Brevet FR2677810A1 — publié le 19921218

Procédé de fabrication d'un dispositif à semiconducteurs. La présente invention a trait à un procédé de fabrication d'un dispositif à semiconducteurs, et plus particulièrement à un procédé qui accroît la capacité d'un dispositif de mémoire. Récemment, le développement de dispositifs de mémoire à grande capacité a progressé conjointement avec le développement de procédés de fabrication de semiconducteurs et l'extension du domaine d'application de dispositifs de mémoire. Un progrès particulièrement significatif a été obtenu dans un dispositif de mémoire à accès sélectif dynamique (DRAM) dans lequel une cellule de mémoire est constituée d'un condensateur et d'un transistor, créant un avantage d'intégration en permettant une intégration quatre fois plus élevée ces trois dernières années. Actuellement, le progrès dans les catégories de densité d'intégration respectives est tel que la DRAM à 4Mb est effectivement fabriquée et la DRAM à 16Mb est en voie de développement rapide en vue d'une fabrication effective, tandis que les dispositifs à 64Mb et 256Mb font l'objet de recherches intensives en vue d'un développement. Un tel dispositif de mémoire à semiconducteurs doit posséder une grande capacité afin de lire et de restituer de façon fiable l'information. Cependant, lorsque la densité d'intégration est multipliée par quatre, la taille de la puce augmente seulement de 1,4, de sorte que la taille relative de la cellule de mémoire sera divisée par trois. Par conséquent, les structures de condensateur existantes ne peuvent pas posséder la capacité de cellule nécessaire dans une surface limitée. Ceci exige une recherche pour des procédés permettant d'obtenir des capacités plus grandes pour une surface donnée. Ces procédés peuvent être divisés en trois techniques principales : rendre les couches diélectriques plus minces ; accroître la surface effective du condensateur et l'emploi de matériaux possédant des constantes diélectriques importantes. En référence à la première technique dans laquelle l'épaisseur de la couche diélectrique est infé o rieure à 100 A, l'utilisation est limitée par le courant de Fowler-Nordheim, et de graves problèmes se posent quant à la fiabilité, qui se traduit par des difficultés lors de l'application de cette technique à un dispositif de mémoire à grande capacité. Le second cas, c'est-à-dire l'accroissement de la surface effective du condensateur, présente le développement le plus élevé et est classé en cellules à condensateur du type à empilage et en cellules à condensateur du type à tranchée selon la densité d'intégration, qui sont toutes deux converties en une structure tridimensionnelle à partir de la structure de cellule à condensateur planaire classique. Cependant, bien que ces procédés soient efficaces dans des dispositifs DRAM à 4Mb, ils présentent des limitations lorsqu'ils sont appliqués à des DRAM à 16Mb. En plus de ceci, la cellule à condensateur du type à empilage cause un sérieux problème de surépaisseur, du fait que le condensateur est empilé au-dessus du transistor. De façon similaire, la cellule à condensateur du type à tranchée souffre d'une fuite de courant entre les tranchées par suite de sa taille miniature.Les deux techniques présentent des problèmes lorsqu'elles sont appliquées à des DRAM à 64Mb. Par conséquent, de nouvelles structures de condensateur telles que le condensateur à empilage-tranchée, le condensateur à structure à ailettes, le condensateur en forme de boîte, le condensateur à empilage étalé, etc., ont été proposées pour résoudre les problèmes de fabrication de DRAM de grande capacité. Cependant, par suite de limitations de la largeur du trait et de processus compliqués, ces tentatives en vue d'accroître la capacité en améliorant la structure de l'électrode de stockage sont inappropriées pour obtenir les dispositifs de la génération suivante qui exigent une densité d'intégration accrue. Par conséquent, des structures de condensateur nouvelles sont nécessaires. Pour satisfaire à cette exigence, un procédé est proposé, dans lequel une capacité accrue est obtenue en utilisant les caractérist#iques du matériau de l'électrode de stockage lui-même et ne dépend pas d'améliorations de la structure de l'électrode de stockage. Ce procédé peut être compris en se référant à "A New Stacked Capacitor Structure Using Hemispherical Grain (HSG) Poly-Silicon Electrodes" (H.Watanabe, N. Aoto, S. Adachi, T. Ishijima, E. Ikawa et K. Terada. SSDM, 1990, pages 873-876) comme indiqué par NEC Co et "Fabrication of Storage Capacitance Enhanced Capacitors with a Rough Electrode" (Yoshio Hayashide, Hiroshi Miyatake, Junichi Mitsuhashi, Makoto Hirayama, Takashi Higaki et Haruhiko Abe, SSDM, 1990, pages 869-872) comme indiqué par Mitsubishi Co.Ces deux rapports enseignent que, pour augmenter la capacité d'une cellule, la surface de l'électrode de stockage doit être accrue, ce qui peut être obtenu en élargissant la morphologie du silicium polycristallin utilisé en tant qu'électrode de stockage. En d'autres termes, les chercheurs précités ont indiqué que, lorsque du silicium polycristallin constituant ltélectrode de stockage est déposé en utilisant le procédé de dépôt par vapeur chimique à basse pression (LPCVD), la morphologie du polysilicium déposé présente le plus grand accroissement à la température de transition de phase à laquelle le silicium amorphe se transforme en silicium polycristallin.Dans ce cas, cependant, en plus de la température et de la pression de dépôt du polysilicium, son épaisseur joue également un rôle majeur dans le changement de la morphologie superficielle, et ainsi certaines applications de cette technique à différentes structures de condensateur sont impossibles. Egalement, des concentrations électrostatiques apparaissent, en un point d'inflexion entre les grains de HSG se traduisant par une inégalité de la surface de l'électrode de stockage, qui détériore les caractéristiques de la couche diélectrique et sa fiabilité. Par conséquent, le but de la présente invention est de proposer un procédé de fabrication d'un condensateur qui peut accroître la capacité en utilisant un matériau à constante diélectrique élevée pour résoudre les problèmes des techniques classiques précitées. Pour atteindre le but précité, le procédé de fabrication d'un condensateur selon la présente invention comporte une étape consistant à former une couche de carbure de silicium (SiC) de type sur une première couche conductrice servant de première électrode, et une étape consistant à former une seconde couche conductrice servant de seconde électrode du conden sateur, sur la couche de SiC de type & CL La présente invention sera décrite plus en détail ci-après en référence aux dessins annexés, sur lesquels la Figure 1 est une vue en coupe d'un condensateur utilisant une couche diélectrique de structure O/SiC(# selon la présente invention. La Figure 2 est une vue en coupe d'un condensateur qui utilise une couche diélectrique de structure O/SiC(N )/ SiCxOy selon la présente invention. La constante diélectrique du carbure de silicium de type a (ci-après appelé SiC(d)) est 10,2, 2,6 fois plus élevée qu'une couche d'oxyde, et 1,36 fois plus élevée qu'une couche de nitrure. Ainsi, pour une épaisseur donnée de la couche diélectrique utilisant du SiC("'), la capacité augmentera de 2,6 fois en comparaison de la couche d'oxyde, et de 1,36 fois par rapport à la couche de nitrure. Le procédé de fabrication d'une couche de SiC(N )) peut être obtenu par l'équation de réaction 1 ci-après. SiC14 + CH4 SiC( o() + HC1 (1) Deux procédés utilisent une couche de SiC( #) obtenue grâce à l'équation 1 en tant que couche diélectrique de condensateur comme représenté sur les Figures 1 et 2. Un procédé utilise seulement la couche de SiC( 0() comme représenté sur la Figure 1. La Figure 2 représente l'autre procédé qui utilise une couche de SiC( b# #) plus une couche de SiCxOy qui est obtenue par oxydation forcée de la surface de la couche de SiC( o() de la Figure 1. En référence à la Figure 1, une couche d'oxyde naturel 11 d'environ 15 A d'épaisseur est formée sur la première couche conductrice 10, par exemple, une couche de silicium polycristallin, dopé en impuretés, utilisée en tant que première électrode d'un condensateur, suivie d'une couche de SiC(d ) 12 d'environ 70 qui est obtenue grâce l'équation 1. Sur cette structure, une seconde couche conductrice 20, par exemple, une autre couche de silicium polycristallin dopé en impuretés utilisée en tant que seconde électrode du condensateur, est formée. En référence à la Figure 2, sur laquelle un procédé,utilisant à la fois une couche de SiC( ) et une cou che de SiCxOy est représenté, après formation de la première couche conductrice 10, la couche d'oxyde naturel 11 et la couche de SiC( ) 12 d'environ 70 de profondeur comme représenté sur la Figure 1 sont formées dans l'ordre indiqué et ensuite la couche de SiC( )subit une oxydation forcée, créant une couche de SiCxOy 13 d'environ 12 Ensuite, la seconde couche conductrice 20 est formée sur la structure résultante. Sur la Figure 2, "d" représente l'épaisseur de la couche de SiC(# ) qui est consumée lorsqu'elle subit une oxydation forcée. Le tableau 1 compare les capacités obtenues lorsque la couche diélectrique est formée avec la couche de SiC( #) selon la présente invention, à celles obtenues par des procédés classiques dans lesquels la couche diélectrique est formée avec une structure de couche oxyde-nitrureoxyde (ONO), qui sont généralement utilisés pour un dispositif de mémoire à grande capacité. Ici, les données sont indiquées en termes de valeurs mesurées et de valeurs espérées dont chacune est appliquée à la structure à empilage et à une structure enroulée à une seule pile (SSW) de condensateurs de cellule de DRAM à 16Mb. Tableau 1 Procédé Structure de T (Couche Capacité de condensateur diélectrique) cellule [ fF3 . Structure classi- Structure a empilage 59,5 19,0 que (valeurs me- T(N) = 70A surées) Structure# SSW 68,94 23,8 T(N) = 80A Structure O/SiC(d) Structure à empilage 41,76 30,7 (valeurs atten- T(SiC(i))= 70A dues) dues ) : Structure SSW 45,58 36,81 T(Sic( & ) = 80A Structure O/SiC(o() Structure à empilage 52,11 24,65 /SiCxOy T(SiC(#)) = 70A (valeurs atten- Structure SSW , 53,26 31,5 dues) T(Sic(c()) = 80A Sur le tableau 1, T(N) représente l'épaisseur de la couche de nitrure, T(SiC(9)) l'épaisseur de la couche de SiC( ) et T(couche diélectrique) l'épaisseur de la couche diélectrique qui est interposée entre les première et seconde électrodes d'un condensateur.De plus, la structure O/SiC(oL) représente la structure constituée de la couche d'oxyde naturel et la couche de SiC( #) comme représenté sur la Figure 1, tandis que la structure O/SiC(d )/ SiCxOy représente la structure constituée de la couche d'oxyde naturel, de la couche SiC( #) et de la couche SiCxOy comme représenté sur la Figure 2. On remarquera sur le tableau 1 que d'autres capacités meilleures peuvent être obtenues en utilisant du SiC(# ) du présent procédé en comparaison de celles obtenues en utilisant une structure ONO du procédé classique. Ici, les épaisseurs de couche diélectrique de la structure classique ONO,ainsi que leur capacité, sont des valeurs électriquement mesurées. Des valeurs attendues de la structure à couche de SiC(# ) de la présente invention peuvent être obtenues par les calculs suivants A C = .T(couche diélectrique) où C = capacité, = = constante diélectrique g x x E A = surface de l'électrode, et T(couche diélectrique) = l'épaisseur de la couche diélectrique. Puisque A x ( Eg x gr) est constante pour une structure de condensateur et une couche diélectrique déterminées, la capacité peut être obtenue pour une épaisseur donnée de la couche diélectrique. Par exemple, 1) Pour une structure O/SiC(d ) et une structure à empilage, o T(SiC(i)) = 70 A T(couche diélectrique) = T(couche d'oxyde naturel) + T(SiC(d )) 15 + 3,9 70 10,2 = 41,76 on obtient alors, C = 30,7 fF/cellule 2) Pour une structure O/SiC(o( )/SiCxOy (lorsque la couche subissant une oxydation forcée est formée avec une épaisseur d'environ 12 ) et une structure à empilage, T(SiC( & ) = 70 T(couche diélectrique) = T(couche d'oxyde naturel) + T(SiC( )) + T(SiCxOy) = 15 + 3,9 (70A - 4,32A) 10,2 + 12 = 52,ll on obtient alors C = 24,65 fF/cellule Ici, le chiffre de 4,32 représente approximati vement l'épaisseur consumée de la couche de SiC(#) ) lors- qu'elle subit une oxydation forcée. Dans l'exemple ci-dessus, la seconde électrode du condensateur est une couche polycristalline dopée en impuretés après dépôt de la couche de silicium polycristallin suivi par un processus d'implantation ionique. Cependant, lorsque des impuretés sont implantées ionique ment, elles peuvent s'infiltrer dans la couche diélectrique et abaisser les caractéristiques électriques de la couche diélectrique. Pour empêcher ceci, une couche de silicium polycristallin dopée in situ peut être utilisée. Comme décrit ci-dessus, le procédé de fabrication d'un condensateur selon la présente invention est d'utiliser un matériau à constante diélectrique élevée SiC(O/) en tant que couche diélectrique du condensateur pour accroître la capacité de la cellule de mémoire. De plus, une marge d'erreur est obtenue pour le procédé, du fait qu'une couche diélectrique très mince n'est pas nécessaire (nécessaire lorsque des matériaux à faible constante diélectrique sont utilisés en tant que couche diélectrique), ce qui permet un rendement accru en comparaison du procédé classique. REVENDICATIONS 1. Procédé de fabrication d'un dispositif à semicon ducteurs,caractérisé en ce qu'il comporte les étapes consistant à former une couche de carbure de silicium de type (12) sur une première couche conductrice (10) utilisée en tant que première électrode d'un condensateur, et former une seconde couche conductrice (20) utilisée en tant que seconde électrode dudit condensateur sur ladite couche de carbure de silicium de type d (12). 2. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce qu'il comporte en outre une étape de formation d'une couche de carbure de silicium à oxydation forcée (13) en faisant subir une oxydation forcée à la partie supérieure de ladite couche de carbure de silicium de type i (12). 3. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que ladite couche de carbure de silicium de type g (12) est obtenue en faisant réagir du tétrachlorure de silicium avec du méthane. 4. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 2, caractérisé en ce que ladite couche de carbure de silicium de type d (12) est obtenue en faisant réagir du tétrafluorure de silicium avec du méthane. 5. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que ladite seconde couche conductrice (20) est constituée d'une couche de silicium polycristallin dopé in situ. 6. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 2, caractérisé en ce que ladite seconde couche conductrice (20) est constituée d'une couche de silicium polycristallin dopé in situ