Brevet FR2682192A1 — publié le 19930409

DISPOSITIF POUR GENERER UN RETARD SUR UN SIGNAL NUMERIQUE L'invention concerne un dispositif permettant de générer un retard sur un signal numérique, éventuellement récurrent, et s'applique tout particulièrement au traitement des signaux radar pour la visualisation des cibles mobiles. On connaît des dispositifs permettant de générer des retards sur des signaux numériques récurrents qui utilisent des registres à décalages. Cependant l'utilisation de registres à décalages donne un retard déterminé définitivement par la capacité et le nombre de registres utilisés. D'autre part de tels dispositifs nécessitent des cycles de rafraîchissement et la génération du signal d'horloge permettant la mémorisation des informations est complexe. La difficulté est accrue dans le cas d'une fréquence de récurrence vobulée. Par ailleurs, la période de la récurrence appliquée ne peut pas dépasser un maximum en raison des cycles de rafraîchissement. On connaît aussi des dispositifs de retard pour train de données binaires, tel celui décrit dans la demande de brevet français FR 2 623 349, qui nécessitent deux registres de type FIFO ("First-in First-out") et un circuit d'aiguillage d'un signal horloge alternativement vers chacun de ces deux registres pour permettre de réaliser simultanément l'écriture dans l'un des deux registres et la lecture de l'autre et réciproquement. L'inconvénient de tels dispositifs est leur complexité résultant de l'emploi de deux registres de type FIFO. Le but de l'invention est de générer un retard sur un signal numérique, éventuellement récurrent, indépendamment du nombre d'échantillons mémorisés. L'invention est particulièrement bien adaptée au traitement d'un signal numérique récurrent. L'invention atteint son but grâce à un dispositif pour générer un retard sur un train de données binaires, caractérisé en ce qu'il comporte: - un registre de type FIFO ("First-in First-out") à m entrées et à n mots série, - un circuit de commande du registre FIFO en lecture et en écriture qui, sur chaque impulsion de début de traitement fournie par une horloge externe délivre:: - Un signal de commande en lecture pendant y coups d'horloge d'échantillonnage (y inférieur ou égal à n), pour restituer y mots enregistrés lors du traitement précédent, - un signal de commande en écriture x coups d'horloge d'échantillonnage après l'impulsion de début de traitement fournie par l'horloge externe et pendant y coups d'horloge d'échantillonnage, de façon à pouvoir restituer les y mots ainsi enregistrés avec un retard TX.th lors du traitement suivant, T étant la période, éventuellement vobulée, de l'horloge externe et th la période de l'horloge d'échantillonnage. Selon une caractéristique de l'invention, le circuit de commande du registre FIFO en lecture et en écriture peut comporter: - Un premier compteur incrémenté par les impulsions de l'horloge d'échantillonnage et initialisé à chaque impulsion de début de traitement fournie par l'horloge externe et associé à une unité de décodage de sa valeur de sortie qui fait basculer l'état d'une bascule binaire lorsque le compteur atteint la valeur x, l'état de la bascule binaire correspondant au signal de commande en écriture VALECR du registre FIFO et la bascule étant initialisée, à la mise sous tension, dans l'état où VALECR est inactif, - un deuxième compteur incrémenté par les impulsions de l'horloqe d'échantillonnage et initialisé à chaque impulsion de début de traitement fournie par l'horloge externe et associé à deux unités de décodage de sa valeur de sortie, la première unité délivrant un signal de mise à zéro du premier compteur lorsque le deuxième compteur atteint la valeur y-l et la deuxième unité décodant la valeur y pour délivrer le signal VALLEC de commande en lecture du registre FIFO pendant les y premiers coups d'horloge d'échantillonnage suivant l'impulsion de début de traitement délivrée par l'horloge externe, - une unité de validation de l'entrée horloge du premier compteur autorisant le comptage des impulsions d'horloge d'échantillonnage pendant les phases de lecture seule ou d'écriture seule gràce au signal délivré par une porte logique ayant pour entrées les signaux VALLEC et VALECR. Par ailleurs, afin d'initialiser correctement le registre FIFO en lecture et en écriture dans le cas d'un signal numérique récurrent, le dispositif selon l'invention peut comporter de plus une unité d'initialisation autorisant l'écriture dans le registre FIFO à partir de la deuxième récurrence et la lecture à partir de la troisième récurrence. Un avantage de l'invention par rapport à certains dispositifs de l'art antérieur est de n'utiliser qu'un seul registre de type FIFO. Un autre avantage de l'invention est de fonctionner pour toute vobulation du signal récurrent. D'autres caractéristiques et avantages de l'invention ressortiront à la lecture de la description détaillée d'un mode de réalisation non limitatif de l'invention, et au vu du dessin annexé sur lequel - la figure 1 est un schéma de principe d'un dispositif selon l'art antérieur utilisant des registres à décalage pour générer un retard sur un signal numérique récurrent, - la figure 2 est un schéma de principe du dispositif selon l'invention, - la figure 3 est un chronogramme des principaux signaux présents pendant le fonctionnement du dispositif selon l'invention. Sur la figure 1, on a désigné par Dl...Dy le signal numérique à retarder, composé de y mots de m bits et par D1,...Dy' le signal retardé. Cette désignation est conservée pour la suite de la description. La fréquence de l'horloge d'acquisition de données indicée HL est divisée par deux par une bascule 22 pour permettre de mémoriser deux fois plus d'échantillons. Contrairement au dispositif selon l'invention, le signal d'entrée doit être multiplexé en entrée et démultiplexé en sortie pour permettre l'utilisation de registres à décalage 20. Les signaux Q et g issus de la bascule 22 permettent de mémoriser les échantillons arrivant en entrée, mais provoquent également la sortie des échantillons mémorisés dans des registres de sortie 21.On ne peut donc pas mémoriser pendant plus de y*Ti, y étant la capacité de chaque registre et Ti étant la période de l'horloge qui lui est appliquée. De plus, la capacité de mémorisation est rigoureusement égale à y elle ne peut être modifiée. Le signal utile étant limité par la capacité des registres à décalage, il est nécessaire, pour chaque récurrence, de générer un signal d'horloge entre la fin du signal et la fin de la récurrence. Ce signal d'horloge doit avoir une période maximale inférieure à la durée maximale entre deux cycles de raffraichissement. De plus, si le signal à traiter est vobulé, la période de cette horloge doit tenir compte, en temps réel, de la durée de la nouvelle récurrence. On voit donc qu'un tel dispositif selon l'art antérieur présente de nombreux inconvénients par rapport au dispositif selon l'invention. On a représenté sur la figure 2 le schéma de principe du dispositif selon l'invention qui montre un registre 1 de type FIFO ("First-in" First-out) à m entrées et à n mots série commandé en lecture et en écriture par un circuit de commande 2. Le mode de réalisation décrit dans la suite concerne le traitement d'un signal numérique récurrent mais peut facilement s'adapter au traitement d'un signal numérique quelconque. Le traitement d'un train de données binaires D1...Dy présent sur le port d'entrée du registre FIFO commence lorsqu'une horloge externe 30 délivre une impulsion S30 à un circuit 11 chargé de l'initialisation de l'ensemble. Une horloge non représentée fournit un signal d'échantillonnage clk qui règle le débit d'acquisition et de restitution des données D1...Dy et D1,...Dy'. Le circuit 11 assure d'une part l'initialisation totale du registre FIFO lors de la première récurrence, autorise ensuite l'écriture de données à partir de la deuxième récurrence et la lecture à partir de la troisième récurrence; d'autre part, à chaque nouvelle récurrence et donc à chaque nouvelle impulsion délivrée par le signal S30 l'unité 11 assure l'initialisation de certains éléments du circuit de commande 2 - mise à zéro par le signal clr d'un compteur 6 modulo a, avec a 2 y, où y désigne le nombre d'échantillons mémorisés, - mise à zéro par le signal clr d'un compteur 3 modulo b, avec b > x, où x détermine le retard T- x*th que l'on veut créer, Le compteur 6 est associé à deux unités 7 et 8 de décodage de sa valeur de sortie, l'unité 7 décode la valeur y-l et délivre pour cette dernière un signal S7 de mise à 0 du compteur 3, et l'unité 8 délivre un signal VALLEC à l'état haut tant que le compteur 6 n'a pas atteint la valeur y. Ainsi, comme le montre le chronogramme de la figure 3, au début d'une nouvelle récurrence, il y a lecture des y premiers échantillons, préalablement enregistrés durant la récurrence précédente, pendant les y premières impulsions de l'horloge d'échantillonnage clk suivant l'impulsion délivrée par l'horloge externe. Au début de la récurrence, VALLEC est à l'état haut et VALECR est à l'état bas puisque la bascule 5 a été initialisée à l'état bas à la mise sous tension. La porte logique "ou exclusif" 10 va délivrer un signal S10 à l'état haut à une unité de validation de l'entrée horloge du compteur 3. Les impulsions d'horloge incrémentent le compteur 3 tant que le signal S10 est maintenu à l'état haut. Lorsque le compteur 3 atteint la valeur x, l'unité 4 de décodage de la valeur de sortie délivre une impulsion à la bascule 5 qui change d'état. Ainsi, après x coups d'horloge la sortie VALECR de la bascule 5 passe à l'état haut et le registre FIFO est commandé en écriture. Simultanément la porte logique 10 passe à l'état bas, ce qui bloque le compteur 3 car les impulsions d'horloge ne lui sont plus délivrées par l'unité 9. Il y a donc lecture et écriture des données dans le registre FIFO pendant les impulsions d'horloge suivantes qui continuent à incrémenter le compteur 6. Lorsque celui-ci atteint la valeur y-l, l'unité 7 remet à zéro le compteur 3 qui était resté bloqué à la valeur x. Lorsque le compteur 6 atteint la valeur y, l'unité 8 qui délivrait un signal VALLEC actif change d'état et VALLEC passe à zéro, la restitution des données de la récurrence précédente est terminée. La porte logique 10 "ou exclusif" peut alors délivrer un signal actif de commande de l'unité 9 de validation de l'entrée horloge du compteur 3. Comme le montre le chronogramme de la figure 3, le signal VALECR reste actif x impulsions après que le compteur 6 ait atteint la valeur y ; lorsque le compteur 3 atteint la valeur x, la bascule 5 change d'état et VALECR devient inactif; l'écriture des données de la récurrence est terminée. Le processus se renouvelle de façon identique à chaque nouvelle récurrence. La réalisation pratique des unités référencées 7, 8 et 4 de décodage de la valeur de sortie des compteurs 6 et 3 peut avantageusement se faire en associant un réseau de portes logiques à des interrupteurs miniatures montés sur le circuit imprimé, de façon à permettre à l'utilisateur de facilement modifier le retard apporté ou le nombre de mots retardés en positionnant différemment les interrupteurs montés sur la carte. REVENDICATIONS 1. Dispositif pour générer un retard sur un train de données binaires, caractérisé en ce qu'il comporte: - un registre (1) de type FIFO ("First-in First-out") à m entrées et à n mots série, - un circuit de commande (2) du registre (1) en lecture et en écriture qui, sur chaque impulsion de début de traitement fournie par une horloge extérieure (30), délivre:: - Un signal de commande en lecture pendant y coups d'horloge d'échantillonnage (y inférieur ou égal à n), pour restituer y mots enregistrés lors du traitement précédent, - un signal de commande en écriture x coups d'horloge d'échantillonnage après l'impulsion de début de traitement fournie par l'horloge (30) et pendant y coups d'horloge d'échantillonnage, de façon à pouvoir restituer les y mots ainsi enregistrés avec un retard TK.th lors du traitement suivant, T étant la période, éventuellement vobulée, de l'horloge externe (30) et th la période de l'horloge d'échantillonnage. 2. Dispositif selon la revendication 1, caractérisé en ce que le circuit de commande (2) du registre (1) en lecture et en écriture comporte: - Un compteur (3) incrémenté par les impulsions de l'horloge d'échantillonnage et initialisé à chaque impulsion de début de traitement fournie par l'horloge (30) et associé à une unité (4) de décodage de la valeur de sortie qui fait basculer l'état d'une bascule binaire (5) lorsque le compteur (3) atteint la valeur x, l'état de la bascule binaire (5) correspondant au signal de commande en écriture VALECR du registre (1), la bascule (5) étant initialisée, à la mise sous tension, dans l'état où VALECR est inactif, - un compteur (6) incrémenté par les impulsions de l'horloge d'échantillonnage et initialisé à chaque impulsion de début de traitement fournie par l'horloge (30) et associé à deux unités (7) et (8) de décodage de la valeur de sortie, l'unité (7) délivrant un signal de mise à zéro du compteur (3) lorsque le compteur (6) atteint la valeur y-l et l'unité (8) décodant la valeur y pour délivrer le signal VALLEC de commande en lecture du registre (1) pendant les y premiers coups d'horloge d'échantillonnage suivant l'impulsion de début de traitement délivrée par l'horloge (30), - une unité (9) de validation de l'entrée horloge du compteur (3) autorisant le comptage des impulsions d'horloge d'échantillonnage pendant les phases de lecture seule ou d'écriture seule grace au signal délivré par une porte logique (10) ayant pour entrées les signaux VALLEC et VALECR. 3. Dispositif selon l'une quelconque des revendications 1 à 2, caractérisé en ce qu'il est appliqué à un signal numérique récurrent. 4. Dispositif selon la revendication 3 caractérisé en ce qu'il comporte de plus une unité (11) qui autorise l'écriture dans le registre (1) à partir de la deuxième récurrence et la lecture à partir de la troisième récurrence. 5. Dispositif selon l'une quelconque des revendications 1 à 4 caractérisé en ce qu'il est appliqué au traitement VCM (Visualisation de Cibles Mobiles) de signaux radar.