Brevet FR2673792A1 — publié le 19920911

La présente invention concerne un procédé d'entrelaçage destiné à interposer des pixels en utilisant une technique d'échantillonnage-maintien double corrélé et un appareil pour la mise en oeuvre de ce procédé et, plus particulièrement, le procédé et l'appareil dans lequel des bruits noirs de période de passage sont détectés et enlevés et des pixels d'interpolation sont décalés en retardant de façon sélective de 1/2 ou de 1/3 de pas des signaux lumineux R (rouge), G (vert), B (bleu) en utilisant une technique d'échantillonnage et de maintien dans une caméra vidéo du type à trois panneaux en augmentant ainsi considérablement la résolution. De façon générale, dans l'entrelaçage destiné à interpoler des pixels afin d'améliorer la résolution d'une caméra à trois dispositifs de transfert de charge (ou CCD), le canal CCD rouge et le canal CCD bleu sont réalisés avec une différence spatiale dans une caméra vidéo comportant des CCD respectivement pour les couleurs rouge, verte et bleue. Le procédé et l'appareillage classique d'entrelaçage destinés à l'interpolation des pixels sont tels que représentés aux Fig. 1 et 2. Comme représentés à la Fig. 2A, les faisceaux R parmi les faisceaux envoyés à travers une lentille 1 et un prisme 2 traversent un canal CCD 3 R et sont ensuite convertis en signaux électriques à un étage il de détection de signal CCD de canal R d'un élément 10 de détection CCD de la Fig. 1 et sont envoyés. Ces signaux Ri sont appliqués à un préamplificateur 40 après avoir traversés un premier étage 21 d'échantillonnagemaintien double corrélé d'un élément 20 d'échantillonnage-maintien échantillonnage-maintien double corrélé qui détecte et enlève les bruits noirs dans la période de passage. Par ailleurs, les faisceaux G sont convertis en signaux électriques à un étage 12 de détection de signaux CCD de canal 6 et les signaux sont ensuite retardés de 1/2 pas par un élément de retard de 1/2 pas 30 en utilisant une technique d'échantillonnagemaintien. Ainsi, des signaux sont appliqués à un deuxième étage 22 d'échantillonnage-maintien double corrélé, et les bruits sont ensuite enlevés des signaux par l'étage 22 avant que ces signaux formés 62 ne soient appliqués au préamplificateur 40. Par ailleurs, les faisceaux B sont convertis en signaux électriques à un étage 13 de détection de signaux CCD de canal B, et les signaux ainsi formés passent à travers un troisième étage 23 d'échantillonnage-maintien double corrélé. Pendant le passage, les bruits noirs sont enlevés des signaux pour former des signaux B2, et les signaux B2 sont ensuite appliqués au préamplificateur 40. Les signaux R2, G2 et B2 appliqués au préamplificateur 40 sont amenés à traverser des filtres passe-bas et sont soumis à des amplifications de gain. Puis, les signaux traversent un élément 50 processeur et encodeur vidéo avant d'être amenés sous forme de signaux composites vidéo Vo, où les signaux Gi effectuent une fonction comme représentée à la Fig. 2 dans l'élément 30 de retard de 1/2 pas. La Fig. 2B représente un exemple d'un CCD à 12 pixels dans lequel le CCD 4 de canal G est retardé de 1/2 pas dans la direction horizontale. Si des signaux R2, G2 et B2 dans lesquels le côté G est retardé sont mélangés, ils constituent un agencement de signaux à la Fig. 12C. Ainsi lorsque les pixels d'interpolation sont entrelacés d'un demi pas, la réponse d'échantillonnage et de maintien Rf est la suivante 3Rf3 = sin x M (j ) (1) x où x représente un angle retardé et M(j représente une phase d'un nombre complexe vu pendant l'échantillonnage et le maintien. Si la formule est appliquée à un procédé d'entrelaçage de 1/2 pas, on obtient la formule suivante Dans la formule ci-dessus, fc est une fréquence de Nyquist à obtenir en effectuant un échantillonnage selon la fréquence supérieure à deux fois la fréquence maximale des signaux de bande de base à échantillonner. La fc sera appelée ci-dessous la fréquence d'échantillonnage. fo est une fréquence maximale des signaux de bande de base et est reliée à fc par la relation fo = fc/2. En outre, /\T est un temps de maintien et Tc est la période d'un signal d'horloge, c'est-à-dire l/fc. Si les variables ci-dessus sont substituées à la formule 2, on obtient la formule suivante Rf = sin (1/2 . n . 1/2) sin (n/4) (3) 1/2 . n . 1/2 n/4 Puisque sin n/4 = sin 450 = 1/2, la résolution mi est donc définie de la façon suivante mi = m 1 = f2 . m .... (4) sin 450 Dans la formule ci-dessus, m représente la résolution dans le cas où il n'est pas employé de procédé d'entrelaçage de 1/2 pas. La résolution est multipliée par f2 au maximum comme représenté à la Fig. 4 dans le cas où il n'est pas employé d'entrelaçage de 1/2 pas. Par ailleurs, l'amplitude des signaux de fréquence supérieure qui apparait lors de l'exécution de l'échantillonnage est représentée à la Fig. 6. De façon bien connue, des signaux de brillance Y peuvent être exprimés de la façon suivante Y = 0,3R + 0,59G + 0,11B .... (5) Par conséquent, les valeurs suivantes peuvent être obtenues, parce que le canal G est retardé de 1/2 pas par rapport aux canaux R et G. C'est-à-dire YR.B = 0,41 = 0,3 + 0,11. YG = 0,59. Par conséquent, des composantes de signaux de fréquence supérieure peuvent être exprimés comme représentés à la Fig. 6 et elle ne peut être enlevée complètement du produit vectoriel par les valeurs de YR-B et YG. La présente invention réalise un appareil et fournit un procédé pour l'entrelaçage destiné à interpoler des pixels en utilisant une technique d'échantillonnage-maintien dans laquelle la résolution est améliorée et les signaux de fréquence supérieure sont complètement éliminés en utilisant le procédé d'entrelaçage ci-dessus pour interpoler les pixels. Selon un premier aspect, l'invention fournit un procédé d'entrelaçage destiné à interposer des pixels en utilisant une technique d'échantillonnage-maintien double corrélé, caractérisé en ce qu'il comprend les étapes consistant à convertir en signaux électriques des signaux lumineux R, G et B; retarder d'un 1/2 pas un jeu desdits signaux et enlever ensuite desdits signaux R, G et B les bruits noirs en utilisant ladite technique d'échantillonnagemaintien double corrélé; et synthétiser lesdits signaux R, G et B en signaux vidéo composites, ladite étape de retard effectuant en alternance un entrelaçage de 1/3 de pas ou de 1/2 pas. De préférence, ladite étape de retard comprend les étapes consistant à traiter sans retard de pas un jeu desdits signaux R, G et B; traiter un jeu en choisissant un procédé parmi le procédé de retard de 1/2 pas et le procédé de retard de 2/3 de pas; et traiter d'autres signaux en choisissant un procédé parmi le procédé direct et le procédé de retard de 1/3 de pas. Selon un deuxième aspect, l'invention réalise un élément d'échantillon-maintien double corrélé disposé dans un appareil d'entrelaçage destiné à interpoler des pixels, en utilisant une technique d'échantillonmaintien double corrélé comprenant un élément de détection à dispositif à transfert de charges (ou CCD) comportant des étages de détection CCD pour des canaux R, G et B respectivement, et à convertir en signaux électriques des signaux lumineux R, G et B. comportant un premier, un deuxième et un troisième étages d'échantillonnage-maintien double corrélé correspondant auxdits canaux R, G et B respectivement, afin d'enlever des signaux de sortie provenant de l'élément de détection CCD des bruits noirs, un préamplificateur destiné à filtrer en passebas des sorties provenant dudit élément d'échantillonmaintien double corrélé et à amplifier des gains des signaux, et un processeur et encodeur vidéo pour effectuer un traitement vidéo après que les sorties R, G et B dudit préamplificateur ont été synthétisées, ledit appareil étant caractérisé en ce qu'il comprend en outre un circuit de retard de 2/3 pas ou de retard de 1/2 pas pour retarder de 2/3 de pas ou d'un 1/2 pas la sortie de l'étage de détection de canal G afin d'appliquer les signaux audit deuxième étage d'échantillon-maintien double corrélé;; un circuit de retard de 1/3 de pas ou de dérivation pour retarder de 1/3 de pas les signaux de sortie dudit étage de détection CCD de canal B ou pour dériver lesdits signaux directement pour les appliquer audit troisième étage d'échantillonnage-maintien double corrélé; et un élément convertisseur de signal de commande pour engendrer des signaux de commande après réception de signaux d'horloge provenant d'un générateur d'impulsions dans une caméra, et des signaux vidéo Vf synthétisés R, G et B provenant dudit préamplificateur afin de commander lesdits éléments ou étages respectifs de façon à choisir un entrelaçage souhaitable. De préférence, ledit circuit de retard de 2/3 de pas ou de retard de 1/3 de pas et ledit circuit de retard de 1/3 de pas ou de dérivation sont exclusivement connectés à deux quelconques des sorties provenant des éléments de détection CCD et des canaux R, G et B respectivement. Les buts et avantages de la présente invention ainsi que d'autres ressortiront mieux en décrivant de façon détaillée le mode de réalisation préféré de la présente invention en se référant aux dessins annexés dans lesquels La Fig. 1 est un schéma fonctionnel représentant l'appareil d'entrelaçage classique de 1/2 pas destiné à interpoler des pixels, la Fig. 2 représente le procédé d'entrelaçage à 1/2 pas destiné à interpoler des pixels selon la présente invention, à la Fig. 2A est représenté un dispositif de conversion photo-électrique servant d'élément de détection de signaux CCD; à la Fig. 2B est représenté un exemple d'un CCD à 12 pixels dont lequel le canal CCD 4 G est retardé d'1/2 pas dans une direction horizontale; et à la Fig. 2C est représentée la synthèse des signaux R, G et B,. la Fig. 3 est un schéma fonctionnel représentant l'appareil d'entrelaçage destiné à interpoler des pixels selon la présente invention, la Fig. 4 est une vue destinée à expliquer le procédé d'entrelaçage à 1/3 de pas: à la Fig. 4A est représenté un exemple de CCD; et à la Fig. 4B est représentée la synthèse des signaux R, G et B, la Fig. 5 représente la configuration d'ondes des éléments respectifs représentés à la Fig. 3, la Fig. 6 est une expression vectorielle des signaux de fréquence supérieure dans le procédé d'entrelaçage à 1/2 pas, et la Fig. 7 est une expression vectorielle des signaux de fréquences supérieures dans le procédé d'entrelaçage à 1/3 de pas. La Fig. 3 est un schéma fonctionnel représentant la structure d'un appareil d'entrelaçage destiné à interpoler des pixels selon la présente invention. Comme représenté à la Fig. 3, un élément 10 de détection CCD qui reçoit des signaux lumineux R, G et B et les convertit en signaux électriques comprend un étage 11 de détection CCD de canal R pour convertir en signaux électriques les faisceaux R, un étage 12 de détection CCD de canal G pour convertir en signaux électriques les faisceaux G et un étage 13 de détection CCD de canal V pour convertir en signaux électriques les faisceaux B, de façon à envoyer des signaux R1, G1 et B1 pour les faisceaux R, G et B. La sortie de l'élément 10 de détection CCD est amenée à un élément d'échantillonnage-maintien double corrélé tel que les signaux de sortie R1 provenant de l'étage 11 de détection CCD de canal R sont envoyés à un premier étage 21 d'échantillonnage-maintien double corrélé et que les signaux de sortie G1 provenant de l'étage 12 de détection CCD de canal G sont envoyés à un circuit 60, à travers un retard de 2/3 de pas ou de 1/2 pas, vers un deuxième étage 22 d'échantillonnagemaintien double corrélé, et les signaux de sortie B1 provenant de l'étage 13 de détection CCD de canal B sont envoyés à un troisième étage 23 d'échantillonnagemaintien double corrélé à travers un circuit 70 de retard de 1/3 de pas ou de dérivation. Les signaux de sortie R2, G2 et B2 provenant de l'élément 20 d'échantillonnage-maintien double corrélé sont envoyés au préamplificateur 40 et les signaux de sortie R3, G3 et B3 provenant du préamplificateur sont amenés à un processeur et encodeur vidéo 50. Un élément convertisseur 80 de signaux de commande reçoit des signaux d'horloge du générateur d'impulsions de la caméra et reçoit aussi des signaux vidéo Vf synthétisés R, G et B du préamplificateur 40 pour envoyer des signaux de commande C2, à travers les lignes de bus, vers les circuits ci-dessus, respectivement. Dans la présente invention de structure décrite ci-dessus, il est bien connu que ltélément 10 de détection CCD convertit les faisceaux R, G et B en signaux électriques pour engendrer des signaux de sortie R1, G1 et B1. L'élément 20 d'échantillonnagemaintien double corrélé enlève les bruits noirs des signaux de sortie provenant de l'élément 10 de détection CCD. L'élément 60 de retard de 2/3 de pas ou de retard de 1/2 pas retarde de 2/3 de pas ou de 1/2 pas les signaux de sortie G1 provenant de l'étage 12 de détection CCD de canal G selon les signaux de commande C2 de l'élément convertisseur 80 de signaux de commande où le retard d'1/2 pas est effectué dans le cas d'un procédé d'entrelaçage à 1/2 pas et le retard de 2/3 de pas est effectué dans le cas d'entrelaçage d'1/3 de pas. Par conséquent, selon le procédé d'entrelaçage à 1/3 de pas, le deuxième étage 22 d'échantillonnagemaintien double corrélé reçoit des signaux de canal retardés de 2/3 de pas et, selon le procédé d'entrelaçage à 1/2 pas, l'étage d'échantillonnagemaintien reçoit des signaux de canal retardés de 1/2 pas. L'élément 70 de retard de 1/3 de pas ou de dérivation retarde de 1/3 de pas les signaux de sortie B1 provenant de l'étage 13 de détection CCD de canal B sous commande des signaux de commande C2 de l'élément convertisseur 80 des signaux de commande dans le cas d'un procédé d'entrelaçage de 1/3 de pas ou dérive les signaux B1 vers le troisième étage 23 d'échantillonnage-maintien double corrélé dans tous les cas autres que le procédé de décalage à entrelaçage à 1/3 de pas. L'élément 20 d'échantillonnage-maintien double corrélé reçoit les signaux décrits ci-dessus et enlève les bruits noirs des signaux avant de les envoyer au préamplificateur 40. Le préamplificateur 40 filtre les fins signaux de sortie, c'est-à-dire de plusieurs centaines de mV hors de l'élément 20 d'échantillonnage-maintien double corrélé et amplifie les gains dans une forte mesure avant de les envoyer au processeur et encodeur vidéo 50. Le processeur et encodeur vidéo 50 traite les signaux respectifs de sortie R3, G3 et B3 et envoie des signaux vidéo composites Vo. L'élément convertisseur 80 des signaux de commande reçoit des signaux d'horloge C1 et des signaux vidéo Vf respectivement du générateur d'impulsions de la caméra vidéo et du préamplificateur 40 pour décider lequel des procédés, à entrelaçage et à 1/3 de pas ou entrelaçage à 1/2 pas est choisi. Puis, l'élément convertisseur 80 de signaux de commande commande l'élément 10 de détection de signaux CCD, l'élément 20 d'échantillonnage-maintien double corrélé, le circuit 60 à retard de 2/3 de pas ou à retard de 1/2 pas et le circuit 70 à retard de 1/3 de pas ou à dérivation. On va maintenant décrire le procédé d'entrelaçage à 1/3 de pas en se référant à la Fig. 4. Comme représenté à la Fig. 4A, les pixels du CCD 4 de canal G sont retardés de 1/3 de pas par rapport aux pixels du CCD 3 de canal R, et les pixels du CCD 5 du canal B sont retardés de 1/3 de pas par rapport aux pixels du CCD 4 de canal G. Par conséquent, les pixels du CCD 5 de canal B sont retardés de 2/3 de pas par rapport aux pixels du CCD 3 de canal R. La synthèse des signaux retardée de 1/3 de pas peut etre exprimée par la configuration du signal synthétisé de la Fig. 4B, dans laquelle les signaux R, G et B sont respectivement décalés de 1/3 de pas, en augmentant trois fois le nombre de pixels. Par ailleurs, si les variables du procédé d'entrelaçage de 1/3 de pas sont substituées dans la formule 2 employant le procédé d'entrelaçage à 1/2 pas, on obtient la formule suivante où le pixel est décalé axialement de sin 300 = 1/2 et la résolution accrue mz peut être définie de la façon suivante mz = m 1 = 2m sin 300 Ainsi, la résolution est multipliée par 1,4 ou plus par rapport celle d'un procédé d'entrelaçage classique à 1/2 pas. Par ailleurs, à la formule 5, puisque les parties de synthétisation des signaux R, G et B sont différentes, la brillance Y devient la suivante Y = 0,33R + 0,33G + 0,33B .... (6) où puisque le standard des signaux de brillance est défini par la formule 5, il apparaît un problème pour traiter les éléments de la formule 6. Afin de résoudre ce problème, le circuit 70 de retard de 1/3 de pas ou de dérivation et le circuit 60 de retard de 2/3 de pas ou de retard de 1/2 pas comme représenté à la Fig. 3 sont employés pour servir comme circuit de dérivation et de circuits de retard de 1/2 pas respectivement, et le 1/3 de pas est converti en 1/2 pas. En d'autres termes, l'élément convertisseur 80 des signaux de commande qui reçoit des signaux d'horloge C1 engendre des signaux de commande C2 après avoir reçu des signaux vidéo Vf du préamplificateur 40 de façon que les circuits ci-dessus pourraient servir de circuit de retard de 1/2 pas et de circuit de dérivation respectivement dans le cas d'une bande basse, en traitant ainsi la brillance Y selon la formule 5. Par ailleurs, dans le cas d'une bande haute, le circuit 60 de retard de 1/3 de pas ou de retard de 1/2 pas est amené à servir de circuit de retard de 2/3 de pas et le circuit 70 de retard de 1/3 de pas ou de dérivation est amené à servir de circuit de retard de 1/3 de pas, de façon à commuter vers un procédé d'entrelaçage à 1/3 de pas, ce qui permet de traiter la bande haute. Dans la résolution générale de signaux vidéo composites de couleur, le côté I possède 180 lignes de télévision de moins que 2 MHz, et le côté Q comporte 30 lignes de télévision de moins que 0,5 MHz. Par conséquent, sur une bande élevée possédant plusieurs centaines de lignes TV, il n'est pas nécessaire de satisfaire à la formule 5. Si l'un quelconque des signaux R, G et B est de façon significative différent des autres, ceci signifie qu'il existe une couleur telle que les signaux de commande C2 sont constitués pour satisfaire à la formule 5. En outre, les signaux de fréquences supérieures dans le cas d'un retard de 1/3 pas peuvent être complètement éliminés par un produit vectoriel comme représenté à la Fig. 7, et on peut donc obtenir de meilleures caractéristiques par rapport au cas d'un retard à 1/2 pas. La Fig. 5 représente les configurations d'ondes de fonctionnement qui représentent les procédures d'enlèvement des bruits noirs par l'élément 20 d'échantillonnage-maintien corrélé. La configuration d'ondes (a) est une configuration d'ondes de signal d'un pixel d'un CCD contenant des bruits noirs. Les bruits noirs sont extraits pendant une période de passage comme représentés par la configuration d'ondes (c). Puis, les bruits noirs sont retenus comme représenté par la configuration d'ondes (d) et sont ensuite échantillonnés comme représentés par les configurations d'ondes (e) et (f) afin d'enlever les bruits noirs.Après enlèvement complet des bruits noirs comme représenté par la configuration d'onde (g), les signaux sont échantillonnés comme représenté par la configuration d'ondes (h) et les composantes souhaitées de signaux de la configuration d'ondes (i) sont ensuite fournies. Ainsi, les signaux de sortie provenant des CCD des canaux R, G et B sont soumis à un filtrage, pour éliminer les bruits noirs, par l'élément 20 d'échantillonnage-maintien double corrélé et les signaux sont ensuite amenés à travers le préamplificateur 40 au processeur et encodeur vidéo 50 pour synthétiser les signaux R3, G3 et B3 pour former des signaux composites et pour les envoyer sous forme de signaux composites vidéo Vo. Les signaux vidéo Vf synthétisés avec les signaux R, G et B par le préamplificateur 40 sont amenés à l'élément convertisseur 80 de signaux de commande pour décider d'un entrelaçage à 1/2 pas ou d'un entrelaçage à 1/3 de pas. Puis, l'élément 80 engendre des signaux de commande C2 ou C3. Par exemple, selon les niveaux de bande de fréquence ou le niveau de gain, ou s'il existe une différence significative entre l'un des signaux R, G et B et les autres signaux, l'élément 80 convertisseur de signaux de commande engendre des signaux de commande C2 et C3 pour commander l'élément 20 d'échantillonnagemaintien double corrélé, le circuit 60 à retard de 2/3 de pas ou à retard de 1/2 pas, le circuit 70 à retard de 1/3 de pas ou de dérivation et le processeur et encodeur vidéo 50 pour choisir 1'entrelaçage à 1/2 pas ou l'entrelaçage à 1/3 de pas avant d'effectuer 1 'opération. Le signal de commande C3 commande les signaux de brillance Y du processeur et encodeur vidéo 50 de façon que les signaux de brillance Y deviennent 0,3R + 0,59G + 0,11B dans le cas d'un entrelaçage à 1/2 pas et que les signaux Y deviennent 0,33R + 033G + 0,33B dans le cas d'un entrelaçage à 1/3 de pas. Selon un autre mode de réalisation de la présente invention, les signaux R1 de R, parmi les signaux de sortie de l'élément 10 de détection CCD, peuvent être amenés à être dérivés vers le premier étage 21 d'échantillonnage-maintien double corrélé ou à être retardés de 1/3 de pas, et les signaux G1 de G peuvent être amenés à être fournis directement dans le deuxième étage 22 d'échantillonnage et de maintien double corrélé, et les signaux Bî de B peuvent être amenés à être retardés de 1/2 pas ou de 2/3 de pas. En outre, les circuits aval des signaux R, G et B sont interchangeables. Selon la présente invention, telle que décrite ci-dessus, le procédé d'entrelaçage de l'interpolation des pixels comprend les étapes consistant à convertir en signaux électriques des signaux lumineux R, G et B, retarder d'un 1/2 pas une paire desdits signaux et enlever ensuite desdits signaux R, G et B les bruits noirs en utilisant la technique d'échantillonnagemaintien double corrélé; et synthétiser lesdits signaux R, G et B en signaux vidéo composites, ladite deuxième étape comprenant les étapes à choisir et à effectuer un entrelaçage de 1/3 de pas selon les niveaux de fréquence et de gain, en augmentant ainsi les pixels de CCD et en améliorant la résolution en utilisant sensiblement ce même nombre de pixels CCD. Revendications 1. Procédé d'entrelacage destiné à interposer des pixels en utilisant une technique d'échantillonnagemaintien double corrélé, caractérisé en ce qu'il comprend les étapes consistant à convertir en signaux électriques des signaux lumineux R, G et B; retarder d'un 1/2 pas un jeu desdits signaux et enlever ensuite desdits signaux R, G et B les bruits noirs en utilisant ladite technique d'échantillonnagemaintien double corrélé; et synthétiser lesdits signaux R, G et B en signaux vidéo composites, ladite étape de retard effectuant en alternance un entrelaçage de 1/3 de pas ou de 1/2 pas. 2. Procédé selon la revendication 1, caractérisé en ce que ladite étape de retard comprend les étapes consistant à traiter sans retard de pas un jeu desdits signaux R, G et B; traiter un jeu en choisissant un procédé parmi le procédé de retard de 1/2 pas et le procédé de retard de 2/3 de pas; et traiter d'autres signaux en choisissant un procédé parmi le procédé direct et le procédé de retard de 1/3 de pas. 3. Elément d'échantillon-maintien double corrélé (20) disposé dans un appareil d'entrelaçage destiné à interpoler des pixels, en utilisant une technique d'échantillon-maintien double corrélé comprenant un élément (10) de détection à dispositif à transfert de charges (ou CCD) comportant des étages (11, 12, 13 de détection CCD pour des canaux R, G et B respectivement, et à convertir en signaux électriques des signaux lumineux R, G et B. Comportant un premier, un deuxième et un troisième étages (21, 22, 23) d'échantillonnagemaintien double corrélé correspondant auxdits canaux R, G et B respectivement, afin d'enlever des signaux de sortie provenant de l'élément (10) de détection CCD des bruits noirs, un préamplificateur (40) destiné à filtrer en passe-bas des sorties provenant dudit élément d'échantillon-maintien double corrélé et à amplifier des gains des signaux, et un processeur et encodeur vidéo (50) pour effectuer un traitement vidéo après que les sorties R, G et B dudit préamplificateur ont été synthétisées, ledit appareil étant caractérisé en ce qu'il comprend en outre un circuit de retard (60) de 2/3 pas ou de retard de 1/2 pas pour retarder de 2/3 de pas ou d'un 1/2 pas la sortie de l'étage de détection de canal G afin d'appliquer les signaux audit deuxième étage d'échantillon-maintien double corrélé;; un circuit de retard (70) de 1/3 de pas ou de dérivation pour retarder de 1/3 de pas les signaux de sortie dudit étage de détection CCD de canal B ou pour dériver lesdits signaux directement pour les appliquer audit troisième étage d'échantillonnage-maintien double corrélé; et un élément convertisseur (80) de signaux de commande pour engendrer des signaux de commande après réception de signaux d'horloge provenant d'un générateur d'impulsions dans une caméra, et des signaux vidéo Vf synthétisés R, G et B provenant dudit préamplificateur afin de commander lesdits éléments ou étages respectifs de façon à choisir un entrelaçage souhaitable. 4. Appareil selon la revendication 3, caractérisé en ce que ledit circuit de retard (60) de 2/3 de pas ou de retard de 1/3 de pas et ledit circuit de retard (70) de 1/3 de pas ou de dérivation sont exclusivement connectés à deux quelconques des sorties provenant des éléments (10) de détection CCD et des canaux R, G et B respectivement.