Brevet FR2682835A1 — publié le 19930423

-1- PROCEDE DE SYNCHRONISATION DE DEUX SIGNAUX. La présente invention concerne un procédé permettant la synchronisation de deux signaux périodiques de même forme et de même période théorique, dans lequel le premier signal est produit de façon itérative, dans lequel le second signal est synthétisé de façon itérative avec une phase ajustable, et dans lequel cette phase est ajustée, jusqu'à l'obtention de la synchronisation, en fonction d'une mesure de corrélation entre les premier et second signaux. Des procédés de ce type sont bien connus et utilisés dans le domaine de la transmission d'informations numériques par radio, dans lequel il s'agit de synchroniser une séquence prédéterminée, émise par un émetteur radio, avec une séquence théoriquement identique, synthétisée par le récepteur. La solution traditionnellement adoptée dans l'art antérieur pour obtenir et maintenir cette synchronisation consiste à utiliser au moins un oscillateur commandé en tension (VCO) et deux ou trois corrélateurs. Une telle solution présente l'inconvénient de requérir un matériel non négligeable et relativement coûteux. Dans ce contexte, l'invention a pour but essentiel de permettre la synchronisation de deux signaux périodiques semblables, dont le second est synthétisé avec une phase ajustable, sans avoir à recourir à l'emploi d'un oscillateur commandé en tension et en n'utilisant qu'un système de corrélation. A cette fin, le procédé de l'invention est essentiellement caractérisé en ce qu'il comprend les opérations consistant à: -2produire, sur chaque période du second signal, une mesure de la corrélation entre les premier et second signaux, et comparer cette mesure à une valeur minimale prédéterminée, adopter, pour chaque nouvelle période du second signal, un état d'un premier type ou d'un second type selon que la valeur minimale dépasse ou non la mesure obtenue pour la corrélation sur la dernière période écoulée, les états de chaque type ayant une polarité positive ou négative, et chaque état nouvellement adopté ayant la même polarité que l'état antérieur si ce dernier était du premier type, et une polarité inverse dans le cas contraire, et appliquer, au début de chaque nouvelle période du second signal, un saut de phase d'angle sensiblement inférieur à 360 degrés et de même polarité que l'état nouvellement adopté. Le procédé de l'invention est particulièrement aisé à mettre en oeuvre lorsque le second signal est une séquence pseudo- aléatoire dont la fonction d'autocorrélation présente un maximum unique. L'invention est notamment applicable au cas o le premier signal est un signal de réception radio. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux dessins annexés, dans lesquels: La figure 1 est un schéma d'un circuit mettant en oeuvre le procédé de l'invention; -3- La figure 2 représente la fonction d'autocorrélation typique du second signal utilisé dans l'invention; La figure 3 est une machine d'états mise en oeuvre par le procédé de l'invention; et La figure 4 est un organigramme destiné à supporter une description complète du procédé de l'invention. De façon plus précise, la figure 1 est une représentation partielle d'un récepteur radio, sur laquelle Si désigne un signal prédéterminé, reçu de façon répétitive par le récepteur, et 52 un signal synthétisé par ce dernier. Le signal 52 constitue une simple réplique du signal Si, c'est-à-dire qu'il présente, en théorie au moins, la même forme et la même période que Si, mais il est synthétisé avec une phase susceptible d'être ajustée de manière à permettre au signal 52 de se synchroniser avec le signal Si. Par exemple, Si est une séquence de début de message dont la phase doit être détectée, ou une séquence pseudo-aléatoire telle que celles qui sont utilisées dans les systèmes de communication à bande étalée et séquence directe (direct sequence spread spectrum). Si et 52 peuvent a priori comprendre un nombre quelconque de bits préférablement au moins égal à 3, et sont par exemple constitués par la séquence de 31 bits suivante: îîîîîoooîîoîîoîoîoooo 0100101100. Les signaux Si et 52 sont acheminés vers un multiplieur 1 qui fournit un signal représentatif de leur produit à un filtre passe-bande 2. Le signal délivré par ce dernier parvient à un détecteur d'enveloppe 3, de type en soi connu de l'homme de l'art, et -4- comprenant par exemple une résistance 3 a, une diode 3 b, une capacité 3 c, et une seconde résistance 3 d, les résistances et la capacité étant montées en parallèle et la diode étant connectée entre la première résistance et la capacité. Le signal de sortie du détecteur d'enveloppe 3 est accumulé dans un intégrateur 4, qui comprend une capacité 4 a susceptible d'être déchargée par la fermeture contrôlée d'un interrupteur 4 b. Enfin, le signal de sortie ICORR de l'intégrateur 4 est soustrait par un comparateur 5 à un signal représentant une valeur minimale MIN, et le signal DIF représentatif de la différence ICORR-MIN est délivré à un circuit logique 6, par exemple un micro-processeur, notamment chargé de synthétiser le signal 52 et de le synchroniser avec le signal Si. La signification physique des signaux ICORR et MIN peut être aisément comprise sur la base de l'exemple ci-après et de la figure 2. Si le signal 51 est représenté par la séquence 1111100011011101010000100101100, et si ce signal est totalement synchronisé avec 52, c'est-à-dire si 51 = 1111100011011101010000100101100 et 52 = 1111100011011101010000100101100, le signal ICORR, défini comme l'intégrale sur la durée d'une période de 52 du produit 51 * 52, sera maximal et égal à 16. Si 51 et 52 présentent un décalage relatif de phase de la durée de deux demi-bits, ce qu'il sera convenu de noter ici DEP= 2, autrement dit un déphasage de 360/31 degrés, les signaux 51 et 52 apparaissent alors comme 51 = 1111100011011101010000100101100 et 52 = 1111000110111010100001001011001, CORR ne vaut plus que 8. et ICORR ne vaut plus que 8. -5- Il est aisé de remarquer de la même façon que pour toute valeur, comprise entre 2 et 29, du déphasage DEP entre Si et 52 exprimé en durée de demi-bit, le signal intégré de corrélation ICORR ne vaut plus que 8, et que pour toute valeur de DEP comprise entre 2 et 2, ICORR est compris entre 8 et 16; c'est en fait ce que représente, de façon symbolique, la figure 2. Dans ces conditions, les signaux Si et 52 ne peuvent être considérés comme partiellement corrélés que lorsque la valeur de ICORR est strictement supérieure à 8, et par exemple égale à 12, cette valeur représentant alors la valeur minimale MIN précédemment évoquée. La figure 3 représente l'essentiel des opérations accomplies par le circuit 6 pour synchroniser les signaux Sl et 52. Ce dernier, pour chaque nouvelle période du signal 52, adopte un état d'un premier type, désigné par TYP= 1, ou d'un second type, désigné pa Xr TYP= 2, selon que la valeur minimale MIN dépasse ou non la mesure obtenue pour la corrélation sur la dernière période écoulée ICORR, c'est- à-dire selon que DIF ICORR MIN est négatif ou non. Les états de chaque type ont une polarité positive désignée par POL= 1, ou négative désignée par POL=-1, et chaque état nouvellement adopté a la même polarité que l'état antérieur si ce dernier était du premier type, et une polarité inverse dans le cas contraire. Dans ces conditions, le circuit 6 applique, au début de chaque nouvelle période du signal 52, un saut de phase élémentaire DEP de même polarité que l'état nouvellement adopté, par exemple égal à POL comme indiqué sur la figure 3. Les effets d'un tel procédé sont faciles à percevoir sur la figure 2. -6- En supposant que l'état initial soit de type 1 et de polarité positive, la détection d'une valeur négative pour DIF à la fin d'une série de périodes successives du second signal conduit au maintien de l'état TYP=l et POL= 1, donc à une progression de la relation de phase entre 51 et 52 telle que la représentent les points successifs Po, Pi, P 2, et P 3. En P 3, l'apparition d'une valeur positive de DIF provoque un saut vers l'état TYP= 2 et POL= 1, dans lequel le saut de phase appliqué au début de la nouvelle période de 52 garde le sens qu'il avait antérieurement. Cette opération a pour résultat de conduire à la relation de phase représentée par le point P 4, c'est-à-dire à un dépassement du pic de corrélation. En P 4, la détection d'une nouvelle valeur positive pour DIF provoque un saut dans l'état TYP= 2 et POL=-1, dans lequel le saut de phase appliqué au début de la nouvelle période de 52 est cette fois inversé, permettant un retour au point P 3. Il est aisé de remarquer sur la figure 3 qu'aussi longtemps qu'une corrélation suffisante sera détectée, c'est-à-dire que DIF restera positif, la relation de phase entre 51 et 52 restera représentée par les points P 3 et P 4, qui se situent de part et d'autre du pic de corrélation. Par ailleurs, si, pour quelque raison que ce soit, la relation de phase était perdue, le procédé représenté sur la figure 3 permettrait de revenir à la synchronisation des signaux SI et 52, de la même manière que celle-ci a été obtenue la première fois. La figure 4 illustre l'ensemble des opérations accomplies par le circuit 6 pour parvenir à synchroniser les-signaux Si et 52. -7- Cette figure fait apparaître un certain nombre de paramètres identifiés par des noms, et dont les significations sont données ou rappelées ci-après. TYP désigne un type d'état adopté par le circuit 6; POL désigne la polarité de cet état; DEP désigne un décalage de phase élémentaire entre Si et 52; dans l'exemple choisi, ce décalage est égal à la durée d'un demi-bit de 52; IDEP désigne le cumul des valeurs successives de DEP;10 K est un indice compteur; 520 désigne une séquence de bits mémorisée à une adresse fixe dans le circuit 6 et qui, lue séquentiellement à partir de cette adresse, représente le signal 52 pris avec un déphasage nul;15 N est une variable intermédiaire; MOD désigne la fonction "modulo", représentée par le reste d'une division entière; MAX désigne le nombre total d'intervalles de temps de durée DEP contenus dans 520 (égal à 62 dans l'exemple);20 INT désigne le quotient d'une division entière; 52 (X) désigne la valeur à donner au second signal 52 pendant le Xième intervalle de temps de durée DEP; 520 (Y) désigne la valeur du Yième bit de la séquence 520; (TYP = 1), et plus généralement (A relation B), désigne une variable logique égale à 1 si la relation "TYP = 1 " (et plus généralement "A relation B") est vraie, et égale à zéro dans le cas contraire. Avec ces notations, les opérations représentées sur la figure 4 sont les suivantes. Les opérations du bloc 7 sont relatives à l'initialisation générale du système, tandis que les opérations du bloc 8 sont relatives à une initialisation périodique, faite pour chaque nouvelle période du signal 52 Physiquement, l'instruction -8- "ICORR = O " provoque la fermeture de l'interrupteur 4 b, donc la remise à zéro de la charge de l'intégrateur 4. Le bloc 9 calcule l'adresse 52 o ( 1 + INT ((N+l)/2)) o se trouve la valeur du bit à produire pendant le (K + l)ième05 intervalle de durée DEP, en fonction de la variable N qui dépend elle-même de la variable IDEP, cette dernière représentant, lorsque la synchronisation est obtenue, la valeur du déphasage entre la séquence 520 et le signal 51. Le test 10 permet de détecter la fin de la synthèse d'une période du signal 52. Dans le bloc 11, l'instruction "DIF = ICORR MIN" correspond à la lecture du signal de sortie du comparateur 5. Le calcul de la variable POL relative à la période du signal 52 qui va commencer utilise la valeur mémorisée de TYP, en vigueur pour la période du signal 52 qui s'achève. Par ailleurs, la nouvelle valeur de TYP est calculée sur la base de la valeur lue de DIF et la nouvelle valeur de DEP est déterminée sur la base de la nouvelle valeur de POL. -9- REVENDICATIONS 1 Procédé permettant la synchronisation de deux signaux périodiques de même forme et de même période théorique, dans lequel le premier signal est produit de façon itérative, dans lequel le second signal est synthétisé de façon itérative avec une phase ajustable, et dans lequel cette phase est ajustée, jusqu'à l'obtention de la synchronisation, en fonction d'une mesure de corrélation entre les premier et second signaux, caractérisé en ce qu'il comprend les opérations consistant à: produire, sur chaque période du second signal, une mesure de la corrélation entre les premier et second signaux, et comparer cette mesure à une valeur minimale prédéterminée, adopter, pour chaque nouvelle période du second signal, un état d'un premier type ou d'un second type selon que la valeur minimale dépasse ou non la mesure obtenue pour la corrélation sur la dernière période écoulée, les états de chaque type ayant une polarité positive ou négative, et chaque état nouvellement adopté ayant la même polarité que l'état antérieur si ce dernier était du premier type, et une polarité inverse dans le cas contraire, et appliquer, au début de chaque nouvelle période du second signal, un saut de phase d'angle sensiblement inférieur à 360 degrés et de même polarité que l'état nouvellement adopté. 2 Procédé suivant la revendication 1, caractérisé en ce que le second signal est une séquence pseudo-aléatoire dont la fonction d'autocorrélation présente un maximum unique. 3 Procédé suivant la revendication 1 ou 2, caractérisé en ce que le premier signal est un signal de réception radio.