Brevet FR2675331A1 — publié le 19921016

"Appareil muni d'un dispositif amélioré de restitution de la composante continue". La présente invention concerne un appareil destiné à recevoir un signal véhiculant des informations qui comprennent notamment des périodes de signal numérique codé, muni -d'un convertisseur analogique numérique situé à l'entrée d'un ensemble de traitement de signal piloté par une horloge, et -d'un dispositif d'alignement de niveau du signal qui comprend -un dispositif d'estimation du niveau avec un décodeur de données numériques et un circuit arithmétique pour calculer la différence entre la valeur du signal entrant et celle du signal décodé, et -un circuit d'application de la correction pour appliquer au signal reçu ledit signal d'erreur, Un tel appareil est par exemple un téléviseur équipé pour la réception d'un signal en HDMAC ou en D 2- MAC/paquet, ou bien un "tuner satellite" ou même n'importe quel appareil muni d'un organe effectuant un traitement de signal dans un système de transmission. Un tel appareil est connu par exemple des demandes de brevet FR-A-2 647 996, FR-A-2 638 925, ou FR-A-2 627 340 Selon ces documents, l'estimation de la composante continue est faite un grand nombre de fois pendant la durée de la partie numérique du signal, et il y a en sortie du dispositif d'estimation un circuit de filtrage, qui est par exemple un moyenneur Ce moyenneur réalise une série d'opérations: addition d'une quantité de valeurs, comptage du nombre de ces valeurs pour diviser ensuite par ce nombre de façon à fournir la moyenne des valeurs Les circuits nécessaires pour ces opérations occupent une surface de silicium non négligeable dans un circuit intégré. L'invention est basée sur la constatation qu'il est en réalité possible de supprimer toute estimation précise de la composante continue ligne par ligne sans altérer les performances du dispositif. Dans le dispositif d'estimation d'un appareil selon l'invention, le circuit arithmétique est suivi d'un accumulateur qui accumule au cours du temps les signaux d'erreur successifs issus du circuit arithmétique et, le circuit d'application de la correction étant de type analogique, le signal de sortie de l'accumulateur lui est fourni directement après conversion numérique analogique. Dans un tel appareil, le circuit d'application de la correction est avantageusement constitué par un condensateur et une résistance, le condensateur étant en série dans la connexion transportant le signal à corriger, et le signal de correction étant amené via la résistance à une armature du condensateur. Si le circuit d'application de la correction est de type numérique, le signal de correction lui est fourni directement à partir de la sortie de l'accumulateur. Dans une forme de réalisation avantageuse, l'accumulateur est constitué par un additionneur qui accumule indéfiniment les valeurs présentées à son entrée Il comporte alors avantageusement des moyens pour transmettre vers le circuit d'application de la correction une partie seulement des bits délivrés par l'accumulateur (avec conversion numérique analogique si nécessaire). Dans une autre forme de réalisation avantageuse, l'accumulateur est fait d'un premier additionneur qui accumule les valeurs présentées à son entrée pendant une ligne de balayage d'image et est remis à zéro à la fin de la ligne, et qui est suivi par un circuit à rebouclage avec une boucle qui comprend un élément de retard apportant un retard d'une ligne de balayage et qui ramène le signal retardé à l'entrée d'un deuxième additionneur dans lequel ce signal retardé est additionné au signal entrant. La description qui va suivre, en regard des dessins annexés décrivant des exemples non limitatifs fera bien comprendre comment l'invention peut être réalisée. La figure 1 représente un mode de réalisation d'un ensemble de traitement de signal comportant un dispositif d'alignement de niveau de signal selon l'invention. La figure 2 représente plus en détail un dispositif d'alignement du niveau pour un dispositif selon l'invention. La figure 3 représente un second mode de réalisation d'un ensemble de traitement de signal comportant un dispositif d'alignement de niveau de signal selon l'invention. Sur la figure 1, un signal d'entrée analogique représentant un contenu d'image est amené à une entrée IN A partir de l'entrée IN, le signal est appliqué à une entrée d'un circuit analogique d'application de la correction 23 qui applique au signal d'entrée un signal de correction du niveau de tension continue Ce circuit 23 est un additionneur ou un soustracteur, selon la polarité des opérandes qui lui sont fournis Le signal est ensuite converti en valeurs numériques dans un convertisseur analogique numérique 1, qui fournit un signal fait de mots ou échantillons de huit bits à une fréquence d'horloge de ,5 M Hz pour HDMAC ou de 20,25 M Hz pour D-MAC ou D 2-MAC Ensuite, le signal est filtré dans un filtre numérique 2 Dans le système D 2-HDMAC par exemple, un filtrage est opéré selon une courbe amplitude-fréquence obéissant aux "critères de Nyquist", filtrage partagé entre l'émetteur et le récepteur, et le filtre 2 est alors un filtre " Nyquist" Le signal sortant du filtre avec par exemple dix bits est appliqué à un circuit 3 de désaccentuation non linéaire, dont la fonction est de réduire le bruit Le signal issu de ce circuit est délivré sur une connexion 13, pour être fourni à d'autres éléments 21 de l'appareil qui ne font pas partie de l'invention. A la connexion 13 est relié un ensemble de correction de la composante continue, c'est-à-dire d'alignement du niveau de tension continue du signal, qui comporte un dispositif 4 d'estimation du niveau continu du signal numérique présent sur la connexion 13, dispositif qui calcule un signal de correction Selon une variante de réalisation non obligée, l'élément 4 est suivi sur la figure 1 par un module 27 qui sera décrit plus loin Le signal est amené enfin à un convertisseur numérique analogique 5 qui convertit le signal d'erreur numérique en un signal analogique, lequel est fourni à une deuxième entrée du circuit d'application de la correction 23, pour être ajouté au signal entrant. Un dispositif d'estimation 4 est représenté plus en détail sur la figure 2, suivi d'un élément de liaison 28 et du convertisseur numérique analogique 5 Il comporte un décodeur de données numériques 6-9, un circuit arithmétique 20, et un additionneur 18 Le décodage peut être réalisé classiquement, par exemple au moyen d'un filtre passe-bas 6, dont la fréquence de coupure est de 5 M Hz dans le cas d'un standard D 2- MAC, et qui est suivi d'un décodeur proprement dit 9, un décodeur à seuil ou éventuellement un décodeur de Viterbi Ce décodeur peut d'ailleurs être le décodeur unique de l'appareil, qui fournit le signal décodé pour tous les usages prévus, au lieu d'être seulement le décodeur spécifique du dispositif d'estimation de niveau Le signal numérique décodé est fourni à un circuit arithmétique 20, à une autre entrée 17 duquel est amené le signal dont il s'agit d'estimer la composante continue: ce signal est prélevé à la sortie du filtre 6 du dispositif d'estimation lui même, avant le décodeur 9 Dans sa forme la plus simple le circuit arithmétique 20 est un circuit qui calcule la différence entre le signal à corriger et la valeur idéale correspondant au signal décodé La différence peut être calculée seulement pour les zéros (comme l'enseigne le document cité FR-A-2 627 340), ou bien aussi pour toutes les valeurs logiques significatives, ce qui donne alors un plus grand nombre de valeurs (comme l'enseignent les documents cités FR-A-2 647 996 et FR-A-2 638 925) Chaque fois que la différence est formée, elle est fournie à l'additionneur 18 qui joue le rôle d'accumulateur et qui travaille sur au moins quatorze bits (dans le cas o l'on n'utilise pas le module 27 de la figure 1) Cet additionneur accumule au cours du temps les résultats successifs issus du circuit arithmétique 20. Des impulsions d'horloge sont fournies à 20,25 M Hz (dans le cas d'un signal D 2-MAC) sur une entrée 14 pour donner le rythme au filtre numérique 6 La fréquence de cette horloge est divisée par deux dans un diviseur 15, ce qui l'amène à 10,125 M Hz, et donne alors le rythme au décodeur 9, au circuit arithmétique 20 et à l'additionneur 18 Ainsi la sortie du filtre 6 est échantillonnée à la fréquence 10,125 M Hz, ce qui permet de sélectionner seulement les échantillons significatifs dans le signal D 2-MAC en négligeant les transitions du diagramme de l'oeil. Le signal de sortie de l'accumulateur (ici l'additionneur 18) est amené à un élément de liaison 28, avec au moins quatorze bits Sur ces quatorze bits, un certain nombre de bits de plus petit poids sont négligés Ceci est nécessaire pour éviter que la correction soit plus grande que l'erreur, ce qui ferait entrer le dispositif en oscillations Par exemple, seuls les dix bits de plus grand poids sont transmis par l'élément de liaison au convertisseur numérique analogique 5 pour être convertis en une valeur analogique qui est enfin fournie en tant que signal de correction au circuit 23 d'application de la correction Il est bon de pouvoir régler le nombre de bits extraits du signal de sortie de l'accumulateur en fonction du type de modulation (AM, FM, bande de base) ou du taux d'erreur sur un site donné C'est pourquoi l'élément de liaison 28 est en pratique constitué par un registre avec lequel on peut commander à volonté la position des bits qui y sont lus pour être fournis au convertisseur numérique analogique , ce qui permet en outre de régler à volonté la vitesse de la correction Le convertisseur numérique analogique 5 est commandé par une impulsion d'horloge appliquée à une entrée 19, qui déclenche les conversions par exemple à fréquence de ligne ( 15625 Hz dans le cas du D 2-MAC). Un exemple numérique permettra de mieux comprendre le fonctionnement du montage de la figure 2 Supposons que le signal à l'entrée IN soit un signal D 2-MAC et tienne dans une plage de tension de O à 1 volts, la tension 0,5 volt représentant donc un zéro logique Le convertisseur analogique numérique 1 travaillant sur huit bits, soit en notation décimale dans une plage allant de "O" à " 255 ", un signal " 128 " représente un zéro logigue Supposons encore que les défauts de la chaîne de transmission soient susceptibles d'apporter un décalage de tension continue atteignant 0,4 volts Le convertisseur analogique numérique 5 travaille sur dix bits et doit fournir une correction maximale de 0,4 volts, donc une variation d'un bit à l'entrée est converti en une variation de 0,781 m V ( 1/1024 e de 0,8 volts) Lorsque le décodeur 9 (qui travaille sur huit bits) reconnaît un zéro logique, il délivre la valeur valant 128 en décimal; si à ce moment le signal filtré, sur la connexion 17 vaut par exemple 150 (soit 0,586 volts au lieu de 0,5 volts), la différence de 150 128 = 22 est fournie par le soustracteur 20 pour être accumulée dans l'additionneur 18 Bien qu'il ne soit pas possible de savoir exactement combien de zéros seront rencontrés au cours d'une période de signal duobinaire (cela dépend du contenu du signal), on peut tabler sur un nombre moyen de zéros rencontrés de l'ordre de cinquante Après une première ligne de l'image, le total accumulé sera donc d'à peu près cinquante fois 22 bits, soit 1100 bits Cette valeur s'écrit en binaire sur quatorze bits 00010001001100 Par suite du branchement décalé du bus d'entrée ( 10 bits) du convertisseur numérique analogique 5 par rapport au bus de sortie de l'additionneur 18 ( 14 bits), quatre bits sont négligés et le signal présenté à l'entrée du convertisseur numérique analogique 5 est 1000100, soit 68 en décimal Cette valeur est convertie en 68 fois 0,781 m V soit 53,13 m V, qui sont soutraits aux 0,586 volts, qui deviennent 0,5329 volts, soit " 136 " à la sortie du convertisseur analogique numérique 1 Maintenant le soustracteur 20 fournit, pour chacun des environ cinquante zéros logiques suivants, une différence de 8 qui donne donc environ cinquante fois 8 soit 400 bits ajoutés aux 1100 précédents, donnant une valeur "accumulée" de 1500, soit 00010111011100 en binaire et 0001011101 après suppression des quatre bits de droite, soit 93 en décimal Cette valeur est convertie en 93 fois 0,781 m V soit 72,7 m V, qui sont soutraits aux 0,586 volts à l'entrée IN, qui deviennent 0,513 volts à l'entrée du convertisseur analogique numérique 1, soit " 131 " à sa sortie Bien entendu ceci continue à chaque période de signal duobinaire, jusqu'à ce que la correction complète soit obtenue, c'est-à-dire qu'on a " 128 " (pour un zéro logique) à la sortie du convertisseur analogique numérique 1. Alors aucun bit ne vient plus s'ajouter dans l'accumulateur, mais aucun non plus ne vient se soustraire, et il garde la valeur qui donne la bonne correction, jusqu'à un moment ultérieur o, l'erreur sur le niveau de tension continue s'étant modifiée, la correction va de nouveau s'adapter automatiquement de la manière décrite ci-dessus. Il va de soi que si l'on utilise tous les éléments binaires significatifs de la période duobinaire, et pas seulement les zéros, le nombre d'échantillons est différent: l'homme du métier peut alors facilement modifier certaines des valeurs numériques indiquées. Le dispositif représenté sur la figure 3 est très semblable à celui représenté sur la figure 1 à ceci près que, à partir de l'entrée INT, le signal traverse un condensateur 7, puis il est appliqué au convertisseur analogique numérique 1 et la suite des éléments jusqu'à la sortie 13 est identique à celle du dispositif de la figure 1 La connexion 13, comme dans le montage de la figure 2, est reliée à un ensemble de correction de la composante continue, qui comporte un élément 4 avec un accumulateur fournissant un signal de correction, suivi par un élément de liaison du même genre que celui de la figure 2 et par un convertisseur numérique analogique 5, le signal analogique de sortie de ce convertisseur étant appliqué via une résistance 22 à l'armature aval du condensateur 7 Ainsi ce condensateur sert de mémoire pour la tension de correction De ce fait le signal de sortie de l'élément 4 peut comporter moins de bits, par exemple dix bits (c'est-à-dire que la capacité de l'additionneur 18 du montage de la figure 2 peut être plus petite), et l'élément de liaison 28 ne transmet au convertisseur numérique analogique que les bits de plus fort poids du signal de sortie de l'élément 4 (par exemple six bits) En quelque sorte, il y a transfert de capacité de mémoire vers le condensateur 7. La constante de temps du montage résistance 22 condensateur 7 est choisie de l'ordre de quinze fois la durée d'une ligne d'image. Des variantes sont possibles en ce qui concerne la réalisation de l'accumulateur Sur la figure 1 l'accumulateur est fait de l'additionneur contenu dans le module 4 et d'un module référencé 27 Le module 4 est un peu différent de celui de la figure 2, tout en ayant la même constitution, c'est-à-dire qu'il est fait d'éléments analogues aux éléments 6, 9, 20, 18 de la figure 2 Toutefois l'additionneur 18 est remis à zéro à chaque ligne de balayage d'image, et de ce fait sa capacité peut être prévue plus petite, par exemple de dix bits Le module 4 peut être suivi d'un élément multiplieur 24 optionnel qui multiplie par un coefficient alpha plus petit que un Ensuite est prévu un circuit à rebouclage avec une boucle qui comprend un élément de retard 25 apportant un retard d'une ligne de balayage d'image et qui ramène le signal retardé à l'entrée d'un deuxième additionneur 26 dans lequel ce signal retardé est additionné au signal entrant: ainsi cet additionneur 26 joue le rôle d'un accumulateur qui accumule le signal d'une ligne sur l'autre Le signal de sortie de l'additionneur 26 est fourni au convertisseur numérique analogique 5 Ce montage est un peu plus compliqué, mais les capacités des additionneurs sont plus faibles et un tel montage serait peut-être intéressant du point de vue de l'implantation sur un circuit intégré Bien entendu le schéma selon la figure 1 peut être utilisé pour le dispositif de la figure 3, et réciproquement le schéma de la figure 2 peut aussi bien être utilisé dans le dispositif de la figure 1 Actuellement le montage préféré est celui de la figure 2, inséré dans celui de la figure 3. On pourrait aussi réaliser le circuit de la figure 1 en utilisant pour le circuit d'application de la correction un additionneur de type numérique qui pourrait alors être placé après le convertisseur analogique numérique 1 ou après le filtre 2 L'avantage serait que le signal de sortie de l'accumulateur pourrait lui être directement fourni (sans conversion en analogique) Pour cela, il faudrait un convertisseur analogique numérique 1 avec beaucoup de bits car il devrait pouvoir traiter des signaux décalés du point de vue du niveau de tension continue et aussi parce que chaque bit de la correction de niveau doit représenter un pas de variation suffisamment faible pour être invisible sur l'image Un tel convertisseur est très cher aujourd'hui mais, si un éventuel développement ultérieur procurait à un prix acceptable un convertisseur travaillant avec un nombre de bits plus grand qu'aujourd'hui, la solution pourrait alors être envisagée. Le nombre de bits suffisant, qui est toujours nécessaire pour permettre l'application suffisamment fine de la correction est fourni, dans les montages décrits plus haut, par le convertisseur numérique analogique , mais celui-ci est très bon marché car il fonctionne à fréquence de ligne d'image et non pas à 40,5 M Hz. Un problème se pose à la mise en route de l'appareil: à ce moment le décodeur n'est pas encore "accroché", c'est-à-dire que la synchronisation correcte du décodeur sur le signal d'entrée n'est pas encore obtenue Alors le dispositif d'estimation ne peut remplir son office et doit être déconnecté Il est possible par exemple de passer par une ou plusieurs phases transitoires dans lesquelles des modes différents de réglage de la composante continue sont utilisés (pour la description d'un tel processus, on se reportera à la demande de brevet FR-A-2 610 773, intitulée: "Système de synchronisation sur un signal semi-numérique"). A cet effet est prévu un interrupteur 29 qui permet de débrancher la sortie du convertisseur numérique analogique 5 et d'appliquer à la résistance 22 ou au circuit d'application de la correction 23, dans une première phase dite "d'accrochage", un signal de réglage 30 d'une autre provenance, et ensuite de passer à la phase "normale" en utilisant le signal issu du convertisseur numérique analogique 5 Dans le cas du montage de la figure 3, l'élément 29 est un commutateur qui applique à la résistance 22, soit le signal issu du convertisseur numérique analogique 5, soit le signal 30 La constante de temps du montage résistance 22 condensateur 7 assure une transition douce entre les phases successives différentes, au moment du basculement de l'inverseur 29 Dans le cas du montage de la figure 1, l'élément 29 est un simple interrupteur qui débranche le convertisseur numérique analogique 5 Le signal 30 est amené directement à l'élément d'application de la correction 23 qui ajoute au signal entrant à la fois le signal issu du convertisseur numérique analogique 5 (lorsque l'interrupteur 29 est fermé) et le signal 30 Des moyens connus de l'homme du métier doivent être prévus par ailleurs pour annuler progressivement le signal 30 après le passage de la phase d'accrochage à la phase normale, c'est-à-dire après la fermeture de l'interrupteur 29. REVENDICATIONS 1 Appareil destiné à recevoir un signal véhiculant des informations qui comprennent notamment des périodes de signal numérique codé, muni - d'un convertisseur analogique numérique situé à l'entrée d'un ensemble de traitement de signal piloté par une horloge, et -d'un dispositif d'alignement de niveau du signal qui comprend -un dispositif d'estimation du niveau avec un décodeur de données numériques et un circuit arithmétique pour calculer la différence entre la valeur du signal entrant et celle du signal décodé, et -un circuit d'application de la correction pour appliquer au signal reçu ledit signal d'erreur, caractérisé en ce que dans le dispositif d'estimation, le circuit arithmétique est suivi d'un accumulateur qui accumule au cours du temps les signaux d'erreur successifs issus du circuit arithmétique et, le circuit d'application de la correction étant de type analogique, le signal de sortie de l'accumulateur lui est fourni directement après conversion numérique analogique. 2 Appareil selon la revendication 1, caractérisé en ce que le circuit d'application de la correction est constitué par un condensateur et une résistance, le condensateur étant en série dans la connexion transportant le signal à corriger, et le signal de correction étant amené via la résistance à une armature du condensateur. 3 Appareil destiné à recevoir un signal véhiculant des informations qui comprennent notamment des périodes de signal numérique codé, muni -d'un convertisseur analogique numérique situé à l'entrée d'un ensemble de traitement de signal piloté par une horloge, et -d'un dispositif d'alignement de niveau du signal qui comprend -un dispositif d'estimation du niveau avec un décodeur de données numériques et un circuit arithmétique pour calculer la différence entre la valeur du signal entrant et celle du signal décodé, et -un circuit d'application de la correction pour appliquer au signal reçu ledit signal d'erreur, caractérisé en ce que dans le dispositif d'estimation, le circuit arithmétique est suivi d'un accumulateur qui accumule au cours du temps les signaux d'erreur successifs issus du circuit arithmétique et, le circuit d'application de la correction étant de type numérique, le signal de correction lui est directement fourni à partir de la sortie de l'accumulateur. 4 Appareil selon l'une quelconque des revendications précédentes, caractérisé en ce que l'accumulateur est constitué par un additionneur qui accumule indéfiniment les valeurs présentées à son entrée. Appareil selon la revendication 4, caractérisé en ce qu'il comporte des moyens pour transmettre vers le circuit d'application de la correction une partie seulement des bits délivrés par l'accumulateur. 6 Appareil selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'accumulateur est fait d'un premier additionneur qui accumule les valeurs présentées à son entrée pendant une ligne de balayage d'image et est remis à zéro à la fin de la ligne, et qui est suivi par un circuit à rebouclage avec une boucle qui comprend un élément de retard apportant un retard d'une ligne de balayage et qui ramène le signal retardé à l'entrée d'un deuxième additionneur dans lequel ce signal retardé est additionné au signal entrant.