Brevet FR2681746A1 — publié le 19930326

CODEUR-GENERATEUR DE SIGNAUX D'IDENTIFICATION RDS POUR STATION D'EMISSION RADIOPHONIQUE L'invention concerne un codeur-générateur de signaux d'identification RDS, sous forme d'un message RDS modulé sur une sous-porteuse d'émission pour station d'émission radiophonique. L'Union Européenne de Radiodiffusion, U.E.R., a étudié et mis au point un système de diffusion de données compatible avec les programmes radiophoniques, monophoniques ou stéréophoniques, diffusés en modulation de fréquence en bande II (87,5 MHZ à 108 MHz en France) et dénommé RDS (sigle de l'expression d'origine anglo-saxonne Radio Data System). Ce système actuellement exploité dans un certain nombre de pays de la C.E.E. tels que la République d'Allemagne, la Suisse, le Royaume-Uni et la France ou de pays non-membres de la C.E.E., tel que la Suède, a fait l'objet d'une norme européenne EN 50067 CENELEC intitulée "Spécifications du système de radiodiffusion de données RDS" à laquelle ou pourra utilement se reporter. Parmi les nombreuses applications définies pour le système RDS, les principales concernent l'identification des stations d'émission et la diffusion d'informations d'aide à l'accord des récepteurs, lesquelles seront envisagées à titre d'exemple illustratif. Actuellement, certains récepteurs à modulation de fréquence tels que les récepteurs embarqués à bord de véhicules automobiles permettent de décoder la sousporteuse RDS, modulée en amplitude, et d'exploiter certaines des informations transmises, notamment en affichant en clair le nom de la station-d'émission écoutée. L'utilisation d'un tel type de récepteur est appelée à se généraliser, bien que ces derniers constituent actuellement un équipement haut de gamme et, en conséquence, une majorité des stations d'émission privées, même des plus modestes, seront tentées d'offrir les services du système RDS. A l'heure actuelle, les équipements constitués par les codeurs RDS sont des équipements coûteux et délicats à mettre en oeuvre, notamment à configurer, selon les spécifications propres à la station d'émission considérée. D'une manière générale, on rappelera que les codeurs RDS disponibles sur le marché, tel que représenté en figure 1, permettent d'exploiter plus ou moins complètement les possiblités du système au moyen d' une interface hommemachine assez lourde. Ce type de codeur comporte connectés en cascade, ainsi que défini par la norme européenne précitée, une source de messages de données radiodiffusées, un codeur différentiel, un générateur de symboles biphases constitué successivement par un convertisseur NRZ, un circuit soustracteur dont la voie soustraction comporte un circuit à retard, et par un filtre de mise en forme et un modulateur d'amplitude tel qu'un modulateur à porteuse supprimée délivrant la sous-porteuse modulée en amplitude à un multiplexeur attaquant l'émetteur à modulation de fréquence. Une référence constituée par un signal pilote à 19 kHz est délivrée par le codeur stéréo de la station d'émission à un oscillateur délivrant la sous-porteuse à fréquence fsp, généralement égale à 57 kHz, au modulateur à porteuse supprimée, cette même sous-porteuse étant divisée en fréquence pour délivrer un signal d'horloge de 2 375 Hz au générateur de symboles biphases et à 1 187,5 Hz au codeur différentiel et à la source de message de données radiodiffusées. La présente invention a pour objet la mise en oeuvre d'un codeur-générateur de signaux d'identification RDS pour station d'émission radiophonique de structure et de mise en oeuvre notablement simplifiées. Un autre objet de la présente invention est la mise en oeuvre d'un codeur-générateur de signaux d'identification RDS conformes à la norme européenne précitée et dont les informations diffusées comportent au moins un code identifiant la station d'émission, dit code PI, un code délivrant en clair la désignation de la station d'émission, code PS, un code, code AF, désignant en clair une liste de fréquences alternatives sur lesquelles il est possible de recevoir le même programme dans les zones de couverture de stations d'émission différentes. Le codeur-générateur de signaux d'identification RDS sous forme de message RDS modulé sur une sous-porteuse d'émission pour station d'émission radiophonique mono- ou stérophonique objet de la présente invention est remarquable en ce qu'il comprend des circuits générateurs, sous forme de données numériques, à partir des paramètres de la station d'émission radiophonique, d'informations d'identification à diffuser périodiquement et destinées à constituer les message RDS, et des circuits de conversion numérique/analogique recevant séquentiellement, selon une loi déterminée, les informations à diffuser et délivrant un signal analogique filtré sur la fréquence de sous-porteuse d'émission. Un circuit de multiplexage permet d'assurer le multiplexage du signal audio-multiplexé et du signal analogique filtré. Le codeur-générateur de signaux d'identification RDS objet de la présente invention trouve application à l'équipement des stations d'émission radiophonique monoet/ou stéréophonique. Le codeur-générateur objet de la présente invention sera mieux compris à la lecture de la description et à l'observation des dessins ci-après dans lesquels, outre la figure 1 relative à l'art antérieur, - la figure 2 représente un schéma général du codeur générateur de signaux d'identification RDS conforme à l'objet de la présente invention, - la figure 3a représente organigramme général d'un programme permettant d'engendrer les informations numérisées destinées à être diffusées sous forme de message RDS, la figure 3b représente une variante de l'organigramme général de la figure 3a dans lequel une modulation numérique du signal est effectuée, la figure 3c représente, de manière synoptique, un mode de mise en oeuvre de codage différentiel et d'adjonction d'un groupe dans la séquence des groupes du message RDS, la figure 4 représente un schéma synoptique d'un codeurgénérateur objet de la présente invention dans un mode de réalisation industriellement optimalisé, soit structurellement simplifié, la figure 5a représente une variante de réalisation du codeur-générateur objet de l'invention dans lequel un modulateur analogique à porteuse supprimée est utilisé pour engendrer la sous-porteuse modulée par le message RDS, la figure 5b représente une variante de réalisation du codeur-générateur objet de l'invention dans lequel un modulateur logique est utilisé, les données numériques destinées à former le message RDS étant traitées par ledit modulateur logique préalablement à leur conversion numérique/analogique, la figure 5c représente les diagrammes de fréquence obtenus dans un mode de réalisation particulier d'échantillonnage en vue d'une modulation de type numérique permettant d'engendrer ensuite la sous-porteuse modulée par le message RDS, la figure 6 représente un détail de réalisation non limitatif d'un circuit de synchronisation utilisable dans le mode de réalisation du codeur objet de l'invention représenté en figure 4 et suivantes, la figure 7 représente un détail de réalisation non limitatif d'un circuit logique permettant à partir du signal d'horloge de référence d'effectuer une lecture séquentielle de la mémoire de données, ce circuit logique étant plus particulièrement utilisé dans le mode de réalisation du codeur objet de l'invention représenté en figure 4 et suivantes. Le codeur-générateur de signaux d'identification RDS, objet de la présente invention, sera décrit en premier lieu en liaison avec la figure 2. On notera que dans l'ensemble des dessins annexés à la présente description, les mêmes références désignent les mêmes éléments. En premier lieu, on rappellera les éléments essentiels des messages d'identification RDS tels qu'ils sont décrits par la norme européenne précédemment citée dans la description. D'une manière générale, un messsage RDS comprend un code PI de la station d'émission, ce code étant généralement un code chiffré codé sur 4 caractères hexadécimaux, permettant d'identifier de façon unique, soit une station d'émission, soit un réseau RDS, un code PS de désignation de la station, ce code consistant en un identificateur affiché en clair sur tout récepteur équipé d'un système de réception RDS, et, le cas échéant, une liste de fréquences alternatives, notée AF, sur lesquelles il est possible de recevoir le même programme dans des zones de couverture différentes. Toutes les informations précitées consituant les attributs d'une station sont contenues dans les groupes de type "O", ces groupes étant donc a priori les seuls diffusés, d'autres groupes pouvant cependant être diffusés dans la mesure où les informations contenues dans ces groupes sont figées. On notera que la séquence constituant les signaux d'identification porteurs du message RDS est divisée en Ng groupe, ce nombre de groupes étant au minimum égal à 4. Ainsi qu'on l'observera sur la figure 2 précitée, le codeur-générateur de signaux d'identification RDS, objet de la présente invention, comprend un circuit générateur, noté 1, sous forme de données numériques, d'informations d'identification à diffuser périodiquement destinées à constituer le message RDS. Les informations d'identification à diffuser sont élaborées sous forme de données numériques. En outre, le codeur-générateur selon l'invention comprend un circuit de conversion numérique/ analogique, noté 2, recevant les données numériques précitées, ces données étant délivrées au circuit de conversion numérique/analogique 2 de manière séquentielle, selon une loi déterminée. Le circuit de conversion numérique/analogique 2 délivre un signal analogique, noté sa sur la figure 2.Un circuit de filtrage 3 est prévu, lequel délivre à partir du signal analogique, sa, un signal analogique filtré, saf, le filtrage étant effectué sur la fréquence centrale de la sous-porteuse d'émission, soit à la fréquence fsp = 57 kHz. Enfin, est également prévu un circuit de multiplexage du signal audio-multiplexé et du signal analogique filtré saf, le circuit de multiplexage, noté 4, pouvant consister en un amplificateur additionneur délivrant à sa sortie un signal multiplex auquel a été ajouté le signal analogique filtré saf constituant le message RDS. Ainsi qu'on l'a en outre représenté en figure 2, les circuits générateurs 1 des informations d'identification à diffuser sous forme de données numériques peuvent comporter avantageusement un processeur de calcul 10 et une mémoire 100 de programme de calcul et de mémorisation des données numériques. De manière non limitative, on comprendra que la mémoire 100 peut être constituée par une mémoire vive de type RAM, dont une première partie, 1100, reçoit en fonctionnement le programme de calcul précédemment cité, et dont une deuxième partie, 1110, permet la mémorisation des données numériques destinées à constituer le message RDS. On notera que de manière non limitative, le processeur de calcul peut être constitué dans un mode de réalisation le plus simple par un processeur de type 8086 commercialisé par la Société INTEL, la mémoire 11 étant constituée par une mémoire de taille 64 ko, par exemple. On notera bien sur qu'au processeur de calcul peuvent avantageusement être ajoutés des éléments périphériques tels que par exemple un clavier d'introduction de données alpha-numériques afin de permettre à un utilisateur d'entrer les paramètres d'identification de la station d'émission correspondante. Une description détaillée d'un mode de réalisation particulièrement avantageux du programme de calcul mémorisé dans la mémoire vive 100, ce programme de calcul permettant d'élaborer les données numériques destinées à constituer le message RDS, sera donné en liaison avec la figure 3a. Selon la figure précitée, le programme de calcul comporte avantageusement une étape 1000 de début ou d'initialisation, laquelle comporte au minimum une routine permettant d'instaurer un dialogue interactif entre le processeur de calcul 10 et l'utilisateur, afin que ce dernier puisse introduire les paramètres adéquats de la station d'émission. Suite à l'étape de début 1000 précitée, le programme comporte un sous-programme 1001 d'entrée des paramètres de la station d'émission, cette entrée pouvant avantageusement être effectuée au moyen du clavier associé au processeur de calcul précité. En outre, un sousprogramme 1002 de calcul du flot de données numériques est prévu, ce sous-programme étant destiné à constituer le message RDS proprement dit. Le sous-programme 1002 précité est suivi d'un sous-programme 1003 de codage différentiel, ce dernier sous-programme formant une bouclage avec un programme 1004 de test de validité de bouclage et un sous-programme 1005 d'adjonction dans le flot de données numériques d'un groupe de données RDS, ainsi qu'il sera décrit de manière plus détaillée ultérieurement dans la description. Le programme de test 1004 de validité est suivi d'un sous-programme 1006 de codage biphase, suite à réponse positive au programme de test 1004 précité, puis d'un sous-programme, noté 1007a, 1007b, de filtrage correctif et de mise en forme des données délivrées par le sous-programme de codage biphase 1006. Les deux routines 1007a, 1007b, constitutives du sous-programme de filtrage précédemment mentionné sont suivies d'un sous-programme de création de fichier de données numériques à diffuser, noté 1008, ce dernier sous-programme permettant la mémorisation des données numériques à diffuser au niveau, par exemple, de la mémoire vive ou de la partie 1110 de celle-ci. Dans une variante de réalisation de l'organigramme précédemment décrit, une étape 1006a de modulation numérique du signal est prévue, confer Fig. 3b. Cette étape de modulation, qui sera décrite ultérieurement dans la description, peut également être prévue en aval des étapes de filtrage 1007a et 1007b précédemment décrites. A titre d'exemple non limitatif, le sous-programme 1002 de calcul de données du flot numérique comprend une routine de détermination et de constitution du nombre de groupes nécessaire au codage des fréquences alternatives AF sur lesquelles il est possible de recevoir le même programme dans des zones de couverture différentes. Cette routine délivre le flot de données numériques RDS résultant. On notera que la détermination des groupes RDS par la routine précitée est effectuée avec calcul du mot de contrôle et de décalage pour chaque bloc. Le flot de bits résultant est codé selon un codage différentiel vérifiant la relation Xngi = bngi (+) Xngi-1, (+) = OU-Exclusif. Dans la relation précitée, on notera que pour un groupe d'ordre ng donné, ce groupe étant constitué d'un nombre déterminé de bits constitutifs de plusieurs mots, chaque bit de valeur bngi, où i désigne le rang du bit dans le groupe et ng désigne le rang du groupe dans l'ensemble des groupes considérés, est codé par l'opération OU-Exclusif avec la valeur codée obtenue par codage différentiel antérieur Xngi-l pour donner la valeur codée obtenue par codage différentiel actuel Xngi. Bien entendu, le codage est effectué en prenant une valeur de départ arbitraire, cette valeur étant notée Uo sur la figure 3c. Du fait de ce codage, la valeur codée, c'est-à-dire la valeur d'un bit obtenue après codage, dépend de la valeur précédente et le bouclage contre-réagit sur la valeur de tous les bits de sorte que le sous-programme rajoute, si nécessaire, un groupe permettant un bouclage correct. L'organigramme de la routine d'adjonction d'un groupe est le suivant - la valeur de chaque bit dépend de la précédente, donc la valeur d'une séquence dépend de celle du dernier bit de la séquence précédente ; si celui-ci est inversé, toute la séquence est inversée. - La séquence RDS est divisée en Ng groupes, au minimum 4 groupes sont nécessaires, et pour chaque groupe d'indice ng = k, le calcul n'est effectué qu'à partir de la valeur Uk du dernier bit après codage, soit Uk = Xngk. La procédure de bouclage telle que représentée en figure 3a par les étapes 1003, 1004, 1005 et retour consiste alors, ainsi que représenté en figure 3c, en la recherche parmi les groupes existants, c'est-à-dire tous les groupes d'indice ng = k, de celui des groupes qui, rajouté en bout de la séquence, permettra d'assurer la condition UNg+l = Uo, où Uo est la valeur arbitraire de départ introduite correspondant à une valeur de bit codée. - l'algorithme correspondant, c'est-à-dire l'algorithme de test, s'exprime de la façon ci-après : recherche et mémorisation de la valeur k du groupe d'indice ng = k tel que - Uk-l = UNg ET Uk = Uo, ou - Uk-l = UNg* ET Uk = Uo* relation dans laquelle * correspond au complément binaire de la valeur du bit codé considéré. On notera que le test précité est effectué sur l'une ou sur l'autre relation précédemment indiquée, une réponse positive au test précité permettant l'appel du sous-programme 1006, c'est-à-dire la poursuite du déroulement du programme, alors qu'une réponse négative au même test représenté en figure 3c permet d'appeler le sous-programme d'adjonction de groupe 1005, lequel permet la création d'un groupe supplémentaire représenté symboliquement par la relation Ng = Ng + 1, puis le retour à la phase initiale du test, c'est-à-dire recherche parmi les groupes existants de celui qui rajouté en bout de la séquence permet d'assurer la relation UNg + 1 = Uo, où Uo est la valeur arbitraire de départ parmi l'ensemble des groupes augmenté du groupe ajouté.On notera qu'après adjonction d'un groupe, c' est-à-dire après déroulement du sous-programme selon la boucle représentée en figure 3c, la réponse au test représenté sur cette même figure est forcément positive, et le sous-programme peut alors calculer la taille mémoire nécessaire en fonction du nombre de groupes effectivement retenus égal à Ng + 1 et de la structure retenue. A la suite des opérations précédemment décrites, le sous-programme 1006 permet d'effectuer le codage biphase. Le codage biphase est effectué selon un procédé classique, et, en tant que tel, ne sera pas décrit, car connu de l'homme de l'art. On notera cependant qu'alors que les opérations précédentes de codage différentiel étaient effectuées à la fréquence bit, c'est-à-dire à la fréquence du flot de bits RDS, l'opération de codage biphase est effectuée à une fréquence arbitraire, cette fréquence étant choisie de préférence égale à la fréquence d'horloge fe ou fréquence d'échantillonnage. Le sous-programme de codage biphase 1006 précédemment cité est alors suivi d'un sous-programme de filtrage correctif 1007a, et d'un sous-programme de filtrage de mise en forme 1007b, lesquels comprennent des routines de filtrage correspondantes définies en fréquence, soit à partir de gabarits, amplitude-fréquence par exemple. Ces routines sont suivies d'une routine de transformée de Fourier rapide calculant la réponse impulsionnelle résultante. Le filtrage proprement dit est ainsi effectué par convolution sur le signal bouclé, c'est-à-dire sur le signal obtenu par codage biphase, et le résultat, constituant les données numériques destinées à constituer le message RDS, peut être alors constitué sous forme de fichier, par l'intermédiaire d'un sous-programme 1008 correspondant, lequel permet alors de mémoriser les valeurs numériques précitées dans une mémoire ou partie de mémoire vive 111 jouant le rôle de mémoire tampon par exemple. Cette mémoire permet d'alimenter le convertisseur numérique/analogique 2. Le sous-programme 1008 précité est suivi d'un programme de fin 1009. Le mode de réalisation précédemment décrit en liaison avec la figure 2 est particulièrement avantageux dans la mesure où celui-ci autorise une très grande versatilité dans l'utilisation, le codage des messages RDS pouvant être effectué instantanément ou pouvant être modifié au gré de l'utilisateur. Un autre mode de réalisation du codeur-générateur objet de l'invention présentant une structure simplifiée par rapport au mode de réalisation de la figure 2 et dont l'application pourra être avantageusement réservée à des applications essentiellement grand public sera décrit en liaison avec la figure 4. Dans le mode de réalisation précité, on notera que le degré de simplification obtenu permet une optimalisation de la structure du codeur-générateur correspondante, ce qui permet, bien entendu, une réduction très importante des coûts de réalisation et de mise en oeuvre, et qui par là même, autorise des applications grand public. Dans le mode de réalisation de la figure 4, le circuit générateur 1 des informations d'identification à diffuser sous forme de données numériques comporte avantageusement un circuit 11 de synchronisation permettant de délivrer un signal d'horloge de référence, noté CLK, ce signal d'horloge étant, bien entendu, un signal à la fréquence d'échantillonnage fe. En outre, le codeur-générateur tel que représenté en figure 4 selon l'objet de l'invention comprend un circuit 12 de mémorisation de type mémoire morte programmable, PROM, ce circuit de mémorisation permettant d'assurer la mémorisation des informations à diffuser après chargement de celles-ci, ces informations étant constituées par les données numérisées obtenues au moyen du codeurgénérateur 1 représenté en figure 2, les données stockées dans la partie 1110 de la mémoire vive dans le cas de la figure 2 étant, au contraire, chargées dans la mémoire programmable 12, laquelle peut alors être installée à demeure pour une station d'émission d'attributs correspondants. En outre, ainsi que représenté en figure 4, un circuit logique 13 permet, à partir du signal d'horloge de référence CLK, d'effectuer une lecture séquentielle du circuit de mémorisation 12, lequel délivre au circuit de conversion numérique/analogique 2, les informations d'identification à diffuser destinées à constituer le message RDS. Ainsi, pour une station d'émission donnée, les attributs de celle-ci ayant été définis par l'utilisateur, la mémoire PROM 12 peut alors être chargée ou programmée par le constructeur du système conformément au mode opératoire décrit en liaison avec la figure 2, la mémoire 12 PROM étant alors installée sur le codeur-générateur tel que représenté en figure 4. D'une manière générale, on comprendra que le codeur-générateur objet de la présente invention comporte, en outre, un système permettant d'engendrer un signal correspondant à la sous-porteuse modulée en amplitude, afin de constituer le signal RDS dans son intégralité. Sur l'ensemble des figures, et notamment les figures ci-après, 5a, 5b, et conformément au mode de réalisation, soit de la figure 2, soit de la figure 4, le système précédemment mentionne porte la référence 20, 21 ou 121. En particulier, ainsi que représenté en figure 5a, le système permettant d'engendrer le signal correspondant à la sous-porteuse modulée en amplitude porte la référence 20 et peut avantageusement être constitué par un modulateur analogique, un modulateur équilibré, par exemple, interconnecte en sortie du circuit 2 de conversion numérique/analogique. Bien entendu, le modulateur analogique 20 reçoit le signal de sous-porteuse à fréquence fsp, et le signal délivré par le ciruit de conversion numérique/analogique 2 et délivre la sous-porteuse modulée en amplitude, laquelle, après filtrage par le filtre 3 centré sur la fréquence de la sous-porteuse fsp, délivre la composante à modulation d'amplitude du signal RDS à 1 'amplificateur-sommateur 4. Bien entendu, le modulateur d'amplitude 20 tel que représenté en figure 5a, peut être utilisé dans le mode de réalisation tel que représenté en figure 2 sans aucun inconvénient. On notera d'ailleurs que, d'une manière générale, la modulation d'amplitude à porteuse supprimée effectuée par le modulateur équilibré 20 a pour effet de déplacer le spectre initial en bande de base autour de la fréquence sous-porteuse fsp. En outre, conformément à un aspect particulièrement avantageux du codeur-générateur objet de la présente invention, et afin d'éviter de réaliser la fonction de modulation en technique analogique, ainsi que représenté par exemple en figure 5b, une telle technique pouvant se reveler délicate en ce qui concerne, d'une part sa mise en oeuvre et, d'autre part, si l'on recherche de bonnes performances stables dans le temps à faible coût, une technique de modulation correspondant en fait à une modulation logique peut être envisagée conformément notamment à la figure 5b, et suivantes. Conformement à la figure 5b précitée, le système permettant d'engendrer le signal correspondant à la sousporteuse modulee en amplitude est formé par une pluralité de portes logiques de type OU-Exclusif, une porte logique de type OU-Exclusif notée 21i étant intercalée sur chaque entrée du circuit de conversion numérique/analogique 2. Ainsi que représenté sur la figure 5b, chaque porte OU-Exclusif 21i présente l'une de ses entrées reliées à un bus de données et en particulier au conducteur de rang i du même bus délivrant les donnees codées sur N bits, alors que la deuxième entrée de la même porte OU-Exclusif 21i est reliée à un signal périodique à la fréquence de modulation fmod, cette fréquence de modulation étant égale, dans le cas de la figure 5b, à la fréquence de sous-porteuse fsp. On notera que dans le cas où les données numérisées sont codées sur 8 bits, le circuit 21 de modulation logique comporte autant de portes OU-Exclusif ainsi que decrit précédemment, alors que dans le cas où ces valeurs sont des valeurs signées, et que le circuit de conversion numerique/analogique 2 comporte un bit de signe, le circuit 21 peut avantageusement être remplacé par une seule porte OU-Exclusif intercalée de façon à moduler le bit de signe précité. On notera bien sûr que le mode de réalisation de la figure 5b peut être utilisé sans inconvénient, soit dans le mode de réalisation de la figure 2 du codeur-générateur objet de la présente invention, soit dans le mode de réalisation tel que représenté en figure 4. En outre, et afin d'éviter l'introduction, soit d'un modulateur analogique, soit d'un modulateur logique, ainsi que représente respectivement aux figures 5a et 5b, et conformément à un aspect particulièrement avantageux du codeur-générateur objet de la présente invention, il est possible de réaliser le système permettant d'engendrer un signal correspondant à la sous-porteuse par un suréchantillonnage des valeurs mémorisées du flot de bits RDS, le suréchantillonnage étant effectue dans un rapport K, le flot de bits étant soumis à un échantillonnage à une fréquence d'échantillonnage fe, ainsi qu'il sera décrit ci-après.Dans un tel cas, on comprendra bien sûr que les valeurs issues du codage biphase, valeurs numérisées, sont soumises à un produit au niveau bit, par la valeur + 1, à une fréquence de modulation relative égale à la fréquence d'échantillonnage fe = 2.fsp où fsp désigne la fréquence de la sous-porteuse. Par modulation relative, on entend le fait que, chaque bit dans le flot de bits RDS, après codage, ayant une valeur donnée 0 ou 1, cette valeur, normalement transmise à la fréquence bit, est prealablement soumise à une multiplication selon un nombre de valeurs donne choisies egales à + 1 à la fréquence d'échantillonnage fe, soit dans le cas précédemment décrit, fe = 2.fsp.Ainsi, pour une valeur de bit, et pour chacun des bits considérés, après codage biphase, on obtient en fait 1/fie, soit 1/2.fsp, valeurs alternatives signées correspondantes. La modulation relative effectuée par suréchantillonnage, tel que décrit précédemment, est justifée de la façon ci-après: bien que la condition fe = 2.fsp ne respecte pas la condition de Shannon, un tel mode opératoire fonctionne parfaitement, car, alors, le spectre original et sa seconde réplique se recouvrent exactement et ne provoquent donc pas d'altération du signal utile par repliement des spectres.Le mode opératoire précité permet de diminuer sensiblement la place mémoire requise pour assurer la mémorisation des valeurs ainsi modulées, les valeurs ainsi modulées étant bien entendu mémorisées au niveau, soit de la partie 1110 de la mémoire 100 du mode de réalisation de la figure 2, soit au niveau de la mémoire 12 du mode de réalisation de la figure 4. La synthèse de la fréquence d'échantillonnage fe reste très simple, celle-ci étant égale à deux fois la valeur de la fréquence de la sous-porteuse. En outre, le système 121 permettant d'engendrer le signal correspondant à la sous-porteuse peut être constitué par les valeurs du flot de bits RDS, les valeurs issues du codage biphase étant soumises à un produit au niveau bit par la valeur + 1 à une fréquence de modulation relative fmod prise égale à fsp/3, tiers de la fréquence de la sous-porteuse fsp. En effet, si la frequence d'échantillonnage fe, c'est-à-dire la frequence d'horloge CLK, est un sousmultiple de la fréquence sous-porteuse fsp, le spectre transposé est en fait directement obtenu après conversion numérique/analogique par un filtrage passe-bande, ainsi que représenté au point I de la figure 5c. Cette fréquence d'échantillonnage fe doit être comprise entre la fréquence maximale du spectre en bande de base, fmaxt soit 2,4 kHz, et la fréquence de la sous-porteuse fsp suivant la formule: fmax*2 ç fe ç fsp, et n*fe = fsp, avec n entier. Plus la fréquence d'échantillonnage, ou fréquence d'horloge, CLK est élevée, et plus le filtrage passe-bande sera aisé, mais plus la place mémoire nécessaire à la mémorisation des valeurs numérises correspondantes, lesquelles constituent alors le système permettant d'engendrer le signal correspondant à la sous-porteuse, sera importante. En pratique, l'opération de conversion numérique/analogique, laquelle comporte une opération de maintien pendant la durée de la période d'échantillonnage, réalise un filtrage en amplitude de la forme sin(X)/X dit "sinus cardinal". Une telle fonction de filtrage comporte des zéros de transmission pour tous les multiples de la fréquence d'échantillonnage fe, ou fréquence du signal horloge CLK, ce qui altère fortement les répliques du spectre, ainsi que représenté au point II de la figure 5c. Conformément au mode de réalisation du suréchantillonnage de la présente invention, celui-ci consiste alors à tenir compte de la réponse en fréquence du convertisseur numerique/analogique 2, en se plaçant à un endroit favorable du spectre, c'est-à-dire au maximum du lobe secondaire de la fonction sinus cardinal précitée. L'opération de modulation relative est alors effectuée par calcul avec une frequence d'échantillonnage fe double de la fréquence de modulation comme dans le cas precedent, mais la fréquence de modulation fmod est prise égale à fsp/3 ainsi que représenté au point III de la figure 5c. On ne récupère pas alors le spectre original du 'signal, mais sa seconde réplique, c'est-à-dire la replique transmise par le lobe secondaire de la fonction sinus cardinal. Ainsi que représentée au point III de la figure 5c, la réponse autour de la fréquence de la sous-porteuse fsp, c'est-à-dire correspondant au lobe secondaire du sinus cardinal, est prise en compte pour effectuer une pré-correction autour de la fréquence de modulation fmod. En aval du circuit de conversion numérique/analogique 2, l'éliminaion du premier spectre peut également être effectue par filtrage, le premier spectre n'étant situé qu'à 9,5 dB au-dessus du spectre utile, centre sur fsp. Les deux dernières solutions proposes, l'opération de modulation etant effectuée dans ce cas, comme le montre le bloc 1006a de la figure 3b, afin de réaliser la modulation d'amplitude de la sous-porteuse, permettent d'obtenir une structure très simple pour le codeur-générateur objet de 1 ' invention, lequel se résume alors aux éléments représentés, soit dans le mode de réalisation de la figure 2, soit dans le mode de réalisation de la figure 4, tout modulateur physique étant alors supprimé. Afin d'envoyer un flot continu de messages RDS à partir des données numérisées mémorisées, soit à la partie 1110 de la mémoire vive 100 du mode de réalisation de la figure 2, soit dans la mémoire 12 de type mémoire programmable du mode de réalisation de la figure 4, les données constituant alors une base de données pour la station d'émission considérée, il est nécessaire d'assurer un bouclage en lecture des mémoires correspondantes. Dans le cas du mode de réalisation de la figure 2, le bouclage en lecture peut être effectué par voie logicielle, au moyen d'un programme de type classique, lequel ne sera pas décrit. Dans le cas du mode de réalisation de la figure 4, on utilisera de préférence, au contraire, un compteur d'adresses avec une logique de test, afin de réaliser le bouclage précité. Dans ce but, le circuit 13 formant le circuit logique du mode de réalisation de la figure 4 permettant à partir du signal d'horloge de référence CLK, d'effectuer une lecture séquentielle du circuit mémoire 12, peut comporter avantageusement, ainsi que représenté en figure 7, un premier circuit de comptage 130 sur N bits, où N désigne le nombre de bits sur lequel est codé chaque mot du message RDS, ce premier circuit de comptage étant cadencé à la fréquence du signal d'horloge CLK. Un deuxième circuit de comptage 131 sur N bits est couple à une sortie de report du premier circuit de comptage 130. Le premier et le deuxième circuits de comptage 130 et 131 delivrent une adresse de lecture sur 2N bits à la mémoire 12 programmable. En outre, un circuit 132 générateur d'une adresse de fin de fichier sur 2N bits est prévu, ce circuit 132 pouvant être constitue par exemple par une batterie de commutateurs de type DIL. Un circuit logique 134 est prévu, ce circuit comportant d'une part 2N portes OU-Exclusif 134i à deux entrées. Chaque porte de rang i comprend une première entrée recevant le bit d'adresse de fin de fichier de rang i correspondant et une deuxième entrée recevant le bit d'adresse de rang i engendre par les premier et deuxième moyens de comptage 130, 131. Le circuit logique 134 comprend, d'autre part, une porte ET 1341 à 2N entres, chaque entrée de rang i étant connectée à la sortie de la porte OU-Exclusif de rang i correspondante. Enfin, la sortie de la porte ET 1341 est connectée à une entrée de remise à zéro, RAZ, des premier et deuxième circuits de comptage 130, 131.En ce qui concerne le fonctionnement du circuit logique 13 représenté en figure 7, on comprendra que, pour une adresse de fin de fichier donnée délivrée par le circuit 132, l'atteinte de l'adresse précitée délivrée par les circuits de comptage 130 et 131 à la mémoire 12 et la lecture des adresses successives correspondantes etant ainsi effectuée et les données numerisées etant lues et transmises pour conversion numerique/analogique par le circuit de conversion 2, la porte ET 1341 du circuit 134 délivre un signal de remise à zéro, lequel a pour effet de remettre à zéro les premier et deuxième circuits de comptage 130, 131, ce qui permet de réinitialiser le comptage par l'intermédiaire du signal d'horloge CLK. La lecture périodique de la mémoire 12 est ainsi effectuée en permanence. On donnera enfin quelques indications, d'une part en ce qui concerne un mode de réalisation avantageux du circuit 11 de synchronisation, d'autre part en ce qui concerne le dimensionnement de la taille mémoire nécessaire à la réalisation, soit de la mémoire vive 111, soit de la mémoire programmable 12, ce dernier cas étant le cas le plus utile. Ainsi que représenté en figure 6, le circuit de synchronisation 11 comprend un dispositif amplificateur 110 recevant le signal à fréquence pilote 19 kHz délivre par le codeur stéréo de la station d'émission, ainsi qu'un système autonome du type oscillateur à quartz formant générateur interne à 19 kHz, une commutation pouvant être effectuée entre l'un ou l'autre signal. Un filtre passe-bande 112 est prévu, lequel délivre le signal pilote filtré, à un circuit à boucle de verrouillage de phase, PLL, forme par un comparateur de phase 113, un filtre de boucle 114, un sommateur 115, et un oscillateur commandé en tension 116, auquel est associe un premier diviseur 117, puis en sortie de boucle un deuxième diviseur 118 délivrant le signal d'horloge CLK à la fréquence d'échantillonnage fe.On notera que les diviseurs à l'intérieur de la boucle, 117, et à l'extérieur de la boucle, 118, permettent d'obtenir la fréquence du signal d'horloge CLK ou fréquence d'échantillonnage fe. En ce qui concerne le dimensionnement de la mémoire permettant de mémoriser les données numérises destinées à constituer le message RDS, on notera que la taille de la mémoire précitée est déterminée par les paramètres suivants: - la fréquence d'échantillonnage fe, le nombre de bits N permettant d'assurer la quantification, c'est-à-dire le nombre de bits constitutifs de chaque mot du message RDS, - le nombre de fréquences alternatives AF à diffuser. On notera bien sûr que dans le cas du mode de réalisation de la figure 2, la taille mémoire du processeur de calcul est de manière générale suffisante pour assurer la mémorisation des données numérisées. En conséquence, le problème de la détermination de la taille mémoire nécessaire ne se pose pas directement, dans la mesure où les tailles de mémoires vives correspondantes peuvent atteindre facilement 640 ko sans difficulté, ce qui est largement suffisant pour assurer la mémorisation des versions les plus élaborées à partir d'un micro-ordinateur par exemple. Dans le cas du mode de réalisation de la figure 4 au contraire, le processus de modulation peut être effectué sous forme numérique par exemple, selon les versions 1, 2 et 3 précédemment décrites dans la description, selon les paramètres ci-après - Version 1 (modulation logique OU-Exclusif) : fe = 19 kHz, - Version 2 : fe = 2.fsp = 114 kHz, fmod = fsp, - Version 3 : fe = 2.fsp/3 = 38 kHz, fmod = 19 kHz. Le nombre de bits de quantification, c'est-à-dire de codage des mots du message RDS, lequel ne préjuge en rien de la précision du filtrage effectué par calcul, détermine le rapport signal à fréquence porteuse/bruit de quantification, exprimé en dB, suivant la relation S/Bq = 6*N + 1,76, où N représente le nombre de bits de quantification. Le nombre de bits peut avantageusement être choisi égal à 6 ou 8. Le nombre de groupes RDS à diffuser est déterminé par les règles de codage correspondantes, soit en fonction du nombre de fréquences alternatives AF - 7 AF ou moins 4 groupes, - 15 AF 8 groupes, - 23 AF 12 groupes. Dans ces conditions, la taille mémoire peut être définie par les valeurs de tableau ci-après Version Nombre AF Nombre Taille mémoire N = 8 bits groupe zéro k octets 1 : fe = 19 kHz 7 4 6,6 15 8 13,3 23 12 19,9 2 : fe = 114 kHz 7 4 39,9 15 8 79,8 23 12 119,8 3 : fe = 38 kHz 7 4 13,3 15 8 26,6 23 12 39,9 On a ainsi décrit un codeur-générateur de signaux d'identification RDS particulièrement performant, et particulièrement avantageux en raison de la simplicité de réalisation du codeur finalement mis en oeuvre. Une telle simplicité est due à la structure particulière de celui-ci, mais également au processus de traitement des signaux destinés à réaliser et constituer les messages RDS à diffuser périodiquement. On notera en particulier que le codeur-générateur, objet de la présente invention, peut uniquement se résumer, dans sa structure la plus simple, au mode de réalisation de la figure 2 ou 4 dans lesquels tant le codeur différentiel que le générateur de symbole biphase, et que finalement le modulateur équilibre à porteuse supprimée des codeurs générateurs de l'art antérieur, tel que représenté en figure 1, sont supprimés. On notera enfin que dans le mode de réalisation industriellement optimalisé, tel que représenté en figure 4, et en particulier en raison du choix des fréquences d'échantillonnage et de modulation relative des valeurs de bits du flot de bits RDS, la taille mémoire de la mémoire programmable 12 nécessaire a pu être réduite à 39,9 ko pour une version particulièrement complète de systèmes RDS dans laquelle 23 fréquences alternatives sont prévues. REVENDICATIONS 1) Codeur-générateur de signaux d'identification RDS, sous forme de message RDS modulé sur une sous-porteuse d'émission pour station d'émission radiophonique mono- ou stéréophonique, caractérisé en ce qu'il comprend - des moyens générateurs (1) sous forme de données numériques, à partir des paramètres de la station d'émission radiophonique, d' informations d'identification à diffuser périodiquement destinées à constituer le message RDS, - des moyens de conversion numérique-analogique (2) et de filtrage (3) recevant séquentiellement, selon une loi déterminée, lesdites informations d'identification à diffuser et délivrant un signal analogique filtré sur la fréquence centrale de la sous-porteuse d'émission, - des moyens de multiplexage du signal audio-multiplexé et du signal analogique filtré. 2) Codeur-générateur selon la revendication 1, caractérisé en ce que lesdits moyens générateurs (1) des informations d'identification à diffuser sous forme de données numériques, comportent - un processeur de calcul (10), et, - une mémoire (11) de programme de calcul et de mémorisa tion des données numériques. 3) Codeur-générateur selon la revendication 2, caractérisé en ce que ladite mémoire de programme de calcul comprend un programme de calcul mémorisé, ledit programme comprenant - un sous-programme (1001) d'entrée des paramètres de la station d'émission, - un sous-programme (1002) de calcul du flot de données numériques, destinées à constituer le message RDS, - un sous-programme (1003) de codage différentiel et, formant une boucle avec ledit sous-programme, un test (1004) de valadité de bouclage et un sous-programme (1005) d'adjonction, dans le flot de données numériques, d'un groupe de données RDS, - un sous-programme (1006) de codage biphase, - un sous-programme (1007a, 1007b) de filtrage correctif et de mise en forme, - un sous-programme de création de fichiers de données numériques à diffuser, permettant la mémorisation desdites données numériques à diffuser au niveau desdits moyens de mémorisation. 4) Codeur-générateur selon la revendication 3, caractérisé en ce que ledit sous-programme de codage différentiel et la boucle correspondante comprenant le sous-programme d'adjonction d'un groupe de données RDS comporte à partir d'une valeur arbitraire de bit de départ Uo - une routine de détermination de la valeur Uk du dernier bit, après codage différentiel, de chaque groupe RDS d'ordre k, - une routine de recherche, parmi les groupes existants, de celui qui, rajouté en bout de la séquence RDS de départ permet de reconstituer la valeur arbitraire Uo de départ, Ung + 1 = Uo. 5) Codeur-générateur selon la revendication 3, caractérisé en ce que le sous-programme de codage bi-phase effectue un codage à la fréquence d'échantillonnage. 6) Codeur-générateur selon la revendication 3, caractérisé en ce que le sous-programme de filtrage correctif et de mise en forme comprend des routines de filtrage, définies en fréquence, suivies d'une routine de transformée de Fourier rapide calculant la réponse impulsionnelle, le résultat du calcul constituant les données numériques à diffuser mémorisées au niveau des moyens de mémorisation. 7) Codeur-générateur selon la revendication 1, caractérisé en ce que lesdits moyens générateurs (1) des informations d'identification à diffuser, sous forme de données numériques, comportent - des moyens (11) de synchronisation permettant de délivrer un signal d'horloge de référence, - des moyens (12) de mémorisation de type mémoire morte programmable (PROM), lesdits moyens de mémorisation permettant d'assurer la mémorisation desdites informations à diffuser, - des moyens logiques (13) permettant, à partir du signal d'horloge de référence, d'effectuer une lecture séquentielle desdits moyens de mémorisation, lesditsmoyens de mémorisation délivrant auxdits moyens de conversion numérique-analogique lesdites informations d'identification à diffuser. 8) Codeur-générateur selon l'une des revendications 1 à 4 précédentes, caractérisé en ce qu'il comporte, en outre, des moyens (20, 21, 121) permettant d'engendrer un signal correspondant à la sous-porteuse modulée en amplitude. 9) Codeur-générateur selon les revendications 1 et 8, caractérisé en ce que lesdits moyens (20) permettant d'engendrer le signal correspondant à la sous-porteuse modulée en amplitude sont formés par un modulateur analogique, interconnecté en sortie des moyens de conversion numérique-analogique. 10) Codeur-générateur selon les revendications I et 8, caractérisé en ce que lesdits moyens (21) permettant d'engendrer le signal correspondant à la sous-porteuse modulée en amplitude sont formés par une pluralité de portes logiques (21i) de type OU-Exclusif, une porte logique de type OU-Exclusif étant intercalée sur chaque entrée des moyens de conversion num8rique-analogique. 11) Codeur-g8nérateur selon les revendications 1 et 7 ou 8, caractérisé en ce que lesdits moyens (121) permettant d'engendrer le signal correspondant à la sous-porteuse sont formés par les valeurs mémorisées du flot de bits RDS soumises à un suréchantillonnage de rapport K, les valeurs issues du codage biphase étant soumises à un produit au niveau bit par la valeur + 1 à une fréquence de modulation relative fmod = fsp, où fsp désigne la fréquence de la sous-porteuse, la fréquence du signal d'horloge CLK ou fréquence d'échantillonnage, fe étant égale à fe = 2.fmod = 2.fsp. 12) Codeur-générateur selon les revevdications 1 et 7 ou 8, caractérisé en ce que lesdits moyens (121) permettant d'engendrer le signal correspondant à la sous-porteuse sont formés par les valeurs mémorisées du flot de bits RDS, la fréquence d'horloge étant un sous-multiple de la fréquence de sous-porteuse fsp, les valeurs issues du codage biphase étant soumises à un produit au niveau bit par la valeur + 1 à une fréquence de modulation relative fmod prise égale à fsp, tiers de la fréquence de sous-porteuse, 3 la fréquence du signal d'horloge CLK ou fréquence d'échantillonnage fe étant égale à fe = 2.fmod = 2.fsp. 3 13) Codeur-générateur selon l'une des revendications 7, 11 ou 12, caractérisé en ce que lesdits moyens logiques permettant, à partir du signal d'horloge de référence d'effectuer une lecture séquentielle des moyens de mémorisation comportent - des premiers moyens de comptage (130) sur N bits où N désigne le nombre de bits sur lequel est codé chaque mot du message RDS, ces premières moyens de comptage étant cadences à la fréquence du signal d'horloge, et - des deuxièmes moyens de comptage (131) sur N bits couplés à une sortie de report desdits premiers moyens de comptage ; lesdits premiers et deuxièmes moyens de comptage délivrant une adresse de lecture sur 2N bits, auxdits moyens de mémorisation, - des moyens (132) générateurs d'une adresse de fin de fichier, sur 2N bits, - un circuit logique (134) comportant, d'une part, 2N portes OU-Exclusif (134i) à deux entrées, chaque porte de rang i comprenant une première entrée recevant le bit d'adresse de fin de fichier de rang i correspondant et une deuxième entrée recevant le bit d'adresse de rang i engendré par les premiers et deuxièmes moyens de comptage, et, d'autre part, une porte ET (1341) à 2N entrées, chaque entrée de rang i étant connectée à la sortie de la porte OU-Exclusif de rang i correspondant, la sortie de ladite porte ET étant connectée à une entrée de remise à zéro desdits premiers et deuxièmes moyens de comptage.