Brevet FR2680585A1 — publié le 19930226

"Circuit générateur de tension interne correspondant à une tension externe appliquée à une puce à semi- conducteur" La présente invention concerne un dispositif à mémoire à semi-conducteurs et, plus particulière- ment, un circuit destiné à générer une tension interne donnée correspondant à une tension externe appliquée, de manière à appliquer cette tension interne aux dis- positifs d'une puce à semi-conducteur, ce circuit gé-10 nérateur de tension interne comportant un circuit gé- nérateur de tension de référence destiné à générer une première tension de référence, un premier amplifica- teur différentiel destiné à recevoir cette première tension de référence et une tension interne précédem-15 ment fournie, et un circuit pilote de sortie destiné à fournir la tension interne sous la commande du premier amplificateur différentiel Le circuit générateur de tension interne ci-dessus est destiné à être monté dans un dispositif à mémoire à semiconducteurs à for-20 te intégration. Lorsqu'un dispositif à mémoire à semi- conducteurs est fortement intégré, on doit miniaturi- ser de plus en plus les éléments tels qu'un transistor représentant un élément constitutif d'une puce Dans25 ce cas, lorsque les éléments miniaturisés sont alimen- tés par une tension externe ayant été appliquée aux éléments non miniaturisés, les éléments miniaturisés tels que le transistor risquent d'être détruits par les contraintes dues au champ électrique relativement intense Par suite, un dispositif à mémoire à semi- conducteurs à forte intégration de classe supérieure à 16 méga octets, nécessite l'utilisation d'un circuit générateur de tension interne pour abaisser le niveau d'une tension externe jusqu'au niveau de la tension de fonctionnement de la puce Par exemple, un dispositif à mémoire à semi-conducteurs de classe 16 méga octets doit utiliser la tension interne de 4 V qu'on obtient généralement en abaissant une tension externe de 5 V. De plus, un dispositif à mémoire à semi-conducteurs de classe supérieure à 16 méga octets, doit utiliser une tension externe et une tension interne encore plus ré- duites. Cependant, un tel circuit classique ne peut amener la tension interne à un niveau égal à celui de la tension externe pour qu'on puisse soumettre la puce a mémoire à semi-conducteurs à un essai tel qu'un "es- sai de brûlage interne" (dans lequel les puces de se- mi-conducteurs terminées sont soumises à une haute tension dépassant une valeur donnée à une température élevée et pendant une longue période de temps de ma- nière à rejeter les puces défectueuses), du fait que le circuit classique est conçu pour fournir toujours la tension interne donnée correspondant à une tension quelconque appliquée de l'extérieur Par suite, il est impossible de déceler facilement les puces défectueu- ses, ce qui conduit à une perte de temps considérable et à une réduction de la fiabilité des dispositifs à mémoire à semi-conducteurs. La présente invention a pour but de créer un circuit générateur de tension interne qui fournisse une tension de source interne donnée à un dispositif à mémoire à semi-conducteurs lorsque la tension appli- quée de l'extérieur se trouve dans une plage donnée, ou qui fournisse une tension externe lorsque la ten- sion appliquée de l'extérieur dépasse elle-même un ni- veau spécifié. A cet effet, la présente invention concerne un circuit générateur de tension interne caractérisé en ce qu'il comprend: un circuit de détection de tension externe destiné à détecter la tension externe de manière à amener la tension interne au niveau de la tension ex- terne appliquée lorsque cette tension externe dépasse une valeur donnée; un circuit de commande de pilote branché en- tre le premier amplificateur différentiel et le cir- cuit pilote de sortie pour commander le branchement électrique entre le signal de sortie du premier ampli- ficateur différentiel et la borne de commande du cir- cuit pilote en réponse au signal de sortie du circuit de détection de tension externe. Selon une autre caractéristique de l'inven- tion, la valeur donnée est spécifiée dans la spécifi- cation de la puce. Selon une autre caractéristique encore de l'invention, le circuit de détection de tension exter- ne comprend: un transistor d'arrêt muni d'un canal dont une extrémité est branchée à la tension externe; des moyens de transistors de chute de ten- sion comportant des canaux branchés en série avec l'autre extrémité du canal du transistor d'arrêt; une résistance d'arrêt branchée aux canaux des moyens de transistors de chute de tension; et un second amplificateur différentiel muni de deux lignes d'entrée respectives, la première ligne d'entrée étant branchée à une borne commune des moyens de transistors de chute de tension et à la résistance d'arrêt, la seconde ligne d'entrée étant branchée de manière à porter une seconde tension de référence, et le signal de sortie du second amplificateur différen- tiel étant appliqué en signal de commande à l'électro- de de commande du transistor d'arrêt et au circuit de commande de pilote, ce signal de sortie constituant une sortie du circuit de détection de tension externe. Selon une autre caractéristique encore de l'invention, le transistor d'arrêt est un transistor MOS à canal P. Selon une autre caractéristique encore de l'invention, les moyens de transistors de chute de tension comprennent un certain nombre de transistors MOS à canal P formant un branchement à diode les uns avec les autres. Selon une autre caractéristique encore de l'invention, le circuit générateur de tension interne comprend en outre un circuit d'inverseur de pilote en technologie à transistor MOS complémentaire, ce cir- cuit étant formé entre la sortie du circuit de détec- tion de tension externe et le circuit de commande de pilote, de façon que le signal de sortie du circuit de détection de tension externe soit transmis par l'in- termédiaire du circuit d'inverseur de pilote au cir- cuit de commande de pilote. Selon une autre caractéristique encore de 1 'invention, le signal de sortie du circuit pilote de sortie est au même niveau que la tension externe si le signal de sortie du circuit de détection de tension externe se trouve dans un état logique "haut" supé- rieur à la tension de seuil logique de l'élément MOS (métal oxyde silicium) du circuit d'inverseur de pilo- te. Selon une autre caractéristique encore de l'invention, le circuit de commande de pilote com- prend: un transistor de transmission muni d'un ca- nal branché à la ligne de sortie du premier amplifica- teur différentiel pour recevoir, comme signal de com- mande, le signal de sortie du circuit de détection de tension externe, cette ligne de sortie étant branchée à la borne de commande du circuit pilote de sortie; et un transistor d'arrêt muni d'un canal dont une extrémité est branchée à la voie du transistor de transmission et à la borne de commande du circuit pi- lote de sortie, de manière à recevoir comme signal de commande le signal de sortie du circuit de détection de tension externe. Selon une autre caractéristique encore de l'invention, le transistor de transmission est une porte de transmission munie de portes de commande des- tinées à recevoir complémentairement le signal de sor- tie du circuit de détection de tension externe. Selon une autre caractéristique encore de l'invention, celle-ci concerne un circuit destiné à transformer une tension d'un premier niveau appliquée extérieurement, en une tension interne donnée d'un se- cond niveau, de manière à fournir cette tension inter- ne comme tension de fonctionnement aux éléments d'une puce à mémoire à semi-conducteurs, circuit caractérisé en ce qu'il comprend: un circuit pilote destiné à produire la ten- sion interne; un amplificateur différentiel destiné à re- cevoir le signal de sortie du circuit pilote et une tension de référence pour fournir un signal de comman- de du circuit pilote; un circuit de détection destiné à détecter les variations de la tension appliquée extérieure- ment; et un circuit de commande de pilote destiné à contrôler le signal de commande du circuit pilote en réponse à un signal de sortie du circuit de détection. Selon une autre caractéristique encore de l'invention, le circuit pilote fournit la tension in- terne respectivement au niveau de la tension de réfé- rence ou au niveau de la tension appliquée extérieure- ment, suivant que le niveau de la tension de sortie du circuit de détection se trouve dans un premier état ou dans un second état déterminés par le niveau de ten- sion appliqué extérieurement. Selon une autre caractéristique encore de l'invention, le premier état et le second état repré- sentent respectivement un niveau de tension logique "bas" et un niveau de tension logique "haut". Selon une autre caractéristique encore de l'invention, la liaison électrique entre la sortie de l'amplificateur différentiel et la borne de commande du circuit pilote, est branchée dans le premier état ou débranchée dans le second état, par le signal de sortie du circuit de détection. Selon une autre caractéristique encore de l'invention, celle-ci concerne un circuit comportant un circuit générateur de tension de référence destiné à générer une tension de référence, un amplificateur différentiel destiné à recevoir la tension de référen- ce et une tension interne donnée, et un circuit pilote destiné à produire la tension interne sous la commande de l'amplificateur différentiel, de manière à trans- former une tension appliquée extérieurement d'un pre- nier niveau, en une tension interne donnée d'un second niveau, pour appliquer cette tension interne aux élé- ments d'une puce à mémoire à semi-conducteurs, circuit caractérisé en ce qu'il comprend: un circuit de commande destiné à commander un signal de grille du circuit pilote de manière à amener ce circuit pilote à produire la tension interne au niveau de référence dans le premier état de la ten- sion appliquée extérieurement, ou au niveau de la ten- sion appliquée extérieurement dans le second état de la tension appliquée extérieurement. Selon une autre caractéristique enfin de l'invention, le premier état et le second état repré- sentent respectivement le cas o la tension appliquée extérieurement est inférieur à une valeur déterminée dans une spécification de la puce, et le cas o la tension appliquée extérieurement est supérieure à cet- te valeur spécifiée. Pour mieux faire comprendre l'invention et pour montrer comment celle-ci peut être mise en oeu- vre, on se référera à la description détaillée qui suit et qui se rapporte aux dessins schématiques ci- joints dans lesquels: la figure 1 est un schéma électrique des- tiné à illustrer un circuit classique de génération d'une tension interne; la figure 2 est un graphique destiné à re- présenter les caractéristiques de sortie du circuit de la figure 1; la figure 3 est un schéma par blocs desti- né à illustrer un circuit de génération d'une tension interne selon la présente invention; la figure 4 est une forme de réalisation spécifique de la figure 3; et la figure 5 est un graphique destiné à re- présenter les caractéristiques de sortie du circuit de la figure 4. L'un des générateurs de tension interne classiques, dont le principe consiste à abaisser le niveau d'une tension externe jusqu'à un niveau donné requis pour le fonctionnement d'une puce à mémoire à semi-conducteurs, est représenté à la figure 1 Le gé- nérateur de tension interne comprend un circuit géné- rateur de tension de référence 10 destiné à générer une tension de référence VREF, un comparateur 30 d'un amplificateur différentiel destiné à comparer la ten- sion interne à la tension de référence VHF, et un pi- lote 20 destiné à régler la tension externe ext Vcc au niveau de la tension interne int Vcc sous la commande du comparateur 30. La tension interne produite par le pilote 20 est appliquée aux éléments à mémoire (non représentés) de la puce, ainsi qu'à une entrée du comparateur 30. Si la tension interne est abaissée, ce qu'on détecte par le comparateur 30, de manière à réduire la tension de sortie Gi, le pilote 20 est alors plus fortement déclenché pour compenser la chute de la tension inter- ne Les caractéristiques de fonctionnement du compara- teur 30 sont bien connues de la technique, de sorte que leur description détaillée ne sera pas reprise ici Un tel circuit générateur de tension interne classique produit toujours une tension interne cons- tante lorsqu'il reçoit une tension externe dont la va- leur dépasse un niveau donné, comme indiqué à la figu- re 2. Comme indiqué à la figure 3, un circuit de génération d'une tension interne selon la présente in- vention comporte un détecteur de tension externe 100 destiné à détecter une tension appliquée de l'exté- rieur, un circuit de commande de pilote 200, un compa- rateur 300 et un pilote 50 Le détecteur de tension externe 100 fournit au circuit de commande de pilote un signal représentant le niveau de la tension ap- pliquée à la borne de source de tension. Le circuit de commande de pilote 200 déclen- che ou coupe la sortie du comparateur 300 en réponse au signal du détecteur de tension externe 100, et com- mande l'opération de "déclenchement" du pilote 50 Les constructions du comparateur 300 et du pilote 50 sont bien connues dans ce domaine technique. En se référant à la figure 4, le détecteur de tension externe 100 comprend un transistor d'arrêt 21 dont une extrémité du canal est branchée à la borne de tension externe ext Vcc, des moyens de transistors de chute de tension 22, 23, 24 dont les voies sont branchées en série avec l'autre extrémité de la voie du transistor d'arrêt 21, une résistance d'arrêt Ri branchée aux voies des moyens de transistors de chute de tension 22, 23, 24, et un circuit d'amplificateur différentiel 100 A dont la première entrée est branchée à la borne commune des moyens de transistors de chute de tension 22, 23, 24 et de la résistance d'arrêt Ri, et dont la seconde entrée est alimentée par une secon- de tension de référence VREF 2 La sortie du circuit d'amplificateur différentiel l OA est branchée à la borne de commande du transistor d'arrêt 21 et à l'en- trée de deux inverseurs INV 1 et INV 2 branchés en sé- rie. Le nombre des transistors MOS à canal P 22, 23, 24 des moyens de transistors de chute de tension, est choisi en fonction de la tension appliquée exté- rieurement ext v O c, et les deux inverseurs INV 1 et INV 2 constituent un circuit de commande d'amplifica- tion du signal Bi On règle le niveau de la seconde tension de référence VEF 2 en fonction de la valeur spécifiée de la source de tension externe, cette va- leur étant générée par un circuit générateur de ten- sion de référence. Le circuit de commande de pilote 200 com- prend une porte de transmission TM 1 et un transistor d'arrêt 25 La voie de la porte de transmission TM 1 est branchée à la ligne de sortie du comparateur 300 branchée à la borne de commande du pilote 50 Le si- gnal de sortie du détecteur de tension externe 100 est appliqué comme signal de commande de la porte de transmission TM 1 Le transistor d'arrêt 25 est comman- dé par le signal de sortie du détecteur de tension ex- terne 100 et comporte une voie comprise entre une voie de la porte de transmission TM 1 et la masse, une ex- trémité de ce transistor 25 étant branchée à la ligne Gi comprise entre la voie de la porte de transmission TM 1 et la borne de commande du pilote 50, tandis que l'autre extrémité du transistor 24 est branchée à la masse On remarquera que le signal de sortie du détec- teur de tension externe 100 destiné à couper la porte de transmission TM 1, déclenche la conduction du trans- istor d'arrêt 25 en faisant chuter la tension de Gi au niveau de la masse, ce qui déclenche ainsi complète- ment la conduction du pilote 50. On décrira ci-après le fonctionnement du circuit de la figure 4. Si la tension appliquée extérieurement pré- sente un niveau insuffisant pour faire passer le noeud FI (ou BI) du détecteur de tension externe 100 à un niveau haut (c'est à-dire si la tension appliquée ex- térieurement présente un niveau inférieur à la valeur spécifiée de la puce, de sorte que la tension du noeud FI est inférieure à la seconde tension de référence VEF 2), la sortie B 2 du détecteur de tension externe 100 passe au niveau logique "bas", de sorte que la il porte de transmission TM 1 du circuit de commande de pilote 200 est conductrice tandis que le transistor d'arrêt 25 est coupé Par suite, le signal de sortie du comparateur 300 est appliqué à la borne de commande du pilote 50 Dans ce cas, le circuit selon l'inven- tion fonctionne de la même manière que le circuit classique de la figure 1, et le niveau de la tension interne int Vcc varie à l'intérieur de l'intervalle tl de la figure 5 Si la tension appliquée extérieurement ext Vcc reste à un niveau inférieur à la valeur spéci- fiée, le graphique doit présenter le même aspect que celui du circuit classique représenté à la figure 2. Lorsqu'on veut effectuer une tâche particu- lière telle qu'un "essai de brûlage interne", si la tension appliquée extérieurement présente un niveau supérieur à la valeur spécifiée, la tension du noeud Fl dépasse la seconde tension de référence VUF 2 de sorte que la tension de Bl passe au niveau logique "haut" (on peut facilement obtenir la tension appli- quée extérieurement ext Vcc permettant de faire passer la tension de Bl au niveau "haut", en réglant la va- leur de la résistance Rl et le nombre des transistors MOS à canal P 22, 23, 24 des moyens de transistors de chute de tension) La tension de Bl au niveau "haut" est appliquée comme tension de B 2 au niveau "haut", au circuit de commande de pilote 200 par l'intermédiaire des deux inverseurs INV 1 et INV 2 La raison pour la- quelle la tension de Bl reste au niveau "haut", est que le circuit 100 A de l'amplificateur différentiel amène le transistor d'arrêt 21 à commuter alternative- ment entre la conduction et la coupure en une période de temps très courte. Par suite, le signal B 2 au niveau "haut" coupe la porte de transmission TM 1 du circuit de com- mande de pilote 200, et déclenche la conduction du transistor d'arrêt 25 Ainsi, la sortie G 2 du compara- teur 300 est débranchée de la borne de commande du pi- lote 50, et la tension Gi est déchargée à la masse par la voie du transistor d'arrêt conducteur 25 Par sui- te, la conduction du pilote 50 est complètement dé- clenchée de manière à amener la tension interne int Vcc au niveau de la tension appliquée extérieure- ment ext Vcc Bien évidemment, tant que la tension ap- pliquée extérieurement présente un niveau supérieur à la valeur spécifiée, les tensions de Bl et B 2 restent au niveau haut de sorte que la tension interne est maintenue au même niveau que la tension appliquée ex- térieurement Dans ce cas, la sortie du comparateur 300 est maintenue débranchée de la borne de commande du pilote 50. Ainsi, après l'instant ti o la tension ap- pliquée extérieurement ext Vcc présente un niveau su- périeur à la valeur spécifiée de la puce, la tension interne int Vcc est maintenue au même niveau que la tension appliquée extérieurement ext Vcc (à la figure ), on peut convenablement régler la position de l'in- stant tl vers l'avant ou vers l'arrière suivant les caractéristiques de la puce) Par suite, la tension interne peut avoir le même niveau que la tension ap- pliquée de l'extérieur, ce qui permet ainsi d'effec- tuer facilement l"'essai de brûlage interne" pour dé- celer les puces défectueuses. Bien que le circuit de la figure 4 constitue une forme préférée de réalisation de la présente in- vention, les différentes parties et les différents éléments de ce circuit peuvent être réalisés sous des formes différentes sans sortir du principe de l'inven- tion. R E V E N D I C A T I O N S 1 )Circuit destiné à générer une tension in- terne donnée correspondant à une tension externe ap- pliquée, de manière à appliquer cette tension interne aux dispositifs d'une puce à semi-conducteur, ce cir- cuit générateur de tension interne comportant un géné- rateur de tension de référence destiné à générer une première tension de référence, un premier amplifica- teur différentiel destiné à recevoir la première ten- sion de référence et une tension interne précédemment fournie, et un circuit pilote de sortie destiné à fournir la tension interne sous la commande du premier amplificateur différentiel, circuit générateur de ten- sion interne caractérisé en ce qu'il comprend: un circuit de détection de tension externe ( 100) destiné à détecter la tension externe de manière à amener la tension interne au niveau de la tension externe appliquée lorsque cette tension externe dépas- se une valeur donnée; un circuit de commande de pilote ( 200) bran- ché entre le premier amplificateur différentiel ( 1 OA) et le circuit pilote de sortie pour commander le bran- chement électrique entre le signal de sortie du pre- mier amplificateur différentiel et la borne de comman- de du circuit pilote ( 50) en réponse au signal de sor- tie du circuit de détection de tension externe ( 100). 2 ) Circuit selon la revendication 1, carac- térisé en ce que la valeur donnée est spécifiée dans la spécification de la puce. 30) Circuit selon la revendication 1, carac- térisé en ce que le circuit de détection de tension externe comprend un transistor d'arrêt muni d'un canal dont une extrémité est branchée à la tension externe; des moyens de transistors de chute de ten- sion comportant des voies branchées en série avec l'autre extrémité de la voie du transistor d'arrêt; une résistance d'arrêt branchée aux voies des moyens de transistors de chute de tension; et un second amplificateur différentiel muni de deux lignes d'entrée respectives, la première ligne d'entrée étant branchée à une borne commune des moyens de transistors de chute de tension et à la résistance d'arrêt, la seconde ligne d'entrée étant branchée de manière à porter une seconde tension de référence, et le signal de sortie du second amplificateur différen- tiel étant appliqué en signal de commande à l'électro- de de commande du transistor d'arrêt et au circuit de commande de pilote, ce signal de sortie constituant une sortie du circuit de détection de tension externe. ) Circuit selon la revendication 3, carac- térisé en ce que le transistor d'arrêt est un transis- tor MOS à canal P. ) Circuit selon la revendication 3, carac- térisé en ce que les moyens de transistors de chute de tension comprennent un certain nombre de transis- tors MOS à canal P formant un branchement à diode les uns avec les autres. ) Circuit selon la revendication 3, carac- térisé en ce qu'il comprend en outre un circuit d'in- verseur de pilote en technologie à transistor MOS (mé- tal oxyde silicium) complémentaire, ce circuit étant formé entre la sortie du circuit de détection de ten- sion externe et le circuit de commande de pilote, de façon que le signal de sortie du circuit de détection de tension externe soit transmis par l'intermédiaire du circuit d'inverseur de pilote au circuit de comman- de de pilote. ) Circuit selon la revendication 6, carac- térisé en ce que le signal de sortie du circuit pilote de sortie est au même niveau que la tension externe si le signal de sortie du circuit de détection de tension externe se trouve dans un état logique "haut" supé- rieur à la tension de seuil logique de l'élément MOS du circuit d'inverseur de pilote. ) Circuit selon la revendication 1, carac- térisé en ce que le circuit de commande de pilote com- prend: un transistor de transmission muni d'un ca- nal branché à la ligne de sortie du premier amplifica- teur différentiel pour recevoir, comme signal de com- mande, le signal de sortie du circuit de détection de tension externe, cette ligne de sortie étant branchée à la borne de commande du circuit pilote de sortie; et un transistor d'arrêt muni d'un canal dont une extrémité est branchée à la voie du transistor de transmission et à la borne de commande du circuit pi- lote de sortie, de manière à recevoir comme signal de commande le signal de sortie du circuit de détection de tension externe. 9) Circuit selon la revendication 8, carac- térisé en ce que le transistor de transmission est une porte de transmission munie de portes de commande des- tinées à recevoir complémentairement le signal de sor- tie du circuit de détection de tension externe. e) Circuit selon la revendication 1, des- tiné à transformer une tension d'un premier niveau ap- pliquée extérieurement, en une tension interne donnée d'un second niveau, de manière à fournir cette tension interne comme tension de fonctionnement aux éléments d'une puce à mémoire à semi-conducteurs, circuit ca- ractérisé en ce qu'il comprend: un circuit pilote destiné à produire la ten- sion interne; un amplificateur différentiel destiné à re- cevoir le signal de sortie du circuit pilote et une tension de référence pour fournir un signal de comman- de du circuit pilote; un circuit de détection destiné à détecter les variations de la tension appliquée extérieurement et un circuit de commande de pilote destiné à contrôler le signal de commande du circuit pilote en réponse à un signal de sortie du circuit de détection. ) Circuit selon la revendication 10, ca- ractérisé en ce que le circuit pilote fournit la ten- sion interne respectivement au niveau de la tension de référence ou au niveau de la tension appliquée exté- rieurement, suivant que le niveau de la tension de sortie du circuit de détection se trouve dans un pre- mier état ou dans un second état déterminés par le ni- veau de tension appliqué extérieurement. 12 ) Circuit selon la revendication 11, ca- ractérisé en ce que le premier état et le second état représentent respectivement un niveau de tension logi- que "bas" et un niveau de tension logique "haut". ) Circuit selon la revendication 11, ca- ractérisé en ce que la liaison électrique entre la sortie de l'amplificateur différentiel et la borne de commande du circuit pilote, est branchée dans le pre- mier état ou débranchée dans le second état, par le signal de sortie du circuit de détection. 14 ') Circuit selon la revendication 1, com- portant un circuit générateur de tension de référence destiné à générer une tension de référence, un ampli- ficateur différentiel destiné à recevoir la tension de référence et une tension interne donnée, et un circuit pilote destiné à produire la tension interne sous la commande de l'amplificateur différentiel, de manière à transformer une tension appliquée extérieurement d'un premier niveau, en une tension interne donnée d'un se- cond niveau, pour appliquer cette tension interne aux éléments d'une puce à mémoire à semi-conducteurs, cir- cuit caractérisé en ce qu'il comprend: un circuit de commande destiné à commander un signal de grille du circuit pilote de manière à amener ce circuit pilote à produire la tension interne au niveau de référence dans le premier état de la ten- sion appliquée extérieurement, ou au niveau de la ten- sion appliquée extérieurement dans le second état de la tension appliquée extérieurement. ) Circuit selon la revendication 14, ca- ractérisé en ce que le premier état et le second état représentent respectivement le cas o la tension ap- pliquée extérieurement est inférieure à une valeur spécifiée dans une spécification de la puce, et le cas o la tension appliquée extérieurement est supérieure à cette valeur spécifiée.