Brevet FR2679692A1 — publié le 19930129

i REDONDANCE DE MEMOIRE A SEMICONDUCTEURS La présente invention se rapporte à un dispositif de mémoire à semiconducteurs, en particulier à un dispositif de redondance dans une mémoire vive dynamique (DRAM). D'une façon générale, un dispositif de mémoire à semiconducteurs comporte un dispositif de redondance, qui répare les défauts des cellules normales par des cellules de secours (cellules redondantes) en décodant l'adresse de rangée correspondant aux cellules normales défectueuses, lorsque plusieurs cellules normales ont des défauts. Egalement un dispositif de mémoire à semiconducteurs est pourvu d'une pluralité de décodeurs pour décoder les adresses correspondant aux cellules normales défectueuses et pour sélectionner les cellules redondantes Le réseau de cellules de secours agencé avec une pluralité de cellules de secours (réseau de cellules redondantes) est disposé à proximité du réseau de cellules normales Un procédé de décodage connu pour la redondance est tel que, lorsque des cellules normales dans un ou plusieurs blocs composant le réseau de cellules normales comportent des défauts, le bloc contenant les cellules normales défectueuses est remplacé par le bloc de cellules de redondance correspondant à celui-ci. D'une manière générale le procédé de redondance connu va être décrit en se référant à la figure 1 Le réseau de cellules de mémoire de la figure 1 comporte un réseau de cellules normales de m x N cellules et un réseau de cellules redondantes de m x k cellules (m, N et k sont tous des entiers positifs) Les signaux de détection OREN 1 à ORE Nk pour détecter si l'adresse reçue de l'extérieur est l'adresse d'une cellule normale défectueuse ou non, sont délivrés à des décodeurs de colonne NCD 1 à NCDN par l'intermédiaire du circuit de commande de décodeur normal NCD Chaque décodeur de colonne normale commande en commun une pluralité de portes d'entrée/sortie chacune connectée à chaque réseau de cellules normales Les réseaux de cellules normales étant disposés dans le sens des colonnes de chaque décodeur de colonne normale En d'autres termes, par exemple, le décodeur de colonne normale NCD 1 commande simultanément les portes d'entrée/sortie connectées aux réseaux de cellules normales NCA 11 à NCA 1 au moyen de la ligne commune de sélection de colonne (non représentée), et de la même manière, le décodeur de colonne normale NCDN commande simultanément les portes d'entrée/sortie connectées aux réseaux de cellules normales NC Al N à NCAMN par l'intermédiaire de la ligne commune de sélection de colonne (non représentée) Chacun des signaux de détection de redondance OREN 1 à ORE Nk produits à partir d'une pluralité de boites de fusibles FB 1 à F Bk est délivré à chacun des décodeurs de colonne de redondance RCD 1 à RC Dk et les réseaux de cellules de redondance RCA 1 l à RCA, sont les même que ceux entre les décodeurs de colonne normale NCD 1 à NC Dk et les réseaux de cellules normales NCA 11 à NCAMK dans les réseaux de cellules normales Dans la structure ci-dessus, si l'adresse correspondant à l'une des cellules NCA 1 l normales, présente un défaut, les portes d'eptrée/sortie I 011 à IOM, connectées à celle-ci sont toutes désactivées, et les portes d'entrée/sortie RI 01, à RIOM, connectées au décodeur de colonne de redondance RCD, sont toutes activées Ce par quoi une opération de dépannage est exécutée Ici, les lignes d'entrée/sortie sont partagées par à la fois le réseau de cellules normales et le réseau de cellules de redondance. La figure 1 (A) représente la production du signal de détection de redondance ORE Nk La boite de fusible F Bk comporte trois décodeurs de fusible loa, l Ob et 1 Oc, et le circuit de commande de porte 10 commande une pluralité de portes de transmission 13 à 18 dans les décodeurs de fusible 1 Oa, lob et l Oc Si un fusible principal il du circuit de commande de porte 10 est déconnecté, les portes de transmission 13 à 18 transfèrent les adresses de colonne A 1 à Ag, vers des sous fusibles 19 à 24 Ici, six sous fusibles constituent trois paires, et en connectant l'une des trois paires, la combinaison d'adresses défectueuses est déterminée Seulement lorsque la combinaison d'adresse de colonne AI à A 9 reçue de l'extérieur est en correspondance avec celle des sous fusibles 19 à 24, la sortie de la porte NON-ET 28 est à l'état logique "BAS" De la même manière, une sortie à l'état logique "BAS" est produite à partir des autres décodeurs de fusible lob et 1 Oc Ce par quoi la sortie, d'une porte NON-OU 29 de production du signal de détection de redondance ORENK, est l'état logique "HAUT", ce qui produit le signal de détection de redondance ORENK Puis le signal de sélection de colonne de redondance RCSLK, c'est-à-dire la sortie du décodeur de colonne de redondance RCDK de la figure l(B), vient à l'état logique "HAUT", et la sortie DAIJ du circuit de commande de décodeur normal NCD de la figure 1 (C) vient à l'état logique "BAS" Les signaux de détection de redondance à l'état logique "HAUT" et les sorties DAIJ à l'état logique "BAS" sont appliqués au décodeur de colonne de redondance et aux décodeurs de colonne normale, en activant ainsi les décodeurs de colonne de redondance et en désactivant les décodeurs de colonne normale Les lignes de bits normales correspondant aux réseaux de cellules normales, connectées aux portes d'entrée/sortie normales commandées par les décodeurs de colonne normale NCDN (N est un entier positif), sont remplacés par les lignes de bits de redondance, correspondant aux réseaux de cellules de redondance, les lignes de bits de redondance étant connectées aux portes d'entrée/sortie de redondance commandées par le décodeur de colonne de redondance NCDK (K est un entier positive), c'est-à-dire qu'un bloc de réseau normal constitué d'un décodeur de colonne normale et de réseaux de cellules normales connectés à celui est remplacé par l'un des blocs de réseau de redondance constitué d'un décodeur de colonne de redondance et de réseaux de cellules de redondance connectés à celui-ci, dans un rapport 1/1. Par conséquent puisque plus il y a de blocs de réseaux normaux défectueux, plus il y a de blocs de réseaux de redondance remplaçant les blocs de réseaux normaux défectueux, l'augmentation de la superficie du réseau de mémoire est inévitable De plus, des cellules de mémoire normales non défectueuses d'un bloc de réseau de cellules normales sont remplacées par des cellules de redondance, ce dont il résulte une détérioration de l'efficacité de la redondance. C'est par conséquent un objectif de la présente invention que de créer un dispositif capable d'augmenter l'efficacité de la redondance. La présente invention propose à cet effet un dispositif de mémoire à semiconducteurs, capable d'effectuer un remplacement entre le décodeur de colonne normale et le décodeur de colonne de redondance lorsque des cellules de mémoire normales défectueuses sont détectées, ce dispositif comporte un circuit de sélection de bloc, un circuit de fusible, un circuit de commande de décodeur normal, et un circuit de sélection de redondance Le circuit de sélection de bloc reçoit des adresses de rangée déterminées par l'activation du bloc et par conséquent produit un signal de sélection de bloc donné Le signal de sélection de bloc et l'adresse de colonne sont appliqués au circuit fusible, pour produire par ce moyen des signaux de détection de redondance Le signal de détection de redondance est appliqué au circuit de commande de décodeur normal et aux circuits de sélection de redondance, pour commander, respectivement, par ce moyen les décodeurs de colonne normale, et les décodeurs de colonne de redondance et le circuit de commande de décodeur normal. Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 montre un schéma-bloc d'un réseau de mémoire classique; la figure (A) montre une structure interne de la boite de fusible de la figure 1; la figure 1 (B) montre une structure interne du décodeur de colonne de la figure 1; la figure 1 (C) montre une structure interne du circuit de commande de décodeur principal de la figure 1; la figure 2 montre un schéma bloc d'un réseau de mémoire selon la présente invention; la figure 3 montre la structure interne de la boîte de fusible de la figure 2; la figure 3 (A) montre un mode de réalisation des moyens de production du signal de sélection de bloc de la figure 3; la figure 3 (B) montre un autre mode de réalisation des moyens de production du signal de sélection de bloc-de la figure 3; la figure 4 montre la structure interne du circuit de commande du décodeur principal de la figure 2; et la figure 5 montre la structure interne du sélecteur de redondance et du décodeur de redondance de la figure 2. Dans le dispositif de redondance de la figure 2 selon la présente invention, les réseaux de cellules de mémoire (réseau de cellules normales et réseau de cellules de redondance) sont constitués de la manière montré à la figure 1 Les signaux de détection de redondance OREN 11 à q RENK, de la figure 2 sont appliqués indirectement au circuit de commande de décodeur normal NCD commandant les décodeurs de colonne normale R 51 à RSK disposés entre les boîtes de fusible principales et le circuit de commande de décodeur NDC, tandis qu'à la figure 1 les signaux de détection de redondance OREN 1 à ORENK issus des boîtes de fusibles sont directement appliqués aux circuits de commande de décodeurs normaux NCD Chaque circuit de sélection de redondance est connecté à chaque boite de fusibles principale, la boîte de fusibles principale comportant i boites de fusibles (i est un entier positif). Par conséquent, par exemple, un premier circuit de sélection de redondance R 51 reçoit une pluralité de signaux de détection de redondance issus d'une première boite de fusibles principale MFB 1 Si des signaux de détection de redondance informant de la détection d'un état de redondance, sont reçus, les décodeurs de colonne de redondance alimentés avec le signal de sélection de redondance informant de la détection d'un état de redondance, sont activés Les boîtes de fusibles dans chacune des boites de fusibles principales reçoivent les signaux de sélection de bloc OBLS à partir des boîtes BLS de sélection de bloc déterminées par l'adresse de rangée. Comme cela est montré à la figure 2, la différence du réseau de mémoire de l'invention, par rapport au réseau classique, est dans l'application des signaux de sélection de bloc OBLS produits par l'adresse de rangée aux boites de fusibles, et dans la structure pour produire les signaux de sélection de redondance ORS issus des boites de fusibles. Les dimensions du réseau normal et du réseau de redondance sont respectivement m x N et m x k (m, N et k sont des entiers positifs) Comme cela est montré à la figure 2, la présente invention utilise m décodeurs de rangée et n décodeurs de colonne normale, k décodeurs de colonne de redondance, un signal de commande de décodeur normal ONCD, k signaux de sélection de redondance, k boîtes de fusibles principales, k x i boites de fusibles et signaux de détection de redondance, et k x i signaux de sélection de bloc chacun appliqué à chaque boîte de fusibles Les décodeurs de rangée reçoivent la sortie d'une mémoire tampon d'adresse (ou mémoire tampon d'adresse de rangée), c'est-à-dire des adresses de rangée dont une partie est appliquée au circuit de sélection de bloc Ainsi l'information concernant le bloc sélectionné par la combinaison des adresses de rangée est transférée dans les boites de fusible, le bloc étant un groupe de réseaux de cellules NCA 11 à NC Al N et RCA 11 à RCA 1 correspondant à un décodeur de rangée RD 1. En se référant à la figure 3 représentant la structure interne d'une boîte de fusibles FBK 1 de la figure 2, le signal de sélection de bloc OBLS 1 est appliqué à la boite de fusibles par l'intermédiaire d'une porte NON-ET 52. Ainsi, bien que le fusible principal soit déconnecté pour créer le mode de redondance, si le signal de sélection de bloc OBL Sk, est désactivé, c'est-à-dire, à l'état logique "BAS", le signal de détection de redondance OREN 1 de la boîte de fusibles FBK 1, produit au moyen de la porte NON-OU 54, est à l'état logique "BAS" La structure interne des blocs 10 a, 10 b et 10 c recevant les adresses de colonne A 1 à Ag est la même que celle de la figure 1 Les adresses de colonne A 1 à Ag peuvent sélectionner les lignes de bits des cellules de mémoire normales défectueuses. Les figures 3 (A) et 3 (B) représentent des exemples de production du signal de sélection de bloc b BLSKî qui est appliqué à l'une ou l'autre des bornes d'entrée de la porte NON-ET 52 Les exemples de la figure 3 (A) et de la figure 3 (B) utilisent respectivement une porte NON-ET 55 et une porte NON-OU 57, et des fusibles Fl à F 6, pour combiner des adresses de rangée RA 7 à RA 10 OFP et OPE sont des symboles utilisés pour désigner un signal de précharge et un signal d'activation, respectivement. _ La figure 4 et la figure 5 représentent, respectivement, un exemple du circuit de commande de décodeur normal NDC et de la structure interne du circuit de sélection de redondance RSK, et le décodeur de colonne de redondance RCDK utilisés dans la présente invention. Ici, le signal de sélection de redondance ORSK issu du circuit de sélection de redondance RSK constitué de la porte NON-OU 65, est en même temps délivré à la fois au décodeur de colonne de redondance RSDK et au circuit de commande de décodeur normal NDC. Le fonctionnement de l'invention va être expliqué en détail en se référant à la structure mentionnée ci-dessus. L'exécution de l'opération de deconnexion ci-dessus est décrite en plus grand détail en se référant à la figure 1 (A) Lorsque la sortie de la porte NON-ET 52 est à l'état logique "'BAS", les portes de transmission 13 à 18 sont conductrices Ce par quoi les signaux d'adresse A 1, A 2 et A 3 sont appliqués à la porte NON-ET 28, et simultanément des transistors NMOS (semiconducteur à grille isolé par oxyde métallique de type N) 25, 26 et 27, connectés à la borne de tension de la masse Vss, sont rendus conducteurs. En déconnectant le fusible principal, l'une des trois paires de fusibles chacune connectée à chaque adresse Ai (i est un entier de 1 à 9), est déconnectée Ainsi, si la combinaison des adresses entrées s'accorde avec les adresses des cellules de mémoire défectueuses, la porte NON- ET 28 est alimentée avec tous les signaux d'entrée à l'état logique "HAUT", et elle produit une sortie à l'état logique "BAS" Ce dont il résulte que, le signal de détection de redondance OREN Kl issu de la porte NON-OU 54 est à l'état logique "HAUT" Le signal de détection de redondance à l'état logique "HAUT" vient à l'état logique "BAS" par l'intermédiaire du circuit de détection de redondance RSK, et le signal ORSK à l'état logique "BAS" est appliqué au circuit de commande de décodeur normal NDC. Ce par quoi le signal de commande de décodeur normal ONCDIJ vient à l'état logique "BAS", désactivant le décodeur normal Egalement, le signal de sélection de colonne de redondance RCSLK vient à l'état logique "HAUT", pour commander de manière correspondante le bloc de réseau de redondance Dans lequel, le signal de détection de redondance ORENKI implique le signal de sélection de bloc OBLSKI produit par l'adresse de rangée, de même que la colonne (ou la ligne de bit) de la cellule de mémoire normale défectueuse. Comme cela a été décrit ci-dessus, dans la présente invention le signal de sélection de bloc produit par la réception de l'adresse de rangée est appliqué à la boîte de fusibles de redondance de colonne Ainsi une opération de redondance efficace est obtenue En outre, puisque la colonne normale peut correspondre à la colonne de redondance dans un rapport i/l (i est un nombre entier positif plus grand que 1), il est avantageux de supprimer l'augmentation inutile der la superficie du réseau de redondance. Bien que l'invention ait été particulièrement montrée et décrite en se référant à des modes de réalisation préférés de celle-ci, il sera compris aisément par les personnes expérimentées dans cette technique que des modifications dans la forme et dans des détails peuvent être effectuées sans sortir de l'esprit et du domaine de l' invention. REVENDICATIONS 1 Dispositif de redondance pour remplacer une cellule normale défectueuse par une cellule de secours dans un dispositif de mémoire à semiconducteurs, ledit dispositif de mémoire à semiconducteurs comportant un décodeur de colonne normale (NCD) et un décodeur de colonne de redondance (RCD), ledit dispositif de redondance étant caractérisé en ce qu'il comprend: des moyens de sélection de bloc (BLS) recevant une adresse de rangée et servant à produire à partir delà un signal de sélection de bloc; des moyens de fusibles (MFB) recevant à la fois une adresse de colonne et ledit signal de sélection de bloc pour produire par ce moyen un signal de détection de redondance; des moyens de sélection de redondance (RS) recevant ledit signal de détection de redondance et produisant à partir delà un signal de sélection de redondance; et une unité de commande de décodeur normal (NDC) connectée pour recevoir ledit signal de sélection de redondance, pour commander ledit décodeur de colonne normale (NCD). 2 Dispositif de redondance selon la revendication 1, caractérisé en ce que ledit décodeur de colonne normale (NCD) est connecté pour recevoir une sortie de ladite unité de commande de décodeur normal (NDC), et en ce que ledit décodeur de colonne de redondance (RCD) est connecté pour recevoir ledit signal de sélection de redondance. 3 Dispositif de redondance selon la revendication 1, caractérisé en ce que lesdits moyens de sélection de bloc (BLS) sont constitués d'une pluralité de portes logiques ou de fusibles. 4 Dispositif de redondance selon la revendication 1, caractérisé en ce que lesdits moyens de fusibles sont constitués d'un fusible principal (MFB), d'une pluralité de sous fusibles (F Bk), et d'une pluralité de portes logiques recevant un signal indicatif d'une déconnexion dudit il fusible principal (MFB) et recevant ledit signal de sélection de bloc. Dispositif de redondance d'un dispositif de mémoire à semiconducteurs comportant une pluralité de cellules de mémoire normales et de cellules de mémoire de secours, caractérisé en ce qu'il comprend: une pluralité de décodeurs de colonne normale (NCDI, NCD 2, NC Dn); une pluralité de décodeurs de colonne de redondance (RCD 1, RCD 2, RC Dn); une pluralité de moyens de sélection de bloc (BLS) recevant chacun une pluralité d'adresses de rangée, pour produire à partir delà une pluralité de signaux de- sélection de bloc; une pluralité de moyens de fusibles (MFB 1, MFB 2, MF Bk) chacun recevant une pluralité d'adresses de colonne, et recevant lesdits signaux de sélection de bloc issus de chacun des moyens de sélection de bloc, pour produire par ce moyen une pluralité de signaux de détection de redondance; une pluralité de moyens de sélection de redondance (R 51, R 52, R Sk) chacun recevant lesdits signaux de détection de redondance issus de chacun des moyens de fusibles, pour produire par ce moyen une pluralité de signaux de sélection de redondance, chacun des signaux de sélection de redondance étant appliqué à chacun des décodeurs de colonne de redondance; et une unité de commande de décodeur normal (NDC) recevant lesdits signaux de sélection de redondance, pour commander lesdits décodeurs de colonne normale (NCD 1, NCD 2, NC Dn). 6 Dispositif de redondance selon la revendication 5, caractérisé en ce que chacun desdits moyens de sélection de bloc (BLS) est constitué d'une pluralité de fusibles ou de portes logiques recevant lesdites adresses de rangée. 7 Dispositif de redondance selon la revendication 5, caractérisé en ce que chacun desdits moyens de fusibles est constitué d'un fusible principal (MFB), d'une pluralité de sous fusibles (F Bkl, F Bk 2, F Bki) et d'une pluralité de portes logiques recevant un signal indicatif d'une déconnexion dudit fusible principal et recevant ledit signal de sélection de bloc. 8 Dispositif de redondance selon la revendication 7, caractérisé en ce que lesdits sous fusibles (F Bk) sont connectés pour recevoir lesdites adresses de colonne, respectivement. 9 Dispositif de redondance pour remplacer une cellule normale défectueuse par une cellule de mémoire de secours en utilisant un fusible dans un dispositif de mémoire à semiconducteurs, ledit dispositif de mémoire à semiconducteurs comportant une pluralité de décodeurs de colonne normale (NCD) et de décodeurs de colonne de redondance (RCD), ledit dispositif de redondance comprenant: une pluralité de moyens de sélection de bloc (BLS) recevant chacun une pluralité d'adresses de rangée et produisant par ce moyen une pluralité de signaux de sélection de bloc; et une pluralité de moyens de fusibles comportant chacun des sous fusibles (F Bk) en un nombre donné connectés pour recevoir des adresses de colonne du même nombre donné, un fusible principal (MFB), et une pluralité de portes logiques recevant un signal indicatif d'une déconnexion dudit fusible principal (MFB) et recevant lesdits signaux de sélection de bloc de sorte que lesdits moyens de fusibles produisent une pluralité signaux de détection de redondance. Dispositif de redondance selon la revendication 9, caractérisé en ce qu'il comprend de plus une pluralité de moyens de sélection de redondance (RS) chacun recevant lesdits signaux de détection de redondance et produisant à partir delà un signal de sélection de redondance, et une unité de commande de décodeur normal (NDC) recevant lesdits signaux de sélection de redondance pour commander par ce moyen lesdits décodeurs de colonne normale (NCD). 11 Dispositif de redondance selon la revendication 9, caractérisé en ce que chacun desdits moyens de sélection de bloc (BLS) est constitué d'une pluralité de portes logiques ou de fusibles.