Brevet FR2675310A1 — publié le 19921016

PROCESSUS D'ISOLATION D'ELEMENTS DE DISPOSITIFS SEMICONDUCTEURS La présente invention se rapporte à un processus d'isolation d'éléments de dispositifs semiconducteurs, et particulièrement à un processus pour former des régions d'isolation d'éléments au moyen d'une structure de tranchée. Des régions d'isolation d'éléments de dispositifs semiconducteurs jouent un rôle de création d'une isolation électrique entre des éléments de ceux-ci. Cependant, l'augmentation de la densité des dispositifs semiconducteurs rend l'isolation électrique entre eux impossible. C'est-à-dire que les VLSI (circuits intégrés à très grande échelle) nécessitent des régions d'isolation d'éléments de l'ordre de 0,3 pm à 0,4 Am, mais la technique de photogravure classique n'est pas capable de dépasser la limite de 0,5 gm Par conséquent, un nouveau processus approprié pour les dispositifs VLSI est un besoin urgent. D'autre part, même si les régions d'isolation d'éléments ayant une largeur de tranchée au dessous de 0,5 pm étaient réalisées, le phénomène de bec d'oiseau qui est susceptible d'apparaître dans le processus d'oxydation après la gravure de la tranchée, ne peut pas être empêché. C'est un objectif de la présente invention de créer un processus de formation de régions d'isolation d'éléments de dispositifs semiconducteurs, les régions d'isolation d'éléments étant créées avec une tranchée d'une largeur au dessous de la largeur de tranchée obtenue par la technique de photogravure classique. C'est un autre objectif de la présente invention de créer un processus d'isolation d'éléments de dispositifs semiconducteurs permettant de remplir un intérieur d'une tranchée sans que le phénomène de bec d'oiseau accompagne la gravure de la tranchée. La présente invention propose à cet effet un processus d'isolation d'éléments comprenant les étapes de : dépôt successif d'une première couche d'isolation faite d'une couche d'oxyde, d'une seconde couche d'isolation faite d'une couche de nitrure, et d'une première couche conductrice faite d'une couche de silicium polycristallin sur un substrat semiconducteur d'un premier type de conductivité, gravure d'une partie sélectionnée de la première couche conductrice correspondant à une région d'isolation d'éléments, et application d'une oxydation thermique au reste de la première couche conductrice; enlèvement successif de la seconde et de la première couches d'isolation en utilisant la première couche conductrice oxydée en tant que masque, et formation d'une tranchée en soumettant le substrat mis à nu à la gravure. En réalisant l'autre objectif de la présente invention, il est créé un processus d'isolation d'éléments qui comprend selon la présente invention les étapes de formation d'une couche d'isolation tampon sur la paroi intérieure de la tranchée pour stabiliser une surface mise en contact avec le substrat de silicium, puis dépôt d'une seconde couche conductrice de silicium polycristallin sur la surface du substrat de silicium; et remplissage de l'intérieur de la tranchée avec seulement une seconde couche conductrice oxydée en ajustant l'oxydation de la seconde couche conductrice, ou en remplissant l'intérieur de la tranchée avec un matériau isolant autre qu'une couche de nitrure après l'oxydation de la seconde couche conductrice. Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels la figure 1 est une vue en coupe montrant le dispositif de la présente invention; et les figures 2A à 21 représentent le processus de fabrication selon la présente invention. La figure 1 est une vue en coupe montrant les régions de tranchée d'isolation. Le dispositif semiconducteur comprend une tranchée d'isolation 22 ayant une largeur plus petite que celle réalisée par la technique de photogravure courante, la gravure 22 étant formée dans une position sélectionnée d'un substrat semiconducteur d'un premier type de conductivité 10; une couche de silicium polycristallin oxydée 28 placée de manière adjacente à la paroi intérieure de la tranchée 22; un matériau d'isolation 30 remplissant l'intérieur de la tranchée; et une couche d'oxyde de grille formée sur la partie sélectionnée du substrat et connectée à la couche de silicium polycristallin oxydée 28. Les figures 2A à 21 illustrent le processus de fabrication pour le dispositif semiconducteur selon la présente invention. Il doit être noté que les mêmes éléments que ceux de la figure 1 sont désignés par les mêmes codes de référence. Comme cela est montré à la figure 2A, une couche d'oxyde de remplissage 12, une couche de nitrure 14 et une première couche de silicium polycristallin 16 sont déposées de manière successive sur le substrat de silicium du premier type de conductivité 10 dans des épaisseurs respectivement de 20 à 50 nm, de 50 à 150 nm et 100 à 150 nm. Puis une résine photorésistante est déposée sur la couche de silicium polycristallin 16, et un dessin de résine photorésistante 18 est formé par un processus de photogravure, ainsi une partie donnée de la couche de silicium polycristallin 16, correspondant à une région d'isolation d'éléments est mise à nu. Puis la couche de silicium polycristallin mise à nu est gravée. Ici, la largeur du dessin de la région d'isolation d'éléments est de 0,5 pm qui est la limite du procédé de photogravure. Comme cela est montré à la figure 2B, le dessin de résine de photorésistante 18 est enlevé, et ensuite, le reste de la première couche de silicium polycristallin 16 est soumis à une oxydation thermique pour former une couche de silicium polycristallin oxydée 20, la couche de silicium polycristallin oxydée 20 étant gonflée vers le haut et latéralement. La valeur du gonflement provoquée par l'oxydation thermique est d'environ 50 nm. La distance d entre les côtés intérieurs du silicium polycristallin 20 est d'environ 0,4 pm, et elle est commandée par l'épaisseur de la première couche de silicium polycristallin 16 d'origine. Comme cela est montré à la figure 2C, une gravure à sec est appliquée à la partie mise à nu de la couche de nitrure 14 et de la couche d'oxyde 12, pour les retirer au moyen de la couche de silicium polycristallin oxydée 20 utilisée comme masque. Ainsi une surface sélectionnée du substrat semiconducteur est mise à nu. Comme cela est montré à la figure 2D, la partie mise à nu du substrat de silicium 10 est gravée verticalement sur une profondeur de 0,5 à 3 pm en utilisant la couche de silicium polycristallin 20 comme masque, en formant par ce moyen une tranchée 22. Comme cela est montré à la figure 2E, une oxydation thermique est effectuée sur la surface intérieure de la tranchée 22 pour former une couche d'oxyde tampon 24, et ensuite, des impuretés du premier type de conductivité sont ioniquement implantées dans celle-ci, en formant par ce moyen une région d'implantation ionique pour constituer un arrêt de champ. Comme cela est montré à la figure 2F, une seconde couche de silicium polycristallin 26 d'une épaisseur donnée est formée sur la totalité du dispositif semiconducteur et de la paroi intérieure de la tranchée. Puis, comme cela est montré à la figure 2G, une oxydation thermique est appliquée à la seconde couche de silicium polycristallin 26, en formant par ce moyen une couche de silicium polycristallin oxydée 28 gonflée vers le haut et latéralement. Comme cela est montré à la figure 2H, une couche d'isolation 30 est déposée sur la totalité de la surface du substrat 10 en quantité suffisante pour remplir complètement l'intérieur de la tranchée, et ensuite de manière à ce que sa face supérieure soit plane. Pour la formation de la couche d'isolation 30, une couche de nitrure ne pourrait pas être utilisée, parce que la couche de silicium oxydée 28 et la couche d'isolation 30 seront gravées simultanément en retour en utilisant la couche de nitrure 14 comme couche d'arrêt de gravure dans l'étape suivante. Comme cela est montré à la figure 21, la couche de silicium polycristallin 28 et la couche d'isolation 30 sont gravées jusqu'à ce que la surface de la couche de nitrure 14 soit mise à nu de manière suffisante. Puis la couche de nitrure 14 est retirée en lui appliquant un procédé de gravure humide, en complétant par ce moyen la formation d'une région d'isolation d'éléments sous forme d'une tranchée. Dans le mode de réalisation décrit ci-dessus de la présente invention, l'intérieur de la tranchée est occupé par une couche d'isolation autre qu'une couche de nitrure comme cela est montré à la figure 2H. Cependant, dans un autre mode de réalisation selon la présente invention, au lieu d'une couche de nitrure, du silicium polycristallin non dopé occupe l'intérieur de la tranchée, et ensuite par oxydation du silicium polycristallin non dopé, l'objectif de la présente invention est obtenu. Dans le mode de réalisation de la présente invention tel qu'il est montré dans les figures, une couche d'isolation est déposée après l'oxydation de la seconde couche de silicium polycristallin comme cela est montré à la figure 2G.Cependant, dans encore un autre mode de réalisation de la présente invention, l'intérieur de la tranchée peut être rempli seulement avec le second silicium polycristallin sans le dépôt supplémentaire d'une couche d'isolation, en commandant de manière adéquate l'oxydation de la seconde couche de silicium polycristallin. Selon la présente invention telle qu'elle est décrite ci-dessus, la largeur du dessin de la résine photorésistante est amenée jusqu'à la largeur limite de la technique de photogravure, et ensuite, en utilisant une expansion de volume basée sur une oxydation thermique de la couche de silicium polycristallin, finalement, une région d'isolation d'éléments de 0,3 à 0,4 #m est obtenue. De plus, puisqu'une couche d'oxyde tampon et une couche de silicium polycristallin sont successivement formées sur la paroi intérieure de la tranchée et par la suite qu'une oxydation thermique est exécutée sur la couche de silicium polycristallin, il est formé, une région d'isolation d'éléments du type tranchée, dans laquelle l'apparition du phénomène du bec d'oiseau est supprimée. Ce dont il résulte que la présente invention contribue grandement à augmenter la densité des dispositifs semiconducteurs. Bien que l'invention ait été particulièrement montrée et décrite en se référant à des modes de réalisation de celle-ci, il sera compris par des personnes expérimentées dans la technique que les modifications précédentes et d'autres modifications dans la forme et dans les détails peuvent être réalisées sans sortir de l'esprit et du domaine de l'invention. REVENDICATIONS 1. Processus d'isolation d'éléments de dispositifs semiconducteurs comprenant les étapes de dépôt successif d'une première couche d'isolation (12), d'une seconde couche d'isolation (14) et d'une première couche conductrice (16) sur une face supérieure d'un substrat semiconducteur (10) d'un premier type de conductivité; application à une partie sélectionnée de ladite première couche conductrice (16) correspondant à une région d'isolation d'éléments, d'un processus de gravure, et ensuite application au reste de ladite première couche conductrice (16) d'un processus d'oxydation thermique de manière à former une première couche conductrice oxydée (20);; application à des parties sélectionnées de ladite seconde couche d'isolation (14) et de ladite première couche d'isolation (12) d'un processus de gravure jusqu'à ce que la surface supérieure dudit substrat (10) soit mise à nu, en utilisant ladite première couche conductrice oxydée (20) en tant que masque; formation d'une tranchée (22) au moyen d'un processus de gravure appliqué à la surface supérieure mise à nu dudit substrat (10); formation d'une couche d'isolation tampon (24) sur la paroi intérieure de ladite tranchée (22), et ensuite dépôt d'une seconde couche conductrice (26) sur le reste de la surface totale dudit substrat (12) et de ladite paroi intérieure de ladite tranchée (22); remplissage de l'intérieur de ladite tranchée (22) avec un matériau isolant (30); et exécution d'un processus de gravure en retour jusqu'à ce qu'une surface supérieure sélectionnée de ladite seconde couche d'isolation (28) soit suffisamment mise à nu, et ensuite, enlèvement d'une partie mise à nu de ladite seconde couche d'isolation (28) au moyen d'un processus de gravure. 2. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que la formation du dessin par ledit processus de gravure pour ladite partie sélectionnée de ladite première couche conductrice (16), ledit dessin correspondant à ladite région d'isolation d'éléments, est exécutée d'une manière générale au moins dans une dimension de dessin identique à la valeur de dessin minimale possible dans la technique de photogravure. 3. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que la largeur de ladite tranchée (22) est commandée par une épaisseur de ladite première couche conductrice (16). 4. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 3, caractérisé en ce que ladite première couche conductrice (16) est une couche de silicium polycristallin. 5. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ladite première couche d'isolation (12) est une couche d'oxyde de silicium. 6. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ladite seconde d'isolation (14) est une couche de nitrure de silicium. 7. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ladite couche d'isolation tampon (24) est une couche d'oxyde. 8. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ladite seconde couche conductrice (28) est une couche de silicium polycristallin. 9. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que le processus de remplissage comprend les étapes de application à ladite seconde couche conductrice (28) d'un processus d'oxydation thermique, et dépôt d'une troisième couche d'isolation (30) sur la totalité de ladite surface avec une épaisseur suffisante pour remplir complètement ledit intérieur de ladite tranchée (22). 10. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ledit processus de remplissage comprend une étape d'oxydation thermique de ladite seconde couche conductrice (18) jusqu'à ce que ledit intérieur de ladite tranchée (22) soit complètement rempli. 11. Processus d'isolation d'éléments de dispositifs semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que ledit processus de remplissage comprend les étapes de application à ladite seconde couche conductrice (28) d'une oxydation thermique; dépôt d'une couche de silicium polycristallin non dopé sur la totalité de ladite surface dudit substrat (10); et oxydation thermique dudit silicium non dopé suffisamment pour remplir complètement ledit intérieur de ladite tranchée (22).