Brevet FR2678109A1 — publié le 19921224

DISPOSITION DES LIGNES DE SOURCE DE TENSION ET DE NASSE D'UN DISPOSITIF DE MEMOIRE A SEMICONDUCTEUR La présente invention se rapporte à la disposition de lignes de source de tension et de masse d'un dispositif de mémoire à semiconducteur, et plus particulièrement à l'isolation des lignes de source de tension et de masse de la borne d'entrée par rapport à celles de la borne de sortie. Comme la RAM (mémoire vive), qui est utilisée pour un dispositif de mémoire à semiconducteur tel que la mémoire principale d'un ordinateur, la mémoire bloc-note d'un poste de travail, etc., a besoin de manière croissante d'avoir une vitesse de travail élevée et de multiples broches, la variation de courant en fonction du temps di/dt à travers une pluralité de bornes de sortie de signaux qui sont commutées rapidement avec une capacité de courant élevé fait que les lignes de source de tension et de masse produisent du bruit. Le di/dt a pour résultat une variation transitoire (instantanée) de la tension de sortie à travers l'inductance L de la grille de connexion ou du fil d'or des lignes de tension de source et de tension de masse du boîtier. La variation de tension instantanée AV peut être exprimée par L x di/dt.Si ce AV, c'est-à-dire le bruit de la borne de sortie, peut être induit dans la borne d'entrée, la tension des lignes de source de tension et de masse de la borne d'entrée est modifiée de façon à provoquer un fonctionnement anormal de la borne d'entrée. Particulièrement dans le cas d'un dispositif de mémoire avec détection de transition d'adresse (ATD), le signal de sortie de la mémoire tampon d'entrée, mise en oeuvre de façon anormale, est appliqué à l'entrée du circuit générateur d'impulsions, en produisant ainsi des impulsions erronées. La figure 1 représente un circuit équivalent de la production du signal de bruit au droit des bornes d'entrée et de sortie 1 et 2 réalisé selon le procédé classique de disposition des lignes de source de tension et de masse. Dans ce cas, Lccil et Lssil représentent, respectivement, les inductances des fils d'or utilisés comme lignes de source de tension et de masse de la borne d'entrée 1 et Lccol et Lssol représentent, respectivement, les inductances des fils d'or utilisés comme lignes de source de tension et de masse de la borne de sortie 2. En plus, Lccl et Lssl représentent, respectivement, les inductances de la grille de connexion connecté aux les lignes de source de tension et de masse. Comme le montre la figure 1, bien que les lignes de source de tension et de masse des bornes d'entrée et de sortie 1 et 2 soient séparées les unes des autres, il se forme des trajets de signaux de bruit entre les bornes d'entrée et de sortie 1 et 2 en raison des impédances parasites Zccl et Zssl existant entre les lignes de source de tension et de masse des bornes d'entrée et de sortie 1 et 2. En se référant, pour une description plus précise, à la figure 2 qui représente le plan du circuit classique, le trajet de bruit parasite est formé entre les lignes de source de tension 4 et 3 des bornes d'entrée et de sortie à travers la région d'anneau de garde n+ (ou p+) 5 et le substrat de type n (ou de type p) puisque les lignes de source de tension 3 de la borne de sortie et la ligne de source de tension 4 de la borne d'entrée sont branchées dans l'anneau de garde n+ (ou p+) 5 formé dans le substrat de type n (ou de type p). En se référant de plus à la figure 3 qui représente la coupe transversale du circuit classique, tandis que les lignes de masse 8 et 12 contactant, respectivement, les régions d'anneau de garde p+ 14 et 17 sont isolées l'une de l'autre au moyen de puits de type p, 6 et 7, il se forme une impédance parasite Zcc3 entre les lignes de source de tension 9 et 11 des bornes d'entrée et de sortie respectivement à travers le substrat de type n, 10 et les régions d'anneau de garde n+, 15 et 16 qui contactent les lignes de source de tension 9 et 11 des bornes d'entrée et de sortie. En bref, le circuit classique forme de manière inhérente des trajets indirects de signaux de bruit de façon à provoquer des erreurs puisque les lignes de source de tension et de masse des bornes d'entrée et de sortie sont branchées dans les régions d'anneau de garde. C'est un objectif de la présente invention que de créer un agencement de lignes de source de tension et de masse d'un dispositif de mémoire à semiconducteur qui élimine les trajets de signaux de bruit entre les lignes de source de tension et de masse des bornes d'entrée et de sortie. La présente invention propose à cet effet un dispositif de mémoire à semiconducteur qui comprend des bornes d'entrée et de sortie, dans lequel la ligne de source de tension ou la ligne de masse de la borne d'entrée n'est pas connectée à la partie de la région de puits ou d'anneau de garde du substrat que contacte la ligne de source de tension ou la ligne de masse de la borne de sortie, ou vice versa. Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels la figure 1 est un circuit équivalent de la production de signal de bruit selon la technique antérieure ; la figure 2 est un plan de réalisation du circuit classique la figure 3 est une vue en coupe transversale de la figure 2 ; la figure 4 est un plan de réalisation du circuit selon la présente invention ; la figure 5 est une vue en coupe transversale de la figure 4 ; la figure 6 est un mode de réalisation selon la présente invention ; et, la figure 7 est un autre mode de réalisation selon la présente invention. En se référant à la figure 4, dans la région d'anneau de garde n+, 41, d'un substrat de type n est branchée la ligne de source de tension 42 de la borne d'entrée ou d'un autre circuit, au lieu de la ligne de source de tension 43 de la borne de sortie, en évitant ainsi une impédance parasite entre les lignes de source de tension de la borne d'entrée et de la borne de sortie. A savoir, comme le montre la figure 5, l'impédance parasite possible Zcc5 n'est pas formée entre la ligne de source de tension 45 de la borne d'entrée et la ligne de source de tension 43 de la borne de sortie, en empêchant ainsi la formation du trajet de signal de bruit. Bien entendu, il est possible pour le même résultat que la ligne de source de tension 45 de la borne d'entrée ne soit pas branchée dans la région d'anneau de garde n+, au lieu de la ligne de source de tension 43 de la borne de sortie. De la même manière, la ligne de masse 46 d'un circuit autre que la ligne de masse 47 de la borne de sortie est branchée dans la région d'anneau de garde p+, 54, formée dans un substrat de type p, en empêchant ainsi l'impédance possible Zss6 entre les lignes de masse 47 de la borne de sortie et la ligne de masse 48 de la borne d'entrée, comme le montre la figure 6. En se référant à la figure 7, les lignes de source de tension 59 et de masse 58 de l'autre circuit sont branchées, respectivement, dans la région d'anneau de garde n+ et la région d'anneau de garde p+ au lieu des lignes de source de tension 49 et de masse 51 de la borne de sortie, en empêchant ainsi l'impédance parasite Zcc7 entre la borne de sortie 49 et la borne d'entrée 50 de la tension de source et l'impédance parasite Zcc8 entre les puits p, 53, 54 qui est formée dans le dispositif classique. Comme décrit ci-dessus, la borne d'entrée et la borne de sortie de la tension de source ou de la tension de masse ne sont pas simultanément en contact avec la région d'anneau de garde n+ ou p+ formée dans le substrat, avec comme résultat que le trajet de signal de bruit entre les bornes d'entrée et de sortie de la tension de source et de la tension de masse est éliminé. Bien que l'invention ait été particulièrement montrée et décrite en se référant à des modes de réalisation préférés de celle-ci, il sera compris aisément par les personnes expérimentées dans cette technique que des modifications dans la forme et dans des détails peuvent être effectuées sans sortir de l'esprit et du domaine de l'invention. REVENDICATIONS 1. Dispositif de mémoire à semiconducteur qui comprend des bornes d'entrée et de sortie, caractérisé en ce que la ligne de source de tension (45, 50) ou la ligne de masse (46, 52) de ladite borne d'entrée n'est pas connectée à la partie de la région de puits (53, 54) ou d'anneau de garde (41, 54) du substrat que contacte la ligne de source de tension (43, 47, 49) ou la ligne de masse (44, 51) de la borne de sortie, ou vice versa. 2. Dispositif de mémoire à semiconducteur selon la revendication 1, caractérisé en ce que ladite région de puits (53) ou d'anneau de garde du substrat est contactée par la ligne de source de tension (59) ou de masse (58) utilisée pour les autres circuits prévus dans ledit dispositif de mémoire. 3. Dispositif de mémoire à semiconducteur selon la revendication 2, caractérisé en ce que lesdites lignes de source de tension (59) et de masse (58) sont en contact avec ladite région de puits (53) ou d'anneau de garde du substrat. 4. Dispositif de mémoire à semiconducteur comprenant une borne d'entrée et une borne de sortie, et une région semiconductrice contactée par la ligne de source de tension (45, 50) ou de masse (46, 52) de ladite borne d'entrée, caractérisé en ce que ladite ligne de source de tension (43, 47, 49) ou de masse (44, 51) de ladite borne de sortie ne contacte pas ladite région semiconductrice. 5. Dispositif de mémoire à semiconducteur selon la revendication 4, caractérisé en ce que ladite région semiconductrice est contactée par une ligne de source de tension (42, 59) ou de masse (46, 58) utilisée pour les autres circuits prévus dans ledit dispositif de mémoire.