Brevet FR2680257A1 — publié le 19930212

Prolongateur actif et Comrnutateur multidirectionnel universels de cables BUS inftnnatigue La présente invention concerne un dispos if commun aux deux fonctions citées dans le titre ci-dessus et qui permet de les réaliser. Les ordinateurs sont reliés à leurs périphériques au moyen de cables électriques qui permettent les échanges des informations.Dans la plupart des cas ces périphériques sont équipés d'interfaces dites "intelligentes 1^ qui traitent et échangent avec ltordinateur central un nombre tres important de "données". Pour cette raison,les circuits d'interface et de liaison doivent être tres rapides.Il est courant d'utiliser maintenant des taux de transfert sur les cables atteignant 4 Méga Octets par seconde sur une longueur de quinze mètres en liaison de type différentiel ou de se limiter à six mètres avec un taux de transfert d'environ 200 kilo Octets par seconde en liaison TTL Collecteur ouvert ou 'Single ended'.Des liaisons électriques encore plus rapides sont déjà prévues pour les utilisations futures. Pour des raisons d'ordre pratique il peut être intéressant de disposer de liaisons plus longues et parfois pour des raisons de cout,de réaliser un commutateur électronique permettant par exemple à une sortie d'ordinateur d'être reliée soit à l'un soit à l'autre de deux ou plusieurs périphériques indépendants. Un BUS est constitué d'un cable multiconducteurs ou plutot multi paires de conducteurs.Cheque ligne du BUS, fil ou paire, débouche à ses deux extrémités à la fois sur un récepteur et sur un émetteur appelé comunément 'Driver' qui la rendent bidirectionnelle.L'ensemble récepteur - driver est généralement appelé 'Transceiverl.Cette dénomination sera conservée dans l'exposé, soit que récepteur et driver sont montés ensemble dans un même boitier,soit que l'ensemble est construit à partir des deux éléments distincts. Ainsi la ligne transfere les donnes successivement dans chaque sens.Un protocole de dialogue informatique gère l'ensemble L1; BUS et électriquement, les lignes travaillent indépendamrnent les unes des autres. La présente invention concerne d'abord un dispositif qui placé à une extrémité d'une section de cable permet de recevoir les signaux et de les transferer sans retard et ré amplifies sur une seconde section identique.Un tel Prolongateur Actir 4 (Figure I)permet donc de doubler la longueur de la ligneCeoi peut être nécessaire pour éloigner certains périphériques a l'ordinateur central .11 est possible de créer plus de deux sections.Bien entendu le dispositif fonctionne de façon bidirectionnelle. Le dispositif actif objet de l'invention peut aussi être utilisé lorsque le cable,bien que théoriquement assez long, doit sur son passage avoisiner des systèmes générateurs de paras- tes capables de perturber le BUS,par exemple cables secteur, moteurs électriques,réseau téléphonique,... .I1 est alors pos- sible de réaliser la liaison en deux sections plus courtes sur lesquelles transitent des signaux renforcés, ce qui améliore le rapport signal sur bruit. I1 arrive aussi que dans certaines installations déjà équipées l'utilisateur veuille rajouter un périphérique supulé- mentaire alors que l'ordinateur central n'a plus de possibili- té de liaison supplémentaire,ou bien que le coùt en est trot élevé.Il choisit alors si cela est possible un de ses périahé- riques qui a une liaison compatible avec celui que l'on veut rajouter.La seule condition est alors que le premier puisse être mis 'hors service' quand le second est en liaison et vice versa.La présente invention permet alors de réaliser un commuta- teur actif S 41 qui va mettre l'ordinateur en liaison avec '' ancien ou le nouveau périphérique Ce commutateur actif peut permettre si c'est utile de déportér le nouveau périphérique hors de la zone déjà installée,Voir la Figure 2. Le commutateur S 44 objet de l'invention peut aussi permet- tre de commuter deux ordinateurs sur un même périphérique ou bien deux périphériques entreeux.Voir la Figure 3. D'autres caractéristiques et avantages de la présente invention apparaitront au cours de la description suivante donnv en regard des dessins annexées à titre illustratif mais nullement limitatif dans lequels: - La Planche 1/3 donne un ensemble de quatre figures reprseta- tives des liaisons décrites ci-dessus et oouvant être mises en oeuvre à l'aide du dispositif objet de l'invention.Elles perr'et- tent de bien en comprendre ses possibilités et son étendue. - La ligure 5 de P1.2/8 met en évidence le problème pose par ce type de dispositif et sert d'introduction aux fig. des P1. 3 et - La Planche 3 décrit pour les applications de l'invention les interfaces respectifs utilisés dans les trois types de lignes de transmissions habituellement rencontrées: La figure 6 caractérise une ligne du type à collecteur ouvert, la figure 7 est caractéristique des lignes de type à trois états dites l'tristate" qui englobent les lignes "single ended" et les lignes différentielles, la figure 8 représente un commutateur mixte effectuant la convertion entre lignes à collecteur ouvert et lignes à trois états. - La Figure 9 de la PL. 4/8 décrit le circuit 5I qui par la combinaison avec ses ensembles récepteur-émetteur associés concrétise l'invention. - Les figures IO et II sont les graphiques des signaux intermédiaires ét résultants présents dans les circuits 50 et 51. - La figure I2 représante une variante du circuit 51, - La figure I3 donne le graphique lié à cette particularité. En revenant plus particulièrement à la planche I, celle-ci montre schématiquement l'ensemble des possibilités de réalisation que reorésente l'invention: la figure I représente un prolongateur actif de cable BUS, les figures 2 et 3 représentent deux types de commutateurs pris comme exemple non limitatif, la figure 4 montre que les trois peuvent être des convertisseurs entre lignes à collecteur ouvert et lignes à trois états. I1 est possible ae comparer le commutateur au prolongateur car le principe de fonctionnement de l'organe central 51 donc le circuit qui le constitue est le mêine.La seule différence réside dans le nombre plus important de connecteurs et de transceivers d'Entrées-Sorties commandés par un signal externe dans le cas du commutateur.Il y a deux connecteurs d'ent-ees-sorties (E/S) 46 et 47 dans le cas du prolongateur et trois ou plus 46,47, 48, 49 etc pour un commutateur. La figure I dU premier dispositif représente un prolongateur S 40 de cable BUS informatique entre un ordinateur 31 et un périphérique 32.11 est dit en premier page que la longueur maximum d'un tel cable standard est de six ou quinze mêtres selon le type de la liaison.Le prolongateur permet d'utiliser deux sections de cable 35 et 36 et ainsi de doubler la distance Il peut d'ailleursêtre possible de mettre n prolongateurs en série et d'obtenir ainsi une longueur totale de liaison n + s fois plus grande que la liaison de base. Le circuit objet de l'invention permet de transformer une ligne à collecteur ouvert en ligne à trois états et réciproquement.Il est donc possible de réaliser un cable BUS en trois segments composé par exemple de:ligne collecteur ouvert - ligne différentielle - ligne à collecteur ouvert pour franchir par exemple un espace tres perturbé par des parasites électriques. La figure 2 du second dispositif représente un commutateur S 41 qui peut relier l'ordinateur 31 soit au périphérique 32 soit au périphérique 33.0n peut établir les liaisons 46 47 ou 46 e 48. La double flèche indique que les signaux circulent dans les deux sens. a figure 3 du troisième dispositif représente un autre commutateur S 42 à quatre directions qui permet d'établir les quatre liaisons: 46 47 entre l'ordinateur 31 et le péripherique 32 46 ^+ 48 entre l'ordinateur 31 et le périphérique 33 49 ++ 47 entre un ordinateur ou un périph. 34 et le périph 32 49 48 " '' " 34 El 33 au moyen des quatre cables 35 , 36 , 37 , 38 Les commutateurs ne sont pas limités à quatre lignes. Les trois schémas groupés sur la figure 4 montrent que à partir du même organe central 51 (planche 3/8) les liaisons peuvent être: schéma S 43 : du type liaison TTL à collecteur ouvert cu du type single ended avec trois états schéma S 44 : du type à liaison differentielle schéma S 45 : du tmype mixte Ceci va être justifié au cours de l'expose oui suit. Comme c'est annoncé à la première page, un cable BUS est constitué d'un certain nombre de lignes attribuée chacune à un signal déterminé.Chaque ligne est bidirectionnelle,ce qui signifie que chaque extrémité est à la fois émettrice et réceptrice. Les signaux sont transmis successivement dans un sens et dans l'autre et interprétés ou produits par les 'interfaces intelligentes' reliées par le cable. Du point de vue transmission, chaque ligne travaille indépendamment de toutes les autres.Autrement dit, il n'y a pas de lien qui globalise pour toutes les lignes du BUS,à un instant donné, le sens de la transmission.Ainsi,chaque dispositif inséré sur une ligne doit agir de façon autonome.A cause de cela, pour expliquer le fonctionnement et décrire le dispositif objet de l'invention, il est suffisant de traiter le cas d'une seule ligne. Pour résoudre le problème complet de prolongateur, de commutateur ou de convertisseur de type de ligne,il est nécessaire et suffisant de mettre en parallèle autant de circuits objet de l'invention qu'il y a de lignes dans le cable.C'est pour cette raison que le produit est dit"universel". I1 existe plusieurs types de BUS standard appliquant ce principe avec chacun un nombre de lignes bien défini.Le procécée et produit objet de l'invention s'appliquent à chacun d'eux.Une application précise sera donnée comme exemple dans le cas du cable de l'interface SCSI standardisé et généralisé chez les principaux constructeurs de matériel informatique. Ce cable véhicule dix huit signaux différents sur dix huit lignes.Il existe quelques lignes en réserve non utilisées.Ces lignes sont citées pour information: . huit lignes de 'données' + une ligne de parité: DB (O) à DB (7) + DB (P) . neuf lignes de controle: ATN - BSY - ACK - RST - MSG - SEL C/D - REQ - I/O. La liaison peut être du type TTL à collecteur ouvert pour un taux de transfert lent de quelques centaines de Kilo-octets par seconde ou de type différentiel lorsque le taux de transfert doit atteindre quelques Méga-octets pHr seconde. Le produit issu de l'invention pour le prolongateur, le convertisseur ou le commutateur traite craque ligne indépendamment. I1 est donc répété dix huit fois e parallèle sur la carte prolongateur ou commutateur ou convertsseur du BUS SCSI. Le schéma hlectrique de la figure 5 représente une premier gauche du prolongateur de ligne du type TTL à collecteur ouvert. De conception simplifiée cette ébauche permet de mettre en evi- dence le problème à résoudre et sert d'introduction aux figures 6,7,8 de la planche 3/8 ainsi qu'à la figure 9 de la Planche 4/8 qui illustrent l'invention. Le cable 35 venant de 31 est branché sur le connecteur 46.La ligne considérée arrive sur la broche 56 de ce connecteur.A l'autre extrémité ,la broche 57 du connecteur 47 prolonge la meme ligne dans le cable 36 en direction de 32. Les circuits logiques représentés sur la figure 5 (ainsi que sur les suivantes)sont dessinés avec leurs symboles conventionnels rappelés ci-apres: . 54 et 61 : recepteur à trigger de Schmitt non inverseur . 55 et 60 : Emetteur dit "Driver" à collecteur ouvert inver seur . 75 et 76 : porte NOR L'ensemble constitué d'un récepteur 54 et d'un driver 55 montés tête bèche constitue ce qui est appelé couramment un "Transceiver".Cette dénomination sera maintenue dans les deux cas où . recepteur et driver sont intégrés ensemble dans le même boitier récepteur et driver sont dans des circuits spécifiques distincts.Le transceiver est alors réalis par la juxtaposition de ces deux circuits. Lorsque 31 émet un message en direction de 32,le prolongateur de BUS doit se comporter de la façon suivante: afin de ne pas gêner l'émission des signaux I venant de 31, le driver 55 à collecteur ouvert doit être bloqué à l'état H par son signalde commande 5. L'ensemble constitué par le récepteur 54,la porte de transfert 75 et le driver 60 doit détecter le signal I et fournir le signal 6 remis en forme et sapli~ié en direction de 32.Ainsi le signal atténue reçu en bout du cable 35 est transmis avec amplification sur le départ du cable 36. Simultanément à l'émission du signal 6,le récepteur 61 détecte le dit signal 6 et fournit le signal 4.Or celui-ci ne doit pas franchir la porte de transfert 76 en direction du driver 55 qui doit rester bloque. Comme ie prolongateur est bidirectionnel il doit avoir le même effet de transmission vers 31 des signaux émis par 32.Ceux-ci sont détectés par 61,transfér'és par 76 vers le driver 55 qui les injecte sur le cable 35.Comrae décrit ci-dessus la porte de transfert 75 doit bloquer le retour au vers de 54 et maintenir 60 bloqué. Le graphique de la Figure 5 représente dans le temps les différents signaux précités dont on dispose.Le trait épaissi indique le signal initiateur dutransfert et le double trait représente le signal sortant.Verticalament est représenté dans le temps l'état des autres signaux.L'échelle du temps est représentée par le segment 74 qui avec les composants utilisés vaut environ vingt nanosecondes.Donc le premier créneau du signal I donne le sens 31 vers 32 et le deuxième créneau de 6 donne le sens inverse de 32 vers 31. Le cas du sens I vers 6 est d'développé ci-apres:les signaux successifs I , 2 , 3 , 6 sont décallés les uns par rapport aux autres car chaque circuit apporte son temps de retard propre désigné par tpLH = Propagation delay time Low to High level output ou tPHL = " El El High to Low " A cause de ces retards qui sont inhérents au système, le signal 3 opposé dans la porte de transfert 76 au signal de retour 4 ne peut pas annuler la fin de ce dernier.Le signal 4 se prolonge des tpHL du driver 60 et du récepteur 61.La porte 76 va donc laisser passer vers le driver 55 qui la transmettra sur l'entrée I une impulsion réduite 5' dont la durée est égale à tPHL du driver 60 + tpHL du récepteur 61. Ceci est inadmissible car cette fausse impulsion serait reprise par le récepteur 54,transmise vers 6 et etc...,rendant un tel circuit inutilisable. I1 faut donc rajouter à ce circuit sur une entrée des portes de transfert 75 et 76 que l'on remplace respectivement par des portes à trois entrées 77 un dispositif 23 qui prolonge du temps nécessaire, signal 3 en trait discontinu, la fermeture de l'impul- sion 3 pour couvrir l'impulsion de retour 4.Le signal en trait discontinu rajouté sur 3 est donc assez long pour couvrir 4. Lorsque ceci est réalisé, la fausse impulsion 5' n'existe plus et le signal 5 reste Low pendant tout le train d'impulsion du message issu de I,ce qui maintient le driver 55 bloqué. Par symétrie le phénomène est le même pour les irnpulsions transmises de 6 vers I. Un tel dispositif a déjà été proposé à l'aide d'un circuit 23 comprenant un condensateur, une résistance et une diode mais il n'est pas retenu dans le cadre de l'invention car: il nécessite beaucoup~de composants:deux réseaux condensateur résistance-diode par ligne de type TTL à collecteur ouvert il ne fait pas appel à des fonctions logiques,donc n'est pas intégrable et ce qui est décisif,il ne peut être applicable qu'aux liasons du type à collecteur ouvert.Il ne résout pas le probleme des transmissions faisant appel à des drivers équipés de circuits tristate,donc en particulier des transmissions du type différentiel. Plus particulièrement la pl, 3/8 représente le détail des interfaces symbolisées respectivement dans les schémas S 43, S 44 et S 45 de la figure 4 et limité à une seule ligne du BUS. I1 faut tout de suite faire la différence entre les lignes TTL à collecteur ouvert qui utilisent des circuits à deux états et les lignes du type 'single ended' ou du typedifférentiel qui utilisent des circuits à trois états: H=High, L=Low, Z=haute imimpédance Dans les trois figures le dessin en trait plein représente ce qui est nécessaire pour réaliser le prolongateur ou le convertisseur objets de l'invention.Le trait discontinu représente ce qu'il faut rajouter pour obtenir un commutateur. Plus particulièrement, le sous ensemble S I30 de la figure 6 qui reprend S 43 de la Figure 4 représente le prolongateur en trait plein et le supplément pour commutateur en trait discon- ru d'une ligne TTL à collecteur ouvert. Description du prolongateur.Toutes les lignes du Bus sont semblables et chacune d'elles est tratée de la façon suivante. Le cable d'arrivée 35 (figure 4) est branché sur le connecteur 6,La ligne prise en compte arrive sur la paire de broches 56 appartenant à 46.L'entrée du circuit est identique à l'entre d'un terrninal de cable standard.La ligne arrive sur un circuit n trasceiver qui est composé d'un récepteur 54 avec trigger hysteresis représenté par le sigle 59 à l'intérieur du triangle représentant le dit récepteur. Lqote:tous les sigles utilisés pour représenter des fonctions logiques sont les sigles standard. Ils seront employés sans autre explication. La seconde partie du transceiver est le driver 55.Le recepteur a pour mission de détecter les signaux I qui rentrent vers le circuit, donc produits à l'autre bour du cable.Le driver est l'organe qui fournit les signaux sortant sur le cable.Ce driver est actif pendant pendant ses émissions mais doit être bloqué à l'état Haut du collecteur ouvert quand le transceiver reçoit le signal de l'extérieur et en période d'attente. Une des caractéristiques de l'invention est que la sortie du récepteur ne doit pas être réunie à l'entrée du driver. Le signaltissu de 31 est détecté par le récepteur 54.Le signal détecté 2 obtenu sur la sortie de 54 entre dans un circuit qui dans tout l'exposé sera appelé "circuit logique de transfert" 50.L'entrée est au point A.Le signal produit 3 et emis en di:-rection du driver 60 de la section de cable 3;6 en sort au point B.Les flèches montrent le sens de transfert des signaux. Du fait que le circuit prolongateur travaille entre deux sections de cable 35 et 36 qui sont à la fois émettrices et rceptrices de signaux, le circuit objet de l'invention est symétrique.Cela signifie que la seconde section 36 du cable débouche sur un connecteur 47 et la ligne precédamment prise en comp- te arrivant sur la paire de broches 56 du connecteur 46 a ses broches correspondantes en 57 du connecteur 47.Ce point 57 est relie à un transceiver identique à celui déj à décrit qui con- prend son recepteur 61 et son driver 6C!. Les signaux 6 qui sont mis par le t'ériphérique 32 sont detectss par le récepteur 6I.Le signal issu de la détection 4 présent sur sa sortie entre dans le circuit logique de transfert 50 au point C.De la même façon que précédemment, le sig-nal vernis 5 en direction du cable 35 en sort au point D pour cornmander le driver 55. Les roseaux de résistance 53 reprsents sur le schéma sont les necessaires réseaux d'adaptation de ligne.Ils n'ont aucun role sur la logique. La description détaillée du circuit logique de transfert so qui reçoit en A et C les signaux 2 et 4 fournis par les deux détecteurs,les traite et fournit sur B et D les signaux 3 et 5 qui commandent les drivers sera faite au paragraphe décrivant la Figure 9. L'invention est constituée par la combinaison comme l'indi- quent les figures 6,7,8 de la Pl. 3/8 des trois éléments:Circuit logique de transfert 50 (ou 5I pour les lignes à trois états) encadré par deux transceivers montés symétriquement et dont la sortie du récepteur n'est pas réunie à l'entrée du driver. L'ensemble objet de l'invention,transceiver 54/55 ,circuit logique de transfert 50 et transceiver 60/6I,plus les broches 56 et 57 des connecteurs 46 et 47 ,plus les réseaux de résistan- ces adaptateurs de lignes ,plus l'alimentation nécessaire aux circuits constituent le prolongateur actif universel d'une ligne bidirectionnelle de type TTL à collecteur ouvert. Le prolongateur actif de cable BUS informatique,produit de l'invention est constitué par la juxtaposition sur une ou plusieurs cartes du même nornbre d'un tel circuit qu'il y a de lignes dans le BUS.La carte pourra avantageusement être contenue dans un coffret contenant les alimentations et supportent les connes teurs standardisés sur le bus. Le commutateur objet de l'invention représenté sur le sché- ma S I30 de la Figure 6 se déduit du prolongateur en rajoutant un troisième transceiver 62/63 qui est~monté en parallèle sur le second constitué par 60/61.La fonction commutateur est ralisée par le simple fait que l'un est bloqué, récepteur et driver, quand l'autre est "passant".Ceci se réalise au moyen des siguau- de commande 7 et 8 venant de I 'et'érieur qui bloquent à la fois récepteur et driver et qui sont génÉralement associés à ces cir cuits. L'utilisation de cette commande n'a pas lieu d'être dans le cas du prolongateur car ses deux transceiver sont toujours libres. Ce troisième transceiver est associe à un troisième connecteur 48 qui reçoit le cable 37. Les signaux 3 et t sont communs Il faut mettre une régis tance de pull up sur la sortie comrnune des récepteurs si au moins l'un d'eux est à collecteur ouvert.Ils peuvent être tri state. Dans le cadre du schéma S I30 caractéristique d'une ligne du type à collecteur ouvert les signaux 7 et 8 commandent respec tivement en parallele les transceivers de toutes les lignes des deux cables 36 et 37. Ainsi les signaux transfèrent bidirectionnellement entre les cables 35 et 36 ou 35 et 37. Plus particulièrement, le sous ensemble S I40 de la Figure 7 qui reprend S 44 de la Figure 4 représente en trait plein le prolongateur actif d'une ligne à trois états de type différen tiel et en trait discontinu le complément nécessaire pour en faire un commutateur, objets de l'invention.Ce schéma peut être reconduit pour des lignes "single ended" à trois états.I1 suffit de remplacer les transceiver par des composants appropriés. Les différences et surtout les analogies avec le Schéma S I30 apparaissent clairement. Le fonctionnement des dits transceiver avec circuit à trois états est plus complexe que ceux du schéma S I30 car ici pour le driver,l'état H ou l'état L ne suffisent plus.Il faut obliga toirement cornmander l'état de son tristate. Ceci tres classique et bien connu n'a pas besoin d'être développé. Les analogies avec le schéma S I30 décrit ci dessus:la li gne venant du cable 35 entre sur un transceiver 64/65 qui fournit le signal 2 au circuit logique de transfert 51 et en reçoit le signal 5 sur son driver.Un transceiver identique 70/7I fait l'interface avec le cable 36 et échange avec le circuit logique de transfert 51 les signaux 3 et 4.Ces quatre signaux 2 , 3 , 4 ,5 sont identiques à ceux du schéma S 130. Les différences avec le schéma S 13O.Outre le fait que les transceiveq sont de type différent, aux quatre signaux communs s'ajoutent les deux signaux I3 et Io qui commandent respectivement l'état tristate des deux drivers 7C et 65. Le circuit logique de transfert SI, objet de l'invention relativement aux lignes à trois états comprend donc les memes éléments qu'en 5G auxquel5s'ajoutent les circuits de traitement des signaux de commande des circuits tristate des drivers. Le schéma S I40 de la Figure 7 complet représente un commutateur de ligne différentielle.Par rapport au prolongateur, il comporte en plus un troisième transceiveridentique 72/73 qui fait l'interface avec le cable 37. Les signaux 7 et 8 jouent le même role de commande du commutateur que dans le schéma S 130.Ici ils entrent dans le circuit logique de transfert 51 e Le symbole 69 " - indique que l'on peut mettre en paral- lèle avec le premier 6 & /65 un quatrième transceiver pour rali- ser le double commutateur S 2 de la Figure 3 Par extension de ce r'ésultat,il est clair que le circuit logique de transfert 51 peut aussi commander des transceiver du type single ended avec tristate. Le circuit logique de transfert 51 permet donc de réaliser des prolongateurs et des col-nutateurs de BUS de ce type en utilisant les circuits transceivers- appropriés. La figure 8 représente un commutateur mixte C.O./Différen- tiel.L'émetteur du C.0. utilise directement sa commande 8. La Figure 9 représente les circuits du module 51 "Circuit logique de transfert" objet de l'invention servant à la fois pour le prolongateur,le commutateur et le convertisseur quel que soit le type de ligne. I1 comprend les circuits du module 50 suffisants pour les lignes du type à collecteur ouvert et qui sont communs avec ceux des lignes à trois états plus les circuits spécifiques pour la commande totale de ces dernières. Pour cette raison la Figure 9 fournit une représentation du circuit du module 51.La partie commune avec 50 est représentée dans la partie haute de la figure.Le complément nécessaire pour les lignes à trois états est représenté sur la partie basse de la figure et il @@ est séparé de la partie commune par les traits discontinus des quatre liaisons I9 , 24 , 24 ,25. Pour être tout à fait général la figure représente le cas complet Pour equiper le commutateur à quatre directions pour lignes différentielles représenté en S 42 de la Figure 3. Afin de simplification le numéro des entr'ées/sorties sera le même que celui utilisé pour les signaux entrant et sortant sur la Figure 7. Monté selon le schéma S 42 de la Figure 3 il permet d'effectuer les liaisons: . Cable 35 avec cable 36 ou 37 cable 38 avec cable 36 ou 37. A la fin de cet exposé il apparaitra clairement que ce circuit peut être généralise à un commutateur ayant un nombre quelconque de directions et quel qu'en soit le type,clest à dire liaisons TTL à collecteur ouvert Liaisons Single Ended avec tristate liaisons différentielles liaisons raites. Le schéma du circuit logique de transfert objet de l'invention fait abstraction du type de transceivers reprsents sur les figures 6 et 7 de P1. 3 .outefois1et c'est l'unique façon de trai- ter le sujet dans sa globalité,il requiert .l'utilisation de transceiver dont la sortie du récepteur et la commande du driver sont séparées l'utilisation de drivérs,autres que ceux à collecteur ouvert, ayant une commande de blocage des circuits de tristate individualisée.Il existe des circuits intégrés contenant plusieurs transceivers avec une seule commande de blocage commune à tous les drivers qui ne conviennent pas. Contrairement à ce qui se passe sur le schéma de la figure 5-le circuit objet de l'invention et représenté sur la Figure 9 ne fait pas appel à un dispositif permettant de prolonger artificiellement une impulsion pour bloquer l'impulsion de retour. I1 fait appel à la détection instantanée et automatique du sens de la transmission en cours,soit de l'entrée I(Figure 3) vers la sortie 6 en direction de 32 ,soit inversement de l'entrée 6 vers la sortie I en direction de 31. A partir de ce signal de base 24,caractéristique du sens de transfert,le circuit transfere automatiquement l'impulsion reçue en A ou C c'est à dire en provenance des récepteurs de gauche ou de droite vers le driver oppos ,dans le cas du prolongateur,ou du driver opposé qui est autorisé dans le cas des commutateurs. maintiens l'état H en collecteur ouvert et Z en tristate le driver dirigé vers l'origine des impulsions lors d'une transmission, et les deux drivers pendant les phases d'attente. gère automatiquement pendant les èmissions l'état instantané des circuits tristates des différents drivers lorsqu'ils en sont pourvus Le circuit est symétrique mais ses deux actions étant liées l'une à l'autre, les deux parties ne peuvent pas être dissociées. Les signaux 'électriques 2 et 4 qui sont fournis au circuit logique de transfert1 51 par les récepteurs entrent en A et C. Selon le sens de la transmission détecté par ce circuit elles ressortent respectivement soit en B soit en D. Les signaux interraDdiaires relatifs à cette partie du circuit sont représentés sur la Figure Dans un snple but de clarification de l'exposé, les six premières lignes représentent les signaux extérieurs au circuit 51.Ils permettent de visualiser le transfert et de cadrer les phases des autres signaux intermédiaires. . I = signal présent sur le cable 35 relié au récepteur qui va sur A.Ce signal peut être entrant ou sortant, le sens pris en considération est indiqué. 2 2 = signal correspondant présent en A 3 3 = le meme signal relevé en B (les décalages sont notés) 6 6 = même signal présent sur le cable 36.I1 est déphasé en retard dans le sens de transfert de I vers 6 et inversement il est en avance dans l'autre sens. . 4 = signal en C.Dans le sens I vers 6,les deux impulsions représentées sont les impulsions de retour qui doivent être bloquées par le circuit 51.La troisième impulsion représentée,dans le sens 6 vers I, est l'impulsion directe qui doit transferer par D vers le driver du cable 35. . 5 = signal correspondant en D. Le sens de transfert par exemple I vers 6 ,c'est à dire entrée sur A et sortie sur B avec blocage de l'impulsion de retour qui revient sur C, est déterminé automatiquement par comparaison des instants d'entrée et de sortie des deux impulsions 2 et 4.Le commentaire de la Figure 5, déjà exposé,explique les causes de ce décalage. Les deux portes OR 80 et 81 comparent respectivement les signaux 2 et 4,en utilisant leurs inverses.On obtient: I7 = 2 + 4 et I8 = 2 + 4 Simultanément la porte NAND 83 fournit I9 = 2 . 4 qui encadre les deux impulsions I7 et 18. Selon que I7 précède I8 ou la suit, le sens sera de I vers 6 ou de 6 vers I. Les deux portes t"Arvs Si 84 rebouclées l'une sur l'autre constituent un bistable SET - ABSENT actionne par le passage à l'état L de I7 et remis a zro quand l'impulsion d'encadrement I9 retombe. Le signal usultant u a la phase indique sur le graphique. Il en est de mêaa des voeux portes NAND 85 qui constituent ensemble un bistable actionne par 18 et remis à zro par I9.I1 en résulte le signa( 21. On constate que dans le sens I vers 6, 20 recopie l'impulsion d'encadrement, alors que c'est 21 dans le sens 6 vers I. En général un message envoyé de 31 vers 32 ou vice versa est constitué par un train d'impulsions consécutives et il est préférable que l'état donnant le sens soit conserve de façon continue durant tout le train d'impulsions et inversé seulement quand le sens de transfert change.Pour obtenir ce résultat,respectivement les portes OR 87 et 88 fournissent: I7 + 21 = 22 et 18 + 20 = 23 Le signal 22 donne une impulsion à l'état L (état bas) chaque fois et dnsqu'apparait en A une impulsion de donnée qui doit transférer dans le sens I vers 6 et uniquement dans celui-la. Le signal 23 donne le même résultat lorsqu'apparait en C une impulsion qui doit transferer dans le sens 6 vers I. Ces deux signaux vont commander le bistable SET-RESET qui donne l'état logique caractéristique du sens instantané de transfert. Il est constitué par les deux portes NAND 86 rebouclées l'une sur l'autre.Sa sortie 24 est mise à l'état H quand des impul- sions à l'état L apparaissent sur le signal 22 et remise à l'é- tat L par la présence d'impulsions sur le signal 23. Ainsi ce bistable conserve son état pendant tout un train d'im- de donnée pulsions et même s'il y a lieu pendant plusieurs trains consé- cutifs allant dans le même sens jusqu a ce qu'apparaisse une impulsion dirige dans le sens opposé. Ce signal important 24 ,déclenché en phase avec les fronts de descente, donc sans retard,des signaux d'entrée 2 pour le sens I vers 6 ou 4 pour le sens 6 vers I, donne le sens instantané de transfert.Il est représenté en trait épais sur le graphique de la Figure 5. I1 faut noter au passage que ce type de circuit SET-RESET recyclé ou confirmé dans son état chaque fois qu'apparait une im pulsion 22 ,c'est à dire dés le début des impulsions qui entrent en A et doivent transferer de A vers B,ou une impulsion 23,c' est à dire dés le début des impulsions qui entrent en C et doivant transiter vers D,prêsente une tres grande imrnunitM aux bruits, supprimant toute cause d'erreur de fonctionneraent. Enfin, ce signal 24 quand il est à l'état H va autoriser le transfert de 2 vers 3 (A vers B) à travers la porte AND 30. 3 = 24 . 2 tandis que 24 alors à l'état L bloque la porte 89 de D. De même pour l'autre sens de transfert, 74 autorise le passage de 4 vers 5 (C vers D) à travers 89; 5 = 24 . 4 alors que 90 est bloquée. Les signaux 3 et 5 ainsi obtenus sont actifs à l'état H afin de commandeur des drivers inverseurs (il est rappelé qu'au repos les lignes sont à l'état H ou Z).I1 est possible de commander directement des drivers non inverseurs en utilisant des portes NAND en lieu et place de 89 ET 90,mais avec la technologie utilisée qui sera décrite ci-apres (intégration descircuits~50 et 5I) il est préférable de prévoir le rajout d'un inverseur IOI en série avec chaque porte de sortie.Ainsi l'utilisateur peut choisir la polarité qui convient aux drivers qu'il veut utiliser. Cette partie du circuit comprise entre les quatre points d'entrée-sortie A , B , C , D et représentée sur la partie haute de la Figure 9 est suffisante pour faire fonctionner un prolongateur ou un commutateur d'une ligne d'un BUS du type TTL à Collecteur Cuvert.Elle correspond à la partie 50 du schéma de la FigureS Elle peut être intégrée seule à un ou plusieurs circuits identiques dans le module dont la technologie sera définie ci-apres. Pour les lignes du type à trois états, il faut ajouter à cela la logique de commande des circuits d'impédance (tristate) des émetteurs.L'ensemble constitue le CIRCUIT LOGIQUE DE TRANS FERT le plus complet représenté en 51 et objet de l'invention. I1 y a deux méthodes pour faire cette temporisation:utilisa- tion d'un monostable retriggerable représenté sur la figure 9 r ou d'un compteur et d'une horloge repésenté sur la figure 12. Ce complément de circuit s'ajoute au circuit décrit ci-avant et qui est intégralement conserve.Sur la Figure 9 il est représente sur la partie basse.Les Quatre liaisons electriques entre les deux parties sont represent'ées par les quatre lignes en trait discontinu. Le graphique de la Figure représente l'état des signaux vlec- triques intermédiaires relatifs à cette fonction de la figure G, Afin de mieux expliquer la phase de ces nouveaux signaux,la figure Il reprend les signaux de base déjà cités: I , 2 , 6 , 4 I9 et 24. Dans le cas de cette application,objet de 1 ' invention, le role des circuits tristate qui équipent les drivers est double: Pour les commutateurs1 un seul signal de commande par exemple 7 bloque ou autorise le fonctionnement de tous les drivers assocles à un même cable.Ce signal commande aussi l'ensemble des récepteurs associais à ce cable.1l provient d'un organe extérieur et constitue la commande électronique du commutateur. A A la fois pour le prolongateur,le commutateur et le convertis- seur,un circuit de commande automatique du circuit tristate doit être associé à la série de drivers dont le fonctionnement est autorisé. Selon l'invention, le circuit logique de transfert 51 ellabore, pour chaque ligne du BUS,le signal de commande automatique des circuits tristate de ses drivers associés. Dans la pratique, il existe quelques types de circuits intégrés contenant plusieurs drivers qui ont à la fois une commande commune et une commande individuelle réunies par des portes AND, par exemple le triple transceiver 75 ALS I7I.I1 suffit alors de réunir l'entrée commune au signal 7 et l'entrée individuelle au signal automatique issu de 51.Maîs peu de circuits transceivers existants sur le marché possèdent cette entrée individuelle. C'est pour éviter des portes AND intermédiaires, qui allongeraient le temps de propagation, que les signaux de commande déjà cités 7 ainsi que les autres équivalents entrent dans le circuit logique de transfert 5I.Celui-ci superpose au signal d'autorisation 7,le signal automatique afin de fournir un signal unique et complet par exernple I3 à chaque driver. I3 = 7 signal automatique = 7 . 24 . 29 Ce signal automatique est lié au sens de la transmission par le stgnal 24 déjà décrit et à une temporisation 29.Le role de la temporisation est le suivant: Lorsque les lignes qui encadrent le prolongateur, ou les lignes sur lesquelles le passage des informations est autorisa qui encadrent le commutateur, sont au repcs en attente d'une mission, pour chacune les deux drivers 1par exemple 65 et 70, doivent être n bloqués à l'état haute impédance Z.Quand un sîgal,caractèrîsé par le passage de la ligne à l'état L, arrive sur le récepteur 641voir le schéma S I40 de la Figure 7,sa sortie 2 passe de 1' état H à l'état L.Pour laisser transiter ce signal, le tristate du driver 70 commandé par I3 doit être instantanément débloqué. Si l'autorisation était donnée par 8 au lieu de 7 ,c'est I4 qui débloquerait le tristate de 72. Ce déblocage doit durer pendant tout le ternps que le signal 2 reste à l'état L et se poursuivre pendant un temps " t " apres la remontée de 2 à l'état H afin que la ligne réceptrice recopie correctement les changements d'état de la ligne émétrice. Sur le schéma de la figure 9: Le signal de temporisation 29 = I9 + 28 est obtenu au rnoyen de la porte OR 95 par la somme de deux signaux: I9 : signal déjà défini qui permet au tristate désigné de se débloquer instantanément dés l'apparition d'un signal sur la ligne et qui se maintient pendant les impulsions aller et retour 2 et 4. 28 qui est le signal temporisé.28 est issu de l'ensemble des trois portes rebouclées 92 , 93 , 94 et du réseau IOO constitué avec un condesateur, une résistance et une diode.L'ensemble joue le role d'un monostable retriggérable,c'est à dire qu'il peut être relancé pour produire une nouvelle impulsion de durée normale alors que la précédente n'est pas terminée.Ce monostable est commandé par le passage à l'état L du signal 25 = 2 + 4 c'est à dire à la fin de l'impulsion qui initialise le processus de transfert, qu'elle soit 2 ou 4, donc quel que soit le sens du transfert. Les front de rnontée de 25 font passer la sortie de la porte NAND 92 de l'état H à l'état L,ce qui produit la décharge du condensateur à travers la résistance et la diode.Donc,pendant l'impulsion positive de 25, le signal 26 pris entre le condensateur c et la résistance r est voisin de zéro volt.La diode ne sert qu'à éviter qu'il ne devienne trop négatif, ce qui nuirait au bon fonctionnement de la porte logique 93. Quand 25 passe à l'état L la sortie de 92 passe à état H et le condensateur se charge à travers la résistance avec la constante de temps r.c Cela induit sur la résistance une tension represente par le signal analogique 26.Sur le graphique de la Figure 11 son amplitude est agrandie afin de mieux la visualiser. Lorsque l'amplitude de cette tension est supérieure à la valeurVs des seuils du trigger de Schmitt 93 la sortie de celui-ci bascule pour fournir l'impulsion du monostable de durée t. La porte OR 94 permet de relancer un nouveau cycle si une nouvelle impulsion de donnée apparait avant la fin du temps t. n dans un train d'impulsions de données à cadence lente,chaimpulsion va déclencher l'ouverture puis la refermeture du tristate correspondant.Dans les circuits intégrés transceiver du commercele T ho temps de retard d'ouverture du tristate est en général plus grand que celui du passage de l'impulsion, mais cela n'est pas génant car à cadence lente, les impulsions sont assez larges:pour transferer dans l'appareil sans subir de distorsion apréciable. A cadence tres rapide sur ligne différentielle ,il y a tout intérêt et cela peut même être nécessaire que les circuits du r tistate du driver de sortie restent constamment débloqués pen- dant tout un train d'impulsion.C'est ce que fait l'ensemble constitué par le mono stable retriggérable et la porte OR 95 qui fournit le signal 29 maintenu à l'état H permettant au trisstate du driver de sortie d'être conducteur depuis le début X jusqu'à la fin Y de l'émission du train d'impulsions rapides. La costante de temps r.c est ajustée en conséquence. Lorsque le train est termino,l'impulsion du monostable retombe jusqu'à l'impulsion d'entrée suivante et la commande 29 d'ouverture du tristate se referme, au point Y sur la Figure II. L'ensemble des circuits de la ligne est alors revenu en position d'attente avec blocage des drivers.C'est la zone rnarquée de hachures sur le graphique de la Figure Il Les trains d'impulsions de données transférant dans le sens droite - gauche ou gauche - droite sur les schémas ne sont pas simultanés, mais successifs.Le circuit de temporisation unique est suffisant pour les deux sens de transfert du fait que le dit sens est fourni par ailleurs avec le signal 24 déj défini. C'est ce signal 2t donnant le sens instantané du transfert qui va diriger le signal de débloquage 29 vers le driver de sortie dans le cas du prolongateur et vers le driver de sortie qui est autorise par le signal venant de l'extérieur et déjà défini dans le cas du co-rEmutateur.ceci est réalise au moyen des portes AND à trois entrées de 96 à 99 et au dela s'il y a lieu.Par exexemple 97 fournit le signal I3 = 7 . 24 . 29 déjà défini et qui commande les circuits tristate du driver 70. I1 est possible de réaliser la même temporisation par un procédé purement logique qui remplace le circuit analogique constitué a par le monostable retriggérble décrit ci-avant.Le circuit comprend pour cela un compteur et une horloge.Le schéma de ce circuit est représenté sur la Figure I2 et les graphiques des signaux correspondant sur la figure 13. Un compteur à trois bits est largement suffisant pour réaliser l'ensemble des applications avec la précision nécessaire.Un compteur à deux bits (quatre états) peut être utilisé si l'imprécis sion sur la durée du premier état peut être jugée sans importance. Le type de compteur utilisé dans l'invention n'a aucune importance .11 lui faut seulement posséder: une entrée de remise à zéro: "CLEAR" . une entrée horloge: "CLOCK" . une o plusieurs des sorties binaires Q A r Q t qu ag I1 est précédé d'une porte AriD I2I qui autorise ou bloque les impulsions d'horloge IIO. Fonctionnement:le signal 19 issu de la porte 83 et déjà décrit met et maintient le compteur I20 à l'état zéro quand il est actif à l'état représenté H(High).La porte NAND I221chargêe de détecter l'un des huit états ciul a été choisi par exemple l'état 6 sans que cette valeur soit limitative,donne alors l'état H sur le signal I29 et autorise le passage des impulsions d'horloge à travers la porte AND I2I vers l'entrée horloge du compteur.Celui-ci ne compte que lorsque le signal I9 retombe.La porte NAND I22 va passer à l"état L et bloquer l'horloge lorsque l'état prusélec- tionné est atteint, et ceci jusqu'à la prochaine remise à zéro. Avec la présélection choisie le sgnal 129 prolonge donc le signal I9 d'un temps t' gal à une fraction d'intervalle d'horloge (incertitude sur l'instant d'arrive de la première impulsion) plus cinq intervalles complets.Le temps de déblocage total est donc : t = signal I9 actif 1 durée du comptage. Si une nouvelle inipulsion I9 apparaît pendant le comptage elle remet le compteur à zero pour un nouveau cycle complet. Donc le signal 129 obtenu avec le compteur est rigoureusement identique au signal 29 de la figure II obtenu avec le monostable et aura la même utilisation. Ici la durée t de la temporisation sera ajustée par la fréquence de l'horloge.Cette horloge pourra être constituée par un circuit à quartz unique faisant fonctionner l'ensemble des circuits 51 contenus sur la carte qui constitue le prolongateur ou le commutateur. Les deux descriptions de l'ensemble du circuit logique de transfert SI- sont réalisées en logique positive.Le fait de remplacer un signal par son inverse,donc le type de récepteur, de driver ou de portes internes au circuit 51 ne peut être considéré comme une différence par rapport à l'invention dans la mesure où les fonctions décrites sont les mêmes.Il en est de même des trois bistables SET-RESET et du monostable retriggerable qui peuvent être réalisés par d'autres circuits sans que cela ne présente aucun intérêt majeur pour réaliser leur fonction.Leur réalisation à l'aide de portes rebouclées entre elles plutot que l'emploi de circuits spécifiques se justifie dans la description ci-apres des réalisations pratiques. Réalisations pratiques des "prolongateurs actifs","commu- tateurs multidirectionnels" et" convertisseurs de ligne du type à collecteur ouvert en ligne à trois états" de cables BUS informatique à l'aide de transceivers appropriés et du "circuit logique de transfert" 51 commun à tous et faisant l'objet de 1'invention. Chacun de ces trois appareils utilise donc pour chaque ligne au BUS le même circuit central 51, ou 50 dans le cas simplifie où toutes les lignes sont à collecteur ouvert de part et d'autre, entouré de deux ou du nombre nécessaire de transceivers approprié chacun au type de ligne qu'il dessert. La fonction convertisseur de ligne sera fréquemment utilisée dans les commutateurs du fait que les interfaces d'entrée - sortie du périphérique rajout -euvent tre de type différent de celui de la ligne initiale. Quel que soit l'appareil réalisé, les fonctions du "circuit logique de transfert" décrites doivent être exécutées1 mais, dans le cas des BUS 'équipés de lignes différentielles à cadence rapîde1plusieurs méga-octets par seconde, ce circuit 5I réalise à partir d'éléments discrets présenterait un temps de transfert global trop important, compte tenu des temps de propagation TPHL et TpLH de chacun d'eux.En tenant compte des temps de propagation des récepteurs et des drivers, le temps de tra les technologies actuellement commercialisées il est difficile- ment possible d'installer sur les entrées-sorties de ces circuits les protections qui sont mises sur les transceivers.Par contre, dés que ces protections seront disponibles sur ce type de circuits EPLD ou autre1 l'ensemble constitue' par le circuit logique de transfert et ses transceivers associés sera program- me selon l'invention sur le même module. Autre forme de réalisation possible:rêalisation d'un cir cuit intégr~ TTL ou C 'S contenant à la fois les transceivers et tout ou partie des circuits du module 51.Cette solution pré- sente l'avantage de pouvoir réaliser un circuit compact contenant lui aussi tous les éléments du prolongateur ou du commu- tateur et ayant un temps de propagation TPHL excessivement court et répondant aux besoin des BUS encore plus rapides qui seront réalisés dans les années futures. Avec la technologie actuelle,le prolongateur ou le commutateur comprenant pour chaque ligne du BUS deux transceivers différentiels du commerce rnontés de part et d'autre du circuit logique de transfert 51 réalisé en technologie EPLD par exem- ple,le taux de transfert des informations sur le BUS peut atteindre 4,5 méga octets par seconde. Le même schéma 51 réalisé en technologie TTL , C MOS ou équivalente et incorporant dans le même circuit des transceivers rapides appropriés aux signaux se propageant sur les lignes à tres grande vitesse des BUS futurs1 permettra des taux de transfert atteignant plus de dix méga octets par seconde. L'appareil collet constituant un prolongateur ou un commune tateur de cable BUS informatique est constitué par une carte com- prenant autant d'ensembles "circuit 50 ou 51 associé à ses transceivers approprizs" qu'il y a de lignes dans le BUS,par exemple dix huit dans le cas du BUS de l'interface SCSI déjà cité.S'il y a lieu elle comporte aussi son horloge.Cette carte sera montez dans un boitier sur lequel seront placés les connecteurs standard qui -quipent le BUS et éventuellement les alimentations, les commandes etsignalisations. R E v E N D I C A T I O N S I - Dispositif électronique pour réaliser un prolongateur bidirectionnel actif (40) de cable BUS informatique, caractérisé nar le fait que,pour chaque ligne du BUS, il est constitué par la combinaison d'un "Circuit Logique de Transfert" (51) objet de l'invention reli à deux ensembles "R--cepteur-Emetteur de ligne" (64-65 et 7u-7I) de type connu,eux meme reliés aux ex tr2mités des deux cables à raccorder, ou à plusieurs ensembles récepteur-émetteur montées en parallèle autour des quatre signaux de base A,B,C,D et corzmandés séparément par un signal externe pour réaliser un commutateur multidirectionnel actif,le prolongateur ou le commutateur complet étant réalisé sur une carte comportant autant de fois la dite combinaison qu'il y a de lignes dans le BUo,un exemple d'application et ceci sans limitation étant réalisé sur le BUS de l'interface SCSI qui possède dix huit lignes donc dix huit fois le dispositif revendiqué et avec s'il y a lieu, soit l'horloge soit les circuits RC,cette carte est rnonte dans un boitier qui contient les connecteurs standards associés au BUS. 2 - Dispositif selon la revendication I caractérisé par le fait que le circuit logique de transfert (51) commun au prolongateur et au co.-E-autateur est symétrique, qu'il possède deux entrées A et C reliées aux sorties respectives des deux récepteurs ou aux deux points communs qui réunissent les sorties des deux groupes de récepteurs et deux sorties B et D reliées aux entrées des énetteurs ou aux deux points communs à ces entrées dans le cas du coenmutateur multidirectionnel;qu'il laisse passer les signaux utiles et bloque les signaux de retour émis par le récepteur situé en parallèle de l'émetteur de sortie,pour cela une porte (83) fournit le signal (I9) qui est l'enveloppe des deux signaux aller + retour quel que soit le sens de propagation,en même temps deux portes (80 et 8I) comparent la phase des signaux fournis pa- les deux récepteurs1 les signaux résultants (I7 et I8) sont contenus a l'intérieur de l'enveloppe en avance ou en retard l'un par rapport à l'autre selon le sens de propagation, commandent deux bîstables SET-RESET (8X et 85)remis à zéro par la chute du signal (19),deux portes (87 et 88)comparent les signaux de phase (I7 et I8) à l'état des dits bistables et les signaux qui en résultent (22 et 23) sont caractéristiques du sens de transfert de chaque impulsion de donnée et en phase avec leur front d'entrée, il y a une impulsion sur (22) quand le transfert doit se faire de A vers B tandis qu'elle est sur (23) pour le sens contraîre;enfin comme un message transmis sur le BUS comprend en génral des trains d'impulsions de données qui se suivent dans le même sens,l'infor- mation donnant le sens de propagation sera conservée pendant toute la durée du train et ne sera coFmutee qu'en cas de changement de sens, ce qui est réalisé à l'aide d'un bistable SET-RESET (86) mis dans un état par le signal (22) et basculé seulement quand apparaît un signal (23),le signal résultant (24) caractéristique du sens de propagation des trains d'informations de donnée et actif dans le sens A vers B est utilisé pour rendre passante la porte de sortie vers B (90) qui reçoit par ailleurs le signal à transférer venant de A, tandis que son inverse ( 24 ) commande en opposition la sortie vers D. 3 - Dispositif selon les revendications I et 2 caractérisé en ce que pour les lignes du type à trois états les signaux de commande externe du commutateur n'vagissent pas directement sur les émetteurs mais entrent à l'intérieur du circuit logique de transfert (51) qui les redistribue individuellement sur les commandes des circuits d'impédance de chaque émetteur apres les avoir traités par un circuit temporisé constitué au moyen d'un compteur binaire à deux ou trois bits,mis et maintenu à l'état zéro pendant que le signal (I9) déjà citn est actif,cornpte un signal d'horloge,se bloque quand le nombre présélectionné d'impulsions est atteint;Le sgnal(I29) issu de la porte de présélection (I22) est actif et débloque le circuit d'impédance, pendant un ternps t = signal I9 actif + durée du comptage, de l'émetteur devant conduire au moyen de l'une des portes AND à trois entrées qui se sélectionne automatiquement a l'aide des deux autres si gnaux l'un caractéristique du sens de transfert,l'autre des directions mises en service dans le cas du commutateur 4 - Dispositif selon la revendication 3 caractéris par le fait que le circuit de temporisation peut aussi être réalise à l'aide d'un monostable retriggerable constitué avec un réseau RC (ZOO) un trigger de Smitt (93) rebouclé à travers une porte (94) qui le rend retriggerable sur sa porte d'entrée (92) sollicitée par ailleurs chaque fois qu'une impulsion de donnée doit être transmise;l'impulsion fournie par le monostable s'ajoute au signal actif (I9) à l'aide d'une porte (95) qui délivre le signal ( 29 ) qui est actif pour débloquer le circuit dtirasé- dance de l'émetteur devant conduire pendant un temps: t = signal (19) actif + durée de l'impulsion du monostable 5 - Dispositif selon l'une ou l'autre des revendications précédentes caractérisé par le fait que le circuit logique de transfert (51) accepte îndiffêrenment des ensembles récepteuremetteur de ligne de type TTL à collecteur ouvert ou de lignes de type à trois états, il accepte aussi la libre combinaison des deux pour réaliser des convertisseurs de ligne de type TTL collecteur ouvert en ligne de type à trois états, precedentes 6 - Dispositif selon l'une quelconque des caractérisé en ce que le circuit logique de transfert" (51) est constitué uniquement a l'aide de portes logiques, ce qui permet de l'intégrer en Technologie de Logique Programmée telle que "EPLD" , "PAL" ou équivalent, ou bien en technologie TTL ou C MOS incorporant dans ce cas les ensembles récepteur-émetteur associés.