Brevet FR2684227A1 — publié le 19930528

"Dispositif de mémoire à semi-conducteurs à fonction d'auto- rafraîchissement à faible puissance électrique" La présente invention concerne un dispositif de mémoire à semi-conducteurs et, plus particulière- ment, un dispositif de mémoire à semi-conducteurs comportant des fonctions d'auto-rafraîchissement et de contre-polarisation. On effectue une opération d'auto-rafraîchis- sement pour protéger les données des cellules de mémoire d'un dispositif de mémoire à semi-conducteurs tel qu'une DRAM (mémoire vive dynamique) L'opération d'auto-rafraîchissement est destinée à régénérer l'information de toutes les cellules de mémoire en une période de temps donné, par utilisation d'un synchroniseur de rafraîchissement. Pendant l'opération d'auto-rafraîchissement, une opération normale de lecture/écriture est interrompue et le courant consommé pour effectuer l'opération d'auto-rafraîchissement est constitué d'un20 courant d'auto-rafraîchissement, d'un courant de contre- polarisation et du courant consommé dans le générateur de contre- polarisation. Le générateur de contre-polarisation détecte le niveau d'une tension de substrat présente (ou d'une tension de contre-polarisation) Les opérations d'un oscillateur et d'une pompe de charge sont commandées en fonction de la tension du substrat Tous les détails du générateur de contre-polarisation sont décrits dans le Brevet U S A No 4 771 290. Pendant ce temps, l'opération d'auto- rafraîchissement régénère l'information des cellules de mémoire en une période de temps donnée, suivant les opérations d'un synchroniseur de rafraîchissement et d'un compteur d'adresse du dispositif de mémoire à semi-conducteurs Pendant cette période, on coupe le circuit d'écriture des circuits périphériques des cellules de mémoire, et le compteur d'adresse commande une mémoire tampon d'adresse pour reprendre l'opération d'écriture lorsque l'opération de rafraîchissement est terminée, ce qui permet ainsi d'effectuer l'opération de rafraîchissement L'art antérieur concernant l'opération d'auto-rafraîchisse- ment est décrit dans les brevets U S A Nos. 4 809 233, 4 8 29 484 et 4 939 695. Comme décrit ci-dessus, l'opération d'auto- rafraîchissement et l'opération de contre-polarisation sont des moyens destinés à préserver les données des cellules de mémoire L'opération de contre- polarisation comporte une fonction consistant à maintenir toujours le potentiel électrique du substrat à un niveau donné, tandis que l'opération d'auto- rafraîchissement n'est effectuée que pendant une période de temps donnée pour protéger les données des cellules de mémoire Par suite, il est nécessaire de couper le générateur de contre-polarisation pendant l'opération d'auto-rafraîchissement Sinon, la puissance électrique est consommée inutilement pour effectuer l'opération de retenue des données dans le dispositif de mémoire à semi-conducteurs Un dispositif de mémoire à semi-conducteurs comportant ces fonctions est décrit dans le document ISSCC de IEE, pages 230-231, "DRAM à 38 nanosecondes et 4 Mb à Mode de Soutien de Batterie (BBU)" publié en Février 1990. La figure 1 représente une configuration d'un dispositif de mémoire à semi-conducteurs décrit dans le document ci-dessus On fait fonctionner un synchroniseur de rafraîchissement en recevant un signal CBR (cycle CAS avant RAS) dans un dispositif classique tel que celui illustré à la figure 1. Lorsque le synchroniseur de rafraîchissement fournit un signal présentant une période de 16 millisecondes à un circuit de commande de BBU, ce circuit de commande de BBU génère un signal de déclenchement de BBU Le BBU désigne un mode de soutien de batterie et constitue un mode de fonctionnement pendant lequel l'opération de retenue des données est effectuée dans un dispositif de mémoire à semi- conducteurs VLSI à faible consommation de puissance utilisé pour un ordinateur portable tel qu'un ordinateur personnel à dessus à recouvrement et à bloc-note fonctionnant sur batterie. Après la production du signal de déclenchement de BBU, le synchroniseur de rafraîchis- sement génère une impulsion d'horloge de 64 microsecondes de période, et le circuit de commande de BBU génère un signal de demande de rafraîchissement conformément à l'impulsion d'horloge Sous l'effet du signal de demande de rafraîchissement, on effectue l'opération de rafraîchissement en faisant fonctionner une commande de réseau à chaque période de 64 microsecondes. En se référant à la figure 2, le signal de demande de rafraîchissement du circuit de commande de BBU commande le fonctionnement d'un oscillateur utilisé pour le générateur de contre-polarisation. Pendant que le signal de demande de rafraîchissement se trouve dans l'état logique "bas" en partant d'un point de déclenchement vers le bas d'une première impulsion pour passer à un point de déclenchement vers le haut d'une impulsion suivante, c'est à dire pendant qu'on effectue l'opération de rafraîchissement, le signal de demande de rafraîchissement de l'état logique "bas" met hors service une porte NON-ET de l'oscillateur de manière à couper le générateur de contre-polarisation Comme décrit ci-dessus, le générateur de contre-polarisation est mis en service pendant que le signal de demande de rafraîchissement est déclenché, et n'est pas mis en service pendant que l'opération d'auto-rafraîchissement n'est pas effectuée En se référant aux figures 1 et 2, le signal de demande de rafraîchissement est généré de manière à présenter une période constante (ou une fréquence constante), par le synchroniseur de rafraîchissement représenté à la figure 1. Par exemple, la période de rafraîchissement qui est de 64 microsecondes dans la forme de réalisation ci-dessus, est déterminée par le nombre des compteurs binaires S'il est nécessaire qu'un utilisateur change la période de rafraîchissement pour obtenir une consommation de puissance optimale, il faut alors changer le nombre des compteurs binaires ce qui peut constituer un inconvénient. La présente invention a pour but de créer un dispositif de mémoire à semi-conducteurs destiné à consommer une puissance électrique optimale pendant une opération d'auto-rafraîchissement. Un autre but de la présente invention est de créer un dispositif de mémoire à semi-conducteurs comportant des fonctions d'autorafraîchissement et de contre-polarisation, ainsi qu'une fonction de sélection d'un signal de fréquence convenable et d'application de ce signal à un oscillateur de production d'une tension de contre-polarisation pendant l'opération d'auto-rafraîchissement. A cet effet, la présente invention concerne un dispositif de mémoire à semi-conducteurs, dispositif caractérisé en ce qu'il comprend: des moyens destinés à générer une impulsion d'horloge de rafraîchissement; des moyens de compteur destinés à générer le nombre voulu de signaux présentant des fréquences mutuellement différentes, en réponse à l'impulsion d'horloge de rafraîchissement; des moyens destinés à générer un signal de déclenchement d'autorafraîchissement suivant le signal de sortie des moyens de compteur; des moyens destinés à générer une impulsion d'horloge de commande de contre-polarisation, ces moyens comprenant un premier sélecteur, un second sélecteur et un troisième sélecteur parmi lesquels le troisième sélecteur sélectionne l'un des signaux émis par les moyens de compteur en réponse au signal de sortie du premier sélecteur et du second sélecteur; des moyens destinés à générer une tension de contre-polarisation, ces moyens comportant un oscillateur et un circuit de détection de tension de contre-polarisation; des moyens de sélection destinés à recevoir le signal de sortie du circuit de détection de tension de contre polarisation, et à transmettre ce signal de sortie à l'oscillateur en réponse au signal de déclenchement de rafraîchissement; et des moyens de commande de pilote destinés à recevoir le signal de sortie de l'oscillateur et l'impulsion d'horloge de commande de contre- polarisation. Selon une autre caractéristique de l'invention, le premier sélecteur et le second sélecteur comprennent un certain nombre de fusibles. Pour une meilleure compréhension de l'invention et de la manière de la mettre en oeuvre, on se référera maintenant, à titre d'exemple, aux dessins schématiques ci-joints dans lesquels: la figure 1 est un schéma par blocs d'un dispositif de mémoire à semi-conducteurs comportant une fonction d'auto- rafraîchissement classique; la figure 2 représente un générateur de contre-polarisation tel que celui utilisé à la figure 1; la figure 3 est un schéma par blocs d'un dispositif de mémoire à semi-conducteurs selon la présente invention; la figure 4 représente une forme préférée de réalisation d'un générateur d'horloge de commande de VBB tel que celui utilisé à la figure 3; la figure 5 représente une forme préférée de réalisation d'un circuit de déclenchement de rafraîchissement tel que celui utilisé à la figure 3; la figure 6 est un schéma de circuit d'un générateur de contre-polarisation selon la présente invention; et la figure 7 est un diagramme des temps de synchronisation selon la présente invention. La figure 3 illustre une configuration d'un dispositif de mémoire à semiconducteurs selon la présente invention On remarquera que la présente invention est appliquée à un dispositif de mémoire tel qu'une mémoire vive dynamique et une mémoire vive pseudo-statique adoptant une fonction d'auto- rafraîchissement En se référant à la figure 3, un réseau de cellules de mémoire 100, un décodeur de rangée 140, un décodeur de colonne 160, une mémoire tampon d'adresse de rangée 120, une mémoire tampon d'adresse de colonne 180, un multiplexeur d'adresse , un amplificateur de détection 150, un circuit d'entrée/sortie de données 170 et un circuit de commande de puce 110, sont les éléments les plus fondamentaux pour construire un dispositif de mémoire à semi-conducteurs. Un dispositif d'auto-rafraîchissement 200 comporte un synchroniseur de rafraîchissement 230, un compteur binaire 250, un circuit de déclenchement de rafraîchissement 240, un circuit de détection/commande de rafraîchissement 210 et un compteur d'adresse 220. Un générateur de contre-polarisation 300 comporte un circuit de sélection 350, un oscillateur 310, un circuit de commande de pilote 360, un pilote 320, une pompe de charge 330 et un circuit de détection de tension de contre-polarisation 340 Un circuit générateur d'horloge de commande de contre- polarisation 400 reçoit des signaux QO, Qi, Q 2, Q 3 de fréquences mutuellement différentes émises par le compteur binaire 250, et transmet l'impulsion d'horloge de commande de contre-polarisation CLKBB au circuit de commande de pilote 360 du générateur de contre- polarisation 300 Le circuit de détection/commande de rafraîchissement 210 transmet un signal de commande de rafraîchissement O RFH au comp- teur d'adresse 220 en réponse à un signal de déclen- chement de puce CE reçu dans le circuit de commande de puce 110 Le compteur d'adresse 220 génère une adresse interne en réponse au signal O RFH et la transmet à la mémoire tampon d'adresse 1209 de manière à effectuer une opération d'adressage pour l'opération d'auto- rafraîchissement Le synchroniseur de rafraîchissement 230 fournit une impulsion d'horloge de rafraîchisse- ment RFCLK de période donnée au compteur binaire 250 et ce compteur binaire 250 fournit les signaux QO, Q 1, Q 2, Q 3 au circuit de détection/commande de rafraîchis- sement 210 et au circuit de déclenchement de rafraîchissement 240. On remarquera que le compteur binaire 240 est réalisé de la même manière que le compteur binaire représenté à la figure 1 Par suite, le groupe des signaux QO à Q 3 peut être obtenu en divisant séquentiellement par 2 la fréquence de l'un donné des signaux précédents, c'est à dire QO à Q 2 Par exemple, le signal Q 3 est obtenu en divisant par 2 la fréquence de son signal précédent Q 2 Pendant ce temps, le signal Q 2 est obtenu en divisant par 2 la fréquence de son signal précédent Q 1, tandis que le signal Qi est obtenu en divisant par 2 la fréquence de son signal précédent QO. Le circuit de déclenchement de rafraîchissement 240 reçoit un signal Q 3 du compteur binaire 250 et transmet un signal de déclenchement d'auto-rafraîchissement SRFEB au circuit de sélection 350 en réponse au signal RFH et au signal CE On décrira ci-après les détails de la configuration et du fonctionnement du circuit de déclenchement de rafraîchissement 240 et du circuit générateur d'horloge de commande de contre-polarisation 400 On décrit le générateur de contre-polarisation 300 comportant un oscillateur 310, un pilote 320 et une pompe de charge 330 du Brevet U S A indiqué ci- dessus Cependant, le circuit de commande de pilote 360 est l'élément nécessaire pour atteindre le but de la présente invention De plus, le procédé de branchement de l'oscillateur 310 au circuit de détection de tension de contre-polarisation 340 est différent du branchement classique, c'est à dire qu'on ne forme pas de chemin de rétroaction entre le circuit de détection de tension de contre- polarisation 340 et l'oscillateur 310, mais qu'on forme un chemin de rétroaction entre le circuit de détection de tension de contre- polarisation 340 et le circuit de sélection 500. La figure 4 illustre une forme de réalisation du circuit générateur d'horloge de commande de contre-polarisation 400 représenté à la figure 3 Lorsque la tension de source Vcc monte au- dessus du niveau donné, on constate en se référant à la figure 4, que le signal de tension Vcc H se trouve au niveau logique "haut" Le circuit générateur d'horloge de commande de contre-polarisation 400 comporte un premier sélecteur 420 et un second sélecteur 430 destinés à déterminer un niveau logique en utilisant un fusible, ainsi qu'un troisième sélecteur 440 destiné à sélectionner l'un des signaux QO, Q 1, Q 2, Q 3 émis par le compteur binaire 250 en réponse aux signaux de sortie du premier sélecteur 420 et du second sélecteur 430. Le premier sélecteur 420 comporte un transistor PMOS 421 dont la borne de grille reçoit le signal de tension Vcc H et dont la borne de source reçoit la tension de source Vcc, un premier noeud 401 branché entre une borne de drain du transistor PMOS 421 et la terre Vss, un second noeud 403, un premier fusible F 1 branché en série entre le premier noeud 401 et la terre Vss, un transistor NMOS 422 branché en série entre le premier fusible Fl et la terre Vss, un premier loquet Ll branché entre le premier noeud 401 et le second noeud 403, et un inverseur 424 destiné à inverser la tension du second noeud 403 Le second sélecteur 430 comporte un transistor PMOS 431, un troisième noeud 402, un second fusible F 2, un transistor NMOS 432, un second loquet 433, un quatrième noeud 404 et un inverseur 434, tous ces éléments étant branchés de la même manière que dans le premier sélecteur 420 Le troisième sélecteur 440 reçoit les signaux de sortie du premier sélecteur 420 et du second sélecteur 430, ainsi que les signaux QO, Qi, Q 2, Q 3 émis par le compteur binaire 250 représenté à la figure 3, par l'intermédiaire de quatre portes NON-ET 441 à 444 La porte NON-ET 445 reçoit le signaux de sortie des portes NON-ET 441, 442, tandis que la porte NON-ET 446 reçoit les signaux de sortie des portes NON-ET 443, 444 Une porte NON-ET 447 reçoit les signaux de sortie des portes NON-ET 445, 446, et génère l'impulsion CLKBB par l'intermédiaire d'une mémoire tampon 448. En se référant à la figure 5, les signaux Q 3 et RFH son inversés et transmis à un loquet 241 Le signal de sortie du loquet 241 est inversé et reçu dans une porte NON-ET 242 en même temps que le signal CE, puis le signal de sortie inversé de la porte NON- ET 242 est généré pour former le signal SRFEB de manière à commander le circuit de sélection 450 du générateur de contre-polarisation 300. En se référant à la figure 6, le circuit de sélection 350 comporte une porte NON-OU 351 destinée à recevoir le signal de détection de niveau de contre- polarisation généré dans le circuit de détection de niveau de contrepolarisation 340, et le signal SRFEB du circuit de déclenchement de rafraîchissement 240. Le signal de sortie de la porte NON-OU 351 est transmis à l'oscillateur 310. L'oscillateur 310 est commandé par une opération d'allumage complémentaire d'un transistor il PMOS 315 et d'un transistor NMOS 316 Lorsque le transistor NMOS 315 est allumé, le potentiel électrique du noeud de sortie 318 oscille entre un état logique "bas" et un état logique "haut" Sinon, l'oscillateur 310 est coupé Un circuit de commande de pilote 360 comporte une porte NON-ET 361 destinée à recevoir le signal de sortie de l'oscillateur 310 et l'impulsion CLKBB. On décrira plus spécialement ci-après le fonctionnement selon la présente invention en se référant aux figures 3 à 7. Lorsque le signal CE est coupé dans un état logique "haut", le signal RFH est déclenché Le syn- chroniseur de rafraîchissement 230 génère l'impulsion RFCLK de période donnée, et le compteur binaire 250 recevant l'impulsion RFCLK génère les signaux QO, Q 1, Q 2, Q 3 de fréquences mutuellement différentes Par exemple, l'impulsion RFCLK présente une période de 1 microseconde, tandis que les signaux QO, Q 1, Q 2, Q 3 présentent respectivement des périodes de 2 microsecondes, 4 microsecondes, 8 microsecondes et 16 microsecondes. Lorsque le signal Q 3 est déclenché, le loquet 241 du circuit de déclenchement de rafraîchissement 240 reçoit un signal Q 3 inverse. Pendant l'opération de rafraîchissement, le signal RFH se trouve dans l'état logique "bas" et le signal CE se trouve dans l'état logique "haut" de sorte que le signal SREEB se trouve dans l'état logique "haut". Lorsque l'opération de rafraîchissement est coupée, c'est-à-dire lorsque le signal RFH se trouve dans l'état logique "haut" tandis que le signal SRFEB est coupé dans un état logique "bas", l'opération d'auto- rafraîchissement est coupée Par suite, le signal de sortie de la porte NON-OU 351 du circuit de sélection 350 représente une tension de contre-polarisation présente détectée par le circuit de détection de tension de contre-polarisation 340 Lorsque le signal SRFEB se trouve dans l'état logique "haut" de sorte que la porte NON-OU 351 fournit en sortie un état logique "bas", le transistor PMOS 311 est allumé et l'oscillateur 310 ne fonctionne pas. Dans le circuit générateur d'horloge de commande de contre-polarisation 400 représenté à la figure 4, le potentiel électrique du second noeud 403 se trouve dans un état logique "bas" lorsque le premier fusible FI est coupé, et le potentiel électrique du quatrième noeud 404 se trouve dans un état logique "bas" lorsque le second fusible F 2 est coupé Selon les états de branchement/débranchement des fusibles F 1, F 2, on sélectionne l'un des signaux CLKBB présentant quatre fréquences différentes. Lorsque Fl et F 2 sont tous deux coupés, un signal Q 3 inversé est transmis comme signal CLKBB, de sorte que ce signal CLKBB et le signal Q 3 sont à la même fréquence Lorsque F 1 et F 2 sont tous deux branchés, un signal Q 3 inversé est transmis comme signal CLKBB. D'autre part, lorsque seul F 1 ou F 2 est coupé, un signal Ql inversé ou un signal Q 2 inversé est transmis comme signal CLKBB. En se référant à la figure 6, lorsque le signal SRFEB est déclenché dans l'état logique "haut", le transistor PMOS 311 de l'oscillateur 310 est allumé de sorte que le potentiel électrique du noeud 318 se trouve dans l'état logique "haut" Par suite, le signal de sortie de la porte NON-ET 361 du circuit de commande de pilote 360 est déterminé par le signal CLKBB dont la fréquence est définie par le branchement/débranchement des fusibles F 1, F 2. Bien qu'on utilise des fusibles pour régler la fréquence du signal CLKBB dans la présente forme de réalisation de l'invention, on pourrait également utiliser un élément de mémoire programmable non volatile Le circuit de sélection 350 et le circuit de commande de pilote 360 sont réalisés de façon très simple dans la présente forme de réalisation de l'invention, mais on comprendra facilement que ces circuits peuvent également être réalisés sous une forme de n'importe quel autre type, sans sortir de l'esprit et du cadre de l'invention. Comme la présente invention concerne un dispositif de mémoire à semi-conducteurs comportant une opération d'auto-rafraîchissement et une opération de contre-polarisation, ce dispositif peut être appliqué d'une façon générale à une mémoire vive dynamique, à une mémoire vive pseudo-statique et à un dispositif de mémoire d'un ordinateur personnel portable fonctionnant sur batterie. En conclusion, la présente invention réduit la consommation de puissance électrique pour retenir une donnée, et commande un générateur de contre- polarisation à une fréquence optimale dans un dispositif de mémoire à semi-conducteurs, en fournissant une horloge de commande de contre- polarisation de fréquence optimale à un générateur de contrepolarisation, suivant l'état d'une opération d'auto-rafraîchissement. R E V E N D I C A T I O N S 1) Dispositif de mémoire à semi- conducteurs, dispositif caractérisé en ce qu'il comprend: des moyens destinés à générer une impulsion d'horloge de rafraîchissement; des moyens de compteur destinés à générer le nombre voulu de signaux présentant des fréquences mutuellement différentes, en réponse à l'impulsion d'horloge de rafraîchissement; des moyens destinés à générer un signal de déclenchement d'auto-rafraîchissement suivant le signal de sortie des moyens de compteur; des moyens destinés à générer une impulsion d'horloge de commande de contre- polarisation ( 400), ces moyens comprenant un premier sélecteur ( 420), un second sélecteur ( 430) et un troisième sélecteur ( 440) parmi lesquels le troisième sélecteur sélectionne l'un des signaux émis par les moyens de compteur ( 250) en réponse au signal de sortie du premier sélecteur ( 420) et du second sélecteur ( 430); des moyens destinés à générer une tension de contre-polarisation, ces moyens comportant un oscillateur et un circuit de détection de tension de contre-polarisation; des moyens de sélection destinés à recevoir le signal de sortie du circuit de détection de tension de contre polarisation, et à transmettre ce signal de sortie à l'oscillateur en réponse au signal de déclenchement de rafraîchissement; et des moyens de commande de pilote destinés à recevoir le signal de sortie de l'oscillateur et l'impulsion d'horloge de commande de contre- polarisation. ) Dispositif de mémoire à semi-conducteurs selon la revendication 1, caractérisé en ce que le premier sélecteur et le second sélecteur comprennent un certain nombre de fusibles.