Brevet FR2677201A1 — publié le 19921204

Agencement de commande de mémoire tampon de commutateur temporel L'invention concerne un agencement de commande pour mémoire tampon de commutateur temporel desservant des voies entrantes et des voies sortantes dont les nombres respectifs diffèrent. La mémoire tampon d'un commutateur temporel est classiquement organisée pour assurer un même nombre déterminé de commutations successives entre un certain nombre de voies temporelles entrantes et un certain nombre de voies temporelles sortantes au cours de trames successives qui, de même durée, sont subdivisées en autant d'intervalles égaux de temps chacune, et au rythme usuel d'une commutation entre une voie entrante et une voie sortante par intervalle de temps de trame. A cet effet, la mémoire tampon d'un commutateur dispose d'un nombre d'emplacements distincts de mémoire au moins égal au nombre "n" de commutations à effectuer à chaque trame. Chaque emplacement est conçu pour pouvoir temporairement stocker un mot provenant d'une voie entrante. L'écriture de mots, en provenance de voies entrante, en mémoire tampon s'effectue à des emplacements individuellement adressables de la mémoire tampon, au rythme usuel d'au plus un mot en provenance d'une voie par intervalle de temps de trame, la mémoire comportant donc "n" adresses différentes d'emplacement. Lorsque le nombre de voies entrantes susceptibles d'accéder à une mémoire tampon dans un commutateur temporel donné est égal au nombre de voies sortantes accessibles depuis cette mémoire, il est classique d'adresser la mémoire tampon en écriture à l'aide d'un compteur fournissant une adresse d'emplacement différente pour chacun des intervalles de temps d'une trame, cette adresse restant identique pour les intervalles de même rang au cours de des trames successives. Une mémoire de commande en lecture est alors associée à la mémoire tampon, elle est lue au même rythme que cette dernière de manière à adresser un des emplacements de mémoire tampon à chaque intervalle de temps et par conséquent à occasionner la transmission du mot contenu à cet emplacement sur une des voies temporelles sortantes. Cette mémoire de commande en lecture doit alors normalement disposer aussi d'au moins "n" emplacements individuels de stockage d'adresse d'emplacements en mémoire tampon. De manière connue les adressages en écriture et en lecture d'une mémoire tampon peuvent aussi être obtenus par inversion du dispositif décrit ci-dessus, une mémoire de commande étant prévue pour l'adressage en écriture et un compteur pour l'adressage en lecture. Il est également connu de disposer de deux mémoires l'une pour l'adressage en écriture de la mémoire tampon et l'autre pour l'adressage en lecture, notamment lorsque le nombre réel "m" de voies susceptibles d'être desservies en entrée ou en sortie de mémoire tampon diffère du nombre de voies réellement commutées, une concentration ou une déconcentration étant par exemple prévue au niveau du commutateur temporel respectivement en amont ou en aval de la mémoire tampon. Dans ces derniers cas, l'une des mémoires de commande doit disposer d'un nombre d'emplacements individuels de stockage d'adresses correspondant normalement au nombre réel "m" de voies qui est le plus grand, ce qui peut être prohibitif lorsque ce nombre est lui-même grand. L'invention propose donc un agencement de commande, pour mémoire tampon de commutateur temporel destiné à commuter des voies entrantes de liaison et des voies sortantes de liaison dont les nombres respectifs diffèrent, doté d'un microcontrôleur associé à une base de temps placée sous le contrôle d'un système d'horloge externe régissant les différentes trames temporelles en vigueur sur les liaisons reliées au commutateur. Cet agencement dispose aussi d'au moins une mémoire de commande pour l'écriture ou pour la lecture, en mémoire tampon, des modules d'information numérique à transmettre des voies temporelles entrantes vers les voies temporelles sortantes. Selon une caractéristique de l'invention, cet agencement comporte une mémoire de commande, de type à adressage par son contenu, disposant d'un nombre d'emplacements de stockage d'informations d'adresse de voie, correspondant au nombre de voies sortantes ou entrantes qui est le plus faible, pour stocker les adresses de voie, choisies parmi celles en nombre le plus grand, qui correspondent à des voies à commuter avec des voies choisies parmi celles en nombre le plus petit. Cette mémoire compare les informations d'adresse de voie qu'elle stocke avec chacune des informations d'adresse de voie en nombre le plus grand qui lui sont successivement transmises en totalité au cours de chaque trame temporelle. L'invention, ses caractéristiques et ses avantages sont précisés dans la description qui suit, en liaison avec les figures répertoriées ci-dessous. La figure unique présente un schéma d'un agencement de commande de mémoire tampon de commutateur temporel selon l'invention. Le commutateur temporel 1, présenté en figure 1, est supposé destiné à permettre la mise en communication d'un nombre donné "m" de voies temporelles unitaires, ici supposees transmises par une liaison multiplexe temporelle d'entrée 2, avec un nombre donné "p" de voies temporelles unitaires supposées transmises par une liaison multiplexe temporelle de sortie 3, dans le cadre d'un réseau temporel. Chaque voie temporelle unitaire dispose d'un intervalle de temps au cours de chacune des trames successives sur la liaison multiplexe 2 ou 3 qui la supporte. Cet intervalle de temps garde usuellement le même rang au cours des trames successives pour une même voie et permet la transmission d'un module d'information numérique, qui se présente par exemple sous la forme d'un octet. Une même durée de trame de base étant classiquement choisie pour un réseau temporel donné, il est cependant possible de disposer de trames qui, pour des liaisons différentes, ont des structures différentes et par exemple des nombres d'intervalles de temps, donc des nombres de voies, par trame différents. Dans l'exemple ici envisagé le nombre "m" de voies temporelles en entrée de commutateur temporel 1, soit ici sur la liaison d'entrée 2 est supposé nettement plus grand que le nombre "p" de voies en sortie de commutateur ici sur la liaison de sortie 3, "m" étant par exemple égal à 4096 alors que "p" est égal à 128. Le nombre "n" de commutations que doit pouvoir effectuer le commutateur temporel 1 entre des voies temporelles entrantes et sortantes à chaque trame implique donc qu'il dispose d'une mémoire tampon de commutation, ici référencée 4, comportant au moins un nombre "n" d'emplacements distincts de mémoire destinés chacun au stockage temporaire d'au moins un module d'information numérique, tel que par exemple un octet. Le nombre "n" doit préférablement être au moins égal au plus petit des deux nombres "m" et "p", soit à "p" dans l'exemple proposé. Pour des raisons de gain de place et de coût, on cherche généralement à réduire au minimum le nombre d'emplacements en mémoire et leur taille au strict nécessaire pour un commutateur donné. L'affectation d'un emplacement en mémoire tampon pour écriture à une voie temporelle entrante peut éventuellement s'effectuer par adressage cyclique fixe, lorsque le nombre "m" de voies entrantes est au plus égal au nombre de commutations possibles par trame, l'adressage pouvant alors être réalisé au moyen d'un compteur d'une base de temps 5, recevant des signaux en provenance d'un système d'horloge du réseau temporel, via une liaison référencée H, comme il est connu. Dans d'autres cas et notamment dans la réalisation envisagée où le nombre "m" de voies entrantes est grand, il est prévu une mémoire de commande 6 qui permet d'affecter chacun des "n" emplacements en mémoire tampon 4 à une parmi "n" des "p" voies entrantes en fonction des besoins présents. Cette mémoire de commande 6 est classiquement lue au même rythme que la mémoire tampon 4 sous le contrôle de la base de temps 5 à laquelle elle est reliée par une liaison d'horloge référencée "Cl". L'adressage en lecture de la mémoire tampon 2 est lui aussi susceptible de s'effectuer de manière cyclique au rythme prévu pour la mémoire tampon 4, sous l'action d'un compteur, par exemple supposé inclus dans la base de temps 5, qui fournit la suite des adresses d'emplacement de mémoire tampon à lire, notamment si une mémoire de commande en écriture 6 est associée à la mémoire tampon 4, dans l'agencement de commande de cette dernière. Dans l'exemple envisagé, l'adressage en lecture de la mémoire tampon 2 est prévu pour s'effectuer sous le contrôle d'une mémoire de commande 7 comportant au moins "p" emplacements d'adresse individuelle d'emplacement de mémoire tampon. La mémoire de commande 7 comporte ici un nombre "p" d'emplacements égal au nombre "n" d'emplacements en mémoire tampon 4, chaque emplacement est susceptible de recevoir une information numérique d'adresse de voie sortante en mémoire tampon fournie soit par un microcontrôleur 8 d'un marqueur du commutateur temporel 1, soit par un compteur non représenté de ce marqueur, via une liaison 9 et en fonction des besoins. Chaque information numérique d'adresse correspond classiquement au numéro de rang de l'intervalle de temps de la voie dans la trame en sortie de mémoire de tampon 4. La lecture de ces informations d'adresse s'effectue au même rythme que celle de la mémoire tampon 4, sous le contrôle de la base de temps 5 qui fournit cycliquement la suite d'adresses à lire en mémoire de commande 7, par exemple par l'intermédiaire d'un compteur non représenté et via une liaison 10, ainsi que des signaux de contrôle, via la liaison d'horloge "Cl". Un décodeur il reçoit successivement les adresses fournies par la mémoire de commande 7 et déduit de chacune une commande de lecture d'emplacement en mémoire tampon 4, via des liaisons individuelles de commande en écriture telles que rO, rl...rn. Dans la réalisation proposée, la mémoire de commande 6 en écriture de mémoire tampon est constituée par une mémoire de type à adressage par son contenu. Cette mémoire de commande 6 comporte donc une unité de mémoire, proprement dite, 12 associée à une pluralité de comparateurs 13. L'unité de mémoire 6 comporte un nombre d'emplacements de stockage qui est choisi égal au nombre de voies susceptibles d'être successivement commutées par la mémoire tampon 2 au cours d'un trame c'est-à-dire au nombre "n" considéré ci-dessus, ce nombre étant ici égal au nombre "p" de voies sortantes et très inférieur au nombre "m" de voies entrantes du commutateur considéré. Chaque emplacement de stockage en unité de mémoire 6 est susceptible de recevoir un information numérique d'adresse de voie entrante qui, dans l'exemple proposé, lui est fournie par le microcontrôleur 8, via la liaison 9, en fonction des besoins. Chaque information numérique d'adresse correspond au numéro de rang d'un intervalle de temps de voie dans la trame en vigueur sur la liaison d'entrée 2, dans l'exemple choisi. L'unité de mémoire 12 reçoit lui aussi de la base de temps 5, via la liaison d'horloge "C1", les signaux de contrôle en temps qui lui sont nécessaires. Chaque emplacement de stockage est relié à une entrée d'un comparateur 13 qui lui est propre et dont une seconde entrée est reliée à une liaison 14 à laquelle toutes les secondes entrées de comparateurs 13 sont reliées en parallèle. Dans l'exemple envisagé, chaque emplacement est dimensionné pour stocker une information numérique dont la dimension est au moins égale à celle d'une adresse de voie temporelle entrante, soit au moins douze bits pour 4096 voies. La liaison 14 transmet successivement les "m" informations numériques d'adresse de voies entrantes à chaque trame, ces informations lui étant fournies par la base de temps 5, via un compteur non représenté. Chaque comparateur 13 compare le contenu de l'emplacement de l'élément de mémoire 12 auquel il est relié avec chacune des informations d'adresse successivement transmises par la liaison 14 de manière à produire une commande d'écriture en un emplacement déterminé de mémoire tampon 4, via une liaison individuelle de commande en écriture, telle que wO, wl, ... .won. Le commutateur temporel 1 présenté permet donc de commuter au cours d'une trame un nombre "n" de modules d'information numérique choisi parmi les "p" modules apparaissant successivement sur la liaison d'entrée 2 pendant la durée de cette trame, afin de sélectivement les transmettre par les voies de la liaison de sortie 3. Le microcontrôleur 8 inscrit dans les emplacements de l'unité de mémoire 6, les informations numériques correspondant aux intervalles de temps des voies temporelles entrantes dont les modules d'information numérique sont à commuter par l'intermédiaire de la mémoire tampon 4, de manière à déclencher l'écriture des modules apparaissant à chaque trame sur la liaison d'entrée 2 dans les emplacements respectifs qui leur sont réservés dans cette mémoire tampon, lorsque le numéro d'intervalle de temps indiqué transmis par la liaison 14 correspond à au moins l'une des informations numériques d'adresse enregistrées dans l'unité de mémoire 12. I1 est donc possible de transmettre un même module par plusieurs voies temporelles de la liaison de sortie 3 en inscrivant la même information numérique d'adresse dans plusieurs emplacements de l'unité de mémoire 12, de manière que plusieurs comparateurs soient aptes à simultanément reconnaître l'intervalle de temps de voie en entrée de ce module et à entraîner l'inscription simultanée de ce module en autant d'emplacements de stockage en mémoire tampon 4 correspondant chacun à une intervalle différent de temps de voie de trame sur la liaison de sortie 3. I1 est aussi possible d'exploiter une mémoire adressable par son contenu, telle qu'évoquée ci-dessus, en tant que mémoire de commande en lecture d'une mémoire tampon de commutation d'un commutateur temporel, si besoin est, l'organisation des mémoires de commande d'écriture et de lecture, telle que définie plus haut, étant alors par exemple inversée. REVENDICATIONS 1/ Agencement de commande pour mémoire tampon (4) de commutateur temporel (1) destiné à commuter des voies entrantes de liaison et des voies sortantes de liaison dont les nombres respectifs diffèrent, doté d'un microcontrôleur (8) associé à une base de temps (5), placée sous le contrôle d'un système d'horloge externe régissant les différentes trames temporelles en vigueur sur les liaisons (2, 3) reliées au commutateur et d'au moins une mémoire de commande (6 ou 7) pour l'écriture ou pour la lecture en mémoire tampon des modules d'information numérique à transmettre des voies temporelles entrantes vers les voies temporelles sortantes, caractérisé en ce qu'il comporte une mémoire de commande (6), de type à adressage par son contenu, disposant d'un nombre d'emplacements de stockage d'informations d'adresse de voie, correspondant au nombre de voies entrantes ou sortantes qui est le plus faible, pour stocker les adresses de voie, choisies parmi celles en nombre le plus grand, qui correspondent à des voies à commuter avec des voies choisies parmi celles en nombre le plus petit et en ce que cette mémoire compare les informations d'adresse de voie qu'elle stocke avec chacune des informations d'adresse de voie en nombre le plus grand qui lui sont successivement transmises en totalité au cours de chaque trame temporelle. 2/ Agencement de commande selon la revendication 1, pour mémoire tampon (4) de commutateur temporel (1), caractérisé en ce qu'il comporte une mémoire de commande (6) du type à adressage par le contenu qui comporte un nombre d'emplacements de stockage égal au nombre de voies temporelles commutées en sortie par la mémoire tampon du commutateur, la dite mémoire étant écrite par le microcontrôleur (8) supervisant le commutateur et étant lue à partir des informations numériques d'adresse de voies entrantes fournies par la base de temps (5) associée. 3/ Agencement de commande selon la revendication 1, pour mémoire tampon (4) de commutateur temporel (1), caractérisé en ce qu'il comporte une mémoire de commande (6) du type à adressage par le contenu qui comporte un nombre d'emplacements de stockage égal au nombre de voies temporelles commutées en sortie par la mémoire tampon du commutateur, chaque emplacement étant dimensionné pour stocker une information numérique dont la dimension est au moins égale à celle d'une adresse de voie temporelle pour une voie choisie parmi celles dont le nombre est le plus grand.