Brevet FR2664077A1 — publié le 19920103

Dispositif de télégestion d'une pluralité de sous-ensembles électroniques. L'invention concerne un dispositif de télégestion d'une pluralité de sous-ensembles électroniques, telles que des platines constituant une station d'émission-réception de faisceaux hertziens. Chaque platine remplit une fonction : modulateur; démodulateur; codeur-décodeur; etc. Les platines sont rassemblées dans un ou plusieurs tiroirs et sont interconnectées par un ou plusieurs fonds de panier. Chaque platine est commandée par un micro-contrôleur en fonction d'un programme contenu dans une mémoire de programme, et en fonction d'ordres donnés par des commutateurs situés sur un bandeau à une extrémité de la platine. Ce bandeau comporte en outre des voyants et des afficheurs. Les micro-contrôleurs de toutes les platines d'une station échangent des signaux par des lignes situées sur les fonds de panier, chaque ligne étant spécifique à un signal. Classiquement, la gestion d'une pluralité de sous-ensembles de ce type, pour exploiter ces sous-ensembles ou pour vérifier leur bon fonctionnement, est effectuée par un opérateur au moyen de commutateurs, de voyants, et d' afficheurs que comportent ces sous-ensembles. Par conséquent, les opérations d'exploitation et de maintenance nécessitent la présence d'un opérateur et prennent un certain temps. Pour réaliser une exploitation à distance ou un test automatique, il est envisageable d'utiliser un dispositif comportant une liaison série asynchrone, conforme à la norme RS232C, vers chaque sous-ensemble; un commutateur de lignes, pour sélectionner l'une de ces liaisons à chaque instant; et un micro-ordinateur relié à ce commutateur de lignes, et le commandant en fonction d'un programme d'exploitation ou de test. Ce dispositif aurait pour inconvénients de nécessiter un grand nombre de contacts supplémentaires sur les fonds de panier, puisque le nombre de liaisons serait égal au nombre de sous-ensembles; et de nécessiter une interface particulière constituant le commutateur de lignes. Il est envisageable aussi d'utiliser un dispositif comportant un bus du type IEEE-488, relié d'une part à chaque sous-ensemble par des interfaces spécifiques, et d'autre part à un micro-ordinateur via une interface spécifique. Ce dispositif aurait pour inconvénient : de nécessiter dans le micro-ordinateur, et dans chaque sous-ensemble, une interface spécifique pour ce type de bus, interface qui est assez complexe et volumineuse; de rajouter, pour chaque sous-ensemble, 17 contacts supplémentaires sur le fond de panier, pour connecter chaque sous-ensemble à ce bus; et enfin, de limiter à 16 le nombre des sous-ensembles, car ce type de bus ne permet d'adresser que 16 sous-ensembles. Par ailleurs, il existe dans le commerce des micro-contrôleurs comportant dans une seule puce : un microprocesseur; des mémoires; un temporisateur; une interface d'émission-réception de données sur un bus série bidirectionnel; et une interface d'émission-réception de données sur une liaison série bidirectionnelle conforme à la norme RS 232C. Il est donc envisageable d'utiliser un tel microcontrôleur dans chaque sous-ensemble et de relier tous les sous-ensembles par un bus série, en intercalant sur ce bus une interface supplémentaire pour le relier à un micro-ordinateur classique, exécutant un programme d'exploitation ou de test. Cette interface est indispensable pour connecter un micro-ordinateur sur le bus car un micro-ordinateur classique ne possède pas d'entrée pour un bus série bidirectionnel. Ce dispositif a donc, lui aussi, l'inconvénient de nécessiter une interface spécifique. Le but de l'invention est de proposer un dispositif de télégestion qui n'ait pas ces inconvénients. Selon l'invention un dispositif de télégestion d'une pluralité de sous-ensembles électroniques qui sont reliés par un bus série bidirectionnel, chaque sous-ensemble comportant un micro-contrôleur dans lequel sont intégrees : une mémoire de programme, et une première interface d'émission-réception de données sur ledit bus série bidirectionnel; la mémoire de programme de chaque contrôleur contenant un programme pour recevoir et un programme pour émettre des messages sur ledit bus, chaque sous-ensemble pouvant être respectivement désigné par une première adresse prédéterminée appelée adresse individuelle; est caractérisé en ce qu'il comporte - au moins une seconde interface d'émission-réception de données sur une liaison série asynchrone birectionnelle, chaque seconde interface étant intégrée respectivement dans le micro-contrôleur d'un sous-ensemble; - au moins un micro-ordinateur ayant une mémoire de programme stockant un programme de télégestion des sous-ensembles, et ayant une interface d'émission-réception de données sur une liaison série asynchrone birectionnelle; - au moins une liaison série asynchrone bidirectionnelle reliant l'interface de chaque micro-ordinateur à la seconde interface d'un sous-ensemble;; et en ce que la mémoire de programme de chaque micro-contrôleur dans lequel est intégré une seconde interface contient un programme pour - recevoir par la première interface un message émis sur le bus série birectionnel par un autre sous-ensemble, et le retransmettre à un micro-ordinateur par la seconde interface et la liaison asynchrone série bidirectionnelle, si ce message est destiné à un micro-ordinateur; - recevoir par la seconde interface un message émis par un micro-ordinateur sur une liaison série asynchrone bidirectionnelle, et pour le retransmettre à un autre sous-ensemble, par la première interface et le bus série bidirectionnel, si ce message est destinée à un autre sous-ensemble. Le dispositif ainsi caractérisé permet d'exploiter ou de tester des sous-ensembles électroniques, à distance, au moyen d'un simple micro-ordinateur classique, relié à l'un des sous-ensembles par une seule liaison série asynchrone, et au moyen d'un programme adéquat stocké dans le micro-ordinateur. Aucune interface spécifique n'est à rajouter pour passer d'une gestion classique à une télégestion. Chaque sous-ensemble peut comporter un même type de micro-contrôleur, dont la mémoire contient un même programme mettant en oeuvre un protocole d'échange de messages entre les sous-ensembles, et le micro-ordinateur. La réalisation est donc particulièrement simple. L'invention sera mieux comprise et d'autres détails apparaîtront à l'aide de la description ci-dessous, d'un exemple de réalisation du dispositif selon l'invention, et à l'aide de la figure représentant un schéma synoptique de cet exemple de réalisation. I1 comporte : un micro-ordinateur 1; un fond de panier 2; une pluralité de sous-ensembles, 3 à 6, etc; et un micro-ordinateur optionnel 1'. Le fond de panier 2 comporte notamment un bus série bidirectionnel 20 reliant en parallèle tous les sous-ensembles 3 à 6, etc. Le nombre de sous-ensembles, peut atteindre 128. Le bus série bidirectionnel est du type I2C, dans cet exemple. Dans cet exemple de réalisation, le micro-ordinateur 1' est utilisé pour exploiter les sous-ensembles alors que le micro-ordinateur 1 est utilisé pour la maintenance, en surveillant continument le bon fonctionnement des sous-ensembles pendant leur exploitation. Dans le cas où l'exploitation des sous-ensembles serait réalisée de manière classique par un opérateur au moyen de commutateurs, de voyants, et d'afficheurs situés sur le bandeau de chaque sous-ensemble, le micro-ordinateur 1' ne serait pas utilisé. Seul le micro-ordinateur 1 serait utilisé, pour réaliser automatiquement une suite de tests sur les sous-ensembles, par exemple au moment de leur mise en service ou bien pour rechercher une panne. Tous les sous-ensembles 3 à 6, etc, comportent des moyens de commande ayant une structure analogue. Par exemple le sous-ensemble 3 comporte un micro-contrôleur 40 relié à des périphériques 41 à 44 par un bus interne 45 qui est un bus série bidirectionnel du type I2C, contrôlé par un programme exécuté par le microcontrôleur 40. Le micro-contrôleur 40 est le seul maître du bus interne 45. Le microcontrôleur 40 comporte, dans un même circuit intégré : un microprocesseur non représenté; une interface 46 pour émettre et recevoir des données sur un bus de type I2C; une interface 47 pour émettre et recevoir des données sur une liaison série asychrone conforme à la norme RS232C; et une mémoire de programme 48. I1 peut comporter d'autres éléments tels qu'un temporisateur, qui n'interviennent pas pour la réalisation du dispositif selon l'invention. I1 existe dans le commerce plusieurs types de microcontrôleurs ayant ces caractéristiques, par exemple le modèle 80C652 commercialisé par la société PHILIPS. L'interface 46 est reliée à un bus 20 externe au microcontrôleur 40. Le bus 20 relie le micro-contrôleur 40 aux microcontrôleurs homologues, dans les autres sous-ensembles 4 à 6, etc. L'interface 46 est reliée par un connecteur à des points de contact 31 situés sur le fond de panier 2. Le bus 20 étant de type I2C, il comporte deux fils, mais la liaison est représentée par un seul trait sur la figure. Les interfaces homologues de l'interface 46, des autres sous-ensembles 4,5, 6, etc, sont reliées, par des connecteurs, à des points de contact 32, 33, 34, etc. Le bus 20 relie ces points de contact 31, 32, 33, 34, etc. Le bus 20 est un bus de type I2C comme le bus interne 45, mais il est indépendant du bus 45. Le bus 20 dépend de l'interface 46, qui permet un fonctionnement multi-maîtres, c'est-à-dire permettant à n'importe quel sous-ensemble d'émettre des données à destination d'un autre sous-ensemble, en étant martre de la transmission. Une autre entrée de l'interface 46 est reliée par un connecteur à des points de contact 61 sur le fond de panier 2, pour recevoir un mot binaire constituant une adresse Al qui est l'adresse individuelle attribuée au sous-ensemble placé à cet endroit, c'est-à-dire le sous-ensemble 3. Les spécifications du bus I2C permettent d'utiliser jusqu'à 128 adresses, ce qui correspond à 7 contacts. Ces contacts sont alimentés par des niveaux hauts et des niveaux bas permanents qui définissent la valeur du mot binaire de l'adresse. Les autres sous-ensembles 4, 5, 6, etc, sont reliés de manière semblable à des points de contact 62, 63, 64 respectivement pour recevoir chacun une adresse qui lui est individuelle : A2, A3, A4, etc. L'interface 47 est reliée par un connecteur à des points de contact 21 du fond de panier 2. Ces derniers sont reliés à d'autres points de contact, 11, du fond de panier 2. Les points de contact 11 sont des contacts d'un connecteur au format défini par la norme RS23C. Le micro-ordinateur 1 est d'un type classique qui comporte notamment une interface 51 pour émettre et recevoir des données sur une liaison série asynchrone, conformément à la norme RS232C. Une entrée-sortie de l'interface 51 est reliée par un câble aux points de contact 11 du fond de panier 2. Ainsi est établie une liaison série asynchrone 10 entre le micro-ordinateur 1 et le micro-contrôleur 40 du sous-ensemble 3. Les autres sous-ensembles, 4, 6, etc, possèdent respectivement des entrées-sorties reliées à des points de contact 22, 23, 24 du fond de panier 2. Ces points de contact sont reliés, dans cet exemple, à d'autres points de contact, 12, 13, 14 appartenant à des connecteurs au format défini par la norme RS232C. Le micro-ordinateur 1' possède une interface analogue à l'interface 51. Cette interface, non représentée, est reliée aux points de contact 14. Les points de contact 14 étant reliés aux points de contact 24, le micro-ordinateur 1' est donc relié au sous-ensemble 6 par une liaison série asynchrone 10'. Dans cet exemple de réalisation, chaque emplacement de sous-ensemble, sur le fond de panier 2, est équipé d'un connecteur au format de la norme RS232C, ce qui permet de brancher un micro-ordinateur dans n'importe lequel de ces connecteurs, qui correspondent aux points de contact 11 à 14, etc. Dans d'autres exemples de réalisation, il est envisageable de simplifier le fond de panier 2 en ne prévoyant que deux connecteurs au format de la norme RS232C, puisqu'il n'y a que deux micro-ordinateurs, 1 et 1', à connecter. Par exemple, ils sont connectés systématiquement aux sous-ensembles 3 et 6.Dans les cas où un seul micro-ordinateur 1 est utilisé, le nombre de connecteurs peut être ramené à un. Il n'est pas nécessaire que les micro-contrôleurs des autres sous-ensembles, 4, 5, etc comportent une interface analogue à l'interface 46 pour une liaison conforme à la norme RS232C. Cependant, pour simplifier la fabrication des sous-ensembles, il est préférable que tous les sous-ensembles comportent un même type de micro-contrôleur, et que leurs mémoires contiennent un même programme. Le micro-ordinateur 1 comporte une mémoire de programme 52 contenant un programme de surveillance et de test automatique pour surveiller le bon fonctionnement des sous-ensembles. Le micro-ordinateur 1' comporte une mémoire analogue à la mémoire de programme 52 mais qui contient des programmes d'exploitation des sous-ensembles. Le bus 20 a les caractéristiques suivantes - C'est un bus série bifilaire, comprenant une ligne de données et une ligne d'horloge. - I1 permet le transfert bidirectionnel des données. - C'est un véritable bus multi-maitre, ce qui signifie qu'il est possible de connecter au bus plusieurs sous-ensembles capables d'en prendre le contrôle. Chaque maître génère sa propre horloge. - Chaque sous-ensemble a une adresse individuelle et peut fonctionner comme émetteur ou comme récepteur de messages. - Chaque sous-ensemble peut être considéré comme maître ou comme esclave selon le cas, lors d'un transfert de données. - Une procédure d'arbitrage évite la perte ou l'altération des données lorsque plusieurs maîtres se disputent le contrôle du bus. - Le premier octet d'un message contient l'adresse de l'esclave destinataire sur 7 bits. Le bit de poids le plus faible de cet octet est un bit de direction (Lecture/ Ecriture). - Chaque octet transféré est acquitté par le récepteur. - Le protocole est normalisé. L'interface 46 est un circuit logique câblé classique qui gère le protocole I2C, notamment l'arbitrage des conflits sur le bus 20 et la reconnaissance d'une adresse individuelle du micro-contrôleur considéré. Cette adresse est recherchée dans le premier octet de chaque message émis sur le bus 20. I1 gère aussi la reconnaissance d'une adresse dite d'appel général qui est prévue dans le protocole I2C. Ce circuit logique câblé communique avec le microprocesseur par des lignes d'interruption. Le protocole spécifique du dispositif de télégestion selon l'invention est géré par des modules du programme contenu dans la mémoire de programme 48 et exécuté par le microprocesseur du micro-contrôleur 40. Dans une liaison classique conforme à la norme RS 232C il n'y a qu'un seul maître, face à un seul esclave; il n'y a donc pas besoin d'un adressage. Dans le dispositif selon l'invention, il n'y a qu'un seul sous-ensemble relié directement à un micro-ordinateur, mais les messages ne sont pas tous destinés à ce sous-ensemble. Pour permettre d'adresser un sous-ensemble quelconque, les messages émis par un micro-ordinateur ont une structure comportant un champ d'adressage réservé pour désigner le sous-ensemble destinataire. Considérons les messages émis par un micro-ordinateur, tel que le micro-ordinateur 1, vers un sous-ensemble qui lui est relié, le sous-ensemble 3 en l'occurence. Trois types de messages sont à distinguer, selon le contenu du champ d'adressage. Le contenu peut être - soit l'adresse individuelle, Al, du sous-ensemble 3; - soit une adresse individuelle d'un autre sous-ensemble 4, 5, 6, etc; - soit une adresse par défaut, utilisée pour adresser le sous-ensemble auquel est relié un micro-ordinateur, lorsque celui-ci ignore l'adresse individuelle de ce sous-ensemble. Le programme pour recevoir et réemettre un message provenant d'un micro-ordinateur, comporte un module de programme pour garder ou retransmettre un message selon que l'adresse contenue dans le champ d'adressage d'un message émis par le micro-ordinateur est, ou n'est pas, son adresse individuelle Al ou l'adresse par défaut. Si c'est son adresse individuelle, il garde le message pour lui, l'interprête, et répond au micro-ordinateur 1 en envoyant un message sur la liaison 10. Au contraire, si le sous-ensemble 3 reçoit l'adresse individuelle A3 du sous-ensemble 5, par exemple, le sous-ensemble 3 joue le rôle d'intermédiaire entre le micro-ordinateur 1 et le sous-ensemble 3. Le micro-processeur du micro-contrôleur 40 mémorise ce fait en inscrivant un bit dans un registre qui valide une fonction de l'interface 46, utilisée pour acheminer un message de réponse au micro-ordinateur 1. Avant de retransmettre intégralement le message au sous-ensemble 5, le micro-contrôleur 40 tente d'adresser ce sous-ensemble 5 en émettant son adresse A3 sur le bus 20. S'il reçoit un accusé de réception, il retransmet intégralement le message. Sinon, il envoie au micro-ordinateur 1 un message signalant cette absence d'acquittement. Selon un mode de réalisation particulier, les sous-ensembles 3 et 6 peuvent reconnaître une autre adresse prédéterminée dite par défaut, identique quel que soit le sous-ensemble relié au micro-ordinateur qui envoie le message. Cette adresse est utilisée par un micro-ordinateur pour adresser des messages au sous-ensemble auquel il est relié, si le micro-ordinateur ignore l'adresse individuelle du sous-ensemble auquel il est relié. Cette adresse par défaut peut être par exemple 1111111. Elle permet notamment de tester un sous-ensemble sans qu'il soit enfiché sur le fond de panier 2 qui habituellement lui fournit la valeur de son adresse individuelle. Considérons les messages échangés par les sous-ensembles 3 à 6, etc, sur le bus 20. Trois types de message peuvent être émis par un sous-ensemble - un message dit d'interrogation, en provenance d'un micro-ordinateur, 1 ou lry via un sous-ensemble, 3 ou 6; - un message dit de réponse, envoyé par un sous-ensemble, 5 par exemple, à destination d'un micro-ordinateur, 1 par exemple; - un message dit interne, envoyé par un sous-ensemble à destination d'un autre sous-ensemble. Un message interne contient l'adresse individuelle du sous-ensemble destinataire. L'interface I2C de ce dernier reconnaît cette adresse et interprête le contenu du message comme étant destiné à un sous-ensemble. I1 en déduit que c'est un message pour lui. Un message d'interrogation contient l'adresse individuelle du sous-ensemble destinataire, celle-ci étant déjà présente dans le message envoyé par un micro-ordinateur. Cette adresse est reconnue par l'interface I2C du sous-ensemble destinataire. Le micro-processeur du micro-contrôleur du sous-ensemble destinaire interprête ce message et élabore un message de réponse, en l'adressant au sous-ensemble ayant servi d'intermédiaire pour acheminer le message d'interrogation. Deux variantes sont possibles pour cet adressage. Selon une première variante de réalisation, le message inclut une adresse dite d'appel général. Cette adresse d'appel général, 0000000, est prévue dans le protocole I2C pour adresser simultanément une pluralité de sous-ensembles reliées à un même bus. En pratique, la reconnaissance de cette adresse par une interface de type I2C peut être inhibée en mémorisant un bit dans un registre du micro-contrôleur. Dans le dispositif selon l'invention, cette inhibition est réalisée pour tous les sous-ensembles qui ne sont pas reliés à un micro-ordinateur. Au contraire, un bit complémentaire autorisant la reconnaissance de l'adresse d'appel général est mémorisé dans l'interface I2C du microcontrôleur de chaque sous-ensemble, 3, 6, qui est relié à un micro-ordinateur.Ainsi cette adresse peut être utilisée à la place d'une adresse individuelle pour adresser un sous-ensemble lorsqu'il doit jouer le rôle d'intermédiaire pour réemettre un message vers un micro-ordinateur. Cette autorisation de reconnaissance peut être permanente pour chaque sous-ensemble, 3 et 6, qui est relié à un micro-ordinateur. Dans ce cas, chaque message de réponse est retransmis simultanément par les sous-ensembles 3 et 6 aux deux micro-ordinateurs, 1 et 1', ceux-ci ayant la charge de trier les messages qui leur sont effectivement destinés. Selon cette première variante de réalisation, le programme stocké dans la mémoire de programme 48, et les mémoires homologues, pour recevoir et retransmettre un message émis par un autre sous-ensemble, contient un module de programme pour autoriser la reconnaissance de l'adresse d'appel général, dans un message acheminé par le bus 20, si, et seulement si, le sous-ensemble considéré est relié à un micro-ordinateur. Le programme pour émettre des messages sur le bus 20 comporte un module de programme pour inclure l'adresse d'appel général dans tout message de réponse qu'il émet à destination d'un micro-ordinateur, 1 ou 1'. Une seconde variante de réalisation n'utilise pas la possibilité d'autorisation ou d'inhibition de la reconnaissance d'un appel général. Elle utilise l'adresse individuelle du sous-ensemble intermédiaire pour lui adresser un message de réponse à retransmettre au micro-ordinateur auquel il est relié. Un message de réponse est alors distingué d'un message interne, adressé à ce même sous-ensemble, par la structure du message de réponse, laquelle contient une information indiquant que le message est destiné à être retransmis à un micro-ordinateur. Dans un dispositif selon cette seconde variante de réalisation , le programme stocké dans chaque mémoire de programme, pour recevoir et retransmettre un message émis par un micro-ordinateur, comporte un module de programme pour faire précéder de son adresse individuelle tout message d'interrogation qu'il reçoit d'un micro-ordinateur et qu'il retransmet vers un autre sous-ensemble. Le programme pour émettre des messages de réponse sur le bus 20,à destination d'un micro-ordinateur, comporte un module de programme pour émettre sur le bus 20 un message de réponse précédé de l'adresse individuelle ayant précédé le message d'interrogation suscitant ledit message de réponse. Le programme pour recevoir et retransmettre un message de réponse émis par un autre sous-ensemble, à destination d'un micro-ordinateur, comporte un module de programme pour reconnaître sur le bus 20 un message destiné à un micro-ordinateur lorsqu'il est précédé de l'adresse individuelle du sous-ensemble considéré. Par exemple, si le micro-ordinateur 1 envoie un message au sous-ensemble 5, via le sous-ensemble 3, ce dernier retransmet intégralement ce message en le faisant précéder de son adresse individuelle Al. Le sous-ensemble 5 reconnaît son adresse individuelle, A3, qui est incluse dans le message. Il répond en émettant, sur le bus 20, un message précédé de l'adresse Al. Le sous-ensemble 3 reconnaît que cette adresse Al est son adresse individuelle et qu'elle précède un message dont le contenu indique que ce message est destiné à un micro-ordinateur. Il en déduit qu'il doit retransmettre ce message au micro-ordinateur 1 auquel il est relié. La portée de l'invention n'est pas limitée aux exemples de réalisation décrits ci-dessus. Notamment, il est à la portée de l'homme de l'art d'utiliser un autre type de bus à transmission série et un autre type de micro-contrôleur. La réalisation du programme des micro-contrôleurs et des programmes des micros-ordinateurs d'exploitation et de maintenance sont à la portée de l'homme de l'art. REVENDICATIONS : 1) Dispositif de télégestion d'une pluralité de sous-ensembles électroniques (3 à 6) qui sont reliés par un bus série bidirectionnel (20), chaque sous-ensemble comportant un micro-contrôleur (40) dans lequel sont intégrées : une mémoire de programme (48), et une première interface (46) d'émission-réception de données sur ledit bus série bidirectionnel (20); la mémoire de programme (48) de chaque contrôleur contenant un programme pour recevoir et un programme pour émettre des messages sur ledit bus (20), chaque sous-ensemble pouvant être respectivement désigné par une première adresse prédéterminée appelée adresse individuelle; caractérisé en ce qu'il comporte - au moins une seconde interface (47) d'émission-réception de données sur une liaison série asynchrone birectionnelle, chaque seconde interface étant intégrée respectivement dans le micro-contrôleur (40) d'un sous-ensemble (3, 6); - au moins un micro-ordinateur (1) ayant une mémoire de programme (52) stockant un programme de télégestion des sous-ensembles (3 à 6), et ayant une interface (51) d'émission-réception de données sur une liaison série asynchrone birectionnelle;; - au moins une liaison série asynchrone bidirectionnelle (10) reliant l'interface (51) de chaque micro-ordinateur (1) à la seconde interface (47) d'un sous-ensemble (3); et en ce que la mémoire de programme (48) de chaque micro-contrôleur (40) dans lequel est intégré une seconde interface (47) contient un programme pour - recevoir par la première interface (46) un message émis sur le bus série birectionnel (20) par un autre sous-ensemble (4 à 6), et le retransmettre à un micro-ordinateur (1) par la seconde interface (47) et la liaison asynchrone série bidirectionnelle (10), si ce message est destiné à un micro-ordinateur; - recevoir par la seconde interface (47) un message émis par un micro-ordinateur (1) sur une liaison série asynchrone bidirectionnelle (10); et pour le retransmettre à un autre sous-ensemble (4 à 6), par la première interface (46) et le bus série bidirectionnel (20), si ce message est destinée à un autre sous-ensemble (4 à 6). 2) Dispositif selon la revendication 1, caractérisé en ce que le programme pour recevoir par la seconde interface (47) un message émis par un micro-ordinateur (1), contient un module de programme pour reconnaître, dans un message acheminé par la liaison asynchrone série (10), une troisième adresse prédéterminée appellée adresse par défaut, identique quel que soit ce sous-ensemble, cette adresse étant utilisée par le micro-ordinateur (1), si le micro-ordinateur (1) ignore l'adresse individuelle du sous-ensemble auquel il est relié, pour lui adresser des messages. 3) Dispositif selon la revendication 1, caractérisé en ce que le programme pour recevoir un message émis par un autre sous-ensemble et le retransmettre vers un micro-ordinateur, contient un module de programme pour autoriser la reconnaissance, dans un message acheminé par le bus série birectionnel (20), d'une deuxième adresse prédéterminée, dite adresse d'appel général, si et seulement si le sous-ensemble considéré est relié à un micro-ordinateur (1); et en ce que le programme pour émettre des messages sur le bus série bidirectionnelle (20), à destination d'un micro-ordinateur (1) via un autre sous-ensemble, comporte un module de programme pour inclure l'adresse d'appel général dans tout message qu'il émet à destination d'un micro-ordinateur. 4) Dispositif selon la revendication 1, caractérisé en ce que le programme pour recevoir et retransmettre un message émis par un micro-ordinateur (1), et le retransmettre vers un autre sous-ensemble, comporte un module de programme pour faire précéder de son adresse individuelle (Al) tout message qu'il retransmet vers un autre sous-ensemble (4 à 6); en ce que le programme pour émettre des messages sur le bus série bidirectionnel (20) à destination d'un micro-ordinateur, comporte un module de programme pour émettre sur ledit bus un message de réponse précédé de l'adresse individuelle ayant précédé le message suscitant ledit message de réponse;; et en ce que le programme pour recevoir un message de réponse émis par un autre sous-ensemble, et le retransmettre vers un micro-ordinateur, comporte un module de programme pour reconnaître sur le bus série bidirectionnel (20) un message destiné à un micro-ordinateur lorsqu'il est précédé de l'adresse individuelle du sous-ensemble considéré. 5) Dispositif selon la revendication 1, pour vérifier de manière automatique, le bon fonctionnement de sous-ensembles (3 à 6) qui sont habituellement exploités au moyen de dispositifs de commande manuels situés respectivement sur la face avant des sous-ensembles, caractérisé en ce que la mémoire de programme (52) du micro-ordinateur (1) contient un programme de télégestion pour réaliser automatiquement- une suite de tests sur les sous-ensembles (3 à 6). 6) Dispositif selon la revendication 1, pour des sous-ensembles (3 à 6) parmi lesquels au moins deux sous-ensembles (3, 6) comportent chacun une seconde interface (47); caractérisé en ce qu'il comporte deux micro-ordinateurs (1, 1') ayant respectivement - un premier programme de télégestion pour exploiter les sous-ensembles (3 à 6); - un second programme de télégestion pour vérifier le bon fonctionnement des sous-ensembles (3 à 6), tout au long de leur exploitation.