Brevet FR2661556A1 — publié le 19911031

"Circuit intégré présentant un transistor latéral multi-col- lecteurs". La présente invention a pour objet un circuit inté- gré présentant un transistor latéral comportant des régions d'émetteur et de collecteur d'un premier type de conductivité espacées latéralement et incluses dans une région d'un deuxiè- me type de conductivité opposé au premier, et à partir de la surface de celle-ci, l'espace latéral de ladite région du deu- xième type situé entre les régions d'émetteur et de collecteur formant la base du transistor, la région d'émetteur présentant une profondeur et un niveau de dopage tels que la longueur de diffusion des porteurs minoritaires injectés verticalement dans celle-ci est supérieure ou égale à l'épaisseur de ladite région d'émetteur, cette dernière présentant une forme allon- gée selon au moins une direction longitudinale, le transistor latéral ayant son contour entouré par une couche isolante pro- fonde. Un tel circuit intégré est connu de la demande de brevet français déposée par la demanderesse le 30 décembre 1987 sous le numéro 87 18388 (no de publication FR 2 625 611). La présente invention a pour objet un circuit inté- gré du type précité dans lequel le transistor latéral est du type multi-collecteurs. La demanderesse a mis en évidence que se posait un problème de dispersion de fabrication, et que ce problème était dû au fait que les extrémités de la (ou des) branche(s) d'émetteur "voyant' l'oxyde profond à travers une partie de la région du deuxième type, les courants d'injection sont modi- fiés au voisinage desdites extrémités d'o dispersion des gains des transistors au cours d'une fabrication. Ledit problème de dispersion est évité dans un tran- sistor du type précité grâce au fait que la région de collec- teur, présentant au moins deux zones entre lesquelles est dis- - posée une partie allongée de la région d'émetteur, il est pré- vu une région additionnelle du premier type de conductivité bordant le contour du transistor et disposée entre le contour du transistor et la couche isolante au moins en regard des ex- trémités de ladite partie allongée de la région d'émetteur, et bordant éventuellement la totalité du contour du transistor. Selon un mode de réalisation préféré, la distance entre les extrémités de ladite partie allongée et ladite ré- gion additionnelle est supérieure à la distance entre ladite partie allongée et lesdites zones de collecteur On minimise ainsi le courant qui traverse la région additionnelle Il est également préférable que la distance entre les zones de col- lecteur et ladite région additionnelle soit supérieure à la distance entre ladite partie allongée et lesdites zones de collecteur. Selon un mode de réalisation particulèrement avan- tageux, la région d'émetteur est en forme de croix et présente deux branches disposées selon une première et une deuxième di- rection longitudinale, et au moins quatre zones de collecteur sont disposées entre lesdites branches. L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée à titre d'exemple non limi- tatif, en liaison avec les dessins qui représentent: la figure 1 une vue de dessus d'un mode préféré de réalisa- tion de l'invention, et les figures 2 a et 2 b respectivement les coupes verticales XX' et YY' de la figure 1, la figure 3, une variante de l'invention, et la figure 4 une variante de la figure 2 b. Selon les figures 1, 2 a et 2 b, un transistor laté- ral multi-collecteurs, comporte un émetteur 7 (par exemple de type p) en forme de croix présentant deux branches perpendicu- laires, ce qui définit quatre secteurs dans lesquels sont dis- posés quatre collecteurs 8 (par exemple de type p) Entre les branches d'émetteurs et les collecteurs, une base 6 a une lar- geur WB Le transistor est réalisé en technologie à isola- tion par oxyde par exemple selon le procédé connu sous la dé- nomination SUBILO, et son contour, à savoir le contour délimi- té par l'émetteur 7 et les collecteurs 8, est entouré par une couche 12 d'oxyde profond, c'est-à-dire en l'espèce plus épais que la couche de base de manière à former un caisson d'isola- tion pour le transistor Pour éviter que l'extrémité 7 ' des branches ne voie l'oxyde prodond 12 à travers uniquement une portion de la base, ce qui selon les constatations de la de- manderesse, introduit des dispersions quant aux performances (surtout gain en courant) des transistors, une région addi- tionnelle 9 de même type de conductivité que les collecteurs 8, et constituant ce que l'on peut appeler un collecteur addi- tionnel, est situé entre le pourtour du transistor et la cou- che 12 d'oxyde profond En dessous de l'ensemble, est disposée une couche enterrée 2 très dopée par exemple n+ en continuité électrique avec une couche 3 de même type également très dopée et s'étendant depuis une surface principale du circuit intégré jusqu'à la couche enterrée La couche 3 remplit la fonction de prise de contact de base On désigne par 12 la portion de l'o- xyde profond 11 séparant la couche 3 de la région additionnel- le 9 Comme montré plus particulièrement aux figures 2 a et 2 b, la couche enterrée 2 est disposée sous le pourtour (tel que défini ci-dessus) du transistor ainsi que sous la couche 3 et au-delà de manière que sa jonction avec le substrat par exem- ple de type p se termine à l'oxyde profond 11. Une couche d'oxyde mince 10 est disposée sur la surface principale du circuit intégré et présente des fenêtres à travers lesquelles des bandes de contact 14 pour l'émetteur, pour la base et 16 pour le collecteur sont en contact élec- trique avec ces zones respectives. En se reportant de nouveau à la figure 1, nous al- lons maintenant calculer le courant prélevé par la région ad- ditionnelle Celle-ci peut être considéré soit uniquement dans sa fonction recherchée de séparation de l'oxyde profond des extrémités des branches d'émetteur, auquel cas on cherchera à minimiser le courant qu'elle consomme, soit également comme collecteur supplémentaire auquel cas on cherchera à lui donner le gain désiré pour cette application. Pour les calculs, on suppose que le transistor est polarisé en régime amplificateur, la région émetteur-base étant polarisée en direct et les jonctions collecteur-base en inverse. Soit Ic le courant supposé identique dans chacune des ré- gions de collecteur, et I' le courant dans la région additionnelle en regard d'une ex- trémité d'émetteur. Soit Pl le gain en courant en émetteur commun pour l'une quelconque des régions de collecteur, et ô' le gain en courant correspondant à la région additionnelle en regard d'une extrémité d'émetteur et formant un transistor latéral (pnp) parasite. Soit IBT le courant de base total. Soit DE la longueur totale d'une branche d'émetteur (plus grande dimension d'une région d'émetteur), et HE sa largeur. Soit WB la distance entre une branche d'émetteur et une ré- gion de collecteur (dans le cas o cette distance n'est pas constante, WB est la distance moyenne). Soit WB 1 la distance (ou la distance moyenne) entre une ré- gion de collecteur et la région additionnelle. Soit WB 2 la distance entre l'extrémité d'une branche d'émet- teur et la région additionnelle. Soit enfin W'B 1 l'écart, mesuré dans la direction longitudi- nale d'une branche d'émetteur, entre une extrémité d'une dite branche et un bord extrême d'une région de collecteur (WB 2 = WB 1 + W'Bl)- On suppose, pour un premier mode de calcul, que la région additionnelle est portée à un potentiel inférieur à ce- lui de la base. On a: = Ic et l BT BT On a en première approximation: VBE Ic = h Js DE (exp V 1) avec exp = exponentielle La longueur d'émetteur en face d'une région d'émetteur est en effet égal environ à 2 x 2 E h = constante (facteur de forme). avec Js = densité d'injection latérale dans l'émetteur, par unité de longueur. VBE = tension base-émetteur; VT = 26 m V WB V I' = h' HE J (exp v WB 2 E Js p T VT-1 h' = constante (facteur de forme lié à la région addi- tionnelle). On a alors: 1 ' ' h' WB HE Ic =i h WB 2 DE Exemple: DE = 45 pm HE = 2 pm WB = 2,5 pm WB 2 = 5 pm. avec h' h (approximation vérifiée en pratique); alors I' = 2,210-2 Ic, et le courant dans la région addition- nelle 9 est très faible en comparaison des courants dans les régions de collecteur 8. On suppose, pour un deuxième mode de calcul, que la région additionnelle est réunie à la base du transistor. La valeur du gain Pl diminue et devient I c f 3 'i=+ c I BT + 41 ' car le courant I' correspondant à chacune des extrémités d'é- metteur participe dans ce cas au courant de base. Pl d'o Ri do i 1 + 40 ' Exemples: avec les mêmes valeurs que précédemment et Pl = 10, on a: i 5,3 avec les mêmes valeurs que précédemment et Pl = 5, on a P'i = 3,5 En connectant la région additionnelle à la base, on peut éviter la polarisation d'une connexion supplémentaire (pour la région additionnelle), mais au prix toutefois d'un sacrifice important sur le gain en courant On a intérêt dans ce cas à augmenter WB 2 Par exemple si au lieu de WB 2 = l Op, on prend WB 2 = 5 p, alors, si Si= 10, f 3 = 6,9. Un transistor tel que décrit ci-dessus peut être avantageusement réalisé comme un transistor à gain élevé tel que décrit dans la demande française FR 2 625 611 précitée. Une liaison électrique d'émetteur ( 14) présente au moins une zone en contact électrique à travers au moins une fenêtre d'une couche isolante ( 10), le rapport entre la surface totale de ladite région d'émetteur et celle de ladite zone ( 14) étant au moins égal à 20, et le rapport entre la plus grande dimension horizontale (la longueur DE sur la figure 1) et la plus grande dimension transversale (largeur HE sur la figure 1) d'au moins une branche étant au moins égale à 5 On rappelera que les branches peuvent avoir une forme de losange et que plusieurs zones ( 14) peuvent être réparties pour former contact Dans ce cas il faut bien sûr additionner les surfaces des zones individuelles ( 14) pour obtenir la surface totale à prendre en compte. Selon la figure 3, la région d'émetteur comporte une région allongée 27 de part et d'autre de laquelle sont disposées deux régions de collecteur 28 La région addition- nelle est en deux parties 20 situées en regard des extrémités 27 ' de la région 27 L'expression "en regard des extrémités 27 '" concerne aussi bien la dimension des parties 20 transver- salement que verticalement par rapport aux extrémités 27 ' Au- trement dit, une région 20 a une longueur au moins égale à la largeur de la région 27 au niveau de son extrémité 27 ' et une profondeur au moins égale à celle de la région 27 à ce même niveau Les deux régions 20 peuvent être interconnectées (re- présentation en pointillés). Selon la figure 4, on a représenté une liaison électrique 15 (par exemple couche de métallisation) intercon- nectant électriquement la région additionnelle 9 et la base (au niveau de la prise de contact 3). REVENDICATIONS 1 Circuit intégré présentant un transistor latéral comportant des régions d'émetteur et de collecteur d'un pre- mier type de conductivité espacées latéralement et incluses dans une région d'un deuxième type de conductivité opposé au premier, et à partir de la surface de celle-ci, l'espace laté- ral de ladite région du deuxième type situé entre les régions d'émetteur et de collecteur formant la base du transistor, la région d'émetteur présentant une profondeur et un niveau de dopage tels que la longueur de diffusion des porteurs minori- taires injectés verticalement dans celle-ci est supérieure ou égale à l'épaisseur de ladite région d'émetteur, cette der- nière présentant une forme allongée selon au moins une direc- tion longitudinale, le transistor latéral ayant son contour entouré par une couche isolante profonde caractérisé en ce que le collecteur présente au moins deux zones ( 8) entre lesquel- les est disposée une partie allongée ( 7) de la région d'émet- teur et en ce qu'il comporte une région additionnelle ( 9) du premier type de conductivité bordant le contour du transistor et déposée entre le contour du transistor et la couche isolan- te profonde ( 12) au moins en regard des extrémités de ladite partie allongée de la région d'émetteur. 2 Circuit intégré selon la revendication 1 caractérisé en ce que la région additionnelle ( 9) borde la totalité du contour du transistor. 3 Circuit intégré selon une des revendications 1 ou 2 caractérisé en ce que la distance (WB 2) entre les extrémités ( 7 ') de ladite partie allongée et ladite région additionnelle ( 9) est supérieure à la distance (WB) entre ladite partie allongée ( 7) et lesdites zones de collecteur ( 8). 4 Circuit intégré selon une des revendications 1 à 3 caractérisé en ce que la distance (WB 1) entre les zones de collecteur ( 8) et ladite région additionnelle ( 9) est supé- rieure à la distance (WB) entre ladite partie allongée ( 7) et lesdites zones de collecteur ( 8). Circuit intégré selon une des revendications 1 à 4 caractérisé en ce que la région d'émetteur est en forme de croix et présente deux branches disposées selon une première et une deuxième directions longitudinales, et en ce qu'il com- porte au moins quatre zones de collecteur disposées entre les- dites branches. 6 Circuit intégré selon une des revendications précé- dentes caractérisé en ce qu'il comporte au moins une liaison électrique d'émetteur présentant au moins une zone ( 14) en contact électrique à travers au moins une fenêtre d'une couche isolante ( 10), le rapport entre la surface totale de ladite région d'émetteur ( 7) et celle de ladite zone ( 14) de liaison électrique d'émetteur étant au moins égale à 20, et le rapport entre la plus grande dimension horizontale (DE) et la plus grande dimension transversale (HE) d'au moins une dite bran- che étant au moins égale à 5.