Brevet FR2661290A1 — publié le 19911025

i AMPLIFICATEUR DE PUISSANCE NOTAMMENT POUR SIGNAUX CARRES". La présente invention concerne une cellule d'ampli- ficateur de puissance comprenant un amplificateur inverseur d'entrée comportant un premier transistor ayant un collecteur relié à une première source de tension d'alimentation à tra- vers une première résistance, ainsi qu'un étage de sortie pré- sentant un deuxième et un troisième transistor ayant des tra- jets collecteur-émetteur en série, leur point commun consti- tuant une sortie de l'amplificateur de puissance, la base du deuxième transistor étant connectée au collecteur du premier transistor, et des moyens pour appliquer à la base du troisiè- me transistor un signal de commande en phase avec un signal d'entrée appliqué à la base du premier transistor. Un tel amplificateur est connu de l'article 'A Wide-Band Class AB Monolithic Power Amplifier" de Robert G MEYER et William D MACK paru dans IEEE Journal of Solid State Circuits vol 24 n'1 février 1989. L'amplificateur décrit dans cet article est conçu pour fonctionner en signaux sinusoïdaux et avec une charge es- sentiellement résistive. L'invention a pour objet une cellule d'amplificateur de puissance pouvant fonctionner avec des signaux d'entrée carrés (par exemple des signaux d'horloge) et avec une impé- dance capacitive Ces deux contraintes sont particulièrement sévères car elles impliquent des commutations rapides de cou- rants de valeur relativement élevée. L'idée de base de l'invention consiste à réaliser la fonction recherchée tout en maintenant un chemin minimal pour les signaux Pour ce faire, la commutation est accélérée dans l'amplificateur inverseur d'entrée de manière à optimiser le temps de montée dans la branche comportant en série l'amplifi- cateur inverseur d'entrée et le premier transistor, et le se- cond transistor est alimenté directement à partir du signal d'entrée, son temps de commutation étant ajusté de manière à correspondre à celui de ladite branche. Une cellule d'amplificateur de puissance selon l'invention est caractérisée en ce qu'elle comporte un premier condensateur disposé en parallèle avec la première résistance, en ce que le signal de commande est le signal d'entrée à un coefficient multiplicatif près inférieur ou égal à 1 et en ce que lesdits moyens consistent en une deuxième résistance dis- posée en série dans la base du troisième transistor. Le deuxième transistor et la première source de courant permettent respectivement la charge et la décharge de l'impédance capacitive Le premier condensateur permet d'ac- croître la vitesse de commutation du premier transistor, et la deuxième résistance permet d'ajuster le temps de commutation du troisième transistor de manière à synchroniser la commuta- tion des deuxième et troisième transistors. La cellule peut comporter un diviseur de tension agencé de manière à recevoir le signal d'une source d'entrée et à générer le signal d'entrée et le signal de commande Ceci permet d'ajuster les amplitudes des signaux sur les bases des permier et troisième transistors, en particulier pour éviter une commutation complète desdits transistors, d'o dans ce dernier cas gain en vitesse de réponse. L'invention concerne également un amplificateur différentiel de puissance comportant deux cellules d'amplifi- cateur telles que définis ci-dessus, les premiers transistors de chaque cellule étant couplés entre eux par les émetteurs. Selon un mode de réalisation avantageux, les troi- sièmes transistors présentent une troisième résistance connec- tées entre leurs émetteurs Ceci présente l'avantage de per- mettre de régler la plage de linéarité de l'étage différentiel comportant les troisièmes transistors Une première et une deuxième source de courant peuvent être connectées aux émet- teurs respectifs des troisièmes transistors de chaque cellule. Selon une variante, une quatrième et une cinquième résistance sont connectées en série entre les émetteurs des troisième transistors, et une troisième source de courant (faisant fonction desdites première et deuxième sources de courant) est connectée au point commun à la quatrième et à la cinquième résistance. Un troisième condensateur peut être connecté entre les émetteurs des troisièmes transistors. Ce condensateur est vu comme une inductance dans les collecteurs des troisièmes transistors, d'o augmentation de la bande passante. Selon un mode de réalisation préféré, une sixième et une septième résistance peuvent être disposées en série respectivement entre les trajets collecteur-émetteur des deu- xième et troisième transistors de chaque cellule Elles per- mettent un découplage entre les collecteurs des troisièmes transistors et la charge capacitive des sorties de manière à éviter les ondulations sur les transistoires. Une huitième résistance peut être connectée entre les bases des premiers transistors de chaque cellule. Au cas o un décalage de niveau de tension est sou- haitable, un transistor monté en diode est connecté en direct entre un point commun aux premières résistances des deux cel- lules et la première source de tension d'alimentation, un qua- trième condensateur pouvant alors être connecté entre ledit point commun et la deuxième source de tension d'alimentation. Le quatrième condensateur créé un point de masse virtuel et élimine les effets de mode commun tout en compensant l'effet selfique produit par les diodes. L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée à titre d'exemple non limi- tatif, en liaison avec les dessins qui représentent: les figures la et lb, un amplificateur de classe AB selon l'art antérieur précité, la figure 2, une cellule d'amplificateur de puissance selon l'invention, la figure 3, un amplificateur de puissance selon l'inven- tion, la figure 4 un amplificateur de puissance selon un mode de réalisation préféré de l'invention, et la figure 5 une varian- te de l'étage différentiel de commutation en sortie. Selon la figure la, un amplificateur selon l'art antérieur est une variante du circuit dit "totem pole" tel que décrit par exemple dans l'ouvrage de P R GRAY et R G MEYER *Analysis and Design of Analog Integrated Circuits" 2 e ed. John Wiley New York 1984 Un transistor Ql dont la base est connectée à la sortie d'un inverseur A 1 dont l'entrée reçoit un signal d'entrée E active une sortie S à travers une résis- tance de sortie R 1 Pour les signaux de sortie S d'amplitude positive, un transistor Q 2 dont la base est connecté à la sor- tie d'un amplificateur non inverseur A 2 dont l'entrée reçoit le signal d'entrée E, est complètement à l'état bloqué Pour des amplitudes négatives en sortie, le transistor Q 2 est dé- bloqué pour permettre le passage du courant, sans toutefois que le transistor Ql soit bloqué, ce qui permet de maintenir la fonction de transfert (Ql fonctionne à un niveau de cou- rant réduit). Un mode de réalisation de l'amplificateur de la fi- gure la est montré à la figure lb L'amplificateur Al présente un transistor Q 3 dont la base est pourvue d'une résistance d'entrée R 3 et dont le collecteur est connecté à la base du transistor Ql Une résistance de contre-réaction R 4 est dispo- sée entre l'émetteur du transistor Qj et la base du transistor Q 3. Une diode D 5 disposée en direct dans l'émetteur du transistor Q 3 décale la polarisation de ce transistor d'une tension base-émetteur Vbe et permet à l'émetteur suiveur (transistor Q 4) constituant l'amplificateur A 2 de fonctionner pour des tensions S négatives Une source de courant de pola- risation IB connectée à la base de Q 3 détermine la tension de polarisation sur l'émetteur de Ql. Le module représenté à la figure 2 correspond en partie seulement au schéma de la figure la Le montage du type "totem pole" est conservé, mais avec des conditions de fonc- tionnement différentes. Pour optimiser le temps de réponse, l'amplificateur A 2 est supprimé L'amplificateur A 1 comporte un transistor Tl dont le collecteur est chargé par une résistance R 11 en paral- lèle avec un condensateur C 1 qui permet d'obtenir une commuta- tion rapide favorable au fonctionnement désiré en signaux car- rés. En outre, il n'est pas prévu de résistance de con- tre-réaction (telle que R 4), et la liaison en sortie est di- recte, donc sans la résistance Rl. Pour que la commutation du transistor T 4, dont la base est connectée au collecteur du transistor Tl et dont le trajet collecteur-émetteur est en série avec celui du transis- tor T 6, s'effectue en synchronisme avec celle du transistor T 6, une résistance R 16 est disposée en série dans la base de T 6 La résistance R 16 ralentit la commutation du transistor T 6 de manière à ce que celle-ci soit sensiblement égale à celle du transistor T 1 (accélérée par Cl) et du transistor T 4 On obtient ainsi un minimum d'éléments et un trajet aussi court que possible pour les signaux, ce qui est favorable à la com- mutation de signaux carrés tels que ceux d'une horloge, sur une charge essentiellement capacitive C. Il est particulièrement avantageux que les signaux E sur la base du transistor T 1 aient un niveau bas tel que le transistors Tl et T 6 ne se trouvent pas à l'état bloqué, et un niveau haut tel que les transistors T 1 et T 6 ne soit pas satu- rés On est alors dans les meilleures conditions pour une com- mutation rapide. Lorsque le signal d'entrée E est au niveau bas, T 1 est bloqué, (de préférence non entièrement), le transistor T 4 est ouvert et le transistor T 6 est bloqué (ou de préférence fonctionne à courant réduit) Le condensateur C se charge à travers le trajet collecteur-émetteur du transistor T 4 Une résistance R 14 peut être disposée dans le collecteur de T 4. Lorsque le signal d'entrée E est au niveau haut, Tl est ou- vert, le transistor T 4 est bloqué, (de préférence non entière- ment), et le transistor T 6 est ouvert Le condensateur C se décharge à travers le trajet collecteur-émetteur du transistor T 6 Une résistance R'6 peut être connectée entre l'émetteur du transistor T 6 et le pole de mode commun Un condensateur C'6 dont la fonction sera explicitée dans la suite de la descrip- tion peut être disposée en parallèle avec la résistance R'6. Selon la figure 3, un amplificateur différentiel selon l'invention comporte deux cellules selon la figure 2. Les éléments T 1, T 4, T 6, Rll, R 14, R 16, R'6, C 1 et C'6 de la première cellule sont dénommés respectivement T 2, T 3, T 5, R 12, R 13, R 15, R'5, C 2 et C'5 dans la deuxième cellule Les tran- sistors T 1 et T 2 sont couplés par les émetteurs pour former un étage différentiel, et une source de courant I 12 est connectée à ceux-ci La base de T 1 reçoit un signal d'horloge h et celle de T 2, son inverse logique h La sortie H, en phase avec h au temps de réponse près, est l'émetteur du transistor T 3 La sortie H, en phase avec h au temps de réponse près, est l'émetteur du transistor T 4 Les sorties H et H sont destinées à être chargées par des impédances essentiellement capacitives respectivement C et C'. Selon la figure 4, les éléments communs avec la fi- gure 3 portent la même référence La source de courant I 12, est constituée par un transistor T 11, une résistance d'émet- teur R 21, et la base de Tll est alimentée à une tension de ré- férence VREF Des sources de courant connectées aux émet- teurs respectivement de T 5 et T 6 sont constitués par des tran- sistors respectivement T 12 et T 13, présentant une résistance d'émetteur respectivement R 22 et R 23, et dont la base est ali- mentée à une tension de référence VREF Les dimensions des transistors T 11, T 12 et T 13 et les valeurs des résistances R 21, R 22 et R 23 permettent de déterminer les diverses valeurs de courant dans les collecteurs desdits transistors. Le circuit de la figure 4 présente un certain nom- bre d'améliorations par rapport à celui de la figure 3, et pouvant être mise en oeuvre en combinaison ou séparément. Tout d'abord les signaux d'horloge h et h sont ap- pliqués à l'entrée de deux diviseurs de tension présentant des transistors respectivement T 7 et T 8 montés en émetteur suiveur (résistances de base respectivement R 17 et R 18) L'émetteur de T 7 est connecté à une première branche de division de tension comprenant en série deux résistances R 31 et R 33 et une source de courant (Tj 0, R 20, VREF) L'émetteur de T 8 est connecté à une deuxième branche de division de tension comportant deux résistances R 30 et R 32 et une source de courant (Tg, R 1 g, VREF) Le point commun aux résistances R 31 et R 33 est con- necté à la base de T 1 Le point commun aux résistances R 30 et R 32 est connecté à la base de T 2 Le point commun à la résis- tance R 33 et à la source de courant (T 10, R 20, VREF), à sa- voir le collecteur de Tjc alimente la base de T 6 à travers la résistance R 16 Le point commun à la résistance R 32 et à la source de courant (Tg, R 19, VREF), à savoir le collecteur de Tg, alimente la base de T 5 à travers la résistance R 15. Les deux points communs précités, connectés aux ba- ses des transistors respectivement T 1 et T 2, sont reliés entre eux par une résistance R 34 Pour R 30 et R 21 de même valeur, on a (en désignant par h' et R' les tensions de base respective- ment des transistors T 1 et T 2 h h R 30 1 + R 34/R 30 (h h) Les résistances R 32 et R 33 servent à abaisser la tension si besoin est pour alimenter les bases de T 5 et T 6 et éviter la saturation de ces transistors Leur valeur est à prendre en compte en série respectivement avec R 15 et R 16 pour le calcul du retard apporté par ces dernières résistances à la commutation de T 5 et T 6. En variante, un diviseur à point de résistances peut être mis en oeuvre pour chacune des cellules. Un condensateur C 5 disposé entre les collecteurs des transistors T 1 et T 2, permet d'éviter les pics de courant sur les collecteurs desdits transistors Sa valeur est la plus faible possible compatible avec une atténuation satisfaisante des pics de courant (p ex 5 p F). Les résistances R 11 et R 12 peuvent être reliées à la source de tension d'alimentation Vcc avec décalage de tension produit par un transistor T 35 monté en diode Sur la figure 4, on a représenté deux résistances R'11 et R 12 ayant une borne interconnectée et en série avec une résistance R 35 et le transistor T 35 monté en diode Un condensateur C 8 con- necté entre le point d'interconnexion des résistances R'11 et R'12 et la masse (ou une deuxième source de tension d'alimen- tation) créé un effet de masse virtuel pour éliminer les ef- fets de mode commun C 8 peut avoir également une valeur faible (p ex 20 p F), mais de préférence suffisante pour compenser l'effet selfique de T 35 On peut choisir par exemple R 35 C 8 - 10 tf (tf t temps de montée de l'étage Tl, T 2), ce qui procure une correction pour les harmoniques. Une résistance R 56 disposée entre les émetteurs de T 5 et T 6 a pour fonction de faire fonctionner les transistors T 5 et TG en étage différentiel dont la plage de linéarité peut être choisie en ajustant la valeur de R 56. La commutation peut être ainsi réglée (linéarisa- tion dynamique) pour que les transistors T 5 et TG voient al- ternativement passer un courant maximal ou minimal selon le signe instantané de la tension d'horloge Pour fonctionner en mode linéaire, on doit avoir R 56 I > AV + 4 VT I intensité des sources de courant mettant en oeuvre les transistors T 12 et T 13. AV amplitude maximale des signaux sur les bases des transis- tors T 5 et T 6. VT = 26 m V. On peut ajuster R 56 I pour avoir un rapport K entre les courants maximaux ou minimaux qui soit de l'ordre de 10. Un condensateur Cs en parallèle sur la résistance R 56 permet d'accélérer la commutation En effet, le condensa- teur Cs est vu comme une self sur les collecteurs des transis- tors Ts et TG. Enfin des résistances R 53 et R 64 connectées respec- tivement entre l'émetteur de T 3 et le collecteur de Ts d'une part, et l'émetteur de T 4 et le collecteur de T 6 d'autre part permettant de découpler les collecteurs de Ts et T 6 des char- ges capacitives C et C', de manière à éviter les ondulations des signaux de sortie sur les niveaux haut ou bas Leur valeur devra être aussi faible que possible pour obtenir l'effet désire. La figure 5 montre une variante de l'étage diffé- rentiel des transistors T 5 et T 6 Les émetteurs sont intercon- nectés par deux résistances en série R'56 et Rs" 56 au point commun desquelles est connectée une source de courant (T 14, R 24, VREF). Nous allons maintenant donner des indications plus précise permettant de calculer les valeurs les plus favorables de certains au moins des composants. Le réseau parallèle Rll C 1 est vu dans l'émetteur de T 4 comme un self L' en série avec une résistance R'. T t 2 f t 2 Tn L' T 2 2 ll T R'2 n C 1 avec T = R 11 C 1, Tn= temps de transit dans la base d'un transistor. tf: temps de montée du signal sur la base de T 4. Le réseau parallèle R'6 C'6 dans le collecteur de T 6 est vu comme un self L" en série avec une résistance R'. L" = Rc R'6 C'6 R" = Rc avec Rc: résistance intrinsèque de collecteur de T 6 (en série avec R 64 le cas échéant). Les transistors T 4 et T 6 sont dans les mêmes conditions de commutation si L' = L" et R' = R". t Si on choisit W -t 1, on aura en première appro- tf ximation: Rc R'6 C'6 = In Rl Rc C 1 = Tn d'o: tf RI 1 C 1 = R'6 C'6 = Pour la figure 4 on aura: tf Rll C 1 = R 56 C 6 = I En pratique on peut choisir pour tf le temps de montée du transistor T 1. Exemple: R 11 = 200 Q, C 1 = 2 p F R 56 = 600 Q, C 6 = 0,75 p F. En outre, il faut Rjl I 12 > AV. Pour une décharge rapide de C, on choisira: CAV I 12 = I 13 t t t = temps de décharge souhaité pour le condensateur C. REVENDICATIONS 1 Cellule d'amplificateur de puissance comprenant un amplificateur inverseur d'entrée comportant un premier tran- sistor ayant un collecteur relié à une première source de ten- sion d'alimentation à travers une première résistance, ainsi qu'un étage de sortie présentant un deuxième et un troisième transistor ayant des trajets collecteur-émetteur en série, leur point commun constituant une sortie de l'amplificateur de puissance, la base du deuxième transistor étant connectée au collecteur du premier transistor, et des moyens pour appliquer à la base du troisième transistor un signal de commande en phase avec un signal d'entrée appliqué à la base du premier transistor, caractérisé en ce qu'il comporte un premier con- densateur (C 1) disposé en parallèle avec la première résistan- ce (R 11), en ce que le signal de commande est le signal d'en- trée (E) à un coefficient multiplicatif près inférieur ou égal à 1 et en ce que lesdits moyens consistent en une deuxième ré- sistance (R 16) disposée en série dans la base du troisième transistor. 2 Cellule d'amplificateur selon la revendication 1, caractérisé en ce qu'il comporte un diviseur de tension agen- cée de manière à recevoir le signal d'une source d'entrée et à générer le signal d'entrée et le signal de commande. 3 Cellule d'amplificateur selon une des revendica- tions 1 ou 2, caractérisé en ce qu'elle comporte un réseau pa- rallèle résistance-condensateur (R'6, C'6) disposé dans l'é- metteur du troisième transistor. 4 Cellule d'amplificateur selon la revendication 3, caractérisé en ce que la constante de temps (R'6, C'6) dudit réseau parallèle est égale au produit des valeurs de la pre- mière résistance (R 11) et du premier condensateur (Cl). Amplificateur différentiel de puissance comportant deux cellules d'amplificateur selon une des revendications 1 ou 2, caractérisé en ce que les premiers transistors (T 1, T 2) de chaque cellule sont couplés entre eux par les émetteurs. 6 Amplificateur différentiel selon la revendication , caractérisé en ce que les troisième transistors (T 5, T 6) présentent une troisième résistance (R 56) connectée entre leurs émetteurs. 7 Amplificateur différentiel selon la revendication 6, caractérisé en ce qu'il comporte une première (T 12, R 22) et une deuxième (Tj 3, R 23) source de courant connectées à l'émet- teur respectivement de chacun des troisième transistors (T 5, T 6). 8 Amplificateur différentiel selon la revendication , caractérisé en ce qu'il comporte une quatrième (R'56) et une cinquième (R" 56) résistance connectées en série entre les émetteurs des troisièmes transistors et dont la somme des va- leurs est égale à celle de la troisième résistance (R 56) ainsi qu'une troisième source de courant (T 14, R 24, VREF) connec- tée au point commun à la quatrième (R'56) et à la cinquième (R" 56) résistance. 9 Amplificateur différentiel selon une des revendica- tions 6 à 8, caractérisé en ce qu'il comporte un troisième condensateur (C 6) entre les émetteurs desdits troisièmes tran- sistors. 10 Amplificateur différentiel selon la revendication 9, caractérisé en ce que le produit des valeurs de la première résistance (R 11) et du premier condensateur (Cl) est égal au produit des valeurs de la troisième résistance (R 56) et du troisième condensateur (C 6). 11 Amplificateur différentiel selon une des revendica- tions 4 à 10, caractérisé en ce qu'il comporte une sixième (R 53) et une septième (R 64) résistance disposées en série res- pectivement entre les trajets collecteur-émetteur des deuxième (Ts) et troisième (T 6) transistors des deux cellules. 12 Amplificateur différentiel selon une des revendica- tions 4 à 11, caractérisé en ce qu'il comporte une huitième résistance (R 34) connectée entre les bases des premiers tran- sistors des deux cellules. 13 Amplificateur différentiel selon une des revendica- tions 4 à 12, caractérisé en ce qu'il comporte un transistor monté en diode et en direct entre un point commun aux premiè- res résistances (R'11, R'12) des deux cellules et la première source de tension d'alimentation (Vcc). 14 Amplificateur différentiel selon la revendication 13 r caractérisé en ce qu'il comporte un quatrième condensateur (C 8) connecté entre ledit point commun aux premières résistan- ces (R'11, R'12) et la deuxième source de tension d'alimenta- tion.