Brevet FR2665034A1 — publié le 19920124

%AMPLIFICATEUR LARGE BANDE PRESENTANT DES SORTIES SEPAREES". La présente invention concerne un amplificateur à large bande comportant une sortie directe à laquelle est con- necté un étage décaleur de niveau présentant au moins une sor- tie décalée en niveau et présentant au moins un premier tran- sistor suiveur en série avec au moins un élément décaleur de niveau, ledit premier transistor comportant une première ré- sistance disposée entre sa base et une source de tension d'a- limentation, et un circuit de contre-réaction à partir d'au moins une sortie décalée en niveau. Un tel amplificateur est connu de l'article "A 4-Terminal Wide-Band Monolithic Amplifier" de Robert G MEYER et Robert A BLAUSCHILD publié dans IEEE Journal of Solid Sta- te Circuits Vol SC 16 N 06 décembre 1981, pages 634 à 638, en particulier figures 2 et 8. Un tel amplificateur présente l'avantage d'une large bande passante ainsi que d'un niveau de bruit peu élevé et de valeurs favorables pour les impédances d'entrée et de sortie. L'invention propose d'améliorer les caractéristiques d'un amplificateur présentant des sorties séparées de manière à obtenir une séparation élevée entre les sorties, par exemple pour réaliser un mélangeur- séparateur présentant une sortie téléviseur et une sortie magnétoscope. L'idée de base de l'invention consiste à mettre en oeuvre un amplificateur du type précité, lequel présente in- trinsèquement des caractéristiques intéressantes, et d'amélio- rer les caractéristiques du décaleur de tension de la boucle principale de contre-réaction, en vue d'obtenir une isolation élevée entre des sorties séparées qui leur sont connectées. Un amplificateur selon l'invention est ainsi carac- térisé en ce qu'il comporte au moins un deuxième et un troi- sième transistor de sortie séparée dont la base est connectée à une dite sortie décalée en niveau et qui sont agencés de ma- nière que leur collecteur constitue respectivement une premiè- re et une deuxième sortie séparée, en ce que l'étage décaleur de niveau comporte un quatrième transistor suiveur en cascade entre le premier transistor suiveur et l'élément décaleur de niveau et en ce qu'il comporte un cinquième transistor formant miroir de courant-avec ledit élément décaleur de niveau et dont le trajet de courant principal est connecté en série entre le trajet de courant principal du premier transistor suiveur et une borne de l'élément décaleur de niveau non con- nectée au quatrième transistor suiveur. Le miroir de courant permet de diminuer l'impédance de sortie du décaleur et d'améliorer l'isolation entre les sorties séparées sans augmenter le niveau de bruit. Selon un mode de réalisation avantageux, l'amplifi- cateur comporte un sixième transistor dont la base constitue une entrée de l'amplificateur et dont le collecteur est con- necté à la base d'un septième transistor constituant un étage Darlington avec un huitième transistor aval, ladite sortie di- recte étant prise sur le collecteur du huitième transistor, qui est connecté à la base du premier transistor suiveur. Ladite contre-réaction peut alors comporter une deuxième résistance connectée entre ladite sortie décalée en niveau et l'émetteur du sixième transistor, lequel présente une troisième résistance d'émetteur Une quatrième résistance peut être connectée entre l'émetteur du huitième transistor et la base du sixième transistor, de manière à constituer une contre-réaction auxiliaire permettant de définir l'impédance d'entrée sans introduire de résistance d'entrée de faible va- leur, qui introduirait du bruit. Une limitation du courant dans la contre-réaction principale peut être obtenue grâce à un neuvième transistor dont la base est connectée à ladite sortie décalée en niveau et dont le collecteur est relié à travers une cinquième résis- tance à la base d'un dixième transistor dont le trajet de cou- rant principal est connecté entre ladite source de tension d'alimentation et d'une part une cinquième résistance de pola- risation du collecteur du sixième transistor et d'autre part la première résistance. Un décalage de quatre tensions base-émetteur peut être obtenu en cascadant un onzième transistor suiveur entre le premier et le quatrième transistor suiveur, un douzième transistor formant miroir de courant avec l'élément décaleur de niveau, son trajet de courant principal étant connecté en série entre le trajet de courant principal du onzième transis- tor et la borne de l'élément décaleur de niveau non connectée au quatrième transistor suiveur. Une première source de courant peut être connectée à la borne commune au quatrième transistor suiveur et à l'élé- ment décaleur de niveau, et au moins une deuxième source de courant peut être connectée à la base d'au moins un des premier et quatrième transistors Une au moins desdites sour- ces de courant peut être constituée par une septième résistan- ce. L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée à titre d'exemple non limi- tatif, en liaison avec les dessins qui représentent: la figure 1, un amplificateur selon l'art antérieur précité, la figure 2, un diagramme d'un mélangeur-séparateur pour pour récepteur de télévision, la figure 3, un amplificateur selon un mode préféré de réa- lisation de l'invention, la figure 4 et la figure 5, deux variantes selon l'invention du circuit décaleur. Selon la figure 1, un amplificateur à large bande tel que décrit dans la publication précitée de MEYER et BLAUSCHILD comporte un transistor Qj dont la base constitue l'entrée E de l'amplificateur, et dont le collecteur, relié à une source de tension d'alimentation Vcc, est connecté à la base d'un transistor Q 6 constituant le transistor amont d'un étage Darlington dont le transistor aval est un transistor Q 2 Une résistance R 3 est connectée entre les émetteurs des transistors Q 2 et QG Les collecteurs interconnectés des tran- sistors Q 2 et QG constituent une sortie directe C de l'ampli- ficateur Une résistance R 2 peut les relier à la source de tension d'alimentation Vcc Une boucle de contre-réaction principale, qui définit le gain de l'amplificateur comporte un circuit décaleur à deux niveaux, à savoir un premier transis- tor Q 3 monté en émetteur suiveur à partir de la sortie S, son collecteur étant référencé à la source de tension d'alimenta- tion Vcc, et en cascade avec une diode en direct Qi, ici ré- alisée à partir d'un transistor de même type que Q 3 et dont la base et le collecteur sont interconnectés Une résistance de contre-réaction RF 1 est connectée en série entre la cathode (émetteur) de la diode Q 4 (point B) et l'émetteur du transis- tor Qj, lequel est relié au pôle de mode commun (masse) à tra- vers une résistance RE 1. Le gain de l'amplificateur a alors pour valeur R Fl + R El 2 R El L'étage Darlington permet d'obtenir un gain élevé en boucle ouverte Une contre-réaction auxiliaire, qui influe favorable- ment sur les impédances d'entrée et de sortie comporte une ré- sistance RF 2 connectée entre la base du transistor Q 2 et la base du transistor Qi (entrée E) La résistance RF 2 permet de polariser en continu (DC) la base du transistor Qj. Un tel amplificateur, pourvu de sa boucle de con- tre-réaction principale, et éventuellement de la contre-réac- tion auxiliaire, présente une large bande passante et un ni- veau de bruit relativement faible, et convient de ce fait à l'amplification de signaux faibles, tels que les signaux d'an- tenne. La figure 2 représente un schéma d'un séparateur- mélangeur comportant un amplificateur A recevant à son entrée des signaux d'antenne Y et présentant deux sorties séparées, l'une (TV) pour alimenter un récepteur de télévision, et l'au- tre (VCR) pour alimenter un magnétoscope Ces deux sorties doivent présenter l'une par rapport à l'autre et vis à vis de l'antenne une bonne isolation. Selon la figure 3, les éléments remplissant la même fonction présentent la même référence que sur la figure 1 Le décaleur de sortie présente trois niveaux de manière à décaler de trois tensions base-émetteur, deux transistors Q 3 et Q'3 étant cascadés en émetteur suiveur avec un transistor Q 4 monté en diode L'émetteur du transistor Q'3 constitue une sortie S décalée en niveau de deux tensions base-émetteur, et à partir de laquelle sont obtenues deux sorties séparées 51 et 52 de la manière suivante Deux transistors Q 20 et Q 30 ont leur collec- teur relié à la source de tension d'alimentation Vcc à tra- vers des résistances respectivement R 20 et R 30, leur émetteur relié au pôle de mode commun à travers des résistances respec- tivement RE 20 et RE 30, et leur base connectée à la sortie S Les collecteurs des transistors Q 20 et Q 30 constituant les sorties séparées respectivement Sl (par exemple sortie VCR) et 52 (par exemple sortie TV). L'isolation des sorties 51 et 52 avec l'entrée de l'amplificateur ou bien entre elles n'est pas parfaite Aux fréquences élevées, la capacité collecteur-base des transis- tors Q 20 et Q 30 a pour effet de réinjecter une partie des si- gnaux sur la sortie S et d'une sortie sur l'autre. Pour améliorer cette isolation, il a été constaté qu'il convenait de diminuer la valeur de l'impédance de sortie du décaleur de tension (point B) ainsi qu'au point S et d'augmenter la valeur de son impédance au point A (base du transistor Q'3) Pour ce faire, un transistor Q Io a sa base connectée au point S et son trajet de courant principal con- necté entre les points A et B c'est-à-dire en série avec le trajet de courant principal du transistor Q 3 Si les transis- tors Q 4 et Q 10 sont identiques, le courant de sortie I se di- vise également entre les transistors Q 10 et Q 4. Soient ZB 1 et Z 51 l'impédance de sortie respectivement au point B et au point S en l'absence du transistor Q 10, et ZB 2 et Z 52 l'impédance de sortie respectivement au point B et au point S avec le transistor Q 10. Soit ZA 1 l'impédance d'entrée au point A en l'absence de transistor Q 10, et ZA 2 l'impédance d'entrée au point A avec le transistor Q 10. On a: R 2 R 2 ZB 1 = 3rd ZB 2 21 + 3rd R 2 z S + 2 r Z 52 2rd ZA 1 RF 1 + 2rd ZA 2 2 (RF 1 + 2rd) avec rd = résistance d'émetteur d'un transistor B = gain en courant du transistor Q 3. Le décalage de niveau (trois tensions base-émetteur d'un transistor) reste à peu de choses près identique (baisse de 18 m V). Le transistor Q 3 (traversé par un courant I/2) est alimenté par le transistor Q 10. Pour optimiser le circuit, il faut que les résis- tances dynamiques des diodes soient très faibles vis-à-vis de la valeur de RF 1 Cette condition est aisément remplie avec le circuit proposé, lequel n'augmente pas la consommation de courant ni le niveau de bruit. L'adjonction d'un transistor Q 10 permet d'obtenir une amélioration allant jusqu'à environ 10 d B pour l'isolation entre l'entrée et la sortie de l'amplificateur, c'est-à-dire entre l'antenne et une des sorties 51 ou 52, ainsi qu'entre les deux sorties. A titre d'exemple, les valeurs des composants peu- vent être les suivantes: R 1 = 500 Q R 2 = 50 Q RF 1 = 120 Q RF 2 = 600 Q QE 1 = 15 Q RE 2 = 80 Q RE 6 = 500 Q On va maintenant montrer comment on peut limiter le courant I 3 qui traverse la résistance de contre-réaction prin- cipale R Fi. Soit N le nombre de niveaux du décaleur de tension (pour la figure 3, N = 3). On a en première approximation R 2 Vcc VBE l( 1 ±)+ n i RE 2 3 R RF+ RE ( 1 + R I 3 est très sensible aux variations de Vcc et de la tempéra- ture. Pour que la contre-réaction ait une bonne linéarité et un gain indépendant du décaleur de tension, il faut que la résistance RF 1 ait une valeur très supérieure à l'impédance Z 52 du décaleur soit RF " R 2 + 3rd Fl 20 r Comme la valeur de RF 1 est choisie en fonction d'un certain nombre de paramètres correspondant aux performan- ces exigées du dispositif et comme I 3 est sensible aux varia- tions thermiques et à celles de la tension d'alimentation, il est souhaitable de contrôler au moins au premier ordre ses va- riations de manière à éviter une consommation en courant trop élevée dans des conditions extrêmes. Pour ce faire, l'idée de base est la constatation que la tension V 3 au point B rend essentiellement compte du courant I 3 Le contrôle du courant I 3 peut être effectué en mesurant la tension V 3. Un transistor 58 a sa base reliée au point B à tra- vers une résistance Rg de valeur élevée, et son émetteur relié à une source de tension d'alimentation (masse) à travers une résistance RE 8 Un condensateur d'intégration Cg est connec- té entre son collecteur et sa base Son collecteur est relié à travers une résistance R 8 à la base d'un transistor ballast Q 7 dont le collecteur est connecté à la source de tension d'ali- mentation Vcc, et son émetteur à une borne des résistances Rl et R 2 Une résistance R 7 est connectée entre le collecteur et la base du transistor Q 7, de telle sorte qu'elle forme un pont diviseur avec la résistance R 8 La résistance R 7 est OS choisie de manière à ne pas perturber l'amplificateur Le cou- rant traversant la résistance R 7 dépend du courant I 3 et la tension V'cc sur l'émetteur du transistor Q 7 tend à baisser lorsque le courant I 3 tend à augmenter, d'o la régulation ob- tenue car I 3 dépend de V'cc au lieu de Vcc avec ce monta- ge. La figure 4 représente un montage dans lequel la linéarité du décaleur de tension a été améliorée par adjonc- tion de sources de courant aux points A et S, celles-ci étant constituées par des résistances respectivement Rjo et R 4. La figure 5 représente un exemple de réalisation correspondant au cas N = 4 Un transistor suiveur Q" 3 est cas- cadé en série entre les transistors Q 3 et Q'3, et un transis- tor Q'10 formant miroir de courant avec la diode Q 4 a son tra- jet de courant principal en série avec celui du transistor Q" 3 Ce montage peut permettre de diminuer I 3. L'invention ne se limite pas aux modes de réalisa- tion décrits et représentés En particulier, les transistors représentés sont du type npn, lesquels se prêtent le mieux à une réalisation intégrée car ils sont plus rapides que leurs homologues pnp, avec lesquels un amplificateur selon l'inven- tion pourrait être réalisé. REVENDICATIONS 1 Amplificateur à large bande comportant une sortie directe à laquelle est connecté un étage décaleur de niveau présentant au moins une sortie décalée en niveau et comportant au moins un premier transistor suiveur en série avec au moins un élément décaleur de niveau, ledit transistor comportant une première résistance disposée entre sa base et une source de tension d'alimentation, et un circuit de contre- réaction à partir d'au moins une sortie décalée en niveau, caractérisé en ce qu'il comporte au moins un deuxième (Q 20) et un troisième (Q 30) transistor de sortie séparée dont la base est connectée à une dite sortie décalée en niveau (S) et qui sont agencés de manière que leur collecteur constitue respectivement une pre- mière (Sl) et une deuxième ( 52) sortie séparée, en ce que l'é- tage décaleur de niveau comporte un quatrième transistor sui- veur (Q'3) en cascade entre le premier transistor suiveur (Q 3) et l'élément décaleur de niveau (Q 4) et en ce qu'il comporte un cinquième transistor (Q Io) formant miroir de courant avec ledit élément décaleur de niveau et dont le trajet de courant principal est connecté en série entre le trajet de courant principal du premier transistor suiveur (Q 3) et une borne de l'élément décaleur de niveau (Q 4) non connectée au quatrième transistor suiveur (Q'3). 2 Amplificateur selon la revendication 1, caractérisé en ce que l'élément décaleur de niveau est un transistor monté en diode. 3 Amplificateur selon une des revendication 1 ou 2 ca- ractérisé en ce qu'il comporte un sixième transistor (Qi) dont la base constitue une entrée de l'amplificateur et dont le collecteur est connecté à la base d'un septième transistor (Q 6) constituant un étage Darlington avec un huitième transis- tor (Q 2) aval, ladite sortie directe (C) étant prise sur le collecteur du huitième transistor (Q 2) qui est connecté à la base du premier transistor suiveur (Q 3). 4 Amplificateur selon la revendication 3, caractérisé en ce que ladite contre-réaction comporte une deuxième résis- tance (RF 1) connectée entre ladite sortie décalée en niveau (B) et l'émetteur du sixième transistor (Qj), lequel présente une troisième résistance d'émetteur (RE 1). Amplificateur selon une des revendication 3 ou 4 caractérisé en ce qu'il comporte une quatrième résistance (RF 2) connectée entre l'émetteur du huitième transistor (Q 2) et la base du sixième (Qj) transistor. 6 Amplificateur selon une des revendications 3 à 5 caractérisé en ce qu'il comporte un neuvième transistor (Q 8) dont la base est connectée à ladite sortie décalée en niveau (B) et dont le collecteur est relié à travers une cinquième résistance (R 8) à la base d'un dixième transistor (Q 7) dont le trajet de courant principal est connecté entre ladite source de tension d'alimentation, et d'une part une sixième (Rj) ré- sistance de polarisation du collecteur du sixième transistor (Qi), et d'autre part la première résistance (R 2). 7 Amplificateur selon une des revendications précé- dentes caractérisé en ce que l'étage décaleur de niveau com- porte un onzième transistor (Q" 3) suiveur en cascade entre le premier (Q 3) et le quatrième (Q'3) transistor suiveur, et en ce qu'il comporte un douzième transistor (Q'10) formant miroir de courant avec l'élément décaleur de niveau (Q 4) et dont le trajet de courant principal est connecté en série entre le trajet de courant principal du onzième transistor (Q" 3) et la borne (B) de l'élément décaleur de niveau (Q 4) non connectée au quatrième transistor suiveur (Q'3) 8 Amplificateur selon la revendications 7 caractérisé en ce qu'il comporte une première source de courant connectée à la borne (S) commune au quatrième transistor suiveur (Q'3) et à l'élément décaleur de niveau (Q 4) et au moins une deuxiè- me source de courant connectée à la base d'au moins un des premier (Q 3) et quatrième (Q'3) transistors suiveurs. 9 Amplificateur selon la revendication 8 caractérisé en ce qu'au moins une desdites sources de courant est consti- tuée par une septième résistance (R 4, R 10).