Brevet FR2665012A1 — publié le 19920124

Circuit de pilotage CMOS à faible bruit La présente invention concerne un circuit d'attaque CMOS à faible bruit et notamment un circuit d'attaque CMOS à fai- ble bruit inclus dans un ccrmposant à semiconducteurs à haute densité d'intégration, c'est-à-dire un un circuit intégré monolithique à semiconducteurs à haute intégration. Depuis peu de temps, comme les composants à semiconducteurs CMOS, c'est-à-dire les circuits inté- grés CMOS, atteignent des hauts degrés d'intégration et des hautes performances, le bruit produit par un circuit de pilota- ge CMOS d'entrée ou de sortie devient un facteur important. En particulier, un transistor de pilotage d'un circuit de pilota- ge de sortie a des possibilités de pilotage à fort courant. Par conséquent, les grandes variations de courant produites dans l'étage de sortie sont rétrocouplées à l'intérieur de la puce du circuit intégré, de sorte que le bruit de la li- gne d'alimentation et le bruit de la ligne de masse se font sentir dans un circuit interne, ce qui peut provoquer un mauxais fonctionnement de ce circuit interne. L'article publié par Thaddens Cabara et David Thompson aux pages 88 et 89 du compte-rendu abrégé de la Conférence IEEE ISSCC de 1988 mentionne le problème indiqué ci-dessus. Dans l'article de Gabara et Thompson, pour résoudre ce pro- blème, les auteurs décrivent un procédé pour piloter des transistors PMOS et NMOS en produisant un signal de commande en tension selon la variation de la tension d'alimentation. D'autre part, le déposant de la présente demande a dépo- sé la demande de brevet coréen n 89-20605 intitulée "Cir- cuit tampon de sortie de données à faible bruit" qui décrit un procédé qui peut réduire le phénomène de pointe de ten- sion de sortie produite lors d'une transition du signal de sortie de données. -2- L'invention a pour objet un circuit de pilotage CMOS à faible bruit ayant des moyens limiteurs de tension et de courant pour résoudre le problème du procédé classique dé- crit plus haut. Pour atteindre ce but, le circuit de pilotage CMOS à fai- ble bruit selon l'invention comporte un transistor PMOS d'ex- cursion haute qui a une première électrode de courant reliée à une tension d'alimentation, une deuxième électrode de courant reliée à un noeud 13 et\ Une - électrode de commande recevant un signal d'entrée; et un transistor NMOS d'excursion basse qui a une première électrode de courant reliée à une tension de la masse, une deuxième électrode de courant reliée au noeud de sortie, et une électrode de commande recevant un signal d'entrée inversé. Le circuit de pilotage CMOS à faible bruit comprend en outre des moyens limiteurs montés entre la tension d'alimen- tation et la première électrode de courant du transistor PMOS d'excursion haute pour abaisserà un niveau prédéterminé la tension du signal appliqué au noeud de sortie lorsque le transistor P 1405 d'excursion haute est débloqué, et réduisant le courant maximal au noeud de sortie à une valeur de courant prédéterminée lors d'une transition ascendante du signal de sortie au noeud de sortie L'objet indiqué ci-dessus de l'invention et d'autres avantages de l'invention apparaîtront mieux à la lecture de la description d'une forme de réalisation de l'invention donnée ci-après en relation avec les dessins annexés, dans lesquels: la figure 1 est un schéma de principe du circuit tampon de sortie de données classique; 3 - la figure 2 est un schéma de principe d'un circuit de pilota- ge -de sortie incorporant le circuit de pilotage CM 1 OS à faible bruit selon-l'invention; et la figure 3 est une vue en coupe droite montrant la cons- titution du transistor PMOS d'excursion haute et de la diode à jonction PN réalisés sur le substrat en semiconducteur. La figure 1 est donc un schéma de principe du circuit tampon de données classique. Considérant la figure 1, on voit que le circuit de pilota- ge de sortie de données classique comprend des portes NI (NOR) NOR 1 et NOR 2 pour appliquer les signaux d'entrée SAS et SAS obtenus à la sortie d'un amplificateur de lecture (non représenté) et le signal de validation de sortie OE; les inverseurs INT 2 et INT 3 pour appliquer respectivement le signal de sortie de la porte NI NOR 1 et le signal de sor- tie inversé de la porte NI NOR 2, et un inverseur INT 1; des transistors de pilotage PM et NM pour appliquer les signaux de sortie des inverseurs INT 2 et INT 3 aux portes respecti- ves; et des condensateurs MOS C 1 et C 2, montés respective- ment entre la grille du transistor de pilotage PM ou NM et une borne de masse Dans le circuit tampon de sortie de don- nées ayant la constitution décrite ci-dessus, le br Jit De sortie au noeud de sortie N 3 est rétrocouplé par une capacité parasite des points de circuit des grilles N 1 et N 2 des transistors de pilotage PN et MN, de sorte que le phénomène de pointe de tension en sortie se produit L'ajout des condensateurs MOS respectifs C 1 et C 2 entre le - noeud de grille N 1 ou N 2 et chaque borne de masse per- met de réduire le phénomène de pointe de tension en sortie. Crâce à cette constitution, la consommation de courant est réduite et la vitesse de fonctionnement du circuit de pilotage de sortie est augmentée, de sorte que la fiabilité du dispo- sitif à semiconducteur est améliorée. -4- D'autre part, le circuit tampon de sortie de données décrit ci- dessus peut réduire le bruit de la ligne de masse qui est rétrocouplé, mais ne peut pas supprimer complètement le bruit de la ligne d'alimentation ni le bruit de la ligne de masse qui est produit par le circuit tampon de sortie de données Cela est dû au fait que le bruit de la ligne d'alimentation et le bruit de la ligne de masse sont liés à la vitesse de variation du courant La vitesse de varia- tion du courant est donnée par la relation: di > 4 CV l-J 1 dtlmax t 52 ts o di/dt est la vitesse maximale de variation du courant, C est la capacité de la charge, V est l'excursion de ten- sion, et ts est le temps de montée ou de descente du signal du circuit tampon de sortie Par conséquent, le bruit de sortie VN a la forme suivante: lVNlax > L x ld ( 2) o L est l'inductance du fil de connexion et de la grille de connexion du boîtier du circuit intégré utilisée pour la ligne l'alimentation, et du fil de la ligne de masse. Par conséquent, le circuit tampon de sortie de données classique constitue le circuit de pilotage de sortie CMOS, avec le résultat que dans ce circuit tampon, le niveau de sortie haut est au niveau Vcc, et le niveau de sortie bas est au niveau du potentiel de la masse, de sorte que l'ex- cursion de tension V occupe l'intervalle de Vcc à Vss En conséquence, le bruit de sortie VN se retrouve entièrement dans la ligne d'alimentation et la ligne de masse. Considérant maintenant la figure 2, on soit que dans -5.- l'invention, pour réduire le bruit de la ligne d'alimenta- tion et le bruit de la ligne de masse, une diode à jonction PN D, qui est montée entre la ligne d'alimentation Vcc et la source du transistor P 1, est ajoutée au circuit tampon de sortie de données classique de la figure 1. La structure en coupe du transistor PMOS d'excur- sion haute PM du circuit de pilotage CMOS à faible bruit selon l'invention est représentée sur la figure 3 Considérant la figure 3, on voit qu'un substrat de semiconducteur 10 a trois parties principales En partant de la gauche, la région 20 du transistor PHOS, la région de diffusion 30 pour l'isolement des transistors, et la région 40 de la diode à jonction PN, sont respectivement séparées par des couches d'oxyde épais 50 La région 20 du transistor PMOS est défi- nie comme étant la région comprise entre les couches d'oxyde épais 50 a et 50 b, et comprend une couche d'électrode de gril- le 21 et des couches P+ 22 et 23, c'est-à-dire une couche d'électrode de source et une couche d'électrode de drain qui sont formées sous la surface du substrat de semiconduc- teur 10, plus précisément des deux côtés de la-couche d'é- lectrode de grille 21 La région de diffusion 30 pré\ue pour l'isolement des transistors est définie comme étant la re- gion comprise entre les couches d'oxyde épais 50 b et 50 c, et comprend une couche N+ 31 qui est formée la surface du substrat de semiconducteur 10 Dans cette région de diffu- sion, pour empêcher la formation d'un transistor parasite, la tension d'alimentation Vcc est appliquée à la couche N+ 31 La région 40 de la diode à jonction PN est définie comme étant la région comprise entre les couches d'oxyde épais 50 c et 50 d Plus précisément, un caisson P 41 est formé sous la surface du substrat de semiconducteur 10, et ensuite -6- une couche N+ 42 est formée sous la partie de la surface du substrat de semiconducteur 10 dans laquelle se trouve le caisson P 41, de manière à constituer la région 30 La ten- sion d'alimentation \'cc est appliquée au caisson P 41, et la couche N+ est reliée à la couche d'électrode de source 22 du transistor PMOS P Ml par une connexion métallique La chute de tension directe VD est donnée par la formule: ND NA VD ( 3) ni 2 et le courant direct ID est donné par la formule: ID i Is exp(VD/2 VT) ( 4) o: ND:concentration d'impureté dans le caisson P 41; NA:concentration d'impureté dans la couche N+ 42; ni: concentration de porteurs intrinsèques; Is:courant inerse de saturation; et VT:T/11,5000, o T est la température absolue. Par conséquent, la chute de tension directe VD de la diode à jonction PN D peut être fixée à la \aleur voulue en agissant sur les concentrations d'impureté du caisson P 41 et de la couche NJ+ 42 De plus, puisque le courant direct ID est proportionnel au courant inverse de saturation et que le courant inverse de saturation Is est proportionnel à l'aire de la jonction avec la densité de porteurs prédé- terminée, le courant direct ID peut avoir la valeur voulue en agissant sur l'aire de la jonction. Le fonctionnement de l'invention ayant la constitution décrite ci-dessus est expliqué ci-après. -7- Considérant le schéma de principe de la figure 2, on voit que lors d'une transition ascendante du signal de sor- tie, le transistor PMOS PM et le transistor NMOS NM sont débloqués instantanément en même temps, de sorte que le cou- rant maximal circule de la ligne d'alimentation à la ligne de masse A cet instant, le courant maximal est limité à l'intensité du courant direct ID dans la diode à jonction PN D, de sorte qu'il est diminué De plus, au point de cir- cuit de sortie N 3 se trouve appliquée la tension réduite de la valeur de la chute de tension VD produite par la diode à jonction PN D, soit Vcc VD Par conséquent, le bruit de la ligne d'alimentation et de la ligne de masse dû au signal de sortie de données est proportionnel à l'excursion de tension V, comme cela est indiqué par les équations ( 1) et ( 2), de sorte que le bruit est r êduit dans le rapport de (Vcc-VD)/Vcc. Par exemple, avec une tension d'alimentation de 5 volts, si la chute de tension produite par la diode à jonction PN D est fixée à 0,6 volt, l'excursion de tension devient égale à 4,4 volts de manière à limiter au maximum le niveau haut du signal de sortie des moyens depilotageen sortie, et aussi à réduire le bruit lié à la chute de tension. De plus, lors d'une transition du signal de sortie, le courant maximal est réduit, de sorte que le circuit de pilota- ge de sortie de données à faible bruit selon l'invention supprime largement le phénomène de pointe de tension en sor- tie par rapport au circuit tampon de sortie de données à faible bruit classique, avec les mêmes capacités des con- densateurs MOS Cl et C 2 Inversement, le même effet que dans le circuit classique est obtenu avec des capacités des con- densateurs MOS C 1 et C 2 qui peuvent être plus petites, ce qui augmente la densité d'intégration De plus, lors d'une transition du signal de sortie, le courant maximal est dimi- nué et l'excursion de la tension de sortie est diminuée d'u- ne largeur prédéterminée de l'intervalle d'excursion, de sorte que la consommation d'énergie est réduite par rapport aux circuits classiques. Comme cela a été décrit plus haut, selon l'invention, en employant un procédé de fabrication courant de la diode à jonction PN, il est possible d'ajuster la concentration d'impureté et l'aire de la jonction de telle manière que lors d'une transition du signal de sortie du circuit e pilota- ge CMOS, le courant maximal peut être diminué, et en outre le bruit dans la ligne d'alimentation et dans la ligne de masse peut être diminué C'est-à-dire que le niveau de sor- tie haut du dispositif à semiconducteur est fixé au niveau des dispositifs courants, de sorte que le bruit est diminué, et le niveau de sortie haut est obtenu en réglant VD et ID selon la tension d'alimentation nécessaire pour faire fonc- tionner le circuit intégré. 9 2665012 REVENDICATIONS 1 Circuit de pilotage CMOS à faible bruit comportant un transistor PMOS d'excursion haute (PM) ayant une première électrode de courant reliée à une tension d'alimentation Vcc, une deuxième électrode de courant reliée à un noeud de sortie (N 3), et une électrode de commande recevant un signal d'entrée; et un transistor NMOS d'excursion basse (NM) qui a une première électrode de courant reliée à une tension de la masse, une deuxième électrode de courant reliée au noeud de sortie (N 3), et une électrode de commande recevant un signal inversé, caractérisé en ce qu'il comprend: des moyens limiteurs (D) montés entre la tension d'alimentation (Vcc) et la première électrode de courant du transistor PMOS d'excursion haute (PM) pour faire chuter à un niveau prédéterminé la tension appliquée au noeud de sortie (N 3) lorsque le transistor PMOS d'excursion haute (PM) est débloqué, et réduire le courant maximal au noeud de sortie (N 3) à une intensité de courant prédéterminée lors d'une transition ascendante du signal au noeud de sortie (N 3). 2 Circuit de pilotage CMOS à faible bruit selon la revendication 1, caractérisé en ce que les moyens limiteurs (D) sont une diode à jonction (PN). 3 Circuit de pilotage CMOS à faible bruit selon la revendication 2, caractérisé en ce que la diode à jonction PN (D) possède une caractéristique de chute de tension directe, propre à réduire le niveau de sortie haut du signal au noeud de sortie (N 3), située dans l'intervalle préservant au maximum le niveau de sortie haut. 2665012 4 Circuit de pilotage CMOS à faible bruit selon la revendication 3, caractérisé en ce que la diode à jonction PN (D) possède une caractéristique de courant direct, propre à limiter le courant maximal produit lors d'une transition ascendante du signal de sortie, située dans l'intervalle d'intensités qui donne la sortance maximale admissible au noeud de sortie (N 3). 5 Circuit de pilotage CMOS à faible bruit selon la revendication 4, caractérisé en ce que la caractéristique de chute de tension directe est ajustée par le choix de la densité de porteurs de charges dans la diode à jonction PN (D). 6 Circuit de pilotage CMOS à faible bruit selon la revendication 5, caractérisé en ce que la caractéristique de courant direct est ajustée par le choix des dimensions de la jonction de la diode à jonction PN (D) lorsque la densité de porteurs de charges est déterminée. 7 Circuit de pilotage CMOS à faible bruit selon la revendication 1, caractérisé en ce qu'il comprend en outre des condensateurs (Cl, C 2) entre les électrodes de commande respectives du transistor PMOS (PM) et du transistor NIMOS (NM) et la tension de la masse.