Brevet FR2661294A2 — publié le 19911025

FR 2661294 A2 19911025 FR 9005056 A 19900420 On a décrit dans la demande de brevet principal un dispositif logique de sécurité intrinsèque ("fail-safe") destiné notamment à l'équipement et au pilotage automatique des véhicules ferroviaires et la signalisation ferroviaire comportant, suivant la fonction logique à réaliser, au moins un jeu d'au moins un opérateur logique de base, lesdits opérateurs logiques de base étant interconnectés, alimentés en alternatif par des liaisons bifilaires isolées et suivis d'un amplificateur à sortie flottante alternative. Le concept de "sécurité intrinsèque", largement utilisé dans le domaine du transport ferroviaire, implique pour un système logique et ses constituants, que celui-ci doit garantir, quelles que soient les perturbations ou dégradations envisagées, l'impossibilité absolue de situations dangereuses, aussi bien pour les personnes que pour les matériels contrôlés par ce système. En particulier, dans un circuit logique de base, la conception en sécurité intrinsèque est telle que toute défaillance place impérativement le circuit logique dans un état plus restrictif, d'où une détection immédiate du défaut. Dans la demande de brevet principal, chaque opérateur logique comprend des moyens de redressement quantifiant l'énergie prélevée sur un premier signal d'entrée de l'opérateur, le premier signal d'entrée constituant une source alternative d'alimentation de l'opérateur, un pont de quatre transistors complémentaires deux à deux, et des moyens d'attaque sécuritaire des bases de deux desdits transistors, comportant un transformateur d'entrée et recevant un second signal d'entrée. Suivant un mode de réalisation avantageux du dispositif décrit dans la demande de brevet principal, l'amplificateur comprend des moyens de redressement pour redresser une tension alternative d'alimentation de fréquence prédéterminée et fournie par un enroulement d'alimentation, des moyens de réglage de l'énergie fournie, un ensemble de deux transistors complémentaires montés en "push-pull", et un transformateur d'entrée pour attaquer les bases des transistors complémentaires. Le demandeur a établi selon son expérience que dans certains cas de systèmes logiques séquentiels, la capacité de filtrage, généralement placée en aval des moyens de redressement, n'était plus déchargée à l'issue d'une série d'impulsions sur l'entrée d'attaque des bases de transistors. Dans cette situation de non-décharge, l'application d'impulsions sur la seconde entrée pourrait provoquer une information de sortie intempestive malgré l'absence d'un premier signal d'entrée, avec des conséquences néfastes pour la sécurité des installations incluant ces dispositifs logiques. Le but de la présente addition est d'apporter des perfectionnements aux dispositifs logiques de sécurité intrinsèque, en proposant un autre mode de réalisation de la structure électronique de ces dispositifs qui contribue à éliminer les conséquences indésirables d'une charge résiduelle éventuelle à la capacité de filtrage. L'addition vise un dispositif logique de sécurité intrinsèque, pour l'équipement et le pilotage automatique de trains et la signalisation ferroviaire, comportant, suivant la fonction logique à réaliser, au moins un jeu d'au moins un opérateur logique de base, lesdits opérateurs logiques de base étant interconnectés, alimentés en alternatif par liaisons bifilaires isolées et suivis d'un amplificateur à sortie flottante alternative. Suivant l'addition, ce dispositif logique de sécurité intrinsèque est caractérisé en ce qu'il comprend en outre au moins un opérateur logique comportant des moyens de redressement quantifiant l'énergie prélevée sur un premier signal d'entrée de l'opérateur et délivrant un signal de tension sensiblement continue, un transformateur d'entrée recevant sur son enroulement primaire un second signal d'entrée et ayant son enroulement secondaire relié en série respectivement avec un commutateur statique commandé, notamment un transistor, et un enroulement de sortie dudit opérateur logique, la sortie des moyens de redressement étant reliée d'une part, à une première branche constituée par la mise en série de l'enroulement secondaire, du commutateur statique et de l'enroulement de sortie, et d'autre part, à une seconde branche constituée par la mise en série d'une résistance de décharge et d'une diode dont le noeud commun est relié au terminal de commande dudit commutateur. Ainsi, tout risque d'apparition d'une information de sortie alors qu'aucun premier signal d'entrée n'est appliqué, du fait d'une capacité de filtrage chargée, est écarté puisqu'il est prévu une résistance de décharge de cette capacité à travers une diode La sécurité intrinsèque du dispositif logique selon l'invention est en outre assurée dans la mesure où par exemple une défaillance de la diode conduisant à un circuit ouvert a pour conséquence une saturation du commutateur statique et un effondrement de la première tension d'entrée. Par ailleurs, si la diode se trouve accidentellement en court-circuit, l'amplitude de commande n'est plus suffisante et le commutateur ne peut être commandé. Enfin, si la résistance est coupée, la commande au déblocage du commutateur n'est plus possible et aucun signal ne peut apparaitre en sortie de l'opérateur logique. Dans une forme de réalisation préférée de l'invention, le commutateur commandé est un transistor bipolaire de type npn dont la base est reliée au noeud commun à la résistance et à la diode, le collecteur à une extrémité de l'enroulement de sortie, et l'émetteur à une extrémité de l'enroulement secondaire du transformateur d'entrée. La structure de l'opérateur logique selon l'addition présente alors l'avantage supplémentaire d'assurer une compensation de température. Ainsi, en cas d'augmentation de la température du dispositif, la variation de chute de tension de la diode compense la variation de tension de jonction base-émetteur. D'autres particularités et avantages de l'addition apparaitront encore dans la description donnée ci-après, à titre non limitatif, d'exemples de réalisation, en référence aux dessins joints dans lesquels - La figure 1 est un schéma électrique d'un opérateur logique réalisé selon la présente addition, - la figure 2 illustre l'évolution de la tension de base respectivement à température ambiante et à 850C, en réponse à une impulsion du second signal d'entrée, - la figure 3 représente la mise en série de deux opérateurs logiques selon l'addition, en vue de réaliser une fonction logique ET, - la figure 4 est un schéma électrique d'un amplificateur placé en sortie d'un opérateur logique selon l'addition, - la figure 5 est un schéma électrique d'un interface entre une ligne de transmission et un dispositif logique selon l'addition, - la figure 6 est un schéma électrique d'un oscillateur mis en oeuvre dans les dispositifs logiques. On va maintenant décrire une forme de réalisation pratique d'un opérateur logiqe selon l'addition en référence à la figure 1, en même temps que son fonctionnement. Un opérateur logique OL selon l'addition présente deux entrées correspondant à deux variables logiques : la première entrée Ec est issue de moyens de redressement (non représentés) d'un signal alternatif et est donc sous la forme d'une tension sensiblement continue, tandis que la seconde entrée e est appliquée sur l'enroulement primaire Ep d'un transformateur d'entrée TF, qui est généralement de géométrie torique et réalisé en ferrite. L'enroulement secondaire Es du transformateur TF est relié en série avec un transistor bipolaire de tpe npn T et avec un enroulement E0, le tout en parallèlle sur l'entrée Ec qui est aussi appliquée à une branche constituée par la mise en série d'une résistance de décharge RB et d'une diode D.Le point de jonction entre la résistance RB et la diode D est relié à la base B du transistor T, tandis que le collecteur C et l'émetteur E sont reliés respectivement à l'enroulement de sortie Eo et à l'enroulement secondaire Es. Des résistances d'amortissement Rp, Rs sont placées respectivement en parallèle sur les enroulements primaire et secondaire Ep.E5 du transformateur TF, afin d'amortir et d'absorber la pointe de courant de rupture due au courant magnétisant dans le cas où l'opérateur logique OL est précédé d'un autre opérateur identique. L'opérateur logique OL fonctionne de la façon suivante : l'enroulement de sortie Eo n'est excité que si les deux variables d'entrée sont activées, à savoir, si une tension continue E c non nulle est présente et si une impulsion positive e est appliquée en entrée du transformateur TF. L'opérateur logique OL assure ainsi la fonction logique ET à deux entrées. Le transistor bipolaire T n'est en effet passant que lorsque la tension aux bornes de l'enroulement secondaire Es est de module supérieur à la différence entre la chute de tension base-émetteur VBE du transistor T et la chute de tension VD de la diode D. Si cette condition est remplie et s'il existe une tension continue Ec non nulle, le transistor T est passant, et il circule alors un courant dans le collecteur de celui-ci, assurant ainsi la magnétisation de l'enroulement de sortie E,. Si à l'issue d'une série d'impulsions e, la capacité de filtrage (non représentée) du dispositif de redressement délivrant la tension continue E est encore chargée, la résistance RB assure la décharge de celle-ci à travers la diode D, ce qui garantit toute sortie intempestive d'information en Eo. Ce montage présente en outre l'avantage de fournir une compensation de température et de garantir une stabilité du niveau d'impulsion requis sur la deuxième entrée pour générer un signal en sortie. En effet, en référence à la figure 2, si la chute de tension baseémetteur est normalement de 0,8 V à la température ambiante, et celle de la diode de 0,3 V à la même température, lors d'une élévation de température jusqu'à 850C par exemple, les deux chutes de tension VBE et VD vont diminuer corrélativement et se compenser, garantissant ainsi un niveau d'impulsion VE constant. La sécurité intrinsèque d'un tel opérateur logique est assurée : en effet, l'examen des différentes défaillances possibles de composants montre l'absence de signal actif en sortie en cas de défaillance interne - la coupure de la diode D conduit à une saturation du transistor T et à une disparition de la tension d'alimentation par effondrement, et donc à une absence de signal de sortie, - la mise en court-circuit de la diode D conduit à une insuffisance de polarisation de la jonction baseémetteur du transistor T et donc à une absence de commutation, - la coupure de la résistance de décharge RB rend impossible toute polarisation directe du transistor T, et donc la génération d'un signal de sortie en Eo. Il est par ailleurs possible de relier plusieurs opérateurs logiques en série, comme le montre la figure 3. Le dispositif logique illustré sur cette figure comprend deux opérateurs logiques OL1, OL2, l'enroulement de sortie du premier opérateur OL1 constituant l'enroulement primaire du transformateur TF2 du second opérateur OL2. Le dispositif logique ainsi constitué comprend trois entrées : deux entrées de type continu E1 et E2 et une entrée de type impulsionnel e, et une sortie S2, qui est la sortie du deuxième opérateur logique OL2. Si une tension continue E1 est présente en entrée du premier opérateur OL1 et si une impulsion positive de niveau approprié e est appliquée en entrée du transformateur d'entrée TF1 (comportant deux enroulements primaire et secondaire Epll Esl), le transistor T1 devient passant (par polarisation à travers la résistance RB1) et la sortie S1 de l'opérateur logique OL1 est active. Ceci correspond à une circulation de courant dans l'enroulement primaire Ep2 du transformateur d'entrée TF2 du second opérateur OL2, et donc à un second signal d'entrée e2 actif.Si la tension continue E2 est présente, le même fonctionnement est obtenu et une impulsion de sortie S2 apparaît sous la forme d'une impulsion de courant dans un enroulement de sortie (non représenté) qui peut d'ailleurs être l'enroulement d'entrée d'un troisième opérateur logique (non représenté). Les références D1, D2 ; T1, T2 ; RB1, RB2 correspondent à des composants identiques à ceux référencés D, T, RB en figure 1. On peut de cette façon agencer un nombre quelconque d'opérateurs logiques en série pour réaliser des fonctions logiques ET à plusieurs entrées, sans nécessiter d'amplificateurs intermédiaires, puisque les niveaux d'entrée impulsionnelle et de sortie sont identiques et compatibles. L'énergie disponible en sortie d'un opérateur logique tel que celui qui vient d'être décrit, présente un caractère sensiblement unidirectionnel, l'alternance négative correspond en fait à une phase de récupération ou démagnétisation du circuit magnétique associé à l'enroulement de sortie qui présente un courant démagnétisant de niveau évidemment inférieur au courant d'appel. Un amplificateur de type "booster" a été réalisé afin d'être placé en aval d'un opérateur logique selon la présente addition et de générer un signal de sortie bidirectionnel à partir de l'information en sortie de l'opérateur logique. En référence à la figure 4, l'amplificateur 40 comprend un premier étage transformateur comportant un tore ferrite 49 dont l'enroulement primaire 49p constitue en pratique l'enroulement de sortie de l'opérateur logique en amont et un second étage d'amplification bidirectionnelle de type "booster mixte et de structure série. Ce second étage comprend un premier transistor bipolaire pnp 41, un second transistor bipolaire pnp 42 et un transistor MOSFET de puissance à canal N 43. Il est relié à une source de tension continue bipolaire +V, -V et présente une borne de sortie SB reliée, d'une part, aux alimentations continues +V, -V respectivement par des résistances de charge 400, 401 en parallèle respectivement sur des diodes 48, DI, et d'autre part, à un point de jonction entre le collecteur du transistor bipolaire 41 et le drain du transistor MOSFET 43, tandis que l'émetteur du transistor bipolaire 41 et la source du transistor MOSFET 43 sont respectivement reliés aux alimentations continues +V, -V. La diode DI est en fait constituée par la diode interne du transistor MOSFET 43. La base du transistor bipolaire 41 est reliée, d'une part, à l'enroulement secondaire 49s du transformateur 49 via une résistance de limitation 45, et d'autre part, à l'émetteur du second transistor bipolaire 42, dont la base est reliée à la ligne de tension continue +V via une résistance 44 et dont le collecteur est relié à la grille du transistor MOSFET 43 via une résistance 46. Une résistance 47 relie la grille et la source du transistor MOSFET 43. Une impulsion active en sortie de l'opérateur logique transite à travers le transformateur 49 et sature le premier transistor bipolaire 41. Cette saturation a pour effet de placer la sortie SB sensiblement au niveau de potentiel de l'alimentation continue positive +V. Inversement, une impulsion de démagnétisation et donc de sens opposé, aura pour effet de saturer le second transistor bipolaire 42 qui commande en tension le transistor MOSFET 43. La conduction du transistor MOSFET 43 place la sortie SB sensiblement au niveau de potentiel de l'alimentation continue négative -V. Un condensateur CO peut être placé entre la base et l'émetteur du premier transistor bipolaire 41 pour régler les temps de commutation des transistors et ménager un "temps mort" entre les conductions du transistor bipolaire 41 et du transistor MOSFET 43. Par ailleurs, un interface d'entrée 50 permet de relier l'entrée d'un opérateur logique à une ligne de transmission 100, par exemple une ligne de train, en référence à la figure 5. Cet interface d'entrée a pour fonction d'identifier une information présente sur cette ligne de transmission de nature bifilaire.L'interface d'entrée 50 comprend un transformateur d'isolement 57, par exemple un tore ferrite, qui comporte un enroulement primaire 57p relié en parallèle sur la ligne de transmission 100 et un enroulement secondaire 57s, un redresseur-doubleur du type SCHENKEL, réalisé suivant une technique connue comprenant un condensateur 53, une diode Zener 54 et une diode 55, et relié en amont à l'enroulement secondaire 57s via une résistance 51 et une self 52, et en aval à un coupleur capacitif 56 dont les deux bornes de sortie sont reliées à l'entrée d'un opérateur logique ou d'un oscillateur (non représentés). L'utilisation d'une diode Zener 54 permet une régulation de niveau, de nature sécuritaire, dans la mesure où une défaillance de cette diode Zener (coupure ou courtcircuit) conduit à la disparition de toute tension redressée en sortie de l'interface d'entrée 50. La présence de la self 52 en série procure un filtre sélectif dont la surtension peut être réglée pour obtenir, dans le cas d'un signal d'entrée rectangulaire, un étalement de l'onde de courant résultante en sortie de l'interface d'entrée 50, atténuant ainsi les crêtes de courant induites au moment des transitions. Les dispositifs logiques incluant des opérateurs logiques selon la présente addition, peuvent en outre comporter des oscillateurs locaux dont la fonction est de générer un signal alternatif porteur de fréquence prédéterminée qui est ensuite modulé par une information utile puis véhiculé sur une ligne pour être transmis à d'autres dispositifs logiques. La figure 6 illuste un exemple de circuit d'oscillateur local particulièrement adapté aux dispositifs logiques selon l'invention. L'oscillateur local 60 comprend un transistor bipolaire de type npn 65, agencé au sein d'un circuit classique comprenant une self d'oscillation 64, deux condensateurs 67, 68, une résistance d'émetteur 66, et une résistance de polarisation 62, et relié à une source de tension Valim. Cet oscillateur diffère des oscillateurs de classe A généralement utilisés, par le fait qu'un condensateur 63 est placé entre la base du transistor 65 et la ligne de masse O de l'alimentation, à la place d'une résistance. La présence du condensateur 63 a pour effet d'auto-réguler le phénomène d'oscillation et de permettre l'obtention d'une onde de tension Vs dont l'amplitude crête à crête est sensiblement égale au double de la tension d'alimentation. Le découplage entre l'alimentation continue délivrant la tension Valim et l'oscillateur peut être avantageusement réalisé par un diode Zener 61. Bien entendu, la présente invention n'est pas limitée aux seuls exemples décrits et représentés et de nombreux aménagements peuvent être apportés à ces exemples sans sortir du cadre de l'invention. Ainsi, les commutateurs commandés (transistors bipolaires, MOSFET) pourront être remplacées par d'autres composants plus performants, en fonction des progrès réalisés dans la technologie des composants de commutation. En outre, les opérateurs logiques selon la présente addition peuvent être mis en oeuvre dans d'autres domaines techniques que celui de l'équipement ferrovaire, lorsque des exigences en matière de sécurité intrinsèque sont mises en avant. REVENDICATIONS 1. Dispositif logique de sécurité intrinsèque pour l'équipement et le pilotage automatique des véhicules ferroviaires, conforme à la revendication 1 du brevet principal, caractérisé en ce qu'il comporte en outre au moins un opérateur logique (OL) comprenant des moyens de redressement quantifiant l'énergie prélevée sur un premier signal d'entrée de l'opérateur et délivrant un signal de tension sensiblement continue (Ec), un transformateur d'entrée (TF) recevant sur son enroulement primaire (Ep) un second signal d'entrée (e) et ayant son enroulement secondaire (Es) relié en série respectivement avec un commutateur statique commandé (T), notamment un transistor, et un enroulement de sortie (Eo) dudit opérateur logique (OL), la sortie des moyens de redressement étant reliée, d'une part, à une première branche constituée par la mise en série de l'enroulement secondaire (Es), du commutateur statique (T) et de l'enroulement de sortie (Eo), et, d'autre part, à une seconde branche constituée par la mise en série d'une résistance de décharge (RB) et d'une diode (D) dont le noeud commun est relié à un terminal de commande (B) dudit commutateur (T). 2. Dispositif selon la revendication 1, caractérisé en ce que le commutateur commandé (T) est un transistor bipolaire de type npn dont la base (B) est reliée au noeud commun à la résistance de décharge (RB) et à la diode (D), dont le collecteur (C) est relié à une extrémité de l'enroulement de sortie (E,), et l'émetteur (E) à une extrémité de l'enroulement secondaire (Es) du transformateur d'entrée (TF). 3 Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce qu'il réalise une fonction logique de type ET d'un nombre prédéterminé de variables logiques, par mise en série de plusieurs opérateurs logiques (OL1, OL2) en nombre gal au nombre prédéterminé de variables logiques de sorte que l'enroulement de sortie d'un opérateur logique donné (OL1) est constitué par l'enroulement primaire (e2) du transformateur d'entrée (TF2) de l'opérateur suivant (OL2) qui lui est relié en aval, le premier signal d'entrée de chaque opérateur étant associé à une desdites variables logiques. 4. Dispositif selon la revendication 3, caractérisé en ce que des résistances d'amortissement respectivement primaire (Rp) et secondaire (rus) sont placées en parallèle respectivement sur les enroulements primaire (Ep) et secondaire (Es) du transformateur d'entrée (TF) de chaque opérateur logique (OL). 5. Dispositif selon l'une des revendications 1 à 4, caractérisé en ce qu'il comprend en outre, en sortie d'un au moins desdits opérateurs logiques1 des moyens d'amplification (40) comportant un premier étage transformateur (49) ayant pour enroulement primaire (49p) l'enroulement de sortie de l'opérateur logique, et un second étage d'amplification bidirectionnelle relié à une source de tension continue bipolaire (+V, -V) et comprenant au moins un transistor bipolaire (41), notamment de type pnp, en série avec un transistor de type MOSFET (43), notamment de type canal N, la sortie desdits moyens d'amplification étant prélevée au noeud commun entre les transistors précités, et le transistor bipolaire (41) étant commuté en mode passant uniquement en présence d'une impulsion utile dans l'enroulement de sortie de l'opérateur logique tandis que le transistor MOSFET (43) est commuté en mode passant uniquement en présence d'énergie magnétisante inverse dans ledit enroulement de sortie (49). 6. Dispositif selon l'une des revendications 1 à 5, caractérisé en ce qu'il comporte en outre, en interposition entre une ligne de train (100) véhiculant des informations et une entrée d'un opérateur logique, un interface d'entrée (50) comprenant des moyens de filtrage et de redressement comportant notamment un transformateur (57), une cellule de filtrage incluant notamment une self (52) et un condensateur (53), une cellule de redressement comprenant notamment une diode Zener (54) et une diode de redressement (55), et un coupleur capacitif (56) délivrant en sortie une information logique. 7. Dispositif selon l'une des revendications 1 à 6, caractérisé en ce qu'il comprend en outre au moins un oscillateur (60) comportant notamment un transistor bipolaire (65) dont l'émetteur est relié à une borne d'une résistance d'émetteur (66), un condensateur (63) étant placé entre la base dudit transistor (65) et l'autre borne de la résistance d'émetteur (66).