Brevet FR2666921A1 — publié le 19920320

a présente invention concerne un procédé de codage de très haute sécurité et son dispositif de mise en oeuvre appliqué aux systèmes d'alarme et de télésurveillance,ainsi qu'à tout domaine où la protection d'une liaison contre la fraude est nécessaire. L'examen de l'état de la technique à ce jour révèle la présence de tailles dans l'ensemble des dispositifs d'alarme connus1 dont les lignes de transmissions sont extrèmement vulnérables,particulièrement de l'intérieur. Un système de protection efficace doit donner l'alarme bien évidemment lors d'une tentative de pénétration dans la zone protégée,mais également être en mesure de donner l'alarme dans le sens de la sortie par un passage obligé,au cas ou un intrus aurait pu pénétrer dans ladite zone par une issue négligée;un soupirail par exemple. De l'intérieurrl.ignes et capteurs sont aisément ac cessibles,et la neutralisation en est généralement ta- cille. Les systèmes "Grand public" à rupture de boucle sont mis hors service par un simple court circuit sur un capteur ou en un point quelconque de la ligne desservant ledit capteur.Les systèmes de surveillance de ligne résistifs permettent une simulation aisée des capteurs après mesure des paramètres de ligne (courant et tension).Les procédés séquentiels à interrogation/ réponse laissent des possibilités de dérivation des circuits entre les interrogations.Plus efficaces sont les procédés taisant appel à des codes évolutifs;;ce pendant,ces codes mettent en oeuvre des fonctions semi-aléatoires calculées et sont de longueur limitée à quelques dizaines de bits.De pus,une interrogation des unités de codage est en général nécessaire.Toute fois,certains systèmes séquentiels sont auto-synchro- nisés et ne nécessitent pas d'interrogation;une unité de codage étrangère au système peut alors hêtre substituée à un élément du système et se synchroniser sans que la substitution ne soit décelée. Dans le meilleur des cas observés,les codes transmis entre capteurs et centrale sont de longueur limitée, calculésrdonc calculables, et le mode séquentiel employé s'etrectue selon une séquence également prévisible, de plus la liaison entre capteurs et le dispositif de codage est également vulnérable. Dans tous les cas,la mise en oeuvre de moyens informatiques permettrait de déterminer les caractéristiques de la liaison et La reproduction du procédé de codage. La présente invention a pour but de combler La faille existant dans les dispositifs connus ;à cet effet le système décrit ci après dans ses diftérentes variantes est caractérisé par le fait qu'il est constitué d'un bloc indémontable intégrant un dispositif de codage évolué associé à une combinaison performante de capteurs,alimenté par une simple ligne bifilaire et transmettant en mode continu ou séquentiel erratique vers une unité de gestion incluse dans une centrale, un train PCM de longueur infinie,aux caractéristiques aléatoires et porteur d'intormations. Le choix du mode séquentiel-erratique permettra lia mise en parallèle sur une même ligne bifilaire, d'une pluralité de capteurs,Iorsque la configuration de l'installation l'exigera. Une installation complète comprendra plusieurs unités de gestion,aftectées chacune à la surveillance d'une ligne bifilaire.Les informations pourront être centralisées sur une "Carte mère"qRi validera l'alarme me globale et pourra en outre gérer les différentes fonctions de service, comme les temporisations dfentrée/sortie et de durée d'Alarme. Le procédé de codage selon l'invention repose sur la combinaison dans un arbre de parité (3),dune fonction périodique complexe (obtenue par brassage des sorties d'un compteur (14),et d'une composante réellement aléatoire (Pr)énérée par échantillonnage asynchrone d'une fonction périodiquewladite fonction pouvant être la fonction précédente issue du compteur (14) (premier procédé de la description) ON une tonction à variation rapide produite par un oscillateur diviseur ( variante). Le résultat (A) de cette combinaison par parité est dans le premier procédé une fonction pseudo périodique affectée d'altérations sous la forme d'inversions logiques positionnées aléatoirement,et dans la variante une suite totalement aléatoire. De par le fait qu'il génère une suite totalement aléatoire,le procédé mis en oeuvre dans la variante peut sembler préférable,mais il convient de signaler que la fréquence relativement élevée, et le positionnement aléatoire des altérations dans le premier procédé, rend indécelable la fonction périodique (Pe). Les informations d'état des capteurs sont introduites dans la suite par forçage des états logiques au niveau des entrées de l'arbre de parité t3)* Observons encore que l'efficacité d'un système dépend de son élément le plus vuînérable,aussi,le dispositif de codage devra-t-il être bien protégé et so- lidaire des captears.L'ensembLe Codeur/Capteurs se trouvera de préférence enrobé dans un matériau solide. Une résine de synthèse de bonne tenue mécanique et diélectrique constituera une excellente solution Vont être développés ci.-après,deux modes préférés de réalisation de l'invention1 correspondant respective ment au premier procédé et à sa variante, ainsi que le dispositif commun de mise en oeuvre du mode de transmission SéquentieI/Erratique.Schéma général Fiv.3 bis. Descriptif du premier procédés référer Fig.1. Le bloc Codeur/Capteurs ( 1) est alimenté par une ligne bifilaire ( 2)(un conducteur + masse). L'énergie nécessaire au fonctionnement des blocs Codeurs/capteurs est fournie par l'unité de gestion afrectée à la ligne. Un circuit à diode et à condensateur (12) préLève sur la ligne bitilaire (2) l'énergie nécessaire à l'alimentation du dispositif,et l'emmagasine. Une carte,ou unité "Pilote" (10) génère les impulsions d'horloge nécessaire au fonctionnement des dispositifs de codage et de gestion. Les impulsions d'horloge générées dans l'unité Pilote (10) sont appliquées à l'unité de gestion (9 qui les transmet aux blocs Codeurs/Capteurs (1 ) par la ligne bifilaire (2 ) sous la forme de brèves interruptions de la tension d'alimentation (cl}. Le positionnement dans le temps des impulsions d'horloge est aléatoire,l'horloge étant pilotée par une source de bruit calibrée (B:}* L'unité de gestion et le (ou les) blocs Codeur/ Capteurs connectés sur une meme ligne bifilaire sont pilotés simultanément par les mêmes impulsions d'hor Loge issues de l'unité pilote Cio). L'unité de gestion (9 ) contient un dispositif de codage identique à celui présent dans chaque bloc Codeur/Capteurs ,qui génère une suite ÇA' )homologue de CA) lnitialement,une impulsion large d'initialisation (L) émise sous la forme d'une absence de tension d'alimentation est générée par l'unité Pilote (io) de manière séquentielle par balayage successif des différentes unités de gestion, et donc des lignes bifilaires correspondantes,au sein de la centrale (Z). Au sein des dispositifs de codage,un circuit (13) reconnait l'impulsion large d'initialisation et assure la mise à zero du compteur (14). Les impulsions d'horloge générées dans l'unité pilote (10) par une source de bruit calibrée inerémentent le compteur (14) dit " de signature ",dont les sorties sont brassées afin de dissimuler la séquence logique du comptage binaire. Un registre à décalage (15) eftectue une conversion parallèle/série des données présentes en sortie du compteur (14) et transmet ces données en mode série,qui constituent la signature du bloc Codeur/Cap- teurs,à un registre à décalage (16) de 64 Bits disposant de sorties Q 16;Q 32;Q 48;Q 64;correspondant à divers intervalles de temps. Dans l'unité pilote (10) ,une deuxième source de bruit calibrée délivre à travers une " Fenetre " des impulsions dites " d'altération ",également transmises en ligne par L'unité de gestion (g), et positionnées au hasard à l'intérieur de ladite " feneAtredont l'em- placement est fixe par rapport aux impulsions d'hor- loge. Cette tenêtre peut être vide ou contenir une impulsion. L'impulsion d'altération, détectée par un circuit rapproprié (17) faisant appel à un monostable générant une " fenêtre de reconnaissance ",provoque le chargement d'un deuxième registre à décalage (18) de 64 Bits disposant des sorties Q'16;Q'32;Q'48;Q'64,avec l'état logique présent en sortie Q 64 du registre (16). Le positionnement des impulsions " d'altération étant aléatoire,Le chargement du registre (18) steffec- tue à des instants quelconques,avec des états logiques pris au hasard dans la fonction périodique issue du compteur (14) via le registre (i5)ret le registre (16). Le registre (18) délivre donc en Q'64 une suite aléatoire de longueur infinie. La sortie Qt64 du registre (18) délivre des états logiques variant à une fréquence plus basse que les sorties du registre (16),et change d'état toujours après une impulsion " d'altération ".Afin que le rôle des impulsions " d'altération " n' apparaisse pas,un arbre de parité ( 3) combine les états des sorties Q 16;Q 32;Q 48; du registre (16),Q'64 du registre (18),ainsi que la sortie Q 1 du compteur (14). En sortie de l'arbre de parité ( 3) apparait un signal logique aux caractéristiques aléatoires,variant à la cadence d'horloge apparente,c'est à dire celle des impulsions " d'horloge " et " d'altération réunies,et sans discernement; le positionnement de ces impulsions étant lui même aléatoire. L'action des capteurs sur le code s'effectue par forçage des différentes entrées de l'arbre de parité. Les différents capteurs (6) mis en oeuvre attaquent des entrées distinctes de l'arbre de parité,et affectent donc le code de difiérentes manières,en fonction du type d'agression. En sortie de l'arbre de parité (3 3),le code géné- ré, porteur d'informations, attaque une résistance commutée ( 8) connectée à la ligne bifilaire (2), Les changements d'états logiques du code se traduisent par des variations de la résistance interne du bloc Codeur/Capteurs t l),et conséquemment par des variations de faible amplitude autour du niveau moyen de la tension de la ligne bifilaire (2). Dans la centrale d'alarme,la carte, ou unité de gestion aftectée à la ligne, génère un code identique à celui transmis par un bloc Codeur/Capteurs en cont i- guration de veille normale, et effectue une comparaison dudit code avec le code reçu en ligne.Toute erreur constatée valide la signalisation de l'alarme et la mise en mémoire d'un signal de défaut. Si nécessaire, la mise en oeuvre de plusieurs arbres de parité correspondant aux diverses configurations possibles des capteurs,permet d'identifier le capteur sollicité,et donc le type d'agression subi par le bloc Codeur/Capteurs ou la ligne.Cette solution,toutefois, augmente sensiblement la complexité de l'unité de gestion,et s'accomode mal d'une pluralité de capteurs sur une même Ligne,comme ce sera le cas lors de la mise en oeuvre du mode de transmission Séuentiel/Erratique. Lors de la miseen route du système,l'initialisation des différentes voies;autrement dit, des diftérentes unités de gestion et des blocs Codeurs/Capteurs qui leurs sont asservis;a lieu de façon séquentielle par balayage des voies par une impulsion large issue de l'unité pilote.Ce décalage dans le temps,des remises à zéro permet de charger tous les registres des blocs Codeurs/Capteurs avec un code différent; ce qui a pour effet de rendre chaque bloc Codeur/Capteurs unique et interdit toute permutation de deux blocs à des fins franduLeuses,Ainsi,bien qu'identiques par construction, les blocs Codeurs/Capteurs en service sont tous difté- rents. Un bloc " étranger " au système;un bloc neuf,par exemple;est vierge de tout code et ne peut être substitué à un bloc en service.Remarquons également que la connexion sur une ligne en service d'un bloc "neut" qui n'aurait pas été préalablement alimenté en énergie, produirait sur la ligne en question un appel de courant capable de valider une alarme au même titre qu'une erreur de code. A la mise en service du système,une période de synchronisation est nécessaire.La durée de cette période correspond au temps de chargement des différents registres ,et dépend de la fréquence moyenne des impulsions d'altération ",qui conditionnent le chargement du registre (18). Une variante au procédé décrit va être maintenant développée. Se référer à la figure 2. Cette variante,d'une mise en oeuvre légèrement différente permet de s'affranchir de la phase de mise au point et des problèmes parfois délicats de reproductibilité,inhérant à la disparité au sein d'une famille de composants (Circuits Intégré s CMOS série 40007 particulièrement lorsque les sources d'approvisionnement changent en cours de série, et également par suite des tolérances, parfois larges, des composants passifs. Ces disparités se manifestent principalement dans les circuits de constantes de temps,monostables en particulier,du type mis en oeuvre pour réaliser la "Fenê- tre" évoquée au descriptif du premier procédé d'une part, et les circuits de reconnaissance des impulsions d'altération " situés dans le bloc Codeur/Capteurs d'autre part. On va décrire ci après la mise en oeuvre de la variante. Cette variante fait appel à une source de bruit calibrée unique, générant un signal d'horloge aléatoire.cette horloge se situe dans une unité "Pilote" cl). Les blocs Codeurs/Capteurs et les unités de gestion sont équipés d'un osciliateur/diviseur à faible dérive stabilisé par quartz et synchronisé par les impulsions d'horloge.L'oscillateur/diviseur (19) est composé d'un oscillateur réalisé à l'aide de portes logiques,et d'un compteur binaire,intégrés dans un même boitier (un CMOS 4060 assure cette fonction).Un circuit (20) commandé par les impulsions d'horloge assure cycliquement la mise à zéro du compteur contenu dans l'oscillateur/ diviseur (19 ) Un dispositif situé dans l'unité "pilote" ,et utilisant une bascule RS asservie aux états du compteur (19t) homologue de (ly),contene dans l'unité de gestionpermet d'effectuer la synchronisation toujours an milieu d'une période de division.Ceci revient à dire que l'unité de gestion et le ( ou les) blocs Codeurs/capteurs qui lui sont asservis reçoivent toujours l'impulsion d'horloge durant un état stable en sortie du diviseur cL9). L'état logique présent en sortie (Q ) du diviseur (19 ) est chargé dans un registre à décalage (21) lors de l'apparition de l'impulsion d'horloge (front descendant de l'impulsion),puis la remise à zéro du diviseur est effectuée (front montant de l'impulsion). Le positionnement des impulsions d'horloge étant aléatoire,l'état logique présent à un instant donné en sortiedidiviseur (19) est à priori imprévisible,et le registre (21) est donc chargé avec une suite aléatoire.Cependant, l'état logique chargé est lié au posi tionnement précis de L'impulsion d'horloge par une relation temporelle, fonction du nombre (pair ou impair) de périodes de diviso-n écoulé depuis la remise à zéro du diviseur (19). Cette relation temporelle est difficile à voir, étant donné le positionnement aléatoire des impulsions d'horloge et l'absence de référence de temps,xais peut éventuellement être déduite si l'on parvient à capter par rayonnement la fréquence de ltoscillateur,et à la diviser. Afin d'écarter cette possibilité,les sortie Q 16; Q 32;Q 48;Q 64;du registre (21): de 64 Bits sont appli- quées à un arbre de parité (3 ) qui effectue une "moyenne" des états logiques aux différents instants t+16; t+32;t+48;t+64;et détruit ainsi la relation temporelle: En effet, la fonction de parité ne tenant compte que du nombre de "1" et de "ossl présents à l'entrée de l'arbre, et non pas de la position de ceux ci dans le train, le signal logique obtenu n'a plus de relation avec le positionnement des impulsions d'horloge.ta suite est donc bien aléatoire, et n'est plus déductible. Un tel dispositif,bien que générant un signal totalement aléatoire,ntoffre pas encore la sécurité maximum,car le système est autosynchronisé,et un circuit simulant Ie bloc Codeur/Capteurs peut être connecté sur la ligne, et synchronisé,permettant ainsi de dérlver le cablage vers un bloc fictif.A cet efLet,est ajouté au dispositif décrit ci dessus,un compteur (14) dit de"signature",incrémenté par les impulsions d'horloge, et dont les différents poids brassés sont convertis en mode série par un registre à décalage C15 > .Le résultat obtenu est une fonction périodique complexerle brassage des sorties du compteur "brisant" la séquence alogique du comptage binaire. La fonction complexe obtenue ci dessus est initialisée à la mise en route du système par un circuit (13) capable de reconnaitre l'impulsion large drinitialisa- tion émise par l'unité "pilote",de manière identique à celle mise en oeuvre dans lepremier procédé.Ladite fonction complexe constitue la "Signature" du bloc Codeur/Capteurs Cette signature logique, inaccessible de l'extérieur, est alors combinée à la suite aléatoire toujours par I'arbre de parité (3 ),et individualise le bloc Codeur/ Capteurs.Le résultat de cette combinaison par parité est une nouvelle suite aléatoire > le bloc Codeur/Capteurs étant inimitable. Comme dans le premier procédé, la transmission du code en ligne s'effectue par une résistance commutée (8).Le traitement reste identique au premier procédé. Dans cette variante,le temps de synchronisation initiaI correspond au temps de chargement de 64 Bits dans le registre(21) et est fonction de la fréquence moyenne des impulsions d'horloge. Remarquons que cette variante faisant appel à un oscillateur augmente le nombre de commutations par se -conde,et comsomme en conséquence sensiblement plus d'énergie que la première version. Nous allons maintenant décrire une amélioration apportée aux deux dispositifs décrits et correspondant à deux modes préférés de réalisation de l'invention. Le procédé de codage décrit offre une sécurité de très haut niveau de par ses caractéristiques alé atoires,mais nécessite une ligne bifilaire par bloc Codeur/Capteurs et par voie,l'unité de gestion ne pouvant gérer qu'un seul bloc Codeur/Capteurs à la fois dans un fonctionnement " en continu ^'. Une alternative intéressante est toutefois pos sible:Le procédé décrit dans ces deux versions peut autre mis en oeuvre en mode séquentiel/erratique;ce mode séquentiel se différenciant des systemes séquen tiels existants par le fait que la distribution dans Le temps des séquences de travail des différents blocs est entièrement aléatoire; aucune interrogation desdits blocs Codeurs/Capteurs n'étant par ailleurs nécessaire. Dans la mise en oeuvre du mode de transmission Séquentiel/Erratique,pîusieurs blocs Codeurs/Capteurs sont connectés en parallèle sur une meme ligne bifi laire.Dans cette- configuration,Ies différents blocs sont initialisés simultanément et synchronisés par les mêmes impulsions d'horloge,En conséquence, tous blocs Codeurs/Capteurs connectés sur une même ligne délivrent une même suite aléatoire. Dans le premier proeédé,cette suite aléatoire peut être recueillie en sortie de l'arbre de parité (3 ), alors que dans le deuxième procédé (variante),ladite suite est accessible directement sur les sorties paral vièles du registre (21 ),sans signature,ou en sortie de l'arbre de parité (3 ),avec signature. Quel que soit le cas choisi,quatre sorties de registre sont sélectionnées,et correspondent selon la solution envisagée,aux sorties parallèle du registre (2i),ou d'un registre tampon à entrée série et sorties parallèles,de préférence identique au registre (21), donc d'une longueur de 64 Bits,et pourvu de sorties à 16;32;48,et 64 Bits.Pour la suite de cette description,et pour plus de commodité,nous raisonnerons selon ce principe,considérant que la solution du registre tampon a été adoptée,ledit registre étant connecté en sortie de (21)ou(3). Reportons-nous à la figure 3. Individualisons maintenant les blocs Codeurs/Capteurs en leur aftectant un code propre et en les dotant d'un dispositif sélecteur programmable ( 7) piloté par les états logiques présents sur les sorties parallèles du registre tampon (22). Ledit dispositif sélecteur se compose d'un décodeur Binaire/Décimal de type"l parmi N" (23)dont le rôle est de définir une période de validation à partir du code binaire présent en sortie du registre C 7 En sortie du décodeur Binaire/Décimal,une barette(24) de micro-interrupteurs (ou tout autre mode de sélection mécanique ou électronique) permet la sélection des séquences en fonction du nombre de blocs Codeurs/ Capteurs installés sur la ligne bifilaire. Les sorties du décodeur ainsi sélectionnées,sont regroupées dans une porte logique (25) pour constituer La séquence logique d'activation du bloc Codeur/Capteurs. La séquence logique ainsi constituée attaque une seconde porte logique (26) dite "porte de commande" qui,en tonction de l'état logique de la séquence programmée précédemment, autorise, ou interdit l'actionne- ment de la résistance commutée ( 8) par le signal aléatoire signé et porteur d'informations issu de la chaine de codage. Lorsque le système est en fonetionnement,chaque bloc Codeur/Capteurs n'émeut qu'un fragment de la suite aléatoire,et la validation des différents blocs s'effec- -tue selon une séquence aléatoire également, dont les états successifs sont conditionnés d'une part par la suite aléatoire, et d'autre part par les codes programmés sur les différents blocs. Le décodeur (23) employé pour la programmation du mode séquentiel/erratique étant du type "1 parmi N", il s'en suit que le fonctionnement du système sera optimisé lorsque le nombre de blocs Codeurs/Capteurs en service sera un sous multiple Binaire de "N". Dans ce cas, il y aura parfaite répartition des probabilités entre les différents blocs lors de leur "tirage",et les temps de transmission des diftérents blocs seront en moyenne égaux Dans un système en service,les informations des différents blocs sont transmises successivement sur la ligne bifilaire,sans interruption, et reconstituent la suite aléatoire complète,telle qu'elle est générée dans chacun des blocs,sans qu'il soit possible à un observateur de déterminer le rôle de chaque bloc dans l'élaboration de ladite suite. Dans le mode de transmission séquentiel/erratique, une unité de gestion unique permet de gérer jusqu'à "N" blocs Codeurs/Capteurs,comme si un bloc unique à débit continu était connecté sur la ligne bifilaire. Lorsque un seul bloc Codeur/Capteur est en service sur une ligne,celui ci est programmé en mode continu. Le mode continu est obtenu en validant par les mi cro-interrupteurs (24) simultanément toutes les sorties du décodeur "1 parmi N" (23),ce qui actionne de façon permanente la porte (25) et donc la porte "de commande" (26;Remarquons que la mise en oeuvre du mode séquentiel n' autorise qu'une transmission intermittente des infor mations délivrées par les capteurs;;aussi,sera-t-il né cessaire d'introduire un"eftet de mémoire,ou plutôt une rémanence,au niveau des capteurs.Cet effet peut être aisément obtenu par de simplescellules d'intégra -tion à condensateurs,dont la décharge lente au tra vers de résistances adéquates permet le maintien des informations en entrée de l'arbre de parité pendant une durée de quelques dixièmes de seconde à quelques secondes (fonction du nombre "N" choisi pour le dé codeur),temps nécessaire pour attendre la validation du bloc Codeur/Capteurs concerné1 dans la séquence aléatoireDeSdites Cellules d'intégrations portent le repère (C}: sur les figures. Avant de conclure cette description des disposi tifs de codages selon l'invention, reportons nous à la figure 4,qui représente l'aspect du signal dispo nible en sortie de l'unité de gestion (9 ) aux bornes de raccordement de la ligne bifilaire (2 ),"à vide". La figure 5,quant à elle,montre un exemple de signal présent sur la ligne bifilaire (2 ) lorsque celle-ci est chargée par un ou plusieurs blocs Codeurs/ Capteurs (1). Les figures 4 et 5 mettent en évidence l'impulsion large d'initialisation (L),les impulsions d'horloge(Ck), ainsi que les variations d'amplitude autour de la tension moyenne de ligne (VM),constituant le code PCM généré par les blocs Codeurs/Capteurs. Remarquons que les figures 4 et 5 illustrent l'état de la ligne bifilaire (2) à la mise en fonction du sys tème;seul instant où l'impulsion (L) est émise en ligne par l'unité de gestion (9),sur ordre de l'unité pilote (10) qui la génère. Les procédés de codage et les modes de transmission étant définis,iî convient d'examiner l'invention d'un point de vue pratique.Le domaine des applications de l'invention est étendu,et le procédé de codage selon l'invention trouvera sa place à chaque fois qu'il sera nécessairede protéger un dispositif, ou une liaison, contre la zraude.Les dispositifs et principes décrits ci après ne constituent nullement une liste exhaustive, mais sont presentés à titre d'exemples. Pour atteindre l'objectif fixé,c'est à dire la sécurité maximum d'une installation,le concepteur d'un système de sécurité doit rivaliser d'imagination avec les éventuels fraudeurs,et les cas de figures les plus improbables devront être envisagés.Le choix des capteurs associés au dispositif de codage est donc primordial. Une combinaison judicieuse de capteurs,ainsi qu'une conception mécanique fonctionnelle du bloc Codeur/Capteurs permettent d'atteindre un haut degré de sécurité. Dans un mode de réalisation préféré de l'invention, appliqué à la protection périmétrique de locaux,la so- lution suivante a été adoptée;qui permet de faire face aux agressions les plus diverses. Les dispositifs mis en oeuvre sont les suivants: 1- En premier lieu,le dispositif de détection d'ouverture de porte,utilisant une classique ampoule ILS actionnée par un aimant permanent fixé sur le vantail. 2- Une deuxième ampoule ILS, reliée à une autre entrée de l'arbre de parité (3 )permet la détection d'un champ magnétique parasite (aimant perturbateur utilisé pour neutraliser la première ampoule ILS). Notons que cette disposition quelque peu classique peut avantageusement être actualisée par l'emploi en lieu et place des ampoules ILS, de capteurs à effet aîl,ou magnéto-résistifs;ces derniers possédant une certaine"rémanence" utile en mode séquentiel. 3- Un dispositif détecteur de proximité capacitif à intégration,basé sur l'atténuation d'une impulsion courte lors de l'élévation de la valeur de la capacité Boitierjsuppo-rt en présence d'une masse parasite interdit l'approche dune main ou d'un outil à moins de 2 à 10 etn.distance variant en fonction de la nature du support et de la masse parasite. 4- Un dispositif double de détection d'ouverture du boitier par micro-interrupteur et photorésistance. 5- Un dispositif double "anti dépose" ,composé d'une photorésistance et dçune ampoule au mercure. Notons que le dispositif anti dépose est facultatif si le bloc Codeur/Capteurs est fixé par vis,car celles ci ne sont accessibles qu'après démontage du capot, lui même protégé par les dispositifs cités aux alinéas 3 et 4. Précisons encore avant d'e4rectuer le bilan d'efficacité d'une installation utilisant le type de dispositif décrit,que l'organe d'entrée/sortie de l'uni- té de gestion (9) est protégé par fusible ultra-rapide à faible intensité,diodes ZENER et TRANSIL,contre les décharges à haute tension,et que l'alarme est donnée même en cas d'isolement de la ligne suite à une décharge. L'installation décrite valide une alarme dans les cas suivants: - Ouverture de l'issue protégée. - Destruction d'un bloc Codeur/Capteurs. - Coupure d'un fil de ligne. - Court circuit des fils de ligne. - Tentative d'inhibition d'un bloc Codeur/Capteurs par un aimant. - Branchement sur la ligne d'une source de tension quelle que soit sa nature. - Tentative de substitution du signal codé. - Tentative de dérivation de la ligne sur un bloc de meme type. - Ouverture du capot d'accès aux bornes de raccorde ment et interrupteurs de programmation. - Approche manuetleà courte distance,ou approche d'un outil métallique. Remarquons que le mode de transmission par lignes bifilaires permet de conserver le cablage d'origine d'une installation existante,le système étant compatible avec les contacts secs éventuellement en pLace.Il est cependant important de rappeler que tout contact sec accessible est vulnérable et compromet la fiabilité de la boucle sur laquelle il est placé.Toutefois, bien que n'assurant plus sa fonction active,un contact sec court-circuité ne nuit pas au fonctionnement des autres éléments placés sur la boucle (ligne bifilaire). Il découle de cette observation que les objets et biens mobiliers pourront être protégés par contacts secs,å l'exclusion des lssues,et tout particulièrement les passages obligés dans le sens de la sortie,qui devront etre équipées de blocs Codeurs/Capteurs. Dans un mode de réalisation prototype de l'invention le bloc Codeur/Capteurs a été implanté sur un circuit imprimé de dimensions 50mm X 70mm Le dispositif construit met en oeuvre le premier procédé de la descrip- tion,dans une version simplifiée permettant le fonctionnement en mode continu seulement*Le dispositif a été noyé dans de la résine synthétique à l'intérieur d'un boitiernmatière plastique de dimensions extérieures 57mm X 86mm.Dans deux angles diagonalement opposés du boitier,deux orifices cylindriques,ou légèrement coniques,obtenus par des réserves lors de la coulée de la résineSpermettent la fixation par vis sur un support. Le remplissage du boitier,limité à une hauteur de 12mm environ, assure un bon enrobage des circuits tout en laissant apparaitre trois bornes de connexion qui permettent d'une part le raccordement du bloc à la ligne bifilaire,et d'autre part la liaison avec une métallisation déposée dans le capot et qui contitue "l'antenne" du détecteur de proximité capacitif.Une photorésistan- ce noyée dans la résine et dont la face sensible est apparente assure une protection à l'ouverture du capot. La version réalisée ne met pas en oeuvre de micro-interrupteur pour détecter l'ouverture dudit capot.Le microinterrupteur a été remplacé par deux lames souples conductrices situées dans le capotet assurant la connexion avec la ligne bifilaire;ladite connexion étant rompue à l'ouverture du capot. Dans ce mode de réalisation,l'épaisseur du bloc le capot étant en place, est de 24mu. Cette réalisation a été effectuée dans un but expérimental,et sans réel souci de miniaturisation.Il apparait évident que des moyens industriels permettraient une miniaturisation poussée des blocs Codeurs/Capteurs, dans leur version programmable,par l'emploi de composants de surface, ou même,par la réalisation d'une puce de codagespecialisée dont la réalisation ne devrait pas poser de problème, étant donné que tous les circuits employés appartiennent à une même famille logique (CMOS 4000 po-ur le prototype). La réalisation d'une puce spécialisée permettratF la fabrication de blocs Codeurs/Capteurs de très faible encombrement,et dont l'aspect pourrait être celui d'un capteur conventionnel. La figure 6 montre l'aspect du bloc Codeur/Capteurs prototype de l'invention.Sont visibles:les lames conductrices (30),assurant la connexion entre la ligne bifiraire (2) et les bornes d'alimentation du bloc (31); besdites bornes d'alimentation (31) ;La métallisation (32) constituant"l'antenne" du détecteur capacitif,et sa borne de connexion (33);La photorésistance (LDR) de protection à l'ouverture;L'aimant permanent (34)d'activation de l'ampoule ILS de détection d'ouverture de porte,en regard de la tace"active"du bloc Codeur/Capteurs. Dans le domaine de la télésurveillance,le procédé de codage selon l'invention, permet également l'authen titication d'un signal vidéo provenant d'une caméra de surveiîlance.i,e code est alors utilisé pour introduire dans l'image à l'aide de moyens appropriés,un élément aléatoire;par exemple l'inversion N/B d'une ligne au hasard, permettant de s'assurer que l'image reçue en régie provient bien de la caméra, et non pas d'un magnétoscope connecté sur la ligne coaxiale à partir d'une boite de jonction. Toute autre protection par la présente invention de circuits ou appareils,d'alarme ou industriels,est envisageable.Les possibilités de choix entre le premier procédé et sa variante, ainsi que le choix du mode de transmission permettent d'adapter l'invention en fonction des besoins.par son caractère universel, le procédé décrit peut être employé dans des cont i- gurations des plus variées,sans sortir pour autant du cadre ou de l'esprit de l'invention. REVENDICATIONS 1) Procédé de codage de très haute sécurité et dispositif de mise en oeuvre de ce procédé,générant une suite aux caractéristiques aléatoires,susceptible d'ètre affectée par l'état de capteurs mis en oeuvre dans le cadre d'une application au sein d'un système d'alarme ou de télésurveillance;ledit dispositif étant caractérisé par le fait que l'ensemble constitué par ledit dispositif de codage et lesdits capteurs est indissociable et contenu dans un seul et meme bloc indémontable reLié à une unité de gestion incluse dans une centrale par une ligne bifilaire l'alimentant et véhiculant sous la forme de brèves interruptions de la tension d'alimentation, les impulsions d'horloge et d'initialisation générées par un circuit "Pilote" nécessaires au fonctionnement dudit ensemble Codeur Capteurs;;ledit dispositif de codage comprenant les moyens pour générer et émettre en retour sur ladite ligne bifilaire,sous la forme d'un train PCM de longueur infinie et tranmis en mode continu ou séquentiel erratiauetladite suite aléatoire;ainsique les moyens inclus dans ladite unité de gestion,pour reconnaitre ladite suite aléatoire,en extraire les informations issues desdits capteurs,et les moyens de traduire lesdites informations en signaux de défaut et de valider une alarme en conséquence. 2) Procédé selon la revendication 1 caractérisé par le fait que ladite suite aléatoire (A) est obtenue par combinaison dans un arbre de parité (3 ),d'une fonction périodique complexe (Pe) générée par brassage des sorties d'un compteur (14) constituant la "Signature" de ladite suite aléatoire (A) et d'une suite aléatoire (Pr) dite "Primaire générée par échantillonage asynchrone d'une fonction périodique et susceptible d'être affectée de variations consécutivement à la sollicitation des capteurs (6 );;lesdits capteurs agissant par forçage des états logiques en entrée dudit arbre de parité (3 ) 3) Dispositif selon les revendications 1 et 2 caractérisé par le fait qu'il comprend des moyens pour générer et émettre la suite aléatoire (A ) d'une façon continue ou séquentielle-erratique (7 ) vers une une unité de gestion (9 ) incluse dans une centrale (Z ) par une simple ligne bifilaire (2 ),sous rorme d'un train PCM (PCM ) de longueur infinie. 4) Dispositif selon la revendication 3 caractérisé par le fait que ledit train PCM (PCM ) est obtenu par des variations de la tension de la ligne bifilaire (2 engendrées par la mise "en" ou nors" circuit d'une résistance (8 ) commutée par la logique de sortie dudit dispositif de codage. 5) Dispositifselon les revendications 3 et 4 caractérisé par le fait que ledit train PCM (PCM)peut ètre émis à volonté de raçon continue ou séquentielleerratique, le choix du mode d'émission étant permis par la mise en oeuvre d'un système de programmation (7 constitué d'un décodeur Binaire/Décimal (23) de type "1 parmi N" actionné par les sorties parallèles d'un registre à décalage (22) délivrant des échantillons de la suite aléatoire pri(m S r eris à différents ins tantsile code de programmation étant obtenu en sélectionnant les sorties dudit décodeur Binaire/Décimal (23) par une série de micro-interrupteurs (24) avant de les appliquer à une porte logique (26) validant la sortie de la suite aléatoire (A ) vers la résistance commutée (8) 6) Dispositif selon la revendication 1 caractérisé par le fait que chaque ensemble Dispositif de codage Capteurs comprend les moyens (12) de prélever sur la ligne bifilaire la tension d'alimentation qui lui est nécessaire,et de l'emmagasiner. 7) Dispositif selon la revendication 1 caractérisé paL le fait qu'il comprend les moyens de générer les impulsions d'horloge et d'initialisation (10) nécessaires à la mise en oeuvre de l'ensemble des dispositifs relatifs au codage (1) et à la gestion (9 ); lesdits moyens utilisant une source de bruit calibrée (B ) assurant le positionnement aléatoire desdites impulsions d'horloge,ainsi que les moyens pour chaque ensemble Codeur-Capteurs de reconnaitre lesdites impulsions transmises sous la forme de brèves interruptions de la tension d'alimentation de la ligne bifi laire 8) Dispositif selon les revendications 1 et 2. caractérisé par le fait qu'il comprend les moyens de générer au sein de ladite unité de gestion une suite aléatoire (A') identique à la suite reçue par ladite ligne bifilaire (2 ) en configuration de veille normale et d'effectuer une comparaison desdites suites;la non-reconnaissance d'un état d'un train PCM reçu entrainant la validation d'une alarme 6îl) et l'identification de l'origine du défaut. 9) Dispositif selon la revendication 1 caractérisé par le fait que ledit circuit "Pilote" (10) comprend les moyens pour initialiser de façon séquentielle une pluralité de lignes bifilaires équipées d'ensembles Codeurs-Capteurs,chaque ligne bifilaire étant contrôlée par une unité de gestion propre,et l'ensemble des dites unités de gestion étant lnitialisé également de façon séquentielle et par ailleurs synchrone avec les lignes bifilaires respectives.