Brevet FR2663156A1 — publié le 19911213

A, TRANSISTOR BIPOLAIRE SUPPORTANT DES POLARISATIONS INVERSES ET PROCEDE DE FABRICATION La présente invention concerne le domnaine des circuits intégrés et plus particulièrement des circuits intégrés fabriqués selon des technologies permettant de former sur une mnme puce des transistors de type bipolaire et des transistors de type MOS Une telle technologie sera appelée ciaprès technologie BICMOS (B Ipolaire Complémentaire MOS) pour indiquer qu'il peut exister dans une même puce des transistors bipolaires et des transistors MOS comnplémentaires. Dans le cadre de ces technologies, la présente inven- tion vise à résoudre le problème posé par la dégradation du gain des transistors bipolaires soumis, du fait de leur position dans un montage électrique, à des polarisations base-émetteur inver- sées répétitives. Pour atteindre oet objet, la présente invention pré- voit, dans un circuit intégré BICMOS, de fabriquer oertains au moins des transistors bipolaires en utilisant, pour former la jonction d'émetteur, des technologies à espaoeurs similaires à celles utilisées pour former des drains et sources des transis- tors MOS du même circuit. Le problème que vise à résoudre la présente invention et un exemple de mise en oeuvre de la présente invention vont maintenant être exposés en relation avec les figures jointes parmi lesquelles: la figure i représente un inverseur constitué à partir de transistors MDS et bipolaires; la figure 2 illustre un aspect classique de la techno- logie BICMOYS; et les figures 3 A et 3 B illustrent les étapes particulières de fabrication d'un transistor bipolaire selon la présente invention. La figure 1 représente un inverseur en technologie BICMOS tel qu'illustré par exaemple dans l'article de S P Joshi et al paru dans IEDM 1987 pages 183-185. Le contenu de oet article sera considéré comme connu et comme faisant partie de la présente description Le schéma de la figure 1 ne sera donc pas décrit en détail On notera seulement que l'inverseur illustré comprend des transistors MOS à canal N et à canal P et des transistors bipolaires Cormoe cela est expli- qué dans cet article, le transistor bipolaire Q 1 va, lors de commutations de l'inverseur subir des phases de polarisation inverses de sa jonction émetteur/base Il en résulte une dégra- dation du gain en tension de ce transistor bipolaire. L'article susmentionrn a pour but non pas de remédier à cet inconvénient mais d'analyser ses causes et de permettre de prédire la durée de vie du transistor Q 1. Cet article indique que le phénroiène susmentionné de dégradation de durée de vie des transistors bipolaires soumis à des polarisations émetteur-base inverses est particulièrement sensible dans les circuits intégrés de type BICMOS et notamment dans le cas o les bases et émetteurs des transistors bipolaires sont formés à partir de couches de silicium polycristallin forte- ment dopées. La figure 2 représente de façon extrfmement schématique une vue en coupe d'une portion de circuit intégré BICMOS compre- nant dans sa partie gauche un transistor bipolaire NPN et dans sa partie droite un transistor MOS à canal N Le transistor bipolaire est formé dans un caisson de collecteur 1 de type N lui-même formé sur un substrat 2 de type P avec interposition éventuelle d'une couche enterrée 3 Dans oe caisson, est formée une région de base 4 sur laquelle des contacts sont pris à partir d'une portion d'une couche de silicium polycristallin 5, corres- pondant dans la technologie de fabrication à un premier niveau de silicium polycristallin fortement dopé de type P également uti- lisé pour former la grille des transistors MOS Un contact est pris sur la région de collecteur par l'intermédiaire d'une région 7 surdopée de type N+, oette région étant recouverte, pour la reprise de contact d'un deuxième niveau de silicium polycris- tallin fortement dopé de type N (non représenté), ce deuxième niveau de silicium polycristallin étant également utilisé pour former des contacts avec des régions d'émetteur 9 de type N+ implantées dans les régions de base 4. Dans la partie droite de la figure est représenté un transistor MOS à canal N formé dans une région P correspondant au substrat 2 ou à un caisson ménagé dans oe substrat La grille 11 de ce transistor MOS correspondant au même niveau de silicium polycristallin que celui des régions désignées par la référenoe Cette grille est formée classiquement sur une couche d'oxyde mince 12 et les diffusions de drain et de source ont une struc- ture dite LDD (Low Doped Drain), c'est-à-dire qu'elles comprennent une région 13 de type N faiblement dopée pénétrant légèrement sous la grille, formée en utilisant ocmme masque la grille 11, et une région 14 plus fortement dopée et distante de la région de grille Ces régions N+ sont formées en utilisant comme masque la grille 11 élargie par des espaceurs d'oxyde 15. Une structure de ce type se voit notamment dans la figure 2 de 1 'article cité ci-dessus. La présente invention propose, pour éviter le problème de dégradation du gain des transistors bipolaires soumis à des tensions émetteur-base inverses, d' adopter pour l'émetteur une structure similaire à la structure LDD des transistors MOS. La formation des régions d' émetteur des transistors bipolaires selon la présente invention est illustrée schémati- quement en figures 3 A et 3 B. En figure 3 A, on peut voir une partie de région de base 4 superposée à une région de oollecteur 1 Sur la région de base sont formées des régions 5 de type P+ correspondant au premier niveau de silicium polycristallin, come oela a été exposé précé- demment Dans une ouverture formée dans le silicium polycristal- lin 5 (éventuellement surmontée d'une oouche d'oxyde de silicium et d'une couche de résine), on forme une implantation ou une diffusion 21 de type N à faible niveau de dopage Cette région 21 est formée en même temps que les régions 13 illustrées en figure 2 et n'implique dorn pas d'étape de fabrication supplémentaire. Ensuite, come le représente la figure 3 B, on forme des espaoeurs 22 de part et d'autre de l'ouverture dans la oeuche de silicium polycristallin 5 Ces espaoeurs sont formés en même temps que les espaceurs 15 de la figure 2 Puis l'on forme une implantation de type NI d'émetteur, en même temps que les implan- tations de drain et de souroe Après quoi, comme oela est clas- sique, les régions d'émetteur sont surmontées d'une couche con- ductrice 23 correspondant, par exemple, à une portion du deuxième niveau de silicium polycristallin. Grâce à la présente invention, on évite les problèmes de dégradation du gain en tension des transistors bipolaires car l'émission de porteurs chauds au lieu de se produire au voisinage de la surface supérieure de la couche de base 4 se forme mainte- nant à l'interface entre cette ouche de base 4 et les parties latérales 25 de la région 23 de type N plus fortement dopées Les porteurs chauds formés à oette interface ne peuvent atteindre la surface supérieure des couches 4, 21, 23 et il n'y a plus de pro- blême de piégeage aux interfaces silicium-oxyde. Ainsi, selon la présente invention, on a résolu de façon particulièrement simple le problème de la dégradation du gain des transistors bipolaires par suite de polarisations inverses alors que, dans l'art antérieur, on s'était contenté de constater ce problème, et de l'étudier pour mieux en prédire les effets De plus, la présente invention permet de résoudre le pro- blêne posé en utilisant des moyens technologiques qui étaient tous déjà connus et qui sont particulièrement simples et ne compliquent pas la fabrication d'un circuit intégré BICMOS. L'adoption selon la présente invention de structures de type LDD pour les transistors bipolaires pourrait être considérée corre présentant certains inconvénients, mais ces inconvénients ne sont qu'apparents. D'une part, alors que pour les transistors MDS l'adop- tion d'une structure de type LDD permet de réduire la capacité grille/drain-source, dans un transistor bipolaire, l'adoption de la structure illustrée en figure 3 B augmente la capacité émetteur-base Toutefois, dans l'application considérée en figure 1, cette augmentation de capacité est peu gênante car la résis- tance dynamique d'émetteur est faible et donc, même si la capa- cité émetteur-base augmente, la constante de temps de commutation restera faible. Un autre inconvénient de la structure selon la présente invention est que l'on augmente la résistance série de base et notamment la résistance de base intrinsèque qui est la composante la plus importante de la résistance de base A nouveau, cette augmentation de la résistance de base est sans effet pratique gênant dans un montage du type de celui de la figure 1. La présente invention a été décrite précédemment de façon très schématique en relation avec une technologie de fabri- cation elle-même décrite très schématiquement En effet, oes technologies sont connues de l'hommne de l'art qui saura y ap- porter diverses variantes et adapter la présente invention à la technologie particulière qu'il utilise. REVENDICATIONS 1 Transistor bipolaire faisant partie d'un circuit intégré comprenant des transistors bipolaires et des transistors MDS, caractérisé en ce que la région d'émetteur de ce transistor bipolaire comprend une région ( 21) à faible niveau de dopage à l'intérieur de laquelle est formée une région ( 23) à plus fort niveau de dopage. 2 Procédé de fabrication d'un transistor bipolaire selon la revendication 1, caractérisé en ce que: la région ( 21) à faible niveau de dopage est formée par implantation dans les ouvertures d'un masque constituées d'un premier niveau de silicium polycristallin, en méme temps qu'est réalisée une implantation à faible niveau de dopage de part et d'autre des grilles des transistors Ne S correspondant, la région ( 23) à plus fort niveau de dopage est réa- lisée, en même temps que les drains et sources des transistors MDS correspondants, en formant d'abord des espaoeurs ( 22) de part et d'autres des grilles des transistors MOS et à l'intérieur des ouvertures définies dans le masque d'émetteur, puis en réalisant une implantation à plus fort niveau de dopage limitée par ces espaceurs.