Brevet FR2667463A1 — publié le 19920403

Système dlémission-réception de trames numériques à un débit autorisant une insertion d'éléments binaires additionnels pouvant constituer soit un code correcteur d'erreur, soit des éléments binaires d'information supplémentaires La présente invention concerne les systèmes de transmission numérique, notamment par faisceau hertzien. Elle concerne plus particulièrement de tels systèmes dans lesquels les informations transmises sont organisées en trames comportant d'une façon générale des emplacements réservés à la transmission d'éléments binaires dits d'information, ou utiles, et des emplacements réservés à la transmission d'éléments binaires dits auxiliaires, tels que le mot de verrouillage de trame (autorisant la fonction synchronisation en réception) ou des éléments binaires de parité (permettant une détection d'erreurs en réception) ou encore des éléments binaires d'indication de justification dans le cas de systèmes à justification c'est-à-dire à adaptation de débit entre le débit des informations à transmettre et le débit offert pour leur transmission sur le support de transmission utilisé. Pour certains débits il peut se produire que les emplacements temporels non réservés à la transmission d'éléments binaires d'information soient suffisants pour autoriser une insertion d'éléments binaires additionnels qui sont alors en général constitués soit par un code correcteur d'erreur, soit par des éléments binaires d'information supplémentaires. Dans la plupart des systèmes existants, et plus spécialement dans le domaine des faisceaux hertziens, un choix est cependant à faire par l'utilisateur entre ces deux types d'éléments binaires additionnels car le débit offert pour la transmission est nécessairement limité afin de ne pas émettre un spectre trop étendu. Ce choix est en outre effectué actuellement dès la conception de ces systèmes, ce qui conduit au développement et à l'industrialisation de deux types de matériels, d'où des pertes de temps et des surcoûts importants, ainsi que des inconvénients dans le cas de remises à niveau technologiques de ces matériels où les modifications à apporter aux matériels existants doivent autant que possible s'effectuer dans des limites raisonnables. La présente invention a pour objet un système d'émission-réception de trames numériques à un débit autorisant une insertion d'éléments binaires additionnels pouvant constituer soit un code correcteur d'erreur soit des éléments binaires d'information supplémentaires, permettant notamment d'éviter ces inconvénients. La présente invention a pour objet un système d'émission-réception de trames numériques à un débit autorisant une insertion d'éléments binaires additionnels pouvant constituer soit un code correcteur d'erreur soit des éléments binaires d'information supplémentaires, essentiellement caractérisé en ce que, ladite insertion d'éléments binaires additionnels consistant, dans le cas d'un code correcteur d'erreur en l'insertion d'éléments binaires dits de contrôle calculés, suivant ledit code, à partir des éléments binaires d'information à transmettre, ce système comporte, en réception, des moyens de reconnaissance de type d'éléments binaires additionnels reçus comportant eux-mêmes :: - des moyens de comparaison entre éléments binaires de contrôle reçus et éléments binaires générés de façon identique aux éléments binaires de contrôle générés à l'émission, mais à partir des éléments binaires d'information reçus, - des moyens de calcul du taux de divergence entre ces éléments binaires de contrôle sur une certaine durée de réception, - et des moyens de comparaison du taux ainsi calculé à une valeur seuil, conduisant à une reconnaissance de code correcteur d'erreur en cas de faible taux de divergence ou à une reconnaissance d'éléments binaires d'information supplémentaires en cas de fort taux de divergence. D'autres objets et caractéristiques de la présente invention apparaîtront à la lecture de la description suivante d'un exemple de réalisation, faite en relation avec les dessins ci-annexés dans lesquels - la figure 1 est un schéma synoptique d'un exemple de réalisation de la partie émission d'un système suivant l'invention, - la figure 2 est un schéma synoptique d'un exemple de réalisation de la partie réception d'un système suivant l'invention. Le dispositif d'émission représenté sur la figure 1 comporte essentiellement un générateur 1 de trames A de débit binaire D1, à des premiers emplacements déterminés desquelles sont insérés des éléments binaires d'information formant un train incident dit principal, A', de débit binaire D2, à des deuxièmes emplacements déterminés desquelles sont insérés des éléments binaires auxiliaires B issus d'un générateur 2 d'éléments binaires auxiliaires, et à des troisièmes emplacements déterminés desquelles sont insérés des éléments binaires additionnels pouvant constituer soit un code correcteur d'erreur, repéré C et issu d'un générateur de code correcteur d'erreur 3, soit des éléments binaires d'information supplémentaires formant un train incident dit supplémentaire, D, de débit D3, le choix entre ces deux types d'éléments binaires additionnels étant réalisé par un sélecteur 4 pouvant être commandé soit manuellement par l'utilisateur (entrée de commande S1), soit automatiquement par un circuit 5' de détection de présence de train incident supplémentaire. Dans le cas d'un système à justification, c'est-à-dire à adaptation de débit entre d'une part les débits D1 et D2 et d'autre part les débits D1 et D3, les trains incidents A' et D sont traités préalablement par des circuits d'adaptation de débit, respectivement 5 et 6, fonctionnant suivant des principes bien connus qui ne seront pas rappelés ici, et fournissant respectivement, d'une part au générateur d'éléments binaires auxiliaires 2 des éléments binaires auxiliaires particuliers constitués par les éléments binaires d'indication de justification respectifs, et d'autre part au générateur de trames 1, soit directement, soit par l'intermédiaire du sélecteur 4, les éléments binaires d'information, principaux ou supplémentaires, à insérer dans les trames sortantes. On se placera en outre avantageusement dans le cas d'un système utilisant un code indicateur d'erreur, en l'occurrence dans le cas d'un code dit à contrôle de parité utilisant des éléments binaires dits de parité élaborés par le générateur 2 à partir des éléments binaires d' information principaux. Le générateur de trames 1 est essentiellement formé d'un multiplexeur qui reçoit les différents types d'éléments binaires définis ci-dessus, et qui est commandé en fonction de l'affectation, par type d'éléments binaires, des différents emplacements mentionnés ci-dessus. Le générateur d'éléments binaires auxiliaires est également de principe connu et ne sera donc pas redétaillé ici. Le générateur de code correcteur d'erreur 3 est avantageusement celui décrit dans la demande de brevet français nO 2 643 763, c' est-à-dire utilisant un code dit de WYNER-ASH et applicable à une structure de trame permettant la transmission de blocs d'éléments binaires d'information (à titre d'exemple de blocs de 31 éléments binaires d'information) séparés l'un de l'autre par des éléments binaires auxiliaires et/ou additionnels ( à titre d'exemple en nombre égal à 3).On rappellera simplement qu'un tel générateur de code correcteur d'erreur permet de générer, pour chaque bloc d'éléments binaires d'information à transmettre à un instant i, un élément binaire additionnel dit de contrôle Yi, calculé à partir de ce bloc et de blocs antérieurs à des instants i-l,... i-m, en réalisant l'addition modulo 2 des éléments binaires présents aux instants i, i-l... i-m, et affectés respectivement chacun d'un coefficient A, égal à zéro ou à un, qui est défini par la matrice de génération de ce code. Les trames sortantes A constituent, de façon classique, le signal modulant appliqué à un modulateur 7 qui fournit le signal S effectivement transmis. Le dispositif de réception représenté sur la figure 2 comporte essentiellement - un démodulateur 8 permettant de retrouver, à partir du signal S reçu, les trames A élaborées à l'émission, - des moyens 9 de recherche de synchronisation de trame qui opèrent à partir des trames entrantes, suivant un mode de fonctionnement dit normal (par opposition à un mode particulier qui sera vu ultérieurement) maintenant considéré et basé sur une recherche du mot de verrouillage de trame, suivant un principe bien connu qui ne sera pas rappelé ici, - des moyens 10 de localisation des différents types d'éléments binaires formant les trames entrantes A, ayant, comme le générateur de trames utilisé à l'émission connaissance de la structure de trames utilisée et fonctionnant sous la commande des moyens de recherche de synchronisation, également suivant un principe bien connu qui ne sera pas rappelé ici, - des moyens 11 de reconnaissance de type d'éléments binaires additionnels, à savoir code correcteur d'erreurs ou éléments binaires d'information supplémentaires comportant eux-mêmes : des moyens 111 de comparaison entre éléments binaires de contrôle reçus, localisés par le circuit de localisation 10, et éléments binaires générés de façon identique aux éléments binaires de contrôle générés à l'émission, mais à partir des éléments binaires d'information reçus localisés par les moyens de localisation 10, des moyens 112 de calcul de taux de divergence entre ces éléments binaires de contrôle, sur une certaine durée de réception, - des moyens 113 de comparaison du taux ainsi calculé à une valeur seuil, conduisant à une reconnaissance de code correcteur d'erreur en cas de faible taux de divergense, ou à une reconnaissance d'éléments binaires d'information supplémentaires dans le cas contraire. Les moyens de comparaison 111 sont avantageusement réalisés suivant les principes décrits dans la demande de brevet français précitée n0 2 643 763. Ces moyens, utilisés dans cette demande pour réaliser un décodage correcteur d'erreur, c'est-à-dire d'une part pour détecter la présence d'erreurs affectant la transmission, et, d'autre part, en association avec un circuit de détection de position d'élément binaire erronée et de correction d'élément binaire occupant cette position, pour corriger les erreurs ainsi détectées, sont ainsi également utilisés, suivant la présente invention, en vue de réaliser une reconnaissance de type d'éléments binaires additionnels transmis, à savoir code correcteur d'erreur ou éléments binaires d'information supplémentaires, les premiers se caractérisant en effet par un faible taux d'erreur, et les seconds, au contraire, par un fort taux d'erreur. Le dispositif de réception représenté sur la figure 2 comporte en outre -un circuit 14 d'extraction d'éléments binaires d'information supplémentaires localisés par les moyens de localisation 10 et reconnus par les moyens de reconnaisance 11, - un circuit 15 d'extraction des éléments binaires d'information principaux localisés par les moyens de localisation 10 et reconnus par les moyens de reconnaissance 11. Les éléments binaires d'information principaux extraits par le circuit 15 sont bien entendu corrigés des éventuelles erreurs détectées par décodage correcteur d'erreur au moyen de circuits de, détection de position d'élément binaire erroné et de correction d'élément binaire occupant cette position, non représentés ici, et identiques à ceux décrits dans la demande de brevet précitée. Par ailleurs, pour éviter qu'un fort taux de divergences entre éléments binaires de contrôle ne soit interprété comme signifiant la présence d'éléments binaires d'information additionnels alors qu'il traduit effectivement une présence d'erreurs affectant la transmission, le signal logique X de sortie des moyens de comparaison 113 est avantageusement combiné, dans un circuit 13, à un signal logique Y issu de moyens 12 de calcul de taux d'erreur obtenu par décodage indicateur d'erreur et de comparaison de ce taux à une valeur seuil. En l'occurrence, ce calcul de taux d'erreur est un calcul de taux de divergence d'éléments binaires de parité, suivant des principes bien connus qui ne seront pas redécrits ici. En supposant que les signaux X et Y sont des signaux logiques dont les valeurs "1" ou "O" signifient respectivement un fort ou un faible taux de divergence, respectivement entre éléments binaires de contrôle et éléments binaires de parité, le signal de sortie Z du circuit 13 a les valeurs "1" ou "O" correspondant respectivement à une validation du circuit 14 et à une validation du circuit 15 dans les cas suivants résumés dans le tableau ci-dessous x l y l z ololo 1 1 o I 1 olîlo iii I La levée d'ambigulté de la valeur du signal logique Z est établie à partir d'une valeur de seuil de taux d'erreur dépendant du mode de calcul réalisé à partir des divergences de parité et des caractéristiques du code correcteur d'erreur choisi. La recherche de synchronisation peut en outre être effectuée de façon plus rapide, et ce grâce aux moyens 111 de comparaison entre éléments binaires de contrôle, pour un deuxième mode de fonctionnement dit particulier, par opposition ou mode normal considéré précédemment, et correspondant à une sélection préalable du mode de fonctionnement avec code correcteur d'erreur effectuée par l'utilisateur. Une telle recherche de synchronisation est avantageusement celle décrite dans la demande de brevet français nO 2 644 954 et consiste essentiellement en une réaction de ces moyens 111 sur les moyens de localisation 10, à travers des moyens de réaction 114 tels que ceux décrits dans cette dernière demande, en vue d'annuler les éventuelles divergences observées à l'issue de cette comparaison. Le dispositif représenté sur la figure 2 est donc complété par un sélecteur 16 de mode de recherche de synchronisation 2, reliant l'entrée correspondante des moyens de localisation 10 soit à la sortie des moyens de recherche de synchronisation 9, soit à la sortie des moyens de réaction 114, en fonction du signal appliqué à l'entrée de commande S2 de ce sélecteur. REVEND ICAT IONS 1/ Système d'émission-réception de trames numériques à un débit autorisant une insertion d'éléments binaires additionnels pouvant constituer soit un code correcteur d'erreur soit des éléments binaires d'information supplémentaires, caractérisé en ce que ladite insertion d'éléments binaires additionnels consistant, dans le cas d'un code correcteur d'erreur, en l'insertion d'éléments binaires dits de contrôle calculés, suivant ledit code, à partir des éléments binaires d'information à transmettre, système comporte, en réception, des moyens de reconnaissance de type d'éléments binaires additionnels reçus comportant eux-mêmes :: - des moyens (111) de comparaison entre éléments binaires de contrôle reçus et éléments binaires générés de façon identique aux éléments binaires de contrôle générés à l'émission, mais à partir des éléments binaires d'information reçus, - des moyens (112) de calcul du taux de divergence, sur une certaine durée de réception, entre éléments binaires de contrôle élaborés respectivement en émission et en réception, - et des moyens (113) de comparaison du taux de divergence ainsi calculé, à une valeur seuil, conduisant à une reconnaissance de code correcteur d'erreur en cas de faible taux de divergence ou à une reconnaissance d'éléments binaires d'information supplémentaires en cas de fort taux de divergence. 2/ Système selon la revendication 1, dans lequel lesdites trames comportent, outre des éléments binaires d'information et des éléments binaires additionnels, des éléments binaires auxiliaires comportant eux-mêmes un code indicateur d'erreur, caractérisé en ce qu'il comporte en outre, en réception, - des moyens (12) de calcul de taux d'erreur obtenu par décodage indicateur d'erreur, et de comparaison du taux d'erreur ainsi calculé, à une valeur seuil, - des moyens (13) pour combiner les signaux issus desdits moyens de comparaison du taux d'erreur obtenu par décodage indicateur d'erreur à une valeur seuil, d'une part, et issus desdits moyens de comparaison du taux de divergence entre éléments binaires de contrôle à une valeur seuil, d'autre part, conduisant à la reconnaissance d'éléments binaires d'information supplémentaires en cas de faible taux d'erreur et de fort taux de divergence, ou à la reconnaissance de code correcteur d'erreur en cas de faibles taux d'erreur et de divergence. 3/ Système selon la revendication 2, caractérisé en ce que ledit code indicateur d'erreur est un code à contrôle de parité. 4/ Système selon l'une des revendications 1 à 3, caractérisé en ce que ledit code correcteur d'erreur est le code dit de WYNER-ASH. 5/ Système selon l'une des revendications 1 à 4, dans lequel lesdites trames comportent, outre des éléments binaires d'information et des éléments binaires additionnels, des éléments binaires auxiliaires comportant eux-mêmes un mot de verrouillage de trame, système comportant, en réception, des moyens (10) de localisation des éléments binaires de différents types des trames reçues, commandés par des moyens (9) de recherche de synchronisation de trames, caractérisé en ce que ces derniers moyens consistent, suivant un mode de fonctionnement dit normal, en des moyens de recherche du mot de verrouillage de trame et, suivant un mode de fonctionnement dit particulier, correspondant à une sélection préalable d'éléments binaires additionnels constitués par un code correcteur d'erreur, en une réaction, sur lesdits moyens de localisation (10), desdits moyens (111) de comparaison entre éléments binaires de contrôle, en vue d'annuler lesdites divergences entre ces éléments binaires de contrôle.