Brevet FR2667724A1 — publié le 19920410

PROCEDE DE REALISATION DES METALLISATIONS D'ELECTRODES D'UN TRANSISTOR La présente invention concerne un procédé de réalisation des métallisations d'un transistor, donc l'isolation est obtenue par la réalisation sur les parois verticales d'un motif servant à autoaligner ces métallisations Ce procédé s'applique aux composants verticaux pour lesquels est utilisée une métallisation par technique d'autoalignement: il permet d'éliminer les risques de courts-circuits sur les flancs du motif vertical. On appelle généralement composants verticaux ceux dans lesquels le courant est transporté perpendiculairement à la surface du substrat et qui comportent un empilement de couches de matériaux semiconducteurs, dont au moins une couche superficielle est gravée en "mésa", c'est-à- dire forme un motif en relief, généralement porteur d'une métallisation d'électrode. Ainsi, les transistors bipolaires à hétérojonction, dits HBT, sont des composants verticaux l'émetteur, la base et le collecteur sont sur trois niveaux différents Certains transistors à effet de champ, bien que courant s'écoule parallèlement à la surface du substrat, par exemple les SISEETS (semiconducteur isolation semiconducteur) peuvent être également considérés au titre de l'invention comme des composants verticaux, dans la mesure o ils comportent un motif mésa gravé qui sert à autoaligner deux types de métallisations. Ces composants verticaux comportent des structures dites "double mésa", pour lesquelles la technologie nécessite au moins deux gravures permettant de découvrir la base et de délimiter les collecteurs, si l'on parle d'un transistor bipolaire, ou bien la grille et la source/drain, si l'on parle d'un transistor à effet de champ Pour simplifier l'exposé de l'invention, on la présentera en S 'appuyant sur l'exemple d'un transistor bipolaire. Une des limitations de ce type de composants provient des résistances d'accès de la base, ainsi que des capacités base-collecteur dans le cas d'un HBT La solution la plus efficace pour réduire ces parasites est de procéder à l'autoalignement de la base vis-à-vis de l'émetteur. La difficulté des procédés d'autoalignement provient du risque de court-circuit des contacts métalliques émetteur-base En effet, il est courant que ce soit le mésa de l'émetteur qui servira de masque d'autoalignement pour la métallisation de base: lorsque le métal est évaporé, le risque est réel que des traces métalliques sur les flancs du mésa n'entraînent un court-circuit émetteur-base Pour éviter ces courts-circuits, différentes techniques sont couramment utilisées: soit le dépôt de type "side-wall" d'un isolant sur les flancs de l'émetteur, suivi d'une évaporation anisotropique de la métallisation base Les traces métalliques sur les flancs du mésa sont ensuite éliminées par un bombardement ionique Le procédé est par essence délicat et dépend beaucoup des systèmes d'évaporation utilisés, _ soit la couche semiconductrice d'émetteur est gravée en forme de T Cela permet de créer un balcon qui crée un phénomène d'ombrage lors de l'évaporation du métal de base et évite ainsi les problèmes de courts- circuits Les limitations de cette technique proviennent des incertitudes de gravure du pied de l'émetteur La géométrie de l'émetteur n'est pas contrôlée de façon précise, soit la métallisation de l'émetteur est en forme de champignon Le matériau semiconducteur est alors gravé chimiquement à partir du pied de la métallisation Un balcon permettant l'autoalignement est ainsi créé L'inconvénient majeur de cette technique provient du recours aux attaques chimiques qui sont parfois problématiques et manquent de précision et de fiabilité. Le procédé d'autoalignement selon l'invention ne présente pas de difficulté à mettre en oeuvre Il s'applique aux composants utilisant les couples de matériaux III-V ou Si-Si Ge. Il nécessite de disposer d'un couple de matériaux et d'un couple de méthodes de gravure tels qu'il y ait sélectivité réciproque la méthode de gravure du premier matériau n'attaque pas le second matériau, et réciproquement En d'autres termes, l'invention repose sur l'utilisation des sélectivités de gravure existantes pour de nombreux couples de matériaux semiconducteurs, appliquée à une structure verticale dans laquelle on a inséré une couche qui se grave facilement par rapport aux autres. De façon plus précise, l'invention concerne un procédé de réalisation des métallisations d'électrodes d'un transistor, autoalignées par un motif en relief, ce procédé étant caractérisé par le fait d'introduire dans le motif en relief, un couple de matériaux semiconducteurs, réagissant de façons différentes vis-à-vis d'un couple de procédés de gravure, de façon qu'une première couche semiconductrice, située entre une première métallisation et une deuxième couche semiconductrice, soit davantage gravée, le surplomb ainsi formé participant à l'isolation entre la première métallisation située sur le motif en relief et au moins une deuxième métallisation située au pied du motif. L'invention sera mieux comprise par la description qui suit maintenant d'un exemple d'application, en conjonction avec les figures 1 à 6, jointes en annexe, qui représentent divers états dans le procédé de réalisation des métallisations autoalignées. De façon encore à rendre claires les explications, le couple Ga As/Ga In P est choisi en raison de ses excellentes performances, ce qui ne limite nullement la portée de l'invention si les matériaux changent, les méthodes de gravure sélectives changent également. Le procédé selon l'invention S 'applique à partir d'une structure de transistor épitaxiée ayant déjà reçu toutes ses couches de matériaux semiconducteurs, mais dont la géométrie n'est pas achevée. La figure 1 représente une coupe simplifiée d'une tranchede matériaux semiconducteurs épitaxiés sur un substrat, qui comprend par exemple: une couche I en Ga As N qui constituera le collecteur du transistor HBT, dont une sous-couche, sur la face libre, est dopée N+ et servira de contact collecteur, une couche 2 en Ga As P qui sera la base du transistor une couche 3 en Ga In PN qui constituera l'émetteur du HBT Il présente une sélectivité de gravure par rapport à Ga As une couche 4 en Ga As N+ pour le contact ohmique, et qui offre une excellente sélectivité de gravure vis-à-vis du Ga In P. De façon plus générale, le procédé selon l'invention est applicable à toute structure verticale constituée de couches de matériaux présentant des sélectivités de gravure importantes, par voie sèche telle que la gravure ionique réactive, ou RIE Le fondement de l'invention consiste à insérer dans la structure verticale un couple de matériaux dont l'un, en profondeur, sert de couche d'arrêt et dont l'autre, en surface, se grave facilement ce qui permet de réaliser un surplomb sous un masque. Etant donné que le but recherché par ce procédé est l'autoalignement des métallisations, le masque en question est constitué par la métallisation 5 d'émetteur, en Au Ge/Ni/Au. Formant par alliage un excellent contact ohmique sur Ga As N - La deuxième étape, en figure 2, est une gravure ionique réactive, symbolisée par des flèches: cette première gravure ionique décape la couche superficielle 4 de matériau semiconducteur, mais s'arrête au contact de la couche d'arrêt 3, en raison de la sélectivité de gravure Toutefois, en prolongeant la gravure, on sous-grave en 6 la couche 4 sous le masque 5. Pour le couple de matériaux Ga As/Ga In P, la gravure ionique du Ga As par CCI 2 F 2 en présence d'oxygène permet une sélectivité quasiment infinie par rapport à Ga In P et une sous-gravure 6 de 200 nm de profondeur s'obtient en une minute environ. Au cours de la troisième étape, en figure 3, la couche 3 de Ga In P est gravée par une deuxième gravure ionique réactive, au moyen de CH 4 et d'hélium ou d'hydrogène Comme la gravure par RIE est, dans son fondement, anisotropique, la couche 3 de Ga In P est autoalignée sur le masque métallique 5: la surface de l'émetteur est exactement celle du masque 5 Par ailleurs, en utilisant CH 4 et He ou H 2, la sélectivité de gravure est de l'ordre de 4 entre Ga In P et Ga As, ce qui signifie que l'on grave quatre fois plus vite Ga In P que Ga As, ce qui permet un bon contrôle de l'arrêt de la gravure au contact de la couche 2 de la base. Par un procédé connu, tel que la pulvérisation ou le dépôt chimique, l'ensemble de la structure est recouvert d'une couche d'isolant, tel que Si 3 N 4, qui est préférables à Si O 2 avec les composés III-V tels que Ga As. Le procédé choisi est isotrope, de sorte que le dépôt se fait également sur toutes les surfaces: en 7 sur la métallisation d'émetteur 5, en 8 sur le pourtour de la couche d'émetteur 3, et en 9 sur les flancs du mésa La présence d'une sous-gravure 6 dans la couche 4 de Ga As entraîne en 10 une dépression dans la couche 9 d'isolant. C'est cette dépression 10 qui, ultérieurement, après le dépôt des métallisations autoalignées, évitera les courts-circuits entre la métallisation d'émetteur et les métallisations de base, parce que le métal ne se sera pas déposé au fond de la dépression 10. La cinquième étape du procédé selon l'invention consiste donc à éliminer les parties de cette couche isolante qui seront remplacées par des métallisations On voit en figure que la couche 7, déposée sur la métallisation 5, et la couche 8, déposée sur la couche de base 2, autour de l'émetteur 3 en Ga In P, sont supprimées elles ont été éliminées par une troisième gravure ionique réactive au moyen de SF 6 Cette gravure est anisotropique et laisse les flancs du motif en relief recouverts d'isolant, en 9. Enfin, en figure 6, le contact de base est déposé par évaporation de métal Ti/Pt/Au par exemple La couche 11 se dépose sur le contact métallique 5 de l'émetteur Les couches 12 + 13 se déposent sur la couche de base 2 et s'autoalignement par rapport aux couches 5,4 et 3 La distance séparant 12 et 13 du pied du mesa 3 peut être aussi courte que 50 mm. Au cours de cette opération de métallisation, il est courant que des particules métalliques se déposent sur les flancs du mésa, c'est-à-dire sur la couche d'isolant 9 Mais le procédé d'évaporation utilisé est sensiblement directionnel, et le métal ne se dépose pas au fond de la dépression 10 Ainsi, même si des particules métalliques sont déposées sur la couche d'isolant 9, il y a rupture au niveau du sillon 10, ce qui évite les fuites ou courts-circuits entre émetteur et base. L'invention a été exposée en s'appuyant sur l'exemple d'un transistor vertical de type HBT, mais l'homme de l'art verra aisément qu'elle s'applique à tout dispositif comportant au moins une couche en mésa ( 3), sur laquelle on peut sans inconvénient ajouter une couche ( 4) qui se grave facilement, ceci dans le but d'autoaligner des métallisations Ainsi, l'homme de l'art peut facilement identifier dans la figure 6 un transistor à effet de champ, dont les électrodes de source, grille et drain sont respectivement les métallisations 12,} 11 et 13, et dont la couche active ou canal est en 2. Les avantages du procédé selon l'invention sont les suivants énoncés d'après l'exemple d'application: gravure d'une dépression contrôlée par des attaques de type R I E, c'est-à-dire reproductibles, passivation automatique des flancs de l'émetteur, géométrie du pied de l'émetteur connue, absence d'étape du type "bombardement ionique" qui a de fortes chances de compromettre les performances des dispositifs, limitation des courants de surface à la jonction base-émetteur Le pied de l'émetteur et l'espacement entre celui-ci et le contact ohmique de base sont passivés. Il est évident que l'invention s'applique aussi bien aux dispositifs en matériaux III-V, II-VI qu'à ceux en silicium en silicium-Germanium, ou en carbure de Silicium ou en diamant. Elle est seulement limitée par la nécessité de disposer de deux matériaux semiconducteurs et de deux procédés de gravure tels que la gravure d'un premier matériau soit sélective par rapport au second et réciproquement. REVENDICATIONS 1 Procédé de réalisation des métallisations d'électrodes d'un transistor, autoalignées par un motif en relief, ce procédé étant caractérisé par le fait d'introduire dans le motif en relief ( 3 + 4 + 5) un couple de matériaux semiconducteurs ( 3 + 4), réagissant de façons différentes vis-à-vis d'un couple de procédés de gravure, de façon qu'une première couche semiconductrice ( 4), située entre une première métallisation ( 5 + 11) et une deuxième couche semiconductrice ( 3), soit davantage gravée, le surplomb ( 10) ainsi formé participant à l'isolation entre la première métallisation ( 11) située sur le motif en relief et au moins une deuxième métallisation ( 12, 13) située au pied du motif. 2 Procédé selon la revendication 1 caractérisé en ce qu'il comporte les étapes suivantes: à partir d'un corps semiconducteur comportant déjà les couches d'un premier matériau semiconducteur ( 4) et d'un second matériau semiconducteur ( 3), dépôt d'un masque métallique ( 5) à l'emplacement d'une future première électrode de transistor, par une première gravure ionique réactive (RIE) de composés chlorés en présence d'hélium, gravure de la première couche ( 4) en premier matériau semiconducteur, avec sous-gravure sous le masque métallique ( 5) par une deuxième gravure ionique réactive de méthane en présence d'hydrogène, gravure de la deuxième couche ( 3) en deuxième matériau semiconducteur, autoalignée par le masque métallique ( 5), par un procédé non-directif, dépôt d'une couche d'isolant ( 7, 8, 9) sur le motif en relief formé par les première et seconde couches semiconductrices ( 3, 4) et par le masque métallique ( 5), la sous-gravure ( 6) sous le masque ( 5) entraînant un retrait ( 10) dans la paroi latérale ( 9) d'isolant, par une troisième gravure ionique réactive d'hexafluorure de soufre, élimination des couches d'isolant ( 7, 8) déposées sur le masque métallique ( 5) et au pied du motif en relief ( 3 + 4 + 5), par un procédé directif, dépôt des première ( 11) et deuxième ( 12, 13) métallisations, autoalignées par le motif ( 3 + 4 + 5 + 11) et isolées *entre elles par le surplomb ( 10) formé dans la paroi latérale ( 9) d'isolant. 3 Procédé selon la revendication 1, caractérisé en ce que le premier matériau semiconducteur ( 4) est Ga As et le second matériau semiconducteur ( 3) est Ga In P.