Brevet FR2668667A1 — publié le 19920430

L'invention concerne des commutateurs d'échan- tillonnage du type à transistor à effet de champ de structure MOS, ou transistors MOSFET, et en particulier un commutateur perfectionné d'échantillonnage à transistor MOSFET qui produit une résistance de canal constante RDS et évite ainsi la production d'une distorsion du signal échantillonné. La figure 2 des dessins annexés et décrits ci- après montre un commutateur analogique classique d'échan- tillonnage qui comprend un transistor MOSFET 3 à canal N dont l'électrode de grille est connectée à +V, dont la source est connectée par un conducteur 2 de façon à recevoir une tension analogique d'entrée VENTREE et dont le drain est connecté par un condensateur 5 d'échantillonnage à un conducteur 7 Le conducteur 7 est connecté à un circuit qui utilise la tension échantillonnée Un transis- tor MOSFET 6 à canal N est un "transistor de mise à la masse" qui met à la masse une plaque du condensateur d'échantillonnage 5 pendant qu'il est chargé à VENTREE par l'intermédiaire du transistor MOSFET 3 d'échantillonnage. L'électrode de substrat du transistor MOSFET 3 est connectée à -V volt Un problème posé par le circuit de la figure 2 est que la tension de seuil grille-source (qui détermine partiellement la résistance de canal RDS du MOSFET 3) est très basse, -habituellement de seulement quelques volts La tension grille-source varie considéra- blement lorsque VENTREE varie entre + 5 volts et -5 volts. Cette variation de la tension grille-source provoque une variation de la résistance de canal du MOSFET 3 d'échantil- lonnage En outre, la tension de seuil VENTREE du MOSFET 3 dépend fortement de la tension entre son électrode de source et son électrode de substrat La tension source- substrat varie considérablement lorsque VENTREE varie, introduisant d'autres variations dans la résistance de canal du MOSFET 3 d'échantillonnage en fonction de la tension d'entrée VENTREE Par conséquent, une valeur importante de distorsion harmonique est produite dans la forme échantillonnée de VENTREE qui est mémorisée sur le condensateur d'échantillonnage 5 par la charge de celui-ci à travers la résistance de canal RDS du MOSFET 3 d'échan- tillonnage Par conséquent, si le conducteur 7 est connecté au réseau de condensateur d'un convertisseur numérique- analogique à condensateurs (CNAC), la distorsion harmonique produit des erreurs dans la tension numérique de sortie produite par le CNAC pour représenter la tension analogique d'entrée VENTREE variant avec le temps Des "portes de transmission" CMOS classiques produisent une distorion harmonique d'une façon tout à fait similaire. Un objet de l'invention est donc de procurer un dispositif d'échantillonnage à MOSFET qui évite l'introduc- tion d'une distorsion harmonique dans une représentation échantillonnée d'une tension analogique d'entrée. Un autre objet de l'invention est de procurer un dispositif d'échantillonage à MOSFET qui maintient sa résistance de canal sensiblement constante lors de variations de la tension analogique d'entrée échantil- lonnée. Un autre objet de l'invention est de procurer un commutateur analogique d'échantillonnage pour un CNAC qui réduit la distorsion harmonique. Brièvement décrite et selon une forme de réalisation, l'invention procure un circuit d'échantillon- nage de tension à faible distorsion comprenant un transis- tor MOSFET d'échantillonnage dont l'électrode de source reçoit une tension d'entrée variant avec le temps, à échantillonner Un condensateur d'échantillonnage est connecté par une première borne à l'électrode de drain du transistor MOSFET d'échantillonnage et par une seconde borne à électrode de drain d'un transistor MOSFET de mise à la masse Un condensateur de réaction du type bootstrap est connecté par une première borne à l'électrode de grille du condensateur MOSFET d'échantillonnage et à un premier transistor MOSFET qui charge la première borne du conden- sateur de réaction et l'électrode de grille du transistor MOSFET d'échantillonnage à une première tension Le premier transistor MOSFET charge la première borne du condensateur de réaction du type bootstrap et l'électrode de grille du transistor MOSFET d'échantillonnage en réponse à un premier signal de commande Un second signal de commande, retardé10 par rapport au premier, est appliqué à la grille d'un second transistor MOSFET dont l'électrode de drain est connectée à une seconde borne du condensateur de réaction. Le signal de commande retardé maintient conducteur le second transistor MOSFET jusqu'à l'achèvement de la charge de l'électrode de grille du transistor MOSFET d'échantil- lonnage et de la première borne du condensateur d'échantil- lonnage Puis un second signal de commande rend conducteur un troisième transistor MOSFET, survoltant les première et seconde bornes du condensateur de réaction Le second signal de commande est supprimé de la base du troisième transistor MOSFET, isolant électriquement l'électrode de grille du transistor MOSFET d'échantillonnage Des variations de la tension d'entrée variant avec le temps sont couplées par la capacité grille-source du MOSFET d'échantillonnage à son électrode de grille La tension d'entrée est appliquée simultanément à un circuit à charge de source dont la sortie est couplée par une porte de transmission CMOS à l'électrode de corps du MOSFET d'échantillonnage, afin que l'effet de corps du MOSFET d'échantillonnnage soit maintenu constant Le circuit décrit évite la distorsion harmonique due à une modulation de la résistance de canal du MOSFET d'échantillonnage en maintenant la tension grille-source et la tension source- électrode de corps sensiblement indépendantes de la tension d'entrée. L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif et sur lesquels: la figure 1 est un schéma d'un circuit de commutateur d'échantillonnage à MOSFET selon l'invention; la figure 2 est un schéma d'un circuit d'un commutateur d'échantillonnage à MOSFET classique; et la figure 3 est un diagramme des temps utile à la description du fonctionnement du circuit de la figure 1. En référence à présent à la figure 1, un circuit 1 d'échantillonnage de tension comprend un conducteur d'entrée 2 recevant une tension analogique d'entrée VENTREE variant avec le temps La tension VENTREE est connectée à l'électrode de source d'un transistor MOSFET 3 d'échantillonnage à canal N (L'homme de l'art reconnaîtra que l'électrode "source" est affectée arbi- trairement sur la figure 1; les désignations source et drain d'électrodes d'un transistor MOSFET sont inter- changeables, la première à la tension la plus haute pour un transistor MOSFET à canal N (et à la tension la plus basse pour un transistor MOSFET à canal P) fonctionnant en tant que source et l'autre fonctionnant en tant que drain). L'électrode de drain du transistor MOSFET 3 d'échantillon- nage est connectée par un conducteur 4 à une plaque d'un condensateur 5 d'échantillonnage dont l'autre plaque est connectée par un conducteur 7 à l'électrode de drain d'un transistor MOSFET 6 de mise à la masse à canal N et également à une entrée d'un circuit utilisateur tel qu'un réseau 10 de condensateurs d'un convertisseur numérique- analogique à condensateurs (CNAC). L'électrode de corps ou de substrat du MOSFET 3 d'échantillonnage est connectée par un conducteur 16 à une borne d'une porte de transmission CMOS comprenant un transistor MOSFET 14 à canal P et un transistor MOSFET 15 à canal N L'autre borne de la porte 14, 15 de transmission CMOS est connectée par un conducteur 12 à l'électrode de source et à l'électrode de corps d'un transistor MOSFET 11 à charge de source, à canal N dont l'électrode de drain est connectée à +V La grille du MOSFET 11 est connectée au conducteur 2 Une source 13 de courant connectée au conducteur 12 détermine le courant de la source du MOSFET 11 à charge de source. Un signal de temps VA, dont la forme d'onde est montrée sur la figure 3, est appliqué à l'électrode de grille du transistor MOSFET 14 de la porte de transmission, à canal P, et également à l'électrode de grille d'un transistor MOSFET 18 à canal N dont la source est connectée à -V et dont le drain est connecté à un conducteur 16 Le complément de VA, à savoir VA, est appliqué à l'électrode de grille du MOSFET 15 de la porte de transmission à canal N. L'électrode de grille du MOSFET 3 d'échantil- lonnage est connectée par un conducteur 20 à une plaque d'un condensateur 21 de réaction de type bootstrap, de 2,0 picofarads, dont l'autre plaque est connectée par un conducteur 22 à la source d'un transistor MOSFET 23 à canal N et au drain d'un transistor MOSFET 24 à canal N La grille du MOSFET 23 est connectée de façon à recevoir un second signal de commande VB dont la forme d'onde est montrée sur la figure 3, et le drain du MOSFET 23 est connecté à +V L'électrode de grille du MOSFET 24 est connectée par un conducteur 25 à la sortie d'un inverseur CMOS 26 et à une plaque d'un condensateur 27 de 1,2 pico-30 farad dont l'autre plaque est connectée à la masse. L'électrode source du MOSFET 24 est connectée à -V. L'entrée de l'inverseur 26 est connectée par un conducteur 30 à la sortie d'un inverseur CMOS 31 L'entrée de l'inverseur CMOS 31 est connectée de façon à recevoir le signal VA qui est également appliqué à l'entrée d'un inverseur CMOS 33 A, 33 B L'inverseur CMOS 33 A, 33 B comprend un transistor MOSFET 33 B à canal N dont la source est connectée à -V et dont le drain est connecté à l'électrode de drain d'un transistor MOSFET 33 A à canal P La source du MOSFET 33 A est connectée à la masse plutôt qu'à +V Les drains des MOSFET de rappel au potentiel haut des inver- seurs CMOS 26 et 31 sont connectés à +V, comme indiqué par les symboles des inverseurs, donnés précédemment et sur la figure 1. Le conducteur 30 est connecté à l'électrode de grille d'un transistor MOS 32 à charge de source, à canal N, dont le drain est connecté à +V et la source est connectée au conducteur 20 L'électrode de corps du MOSFET 32 est connectée à la sortie de l'inverseur 33 A, 33 B. Pour la description suivante du fonctionnement du circuit d'échantillonnage 1, on suppose que +V est égal à + 5 volts et que -V est égal à -5 volts Initialement, lorsque le circuit 1 est dans son mode de non- échantillonnage, VA est à + 5 volts et VB est à -5 volts, comme montré sur la figure 3 Le MOSFET 18 est conducteur et l'électrode de corps (c'est-à-dire l'électrode de caisson P) du MOSFET 3 est à -V volt Durant le mode de non-échantillonnage, il est souhaitable que l'électrode de corps du MOSFET 3 d'échantillonnage soit à -V volts pour empêcher une polarisation dans le sens direct de la diode source-substrat. La tension sur le conducteur 30 est initiale- ment de -V volts, et le MOSFET 32 est bloqué Sa tension d'électrode de corps, connectée à la sortie de l'inverseur 33 A, 33 B, est également à -V volts Le MOSFET 23 est initialement bloqué, car VB est à -V volts Le MOSFET 24 est conducteur, connectant électriquement le conducteur 22 à -V. La première chose qui se produit durant une opération d'échantillonnage est que VA subit une transition 39 (figure 3) de + 5 volts à -5 volts La capacité C 2 du condensateur 27, qui est d'environ 1,2 picofarad, conjoin- tement à la résistance d'un transistor MOSFET de rappel au potentiel bas, interne à l'inverseur 26, produit un retard d'environ 30 nanosecondes avant le blocage du MOSFET 24. Durant ce temps de retard, la tension sur le conducteur 30 s'élève à +V volts, rendant conducteur le transistor MOSFET 32 Le MOSFET 19 est bloqué, après avoir été précédemment maintenu conducteur et maintenant le conducteur 20 à -V volts, tandis que VA était à + 5 volts Le conducteur 20 est alors rappelé au potentiel haut, à moins d'une tension de seuil de +V volts La tension de seuil du MOSFET 32 est supposée être d'un volt Etant donné que +V est de 5 volts, la tension sur le conducteur 20 s'élève rapidement à + 4 volts, chargeant le condensateur 21 et la grille du MOSFET 3 d'échantillonnage à + 4 volts durant le retard établi par l'inverseur 26 et le condensateur 27 Le MOSFET 24 est ensuite bloqué, permettant au conducteur 22 de "flotter" électriquement. Les MOSFET 14 et 15 de la porte de transmission deviennent conducteurs lorsque VA passe à zéro, et le MOSFET 18 se bloque La tension sur le conducteur 12 est alors à VENTREE moins la tension de seuil VENTREE du MOSFET 11 à charge de source, et cette tension est appliquée directement au conducteur 16 de caisson P, maintenant ainsi une tension source-corps constante sur le MOSFET d'échan- tillonnage 3. Ensuite, VB subit une transmission 40 (figure 3) de -5 volts à + 5 volts, rendant conducteur le MOSFET 23. Ceci amène le conducteur 22 et la plaque connectée du condensateur 21 de réaction de type bootstrap à s'élever de la masse à + 5 volts moins la tension de seuil de 1 volt du MOSFET 23, c'est-à-dire à environ + 4 volts Ceci amène la tension présente sur le conducteur 20 à être survoltée de + 4 volts à environ + 8 volts, bloquant complètement le MOSFET 32 Ensuite, la tension VB subit une transition 41 de +V volts à -V volts, bloquant le MOSFET 23 Le conduc- teur 22 est alors de nouveau en flottement électrique Le conducteur 20 est donc également en flottement électrique. Ensuite, toutes variations de VENTREE sont couplées de façon capacitive par la capacité grille-source CGS depuis le conducteur 2 au conducteur 20, car la charge ne peut pas s'écouler ailleurs Par conséquent, la capacité grille-source du MOSFET 3 d'échantillonnage reste constante malgré les variations de VENTREE Le condensateur 5 d'échantillonnage est donc chargé par le courant circulant depuis VENTREE à travers la source, la résistance de canal et le drain du MOSFET 3 d'échantillonnage, en supposant que le MOSFET 6 est maintenu dans l'état conducteur par un circuit d'utilisation (non représenté), tel que celui associé à un réseau 10 de condensateurs d'un convertisseur numérique-analogique à condensateurs, ou tel qu'un inté- grateur à condensateurs commutés. Par conséquent, le circuit d'échantillonnage de tension de la figure 1 maintient constante la résistance de canal RDS du MOSFET 3 d'échantillonnage en maintenant à la fois VGS et VSB constantes durant des opérations d'échan- tillonnage de la tension d'entrée malgré des variations de VENTREE Les distorsions harmoniques des représentations de VENTREE mémorisées sur le condensateur 5 d'échantillonnage sont ainsi fortement réduites. Les formes d'ondes de VENTREE et les tensions V 20, V 16 et V 22 apparaissant sur les conducteurs 20, 16 et 22, respectivement, sont montrées sur la figure 3. Il convient de noter que la forte valeur de 2,0 picofarads du condensateur '21 de réaction du type bootstrap, nécessaire pour assurer la division capacitive de la tension, n'apparaît pas aux bornes du condensateur 21, et qu'une capacité équivalente, constituée des capacités parasites 36 et 37 du MOSFET d'échantillonnage 3 et du MOSFET 23, élève la tension sur le conducteur 22, de la masse jusqu'à environ + 4 volts Ceci assure le niveau le plus élevé sur le conducteur 20 et la résistance de canal la plus basse RDS du MOSFET 3 durant l'échantillonnage. La raison pour laquelle l'électrode de corps du MOSFET 32 est connectée à la sortie de l'inverseur 33 A, 33 B est de réduire la tension de polarisation inverse aux bornes d'une diode constituée de l'électrode de source de type N du NOSFET 32 et de la région de caisson de type P dans laquelle elle est formée lorsque la tension sur le noeud 20 est élevée à environ + 8 volts Cette tension inverse de polarisation serait de 13 volts, ce qui est trop proche de la tension de claquage inverse sourcecorps pour pouvoir être admis. Il va de soi que de nombreuses modifications peuvent être apportées au circuit décrit et représenté sans sortir du cadre de l'invention. REVENDICATIONS 1 Circuit à faible distorsion pour l'échantil- lonnage d'une tension d'entrée, caractérisé en ce qu'il comporte un transistor d'échantillonnage ( 3) à effet de champ, du type MOSFET, ayant des électrodes de source, de drain, de grille et de corps, l'électrode de source recevant la tension d'entrée (VENTREE), un condensateur ( 5) d'échantillonnage dont une première borne est couplée à l'électrode de drain et dont une seconde borne est connectée à un transistor MOSFET ( 6) de mise à la masse, un condensateur ( 21) de réaction du type bootstrap ayant une première borne couplée par un premier conducteur ( 20) à l'électrode de grille du transistor MOSFET d'échantillon- nage, des premiers moyens couplés par le premier conducteur à l'électrode de grille du transistor MOSFET d'échantillon- nage pour charger la première borne du condensateur de réaction et l'électrode de grille à une première tension, les premiers moyens produisant un état de haute impédance sur le premier conducteur lorsque la première tension est atteinte, des deuxièmes moyens couplés à la seconde borne du condensateur de réaction pour appliquer une seconde tension à la seconde borne du condensateur de réaction durant la charge de la première borne du condensateur de réaction, des troisièmes moyens destinés à appliquer une troisième tension à la seconde borne du condensateur de réaction pour produire sur le premier conducteur une tension égale à la première tension augmentée de la différence entre les troisième et deuxième tensions, les troisièmes moyens étant destinés à produire ensuite un état de haute impédance sur la seconde borne du condensateur de réaction, des variations de la tension d'entrée étant appliquées par couplage capacitif au premier conducteur au moyen d'une capacité grille-source du transistor MOSFET d'échantillonnage, et un amplificateur tampon à gain unité ayant une entrée couplée à la tension d'entrée et une il sortie couplée à l'électrode de corps du transistor MOSFET d'échantillonnage, de façon que la tension grille-source et la tension source-corps du transistor MOSFET d'échantillon- nage, et donc la résistance de canal du transistor MOSFET d'échantillonnage, soient sensiblement indépendantes des variations de la tension d'entrée. 2 Circuit à faible distorsion selon la revendication 1, caractérisé en ce que les premiers moyens comprennent un premier transistor MOSFET ( 32) ayant une électrode de grille couplée à un premier signal de commande (VA) et une électrode de source couplée au premier conducteur. 3 Circuit à faible distorsion selon la revendication 2, caractérisé en ce que les premiers moyens comprennent un premier inverseur CMOS ( 31) ayant une entrée couplée au premier signal de commande et une sortie couplée à l'électrode de grille du premier transistor MOSFET. 4 Circuit à faible distorsion selon la revendication 3, caractérisé en ce que les premiers moyens comprennent un second inverseur CMOS ( 33 A, 33 B) ayant une entrée couplée à la première tension de commande et une sortie couplée à une électrode de corps du premier transistor MOSFET, le second inverseur CMOS comprenant un transistor MOSFET de rappel au potentiel haut, à canal P, ayant une électrode de source couplée à un conducteur de masse. Circuit à faible distorsion selon la revendication 2, caractérisé en ce que les deuxièmes moyens comprennent un deuxième transistor MOSFET ( 24) ayant une électrode de source couplée à un conducteur d'une première tension d'alimentation (-V), une électrode de drain couplée à la seconde borne du condensateur de réaction et une électrode de grille couplée à un signal retardé par rapport au premier signal de commande pour bloquer le deuxième transistor MOSFET après que le premier conducteur a été chargé à la première tension. 6 Circuit à faible distorsion selon la revendication 5, caractérisé en ce que les troisièmes moyens comprennent un troisième transistor MOSFET ( 23) ayant une source couplée à la seconde borne du condensateur de réaction et une électrode de grille couplée à un second signal de commande (VB) qui apparaît après le signal retardé pour appliquer la troisième tension à la seconde borne du condensateur de réaction, le troisième signal de commande bloquant le troisième transistor MOSFET après que la troisième tension a été atteinte. 7 Circuit à faible distorsion selon la revendication 1, caractérisé en ce que l'amplificateur tampon à gain unité comprend un transistor MOSFET ( 11) à charge de source ayant une électrode de grille couplée à la tension d'entrée et une électrode de source couplée à l'électrode de corps du transistor MOSFET d'échantillon- nage. 8 Circuit à faible distorsion selon la revendication 7, caractérisé en ce que la source du transistor MOSFET à charge de source est couplée à l'électrode de corps du transistor MOSFET d'échantillonnage au moyen d'une porte de transmission CMOS ( 14, 15) commandée par le premier signal de commande, le circuit à faible distorsion comprenant un transistor MOSFET ( 18) ayant une électrode de grille couplée au premier signal de commande, une électrode de source couplée à un conducteur de tension d'alimentation et une électrode de drain couplée à l'électrode de corps du transistor MOSFET d'échantillon- nage. 9 Procédé à faible distorsion pour échantil- lonner une tension d'entrée (VENTREE), caractérisé en ce qu'il consiste: (a) à appliquer la tension d'entrée à une électrode de source d'un transistor MOSFET ( 3) d'échantil- lonnage et à une entrée d'un amplificateur tampon à gain unité; (b) à appliquer un signal de sortie produit par l'amplificateur tampon à gain unité à une électrode corps du transistor MOSFET d'échantillonnage; (c) à appliquer un premier signal de commande (VA) à une électrode de grille d'un premier transistor MOSFET ( 32) ayant une électrode de source couplée à une électrode de grille du transistor MOSFET d'échantillonnage et à une première borne d'un condensateur ( 21) de réaction du type bootstrap pour charger l'électrode de grille du transistor MOSFET d'échantillonnage et la première borne à une première tension; (d) à appliquer une tension à une électrode de grille d'un deuxième transistor MOSFET ( 24) ayant une électrode de source couplée à un conducteur de tension d'alimentation (-V) pour maintenir le deuxième transistor MOSFET dans un état conducteur durant l'étape (c), puis à appliquer une autre tension à l'électrode de grille du deuxième transistor MOSFET pour le bloquer après que la première tension a été atteinte; (e) à appliquer une troisième tension de commande (VB) à une électrode de grille d'un troisième transistor MOSFET ( 23) ayant une électrode de source couplée à la seconde borne du condensateur de réaction pour élever la tension de la seconde borne du condensateur de réaction d'une seconde tension afin de survolter la tension de l'électrode de grille du transistor MOSFET d'échantil- lonnage, puis à supprimer la troisième tension de commande pour bloquer le troisième transistor MOSFET; et (f) à appliquer par couplage des variations de la tension d'entrée sur l'électrode de grille du transistor MOSFET d'échantillonnage au moyen d'une capacité grille- source du transistor MOSFET d'échantillonnage, afin que la tension grille-source et la tension source-corps du transistor MOSFET d'échantillonnage restent sensiblement constantes et que la résistance de canal du transistor MOSFET d'échantillonnage soit sensiblement indépendante de la tension d'entrée.