Brevet FR2670942A1 — publié le 19920626

La présente invention concerne un circuit déco- deur de lignes pour un dispositif de mémoire non-volatile, comme par exemple un dispositif EEPROM, dans lequel des données peuvent être réenregistrées électriquement, et en particulier un circuit décodeur de lignes pour un disposi- tif de mémoire non-volatile, comme par exemple un disposi- tif EEPROM, dans lequel chaque cellule contient un transis- tor de sélection et un transistor de détection, et dans le- quel le réenregistrement de données est possible pour chaque ligne constituant chaque page. En 1984, la société SEEQ a publié, dans ISSCC, une information concernant un circuit décodeur pour un dis- positif de mémoire non-volatile, dans lequel le réenregis- trement des données est possible sous la forme d'un enre- gistrement et d'un effacement électriques des données dans des unités d'octets. Comme représenté sur la figure 6, annexée à la présente demande, ce circuit décodeur de lignes comprend: une section 1 formant décodeur de lignes pour la sélection d'un conducteur de ligne, c'est-à-dire une ligne de trans- mission de mots WL 1, par décodage d'un signal de sélection de ligne Ax; une section 2 formant décodeur de colonnes pour la sélection d'un conducteur de colonne Y 1 au moyen du décodage d'un signal de sélection de colonne Ay; une sec- tion 3 de polarisation de lignes de détection servant à en- voyer une tension de polarisation à une ligne de détection; une section 4 d'application d'une tension élevée de ligne servant à appliquer une tension élevée à la ligne sélec- tionnée de transmission de mots WL 1; une section 5 formant porte du trajet de commande pour le transfert des signaux des conducteurs de colonnes; une section 6 délivrant la tension élevée de colonne, servant à envoyer la tension élevée au conducteur de colonne; une section 7 pour délivrer -une tension élevée de bit pour l'envoi de la tension élevée à une ligne de transmission de bits BL 1; et un réseau de cellules. Dans ce circuit décodeur de lignes classique agencé de la manière décrite précédemment, l'effacement des données est exécuté en unités d'octets ou de lignes. Lorsqu'une donnée doit être effacée, une tension élevée Vmult est appliquée de sorte que la ligne respective de transmission de mots WL 1 et le conducteur de colonne Y 1 sont maintenus à la tension élevée Vmult, qui est égale à environ 17 V Simultanément, la tension élevée Vmult est envoyée à une ligne de transmission de programme PL 1, de sorte qu'un transistor M 1 est placé à l'état conducteur, et simultanément la tension élevée est appliquée à la grille d'une cellule CM 1. Dans ces conditions, la tension de la ligne de transmission de bits BL 1 est maintenue à O (zéro) V, et cette tension nulle est envoyée par l'intermédiaire d'un transistor M 2 au drain de la cellule CM 1 En outre, la ten- sion élevée Vmult de la ligne de transmission de programmes PL 1 est envoyée par l'intermédiaire du transistor M 1 à une ligne de détection SL 1, qui constitue la grille supérieure de la cellule CL 1 Par conséquent, des électrons sont transmis par effet tunnel depuis la région de la cellule CM 1 en direction d'une grille flottante de cette cellule de manière à produire un effacement des données, tandis que la tension de seuil de la cellule CM 1 est décalée d'environ 2- V. Le circuit de la figure 6 représente uniquement une cellule à titre d'exemple C'est pourquoi, dans un dis- positif de mémoire comportant 8 bornes d'entrée et de sor- tie, 8 cellules sont raccordées à une ligne indépendante de transmission de bits, et une ligne de transmission de mots est raccordée en commun à l'ensemble des cellules En outre, chaque octet constitué de 8 cellules comporte un transistor de sélection d'octets, et une ligne de détection est habituellement raccordée à 8 cellules En outre, une section 2 formant décodeur de colonnes est prévue pour chaque ligne de transmission à 8 bits, et chaque cellule est agencée de manière à maintenir des données indépen- dantes dans la section 5 formant porte du trajet de co- lonne. Lors de la programmation, c'est-à-dire lors de l'enregistrement de données, la ligne de transmission de mots sélectionnée WL 1 et le conducteur de colonne sélec- tionné Y 1 sont maintenus à la tension élevée Vmult, et la ligne de transmission de programmes PL 1 est raccordée à la masse, de sorte que la ligne de détection SL 1 est raccordée par l'intermédiaire du transistor M 1 à la ligne de trans- mission de programmes PL 1 En outre, une ligne de transmis- sion de bits BL 2 est maintenue à la tension élevée Vmult, de sorte qu'une tension élevée est appliquée au drain de la cellule CM 1 Par conséquent, des électrons sont transférés par effet tunnel depuis la grille flottante de la cellule CM 1 à la région de diffusion du drain, ce qui permet l'enregistrement des données Dans ces conditions, la ten- sion de seuil des cellules de programmes CM 1 est maintenue entre -3 et 5 V. Par conséquent les données des cellules CM 1, qui sont effacées et programmées de la manière décrite précé- demment, peuvent être lues au moyen de la détection du cou- rant pénétrant dans la cellule SL 1, après qu'une tension de référence VREF ait été envoyée par l'intermédiaire de la section 3 de polarisation de la ligne de détection et de la section 5 de commande des colonnes à la ligne sélectionnée de détection, après qu'une source d'alimentation VCC ait été raccordée à la ligne sélectionnée de transmission de mots WL 1. Cependant, dans le circuit décodeur de lignes classique constitué et fonctionnant de la manière décrite précédemment, chaque octet requiert un transistor de sélec- tion d'octets, ce qui accroît les dimensions de la micro- plaquette En outre, chaque fois qu'une donnée est program- mée ou effacée, la tension élevée Vmult est appliquée à la ligne de transmission de mots, ce qui a pour effet que la couche d'oxyde de grille du transistor de sélection rac- cordé à la ligne de transmission de mots est endommagée lorsque l'enregistrement est répété, ce qui permet de ré- duire la durée de vie attendue (la durée de la capacité de réenregistrement) du dispositif de mémoire non-volatile. Un but de la présente invention est de fournir un circuit décodeur de lignes pour un dispositif de mémoire non-volatile, dans lequel un transistor de sélection d'octets est prévu pour chaque ligne, la tension pour les lignes de transmission de mots et pour les lignes de détec- tion est délivrée par une seule source de production de tension élevée, ce qui permet de réduire la dimension de la microplaquette. Un autre but de la présente invention est de fournir un circuit décodeur de lignes pour un dispositif de mémoire non-volatile, dans lequel, lors de l'effacement des données, la ligne de transmission de mots est maintenue à la tension de la source d'énergie égale à environ 5 V, de sorte que l'endommagement susceptible d'affecter la couche d'oxyde de grille en raison de l'application de la tension élevée, peut être réduit, ce qui accroît l'espérance de vie de la microplaquette. Pour atteindre les objectifs indiqués précédem- ment, le circuit décodeur de lignes conforme à la présente invention est caractérisé en ce que le transistor de sélec- tion d'octets est affecté à chaque ligne de transmission de mots, que la grille du transistor de sélection d'octets est agencée de manière à être commandée par le signal de sortie de la ligne de transmission de mots ou du décodeur de lignes, qu'un noeud est utilisé en tant que ligne de détec- tion, qu'un autre noeud est raccordé en commun aux lignes de transmission de programme de manière à les raccorder à la section de polarisation des lignes de détection, et que les lignes de transmission de mots et les lignes de détec- tion respectives sont raccordées à la section de transfert de la tension élevée de manière à appliquer la tension éle- vée à la ligne de transmission de mots à la ligne de détec- tion et réduire de ce fait les dimensions de la micropla- quette. En outre, conformément à la présente invention, la tension élevée est envoyée à la ligne de détection, non pas par l'intermédiaire de la ligne de transmission de pro- gramme, mais directement par l'intermédiaire de la section de production de la tension élevée, de telle sorte que la tension élevée n'est pas appliquée à la ligne de transmis- sion de mots lors de l'effacement des données Par consé- quent, lors de l'effacement des données, la tension appli- quée à la ligne de transmission de mots est la tension de la source d'énergie VCC égale à environ 5 V, ce qui empêche l'endommagement de la couche d'oxyde de grille. D'autres caractéristiques et avantages de la pré- sente invention ressortiront de la description donnée ci- après prise en référence aux dessins annexés, sur les- quels: la figure 1 montre un schéma-bloc représentant l'agencement du circuit décodeur de lignes conforme à la présente invention; la figure 2 est une illustration d'un circuit montrant une forme de réalisation d'un circuit décodeur de lignes conforme à la présente invention; la figure 3 est l'illustration d'un circuit de la section formant décodeur de lignes de détection en tant que partie du circuit décodeur de la figure 2; la figure 4 est une illustration d'un circuit de la section de commande de la tension élevée, qui fait partie du circuit de la figure 2; les figures 5 A à 5 L représentent les diagrammes d'ondes des sections respectives de la figure 2, qui sont produites pendant la lecture des données par le circuit dé- codeur de lignes; et la figure 6, dont il a déjà été fait mention, représente une illustration du circuit du décodeur de lignes classique. On va décrire la forme de réalisation préférée du circuit décodeur de lignes conforme à la présente inven- tion, en référence aux figures 1 à 5. La figure 1 est un schéma-bloc montrant l'agence- ment du circuit décodeur de lignes conforme à la présente invention, dans lequel un conducteur de lignes et une plu- ralité de conducteurs de colonnes sont représentés à titre d'exemple Comme cela est représenté sur ce dessin, le cir- cuit décodeur de lignes conforme à la présente invention comprend: une section formant décodeur de lignes 100 et une section formant décodeur de colonnes 110 permettant de sé- lectionner respectivement un conducteur de ligne et un conducteur de colonne parmi une pluralité de conducteurs de lignes et une pluralité de conducteurs de colonnes, en fonction des adresses Ax, Ay introduites de l'extérieur; une section 120 de polarisation des lignes de dé- tection servant à appliquer une tension prédéterminée à une ligne de transmission de programmes en fonction d'un signal de commande d'enregistrement W Ex introduit de l'extérieur; une section 130 à transistor de sélection de pages servant à appliquer une tension de fonctionnement ap- pliquée à une ligne de détection SL 100 et à une ligne de transmission de mots WL 1, sélectionnées en fonction d'un signal de programme PGM et d'un signal de sortie de la sec- tion 100 du décodeur de lignes; des transistors de sélection M 1 00-Ml ON situés au niveau des points d'intersection entre une pluralité de lignes de transmission de bits BL 1 QO-B Li ON et une ligne de transmission de mots WL 100, et destinés à être raccordés à des transistors de détection CMîoo-CM 1 o N; des transistors de détection CM 1 oo-CM 1 ON disposés au niveau des points d'intersection entre les transistors de sélection M 10 O-Ml ON et une ligne de détection SL 100, et pour effacer et mémoriser des données; un transistor abaisseur Mil(, dont le drain est raccordé aux sources des transistors de détection CM 100- CM 1 ON et dont la source est raccordée à la masse, tandis que chaque grille reçoit un signal de commande d'enregistrement WE; une section 140 de transfert d'une tension élevée servant à appliquer une tension élevée prédéterminée à la fois à la ligne de transmission de mots WL 100 et à la ligne de détection SL 100; une section 150 de pompage de la tension élevée servant à produire une tension élevée et à l'appliquer à la section 140 de commande de transfert de la tension élevée; une section 160 de commande de la tension élevée servant à délivrer des commandes en fonction des signaux de commande d'enregistrement W Ex de manière que la section 140 de commande de transfert de la tension élevée soit à même d'envoyer sélectivement la haute tension à la ligne de transmission de mots WL 100 et à la ligne de détection SL 100; une section 170 de commande de transfert du tra- jet de colonne servant à sélectionner une des lignes de transmission de bits BLîoo-BL 1 ON en fonction du signal de sortie de la section 110 du décodeur de colonnes et à rac- corder la ligne de transmission de bits sélectionnée à une ligne commune de transmission de données DL; un tampon de sortie de données 180 servant à rac- corder les données de la cellule sélectionnée à une section d'entrée/sortie d'amplification 200; et un tampon d'entrée de données 190 servant à rac- corder les données de la section d'entrée/sortie 200 à la section 170 de commande de transfert de trajet de colonne pendant l'enregistrement des données. On va décrire maintenant le circuit décodeur de lignes conforme à la présente invention, agencé comme indi- qué précédemment, d'une manière plus détaillée, en réfé- rence aux figures 2 à 5, sur lesquelles un conducteur de colonnes et une pluralité de conducteurs de lignes sont re- présentés à titre d'exemple. Ici, les transistors Mîoo-Ml OM, M 13 O-M 13 M, M 160 M 16 M sont constitués par des transistors NMOS du type à en- richissement, tandis que les transistors M 120-M 12 M, M 140- M 14 M, M 150-M 15 M sont constitués par des transistors du type à appauvrissement. Si le signal de commande d'enregistrement WEX introduit à partir de l'extérieur possède un potentiel faible tel que représenté sur la figure 5 A et par consé- quent si l'enregistrement d'une donnée est identifié à l'intérieur de la microplaquette, alors le cycle de fonc- tionnement est subdivisé en une période de déplacement au- tomatique et une période de programmation automatique dans la microplaquette, sur la base du fonctionnement d'un comp- teur (non représenté sur le dessin). Si le signal de commande d'enregistrement W Ex possède un faible potentiel, le signal de commande d'enregistrement WE est également décalé à un potentiel, comme représenté sur la figure 5 B, et un circuit d'élévation à un potentiel élevé constitué dans la micro- plaquette est activé de sorte qu'une énergie d'environ 20 V est délivrée comme représenté sur la figure 5 C et qu'un si- gnal d'horloge CLK est délivré comme représenté sur la fi- gure 5 D. Si un signal d'effacement ERA est réglé de ma- nière à avoir un potentiel faible comme représenté sur la figure 5 E pendant la période d'effacement automatique, alors la section 120 de polarisation de la ligne de détec- tion délivre une tension de source d'énergie d'environ 5 V, comme représenté sur la figure 5 F En outre, la section 160 de commande de la tension élevée délivre un potentiel élevé par l'intermédiaire d'une borne de sortie VWE comme repré- senté sur la figure 5 G, tandis qu'un potentiel faible est délivré par l'intermédiaire d'une borne de sortie VWF comme représenté sur la figure 5 H. En outre, la section 100 du décodeur de lignes délivre une tension d'environ 5 V par l'intermédiaire d'une borne de sortie OTO, qui est sélectionnée en fonction d'un signal d'adresse Ax introduit à partir de l'extérieur, tan- dis que la section 100 du décodeur de lignes délivre un faible potentiel sur d'autres bornes de sortie OTî-OTM. Dans ces conditions, une tension d'environ 5 V est transfé- rée de la borne de sortie OTO à la ligne sélectionnée de transmission de mots WL 100, par l'intermédiaire du transis- tor M 120 Cette tension d'environ 5 V est transférée depuis la ligne de transmission de mots WL 100 à la borne de sortie PO O de la section 150 de pompage de la tension élevée, par l'intermédiaire du transistor M 140 Par conséquent, une section 150 de pompage d'une tension élevée élève la ten- sion d'environ 5 V jusqu'à ce que la tension d'une source d'énergie Vpp, c'est-à-dire environ 20 V en fonction du si- gnal d'horloge CLK, puis envoie la tension accrue à la borne de sortie Po 0. Par conséquent, la tension élevée de la source d'énergie Vpp, qui est accrue à partir d'environ 5 V, n'est pas transférée à la ligne de transmission de mots WL 100 comme représenté sur la figure 5 I, étant donné le faible potentiel de la grille du transistor M 140, mais est envoyée à la ligne de détection SL 100 comme représenté sur la fi- gure 5 J, en raison du potentiel élevé des grilles du tran- sistor M 150, M 160, c'est-à-dire en raison du fait que les transistors M 150, M 160, qui sont raccordés à la ligne de détection SL 1 oo, sont à l'état activé. Dans ces conditions, la ligne de transmission de programmes PL 100, qui est raccordée à la source du transis- tor M 130 en tant que trajet de la ligne de détection SL 100, est maintenue à une tension d'environ 5 V, et sa grille est également maintenue à une tension d'environ 5 V, tandis que la ligne de détection SL 100 est maintenue à une tension élevée d'environ 20 V de manière à être dans un état blo- qué. Par conséquent, la ligne de transmission de mots WL 1 oo, qui est sélectionnée pendant l'effacement des don- nées, est réglée de manière à posséder une tension d'environ 5 V, et la tension élevée Vpp égale à environ V est envoyée uniquement à la ligne sélectionnée de dé- tection SL 1 ( 0, de sorte que des charges électroniques de- vraient être transférées par effet tunnel depuis le drain du transistor de détection CM 100 à la grille flottante de ce transistor, alors que la ligne de transmission de bits BL 100 est raccordée à la masse de manière à avoir un faible potentiel tel que représenté sur la figure 5 K. Par ailleurs, les bornes de sortie non sélection- nées OT 1,, OTN du décodeur de lignes 100 sont mainte- nues à zéro volt et par conséquent les lignes de transmis- sion de mots WLîO 1-WLOM sont également placées à zéro volt C'est pourquoi, la valeur zéro volt est également en- voyée par l'intermédiaire des transistors M 151-M 15 M, aux bornes de sortie P 01-POM de la section 150 de production de la tension élevée, avec comme résultat le fait que les lignes non sélectionnées de détection SL 1 o 1-SL 1 OM sont pla- cées à zéro volt par l'intermédiaire des transistors M 1- M 15 M, M 16 l-M 16 M- Dans ces conditions, les transistors M 131-M 13 M sont placés à l'état bloqué De ce fait, il devient pos- sible d'effacer les données des transistors de détection CMîoo-CMîOM, qui sont raccordés au conducteur de ligne et il sont sélectionnés par l'intermédiaire des opérations dé- crites précédemment. Par ailleurs, lors de l'exécution d'une program- mation, l'opération de programmation est mise en oeuvre après l'achèvement de l'opération de traitement au moyen de la fonction du compteur situé dans la microplaquette. C'est-à-dire que, comme représenté sur la figure 5 L, le si- gnal de transmission de programme PGM est réglé de manière à posséder un potentiel faible, et le signal d'effacement ERA est réglé de manière à posséder un potentiel élevé, de sorte que la ligne de transmission de programme PL 100 pos- sède un potentiel faible En outre, la section 60 de com- mande du potentiel élevé délivre une tension élevée d'environ 20 V par l'intermédiaire de la borne de sortie v%,, tandis que la valeur zéro volt est délivrée par l'intermédiaire de borne de sortie VWE. Lorsque la grille du transistor M 140 passe à uiun potentiel élevé, la tension dans la ligne sélectionnée de transmission de mots WL 00-est également ac- crue à une valeur élevée, et la tension de 5 V de la borne de sortie O To et la tension élevée de la ligne de transmis- sion de mots WL 100 sont isolées électriquement l'une de l'autre, étant donné que le signal de programme PGM est maintenu à un faible potentiel. En outre, lorsque la borne de sortie Vw E est ame- née à une faible tension, le transistor M 160 de la ligne de détection SL 100, qui est sélectionné pendant le cycle d'effacement de données, est déchargé en direction de la ligne de raccordement à la masse par l'intermédiaire du transistor M 130 Une tension élevée est appliquée à la ligne de transmission de mots WL 100 sélectionnée de la ma- nière décrite précédemment, et la ligne sélectionnée de dé- tection SL 100 est maintenue au potentiel de masse Dans ces conditions, les lignes de transmission de mots WL 1 oî, WL 1 OM, qui ne sont pas sélectionnées, sont maintenues à la tension de la masse, comme lorsque l'effacement est exé- cuté. Si une donnée arbitraire, qui doit être program- mée, est introduite dans la section d'entrée/sortie 200, une tension prédéterminée est envoyée à la ligne sélection- née de transmission de bits BLQO 0-B Li ON, après amplifica- tion des données qui sont introduites par l'intermédiaire du tampon d'entrée de données 190 Par exemple, si la don- née introduite de l'extérieur est " 1 ", la valeur zéro volt est envoyée aux lignes de transmission de bits BLQO 0-B Ll ON, alors que, si la donnée introduite de l'extérieur est " O ", V est appliqué aux lignes de transmission de bits Par conséquent, lorsque les lignes de transmission de bits BL 100, B Li ON sont maintenues à zéro volt, l'effacement des transistors de détection Mloo-Mlo M se poursuit, et sous l'effet de l'envoi de 20 V à ces transistors, les électrons sont transférés par effet tunnel des grilles flottantes des transistors de détection M 1 OO-Mîo M à leurs drains. Les transistors de détection Mloo-MîOM, qui sont effacés et programmés de la manière décrite précédemment, appliquent une tension d'environ 5 V aux lignes sélection- nées de transmission de mots, et appliquent également une tension de 1-4 V à la ligne de transmission de programme PL 100 En outre, ils appliquent une tension de 1-4 V par l'intermédiaire du transistor M 130 à la ligne de détection sélectionnée SL 1, de sorte que le tampon de sortie de don- nées 180 soit apte à lire le courant traversant les tran- sistors de détection. Conformément à la présente invention telle que décrite précédemment, la tension VCC de la source d'alimentation en énergie est envoyée à la ligne de trans- mission de mots pendant l'effacement des données, de sorte que la structure interne de la microplaquette peut être améliorée En outre, l'un des transistors CM 130-CM 13 M des lignes de détection est affecté à chaque ligne et la ten- sion élevée nécessaire pour la ligne de transmission de mots et pour la ligne de sélection est délivrée par une seule section de production de tension élevée, ce qui per- met de réduire les dimensions de la microplaquette Lors de l'effacement de données, une tension d'environ 5 V à la place de la tension élevée Vpp est envoyée à la ligne de transmission de mots, de sorte que l'endommagement suscep- tible de se produire dans la couche d'oxyde de grille peut être empêché, ce qui contribue à améliorer la fiabilité et l'espérance de vie de la microplaquette. En outre, conformément au circuit décodeur de lignes selon la présente invention, les transistors NMOS du type à enrichissement M 1 OO-Ml OM, M 130-M 13 M, M 160-M 16 M et les transistors NMOS du type à appauvrissement M 120-M 12 M, M 14 O-M 14 M, Mî 50-M 15 M sont disposés dans les lignes de transmission de mots et dans les lignes de détection res- pectives de telle sorte qu'on peut les commander au moyen de signaux de commande Ceci rend l'agencement plus facile et permet de réduire la surface de la microplaquette à une valeur minimale Ceci résout le problème de la difficulté d'agencement que l'on rencontre dans les dispositifs de mé- moire classiques pour accroître la densité du dispositif de mémoire et que l'on rencontre dans l'agencement de la sec- tion du décodeur de lignes et de la section de production d'une haute tension. REVENDICATIONS 1 Circuit décodeur de lignes pour un dispositif de mémoire non-volatile, comprenant une pluralité de lignes de transmission de mots (WL) et une pluralité de lignes de détection (SL) disposées en parallèle, une pluralité de lignes de transmission de bits (BL) disposés perpendiculai- rement auxdites lignes de transmission de mots, des tran- sistors de sélection (M) disposés au niveau des points d'intersection desdites lignes de transmission de bits et desdites lignes de transmission de mots, des transistors de détection (CM) installés au niveaudes points d'intersection desdites lignes de transmission de bits et desdites lignes de détection, et une pluralité de réseaux de cellules, for- més en raccordant lesdits transistors de sélection et les- dits transistors de détection au moyen de couches de diffu- sion, caractérisé en ce qu'il comprend en outre des pre- miers moyens ( 100) pour sélectionner une ligne de transmis- sion de mots (WL) dans la pluralité desdites lignes de transmission de mots en fonction d'un signal d'adresse, des seconds moyens ( 130) destinés à être commandés par un si- gnal de commande introduit de l'extérieur et servant à rac- corder lesdits premiers moyens ( 100) auxdites lignes de transmission de mots (WL), des quatrièmes moyens (CM 1 oo CM 1 o N) servant à raccorder lesdites lignes de détec- tion (SL) à des troisièmes moyens ( 110) commandés par un autre signal de commande introduit de l'extérieur, des cin- quièmes moyens ( 140) servant à délivrer une tension éle- vée, et des sixièmes moyens (CM 1) et des septièmes moyens (M 1,M 2) servant à raccorder lesdits sixièmes moyens aux- dites lignes de transmission de mots (WL) et auxdites lignes de détection (SL). 2 Circuit décodeur de lignes pour un dispositif de mémoire non-volatile selon la revendication 1, caracté- risé en ce que lesdits seconds moyens ( 130) comprennent un transistor NMOS du type à appauvrissement. 3 Circuit décodeur de lignes pour un dispositif de mémoire non-volatile selon la revendication 2, caracté- risé en ce que la grille dudit transistor à appauvrissement est raccordée de manière à recevoir une basse tension pen- dant une programmation, et à recevoir une tension élevée pendant un effacement. 4 Circuit décodeur de lignes pour un dispositif de mémoire non-volatile selon la revendication 1, caracté- risé en ce que lesdits quatrièmes moyens (CM 1 OO-CM 1 ON) com- prennent un transistor NMOS du type à enrichissement et que la grille est commandée par un signal de sortie desdits premiers moyens. Circuit décodeur de lignes pour un dispositif de mémoire non-volatile selon la revendication 1, dans le- quel lesdits sixièmes moyens (CM 1) comprennent un transis- tor NMOS du type à enrichissement. 6 Circuit décodeur de lignes pour un dispositif de mémoire non-volatile selon la revendication 1, caracté- risé en ce que lesdits septièmes moyens (M 1,M 2) comprennent un transistor NMOS du type à appauvrissement et un transis- tor NMOS du type à enrichissement, et que leurs grilles sont commandées par le même signal.