Brevet FR2669761A1 — publié le 19920529

CIRCUIT D'ADRESSAGE DES COLONNES D'UN ECRAN MATRICIEL La présente invention concerne un circuit d'adressage des colonnes d'un écran matriciel. La présente invention sera décrite en se référant plus particulièrement à un écran plat à matrice active dans lequel chaque point- image défini à l'intersection de deux réseaux de conducteurs orthogonaux appelés lignes et colonnes comportent un transistor de commande monté en série avec un condensateur réalisé par un élément électro-optique tel qu'un cristal liquide Toutefois, il est évident pour l'homme de l'art que la présente invention peut s'appliquer à d'autres types d'écrans matriciels, notamment des écrans dans lesquels l'élément de commutation reliant le condensateur aux lignes et aux colonnes est constitué par des diodes ou éléments similaires ou d'autres types d'écrans bien connus de l'homme de l'art. Comme représenté sur la figure 1, un tel écran plat à matrice active est constitué par deux réseaux orthogonaux de lignes L 1, L 2, LNL et de colonnes C 1, C 2, * 1 C* A l'intersection de chaque ligne et de chaque colonne est connecté un point-image P formé d'un élément actif de commutation, à savoir un transistor T dans le présent cas, relié en série à un condensateur C Le condensateur C est constitué par un élément électro-optique tel qu'un cristal liquide En fait, un cristal liquide est équivalent à un condensateur en parallèle avec une résistance de fuite, l'ensemble donnant un effet mémoire. Toutefois, cette résistance n'a pas été représentée car elle n'a aucun rôle dans la présente invention Comme représenté sur la figure 1, les lignes L 1, L 2 ' L 31, LNL de l'écran 1 sont connectées à un circuit 5 de commande des lignes qui envoit séquentiellement sur chaque ligne une impulsion de commande commandant les grilles des transistors T de manière à les rendre passants D'autre part, les colonnes C 1, C 2,, Cne de l'écran 1 sont connectées à un circuit 4 de commande des colonnes envoyant en parallèle sur les points-image de la ligne sélectionnée une tension correspondant à l'information à afficher sur l'écran 1 Actuellement, dans un grand nombre d'applications, les images destinées à être affichées sur un écran plat à cristal liquide sont tout d'abord stockées dans une mémoire d'image 2 Les informations correspondant à un point image sont stockées dans la mémoire d'image sous forme numérique, en étant codées sur m bits, m représentant le nombre de bits permettant de donner une teinte de gris à l'information affichée sur l'écran à cristal liquide Comme représenté sur la figure 1, les informations stockées dans la mémoire d'image sont transmises en parallèle dans un registre à décalage 3 qui effectue une conversion série-parallèle de manière à envoyer lesdites informations vers le circuit 4 de commande des colonnes o l'on effectue à nouveau une transformation parallèle-série soit par échantillonnage, soit en utilisant un registre à décalage série- parallèle La liaison entre le registre à décalage et le circuit de commande des colonnes est en générale une liaison-série Eventuellement, cette liaison pourrait être une liaison parallèle si le nombre de points transmis en parallèle est faible, c'est-à-dire, de préférence, inférieur à 16 Ce type de circuit d'adressage comporte un certain nombre d'inconvénients notamment au niveau de la fréquence de fonctionnement du circuit 4 de commande des colonnes En effet, plus le nombre de points d'un écran à cristal liquide est important, plus la fréquence des circuits de commande des colonnes doit être élevée pour répondre aux normes concernant la fréquence de rafraîchissement. La présente invention a pour but de remédier à ces inconvénients en proposant un nouveau circuit d'adressage des colonnes d'un écran matriciel dans lequel on évite les transmissions séries des informations entre les circuits. En conséquence, la présente invention a pour objet un circuit d'adressage des colonnes d'un écran matriciel comportant NL lignes et ne colonnes, caractérisé en ce qu'il est constitué par au moins une mémoire RAM organisée en NL lignes de ne blocs de m bits permettant de stocker les informations correspondant à un écran et reliée en sortie à un circuit de sortie à ne étages et ne sorties commandant directement les ne colonnes de l'écran à matrice active. Selon un mode de réalisation préférentiel, chaque étage du circuit de sortie comporte un circuit de verrouillage pour m bits et un convertisseur numérique-analogique convertissant les m bits en une information analogique. Selon une variante de réalisation, le circuit d'adressage et l'écran matriciel sont intégrés sur un même substrat Ceci est facilement réalisable en utilisant une technologie couche-mince. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description faite ci-après d'un mode de réalisation préférentiel, cette description étant faite avec référence aux dessins ci-annexés dans lesquels: la figure 1 déjà décrite est un schéma synoptique simplifié d'un écran plat à matrice active muni d'un circuit d'adressage des colonnes conforme à l'art antérieur, et la figure 2 est un schéma synoptique simplifié d'un écran plat à matrice active muni d'un circuit d'adressage des colonnes conforme à la présente invention. Pour simplifier la description, dans les figures les mêmes éléments, notamment les éléments constituant l'écran plat, portent les mêmes références. L'écran 1 à matrice active représenté sur la figure 2 est identique à l'écran 1 représenté sur la figure 1 C'est un écran dans lequel l'élément de commutation connectant le cristal liquide symbolisé par le condensateur C, aux réseaux de lignes et de colonnes, est constitué par un transistor T réalisé en couche mince La grille du transistor T est reliée à une ligne tandis qu'une des électrodes est reliée à une colonne, l'autre électrode étant reliée à une des électrodes du condensateur C. Comme représenté sur la figure 2, et conformément à la présente invention, le circuit d'adressage des colonnes CV C 2,* ne de l'écran 1 est constitué essentiellement par au moins une mémoire vive 10, de préférence une mémoire vidéo RAM En pratique, la mémoire sera réalisée par l'association de plusieurs mémoires vidéo RAM en fonction de la capacité souhaitée Cette mémoire permet de stocker NL x ne x m bits. De préférence, elle est divisée en lignes de ne blocs de m bits, m représentant le nombre de bits nécessaires pour coder les différentes teintes de gris Dans le présent cas, on a symbolisé bits pour le codage des teintes de gris Chaque ligne comporte ne blocs et la mémoire comporte NL lignes Les ne blocs de sortie de la mémoire sont reliés à un circuit de sortie 11 comportant ne étages qui commande directement les ne colonnes de l'écran 1 De manière plus spécifique, lé circuit de sortie 11 comporte ne circuits de verrouillage 12 stockant chacun temporairement les m bits d'une colonne Ces circuits de verrouillage sont connectés chacun à un convertisseur numérique-analogique 13 transformant les m bits en une tension analogique correspondant à une teinte de gris et chargeant le point image de la ligne adressée De préférence, chaque convertisseur numérique réalise aussi une inversion de la tension de sortie à chaque trame Cette inversion de tension permet un bon fonctionnement du cristal liquide et est connue de l'homme de l'art. De plus, comme représenté sur la figure 2, la mémoire est contrôlée de manière connue par un circuit d'entrée/sortie de contrôle 14 La séquence de signaux de ce circuit de contrôle 14 permet, en particulier, de transférer les informations de n'importe laquelle des lignes i (i entre 1 et NL) vers le circuit de sortie 11 de manière globale, comme c'est utilisé dans certaines mémoires vidéo RAM. Avec le circuit ci-dessus, les informations à afficher sur l'écran à cristal liquide, par exemple des trames vidéo dans le cas o l'écran à cristal liquide est utilisé pour l'affichage d'images de télévision ou d'images graphiques, sont stockées ligne par ligne dans la mémoire 10 et sont transmises en parallèle ligne par ligne sur l'écran 1 Il n'est plus nécessaire d'avoir une transformation parallèle-série et série-parallèle, ceci permet de diminuer la fréquence de fonctionnement des divers circuits. G REVENDICATIONS 1 Circuit d'adressage des colonnes d'un écran matriciel comportant NL lignes et ne colonnes, caractérisé en ce qu'il est constitué par au moins une mémoire RAM ( 10) organisée en NL lignes de ne blocs de m bits permettant de stocker les informations correspondant à un écran et reliée en sortie à un circuit de sortie ( 11) à ne étages et ne sorties commandant directement les ne colonnes de l'écran à matrice active ( 1). 2 Circuit selon la revendication 1, caractérisé en ce que chaque étage du circuit de sortie comporte un circuit de verrouillage ( 12) pour m bits et un convertisseur numérique-analogique ( 13) transformant les m bits en une information analogique. 3 Circuit selon la revendication 2, caractérisé en ce que chaque convertisseur numérique-analogique ( 13) réalise la fonction inversion de tension. 4 Circuit selon la revendication 1, caractérisé en ce que la mémoire est une mémoire d'image vidéo. Circuit selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le circuit d'adressage et l'écran plat à matrice active sont intégrés sur un même substrat. 6 Circuit selon la revendication 5, caractérisé en ce qu'il est réalisé en utilisant une technologie couche mince.