Brevet FR2662845A1 — publié le 19911206

-1 2662845 CIRCUIT DE SELECTION DE MEMOIRE Cette invention se rapporte en général aux dispositifs de mémoire pour les ordinateurs numériques très rapides et du même type, et plus particulièrement à un circuit pour la sélection et l'annulation de sélection des cellules dans les circuits intégrés de mémoire à haute performance. Les pastilles de mémoire à semiconducteur du type pastilles de mémoire bipolaires ECL (logique couplée à l' émetteur), ont généralement un nombre relativement grand de cellules mémoire, qui sont organisées selon un arrangement de bits (colonnes) et de mots (rangées), dans lesquels chacune des cellules peut être adressée individuellement dans le but d'y écrire des données ou d'en extraire des données pour les lire Par exemple, une memoire à accès sélectif de 16 K bits peut avoir 128 rangées et 128 colonnes de cellules mémoire, chacune des cellules dans une rangée donnée étant reliée à une ligne de mot unique, et toutes les cellules dans une colonne donnée étant reliées à une paire de lignes de bits. Les cellules sont reliées aux lignes respectives en parallèle, et il en résulte une charge capacitive relativement importante, qui peut limiter les performances de la mémoire La sélection d' une ligne est généralement effectuée et annulée lorsque lui sont appliqués des niveaux de tension différents, et la capacitance ainsi que l'amplitude du changement de tension limitent la vitesse à laquelle la ligne peut osciller entre les différents niveaux de tension Ceci limite la vitesse à laquelle les données peuvent être écrites et lues, dans la mesure o, pour obtenir des données correctes, une cellule doit être complètement désélectionnée avant qu'une autre cellule ne puisse être choisie. Dans une mémoire bipolaire ECL, la transition descendante de la ligne de mot est généralement la composante la plus importante du délai, mais la transistion montante est également un de ses facteurs. Plus une ligne de mot est ramenée rapidement à son 2 - potentiel "bas" (état non sélectionné), plus une autre ligne de mot peut itre vite sélectionnée pour y écrire des données correctes ou y prélever des données à lire. L'invention fournit un circuit de sélection de mémoire amélioré, dans lequel le temps de déchargement ainsi que le temps de chargement d'une ligne de sélection de cellule sont réduits Pour chaque ligne, le circuit inclut une commande de ligne reliée à la ligne, un étage d'entrée pour conditionner la commande de ligne, de manière à activer la ligne qui lui est reliée, en réponse à un signal d'adresse, des moyens de commutation commandés pour appliquer un courant de décharge à la ligne de sélection pour accélérer la désactivation de la ligne, et des moyens formant une partie de l'étage d'entrée, pour conditionner les moyens de commutation commandée de manière à commencer l'application du courant de décharge à la ligne de sélection, en réponse à un changement du signal d'adresse Un mode de réalisation inclut également des moyens pour mettre en marche la commande de ligne, à un niveau plus élevé, pour une période limitée, à la suite de l'application du signal c ' a d r e S S e, de manière à accélérer 1 'activation de la ligne. La figure 1 est un diagramme synoptique d'un circuit de sélection de mémoire seton l'invention. La Fig 2 est un diagramme synoptique d'un autre mode de réa- lisation d'un circuit de sélection de mémoire selon l'invention. La Fig 3 est un diagramme synoptique d'un autre mode de réalisation d'un circuit de sélection de mémoire selon l'invention. Dans les dessins, le circuit de sélection est illustré en conjonction avec une mémoire bipolaire ECL, ayant une pluralité de cellules mémoire reliées entre une ligne de mot supérieure et une ligne de mot inférieure 13 Les cellules sont également reliées à des lignes de bits, qui ne sont pas représentées sur les dessins pour la simplicité de l'illustration. Dans le mode de réalisation de la Fig 1, la ligne de mot supérieure est entrainée par un transistor 14, dont 3 - l'émetteur est relié à la ligne de mot, et dont le collecteur est relié à une tension VCC par une résistance 16 Un courant de "maintien" est fourni à la commande par une résistance 17 et une alimentation 18, qui fournissent également un courant additionnel de mise à la masse pendant une transition descendante sur la ligne de mot. La source 18 fournit des courants similaires aux transistors des commandes, à d'autres étages du circuit, par l'intermédiaire de résistances semblables à la résistance 17 Un transistor d'alignement 19 est relié au collecteur du transistor 14, pour éviter la saturation du transistor de commande. Le transistor de commande est commandé par une porte NON-OU à trois entrées ECL 21, qui fonctionne comme un décodeur d'adresse dans un étage d'entrée 22 La porte comprend les transistors 23-25 qui forment une moitié d'une paire ECL, un autre transistor 26 formant l'autre moitié de la paire Les signaux d'entrée I 1 à 13 sont appliqués aux bases des transistors 23 à 25, et un signal de référence REF est appliqué à la base du transistor 26. Les collecteurs des transistors 23 à 25 sont reliés à une tension VCC par une résistance 27, le courant est fourni à la paire ECL par l'intermédiaire d'une résistance 28 et d'un transistor 29 reliés aux émetteurs des transistors. Tant que les signaux d'entrée I 1 à I 3 sont "bas", les transistors 23 à 25 sont arrêtés, et la tension a la base du transistor de commande 14, à un niveau proche de la tension VCC, maintient la commande en état de "marche" (c'est-à dire un état de sortie élevé) et la ligne de mot reliée à la commande dans un état choisi Si un ou plusieurs des signaux d'entrée sont "hauts", la base du transistor est rabaissée, ce qui entraine l'"arrêt" de la commande (c'est-à dire à un état de sortie bas) et l'annulation de la sélection de la ligne de mot. De manière à accrotre la vitesse à laquelle la ligne de mot est déchargée, et par là-méme pour réduire le temps de transition entre les lignes de mots, un transistor 31 et une alimentation 32 sont reliés à une -4- Ligne de mot inférieure 13 pour fournir un courant de décharge à La Ligne Si on Le désire, un second transistor 33 peut être relié au transistor 31 pour former une paire ECL et transporter le courant de décharge. Un transistor 36 est re Lié au collecteur du transistor de commande 14 pour détecter une transition dans La Ligne de mot Ce transistor fonctionne comme un émetteur commun, dont La base est reliée au collecteur de La commande, et une autre paire de transistors 37 et 38 reliée en série entre l'émetteur du transistor détecteur 36 et la base du transistor de décharge 31 Ces transistors fournissent trois étages de décalage de niveau ECL, et le courant de "maintien" pour ces transistors est fourni par une alimentation 39. Lorsqu'une transition de ligne de mot commence, la tension à la base du transistor de commande 14 tombe rapidement, ce qui tend à arrêter le transistor de commande, en produisant une perte de courant transitoire à travers la résistance 16 La tension au collecteur du transistor 14 cro 1 t d'environ 300 m V, et cette impulsion est transmise par les transistors 36 a 38 à La base du transistor 31 Dans la mesure o le transistor 31 partage une alimentation de grande taille, qui est commune à un certain nombre de cellules de mémoire, il se met fortement en marche en réponse à l'augmentation de 300 m V de la tension à la base de son émetteur, ce qui a pour résultat d'appliquer un courant de mise à La masse, ou courant de décharge, à la ligne de mot inférieure. Lorsque la tension de l'émetteur du transistor 14 est suffisamment descendue en réponse à la ligne de mot descendante, le transistor 14 redevient conducteur, terminant l'impulsion de 300 m V et mettant un terme au courant de décharge transitoire. Bien que ce mode de réalisation fournisse effectivement une certaine amélioration de La vitesse d' accès, en réduisant le temps nécessaire pour décharger la ligne de mot, il présente certains inconvénients La résistance 16 - dans le collecteur de la commande de ligne de mot tend à provoquer une légère déviation vers l'avant du transistor de commande, ce qui ralentit le temps de réponse du dispositif La tension au collecteur de la commande change plutôt lentement du fait de la géométrie du transistor relativement grande, qui est nécessaire pour les niveaux de courant avec lesquels le transistor doit fonctionner Pour réduire le courant lorsque la commande est à l'état "bas" ou non sélectionné, la résistance 16 doit avoir une valeur relativement importante, ce qui a pour résultat une constante de temps RC trop importante au collecteur de la commande Un retard supplémentaire est induit par la propagation du signal à travers les trois niveaux de décalage fournis par les transistors 36 à 38 avant que le transistor 31 ne commence à être conducteur Le circuit nécessite également des alimentations séparées pour assurer un niveau propre au collecteur du transistor de commande, lorsque le transistor est à l'arrêt (c'est-à dire à son état de sortie "bas"), et pour fournir le courant de "maintien" au système de décalage de niveau à trois étages formé par les transistors 37 à 39 Ces alimentations supplémentaires ont pour résultat une trop importante dissipation de puissance dans le circuit. Le mode de réalisation de la Fig 2 est semblable au mode de réalisation de la Fig 1 pour un certain nombre d'aspects, et les numéros de référence similaires désignent des éléments se correspondant dans les deux modes de réalisation Le mode de réalisation de la Fig 2 diffère cependant de façon significative en ce qui concerne la façon dont est détectée une transition de lieni e r ot et la façon dont les signaux sont appliqués au transistor de 6 chare. ans le,ode de realisaticn le l Fig Z, le collecteur r;:rnsistcr n Y l U c O e d-ol de La pire Ad L -ns L 'at e l' entrée, est relié à la base du transistor de décharge 31 par l'intermédiaire d'un émetteur commun 41 uni Que Une résistance 42 est reliée entre la ligne de 6 - mot supérieure 12 et la base du transistor 41, et un transistor d'alignement 43 est relié au collecteur du transistor 26 pour éviter la saturation de ce transistor. Comme pour le mode de réalisation de la Fig 1, tant que tous les signaux d'entrée I 1 à I 3 sont "bas", les transistors 23 à 25 restent tous à l'état "arrêté", et la base du transistor de commande 14 est haute, ce qui maintient ce transistor en marche et effectue le choix de la ligne de mot qu'il commande. Si l'un quelconque des signaux d'entrée s'élève, le courant est dirigé vers la résistance 27, ce qui produit une chute de tension dans cette résistance qui "arrête" le transistor de commande 14 (c'est-à dire le met dans un état de sortie bas), et annule la sélection de la ligne de mot qui lui est reliée Lorsque la commande se trouve dans son état de sortie bas, la tension à la base du transistor 41 est approximativement égale à la tension sur la ligne de mot supérieure Ce transistor reçoit une petite quantité de courant de "maintien", en provenance de l'alimentation 18, par l'intermédiaire de la résistance 17, et la tension à l'émetteur du transistor règle la tension à la base du transistor de décharge 31, de telle sorte que la jonction entre la base et le collecteur du transistor de décharge présente une déviation vers l'avant d'environ zéro volt. Lorsqu'un signal d'adresse décodée sélectionne la ligne de mot reliée à la commande 14, le transistor 26 dirige le courant depuis la paire ECL vers la résistance 42, qui maintient le circuit de décharge oans son état arrêté en garantissant que la tension à la base du transistor 41 est basse La base du transistor 41 reste basse et évite ainsi que le courant de décharge élevé n'atteigne la ligne de mot 13 et ne décharge une transition montante (de sélection). Une caractéristique importante du mode de réalisation de la Fig 2 est que, lorsque le transistor de commande 14 se ferme ou bascule vers un état de sortie bas dans l'étape d'annulation de sélection, la tension à la base 7- du transistor 41 augmente très rapidement vers Le niveau de la Ligne de mot 12 La tension montante met Le transistor 41 en marche, ce qui ensuite tire vers Le haut la base du transistor de décharge 31 La résistance 17 fonctionne comme une résistance de vidage qui fournit une charge de courant et favorise La Libre fluctuation de la tension à L'émetteur du transistor 41 sans perturbation de La tension du côté inférieur de la résistance. L'impu Lsion montante à La base du transistor 31 fait que La totalité du courant de décharge circule à travers la Ligne de mot inférieure et commence à tirer la ligne de mot vers le bas Le courant de décharge de grande intensité continue jusqu'à ce que la tension au co L Lecteur du transistor 26 tombe jusqu'au niveau aligné fixé par le transistor 43, représentant Le point o le courant de décharge se termine. Dans Le mode de réalisation de la Fig 2, La transition est détectée dans L'étage d'entrée au Lieu de L'être dans l'étage de commande, comme c'est Le cas dans le mode de réalisation de La Fig 1 Donc, la transition est détectée un étage comp Let plus tôt que dans Le mode de réalisation précédent Ceci signifie que La totalité du courant de décharge est appliquée plus tôt à La ligne de mot, ce qui a pour résultat un délai total plus court de la transition descendante (d'annulation de sélection). Dans la transition montante (de sélection), Le courant de décharge n'a pas la possibilité d'atteindre La ligne de mot, ce qui permet un changement relativement rapide de la Ligne de mot De plus, dans les conditions de sélection et d'annulation de sélection d'état fixe, seule une petite partie du courant de décharge atteint la ligne de mot inférieure de manière à satisfaire à des niveaux de tension d'état fixe déterminés. Le mode de réalisation de La Fig 2 présente donc un certain nombre de caractéristiques et d'avantages importants Le processus d'annulation de sélection commence plus tôt que dans le mode de réalisation précédent, et le courant de décharge atteint la ligne de 8 - mot environ un étage de retard plus tôt Le fonctionnement autonome du circuit fournit une largeur d'impulsion qui est déterminée par la vitesse du noeud qui est déchargé Aucunf r cillation ne se produit du fait que l'impulsion de commande est coup Lée directement à la ligne de mot Le transistor 41 fournit un gain additionnel qui réduit l'effet Miller associé au transistor de décharge, et fournit également un décalage de niveau pour empêcher la saturation du transistor de décharge Le collecteur du transistor de décharge 14 de la ligne de mot est relié directement à la tension VCC, ce qui a pour résultat une amélioration supplémentaire de la vitesse Le circuit comprend moins de transistors que le circuit de la Fig 1, et la dissipation de puissance est réduite d'environ 50 pour cent, du fait de la suppression d'alimentations en courant supplémentaires. Le mode de réalisation de la Fig 3 est semblable au mode de réalisation de la Fig 2 pour de nombreux aspects, et les mêmes numéros de référence désignent des éléments qui se correspondent dans les deux modes de réalisation En plus du fait qu'est amélioré le processus d'annulation de sélectionn par l'accélération de la décharge de La signe de mot, le mode de réalisation de la Fig 3 fournit un accroissement supplémentaire de la transition de la ligne de mot par l'accélération du chargement de la ligne de mot pendant le processus de sélection. Dans le mode de réalisation de la Fig 3, un transistor de montée vers le haut 46 est relié au transistor de commande 14 pour mettre ce transistor en marche plus rapidement lorsque la ligne qui lui est connectée est adressée Le transistor 46 est relié comme un émetteur commun, sa base est reliée à la tension VCC par une résistance 47, et son émetteur est relié à la base du transistor de commande. Dans l'étage d'entrée, les transistors 23 à 25 sont reliés pour effectuer une fonction OU logique, les collecteurs de ces transistors étant reliés directement à 9 - la tension VCC, et les émetteurs étant reliés à une tension VEE par une résistance 49 et un transistor 51. L'étage d'entrée inclut également une paire ECL dotée des transistors 52 et 53 d'une part et des transistors 54 et 56 d'autre part Le courant est fourni à la paire ECL par un transistor 58 et une résistance 59 reliés à une tension VEE Le niveau de courant fourni à la paire ECL est fixé par un signal de commande VCS appliqué à la base du transistor 58 Ce même signal est appliqué à la base du transistor 49 et commande le niveau de courant par l'intermédiaire des transistors 23 à 25 La sortie du circuit OU est appliquée à la base des transistors 52 et 53, et un signal de référence REF 2 est appliqué à la base des transistors 54 et 56. Le collecteur du transistor 52 est relié à la base du transistor de commande 14, et le collecteur du transistor 53 est relié à la base du transistor de montée vers le haut 46 Les collecteurs des transistors 54 et 56 sont reliés à la base du transistor 41 qui commande le fonctionnement du transistor de décharge 31, comme dans le mode de réalisation de la Fig 2 Les transistors 52 et 53 commandent donc le fonctionnement du transistor de commande ainsi que le chargement de la ligne de mot, et les transistors 54 et 56 commandent le déchargement de la ligne de mot. Un transistor d'alignement 61 est relié à l'émetteur du transistor de montée vers le haut 46 pour arr Qter ce transistor de montée vers le haut, et terminer l'action de montée lorsque la tension à la base du transistor de commande 14 atteint un niveau suffisant Dans Le mode de réalisation illustré, l'émetteur du transistor d'alignement est relié à une tension de -0,3 volt, et l'action d'alignement se produit lorsque la base du transistor de commande atteint un niveau d'environ -0,5 volt. Lorsque les signaux d'entrée I 1 à I 3 deviennent bas, les transistors 52 et 53 s'arrêtent, et la base du transistor de commande 14 ainsi que la base du transistor - de montée vers Le haut 46 s'élèvent toutes Les deux vers Le niveau de tension VCC Le transistor de montée vers le haut est ainsi mis en marche, ce qui fournit une voie d'impédance basse entre la tension VCC et La base du transistor de commande, qui augmente La tension à La base du transistor de commande plus rapidement que s'il n'y avait qu'une connexion passive à L'alimentation La tension à La base augmentant plus rapidement, le transistor de commande se met en marche plus tôt et le processus de sélection est effectué en tota Lité plus rapidement que dans les modes de réalisation précédents. Si La tension à la base du transistor de commande continue de monter, elle atteint un point o la jonction entre la base et Le collecteur du transistor d'alignement 61 sera déviée vers L'avant, et à ce moment là, le transistor de montée vers le haut s'arrête, ce qui termine l'effet du chargement à la base du transistor de commande Ainsi, le transistor de montée vers le haut fournit une impulsion initiale transitoire de courant à La fin du processus de sélection, de manière à provoquer la transition montante plus rapidement que si elle n'était attirée vers le haut que par une résistance passive Lorsque Le transistor de montée vers Le haut est arrêté, le transistor de commande est maintenu en marche par la tension qui lui est appliquée par la résistance 27, jusqu'à ce qu'une nouvel Le adresse soit décodée par le circuit OU. Dès que l'un des signaux d'entrée Il à I 3 s'élève, les transistors 52 et 53 sont mis en marche, ce qui entraine vers le bas la base du transistor de commande 14 et du transistor de montée vers Le haut 46, amenant le transistor de commande à son état de sortie bas, pour commencer le processus d'annulation de sélection Dans le même temps, Les transistors 54 et 56 sont arrêtés, favorisant la montée rapide de la tension à la base du transistor 41, vers le niveau de la ligne de mot supérieure, et commençant l'impulsion de déchargement de La ligne de mot comme dans Le mode de réalisation de la 11 - Fig 2. Le mode de réa Lisation de la Fig 3 présente les avantages du mode de réalisation de la Fig 2, dans la mesure o il fournit un déchargement relativement rapide de la ligne de mot dont la sélection a été annulée En outre, le processus de sélection commence plus rapidement, et la transistion montante plus rapide permet à la ligne de mot qui vient d'être sélectionnée d'atteindre son état haut plus vite, par là-même améliorant encore le temps d'accès. Il est clair à la lecture de ce qui précède qu'un circuit de sélection de mémoire nouveau et amélioré est fourni Bien que seuls certains modes de réalisation actuellement préférés aient été décrits en détail, il sera apparent aux personnes qualifiées dans l'art, que certains changements et modifications peuvent être effectués, sans pour autant sortir du cadre de l'invention telle que définie par les revendications suivantes. 12 - REVENDICATIONS 1 Circuit de sélection pour une mémoire ayant unepluralité de cellules reliées à des lignes de sélection, caractérisé en ce qu'il comporte une commande de ligne reliée à L'une des lignes de sélection pour activer la ligne, un étage d'entrée relié à la commande de ligne pour conditionner la commande de ligne de manière à lui faire activer la ligne en réponse à un signal d'adresse, une source de courant, des moyens de commutation contrôlée pour appliquer un courant de décharge à partir de l'alimentation à la ligne de sélection, de manière à accélérer la désactivation de la ligne, et des moyens formant une partie de l'étage d'entrée pour conditionner les moyens de commutation contrôlée pour commencer l'application du courant de décharge à la ligne de sélection en réponse à un changement du signal d'adresse. 2 Circuit selon la revendication 1 dans lequel l'étage d'entrée inclut une paire ECL, l'un des transistors de la paire commandant le fonctionnement de la commande de ligne, et un second transistor dans la paire commandant le fonctionnement des moyens de commutation contrôlée. 3 Circuit ae sélection pour une mémoire ayant une pluralité de cellules reliées à des lignes de sélection, caractérisé en ce qu'il comporte une commande de ligne reliée à L'une des lignes de sélection pour activer la ligne, un étage d'entrée relié à la commande de ligne pour mettre La commande de ligne en marche de manière à lui faire activer la ligne en présence d'un signal d'adresse et pour arrêter la commande de manière à désactiver la ligne lorsque le signal d'adresse n'est pas présent, des moyens pour mettre la commande de ligne en marche à un niveau plus éLevé pour une durée limitée après l'application du signal d'adresse pour accéLérer l'activation de la sélection de ligne, une source de courant, des moyens de commutation contrôlée pour appliquer un courant de décharge à partir de l'alimentation à la ligne de sélection, de manière à accélérer La désactivation de la ligne, et des moyens formant une partie de l'étage 13 - d'entrée pour conditionner les moyens de commutation contrôlée pour commencer L'application du courant de décharge à la ligne de sélection en réponse au retrait du signal d'adresse. 4 Circuit de sélection pour une mémoire ayant unepluralité de cellules reliées à des Lignes de sélection, caractérisé en ce qu'i L comporte une commande de Ligne re Liée à l'une des lignes de sélection pour activer la Ligne, un étage d'entrée relié à la commande de ligne pour mettre la commande de ligne en marche de manière à activer la ligne en présence d'un signal d'adresse, et des moyens pour mettre la commande de ligne en marche à un niveau plus élevé pour une durée limitée après l'application du signal d'adresse pour accélérer l'activation de la sélection de ligne. Circuit selon la revendication 4 dans lequel la commande de ligne est entrafnée par un courant, et les moyens pour mettre la commande en marche à un niveau plus élevé incluent des moyens pour appliquer un courant supplémentaire à la commande. 6 Circuit de sélection de ligne de mot pour une mémoire bipo- laire ECL, caractérisé en ce qu'ilcomporte une commande de ligne reliée à une ligne de mot pour sélectionner la ligne de mot lorsqu'elle est activée, des moyens pour appliquer un courant à la ligne de mot de manière à décharger la ligne lorsque la sélection de la ligne est annulée par la désactivation de la commande, et une paire ECL comprenant un premier transistor commandant l'activation de la commande de ligne, et un second transistor commandant l'application du courant de décharge à la ligne de mot; 7 Circuit selon la revendication 6 dans lequel le premier transistor dans la paire ECL est l'un des transistors d'un groupe formant un décodeur répondant à un signal d'adresse. 8 Circuit selon la revendication 6, dans lequel la commande comprend un transistor relié comme un émetteur commun, l'émetteur dudit transistor étant relié à la ligne de mot et la base dudit transistor étant reliée au 14 - premier transistor dans la paire ECL. 9 Circuit selon la revendication 6, dans lequel les moyens pour appliquer le courant de décharge incluent une alimentation, et un transistor de commutation relié entre l'alimentation et la ligne de mot, le second transistor dans la paire ECL étant relié à la base du transistor de cc -l, utation. Circuit selon la revendication 9, dans lequel le second transistor dans la paire ECL est relié à la base du transistor de commutation par l'intermédiaire d'un émetteur commun. 11 Circuit de sélection de ligne de mot pourunemémoire bi- polaire ECL, caractérisé en ce qu'il comporte une commande reliée à la ligne de mot pour sélectionner la ligne de mot lorsqu'un courant de commande est appliqué la commande, un transistor de montée vers le haut relié à la commandepourame- ner la ligne de mot à l'état choisi plus rapidement des moyens pour appliquer un courant de décharge à la ligne de mot pour décharger la ligne lorsque la sélection de la ligne est annu Lée par la désactivation de la commande, une paire ECL ayant un premier et un second transistors d'un côté, et un troisième transistor de l'autre côté, le premier transistor étant relié à la commande pour commander l'application du courant de commande, le second transistor étant relié au transistor de montée vers le haut pour commander le fonctionnement du transistor de montée vers le haut, et le troisième transistor étant relié aux moyens qui appliquent le courant de décharge à la ligne de mot, pour commander l'application du courant de décharge. 12 Circuit selon la revendication 11, incluant un décodeur relié à une paire ECL et commandant le fonctionnement de la paire ECL en fonction d'un signal d'adresse. 13 Circuit selon la revendication 11, dans lequel la commande comprend un transistor relié comme un émetteur commun, l'émetteur dudit transistor étant relié à la ligne de mot, et la base dudit transistor étant reliée au - premier transistor dans la paire ECL. 14 Circuit selon La revendication 11, dans Lequel le transistor de montée vers Le haut est relié entre une source de tension et la base du transistor de commande, Le second transistor dans la paire ECL étant relié à La base du transistor de montée vers le haut. Circuit selon la revendication 14 incluant des moyens pour arrêter le transistor de montée vers le haut lorsque la tension à la base du transistor de commande atteint un niveau prédéterminé. 16 Circuit de sélection de ligne demot pour une mémoire bi- polaire EC Layant une pluralité de cellules de mémoire reliées entre les lignes de mots supérieure et inférieure, caractérisé en ce qu'ilcomporte un étage d'entrée ECL ayant une pluralité de transistors formant un décodeur de porte NON OU répondant à un signal d'adresse, et un transistor supplémentaire formant une paire ECL avec les transistors dans le décodeur, un transistor de commande dont l'émetteur est relié à la ligne de mot supérieure et dont la base est reliée au décodeur, une résistance reliée entre la source de tension et la base du transistor de commande, une alimentation, un transistor de commutation relié entre la ligne de mot inférieure et l'alimentation, un transistor émetteur commun relié entre le collecteur du transistor supplémentaire dans la paire ECL et la base du transistor de commutation, et une résistance reliée entre la ligne de mot supérieure et le collecteur du transistor supplémentaire dans la paire ECL. 17 Circuit de sélection de lignedemot pour une mémoire bi- polaire EC Layant unepluralitéde cellules demémoire reliées entre les lignes de mots supérieure et inférieure, caractérisé en ce qu'il comporte un étage d'entrée ECL ayant un premier et un secondtransistors dont la base et l'émetteur sont reliés ensemble, formant un côté d'une paire ECL, des moyens reliés à la base du premier et du second transistors et répondant à un signal d'adresse pour commander l'état de la paire ECL en fonction du signal d'adresse, un transistor de commande dont l'émetteur est relié à la 16 - Ligne de mot supérieure et dont La base est reliée au premier transistor dans la paire ECL, un transistor de montée vers le haut dont l'émetteur est relié à la base du transistor de commande et dont la base est reliée au second transistor dans la paire ECL, des résistances reliées entre une source de tension et les bases du transistor de montée vers le haut et du transistor de commande, et un transistor d'alignement relié au collecteur du transistor de montée vers le haut et à la base du transistor de commande pour arrêter le transistor de montée vers le haut lorsque la tension à la base du transistor de commande est au-dessus d'un niveau prédéterminé. 18 Circuit de sélection de ligne de mot pour une mémoire bi- polaire EC Layant unepluralité de cellules demémoire reliées entre les lignes de mots supérieure et inférieure, caractérisé en ce qu'il comporte un étage d'entrée ECL ayant un premier et un second transistors dontlabase et l'émetteur sont reliés ensemble, formant un côté d'une paire ECL, un troisième et un quatrième transistors reliés en parallèLe formant l'autre côté de la paire ECL, des moyens reliés à la base du premier et du second transistors et répondant à un signal d'adresse pour commander l'état de la paire ECL en fonction du signal d'adresse, un transistor de commande dont l'émetteur est relié à la ligne de mot supérieure et dont la base est reliée au premier transistor dans la paire ECL, un transistor de montée vers le haut dont l'émetteur est relié à la base du transistor de commande et dont la base est reliée au second transistor dans la paire ECL, des résistances reliées entre une source de tension et les bases du transistor de montée vers le haut et du transistor de commande, un transistor d'alignement relié à l'émetteur du transistor de montée vers le haut et à la base du transistor de commande pour arrêter le transistor de montée vers le haut lorsque la tension à la base du transistor de commande est au-dessus d'un niveau prédéterminé, une alimentation, un transistor de commutation relié entre la ligne de mot inférieure et 17 - l'alimentation, un transistor émetteur commun relié entre les collecteurs de troisième et du quatrième transistors dans la paire ECL et la base du transistor dans la paire ECL et la base du transistor de commutation, et une résistance reliée entre la ligne de mot supérieure et Le collecteur du troisième et du quatrième transistors supérieurs et le collecteur du troisième et du quatrième transistors dans la paire ECL. 19 Circuit selon la revendication 18 dans lequel les moyens répondant aux signaux d'adresse comprennent une pluralité de transistors reliés à une porte ECL PNON-OU.