Brevet FR2672708A1 — publié le 19920814

i "Dispositif et procédé pour traiter une demande d'interruption dans un système de traitement des données fonctionnant en mode machine virtuelle " La présente invention concerne de façon générale un dispositif et un procédé pour traiter des demandes d'interruption en provenance d'organes d'entrée/sortie dans un système de traitement des données qui fonc- tionne en mode machine virtuelle et, de façon plus spécifique, concerne un dispositif et un procédé par lesquels une demande d'interruption provenant d'un organe d'entrée/sortie et envoyée à un système d'exploitation client est effectivement traitée, indépendamment de la survenance d'une demande de même type envoyée à un système d'exploitation hôte. Comme cela est connu dans l'art, une machine virtuelle est une illusion d'une machine réelle. Elle est créée par un moniteur de machine virtuelle (c'est-à-dire un système d'exploitation de machine virtuelle) qui fait en sorte qu'une unique machine réelle apparait comme étant plusieurs machines réelles Le moniteur de machine virtuelle, sous la commande d'un système d'exploitation de haut rang, est en fait capable de faire passer plusieurs systèmes d'exploitation différents à la fois, chacun d'entre eux sur sa propre machine virtuelle En d'autres termes, le moniteur de machine virtuelle peut faire passer des systèmes d'exploitation multiples, chaque système d'exploitation exécutant son propre programme D'un bout à l'autre du présent exposé, le système d'exploitation de haut rang men- tionné ci-dessus sera désigné sous le nom de système d'exploitation hôte tandis que chacun des multiples systèmes d'exploitation sous commande du moniteur de machine virtuelle sera désigné sous le nom de système d'exploitation client. Avant d'examiner la présente invention on estime préférable de décrire une technique connue en se référant aux figures 1-2. La figure 1 représente un diagramme par blocs qui forme un dispositif schématique d'un ordinateur qui fonctionne en mode machine virtuelle On se référera à nouveau à cette figure lors de la discus- sion de la présente invention La figure 2 est un diagramme par blocs montrant les détails de deux blocs de la figure 1. Sur la figure 1, une mémoire principale 10 mémorise un système d'exploitation (OS) hôte 12, un moniteur de machine virtuelle (VM) 14 qui est considéré comme une chaîne de traitement supervisée par le système d'exploitation hôte 12, une pluralité de systèmes d'exploitation clients 16 a-16 m qui sont commandés par le moniteur de la machine virtuelle VM 14 pour opérer en tant que machines virtuelles, indépendamment l'une de l'autre La mémoire principale mémorise en outre une chaîne de traitement 18 sous la commande directe du système d'exploitation hôte 12, et une pluralité de chaînes de traitement a-20 m qui défilent respectivement et indépendamment, sous la commande des systèmes d'exploitation clients 16 a-16 m. Un sélecteur 22 d'unité centrale de traitement CPU est interposé entre le système d'exploitation hôte 12 et une pluralité d'unités centrales de trai- tement CPU 14 a-24 n Dans ce dispositif, on suppose que l'unité centrale de traitement CPU 24 a agit en tant qu'unité centrale de traitement maître tandis que les autres ( 24 b-24 n) agissent en tant qu'unités centrales de traitement asservies Par ailleurs, un sélecteur 26 d'unité centrale de traitement CPU est disposé entre les systèmes d'exploitation clients et la pluralité d'unités centrales de traitement CPU 24 a-24 n Le moniteur 14 de machine virtuelle détermine lesquelles des unités centrales de traitement CPU 24 a-24 N doivent être utilisées pour les systèmes d'exploitation clients 16 a 16 m Chacun des sélecteurs 22, 26 d'unité centrale de traitement CPU est constitué d'un logiciel et il est disposé à l'intérieur de la mémoire principale 10 comme représenté. Une pluralité d'organes d'entrée/sortie 28 sont reliés avec les unités centrales de traitement CPU 24 a-24 N par l'intermédiaire d'un organe de commande de l'organe d'entrée/sortie. La figure 2 représente les détails de l'unité centrale de traitement CPU 24 a, qui opère en tant qu'unité centrale de traitement maître, et ceux de l'organe de commande 30 de l'organe d'entrée/sortie. L'unité centrale de traitement CPU 24 a comprend une unité d'exécution/traitement EPU 32, un générateur 34 de demande d'accès à l'organe d'entrée/sortie, envoyée au système d'exploitation hôte, un générateur 36 de demande d'accès à l'organe d'entrée/sortie, envoyée au système d'exploitation client, et une porte ET 38 disposée de la façon représentée Le système d'exploitation hôte peut accéder aux organes d'entrée/sortie ou les faire fonctionner par l'inter- médiaire du générateur 34 de demande d'accès à l'organe d'entrée/sortie envoyée au système d'exploi- tation hôte, tandis que chacun des systèmes d'exploi- tation clients peut y accéder par l'intermédiaire du générateur 36 de demande d'accès à l'organe d'entrée/sortie envoyée au système d'exploitation clients. L'urité d'exécutin/triitement EPU 32 de l'unité centrale de traitement CPU 24 a comporte un fanion 44 de l'unité d'exécution/traitement EPU qui prend la forme d'une bascule, ainsi qu'une section 46 de mémorisation de l'information relative aux inter- ruptions, constituée d'une section 48 du registre des interruptions en provenance de l'organe d'entrée/ sortie et d'une section 50 du registre, à masque, des interruptions, et un activateur d'interruption 52. En terme plus spécifique, la section du registre 48 comporte un registre des interruptions provenant du dispositif d'entrée/sortie, tandis que la section du registre comporte deux registres: (a) un registre, à masque, des interruptions concernant le système d'exploitation hôte et (b) un registre, à masque, des interruptions concernant la machine virtuelle, comme représenté sur les figures 4 (A)- 4 (B). Le contenu du fanion EPU 44 est mis à " 1 " (OUI) ou 110 " (NON) sous la commande du logiciel Chacune des autres unités centrales de traitement CPU 24 b-24 n, qui opère en tant qu'unité centrale asservie, est configurée de la même façon que l'unité centrale de traitement maître CPU 24 a. Comme cela sera expliqué plus loin, l'activateur d'interruption 52 est sensible au niveau logique de la porte ET 38 et utilise l'information placée dans la section 46 de mémorisation de l'information relative aux interruptions pour déterminer si une demande d'interruption qui lui parvient de la part de l'organe de commande 30 doit être acceptée On comprendra que les liaisons physiques entre les organes d'entrée/sortie et la section 48 du registre des interruptions en provenance de l'organe d'entrée/ sortie, qui permettent la détermination ci-dessus mentionnée, ne sont pas représentées pour simplifier l'illustration L'organe de commande 30 de l'organe d'entrée/sortie comprend un générateur 54 de demande d'interruption envoyée au système d'exploitation. On va maintenant discuter, en se référant aux figures 3 et 4 les opérations des organes décrits ci-dessus. Lorsqu'un organe d'entrée/sortie donné achève une activité pour le compte du système d'exploitation hôte 12, l'organe de commande 30 de l'organe d'entrée/ sortie répond en amenant le générateur 54 d'une demande d'interruption à envoyer au système d'exploi- tation un sign al de niveau logique 1 à la porte ET 38 Supposons que l'unité centrale de traitement 24 a représentée sur la figure 2 opère en tant qu'unité centrale de traitement maître et que par conséquent, le fanion EPU 44 ait été mis sur " 1 " Par conséquent, la porte ET 38 s'ouvre et un signal logique 1 est envoyé à l'activateur d'interruption 52 En réponse à ce signal, l'acti- vateur d'interruption 52 vérifie le contenu des registres dans les sections 46, 48 Comme mentionné ci-dessus, la section 48 du registre contient le registre des interruptions provenant de l'organe d'entrée/sortie (désigné sous le nom de IDR) (figure 4 (A)), tandis que la section 50 du registre contient les registres, à masque, des interruptions concernant le système d'exploitation hôte et le système d'exploi- tation de la machine virtuelle (figures 4 (B)-4 (C)). A titre d'exemple, le nombre des organes d'entrée/ sortie est de 32 et par conséquent le nombre de bits de chacun des registres représentés sur les figures 4 (A)-4 (B) est également de 32 De façon plus détaillée, les 32 bits de chacun des registres des figures 4 (A)- 4 (B) sont respectivement assignés aux 32 organes d'entrée/sortie. En supposant que ce soit l'organe d'entrée/sortie numéro 5 qui vienne d'achever une activité, alors le bit numéro 5 du registre IDR (figure 4 (A)) est mis au niveau logique 1 par l'opération de l'organe de commande 30 de l'organe d'entrée/sortie Dans le cas o c'est le système d'exploitation hôte qui a utilisé l'organe numéro 5, le cinquième bit (No 5) du registre, à masque, des interruptions concernant le système d'exploitation hôte (désigné ci-dessous sous le nom de H-IMR) (figure 4 (B)) est mis à " 1 " et les autres bits du registre en question sont mis à "O" comme représenté sur la figure 4 (B). Les bits du registre, à masque, des interruptions concernant la machine virtuelle (désigné ci-dessous sous le nom de V-IMR (figure 4 (C)) sont par conséquent tous mis à "O" dans ce exemple. De façon plus spécifique, au pas 98 de l'ordi- nogramme représenté sur la figure 3, l'activateur d'interruption 52 reçoit la demande d'interruption. Au pas 100, le contenu du registre H-IMR (figure 4 (B)) de la section 50 est lu et vérifié pour déter- miner si toutes les cellules sont mises à "O" ou non Dans cet exemple, le résultat de la vérification est NON et par conséquent le programme passe au pas 102 o le contenu du registre IDR de la section 48 est lu et ajouté logiquement, sur une base bit a bit, au contenu du registre H-IMR (figure 4 (B)). Si le résultat des produits logiques sont tous "O" au pas 102, le programme passe au pas 110 tandis que par ailleurs le programme passe au pas 104 o le bit qui avait été mis à " 1 " (dans cet exemple la cellule No 5) du registre IDR est remis à "O". Ensuite, le programme passe au pas 106 o est établie l'identité de l'organe d'entrée/sortie qui vient juste d'achever son activité (c'est-à-dire l'iden- tité du bit qui vient d'être remis à 0) Ensuite, la demande d'interruption est envoyée au système d'exploitation hôte 12 (dans ce cas) au pas 108. Dans le cas o c'est le système d'exploitation client 16 a qui a utilisé l'organe No 5, alors le cinquième bit (No 5) du registre G-IMR (figure 4 (C)) est mis à " 1 " comme indiqué Dans cet exemple, les bits du registre H-IMR (figure 4 (B)) sont donc tous mis à " O " bien que ceci ne soit pas représenté sur la figure 4 (B) Ensuite, le programme passe au pas 110 o les contenus du registre IDR (figure 4 (A)) et du registre V-IMR sont ajoutés logiquement sur la base bit à bit. Dans le cas o les produits logiques valent tous " O " au pas 110, le programme passe au pas 118 tandis que par ailleurs, il passe au pas 112 o s'effectuent les mêmes opérations que celles déjà effectuées au pas 104 Ensuite, au pas 114, ce sont les mêmes opérations qui ont déjà été effectuées au pas 106 qui sont provoquées A la suite de ceci, le programme envoie au système d'exploitation client, au pas 116, la demande d'interruption. En revenant aux figures 1 et 2, comme mentionné ci-dessus, l'unité EPU de chacune des unités centrales de traitement asservies 24 b-24 N est telle que le fanion EPU est normalement mis à " O " Toutefois, à titre d'exemple, supposons que le système d'exploi- tation client 16 a soit obligé d'utiliser l'unité centrale de traitement asservie CPU 24 b pour certaines raisons d'assignation de tranches de temps, il est demandé à l'unité centrale de traitement asservie 24 b d'accepter une demande d'interruption en provenance d'un organe d'entrée/sortie qui a été utilisé par le système d'exploitation clients 16 a. Ceci signifie que le fanion EPU de l'unité centrale de traitement CPU 24 b doit être mis à " 1 " avant que la demande d'interruption puisse être reçue en prove- nance de l'organe de commande 30 de l'organe d'entrée/ sortie Par ailleurs, le système d'exploitation hôte 12 accède à beaucoup des organes d'entrée/sortie et par conséquent, il y a beaucoup de demandes d'interruption qui sont envoyées au système d'exploi- tation hôte 12 Toutefois, chacune des ces demandes d'interruption est envoyée à toutes les unités centrales de traitement CPU 24 a- 24 n Par conséquent, la technique connue jusqu'ici a rencontré le problème que, de façon non souhaitable, il est nécessaire de répéter les pas 100 et 110 pour l'unité centrale de traitement CPU 24 b pour arrêter la demande d'inter- ruption envoyée au système d'exploitation hôte 12. Ceci bien entendu signifie que du temps est perdu jusqu'à ce que la demande d'interruption envoyée à un système d'exploitation client 16 a soit détectée dans l'unité EPU de l'unité centrale de traitement asservie 24 b dans l'exemple mentionné ci-dessus. Un but de la présente invention est de proposer un dispositif grâce auquel une demande d'interruption envoyée à un système d'exploitation client est effec- tivement traitée dans une unité centrale de traitement CPU asservie indépendamment de la survenance, à la même unité centrale de traitement CPU asservie, de demandes d'interruption envoyées à un système d'exploitation hôte. Un autre but de la présente invention est de proposer un procédé grâce auquel une demande d'inter- ruption envoyée a un système d'exploitation client est effectivement traitée dans une unité centrale de traitement CPU asservie indépendamment de la survenance, à la même unité centrale de traitement CPU asservie, de demandes d'interruption envoyées a un système d'exploitation hôte. L'un des aspects de la présente invention se présente sous forme d'un dispositif pour traiter une demande d'interruption provenant d'un organe de commande d'un organe d'entrée/sortie dans un système de traitement des données qui fonctionne en mode machine virtuelle, le système de traitement des données comportant un système d'exploitation hôte qui supervise un moniteur de machine virtuelle sous la commande duquel au moins l'un des systèmes d'exploitation client procède à un traitement, l'organe de commande de l'organe d'entrée/ sortie étant interposé entre une pluralité d'organes d'entrée/sortie et une plura- lité d'unités centrales de traitement CPU, dispositif caractérisé en ce que chacune des unités centrales de traitement CPU comporte: un premier moyen formant fanion qui est mis à l'état "en circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité maître et qui est mis à l'état "hors circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité asservie; un second moyen formant fanion 76 qui est mis à l'état "en circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité maître et qui est mis à l'état "en circuit" dans le cas ou il est assigné à l'unité centrale de traitement CPU d'accepter la demande d'interruption envoyée au système d'exploita- tion client; une première porte logique disposée pour émettre un produit logique du signal de sortie dudit premier moyen formant fanion et de l'un de signaux de sortie dudit organe de commande du organe d'entrée/sortie; une seconde porte logique disposée pour émettre un produit logique du signal de sortie du second moyen formant fanion et d'un autre des 1 O signaux de sortie du organe de commande dudit organe d'entrée/sortie; une troisième porte logique disposée pour émettre la somme logique des signaux de sortie de la première et de la seconde portes et un activateur d'interruption qui est sensible au signal de sortie de la troisième porte logique et qui vérifie pour voir si la demande d'interruption émise en provenance de l'organe de commande de l'organe d'en- trée/sortie est acceptable. Un autre aspect de la présente invention se présente sous la forme d'un procédé pour traiter une demande d'interruption provenant d'un organe de commande d'entrée/sortie dans un système de traitement des données qui fonctionne en mode machine virtuelle, ledit système de traitement des données comportant un système d'exploitation hôte qui supervise un moniteur de machine virtuelle sous la commande duquel au moins l'un des systèmes d'exploitation clients procède à un traitement, l'organe de commande de l'organe d'entrée/ sortie étant interposé entre une pluralité d'organes d'entrée/sortie et une plura- lité d'unités centrales de traitement CPU, ledit dis- positif étant caractérisé en ce qu'il comporte les étapes consistant à: (a) mettre un premier moyen formant fanion à l'état "en circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité maître et mettre le premier moyen fanion à l'état "hors circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité asservie; (b) mettre un second moyen formant fanion à l'état "en circuit" dans le cas o l'unité centrale de trai- tement CPU est utilisée comme unité maître et mettre le second moyen formant fanion à l'état "en circuit" dans le cas o il est assigné à l'unité centrale de traitement CPU d'accepter la demande d'interruption 1 1 envoyée au système d'exploitation client; (c) émettre un produit logique du signal de sortie du premier moyen formant fanion et de l'un des signaux de sortie de l'organe de commande de l'organe d'entrée/sortie; (d) émettre un produit logique du signal de sortie du second moyen formant fanion et d'un autre des signaux de sortie de l'organe de commande de l'organe d'entrée/sortie; (e) émettre une somme logique des signaux de sortie obtenus dans les étapes (c) et (d); et (f) être sensible à la somme logique et véri- fier pour voir si la demande d'interruption émise en provenance de l'organe de commande de l'organe d'entrée/sortie est acceptable. Les caractéristiques et avantages de la présente invention seront plus nettement appréciés a partir de la description suivante prise en liaison avec les dessins joints sur lesquels les mêmes éléments sont désignés par les mêmes repères, et sur lesquels: la figure 1 est un diagramme par blocs repré- sentant un système de traitement des données (c'est- à-dire un ordinateur) qui fonctionne en mode machine virtuelle et auquel peuvent s'appliquer la technique connue ainsi que la présente invention, cette figure ayant été discutée dans les paragraphes du début du présent exposé; la figure 2 est un diagramme par blocs repré- sentant les détails de deux blocs de la figure 1 pour discuter une technique connue, référence ayant déjà été faite à cette figure dans les paragraphes du début du présent exposé; la figure 3 est un ordinogramme des opérations du dispositif de la figure 2; les figures 4 (A)-4 (C) sont chacune un format de bits d'un registre inclus dans le dispositif de la figure 2; et la figure 5 est un diagramme par blocs repré- sentant les deux détails de deux blocs de la figure 1 pour discuter la présente invention. On se réfère maintenant à la figure 5 sur laquelle est représentée une réalisation préférée de la présente invention sous forme d'un diagramme par blocs. Le dispositif représenté sur la figure 5 diffère de celui de la figure 2 en ce sens que ce dispositif- là comporte en outre une porte ET 70, une porte OU 72, un générateur 74 de demande d'interruption à envoyer au système d'exploitation clients et un fanion 76 de l'unité EPU de la machine virtuelle (VM) En outre, les blocs 30, 44 et 54 de la figure 2 sont légèrement modifiés dans le dispositif de la figure 5 et c'est pour cela que les blocs corres- pondants de la figure 5 sont respectivement désignés par 30 ', 44 ' et 54 ' Il faut noter que chacune des unités centrales de traitement CPU 24 a-24 N (figure 1) utilisée pour la présente réalisation est confi- gurée comme représenté sur la figure 5. Simplement par souci de brièveté, on omettra les opérations du dispositif de la figure 5, qui sont substantiellement les mêmes que celles du dispositif de la figure 2 Comme représenté sur la figure 5, l'organe de commande 30 ' de l'organe d'entrée/sortie est configuré de façon telle que: (a) les demandes d'interruption établies pour être envoyées au système d'exploitation hôte 12 (figure 1) sont produites au générateur de demande 54 ' et envoyées à la porte ET 38 et (b) les demandes d'inter- ruption établies pour être envoyées aux systèmes d'exploitation clients 16 a-16 m sont produites au générateur de demande 74 puis envoyées à la porte ET 70 Du fait que l'organe de commande 30 ' de l'organe d'entrée/sortie est capable de distinguer lesquels des systèmes d'exploitation (c'est-à-dire 12, 16 a-16 m) ont provoqué le fonctionnement des organes d'entrée/sortie spécifiés sur la base un par un, il n'est pas difficile de mettre en oeuvre la classification, mentionnée ci-dessus, des demandes d'interruption lorsqu'elles sont envoyées aux portes ET 38, 70. Dans le cas o le dispositif de la figure 5 est utilisé en tant qu'unité centrale de traitement maltre 24 a comme représenté, chacun des fanions de l'unité EPU 44 ', 76 du système d'exploitation hôte et des systèmes d'exploitation clients est normalement mis à " 1 " Par conséquent un signal de niveau logique 1, émis par chacun des générateurs 54, 74 de demande d'interruption est envoyé à l'activateur d'interrup- tion 52, après quoi le traitement, mentionné ci-dessus, de la demande d'interruption reçue s'effectue (voir figure 3) Dans ce cas, il n'y a pas les problèmes qui se présentaient dans le cas de l'art antérieur. Par ailleurs, même si le dispositif de la figure est utilisé en tant que l'une des unités centrales de traitement CPU asservies 24 b-24 m, avec la réali- sation de la présente invention, il ne se présente aucun problème En terme plus spécifique, à titre d'exemple, supposons que le système d'exploitation client 16 a (figure 1) soit obligé d'utiliser l'unité centrale de traitement asservie CPU 24 b pour certaines raisons d'assignation de tranches de temps, il est demandé à l'unité centrale de traitement asservie CPU 24 b d'accepter une demande d'interrup- tion en provenance d'un organe d'entrée/sortie qui a été utilisé par le système d'exploitation clients 16 a Dans cet exemple, le fanion 76 de l'unité EPU du système d'exploitation client est mis à " 1 " tout en laissant le fanion 44 ' de l'unité EPU du système d'exploitation hôte resté à " O " Par conséquent, toute demande d'interruption envoyée au système d'exploi- tation hôte 12 est arrêtée à la porte ET 38 Ceci signifie que les opérations inutiles effectuées aux pas 98, 100 et 110 (figure 3) inhérentes à l'art antérieur peuvent être effectivement omises. Dans la discussion ci-dessus, le moniteur 14 de la machine virtuelle supervise ou commande une pluralité de systèmes d'exploitation clients Toute- fois, il est dans l'objet de la présente invention d'inclure un unique système d'exploitation client sous la commande du moniteur 14 de la machine virtuelle. Bien que la description précédente décrive deux réalisations préférées de la présente invention, les différentes variantes et modifications possibles sans s'écarter de l'objet de la présente invention, qui n'est limitée que par les revendications jointes, apparaîtront à l'homme de l'art. REVENDICATIONS 1 Dispositif pour traiter une demande d'inter- ruption provenant d'un organe de commande ( 30 ') d'un organe d'entrée/sortie ( 28) dans un système de traitement des données qui fonctionne en mode machine virtuelle, ledit système de traitement des données comportant un système d'exploitation hôte ( 12) qui supervise un moniteur ( 14) de machine virtuelle sous la commande duquel au moins l'un des systèmes d'exploitation clients ( 16 a) procède à un traitement, ledit organe de commande ( 30 ') de l'organe d'entrée/ sortie ( 28) étant interposé entre une pluralité d'organes d'entrée/sortie ( 28) et une pluralité d'unités centrales de traitement CPU ( 24 a 24 n), dispositif caractérisé en ce que chacune desdites unités centrales de traitement CPU comporte: un premier moyen formant fanion ( 44 ') qui est mis à l'état "en circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité maître et qui est mis à l'état "hors circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité asservie; un second moyen formant fanion 76 qui est mis à l'état "en circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité maître et qui est mis à l'état "en circuit" dans le cas o il est assigné à l'unité centrale de traitement CPU d'accepter la demande d'interruption envoyée au système d'exploitation client; une première porte logique ( 38) disposée pour émettre un produit logique du signal de sortie dudit premier moyen formant fanion ( 44 ') et de l'un des signaux de sortie dudit organe de commande ( 30 ') dudit organe d'entrée sortie ( 28); une seconde porte logique ( 70) disposée pour émettre un produit logique du signal de sortie dudit second moyen formant fanion ( 76) et d'un autre des signaux de sortie dudit organe de commande ( 30 ') dudit organe d'entrée/sortie ( 28); une troisième porte logique ( 72) disposée pour émettre la somme logique des signaux de sortie de ladite première ( 38) et de ladite seconde ( 30) portes; et un activateur d'interruption ( 52) qui est sen- sible au signal de sortie de ladite troisième porte logique ( 72) et qui vérifie pour voir si la demande d'interruption émise en provenance de l'organe de commande ( 30 ') de l'organe d'entrée/sortie ( 28) est acceptable. 2 Dispositif comme revendiqué dans la reven- dication 1, caractérisé par le fait que ledit organe de commande ( 30 ') de l'organe d'entrée/sortie ( 28) comporte: un premier moyen ( 54 ') pour générer une demande d'interruption à envoyer au système d'exploitation hôte, demande qui est envoyée à ladite première porte logique ( 38); et un second moyen ( 74) pour générer une demande d'interruption à envoyer au système d'exploitation client, demande qui est envoyée à ladite seconde porte logique ( 70). 3 Procédé pour traiter une demande d'inter- ruption provenant d'un organe de commande ( 30 ') d'un organe d'entrée/sortie ( 28) dans un système de traitement des données qui fonctionne en mode machine virtuelle, ledit système de traitement des données comportant un système d'exploitation hôte ( 12) qui supervise un moniteur ( 14) de machine virtuelle sous la commande duquel au moins l'un des systèmes d'exploitation clients ( 16 a) procède à un traitement, ledit organe de commande ( 30 ') de l'organe d'entrée/ sortie ( 28) étant interposé entre une pluralité d'organes d'entrée/sortie ( 28) et une pluralité d'unités centrales de traitement CPU ( 24 a 24 n), ledit procédé ét Enht caractérisé en ce qu'il comporte les étapes consistant à: (a) mettre un premier moyen formant fanion ( 44 ') à l'état "en circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité maitre et mettre ledit premier moyen fanion à l'état "hors circuit" dans le cas o l'unité centrale de trai- tement CPU est utilisée comme unité asservie; (b) mettre un second moyen formant fanion ( 76) à l'état "en circuit" dans le cas o l'unité centrale de traitement CPU est utilisée comme unité maître et mettre ledit second moyen formant fanion à l'état "en circuit" dans le cas o il est assigné à l'unité centrale de traitement CPU d'accepter la demande d'interruption envoyée au système d'exploitation client; (c) émettre un produit logique du signal de sortie dudit premier moyen formant fanion ( 44 ') et de l'un des signaux de sortie dudit organe de commande ( 30 ') de l'organe d'entrée/sortie ( 28); (d) émettre un produit logique du signal de sortie dudit second moyen formant fanion ( 76) et d'un autre des signaux de sortie dudit organe de commande ( 30 ') de l'organe d'entrée/sortie ( 28); (e) émettre une somme logique des signaux de sortie obtenus dans les étapes (c) et (d); et (f) être sensible à ladite somme logique et vérifier pour voir si la demande d'interruption émise en provenance dudit organe de commande ( 30 ') de l'organe d'entrée/sortie ( 28) est acceptable. 4 Procédé comme revendiqué dans la revendi- cation 3, caractérisé par le fait qu'il comporte en outre les étapes consistant à: (g) générer une demande d'interruption à envoyer au système d'exploitation hôte et correspondant à celui des signaux de sortie dudit organe de commande ( 30 ') de l'organe d'entrée/sortie ( 28) dont il est question dans l'étape (c); et (h) générer une demande d'interruption à envoyer au système d'exploitation client et correspondant à celui des signaux de sortie dudit organe de commande ( 30 ') de l'organe d'entrée/sortie ( 28) dont il est question dans l'étape (d).