Brevet FR2663148A1 — publié le 19911213

Mémoire morte (ROM) à configuration en X La présente invention se rapporte à une mémoire morte à configuration en X, ci-après dénommée mémoire ROM en X, et plus particulièrement à une mémoire ROM en X perfectionnée permettant d'améliorer la densité d'intégration lors de la fabrication d'une mémoire ROM masquée et d'une mémoire ROM effaçable et programmable. Classiquement, dans une mémoire ROM en X, la région de contact peut contenir une multiplicité de cellules en commun et une multiplicité de cellules est disposée sous la forme d'un X, ayant pour centre une région de contact. Les mémoires ROM en X sont donc largement utilisées pour accroître la densité d'intégration. La figure 1 représente la structure de la mémoire ROM masquée la plus classique, emmagasinant les informations de façon permanente grâce à l'emploi d'un masque conformément à l'art antérieur. Comme le montre la figure 1, une mémoire ROM comprend des transistorscellules Q ayant une capacité de stockage de un bit, une ligne de mots 1 reliée aux transistors-cellules, une ligne GND (de terre) 3 reliée à chaque transistor-cellule, des lignes de bits 2, ainsi que des régions de contact 4 servant à raccorder chaque transistor-cellule. Ici, c'est un transistor FET (transistor à effet de champ) qui est utilisé en tant que transistor-cellule. Cependant, la densité d'intégration de ladite mémoire ROM masquée est diminuée étant donné qu'une région de contact est formée respectivement contre chaque transistor-cellule, comme illustré sur la figure 1. La figure 2 est un schéma d'implantation d'une mémoire ROM en X permettant d'améliorer la densité d'intégration, dans laquelle les lignes de mots 1 sont disposées successivement, à intervalles réguliers dans la direction verticale, les transistors-cellules Q (ici, c'est un transistor FET qui sert de transistor-cellule) sont reliés successivement à chaque ligne de mots 1 à des intervalles réguliers dans la direction horizontale, les lignes de terre modifiables 3 et les lignes de bits 2 sont disposées successivement et en alternance de manière à croiser chaque ligne de mots 1, et des régions de contact 4 sont formées entre les lignes de mots de façon à ce que chacune desserve simultanément quatre transistors en commun. Sur la figure 2, les régions hachurées A représentent des zones actives. La figure 3 représente un circuit partiel de la partie correspondant à l'une des lignes de mots 1 illustrées sur la figure 2 Sur la figure 3, entre les transistors-cellules Q qui sont reliés successivement à la ligne de mots 1 à intervalles réguliers, les lignes GND modifiables et les lignes de bits 2 sont disposées successivement et en alternance de part et d'autre de la région de contact 4. Un transistor-cellule amplificateur de détection Qc est relié respectivement à chaque ligne de bits 2, un transistor-cellule de commande Qa est relié respectivement à chaque ligne GND modifiable d'ordre impair 3, et un transistor-cellule de commande Qb est relié à chaque ligne GND modifiable d'ordre pair 3. Par conséquent, parmi les lignes GND modifiables 3, les lignes requises sont mises à la terre par les signaux de commande Sl et 52 appliqués aux portes des transistors-cellules de commande Qa et Qb, tandis que d'autres lignes sont flottantes ou préchargées jusqu'à une tension prédéterminée par le circuit indépendant (non représenté). Ici, les signaux de commande 53 à SB appliqués aux portes des transistors-cellules amplificateurs de détection Qc servent à délivrer uniquement les signaux de sortie des transistors-cellules Qc correspondant à l'adresse désignée. La ligne GND d'une mémoire ROM en X de l'art antérieur est désignée par l'expression ligne GND modifiable car seules les lignes GND requises sont sélectionnées par les signaux de commande Si et 52 et sont mises à la terre. De plus, parce qu'une région de contact 4 dessert en commun quatre transistors-cellules, qui sont disposés en X autour d'elle, comme représenté sur la figure 2, la densité d'intégration de la mémoire R Om en X de l'art antérieur est supérieure à celle d'une mémoire ROM classique en H. Sur les figures 2 et 3, la ligne de mots 1 est réalisée en polysilicium tandis que la ligne de bits 2 et la ligne GND modifiable sont en métal. La région hachurée de la figure 2 représente la région active, les transistors-cellules sont formés par la région active, et la ligne de mots 1, la ligne de bits 2 et la ligne GND modifiable 3 sont reliées les unes aux autres par la région active. Le fonctionnement de la mémoire ROM en X de l'art antérieur présentant la structure susmentionnée va maintenant être décrit de façon plus détaillée. Tout d'abord, si les signaux de commande Si et 52 sont appliqués aux portes des transistors-cellules de commande Qa et Qb, les lignes GND modifiables d'ordre impair ou pair 3 sont sélectionnées A cet instant, des charges qui, sont chargées au préalable entre le transistor-cellule Q et la ligne de bits 2 jusqu'à une tension prédéterminée par le circuit indépendant, s'évacuent vers la ligne GND modifiable sélectionnée 3 à travers le transistor-cellule correspondant à la ligne GND modifiable 3 sélectionnée. A cet instant, une chute de tension est engendrée dans la ligne de bits 2 et cette chute de tension est détectée à l'état bas (ou à l'état haut) par les transistors-cellules correspondant aux lignes GND modifiables 3 sélectionnées, parmi les transistors-cellules amplificateurs de détection Qc qui sont reliés aux sorties des lignes de bits 2. En d'autres termes,lorsque la mémoire ROM est programmée pour empêcher le courant de passer à travers les transistors-cellules Q, aucune chute de tension n'est engendrée dans la ligne de bits 2 et l'état haut est détecté dans les transistors-cellules amplificateurs de détection Qc. Les différentes méthodes de programmation desdits transistors- cellules Q sont la méthode qui consite à supprimer la région active, la méthode qui consiste à augmenter la tension de seuil par implantation ionique et la méthode qui consiste à augmenter la tension de seuil par l'injection de la charge au niveau de la porte flottante, comme dans le cas d'une mémoire ROM effaçable et programmable utilisant une porte flottante. Le circuit partiel de la mémoire ROM en X tel que représenté sur la figure 3 fait appel à la méthode consistant à supprimer la région active pour programmer lesdits transistors-cellules. Comme mentionné ci-dessus, la structure de la mémoire ROM en X de l'art antérieur, telle que représentée sur les figures 2 et 3, peut améliorer la densité d'intégration du dispositif par comparaison avec une mémoire ROM en H classique, étant donné que quatre transistors reliés à une ligne de mots 1 sont formés de manière à avoir une région de contact en commun. Cependant, étant donné que le même métal est employé à la fois pour la ligne de bits 2 et pour la ligne GND modifiable 3 de la mémoire ROM en X de l'art antérieur, il convient de former les lignes à des intervalles réguliers. En conséquence, étant donné que les possibilités de réduction des dimensions sont limitées, il n'est pas possible d'obtenir une densité d'intégration élevée efficace. De plus, étant donné que le transistor-cellule de sélection est relié respectivement à chaque ligne GND modifiable, il n'est pas possible d'obtenir une densité d'intégration élevée efficace. La présente invention a pour objet de proposer une mémoire ROM en X permettant d'améliorer la densité d'intégration du dispositif en réalisant deux types de ligne GND modifiable, à savoir une ligne GND modifiable métallique et une ligne GND en polysilicium, et en disposant lesdites lignes GND modifiables de manière efficace. Selon le mode de réalisation préféré de la présente invention, il est proposé une mémoire ROM en X améliorée dans laquelle les lignes de mots en polysilicium s'étendant horizontalement sont disposées successivement dans le sens vertical, plusieurs transistors-cellules sont reliés horizontalement à chaque ligne de mots en polysilicium, une ligne de bits métallique et une ligne GND modifiable métallique sont formées en alternance entre les transistors-cellules dans la direction verticale en croisant une ligne de mots en polysilicium de manière à être disposées successivement, chaque région de contact est formée de manière à être disposée à un emplacement dans lequel quatre transistors-cellules sont formés en X autour de ladite région de contact, ladite mémoire ROM en X étant caractérisée en ce qu'une ligne GND modifiable en polysilicium est formée en association avec ladite ligne GND modifiable métallique pour constituer une ligne GND modifiable, des sous-ensembles dans lesquels une ligne GND modifiable métallique est située respectivement des deux côtés d'un nombre fixe de lignes GND modifiables en polysilicium sont disposés successivement, les lignes GND modifiables en polysilicium d'ordre impair parmi le nombre fixe de lignes GND modifiables en polysilicium sont reliées en commun à une ligne GND modifiable métallique par l'intermédiaire de ladite ligne en polysilicium, les lignes GND modifiables en polysilicium d'ordre pair sont reliées en commun aux autres lignes GND modifiables métalliques par l'intermédiaire de ladite ligne en polysilicium, et chaque ligne GND modifiable métallique est mise à la terre par l'intermédiaire des transistors-cellules de commande respectifs. Sur les dessins annexés La figure 1 représente un circuit illustrant la structure d'une mémoire ROM classique de l'art antérieur décrite plus haut; La figure 2 est un schéma d'implantation d'une mémoire ROM en X de l'art antérieur; La figure 3 est un circuit partiel de la partie correspondant à une ligne de mots de la figure 2; La figure 4 est un schéma d'implantation d'une mémoire ROM en X améliorée selon la présente invention; La figure 5 est un circuit partiel de la partie correspondant à une ligne de mots de la figure 3; La figure 6 est un schéma illustrant la structure d'une ligne GND modifiable selon la présente invention; et La figure 7 est un circuit équivalent de la partie correspondant au point P de la figure 6. Le mode de réalisation préféré de la présente invention va maintenant être décrit en référence aux figures 4 à 7 annexées. La figure 4 est un schéma d'implantation d'une mémoire ROM en X selon la présente invention qui est identique à celui d'une mémoire ROM en X de l'art antérieur, telle que représentée sur la figure 2. Autrement dit, les lignes de mots 1, qui s'étendent horizontalement, sont disposées successivement à intervalles réguliers dans le sens vertical; une multiplicité de transistors-cellules Q qui sont disposés successivement à intervalles réguliers, est reliée à chaque ligne de mots 1; une ligne de bits 2 et une ligne GND modifiable 3 sont disposées successivement en alternance dans la direction verticale de manière à croiser ladite ligne de mots 1; une région de contact 4 est disposée à l'emplacement dans lequel quatre transistors-cellules reliés à la ligne de mots 1 désignée forment un X autour d'elle. Ici, ce qui différencie cette structure de celle de la mémoire ROM en X de l'art antérieur, c'est que la ligne GND modifiable 3 se présente sous deux formes différentes: celle d'une ligne GND modifiable métallique 3 a et celle d'une ligne GND modifiable en polysilicium 3 b La ligne de mots 1 et la ligne de bits sont réalisées en polysilicium et en métal respectivement, ces matières étant identiques à celles de l'art antérieur, tandis que les polysiliciums utilisés pour la ligne de mots 1 et pour la ligne GND modifiable 3 sont de nature différente. Les raccordements mutuels entre une ligne GND modifiable métallique 3 a et une ligne GND modifiable en polysilicium 3 b seront décrits de façon plus détaillée ci-après. La figure 5 représente un circuit détaillé de la partie correspondant à une ligne de mots 1 de la figure 4. La mémoire ROM en X selon la présente invention, qui présente la même structure générale que celle de l'art antérieur, comporte une multiplicité de transistors-cellules Q qui sont disposés successivement à intervalles réguliers dans la direction horizontale et des lignes de bits 2 et des lignes GND modifiables 3 qui sont disposées successivement en alternance entre les transistors-cellules. Cependant, ce qui différencie particulièrement la structure de la mémoire ROM en X de la présente invention de celle de l'art antérieur, c'est qu'une ligne GND modifiable métallique 3 a est formée respectivement des deux côtés de lignes GND modifiables en polysilicium 3 b au nombre de N (nombre entier positif). De plus, les lignes d'ordre impair parmi lesdites lignes GND modifiables en polysilicium 3 b au nombre de N sont reliées en commun à une ligne GND modifiable métallique 3 a par l'intermédiaire de la ligne en polysilicium 3 c désignée et les lignes d'ordre pair sont reliées en commun à l'autre ligne par l'intermédiaire de la ligne en polysilicium 3 c désignée Comme déjà dit, les sorties de chaque ligne de bits 2 réalisée en métal sont reliées aux transistors-cellules amplificateurs de détection Qc respectivement. Cependant, seules les sorties des lignes GND modifiables métalliques 3 a parmi les lignes GND modifiables 3 sont reliées respectivement aux transistors de commande Qa et Qb dont les sorties sont mises à la terre. En conclusion, seuls deux transistors-cellules de commande Q sont requis pour des lignes GND modifiables au nombre de n+ 2. Comme mentionné plus haut, étant donné que la ligne GND modifiable 3 comprend deux lignes GND modifiables métalliques 3 a pour N lignes GND modifiables en polysilicium 3 b, lorsque la ligne GND modifiable en polysilicium 3 b et la ligne de bits métallique 2 sont formées en alternance entre les transistors-cellules Q, seul un intervalle minimal est maintenu entre eux. Ici, le numéro 4 désigne une région de contact, et le symbole Rl à Rn désigne la composante de résistance qui est présente dans le polysilicium des lignes GND modifiables en polysilicium 3 b au nombre de n Il est à noter que, étant donné que la composante de résistance est pratiquement inexistante dans le métal, celle-ci n'est pas désignée dans les lignes GND modifiables métalliques 3 a La composante de résistance entraîne une détérioration de la marge de bruit et de la caractéristique de vitesse, et la méthode utilisée pour atténuer ce phénomène sera décrite de façon plus détaillée ci-après. Le fonctionnement de la construction selon la figure 5 est presque identique à celui de la construction de la figure 3. Plus précisément, les lignes GND modifiables en polysilicium 3 b d'ordre impair et les lignes GND modifiables en polysilicium 3 b d'ordre pair sont sélectionnées simultanément par les transistors-cellules de commande respectifs Qa et Qb A ce moment, les charges s'évacuent vers vers l'une ou l'autre ligne GND modifiable métallique 3 a à travers le transistorcellule Q correspondant à la ligne GND modifiable en polysilicium 3 b d'ordre impair ou pair sélectionnée et à la ligne GND modifiable en polysilicium 3 b, qui sont préchargées entre le transistor-cellule Q et la ligne de bits 2 jusqu'à la tension prédéterminée par le circuit indépendant. A cet instant, une chute de tension est engendrée dans la ligne de bits 2 et elle est détectée à l'état haut et à l'état bas par les transistorscellules correspondant aux lignes GND modifiables en polysilicium 3 b d'ordre impair ou pair sélectionnées parmi les transistors-cellules amplificateurs de détection Qc reliés aux sorties des lignes de bits 2. La figure 6 représente les raccordements entre les lignes GND modifiables en polysilicium 3 b et les lignes GND modifiables métalliques 3 a lorsque le nombre N desdites lignes GND modifiables en polysilicium 3 b est de six. Plus précisément, comme illustré sur la figure 5, une ligne GND modifiable métallique 3 a est formée respectivement des deux côtés de groupes de six lignes GND modifiables en polysilicium 3 b disposés successivement et les lignes GND modifiables en polysilicium 3 b d'ordre impair de chaque groupe de lignes GND modifiables 3 sont reliées en commun à une ligne GND modifiable métallique 3 a par l'intermédiaire de la ligne en polysilicium désignée 3 c, et les lignes GND modifiables en polysilicium 3 b d'ordre pair sont reliées en commun à l'autre ligne GND modifiable métallique 3 a par l'intermédiaire de la ligne en polysilicium désignée 3 c. Ici, la composante de ladite ligne en polysilicium désignée 3 c est différente de celle de la ligne GND modifiable en polysilicium 3 b et identique à celle de la ligne de mots 1. Par contre, étant donné que le polysilicium présente une composante de résistance importante, comme mentionné plus haut, il est avantageux, afin de réduire la composante de résistance, que la structure de raccordement desdites lignes GND modifiables métalliques 3 a et desdites lignes GND modifiables en polysilicium 3 b soit réalisée de manière appropriée dans chaque bloc de cellules désigné Cependant, si les structures de raccordement sont nombreuses, la densité d'intégration du dispositif en est réduite. Les symboles Ra, Rb, Rc et Rd, de la figure 6 représentent la composante de résistance individuelle des lignes GND modifiables en polysilicium 3 b au niveau du point P. La figure 7 représente un circuit équivalent de la partie correspondant audit point P La valeur de la résistance R au point P peut être exprimée par la formule suivante ( 1): R=Ra+Rb/Rc+Rd ( 1) La ligne GND modifiable métallique 3 a est reliée au transistor-cellule Q désigné par l'intermédiaire de la ligne en polysilicium désignée 3 c présentant la valeur de résistance Ra, à la ligne GND modifiable en polysilicium 3 b présentant la résistance Rb, à la ligne GND modifiable en polysilicium 3 c présentant la résistance Rc, et à la ligne GND modifiable en polysilicium 3 b présentant la résistance Rd. Ladite résistance R empêche le courant de passer dans le transistorcellule Q et empêche la tension de chuter à travers la ligne de bits 2, ce qui entraînerait la dégradation de la caractéristique de marge de bruit du transistor-cellule amplificateur de détection Qc et de la caractéristique de vitesse de la mémoire ROM en X. Par contre, la figure 6 représente seulement la condition de raccordement des lignes GND modifiables en polysilicium 3 b. Cependant, dans la pratique, les lignes de mots 1, réalisées en polysilicium, dont la nature diffère de celle des lignes GND modifiables en polysilicium 3 b, les transistors-cellules Q et les lignes de bits 2, réalisées en métal, sont disposés entre les lignes GND modifiables en polysilicium 3 b. comme déjà dit, l'effet procuré par la présente invention est le suivant. La ligne GND modifiable se présente sous deux formes différentes: celle d'une ligne GND modifiable métallique et celle d'une ligne GND modifiable en polysilicium, ce qui permet de minimiser l'intervalle séparant une ligne de bits réalisée en métal d'une ligne GND modifiable. La densité d'intégration d'une mémoire ROM en X peut ainsi être améliorée. De plus, si l'intervalle séparant une ligne de bits d'une ligne GND modifiable est minimisé, la taille des cellules dans la direction des lignes de mots est réduite. En raison de la réduction de la longueur d'une ligne de mots, il est possible d'atténuer les effets d'une cause majeure du retard de la vitesse de génération d'une mémoire ROM en X dans une ligne de mots. En outre, la capacité électrostatique d'une ligne de bits est réduite proportionnellement à la réduction de la taille des cellules et il est possible d'améliorer la vitesse. REVENDICATIONS 1 Mémoire ROM en X améliorée dans laquelle des lignes de mots ( 1) en polysilicium s'étendant horizontalement sont disposées successivement dans la direction verticale, une multiplicité de transistors-cellules (Q) est reliée horizontalement à chaque ligne de mots en polysilicium, une ligne de bits métallique ( 2) et une ligne GND modifiable ( 3) sont disposées successivement en alternance entre les transistors-cellules reliés à chaque ligne de mots en polysilicium, chaque région de contact ( 4) est formée de manière à être mutuellement reliée à la ligne de bits correspondante, à la ligne GND modifiable et au transistor-cellule, ladite mémoire ROM en X étant caractérisée en ce que ladite ligne GND modifiable ( 3) se compose d'une ligne GND modifiable métallique ( 3 a) et d'une ligne GND modifiable en polysilicium ( 3 b), la disposition étant telle qu'une ligne GND modifiable métallique est formée respectivement des deux côtés d'un nombre fixe de lignes GND modifiables en polysilicium suivant une disposition successive, les lignes d'ordre impair parmi le nombre fixe N de lignes GND modifiables en polysilicium étant reliées en commun à une ligne GND modifiable métallique par l'intermédiaire d'une ligne en polysilicium désignée ( 3 c), tandis que les lignes d'ordre pair sont reliées en commun à l'autre ligne GND modifiable métallique par l'intermédiaire d'une ligne en polysilicium désignée, et lesdites deux lignes GND modifiables métalliques sont reliées à la borne GND par l'intermédiaire de transistors-cellules de commande (Qa, Qb) respectifs. 2 Mémoire ROM en X améliorée selon la revendication 1, caractérisée en ce que la structure de raccordement de ladite ligne GND modifiable en polysilicium ( 3 b) et de ladite ligne GND modifiable métallique ( 3 a) est formée de façon répétée par bloc de cellules désigné pour réduire la composante de résistance du poysilicium. 3 Mémoire ROM en X améliorée selon la revendication 1, caractérisée en ce que la nature du polysilicium d'une ligne de mots est identique à celle d'une ligne en polysilicium désignée ( 3 c) et est différente de celle d'une ligne GND modifiable en polysilicium ( 3 b). 4 Mémoire ROM en X améliorée selon la revendication 1, caractérisée en ce qu'une ligne GND modifiable en siliciure est utilisée à la place d'une ligne GND modifiable en polysilicium ( 3 b) en tant que ligne GND modifiable ( 3). 5 Mémoire R Om en X améliorée selon la revendication 1, caractérisée en ce que le nombre fixe N est un nombre entier multiple de 2.