Brevet FR2655464A1 — publié le 19910607

La présente invention concerne une unité de mémoire de masse électronique sécurisée dont les éléments mémorisants sont constitués par des mémoires à semi-conducteurs, par exemple du type RAM ou EEPROM Elle est plus particulièrement destinée à être utilisée en tant que sous-système de mémoire de masse dans un système informatique. On sait qu'un système informatique est constitué d'une unité centrale formée d'au moins un processeur central et d'une mémoire principale à laquelle ce processeur est relié, de différents organes périphériques et d'un processeur d'entrée/sortie assurant le contrôle de l'échange de données entre la mémoire et ces différents organes. Des contrôleurs de périphériques sont associés aux différents organes périphériques et assurent le transfert physique des données entre l'unité centrale et les périphériques associés à ces différents contrôleurs. Tous ces éléments constitutifs fonctionnels d'un système informatique sont disposés sur un ensemble de cartes reliées généralement à un même bus de type parallèle qui assure le transport des données entre les différentes cartes et l'alimentation électrique de celles-ci. Le bus communément appelé MULTIBUS II (marque déposée par la Société INTEL) est l'un des bus les plus couramment utilisés dans la pratique actuelle Son architecture est structurée autour d'un bus principal de type parallèle normalisé suivant la norme IEEE 1296 (Institute of Electrical and Electronic Engineers) Le MULTIBUS II étant un bus de type fond de panier, la structure physique d'une architecture de système informatique se présente donc sous la forme d'un panier porte-cartes comprenant une pluralité de cartes logiques, les différentes caractéristiques physiques et mécaniques du panier porte-cartes étant définies par la norme précitée. Parmi les organes périphériques, on relève les mémoires de masse telles que les mémoires à disques magnétiques rotatifs. Ces mémoires à disques magnétiques sont physiquement distinctes des cartes formant le système informatique lui- même et sont reliées à celui-ci par l'intermédiaire de câbles d'interface de type SCSI/I Pl normalisés par l'ANSI (American National Standards Institute) Les mémoires à disques magnétiques sont encore largement utilisées en raison de leur faible coût par unité de capacité mémoire (coût de l'unité de capacité, par exemple du kilo ou du mégaoctet). Toutefois, ces mémoires à disques magnétiques rotatifs présentent les inconvénients suivants: elles comportent une partie mécanique importante, nécessitant une haute précision et par conséquent, coûteuse (dispositif de positionnement des têtes de lecture des informations, moteur d'entraînement en rotation des disques), leur volume est relativement important, et la dépense d'énergie nécessaire au fonctionnement des parties mécaniques essentiellement est non négligeable Enfin, le temps d'accès aux informations est de l'ordre de 10 à quelques dizaines de millisecondes. La tendance actuelle dans le développement technologique des mémoires de masse est d'essayer d'obtenir un meilleur temps d'accès et de réduire sensiblement leur encombrement physique On développe donc à cet effet des mémoires de masse dites mémoires électroniques, ou encore disques électroniques (solid state disc, en anglais) utilisant des mémoires semi- conducteurs Leur temps d'accès est largement inférieur à la milliseconde (c'est-à-dire quelques dizaines de fois inférieure au temps d'accès des mémoires à disques rotatifs les plus performantes) et elles ne comportent pas de partie rotative Le coût de capacité mémoire unitaire de telles mémoires électroniques reste élevé, une vingtaine de fois plus élevé que celui des mémoires à disques magnétiques. Cependant, le coût de la capacité mémoire unitaire des mémoires électroniques a tendance à diminuer beaucoup plus rapidement que celui des mémoires à disques magnétiques rotatifs et on peut penser que ce coût sera équivalent d'ici quelques années. De telles mémoires à disques électroniques sont actuellement fabriquées par les constructeurs suivants IMPERIAL TECHNOLOGY, Inc, 831 S Douglas Street, El Segundo, Californie (avec son produit appelé Megaram), ou encore NATIONAL ADVANCED SYSTEMS (avec son unité mémoire 7990) Leur capacité mémoire est de l'ordre de quelques dizaines de mégaoctets et leur temps d'accès de quelques dixièmes de millisecondes Leur débit est extrêmement élevé, de l'ordre de quelques mégabits par seconde. On considère la figure 1 qui montre un tel disque électronique, à savoir DEA, selon l'Art Antérieur, tel que fabriqué par l'une des sociétés précitées. Un tel disque électronique a une forme extérieure parallélépipédique Il comporte une pluralité de cartes logiques 1 à 5, dont seule la carte 3 est représentée pour simplifier aux figures l A et 1 B Ces différentes cartes logiques sont parallèles les unes aux autres et comportent une pluralité de colonnes de mémoires à semi-conducteurs par exemple de type RAM Ces colonnes, au nombre de n, sont désignées respectivement par Ri, Rj, Rn (à la figure 4, on a N = 4, et on a représenté 4 colonnes Ri, R 2, R 3, R 4). Les informations sont écrites à l'intérieur des différentes RAM constituant les différentes colonnes Ci à Cn, de manière à ce que les blocs d'informations soient écrits à la suite les uns des autres, à des adresses qui se suivent, d'une façon analogue à celle utilisée classiquement pour écrire les données dans les mémoires RAM. Le disque électronique DEA comporte également, visibles sur la partie arrière du boîtier deux connecteurs 6 et 7, permettant de le relier soit à d'autres disques électroniques du même type, soit au contrôleur de périphériques associé à ces différents disques électroniques, par l'intermédiaire de câbles d'interface 8 et 9 Ces câbles 8 et 9 sont des câbles de type SCSI/I Pl normalisés par l'ANSI On voit donc que les disques électroniques du type DEA sont connectés entre eux et connectés à leur contrôleur au moyen de liaisons d'interface du même type que celles utilisées pour les mémoires à disques rotatifs Cette analogie de connexion avec celle des mémoires à disques rotatifs a conduit les hommes du métier à donner aux unités de mémoires électroniques, le nom de disques électroniques, bien que la forme physique des mémoires électroniques ne soit évidemment pas comparable avec la forme physique des disques magnétiques rotatifs. Les informations (données et adresses o sont localisées ces données à l'intérieur des RAM) provenant de ou allant vers les mémoires RAM sont transportées par un bus BDA Celui-ci se compose en fait d'un bus de données et d'un bus d'adresses (Pour simplifier à la figure 1 B, on a fait figurer ces deux bus sous la forme d'un seul) Le bus BDA se subdivise au niveau des colonnes de RAM en deux branches BD Ai alimentant les colonnes Ri et R 2 et BDA 2 alimentant les colonnes Ra et R 4. On note que l'encombrement physique des disques électroniques tel que DEA est équivalent à celui des mémoires à disques magnétiques rotatifs Par ailleurs, si le temps d'accès aux informations contenues dans n'importe laquelle des cartes d'un disque électronique est de l'ordre de quelques dixièmes de millisecondes, le fait de faire transiter les informations d'un contrôleur à un disque électronique ou vice-versa par l'intermédiaire de liaisons d'interface du type des liaisons 8 et 9, augmente considérablement le temps d'accès, de l'ordre de 1 à 2 millisecondes. La présente invention permet de remédier à ces inconvénients en disposant le(s) plan(s) mémoire de la fonction disque électronique (cartes telles que 1 à 5), non plus à distance du contrôleur et des processeurs du système informatique comme cela est le cas pour une mémoire à disques magnétiques rotatifs classique ou encore un disque électronique de l'Art Antérieur (en passant par le même type de liaison d'interface>, mais au sein même d'un ensemble compact rassemblant les plans mémoire des unités à disques électroniques, le(s) contrôleurs(s) de celles-ci et une partie des processeurs du système informatique auquel appartient le sous-système comprenant les unités à disques électroniques Cet ensemble compact revêt, de préférence, la forme d'un panier porte-cartes. Selon l'invention, l'unité de mémoire de masse électronique dont les différents éléments sont constitués d'une pluralité de cartes formées chacune de circuits imprimés portant une pluralité de mémoires à semiconducteurs reliées à un contrôleur de périphériques du système informatique auquel appartient l'unité, est caractérisée en ce qu'elle comprend au moins un processeur central et une unité à disques électroniques comprenant une carte-mère contenant le contrôleur de l'unité et une pluralité de cartes-filles constituant autant de plans mémoire et connectées entre elles deux à deux, la première d'entre elle étant connectée à la carte-mère, le processeur central et l'unité à disques électroniques par l'intermédiaire de sa carte-mère étant connectés à un premier et à un second bus de type parallèle assurant le transport des informations et d'énergie électrique entre les cartes qui y sont connectées, l'unité étant ainsi accessible à la fois par son propre contrôleur et par le processeur central par l'intermédiaire des deux bus. Dans une forme de réalisation préférée de l'invention, l'unité de mémoire de masse électronique a ceci de particulier que les deux bus sont identiques et parallèles l'un à l'autre et présentent entre eux une zone de recouvrement sur laquelle sont connectées la carte-mère de l'unité à disques électroniques et le processeur central De préférence, la zone de recouvrement est divisée en deux parties pouvant recevoir chacune au moins une unité à disques électroniques, chacune des deux parties étant alimentée en énergie électrique par une alimentation distincte de celle alimentant l'autre partie. Dans le but d'accroître la sécurité d'accès aux informations mémorisées dans l'unité de mémoire électronique selon l'invention, celle-ci comprend au moins une unité de mémoire à disque rotatif de sauvegarde connectée au contrôleur de l'unité à disques électroniques et au processeur central. Ainsi formée, l'unité de mémoire selon l'invention constitue un soussystème appartenant à un système informatique plus vaste. D'autres caractéristiques et avantages de la présente invention apparaîtront dans la description suivante donnée à titre d'exemple non limitatif et en se référant aux dessins annexés. Sur ces dessins: La figure 1 composée des figures l A et 1 B montre une unité à disques électroniques selon l'Art Antérieur, La figure 2 montre le schéma électrique simplifié d'une unité de mémoire électronique selon l'invention comportant deux bus de type MULTIBUS Il et deux unités de disques électroniques connectées à ces deux bus, La figure 3 formée des figures 3 A et 3 B montre la structure physique en forme de panier d'une unité de mémoire électronique à deux bus selon l'invention comprenant une seule unité à disques électroniques dont le schéma électrique est analogue à celui montré à la figure 2, la figure 3 A étant une vue de 3/4 en perspective, la figure 3 B montrant un exemple de connecteur permettant de connecter la mémoire à disques de sauvegarde à l'unité à disques électroniques et au processeur central. La figure 4 est une vue de face de la structure physique montrée à la figure 3 A. La figure 5 composée des figures 5 A et 5 B montre plus en détail la structure fonctionnelle de l'unité de mémoire électronique selon l'invention, montrée à la figure 3 A. La figure 6 montre un second exemple de réalisation d'une structure physique d'une unité de mémoire électronique comprenant une seule unité à disques électroniques, dont le schéma électrique est analogue à celui de la figure 2. On considère la figure 2 qui montre l'unité de mémoire électronique UME selon l'invention. L'unité UME peut être considérée comme un sous-système informatique de mémoire de masse appartenant à un système informatique plus vaste dont la partie centrale est communément appelée système hôte H. L'unité UME comprend deux parties MG et MD Chacune de ces parties est alimentée en énergie électrique par deux alimentations indépendantes Ai et A 2. Elle est construite autour de deux bus identiques, parallèles l'un à l'autre, de préférence de type MULTIBUS II, désignés par Bl et B 2. Les deux bus Bl et B 2 peuvent être soit totalement en regard l'un de l'autre, soit comporter trois zones différentes, à savoir: une zone commune ZC o les deux bus sont en regard l'un de l'autre physiquement, deux zones ZA et ZB o les deux bus ne sont pas en regard l'un de l'autre. On peut donc dire que suivant le cas les deux bus Bl et Bz sont en recouvrement total ou partiel L'unité UME comprend dans sa première partie MG, une unité de disques électroniques DE Ii et un processeur central P Ri, et dans sa seconde partie MD une seconde unité de disques électroniques DEI 2 et un processeur central PR 2. Les unités de disques électroniques DE Ii et DE Iz et les processeurs P Ri et PR 2 sont connectés, chacun, aux deux bus Bl et B 2, et ce, dans la zone de recouvrement commune ZC De préférence, l'unité de mémoire électronique UME est raccordée au système hôte H dans cette zone commune ZC, ainsi qu'on peut le voir à la figure 2 (dans la partie MG, entre le processeur P Ri et la première unité de disques électroniques DE Ii) L'unité de mémoire électronique UME peut également comporter dans sa partie MG, des éléments constitutifs supplémentaires E 3 et E 4, et dans sa partie MD des éléments supplémentaires E, et E 6 Les éléments E 3, E 4, E 5, E 6, sont également connectés dans la zone commune ZC, à la fois aux deux bus Bl et B 2 Les éléments E 3 et E 4 peuvent être par exemple un autre processeur central et une autre unité à disques électroniques respectivement, et il en est de même pour les éléments E 6 et E 5 Le nombre d'éléments de l'unité UME dépend de la capacité mémoire que l'on affecte à cette unité, et également de l'importance que l'on accorde à la disponibilité du système. Il est clair que dans le cas o la zone de recouvrement ZC n'est que partielle, on peut connecter dans les zones ZA et ZB, d'autres éléments tels que Ei et E 2 dans la première et E 7 et Es dans la seconde Les éléments El, E 2, E 7, Es ne sont connectés qu'à un seul des deux bus à savoir Bl pour Et et E 2 et B 2 pour E 7 et E 8 Pour la suite de la description, on décrira, en relation avec les figures 3, 4, et 5, l'unité UME selon l'invention dans le cas o la zone de recouvrement ZC est totale, c'est-à- dire, dans le cas o les deux bus Bl et Bz sont totalement en regard l'un de l'autre, et en relation avec la figure 6, l'unité UME dans le cas o la zone de recouvrement est partielle. Les unités de disques électroniques DEI et DEI 2 comprennent respectivement, dans l'exemple de réalisation montré à la figure 2, une carte-mère il et au maximum deux cartes-filles 12 et 13 pour la première et une carte-mère 21 et au maximum deux cartes-filles 22 et 23 pour la seconde La carte-mère 11 est connectée à la carte-fille 12 par l'intermédiaire de moyens de connexion 14 alors que la carte-fille 12 est connectée à la carte-fille 13 par des moyens de connexion 15. De même, la carte-mère 21 est connectée à la carte-fille 22 par des moyens de connexion 24, et les deux cartes-filles 22 et 23 sont reliées entre elles par des moyens de connexion 25. La structure de DE Il et celle de DE Iz peuvent être différentes, tant au niveau du nombre de carte-filles ( 1 ou 2) et du nombre de RAM et de colonnes de RAM, (et donc au niveau de leur capacité mémoire) qu'au niveau du contenu des informations qui y sont enregistrées. Afin d'accroître le plus possible la sécurité d'enregistrement des données à l'intérieur des différents éléments composant l'unité de mémoire électronique UME (on dit également afin de sécuriser les données), celle-ci comporte, une première mémoire à disques rotatifs de sécurisation des données (ou encore de sauvegarde), désignée par MD 51, reliée d'une part à la carte-mère Il par l'intermédiaire d'une liaison Li et d'autre part au processeur PR 2 par une liaison L 2 De la même façon, l'unité UME comporte une seconde mémoire à disques rotatifs de sauvegarde, à savoir MD Sz reliée d'une part à la carte-mère 21 par l'intermédiaire d'une liaison La et au processeur P Ri par une liaison L 4 La manière dont MD Si et MD 52 sont connectés respectivement à Li et L 2, L 3 et L 4 est illustrée au moyen de la figure 3 B décrite plus loin Chacune des liaisons est du type SCSI/IPI, c'est-à-dire constituée par un ensemble de 25 paires torsadées aux extrémités desquelles se trouvent des connecteurs 50 points La nécessité de sécuriser les données au moyen de mémoire à disques rotatifs telles que MDSîet MD 52, provient du fait que si les mémoires semi- conductrices sont des mémoires RAM, les données qui y sont enregistrées sont perdues dès qu'il y a absence d'alimentation électrique Les données qui sont donc contenues à l'intérieur des cartes-filles 12 et 13 d'une part, 22 et 23 d'autre part sont également enregistrées respectivement, par exemple au moment o l'on écrit les S-onnées dans les cartes-filles, sur les pistes d'enregistrement circulaires des disques magnétiques rotatifs des mémoires MD Si ET MD 52. Les processeurs centraux P Ri et P Rz sont les maîtres d'oeuvres, respectivement des différents éléments situés dans les parties MG et MD (Dans le cas o l'unité UME ne comporte qu'un seul processeur central et une seule unité de disques électroniques, PR 2 et DE Ii, par exemple, le processeur PR 2 est maître d'oeuvre de tous les éléments situés dans les parties MG et MD) Les processeurs centraux chargent les programmes de mise en oeuvre des différents éléments inclus dans les parties MG et MD dans ceux-ci afin qu'ils puissent remplir les fonctions qui leur sont dévolues Les processeurs PR, et P Rz vont chercher ces programmes qui sont stockés, par exemple, dans les mémoires à disques rotatifs MD Sz et MDSî. Dans ce cas, ces dernières ont donc une double fonction, à savoir d'une part la sauvegarde des informations stockées dans les unités DEI et DEI 2 et d'autre part le stockage des programmes de mise en oeuvre précités Il est clair que ces derniers pourraient être stockés dans une mémoire à disques spéciale, dite mémoire à disques système reliée aussi bien au processeur PR, qu'au processeur PR 2. On considère désormais les figures 3 A et 4 qui montrent une vue partielle du fond de panier FP du panier contenant en partie la structure physique de l'unité de mémoire électronique UME montrée à la figure 2, à savoir l'unité de disques électroniques DE Ii et le processeur P Rz, ainsi que la carte-mère 21 dont les cartes-filles associées 22 et 23 ne sont pas représentées pour simplifier la compréhension des figures 3 A et 4 On remarque que l'unité de mémoire électronique est constituée par une seule et même structure physique, à savoir le panier PA dont on a seulement représenté, pour des raisons évidentes de simplification, le fond de panier FP aux figures 3 A et 4. Le fond de panier FP présente un plan de symétrie PS perpendiculaire à son plan et à sa grande dimension Il a une forme sensiblement rectangulaire et un centre de symétrie O qui est bien entendu, le centre du rectangle. De part et d'autre du plan de symétrie PS se trouve respectivement chacune des deux parties MG et MD de l'unité de mémoire UME Le bus B 2 est disposé dans la partie supérieure du fond de panier FP, aux figures 3 A et 4, alors que le bus Bl est disposé dans sa partie inférieure. Le fond de panier FP est montré, sur ces figures, comprenant notamment, dans sa partie supérieure et de gauche à droite, 6 connecteurs femelles, 102 à 107, et dans sa partie inférieure de droite à gauche 6 connecteurs femelles 108 à 113 (à la figure 3 A on ne voit que le connecteur 108) Les connecteurs 102 à 107 sont reliés électriquement au bus Bz alors que les connecteurs 108 à 113 le sont au bus Bi Ces connecteurs sont des modèles à 96 broches ( 3 rangées parallèles de 32 broches) conformes aux normes définies par l'International Electromechanical Commission, sous la référence 603-2 IEEC 096 Il est clair que les connecteurs mâles correspondant à chacun de ces connecteurs femelles sont définis par la même norme Le plan de symétrie PS passe entre les connecteurs 104 et 105, 110 et 111. L'unité de disques électroniques DEI, est connectée aux deux bus B 2 et Bl par l'intermédiaire des deux connecteurs mâles 202 et 213 correspondant aux connecteurs femelles 102 et 113 des mêmes bus Seule la carte-mère il est connectée aux deux bus B 2 et Bi C'est donc elle qui porte les deux connecteurs 202 et 213 Les deux cartes-filles, ainsi qu'il a été dit plus haut sont connectées entre elles par les moyens de connexion 15 et la carte-fille 12 est connectée à la carte- mère 11 par l'intermédiaire des moyens de connexion 14. Les moyens de connexion 14, 15, 24, 25 sont constitués par l'association de connecteurs mâle et femelle 160 points, chaque carte-fille portant sur chacune de ses faces respectivement un connecteur mâle et un connecteur femelle. L'écartement nécessaire à l'ensemble carte-mère il et cartes- filles 12-13 est égal au double de l'écartement normalisé entre deux cartes voisines connectées directement aux deux bus Bl et B 2, soit 2 x 20,32 mm = 40,64 mm. Les cartes-filles ne comportent pas de connecteur permettant de les relier directement aux deux bus B 2 et Bi Les connecteurs mâles 202 à 207, et 208 à 213 sont de même type à savoir le type Pl normalisé par la norme IEEE 1296 précitée. L'unité à disques DEI 2, dont on n'a représenté que la carte- mère 21 est connectée aux bus B 2 et Bt par l'intermédiaire des connecteurs mâles 207 et 208 et femelles 107 et 108 Les deux cartesfilles 22 et 23 qui ne sont pas représentées aux figures 3 A et 4 sont en fait disposées à la gauche de la carte-mère 21, dans l'espace situé entre les connecteurs 106 et 107 Le processeur PRI, également non représenté pour rendre plus claires les figures 3 A et 4 est en fait connecté aux connecteurs 104 et 111 et est donc situé entre le processeur PR 2 et la carte-fille 13, dans la partie gauche MG. La carte-mère 11 est reliée à la liaison Li par exemple par l'intermédiaire du connecteur 50 points 100 (norme ANSI) Le connecteur 100 est monté sur la partie arrière de la carte 11, (opposée à la partie de cette carte qui comporte les connecteurs la reliant aux bus Bl et B 2) De même, la liaison L 2 est connectée au processeur PR 2 par l'intermédiaire du connecteur 101 identique à 100 et disposé sur la carte correspondante de la même manière, sur la partie arrière de celle-ci. La figure 3 B montre un mode de réalisation du connecteur Ci permettant de relier ensemble les deux liaisons Li et L 2 CI est par exemple un connecteur mâle venant s'insérer dans un connecteur femelle correspondant situé sur la partie arrière du boîtier contenant la mémoire à disques de sauvegarde MDSî. Le connecteur C 1 est montré dans sa partie située à l'intérieur d'un boîtier de connexion (non représenté) Un tel connecteur Ci comprend un circuit imprimé CII, ayant une forme carrée ou rectangulaire, deux barrettes auto-dénudantes B Ai et BA 2, parallèles l'une à l'autre, soudées sur CI,, par exemple du type 8603 de la Société SOURIAU, et un connecteur C Ni, par exemple de type sub D (par exemple fabriqué par les Sociétés 3 M, AMP, ANSLEY, etc). Les extrémités des 50 fils des paires torsadées constituant respectivement les liaisons Li et L 2 sont insérées dans les barrettes BA, et BA 2 Il est clair que c'est le circuit imprimé lui-même, par l'intermédiaire de ses conducteurs internes qui assure la liaison électrique entre les extrémités des 50 fils constituant les câbles 11 et 12 et les 50 points que possède le connecteur CN 1, lequel est soudé sur l'une des extrémités du circuit imprimé C Ii Ainsi qu'on peut le voir sur la figure 3 B, la longueur du connecteur C Nt est égale à la dimension du côté du circuit imprimé CI 1, dans le cas o celui-ci est de forme carrée et à la largeur de celui- ci s'il est de forme rectangulaire Les deux barrettes auto- dénudantes BA, et BA 2 sont disposées sur le côté du circuit imprimé perpendiculairement à la longueur du connecteur CNî. Autrement dit, les deux barrettes auto-dénudantes sont parallèles aux côtés du carré constituant le circuit imprimé CI, qui sont horizontaux sur la figure 3 B. Il est clair que l'ensemble des connecteurs femelles 102 à 107 d'une part, 108 à 113 d'autre part ont des axes de symétrie parallèles entre eux et parallèles à la longueur du fond de panier FP Par ailleurs, tout connecteur de l'ensemble 102 à 107 et tout connecteur correspondant de l'ensemble 108 à 113 ont même axe de symétrie vertical parallèle à la petite dimension du fond de panier (largeur du rectangle constituant celui-ci) Il est clair que ces dispositions relatives des connecteurs de chacun des deux ensembles 102 à 107, 108 à 113 est indispensable pour permettre une connexion correcte des différentes cartes 11, 12, 13, 21, 22, 23, PR, et PR 2 à l'intérieur du panier PA. L'ensemble des cartes situées dans la partie MD de l'unité UME est vu du côté des cartes qui comprend les composants intégrés de celles-ci, alors que l'ensemble des cartes situées dans la partie MG est vu du côté opposé à celui contenant les composants intégrés, c'est-à-dire du côté soudures Ceci est dû au fait que les cartes situées dans la partie MD sont montées à l'envers des cartes situées dans la partie MG Ainsi, les cartes 11, 12, 13, PR, sont-elles respectivement symétriques des cartes 21, 22, 23, PR 2 par rapport au plan de symétrie PS et par rapport au centre de symétrie O du fond de panier FP. La disposition relative des cartes des parties MD et MG fait qu'il est impossible d'insérer une carte dans le mauvais sens On ne peut donc insérer qu'une carte telle que 21 dans la partie MG et telle que 11 dans la partie MD Ceci est dû à la disposition des connecteurs sur les cartes En effet, si l'on regarde le fond de panier, on voit que les connecteurs des cartes situées dans la partie MD sont situés à droite des cartes alors que les connecteurs des cartes situées dans la partie MG sont situés à gauche des cartes L'insertion d'une carte devant aller normalement dans la partie MD, à l'intérieur de MG et réciproquement, aurait donc pour résultat que les connecteurs de celles-ci buteraient sur les connecteurs d'une carte voisine et qu'on ne pourrait insérer la carte plus profondément dans le panier, rendant ainsi impossible la connexion. On considère la figure 5 A. La carte-mère 11 comprend notamment, une interface IB, de communication avec le bus Bi, une interface de communication IB 2 avec le bus Bz, et un contrôleur CN Ti de l'unité de disques électroniques DE Ii, ces différents éléments à savoir IB 1 et IB 2, CN Ti échangeant des informations par l'intermédiaire du bus interne Bl de la carte-mère 11. La carte-fille 12, qui constitue un premier plan mémoire comporte une pluralité de colonnes de mémoires RAM par exemple, à savoir les colonnes 12 Ri, 12 RJ, 12 Rn. De même, la carte-fille 13 qui constitue un second plan mémoire de l'unité de disques électroniques DE Il comprend une pluralité de colonnes de mémoires semi-conductrices RAM, à savoir 13 Ri, 13 Rj, 13 Rn La structure interne des cartes 12 et 13 est identique à celle décrite pour la carte 3 de la figure 1. Le processeur central PR 2 comprend deux interfaces de communication respectivement avec les bus Bl et Bz, à savoir IB 3 et IB 4, un bus de communication BI 2 et une unité centrale UC 2. Ainsi, on peut voir que l'unité de disques électroniques DE Il est accessible par l'unité centrale du processeur PR 2. Les interfaces I Bi, I Bz, IB 3, IB 4 sont de même type et constituées selon la norme IEEE 1296 par un coprocesseur, par exemple de type VL 82 c 389 (fabriqué par la Société INTEL) communiquant par mode message avec les autres éléments constitutifs fonctionnels de l'unité de mémoire électronique UME et le système hôte H. Lorsque le système hôte H ou le processeur PR 2 désire inscrire des informations dans l'unité de disques électroniques DE Ii, les informations transitent par l'un des deux bus Bl ou B 2, passent par l'interface entre I Bi (IB 2) avant d'être transmises au contrôleur CN Ti Celui-ci, en fonction des endroits disponibles dans les plans mémoires des cartes-filles 12 et 13, y inscrit les informations Dans le même temps, il envoie ces mêmes informations sur la mémoire à disques de sauvegarde MDSî via les connecteurs 100 et Ci et la liaison Li Ces mêmes informations sont donc inscrites sur une ou plusieurs pistes circulaires de l'un des disques magnétiques de cette mémoire Il est clair que l'écriture des informations dans les plans mémoire des cartes-filles 12 et 13 d'une part et sur l'une des pistes de l'un des disques de la mémoire à disque de sauvegarde MDS n'a pas lieu exactement au même instant puisque le temps d'accès aux mémoires semi- conductrices et aux disques rotatifs n'est pas le même Par conséquent, ces informations seront écrites sur l'un des disques magnétiques de la mémoire à disques de sauvegarde MDSî avec un certain retard dû au temps d'accès plus grand, par rapport au moment o ces informations sont écrites dans les plans mémoire des cartes-filles 12 et 13. Il est clair que ce qui vient d'être décrit ci-dessus pour l'unité DE Ii est également valable pour l'unité DEI 2. En ce qui concerne la lecture des informations, elle s'effectue directement dans les plans mémoire des cartes- filles 12 et 13 avec des temps d'accès extrêmement courts, de l'ordre de quelques dixièmes de millisecondes, sous le contrôle du contrôleur CNT,. La figure 5 b montre sous quelle forme sont enregistrées les données dans les cartes 12 et 13 Les données sont divisées en plusieurs blocs ou secteurs Si, Si, Sk contenant le même nombre d'octets Dans tout secteur Sî, on trouve à écrire successivement (ou lire) un préambule H Ej (Header, en anglais), un bloc de données DOJ, et un postambule I Ci. L'ensemble des informations d'un secteur est inscrit dans des emplacements mémoires dont les adresses se suivent, par exemple d'une unité Ainsi, par exemple, un secteur Si, sera écrit aux adresses 301, 302, 350, le secteur Si aux adresses 351 à 400, etc Le préambule contient les adresses de début et de fin de l'enregistrement du secteur Si et le postambule des informations de vérification de l'intégrité des données pour vérifier si tous les octets du secteur Sî enregistrés sont corrects. Les données sont écrites sous un format de 39 bits, soit 32 bits utiles répartis en 4 octets ajoutés à 7 bits ECC (Error Corrector Code) de correction d'erreurs (ce mode de correction d'erreurs est conventionnellement utilisé dans les mémoires RAM dynamiques) A chaque adresse d'une mémoire RAM, on écrira donc 39 bits Par suite, les bus BDA 3 et BDA 4 des cartes-filles 12 et 13 qui transportent les informations provenant de ou allant vers celles-ci (bus qui jouent un rôle analogue au bus BDA de la figure 1) se composent en fait d'un bus de données sur 39 bits et d'un bus d'adresse. Les informations de vérification de l'intégrité des données du postambule sont communément appelées CKS, (check sum en anglais) et représentent la somme mathématique logique de tous les mots de 32 octets contenus dans la partie D Oi du secteur Si A la lecture, la somme des octets lus dans D Oi est recalculée (soit par le contrôleur CNTî, soit par le système hôte par exemple) et comparée à la valeur lue de CKS. Cette organisation d'écriture des informations par secteur, et la répartition de celles-ci à l'intérieur des secteurs (préambule, données, postambule avec CKS) est calquée sur l'organisation des informations à l'intérieur des pistes magnétiques circulaires des disques rotatifs d'une mémoire à disques conventionnelle: ceci permet d'écrire et de lire les informations avec la sécurité la plus grande possible (on dit encore: ceci permet de sécuriser l'ensemble des données): 1/ par protection contre les erreurs de contenu des données, ce qui est dû à la présence des 7 bits de correction d'erreur ECC accompagnant 4 octets. 2/ par protection contre les erreurs d'adressage: par vérification à la lecture du préambule (qui contient les adresses de début et de fin d'enregistrement du secteur considéré). par vérification à la lecture du contenu du postambule. Dans le cas d'une commande d'écriture d'informations dans les plans mémoire des cartes 12 et 13, l'acquittement par le contrôleur CN Ti d'une commande d'écriture vers le système hôte H (vers le processeur central) peut s'effectuer de deux manières: lorsque l'enregistrement des informations a été effectué dans le plan mémoire correspondant, sans attendre que celles-ci aient été complètement enregistrées sur l'un des disques magnétiques de la mémoire à disques de sauvegarde MDS. lorsque l'enregistrement des données est non seulement effectué dans les plans mémoire des cartes 12 et 13 mais également sur l'un des disques magnétiques de la mémoire de sauvegarde MD Si: la perte de performance du point de vue temps d'accès n'est pas aussi importante que l'on peut le penser car le disque magnétique n'est utilisé que pour les opérations d'écriture, ce qui ne représente en moyenne que à 40 % des opérations d'entrée/sortie de l'unité de mémoire électronique UME. Ainsi, quel que soit le système d'acquittement utilisé, on met à jour systématiquement, lors de chaque opération d'écriture, l'inscription des informations alors écrites dans les plans mémoire sur la mémoire à disques de sauvegarde Ce système présente de bien meilleures garanties de sécurisation des données que celui fréquemment employé dans la pratique courante, à savoir l'écriture des informations dans la mémoire à disques de sauvegarde uniquement dans le cas de coupures d'alimentation électriques: on rappelle que ce mode de sauvegarde est utilisé lorsque l'on remédie au problème de la volatilité des données dû à l'utilisation de mémoires semi-conductrices de type RAM en reliant celles-ci à un ensemble de batteries (Ce qui est le cas pour les mémoires électroniques selon l'Art Antérieur précitées). L'autre avantage du sous-système de mémoire de masse UME selon l'invention est de pouvoir constituer une sécurisation supplémentaire: en effet, la mémoire à disques magnétiques spécifique de sauvegarde est accessible également par le processeur PR 2 grâce à la liaison Lz Cet accès à la mémoire de sauvegarde MD St n'est utilisé qu'en cas de panne de la carte-mère 11, ou en cas de panne totale ou partielle du plan mémoire des cartes-filles 12 et 13 On voit donc qu'en cas de panne totale du contrôleur CN Ti ou de coupures de la tension d'alimentation de celui- ci, l'accès par le processeur P Rz permet au système hôte H l'accès aux données normalement effectué par le contrôleur CN Ti, même si dans ce cas les performances sont dégradées du point de vue temps d'accès. On voit que les avantages de l'invention sont donc une grande disponibilité due au double accès aux données contenues dans chacune des unités de disques électroniques DE Ii et DEI? par les deux bus Bl et B 2, et d'autre part une grande sécurisation des données due d'une part à la présence de la mémoire à disques de sauvegarde accessible aussi bien par CNT 1 que par PR 2, (cette mémoire de sauvegarde est donc également double accès) et d'autre part à l'organisation d'écriture des informations dans les mémoires RAM calquée sur celle des mémoires à disques rotatifs. Par ailleurs, l'unité de mémoire électronique selon l'invention présente de grands avantages dus à son faible encombrement, à son temps d'accès très faible, et à son moindre coût par rapport aux unités de mémoires électroniques selon l'art antérieur. on considère la figure 6 qui représente un autre exemple de réalisation d'une unité de mémoire électronique UME selon l'invention. Cette unité est représentée avec son fond de panier F Pi, lequel comprend deux bus de type parallèle Multibus II, Bl et B 2, disposés respectivement dans la partie inférieure et dans la partie supérieure du fond de panier, parallèles l'un à l'autre et décalés l'un par rapport à l'autre de telle manière qu'ils présentent une zone de recouvrement commune ZC comportant, dans l'exemple de réalisation décrit ici, 16 connecteurs, et deux zones ZA et ZB comportant deux connecteurs Le fond de panier F Pl porte, dans le prolongement du bus B 2, deux connecteurs 301 et 302, par exemple identiques aux connecteurs du bus Bz ( 102 à 107, voir figure 3 A) et ayant le même écartement De la même façon le fond de panier F Pl porte dans le prolongement du bus Bl deux connecteurs 401 et 402 identiques au connecteur du bus Bl ayant le même écartement De la sorte, le nombre total de connecteur du fond de panier F Pl est de 20. On a représenté à la figure 6 l'unité de disques électroniques DEI 1 comprenant la carte-mère 11 et les cartes- filles 12 et 13, les moyens de connexion 14 et 15, et les connecteurs 202 et 213, disposés dans la partie gauche MG de l'unité UME, le processeur P Ri, disposé également dans cette partie gauche MG et connecté aux deux bus Bz et Bl par l'intermédiaire des connecteurs 204 et 211 On a également représenté le processeur PR 2 disposé dans la partie droite MD et connecté aux bus B 2 et Bl par l'intermédiaire des connecteurs 205 et 210 Le processeur PR 2 est représenté muni de son connecteur 101 permettant de le relier à une liaison de type SCSI 50 points paire torsadée De même, le processeur P Ri est représenté avec son connecteur 201, identique à 101. Le fond de panier F Pl comporte en outre deux bus Ba et B 4 de type SCSI, c'est-à-dire comprenant 50 points, c'est-à-dire véhiculant 50 signaux (il s'agit donc ici de bus disposés sur le circuit imprimé), de même longueur et permettant de connecter les différents éléments composant l'unité de mémoire électronique UME à des mémoires à disques de sauvegarde Le processeur PR 2 est, connecté par l'intermédiaire d'une liaison différentielle filaire SCSI, 50 points, L 5, au connecteur 101 et au bus B 4 (la liaison L 5 est évidemment supposée ici munie en ses deux extrémités de connecteur 50 points permettant de la relier au bus B 4 et au connecteur 101). De même, le processeur principal P Ri est-il relié par l'intermédiaire de la liaison de type SCSI L 6 au bus B 3 et au connecteur 201 L'unité du disque électronique DEI, est connectée au bus B 4 par l'intermédiaire du connecteur 102. Dans une forme de réalisation préférée de l'unité de mémoire électronique UME selon l'invention montrée à la figure 6, on peut disposer de part et d'autre du fond de panier FP 1, quatre emplacements pour des mémoires à disques rotatifs 3 pouces 1/2 enfichables, ces mémoires à disques étant de plus en plus répandues sur le marché A gauche du fond de panier FPî, on trouve les quatre emplacements 500 à 503 pouvant recevoir quatre mémoires à disques 3 pouces 1/2, alors qu'à droite de ce même fond de panier, on trouve les quatre emplacements 600 à 603. Le bus B 4 est relié à l'emplacement 501 par l'intermédiaire d'une liaison 50 points L 7 alors que le bus B 3 est relié à l'emplacement 600 par une liaison 50 points Li, Lorsque les emplacements 500 à 503 d'une part, 600 à 603 d'autre part sont munis de leurs mémoires à disques 3 pouces 1/2, celles- ci sont reliées par l'intermédiaire de liaison 50 points, telle que L 8 entre les emplacements 501 et 500, L 9 entre 500 et 503, Lto entre 503 et 502 d'une part et d'autre part LI 2 entre 600 et 601, Li 3 entre 601 et 602, L 14 entre 602 et 603. Les connecteurs permettant de relier les différentes liaisons 17 à Lio d'une part, L, à L 14 d'autre part aux différentes mémoires à disques 3 pouces 1/2 sont des connecteurs tel que celui montré à la figure 3 B. Les mémoires à disques 3 pouces 1/2 que l'on peut disposer aux emplacements 500 à 503 et 600 à 603 peuvent constituer des mémoires à disques de sauvegarde, soit pour la seule unité à disque électronique DEI 1, en ce qui concerne les mémoires à disques disposées aux emplacements 500 à 503, soit pour la seule unité de disque électronique DEI 2 pour les unités de mémoires à disques disposées aux emplacements 600 à 603, soit encore des mémoires à disques de sauvegarde pour les différentes unités à disques électroniques connectées dans la partie gauche MG, pour les emplacements 500 à 503, ou les unités à disques électroniques disposées dans la partie droite MD, pour les emplacements 600 à 603. Il est clair que l'unité UME représentée à la figure 6 présente les même avantages que celle représentée aux figures précédentes, elle est de plus beaucoup plus compacte au point de vue encombrement et ses performances au point de vue temps d'accès sont encore améliorées. 1 Unité de mémoire de masse électronique sécurisée, dont les différents éléments sont constitués d'une pluralité de cartes formées chacune de circuits imprimés portant une pluralité de mémoires à semi-conducteurs, reliées à au moins un contrôleur de périphériques (Bi, Bz). 2 Unité de mémoire selon la revendication 1, caractérisée en ce que les deux bus (BUS,, BU Sz) sont identiques et parallèles l'un à l'autre et présentent entre eux une zone de recouvrement (ZC) sur laquelle sont connectées la carte-mère ( 11, 21) de l'unité et le processeur central. 3 Unité de mémoire selon la revendication 2 caractérisée en ce que la zone de recouvrement (ZC) est divisée en deux parties (MG, MD) pouvant recevoir au moins chacune une unité de disques électroniques (DE Ii, DEI 2) et alimentée en énergie électrique par deux alimentations indépendantes l'une de l'autre (Ai, A 2). 4 Unité de mémoire électronique suivant l'une des revendications 1, 2, 3 caractérisée en ce qu'elle comprend au moins une unité de mémoire à disques de sauvegarde (MD 51, MD 52) connectée au contrôleur (CNTî, CNT 2) de l'unité de disque électronique et au processeur central (PR z, P Ri), comprenant des informations strictement identiques à celles qui sont écrites dans les plans mémoire des cartes-filles. Unité de mémoire selon les revendications 1 à 3, dont la structure physique est un panier (PA) à cartes logiques comportant un fond de panier (FP) de forme sensiblement rectangulaire ayant un centre de symétrie O et un plan de symétrie (PS) perpendiculaire au plan du fond de panier et à sa grande dimension, caractérisée en ce que le fond de panier (FP) porte le premier et le second bus (BU Si, BU Sz) et comprend une première rangée de connecteurs ( 102 à 107) du premier bus (Bi) ayant tous un même premier axe de symétrie parallèle à la grande dimension du fond de panier, et une seconde rangée de connecteurs ( 108 à 113) du second bus (B 2) ayant un second axe de symétrie parallèle au premier, les connecteurs de la première et de la seconde rangée étant alignés deux à deux selon une même ligne parallèle à la largeur du fond de panier. 6 Unité de mémoire électronique suivant la revendication 4, caractérisée en ce que l'organisation de la répartition des informations, tant à l'intérieur des plans mémoire des cartes-filles ( 12, 13) qu'à l'intérieur des pistes circulaires des disques rotatifs de la mémoire de sauvegarde est faite sous forme d'une pluralité de secteurs (Si, Sj) distincts comprenant chacun un préambule (H Ei, H Ej) contenant l'adresse de début et de fin du secteur, une partie centrale (D Oi, DO;) contenant les données proprement dites et un postambule (I Ci, ICI) contenant des informations (CKS) de vérification de l'intégrité des données. 7 Unité de mémoire électronique selon la revendication 6 caractérisée en ce que, à l'intérieur des plans mémoire, les données sont écrites, à chaque adresse, sur 4 octets et 7 bits de correction d'erreur (ECC) soit 39 bits. 8 Unité de mémoire selon la revendication 5 caractérisée en ce que elle comporte en outre, au moins un bus 50 voies de type SCSI, disposé entre les deux bus de type parallèle de manière à pouvoir y connecter la cartemère de l'unité à disques électroniques et relié par une liaison de type SCSI au processeur principal, ce dernier bus (B 4, B 3) étant par ailleurs relié par une liaison de type SCSI à au moins une unité à disques de sauvegarde (MD Si) - 9 Unité de mémoire selon la revendication 8 caractérisée en ce qu'elle comporte de part et d'autre du fond de panier (FP) des emplacements pour mémoires à disques 3 pouces 1/2 - tw 2655464 enfichables reliées entre elles par des liaisons de type SCSI et d'autre part par une liaison de même type au bus de type SCSI (B 4). 10 Système informatique, caractérisé en ce qu'il comporte une unité de mémoire selon l'une des revendications 1 à 9.