Brevet FR2658370A1 — publié le 19910816

DOXJBLEUR DE FREUENE D'Ho LOGE La présbnte invention coxncrne la gérnration de signaux d'horloge complementaires à phases non-recouvrantes et à la fréquence double d'un signal d'horloge d'entrée. Avant de décrire la présente invention on va rappeler le foncticrra Lnt d'un générrateur d'horloge à phases non-recou- vrantes comprenant une bascule à portes NON ET, appelée ci-après bascule NAND OQ notera que oette bascule se distingue d'une bascule RS classique réalisée à partir de portes NON ou. La figure 1 A représente schématiquement une bascule NAND 1 comprenant deux bornes d'entrée El et E 2 et deux sorties complémentaires Q* et Q Cette bascule comprend deux portes NON ET A 1 et A 2 La porte Al est Conrectée par sa première entrée à la borne El et par sa deuxième entrée à la sortie Q de la porte A 2 La porte A 2 est onee par sa première entrée à la borne E 2 et par sa deuxième entrée à la sortie Q* de la porte A 1 Les entrées E 1 et E 2 reçoivent respectivement un signal d'horloge CLK et le signal complémentaire CIK*. La figure l B représente l'allure des signaux aux entrées et aux sorties Si l'on part d'un état o l'horloge d'entrée CLK est basse, CLK* est haut, Q* est haut et Q est bas Quard CLK* passe à niveau bas, la porte NON ET A 2 change d'état et le signal Q passe à haut niveau apres un retard dépen- dant de la structure de la porte A 1 Ce basculement de la sortie Q provoque le basculiment de la porte A 1 et le signal Q* passe à bas niveau apres un deuxième retard. On notera, oemme cela est connu dans la technique, que le retard apporte par un basculement haut/bas tel que celui subi par la sortie Q* peut être différent du retard lié à un bascu- lement bas/haut tel que celui subi par la sortie Q. Ensuite, quarnd le signal CLK* passe à haut niveau, c'est le passage à bas niveau du signal CLK qui provoque le bas- culement de la porte A 1 et le passage à haut niveau de la sortie Q* après le premier retard, tandis que la porte A 2 bascule ensuite après le deuxième retard pour faire passer à niveau bas la sortie Q On obtient donc bien des signaux Q et Q* de même période que les signaux d'horloge d'entrée CLK et CLK* mais les phases pendant lesquelles ces signaux Q et Q* se trouvent à niveau bas ne se reoeuvrent pas On dit que l'on a généré des signaux d'horloge à phases basses ncr-reoeuvrantes. Un objet de la présente invention est de prévoir un circuit particulièrement simple et complètement intégrable permettant à partir d'un signal d'horloge d'entrée de fournir des signaux d'horloge complémentaires à fréquence double et à phases non-recouvrantes. Un autre objet de la présente invention est de prévoir un circuit simple et intégrable permettant de fournir à partir d'un signal d'horloge d'entrée, d'une part des signaux d'horloge à la même fréquence à phases nonreoouvrantes et d'autre part des signaux d'horloge à fréquenre double à phases non-reoouvrantes, une relation de phase déterminée étant établie entre les signaux à fréquerxe simple et à fréquence double. Pour atteindre ces objets, la présente invention prévoit un circuit de génération de signaux d'horloge complémen- taires à phases non-reoeuvrantes et à fréquence double à partir d'un signal d'horloge d'entrée, comprenant une bascule NAND à portes NON ET et à sorties complémentaires sur lesquelles sont disponibles les signaux à fréquence double; une bascule de type D recevant sur son entrée d'horloge l'une des sorties de la bascule NAND et dont la sortie est couplée à son entrée de données par un inverseur; et deux portes OU Exclusif recevant sur leurs premières entrées respectivement le signal d'horloge d'entrée et son complément et sur leur deuxime entrée la sortie de la bascule de type D et dont les sorties sont respectivement coxnectées aux entrées de la bascule NAND. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faites en relation avec les figures jointes parmi lesquelles: la figure 1 A, précédemnent décrite, représente une bascule NAND permettant la génération de signaux d'horloge complémentaires à phases basses nonreoouvrantes; la figure l B illustre les signaux apparaissant aux entrées et aux sorties du circuit de la figure l A; la figure 2 A reprsente un circuit doubleur de fré- quence d'horloge à phases basses non-reouvrantes selon la présente invention; la figure 2 B illustre des signaux apparaissant en différents points du circuit de la figure 2 A; la figure 3 A représente un circuit de fourniture de signaux d'horloge à fréquence simple et à fréquence double, chacune de ces horloges étant à phases non-reouvrantes et une synchronisation étant assurée entre les signaux à fréquence simple et double; et La figure 3 B illustre des signaux apparaissant en divers points du circuit de la figure 3 A. Dans la plupart des figures cijointes, on a représenté les signaux comme parfaitement rectanrllmair Ps En fait, l'hcmme de l'art notera que chacun de ces signaux présente une certaine pente lors des transitions d'état haut à état bas et inverse ent. La figure 2 A représente un doubleur de fréquence selon la présente invention Ce doubleur de fréquence comprend une bascule NAND 2 et une bascule de type D 3 La bascule 2 est constituée de la façon illustrée en figure 1 A La sortie Q* de la bascule 2 est connectée à l'entrée d'horloge H de la bascule de type D 3 par l 'inteimdiaire d'un inverseur Il La sortie de dnneées QD de la bascule 3 est reliée à son entrée de données D par l'intermédiaire d'un inverseur 12 La sortie QD est égale- ment reliée aux deuxièmes entrées de portes OU Exclusif X 01 et X 02 dont les premières entrées reçoivent respectivement des signaux d'horloge d'entrée CLK* et CLK La sortie de la porte X 01 est reliée à l'entrée El de la bascule 2 et la sortie de la porte XD 2 est reliée à l'entrée E 2 de oette bascule. Le fcrmtionrnment de ce circuit va être expliqué en relation avec la figure 2 B On part d'un état initial dans lequel le signal CLK est à niveau bas, le signal CLK* haut, l'entrée El basse, l'entrée E 2 haute, la sortie Q* haute, la sortie Q basse et la sortie QD haute Comme dans le cas de la figure l B, le passage à niveau bas de l'entrée E 2 provoque après un prnemier retard le passage à niveau haut de la sortie Q puis après un deuxième retard le passage à niveau bas de la sortie Q* Ce passage à niveau bas de la sortie Q* amène la bascule de type D à fournir sur sa sortie QD l'état oerrespcrdant au signal sur son entrée D, c'est-à- dire que, après un troisième retard, qui dépend du temps de transfert de la bascule D, la sortie QD passe de niveau haut à niveau bas Si l'on suppose que les portes XOU Exclusif XO 1 et X 02 n'introduisent aucun retard, oeci entraîne une commutation des entrées E 1 et E 2 Alors, de la même façon que cela a été décrit en relation avec la figure l B, le passage à bas niveau de l'entrée E 1 provoque après le prnemier retard un passage à niveau haut de la sortie Q* puis un passage à niveau bas de la sortie Q La oemmutation suivante est associée au chanearent d'état des signaux CLK et CLK*. On a donc obtenu des signaux d'horloge Q* et Q à phases basses nonrecouvrantes et à fréquence double de la fréquece d'horloge CLK. On a représenté les transitions inter I Miaires des signaux El et E 2 au milieu des intervalles d'horloge Ceci n'est pas réellement le cas car, comme cela a été indiqué, ces transi- tions intermédiairps résultent de la somme de 3 retards. Un avantage de la présente invention réside dans le fait que les diverses bascules utilisées sont toutes réalisées selon la même technologie sur un même circuit intégré Il se produira donc une auto-régulation du système quand les ccnditions extérieures (temerature,) ou les ocnditicos de fabrication varient En particulier, la durée du passage à bas niveau du signal Q* qui dépend essentiellement du temps de transfert de la bascule D sera N rcessairment suffisante pour la comnade d'autres circuits de mome type. On notera qu'une autre façon de décrire le circuit ci-dessus, consiste à remarquer que le signal QD est un signal présentant un retard de phase par rapport au signal CLK Il est connu dans l'art antérieur d'obtenir des signaux à fréuenxe double par combinaison d'un signal d'horloge et de ce même signal d'horloge déphasé Toutefois, les circuits de l'art antérieur impliquent l'utilisation de circuits de retard qui sont complexes à fabriquer et qui nécessitent génrralement des cxmposants externes à un circuit intégré tels que des capacités de fortes valeurs La solution selon la présente invention permet d'obtenir le même résultat avec un montage particulièrement simple, occupant peu de surface sur un circuit intégré, pour lequel aucun ccmposant externe n'est néoessaire et qui est autoregulé vis-à- vis des variations de technologie et d'en'virorment. La figure 3 A illustre un autre aspect de la présente invention selon lequel on cherche à obtenir des signaux à une première fréquence et à la fréquence double, chacun de oes signaux étant à phases non-reoouvrantes, et les signaux à fré- quenoe double présentant un décalage de phase donnc par rapport aux signaux à fréquenre simple, par exemple pour l'un de leurs fronts montants ou l'un de leurs fronts descendants. Par exemple, dans le cadre d'une application à un système de traitement de doeiées, on souhaite parfois convertir des mots de dafi-nition dcnnée, par exemple des mots de 8 bits, en des mots de définition double, par exemple des mots de 16 bits, pour effectuer des calculs rapides et précis puis garder ensuite les 8 bits les plus significatifs du mot de 16 bits Il convient alors d'écrire dans des registres décalés à freuexoe double à partir de registres décalés à fréquence simple Pour cela, il faut que le front montant de la première impulsion à fréquence double arrive avant le front descendxant de la deuxième impulsion à fréquence simple Inversement, si l'on veut un bon fonction- nement en écriture dans un registre à fréquence simple par le contenu d'un registre à fréquence double, il faut que le front montant de la première impulsion à fréquence simple arrive avant le front descendant de la deuxième impulsion à fréquence double. Pour atteindre un tel résultat, on peut associer un générateur d'impulsions d'horloge complémentaires à fréquence simple sans recouvrement de phase tel que celui de la figure l A à un générateur d'impulsions d'horloge complémentaires à fréquence double sans reoeuvraient de phase tel que celui de la figure 2 A de la facon illustrée en figure 3 A, en rajoutant une cndition de validation supplémentaire sur l'une des portes NON ET de chacune des bascules NAND 1 et 2 Cette condition supplémentaire est imposée de la façon illustrée dans la figure par des portes OU 01 et 02 donct une entrée reçoit la sortie QD de la bascule 3 La sortie de chaque porte OU est appliquée à l'entrée de celle des portes NON ET dont la sortie doit être asservie et chaque porte COU reçoit sur sa deuxième entrée la sortie de la porte NON ET de l'autre bascule sur laquelle on veut obtenir l'asservissement. La figure 3 B illustre l'allure de signaux obtenus avec le circuit de la figure 3 A Q 1 et Qi* désignent les sorties de la bascule 1 et Q 2 et Q 2 * les sorties de la bascule 2 On notera que ces sorties sont sans recouvrement à niveau bas et l'on obtient les relations de phases mutuelles souhaitées. On notera également dans la figure 3 A que la bascule 3 de type D est munie d'une entrée de remise à zéro R sur laquelle est appliqué un signal S/D (simple frégqene/double fréquence). Si ce signal S/D ne valide pas l'entrée de remise à zéro de la bascule 3, le fnctionnement est tel que décrit précédeauent Si ce signal S/D applique en permanrece un signal de remise à zéro à la bascule 3, 1 'état de la sortie QD ne varie pas et oa notera qu'alors la bascule 2 fournit des signaux à fréenceie simple et à phases non-reoouvrantes comme la bascule 1 Ce montage permet d'obtenir deux couples de signaux à fréquence simple sans reou- vrement de phase et avec une relation de phase déteriniée entre chacun des couples. REVENDICATIONS 1 Circuit de g 5 r Tration de signaux d' horloge complé- mentaires à phases non-recouvrantes et à fréquence double à par- tir d'un signal d'horloge d'entrée, cxiprenant une bascule NAND ( 2) à portes NON ET et à sorties ccrplémentaires sur lesquelles sont dispoelxxibles les signaux à fréquence double, caratérisé en ce qu'il conprend en outre: une bascule de type D ( 3) recevant sur son entrée d'horloge (H) l'une des sorties de la bascule NAND et dont la sortie (QD) est couplée à son entrée de données (D) par un irnverseur (I 2); et deux portes OU E Dclusif (X 01, X 02) recevant sur leurs premières entrées respectivement le signal d'horlocge d'entrée et son ccmplément et sur leur deuxième entrée la sortie de la bas- cule de type D et dont les sorties sont respectivement cenexctées aux entrées (El et E 2) de la bascule NAND. 2 Circuit de génrration de signaux d'horloge complé- mentaires (Q 2, Q 2 *) à phases nrn-rexouvrantes et à fréquence double d'un signal d'horloge d'entrée, oes signaux d'horloge à fréquer double présentant une relation de phase déterrirée par rapport à des signaux d'horloge complémentaires (Q 1, Qi*) à phases non-re-ouvrantes à la fréquence d'entrée, caractérisé en oe qu'il comnprend: un circuit doubleur selon la revendication 1, un circuit classique à bascule NAND de génération de signaux d'horloge complémentaires à phases non-renuvrantes, et des moyens ( 01, 02) de validation de l'une des entrées de chacune des bascules NAND pour valider oette entrée quarnd l'une des sorties de l'autre bascule NAND a co Tmuté. 3 Circuit selon 1 'une quelconque des revendications 1 ou 2, caractérisé en oe que les bascules NAND ( 1, 2) sont oonsti- tuées de sorte que les oammutations d'un état haut à un état bas ne présentent pas le même retard que les commutations d'un état bas à un état haut.