Brevet FR2656964A1 — publié le 19910712

DOUBLEUR/DIVISEUR D'UN FIUX DE BITS SERIE La présente invention oncerne un dispositif permet- tant, à partir d'un flux de bits série arrivant à une première fréquence d'horloge, de transformer chaque mot contenu dans ce flux de bits en un mot dont les bits arrivent à une fréquence double, la durée restante étant occupée par des bits de remrplis- sage Inversement, le dispositif selon la présente invention permet à partir d'un flux de bits arrivant à une fréquence donnée, de sélectionner la moitié de ces bits et de les trans- mettr Le à fréquence moitié. La figure 1 illustre la fonction que doit réaliser un doubleur dans le cas de mots de 8 bits Etant donrné un mot DF faisant partie d'un flux de mots sucoessifs, et dans lequel chaque bit d O d 7 arrive à la fréquene d'une horloge F, on veut obtenir un mot D 2 F comprenant deux fois plus de bits, ici 16, dans lequel les bits arrivent au rythme d'une horloge 2 F On retrouve donc dans le mot D 2 F les bits d O à d 7 et des bits de remplissage r O à r 7. Il est souvent utile de réaliser cette opération de doublage du nombre de bits pour permettre la réalisation d'opé- rations avec une plus grande précision Une fois les opérations effectuées, on reprend dans le mot D 2 F les 8 bits les plus significatifs et on les retransforme en un mot DF dans un dispositif diviseur. Un objet de la présente invention est de prévoir un dispositif unique pouvant foectionner ou bien commoe doubleur ou bien comme diviseur. Pour atteindre cet objet, la présente invention prévoit un dispositif de doublement/division par 2 de la cadenre d'un flux de bits série comprenant une successicn de premiers regis- tres d'un bit actionnés à une fréquence F; un deuxième registre actionné à la fréquence 2 F; une borne d'entrée reliée à l'entrée du prnemier des premiers registres et, par l'intermédiaire d'une première porte, à une ligne interne connectée à l'entrée du deuxième registre; des premiers multiplexeurs reliés à l'entrée de chacun du deuxième au dernier des premiers registres et per- mettant de sélectionner la sortie du registre précédent, la ligne interne, ou bien la sortie du deuxième registre; un deuxième multiplexeur dont la sortie correspond à la sortie du dispositif et qui permet de sélectionner ou bien la sortie du dernier des premiers registres, ou bien la sortie du premier registre, ou bien des bits de remplissage; des deuxièmes portes de transfert entre la sortie de chacun des premiers registres et la ligne interne; et des moyens de commandae des diverses portes et multi- plexeurs. Dans un fonctionerment en doubleur, la première porte est inhibée et l'entrée est en permansee appliquée au premier des premiers registres; chacun des multiplexeurs est conditionné pour connecter en permanence la sortie de chacun des premiers registres au premier registre suivant; le multiplexeur de sortie est camnandée pour fournir alternativement une succession de bits de remplissage perndant la première moitié de la durée de trans- mission d'un mot puis la succession des sorties du deuxième registre; et chacune des deuxièmes portes de transfert est actionnée de sorte que la dernière porte est d'abord rendue passante une fois, les portes suivantes rendues passantes deux fois successivement et la dernière porte rendue passante une fois. Dans un fcncticrúment en diviseur, la première porte est validée pour conneoter en permaoerc la borne d'entrée à l'entrée du registre à fréquetxe double; les deuxiènes portes sont inhibées; la sortie du dernier des premiers registres est constamment oennectée par le multiplexeur de sortie à la borne de sortie; et les multiplexeurs sont séquentiellment coemandés pour envoyer l'une ou l'autre de leurs entrées, dans un ordre prédètermine à chacun des preniers registres. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront expliqués plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles: la figure 1, décrite préc demment, illustre la fcoction que vise à remplir un dispositif selon la présente invention; la figure 2 représente schématiquement un mode de réalisation d'un dispositif selon la présente invention; la figure 3 représente le dispositif de la figure 2 dans sa fomction de doubleur; la figure 4 représente le dispositif de la figure 2 dans sa forxction de diviseur; et les figures 5 et 6 sont des chrorgrammes destirns à expliquer le fonctionrne t du dispositif selon la présente invention, respectivement en doubleur et en diviseur. Dans la description qui va suivre, on se référera seu- lement à un dispositif de traitent de mots de 8 bits Il sera clair que la présente invention s'applique plus génrralament quel que soit le nombre de bits des mots à traiter. La figure 2 représente le schéma d'ensemble d'un dispo- sitif selon la présente invention Ce dispositif comprend 5 registres R 4 à RO fonctionnant à la fréquence F et un registre R forctionnant à la fréquence 2 F Le registre R 4 est connecté à la borne d'entrée IN du circuit Les registres R 3, R 2, Rl et RO sont oenea Cé à la sortie de multiplexeurs M 4, M 3, M 2 et Ml qui permettent de sélectionner l'une ou l'autre de trois entrées à savoir une ligne interne L, la sortie du registre précédent, ou la sortie du registre R La ligne interne L est cxonectée à l'entrée du registre R et peut reoevoir ure entrée ou bien de la borne IN par l'intermédiaire d'une porte T 5 ou bien de la sortie de l'un des registres R 4 à RO par l'intermédiaire de portes T 4 à TO Un multiplexeur M permet de fournir coe sortie au circuit ou bien la sortie du registre R, ou bien la sortie du registre RO ou bien des bits de remplissage r. Les portes TO à T 5 sont en fait des amplificateurs à trois états, couramment désignées dans la technique par l'appel- lation "buffer à trois états" Ce sont des dispositifs pouvant fournir à leur sortie (vers la ligne interne L) ou bien une reproducticn remise à niveau du signal d'entrée, ou bien un état ouvert selon qu'ils sont validés ou non. DOUBLEUR Le fonctionnement en doubleur de ce circuit va être exposé en relation avec les figures 3 et 5 La figure 3 reprend la figure 2 sauf que les portes qui se trouvent être constament fermées sont re Mlacées par de simples courts-circuits et oelles qui sont constamsent ouvertes sont supprimées De mme les multi- plexeurs qui sont toujours orientés sur la mâue entrée sont reuplaces par des courts-circuits. Dans la configuration de la figure 3, les multi- plexeurs Ml à M 4 sélecticnnent en permanence la sortie du regis- tre qui les précède, c'est-à-dire que les dcnnes passent succes- sivement dans les registres R 4 à RO qui forment un registre à décalage classique, et la porte T 5 est constamment inhibée. On va considérer la façon dont un mot de dnées oomprenant des bits d O à d 7 est transformé par le circuit de la figure 3 En figure 5, on a désigr par tl, t 2, t 3 des ins- tants suocessifs correspondants aux périodes de l'horloge à la fréquerx 2 F La référenoe à un instant donné oerne en fait la période de l'horloge 2 F qui suit cet instant. A l'instant tl, le premier bit d O arrive sur l'entrée IN A l'instant t 3, il est placé dans le registre R 4. A l'instant t 4, le multiplexeur M est connecté sur son entrée de bits de remplissage et des bits de remplissage sucoes- sifs, par exemple des 0, sont fournis à la sortie OUT Ensuite, les bits d'entrée se décalent régulièrement dans les registres R 4 à RO au rythme de l'horloge F. A l'instant til, les registres R 4 à RO contiennent donc les bits d 4 à d O, respectivement C'est à partir de oet instant que l'on effectue des transferts à partir des registres à vitesse lente R 4 à RO vers le registre R et la sortie OUT du multiplexeur M A l'instant tll, la porte TO est fermée et le contenu d O du registre RO est transféré vers la ligne interne L et le registre à fréquence double R Simultarent, le multiplexeur M est coemanadé pour diriger la sortie du registre R vers la borne OUT. A l'instant t 12, c'est la porte de transfert Tl qui est fermée et le contenu du registre Rl est transféré vers la ligne L A l'instant t 13, le registre R 1 se charge de la donnée d 2 qui est immédiatement transférée par une xnouvelle fermeture de la porte T 1 vers la ligne L, le registre R et la sortie. On ferme ainsi séquentiellement les portes de transfert TO, T 1 et T 1 come cela a été indiqué puis les portes de trans- fert T 2, T 2, T 3, T 3 et T 4 et l'on arrive comme le montre la figure 5, à l'instant t 18, au transfert du bit d 7 vers la sortie On notera qu' à partir de l'instant t 19, le registre R 4 reçoit le premier bit du mot suivant qui est arrivé sur l'entrée IN à l'instant t 17. Dans l'exemple précédent, les bits de remplissage étaient sysmétiquement des zéros On pourra aussi utiliser systé- matiquement des 1 ou bien encore faire une extension du signe de bit, c'est-à-dire répéter sur toute la durée des bits de remplis- sage le bit de signe qui est généralement, quaind il en est prévu un, le bit de poids le plus fort d'un mot de données On pourra également insérer un mot prédéterminé ou un mot provenant d'un autre flux de données. D'autre part, on a indiqué dans l'exemple illustré en figure 5 la prévision de bits de remplissage avant les bits du mot de données Etant donné que le fonctionrnmet du dispositif est séquentiel, on pourra inversement prévoir dans le mot à f'réquexe double d'abord les bits de daeres, ensuite les bits de remplissage. DIVISEUR Les figures 4 et 6 illustrent le cas o le dispositif selon la présente invention est utilisé en diviseur par 2 de la fréquence d'apparition des bits. En oe cas, la porte T 5 fonctionne toujours en amplifi- cateur, et les portes TO à T 4 sont toujours ouvertes Ainsi, l'entrée IN est constamment appliquée au registre R Le registre R 4 ne fonctionne pas La sortie du registre R est sélectivement connectable à l'entrée de l'un des registres R 3 à RO, de même que la ligne interne L, les registres R 2 à RO pouvant en outre reoe- voir la sortie du registre précédent Le multiplexeur M fournit sur la borne de sortie OUT la sortie du registre RO Avec oe circuit, on voit que l'on peut introduire dans chacun des regis- tres R 2 à RO le contenu du registre précédent ou la sortie du registre R ou le contenu de la ligne interne L par une sélection oenvenable des multiplexeurs M 4 à M 1. En considérant que le mot d'entrée à 16 bits à la fréquenxe 2 F comprend d'abord successivement des bits r O à r 7 que l'on veut rejeter puis des bits DO à D 7 que l'on veut transmettre à la fréquene mtoitié, on bloque dans un premier temps, entre les instants t O et t 9, la transmission entre la sortie du registre R et les registres R 3 à RO et les sorties du registre R sont perdues. Quand, à l'instant t 9, le bit d O arrive sur l'entrée IN, il est directament transmis par le multiplexeur Ml de la ligne interne L au registre RO et fourni en sortie. A l'instant tl O, le bit Dl arrive et est fourni au registre R. A l'instant tll, le bit D 2 arrive et est transmis directement au registre RI par le multiplexeur M 2 tandis que le bit D 1 contenu dans le registre R est transmis au registre RO et est fourni en sortie. A l'instant t 12, le bit D 3 arrive et est fourni au registre R. A l'instant t 13, le bit D 4 arrive Il est envoyé vers le registre R et vers le registre R 2 par le multiplexeur M 3, tandis que le bit D 3 contenu dans le registre R est envoyé au registre Rl Simultanément, le multiplexeur ML transmet le conte- nu du registre Rl vers le registre RO et de là vers la sortie. A l'instant t 14, le bit D 5 arrive et est envoyé au registre R. A l'instant t 15, le bit D 6 arrive et est envoyé au registre R 3 par le multiplexeur M 4 tandis que le bit D 5 contenu dans le registre R est envoyé par le multiplexeur M 3 au registre R 2 et que les multiplexeurs M 2 et M 1 assurent la transmission du bit D 4 contenu dans le registre R 2 vers le registre RI et du bit D 3 contenu dans le registre Rl vers le registre RO et la sortie. A l'instant t 16 arrive le dernier bit D 7 du mot, qui est transmis au registre R. A partir de l'instant t 17, le contenu du registre R, D 7, est envoyé au registre R 3 tandis que les contenus des regis- tres R 3, R 2 et Rl sont décalés vers les registres R 2, Rl et RO. Par décalages successifs des registres R 3, R 2, Rl et RO, on obtient ainsi séquentiellement en sortie les bits D 4, D 5, D 6, D 7. Si l'on reprend le ciheinement décrit et que l'on considère le contenu successif du registre RO entre les instants tl O et t 24 sur la figure 6, on voit que l'on a bien émis séquen- tiellement les bits DO à D 7 à la fr&quence F. Pour simplifier les explications, on a considéré ici seulement les transformations que subit un mot de 16 bits parti- culier Il est clair que ce mot de 16 bits fait partie d'une séquenze de mots et que les opérations se répètent régulièrement, sans temps mort pour chacun des mots Des flèches sur la figure 6 indiquent les transferts effectués sur les mots précédent et suivant tandis que l'on traite le mot considéré. Bien entendu, oe qui précède ne constitue qu'un exemple de réalisation très schématique de la présente invention L'homme de l'art saura réaliser dans une technologie de circuit intégré, par exemple en technologie CMOS, des multiplexeurs, des portes de transfert et des registres d'une case. D'autre part, on a expliqué le fonctionnement du système en indiquant le squenrceent des conmandes qui doivent être appliquées aux portes de transfert et aux multiplexeurs La réalisation d'un circuit logique réalisant oes fonctions et four- nissant ces ordres successifs sera simple pour l'hiomme de l'art qui pourra d'ailleurs mémoriser à 1 'avaie les séquences d'ins- tructions à appliquer aux divers éléents dans une mémoire ou un réseau logique progrannable, de façon connue. Parmi les avantages de la présente invention, on peut noter que le dispositif décrit a l'avantage de pouvoir fonction- ner ou bien en diviseur ou bien en doubleur selon son mode de crmmande et qu'il est simple à mettre en oeuvre puisqu'il est totalement modulaire en fonction du nombre de bits des données. Un calcul montre que si le nombre de données à doubler est égal à N, le nombre de registres doit être égal à 2 +(N/2) si N est pair et à 2 +(N-1/2) si N est impair. REVENDICATIONS 1 Dispositif de doublement/division par 2 de la ca- dence d'un flux de bits série, caractérisé en oe qu'il conprend: une succession de premiers registres d'un bit (R 4 à R 0) actionnés à une fréquencer F, un deuxième registre (R) actironné à la fréquerne 2 F, une borne d'entrée (IN) reliée à l'entrée du premier (R 4) des premiers registres et, par l'intermédiaire d'une pre- mière porte (T 5), à une ligne interne (L) connectée à l'entrée du deuxième registre, des premiers multiplexeurs (M 4 à Ml) reliés à l'entrée de chacun du deuxième (R 3) au dernier (R 0) des premiers registres et permettant de sélectionner ou bien la sortie du registre précédent, ou bien la ligne interne, ou bien la sortie du deuxième registre, un deuxième multiplexeur (M) dont la sortie correspond à la sortie du dispositif et qui permet de sélectionner ou bien la sortie du dernier (R 0) des premiers registres, ou bien la sortie du premier registre, ou bien des bits de remplissage, des deuxièmes portes de transfert (T 4 à TO) entre la sortie de chacun des premiers registres et la ligne interne, et des moyens de ccmnande des diverses portes et multi- plexeurs. 2 Dispositif selon la revendication 1, cxrnecté en doubleur, caractérisé en oe que: la première porte (T 5) est inhibée et l'entrée est en peorneix 3 e appliquée au premier (R 4) des prnemiers registres, chacun des multiplexeurs (M 4 à M 1) est coditionré pour connecter en permanence la sortie de chacun des premiers regis- tres au premier registre suivant, le multiplexeur de sortie (M) est commandé pour fournir alternativement une succession de bits de remplissage pendant la première moitié de la durée de transmission d'un mot puis la succession des sorties du deuxième registre (R), et chacune des deuxièmes portes de transfert (T 4 à TO) est actionnée de sorte que la dernière porte (TO) est d'abord rendue passante une fois, les portes suivantes rendues passantes deux fois successivement et la dernière porte rendue passante une fois. 3 Dispositif selon la revendication 1, cxyoecté en diviseur, caractérisé en ce que: la première porte (T 5) est validée pour cneater en permanence la borne d'entrée (IN) à l'entrée du registre à fréquence double (R), les deuxièmes portes (T 4 à TO) sont inhibées, la sortie du dernier (RO) des premiers registres est constament onetée par le multiplexeur de sortie (M) à la borne de sortie (OUT), les multiplexeurs (M 4 à Ml) sont séquentiellement Ocrnkxlés pour envoyer l'une ou l'autre de leurs entrées, dans un ordre prédéterminé, à chacun des premiers registres (R 3 à RO).