Brevet FR2648658A1 — publié le 19901221

Procédé et circuit pour le filtrage numérique de signaux vidéo ". La présente invention concerne un procédé de filtrage numérique de signaux vidéo en particulier pour la correction d'ouverture. L'invention concerne également un circuit pour la mise en oeuvre d'un tel procédé. En particulier pour corriger l'ouverture sur des signaux vidéo numériques, on utilise des filtres numériques qui retardent les signaux vidéo numériques d'un intervalle de temps prédéterminé et effectuent une addition avec pondération qu'un coefficient de filtrage. Dans le cas de filtres à deux dimensions, les signaux vidéo numériques sont retardés à la fois de périodes de cadence (périodes d'élément d'image) et de périodes de ligne. Pour cela, cependant la durée d'un élément-image du signal de sortie du filtre, il faut traiter les grandeurs de plusieurs éléments-image du signal d'entrée. Cela nécessite des vitesses de calcul très importantes en particulier pour filtrer des signaux vidéo à bande large (télévision à haute définition HDTV). La présente invention a pour but de créer un procédé et un circuit pour le filtrage numérique de signaux vidéo mettant en oeuvre des moyens en circuit aussi réduits que possible en utilisant des composants prévus pour des signaux nécessitant une largeur de bande plus faible. A cet effet, l'invention concerne un procédé du type ci-dessus, caractérisé en ce que qu'on inscrit les signaux vidéo sous la forme de signaux numériques à une première fréquence d'horloge dans une mémoire, on lit les signaux numériques de plusieurs lignes, en parallèle avec une seconde fréquence d'horloge, plus faible, on temporise chaque fois d'au moins une durée de ligne, les signaux numériques lus, et les signaux numériques lus ainsi que les signaux numériques lus, retardés sont exploités par addition avec des coefficients de filtrage, on les inscrit suivant la seconde fréquence d'horloge dans une autre mémoire et on les lit à la première fréquence d'horloge. Le procédé selon l'invention permet d'utiliser des composants plus lents en particulier des processeurs de signaux pour des signaux à bande large extrême avec par exemple une fréquence d'horloge de 54 MHz. Bien que le procédé selon l'invention soit envisagé en premier lieu pour des filtres bidimention- nels, il peut également d'utiliser pour le filtrage vertical (en utilisant une mémoire d'image), pour le filtrage dans le temps ou le filtrage tridimensionnel. Le procédé selon l'invention permet également d'utiliser des composants de filtres intégrés ne présentant pas de sortie vers l'extérieur. Un autre avantage de la structure de traitement mise en oeuvre par le procédé réside dans la possibilité d'un traitement par circuit identique du signal arithmétique complexe dans plusieurs canaux en parallèle. Cela permet de réduire considérablement les moyens en circuit. Les différents composants pour le traitement du signal peuvent s'utiliser pour un traitement direct sans démultiplexage, ni multiplexage dans des systèmes à vitesse d'horloge plus faible. En outre, le procédé permet un contrôle très simple du fonctionnement des composants du circuit de l'invention, car chaque fois dans un plan chronologi- que, on dispose toujours d'un flux cohérent de données qui peut être surveillé par des convertisseurs de con- trôle numériques/analogiques. Suivant une autre caractéristique de l'in- vention, la seconde fréquence d'horloge est égale à la moitié de la première fréquence d'horloge et en ce qu'on lit chaque fois les signaux de deux lignes en parallèle dans la mémoire. Suivant une autre caractéristique de l'in- vention, les signaux numériques lus et les signaux nu- mériques lus et temporisés sont en outre temporisés de chaque fois au moins une période du second signal d'horloge ou d'un multiple de ce signal. Le circuit selon l'invention pour la mise en oeuvre du procédé est caractérisé en ce que la mémoi- re comporte au moins une mémoire de ligne pour chaque signal numérique à lire en parallèle. Suivant une autre caractéristique, la secon- de mémoire comporte également au moins une mémoire de ligne pour chaque signai lu en parallèle, puis filtré. La présente invention sera décrite de manière plus détaillée ci-après à l'aide d'exemples de réalisation représentés aux dessins annexés, dans lesquels: - la figure 1 est une vue schématique du démultiplexa- ge et du multiplexage. appliqués ligne par ligne dans le cas d'un exemple de réalisation. - la figure 2 est un schéma-bloc du circuit pour la mise en oeuvre du procédé selon l'invention, pour fournir des signaux numériques dans un plus grand nombre de plans chronologiques, et - la figure 3 est un schémabloc d'un exemple de réalisation à 3 fois 5 coefficients de filtre. Dans la description des figures, on utilisera les mêmes références pour les mêmes éléments. Le circuit de la figure 1 reçoit des signaux vidéo numériques par une entrée 1 et cela dans l'ordre usuel des lignes Z1, Z2, Z3, Z4... Un démultiplexeur de ligne 2 inscrit en alternance les signaux de chaque ligne dans une mémoire de ligne 3, 4. Cela se fait à la cadence du système qui repose sur les signaux numériques reçus et dont la fréquence est par exemple égale à 54 MHz. Le démultiplexeur de ligne 2 présente deux sorties qui sont désignées à la figure I par canal 1 et canal 2. La lecture des signaux vidéo numériques dans les mémoires de ligne 3, 4 se fait à la demi- fréquence d'horloge, si bien que les signaux vidéo lus ont une durée de ligne double, mais sont à la moitié de la fréquence d'horloge. La mémoire de ligne 3 est destinée aux lignes d'ordre impair alors que la mémoire de ligne 4 est prévue pour les lignes d'ordre pair. La commande de l'inscription et de la lecture se fait pour lire simultanément une ligne d'ordre impair et une ligne d'ordre pair. Dans le cas d'une norme vidéo d'ordre impair, on peut dériver également de cette association directe par exemple des lignes d'ordre pair vers un canal déterminé. Les mémoires de ligne 3, 4 peuvent être constituées par des mémoires à lecture/écriture (RAM) ou encore sous la forme de mémoires,registre première entrée/première sortie (FIFO). Suivant la réalisation de détail, il faut une. inscription et une lecture quasi simultanées ou une capacité plus élevée que celle d'une ligne pour inscrire en alternance dans une partie de la mémoire de ligne et lire dans une autre partie de la mémoire de ligne. Comme de telles organisations de mémoire sont connues en soi, leur description détaillée ne sera pas faite dans le cadre de la présente invention. La suite du traitement des signaux lus dans les mémoires 3, 4 se fait dans un circuit 5 qui sera décrit ultérieurement en liaison avec les figures 2 et 3. Les signaux de sortie filtrés du circuit 5 sont appliqués à un multiplexeur de ligne 6 qui travaille en sens inverse du démultiplexeur de ligne 2 à l'aide de deux mémoires de ligne 7, 8 et d'un inverseur 9 pour comprimer dans le temps les lignes des signaux filtrés et les fournir à une sortie 10 dans l'ordre correct Zl, Z2, Z3, Z4. L'entrée du circuit 5 reçoit chaque fois deux lignes dilatées dans le temps pour un traitement de signal réduit à la demi-vitesse d'horloge. Comme les signaux du canal ? sont retardés pratiquement de tout une ligne par rapport à ceux du canal 1 pour obtenir une émission simultanée, il faut décaler le traitement dans les deux canaux chaque fois d'une ligne. Cela est utilisé utilement dans le procédé de l'invention pour filtrer les signaux. Il suffit pour cela d'un plan chronologique supplémentaire à ce qui est nécessaire pour un filtre. Il peut s'agir d'un plan de ligne si, comme dans l'exemple de réalisation à la figure 1, on a des mémoires de ligne 3, 4. On peut toutefois utiliser également des mémoires d'image, ce qui permet de traiter plusieurs plans- image par exemple pour réduire le bruit. Si n est le nombre pair de plans de temps nécessaires et si m est le nombre impair (m = n+1), on peut fournir les plans de temps ou plans chronologiques par Fanal par un élément de temporisation n/2 (ligne ou image à la demi-vitesse d'horloge) dans un circuit en série. Cela est représenté à la figure 3 dans le cas d'un exemple de temporisation de ligne. Pour traiter des lignes successives (c'est-à-dire des lignes d'ordre pair et d'ordre impair), il faut solliciter les entrées verticales de filtre avec une combinaison de signaux des deux canaux. La même remarque s'applique à un filtre chronologique dans lequel on traite les signaux !0 d'image successifs. Pour réaliser un filtre vertical simple du fait de la superposition de m = 3 = n+l lignes c'est- à-dire exactement n/2, il faut un retard de ligne par canal. La figure 2 montre un.nombre non déterminé de temporisations de ligne 11 à l(k-l) et 21... 2 facteurs de (k-l). Les signaux A... Z de tous les plans chronologiques sont exploités et additionnés dans le cas d'un filtre vertical avec des coefficients de filtre. La figure 3 représente un filtre bidimen- tionnel prévoyant une temporisation de ligne 31, 32 par canal. De cette manière, on obtiens les signaux A D dans quatre plans chronologiques distincts. Chaque fois trois des signaux A, B, C ou B, C, D sont appliqués à un filtre numérique qui se compose respectivement de trois filtres horizontaux 33-38 et d'un additionneur 39, 40. Les sorties des addition- neurs 39, 40 sont reliées aux entrées du multiplexeur de ligne 6 selon la figure 1. Seul le filtre horizontal 33 est représenté de manière plus détaillée parmi les filtres horizontaux. Il se compose comme les autres de manière connue de quatre circuits de temporisation 42... 45 qui retardent les signaux de chaque fois une période.de signal T2. Les signaux aux entrées et sorties des circuits de temporisation 42 à 45 sont envoyés par un multiplexeur 46 à 50 respectif et y sont multipliés par un coefficient qui est fourni aux entrées correspondantes 51-55. Les signaux exploités à l'aide des multiplicateurs 46-50 sont fournis à un additionneur 56 dont la sortie forme la sortie du filtre horizontal 33-38. Le filtrage vertical se fait par l'addition des signaux de sortie des filtres horizontaux 33-35 ou 36-38; la caractéristique de filtre est formée par. le rapport des coefficients de filtre utilisés respectivement dans un filtre horizontal aux coefficients de filtre de l'autre filtre horizontal. Pour la description du procédé, selon l'invention, ainsi que des exemples de réalisation, il n'a pas été tenu compte des particularités du procédé à lignes intermédiaires. Dans les exemples de réalisation, on utilise chaque fois des signaux de plusieurs lignes successives dans le temps pour le filtrage. Il est toutefois également possible de manière simple de filtrer des signaux de ligne qui se suivent localement et pour cela on a prévu le circuit de démultiplexage de ligne 2 et de manière correspondante le circuit de multiplexage de ligne 6 comportant une mémoire de trame. REVENDICATIONS 1'*) Procédé de filtrage numérique de signaux vidéo en particulier poAr la -correction d'ouverture, procédé caractérisé en ce qu'on inscrit les signaux vidéo sous la forme de signaux numériques à une première fréquence d'horloge dans une mémoire, on lit les signaux numériques de plusieurs lignes (3, 4), en parallèle avec une seconde fréquence d'horloge, plus faible, on temporise chaque fois d'au moins une durée de ligne, les signaux numériques lus, et les signaux numériques lus ainsi que les signaux numériques lus retardés sont exploités par addition avec des coefficients de filtrage, on les inscrit suivant la seconde fréquence d'horloge dans une autre mémoire et on les lit à la première fréquence d'horloge. 2') Procédé '.selon la revendication 1, caractérisé en ce que la seconde fréquence d'horloge est égale à la moitié de la première fréquence d'horloge et en ce qu'on lit chaque fois les signaux de deux lignes en parallèle dans la mémoire. 3) Procédé selon la revendication 1, caractérisé en ce que les signaux numériques lus et les signaux numériques.lus et temporisés sont en outre temporisés de chaque fois au moins une période du second signal d'horloge ou d'un multiple de ce signal. 4') Circuit pour la mise en oeuvre du procédé selon la revendication 1, caractérisé en ce que la mémoire comporte au moins une mémoire de ligne pour chaque signal numérique à lire en parallèle. 5')Circuit selon la revendication 1, caractérisé en ce que la seconde mémoire comporte également au moins une mémoire de ligne pour chaque signal lu en parallèle,.puis filtré.