Brevet FR2656104A1 — publié le 19910621

CIRCUIT DE DETECTION DE SEUIL DE TENSION D'ALIMENTATION Vcc A FAIBLE DEPENDANCE DE LA TEMPERATURE ET DES VARIATIONS DES PARAMETRES TECHNOLOGIQUES L'invention a pour objet un circuit de détection de seuil supérieur de tension d'alimentation Vcc à faible dépendance de la température, applicable aux circuits intégrés en technologie MOS. En particulier, l'invention s'applique aux circuits sécurisés pour lesquels la détection de variation de la tension d'alimentation est nécessaire, à toutes températures. Soit un circuit intégré en technologie MOS. I1 est alimenté par une tension d'alimentation Vcc, de valeur nominale 5 volts. La valeur de cette tension Vcc peut fluctuer et notamment augmenter; par exemple, une perturbation électrique peut se superposer à la tension Vcc. Or, pour une tension Vcc supérieure à 6 volts, le fonctionnement du circuit intégré n'est plus fiable et au-delà de 7 volts, le circuit peut se dégrader. D'où l'intérêt de 11 intégration d'un détecteur de seuil supérieur de tension d'alimentation Vcc dans le circuit intégré, car la sortie du detecteur permet alors d'autoriser ou d'interdire le fonctionnement du circuit intégré. Une réalisation classique d'un détecteur de seuil supérieur comporte un diviseur résistif, à la sortie duquel est mis en série au moins un inverseur ayant une tension de commutation Vo. Le rapport du diviseur résistif et, dans une moindre mesure, la tension de commutation, sont ajustés en sorte que l'inverseur bascule pour une valeur de Vcc comprise entre 5.6 et 7 volts. Le diviseur comporte dans une première branche un transistor MOS canal P, monté en générateur de courant : la source est reliée à la tension d'alimentation Vcc et la grille et le drain sont reliés ensemble. Ce transistor est connecté par son drain, au drain d'un transistor MOS canal N d'une seconde branche du diviseur et dans lequel il débite son courant. La grille du transistor canal N est reliée à la tension d'alimentation Vcc et la source est reliée à la masse Vss.La sortie du diviseur résistif est aussi appelée noeud du diviseur dans la suite : c'est le point de connexion entre les deux branches du diviseur. Le transistor canal N fonctionne en saturation et il est équivalent alors à une résistance R1 fonction de la tension de seuil et de la résistance de sortie du transistor. Le transistor canal P est lui, monté en diode polarisée en direct et il est aussi équivalent à une résistance R2, égale à la résistance de sortie du transistor. Dans ce cas, la tension So au noeud du diviseur résistif, qui est aussi la tension à l'entrée de l'inverseur, est alors So = (R1/(R1 + R2) ) .Vcc où (R1/(R1 + R2)) est l'expression du rapport du diviseur résistif. Or, on sait que la tension de seuil d'un transistor varie avec la température. De plus, cette variation est différente pour deux transistors n'ayant pas les mêmes caractéristiques technologiques, ce qui est le cas des deux transistors composant le diviseur résistif, puisque l'un est à canal P et l'autre à canal N. Comme la tension de seuil de chacun des transistors entre dans l'expression de la résistance de chacun, en régime saturé ou en mode diode, le rapport du diviseur résistif est donc une fonction de la température. I1 est aussi une fonction non linéaire de Vcc. La tension So du noeud du diviseur résistif est donc une fonction non linéaire G de Vcc et une fonction de la température. La tension de commutation Vo de l'inverseur est elle habituellement, une fonction linéaire f de Vcc. Si on trace les courbes Vo=f(Vcc) et So=G(Vcc), en pratique elles ont un seul point d'intersection, B qui défini sur l'axe des abscisses Vcc, la tension de basculement VB du détecteur. Or la courbe So=G(Vcc) est aussi fonction de la température. Si on représente une première courbe So=GTo(Vcc) pour une température To égale à 85"c et une seconde So=GT1(Vcc) pour une température T1 égale à -400C, on obtient deux points d'intersection BTo et BT1 avec la courbe Vo=f(Vcc) : ces deux points définissent les tensions de basculement VBTo et VBT1 du détecteur, respectivement aux températures To et T1. En pratique, on a une différence entre les deux tensions VBTo et VBT1 de l'ordre de 3 volts, alors que l'on cherche à détecter un écart de tension de l'ordre de +lvolt, par rapport à la tension nominale (5volts). Un tel montage classique n'est donc valable qu'à une seule température ou que sur une petite plage de température, ou bien il est utilisable à Vcc donné comme détecteur de variations de température. Une telle plage de température (-400c, +850c) n'est pas prise au hasard; elle représente un des standards de plages susceptible d'être requis pour les circuits intégrés et pour lequel le fonctionnement normal du circuit est garanti. L'invention a pour objet de réduire considérablement l'écart de tension de basculement du à la température et au procédé de fabrication du transistor ou process, pour permettre l'utilisation d'un détecteur selon l'invention sur de telles plages de température, contribuant à l'amélioration de la fiabilité de fonctionnement du circuit intégré dans le substrat duquel le détecteur est intégré. Dans l'invention, on compense les variations de seuil de tension en température et en process d'un transistor, dans une branche du diviseur, par la présence d'un transistor de même type, i.e. de mêmes caractéristiques technologiques, dans l'autre branche du diviseur résistif du circuit de détection. L'invention a donc pour objet un circuit de détection de seuil supérieur de tension d'alimentation Vcc, à faible dépendance de la température et de process, comportant un diviseur résistif, au noeud duquel est connecté en série au moins un inverseur de tension de commutation Vo fonction de Vcc, le diviseur résistif comportant, dans une première branche, un transistor MOS canal P et dans une deuxième branche, un transistor MOS canal N, les deux transistors fonctionnant en mode résistif, caractérisé en ce qu'un autre transistor canal N est placé dans la première branche, en série entre le transistor canal P de la première branche et le transistor canal N de la deuxième branche, son drain étant relié au drain du transistor canal P de la première branche, et sa source étant reliée au drain du transistor canal N de la deuxième branche, à l'endroit du noeud du diviseur résistif, les deux transistors canal N ayant les mêmes caractéristiques technologiques et fonctionnant dans le même mode résistif. L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description qui suit, faite à titre indicatif et non limitatif de l'invention et en regard des figures annexées dans lesquelles - la figure 1 est un schéma électrique d'un premier mode de réalisation d'un détecteur selon l'invention, - la figure 2 est un diagramme qui met en évidence les tensions de basculement du détecteur à -40 et +850c, selon le premier mode de réalisation de l'invention, - la figure 3 est un schéma électrique d'un second mode de réalisation d'un détecteur selon l'invention, - la figure 4 est un diagramme qui met en évidence les tensions de basculement du détecteur à -40 et +850c, selon le second mode de réalisation de l'invention. La figure 1 est un schéma électrique d'un détecteur selon un premier mode de réalisation de l'invention. Le détecteur comporte un inverseur I dont la sortie Sinv est la sortie du détecteur. Cette sortie Sinv vaut O tant qu'il n'y a pas eu de détection de seuil et 1 après la détection, c'est à dire au basculement de l'inverseur I. On peut bien sûr avoir d'autres inverseurs à la suite, pour remettre en forme le signal, ou pour avoir une logique inverse pour Sinv. L'entrée So de l'inverseur I est la sortie, ou le noeud, du diviseur résistif Dr qui compose aussi le détecteur. Ce diviseur Dr comporte une première branche B1 et une deuxième branche B2. La deuxième branche B2 comporte un transistor MOS canal N, Tnl, ayant une grille Gnl, une source Snl et un drain Dnl. Le drain Dnl est relié au noeud So du diviseur résistif Dr. La source Snl est, elle, reliée à la masse Vss. Vss est représentée sur les figures par une flèche orientée vers le bas. Le transistor Tnl est monté en diode polarisée en direct : sa grille Gnl et son drain Dnl sont court-circuités. La première branche Bl comporte un transistor MOS canal P, Tpl et un transistor MOS canal N, Tn2, de compensation du transistor Tnl de la deuxième branche. Le transistor Tpl a une grille Gpl, une source Spl et un drain Dpl. Le transistor Tn2 a une grille Gn2, une source Sn2 et un drain Dn2. Les deux transistors Tpl et Tn2 sont montés en série : la source Sn2 du transistor Tn2 est reliée au noeud So du diviseur résistif Dr. Le drain Dn2 du transistor Tn2 est relié au drain Dpl du transistor Tpl. Ce dernier a sa source Spl reliée à la tension d'alimentation, indirectement dans 1 'exemple, comme on le verra plus loin. Les deux transistors Tpl et Tn2 sont chacun montés en diode polarisée en direct, c'est à dire que leur grille respective (Gpl, Gn2) et leur drain respectif (Dpl,Dn2) sont court-circuités. Le transistor Tnl est un régulateur du courant généré par la première branche. Dès que les transistors de la première branche conduisent, le potentiel au noeud So se met à augmenter. Dès qu'il dépasse la tension de seuil du transistor Tnl, ce dernier devient conducteur et tire sur le courant généré par la première branche il est de plus en plus conducteur et sa résistance équivalente diminue. C'est alors lui qui, régulant le courant, impose le potentiel au noeud So. C'est pourquoi, c'est la variation de la tension de seuil du transistor Tnl avec la température qui influe le plus sur le potentiel au noeud So. Ainsi, pour ces raisons explicitées, c'est la variation de la tension de seuil du transistor Tnl avec la température que l'on cherche à compenser. C'est pour réaliser cette compensation que l'on a placé selon l'invention, un transistor Tn2 dans la première branche. Ce transistor de compensation Tn2 a les mêmes caractéristiques technologiques que le transistor Tnl et il a donc, en particulier, sensiblement une même tension de seuil et une même loi de variation de la tension de seuil avec la température. Ce transistor Tn2 fonctionne de plus dans le même mode résistif que le transistor Tnl. Dans l'exemple, le transistor Tnl a été monté en diode polarisée en direct. Le transistor Tn2 est donc monté de la même manière. On aurait pu, comme dans l'exemple pris d'un détecteur classique, monter le transistor Tnl en saturation. Le transistor Tn2 aurait été monté également en saturation (grille réunie à Vcc, drain réuni indirectement à Vcc et source réunie à la masse). Ce qui compte, c'est que les transistors Tnl et Tn2 fonctionnent dans un même régime. Dans ce premier mode de réalisation, l'expression du rapport du diviseur résistif Dr est SO/Vcc =(Rnl/ Rnl + Rn2 + Rpl) où Rnl, Rn2 et Rpl sont les résistances équivalent aux transistors Tnl, Tn2 et Tpl dans le schéma électrique du diviseur Dr selon l'invention. En négligeant la variation due au transistor Tpl et en considérant que les résistances équivalentes Rnl et Rn2 varient du même facteur multiplicatif, puisque les transistors Tnl et Tn2 sont semblables (mêmes caractéristiques technologiques et même fonctionnement), le rapport varie sensiblement moins grâce à la compensation. En pratique, on arrive alors à diminuer très sensiblement l'écart entre les tensions de basculement à +850C et -400C. C'est ce que met en évidence le diagramme de la figure 2. On a en effet tracé sur ce diagramme la droite Vo=f(Vcc) de fonctionnement de l'inverseur et les deux courbes So=gTO(Vcc) et So=gT1(Vcc) correspondant au fonctionnement du diviseur Dr dans ce premier mode de réalisation. To vaut +850C et T1 vaut -400C. Sensiblement communes jusqu'à une valeur de Vcc d'environ 2,5 volts, les courbes gTO et 9T1 divergent ensuite et croissent avec Vcc, coupant alors la droite Vo=f(Vcc) en deux points qui définissent, sur l'axe des abscisses Vcc, les tensions de basculement VbTo et VbT1 du détecteur aux températures To et T1.VbTo est de l'ordre de 5,5 volts et VbT1 est de l'ordre de 6,5 volts : l'écart se réduit à environ 1 volt selon l'invention, contre 3 volts pour le détecteur classique donné en exemple. On remarque que vers une valeur de Vcc de 1,5 volts, les deux courbes notées gTO et gT1 sur la figure 2, communes à cet endroit , coupent la droite Vo=f(Vcc) en un même point p. Ce point p définit une autre tension de basculement du détecteur Vbp, de l'ordre de 1,5 volts : cette tension de basculement Vbp est parasite puisqu'elle ne correspond pas au seuil haut de tension d'alimentation à détecter. L'existence de ce point p est liée au fait que la courbe So=g(Vcc), en partant des faibles tensions, commence par rester constante avec Vcc avant de croître ensuite sans discontinuer. C'est que, avant une valeur de 2,5 volts environ, la tension Vcc est trop faible, insuffisante à faire fonctionner le circuit normalement. Celà se traduit par un rapport résistif du diviseur Dr élevé aux faibles tensions, qui place la courbe So=g(Vcc) d'abord au dessus de la droite Vo=f(Vcc). Quand la tension d'alimentation augmente, le circuit s'approche d'un fonctionnement normal et le rapport diminue : La courbe So=g(Vcc) passe en dessous de la droite Vo=f(Vcc), qu'elle coupe au point p. Quand le rapport résistif du diviseur Dr commence à ré-augmenter, vers une valeur de Vcc de 2,5 volts, le circuit fonctionne normalement. Il est donc important de coupler ce type de montage à un détecteur de Vcc bas pour interdire le fonctionnement du circuit intégré en dessous de Vbp. On peut utiliser un transistor MOS Tc, à canal P dans l'exemple de la figure 1. Ce transistor Tc a un rôle d'interrupteur, commandé sur sa grille Gc par un signal C qui autorise ou non le fonctionnement du détecteur.Ce transistor Tc équivalent à un interrupteur et donc à un court-circuit quand il fonctionne, influe de manière tout à fait négligeable sur le rapport du diviseur résistif Dr. Dans l'invention, le transistor Tc à canal P est mis en série entre la tension d'alimentation et la source Spl du transistor Tpl. Il a donc sa source Sc reliée à la tension Vcc et son drain Dc à la source Spl du transistor Tpl. Quand il conduit, il est l'équivalent d'un court-circuit et il ramène la tension Vcc à la source Spl du transistor Tpl. La source Spl est donc reliée "indirectement" à Vcc. On remarquera que ce dispositif permet avantageusement de limiter la consommation de courant, puisqu'il permet de mettre ou non en fonctionnement le détecteur et, en particulier, de ne faire fonctionner le détecteur que lorsque cela est utile. On voit donc l'intérêt d'un circuit selon le premier mode de réalisation d'un détecteur selon l'invention, puisqu'il permet de réduire considérablement la plage de basculement du détecteur (5,5 volts - 6,5 volts) et de l'amener à un niveau de basculement moyen raisonnable, comparé à la valeur du seuil haut à détecter (environ 6 volts) et de l'écart (environ 1 volt) de cette valeur de seuil à la valeur nominale de Vcc (5volts). Dans un second mode de réalisation d'un détecteur selon l'invention, on compense de surcroît le transistor à canal P Tpl de la première branche B1. Ainsi, le rapport So/Vcc du diviseur résistif Dr varie encore moins sensiblement avec la température. Pour cela, dans le montage du premier mode de réalisation donné en figure 1, on intercale en série, entre le noeud So du diviseur Dr d'une part et le drain Dnl et la grille Gnl du transistor Tnl d'autre part, un transistor MOS canal P Tp2, de mêmes caractéristiques technologiques et pareillement monté en diode polarisée en direct. Ce second mode de réalisation est présenté en figure 3. Le transistor Tp2 a une grille Gp2, une source Sp2 et un drain Dp2. Sa source Sp2 reliée au noeud So du diviseur Dr. Son drain Dp2 est relié au drain Dnl et à la grille Gnl du transistor Tnl.Par ailleurs, le transistor Tp2, qui est monté en diode polarisée en direct, a sa grille Gp2 et son drain Dp2 court-circuités. L'expression du rapport du diviseur résistif Dr devient So/Vcc = (Rnl + Rp2) / (Rnl + Rn2 + Rpl + Rp2) où Rp2 est la résistance équivalent au transistor Tp2 de compensation du transistor Tpl. La variation du rapport du diviseur Dr devient encore plus faible avec la température, puisque chaque transistor d'un branche du diviseur résistif Dr est composé par un autre transistor semblable dans l'autre branche du diviseur résistif Dr, le transistor Tc étant par ailleurs assimilé tantôt à un court-circuit, tantôt à un circuit ouvert. En pratique, les courbes So=g'TO(Vcc) et So=g'T1(Vcc) correspondant au schéma électrique du diviseur dans le second mode de réalisation, sont alors bien plus proches l'une de l'autre (figure 4). La droite Vo=f(Vcc) est la même que dans le premier mode de réalisation du détecteur, l'inverseur étant le même.Les courbes 9'To et g'T1 coupent la droite Vo=f(Vcc), pour Vcc > 5 volts, en deux points d'intersection, qui définissent la tension de basculement à la température To, V'bTo de l'ordre de 5,75 volts et la tension de basculement à la température T1, Vb'T1 de tordre de 6,5 volts, du détecteur dans le second mode de réalisation l'écart s'est réduit à 0,75 volts, resserrant donc encore la plage de basculement du détecteur par rapport au premier mode de réalisation. En contre-partie, l'adjonction du transistor Tp2 de compensation, a fait se translater les courbes 9'To et g'Tî, le long de l'axe des abscisses Vcc, vers les Vcc croissants. Le point d'intersection parasite est donc lui aussi translaté vers les tensions plus élevées : la tension de basculement parasite ainsi obtenue, V'bp vaut environ 4 volts. Cette tension de basculement parasite réduit alors la plage de fonctionnement du détecteur, mais il est aussi possible ici de l'utiliser pour la détection d'un seuil bas de la tension d'alimentation Vcc. Ceci n'était pas possible dans le premier mode de réalisation, car la valeur de la tension de basculement parasite était trop faible (1,5 volts). Enfin, un transistor MOS polarisé en direct à saturation, comme le transistor canal N du détecteur classique décrit, est aussi équivalent à une résistance, comme on l'a dit. Une réalisation d'un détecteur comportant des transistors Tnl et/ou Tpl non pas montés en diode, mais polarisés en direct et à saturation, reste du domaine de l'invention, dès lors qu'un tel transistor (Tpl, Tnl) dans une branche (B1, B2) est compensé par un autre transistor semblable (Tp2, Tn2) dans l'autre branche (B2, B1). Une solution duale dans un premier ou un deuxième mode de réalisation de l'invention, qui consisterait à inverser le type de canal (N / P) et la polarité (source / drain) de chaque transistor, reste du domaine de l'invention. REVENDICATIONS 1. Circuit de détection de seuil supérieur de tension d'alimentation Vcc, à faible dépendance de la température et des variations technologiques, comportant un diviseur résistif (Dr), au noeud (So) duquel est connecté en série au moins un inverseur (I) de tension de commutation (VO) fonction de Vcc, le diviseur résistif (Dr) comportant une première branche (B1) et une deuxième branche (B2), caractérisé en ce que les variations de seuil de tension en température d'un transistor dans une branche (B1, B2) sont compensées par la présence d'un transistor dans une autre branche (B2, B1), ces deux transistors ayant les mêmes caractéristiques technologiques et fonctionnant dans le même mode résistif. 2. Circuit de détection selon la revendication 1, caractérisé en ce qu'un diviseur résistif (Dr) comporte dans une première branche (B1), un transistor MOS canal P (Tpl) et dans une deuxième branche (B2), un transistor MOS canal N (Tnl), les deux transistors fonctionnant en mode résistif et en ce qu'un autre transistor MOS canal N (Tn2) est placé dans la première branche, en série entre le transistor canal P (Tpl) de la première branche et le transistor canal N (Tnl) de la deuxième branche, son drain (Dn2) étant relié au drain (Dpl) du transistor canal P de la première branche, et sa source (Sn2) étant reliée au drain (Dnl) du transistor canal N, à l'endroit du noeud (So) du diviseur résistif (Dr), les deux transistors canal N ayant les mêmes caractéristiques technologiques et fonctionnant dans le même mode résistif. 3. Circuit selon la revendication 2, caractérisé en ce que la deuxième branche comporte en outre un autre transistor MOS à canal P (Tp2), s'intercalant entre le noeud (So) du diviseur résistif (Dr) et le drain (Dnl) du transistor canal N (Tnl) de cette deuxième branche, les deux transistors à canal P ayant les mêmes caractéristiques technologiques et fonctionnant dans le même mode résistif. 4. Circuit selon l'une quelconque des revendications précédentes, caractérisé en ce qu'un transistor MOS supplémentaire (Tc), connecté en série entre la tension d'alimentation et la source (Spl) du transistor à canal P (Tpl) de la première branche du diviseur résistif (Dr), et commandé sur sa grille (Gc) par un signal de commande (C) du diviseur résistif (Dr), joue un rôle d'interrupteur de marche-arrêt de ce diviseur résistif (Dr), permettant ainsi de réduire la consommation de courant du circuit intégré. 5. Circuit selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est réalisé dans le substrat d'un circuit intégré à protéger de la lumière.