Brevet FR2652449A1 — publié le 19910329

L'invention concerne les circuits intégrés. Dans les circuits intégrés, notamment en technologie MOS (Métal Oxyde Semiconducteur) et CMOS (MOS complémentaire), il est nécessaire de réaliser des systèmes de protection des broches extérieures contre les décharges électrostatiques susceptibles de se produire sur ces broches. Ces décharges sont dues notamment à la manipulation du circuit intégré avant sa mise en place sur un circuit imprimé et avant sa connexion à des alimentations. Des protections sont prévues depuis longtemps sur les circuits industriels, mais les normes de tenue aux décharges sont de plus en plus sévères; le besoin se fait sentir de systèmes de protection plus complexes et plus performants que ceux qui existent aujourd'hui. Les circuits de protection classiques introduisent generalement un effet d'écrêtage des tensions appliquées à la broche, ce qui est désiré lorsqu'apparaît une décharge mais ce qui est indésirable en fonctionnement normal dans certains cas. Par exemple, certains circuits doivent pouvoir supporter sur leurs broches d'entrée ou sortie des tensions nettement plus élevées que la tension d'alimentation nominale du circuit. La tension nominale d'alimentation est souvent de 5 volts et le circuit doit pouvoir supporter par exemple 30 à 40 volts sur certaines broches d'entrée. C'est le cas par exemple de circuits de commande d'afficheurs à tubes fluorescents. Or beaucoup de systèmes de protection de broches sont constitués de telle manière qu'ils écrêtent toute tension (tension de décharge électrostatique ou tension de fonctionnement normal) légèrement supérieure à la tension d'alimentation Vcc-Vss du circuit intégré. Ils ne permettent donc pas d'appliquer en fonctionnement normal des tensions relativement élevées sur la broche protégée. La figure 1 représente un exemple de tel système de protection très classique. Sur cette figure, on a représenté symboliquement par deux transistors complémentaires T1 et T2 des éléments fonctionnels du circuit intégré à protéger, c'est-à-dire des éléments ne faisant pas partie du système de protection. Dans exemple représenté, la broche à protéger C est une broche d'entrée du circuit intégré et elle est destinée à permettre l'application de signaux logiques en un point S du circuit, ce point S étant plus précisément constitué ici par les grilles réunies des transistors T1 et T2. Le dispositif de protection comprend une résistance R et deux diodes D1 et D2. Les diodes sont connectées en série, toutes deux polarisées en inverse, entre les deux bornes d'alimentation A (à Vcc) et B (à Vss) du circuit. La résistance est connectée entre la broche C à protéger et le point de jonction des diodes D1 et D2. Elle sert à limiter les courants de décharge électrostatique. Si les potentiels d'alimentation appliqués sur les bornes A et B sont respectivement Vcc et Vss (couramment 5 volts et O volt), et si la tension de coude de conduction des diodes est Vd (couramment 0,7 à 1 volt), les tensions appliquées à la broche C sont écrêtées dès lors qu'elles dépassent Vcc+Vd en positif et Vss-Vd en négatif. Los d'une décharge dangereuse pour le circuit ce n1 est pas gênant; en fonctionnement normal c'est gênant. Une variante de réalisation représentée à la figure 2 consiste à utiliser à la place des diodes D1 et D2 des transistors complémentaires Q1 et Q2 ayant leur grille reliée à leur source et reliée à une borne d'alimentation respective de manière à être normalement bloqués. En cas de surtension (d'origine électrostatique ou non) sur la broche C, la diode drain/substrat de l'un des transistors, ou drain/caisson de l'autre, passe en direct, évacuant le courant et écrêtant la tension sur la broche C. On arrive au même résultat et aux mêmes inconvénients qu'avec la disposition de la figure 1. Dans une autre réalisation connue, représentée à la figure 3, le dispositif de protection comprend une résistance et un transistor Q3 dont l'isolant de grille est épais (plusieurs milliers d'angströms alors que les autres transistors du circuit intégré ont en général une épaisseur d'oxyde de grille de quelques centaines d'angströms au maximum). La résistance R est reliée entre la broche C à protéger et le point s de circuit qui doit recevoir des signaux en provenance de la broche C (ou qui doit fournir des signaux à cette broche). Le transistor Q3 a sa grille connectée à son drain et à la broche C, et il a sa source reliée à une borne d'alimentation, par exemple la borne négative B à Vss pour un transistor à canal N. Lorsque la tension sur la broche C dépasse un seuil de mise en conduction du transistor Q3 (que ce soit ou non sous l'effet d'une décharge électrostatique), le transistor se met à conduire et limite le potentiel sur la broche C. Le seuil peut être de 20 volts, grâce au fait que l'oxyde de grille du transistor est assez épais (le seuil d'un transistor normal à oxyde mince est plutôt de l'ordre du volt). Mais cette valeur de tension d'écrêtage n'est pas toujours suffisante. De plus, lorsqu'il y a 20 volts ou plus sur la broche C, c'est-à-dire sur le drain du transistor Q3, alors que le substrat est à zéro volt, la jonction drain/substrat est polarisée en inverse sous cette tension qui est trop élevée et qui tend à détériorer la jonction si elle est appliquée de manière répétée. Pour mieux résoudre le problème de la protection électrostatique des broches d'un circuit intégré, tout en autorisant le fonctionnement normal avec des tensions relativement élevées sur ces broches (et même des tensions largement plus élevées que la tension d'alimentation nominale du circuit intégré), la présente invention propose une nouvelle structure de protection. Cette structure de protection comprend un premier transistor à effet de champ ayant un isolant de grille relativement épais, ce transistor ayant son drain relié à la broche à protéger et sa source reliée au substrat du circuit intégré, et un deuxième transistor à effet de champ ayant un isolant de grille relativement mince, le deuxième transistor étant connecté à la grille du premier de manière à permettre - de bloquer le premier transistor lorsque le circuit intégré est alimenté, - et de maintenir la grille du premier transistor en haute impédance lorsque le circuit intégré n'est pas alimenté. En principe le drain du deuxième transistor sera connecté à la grille du premier, sa source sera reliée au substrat et sa grille sera reliée par exemple à une borne d'alimentation du circuit (borne positive à Vcc si le deuxième transistor est à canal N). Par transistor à isolant de grille relativement mince, on entend ici un transistor à effet de champ semblable aux transistors utilisés dans le circuit intégré et ayant une tension de seuil faible telle qu'ils puissent être facilement rendus conducteurs et bloqués par des tensions de l'ordre des potentiels d'alimentation haut et bas Vcc et Vss du circuit. Au contraire, par transistor à isolant de grille relativement épais on entend un transistor qui ne peut être rendu conducteur que par des tensions très supérieures à la tension d'alimentation nominale Vcc-Vss du circuit intégré. L'épaisseur d'isolant peut être de quelques milliers d'angströms, aboutissant à une tension de seuil qui peut être de l'ordre de 20 volts. Cette épaisseur peut être prévue dans une partie du canal seulement (du côté du drain) comme on l'expliquera plus loin. Dans une réalisation avantageuse, en technologie CMOS, on prévoit que le drain du transistor à isolant de grille épais est constitué par une diffusion profonde peu dopée et de type opposé au substrat, telle que les diffusions servant à former les caissons peu dopés classiques en technologie CMOS. Les bords du caisson affleurent alors à la surface du substrat sous une portion d'isolant de grille épais. De préférence, le transistor à isolant de grille épais comporte une première portion de canal (côté source) recouverte d'isolant de grille mince, adjacente à une deuxième portion de canal (côté drain) recouverte d'isolant de grille épais et se terminant contre le bord du caisson constituant le drain; la grille recouvre les deux régions. De préférence, la grille du transistor à isolant de grille épais recouvre également une partie importante du drain de manière à établir une capacité de couplage non négligeable entre le drain et la grille. Enfin, on prévoit de préférence qu'une résistance est établie entre la broche à protéger et le point de circuit destiné à être relié à cette broche pour en recevoir ou lui fournir des signaux. Cette résistance limite les courants apparaissant au cours des décharges électrostatiques. La structure de protection selon l'invention permet de protéger le circuit contre les décharges électrostatiques apparaissant sur une broche, et on expliquera comment elle ne perturbe pas le fonctionnement en régime normal même si les tensions appliquées à la broche sont très supérieures à la tension d'alimentation. On verra également que la présence de ces tensions relativement élevées ne détériore pas de jonctions ou d'isolants de grille de la structure. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels - les figures 1 à 3, déjà décrites, représentent des structures de protection de circuit intégré utilisées dans l'art antérieur; - la figure 4 représente un schéma de principe de l'invention; - la figure 5 représente une vue de dessus d'un mode de réalisation de l'invention; - la figure 6 représente une coupe transversale de la structure de la figure 5. Sur le schéma de la figure 4, la broche à protéger est encore désignée par la référence C; elle est destinée à être reliée à un point S du circuit intégré dont la broche C constitue une broche d'accès extérieur. Par exemple, le point S est le point de jonction des grilles réunies de deux transistors complémentaires tels que les transistors T1 et T2 de la figure 1. La broche C est alors une broche d'entrée du circuit intégré. Ou alors, le point S est le point de jonction des drains réunis de deux transistors d'un étage de sortie. La broche C est alors une broche de sortie du circuit. Une résistance R est reliée entre la broche C et le point S; elle limite les courants circulant lors des décharges électrostatiques. Un premier transistor à effet de champ Ml, ayant un isolant de grille épais, de préférence de quelques milliers d'angströms, et une tension de seuil largement supérieure à la tension d'alimentation nominale du circuit intégré, a son drain relié à la broche C et sa source reliée au substrat dans lequel est formé le circuit intégré. Dans le cas d'un substrat de type P, le transistor M1 est un transistor à canal N, le substrat est relié à une borne d'alimentation négative B du circuit intégré, c'est-à-dire à un potentiel bas de référence Vss. Dans le cas d'un substrat de type N, le transistor serait à canal P et le substrat à Vcc. La grille du transistor M1 est reliée au drain d'un deuxième transistor à effet de champ M2. Le transistor M2 est un transistor à isolant de grille mince, de sorte qu'il peut facilement être rendu conducteur ou bloqué par les tensions normalement mises en jeu dans un circuit alimenté sous la tension nominale Vcc-Vss (en principe 5 volts). La source du transistor M2 est reliée au substrat. Le transistor M2 est connecté de manière à être rendu systématiquement conducteur lorsque le circuit intégré est alimenté par la tension nominale Vcc-Vss, pour que la grille du transistor M1 soit alors tirée à Vss. Dans l'exemple représenté, le transistor M2 est un transistor à canal N et sa grille est tout simplement connectée à la borne d'alimentation A à Vcc. Il est donc conducteur dès lors que le circuit est alimenté. Il porte à Vss le potentiel de la grille de M1. Dans la suite, on considérera que les transistors Ml et M2 sont tous deux à canal N, le substrat de circuit intégré étant de type P. Le circuit fonctionne de la manière suivante : en fonctionnement normal, le transistor M2 à canal N est conducteur (grille à Vcc, source à Vss, tension de seuil inférieure à Vcc-Vss). Il relie la grille du transistor Ml au substrat à Vss. Le transistor M1 est alors bloqué. Il ne perturbe pas le fonctionnement du circuit. On peut appliquer sur la broche C un potentiel pouvant aller jusqu'à plusieurs dizaines de volts si la jonction NP entre le drain du transistor M1 et le substrat peut tenir cette tension en polarisation inverse (on y parvient en réalisant le drain par une diffusion de caisson peu dope, et si l'oxyde de grille du transistor M1 résiste au claquage (il résiste grâce à son épaisseur importante du côté du drain). On ne peut pas appliquer sur la broche C de potentiels inférieurs à Vss par suite du passage en direct des jonctions drain/substrat ou source/substrat du circuit, mais en général ce n'est pas gênant. En présence de décharges électrostatiques, deux cas sont à considérer. 1) Décharges négatives Si l'on applique une décharge négative sur la broche C (vis-à-vis de n'importe quelle autre broche ou du substrat), la diode constituée par le drain N du transistor M1 et le substrat P passe en direct, entraînant l'évacuation des charges électrostatiques. La géométrie de cette diode doit être suffisante en fonction de la quantité de charges à évacuer (des normes définissent ces quantités). 2) Décharges positives Les décharges électrostatiques pour lesquelles on veut protéger le circuit sont celles qui se produisent lors de la manipulation du circuit alors qu'il n'est pas encore connecté à son alimentation. Lors de l'apparition de la décharge, la grille du transistor M2 est a priori sensiblement au même potentiel que sa source. Il est donc bloqué. Cela signifie que la grille du transistor M1 est en haute impédance. Quand la décharge positive arrive sur le drain du transistor Ml, le potentiel de la grille du transistor M1 monte par couplage capacitif entre le drain et la grille; on verra d'ailleurs comment on s'arrange pour augmenter ce couplage s'il le faut. Si la décharge est de quelques centaines ou même milliers de volts, le potentiel de grille de M1 montera facilement de quelques dizaines de volts par simple couplage capacitif. Cela rend le transistor M1 conducteur, ce qui évacue les charges électrostatiques. On parvient donc bien à l'ensemble des résultats souhaités. Les figures 5 et 6 représentent, respectivement en vue de dessus et en coupe transversale, un mode de réalisation de l'invention. Dans ce mode de réalisation, le substrat semiconducteur 10 est de type P, il comporte des caissons de type N peu dopés dans lesquels sont formés les transistors à canal P du circuit intégré; les transistors à canal N sont directement diffusés dans le substrat. Sur la figure 5, les régions diffusées de type P+ sont délimitées par un trait tireté (trait discontinu); les régions de type N+ sont délimitées par un trait pointillé fin, et un caisson de type N- est délimité par un trait continu fin. Les contours de métallisation ou de grilles de silicium polycristallin sont délimités par des traits continus épais.Les contacts entre ces métallisations ou ces grilles et les régions diffusées sont représentés par des rectangles avec leurs diagonales tracées. Le transistor M2, visible seulement sur la figure 5, est un transistor MOS classique, à canal N, diffusé dans le substrat. Il comporte une région de source 12 diffusée de type N+ séparée d'une région de drain 14, également de type N+, avec entre les deux une région de canal recouverte d'une couche isolante mince, ellemême recouverte par une grille de silicium polycristallin 16. La grille est reliée électriquement à une connexion au potentiel Vcc (ou à toute autre connexion permettant de rendre le transistor M2 conducteur lorsque le circuit intégré est alimenté). La source du transistor M2 est reliée électriquement à la borne d'alimentation négative Vss du circuit intégré; et le drain est relié à la grille du transistor M1. Le transistor Ml, visible à la fois sur la figure 5 et sur la figure 6, est un transistor de constitution spéciale. Il comporte une grille 18 en silicium polycristallin recouvrant une région de canal 20 constituée de deux parties juxtaposées se succédant le long du canal entre source et drain. La première partie de canal, 20a, adjacente à une région de source 22, est recouverte d'une couche d'oxyde de silicium mince 21a (quelques centaines d'angstroms d'épaisseur). La deuxième partie de canal 20b, adjacente à une région de drain 24, est recouverte d'oxyde de silicium épais 21b. Cet oxyde est de préférence réalisé par oxydation thermique localisée au moment de la définition des zones actives du circuit intégré. Son épaisseur est de quelques milliers d'angströms. La grille de silicium polycristallin 18 recouvre le canal 20, aussi bien là ou il est recouvert d'oxyde mince que là ou il est recouvert d'oxyde épais. Parmi les avantages de la réalisation de l'oxyde épais par croissance thermique localisée, il y a le fait que la transition d'épaisseur entre les régions 21a et 21b est très progressive de sorte que la grille 18 s'écarte progressivement du canal 20. La source 22 du transistor M1 est une région de type N+ diffusée dans le substrat 10. Elle est reliée à la borne d t alimentation négative au potentiel Vss. En fait, une seule diffusion de type N+ peut servir à réaliser les sources 12 et 22 des deux transistors M1 et M2, comme on le voit sur la figure 5. Cette diffusion est reliée au potentiel Vss par un contact électrique 26 et une métallisation 30. On remarquera sur les figures que cette métallisation 30, est reliée également par un contact 32 à une région 28 de type P+ diffusée directement dans le substrat 10 de sorte que le substrat est lui-même relié au potentiel le plus négatif présent dans le circuit. Le drain 24 du transistor M1 est ici réalisé non pas par une diffusion superficielle de type N+ mais par une diffusion profonde et peu dopée de type N-. Cette diffusion est réalisée en même temps que les caissons servant à loger les transistors à canal P du circuit intégré. Elle constitue donc elle même un caisson 34 de type N- classique. Une extrémité du caisson, adjacente à la région de canal 20b, constitue le drain du transistor M1. Comme on le voit sur la figure, le bord du caisson affleure à la surface du substrat sous l'oxyde épais 21b. A l'intérieur du caisson 34 est diffusée une région 36 de type N+ qui constitue une résistance (résistance R de la figure 4). Un contact métallique 38 à une extrémité de la région 36 permet de relier cette extrémité au plot C à protéger. Un contact 40 à une autre extrémité permet de relier cette autre extrémité à un point S du circuit intégré. En fonctionnement normal du circuit intégré (les alimentations Vcc et Vss étant connectées), le transistor M2 est conducteur et maintient le transistor M1 bloqué. Le drain (région 24 du caisson 34) du transistor M1 peut être porté à un potentiel de plusieurs dizaines de volts au dessus de Vss. En effet, d'une part une jonction caisson/substrat polarisée en inverse peut tenir cette tension du fait du faible dopage et de la profondeur importante (de l'ordre d'un micron) du caisson D'autre part, les différences de potentiel appliquées à l'oxyde de grille du transistor M1 sont les plus importantes là où l'oxyde de grille est plus épais (région 21b) et moins importantes là où oxyde est plus mince (région 21a). Il n'y a donc pas de risque de claquage de l'oxyde du transistor M1. Enfin, on notera sur la figure 6 qu'on s'arrange pour que la grille du transistor M1 chevauche largement la région de drain 24 (bord du caisson 34 adjacent au canal 20b), afin qu'une capacité drain/grille non négligeable existe malgré l'épaisseur de l'oxyde entre drain et grille à cet endroit. De cette manière on s'assure qu'on obtient bien une mise en conduction du transistor M1 lors de décharges électrostatiques : le potentiel de la grille 18 monte par couplage capacitif sous l'influence de la décharge électrostatique sur le drain de M1; et il monte suffisamment pour rendre le transistor M1 conducteur et évacuer les charges. Une particularité importante du mode de réalisation préféré de la structure selon l'invention réside donc dans le fait que la grille du transistor M1 n'est pas autoalignée avec le drain; au contraire elle chevauche largement le drain. REVENDICATIONS 1. Structure de protection d'une broche de circuit intégré contre les décharges électrostatiques, caractérisée en ce qu'elle comprend un premier transistor à effet de champ (M1) ayant un isolant de grille relativement épais (21b), ce transistor ayant son drain (24) relié à la broche à protéger (C) et sa source (22) reliée au substrat (10) du circuit intégré, et un deuxième transistor à effet de champ (M2) ayant un isolant de grille relativement mince, le deuxième transistor étant connecté à la grille du premier de manière à permettre - de bloquer le premier transistor lorsque le circuit intégré est alimenté, - et de maintenir la grille du premier transistor en haute impédance lorsque le circuit intégré n'est pas alimenté. 2. Structure de protection selon la revendication 1, caractérisée en ce que le drain du premier transistor est réalisé par une diffusion de caisson (34) profonde et peu dopée, de type opposé à celui du substrat. 3. Structure de protection selon la revendication 2, caractérisée en ce que les bords de la diffusion de caisson affleurent à la surface du substrat sous une portion d'isolant de grille épais du premier transistor. 4. Structure de protection selon l'une des revendications 2 et 3, caractérisée en ce que le transistor à isolant de grille épais comporte une première portion (20a) de canal (côté source) recouverte d'isolant de grille mince (21a), adjacente à une deuxième portion (20b) de canal (côté drain) recouverte d'isolant de grille épais ((21b) et se terminant contre le bord du caisson (34) constituant le drain. 5. Structure de protection selon l'une des revendications précédentes, caractérisée en ce que la grille (18) du premier transistor chevauche largement le drain (24) du transistor. 6. Structure de protection selon l'une des revendications précédentes, caractérisée en ce que le drain du deuxième transistor est connecté à la grille du premier, sa source est reliée au substrat et sa grille est reliée à une borne d'alimentation du circuit. 7. Structure de protection selon l'une des revendications précédentes, caractérisée en ce qu'une résistance est prévue entre la broche à protéger et un point (S) de circuit destiné à être relié à cette broche pour en recevoir ou lui fournir des signaux.