Brevet FR2652464A1 — publié le 19910329

La présente invention concerne en général des systèmes de transmission d'abonnés et est particulièrement orientée vers une amélioration d'une unité d'abonné pour la transmission sans fil avec une station fixe dans un système de transmission d'abonnés numérique sans fil. Une unité d'abonné caractéristique est décrite dans la demande de brevet des Etats- Unis N 06/893,916 déposée le 7 août 1986 par David N. Critchlow et al. Une station fixe utilisée avec cette unité d'abonné dans un système de transmission d'abonnés numérique sans fil est décrite dans le brevet des Etats-Unis n 4,777,633 à Thomas E. Fletcher, Wendeline R. Avis, Gregory T. Saffee et Karle J. Johnson. L'unité d'abonné décrite dans la demande n 06/893/916 comprend un moyen pour transcoder un signal d'entrée numérique vocal pour fournir des symboles d'entrée numériques; un moyen pour filtrer à RIF les symboles d'entrée numériques; un moyen pour obtenir un signal d'entrée analogique de fréquence intermédiaire depuis le symbole d'entrée filtré; un moyen pour combiner le signal d'entrée de fréquence intermédiaire avec une porteuse à haute fréquence pour la transmission radio vers la station fixe; un moyen pour démoduler un signal de sorti reçu depuis la station fixe pour fournir des symboles de sortie numériques; et un moyen pour synthétiser un signal de sortie numérique vocal depuis les symboles de sortie numériques. L'unité d'abonné comprend un circuit intégré processeur à bande de base et un circuit intégré processeur de modem. Tous les deux sont des processeurs de signaux numériques TMS32020. Les circuits intégrés processeurs à bande de base réalisent le transcodage du signal d'entrée numérique vocal, la synthèse des symboles de sortie numériques, et diverses fonctions de commande en bande de base; et le circuit intégré processeur à modem réalise le filtrage à RIF-des symboles d'entrée numériques, et la démodulation du signal de sortie reçu depuis la station fixe. Le circuit intégré processeur à modem agit généralement comme le maître pour le système. La présente invention crée une unité d'abonné moins coûteuse. L'unité d'abonné de la présente invention comprend un moyen pour transcoder un signal d'entrée numérique vocal pour fournir des symboles d'entrée numériques; un moyen pour filtrer à RIF les symboles d'entrée numériques; un moyen pour moduler un signal numérique de fréquence intermédiaire avec les symboles d'entrée filtrés pour fournir un signal d'entrée modulé de fréquence intermédiaire; un moyen pour traiter le signal d'entrée modulé pour émission vers la station fixe; un moyen pour démoduler un signal de sortie reçu depuis la station fixe pour fournir des symboles de sortie numériques; et un moyen pour synthétiser un signal de sortie numérique vocal depuis le symbole de sortie numérique; dans lequel l'unité d'abonné comprend un circuit intégré à RIF pour réaliser ledit filtrage à RIF des symboles d'entrée numériques un circuit intégré à FIN pour synthétiser de manière numérique ledit signal numérique de fréquence intermédiaire et pour réaliser ladite modulation dudit signal numérique de fréquence intermédiaire; et un seul circuit intégré processeur pour réaliser ledit transcodage dudit signal d'entrée numérique vocal, pour réaliser ladite démodulation dudit signal de sortie reçu depuis la station fixe, et pour réaliser ladite synthétisation des symboles de sortie numériques. Le circuit intégré à RIF réalise la fonction de filtrage à RIF qui a été mise en application par logiciel dans le processeur modem de l'unité d'abonné de la technique antérieure décrite ci-dessus. En déplacant la fonction de filtrage à RIF d'émission qui prend du temps hors du processeur modem et en réalisant la fonction de démodulation avec le même processeur qui réalise la fonction de traitement en bande de base, il est seulement nécessaire d'avoir un circuit intégré processeur. Le moyen pour synthétiser de manière numérique le signal numérique de fréquence intermédiaire est un synthétiseur numérique direct (SND) qui comprend un moyen couplé au circuit intégré processeur pour accumuler des données de phase fournies par le circuit intégré processeur pour indiquer une fréquence intermédiaire prédéterminée; et un moyen pour traiter les données de phase accumulées pour produire ledit signal numérique de fréquence intermédiaire à la fréquence intermédiaire prédéterminée. La présente invention ajoute ainsi de nouvelles fonctionnalités à l'unité d'abonné qui n'existait pas dans l'unité d'abonné de la technique antérieure décrite ci-dessus en ce que la synthèse numérique directe permet un accord de fréquence extrêmement souple de l'unité d'abonné. Dans l'unité d'abonné de la technique antérieure décrite ci-dessus, l'accord de fréquence était limité à un ensemble fini de canaux espacés par des incréments de 25 KHz. La différence de fréquence également entre l'émission et la réception était fixée à 5 MHz. La fonction du SND du circuit intégré FIN supprime ces limitations, permettant de ce fait à d'autres types d'espacement de canaux ou de décalage d'EM/REC d'être pris en charge avec une modification minimale ou pas du tout des circuits de l'unité d'abonné. Par suite, le circuit intégré FIN fournit un signal numérique de fréquence intermédiaire entièrement modulé qui peut être synthétisé de manière numérique à l'une quelconque d'une multitude des différentes fréquences intermédiaires prédéterminées. Et un réglage de fréquence à résolution précise peut être prévu dans le circuit intégré FIN pour permettre la recherche de la fréquence du signal de sorti reçu depuis la station fixe. Ces deux caractéristiques permettent à la radio de l'unité d'abonné de contenir seulement une référence LO de fréquence fixe et élimine le besoin d'un synthétiseur RF. Ces deux caractéristiques permettent également à la référence de fréquence primaire dans l'unité d'abonné d'être fixe, avec la totalité des réglages d'accord de fréquence étant réalisée par le circuit intégré FIN. Un synthétiseur numérique direct est stable et facile à produire. On peut faire face à des types de bruits de phase sans la nécessité d'un synthétiseur à BVP RF coûteux et très complexe. La caractéristique du SND fournit l'agilité des fréquences à l'intérieur de la bande IFI et fournit des modifications de fréquence plus faciles pour le fonctionnement dans d'autres bandes. Une autre caractéristique de la présente invention consiste en ce que le circuit intégré RIF comprend un moyen pour produire des signaux de cadencement pour cadencer l'opération de transcodage et l'opération de synthétisation du signal de sortie numérique vocal par le circuit intégré processeur. Toutefois, le circuit intégré processeur réalise la démodulation du signal de sortie reçu depuis la station fixe indépendamment des signaux de cadencement produits par le circuit intégré RIF. Le circuit intégré processeur reçoit ledit signal de sortie en conformité avec les signaux des cadencements produits par le circuit intégré RIF, et met en mémoire tampon le signal de sortie reçu pour démodulation, permettant ainsi au circuit intégré processeur de réaliser ladite démodulation lorsqu'il n'effectue pas les opérations de transcodage et de synthétisation. La présente invention diminue également les coûts de fabrication en incluant une combinaison d'une mémoire lente couplée au circuit intégré processeur pour mémoriser les codes de traitement utilisés par le circuit intégré processeur lorsque les dits codes ne nécessitent pas d'être exécutés avec des états d'attente nuls; et une mémoire rapide couplée au circuit intégré processeur pour mémoriser temporairement les codes de traitement utilisés par le circuit intégré processeur lorsque les dits codes sont exécutés avec des états d'attente nuls. Des mémoires vides rapides (avec un état d'attente nul) et des MME rapides avec la même densité de puces sont très coûteuses. Afin de diminuer les coûts, les codes pour le processeur peuvent être mémorisés dans une MME lente (avec un ou plusieurs états d'attente), et lorsque les traitements doivent être lancés avec des états d'attente nuls, le code peut être téléchargé depuis la mémoire lente vers la mémoire rapide énoncée à partir de celle-ci. Des caractéristiques supplémentaires de la présente invention sont décrites en relation avec la description du mode de réalisation préféré. La figure 1 est un schéma synoptique d'un mode de réalisation préféré des unités d'abonné de la présente invention. La figure 2 est un schéma synoptique du circuit intégré RIF compris dans le mode de réalisation représenté à la figure 1. La figure 3 est un schéma synoptique du circuit intégré FIN compris dans le mode de réalisation représenté à la figure 1. La figure 4 illustre les tâches de traitement réalisées par le circuit intégré processeur représenté dans le mode de réalisation de la figure 1. La figure 5 illustre les routines de traitement comprises dans la tâche de traitement modem représentée à la figure 4. DEFINITION DES ABREVIATIONS ET SIGLES Ce qui suit est une définition des abréviations et sigles utilisés ici: A/M Analogique à numérique CAG Commande automatique de gain CIAS Circuit intégré à application spécifique MBPD Modulation par déplacement de phase bivalente TCC Tâche de commande de canal UCC Unité de commande de canal CRC Contrôle de redondance cyclique CMA Convertisseur numérique/analogique SND Synthétiseur numérique direct FIN Fréquence intermédiaire numérique DRC Boîtier à double rangée de connexion PSD Prêt à sortir des données MDPD Modulation par déplacement de phase différentiel TSN Traitement des signaux numériques MME Mémoire morte effaçable RIF Réponse impulsionnelle finie E/S Entrée/sortie BPF Bit de poids faible TTN Tâche de traitement de modem BPFO Bit de poids fort MUX Multiplexeur MIC Modulation par impulsions et codage BVP Boucle à verrouillage de phase MIL Modulation d'impulsions en largeur MDPQ Modulation par déplacement de phase quadrivalente MEV Mémoire vive CCR Canal de commande radio PLER Prédiction linaire excitée résiduelle RF Haute fréquence MM Mémoire morte REC Réception HR Horloge de réception DRF Début de réception d'une fenêtre TCA Tâche de commande d'abonné CILA Circuit interface de ligne d'abonné CTS Commande de traitement du signal CTTS Contrôleur de tâche de traitement du signal TECC Tampon d'échantillon du crochet commutateur MRT Multiplexage par répartition dans le temps EM Emission HEM Horloge d'émission ERAU Emetteur-réception asynchrone universel ITGE Intégration à très grande échelle OUE OU exclusif En se référant à la figure 1, un mode de réalisation préféré de l'unité d'abonné de la présente invention comprend un circuit d'interface de téléphone 10, un CILA et un circuit codeur-décodeur ou codec 11, un circuit intégré processeur 12, une mémoire rapide 13, une mémoire lente 14, un décodeur d'adresse 15, un circuit intégré RIF 16, un circuit intégré FIN 17, un CNA 18, un convertisseur A/N 19, une radio 20, un circuit de sonnerie 21, et un oscillateur 22. Le circuit intégré RIF 16, qui est un circuit intégré CIAF est interfacé au circuit intégré FIN 17 par des lignes 23 et 24, au circuit intégré processeur 12 par un bus processeur 25 et une ligne 26, au convertisseur A/N 19 par une ligne 27, au CILA et au circuit codec par une ligne 29, à la radio 20 par une ligne 30, et au circuit de sonnerie 21 par une ligne 31. Le circuit d'interface de téléphone 10 est interfacé avec un téléphone 32, qui convertit des ondes sonores en un signal vocal d'entrée, et convertit un signal vocal de sortie en ondes sonores. Le CILA et le circuit codec 11 sont couplés au circuit d'interface de téléphone 10 pour convertir le signal vocal d'entrée en un signal d'entrée numérique en bande de base, qui est fourni au circuit intégré processeur 12. Dans un mode de réalisation en variante (non représenté), le circuit intégré processeur est également directement interfacé avec un ERAU pour en alternance recevoir directement des signaux d'entrée numériques depuis et envoyer directement des signaux de sortie numériques vers un dispositif d'E/S de signaux numériques. Le circuit intégré processeur 12 comprend un processeur de signaux numérique de type TMS320C25, qui transcode le signal d'entrée numérique en bande de base en conformité avec un algorithme de PLER pour fournir des symboles d'entrée numériques de données d'EN sur le bus processeur 25. L'utilisation d'un processeur de signaux numériques pour exécuter un algorithme de PLER est décrit dans la demande de brevet international n PCT/US85/02168, publication internationale n W0 86/02726 publiée le 9 mai 1986. Le circuit intégré RIF 16 filtre par RIF les symboles d'entrée numérique et fournit des données filtrées au circuit intégré FIN 17 sur les lignes 24. Le circuit intégré FIN 17 réalise l'interpolation des symboles d'entrée numérique filtrée et module un signal numérique de fréquence intermédiaire avec les symboles d'entrée interpolés pour fournir un signal d'entrée numérique modulé. Le CNA 18 convertit le signal d'entrée numérique modulé en un signal d'entrée analogique modulé. La radio 20 émet le signal d'entrée analogique modulé vers la station fixe; et reçoit et démodule un signal de sortie analogique modulé provenant de la station fixe. L'oscillateur 22 est un oscillateur libre, qui fournit des signaux d'horloge au circuit intégré processeur 12. Une description de la relation entre l'unité d'abonné et la station fixe est contenue dans le brevet des Etats-Unis n-4,777,633. Le convertisseur A/N convertit le signal de sortie analogique démodulé reçu en un signal de sortie numérique contenant des symboles de sortie numériques. Le circuit intégré processeur 12 synthétise un signal de sortie numérique en bande de base depuis les symboles de sortie numériques. La synthétisation des symboles transcodés par PLER par un processeur de signaux numériques est également décrite dans la publication internationale n W086/02726. Le circuit intégré processeur 12 réalise de plus l'annulation d'échos comme décrit dans le brevet des Etats-Unis n 4,697,261 à David T. K. Wang et Philip J. Wilson. Le circuit CILA et codec 11 convertit le signal de sortie numérique en bande de base en signal vocal de sortie qui est fourni au circuit d'interface de téléphone au téléphone 32. Le circuit intégré RIF groupe la fonctionnalité des circuits en un dispositif à ITGE de façon à réduire le coût de production de l'unité d'abonnés en éliminant diverses parties séparées à intégration moyenne. En se référant à la figure 2, le circuit intégré RIF 16 comprend un amplificateur de sortance 33, un module de décodage interne 34, un tampon d'échantillon de réception 35, des registres de commande et d'état 36, un module de décodage d'adresse externe 37, un module de minuterie de surveillance 38, un module de cadencement de réception 39, un module de cadencement d'émission 40, un filtre à RIF d'émission 42, un module de cadencement de codec 44, et un module de commande de sonnerie 45. Le circuit intégré RIF 16 fournit la production d'un marqueur de trame de 45 millisecondes, la production d'un marqueur de fenêtre de 11,25 millisecondes, la production d'une horloge de symbole de 16 KHz, des circuits de réglage de cadencement, la mise en tampon d'échantillons de réception, la mise en tampon de symboles d'émission, la production de cadencement de codec à 5 KHz, le décodage d'interface processeur, la production du cadencement de la sonnerie, le décodage d'adresse externe et la production de la remise à zéro de la minuterie de surveillance. Le circuit intégré RIF 16 met en tampon deux symboles d'émission à cinq bits à une fréquence de 8 KHz. Le circuit intégré RIF convertit et filtre les symboles d'émission en symboles de données I et Q, avec chacun de ces symboles étant de 10 bits à une fréquence de 160 KHz. La donnée I et Q est entrelacée et sortie vers le circuit intégré FIN 17 à une fréquence de 320 KHz. Le circuit intégré RIF 16 met en tampon également des échantillons de donnée de réception à une fréquence de 64 KHz; et quatre échantillons de donnée de réception sont lus par le circuit intégré processeur 12 à une fréquence de 16 KHz. Les horloges et signaux de cadencement sont produits par le circuit intégré RIF 16 depuis un signal d'horloge maître entrant à 3,2 MHz. Le circuit intégré processeur 12 est synchronisé sur ces vitesses de donnée par des interruptions de fenêtres et symboles produites par le circuit intégré RIF 16. L'échantillonnage du cadencement du codec et du processeur à 8 KHz et l'horloge du codec sont produits par le circuit intégré RIF 16 et synchronisés sur le temps des échantillons de réception entrant. Le circuit intégré RIF 16 produit également des signaux de commande et de cadencement pour commander la forme et le cadencement de la tension de sonnerie fournie au circuit de sonnerie 21. Le module de minuterie de surveillance 38 fournit un signal de remise à zéro dans le cas o le circuit intégré processeur 12 n'exécute pas les instructions de manière appropriée. L'amplificateur de sortance 33 amplifie un signal d'horloge maître de 3,2 MHz reçu sur une ligne 23a depuis le circuit intégré FIN, un signal d'horloge en avance à 3,2 MHz reçu sur une ligne 23b depuis le circuit intégré FIN 17, et un signal de remise à zéro reçu sur une ligne 51 depuis la minuterie de surveillance 38. Sauf indication différente, la totalité des cadencements à l'intérieur du circuit intégré RIF 16 est obtenue à partir du signal d'horloge à 3,2 MHz sur la ligne 23a. Le signal d'horloge à 3,2 MHz avancé sur la ligne 23b conduit le signal d'horloge à 3,2 MHz sur la ligne 23a d'un cycle d'un signal de référence à 21,76 MHz qui est présent à l'intérieur du circuit intégré FIN 17. Le signal d'horloge à 3,2 MHz est obtenu à partir de la référence à 21,76 MHz dans le circuit intégré FIN et la largeur d'impulsion minimale est par suite de 276 nanosecondes. Le signal d'horloge à 3,2 MHz avancé depuis la ligne 23b est fourni depuis l'amplificateur 33 par l'intermédiaire d'une ligne interne 47 au filtre à RIF d'émission 42, et au module de cadencement du codec 44. Le filtre à RIF d'émission 42 est mis en application en partie par une mémoire morte, laquelle est pseudo- statique et nécessite que son entrée de validation soit désactivée par le signal d'horloge à 3,2 MHz avancé sur une ligne 47 entre des accès successifs. Le signal de remise à zéro HW sur une ligne 51 remet à zéro la totalité du circuit interne du circuit intégré RIF 16 et fournit une remise à zéro matérielle au module de la figure 1. Les horloges internes sont soit des versions amplifiées du signal d'horloge maître à 3,2 MHz reçu sur la ligne 23a soit des divisions de cette horloge. Le module de décodage d'adresse interne 34 permet au circuit intégré processeur 12 d'accéder aux fonctions internes du circuit intégré RIF 16 dans le but de commander ces fonctions et de déterminer leurs états. Le module de décodage d'adresse interne 34 reçoit des adresses du processeur et des échantillonnages du processeur sur un bus 25. Le module de décodage d'adresse interne 34 fournit des signaux de sortie sur un bus interne 48. Les signaux de sortie sur le bus 48 provenant du module de décodage d'adresse interne 34 comprennent un signal de validation de lecture vers le tampon d'échantillon de réception 35, un signal d'écriture de commande et des signaux de lecture d'état vers les registres de commande et d'état 36, un signal d'écriture vers le filtre RIF d'émission 42, des signaux d'écriture de fenêtre et d'horloge vers le module de cadencement de réception 39, un signal d'écriture vers le module de cadencement d'émission 40, et des signaux de commande vers le module de filtre à RIF d'émission 42 et vers le tampon d'échantillon de réception 35, et un signal d'échantillonnage à modulation d'amplitude, qui entraîne le module de cadencement de réception 39 à remettre à zéro le cadencement de fenêtre. Seulement un des signaux de lecture ou d'écriture respectif sur le bus 48 depuis le module de décodage d'adresse interne 34 est actif en même temps. Le tampon d'échantillon de réception 35 reçoit quatre échantillons pour chaque temps de symbole de réception depuis le convertisseur A/N 19 par l'intermédiaire d'une ligne 27a à une fréquence de 64 KHz; mais en tampon de symbole de donnée, ce qui représente huit échantillons au total; et alors envoie ces échantillons de donnée vers le circuit intégré processeur 12 par l'intermédiaire du bus processeur 25. Le tampon d'échantillon de réception 35 est mis en oeuvre dans une mémoire vive à double page. Le tampon d'échantillon de réception 35 reçoit un signal de validation de lecture sur le bus interne 48 depuis le module de décodage d'adresse interne 34 et un signal d'échantillonnage d'écriture sur la ligne interne 49 depuis le module de cadencement de réception 39. Les registres de commande et d'état 36 permettent au circuit intégré processeur 12 de commander les fonctions internes du circuit intégré RIF 16, et permettent au circuit intégré processeur 12 de lire l'état du filtre à RIF émission 42 et le tampon d'échantillon de réception 35, et d'autres signaux internes. Les signaux de commande sont fournis pas le circuit intégré processeur 12 par l'intermédiaire du bus processeur 25 et les indications des états sont obtenues depuis divers modules internes du circuit intégré RIF 16. Les indications d'états sont fournies au circuit intégré processeur 12 par l'intermédiaire du bus processeur 25. Les indications d'état sont sous charge en réception, dépassement de capacité en réception, sous charge en émission, dépassement de capacité en émission, début de trame, début de réception de fenêtre, horloge de symbole d'émission, horloge de symbole de réception et débordement du filtre à RIF d'émission. Les signaux de commande qui sont fournis par les registres de commande 36 vers les circuits internes par l'intermédiaire du bus interne 48 comprennent ce qui suit: validation d'émission, niveau d'oscillation, validation de la sonnerie, remise à zéro logiciel, trois états et échantillonnage de la minuterie de surveillance. Le signal de validation d'émission indique le commencement d'une fenêtre d'émission basée sur le délai d'émission établi dans le module de cadencement d'émission 40. Le signal de niveau de modulation est fourni au module de cadencement de réception 39 et détermine si une longueur de fenêtre est de 180 ou 360 symboles. Le signal de remise à zéro logiciel permet aux circuits intégrés processeurs 12 de remettre à zéro les fonctions internes à l'intérieur du circuit intégré RIF 16. Le signal trois états permet au circuit intégré processeur 12 de désactiver les sorties du circuit intégré RIF 16. Le signal de validation de sonnerie permet au circuit intégré processeur 12 de mettre en et hors service le circuit de sonnerie 21. Ce signal fournit un cadencement de deux secondes et de quatre secondes pour le signal de sonnerie. L'échantillonnage de la minuterie de surveillance permet au circuit intégré processeur 12 de remettre le module de minuterie de surveillance à zéro afin de garder une remise à zéro matérielle se produisant. Le circuit intégré processeur 12 reçoit un signal d'interruption d'horloge de réception (SIHR) depuis le module de cadencement de réception 39 par l'intermédiaire d'une ligne 26c lorsque la donnée a été écrite dans la première des quatre emplacements de la mémoire vive à double page du tampon d'échantillon de réception 35. Le circuit intégré processeur 12 lit ensuite les échantillons de réception depuis le premier des quatre emplacements de la mémoire vive à double page par l'intermédiaire du bus processeur 25. A ce moment, des échantillons sont en cours d'écriture dans la prochaine des quatre emplacements de la mémoire vive à double page à une fréquence de 64 KHz. L'événement à 16 KHz est un dérivé de l'événement à 64 KHz, lequel conserve les événements de lecture et d'écriture synchronisés. Ceci assure que les opérations de lecture et d'écriture ne se produisent pas au même moment à tout emplacement mémoire et assurent également un temps de réponse adéquat depuis le circuit intégré processeur 12. Un tampon de symbole d'émission dans le filtre à RIF d'émission 42 reçoit des symboles d'émission depuis le circuit intégré processeur 12 par l'intermédiaire du bus processeur 25 et met en tampon jusqu'à deux symboles d'émission. Le circuit intégré processeur 12 est interrompu chaque fois qu'un autre symbole d'émission veut être écrit dépassant plus de deux symboles dans le tampon de symbole d'émission. Le tampon de symbole d'émission dans le filtre à RIF d'émission 42 reçoit un signal d'écriture par l'intermédiaire du bus interne 48 depuis le module de décodage d'adresse interne 34. Après chaque signal d'interruption d'horloge d'émission (SIHE) à une fréquence de 8 KHz sur la ligne 26a, le circuit intégré processeur 12 sort deux symboles d'émission sur cinq bits. La donnée est selon un format de code gré à ???. Le tampon de symbole d'émission sort un symbole toutes les 16 KHz pour traitement par le filtre à RIF d'émission 42. Cette donnée est mise dans un tampon double dû à un asynchronisme entre le circuit intégré RIF 16 et le circuit intégré processeur 12. La dernière valeur de donnée est répétée jusqu'à ce qu'une nouvelle donnée soit écrite. Une donnée nulle peut être répétée de cette manière. Le tampon de symbole d'émission est effacé pendant une remise à zéro. Pendant le synchronisation, une suite fixe de symboles est envoyée vers le circuit intégré RIF 16 par le circuit intégré processeur 12. Le circuit intégré RIF 16 réalise le filtrage à RIF sur ces symboles et sort des paires I, Q vers le circuit intégré FIN 17. La radio 20 boucle les données en retour vers le convertisseur A/N 19. Les échantillons sont lus par le circuit intégré processeur 12 comme dans le mode en ligne et les coefficients du filtre de réception du processeur mis en oeuvre dans le circuit intégré processeur 12 sont réglés. Le seul cadencement critique pour la synchronisation est produit par les modules de cadencement de réception et d'émission 39, 40. Le module de cadencement de réception 39 produit la totalité des horloges et échantillonnages de référence pour le traitement des symboles de réception. Le cadencement est réglé par le circuit intégré processeur 12 en sorte que le traitement peut être synchronisé avec les échantillons de réception reçus par l'intermédiaire de la ligne 27a depuis la station fixe. Le module de cadencement de réception 39 comprend un circuit de cadencement fractionnaire d'horloge de réflexion et un circuit de cadencement de fenêtre de réception. Le but de ces deux circuits est de synchroniser le cadencement de réflexion du modem à l'intérieur du circuit intégré processeur 12 aux échantillons de réflexion reçus sur la ligne 27a depuis la station fixe et parl'intermédiaire du convertisseur A/N 19 et également de réguler le module de cadencement d'émission 40 et le module de cadencement de codec 44. Le module de cadencement de réception 39 est cadencé à une fréquence de 3,3 MHz et reçoit les entrées de signaux de commande suivants depuis le circuit intégré processeur 12 par l'intermédiaire du bus processeur 25: un signal d'échantillonnage de modulation d'amplitude, un signal d'écriture d'horloge de fenêtre de réception, et un signal de recherche de bit de réception. Diverses sorties sont produites par le module de cadencement de restriction 39. Une impulsion de validation d'écriture à 64 KHz est fournie sur une ligne 49 pour commander l'écriture vers le tampon d'échantillon de réception 35. Un signal d'échantillonnage de synchronisation A/N à 64 KHz est fourni sur une ligne 27b au convertisseur A/N 19 pour synchroniser son fonctionnement. Un signal d'échantillonnage à 8 KHz est fourni au module de cadencement du codec 44 par l'intermédiaire de la ligne 52. Un signal d'interruption d'horloge de réception à 16 KHz (SIHR) sur une ligne 26c et un signal d'interruption de début de fenêtre de réception (SIDFR) sur une ligne 26b sont sortis vers le circuit intégré processeur 12. Un échantillonnage du cadencement de fenêtre de pré-réception est fourni sur une ligne 54 pour commander le module de cadencement d'émission 40. Le circuit de cadencement fractionnaire dans le module de cadencement de réception 39 est positionné par le circuit intégré processeur 12 pour produire le début de réception du signal d'interruption de fenêtre sur une ligne 26b. Le circuit intégré processeur 12 détermine l'emplacement d'un trou de modulation d'amplitude (signal d'échantillonnage) émis par la station fixe pendant l'acquisition. Lorsque le circuit intégré processeur 12 détecte le signal d'échantillonnage de modulation d'amplitude, le circuit de cadencement de fenêtre dans le module de cadencement de réception 39 est remis à zéro par un signal de remise à zéro provenant du circuit intégré processeur 12. Ceci aligne les marqueurs de trame et de fenêtre avec le signal d'échantillonnage de modulation d'amplitude. Le marqueur de trame est une impulsion de 62,5 psec se produisant toutes les 45 millisecondes. Le marqueur de fenêtre est une impulsion de 62,5 psec se répétant toutes les 11,25 millisecondes, ou 22,5 millisecondes dans le mode MDPQ. Les symboles de réception entrant sont démodulés par le circuit intégré processeur 12 et le cadencement est de plus réglé si nécessaire. Pour régler l'horloge de symbole de réception à 16 KHz, le circuit intégré processeur force le circuit de cadencement fractionnaire (recherche de bit) à raccourcir ou allonger l'échantillonnage à 64 KHz jusqu'à cinquante cycles à 3,2 MHz. Le circuit intégré processeur 12 surveille la relation des symboles de réception avec le cadencement de trame et par suite effectue les réglages de l'horloge de réception à 16 KHz. Lorsque l'horloge de réception est réglée, les marqueurs de fenêtre et de trame sont également modifiés du fait qu'ils sont dérivés de l'horloge de réception. Pour garder le nombre d'échantillons de modulation par impulsion et codage (MIC) fournis vers et depuis le circuit de CILA et codec 11 synchronisés au cadencement de la trame, le module de cadencement de réception 39 commande le module de cadencement du codec 44. Le module de cadencement d'émission 40 comprend un circuit à retard d'émission et un circuit de cadencement de commande d'émission. Ces circuits produisent un signal d'interruption d'horloge d'émission (SIHE) qui est fourni au circuit intégré processeur 12 par l'intermédiaire d'une ligne 26a. Le module de cadencement d'émission 40 est synchronisé avec le module de cadencement de réception 39 par l'échantillonnage du cadencement de fenêtre de pré-réception, qui est fourni au module de cadencement d'émission par le module de cadencement de réception 39 sur une ligne 54 est utilisé pour remettre à zéro le circuit à retard d'émission, lequel à son tour produit le marqueur de fenêtre d'émission. Le cadencement de l'horloge d'émission est basé sur l'horloge interne à 3,2 MHz. Le circuit intégré processeur 12 commande également les circuits à retard d'émission et de cadencement d'émission en fournissant des signaux de commande d'écriture de donnée d'émission sur le bus processeur 25. Le module de cadencement d'émission 40 fournit un signal de commande E/R sur une ligne 30 vers la radio 20. Ce signal détermine si la radio est en émission ou en réception de données. Le module de cadencement d'émission 40 commande également le décalage de symboles d'émission, l'adressage de la mémoire morte, le cadencement de l'accumulation, et la mémorisation du produit I, Q pour sortie vers le circuit intégré FIN 17. Le module de cadencement d'émission 40 fournit des signaux de commande sur une ligne 56 pour conserver le filtre à RIF d'émission 42 synchronisé avec le cadencement des symboles d'émission et de la fenêtre. Cette synchronisation est accomplie en conformité avec le marqueur de cadencement de fenêtre d'émission. Après une remise à zéro, le module de cadencement d'émission 40 produit activement des signaux de commande sur la ligne 56 une fois qu'une fenêtre d'émission commence. Le module 42 de filtre à RIF d'émission comprend une mémoire morte, laquelle met en oeuvre un filtre à RIF en fournissant des produits de donnée I et Q en réponse à la mémoire morte étant adressée pour la recherche par une combinaison de symboles d'émission reçus depuis le circuit intégré processeur 12 par l'intermédiaire du bus processeur 25 et des comptages de coefficients de sinus et de cosinus fournis par un compteur à l'intérieur du module de filtre à RIF d'émission 42. Le filtre à RIF d'émission 42 accumule six produits de donnée I et Q séquentiels et mémorise des résultats pour sortir vers le circuit intégré FIN par l'intermédiaire de la ligne 24a. La fréquence minimale requise pour le fonctionnement du filtre à RIF d'émission 42 est déterminée par les temps de fréquence de symbole (16 KHz), le nombre des temps (2) d'échantillon I et Q, le nombre des temps (10) des coefficients, le nombre de prises (6) = 1,92 MHz. L'horloge maître de 3,2 MHz satisfait cette exigence de fréquence minimale. Des périodes d'attente sont ajoutées pour compenser dans le cas de temps d'exécutions plus rapides. Le module de cadencement d'émission 40 est cadencé à une fréquence d'horloge de 3,2 MHz, qui définit une période d'état. Du fait que cette fréquence d'horloge est supérieure à celle requise au minimum de 1,92 MHz, le filtre à RIF d'émission 42 produit des signaux pour les six premiers hors des dix périodes d'état. Chaque nouveau symbole d'émission doit être chargé dans un tampon circulaire dans le filtre à RIF d'émission à la fréquence de 16 KHz. Le nouveau symbole d'émission et les cinq symboles d'émission précédents sont mémorisés dans le tampon circulaire. Le symbole d'émission le plus vieux est sorti lorsqu'un nouveau symbole d'émission y est décalé. La fréquence de sortie du filtre à RIF d'émission 42 est de 320 KHz. A partir de chaque symbole d'émission, dix valeurs de donnée I sont produites et dix valeurs de donnée Q sont produites. Le tableau 1 ci- dessous représente comment des informations I, Q et nulles peuvent être obtenues à partir de chaque valeur sur 5 bits. BIT 1 BIT 2 BIT 3 BIT 4 BIT 5 I&QBPF I & Q I BPFO Q BPFO NULLE La donnée dans le tampon circulaire est tournée chaque six états en dehors des dix états. Un nouveau symbole d'émission et les cinq symboles d'émission précédents résident dans le tampon circulaire pour vingt de ces dix périodes d'état. La portion coefficients de l'adresse de la mémoire morte est également augmentée chaque six période d'état hors des dix périodes d'état. Un accumulateur dans le filtre à RIF d'émission 42 ajoute des résultats de chaque produit de donnée I fourni depuis la mémoire morte pour chacune des six périodes d'état. Par suite, le registre accumulateur est effacé pour la première addition, et chaque résultat d'addition successive est cadencé dans un registre de contre- réaction de l'accumulateur en sorte qu'il peut être ajouté au produit nouvellement recherché. Une fois que six additions se produisent, le résultat est cadencé dans un registre à décalage de sortie. Le même processus se produit pour les mêmes coefficients et les produits de donnée Q fournis depuis la mémoire morte pour chaque symbole d'émission. Les lignes d'adresse de la mémoire morte permettent des recherches de soixante coefficients de cosinus et de soixante coefficients de sinus pour quatre index possibles de donnée I, Q. Ceci nécessite sept lignes d'adresse pour les coefficients et deux lignes d'adresse pour les données I, Q. La sortie de filtre à RIF nécessite dix bits. Deux bits supplémentaires sont nécessaire pour maintenir la précision de la partie fractionnaire de la valeur de recherche. Ceci demande une dimension de mémoire morte de 512 x 12. Le BPFO de l'index de donnée I, Q est passé autour de la mémoire morte vers un circuit de complément à 1 qui force la sortie de la mémoire morte à être inversée ou non inversée. Si le symbole adressant la mémoire morte est un symboles nul, ledit nul commande quatre des sept lignes d'adresses de coefficients. Du fait que sept lignes d'adresse sont utilisées pour la recherche des coefficient, ceux-ci fournissent 128 emplacements. Seulement 120 coefficients sont nécessaires. Ceci laisse huit emplacement inutilisés. Des valeurs égales à zéro sont mémorisées dans ces emplacements en sorte qu'une information nulle peut être facilement sortie depuis la mémoire morte. Une fonction de complément à 2 est mis en oeuvre en utilisant un complément à 1 et en effectuant un 1 logique dans l'additionneur suivant. La sortie de l'additionneur est bouclée à l'entrée de l'additionneur pour des additions successives ou sorties à travers un MUS vers un registre à décalage de sortie. La sortie est arrondie en utilisant seulement les dix bits supérieurs. Les sorties du tampon circulaire du filtre à à RIF d'émission sont positionnés à zéro après une remise à zéro. Ceci permet à une information nulle d'être traitée jusqu'à ce que des nouvelles valeurs de symboles d'émission soient chargées. La donnée I est traitée en premier suivie par la donnée I. Le signal d'interruption d'horloge d'émission se produit seulement pendant une fenêtre d'émission. Le processeur ne sait pas lorsqu'une fenêtre d'émission commence ou finit excepté en répondant à cette interruption. Le signal présente une durée faible d'un cycle d'horloge à 3,2 MHz afin de garantir que l'interruption n'est pas activée une fois qu'elle a été servie. L'interruption d'horloge d'émission se produit chaque fois à chaque autre temps de symbole (16 KHz/2). L'interruption d'horloge de réception se produit pour une trame complète. Le circuit intégré processeur 12 masque cette interruption en utilisant le marqueur de fenêtre de réception comme un masque. L'interruption d'horloge de réception présente une durée active faible d'un cycle d'horloge à 3,2 MHz. L'interruption de début de réception de fenêtre se produit toutes les 11,25 millisecondes, et présente une durée active faible d'un cycle d'horloge à 3,2 MHz. Chaque signal d'interruption est forcé à un état inactif haut sur remise à zéro. Le module de cadencement du codec 44 produit des échantillons de cadencement et envoie le signal d'horloge nécessaire par l'intermédiaire des lignes 29 vers les circuits de CILA et codec 11 pour amener huit bits de donnée à être transférés entre le codec et le processeur à une fréquence de huit KHz. Le codec 11 reçoit et émet huit bits de donnée tous les 8 KHz. Le module de cadencement du codec 44 envoie un signal d'horloge du codec sur une ligne 29a et un signal de synchronisation de codec sur une ligne 29b. Le signal d'horloge du codec sur la ligne 29a est produit à une fréquence de 1,6 MHz en divisant par deux l'horloge à 3, 2 MHz avancé. Une impulsion à 8 KHz d'une période de 3,2 MHz est reçue depuis le circuit de cadencement de réception 39 et recadancée pour se produire pour une période à 1,6 MHz, et ainsi est garanti pour se produire par rapport au front montant de l'horloge à 1,6 MHz. Avec ces deux signaux, le transfert des données MIC entre le codec 11 et le circuit intégré processeur 12 -est accompli. Ceci permet aux données MIC de l'abonné d'être synchronisées avec les données MIC de la station fixe. Le module de commande de sonnerie 45 répond à un signal de commande de validation de sonnerie se produisant dans le circuit intégré processeur 12 et fournit depuis le registre de commande et d'état 36 sur le bus interne 48 en produisant un signal d'onde carrée à 20 Hz sur une ligne 31a et deux signaux de commande de phase à 80 KHz, la phase A sur une ligne 31b et la phase B sur une ligne 31c et envoyant ces signaux vers le circuit de sonnerie 21. Le signal d'onde carrée à 20 Hz sur la ligne 31a commande la polarité de la tension de sonnerie fourni par le circuit de sonnerie 21 au circuit d'interface de téléphone 10. Les signaux de phase à 80 KHz sur les lignes 31b et 31c commandent la source de tension modulée à largeur d'impulsion dans le circuit de sonnerie 21. Une remise à zéro ou un signal d'ordre de sonnerie du CILA sur une ligne 29c provenant de la partie CILA du circuit de CILA et codec 11 est hors service ou annule l'effet de ces signaux sur les lignes 31a, 31b et 31c après que le signal de validation de sonnerie se produisant dans le circuit intégré processeur 12 ait été lui-même mis en service. Ceci assure que la sonnerie ne fonctionne pas si une remise à zéro se produit ou que le combiné téléphonique est décroché. Du fait que le circuit de sonnerie 21 produit une tension élevée et dissipe beaucoup de puissance, cette tension n'est pas produite excepté lorsque nécessaire par le circuit intégré processeur 12. Le module de décodage d'adresse externe 37 produit des sélections de circuit intégré sur le bus processeur 25 qui sont utilisés par le circuit intégré processeur 12 pour accéder au circuit intégré FIN 17, au circuit ERAU, et aux mémoires mortes programmables électriquement lentes 14 dans des segments d'adresse distinctes séparées. Le circuit intégré processeur 12 fournit huit lignes d'adresse de BPFO, un espace de données, et des signaux d'espace de programme. Ceux-ci sont décodés pour produire les sélections de circuit appropriées. Le module de minuterie de surveillance 38 produit une impulsion de remise à zéro de circuit de 50 millisecondes sur une ligne 51, laquelle remet à zéro la totalité des modules du circuit intégré RIF 16 et la totalité des modules de l'unité d'abonné à la figure 1. Le module de minuterie de surveillance 38 produit une impulsion s'il n'y a pas de remise à zéro à l'intérieur d'une période de 512 millisecondes par le signal d'échantillonnage de minuterie de surveillance fourni sur le bus 48 par les registres de commande et d'état 36. Le circuit intégré FIN 17 est interface avec le circuit intégré processeur 12 par le bus processeur 25, avec le circuit intégré RIF 16 par les lignes 23 et 24, avec le CNA 18 par une ligne 71 et avec un oscillateur dans la radio 20 par une ligne 72. L'oscillateur dans la radio 20 fournit un signal d'horloge maître à 21,76 MHz sur une ligne 71 vers le circuit intégré FIN 17. En se référant à la figure 3, le circuit intégré FIN 17 comprend un générateur d'horloge 60, un module de décodage de processeur 61, un module d'interface de circuit intégré RIF 62, un interpolateur 63, un registre de commande 64, des registres d'accord de fréquence 65, un accumulateur de phase de SND 66, un module de production de sinus et de cosinus pour le SND, un modulateur 68 et un circuit de mise en forme de bruit 69. En combinaison, l'accumulateur de phase de SND 66 et le générateur de sinus, cosinus pour le SND 67 constituent un synthétiseur numérique direct (SND) pour synthétiser de manière numérique un signal numérique de fréquence intermédiaire. Le circuit intégré FIN 17 est un circuit intégré CIAS, lequel est implanté comme une mémoire de donnée du processeur. Le circuit intégré FIN 17 fonctionne selon l'un des deux modes de fonctionnement, un mode de génération de porteuse modulée et un mode de porteuse pure. Dans le mode de génération de porteuse modulée, la donnée en bande de base est entrée dans le domaine I, Q et cette donnée est utilisée pour moduler l'onde pure produite par la fonction du SND du circuit intégré FIN 17. Dans le mode de génération de porteuse pure, les entrées de donnée en bande de base sont ignorées et une porteuse non modulée provenant du SND est fournie au CNA 18. Le générateur d'horloge 60 produit la totalité des horloges et cadencement à l'intérieur du circuit intégré FIN 17 et produit également le signal d'horloge à 3,2 MHz et le signal d'horloge avancé à 3,2 MHz qui sont fournis au circuit intégré RIF 16 sur les lignes 23a et 23b. Les deux signaux de cadencement primaire utilisés à l'intérieur du circuit intégré FIN 17 sont une horloge à 21,76 MHz et un signal de porte d'interpolation à 2,56 MHz. L'horloge à 3,2 MHz est utilisée de manière interne pour décaler les données I et Q sur la ligne 24a depuis le circuit intégré RIF 16 dans le module d'interface RIF 62. Le générateur d'horloge 60 amplifie l'horloge à 21,76 MHz reçu sur une ligne 72 depuis l'oscillateur dans la radio 20 et fournit un signal d'horloge amplifié à 21,76 MHz sur une ligne 71a. Une telle amplification est faite pour fournir une capacité de puissance suffisante pour les fonctions internes et pour minimiser la distorsion de l'horloge. L'horloge amplifiée à 21,76 MHz fournit également une horloge pour le CNA 18 et pour les autres circuits externes. Le générateur d'horloge 60 fournit le signal d'horloge à 3,2 MHz en divisant l'horloge à 21,76 MHz par six et par huit selon la séquence suivante: 6-8-6-8-6, ayant pour résultat de ce fait un diviseur moyen de 6,8 (21,76 - 6,8 = 3,2). Le résultat de cette variation par cycle est une période minimale de 276 ns et une période maximale de 368 ns. Une version anticipée du signal d'horloge à 3,2 MHz est également produite en tant que signal anticipé d'horloge à 3,2 MHz sur une ligne 23b. Ces deux horloges sont identiques à l'exception que le signal de déselection de la mémoire morte sur la ligne 23b fournit le signal d'horloge à 3,2 MHz sur la ligne 23a pour un cycle d'horloge à 21,76 MHz. Le générateur d'horloge 60 fournit le signal de porte à 2,56 MHz sur une ligne interne 74 en divisant l'horloge à 21,76 MHz par huit et par neuf selon une séquence régulière (8-9-8-9-...), qui a pour résultat de ce fait un diviseur moyen de 8,5 (21,76 - 8,5 = 2,56 MHz). Ce signal est utilisé par l'interpolateur 63 et le modulateur 68. Le module de décodage du processeur 61 permet au processeur de commander la totalité des fonctions internes du circuit intégré FIN 17. Le module de décodage du processeur 61 décode des adresses du processeurs et les échantillonnages du processeurs reçus depuis un espace de données sur le bus processeur 25 pour fournir les impulsions de validation d'écriture interne, qui sont fournies sur un bus interne 76 vers le registre de commande 64 et les registres d'accord de fréquence 65 pour autoriser le circuit intégré processeur 12 à écrire des données de commande et de configuration. Seulement une sortie du module de décodage du processeur 61 est active à un moment donné. Les adresses du processeur déterminent quelle sortie est produite. Si une fonction à l'intérieur de l'espace d'adresse 17 du circuit intégré FIN est choisie, un signal de sélection de circuit sur une ligne 24c depuis le circuit intégré FIN 16 devient actif. Le module d'interface RIF 62 reçoit les échantillons I et Q depuis le circuit intégré RIF 16 sur une ligne 24a selon un format en série et convertit ceux-ci en un format parallèle à dix bits, lesquels sont fournis au module interpolateur sur une ligne 77. Le signal de porte I, Q sur une ligne 24b depuis le circuit intégré RIF 16 est utilisé pour distinguer la donnée I de la donnée Q. Le module d'interface RIF 62 soustrait également les échantillons I et Q précédents des échantillons actuels pour former des échantillons I et Q décalés vers la droite de quatre emplacements (divisés par 16) pour former l'incrément correct pour le module interpolateur sur une ligne 78. Du fait que le module d'interface RIF 62 fournit des données à l'interpolateur 63, un signal de synchronisation est envoyé par le module d'interface RIF 62 vers le générateur d'horloge 60 pour synchroniser l'impulsion de porte à 2,56 MHz fournie sur la ligne 74. L'interpolateur 63 accumule les I et Q à une fréquence de 160 KHz = 16 = 2,56 MHz et fournit les échantillons interpolés I et Q au modulateur 68 sur des lignes 80 et 81 respectivement. L'interpolateur 63 effectue une interpolation linéaire à multiplication par 16 afin de diminuer les parasites d'échantillonnage à 160 KHz présents dans la donnée en bande de base reçue depuis le circuit intégré RIF 16. L'interpolateur 63 accumule successivement les échantillons I et Q pour produire une sortie à une fréquence de 2,56 MHz. A la fin d'un cycle d'accumulation (16 itérations), la sortie de l'interpolateur devra être égale aux échantillons actuels I et Q. Ceci est critique du fait que le prochain cycle d'accumulation commence son cycle avec la donnée actuelle. Pour s'assurer que la donnée est correcte pendant le dernier cycle d'accumulation, les données actuelles I et Q sont directement entrées vers le registre de sortie de l'interpolateur au lieu de la sortie de l'additionneur (qui devra avoir les mêmes données). Les registres de commande 64 sont utilisés pour commander et configurer le circuit intégré FIN 17 et pour sélectionner les modes de fonctionnement. La totalité des registres de commande 64 sont chargées par le circuit intégré processeur 12 par l'intermédiaire du bus processeur 25. Il existe trois registres de commande 64. Le premier registre de commande mémorise un signal de MODE CW, un signal d'accord automatique H-L, et un signal d'accord automatique L- H. Le second registre de commande mémorise un signal de SELECTION DE SIGNE, un signal de SELECTION DE PHASE D'HORLOGE DE SORTIE, un signal de VALIDATION D'INTERPOLATEUR, un signal de SELECTION D'HORLOGE D'ACCES EN SERIE, un signal de SELECTION DE MODE SERIE/PARALLELE et un signal de VALIDATION DE QUADRATURE. Les fonctions de commande associées à ces signaux sont décrites plus loin à la conclusion de la description des autres modules du circuit intégré FIN 17. Le troisième registre de commande valide et spécifie les coefficients pour le circuit de mise en forme de bruit 69. Il existe trois registres d'accord de fréquence à 8 bits 65 pour mémoriser 24 bits d'une donnée d'incrément de phase pour spécifier la fréquence du FND. Ceci fournit un mot d'accord de fréquence à 24 bits qui permet une résolution de fréquence de (FREQUENCE D'ECHANTILLONNAGE/224 = 21,76 MHz/224 = 1,297 Hz. La fréquence de sortie du SND est égale à la résolution multipliée par le mot d'accord de fréquence à 24 bits. Les registres d'accord de fréquence 65 sont chargés par le circuit intégré processeur 12 par l'intermédiaire du bus processeur 25. Le mot d'accord de fréquence est mis dans un tampon double par les registres d'accord de fréquence 65 en sorte que le circuit intégré processeur 12 peut écrire les données dans ces registres librement sans affecter le fonctionnement courant du FND. Le mot d'accord de fréquence est chargé depuis les registres d'accord de fréquence de tampon dans les registres d'accord de fréquence de sortie chaque fois qu'un ordre d'accord de fréquence est délivré. L'ordre d'ACCORD DE FREQUENCE est synchronisé avec l'horloge à 21,76 MHz pour fournir une transition synchrone. L'accumulateur de phase du SND 66 effectue une accumulation modulo 224 des incréments de phase fournis sur une ligne 82 par les registres d'accord de fréquence 65. La sortie de l'accumulateur de phase 66 représente une valeur de phase convertie en numérique qui est fournie sur une ligne 83 au générateur de sinus et cosinus du SND 67. Le générateur de sinus et cosinus du SND 67 produit une fonction sinusoïdale. Un snd fonctionne sur le principe qu'une forme d'onde numérisée peut être produite en accumulant des modifications de phase à une fréquence plus élevée. Le mot d'accord de fréquence, lequel sera différent pour différentes unités d'abonnés, représente un changement de phase vers l'accumulateur de phase 66. La sortie de l'accumulateur 66 peut être dans une plage allant de 0 à 224-1. Cet intervalle représente un changement de phase de 360 degrés. Bien que l'accumulateur 66 fonctionne en binaire standard, cette représentation de phase numérisée peut être entrée vers un générateur de forme d'onde pour produire toute forme d'onde quelconque arbitraire. Dans le circuit intégré FIN 17, les générateurs de sinus et cosinus du DDS 67 produisent des fonctions sinus et cosinus sur des lignes 84 et 85 respectivement. La période de la fonction de forme d'onde est basée sur le temps requis pour effectuer une sommation à la limite supérieure de l'accumulateur (224-1). Ceci signifie que si un incrément de phase important est fourni, alors cette limite sera atteinte plus tôt. A l'opposé, si un incrément petit est donné, alors un temps plus long est nécessaire. L'accumulateur de phase 66 effectue une simple sommation de l'incrément de phase d'entrée et peut être représenté par l'équation sui- vante: OT =îi = 1 0inc (Equation 1) O n est le nombre d'itération et Oinc est simplement la donnée fournie sur la ligne 82 depuis les registres d'accord de fréquence 65. Dans le mode de réalisation du circuit intégré FIN 17 décrit ici, la valeur de OT est limitée par la longueur de l'accumulateur pour être d'un maximum de 224. Par suite, la phase courante peut être décrite comme: 0t = (0t-1 + Oinc)modulo 224 (Equation 2) Du fait que l'horloge d'accumulation et l'horloge d'entrée maître à 21,76 MHz, il en résulte qu'un cycle complet prend 224/Oinc itération à une période par itération de 1/21,76 MHz. Ainsi, le cycle entier demande la durée suivante: 21,76 MHz * inc Du fait que cette période représente un cycle de 360', la réciproque de cette expression représente une fréquence. La fréquence du SND est par suite 21, 76 MHz. oinc fSND = 224 (Equation 3) Dans le module de génération du SINUS et COSINUS du SND 67, les formes d'onde SINUS et COSINUS sont produites en sorte qu'une mélange complexe peut être effectué dans le modulateur. Chacune est produite par deux tables de recherche représentant une estimation grossière et fine de la forme d'onde. Les deux valeurs sont ajoutées pour former des signaux composites de sortie de donnée de SINUS et COSINUS complémentés à 2 à 12 bits avec signe sur des lignes 84 et 85. Les tables de recherche sont implantées dans des mémoires mortes qui sont adressées par les 14 bits de poids fort du signal sur une ligne 83 depuis l'accumulateur de phase du SND 66. Dans la pratique, il est souhaité d'avoir une résolution de phase et d'amplitude aussi élevée que possible.Dans la conception du circuit intégré FIN 17, quatorze bits d'entrée de phase et douze bits de sortie de donnée d'amplitude sont prévus dans la section de génération de forme d'onde. Si une approche de "vive force" a été prise pour produire ces données, alors des tables très importantes seront nécessaires pour produire la totalité des valeurs possibles de phases et d'amplitudes (par exemple, chacune de 16 K mots x 12 bits). Afin de minimaliser la dimension des tables, le circuit intégré FIN 17 fait usage de la symétrie des quadrants et de la décomposition trigonométrique des données de sortie. Du fait que les formes d'onde SINUS et COSINUS présentent une symétrie de quadrants, les deux bits de poids fort des données de phase sont utilisés pour créer un miroir de la donnée de quadrants unique autour des axes X et Y. Pour la fonction SINUS, l'amplitude de l'onde dans l'intervalle de E à 2x est juste l'inverse de l'amplitude dans l'intervalle de 0 à w. Pour la fonction COSINUS, l'amplitude de l'onde dans l'intervalle de n/2 à 3/n est juste l'inverse de l'amplitude dans l'intervalle de 3w/2 à n/2. Les deux BPFO de l'accumulateur de phase spécifie le quadrant (00->1, 01>2, 10- >3, 11->4). Pour la fonction SINUS, le BPFO de la donnée de phase est utilisé pour rendre négative la donnée positive produite pour les deux premiers quadrants. Pour la fonction COSINUS, un OUE de deux BPFO données de phase est utilisé pour rendre négative la donnée positive produite pour les quadrants 1 et 4. La technique ci-dessus divise par quatre les exigences en mémoire. Il en résulte encore en une exigence en mémoire de quatre quarts MOTS x 12 bits. Pour diminuer encore les dimensions des tables, une décomposition trigonométrique est effectuée sur les angles. L'identité trigonométrique suivante est utilisée: sinus0 = sinus(0i + 02) = sinus0lcosinus02 + sinus02cosinus0l (Equation 4) En posant 02 " 01 conduit à l'approximation complète comme suit: sinusO z sinus0i + sinus02cosinus0l (Equation 5) Il n'est pas nécessaire d'utiliser la totalité des bits de 01 lorsque l'on calcule le second terme de l'équation en sorte que 01 est un sous ensemble de 01. Pour produire la fonction COSINUS, la même approximation peut être utilisée du fait que: cosinuse = sinus(O+w/2) (Equation 6) Il en résulte une modification des variables 01 & 01 lorsque l'on calcule la fonction COSINUS. Les données mémorisées dans les MEMOIRES MORTES de COSINUS incorporeront cette modification d'angle en sorte qu'aucune modification des données de phase ne sont nécessaires. Le modulateur 68 mélange les échantillons interpolés I et Q sur des lignes 80 et 81 avec le signal numérique de fréquence intermédiaire représenté par les données complexes de fonction SINUS et COSINUS sur des lignes 84 et 85 afin de produire un signal numérique modulé de fréquence intermédiaire sur une ligne 87. Les échantillons interpolés I, Q et la sortie du SND sont mélangés de manière numérique par deux multiplicateurs par 10 x 12. Les sorties du traitement du mélange sont alors sommées par un additionneur sur 12 bits pour former une porteuse modulée. Il est possible de modifier le fonctionnement du modulateur 68 en forçant l'entrée I rien qu'avec des zéros et l'entrée Q rien qu'avec des un. Le résultat de ceci est ce qu'un multiplicateur sortira rien que des zéros et que l'autre sortira le signal depuis seulement le générateur de SINUS, COSINUS du SND. La somme de ces deux signaux produit un signal numérique non modulé de fréquence intermédiaire. Le modulateur 68 crée un signal numérique modulé de fréquence intermédiaire sur une ligne 87 conformément à l'équation suivante: f(t) = I. COSINUS(O(t)) + Q. SINUS(0(t)) (Equation 7) La sortie sur 12 bits du générateur de SINUS et COSINUS du SND 67 est multipliée par les échantillons interpolés sur dix bits I et Q depuis l'interpolateur 63 pour produire deux produits sur 12 bits. Les deux produits sont alors ajoutés (combinés) pour produire une sortie modulée sur 12 bits sur la ligne 87. Du fait que, à la fois le multiplicateur de I et le multiplicateur de U produit des produits sur 12 bits, il est possible qu'un débordement puisse se produire lorsque leurs sorties sont combinées. Par suite, il est nécessaire de s'assurer que la grandeur du vecteur produit par I et Q ne dépasse jamais 1 (en supposant que [It, IQI sont des nombres fractionnaires débordement dans l'additionneur du modulateur est possible. Le circuit de mise en forme de bruit 69 fournit un signal modulé filtré ou numérique filtré de fréquence intermédiaire sur une ligne 71b destinée au CN1 18. Le circuit de mise en forme de bruit 69 est conçu pour diminuer la quantité de puissance de bruit dans le spectre de sortie provoqué par l'erreur de quantification d'amplitude. Le filtre de bruit 69 fonctionne sur le fait que le bruit de quantification est un processus aléatoire normal et que la densité spectrale de puissance du traitement est plat sur toute la bande de fréquence. le signal de sortie désirée est recouvert au sommet de ce bruit de fond de quantification. Le dispositif de mise en forme de bruit est un filtre à réponse impulsionnelle (RIF) simple. Le filtre crée un zéro qui diminue la puissance de bruit de quantification dans une certaine partie de la bande de fréquence. Lorsque le signal désiré est recouvert sur le spectre de bruit filtré, le SQNR efficace augmente. La fonction de transfert du filtre à RIF est donnée par: H(z) = 1 + bz-1 z-2 (Equation 8) Un additionneur à deux étages crée un seconde valeur de prise de b dans la plage de +1,75 à -1,75 (en poids binaire de 0, 25, 50, 1, 0) qui déplacera le zéro du filtre à travers la bande de fréquence de sortie, en sorte qu'il peut être placé aussi prêt que possible de la fréquence de sortie désirée pour une performance maximale du SQNR. La fréquence zéro peut être calculée en trouvant les racines de l'équation ci-dessus dans le plan Z. Les racines sont une paire de conjuguées complexes qui résident sur le cercle unité. La fréquence zéro est donnée par la relation: o fnul = 360' féchantillonnage (Equation 9) O 0 est l'angle de la racine dans le demi-plan supérieur. La racine conjuguée fournira un zéro réfléchi autour de la fréquence de Nyquist. Le tableau 2 fait une liste des fréquence zéro produites par la seconde prise pour des raies binaires. En posant b3, b2, et bl qui correspondent au poids 1,0 0,5 0, 25, un symbole "+" signifie que la prise est égale à son poids, un symbole "- " signifie que la prise est égale à l'inverse de son poids, et un "0" signifie que la prise n'a pas de poids. Une partie des fréquences "0" est égale à celle d'autres combinaisons du fait que simplement les combinaisons possibles se chevauchent quelquefois (par exemple &,0 + 0,5 - 0,25 = 1,0 + 0,0 + 0,25). La fréquence d'échantillonnage est de 1,00. *08'0 OfO - - -s Ol9'O Zqg'O + - - t9'O s9O o - - 889'0 zI.' o- + - túL'O 69sz0 + + - OLLO 06Z'? 0 + - 889'0 ?Zú'O + 0 - úW90O LsúO - o - L99'o ú o o - çz oLL'o oz-o - - + 8'0 881,'0 + - + 06'O OLZ'O 0 - + LS9o0 ú[ o - + + oz 0OZ'0 080'0 + + + (;99'0 sW11 o 0 + + L8'90 úV o + 0 + Zlt'O 898 '0 - 0 + 51 úú8 o L9t'o 0 0 + 899'0 ZLgO - - 0 Lú1o 69gzo + - 0 oLL'O 06O'0 0 - 0 01 OLL'0 o Oú O - + 0 Ztl'O 92ilO + + 0 06L.0 OIZO0 0 + 0 OWL'0 OEZ?0 + 0 0 s lúL'O 69z'o - o 0 O051O OSZO O o 0 (91T J (OZ) j Lq zq úq z,val 1fVIM La totalité des cadencements est obtenue depuis le signal d'horloge à 21,76 MHz sur une ligne 71a. Les fonctions associées aux signaux dans les registres de commande 64 soient maintenant décrites. Lorsque le signal de MODE CW est positionné, l'entrée I vers le multiplicateur respectif dans le modulateur 68 est forcée avec que des zéros, et l'entrée Q correspondante forcée rien qu'avec des uns. Le résultat qui en découle est qu'une porteuse non modulée sera produite. Cette fonction est mise dans un tampon double et la donnée chargée ne deviendra active que lorsqu'un ordre d'ACCORD DE FREQUENCE est délivré. Le signal de validation d'interpolateur valide l'interpolateur à multiplication x 16 sur les échantillons I, Q. Si le signal VALIDATION D'INTERPOLATEUR n'est pas positionné, alors la donnée I, Q est entrée directement vers le multiplicateur. La mémoire externe requise pour le fonctionnement du circuit intégré processeur 12 est prévue par une mémoire rapide 13 et une mémoire lente 14. La mémoire rapide 13 est accessible par un décodeur d'adresse 15. La mémoire rapide 13 est une mémoire cache implantée dans une mémoire vive ayant zéro état d'attente. La mémoire lente 14 est une mémoire à bulle qui est implantée dans une mémoire morte programmable effacable, ayant deux états d'attente. La mémoire lente 14 est couplée au circuit intégré processeur 12 pour mémoriser des codes de traitement utilisés par le circuit intégré processeur 12 lorsque les dits codes ne nécessitent pas d'être exécutés avec zéro état d'attente; et la mémoire rapide est couplée au circuit intégré processeur 12 pour mémoriser temporairement des codes de traitement utilisés par le circuit intégré processeur 12 lorsque les dits codes sont exécutés avec zéro état d'attente. Lorsque des traitements doivent être lancés avec zéro état d'attente, le code peut être téléchargé depuis la mémoire lente 14 vers la mémoire rapide 15 et lancé depuis celle-ci. De tels traitements comprennent les routines de service d'interruption, la démodulation de symboles, l'acquisition de CCR, la démodulation de la MBPD et le traitement de voix et de donnée. Le circuit intégré processeur 12 comprend un seul processeur de signaux numériques du type TMS320C25 qui effectue quatre tâche principales, une tâche de commande d'abonné (TCA) 91, une tâche de commande de canal (TCC) 92, une tâche de traitement de signal (TTS) 93, et une tâche de traitement de modem (TTM) 94, ainsi que représenté à la figure 4. Quatre tâches sont commandées par un module superviseur 95. La TCA gère l'interface de téléphone et le traitement d'appel de niveau haut. La TCC commande le modem et l'opération à PLER et le cadencement, et réalise des réglages de niveau de puissance et de cadencement d'émission conformément aux demandes depuis la station fixe. La TPS réalise la PLER, l'annulation d'échos et les fonctions de génération de tonalité. Le superviseur appelle ces quatre tâches séquentiellement et communique avec celle-ci par l'intermédiaire de mots de commande. La TCA 91 fournit la fonction de commande de niveau haut à l'intérieur de l'unité d'abonné et comporte trois modes fondamentaux de fonctionnement: libre, communication et interruption. La TCA entre en mode libre après mise sous tension et reste dans cet état jusqu'à ce qu'une connexion téléphonique actuelle soit effectuée. Bien que dans le mode libre, la TCA surveille l'interface de téléphone d'abonné pour l'activité et répond aux demandes de la station fixe reçues sur la commande de canal radio (CCR). La fonction principale de la TCA est de commander l'unité d'abonnés par l'intermédiaire de l'établissement et de la rupture de connexion téléphonique sur un canal radio. Avant que l'unité puisse établir tout type d'appel, toutefois, elle doit trouver la station fixe correcte. La TCA détermine quelle fréquence de CCR doit être utilisée, et envoie l'information de fréquence à la TCC. Une description de l'initialisation d'un canal de transmission entre l'unité d'abonné et la station fixe est contenu dans la demande de brevet des Etats- Unis n 07/070,970 déposée le 8 juillet 1987. Une fois que l'unité d'abonné a atteint la synchronisation du CCR, elle peut établir un appel en échangeant des messages sur le CCR avec la station fixe, et en surveillant et établissant des signaux électroniques sur l'interface de téléphone. Ce qui suit décrit brièvement les événements qui se produisent pendant l'établissement d'une communication. L'établissement normal d'une communication pour l'émission commence avec l'abonné décrochant le combiné pour lancer une demande de service. La TCA envoie un message de DEMANDE D'APPEL vers la station fixe. La TCA reçoit un message de CONNEXION. La TCA signale à la TCC de tenter de se synchroniser sur le canal téléphonique affecté par l'intermédiaire du message de CONNEXION. La TCC atteint la synchronisation sur le canal téléphonique. L'abonné reçoit une tonalité depuis le central téléphonique. L'établissement d'une communication est achevée. Le central téléphonique fournit le support restant pour la fin de communication. L'établissement de communications normales pour la fin de communications a lieu comme suit: la TCA reçoit un message d'APPELS depuis la station fixe. La TCa répond avec une acceptation d'appel. La TCA reçoit un message de CONNEXION. La TCA signale à la TCC de tenter de se synchroniser sur le canal téléphonique affecté par l'intermédiaire du message de CONNEXION. La TCC atteint la synchronisation sur le canal téléphonique. La TCA lance le générateur de sonnerie pour appliquer la sonnerie à la boucle locale. L'abonné décroche le combiné. La sonnerie est arrêtée. La connexion téléphonique est terminée. La TCA met en oeuvre les opérations d'établissement d'une communication et de rupture d'une communication comme une machine à état fini. Si une prise de voix téléphonique est achevée avec succès, la TCA se commute en mode téléphonique et effectue un ensemble très limité de fonction de support. La charge du processeur de la TCA est gardée à un minimum à ce moment pour donner une disponibilité maximale au processeur pour la compression de la parole par PLER, l'annulation d'échos et les algorithmes du traitement du modèle. La TCA entre dans le mode interruption comme un résultat d'un essais d'émission de communication sans succès ou une séquence de rupture de communication inattendue. Pendant le mode interruption, une renumérotation est envoyée au combinée. La TCVA surveille l'interface de téléphone d'abonné pour une déconnexion (raccrochage prolongé) auquel moment l'unité d'abonné entre dans le mode libre. Les demandes de la station fixe reçues sur le canal de commande radio (CCR) sont rejetées jusqu'à ce que la déconnexion soit détectée. La TCC 92 agit comme un contrôleur de canal de niveau de liaison dans le logiciel de bande de base. La TCC comporte trois états fondamentaux: le fonctionnement du CCR, l'affinement, et le fonctionnement téléphonique. A la mise sous tension, la TCC entre dans l'état de fonctionnement du CCR pour rechercher et alors prendre en charge le canal du CCR. Le fonctionnement en CCR comprend les fonctions suivantes: surveillance de la synchronisation et de l'état de la tâche modem; réglage du cadencement du canal radio; filtrage du message du CCR de réception; formatage du message du CCR d'émission; surveillance de l'E/S du tampon MIC; et traitement de l'information de liaison. Après qu'une communication téléphonique soit établie, la TCC entre dans l'état d'affinement pour accorder précisément le cadencement fractionnaire du modem. L'affinement comprend les fonctions suivantes; l'interprétation et la réponse au paquet d'affinement; la création et le formatage des paquets d'affinement d'émission; le renvoie des messages vers la TCA comme approprié; la surveillance de l'état du modem; et la surveillance des E/S dans le tampon MIC. Suivant l'affinement, la TCC commence l'opération de communication, laquelle comprend les fonctions suivantes: prise en charge de la signalisation du mot de code; reprise sur interruption; surveillance de la synchronisation et de l'état du modem; et surveillance des E/S dans le tampon MIC. La TCC 92 comporte trois états fondamentaux de fonctionnement: libre, affinement et communication. Ce qui suit représente les transitions d'état mises en oeuvre dans le fonctionnement de la TCC. Après une remise à zéro, la TCC entre dans l'état libre et reste inactive jusqu'à ce que des instructions d'affectation de canal soient données par la TCA. La TCA fournit une fréquence à la TCC sur laquelle celle-ci cherche le canal de commande radio (CCR). La TCC ordonne alors à la TTM de se synchroniser le récepteur sur la fréquence donnée et de chercher un trou de MA. Le fait de ne pas arriver à détecter un trou de MA à l'intérieur d'un temps prédéterminé amène la TCC à demander une autre fréquence pour recherche à partir de la TCA. Ceci se poursuit indéfiniment jusqu'à ce qu'une détection de trous de MA soit trouvée. Suivant une détection avec succès d'un trou de MA, la TCC commence à vérifier les données reçues pour le mot particulier. Une petite fenêtre autour de la position du mot nominal particulier est balayée du fait que le processus de détection de trou de MA peut ne pas être effectué pour un petit temps de symbole. Une fois que le mot particulier est localisé et que le mot de détection d'erreur de CRC est vérifié correct, le cadencement de symbole reçu exact peut être déterminé. Les marqueurs de verrouillage de trame du MRT sont alors réglés à l'alignement correct et la prise en charge normale par le CCR commence. Si le mot particulier ne peut pas être localisé, la détection de trous de MA est considérée fausse, et la TCC demande une nouvelle affectation de fréquence à la TCA. Pendant le fonctionnement du CCR, la TCC filtre les messages reçus CCR. La majorité des messages du CCR des stations fixes sont des configurations nulles et ceux-ci sont rejetés après que l'information de liaison soit lue depuis l'optée de liaison. Les messages du CCR qui contiennent une information vraie sont renvoyés vers la TCA pour traitement. SI la synchronisation du CCR est perdue, la TCC demande de nouveau une nouvelle fréquence à la TCA. La TCA répondra avec la fréquence correcte conformément à un algorithme de recherche de fréquence du CCR. Lorsque la TCA lance une communication téléphonique, la TCC est affectée à une voix téléphonique et à une fenêtre temporelle. La TCC amène l'unité d'abonné à être active conformément à cette affectation et commence le processus d'affinement. Pendant l'affinement, les unités fixes et d'abonnés émettent un signal de MDPD spécifiquement conçu pour assister le modem dans l'acquisition temporelle de bits fractionnaires. L'UCV de la station fixe relaie le décalage de cadencement de bit en retour vers l'unité d'abonné comme une valeur de réglage complémentée à deux. La TCC maintient une moyenne temporelle de ces décalages en retour. Une fois que la TCC détermine que la valeur de cadencement fractionnaire est à l'intérieur d'une tolérance requise, celle-ci règle par suite le cadencement d'émission de l'unité d'abonné. La longueur de la moyenne de temps est déterminée dynamiquement, fonction de la variance des échantillons temporels fractionnaires. Après un réglage du cadencement, la moyenne temporelle est remise à zéro et la procédure est répétée. Une fois que la station fixe détecte que l'unité d'abonné est à l'intérieur d'une tolérance acceptable de cadencement, celle-ci termine le processus d'affinement et l'opération téléphonique commence. La longueur du processus d'affinement est déterminée dynamiquement, fonction du succès des réglages de cadencement de l'unité d'abonné. La puissance et le cadencement des symboles en nombre entier sont également surveillés et réglés comme nécessaires pendant le processus d'affinement. Si l'abonné échoue à trouver les paquets d'affinement de la station fixe après un certain temps, ou si le processus d'affinement ne peut pas produire un cadencement acceptable, la connexion est rompue et la TCC retourne en fonctionnement de CCR. Suivant l'affinement satisfaisant, la TCC entre en fonctionnement en communication au niveau de modulation affecté. Les tâches de fonctionnement en communication comprennent la commande par PLER et les opérations de TTM, l'établissement de la synchronisation de la communication et la surveillance en continu des mots de code de communication envoyés depuis la station fixe. Les changements de commande de boucle locale, signalés par l'intermédiaire des mots de code, sont rapportés à la TCA à mesure qu'elles se produisent. La puissance et les changements incrémentielles de cadencement fractionnaire sont également déterminés à partir des mots de code. Les mots de code de transmission émis sont formulés par la TCC basée sur la commande de boucle locale fournie par la TCA et la qualité de la liaison du canal rapporté par le modem. La TCC retourne à l'opération de CCR lorsque la TCA exécute une séquence de rupture de communication. Si la synchronisation de synchronisation est perdue, la TCC lance une opération de reprise sur évanouissement, après dix secondes de défaillance pour rétablir une bonne communication, la TCC informe la TCA de la condition, lançant une rupture de communication. Ceci ramène la TCC à l'état libre. Pendant une opération d'essais de canal, un paquet de communication est remplacé par des données de ces deux canaux. Lorsqu'un paquet a juste été reçu, celui-ci est analysé en ce qui concerne les erreurs de bit. Le compte d'erreur de bit est passé à la station fixe par l'intermédiaire des paquets inverses de canaux. La TTS 93 réalise la totalité des tâches de traitement de signaux numériques (TSN) à l'intérieur de l'unité d'abonné. Les diverses fonctions du TSN sont appelées comme requises, sous la commande du module du superviseur 95. La TTS comprend un module à PLER, lequel est exécuté à partir d'une mémoire vive à haute vitesse. Le module à PLER réalise la compression et l'expansion de la parole à PLER avec annulation d'échos. Le module à PLER transforme des blocs de 180 octets de données de parole MIC à 64 Kbps vers et depuis 42 optés de données de paroles compressées en utilisant l'algorithme de PLER. La PTS comprend également un module de traitement de signaux (CTS), qui détermine si la production de tonalité ou la PLER doit être mise en oeuvre. Si c'est la PLER, la PTS détermine si on doit appeler des routines de synthèse ou d'analyse. La routine de synthèse retourne un comptage d'erreur de parité, lequel est traité par la routine du CTTS. si la production de tonalité est requise, il est déterminé si on doit sortir un silence ou une renumérotation. La TTS est commandée par l'intermédiaire des ordres provenant de la TCA et de la TCC. Ces ordres mettent en oeuvre et commandent le fonctionnement des diverses fonctions à l'intérieur de la PTS comme elles sont requises par l'unité d'abonné. Le logiciel de PLER et d'annulation d'échos, sont seulement exécutés lorsque l'unité d'abonné est active sur une communication. Les tonalités de progression d'appel sont produites chaque fois que le récepteur de l'unité d'abonné est décroché et que la PLER n'est pas requise. Les tonalités comprennent le silence et le renumérotation. Excepté en mode LIBRE, la routine de service d'interruption traitant le codec UNIQUE fonctionne de manière continue comme un traitement prioritaire, remplissant le tampon circulaire MIC. Les fonctions de commande et de modem sont effectuées entre le traitement d'analyse et de synthèse. La procédure de démodulation par la TTM 94 est divisée en deux procédures: des modes A et des modes B, permettant ainsi à la synthèse à PLER d'être exécutée sur la donnée de réception dans le tampon A juste après que la procédure DEMODA soit achevée. Après DEMODA, la totalité des variables internes de la mémoire vive devront être mémorisée dans une mémoire vive externe, rechargés alors vers la mémoire vive interne avant d'effectuer DEMODB. Ceci est dû au fait que le PLER utilise la mémoire vive interne. Lorsque l'interruption de l'HR sur une ligne 26e est reçue par le circuit intégré processeur 12, la TTM amène quatre échantillons de donnée de réception reçus à être lus et alors placés dans un tampon circulaire, pour traitement par la procédure de démodulation. Ceci permet que d'autres taches soient exécutées tout en recevant des échantillons de réception. La TTM reçoit le signal d'interruption de HR sur la ligne 26e depuis le circuit intégré RIF 16 toutes les 62,5 pm pendant la fenêtre de réception. Le signal d'interruption de HR est masqué par la microprogrammation du circuit processeur pendant les fenêtres libres ou d'émission. La TTM reçoit le signal d'interruption de HEM sur une ligne 26f depuis le circuit intégré RIF 16 seulement pendant la fenêtre d'émission. Le signal d'interruption de HEM signale au circuit intégré processeur 12 quand il doit envoyer un nouveau symbole d'émission vers le circuit intégré RIF. La TTM lit quatre échantillons depuis le tampon d'échantillon de réception 35 dans le circuit intégré RIF 16 pendant chaque interruption de HR sur la ligne 26e. La TTM remet à zéro les compteurs d'adresse d'entrée et de sortie du tampon au début de la fenêtre de réception. La TTM envoie des symboles d'émission au tampon de symbole d'émission 36 dans le circuit intégré RIF 16. La TTM fournit les données au circuit de cadencement fractionnaire dans le module de cadencement de réception 39 dans le circuit intégré RIF 16 qui est utilisé pour aligner le signal d'interruption de HR sur la ligne 26e avec l'émission de la station fixe. La TTM synchronise également la fréquence du SND sur la fréquence d'émission de la station fixe. En se référant à la figure 5, la TTM comprend les modules suivants: un module superviseur 101, un module de synchronisation 102, un module d'acquisition de fréquence 103, un module de synchronisation de bit 104, un module de démodulation de voix 105, un module de réception de symbole 106, et un module d'émission 107. Le module superviseur 101 est le superviseur des tâches de la TTM. Il lit le mot de commande de la TTM (CTRLO) depuis la mémoire vive, et appelle les autres routines conformément au mot de commande. Le module de synchronisation 102 calcule un vecteur de 28 coefficients complexes de filtres à RIF. Celui-ci est activé dans le mode libre après mise sous tension et environ toutes les trois heures. Un émetteur de synchronisation mis en oeuvre par la TPM est activé en mode bouclage pour envoyer une certaine suite de symbole. Cette suite est bouclée sur un récepteur de synchronisation mis en oeuvre par la TPM, en un mode normal, dans des modes de cadencement anticipés et retardés, et dans des canaux contigus supérieurs et inférieurs. Le récepteur de synchronisation utilise les échantillons de la forme d'onde d'entrée pour créer une matrice symétrique définie positive A d'ordre 28. Un vecteur à 28 mots est également créé depuis les échantillons d'entrée. Le vecteur C des coefficients est donné par: C = A-1V (Equation 10) Le coefficient B est alors calculé conformément à l'algorithme: B = A-1 avec A étant donné. L'émetteur de synchronisation est activé en mode bouclage pour émettre cinq paires similaires de suite. Chaque paire est constituée des deux suites suivantes: Suite I: 9 symboles nuls, "i", 22 symboles nuls Suite Q: 9 symboles nuls, "j", 22 symboles nuls Le "i" peut être tout symbole. Le "j" est un symbole qui diffère de "i" de 90'. Les taches de traitement du récepteur sont: régler le CAG en sorte que la crête du signal en mode normal est de 50 à 70 % du maximum. Le CAG est augmenté de 23 db pour les quatrième et cinquième mode. Lire et mémoriser les échantillons d'entrée. Les 32 premiers échantillons sont rejetés et les 654 échantillons suivants sont mémorisés, pour chaque suite. Constituer la matrice A(28, 28). Le processus suivant est fait en mode normal: A(I,J) = A (I,J) + EX(4N-1) (4N-J) (Equation 11) L'addition est pour tout N qui satisfait: 0≤4N-1 n'est pas ajouté. Dans les séquences de canal à canal contigu supérieur et inférieur, le processus suivant est effectué: A(I,J) = A (I,J) + EX(2N-1) * X(2N-J) (Equation 11) L'addition est pour tout N qui satisfait: 0≤ 2N-1 première suite (I). Im IV(I)l = X(32-1); o X sont des échantillons de la seconde suite (Q). Trouver les vecteurs des coefficients C en résolvant l'équation: A x C - V = 0 (Equation 15) Ces étapes de traitement sont plus pleinement décrites dans le brevet des Etats-Unis n 4,644,561 publié le 17 février 1987 à Eric Paneth, David N. Critchlow et Moshe Yehushua. Le module d'acquisition de fréquence 103 est lancé lorsque l'on reçoit le canal de commande, afin de synchroniser la fréquence de réception de l'unité d'abonné sur la fréquence d'émission de la station fixe. Ceci est effectué en réglant la sortie CW du SND jusqu'à ce que les énergies du signal reçu sur les deux bornes latérales soit égal. Par la suite, les fréquences d'émission du SND sont réglées conformément à la déviation de fréquence calculée. Si la procédure échoue à réaliser la synchronisation de fréquence, un code d'erreur approprié est placé dans le mode état. Le module de synchronisation de bit 104 est lancé lorsque l'on reçoit le CCR et après l'achèvement de l'acquisition de fréquence. Une certaine configuration était mise dans les 44 premiers symboles dans l'émission du CCR depuis la station fixe, et celle-ci est utilisée par ce module pour calculer la déviation de la HR depuis le temps d'échantillonnage correct. Cette déviation est utilisée pour régler le cadencement de la HR. Le module de démodulation de la voix 105 est activé pour démoduler une fenêtre vocale. Celui-ci est résidant dans la mémoire morte programmable effaçable lente et ses fonctions sont divisées en deux procédures DEMODA et DEMODB. Les fonctions de DEMODA entraînent les paramètres d'initialisation pour le module de réception de symbole 106, l'appel du module de réception de symbole pour traiter les symboles reçus pour le tampon A; et la mémorisation des variables dans la mémoire vive externe avant sortie. Les fonctions de DEMODB comprennent le chargement des variables depuis la mémoire vive externe dans la mémoire vive interne; l'appel du module de réception de symbole pour traiter les symboles reçus pour le tampon B; et la détermination de la qualité de la liaison est autres informations après réception de la totalité des symboles dans la fenêtre. Le module de réception de symbole 106 est téléchargé vers la mémoire vive lorsque le TCC vient en mode vocal. Il est appelé par DEMODA ou DEMODB pour réaliser ce qui suit: (1) lire les échantillons I et Q depuis le tampon circulaire; (2) filtrer par RIF les échantillons I et Q; (3) déterminer les symboles émis et mettre ceux-ci dans un tampon; (4) exécuter une boucle à verrouillage de phase pour synchroniser le SND au signal entrant; (5) exécuter l'algorithme de recherche de bit (6) calculer le CAG; et (7) accumuler les données pour le calcul de la qualité de la liaison. Le module d'émission 107 comprend la routine de service d'interruption pour le signal d'interruption de HEM reçu sur la ligne 26e depuis le circuit intégré RIF 16, lequel se produit une fois pour deux symboles pendant une fenêtre d'émission. Les fonctions du module d'émission 107 comprennent : (1) décondenser le symbole d'émission depuis le tampon de PLER; (2) effectuer un codage inverse de GRAY sur celui-ci; (3) ajouter à celui-ci la phase émise précédemment (du fait de l'émission à MDPD; et (4) envoyer celui-ci vers le tampon d'émission dans le circuit intégré RIF 16. L'interface de la TTM avec les tâches en bande de base est accomplie par l'intermédiaire des mots de commande et d'état et des tampons de donnée dans la mémoire partagée. Des procédures nécessitant une exécution rapide sont téléchargées dans la mémoire cach lorsque nécessaire. Ceux-ci comprennent les routines de service d'interruption, la démodulation de symboles, l'acquisition du CCR, et la démodulation de MDPB. Le superviseur de la PTM n'attendra pas la DRF pour lire et décoder le mot de commande et le fera immédiatement lorsqu'elle est appelée. Le TMS320C25 ira en mode de coupure d'alimentation lorsque l'on exécute l'instruction LIBRE. Afin de conserver de la puissance, le microprogramme sera dans le mode libre la plupart du temps, lorsqu'il n'y a aucun appel téléphonique en cours. Ainsi, après une remise à zéro, le superviseur acquérera la synchronisation du CCR, ira alors en mode libre jusqu'à ce qu'une interruption prédéterminée amène une routine de service correspondante à être exécutée. Lorsqu'il fonctionne en mode de coupure d'alimentation, le TMS320C25 entre dans un état de mise en sommeil et nécessite seulement une fraction de la puissance normalement nécessitée pour alimenter le dispositif. Bien qu'en mode de coupure d'alimentation, la totalité des contenus internes du processeur sont maintenus pour permettre au fonctionnement de continuer sans modification lorsque le mode en coupure d'alimentation est terminé. Sur réception d'une interruption, le circuit intégré processeur 12 termine le mode de coupure d'alimentation temporairement et reprend le fonctionnement normal pour un temps minimum d'un cycle de boucles principal. Les exigences du mode de coupure d'alimentation sont vérifiées à la fin de la boucle principale chaque fois pour déterminer si oui ou non l'unité d'abonné retourne en mode de coupure d'alimentation. Des fonctions de réception et d'émission de l'ERAU ne sont pas commandées par interruption, mais sont commandées par le logiciel non prioritaire (Celui-ci commande la charge du processeur et empêche des conditions aberrantes d'interruption. Le code de traitement supporte le protocole XON/XOFF en interceptant ces caractères directement et immédiatement autorise ou interdit l'émission de l'ERAU comme approprié. La vitesse de fonctionnement en réception et émission est conçue pour être sélective par un dispositif externe d'interrupteur à position multiple. La vitesse de réception de donnée caractéristique est de 9600 bauds. Un tampon circulaire est utilisé pour commander l'émission de l'ERAU. Le logiciel non prioritaire vérifie périodiquement la file d'attente et lance l'émission si celle-ci n'est pas vide. Il fait ceci en envoyant des octets vers l'ERAU un octet à la fois jusqu'à ce que la file d'attente soit vide. Le crochet commutateur est échantillonné par la routine d'interruption du temporisateur interne du TMS320C25. Pour simuler une signalisation par courant continu, une période d'échantillonnage de 1,5 ns est utilisée. Cette interruption est alignée sur le cadencement de trame au commencement de sa trame; par suite, sa fréquence est verrouillée en phase à la station fixe pour empêcher une sous-utilisation ou un débordement du tampon de crochet commutateur. Pour chaque interruption, un bit représentant le signal de détection de crochet commutateur (à partir du CILA) est entré dans le tampon d'échantillon de crochet commutateur de 60 bits (TECC). Le TECC est examiné par la TCA une fois toutes les 45 ns pendant le fonctionnement normal. Cette interruption est validée par le logiciel à tout moment. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits; elle est au contraire susceptible de modifications et de variantes qui apparaîtront à l'homme de l'art. REVENDICATIONS 1. Unité d'abonné pour la transmission sans fil avec une station fixe dans un système de transmission d'abonné sans fil, comprenant un moyen pour transcoder un signal d'entrée numérique vocal pour fournir des symboles numériques d'entrée; un moyen pour filtrer à (RIF) les symboles numériques d'entrée; un moyen pour moduler un signal numérique de fréquence intermédiaire avec les symboles d'entrée filtrés pour fournir un signal d'entrée modulé de fréquence intermédiaire; un moyen pour traiter le signal d'entrée modulée pour émission vers la station fixe; un moyen pour démoduler un signal de sorti reçu depuis la station fixe pour fournir des signaux numériques, de sortie; et un moyen pour synthétiser un signal de sortie numérique vocale depuis les symboles numériques de sortie; caractérisé en ce que l'unité d'abonné comprend un circuit intégré à (RIF) pour effectuer ledit filtrage à (RIF} des symboles d'entrée numérique; un circuit intégré (FIN) pour synthétiser de manière numérique ledit signal numérique de fréquence intermédiaire et pour effectuer ladite modulation dudit signal numérique de fréquence intermédiaire; et un seul circuit intégré processeur pour effectuer ledit transcodage dudit signal d'entrée numérique vocale, pour effectuer ladite démodulation dudit signal de sortie reçu depuis la station fixe, et pour effectuer ladite synthétisation des symboles de sortie numérique. 2. Unité d'abonné selon la revendication 1, caractérisée en ce que le moyen pour synthétiser de manière numérique le signal numérique de fréquence intermédiaire comprend un moyen couplé au circuit intégré processeur pour accumuler des données de phase fournies par le circuit intégré processeur pour indiquer une fréquence intermédiaire prédéterminée; et un moyen pour traiter les données de phase accumulées pour produire ledit signal numérique de fréquence intermédiaire à la fréquence intermédiaire prédéterminée. 3. Unité d'abonné selon la revendication 1, caractérisée en ce que le circuit intégré à (RIF) comprend un moyen pour produire des signaux de cadencement pour cadencer l'opération de transcodage et l'opération de synthétisation du signal de sortie numérique vocale par le circuit intégré processeur. 4. Unité d'abonné selon la revendication 3, caractérisée en ce que le circuit intégré processeur effectue ladite démodulation dudit signal de sortie reçu depuis la station fixe indépendamment des signaux de cadencement produits par le circuit intégré à (RIF). 5. Unité d'abonné selon la revendication 4, caractérisée en ce que le circuit intégré processeur reçoit ledit signal de sortie en conformité avec les dits signaux de cadencement produits par le circuit intégré à (RIF), et met dans un tampon ledit signal de sortie reçu pour démodulation permettant de ce fait au circuit intégré processeur d'effectuer ladite démodulation lorsqu'il n'effectue pas les dites opérations de transcodage et de synthétisation. 6. Unité d'abonné selon la revendication 1, caractérisée en ce que le circuit intégré processeur est couplé au circuit intégré à (RIF) et au circuit intégré à (RIF) et au circuit intégré à (FIN) pour commander le fonctionnement dudit circuit intégré à (RIF) et le fonctionnement dudit circuit intégré (FIN). 7. Unité d'abonné selon la revendication 1, caractérisée en ce qu'elle comprend de plus: une mémoire lente couplée au circuit intégré processeur pour mémoriser les codes de traitement utilisés par le circuit intégré processeur lorsque les dits codes ne nécessitent pas d'être exécutés avec zéro état d'attente; et une mémoire rapide couplée au circuit intégré processeur pour mémoriser temporairement les codes de traitement utilisés par le circuit intégré processeur lorsque les dits codes sont utilisés avec zéro état d'attente. 8. Unité d'abonné selon la revendication 1, caractérisée en ce que le moyen de filtrage à (RIF) comprend une table de recherche pour fournir les dits symboles d'entrée numérique filtrée en réponse à une combinaison des dits symboles d'entrée numérique fournis par les dits coefficients de transcodage et de filtrage fournis par le circuit intégré processeur. 9. Unité d'abonné selon la revendication 1, caractérisée en ce que le circuit intégré processeur entre dans un mode à coupure d'alimentation en réponse à une instruction libre, termine temporairement ledit mode de coupure d'alimentation en réponse à une demande d'interruption et comprend le fonctionnement normal pour une période prédéterminée pendant laquelle il est déterminé si une routine de service doit être exécutée, et retourne au dit mode de coupure d'alimentation lorsqu'aucune routine de service ne doit être exécutée.