Brevet FR2658371A1 — publié le 19910816

"Agencement de circuit pour produire un signal couplé avec un signal de référence, notamment applicable à la technique vidéo numérique " L'invention part d'un agencement de circuit pour produire un signal couplé avec un signal de réfé- rence avec un oscillateur numérique susceptible d'être commande, auquel peuvent être appliqués un signal de synchronisation et une grandeur de commande numérique, cette grandeur de commande numérique indiquant le rap- port entre le signal produit et le signal de synchro- nisation, la grandeur de commande étant obtenue à par- tir du signal par l'intermédiaire d'un compteur et par interrogation de l'état de comptage et étant appliquée à l'oscillateur numérique. Pour la production de signaux qui sont cou- plés avec des signaux de référence, on connaît des agencements de circuit dans lesquels la fréquence d'un oscillateur est réglée à l'aide d'un circuit en boucle verrouillé en phases, (indiqué à la suite, par le si- gle PLL) Dans ce cas, il est prévu un circuit de com- paraison de phases auquel est appliqué, d'une part, le signal de référence, et d'autre part, le signal à ob- tenir Il est fréquemment nécessaire de produire un signal dont la fréquence soit un multiple de la fré- quence du signal de référence Il est alors prévu, en- tre la sortie de l'oscillateur susceptible d'être com- mandé et le circuit de comparaison de phases, un divi- seur de fréquences. De tels circuits sont, par exemple, utilisés pour obtenir, pour le traitement numérique de signaux vidéo se présentant sous forme analogique, un signal de synchronisation, qui, en ce qui concerne la fré- quence et la phase, est couplé avec les signaux de synchronisation de fréquences horizontales des signaux vidéo. Il est en outre connu de réaliser de tels circuits selon la technique numérique, le signal de sortie de l'oscillateur synchronisant un compteur, dont les signaux de sortie, c'est-à-dire l'état de comptage à un instant donné, sont interrogés à la ca- dence du signal de référence, et après un traitement complémentaire, sont appliqués en tant que grandeurs de réglage à un oscillateur numérique susceptible d'ê- tre commandé Du fait de la quantification en temps et en amplitude, la précision des circuits numériques PLL est toutefois limitée à une période de synchronisation du signal à obtenir. Le but de l'invention est de réaliser un agencement de circuit selon le préambule de la reven- dication principale, de façon qu'une régulation en phases plus précise soit possible. A cet effet, l'agencement de circuit selon l'invention est caractérisé en ce qu'un signal numéri- que est dérivé, qui à l'intérieur d'une période du si- gnal prend successivement plusieurs valeurs différen- tes, en ce que le signal numérique est appliqué aux entrées de commande d'un dispositif de temporisation, susceptible d'être commandé, en ce que ce dispositif de temporisation susceptible d'être commandé, retarde le signal de référence d'un nombre susceptible d'être commande de fractions de la période de synchronisation du signal de référence, et en ce que le signal numéri- que, sous la forme d'au moins un chiffre binaire sup- plémentaire, est interrogé en commun avec l'état du compteur par le signal de référence retardé. L'agencement de circuit selon l'invention comportant les caractéristiques ci-dessus, présente l'avantage de permettre une régulation de phases nota- blement plus précise que dans le cas de l'agencement de circuit connu, tout en ne nécessitant qu'une dépen- se supplémentaire réduite Cet agencement est essen- tiellement constitué de blocs constitutifs numériques qui peuvent être facilement réalisés selon la techni- que des circuits intégrés. Bien qu'un domaine préféré d'application de l'agencement de circuit selon l'invention, soit la technique vidéo numérique, il n'est pas limité à ce domaine. Des compléments avantageux et des améliora- tions de l'invention définie ci-dessus sont possibles. C'est ainsi que, selon une caractéristique de l'inven- tion, le signal est en forme de méandres et non retar- dé, et, retardé d'un quart de période, il est appliqué à un registre qui est synchronisé par le signal de référence, et en ce que les sorties du registre D sont reliées par l'intermédiaire d'un convertisseur code- "Gray"/code binaire avec les entrées d'un autre regis- tre et avec les entrées de commande du dispositif de temporisation susceptible d'être commandé. Selon une autre caractéristique de l'inven- tion le dispositif de temporisation susceptible d'être commandé, est constitué par une chaîne de temporisa- tion munie de prises pour le signal de référence, dont les prises sont reliées aux entrées d'un multiplexeur. Un exemple de réalisation de l'invention est représenté à l'aide de plusieurs figures sur les des- sins ci-joints et va être exposé plus en détail dans la description ci-après. La figure 1 est un schéma par blocs d'un circuit en boucle verrouillé en phases PLL numérique connu, la figure 2 montre des diagrammes en fonc- tion du temps de quelques signaux dans le cas du cir- cuit en boucle verrouillée en phases PLL selon la fi- gure 1, la figure 3 montre un agencement de cir- cuit selon l'invention, également sous forme de sché- mas par blocs, la figure 4 montre des diagrammes en fonc- tion du temps de quelques signaux dans le cas du dis- positif de circuit selon la figure 3. Les mêmes parties sont affectées sur les fi- gures des mêmes références. Pour la production du signal S, il est pré- vu, dans le cas de l'agencement de circuit selon la figure 1, un oscillateur numérique 1, qui est synchro- nisé par un signal de synchronisation T De tels os- cillateurs numériques sont connus en soi et n'ont pas besoin d'être décrits plus en détail en corrélation avec la présente invention Un oscillateur numérique convenant d'une façon particulièrement avantageuse pour l'agencement de circuit selon l'invention, est décrit dans la demande de brevet P 40 01 555 6 de la demanderesse A une entrée de commande numérique 2 de l'oscillateur numérique 1, sont appliqués, en tant que grandeurs de réglage, des signaux numériques, de la valeur desquels dépend le rapport entre la fréquence du signal S et la fréquence du signal de synchronisa- tion T. Le signal S est disponible pour une autre utilisation à une sortie 3, et il est amené à l'entrée de synchronisation d'un compteur 4 pour permettre la formation d'une boucle de réglage de phases Le comp- teur 4 comporte une capacité correspondant au rapport de la fréquence du signal S et de la fréquence d'un signal de référence H 1 appliqué en 5 Pour la forma- tion d'un signal S, qui convient comme signal de syn- chronisation pour un circuit permettant le traitement numérique de signaux vidéo, la fréquence du signal S est par exemple, 1728 fois la fréquence de ligne De façon correspondante, le compteur 4 est conçu pour l'étendue de comptage de O à 1727, 11 chiffres binai- res étant alors nécessaires L'état de comptage à un moment donné H 2 est interrogé en fréquence horizontale à l'aide d'un registre D 6 (signal M) et amené à un dispositif de réglage du gain 7 (multiplicateur avec une constante réglable), qui permet un réglage de l'amplification de la boucle La valeur N ainsi obte- nue est interrogée par un autre registre D 8 avec la fréquence du signal de synchronisation T et en tant que N' elle est appliquée à l'entrée de commande 2 de l'oscillateur numérique 1. Le registre D 6 sert alors de circuit de comparaison de phases, car l'état de comptage qui se présente lors de l'apparition d'une impulsion du si- gnal Hl constitue une mesure du décalage de phases en- tre les signaux S et H 1. Dans l'agencement de circuit selon la figure 1, interviennent toutefois trois trames de temps dif- férentes, correspondant respectivement au signal de synchronisation T, au signal S, et au signal de réfé- rence H 1 Pour permettre malgré cela un fonctionnement correct de l'agencement de circuit, le signal de réfé- rence H 1 est interrogé dans une bascule D avec le si- gnal S, grâce à quoi un signal H 1 ' apparaît qui, en ce qui concerne la fréquence et une position "grossière" de phases, correspond au signal de référence H 1 dont la position "fine" de phases tombe toutefois dans la trame de temps du signal S Avec ce signal, le regis- tre D 6 est synchronisé. Après une temporisation constante en 10, le signal retardé H 1 l" est interrogé dans une autre bascu- le D 11 avec le signal de synchronisation T, grâce à quoi il apparait un signal de fréquence de ligne H 1 "' qui tombe dans la trame de temps formée par le signal de synchronisation T Avec ce signal, le registre D 8 est synchronisé, de sorte que la grandeur de réglage du moment, adaptée dans le temps, est appliquée à l'oscillateur numérique 1. Comme aux entrées du registre D 6 s'applique une valeur de H 2 pendant toute une période du signal S, la précision de réglage du circuit PLL est limitée à une période du signal S Ceci se manifeste en oscil- lations de phases du signal S par rapport au signal de référence H 1 La raison en est en fin de compte, la quantification en amplitude dans le temps lors de la comparaison de phases A l'aide du registre D 6, un écart de phases entre H 2 et Hl ne peut être constaté que si il est plus grand qu'une période du signal S. Pour un complément d'explication de cet in- convénient, on se référera à la figure 2 Dans le cas des diagrammes représentés à la figure 2, l'échelle de mesure du temps est choisie de façon qu'à peu près deux périodes du signal S soient représentées, tandis que seulement un flanc positif du signal de référence H 1 est visible, qui peut éventuellement prendre, par rapport au signal S, les positions de phases indiquées sur la ligne désignée par H 1 Dans l'exemple représen- té, on part d'un compteur en arrière, dont l'état de comptage H 2 est N pour la première impulsion repré- sentée du signal S et est ensuite décrémentée sur N - 1 Tant que le flanc positif du signal de référence H 1 se situe avant le premier flanc positif représenté du signal S, du fait de la synchronisation du registre D 6 (figure 1) avec le signal Hl', l'état de comptage n est pris en charge C'est seulement lorsque H 1 ' coïn- cide avec le flanc positif suivant du signal S, du fait de l'intervention plus tardive de Hl que l'état de comptage N 1 est pris en charge. Pour réduire cette imprécision de réglage, un signal S avec une fréquence plus élevée pourrait en soi être produit Dans l'application mentionnée, un signal d'une fréquence de l'ordre de 100 M Hz serait alors toutefois nécessaire, ce qui entraîne une réali- sation notablement plus coûteuse, par exemple avec des circuits émetteur logique à couplage (ECL), des tech- nologies spéciales de circuits imprimés, une consomma- tion importante de liaisons, et des problèmes de rayonnement électromagnétique. L'exemple de réalisation selon la figure 3 comprend, également, un oscillateur numérique et comme boucle de réglage de phases, également un compteur 4, un registre D, un dispositif de réglage du gain et un autre registre D L'oscillateur susceptible d'être commandé, ainsi que les registres D et le dispositif de réglage du gain, sont toutefois prévus pour des si- gnaux numériques avec une largeur de 13 chiffres bi- naires et sont, en conséquence, désignés sur la figure 3 par 1 ', 6 ', 7 ', 8 '. Les chiffres binaires supplémentaires, les deux à valeur minimale, prennent pendant chaque pério- de du signal S, les quatre valeurs possibles A cet effet, le signal S est appliqué, d'une part, directe- ment et, d'autre part, après une temporisation 14 de Ts/4 à un registre D 15 Le signal S et le signal re- tardé S' constituent conjointement, un signal numéri- que à deux chiffres selon le code convertisseur "Gray" dont la valeur est interrogée avec H 1 Pour les chiffres binaires supplémentaires à l'entrée du regis- tre D 6 ', un code binaire est toutefois utilisé En conséquence, un convertisseur de code 16 est branché à la suite des sorties du registre D 15, ce convertis- seur pouvant être réalisé d'une façon simple, par un circuit logique approprié. Pour produire le signal d'interrogation Hl', il est prévu un dispositif de temporisation suscepti- ble d'être commandé qui est constitué par une chaîne de temporisation 17 et un multiplexeur 18 La chaîne de temporisation 17 est constituée par cinq éléments de temporisation de respectivement Ts/4, les deux pre- miers étant utilisés pour compenser le retard entre le registre D 15 et le registre D 6 ', tandis que les sor- ties des autres organes sont susceptibles d'être re- liées, par l'intermédiaire du multiplexeur 18, avec l'entrée de synchronisation du registre D 6 ', en fonc- tion du signal de sortie B du convertisseur de code 16 En outre, le signal Hl' de fréquence horizontale ainsi retardé, est amené à l'élément de temporisation et traité de façon complémentaire comme cela a déjà été décrit en corrélation avec la figure 1. La figure 4 montre les signaux intervenant dans le cas de l'agencement de circuit selon la figure 3 Il est visible que le signal S et le signal retardé S' permettent une division par quatre de la période Ts La valeur des deux chiffres de valeur minimale ou bien les signaux de sortie du convertisseur du code 16, est décomptée vers le bas avec la fréquence qua- druple de 3 à 0 Lors de l'apparition d'un flanc anté- rieur du signal Hl, les valeurs s'appliquant alors aux entrées du registre D 15 sont prises en charge par le registre D 15 Dans l'exemple représenté, c'est après la conversion de code de la valeur binaire 1 Le mul- tiplexeur est ainsi commandé de façon que le signal H 1 ' soit retardé par rapport à Hl de 3 Ts/4 A cet in- stant, on a aux entrées du registre D 6 ', d'une part, l'état de comptage N et, d'autre part, la valeur 1 mé- morisée dans le registre D 15 Ainsi, la valeur M = n+ 1/4 est prise en charge dans le registre D 6 ' Cette valeur est traitée de façon complémentaire comme déjà décrit en relation avec la figure 1. Si Hl intervenait, par exemple, une demi pé- riode Ts plus tard, la valeur binaire serait 3, la temporisation serait 5 Ts/4, et la valeur de sortie du registre D 6 ' servant de comparateur de phases, serait M = ( n-1) + 3/4, c'est-à-dire réduite de 0,5 par rap- port à la position de phases représentée à la figure 4 Le décalage de phases d'une demi période Ts est ainsi correctement reconnu par le comparateur de pha- ses. Dans le cas de l'exemple de réalisation se- lon la figure 3, on a pour une fréquence fs de 27 M Hz, une oscillation de phases résiduelle (Jitter) de moins de 5 ms Au lieu du quadruplage de la précision dans le cas de l'exemple de réalisation, il pourrait être également réalisé dans le cadre de l'invention, une augmentation plus réduite ou plus importante de la précision, auquel cas, à cause de l'extension des chiffres binaires des grandeurs de réglage (M, N, N') une élévation de 2 N doit être préférée Pour une aug- mentation de la précision du facteur 8, un circuit de temporisation avec Ts/8 est nécessaire en supplément du circuit de temporisation 14 En outre, le registre D 15, le convertisseur de code 16, la chaîne de tempo- risation 17 et le multiplexeur 18, doivent être prévus de façon correspondante. REVENDICATIONS 1. Agencement de circuit pour produire un signal couplé avec un signal de référence avec un os- cillateur numérique susceptible d'être commandé, au- quel peuvent être appliqués un signal de synchronisa- tion et une grandeur de commande numérique, cette grandeur de commande numérique indiquant le rapport entre le signal produit et le signal de synchronisa- tion, la grandeur de commande étant obtenue à partir du signal par l'intermédiaire d'un compteur et par in- terrogation de l'état de comptage et étant appliquée à l'oscillateur numérique, agencement de circuit carac- térisé en ce qu'un signal numérique (B) est dérivé, qui à l'intérieur d'une période du signal (S) prend successivement plusieurs valeurs différentes, en ce que le signal numérique est appliqué aux entrées de commande d'un dispositif de temporisation ( 17, 18) susceptible d'être commandé, en ce que ce dispositif de temporisation ( 17, 18) susceptible d'être commandé, retarde le signal de référence (Hl) d'un nombre sus- ceptible d'être commandé de fractions de la période de synchronisation du signal de référence, et en ce que le signal numérique (B), sous la forme d'au moins un chiffre binaire supplémentaire, est interrogé en com- mun avec l'état du compteur (H 2) par le signal de ré- férence retardé (H 1 '). 2. Agencement de circuit selon la revendi- cation 1, caractérisé en ce que le signal (S) est en forme de méandres, et non retardé, et, retardé d'un quart de période, il est appliqué à un registre D ( 15) qui est synchronisé par le signal de référence (H 1), et en ce que les sorties du registre D ( 15) sont re- liées par l'intermédiaire d'un convertisseur code- Gray/code binaire ( 16) avec les entrées d'un autre re- gistre D ( 6 ') et avec les entrées de commande du dis- positif de temporisation ( 17, 18) susceptible d'être commandé. 3. Agencement de circuit selon la revendi- cation 1, caractérisé en ce que le dispositif de tem- porisation susceptible d'être commandé, est constitué par une chaîne de temporisation ( 17) munie de prises pour le signal de référence (H 1), dont les prises sont reliées aux entrées d'un multiplexeur ( 18).