Brevet FR2654563A1 — publié le 19910517

La présente invention concerne un procédé et un dispositif de recherche de synchronisation et de fréquence de porteuse à la réception, dans un démodulateur, d'une transmission numérique en étalement de spectre. Plus particulièrement, l'invention se rapporte à un signal reçu qui a subi, dans un modulateur, une modulation directe par séquence pseudoaléatoire, modulation dite parfois séquence directe Le signal reçu dans le démodulateur est un signal résultant d'une modulation en phase d'une porteuse par un signal de données et par un signal à séquence pseudoaléatoire numérique Dans ce type de transmission, la puissance du signal utile est très inférieure à la puissance du bruit thermique ou autre parasite reçu simultanément Le démodulateur n'a aucune information préalable aussi bien sur la phase de la séquence d'étalement de spectre du signal reçu que sur la valeur précise de la fréquence porteuse du signal reçu L'incertitude sur la valeur de la fréquence porteuse peut correspondre à 10-5 à 10-6 en valeur relative. Un tel procédé de transmission est particulièrement mis en oeuvre pour des transmissions à Accès Multiple par Répartition par Code (A.X R C): une certaine bande de fréquence centrée sur la porteuse est partagée par plusieurs communications simultanément, et chaque communication occupe à tout instant la totalité de la bande De telles transmissions peuvent être effectuées entre des stations fixes ou mobiles par satellite, entre stations et relais radio terrestres, pour des liaisons directes à courte distance entre petites stations mobiles terrestres, ainsi que pour des liaisons numériques sur fibres optiques. Dans ce type de transmission, le problème essentiel à la réception du signal étalé est la synchronisation initiale de la séquence pseu- doaléatoire locale produite dans le récepteur avec la séquence pseu- doaléatoire dans le signal reçu Le signal reçu subit classiquement un changement de fréquence vers une fréquence intermédiaire, par hétérodynage avec le signal local délivré par un oscillateur à une fréquence voisine de la fréquence porteuse Le signal local est préa- lablement modulé par une séquence pseudoaléatoire générée localement 2 et identique à celle contenue dans le signal reçu mais dont la phase par rapport à la séquence reçue est à rechercher. La synchronisation entre la séquence reçue et la séquence locale s'effectue par une méthode de glissement de phase qui est décrite par Jack K HOLMES, dans le livre "Coherent spread spectrum systems", Edition John Wiley & Sons, New York, 1982, chapitre 9, particulièrement para- graphe 9 2 3, pages 411 à 419. J.K HOLMES fait appel à l'itération d'étapes à double intégration du signal à fréquence intermédiaire résultant de la corrélation entre le signal reçu et le signal modulé localement La séquence produite localement est appliquée au signal reçu en la décalant successivement par pas d'un demi-bit par rapport à la séquence dans le signal reçu. Chaque décalage est suivi d'une intégration du signal de corrélation sur une première durée prédéterminée après que le signal de corrélation ait été filtré et redressé Si le signal intégré excède un seuil prédéterminé, le démodulateur procède à une seconde intégration pendant une seconde durée prédéterminée, généralement égale à un multiple entier de la première durée, et au terme de cette seconde intégration compare le signal intégré à un second seuil de tension généralement égal au premier Si à nouveau le signal intégré dépasse le seuil de tension, la synchronisation des séquences est déclarée acquise. Si le seuil n'est pas dépassé à l'issue de la première ou de la seconde intégration, le démodulateur produit un nouveau décalage d'un demi-bit de la séquence locale par rapport à la séquence reçue, et recommence le cycle de la double intégration décrite ci-dessus Pendant toute la durée de la recherche de la synchronisation de séquence, la tension de commande de l'oscillateur local qui fournit la fréquence d'horloge au générateur de séquence pseudoaléatoire est fixée à une valeur prédéterminée, telle que la fréquence d'horloge soit égale à une valeur moyenne de fonctionnement. Toutefois, pour que les deux décisions faisant suite aux inté- grations successives soient interprétées convenablement, il est implicite que l'oscillateur générant la fréquence locale soit réglé sur la valeur exacte de la porteuse reçue En effet, d'une part le signal est noyé dans du bruit thermique, et la porteuse elle-même est supprimée lors de la modulation dans le modulateur D'autre part, la valeur de -3- a porteuse est indéterminée à plusieurs dizaines de kilohertz près, en pratique à plus ou moins 100 k Hz environ lorsque par exemple les fréquences de transmission sont supérieures à plusieurs G Hz Cette indétermination peut résulter notamment des transpositions en fréquence. En outre, à ces indéterminations viennent s'ajouter celles influencées par l'effet Doppler. Il apparaît donc que dans le démodulateur, l'exploitation des données supportées par le signal reçu présuppose préalablement la levée de deux indéterminations concernant le signal reçu la phase de la séquence d'étalement, et la valeur de la fréquence de la porteuse. Actuellement, dans les démodulateurs à étalement de spectre pour récepteurs autonomes, c'est-à-dire ne recevant pas la porteuse pure indirectement soit par un moyen de transmission supplémentaire, soit par l'intermédiaire d'un signal décalé en fréquence, le démodulateur recherche la valeur de la porteuse par un balayage alternatif et continu du domaine d'incertitude de la fréquence porteuse. Ce balayage est obtenu en appliquant une tension en dents de scie ou sinusoïdale à l'oscillateur local produisant la fréquence locale proche de la fréquence porteuse La période du balayage est généralement longue, typiquement de l'ordre d'une seconde, pour tenir compte des temps de réaction et de stabilisation des circuits impliqués dans la recherche de synchronisation, lesdits circuits étant notamment des filtre, détecteur et intégrateur Des tentatives répétées de synchro- nisation des séquences, par exemple selonla méthode de double intégration décrite ci-dessus, se superposent à ce balayage en fréquence Dès que la synchronisation est obtenue, c'est-à-dire dès qu'une intégration a donné un résultat positif, le décalage de la séquence locale est arrêté. Ce procédé connu a le défaut d'être lent, et demande en pratique plusieurs dizaines de secondes pour acquérir la synchronisation des séquences et la fréquence porteuse. Le but de la Abrsente invention est de fournir un procédé de recherche simultané de la synchronisation des séquences d'étalement et de la fréquence de la porteuse pour récepteur autonome, beaucoup plus rapide que le procédé antérieur décrit ci-dessus En particulier, le procédé selon l'invention ne recourt pas à un balayage continu et lent 4 - du domaine d'incertitude de la fréquence de la porteuse, mais fait appel à un balayage rapide en ne sélectionnant que des valeurs discrètes de fréquence. A cette fin, un procédé de recherche de synchronisation et de fréquence d'une porteuse afin de démoduler un signal reçu résultant de la modulation en phase par un signal de données, d'une séquence pseudoaléatoire numérique modulant en phase ladite porteuse et ayant une longueur de L bits, procédé selon lequel un signal local ayant une fréquence locale voisine de la fréquence de ladite porteuse est modulé en phase par une séquence pseudoaléatoire numérique locale identique à la séquence dans le signal reçu et est mélangé audit signal reçu en un signal mélangé à fréquence intermédiaire, et ledit signal mélangé est filtré dans une bande de fréquence de filtrage centrée sur une fréquence intermédiaire prédéterminée et ayant une largeur prédéterminée en un signal filtré, et procédé qui comprend une étape d'intégration consistant à intégrer le signal filtré en un signal intégré pendant au moins une durée prédéterminée et à comparer le signal filtré à au moins un seuil prédéterminé pour une valeur déterminée de la fréquence locale et un décalage déterminé de la séquence locale par rapport à la séquence de signal reçu, est caractérisé en ce qu'il comprend plusieurs séries successives d'étape d'intégration respective- ment pour des premières valeurs discrètes prédéterminées de la fréquence locale correspondant à des premières fréquences intermédiaires sensiblement équiréparties dans une bande incluant largement la bande de filtrage, chaque série d'étape comprenant au moins 2 L étapes d'in- tégration correspondant à 2 L décalages temporels successifs d'un demibit de la séquence locale respectivement, et la variation discrète de la fréquence locale et le décalage d'un demi-bit de la séquence locale cessant à une première fréquence intermédiaire trouvée et à un décalage temporel trouvé dès que le signal intégré excède ledit seuil prédéterminé, et un nombre prédéterminé de dernières étapes d'intégration pour lesquelles la séquence locale ne subit aucun décalage temporel et pendant - lesquelles la fréquence locale est estimée respectivement à des secondes valeurs discrètes respectives qui sont déduites l'une de l'autre d'un second pas de fréquence inférieur à l'écart entre deux premières fréquences intermédiaires et qui correspondent à des fréquences intermédiaires comprises dans une seconde bande de fréquence centrée sur ladite première fréquence trouvée et plus large que la bande de filtrage, chacune des dernières étapes à la fin de laquelle ledit signal intégré excède ledit seuil étant déclaré favorable et le calcul d'un paramètre variant linéairement avec la fréquence moyenne des fréquences locales qui correspondent respectivement aux dernières étapes favorables afin de caler le signal local à ladite fréquence moyenne. La fréquence moyenne locale est alors quasiment égale à la fréquence de la porteuse du signal reçu qui peut varier de quelques dizaines de k Hz. Selon une autre caractéristique de l'invention, le procédé comprend, après lesdites plusieurs séries successives d'étapes d'intégration et avant lesdites dernières étapes d'intégration, un centrage de la fré- quence intermédiaire par variation discrète de ladite fréquence locale et par rapport à la fréquence centrale de ladite bande de filtrage, sans décalage temporel de séquence, ledit centrage de fréquence consistant à effectuer successivement deux étapes d'intégration pour des troisième et quatrième fréquences dont la moyenne est sensiblement égale à la première fréquence trouvée et dont la différence est inférieure à la largeur de la bande de filtrage, et à remplacer la première fréquence trouvée, en tant que fréquence centrale de la seconde bande de fréquence, par une seconde fréquence trouvée égale à la moyenne des fréquences incluant la première fréquence trouvée et lesdites troisième et quatrième fréquences et ayant donné lieu à un signal intégré (SI) excédant ledit seuil. Un dispositif de synchronisation de séquence et de recherche de porteuse mettant en oeuvre le procédé selon l'invention comprend des moyens pour produire un signal à fréquence locale prédéterminée, des moyens pour générer une séquence pseudoaléatoire numérique locale, et un premier corrélateur, ledit corrélateur comprenant des premiers moyens 6 - de modulation pour moduler en phase le signal à fréquence locale par la séquence locale en un signal modulé, des seconds moyens de modulation pour moduler en phase le signal reçu par le signal modulé en un signal mélangé, des moyens pour filtrer le signal mélangé en le signal filtré, des moyens pour intégrer le signal filtré en le signal intégré, et des moyens pour comparer le signal intégré au seuil prédéterminé Le dispositif comprend également des moyens de contrôle pour modifier la durée d'intégration dans les moyens pour intégrer et un décalage temporel de séquence locale dans les moyens pour générer en fonction d'un signal logique produit par les moyens pour comparer Le dispositif est caractérisé en ce qu'il comprend des moyens commandés par les moyens de contrôle pour modifier ladite fréquence locale dans les moyens pour produire afin que la fréquence locale puisse être notamment égale auxdites premières valeurs discrètes prédéterminées et aux secondes valeurs discrètes. Un tel dispositif peut être inclus dans un démodulateur dit à séquence directe Le démodulateur comprend, en outre, un second cor- rélateur recevant ledit signal reçu et recevant alternativementsous la commande desdits moyens de contrôle, deux séquences pseudoaléatoires déduites de la séquence locale par une avance et un retard d'un demi-bit. Le second corrélateur produit alternativement deux signaux de corrélation qui correspondent respectivement à la corrélation entre la séquence reçue et la séquence en avance et à la corrélation entre la séquence reçue et la séquence en retard, après que la phase d'acquisition de fréquence et de synchronisation soit achevée Les corrélateurs com- prennent des amplificateurs à gain variable respectifs commandés par les moyens de contrôle Le démodulateur est caractérisé en ce que les gains des amplificateurs sont fonction de la somme des deux signaux de corrélation qui sont produits par le second corrélateur. D'autres avantages et caractéristiques de la présente invention apparaîtront plus clairement à la lecture de plusieurs réalisations préférées de l'invention en référence aux dessins annexés correspondants dans lesquels: la Fig 1 est un bloc-diagramme schématique d'un dispositif de synchronisation de séquence et de recherche de porteuse selon l'invention; 7 - la Fig 2 est un diagramme de fréquence illustrant une première étape principale du procédé selon l'invention, relative à une recherche de synchronisation des séquences locale et reçue et à une évaluation grossière de la fréquence de la porteuse reçue; la Fig 3 est un diagramme de fréquence illustrant une seconde étape principale du procédé selon l'invention, relative à un centrage approximatif de la fréquence locale par rapport à la bande de filtrage d'un filtre passe- bande du démodulateur; la Fig 4 est un diagramme de fréquence pour illustrer une troisième étape principale du procédé selon l'invention, relative à une recherche fine de la valeur de la porteuse reçue; la Fig 5 est un bloc-diagramme schématique d'un démodulateur à étalement de spectre comprenant deux corrélateurs, selon l'invention; les Fig 6 A et 6 B sont des diagrammes temporels montrant res- pectivement des variations d'amplitude de deux signaux intégrés dans un second corrélateur à avance-retard inclus dans le démodulateur de la Fig 5; la Fig 7 est un diagramme temporel de la différence des deux signaux des Figs 6 A et 6 B; et la Fig 8 est un diagramme temporel de la somme des deux signaux montrés aux Figs 6 A et 6 B. Afin de fixer les idées, la description ci-après d'un dispositif de synchronisation de séquence et de recherche de porteuse 1 est accompagnée de valeurs numériques données à titre d'exemple préféré. Le dispositif peut être inclus dans un démodulateur de phase d'un modem qui est décrit plus en détail dans la suite. En entrée, le dispositif 1 reçoit un signal à radio-fréquence RF ayant une fréquence porteuse FP 70 M Hz déterminée à une centaine de k Hz près En pratique le signal RF est transmis par exemple, à travers une voie radioélectrique transposée à quelques gigahertz, par un modulateur d'émetteur Dans le modulateur, un signal numérique de données à bas débit, DD= 16 kbit/s, module en phase un train de séquence numérique pseudoaléatoire en un signal numérique modulé qui lui-même module en phase une porteuse à fréquence élevée de FP 470 M Hz à DI/2 =:70 k Hz environ. Les bits de séquence ont un débit très élevé DS= 4 Mbit/s " DD La séquence a une longueur déterminée L= 127 bits et est indépendante des 8 - données On suppose que les modulations de phase sont à deux ou quatre états, typiquement du type à deux états MDP 2 En pratique, le signal de données et le train de séquence sont additionnés modulo-2 en un signal numérique modulé qui module en MDP 2 ou MDP 4 la porteuse, en ledit signal à radiofréquence RF Un tel signal est un signal de modulation directe par séquence pseudoaléatoire, modulation qui entre dans l'une des deux catégories des modulations à étalement de spectre. En référence à la Fig 1, le dispositif de synchronisation de séquence et de recherche de porteuse 1 comprend essentiellement un corrélateur de séquence 2, un générateur de séquence pseudoaléatoire locale 3 associé à un oscillateur 30, un contrôleur à microprocesseur 4, et un oscillateur de fréquence locale 5. Une première entrée du corrélateur 2 reçoit le signal à radio- fréquence RF à travers un étage d'entrée 6 qui amplifie et filtre passebande le signal RF Le premier oscillateur 5 a une fréquence locale FL voisine de la fréquence porteuse FP et est commandé en tension par le contrôleur 4 à travers un potentiomètre numérique 51 La fréquence nominale de la fréquence locale FL est 69,545 M Hz Le second oscillateur transmet un signal d'horloge à fréquence 2 FS= 8 M Hz à un circuit de décalage d'un demi-bit 31 Le circuit 31 fournit au générateur de séquence 3 un signal d'horloge ayant la fréquence FS La fréquence FS est supposée ici constante et égale au débit de la séquence pseudoa- léatoire reçue SQ, soit FS= 4 M Hz Le décalage dans le circuit 31 est commandé par le contrôleur 4 et évalué par rapport aux séquences reçues. La sortie du générateur 3 transmet périodiquement une séquence pseu- doaléatoire locale SL qui est appliquée à une première entrée d'un modulateur en anneau 21 inclus dans le corrélateur 2 Une seconde entrée du modulateur 21 reçoit le signal à la fréquence de porteuse locale FL produite par le premier oscillateur 5, afin que ce signal soit modulé en phase par la séquence locale SL. Le corrélateur 2 comprend également un second modulateur en anneau 22 dont une première entrée reçoit le signal à radiofréquence RF transmis par le modulateur d'émetteur éloigné à travers l'étage d'entrée 6 et dont une seconde entrée est reliée à la sortie du premier modulateur 21 Le modulateur en anneau 22 produit en sortie un signal mélangé SM ayant une fréquence intermédiaire FI=FP-FL-455 k Hz résultant de la 9 transposition en f réquence de la porteuse FP par la fréquence FL de l'oscillateur 5 Lorsque la synchronisation est acquise aussi bien par rapport à la phase des séquences que par rapport à la fréquence de porteuse, c'est-à-dire en fonctionnement permanent du démodulateur, le signal SX ne contient plus que l'information utile au débit DD modulant la porteuse Les séquences pseudoaléatoires ont disparu dans le signal mélangé SM du fait que le modulateur en anneau 22 remodule une seconde fois le signal RF par sauts de phase de 3 t commandés par la séquence locale lorsqu'elles sont synchrones Le corrélateur 2 est ainsi équi- valent à un détecteur hétérodyne permettant de traiter à une fréquence intermédiaire la corrélation Atra signal local modulé et signal reçu RF. A la sortie du modulateur en anneau 22 sont reliés en série, dans le corrélateur 2, un filtre passe-bande 23, un redresseur à double alternance 24, un intégrateur 25 commandé par le contrôleur 4, et un comparateur de tension 26 dont la sortie logique est reliée au contrôleur 4. Le filtre passe-bande 23 sert à prélever une bande de fréquence correspondant au signal utile de données et donc à diminuer la plupart des parasites reçus Le filtre passe-bande 23 est un filtre actif dont la bande passante a une largeur DFIL= 60 k Hz et est centrée sur une fréquence prédéterminée FC La fréquence FC étant quasi-constante et égale à 455 k Hz, il apparaît donc que la fréquence locale FL du premier oscillateur 5 doit être ajustée en fonction de la fréquence de porteuse inconnue FP du signal reçu RF de telle manière que la fréquence intermédiaire FI=FP-FL soit quasiment centrée dans la bande DFIL avec un domaine d'incertitude de DIP 140 k Hz Dans ce cas, si la séquence produite par le générateur 3 est synchronisée avec la séquence reçue SQ dans le signal RF, le signal filtré SF à fréquence intermédiaire FI sortant du filtre 23 peut être convenablement démodulé en phase afin d'éliminer la porteuse et de retrouver le signal de données au débit DD. Le redresseur 24 et l'intégrateur 25 ont pour fonction de produire un signal intégré SI résultant d'une enveloppe du signal filtré SF qui sort du redresseur 24, et d'une intégration de l'enveloppe pendant une durée d'intégration déterminée par le contrôleur 4 à travers un bus 41. - L'amplitude du signal intégré SI quantifie la corrélation entre les séquences SL produites par le générateur 3 et les séquences reçues incluses dans le signal RF En effet, l'augmentation de l'amplitude du signal SI est la première manifestation de la synchronisation des séquences d'étalement produites par le générateur 3, avec celles incluses dans le signal reçu RF Dans le comparateur de tension 26, l'amplitude du signal intégré SI sortant de l'intégrateur 25 est comparée à un seuil de tension prédéterminé SE Lorsque SI > SE, un signal logique de comparaison SC sortant du comparateur 26 bascule de l'état typiquement "'" à l'état " O ", et indique que la synchronisation des séquences est acquise, tout au moins par rapport à la durée d'intégration dans l'intégrateur 25, et sans prendre en compte d'autres critères que l'on verra dans la suite. Le contrôleur 4 commande l'intégrateur 25 en actionnant un com- mutateur dans celui-ci afin de modifier la durée d'intégration, commande le circuit de décalage 31 afin d'arrêter brièvement l'établissement du signal d'horloge à FS= 4 M Hz dans le générateur 3 et ainsi "décaler" d'un demi-bit la séquence locale SL par rapport à la séquence reçue SQ, et enfin commande le potentiomètre numérique 51 en fournissant une valeur numérique de position du curseur de potentiomètre correspondant à une tension analogique de commande de l'oscillateur 5 Ces différentes commandes du contrôleur sont transmises via le bus 41. Avant de décrire le procédé de recherche de la phase de la séquence pseudoaléatoire reçue et de la valeur de la fréquence porteuse, on rappelle tout d'abord le déroulement d'une étape d'intégration de séquence pour une valeur déterminée de la fréquence locale FL et un décalage déterminé de la séquence de signal local SL par rapport à la séquence de signal reçu. A la suite d'un décalage temporel déterminé, typiquement d'un demi-bit, le contrôleur 4 temporise pendant une attente de 42 lus pour permettre au signal SF sortant du filtre passe-bande 23 de se stabiliser. Pendant ce laps de temps, une capacité interne à l'intégrateur 25 est shuntée par un commutateur CMOS commandé par le contrôleur Puis le contrôleur 4 ouvre le commutateur Cl OS pendant une première durée prédéterminée Tl, aussi proche que possible de la période de la séquence, soit TI-32 ps pour une longueur de séquence de 127 bits L'intégrateur il intègre donc le signal filtré et redressé, et à la fin de cette première durée TI, le contrôleur 4 lit l'état du signal logique SC à la sortie du comparateur 26. Si SE > SI, c'est-à-dire si le signal SC est à l'état défavorable " 1 ", le contrôleur 4 remet à zéro l'intégrateur 25, et passe à l'étape suivante qui peut consister en un nouveau décalage temporel d'un demi-bit de la séquence locale. Si le signal logique SC à la sortie du comparateur 26 est à l'état favorable " O ", le contrôleur 4 procède à une seconde intégration pendant une durée T 2 égale à un nombre entier K de fois la première durée Tl, soit T 2 =K T 1 avec K typiquement égal à 10 et correspondant à T 2 = 320 lis. Une nouvelle comparaison du signal intégré SI à un second seuil supérieur au premier seuil SE, ou égal à SE selon cette réalisation, et donc une nouvelle lecture de la sortie du comparateur 26 permet au contrôleur 4 de décider définitivement si la phase testée de séquence est sensiblement égale à celle de la séquence dans le signal reçu RF à un demi-bit près. Lorsque SC=" 0 " après la durée Tl et SC=" 1 " après la durée T 2 =K T 1, la sortie du comparateur 26 est à l'état défavorable " 1 ", à l'issue de la seconde intégration de durée T 2 Ce résultat peut être interprété comme une "fausse alarme" due à un pic de bruit ou à une intercorrélation dans le signal reçu La phase testée de séquence est rejetée, et le contrôleur 4 passe à l'étape suivante. Par contre, lorsque la sortie du comparateur 26 est à nouveau à l'état SC=" 0 ", à la suite de la seconde intégration, la synchronisation des séquences est déclarée acquise Comme on le verra dans la suite, une exploration grossière en fréquence est arrêtée et la phase de la séquence locale est conservée, et le contrôleur passe à des étapes de définition plus précises de la valeur de la porteuse. L'étape de double intégration décrite ci-dessus est une étape élémentaire reproduite de nombreuses fois au cours de la recherche de synchronisation de séquence et de la valeur de la porteuse dont le programme est préenregistré dans le contrôleur 4 Ce programme comporte essentiellement trois étapes principales relatives à une recherche de synchronisation des séquences locale et reçue et à une évaluation grossière de la porteuse reçue, puis à un centrage approximatif de la fréquence locale FL dans la bande de filtrage DFIL, et enfin à une 12 - recherche fine de la valeur de la porteuse reçue De préférence, la seconde étape intermédiaire est incluse dans le programme du contrôleur 4, bien qu'elle puisse être supprimée dans une variante plus simple du procédé selon l'invention. Dès la mise sous tension du dispositif 1, la première étape est entreprise par le contrôleur 4 La fréquence locale FL de l'oscillateur est calée sur la fréquence limite inférieure, qui est théoriquement 69545- ( 140/2)= 69475 k Hz, du domaine d'incertitude de la fréquence porteuse, ayant une largeur DI supposée égale ici à 140 k Hz et qui correspond à la fréquence intermédiaire F 1 = 455-70 = 385 k Hz Les graphes des Figs 2 à 4 sont relatifs à la fréquence intermédiaire FI, bien que la fréquence locale FL puisse être déduite par translation. La première étape consiste en un balayage par valeurs discrètes de fréquence du domaine DI Ces valeurs discrètes sont réunies en des suites arithmétiques successives dans lesquelles une valeur discrète de fréquence est déduite de la précédente par addition ou soustraction d'un premier pas de fréquence Pl successives F 2-Pl/2, F 2-3 Pl/2, F 2-5 Pl/2 et F 2-7 Pl/2. Puis le balayage reprend à Fi suivant la première suite décrite ci-dessus. A chaque valeur discrète de la fréquence locale FL ainsi sélectionnée par variation discrète de la résistance du potentiomètre 51, le contrôleur 4 procède à au plus 2 L étapes d'intégration qui correspondent à 2 L décalages temporels successifs d'un demi-bit de la séquence locale SL. Tant que la première ou la seconde intégration est défavorable, la fin de chaque étape d'intégration est poursuivie par la suivante corres- pondant à un nouveau décalage d'un demi-bit dans le circuit 31 Lorsque les 2 L décalages successifs ont été défavorables, avec SC=" 1 ", le contrôleur 4 passe au prochain pas de fréquence selon les suites définies ci-dessus. 13 - Dès que l'état du signal de comparaison SC passe à l'état favorable " O " à la suite d'une seconde intégration de durée T 2, les décalages temporels d'un demi-bit de séquence cessent, et le contrôleur 4 déclare acquise la synchronisation des séquences pseudoaléatoires d'étalement de spectre Le contrôleur 4 enregistre la valeur courante trouvée de la fréquence FL, soit la fréquence intermédiaire FTM correspondante, et plus précisément en pratique, la position du curseur du potentiomètre 51 Le contrôleur 4 passe alors à la seconde étape du programme, et le décalage temporel trouvé, c'est-à-dire la phase de la séquence locale SL, est conservé. Cette seconde étape consiste à "recentrer" approximativement la fréquence trouvée FT 1 dans la bande de filtrage DFIL= 60 k Hz Pour cela, le contrôleur 4 positionne successivement le potentiomètre numérique 51 à deux fréquences locales FL de l'oscillateur 5 correspondant à des fréquences intermédiaires F 3 et F 4, telle que F 3 =F Tl-P 2 et F 4 =FT 1 +P 2 avec P 2 SE et SC=" 0 " après la durée T 2, alors le contrôleur 4 cale l'oscillateur 5 à une fréquence locale correspondant à la moyenne entre FT 1 et la fréquence retenue F 3 ou F 4, soit FT 2 =FT 1 l P 2/2,c'est-à-dire FT 2 =(FT 1 +F 3)/2ou FT 2 =(FT 1 +F 4)/2; la seconde fréquence trouvée FT 2 est alors plus proche de la fréquence centrale FC de la bande de filtrage DFIL, que la fréquence FTM Si les deux étapes élémentaires donnent une double intégration favorable, la fréquence locale précédente à la fin de la première étape, demeure inchangée, soit FT 2 -FT; la fréquence FTM est donc proche de la fréquence centrale FC. La troisième et dernière étape consiste à affiner la valeur recherchée de la fréquence porteuse reçue par rapport à la valeur FT 2. Cet affinement résulte d'un balayage discret à faible pas P 3 la Fig 4, la largeur DF 2 est égale à 2 DFIL= 120 k Hz. De préférence, une petite plage de fréquence DF 3 centrée sur la fréquence FT 2 est exclue du balayage discret à faible pas P 3 afin de minimiser les erreurs; ceci équivaut à supposer que toute vérification de synchronisation faite à l'intérieur de la bande DF 3 donne certainement un résultat favorable, SC=" 0 " après la durée T 2, et il est donc inutile d'effectuer cette vérification afin d'écourter la troisième étape. Typiquement, DF 3 est inférieure à DFIL/2, par exemple égale à P 2 = 22 k Hz, et P 3 est égale à 1,7 k Hz environ, ce qui correspond à N 2 =(DF 2-DF 3)/P 3-58 étapes élémentaires d'intégration effectuées suc- cessivement, par exemple à partir de F 5 =FT 2-DF 2/2 jusqu'à FT 2-DF 3/2, puis de FT 2 +DF 3/2 jusqu'à F 6 =FT 2 +DF 2/2. Au début de la troisième étape, le contrôleur 4 met à zéro deux registres internes, tels que compteurs A chaque étape élémentaire d'intégration favorable, un premier de ces registres est incrémenté du rang du pas P 3, en supposant par exemple que le rang de l'étape à la fréquence F 5 est égal à 1 et le rang à l'étape correspondant à la fréquence F 6 =FT 2 +DF 2/2 est égal à N 2 +N 3, o N 3 m DF 3/P 3 est le nombre de pas P 3 dans la bande interdite DF 3 Simultanément, le second registre est incrémenté d'une unité en réponse à chaque étape élémenta:ire d'intégration favorable. A la fin de la troisième étape, après accomplissement des N 3 étapes élémentaires, la valeur de la fréquence porteuse reçue FP est estimée à une valeur de fréquence locale FLE qui correspond à une fréquence intermédiaire FIE très proche de la fréquence centrale FC et sélectionnée par le rang moyen RM suivant, calculé par le contrôleur 4: RM = EI/ o X = somme des rangs des étapes favorables, = nombre d'étapes favorables soit FIE = F 5 +(P 3 E)/c. Le contrôleur 4 règle alors le potentiomètre 51 pour la valeur de fréquence locale FLE. Les avantages du procédé selon l'invention sont nombreux On peut citer les suivants. - La technique de recherche de synchronisation selon l'invention résout le problème des temps de réaction et de stabilisation des circuits 22 à 26 impliqués dans la recherche En effet, après chaque variation discrète de la fréquence FL de l'oscillateur 5, il suffit au contrôleur 4 d'attendre quelques microsecondes que les sorties de ces circuits se soient stabilisées avant de lancer une recherche de synchronisation des séquences. Par ailleurs, le procédé selon l'invention accélère la recherche, en ce sens que le procédé se contente de sonder le domaine d'incertitude de fréquence porteuse DI en quelques points Fl, Fl+P 1, espacés par le pas de décalage Il est inutile d'explorer la totalité du domaine d'incertitude DI Il suffit de faire des tests judicieusement répartis de sorte que, en général, trois ou quatre valeurs de fréquence adjacentes seulement, telles que F 1 + 2 P 1, F 1 + 3 P 1, F 2-3 P 1/2, F 2-5 P 1/2 soient susceptibles d'être incluses dans la bande DFIL du filtre 23. Les deux indéterminations initiales sont donc levées simultanément et d'une façon complémentaire: c'est l'approche de la valeur de la fréquence porteuse reçue qui permet de synchroniser les séquences d'étalement et c'est l'état de synchronisation des séquences qui permet d'affiner le réglage des circuits dans le dispositif 1 vis-à-vis de cette fréquence porteuse. Un composant essentiel concourant à la recherche de synchronisation est le potentiomètre numérique 51 qui permet d'appliquer à l'oscillateur des variations de fréquence discrètes et calibrées; de plus, ces variations sont parfaitement contrôlables par le contrôleur 4 puisqu'à chaque pas de fréquence correspond un nombre, dit rang, dans les registres du contrôleur. Il faut aussi noter que la fiabilité du procédé selon l'invention ne dépend absolument pas des valeurs numériques mentionnées pour les fréquences des oscillateurs, la largeur de bande DFIL du filtre 23, les pas d'exploration en fréquence Pl à P 3, les différentes plages de fréquence définies ci-dessus DI, DF 2 et DF 3, ou le nombre de positions du curseur du potentiomètre numérique 51 Lesdites valeurs numériques sont propres au modem pour lequel le procédé a été mis au point selon une réalisation préférée. En se référant maintenant à la Fig 5, on retrouve les circuits 16 montrés dans la Fig 1, mais inclus dans un démodulateur de modem Ce démodulateur comprend en entrée deux voies parallèles matérialisées par le corrélateur de séquence 2 déjà décrit et un autre corrélateur Avance/Retard 2 a Le premier corrélateur 2 est appelé "corrélateur 0 " pour indiquer que la séquence locale dans ce corrélateur ne subit aucun retard lorsque les séquences reçue SQ et locale SL sont en phase Au contraire dans le second corrélateur 2 a, deux séquences locales SA et SR corrélées à la séquence reçue SQ ont respectivement subi une avance et un retard d'un demi-bit par rapport à la séquence locale en phase SL dans le corrélateur 2, et donc par rapport à la séquence reçue SQ lorsque celleci est en phase avec la séquence SL Les trois séquences locales SL, SA et SR, qui sont respectivement en phase, en avance et en retard d'un demibit par rapport à la séquence SQ dans le signal reçu RF lors de la synchronisation, sont fournies par des sorties de trois bascules D, BA, BL et BR, reliées en série à la sortie du générateur de séquence pseudoaléatoire 3 et rythmées par le signal à fréquence 2 FS sortant de l'oscillateur 30. Le second corrélateur comprend un commutateur 27 commandé par le contrôleur 4, via le bus 41, pour sélectionner l'une des sorties des bascules BA et BR produisant les séquences SA et SR La sortie de la bascule BL produisant la séquence SL est reliée à la première entrée du modulateur en anneau 21 dans le corrélateur 2. Le corrélateur 2 a comprend, comme le corrélateur 2, un premier modulateur en anneau 21 a ayant une seconde entrée reliée à la sortie de l'oscillateur à fréquence locale 5, un second modulateur en anneau 22 a ayant des entrées reliées respectivement aux sorties de l'étage d'entrée 6 et du modulateur 21 a, ainsi qu'un filtre passe-bande 23 a identique au filtre 23, un redresseur à double alternance 24 a, un intégrateur 25 a et un convertisseur analogique-numérique 26 a qui sont reliés en série à la sortie du modulateur 22 a Le contrôleur 4 commande la durée d'intégration dans l'intégrateur 25 a et la lecture d'échantillon dans le convertisseur 26 a, via des fils du bus 41. Le second corrélateur 2 a est utilisé pour entretenir la synchro- nisation après l'acquisition de celle-ci, ici selon le procédé de l'invention décrit en détail ci-dessus L'entretien de la synchronisation est réalisé par une boucle d'asservissement entre le corrélateur 2 a et 17 - principalement des commandes qui sont appliquées à l'oscillateur à fréquence locale 5, via le potentiomètre 51, et à l'autre oscillateur à fréquence 2 FS En pratique, l'oscillateur 30 est un oscillateur commandé en tension à travers un circuit de commutation 33, un convertisseur numérique-analogique 34, un amplificateur suiveur 35 et un filtre passebas 36 Le convertisseur 26 a et le filtre 36 sont mis hors service par le contrôleur 4 pendant la recherche de synchronisation de séquence et de fréquence de porteuse; à cet égard, des contacts mobiles du circuit de commutation 33 sont appliqués contre des premiers contacts de sortie du circuit de commutation reliés aux entrées numériques du convertisseur 34 sous la commande du contrôleur 4 D'autres signaux de commande peuvent également intervenir dans l'asservissement de la synchronisation, par exemple un signal délivré par un filtre inclus dans un circuit déphaseur du circuit de démodulation 7 proprement dit qui est relié à la sortie du filtre 23 et qui transmet classiquement le signal de données au débit DD, convenablement remis en forme. Brièvement, le procédé d'asservissement de la synchronisation est le suivant Le contrôleur 4 commande alternativement le commutateur 27 dont la sortie est reliée à la première entrée du modulateur 21 a, afin que la séquence reçue SQ dans le signal à fréquence intermédiaire FI soit corrélée aux séquences SA et SR Après deux intégrations de 2 ms environ, chacune dans l'intégrateur 25 a, deux signaux numériques de tension "en avance et retard" VA et VR sortant du convertisseur 26 a sont soustraits dans le contrôleur 4 Comme montré aux Figs 6 A et 6 B, les amplitudes des signaux VA et VR sont variables en fonction de l'avance de la séquence SA et du retard de la séquence SR par rapport à la séquence reçue SQ et sont maximales respectivement lorsque les séquences SA et SR sont synchrones avec la séquence SQ En fonction de la différence VA-VR calculée par le contrôleur 4, comme montré à la Fig 7, sont établis des signaux de correction particulièrement pour l'oscillateur 30 afin de rattraper des dérives par rapport à la synchronisation exacte. Les deux corrélateurs 2 et 2 a comprennent classiquement des amplificateurs non représentés, et également des amplificateurs à gain variable 28 et 28 a dont le gain est commandé par le contrôleur 4 Le rôle des amplificateurs 28 et 28 a est de maintenir un niveau de signal 18 optimum non seulement à l'entrée du circuit de démodulation 7 mais également en sortie des intégrateurs 25 et 25 a En particulier, le signal SI en sortie de l'intégrateur 25 ne doit dépasser le seuil SE qu'au moment de la synchronisation Le niveau optimum de signal est donc fonction de la synchronisation des séquences dans le démodulateur. Selon la technique antérieure, des signaux de commande automatique de gain (CAG) des amplificateurs 28 et 28 a sont établis en fonction du signal en sortie de l'intégrateur 25 Ceci exige le recours à un détecteur de puissance, tel que le redresseur 24 fournissant l'enveloppe du signal filtré. La technique antérieure a pour inconvénient que le gain dépend, d'une manière non négligeable, de la synchronisation à beaucoup mieux qu'un demi-bit près et donc de l'asservissement de la synchronisation. Comme montré dans la Fig 6 A ou 6 B, par exemple lorsque la séquence locale SL est sensiblement désynchronisée avec la séquence reçue SQ, en retard ou en avance d'un demi-bit, l'information de puissance reçue est grandement erronée, indiquant une puissance nulle, ce qui augmen- terait de manière prohibitive le gain des amplificateurs de réception 28 et 28 a. Selon l'invention, le contrôleur 4 calcule également la somme des signaux de tension VA+VR, comme montré à la Fig 8, pour commander le gain des amplificateurs 28 et 28 a en fonction de cette somme. Selon la réalisation illustrée à la Fig 5, le gain des amplifi- cateurs 28 et 28 a est commandé par le contrôleur 4 pendant l'entretien de la synchronisation, lorsque des contacts mobiles du circuit de commutation 33 sont appliqués contre des seconds contacts de sortie du circuit 33 Les seconds contacts sont reliés à des entrées de commande en gain des amplificateurs 28 et 28 a, à travers une autre combinaison série comprenant un convertisseur numérique-analogique 294, un ampli- ficateur suiveur 295 et un filtre passe-bas 296 Le convertisseur 34, ou le filtre 36 maintient une tension de commande de l'oscillateur 30 pendant l'entretien de la synchronisation, bien que selon d'autres variantes, cette tension de commande puisse être modifiée à volonté par le contrôleur 4 par suppression du circuit de commutation 33 et par liaisons directes des convertisseurs 34 et 294 au contrôleur. Comme montré en trait pointillé dans la Fig 8, une variation de 19 - plus, ou moins, un demi-bit de la phase de la séquence SL par rapport à la séquence reçue SQ dans le signal RF n'influe pas sur l'amplitude du signal VA+VR En pratique, l'écart entre le signal de somme VA+VR et un seuil prédéterminé dans le contrôleur 4 détermine directement le gain dans les amplificateurs 28 et 28 a Ce gain est donc quasiment constant pendant la phase d'asservissement de la synchronisation et la phase d'utilisation normale du démodulateur, tant que les corrections de décalage n'excèdent pas plus ou moins un demi-bit de séquence Par ailleurs, le seuil de comparaison SE dans le comparateur 26 est alors choisi en fonction du bruit dans la liaison entre le modulateur et le démodulateur, mesurable à l'aide du corrélateur 2 a, lors de la phase d'acquisition, aux moments o il n'y a aucune synchronisation entre le modulateur et le démodulateur. - REVENDICATIONS 1 Procédé de recherche de synchronisation et de fréquence d'une porteuse afin de démoduler un signal reçu (RF) résultant de la modulation en phase par un signal de données, d'une séquence pseudoaléatoire numérique (SR) modulant en phase ladite porteuse (FP), et ayant une longueur de L bits, procédé selon lequel un signal local ayant une fréquence locale (FL) voisine de la fréquence de ladite porteuse (FP) est modulé en phase par une séquence pseudoaléatoire numérique locale (SL) identique à la séquence (SQ) dans le signal reçu (RF) et est mélangé audit signal reçu en un signal mélangé à fréquence intermédiaire (SM), et ledit signal mélangé est filtré dans une bande de fréquence de filtrage (DFIL) centrée sur une fréquence intermédiaire prédéterminée (FC) et ayant une largeur prédéterminée en un signal filtré (SF), et procédé qui comprend une étape d'intégration consistant à intégrer le signal filtré (SF) en un signal intégré (SI) pendant au moins une durée prédéterminée (Tl, T 2) et à comparer le signal filtré à au moins un seuil prédéterminé (SE), pour une valeur déterminée de la fréquence locale (FL) et un décalage déterminé de la séquence locale (SL) par rapport à la séquence de signal reçu (SQ), caractérisé en ce qu'il comprend plusieurs séries successives d'étape d'intégration respective- ment pour des premières valeurs discrètes prédéterminées de la fréquence locale (FL) correspondant à des premières fréquences intermédiaires (Fl, Fl+P 1,) sensiblement équiréparties dans une bande (DI) incluant largement la bande de filtrage (DFIL>, chaque série d'étape comprenant au moins 2 L étapes d'intégration correspondant à 2 L décalages temporels successifs d'un demi-bit de la séquence locale respectivement, et la variation discrète de la fréquence locale (FL) et le décalage d'un demi- bit de la séquence locale (SL) cessant à une première fréquence intermédiaire trouvée (F Tl) et à un décalage temporel trouvé dès que le signal intégré (SI) excède ledit seuil prédéterminé (SE), et un nombre prédéterminé de dernières étapes d'intégration pour lesquelles la séquence locale (SL) ne subit aucun décalage temporel et pendant lesquelles la fréquence locale (FL) est estimée respectivement à des secondes valeurs discrètes respectives qui sont déduites l'une 21 - de l'autre d'un second pas de fréquence (P 3) inférieur à l'écart (Pi) entre deux premières fréquences intermédiaires successives et qui correspondent à des fréquences intermédiaires comprises dans une seconde bande de fréquence (DF 2) centrée sur ladite première fréquence trouvée (FTI) et plus large que la bande de filtrage (DFIL), chacune des dernières étapes à la fin de laquelle ledit signal intégré (SI) excède ledit seuil (SE) étant déclaré favorable (SC=" 0 "), et le calcul d'un paramètre (RM) variant linéairement avec la fréquence moyenne (FLE) des fréquences locales qui correspondent res- pectivement aux dernières étapes favorables afin de caler le signal local (SL) à ladite fréquence moyenne. 2 Procédé conforme à la revendication 1, caractérisé en ce que les premières fréquences intermédiaires constituent deux suites arithmétiques successives ayant chacune un même premier pas (Pl) et entrelacées deux à deux avec un décalage d'un demi premier pas (P 1/2). 3 Procédé conforme à la revendication 2, caractérisé en ce que les premières fréquences intermédiaires (Fl à F 2) sont comprises dans une bande de fréquence (DI) sensiblement égale au double de la bande de filtrage (DFIL). 4 Procédé conforme à l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comprend, après lesdites plusieurs séries successives d'étape d'intégration et avant lesdites dernières étapes d'intégration, un centrage de la fréquence intermédiaire (FI) par variation discrète de ladite fréquence locale (FL) et par rapport à la fréquence centrale (FC) de ladite bande de filtrage (DFIL), sans décalage temporel de séquence, ledit centrage de fréquence consistant à effectuer successivement deux étapes d'intégration pour des troisième et quatrième fréquences (F 3, F 4 > dont la moyenne est sensi- blement égale à la première fréquence trouvée (FT 1) et dont la différence ( 2 P 2) est inférieure à la largeur (DFIL) de la bande de filtrage, et à remplacer la première fréquence trouvée (FT 1), en tant que fréquence centrale de la seconde bande de fréquence (DF 2), par une seconde fréquence trouvée (FT 2) égale à la moyenne des fréquences incluant la première fréquence trouvée (FT 1) et lesdites troisième et quatrième fréquences (F 3, F 4 > et ayant donné lieu à un signal intégré (SI) excédant 22 - ledit seuil (SE). Procédé conforme à la revendication 4, caractérisé en ce que la différence entre la première fréquence trouvée (FT 1) et les troisième et quatrième fréquences (F 3, F 4) est inférieure à l'écart (Pi) entre deux premières fréquences intermédiaires successives (Fl, Fl+P 1,), et de préférence, est sensiblement égale au tiers de la largeur de la bande de filtrage (DFIL). 6 Procédé conforme à l'une quelconque des revendications 1 à 5, caractérisé en ce que la seconde bande de fréquence (DF 2) ne comporte pas une petite bande de fréquence (DF 3) centrée sur ladite première fréquence trouvée (FT 1), ladite petite bande de fréquence ayant de préférence une largeur inférieure à la moitié de la largeur de la bande de filtrage (DFIL). 7 Procédé conforme à l'une quelconque des revendications 1 à 6, caractérisé en ce que la largeur de la seconde bande de fréquence (DF 2) est plus grande que la largeur de la bande de filtrage (DFIL) et est de préférence sensiblement égale au double de la largeur de la bande de filtrage. 8 Dispositif pour la mise en oeuvre du procédé conforme à l'une quelconque des revendications 1 à 7, comprenant des moyens ( 5) pour produire un signal à fréquence locale prédéterminée (FL), des moyens ( 30, 31, 3) pour générer une séquence pseudoaléatoire numérique locale (SL), et un premier corrélateur ( 2), ledit corrélateur comprenant des premiers moyens de modulation ( 21) pour moduler en phase le signal à fréquence locale (FL) par la séquence locale (SL) en un signal modulé, des seconds moyens de modulation ( 22) pour moduler en phase le signal reçu (RF) par le signal modulé en un signal mélangé (SM), des moyens pour filtrer le signal mélangé (SM) en le signal filtré (SF), des moyens ( 24, 25) pour intégrer le signal filtré en le signal intégré (SI), et des moyens ( 26) pour comparer le signal intégré (SI) au seuil prédéterminé (SE), ledit dispositif comprenant également des moyens de contrôle ( 4) pour modifier la durée d'intégration (Tl, T 2) dans les moyens pour intégrer ( 24, 25) et un décalage temporel de séquence locale dans les moyens pour générer ( 30, 31, 3) en fonction d'un signal de comparaison (SC) produit par les moyens pour comparer, caractérisé en ce qu'il comprend des moyens ( 51) commandés par les moyens de contrôle ( 4) pour 23 - modifier ladite fréquence locale (FL) dans les moyens pour produire ( 5) afin que la fréquence locale puisse être notamment égale auxdites premières valeurs discrètes prédéterminées (Fl à F 2) et aux secondes valeurs discrètes (F 5 à F 6). 9 Dispositif conforme à la revendication 8, caractérisé en ce que les moyens pour modifier comprennent un potentiomètre numérique ( 51) commandé par les moyens de contrôle ( 4). Démodulateur comprenant le dispositif conforme à la reven- dication 8 ou 9, et, en outre, un second corrélateur recevant ledit signal reçu (RF) et recevant alternativement, sous la commande desdits moyens de contrôle ( 4), deux séquences pseudoaléatoires (SA, SR) déduites de ladite séquence locale (SL) par une avance et un retard d'un demi-bit, pour produire alternativement deux signaux de corrélation (VA, VR) qui correspondent respectivement à la corrélation entre la séquence reçue (SQ) et la séquence en avance (SA) et à la corrélation entre la séquence reçue (SQ) et la séquence en retard (SR), lesdits corrélateurs ( 2, 2 a) comprenant des amplificateurs à gain variable respectifs ( 28 et 28 a) commandés par lesdits moyens de contrôle ( 4), caractérisé en ce que les gains des amplificateurs ( 28, 28 a) sont fonction de la somme (VA + VR) desdits deux signaux de corrélation qui sont produits par le second corrélateur ( 2 a).