Brevet FR2648975A1 — publié le 19901228

SYSTEME DE GESTION DE COMMUNICATIONS A UN NOEUD D'UN RESEAU La présente invention concerne les réseaux de données et plus particulièrement des seseemes disposés à choque noeud d'un réseau de données pour gérer des liaisons synchrones d'autres noeuds ou terminaux du réseau. L'invention sera plus particulièrement décrite dans le cadre d'un réseau synchrone mais l'homme de l'art notera gu'elle pourra également s'appliquer à des liaisons asynchrones. Une liaison synchrone est une liaison permettant des transmissions dans le sens émission et dans le sens réception sur plusieurs conducteurs en parallèle au rythme d'une horloge. Cet ensemble de conducteurs comprend Par exemple une ligne d'émis- sion, une ligne de réception, huit lignes de contrôle d'émission, huit lignes de contrôle de réception, une ligne d'horloge d'émis- sion, et une ligne d'borloge de réception. Dans ce qui suit, on utilisera le terme conducteur en notant que chaque corducteur peut être constitue d'un conducteur unique référencé par rapport à une masse ou d'une paire de conducteurs formant une ligne pour une transmission différentielle de signaux. Ainsi, une liaison synchrone se caractérise notamment per l'emploi d'un grand nombre de conducteurs en parallèle, oe qui implique que les systèmes de liaison comprennent des oonnec- teurs relativement importants, par exemple des connecteurs à 25 ou 34 bsoches. Par ailleurs, il existe une pluralité de normes de transmission synchrone, parmi lesquelles on peut mentionner la norme RS 232 et la norme V 35. Ces normes se distinguent par le hombré et la nature des bits de contrôle, par les niveaux de tension sur les conducteurs, par des valeurs limites de fre- quences d'horloge, et par différentes considérations de protection contre les parasites qui limitent les longueurs maximales possibles des câbles de connexion. Ces longueurs sont typiquement de l'ordre de la dizaine de mètres. Avec les progrès raalisés dans le domaine de la fabrication des composants électroniques, il est actuellement possible de rassembler sur une seule carte de ccarenication constituee d'un circuit imprimé ayant des dimensions latérales de l'ordre de quelques dizaines de centimètres, par exemple 30 x 40 an, tous les composants nécessaires à la gesticn de huit accès de communi- cation. Ces progrès dans la miniaturisation des circuits entraïnent l'apparition de nouveaux problèmes; D'une part, la place disponible rend difficile de placer huit connecteurs pour accès synchrone sur la carte de communication. D'autre part, en raison de lamultiplicité des normes de liaison synchrone, un noeud donné peut avoir à communiquer avec d'autres nouas ou divers terminaux correspondant à des normes de communication différentes. Ainsi, si l'on veut reconnecter l'un des accès de la carte de communication à un nouveau dispositif repondant à une norme différente de celle du dispositif précédemment connecté au ccnnecteur considéré, il faudra ceneer toute la carte, Q qui entranne un court relativement important. Ainsi, un objet de la présente invention est de prévoir un nouveau système de gestion de communication associé à un noeud de réseau permettant de résoudre les problèmes $susmentionnés d'encombrement et de défaut de flexibilité et permettant en outre de prolonger les distances de liaison. Pour atteindre oes s objets ainsi que d'autres, la présente invention prévoit un système de gestion de communication de données associé à un noeud d'un réseau lui permettant d'émettre et de recevoir en direction et à partir d'une pluralité d'autres noeuds ou équipements des signaux synchrones sur une pluralité de câbles de liaison multiconducteurs, ce système comprenant des connecteurs multi-broches connectables auxdits câbles, un circuit d'interface physique associé à chaque connecteur et un circuit de gestion de communication conpraaant un microprocesseur et un contrôleur de communication pour l'ensemble des câbles, ce système comprenant : une carte portant le microprooesseur et le contrôleur de communication ; des boîtiers séparés comprenant chacun un connecteur, et des circuits d'interfaces physiques associés ; et un lien comprenant une ligne d'émission et une ligne de réception entre chaque boîtier et la carte, associé à des moyens multiplexeur et démultiplexeur sur la carte et sur le boltier pour émettra et recevoir sur oe lien, sous forme multiplexée et par salves, lesdits signaux transitant entre le contrôleur de communication et les interfaces physiques. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles la figure I rappelle de façcn très schématique et sous forme de blocs la structure d'une carte de communication selon l'art antérieur la figure 2 représente de façon schématique et sous forme de blocs la structure d'ensemble d'un système de communica- tion selon la présente invention la figure 3 représente, également sous forme de blocs, un aspect d'un système selon la présente invention la figure 4 représente de façon schématique et sous forme de blocs un multiplexeur utilisable dans le cadre de la présente invention la figure 5 représente de façon schématique et sous forme de blocs un démultiplexeur utilisable selon la présente invention; et les figures 6A et 6B illustrent schématiquement un registre tampon utilisable selon la présente invention et son mode de remplissage. Dans ces diverses figures, de mêmes références numériques désignent des éléments analogues ou similaires. En se référant à la figure 1, on va rappeler la structure d'une carte de communication classique 1, par exemple du type de la carte commercialisée par la société Hewlett-Packard sous la référence HP 24481 A / HP 24483 A. Le cour de cette carte est constitué d'un contrôleur de communication 2 associé à un microprocesseur permettant d'identifier des communications destinées à omette carte, et de les rèaiguiller vers un ou plusieurs accès d'entrée/sortie correspondant à des connecteurs 3. A chaque connecteur est associé un circuit d'interface physique 4 comprenant notamment des amplificateurs d'entrée/sortie destinés à adapter les signaux ircidents ou sortants à des niveaux de tension et de courant prédéterminés. L'essentiel de cette carte de communication, à savoir le contrôleur de communication 2 et son microprocesseur associé, n'est pas spécifique d'une norme de communication particulière. Par contre, chaque connecteur 3 et son interface physique 4 sont spécifiques de la norme de communication. Ainsi, lors de la fabrication de la carte, on doit choisir chacun des groupes connecteur-interface en fonction de la liaison à laquelle ce connecteur est destiné et, une fois Q choix effectué, il nvest plus modifiable sauf à changer l'en- semble de la carte. En outre, comme on l'a noté précédemment, l'encombrement des connecteurs 3 devient excessif par rapport aux dimen- sions constamment décroissantes des cartes de communication, une carte pouvant gérer un nombre croissant de communications. La figure 2 représente de façon tres schématique un système de communication selon la présente invention destiné à remplacer la carte de communication 1 de la figure 1 en palliant les défauts susmentionnés. La présente invention propose de scinder la carte de communication pour liaison synchrone 1 en une carte de communication 10 dont chaque accés est multiplexé et en des boitiers 20 spécifiques de chaque accès et dont chacun comprend un connecteur pour une liaison synchrone avec son interface physique adaptée à une norme donnée. La carte de communication 10 selon l'invention comprend un ensemble de contrôleur de communication et de microprocesseur 2 identique ou similaire à celui de la carte de l'art antérieur. Chaque ensemble d'entrée/sortie du contrôleur 2 est connecté à un multiplexeur/démultiplexeur 11 sérialisant ou désérialisant des signaux transmis par un lien 30 entre la carte 10 et le boîtier 20. La carte comprend en outre un circuit d'interface 12 et un connecteur à petit nombre de broches 13 adapté au lien 30. Le boitier 20 comprend un connecteur 21 adapté au lien 30, un circuit d'interface 22 adapté à ce lien, un circuit multiplexeur/dêmultiplexeur 23 connecté entre T l'interface 22 et une interface physique 24 reliée à un connecteur 25 de liaison synchrone. On notera que chacune des interfaces physiques 24 est analogue aux interfaces physiques 4 illustres en figure 1. La figure 3, partiellement analogue à la figure 2, illustre de façon plus déstaillée l'ensemble de multiplexage/ deuultiplexage en omettant la description des circuits dtinter- face. On considere à titre d'exemple le cas particulier ou les signaux sur le connecteur de liaison synchrone 25 sont: - pour l'émission un signal de données d'émission TX sur une ligna, un signal d'horloge d'émission CKT sur une ligne, des signaux de contrôle d'émission ST sur 8 lignes - pour la réception : @ un signal de données de réception RX, un signal d'horloge de réception CKR, des signaux de contrôle de réception SR sur 8 lignas. Ces signaux se retrouvent à gauche de la figure a l'entrée du contrôleur de communication 2 et du microprocesseur associé (de façon classique, les signaux de données TX et RX, et les signaux d'horloge CKt et CKR iront vers le contrôleur tandis que les signaux de contrôle ST et SR iront vers le microprooesseur pour une lecture/écriture de registres). A chacune des extrémités du lien 30, on trouve un multiplexeur (MUX) et un démultiplexeur (DMUX) pour sérialiser et désérialiser les signaux de sorte que, sur le lien 30, on trouve seulement trois lignes : une ligne d'émission (OUT), une ligne de réception (IN) et éventuellement une ou plusieurs lissesd'alimen- tation (F). On a également représenté sur la figure les blocs fournissant des signaux d'horloge d'émission et de réception CKT et CKR. on notera que les signaux d'horloge, au lieu d'être fournis par le système considéré, peuvent provenir de l'extérieur. Le mode de communication entre chaque multiplexeur et le démultiplexeur correspondant est un mode de communication par salves à un rythme (par exemple 2 Mbits/s) nettement supérieur au rythme des communications syschrones envisagées (par exemple 64 Kbits/s). Des données sont insérées, comme on le varra ci-après, dans des mots qui contiennent, outre les données, des bits de contrôle utilisés pour réguler la communication sur le lien 30. Des suites d'un nombre donné de mots constituent des trames dcnt le premier mot comporte des bits de contrôle spécifi- ques. Ces trames sont transmises sur le lien par rafales successives. Le figure 4 représente sous forme de blocs un exemple de multiplexeur (MUX) utilisable selon la présente inventicn. Ce multiplexeur sera décrit comme étant le multiplexeur de la carte 10 recevant des signaux du contrôleur de communication 2 et les transmettant vers le lien 30. On notera que oe multiplexeur est analogue ou identique au multiplexeur du boîtier 20 recevant les données de réception et les trensmettant au lien 30. Les données TX incidentes arrivent dans un premier registre S-R 40 à entrée série et sortie parallèle d'ou elles sont transférées des que registre est plein dans une partie d'un deuxième registre 41 à entrée parallèle et sortie série. Les premiers bits du registre (par exemple les 2 premiers) sont destines à repérer le début d'un mot et identifier les mots de début de trame. Les derniers bits du registre S-R 41 sont occupés par les données de contrôle d'émission ST. Quand le registre 41 est plein, son contenu est vidé vers un oodour 42, Par exemple du type mu Manchester, pour fournir les signaux OUT sur le lien 30. Le transfert des données du registre 41 dans le codeur 42 se fait au rythme d'une horloge de lien CKL 43. L'introduc- tion des données TX dans le registre S-R 40 se fait au rythme de l'horloge d'émission CKT ou d'une autre horloge CK choisie arrivant sur un circuit de sélection d'horloge 44. Le nombre d'impulsions d'horloge CKT est compté par un compteur 45 qui détermine le moment où le registre 41 doit être plein pour déclencher son transfert vers le codeur au rythme de l'horloge CKL C'est ce compteur 45 qui agit pour assurer le séquencement de ltémission des mots d'une trame. Orme on le verra ci-après, l'initialisation de la transmission, c'est-à-dire l'émission du premier mot d'une trame, pourra dépendre d'un circuit de validation 50 actif quand il reçoit une requete Rq pour mettre en route l'horloge CKT. Ce circuit est inhibé par une sortie du compteur 45 quand celui-ci a déterminé qu'un nombre de mots correspondant à une trame a été emis. La figure 5 illustre un démultiplexeur DMUX recevant les signaux du multiplexeur de la figure 4. On considère la ligne OUT du lien mais le démultiplexeur correspondant à la ligne IN du lien serait analogue sous les réserves qui seront exposées ci-après. Ce démultiplexeur reçoit sur l'entrée OUT les signaux de sortie du codeur 42 qui arrivent sur un décodeur 51 (un decc- deur Manchester si le cour 42 était un codeur Manchester). La sortie du décodeur 51 est entrée dans un registre 52 à entrée série et sortie parallèle. De ce registre sont extraits d'une part les bits de contrôle et de servi sur une ligne 53, et d'autre part les bits de données qui sont transmis vers un registre tampon intermédiaire optionnel 54 puis vers un registre à entrée parallèle et sortie série 55 actionne au rythme de l'horloge d'émission CKT. Les signaux d'horloge sont reçus sur un circuit de sélection 56 qui est également associé à un circuit de comptage 57 p* déclencher le transfert des donnes comprises dans le registre 55 à des instants appropriés. On a donc bien obtenu en sortie du circuit de la figure 5 les signaux incidents à l'entrée du circuit de la figure 4. Le registre 54 du type premier-entré/premier-sorti (FIFD) a été mentionné précédemment comme optionnel. Il est essentiellement utile pour le démultiplexeur disposé au niveau du boîtier 20 dans le cas où l'horloge d'émission CKT prient en fait non pas du systême lui-même mais de l'extérieur, c'est-àdire que c'est le système à distance recevant les informations qui détermine le rythme auquel il souhaite les recevoir. En ce cas, il peut se produire que le système recevant souhaite ralentir son rythme de réception ou mena l'interrompre. Si aucune précaution n'est prise, en raiscn de la durée de transmission sur le lien 30 et les éléments associés, le contrôleur 2 continuera à envoyer des données qui seront perdues. Le fonctionnement du FIFO 54 sera expliqué plus en détail en relation avec les figures 6A et 6B. On notera seulement ici qu'il est associé à un systeme de commande (logiciel ou matériel) 60 fournissant un signal Rq de requête de remplissage quand il souhaite recevoir des données. Ce signal Rq est transmis sous forme de bits de contrôle par le démultiplexeur du boîtier 20 vers le démultiplexeur de la carte 10 où il est décodé pour fournir le signal Rq sur le circuit de validation 50 susmentionné et déclencher l'envoui d'une trame. Normalement ce système de déclenchement de reeplissoge n'est associé qu'aux multiplexeur et démultiplexeur d'émission et non pas aux multiplexeur et démultiplexeur de réception dans lesquels les fonctions assurées par les blocs 50, 54 et 60 sont inutiles s'ils sont prévus seulement en association avec les liaisons rythmées par une horloge de réception arrivant par la liaison synchrone ou générée dans le boîtier 20. Carme le représente la figure 6A, le registre FIFO 54 est un registre dans lequel on peut empiler des mots d'étendue w provenant du registre 52 et sortant vers le registre 55. la dimension de ce registre sera choisie en fonction des caractéris- tiques de transmission pour qu'il n'y ait pas de débordement de données, c'est-à-dire pour que, si l'horloge de sortie de données à partir du registre 55 S'arrête, il n'y ait pas de données en surnombre par rapport à la capacité du FIFO 54 et qui donc seraient perdues. Inversenent, il convient que le registre 54 ne continue pas à être lu alors qu'il ne contient plus de données. En supposant que le FIFO 54 peut ccntenir au moins 2m mots de w bits, où m est le nombre de bits dans une trame telle que définie précédemment, un exemple de fonctionnement du système de commande 60 de la figure 5 est illustré par l'organigramme de la figure 6B. A partir d'un certain état initial 61, on détermine au niveau d'un bloc 62 si le contenu du FIFO 54 est supérieur à m mots. Si la réponse est OUI, on revient à l'état initial. Si la réponse est NON le circuit 60 envoie un signal de requête Rq (63). A partir de cet état correspondant au bloc 64, on attend au niveau d'un bloc 65 de déterminer si une trame est arrivée dans le FIFO. Si OUI, au niveau d'un bloc 66, on remet à zéro un drapeau de requête et l'on initialise un compteur C (non représenté et correspondant à une fonction logicielle) à la valeur du nombre de mots contenu dans le compteur avant que le premier mot de la trame n'y entre. On est alors dans un état 67 et l'on attend au niveau d'un bloc d'interrogation 68 que la valeur du compteur soit revenus à à zéro. Si OUI, on revient à l'état initial (bloc 61). Il ne s'agit là que d'un exemple de fonctionnement possible l'important étant de choisir le mode de remplissage du FIFO 54 pour qu'il soit toujours ni trop petit ni trop grand en fonction des contraintes précédemment indiquées. D'autre part, comme cela est classique dans le domaine des dispositifs commandés par microprocesseur, il est prévu lors de l'initialisation du système d'envoyer des trames spécifiques identifiées par des bits d'en-tête particuliers pour assurer la programmation des divers éléments, à savoir notamment des horlo ges contenues dans la carte centrale et dans les divers boîtiers. REVENDICATIONS 1. Systme de gestion de communication de données associé à un noeud d'un réseau lui perrnettant d'émettre et de recevoir en direction et à partir d'une pluralité d'autres noeuds des signaux synchrones sur une pluralité de cables multiconduc- teurs, ce système comprenant des connecteurs multi-broches connectables auxdits câbles, un circuit d'interface physique associé à chaque connecteur et un circuit de gestion de communi- cation comprenant un microprocesseur et un contrôleur de oommuni- cation pour l'ensemble des bus, ce système étant caractérisé en ce qu'il comprend : une carte (10) portant le microprocesseur et le oontro- leur de communication (2) des boîtiers séparés (20) comprenant chacun un connec- teur (25), et des circuits d'interfaces physiques associés (24); et un lien (30) ccoprenant une ligne d'émission et une ligne de réception entre chaque boîtier et la carte, associé à des moyens multiplexeur (MUX) et démultiplexeur (DMUX) sur la carte et sur le boitier pour émettre et recevoir sur ce lien, sous forme multiplexée et par salves, lesdits signaux transitant entre le contrôeur de communication et les interfaces physiques. 2. Système dé gestion de communication selon la reven- dication 1, caactérisè en ce que chaque multiplexeur comprend : un premier registre (40) à entrée série et à sortie parallèle recevant des données ; un deuxième registre (41) à entrée parallèle et à sortie série reoevant d'une part en parallèle le contenu du premier registre quand celui-ci est plein, d'autre part, des bits de contrôle nécessaires à la communication ; et un codeur (42) recevant par salves les sorties du deuxième registre et les fournissant audit lien. 3. Système de gestion de ccmmunication selon la revendication 2, caractérisé en ce que chaque démultiplexeur comprend : un décodeur (51), un troisieme registre (52) à entrée série et sortie parallèle recevant chaque mot successif du multiplexeur et fournissant sous forme parallèle une première série de bits ccrres- pondant aux bits de servite sur des premières lignes et une deuxième série de bits correspondant aux bits de donnes vers un quatrième registre à entrée paalîéle et sortie série (55). 4. Système de gestion de cnnmunication selon la reven- dication 3, caractérisé en ce que cahque démultiplexeur comprend en outre, entre les troisième et quatrième registres, un cinquième registre (54) du type premier-entré/premier-sorti capable de recevoir un empilement de mots et de les mémoriser temporairement et des moyens pour déterminer ltétat de remplissage de ce registre et commander en conséquence l'émission d'une rafale de mots du multiplexeur au démultiplexeur associé. 5. Système de gestion de communication selon la revendication 4, caractérisé en ce que les Moyens de détermination du contenu du cinquième registre déterminent l'actionnement du multiplexeur associé des que ce cinquième registre contient moins qu'une trame d'un nombre de mots déterminé.