Brevet FR2656480A1 — publié le 19910628

Synthétiseur hyperfréquence à division fractionnaire La présente invention concerne un synthétiseur hyper- fréquence à division fractionnaire. Elle s'applique notamment à la réalisation de synthéti- seurs pour les systèmes de radiocommunication à haut débit de transmission, connus sous les désignations anglo-saxonnes TDMA et TACAN, o TDMA est l'abréviation de "Time division multiple access" et TACAN est l'abréviation de "Tactical Air Navigation". Typiquement les synthétiseurs TDMA sont des synthéti- seurs à temps d'acquisition très court de 15,us au pas de 3 M Hz, qui sont utilisés pour l'émission et la réception d'informations dans la bande de fréquence 1242 à 1479 M Hz Par contre, les synthétiseurs TACAN sont des synthétiseurs à temps d'acquisi- tion lent de lms au pas de l M Hz, qui sont utilisés pour l'émis- sion d'informations dans la bande de fréquence 1025 à 1150 M Hz et pour la réception d'informations dans la bande 1223 à 1474 M Hz. Dans les synthétiseurs de fréquence à division fraction- naire connus, le rang de division n'est pas fixe mais varie entre les rangs N et N+ 1 selon une loi calculée en temps réel, ce qui permet d'obtenir un pas élémentaire de fréquence sous-multiple de la fréquence de référence Cette division s'effectue généralement en considérant M périodes de référence, durant lesquelles il y a F divisions par N+ 1 et (M-F) divisions par N On obtient de la sorte un rang de division moyen Nm tel que: Nm = (F(N+ 1)+(M-F)N)/M = N+F/M ( 1) La fréquence synthétisée FS s'écrit alors en fonction de la fréquence de référence FR: FS = (N+F/M)FR = (NM+F)FR/M ( 2) Ce principe de synthèse introduit au niveau du compara- teur de phase du synthétiseur, une erreur de phase cyclique provoquant une modulation de fréquence de l'oscillateur contrôlé en tension, et la fréquence de modulation est égale au décalage de fréquence fractionnaire Cette modulation est annulée habi- tuellement au moyen d'un dispositif de compensation actif qui corrige l'erreur de phase Cependant ce dispositif n'est pas applicable aux synthétiseurs des applications TDMA car s'il permet d'atténuer fortement les raies de fractionnement, il n'est pas compatible du temps d'acquisition recherché En effet, si le temps de commutation reste acceptable pour un petit saut de fréquence il ne l'est plus pour les sauts plus importants. Cela est dû essentiellement aux saturations successives qui se produisent dans l'amplificateur intégrateur de boucle durant la phase d'asservissement. C'est pourquoi les solutions connues mises en oeuvre pour réaliser ces synthétiseurs font généralement appel aux techni- ques de synthèse de fréquence directe ou indirecte. Un exemple connu de technique de synthèse de fréquence directe qui est dans son principe basée sur la commutation de 4 oscillateurs asservis, dont les fréquences sont additionnées et divisées répétitivement de façon à obtenir le pas recherché, permet d'obtenir un temps de commutation des fréquences utili- sées très inférieur à 15,us Cependant, cette technique impose l'utilisation de composants coûteux et volumineux pour la réali- sation des circuits mélangeurs et diviseurs de fréquence ainsi que celle des filtres successifs et les nombreuses raies parasi- tes qui sont générées par ce type de réalisation ne conduisent pas à retenir cette solution Pour les mêmes raisons le principe de synthèse directe à sélection et mélange d'harmoniques connu utilisant des filtres à onde de surface SAW ne peut non plus être adopté. Dans la technique de la synthèse indirecte un principe de synthèse connu à deux boucles à verrouillage de phase, utilisant une boucle "pas gros" et une boucle "pas fin" avec préposi- tionnement d'oscillateur ainsi qu'un oscillateur de transposi- tion permet théoriquement d'obtenir le temps d'acquisition re- cherché mais il conduit à un synthétiseur trop volumineux et trop consommant pour les applications envisagées. Le but de l'invention est de pallier les inconvénients précités. A cet effet, l'invention a pour objet, un synthétiseur hyperfréquence à division fractionnaire du type comprenant un oscillateur commandé en tension couplé à une première entrée d'un comparateur phase-fréquence par l'intermédiaire d'un divi- seur de fréquence à rang variable pour comparer la fréquence et la phase du signal fourni par la sortie du diviseur de fréquence à rang variable à la fréquence et à la phase d'un signal de réfé- rence appliqué sur une deuxième entrée du comparateur phase fréquence, un dispositif de commande pour asservir la fréquence d'oscillation de l'oscillateur commandé en tension sur une fré- quence multiple entier et/ou fractionnaire de la fréquence FR du signal de référence en fonction du rang de division du diviseur de fréquence à rang variable et un circuit accumulateur de phase pour commander le rang de division du diviseur de fré- quence à rang variable caractérisé en ce que le circuit compara- teur de phase délivre respectivement sur une première sortie UP une première suite et sur une deuxième sortie DOWN une deuxième suite d'impulsions en fonction respectivement de l'avance ou du retard de phase des signaux appliqués sur sa première et sa deuxième entrée, les deux suites d'impulsions étant délivrées simultanément, en phase l'une avec l'autre, de même largeur et en phase avec le signal de référence lorsque les signaux appliqués sur les première et deuxième entrées du compa- rateur sont en phase et en ce que le dispositif de commande d'asservissement comprend une capacité d'intégration chargée et déchargée respectivement par les impulsions de l'une ou l'autre suite, pour fournir en fonction de la tension développée aux bornes de la capacité un signal de commande d'avance ou de retard en fréquence et en phase de l'oscillateur. L'invention a pour avantage qu'elle permet de réaliser un synthétiseur ne comportant qu'une seule boucle à verrouillage de phase qui possède de ce fait un encombrement réduit, et dans lequel le choix de la fréquence de référence qui détermine la rapidité d'acquisition est Indépendant du pas de fréquence. D'autre part, l'architecture obtenue se prête à la miniaturisa- tion du synthétiseur car elle permet d'intégrer toutes les fonc- tions logiques sur un même substrat en mettant en oeuvre une technologie ECL peu consommante d'énergie et en hybridant les parties analogiques. Enfin, l'utilisation d'un réseau de circuits réjecteurs passifs à la sortie du comparateur de phase, et d'un diviseur fractionnaire à rang de division faible permet de remplacer efficacement le dispositif de compensation utilisé habituelle- ment pour corriger l'erreur de phase inhérente au principe de la division fractionnaire qui provoque une modulation de fréquence de l'oscillateur commandé en tension. D'autres caractéristiques et avantages de l'invention apparaîtront ci-après à l'aide de la description qui suit faite en regard des dessins annexés qui représentent: la figure 1, un schéma synoptique d'un synthétiseur selon l'invention; la figure 2, un mode de réalisation du diviseur à rang variable de la figure 1 i; la figure 3, un mode de réalisation du prédiviseur de la figure 2; la figure 4, un diagramme de temps représentant le fonc- tionnement du prédiviseur de la figure 3; la figure 5, un diagramme de temps représentant le fonc- tionnement du diviseur à rang variable de la figure 2; la figure 6, un mode de réalisation de l'accumulateur de phase de la figure 1; la figure 7, un mode de réalisation du diviseur de réfé- rence de la figure 1; la figure 8, un mode de réalisation du comparateur phase fréquence de la figu