Brevet FR2660502A1 — publié le 19911004

Dispositif de synchronisation cellule en technique de transfert temporel asynchrone. La présente invention concerne le domaine des télécommunications et plus particulièrement la transmission sérielle d'informations véhiculées sous forme de cellules au travers d'un réseau de connexion basé sur la technique de transfert temporel asynchrone, en abrégé TTA. Dans le mode de transfert temporel asynchrone, l'information est transportée sous la forme de cellules de longueur fixe. Ces cellules comprennent un en-tête de longueur fixe et un champ d'information également de longueur fixe. Généralement les cellules ont une longueur de 36 octets, constituée par 4 octets d'en-tête et 32 octets de champ d'information, mais d'autres valeurs peuvent être adoptées pour l'en-tête et le champ d'information.La figure 1 donne la composition de l'en-tête de 4 octets - 1 octet NU, non utilisé, - 2 octets VCFI, pour l'identification de circuit virtuel, - 1 bit PTI, pour l'identification d'un champ d'information spécifique dans une communication, ce bit étant utilisé par exemple à des fins de maintenance ; ce bit PTI a la valeur 1 pour une cellule possédant un champ d'information spécifique, - 6 bits CDE, pour un code correcteur et détecteur d'erreur qui assure la protection de l'en-tête ; ce code est constitué d'un code de Hamming systématique et cyclique sur 5 bits (distance de Hamming = 3 bits), et d'un bit de parité portant sur les 31 premiers bits de l'en-tête, - un bit de parite cellule P, qui assure que le nombre de symboles 1 de la cellule, donc y compris lui-même, est pair. Les cellules vides sont insérées sur les multiplex lorsqu'aucune cellule utile n'est à transmettre. Leur fonction principale est de véhiculer un motif de synchronisation cellule. Elles ont même structure que les cellules actives mais leur contenu est figé. Le contenu de l'en-tête est : 000434H ; ce contenu correspond à un numéro d'en-tête égal à 4. Le champ d'information est constitué par une suite de mots "01". Les dispositifs de synchronisation mis en oeuvre jusqu'à présent dans les modes de transfert temporels asynchrones, et basés sur la reconnaissance des cellules vides, ne comportent ni moyens de confirmation de synchronisation ni moyens de détection d'une perte de synchronisation. L'invention a pour but, dans le cas d'un mode de transfert temporel asynchrone et d'un dispositif de synchronisation basé sur la reconnaissance des cellules vides, de permettre audit dispositif d'assurer les fonctions de confirmation de synchronisation et de détection d'une perte de synchronisme suivie d'une recherche de synchronisation. L'invention a pour objet un dispositif de synchronisation cellule en technique de transfert temporel asynchrone, relié en entrée à une liaison asynchrone de laquelle il reçoit des cellules actives et des cellules vides, lesdites cellules vides constituant le motif de synchronisation de la liaison asynchrone, caractérisé par le fait qu il comporte un circuit de recherche des cellules vides et un circuit de recherche de l'état de synchronisation, ledit circuit de recherche des cellules vides délivrant une impulsion cellule vide au circuit de recherche de l'état de synchronisation lorsqu'il a trouvé une cellule vide, et ledit circuit de recherche de l'état de synchronisation délivrant un signal de synchronisation et assurant la confirmation de l'état synchronisé et la détection de désynchronisation. Le dispositif de synchronisation de l'invention permet une confirmation de synchronisation évitant, avec une probabilité proche de 1, une mauvaise synchronisation, et la détection de pertes de synchronisation fiable, avec une probabilité proche de 1 même en présence d'erreurs en ligne et de multiplex chargé. Un tel dispositif de synchronisation permet une supervision plus efficace du réseau de télécommunications. L'invention va être décrite à l'aide d'un exemple de réalisation illustré par les figures annexées, dans lesquelles - les figures 2 et 3 représentent, respectivement un circuit de recherche des cellules vides et un circuit de recherche de l'état de synchronisation du dispositif de synchronisation de l'invention, - la figure 4 représente une variante du circuit de recherche des cellules vides de la figure 2, - la figure 5 représente l'algorithme de fonctionnement du dispositif de synchronisation, - la figure 6 est un diagramme de traitement du dispositif dans l'état non synchronisé, - la figure 7 est un diagramme de traitement du dispositif dans l'état attente de confirmation de synchronisation, et - la figure 8 est un diagramme de traitement du dispositif dans l'état synchronisé. Le dispositif de synchronisation de l'invention est constitué par les deux circuits des figures 2 et 3, la figure 2 représentant un circuit de recherche des cellules vides et la figure 3 représentant un circuit de recherche de l'état de synchronisation. Dans la figure 2, le registre à décalage 1 mémorise les trente deux derniers bits reçus. Si le registre à décalage 1 contient l'en-tête d'une cellule vide 000434H le comparateur 2 délivre une impulsion positive ; ce comparateur est relié au registre à décalage 1 par les liaisons F1 et F2, et reçoit par la liaison F1 les bits 0 à 20, 22 à 25, 28, 30 et 31 du registre à décalage et par la liaison F2 les bits 21, 26, 27 et 29 du registre à décalage. Le registre à décalage 1 reçoit les données D en série au rythme du signal d'horloge bit CK. Lorsque le comparateur 2 délivre une impulsion positive celle-ci est appliquée à la bascule 5 à travers la porte OU 3, et le signal d'horloge bit fait passer la sortie Q de la bascule de l'état 0 à l'état 1. Ce passage à 1 de la sortie Q de la bascule 5 a pour conséquence - d'initialiser le diviseur par 2 du signal d'horloge bit CK, compteur constitué par la porte ET 6 et la bascule 7, - de débloquer le compteur 16, à sept bits. Le diviseur par 2 (porte ET 6 et bascule 7) et le compteur 16 constituent un compteur de bits du champ d'information d'une cellule. Le diviseur par deux, 6, 7 a pour fonction de générer une suite de mots "01" qui est comparée bit à bit au contenu de la cellule incidente par l'intermédiaire du comparateur 8, qui est par exemple une porte OU exclusif, ayant une entrée reliée à la sortie du registre à décalage 1 par un fil F3 acheminant le bit de poids fort 31, et une autre entrée reliée à la bascule 7. Le nombre de mots "01" trouvé dans le champ d'information de la cellule est comptabilisé par le compteur 16 dont l'entrée est relié à la sortie Q de la bascule 7 ; ce compteur 16 a une entrée de remise à zéro R reliée à la sortie Q de la bascule 5.Si les 256 bits du champ d'information qui suivent l'en-tête (000434H) correspondent à une suite de mots "01", le compteur 16 atteint la valeur 127 sans être remis à zéro ; ceci a pour effet de générer une impulsion cellule vide CV ; pour cela la sortie du compteur est relié par une liaison F4 à une porte ET 15 également reliée en entrée à la sortie Q de la bascule 7 ; la sortie de la porte ET 15 est reliée à l'entrée de la bascule 14 dont la sortie Q est reliée à la porte ET 13 ayant une autre entrée reliée à la sortie Q de la bascule 5 ; la porte ET 13 délivre une impulsion cellule vide CV. Une porte OU-NON 9 ayant une entrée reliée en sortie du comparateur 8 et une entrée reliée à la sortie Q de la bascule 5, délivre un 1 tant que la séquence des bits des données D correspond à la suite de mots "01". A la première erreur sur cette suite de mots la porte 9 délivre un signal qui remet la bascule 5 à zéro et le compteur 16 ; pour cela la sortie de la porte 9 est reliée à une entrée de la porte ET 4 dont une autre entrée est reliée à la sortie Q de la bascule 5, et la sortie de la porte 4 est reliée à une entrée de la porte OU 3 dont la sortie est reliée à l'entrée de la bascule 5. La figure 4 représente une variante du circuit de la figure 2. Dans cette figure la sortie de la porte 9 est relié à un circuit de tolérance d'erreur, TE, constitué par une porte ET 12, une bascule 11 et une porte OU 10. La porte ET 12 a une entrée reliée à la sortie de la porte 9 et une autre entrée reliée à la sortie Q de la bascule 11 la sortie de la porte 12 est reliée à l'entrée de la bascule 11 ; la porte OU 10 a une entrée reliée à la sortie Q de la bascule, une autre entrée reliée à la sortie de la porte 9 et une sortie reliée à l'entrée de la porte ET 4. La bascule 11 a une entrée de positionnement S reliée à la sortie du comparateur 2 ; lorsque le comparateur 2 délivre une impulsion positive, suite à la réception de l'en-tête d'une cellule vide, cette impulsion positionne la bascule 11 à "1". A la première erreur détectée par la porte 9, la sortie Q de la bascule 11 passe à O et la sortie de la porte 12 reste à 1.A la deuxième erreur détectée la sortie de la porte 12 passe à O, et la porte 10 délivre un signal qui remet la bascule 5 et le compteur 16 à 0. La figure 3 représente le circuit de recherche de l'état de synchronisation. Une bascule RS, 21, est reliée à la sortie de la porte ET, 13, figure 2, et reçoit sur son entrée S l'impulsion cellule vide CV. Un compteur de bits CP est constitué par un compteur 22 à 9 bits, un comparateur 24 et une porte OU 23 reliée en sortie à l'entrée de remise à zéro du compteur 22, et par une entrée de la porte 23 à la sortie inverse de la bascule 21 ; l'entrée de la porte 23 constitue donc une entrée de remise à zéro du compteur CP. Le comparateur 24 est relié au compteur 22 par les liaisons F5 et F6 et reçoit par la liaison F5 les bits de poids 2 à 2 et 28 du compteur 22 et par la liaison F6 les bits de poids 2 à 2 du compteur 22.Le compteur 22 reçoit sur son entrée de comptage le signal d'horloge bit CK. Ce compteur a une capacité de comptage de 288 qui correspond à la longueur d'une cellule de 36 octets, c'est-à-dire 288 bits. Le compteur CP est relié, par la sortie de la porte 24, à l'entrée d'une bascule 25 dont la sortie Q est reliée à deux porte ET, 26 et 27 ; la porte 26 a une entrée reliée à la porte 13, et la porte 27 a une entrée inverseuse reliée également à la porte 13, figure 2, qui délivre les impulsions cellules vides CV. La sortie de la porte 27 est reliée à l'entrée d'un compteur 28, à 12 bits, et la sortie de la porte 26 est reliée à l'entrée de remise à zéro du compteur 28 La sortie poids fort du compteur 28 est reliée à l'entrée de la bascule 29 et de la porte ET 30, la sortie Q de la bascule 29 étant reliée à une autre entrée de la porte 30. Une bascule RS, 31, a son entrée S reliée à la sortie de la porte 26, et son entrée R reliée à la sortie de la porte 30 ; d'autre part la sortie de la porte 30 est reliée à l'entrée R de la bascule 21. La sortie de la bascule 31 délivre un signal de synchronisation SY. Le circuit de recherche de l'état de synchronisation de la figure 3 peut prendre trois états - état désynchronisé A, - état attente de confirmation (1) B, - état synchronisé C. Lorsque le circuit est dans l'état A la sortie de la bascule 31 est à O la sortie de la porte 30 est à O la sortie de la bascule 25 est à O Dès que l'impulsion cellule vide CV est appliquée à l'entrée S de la bascule 21, la sortie Q de cette bascule passe à O, et le circuit passe à l'état B. Le passage de l'état A à l'état B a pour effet d'initialiser le compteur CP (par 288). Ce compteur, associé à la bascule 25 et aux portes 26, 27 a pour rôle de valider les impulsions cellules vides CV séparées de l'impulsion qui a provoqué le passage à I'état B drun temps multiple du temps cellule ; il s'agit donc des motifs de l'en-tête des cellules qui ont le même cadrage cellule que le motif de l'en-tête initial. Tant qu'aucune impulsion CV n'est validée le compteur 28 s'incrémente à chaque temps cellule c'est-à-dire à chaque cycle du compteur CP via la bascule 25 et la porte 27. Ce compteur 28 fonctionne donc comme un compteur de cellules non vides. Le circuit étant dans l'état B, dès qu'une impulsion CV est validée la porte 26 délivre une impulsion positive, la sortie de la bascule 31 passe à 1 et le circuit passe de l'état B à l'état C, le compteur 28 est remis à 0. Si aucune impulsion CV n'est détectée en 2047 temps cellule, le poids fort du compteur 28 passe à 1 ce qui a pour effet de remettre le circuit dans l'état A. Lorsque le circuit est dans l'état C son fonctionnement est similaire à celui qu'il avait dans l'état B. A chaque impulsion CV le compteur 28 est remis à O. Si aucune impulsion CV n'est détectée en 2047 temps cellule le poids fort du compteur 28 passe à 1 ce qui a pour effet de remettre le circuit dans l'état A. La figure 5 représente l'algorithme de synchronisation du dispositif de synchronisation de l'invention. Dans la figure 5, A correspond à l'état désynchronisé, B à l'état attente de confirmation et C à l'état synchronisé. Le dispositif de synchronisation fonctionne sur reconnaissance de cellules vides dont la configuration constitue le motif de synchronisation, cette configuration étant une alternance 0,1, dans tout le champ d'information de 32 octets de la cellule vide. Le dispositif fonctionne de la manière suivante, à partir d'un état désynchronise - par une recherche bit à bit, il identifie exactement l'en-tête d'une cellule vide (4 octets), - après reconnaissance de cet en-tête il vérifie l'alternance 0,1 dans tout le champ d'information. Même en présence d'un taux d'erreur de 10 , la probabilité de détection rapide d'une cellule vide sans erreur est très élevée. La boucle 40a, traduit le fait que le dispositif reste dans l'état désynchronisé tant qu'il n'a pas détecté un motif de synchronisation. - Suite à la détection d'un motif de synchronisation le dispositif passe à l'état attente de confirmation B, ce passage étant indiqué par le lien 40b. Dans cet état B le dispositif vérifie la présence d'une seconde cellule vide sans erreurs ayant la même phase cellule que la précédente (il s'agit d'une recherche tous les 36 octets) et ceci avant l'échéance d'une durée de N1 cellules. Après n confirmations le dispositif passe dans l'état synchronisé C, ce passage étant indiqué, par le lien 41A ; si aucune confirmation n'intervient dans la durée de NI cellules, le dispositif repasse dans l'état désynchronisé A, comme indiqué, par le lien 41b. Pratiquement on prendra n = 1 pour le nombre de confirmation, et N1 = 2048 pour le nombre de cellules. Le dispositif permet également la vérification de l'état synchronisé C. Pour cela - l'état synchronisé correspondant à une reconnaissance de la phase des cellules (localisation des débuts cellules) dans le flux des cellules reçues par le dispositif, chaque position ainsi reconnue dans ce flux est testée afin de détecter la présence de cellules vides et, - à chaque reconnaissance de cellule vide une temporisation de N2 cellules est armée, avec par exemple N2 = 2048. Si une cellule vide est reconnue au cours de la temporisation le dispositif réarme la temporisation pour une durée de N2 cellules, ce qui est indiqué par la boucle 42a. Si aucune cellule vide n'est reconnue pendant la durée de la temporisation le dispositif passe dans l'état désynchronisé A, ce qui est indiqué, par le lien 42b. Les figures 6, 7, 8 sont respectivement des diagrammes de traitement dans l'état A, dans l'état B, dans l'état C. Dans la figure 6 59 indique le début de l'état A, 60 indique la recherche de l'en-tête, bit à bit, 61 indique la reconnaissance de l'en-tête ; s'il ne s'agit pas d'un en-tête de cellule vide, le dispositif continue sa recherche d'un en-tête ; s'il s'agit de l'en-tête d'une cellule vide le dispositif passe en 62 initialisation du compteur de bits du champ information constitué par le compteur 16 et le diviseur par 2 (bascule 7 et porte ET 6), 63 initialisation de la séquence concernant le champ d'information de la cellule vide, 64 Comparaison des bits entrants avec une séquence interne, 65 s'il n'y a pas égalité retour à la recherche de l'en-tête ; s'il y a égalité, 66 le compteur de bits du champ d'information est incrémenté d'une unité, 67 si le compteur de bits du champ d'information n'a pas compté les bits du champ information d'une cellule (256 bits) retour à 64, comparaison des bits entrants avec une séquence interne ; si le compteur de bits du champ d'information a compté les bits du champ information d'une cellule, 68 passage à l'état B, confirmation de synchronisation, 69 Fin du diagramme de traitement à l'état A. Dans la figure 7 70 indique le début de l'état B, 71 le compteur cellules 28, figure 3, est remis à zéro, 72 recherche d'une cellule vide suivant le cadrage de la cellule vide trouvée précédemment, 73 la cellule est-elle une cellule vide ? ; si oui, passage à 77 état synchronisé C si la cellule n'est pas une cellule vide, 74 le compteur de cellules 28 est incrémenté d'une unité, 75 si le compteur de cellules est différent de N1 (=2048) retour à la recherche d'une cellule vide ; si le compteur est égal à'N1, 76 passage à l'état A, puisque l'état synchronisé B n'a pas été confirmé depuis N1 cellules, . 78 fin du diagramme de traitement de l'état B. Dans la figure 8 80 indique le début de l'état C, . 81 le compteur cellules 28 est remis à zéro, . 82 recherche d'une cellule vide suivant le cadrage de la cellule vide trouvée précédemement, . 83 la cellule est-elle une cellule vide ? ; si oui remis à zéro du compteur cellules 28 ; si non, . 84 le compteur cellules 28 est incrémenté d'une unité, . 85 si le compteur de cellules est différent de N2 (=2048), retour à la recherche d'une cellule vide ; si le compteur est égal à N2, . 86 passage à l'état A puisque l'état C n'a pas été confirmé depuis N2 cellules. . 87 Fin du diagramme de traitement de l'état C. Le retour de l'état B à l'état A a lieu lorsqu'il n'y a pas eu de confirmation pendant N1 cellules : de même le retour de l'état C à l'état A a lieu lorsqu'il n'y a pas eu de confirmation pendant N2 cellules. Pratiquement on a choisi N1 = N2 = 2048, le compteur de cellules 28 étant le même dans l'état B et l'état C ; il est évidemment possible de choisir un nombre différent de 2048. Le circuit de recherche de l'état de synchronisation, figure 3, permet donc la confirmation de l'état synchronisé ainsi que la détection de désynchronisation. REVENDICATIONS 1/ Dispositif de synchronisation cellule en technique de transfert temporel asynchrone, relié en entrée à une liaison asynchrone de laquelle il reçoit des cellules actives et des cellules vides, lesdites cellules vides constituant le motif de synchronisation de la liaison asynchrone, caractérisé par le fait qu'il comporte un circuit de recherche des cellules vides et un circuit de recherche de l'état de synchronisation, ledit circuit de recherche des cellules vides délivrant une impulsion vide (CV) au circuit de recherche de l'état de synchronisation lorsqu'il a trouvé une cellule vide, et ledit circuit de recherche de l'état de synchronisation délivrant un signal de synchronisation (SY), et assurant la confirmation de l'état synchronisé et la détection de désynchronisation. 2/ Dispositif de synchronisation selon la revendication 1, caractérisé par le fait que le circuit de recherche des cellules vides comporte un registre d'entrée (1), un premier comparateur (2) relié en sortie du registre d'entrée et délivrant une impulsion lorsque le registre d'entrée contient un en-tête d'une cellule vide, une porte OU(3) ayant une entrée reliée en sortie du comparateur (2) et une autre entrée reliée en sortie d'une première porte ET (4), une première bascule (5) reliée en sortie de la porte OU (3), un compteur par deux (6, 7) relié à une sortie directe de la première bascule (5), un deuxième comparateur (8) ayant une entrée reliée à une sortie directe du compteur par deux et une autre entrée reliée à une sortie poids fort du registre d'entrée (1), une porte ET-NON (9) ayant une entrée reliée en sortie du comparateur (8), une autre entrée reliée à la sortie directe de la première bascule (5), et une sortie reliée à une première entrée de ladite première porte ET (4) dont une deuxième entrée est reliée à ladite sortie directe de la première bascule (5), un compteur (16) ayant une entrée de comptage reliée à une sortie inverse du compteur par deux (6, 7) et une entrée de remise à zéro reliée à une sortie inverse de la première bascule (5), une deuxième porte ET (15) ayant une entrée en sortie dudit compteur (16) et une autre entrée reliée à ladite sortie inverse du compteur par deux (6, 7), une deuxième bascule (14) reliée en sortie de la deuxième porte ET (15), et une troisième porte ET (13) ayant une entrée reliée à une sortie directe de la deuxième bascule (14), une autre entrée reliée à ladite sortie directe de la première bascule (5) et une sortie reliée au circuit de recherche de l-'état de synchronisation, ladite troisième porte ET (13) délivrant une impulsion cellule vide (CV) lorsqu'une telle cellule vide a été trouvée, et ladite porte ET-NON (9) delivrant un signal lorsqu'une erreur dans le champ d'information d'une cellule vide est détectée par le deuxième comparateur (8) ledit signal mettant la première bascule (5) et le compteur (16) à zéro. 3/ Dispositif de synchronisation selon la revendication 2, caractérisé par le fait que la sortie de la porte ET-NON (9) est reliée à la première entrée de la première porte ET (4) par un circuit de tolérance d'erreur (TE) constitué par une quatrième porte ET (12) ayant une entrée reliée à la sortie de ladite porte ET-NON (9), une troisième bascule (11) ayant une entrée de données reliée en sortie de la quatrième porte ET (12), une entrée de positionnement (S) reliée à la sortie du premier comparateur (2) et une sortie directe reliée d'une part à une autre entrée de la quatrième porte ET (12) et d'autre part à une entrée d'une porte OU (10) ayant une autre entrée reliée à la sortie de ladite porte ET-NON (9) et une sortie reliée à la première entrée de ladite première porte ET (4), ledit circuit de tolérance d'erreur (TE) délivrant un signal lorsqu'une deuxième erreur est détectée par le deuxième comparateur (8), pour remise à zéro de la première bascule (5) et du compteur (16). 4/ Dispositif de synchronisation selon la revendication 1, caractérisé par le fait que le circuit de recherche de l'état de synchronisation comporte une première bascule de type RS (21) ayant une entrée de mise à 1 (S) reliée en sortie du circuit de recherche des cellules vides, et une sortie inverse reliée à une entrée de remise à zéro d'un compteur de bits (CP), une première bascule (25) reliée en sortie du compteur de bits (CP), une première (26) et une deuxième (27) portes ET ayant chacune une entrée reliée à une sortie directe de la première bascule (25), la première porte ET (26) ayant une autre entrée reliée d'une part à une entrée inverse de la deuxième porte ET (27) et d'autre part à la sortie du circuit de recherche des cellules vides, un compteur de cellules non vides (28) ayant une entrée de comptage reliée en sortie de la deuxième porte ET (27) et une entrée de remise à zéro reliée en sortie de la première porte ET (26), une deuxième bascule (29) ayant une entrée de données reliée à une sortie poids fort du compteur de cellules non vides (28), une troisième porte ET (30) ayant une entrée reliée à une sortie inverse de la deuxième bascule (29) et une autre entrée reliée à ladite sortie poids fort du compteur de cellules non vides (28) et une sortie reliée à une entrée de remise à zéro de la première bascule de type RS (21) et à une entrée de remise à zéro d'une deuxième bascule de type RS (31) ayant une entrée de mise à 1 reliée à ladite sortie de la première porte ET (26) et une sortie directe délivrant un signal de synchronisation (SY), ladite deuxième bascule de type (RS) étant remise à zéro lorsque le compteur de cellules non vides (28) atteint sa capacité de comptage.