Brevet FR2651890A1 — publié le 19910315

La présente invention est relative à un dispositif de détection et de discrimination de défauts de fonctionnement d'un circuit d'alimentation électrique et, plus particulièrement, à un tel dispositif adapté à un circuit d'alimentation d'une charge placée en série avec un commutateur électronique commandé par un calculateur. On utilise couramment, dans l'industrie automobile par exemple, des calculateurs électroniques pour commander des actionneurs divers, injecteurs, électrovannes, bobines d'allumage, moteurs électriques, etc. On peut citer à cet égard, à titre d'exemple non limitatif, les électrovannes des dispositifs d'antiblocage de roues des véhicules automobiles. On a représenté schématiquement, à la figure 1 du dessin annexé, la partie électronique d'un dispositif connu de ce type, commandant six électrovannes EV-0 à EV-5 utilisées pour moduler la pression dans les circuits de freinage des roues, après la détection de l'imminence du glissement d'au moins une des roues du véhicule par rapport au sol. L'enroulement d'excitation de chaque électrovanne est connecté d'une part à une source de tension +Vbat constituée par la batterie du véhicule et, d'autre part, à une broche OUT d'un circuit de commande (CC-0 à CC-5) de l'alimentation de l'enroulement par une connexion sélective à la masse GND. Pour ce faire le circuit comprend classiquement un transistor de puissance, du type MOS par exemple, dont le circuit drain-source est connecté entre la broche OUT et la broche de masse GND. La commutation du transistor de puissance est assurée par des signaux venus d'un calculateur principal et délivrés à l'entrée IN du circuit de commande, à travers un bus d'entrée. De tels circuits de commande sont bien connus et comprennent ordinairement outre une partie de puissance dans laquelle circule le courant venu de la batterie, une partie alimentée en courant faible et susceptible de traiter des signaux logiques utilisés d'une part pour la commande du transistor de puissance et d'autre part pour la détection de défauts de fonctionnement qui sont signalés au calculateur principal par des signaux émis sur une broche "ETAT" (ou "status" suivant la terminologie anglo-saxonne) et transmis au calculateur par l'intermédiaire d'un bus "d'état". Un tel circuit de commande est couramment appelé "circuit de puissance intelligent" car il est à la fois capable de commander un actionneur & l'aide de sa partie puissance et de traiter des signaux logiques, par exemple, pour la détection de courts-circuits ou autres défauts susceptibles d'empêcher le bon fonctionnement d'une électrovanne et, plus généralement de l'ensemble du dispositif. Accessoirement le dispositif d'antiblocage peut comprendre en outre un calculateur auxiliaire de surveillance qui exécute des calculs redondants sur les signaux reçus par le calculateur principal afin de contrôler le bon fonctionnement de celui-ci. Une tension d'alimentation VCC, par exemple à +5 volts, alimente chacun des circuits de commande et des calculateurs, ainsi que des résistances de charge de rappel connectées sur des entrées IN-O à IN- 5 du calculateur principal reliées au bus d'état et sur des lignes interconnectant les broches O à 5 des deux calculateurs pour assurer des échanges d'informations de dialogue entre ceux-ci. Dans l'application citée plus haut à la commande de l'antiblocage des roues d'un véhicule automobile, il est très important de connaître l'état de fonctionnement de chacune des électrovannes car un défaut de fonctionnement d'une ou plusieurs d'entre elles peut affecter gravement la sécurité de la conduite du véhicule. On observe cependant, sur le schéma du dispositif connu représenté à la figure 1, que la transmission au calculateur d'informations élaborées par les circuits de commande de CC-O à CC-5, relatives à des défauts de fonctionnement éventuels de ces circuits ou des électrovannes qui leur sont associées, exige que l'on dispose sur les calculateurs d'un assez grand nombre de broches (ou "ports") d'entrée et de sortie. Outre six broches de sortie OUT-0 à OUT-5 utilisées pour envoyer à chaque circuit de commande des ordres de commutation des transistors de puissance, chaque calculateur doit comprendre des broches d'entrée IN-0 à IN-5 pour recevoir des informations relatives à d'éventuels défauts de fonctionnement des circuits de commande. Malheureusement, les microprocesseurs actuellement disponibles pour équiper des dispositifs du type de celui représenté à la figure 1 comprennent un nombre de broches d'entrée/sortie en nombre limité alors même que l'on souhaite accroître le nombre d'actionneurs susceptibles d'être commandés par un même microprocesseur. Il apparaît donc que cet accroissement ne peut être rendu possible que par une diminution du nombre des lignes utilisées pour échanger des informations entre chaque circuit de commande et les calculateurs associés, tout en conservant l'intégralité des fonctionnalités évoquées ci-dessus. Par ailleurs, les circuits de commande connus se bornent, après détection d'un défaut de fonctionnement (surcharge thermique, charge en courtcircuit, charge en circuit ouvert, etc...) & maintenir au 0 logique la ligne ETAT, mesure qui ne permet pas au calculateur de déterminer la nature du défaut. Il s'agit là d'un inconvénient substantiel car tous les défauts de fonctionnement ne sont pas également importants et il serait utile que le fonctionnement en mode dégradé du dispositif commandé, établi par le calculateur à la réception d'un signal de défaut, puisse tenir compte à la fois de la nature du défaut et de la position de l'électrovanne qui en est affectée. A titre d'exemple, une commande ou excitation permanente d'une électrovanne due à un court-circuit interne ou externe du transistor de puissance du circuit de commande associé à cette électrovanne, peut entraîner une chute de pression dans le circuit hydraulique de commande d'un frein de roue, qui affecte dangereusement la capacité du conducteur à pouvoir arrêter son véhicule. Il convient que le fonctionnement dégradé établi par le calculateur puisse tenir compte du caractère dangereux d'une telle panne, pour assurer néanmoins la sécurité du freinage. La présente invention a donc pour but de réaliser un dispositif de détection de défauts de fonctionnement d'un circuit d'alimentation électrique d'une charge, dans lequel le nombre de liaisons filaires entre un circuit de commande de cette alimentation et un calculateur programmé pour émettre des signaux de commande de l'alimentation de la charge, et pour organiser la détection de défauts de fonctionnement éventuels de cette alimentation, est sensiblement réduit par rapport au nombre de liaisons actuellement utilisées dans les dispositifs connus du même type. La présente invention a aussi pour but de réaliser un tel dispositif permettant de discriminer les défauts signalés au calculateur en fonction de leur nature. La présente invention a encore pour but de réaliser un tel dispositif permettant d'assurer un diagnostic périodique de l'état de fonctionnement du dispositif, en temps réel, l'intervalle de temps consacré à ce diagnostic étant très court de manière à ne pas perturber le fonctionnement des charges. La présente invention a également pour but de réaliser un tel dispositif permettant l'installation d'un calculateur auxiliaire de surveillance du calculateur principal. La présente invention a en outre pour but de réaliser un tel dispositif autorisant, dans le cas de la commande de l'alimentation de plusieurs charges différentes, la détection d'éventuels diaphonies d'origines internes ou externes aux circuits de commande, par la mise en oeuvre de moyens logiciels spécifiques dans le calculateur. On atteint ces buts de l'invention avec un dispositif de détection et de discrimination de défauts de fonctionnement d'au moins un circuit d'alimentation électrique d'une charge placée en série avec un commutateur électronique dont une broche de commande est connectée à un calculateur par une ligne de commande transmettant à cette broche des signaux de commutation commandés par le calculateur, ce dispositif comprenant des moyens de détection d'au moins un défaut de fonctionnement du groupe formé par: le court-circuit de la charge, la commande permanente de la charge et l'ouverture du circuit d'alimentation de cette charge, caractérisé en ce que ces moyens de détection comprennent au moins un détecteur sensible à une caractéristique électrique d'un point prédéterminé du circuit d'alimentation de la charge et propre à former un signal logique représentatif de la position de la valeur de cette caractéristique par rapport à une valeur prédéterminée, et un circuit logique connecté à la sortie du détecteur, à la ligne de commande et à une ligne de sélection connectées toutes deux au calculateur pour transmettre au circuit logique au moins une combinaison de signaux logiques émis par le calculateur et propre à activer ce circuit en vue de la détection d'une présence éventuelle d'un défaut particulier et de la production d'un signal représentatif de la situation détectée, la sortie du circuit logique commandant alors des moyens d'imposition, sur la ligne de commande, de l'un de deux états logiques correspondant respectivement à la présence ou à l'absence du défaut, le calculateur comprenant des moyens pour configurer en lecture celui des ses ports qui est connecté à la ligne de commande quand l'état logique de celle-ci est imposé par le circuit logique et pour identifier un défaut éventuel par la lecture de cet état. Le circuit logique comprend plusieurs sous-circuits connectés chacun à un desdits détecteurs, le calculateur comprenant des moyens pour établir sur chacune des lignes de commande et de sélection des suites de niveaux logiques suivant des combinaisons ligne-à-ligne propres chacune à activer l'un des sous-circuits, les sous-circuits réagissant successivement à la réception, alors qu'ils sont activés, d'un signal venu d'un détecteur associé pour imposer sur la ligne de commande un état logique correspondant au signal reçu alors que le calculateur est reconfiguré pour lire l'état de cette ligne, la suite d'états logiques ainsi imposés sur la ligne de commande par les différents sous-circuits étant identifiée par le calculateur comme représentative de la présence ou de l'absence d'un défaut particulier. Au dessin annexé, donné seulement à titre d'exemple: la figure 1 est un schéma synoptique du dispositif de détection de défauts de fonctionnement de plusieurs circuits d'alimentation électrique de charges décrit en préambule de la présente description, la figure 2 est un schéma fonctionnel d'un circuit de commande incorporé au dispositif de détection et de discrimination de défauts de fonctionnement selon l'invention, la figure 3 représente plusieurs diagrammes temporels d'état logique établi sur deux broches du circuit de la figure 2, pour la détection de plusieurs défauts de fonctionnement différents et la discrimination de ces défauts, la figure 4 est un diagramme temporel de diverses séquences d'état logique établi sur une ligne de commande reliant le circuit de commande de la figure 2 au calculateur, suivant que le circuit d'alimentation contrôlé est dans un état de fonctionnement normal, en court-circuit, en circuit ouvert ou en commande permanente de la charge, la figure 5 est un schema d'un mode de réalisation préféré du circuit de commande de la figure 2, en particulier de sa partie logique, et la figure 6 est un schema synoptique du dispositif suivant l'invention, adapté à la commande de l'alimentation électrique de plusieurs charges par l'intermédiaire d'autant de circuits du type de celui des figures 2 et 5, commandés par un calculateur principal surveillé par un calculateur auxiliaire. On se réfère au schéma synoptique de la figure 2 et au diagramme temporel de la figure 3 pour décrire la structure et le fonctionnement du dispositif de détection et de discrimination de défauts de fonctionnement suivant l'invention. A la figure 2 on a représenté un calculateur 1 connecté par une ligne de commande I/O et par une ligne SEL de "sélection" & un circuit de commande 2 de l'alimentation électrique d'une charge 3 connectée entre une source d'énergie électrique +Vbat et une broche "OUT" du circuit 2 connectée au drain d'un transistor de puissance 4 du type N-MOS par exemple, dont la source est connectée à la masse à travers une résistance de mesure 5 dont on justifiera la présence dans la suite. Un circuit d'interface 6 est interposé entre la ligne I/O et l'électrode de commande du transistor 4 pour adapter des signaux logiques reçus du calculateur par la ligne I/O, à la commande de la commutation de ce transistor. Le circuit 2 comprend en outre un détecteur de surtension 7, un détecteur de commande permanente 8, un détecteur de courant 9 et un circuit logique 10 alimenté par les signaux délivrés par ces détecteurs pour commander des moyens d'imposition d'un état logique sur la ligne 11, tels qu'une source de courant 11 montée entre la broche du circuit 2 qui est connectée à la ligne I/O et la masse GND. Ainsi le circuit de commande 2 est-il du type des circuits connus sous le nom de "circuits de puissance intelligents" comprenant une partie de puissance (le transistor 4) et une partie logique à courants faibles associée à des détecteurs, l'ensemble étant intégré sur une même puce de silicium pour être installé entre un calculateur et une charge dont l'alimentation est commandée par des signaux élaborés dans le calculateur. Dans l'application non limitative citée plus haut à la commande d'un dispositif d'antiblocage de roues, le dispositif peut comprendre plusieurs circuits de commande identiques associés chacun à une charge constituée par le bobinage d'une électrovanne de commande de la pression d'un liquide de freinage dans un frein de roue. La partie logique comprend essentiellement trois sous-circuits CO, CP, CC alimentés par des signaux venus respectivement des détecteurs 7, 8, 9. Comme on le verra plus loin, les sous-circuits CO, CP et CC sont conçus pour assurer respectivement la détection d'une ouverture du circuit d'alimentation de la charge, d'une commande permanente de cette charge, et d'un court-circuit de ladite charge. Les sorties des sous-circuits CO, CP, CC sont connectées à une porte OU 12 dont la sortie commande l'activation de la source de courant 11 pour porter la ligne I/O à un niveau logique "bas" lors de la détection d'un court-circuit ou d'une commande permanente. La détection d'un circuit ouvert se traduit par l'imposition d'un niveau logique "haut" sur la ligne I/O. Suivant la présente invention, la ligne SEL de sélection, dont on expliquera plus loin le rôle en détail, qui connecte une broche du calculateur 1 à une broche correspondante du circuit 2, est également reliée à une entrée de chacun des sous-circuits CO, CP et CC. La ligne I/O qui connecte une autre broche du calculateur à une broche correspondante du circuit 2, est raccordée à une entrée du circuit CO et à une entrée du circuit CP, ces deux circuits comptant ainsi trois entrées alors que le circuit CC n'en compte que deux. Si on compare le circuit de la figure 2 à l'un des circuits CC-0 à CC-5 du dispositif connu de la figure 1, on constate que ces circuits sont tous connectés par deux fils au calculateur. Cependant, quand le dispositif selon l'invention compte plus d'une charge à commander, et donc plus d'un circuit de commande tel que 2, la ligne SEL est commune à tous les circuits de commande, comme on le verra plus loin en liaison avec la description de la figure 6, ce qui permet de réaliser, suivant une caractéristique avantageuse de la présente invention, une économie substantielle en liaisons filaires à établir entre le calculateur et le circuit de commande. Comme on le verra aussi dans la suite, la présente invention est basée sur l'émission, par le calculateur, d'une séquence de combinaisons spécifiques de signaux logiques sur les lignes I/O et SEL, pour commander successivement l'interrogation des sous-circuits CO, CP, CC, séquence d'interrogation qui provoque en retour l'établissement par le circuit logique 10 d'une séquence d'états logiques sur la ligne I/O, alors bidirectionnelle, séquence lue par le calculateur 1 pour déterminer non seulement l'existence d'un défaut sur telle ou telle charge commandée, mais aussi, suivant une autre caractéristique avantageuse de la présente invention qui ne dépend pas du nombre de circuits de commande incorporés au dispositif, la nature du défaut détecté sur telle ou telle charge. Le calculateur peut alors être programmé de manière à établir un fonctionnement en mode dégradé de la commande de l'alimentation des charges, adapté à la nature des défauts détectés sur ces charges. Dans une application comme celle mentionnée plus haut à titre d'exemple, à la commande d'un dispositif d'antiblocage de roues d'un véhicule, une telle adaptation permet d'améliorer la sécurité du freinage de ce véhicule. On remarquera que l'utilisation de deux fils pour commander l'interrogation d'un sous-circuit logique permet d'initier l'interrogation de quatre sous-circuits par les quatre combinaisons possibles d'états logiques sur ces lignes. Associée à une interrogation séquentielle des sous-circuits, cette possibilité permet de différencier les signaux de défauts, suivant leur nature, quand bien même ces signaux de défauts seraient de quatre natures différentes. En fait, pour la commande de l'alimentation électrique d'une charge, il convient d'identifier trois défauts de fonctionnement seulement: le court-circuit de la charge, l'ouverture du circuit d'alimentation de la charge, et la commande permanente de la charge résultant d'un court-circuit interne du transistor 4 ou d'un court- circuit externe de ce transistor 4 par une mise à la masse du fil reliant normalement la charge à une broche "OUT" du circuit 2, reliée au drain du transistor 4. On se réfère maintenant aux diagrammes temporels représentés à la figure 3 pour décrire en plus de détails les combinaisons d'état et de transition logiques établies par le calculateur sur les lignes I/O et SEL, pour déclencher l'interrogation des divers sous-circuits CC, CO et CP. Ainsi, à un instant t1, le calculateur porte la ligne SEL à l'état logique 1. La fonction logique exécutée par le sous-circuit CC est alors telle que si le détecteur de courant envoie au circuit CC un signal logique significatif d'un surcourant lu par l'intermédiaire d'une prise de tension aux bornes de la résistance de mesure 5, surcourant résultant d'un court- circuit de la charge, la sortie du sous-circuit logique passe à l'état logique 1 pour commander la mise en conduction de la source de courant 11, ce qui établit l'état logique 0 sur la ligne I/O alors que le calculateur a configuré en entrée son port connecté à cette ligne, pour lire l'état logique imposé sur cette ligne par le circuit logique 10. Il faut s'arrêter un instant sur le fonctionnement de la ligne I/O qui, suivant l'invention, est bidirectionnelle puisqu'elle permet, d'une part, au calculateur d'envoyer des signaux de commande de la commutation du transistor 4, à travers l'interface 6 et des signaux d'interrogation aux sous-circuits CO et CP et, d'autre part, la transmission de signaux logiques au calculateur, représentatifs des réponses élaborées par les sous-circuits CC, CO et CP à la suite des interrogations séquentielles de ces circuits par le calculateur. On notera à cet égard la présence d'une charge de rappel 13 connectée entre une source d'alimentation du dispositif, par exemple à + 5 volts, et la ligne I/O, entre les broches correspondantes du calculateur et du circuit 2. Classiquement le calculateur comprend un transistor 14 du type MOS, par exemple, qui permet de commander l'état de la ligne I/O. Ainsi la charge de rappel 13, le transistor 14 et la source de courant 11 assurent-ils la fonction connue sous le nom de "OU câblé" qui permet, soit à la source de courant 11, soit au transistor 14, de tirer la ligne I/O à l'état bas. On revient au diagramme temporel de la figure 3, et plus particulièrement à celui concernant l'état des lignes SEL et I/O pour la commande de la détection d'un court- circuit éventuel de la charge, pour remarquer que si la ligne I/O n'est pas à l'état logique 1 antérieurement à l'instant t1 (courbe en trait interrompu), le calculateur commande le passage de cette ligne à l'état 1 pour commander ainsi la conduction du transistor de puissance 4 et permettre la détection d'une éventuelle situation de court-circuit. Si donc, comme on l'a vu plus haut, une telle situation de court-circuit existe, la ligne I/O est ramenée à l'état bas après un intervalle de temps (t1, t'1) dû à des constantes de temps internes au détecteur de courant 9. Après cet instant t'1 le port d'entrée du calculateur 1 connecté à la ligne I/O est reconfiguré en entrée par le calculateur et l'état bas établi sur cette ligne par la mise en conduction de la source de courant 11 commandée par le circuit logique 10 est donc lu par le calculateur qui est ainsi informé de la présence d'un court-circuit sur le circuit d'alimentation de la charge 3. Si, au contraire, aucun court- circuit n'est détecté, la ligne I/O est maintenue après l'instant t'1 par la source 11 à l'état logique haut et la relecture de cette ligne par le port d'entrée du calculateur permet d'informer celui-ci de l'absence de court-circuit et donc d'une situation normale de ce point de vue. Pour l'autoprotection du circuit de commande en cas de court-circuit de la charge, le sous-circuit CC comprend une bascule de mémorisation du court-circuit, comme on le verra plus loin en liaison avec la description du mode de réalisation de ce circuit représenté à la figure 5. Il faut alors prévoir dans le sous-circuit CC des moyens pour remettre à zéro cette bascule à l'rinstant t1. Ces moyens sont commandés par le passage au niveau haut de la ligne SEL commandée par le calculateur pour interroger le sous- circuit CC, comme on le verra plus loin toujours en liaison avec la description du mode de réalisation de la figure 5. On passe maintenant à la description des moyens mis en oeuvre pour assurer une détection d'une ouverture accidentelle du circuit d'alimentation de la ligne. Le message d'activation du souscircuit CO émis alors par le calculateur est constitué par un passage à l'état haut de la ligne SEL, si celle-ci ne s'y trouve pas déjà, à un instant t2 postérieur à la phase de détection de court- circuit décrite ci-dessus, le calculateur commandant à cet instant t2 une transition vers l'état bas de la ligne I/O qui provoque le blocage du transistor de puissance 4. En l'absence d'ouverture accidentelle du circuit d'alimentation de la charge 3, cette brusque coupure de ce circuit par le blocage du transistor 4 doit normalement provoquer l'apparition d'une forte surtension transitoire sur la broche OUT du circuit 2, constituant le point commun à la charge 3 et au drain du transistor 4, si cette charge présente de l'inductance. En présence d'une surtension, c'est-à-dire en fonctionnement normal, le détecteur de surtension 7 transmet au sous-circuit CO un signal et ce sous-circuit traite ce signal de manière à émettre vers la porte OU 12 un signal état haut qui tire la ligne I/O à un état bas. En l'absence de la détection d'une telle surtension, le sous-circuit CO provoque au contraire le tirage à l'état haut de la ligne I/O par le blocage de la source de courant 11. Ce blocage intervient après un intervalle de temps (t2, t'2). Après t'2 le calculateur a reconfiguré en entrée son port relié à la ligne I/O pour relire sur la ligne I/O, soit un état haut significatif de l'existence d'un circuit ouvert soit un état bas significatif d'une absence d'ouverture accidentelle du circuit. Evidemment, la détection de surtension opérée pour la mise en évidence d'une non ouverture du circuit d'alimentation de la charge 3 ne se conçoit que si celle-ci présente une composante inductive génératrice de surtension à la coupure du circuit d'alimentation, comme c'est le cas des charges permettant de commander de nombreux actionneurs tels qu'électroaimants ou électrovannes. Bien entendu si la charge à commander ne présentait pas une telle composante inductive, la détection d'une ouverture accidentelle du circuit devrait faire appel à d'autres moyens de mise en évidence, le choix de ces moyens en fonction des caractéristiques de la charge étant du domaine des connaissances normales de l'homme de métier. On passe maintenant aux moyens utilisés dans l'invention pour assurer la détection d'un état de commande permanente de la charge, résultant d'un court- circuit du transistor de puissance 4, court-circuit qui peut être interne au circuit de commande 2 ou externe à celui-ci, quand la ligne qui relie la charge 3 à la broche OUT du circuit entre accidentellement en contact avec une masse. Le message d'interrogation adressé par le calculateur au sous-circuit CP est alors constitué comme suit. D'une part la ligne SEL, qui était maintenue à l'état haut pendant les phases de détection de court- circuit et de circuit ouvert, est alors amenée à un instant t3 postérieur à la phase de détection d'un circuit ouvert décrite ci-dessus, à l'état bas. Simultanément la ligne I/O est forcée à l'état bas par le calculateur quand bien même celle-ci s'y trouverait déjà antérieurement, du fait d'une commande antérieure de la source de courant 11 à cet effet. Le forçage à l'état bas de la ligne I/O provoque le blocage du transistor MOS 4 ce qui doit provoquer normalement, comme on l'a vu plus haut en liaison avec la détection d'une éventuelle ouverture accidentelle du circuit, une surtension sur la broche OUT. Si la charge est en commande permanente, le transistor 4 étant alors court-circuité, une telle surtension n'apparaît évidemment pas et au contraire, la tension sur la broche OUT doit être voisine de zéro. Le détecteur de commande permanente 8 est alors constitué par un comparateur qui, dans le cas o la tension sur la broche OUT est supérieure à une valeur prédéterminée voisine de 0, envoie un signal au sous-circuit CP qui transmet un signal à l'état logique 1 à la porte OU 12 pour que celle- ci force à l'état bas la ligne I/O, alors que le port d'entrée du calculateur 1 connecté à cette ligne est reconfiguré en entrée à partir d'un instant t'3 postérieur à l'instant t3. Si par contre le calculateur lit après l'instant t'3 que la ligne I/O est l'état logique 1, l'information est comprise par le calculateur comme représentative d'un état normal du circuit d'alimentation de la charge, du moins pour ce qui concerne l'absence de commande permanente de cette charge. On a décrit ci-dessus la séquence d'interrogation des sous-circuits CC, CO, CP dans cet ordre, mais, bien entendu, l'invention n'est pas limitée à une telle séquence et ses diverses phases pourraient être ordonnées différemment. Cependant, l'ordre décrit ci-dessus est préféré car il permet, en maintenant la ligne SEL à un même état haut pendant des phases consécutives associées à la détection d'un court-circuit et d'un circuit ouvert, de limiter le nombre de fronts sur la ligne SEL ce qui évite des commutations trop nombreuses du transistor de puissance dans le cas d'un court-circuit permanent. La séquence choisie assure aussi un nombreminimum de commutations du transistor de puissance vers l'état bloqué, pour éviter un échauffement du transistor de puissance sous l'effet des surtensions de "clamp" (suivant la terminologie anglo-saxonne) pendant la séquence de diagnostic de pannes éventuelles du circuit d'alimentation électrique de chaque charge. Les trois tests séquentiels décrits ci-dessus permettent de définir les séquences d'états suivantes, relues par le calculateur: Séquence Défauts d'état détectés Etat du circuit 0 0 0 CC + CO + CP COURT-CIRCUIT permanent 0 0 1 CC + CO- + CP Impossible (CC = O implique CP = 0) 0 1 0 CC + CO + CP Impossible (CC = 0 implique CO O) 0 1 CC + CO + CP Impossible (CC = O implique CO = O, CP = O) 1 0 0 CC + -- + CP CP fugitif pendant le test 1 0 1 CC + CO + CP Fonctionnement NORMAL 1 1 0 CC + CO + CP Cde. PERMANENTE 1 1 CC + CO + CP CIRCUIT OUVERT Dans le tableau qui précède, la présence d'un court- circuit, d'un circuit ouvert ou d'une commande permanente est notée CC, CO et CP respectivement, la complémentation de ces symboles représentant l'absence du défaut. Après filtrage par un logiciel prévu à cet effet et implanté dans le calculateur, sur plusieurs cycles de test, il apparaît que les séquences d'état correspondant aux principaux défauts sont les suivantes: Séquence Etat du circuit 101 FONCTIONNEMENT NORMAL 000 COURT-CIRCUIT 111 CIRCUIT OUVERT 110 COMMANDE PERMANENTE On se réfère maintenant à la figure 4 du dessin annexé o l'on a représenté les diagrammes temporels des signaux présents sur la ligne I/O reliant le calculateur à un circuit de commande du dispositif suivant l'invention, pendant les phases de test de la charge, pour les différents cas de défauts. On remarquera sur les différents diagrammes temporels des états de la ligne I/O, que les niveaux 0 imposés en relecture par le circuit de commande sont représentés légèrement décalés au-dessus des niveaux 0 imposés à la ligne par le calculateur, pour permettre de distinguer plus aisément qui, du calculateur ou du circuit de commande, agit sur cette ligne bidirectionnelle. On a également représenté à la figure 4 le diagramme temporel des états logiques de la ligne de sélection SEL, qui permet de distinguer les diverses phases de test opérés. A ce point de la description du dispositif suivant l'invention, il faut noter que, dans l'application à un dispositif d'antiblocage de roues mentionné ci-dessus à titre d'exemple, le calculateur calcule périodiquement l'état, passant ou bloqué, dans lequel doit se trouver chaque électrovanne du dispositif d'antiblocage pour assurer un freinage sans glissement du véhicule quand l'imminence d'un tel glissement est détectée. Ce calcul est opéré simultanément pour toutes les électrovannes, au nombre de six par exemple, un très grand nombre de fois par seconde, par exemple toutes les 5 millisecondes. Suivant l'invention, la séquence de test décrite ci-dessus est alors exécutée au début de chaque période de millisecondes qui sépare deux corrections éventuelles par le calculateur de l'état des électrovannes. Il importe que cette séquence de test soit très brève pour que les commutations de la ligne I/O qu'elle implique ne perturbent pas le fonctionnement des électrovannes. A cet effet, suivant l'invention, on exécute les trois tests de courts-circuit, de circuit ouvert et de commande permanente, en 50 microsecondes chacun, chaque test se subdivisant en une période de 20 microsecondes pendant laquelle le calculateur est maître de la ligne I/O et une période suivante de trente microsecondes pendant laquelle le port du calculateur qui est connecté à cette ligne est configuré en entrée pour permettre la lecture par le calculateur des états imposés à la ligne I/O par le circuit de commande associé. Ainsi l'ensemble des tests est-il exécuté en 150 microsecondes, simultanément sur toutes les électrovannes, ceci toutes les 5 millisecondes, ce qui assure une détection en temps réel des défauts qui apparaissent éventuellement, sans que cette détection ne perturbe la commande des électrovannes par le calculateur. L'invention n'est pas limitée à la procédure de test en parallèle de toutes les charges décrite ci-dessus et pourrait bien entendu adopter une procédure de test en série desdites charges, comme il est bien connu. Dans la procédure de test en série, la séquence de tests est appliqué successivement à chaque charge. Ce procédé présente l'inconvénient de ne donner au calculateur une image de l'ensemble des conditions de fonctionnement desdites charges qu'une fois l'ensemble des charges interrogées soit, par exemple pour 6 charges, au bout de 6 cycles de 5 millisecondes soit 30 millisecondes, si l'on reprend l'exemple d'application décrit ci-dessus. Par comparaison la procédure de test en parallèle permet d'avoir cette image toutes les 5 millisecondes. Par contre la procédure de test en série présente l'avantage sur le test en parallèle de permettre une mise en oeuvre très simple de tests de diaphonie du fait que chaque électrovanne est interrogée séparément par le calculateur. En effet, dans le cas o le dispositif suivant l'invention est utilisé dans un système exigeant la commande de plusieurs charges, comme c'est le cas dans le dispositif d'antiblocage de roues évoqué ci-dessus qui compte six électrovannes et donc six charges, il peut être intéressant d'ajouter à& la séquence de tests décrite ci- dessus un test de diaphonie afin de diagnostiquer d'éventuelles interactions et courts-circuits entre les entrées et les sorties des circuits de commande (diaphonie dite "interne") ou entre les fils reliant les charges à leurs circuits de commande respectifs (diaphonie dite "externe"). De telles diaphonies peuvent être diagnostiquées par des cycles de test successifs au cours de chacun desquels seule une charge est excitée par le calculateur, pendant le test de commande permanente. Les séquences d'état relevées soit en écriture soit en lecture pendant le test de commande permanente sont analysées par un logiciel chargé dans le calculateur qui, en relevant de petites différences entre les diagrammes temporels relevés sur les lignes I/O, peut identifier les circuits de commande sujets à des diaphonies d'origine interne ou externe. On se réfère maintenant à la figure 5 du dessin annexé o on a représenté en détail la partie logique d'un circuit de commande incorporé au dispositif suivant l'invention, dont le schéma de principe est représenté à la figure 2. Les divers blocs de la figure 2 sont repérés par des traits interrompus sur le schéma de la figure 5 et repérés par les mêmes références. On ne décrira donc dans la suite que les particularités du circuit de la figure 5 qui n'ont pas été décrites en liaison avec l'examen de la figure 2. La partie logique du circuit est réalisée à l'aide de portes en logique complémentaire NOR, NAND et NOT suivant la terminologie anglo-saxonne couramment utilisée pour désigner ces portes. Ainsi la fonction OU (ou "OR" dans cette terminologie) du circuit de la figure 2 est- elle réalisée & l'aide d'une porte NOR 13 et d'une NOT 14, inverseuse, connectée entre la sortie de la porte NOR 13 et la source de courant 11, classiquement réalisée à l'aide d'un montage à miroir de courant. Le détecteur de tension 7 est activé à la suite du claquage d'une diode de Zener 15 montée en inverse entre la broche OUT du circuit de commande et ce détecteur, lors de la formation d'une surtension sur cette broche à la suite du blocage du transistor de puissance 4 par un signal émis par le calculateur sur la broche I/O du circuit et transmis par le circuit d'interface 6. Le signal de sortie du détecteur 7 est mémorisé dans une bascule à deux portes NAND 16 et 17 classique. Le sous- circuit CO est ainsi constitué par cette bascule et une porte NOR 18 à deux entrées connectées respectivement à la broche I/O du circuit et à la sortie de la bascule (16, 17), la porte 17 de la bascule comprenant une entrée connectée à la ligne SEL, le sous-circuit étant ainsi alimenté par les signaux venus du détecteur 7 et des lignes SEL et I/O pour fonctionner comme décrit en liaison avec la figure 2. On notera incidemment la présence d'une diode 18 entre la borne commune à la diode de Zener 15 et l'entrée du détecteur 7 d'une part, et la grille du transistor 4 d'autre part, pour protéger ce dernier par blocage lors du claquage de la diode 15 à l'apparition d'une surtension sur la broche OUT du circuit. Une résistance de masse 19 permet au détecteur 7 de mesurer la surtension. Le sous-circuit CP est constitué par une simple porte NOR 20 à trois entrées connectées respectivement à la broche I/O du circuit, à la ligne SEL et à la sortie d'un détecteur de court-circuit interne ou externe du transistor de puissance 4, court-circuit provoquant une commande permanente de la charge connectée à la broche OUT du circuit. La sortie de la porte NOR 20 est connectée à une entree de la porte NOR 13. Comme on l'a vu plus haut le détecteur 8 est constitué par un simple comparateur de tension alimenté par une tension de référence voisine de zéro, de 1 ou 2 volts par exemple. Une résistance de charge de rappel 21 est connectée & l'entrée du détecteur. Une diode 22 est montée en inverse entre la broche OUT du circuit et le point commun à la charge de rappel et à l'entrée du détecteur 7. La diode D22 évite le renvoi de la tension importante (55V environ pendant la période de "CLAMP") de la sortie OUT sur la tension d'alimentation interne VCC via la résistance 21. Dans le cas d'un circuit ouvert de la charge, la sortie OUT a tendance à rester à un potentiel voisin de OV puisque cette sortie devient flottante. Il est donc nécessaire de fixer ce potentiel à un niveau tel que l'on puisse dissocier le défaut de circuit ouvert CO du défaut de commande permanente CP (défaut détecté, comme on l'a vu plus haut, par la présence d'une tension faible sur cette sortie OUT). Le rôle de la résistance 21 est donc de maintenir un potentiel voisin de celui de l'alimentation dans le cas du circuit ouvert. Le sous-circuit CC comprend essentiellement une bascule à deux portes NAND 23 et 24 pour mémoriser un signal de surcourant émis par le détecteur 9, et un détecteur de front montant de la ligne SEL constitué d'une bascule à deux portes NAND 25 et 26, dont une entrée est connectée à cette ligne SEL, et d'une porte NAND 27 à deux entrées reliées respectivement à une sortie de la bascule (25, 26) et à la ligne SEL pour transmettre sur sa sortie un signal de remise à zéro de la bascule (23, 24) lors de la détection d'un front montant de la ligne SEL. La sortie de la porte 23 de la bascule (23, 24) est connectée à une entrée de la porte NOR 13. On notera encore que l'interface 6 est constituée classiquement par un multiplicateur de tension 28 nécessaire à la commande de la grille du transistor de puissance 4, ce multiplicateur étant lui-même alimenté par une source de tension VCC d'alimentation du circuit de commande 2 et du calculateur qui lui est associé. Dans cette interface se trouve une porte NAND 29 à deux entrées connectées à la broche I/O et à la sortie de la porte NOR 13. La sortie de la porte NAND 29 commande une entrée d'inhibition 30 du multiplicateur de tension 26 et la grille d'un transistor MOS 31 commandant la décharge vers la masse de la grille du transistor 4. Dans le cas d'un blocage de la ligne I/O au niveau "1" logique (provoqué par exemple par un court-circuit accidentel de celle-ci au +VCC), il faut pouvoir assurer la coupure du transistor de puissance lors de la présence d'un court- circuit de la charge. La porte logique NAND 29 réalise cette fonction de sécurité en évitant la destruction du commutateur de puissance. D'autre part, le multiplicateur de tension 26 nécessaire à la commande de la grille du transistor de puissance, consomme un courant non négligeable sur l'alimentation VCC. Il est donc préférable de prévoir une entrée d'inhibition sur ce multiplicateur afin de réduire la consommation du circuit lorsque celui- ci ne commande pas la charge. Des transistors 32, 33 sont montés en résistances entre les broches I/O et SEL respectivement, et la masse, pour référencer les potentiels de ces broches au cas ou celles-ci se trouveraient déconnectées, ceci conformément à la méthode dite "FMECA" d'analyse de défaillances électriques d'un système. L'ensemble des composants représentés à la figure 5 est intégrable sur une même puce sous boîtier à cinq broches: VCC, I/O, SEL, OUT et GND, tel qu'un boîtier TO 220 dit "Pentawatt"'. Du fait que, suivant l'invention, la ligne SEL est commune à plusieurs circuits de commande il apparaît possible de disposer deux circuits de commande selon l'invention sur une même puce sous boîtier du type TO 220 par exemple à sept broches dit "Heptawatt": VCC, GND, deux broches I/O, deux broches OUT, et une broche SEL. On peut réduire ainsi l'encombrement du dispositif selon l'invention tout en abaissant son coût de fabrication. Dans tout ce qui précède les circuits de commande utilisés sont connectés au côté "masse" de la charge à commander. Il est clair que l'invention n'est pas limitée à une telle disposition et qu'elle s'étend évidemment & des dispositifs dans lesquels les circuits de commande sont connectés au circuit d'alimentation de la charge, du côté o est placée la source d'alimentation de ce circuit, comme cela est d'ailleurs fréquemment le cas. On a représenté à la figure 6 du dessin annexé le dispositif suivant l'invention, intégré à un dispositif de commande de six charges comprenant, pour établir une comparaison avec celui (connu) de la figure 1, un calculateur principal et un calculateur auxiliaire de surveillance et six circuits de commande 2-0 à 2-5 conformes à celui de la figure 5. Le dispositif présente ainsi superficiellement la même configuration que celui de la figure 1 mais il apparaît immédiatement que la ligne SEL étant commune à tous les circuits et connectée à une seule broche OUT du calculateur principal, la commande des circuits 2-0 à 2-5 par le calculateur n'utilise plus que sept broches de celui-ci au lieu de douze (IN-0 à IN-5 et OUT-0 à OUT-5) sur le calculateur du dispositif de la figure 1. De même le calculateur de surveillance ne consacre plus que six broches au lieu de douze à la surveillance du calculateur principal. Il en résulte une diminution dans les mêmes proportions des liaisons par fils entre les calculateurs et les circuits de commande ce qui est un avantage essentiel obtenu par la présente invention. Comme on l'a vu plus haut, un autre avantage non moins essentiel procuré par l'invention, est de permettre la discrimination des défauts recherchés pour l'amélioration du fonctionnement en mode dégradé de la commande de l'alimentation des charges. Bien entendu l'invention n'est pas limitée au mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple, ni à l'application mentionnée plus haut à la commande des électrovannes d'un dispositif d'antiblocage de roues d'un véhicule. Elle s'étend au contraire à la commande de l'alimentation électrique de toute charge, isolée ou faisant partie d'un groupe de telles charges, commandé par des circuits de puissance "intelligents" ou autres. L'invention n'est pas limitée non plus à la détection et à la discrimination de quatre défauts de fonctionnement au plus. L'utilisation d'une ligne de sélection supplémentaire permettrait d'étendre à 9 le nombre maximal de défauts détectables, par exemple. L'invention n'est pas limitée, encore, à un dispositif réalisé en technologie MOS, ce dispositif pouvant faire appel à toute technologie actuelle de réalisation de circuits intégrés, la technologie TTL par exemple. REVENDICATIONS 1. Dispositif de détection et de discrimination de défauts de fonctionnement d'au moins un circuit d'alimentation électrique d'une charge placée en série avec un commutateur électronique dont une broche de commande est connectée à un calculateur par une ligne de commande (I/O) transmettant à cette broche des signaux de commutation commandés par le calculateur, ce dispositif comprenant des moyens de détection d'au moins un défaut de fonctionnement du groupe formé par: le court-circuit de la charge, la commande permanente de la charge et l'ouverture du circuit d'alimentation de cette charge, caractérisé en ce que ces moyens de détection comprennent au moins un détecteur (7; 8; 9) sensible à une caractéristique électrique d'un point prédéterminé du circuit d'alimentation de la charge et propre à former un signal logique représentatif de la position de la valeur de cette caractéristique par rapport à une valeur prédéterminée, et un circuit logique (10) connecté à la sortie du détecteur (7; 8; 9), à la ligne de commande (I/O) et à une ligne (SEL) de sélection connectées toutes deux au calculateur (1) pour transmettre au circuit logique au moins une combinaison de signaux logiques émis par le calculateur et propre à activer ce circuit en vue de la détection d'une présence éventuelle d'un défaut particulier et de la production d'un signal représentatif de la situation détectée, la sortie du circuit logique (10) commandant alors des moyens d'imposition, sur la ligne de commande (I/O), de l'un de deux états logiques correspondant respectivement à la présence ou à l'absence du défaut, le calculateur (1) comprenant des moyens pour configurer en lecture celui des ses ports qui est connecté à la ligne (I/O) quand l'état logique de celle-ci est imposé par le circuit logique et pour identifier un défaut éventuel par la lecture de cet état. 2. Dispositif conforme à la revendication 1, caractérisé en ce que le circuit logique comprend plusieurs sous-circuits (CO, CP, CC) connectés chacun à un desdits détecteurs (7, 8, 9), et en ce que le calculateur (1) comprend des moyens pour établir sur chacune des lignes (I/O) et (SEL) des suites de niveaux logiques suivant des combinaisons ligne-à-ligne propres chacune à activer l'un des sous-circuits (CO, CP, CC), les sous- circuits réagissant successivement à la réception, alors qu'ils sont activés, d'un signal venu d'un détecteur associé pour imposer sur la ligne (I/O) un état logique correspondant au signal reçu alors que le calculateur est reconfiguré pour lire l'état de cette ligne, la suite d'états logiques ainsi imposés sur la ligne (I/O) par les différents souscircuits étant identifiée par le calculateur comme représentative de la présence ou de l'absence d'un défaut particulier. 3. Dispositif conforme à la revendication 2, dans lequel le commutateur électronique est un transistor (4), caractérisé en ce que l'un (9) des détecteurs est sensible à la présence d'une surintensité dans le circuit commandé par le transistor (4) pour transmettre un signal logique à un sous-circuit (CC) activé par un niveau logique prédéterminé établi sur la ligne (SEL) par le calculateur, le sous-circuit commandant alors lesdits moyens d'imposition (11) pour que ceux-ci imposent sur la ligne (I/O) un niveau logique prédéterminé représentatif de la présence de cette surintensité alors que le calculateur est configuré pour lire l'état de cette ligne et pour combiner cet état aux états imposés séquentiellement sur la ligne par les autres sous-circuits, pour en déduire la présence éventuelle d'un court-circuit de la charge. 4. Dispositif conforme à la revendication 3, caractérisé en ce que le sous-circuit (CC) comprend une bascule (23, 24) de mémorisation du signal délivré par le détecteur (9) et une bascule (25, 26) de remise à zéro de la bascule de mémorisation, commandée par une transition du signal imposé sur la ligne (SEL) par le calculateur. 5. Dispositif conforme à la revendication 2, dans lequel le commutateur électronique est un transistor (4) placé en série avec la charge, du côté "masse" du circuit d'alimentation de celle-ci, caractérisé en ce que l'un (8) des détecteurs est sensible à la tension régnant au point du circuit d'alimentation commun à la charge (3) et au transistor (4) pour transmettre un signal logique à un sous-circuit (CP) activé par un signal logique prédéterminé établi sur la ligne (SEL) et par un autre signal logique établi sur la ligne (I/O) propre à assurer le blocage du transistor, le signal logique alors émis par le sous-circuit (CP) vers les moyens d'imposition (11) commandant l'établissement sur la ligne (I/O) d'un niveau logique lu par le calculateur et combiné par celui-ci aux niveaux imposés séquentiellement sur la ligne par les autres souscircuits pour en déduire la présence éventuelle d'une commande permanente de la charge. 6. Dispositif conforme à la revendication 5, adapté à une charge inductive, caractérisé en ce que l'un (7) des détecteurs est sensible à une surtension apparaissant au point du circuit d'alimentation de la charge inductive qui est commun à celle-ci et au transistor (4), pour transmettre alors un signal logique à un sous-circuit (CO) activé par le calculateur au moyen d'un signal logique prédéterminé établi sur la ligne (SEL) et d'un autre signal logique établi sur la ligne I/O et propre à commander le blocage du transistor (4), le signal logique alors émis par le sous-circuit (CO) vers les moyens d'imposition (11) commandant l'établissement sur la ligne (I/O) d'un niveau logique lu par le calculateur et combiné par celui-ci aux niveaux imposés séquentiellement sur cette ligne (I/O) par les autres sous-circuits pour en déduire la présence éventuelle d'une ouverture accidentelle du circuit d'alimentation de la charge. 7. Dispositif conforme à l'une quelconque des revendications précédentes, caractérisé en ce que les moyens d'imposition (11) sont constitués par une source de courant montée entre la ligne (I/O) et la masse et commandée par la sortie du circuit logique (10). 8. Dispositif conforme à la revendication 7, caractérisé en ce que le calculateur (1) comprend un moyen (14) de commande du niveau de la ligne (I/O), en ce qu'une charge de rappel (13) est connectée entre une source d'alimentation du circuit logique et la ligne (I/O), entre le calculateur et la source de courant. 9. Dispositif conforme à l'une quelconque des revendications précédentes, adapté à un système comprenant plusieurs circuits d'alimentation d'autant de charges, commandés par un même calculateur corrigeant périodiquement l'état de tous les commutateurs, caractérisé en ce que la séquence de détection de défauts commandée par le calculateur présente une durée faible par rapport à la périodicité des corrections de l'état des commutateurs. 10. Dispositif conforme à la revendication 9, caractérisé en ce que le calculateur comprend des moyens de détection de diaphonies sur les commandes des charges par un traitement des niveaux logiques imposés et lus sur la ligne (I/O) par le calculateur. 11. Dispositif conforme à l'une quelconque des revendications précédentes, caractérisé en ce que le transistor (4), les détecteurs (7, 8, 9), le circuit logique (10) et les moyens d'imposition (11) associés pour la commande de chaque charge sont intégrés sous la forme d'un circuit de commande (2). 12. Dispositif conforme à la revendication 11, caractérisé en ce que le transistor (4) est un transistor de puissance du type MOS et en ce que le circuit de commande (2) prend alors la forme d'un circuit de puissance intelligent. 13. Dispositif conforme à la revendication 9, caractérisé en ce que les lignes de sélection (SEL) associées aux charges sont connectées à une même broche du calculateur (1).