Brevet FR2653951A1 — publié le 19910503

La présente invention concerne des puces semiconduc- trices, en particulier un convertisseur de niveau servant à convertir un niveau TTL (logique transistor-transistor) d'un signal d'entrée en un niveau CMOS (métal-oxyde-semiconducteur complémen- taire). De façon générale, le niveau du signal TTL est défini comme étant un niveau logique bas s'il est en dessous de 0,8 V, tandis que le niveau est défini comme étant un niveau haut s'il est au-dessus de 2,2 V D'autre part, le niveau du signal CMOS est défini comme étant le niveau logique bas s'il est le niveau de terre (VSS), tandis qu'il est défini comme étant le niveau haut s'il est le niveau de la tension d'alimentation (VCC) Ainsi, lorsqu'un signal TTL est appliqué à des puces semiconductrices CMOS, un convertisseur de niveau est nécessaire pour transformer le niveau de signal TTL en un niveau de signal CMOS Un convertis- seur de niveau selon la technique antérieure, qui est représenté sur la figure 1, transforme le niveau de signal TTL en un niveau de signal COMS par tirage vers le haut ou tirage vers le bas dans un circuit de porte NI 1. Toutefois, si le niveau d'entrée du signal TTL est 2,2 V, le transistor de tirage vers le haut PMOS (MOS de type P) PI 2 et le transistor de tirage vers le bas NMOS (MOS de type N) NI 2 sont rendus conducteurs en même temps, de sorte que la taille du transistor PMOS PI 2 doit être inférieure à celle du transistor NMOS NI 2 afin que le signal de sortie soit maintenu comme un niveau bas. Par conséquent, la vitesse de conversion de la porte NI 1 se ralentit lorsque le signal TTL passe du niveau haut au niveau bas, puisque la taille du transistor PMOS PI 2 est plus petite que celle du transistor NMOS NI 2 Ceci va à l'encontre de la tendance à l'augmentation de la vitesse de fonctionnement. C'est un but de l'invention de produire un convertisseur de niveau permettant d'obtenir un fonctionnement à grande vitesse pour la conversion de niveau d'un signal TTL à un signal CMOS. Un autre but de l'invention est de produire un convertis- seur de niveau possédant un circuit de commande de vitesse permet- tant de commander la vitesse de conversion Ces buts, ainsi que d'autres buts, sont réalisés dans un convertisseur de niveau qui possède un circuit de commande de vitesse entre une borne d'entrée destinée au signal TTL et un inverseur connecté à une borne de sortie. Selon l'invention, il est proposé un convertisseur de niveau qui comporte une porte NI constituée de transistors PMOS et NMOS commandés par un signal de commande et de transistors PMOS et NMOS recevant un signal TTL, un inverseur connecté à une borne de sortie de la porte NI, une partie de couplage destinée à être commandée par le signal d'entrée TTL, une partie de tension cons- tante permettant d'établir une tension constante sur une borne de sortie de la partie de couplage, et une partie de commande de vitesse destinée à être commandée par la tension de charge ou de décharge de la partie de couplage et la tension constante de la partie de tension constante. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est un schéma de circuit détaillé d'un convertisseur de niveau selon la technique antérieure; la figure 2 est un schéma de circuit détaillé d'un convertisseur de niveau selon l'invention; et la figure 3 est un diagramme temporel permettant d'effectuer la comparaison entre le convertisseur de niveau de la technique antérieure et un convertisseur de niveau réalisé selon l'invention. Sur la figure 1 est représenté un convertisseur de niveau selon la technique antérieure, dans lequel un signal de commande CS, servant à commander le convertisseur de niveau, est app Liqué aux deux grilles de transistors PMOS P Il et NMOS NI 1 En outre, une paire C de transistors CMOS, constituée d'un transistor de tirage vers le haut PMOS PI 2 et d'un transistor de tirage vers le bas NMOS NI 2, est connectée entre le drain du transistor PMOS P Il et la terre VSS et est activée sur une entrée IN par un signal TTL ayant respectivement comme niveau logique bas 0,8 V et comme niveau logique haut 2,2 V Un inverseur INV est connecté à une borne de sortie de la paire C de transistors CMOS afin d'inverser le signal de tirage vers le haut ou de tirage vers Le bas Ainsi, une porte NI 1 contient des transistors PMOS PI 1 et PI 2 et des transistors NMOS N Il et NI 2. Avec cette structure, si le signal de commande CS de niveau haut est appliqué aux deux grilles des transistors PMOS PI 1 et NMOS N Il, le convertisseur de niveau n'est pas actif Toutefois, si le signal de commande CS est de niveau bas, le convertisseur de niveau est validé de sorte que le niveau du signal TTL est converti en un niveau de signal CMOS Ainsi, si le signal TTL a un niveau bas, le transistor PMOS PI 2 de la paire C de transistors CMOS devient conducteur beaucoup plus fortement que le transistor NMOS NI 2 ne le fait, puisque la tension de seuil du transistor NMOS est d'environ 0,8 V et que celle du transistor PMOS est d'environ -0,8 V, de sorte que le signal de sortie de la porte NI 1 est tiré vers le haut et est ensuite produit au titre du niveau haut de 5 V. Cette tension de niveau haut produite par la porte NI 1 est inversée en le niveau bas par l'inverseur INV et fournie à la sortie OUT. Inversement, si le signal TTL possède un niveau haut de 2,2 V, le transistor PMOS PI 2 et le transistor NMOS NI 2 sont rendus conducteurs en même temps Ainsi, pour maintenir le niveau de sortie comme niveau bas, il faut que la taille du transistor PMOS PI 2 soit plus petite que celle du transistor NMOS NI 2. Ainsi, le transistor NMOS NI 2 devient conducteur plus fortement que le transistor PMOS PI 2, si bien que la tension de sortie VNOR de la porte NI 1 est tirée vers le bas Alors, le signal de sortie de la porte NI 1 devient le niveau bas, et ce signal de sortie est inversé en le niveau haut par l'inverseur INV Toutefois, le fait que le transistor PMOS PI 2 ait une plus petite taille que le transistor NMOS NI 2 ralentit la vitesse de conversion lorsque le signal d'entrée passe du niveau haut au niveau bas. La figure 2 est un schéma de circuit détaillé d'un convertisseur de niveau selon l'invention Un signal de commande CS, servant à commander le convertisseur de niveau, est appliqué aux deux grilles de transistors PMOS PI 1 et NMOS N Il de la figure 2 De plus, une paire C de transistors CMOS, constituée d'un transistor de tirage vers le haut PMOS PI 2 et d'un transistor de tirage vers le bas NMOS NI 2, est connectée entre le drain du transistor PMOS PI 1 et la terre VSS et est activée sur une entrée IN par un signal TTL ayant respectivement 0,8 V comme niveau bas et 2,2 V comme niveau haut Une porte NI 1 comporte les transistors PMOS PI 1 et PI 2 et les transistors NMOS N Il et NI 2 De plus, le signal TTL est appliqué à une partie de couplage 3 constituée par un transistor PMOS PI 3, qui assure le couplage avec le signal d'entrée TTL En outre, la source et le drain du transistor PMOS P 3 sont connectés ensemble de manière à former un condensateur. Ensuite, une partie 4 de tension constante, servant à produire une tension constante, est connectée au transistor PMOS PI 3 La partie de tension constante 4 est constituée d'un tran- sistor NMOS NI 3, qui est toujours rendu conducteur, puisque la tension d'alimentation VCC est appliquée à la fois à la grille et au drain de manière à assurer un fonctionnement en diode, et une résistance R de valeur élevée est connectée à la source du tran- sistor NMOS NI 3 Le résistance R est faite de silicium poly- cristallin ou d'un très petit transistor PMOS dont la grille est connectée à la terre VSS. De plus, le noeud commun de la source et du drain du transistor PMOS PI 3 de la partie de couplage 3 est connectée à la résistance R de la partie de tension constante 4 En outre, une partie de commande de vitesse 5, constituée d'un transistor PMOS PI 4, qui est rendu conducteur ou non conducteur par couplage avec le signal d'entrée du transistor PMOS PI 3, est connectée En d'autres termes, la grille du transistor PMOS PI 4 de la partie de commande de vitesse 5 est connectée à la borne de sortie de la partie de tension constante 4, tandis que son drain est connecté à la borne de sortie de la paire C de transistors CMOS Un circuit total de commande de vitesse 2 est constitué par la partie de couplage 3, la partie de tension constante 4, et la partie de commande de vitesse 5. On va maintenant décrire de façon détaillée le fonction- nement de l'invention. Lorsque le signal de commande CS passe au niveau haut, le transistor PMOS PI 1 est rendu non conducteur, si bien que le convertisseur de niveau est invalidé. Toutefois, si le signal de commande CS passe au niveau bas, le convertisseur de niveau est validé Tout d'abord, si le convertisseur de niveau est validé et que le signal TTL est dans l'état de niveau bas, la sortie de la porte NI 1 produit un signal de niveau haut, et le signal de niveau haut tiré vers le haut venant de la porte NI 1 est inversé en le signal de niveau bas par l'inverseur INV Ensuite, si le signal TTL est dans l'état de niveau haut, les deux transistors PMOS PI 2 et NMOS NI 2 sont rendus conducteurs en même temps Toutefois, la taille du transistor PMOS PI 2 est plus petite que celle du transistor NMOS NI 2, de sorte que le transistor NMOS NI 2 est rendu conducteur plus fortement que le transistor PMOS PI 2 Ainsi, le signal TTL est tiré vers le bas par le transistor NMOS NI 2 de manière à produire le signal de niveau bas, et le signal de niveau bas est inversé en le signal de niveau haut par l'inverseur INV et fourni à la sortie OUT. Ainsi, lorsque le signal TTL passe du niveau bas au niveau haut, les deux transistors PMOS PI 2 et NMOS NI 2 sont rendus conducteurs, mais le signal de sortie de la porte NI 1 prend l'état de niveau bas, puisque la taille du transistor NMOS NI 2 est plus grande que celle du transistor PMOS PI 2 De plus, le signal d'entrée TTL est appliqué à la grille du transistor PMOS PI 3 de la partie de couplage 3 D'autre part, la tension de sortie de référence VR venant de la partie de tension constante 4 est donnée de manière constante par la différence entre la tension d'alimen- tation VCC d'une part et, d'autre part, la tension de seuil VT du transistor NMOS NI 3 et la tension de polarisation inverse VBB, c'est-àdire VR = VCC VT VBB Alors, le transistor PMOS PI 4 est rendu non conducteur Toutefois, si la tension d'entrée passe du niveau haut au niveau bas, le transistor NMOS NI 2 de la porte NI 1 est rendu non conducteur, tandis que le transistor PMOS PI 2 est rendu conducteur Par conséquent, la tension de sortie VNOR de la porte NI 1 prend l'état de niveau haut, mais la vitesse de conver- sion est ralentie du fait de La taille du transistor PMOS PI 2. Dans Le même temps, le transistor PMOS PI 3 de La partie de couplage 3 reçoit également le signal d'entrée, de sorte que la tension d'entrée VA descend suffisamment pour rendre conducteur le transistor PMOS PI 4 de la partie de commande de vitesse 5 Ainsi, la tension VA appliquée à la grille du transistor PMOS PI 4 descend en dessous du niveau de référence VR de La partie de tension constante 4 Alors, lorsque La tension TTL passe du niveau haut au niveau bas, le transistor PMOS P 12 de la paire C de transistors CMOS et le transistor PMOS PI 4 de la partie de commande de vitesse sont rendus conducteurs en même temps, ce qui rend plus grande la vitesse d'élévation de la tension de sortie VNOR de La porte NI 1. Par conséquent, la tension de sortie OUT de l'inverseur INV devient basse rapidement. De plus, après une durée constante, la tension de référence VR de la partie de tension constante 4 revient à la valeur initiale, si bien que le transistor PI 4 est rendu non conducteur, mais la tension de sortie de la porte NI 1 a déjà atteint un état de niveau suffisamment élevé Comme mentionné ci-dessus, dans La conversion du niveau TTL en le niveau CMOS, la vitesse de conversion est très lente puisque le transistor PMOS PI 2 possède une p Lus petite taille que le transistor NMOS NI 2 pour produire le signal de niveau bas dans la porte NI 1 lorsque le signal d'entrée TTL passe du niveau haut au niveau bas. Toutefois, l'invention peut augmenter la vitesse de conversion en rendant conducteurs à la fois Le transistor PMOS PI 2 de la paire de transistors CMOS de la porte NI et le transistor PMOS PI 4 de la partie de commande de vitesse 5 lorsque le signal TTL passe du niveau haut au niveau bas De plus, le circuit de commande de vitesse constitué par la partie de couplage, la partie de tension constante et la partie de commande de vitesse est simple, de sorte qu'il est possible de l'utiliser facilement dans le convertisseur de niveau de la technique antérieure. Bien entendu, L'homme de l'art sera en mesure d'imaginer, à partir du dispositif dont la description vient d'être donnée à titre simplement illustratif et nullement Limitatif, diverses viariantes et modifications ne sortant pas du cadre de L'invention. REVENDICATIONS 1 Convertisseur de niveau, caractérisé en ce qu'il comprend: un moyen faisant fonction de porte NI comportant un tran- sistor PMOS (PI 1) et un transistor NMOS (N Il) commandés par un signal de commande (CS) et une paire de transistors CMOS (PI 2, NI 2) recevant un signal TTL; un moyen inverseur connecté audit moyen faisant fonction de porte NI et servant à inverser le signal de sortie dudit moyen faisant fonction de porte NI; et un moyen de commande de vitesse comportant une partie de couplage qui assure le couplage avec le signal TTL, une partie de tension constante qui établit une tension de référence (VR), et une partie de commande de vitesse permettant de commander la vitesse de conversion à l'aide du signal de couplage et de la tension de référence (VR). 2 Convertisseur de niveau selon la revendication 1, caractérisé en ce que ladite partie de couplage comporte un tran- sistor PMOS (PI 3) dont la grille reçoit le signal TTL et dont la source et le drain sont connectés ensemble. 3 Convertisseur de niveau selon la revendication 1, caractérisé en ce que ladite partie de tension constante comporte un transistor NMOS (NI 3) dont le drain et la grille sont connectés à la tension d'alimentation électrique (VCC) et dont la source est connectée à une résistance (R) de valeur élevée. 4 Convertisseur de niveau selon la revendication 1, caractérisé en ce que ladite partie de commande de vitesse comporte un transistor PMOS (PI 4) qui est rendu conducteur ou non conducteur par le signal de couplage venant de la partie de couplage et par la tension constante venant de la partie de tension constante. Convertisseur de niveau selon la revendication 3, caractérisé en ce que la résistance (R) est faite de silicium poly- cristallin ou d'un très petit transistor PMOS dont la grille est connectée à la terre (VSS).