Brevet FR2650453A1 — publié le 19910201

Circuit interface de sortie pour dispositif électronique L'invention concerne le fonctionnement des dispositifs électroniques lorsque leur tension d'alimentation devient inférieure à un seuil prédéterminé, le fonctionnement correct du dispositif n'étant alors plus assuré. I1 est en effet bien connu que lorsque l'alimentation d'un dispositif est défaillante, c'est-à-dire lorsque la tension d'alimentation est inférieure à un seuil prédéterminé, chaque sortie du dispositif est dans un état quelconque qui est cause de mauvais fonctionnement d'un autre dispositif électronique ayant sa propre alimentation et dont l'entrée est reliée en sortie du dispositif défaillant. C'est le cas également d'une liaison en OU câblé reliée à la sortie de plusieurs dispositifs électroniques ayant des alimentations distinctes ; la défaillance d'une alimentaiton est susceptible de perturber le fonctionnement global de la liaison. L'invention a pour but d'inhiber la sortie d'un dispositif électronique dont la tension d'alimentation est inférieure à un seuil prédéterminé, et d'assurer à ladite sortie un état logique fixe et déterminé. Un autre but de l'invention est d'inhiber la sortie d'un dispositif électronique de manière autonome, c'est-à-dire sans avoir recours à des éléments extérieurs tels que par exemple une alimentation autre que celle alimentant le dispositif électronique. L'invention a pour objet un circuit interface de sortie pour dispositif électronique ayant au moins une sortie, alimenté par une tension d'alimentation, caractérisé par le fait qu'il comporte une interface ayant un circuit de seuil relié à ladite tension d'alimentation et un circuit de sortie relié au circuit de seuil, ledit circuit de sortie ayant au moins une sortie et au moins une entrée, que ladite entrée est reliée en sortie du dispositif électronique, ladite sortie se substituant à une sortie du dispositif électronique, et que ladite sortie du circuit de sortie est du type à collecteur ouvert ayant un état haute impédance lorsque la tension d'alimentation est inférieure à une tension de seuil déterminée par ledit circuit de seuil. Selon une autre caractéristique, le circuit de seuil comprend un amplificateur différentiel et une source de tension de référence reliée d'une part à la tension d'alimentation par une première résistance et d'autre part à la masse, l'amplificateur différentiel étant constitué par un premier et un deuxième transistors, le premier transistor ayant une base reliée à un point commun à la source de tension et à la première résistance, un collecteur relié d'une part à la masse par une deuxième résistance et d'autre part au circuit de sortie, le deuxième transistor ayant une base reliée à un point d'un pont diviseur connecté entre la tension d'alimentation et la masse, et un collecteur relié à la masse, et un émetteur du premier transistor étant relié à un émetteur du deuxième transistor, lesdits émetteurs étant reliés par une troisième résistance à la tension d'alimentation. Selon une autre caractéristique, le circuit de sortie est constitué par un troisième transistor ayant un collecteur relié à la sortie du circuit de sortie, un émetteur relié à l'entrée du circuit de sortie, et une base reliée par une quatrième résistance au circuit de seuil D'autres caractéristiques et avantages de l'invention ressortiront lors de la description qui va suivre d'exemples de réalisation illustrés par les figures annexées dans lesquelles - la figure 1 représente un dispositif électronique et un premier mode de réalisation d'un- circuit interface de sortie de 1 'invention, - la figure 2 représente un dispositif électronique et un deuxième mode de réalisation d'un circuit interface de sortie de l'invention, - la figure 3 représente une interface du circuit interface de sortie des figures l et 2, - les figures 4A, 4B, 4C représentent une variante d'un circuit de sortie de la figure 3, - la figure 5A, 5B, 5C représente une autre variante d'un circuit de sortie de ia figure 3. Dans la figure 1, un dispositif électronique Dl a une sortie A qui est celle d'un circuit logique à collecteur ouvert CSl est un circuit interface de sortie constitué par une interface I ayant une entrée E reliée à la sortie A du dispositif électronique Dl, et une sortie S. Le dispositif électronique Dl et l'interface I sont alimentés par une tension d'alimentation Vc, et reliés à la masse. Dans la figure 2, un dispositif électronique D2 a une sortie B qui est celle d'un circuit logique qui n'est pas du type à collecteur ouvert ; CS2 est un circuit interface de sortie constitué par une interface I, identique à celle de la figure 1, et par un circuit logique CL à collecteur ouvert ayant une entrée reliée à la sortie B du dispositif électronique D2, et une sortie Ao reliée à l'entrée E de l'interface I. Le dispositif électronique D2, l'interface I- et le circuit logique CL sont alimentés par une tension d'alimentation Vc, et reliés à la masse. La figure 3 représente l'interface I des circuits interface de sortie CSl et CS2 des figures l et 2. L'interface I comprend un circuit de seuil 1 ayant une source de tension de référence, teile que par exemple une diode zéner DZ, et deux transistors Tl et T2, et un circuit de sortie 2 constitué par un transistor T3 et une résistance R6. Dans le circuit de seuil 1, la diode zéner DZ est reliée, d'une part à la masse et d'autre part à la tension d'alimentation Vc par une résistance Rl.Les transistors Tl et T2 constituent un amplificateur différentiel; les émetteurs des transistors Tl et T2 sont reliés entre eux et à la tension d'alimentation Vc par une résistance R3 ; la base du transistor Tl est reliée à un point P commun à la diode zener D2 et à la résistance Rl, et la base du transistor T2 est reliée à un point Q d'un pont diviseur constitué par deux résistances en série, R4 et R5, reliées à la tension d'alimentation et à la masse ; le collecteur de Tl est relié par une résistance R2 à la masse, et le collecteur de T2 est relié à la masse. Dans le circuit de sortie 2 le transistor T3 a sa base reliée au transistor Tl du circuit de seuil 1 par la résistance R6, son collecteur relié à la sortie S de l'interface et son émetteur relié à l'entrée E de l'interface.L'entrée E doit être attaquée par un circuit à collecteur ouvert ; dans la figure 1 le circuit de sortie du dispositif électronique Dl est du type à collecteur ouvert ; dans la figure 2, le circuit de sortie du dispositif électronique D2 n'étant pas du type à collecteur ouvert, le circuit interface de sortie CS2 comporte un circuit logique CL à collecteur ouvert dont la sortie Ao est reliée à l'entrée E de l'interface I. En fonctionnement normal, en désignant par VP et VQ les tensions aux points P et Q; on a VP inférieur à VQ, le transistor Tl est conducteur et le transistor T2 est bloqué. Si l'entrée E est à "O", le transistor T3 est alors conducteur et la sortie S est à "O". Si l'entrée est à "1" (haute impédance) la sortie est également à "1" (haute impédance).. En cas de défaillance de la tension d'alimentation Vc, c'est-à-dire lorsqu'elle est inférieure à une valeur Vs dite tension de seuil, on a VP supérieure à VQ, le transistor T2 est conducteur et le transistor Tl est bloqué. Le transistor T3 est alors bloqué, et quel que soit l'état de l'entrée E, état O ou 1, la sortie S est à "1" (haute impédance). En désignant par I le courant dans la résistance Rl on a VP = f(I) et Vc = VP+RlI = g(I) ; les courbes f(I) et g(I) permettent de tracer la courbe VP = G(Vc). R5 Vc D'autre part on a VQ = R5+R4 = F(Vc) R5+R4 l'intersection des courbes F(Vc) et G(Vc) détermine la tension de seuil Vs, c'est-à-dire la tension au dessous de laquelle ia sortie S a la valeur "l" quelle que soit la valeur de l'entrée E. Le circuit de sortie 2 de l'interface I, figure 3,peut être dupliqué lorsque le dispositif électronique auquel le circuit d'interface de sortie est associé délivre plusieurs signaux, le circuit de seuil 1 n'étant pas modifié. La figure 4A représente une première variante du circuit de sortie . Dans cette figure l'ensemble résistance R6 et transistor T3 est dupliqué n fois ; le circuit de sortie a n entrées et n sorties et comporte un étage séparateur constitué par un transistor T4 ayant sa base reliée au collecteur du transistor T1 du circuit de seuil 1, son collecteur relié à la tension d'alimentation Vc et son émetteur relié à n résistances R6.1 à R6.n, elles mêmes-reliées à un transistor, T3.1 à T3.n. Les transistors T3.1 à T3.n sont reliés aux sorties S1 à Sn et aux entrées El à En, réciproquement. Les n entrées El à En sont reliées soit directement aux n sorties Al à An du dispositif électronique D1 représenté figure 4B lorsque ces sorties sont du type à collecteur ouvert, soit par l'intermédiaire de n circuits logiques à collecteur ouvert CL1 à CLn aux n sorties B1 à Bn du dispositif électronique D2, figure 4C, lorsque lesdites sorties B1 à Bn ne sont pas du type à collecteur ouvert. Les n circuits logiques CL1 à CLn font également partie du circuit interface de sortie. Le transistor T4 pourra alimenter par exemple jusqu'à cinq transistors T3, de sorte que n est au plus égal à 5. Au delà il faut dupliquer le transistor T4. La figure 5A représente une deuxième variante du circuit de sortie ; dans cette figure le transistor T4 est dupliqué p fois on a donc p transistors T4.1 à T4.p. Chaque transistor T4.1 à T4.p est relié comme dans la figure 4A, à n transistors T3, via n résistances R6. On a donc p groupes de chacun n résistances R6 et n transistors T3, d'où p groupes de n sorties chacun, et p.n sorties lSl à lSn, ... pSl à pSn, et p groupes de chacun n entrées, et p.n entrées lEl à 1En',..;, pEl à pEn. Les p.n entrées sont reliées soit directement à p.n sorties 1Al à pAn du dispositif électronique D1, figure 5A, lorsque lesdites sorties sont du type à collecteur ouvert, soit, comme représenté figure 5C, par l'intermédiaire de p.n circuit logiques lCLî à pCLn à collecteur'ouvert lorsque les sorties lBl à pBn du dispositif électronique D2 ne sont pas du type à collecteur ouvert. Les p.n circuits logiques lCL1 à pCLn font partie du circuit interface de sortie. Dans le cas des deux variantes, figures 4A et 5A, du circuit de sortie, le circuit de seuil 1, figure 3 n'est pas modifié, et en particulier dans la variante représentée figure 5A les transistors T4.1 à T4;n ont tous leur base reliée au collecteur du transistor T1 dudit circuit de seuil 1. La sortie, figure 3, ou les sorties, figures 4A et 5A, du circuit interface de sortie de l'invention sont chacune reliées à un ou plusieurs autres dispositifs électroniques et/ou à des liaisons en "ou câblé". Ainsi les n sorties, figure 4A, ou les p.n sorties, figure 5A, peuvent être reliées à n, ou à p.n liaisons en "OU câblé". La ou les sorties du circuit interface de sortie se substituent donc à la ou aux sorties d'un dispositif électronique ; en cas de défaillance de la tension d'alimentation du dispositif électronique,. qui est également celle du circuit interface de sortie de l'invention, la ou les sorties dudit circuit interface de sortie sont à l'état I, haute impédance, ce qui procure, dans le cas de liaisons en "OU câblé" reliées aux dites sorties du circuit interface de sortie, une bonne sécurisation desdites liaisons. REVENDICATIONS 1/ Circuit interface de sortie pour dispositif électronique ayant au moins une sortie, alimenté par une tension d'alimentation (Vc), caractérisé par le fait qu'il comporte une interface (I) ayant un circuit de seuil (1) relié à ladite tension d'alimentation et un circuit de sortie (2) relié au circuit de seuil, ledit circuit de sortie (2) ayant au moins une sortie (S) et au moins une entrée (E), que ladite entrée est reliée en sortie du dispositif électronique, ladite sortie se substituant à une sortie du dispositif électronique, et que ladite sortie du circuit de sortie est du type à collecteur ouvert ayant un état haute impédance lorsque la tension d'alimentation (Vc) est inférieure à une tension de seuil déterminée par ledit circuit de seuil (1). 2/ Circuit interface de sortie selon la revendication 1, caractérisé par le fait que le circuit de seuil (1) comprend un amplificateur différentiel et une source de tension de référence (DZ) reliée d'une part à la tension d'alimentation (Vc) par une première résistance (R1) et d'autre part à la masse, que l'amplificateur différentiel est constitué par un premier (T1) et un deuxième (T2) transistors, que le premier transistor a une base reliée à un point commun (P) à la source de tension et à la première résistance, un collecteur relié d'une part à la masse par une deuxième résistance (R2) et d'autre part au circuit de sortie (2), que le deuxième transistor a une base reliée à un point (Q) d'un pont diviseur (R4, R5) connecté entre la tension d'alimentation et la masse, et un collecteur relié à la masse, et qu'un émetteur du premier transistor est relié à un émetteur du deuxième transistor, lesdits émetteurs étant reliés par une troisième résistance (R3) à la tension d'alimentation. 3/ Circuit interface de sortie selon la revendication 1, caractérisé par le fait que le circuit de sortie (2) est constitué par un troisième transistor (T3) ayant un collecteur relié à la sortie (S) du circuit de sortie (2), un émetteur relié à l'entrée (E) du circuit de sortie (2), et une base reliée par une quatrième résistance (R6) au circuit de seuil (1). 4/ Circuit interface de sortie selon la revendication 1, caractérisé par le fait que le circuit de sortie (2) est constitué par n troisièmes transistors (T3.1 à T'3.n)'et au moins un quatrième transistor (T4) ayant un collecteur relié à la tension d'alimentation (Vc), une bast reliée au circuit de seuil (1) et un émetteur relié par n quatrièmes résistances (R6.1 à R6.n) à une base de chacun des n troisièmes transistors, et que chaque troisième transistor a son collecteur relié à une du sortie (51 à Sn) et son émetteur relié à une entrée (E1 à En) du circuit de sortie (2), ledit circuit de sortie ayant n entrées et n sorties. 5/ Circuit interface de le sortie selon la revendication 4, caractérisé par le fait que le circuit de sortie (2) comporte p quatrièmes transistors (T4.1 à T4.p) reliés par leurs bases au circuit de seuil (1), que chaque quatrième transistor est relié à un groupe de n troisièmes transistors par n quatrièmes résistances, et que chaque troisième transistor a son collecteur relié à une sortie et son émetteur relié à une entrée dudit circuit de sortie (2), ledit circuit de sortie ayant p. n entrées (lEl à pEn) et p. n sorties (1S1 à pSn). 6/ Circuit interface de sortie selon la revendication 1, caractérisé par le fait que chaque entrée (E) du circuit de sortie (2) est reliée directement à une sortie (A) du dispositif électronique étant chaque sortie (A) dudit dispositif électronique étant du type à collecteur ouvert. 7/ .Circuit interface de sortie selon la revendication I, caractérisé par le fait qu'il comporte également au moins un circuit logique (CL) à collecteur ouvert relié 'à la tension d'alimentation (Vc) et à la masse, chaque circuit logique étant associé en sortie à une entrée (E) du circuit de sortie (2) et ayant une entrée reliée à une sortie (B) du dispositif électronique ladite sortie (B) du dispositif électronique étant d'un type autre que du type à collecteur ouvert.