Brevet FR2659764A1 — publié le 19910920

i La présente invention concerne un micro-ordinateur et une carte à circuits intégrés sans contact utilisant un tel micro-ordinateur. La figure 5 illustre la construction d'une carte à circuits intégrés conventionnelle sans contacts. Une mémoire morte ROM 2 a, une mémoire vive RAM 2 b, un circuit de transmission 3 et un circuit de réception 4 sont reliés à une unité centrale de traitement CPU 1 Un micro-ordinateur 5 comporte ces composants Une antenne de transmission de données 6 et une antenne de réception de données 7 sont reliées respectivement au circuit de transmission 3 et au circuit de réception 4 du micro-ordinateur 5 Une batterie 8 et un oscillateur 9 sont reliés à la CPU 1 De plus, toute la carte à circuits intégrés est rendue étanche par de la résine ou analogue afin d'améliorer la résistance à l'environnement. La CPU 1 est alimentée par une tension d'alimention de la batterie 8 et par un signal d'horloge de l'oscillateur 9 Par ces composants, la CPU 1 fonctionne sur la base de programmespréalablement mémorisés dans la ROM 2 a Cette carte à circuits intégrés transfère des données à et de l'extérieur en utilisant une onde électromagnétique Par ailleurs, lorsque des données sont reçues, une onde électromagnétique de l'extérieur est reçue par l'antenne de réception 7 et est entrée dans la CPU 1 après avoir été démodulée en données par le circuit de réception 4 De plus, le traitement de données est accompli dans la CPU 1 et les données sont mémorisées comme exigé dans la RAM 2 b Par ailleurs, lorsque les données sont transmises, elles sont sorties de la CPU 1 au circuit de transmission 3 et sont transmises de l'antenne de transmission 6 après qu'une porteuse ait été démodulée par les données dans le circuit de transmission 3. La figure 6 illustre un schéma du circuit de réception 4 Un condensateur 11 est relié à l'antenne de réception 7 L'antenne de réception 7 et le condensateur 11 définissent un circuit de résonance 12 afin de recevoir sélectivement une onde électromagnétique d'une fréquence spécifique Une première entrée d'un comparateur 13 pour confirmer si ou non des données sont reçues est reliée au circuit résonant 12 Des résistances 14, 15 déterminant une tension de référence du comparateur 13 sont reliées à une seconde entrée du comparateur 13 La sortie du comparateur 13 est reliée à la CPU 1 par l'intermédiaire d'une diode 16 De plus, un condensateur 17 et une résistance de décharge 18 sont reliés à la sortie de la diode 16. De plus, comme représenté en figure 7, lorsqu'une onde électromagnétique indiquant que des données de transmission sont transmises d'une unité externe à la carte à circuits intégrés, l'onde électromagnétique est reçue par l'antenne de réception 7 et une tension produite de l'antenne de réception 7 est entrée au comparateur 13 Les données sont démodulées dans le comparateur 13 et les données démodulées sont entrées de celui-ci à la CPU 1 à travers la diode 16. Puisque l'antenne de réception 7 et le condensateur 11 comprennent le circuit résonant 12, la tension produite à l'antenne de réception 7 ne peut pas s'élever ou tomber brusquemment, mais plutôt s'élever et tomber graduellement Pour cette raison, comme représenté en figure 7, la largeur des données démodulées varie grandement à cause de la grandeur d'un niveau de détection dans le comparateur 13 et de la tension produite de l'antenne de réception 7 et analogue Ceci conduit à un problème en ce qu'il devient difficile de recevoir précisément les données De plus, des variations du niveau de détection du comparateur 13 sont provoquées par l'inconstance en production de la carte à circuits intégrés et la tension produite de l'antenne de réception 7 varie grandement selon la distance entre l'unité externe et la carte à circuits intégrés. Particulièrement, lorsque les intervalles de transmission de données deviennent courts, en dépit qu'aucune onde électromagnétique n'est reçue, une tension subsiste dans le circuit résonant 12, provoquant une possible mauvaise réception. Le but de la présente invention est de résoudre le problème susmentionné et de réaliser un micro-ordinateur dans lequel des données peuvent être entrées précisément par l'intermédiaire d'un circuit résonant. Un autre but de l'invention est de réaliser une carte à circuits intégrés sans contacts qui permet une réception de données précises en utilisant un tel micro-ordinateur comme décrit ci-dessus. La présente invention propose un micro-ordinateur dans lequel un signal d'entrée est entré par l'intermédiaire d'un circuit résonant, comprenant une CPU pour traiter des données; un circuit d'entrée pour détecter le signal d'entrée; un circuit décodeur pour entrer un signal démodulé d'une longueur prédéterminé à la CPU, lorsque le circuit d'entrée détecte le signal d'entrée; un circuit d'atténuation pour atténuer l'oscillation électrique du circuit résonant lorsque le circuit d'entrée détecte le signal d'entrée et un circuit de sortie pour produire un signal de sortie de la CPU à l'extérieur. Le circuit d'atténuation peut être conçu de façon qu'il retourne la tension de sortie du circuit résonant au circuit résonant sous forme de contre-réaction. De plus, le circuit de sortie peut être conçu de façon que le signal de sortie soit produit au circuit résonant Le circuit d'atténuation peut être conçu de façon qu'il atténue une oscillation électrique produite dans le circuit résonant lorsque le signal de sortie qui est produit du circuit de sortie au circuit résonant change d'un état d'activation à un état de désactivation. Par ailleurs, la présente invention propose une carte à circuits intégrés sans contact, comprenant: un circuit antenne pour transmettre et recevoir des données d'une manière sans contact à et de l'extérieur; une CPU pour traiter des données; un circuit de réception pour détecter un signal de réception reçu par le circuit antenne; un circuit décodeur pour entrer un signal démodulé d'une longueur prédéterminée à la CPU lorsque le circuit de réception détecte le signal de réception; un circuit d'atténuation pour atténuer l'oscillation électrique du circuit d'antenne lorsque le circuit de réception détecte le signal de réception; et un circuit de transmission pour transmettre un signal de transmission par l'intermédiaire du circuit antenne de la CPU à l'extérieur. Dans un micro-ordinateur selon la présente invention, une fois que le circuit d'entrée détecte un signal d'entrée, le circuit décodeur entre un signal démodulé d'une longueur prédéterminée dans la CPU, tandis que le circuit d'atténuation atténue l'oscillation électrique du circuit de résonance. De plus, dans une carte à circuits intégrés sans contact selon la présente invention, une fois que le circuit de réception détecte un signal de réception, le circuit décodeur entre un signal démodulé d'une longueur prédéterminée dans la CPU, tandis que le circuit d'atténuation atténue l'oscillation électrique du circuit antenne. L'invention sera mieux comprise et d'autres buts, caractéritiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 est un schéma bloc illustrant un mode de réalisation d'une carte à circuits intégrés sans contact selon la présente invention; la figure 2 est un schéma illustrant un circuit de réception, un circuit de transmission et un circuit d'atténuation à l'intérieur d'un micro-ordinateur utilisé dans le mode de réalisation; les figures 3 A et 3 B représentent des formes de signaux dans des parties des circuits de la figure 2 pendant à la fois la transmission et la réception la figure 4 est un schéma partiel représentant un autre mode de réalisation selon la présente invention; la figure 5 est un schéma bloc représentant une carte à circuits intégrés conventionnelle sans contact; la figure 6 est un schéma illustrant un circuit de réception à l'intérieur d'un micro-ordinateur utilisé pour la carte à circuits intégrés de la figure 5; et la figure 7 représente des formes de signaux illustrant le fonctionnement du circuit de la figure 6. Des modes de réalisation de la présente invention vont être décrits ciaprès en référence aux dessins. En figure 1, une carte à circuits intégrés sans contact selon un mode de réalisation de la présente invention comprend un micro-ordinateur 50, un circuit antenne 60, une batterie 8 et un oscillateur 9 Le micro-ordinateur 50 est formé sur une seule pastille à circuits intégrés et comporte une CPU 1 pour traiter des données Une ROM 2 a, une RAM 2 b, un circuit de transmission 30 (circuit de sortie) sont reliés à la CPU 1 et également un circuit de réception 40 (circuit d'entrée) est relié à la CPU 1 par un circuit décodeur De plus, un circuit d'atténuation 20 est relié à la fois au circuit de transmission 30 et au circuit de réception 40. La batterie 8 et l'oscillateur 9 sont reliés à la CPU 1 du micro-ordinateur 50 et le circuit antenne 60 est relié au circuit de transmission 30 et au circuit de réception 40. Des programmes de fonctionnement de la CPU 1 sont préalablementt mémorisés dans la ROM 2 a De plus, toute la carte à circuits intégrés sans contact est rendue étanche par de la résine ou analogue pour améliorer la résistance à l'environnement. Les structures internes du circuit de transmission 30, du circuit de réception 40 et du circuit d'atténuation 20 vont être maintenant décrites en référence à la figure 2 Une antenne 61 est reliée en parallèle à un condensateur 62 L'antenne 61 et le condensateur 62 définissent le circuit antenne 60, c'est-à-dire le circuit de résonance pour transmettre et recevoir une onde électromagnétrique d'une fréquence prédéterminée Un circuit de commutation 33, relié à la CPU 1, est relié au circuit antenne 60 par l'intermédiaire d'une résistance 31 et d'un transistor 32 Un signal de transmission de la CPU 1 est entré à la borne de commande du circuit de commutation 33 Le circuit de transmission 30 comprend la résistance 31, le transistor 32 et le circuit de commutation 33. De plus, la première entrée d'un comparateur 41 est reliée à un point A du circuit antenne 60 et de la résistance 31 Des résistances 42, 43 pour déterminer une tension de référence du comparateur 41 sont reliées à la seconde entrée du comparateur 41 La sortie du comparateur 41 et reliée à une entrée d'un circuit ET 44, et un signal de validation de réception est entré de la CPU 1 à l'autre entrée du circuit ET 44 Le circuit de réception 40 comprend le comparateur 41, les résistances 42, 43 et le circuit ET 44. De plus, la première entrée d'un comparateur 21 est reliée au point A du circuit antenne 60 et de la résistance 31 La seconde entrée du comparateur 21 est à la masse et la sortie du comparateur 21 est reliée par l'intermédiaire d'un circuit de commutation 22 à un point B du transistor 32 et du circuit de commutation 33 Un circuit de commutation 23 entre le point B et une ligne d'alimentation est reliée aux deux à la fois Un circuit 24 de production de signal d'inhibition est relié à la sortie du circuit ET 44 du circuit de réception 40 Le circuit 24 de production du signal d'inhibition produit un signal d'inhibition de réception à un niveau "HI" de données de largeur d'un demi-bit lorsque le signal de niveau "HI" est entré par l'intermédiaire du circuit ET 44 La sortie du circuit 24 de production du signal d'inhibition est reliée par l'intermédiaire d'un circuit OU 25 à la borne de commande du circuit de commutation 22 et est également reliée par l'intermédiaire d'un circuit inverseur 26 et d'un circuit ET 27 à la borne de commande du circuit de commutation 23 Le circuit d'atténuation 20 comprend le comparateur 21, les circuits de commutation 22, 23, le circuit 24 de production du signal d'inhibititon, le circuit OU 25, le circuit inverseur 26 et le circuit 27. De plus, le circuit décodeur 10 est relié à l'extrémité de sortie du circuit ET 44 dans le circuit de réception 40 Lorsqu'un signal d'entrée du circuit ET 44 s'élève du niveau "L" au niveau "HI", le circuit décodeur démodule les données de réception (un signal démodulé) " O " d'une largeur d'un bit pour les transmettre à la CPU 1 et produit des données de réception " 1 " à la CPU 1 à un instant autre que celui ci-dessus. Le signal de sortie du circuit OU 25, le signal de sortie du circuit ET 27 et un signal transmis de la CPU 1 commandent l'action de travail-repos des circuits de commutation 22, 23, 33, respectivement Les circuits de commutation sont agencés afin d'être mis hors tension lorsque les signaux sont au niveau "H". Le fonctionnement du mode de réalisation va être maintenant décrit en référence aux signaux représentés aux figures 3 A et 3 B La CPU 1 est alimentée par une tension d'alimentation VCC de la batterie 8 et en même temps par un signal d'horloge de l'oscillateur 9 et fonctionne sur la base de programmes préalablement mémorisés dans la ROM 2 a. Dans la transmission de données, comme représenté en figure 3 a, la CPU 1 produit, par rapport aux données de transmission "O" d'un bit, non seulement un signal de transmission qui devient dans la première moitié du niveau "H" proportionnel à seulement une moitié de bit, mais également un signal d'inhibition de transmission qui devient dans la dernière moitié du niveau "H" proportionnel à seulement une moitié de bit. En même temps, la CPU 1 produit un signal de commande de mise hors service au circuit ET 27 de sorte que le signal de commande de mise hors service devienne le niveau "H" lorsque le signal de transmission et le signal d'inhibition de transmission sont tous les deux au niveau "L". Lorsqu'un signal de transmission au niveau "H" est produit au circuit de transmission 30 de la CPU 1 au temps tl, le signal de transmission ferme le circuit de commutation 33 et une porteuse est appliquée au transistor 32 de la CPU 1 Ceci rend conducteur le transistor 32 et l'antenne 60 est attaquée pour transmettre une onde électromagnétique à l'extérieur. Puisque le signal de transmission tombe au niveau "L" au temps t 2 lorsqu'une moitié de bit des données de transmission " O " s'écoule, le circuit de commutation 33 est fermé et en même temps un signal d'inhibition de transmission passe du niveau "L" au niveau "H", fermant de la sorte le circuit de commutation 22 à travers le circuit OU 25 A cause de cela, la sortie du comparateur 21 est appliquée au transistor 32 A cet instant, dans le circuit antenne 60, l'oscillation produite pendant les temps tl et t 2 tend à s'atténuer en répétant l'oscillation libre Lorsque l'oscillation est dans une moitié positive de cycle, la sortie du comparateur 21 occupe le niveau "H", de sorte que le transistor 32 entre à l'état ouvert Lorsque l'oscillation libre dans le circuit antenne 60 est, cependant, dans une moitié négative de cycle, la sortie du comparateur 21 occupe le niveau "L", de sorte que le transistor 32 entre à l'état conducteur Pour ces raisons, la tension retourne en une phase opposée au circuit antenne 60 sous forme de contre-réaction, consommant de la sorte de l'énergie accumulée dans le circuit antenne 60 Il en résulte, comme illustré en figure 3 A, que l'oscillation dans le circuit antenne 60 devient rapidement atténuée et stable après le temps t 2. Après cela, lorsque le signal de transmission et le signal d'inhibition de transmission occupent le niveau "L" en correspondance à la donnée de transmission " 1 " au temps t 3, un signal de commande de mise hors service passe à son tour du niveau "L" au niveau "H" A cet instant, le signal d'inhibition de réception qui est produit du circuit 24 de production du signal d'inhibition est au niveau "L" à cause de la condition de non réception et un signal de niveau "HI" est entré au circuit 27 au moyen du circuit inverseur 26 De ce fait, un signal de mise hors service de niveau "HI' est appliqué au circuit de commutatiton 23 du circuit ET 27 A cause de cela, le circuit de commutation 23 est fermé, rendant le transistor 32 complètement non conducteur. Comme cela a été expliqué, à cause de la structure telle que lorsque la tension du circuit d'antenne 60 est positive, le transistor 32 est coupé et lorsqu'elle est négative, l'énergie du transistor 32 est augmentée en utilisant la tension, l'oscillation libre produite dans le circuit antenne 60 peut être atténuée dans une courte période de temps, empêchant une oscillation non nécessaire d'être produite dans le transistor 32 Une tension de référence du comparateur 21 est établie de façon souhaitable à une valeur légèrement négative proche de OV de sorte que le transistor 32 ne fonctionne pas en réponse à un faible degré d'oscillation dans le circuit antenne 60. Un signal d'inhibition de transmission peut également être formé en inversant un signal de transmission. Dans la réception de données, comme représenté en figure 3 B, lorsqu'une onde électromagnétique correspondant aux données " O " est transmise d'une unité externe (non représentée) au temps t 4, une tension est produite dans le circuit antenne 60 qui a reçu l'onde électromagnétique La tension est comparée dans le comparateur 41 à une tension de référene qui est définie par les résistances 42, 43 Une fois que la tension produite du circuit antenne 60 dépasse la tension de référence, un signal de niveau "H" est produit au circuit ET 44 du comparateur 41 au temps t 5 A ce temps, puisqu'un signal de validation de réception de niveau "H", indiquant un état de validation de réception de la CPU 1, est entré au circuit ET 44, le signal de sortie du comparateur 41 est entré au circuit 24 de production du signal d'inhibition par l'intermédiaire du circuit ET 44. Il en résulte qu'un signal de validation de réception il d'une valeur d'une moitié de bit au niveau "H" est appliqué par l'intermédiaire du circuit OU 25 du circuit 24 de production du signal d'inhibition au circuit de commutation 22 A cause de cela, le circuit de commutation 22 est fermé et l'oscillation électrique du circuit antenne 60 est inhibée de la même manière que dans la transmission ci-dessus décrite C'est-à- dire, comme représenté en figure 3 B, une tension produite dans le circuit antenne 60 devient rapidement atténuée et stable après le temps t 5. De plus, la sortie du circuit ET 44 est entrée au circuit décodeur 10 au temps t 5, de la sorte les données de réception " O " d'une largeur d'un bit sont produites du circuit décodeur 10 à la CPU 1 En conséquence, les données reçues sont empêchées d'être distordues par la force ou intensité de l'onde électromagnétique reçue. Lorsque le signal d'inhibition de réception tombe du niveau "HI" au niveau "L" au temps t 6, qui est le temps o une durée de temps proportionnelle à une moitié d'un bit s'est écoulée à partir du temps t 5, un signal de niveau "HI" est entré au circuit ET 27 par l'intermédiaire du circuit inverseur 26 A cet instant, le signal de transmission et le signal d'inhibition de transmission sont tous les deux au niveau "L" à cause de la condition de non transmission et un signal de commande de mise hors service de niveau "HI" est entré au circuit ET 27 de la CPU 1 De ce fait, un signal de mise hors service de niveau "HI" est appliqué au circuit de commutation 23 à partir du circuit ET 27 A cause de cela, le circuit de commutation 23 est fermé, rendant le transistor 32 complètement non conducteur. Comme cela a été décrit, la CPU 1 est faite pour la réception de données du bit suivant au temps t 7 et à cet instant l'oscillation électrique du circuit antenne 60 a déjà été suffisamment inhibée C'est-à-dire, la tension de réception du circuit antenne 60 retourne une fois à un niveau " O " pour chaque bit et s'élève du niveau "O" correspondant à une onde électromagnétique reçue Pour cette raison, l'écoulement de temps entre le temps o l'onde électromagnétique est reçue et le temps o les données reçues sont détectées devient constant pour chaque bit, empêchant de la sorte la distorsion d'être produite De plus, la vitesse de transfert de données peut également être augmentée. Lorsque les données reçues sont entrées à la CPU 1, la CPU 1 accomplit le traitement de données sur la base de programmes préalablement mémorisés dans la ROM 2 a, mémorise les données dans la RAM 2 b et transmet les données comme exigé. Dans le mode de réalisation susmentionné, le circuit antenne 60 est utilisé à la fois pour la transmission et la réception La figure 4 illustre une structure de circuit dans laquelle un circuit antenne pour transmission est réalisé de façon séparée et le circuit antenne 60 est utilisé seulement pour la réception En d'autres termes, le circuit OU 25, les circuits ET 27, 44, et le circuit de commutation 33 dans le circuit représenté en figure 2 ne sont pas nécessaires Cependant, la structure telle que représentée en figure 2 réduirait la zone de la pastille du micro-ordinateur 50, lorsque l'oscillation électrique du circuit antenne pour transmission a besoin d'être atténuée, parce que le comparateur 21, les circuits de commutation 22, 23, le transistor 32 et analogues doivent également être prévus dans le circuit de transmission. R E V E N D I C A T I O N S 1 Micro-ordinateur dans lequel un signal d'entrée est entré par l'intermédiaire d'un circuit de résonance, caractérisé en ce qu'il comprend: une unité centrale de traitement ( 1) ou CPU pour traiter des données; un circuit d'entrée pour détecter le signal d'entrée; un circuit décodeur ( 10) pour entrer un signal démodulé d'une longueur prédéterminée à la CPU ( 1), lorsque le circuit d'entrée détecte le signal d'entrée un circuit d'atténuation ( 20) pour atténuer l'oscillation électrique du circuit de résonance ( 61, 62) lorsque le circuit d'entrée détecte le signal d'entrée, un circuit de sortie pour produire un signal de sortie de la CPU à l'extérieur. 2 Micro-ordinateur selon la revendication 1, caractérisé en ce que le circuit d'atténuation ( 20) précité ramène la tension de sortie du circuit de résonance ( 61, 62) précité au circuit de résonance sous forme de contre-réaction. 3 Micro-ordinateur selon la revendication 2, caractérisé en ce que le circuit d'atténuation ( 20) ramène en opposition de phase la tension de sortie du circuit de résonance précité au circuit de résonance sous forme de contre-réaction seulement lorsque cette tension est négative. 4 Micro-ordinateur selon la revendication 1, caractérisé en ce que le circuit de sortie précité produit le signal de sortie au circuit de résonance précité et en ce que le circuit d'atténuation précité atténue une oscillation électrique produite dans le circuit de résonance lorsque le signal de sortie qui est produit du circuit de sortie au circuit de résonance change d'un état de mise en service à un état de mise hors service. Micro-ordinateur selon la revendication 4, caractérisé en ce que, lorsque les données de sortie d'un bit sont produites, le circuit de sortie précité rend le signal de sortie à un état de mise en service proportionnel à une moitié de bit dans la première moitié et rend également celui-ci à un état de mise hors service proportionnel à une moitié de bit dans la dernière moitié. 6 Carte à circuits intégrés sans contact, caractérisée en ce qu'elle comprend: un circuit antenne ( 60) pour transmettre et recevoir des données d'une manière sans contact à et de l'extérieur; une unité centrale de traitement ou CPU ( 1) pour traiter les données; un circuit de réception ( 40) pour détecter un signal de réception reçu par le circuit antenne; un circuit décodeur ( 10) pour entrer un signal démodulé d'une longueur prédéterminée à la CPU ( 1) lorsque le circuit de réception détecte le signal de réception; un circuit d'atténuation ( 20) pour atténuer l'oscillation électrique du circuit antenne lorsque le circuit de détection détecte le signal de réception; et un circuit de transmission ( 30) pour transmettre un signal de transmission par l'intermédiaire du circuit antenne de la CPU ( 1) à l'extérieur. 7 Carte à circuits intégrés selon la revendication 6, caractérisée en ce que le circuit d'atténuation ( 20) ramène la tension de sortie du circuit antenne ( 60) au circuit antenne sous forme de contre-réaction. 8 Carte à circuits intégrés selon la revendication 7, caractérisée en ce que le circuit d'atténuation ( 20) ramène en phase opposée la tension de sortie du circuit antenne au circuit antenne sous forme de contreréaction seulement lorsque cette tension est négative. 9 Carte à circuits intégrés selon la revendication 6, caractérisée en ce que le circuit de transmission ( 30) produit le signal de transmission au circuit antenne ( 60) et en ce que le circuit d'atténuation ( 20) atténue une oscillation électrique produite dans le circuit antenne ( 60) lorsque le signal de transmission qui est produit du circuit de transmission au circuit antenne change d'un état de mise en service à un état de mise hors service. Carte à circuits intégrés selon la revendication 9, caractérisée en ce quelorsque les données de transmission d'un bit sont transmises, le circuit de transmission rend le signal de transmission à un état de mise en service proportionnel à une moitié de bit dans la première moitié et rend également celui-ci à un état de mise hors service proportionnel à une moitié de bit dans la dernière moitié. 11 Carte à circuits intégrés selon la revendication 6, caractérisée en ce que le circuit antenne ( 60) a un circuit de résonance ( 61, 62) qui est utilisé pour le circuit de réception et le circuit de transmission.