Brevet FR2656183A1 — publié le 19910621

i CIRCUIT D'IMAGE FIXE POUR RECEPTEUR DE TELEVISION La présente invention concerne un circuit de traitement de signaux de caméra vidéo destiné à traiter le signal de camera vidéo dans un système de monitorage et similaire et l'affichage sur un moniteur ou récepteur de télévision et appareils similaires et se rapporte plus particulièrement à un circuit d'image fixe ou arrê- tée dans un récepteur de télévision dans lequel, dans le cas o le signal vidéo n'est pas émis par la caméra vi- déo, la dernière image est maintenue, ce qui permet de l'afficher en image fixe. La figure 1 concerne un circuit de traitement de signaux de caméra vidéo utilisé dans les systèmes de monitorage classiques et similaires, comme cela est mon- tré à la figure 1, le circuit comprenant: un séparateur de luminance/signal de différence couleur et signaux synchrones 1 qui reçoit des signaux vidéo Vi provenant d'une caméra vidéo, permettant de séparer un signal synchrone horizontal HS, un signal synchone vertical VS, un signal de luminance Y et des signaux de différence de couleur R-Y, B-Y; des moyens de sélection analogique 2 pour sélec- tionner le signal de luminance Y et les signaux de dif- férence de couleur R-Y, B-Y; un convertisseur analogique/numérique 3 destiné à convertir le signal de sortie de conversion du moyen de sélection analogique 2 en un signal numérique; un codeur 6 destiné à coder l'état de sélection du sélecteur de maintien d'image SW 1 et un sélecteur de régénération SW 2; un organe de commande 4 qui reçoit les signaux synchrones horizontaux et verticaux HS, VS et le signal de sortie du codeur 6, et qui commande l'excitation du moyen de sélection analogique 2 et du convertisseur ana- logique/numérique 3, et reçoit le signal de sortie du convertisseur analogique/numérique 3 ce qui permet sa mise en mémoire dans la memoire vive RAM 5 et son émis- sion; des convertisseurs numériques/analogiques 7-9 destinés à convertir le signal de luminance numérique Y et les signaux de différence de couleur R-Y, B-Y émis par l'organe de commande 4 en signal analogique; un générateur de signaux synchrones 11 destiné à générer un signal synchrone horizontal HS, un signal synchrone vertical VS, un signal de salve de signaux de couleur CB et un signal de suppression BS; et le codeur 11 entre le signal de sortie du géné- rateur de signaux synchrones 10 et émet le signal des convertisseurs numériques/analogiques 7-9 On va main- tenant décrire ci-après le processus de fonctionnement de ce circuit classique. Lorsque les signaux Vl sont entrés par une camé- ra vidéo par l'intermédiaire d'un câble coaxial, les si- gnaux vidéo Vl sont séparés en signaux horizontaux et verticaux HS, VS, en signal de luminance Y et en signaux de différence de couleur R-Y, B-Y au niveau du sépara- teur de signaux synchrones et de différence de luminan- ce/couleur 1 ce qui leur permet d'être émis, et les si- gnaux synchrones horizontaux et verticaux HS, VS sont appliqués à l'organe de commande 4 et peuvent ainsi ser- vir d'impulsion de commande pour l'enregistrement d'in- formations d'images à destination de la mémoire vive RAM au niveau de l'organe de commande 4. Le signal de luminance Y et les signaux de dif- férence de couleur R-Y, B-Y sont sélectionnés séquen- tiellement au niveau du moyen de sélection analogique 2 en fonction des signaux de commande de sélection SL 1, SL 2 de l'organe de commande 4, ce qui permet de les émettre c'est-à-dire que les signaux de commande de sé- lection SL 1, SL 2 sont émis de façon répétée par l'organe de commande 4 dans la séquence de " 00 " > " 01 " > " 10 " > " 11 " > " 00 ", par conséquent le signal de luminance Y et les signaux de différence de couleur R-Y, B-Y en- trés au terminal d'entrée al-a 4 du moyen de sélection analogique 2 sont sélectionnés de façon répétée dans la séquence de Y > R > Y > Y > B > Y > Y pour être émis, le signal ainsi émis par le moyen de sélec- tion analogique 2 est converti en signal numérique de M bits en synchrone avec le signal d'échantillonage CS de l'organe de commande 4 au niveau du convertisseur analo- gique/numérique 3 pour être ainsi appliqué à l'organe de commande 4 A ce stade, l'organe de commande 4 émet un signal de commande d'écriture de potentiel élevé à son terminal d'écriture WR ce qui met la mémoire RAM 5 à l'état écriture, et affecte l'adresse de la mémoire RAM par la ligne omnibus d'adresses AB, et enregistre le signal numérique émis comme cela était décrit ci-dessus par la ligne omnibus de données DB, et émet le signal de commande de lecture à son terminal de lecture par l'or- gane de commande 4, ce qui met la mémoire RAM 5 à l'état de lecture, et l'adresse de la mémoire RAM 5 est affec- tée et par conséquent le signal numérique est enregistré comme décrit cidessus à l'adresse et lu pour ensuite être émis. Ainsi, les signaux émis par l'organe de commande 4, c'est-à-dire le signal de luminance Y et les signaux de différence de couleur R-Y, B-Y sont convertis en si- gnaux analogiques au niveau des convertisseurs analogi- ques numériques 7, 8, 9 pour être ainsi appliqués au codeur 11, et à ce moment, les signaux synchrones hori- zontaux et verticaux HS, VS, les signaux de salve de si- gnaux de couleur CB de O et 90 , et le signal de sup- pression BS sont produits au niveau du générateur de signaux synchrones 10 pour être appliqués au codeur 11, et en fonction de ceux-ci, les signaux de sortie Y, R-Y, B-Y des convertisseurs numériques/analogiques 7, 8, 9 et les signaux de sortie HS, VS, CB du générateur de si- gnaux synchrones 10 sont synthétisés au niveau du codeur 11 pour être convertis en un signal vidéo synthétique VO, après quoi ils sont affichés sur un écran moniteur ou un récepteur de télévision. Par ailleurs, lorsque le sélecteur de maintien d'image SW 1 est mis en court-circuit, cet état de court- circuit du sélecteur de maintien d'image SW 1 est codé au niveau du codeur 6 pour être appliqué à l'organe de com- mande 4, moyennant quoi, l'organe de commande 4 ne lit que le signal numérique enregistré en dernier lieu par la mémoire RAM 5 ce qui lui permet d'être émis et par conséquent l'image arrêtée est affichée sur le moniteur ou sur le récepteur de télévision et lorsque le com- mutateur de régénération SW 2 est mis en court-circuit, cet état de courtcircuit du commutateur de régénération SW 2 est codé au niveau du codeur 1 pour être alors ap- pliqué à l'organe de commande 4, moyennant quoi l'organe de commande 4 fonctionne comme cela a été décrit ci- dessus et les images mobiles peuvent alors être affi- chées. Cependant, dans ce type d'appareil classique, le passage à l'image arrêtée ne se fait que lorsque le sé- lecteur de maintien d'image est mis en court-circuit et par conséquent, lorsque le signal vidéo n'est pas entré par suite d'une coupure du câble coaxial de la caméra vidéo, l'image finale ne pourra pas être reconnue. Par conséquent, un but de la présente invention est de fournir un circuit d'image fixe ou d'image arrê- tée pour un récepteur de télévision dans lequel au cas o un signal vidéo ne serait pas entré par la caméra vi- déo, le signal vidéo entré en dernier par la caméra vi- déo pourra être affiché sur un écran de récepteur de té- lévision sous forme d'une image arrêtée. Ce but de la présente invention est atteint par le fait de détecter le signal synchrone parmi les si- gnaux vidéo entrés par la caméra vidéo, de déterminer la présence ou l'absence d'entrée du signal vidéo en fonc- tion de la détection du signal synchrone, dans le cas o il est déterminé que le signal vidéo est entré on traite alors le signal vidéo d'une manière classique, grâce à quoi on procède à l'affichage sur le récepteur de télé- vision et s'il est déterminé qu'il s'agit du dernier signal vidéo entré, il est traité sur le récepteur de télévision comme une image fixe. On va maintenant brièvement décrire le dessin dans lequel: la figure 1 est un schéma du circuit du traite- ment des signaux de caméra vidéo classique, la figure 2 est un schéma du circuit d'image fixe d'un récepteur de télévision selon la présente in- vention, et les figures 3 A à 3 F sont des tracés d'ondes de chaque partie de la figure 2. On va maintenant décrire l'invention plus en détail avec référence au dessin d' accompagnement dans lequel: la figure 2 est un schéma du circuit d'image arrêtée d'un récepteur de télévision selon la présente invention Comme cela est montré sur la figure 2 un circuit de traitement de signaux de caméra vidéo com- prend: un séparateur de signaux synchrones et de si- gnaux de différence de luminance/couleur 1 qui reçoit les signaux vidéo Vl provenant d'une caméra vidéo, per- mettant de séparer les signaux synchrones horizontaux et verticaux HS, VS, et le signal de luminance Y et les si- gnaux de différence de couleur R-Y, B-Y; des moyens de sélection analogique 2 destinés à sélectionner le signal de luminance Y et les signaux de différence de couleur R-Y, B-Y; un convertisseur analogique/numérique 3 destiné à convertir le signal de sortie du moyen de sélection analogique 2 en un signal numérique; un codeur 6 destiné à coder l'état de sélection du commutateur de maintien d'image SW 1 et du commutateur de régénération SW 2; un organe de commande 4 qui reçoit les signaux synchrones horizontaux et verticaux HS, VS et le signal de sortie du codeur 6 et commande l'excitation du moyen de sélection analogique 2 et le convertisseur analogi- que/numérique 3, et après avoir entré le signal de sor- tie du convertisseur analogique/numérique 3 permet d'en- registrer sur la mémoire RAM 5 et ensuite de procéder à son émission; les convertisseurs numériques/analogiques 7 à 9 destinés à convertir le signal de luminance numérique Y et les signaux de différence de couleur R- Y, B-Y émis par l'organe de commande 4 en un signal analogique; un générateur de signaux synchrones 11 destiné à produire les signaux synchrones horizontaux et verticaux HS, VS, le signal de salve de signaux de couleur CB et le signal de suppression BS; et un codeur Il qui reçoit les signaux de sortie du générateur de signaux synchrones 10 et les signaux de sortie des convertisseurs numériques/analogiques 7 à 9 ce qui permet d'émettre le signal vidéo synthétique VO; le circuit comprend de plus: un moyen de détection de tension synchrone 12 destiné à détecter le signal synchrone du signal vidéo Vl et à l'émettre sous forme de tension; un intégrateur 14 destiné à intégrer le signal de sortie du moyen de détection de tension synchrone 12; une bascule 13 qui reçoit le signal de mise en court-circuit du signal de régénération SW 2, le signal de sortie de l'intégrateur 14 et le signal de sortie du moyen de détection de tension synchrone 12 en tant que signal d'armement, un signal de réarmement et un signal d'horloge; une porte OU 15 qui exécute la fonction de réu- nion logique OU du signal émis à destination du terminal de sortie Q de la bascule 13 avec le signal de commande de lecture de 1 'organe de commande 4 ce qui permet de l'appliquer sur le terminal de lecture RD de la mémoire RAM 5; et une porte ET 17 qui exécute une fonction d'in- tersection logique ET du signal de sortie de l'inverseur 16 pour inverser le signal émis au terminal de sortie Q de la bascule 13 avec le signal de commande d'écriture de l'organe de commande 4 ce qui permet de l'appliquer au terminal d'écriture WR de la mémoire RAM 5. On va maintenant décrire le fonctionnement et les avantages de la présente invention plus en détail en se référant aux tracés d'ondes de la figure 3 A à la figure 3 F comme suit: lorsqu'un signal vidéo Vi comme cela est montré à la figure 3 A est entré par une caméra vidéo par l'in- termédiaire d'un câble coaxial, le signal vidéo Vi est appliqué par une capacité Cl à une résistance R 5 et à une base de transistor Q 1, à la suite de quoi ce signal vidéo Vi est converti et amplifié au transistor Qi comme cela est montré sur la figure 3 B ce qui permet de l'émettre à son collecteur, et le signal de sortie est intégré au niveau des résistances R 7, R 8 et des capaci- tés C 2, C 3 comme cela est montré sur la figure 3 C après quoi, il est appliqué par la capacité Ci et la résistan- ce R 9 à la base du transistor Q 2 et par conséquent un signal d'onde est émis à destination de son collecteur comme cela est montré à la figure 3 D. Par conséquent, lorsqu'un signal à potentiel élevé est émis (tl) par le collecteur du transistor Q 2, la bascule 13 est actionnée en temporisation par le si- gnal de potentiel élevé et de ce fait, un signal de fai- ble potentiel est émis à son terminal de sortie Q comme cela est montré sur la figure 3 E A ce moment, le signal de potentiel élevé émis à destination du collecteur du transistor Q 2 est intégré au niveau de l'intégrateur 14 comme cela est montré sur la figure 3 F ce qui permet son application sur le terminal de réarmement RE de la bas- cule 13 De ce fait, étant donné que la tension de sor- tie de l'intégrateur 14 conserve un niveau supérieur au niveau prédéterminé à un état o le signal synchrone est détecté à une période prédéterminée au niveau du moyen de détection de tension synchrone 12, la bascule 13 n'est pas réarmée, ce qui permet à un signal de faible potentiel d'être émis de façon continue à destination de son terminal de sortie Q, et étant donné que ce signal de faible potentiel est appliqué sur un côté du terminal d'entrée de la porte OU 15, lorsque le signal de com- mande de lecture de potentiel élevé est émis à destina- tion du terminal de lecture RD de l'organe de commande 4, un signal de potentiel élevé est émis par la porte OU ce qui met la mémoire RAM 5 à l'état de lecture et de plus, étant donné que le signal de faible potentiel émis à destination du terminal de sortie Q de la bascule 13 est inversé au potentiel élevé au niveau de l'inverseur 16 et qu'ensuite il est appliqué sur le terminal d'en- trée sur un côté de la porte ET 17, lorsque le signal de lecture de potentiel élevé est émis à destination du terminal d'écriture WR de l'organe de commande 4 le si- gnal de potentiel élevé est émis par la porte ET 17, ce qui met la mémoire RAM 5 à l'état d'écriture. Par conséquent, à ce stade, le signal vidéo en- tré Vl est traité de façon similaire à la description de la figure 1, en étant émis en signal vidéo synthétique Vo. Par ailleurs, lorsqu'un signal vidéo Vl n'est plus entré par la caméra vidéo par l'intermédiaire du câble coaxial (t 2), étant donné que le transistor Ql du moyen de détection de tension synchrone 12 est maintenu à l'état HORS TENSION, un signal de potentiel élevé est émis de façon continue à destination de son collecteur comme cela est montré sur la figure 3 B, moyennant quoi étant donné qu'un signal de potentiel élevé est appliqué de façon continue à la base du transistor Q 2 comme cela est montré sur la figure 3 C, ce transistor Q 2 est main- tenu à l'état TENSION ce qui permet d'émettre un signal de faible potentiel en continu à destination du col- lecteur comme cela est montré à la figure 3 D. Par conséquent, la tension chargée à la capacité C 5 de l'intégrateur 14 et déchargée par la résistance R 12 et le transistor Q 2 et étant déchargé au-dessous du niveau prédéterminé (t 3), la bascule 13 est réarmée ce qui permet d'émettre un signal de potentiel élevé à des- tination de son terminal de sortie Q, et étant donné que le signal de potentiel élevé est appliqué sur un termi- nal d'entrée unilatérale de la porte OU 15, indépendam- ment du signal RD du terminal de lecture de l'organe de commande 4 appliqué sur son terminal d'entrée de l'autre côté, un signal de potentiel élevé est émis par la porte OU 15 pour être ainsi appliqué au terminal de lecture RD de la mémoire 5 et à ce stade, étant donné que le signal de potentiel élevé émis à destination du terminal de sortie Q de la bascule 13 est inversée à un faible po- tentiel au niveau de l'inverseur 16, il est ensuite ap- pliqué au terminal d'entrée d'un côté de la porte ET 17, quel que soit le signal WR du terminal d'écriture de l'organe de commande 4 appliqué à son terminal d'entrée de l'autre côté, un signal de faible potentiel est émis par la porte ET 17 ce qui permet de l'appliquer au ter- minal d'écriture WR de la mémoire RAM 5. Par conséquent, à ce stade, quel que soit le si- gnal émis à destination du terminal de lecture RD et du terminal d'écriture WR de l'organe de commande 4, la mé- moire RAM 5 est maintenue à l'état de lecture, et de ce fait, seuls le signal de luminance numérique Y et les signaux de différence de couleur RY, B-Y sont lus de façon répétée et émis au niveau de l'organe de commande 4, et ce signal de luminance numérique Y et ces signaux de différence de couleur R-Y, B-Y sont convertis en si- gnaux analogiques au niveau des convertisseurs numéri- ques/analogiques 7 à 9, après quoi ils sont synthétisés avec le signal de sortie du générateur de signaux syn- chrones 10 au niveau du codeur 11, ce qui permet de les émettre en signal vidéo synthétique VO, et le signal vi- déo entré en dernier par la caméra vidéo est affiché sous forme d'une image arrêtée sur un récepteur de télé- vision. Par ailleurs, lorsque le commutateur de régé- nération SW 2 est mis en court-circuit dans l'état men- tionné ci-dessus, étant donné qu'un signal de faible potentiel est appliqué sur le terminal d'armement SE de la bascule 13, cette bascule 13 est armée ce qui permet à un signal de faible potentiel d'être émis à destina- tion de son terminal de sortie Q, et de ce fait, la mémoire RAM 5 est mise à l'état lecture et écriture par le signal de commande d'écriture et le signal de commande de lecture émis à destination du terminal d'écriture WR et du terminal de lecture RD de l'organe de commande 4, ce qui permet le fonctionnement de façon similaire à la description de la figure 1. Comme cela a été décrit ci-dessus en détail se- lon la présente invention, lorsque le signal vidéo est émis par la caméra vidéo, l'entrée du signal vidéo est bloquée étant donné que le signal vidéo entré en dernier est affiché sur un récepteur de télévision sous forme d'image fixe, on peut non seulement l'utiliser à profit dans un système de monitorage de façon à surveiller ou contrôler une certaine situation, mais ceci permet également de saisir rapidement la condition finale. il REVENDICATIONS 1 Circuit d'image fixe pour un récepteur de télévision caractérisé en ce qu'il comprend: un séparateur de différence de luminance/couleur et de signaux synchrones ( 1) destiné à séparer des signaux vidéo émis par une caméra vidéo en un signal synchrone, un signal de luminance et des signaux de différence de couleur; des moyens de sélection analogique ( 2) destinés à sélectionner le signal de luminance et les signaux de différence de couleur à tour de rôle; un convertisseur analogique/numérique ( 3) des- tiné à convertir le signal de sortie du moyen de sélec- tion analogique ( 2) en un signal numérique; un organe de commande ( 4) qui reçoit le signal de sortie d'un codeur ( 6) destiné à coder l'état de sélection du commutateur de maintien d'image SW 1 et du commutateur de régénération SW 2 et qui enregistre et é- met le signal de sortie du convertisseur analogi- que/numérique ( 3) à destination d'une mémoire vive RAM; des convertisseurs numériques/analogiques ( 7, 8, 9) destinés à convertir le signal de luminance et le signal de différence de couleur émis par l'organe de commande ( 4); un codeur ( 6) destiné à synthétiser les signaux de sortie des convertisseurs numériques/analogiques ( 7, 8, 9) avec le signal de sortie d'un générateur de si- gnaux synchrones ( 11); des moyens de détection de tension synchrone ( 12) destinés à détecter le signal synchrone du signal vidéo entré par la caméra vidéo en une tension; un intégrateur ( 14) destiné à intégrer le signal de sortie du moyen de détection de tension synchrone; une bascule ( 13) qui reçoit le signal de sortie du moyen de détection de tension synchrone ( 12) et le signal de sortie de l'intégrateur ( 14) sous forme de si- gnal d'horloge et de signal de réarmement et permet ain- si de déterminer la présence ou l'absence d'entrée du signal vidéo; et des portes qui mettent la mémoire RAM à l'état d'écriture et de lecture par le signal de commande d'é- criture et le signal de commande de lecture de la bas- cule ( 13) ou indépendamment du signal de commande d'é- criture et du signal de commande de lecture forçant la mémoire RAM à l'état de lecture. 2 Circuit selon la revendication 1, caractérisé en ce que la bascule ( 13) est réarmée lorque le commu- tateur de régénération SW 2 est mis en court-circuit.