Brevet FR2654290A1 — publié le 19910510

La présente invention concern Le problème général rencontré dans la transmission en télévision haute définition réside dans lo fait que les canaux de transmission sont trop étroits. Ainsi. dans le cas du HD-MAC, une réduction de largeur de bande d'un facteur d'environ 4 doit être obtenue. Pour réaliser cette transmission, les participants au projet EUREKA ont mis au point un système de réduction de largeur de bande qui se montre performant car iI réalise un bon compromis entre la restitution d'une très bonne résolution de l'image (définition spatiale) et une restitution temporelle de l'image. Le principe retenu consiste à adapter le mode de compression à la rfisaltltion temporelle de l'image qu'il faut transmettre.Selon le standard choisi, on utilise trois modes de compression possibles appelés 80 ms, 20 ms, 40 ms, chaque mode préservant 1a résolution spatiale, la résolution temporelle de limage ou réalisant un compromis des deux. Dans ce cas, on utilise donc un tristement adaptatif du signal vidéo. Pour réaliser ce traitement. il est nécessaire de transmettre en plus du signal vidéo proprement dit des signaux contenant des signaux de synchronisation et rles informations sur le type de traitement à effectuer telles qiie des informations vecteurs de mouvement ou des informations sur le mode de transmission, ces informations étant généralement appelées assistance digitale. Actuellernent, dans le HD-MAC. ces informations numériques de contrôle sont transmises peldant le retour trame de chaque trame vidéo. Les informations numériques de contrôle sont utilisées après transmission, dans un de codeur de réduction de bande passante tel que décrit dans les articles de IEE Conference Publication 293 en 1988. I)ans ce cas, les informations numériques de contrôle comportent principalement des signaux de synchronisation et des signaux d'assistance digitale.Le HD-MAC utilisant clos techniques de sous-échantillonnage sur quatre trames, certaines structures étant des structures quinconce-ligne ou quinconque-trame, les signaux de synchronisation sont constitues par le signal "RF" qui permet de différencier une trame parmi quatre et le signal "LT" permettant de repérer les lignes paires et impaires de la trame dans le cas de structure de sous-ecbantffionnage du type structure quinconque-trame. Les signaux (l'assistance digitale comportent plus particulièrement un signal indiquant le mode de transmission utilisé appelé "BD" et un vecteur-mouvement appelé "MV". Ces différents signaux seront décrits de manière plus détaillée ci-après. En fait, la réalisation d'un de codeur selon l'art antérieur nécessite qu'auprès décodage des informations "BD" et "MV", l'on génère ces mêmes signaux retardés de multiples de 20 ms. De plus, ces signaux devront toujours être mis en phase avec le signal vidéo à chaque endroit Oi1 ils sont utilisés. Il en est de même des signaux de synchronisation "LT" et "RF". Pour cette raison, toute modification du traitement de la vidéo entrainant un changement du retards nécessitera une reprogrammation du retard de tous les signaux de contrôle de la partie vidéo située en aval. La présente invention a donc po'ï t but de remédier à ces inconvénients en proposant un nu veau procédé de transmission des informations numériques de contrôle associées à un signal vidéo numérique. La présente invention a aussi pour but de proposer un dispositif de décodage des informations numériques de contrôle transmises selon le procédé ci-dessus qui est utilisé avec/ou qui est intégré sur le circuit du décodeur En conséquence, la présente invention a pour objet un procédé de transmission d'informations numériques de contrôle associées à un signal vidéo numérique, caractérisé en ce que, pendant le retour ligne, on transmet les informations de contrôle associées au signal vidéo de la ligne suivante. Selon un mode de réalisation préférentiel, la transmission est réalisée en multipléxan t temporellement la partie utile du signal vidéo et les informations numériques de contrôle associées. Ainsi, le procédé de la présente invention permet de simplifier le traitement de l'assistance digitale en supprimant des fonctions retards spécifiques, car les informations sont en effet automatiquement retardées en même temps que le signal vidéo dans les fonctions retard de 20 ms. D'autre part, toute modification du retard est automatiquement répercutée sur les signaux de contrôle sans nécessiter de reprogrammation. Selon un mode de réalisation de la présente invention, dans le cas d'un signal vidéo de type T1aute définition, les informations numériques de contrôle sont (onstituées par des informations de synchronisation et des informations sur le traitement à effectuer ou informations d'assistance digitale. De préférence, les informations s synchronisation ne sont transmises qu'une fois par ligne. En fait, selon un mode de realisation utilisé, les informations de synchronisation sont transmises dans un octet spécifique contenant des informations indiquant le début et la fin des effacements ligne et trame. De plais l'octet spécifique est précédé par un octet de valeur particulière. Ceci permet de séparer la vidéo utile des informations cI'assistance digitale sans l'aide de signaux externes ou base de temps. La présente invention a aussi po'ir objet un dispositif de décodage des informations numériques tlo contrôle transmises selon le procédé décrit ci-dessus, caractérisé en ce qu'il comporte au moins une mémoire destinée à stocker, pour chaque bloc vidéo, l'information de décision de branche et l'information vecteur-mouvement corre sponda n tes, cette mémoire étant écrite pendant l'effacement ligne à la fréquence de transmission et lue pendant le retour ligne n la fréquence bloc. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de In description faite ci-après d'un mode de réalisation préférentiel d'un décodeur de réduction de bande passante utilisé tl ans le cas de la transmission d'un signal vidéo en HD-MAC mettant en oeuvre la présente invention.Cette description est faite avec référence aux dessins ci-annexés dans lesquels - la figure I représente le protocole de codage des informations numériques de contrôle pendant le retour ligne du signal vidéo - la figure 2 est un schéma synoptique d'un circuit de décodage des informations numériques de contrôle selon un mode de réalisation de la présente invention - la figure 3 est un diagramme des temps expliquant le fonctionnement du décodeur de figure 2 - les figures 4 et 5 sont des schémas synoptiques représentant respectivement un dispositif de traitement des signaux d'assistance digitale et un décodeur de réduction de bande passante comportant des décodeurs d'informations numériques de contrôle conformément à la présente invention. Dans les figures, les mêmes éléments portent les mêmes références. D'autre part, la présente description sera faite en se référant au décodage d'un signal vidéo haute définition de type HD-MAC. Toutefois, il est évident pour l'homme de l'art que l'invention peut s'appliquer à tout système utilisant un traitement adaptatif du signal vidéo. Dans la présente invention on décrira plus particulièrement le traitement de signal de la voie luminance d'un signal vidéo HD-MAC. Dans ce cas, les informations numériques de contrôle associées au signal vidéo HD-MAC comportent des signaux de synchronisation et des signaux d'assistance digitale. Comme mentionné ci-dessus, les signaux de synchronisation comportent un premier signal de synchronisation noté "RF" qui permet de différencier une trame parmi quatre. Ce signal est donc constitué de deux bits. D'autre part, certaines structures de sous-échantillonnage sont des structures quinconce-ligne, ce qui signifie que la position horizontale des échantillons n'est pas la même sur les lignes paires et impaires de la trame. Le signal permettant de repérer ces lignes est noté "LT". Il est constitué d'un bit.D'autre part, le traitement HD-MAC utilise un principe de codage avec trois modes de transmission différents. Le mode de transmission utilisé est constant sur un bloc d'image, les blocs étant en général constitués par une matrice de 16 points par 1 G lignes. Le signal indiquant le mode de transmission utilisé est transmis parmi les données d'assistance digitale. Après décodage, il est appelé "BD". I1 comporte deux bits et est échantillonné à la fréquence bloc. Le mode "40 ms" ne transmet que les trames impaires de l'image haute définition d'origine ainsi qu'un ensemble de vecteurs de mouvement associés à la trame paire manquante. La trame paire manquante est donc interpolée en utilisant la position d'un point-image 20 ms plus tôt et 20 ms plus tard.Le procédé de calcul s'appelle : interpolation compensée en mouvement. I1 nécessite l'utilisation d'un vecteur de mouvement par bloc. Ces vecteurs de mouvement sont rodés sur 8 bits et notés "MV". En conséquence, le protocole utilisé pour la transmission des informations numériques de contrôle doit pouvoir transmettre les informations ttBDn et ItMVtt correspondant à chaque bloc. Or, une ligne comporte 90 blocs. D'autre part, le protocole doit pouvoir transmettre les signaux "RF" et "lut" En fait, ces signaux peuvent n'être transmis qu'une fois par ligne. En conséquence, il est nécessaire de transmettre au moins 90 mots de 10 bits plus les trois bits des signaux de synchronisation. Or, dans les systèmes de transmission actuels, on peut transmettre 864 octets par ligne dont 720 sont actifs et représentent le signal vidéo proprement (lit. Il reste donc 144 octets pour transmettre les informations numériques de contrôle. En fait, comme représenté sur la figure 1, les 144 octets libres comportent tout d'abord un premier octet dans lequel a été enregistré une valeur particulière, par exemple la valeur "FF". Cet octet est utilisé pour signaler que l'octet suivant est un octet de synchronisation noté "XY". Cetto valeur particulière "FF" devra être éliminée des valeurs possibles du signal vidéo. L'octet de synchronisation "XY" contient notamment les signaux "RF" et "LT". Il contient, de plus, des informations permettant d'indiquer le début et la fin des effacements ligne et trame notés "LBLK", "FBLK" ainsi qu'un bit appelé "moche film" transmis dans l'assistance digitale pour forcer le décodeur en mode 40 ms. Le bit de poids fort de cet octet est forcé dans l'état zéro de façon à exclure le code "FF". Un mode de codage possible de l'octet "XY" est représenté sllr la figure 1 (le symbole N. U dans le protocole signifiant non utilisé). Ensuite, comme représenté sur la figure 1, les octets 3 à 137 comportent les informations de décision de branche et de vecteurs de mouvement.Ces informations sont transmises selon une séquence de trois coups horloge. D'une manière plus spécifique, comme représentée sur la figure 1, on aura tout (l'abord un premier vecteur mouvement "MV1" dans l'octet .3, puis l'octet 4 comportera les informations de décision Dans le mode de réalisation représenté, l'octet 138 est occupé par la valeur particulière "FF" et I'octet 139 par un octet de synchronisation "XY". Dans ce cas, le bit "LBLK" est mis à 1 dans le premier octet "XY" et est mis à zéro dans le deuxième octet "XY". Ceci permet de séparer le signal vidéo utile des informations numériques de contrôle sans utiliser de signaux externes. Cette configuration spécifique permet aussi de simplifier l'électronique servant à générer les signaux "BD" et "MV" pendant la partie utile de la ligne qui est essentiellement constituée d'une mémoire de 90 mots de 10 bits comme cela sera expliqué de manière plus détaillée avec référence à la figure 2. On décrira maintenant, avec référence aux figures 2 et 3, un mode de réalisation d'un circuit de décodage des informations numériques de contrôle transmises selon le procédé ci-dessus permettant d'obtenir pour chaque bloc les informations de décision de branche "BD" et de vecteur de mouvement "MV" ainsi que les informations de synchronisation. Comme représenté sur la figure 2, le circuit de décodage comporte un circuit NAND 1 à huit entrées qui reçoit sur ces huit entrées le signal de transmission "I" de manière à décoder les octets "FF". La sortie du circuit NAND 1 est envoyée sur un circuit à retard 2 commandé par un signal horloge "H" à la fréquence de transmission. La sortie du circuit retard 2 est envoyée sur un circuit OU 3 dont l'autre entrée est alimentée par le signal horloge "H".La sortie du circuit OU 3 commande un circuit "latch" 4 qui reçoit en entrée le signal de transmission "I". Sur la sortie du "latch" 4, on obtient donc les signaux de contrôle "FBLK", "LBLK", "LT", "RF", "FM". D'autre part, le signal issu du "latch" 4 est envoyé sur IIT1 inverseur 5 dont la sortie est envoyée sur un circuit OU G. T,n sortie du circuit OU 6 est envoyée sur la remise à zéro ç n premier compteur synchrone 7 qui reçoit l'horloge "H". La sortie "Q1" du compteur 7 est envoyée en entrée du circuit OU 6. D'autre part, la sortie "QO" est envoyée sur un autres circuit OTT 9 qui reçoit sur son autre entrée le signal d'horloge "H". La sortie du circuit OU délivre un signal horloge/écriture "HE" qui est envoyé en entrée d'un circuit OU 10 qui reçoit sur son autre entrée le signal issu de l'inverseur 5. D'autre part, la sortie "QO" est aussi envoyée en entrée d'un circuit à retard 8 commandé par l'horloge "H" de manière à sortir un signal "S0" qui sera utilisé dans le décodeur de réduction de bande passante décrit ci-après. La sortie du circuit OU 10 est envoyée sur un multiplexeur 11 qui est commandé par le signal issu de l'inverseur 5. De plus, comme représenté sur la figure 3, le signal issu du "latch" 4 est envoyé comme remise à zéro d'un second compteur 12 commandé par l'horloge "H". Les sorties "QO" et "Qi" constituent des entrées inversées d'un circuit NAND 1.3 qui reçoit aussi sur une troisième entrée la sortie "Q2". La sortie d'un circuit NAND 13 et l'horloge "H" sont envoyées sur lln circuit OU 14 qui donne en sortie le signal horloge/lecture "fTL". Ce signal est envoyé sur le multiplexeur 11.La sortie du multiplexeur 11 est envoyée sur une mémoire 15 de manière à commander alternativement l'écriture et la lecture do cette mémoire 15. Conformément à la présente invention, cette mémoire peut stocker 90 mots de 10 bits. Comme représenté sur la figure 3, cette mémoire reçoit en entrée un signal issu d'un circuit à retard 19 commandé par l'horloge "H" qui reçoit lui-même les signaux issus d'un multiplexeur "MV" 17 et d'un multiplexeur "BD" 18. De plus, le multiplexeur 17 est commandé par le signal "S0". I1 reçoit sur une première entrée notée "1" directement le signal de transmission "I" et sur son autre entrée notée "0" le signal de transmission "I" retardé dans le circuit à retard 16 commandé par l'horloge "H". De même le multiplexeur 18 reçoit sur son entrée zéro directement le signal On expliquera maintenant de manière plus détaillée, avec référence à la figure 3, le fonctionnement du circuit de la figure 2 permettant d'obtenir principalement le vecteur de mouvement "MV" et l'information de décision de branche "BD" associés à chaque bloc. En A, on obtient le signal de transmission représenté sur la figure 3 constitué par les octets "pu", "XY", "MV1", un octet contenant "BDI" et "BD2", l'octet "MV2", I'octet "MV3", un octet contenant "BD311 et "BD4" etc... au niveau du 138e octet la valeur "FF", au niveau du 139e octet ltoctet "XY", puis 5 octets ne contenant pas d'information et ensuite le signal vidéo. Ces informations sont transmises à une fréquence de 27 Mhz, par exemple, comme représenté par le signal d'horloge "H" sur la figure 3. D'autre part, en "B", on obtient les mêmes informations qu'en "A" retardées d'une période d'horloge. En sortie du multiplexeur 17, on obtient les informations référencées "Mux MV" constituées par des informations "MV1", "MV2", "MV2" "MV3", "MV4", "MV4", "MV5" etc jusqu'a "MV90", "MV90".Le multiplexeur 17 étant commandé par le signal référencé ttS0" sur la figure 3 qui réalise un basculement du multiplexeur entre les entrées zéro et 1. De même, en sortie du multiplexeur 18, on obtient les informations référencées "Mux BDtt, à savoir "BD1", "BD2", "BD3", "BD4" etc... jusqu'à "BD90". Ces informations sont transmises avec un retard d'une période horloge dans la mémoire 15 dans laquelle sont écrites les informations 'tMVt' et "BD" sous-commande du signal d'horloge écriture "HE" issu du multiplexeur 11.Dans la mémoire, on stockera donc les informations "MV1", BD1", "MV2", "BD2" avec un interdiction d'écriture pour le second ensemble "MV2". "BD2", puis ttBD3t', "MV4", "BD4" avec une interdiction d'écriture pour le second ensemble ttMV4tt, "BD4" et ainsi de suite jusqu'à "MV90", "BD90". L'écriture dans la mémoire est réalisée pendant que le signal "LBLK" issu du circuit "latch" 4 se trouve au niveau "1" comme représenté sur la figure 3. Le signal horloge-écriture est issu du compteur 1 qui réalise le comptage représenté à la figure 3, à savoir zéro, 1, 2, zéro, 1, 2 de manière répétitive. Comme représenté sur la figure 3, la lecture des informations "MV", "BD" stockées dans la mémoire 15 est réalisée pendant la transmission du signal vidéo, de manière à transmettre pour chaque bloc dtinformation vidéo les informations "MV" et "BD" correspondantes permettant de reconstituer les différentes trames. La mémoire est commandée par le signal horloge/lecture "HL" qui est issu du compteur 2. Dans ce cas, le compteur 2 compte sur 8 temps horloge de zéro à sept. De ce fait, on obtient sur une durée plus longue, à savoir à la fréquence bloc, respectivement les informations "MVI" et "BD1", "MV2" et "BD2", etc... représentées par le signal sortie sur la figure 3. On décrira maintenant, avec référence aux figures 4 et 5, l'utilisation des informations numériques de contrôle transmises selon le procédé conforme à la présente invention ainsi que le circuit de décodage décrit ci-dessus dans un décodeur de réduction de bande passante et un circuit de traitement des informations d'assistance digitale utilisées dans la transmission du signal de luminance d'un signal HD-MAC. Sur la figure 4, on a représenté la partie décodage des informations d'assistance digitale du décodeur de réduction de bande passante. Comme représenté sur la figure 4, la référence 20 représente un générateur des signaux d'assistance digitale. En fait, ce circuit est identique au circuit classique. Il ne sera donc pas décrit de manière plus détaillée. Il reçoit en entrée les données "D", un signal d'horloge "H1" à 20,25 Mhz et un signal de validation "VAL" et il donne en sortie les informations de décision de branche "BD" et de vecteur-mouvement ttMVtt. Il est connecté aussi à un générateur de base de temps 22. Le générateur de base de temps 22, qui est lui aussi identique au circuit de l'art antérieur, permet de générer les signaux de synchronisation "I=r" et ttRFtt . I1 reçoit en entrée le signal de transmission ligne 625 lignes et deux horloges, à savoir l'horloge "H1" à 20,25 Mhz et l'horloge "H" à 27 Mhz, par exemple. Conformément à la présente invention, la partie décodage des informations d'assistance digitale ntest plus envoyée sur des mémoires permettant de retarder les informations de 20 ms, mais est envoyée sur un circuit 21 réalisant le formatage des signaux d'assistance digitale qui reçoit en entrée les informations "BD" et "MV" et sur un générateur de mots de synchronisation 23 qui reçoit outre les signaux de synchronisation "LT" et "RF", un signal mode film tel que décrit ci-dessus. Comme représenté sur la figure 4, les sorties des circuits 21 et 23 sont respectivement envoyées sur un multiplexeur 24 qui donne en sortie "n signal "S". Le multiplexeur 24 est commandé par un signal issu du générateur de base de temps. On décrira maintenant avec référence à la figure 5 un décodeur de réduction de bande passante dans lequel ont été insérés des circuits de décodage des signal de contrôle "CSD", tels que décrits à la figure 2. Dans le Comme représenté sur la figure 5, le décodeur de réduction de bande passante conforme à la présente invention comporte aussi un deuxième bloc "IC2". Le bloc "IC2" correspond à la partie interpolation compensée en mouvement de la voie 40 ms. I1 doit utiliser l'information de vecteur de mouvement "MV3" qui est en fait le signal "MV" retardé de 60 ms afin de compenser tous les retards introduits dans les traitements vidéo précédents. Le circuit "TC2" comporte donc un circuit de codage 110 qui reçoit en fait l'information "MV3" du circuit "CSD" prévu sur ce bloc, un interpolateur 111 qui reçoit un certain nombre dtinformations provenant des interpolateurs 40 ms prévus sur le bloc "IC3" décrit ultérieurement, un registre 112 comportant des coefficients, des additionneurs 113 et un multiplicateur 114.Le rôle de ce bloc "IC2" est de régénérer une partie des informations manquantes à partir des trames impaires transmises et des vecteurs de mouvement correspondant à chaque bloc. Comme représenté sur la figure G, le décodeur de réduction de bande passante comporte aussi un troisième bloc "IC3" qui intègre les différents interpolateurs des différentes voies permettant de régénérer la structure orthogonale d'échantillonnage en sortie ainsi que le commutateur de sélection de voie. De manière plus détaillée, le circuit "IC3" comporte deux interpolateurs 40 ms 120, deux interpolateurs 20 ms 121. Les interpolateurs 120 sont reliés directement ou par l'intermédiaire d'un multiplexeur aux sorties 40A et 40C du circuit "SSPC".Les interpolateurs 20 ms 121 sont connectés en sortie de multiplexeurs 122 qui reçoivent respectivement soit la sortie d'un circuit à retard 109 connecté aux voies 801 et 802 du "SSPC" ou à la sortie d'un circuit convertissant la voie 40 ms en 80 ms référencé 123, le circuit 123 étant lui-même connecté en sortie du multiplicateur 104 tlll bloc "IC2". Les sorties des interpolateurs 20 ms 121 sont connectées à des commutateurs de sélection de voies 124 qui reçoivent aussi les sorties dn bloc "IC2" par l'intermédiaires de circuits à retard "CD2". Les signaux issus des circuits 124 sont remis en forme dans des circuits améliorant la compatibilité 125.Comme représenté sur la figure 5, le bloc "il3" comporte aussi plusieurs circuits "CSD" associés soit à des interpolateurs 40 ms, soit avec les interpolateurs 20 ms pour régénérer les signaux de synchronisation et d'assistance digitale nécessaires. D'autre part, les multiplexeurs 108 du bloc t?ICî?t ont pour but d'effacer le retour ligne de la voie vidéo pour alimenter les interpolateurs. On notera en fait que la surface de silicium utilisée par le circuit de la figure 5 nécessaire à l'entrée de chaque circuit intégré "CSDn pour décomprimer les signaux "BD" et "MV", effacer le signal vidéo pendant les retours, éventuellement comprimer à nouveau et insérer les signaux d'assistance digitale en sortie, est très faible et bien moins importante que les surfaces demandées par des mémoires. En conséquence, l'économie réalisée par la suppression des retards de 20 ms spécifiques aux signaux "BD" et "MV" est très importante. La présente invention a été décrite en se référant à des informations codées sur 8 bits ou octet. Toutefois, il est évident quelle peut s'appliquer à d'autres types de codage, fonction notamment du codage du signal vidéo. REVENDICATIONS 1. Procédé de transmission d'informations numériques de contrôle associées à un signal vidéo numérique, caractérisé en ce que, pendant le retour ligne Iton transmet les informations de contrôle associées au signal vidéo de la ligne suivante. 2. Procédé selon la revendication 1, caractérisé en ce que la transmission est réalisée en multiplexant temporellement la partie utile du signal vidéo et les informations de contrôle associées. 3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que, dans le cas d'un signal vidéo de type haute définition, les informations de contrôle sont constituées par des informations de synchronisation ("RF", "LT") et des informations ("MV", "BD") sur le type de traitement à effectuer ou informations d'assistance digitale. 4. Procédé selon la revendication 3, caractérisé en ce que les informations de synchronisation ne sont transmises qu'une fois par ligne. 5. Procédé selon la revendication 3, caractérisé en ce que les informations de synchronisation sont transmises dans un octet spécifique (?Ixytt) contenant des informations indiquant le début et la fin des effacements ligne et trame. 6. Procédé selon la revendication 5, caractérisé en ce que ltoctet spécifique est précédé par lIn octet de valeur particulière (ttFF??). 7. Dispositif de décodage des informations numériques de contrôle transmises selon le procédé de revendications 1 à 6, caractérisé en ce qu'il comporte au moins une mémoire (15) destinée à stocker, pour chaque bloc vidéo, les informations de décision de branche ("BD") et l'information "vecteur de mouvementtt ("MV") correspondantes, cette mémoire étant écrite pendant l'effacement ligne à la fréquence de transmission et lue pendant le retour ligne à la fréquence bloc.