Brevet FR2656727A1 — publié le 19910705

La présente invention se rapporte à une configuration d'unités de pilotage de lignes de mots d'un dispositif de mémoire à semiconducteurs. Avec l'introduction de dispositifs à cellules de mémoire de densité de plus en plus élevée, la conception de la disposition des circuits de mémoire est caractérisée par une miniaturisation de plus en plus poussée. Afin de résoudre les problèmes posés par la haute densité d'intégration des cellules de mémoire, il est nécessaire d'améliorer les éléments de mémoire ainsi que l'efficacité de fonctionnement en réduisant la consommation d'énergie. Il est nécessaire, en outre, de prévoir une configuration efficace des composants de la mémoire afin d'obtenir une disposition plus efficace de la mémoire dans un espace aussi limité. En particulier, étant donné que les dispositifs de mémoire à circuit intégré à haute densité de cellules de mémoire comprennent de plus en plus de décodeurs par rapport aux dispositifs à faible densité de cellules de mémoire, la disposition de'la mémoire devient difficile à réaliser. En général, les unités de pilotage de lignes de mots d'un dispositif de mémoire à semiconducteurs servent à commander les lignes de mots sélectionnées par les décodeurs d'adresses de rangées. Les unités de pilotage de lignes de mots d'une matrice de mémoire à semiconducteurs classique sont représentées sur la figure 1. La matrice de mémoire illustrée sur la figure 1 comprend une multiplicité de lignes binaires, chaque paire de lignes binaires étant reliée à un amplificateur de détection correspondant, une multiplicité de lignes de mots disposées en travers des lignes binaires, une multiplicité de cellules de mémoire disposées suivant des rangées et des colonnes, ainsi qu'une multiplicité d'unités de pilotage de lignes de mots, chaque unité de pilotage de lignes de mots étant reliée aux diverses lignes de mots.Comme illustré sur la figure 1, les unités de pilotage de lignes de mots couplées aux décodeurs d'adresses de rangées (non représentés sur la figure 1) sont toutes disposées d'un coté de la matrice de mémoire, si bien que la distance entre les unités de pilotage de lignes de mots est diminuée. Par conséquent, pour augmenter la distance séparant les unités de pilotage de lignes de mots, il faut augmenter l'espace servant à la disposition des unités de pilotage des lignes de mots dans la matrice de mémoire. Ainsi, si la mémoire doit être disposée dans un espace limité, la configuration de la matrice de mémoire se révèlera complexe et difficile. La présente invention a pour objet de proposer une matrice de cellules de mémoire à semiconducteurs permettant d'obtenir une marge d'implantation plus importante. Pour permettre de réaliser l'objectif décrit plus haut, la matrice de mémoire de la présente invention comprend une multiplicité d'unités de pilotage de lignes de mots, chaque unité de pilotage de lignes de mots étant reliée à plusieurs lignes de mots, dans laquelle la moitié des unités de pilotage des lignes de mots est disposée d'un côté de la matrice de mémoire, et dans laquelle l'autre moitié des unités de pilotage de lignes de mots est disposée de l'autre côté de la matrice de mémoire. Afin de permettre une oeilleure compréhension de l'invention et d'illustrer sa mise en oeuvre, on se réfère maintenant, à titre d'exemple, aux dessins schématiques annexés, dans lesquels: La figure 1 est une structure d'une matrice de dispositif de mémoire à semiconducteurs classique; et La figure 2 est une structure d'une matrice de dispositif de mémoire à semiconducteurs selon la présente invention. Un mode préféré d'une matrice de cellules de mémoire à semiconducteurs présentant une structure de lignes de mots interdigitée selon la présente invention sera décrit maintenant en référence aux dessins annexés, à titre d'exemple. La figure 2 représente une structure d'unités de pilotage de lignes de mots de matrice de mémoire selon la présente invention. La figure 2 représente une multiplicité de lignes binaires, chaque paire de lignes binaires étant reliée aux amplificateurs de détection respectifs, une multiplicité de lignes de mots disposées en travers des lignes binaires et une multiplicité de cellules de mémoire disposées suivant des rangées et des colonnes. Les unités de pilotage de lignes de mots sont disposées enalternmce sur les côtés supérieur et inférieur de la matrice de mémoire. Si le nombre de lignes de mots est de 2", le nombre de lignes de mots utilisées par chaque unité de pilotage de lignes de mots est de 2k(n > k > 0, n, k: nombre entier). De plus, le nombre d'unités de pilotage de lignes disposées d'un côté de la mémoire représente la moitié du nombre total des unités de pilotage de ligne. Dans le cas de la configuration des unités de pilotage de lignes telle que décrite ci-dessus, plus la distance séparant les unités de pilotage de lignes augmente et plus la marge d'implantation augmente. Dans le mode de réalisation de la présente invention, on a décrit la méthode de configuration des unités de pilotage de lignes de mots, mais cette méthode pourrait également concerner d'autres composants de la matrice de mémoire. Par exemple, les décodeurs d'adresses de rangées respectifs pourraient être disposés au-dessus des unités de pilotage de lignes respectives disposées conformément à la présente invention. Il est également possible de disposer la rangée de décodeurs d'adresses d'un côté uniquement de la matrice de mémoire comme dans le cas de la disposition classique des décodeurs d'adresses de rangées. Dans ce cas, les unités de pilotage de lignes disposées de l'autre côté par rapport aux décodeurs d'adresses de rangées peuvent être pilotées en disposant les lignes du côté sortie des décodeurs d'adresses de rangées suivant la direction de la ligne de mots. L'avantage de la présente invention telle que décrite ci-dessus réside dans le fait qu'il est possible d'augmenter la marge d'implantation de la matrice de mémoire et que la configuration peut être facilement réalisée. Bien que des structures et procédés spécifiques de l'invention aient été illustrés et décrits ici, l'invention n'est pas censée se limiter aux éléments et structures décrits. Un homme de l'art comprendra aisément que des éléments ou sous-structures particuliers pourraient être utilisés sans s'écarter du cadre ni de l'esprit de la présente invention. REVENDICATIONS 1. Matrice de cellules de mémoire à semiconducteurs comportant une multiplicité d'unités de pilotage de lignes de mots (10) servant au pilotage de lignes de mots, ainsi qu'une multiplicité de décodeurs d'adresses de rangées servant au pilotage des unités de pilotage de lignes de mots, caractérisée en ce que lesdites unités de pilotage de lignes de mots sont divisées en deux parties, une partie desdites unités de pilotage de lignes de mots étant disposée d'un côté de ladite matrice de cellules de mémoire, l'autre partie desdites unités de pilotage de lignes de mots étant disposée de l'autre côté de ladite matrice de cellules de mémoire. 2. Matrice de cellules de mémoire à semiconducteurs selon la revendication 1, caractérisée en ce que lorsque le nombre d'unités de pilotage de lignes de mots est égal à 2", le nombre des lignes de mots utilisées par chaque unité de pilotage de lignes de mots (10) est égal à 2k, où n > k > O, n et k étant tous les deux des nombres entiers. 3. Matrice de celiules de mémoire à semiconducteurs selon la revendication 1, caractérisde en ce que lesdites unités de pilotage de lignes de mots (10) sont disposées de façon égale des deux côtés de la matrice de mémoire et en ce que les décodeurs d'adresses de rangées sont disposés sur les unités de pilotage de lignes de mots correspondants. 4. Matrice de cellules de mémoire à semiconducteurs selon la revendication 1, caractérisée en ce que lesdites unités de pilotage de lignes de mots sont disposées de chaque côté de ladite matrice de cellules de mémoire et en ce que lesdits décodeurs d'adresses de rangées sont disposés d'un côté uniquement de ladite matrice de cellules de mémoire pour piloter les unités de pilotage de lignes de mots, lesdites unités de pilotage de lignes de mots situées du côté opposé à celui des décodeurs d'adresses de rangées étant pilotées grâce à la disposition des lignes du côté sortie des décodeurs d'adresses de rangées suivant la direction de ladite ligne de mots.