Brevet FR2650412A1 — publié le 19910201

Dispositif passerelle de connexion d'un bus d'ordinateur à un réseau fibre optique en fore d'anneau. La présente invention concerne un dispositif passerelle ce connexion d'un bus d'ordinateur à un réseau de transmission de données en forme d'anneau, dont le support de transmission est constitué par des fibres optiques, réseau qui est encore appelé "réseau FDUiI". Les réseaux de transmission de données sont constitués par une pluralité d'unités, généralement appelées "équipement terminal de traitement de données", en abrégé, ETTD, (Data Terminal Equipment, en langue anglaise, en abrégé DTE) ou encore terminaux ou stations, par comvnodité de langage. Ces terminaux ou stations peuvent être constitués, notaiu)ent mais non exclusivement, par des ordinateurs. Les terminaux communiquent entre eux par l'intermédiaire d'un système de transmission. Parmi les réseaux de transmission de données les plus couramment utilisés, on relève les réseaux en forme d'anneau (ToKen Ring Jletwork, en anglais). Les développements technologiques récents dans le domaine des systèmes de transmission conduisent à utiliser de plus en plus fréquemment les fidres optiques pour transporter les informations sur un réseau de transmission, d'un terminal à un autre. On réalise ainsi des réseaux en forme de boucle dont le support de transmission est constitué par des fibres optiques. De tels réseaux encore appelés réseaux fibre optique, coimme par exemple le réseau FDDI, sont définis dans leurs grandes lignes dans les documents élaborés uans des comités de standardisation internationaux comme le Comité X3T9-5 de l'ANSI (American National Standard Institute). Les normes définies dans ces documents par l'ANSI sont en passe d'être adoptées par l'l.S.O, Organisation internationale de Normalisation (International Standard Organization). Ces normes définissent par exemple la longueur totale rMaximale de la fibre sur le réseau, soit 2Uu kms, la distance maximale entre les stations ou réseau les plus éloignées, soit l u kms, la distance maximum entre stations, soit 2 kms et le nombre maximum de connexions pnysiques, soit iOu. Elles définissent encore la vitesse et le déDit iors ligne, le format 2650 4 1 2 -2- des trames qui ne doivent pas comnporter plus de 45Uu octets d'inforillations, la nature Ges signaux constituant les caractères de commande places en début et en fin de trame et la longueur de chacun des ensembles de signaux suivant leur nature, ainsi que le code dans lequel sont écrites et transmises les informations d'une station à l'autre. L'un ces nombreux avantages'de l'utilisation de fibre optique en tant que support de transmission des informations sur un réseau est la valeur élevée des débits obtenus de l'ordre (e iju Mbit/s. Les dispositions essentielles du fonctionnement d'un réseau FDDI sont rappelées ci-dessous, ce qui facilitera la compréhension de l'invention. Pour qu'un terminal puisse transmettre des informations sur le réseau en forme d'anneau (on dit encore réseau en forme de boucle), on utilise la méthode d'accès à jetons sur boucle. Un établit sur le réseau en forine ce boucle une transmission syncnrone, la resynchronisation s'effectuant au passage au jeton dans cnaque terminai. Ainsi, tous les terminaux sont ces terminaux moniteurs. Les grandes lignes de la mrétrhoe o'accès au réseau FLOI sont les suivantes a) Lorsque aucun terminal n'a de données à émettre, un jeton circule sur la boucle; o) Pour émettre une donnée, un terminal intercepte le premier jeton qu'il reçoit, puis émet à sa place, sous forme de tranme e données, tout ou partie des données qu'il a à émettre. Il émet ensuite un nouveau Jeton sur la boucle. c) Oes pertes accidentelles au jeton peuvent résulter d'erreurs de transmission, ou de r.econfiguration de la boucle. Pour rétablir la circulation d'un jeton en cas de perte, ou après la mise en service initiale du réseau, le terminal moniteur surveille er permanence soit qu'un autre ter,linal est en train d'émettre, soit qu'unr 3- jeton circule sur la boucle. Si ce n'est plus le cas pendant un certain temps, il rétablit l'état initial de la boucle en émettant un jeton suivi de signaux de bourrage distingables du jeton. d) Une duplication accidentelle du jeton peut également avoir lieu du fait d'erreurs de transmission. Dans ce cas, le retour à la normale est assuré grâce aux dispositions qui suivent: - Les trames émises par un terminal portent en tête de trame 1 'adresse de celui-ci. Ainsi, un terrinal déterminé peut-il reconnaitre, à la réception, les trames qu'il a émises lui-même. - Apres l'avoir intercepté pour émettre des données, un terminal réémet un Jeton tout de suite après avoir émis sa dernière trame. - Si après un certain temps, qui est l'un des paramètres du réseau, ce rébut de trame n'est toujours pas reçu, le terminal retourne à l'état transparent sans réérettre de jeton. Dans ce cas, la procédure définie au paragraphe c) ci-dessus s'applique alors. On sait que la trame est le message individuel. Elle est structurée, comporte un message de début et de fin, des signaux de syncnronisation pour en déduire'l'norloge, l'adresse de la station à laquelle est destiné le message, l'adresse de la station émettrice, la longueur des données, les données utiles, etc.... En d'autres termes, la trame est le bloc élémentaire d'informations émises par une station ou terminal quelconque, qui transitent sur le support de transmission du réseau. On peut dire, de manière simplifiée, qu'une trame est constituée de aonnées utiles qui sont encadrées, dans le temps, par des signaux placés en tète de trame et par des signaux placés en queue de trame. Les signaux placés en tête et en queue de trame qui encadrent les données utiles sont appelés caractères de commande. On sait qu'un ordinateur est constitué d'une unité centrale (Central Processor Unit, en anglais, en abrégé CPU) et de différents organes péripnériques, que ce soient des périphériques magnétiques tels que des mémoires à disques ou des périphériques dits d'entrée/sortie permettant 4- 1 'échange de données avec l'extérieur (terminaux à écran, imprimantes, etc...). L'unité centrale est formée par au;aoins un processeur central et une mémoire principale à laquelle ce processeur est relié, et un processeur d'entrée/sortie assurant le contrôle oe l'écnange des données entre la mémoire et les différents organes périphériques. L'ensemble des éléments constitutifs fonctionnels constituant l'ordinateur, qu'il s'agisse oes processeurs, au processeur central ou des processeurs d'entrée/sortie, des mémoires vives et des mémoires mortes, des contrôleurs d'entrée/sortie ou des contrôleurs de périphériques est disposé sur un ensemble de cartes (Doards, en anglais) dont les dimensions sont généralement normalisées. Toute carte est constituée a'un circuit imprimié sur lequel est aisposée une pluralité de circuits intégrés. Ces cartes sont reliées généralement à un même bus de type parallèle qui assure les com;aunications entre les aifférents processeurs, le transport des aonnées entre les différentes cartes et l'alimentation électrique de celles-ci. Parmi les bus les plus couramment utilisés dans la pratique actuelle, or trouve le bus communément appelé MULTIdUS II (la marque est déposée par la Société Intel). Conmme son nomr l'indique, l'architecture d'un MULTIBUS Ii est structurée autour d'un bus principal ae type parallèle et de bus secondaires. Seul le Dus principal est normaTisé suivant la norme IEEE 1296 (Institute of Electrical and Electronic Engineers). Ce bus est appelé PSB (ce qui signifie Parallel System Bus). Lorsque l'on utilise un ordinateur comnme station d'un réseau, on le relie à ce dernier par l'intermédiaire d'une interface constituée par une carte spéciale qui est appelée carte hôte ou encore module hôte o'entrée/sortie. Selon la norme IEEE 1296, la carte nôte est connectée au bus PSc par l'intermédiaire a'un coprocesseur par exemple, de type VL 82c 369 (faDriqué par la Société Intel) communiquant par mode message avec les autres 26 5 0 4 12 élémaents constitutifs fonctionnels de l'ordinateur qui coîmmiuniquent entre eux par le PSa. La gestion du transfert des données vers le réseau est effectuée sous la conduite d'un microprocesseur, les données à trans;, ettre sur le réseau étant acheminées sur le Dus de communication interne de ce derni er. Toutefois, il est clair que les modes de transmission des données, d'une part sur le bus PSB et le bus de communication interne du microprocesseur de la carte tite, et d'autre part sur le réseau FDOI sont totalement différents, aussi bien en ce qui concerne le débit de transmission des informations, qu'en ce qui concerne les protocoles de transmission utilisés, les codes d'écritures, les informations, le format des caractères de commande, transmission des informations en parallèle sur le bus de communication interne du microprocesseur de la carte hôte, transmission des informations en série sur le réseau F)OI, etc... Il faut donc adapter les conditions de transmission des informnations sur le bus de coi-,lunication interne de la carte hôte d'une part, aux conditions de transmission sur le réseau d'autre part. La présente invention a précisément pour but de réaliser cette adaptation. Elle permet la connexion du bus PSd au réseau FD)dI à haut débit. On peut dire également qu'elle réalise le couplage entre le PSB et le réseau F)uI. Le dispositif passerelle selon l'invention est suffisamm.ent rapiae et simple pour s'adapter sur n'importe quel type de cartes hôtes, quel que soit le constructeur qui le réalise. On réalise donc un dispositif passerelle universel, simple, ayant de bonnes performances, bon marcié et de faible enconibreiaent, permettant me transmettre les inforations dans un sens ou dans un autre avec la vitesse la plus grande possible qui reste compatible avec les débits extrêmement élevés de l'anneau au réseau. Selon l'invention, le dispositif passerelle de connexion d'un bus d'ordinateur à un réseau fibre optique en forine d'anneau, de type FUDI, comprenant: - un module hôte d'entrée/sortie de l'ordinateur connecté au bus de ce dernier et qui contient au moins un bus de coinmunication vers l'extérieur transportant d'une part les oonnées et d'autre part ues blocs de contrôle contenant des paramètres relatifs à la constitution des trames FDL)I et à la nature des opérations à effectuer par le dispositif passerelle, dont l'émission vers le réseau ou la réception vers le Dus d'ordinateur est commandée par un premier microprocesseur, - un dispositif adaptateur connecté physiquement au réseau, - une interface assurant le transfert des données et blocs de contrôle 1Q entre le module nôte et le dispositif adaptateur, est caractérisé en ce qu'il comprend - une;iémoire de stockage pour stocker les transes FDUI avant leur émission sur le réseau et après leur réception du réseau, - un contrôleur de gestion ou transfert des trames entre le module nôte et le réseau, muni d'un Dus de comiianoe véhiculant les blocs de contrôle venant de ou allant vers le module hôte et les caractères de commande des trames FDUI venant de ou allant vers la mémoire de stockage et interprétant les blocs de contrôle pour constituer les caractères Ge commande et vice versa, - un bus naut déDit transportant les données provenant de ou allant vers l'interface, la mémoire de stockage et le réseau, l'interface de transfert étant connectée d'une part au bus me communication et d'autre part au bus liaut débit et au bus de commande, le transfert des données et des blocs de contrôle sur ces deux derniers bus s'effectuant indépendamment pour l'un.et pour l'autre. D'autres caractéristiques et avantages me la présente invention apparaîtront dans la description suivante donnée à titre d'exemple non limitatif et en se référant aux dessins annexes. Sur ces dessins - la figure I composée des figures la et lb, montre comment on relie un ordinateur consiméré en tant que terminal de réseau, à un réseau fibre 26 5 0 4 1 2 -7- optique par 1 'intermédiaire du dispositif passerelle de connexion selon l'invention, - les figures 2 et 3 montrent les différents éléments constitutifs essentiels du dispositif passerelle de connexion selon l'invention, la figure 2 montrant plus spécialement le module iiôte d'entrée/sortie ainsi que l'interface de transfert, alors que la figure 3 montre les autres éléments du dispositif passerelle selon l'invention, la figure 4 montre la partie de l'interface.de transfert utilisée pour transférer les informations contenues dans les blocs de contrôle vers le bus de commande du contrôleur de gestion, - la figure 5 montre comnent est constitué un bloc de contrôle contenant des paramètres relatifs à la constitution des trames FDlI, - la figure 6 donne 1 'organigramme de fonctionnement du dispositif passerelle selon l'invention montrant comment sont transférées les informations du réseau vers le module hôte, - la figure 7 donne l'organigraimme du fonctionnement du dispositif selon l'invention montrant cogment sont transférées les informations au module hôte vers le réseau. On considère les figures la et lb. La figure la montre un ordinateur ORD oont les différents éléments constitutifs sont disposés sur une pluralité de cartes C coriiiuniquant entre elles par l'intermédiaire d'un bus système parallèle PSB de type MULT1.3U II. Cnacune des cartes C est connectée au bus PSB par l'intermédiaire d'un coprocesseur:}PC fabriqué, ainsi qu'il a été dit plus naut, par exeiaple par la Société Intel. Le transfert aes informations des cartes vers le '1ULTISUS Il s'effectue par un système connu sous le nom de mode message. Le moue de communication entre les différentes cartes de l'ordinateur OR , par moue message émis par les coprocesseurs MPC, est défini de manière précise dans la norme précitée IEEE 1296. - e - L'ordinateur ORJ est connecté à un réseau RN, en forme d'anneau, par 1 'intermédiaire ou dispositif passerelle de connexion DPC selon l'invention. Le réseau RN utilise comme support de transmission des fibres optiques et est couposé par exemple, d'un anneau principal AP et d'un anneau secondaire AS. Le dispositif passerelle de' connexion DPC selon l'invention se compose d'une part d'un module hôte a'entrée/sortie HIO, d'un dispositif adaptateur DEA et d'une interface IHA assurant le transfert des informations entre le module hôte HID et le dispositif adaptateur DEA. Le module nôte HIS est relié au bus PSB par un coprocesseur MPC, du méme type que les coprocesseurs des cartes C ae l'ordinateur ORO. Le module note HIO et le coprocesseur MPC sont disposés sur une carte dont la constitution physique est analogue à celle des cartes C. Le dispositif passerelle de connexion est relié physiquement au réseau Ri par l'intermédiaire d'un dispositif d'accès pnysique au réseau, à savoir DAPR, appartenant au dispositif adaptateur DEA. La figure Jo montre un exemple de réseau RN en forme d'anneau, auquel sont connectés l'ordinateur ORJ de la figure la par l'interméaiaire du dispositif passerelle de connexion DPC, et un second ordinateur ORD1 par l'intermédiaire d'un dispositif passerelle Ge connexion DPC1. L'ordinateur OROD présente, par exemple, un structure analogue à celle de l'ordinateur ORO et est par conséquent formé d'une pluralité de cartes C1 reliées entre elles à un même bus PSBi de type iMULTISUS Il, par l'intermédiaire de coprocesseurs MPC. Le dispositif passerelle de connexion DPCi a une structure identique à celle au dispositif DPC et est donc constitué d'un module note HIDi, d'un dispositif adaptateur DEAl, et d'une interface ue transfert iHA1. Le module hôte HIC1 est raccordé au bus PS61, par l'intermédiaire d'un coprocesseur MPC, alors que le dispositif adaptateur DEAi est relié piysiqueminent au réseau RN par 1 'intermédiaire d'un dispositif d'accès pnysique au réseau DAPRi. Les différents éléments constitutifs essentiels du dispositif passerelle de connexion DPC selon l'invention apparaissent plus en détails aux figures 2 et 3. 2650 4 12 Ce sont: - le module hôte HID précité, construit autour d'un microprocesseur PRUC, de type 68020 fabriqué par la firme MOTORULA, et d'un bus BH associé à ce microprocesseur, -l'interface de transfert IHA connectée au module hôte HIO par 1 'intermédiaire du bus BH. Cette interface de transfert se compose d'une interface IHAO permettant de transférer les données depuis ou vers le module hôte HIO, et d'une interface de transfert des blocs de contrôle, à savoir IHAC permettant de transférer les blocs de contrôle depuis ou vers le taodule nôte HIO, - le contrôleur CGT de gestion de transfert, construit autour d'un microprocesseur MP, par exemple de type 68U10 faoriqué par la firme TOROLA, et d'un bus de commande BC associé à ce dernier. Le eus bC est connecté à la sortie de l'interface de commande IHAC de l'interface oe tranfert IHA, - un bus bOF pour transférer les données à hiaut débit (de l'ordre de 2uv MDit/s) depuis ou vers 1 'interface de données IHAD oe l'interface de transfert IHA, - le contrôleur CAR d'accès au réseau qui est connecté au bus de données à haut débit BOF et au dispositif o'accès physique DAPR, - la mémoire MST pour stocker les trames FD I en vue de l'émission et de la réception de celles-ci vers le réseau ou vers l'oroinateur ORO, avant que celles-ci n'aient lieu. La mémoire MST est connectée au bus haut débit BDF, ainsi qu'au contrôleur d'accès CAR, - le dispositif d'accès physique au réseau DAPR, précédoemment,nentionné. Le contrôleur CGT, le contrôleur CAR, le bus bDF, la mémoire MST et le dispositif JAPR forment le dispositif adaptateur DEA. Les grandes lignes du fonctionnement du dispositif passerelle oe connexion LPC selon l'invention sont les suivantes: - lu - on suppose tout d'abord que 1 'on chercne à envoyer des informations provenant se 1 'ordinateur ORO vers le réseau RN, via le bus PSt. Ces informations qui sont transmises par le coprocesseur MPC sont d'abord mémorisées, puis analysées par le microprocesseur PROC qui élaDore alors un bloc de contrôle SCB contenant des paramètres relatifs à la constitution des trames FDDI qui passeront sur le réseau RN, et à la nature des opérations à effectuer par le dispositif adaptateur DEA sous la conduite de son contrôleur de gestion CGT (des exemples de différentes opérations pouvant être effectuées par le dispositif DEA seront détaillés plus loin). Les paramètres relatifs à la constitution des trames FDDI sont par exeiple 1 'adresse au destinataire des informations, 1 'adresse de 1 'expéditeur, la longueur des messages qui sont envoyés, etc... Dès que le microprocesseur PROC a constitué le bloc de contrôle SCb, il envoie ce dernier, ainsi que les données correspondantes sur le bus BH vers l'interface IHA. Le bloc de contrôle SCd est acheminé par le bus Bn, plus précisément vers l'interface de commande IHAC. Dans une forme GCe réalisation préférée de l 'invention, le bloc de contrôle SCB est acne1, diné sur 16 bits, à savoir HC à HC D, accompagné de 2 Dits de parité hCPJ et- HCP,. Quant adux données, elles sor; achem;inées sur 32 Dits, à savoir HU, à HD31, accompagnées de 4 Dits de parité HOPU à HJP3. Ces données sont envoyées sur l'interface de données IHAJ appartenant à l'interface de tranfert IHA. Aussi Dien les données que le bloc de commande SCb sont stockés provisoirement dans leurs interfaces IHAC et IhAJ avant d'être transférés sur les bus bC d'une part-et bUF d'autre part. Il convient de préciser que.le bloc de contrôle SCB peut être transféré sur le bus BC avant, en même temps, ou après que les données aient été transférées sur le bus SuF. Ainsi, le transfert des olocs de contrôle ez des données sur les deux Dus séparés bC et 3OF s'effectue indépendamrment pour l'un et pour l'autre. un dit qu'il y a paral.lélisation du transfert des blocs de contrôle et des données. Lorsque le contrôleur a'accês CAR au réseau en donne l'autorisation, les données sont transférées de l'interface IHA à la mémoire lST o elles sont 2650 4 1 2 - il - stockées, en attendant d'être envoyées sur le réseau Rh. Elles ne peuvent être envoyées sur ce réseau que si le contrôleur de gestion CGT a élaboré les caractères de commande qui sont placés en tête et en fin de trames FUOI. Il convient de noter qu'un message déterminé envoyé par l'ordinateur OR) sur le réseau RN a une longueur variable. Le contrôleur ce gestion détermine le nombre de trames FLOI qu'il faut constituer pour que ce message soit envoyé dans sa totalité sur le réseau. En effet, selon la norme ANSI précitée, la longueur d'une trame FUDI ne peut excéder 45uu octets. Il est donc clair que si le miessage envoyé par l'ordinateur ORD a une longueur supérieure à 450u octets, le nombre de trames correspondant à ce message est supérieur ou égal à 2. Le bloc de contrôle SCB correspondant aux données transmises sur le bus BDF est envoyé au processeur MP via le bus BC. Le microprocesseur analyse les informations contenues dans ce bloc, les interprète, détermine l'opération effectuer sous le contrôle du contrôleur CGT, détermine le nomDre de trames FDOI correspondant aux messages envoyés par l'ordinateur ORD. Le processeur MP élabore ensuite les caractères de comniance de aéDut et de fin aes trames FD0I correspondant aux messages indiqués ci-oessus. Uès que le microprocesseur MP a terminé son analyse et son interprétation du oloc de contrôle SCB, il transmet aiors, via le contrôleur d'accès CAR, les caractères de commande à la mémoire MST o ils sont stockés, en attendant que le contrôleur d'accès CAR autorise le transfert des traies FUDI vers le réseau RN, à travers le dispositif d'accès UAPR. On voit que le bus de données à naut débit BDF a trois accès possioles, à savoir: - Un accès depuis le contrôleur d'accès CAR. Cet accès s'effectue sElon le mode:MA (accè-O uirect mémoire, ou encore direct inmemory access en anglais). - Un accès depuis le processeur M4P via le contrôleur d'accès CAR par un système a'instructions, pour transmettre les caractères de cot.manue élaoorés par celui-ci, vers la mémoire i'iST. i2 - - un accès uepuis le moaule i,ôte par 1 'interlmédiaire oe l'interface oe transfert IHA, selon le Mode MiA. Suivant le type d'accès qui est rechercné, le contrôleur d'accès CAR donne ou non 1 'autorisation G'accès au bus BDF, sacnant que chacun des trois accès possibles a une priorité différente, la priorité la plus haute étant accordée au contrôleur d'accès lui-même (c'est-à-dire au transfert d'informations depuis le réseau RN), la priorité la plus basse étant réservée à l'accès au module hôte HIO. Lorsque les trames FUDI stockées dans la mémoire MST sont complètes, elles sont alors transférées, sous le contrôle du contrôleur d'accès CAR, via le dispositif OAPR au réseau RN. Le dispositif DAPR sérialise les trames, code celles-ci et les met en forme pour qu'elles puissent être transférées sur le réseau. On considère maintenant le cas du transfert d'un message provenant d'une autre station que l'oroinateur ORD, par exemple l'ordinateur OR^; de la figure iD. qui est transmis par le réseau RN. Ce message parvient au dispositif d'accès DAPR. Il est remlis en forme et décodé par celui-ci. Ce message qui est transmis sur le réseau RN en série, est désérialisé par le dispositif JAPR et mis sous forme parallèle, 8 bits, avant d'être transmis au contrôleur d'accès CAR. L'ensemble des fonctions et des éléments composant le aispositif DAPR est uécrit dans la norme ANSI précitée. Le contrôleur d'accès CAR transforme le message provenant ou dispositif d'accès sur 8 Dits en parallèle en un message 32 Dits en parallèle, lequel est transmis, par.l'interméoiaire du Dus BDF à la mémoire ae stockage MST. Le microprocesseur'.MP au contrôleur CGT va alors cnercher dans la mémoire de stockage iiST, via le contrôleur d'accès CAR, les caractères de commande de début et de fin de trame. Il les analyse et les interprète, et constitue en fonction Ge cette analyse et de cette interprétation, un Dbloc de contrôle SCB qu'il envoie via le bus BC à l'interface oe commande IHAC. Pendant ce temps, les données correspondantes de la trame FDLi sont extraites de la mémoire de stockage M1ST et transmises par le bus BDF, suus le contrôle ou contrôleur o'acces CA^, à l'interface de oonnées IHAJ. - 13 - Le bloc de contrôle SCB peut être transmis à 1 'interface IHAC, avant, pendant, après que les données soient transmises par le bus BDF à l'interface IHA . Le bloc de contrôle SC8 et les données corresponoantes sont transmis respectivement par les interfaces IHAC et IHAD au microprocesseur PRUC, via le bus BH, avant que ce dernier ne transmette les données, accompagnées du. protocole de transmission propre à l'ordinateur ORD et au MULTI3US II, à l'ordinateur ORD via le coprocesseur MPC et le bus PSB. L'interface IHA transmet le bloc de contrôle SCB, et les données correspondantes aussi bien à l'émission et à la réception, de manière à rendre totalement asynchrone le module hôte HID d'une part, et le dispositif adaptateur DEA d'autre part. Par ailleurs, l'interface IHA est totalement transparente, lu point de vue de la transmission des informations vers la mémoire de stockage MST, car son cycle de remplissage et ce transfert des données vers celle-ci ou depuis celle-ci est contenu à l'intérieur des cycles de remplissage de-la mémoire de stockage MST. On examine désormais plus en détail cnacun des éléments constitutifs essentiels du dispositif passerelle oe connexion DPC selon l'invention. On décrira successivement plus en détail, le module hôte HIU, le dispositif d'accès DAPR, le contrôleur de gestion de transfert CGT, le contrôleur o'accès au réseau CAR, la mémoire de stockage MST. On examinera ensuite l'organigramme détaillé du transfert des informations du dispositif adaptateur vers le module hôte d'une part, et du module nôte vers le dispositif adaptateur, a'autre part. On considère 3 nouveau la figure 2 qui montre le détail de constitution ou module hôte HIO. Ainsi qu'il a été ait plus naut, le module hôte HiO est bâti autour ou microprocesseur PkOC du Dus BH et dssure l'interface du dispositif passerelle de connexion DPC avec le uus PSB de type MULTIBUS II oe l'ordinateur ORD. 14- Le module nôte comprend: - la mémoire morte programmable IMMP, -la mémoire vive iHVVH, - le coprocesseur, déjà cité, MPC, - le dispositif d'arbitrage ARB, - le contrôleur COA, d'accès direct mémoire DMA à la mémoire vive;1VH. Ainsi qu'il a été dit plus naut le microprocesseur PROC est un microprocesseur 6d602U de la firme MOTOROLA. Sa fréquence d'norloge peut varier entre U10 MHz et 2u à 25 MHz. Les éléments qui constituent le m1odule note HIO, forment l'environnement classique d'un microprocesseur de type 6802U. La mémoire morte programmable MMP contient le programme de constitution des blocs Ge contrôle SCB. Ce programme interprète et analyse les caractères ce commande qui se situent en. début et en fin des messagesenvoyés par 1 'ordinateur JRD via le bus Psa, et constitue en fonction de cette analyse et ce cette interprétation les informations contenues dans le bloc (e contrôle SCB qui est envoyé au microprocesseur MP au contrôleur CGT via le bus BH et l'interface iHAC. La mémoire vive MîVi, dont la capacité est de l'ordre de quelques millions d'octets (entre i et 4 de préférence) peut contenir toutes les aonnées envoyées par l'ordinateur ORD, avant que celles-ci ne soient transmises, sous la conduite du microprocesseur PRuC, vers l'interface IHA5 via le bus BH. (Dans l'autre sens de transmission, -elle stocke les données provenant du dispositif adaptateur avant envoi sur le bus PSB). Le contrôleur CDA contrôle l'accès en rmocie DMA à la mémoire iV. Ce contrôleur comprend au moins deux canaux de type DMA^, l'un pour l'émission de oonnées, l'autre pour la réception, - le dispositif d'arbitrage ARB arbitre l'accès au bus Bh. Il y a trois accès possibles pour ce bus a) un accès pour la mémoire vive MVh par le mooe D[MA, en provenance au bus PSi, via le coprocesseur MiPC. Cet accès bénéficie de la priorité la plus élevée pour le module nôte HIO, - 15 - b) un accès pour le dispositif adaptateur DEA, c) un accès pour le microprocesseur PROC. - Le transfert des informations sur le bus BH, aussi bien pour le bloc (e contrôle SCB que pour les données, s'effectue en mode rafale (burst mode en anglais). Il convient de mentionner que le bus BH peut être remplacé par deux bus séparés, l'un pour transférer les blocs de contrôle SC6 dans IHAC, l'autre pour transférer les données dans IHAD. On se reporte désormais à la figure 3 et on considère le dispositif d'accès physique au réseau, DAPR. Ce dernier comprend: - une première paire de coupleurs optoélectroniques pour l'émission et pour la réception, à savoir CEA-CRA, et une econde paire de coupleurs octoélectroniques CEB-CRB, la première assurant le couplage phiysique du dispositif adaptateur DEA à l'anneau principal AP du réseau RN, et la seconde paire assurant le couplage pnysique du dispositif adaptateur a l'anneau secondaire AS du réseau RN. Ces coupleurs octoélectroniques sont, par exemple, fabriqués par la Société ATT (American Telephone Telegrapn) sous la référence 1256B pour l'émission et sous la référence 1356B pour la réception; - les codeurs- décooeurs CUA et COB, pour l'anneau principal et l'anneau secondaire AP et AS, et les sérialisateurs-adésérialisateurs, SDA et SUb pour les anneaux principal et secondaire respectivement. Les deux ensembles formés par respectivement CDA et SOA, et CUDB et SDB sont identiques et par exemple fabriqués par la Société NAMD, sous la référence Am7984A-Am798bA; - le contrôleur d'accès à l'anneau FORMAC lequel est fabriqué, par exemple, par la Société AMD précitée, sous la. référence 79c83. En réception, le coupleur CEA transmet cihaque trame FOUI au codeurdécodeur CDA qui oécode les infornations contenues dans la trame et les transmet dans le code propre à l'ordinateur ORD, après avoir récupéré l'norloge, au - 16 - sérialisateur-aésérialisateur SJA qui les transmet à 1 'élément FORiMAC en parallèle, sous il bits dans l'exemple de réalisation donné ici. L'élément FORMAC récupère le jeton et le transmet via le Dus de commande BC au contriôleur de gestion CGT, lequel va analyser ce jeton et déterminer si celui-ci comporte ou non une erreur. Par ailleurs, les données de la trame, ainsi que les caractères de commande de début et de fin de trame sont transmis en parallèle sur 8 bits au contrôleur d'accès CAR, lequel les transmet à son tour, via le bus de aonnées laut débit SDF, à la mémoire de stockage MST. Il est rappelé que le rôle que cnacun des éléments constituant le dispositif DAPR, et la fonction que celui-ci exerce sont décrits en oétail dans la norme ANSI précitée. Un considère oésormnais le contrôleur de gestion de transfert CGT. Celui-ci est bâti, ainsi qu'il a été oit plus haut, autour au microprocesseur MP de type 6d8t de iM'TOR LA et ou bus de cominmanoe C sur 16 bits à savoir BCu à 3CI. 2C Le contrôleur CGT comprend - Le processeur MP précité qui possèce un Dus d'adresse BA. De préférence, le Dus de corinancie BC est constitué par le bus interne du microprocesseur MP?. - La lé4uoire morte programrimable EPRO ', - La mémoire statique SRAi.I, Le contrôleur d'interruption MiFP, - Le circuit d'norloye CL, - Le contrôleur CTER oe la taille des trames à l'émission et à la réception, 2650 4 12 - i7 - - Le aécooeur DEC qui permet au microprocesseur,MP d'adresser chacun des éléments EPROM, SRAi, MFP, CL, CTER. La mémoire iorte EPROMi, la mimoire statique SRAM, le contrôleur d'interruption IFP, le circuit d'horloge CL, le contrôleur de taille d'émission et réception CTER, sont connectés cnacun au bus de comiaande BC. Par ailleurs, la mémoire maorte EPROHi et la mémoire statique SRAiM sont connectées au bus d'adresse BA du microprocesseur MP (dans l'exemple de réalisation décrit ici, la connexion de ces deux éléments au bus d'adresse. BA s'effectue sur 16 bits). En outre, le décodeur DEC est connecté d'une part au bus d'adresse BA et d'autre part, par l'intermédiaire des 5 lignes CS1 à CS5 aux éléments EPROM,, SRAI4, MFP, CL, CTER. La mémoire programmable EPROM a une capacité de 128 kilo octets, dans l'exemple de réalisation adécrit ici, mais elle peut être construite sous la formne de, plusieurs modules de la même capacité, suivant le nombre de programmes qu'on veut y inscrire. Cette mémoire comprend, entre autre, le programme de constitution et d'interprétation des blocs de contrôle SCB et de constitution des trames FUDI. Si les messages que transmet l'orainateur ORD ont une longueur supérieure à 45uu octets, le progranmme contenu bans la mémoire programmable découpe ce message en plusieurs trames FL)UI ont la longueur est-égale ou inférieure à 4àbu octets. Par ailleurs, cette mémoire programioaDle comprend tous les programmes des aifférentes opérations que peut exécuter le dispositif adaptateur JEA sous la conduite au contrôleur CGT. Parmi ces opérations, on compte bien entendu, le transfert des trames FODU vers le réseau, le transfert des trames de la mémoire de stockage MST vers le module nÈte H0IO, les autotests de la carte portant le dispositif DEA, la maintenance, les statistiques, etc... La programmation au contrôleur d'accès CAR afin que celui-ci pilote les accès.aux différents secteurs de la mémoire, que les informations proviennent au réseau Ru, du contrôleur de gestion de transfert CGT et au module hlte HIO est eftectuée par le microprocesseur PR. Pariai les différentes opérations à effectuer on compte également, des statistiques sur la réception et l'émission des trames, sur le nombre des tramnes -.o correctes, sur le norabre des traes en erreur, des programnaies de réémission ue trames lorsque l'une a'entre elles est en erreur, des programmes de réémission ae jetons sur le réseau RN lorsque, selon la norme IEEE précitée, le jeton soit a été perau, soit a mis trop de temps à circuler sur l'anneau constituant le réseau. Dans l'exemple de réalisation décrit ici, il y a 23 opérations réalisables par le dispositif adaptateur, c'est-à-aire 23 programmes écrits dans la mémoire EPROMI. Par conséquent, il y a 23 interruptions possibles pour le microprocesseur dont le travail consiste donc essentiellement à traiter cnacune de ces interruptions, en traitant pour chacune d'entre elles, l'un de ces 23 progranmmes qu'il doit alors exécuter. La mémoire statique SRAM est réalisée sous forme d'au moins un module de 64 Kilo octets. Le microprocesseur MP accèae directement à cette mémoire. On inscrit dans celle-ci les informations contenues dans les registres du microprocesseur lorsque celui-ci traite une interruption prioritaire par rapport au programme qui était en cours d'exécution par ce dernier. Les informations qui étaient alors contenues dans les registres au microprocesseur sont transférées dans la mémoire SRAi et y sont ainsi sauvegardées. Le contrôleur o'interruption MFP, qui est par exemple un contrôleur ue type 68901 fabriqué la Société [OTOROLA, permet d'aioer le microprocesseur 6ôoui à traiter les 23 interruptions exigées. En effet, le Microprocesseur oe type 68uiJ, en propre, ne peut en traiter que 7, par construction. Il est clair que si le microprocesseur MP est constitué par un microprocesseur de type plis puissant que le 6oOi0, pouvant traiter davantage a'interruptions, on peut se passer.d'un contrôleur d'interruptions tel que HEP. Le circuit d'norloge CL (timer, en anglais) est, dans l'exemple de réalisation décrit ici, constitué par un ensemble ce modules iaentiques de type Am9513 ce la Société AMDL. Dans l'exemple de réalisation décrit ici, trois a'entre eux sont des compteurs et effectuent des statistiques. Ainsi, grace à ceux-ci, on peut mémoriser ce qui se passe sur le réseau, à savoir, compter le no,.mbe de trames FJo; en circulation, le nombre de trames perdues, le nonbre Ge trames en erreur. Grâce à ces comipteurs, on peut =onc effectuer des statistiques. Ces compteurs sont prograin,,aDles par le 26 50 4 1 2 - 19- microprocesseur,4P, les prograimmes étant de ceux contenus dans la miémoire statique SRAII. D'autres modules Am 9513 constitutifs au circuit d'horloge CL, ont réellement une fonction d'norloge, par exemple pour aller lire des informations de manière cyclique, c'est-à-oire par exemple, aller relever le contenu des trois compteurs précités de manière régulière dans le temps. D'autres modules Am 9513 sont programmés en norloge pour vérifier le temps de rotation du jeton sur l'anneau constituant le réseau RN: cela permet de constater soit qu'un jeton s'est perau, soit que les stations gardent le jeton trop longtemnps: dans ce cas, le microprocesseur programme l'élément FORMAC du dispositif d'accès physique DAPR, pour que celui-ci émette un nouveau jeton. Le compteur de la taille des trames à l'émission et à la réception CTER compte le nombre d'octets des trames qui circulent sur le bus naute vitesse BDF car le contrôleur d'accès CAR ne conmporte pas de compteur. Dès que ce contrôleur CTER a compté tous les octets d'une tramne (que celle- ci ait une longueur égale à 4DOU octets ou mains, sa longueur étant de toute façon connue par le processeur MP, puisque celui-ci effectue le découpage des messages en plusieurs trames), on interrompt la transmission de données sur le bus naut débit BDF. A l'émission, lorsque le second microprocesseur MP reçoit du premier microprocesseur un blDc de contrôle SCB via l'interface de commande Iî-AC, il trouve dans ce bloc, la taille (en octets) de la trame à transférer. Il va alors charger celle-ci dans le compteur CTER (il y a en fait, physiquement, deux compteurs, un pour l'émission, l'autre pour la réception). Lorsque les données correspondantes de la trame sont transférées, le contrôleur d'accès CAR (par le biais de son canal Jf.iA réservé ' 1 'émission de données sur le bus BDF, voir détails ci-dessous relatifs à la description de CAR) envoie un signal à CTER, à caque transmission d'un octet, ce qui fait décompter CTER, d'une unité. Lorsque son contenu est égal à zéro, il envoie une interruption au second microprocesseur iMP lequel sait que le transfert est terminé et est donc libre pour une autre taciie. 26 5 0 4 1 2 - 2u - Il en va de même en réception. Le premier microprocesseur trouve une taille de transfert dans le bloc de contrôle SCb qu'il lit dans l'interface InrAC. Il en informne alors le second microprocesseur MP qui cnarge alors la taille de la trame à transférer dans le compteur CTER qui décompte d'une unité cnaque fois qu'un octet est transféré de la mémoire MST vers l'interface IHAO (sous le contrôle du canal DMA correspondant du contrôleur CAR). Lorsque son contenu est égal à zéro, il envoie une interruption au microprocesseur MP qui sait alors que le transfert est terminé. o10 Le décodeur DEC permet d'adresser individuellement ciacun des éléments constituant le contrôleur CGT, en dehors du microprocesseur MP, et ce, sous le contrôle de ce dernier. Cnaque fois que le microprocesseur a besoin d'adresser l'un de ces éléments, il envoie une adresse par l'intermédiaire du Dus BA au' décodeur DEC, lequel adresse alors l'élément considéré par un signal envoyé sur l'une des lignes CS1 à CS5. Un considère désormais le contrôleur d'accès CAR dont les éléments constitutifs essentiels sont: - le contrôleur de cnemin de données CCu, - le contrôleur de la mémoire de stockage CMb. Le contrôleur de cnemin ue données CCd est, dans l'exemple ue réalisation 25. décrit ici, constitué par un élément Am 79c82 du constructeur AMD. Il est relié d'une part par la liaison sur d bits L1 à l'élément FORMAC au dispositif c'accés DAPR, et d'autre part connecté au Dus naut débit BDF. Il est égaleraient relié au contrôleur de la mémoire de stockage CMS. Le contrôleur de chemin de données CCL fait, en cas d'émission, la demande d'accès au réseau kN. Lorsque cet accès est accordé, il connecte ainsi la mémoire MST au réseau via le dispositif DAPR. Par ailleurs, ce mené contrôleur CCa, à la réception reçoit les trames FUI provenant du réseau RN via DAPR sur d bits par la ligne L1 et envoie ces données sur 32 bits à la mé;moire me stockage %IlT, via le bus BDF. A l'émission, le contrôleur Cuj reçoit, via le bus BDF, les trames provenanrt de la mémoire de stockage MST. sur 32 Dits et les renvoie sur 8 bits, par la ligne L1 au dispositif d'accès uAPR, qui les transmet sur le réseau RN. - 21 - Le contrôleur CMS est, dans l'exemple de réalisation décrit ici, constitué par un élément Am 79c81 au constructeur AI4D. Le contrôleur C;S est relie au bus de co'amnande 6C, et au bus haut débit 8DF. Par ailleurs, ii est connecté par 1 'intermaédiaire de la liaison L2 sur 4 bits au bus d'adresse BA du contrôleur CGT. Par ailleurs, le contrôleur CMS est relié à la mémoire de stockage MST par l'intermédiaire d'un bus d'adresse Ad sur 16 bits, d'une ligne de commande de lecture RD, d'une ligne de commnande d'écriture WR et d'une ligne de sélection de blocs mémoire CS. Il est également connecté au contrôleur CCD. Cette connexion permet au contrôleur CCD de demander l'accès au bus haut uébit BDF pour transférer d'urgence les trames provenant du réseau RN qui sont stockées dans ses mémoires internes, lorsque ces dernières sont sur le point d'être saturées. Le contrôleur CMS gère les priorités d'accès au bus tiaut débit BDF, suivant le niveau de priorité qui a été indiqué plus naut, le degré le plus haut de priorité étant le cnemin réseau R; mémoire de stockage HIST. Par ailleurs, le contrôleur CMS organise le transfert des caractères de coi.anoe fabriqués par le microprocesseur MP, via le bus BC, le contrôleur CCO et le bus haut débit BDF dans la mémoire de stockage MST. Cette transmission des caractères de commande provenant du microprocesseur "MP, s'effectue sdr instructions spéciales de celui-ci. Le contrôleur CMS commande l'accès aux différents secteurs de la mémoire de stockage [EST. A cet effet, il adresse, par l'intermédiaire du bus d'aoresse Ad et de la ligne CS, la mémoire oe stockage, ce qui permet de transférer soit les données soit les caractères de commande aux aoresses nmmoire définies par les bits transmis par le bus d'adresse Ad et la ligne CS. L'adressage de la mémoire de stockage s'effectue en deux temps, d savoir par des informations transitant sur la ligne CS, ce qui permet d'aaresser l'un des modules constitutifs de cette mémoire (la mémoire NST est constituée par plusieurs modules identiques aune capacité déterminée, par exemple 64 kilo octets), dans un premier temps, et dans un second temps, d'adresser un secteur déterminé d'un bloc déterminé par des bits envoyés sur le bus d'adresse Ad. Les ordres d'écriture ou de lecture de la mémnoire, sont trans;nis respectivement sur les liynes WR et Rt. 26 5 0 4 1 2 Le contrôleur CMS génère des interruptions que le microprocesseur iMP traite : ainsi, par exemple, il aétecte 1 'arrivée des trames, les anomalies qui existent dans la transmission oe celles-ci (trames incomiplètes, trames comportant des erreurs, etc...). Lors de ces différents évènements, le microprocesseur intervient en effectuant les opérations correspondantes dont la programmation est contenue dans la mémoire EPCRUM. Le contrôleur CMS est connecté au Dus d'adresse BA du microprocesseur MP car chaque adresse qui lui est transmise par le microprocesseur, signifie que telle ou telle operation doit étre effectuée sur tel ou tel registre constituant ce contrôleur (l'ensemble des registres constituant le contrôleur, ainsi que les adresses de ceux- ci, les opérations qu'ils sont capables d'effectuer, sont mentionnées dans la notice technique relative à l'élément Am 7Ycdi mentionnée ci- dessus). Le contrôleur CMS possède six canaux DMA. Deux canaux sont utilisés, l'un pour l'émission, l'autre pour la réception, pour transmettre les informations de l'interface IHA à la mémoire de stockage MST et vice versa, oeux autres canaux étant réservés pour transmettre les informations, aussi bien à l'émission qu'à la réception entre le contrôleur de cnemins de données CCO et la mémoire de stockaye MST, aussi bien oans un sens que dans un autre, et enfin deux canaux pour transmettre des informations au microprocesseur MP à la mémoire de stocKage MST en passant par le contrôleur CM$v, aussi bien fns un sens que dans un autre. Ces Geux derniers canaux-DMA du contrôleur CMS sont relativement peu utilisés. Par contre, les quatre premiers le sont en permanence. La mémoire de stockage liST est une mémoire statique rapiae, de très faible temps d'accès, par exemple de 45 nanosecondes. On la divise en deux zones Z1, Z2.-' La zone Z1 contient les trames FUlDI cnainées qui proviennent du réseau È, \. * Une partie de la zone Z-2 est préprograminmée et comprend des tramînes particulières qui sont envoyées sur le réseau RN lorsque des problèmes surviennent sur celui-ci, ce qui est le cas par exemple, si le jeton est perdu, ou si le tenmps de circulation au jeton est trop élevé. Dans ce cas, il y a réémission ce ces trames particulières' sur le réseau, oont l'existence et le format sont prévus et définis dans la norae A:Oi précitee. 265041 2 - 23- La zone Z2 contient par ailleurs les tramies FUJI fori,.atées et cnainées prêtes pour l'émission sur le réseau R,. On considère désormais l'interface de données IHAD. Cette interface est constituée, dans l'exemple de réalisation décrit ici, par deux ensembles de quatre mémoires de type FiFo (First in, First out) ce relativement grande taille, l'un pour l'émission, l'autre pour la réception. Cnacune des quatres mémoires FiFo d'un ensemble peut contenir 2048 groupements de 9 bits. Ces quatre FiFo sont montées en parallèle de telle sorte que par exemple, à l'émission, la première d'entre elles reçoive les bits HDO à HD8, la seconde les bits HD9 à HO17, la troisième les bits HD1t à HD26 et la quatrième les bits HD27 à HD31 ainsi que les 4 bits de parité HDPu à HDP3. Un montage analogue est pratiqué pour les quatre FiFo en réception. Du côté du dispositif adaptateur, les bits de sortie pour chacune des mémoires FiFo sont les suivants: DUd à)d6 pour la première mémoire, L)g à 0B17 pour la seconde, DBld à DB26 pour la troisième, Db27 à D631 et les quatre bits de parité DBP0 à DBP3 pour la quatrième. Il convient de noter que les quatre mémoires sont, cans l'exemple de réalisation oécrit ici, réalisées sous forme de boitiers du type 67c4503-5U de la firmne Ahi1D. Tous ces différents boitiers sont compatibles en vitesse. Du fait que cnacun d'entre eux peut contenir 2048 octets, on voit que l'interface IHAD pourra contenir aisément la totalité d'une tramne FJ0d, soit 45(u octets. Ces boitiers possèdent, par construction., des compteurs internes qui déterminent l'état ue remplissage ues mémoires FiFo. Lorsque la mémoire FiFo est vide, son compteur associé émet un signal (appelé flag en anglais) que nous désignons par EF. Lorsque la mémoire FiFo est à deci pleine, le signal émis par le compteur est désigné par HF. Lorsque la mémoire FiFo est pleine, le signal émis est désigné par FF. Ces trois signaux servent à réguler les transferts a'informations entre le module nôte HIO et le dispositif adaptateur DEA, sacihant que toute opération d'écriture de la mémoire de stockage MST correspond à une opération oe lecture des mémoires FiFo Oe l'interface IHAD, alors que la lecture de cette mê'me mémoire de stockage correspond à l'écriture des mémoires FiFo. - 24 - On examine tout u'abord l'opération ae lecture de la mémoire oe stocKage MST. La logique de co.mmande au canal aMA ou contrôleur CIHIS est contrôlée par les signaux FF et HF. Si le contenu aes mémoires FiFo est inférieur ou égal à HF (mémoire Fifo à moitié pleine), l'écriture de celles-ci s'effectue en y accédant en mode rafale. Si le contenu de la mémoire Fifo est comprise entre FF et HF, l'écriture de la mémoire FiFo s'effectue par accès suivant le mode dit vol de cycle (l'accès en mode vol de cycle est deux fois moins rapide que l'accès en mode rafale). Si le contenu de la FiFo est égal à FF, on cesse alors les opérations oe transfert tJMA sous le contrôle du contrôleur CMS. Dans ce dernier cas, dès que le moaule hôte HIu a effectué Des lectures de la mémoire Fifo, celle-ci étant uésormaais en partie vide, le canal JMA de CMS se remet automatiquement en service jusqu'à la fin d'exécution du transfert demandé (transfert complet d'une ou plusieurs trames successives). On considère rmaintenant l"opération d'écriture oe la mémoire de stockage MST. La logique ae commande au DMA est alors contrôlée par les signaux EF et HF. Si le contenu de la mémoire FiFo est inférieur ou égal à HF, la lecture de la Fifo a lieu et l'accès à la mémoire MST s'effectue en mode vol De cycle. Si le contenu de la mémoire FiFo est supérieur à HF, on lit la mémoire Fifo et on accède à la mémoire de stockage selon le mode rafale. Si enfin le contenu de la mémoire FiFo est égal à EF, on arréte le transfert DMA. Dès que le contenu oe la mémoire FiFo redevient inférieur à EF, le transfert DMA reprend jusqu'à la fin d'exécution du transfert demandé. On consiaère désormais l'interface de commande IHAC. Cette interface est réalisée à l'aide de mémoires FiFo bi irectionnelles qui permettent donc le transfert des différents paramètres nécessaires à la constitution des caractères de coramandes des trames FUDI, aussi bien dans le sens de l'émission que dans le sens de la réception. bans l'exemple de réalisation décrit icij l'interface IHAC comprend deux boitiers "bi-FiFo", de type 67c4701 de la Société AMD. Cnaque boitier bi-FiFo comprend notamment deux mémoires bi-FiFo de 512 groupements de 9 bits (i octet plus 1 bit de parité). Ces deux boitiers bi-FiFo sont désignés respectivement par BF1 et BF2. Lorsque le premier microprocesseur PROC veut écrire dans les deux mémoires bi-FiFo, il envoie un signal wi à chacune de celles-ci, auquel correspond un signal de lecture R3 envoyé par le second microprocesseur MP lorsque ce dernier veut lire ce qui a été écrit par le prenier. Réciproquement lorsque le second microprocesseur MP veut écrire dans les deux mémoires bi-FiFo, il envoie un signal W2 à cnacune d'elles, auquel correspond un signal de lecture R4 envoyé par le premier microprocesseur PRUC lorsque ce dernier veut lire ce qui a été écrit par le second. Cnaque boitier bi-FiFo dispose de deux ports, à savoir P1 et P2 pour le boitier BF1 et P3 et P4 pour' le boitier BF2. On rappelle qu'un port constitue une porte o'entrée ou une porte de sortie c'un bus sur le boitier considéré. Ainsi, les ports P1 et P3 sont les portes d'entrée du bus BH, alors que les ports P2 et P4 sont les portes d'entrée du bus ce con,ianae BC. Chaque port est associé à une boite à lettres. Ainsi, les ports PI à P4 sont respectivement associés aux boites à lettre BL1 à BL4. Du point de vue fonctionnel, on peut considérer que les deux ports P1 et P3 d'une part, et P2 et P4 d'autre part, constituent une seule et même entité que l'on désigne respectivement par P13 et P24. Il en est de aé,ee pour les boites à lettres associées qui sont alors désignées respectivemnent par BL13 et BL24. On peut dire que, du point je vue fonctionnel, cnaque ooite à lettres est associée soit au modiule nôte et plus précisément à son - 26 - microprocesseur PROC (Doite BL13) soit au contrôleur ae gestion CGT et pljs précisément au microprocesseur MP (Do;te BL24). Le premier,aicroprocesseur PROC peut écrire ou lire dans sa boite à lettres associée BL13. Celle-ci est donc écrite ou lue sur instruction de ce dernier. Elle peut être également lue sur instruction du second microprocesseur MP. De méme, le second microprocesseur MP peut écrire ou lire dans sa boiteà lettres associée BL24. Celle-ci est donc écrite ou lue sur instruction de celui-ci. Elle peut également être lue sur instruction du premier microprocesseur PR(UC. Lorsque le système nôte écrit dans sa boite à lettres BL!3, 1 'interface IHAC émet vers le microprocesseur M1P un signal d'interruption dénommé IRQ-A vers ce dernier. De même, lorsque le microprocesseur MP écrit dans la Doite à lettres ou DEA (5L24), l'interface IHAC émet une interruption oénoi,lée IRQ-B vers le microprocesseur PRuC du module nôte. Les interruptions IRQ-,A et IRQ-F3 regroupent respective;mient toutes les interruptions venant du module nôte et toutes les interruptions venant ou microprocesseurs f4P. On considère la figure 5 qui montre comient est constitué le D1Dc de contrôle SCg. Celui-ci comprenO une partie fixe PF et une partie variable PV, dont la longueur est fonction de cnaque opération accomplie soit par le dispositif adaptateur JEA, soit par le module hôte hIO. La partie fixe comprend 2 octets oésignés respectivement par 1 et 02 Le premaier octet 01 oésigne sur ses 4 bits de poids le plis faiDe, le code de l'opération à accomplir, alors que les 2 bits de rang 4 et 5 permettent de désigner une sous famille à l'intérieur de certaines opérations bien déterrinées dont la désignation est effectuée sur les 4 bits de poiis le plus faible. Le Oit de rang 7 désigné par R/C, ce qui signifie réponse/commanae, indique si la requête qui est effectuée est une commanide lorsque le Dit est égal d U oU une réponse lorsque le oit est égal à 1. Quant au bit oe rang 6, il est prévu pour être utilisé dans le cas ou le dispositif aoaptateur est aisposé à l'intérieur d'une station ou terminal 2650 4 12 - 27 - quelconque autre que l'ordinateur ORb, tel qu'un terminal à écran, et o il faut transmettre un certain nombre d'infor,;lations à cette station (pour visualiser des résultats de statistiques, l'arrivée ce trames,....). Si le bit est égal à zéro, il n'y a pas de transfert d'informations vers la station (il s'agit alors uniquement de transférer des informnations du DEA vers l'nôte ou vice versa). S'il est égal à un, on peut transférer desinformations vers la station (tout en continuant le transfert de données au DEA vers l'nôte ou réciproquement). L'octet 02 indique la taille du bloc de contrôle SCB si la requête est une commande et le compte rendu si la requête est une réponse (compte rendu effectué par l'un des deux microprocesseurs PROC et MP, en réponse à la commande effectuée par l'autre de ces mêmes microprocesseurs, ce compte rendu indiquant s'il est possible d'effectuer l'opération demandée par le premier d'entre eux). Toutefois, comme le mode de communication entre les deux microprocesseurs par conmanue/réponse est très long (il faut acquitter une commande en envoyant une réponse, avant de mettre en oeuvre l'opération), on préfère agir de telle sorte que le second microprocesseur n'envoie pas de réponse à la commande ce l'nôte et effectue de toute façon l'opération correspondant à cette commande. La partie variable comprend par exemple les informations nécessaires à la constitution ces trames FJOI, c'est-à-aire les caractères de coniance de celles-ci, ou toutes autres informations nécessaires pour mettre en oeuvre l'une des opérations que peut effectuer le dispositif adaptateur UEA sous le contrôle du contrôleur CGT. Il est clair que le premier octet 01 de la partie fixe Pi est transmis sur le premier boitier BF1 alors que le second octet 02 est transmis simultanément sur le boitier BF2. La répartition des octets sur les ceux boitiers étant analogue pour les octets de la partie PV. La partie variable PV du bloc de contrôle SCú est chargée dans la mémoire bi-FiFo de chaque Doitier alors que la partie fixe PF est cnargée dans la boite à lettres. Le raoue de transfert est le suivant: Lorsqu'une interruption IRQ-A ou IRQ-B est générée, on vérifie d'aooro que celle-ci n'est pas due a une erreur de parité. On acquitte l 'interruption sauf si elle est générée par la boite à lettres. - 28 - S'il n'y a pas d'erreur de parité, la lecture de la boîte à lettres qui contient la partie fixe ou bloc de contrôle SCa acquitte automatiquement l'interruption et le transfert de la partie fixe et de la partie variable du bloc de commande peut avoir lieu soit vers le inodule nôte HIC, soit vers le microprocesseur hP.* L'utilisation de boîtiers bi-FiFo permet de chainer les uns derrière les autres des blocs de contrôle SCB, et ainsi de gérer, à partir de l'un ou l'autre des deux microprocesseurs PRUC et, MP des files d'attente de blocs de contrôle. Il est donc possible de transférer plusieurs blocs de contrôle SCB, alors qu'on transfère les données correspondant a un seul. Le détail du fonctionnement du aispositif UPC selon l'invention apparaitra au regard des figures 6 et 7 qui montrent respectivement les aifférentes opérations effectuées par le pro ramme de transfert contenu dans la mrnémire EPROM au contrôleur CGT, lorsqu'il s'agit du transfert du dispositif adaptateur JEA vers le module hôte Iib, ou dans la mémoire MMP du module HIu, s'il s'agit du transfert du module note vers le dispositif adaptateur. On considère tout d'abord la figure 6. Le progranne de transfert comprend douze opérations successives, numérotees de I a XII en cniffres romains. Ces opérations sont les suivantes: Opération1: une trame FCOI arrive en provenance du réseau RN. Apres avoir été mise en forme, décodée, transférée en parallèle sur bits par l'élément FORMAC, puis mise sur 32 bits par le contrôleur de cnemin de données CCo, cette trame, arrive dans la mémoire de stockage MST. Le microprocesseur, averti par le contrôleur CMS qu'une trame est arrivée dans la mémoire de stockage, va lire dans celle-ci les caractères de commande qui sont situés en tète (taille de la trame en octets, aoresse source, adresse destination, etc...) et constituer à partir de ces éléments le bloc de commrande SCB, en vue de son transfert vers le module note HIO. Il programme alors le DMA du contrôleur CiMS en indiquant l'adresse de départ du bloc d transférer dans la mémoire de stocKage, la taille du bloc à transférer. Opération II: le contrôleur CMS vérifie a'aDord si les mémoires FiFo de l'interface IHAO sont viaes. Si elles ne le sont pas, on réitère l'opération JUSqU'à ce qu'elles le soient. -29- Si les mémoires FiFo de l'interface IHAD sont vides, on passe à l'opération II1. Opération III: on vérifie, de la même mianière que oans l'opération II, si la boite à lettres BL24 est vioe. Si elle l'est, on passe alors à 1 'opération IV. Opération IV: le contrôleur CMS lance son DMA, c'est-à-dire lance le transfert des données depuis la mémoire de stockage MST dans les mémoires FiFo de l'interface IHAD. Le microprocesseur MP est alors libre et peut effectuer pendant ce temps une autre opération, et le DMA du contrôleur CriS agit seul. Simultanément à l'opération IV s'effectue l'opération V. Opération V: simultanément à l'opération IV, le microprocesseur,lP cnarye le bloc ae contrôle SCB oans les deux mémoires bi-FiFo, BF1 et BF2, la partie fixe étant chargée dans la boite à lettres BL24, alors que la partie variable qui contient les paramètres définissant l'opération à accomplir, sont transférées dans les mémoires bi-FiFo proprement dites. On passe alors à l'opération VI. Opération V: l'écriture de la partie fixe PF du bloc oe contrôle SCb génère alors 1 'interruption IRQ-3. Cette opération est automatique et interne à la mémoire bi-FiFo, par construction. O(n va alors effectuer simultanément les opérations VIl et VIII. Opération VII: pendant ce temps, une autre tâche (une autre opération) est effectuée par le dispositif adaptateur sous le contrôle du contrôleur CGT (travail de statistiques, maintenance du dispositif adaptateur, constitution des caractères de commande d'une trame pour l'émission, traitement d'une trame nouvelle qui arrive en réception, et si rien n'est à faire, travail de surveillance). Opération VIII: le module hôte HilJ qui était en train d'effectuer une tache quelconque, interrompt celle-ci en cours d'exécution, et prenc en compte 1 'interruption iRQ-B qui lui a été envoyée par 1 'interface htAC. Le microprocesseur PRûC vérifie s'il ne s'agit pas d'une erreur de parité survenue lors du transfert. S'il s'agit d'une erreur, on retourne à - 30 - l'opération VIII et pendant ce temps, le module hI' reprend l'exécution ae la tâcne qu'il a interrompue. S'il n'y a pas d'erreur de parité, on passe à l'opération IX. Opération IX: on lit la boite à lettres BL24, et l'interruption IRQ-3 est acquittée. Cela signifie que le module nôte peut effectivement accomplir le transfert des informations depuis l'interface HIA. On passe alors 1 'opération X. Opération X: on vérifie si l'opération à accomplir est une demande de transfert de données entre le dispositif adaptateur DEA et le module nhte HIO. Si ce n'est pas le cas, le module hôte accomplit une autre tâche, par exemple celle qu'il a interrompue. Par contre, en cas de réponse positive, on passe à l'opération XI. Opération Xi: le processeur PRC programme alors son contrôleur CUA. On passe à l'opération XII. Opération xII: le microprocesseur PrUC lance son - propre Di'A. Si L0 l'opération de transfert des données depuis l'interface IHA vers la mémoire vive,,VH au module HIt est une tacne prioritaire pour le microprocesseur, elle est alors exécutée par le module nôte. Si ce dernier a une tâche plus prioritaire, son propre MA est interrompu pendant l'exécution de cette tâcne Jusqu'à ce que celle-ci soit terminée, le DMA reprenant alors l'exécution du transfert de données au point o il avait été interrompu. On considèore maintenant la figure 7 qui permet de mieux comprendre le détail ou fonctionnement ou transfert des informations depuis le mouule nôte Jusqu'au dispositif adaptateur. Ce programme est contenu dans la mémoire PMltMP au module nôte. Ce programme comporte essentiellement treize grandes opérations numérotées de CI à CXIII en cniffres romains. Opération Ci: le microprocesseur PROC programme son DMA (lecture de la médrire MVH, écriture des mémoires FiFo de l'interface 1HA). Il inaique l'adresse de départ dans sa mémoire, et la taille du bloc à transférer. fn passe à l'opération Cii. - 31- Opération CII: le microprocesseur PROC vérifie si les mémoires FiFo de l'interface IHA) sont vides. Si elles ne le sont pas, on réitère l'opération. Si elles le sont, on passe à l'opération CIII. Opération CIII: le microprocesseur regarde si la boite à lettres BLi3 de l'interface IHAC est vide d'une manière analogue à l'opération CII. Si la réponse est positive, on passe simultanément aux opérations CIV et CV. Opération CIV: le microprocesseur PROC lance le DMA, c'est-à-dire transfère les données dans l'interface IHA). Opération CV: le bloc de contrôle SC6 est chargé dans les mémoires uiFiFo de l'interface IHAC. L'écriture de la boite à lettres BL13 génère une interruption, à savoir soit IRQ-A, soit iRQ-B. Dans le premier cas, on passe à l'opération CVI. Dans le second cas, on passe à l'opération CVii. Opération CVI: l'interruption IRQ-A est envoyée au microprocesseur IP au aispositif adaptateur DEA. Pendant ce temps, le module hôte peut effectuer une autre tâche. upération CVII: si lors du chargement du oloc de colmnande dans l'interface iHAC, il y a une erreur de parité, 1 'interruption IRQ-B est renvoyée vers le iiodule hôte, ce qui signifie le bloc de contrôle qui a été cnargé n'est pas correct: il faut le réécrire. Il y a alors réémission ou bloc ce contrôle par le processeur PROC. Opération CVIi: le microprocesseur MP preno en compte l'interruption IRQA et regarde à nouveau s'il y a une erreur de parité dans le bloc (e commande SCB qui lui est transmis. S'il n'y a pas o'erreur de parité, on passe à l'opération CIX. S'il y a une erreur de parité, on acquitte 1 'interruption IRQ-A et le microprocesseur MP peut retourner à une autre tScne. Opération CIx on regarse quelle est l'opération à effectuer. Si cette opération n'est pas un transfe/t de données vers la maémoire de stockage, le microprocesseur;,P passe à une autre tâcre (Jpération CXIII). Si cette opération est un transfert de données vers la nmémoires de stockage, on passe à l'opération CX. Opérdtion CX: le lMicroprocesseur iM.P prépare les caractères de connande Ge tête et oe fin de la trame FJ I qu'il s'agit de construire. Quand ce travail est effectué, on passe à l'opération CXI. Opération CXI: le microprocesseur MP programme le DMA du contrôleur CHib. Une fois ceci effectué, on passe à l'opération CXII. Opération CXII: le microprocesseur MP lance le DMA du contrôleur CMb: on lit les aonnées contenues dans les mémoires FiFo de l'interface IHA et on écrit dans la mémoire de stockage MST. Pendant ce temps, le microprocesseur MP est liDre et on passe à l'opération CXIII. Opération CXIII: le microprocesseur MP effectue une autre tâcre: cette tâcne peut être recevoir une autre trame provenant du réseau RN: en effet, dans la mémoire de stockage, -il peut y avoir transfert de trames provenant soit au réseau, soit du module nôte. En effet, les deux canaux DIMA du contrôleur CIS, à l'émission et à la réception, peuvent se partager le bus naut débit 8DF, ce bus ayant un déDait aouble du déDit de l'anneau constituant le réseau RN.. -33- Revendications: 1. Dispositif passerelle de connexion (JPC) d'un bus d'ordinateur (PSi) à un réseau (RN) fibre optique en forme d'anneau (.AP, AS) à très tuaut débit, comprenant: - un module note d'entrée/sortie (HIO) de l'ordinateur connecté au bus et qui contient au moins un bus de coanunication (aH) vers l'extérieur transportant d'une part des données et o'autre part des blocs de contrôle (SC8) contenant des paramètres relatifs à la constitution des trames et à la nature des opérations à effectuer par le dispositif passerelle (UPC) dont l'émission vers le réseau ou la réception vers le bus d'ordinateur est commandée par un premier microprocesseur (PROC), - un dispositif adaptateur (DEA) connecté physiquement au réseau, - une interface (IHA) assurant le transfert ues données et ulocs de contrôle entre le module note (HIJ) et le-dispositif adaptateur (DEA) caractérisé en ce que le dispositif aaaptateur comprend: - une. mémoire (MST) pour stocker les trames avant leur émission sur le réseau et après leur réception du réseau, - un contrôleur; (CGT) de gestion au transfert des trames entre le module nOte (HIO) et le réseau, muni d'un bus de commande (BC) véniculant les blocs de contrôle venant de ou allant vers le module note et d'autre part les caractères de conmmande des trames venant de ou allant vers la mémoire de stockage, et interprétant les blocs de contrôle pour constituer les caractères de cornbnande et vice versa, - un bus naut débit (BDF) transportant les données provenant de ou allant vers l'interface (IHA), la mnémoire de stockage et le réseau, l'interface de transfert étant connectée d'une part au bus de communication (BH) et d'autre part au bus haut débit (BOF) et au bus de co,.,nanoe (6C), le transfert des données et des blocs de contrôle sur ces deux derniers bus s'effectuant indépendamment pour l'un et pour l'autre. 2. Uispositif selon la revendication 1, caractérisé en ce que le dispositif adaptateur (DEA) comprend en outre: 2650 4 1 2 -34- - un dispositif (UAPR) d'accès pnysique au réseau connecté pîiysiquemaen à ce dernier, - un contrôleur (CAR) o'accès au réseau connecté au dispositif d'accès (DAPR), à la mémoire de stockage (.;ST), au bus naut débit (bDF) et à un bus d'adresse (BA) appartenant au contrôleur de gestion. 3. Dispositif selon la revendication 2, caractérisé en ce que le réseau (RN) étant de type FOlDI, tout D1oc de contrôle (SCB) comprend une partie fixe (PF) ayant un nombre d'octets déterminé, ioentique d'un bloc à l'autre, définissant la nature de l'opération que doit effectuer le dispositif de connexion (JPC) sous le contrôle du contrôleur de gestion (CGT), et une partie variable (PV) dont le nombre d'octets dépend de la nature de l'opération. 4. Dispositif selon la revendication 3 carctérisé en ce que la partie variable (PV) contient les différents paramètres relatifs à la constitution de trames F0dI quant l'opération à effectuer consiste à transmettre Ge telles trames depuis ou vers le réseau (RN). v. Dispositif selon la revenuiiat ,- 3, caractérisé en ce que le contrle. ur de gestion de transfert (CGTj est construit autour d'un seconu microprocesseur (AP), le premier et le second microprocesseur aialoguant entre eux en échangeant les Dlocs de contrôle bCd par l'interilédiaire au bus de communication (3iH), de l'interface (IHA) et du bus de comrmande (5C). 6. Oispositif selon la revendication 5, caractérisé en ce que l'interface de transfert (IHA) comprend une première interface (IHAD) pour transférer les derniers vers ou depuis le bus naut débit (dUú) et une seconde interface (IRAC) pour le transfert des blocs de contrôle (bCB) entre les premier et second aicroprocesseur( PRUC, NP), laquelle permet ainsi le dialogue entre eux. 7. dispositif selon la revendication 6, caractérisé en ce que la seconue interface (IhAC) comprend du côté au port d'entrée (PI3) correspondant au module note (nli) une première boite à lettres (BL13), et uu côté au second port d'entrée (P24) correspondant au contrôleur de gestion (C()rj une 2650 4 12 "- seconde boite à lettres (BL24), les boites à lettres contenant la partie fixe des blocs de contrôle (SC8), la partie variable étant contenue dans la partie de l'interface (IHAC) de commande ne contenant pas les boites à lettres, cnaque port d'entrée pouvant lire ou écrire dans sa propre boite à lettres, et lire dans la Doite à lettres de l'autre. E. Dispositif selon la revendication 7, caractérisé en ce que l'interface de commande (IHAC) est formée par au moins une mémoire bi- FiFo bidirectionnelle et une boite à lettres (Li) correspondant au module hôte (HIC) et une seconde boite à lettres correspondant au contrôleur de gestion (CGT). 9. Dispositif selon les revendications 6, 7, 8, caractérisé en ce -que la première interface est formée par au moins une mémoire Firo bidirectionnelle. lu. Uispositif selon la revendication 5, caractérisé en ce que le contrôleur d'accès au réseau (CAR) sélectionne et contrôle l'accès au bus. haut débit (dUF) et à la mémoire de stockage (MST) suivant trois accès qui sont, un premlier accès à la mémoire (IMST) oepuis le réseau (Rt) et vice- versa, un second accès à la mémoire (MST) depuis l'interface de transfert (IHA) et vice-versa, et un troisième accès à la mémoire ( la plus élevée, et le second la plus basse. 11. Dispositif selon la revendication lu, caractérisé en ce que le contrôleur d'accès (CAR) comprend un contrôleur de cneain oe oonnées (CCu) connecté au bus de commande (BC) et au dispositif d'adaptateur physique (DAPR), et un bus haut débit (BDF), un contrôleur (CI.IS) de la mémoire statique, connecté au bus de conrxliande (3C), au bus haut débit (BUF) et à la mémoire statique, le contrôleur de cnemin de oonnées (CCD) sélectionnant les chemins d'accès correspondant au trois types o'accès précités, le contrôleur de mémoire statique, arbitrant la prise du bus haut débit pour ces différents accès et gérant le transfert soit des données, soit ues caractères de cornanoe vers ou depuis la mémoire statique par le bus haul oéDit, suivant le type d'accès sélectionné, les deux contrôleurs (CCa) et (CMS) étant reliés entre eux. -36 - 12. Dispositif selon la revendication 5, caractérisé en ce que le contrôleur oe gestion de transfert (CGT) comprend un compteur de la taille des trames (FUDI) passant sur le bus naut débit (BDF), connecté au bus de commande (5C) et adressé par le microprocesseur (|MP). 13. Dispositif selon la revendication 5, caractérisé en ce que le contrôleur de gestion (CGT) comprena un circuit d'norloye pour effectuer des statistiques sur les événements se produisant sur le réseau (RN), connecté au bus de cormmande (BC) et adressé par le second microprocesseur (MP). 14. Procède de mise en oeuvre du dispositif passerelle selon la revendication 7, consistant d transférer les informations du dispositif adaptateur (JEA) vers le module nôte (mid), caractérisé en ce que, i/ Lorsqu'une trame (FDOI) arrive dans la mémoire de stockage, le second microprocesseur constitue le blDc de contrôle SCD correspondant et programae le contrôleur o'accès (CAK) pour préparer le transfert des données,- 2/ il vérifie si l'interface de données est vite et si la seconue Doite d lettres (5L24) est vise, 3/ Si cela est vérifié, le contrôleur d'accès (CAR) lance le transfert des données dans l'interface de données (I-AD) et le second microprocesseur cnarge le uioc ue contrôle dans l'interface de conmande (IhAC), ce qui génère une interruption IRQ-$ vers le premier microprocesseur (PROC), 4/ Simultanément d 3/, le DEA accomplit une autre opération, et le premier microprocesseur acquitte l'interruption et vérifie s'il n'y a pas eu d'erreur de parité dans le transfert des données dans l'interface (iHAD), D/ Le premier microprocesseur acquitte l'interruption IRQ-B et vérifie si l'opération à accomplir est un transfert de données vers le bus d'ordinateur, 6/ Si cela est le cas, il prépare le transfert des données depuis l'interface de oonnées (1HA0), vers la mémoire (MIH) qui lui est associée, 7/ Il lance le transfert des données vers sa mémoire associée (iV,). i6. Procédé de mise en oeuvre au dispositif passerelle selon la revendication 7, consistant à transférer les informations du mooule nôte (HIO) vers le dispositif adaptateur( DEA), caractérisé en ce que: 1/ Lorsqu'une trame d'informations est à envoyer sur le réseau, le premier microprocesseur programme le transfert vers l'interface de transfert (IhA) , et constitue le bloc de contrôle SCta, 2/ Il vérifie si l'interface de données (IHA3) et la première boite à lettres sont vides, 3/ Si cela est vérifié, il transfère les données dans l'interface de données (ImA^) et le bloc de contrôle dans la première boite à lettres (BL13) ce qui génère une interruption IRQ-A vers le second microprocesseur (MIP) ou une interruption IRQ-B vers le premier s'il y a erreur Ge parité: dans ce cas, il y a réémission du bloc de-contrôle. Sinon, on passe en 4/, 4/ iRQ-A provoque une interruption du second microprocesseur, / Ce dernier regarde si l'opération à accomplir est un transfert ue trame (FOUI) vers le réseau (RN), 6/ Si cela est le cas, il prépare les caractères de commande, envoie ceux- ci dans la mémoire de stockage (;MST) et prograinie le contrôleur d'accès (CAR), 7/ Ce dernier lance le transfert par lecture de l'interface (IHAd) et écriture de la mémoire de stockage (.ST) avant transfert de la trame vers le réseau (RN).