Brevet FR2652463A1 — publié le 19910329

La présente invention concerne des annuleurs d'écho, et elle porte plus particulièrement sur un annuleur d'écho du type à consultation de mémoire et addition avec chevauchement qui, en utilisant moins de mémoire que ce qui est nécessaire dans l'art antérieur, assure l'annulation des composantes de distorsion linéaire et non linéaire d'un écho. On peut définir un écho dans un système de télé- communication à 2 fils comme étant la partie d'un signal émis à un emplacement particulier qui est réfléchie vers l'arrière et est reçue en compagnie du signal entrant à cet emplacement particulier. Cette forme de distorsion est un problème inhérent aux systèmes de télécommunication en duplex à 2 fils qui résulte principalement d'une désadapta- tion d'impédance inévitable dans le transformateur diffé- rentiel qui remplit la fonction d'interface pour la voie de communication à 2 fils. Dans le cadre de cette demande, on utilise le terme "fil" dans un sens qui englobe tout chemin de signal conducteur dans lequel un écho indésirable est présent. Un écho comporte à la fois une composante linéai- re et une composante non linéaire. Dans des applications de systèmes de transmission de données, l'importance de l'an- nulation d'écho qui est exigée varie en fonction directe de la vitesse des données et d'une myriade d'autres facteurs. Des annuleurs d'écho sont des dispositifs qu'on a utilisés depuis longtemps pour annuler ou pour atténuer considéra- blement un écho susceptible de produire des erreurs. Un grand nombre de ces dispositifs sont efficaces pour élimi- ner seulement la composante linéaire de l'écho, tandis que d'autres sont utiles pour annuler à la fois la composante linéaire et la composante non linéaire d'un écho. Dans cer- taines applications de transmission de données, par exemple des modems en bande vocale ayant des cadences de données inférieures à 9600 bits/s, l'annulation de la composante linéaire seule procure un rapport signal/écho résiduel suf- fisant pour atteindre les objectifs de performances. Cepen- dant, lorsque la vitesse de transmission de données augmen- te, il devient nécessaire d'annuler la composante non li- néaire de l'écho pour pouvoir atteindre le rapport signal/ écho résiduel exigé. Un type d'annuleur d'écho qui convient pour annu- ler à la fois la composante linéaire et la composante non linéaire d'un écho constitue ce qu'on appelle un annuleur à consultation de mémoire et addition avec chevauchement. On pourra voir par exemple le brevet des E.U. A. n 4 792 915, délivré à Adams et col. le 20 décembre 1988. Dans une structure à consultation de mémoire et addition avec che- vauchement, l'annulation qui est produite est fonction d'un ensemble de symboles de données qui sont émis successive- ment. Plus précisément, on utilise à titre d'adresse pour une mémoire associée un symbole différent dans l'ensemble de symboles émis et un symbole ou les deux symboles immé- diatement adjacents à chaque symbole différent. L'annula- tion d'écho que procure une telle structure est la somme des signaux de sortie de la mémoire associée, et peut être fixée pour une séquence donnée de symboles, ou bien elle peut être adaptative. Dans une structure à consultation de mémoire et addition avec chevauchement de type adaptatif, les valeurs qui sont enregistrées en mémoire pour une sé- quence de symboles donnée sont actualisées au cours du temps dans le but d'optimiser l'annulation d'écho dans une application donnée. Cette actualisation des valeurs enre- gistrées est quantifiée par un paramètre qu'on appelle le temps de convergence. Le temps de convergence, qui est di- rectement proportionnel à la taille de la mémoire, est dé- fini comme étant le temps nécessaire pour que les valeurs enregistrées en mémoire évoluent vers des valeurs qui opti- misent l'annulation d'écho dans l'application donnée. Bien que des annuleurs d'écho à consultation de mémoire et addition avec chevauchement de type fixe et de type adaptatif de l'art antérieur procurent théoriquement une annulation d'écho satisfaisante, la taille de mémoire nécessaire rend souvent la mise en oeuvre difficile en pra- tique dans un système donné. Un autre inconvénient de ces annuleurs d'écho consiste en ce que dans un annuleur à con- sultation de mémoire et addition avec chevauchement de type adaptatif, le temps de convergence n'atteint également pas les objectifs désirés. A la lumière de ce qui précède, on note qu'il serait extrêmement souhaitable de pouvoir réaliser un an- nuleur d'écho qui compense à la fois les composantes li- néaire et non linéaire en utilisant une structure qu'on puisse mettre en oeuvre aisément, en utilisant notablement moins de mémoire que ce qui était exigé précédemment, et qui présente un temps de convergence souhaitable. Conformément à l'invention, la structure de con- sultation de mémoire et d'addition avec chevauchement de l'art antérieur est modifiée de façon que chaque mémoire associée soit adressée par un ensemble de bits représenta- tifs d'un symbole associé dans une séquence de symboles, et par moins de la totalité des bits représentatifs des sym- boles adjacents à chaque symbole associé dans la séquence. Dans un mode de réalisation de l'invention, chaque mémoire est adressée par un symbole différent et seulement par le bit de signe des symboles précédant et suivant immédiate- ment le symbole associé. Cette utilisation de moins de la totalité des bits des symboles précédant et suivant immé- diatement le symbole associé ne dégrade pas notablement les performances de l'annuleur et réduit considérablement la taille de mémoire qui est exigée. Par exemple, dans une application concernant un modem en bande vocale de type caractéristique, l'annuleur à consultation de mémoire et addition de l'art antérieur exige une mémoire comportant 100 000 K positions de mémoire, tandis que la même applica- tion utilisant la présente invention exige une mémoire com- portant 100 K positions de mémoire. Cette réduction impor- tante de la mémoire nécessaire procure avantageusement une diminution correspondante du temps de convergence pour un annuleur d'écho adaptatif qui utilise la présente invention. D'autres caractéristiques et avantages de l'in- vention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, et en se référant aux dessins annexés dans lesquels: La figure 1 est un schéma synoptique d'un émet- teur-récepteur dans lequel sont incorporés deux modes de réalisation d'un annuleur d'écho conforme à l'invention; et La figure 2 est un schéma synoptique d'un émet- teur-récepteur dans lequel sont incorporés les modes de réalisation d'annuleur d'écho de la figure 1 en compagnie d'annuleurs d'écho à réponse impulsionnelle finie de l'art antérieur. La figure 1 montre un exemple d'émetteur-récep- teur 100 qui émet des signaux en modulation d'amplitude en quadrature (MAQ) sur un conducteur 101 et qui reçoit par ce conducteur des signaux de ce type, qui sont émis par un autre émetteur-récepteur à un emplacement éloigné (non re- présentés). Il faut bien entendu noter dès à présent que bien que l'émetteur-récepteur considéré à titre d'exemple utilise la modulation MAQ, la présente invention n'est pas restreinte à ce format de modulation et est applicable à n'importe quelle technique de modulation. Dans la partie émettrice de l'émetteur-récepteur , des chiffres binaires présents sur le bus 102, qui ont été embrouillés et ont été soumis éventuellement à un coda- ge numérique (par exemple un codage en treillis), qui sont fournis par un dispositif bien connu (non représenté), sont appliqués à un dispositif de transformation 103. Le dispo- sitif de transformation 103 transforme successivement un ensemble de M chiffres binaires en une représentation numé- rique des composantes de symboles réelles (R) et imaginai- res (I) dans le format de modulation MAQ. Le nombre de bits par symbole, M, est variable et est fonction de la vitesse de transmission de données, de la cadence de symboles et du codage qui est utilisé. A titre d'exemple, dans la modula- tion MAQ 16, M est égal à 4 chiffres binaires, tandis que dans la modulation MAQ 64, M est égal à 6 chiffres binaires. Dans tous les cas, indépendamment du format MAQ particulier, les représentations numériques que fournissent le disposi- tif de projection 103 sont transmises par un filtre d'émis- sion 104 qui réalise une mise en forme spectrale bien con- nue, par exemple une mise en forme du type Nyquist ou du type Nyquist à la puissance un demi, et elles sont ensuite appliquées au convertisseur numérique-analogique (N/A) 105 dans lequel les représentations numériques sont converties pour donner le signal MAQ analogique. Ce signal MAQ analo- gique est ensuite dirigé vers le conducteur 101 par l'in- termédiaire d'un filtre passe-bas (FPB) de lissage 106 et d'un transformateur différentiel 107. Dans la partie réceptrice de l'émetteur-récepteur , des signaux en MAQ provenant du conducteur 101 sont transmis par le transformateur différentiel 107, le filtre passe-bas (FPB) anti-repliement du spectre 108 et le con- vertisseur analogique-numérique (A/N) 109. Le convertisseur 109 produit des représentations numériques du signal MAQ desquelles le soustracteur 111 soustrait le signal de sor- tie de l'annuleur d'écho 110, et la différence résultante est appliquée au récepteur 112. Dans le récepteur 112, les chiffres binaires embrouillés qui ont été émis à l'origine à partir de l'autre emplacement sont récupérés et émis sur un conducteur 113. L'annuleur d'écho 110 élimine pratiquement la partie inhérente du signal MAQ émis, sur le conducteur 114, qui apparaît sur le conducteur 115 sous la forme d'un écho en compagnie du signal MAQ entrant qui provient de l'autre émetteur-récepteur. On décompose souvent l'écho en un écho "proche" et un écho "lointain". En considérant la figure 1, on note que l'écho proche est celui qui est couplé par l'intermédiaire du transformateur différentiel 107, tandis que l'écho lointain est celui qui est occasionné par d'au- tres désadaptations d'impédance à des emplacements éloignés de l'émetteur-récepteur 100. Il faut noter que l'annuleur d'écho 110 convient pour annuler aussi bien l'écho proche que l'écho lointain. Avec ce dernier type d'écho, un élé- ment de retard élevé supplémentaire (non représenté) est intercalé de façon caractéristique entre le bus 102 et la ligne à retard 115, pour compenser le retard dans le chemin supplémentaire que parcourt l'écho lointain, par rapport à l'écho proche. On peut procéder d'une manière bien connue pour déterminer la valeur de ce retard élevé supplémentaire. L'annuleur 110 comporte une structure de consul- tation de mémoire et d'addition avec chevauchement, d'un type modifié, qui réduit à la fois les composantes d'écho linéaire et non linéaire. Dans l'annuleur à consultation de mémoire et addition avec chevauchement de l'art antérieur, chaque mémoire est adressée par un ensemble de M chiffres binaires représentant un symbole associé dans une succes- sion de symboles émis de façon consécutive, ainsi que par les M chiffres binaires représentant les symboles qui pré- cèdent et suivent immédiatement le symbole associé. Le si- gnal de sortie de l'annuleur d'écho est alors la somme des signaux de sortie de chaque mémoire adressée. Conformément à l'aspect le plus large de l'invention, cette configura- tion est modifiée de la façon suivante: bien que chaque mémoire soit ici encore adressée par M chiffres binaires représentant un symbole associé dans une succession de sym- boles émis de façon consécutive, contrairement à l'art an- térieur dans lequel on utilise M chiffres binaires pour chacun des deux symboles adjacents au symbole associé, cha- que adresse de mémoire comprend maintenant moins de la to- talité des M chiffres binaires représentant au moins un symbole adjacent au symbole associé. En considérant la figure 1, on note que dans un mode de réalisation préféré de l'invention, des mémoires 116-2 à 116-4 sont respectivement adressées par les M bits se trouvant dans des éléments de ligne à retard associés -2 à 115-4, ainsi que par les bits de signe, c'est-à- dire les bits d'un symbole qui représentent le signe algé- brique, des composantes de symboles réelles et imaginaires qui sont enregistrées dans les éléments de ligne à retard qui sont immédiatement adjacents à l'élément de ligne à retard associé. Ainsi, la mémoire 116-2 est adressée par les M bits dans l'élément de ligne à retard 115-2 ainsi que par les bits de signe des symboles qui sont enregistrés dans les éléments de ligne à retard 115-1 et 115-3, la mé- moire 116-3 est adressée par les M bits dans l'élément de ligne à retard 115-3 ainsi que par les bits de signe des symboles qui sont enregistrés dans les éléments de ligne à retard 115-2 et 115-4, et la mémoire 116-4 est adressée par les M bits dans l'élément de ligne à retard 115-4 ainsi que par les bits de signe des symboles qui sont enregistrés dans les éléments de ligne à retard 115-3 et 115-5. Il faut noter qu'il y a deux bits de signe pour chaque symbole MAQ, l'un pour la composante R et l'autre pour la composante I, et ces bits de signe sont extraits de chaque symbole dans l'élément de ligne à retard adjacent par l'intermédiaire de l'un des dispositifs de transformation de bits S 117. Le signal de sortie de ce mode de réalisation de l'annuleur d'écho est obtenu en faisant la somme des signaux de sortie des mémoires 116-2 à 116-4 par l'intermédiaire d'addition- neurs 118. Dans un autre mode de réalisation préféré de l'invention, on peut modifier le mode de réalisation qui est représenté sur la figure 1 par l'ajout de mémoires 116- 1 et 116-5 et d'additionneurs 120, qui sont tous représen- tés en pointillés. Ce mode de réalisation est identique à celui décrit précédemment, à l'exception du fait que les M bits enregistrés dans l'élément de ligne à retard 115-1 sont utilisés pour adresser la mémoire 116-1, en compagnie des bits de signe du symbole qui est enregistré dans l'élé- ment de ligne à retard 115-2, tandis que la mémoire 116-5 est adressée par les M bits enregistrés dans l'élément de ligne à retard 1155, en compagnie des bits de signe du symbole qui est enregistré dans l'élément de ligne à retard 115-4. On note que pour la mémoire 116-1, le symbole asso- cié est celui qui est enregistré dans l'élément de ligne à retard 115-1, et qu'il n'y a pas de symbole enregistré dans la ligne à retard qui précède immédiatement le symbole associé. De façon similaire, la mémoire 116-5 est adressée par les M bits du symbole associé qui est enregistré dans l'élément de ligne à retard 115-5, en compagnie des bits de signe du symbole qui est enregistré dans l'élément de ligne à retard 115-4. Ici, le symbole qui suit immédiatement celui qui est enregistré dans l'élément de ligne à retard 115-5 n'est pas disponible, du fait qu'il est déjà passé par la ligne à retard. Alors que dans la première configu- ration le nombre de mémoires est inférieur de deux au nom- bre d'éléments de ligne à retard, dans cette seconde confi- guration le nombre de mémoires est égal au nombre d'élé- ments de ligne à retard ou, en d'autres termes, le nombre de mémoires est égal à l'intervalle de mémoire de l'annu- leur d'écho. Dans l'un ou l'autre des modes de réalisation de l'invention, l'annulation d'écho peut être fixe ou peut être adaptative. Dans le dernier cas, les valeurs qui sont enregistrées dans chaque mémoire sont actualisées au cours du temps sur la base du signal qui apparaît à la sortie du soustracteur 111, en utilisant le circuit d'actualisation 121 et les additionneurs 122 et 123. Les additionneurs 123 ne sont nécessaires que lorsque les mémoires 116-1 et 116-5 sont utilisées. On va maintenant envisager brièvement une forme de réalisation possible de ce circuit, utilisant un algorithme des moindres carrés. On désigne respectivement par Sn, Xn et e = S - X les signaux de sortie du convertisseur A/N 109, de l'an- n nuleur d'écho 110 et du soustracteur 111 à l'instant n. Un algorithme des moindres carrés minimise l'erreur quadrati- que moyenne la valeur escomptée n ' 2 n de l'erreur quadratique (en). Sur la figure 1, on calcule la quantité i e dans le circuit de multiplication de l'er- n reur par un facteur d'échelle, 121, et elle est ensuite additionnée au signal de sortie de chaque mémoire indivi- duelle, par l'utilisation des additionneurs 122 et 123. Chaque somme est ensuite réenregistrée dans la mémoire à la position adressée. La quantité " dans l'algorithme d'ac- tualisation est appelée le pas de l'algorithme d'ajustement, et elle prend de façon caractéristique une valeur élevée pendant l'apprentissage initial de l'annuleur d'écho, et une valeur plus faible pendant le fonctionnement en régime permanent. Chacune de ces valeurs actualisées est lue dans la mémoire sous la dépendance d'une adresse de mémoire as- sociée. Du fait que cette adresse dépend d'une séquence spécifique de chiffres binaires embrouillés, toute valeur actualisée peut être lue peu de temps après avoir été ac- tualisée, ou bien elle peut ne pas être lue dans la mémoire pendant un certain temps. On va maintenant considérer la figure 2 qui mon- tre comment on peut combiner l'invention avec des annuleurs d'écho à réponse impulsionnelle finie (ou FIR) de l'art antérieur, pour réduire encore davantage la capacité de mé- moire nécessaire. Comme il est représenté, un annuleur d'écho à consultation de mémoire et addition avec chevau- chement, 202, conforme à l'invention, ayant à titre d'exem- ple un intervalle de mémoire de 4 périodes de symbole (4T), est connecté en série à une ligne à retard de 4 périodes de symbole, 201, qui est connectée à son tour au conducteur 102. De plus, des annuleurs d'écho de type FIR 203 et 205, ayant par exemple respectivement des intervalles de mémoire de 4 et 12 périodes de symbole (4T et 12T), sont connectés en série avec une ligne à retard 204 de 4 périodes de sym- bole (4T). Les signaux de sortie des annuleurs d'écho à ré- ponse impulsionnelle finie sont combinés par l'intermédiai- re d'un additionneur 206, et le signal de sortie de cet additionneur est ensuite ajouté au signal de sortie de l'annuleur d'écho à consultation de mémoire et addition, en utilisant l'additionneur 207. Dans l'exemple particulier qui est représenté sur la figure 2, on suppose qu'il n'y a aucun retard dans le dispositif de transformation 103, et que le pic de la ré- ponse impulsionnelle du canal d'écho apparaît au bout de 6 périodes de symbole après le front avant. On note que l'an- nuleur d'écho FIR de type 4T, 203, travaille sur le front avant ou la partie initiale de la réponse impulsionnelle, l'annuleur à consultation de mémoire et addition avec che- vauchement de type 4T, 202, travaille sur un intervalle de 4 périodes de symbole qui est centré sur le pic de la ré- ponse impulsionnelle, grâce aux lignes à retard de 4T 201 et 204, et l'annuleur d'écho FIR de type 12T, 205, travail- le sur 12 périodes de symbole du front arrière de la répon- se impulsionnelle. Cette configuration présente l'avantage d'utiliser l'invention pour couvrir la partie centrale de la réponse impulsionnelle du canal d'écho, dans laquelle la composante d'écho non linéaire est la plus élevée, et d'utiliser ensuite la structure FIR, plus simple, pour cou- vrir les queues de la réponse impulsionnelle transmise. Cette structure annule toute la partie linéaire de l'écho et une fraction notable de la partie non linéaire de l'écho. Il faut évidemment noter que bien qu'on ait dé- crit l'invention en considérant plusieurs exemples de réa- lisation, d'autres configurations apparaîtront à l'homme de l'art. Par exemple, bien qu'on ait décrit les modes de réalisation de l'invention en considérant des éléments fonctionnels discrets, la fonction d'un ou de plusieurs de ces éléments peut être remplie par un ou plusieurs proces- seurs universels programmés de façon appropriée, ou par des circuits intégrés spécialisés, ou par des processeurs de signal numérique, ou par un homologue analogique ou hybride de l'un quelconque de ces dispositifs. De plus, bien qu'on ait décrit l'invention en considérant l'utilisation de 3 ou de 5 mémoires, on peut concevoir l'invention pour l'utili- sation avec un nombre de mémoires quelconque. De plus, il n'est pas obligatoire d'utiliser de façon conjointe les mémoires supplémentaires 116-1 et 116-5, et on peut utili- ser une seule de ces mémoires supplémentaires. Enfin, bien qu'on ait décrit l'invention en considérant une application de système particulière, le principe inventif peut être utilisé dans pratiquement n'importe quelle application dans laquelle on désire une annulation d'écho. REVENDICATIONS 1. Annuleur d'écho (100) prévu pour l'utilisation dans un émetteurrécepteur qui émet et reçoit des symboles de données, chacun de ces symboles de données étant repré- sentatif d'un ensemble de bits, cet annuleur d'écho étant caractérisé par un ensemble de mémoires (111-1,... 111-5) prévues pour enregistrer des valeurs d'annulation d'écho appropriées; des moyens (117) pour adresser chacune des mé- moires avec l'ensemble de bits représentatifs d'un symbole de données associé différent, dans une séquence de symboles de données émis, et moins de la totalité des bits représen- tatifs d'un ou de plusieurs des symboles de données adja- cents au symbole de données associé dans la séquence; et des moyens (118) pour combiner toutes les valeurs d'annula- tion d'écho qui sont lues dans les mémoires, sous la dépen- dance des adresses de mémoire qui sont fournies par les moyens d'adressage. 2. Annuleur d'écho selon la revendication 1, ca- ractérisé en ce que le ou les symboles de données adjacents précités sont constitués par le symbole de données qui pré- cède immédiatement le symbole de données associé dans la séquence. 3. Annuleur d'écho selon la revendication 1, ca- ractérisé en ce que le ou les symboles de données adjacents sont constitués par le symbole de données qui suit immédia- tement le symbole de données associé dans la séquence. 4. Annuleur d'écho selon la revendication 1, ca- ractérisé en ce que les moyens d'adressage utilisent deux symboles de données adjacents au symbole de données associé dans la séquence. 5. Annuleur d'écho selon la revendication 4, ca- ractérisé en ce que les deux symboles de données sont ceux qui précèdent et suivent immédiatement le symbole de don- nées associé dans la séquence. 6. Annuleur d'écho selon la revendication 1, ca- ractérisé en ce que chaque bit de l'ensemble de bits com- prend au moins un bit de signe, et les moyens d'adressage utilisent seulement le bit de signe du ou des symboles de données adjacents au symbole de données associé dans la sé- quence. 7. Annuleur d'écho selon la revendication 6, ca- ractérisé en ce que le ou les symboles de données adjacents sont constitués par le symbole de données qui précède immé- diatement le symbole de données associé dans la séquence. 8. Annuleur d'écho selon la revendication 6, ca- ractérisé en ce que le ou les symboles de données sont constitués par le symbole de données qui suit immédiatement le symbole de données associé dans la séquence. 9. Annuleur d'écho selon la revendication 6, ca- ractérisé en ce que chaque bit de l'ensemble de bits com- prend au moins un bit de signe et les moyens d'adressage utilisent seulement les bits de signe de deux symboles de données qui précèdent et suivent immédiatement le symbole de données associé dans la séquence. 10. Annuleur d'écho selon la revendication 1, ca- ractérisé en ce qu'il comprend en outre des moyens (121, 122) qui réagissent aux valeurs d'annulation d'écho combi- nées qui sont lues dans les mémoires, en révisant les va- leurs d'annulation d'écho qui sont enregistrées dans l'en- semble de mémoires. 11. Procédé d'annulation d'échos dans un émetteur- récepteur qui émet et reçoit des symboles de données, cha- cun de ces symboles de données étant représentatif d'un en- semble de bits, caractérisé par les étapes suivantes: on enregistre des valeurs d'annulation d'écho appropriées dans un ensemble de mémoires; on adresse chacune des mémoires avec l'ensemble de bits représentatif d'un symbole de don- nées associé différent dans une séquence de symboles de données émis, et avec moins de la totalité des bits repré- sentatifs de l'un au moins des symboles de données adja- cents au symbole de données associé dans la séquence; et on combine toutes les valeurs d'annulation d'écho qui sont lues dans les mémoires, sous la dépendance des adresses de mémoire que fournissent les moyens d'adressage.