Brevet FR2656186A1 — publié le 19910621

La présente invention tire son origine de la détec- tion mise en oeuvre par exemple dans une caméra thermique d'analyse de paysages en temps réel, par exemple intégrée dans un système d'imagerie ou de veille. Une caméra thermique infrarouge comprend en premier lieu, dans le plan focal de son système optique, une pla- quette de détection, contenant une mosaïque de plusieurs centaines, voir d'un millier, de photodiodes infrarouge. Compte-tenu du nombre important de diodes, leur liaison à un circuit de traitement externe par des moyens classiques est exclu La plaquette de détection est donc superposée et reliée à une plaquette de prétraitement, disposée aussi, ou quasiment, dans le plan focal les deux plaquettes sont ainsi hybridées -, la plaquette de prétraitement contenant des circuits à transfert de charges, à savoir, et essen- tiellement, des circuits d'entrée associés aux photodiodes pour intégrer leurs courants de sortie, des dispositifs de préamplification, de filtrage et de multiplexage et un circuit de sortie, formant également interface entre la plaquette de prétraitement et une plaquette distincte de traitement subséquent Les liaisons des plaquettes entre elles peuvent être du type "poutre" (beam-lead). Pour optimaliser les performances, c'est-à-dire pour minimiser les bruits parasites, la plaquette de détection doit fonctionner à basse température L'ensemble du plan focal, constitué par les plaquettes de détection et de pré- traitement, est donc disposé à l'intérieur d'une enceinte cryogénique, ou cryostat, associée à un système de refroi- dissement. Les circuits électroniques de prétraitement constituent toutefois et évidemment une contrainte pour le système de refroidissement, au plan du rendement, surtout pour les débits d'informations élevés, au-delà de quelques M Hz. A titre indicatif, le rendement d'un cryostat n'est que de l'ordre de 1 c%â. On pourrait vouloir pallier la présence de l'électro- nique en augmentant la puissance cryogénique Mais cela se ferait au détriment du poids ce qui, souvent, n'est pas tolérable. La demanderesse stest donc penchée sur le problème de vouloir faire baisser la consommation énergétique des circuits de la plaquette de prétraitement du plan focal. Dans un ensemble de détection et de traitement tel que réalisé jusqu'à aujourd'hui, et la puissance électrique requise par le fonctionnement des circuits de prétraitement, de l'ordre de quelques dizaines de m W, pouvant être consi- déréecomme négligeable, c'est l'interface entre le plan focal et la plaquette de traitement qui consomme l'essentiel de l'énergie (environ 90 /), à cause des conditions de présentation de l'information de sortie de la plaquette de prétraitement qui, du fait du multiplexage des voies de détection, doit être fournie aux circuits de traitement selon des impulsions d'échantillonnage à temps d'établisse- ment, ou de montée, imposé, d'amplitude déterminée ( 2 à 3 v en tension), et surtout à la plus grande cadence possible. Dans le cas de circuits MOS, les seuls pratiquement utilisa- bles à basse température, avec, dans la plaquette de pré- traitement, au moins un transistor de sortie à effet de champ (FET) comme interface, c'est surtout la capacité de fuite, ou parasite 1 (de l'ordre de 10 à 20 p F) due essen- tiellement aux liaisons, et chargeant la source du transis- torqui consomme de l'énergie Or il n'est pas possible de réduire cette capacité. Dans les ensembles actuels de détection et de trai- tement, l'information est délivrée par la plaquette de prétraitement sous basse impédance et reçue par la pla- quette de traitement sous haute impédance, sous haute impédance d'entrée, pour éviter l'atténuation, et sous basse impédance de sortie pour délivrer l'information avec une constante de temps, proportionnelle à l'impédance de sortie, la plus faible possible, et donc le plus rapidement pos- sible Quand une information à délivrer à la plaquette de traitement arrive sur le transistor de sortie de la pla- quette de prétraitement, du fait de la haute impédance du circuit de traitement en aval, au début de son chargement, c'est la capacité parasite chargeant le transistor de sortie du circuit de prétraitement qui absorbe l'essentiel du courant information. Pour revenir au problème à résoudre de la diminution de la consommation énergétique, dans le cas d'un transistor FET de sortie, cette consommation est proportionnelle au courant I et à la tension V de polarisation de ce tran- p ds sistor En d'autres termes, c'est la puissance Vds x Ip qui est à dissiper Pour la diminuer, on aurait pu vouloir baisser I ou V Mais baisser I conduirait à augmenter l'impédance de sortie, qui varie comme l'inverse de la racine carrée de Ip, donc à augmenter la constante de temps, ce qui n'est pas admissible Et baisser Vds conduirait, avec une excursion de tension importante, à une mauvaise linéa- rité, donc à de mauvaises performances, ce qui n'est pas davantage admissible Quant à réduire cette excursion de tension, cela n'est possible qu'avec une dynamique signal/ bruit faible, ce qui est incompatible avec les exigences actuelles qui excèdent 12 bits, soit un rapport de 4096 entre le signal crête et le bruit efficace, conduisant à un bruit de l'ordre de 1 m V, seuil en dessous duquel on ne peut descendre sans affecter les performances. Quant au temps de montée des impulsions de sortie du plan focal, devant lequel la constante de temps doit rester aussi faible que possible, il n'est pas non plus possible de l'augmenter, car il est directement lié à la cadence des informations, elle-même dépendant des caracté- ristiques imposées du système, c,>mme la durée de balayage, le nombre de photodiodes de la plaquette de détection, le nombre d'échantillons à acquérir par unité de temps. Et c'est ainsi que la demanderesse propose son inven- tion pour résoudre le problème posé. La présente invention concerne un procédé de liaison à un circuit d'entrée, d'une plaquette de traitement, d'un circuit de sortie à capacité parasite, d'une plaquette de prétraitement de signaux de sortie d'une plaquette de détec- tion, les plaquettes de détection et de prétraitement étant hybridées l'une sur l'autre et disposées dans une enceinte cryogénique, caractérisé par le fait qu'on agence le circuit d'entrée de la plaquette de traitement pour qu'il présente une impédance basse. L'invention, ici, est déjà remarquable par le fait que les signaux de sortie du plan focal entrent, dans la pla- quette de traitement, sous basse impédance alors qu'on avait l'habitude, comme on l'a vu plus haut, de les faire entrer sous haute impédance. Le fait de faire entrer, dans la plaquette de traite- ment, les signaux de sortie du plan focal sous basse impé- dance permet de s'affranchir favorablement de la capacité de fuite intégratrice du circuit de sortie du plan focal. En d'autres termes, le courant-information du plan focal n'est plus dérivé comme auparavent dans la capacité parasite et non seulement on diminue ainsi fortement l'énergie consommée par cette capacité parasite et qui est à dissi- per, mais encore on assure une bonne cadence de transmis- sion de l'information. Grâce à cette basse impédance d'entrée, on peut encore améliorer la résolution du problème posé à l'origine. Dans la mise en oeuvre préférée du procédé de l'inven- tion, on agence le circuit de sortie de la plaquette de prétraitement pour qu'il présente une impédance haute. En réalité, c'est parce qu'on diminue le courant de polarisation du circuit de sortie de la plaquette de pré- traitement qu'on augmente l'impédance de sortie Mais diminuer le courant de polarisation, c'est réduire encore l'énergie à dissiper. Ainsi donc, à l'interface entre la plaquette de pré- traitement et la plaquette de traitement, l'information sort sous haute impédance et entre sous basse impédance. C'est exactement l'inverse du procédé antérieurement mis en oeuvre. En d'autres termes encore, l'invention a permis de diminuer le courant, et donc la consommation énergétique, tout en conservant une bonne constante de temps, et donc une bonne cadence de transmission. Si l'invention tire bien son origine de la détection, et plus particulièrement de la détection infrarouge, la demanderesse n'entend pas pour autant limiter la portée de sa demande à ce domaine d'application. Compte-tenu des développements technologiques actuels, et notamment en informatique, l'invention de la demanderesse s'appliquera à la liaison de toute plaquette refroidie de prétraitement de signaux et d'une plaquette de traitement subséquent. f L'invention concerne donc plus généralement un pro- cédé de liaison à un circuit d'entrée, d'une plaquette de traitement, d'un circuit de sortie à capacité parasite d'une plaquette de prétraitement de signaux disposée dans une enceinte cryogénique, caractérisé par le fait qu'on agence le circuit d'entrée de la plaquette de traitement pour qu'il présente une impédance basse. De préférence encore, on agence le circuit de sortie de la plaquette de prétraitement pour qu'il présente une impédance haute. L'invention concerne également un ensemble de traite- ment pour la mise en oeuvre du procédé de l'invention, comprenant une plaquette de prétraitement de signaux à circuit de sortie à capacité parasite et disposée dans une enceinte cryogénique, et une plaquette de traitement à cir- cuit d'entrée relié au circuit de sortie de la plaquette de prétraitement, caractérisé par le fait que le circuit d'entrée de la plaquette de traitement est à basse impédance. Avantageusement, le circuit d'entrée de la plaquette de traitement comprend au moins une diode polarisée en direct, présentant donc une faible impédance; il s'agira de préférence de la jonction base-émetteur d'un transistor bipolaire npn monté en émetteur commun. Avantageusement encore, le circuit de sortie de la plaquette de prétraitement comprend au moins un transistor à effet de champ (FET), à haute impédance de sortie, et dont la source est reliée à la base du transistor bipolaire d'entrée de la plaquette de traitement, la résistance de charge du transistor PET étant hors de l'enceinte cryo- génique Sortir la résistance de charge du transistor de sortie hors du plan focal permet de diminuer encore la puissance à dissiper, du produit de l'intensité du courant de polarisation I par la valeur du potentiel de la source du transistor de sortie (Vdd-Vds). Comme le potentiel de la base du transistor bipolaire d'entrée ne varie que très peu, l'excursion de tension sur la source du transistor PET de sortie, dont le potentiel est lié (" 1 clamping") à celui de la base du transistor d'en- trée, est donc faible, et sa tension de polarisation Vdd peut donc, par construction, être réduite au minimum, sans pour autant affecter la linéarité et donc les performances dynamiques. Ainsi, on peut diminuer non seulement le courant de polarisation du transistor PET de sortie mais également sa tension de polarisation, donc diminuer considérablement la puissance à dissiper. En dtautres termes, du fait de l'invention, on a subs- titué à l'adaptation en tension du montage classique, une adaptation en courant, l'amplification du courant information de sortie de l'étage de prétraitement étant fonction du paramètre 3 du transistor d'entrée de l'étage de traitement, égal au rapport entre son courant collecteur et son cou- rant base. On notera que la réalisation du transistor PET de sortie devra être adaptée, dans sa géométrie, et plus parti- culièrement dans celle de sa grille, à l'intensité du cou- rant qui le traverse, pour optimaliser les performances. On notera aussi que la plaquette de prétraitement et la plaquette de traitement pourront comporter plusieurs étages de sortie et plusieurs étages d'entrée, respecti- vement, et, par conséquent, et par exemple, plusieurs transistors FET de sortie et plusieurs amplificateurs d'entrée à basse impédance, respectivement. La plaquette de prétraitement pourra être une plaquette de prétraitement des courants de sortie d'une mosaïque de photodiodes de détection, par exemple infrarouge, d'une plaquette de détection hybridée sur la plaquette de pré- traitement. L'invention sera mieux comprise à l'aide de la des- cription suivante de plusieurs formes de réalisation de l'ensemble de traitement de ltinvention et de leur fonc- tionnement, en référence aux dessins annexés, sur lesquels la figure 1 est une vue schématique par blocs d'une caméra thermique d'analyse de paysage en temps réel de l'art antérieur; la figure 2 est une vue schématique d'une première forme de réalisation de l'ensemble de traitement de l'invention; la figure 3 est une vue schématique d'une deuxième forme de réalisation de l'ensemble de traitement de l'invention, et la figure 4 est une vue schématique d'une troisième forme de réalisation de l'ensemble de traitement de l'invention. L'invention va donc être expliquée en référence à l'exemple, non limitatif de sa portée, d'une caméra thermi- que d'imagerie, procédant à l'analyse de paysages en temps réel Ne sont décrits ci-dessous que les éléments de la caméra nécessaires à la compréhension de l'invention. Pour les autres éléments, on se reportera utilement à la documentation de l'art antérieur et, plus particulièrement, aux demandes de brevets français n O 2 591 349, 2 591 350, 2 591 409 et 2 599 529 de la demanderesse. Schématiquement, à l'intérieur d'une enceinte cryo- génique 1, tirant sa puissance de froid d'un dispositif de refroidissement 2, par exemple à l'hélium liquide, derrière une fenêtre laissant passer, ici, le rayonnement infrarouge, elle-même disposée derrière l'optique de la caméra, et dans le plan focal de cette optique, sont disposées deux pla- quettes 3, 4 hybridées l'une 3 sur l'autre 4 La plaquette 3 est une plaquette de détection contenant une mosaïque de photodiodes infrarouge, par exemple en Hg Cd Te, In Sb, As Ga. La plaquette 4 contient, ici sur un substrat en silicium, des circuits de prétraitement des courants de sortie des photodiodes de la plaquette 3, et notamment un circuit de sortie 5 Ce circuit de sortie 5 est chargé par une capa- cité parasite 6 et est relié au circuit d'entrée 7 d'une plaquette de traitement 8, dont la sortie est reliée à une chaîne d'acquisition. La caméra, telle que décrite jusqu'ici, était connue. En référence à la figure 2, le circuit de sortie de la plaquette de prétraitement 4 comprend ici un seul transis- tor 5 à effet de champ FET (MOS-FET ou J-PET), dont la source 9 est chargée par la capacité parasite 6 et, en parallèle sur elle, par une résistance de charge 10,disposée à l'extérieur de l'enceinte 1 Le drain 11 du transistor 5 est soumis à une tension de polarisation Vdd et il y circule un courant de polarisation I La grille du transistor 5 reçoit le courant information Is, issu des photodiodes, et il circule dans la source 9 du transistor un courant I + I Le circuit d'entrée de la plaquette de traite- P s ment 8 est ici un amplificateur à faible impédance d'entrée, constitué d'un transistor bipolaire npn 7 monté en émet- teur commun La base B du transistor 7 est reliée à la source du FET de sortie 5, son émetteur E est à la masse et son collecteur C est soumis à une tension de polarisa- tion Vc, de préférence et en fait Vdd, à travers une charge 12. Le transistor 5 est dessiné, comme on le verra plus loin, pour un faible courant de polarisation Ip et une faible tension de polarisation Vdd' Le courant Ip + Is sort de la plaquette de prétraitement 4 sous haute impédance et la puissance à dissiper par le cryostat est particulière- ment réduite. La résistance de charge 10 dérivant un courant Ip, le courant de sortie du transistor d'entrée 7, son courant collecteur, est égal au produit de Is par le paramètre 13 du transistor. La diode base-émetteur du transistor d'entrée 7 est polarisée en direct Elle présente donc, en référence à la courbe courant-tension d'une diode, une impédance très faible et son potentiel est quasiment fixe Il en est de même de celui de la source du FET de sortie 5 qui lui est lié (effet dit de "clamping"). En première variante, et en référence à la figure 3, le transistor d'entrée 7 est relié, par son collecteur, à l'émetteur d'un deuxième transistor bipolaire npn 13, dont le collecteur est soumis à la tension Vdd de polarisation du drain du transistor 5, à travers une résistance de charge 14, et dont la base est aussi soumise à cette tension Vdd, à travers un pont diviseur 20 Il s'agit d'un montage bipolaire du type cascode qui offre une meilleure bande passante, par réduction de l'effet Miller dû à la présence de la capacité parasite entre la base et le collecteur du transistor de sortie 13. En deuxième variante, et en référence à la figure 4, le circuit d'entrée de la plaquette de traitement comporte un amplificateur transimpédance 15 relié, par son entrée négative 16, à la source du transistor de sortie 5, à tra- vers un condensateur 17, évitant le passage du continu, et une résistance 18 en série, l'entrée positive 19 de l'amplificateur étant reliée à la masse, la sortie de l'am- plificateur étant bouclée sur son entrée négative par une résistance de contre-réaction 21 L'intérêt de l'-amplifi- cateur transimpédance est de présenter sur son entrée néga- tive une très faible impédance Ce montage présente l'avan- tage de mieux maîtriser la fonction de transfert du circuit d'interface des deux plaquettes de prétraitement et de traitement On notera que l'impédance de sortie de l'en- semble du circuit d'interface doit être grande aussi bien devant l'impédance d'entrée de l'amplificateur 15 que devant la résistance d'entrée 18. Comme amplificateur transimpédance, on peut en utiliser un de la marque Analog Devices. La réalisation du transistor PET de sortie 5, dont la géométrie, et plus particulièrement celle de sa grille, doit dépendre du courant qui le traverse, va maintenant être abordée. Les dimensions de la grille, à savoir sa longueur L et sa largeur W, sont reliées au rapport d'apparence ("aspect ratio ") A du transistor par la formule A =LW 2 (l) qu'on détermine, notamment à partir de la puissance à dissiper, conformément au processus suivant. La technologie de réalisation du transistor étant connue, on prédétermine les tensions de polarisation, à savoir, dans le cas d'un transistor d'entrée bipolaire sur la plaquette de traitement Vdd, potentiel du drain du transistor de sortie 5, V*, potentiel de repos de la grille du transistor de sortie 5, Vt, tension de seuil du transistor de sortie 5, avec g gs t e Vdd -Vs =Vd Vdd VBE Vds Vs étant le potentiel de la source du transistor 5, et donc le potentiel V de la base du transistor d'entrée 7, et donc la tension VBE base-émetteur connue du transistor 7 dont l'émetteur est à la masse, et Vds étant la tension entre le drain et la source du transistor 5. Il en résulte un régime de fonctionnement du transis- tor 5 non saturé, en raison de l'inégalité Ve Vds com-me on le verra à l'aide de l'exemple abordé plus loin. On adopte a priori une puissance maximale admissible prédéterminée P. On en déduit le courant IP correspondant traversant le transistor de sortie 5, selon la formule I= P ( 2) P Vds On en déduit le rapport d'apparence A, selon la formule 1 + OV A = I e ( 3) P Vds 2 K'(Ve Vds 2) avec 9 = 0,06/v et K' = 130 y A/V 2 On en tire le rapport L de la grille du transistor de L sortie par l'équation ( 1). On en déduit aussi la transconductance gm du transistor FET de sortie 5, selon la formule q I 1 m q Ip 1,5 K T avec q: charge de l'électron K: constante de Boltzmann T: température du plan focal On en déduit l'impédance de sortie R du transistor o FET 5, constituée par l'impédance et sa résistance de gm charge RL en parallèle, selon la formule RL gm R =g o RL + 1 gm RL i + R Lgm On en tire la bande passante du transistor FET de sortie, selon la formule Af = 1 avec ( = Req C C, capacité parasite Req, impédance équivalente de l'impédance de sortie R et de l'impédance d'entrée R du transistor o e bipolaire 7, en parallèle. Si cette bande passante est compatible avec les exigen- ces qu'on s'est fixées, on maintient les données estimées de départ, sinon, c'est-à-dire si elle est trop faible, par exemple, on augmente la puissance P de départ et on recommence. A titre purement indicatif, décrivons le calcul d'un transistor de sortie FET avec un montage d'entrée bipolaire, avant de le comparer à celui d'un transistor de sortie suivi d'un montage d'entrée classique. Montage d'entrée bipolaire Vdd= 5 V -V = 15 V g Vt = 1,2 V -Vs =VBE = 0,7 V Vgs =V V = 14,3 V -Ve = Vgs Vt = 13,1 V Vds = Vdd Vs= 4,3 V Comme la tension V = 13,1 V est supérieure à la ten- sion Vds = 4,3 V, le transistor ET n'est pas saturé. sion Vds = 4,3 V, le transistor FET n'est pas saturé. P = 1,875 m W De l'équation ( 2) on tire Ip = 436 v A De l'équation ( 3) on tire A l A De l'équation ( 1) on peut tirer la géométrie de la grille du transistor 5 W 10 L 66 Le transistor 5 est donc caractérisé par une grille de longueur plus de six fois plus grande que sa largeur, d'une tension Vds = 4,3 V, d'un courant de polarisation de 0,4 m A, et fonctionnant en régime non saturé. Montage d'entrée classique Vdd = 15 V V = 15 V g Vt = 1,2 V V = 6 V V= 9 V gs vgs = 9 V V = 7,8 V e Vds 9 V Comme la tension V = 7,8 V est inférieure à la tension e Vds = 9 V, le transistor FET est saturé. P = 9,375 m W De l'équation ( 2) on tire Ip = lo 42 A De l'équation ( 3) on tire A 1 2,6 De l'équation (i), on peut tirer la géométrie de la grille du transistor w 10 L 23 Le transistor FET du montage classique est donc carac- térisé par une longueur de grille un peu plus du double que sa largeur, d'une tension Vd = 9 V, d'un courant de polarisation de 1 m A, et fonctionnant en régime saturé. On a considéré une plaquette de prétraitement à un seul étage de sortie à un seul transistor FET L'invention s'applique toutefois tout aussi bien à une plaquette de prétraitement à plusieurs étages de sortie et donc à plusieurs transistors FET. Revendications 1 Procédé de liaison à un circuit d'entrée ( 7), d'une plaquette de traitement ( 8), d'un circuit de sortie ( 5) à capacité parasite ( 6) d'une plaquette ( 4) de pré- traitement de signaux disposée dans une enceinte cryogéni- que ( 1), caractérisé par le fait qu'on agence le circuit d'entrée ( 7) de la plaquette de traitement ( 8) pour qu'il présente une impédance basse. 2 Procédé de liaison selon la revendication l, dans lequel on agence le circuit de sortie ( 5) de la plaquette de prétraitement ( 4) pour qu'il présente une impédance haute. 3 Procédé de liaison selon l'une des revendications 1 et 2, dans lequel la plaquette ( 4) disposée dans l'en- ceinte cryogénique ( 1) prétraite des courants de sortie d'une mosaïque de photodiodes de détection d'une plaquette de détection ( 3) hybridée sur la plaquette de prétrai- tement ( 4). 4 Ensemble de traitement pour la mise en oeuvre du procédé de liaison de la revendication 1, comprenant une plaquette ( 4) de prétraitement de signaux, à circuit de sortie ( 5) à capacité parasite ( 6), et disposée dans une enceinte cryogénique ( 1), et une plaquette de traitement ( 8), à circuit d'entrée ( 7) relié au circuit de sortie ( 5) de la plaquette de prétraitement ( 4), caractérisé par le fait que le circuit d'entrée ( 7) de la plaquette de traitement ( 8) est à basse impédance. Ensemble de traitement selon la revendication 4, dans lequel le circuit d'entrée de la plaquette de traite- ment ( 8) comporte aumoins un amplificateur ( 7; 15) à faible impédance d'entrée. 6 Ensemble de traitement selon la revendication 5, dans lequel l'amplificateur est un amplificateur trans- impédance ( 15). 7 Ensemble de traitement selon la revendication 5, dans lequel l'amplificateur est un transistor bipolaire ( 7) monté en émetteur commun. 8 Ensemble de traitement selon la revendication 7, dans lequel le transistor bipolaire ( 7) est relié à un deuxième transistor bipolaire pour former un montage du type cascode. 9 Ensemble de traitement selon l'une des revendica- tions 4 à 8, dans lequel le circuit de sortie ( 5) de la plaquette de traitement ( 4) est à haute impédance de sortie. Ensemble de traitement selon la revendication 9, dans lequel le circuit de sortie de la plaquette de prétrai- tement comprend au moins un transistor à effet de champ ( 5) à haute impédance de sortie, relié, par sa source ( 9), au circuit d'entrée ( 7) de la plaquette de traitement ( 8). 11 Ensemble de traitement selon la revendication 10, dans lequel la source ( 9) du transistor à effet de champ ( 5) est chargée par une résistance (l O) disposée à l'extérieur de l'enceinte cryogénique ( 1). 12 Ensemble de traitement selon l'une des revendica- tions 9 à 11, dans lequel la plaquette de prétraitement ( 4) comporte plusieurs étages de sortie comprenant chacun un transistor à effet de champ à haute impédance de sortie. 13 Ensemble de traitement selon l'une des revendication 4 à 12, dans lequel une plaquette ( 3) d'une mosaïque de photodiodes de détection est hybridée sur la plaquette de prétraitement ( 4).