Brevet FR2651582A1 — publié le 19910308

CIRCUIT DE TRAITEMENT DES SIGNAUX DELIVRES PAR DEUX CAPTEURS MESURANT EN MODE DIFFERENTIEL UNE GRANDEUR PHYSIQUE La présente invention a pour objet un circuit de traitement des signaux fournis par deux capteurs mesurant en mode différentiel une grandeur physique, et fournissant un signal logique représentatif de la valeur numérique de cette grandeur qui peut être une force, une accélération, une pression, une température, un déplacement, etc. Le circuit selon l'invention, qui reçoit un premier signal ayant une première période de l'un des capteurs, et un second signal ayant une seconde période de l'autre capteur, ces périodes variant en sens inverse l'une de l'autre en fonction de la grandeur physique, est particulièrement remarquable en ce qu'il comprend - un premier moyen de comptage pour compter à l'intérieur d'une période de mesure un nombre entier N1 de périodes T1 du premier signal S - un second moyen de comptage pour compter à l'intérieur de ladite période de mesure un nombre entier N2 de périodes T2 du second signal S2, et - un circuit logique pour délivrer un signal 5m représentatif de la différence entre la durée N1.T1 de comptage du premier moyen de comptage et la durée N2.T2 de comptage du second moyen de comptage, ce signal 5m étant représentatif de la valeur de ladite grandeur physique. De manière préférée, on utilise des moyens de comptage permettant de modifier la valeur des nombres N1 et N2, tels que, par exemple, des compteurs binaires ou des diviseurs à taux de division ajustable. On peut ainsi ajuster N1 et N2 en fonction des caractéristiques des capteurs (qui peuvent varier légèrement même pour des capteurs issus d'une même série de fabrication) et en fonction des conditions de travail des capteurs (variation de température, précontraintes, ...). I1 est clair que selon les valeurs choisies pour N1 et N2 et les instants de début de comptage par les deux moyens de comptage, les intervalles de temps de longueur N1.T1 et N2.T2 peuvent se succéder, se chevaucher partiellement ou se trouver inclus l'un dans l'autre. Pour simplifier la structure du circuit logique, on choisit de préférence N1 et N2 tel que la durée N1.T1 soit toujours supérieure à la durée N2.T2 et on fait débuter le comptage par le second moyen de comptage après le début du comptage par le premier moyen de comptage, le retard etant choisi pour que le second moyen de comptage termine son comptage avant le premier moyen de comptage. D'autres caractéristiques et avantages du circuit de traitement de signaux selon l'invention apparaîtront à la lecture de la description qui suit, d'une forme possible de réalisation de ce circuit, faite dans le cadre d'un accéléromètre. Cette description qui est fournie seulement à titre explicatif et qui n'est évidemment pas limitative se réfère au dessin annexé sur lequel - la figure 1 montre schématiquement, vu de profil, un exemple d'accéléromètre différentiel, qui comporte deux resonateurs à quartz; - la figure 2 est un schéma-bloc qui montre ces résonateurs, les circuits d'entretien qui leur sont associés et le circuit de traitement de signaux selon l'invention lorsqu'il se présente sous la forme de réalisation que l'on a choisie comme exemple; - la figure 3 est le schéma d'un circuit logique qui fait partie du circuit de la figure 2;; - la figure 4 est un diagramme qui montre la forme des principaux signaux apparaissant dans les circuits représentés sur les figures 2 et 3; - la figure 5 est le schéma d'un circuit de déclenchement qui fait également partie du circuit de la figure 2; et - la figure 6 est un diagramme qui montre la forme des signaux apparaissant dans le circuit de la figure 5 et de certains signaux déjà représentés sur la figure 4. L'accéléromètre qui est représenté schématiquement sur la figure 1 est conçu pour permettre de mesurer une accélération linéaire. Cet accéléromètre comprend une base 2 sur laquelle est fixée un support 4 qui présente un profil rectangulaire et dont une partie déborde de cette base. Sur les faces opposées de cette partie du support 4 sont respectivement fixees, par l'une de leurs extrémités, deux résonateurs à quartz 6 et 8, les autres extrémites de ces résonateurs étant fixées sur les faces opposées et paralleles d'une plaque libre 10 de masse M. Les résonateurs 6 et 8 sont des plaquettes en quartz, qui ont une forme parallélépipédique et qui comportent des électrodes non visibles sur le dessin. Ces résonateurs sont réalisés de manière à présenter une variation de leur fréquence propre en fonction des sollicitations longitudinales auxquelles ils sont soumis, une extension ayant pour effet d'augmenter cette fréquence, et une compression de la diminuer. Les électrodes du résonateur 6 sont reliées à un circuit d'entretien 12, représenté sur la figure 2. Ce circuit 12 est destiné à mettre en oscillation permanente le résonateur 6, l'ensemble formant un capteur qui délivre, dans le cas présent, un signal carré S1 de fréquence F1 et de période T1 = 1/F1, comme celui qui est représenté sur la figure 4, les variations de F1 et de T1 étant représentatives de la contrainte subie par le résonateur. De manière similaire, le résonateur 8 est mis en oscillation par un circuit d'entretien 14, le capteur ainsi formé délivrant un signal S2 de fréquence F2 et de période T2 = 1/F2, comme celui que liron peut également voir sur la figure 4. Pour la suite, on supposera que l'accéléromètre n'est pas disposé horizontalement, comme sur le dessin, mais verticalement afin que le poids de la plaque 10 soit dirigé parallèlement à la direction longitudinale des resonateurs 6 et 8. Dans ces conditions, tant que l'accéléromètre est au repos, les résonateurs 6 et 8 gardent une forme plane et oscillent à leurs fréquences propres nominales, désignées respectivement par F1 et F2 o, les périodes nominales qui correspondent à ces fréquences étant désignées, elles, par T1 et T2 0 Les fréquences F1 0 et F2,0 peuvent être égales. Toutefois, dans le cas de l'accéléromètre de la figure 1 ou les résonateurs 6 et 8 se trouvent proches l'un de l'autre, il y a intérêt à choisir des fréquences suffisamment différentes pour éviter l'influence d'un résonateur sur l'autre. Lorsque i'accéléromètre de la figure 1 est soumis à une accélé- ration linéaire A dirigée perpendiculairement aux faces principales des resonateurs 6 et 8, le centre de gravite de la plaque 5 de masse M est soumis à une force dynamique F = M.A. Cette force a pour effet de faire fléchir les résonateurs 6 et 8 et, etant donné leur liaison rigide avec le support 4 et la plaque 10, de soumettre le premier principalement à un effort d'extension, et le second principalement à un effort de compression. Dans ces conditions, la période T1 du signal S1 diminue par rapport à la période nominale T1 O, et la période T2 du signal S2 augmente par rapport à la période T2,0. Les deux capteurs de l'accéléromètre travaillent donc dans un mode différentiel, la différence entre les périodes T1 et T2 ou, ce qui revient au même, entre les fréquences F1 et F2, étant en effet représentative de la force F et de l'accélération A. Dans un accéléromètre differentiel tel que représenté sur la figure 1, on sait que les périodes T1 et T2 sont liées à l'accéléra- tion A par les relations T1 - T1,0 . (1 + 2.Kl.A) 1/2 (1) T2 = T2,0 . (1 - 2.K2.A)-1/2 (2) ou K1 et K2 sont des constantes qui sont représentatives des sensi bilités des résonateurs 6 et 8. Ces constantes déterminent également la sensibilité de l'accele- romètre puisque, pour une valeur donnée de l'accélération A, une augmentation des valeurs K1 et K2 entraîne une augmentation de la différence T1-T1,0 et de la difference T2-T2 O. Selon l'invention, l'accélération A est exprimée par la différence entre la durée N1.Tl et la durée N2.T2, ou N1 et N2 sont des nombres entiers. La relation entre A et la différence N1.Tl - N2.T2 ntest pas linéaire. Les valeurs des nombres N1 et N2 peuvent être choisies selon différents critères dont on trouvera des exemples dans la suite de la description. Posons D = N1.Tl - N2.T2. La quantité Dm peut être positive ou negative selon les valeurs de N1, T1, N2, T2. Cette quantité peut être positive pour certaines accélérations et négatives pour d'autres accélérations, N1 et N2 étant constants, puisque, selon les relations (1) et (2), T1 diminue avec A et T2 augmente avec A. Un circuit de traitement conforme à l'invention et produisant un signal représentatif de la quantité Dm est représenté schématiquement sur la figure 2, sur laquelle il est désigné par la référence numérique 16. Ce circuit de traitement 16 comprend essentiellement un premier moyen de comptage 18, un second moyen de comptage 20 et un circuit logique 22. Le premier moyen de comptage 18 est conçu pour compter un nombre N1 de périodes T1 du signal S1 délivré par le circuit d'entretien 12. Le nombre N1 peut être chargé dans ce premier moyen de comptage à partir d'un moyen de mémorisation 24, par exemple de type EEPROM, sous la forme d'un signal numérique 5N1 transmis sur un bus de données. Le début du comptage est donné par un signal Sud 1 reçu du circuit logique 22. A la fin du comptage, le premier moyen de comptage émet un signal Sf,l vers le circuit logique 22. Le second moyen de comptage 20 fonctionne de la même manière que le premier moyen de comptage 18. Il reçoit le signal S2 du circuit d'entretien 14, un signal SN2 représentatif du nombre N2 du moyen de mémorisation 24, et un signal Sd,2 de début de comptage du circuit logique 22; il délivre un signal Sf,2 de fin de comptage au circuit logique 22. Des valeurs différentes pour N1 et N2 peuvent être utilises, par exemple en fonction de la température de travail de l'accelero- mètre. Ces différentes valeurs peuvent être stockées de manière connue sous forme de tables dans le moyen de mémorisation 24. Chaque moyen de comptage peut être constitué par exemple d'un décompteur (respectivement compteur) binaire chargé initialement avec la valeur +N1 ou +N2 (respectivement -N1 ou -N2) ou d'un diviseur à taux de division ajustable chargé avec la valeur N1 ou N2. A titre d'exemple, on peut utiliser des circuits compteursdiviseurs à 8 bits du type 74 HC 40103; plusieurs circuits peuvent être mis en série pour réaliser des moyens de comptage à 16, 24, 32, ... bits. A partir des instants de début de comptage et des instants de fin de comptage, définis par les signaux Sud 1 Sud 29 Sf,l et Sf 2s le circuit logique 22 délivre un signal Sm représentatif de la quantité Dm égale à N1.T1 - N2.T2. De manière générale, le circuit logique 22 doit être conçu pour déterminer Dm quelles que soient les durées N1.T1 et N2.T2 et quelle que soit leur position relative dans l'intervalle de mesure, i.e. que ces durées se succèdent, se chevauchent ou se trouvent incluses l'une dans l'autre. Toutefois, il est possible de se trouver toujours dans le derniers cas en choisissant convenablement les valeurs N1, N2 et le décalage entre le début du comptage par chaque moyen de comptage. Un mode de réalisation d'un tel circuit logique est représenté schématiquement sur la figure 3, et les signaux apparaissant dans ce circuit sont représentés sur le chronogramme de la figure 4. Le circuit logique 22 reçoit un signal d'impulsions Sd, 1 d'un circuit de déclenchement 26 (figure 2), chaque impulsion marquant le début d'un cycle de mesure. Ce signal Sd,1 est transmis directement au premier moyen de comptage 18 pour faire débuter le comptage. Plus précisément, le front montant du signal Sd,1 a pour effet de charger le nombre N1 dans le premier moyen de comptage et le comptage débute sur le premier front montant du signal S1 suivant le front descendant du signal sud 1 Ce dernier est également appliqué sur l'entrée R de remise à zéro d'une bascule bistable 28 de type D.Celle-ci reçoit sur son entrée d'horloge CL le signal S1 issu du circuit d'entretien 12 (figure 2) et sur son entrée de données D un signal qui est en permanence au niveau haut. Le signal A délivré par la sortie Q de la bascule 28 constitue le signal Sd,2 de début de comptage du second moyen de comptage, le front montant du signal ayant pour effet de charger le nombre N2 dans le second moyen de comptage et le comptage débutant sur le premier front montant du signal S2 suivant le front descendant du signal Sud 2. La bascule 28 forme ainsi un moyen de synchronisation, qui fait débuter le comptage par le second moyen de comptage légèrement apres le début du comptage par le premier moyen de comptage. L'intervalle de temps T a entre le début des deux comptages apparaît sous la forme d'une impulsion de largeur T a dans un signal C. Celui-ci est produit de la manière suivante. Une bascule bistable 30 de type D reçoit respectivement sur ses entrées de données D, d'horloge CL et de remise à zéro R un signal en permanence au niveau haut, le signal S2 et le signal A. Elle délivre ainsi sur sa sortie Q un signal B qui passe au niveau haut sur le front montant du signal A et qui reste au niveau haut pendant une durée Ta apres que le signal A est retombé au niveau bas. On obtient donc simplement le signal C en combinant au moyen d'une porte ET 32 le signal n et le signal A, inverse au signal A. De manière similaire, la duree Tb s'ecoulant entre la fin du comptage par le second moyen de comptage et la fin du comptage par le premier moyen de comptage apparaît sous la forme d'une impulsion de largeur Tb dans un signal D. Ce signal est produit par la sortie Q d'une bascule bistable 34 de type D dont les entrées de données D, d'horloge CL et de remise à zéro R reçoivent respectivement un signal en permanence au niveau haut, le signal Sf,l' inverse du signal de fin de comptage délivré par le premier moyen de comptage 18, et le signal Si,2' inverse du signal de fin de comptage délivré par le second moyen de comptage 20. Des inverseurs 36, 38 permettent d'obtenir ces signaux Sf,1 et Sf,2 On comprend que cet agencement fait passer le signal n au niveau haut à la fin du comptage par le second moyen de comptage et le fait retomber au niveau bas à la fin du comptage par le premier moyen de comptage. Le circuit logique 22 comprend enfin une porte OU 40 qui reçoit les signaux C et D et délivre un signal 5m qui présente, pour chaque cycle de mesure, deux impulsions de longueurs T a et Tb. Le signal 5m est donc représentatif de la différence entre la durée N1.Tl et la duree N2.T2, puisque cette différence est précisé- ment égale à la quantité Ta+Tb. Le signal 5m est ainsi représentatif de l'accélération A à laquelle sont soumis les résonateurs à quartz 6 et 8. Comme on peut le voir sur la figure 2, le signal Sm est reçu dans un moyen de conversion 42 qui convertit la durée Ta+Tb en un nombre Dm Le moyen de conversion peut être forme avantageusement d'un compteur binaire activé par le signal Sud 1 et dont le comptage est cadencé par un signal d'horloge 5h délivré par une horloge 44. A titre d'exemple, on peut utiliser un ou plusieurs compteurs à 8 bits de type 74HC867 pour former un compteur à 8, 16, 24, 32, ... bits. Dans le circuit de traitement décrit, le second moyen de comptage débute son comptage après le premier moyen de comptage et le termine avant. Dans ce cas, la quantité Dm est égale à la somme Ta+Tb; on peut donc utiliser un compteur 42 à un sens. En revanche, dans le cas d'un circuit de traitement dans lequel, par exemple, le second moyen de comptage débute son comptage après le premier moyen de comptage et le termine après, la quantité Dm est égale à Ta-Tb. On doit alors utiliser un compteur à deux sens (compteur-décompteur) pour compter pendant la durée T a et décompter pendant la durée Tb. Le contenu du compteur 42 est transmis en permanence sur un bus de données vers un moyen de memorisation 46, la valeur finale Dm du contenu du compteur étant stockee dans ce moyen de mémorisation sur reception d'un signal ST reçu du circuit de déclenchement 26. Le signal 5T marque la fin d'une mesure; il peut être élaboré à partir du signal 5f,1 On a représenté sur la figure 5 un mode de réalisation du circuit de déclenchement 26, et sur le chronogramme de la figure 6 les signaux apparaissant dans ce circuit et le signal Sm. Le circuit de declenchement 26 comprend une porte ET 48 recevant le signal S1 et le signal Si 1' produit par inversion du signal Sf dans un inverseur 50, et une porte ET 52 recevant le signal Sf,1 et le signal S1, produit par inversion du signal S1 dans un inverseur 54. Un intervalle de mesure Pm se termine sur le front descendant de l'impulsion de largeur Tb du signal Sm. Celle-ci apparaît sur un front montant du signal S1 puisque, dans le circuit de traitement décrit, l'intervalle de temps de durée N1.T1 se termine après l'intervalle de temps de durée N2.T2. Le signal S1 délivré par la porte ET 48 présente ainsi une impulsion de largeur T1/2 juste après la fin de l'intervalle de mesure Pm Cette impulsion charge le contenu du compteur 42 dans le moyen de mémorisation 46. Le signal Sud 1 délivré par la porte ET 52 présente une impulsion de largeur T1/2 immediatement après l'impulsion du signal S1. Le front montant de l'impulsion du signal Sud 1 marque le début de l'intervalle de mesure P' m suivant. Le circuit de déclenchement 26 représenté sur la figure 5 permet donc des mesures répétitives de l'accélération. Bien entendu, le circuit de traitement selon l'invention pourrait également être muni d'un circuit de déclenchement manuel commandant l'exécution d'un seul cycle de mesure à chaque activation. Revenons maintenant à la figure 2. Il faut noter que le moyen de conversion pourrait être formé, par exemple, par un condensateur relié à une source de courant par un interrupteur, ce dernier étant commandé par le signal 5m pour charger le condensateur pendant la durée Ta+Tb. Toutefois, l'utilisation d'un compteur binaire est préférable, car la quantité Dm est alors une valeur numérique ce qui facilite le traitement ulterieur par un microordinateur et permet plus facilement d'annuler le décalage (en anglais "offset") du signal Sm ou, ce qui revient au même, de la quantité Dm. Rappelons en effet que pour une accélération A égale à zéro, la quantité Dm est égale à N1.T1,0 - N2.T2,0 qui est en général différente de zéro. On peut annuler simplement ce décalage en prêchargeant, au début de chaque cycle de mesure, le compteur binaire 42 avec la valeur Ng égale à - (N1.T1,0 - N2.T2,0) I Fh, ou Fh est la fréquence du signal d'horloge Sh. Cette valeur No peut être stockée dans le moyen de memorisation 24 et transmise sur un bus de données au compteur binaire 42 sous forme d'un signal numérique SNOB Comme pour les nombres N1 et N2, on peut utiliser des valeurs differentes pour Ng en fonction des conditions de travail de l'accéléromètre, et stocker ces valeurs sous forme de table dans le moyen de memorisation 24. Il faut noter que l'on pourrait également annuler ou au moins minimiser le décalage en choisissant des nombres entiers N1 et N2 qui annulent ou minimisent la valeur de la différence N1.T1,0 N2.T2,0. Enfin, il est clair que le décalage peut être ignoré si sa contribution à la quantité Dm est considérée comme négligeable. La solution consistant à annuler le décalage en chargeant le compteur binaire avec la valeur Ng est préférable à celle consistant à supprimer le décalage, dès l'origine, par un choix adéquat des nombres entiers N1 et N2, car la première solution n'impose aucune condition sur les nombres entiers N1 et N2. Ceci peut être mis à profit pour régler l'étalonnage de l'accéléromètre et/ou pour linéariser sa courbe de réponse. En effet, rappelons que, dans l'accéléromètre décrit, les periodes T1 et T2 sont données par les relations T1 = T1,0 (1 (1 + 2.K1.A)-l/2 (1) T2 = T2,0.(1 - 2.K2.A)-1/2 (2) De manière générale, les termes 2.K1.A et 2.K2.A sont très petits devant l'unité, de sorte que l'on peut faire un développement en serie suivant les puissances de A. Le calcul, élémentaire, donne Dm N1.T1 - N2.T2 = Do - Dl + D ou Do = N1.T1,0 - N2.T2,0 D1 = (N1.T1,0.K1 + N2.T2,0.K2).A Dn = (N1 T1,0 (K1) 3 N2.T2,0.(K2)2).A2 o.(K2)2).A2 n - 5/2.(N1.T1,0.(K1) + N2.T2,0.(K2)3).A3 + #(A4)... Dans cette expression, Do représente le décalage ("offset"), D1 la partie linéaire et Dn la partie non-linéaire. On a déjà expose plus haut comment on peut rendre le terme Do égal à zéro. On peut donc linéariser la courbe de réponse de l'acce- léromètre en choisissant N1 et N2 de manière à annuler, ou au moins minimiser, en outre le terme Dn. Généralement, ceci peut être obtenu avec une très bonne approximation en choisissant les nombres entiers N1 et N2 tels que N1.T1,0.(K1) - N2.T2,0.(K2) soit le plus proche possible de zero, Dn se réduisant alors à un terme d'ordre 3 et à des termes d'ordres supérieurs qui sont souvent négligeables. On peut en outre étalonner l'accéléromètre de maniere que la gamme des accélérations mesurables corresponde au contenu maximum C max du compteur binaire 42. En supposant que Do et Dn sont nuls ou négligeables, la condition sur les nombres entiers N1 et N2 pour realiser l'étalonnage est que la quantité (Amax - Amin) (N1.T1,0. K1 + N2.T2,0.K2) - Cmax/Fn ou A max et A min sont les accélérations maximale et minimale mesurables, tende vers zéro. Le demandeur a réalisé un accéléromètre conforme à la figure 2. L'ensemble des éléments du circuit de traitement 16, ainsi que les circuits d'entretien 12 et 14 forment un circuit intégre unique. Les principales caractéristiques de cet accéléromètre sont les suivantes F1,0 = 87 kHz F2. = 89 kHz F1 diminue de 0,5 % pour la valeur extrême -Amax de l'accelera- tion et F2 augmente de 0,5 Z pour cette meme valeur -Amax. Donc F1,min = 86,565 kHz et F2,max = 89,445 kHz. Pour N1 = 86 et N2 = 87 (soit un cycle de mesure de 1 ms), on a Do = N1.T1,0 - N2.T2,0 = 10,98 vs Dmax = N1/F1,min - N2/F2,max - 20,81 s de même, Dmin = N1/F1,max - N2/F2,min = 1,15 vs pour la valeur +Amax #D = Dmax - Do = Do - Dmin = 9,83 s F c = 10 MHz Avec ces caractéristiques, la valeur maximale de l'accélération est mesurée, à la sortie du compteur 42, avec une précision de 1 %. Il faut noter que la précision augmente linéairement avec les valeurs des nombres N1 et N2. Ainsi, si l'on choisit N1 = 860 et N2 = 870, la durée d'un cycle de mesure est de 10 ms, et la précision est de 0,1 Z. REVENDICATIONS 1. Circuit de traitement des signaux fournis par deux capteurs mesurant en mode différentiel une grandeur physique (A), l'un des capteurs (6, 12) délivrant un premier signal (S1) ayant une première période (T1) et l'autre capteur (8, 14) un second signal (S2) ayant une seconde période (T2), lesdites périodes variant en sens inverse l'une de l'autre en fonction de ladite grandeur physique, caracte- risé en ce qu'il comprend - un premier moyen de comptage (18) pour compter à l'intérieur d'une période de mesure (Pm) un nombre entier N1 de périodes T1 du premier signal S - un second moyen de comptage (20) pour compter à l'intérieur de ladite période de mesure (Pm) un nombre entier N2 de périodes T2 du second signal S2, et - un circuit logique (22) pour délivrer un signal 5m representatif de la différence entre la durée N1.T1 et la durée N2.T2, ledit signal étant représentatif de la valeur de ladite grandeur physique. 2. Circuit de traitement selon la revendication 1, caractérisé en ce que le signal 5m est un signal binaire, maintenu dans un état logique déterminé pendant une durée Tm egale à la différence entre les durées N1.T1 et N2.T2. 3. Circuit de traitement selon la revendication 2, caractérisé en ce qu'il comprend un moyen de conversion (42) recevant le signal 5m et délivrant un nombre Dm en fonction de la durée Tm 4. Circuit de traitement selon la revendication 3, caractérisé en ce que le moyen de conversion est un compteur (42) recevant sur une entre d'horloge un signal d'horloge Sh et sur une entrée d'autorisation de comptage le signal Sm. 5. Circuit de traitement selon l'une quelconque des revendications 1 à 4, dans lequel le signal 5m comporte un signal de décalage représentatif de la différence entre les durées N1.T1,0 et N2.T2,0, où T1 0 et T2 0 sont les périodes respectives des premier et second capteurs au repos, caractérisé en ce que le circuit de traitement comprend des moyens pour supprimer ce signal de decalage. 6. Circuit de traitement selon les revendications 4 et 5, caractérisé en ce que le compteur (42) est précharge, lors de chaque mesure, avec un nombre Ng compensant le signal de decalage. 7. Circuit de traitement selon l'une quelconque des revendications 1 à 6, caractérisé en ce que les nombres entiers N1 et N2 sont choisis, et le circuit logique (22) est agencé, pour que le second moyen de comptage debute son comptage après le premier moyen de comptage et termine son comptage avant le premier moyen de comptage. 8. Circuit de traitement selon les revendications 4 et 7, caractérisé en ce que le compteur (42) est un compteur à un sens. 9. Circuit de traitement selon l'une quelconque des revendications 1 à 8, caractérisé en ce que les premier et second moyens de comptage comportent des moyens pour charger et modifier les valeurs des nombres entiers N1 et N2. 10. Circuit de traitement selon la revendication 9, caractérisé en ce qu'il comprend un moyen de mémorisation (24) pour stocker au moins une valeur pour N1 et au moins une valeur pour N2. 11. Circuit de traitement selon les revendications 6 et 10, caractérisé en ce que le moyen de mémorisation (24) stocke en outre au moins une valeur pour Ng. 12. Circuit de traitement selon l'une quelconque des revendications 1 à 11 dans lequel le signal 5m se compose d'une partie de signal variant de maniere linéaire avec ladite grandeur physique à mesurer et une autre partie de signal variant de manière non li néaire avec ladite grandeur physique à mesurer, caractérisé en ce que les nombres entiers N1 et N2 sont choisis de maniere à minimiser ladite autre partie de signal. 13. Circuit de traitement selon la revendication 3, caractérisé en ce que les nombres entiers N1 et N2 sont choisis de manière que la gamme des valeurs mesurables de ladite grandeur physique corresponde à la gamme des valeurs possibles pour le nombre Dm délivré par le moyen de conversion.