Brevet FR2649505A1 — publié le 19910111

:1 CIRCUIT-INTEGRE AVEC OSCILLATEUR REGLABLE A FREQUENCE INDEPENDANTE DE LA TENSION D'ALIMENTATION L'invention concerne la fabrication des circuits intégrés. Dans beaucoup de circuits intégrés, il est nécessaire de disposer d'une horloge. C'est le cas par exemple pour un processeur de traitement de signaux qui nécessite de toutes façons une horloge assurant le séquencement régulier des opérations de traitement effectuées. L'horloge peut être réalisée à partir d'un oscillateur interne au circuit intégré, ou bien les signaux d'horloge peuvent être appliqués à partir de l'extérieur du circuit intégré, sur une borne spécialement réservée à cet effet. Si on utilise une horloge externe, cela impose à l'utilisateur du circuitintégré de prévoir cette horloge, ce qui augmente indirectement le coût du circuit pour l'utilisateur. De plus, cela impose une borne de circuit réservée à l'horloge. Lorsqu'on réalise sur un circuit-intégré un oscillateur, la difficulté est d'obtenir précisément une fréquence qu'on souhaite. En effet, les dispersions de fabrication résultant des procédés technologiques employés sont telles qu'on ne sait pas obtenir une fréquence avec une précision suffisante. La dispersion de fréquence libre d'oscillation obtenue pour deux oscillateurs identiques ayant suivi la même filière de fabrication est facilement de 100% ou même plus. Cela résulte de ce que les procédés de fabrication impliquent des étapes de dopage, de diffusion d'impuretés à haute température, de dépôts de couches isolantes minces, etc.; la reproductibilité de ces étapes d'un circuit au suivant n'est pas très facile à maîtriser. De plus, lorsque l'on réalise un oscillateur interne sur le circuit integré, on s'aperçoit que sa fréquence varie non seulement en fonction de la dispersion de fabrication mais aussi en fonction de la tension d'alimentation du circuit. Cela résulte de ce que la fréquence de l'oscillateur dépend des courants qui le traversent, ces courants dépendant eux-mêmes de la tension d'alimentation générale du circuit. Ou bien la fréquence d'oscillation n'est pas critique, et alors on peut se permettre d'avoir un oscillateur entièrement intégré dans le circuit, sans borne extérieure de réception d'un signal d'horloge. Ou bien au contraire la fréquence est un paramètre critique et la solution universellement utilisée est de connecter à l'extérieur du circuit intégré des éléments de réglage de l'oscillateur interne (résistances et/ou capacités en général). Ces éléments de réglage ont une valeur connue très précisément car ils ne sont pas soumis aux mêmes dispersions de fabrication ou bien ils ont été triés. Mais l'inconvénient est qu'ils doivent être connectés directement à l'oscillateur du circuit integré, et par conséquent ils imposent que le circuit intégré comporte des broches extérieures supplémentaires spécialement réservées à cet usage. Les broches extérieures supplémentaires devraient cependant être évitées au maximum car elles sont l'un des facteurs de coût les plus importants pour les circuits intégrés. Dans un processeur de signaux, c'est-à-dire un circuit électronique capable d'exécuter des tâches variées de traitement de signaux sous le contrôle d'instructions, l'horloge qui détermine le séquencement des opérations exécutées par le microprocesseur est un élément de circuit très important et sa fréquence doit être bien déterminée. Dans les circuits de traitement de signaux fabriqués actuellement, l'horloge est externe ou bien elle est interne et ajustée par des composants précis extérieurs (quartz, résistances, capacités). Un but de l'invention est de proposer un circuit intégré comportant une horloge interne, qui ne soit pas soumis aux inconvénients qu'on vient de décrire, et notamment à une variation de fréquence en fonction de la tension d'alimentation. Un autre but de l'invention est de proposer un circuit qui ne soit pas soumis aux inconvénients résultant de la dispersion technologique existant entre circuits théoriquement identiques. Un autre but de l'invention est de permettre la réalisation d'un circuit intégré comportant une horloge dont la fréquence puisse être définie facilement et précisément, sans imposer la présence de broches spécifiques de connexion pour connecter des éléments de réglage extérieurs à un oscillateur interne. Enfin, un but de l'invention est tout spécialement la réalisation d'un processeur de traitement de signaux ayant une horloge pour assurer le séquencement de ses propres opérations, cette horloge ayant une fréquence pouvant être définie facilement par le processeur lui-même, et ne variant pas avec la tension d'alimentation. Pour atteindre ces divers buts, la présente invention propose un circuitintégré comprenant un oscillateur à relaxation comportant une capacité et un moyen de- charge et décharge de la capacité, un comparateur à seuil pour déclencher la charge de la capacité lorsque la tension aux bornes de celle-ci descend au dessous d'un seuil bas Vb, et pour déclencher la décharge de la capacité lorsque la tension aux bornes de celle-ci monte au dessus d'un seuil haut Vh, cet oscillateur étant caractérisé en ce qu'il comporte en outre un registre contenant des données de réglage de fréquence de l'oscillateur, ce registre commandant la mise en parallèle sélective de sources de courant élémentaires en fonction de son contenu, les courants de charge et décharge de la capacité étant liés aux courants des sources élémentaires ainsi mises en parallèle, et en ce que le comparateur établit des seuils haut et bas Vh et Vb tels que Vh-Vb soit proportionnel au courant de charge et décharge de la capacité. Avec cette proportionalité, on arrive à rendre la fréquence d'oscillation indépendante de la tension d'alimentation (la tension d'alimentation faisant varier fortement la valeur des sources de courant élémentaires mais n'affectant pas pour autant, comme on le verra, la fréquence de l'oscillateur). Le registre peut être chargé avec une valeur numérique représentant une fréquence de l'oscillateur ou une correction d'une fréquence de base de l'oscillateur. Cette valeur numérique peut prendre en compte, comme on le verra, des données de correction résultant de l'incertitude de la fréquence de base de l'oscillateur par suite de la dispersion technologique à la fabrication. Les sources de courant élémentaires ont de préférence des valeurs pondérées, par exemple selon un code binaire pur, les bits du registre ayant une pondération correspondante. Dans le cas o le circuit intégré comporte un processeur de traitement de signaux, on prévoit de préférence que celui-ci est apte à charger une valeur désirée dans le registre. Cette valeur peut provenir, si on le désire, d'une mémoire non volatile (EPROM ou EEPROM) présente sur le même substrat de circuit intégré. Cette mémoire peut contenir justement des données de correction de fréquence établies individuellement pour le circuit lors de son test électrique (après encapsulation). On notera que dans le cas du processeur de traitement de signaux, les données de réglage de fréquence peuvent passer par les bornes d'entrée/sortie de données du processeur; ce sont des bornes extérieures qui sont obligatoirement prévues dans le circuit intégré, et il n'est donc pas nécessaire de prévoir des bornes de connexion supplémentaires pour la connexion d'éléments de réglage de fréquence (résistances ou capacités). L'invention est particulièrement intéressante lorsque l'oscillateur concerné est justement celui qui sert à établir des signaux d'horloge pour le fonctionnement du processeur de signaux lui-même. La réalisation pratique de l'oscillateur est de préférence la suivante: les courants de charge et décharge de la capacité sont établis par recopie des courants engendrés dans un montage de deux transistors en série avec une résistance intercalée entre ces deux transistors; pour établir un seuil de comparaison, on utilise un montage à deux transistors en série; l'un de ces transistors est monté en miroir de courant avec le transistor de charge (ou respectivement de décharge) de la capacité; l'autre transistor a sa grille connectée à la capacité et a une géométrie choisie pour conduire un courant sensiblement égal au courant du premier transistor lorsqu'il reçoit une tension' sensiblement égale à la tension grille/source du transistor fournissant le courant de décharge (ou respectivement de charge) de la capacité. La résistance mentionnée cidessus est de préférence parcourue par un courant engendré par mise en parallèle de plusieurs branches contenant des transistors montés en miroir de courant les uns par rapport aux autres, ayant tous leurs grilles et leurs drains réunis, et ayant des géométries pondérées les unes par rapport aux autres, ces branches étant mises en parallèle sous le contrôle du registre. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels - la figure 1 représente un schéma général d'un mode de réalisation d'un circuit intégré selon l'invention. - la figure 2 représente un schéma détaillé d'un exemple de réalisation de l'oscillateur en technologie CMOS. L'invention sera décrite plus particulièrement à propos de la réalisation d'un circuit intégré comportant un microprocesseur et utilisant un oscillateur OSC pour définir une fréquence d'horloge servant au séquencement des tâches exécutées par le microprocesseur. L'oscillateur est entièrement intégré dans le même substrat semiconducteur que le microprocesseur. C'est un oscillateur à fréquence variable; la fréquence est ajustable sous la commande d'un registre Ri dont le contenu peut être chargé par le microprocesseur. Le microprocesseur n'a été représenté que très partiellement sur la figure. Il comprend classiquement une unité centrale de traitement CPU raccordée à un bus de données (ou d'adresses et données) DB permettant l'échange de données notamment avec des mémoires (vives, mortes ou non volatiles), des ports d'entrée/sortie du circuit intégré, et des registres internes du circuit intégré. Parmi les mémoires raccordées au bus DB, on a prévu une mémoire électriquement programmable Mi, de préférence une mémoire électriquement programmable et électriquement effaçable (EEPROM). Cette mémoire peut cependant ne pas être effaçable électriquement. La mémoire M1 peut avoir diverses utilisations dans le circuit, c'est-àdire qu'elle n'est pas spécialement réservée au réglage de fréquence selon l'invention. Dans ce cas, on réservera une zone spécifique de la mémoire pour contenir selon l'invention des données relatives à la fréquence que doit avoir l'oscillateur. Parmi les registres raccordés au bus DB, on a prévu un registre spécifique R1 destiné à contenir, en fonctionnement, des données liées aux données contenues dans la mémoire M1. C'est le registre R1 qui commande le réglage automatique de la fréquence de l'oscillateur. On décrira plus loin la manière dont se fait ce réglage. En fin de fabrication du circuit intégré, il est habituel de procéder à des tests; en particulier des tests finaux sont faits après encapsulation du circuit dans un bottier, alors que seules les broches d'accès extérieur du circuit intégré restent accessibles. Parmi ces tests, on procède à une mesure de la fréquence libre de l'oscillateur OSC; on en déduit l'écart qui existe entre la fréquence de l'oscillateur et la fréquence qu'on souhaiterait, cet écart étant dû aux fluctuations incontrôlables des paramètres des diverses étapes technologiques de fabrication (durées, températures, dosages, etc.). On commande alors le stockage dans la mémoire M1 d'une information correspondant à cet écart. Le microprocesseur peut effectuer lui-même ce stockage. Lors de l'utilisation du circuit, cette information est utilisée pour corriger systématiquement la fréquence de l'oscillateur afin qu'elle prenne bien la valeur désirée. Par exemple, on peut prévoir que la mise sous tension du circuit intégré provoque une étape systématique de transfert dans le registre Ri de l'information de correction contenue dans la mémoire Mi. Tant que le microprocesseur reste alimenté en énergie, le registre Ri conserve.ces données et corrige en permanence la fréquence de l'oscillateur OSC. Dans le cas o l'oscillateur est celui qui permet d'établir les signaux d'horloge du microprocesseur, il est préférable que l'oscillateur fonctionne au départ avec une fréquence relativement basse. Pour cela, au départ, lors de la mise sous tension, on prévoira que le registre Ri est systématiquement remis à zéro (c'est ce qu'on fait en général par des circuits de réinitialisation dans tous les microprocesseurs); et on prévoira que le contenu zéro du registre correspond à une fréquence relativement basse. Le programme de démarrage du processeur effectuera ensuite le chargement du registre pour obtenir la fréquence de fonctionnement désirée. Avec un octet de correction, on peut corriger la fréquence par exemple par pas de 2% dans une plage de fluctuations technologiques d'environ 200%. L'oscillateur OSC représenté à la figure 1 est un oscillateur à relaxation utilisant une capacité C r susceptible d'être chargée par un courant de charge réglable i et déchargée par un courant de décharge qui est de préférence égal au courant de charge et qui circule en sens inverse dans la capacité. L'ensemble de l'oscillateur est alimenté entre deux bornes d'alimentation dont l'une est à un potentiel bas Vss et l'autre à un potentiel haut Vcc. Le courant de charge est produit par exemple par un ensemble de plusieurs sources de courant reliées entre Vcc et la capacité (cette dernière ayant par ailleurs une borne à Vss); ces sources de courant peuvent être mises en parallèle sous le contrôle du registre Rl, en fonction des données contenues dans celui-ci, pour obtenir un courant de charge de valeur variable. De même le courant de décharge est produit par un ensemble de sources de courant reliées aux bornes de la capacité. Ces sources peuvent aussi être mises parallèle sous le contrôle du registre Rl, en fonction des données contenues dans celui-ci pour établir un courant de décharge de valeur variable. La solution la plus simple est d'utiliser une pondération binaire, dans laquelle les bits stockés dans le registre R1 sont placés dans un ordre de pondération croissante, et chaque bit commande une source de courant de valeur pondérée correspondante. Ainsi, le premier bit du registre (bit de poids le plus faible) peut commander une source de courant de charge de valeur I et simultanément une source de courant de décharge de même valeur I; le deuxième bit du registre commande une source de tourant de charge de valeur 2I et une source de courant de décharge de valeur 2I; et ainsi de suite, le nième bit commande une source de courant de charge et une source de courant de décharge de valeur 2nI. Selon le contenu du registre on obtient ainsi un courant de charge et décharge i variable entre 0 et (2n+l-1)I, par pas égaux à I. Ce courant peut être le courant principal de charge et décharge ou être placé en parallèle avec un courant de charge ou décharge I0 de base, auquel cas, le registre sert à corriger la valeur de ce courant I0 (le courant de charge étant I0 pour un contenu zéro du registre). Le courant de charge i constitué par la somme du courant IO et des courants individuellement mis en service par le registre est transmis à la capacité C par l'intermédiaire d'un interrupteur Kc fermé seulement pendant la charge de la capacité. Réciproquement, le courant de décharge i est transmis par l'intermédiaire d'un interrupteur Kd fermé seulement pendant la décharge. Les interrupteurs Kc et Kd sont commutés en opposition de phase par des comparateurs à seuil COMP1 et COMP2 reliés à la capacité. Le comparateur à seuil COMP1 a pour fonction d'interrompre la charge de la capacité et de démarrer sa décharge lorsque la tension à ses bornes atteint un seuil haut Vh. Le comparateur COMP2 a pour fonction d'interrompre la décharge de la capacité et de recommencer la charge lorsque la tension aux bornes de la capacité atteint un seuil bas Vb. Un circuit logique CL (bascule de type RS ou analogue) recevant les sorties des comparateurs fournit les signaux de commande des interrupteurs Kc et Kd. La sortie S de ce circuit logique CL est la sortie de l'oscillateur OSC; elle fournit des créneaux à une fréquence qui est liée à la valeur (réglable par le registre RI) du courant de charge et décharge, à la valeur de la capacité C, et enfin à la valeur de l'écart entre les seuils haut et bas Vh et Vb des comparateurs COMP1 et COMP2. Comme la technologie est en général telle que les courants I et IO dépendent de la valeur de la tension d'alimentation Vcc, on prévoit que les comparateurs COMP1 et COMP2 sont construits à partir de sources de courant réalisées de la même manière que les sources de courant de charge et de décharge 10, I, 2I, etc.; plus exactement on prévoit que les comparateurs COMP1 et COMP2 sont construits de manière que la différence de seuils Vh-Vb soit proportionnelle au courant I d'une source de courant élémentaire; de cette manière, la durée de charge et de décharge devient indépendante de la tension Vcc: si la charge est plus lente parce que le courant élémentaire I est plus faible, l'écart de tension Vh-Vb qui définit avec le courant la durée de la charge sera proportionnellement plus faible. Au total la durée de charge et décharge, donc la fréquence de l'oscillateur, sera constante et ne dépendra pas des modifications de courant dues aux modifications de tension d'alimentation. Elle ne dépendra que du contenu du registre R1 et des paramètres de construction technologique du circuit, notamment la valeur de la capacité C. On sait bien réaliser en technologie des circuits intégrés des sources de courant dont les valeurs sont proportionnelles entre elles avec un coefficient de proportionalité précisément connu, même si on ne connait pas la valeur absolue de ces courants ni leur dépendance vis-à-vis de la tension d'alimentation. Si le registre R1 sert essentiellement à recevoir une correction de fréquence liée aux fluctuations technologiques, c'est par ce registre qu'on prendra en compte la valeur de la capacité C (sujette aux fluctuations technologiques). La figure 2 représente un exemple de réalisation détaillée de l'oscillateur selon l'invention. Par commodité de construction, le courant de charge de la capacité C n'est pas obtenu directement dans cette réalisation par la mise en parallèle de plusieurs sources de courant commandées par le registre Rl. Il est obtenu à partir d'un miroir de courant recopiant un courant de référence. Il reste cependant, d'une manière plus indirecte, lié au contenu du registre RI. Ce courant de référence n'est pas fixe; il varie en fonction du contenu du registre et il sert par ailleurs à définir des tensions grille/source de transistors qui établiront les seuils de comparaison dans les comparateurs COMP1 et COMP2. Le courant de référence, désigné par Ir, est établi dans une résistance R de la manière suivante: un premier groupe de sources de courant élémentaires pondérées commandées par le registre RI est connecté en parallèle entre la borne d'alimentation basse Vss et une première extrémité de la résistance R. Ces sources de courant commandées par le registre sont constituées de transistors à canal N M10, Mil, M12, etc. tous montés en miroirs de courant et ayant des géométries parfaitement définies les uns par rapport aux autres selon une pondération qui correspond à la pondération des bits du registre Ri. Le transistor M10 définit un courant de base I0; Mîl correspond à une source de courant élémentaire de valeur I; M12 correspond à une source de courant élémentaire de courant double 2I, etc. Ces transistors ont en principe tous leur grille connectée à leur drain. Ces sources de courant sont mises en service ou déconnectées sous la commande des bits du registre, par l'intermédiaire d'interrupteurs constitués par des transistors respectifs qui, en annulant la tension grille-source des transisotrs Mli; M12, etc., peuvent les bloquer individuellement & volonté. Symétriquement, un autre ensemble de sources de courant M20, M21, M22, etc, à canal P cette fois, sont connectées en parallèle (en fonction de l'état des bits du registre) entre l'autre borne d'alimentation Vcc et la deuxième extrémité de la résistance R. Les transistors M20, M21, M22, etc, sont également tous montés en miroirs de courant les uns par rapport aux autres et ont des géométries parfaitement définies les uns par rapport aux autres selon la même pondération que les bits respectifs du registre qui permettent de les mettre en service ou hors service; ils ont tous leur grille connectée à leur drain. Par l'expression "montage en miroir de courant", on entend le montage très classique de transistors ayant leurs sources réunies et leurs grilles réunies, et conduisant des courants proportionnels à leur géométrie, c'est-à-dire à leur rapport largeur sur longueur de canal. Lorsque le circuit fonctionne, il s'établit dans la résistance R un courant Ir qui est la somme des courants de toutes ces sources de courant. Si I est le courant parcourant les transistors Mll et M21 dont la géométrie définit le poids le plus faible et qui sont commandés par le bit de poids le plus faible du registre R1, on peut écrire que le courant Ir est: Ir = (K +oK0)I, o K (nombre binaire) représente le contenu du registre et KO (pas forcément entier) représente le rapport entre le courant de base I0 et le courant élémentaire de plus faible poids I. Il s'établit alors une différence de potentiel RIr dans la résistance R. Il en résulte par soustraction qu'il s'établit entre grille et source des transistors à canal N M10, Mli, M12,..., une différence de potentiel VGN, et qu'il s'établit entre source et grille des transistors à canal P M20, M21, M22..., une différence de potentiel VGP, telle que: Vcc-Vss-(VGP+VGN) = RIr = R(K+KO)I Il s'établit ainsi un équilibre liant les tensions VGN et VGP au courant de référence Ir. Les tensions grille-source VGN et VGP dépendent, sans qu'on en ait un contrôle précis, des caractéristiques des transistors, de la valeur de la résistance R, et de la valeur de la tension d'alimentation Vcc-Vss, mais elles sont aussi liées directement et de manière connue au contenu du registre. Ces tensions VGN et VGP vont servir de référence de tension pour les comparateurs. Le principe de construction de l'oscillateur selon l'invention consiste alors, comme on va le voir, à établir d'une part des courants de charge et décharge de la capacité C qui sont proportionnels au courant I (par utilisation de miroirs de courant), et à établir d'autre part une différence de seuils de comparateurs qui soit justement égale à Vcc-VssVGP-VGN (également grâce à des miroirs de courant), et qui soit donc par contrecoup aussi proportionnelle, mais avec un coefficient de proportionalité dépendant du contenu du registre K (donc connu et réglable), au courant I. Le principe utilisé dans la réalisation de la figure 2 pour rendre Vh-Vb proportionnel au courant de charge et décharge nécessite que le courant de charge et décharge ne soit pas directement commandé par le registre Ri, mais seulement par l'intermédiaire de miroirs de courant; mais cela permet de réaliser les comparateurs COMP1 et COMP2 d'une manière très simple, avec seulement deux transistors chacun. Le courant de charge de la capacité C, établi pendant les périodes de charge par l'interrupteur Kc, est fourni par un transistor M4 à canal P monté en miroir de courant par rapport aux sources de courant M20, M21, M22, etc.; il fournit un courant proportionnel à I, par exemple égal à I pour simplifier si sa géométrie est la même que celle de M21. De même, le courant de décharge dans la capacité C, établi pendant les périodes de décharge par l'interrupteur Kd, est fourni par un transistor à canal N M3 monté en miroir de courant par rapport aux sources de courant M10, Mli, M12, etc.; il fournit donc également un courant de décharge proportionnel à I, de préférence égal à I, sa géométrie étant alors la même que celle de Mlil. Comme on le voit sur la figure 2, pendant la charge le transistor M4 est monté entre une borne A de la capacité C et la borne Vcc. L'autre borne de la capacité est & la masse (Vss). Le transistor M3 est déconnecté. Pendant la décharge, le transistor M4 est déconnecté de la borne A, le transistor M3 est connecté entre la borne A et Vss. On a donc établi dans la capacité des courants de charge et décharge qui ne dépendent que du courant de base I des sources élémentaires, la précision sur les rapports de géométrie des différents transistors d'un circuit intégré pouvant être considérée comme très bonne dans l'application décrite ici. Il reste & établir des seuils de comparateur Vh et Vb tels que Vh-Vb soit égal & Vcc-Vss-(VGP-VGN) et soit par conséquent aussi proportionnel à I. Le premier comparateur, COMPI, définissant le seuil haut Vh, est constitué par un ensemble de deux transistors M7 et M8 connectés en série entre Vss et Vcc. M7 est un transistor à canal N monté en miroir de courant par rapport aux autres transistors à canal N déjà mentionnés. Il tend donc à être parcouru par un courant proportionnel à I, de préférence égal à I s'il a une géométrie égale à celle de Mll. Le transistor M8 est à canal P; sa grille est commandée par la borne A de la capacité et il peut donc être rendu conducteur ou bloqué en fonction de la tension de charge de la capacité. Si le transistor M7 a une géométrie choisie pour conduire un courant I, alors le transistor M8 a une géométrie choisie pour qu'il conduise sensiblement un courant I lorsqu'il a sensiblement la même tension grille/source VGP que les transistors M20, M21, M22. Le deuxième comparateur, COMP2, définissant le seuil bas Vb, est constitué aussi par un ensemble de deux transistors M5 et M6 connectés en série entre Vss et Vcc. M5 est un transistor à canal N dont la grille est commandée par la borne A de la capacité. M6 est un transistor à canal P monté en miroir de courant avec les transistors à canal P déjà mentionnés et tendant donc à établir dans la branche M5, M6 un courant proportionnel à I, de préférence égal à I s'il a une géométrie égale à celle de M21. Si M6 a une géométrie pour conduire un courant I, alors on donne à M5 une géométrie pour conduire sensiblement un courant I lorsqu'il a sensiblement la même tension grille/source VGN que les transistors M10, Mll, M12. Les comparateurs fonctionnent de la manière suivante: pendant la charge de la capacité (interrupteur Kc fermé, Kd ouvert), le transistor M7 tend à conduire un courant I par effet de miroir de courant; mais le transistor M8 tend à conduire un courant plus grand que I car sa tension grille/source est initialement inférieure à VGP (M8 est un transistor 2649S05 à canal P dont la géométrie est telle qu'il conduise un courant I lorsque sa tension grille-source est VGP). Cela crée un déséquilibre tendant à tirer vers Vcc le potentiel du noeud B entre les transistors M7 et M8. De même, pendant la charge de la capacité, le transistor M6 tend à conduire un courant I alors que le transistor M5 tend à conduire un courant plus grand que I puisque sa tension grille/source est initialement supérieure à VGN (M5 est un transistor à canal N dont la géométrie est telle qu'il conduise un courant I lorsque sa tension grille/source est VGN). Cela crée un déséquilibre tendant à tirer le potentiel du noeud D (entre les transistors M5 et M6) vers Vss. Le circuit logique de décision CL est ici une bascule de type RS, dont les entrées sont reliées aux noeuds B et D; on peut considérer que l'entrée D est une entrée de basculement et l'entrée B une entrée de rétablissement: la bascule ne change d'état pour fermer l'interrupteur Kc et ouvrir l'interrupteur Kd que lorsque son entree D passe de l'état logique bas à l'état logique haut, la bascule ne changeant ensuite d'état pour fermer l'interrupteur Kd et ouvrir l'interrupteur Kc que sous l'effet du passage à l'état logique bas de l'autre entrée B. Les autres sens de changement d'état des noeuds B et D n'ont pas d'influence sur la bascule. Ainsi, pendant la charge de la capacité, l'état fermé de l'interrupteur de charge Kc est confirmé par l'état logique haut du noeud B. Lorsque le potentiel du noeud A atteint la valeur Vcc-VGP, le transistor M8 se trouve polarisé pour conduire un courant I. Le noeud B descend vers Vss et change d'état logique. Cela provoque le basculement du circuit logique de décision CL, qui inverse alors l'état des interrupteurs Kc et Kd. Vcc- VGP représente le seuil haut Vh du comparateur COMP1. La décharge de la capacité commence. Tout d'abord, le courant du transistor M8 se remet à augmenter au dessus de I, ce qui tend à remettre au niveau logique haut le noeud B, mais cela n'affecte pas l'état de la bascule qui ne peut maintenant changer d'état que sous l'action du noeud D. Ensuite, le transistor M6 tend à conduire un courant I et le transistor M5 un courant plus grand que I, de sorte que le noeud D est tiré vers Vss. Lorsque le potentiel du noeud A descend à la valeur Vss+ VGN, le potentiel grille/source du transistor M5 devient juste ce qu'il faut pour conduire un courant I comme le transistor M6. L'état logique du noeud D tend à changer vers l'état logique haut. La bascule du circuit CL change à nouveau d'état pour recommencer un cycle de charge. Le seuil de basculement bas Vb du comparateur COMP2 est donc Vss+VGN. La différence Vh-Vb entre les seuils haut et bas est donc égale à Vcc-Vss-VGP-VGN. C'est justement ce que l'on souhaitait. Il en résulte donc que le courant de charge et décharge de la capacité C, égal à I donc à Ir/(K+KO), donc à (Vcc-Vss-VGP-VGN)/R(K+KO) comme expliqué plus haut est bien proportionnel à (Vcc-Vss-VGP-VGN) donc à Vh- Vb. La période de l'oscillateur, en supposant que les charges et décharges sont parfaitement linéaires est: T = 2C(Vh-Vb)/I Elle est donc égale à: T = 2C(Vcc-Vss-VGP-VGN)/I, et, comme I = (Vcc-Vss-VGP-VGN)/R(K+ KO), la période est T = 2CR(K+KO) Elle est indépendante de la tension d'alimentation. Elle ne dépend que de R et C et du contenu du registre. R et C dépendent de la technologie et de ses fluctuations, KO est connu avec précision (c'est un rapport de géométrie de transistors); K est le contenu du registre Rl qui est choisi à volonté et qui peut justement servir à ajuster la fréquence en fonction des fluctuations technologiques non maîtrisées de R et C. On a ainsi décrit un moyen pour réaliser sans problème un oscillateur purement interne dans un circuit intégré, sans les inconvénients qui en résultaient dans la technique antérieure, et en particulier avec une fréquence indépendante de la tension d'alimentation. REVENDICATIONS 1. Circuit-intégré comprenant un un oscillateur à relaxation (OSC) comportant une capacité (C) et des moyens de charge et décharge (IO, I, 2I, etc.) de la capacité, un comparateur à seuil (COMP1, COMP2) pour déclencher la charge de la capacité lorsque la tension aux bornes de celle-ci descend au dessous d'un seuilbas Vb, et pour déclencher la décharge de la capacité lorsque la tension aux bornes de celle-ci monte au dessus d'un seuil haut Vh, cet oscillateur étant caractérisé en ce qu'il comporte en outre un registre (Rl) contenant des données de réglage de fréquence de l'oscillateur, ce registre commandant la mise en parallèle sélective de sources de courant élémentaires en fonction de son contenu, les courants de charge et décharge de la capacité étant liés aux courants des sources élémentaires ainsi mises en parallèle, et en ce que le comparateur établit des seuils haut et bas Vh et Vb tels que Vh-Vb soit proportionnel au courant de charge et décharge de la capacité. 2. Circuit intégré selon la revendication 1, caractérisé en ce qu'il comporte un processeur de signaux apte à charger le contenu du registre. 3. Circuit intégré selon la revendication 2, caractérisé en ce que le contenu du registre est chargé à partir d'une mémoire non volatile formée sur le même substrat de circuit intégré et contenant des données individuelles de correction de fréquence pour le circuit intégré. 4. Circuit intégré selon l'une des revendications 2 et 3, caractérisé en ce que l'oscillateur sert à établir des signaux d'horloge pour le processeur. 5. Circuit intégré selon l'une des revendications 1 à 4, caractérisé en ce que les sources de courant élémentaires ont des valeurs pondérées, par exemple selon un code binaire pur, cette pondération correspondant à une pondération identique des bits du registre. 6. Circuit intégré selon l'une des revendications 1 à 5, caractérisé en ce qu'il comporte un premier transistor (M4) à canal P pour la charge de la capacité, un deuxième transistor (M3) à canal N pour la décharge de la capacité, un troisième transistor (M6) à canal P monté en miroir de courant par rapport au premier transistor, en série avec un quatrième transistor (M5) à canal N dont la grille est reliée à la capacité et dont la géométrie est choisie pour qu'il conduise sensiblement le même courant que le troisième transistor lorsque sa tension grille-source est sensiblement égale à la tension grille-source du deuxième transistor. 7. Circuit intégré selon la revendication 6, caractérisé en ce qu'il comporte en outre un cinquième transistor (M8) à canal P en série avec un sixième transistor (M7) à canal N, le sixième transistor étant monté en miroir de courant avec le deuxième transistor (M3), le cinquième transistor ayant sa grille reliée à la capacité et ayant une géométrie choisie pour qu'il- conduise sensiblement le même courant que le sixième lorsque sa tension grille-source est sensiblement égale à la tension grille/source du premier transistor. 8. Circuit-intégré selon l'une des revendications 1 à 7, caractérisé en ce que le registre (Ri) commande la mise en conduction sélective de branches de circulation de courant en parallèle contenant chacune un transistor (Mll, M12; M21, M22) de géométrie bien définie par rapport à celle des autres branches et montés en miroirs de courant les uns par rapport aux autres, la somme des courants générés par ces branches étant appliquée à une résistance (R), et en ce qu'il est prévu des transistors (M3, M4) de géométrie bien définie et montés en miroir de courant par rapport aux transistors de ces branches, pour assurer la charge et la décharge de la capacité. 9. Circuit-intégré selon la revendication 8, caractérisé en ce que le comparateur comprend des transistors (M5, M6, M7, M8) de géométrie bien définie par rapport aux transistors des branches commandées par le registre et montés en miroir de courant par rapport à ces derniers. 10. Circuit intégré comprenant un oscillateur à relaxation (OSC), cet oscillateur comprenant une capacité (C), des moyens de charge et décharge de la capacité, un comparateur à seuils (COMP1, COMP2) pour déclencher la charge de la capacité lorsque la tension aux bornes de celle-ci descend au dessous d'un seuil bas (Vb), et pour déclencher la décharge lorsque la tension monte au dessus d'un seuil haut (Vh), cet oscillateur étant caractérisé en ce que le moyen de charge et décharge comprend: - au moins un premier transistor (M11) monté en série avec une résistance (R) et avec un deuxième transistor (M21), l'ensemble en série monté entre deux bornes d'alimentation (Vss et Vcc), les transistors ayant chacun leur drain relié à leur grille; - un troisième transistor (M3) monté en miroir de courant par rapport au premier, en série avec un quatrième transistor (M4) monté en miroir de courant par rapport au deuxième transistor, le troisième transistor constituant une source de courant de charge pour la capacité et le quatrième une source de ocurant de décharge, et en ce que le comparateur comprend au moins un cinquième transistor (M5) en série avec un sixième trnasistor (M6) entre les bornes d'alimentation, le sixième transistor (M6) étant monté en miroir de courant par rapport au quatrième, et le cinquième transistor (M5) ayant sa grille reliée à la capacité et ayant une géométrie choisie pour que le courant qui le traverse soit sensiblement le courant traversant le sixième transistor lorsque la tension grille/source du cinquième est sensiblement égale à la tension grille/sourec des premier et troisième transistors.