Brevet FR2636778A1 — publié le 19900323

aun,p sauacq xne z a2avqD aunp la I aDuessTnd ap analeznmmoD un,p uotxauuoz el aiuasgadadI aan$1; el 'paoqe,p inoi OZ ÀalIuT ITnoaiTD ap aznd amem aun ans xneiwel sanbTSol SON sioisTsuepa sep la ssnJTP xneoIB aA SOH saoisTsual2 sap luBenluT adCi np saltoIouqDa sap suep ajaqT anoa apoTp aunp uoTlwsTIvaz el anod zuasod as Tnb samtlqoad sal aalaîddea uo 'uoTiuaul aeuas ad el aaoTizp ap iueBV 5I -uaieATnbg no 4(SOwiA) gsnTP IwTotaa S aoR sosulaL ad i np aDuessTnd ip SO aolSTS -ueal un luamaiz IueuaidmoD:nnoalT ap allIsed aun suep 3uam -anbTqiTIouom agnbtlaq aai IuvAnod 'aATipe apoTp adXi np 'aaqTI anoi apoTp ap anoanias aun e uoTWuaAuT, uolas juvsodmoz np 01 uoTlWTIdde aun asTA uoTluaAuT azuasad el ' 9ZZ9ú9Z source d'alimentation continue 3. De façon classique, dans le cas o la charge 2 est une charge inductive, on dispose en série avec le commutateur de puissance et en parallèle sur la charge une diode 4, dite diode de roue libre, destinée à continuer à laisser circuler le courant inductif de la charge quand le commutateur s'ouvre, cette diode étant polarisée en inverse par rapport au sens de passage du courant quand le commutateur principal 1 est fermé. La diode roue libre a pour effet d'éviter les surtensions importantes qui se produiraient en son absence quand le commuta- teur principal 1 en série avec la charge s'ouvre brutalement. Les utilisateurs de commutateurs de puissance souhaitent généralement que cette diode de roue libre 4 soit intégrée dans la meme pastille semiconductrice que le commutateur de puissance. La figure 2 représente en coupe et de façon très schéma- tique la réalisation d'une telle diode roue libre intégrée dans une technologie comprenant sur une même puce des transistors 140MS diffuses de puissance et des transistors formant un circuit de commande. Comme le représente la figure 2, cette technologie uti- lise un substrat comprenant une couche inférieure 10 de type N+ et une couche 11 de type N. Dans la couche 11 de type N sont formées de très nombreuses cellules de transistor MOS de puissance dont l'une est représentée schématiquement et désignée par la référence 12. Chaque cellule de transistor de puissance comprend des zones de diffusion P 13 dans lesquelles sont diffusées des zones N 14. Une métallisation de source 15 contacte les zones 14 et la zone P 13 qui les sépare. Une métallisation (silicium polycristallin) de grille isolée 16 permet d'ouvrir des canaux dans les parties latérales des zones P de sorte qu'il s'établit une conduction entre l'électrode de source 15 et une métallisation de drain 17 formée sur la face arrière du composant. On trouve également dans cette structure un ou plusieurs caissons 20 de type P dans lesquels sont formés des transistors MOS 21 permettant de réaliser un circuit de commande. Un procédé classique pour réaliser de façon nonolithique la diode de roue libre consiste à effectuer dans un caisson 30 de type P, analogue aux caissons 20 contenant les circuits de com- mande, une diffusion N 31 et un contact P+ 32 dont sont soli- daires des métallisations 33 et 34, respectivement. La métallisa- tion 33 est reliée à la métallisation de source 15 et à la première borne de la charge et la métallisation 34 est reliée à l'autre borne de la charge et à la borne négative de la source d'alimentation 3 dont la borne positive est reliée au drain D. Le schéma équivalent du circuit de la figure 2 est illustré en figure 3 dans laquelle on retrouve la charge 2, la source d'alimentation 3 et le transistor de puissance 12. La jonc- tion >*P entre les zones 31 et 32 correspond à la jonction émetteur-base d'un transistor bipolaire parasite 35 de type NPN dont le collecteur correspond aux couches 11 et 10 de la figure 2 et est connecté par conséquent au drain D du transistor de puis- sance 12. Il en résulte, lors du fonctionnement de la diode de roue libre, une dissipation de puissance importante dans ce tran- sistor parasite 35 et des courants parasites qui peuvent perturber les circuits de commande. Les procédés classiques pour réduire le gain de ce transistor bipolaire parasite sont insuffisants en rai- son du courant élevé qui peut circuler dans la charge. Pour pallier cet inconvénient, on a imaginé dans l'art antérieur de réaliser des structures du type "diode active" c'est- à-dire des structures commandées, sélectivement passantes ou blo- quées selon la polarité de la tension à leurs bornes. Une telle structure de diode active est illustrée en figure 4. Elle comprend 'les mêmes éléments désignés par les mêmes références que ceux de la figure 3 avec l'adjonction d'un tran- sistor MOS 40 commandé en opposition de phase par rapport au transistor de puissance 12 et en parallèle sur la charge 2. Ainsi, ce transistor 40 est bloqué quand le transistor 12 est passant, et passant quand le transistor 12 est bloqué. Cette solution semble a priori satisfaisante mais, dans des structures du type de celle décrite précédemment, il demeure un transistor bipolaire parasite 35. En effet, le transistor 40 est par exemple réalisé de la façon illustrée en figure 5: il est forraé dans un caisson 41 analogue au caisson 30 de la figure 2 et comprend une zone de drain 42 et une zone de source 43 reliée par une métallisation à une zone surdopée 44 de type P+ établissant un contact avec le caisson 41. Une grille est prévue entre les zones de drain et de source. La charge 2 sera reliée entre les métalli- sations de drain 45 et de source 46. De même qu'en figure 2, la métallisation de drain 45 sera reliée à la source'15 du transistor de puissance. Toutefois, comme cela est représenté en figure 4, on retrouve le transistor parasite 35 dont l'émetteur correspond à la région 42, la base au caisson 41 et le collecteur au drain du transistor de puissance. Normalement, ce transistor bipolaire pa- rasite est inactif quand le transistor -lOS 40 est passant (lors du fonctionnenent en roue libre). Toutefois, pour qu'il reste bloqué, il est nécessaire que la chute de tension aux bornes du transistor soit inférieure à la chute de tension émetteur/base d'un tran- sistor bipolaire, c'est-à-dire environ 0,7 volt. Ceci impose que la résistance à l'état passant du transistor MOS 40 soit faible et donc que sa surface soit importante, ce que l'on cherche à éviter lors de la réalisation d'un composant. Ainsi, les deux solutions de l'art antérieur, représen- tées respectivement en figures 2 et 5, entraînent l'apparition d'un transistor bipolaire parasite dont les effets sont néfastes sauf, dans le cas des figures 4 et 5, si on accepte de sacrifier une surface de silicium importante. En outre, dans les deux cas de l'art antérieur ci- dessus, lors du fonctionnement en roue libre, il n'est pas possible d'amortir rapidement le courant, celui-ci étant limité seulement par la résistance interne de la charge qui est souvent très faible. En effet, même dans le cas des figures 4 et 5, si on augmentait la résistance du transistor MOS 40, on entraînerait la mise en conduction de la diode base/émetteur du transistor bipo- laire 35, et donc la commutation de ce transistor à l'état passant. Enfin, un autre inconvénient de ces dispositions de l'art antérieur est que, dans le cas o il se produirait acciden- tellement une inversion de polarité de la source d'alimentation, ce qui est un risque non-négligeable par exemple dans le cas d'un circuit connecté à une batterie d'automobile, rien ne limite le courant qui peut s'écouler à travers la diode de roue libre et à travers la diode existant de façon inhérente en parallèle sur le transistor de puissance 12 (diode constituée entre la métallisa- tion de drain 17 et la métallisation de source 15 qui est égale- ment en contact avec la région 13 de type P (voir figure 2)). La présente invention propose un transistor MOS compo- site à commutation de connexion de substrat. Ce transistor OS composite réalisé dans un substrat d'un premier type de conductivité comprend une électrode de gril- le, une première électrode principale, une deuxième électrode principale et une zone de substrat, ainsi que des moyens pour connecter à la zone de substrat celle des première et deuxième électrodes principales qui est au plus faible potentiel. Dans un mode de réalisation de l'invention, les première et deuxième électrodes principales sont respectivement connectées à une première borne principale d'un premier et d'un deuxième transistor MOS auxiliaire dont les deuxièmes bornes principales sont reliées au substrat; les grilles des premier et deuxième transistors auxiliaires sont commandées de façon complémentaire par la sortie d'un comparateur de tension dont les entrées sont connectées aux électrodes principales dudit transistor composite; d'o il résulte que l'électrode principale dudit transistor com- posite qui est au potentiel le plus faible est automatiquement reliée au substrat. Ce transistor peut trouver de nombreuses applications qui apparaîtront à l'homme de l'art. L'une de ces applications est son utilisation comme diode active en remplacement du transistor MOS 40 décrit en relation avec les figures 4 et 5. On évite alors les trois inconvénients présentés cidessus des dispositifs de l'art antérieur. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles: les figures 1 à 5, destinées à illustrer l'état de la technique, ont été décrites précédemment; la figure 6 représente sous forme de schéma de circuit un aspect général du transistor MOS composite selon la présente invention; les figures 7A et 7B sont des schémas de circuit plus détaillés représentant un transistor MOS composite selon la présente invention; la figure 8 représente une vue en coupe de tranche semi- conductrice illustrant un mode de réalisation schématique d'un transistor MOS composite selon la présente invention; les figures 9 et 10 représentent des vues en coupe équi- valentes et simplifiées correspondant à la vue en coupe de la fi- gure 8 selon la polarisation appliquée au transistor MOS composite selon la présente invention; et les figures 11 et 12 sont des schémas de circuit repré- sentant l'utilisation d'un transistor MOS composite selon l'invention dans une application à une diode roue libre. De façon générale, comme cela est classique dans le do- maine de la représentation des circuits intégrés, on notera que les diverses vues en coupe ne sont pas représentées à l'échelle ni d'une figure à l'autre, ni à l'intérieur d'une même figure, et notamment que les épaisseurs des couches sont dessinées arbitrai- rement dans le but de faciliter la lecture des figures. Comme le représente la figure 6, la présente invention concerne un transistor MOS composite comprenant des bornes prin- cipales Ai et A2 (qui auront alternativement une fonction de sour- ce et une fonction de drain) et une grille G1. Ce transistor MOS composite comprend un transistor MOS principal 50 et des moyens de commutation 51 pour relier son substrat (c'est-à-dire la couche dans laquelle sont formés sa source et son drain et dans une par- tie de laquelle se forme sous l'influence de la grille une région de canal) à l'une ou l'autre de ses bornes AI et A2 et, plus pré- cis&ment, à celle de ces bornes qui est au plus faible potentiel. La figure 7A représente un mode de réalisation du dispo- sitif de commutation 51. La borne de substrat du transistor MOS principal 50 est connectée aux bornes de substrat et aux premières bornes principales de transistors MOS auxiliaires 52 et 53 dont les autres bornes principales sont respectivement connectées aux borncs Ai et 42. Les grilles des transistors auxiliaires 52 et 53 sont commandées par la sortie d'un comparateur 54, directement en ce qui concerne le transistor MIOS 53, et par l'intermédiaire d'un inverseur I en ce qui concerne le transistor 52. Le comparateur 54 compare les tensions aux bornes A1 et A2. Ainsi, de façon automa- tique, la borne de substrat du transistor 51 est connectée à celle de ses bornes Al et A2 qui est au plus faible potentiel. La figure 7B représente un exemple de réalisation de l'ensemble inverseur et comparateur représenté sous forme de blocs en figure 7A. On retrouve dans cette figure 7B le transistor prin- cipal 50 et les transistors auxiliaires 52 et 53. La grille du transistor 52 est reliée au drain d'un transistor T2 dont la sour- ce est reliée à la borne A2. De même la grille du transistor 53 est reliée au drain d'un transistor Tl dont la source est reliée à la borne Al. Par ailleurs, la grille du transistor T2 est reliée à la grille d'un transistor T'2 dont la source est reliée à la borne A1 et le drain à sa grille et à la borne d'alimentation Vcc (par exemple 10 volts) par l'intermédiaire d'une résistance R'2. De mê- me, la grille du transistor T1 est reliée à la grille d'un tran- sistor T'1 dont la source est reliée à la borne A2 et le drain à sa grille et à la borne Vcc par l'intermédiaire d'une résistance R'l. Enfin, la borne de grille du transistor 52 et de drain du transistor T2 est reliée à la borne Vcc par l'intermédiaire d'une résistance R2 et la borne commune de grille du transistor 53 et de drain du transistor T1 est reliée à la borne Vcc par l'intermé- diaire d'une résistance Ri. Tous les transistors T1, T'I, T2, T'2, 52, 53 et 50 ont le même substrat. Le fonctionnement de ce circuit est le suivant. La résistance R'1 injecte un courant (VCC - VT/R'1) dans le transistor T'1. La tension sur le drain du transistor T'l se polarise donc à +VT (tension de seuil d'un transistor MOS). La tension sur la grille du transistor Tl est donc également polari- sée à +VTI. Si la tension sur la borne AI est positive par rapport à la tension sur la borne A2, la source du transistor Tl est donc positive. La tension grille/source du transistor T1 est donc infé- rieure à VT et ce transistor TI est bloqué. La grille du tran- sistor 53 est donc connectée à la borne Vcc par l'intermédiaire de la résistance Ri ce qui a pour effet de faire conduire ce tran- sistor 53. La résistance R'2 injecte un courant (VCC - VT)/R'2 dans le transistor T'2 dont la grille se polarise à une tension de seuil VT audessus de la borne AI qui est positive par rapport à la borne A2; la tension grille/source du transistor T2 est alors supérieure à VT; donc le transistor T2 conduit et le transistor 52 se bloque. Il en résulte que le substrat du transistor 50 est relié à la borne A2, ce qui est l'effet recherché. Si la tension sur la borne A1 est inférieure à la ten- sion sur la borne A2, la source du transistor T1 est négative. La tension grille/source de ce transistor T1 est donc supérieure à une tension de seuil de transistor tMOS (VT) et ce transistor Tl conduit. La grille du transistor 53 est donc connectée à la borne A' par l'intermédiaire des transistors T1 et ce transistor est bloqué. Le substrat du transistor 50 n'est donc plus connecté à la masse mais à la borne Al puisque cans ce cas c'est le transistor 52 qui conduit, ce qui est l'effet recherché. La figure 8 représente une vue en coupe schématique d'un exemple du réalisation de la structure représentée sous forme de schéma de circuit en figure 7A. Cette vue en coupe représente un caisson P 60 constituant le substrat du transistor MlOS 50. De façon classique, ce transistor 50 comprend dans le caisson 60 deux 0l régions de type:; 61 et 62 correspondant aux électrodes AI et A2 qui peuvent être mises en relation de conduction sous l'effet d'une grille G1. La première région principale 61 constitue aussi la première région principale du premier transistor auxiliaire 52 dont la deuxième région principale 63 est reliée par une métalli- sation 64 à une zone surdopée 65 de type P réalisant un court- circuit avec le substrat. De même, le deuxième transistor auxiliaire 53 a sa première région principale correspondant à la diffusion 62 et sa deuxième région principale 66 est connectée par une métallisation 67 à un contact de substrat 68. Les grilles gl et g2 des transistors MOS auxiliaires 52 et 53 sont connectées à des éléments inverseur et amplificateur tels qu'illustrés en figure 7B et qui peuvent être réalisés dans le même caisson 60 que le reste de la structure. Ainsi, quand le potentiel sur la borne AI est supérieur au potentiel sur la borne A2, la vue en coupe illustrée en figure 8 devient équivalente à celle représentée en figure 9 étant donné que la grille g3 agit pour établir une conduction entre les zones 62 et 66 tandis que les zones 61 et 63 sont isolées. Dans cette configuration, c'est la borne A2 qui est reliée au potentiel du caisson (substrat). La figure 10 représente le cas inverse o le potentiel sur la borne Ai est inférieur au potentiel A2, c'est alors la borne Ai qui est au potentiel du caisson. Les figures 11 et 12 représentent une application du transistor composite selon la présente invention en tant que diode roue libre active remplaçant le transistor MOS 40 utilisé comme diode roue libre active en figure 4. Les composants communs aux figures 11 et 12 sont désignés par les mêmes références. La figure 11 représente le cas o le transistor MOS de puissance 12 est passant et o le transistor MOS 50 est bloqué. Dans ce cas, comme le montrent les traits en pointillés, le cou- rant circule de l'alimentation à travers le transistor MOS de puissance 12 dans la charge 2. Le potentiel sur la borne Al est plus élevé que le potentiel sur la borne A2, c'est donc la borne A2 qui est reliée au substrat (caisson). Dans cette configuration, comme dans le cas de la figure 4, il existe un transistor parasite 35. L'émetteur du transistor parasite correspond à la région 61 (borne Al), sa base au caisson 60 et son collecteur au drain du transistor de puissance. A ce stade du fonctionnement, comme dans le cas des figures 4 et 5, ce transistor 35 n'a aucun effet néfaste car sa jonction base/&metteur est polarisée en inverse. La figure 12 représente la structure dans le cas o le transistor de puissance 12 est bloqué et o le transistor 51 est passant. Dans ce cas, le potentiel sur la borne Al est plus faible que le potentiel sur la borne A2. C'est donc la borne A1 qui est reliée au substrat 60 du transistor 50 (voir figure 10). En consé- quence, le transistor parasite 35 a son émetteur connecté à sa ba- se, c'est-à-dire qu'il ne présente plus d'effet transistor et qu'il est équivalent à une simple diode passante de la borne Al vers la borne positive de l'alimentation, c'est-à-dire une diode en parallèle sur la diode inverse normale du transistor de puis- sance. Grâce à l'invention, même si la chute de potentiel aux bor- nes du transistor MOS 50 est non-négligeable, il ne peut se produire d'effets parasites. Ceci peut constituer un avantage car il est alors possible de faire décroître rapidement le courant de roue libre en ausmnntant la résistance du transistor 51 par action sur sa grille ou en plaçant en série avec le transistor une résis- tance, ce qui n'aurait pas été possible dans le cas des configura- tions illustrées en figures 3 et 5 car alors le transistor bipolaire parasite 35 serait devenu passant et aurait perturbé le fonctionnement du système. On peut ainsi utiliser un transistor 5' de très petite surface ayant une valeur de résistance à l'état passant relativement élevée. Un autre avantage de la diode active selon l'invention est que, dans les cas illustrés en figures 3 et 4, si jamais il se produit une inversion de polarité de la source d'alimentation 3, un courant inverse très important passera dans la diode active et la diode parallèle source/drain du transistor MOS de puissance, et/ou dans le transistor bipolaire parasite. Il n'est pas possible de bloquer ce courant inverse car inévitablement le transistor bipolaire parasite se mettrait en fonctionnement. Il peut en résulter une destruction du composant. Par contre, selon la pré- sente invention, en cas d'inversion de polarité, il est possicle de bloquer le transistor 50 et aucun transistor bipolaire pardsite ne prendra le relais. Bien entendu, la présente invention est susceptible de nombreuses variantes et modifications qui apparaîtront à l'nomme de l'art. Notamment, un circuit particulier de commande du tran- sistor 50 a été décrit dans le cadre du transistor b1OS composite selon l'invention. L'homme de l'art notera que des composants autres qu'un comparateur et un inverseur pourraient être utilisés. Egalement, au cas o l'on souhaite bloquer le transistor selon la présente invention, pour arrêter le courant de roue libre, si le transistor 50 fonctionne en tout-ou-rien, on peut prévoir en parallèle sur ce transistor une diode à seuil. En outre, on notera que l'existence d'un transistor bi- polaire parasite, tel que le transistor 35 décrit précédemment, n'est pas spécifique de la technologie de réalisation de transis- tor.MOS de puissance exposée en relation avec la figure 2, à sa- voir une technologie de transistor MOS diffusé vertical. Le même problème apparaIt dans d'autres structures, par exemple dans des structures dites de transistor MOS de puissance semi-vertical, dans lesquels la zone N+ au lieu de constituer la face arrière d'un composant constitue un caisson enfermant la zone du transis- tor de puissance, ce caisson étant lui-même formé dans une zone de type P. Enfin, dans tout ce qui précède, on a considéré le cas o tous les transistors MOS étaient des transistors MOS enrichis à canal N. La présente invention s'appliquerait aussi dans le cas o certains ou tous les transistors MOS seraient de type différent en modifiant de façon appropriée les polarités appliquées. REVENDICATIONS 1. Transistor MOS composite réalisé dans un substrat d'un premier type de conductivité comprenant une électrode de grille (G1), une première électrode principale (Ai), une deuxième électrode principale (A2), et une zone de substrat (60), caracté- risé en ce qu'il comprend des moyens (51) pour connecter à la zone de substrat celle des première et deuxième électrodes principales qui est au plus faible potentiel. 2. Transistor MOS composite selon la revendication 1, réalisé dans un substrat d'un premier type de conductivité, caractérisé en ce que: les première (A1) et deuxième (A2) électrodes princi- pales sont respectivement connectées à une première borne prin- cipale d'un premier (52) et d'un deuxième (53) transistor M1OS auxiliaire dont les deuxièmes bornes principales sont reliées au substrat, les grilles (g2, g3) des premier et deuxième transistors auxiliaires sont commandées de façon complémentaire par la sortie d'un comparateur de tension (54) dont les entrées sont connectées aux électrodes principales dudit transistor composite (50), d'o il résulte que l'électrode principale dudit tran- sistor composite qui est au potentiel le plus faible est automati- quement reliée au substrat. 3. Transistor MOS selon la revendication 1, dans lequel lesdites électrodes principales correspondent à des diffusions du deuxième type de conductivité (61, 62) dans un caisson (60) du premier type de conductivité, caractérisé en ce que les deuxièmes bornes principales (63, 66) des transistors auxiliaires sont reliées à des diffusions (65, 68) du premier type de conductivité et à haut niveau de dopage formées dans ledit substrat (60). 4. Diode roue libre réalisée de façon monolithique dans un substrat compreLnant un transistor de puissance vertical, caractérisé en ce qu'il comprend, dans un caisson (60) de type de conductivité opposé à celui du substrat, le transistor composite selon l'une quelconque des revendications 1 à 3, dont la première électrode principale (A1) est reliée à la borne de source du transistor de puissance à laquelle est normalement reliée la pre- mière borne d'une charge externe, dont la deuxième électrode prin- cipale (A2) est reliée à une borne d'accès prévue pour être reliée à' la deuxième borne de la charge, et dont la grille (G1) est com- mandée en opposition de phase avec la grille du transistor de puissance.