Brevet FR2642585A1 — publié le 19900803

La présente invention concerne un dispositif de mise en forme de signaux analogiques fréquentiels. Dans le cadre de la présente invention, la mise en forme de signaux analogiques fréquentiels consiste à transformer les signaux analogiques en signaux logiques carrés, basculant entre deux niveaux, de même fréquence que les signaux analogiques. La mise en forme a donc pour but d'éliminer tous signaux parasites de faible amplitude éventuellement superposés au signal utile. Selon la présente invention la mise en forme de signaux est réalisée à l'aide d'un dispositif qui comprend - un comparateur qui reçoit sur une première entrée, un signal d'entrée à mettre en forme et qui reçoit sur une seconde entrée un seuil de référence, - des moyens d'échantillonnage, qui échantillonnent le signal disponible à la sortie du comparateur, et - des moyens définissant le seuil de référence qui comportent . un réseau apte à transformer un signal numérique qu'il reçoit en entrée en un signal analogique de référence disponible sur sa sortie, reliée à l'entrée de référence du comparateur, .des moyens à registre numérique qui contiennent un nombre de X bits représentant le seuil de référence, . un circuit à portes placé entre l'entrée du réseau et la sortie des moyens à registre, pour appliquer sélectivement le signal disponible dans les moyens à registre sur l'entrée du réseau, . des moyens additionneurs/soustracteurs aptes à incrémenterl décrémenter le contenu des moyens à registre, et . des moyens logiques sensibles au niveau détecté en sortie du comparateur qui contrôlent les moyens à registre, le circuit à portes et les moyens additionneurs/soustracteurs. D'autres caractéristiques, buts et avantages de la présente Invention apparaîtront à la lecture de la description détaillée qui va s-Xxre et er. regard des dessins annexés, donnés à titre d'exemples non limitatifs et sur lesqueis - la figure I représente une vue générale schématique, sous forme de blocs fonctionnels, d'un dispositif conforme à un premier mode de réalisation de la présente invention, - la figure 2 représente une table de vérité d'un signal FORSAX qui commande le circuit à portes, - la figure 3 représente une table de vérité de signaux POM et NOC qui commandent respectivement les moyens additionneurs-soustracteurs et ies moyens à registre, - ia figure ; illustre schématiquement les principaux événements ;;nterx enant au cours de chaque période d'échantillonnage, - a figure 5 représente un exemple de réalisation des moyens logiques, - la figure 6 représerte un exemple de réalisation des moyens ad.tAonneursZsoustracteurs. - la figure 7 représente un exemple de réalisation du réseau, - la figure S représente un chronogramme de signaux obtenus à l'aide du dispositif conforme au premier mode de réalisation, - la figure 9 représente une vue générale schématique, sous forme de blocs fonctionnels, d'un dispositif perfectionné conforme à un second mode de réalisation de la présente invention, apte à traiter deux signaux d entrée, - la figure 10 représente un exemple de réalisation de moyens définissant le seuil de référence pour le dispositif illustré sur la figure 9, - la figure 11 représente un chronogramme des signaux obtenus avec le dispositif conforme au second mode de réalisation, - la figure 12 représente schématiquement un module permettant si nécessaire de remettre le seuil de référence à zéro, - la figure 13 représente schématiquement un module de sortie du dispositif, et - la figure 14 représente schématiquement des moyens définissant les différents signaux d'horloge à partir d'un signal d'horloge interne. PREMIER MODE DE REALISATION : MISE EN FORME D'UN SEUL SIGNAL D'ENTREE Le dispositif représenté sur la figure I comprend un comparateur 10 et des moyens S définissant un seuil de référence. Le comparateur 10 reçoit sur une première entrée 12, non inverseuse, un signal d'entrée à mettre en forme. Le seuil de référence issu des moyens S est appliqué à la seconde entrée 14, inverseuse, du comparateur 10. Le comparateur 10 délivre à sa sortie 16 un signal de niveau haut si l'amplitude du signal d'entrée est supérieure au seuil de référence. Inversement le comparateur 10 délivre à sa sortie 16 un signal de niveau bas si l'amplitude du signal d'entrée est inférieure au seuil de référence. Le signal obtenu à la sortie du comparateur lo est échantillonné par un signal D4. Ce signal D4 est généré par des moyens d'horloge représentés schématiquement sur la figure 14 à partir d'un signal d'horloge interne H. Interne. Comme indiqué précédemment, les moyens S définissant le seuil de référence comprennent un réseau 100, un circuit à portes 20ru, des moyens à registre 300, des moyens additionneurs/soustracteurs 400 et des moyens logiques 500. Ces moyens logiques 500 sont sensibles au niveau détecté sur la sortie 16 du comparateur 10 au cours de trois périodes d'échantillonnage consécutives. Le signal échantillonné disponible à la sortie 16 du comparateur 10 à un instant donné est référencé KN. Les signaux échantillonnés disponibles à la sortie 16 du comparateur 10 au cours des deux périodes d'échantillonnage imme- diatement antérieures sont référencées KN - 1 et KN - 2. Ces deux derniers signaux sont mémorisés respectivement dans des registres 600, 65r au rythme ni signal d'échantillonnage D4. Le réseau 100 a pour fonction de définir à sa sortie le seuil de référence approprié. Sa sortie 152 est reliée à l'entrée de référence 14 du comparateur 13. Plus précisément le réseau 100 a pour fonction de transformer un signal numérique TODAC de X bits qu'il reçoit sur ses entrées 101, en un signal analogique de référence V. ANA, disponible sur sa sortie 102. Le réseau 100 peut ainsi définir 2X seuils de référence prédétermines. De préférence, le réseau 100 est formé d'un réseau résistif qui reçoit sur son entrée 101 un mot numérique A de commande de X bits (correspondant aJ signal TODAC) et délivre à sa sortie 102 un seuil de A référence analogique V. ANA égal à B x CA. Le terme B détermine le seuil analogique minimal, obtenu lorsque égale 5. A titre d'exemple B égaie 114mV. De préférence C égale 1,4. Dans ce cas, les 2X seuils de référence corresoonden à une suite de progression géométrique 1,. Le réseau 130 peut générer le signal VANA à partir du signal numérique TO flAC sur la base d'une relation différente de celle indiquée ci-dess s. par exemple une fonction linéaire. Dans ce dernier cas, les 2X seuls de référence sont alors équidistants 2 à 2. On a représenté sur la figure 7 un exemple de réalisation d'un réseau 100. Selon le mode de réalisation représenté sur cette figure 7, le réseau 100 comprend 9 résistances référencées R 110 à R 118, reliées en série entre deux bornes d'alimentation CRN et VRF, dont l'origine sera explicitée par la suite. La sortie 102 du réseau 100 délivre le signal analogique V.ANA comme indiqué précédemment. Cette sortie 102 du réseau 100 est reliée aux points intermédiaires du pont résistif diviseur R110 à R118 par un réseau d'interrupteurs transistorisés S120 à S133. Ces interrupteurs Sol20 à S133 sont commandés par le signal TODAC à X bits issu du circuit à portes 205. Selon le mode de réalisation illustré le mot TODAC a trois bits référencés respectivement TODAC 0, TODAC I et TODAC 2. On notera que certains des interrupteurs transistorisés S 120 à S 133 sont commandés par un bit complémenté du signal TODAC. Ce complément est obtenu en sortie d'inverseurs 140, 141, 142 respectivement. La disposition du réseau d'interrupteurs transistorisés représentée sur la figure 7 correspond à une disposition particulière préférentielié mais non limitative. De nombreuses autres configurations sont envisageables. Pour cette raison les interconnexions du réseau d'interrupteurs transistorisés ne seront pas décrites plus en détail par la suite, L'homme de l'art comprendra alsément que le réseau 150 représenté sur la figure 7 permet de transformer le signal numérique TOD.4C de X bits en un signal analogique de référence V.ANA. De préférence, les valeurs de résistance R 115 à R 118 et la structure du réseau d'interrupteurs transistorisés sont choisies de telle sorte que l'amplitude du signal analogique de référence V.ANA évolue selon une loi non linéaire en fonction du signal TODAC, par exemple une progression géométrique de rapport constant. Selon un mode de réalisation particulier non limitatif les résistances R 110 à R 118 peuvent prendre respectivement les valeurs suivantes : 18000 ohms, 3430 ohms, 2450 ohms, 1750 ohms, 125G ohms, 892 ohms, 638 ohms, 455 ohms et 1140 ohms. En outre, selon ia présente invention, pour permettre de traiter des signaux d'entrée d'amplitude positive ou négative, le réseau IOO est de préférence adapté pour permettre de choisir en conséquence le sens d'évolution du signal analogique V. ANA, c'est-à-dire d'autoriser soit une croissance, soit une décroissance du signai de référence analogique V.ANA lorsque le signal numérique entrée TODAC croit. Le sens de l'évolution du signal analogique de référence V..ANA est choisi par le signai CRN précité appliqué à l'une des extremités du pont résistif RI 10 à RI 18, et qui évolue entre deux états logiques haut et bas. Le niveau logique haut correspond de préférence à un potentiel de 5 volts, tandis que le niveau logique bas du signal CRN correspond à un potentiel de masse. En outre, le potentiel VRF appliqué à la seconde extrémité du pont résistif R 111 à R 118 est défini par un second pont résistif R 159, R 151, R 152, deux interrupteurs transis torisés S 153. S 154, un Inverseur 155 et un amplificateur suiveur 156. Les résistances R 150 à R 152 sont connectées en série entre un potentiel d'alimentation positive VDD ( 5 volts de préférence) et la masse. L'entrée non inverseuse de l'amplificateur 156 est reliée au point commun aux résistances R 150 et R 151 par l'intermédiaire de l'interrupteur commandé S 153. Celui-ci reçoit sur son entrée de commande le signal CRN complémenté par l'inverseur 155. L'entrée non Inverseuse de l'amplificateur 156 est également reliée au point commun aux résistances R 151, R 152 par l'intermédiaire de l'interrupteur transistorisé S 154. Celui-ci est commandé directement par le signal CRN. La sortie de l'amplificateur 156 est rebouclée sur son entrée Inverseuse pour former un étage suiveur. Le signai VRF appliqué à ia seconde extrémité du pont diviseur résistif R 115 à R i18 est disponible à la sortie de l'amplificateur 156. A titre d'exemple non limitatif, les résistances R 150, R 151 et R 152 peuvent avoir respectivement les valeurs suivantes 2000 ohms, 1000 ohms et 2G03 ohms. Ainsi, en prenant les valeurs précitées VDD = +5 volts et CRN évoluant entre ;5 et O volts, le pont résistif R 110 à R 118 est alimenté en * 3 volts (CRN = ç 5 et VRF = +2) lorsque CRN est au niveau logique haut, et inversement est alimenté en -3 volts (CRN = G et VRF = 3) lorsque le signal CRN est au niveau logique bas. Les moyens à registre 300 ont pour fonction de définir un mot Ao de X bits. A titre d'exemple X égale 3. Dans ce cas, les moyens à registre peuvent être formés de 3 registres à 1 bit. Les moyens à registre 305 sont pilotés par le signal d'horloge D4. Ils peuvent être remis à zéro par un signal RAZ. Le contenu des moyens à registre 300 peut être incrementé ou décrémenté par les moyens additlonneurs/soustracteurs 400. Cependant, la validation d'une entrée de commande, référencée NOC sur la figure 1, reliée aux moyens logiques 500 interdit toute modification du contenu des moyens à registre 300. Selon une convention arbitraire, on supposera par la suite que toute modification du contenu des moyens à registre 300 est interdite lorsque le signal NOC est au niveau logique haut. Le circuit à portes 200 est intercalé entre la sortie 302 des moyens à registre 300 et l'entrée 101 du réseau 100. Le circuit à portes 200 est conçu pour appliquer sélectivement sur le réseau 100 le mot Ao de commande contenu dans les moyens à registre 300. Pour cela, le circuit à portes 200 est commandé par un signal FORSAX généré par les moyens logiques 500. Selon une convention arbitraire, lorsque le signal FORSAX est au niveau logique bas, le circuit à portes 200 bloque le signal Ao issu des moyens à registre 300 et applique au réseau 100 un mot de commande AI- correspondant au niveau logique bas. Par conséquent, le réseau 100 applique sur le comparateur 10 un seuil de référence minimal B. Par contre lorsque le signal FORSAX est au niveau logique haut, le circuit à portes 200 applique le mot de commande Ao issu des moyens à registre 300 sur le réseau 110. Par conséquent, le réseau 100 Ao applique sur le comparateur 10 un seuil de référence B x C Le circuit à portes 200 peut être formé simplement de X portes à deux entrées qui reçoivent chacune sur une première de leurs entrées le signal FORSÂX et qui reçoivent respectivement sur leur seconde entrée l'un des bits issus des moyens à registre 300. Les moyens additlonneurs/soustracteurs 455 ont leur entrée 451 et leur sortie 452 (chacune à X bits) reliées respectivement à la sortie 302 et à l'entrée 301 des moyens à registre 350. Ils sont pilotés par un signal POM généré par les moyens logiques 500. Selon une convention arbitraire, lorsque le signal POM est au niveau logique bas les moyens 450 incrémentent le contenu des moyens à registre 355 de D unités, par exemple une unité. En revanche, lorsque le signal POM est au niveau logique haut les moyens 400 décrémentent le contenu des moyens à registre 30G de E unités. Très avantageusement, E correspond à deux unités. Ainsi, si C égale 1,4 , la décrémentation du contenu des moyens à registre 300 de deux unités revient à diviser le seuil de référence par On a représenté sur la figure 6 un exemple de réalisation non limitatif des moyens additionneurs/soustracteurs 405. Selon le mode de réalisation représenté sur la figure 6, les moyens 400 comprennent 9 portes NAND à deux entrées 451 à 409, trois portes NOR 410 à 412. trous inverseurs 413 à 415 et trois portes 416, 417, L18 qui réunissent deux fonctions ET à deux entrées dont les sorties sont combinées selon la fonction logique N.AND. Les entrées 451 des moyens 400 sont formés d'un bus à trois fils référencés respectivement seuil O, seuil 1 et seuil 2 dans le sens des poids croissants des bits issus des moyens à registre 300. Les sorties 402 des moyens 400 sont formés également d'un bus à trois fils référencés respectivement DO, Dl et D2 dans le sens de poids croissant des bits. Le mode de réalisation représenté sur la figure 6 correspond à un mode de réalisation particulier non limitatif. D'autres configurations sont envisageables. Pour cette raison le mode de réalisation particulier de la figure 6 ne sera pas décrit plus en détail par la suite. On notera que les moyens 400 sont adaptés pour définir une butée supérieure égale à 7, si cet état est déjà atteint et que le signal POM commande malgré tout une lncrémentatlon, et inversement sont adaptés pour définir une butée inférieure égale à 0, si cet état est déjà atteint mais que malgré tout le signal POM commande une décrémentatlon. On a représenté sur la figure 5 un exemple de réalisation des moyens logiques 500. Ceux-ci comprennent deux inverseurs 51û, 512, une porte NOR à deux entrées 513, une porte NAND 514 à deux entrées et une porte OU exclusif 515 à deux entrées. Le signal KN - 2 issu du registre 650 est appliqué à i'entrée de l'inverseur- 510. Les entrées de la porte 513 reçoivent respectivement le signal KN-1 et le signal issu de l'inverseur 510. Le signal FORSAX est disponible en sortie de la porte tri3. La porte 514 reçoit en entrée le signal FORSAX et un signal D3 qui correspond à l'inverse de KN. Sa sortie est reliée à l'entrée de l'inverseur 512.. Le signal POM est disponible à la sortie de cet inverseur 512. La porte 515 reçoit en entrée les signaux D3 et FORSAX. Le signal NOC est disponible en sortie de la.porte 515. La figure 2 donne la table de vérité du signal FORSAX en fonction des signaux KN - I, KN - 2, contenus respectivement dans les registres 600 et 65G. On notera que le signal FORSAX est au niveau logique haut lorsque KN - 1 est au niveau bas et KN - 2 est au niveau haut. Dans tous les autres cas le signal FORSAX est au niveau logique bas. La figure 3 donne la table de vérité des signaux NOC et POM en fonction des signaux KN, KN-1, KN-2. On notera que le signal POM est au niveau logique haut iorsque KN et KN-1 sont au niveau logique bas tandis que KN-2 est au niveau logique haut. Dans tous les autres cas le signal POM est au niveau logique bas. Le signal NOC est au niveau logique haut dans 4 cas soit lorsque KN, KN-1, KN-2 sont au niveau logique bas, soit lorsque KN et KN-2 sont au niveau logique bas tandis que KN-1 est au niveau logique haut, soit lorsque KN et KN-2 sont au niveau logique haut tandis que KN- 1 est au niveau logique bas, soit lorsque K.N-l et KN-2 sont au niveau logique haut a ors que KN est au niveau logique bas. Dans les autres cas, le signal NOC est au niveau logique bas. La figure 4 illustre les principaux événements intervenant successivement au cours de chaque période d'échantillonnage. Sur la figure 4. on a représenté arbitrairement 4 périodes d'échantillonnage successives N-2, N-I, N et N 1. Les périodes d'échantillonnage sont définies par un signal D4 dont la période correspond à la période d'échantillonnage. Le front montant du signal d'horloge DÇ coïncide avec le début de chaque période d'échantillonnage. On a également représenté sur la figure 4 un signal HL. Celui-cl a la même période que le signal fl4, mais un rapport cyclique inférieur à I. Le front montant du signal HL intervint au trois-quart de chaque période d'échantillonnage. Le front descendant du signal HL coïncide avec le front montant du signal D4 suivant. Les principaux événements intervenant au cours de chaque période d'échantillonnage, comme représenté sur la figure 4 pour la période d'échantillonnage N, sont les suivants. Après un léger retard consécutif au front montant du signal d'échantillonnage D4, le signal FORSAX défini sur la base des signaux KN-l et KN-2 contenus dans les registres 600 et 650 est appliqué au circuit à portes 20ru, Ainsi, un signal TODAC est présenté à l'entrée du réseau 100 et un seuil analogique de référence \'.ANA approprié est appliqué sur l'entrée 14 du comparateur 10. Si le signal FORSAX est au niveau logique I le seuil analogique appliqué sur le comparateur 10 est minimal et égal à B.Si par contre le signal FORSAX est au niveau logique bas, le seuil appliqué sur le comparateur 10 est défini par le mot Ao contenu dans les moyens à registre 300, mot Ao qui dépend lul-même des signaux POM et NOC imposés à la fin de la période d'échantillonnage antérieure N-1. Par la suite, la sortie du comparateur 10 se stabilise avant apparition du front montant du signal HL. Sur le front montant de ce signal le niveau de sortie du comparateur 10 est mis en mémoire. Plus précisément, selon le mode de réalisation représenté sur les figures annexées, sur le front montant du signal HL on procède à la mémorisation d'un signal D3 qui correspond au complément de la sortie du comparateur 16. Pendant que le signal HL est au niveau haut les signaux t;OC et POM obtenus en sortie des portes 512 et 515 se stabilisent. De ce fait, les moyens additionneurs/soustracteurs 400 présentent à l'entrée des moyens à registre 355 un mot Ao adapté à la période d'échantil- ionnage suivante Ntl. Sur le front montant du signal d'échantillonnage D4 de la période d'échantillonnage Ni l,. le circuit assure d'une part le transfert du contenu KN-1 du registre d'état 600 dans le registre d'état 650 et de KN dans le registre d'état 60G, d'autre part, l'évolution des moyens 300 sur la base des signaux NOC et POM définis précédemment Par la suite, mais avec un léger retard après le front montant du signal d'échantillonnage D4, un nouveau signal FORSAX est présenté sur le circuit à portes 200 et une nouvelle valeur de seuil analogique V.ANA résultante est présentée au comparateur 10. Le signal de sortie du dispositif est formé à l'aide d'une combinaison logique des signaux KN - I et KN - 2. Différentes solutions peuvent être retenues pour cela. Selon une première solution, comme Illustré sur la figure 1. ces signaux KN - I et KN - 2 sont appliqués sur les entrées d'une porte Ot exclusif 755 qui attaque une bascule 752 cadencée par le signal d'horloge D4. Le signal de sortie est disponible sur la bascuie 702. Selon une seconde solution, comme représenté sur la figure 5, en traits interrompus, la porte OU exclusif 700 peut être remplacée par une porte NANTI 525 recevant en entrée les signaux KN-I et KN-2 inversés par des Inverseurs 515, 522. Un tel NAND 525 génère à sa sortie un signal ZZBAR identique au signal Issu de la porte 760 précitée et donc susceptible d'être appliqué sur l'entrée de la bascule 752. On a représenté sur la figure 8 différents signaux explicitant le fonctionnement du dispositif précédemment décrit et illustré sur les figures I à 7. Sur le haut de la figure 8 on aperçoit un signal d'entrée représenté en trait fort continu, les 8 seuils de référence susceptibles d'être générés par le réseau 115, représentés en traits fins continus (on notera sur la figure 8 l'évolution non linéaire des différents seuil selon un rapport de 1,4). et le seuil de référence généré réellement par le réseau 100, représente en traits mixtes interrompus. Les lignes sous-jacentes de la figure 8 représentent respectivement les signaux H interne D4, HL, la sortie du comparateur et les signaux D3, FORSAX, POM, NOC et de sortie du dispositif obtenu sur la bascule 702. Pendant les périodes d'échantillonnage TO et TI une impulsion parasite apparaît sur le signal d'entrée. Cette Impulsion parasite reste Inférieure au seuil V.ANA. La sortie du comparateur reste au niveau logique bas. En conséquence, les signaux D3 et NOC restent au niveau haut tandis que les signaux FORSAX, POM et de sortie restent au niveau bas. Le signal d'entrée franchit le seuil V. ANA pendant la période d'échantillonnage T2. En conséquence, les signaux D3 et NOC passent au niveau bas sur le front montant du signal HL correspondant. De plus, le signal de sortie passe au niveau haut sur le front montant du signal d'horloge D4 initiant la période d'échantillonnage suivante D3. Simultanément, le signal NOC étant passé au niveau bas, ie seuil V. ANA est incrémenté. Le signal restant supérieur au niveau seuil lors de l'apparition du front montant du signal HL pendant la période d'échantillonnage T3, les signaux D3, FORSAX, POM, NOC et de sortie restent identiques à la fin de la période T3. Ainsi, le seuil V. ANA appliqué au comparateur 10 est à nouveau incrémenté sur le front montant du signal D4 initiant la période d'échantillonnage T4. Au cours de celle-ci le signal d'entrée est à nouveau supérieur au seuil lors de l'apparition du front montant du signal HL. Les signaux D3, FORSAX, POM1 NOC et de sortie restent Identiques à leur état précédent à la fin de la période T4. Le seuil V.ANA appliqué au comparateur 10 et donc à nouveau incrémenté lors de l'apparition du front montant du signal d'échantillonnage D4 initiant la période T5. Lors de l'apparition du front montant du signal HL pendant cette période T5, le signal d'entrée est par contre inférieur au seuil V. ANA. Ainsi, sur le front montant dù signal HL les signaux D3 et NOC reviennent au niveau haut Il en résulte que le signal FORSAX passe également au niveau haut après apparition du front montant du signal DG qui initie la période T6. De ce fait, au cours de cette période T6 le circuit à portes 2O0 bloque le signal issu des moyens à registre 300. Un seuil minimal est par conséquent appliqué au comparateur 10. Lors de l'apparition du front montant du signal HL pendant cette période T6, le signal d'entrée est supérieur au seuil minimal appliqué. Le signal D3 redescend par conséquent au niveau bas sur le front montant du signal HL. De même, le signal FORSAX redescend au niveau bas sur le front montant du signal D4 qui Initie la période suivante T7. Le signal NOC étant resté au niveau haut à la fin des périodes T5 et T6, pendant la période T7 le dispositif applique sur l'entrée 14 du comparateur 10 un seuil identique à celui utilisé pendant la période T5. Sur le front montant du signal HL de la période T7 le signal d'entrée est à nouveau inférieur au seuil. De ce fait, le signal D3 repasse au niveau haut sur le front montant du signal HL. De même, le signal FORSAX repasse au niveau haut sur le front montant du signal D4 qui initie la période T8; Sur le front montant du signal HL pendant la période T8, le signal d'entrée est détecté inférieur au seuil pour la deuxième fois consécutive. Pour cette raison, le signal POM passe du niveau bas au niveau haut tandis que le signal NOC passe du niveau haut au niveau bas sur le front montant du signal HL. Le signal FORSAX et le signal de sortie redescendent au niveau bas sur le front montant du signal D4 qui initie la période T9.Au début de cette période T9, le signal POM étant passé au niveau haut, tandis que le signal NOC est passé au niveau bas, le contenu des moyens à registre 355 est décrémenté. On définit alors un nouveau seuil qui correspond de préférence à la moite du seuil maximal retenu pendant le traitement. selon les disposit:ons précédemment décrites. Le signal POM redescend au niveau bas tandis que le signal NOC remonte au niveau haut sur le front montant du signal HL de la période T9 consécutive, Le dispositif est alors prêt pour détecter l'apparition d'une nouvelle impulsion du signal d'entrée dépassant le seuil analogique V.ANA défini au début de la période T9. SECOND MODE DE REALISATION: MISE EN FORME DE DEUX SIGNAUX D'ENTREE On a représenté sur la figure 9, sous forme de blocs fonctionnels schématiques, un second mode de réalisation du dispositif conforme à la présente invention apte à traiter simultanément deux signaux d'entrée différents référencés respectivement ENR et ENV. Il suffit pour cela de multiplexer les signaux d'entrée afin d'appliquer alternativement ceux-ci sur le comparateur 10. Selon la représentation de la figure 9, les signaux d'entrée ENR et ENV sont appliqués à des amplificateurs respectifs 25, 30, dont les sorties sont reliées à la même entrée 12 du comparateur 10 par des portes 23, 33, pilotées alternativement à l'état passant par des signaux de multiplexage de phases opposées MUXI et MUX2. L'amplificateur 30 recevant le signal d'entrée ENV est monté en étage suiveur. Pour cela, le signal ENV est appliqué sur l'entrée non inverseuse de l'amplificateur 30, tandis que la sortie de l'amplificateur 30, dirigée vers la porte commandée 33 est également rebouclée sur son entrée inverseuse. L'amplificateur 20 qui reçoit le signal d'entrée ENR est agencé en étage de gain contrôlé. Pour cela, le signal ENR est appliqué sur l'entrée non inverseuse de l'amplificateur 20. La sortie du même amplificateur 20 est rebouclée sur son entrée inverseuse par une résistance R 21. L'entrée inverseuse de l'amplificateur 20 est reliée à la masse du montage par une résistance R22. De façon connue en soi, le gain de l'amplificateur 25 est ainsi égal à 1 + (R21/R22). La structure des moyens S définissant le seuil de référence appliqué sur l'entrée 14 du comparateur 10 reste pour l'essentiel identique aux dispositions précédemment décrites en regard des figures I à s. On retrouve en effet sur la figure 9 un réseau 100, un circuit à portes 200, des moyens à registre 30G, des moyens additionneurs/soustracteurs 400 et des moyens logiques 500. Il y a lieu cependant de prévoir une paire de registres d'état 650, 650, et X registres de données 300 respectivement pour chacun des signaux d'entrée ENR et ENV. En outre, il est nécessaire de multiplexei ces registres en coincidence avec les signaux MUX1 et MUX2. Le signaux MIEUX1 et MU'XI de phases opposées sont formés respectivement d'un signal d'adresse D5 et de son complément, de rapport cyclique égal à 1 et dont la période égale le double de la période du signal d'échantillonnage D4. Le signal D5 et son complément sont également formés par les moyens représentés schématiquement sur la figure 14 à partir du signal H interne. Sur la figure 9, les registres d'état attribués au signal ENR sont référencés 600R et 655R. De même, les registres d'état attribués au signal d'entrée ENV sont référencés 600V et 650V. Les X registres de données attribués au signal ENR sont référencés 300R et les X registres de données attribués au signal d'entrée ENV sont référencés 305V. Le signal de sortie du comparateur 1G est appliqué alternativement sur les registres d'état 6GGR et 6G5V par un ensemble de multiplexage 800 piloté par le signal D5. De même, les signaux obtenus en sortie des registres d'état 600R et 650R ou 600V et 655V sont appliqués aux moyens logiques 500 par l'intermédiaire d'un ensemble de multiplexage 815 piloté par le signal D5. De façon comparable le signal NOC et la sortie des moyens additionneurslsoustracteurs 400 sont appliqués alternativement aux moyens à registre 300R et 3G5V respectivement par l'intermédiaire d'un ensemble de multiplexage 820 commandé par le signal d'adresse D5. et les sorties des moyens à registre 303R et 300V respectivement sont appliquées sur le circuit à portes 20-0 par l'intermédiaire d'un ensemble de multipiexage 835 piloté également par le signal d'adresse D5. Selon une convention arbitraire, lorsque le signal D5 est au niveau haut, la porte 23 est passante. Le signal d'entrée ENR est traité. Par conséquent, I'ensemble 800 relie la sortie 16 du comparateur au registre 655R. L'ensemble 815 relie les sorties des registres 600R et 650R aux moyens logiques 500. L'ensemble 820 applique le signal NOC et la sortie des moyens additionneurs/soustracteurs 400 sur les moyens à registre 355R. L'ensemble 830 relie la sortie des moyens à registre 300R au circuit à portes 205. Inversement lorsque le signal D5 est au niveau logique bas, la porte 33 est passante. Le signal ENV est traité. Par conséquent, l'ensemble 800 relie la sortie 16 du comparateur 10 au registre 600V. L'ensemble 810 relie les sorties des registres 6COV et 650V aux moyens logiques 500. L'ensemble 82G appliq e le signal NOC et la sortie des moyens additionneurs/soustracteurs 405 aux moyens à registre 355V et l'ensemble 830 relie la sortie des moyens à registre 3û5V au circuit à portes 200. On a représenté sur la figure 10 un exemple particulier de réalisation des moyens S illustrés schématiquement sur la figure 9. On aperçoit sur la figure 10 un premier bus d'entrée à deux lignes qui véhicule j S signaux-BERBUS 3 et BERBUS 4 issus d'un module représenté schématiquement sur la figure 12 et destinés à remettre à zéro respectivement les moyens à registre 300R ou les moyens à registre 355V si le signal d'entrée ENR ou ENV respectivement n'a pas franchi le seuil associé pendant un temps de temporisation déterminé. On aperçoit également sur la figure 10 un autre bus à 9lignes qui véhicule respectivement des sighaux DO à D7 ainsi que le complément du signal D5. Les signaux DO, D1 et D2 sont issus des moyens additionneurs/soustracteurs 400 comme indiqué précédemment en regard de la figure 6. Les signaux D3, D4, D5 et son complément ont été précédemment décrits. Le signal D6 correspond au signal NOC issu de la porte 515. Le signal D7 correspond à un signal de remise à zéro générale du dispositif. Le circuit à portes 20O est formé de 3 portes NOR à deux entrées 202, 254, 206. Les portes 202, 204 et 206 reçoivent sur l'une de leurs entrées les signaux issus de l'ensemble 830. Elles reçoivent sur leur seconde entrée le signal FORSAX. Les portes 252, 204 et 206 délivrent à leur sortie les signaux TODAC O, TODAC I et TODAC 2 dirigés vers le réseau 100. Les moyens à registre 300R sont formés de trois bascules D, 302R, 304R et 306R. De façon similaire les moyens à registre 300V sont formés de trois bascules fi, 352V, 304V et 356V. L'ensemble 820 est formé de deux portes NOR 822, 824 associées respectivement aux moyens à registre 300R et aux moyens à registre 300V.La porte 822 reçoit sur Ces entrées le signal NOC (D6) et le complément du signal D5. La porte rN associée aux moyens à registre 300V reçoit sur ses entrées le signal NOC (D6) et le signal D5. Les bascules 352R, 304R et 306R sont associées respectivement à des portes 353R, 305R et 307R. Ces portes ont pour fonction d'appliquer sur l'entrée des bascules 302R, 304R et 306R soit la donnée présente en sortie de la même bascule, soit la valeur disponible respectixernent sur la ligne D0, D1 ou D2 du bus. Chacune des portes 303R, 3G5R et 307R réunit deux fonctions ET à deux entrées dont les sorties sont combinées selon la fonction logique NAND. Une première fonction ET de chacune de ces portes reçoit la sorte de la porte de multiplexage 822 et respectivement les signaux DO. D1 et D2. La seconde fonction ET reçoit le complément de la sortie de la porte de multiplexage 822 obtenue par un inverseur 823 et respectivement la sortie complémentée des bascules 352R, 304R et 356R. La sortie des portes 353R, 305R et 307R est rebouclée sur l'entrée des bascules respectivemnet associées. Les bascules 352R, 304R et 306R sont cadencées par le signal d'horloge DL. L'entrée de remise à zéro des bascules 302R, 304R et 306R est reliée à la sortie d'une porte ET 826 qui reçoit sur ses entrées les signaux D7 et BERBUS 3. Ainsi, les bascules 302R, 304R, 306R peuvent être remises à zéro soit lorsqu'une remise à zéro génèrale du dispositif est requise (validation du signal D7), soit lorsque le signal d'entrée ENR n'a pas franchi le seuil associé pendant un délai prédéterminé (validation du signal BERBUS 3). Les sorties des bascules 302R, 3G4R, 306R, correspondent aux lignes CUBUSO, CUBUSI et CUBUS2. De façon similaire les bascules 352V, 304 V, 36ûV, sont associées respectivement à des portes 303V, 305V, 307V. Les portes 303V, 355V. 357V ont pour- fonction d'appliquer sur l'entrée des bascules 302V, 354V, 3G6V, soit les données disponibles en sortie de ces bascules respectivement, soit les données disponibles sur les lignes D0, Dl et D2 respectivement. Chacune des portes 303V, 305V, 307V, réunit deux fonctions ET à deux entrées dont les sorties sont combinées selon la fonction logique NAND. Une première fonction ET reçoit le signal issu de la porte de multiplexage 824 et respectivement les signaux DO, D1 et D2. Une seconde fonction ET reçoit le complément de la sortie de la porte de multiplexage 824, obtenu grâce à un inverseur 825 et respectivement la sortie complémentée des bascules 3û2V, 304V et 306V. La sortie des portes 303V, 305V, 307V est rebouclée sur l'entrée des bascules 302 V, 354V et 306 V. Ces bascules sont cadencées par le signal D4. Leur entrée de remise à zéro est reliée à la sortie d'une porte ET 827 qui reçoit en entrée le signal D7 et le signal BERBUS4. Ainsi, les bascules 3G2V, 304V, 306V sont remises à zéro soit lorsqu'une remise à zéro générale du dispositif est requise (validation du signai D7), soit lorsque le signal ENV n'a pas franchi le seuil associé pendant un délai prédéterminé (validation du signal BERBUS4) Les sorties des bascules 3G2V, 304V et 306V sont disponibles sur les lignes CUBUS5, CUBUS6 et CUBUS 7 respectivement. L'ensemble de multiplexage 830 comprend 3 portes 832, 834 et 836. Chacune de ces portes réunit deux fonctions ET à deux entrées dont les sorties sont combinées selon la fonction logique NAND. Une première fonction ET reçoit le signal D5 et respectivement les signaux CUBUSO, CUBUS I et CUBUS 2. La seconde fonction ET de chaque porte 832, 834 et 836 reçoit le complément du signal D5 et respectivement les signaux CUBUS5, CUBUS6 et CUBUS7. La sortie des portes 832. 834.936 est reliée à l'entrée du circuit à portes 255 (portes NOR 2=2. 254 et 256). On notera que la sortie des portes 832, 834 et 836 est rellee à l'entrée des moyens additionneurs/soustracteurs 460 par l'intermédiaire d'inverseurs 833. 835 et 837 en sortie desquels sont disponibles respectivement les signaux SEUIL5. SEUIL I et SEUIL2. L'ensemble 800 comprend 4 portes 8ru2, 8ru4, 806 et 858 associées respectivement à 4 bascules D formant les registres 600R, 650R 600V et 655V. Chacune des portes 852 à 808 réunit deux fonctions ET à deux entrées dont les sorties sont combinées selon la fonction logique X D. Une première fonction ET de la porte 802 associée à la bascule 600R reçoit les signaux D3 et D5. La seconde fonction ET de la porte 852 reçoit le complément de la sortie de la bascule 600R et le complément de D5. ta sortie de la porte 852 est rebouclée sur l'entrée de la bascule 600 R. Une première fonction ET de la porte 804 associée à la bascule 65. reçoit fis et le complément de la sortie de la bascule 655R. La seconde fonction ET de la porte 804 reçoit le complément de la sortie de la bascule 655R et e complément de D5. La sortie de la porte 854 est reliée à l'entrée de la bascule 650R. Une première fonction ET de la porte 806 associée à la bascule 65V reçoit le signal D3 et le complément de D5. La seconde fonction ET de la porte 856 reçoit le signal D5 et le complément de la sortie de la bascule 655V. La sortie de la porte 806 est reliée à l'entré de la bascule 600V. Une premiere fonction ET de la porte 808 associée à la bascule 65GV reçoit le complément de D5 et le complément de la sortie de la bascule 60rjV. La seconde fonction ET de la porte 858 reçoit le complément de la sortie de la bascule 650V et le signai D5. La sortie de la porte 8O8 est reliée à l'entrée de la bascule 650V. Les bascules 60OR, 650R, 600V et 650V sont cadencées par le signal D4. L'entrée de remise à zéro des bascules 60ûR, 650R, 600V, 650V est reliée à ligne D7. Les sorties des bascules 600R, 650R, 600V, 650V, sont reliées respectivement à des lignes CUBUS4, CUBUS3, CUBUS9 et CL'BL'SS. L'ensemble 810 est formé de deux portes 812, 814 qui réunissent deux fonctions ET à deux entrées dont les sorties sont complémentées selon la fonction logique NAND. Une première fonction ET de la porte 812 reçoit les signaux D5 et CUBUS 3. La seconde fonction ET de la porte 812 reçoit le signal CUBUS 8 et le complément de D5. Une première fonction ET de la porte 814 reçoit le signal CUBUSL et le signal D5. La seconde fonction ET de la porte 814 reçoit le signa CUBUS9 et le complément de D5. Les compléments de KN-I et KN-2 sont disponibles respectivement en sortie des portes 814 et 812. Les sorties des portes 814 et 812 sont donc reliées aux moyens logiques 500 décrits précédemment en regard de la figure 5. On a représenté sur la figure Il annexée différents signaux obtenus sur le circuit représenté sur la figure 10 et décrits précédemment. On aperçoit en haut de la figure 11 en traits continus, un signal d'entrée ENR (on suppose selon la représentation de la figure Il que le signal ENV reste nul) et en traits mixtes interrompus, le seuil de référence généré réellement par le réseau 110. On aperçoit également sur la figure Il les signaux H.INTERNE, D4, D5, HL, D3, en sortie du comparateur, FORSAX, POM, NOC et la sortie R. Les périodes d'échantillonnage attribuées respectivement à l'entrée ENR et à l'entrée ENV sont référencées R et V respectivement sur la figure Il. Cn notera que les périodes R correspondent au niveau haut du signal D5 et Inversement les périodes V correspondent au niveau bas du signal fis. Comme indiqué précédemment, en regard de la figure 7, le dispositif conforme à la présente invention est conclu de préférence pour permettre de traiter des signaux présentant des impulsions utiles soit posltres soit négatives. Pour cela la configuration du réseau 150 est déterminé par le niveau du signal CRN. En outre, comme représenté schématiquement sur la figure 14. la sortie du comparateur 10 attaque, après passage dans un inverseur 45 une entrée d'une porte 42 assurant la fonction logique ou exclusive complétée. La porte 42 reçoit sur sa seconde entrée le signal de codage CRN précité. La sortie de la porte 42 est reliée à l'entrée d'une bascule Da. La bascule Do est cadencée par le signal HL. Sa remise à zéro est assurée par le signal D7. Le signal D3 est disponible en sortie de la bascule 44. On a représenté par ailleurs sur la figure 14 un exemple de réalisation de moyens permettant de générer les signaux D4, D5 et son complément et D7 à partir du signal d'horloge interne. Les moyens représentés à cet effet sur la figure 14 sont susceptibles de nombreuses variantes de réalisation et ne seront donc pas décrits plus en détail par la suite. On a représenté sur la figure 9 une porte QU 700R recevant en entrée les signaux KN- 1 et KN-2 contenus dans les bascules 655R, 650R, et dont la sortie est reliée à une bascule 7û2R cadencée par le signal D4. La bascule 7O2R génère donc à sa sortie un signal remis en forme de même fréquence que le signal ENR. De façon similaire, on a représenté sur la figure 9 une porte OU 700V qui reçoit en entrée des signaux KN-1 et KN-2 contenus dans les bascules 605V et 655V, et dont la sortie est reliée à une bascule 752V cadencée par le signal D4. La bascule 702V génère à sa sortie un signal remis en forme de même fréquence que le signal ENV. On a représenté sur la figure 13 une autre variante de réalisation de moyens permettant de générer les signaux remis en forme de même fréquence que les signaux d'entrée ENR et ENV. Selon la représentation de la figure 13, ces moyens comprennent deux portes 71û, 714 et deux bascules D712, D716, respectivement associées. Chacune des portes 71G, 714 réunit deux fonctions ET à deux entrées dont les sorties sont combinées selon la fonction logique N-AND. Une première fonction ET de la porte 715 reçoit le complément de D5 et le signal de sortie complétée de la bascule 712. La seconde fonction ET de la porte 710 reçoit le signal D5 et le complément du signal ZZBAR. Ce complément est obtenu à la sortie d'un inverseur 718. On rappelle que le signal ZZBAR est disponible à la sortie d'une porte NAND 520 des moyens logiques 500,' comme représenté sur la figure 5. La sortie de la porte 710 est reliée à l'entrée de la bascule 712. De façon similaire, une première fonction ET de la porte 714 reçoit le signal D5 et le signal obtenu sur la sortie complémentée de la bascule 716. La seconde fonction ET de la porte 714 reçoit le complément de D5 et le complément de ZZBAR. La sortie de la porte 714 est reliée à l'entrée de la bascule 716. Les bascules 712 et 716 sont cadencées par le signal D4 et remises à zéro par le signal D7. Les sorties R et V sont disponibles en sortie des bascules 712 et 716 respectivement. Par ailleurs. le dispositif conforme à la présente invention est de préférence muni de moyens permettant de remettre à zéro le seuil appliqué sur le comparateur 10 pour le traitement d'un signal d'entree donné, si ce signal d'entrée ne franchit pas le seuil Imposé par le réseau 100 pendant une période prédéterminée. De tels moyens évitent que le dispositif ne soit bloqué avec un seuil très élevé supérieur au signal utile d'entrée après l'apparition d'une impulsion parasite d'amplitude importante. De nombreuses dispositions peuvent être prévues à cet effet. On a représenté schématiquement sur la figure 12 des moyens remplissant cette fonction. Pour l'essentiel, les moyens représentés sur la figure 12 sont conçus pour initialiser un compteur lors de l'apparition d'un changement de niveau en sortie et remettre à zéro le seuil correspondant si une nouvelle évolution de niveau du même signal n'est pas Intervenue avant que le compteur atteigne un nombre prédétermine. Plus précisément, les moyens représentés sur la figure i2 sont conçus pour surveiller alternativement la sortie R et la sortie V. A cet effet, les moyens représentés sur la figure 12 comprennent un sélecteur 955, une temporisation 91ru, un inverseur 925 et deux portes N D 935 et 940. Le sélecteur 900 reçoit sur ses entrées 952 et 904 les signaux sortie R et sortie V respectivement. Il délivre sur sa sortie 956 un signal logique qui bascule entre un niveau haut et un niveau bas selon que la sortie R ou V est surveillée. Les basculements du signal en sortie du sélecteur 955 sont synchronisés avec les fronts montants des signaux sortie R ou sortie V selon le cas. Plus précisément, le fonctionnement du sélecteur est le suivant. On supposera que le signal sur la sortie 906 est au niveau haut lorsque le signal sortie R est surveillé et inversement le signal sur la sortie 906 est au niveau bas lorsque le signal sortie V et surveillé. Lorsque le signal sur la sortie 906 est au niveau haut, le sélecteur surveille l'apparition d'un front montant sur le signal sortie R. Le signal sur la sortie 906 repasse au niveau bas lors de l'apparition d'un tel front montant. Par contre, les évolutions du signal sortie V sont sans effet sur le selecteur 900 tant que sa sortie 906 est au niveau haut. Inversement, lorsque le signal sur la sortie 906 est au niveau bas le sélecteur 905 surveille les évolutions du signal de sortie V et repasse au niveau haut lors de l'apparition d'un front montant sur le signal de sortie V. Par contre, les évolutions du signal sortie R sont sans effet sur le sélecteur 955 tant que le signal sur la sortie 906 est au niveau bas. Chaque front du signal sur la sortie 9O6, qu'il soit montant ou descendant, assure la remise à zéro de la temporisation 910. Cette temporisation 91G est formée de préférence d'un compteur recevant sur son entrée de comptage un signal d'horloge de fréquence fixe. La sortie 912 de la temporisation 91G est validée lorsqu'un compte prédéterminé est atteint. La validation de la sortie 912 de la temporisation 910 assure elle-même la remise à zéro de cette temporisation 910 et le basculement du sélecteur 900. La validation de la sortie 912 de la temporisation 910 indique en effet que le signal d'entrée surveillée, R ou V n'est pas passé au-dessus du seuil associé pendant la période prédéterminée. La sortie 912 de la temporisation 910 est reliée par ailleurs à l'une des entrées de chacune des portes 930 et 940. La porte 935 reçoit sur sa seconde entrée le signal disponible sur la sortie 906. La porte 940 reçoit sur sa seconde entrée le complément de la sortie 906 obtenu à la sortie d'un Inverseur 925. Les portes 930 et 940 génèrent sur leur sortie des signaux BERBUS 3 et BER BUS 4 respectivement. qut comme Indlqué précédemment sont appliqués sur des portes ET 956 et 927 pour assurer la remise à zéro des bascules de données 352R, 3û4R, 306R et 3S2V. 354V, 356 V respectivement. Bien entendu la présente Invention n'est pas limitée aux modes de réalisation particuliers qui viennent d'être decrits mais s'étend à toutes variantes conformes à son esprit. Dans la description qui précède, on a indiqué pour simplifier "exposé que le réseau 100 délivre à sa sortie 152, un seuil de référence analogique V.ANA égal à B X CA. En réallté, le réseau 155 représenté sur la figure 7 délivre à sa sortie 102, un seuil de référence analogique V.ANA égal à VRF + (B X CA). Cependant, on utilise de préférence. en entrée du dispositif de mise en forme, un filtre passe-haut qui référence le signal par rapport à VRF. REVENDICATIONS I. Dispositif de mise en forme d'un signal analogique fréquentiel, caractérisé par le fait qu'il comprend - un comparateur (15) qui reçoit sur une première entrée (12), un signal d'entrée à mettre en forme et qui reçoit sur une seconde entrée (14) un seuil de référence (V.ANA), - des moyens d'échantillonnage (60D,-654, D4) qui échantillonnent le signal disponible à la sortie du comparateur, et - des moyens définissant le seuil de référence qui comportent - un réseau (155) apte à transformer un signal numérique (TODAC) qu'il reçoit en entrée en un signal analogique (V.ANA) de référence disponible sur sa sortie, reliée à l'entrée de référence (14) du comparateur (15). . des moyens à registre numérique (300) qui contiennent un nombre de X bits représentant le seuil de référence, . un circuit à portes (250) placé entre l'entrée du réseau (100) et la sortie des moyens à registre (300), pour appliquer sélectivement le signal disponible dans les moyens à registre (300) sur l'entrée du réseau (15-5), des moyens additionneursisoustracteurs (400) aptes à incrémenteri décrémenter le contenu des moyens à registre (30), et . des moyens logiques (500) sensibles au niveau détecté en sortie du comparateur (15) qui contrôlent les moyens à registre (350), le circuit à portes (250) et les moyens additionneurs/soustracteurs (400). 2. Dispositif selon la revendication 1, caractérisé par le fait que les moyens logiques (500) sont sensibles au niveau détecté en sortie du comparateur (10) au cours de plusieurs périodes d'échantillonnage consécutives. 3. Dispositif selon l'une des revendications 1 ou 2, caractérisé par le fait que les moyens logiques (55G) sont sensibles au niveau détecté en sortie du comparateur (10) au cours de trois périodes d'échantillonnage consécutives. 4. Dispositif selon l'une des revendications I à 3, caractérisé par le fait que les moyens logiques (505) contrôlent le circuit à portes (255) à l'aide d'un signal FORSAX, que le circuit à portes (25G) applique le signal disponible dans les moyens à registre (300) sur l'entrée (101) du réseau (15r) lorsque le signal FORSAX est à un premier niveau (bas de préférence) tandis que le circuit à portes (255) applique str l'entrée (101) du réseau (155) un signal imposant un seuil minimal, lorsque le signa FORSAX est à un second niveau (haut de préférence). 5. Dispositif selon la revendication 4, caractérisé par le fait que les moyens iogiques (555) génèrent- un signal FORSAX au second niveau lorsque le signal KN-1, correspondant à la sortie du comparateur (10) lors de la dernière période d'échantillonnage achevée, est au niveau bas. tandis que le signal KN-2, correspondant à la sortie du comparateur (10) lors de l'avant-dernière période d'échantillonnage achevée est au niveau haut. 6. Dispositif selon l'une des revendications I à 5, caractérisé par le fait que les moyens logiques (555) contrôlent les moyens à registre (355) à l'aide d'un signal NOC, que le signal NOC est déterminé en fonction du niveau du comparateur (10) au cours de trois périodes d'échantillonnage consécutives (N, N-1, N-2), que le signal NOC impose l'état des moyens à registre (355) pour la période d'échantillonnage suivante (N+1) et que le signal NOC autorise l'évolution du contenu des moyens à registre (30G) s'il est à un premier niveau (bas de préférence) tandis qu'il interdit l'évolution du contenu des moyens à registre (300) s'il est à un second niveau (haut de préférence). 7. Dispositif selon la revendication 6, caractérisé par le fait que les moyens logiques (505) génèrent un signal NOC de second niveau si -a) les signaux KN, KN-l et KN-2 échantillonnés à la sortie du comparateur sont au niveau bas, ou -b) les signaux KN, KN-2 sont au niveau bas tandis que (KN-l) est au niveau haut, ou -c) les signaux KN, KN-2 sont au niveau haut tandis que le signal (Kn-l) est au niveau bas, ou -d) les signaux KN-1, KN-2 sont au niveau haut tandis que le signal (kan) est au niveau bas. 8. Dispositif selon l'une des revendications 1 à 7, caractérisé par le fait que les moyens logiques (5C5) contrôlent les moyens additionneurs/soustracteurs (400) à l'aide d'un signal POM, que le signal POM est déterminé en fonction du niveau du comparateur (10) au cours de trois périodes d'échantillonnage consécutives (N, N-l et N-2), que le signal POM impose l'état des moyens additionneurs/soustracteurs ( 55) pour la période suivante (N- 1), et que le signal POM commande l'incrémentation des moyens à registre (300) s'il est dans un premier niveau (bas de préférence) et qu'il commande par contre la décrémentation des moyens à registre (300) s'il est dans un second niveau (haut de préférence). 9. Dispositif selon la reendication 8, caractérisé par le fait que les moyens logiques (500) génèrent un signal (POM) de second niveau si les signaux KN et K: l obtenus à la sortie du comparateur (10) sont au niveau bas tandis que le signal KN-2 est au niveau haut. 1O. Dispositif selon l'une des revendications 1 à 9, caractérisé par le fait que le réseau (100) est un réseau résistif. 11. Dispositif selon l'une des revendications 1 à 10, caractérisé par le fait que le réseau (zoo) est un réseau non linéaire. 12. Dispositif selon la revendication Il, caractérisé par le fait que le réseau (155) génère un seuil de référence présentant une progression géométrique. 13. Dispositif selon l'une des revendications Il ou 12, caractérisé par le fait que le réseau (155) génère un seuil de référence présentant une progression géométrique de 1,4. 14. Dispositif selon l'une des revendications 1 à 10, caractérisé par le fait que le réseau (10G) est un réseau linéaire. 15. Dispositif selon l'une des revendications 1 à 14, caractérisé par le fait que les moyens additionneurs/soustracteurs génèrent des pas d'incrémentation d'une unité pour les moyens à registre (3='1). 16. Dispositif selon l'une des revendications 1 à 15, caractérisé par le fait que les moyens additlonneurs/soustracteurs (455) génèrent des pas de décrémentation de deux unités pour les moyens à registre (300). 17. Dispositif selon l'une des revendications 1 à 16, caractérisé par le fait que le réseau (155) comprend un pont résistif (R 110 à R 118) dont les points intermédiaires sont reliés à la sortie (102) par un reseau d'interrupteurs (5125 à SI 32) commandés par le signal numérique d'entrée (TODAC) issu du circuit à portes (255). 18. Dispositif selon la revendication 17, caractérisé par le fait que ie pont résistif (R 110 à R 118) est relié entre deux points d'alimentation (CRN, VRF) dont l'un correspond à un signal de codage (CRN) évoluant entre deux niveaux, haut, bas, selon que le signal d'entrée présente des impulsions positives ou négatives. 19. Dispositif selon la revendication 18, caractérisé par le fait que le second point d'alimentation du pont résistif évolue entre deux valeurs selon le niveau du signal de codage (CRN). 20. Dispositif selon l'une des revendications 18 ou 19, caractérisé par le fait que le second point d'alimentation (VRF) du pont résistif (RI Il à RI 18) est généré par un étage suiveur (156) qui reçoit en entrée l'un ou l'autre de deux potentiels définis par un pont résistif (RISO R 151, R152), par l'intermédiaire d'interrupteurs (S153, S 154) commandés par le signal de codage (CRN) et son complément. 21. Dispositif selon l'une des revendications 18 à 20, caractérisé par le fait que le signal de sortie du comparateur (10), après inversion (20) est appliqué à l'entrée d'une porte OU exclusif complémentée (22) dont la seconde entrée reçoit la valeur logique du signal de codage (CRN). 22. Dispositif selon l'une des revendications 1 à 21, caractérisé par le fait que les moyens logiques -(500) sont formés de portes logiques (512, 513, 514, 515, 525). 23. Dispositif selon l'une des revendications 1 à 22, caractérisé par le fait que les moyens additionneurs/soustracteurs (400) sont formés de portes logiques (401 à r;18). 24. Dispositif selon l'une des revendications I à 23, caractérisé par le fait que les signaux (KN-1, KN-2) échantillonnés en sortie du comparateur (15) sont mémorisés sur des bascules (600, 65S). 25. Dispositif selon l'une des revendications 1 à 24, caractérisé par le fait que les moyens à registre (300) comprennent X bascules (D). 26. Dispositif selon l'une des revendications 1 à 25, caractérisé par le fait que le signal de sortie est formé par combinaison logique des signaux KN-1 et KN-2 obtenus en sortie du comparateur lors de la dernière et de l'avant-dernlère période d'échantillonnage complète. 27. Dispositif selon l'une des revendications I à 26, caractérisé par le fait qu'il comprend des interrupteurs (23, 33) commandés par multiplexage pour appliquer alternativement des signaux différents sur la première entrée (12) du comparateur (10). -28. Dispositif selon la revendication 27, caractérisé par le fait qui comprend une paire de registres (600R, 650R ; 600V, 650V) associée à chaque signal d'entrée (ENR ; ENV) pour mémoriser les états (KN-1 et KN-2) en sortie au comparateur (10) pendant les deux périodes d'échantillonnage antérieures associées respectivement à chaque signal d'entrée (ENR, ENV). 29. Dispositif selon la revendication 28, caractérisé par le fait qu'un registre (655R, 600V) de chaque paire est reliée à la sortie du comparateur (10) par un ensemble de multiplexage (800) qui aiguille le signal de sortie du comparateur (15) vers le registre (600R, 605V) approprié selon le signal d'entrée traité (ENR) ou (ENV). 30. Dispositif selon l'une des revendications 28 et 29, caractérisé par le fait que les registres (6G5R, 650R ; 600V, 650V) sont reliés aux moyens logiques (500) par un ensemble de démultiplexage (810) qui applique le contenu de l'une ou l'autre paire de registres aux moyens logiques (500, selon le signal d'entrée traité (ERN) ou (ENV). 31. Dispositif selon l'une des revendications 1 à 35, caracterisé par le fait qu'il comprend un ensemble de X registres (300R. 355V), associé respectivement à chaque signal d'entrée ENR, ENV pour mémoriser chacun un nombre de X bits associé à chaque signal d'entrée (FER, ENV). 32. Dispositif selon la revendication 31, caractérisé par le fait que les ensembles de X registres (355R, 3555/') sont reliés à la sortie des moyens additionneurs/soustracteurs (400) par un ensemble de multiplexage (820) qui aiguille la sortie des moyens additionneurs/ soustracteurs (455) vers l'un ou l'autre des ensembles selon le signal d'entrée traité (ENR) ou (ENV). 33. Dispositif selon l'une des revendications 31 et 32, caractérisé par le fait que les ensembles de X registres (30 OR, 30uV), de chaque ensemble sont reliés au circuit à portes (200) par l'intermédiaire d'un ensemble de démultiplexage (830) qui applique le contenu de l'un ou I'autre des ensembles de registres au circuit à portes (200) selon le signal d'entrée traité (ENR) ou (ENV). 34. Dispositif selon l'une des revendications 29, 30, 32 ou 33, caractérisé par le fait que les différents ensembles de multiplexage ou démultiplexage (800, 810, 820, 830), sont pilotés par un même signal d'adresse (D5) qui bascule entre deux états selon le signal d'entrée traité (ENR) ou (ENV). 35. Dispositif selon l'une des revendications I à 34, caractérisé par le fait qu'il comprend en outre des moyens (910, 910, 925, 93ru, 94ru) adaptés pour assurer une remise à zéro du seuil de référence si un signal n'a pas franchi le seuil associé pendant un délai déterminé.