Brevet FR2644016A1 — publié le 19900907

L'invention concerne les synthétiseurs de fréquences. Plus précisément, 1'invention concerne un synthéti- seur de fréquences de type *N-fractionnairel, comprenant un oscillateur réglable ayant une entrée de commande et for- mant une fréquence variable de sortie, un dispositif variable de division ayant un facteur variable de division et connecté dans une boucle à verrouillage de phase afin qu'il reçoive la fréquence variable de sortie et la divise, un dispositif de détection de déphasage, incorporé à la boucle et connecté de manière qu'il reçoive la fréquence divisée et une fréquence de référence et qu'il compare leurs phases et crée un signal d'erreur dépendant de la phase et transmis A l'entrée de commande de l'oscillateur réglable afin qu'il le règle dans le sens qui réduit le signal d'erreur, un dispositif destiné à faire varier pé- riodiquement le facteur de division du dispositif de divi- sion afin que sa valeur moyenne ait des composantes entière et fractionnaire et soit telle que la fréquence de sortie possède une valeur voulue, un dispositif destiné à créer un signal de correction d'instabilité destiné à compenser l'instabilité du signal d'erreur qui dépend de la phase et qui est produite par la variation périodique du facteur de division, et un dispositif de détection destiné à détecter toute instabilité dans le signal d'erreur dépendant de la phase et à régler le signal de correction d'instabilité dans le sens qui réduit ou élimine cette instabilité. L'invention concerne aussi un synthétiseur de fré- quences de type N-fractionnaire", comprenant un oscilla- teur réglable qui crée une fréquence variable de sortie, un dispositif variable de division ayant un facteur variable de division et connecté dans une boucle à verrouillage de phase afin qu'il reçoive et divise la fréquence variable de sortie, un dispositif de détection de déphasage incorporé à la boucle et connecté afin qu'il reçoive la fréquence di- visée et une fréquence de référence et qu'il compare leurs phases en formant un signal d'erreur dépendant de la phase afin que l'oscillateur réglable puisse être réglé dans un sens qui réduit au minimum le signal d'erreur, un disposi- tif destiné à faire varier périodiquement le facteur de division du dispositif de division, sa valeur moyenne ayant des composantes entière et fractionnaire et étant telle que la fréquence de sortie a une valeur voulue, ce dispositif comprenant un premier dispositif accumulateur connecté afin qu'il reçoive un signal d'entrée correspondant & la partie fractionnaire nécessaire au facteur de division du disposi- tif de division et qu'il ajoute de manière répétée ce signal d'entrée au contenu du dispositif accumulateur à une fréquence qui dépend de la fréquence de référence, afin qu'il crée un signal de débordement ou de retenue destiné à provoquer une variation périodique du facteur de division du dispositif de division, un second dispositif accumula- teur connecté de manière qu'il reçoive le contenu du pre- mier dispositif accumulateur et destiné à ajouter de façon répétée ce contenu à son propre contenu à une fréquence qui dépend de la fréquence de référence afin qu'il produise des signaux de débordement ou de retenue qui assurent des déca- lages répétés et temporaires de la phase de la fréquence divisée par rapport à la fréquence de référence, afin que l'effet qu'auraient, sur le signal d'erreur dépendant de la phase, les différences de phases détectées par le disposi- tif de détection de phase jusqu'à ce décalage soit com- pensé, et un dispositif de correction d'instabilité comman- dé par le contenu du second dispositif accumulateur et destiné à dériver, sous forme d'un signal de correction d'instabilité, un signal analogique différentié destiné à compenser l'instabilité du signal d'erreur dépendant de la phase et produite par la variation périodique de facteur de division, le dispositif de correction d'instabilité compre- nant un dispositif de formation de différence, connecté afin qu'il crée des signaux successifs de différence repré- sentant les différences entre les valeurs successives des dispositifs accumulateurs, afin qu'il crée un signal diffé- rentié de sortie, et un convertisseur numérique-analogique destiné à former, comme signal de correction d'instabilité, une représentation analogique du signal de sortie du dispo- sitif de différenoe. L'invention concerne aussi un synthétiseur de fré- quences comprenant un oscillateur réglable qui crée une fréquence variable de sortie, un.dispositif variable de division ayant un facteur variable de division et connecté dans une boucle à verrouillage de phase afin qu'il reçoive et divise la fréquence variable de sortie, un dispositif de détection de déphasage dans la boucle, connecté afin qu'il reçoive la fréquence divisée et une fréquence de référence et qu'il compare leurs phases et forme ainsi un signal d'erreur dépendant de la phase destiné au réglage de l'oscillateur réglable dans un sens qui réduit au minimum le signal d'erreur, un dispositif de modulation de fré- quence à deux canaux, commandé par un signal de modulation de fréquence et comprenant un circuit à bande partielle et un circuit à bande totale, le circuit à bande partielle comprenant un dispositif intégrateur commandé par le signal de modulation de fréquence et destiné à former un signal correspondant de déphasage qui est ajouté algébriquement au signal d'erreur dépendant de la phase, le circuit à bande totale transmettant directement le signal de modulation de fréquence à l'oscillateur afin qu'il règle la fréquence de sortie de celui-ci, et un dispositif d'étalonnage qui, en l'absence de tout signal de modulation de fréquence, est destiné à détecter la dérive de la fréquence de sortie provoquée par un signal parasite d'entrée du dispositif intégrateur et à créer un signal de correction destiné à réduire ou éliminer cette dérive. D'autres caractéristiques et avantages de l'inven- tion seront mieux compris à la lecture de la description qui va suivre d'exemples de réalisation, faite en référence aux dessins annexes sur lesquels: la figure 1 est un diagramme synoptique simplifié du synthétiseur selon l'invention; et la figure 2 est un diagramme synoptique correspon- dant à une partie de la figure i mais représentant -des variantes. Le synthétiseur de fréquences comporte un oscilla- teur commandé en tension 10 qui crée un fréquence de sortie So à une borne 12, par une ligne 14. La fréquence de l'oscillateur 10 est réglée par une boucle 16 à verrouil- lage de phase. Ainsi, le signal de sortie de l'oscillateur est transmis par une ligne 18 à un circuit diviseur 20 dont la fréquence de sortie Fd est transmise par une ligne 22 à une première entrée d'un détecteur de déphasage 26. La seconde entrée du détecteur de déphasage reçoit un signal de fréquence Fr par une ligne 30. Ce dernier signal est créé à partir d'un signal d'entrée de fréquence Fi qui est reçu par une ligne 32 et est divisé dans un circuit divi- seur fixe 34. De manière connue, le détecteur 26 de déphasage crée un signal de commande par une ligne 36, ce signal dépendant du déphasage entre les deux signaux d'entrée Fd et Fr, qu'il reçoit. Ce signal de commande est transmis par un additionneur 38 et un filtre 40 à l'oscillateur 10 par une ligne 42 qui règle la fréquence (Fo) de l'oscillateur dans un sens tel que l'amplitude du signal de commande transmis par la ligne 36 a tendance à être réduite à une valeur nulle (à ce moment, les fréquences Fd et Fr sont les mêmes). En conséquence, si N désigne le facteur de division du circuit diviseur 20, lorsque la boucle est verrouillée, on obtient la relation suivante: Fd = Fr (1) Cependant, comme Fd = Fo/N (2) on a: Fo = N.Fr (3) Dans un exemple réel, Fi peut être égal à 10 MHz et le facteur fixe de division du circuit diviseur 34 peut être égal à 100. En conséquence Fr est égal à 100 kHz. Si N varie entre 500 et 1 000 (par exemple) la fréquence Fo peut varier entre 50 et 100 MHz.. Si N ne varie que par valeurs entières, la plus petite variation de la fréquence Fo est égale à la fré- quence de référence Fr (100 kHz dans cet exemple). Pour que les variations progressives de Fo puissent être plus petites (pas de 1 Hz), le circuit comporte un dispositif, décrit dans suite, destiné à modifier N par pas frac- tionnaires, afin que l'ensemble forme un synthétiseur "N-fractionnaire". Cette propriété est obtenue par détermination de la fréquence Fo afin qu'elle soit légèrement supérieure a N.Fd, si bien que la valeur du signal de commande transmis par la ligne 36 augmente progressivement. Lorsque la phase de Fo a avancé par rapport à celle de Fr d'un cycle com- plet, le facteur de division N augmente d'une unité si bien qu'un cycle complet de Fo est supprimé. Ceci ramène à zéro le déphasage entre Fr et Fd. L'opération se répète alors et a pour effet de permettre à N d'avoir une partie entière et une partie fractionnaire, si bien que Fo peut être modifié d'une valeur inférieure à la valeur de Fr. L'appareil comporte, pour la création des change- ments élémentaires périodiques nécessaires du facteur de division N, un premier accumulateur 44 qui reçoit un signal par un canal 46, représentant la valeur fractionnaire de la valeur voulue pour N, la valeur entière étant transmise au circuit diviseur 20 par un canal 48. L'accumulateur 44 est commandé à son entrée d'horloge par la fréquence de réfé- rence Fr transmise par une ligne 50 et déborde donc pério- diquement à des moments qui dépendent de la valeur frac- tionnaire de N. Chaque débordement provoque la transmission d'un signal par une ligne 51 au circuit diviseur 20 et provoque un changement élémentaire du facteur de division N dans un but décrit dans la suite, afin que Fo et Fr soient en phase et de manière que la valeur moyenne de Fo soit égale à N.Fr, N ayant maintenant des parties entière et fractionnaire. Le procédé décrit aurait pour effet de donner au signal de la ligne 36 une forme d'onde en dents de scie ou une instabilité, avec création d'une modulation -inaccep- table de Fo. Un second accumulateur 52, destiné à supprimer ou réduire cet inconvénient, est incorporé et est aussi commandé à son entrée d'horloge par la fréquence de réfé- rence transmise par la ligne 50 et, en fonction de ce signal d'horloge, il reçoit le contenu de l'accumulateur 44 et l'ajoute à son propre contenu actuel. La sortie de retenue de l'accumulateur 52 est reliée par une ligne 54 et un circuit à retard 56 au circuit diviseur 20 et a pour rôle de faire passer N à (N + 1) pendant un cycle de Fr et de réduire N à (N - 1) pendant le cycle suivant. En consé- quence, l'accumulateur 52 ne provoque aucune variation résultante de N mais réduit considérablement l'instabilité du signal de commande transmis par la ligne 36. Pour que la réduction de l'instabilité soit encore plus importante, le signal de sortie de l'accumulateur 52 est mis sous une forme analogique dans un convertisseur numérique-analogique 57 et il est différentié dans le circuit 58 de différentia- tion, et le signal résultant de correction d'instabilité est ajouté, dans un additionneur 59, au signal de sortie du détecteur de déphasage 26 transmis par la ligne 36. L'am- plitude du signal nécessaire de correction d'instabilité varie avec le facteur de division N et est donc réglée en fonction de la valeur Fd par la ligne 60. Les accumulateurs 44 et 52 peuvent être connectés de manière qu'ils soient commandés à leur entrée d'horloge par le signal Fd, à la place du signal Fr. Le brevet britannique n 2 026 268 décrit plus en détail le circuit de réglage du rapport efficace de divi- sion du circuit diviseur 20, par pas fractionnaires. Le circuit de la figure 1 comporte un dispositif destiné à assurer la modulation de la fréquence. Le signal de modulation de fréquence Fm est transmis par une ligne 61 et passe par un commutateur 62 vers un trajet 64 de circuit à bande partielle et un circuit à bande totale 66. Le circuit à bande partielle comporte un intégrateur 68 qui, dans le cadre de la présente description, est supposé avoir une étendue infinie et qui intègre le signal Fm et crée un signal de sortie Pm par une ligne 70, ce signal parvenant à la seconde entrée de l'additionneur 38. Le circuit à bande totale 66 comporte un rectangle 72 de traitement qui couple le signal Fm à une seconde entrée de commande de l'oscillateur 10. Lorsque la modulation de fréquence nécessaire pour le signal Fm a une fréquence qui se trouve en dehors de la largeur de bande de la boucle à verrouillage de phase, la modulation nécessaire peut être réalisée par modulation de la fréquence de sortie Fo de l'oscillateur 10 directement, à l'aide du signal de la ligne 74 et du circuit à bande totale. Comme la modulation nécessaire de fréquence se trouve en dehors de la largeur de bande de la boucle à verrouillage de phase, la modulation résultante de Fo n'est pas affectée par la boucle. Cependant, si la modulation nécessaire de fréquence se trouve dans la largeur de bande de la boucle à verrouillage de phase, elle ne peut pas être obtenue par simple modulation de la fréquence de l'oscilla- teur 10. En d'autres termes, si la modulation de fréquence représentée par le signal Fm se trouve dans la largeur de bande de la boucle à verrouillage de phase, un signal de modulation transmis par la ligne 74 à l'oscillateur 10 par le circuit à bande totale n'a par lui-même aucun effet utile: l'excursion résultante de fréquence de l'oscilla- teur 10 est interprétée comme une erreur pour la valeur convenable Fo, telle que représentée par les valeurs actuelles de Fr et N. et la boucle transmet ainsi un signal de commande par la ligne 36 provoquant un changement de la fréquence de sortie de l'oscillateur Fo afin que la modula- tion de fréquence soit annulée. En conséquence, pour que la modulation de fréquence soit assurée dans la largeur de bande de la boucle à verrouillage de phase (modulation à bande partielle), le circuit 64 est utilisé. Le signal Fm est transmis à une entrée de l'intégrateur 68. Le signal intégré de sortie représente ainsi la phase et le signal correspondant-Pm est ajouté algébriquement à toutsignal de commande transmis par le détecteur de déphasage 26. Comme on suppose que l'intégrateur a une plage infinie, une modu- lation de fréquence en courant continu peut être réalisée. Selon une caractéristique de l'invention, le circuit à bande totale transmet aussi le signal à bande partielle, c'est-à-dire que le circuit à bande totale ne comprend aucun filtrage destiné à arrêter les signaux à basse fré- quence. En conséquence, le signal de modulation appliqué par la ligne 74 à l'oscillateur 10 correspond au signal Pm appliqué à l'additionneur 38 bien que, évidemment, le signal de la ligne 74 soit exprimé en termes de fréquence alors que le signal Pm représente le signal correspondant en phase. A la suite du signal reçu par la ligne 74, la fréquence de sortie de l'oscillateur est modulée de manière correspondante. Dans le cas considéré, comme la modulation se trouve dans la largeur de bande de la boucle à verrouil- lage de phase, elle est transmise par la boucle et provoque un changement correspondant du signal de commande à la sortie du détecteur de déphasage 26 et tend à annuler la modulation sur Fo. Cependant, ce changement de valeur du signal de commande provenant du détecteur de déphasage 26 est lui-même annulé par le signal Pm. Le résultat est donc que la modulation sur Fo, produite par le signal de la ligne 74, est préservée. En d'autres termes, toute la modulation de fréquence est en fait réalisée par le signal de la ligne 74, produit par le circuit 66 à bande totale, c'est-à-dire même lorsque la modulation nécessaire de la fréquence se trouve dans la largeur de bande de la boucle à verrouillage de phase; dans ce dernier cas, l'opération d'annulation autour de la boucle à verrouillage de phase, qui empêcherait l'exécution de cette modulation par le signal de la ligne 74, est empêchée par le signal Pm créé par le circuit à bande partielle 64. Le circuit comporte un compteur 80 qui est connecté par la ligne 82 de manière qu'il contrôle la valeur de la fréquence de sortie Fo. Ce compteur est commandé a une entrée d'horloge par une fréquence d'horloge reçue par une ligne 84, provenant de la sortie du circuit diviseur de référence 34. De cette manière, le compteur effectue des mesures précises de la valeur de Fo et crée un signal cor- respondant de sortie dans une ligne 86, ce signal parvenant à une unité de commande 88. Cette dernière reçoit aussi un signal d'entrée par un canal 90, représentant la valeur actuellement nécessaire de Fo. Toute différence entre les valeurs réelle et voulue de Fo provoque la création d'un signal résultant de correction transmis par une ligne 92 à l'intégrateur 68, dans un but décrit dans la suite. Le circuit comporte en outre un détecteur cohérent ou comparateur 94 de fréquences. Celui-ci reçoit un certain nombre de signaux d'entrée. Un premier signal d'entrée est tiré par l'intermédiaire d'une ligne 96 qui représente le signal de commande présent à la sortie du filtre 40. Un autre signal d'entrée est transmis par une ligne 98 et provient du circuit 59 de différentiation, cette ligne transmettant un signal qui représente la valeur du signal de correction d'instabilité à la sortie du circuit 60 de différentiation. Un troisième signal d'entrée transmis par la ligne 100 est un signal qui correspond au signal Pm. Le détecteur cohérent est commandé par un canal 102 de com- mande et il crée des signaux de sortie transmis par les lignes 104 et 106. La ligne 104 est connectée à l'unité 72 de traitement du circuit 66 à bande totale. La ligne 106 est connectée au détecteur 26 de déphasage par le conver- tisseur numérique-analogique 57 et le circuit 58 de différentiation. Le fonctionnement du circuit est commandé par une unité principale de commande 110 qui peut être un micropro- cesseur. Le microprocesseur crée le signal de commande dans la ligne 90, ce signal étant destiné à l'unité 88 de commande, et le signal de commande du canal 102 destiné au détecteur cohérent 94. En outre, il comporte un canal de sortie 112 qui commande ie commutateur 62 et commande aussi le fonctionnement d'une unité d'étalonnage 114 qui -est connectée à la seconde entrée du commutateur 62. Lorsque la fréquence de sortie de l'oscillateur 10 doit être réglée, le microprocesseur pilote les canaux 46 et 48 afin qu'il commande l'accumulateur 44 et le circuit diviseur 20. On considère maintenant plus en détail le fonction- nement du circuit. Il est commandé par un panneau de commande 120 grâce auquel un opérateur indique la valeur de la fréquence à synthétiser et lavaleur de la modulation de fréquence éventuelle qui est nécessaire, et grâce auquel certains sous-programmes d'étalonnage- peuvent être exécutés. Le fonctionnement essentiel a déjà été décrit. Ainsi, lorsqu'une fréquence particulière de sortie Fo doit être produite, ceci est indiqué par l'opérateur à l'aide des organes de commande d'entrée 120. Des signaux conve- nables sont transmis par le canal 122 au microprocesseur 90 qui transmet des signaux de sortie correspondant aux signaux de commande des canaux 46 et 48 afin que le circuit diviseur 20 soit mis à la valeur initiale convenable et que le comptage de l'accumulateur 44 commence de la manière expliquée précédemment. De cette manière, la boucle 16 commande donc l'oscillateur 10 afin qu'il crée la fréquence voulue de sortie Fo. Au cours d'une procédure d'étalonnage qui peut être initialisée manuellement par l'opérateur à l'aide du pan- neau de commande 120 ou automatiquement par le microproces- seur lui-même, divers sous-programmes d'étalonnage sont réalisés comme décrit maintenant. Le premier sous-programme d'étalonnage décrit est destiné à éliminer les effets des décalages ou dérives à l'entrée de l'intégrateur 68. Comme indiqué précédemment, le rôle de l'intégrateur est d'être sensible au signal d'entrée de modulation de fréquence de la ligne 60 et de créer un signal correspon- dant de phase Pm. Cependant, comme indiqué précédemment, il l'intégrateur est supposé avoir une plage infinie (et pro- duire ainsi une modulation en courant continu). Ainsi, si un décalage parasite quelconque est présent à l'entrée de l'intégrateur 68, il apparaît un signal de sortie d'inté- grateur qui augmente de façon continue, même lorsque le signal Fm est nul, si bien qu'un signal erroné Pm est simulé. Celui-ci a pour effet de produire une compensation de la valeur de Fo. Pour que ce phénomène soit déterminé et corrigé, le microprocesseur 90 commute le commutateur 62 en position d'étalonnage, c'est-à-dire la position opposée à celle qui est représentée. A un certain moment, l'unité 114 d'étalonnage est réglée afin qu'elle crée un signal nul de sortie. Ces fonctions sont réalisées à l'aide de signaux du canal 112. En conséquence, le seul signal d'entrée de l'in- tégrateur 68 est un signal de décalage parasite quelconque qui est présent. Grâce au canal 90, le microprocesseur 110 transmet alors au comparateur 88 un signal représentant la valeur convenable de Fo, c'est-àdire la valeur déterminée par l'opérateur à l'aide du panneau de commande 120. Un compteur 80 compte alors la valeur réelle du signal Fo et transmet celle-ci au comparateur 88 par la ligne 86. S'il existe une erreur entre les valeurs réelle et voulue, sous l'action du décalage parasite à i'entrée de l'intégrateur 68, le comparateur 88 crée un signal correspondant d'erreur dans la ligne 92, ce signal parvenant à l'intégrateur et compensant le décalage afin que le signal Fo revienne à la valeur convenable. Le second sous-programme d'étalonnage concerne la vérification du fonctionnement convenable du circuit à bande partielle 64 et du circuit à bande totale 66. Comme décrit précédemment, un fonctionnement convenable nécessite une compensation exacte du signal éventuel de commande produit par le détecteur 26 de déphasage à la suite d'une modulation de fréquence de Fo due au signal de la ligne 74, par le signal à bande partielle Pm. Si une compensation exacte n'est pas obtenue, la modulation de fréquence n'est pas convenable. Le sous-programme nécessaire d'étalonnage est mis en oeuvre par le détecteur cohérent 94 sous la commande du microprocesseur à l'aide des signaux du canal 102. Pendant ce sous- programme d'étalonnage, le détecteur cohérent 94 compare les signaux reçus par les lignes 96 et 100. Lorsque la modulation de fréquence est convenable, aucun signal ne doit être présent dans la ligne 96, en cohérence avec le signal de la ligne 100. Le signal de la ligne 100 est le signal Pm et, lorsqu'une compensation convenable est réalisée par le signal Pm dans l'addition- neur 38-, ce dernier signal assure une compensation exacte et donc une annulation du signal transmis par la boucle du fait de la modulation directe de la fréquence de l'oscilla- teur par le signal de la ligne 74. Si le détecteur cohérent 94 détecte un signal quelconque dans la ligne 96 qui est cohérent avec le signal de la ligne 100, le signal de cor- rection résultant est produit dans la ligne 104 et provoque le réglage du circuit 22 de traitement dans le circuit à bande totale 64 d'une manière telle que le signal à bande totale de la ligne 74 est réglé jusqu'à l'élimination du signal d'erreur de la ligne 96 et l'obtention d'une modula- tion convenable de fréquence. Le troisième sous-programme d'étalonnage concerne le fonctionnement convenable de la correction d'instabilité réalisée par le signal produit par le convertisseur numérique-analogique 57 et le circuit 58 de différentia- tion. Comme décrit précédemment, ce signal -de correction d'instabilité est destiné à compenser l'instabilité rési- duelle à la sortie du détecteur de déphasage 26, restant après l'opération de compensation partielle d'instabilité réalisée par l'accumulateur 52. Le troisième sous-programme d'étalonnage est aussi exécuté par le détecteur cohérent 94. Le détecteur cohérent 94 est mis dans le troisième sous-programme d'étalonnage par les signaux du canal 102 et vérifie le signal de la ligne 96 afin de déterminer sa cohérence avec le signal de la ligne 98. Le signal de la ligne 98 représente le signal de correction d'instabilité. Si la ligne 96 transmet un signal quelconque en cohérence, ce phénomène indique que la correction d'instabilité n'a pas été réalisée totalement. Un signal convenable de cor- rection est donc transmis par la ligne 106 et parvient au détecteur de déphasage 26 (par l'intermédiaire d'un conver- tisseur numérique-analogique 57 et d'un circuit 58 de dif- férentiation) afin que l'instabilité soit compensée et finalement éliminée. La figure 2 représente une partie seulement du cir- cuit de la figure 1 et indique certaines modifications. Les éléments de la figure 2 qui correspondent à ceux de la figure 1 portent des références analogues. Comme indiqué sur la figure 2, le circuit 60 de différentiation connecté à la sortie du convertisseur numérique-analogique 57, destiné à la production du signal de correction d'instabilité, est éliminé. A la place, un circuit 130 de différence est connecté à la sortie de l'ac- cumulateur 52 et détecte la différence entre les signaux numériques successifs, le signal de sortie de différence étant alors transmis au convertisseur numérique-analogique 57. Le circuit 130 de différence Joue donc le rôle du cir- cuit 58 de différentiation de la figure 1. Cependant, la disposition représentée sur la figure 1 peut être utilisée à la place. En outre, la boucle comporte un circuit à retard variable 132. Le signal de correction d'instabilité prove- nant du convertisseur numérique analogique 57 est transmis au circuit 132 à retard variable à la place du signal de sortie du comparateur de déphasage 26 (comme représenté sur la figure 1). En d'autres termes, la correction d'instabi- lité est réalisée par déphasage de l'un des deux signaux d'entrée du comparateur de déphasage 26 et non par réglage de l'amplitude du signal de déphasage produit par le détec- teur de déphasage. Dans le circuit de la figure 2, le signal de correction transmis par la ligne 106 et provenant du détecteur cohérent 94 est ainsi transmis au circuit 132 à retard variable, et il règle le retard de manière correspondante, à la place du convertisseur numérique- analogique 57. Un signal supplémentaire d'entrée est transmis au circuit 132 à retard variable par une ligne 134. Ce signal fait varier le retard d'après lerapport de division du circuit diviseur 20 afin qu'une adaptation convenable soit obtenue lorsque la valeur du signal Fd change. Le signal de la ligne 134 prend donc la place du signal de la ligne 60 du circuit de la figure 1. Le circuit de la figure 2 comporte une entrée sup- plémentaire de commande reliée à une ligne 136 provenant du microprocesseur 110. Le rôle de ce signal d'entrée de com- mande est d'empêcher le fonctionnement de l'accumulateur 52 et du circuit 130 de différence au cours des périodes dans lesquelles aucune valeur fractionnaire de N n'est néces- saire. En l'absence de cette inhibition, l'accumulateur 52 déborderait constamment et créerait des changements super- flus de la valeur du circuit diviseur (N + 1/N - 1), et provoquerait une instabilité de la phase au niveau de l'oscillateur 10; ceci est dû au fait que la compensation de l'instabilité assurée à la sortie du convertisseur 57 ne peut jamais être parfaite. A la place, le signal de la ligne d'entrée 46 peut être réglé à zéro et peut donner le même effet, mais la continuité de phase est alors perdue. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux synthétiseurs de fré- quences qui viennent d'être décrits uniquement à titre d'exemples non limitatifs sans sortir du cadre de l'invention. 26 4 0U1 REVENDICATIONS 1. Synthétiseur de fréquences de type N-fraction- naire, du type qui comprend un oscillateur réglable (10) ayant une entrée de commande et créant une fréquence variable de sortie (Fo), et un circuit diviseur variable (20) ayant un facteur variable de division (N) et connecté & une boucle de verrouillage de phase afin qu'il reçoive et divise la fréquence variable de sortie (Fo) et transmette la fréquence divisée (Fd) à un détecteur de déphasage (26) assurant la comparaison de la phase du signal à une fré- quence de référence (Fr) et la création d'un signal d'erreur dépendant de la phase afin que l'oscillateur réglable (10) soit commandé dans le sens qui réduit le signal d'erreur au minimum, un dispositif (49, 52) destiné à faire varier périodiquement le facteur de division (N) du circuit diviseur (20) afin que sa valeur moyenne ait des composantes entière et fractionnaire et de manière que la fréquence de sortie ait une valeur voulue, et un dispositif (52, 57, 58) destiné à créer un signal de correction d'ins- tabilité destiné à compenser l'instabilité du signal d'erreur dépendant de la phase et produite par la variation périodique du facteur de division, caractérisé par un dis- positif (94) de détection de toute instabilité du signal d'erreur dépendant de la phase et de réglage du signal de correction d'instabilité dans le sens qui réduit ou élimine cette instabilité. 2. Synthétiseur selon la revendication 1, caracté- risé en ce que le dispositif de détection comporte un détecteur cohérent (94) connecté afin qu'il reçoive le signal d'erreur dépendant de la phase et le signal de cor- rection d'instabilité (ou des signaux qui en dépendent), et qu'il détecte toute composante du signal d'erreur dépendant de la phase qui est cohérente avec le signal de correction d'instabilité et crée un signal de sortie en conséquence, et un circuit (106) commandé par ce signal de sortie et destiné à régler la valeur du signal de correction d'insta- bilité en conséquence. 3. Synthétiseur selon l'une des revendications 1 et 2, caractérisé par un dispositif qui fonctionne pendant chaque période de variation du facteur de division et qui provoque des décalages répétés et temporaires de la phase de la fréquence divisée par rapport à la fréquence de réfé- rence afin que l'effet du signal d'erreur dépendant de la phase que présenterait la différence de phase détectée par le dispositif de détection de déphasage jusqu'à ce décalage soit compensé. 4. Synthétiseur selon la revendication 3, caracté- risé en ce que le dispositif destiné à faire varier pério- diquement le facteur de division du dispositif diviseur (20) comporte un premier accumulateur (44) connecté afin qu'il reçoive un signal d'entrée correspondant à la partie fractionnaire nécessaire au facteur de division du circuit diviseur (20) et qu'il ajoute de manière répétée ce signal d'entrée au contenu de l'accumulateur (44) à une fréquence qui dépend de la fréquence de référence (Fr) de manière qu'il crée un signal de débordement ou de retenue provo- quant la variation périodique du facteur du division du circuit diviseur (20), le dispositif destiné à provoquer des décalages répétés et temporaires de la phase de la fréquence divisée comprenant un second accumulateur (52) connecté de manière qu'il reçoive le contenu du premier accumulateur (44) et qu'il ajoute de manière répétée son contenu à son propre contenu à une fréquence qui dépend de la fréquence de référence (Fr) de manière qu'il crée des signaux de débordement ou de retenue assurant chacun un décalage répété et temporaire de la phase de la fréquence divisée, le dispositif de correction d'instabilité compre- nant un dispositif (57) commandé par le contenu du second accumulateur (52) et destiné à dériver un signal analogique différentié du signal de correction d'instabilité. 5. Synthétiseur selon la revendication 4, caracté- risé en ce que le dispositif de correction d'instabilité comporte un dispositif de différence (130) connecté de manière qu'il reçoive les signaux successifs de différence représentant les différences entre les valeurs successives du second accumulateur (52) afin qu'il crée un signal différentié de sortie, et un convertisseur numérique- analogique (57) destiné à créer une représentation analo- gique du signal de sortie du dispositif de différence (130) sous forme du signal de correction d'instabilité. 6. Synthétiseur selon l'une quelconque des revendi- cations précédentes, caractérisé par un dispositif d'inhi- bition (136) destiné à empêcher le fonctionnement du second accumulateur (52) et du dispositif (57) de correction d'instabilité lorsque le facteur de division du circuit diviseur (20) n'a qu'une partie entière. 7. Synthétiseur selon l'une quelconque des revendi- cations précédentes, caractérisé par un dispositif de modu- lation de fréquence commandé par un signal de modulation de fréquence (Fm) et destiné a créer un premier (74) et un second (70) signal de commande de modulation de fréquence, le premier signal (74) étant appliqué à l'oscillateur (10) afin qu'il module la fréquence de sortie (Fo) de ce dernier et le second (70) étant appliqué comme signal correspondant dépendant de la phase dans la largeur de bande de la boucle en coopération avec le signal dépendant de l'erreur de déphasage, et en ce que les trajets des deux signaux de commande de modulation de fréquence (70, 74) sont sensibles au courant continu et couplés en courant continu si bien que les variations du premier signal de modulation de fré- quence (74) dans la largeur de bande de la boucle, ainsi renvoyé par rétroaction par l'intermédiaire de la boucle, sont pratiquement compensées par des variations correspon- dantes du signal de modulation de fréquence (70). 8. Synthétiseur selon la revendication 7, caracté- risé par un dispositif d'étalonnage (94) destiné à détecter, dans la boucle et à l'entrée de commande de l'oscillateur (10), la présence de variations des signaux correspondant aux variations du second signal de modulation de fréquence (70) par rapport au premier signal (74) et, à la suite de cette détection, à créer un signal de correction de modulation de fréquence (104) destiné à réduire au minimum ces variations détectées. 9. Synthétiseur selon la revendication 8, -caracté- risé en ce que le dispositif d'étalonnage comporte un détecteur cohérent (94) connecté afin qu'il reçoive le signal à l'entrée de commande de l'oscillateur (10) et un signal correspondant au second signal de modulation de fréquence (70) et qu'il détermine la cohérence entre ces signaux. 10. Synthétiseur selon la revendication 9, caracté- risé en ce que le signal de correction de modulation de fréquence (104) est connecté à un dispositif (72) de réglage du premier signal de modulation de fréquence (74). 11. Synthétiseur selon l'une quelconque des revendi- cations 7 à 10, caractérisé par un intégrateur (68) connecté afin qu'il reçoive le signal de modulation de fréquence (Fm) et qu'il l'intègre en formant le second signal de modulation de fréquence (70), un dispositif (80, 88) de mesure de fréquence destiné à mesurer la valeur réelle de la fréquence de sortie de l'oscillateur (10) et à comparer cette valeur réelle à la valeur voulue, et un dispositif (92) de correction de fréquence commandé par toute différence détectée par le dispositif de mesure (80, 88) et destiné à créer un signal de commande (92) utilisé pour le réglage de l'intégrateur (68) dans le sens qui provoque 1'élimination de cette différence. 12. Synthétiseur selon la revendication 11, caracté- risé par un dispositif (62) destiné à empêcher l'applica- tion d'un signal quelconque de modulation de fréquence a l'entrée de l'intégrateur (68) lorsque le dispositif (80, 88) de mesure de fréquence mesure la fréquence de sortie de l'oscillateur (10). 13. Synthétiseur selon l'une des revendications 11 et 12, caractérisé en ce que le dispositif de mesure de fréquence est un compteur (80). 14. Synthétiseur selon la revendication 13, caracté- risé en ce que le compteur (80) est commandé par des signaux d'horloge correspondant à la fréquence de référence (Fr) ou dépendant de cette fréquence. 15. Synthétiseur de fréquences, du type qui comprend un oscillateur réglable (10) créant une fréquence variable de sortie (Fo), et un circuit diviseur variable (20) ayant un facteur variable de division (P) et connecté dans une boucle à verrouillage de phase afin qu'il reçoive et divise la fréquence variable de sortie (Fo) et transmette la fré- quence divisée à un détecteur de déphasage (26) assurant la comparaison de la phase de ce signal à celle d'une fré- quence de référence (Fr) et à créer ainsi un signal d'erreur dépendant de la phase destiné au réglage de l'oscillateur réglable (10) dans le sens qui réduit au minimum le signal d'erreur, un dispositif (68, 72) de modu- lation de fréquence à deux canaux, commandé par un signal de modulation de fréquence (Fm) et comprenant un circuit à bande partielle et un circuit à bande totale, le circuit à bande partielle comprenant un intégrateur (68) commandé par le signal de modulation de fréquence (Fm) et destiné à créer un signal correspondant de phase qui est ajouté algé- briquement au signal d'erreur dépendant de la phase, le circuit à bande totale (72) transmettant le signal de modu- lation de fréquence (Fm) directement à l'oscillateur (10) afin qu'il règle la fréquence de sortie de ce dernier, caractérisé par un dispositif d'étalonnage (80, 88) qui, en l'absence de tout signal de modulation de fréquence (Fm), est destiné à détecter la dérive de la fréquence de sortie (Fo) provoquée par un signal parasite d'entrée dans l'inté- grateur (68) et à créer un signal de correction (92) des- tiné à réduire ou éliminer cette dérive. 16. Synthétiseur selon la revendication 12, caracté- risé en ce que le dispositif d'étalonnage comporte un comp- teur (80) de fréquence commandé par des signaux d'horloge à la fréquence de référence (Fr) ou qui dépend de cette fré- quence, et connecté de manière qu'il mesure la valeur réelle de la fréquence de sortie (Fo), et un comparateur (88) destiné à comparer la valeur mesurée de la fréquence de sortie (Fo) à la valeur voulue pour cette fréquence et à créer en conséquence le signal de correction, et un dispositif (92) destiné à transmettre ce signal de correc- tion à l'intégrateur (68) afin qu'il règle celui-ci en conséquence. 17. Synthétiseur de fréquences du type "N-fraction- naire", comprenant un oscillateur réglable (10) créant une fréquence variable de sortie (Fo), et un circuit diviseur variable (20) ayant un facteur variable de division (N) et connecté à une boucle à verrouillage de phase afin qu'il reçoive et divise la fréquence variable de sortie et trans- mette la fréquence divisée à un détecteur de déphasage (26) destiné à comparer la phase du signal à une fréquence de référence (Fr) et à créer un signal d'erreur dépendant de la phase utilisée pour le réglage de l'oscillateur réglable (10) dans un sens qui réduit au minimum le signal d'erreur, un dispositif (44) destiné à faire varier périodiquement le facteur de division (N) du circuit diviseur (20) afin que sa valeur moyenne comporte des composantes entière et frac- tionnaire et d'une manière telle que la fréquence de sortie (Fo) ait la valeur voulue, ce dernier dispositif (44) com- portant un premier accumulateur (44) connecté afin qu'il reçoive un signal d'entrée correspondant à la partie frac- tionnaire nécessaire au facteur de division (N) du circuit diviseur (20) et qu'il ajoute de façon répétée ce signal d'entrée au contenu de l'accumulateur (44) à une fréquence qui dépend de la fréquence de référence (Fr) afin qu'un signal de débordement ou de retenue soit créé et provoque une variation périodique du facteur de division (N) du circuit diviseur (20), un second accumulateur (52) connecté afin qu'il reçoive le contenu du premier accumulateur (44) et additionne de manière répétée ce contenu à son propre contenu à une fréquence qui dépend de la fréquence de réfé- rence (Fr) si bien que les signaux de débordement ou de retenue sont créés et provoquent des décalages répétés et temporaires de la phase de la fréquence divisée par rapport à la fréquence de référence (Fr), l'effet du signal d'erreur dépendant de ld phase qu'auraient les différences de phases détectées par le détecteur de déphasage (26) jusqu'à ce décalage étant ainsi compensé, et un dispositif (57, 130) de correction d'instabilité commandé par le contenu du second accumulateur (52) et destiné à dériver, sous forme d'un signal de correction d'instabilité, un signal analogique différentié destiné à compenser l'insta- bilité du signal d'erreur dépendant de la phase et produite par la variation périodique du facteur de division (N), caractérisé en ce que le dispositif de correction d'insta- bilité comporte un dispositif de différence (130) connecté afin qu'il crée des signaux successifs de différence repré- sentant les différences entre les valeurs successives du second accumulateur (52) afin qu'il crée un signal diffé- rentié de sortie, et un convertisseur numérique-analogique (57) destiné à former une représentation analogique du signal de sortie du dispositif de différence (130) sous forme du signal de correction d'instabilité. 18. Synthétiseur selon la revendication 17, caracté- risé par un dispositif d'inhibition (136) destiné à empê- cher le fonctionnement du second accumulateur (52) et du dispositif (130) de correction d'instabilité lorsque le facteur de division (N) du circuit diviseur (20) n'a qu'une partie entière.