Brevet FR2644287A1 — publié le 19900914

PROCEDE DE REALISATION DE SOURCES D'ELECTRONS DU TYPE A EMISSION DE CHAMP ET DISPOSITIFS REALISES A PARTIR DESDITES SOURCES La présente invention se rapporte à un procédé de réalisation de sources d'électrons du type à émission de champ et å des dispositifs réalisés à partir desdites sources. Une microcathode à émission de champ se compose essentlellement d'une micropointe émissive dont le sommet est entouré d'une grille métallique ; la polarisation de cette grille par rapport à la micropointe permet d'obtenir l'émission électronique par effet de champ. La grille repose en général sur un diélectrique solide qui permet de l'isoler électriquement du potentiel de la cathode. On connaît par exemple selon la Demande de Brevet français nO 88 03949 un procédé de réalisation de microcathodes. Ce procédé connu, bien que permettant de réaliser facilement des micropointes de cathodes par croissance cristalline facettée sur un substrat monocristallin, ne permet pas d'obtenir un bon alignement du sommet de la pointe par rapport à l'axe de l'ouverture de grille, ce qui est un inconvénient lorsque le diamétre de cette ouverture est de l'ordre du micron. La présente invention a pour objet un procédé de réalisation de sources d'électrons et de cathodes à emission de champ, permettant d'obtenir de façon simple des pointes de cathodes bien centrées par rapport à l'axe du trou de grille, les cathodes étant formées par croissance cristalline facettée, les sources d'électrons étant des pointes associées å des couches métalliques ou extracteurs comportant des ouvertures dans l'axe desquelles sont situées ces pointes. La présente invention a également pour objet des dispositifs utilisant des cathodes à émission de champ présentant de bonnes caractéristiques d'autoalignement dont la fabrication est simplifiée par le procédé d'autoalignement de l'invention. Le procédé conforme à l'invention est caractérisé par le fait que Iton dépose au moins une couche de matériau diélectrique, sur un substrat monocristallin, que lton grave au moins une cavité dans la couche déposée, et que I'on forme par croissance cristalline germinée sur le substrat et facettée, une pointe de cathode au fond de chaque cavité, une couche de matériau électriquement conducteur servant de grille étant formée sur la couche de matériau diélectrique. Selon un aspect avantageux de l'invention, on dépose sur la couche de matériau électriquement conducteur une couche de matériau diélectrique, et on grave des ouvertures dans les trois couches formées sur le substrat jusqu'à mettre à nu le substrat. La source d'électrons conforme à l'invention est caractérisée par le fait quelle comporte, dans l'ordre, un substrat monocristallin avec au moins une pointe de cathode en saillie, une couche diélectrique et une couche en matériau électriquement conducteurs la pointe de cathode étant logée dans une cavité de section à forme quelconque, pratiquée dans ces deux couches, et étant centrée par rapport à irouverture dans la couche conductrice. Les composants conformes à l'ìnvention sont caractérisés par le fait que le composant est un composant électroluminescent comportant une couche d'anode en matériau électroluminescent refermant la cavité au fond de laquelle a été formez la pointe de cathode. Ces composants peuvent avoir une structure matricielle en lignes et colonnes, chaque croisement de la matrice comportant au moins une source d'électrons telle que définie ci-dessus. La présente invention sera mieux comprise à la lecture de la description détaillée d'un mode de réalisation, pris comme exemple non limitatif et illustré par le dessin annexé sur lequel - les figures 1 à 7 sont des vues schématiques en coupe illustrant différentes étapes successives du procédé de l'invention - les figures 8 a 10 sont des vues schématiques illustrant une étape d'attaque chimique sélective permettant d'obtenir un facettage déterminé, conformément au procédé de l'invention; - les figures 11 et 12 sont des vues simplifiées illustrant une variante du procédé conforme à l'invention; - la figure 13 est une coupe simplifiée en perspective d'une variante de source d'électrons conforme à l'invention;; - la figure 14 est une vue schématique en coupe d'un élément électroluminescent comportant une source d'électrons conforme à l'invention, et - les figures 15A, 15B à 19 sont des vues simplifiées relatives à la fabrication d'une structure matricielle conforme à l'invention. Pour réaliser la source conforme à l'invention, on part d'un substrat monocristallin 1. Le substrat 1 est par exemple en Si ou GaAs ou en tout autre matériau monocristallin approprié. Ce substrat 1 est d'orientation de surface (x,y,z), x,y et z étant des entiers quelconques. De préférence mais de façon non limitative, ces entiers sont égaux à O ou à 1, ce qui correspond à des faces telles que (100), (110) ou (111), facilement accessibles. On pourra aussi utiliser des substrats orientés (211), (221) ou (311). La première étape du procédé de l'invention (figure 1) consiste à déposer une couche de diélectrique 2 sur le substrat 1. Ce diélectrique est par exemple du Si02 ou S13N4, et son épaisseur est avantageusement d'environ 1 à 2 microns. Ce dépôt peut être effectué par des procédés connus tels que la pyrolyse d'un mélange gazeux SiH4 + N20 ou SlH4 + NH3 à une température d'environ 8500C, ou le dépôt assisté par plasma à une température d'environ 2500C. La seconde étape (figure 2) consiste à déposer une couche métallique 3 servant de métallisation de grille d'extraction. L'épaisseur de la couche 3 est par exemple d'environ o, 1 à 1 micron. Le matériau déposé est avantageusement du blo, Pt ou Ni. La troisième étape (figure 3) consiste à déposer une couche passivante 4 de matériau diélectrique. Cette couche 4 permet d'éviter la nucléation de matériau (par exemple Si) polycristallin sur la couche métallique de grille 3 pendant l'opération d'épitaxie facettée, et permet donc de rendre cette opération d'épitaxie (décrite ci-dessous en référence à la figure 6) effectivement sélective. Le matériau de la couche 4 doit être différent de celui de la couche 2, afin de permettre d'enlever sélectivement par attaque chimique cette couche 4 lors de la septième étape décrite ci-dessous. Si, par exemple, la couche 2 est en Si3N4, la couche 4 peut être en SiO2, et si la couche 2 est en Si02, la couche 4 peut être en Sl3N4. L'épaisseur de la couche 4 est par exemple d'environ 0,1 à 1 micron. La quatrième étape (figure 4) consiste à graver une cavité 5 dans les couches 2 à 4, pour mettre à nu une surface 6 du substrat 1 La forme et les dimensions de la surface 6 peuvent être quelconques. L'invention est particulièrement avantageuse lorsqu'il s'agit de - réaliser un réseau de microcathodes à pas très fin (diamètre ou dimension caractéristique des cavités 5 de l'ordre de 0,5 à 2 microns et pas de répétition de l'ordre de 10 microns ou moins), en particulier du fait que l'on peut utiliser, pour effectuer la gravure des cavités 5, un masque (non représenté) en résine photosensibIe déposé sur la couche 4 et insolé de façon appropriée - pour définir les ouvertures (de forme quelconque) des cavités 4. La gravure est ensuite effectuée par RIE ("Reactive Ion Etching'1). Ceci permet un autoalignement de la pointe de chaque cathode par rapport à l'ouverture de la grille correspondante, comme il apparaîtra à la lecture de la description ci-dessous. La cinquième étape (figure 5) qui n'est pas nécessairement mise en oeuvre dans tous les cas, consiste à augmenter la section de la cavité 5 dans la couche 2 par une légère attaque chimique. On obtient dans cette couche 2 une cavité 7 et cette cavité 7 laisse à nu une surface 8 sur le substrat 1. De façon avantageuse, si la couche 2 est en Si02, on effectue cette attaque avec du HF. La sixième étape (figure 6) consiste à faire croître en conditions d'épitaxie sélective facettée une pyramide 9 sur la surface 8 qui sert de germe de cristallisation (ou sur la surface 6 si on ne procède pas à l'étape 5). Cette sélectivité du dépot (dépôt uniquement sur la surface 8 ou 6) est obtenue, par exemple dans le cas où le substrat et le matériau de dépôt sont du silicium, en utilisant un réacteur CVD ("Chemical Vapor Deposition") à pression atmosphérique ou à pression réduite, dans lequel on introduit un mélange gazeux à proportions bien définies, comportant par exemple du SiH4 + HCI ou du SiH2Cl2 + HC1 dilué dans du H2 porteur, à température comprise entre 900 et 11000C environ (voir par exemple l'article de L. KARAPIPERIS et al. publié dans "Proceedings of the 18th International Conference on Solid State Devices and Materials", Tokyo, 1986, page 713). Dans le cas de l'arséniure de gallium, la sélectivité du dépôt peut être obtenue en utilisant un réacteur de type VPE ("Vapor Phase Epitaxy") à une température comprise entre 600 et 8000C environ, par la méthode des chlorures (par exemple AsCI3 dilué dans H2 et une source de gallium solide). On peut aussi utiliser une méthode du type MOCVD ("Metal Organic Chemical Vapor Deposition") à pression réduite. Pour plus de détails sur ces différentes méthodes de dépôt sélectif, on peut se reporter par exemple à la Demande de Brevet français nO 88 04437.Les conditions précitées de températures de réaction, et les pressions partielles des divers gaz utilisés, sont réglées en fonction de l'orientation du substrat, de façon à obtenir de préférence un facettage (111) sur les quatre faces de la pyramide 9. Ce facettage correspond à un angle au sommet de la pyramide d'environ 700i ce qui est favorable à l'émission de champ. On peut par ailleurs utiliser un dépôt sélectif de tungstène (W) qui permet aussi de ne faire pousser les pointes que sur les germes de substrat monocristallin dégagés par attaque du diélectrique 4 de la couche métallique 3 et de l'autre diélectrique 2 (voir par exemple J. BEINGLASS, P.A. GARCINI, Extended abstract 380, ECS Fall Meeting, DENVER CO (octobre 1981) pour des détails sur ce procédé). La réaction de décomposition s'effectue dans un réacteur de type CVD à basse pression à partir de WF6 dilué dans H2 à une température de l'ordre de 6000C ou plus. I1 est nécessaire de bien contrôler la vitesse de dépôt, la température et la taille des ouvertures de germination afin d'obtenir une croissance facettée. La septième étape (figure 7), qui n'est pas nécessairement mise en oeuvre, consiste à enlever la couche 4 de matériau diélectrique, avantageusement par attaque chimique sélective. Dans le cas où le facettage obtenu par croissance sélective ne donne pas de plans (ici) pour les quatre faces de la pyramide 9 (figures 6,7), l'invention prévoit une étape supplémentaire d'attaque chimique élective permettant d'obtenir ce facettage. Par exemple (voir figure 8), si l'on utilise un substrat de silicium d'orientation superficielle (100) et si l'on procède à un dépôt à partir d'un mélange SiH4 + HC1 dans H2 å 10600C environ, on obtient aisément un facettage (110) de la pyramide 9, ce qui correspond à un angle au sommet A de 900 (figure 9). Cependant, du point de vue de I'émission de champ, il est préférable obtenir une pyramide d'angle au sommet inférieur à 900. Ainsi, pour cet exemple de la figure 8, on utilise après dépôt une solution d'attaque - à base d'ions hydroxydes (par exemple KOH ou NaOH) à une température comprise entre 25 et 800C environ.Ce type de solution présente en effet la particularité d'attaquer le cristal de silicium beaucoup plus rapidement (de 100 à 1000 fois) selon les directions ou que selon les directions (voir par exemple l'article de K.E. BEAN dans IEEE Transactions on Electron Devices, ED-25 10, 1185 de 1978). Ainsi pour l'exemple précité (figure 8), la structure limitée par le plans (110) disparait pour être remplacée par une structure 9A limitée par des plans (111) passant par le sommet de la pyramide ; il n'est pas nécessaire d'effectuer une opération de masquage supplémentaire. La hauteur H de la pyramide reste inchangée, mais les dimensions de sa base diminuent. On passe d'une pyramide 9 à angle au sommet A de 900 à une pyramide 9A à angle au sommet A' d'environ 700 (figure 10). Pour réaliser l'attaque chimique de la pyramide 9, on peut aussi utiliser une solution à base d'éthylènediamine (EDA), de pyrocatéchol et d'eau et travailler à environ 1000C. On obtient ainsi une excellente sélectivité dans les vitesses d'attaque selon les directions cristallographiques précitées. On va décrire une variante du procédé de l'invention, en référence aux figures 11 et 12. De même que décrit ci-dessus, la première étape consiste à déposer une couche 10 de matériau diélectrique sur un substrat 11 en matériau monocristallin. La seconde étape (figure 11) consiste à graver par RIE une cavité 12 dans la couche 10. La trolsième étape consiste à déposer directement, sans se placer en conditions de sélectivité, du matériau polycristallin 13 sur le diélectrique 10, et du matériau monocristallin facetté 14 sur la surface 15 du substrat mise à nu par gravure de la cavité 12, ce matériau 14 formant une pyramide. De façon que la couche 13 soit en matériau bon conducteur et puisse servir de grille, on la dope très fortement pendant la phase de dépôt. SI le substrat 11 est en silicium, le dépôt est effectué en utilisant une phase gazeuse mère composée de SIH4 dilué dans un gaz porteur (H2 ou He par exemple).Afin de diminuer la vitesse de dépôt du polycristal sur la silice 10 (pour ne pas avoir une couche 13 trop épaisse lorsque la pyramide 14 est achevée), on peut ajouter du HCl dans la phase gazeuse, mais en quantité contrôlée afin de ne pas inhiber la nucléation du polysilicium 13 sur la silice 10. De préférence, le gaz dopant est alors de la phosphine PH3, de façon à obtenir du silicium fortement dopé de type n tant au niveau de la pyramide monocristalline qu'au niveau du dépôt polycristallin 13 sur la silice 10. L'avantage de cette variante est que l'on obtient directement la micropointe et la grille lors de la meme opération. On a représenté en figure 13 un mode de réalisation possible d'une source d'électrons conforme à 1'invention Pour ce mode de réalisation, la source est formée sur un substrat monocristallin 16 sur lequel est déposée une couche diélectrique 17, puis une couche conductrice de grille 18 La cavité 19 gravée dans les couches 17,18 a une forme oblongue, ce qui fait que la cathode 20 a une forme de prisme allongé. II est bien entendu que les cavités pratiquées dans les couches 2,3,4 (figure 4) ou dans la couche 10 (figure 11) peuvent avoir une forme superficielle quelconque, dont les côtés peuvent être alignés ou non avec des axes particuliers du plan du substrat. En particulier si le substrat est en GaAs, du fait de l'anisotropie de croissance on veillera à orienter Itaxe général des ouvertures selon une direction permettant un facettage optimal tel que (111) par exemple ou bien d'indices plus élevés encore, tels que (221) ou (331). La source d'électrons conforme a l'invention peut être utilisée, seule ou en réseau de microsources, pour réaliser des dispositifs très divers, en lui adjoignant une anode d'accélération d'électrons, et le cas échéant d'autres électrodes. On peut ainsi réaliser des dispositifs électroluminescents, des composants hyperfréquences, etc. On a représenté a titre d'exemple non limitatif, en figure 14, un composant électroluminescent 21 qui comporte une source d'électrons 22 et une anode 23 en matériau électroluminescent refermant la cavité 24 au fond de laquelle a été formée la pointe de cathode 25. La source 22 comporte dans l'ordre un substrat monocristallin 26, par exemple en silicium, une première couche diélectrique 27, une couche métallique de grille 28 et une seconde couche diélectrique 29, qui peut être la couche de passivation précitée.La couche d'anode 23 est déposée sous vide poussé sur la couche 29, par exemple comme décrit dans la Demande de Brevet français nO 88 90303. On va maintenant décrire un procédé permettant la réalisation d'un adressage matriciel de chaque micropointe ou de groupes de micropointes. On part d'un substrat isolant monocristallin 30 sur lequel est hétéroépitaxié un matériau conducteur ou semiconducteur 31 (Figure 15B). On pourra par exemple utiliser un matériau tel que silicium hétéroépitaxié sur saphir (SOS pour "Silicon on Sapphire") ou bien silicium hétéroépitaxié sur zircone stabilisée à l'oxyde d'Yttrium (YSZ pour "Yttria Stabilised Zirconia") ou bien encore silicium hétéroépitaxié sur sur Spinelle (Mg A12 04) ou tout autre substrat composite connu de l'homme de l'art. La couche de silicium hétéroépitaxié sera d'une épaisseur typique de quelques microns à une centaine de microns ; ce silicium sera d'autre part fortement dopé n de manière à présenter une résistivité de quelques 10 ohm cm. Avantageusement, on pourra utiliser une structure de départ présentée sur la figure 15A du type SIMOX ("Silicon isolation by IMplantation of OXygen") dans laquelle le silicium de la couche mince 32 est isolé du substrat 33 par une couche 34 formée par implantation ionique d'oxygène ou d'azote à très fortes doses (voir par exemple l'article de H.W. LAM IEEE Circuits and Devices Magazine Juillet 1987 vol. 3, n04 page 6 pour plus de détails sur la méthode).On pourra aussi utiliser toute méthode connue de l'homme de l'art, de façon à obtenir une couche mince de silicium monocristallin sur un diélectrique non nécessairement monocristallin - ; on pourra utiliser une méthode de recristallisation par lampe, par laser, par faisceau d'électrons ; on pourra utiliser une méthode type SDB (Silicon Direct Bonding) où la couche mince est obtenue par collage et amincissement ; on pourra utiliser une méthode de type épitaxie latérale forcée etc.. Toutes ces méthodes sont rappelées par exemple dans Ia Demande de Brevet français 88 16212. La suite des opérations sera décrite en relation avec un substrat de type SIMOX (Figure 15A) mais on pourrait utiliser un substrat type celui de la figure 15B La couche mince de silicium 32 est préalablement amenée à une épaisseur comprise typiquement entre quelques microns et une centaines de microns par épitaxie en phase vapeur. Elle est aussi dopée pendant cette même opération, de -s façon à amener sa résistivité à quelques 10 ohm. cm. On grave ensuite des bandes 35 de silicium de largeur typiquement de I'ordre de grandeur du pas de répétition des pointes, soit environ 10 clam, de façon à mettre à nu le diélectrique sous-jacent Si02 ou Si3N4 entre les bandes. Ces bandes sont donc isolées entre elles comme le montre la figure 16.On dépose successivement sur cette structure trois couches : un diélectrique de grille 36, une métallisation de grille 37 et un diélectrique de passivation 38 (voir figure 17) ; on obtient sur chaque bande 35 de silicium monocrîstallin précédemment découpée une structure identique à celle représentée sur la figure 3. On réitère sur chaque bande 35 de silicium monocristallin la suite d'opérations représentées sur les figures 4,5 et 6, de façon à obtenir la structure représentée sur la figure 18, où I'on a fait pousser des rangées de micropointes 39 sur chaque bande 35 de silicium monocristallin. On enduit ensuite l'ensemble de résine photosensible et on définit un masque de résine (non représenté) se présentant sous forme de bandes perpendiculaires aux bandes 35 de silicium monocristallin précédemment définies. On grave le diélectrique supérieur 38 et la métallisation de grille 37 de façon à isoler entre elles les différentes bandes supportant les grilles ; on peut graver le diélectrique grille 36 comme cela est représenté sur la figure 19, mais ceci n'est toutefois pas nécessaire. Pour obtenir l'émission électronique sur un point seulement, on polarise la ligne 1à une cinquantaine de Volts et on maintient la colonne k à la masse par exemple ; ou bien on polarise la ligne j à 25 V et la colonne k à - 25 V en maintenant I'ensemble des autres lignes et colonnes à la masse. Seul le point A situé à l'intersection de la ligne j et de la colonne k va émettre des électrons. L'homme de l'art pourra aisément trouver d'autres variantes pour arriver à la structure représentée par la figure 19 en partant de la structure représentée figure 15A ou 15B. REVENDICATIONS 1. Procédé de réaIisation de sources d'électrons de dispositifs à émission de champ, caractérisé par le fait que l'on dépose au moins une couche de matériau diélectrique (2,10), sur un substrat monocristallin (1,11), que iton grave au moins une cavité (5,12) dans la couche déposée, et que I'on forme par croissance cristalline germinée sur le substrat et facettée une pointe de cathode (9,14) au fond de chaque cavité, une couche de matériau électriquement conducteur servant de grille (4,13) étant formée sur la couche de matériau diélectrique. 2. Procédé selon la revendication 1, caractérisé par le fait que la couche polycristalline (13) de matériau électriquement conducteur est formée au cours de la même opération de dépôt que la pointe monocristalline de cathode (14) - 3. Procédé selon la revendication 2, utilisant un substrat en Si, caractérisé par le fait que la couche de matériau électriquement conducteur et la pointe de cathode sont formées en utilisant une phase gazeuse mère dopée et diluée dans un gaz porteur. 4. Procédé selon la revendication 3, caractérisé par le fait que la phase gazeuse mère comporte du SiH4 et que le gaz porteur est H2 ou He. 5. Procédé selon la revendication 3 ou 4, caractérisé par le fait que I'on ajoute du HCl dans la phase gazeuse. 6. Procédé selon I'une des revendications 3 à 5, caractérisé par le fait que le gaz dopant utilisé est PH3. 7. Procédé selon la revendication 1, caractérisé par le fait que la couche de matériau électriquement conducteur (4) est formée sur la couche diélectrique avant la gravure de la cavité. 8. Procédé selon la revendication 7, caractérisé par le fait que l'on dépose sur la couche de matériau - électriquement conducteur une seconde couche (4) de matériau diélectrique. 9. Procédé selon l'une des revendications 7 ou 8, caractérisé par le fait que le matériau constituant la seconde couche diélectrique (4) est différent du matériau constituant la première couche diélectrique (2), et que l'on augmente la section de la cavité dans la première couche diélectrique par attaque chimique sélective. 10. Procédé selon la revendication 9, pour une première couche diélectrique en Sol02, caractérisé par le fait que l'attaque chimique sélective est réalisée à l'aide de HF. îr. Procédé selon l'une des revendications 7 à 10, caractérisé par le fait que la pointe de microcathode est formée en conditions d'épitaxie sélective facettée. 12. Procédé selon la revendication 11, pour un substrat en Si, caractérisé par le fait que l'épitaxie sélective est réalisée dans un réacteur CVD a une température comprise entre 900 et 11000C en utilisant un mélange gazeux comportant du SiH4 + HCl ou SiH2C12 + HCl dans de l'hydrogène porteur. 13. Procédé selon la revendication 11, pour un substrat en AsGa, caractérisé par le fait que l'épitaxie sélective est réalisée entre 600 et 8000C dans un réacteur VPE en utilisant un mélange gazeux comportant du AsC13 dilué dans H2 et une source de gallium solide. 14. Procédé selon la revendication 11, pour un substrat en AsGa, caractérisé par le fait que l'épitaxie sélective est réalisée dans un réacteur MOCVD à pression réduite 15. Procédé selon l'une des revendications 8 à 14, caractérisé par le fait que l'on enlève par attaque chimique sélective la seconde couche de matériau diélectrique (4). 16. Procédé selon l'une des revendications précédentes, caractérisé par le fait que lorsque le facettage de la pointe de cathode ne permet pas d'obtenir de plans (111), on procède à une attaque chimique sélective ultérieure de cette pointe permettant d'obtenir ce facettage (111). 17. Procédé selon la revendication 16, pour un substrat en Si, caractérisé par le fait que I'on utilise pour L'attaque chimique sélective une solution à base dotions hydroxydes tels que KOH ou NAOS. 18. Procédé selon la revendication 16, caractérisé par le fait que l'on utilise pour L'attaque chimique sélective une solution à base d'éthylènediamine. 19. Sources d'électrons du type à émission de champ, caractérisée par Ie fait qu'elle comporte, dans I'ordre, un substrat monocristallin (1,26) avec au moins une pointe de cathode en saillie (9,25), une couche diélectrique (2,27) et une couche en matériau électriquement conducteur (3,28), la pointe de cathode étant logée dans une cavité (5,24) de section à forme quelconque, pratiquée dans ces deux couches, et étant centrée par rapport à l'ouverture dans la couche conductrice. 20. Composant utilisant une source d'électrons selon la revendication 19. 21. Composant selon la revendication 20, caractérisé par le fait que le composant est un composant électroluminescent (21) comportant une couche d'anode (23) en matériau électroluminescent refermant la cavité (24) au fond de laquelle a été formée la pointe de cathode (25). 22. Composant selon la revendication 20 ou 21, caractérisé par le fait qutil a une structure matricielle en lignes et colonnes, chaque croisement de la matrice comportant au moins une source d'éIectrons selon la revendication 19.