Brevet FR2645693A1 — publié le 19901012

Commutateur téléphonique temporel à mémoire associative, et procédé de fonctionnement d'un tel commutateur en mode conférence. Le domaine de l'invention est celui des commutateurs téléphoniques temporels comportant une fonction de communication en mode conférence. et éventuellement une fonction d'entrée en tiers sur une communication déjà établie. L'invention trouve application avantageusement mais non exclusivement pour des intercommutateurs privés d'entreprise. L'établissement d'un circuit de conférence consiste à permettre à trois ou quatre participants raccordés au commutateur, et répartis de manière quelconque. de communiquer simultanément entre eux au sein d'une même communication. L'entrée en tiers correspond à la possibilité pour un interlocuteur. généralement la standardiste téléphonique d'une entreprise, d'intervenir au cours d'une conversation déjà établie. soit entre deux personnes. soit en circuit de conférence comportant au moins trois interlocuteurs. L'opératrice nouvellement connectée peut intervenir de façon à être reçue soit par tous les participants à la communication en question, soit sélectivement par un seul participant. L'invention concerne un commutateur temporel fonctionnant avec des jeux de lignes d'entrée et de sortie en mode numérique, par exemple des lignes multivoies à multiplexage temporel, du type des liaisons MIC. De façon classique, un tel commutateur comprend généralement un module d'entrée, chargé du démultiplexage des mots reçus sur le jeu de lignes d'entrée. Après conversion de type série-parallèle, les mots reçus sont stockés dans une mémoire tampon, dans un ordre figé. Cette mémoire est généralement une mémoire RAM, dont la lecture est sélectivement commandée par adressage au moyen d'une mémoire de commande de commutation. Les commandes sont des instructions signifiant : "sortir sur la voie j le mot stocké à l'emplacement i dans la mémoire de réception". De façon connue, les commutateurs de ce type sont généralement réalisés sous forme de circuit intégré de type VLSI. pour des applications en intercommutateur privé de téléphonie d'entreprise. Jusqu'à présent, la réalisation des fonctions de circuit de conférence utilisant un commutateur de ce -type. était obtenue en associant au commutateur un second boîtier spécifique. L'établissement d'un circuit de conférence suppetse que chaque participant reçoive, en superposition, les signaux émis par tous ies autres participants à la conférence. Dans les svstèmes connus à boîtier séparé, ce boîtier assure l'addition des voies devant être reçues par chaque participant. Ceci suppose de recevoir du commutateur toutes les voies concernées. puis à réinjecter en entrée du commutateur. l'addition de ces voies. Ces systèmes connus présentent donc l'inconvénient de monopoliser une liaison MIC entre le commutateur et l'entrée du boîtier spécifique d'addition. puis à nouveau une liaison MIC entre la sortie du boîtier d'addition et l'entrée du commutateur. De plus, la réalisation d'un boîtier séparé implique des coûts de revient accrus pour l'intercommutateur, pouvant représenter jusqu'au quadruple de la valeur d'un commutateur nu à circuit VLSI. D'autre part, chacune des voies impliquées dans un circuit de conférence est amenée à traverser deux fois le commutateur (avant puis après avoir été traitée par le module séparé d'addition)* ce qui double le temps d'utilisation de la matrice de commutation. et en ralentit d'autant le débit. En outre , dans ces commutateurs connus. la fonction d'entrée en tiers implique également une opération d'addition sur module séparé. qui entraîne les mêmes inconvénients que pour les circuits de conférence des systèmes existants. Plus précisément. un premier objectif de l'invention est de fournir un commutateur intégré, qui pallie ces inconvénients des commutateurs existants. Un objectif complémentaire de l'invention est de fournir un tel commutateur qui ne nécessite aucun blocage de liaison MIC d'entrée ou de sortie pour la mise en oeuvre des fonctions de conférence, et qui réalise directement, en un seul passage, les fonctions d'addition de voies en mode conférence. Un autre objectif de l'invention est de rendre compatible le fonctionnement en mode conférence avec la fonction d'entrée en tiers, avec un coût minimal d'accaparement des connexions du commutateur. Ces objectifs ainsi que d'autres qui apparaîtront par la suite sont atteints à l'aide d'un commutateur téléphonique temporel, assurant la commutation de voies numériques de communication depuis un jeu de lignes d'entrée vers un jeu de lignes de sortie, et comprenant une mémoire temporaire de stockage des mots reçus en entrée, selon un cycle d'interrogations successivement de chaque voie d'entrée, et une mémoire de commandes de commutation adressant ladite mémoire temporaire selon un cycle d'émissions successivement sur chaque voie des lignes de sortie, qui comprend des moyens d'addition de mots destinés à une même voie de sortie. dont les moyens d'entrée sont connectés d'une part à ladite mémoire de stockage temporaire, et d'autre part à des seconds moyens de stockage temporaire sélectif de mots à additionner destinés à une voie de sortie en mode conférence. et de lecture sélective des dits mots stockés à l'instant approprié du dit cycle d'émission sur les lignes de sortie. Selon une caractéristique avantageuse de l'invention, lesdits moyens de stockage et de lecture sélectifs sont constitués par une mémoire associative.L'utilisation d'une mémoire associative, en parallèle avec la mémoire de stockage temporaire des mots reçus, fournit au commutateur de l'invention ses qualités de -compacité, de rapidité de fonctionnement et de souplesse d'utilisation. De façon avantageuse, le commutateur comprend des premiers moyens d'identification de la voie courante reçue sur le jeu de ligne d'entrée, et des seconds moyens d'identification de la voie courante à émettre sur le jeu de ligne de sortie, ladite mémoire associative étant adressée en écriture par lesdits premiers moyens d'identification, et adressée en lecture par lesdits seconds moyens d'identification. Préférentiellement, lesdits premiers et seconds moyens d'identification sont constitués par un compteur. Selon une caractéristique avantageuse de l'invention, lesdits moyens d'addition coopèrent également avec des moyens d'injection de mots de tonalité sur les voies de sortie. Dans ce cas, les moyens d'injection des mots de tonalité sont avantageusement commandés par des mots de commande fournis par ladite mémoire de commande. Selon une autre caractéristique de l'invention, le commutateur comprend des moyens de rebouclage entre la sortie et les moyens d'entrée des dits moyens d'addition, lesdits moyens de rebouclage comprenant un registre tampon sélectivement commandé par lesdits seconds moyens de stockage et de lecture sélectifs, de façon à permettre au moins une itération d'addition du contenu du dit registre résultant d'une première phase d'addition, avec une voie supplémentaire d'entrée au cours d'une seconde phase d'addition complémentaire. L'invention a également pour objet un procédé de fonctionnement en mode conférence d'un commutateur comprenant les étapes suivantes - on programme sélectivement la mémoire associative de façon à stocker dans un champ d'écriture le contenu du compteur de réception pour une première des voies d'entrée à additionner, et dans le champ lecture le contenu du compteur d'émission pour la voie de sortie correspondante en mode conférence: - on stocke au cours du cycle de réception, les mots reçus sur les voies d'entrée à additionner, dans ladite mémoire de stockage de mémoire temporaire. sous adressage du compteur de réception, ladite première voie à additionner étant également stockée dans la mémoire associative sous commande du dit compteur de réception - on lit au cours du cycle d'émission sur le jeu de lignes de sortie. sous commande du compteur émission, les mots à additionner stockés dans la mémoire associative, et dans la mémoire de stockage temporaire lesdits mots lus étant acheminés simultanément vers les moyens d'addition. puis émis sur la même voie de sortie en mode conférence. Enfin, l'invention concerne également un procédé de fonctionnement avec entrée en tiers, du commutateur comportant les étapes suivantes,lorsqu'on détecte une demande d'entrée en tiers sur une conversation en mode conférence - on réserve une voie de sortie sur le jeu de lignes de sortie, pour l'adressage temporaire de la première phase d'addition intermédiaire; - on programme dans la mémoire associative une instruction de rebouclage pour le résultat de l'addition des voies de conférence - on stocke dans le registre de rebouclage le résultat de ladite première phase d'addition intermédiaire, lorsque le cycle d'émission passe sur ladite voie réservée - on commande l'addition du dit contenu du registre de rebouclage, avec le mot de la voie entrée en tiers, lorsque le cycle d'émission passe sur la voie de sortie en mode conférence. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture suivante de la description d'un mode de réalisation préférentiel du commutateur de l'invention, donnée à titre illustratif et non limitatif, et des dessins annexés dans lesquels - la figure 1 est un schéma-bloc général d'un mode de réalisation préférentiel d'un commutateur selon l'invention; - la figure 2 est un schéma svnoptique illustrant la structure de la mémoire associative du commutateur de la figure 1: - la figure 3 est un schéma synoptique illustrant le fonctionnement du commutateur de la figure 1 dans le cas d'une entrée en tiers sur une conférence à trois interlocuteurs; - la figure 4 est un diagramme représentant la synchronisation de quelques signaux significatifs du commutateur de la figure 1. Le mode de réalisation décrit ci-après correspond à un intercommutateur téléphonique d'entreprise du type comprenant 256 voies en entrée et en sortie, répartis sur 8 lignes MIC 101,108 de 32 voies chacune. La matrice de commutation est organisée autour des modules suivants - un bloc 110 PCMIN d'entrée assure la mise en parallèle des 32 mots de 8 bits se présentant en série dans leurs ITs respectifs, sur les 8 liens 101,10S. Ces mots sont ensuite transférés sur le bus d'entrée 111 d'une mémoire tampon 112. - un coeur de commutation de 256 ITs d'entrée vers 256 ITs de sortie sans blocage, est composé de 2 mémoires pseudo-statiques 112*11je La mémoire 112 (MT) (256 x 8 bits) est une mémoire tampon recevant les ITs en provenance des 8 Flics d'entrée 101 à 108. La mémoire 113 (MC) (256 x 12 bits) est une mémoire de commande dont chaque mot est constitué d'une part d'une adresse sur 8 bits d'identification de l'IT åe sortie vers lequel ledit mot est aiguillé. et d'autre part de 4 bits de contrôle pour l'opération logique à effectuer sur cet IT de sortie, dont on détaillera les fonctions plus loin. Le contenu de l'ITi du MICj d'entrée est inscrit à l'adresse [i.j] dans la mémoire tampon 112. Pour une commutation de cet IT vers l'ITk du MICh de sortie (121 à 128) l'octet (i,j) est inscrit dans la mémoire de commande 113 à l'adresse [k,h]. L'écriture dans la mémoire tampon 112 et la lecture des mémoires 112 et 113 se font au rythme de 2.048 Mhz (voir Fig.4). - une mémoire associative MASS 120 à 6 positions permet de réaliser des additions d'ITs pour les entrées en tiers et la conférence. Cette mémcire associiive 120 est composée de 3 zones principales une zone. écriture 121 dans laquelle sont stockés les numéros d'ils d'entrée. une zone de lecture 122 dans laquelle sont stockés les numéros d'ITs de sortie. une zone de données 23 dans laquelle sont stockés les contenus des ITs. - un jeu de compteurs de réception 131, et d'émission 132 assure l'adressage des mémoires 112,113, et de la mémoire associative 120. Ces compteurs fonctionnent de la manière suivante - en entrée, en cas de coïncidence entre le compteur réception 131 et un numéro d'IT de la zone écriture 121 de la mémoire associative 120, l'IT correspondant sur le bloc PCMIN 110 est stocké dans la zone de données 123 de la mémoire associative 120. On peut ainsi repérer et stocker dans la mémoire associative 120 les ITs opératrices d'entrée en tiers, ou les ITs de participants à une conférence à 3. On notera qu'un IT d'entrée stocké dans la mémoire associative 120 est également inscrit dans la mémoire tampon 112, comme tous les ITs d'entrée, sous commande d'un registre d'adresse 133. - en sortie, en cas de coïncidence entre le compteur émission 132 et un numéro d'IT de la zone lecture 122 de la mémoire associative 120 l'IT correspon dant de la mémoire associative 120 est émis vers un bloc de traitement à additionneur 140 pour être ajouté à l'IT issu de la mémoire tampon 112. - un bloc de tonalités 150 assure la réception et le stockage d'ITs de tonalités. Ces ITs peuvent ensuite être émis vers l'une des entrées 141,142 de l'additionneur 140. - un bloc de traitement 139 réalise les opérations logiques sur les ITs de sorties. Ces opérations sont codées sur 4 bits dans la mémoire de commande 113 (superposition et diffusion de tonalités, affaiblissement. entrée en tiers. conférencc J. Ce bloc de traitement est composé: - d'un module formé de 2 cellules de linéarisation 143. d'un additionneur 140. .d'une cellule de compression 144, .d'une logique de séquencement, d'un bras de recyclage 146 de la sortie du bloc de traitement sur l'entrée 142, comprenant un registre de stockage temporaire 147 - d'un organe de contrôle 145 décodant les 4 bits de la mémoire commande 113 ainsi que 2 bits de la mémoire associative 120. Les mots transmis dans les ITs des liens MIC sont des séquences numériques comprimées de façon logarithmique approchée par segments, par exemple au moyen d'une loi de compression de type A ou MV. L'opération d'addition, dans l'additionneur 140 est réalisée sur les séquences numériques décompressées, pour des raisons de --mplification de mise en oeuvre, Dans ce but, les mots comprimés, entrant dans le bloc du traitement sont "décomprimés" dans les cellules de linéarisation. Les mots résultants de l'opération, en sortie de l'additionneur 140, sont ensuite "recomprimés" sous forme logarithme approchée par segments. Ces opérations de linéarisation et de compression de mots numériques, font l'objet d'une demande de brevet conjointe au nom du même déposant. - un bloc de sortie 160, permet de reconstituer les 8 trames MICs 1 8 en sérialisant les ITs de sortie et en les remettant en phase. - un module d'horlogerie 170 génère, à partir de la snnchro trame TSYNC 171 et d'une horloge externe de 8 ou 16 MHz les horloges internes 8 MHz, '4 MHz, 2 MHz de réception et d'émission. L'horloge 8 MHz est nécessaire pour assurer un multiplexage temporel des bus internes du commutateur. comme décrit plus loin. - un interface avec un processeur 180 du pilotage du commutateur est composé de registres de données, d'adresses, de commande et de "status" directement accessibles par le microprocesseur 180. Les fonctions du commutateur sont les suivantes - connexion d'un IT, c'est-à-dire l'opération consistant à connecter n'importe quel IT d'un MIC d'entrée 101-108 sur n'importe quel IT d'un MIC de sortie 121-158. Une connexion de ce type est unidirectionnelle. Une connexion bidirectionnelle entre deux correspondants A et B nécessite de connecter l'IT d'entrée de A sur l'IT de sortie de B ainsi que l'IT d'entrée de B sur l'IT de sortie de A. - déconnexion d'un IT, c'est-à-dire l'opération inverse de la connexion. Lorsqu'un IT de sortie est déconnecté, le MIC de sortie 121-128 est en trois-états pendant l'instant d'émission de l'IT en question. - extraction d'octets par le processeur 180 indépendamment de l'affectation de l'octet, ou encore injection d'un octet provenant du processeur 180 sur un IT de sortie. - relecture de la mémoire de commande 113, aléatoirement, à des fins de maintenance par exemple. - programmation de la synchronisation de réception qui peut être programmée séparément par écriture dans deux registres. Cette programmation permet de décaler les MICs émission et réception d'une valeur comprise entre 0 et 1 trame par rapport à la synchronisation, par pas d'une période 2 MHz (488ns). - diffusion de tonalités ; le commutateur reçoit, sur une entrée, 7 ou 4 tonalités sous forme de mots de 8 bits. Elles peuvent ensuite être diffusées séparément ou mélangées (2 tonalités quelconques parmi 4). Une atténuation de 6 dB de chaque tonalité est programmable. - superposition de tonalités ; les tonalités peuvent être superposées à ur. ou plusieurs IT d'entrée. Le nombre de correspondants auxquels on ajoute cette tonalité n'est pas limité. - entrée en tiers sur une communication qui consiste à mettre un des participants de la communication en liaison avec la personne entrant en tiers sans couper la communication établie. En plus, une tonalité hachée est superposée à la parole des deux correspondants. Le commutateur accepte trois entrées en tiers simultanées. - conférence à 3 : le commutateur autorise une conférence entre 3 participants : chaque participant est en communication avec les deux autres. Une entrée en tiers sur la conférence est possible. Le coeur de la présente invention est constitué par la mémoire associative 120, schématisée en Fig.2. Il s'agit d'une mémoire associative à 6 positions. chaque position étant formée de 4 champs: - un champ d'adresse écriture MASS WR 121 de 8 bits. - un champ d'adresse lecture MASS RD 122 de 8 bits, - un champ de données MASS DAT 123 de 8 bits. - un champ de contrôle MASS CTR 124 de 2 bits. Une logique de contrôle permet de gérer l'adressage de chaque position 125 de la mémoire associative 120 et de signaler au microprocesseur 180 si cette mémoire est pleine ou si deux emplacements renferment les mêmes adresses (collision de deux adresses), Le microprocesseur 180 est ainsi libéré de l'adressage de cette mémoire 120. Le champ de données 123 est un champ mémoire classique. Les champs d'adresse 121 et 122 sont typiques d'une mémoire adressable par son contenu : chaque position de ces champs est équipée d'un comparateur 8 bits permettant de comparer le contenu du champ avec la donnée, présentée en entrée, et de détecter une coïncidence. Le champ de contrôle 124 permet de valider la position correspondante et de contrôler le cheminement de la donnée en sortie de la mémoire associative 20. Au cours de l'utilisation du commutateur de l'invention, la mémoire associative est tout d'abord soumise à une phase de marquage durant laquelle le microprocesseur 180 écrit les adresses des participants à une conférence dans la mémoire associative 120. Pour expliquer le déroulement de cette phase de marquage. on prendra l'exemple d'une conférence entre les trois participants A. B et C, en adoptant les notations suivantes - lettres minuscules a, b. c pour les canaux (ITs) d'entrée alloués à chaque participant ITa, ITb et ITc - lettres majuscules A, B, C pour les canaux (ITs) de sortie alloués à chaque participant ITA, ITB ITC - lettres minuscules a. b, c pour les données sur ces canaux en entrée (a. b et c) - lettres majuscules A, B, C pour les données sur ces canaux en sortie (A. B et C). Dans cette conférence, an s'intéressera au marquage alloué au participant B, comme illustré figure 2. Ce participant va entendre A et C - ITa + rTc l ITB -B = a + c Le microprocesseur va marquer la position courante de la mémoire associative 120 de la manière suivante, pour la position courante 126 - champ 121: ITc champ 122 :ITB - champ de contrôle 123 : CNX (instruction de connexion). En parallèle avec ce marquage de la mémoire associative 120, le microprocesseur 180 va également marquer la mémoire de commande 113 : à l'adresse ITB, il va écrire ITa. Cette phase de marquage est ensuite répétée pour les participants A et C à la conférence. (ITb + ITc - ITA) (ITa + ITb - ITC) La phase de marquage étant terminée, le microprocesseur 180 signale au commutateur qu'il peut entamer la commutation. C'est dans la phase de commutation que la mémoire associative 120 remplit sa fonction d'adressabilité par le contenu. Ceci va maintenant être illustré en restant sur l'exemple du participant B à la conférence - lorsque le canal ITa alloué au participant A se présente en entrée du circuit, le compteur d'écriture 131 est pointé sur ITa (à un décalage de ssnchronisa- tion près, détaillé plus loin). Le contenu a de ce canal est écrit à l'adresse ITa de NIT, adresse fournie par le compteur d'écriture 131 - lorsque le canal ITc alloué au participant C se présente en entrée du circuit, le compteur d'écriture 131 pointe sur lic - le champ mémoire 121 détecte une coïncidence entre le contenu de la position 3 (126) et le compteur 131.Il valide alors l'écriture de c dans le champ de données 122 correspondant; - lorsque le compteur de lecture 132 passe sur l'adresse ITB correspondant au canal de sortie du participant B .cette adresse ITB marquée dans la mémoire de commande 113. va permettre à celle-ci de restituer la donnée ITa qui sert d'adresse pour la mémoire tampon 112, laquelle sort donc le contenu a vers l'additionneur 140 (entrée 141) cette adresse ITB marquée dans la mémoire associative 120 (champ 122) va déclencher une coïncidence entre le contenu de la position 3 et le compteur d'émission 132. Il en résulte une validation de la lecture de c stockée dans le champ de données 123, c étant émis vers l'autre entrée 142 de l'additionneur 140. - en sortie de l'additionneur 140, on aura donc la donnée a t c qui sera émise sur le canal 1TB. On aura réalisé l'addition (ITa + ITc i ITB I B = a + c). Cette opération est répétée pour les participants A et C à la conférence. La figure 3 illustre le fonctionnement de la mémoire associative 120 et de l'additionneur 140 à rebouclage 146.147 dans le cas d'une entrée en tiers sur une conférence à trois participants. Si une personne D entre en tiers sur un participant A en conférence avec B et C, le participant A reçoit : A = B + C + D + TO. (TO : tonalité d'entrée en tiers). Il en résulte une addition en trois cycles qui ne peut plus être réalisée en un seul temps d'IT par le module d'addition. Pour effectuer cette opération. le processeur va - réserver un ITX de sortie pour l'addition de B + C + TOX = SBC. Cette somme SBC n'est pas émise sur un lien MIC. mais stockée dans le registre 147 de rebouclage - au Temps d'IT A, SBC est ajouté à D pour former l'IT émis sur le lien MIC approprié: A = SBC + D = B + C + TO4 + D. Il en résulte pour le processeur la nécessité d'écrire deux opérandes dans chaque registre et deux mots de commande Phase 1 (31 : réserver un IT de sortie (ITX) pour effectuer la somme partielle - dans RGDIN 33 : ITb - dans RGMASS 35 : ITc - dans RGADR 34: ITX - dans le registre de contrôle. une instruction signifiant "Addition d'ITs avec superposition tona 4 et stockage du résultat dans le registre 147". Phase 2 (32!: effectuer la somme complète - dans RGDIN : ITd - dans RGMASS :1 (inutilisé car le registre 147 fournit l'opérande) - dans RGADR : ITA - dans RGCMD : "Addition d'ITs avec le registre 147". La figure 4 illustre les principaux signaux de synchronisation - I'horloge de base CK8M = 8MHz - la réception de synchro Trame TSYNC - la conversion série / parallèle PCMIN des IT reçus sur les 8 lignes MIC d'entrée - la synchronisation des deux bus d'adresses ABUS 190 et de données DBUS 191, sur la mémoire tampon 112 - les signaux CPTRXOEN et TXOEN des compteurs 131.132. Le compteur réception CPTRX 131 est utilisé pour adresser la mémoire tampon 112 en phase d'écriture des échantillons MICs issus du module d'entrée PCMIN 110. L'IRi du MICj est écrit à l'adresse (i,j): IT# MICX adresse # ITf MlCî - > adresse 1 IT# MIC7 B adresse 7 IT1 MIC# 0 adresse 8 IT31 MIC7 j adresse 255 En début de trame (réception de la synchronisation TSYNC). le boîtier reçoit sur ses liens MICs d'entrée l'ITX du MIC # à MIC7. II lui faut 8 périodes d'horloge pour assurer la conversion série-parallèle et présenter les ITf vers la mémoire tampon 112. Le compteur 131 (modulo 28) est donc préchargé à 256 - 8 = 248 = F8H en début de trame. Ainsi, au bout de 8 périodes d'horloge. ce compteur présentera l'adresse # au moment où le module PCMLN 110 présente la donnée IiMI. Ce compteur 131 est programmable de manière à tenir compte d'éventuels décalages de synchronisation des liens MICs d'entrée. Le compteur émission CPTTX 132 est utilisé pour adresser la mémoire de commande 113 en phase de lecture : dans cette phase. la mémoire 113 va adresser la mémoire tampon 112 pour réaliser la commutation temporelle. Le temps de traversée des échantillons issus de la mémoire tampon 112 jusqu'au lien MIC de sortie 121-128 est de 10 périodes d'horloge (2 pour I'additionneur 140 et 8 pour la conversion parallèle-sére dans le module PC.NIOt 160). Ce compteur 113 est donc préchargé à 10D = OAH en début de chaque trame. Il n'est pas programmable. Le multipiexage des bus d'adresses 190 et de données 192 illustré en 41 (FigA) permet - de disposer d'instants libres pour effectuer l'extraction de la mémoire tampon d'un IT quelconque même non commuté. - de simplifier l'accès à la mémoire tampon (pas d'écriture simultanée des 64 bits correspondants aux 8 ITs). - de diminuer notablement le cablage sur le circuit intégré du commutateur. II nécessite une horloge à 8 .NIHz. REVENDICATIONS 1. Commutateur téléphonique temporel, assurant la commutation de voies numériques de communication depuis un jeu de lignes d'entrée (1ruz à 108) vers un jeu de lignes de sortie (121 à 128), et comprenant une mémoire temporaire (11') de stockage des mots reçus en entrée, selon un cycle d'interrogations successives de chaque voie d'entrée, et une mémoire (113) de commandes de commutation adressant ladite mémoire temporaire (112) selon un cycle d'émissions successives sur chaque voie des lignes de sortie. caractérisé en ce qu'il comprend des moyens d'additicn (140:139) de mots destinés à une même voie de sortie, dont les moyens d'entrée (l41I42) sont connectés d'une part à ladite mémoire de stockage temporaire(l!î). et d'autre part avec des seconds moyens (120) de stockage temporaire sélectif de mots à additionner destinés à une voie de sortie en mode conférence, et de lecture sélective des dits mots stockés à l'instant approprié du dit cycle d'émission sur les lignes de sortie. 2. Commutateur selon la revendication 1 caractérisé en ce que lesdits seconds moyens de stockage et de lecture sélectifs sont constitués par une mémoire associative (120). 3. Commutateur selon la revendication 2 caractérisé en ce que le commutateur comprend des premiers moyens (131) d'identification de la voie courante reçue sur le jeu de ligne d'entrée, et des seconds moyens (132) d'identification de la voie courante à émettre sur le jeu de liene de sortie, et en ce que ladite mémoire associative (120) est adressée en écriture par lesdits premiers moyens d'identification (131), et est adressée en lecture par lesdits seconds moyens d'identification (132); 4. Commutateur selon la revendication 3 caractérisé en ce que au moins un des premiers (131) et seconds (132) moyens d'identification est constitué par un compteur. 5. Commutateur selon l'une quelconque des revendications 1 à 4 caractérisé en ce que lesdits moyens d'addition (140;139) coopèrent également avec des moyens (150) d'injection de mots de tonalité sur les voies de sortie. 6. Commutateur selon la revendication 5 caractérisé en ce que lesdits moyens (150) d'injection de mots de tonalité sont commandés par des mots de commande fournis par la dite mémoire de commande (120). 7. Commutateur selon la revendication 1 caractérisé en ce qu'il comprend des moyens de rebouclage (146) entre la sortie et les moyens d'entrée (142) des dits moyens d'addition (139), lesdits moyens de rebouclage (146) comprenant un registre tampon (147) sélectivement commandé par lesdits seconds moyens de stockage et de lecture sélectifs (120), de façon à permettre au moins une itération d'addition du contenu du dit registre (147) résultant d'une première phase d'addition, avec une voie supplémentaire d'entrée au cours d'une seconde phase d'addition complémentaire. 8. Commutateur selon l'une quelconque des revendications 1 à 7 caractérisé en ce qu'il coopère avec une unité de gestion (180) assurant la programmation sélective des dits seconds moyens (120) de stockage et de lecture sélectifs, en fonction des voies déclarées en mode conférence. 9. Commutateur selon l'une quelconque des revendications 1 à 8 caractérisé en ce que au moins une des lignes des dits jeux de lignes d'entrée (101 à 108) et de sortie (121 à 128) est une ligne de type multi-voies à multiplexage temporel. par exemple de t 10. Procédé de fonctionnement en mode conférence d'un commutateur selon l'une quelconque des revendications 1 à 9 dans le but d'émettre sur une voie commune de sortie l'addition d'une première et d'une seconde voies d'entrée,carac- térisé en ce qu'il comprend les étapes suivantes - on programme sélectivement la mémoire associative (120) de façon à stocker dans un champ d'écriture (121)le contenu du compteur de réception (131) pour une première des voies d'entrée à additionner, et dans le champ lecture (122) le contenu du compteur d'émission (132) pour la voie de sortie correspondante en mode conférence;; - on stocke au cours du cycle de réception, tous les mots reçus sur les voies (101 à 108) d'entrée à additionner, dans ladite mémoire de stockage temporaire (112), sous adressage du compteur de réception (131); - on stocke sélectivement le mot reçu sur ladite première voie à additionner également dans la mémoire associative (120) sous commande du dit compteur de réception (131); - on lit au cours du cycle d'émission sur le jeu de lignes de sortie (121 å 128), sous commande du compteur émission (132), les mots à additionner stockés dans la mémoire associative (120). et dans la mémoire de stockage temporaire (112), lesdits mots lus étant simultanément acheminés vers les moyens d'addition (139 > . puis émis sur la même voie de sortie en mode conférence. 11. Procédé de fonctionnement, avec entrée en tiers, du commutateur selon l'une quelconque des revendications 4 à 9, caractérisé en ce qu'il comporte les étapes suivantes lorsqu'on détecte une demande d'entrée en tiers sur une conversation en mode conférence - on réserve une voie de sortie sur le jeu de lignes de sortie (121 à 121;:. pour l'adressage temporaire d'une première phase d'addition intermédiaire - on programme dans la mémoire associative (120) une instruction de rebouclage pour le résultat de l'addition des voies de conférence - on stocke dans le registre de rebouclage (147) le résultat de ladite première phase d'addition intermédiaire, lorsque le cycle d'émission passe sur ladite voie de sortie réservée - on commande l'addition du dit contenu du registre de rebouclage (147). avec le mot de la voie d'entrée en tiers, lorsque le cycle d'émission passe sur la voie de sortie en mode conférence. 12. Procédé selon la revendication 11 caractérisé en ce que ledit mot de la voie d'entrée en tiers est stocké dans la mémoire associative -(120). 13. Procédé selon l'une quelconque des revendications 10 à 12, caractérisé en ce qu'on additionne un mot de tonalité, provenant de moyens d'injection de tonalité, sur la voie de sortie en mode conférence.