Brevet FR2643532A1 — publié le 19900824

Procédé de réservation de débits et commutateurs temporels de paquets asynchrones La présente invention concerne de manière générale la commutation de paquets. Plus particulièrement, l'invention concerne un procédé pour réserver des débits de communication dans un réseau de commutation de paquets asynchrones et éventuellement synchrones et des commutateurs de paquets pour la mise en oeuvre du procédé. L'acheminement de débits quelconques et le partage de mêmes ressources de transmission constituent l'intérêt majeur de la commutation temporelle asynchrone. Cette technique de commutation est parmi les techniques de commutation connues la plus apte à répondre aux différentes contraintes qui pèsent sur les futurs réseaux numériques à intégration de services à large bande (RNIS-LB), notamment des contraintes d'adaptabilité, de souplesse et d'évolutivité. Toutefois dans un réseau à commutation temporelle asynchrone, en application de la statistique des flux, aucun contr8le de débit n'est effectué et toute nouvelle demande de communication est acceptée par le réseau. Lorsque le trafic s'accroît et prend une certaine importance, des files d'attente incluses dans des commutateurs du réseau débordent et il en résulte une dégradation sensible des communications. Le taux de perte de paquet est alors tel que la qualité des communications n'est plus acceptable. La présente invention vise essentiellement à fournir un procédé pour réserver des débits de communication dans un réseau de commutation de paquets. Selon le procédé de l'invention une nouvelle communication n'est acceptée que si elle n'entraîne pas un dépassement d'un débit maximum écoulable par les commutateurs du réseau. A cette fin, le procédé selon l'invention pour réserver des débits de communication dans un réseau de commutation temporelle de paquets dans lequel des paquets de service sont transmis dans le réseau en début et fin d'une communication entre des terminaux connectés au réseau afin notamment de déterminer une route d'acheminement pour la communication et de transmettre des informations de service entre les terminaux, est caractérisé en ce que des mots de débit représentatifs de débits de la communication sont inclus dans les paquets de service pour incrémenter des informations de débit mémorisées dans des commutateurs du réseau traversés par les paquets de service et représentatives de débits totaux écoulés par les commutateurs afin de réserver lesdits débits de la communication préalablement à l'établissement de la communication, et pour décrémenter les informations de débit en fin de communication afin de libérer dans le commutateur les débits de la communication, et en ce qu'une communication n'est établie dans le réseau que si les informations de débits mémorisées dans les commutateurs sont représentatives d'un débit inférieur à un débit maximum écoulable par les commutateurs. L'invention- vise également à fournir des commutateurs de paquets pour la mise en oeuvre du procédé selon l'invention. A cette fin, un commutateur selon l'invention est caractérisé en ce qu'il comprend des moyens pour mémoriser lesdites informations de débit et les traiter en fonction des mots de débit détectés dans les paquets de service. De préférence, les moyens pour mémoriser et traiter inclus dans le commutateur comprennent des registres de mémoire associés respectivement aux multiplex pour mémoriser les informations de débit, des moyens pour détecter le multiplex d'o est issu un paquet de service entrant et sélecter le registre de mémoire correspondant audit multiplex, des moyens pour lire l'information de débit mémorisée dans le registre de mémoire sélecté et pour la traiter en fonction du mot de débit inclus dans le paquet de service entrant, et des moyens pour comparer l'information de débit traitée à une autre information de débit représentative d'un débit maximum écoulable par le multiplex correspondant et signaler un dépassement dudit débit maximum en positionnant le cas échéant un bit déterminé du paquet de service. L'invention sera mieux comprise à la lecture de la description suivante du procédé et de plusieurs réalisations préférées des commutateurs de paquets selon l'invention en référence aux dessins annexés correspondants dans lesquels: -3- - la Fig. 1 montre la structure d'un-réseau de commutation en chatne constitué d'une pluralité de commutateurs de paquets selon l'invention dans lequel des transferts de paquets de service sont effectués afin de réserver des débits pour une communication unidirectionnelle selon un sens aller. - la Fig. 2 montre la structure des paquets de service transmis dans le réseau de commutation selon la Fig. 1; - la Fig. 3 montre le réseau de commutation selon la Fig. 1 dans lequel des transferts de paquets de service sont effectués afin de réserver des débits pour une communication unidirectionnelle selon un sens retour; - la Fig. 4 montre le réseau de commutation selon la Fig. 1 dans lequel des transferts de paquets de service sont effectués afin de réserver des débits pour une communication bidirectionnelle; - - la Fig. 5 est un bloc-diagramme d'un commutateur de paquets selon l'invention; - la Fig. 6 est un bloc-diagramme détaillé d'un dispositif de réservation de débits inclus dans le commutateur selon l'invention montré à la Fig. 5. En référence à la Fig. 1, il est considéré un réseau de communication en chaîne du type à commutation temporelle asynchrone de paquets tel que décrit dans la demande de brevet français N 88-05236. Le réseau est constitué d'une pluralité de noeuds de commutation analogues N connectés en chaînes par des multiplex bidirectionnels M. Un noeud de commutation quelconque Np est constitué par exemple par un commutateur de paquets 3x3, c'est-à-dire à 3 multiplex entrants et3 multiplex sortants, et du type à conversion paragonale tel que décrit dans le brevet FR-B-2538976. Un noeud Nr du réseau est relié par un multiplex de raccordement Mr à une interface d'accès au réseau public IA, telle qu'une interface T normalisée par le Comité Européen de Normalisation Electronique (CENELEC) pour le raccordement d'une installation téléphonique à un réseau numérique à intégration de service à large bande (RNIS-LB). Les noeuds NpiNr connectent au réseau des terminaux Tp supportant chacun une application téléphonique, informatique ou autre. A chacun des noeuds de - 4commutation Np du réseau ainsi qu'à l'interface IA est associé un dispositif de réservation de débits DRp. A chacun des terminaux Tp ainsi qu'à l'interface d'accès IA est attribué un numéro d'identification NI. Dans un tel réseau, les terminaux sont dotés de l'intelligence nécessaire afin de choisir des routes d'acheminement pour les paquets à transmettre à travers le réseau. Préalablement à une communication entre deux terminaux quelconques Tp et Tq connectés au réseau a lieu une phase d'établissement de la communication ou phase d'appel. Pendant la phase d'appel, les terminaux Tp et Tq considérés respectivement comme le demandeur et le demandé se transmettent mutuellement des paquets de service appelés paquets d'appel ou paquets traceurs PA afin de déterminer une route d'acheminement et d'échanger toutes les informations nécessaires à la communication. En référence à la Fig. 2, un paquet d'appel PA est composé par exemple de 96 bits. Dans un premier champ chl relatif à la signalisation, l'identification et l'acheminement du paquet, le paquet PA comprend notamment des bits de signalisation BPA et BS, des numéros d'identification NI de source et de destination, et un mot de distance D ainsi que des emplacements temporels vides pour inclure des données d'acheminement à échanger entre les terminaux. Le bit de signalisation BPA à l'état "I" indique aux noeuds de commutation que le paquet est un paquet d'appel PA. Dans le cas contraire, le bit BPA="0" signale un paquet de données PD. Le bit BS est positionné par le terminal de source ayant transmis le paquet PA afin de déterminer le sens de transmission du paquet dans la chaîne. Les numéros d'identification NI de source et de destination indiquent respectivement le terminal ayant transmis le paquet PA et le terminal destinataire du paquet. Le mot de distance D est utilisé pour déterminer le nombre de noeuds de communication qui séparent le terminal de source du terminal de destination. Ce nombre de noeuds de communication est appelé "distance" conformément à la demande de brevet N 88-05236. Le mot de distance D est initialisé à zéro à la transmission du paquet PA par le terminal de source et est incrémenté de 1 à chaque traversée d'un noeud de communication pendant son parcours dans la chaîne, de -5- sorte qu'une fois le paquet d'appel PA arrivé à destination, le mot D est égal à la distance qui sépare le terminal de source du terminal de destination. Cette distance est ensuite incluse dans un emplacement temporel vide d'un autre paquet d'appel PA transmis en retour vers le terminal de source. Le terminal de source mémorise cette distance et l'inclue dans un champ d'acheminement de chacun des paquets de données PD transmis pendant la communication. Selon l'invention, un second champ ch2 relatif aux réservations de débits dans les noeuds de commutation est prévu dans un paquet d'appel PA ainsi que dans des paquets de fin de communication PF de structure analogue. Le second champ ch2 comprend un mot de débit DEB et trois bits de signalisation et de dialogue A/R, R/E et REP. Le mot de débit DEB est un mot signé de valeur positive ou négative. Les valeurs négatives du mot de débit DEB sont représentées en complément à 2. Le mot DEB est destiné à incrémenter ou décrémenter, selon son signe + ou -, les contenus de registres de réservation de débits R1 et R2 inclus dans les différents dispositifs de réservation de débits DRp. Le bit A/R à l'état "1" indique que les réservations de débits sont relatives à des multiplex correspondant à un sens de transmission aller emprunté par le paquet PA ou PF. Le bit A/R à l'état "0" indique que les réservations de débits sont relatives à des multiplex correspondant à un sens de transmission retour inverse au sens de transmission emprunté par le paquet PA ou PF. Le bit R/E à l'état "1" indique une réussite des réservations de débits dans les différents noeuds de commutation traversés par un paquet d'appel PA. Le bit R/E à l'état "0" indique que dans au moins l'un des noeuds de commutation traversés par le paquet PA la réservation a échoué, c'est-àdire que le débit indiqué par le mot DEB n'est pas disponible au moins dans l'un des noeuds de commutation traversés. Le bit REP est un bit de réponse; il est positionné dans un paquet d'appel PA transmis par un terminal en réponse à un premier paquet d'appel PA reçu. Le bit REP est positionné au même état que le bit R/E du premier paquet d'appel PA reçu et est destiné à indiquer en retour au terminal ayant transmis le premier paquet -6- d'appel PA la réussite ou l'échec des réservations de débits. Dans le cas ou le bit REP="1", les réservations de débits ont été effectuées avec succès dans les différents noeuds de commutation traversés et la communication peut alors avoir lieu. Dans le cas o le bit REP="0", les réservations ont échoué et le terminal renouvelle sa tentative dans un laps de temps déterminé ou effectue immédiatement une autre tentative selon un autre sens de transmission. Les opérations de réservation de débit pour trois types de communication possibles entre les deux terminaux Tdr et Tdé sont maintenant décrits en référence aux Figs. 1, 3 et 4. En référence à la Fig. 1, il est considéré une première communication unidirectionnelle entre les terminaux Tdr et Tdé selon un sens de transmission aller du terminal Tdr vers le terminal Tdé. Le terminal Tdr est le terminal de source de données et a des paquets de données PD à transmettre au terminal Tdé. Le débit de communication demandé par le terminal Tdr est par exemple de 10 unités. Le terminal Tdr transmet à destination du terminal Tdé un premier paquet d'appel PAl comprenant un mot de débit DEB=+10 et un bit A/R="1". Le paquet PAl est détecté dans chacun des noeuds de commutation traversés Np à Nq et les mot DEB=+10 et bit A/R="l" sont lus dans le paquet PAl par les dispositifs de réservation de débits correspondant DRp à DRq. Le cheminement du paquet d'appel PAl à travers les noeuds de commutation Np à Nq est montré à la Fig. 1 par des flèches en traits discontinus. Des premiers registres de réservation R1 sont inclus respectivement dans les dispositifs de réservation de débits DRp à DRq et sont affectés au sens de transmission aller suivi par le paquet PAl. Les contenus de ces registres R1 sont incrémentés du débit +10 au fur et à mesure de la progression du paquet PAl et sont comparés avec un débit maximum DBmax écoulable par un noeud de commutation afin de positionner l'état du bit R/E. Lorsque le paquet d'appel PAl atteint le noeud de commutation de destination Nq, le bit R/E est par exemple à l'état "1" et indique la réussite des réservations de débits, c'est-à-dire que les contenus incrémentés des registres RI n'ont pas dépassé la valeur du débit maximum DBmax. -7- A la réception du premier paquet d'appel PAl, le terminal demandé Tdé transmet en retour un second paquet PA2. Le second paquet d'appel PA2 comprend un mot de débit DEB="0" et un bit REP="I". A la réception du paquet PA2, le terminal Tdr est informé par le bit REP="1" que les réservations de débits sont effectives et il commence la transmission des paquets de données au débit de +10 unités. A la fin de la communication, un paquet de fin de communication PF est transmis par le terminal Tdr vers le terminal Tdé afin de décrémenter les contenus des premiers registres R1. Le paquet PF comprend un mot de débit DEB=-10 et un bit A/R="1". En référence à la Fig. 3, il est considéré une seconde communication unidirectionnelle entre les terminaux Tdr et Tdé selon un sens de transmission retour du terminal Tdé vers le terminal Tdr. Le terminal Tdé est le terminal de source de données et transmet des paquets de données PD vers le terminal Tdr. Afin d'établir la communication et d'effectuer les réservations de débits, le terminal demandeur Tdr transmet à destination du terminal Tdé un premier paquet d'appel PAl comprenant un mot de débit DEB=+5 et un bit A/R="0". L'acheminement du paquet d'appel PAl à travers les noeuds de communication Np à Nq est montré à la Fig. 3 par des flèches en traits discontinus. Le bit A/R="0" est détecté par les dispositifs de réservation de débits DRp à DRq et indique que la valeur du mot DEB=+5 est à ajouter aux contenus de seconds registres de réservation de débits R2 inclus respectivement dans les dispositifs DRp à DRq. De manière analogue à la première communication unidirectionnelle décrite ci-dessus, dans le cas o aucun des contenus incrémentés des registres R2 n'atteint le débit maximum DBmax écoulable par un noeud de commutation, le bit R/E du paquet PAl est à l'état "1" lorsque le paquet PAl atteint le terminal Tdé et informe celui-ci de la réussite des réservations de débits. Le terminal Tdé transmet ensuite au terminal Tdr un second paquet d'appel PA2 comprenant un mot de débit DEB="0" et un bit REP="1", avant de commencer la transmission des paquets de données PD. A la fin de la communication, le terminal Tdr transmet vers le terminal Tdé un paquet de fin de communication PF ayant un mot de débit DEB=-5 et -8- un bit A/R="0" afin de décrémenter les contenus des seconds registres R2. En référence à la Fig. 4, il est considéré une communication bidirectionnelle entre les terminaux Tdr et Tdé. Afin d'établir la communication et d'effectuer les réservations de débits, trois paquets d'appel PAl, PA2 et PA3 sont échangés entre les terminaux Tdr et Tdé. Le premier paquet PAl est transmis par le terminal Tdr et comprend un mot de débit DEB=+10O et un bit A/R="1" afin d'incrémenter les contenus des premiers registres RI. A la réception du paquet PAl, le terminal Tdé transmet le second paquet PA2. Le paquet PA2 comprend un mot de débit DEB=+5, un bit A/R="1" et un bit REP="I". Les seconds registres R2 des dispositifs DR à p DR sont incrémentés en réponse à la détection des mot DEB=+5 et q bit A/R="1" du paquet PA2. Le bit REP="1" du paquet PA2 informe le terminal Tdr de la réussite des réservations de débits effectuées par le paquet PAl. Le troisième paquet PA3 comprend un mot de débit DEB="0" et un bit REP="1" et est transmis par le terminal Tdr afin d'informer le terminal Tdé de la réussite des réservations de débits effectuées par le paquet PA2. Les terminaux Tdr et Tdé transmettent ensuite des paquets de données PD respectivement à des débits de 10 et 5 unités. A la fin de la communication, deux paquets PF sont transmis respectivement par les terminaux Tdr et Tdé afin de décrémenter les débits correspondants des contenus des premier et second registres RI et R2 des dispositifs DRp à DRq. En référence à la Fig. 5, un noeud de communication quelconque Np du réseau en chatne est du type à conversion paragonale tel que décrit dans le brevet FR-B-2538976 et comprend essentiellement une base de temps BT, un circuit de synchronisation et d'alignement CSA, une matrice de rotation d'entrée MRE, une mémoire tampon de paquets MP, une matrice de rotation de sortie MRS, un circuit de commande CC, et un dispositif de réservation de débits DRp. La base de temps BT produit une horloge de rythme H et une horloge 2H de fréquence double à celle de l'horloge H, des adresses d'écriture de paquet AE, des adresses de multiplex 00, 01 et 10 transmises cycliquement selon l'ordre ci-dessus dans un bus E et selon un ordre inverse, 10, 01 et 00, dans un bus E, et trois signaux de multiplex St0, St1 et St2. 9 9- Les horloges H et 2H sont fournies à la mémoire tampon MP et commandent le séquencement des écritures et lectures de paquets dans la mémoire tampon MP. Les adresses d'écriture de paquet AE sont délivrées cycliquement à la mémoire tampon MP et à des entrées de trois files d'adresses de lecture (non représentées) incluses dans le circuit de commande CC. Les adresses de multiplex 00, 01 et 10 fournies par la base de temps BT sont associées respectivement à trois multiplex entrants E0, El et E2 et à trois multiplex sortants SO, S1 et S2 et déterminent des intervalles temporels correspondants tO, tl et t2. Elles sont appliquées à des entrées de commande de rotation des matrices de rotation d'entrée MRE et de sortie MRS respectivement à travers les bus E et E. Les multiplex E0 et SO, E1 et S2, et SI et E2 constituent respectivement le multiplex bidirectionnel de raccordement Mr reliant le noeud Np au terminal raccordé Tp, le multiplex bidirectionnel M reliant le noeud Np au noeud N(p-l) et le multiplex bidirectionnel M reliant le noeud Np au noeud N(p+l). Les signaux de multiplex St0, St1 et St2 à l'état "1" indiquent respectivement la transmission des adresses de multiplex 00, 01 et 10 et les intervalles temporels correspondants tO, tl et t2. Les signaux de multiplex St0, St1 et St2 sont fournis au circuit de commande CC. Les signaux St1 et St2 sont fournis au dispositif de réservation de débits DRp. Le circuit CSA a pour fonction de recevoir des paquets entrants véhiculés sous forme série par les multiplex E0, El et E2, de récupérer la synchronisation, d'aligner les paquets et de les transmettre par groupes de 96 bits en parallèle à la matrice de rotation d'entrée MRE, sous la commande des adresses de multiplex 00, 01 et 10 délivrées par le bus E. Trois groupes de 96 bits issus des multiplex entrants E0, E1 et E2 sont transmis par le circuit CSA vers trois ports d'entrée C0, C1 et C2 de la matrice de rotation d'entrée MRE respectivement pendant les intervalles temporels tO, tl et t2. La matrice de rotation d'entrée IMRE réalise un cycle de 0 à 2 permutations circulaires et délivre les paquets sous forme - 10 - diagonale par trois ports de sorties DO, DI et D2 à 96 sorties parallèles chacun. Un paquet de service PA ou PF transmis par l'un des multiplex entrants est délivré par les 96 sorties du port DO en un seul intervalle de temps. Un paquet de données PD est composé de 36 octets soit 96x3 bits et est fourni en diagonale par les ports DO à D2. En supposant que le paquet PD provient du multiplex entrant EO, un premier groupe de bits du paquet PD est fourni par le port DO pendant l'intervalle temporel tO, un second groupe de bits est fourni par le port D1 pendant l'intervalle temporel tl, et un troisième et dernier groupe de bits du paquet PD est fourni par le port D2 pendant l'intervalle temporel t2. Le port DO de la matrice MRE comprend des sorties reliées au circuit de commande CC et au dispositif de réservation de débits DRp afin de transmettre respectivement auxdits circuit et dispositif des informations utiles incluses dans le premier champ chl et dans le second champ ch2 d'un paquet PA ou PF délivré par la matrice MRE. D'autres sorties du port DO sont reliées directement à des entrées correspondantes d'un premier port d'entrée de la mémoire tampon NP. Le circuit de commande CC délivre un mot de distance D pour l'acheminement du paquet PA. Le mot de distance D est appliqué à des entrées correspondantes du premier port d'entrée de la mémoire tampon MP. Lors des opérations de réservation de débits effectuées en fonction des informations lues dans le champ chl du paquet PA ou PF, le dispositif de réservation de débits DRp délivre un bit R/E actualisé, noté R/Ea, et l'applique en parallèle avec le mot de distance D à une entrée correspondante du premier port d'entrée de la matrice MRE. Les ports DI et D2 de la matrice MRE sont reliés respectivement à des second et troisième ports d'entrée de la mémoire tampon MP. La mémoire tampon NP comprend trois sous-mémoires tampons composées de cellules de mémoire de 96 bits et un circuit d'adressage de lecture (non représentés). Les 3 groupes de bits d'un paquet de données sont mémorisés sous forme diagonale respectivement dans les trois sous-mémoires. Le premier groupe est mémorisé dans une cellule d'adresse AE de la première sous-mémoire; le second groupe est mémorisé dans une cellule d'adresse AE+ I de la seconde sous-mémoire et le troisième groupe - il - est mémorisé dans une cellule d'adresse AE+2 de la troisième sous-mémoire. Le circuit d'adressage de lecture a pour fonction de produire à partir d'une adresse de lecture AL délivrée par le circuit de commande CC des adresses AL+1 et AL+2. Les adresses AL, AL+1 et AL+2 sont appliquées respectivement à des entrées d'adresses des première, seconde et troisième sous-mémoires pour lire un paquet sortant à transmettre vers la matrice de rotation de sortie MRS. La matrice MRS réalise un cycle de 2 à 0 permutations circulaires. Ces permutations circulaires sont réalisées dans un sens inverse à celles réalisées par la matrice de rotation d'entrée MRE afin d'obtenir une conversion paragonale inverse et de délivrer les paquets sortants sous forme parallèle. Les paquets sortants sous forme diagonale sont fournis par trois ports de sortie de la mémoire tampon MP respectivement reliés à trois ports d'entrée F0, F1 et F2 de la matrice MRS. Trois ports de sortie GO, G1 et G2 transmettent par groupes de 96 bits les paquets sortants respectivement vers 3 multiplex sortants SO, SI et S2. Des convertisseurs parallèle/série P/SO, P/S1 et P/S2 sont intercalés respectivement entre les ports GO, GI et G2 et les multiplex sortants SO, S1 et S2 afin de sérialiser les bits des paquets sortants. En référence à la Fig. 6, le dispositif de réservation de débits DRp comprend essentiellement un circuit -de commande et séquencement CS, un circuit d'aiguillage CA, un additionneur AD, des premier et second registres de réservation de débits R1 et R2, un comparateur de mots CP, un détecteur de valeur négative DN, et un circuit de veille CV. Le circuit de commande et séquencement CS reçoit en entrée les signaux de multiplex St1, St2 et le bit BPA et délivre en sortie des signaux de commande et séquencement SA' SE et SL' et Sc. Le signal SA est appliqué à une entrée de commande de chargement de l'additionneur AD. Les signaux SE et SL sont appliqués respectivement à des entrées de commande d'écriture et à des entrées de commande de lecture des registres RI et R2. Le signal Sc est appliqué à une entrée de commande du comparateur CP afin de le sélecter et d'activer son fonctionnement. - 12 - Le circuit d'aiguillage CA a pour fonction de sélecter l'un des registres de réservation de débits R1 et R2 en fonction des signaux de multiplex St1, St2 et du bit A/R. Le circuit d'aiguillage CA comprend des première et seconde entrées el et e2 recevant respectivement les signaux St1, St2, et des première et seconde sorties sl et s2 reliées à des premières entrées respectivement de première et seconde portes ET, PEI et PE2, à deux entrées chacune. Le signal A/R est appliqué à une entrée de commande d'aiguillage du circuit CA. Des secondes entrées des I0 portes PEI et PE2 reçoivent le bit BPA. Les portes PE1 et PE2 délivrent en sortie respectivement des signaux de sélection de registre SRI et SR2. Les signaux SR1 et SR2 sont appliqués à des entrées de sélection respectivement des registres RI et R2. L'additionneur AD a pour fonction d'ajouter le mot de débit DEB au contenu du registre sélecté R1 ou R2. L'additionneur AD comprend un premier port d'entrée recevant le mot de débit DEB et un second port d'entrée relié à des ports de sortie des registres R1 et R2 pour recevoir des mots de débit DB1 et DB2 contenus dans les registres R1 et R2. Les registres de réservation de débits R1 et R2 sont associés respectivement aux multiplex El, Si et E2, S2. Les mots de débit DB1 et DB2 contenus dans les registres RI et R2 représentent les débits convoyés respectivementpar les multiplex El, Si et E2, S2. Les registres R1 et R2 comprennent des ports d'entrée reliés à un port de sortie de l'additionneur AD et reçoivent respectivement des mots de débit DB1 et DB2 tels que DB1 =DBI EDEBi et a a a DB2 =DB2 [DEB], o [DEB] représente la valeur de débit non-signée a correspondant au mot de débit DEB. Le comparateur CP a pour fonction de détecter un éventuel débordement de débit dans les multiplex El, S1 et E2, S2. Le comparateur CP comprend des premier et second ports d'entrée recevant respectivement le débit maximum DBmax et le mot de débit DB1I ou DB2 délivré par l'additionneur AD. Le comparateur CP a a fournit en sortie un signal SUP à l'état "'1" dans le cas o la valeur du mot de débit DB1 ou DB2 est inférieure au débit maximum a a DBmax et à l'état "O" dans le cas contraire. Le signal SUP est appliqué à une première entrée d'une porte ET à deux entrées PE3 - 13 - dont une seconde entrée reçoit le bit R/E lu dans un paquet d'appel PA. Lorsqu'un paquet de service PA ou PF, BPA="1", est fourni par la matrice de rotation d'entrée MRE et que le signal de multiplex St1 (respectivement St2) et le bit A/R sont à l'état "1", le signal SR1 (respectivement SR2) est à l'état "1" et sélecte le registre Pl (respectivement R2). Lorsqu'un paquet de service PA ou PF, BPA="I", est fourni par la matrice de rotation d'entrée MRE et que le signal de multiplex St1 (respectivement St2) et lebit A/R sont respectivement aux états "1" et "0", le signal SR2 (respectivement SR1) est à l'état "1" et sélecte le registre R2. Lorsqu'un paquet de service PA ou PF est fourni par la matrice MRE et que le registre R1 (respectivement R2) est sélecté, le circuit de- commande et séquencement CS active le signal SL et consécutivement le registre R1 (respectivement R2) délivre en sortie le mot de débit DB1 (respectivement DB2). Les mots de débit DEB et DB1 (respectivement DB2) sont alors appliqués respectivement aux premier et second ports d'entrée de l'additionneur AD et le circuit de commande et séquencement CS active le signal SA commandant le chargement desdits mots dans l'additionneur AD. L'additionneur AD délivre ensuite le mot de débit DBai=DBl EDEB] (respectivement DB2a=DB2 EDEB]) et le circuit de commande et séquencement CS active les signaux SA et SC pour commander l'écriture du mot de débit DB1a (respectivement DB2a) dans le registre R1 (respectivement R2) et le comparer au débit maximum DBmax. Dans le cas o le mot de débit DB1a (respectivement DB2) fourni par l'additionneur AD est de valeur inférieure au débit maximum DBmax, le signal SUP="1" ouvre la porte PE3 et le bit sortant R/Éa est au même état que le bit entrant R/E. Dans le cas contraire o le mot de débit DB1 (respectivement a DB2) fourni par l'additionneur AD est de valeur supérieure au a débit maximum DBmax, le signal SUP="0" ferme la porte PE3 et le bit sortant R/E est forcé à l'état "0" et indique un échec de la a réservation. Le détecteur de valeur négative DN est relié à des sorties des registres R1 et R2 et de l'additionneur AD pour recevoir des bits - 14 - de signe SG et SG correspondant respectivement aux mots de débit a DBI, DB2 et DB1 a, DB2a. Les signaux de sélection SR1 et SR2 sont a également fournis au détecteur DN afin de l'informer du registre de réservation de débits RI ou R2 qui est sélecté et donc de l'origine du bit de signe SG ou SG lu par le détecteur. Lorsqu'un bit de a signe SG, SGa="l" indiquant une valeur négative et que le signal de a sélection SRI="l" (respectivement SR2) sont lus par le détecteur DN, le détecteur DN fournit un signal d'initialisation de registre Z1 (respectivement Z2) qui -est appliqué à une entrée de remise à zéro du registre RI (respectivement R2) à travers une porte OU à deux entrées P01 (respectivement PO2). Le détecteur de valeur négative DN prévient ainsi la prise en compte de valeurs négatives de mots de débit, valeurs négatives qui sont dues par exemple à des erreurs de calcul de l'additionneur AD. Le circuit de veille CV a pour fonction d'initialiser périodiquement les registres R1 et R2 afin d'éviter d'éventuels blocages dus par exemple à des valeurs erronées contenues dans les registres R1 et R2 et non représentatives des débits effectivement écoulés. A cette fin, le circuit de veille CV surveille l'activité des multiplex El, S1 et E2, S2 et initialise à zéro les registres R1 et R2 lorsqu'aucune activité n'est détectée. Le circuit de veille CV comprend une base de temps BV, et deux paires de bascules de type D, BlI, B12 et B21, B22. Les bascules Bll et B12 produisent un signal d'initialisation Z1 destiné au a registre R1. Les bascules B21 et B22 produisent un signal d'initialisation Z2 destiné au registre R2. a La base de temps BV délivre des signaux impulsionnels d'horloge de veille HV et HV aà tr&s basse fréquence. Le signal HV a est appliqué à des entrées d'horloge CL des bascules B12 et B22. Le signal HV est sensiblement déphasé par rapport au signal HV et est a appliqué à des entrées de remise à l'état "0", R, des bascules Bll et B21. Des entrées d'horloge CL des bascules BI1 et B21 reçoivent respectivement les signaux de sélection SR1 et SR2. Des entrées de données D des bascules Bll et B21 reçoivent un état "1". Des sorties Q des bascules BlI et B21 sont reliées à des entrées de données D respectivement des bascules B12 et B22. Des sorties Q des bascules B12 et B22 sont bouclées sur des entrées de remise à - 15 - l'état "1", S, et délivrent respectivement les signaux d'initialisation ZI et Z2. Les signaux d'initialisation Zl et a a a Z2 sont appliqués à travers les portes PO1 et P02 aux entrées de a remise à zéro respectivement des registres R1 et R2. Dans le cas o entre deux impulsions des signaux d'horloge de veille HV et HV le signal SR1 (respectivement SR2) vient au moins a une fois à l'état "1" et sélecte le registre R1 (respectivement R2), la bascule Bll (respectivement B21) est écrite à l'état "1" et lorsqu'intervient ensuite une impulsion du signal HV à l'état "1", l'état "1" de la bascule BII (respectivement B21) est écrit dans la bascule B12 (respectivement B22) et le signal ZIa (respectivement a Z2a) est consécutivement déterminé à l'état inactif "0". lne activité a été détectée dans le registre R1 (respectivement R2) et celui-ci n'est donc pas initialisé. Une impulsion du signal HV a survient après l'impulsion du signal HV et remet à l'état "0" la bascule BlI (respectivement B21). Dans le cas o le signal SR1 (respectivement SR2) reste à l'état "0" entre deux impulsions des signaux d'horloge de veille HV et HVa, l'état de la bascule B12 (respectivement B22) est "0" lorsqu'intervient l'impulsion du signal HV et le signal Z1a a (respectivement Z2a) commute et reste à l'état "1" pendant une brève durée avant la remise à zéro de la bascule B12 (respectivement B22) du fait du bouclage de la sortie Q de la bascule avec l'entrée de remise à l'état "O", R. L'impulsion à l'état "1" du signal Z1 (respectivement Z2) initialise à zéro le aregistre R (respectivement R2). registre Rh (respectivemenit R2). - 16 - R E V E N D I C A T 1 Q N S 1 - Procédé pour réserver des débits de communication dans un réseau de commutation temporelle de paquets dans lequel des paquets de service (PA, PF) sont transmis dans le réseau en début et fin d'une communication entre des terminaux (Tdr, Tdé) connectés au réseau afin notamment de déterminer une route d'acheminement pour la communication et de transmettre des informations de service entre les terminaux (Tdr, Tdé), caractérisé en ce que des mots de débit (DEB) représentatifs de débits de la communication sont inclus dans les paquets de service (PA, PF) pour incrémenter des informations de débit (DB1, DB2) mémorisées dans des commutateurs (Np à Nq) du réseau traversés par les paquets de service (PA, PF) et représentatives de débits totaux écoulés par les commutateurs (Np à Nq) afin de réserver lesdits débits de la communication préalablement à l'établissement de la communication, et pour décrémenter les informations de débit (DBI, DB2) en fin de communication afin de libérer dans le commutateur (Np à Nq) les débits de la communication, et en ce qu'une communication n'est établie dans le réseau que si les informations de débits (DB1, DB2) mémorisées dans les commutateurs (Np à Nq) sont représentatives d'un débit inférieur à un débit maximum écoulable (DBmax) par les commutateurs (Np à Nq). 2 - Procédé conforme à la revendication 1, caractérisé en ce qu'un mot de débit (DEB) a une valeur signée représentée en complément à 2 dans le cas o ladite valeur est négative. 3 - Commutateur temporel de paquets pour la mise en oeuvre du procédé conforme à la revendication 1 ou 2, comprenant des moyens d'entrée (CSA) pour détecter des paquets (PA, PF, PD) délivrés par des multiplex entrants (E0, El, E2) et les transmettre en synchronisme, des moyens (MRE) reliés aux moyens d'entrée (CSA) pour multiplexer les paquets (PA, PF, PD) transmis par les moyens d'entrée (CSA), une mémoire tampon (MP) pour mémoriser temporairement les paquets (PA, PF, PD), des moyens (MRS) pour démultiplexer les paquets (PA, PF, PD) lus cycliquement dans la mémoire tampon (NP) et les transmettre vers des multiplex sortants (SO, SI, S2), et des moyens (CC) pour commander la commutation des paquets en fonction d'informations d'identification, de -17- signalisation et d'acheminement contenues dans les paquets, caractérisé en ce qu'il comprend également des moyens (DRp) pour mémoriser lesdites informations de débit (DB1, DB2) et de les traiter en fonction des mots de débit (DEB) détectés dans les paquets de service (PA, PF). 4 - Commutateur conforme à la revendication 3, caractérisé en ce que les moyens pour mémoriser et traiter (DRp) comprennent des registres de mémoire (RI, R2) associés respectivement aux multiplex (El, Si et E2, S2) pour mémoriser les informations de débit (DB1, DB2), des moyens (CA) pour détecter le multiplex (El, E2) d'o est issu un paquet de service entrant (PA, PF) et sélecter le registre de mémoire (R1, R2) correspondant audit multiplex (El, E2), des moyens (AD) pour lire l'information de débit (DB1, DB2) mémorisée dans le registre de mémoire sélecté (RI, R2) et pour la traiter en fonction du mot de débit (DEB) inclus dans le paquet de service entrant (PA, PF), et des moyens (CP) pour comparer l'information de débit traitée (DBla, DB2a) à une autre information de débit représentative d'un débit maximum (DBmax) écoulable par le multiplex correspondant (El, E2) et signaler un dépassement dudit débit maximum (DBmax) en positionnant le cas échéant un bit déterminé (A/R) du paquet de service (PA). - Commutateur conforme à la revendication 4, caractérisé en ce que les moyens pour mémoriser et traiter (DRp) comprennent, en outre, des moyens (DN) pour détecter dans les registres de mémoire (R1, R2) des informations de débit négatives (DB1, DBI, DB2, DB2a) a3 a dues par exemple à des défauts de fonctionnement et pour initialiser à zéro lesdites informations de débit négatives, et des moyens (CV) pour surveiller l'activité de chacun des multiplex (El, E2) et pour initialiser à une valeur prédéterminée les informations de débit (DB1, DB2) contenues dans les registres de mémoire (R1, R2) correspondant aux multiplex (El, E2) pour lesquels aucune activité n'est détectée. 6 - Commutateur conforme à l'une quelconque des revendications 3 à 5, caractérisé en ce que les moyens pour multiplexer comprennent des moyens (MRE) pour réaliser une conversion paragonale des paquets entrants (PA, PF, PD) transmis par les moyens d'entrée (CSA), et en ce que les moyens pour démultiplexer - 18- et transmettre comprennent des moyens (!RS) pour réaliser une conversion paragonale des paquets (PA, PF, PD) lus dans la mémoire tampon (ES) inverse de la conversion paragonale dans les moyens pour multiplexer.