Brevet FR2635918A1 — publié le 19900302

Transistor à effet de champ à plusieurs couches de semiconducteur composite La présente invention concerne les transistors à effet de champ, et notamment ceux qui utilisent un gaz d'électrons à deux dimensions produit à l'interface entre une couche de GaAs et une couche AlGaAs. Les Figures 4(a) à 4(b) montrent des constitu- tions de transistor à effet de champ et à gaz d'élec- trons à deux dimensions, couramment désigné par l'abré- viation 2DEGFET, utilisées à l'heure actuelle. Sur les Figures 4(a) à 4(b), une couche de GaAs non dope, constituant une première couche semiconduc- trice 2 est placée sur un substrat 1 de GaAs semi- isolant. Une couche d'interface 2DEG (à gaz d'électrons à deux dimensions) est produite dans la région super- ficielle de la couche 2 de GaAs non dopé. Une couche 4 de AlGaAs de type n, constituant une seconde couche semiconductrice, est disposée sur la couche 2 de GaAs non dopé. Une couche 5 de GaAs de type n, consituant une troisième couche semiconductrice, est disposée sur la couche 4 de AlGaAs de type n. Les références 6, 7 et 8 désignent respectivement une électrode de porte, une électrode de source et une électrode de drain, tandis que la référence 9 désigne un évidement en forme de rainure. On connaît, parmi les structures de 2DEGFET, deux types de structure plane (Figures 4a et 4b) et deux structures à évidement (Figures 4c et 4d). La Figure 4a montre une couche 2 de GaAs non dopé et une couche 4 de AlGaAs de type n réalisées par croissance épitaxiale sur un substrat i de GaAs semi- isolant. Une électrode de source 7 et une électrode de drain 8 sont réalisées, en contact ohmique avec ces couches. Une électrode de porte 6 est réalisée de façon à avoir un contact Schottky avec la couche 4 de AlGaAs de type n. La Figure 4b montre une structure améliorée plane 2DEGFET dans laquelle une couche 5 de GaAs de type n est produite entre la couche 4 de AlGaAs de type n et l'électrode de porte 6. Dans les structures 2DEGFET à évidement montrées en Figures 4c et 4d, l'électrode de porte 6 est réalisée dans l'évidement en forme de rainure 9. Dans le cas de la Figure 4c, le fond de l'évidement 9 est dans la couche 4 de AlGaAs de type n. Dans le cas de la Figure 4d, l'évidement 9 est dans la couche 5 de GaAs de type n. Dans les structures 2DEGFET montrées en Figures 4a et 4b, il faut ajuster de façon précise l'épaisseur de pellicule et le dopage de la couche à croissance épitaxiale mais on peut espérer améliorer l'uniformité des caractéristiques de transistor sur la surface tranche. Dans une telle structure plane, les résistances entre les électrodes de la source 7 et de porte 6 et entre les électrodes de porte 6 et de drain 8 sont élevées, comparées au cas d'une structure à évidement 2DEGFET du type montré en Figure 4c ou 4d. Pour réduire la résistance, il faut adopter un intervalle entre l'électrode de source 7 et l'électrode de drain 8 qui est étroit en comparaison de celui de la structure à évidement, ce qui rend plus difficile la fabrication. En conséquence, ce sont surtout les structures 2DEGFET à évidement du genre montré en Figures 4c et 4d qui sont produites. On décrira maintenant le fonctionnement de la structure à rainure 2DEGFET de la Figure 4c, comme étant une des structures les plus représentatives. Lorsqu'on applique une tension entre les électrodes de source 7 et de drain 8, un courant traverse la couche 2DEG 3 et, si une tension est appliquée à l'électrode de porte 6 dans cet état, la concentration de gaz d'électrons à deux dimensions dans la couche 2DEG 3 sous la porte varie, révélant un fonctionnement en transistor. La valeur initiale du courant du transistor peut être ajustée en agissant sur la profondeur de l'évidement en forme de gorge 9 destiné à recevoir l'électrode de porte 6, ce qui permet d'obtenir un 2DEGFET ayant les caractéristiques souhaitées. La couche 5 de GaAs de type n dans le 2DEGFET ayant une telle structure à évidement est utilisée pour produire des réactions avec le métal de l'électrode lorsque l'on réalise les électrodes de source 7 et de drain 8 et diminuer la résistance de contact entre les électrodes de source 7 et de drain 8 et la couche 2DEG 3. En conséquence, la couche 5 de GaAs de type n est généralement ajustée à une épaisseur de pellicule allant de 400 A 600 Angstroms, parce que la résistance de contact entre la couche 2DEG 3 et l'électrode de source 7 ou de drain 8 devrait vraisemblablement augmenter par suite d'une pénétration insuffisante du métal de l'électrode dans une couche 5 de GaAs de type n trop épaisse. Dans les 2DEGFET de l'art antérieur ayant cette constitution, on adopte une structure à évidement pour abaisser la résistance entre les électrodes de source 7 et de porte 6 et entre les électrodes de drain 8 et de porte 6. Si la couche 5 de GaAs de type N a une épaisseur de pellicule d'environ 400 à 600 Angstroms, on ne peut toujours pas réduire suffisamment les résis- tances entre les électrodes 7 et 6 et entre les électrodes 8 et 6. La présente invention vise à fournir un tran- sistor à effet de champ et à gaz d'électrons à deux dimensions à rendement élevé, tel qu'on puisse réduire les résistances entre électrodes de source et de porte et entre électrodes de drain et de porte. Dans ce but, l'invention propose notamment un transistor à effet de champ comprenant une première couche semiconductrice non dopée; une seconde couche semiconductrice placée sur la première couche semicon- ductrice, la seconde couche ayant une largeur de bande interdite plus grande que celle de la première couche et contenant des impuretés de dopage; ladite première couche ayant une couche à gaz d'électrons à deux dimen- sions destinée à devenir une couche de canalisation à une interface d'hétérojonction avec ladite seconde couche semiconductrice; une troisième couche semicon- ductrice cestinée à abaisser les résistances, placée sur la secorne couche semiconductrice; et une électrode de porte placée dans un évidement en forme de rainure ménagé en enlevant la troisième couche semiconductrice sur une partie ou la totalité de sa profondeur, carac- térisé en ce que ladite troisième couche semiconductrice a une épaisseur de pellicule comprise entre 1000 et 1500 Angstroms. Ladite troisième couche semiconductrice peut avantageusement être mince uniquement dans des zones destinées à produire une électrode de source et une électrode de drain. La troisième couche semiconductrice abaisse la résistance de contact entre l'électrode de drain (et l'électrode de source) et la couche 2DEG. L'invention sera mieux comprise A la lecture de la description qui suit de modes particuliers de réali- sation de l'invention, donnés à titre d'exemples non limitatifs. La description se réfère aux dessins qui l'accompagnent, dans lesquels: - la Figure i montre schématiquement une structure 2DEGFET selon un mode particulier d'exécution de l'invention, en coupe à travers la structure; - la Figure 2a est un graphique montrant la variatic- de la résistance entre électrode de source et électrode de porte en fonction de l'épaisseur de pellicule de la troisième couche semiconductrice, dans un dispositif du genre montré en Figure 1; - la Figure 2b est un schéma équivalent à la moitié de la structure de la Figure 1; - la Figure 3, similaire à la Figure 1, est une vue en coupe d'un 2DEGFET selon un second mode d'exécution de l'invention; et - les Figures 4a A 4d, déjà mentionnées, sont des vues en coupe de structures de 2DEGFET suivant l'art antérieur. La structure de 2DEGFET montrée en Figure 1 comporte une couche 5a de type n (troisième couche) placée sur une couche 4 de AlGaAs de type n et ayant une épaisseur de pellicule d comprise entre 1000 et 1500 Angstroms environ. Dans la partie centrale de la couche a de GaAs de type n et de la couche 4 de AlGaAs de type n est ménagé un évidement g en forme de rainure. La profondeur et la largeur de l'évidement 9 sont de t pm. L'intervalle entre l'électrode de source 7 et l'électrode de porte 6 est d'environ 1 mm. La largeur de l'électrode de porte 6 est désignée par W (en pm). La Figure 2a montre la variation de la résis- tance entre l'électrode de source et l'électrode de porte en fonction de l'épaisseur de pellicule de la couche 5a de GaAs de type n, tandis que la Figure 2b montre un circuit équivalent au 2DEGFET de la Figure 1. Sur la Figure 2a, l'épaisseur de pellicule de la couche a de GaAs de type n est désignée par d, la résistance entre l'électrode de source 7 et l'électrode de porte 6 est désignée par Rs(d). L'épaisseur d est portée en abscisses tandis que les valeurs données en ordonnées représentent Rs(d)/Rs(d0), la valeur Rs(dO) désignant la résistance pour d - 500 Angstroms. Sur la Figure 2b, la référence Rc désigne la résistance de contact entre l'électrode métallique et la couche épitaxiale, y compris la résistance de contact avec la couche 2DEG 3; la référence R1 désigne la résistance de la couche 5a de GaAs de type n; les références R2 et R3 désignent les résistances de la couche 2DEG 3. Les résistances sont ajustées de façon que: Rc,4l/W R1 m )/W R3 o- t/W. La relation entre l'épaisseur de pellicule d et le rapport des résistances Rs(d)/Rs(dO) sera maintenant montrée en faisant référence à la Figure 2b. Lorsque l'épaisseur de pellicule d de la couche a de GaAs de type n est faible, la résistance R1 de la couche 5a de GaAs de type n est élevée. Si l'épaisseur d de pellicule de la couche 5a de GaAs de type n est trop grande, la largeur I de l'évidement en forme de rainure 9 augmente en même temps que l'épaisseur de pellicule, ce qui augmente la résistance R3. On obtient une courbe du genre montré en Figure 2(a), qui montre que le rapport de résistances Rs(d)/Rs(dO) est minimum pour d compris entre 1000 et 1500 Angstroms environ. La Figure 2(a) montre donc que, lorsque l'épaisseur d de pellicule de la couche 5a de GaAs de type n est ajustée à une valeur comprise entre 1000 et 1500 Angstroms, on peut réduire la résistance Rs(d) bien davantage que lorsque l'épaisseur d est comprise dans le domaine de 400 à 600 Angstroms qui a été classiquement utilisé à l'heure actuelle. On peut facilement concevoir que le même raisonnement s'applique à la résistance entre l'électrode de drain 8 et l'électrode de porte 6. Dans le 2DEGFET montré en Figure 1, la profon- deur et la largeur transversale t de l'évidement en forme de rainure 9 sont augmentées en proportion de l'augmentation d'épaisseur de la couche 5a de GaAs de type n par rapport aux 400-600 Angstroms que l'on trouve dans les 2DEGFET de l'art antérieur. De plus, du fait que la couche 5a de GaAs de type n est épaisse, il peut arriver que la résistance de contact de l'électrode de source 7 et de l'électrode de drain 8 avec la couche 2DEG 3 augmente, comme on l'a indiqué plus haut. Mais dans ce mode de réalisation, l'augmentation de résis- tance est évitée en amincissant la couche 5a de GaAs de type n dans les régions o sont produites l'électrode de source et l'électrode de drain 8 jusqu'à l'épaisseur requise, par attaque avant formation de l'électrode métallique. Dans le mode de réalisation décrit ci-dessus, le fond de l'élément en forme de gorge 9 est dans la couche 4 de AlGaAs de type n, mais on peut faire varier librement la position du fond de l'élément en modifiant l'épaisseur de pellicule de la couche 4 de AlGaAs de type n. Comme le montre le mode de réalisation de la Figure 3, on peut faire que le fond de l'évidement en forme de rainure 9 soit dans la couche 5a de GaAs de type n. Dans ce mode de réalisation, l'épaisseur de pellicule d de la couche 5a de GaAs de type n est ajustée à une valeur allant de 1000 à 1500 Angstroms là o n'existe pas d'évidement. Comme le montre la description qui précède, suivant l'invention on ajuste l'épaisseur de pellicule de la troisième couche semiconductrice à une valeur comprise entre 1000 et 1500 Angstroms environ pour abaisser la résistance et on rend l'épaisseur de pelli- cule faible uniquement dans les zones o sont produites les électrodes de source et de drain. En conséquence, les résistances entre les électrodes de source et de porte, ainsi qu'entre les électrodes de drain et de porte, peuvent être réduites suffisamment par rapport aux valeurs que l'on trouve dans l'art antérieur. 8- REVENDICATIONS 1. Transistor à effet de champ comprenant une première couche semiconductrice non dopée (2); une seconde couche semiconductrice (4) placée sur la première couche semiconductrice, la seconde couche ayant une largeur de bande interdite plus grande que celle de la première couche et contenant des impuretés de dopage; ladite première couche ayant une couche à gaz d'électrons à deux dimensions destinée à devenir une couche de canalisation à un interface d'hétérojonction avec ladite seconde couche semiconductrice; une troisième couche semiconductrice (Sa) destinée à abaisser les résistances, placée sur la seconde couche semiconductrice; et une électrode de porte (6) placée dans un évidement en forme de rainure ménagé en enlevant la troisième couche semiconductrice (5a) sur une partie ou la totalité de sa profondeur, caractérisé en ce que ladite troisième couche semiconductrice a une épaisseur de pellicule comprise entre 1000 et 1500 Angstroms. 2. Transistor à effet de champ suivant la revendication 1, caractérisé en ce que la troisième couche semiconductrice (5a) est rendue mince uniquement dans les régions destinées à recevoir une électrode de source (7) et une électrode de drain (8). 3. Transistor à effet de champ suivant la revendication 1 ou 2, caractérisé en ce que la première couche (2) est en GaAs, la seconde couche (4) étant en AlGaAs et la troisième couche (5A) étant en GaAs.