Brevet FR2646745A1 — publié le 19901109

La présente invention concerne des signaux de détection modulés en phase avec une accentuation parti- culière sur une démodulation numérique d'un signal modulé en fréquence. Des discriminateurs ou démodulateurs FM sont largement utilisés dans des systèmes analogiques, parti- culibrement dans des récepteurs radio et de télévision. Il y a actuellement une tendance vers le développement des techniques numériques pour traiter les signaux d'information dans de tels récepteurs. Puisque les fonctions de transfert de circuits numériques sont bien définies et stables en température et variations d'alimentation, il est souhaitable d'accomplir autant que possible le traitement du signal dans le domaine numérique. Ainsi, il existe actuellement un développement nécessaire pour un démodulateur numérique de porteuse -FM. F. C. A. Coupe dans une revue ayant pour titre "Digital Frequency Discriminator" (Electronics Letters, Vol. 15, N 16, Août 1979, pages 489490) décrit un circuit pour démoduler un signal FM utilisant des techniques numériques. Dans le circuit de Coupe,le signal FM est tout d'abord soumis à une transformée d'Hilbert pour dériver les composantes orthogonales x(t) et y(t) du signal complexe. f(t) = x(t) + jy(t) (la) = a(t) exp [j8(t)] (Za) o 8(t) = tan 1-[y(t) /x(t)] (3a) Les composantes x et y sont simultanément échantil- lonnées pour produire des échantillons x(t) et y(t). Les échantillons x(t) et y(t) sont appliquées à des canaux de traitement x et y. Le signal intéressant F(t) est dérivé de la dérivée première de 8(t) par rapport au temps et donné par: F: (it)dB(t)/dt = (i) x - y (4a) X2 - y2 o les points représentent l'opérateur différentiel d/dt. Les dérivées premières x et y sont approchées par les valeurs de différence d'échantillons successifs dans le canal d'échantillon y et le canal d'échantillon y, par exemple, x = x(n+l)-x(n) et =y(n+1)-y(n), etc. , la valeur n étant un indice dénotant le nombre d'apparitions d'un échantillon particulier. Ces dérivées sont substituées de façon appropriée dans l'équation (4a) pour produire les valeurs, F(nt)Yx(n)((y(n-1)-y(n))+y(n)((x(n-1)-x(n)) (5a) -y(n)x(n-1) - x(n)y(n-1) (6a) Dans l'équation (5a), on notera que le dénominateur de l'équation (4a) n'a pas été calculé puisqu'il correspond à l'amplitude du signal FM et est présumé être maintenu à une valeur constante prédéterminée qui multiplie simplement les valeurs d'échantillons démodulées par une constante. La collecte des termes dans l'équation (5a) produit l'équation (6a) qui est une fonction de seulement quatre échantillons, deux échantillons successifs x(t) et deux échantillons corres- pondants y(t). L'algorithme suggéré par l'équation (6a) pour des signaux démodulants FM est tout à fait simple à réaliser. Par ailleurs, si le signal FM est échantillonné à quatre fois la fréquence porteuse non modulée, des échantillons alternés correspondent aux composantes en quadrature. Le signal FM peut être démodulé en utilisant des paires d'échantillons successifs. Puisque le signal démodulé est produit à partir de paires d'échantillons adjacents pris à un signal de fréquenced'échantillonnagerelativement élevée la précision et la linéarité est excellente et la distorsion d'barmonique est minimisée. La présente invention comprend un circuit pour former les produits d'échantillons adjacents d'un signal modulé en phase (par exemple FM), et les carrés des échantillons utilisés en formant chaque produit. Dans un mode de réalisation de l'invention, des quotients sont formés en divisant le produit des échantillons adjacents par chacun des carrés correspondants et les quotients sont additionnés pour produire un échantillon démodulé. Dans un autre mode de réalisation, la racine carrée du produit des carrés correspondants est formée. Le produit des échantillons adjacents est ensuite divisé par la racine carrée pour produire un échantillon démodulé. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - La figure 1 est un schémabloc d'un mode de réalisation de l'invention; - La figure 2 illustre des signaux de commande utiles dans la description du fonctionnement du mode de réalisation de la figure 1; - Les figures 3 et 5 sont des schémas-blocs de modes de réalisation alternés de l'invention; - La figure 4 illustre des signaux d'horloge utiles dans la description du fonctionnement des modes de réalisation des figures 3 et 5. Un signal modulé FM ou en phase 5(t) peut être représenté par une équation S(t) = (1+A(t) sin (Wot+e(t)) (1) o A(t) représente une modulation d'amplitude du signal FM, Wo est la fréquence porteuse et d(t) correspond au signal modulant de fréquence. Le signal A(t) est une composante de signal non souhaitable qui ne devrait pas être réfléchie dans le signal démodulé. Si le signal S(t) est échantillonné à des intervalles At, des échantillons successifs correspondront à S(t) = (1+ A(t) sin (Wot+e(t)) (2) et S(t+ A t) = (1+A(t+ At)ncos(Wot+8(t+&t)) (3) La multiplication des équations (2) et (3) ensemble produit le produit S(t)S(t+ At) = (1+A(t))(1+A(t+it)sin(Wot+8(t))x cos(Wot+8(t+ At)) (4) En utilisant des identités trigonométriques, l'équation (4) peut être convertie sous la forme S(t)S(t+ At) = (1+A(t))(l+A(t+At)[isin(6(t)-B(t+ At)) +sin(2Wot+g(t)+B(t+ t))] (5) Si ce signal est filtré passe-pas en utilisant un filtre ayant une fréquence de coupure de, par exemple, Wo, le dernier terme dans les parenthèses carrées sera éliminé, et le signal filtré passe-bas prendra la forme S(t)S(t+ At)Lp=(1+A(t))(l+A(t+At)) [isin(B(t+At))] (6) L'argument (G(t)-G(t+At)) dans le terme sinus approche précisément la dérivée d9(t)/dt, et puisque St est très court, dB(t)/dt est beaucoup plus petit que un. En utilisant la relation o sin(x) "J x pour de petites valeurs de x, l'équation (6) peut être réécrite S(t)S(t+ At)Lp = (1+A(t)(1+A(t+itt)i[dO(t)/dt] (7) o dS(t)/dt est le signal démodulé souhaité. A partir de l'équation (7), on voit que le signal souhaité est modulé par la composante de modulation d'amplitude non souhaitée A(t) du signal FM. Dans un premier mode de réalisation, les termes de modulation d'amplitude sont retirés comme suit. Posons A(t+At) = A(t)+à A(t), o on suppose que A(t)Ze1. Le terme (1+A(t+ Lt)) devient de ce fait (1+A(t)+,tA(t). On considère ensuite le carré de S(t) et le filtrage passe-bas du carré par un filtre ayant la fréquence de coupure de Wo. Le carré filtré passebas S(t)Lp peut être démontré pour être égal à $(t)2 = (1+A(t)2 (8) LP et le carré filtré passe-bas S(t+At)'p peut être montrée égal à S(t+Zlt)' = (1+A(t)+ AA(t))2 (9) La division de l'équation (7) par les équations (8) et (9) résulte aux quotients S(t)S(t+ At)Lp/S(t)p =fl+ẢA(t)/(1+A(t))] d@(t)/dt (10) et S(t)S(t+6t)Lp/S(t+ t),p '[1-,A(t)/(l+A(t))] d(t)/dt (11) L'addition des équations (10) et (11) produit le signal démodulé souhaité M(t) décrit par l'équation M(t) = 2d9(t)/dt (12) avec lescomposantes AM suffisamment supprimées. - Il est à noter que l'équation (11) est une approximation et-de ce-fait les composantes AM ne sont pas complètement supprimées. Un second mode de réalisation produit une suppression plus exacte de cette composante audétriment d'untraitement légèrement plus compliqué. Dans le second mode de réalisation, les signaux définis par les équations (8) et (9) sont multipliés ensemble pour produire le signal S(t)2S(t+.at)2 1/4(1+A(.t)) 2(1+A(t+ At))2 (13) La racine carrée de ce signal est produite qui est ensuite utilisée pour diviser le signal S(t)S(t+At) pour produire plus précisément le signal M(t) = Zd8(t)/dt. On se réfère aux figures 1 et 2. En figure 1, un signal analogique modulé en phase ou FM est appliqué à une connexion d'entrée 10, et couplé à un convertisseur analogique-numérique (ADC) 14 et un générateur d'horloge 12. Le générateur d'horloge 12 produit un certain nombre de signaux impulsionnels Po-P3 qui sont synchrones avec la composante de porteuse non modulée du signal FM. Il est à noter qu'il n'est pas absolument nécessaire que les signaux impulsionnels soient synchrones à la porteuse. Ce qui est nécessairesont que des paires d'échantillons utilisés dans chaque calcul approchent des échantillons qui sont en relation de quadrature de phase (ou approximativement ainsi) par rapport à la porteuse. On considère les signaux de la figure 2. Le signal désigné FM représente le signal FM et la portion représentée est choisie pour correspondre à un intervalle non modulé. Le signal P0 est un signal ayant une fréquence qui est quatre fois la fréquence de la porteuse et est verrouillé en phase à la porteuse. Les signaux désignés P1-P3 sont dérivés du signal P0 et sont ainsi synchrones avec celui-ci. Des impulsions alternées du signal P0 sont à des intervalles de 90 par rapport à la porteuse. Si la porteuse est échantillonnée à, par exemple, la transition allant positive de chaque impulsion de signal P0, des échantillons-alternés correspondront aux composantes en quadrature. La même chose sera approximati- vement vraie si la fréquence du signal P0 est sensiblement égale-à quatre fois la fréquence de la porteuse, mais non verrouillée en phase à la porteuse. En figure 1, le signal P0 est couplé à la connexion d'entrée d'échantillonnage du ADC 14 et conditionne l'ADC pour produire une représentation de modulation par impulsions et codage (PCM) du signal analogique à chaque apparition d'impulsions. Aux temps tO, tl, t2,..., des échantillons SO, S1, S2... sont produits et couples à un verrouilleur de données 18 et à un élément à retard d'une période d'échantillonnage 16. La-sortie de l'élément 16 est couplée à un verrouilleur de données 20. Les verrouilleurs de données, comme utilisés ici, sont du type qui chargent la valeur de donnée présente à leurs connexions d'entrée de données respectives immédiatement avant la transition allant positive d'une impulsion appliquée à leurs bornes d'horloge respectives. Pendant l'intervalle de temps t1, les valeurs d'échantillon S1 et S0 sont couplées aux verrouilleurs 18 et 20. Ces valeurs sont chargées dans les verrouilleurs 18 et 20 en réponse au signal P1 appliqué à leurs bornes d'entrée d'horloge respectives. Afin de correler cette discussion avec l'analyse précédente, on suppose que les échantillons S0 et S1 correspondent respectivement aux échantillons S(t) et S(t+ t). Pendant l'intervalle t2, l'échantillon S0 du verrouilleur 20 est couplé aux deux connexions d'entrée d'un multiplieur 26 et une connexion d'entrée d'un multiplieur 24. L'échantillon S1 du verrouilleur 18 est couplé aux deux connexions d'entrée d'un multiplieur 22 et à la seconde connexion d'entrée du multiplieur 24. Les multipliers 26, 24 et 22 produisent respectivement les produits S0, 051 et S. A la fin de l'intervalle t2, ces valeurs sont chargées respectivement dans des verrouilleurs de données 32, 30 et 28 en réponse au signal P2. La valeur 5051 du verrouilleur de données 30 est couplée Via un filtre passe-bas 34 à la connexion d'entrée dividende d'un diviseur 40. Les valeurs 50 et S5 sont 0 1 couplées alternativement via un multiplexeur 36 et un filtre passe-bas 38 à la connexion d'entrée diviseur du diviseur 40. Les filtres passe-bas 34 et 38 ont des bandes passantes de, par exemple, la fréquence de porteuse non modulée. Le multi- plexeur 36 est conditionné par le signal P3 pour coupler la valeur 50 au diviseur 40 pendant l'intervalle t3 et la valeur S' pendant l'intervai lle t3, le diviseur 40 produit le quotient (SoS /SO)LP qui est chargé dans le verrouilleur de données 44 en réponse au signal P1. Pendant l'intervalle t4, le diviseur 40 produit le quotient (5051/51)LP qui est chargé dans le verrouilleur de données 42 en réponse au signal P2. Les valeurs dans les verrouilleurs 42 et 44 sont appliquées aux bornes d'entrée respectives d'un additionneur 46, qui produit les sommes S S /S2 + 50S1/S5 pendant l'intervalle t5. Les sommes produites par l'additionneur 46 sont chargées dans un verrouilleur de.données 48 contrôlé par le signal P1.' Le verrouilleur 48 produit deux échantillons de sortie démodulés par cycle de la porteuse. Le circuit de la figure 1, actionné par les signaux de commande illustrés en figure 2, produit des signaux de sortie successifs des paires respectives d'échantillons S., 51; S2' 53; S4, S5; etc. La fréquence du signal modulant, 264674*5 cependant, peut être d'ordres de grandeur moindres que la fréquence de la porteuse, comme par exemple la composante du signal audio d'un signal de télévision. Dans ce cas, il n'est pas nécessaire de produire des échantillons de sortie à une fréquence aussi élevée, par rapport à la fréquence de porteuse, comme décrit dans l'exemple précédent. Des constantes de temps du circuit peuvent être allégées en produisant des échantillons de fréquence plus faible. Par exemple, par des changements appropriés dans les signaux de commande P1-P3, le signal démodulé peut être produit en générant des échantillons de sortie des paires d'échantillons telles que S0,S1; S8,S9; S16,S17;... ou So, S5; S8,S13; 516,S21;... ou So0,S1; 56,57; S12,S13;... etc. Les exigences principales sont que la fréquence de production d'échantillons de sortie démodulés satisfasse le critère d'échantillonnage de Nyquist par rapport à la largeur de bande d'information et que la paire d'échantillons utilisés dans chaque calcul soit séparée de (2nit±C/2) radians par rapport à la porteuse. En utilisant ce dernier critère, des paires d'échantillons qui contribuent à la réduction de complications de temps peuvent être représentées par les séquences de paires telles que Sn, Sn+m; Sn+m' Sn+2m; Sn+2m, Sn+3m; etc., o m est égal à (1+4g) et g est un entier choisi de 0, 1, 2, etc. On se réfère aux figures 3 et 4. Le circuit de la figure 3 accomplit une fonction similaire au circuit de la figure 1, mais une division de temps multiplexe des signaux aux éléments du circuit arithmétique pour réduire le matériel et dans l'exemple illustratif suivant utilise les paires d'échantillons SoS1; S4,S5; 58'S9'... etc., en développant le signal démodulé. Afin de simplifier la discussion, on suppose que le retard de traitement de la connexion en série du multiplieur 70, du filtre passe- bas 72 et du convertisseur linéaire-logarithmique est un multiple entier des cycles de porteuse. Egalement; le retard de traitement de la connexion série du soustracteur 80 et du convertisseur logarithme- linéaire 82 est un multiple entier des cycles de porteuse. Comme tels, par rapport à la période de synchronisation, ces éléments sont transparents au reste du système. Si les retards sont autres que des multiples entiers des cycles de porteuse, ceux spécialistes de la conception de circuits pourront facilement ajuster la période des circuits de verrouillage appropriés. En référence à la figure 4, la rangée des x, S, désignés respectivement Si, correspond aux points d'échantillonnage Si du signal FM de la figure 2. De plus, le signal désigné CL1 correspond au signal P0 en figure 2. En figure 3, le signal modulé en fréquence ou en phase est couplé au ADC 62 qui produit des échantillons PCM en réponse au signal d'horloge CL1. Certains particuliers des échantillons PCM sont successivement chargés dans le verrouilleur de données 64 en réponse au signal d'horloge CL2. Par exemple, le verrouilleur de données 64 charge succes- sivement des échantillons Sb, 51, S4 55, 58, 59, etc. Plus particulièrement, pendant l'intervalle to (figure 4), le verrouilleur 64 charge l'échantillon S0 et produit cet échantillon aux verrouilleurs de données 66 et 68. Au début de l'intervalle tl, les Verrouilleurs de données 66 et 68 chargent respectivement l'échantillon S0 en réponse aux signaux d'horloge CL3 et CL4 et le verrouilleur de données 64 charge l'échantillon 51 en réponse au signal d'horloge CL2. L'échantillon 50 des verrouilleurs 66 et 68 est couplé aux bornes d'entrée respectives d'un multiplieur 70 qui produit le produit S' pendant l'intervalle t Le produit S2 est couplé à un filtre passe-bas 72 qui atténue o des signaux au moins au-dessus de la fréquence porteuse. Le produit filtré passe-bas S LP est appliqué au convertisseur linéairelogarithme 74 qui produit le logarithme du produit OLPL. Le produit 56LPL est chargé dans le verrouilleur de données 76 en réponse au signal d'horloge CL5 à la fin de l'intervalle t1. 1 0 Pendant l'intervalle t2, l'échantillon S1 du verrouilleur de données 64 est chargé dans le verrouilleur de données 68. A ce temps, les échantillons d'entrée respectifs couplés au multiplieur 70 sont S0 et S1, et le multiplieur 70 produit le produit S0S1. Le produit S0S1 est filtré passe-bas, converti en logarithme et chargé dans le verrouilleur de données 78 en réponse au signal d'horloge CL6 à la fin de l'intervalle t2. Pendant l'intervalle t3, l'échantillon S1 du verrouilleur 64 est chargé dans le verrouilleur 66 de façon que l'échantillon S1 soit produit aux deux bornes d'entrée du multiplieur 70. Le multiplieur 70'produit le produit 5S qui est filtré passe-bas et converti en logarithme dans les éléments 72 et 74. A la fin de l'intervalle t3, le produit filtré passebas, converti en logarithme SLPL est chargé SILPL dans le verrouilleur 76. Simultanément pendant l'intervalle t3, les produits SôLPL et 50S1LPL des verrouilleurs 76 et 78 sont respecti- vement couplés aux bornes d'entrée diminuteur et diminuende d'un soustracteur 80. Le soustracteur 80 produit la différence log S051LPL log SOLPL (correspondant au quotient linéaire SO1Lp/SOLP) qui est appliquée au convertisseur logarithme-linéaire 82. La valeur de sortie SOS1Lp/SLP est chargée dans le verrouilleur 84 en réponse au signal d'horloge CL7. Pendant l'intervalle T4, le produit 51LPL est chargé dans le verrouilleur 76 et le soustracteur 80 produit la différence log SOS1LPL - log S1LPL. Cette différence est convertie en quotient linéaire SOS1Lp/SILp et chargée dans le verrouilleur de données 86 à la fin de l'intervalle t4 en réponse au signal d'horloge CL8. Les quotients S01Lp/SLP ET SOS1Lp/S2Lp sont additionnés par l'additionneur 88 pendant l'intervalle t5 et chargés dans le verrouilleur de données de sortie en réponse au signal d'horloge CL9. Puisque le produit 5051 peut être soit positif, soit négatif et les logarithmes ont des significations seulement pour des signaux de polarité unique, il sera nécessaire de déterminer les grandeurs des produits 5051 pour application au convertisseur 74 et de prendre les dispositions pour suivre la polarité entre l'entrée au convertisseur 74 et la sortie du convertisseur 82. On connait les techniques pour accomplir cela, qui n'ont pas été incluses au dessin pour éviter les confusions. Les convertisseurs 74 et 82 peuvent être des mémoires mortes programmées pour produire respectivement les valeurs de logarithme et de cologarithme de valeursd'échantillons appliquées à leurs connexions d'entrée d'adresse respectives. Le circuit de la figure 5 met en oeuvre le second mode de réalisation indiqué dans la discussion analytique précédente. En figure 5, les éléments de circuit désignés par les chiffres de référence identiques aux éléments de la figure 3 sont similaires et accomplissent des fonctions identiques. Les signaux d'horloge appliqués aux éléments 62-68 ont été changés dans ce mode de réalisation pour réfléchir l'utilisation des paires d'échantillons S0,S5; S5,S10; 510515;... etc. dans le calcul de démodulation. Aux temps TO, 3 T6,..., les échantillons 50, $ 5' 510 sont chargés dans le verrouilleur 64 (figure 5). Aux temps T1 et T2, l'échantillon S0 est chargé respectivement dans les verrouilleurs 66 et 68 et entre les temps T2 et T4, le multiplieur 20 produit le produit S. Ce produit est filtré, converti et chargé au temps T4 dans le verrouilleur de donnée 100 en réponse au signal d'horloge CL14. Au temps T4, l'échantillon S5 est chargé dans le verrouilleur 66 en réponse au signal d'horloge CL12, et entre les temps T4 et T5, le multiplicateur 70 produit le produit 5055. Ce produit est filtré, converti et chargé dans le verrouilleur T5, S2 est cag de données100 au temps TS, et le produit S est chargé dans le verrouilleur de données 102. Au temps T5, l'échan- tillon 55 est chargé dans le verrouilleur de données68 en réponse au signal d'horloge CL13 et entre les temps T5 et T7, le multiplicateur 70 produit le produit 55. Ce produit est filtré, converti et chargé dans le verrouilleur de données100 au temps T7 et les produits 5 et SoS5 sont chargés respectivement dans les verrouilleurs de données 104 et 102. En se rappelant que les produits sont sous forme 1o garithmiques, entre les temps T et T l, les produits SO et T et S2 respectivement des verrouilleurs 104 et 100 sont eS5 additionnés dans un additionneur 106 pour produire une valeur d'échantillon correspondant à S2S2 dans le domaine 0o5 linéaire. La somme est divisée par deux dans l'élément 108 (qui correspond à la mise à la racine carrée) et couplée à la borne d'entrée diminuteur du sotustracteur 110. Le produit S0S5 du verrouilleur de données102 est couplé à l'entrée diminuende du soustracteur 110. Les valeurs de différences du soustracteur (qui correspondent à la fonction S0S5/ VS'S sont chargées au temps T8 dans le verrouilleur de données112 en réponse au signal d'horloge CL13. Les échantillons du verrouilleur de dannées112 sont couplés au convertisseur logarithme-linéaire 114 qui produit des échantillons de sortie linéaires démodulés. Dans cette configuration, en utilisant les signaux d'horloge CL10-CL14, la fréquence de fonctionnement de tous les éléments de circuit est réduite. De plus, l'un des produits utilisés dans le calcul de chaque échantillon de sortie est utilisé dans le calcul de l'échantillon de sortie subséquent, réduisant de la sorte le nombre de multiplications qui doivent être accomplies d'un tiers. Il est à noter qu'un seul filtre passe-bas est illustré aux figures 3 et 5. On comprendra que ce filtre doit être agencé pour filtrer indépendamment les produits de deux échantillons différents des carrés d'échantillons identiques. RE V E N D I C A T I 0 N S 1. Dispositif pour démoduler un signal d'entrée modulé en phase ou en fréquence (FM) ayant une fréquence porteuse non modulée fo, comprenant: une borne d'entrée d'un signal (10) pour recevoir le signal d'entrée; caractérisé par: un moyen d'échantillonnage (14) couplé à la borne d'entrée du signal pour produire des échantillons du signal d'entrée, les échantillons successifs desdits échantillons étant déplacés dans le temps d'un intervalle-correspondant sensiblement à (2nl+i/2) radians de la fréquence porteuse (n étant un entier comprenant zéro); un moyen couplé au moyen d'échantillonnage pour former le produit (24) de deux des échantillons successifs et pour former les carrés respectifs (22,26) de chacun des deux échantillons successifs desdits échantillons; un moyen de filtrage (34,38), couplé audit moyen pour former le produit et les carrés pour produire des versions filtrées du produit et des carrés, o les composantes de fréquence au-dessus de la fréquence porteuse sont significativement atténuées par rapport aux composantes de fréquence en dessous de la fréquence porteuse; un moyen (42-48) comprenant un moyen diviseur (40) couplé audit moyen de filtrage répondant au produit filtré et aux carrés filtrés, pour diviser le produit filtré par une fonction des carrés filtrés pour produire un écbantillon de sortie démodulé. 2. Dispositif selon la revendication 1, caractérisé en ce que le moyen précité comprenant un moyen diviseur comprend: un moyen pour produire des quotients respectifs correspondants au produit filtré précité divisé par chacun des carrés précités; et un moyen pour additionner les quotients respectifs. 3. Dispositif selon la revendication 1, caractérisé en ce que le moyen précité comprenant le moyen diviseur comprend: un moyen répondant aux carrés filtrés pour produire une valeur de racine carrée d'un produit des carrés filtrés; - un moyen répondant au produit filtré et à la valeur de racine carrée pour produire un quotient correspondant au produit filtré divisé par la valeur de racine carrée. 4. Dispositif selon la revendication 1, caractérisé en ce que: le moyen d'échantillonnage précité produit des échantillons représentant des amplitudes du signal d'entrée; le moyen de filtrage précité filtre passebas les produits précités de paires d'échantillons et de carrés d'échantillons; et le moyen précité comprenant le moyen diviseur répond aux produits filtrés passe-bas (SnSn+l)LP et aux carrés filtrés passe-bas (S n2 Sn+12)Lp pour produire des échantillons de sortie selon la relation SnSn+1) p//(Sn)L(Sn1)p n n+1 LP vn LP n+1I LP'