Brevet FR2642921A1 — publié le 19900810

La présente invention est relative aux chaînes de conversion numérique-analogique. Dans les dispositifs connus de ce type, la conversion est réalisée en trois phases, - on réduit à un le nombre de bits d'échan- tillons numériques par suréchantillonnage et modula- tion (modulation Delta-Sigma). - on convertit les échantillons à un bit en un signal analogique à l'aide d'un convertisseur numé- rique-analogique simple à-un bit. - - on effectue le filtrage ou lissage du signal analogique. Un inconvénient de ce systéme est le bruit hors bande compris dans le spectre du signal analogi- que. De plus, le fitre de lissage doit satisfaire à des conditions sévères de fréquence de coupure pré- cise et de forte réjection dans la bande d'arrêt. L'invention vise à réaliser une chaîne de conversion numérique analogique du type précité pré- sentant des performances hors bande améliorées. L'invention vise également à réaliser une chaîne de conversion qui soit intégrable sous la forme d'un circuit numérique CMOS, dont la résolution mini- male soit de 12 bits et qui soit adaptée aux spécifi- cations pour des applications en téléphonie. Elle a donc pour objet un convertisseur nu- rérique-analogique, caractérisé en ce qu'il comporte un amplificateur opérationnel aux entrées duquel sont connectés des premiers condensateurs par l'intermé- diaire d'un premier ensemble d interrupteurs,- lesdits premiers condensateurs étant par ailleurs connectés soit à des sources de tension de référence, soit à la masse par l'intermédiaire d'un second ensemble d'in- terrupteurs, les entrées de l'amplificateur opération- nel étant en outre Connectées aux sorties correspon- dantes de celui-ci par des seconds condensateurs, les premier et second ensembles d'interrupteurs étant commandés à partir des signaux numériques à convertir afin d'assurer au cours d'une première partie d'une phase de conversion, la précharge des premiers con- densateurs a partir des sources de tension de réfé- rence et au cours d'une seconde partie d'une phase de conversion ou phase de redistribution, la connexion des premiers condensateurs au système constitué par l'amplificateur et les seconds condensateurs afin d'obtenir à la sortie de '1 amplificateur plusieurs niveaux de tension analogiques correspondant aux signaux numériques à convertir, la conversion étant définie par la relation Vs (nTI = (C2/C1) VR (1-2Qx1 (nT)(1+QxO(nT)) dans laquelle Vs est la tension de sortie analogique, Vs(nT) représente la valeur de la tension Vs à l'instant nT, T est la période d'échan- tillonnage et n est un entier sans dimension. L'invention a également pour objet un ensem- ble de convertisseur numérique-analogique et de filtre à capacités commutées, caractérisé en ce qu'il compor- te un premier étage constitué par un convertisseur numérique-nalogique tel que défini ci-dessus et un second étage de filtrage à capacités commutées compre- nant un amplificateur comportant des condensateurs d'intégration et dont les entrées sont connectées aux sorties de l:amplificateur opérationnel du premier étage par l'intermédiaire de condensateurs et d'un troisième et d'un quatrième ensembles d'interrupteurs et dont les sorties sont rebouclées sur les entrées de l'amplificateur opérationnel du premier étage par l'intermédiaire de condensateurs de rebouclage, des interrupteurs étant intercalés dans les circuits de liaison des condensateurs de rebouclage avec les sorties de l'amplificateur du second étage et les entrées de l'amplificateur opérationnel du premier étage, lesdits interrupteurs étant commandés par des signaux d horloge servant, par combinaison avec les signaux numériques à convertir, à l'élaboration des signaux de commande du premier convertisseur numéri- que-analogique. L'invention a en outre pour objet une chaine de conversion numérique-analogique, caractérisée en ce qu elle comporte un modulateur numérique à plusieurs niveaux de quantification associé à un ensemble de convertisseur numérique-analogique et de filtre tel que défini ci-dessus. L'invention sera mieux comprise à l'aide de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés, sur lesquels: - la Fig.1 est un schéma synoptique d'un convertisseur numérique-analogique; - la Fig.2 est un schéma synoptique d'une chaine de conversion numérique-analogique suivant l'invention; - la Fig.3 est un schéma fonctionnel d'un - modulateur numérique Delta-Sigma entrant dans la construction de la chaine de conversion de la Fig.2; - la Fig.4 est un schéma d'une unité-de traitement à l'aide de laquelle est réalisé le modu- lateur numérique de la Fig.3; - la Fig.5 est un schéma de l'architecture de l'unité de calcul utilisée dans la chaine de con- version suivant l'invention; - la Fig.6 est un schéma synoptique du 264292 1 convertisseur numérique-analogique entrant dans la construction de la chaine de conversion suivant l'in-vention; - la Fig.7 est un diagramme représentant les signaux de commande du circuit de la Fig.6; et - la Fig. 8 est un schéma synoptique d'un filtre du second ordre à capacités commutées incorpo- rant le convertisseur numérique-analogique de la Fig. 6. Sur la Fig.1, on a représenté un convertis- seur numérique-analogique comprenant un modulateur numérique I recevant sur son entrée un signal numéri- que Fi de n bits et délivrant à sa sortie un signal Fs de p bits. Le modulateur 1 est connecté à sa sortie à une unité 2 comprenant un convertisseur numérique-ana- logique associé à un filtre passe-bas, et qui délivre un signal de sortie analogique. La chaine de conversion représentée à la Fig.2 comporte un modulateur numérique 1 qui est cons- titué par un modulateur Delta-Sigma du second ordre et qui reçoit sur son entrée des échantillons numériques et qui est commandé par une fréquence d'échantillon- nage Fs. Il est connecté à un filtre 3 à capacités commutées également commandé par la fréquence d'échan- tillonnage Fs et qui délivre à sa sortie un signal de sortie analogique. A titre d'exemple, la sortie du modulateur 1 est une sortie à deux bits OX1 et QX0. Les caractéristiques principales d un tel montage sont: Sortie du modulateur numérique: 2 bits quantifiant 4 niveaux + 2VR. + VR, - VR -2VR. Le filtre de lissage 3 est conçu sous la forme d'une structure totalement différentielle. La référence de tension est totalement différentielle et délivre deux tensions pulsées + VR, - VR à une fréquence égale à deux fois la fréquence d'échantillonnage du modulateur 1 et du filtre 3. La conversion numérique-analogique à 2 bits peut être réalisée dans le premier étage du filtre de lissage 3. Le modulateur numérique entrant dans la construction de la chaine de conversion de la Fig.2 est représenté plus en détail à la Fig.3. Le modulateur numérique 1 constitue la par- tie logique de la chaine de conversion. Il a pour rôle de diminuer le nombre de bits des échantillons numériques d'entrée pour faciliter la conversion analogique. Cette diminution du nombre de bits est obtenue grâce à une augmentation sensible de la fréquence d'échantillonnage et à une modulation des échantillons. Le modulateur représenté à titre d'exemple à la Fig;3 est un modulateur d'ordre 2 du type Delta- Sigma. Il comporte un registre d'entrée 4 qui re- çoit à son entrée un signal Di de fréquence Fi com- mandé par une fréquence d'échantillonnage d'entrée Fe. La sortie du registre 4 est connectée à un premier sommateur 5 qui est en outre connecté à la sortie d'un premier registre 6 commandé à la fréquence d'échantillonnage de sortie Fs. La sortie du sommateur 5 est reliée à un se- cond sommateur 7 également connecté à la sortie d'un second registre 8. La sortie du second sommateur 7 est reliée à l'entrée d'un quantificateur 9 dont la sortie cons- titue la sortie du modulateur. La sortie du quantificateur 9 est connectée par l'intermédiaire d'un circuit inverseur 10 à une entrée d'un troisième sommateur 11 dont une autre entrée est reliée à la sortie du second sommateur 7 et dont la sortie est connectée au second registre 8. et à une entrée d'un quatrième sommateur 12 dont une autre entrée est connectée à la sortie du premier sommateur 5 et dont la sortie est connectée à l'entrée du premier registre 6. Les échantillons d'entrée Di codent sur 13 bits un signal à basse fréquence, de l'ordre de quel- ques KHz. Ils sont chargés dans le registre d'entrée 4 à la fréquence Fe et sont relus à la fréquence Fs de fonctionnement du modulateur. Les valeurs numériques sont codées en com- plément à 2. Le quantificateur 9 délivre à sa sortie deux bits QX1, QXO, codant quatre niveaux adaptés à la cir- cuiterie de conversion analogique-numérique utilisée en aval. Le quantificateur 9 est réalisé sous forme de table de correspondances. La définition du quantificateur utilisé dans l'application décrite, est présentée ci-dessous par sa table de vérité. TABLEAU i Définition du quantificateur pour modulateur numérique delta-sigma du second ordre. Vx Oxl QxO analogique Olxx xxxx xxxx xxxx 0 1 +2 001ux xxxx xxxx xxxx 0 1 +2 0001 xxxx xxxx xxxx a 1 +2 0000 lxxx xxxx xxxx 0 1 +2 (2VR) 0000 Oxxx xxxx xxxx ==> 0 0 +2 (VR) 1111 lxxx xxxx xxxx 1 -I (-VR) 1111 oxxx xxxx xxxx 1 1 -2 (-2VR) 1110 xxxx xxxx xxxx I 1 -2 x xxxx xxxx xxxx 1 I -2 xx xxxx xxxx xxxx I 1 -2 Les seuils de décision sur la valeur de Vx pour générer les quatre états des bits de sortie Qxl, OxO = g{Vx) peuvent être changes en fonction des ob- jectifs die performances tels que le rapport signal/ bruit du modulateur. La valeur de référence numérique est asso- ciée à la tension analogique de référence utilisée dans la conversion analogique. Dans le présent exemple, la valeur de réfé- rence numérique est égale à 2 = 4096, ce qui donne des valeurs DX de rebouclage indiquées dans le tableau 2 ci,-après. TABLEAU 2 Qxl QxO Dx -Dx 0 1 0001 0000 0000 0000 1111 0000 0000 0000 0 0 ==> 0000 1000 0000 0000 1111 1000 oo0000 0000 1 0 1111 1000 0000 0000 0000 1000 0000 0000 1 1 11i 0000 0000 0000 0001 0000 0000 0000 Afin d'éviter de faire des soustractions c 'est la valeur -DX qui est générée et additionnée aux valeurs UX et VX des signaux de sortie du registre d'entrée 4 et du sommateur 7. Le modulateur numérique est réalisé dans une unité de traitement représentée à la Fig.4. Il comporte un compteur de cycles 14 à deux bits relié à un décodeur d'états 15-et à une unité de calcul 16 ainsi qu'un générateur 17 de signaux d'hor- loge PHI1, PHI2. Les sorties de l'unité de calcul 16 et du générateur 17 de signaux d'horloge sont connec- tées à un ensemble logique 17a qui délivre à sa sortie des signaux PHI1, PHI2 et les signaux PHI2 (QXO)., PHI2 (OXO), PHI2 (QX1). PHI2 (QX1) résultant de la combi- naison des signaux PHI2, QXO, QX1, QXO et QX1 et des- tinés à assurer la commande de convertisseur numérique analogique qui sera décrit en référence à la Fig.6 et du filtre à capacités commutées 3 (Fig.2) dont il fait partie. Le compteur 14 est commandé par un signal d'horloge de séquencement 4*FS. Pendant une période d'échantillonnage, les quatre cycles disponibles sont utilisés pour réaliser les quatre opérations de la fonction modulation illus- trées par le tableau 3 ci-après. TABLEAU 3 0 D1 Ux = Sx + Di 1 D2 Vx = Rx + Ux! 2 D3 Rx = Vx - Dx! 3 D4 t Sx = Ux Dx L'unité de calcul sera maintenant décrite plus en détail en référence à la Fig.5. Elle comporte un registre d'entrée 18 cor- respondant au registre 4 du circuit de la Fig.3, relié d'une part à un' premier registre 19 et d'autre part à un second registre 20 matérialisant respectivement les registres 6 et 8 de la Fig.3. 264292! Le registre d'entrée 18 est commandé par des signaux DIN tandis que les registres 19 et 20 sont commandés respectivement par des signaux RA1, WA1 et RB1, WB1 de commande de lecture et d'écriture. Le premier registre 19 ou registre A est connecté à sa sortie à une entrée EA d'un additionneur 21 matérialisant les fonctions des-sommateurs 5,7. 11 et 12 du circuit de la Fig.3. Le second registre 20 ou registre B. est connecté à une entrée EB de l'additionneur 21. Les entrées EA et EB de l'additionneur 21 sont en outre connectées à des sorties correspondantes d'un transcodeur 22 générateur de -DX commandé par des signaux RA2 et RB2 en mode lecture et recevant les si- gnaux QX1 et QX0 provenant de la sortie de l'unité de calcul. La sortie de l'additionneur est rebouclhe sur les entrées des registres A et B 19 et 20 et elle est en outre reliée à l'entrée d'un quantificateur codeur 23 qui matérialise le quantificateur 9 du circuit de la Fig.3. Les sorties du quantificateur 23 sont con- nectées aux entrées correspondantes d'un registre de sortie 24 commandé par un signal WQ en mode d'écritu- re et qui délivre à sa sortie les signaux QX1 et QXO. L'unité de traitement est contrôlée par deux phases d'horloge. Une phase de lecture L pendant laquelle les signaux de contrôle sont positionnés et les données 30.sont lues et placées aux entrées de l'additionneur 21. Une phase d'écriture E pendant laquelle le résultat du calcul est chargé dans le registre sélec- tionné en mode d'écriture. Le système comporte trois niveaux de pipeli- 264292' ne, un pour le compteur 14, un pour le décodeur d'état et un pour l'éxécution du cycle dans l'unité de calcul 16 (Fig.4). L I _ _ \ 1/\ I/ \ 1_ \ I I I I II I l _ I _ I I E ____I / \[ / 1_ / \ \___ I I! I II cycle n --Ià Ià Ià -I à decodage n I I à I àI à I execution n I I I àI à I- Le fonctionnement de l'unité de calcul est contrôlé par huit signaux: cinq signaux de lecture RA1, RA2,RB1, RB2, DIN actifs pendant la phase de lecture L et plaçant sur le bus BS une donnée maintenue jusqu'à la phase de lecture L suivante. - trois signaux d'écriture WAI, WA2, WQ per- mettant de charger pendant la phase d'écriture E,la valeur présente sur le bus BS. Ces huit signaux sont générés par le déco- deur d'états 15 (Fig.4) à partir des signaux qu il re- çoit du compteur de cycles 14. La table de vérité du quantificateur 23 est représentée au tableau 1 donné plus haut. Le bit QX1 est égal au bit de poids fort VX15 (bit de signe). Le bit QXO est obtenu par une combinaison logique des cinq bits de plus fort poids VX15, VX14, VX13. VX12 et VX11. OXO = ET (OU (VX15, VX14. VX13, VX12, VX11), NON-ET (VX15, VXI4, VX13, VX12, VX11)). 1 1 Le transcudeur 22 génère par cablage, à par- tir des signaux QX1 et QXO, la valeur de rebouclage -DX conformément au tableau 2. Les quatre opérations du modulateur données par le tableau 3 sont réalisées par les quatre cycles suivants: * CYCLE 1 A + Di --> A - Lecture du contenu du registre A sous l-action du signal RA1 validé pendant la phase L, - Lecture du contenu du registre d'entrée 18 sous l'action du signal DIN validé pendant la phase-L, - Résultat de l'addition placée sur le bus BS et écrit dans le registre A sous l'action du signal WA1 actif pendant la phase E. * CYCLE 2 B + A --> B - Lecture du contenu du registre A sous l'action du signal RA1 validé pendant la phase L, - Lecture du contenu du registre B sous l'action du signal RB1 validé pendant la phase L. - Résultat de l'addition placée sur le bus BS et écrit dans le registre B sous l'action du signal WB1 actif pendant la phase E. - Résultat de quantification mémorisé dans le registre de sortie 24 sous l'action du signal WO actif pendant la phase E. * CYCLE 3 B - DX --> B - Lecture du contenu du registre B sous l'action du signal RB1 validé pendant la phase L, - Lecture du signal -DX délivré par le transcodeur 22 sous l'action du signal RA2 validé pedant la phase L, - Résultat de l'addition place sur le bus BS et écrit 264292, dans le registre B sous l'action du signal WB1 actif pendant la phase E. * CYCLE 4 A - DX --> A - Lecture du contenu du registre A sous l'action du signal RA1 validé pendant la phase L, - Lecture de -DX sous l'action du signal RB2 validé pendant la phase L, - Résultat de l'addition placée sur le bus BS et écrit dans le registre A sous l'action du signal WA1 actif pendant la phase E. Les signaux de contrôle sont générés par le décodeur d'états 15 à partir du numéro de cycle con- formément au tableau 4 suivant: RA1 RA2 RB1 RB2 DIN WA1 WB1 WQ CYCLE 1 1 0 1 1 0 0 CYCLE 2 1 0 1 0 0 0 1 1 CYCLE 3 0 1 1 0 0 0 1 0 CYCLE 4 1 0 0 1 0 I 0 0 Le convertisseur numérique-analogique qui fait partie du filtre à capacités commutées 3 du cir- cuit de la Fig.2 va maintenant être décrit en référen- ce à la Fig.6. Il comporte un amplificateur opérationnel aux entrées duquel sont connectés des condensateurs 26,27 de capacité C1 par l'intermédiaire d'un premier groupe d'interrupteurs 28-1 à 28-6. les condensateurs 26,27 étant en outre connectés par leurs bornes oppo- sées au premier groupe d'interrupteurs à deux sources de tension de référence VRP, VRM, par l'intermédiaire d'un deuxième groupe d'interrupteurs 29-1 à 29-6. L'entrée négative de l'amplificateur 25 est connectée à sa sortie correspondante par un condensa- *teur 30 de capacité C2. L'entrée positive de l'amplificateur 25 est connectée à sa sortie correspondante par un condensa- teur 31 de capacité C2. Des interrupteurs 32. 33 de remise à zéro des condensateurs 30 et 31 sont respectivement bran- chés aux bornes de ces condensateurs. Le principe de conversion numérique-analogi- que repose sur la table de conversion suivante: Code sortie Niveau de sortie modulateur numérique I analogique OX1 oXO 1 0 + Vr 0 0 + 2Vr 0 1 Vr I 1 - 2 Vr Par l'utilisation d'un système différentiel dans lequel les signaux + Vr et - Vr sont disponibles, la génération des quatre niveaux analogiques du con- vertisseur peut être réalisée à l'aide d'une technique à capacités commutées de façon indépendante des rap- ports de capacités (qui par leur imprécision introdui- sent des non linéarités dans les convertisseurs clas- siques basés sur des rapports de capacités>. La conversion numérique-analogique à l'aide du circuit de la Fig.6 est réalisée de la façon sui- vante. La première partie d'une phase de conversion (phase de précharge) est la même quel que soit le niveau à générer. Les condensateurs 26,27 de capacité 3 C1 sont chargés,l'un à +Vr, l'autre à -Vr alors que les condensateurs 30,31 de capacité C2 sont déchargés. La deuxième partie d'une phase de conversion (phase de redistribution) se fait en connectant les condensateurs 26,27 au système constitué de l'amplifi- cateur 25 et des condensateurs 30,31. Les charges des condensateurs 26,27 sont alors transférées dans les condensateurs 30,31. La façon d'effectuer cette connexion est dépendante du code généré par le modulateur numérique et correspond à la génération en sortie de l'amplifi- cateur 25 d'un des quatre niveaux de sortie analogi- ques. La loi de conversion est définie par l'équa- tion suivante: Vs (nT) = (C2/Cl) Vr (1 - 2 Qxl (nT) (1 + QxO (nT) dans laquelle Vs est le signal analogique de sortie, Vs(nT) représente la valeur de la tension Vs à l'instant nT. T est la période d'échantillonnage et n est un entier sans dimension. Les éléments utilisés étant les mêmes quel que soit le niveau analogique généré, la loi de pro- gression entre ces différents niveaux est indépendan- te des valeurs absolues mais aussi des valeurs rela- tives des éléments. Le rapport des capacités C1 et C2 n intervient que sur le gain du système. Comme représenté à la Fig.7, le signal de sortie ainsi généré est constitué d'une suite d'im- pulsions de niveaux calibrés (4 niveaux) contenant 1 information du signal codé par le modulateur numé- rique et le bruit de quantification à haute fréquen- ce généré par le modulateur. Un filtrage passe-bas de ce signal est nécessaire pour séparer le signal utile du bruit de quantification à haute fréquence. Ainsi le signal numérique 00 donne lieu à la production aux bornes de sortie de l'amplificateur 25 d'une tension Vr d'une part en connectant à la masse par la fermeture des interrupteurs 29-3 et 29-4 les bornes des condensateurs 26,27 qui étaient connectées au cours de la phase de précharge aux tensions VRP et VRM et d'autre part en connectant par la fermeture des interrupteurs 28-1 et 28-6. chacune des autres bornes des condensateurs 26 et 27 respectivement à l'entrée négative et à l'entrée positive de l'amplificateur 25. Aux sorties de l'amplificateur apparait une tension Vr correspondant au signal numérique 00. D'une manière similaire, on obtient par un actionnement approprié des interrupteurs 28-1 à 28-6 et 29-1 à 29-6 des tensions analogiques ayant les trois autres niveaux - Vr, + 2Vr, -2Vr correspondant respectivement aux signaux numériques 10, 01 et 11. La façon de réaliser les différentes con- nexions dépend du code engendré par le modulateur numérique 1 et correspond à la génération à la sortie de l'amplificateur 25 de l'un des quatre niveaux de sortie analogiques. L'association des capacités C1 avec les in- terrupteurs 28-1 à 28-6 et 29-1 à 29-6 permet de réa- liser les différentes configurations de connexions necessaires à la génération des niveaux analogiques de sortie. La commutation des différents interrupteurs faite suivant l'état des signaux OXO et QX1 permet de générer les quatre niveaux analogiques comme indiqué sur le chronogramme de la figure 7. Le schéma de la figure 6 ne comprenant que des condensateurs, des interrupteurs et un amplifica- teur, est facilement réalisable et intégrable dans un circuit électronique en utilisant la technique des capacités commutées. Comme indiqué précédemment,le signal généré par le circuit de la figure 6 contient à la fois le signal utile et le bruit de quantification. Sur la Fig.7, on a représenté un diagramme des différents signaux de commande du convertisseur 264292 t numérique-analogique de la Flg.6, délivrés par le modulateur 1 -et plus particulièrement par l'ensemble logique 1Ta à partir des signaux GXI, QXO, générés par l'unité de calcul 16 et PHI1, PHI2 délivrés par le générateur de signaux d'horloge 17 du circuit repré- senté à la Fig.4. La dernière ligne de ce diagramme représente le signal analogique de sortie du convertisseur numé- rique-analogique de la Fig.6. contenant les quatre niveaux analogiques délivrés par celui-ci. La technique des capacités commutées étant appropriée pour la réalisation de filtres actifs, il est intéressant d'inclure le circuit de la figure 6 dans une structure à capacités commutées plus complexe permettant de réaliser à la fois les fonctions suivan- tes: - conversion analogique-numérique - filtrage passe-bas pour éliminer le bruit haute fréquence - échantillonneur bloqueur pour reconstituer le signal analogique. Le circuit permet alors de reconstituer di- rectement le signal à basse fréquence à partir du train de bits généré par le modulateur numérique. Une façon de réaliser un circuit assurant les trois fonc- tions citées précédemment et représentées sur la figure 8. Le filtre représenté à la Fig.8 est un fil- tre à capacités commutées auquel est incorporé le con- vertisseur numérique-analogique décrit en référence à la Fig.6 qui constitue en fait le premier étage de ce filtre. Il comporte en outre un second étage de fil- trage et de reconstitution d'un signal de sortie ana- 264292 1 logique quasi-continu en réalisant la combinaison des quatre niveaux de tension analogiques délivrés par le premier étage. Le premier étage est identique au circuit de la Fig.6$à l'exception du fait qu'il ne comporte plus les interrupteurs 32, 33 de remise à zéro des conden- sateurs d'intégration 30, 31 associés à l'amplifica- teur 25, Les sorties de l'amplificateur 25 du conver- tisseur numérique-analogique sont connectées par l'in- termédiaire d'un troisième ensemble d'interrupteurs -1 à 35-4 à des premières bornes de condensateur 36, 37 correspondants dont les bornes opposées sont con- nectées à des entrées respectives d'un amplificateur 38 par l'intermédiaire d'un quatrième ensemble d'in- terrupteurs 39-1 à 39-4. A l'amplificateur 38 sont associés des con- densateurs d'intégration 40. 41. Les sorties de l'amplificateur 38 sont re- bouclées sur les entrées correspondantes de l'amplifi- cateur 25 par l'intermédiaire de condensateurs de rebouclage 42, 43. Des condensateurs 44, 45 sont connectés res- pectivement par l'intermédiaire d'interrupteurs en parallèle sur les condensateurs d'intégration 40, 41, une borne de chacun d'eux étant reliée à une borne correspondante d'un condensateur 42,43. Des interrupteurs 46-1 à 46-4 assurent res- pectivenimnt l1 connexion du point commun aux condensa- teurs 42, 44 et 43, 45 à la masse et la connexion des sorties de l'amplificateur 38 aux condensateurs 42. 43 de reboucl.ge. Entre chacun des condensateurs de rebouclage 42, 43 et l'entrée correspondante de l'amplificateur 26429é " est connecté un interrupteur 47-1, 47-4 et un in- terrupteur 47-2, 47-3 de précharge des condensateurs 42, 43. Les interrupteurs 35-1 à 35-4, 39-1 à 39-4, 46-1 à 46-4 et 47-1 à 47-4 sont commandés par les si- gnaux PHI1 et PHI2 du générateur de signaux d'horloge. On retrouve dans le schéma de la figure 8, le circuit constitué par les capacités C1 et les in- terrupteurs associés qui assurent la fonction conver- sion numérique-analogique. Les charges des capacités C1 sont dans ce cas injectées dans le circuit conisti- tué par les deux amplificateurs 25 et 38 et les con- densateurs 30,31,42,43, 36,37, 40,41, 44,45 de capa- cités C2 à C6 associés à leurs interrupteurs. Ce circuit réalise les fonctions filte passe-bas et échantillonneur bloqueur. La loi de conversion est dans ce cas définie par l'équation: VsCnT_= KVr(1-2 QX1InT7(1+QXOCnT7)-A VsC(n-1)T7+B Vsú'(n-Z)T] Fonction conversion Fonctiorl fil trag- passe-bas dans laquelle Vs est la tension analogique d- snrti, Vs(nT) représente la valeur de la tension Vs à l'ins- tant nT, T est la période d'échantillonnage, nr est un entier sans dimension et A et B sont des coefficients constants du filtre. Vs [nT] est constant pendant la durée d'une période T (fonction échantillonneur bloqueur). La fréquence d'échantillonnage du système étant très élevée (puisqu'il s'agit d'un convertisseur à suréchantillonnage),le signal de sortie est un si- gnal quasi continu (par opposition à un signal échan- tillonné) qui représente la partie utJlç (basse fi-- 264292i quence) codée par le modulateur, le bruit de quantifi- cation à haute fréquence étant atténué par la fonction passe-bas. Les fréquences images dues à l'échantillon- nage étant élevées, un filtre de lissage très simple suffit pour les atténuer. 2Q REVENDICATIONS 1. Convertisseur numérique-analogique, caractérisé en ce qu'il comporte un amplificateur opérationnel (25) aux entrées duquel sont connectés des premiers condensateurs (26,27) par l'intermé- diaire d'un premier ensemble d'interrupteurs (28-1 à 28-6), lesdits premiers condensateurs étant par ailleurs connectés soit à des sources de tension de référence (VRP, VRM), soit à la masse par l'intermé- diaire d'un second ensemble d'interrupteurs (29-1 à 29-6), les entrées de l'amplificateur opérationnel (25) étant en outre connectées aux sorties correspon- dantes de celui-ci par des seconds condensateurs (30, 31), les premier et second ensembles d'interrupteurs étant commandés à partir des signaux numériques (QXO, QX1) à convertir afin d'assurer au cours d'une pre- mière partie d'une phase de conversion, la précharge des premiers condensateurs (26,27) à partir des sources de tension de référence et au cours d'une seconde partie d'une phase de conversion ou phase de redistribution, la connexion des premiers condensa- teurs (26,27) au système constitué par l'amplificateur (25) et les seconds condensateurs (30,31) afin d'ob- tenir à la sortie de l'amplificateur, plusieurs niveaux de tension analogiques (VR, 2VR, -VR, -2VR) correspondant aux signaux numériques à convertir, la conversion étant définie par la relation Vs (nT) = (C2/C1) VR(1-2 QX1(nT))(1+QXO(nT) dans laquelle Vs est la tension de sortie analogique, Vs(nT) représente la valeur de la tension Vs à l'instant nT, T est la pé- riode d'échantillonnage et n est un entier sans di- mension. 2. Ensemble de convertisseur numérique-ana- logique et de filtre à capacités commutées, caracté- risé en ce qu'il comporte un premier étage constitué par un convertisseur numérique-analogique (25, 26,27; 28-1 à 28-6, 29-1 à 29-6, 30,31) suivant la revendica- tion 1. et un second étage de filtrage à capacités commutées comprenant un amplificateur (38) comportant des condensateurs d'intégration (40,41) et dont les entrées sont connectées aux sorties de l'amplificateur opérationnel (25) du premier étage par l'intermédiaire de condensateurs (36,37) et d'un troisième et-d'un quatrième ensembles d'interrupteurs (351 à 35-4, 39-1 à 39-4) et dont les sorties sont rebouclées sur les entrées de l'amplificateur opérationnel (25) du premier étage par l'intermédiaire de condensateurs (42.43) de rebouclage. des interrupteurs (46-1 à 46-4, 47-1 à 47-4) étant intercalés dans les circuits de liaison des condensateurs de rebouclage (42,43) avec les sorties de l'amplificateur (38) du second étage et les entrées de l'amplificateur opérationnel (25) du premier étage, lesdits interrupteurs (35-1 à 35-4, 39-1 à 39-4, 46-1 à 46-4, 47-1 à 47-4) étant connectés par des signaux d'horloge (PHI1, PHI2) servant par combinaison avec les signaux numériques (QX1, QX0) à convertir, à l'élaboration des signaux de commande du premier convertisseur numérique-analogique. 3. Ensemble de convertisseur numérique-ana- logique et de filtre suivant la revendication 2, caractérisé en ce que la fonction de conversion et de filtrage est définie par la relation: Vs(nTJ= K Vr(1-2 QX1nT](1*QXOrnT])-A VsLn-1)T7-8 Vs((n-2)T Fonction conversion Fonction filtrage passe-bas dans laquelle Vs est la tension analogique de sortie, Vs(nT) représente la valeur de la tension Vs à l'ins- tant nT. T est la période d'échantillonnage, n est un entier sans dimension et A et B sont des coefficients constants du filtre. - 4. Chaine de conversion numérique-analogi- que, caractérisée en ce qu'elle comporte un modulateur numérique (1) à plusieurs niveaux de quantification associé à un ensemble de convertisseur numérique- ana-logique et de filtre suivant la revendication 2. 5. Chaine de conversion numérique-analogique suivant la revendication 4, caractérisée en ce que le modulateur numérique (1) est un modulateur numérique Delta-Sigma du second ordre. 6. Chaine de conversion numérique analogique suivant l'une des revendications 4 et 5, caractérisée en ce que le modulateur numérique comporte un registre d'entrée (4) relié par des premier et second somma- teurs (5,7) à un quantificateur (9) dont la sortie est reliée par l'intermédiaire d'un troisième sommateur (11) et d'un registre (8) commandé à la fréquence d'échantillonnage de sortie (Fs) au second sommateur (7) et par l'intermédiaire d'un quatrième sommateurs (12) et d'un registre (8) commandé à la fréquence d'échantillonnage de sortie (Fs) au premier sommateur (5), le troisième et le quatrième sommateur (11,12) recevant respectivement les signaux de sortie (Ux, Vx) des premier et second sommateurs (5,6). 7. Chaine de conversion numérique-analogique suivant la revendication 6, caractérisée en ce qu'en- tre la sortie du quantificateur (9) et les entrées correspondantes des troisième et quatrième sommateurs (11,12) est interposé un circuit inverseur (10). 8. Chaine de conversion numérique-analogique suivant l'une des revendications 4 à 7, caractérisée en ce que le modulateur numérique est réalisé à l'aide d'une unité de traitement composée d'un compteur de 264292; cycles (141 connecté à un décodeur d'états (15) com- mandant une unité de calcul (16) et en ce qu'il com- porte en outre un générateur d'horloge (17) et un ensemble logique (17a) destiné à combiner les signaux de sortie (QX1, OX0) de l'unité de calcul (16) et les signaux de sortie (PHI1, PHI2) du générateur d'horloge (17) pour délivrer des signaux (PHI1, PHI2, PHI2(OE7), PHI2LQXO). PHI2(QX1). PHI2(QX1) de commande de l'en- semble de convertisseur numérique-analogique et de filtre à capacités commutées (Fig.8). 9. Chaine de conversion numérique-analogique suivant l'une des revendications 6 à 8, caractérisée en ce que l'unité de calcul (16) du modulateur numéri- que comporte un registre d'entrée (18> commandé par un signal {DIN), un additionneur (23) matérialisant les premier au quatrième sommateurs des registres A et B (19,20) commandés par des signaux (RAI,WAIRBI, WBI) délivrés par le décodeur d'états (15). lesdits regis- tres étant connectés à l'additionneur (21), un quanti- ficateur (23) connecté à la sortie de l'additionneur (21), un bus (BS) de liaison de la sortie de l'addi- tionneur aux entrées des registres A et B (19,20). un registre de sortie 124) connecté à la sortie du quan- tificateur et délivrant les signaux (QX1,QX0) numéri- ques à convertir en analogique et un transcodeur (22) dont les entrées reçoivent les signaux (QXI, QX0) de sortie du registre de sortie (24) et dont les sorties sont connectées respectivement aux entrées de l'addi- tionneur (21) reliées aux sorties des registres A et B (19,20).