Brevet FR2644952A1 — publié le 19900928

MODULATEUR-DEMODULATEUR DE PHASE UTILISANT DES PORTES "OU EXCLUSIF". L'invention a pour objet un modulateur-démodulateur destiné à la transmission de données sur bus, en particulier sur le réseau de distribution électrique. On connait des modulateur s-démodulateurs à modulation de fréquence constitués par des circuits intégrés qui permettent la transmission d'information en utilisant les courants porteurs. Ces dispositifs sont relativement sensibles aux parasites, nombreux sur le réseau de distribution électrique. L'invention se propose de réaliser sous la forme d'un circuit intégré simple un modulateur-démodulateur de phase. La modulation de phase présente l'avantage de ne mettre en oeuvre qu'une seule fréquence et de permettre ainsi la réalisation de filtres très sélectifs. Le modulateur-démodulatéur suivant l'invention, destiné à être raccordé à un bus et à un microprocesseur pour réaliser une transmission de données numériques du type asynchrone synchronisé et utilisant une fréquence porteuse en forme de créneaux, est caractérisé en ce qutil comporte, à l'émission, une première porte OU EXCLUSIF dont la tension de sortie est en phase ou en opposition de phase avec la porteuse, suivant que la donnée à émettre est au niveau logique 0 ou au niveau logique 1 et, à la reception, une seconde porte oU EXCLUSIF dont la tension de sortie est au niveau logique 0 ou au niveau logique 1, suivant que le signal ee données reçu est en phase ou en opposition de phase avec la porteuse. Suivant un mode d'exécution préféré de l'invention, la fréquence porteuse est engendrée par un compteur qui est reis à zéro par un circuit logique, au début de la réception, à chaque front descendant du signal de réception. D'autres particularités, ainsi que les avantages de l'invention, apparaîtront claireirent à la lumière de la description ci-après. Au dessin annexé La figure 1 représente schématiquement les Circuits d'un modulateur-démodulateur conforme au mode d'exé cution préféré de l'invention t et La figure 2 illustre les formes d'ondes des signaux en différents points du dispositif de la figure 1. Le dispositif modulateur-déntodulateur représenté au dessin émet sur un bus 1, constitué par deux fils spécifiques ou, de préférence, par le réseau de distribution électrique, des données numériques fournies par un microprocesseur 2 sur un fil 20 et modulées par le dispositif et reçoit des données en provenance du bus, pour les transmettre après démodulation au microprocesseur par un fil 21. A l'émission, les données sont modulées par une porte OU EXCLUSIF 3, dont une première entrée est reliée au fil 20 et dont une seconde entrée est reliée à la sortie 40 d'un générateur de tension rectanculaire 4 piloté par un quartz. Celui-ci, de préférence du type compteur, fournit sur sa sortie 40 une tension rectangulaire périodique de fréquence Fo égale, à titre d'exemple, à 150 kHz, soit une période de 6,6 crus. A titre d'exemple, la vitesse de transmission sur le bus est par exemple 9 600 Bauds, ce qui donne un temps de transmission des données d'environ 104 as par bit, soit 833 sss par octet. La sortie.du circuit 3 est reliée au bus par l'intermédiaire d'un étage d'entrée-sortie 5 positionné en émission ou en réception par un signal fourni par le microprocesseur sur une ligne 50. Lorsque cet étage est positionné en émission il présente une impédance de sortie de quelques Ohms sur le bus. Il résulte de la table de vérité de la fonction OU EXCLUSIF que pendant les intervalles de temps o; le bit de données est positionné à 0, la tension Ue est l'équivalent logique de Fo, tandis que lorsque le bit de données est positionné à 1, la tension Ue est l'équivalent logique de Fo (inversion de phase). A la réception, l'étage entrée-sortie, qui présente alors une impédance d'entrée de quelques centaines d'Ohms, transmet les données du bus par l'intermédiaire d'un amplificateur 6, à une entrée d'une seconde porte OU EXCLUSIF 7 dont l'autre entrée est reliée à la sortie 40 du générateur 4. La sortie du circuit 7 est reliée à la masse par l'intermé- diaire d'une résistance 71 en série avec un condensateur 72 et l'on recueille une tension Ur au point de jonction entre ces deux composants. Il résulte des propriétés de la fonction OU EXCLUSIF que, à condition que la porteuse Fo et la tension reçue Fr soient synchronisées, la tension Ur est égale à 0 lorsque Fr est l'équivalent logique de Fo et égale à 1 lorsque Fr est l'équivalent logique de Fo. Autrement dit, la tension Fr reproduit les données émises sur le bus par un modulateur démodulateur identique appartenant à un autre terminal avec lequel le terminal considéré doit communiquer. La tension Ur est comparée, dans un comparateur 8, à une tension Uo prélevée au point de jonction entre deux résistances 81 et 82 reliées en série entre une source de tension de référence (non figurée) et la sortie du comparateur 8 est reliée au microprocesseur par le fil 21. Le signal Fr est, par ailleurs, appliqué à un circuit différenciateur 9 qui engendre une impulsion à chaque front descendant de Fr. Cette impulsion est appliquée à une entrée d'une porte ET 10 qui reçoit sur son autre entrée un signal en créneaux fabriqué par le générateur 4, ayant la fréquence Fo/4 et synchronisé sur Fo. La sortie de la porte 10 est reliée à une première entrée d'une porte ET Il, dont une deuxième entrée est reliée à la porte du comparateur 8 et dont une troisième entrée reçoit un signal de synchronisation ou d'inhibition fourni par le microprocesseur. La sortie de la porte 11 est reliée à une entrée 41 de réinitialisation du générateur 4 (entrée de remise à zéro s'il s'agit d'un compteur). Le générateur 4 possède une sortie 42 qui fournit au microprocesseur un signal en créneaux de fréquence Fo/128, synchronisé sur Fo. Comme le quartz d'un deuxième modulateur-démodulateur identique dont proviennent les signaux reçus travaille à la même fréquence mais n'est pas synchronisé avec celui du terminal considéré, une synchronisation est évidemment nécessaire. Lorsque l'étage 5 est positionné en réception, le microprocesseur envoie au circuit il un signal de synchronisation de niveau logique 1 pendant une durée de 2 8 zist par exemple (supérieure au temps de transmission d'un bit). La tension de référence Uo étant choisie à un niveau intermédiaire entre le niveau 0 et le niveau 1, si Ur est alors à 1 (c'est- à-dire, si Fr est équivalent à Fo), la deuxième entrée du circuit 11 est à 1 et, au premier front descendant de Fr, le compteur sera remis à zéro si bien que les deux signaux Fr et Fo se trouveront remis en phase. Au bout d'un temps égal à la constante de temps RC du circuit 71-72, le signal Ur tombe alors à 0 et, dès que Ur devient inférieur à Uo, la remise à zéro du compteur est inhibée : la synchronisation est terminée. Si, au moment oU commence la réception, Fr et Fo sont déjà en phase, Ur étant alors inférieure à Uo (puisque Ur = O), la remise au zéro du compteur ne s'effectue pas. Dans le mode d'exécution décrit à titre d'exemple non limitatif, la remise à zéro du compteur par les fronts descendants de Fr n'est autorisée que pendant une période du signal Fo/4 appliquée à la porte 10, ce qui évite les remises à zéro intempestives. Lorsque la synchronisation est effectuée et à condition quelle se maintienne pendant une période de la fréquence Fo/128 fournie par le compteur (soit environ 853 gs, durée supérieure à celle de la transmission d'un octet), un signal présence de porteuse est délivré au microprocesseur qui, informé du fait qu'une transmission de données qui lui sont destinées va s'effectuer, inhibe alors la remise à zéro du compteur en envoyant un signal 0 sur la troisième entrée de la porte 11 : le dispositif est alors prêt à recevoir les données transmises. Cette condition de durée de la période ae synchronisation évite de confondre la présence sur le bus de données non destinées au dispositif considéré et qui comporteraient un octet ne comportant que des bits à zéro avec la présence d'une porteuse à la fréquence Fo. Le signal de synchronisation est délivré cycliquement par le microprocesseur pour donner l'autorisation de remise à zéro du compteur à l'apparition des bits wstart" de transmission de données. On obtient ainsi une resynchronisation cyclique du démodulateur avec Fr. Le circuit RC effectue un filtrage du signal reçu. La tension Uo est voisine du niveau zéro, afin que la mise en phase de Fo et de Fr corresponde à un seuil d'amplitude aussi faible que possible. On notera que le dispositif décrit et représenté est très facile à réaliser sous la forme d'un circuit intégré. Revendications 1. Modulateur-démodulateur destiné à être raccordé à un bus et à un microprocesseur pour réaliser une transmission de données numériques du type asynchrone synchronisé et utilisant une fréquence porteuse en forme de créneaux, caractérisé en ce qu'il comporte, à l'émission, une première porte OU EXCLUSIF (3) dont la tension de sortie (Ue) est en phase ou en opposition de phase avec la porteuse (Fo), suivant que la donnée à émettre est au niveau logique 0 ou au niveau logique 1 et, à la réception, une seconde porte OU EXCLUSIF (7) dont la tension de sortie (Ur) est au niveau logique 0 ou au niveau logique 1, suivant que le signal de données reçu est en phase ou en opposition de phase avec la porteuse. 2. Modulateur-démodulateur suivant la revendication 1, caractérisé en ce que la fréquence porteuse est engendrée par un compteur (4) qui est remis à zéro (entrée 41) par un circuit logique (11), au aébut de la réception, à chaque front descendant du signal de réception. 3. Modulateur-démodulateur suivant la revendication 2, caractérisé en ce que la sortie de la deuxième porte OU EXCLUSIF (7) est reliée à un circuit à constante de temps constitué d'une résistance (71) et d'un condensateur (72) dont le point de jonction attaque un comparateur (8) qui compare la tension (Ur) audit point de jonction à une tension de référence (Uo) comprise entre les niveaux logiques 0 et 1. 4. Modulateur-démodulateur suivant la revendication 3, caractérisé en ce que ledit circuit logique comprend une porte ET (11) dont une entrée est reliée à la sortie du comparateur (8) et dont une autre entrée est validée par les fronts descendants du signal de réception (Fr).