Brevet FR2641924A1 — publié le 19900720

-suT anbsqo e 3auuop U neO TTnb anb$BOTeUe TPu2Ts ap sT2e8u no s$TlTsod s2uameiu $T slue uasuesgdae sanb;auinu s3om ap uoTssezzns OZ aun'p aemo; snos saTuT;p luos apTpsnuTs ap suoTiaod saq -auTmaiep azuanbg2; ap apT. osnuTs ap suoTlIod sap allaam aTop Tnb 'anbTuoqd9T!a auWT ied suoTieo TunmmooDa a ap TnoIzT unp TnTah Isa TsToqz aidmaxai; *ire çi -e=9u9 np uoTlesTTega v suep sagDadsai aile uaATop saeuTealuoD ap salos saTllanb ejailuom Tnb uoTzeOIddep aeTdmeaxa un iauuop eA uo 'naieigugZ np aeTeugg ainonias eT aaTazp ap auenv -1om np 2naveA eT ap vuadgp Tnb inaTeA aunp 2Uameizu)TS aT2ios ap TuIuTS aT la 4s2Tq sTo0z ap lom un luemanbTpoTagd aTo5pa lnaei 01l -_ua2 aT--anbT;oreue IBU2tS aT inod saTqTssod sueamgaDup smnaTeA XTS snTd ne E X TTnb eaaios ap 'unDeiz siTq sToi3 auaTe s3om sal anb aeesTAuea 3nad uo 'uo0TesTTeaL ap aTdumaxa un suea anb;oTeue Teu2Ts np lue9m9auT un lue3uas3dae 3om anbqoD gsanbTi -gmnu siom ap sazuanb9s ap amio; snos saanbTIdde sanbTiCmnu suoTz S -emioJuTp ilTavd V aguTmiaigp uaTq amao; ap anbl2oTeue-enbTaIDOT9 ieuTs un aiTnpo=d ap 3sa je:IsodsTp TaB unp 3nq el anbTSoTeue anbTiaaT9 TlUuTS ap apuop amio; ap anaiefLgu9 un aulaDuoD uOT2uaAUT anOiooIvNv VNDIS aa aaSNo,a FOa aa E nU flv2N3D 26 4 1 9 2 4 tant au signal pour que ce signal représente effectivement une portion de sinusdide. On pourrait imaginer que les mots numériques ne compor- tent qu'un bit représentant ie signe d'un incrément: increment +V ou -V; mais alors la pente maximale de sortie du signal analogi- que est limitée puisque d'une période d'échantillonnage à la sui- vante on ne peut pas augmenter le signal analogique de plus d'un incrément. Or cet incrément a nécessairement une valeur relative- ment petite par rapport à l'amplitude globale du signal analogi- que, si on veut aussi pouvoir réaliser des pentes faibles pour le signal de sortie sans être obligé de prévoir la possibilité d'engendrer des incréments nuls (ce qu'on ne souhaite pas pour des raisons de mode de transmission). C'est pourquoi on choisit plutôt de définir le signal analogique par des incréments ayant plusieurs amplitudes possi- bles; dans l'exemple choisi pour illustrer le problème, les mots numériques ont trois bits permettant de définir cinq valeurs pos- sibles qui sont une valeur centrale nulle, deux valeurs positives, et deux valeurs négatives égales en valeur absolue aux valeurs po- sitives. Mais, toujours dans cet exemple, on a prévu que les va- leurs positives sont dans un rapport égal à trois l'une avec l'autre. Autrement dit, si on appelle V la valeur de l'incrément de signal analogique élémentaire, les cinq valeurs d'incrément possibles sont: -3V, -V, O, V, 3V On verra dans la suite que ce rapport 3 joue un r8le important (mais le rapport pourrait être différent, par exemple égal à 4 ou 5). Les mots numériques peuvent être appliqués à une très grande fréquence d'entrée, le signal analogique de sortie se pré- sentant sous forme d'un signal en marches d'escalier dans lequel 264 1924 la période d'échantillonnage est largement supérieure au double de la fréquence maximale du spectre du signal analogique à produire; de cette manière il n'y a aucune difficulté à lisser le signal par un filtre passe-bas non échantillonné, placé en sortie du généra- teur. Typiquement, la fréquence d'échantillonnage peut être de MHz pour un signal analogique dont le spectre limita à 80 KHz. Le principe de reconstitution d'un signal analogique par une suite de mots numériques représentant un très petit nombre d'incréments possibles est donc très intéressant car il permet de limiter la complexité des circuits de conversion numérique/analo- gique (il est plus facile de traiter 3 bits à haute fréquence que 12) et il facilite la réalisation du filtre de lissage en sortie (filtre qui est difficile à réaliser quand la fréquence d'échan- tillonnage est trop proche du double de la fréquence maximale du spectre du signal analogique à produire). Mais pour que le générateur de forme d'onde donne satis- faction il faut alors que la valeur des incréments soit parfaite- ment bien déterminée, sans quoi le signal produit n'est pas celui que l'on voudrait. On conçoit cela facilement puisque l'on fait une intégration d'incréments successifs: un petit écart sur un incrément peut, s'il est répété de très nombreuses fois, aboutir à une perturbation très importante de la forme du signal produit. Un des buts de l'invention est de réaliser un générateur de forme d'onde de signal analogique qui fournisse des incréments de signal aussi précis que possible, et en particulier des incréments qui sont dans des rapports extrêmement précis les uns avec les autres lorsque plusieurs valeurs d'incréments peuvent être engendrés en fonction du mot numérique d'entrée. Le générateur de forme d'onde selon l'invention, destiné à produire un signal analogique à partir d'une séquence de mots numériques de commande dans laquelle chaque mot représente un in- crément de signal analogique, est constitué sous forme d'un cir- 264 1 924 cuit capacités commutées comprenant un amplificateur différen- tiel ayant au moins une entrée et au moins une sortie, avec une capacité d'intégration non commutée entre la sortie et l'entrée, une capacité commutée de rebouclage entre l'entr&e et la sortie, et plusieurs capacités commutées d'entrée nominalement identiques pouvant être commutées alternativement entre une tension de réfé- rence et l'entrée de l'amplificateur, soit individuellement soit en parallèle les unes avec les autres en fonction du mot numérique appliqué. Le générateur est caractérisé en ce qu'il comporte des moyens pour établir, avant une séquence d'élaboration d'un signal analogique, une phase de comparaison des capacités d'entrée les unes avec les autres pour déterminer la capacité d'entrée ayant la valeur la plus proche de la moyenne des valeurs des capacités d'entrée, et des moyens pour imposer l'utilisation de cette capacité lors d'une séquence ultérieure d'élaboration de signal analogique lorsque le mot numérique de commande implique la commu- tation d'une capacité individuelle entre la tension de référence et l'entrée de l'amplificateur. Cette phase préparatoire de comparaison a pour but de déterminer quelle est la capacité la plus appropriée qu'il faut choisir parmi les différentes capacités individuelles d'entrée pour que l'incrément de signal analogique soit aussi proche de 3V que possiDle lorsque toutes les capacités d'entrée sont en paral- lèle, l'incrément &tant V lorsque la capaclté sElectionnée est commutée (dans le cas o les deux valeurs d'incrément possibles sont V et 3V, mais on comprendra que le problème est le même si les valeurs sont différentes). Cette disposition permet de tenir compte, de la manière la plus efficace possible, de la dispersion qui peut exister entre les valeurs des capacités même si on'a pris de grandes précautions lors de la fabrication pour avoir des capacités individuelles aussi identiques que possible. 26 4 1 9 2 4 En effet, on voudrait que le rapport entre les incré- ments de signal analogique soit précis à 1 pour mille près alors qu'il peut y avoir une dispersion de fabrication de 3 pour mille. L'invention permet d'obtenir cette amélioration. Selon l'invention, on utilise de préférence l'amplifi- cateur différentiel lui-même comme comparateur de charges lors de la phase de comparaison des valeurs de capacités. On applique des tensions de référence de valeurs iden- tiques à un premier groupe de deux capacités d'entrée, puis on relie les deux en parallèle à l'entrée de l'amplificateur, en les connectant dans un sens tel que les charges des deux capacités se compensent, l'amplificateur étant mis en boucle ouverte et sa sor- tie basculant dans un sens dépendant du sens de la différence entre les valeurs des deux capacités; on répète ces opérations pour toutes les capacités d'entrée prises deux à -deux, et on stocke à chaque fois dans un registre un bit correspondant au sens de basculement de l'amplificateur. Un décodeur reçoit les bits stockés dans le registre et fournit une indication de la capacité médiane de la suite de capacités classées dans un ordre croissant. C'est cette capacité qu'on utilisera et non les autres lorsqu'une seule capacité d'entrée devra être commutée pour l'élaboration du signal analogique. De préférence, l'amplificateur différentiel possède deux entrées différentielles et deux sorties différentielles, et l'ensemble du circuit à capacités commutées est construit symétri- quement autour de l'amplificateur. De préférence aussi, au cours de la phase de comparaison des capacités d'entrée, on utilise un mode de comparaison avec compensation de la ou les tensions de dé- calage d'entrée de l'amplificateur; par tension de décalage d'entrée (ou tension "d'offset") on entend comme cela est classi- que la différence de potentiel présente entre une entrée et une tension de mode commun lorsque la sortie et l'entrée sont reliées entre elles. 264 1 9 2 4 D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: la figure 1 représente un schéma bloc du circuit à capa- cités commutées formant le coeur du générateur selon l'invention; la figure 2 représente la configuration du circuit pen- dant une première phase de production d'un incrément de signal analogique, lors d'une séquence d'élaboration d'une forme d'onde; la figure 3 représente la configuration au circuit pen- dant une deuxième phase de production d'un incrément -de signal analogique, lors d'une séquence d'élaboration d'une forme d'onde; la figure 4 représente la configuration du circuit pen- dant une phase d'initialisation lors d'un cycle de choix de la meilleure capacité d'entrée; - la figure 5 représente la configuration du circuit pen- dant une phase de comparaison proprement dite de deux capacités d'entrée; la figure 6 représente un schéma bloc d'ensemble du gé- nérateur de forme d'onde selon l'invention. Le circuit de la figure 1 est un circuit à capacités commutées capable d'exécuter une fonction de conversion numérique/ analogique. Il peut recevoir, une séquence de mots de commande-nu- mériques à trois bits, appliqués à une fréquence d'horloge F. Une horloge non représentée définit des cycles de commutation des dif- férents interrupteurs de la figure 1 de manière que les mots de commande numériques puissent se succéder à la fréquence F. La fréquence F est par exemple de 15 MHz. L'application d'un mot de commande engendre un incrément de potentiel en sortie du circuit et cet incrément a une valeur qui dépend du mot de commande. Dans l'exemple particulier décrit ici, on a choisi le code de conversion suivant, dans lequel al, al, a2 représentent les trois bits du mot de commande et V une valeur élémentaire 264 1924 d'incrément. Les incréments possibles sont 0, V ou 3v, en positif ou en négatif. a0 al a2 incrément 1 1 1 +3V 1 0 1 + V 1 0 0 0 0 1 1 0 0 1 0 - V 0 0 0 -3V L'incrément 0 n'est en réalité utilisé que pour des tests-mais pas pour les phases de conversion proprement dites. - La gén&ration d'un incrément + V consiste à transférer une charge CV dans une capacité d'intégration, cette charge s'ajoutant à la charge déjà existante. La g&nération d'un incra- ment - V consiste à transférer la même charge mais en soustrac- tion. La génération d'un incrément 3 V ou -3 V consiste à trans- férer une charge triple de la précédente, en addition ou en soustraction respectivement. Le circuit qui est représenté à la figure 1 est un cir- cuit différentiel symétrique, bâti autour a'un amplificateur différentiel à deux entrées symétriques et deux sorties symétriques. Mais on pourrait imaginer un montage non symétrique. L'amplificateur comporte une entrée E et une entrée E', une sortie S et une sortie S'. La sortie S fournit un signal variant en sens inverse de l'entrée E, et de même la sortie S' fournit un signal variant en sens inverse de l'entrée E'. - La sortie S est reliée à l'entrée E par une capacité d'intégration C et de même S' et E' sont reliées par une autre capacité d'intégration C' de même valeur que C. Ces capacités ne sont pas des capacités commutées, c'est-à-dire qu'elles restent connectées entre l'entrée et la sortie pendant toute la durée des cycles d'élaboration de signal analogique. Toutefois on peut voir 264 1 9 2 4 sur la figure 1 un interrupteur K1 et un interrupteur K'i1 permet- tant de déconnecter la capacité C et la capacité C' de la sortie S et de la sortie S', respectivement. Ces interrupteurs seront ou- verts seulement pendant la- phase préliminaire BCC de choix de la meilleure capacité d'entrée. Ils sont fermés pendant le reste du * temps c'est-à-dire pendant une phase BCC complémentaire de la phase BCC. Le circuit comporte encore deux capacités commutées de rebouclage identiques, respectivement Cb et Cb', pouvant alter- nativement être connectées l'une en parallèle avec la capacit& d'intégration C et l'autre en parallèle avec C', ou être reliées par leurs deux bornes à la masse ou à une tension de mode commun VCM. Les capacités de rebouciage ont une valeut nettement plus faible que les capacités d'intégration, par exemple 1 picofa- rad pour Cb et 13 picofarads pour C. Ces capacités sont commutées à haute fréquence pendant l'élaboration d'un signal analogique, quatre interrupteurs K2, K3, K4, K5 pour la capacité Cb et quatre autres K'2, K'3, K'4, K1'5 pour la capacité Cb' permettant cette commutation. Les autres capacités commutées au circuit sont les capa- cites d'entrée. Il y en a trois dans l'exemple décrit, Cl, C2, C3. Pour ces capacités, la commutation à haute fréquence per- met de les connecter alternativement à des tensions de référence puis aux entrées de l'amplificateur différentiel. Mais les interrupteurs permettant cette commutation sont nombreux afin de permettre qu'une capacité individuelle unique Cl ou C2 ou C3 subisse la commutation (charge par une tension de rEf&rence puis connexion à l'entrée de l'amplificateur) ou alors que les trois capacités d'entrée Cl, C2, C3 subissent cette com- mutation en parallèle. De plus, le nombre d'interrupteurs est multiplie par deux pour permettre que la connexion aux entrées de l'amplificateur se fasse soit directement dans le sens o les capacités ont été chargées soit avec inversion de sens en croisant les connexions. Ainsi, la capacité C1 est associée à quatre interrup- teurs Kil, K12, K13, K14 permettant de connecter chacune de ses bornes à l'un ou à l'autre de deux conducteurs T et T'; les conducteurs T et T' peuvent être reliés à des tensions de référen- ce ou aux entrées E et E' de l'amplificateur différentiel par d'autres interrupteurs. Plus précisément, pendant une première phase (phase a) de chaque cycle d'horloge (un cycle correspondant à l'application d'un nouveau mot de commande numérique d'incrémentation), une capacité commutée d'entrée C1 ou C2 ou C3 (si le mot de commande correspond à une incrémentation +V ou - V) ou les trois à la fois (si le mot de commande correspond à une incr&mentation +3V ou -3V) est connectée entre une tension de référence de mode commun VCM et une tension de référence DACREF (tension de référence pour la conversion numérique/analogique). Pour cela un interrupteur K6 permet de connecter le con- ducteur T à la tension VCM et un interrupteur K'6 permet de con- necter le conducteur T' à la tension DACREF. Les interrupteurs K6 et K'6 sont fermés pendant la première phase (phase a) de chaque cycle d'horloge. Ils sont ouverts pendant la deuxième phase (phase b>. Sur la figure 1, on a indlqué entre parenthèses à ceté de cha- que interrupteur la phase pendant laquelle il est fermé. La connexion d'une capacité ou des trois capacités à la fois est déterminée par les interrupteurs Kll à K34, ainsi d'ailleurs que le sens de connexion pour imposer le sens de charge de la capacité, ou le sens de transfert ultérieur de cette charge. Pendant la phase a, les capacités Cb et CD' sont aé- cnargées par fermeture des interrupteurs K4 et K5, K'4 et K'5 qui les relient à la tension de mode commun, les interrupteurs X2, K3, K'2, K'3 étant alors ouverts. 264 1924 Les capacités Ci, C2, C3 sont théoriquement indentiques, et leur valeur nominale est de préférence égale à la moitié de la valeur nominale commune des capacités commutées de rebouclage Cb et Cb'. Pendant la deuxième phase (phase b) de chaque cycle d'horloge, la ou les capacités d'entrée préalablement chargées sont déconnectées des sources de tension VCM et DACREF (ouverture des interrupteurs K6 et K'6) et sont connectées aux entrées E et E' de l'amplificateur en même temps que les capacités de reboucla- ge déchargées Cb et Cb' sont reconnectées en parallèle sur les ca- pacités d'intégration respectives C et C'. La charge stock&e dans la ou les capacités d'entrée se transfère alors dans la capacitE d'intégration et la capacité de rebouclage, et elle donne lieu à un incrément de tension différen- tielle. L'incrément est positif ou négatif selon le sens de connexion des capacités d'entrée; son amplitude est V ou 3 V se- lon qu'une seule capacité ou les trois capacités en parallèle sont utilisées pendant le cycle. Pour la connexion des capacités d'entrée aux entrées E et E' pendant la phase b, on prévoit un interrupteur K7 entre le conducteur T et l'entrée E et un interrupteur K'7 entre -le conduc- teur T' et l'entrée E'. Pour résumer la phase a, on a représenté à la figure 2 la configuration générale du circuit pendant cette phase; la capaclté d'entrée Ce est l'une des capacités Cl, C2, ou C3 (pour obtenir un incrément d'amplitude V) ou les trois en parallèle (pour obtenir un incrément d'amplitude 3 V). La phase b est représentée à la figure 3; la capacité Ce est la même qu'à la figure 2 mais son sens de connexion dépend du signe qu'on veut obtenir pour l'incrément. Pour mémoire, on peut noter sur la figure 1 un interrup- teur K8 permettant de relier le conducteur T' à la tension de mode commun VCM, à des fins de test uniquement, l'lncrément de sortie. étant alors nul. 264 1924 On va maintenant décrire les éléments de circuit permet- tant d'établir, préalablement aux phases d'élaboration d'une forme d'onde analogique désirée, une séquence BCC de choix de celle des capacités Cl, C2, C3 qui est la plus appropriée pour obtenir la plus grande exactitude possible du rapport entre l'incrément V et l'incrément 3 V désirés théoriquement. La séquence de choix se déroule en plusieurs étapes, et chaque étape comporte deux phases qu'on a appelé BCCINIT (initia- lisation) et BCC COMP (comparaison proprement dite). Les différen- tes -étapes correspondent à des comparaisons des différents capacités d'entrée deux à deux: par exemple d'abord les capacités Cl et C2 puis C2 et C3 puis C3 et Cl. Pendant la phase d'initialisation BCCINIT, on ferme un interrupteur K40 court-circuitant l'entrée E et la sortie S et un interrupteur K'40 courtcircuitant l'entrée E' et la sortie S'; simultanément, on ouvre les interrupteurs K1 et K'i de sorte qu'une borne de la capacité C et de la capacité C', préalablement connectée à la sortie S et S' respectivement, est déconnectée; cette borne est alors reliée à la tension de mode commun VCM par un interrupteur K41 pour la capacité C et K'41 pour la capacité C'. Par ailleurs, toujours pendant la phase d'initialisation BCCINIT on ferme deux interrupteurs K9 et K9' permettant de relier respectivement le conducteur T et le conducteur T' à une première tension de référence BCCREF1 et à une deuxième tension de référen- ce BCCREF2. Enfin, on ferme quatre des interrupteurs Kil à K34 pour connecter deux capacités d'entrée choisies entre BCCREF1 et BCCREF2. Par exemple les capacités choisies au cours de l'étape en cours sont Cl et C2 et les interrupteurs fermés sont Kll, K14, K21, K24; les autres sont ouverts. On réalise donc pendant la phase d'initialisation deux opérations distinctes simultanées; la première est une prise en SaT Ins uOTeZvIPUT aun IuvssTuanoj 'caJln un SUeD no suas un suep -TD-Ta-T maTnzseq 'eJ3 'TauaI;C;-P inanbezD;TdmeLT a sagl:ua saeT aeua egnbTTdde 'aTTanDosa uoTsual alaD 'Zo la 1I salTedez sap sauzoq xne eaT]semdde aianpTs9J uoTsuai aun la a-3stsqns 0 aTIBanpTsq. atsepq aun IlnaTvS ap azueaj.;-rp a:Tiad aun e X úTTS !TTnU quaTAap ZoD 1 1D ap sauioq xnue uoTsuai UT la uPmasneainoI zuasuaduoz as sa2letD sae sanbTiuaPT iuaasnainoT uos ZD la ID Ts! uasuadmoz as sa2jeqa saT anb.nod jlODDDU aseqd eT 3uepuad suoTXeuuoD SeT luts oD ua Slem aTQT-Ied ua ZD 3a ID naAnou e Z iztauuOD uo '&MNIDDa asevtd eT luepuad Z-Drl3D uoTeuel aun e ZD I 1 aT;2TTeead ua sBaLeD e uo TS 1TP -auamaanV s asuadmoz as Q luapuae saZieup san-I anb Ta Suas un suep aTTT/eled ua sagzauuoz ZUOS W-SSTlS;a anbsiOT aIIedmOz ZD 1a ID seIo;edu sap seu3oq Oz xne ausad aius Tan-pisd uodsual eT 2sa uoTsua a aJ saaSua sas a5auv aanbTTdde uoTsu2 ePT UOTas alInr un suep no suas un suep lueTnDseq 3naevaedmoD ua TaT!ua;gTp inaiezY;TTdaeT aSTTTltn e;sTsuoD guooDDD aseqd saaD g*agaua,p sCalDedeD sap ap P 3uam -amdomd uosrLjduioD ap aseud aun Isa 97ns inb aseud eI 51 ID la úO slnd úD la ZD: s15IedvD ap sadnoZ2 saaine sap uosT-'edmoz eT e luaalas saquEATns sadvea SaT ' ZD la IO suTIedewd SaT Iuos ade-a alao 2uepuad eaedwoz uo,nb s3ziedeD saT anb Tzp asoddns utO 'aua p se]Iedebd xnap ap uosiLJ.edmoz ap adeiq aun,p 1INIDDI uoTiesTeTTiulTp aseMd eI 2uepuad I PanI;j 01 eT ap iTnzlm$ np uoTi inZTjuoz UT auasgaide daa amn eB ÀZlUDDq - I13EDD9 e aTeT9 aunwmoD a!uanaga ap uoTsuai aun zaAe:aîedmoz P s;zTDede xnap sap a2euqD aun Isa uonemvcdo amtTxnap eI led azunep.S aTnLos eT la,a a aS2ua iTnzaj z lino) un aa laed aunp S -a9Tos eT la 9 a!DI12UaT S aziua z;nz3Tz- 2.1noz un med aiTepaun uTe2 ua eTznoqam jueva anaeaIT;TdmeT '1DA unmmoz epom ap uoTsuel eT ls anesDIJITTdme,l ap Saalua aun aiJua aunzmetp saaaDauuo,D la D uoT2ej]auTP s2 - -TzedeD sSI susp lnaeDt;TIdmteT ap las;;o,p suoTsuael sap aiTomgm valeurs relatives des capacités d'entrée qu'on est en train de comparer. Les interrupteurs K40, K41, K'40, K'41 sont ouverts pen- dant cette phase BCCCOMP pour que l'amplificateur soit en boucle ouverte. Le signal de sortie de l'amplificateur est stocké dans un registre non visible à la figure 1. Pour prendre en compte l'existence des tensions d'offset de l'amplificateur, l'application de la tension résiduelle se fait à travers les capacités d'intégration qui ont été préalablement chargées pendant la phase d'initialisation par les tensions d'offset. C'est pourquoi, sur la figure 1, on peut voir un inter- rupteur K50 permettant de relier pendant la phase BCCCOMP le conducteur T à celle des bornes de la capacité d'intégration C qui était reliée à VCM pendant la phase d'initialisation BCCINIT. De même un interrupteur K'50 permet de relier la capa- cité C' au conaucteur T'. La configuration du circuit pendant la phase de com- paraison proprement dite BCCCOIP est représentée à la figure 5. C'est par les interrupteurs Kll à K24 qu'on effectue le croisement des connexions des capacités Ci et C2; par conséquent si les interrupteurs Kll, K14, K21, K24 étaient fermés pendant la phase BCCINIT, alors- Kll, K14, K22, K23 sont fermés pendant la phase BCCCOIP, les autres étant ouverts. Ayant stocké dans un registre un bit indiquant laquelle des deux capacités Cl et C2 est la plus grande, on recommence l'opération pour un autre groupe de capacités, C2, C3 puis pour le dernier, C3, Cl, et on stocke les bits correspondants dans le registre. Le décodage du contenu du registre (trois bits si on fait trois comparaisons) permet de classer les capacités en ordre croissant ou décroissant et de choisir la capacité médiane de la suite. C'est cette capacité qu'on utilisera dans les phases ulté- rieures d'élaboration de signal analogique pour avoir la plus sap ain:awaai; ap xneuJTs sap uoT:ldaz,* PT anod EN 7ZX la IZX sanza-dnaiauT sap ean-amia ap xneu2Ts sap uoT-dagag eT anod: z Oú ú la Zz i sinaBdnaaaluT sap animama; ap xnsu2Ts sep uoT4da$9i Pl anod: ZN f I"y -Ba 3 jg sinidnizlaiuT sap azn-Bamia ap xneuSTs sap uoTIdaB3I sT inod: l * úlx la ZIX Sanaidnianu sap an 5z -amie; ap aBuvmmoz ap xneu2Ts ap uoTIdazDC IT inod: IN *anbT2oTBur ITuUTs ap epuop 1 maol ap UoTiigugg ap ade-g aun,p q assud sT susP no v asvqd sT suvp Isa uonb luenbTpuT C le xrouc-çs aD uoTidazga PT inod: q 'e ÀTzDdP BaiTT nTITam eT ap xloD aD adsez aun susp sd isau uonb oz 2ut>nbTpul 3DD T2U2!S un,p uoT!daal sT ainod: *D0 ToedBvD PnaTTTI vl ap XTogI aD advig aunp UOTIeSTTeTITuTP aspqd ua isa uonb 2uenb -TuUT JINIDDa T/UiTS unp uoT-idaBi eT mnod: IjNIDD Ja-uaP S"3aTedpz çI ap ajIp ipamaidoid uosTiwadmoD ap asugd ua jsB uo,nb juenb -TPUT c{ODDDo IeuTs unp uoT-odadgB eT anod d: ODDDO : uos apuvmmoz ap sauzoq saB *(aTBT4uB1J;>TP ua) JTs9p anbi2OTIeus TBU2Ts aT luvssTuanoz,S Ba S saT2aos C xnap saT 34 91T2d eFgp e uo -uop apuemwoa ap Ba uoTIeZuaiTIe,p sauaoq ap alqmou uT I;g un j4uee aDS zoIq unp amiog snos sTlada 2sBa aBnmfl) sT ap saaBnmmoD s TZDede3 s iTnl1Iz aB * 4uam mapgDad saTIDa9p sase4d Sualg;;-Tp sp sp IuaBuiuoITuo; ne salTs ç -saffu sauen1o sluaBgJIp sap ZOTq emitos unp amio; snos 9 an2IU eT s 9uBsd93daz Isa uoTluAUTAIT UOTaS TeqoT2 3TDZiD al À A[- la A- no AC la A sanbTJOgql sluam9JSuT sap SOTITaB san;TeA SaT aD3ua 1aodde3 aT Ins aTcISSOd uoTSTZC'd apueJ2 Z 6 L 9Z *3Toedeo ainaTTTem eT aP xToqz ap adevai aun suep lsa uo,nb]uenbTpuT TVU2TS: DD[ : luos Tnb la ITo5ea TTnb xnulTs op aTQa2uoz aT snos 'ú Z I soa OC -n2Tg xne aDuaeggai ua e*nbTIdxa sanaidniaeuTp sainzaaAno ea sea -niomlaa sap uoTssaDzns eT ainogxa dD UVa anaouanb s a- *DS qTnziTv np apuemmoz ap sagalu SaT la UDVq anaDouanb;as np salos sl allua uOI3lSTuoaqDu s all9 asTToqmXs 12 saiiod ap aTQmas -ua u.ú e I ain5TI xne aouaJgaa ua CnblIdxe snssazoad aT uoT -as q 3a e saseqd saT DeA amsTuO14Duús ua luamJeJ as la luaiAnos Sx '9,x '9 Tssne STpr iún ez II s:n-adniiaeuT sol anb;agiuem ap VHdNSD aseqd ap inaeleaguC np snssi xneuSIs sal avd sesITuoqa -u6s iurpuadaz luos xneu2Ts saD ' ZSD U 9Duea z93 eT Jed 9u2Is9p OZ anbTBo0Lue/ënbTigmnu uoTsavAuov ap inavuanbgs un aTd sinpoad zuos 8a 'úT 'za '"ZN 'Ia 'IN q9, '9p apuemmoo aD xneuSTs sa arbT!oTeuP/anb!:ignu UOITSeAuOD ap]nqap ap MNOD TU!STs un ied; C4zueTogp aaa 3nad anal -eagug2t aD 'giTzedeo aineTTIam eT aP xToqa ap saseqd saD siopar ua 51 quamaInes sTvm '(zlR 51 aIdtuaxe id) agAaTg aDounbagi! H aH OTJOq aun,p a-tiad es auuoaauoj Tnb VIHINS5 aseqd ap ana:itiguai un iedsaînpoid quos q la e aseqd ap apu-emoz ap xneu2ts sae *unmmoz ppom ap aDualaffia ap U Tsuel: NDA anbI2oleue T/utTs un,p uoTI 01 -eagu92 ap sadvIg SaT inod azualqgai ap uoTsuai: MaMDVC aeaua,p aiTzrdeuz ainaTITam eT ap xloqz ap sad -vig sel inod aouaj;jgaI ap SUoTSUa2: ZJESDOR la IdSUDOU : zuos àDS iTnoiTz np uoi3e3uemlTep sau3oq sel 9,X inazdnzaalUT,T op eanlamJa; PT SIOTe aJTpJa2uT anod 1a usaz au apou ua gX znazdnlazluT.,T aD ain-ipAano,p la atnjaw3al ap apuemmoo ap xneu2Ts ap uoITdaDaI eT inod: 9,> e 8- ' IEX ZasanaidnaaaauT sap ain3ama; ap xnsuMIs sap uoTada:gag lT anod: ú ua usa uonb juenbTpuT d1O0DDOE TBUMTS aT la 'uosTIdldmoz ap adeP9 aunp uoTiesTlvlîTuTp aseud ua usa uo,nb 2uenbTpuT lINIDD TVU2 -TS aT 'alge; P suosTeaedmoD sap xToqD sap aussluT;gp,hD:a HD xneu2Ts saI aaino 'lTuano; bgDDU inazuanbgs amtTxnap al Oú aInaTTTam eT ap uoTIeuTmfalgp ap ainDpood eI ap uoi2naxai, saiTLssaogu saouanbgs saT aloqaTa Tnb b2SDoD inazuanbas aaune un,p SnSST IUOS s saBTuem9iddns apummmoO ap xnBu2Ts saD ID zaAe úD no úo aaAe ZR 'ZD aa ID:A axTe 5z uosTaudwoo e T usa lTTanb juenbTpuT siTq xnap:,HRD HD anbIMoTPue/anbTmwnu UOTsaeAUOO BT anb aIneq issne aouanbpi; aun e aBTLe as ap uTosaq sed juou seToedD aBP uosTeledmoD ap sadelq saT iL ZHIlz 1IdmaRxa ied 'Bauanbga; asseq SnTd e -AOT-O1 0, OZ SPZTPUUamTddns apummooD ap xnvuWTs Soa la;Ba lae E iToiai bSDVQ I inauanbCs a- *sapuemmoa saa ianogxa nod 6MSDVu inaouanbCs np seTazos saT aisTTTln unBd uo -a g s 1 sSIna xne s.Lnsgai sadeug saT JTTdmozoe anod sgpuEmmoD aeJ lUaATOP 1ú7 e IITX Sanal T dSnaBaau sa '3agUa ua ' 3ToBdBo BanaTTIIam el ap xTo1o ap sadelq sal iuepuad i7D I IIXl sinaidnlaaauT sap sainJfaAno la sta1namwaa; SBT IapumUIUIOD ap ajlno ua Bamad JMSDYV ln auanbbs aB -A lsa aJTnPoad e luamaDuTIT ap apniTldmeT anbs9oI zuammazuT un,p UOT$BJoQvTgT inod agATIlO aalTP Top Inb úO 0I no ZD 'ID 'agaJue,p alTvedez eT e usa aTTanb tueu8Tsgp nvM nvaATu un Z 3sa inb *nT-a- 'Inul ntaATu un 1Q un 1a (aIdmaxe.ed) spq nvaATU un X juos xnap zuop saiTeuTq xnBuUTs: úS 'ZS 'IS IuamBu3JUTI T ap uoTIvioqTgaT jurpuad SaATDBe lUOaS Tinb ú 'Zd 'IdI 'úN 'ZN 'IN S xneu2is sap xnaz ap X0o3 aI alns jaTTnoDiavd ua quassTe xueuBuTs sBa ',S aj ST sa OS SBT a3ua -Tfnpoid aB 1 -OP1 anbTgOTBuB aITaTZuaBCITP uoTsual ap uBamaUIuT,p auSts lanb la lnaTA aTTIanb IuenbTpuT PnbTagmnu apupmmoo ap lom np sliq: ZI 'I 'O0 6 L 9z -(rctoxa xed TnJTz rp uopu3 snos sTn nb -Bqa e) anbTpoTxad uoTaeoTjTaA aun lauT2emT 3nad uo 'sev saanevp sua *-aAnao ua asTm aBa1tnma9d es ap juBmom ne C3inzaTD np oTA ap aginp el inod eaTgns DDO ajnpgzoad aTnos aun svD suTevaez SU ÀTDUTedpB ainaITTag UT ap XTo0P ap DOS ranpgooid aun nvaAnou O sed OC eIanBzgau uonb luev olqeTeA u2alsa/ uOTlCu2TSgp a3aaD A- no A+ anbT0OTVUV TeU2Ts op luemg/DUT unp uole oqvTgT op saoT ajTns PT led aSTTTIln auaB eaAap Tnb úO no ZD 'ITD a9g3U,P D2TDudzD PT Isa aTTBnb au2Tsgp neaAIu aD la ES ZS 'IS SaT3loS SO/3- sas op unT 3ns jaTTlno3Ted nevaTu un Iu çZ -anoj inapoogp eT ' TeUUTS aT ied auTTd 4sa bUS0DO ilnDuanbgs $noD-D a- (DoodolS lvU$TS) 9iToede3 a2nLBTTam eT ap xToMz ap ainpgDod - eT ap 211B,p TeUBTS un -am bSDDso inaDuanbbs aT 'xnap 1 xnap saae9dmoD: l Zuo agJaua,p seiTedevo so1a SaT anbso1 - sluepuod -soaaoz d0ODDo la LINIDOS xnvu2Ts sap la 'SgiDodedz soaine xnap g a uaas HedIuoD.eT inod BD 'HO aTdnoD amiTxnap un sTnd 'seaTzedez ap aldnoD aaTmuid unp uosteEjedwo eT inod 'd6H0ODOR la JINIDDR sgçssaDDfns xnUuTs sap la,PD -'HD xnLu2Ts ap eTdnoo i bTmaid un -Tnpoad inaDuanbUs a' 'aTP]uamaidold uosTeaeduloD ap aseUd LI Z 6 L d9Z *26 4 1924 On peut imaginer la table de décodage suivante pour le décodeur DEC; en supposant que D1, D2, D3 sont les bits stockas dans le registre REG; Dl représentant un bit de résultat de la comparaison de Cl avec C2 avec Dl = 1 si C2 est supérieur à Cl et D1 = O dans le cas contraire; D2 = 1 si C3 supérieur à C2 et D3 = 1 si C3 supérieur à Ci: D1 D2 D3 Si S2 S3 0 0 0 0 1 0 sélection de C2 O O 1 erreur 1 O O sélection de CI par défaut 0 1 0 0 0 1 sélection de C3 - 0 1 1 1 0 0 sélection de CI 1 0 0 1 0 0 sélection de CI 1 0 1 0 0 1 sélection de C3 1 1 0 erreur 1 0 0 sélection de CI par défaut 1 1 1 0 1 0 sélection de C2 Les cas d'erreur sont des cas d'incompatibilité des ré- sultats des comparaisons; ils viennent de ce que l'écart entre les capacités est très faible; on sélectionne une capacité quel- conque par défaut, par exemple Cl.- On a ainsi décrit un générateur de forme d'onde fonc- tionnant par application d'une séquence de mots numériques à très haute fréquence et ayant une très bonne linéarité malgré le fait qu'il fonctionne par élaboration a'incréments pouvant avoir plu- sieurs valeurs différentes. L'invention est applicable dans des cas o le rapport entre les valeurs d'incréments est différent de 3 ou dans le cas o plus de deux valeurs d'incréments sont utilisées. On peut ima- giner par exemple qu'il y a trois amplitudes d'incréments possi- bles V, 3V, et 5V et qu'on effectue une procédure de classement de cinq capacités normalement identiques pour déterminer la capacité 264 1 9 2 4 médiane des capacités arrangées en ordre croissant, pour ensuite sélectionner cette capacité si un incrément V doit être produit, pour sElectionner cette capacité et ses deux voisines dans la sui- te croissante si un incrément 3V doit être produit, les cinq capa- cites étant mises en parallèle lorsque l'1ncrément 5V- doit être produit. anb alaTuM ap suo3xauuoD slnaT utsToiOD ua inalzeTgTTdme&T ap OE aallua,T 1e VTaQTl>jvd ua sea,8jvqz saiTzvDdvz SeT janbTTddu ag33uap saiTDeded xnap ap (ZD 'ID) adnoig 3aTmpid un es (ZgSMooq - -IEZDqa) aunmwoz aDua3a aD uoisuai aun 3anb-ldde inod inanuenbgs un ivaiiodmoD uosTeadwoD ap asrqd eT aIIqelq inod suaioM SaT anb aD SZ ua 9sTla-3Dev 'l uot3eoDpua*al eT uOTas ana3aeaiuaD 'Z ap a922u9,T la aDua29;92 ap uoTsual UT allua eTTanPTATPUT 9a5auaD a3TBdeD aun.p uoI-e-nwmoD eT -nbTIdmi 3nb%ddu aDuem - moD ap iow al anbsaoT anbI.foTvuU TeU2TS ap uoTI3soqlT,,p aanaii Oz -_aTn azuanbips aunp saoT aaauap *aTzeda azzaz ap uoTi3silTinl aesodmT anod (DM) ûOMh) supXom sap 3la 'ag::uaup sa3izedez sap sanalA sap auuaAom PT ap aMzold SnTd 9I anaTVA VI luBev a ,luaup g3iztdBD eP aauIm;aa39p inod sa3ine saI zaAL saun saT aeJ3uap saioDedez sap uostBaedmov ap asvqd aun lanbTMoTvu T2U8Ts ap I uoiqeaoqvT9,p azuanb9s aun 3uvAe 'laTqeag, avod (OUSDDU) suaXou sap a33odmoz TTnb aD ua 'sla33 D anb-Idde apuemmov ap anb- ragnu zom np uo-r-luoj ua saline saDT z)aAL saun SaT aTa2T-[vad ua 'iTos 3uamalTanPTaTPUT 310S 0Sna3eDlIIdmBI ap a;ajuii 3a (g4MDVa) aDu-ajgDj ap uoTsuai aun aalua sea3inwmoD a3eu quvAnod sanbl-auap 0I 3uauaeujMou (gO 'Zo 'iD) ae9quap saainummoz saIadeoee sinaTsnld la 'a9,lIuaT la aT10os BT aeaua (,qD 'q[) a15TDnoqai ap a.anmmoD a-ztadBD eun 'aea-iua, 3a aT:ios B1 -aiua (,D 'D) uoIaLae:uTP z3:Iodod aun (,S S) a!3aos aun aa (,M S) agiaua aun suIom ne lueXei iaiumagtp unael glTdm? un aupliodmoz (.DS) sao3anumoD g sg1zu-de P 3inDaoaz un 3uvu;aidmoz na3IzLau92 aT 'alTnpoid B anb -12oIsue euMIs ap luamgazuT un lueluas;aldai iom anbeqzo 'apuvmmoD ap sanbTi3mnu siom ap azuanb;Ds aun,p jT313d B anbrioTRUe TBU2lS un azTnpoiL e guIlsap rpuo.,P amioj ap ana3PauqD '1 SNOIVDIGNMAMH OZ Z6 1 Z leurs charges se compensent, l'amplificateur étant mis en boucle ouverte et sa sortie basculant dans un sens dépendant du sens de la différence de valeur entre les deux capacités, répéter ces opérations pour toutes les capacités d'entrée prises deux à deux (C2, C3; C3, Cl) et stocker à chaque fois une information correspondant au sens de basculement. 3. Générateur selon la revendication 2, caractérisé en ce qu'ili comporte un registre (REG) de stockage des informations de sens de basculement, et un décodeur en sortie du registre, le dcoaeur fournissant une détermination de la capacité d'entrée ayant une position médiane dans la suite de valeur croissante ou - décroissante des capacités d'entrée comparées deux à deux. 4. Gén&rateur selon la revendication 2, caractérisé en ce que les capacités d'entrée sont appliquées avec leurs con- nexlons croisées à l'entrée de l'amplificateur à travers d'autres capacités (C, C') dans lesquelles ont été préalablement chargRes les tensions d'offset de l'amplificateur différentiel. - 5. CGénérateur selon l'une des revendications 1 à 4, caractérisé en ce que l'amplificateur est un amplificateur différentiel symétrique à deux entrées différentielles (E, E') et deux sorties différentielles (S, S') et en ce que l'ensemble du circuit à capacitEs commutées est construit symétriquement par rapport à l'amplificateur différentiel.