Brevet FR2641147A1 — publié le 19900629

DESCRIPTION DISPOSITIF ELECTRONIQUE INTERRUPTEUR RAPIDE A HAUTE TENSION. L'invention concerne un dispositif électronique interrupteur rapide à haute tension pour signaux à haute fréquence recevant une première source de tension basse1 positive, une deuxième source d tension basse, positive, dépassant d'au moins cinq volts la valeur de tension de la première source, une troisième source de tension haute, négative, dispositif interrupteur à fonction de transfert positive pour fournir, sous la commande d'un signal de tension de commande d'entrée à deux niveaux sur une borne d'entrée, à savoir un niveau haut environ égal à celui de ladite première source de tension, ou un niveau bas environ égal à zéro volt, respectivement, sur une borne de sortie1 soit un premier niveau de tension de valeur comparable à celui de la première source de tension et pouvant débiter dans un circuit de charge résistif un courant de l'ordre d'un ampère soit un deuxième niveau de tension provoquant, dans ledit circuit de charge, une tension de blocage d'une diode d'atténuation (notamment diode PIN) appartenant aussi à un trajet principal de signaux à haute fréquence, ledit deuxième niveau de tension et ladite tension de blocage étant égaux à la tension de la troisième source. Le type d'interrupteur indiqué ci-dessus peut être utilisé par exemple pour commander des diodes PIN qui accordent un filtre de puissance en émission par commutation de capacités. De tels filtres peuvent être eux-mêmes utilisés dans des bancs de mesure ou de maintenance pour purifier le signal à émettre. A partir de signaux logiques de commande "O ou "1" par exemple compatibles avec la technologie HCnOS, on peut ainsi obtenir des signaux logiques de puissance aptes à couper ou à rétablir une haute fréquence (HF) dans une cavité résonante, les filtres précités étant constitués par l'ensemble cavités résonantes plus interrupteurs de commande des cavités résonantes plus logique de commande à faible niveau des interrupteurs.La charge disposée entre l'interrupteur disposé en amont et la cavité résonante disposée en aval doit être adaptée à l'un et l'autre de ces deux éléments. Une diode PIN appartient à la fois au circuit principal HF et à la charge. Dans les applications prévues, pour couper la HF, il faut appliquer une tension négative de quelques centaines de volts sur l'anode de la diode PIN et pendant la phase de coupure de la HF, il n'est pas nécessaire qu'un courant soit débité dans la charge, sauf lors du bref régime transitoire qui accompagne la coupure. La charge est essentiellement résistive et comporte aussi des condensateurs de passage (by-pass), et des selfs de choc, la valeur de ces dernières croissant en même temps que la HF à couper. Les selfs de choc ne jouent pratiquement aucun rôle pour la partie amont, c'est-à-dire vis à vis de l'interrupteur par par contre les condensateurs de passage doi- vent être pris en compte dans l'interrupteur du fait que ce dernier doit être à meme d'assurer la charge de leur capacité pendant le régime transitoire d'établissement de coupure de la HF précité.Pendant la phase de rétablissement de la HF le circuit de charge doit se comporter comme une résistance apte à débiter un courant de l'ordre de quelques dixièmes d'ampère à travers la diode PIN. Un interrupteur doit pouvoir commander plusieurs circuits de charge en parallèle, simultanément. Le problème technique à résoudre, selon l'invention, pour l'obtention d'un interrupteur convenant à la commande de cavités résonantes comme défini au paragraphe précédent est double - il s'agit d'obtenir des commutations entre plus quelques volts et moins 500 volts (et au delà) et réciproquement, - ces commutations, notamment dans le sens : tension positive vers tension négative doivent s'effectuer en moins de 10 us, typiquement en 3 us, c'est-à-dire très rapidement. On connait, de la demande de brevet français enregistrée le 24 juillet 1987 sous le numéro 87 10 581 au nom de la demanderesse, un dispositif interrupteur rapide pour signaux à haute fréquence destiné au même genre d'applications que l'interrupteur de la présente demande mais avec des tensions de blocage de la diode PIN assez faibles de l'ordre de 100 volts. Cette faible tension de blocage permet1 pour la conception de cet interrupteur rapide de l'art antérieur, d'utiliser des transistors bipolaires, commandés en courant1 l'interrupteur étant remarquable en ce qu'il comporte un circuit de commande muni d'un circuit de surintensité pour fournir une impulsion de courant de charge d'un condensateur bypass lors du blocage de la diode PIN.Pour des tensions de blocage négatives de plusieurs centaines de volts1 les transistors bipolaires ne conviennent plus dans l'état actuel de la technologie et, selon la présente invention, on utilise des transistors MOSFET, commandés en tension, ce qui conduit à une conception totalement différente de l'interrupteur à réaliser. Les problèmes techniques posés sont résolus et les limitations de l'art antérieur sont évitées grâce au fait que interrupteur rapide indiqué au premier paragraphe est remarquable en ce qu'il comporte en outre - des moyens d'inversion pour transformer le signal sur la borne d'entrée en un signal inverse ayant les niveaux res pectifs : "zéro" et "tension de la deuxième source", lors qu'ils sont respectivement : "tension de la première sour ce", et "zéro" sur la borne d'entrée, - un étage de sortie constitué par un premier transistor de puissance MOSFET à canal N dont le trajet drain-source relie la première source à la borne de sortie, - un premier ensemble série constitué par des deuxièmes tran sistors MOSFET à canal P dont les trajets source-drain sont disposés en série, à partir de la deuxième source de ten sion, une borne de commande de l'étage de sortie et un cir cuit ballast relié à la troisième source de tension, - un étage d'entrée qui est relié à ladite borne d'entrée et qui commande lesdits deuxièmes transistors, - et un circuit d'activation de blocage pour bloquer le deu xième transistor de puissance MOSFET à canal P dont la sour ce est reliée à la deuxième source de tension. Le transistor de sortie MOSFET à canal N permet de tenir facilement la tension de blocage de - 500 V recherchée d'autre part, comme ce transistor doit être commandé en blocage par une tension elle aussi égale à - 500 V, des deuxièmes transistors de puissance MOSFET à canal P sont utilisés. Plusieurs de ces transistors montés en série sont nécessaires du fait que chacun ne peut tenir qu'une tension inverse de 200 V environ. Par exemple, pour une tension de - 500 V en sortie il faut utiliser au moins trois deuxièmes transistors.Le circuit ballast a une double fonction : la première fonction1 interne à l'interrupteur, consiste à décharger rapidement la capacité de grille du transistor de sortie lors du blocage de ce dernier ; la deuxième fonction1 relative à la charge assure, au même instant, la variation rapide de charge des condensateurs de passage, au moyen d'une diode disposée entre la source et la grille du transistor de sortie. Pour obtenir la rapidité de blocage recherchée en sortie, un circuit d'activation de blocage des deuxièmes transistors de puissance est aussi nécessaire. Selon un mode de réalisation préféré de l'invention1 la mise en série des deuxièmes transistors- est effectuée en munissant ces derniers de résistances drain-source ayant une même première valeur de polarisation à l'état bloqué et de résistances grille-source ayant une même deuxième valeur de polarisation à l'état bloqué. On notera que ces résistances de polarisation sont utiles dans la mesure où les deuxièmes transistors ne possèdent pas exactement les mêmes caractéristiques de fonctionnement1 ce qui est généralement le cas. Selon un autre mode de réalisation préféré de l'invention, la grille de chaque deuxième transistor est reliée par une diode dans le sens passant au drain d'un troisième transistor MOSFET à canal N qui constitue l'étage d'entrée, dont le trajet drain-source relie la deuxième source de tension à la masse et dont la grille est reliée à la borne d'entrée. De préférence, le circuit ballast est constitué par la disposition en série d'un ensemble résistif de faible valeur ohmique et du trajet drain-source d'un quatrième transistor de puissance MOSFET à canal N dont la grille est commandée à partir de la borne d'entrée par les moyens d'inversion et des moyens de transposition de potentiel. De préférence, le circuit d'activation et de blocage est constitué par une résistance de faible valeur et une diode dans le sens passant reliées en série entre la sortie de moyens d'inversion et la grille du deuxième transistor de puissance MOSFET à canal P relié à la deuxième source de tension. La description qui suit en regard des dessins annexés, le tout donné à titre d'exemple fera bien comprendre comment l'invention peut être réalisée. La figure 1 est le schéma électronique du dispositif interrupteur rapide à haute tension selon l'invention. La figure 2 est un schéma électronique qui illustre la protection des deuxièmes transistors au moyen de diodes Zener. La figure 3 représente en détail un exemple de charge dans laquelle débite l'interrupteur selon l'invention. Les figures 4a, 4b, 4c, 4d, 4e, 4f sont des diagrammes de temps de niveaux de tension fournis par l'interrupteur selon l'invention. Sur les figures les mêmes signes de référence représentent les mêmes éléments. Sur la figure 1, le dispositif interrupteur, appelé aussi commutateur1 est représenté à l'intérieur d'un cadre 1 en trait plein, relié à la masse, représentant un boîtier, et à la traversée duquel sont représentées différentes bornes L'interrupteur reçoit le signal d'une première source de tension SI de + 5 V (+ 0,2 V) sur une borne 2, d'une deuxième source de tension 52 de + 12 V (+ 0,5 V) sur une borne 3, d'une troisième source de tension S3 de - 500 V (+ 5 Vj sur une borne 4 et un signal de tension de commande d'entrée STE sur une borne d'entrée 5 (entrée 5).Le signal d'entrée est un signal logique à deux niveaux "i" ou "O" à faible puissance, qui peut prendre soit un niveau haut, supérieur à 2,4 V (typiquement 5 V), correspondant au niveau logique 1' soit un niveau bas, inférieur à 0,8 V (typiquement O V) correspondant au niveau logique "0" ; ce signal d'entrée est compatible logique CMOS (drain ouvert) et son impédance d'entrée est de 150 ko. L'interrupteur a une fonction de transfert positive et fournit, sur sa borne de sortie 6 (sortie 6), un signal de tension STS à deux niveaux, un niveau de l'ordre de 4 V pour un niveau logique "1" sur l'entrée 5, ou un niveau de - 500 V pour un niveau logique "0" sur l'entrée 5. La Sortie 6 est reliée à la source d'un premier transistor MOSFET à canal N, T1, de puissance qui constitue l'étage de sortie, dont le drain est relié à la borne 2 (source Si) et la grille à une borne de commande de l'étage de sortie, 7. La borne 7 est elle-même reliée par l'intermédiaire des trajets drain-source en série de trois transistors MOSFET à canal P, T23, T22, T21, dits deuxièmes transistors, à la borne 3 (source S2). Chaque trajet drain-source comporte, en parallèle, une résistance de polarisation à l'état bloqué, de même valeur, R3, R2, RI, par exemple de 470 ko, et une résistance de polarisation à l'état bloqué, de même valeur, R4, R5, R6 par exemple 10 ko, relie la source de chaque deuxième transistor à sa grille.La grille de chaque deuxième transistor est reliée, par une diode dans le sens passant D1, D2, D3, au drain d'un transistor MOSFET à canal N dit troisième transitor, T3, dont le trajet source-drain se situe entre la masse et la borne 3 (deuxième source), avec une résistance de drain, R7. La grille de T3 est connectée à l'Entrée 5 et à la masse par I'intermédiaire d'une résistance R8 qui constitue l'impédance d'entrée du signal STE. Un circuit ballast1 branché entre la borne 7 et la borne 4 (troisième source 53) est constitué par la mise en série d'un ensemble résistif 8 de faible valeur ohmique, de l'ordre de 100 Q et du trajet drain-source d'un quatrième transistor T4, MOSFET de puissance à canal N. De préférence, un deuxième circuit ballast constitué par une résistance R10 de forte valeur est monté en parallèle sur le circuit ballast principal, 8, T4 Les deuxièmes transistors, l'ensemble résistif 8 et le quatrième transistor constituent un premier ensemble série disposé entre la deuxième source et la troisième source. De préférence, l'ensemble 8 est constitué par plusieurs résistances en parallèle agencées à l'extérieur du boitier 1, ce qui est symbolisé sur la figure par un rectangle en trait interrompu. Les résistances de l'ensemble 8 sont de préférence du type : déposé sur oxyde de Béryllium. Pour la commande de tension de grille de T4, à partir du signal STE, on utilise un deuxième ensemble série constitué par des moyens d'inversion et des moyens de transposition de potentiel. Les moyens d'inversion comportent en pre mier lieu deux étages séparateurs constitués par des transistors MOSFET à canal N, T5, T6, disposés en cascade à partir de la borne 5, dont le trajet drain-source relie la borne 3 (deu xième source) à la osasse, avec une résistance de drain R9, R11 respectivement. Les transistors T5 et T6 sont suivis par le montage en cascade d'un troisième transistor MOSFET à canal P, T7, dont la grille est reliée au drain du transistor T6 à travers une résistance R12 la source à la borne 3 et le drain à une borne de signal inversé 9 elle-même reliée à la masse par une résistance de drain R13. Pour un niveau logique "I" (res pectiverent '0") sur l'entrée 5, la tension sur la borne 9 est sensiblement nulle (respectivement sensiblement égale à 12 V).Les moyens de transposition de potentiel comportent des diodes Zener en série dont la tension de Zener cumulée, entre la borne 9 et la grille de T4, doit etre ajustée de façon à obtenir à quelques volts près seulement la même valeur de tension que celle de la troisième source, sur la borne 4. A cet effet il est prévu de disposer en série avec d'autres diodes Zener à tension de Zener élevée, symbolisées par la diode Z1, une diode Zener Z2 ayant une tension de Zener comprise entre 10 et 15 Volts, par exemple, la diode Z2 étant de préférence disposée à l'extérieur du boitier 1. La résistance R13 a une fonction de résistance d'entrée du circuit de transposition de potentiel ; de façon symétrique, une résistance de sortie R14 est connectée entre la grille de T4 et la troisième source 53 à - 500 V.Les valeurs de R13 et R14 sont calculées de telle façon que les niveaux de tension respectifs O V et + 12 V sur la borne 9 engendrent des niveaux de tension respectifs - 498 V et - 493 V environ sur la grille de T4 de façon à rendre ce dernier respectivement bloqué et conducteur. Le circuit ballast décrit ci-dessus permet la décharge rapide de la capacité de grille de T1 de façon à accélérer le blocage de ce transistor de sortie ; cependant1 le temps de réponse entre l'entrée 5 et la sortie 6 serait encore trop long en l'absence d'un circuit supplémentaire selon l'invention.Pour diminuer encore le temps de réponse précité et le rendre inférieur à 10 us, il est prévu un circuit d'activation de blocage des deuxièmes transistors ; ce circuit constitué par une résistance R15 de faible valeur en série avec une diode D4 dans le sens passant est branché entre une borne de signal inversé, de préférence la borne 9, et la grille du deuxième transistor T21, dont la source est reliée à la borne 3 (source 52). Au cours des transitions.+ 4 V à - 500 V sur la sortie 6, lors du fonctionnement de l'interrupteur, il se produit un phénomène de cumul des charges stockées dans les transistors de puissance. Il en résulte un dépassement de tensions existant en régime établi, ce qui peut être nocif à la durée de vie de certains transistors. Pour éviter cet inconvénient1 on peut prévoir des protections par diodes Zener pour certains transistors. Sur la figure 1, le transistor Ti est protégé par des diodes Zener Z3, 24 montées tête-beche entre sa source et la masse et par une diode Zener ZO entre sa grille et sa source. Les diodes Zener Z3 et Z4 sont surtout utiles lorsque le circuit d'utilisation (circuit de charge) est fortement selfique. De même, le transistor T4 comporte des diodes Zener Z5 et Z6 montées entre sa grille et sa source. Sur la figure 2, on a représenté les deuxièmes transistors protégés par des diodes Zener Z7 à Z18 montées té- te-bêche d'une part entre la source et le drain de chaque transistor, T21, T22, T23, d'autre part entre la source et la grille de chaque transistor. La charge à connecter à la borne de sortie 6 de l'interrupteur est représentée en 11 à la figure 1, à l'extérieur du boitier 1. Cette charge, essentiellement résistive est constituée par la mise en série, entre une borne d'entrée 12 et la masse, d'une résistance R17, une self de choc SEl et une diode PIN D6 dans le sens passant. Un condensateur C1, C2, relie chaque extrémité de la résistance R17 à la masse. Ces condensateurs représentent des capacités de passage (by-pass) qui court-circuitent des signaux à haute fréquence (HF) résiduels. A ce sujet, un trajet principal de signaux HF est constitué par un condensateur C3 en série avec la diode PIN D6.Le condensateur C3 est relié au point milieu d'un pont diviseur capacitif à l'intérieur d'une cavité résonante, non représentée, de façon à appliquer, de façon connue, la tension de blocage en un point de commutation de la cavité où l'impédance n'est pas trop élevée. La self SE1 est proportionnée à la HF définie par la cavité résonante associée et qu'il s'agit d'établir (niveau haut sur les bornes 5 et 6) ou d'interrompre (niveau bas sur les bornes 5 et 6) ; cette self intervient peu dans la conception de l'interrupteur pour ce qui est de l'adaptation de l'interrupteur la charge, si ce n'est la présence des diodes Zener Z3 et Z4, sa fonction étant de polariser de façon adéquate la diode PIN D6 en filtrant vers l'amont de la charge 11 les signaux HF.Lors de l'établissement d'une tension haute, négative (troisième source 53) sur la borne 12, les capacités de C1 et C2 se déchargent dans l'interrupteur à travers la diode Zener ZO, (ce qui constitue une deuxième fonction pour cette dernière, outre la fonction de protection de Ti précitée), et le circuit ballast 8, T4, la diode PIN D6 se bloque et après quelques microsecondes le régime établi est atteint (voir les figures 4d et 4f), régime établi pendant lequel aucun courant ne circule plus dans la charge ni dans le circuit ballast de l'interrupteur, si l'on excepte un courant de l'ordre de 2 mA dans le circuit ballast formé par le pont de résistances R1, R2, R3, 8. Lors de l'établissement d'une tension basse, positive (première source S1) sur la borne 12 par l'intermédiaire du trajet drain-source du transistor T1 et de la borne de sortie 6, un courant de l'ordre de 1 A, sous 4 Volts traverse la charge 11, le régime établi étant obtenu très rapidement, dans ce cas, comme représenté aux figures 4c et 4e. Avant de décrire en détail le fonctionnement du circuit de la figure 1, on fait au préalable quelques remarques générales sur les principes de fonctionnement choisis le temps de commutation tc, c'est-à-dire le temps d'extinction de T21, T22, T23 pendant lequel la deuxième source positive 52 débite dans la troisième source négative S3 à travers le circuit ballast1 doit être le plus réduit possible afin de limiter la dissipation dans le (les) circuit(s) ballast(s), ainsi que la perturbation des sources S2 et 53, de la source 53 no tamment. En régime dynamique, c'est-à-dire pour des commutations successives rapprochées dans le temps par exemple avec une période Tc, cette dissipation est en fonction directe du rapport tc (I) 0,5Tc Pour un temps de commutation de l'ordre de 2 us à 90 % du niveau de régime établi, le rapport (1) doit rester inférieur ou égal à 4 to, soit une fréquence maximum de commutation : 1/Tc = 1000 Hz. Le principe de la commutation positive-négative requiert généralement l'utilisation, soit de transistors bipolaires NPN et PNP, soit de transistors MOSFET du type canal N et canal P. Dans l'état actuel de la technologie, les transistors bipolaires PNP sont limités à une tension collecteurémetteur de l'ordre de 400 V. Avec les transistors-MOSFET de type canal P, la tension maximum drain-source, pour une RON acceptable est de 200 V. Si l'on désire tenir une tension de l'ordre de 500 V on est amené à faire fonctionner plusieurs transistors en série. Or, cette configuration ne s'avère réalisable qu'avec des transistors commandés en tension, donc avec des MOSFET. Ce dernier tye de transistors, notamment ceux du type canal N, présente de fortes capacités d'entrée (environ 1200 pF) et de sortie (environ 140 pF).Afin d'obtenir des temps de commutation très réduits, il faut donc commander ces transistors sous basse impédance ; Si cette contrainte est facile à satisfaire pour l'état conducteur, il n'en est pas de même pour l'état bloqué pour lequel des montages électroniques particuliers doivent être utilisés, selon l'invention, cela sans provoquer de dissipations intempestives. Par ailleurs, un transistor MOS requiert, pour le rendre passant, une tension grille nettement décalée par rapport à sa tension source (de l'ordre de 5 V), d'où la nécessité d'utiliser une source de tension auxiliaire (deuxième source 52 à + 12 V).Le fonction nement du circuit électronique de la figure 1 est le suivant La voie positive, qui permet de débiter dans la charge 11 un courant de 750 mA sous 4 V à partir de la sortie 6 pour un niveau logique "1" sur l'entrée 5 est formée par le transistor inverseur T3, le triplet de transistors T21, T22, T23 qui fournit une tension de + 12 V sous basse impédance, et par le transistor de sortie T1 alimenté par la source S1 (+ 5 V), à fort débit. La voie négative, qui permet d'appliquer - 500 V à la borne 6 est constituée par les étages séparateurs T5, T6, par le transistor T7 fournissant une tension de + 12 V sous basse impédance, par le circuit de transposition de potentiel constitué des diodes Zener Z1 et Z2 (500 V) et des résistances R13 et R14, et par le transistor ballast T4 couplé à sa résistance de limitation 8. Le fonctionnement du triplet constituant les deuxièmes transistors série est le suivant : à l'apparition d'un niveau "1" à l'entrée 5, le transistor T3 devient conducteur, son drain se trouve relié à la nasse, ce qui provoque la décharge des capacités de grille de T21, T22, T23 à travers les diodes D1, D2, D3, la conduction rapide et simultanée des deuxièmes transistors, et l'application d'une tension à basse impédance de + 12 V sur la grille de TI, ce qui rend ce dernier conducteur à son tour après la charge rapide de sa capacité de grille.Pendant cette phase de fonctionnement, la diode D4 est bloquée et inopérante, ainsi que le transistor T4 A l'apparition d'un niveau 0" à l'entrée 5 une tension de + 12 V s'établit sur le drain de T3, ce qui entraîne le blocage'des diodes D1, D2 et D3 et des transistors correspondants, T21, T22, T23. La tension de grille de ces deuxièmes transistors rejoint alors la tension de source, cette dernière étant référée aux points milieu du pont diviseur résistif R1, R2, R3. Afin d'accélérer le temps de blocage des deuxièmes transistors une tension de + 12 V à basse impédance (R15 de l'ordre de 10 Q) est appliquée, à travers cl.1, sur la grille du transistor T21, qui a sa source directement connectée à la borne 3, ce dernier fonctionnant ainsi comme un interrupteur de source d'alimentation pour l'ensemble des deuxièmes transistors. De façon concomitante, la capacité de grille de T1 est déchargée rapidement par le transistor ballast T4 et la grille de T1 est polarisée au - 500 V.On notera que la capacité extérieure de la charge (C1 et C2 > , de l'ordre de 600 pF se trouve alors et en même temps déchargée et polarisée au - 500 V à travers la diode Zener ZO fonctionnant comme une diode ordinaire dans le sens passant. Après un régime transitoire de quelques microsecondes, le courant qui traverse le transistor T4 à l'état conducteur devient quasiment nul. Le fonctionnement du circuit de transposition de potentiel est déjà décrit ci-dessus. On notera que la source d'alimentation négative 53 doit être branchée à la borne 4 avant que le signal d'entrée ne soit appliqué sur la borne 5. Dans le cas contraire, et pour une fréquence rapide de commutation existant à l'entrée, il pourrait en effet se produire des configurations transitoires anormales et la destruction de certains composants Si l'on désire obtenir un.fonctionnement identique à celui décrit ci-dessus mais avec une valeur de haute tension différente (comprise entre - 150 V et - 500 V), il suffit de modifier en conséquence les valeurs des diodes Zener Z1 et Z2 appartenant au circuit de transposition de potentiel. Le tableau suivant indique les valeurs ou les références des composants pour les circuits des figures I et 2. TABLEAU Résistances Valeurs/Codes de référence R1, R2, R3 470 k# t R4, R5, R6 ss 10 kQ J R7 | 2,2 ko R8 R8 ss 150 kQ Ensemble 8 3.330 # (3 résistances en parallèle) R9, R11 1 k# I R10, 1 500 kQ R12 100 # R13 1 k# R14 10 k# R15 10 # R17 4 # Condensateurs C1, C2 300 pF Transistors TI VNSOO8D ss T21, T22, T23 t SMP2P20 J T3 J VN10LE T4 VNSOO8D T5, T6 VN10LE T7 SMP2P20 Diodes Zener ZO BZT03 C36 Z1 BZTO3 C220 (deux diodes BZTO3 C270 en série) Z2 BZTO3 C13 Z3, Z4 BZTO3 C270 (deux fois deux diodes en série) Z5, Z6 BZT03 C36 | Z7, Z8, Z9, Z10, Z11, Z12 1 BZTO3 C200 Z13, Z14, Z15, Z16, Z17, Z18 BZTO3 C36 Diodes D1, D4 1N4148 t D2, D3 1 1N5619 Les transistors MOSFET sont commercialisés par la société :SILICONIX, Place de l'Europe, C.C. de l'Echat, 94019 CRETEIL Cédex, et les diodes Zener par la société LA RADIOTECHNIQUE COMPELEC, filiale de PHILIPS. La charge représentée à la figure 1 est volontairement simplifiée pour ne pas compliquer l'exposé. On a représenté à la figure 3 une charge, plus conforme à l'utilisation réelle, apte à transmettre le signal de commande de sortie STS sur la borne fi de l'interrupteur à trois cavités résonantes non représentées. Cette charge se compose de trois branches identiques branchées en parallèle.Chaque branche est conçue pour débiter un courant de 250 mA sous 4 V et comporte en série, entre la borne 12 et la masse, un condensateur de passage C4 de 100 pF, le montage parallèle de deux résistances R19, R21 de 22 Q chacune, un condensateur de passage C5 de 100 pF, une self SE2 de 100 pH et 3,8 Q shuntée par une diode D7 dans le sens passant, une self SE3 de 10 pH et 0,9 Q, et une diode PIN D8 dont l'anode est reliée à une cavité résonante par l'intermédiaire d'un condensateur C6. Les figures 4a et 4b représentent les signaux STE (en bas) et STS (en haut) en l'absence de charge sur la borne 6 avec la transition logique " 0". Les unités de tension sont indiquées en ordonnées pour le signal STS sur les six figures (le signal STE est dilaté en ordonnées par rapport au signal STS). L'unité de temps, en abscisse est partout de | ps par division. Sur la figure 4a, la source S3 fournit une tension de - 500 V ; après la transition " 0", la sortie se stabilise à - 500 V après 2 ps environ. Sur la figure 4b, 1a source S3 fournit une tension insuffisante de - 490 V ; dans ce cas, la sortie se stabilise à - 350 V pour certaines fréquences de commutation, ce qui ne conviendrait pas pour les applications envisagées. Ceci montre que la source S3 doit fournir une valeur de tension assez précise et bien stabilisée. Les figures 4c à 4f représentent, de façon analogue, les performances de l'interrupteur branché sur la charge de la figure 3 - en 4c et 4d le signal STS, - en 4e et 4f le signal obtenu sur l'annde de chaque diode PIN D8, - en 4c et 4e la transition logique "O"-',î", - et en 4d et 4f la transition logique " 0". Aux figures 4c et 4e, on observe que le retard de la sortie par rapport à l'entrée est négligeable et le régime transitoire d'établissement de la tension de 4 V quasi inexistant. A la figure 4d, après un retard négligeable, le régime établi est obtenu au bout de 4 ps environ. A la figure 4f, le retard est de l'ordre de 1 us et le régime transitoire qui suit de 4 ps environ. Certains composants qui ne sont pas essentiels pour la mise en oeuvre de l'invention ne sont pas représentés sur la figure 1. On peut notamment connecter un condensateur de 15 pF entre la grille de chaque deuxième transistor et la masse, ceci afin de bloquer des auto-oscillations à haute fréquence qui peuvent se produire pendant les transitions. On peut aussi brancher en parallèle sur le circuit de transposition de potentiel une résistance de 4,7 MO pour compenser le coude VGS du transistor T4, ainsi qu'un condensateur de 6,8 nF/1000 V destiné à réduire la résistance dynamique des diodes Zener Z1, Z2. Les sources 52 et S1 sont de préférence découplées, à l'intérieur du boîtier 1 par des condensateurs céramiques de 0,1 pF ; il est aussi conseillé de découpler extérieurement ces sources par des condensateurs électrochimiques de 47 pF. La source S3 peut être découplée intérieurement par un condensateur céramique de 6,8 nF/1000 V ; il est impératif de découpler extérieurement la source 53 par un condensateur céramique de 0,15 F/1000 V. REVENDICATIONS : 1. Dispositif électroniqueinterrupteur rapide à haute tension pour signaux à haute fréquence recevant une première source de tension basse, positive (SI), une deuxième source de tension basse, positive (S2), dépassant d'au moins cinq volts la valeur de tension de la première source, une troisième source de tension haute, négative (53), dispositif interrupteur à fonction de transfert positive pour fournir, sous la commande d'un signal de tension de commande d'entrée à deux niveaux (STE) sur une borne d'entrée (5), à savoir un niveau haut environ égal à celui de ladite première source de tension (S1), ou un niveau bas environ égal à zéro volt, respectivement, sur une borne de sortie (6), soit un premier niveau de tension de valeur comparable à celui de la première source de tension (S1) et pouvant débiter dans un circuit de charge résistif (R17) un courant de l'ordre d'un ampère soit un deuxième niveau de tension provoquant, dans ledit circuit de charge, une tension de blocage d'une diode d'atténuation (notamment diode PIN) (D6) appartenant -aussi à un trajet principal de signaux à haute fréquence, ledit deuxième niveau de tension et ladite tension de blocage étant égaux à la tension de la troisième source (S3), caractérisé en ce qu'il comporte - des moyens d'inversion (T5, T6, T7) pour transformer le si gnal sur la borne d'entrée en un signal inverse ayant les niveaux respectifs :: "zéro" et "tension de la deuxième sour ce", lorsqu'ils sont respectivement "tension de la premiè re source", et "zéro" sur la borne d'entrée, - un étage de sortie constitué par un premier transistor de puissance MOSFET à canal N (T1) dont le trajet drain-source relie la première source (S1) à la borne de sortie (6), - un premier ensemble série constitué par des deuxièmes tran sistors MOSFET à canal P (T21, T22, T23) dont les trajets source-drain sont disposés en série, à partir de la deuxième source de tension (52), une borne de commande de l'étage de sortie (7) et un circuit ballast (8, T4) relié à la troisiè me source de tension (53), - un étage d'entrée (T3, R7) qui est relié à ladite borne d'entrée (5) et qui commande lesdits deuxièmes transistors, - et un circuit d'activation de blocage (R15, D4) pour bloquer le deuxième transistor de puissance MOSFET à canal P (T21) dont la source est reliée à la deuxième source de tension (52). 2. Dispositif électronique interrupteur selon la revendication I, caractérisé en ce que lesdits moyens d'inversion sont constitués par une pluralité de transistors MOSFET agencés en cascade (T5, T6, T7). 3. Dispositif électronique interrupteur selon la revendication 1 ou 2, caractérisé en ce que lesdits deuxièmes transistors de puissance MOSFET à canal P (T21, T22, T23) sont munis de résistances drain-source (R1, R2, R3) ayant une même première valeur de polarisation à l'état bloqué et de résistances grille-source (R4, R5, R6) ayant une même deuxième valeur de polarisation à l'état bloqué. 4. Dispositif électronique interrupteur selon l'une des revendications 1 à 3, caractérisé en ce que la grille de chaque deuxième transistor est reliée par une diode dans le sens passant (D1, D2, D3) au drain d'un troisième transistor HOSFET à canal N (T3) qui constitue ledit étage d'entrée, dont le trajet drain-source relie ladite deuxième source de tension (52) à la nasse et dont la grille est reliée à ladite borne d'entrée (5). 5. Dispositif électronique interrupteur selon l'une des revendications 2 à 4, caractérisé en ce que ledit circuit ballast est constitué, entre ladite borne de commande de l'étage de sortie (7) et la troisième source (S3), par la disposition en série d'un ensemble résistif (8) de faible valeur ohmique et du trajet drain-source d'un quatrième transistor de puissance MOSFET à canal N (T4) dont la grille est commandée, à partir de ladite borne d'entrée par un deuxième ensemble série constitué par lesdits moyens d'inversion (T5, T6, T7), une borne de signal inversé (9) et des moyens de transposition de potentiel, pour transformer ledit signal de tension de commande d'entrée (STE) en un signal de commande sur la grille du quatrième transistor (T4) dont les phases de conduction et de blocage sont, en fonctionnement, inverses de celles desdits premier (T1), deuxièmes (T21, T22, T23) et troisième (T3) transistors. 6. Dispositif électronique interrupteur selon la revendication 5, caractérisé en ce que lesdits moyens de transposition de potentiel sont constitués par un ensemble de diodes Zener de valeur ajustable (Z1, Z2) relié par chacune de ses extrémités, respectivement ladite borne de signal inversé (9) et la grille dudit quatrième transistor (T4), respectivement à la masse et à ladite troisième source de tension haute, négative au moyen d'une résistance d'entrée (R13), respectivement une résistance de sortie (R14) dudit ensemble de diodes Zener. 7. Dispositif électronique interrupteur selon l'une des revendications 1 à 6, caractérisé en ce que ledit circuit d'activation de blocage est constitué par une résistance de faible valeur (R15) et une diode dans le sens passant (D4) reliées en série entre la sortie desdits moyens d'inversion (9) et la grille dudit deuxième transistor de puissance MOSFET à canal P relié à la deuxième source de tension (T21). 8. Dispositif électronique interrupteur selon l'une des revendications précédentes, caractérisé en ce que des diodes Zener de protection sont branchées d'une part entre la grille et la source des premier (ZO), deuxièmes (Z13 à Z18), quatrième (a5, Z6) transistors MOSFET de puissance, d'autre part entre le drain et la source des deuxièmes transistors (Z7 à Z12). 9. Dispositif électronique interrupteur selon l'une des revendications précédentes, caractérisé en ce que ledit circuit ballast (8, T4) comporte, entre ladite borne de commande de l'étage de sortie (7) et ladite troisième source une résistance de forte valeur (R10).