Brevet FR2640080A1 — publié le 19900608

La présente invention concerne un procédé de fa- brication d'un dispositif de puissance du type MOS compor- tant une grille isolée, tel qu'un transistor à effet de -champ MOS de puissance et un transistor bipolaire & grille isolée, qui est capable d'empêcher l'apparition du phénomè- ne de passage à l'état conducteur, ou déverrouillage, d'un transistor bipolaire parasite et d'un thyristor parasite. Le déverrouillage peut conduire au claquage de ce type de dispositif à semiconducteurs, et on expliquera un moyen classique pour empêcher le phénomène, en considé- rant ce qu'on appelle un transistor bipolaire à grille iso- lée, pris à titre d'exemple d'un dispositif à semiconduc- teurs. La figure 2 est une coupe de la partie principale d'un transistor bipolaire à grille isolée de type général, et la figure 3 est un schéma de circuit équivalent du tran- sistor bipolaire à grille isolée. Lorsque le courant de conduction est appliqué au transistor bipolaire à grille isolée, le courant de trous Jp circule d'une électrode de collecteur 12 vers une région À + de dérive n en traversant une région de diffusion p 10 et une région tampon n 2, et il traverse une région de diffu- sion p 6 pour circuler vers une électrode d'émetteur 11. Pendant ce temps, des trous traversent une partie de résis- tance shunt 43 qui est située directement au-dessous de la région d'émetteur n 8, dans la région de diffusion p 6. Le courant Jp qui est produit par les trous fait apparaitre une chute de tension VF = Jp x Rb, dans laquelle Rb repré- sente la valeur de résistance de la partie de résistance shunt 43. La chute de tension VF a pour effet de polariser en sens direct la jonction n+ p entre la région d'émetteur + n 8 et la région de diffusion p 6. La tension de polarisa- tion en sens direct VA s'exprime par VA = 'PNP.Rb. Ic, et dans cette expression, "PNP représente le gain d'un tran- +35 sistor PNP qui est constitué par la couche de diffusion p sistor PNP qui est constitué par la couche de diffusion p , la couche de diffusion n, n (2, 1) et la couche de diffusion p 6. Lorsqu'un transistor NPN qui est constitué par la couche de diffusion n 1, la couche de diffusion p + 6 et la couche de diffusion n 8 devient conducteur et lorsque la condition O PNP + îNPN = 1 est satisfaite, le thyristor parasite prend l'état de déverrouillage. Cet état rend impossible la commande du transistor par un signal de grille, ce qui entraîne le claquage de celui-ci. Ce phéno- mène est appelé déverrouillage et le courant qui déclenche le déverrouillage est appelé courant de déverrouillage. On sait que le courant de déverrouillage est re- présenté par la formule IL = 0,7/0 PNP. Rb. Cette formule montre clairement que la diminution de la résistance Rb permet d'empêcher le claquage du transistor bipolaire & grille isolée, tout en augmentant le courant de déverrouil- lage. Dans ce but, on a adopté de façon classique, à titre d'exemples, un procédé d'introduction d'un réducteur + de durée de vie dans la région n 1, le procédé de réduc- tion de O PNP par l'augmentation de la densité d'impuretés dans la couche tampon n 2, et un procédé de dérivation du courant de trous par l'amélioration de la couche de diffu- + sion p 7 représentée sur la figure 2, de façon à empêcher le fonctionnement partiel du canal à la manière d'une cou- che de diffusion p 44, représentée sur la figure 4. Cepen- dant, tous ces procédés augmentent la chute de tension à l'état conducteur du transistor bipolaire à grille isolée. Il est connu dans l'art antérieur que si on réduit la ré- sistance en diminuant autant qu'il est possible la longueur LE de la partie de région d'émetteur n qui se trouve di- rectement au-dessus de la région de résistance shunt 43, comme le montre la figure 4, on empêche l'augmentation de la chute de tension & l'état conducteur. Cependant, avec ce procédé, bien qu'on empêche l'augmentation de la chute de tension à l'état conducteur, il est impossible d'obtenir le courant de déverrouillage nécessaire et suffisant, du + fait que la longueur LE de la région d'émetteur n doit être d'au moins 2 à 3 microns, compte tenu de la limitation sur la précision du traitement photolithographique. L'invention a donc pour but de procurer un procé- dé de fabrication d'un dispositif à semiconducteurs qui soit capable de réduire autant que possible la résistance Rb de la partie de résistance shunt.43, sans augmenter la chute de tension à l'état conducteur du dispositif à semi- conducteurs, qui permette d'obtenir un courant de déver- rouillage plus élevé, et qui améliore considérablement la tenue en tension au blocage et en cas de court-circuit de la charge, pendant l'utilisation réelle du dispositif à se- miconducteurs. Pour atteindre ce but, l'invention procure un procédé de fabrication d'un dispositif à semiconducteurs comportant une couche de base en semiconducteur d'un pre- mier type de conductivité une première région d'un second type de conductivité qui est formée sur la surface de la couche de base en semiconducteur du premier type de cqnduc- tivité, une seconde région du second type de conductivité qui est à l'intérieur de la première région-et qui est dif- fusée plus profondément, une troisième région du second ty- pe de conductivité qui est diffusée de façon concentrique par rapport aux première et seconde régions, et moins pro- fondément que l'une ou l'autre d'entre elles, une région du premier type de conductvité qui se trouve à l'intérieur de la première région, en chevauchement sur les seconde et troisième régions, et qui est diffusée moins profondément que la troisième région, et une électrode de grille qui est formée sur la surface de la partie de la première région qui est intercalée entre la couche de base en semiconduc- teur du premier type de conductivité et la région du pre- mier type de conductivité, avec interposition d'une couche d'isolation, le procédé comprenant les opérations suivantes: on attaque la couche d'isolation qui est formée sur du si- licium polycristallin devant constituer l'électrode de grille, avec un dépassement suffisant dans la direction du -plan, pour établir une distance prédéterminée entre les bords des périphéries extérieures de la première région et de la seconde région, par rapport au silicium polycristal- lin; on implante des ions pour former la seconde région, en utilisant le silicium polycristallin à titre de masque; on attaque le silicium polycristallin avec un dépassement suf- fisant dans la direction du plan pour donner une longueur minimale nécessaire à la partie de résistance de court- circuit de la première région, se trouvant directement au- dessous de la région du premier type de conductivité, en utilisant la couche d'isolation à titre de masque; on im- plante et on diffuse des ions pour former la première ré- gion, ce qui a pour effet de former les première et seconde régions; on forme la troisième région; on enlève la couche d'isolation qui se trouve sur le silicium polycristallin; et on forme la région du premier type de conductivité en utilisant le silicium polycristallin à titre de masque. Pour atteindre le but qui consiste à empêcher le claquage tout en augmentant le courant de déverrouillage, il est important d'amener la couche de diffusion p 3 près du bord latéral de canal de la région d'émetteur n 8, de manière à éviter toute fluctuation de la tension de seuil, + et d'amener la région de diffusion p 7 jusqu'au bord laté- ral de canal de la région d'émetteur n+8, pour réduire ain- si la résistance Rb. Dans ce but, dans un procédé classique utilisant un processus photolithographique, il est nécesai- re de répéter trois fois le processus photolithographique, et il est impossible d'obtenir une précision suffisamment élevée dans la coincidence des motifs pour atteindre le but recherché, en particulier dans ce type de dispositif & se- miconducteurs, compte tenu de la précision de coincidence des motifs et de la précision du traitement d'attaque dans l'art antérieur. Au contraire, conformément à l'invention, il est possible de former les quatre régions qui participent à la détermination de la valeur du courant de déverrouillage, + + c'est-à-dire la région p 3, la région p 6, la région p 7 + et la région n 8, au moyen d'un seul processus photolitho- graphique, en établissant ce qu'on appelle un procédé de diffusion entièrement auto-aligné. Ce procédé permet de faire en sorte que la longueur LE de la partie de résistan- ce de court-circuit soit très faible, de l'ordre de 0,5 mi- cron, et il offre la possibilité-de maîtriser de façon pré- cise la distance de laquelle la région de diffusion p 3 s'approche du bord latéral de canal de la région d'émetteur + n 8, ce qui permet de réduire considérablement la résis- tance Rb et d'augmenter le courant de déverrouillage, et donc la tenue en tension au déverrouillage. On expliquera ci-après en détail un mode de réa- lisation d'un procédé de fabrication d'un dispositif à se- miconducteurs conforme à l'invention, en se référant aux dessins annexés dans lesquels: Les figures l(a) à l(e) sont des coupes d'une série d'étapes d'un procédé de fabrication d'un dispositif à semiconducteurs conforme à l'invention; La figure 2 est une représentation en coupe d'un transistor bipolaire à grille isolée; La figure 3 est un schéma de circuit équivalent du transistor bipolaire à grille isolée; et La figure 4 est une coupe d'un transistor bipo- laire à grille isolée classique, montrant un exemple de moyens destinés à réduire Rb. La figure l(a) montre qu'on forme du silicium po- lycristallin sur la surface d'un substrat en semiconducteur consistant en silicium de type n, avec interposition d'une couche d'oxyde de grille 41, et on fait croitre une couche d'isolation (couche d'oxyde de silicium) 42 dans le sili- cium polycristallin 5. En outre, on forme une couche de ré- sine photosensible 50 sur la couche d'isolation 42, avec un motif destiné à constituer un masque pour l'attaque sélec- tive au cours de l'étape suivante qui est représentée sur la figure l(b). Comme le montre la figure l(b), la couche d'iso- lation 42 est attaquée sur une distance supplémenaire qui est par exemple de 7 à 8 microns, au-dessous de la couche de résine photosensible 50, qui est utilisée à titre de masque. On attaque ensuite sélectivement le silicium po- lycristallin 5 en conformité avec le motif de la couche de résine photosensible 50, et après l'enlèvement de la couche de résine photosensible 50, on implante des ions B+ (bore) ayant une concentration élevée, dans la fenêtre formée dans le silicium polycristallin 5, avec une énergie élevée, pour former ainsi une région initiale de la région de diffusion + p. On attaque ensuite le silicium polycristallin sur une distance supplémentaire qui est par exemple de 0,5 micron à partir du bord de la couche d'oxyde, par voie sèche, en utilisant la couche d'isolation 42 à titre de masque, dans une condition aussi isotrope que possible. On implante en- suite des ions B (bore) ayant une concentration relative- ment faible, de façon à former la région initiale de la ré- gion de diffusion p 6, comme le montre la figure l(c). De cette manière, en jouant sur la distance d'at- taque supplémentaire, il est possible de maitriser de façon précise la distance entre la région de diffusion p+3 et la région de diffusion p 6. L'une des caractéristiques importantes de l'in- vention consiste en ce qu'il est possible de maîtriser les dimensions correspondant à l'attaque du silicium polycris- tallin 5, comme le montre la figure 1(c), avec une préci- sion de 0,5 micron, qui est supérieure à la limitation cor- respondant à une précision de 2 à 3 microns qu'on peut ob- tenir dans un motif formé par un processus photolithogra- phique classique. On forme ensuite la région de diffusion p+ 3 et la région de diffusion p 6, par diffusion de pénétration, comme le montre la figure 1(d). On implante des ions B+ (bore) ayant une concentration élevée, avec une énergie élevée, en utilisant comme masque la couche d'isolation 42, pour former ainsi la région de diffusion p+ 7, et on enlève la couche d'isolation 42 sur le silicium polycris- tallin (électrode de grille) 5, par attaque par voie humide. De façon générale, on effectue une opération de redistribution sur une épaisseur d'environ 50 nm (non re- présentée), pour donner à la surface du silicium polycris- tallin un état approprié pour déposer sur cette surface une mince couche d'oxyde au cours d'une étape postérieure. On implante finalement des ions pour formercla région d'émet- teur n+ 8, ce qui achève le processus de diffusion, comme le montre la figure l(d). On produit ensuite un dispositif à semiconducteurs conformément à un processus de fabrica- tion connu. De cette manière, et conformément a l'invention, du fait qu'il est possible de former les quatre régions de diffusion avec une relation de position précise, au moyen d'un seul processus photolithographique, on obtient un dis- positif à semiconducteurs présentant une tenue en tension accrue pour le déverrouillage, qui a peu de chances de pré- senter un phénomène de claquage, et en outre ce procédé est économiquement très avantageux du fait de la réduction du nombre de processus de photolithographie. Dans un procédé de fabrication d'un dispositif à semiconducteurs conforme à l'invention, la longueur LE de la région d'émetteur n+ 8 qui se trouve directement au- dessus de la région de résistance de court-circuit 43, est réduite d'une valeur de 2 à 3 microns dans l'art antérieur, à environ 0,5 micron, et on peut définir la région de dif- fusion p+ 3 qui est représentée sur les figures l(c) à l(e) de façon à l'amener aussi prés que possible du bord du côté du canal de la région d'émetteur n+. De plus, du fait qu'il est inutile de maîtriser le rapprochement des bords en pro- longeant la durée de diffusion, comme dans l'art antérieur, il est possible de réduire la profondeur de la région de diffusion p+ 3. Du fait qu'il est possible de réduire l'épaisseur de la couche de dérive n- 1, à cause de la cou- che de diffusion p+ 3 de faible profondeur, il est égale- ment possible à ce titre de réduire la chute de tension à l'état conducteur. En outre, on obtient une faible valeur pour l'augmentation de la chute de tension à l'état conducteur qui est due au chemin de courant rétréci par l'élargisse- ment de la couche de désertion résultant de la structure de transistor à effet de champ à jonction entre les couches de diffusion p 6 adjacentes. En réduisant la résistance Rb à environ 50% grâce au procédé de fabrication de l'invention, on augmente le courant de déverrouillage d'environ 70%. Comme expliqué ci-dessus, et conformément à l'in- vention, il est possible de produire un dispositif à semi- conducteurs qui est capable de réduire autant que possible la résistance Rb de la partie de résistance de court-cir- cuit 43, sans augmenter la chute de tension à l'état con- ducteur, ce qui permet d'obtenir un courant de déverrouil- lage plus élevé, et d'augmenter considérablement la tenue en tension au blocage et à la mise en court-circuit de la charge, pendant l'utilisation réelle du dispositif à semi- conducteurs. Il va de soi que de nombreuses modifications peu- vent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATION 1. Procédé de fabrication d'un dispositif à semi- conducteurs comportant une couche de base en semiconducteur d'un premier type de conductivité, une première région d'un second type de conductivité formée sur la surface de la couche de base en semiconducteur du premier type de conduc- tivité, une seconde région du second type de conductivité qui se trouve à l'intérieur de la première région et qui est diffusée plus profondément, une troisième région du se- cond type de conductivité qui est diffusée de façon concen- trique par rvpport aux première et seconde régions, et moins profondément que l'une ou l'autre de ces dernières, une région du premier type de conductivité qui se trouve à l'intérieur de la première région, en chevauchement sur les seconde et troisième régions, et qui est diffusée moins profondément que la troisième région, et une électrode de grille formée sur la surface de la partie de la première région qui est intercalée entre la couche de base en semi- conducteur du premier type de conductivité et la région du premier type de conductivité, avec interposition d'une cou- che d'isolation, caractérisé en ce qu'il comprend les opé- rations suivantes: on attaque la couche d'isolation qui est formée sur du silicium polycristallin devant constituer l'électrode de grille, avec un dépassement de l'attaque dans la direction du plan de façon à établir une distance prédéterminée entre les bords des périphéries extérieures de la première région et de la seconde région, par rapport au silicium polycristallin; on implante des ions pour for- mer la seconde région, en utilisant le silicium polycris- tallin à titre de masque; on attaque le silicium polycris- tallin avec un dépassement de l'attaque dans la direction du plan, de façon à donner une longueur minimale nécessaire à la partie de résistance de court-circuit de la première région, directement au-dessous de la région du premier type de conductivité, en utilisant la couche d'isolation à titre O10 de masque; on implante et on diffuse des ions pour la for- mation de la première région, ce qui a pour effet des for- mer les première et seconde régions; on forme la troisième région; on enlève la couche d'isolation qui se trouve sur le silicium polycristallin; et on forme la région du pre- mier type de conductivité en utilisant le silicium poly- cristallin & titre de masque.