Brevet FR2627651A1 — publié le 19890825

Système local de transmission d'informations L'invention concerne un système local de transmission d1 informations. Pour la conduite de processus industriels, par exemple, on utilise un grand nombre de relais ou de contacts électriques, qui sont en général commandés par un automate. Usuellement, ces relais sont logés dans des armoires et chaque relais est relié a l'automate par un cable å deux conducteurs au moins. Pour réduire le nombre de câbles dans les armoires, on a utilisé la transmission en série d' informations adressées a tous les relais par l'intermédiaire, d'un bus. Les informations sont alors transmises sous forme de mots binaires comportant un code d'adresse pour définir le relais destinataire de l'information, et un code d'opération correspondant a, l'opération à effectuer par le relais.Le retour d'informations en provenance des relais se déroule de la même manière et avec les mêmes contraintes de codage et de synchronisation. I1 en résulte que les relais doivent être équipés de circuits complexes pour assurer en toute sécurité le retour d'informations vers l'unité centrale. L'un des buts de l'invention est de proposer un système de transmission de données qui ne fasse pas appel a des circuits complexes pour assurer la qualité de l'information de retour. Un autre but de l'invention est de proposer un système de transmission d'informations a commande automatique du retour d'information, ce qui supprime la nécessité d'une part d'une synchronisation ' pour l'information de retour et d'autre part d'un adressage spécifique pour déclencher le retour d'information. Un autre but de l'invention est de proposer un système de- transmission d'informations a vitesse d'émission élevée et a vitesse de retour réduite. Un autre but encore de liinvention est de proposer un système de transmission d'informations qui soit affranchi des parasites industriels. La présente invention a pour objet un système local de transmission d'informations sous forme de mots, du type comprenant une unité centrale à microprocesseur et convertisseur parallèle-série d'informations et des unités périphériques reliées à l'unité centrale par une ligne de transmission, caractérisé en ce que - la ligne de transmission est constituée d'un fil de masse, d'un fil de retour d'informations en provenance des unités périphériques, et d'un fil d'alimentation en courant continu des unités périphériques et d'émission d'informations vers les unités périphériques - chaque unité périphérique comprend un circuit logique de traitement des informations reçues de l'unité centrale par le fil d'alimentation, et un élément pour transmettre à l'unité centrale un signal de retour par le fil de retour d'informations - l'unité centrale comporte un oscillateur délivrant un signal sinusoïdal modulé en amplitude par les informations à émettre vers les unités périphériques, de telle sorte que l'unité centrale adresse, par le fil d'alimentation, à toutes les unités périphériques, un signal sinusoïdal modulé en amplitude par le mot codé représentatif des informations å émettre, et qu'elle reçoive de l'unité périphérique concernée, par le fil de retour, l'information de retour sous forme d'un mot binaire. D'autres caractéristiques ressortent de la description qui suit faite avec référence au dessin annexé sur lequel on peut voir Figure 1 : un schéma symbolique du système de transmission selon l'invention, avec une seule unité périphérique représentée Figure 2 : un schéma symbolique d'un exemple de réalisation d'un circuit de traitement de signal dans une unité périphérique Figure 3 : une représentation schématique du signal émis par l'unite centrale sur le fil d'alimentation et d'émission Figure 4 : un exemple de découpage d'un mot codé avec indication des fonctions des groupes de bits du mot Figure 5 : une représentation symbolique des signaux dans une unité périphérique après filtrage, et détection d'amplitude Figure 6 : un schéma de la procédure de fonctionnement d'une unité périphérique à la réception d'une information. En se reportant a la figure 1, on voit que le système local de transmission d'informations selon l'invention se compose essentiellement d'une unité centrale 1, d'un certain nombre d'unités périphériques 2 dont une seule est représentée, et d'une ligne de transmission à & trois fils : un fil 4 de masse, un fil 5 de retour d'information, et un fil 6 d'alimentation en courant continu des unités périphériques et d'émission d'informations vers les unités périphériques. L'unité centrale 1 comprend un microprocesseur 7, un convertisseur parallèle-série 8, un oscillateur 9 de fréquence bien définie a 1.7 NHz, et un étage de transmission le. Cet étage de transmission 1 reçoit d'-une part les signaux binaires du microprocesseur 7 transformés en signaux série par le convertisseur 8, d'autre part l'onde porteuse fournie par l'oscillateur 9 et il délivre un signal sinusoïdal modulé en amplitude. Ce signal est appliqué, par l'intermédiaire d'une capacité 11, au fil 6 d'émission d'informations. Ce fil 6 est relié, par l'intermédiaire d'une inductance 12, & une borne positive d'alimentation en courant continu disponibe dans l'unité centrale 1. De ce fait, le fil 6 assure l'alimentation en courant continu de toutes les unités périphériques auxquelles il transmet les informations en provenance de l'unité centrale. La même borne positive d'alimentation en courant de l'unité centrale 1 est reliée, par l'intermédiaire d'une résistance 13, au fil 5 de retour d'information. Ce fil 5 aboutit å une entrée d'un comparateur 14 dont l'autre entrée est reliée å une tension de référence 15 et dont la sortie est reliée au microprocesseur 7. L'unitéspériphérique 2 reçoit'son alimentation en courant continu du fil 6 d'alimentation, par l'intermédiaire d'une inductance 16. Elle reçoit les informations émises par l'unité centrale 1, a travers une capacité 17, dans un circuit logique de traitement de signal 19. Ce circuit 19 est en liaison avec l'organe d'exécution 2 auquel il applique l'ordre d'exécution de la manoeuvre prescrite par l'unité centrale 1. I1 reçoit en retour un signal d'ordre exécuté, qu'il va traiter pour renvoyer un signal de retour à l'unité centrale 1. A cet effet, le circuit de traitement 19 applique à la base d'un transistor 21 une polarisation qui le rend conducteur. Ce transistor 21 est alors alimenté, entre le fil de retour 5 et le fil de masse 4, à travers une résistance 22 de limitation de courant.La chute du potentiel du fil 5 en raison de la conduction du transistor 21 est appliqué à l'entrée du comparateur 14 qui change d'état de sortie et informe ainsi le microprocesseur 7 de la situation de l'organe d'exécution 2. I1 faut remarquer que l'unité centrale 1 peut, en réalité, être beaucoup plus complexe. En effet, elle peut comporter un certain nombre de cartes électroniques de sérialisation portant chacune les éléments 7 9 15 décrits ci-dessus. Chaque carte de sérialisation peut desservir deux réseaux de cinquante unités périphériques chacun, par exemple. Sur la figure 2, on retrouve les éléments de l'unité périphérique 2 avec les mêmes références que sur la figure 1. La capacité 17 est reliée qà un amplificateur 18 9 gain réglable dont la sortie est appliquée à un filtre 23 a céramique, à bande étroite et å réponse lente. Entre la sortie du filtre 23 et l'ampliticateur 18 est prévu un circuit 24 de contrôle automatique du gain. A la sortie du filtre 23 est disposé un détecteur de modulation d'amplitude 25, dont la sortie est appliquée & deux comparateurs 26 et 27. A l'entrée du comparateur 26, le circuit 28 applique un signai de référence correspondant à l'amplitude des signaux d'information. A l'entrée du comparateur 27, le circuit 29 applique un signal correspondant & l'amplitude des signaux de synchronisation. La sortie du comparateur 26 est appliquée a un registre série-parallèle 32. La sortie du comparateur 27 est appliquée au circuit de rythme 3 qui reçoit par ailleurs les signaux d'une horloge locale 31. Le circuit de rythme 3 applique ses signaux de rythme au registre série-parallèle 32, au circuit de traitement logique de l'information 33, et au circuiit de traitement logique de l'information de retour 34 dont la sortie- commande le transistor 21. L'organe d'exécution 2 reçoit ses ordres de manoeuvre du circuit 33 et transmet au circuit 34 ses comptes rendus d'exécution ou ses signaux d'état. Selon l'invention, la transmission d'informations est faite par l'intermédiaire d'une ligne & trois fils qui n'est ni blindée, ni adaptée, ni torsadée. Cette transmission a lieu à vitesse élevée pour l'émission vers les unités périphériques, et à vitesse réduite pour le retour vers l'unité centrale. L'émission vers les unités périphériques se fait en modulation d'amplitude. L'oscillateur 9 génère une onde porteuse a fréquence bien définie de 1.7 MHz. Cette porteuse est modulée en amplitude par des signaux binaires, avec deux niveaux d'amplitude de modulation en dehors du niveau zéro : le niveau Al pour les bits de synchronisation, et le niveau A2 pour les bits d'information. Le niveau Al est pratiquement le double du niveau A2, comme on peut le voir sur la figure 3. Pour éviter l'émission de parasites et d'harmoniques, la durée des signaux binaires de modulation correspond à un nombre entier d'oscillations sinusoïdales complètes de la porteuse, ces oscillations étant toujours prises entre deux passages par la valeur zéro. A titre d'exemple, la durée d'un signal binaire de modulation est égale a 64 oscillations -de la porteuse, et sur la figure 3, après deux bits de synchronisation de valeur Al, on a n bits de valeur zéro, et m bits de valeur A2, dont l'amplitude est moitié de celle des bits de synchronisation. Selon l'invention, un 'mot codé adressé aux unités périphériques se décompose, conformément à la figure 4, en deux bits de synchronisation, six bits d'adresse, trois bits d'opération, et deux bits de correction d'erreur. Les deux premiers bits ont une amplitude sensiblement double des autres, de façon a etre identifiés sans ambiguïté par les unités périphériques. Les six bits d'adresse correspondent a 64 adresses possibles. Dans la mesure où on limite å se le nombre des unités périphériques, on dispose de codes d'adresses excédentaires. On peut ainsi utiliser certains codes conventionnels pour des opérations particulières telles que des commandes . d' arret d'urgence ou de mise en sécurité.On peut aussi, au cours d'un cycle de 64, affecter plusieurs codes 9 une même unité périphérique de façon à contrôler une grandeur ou un appareil plusieurs fois par cycle. On peut encore utiliser des codes d'adresse ne correspondant & aucune unité périphérique pour laisser le temps à la dernière unité périphérique interrogée de renvoyer une réponse longue. Si l'on revient à la figure 2, on voit qu'un mot de 13 bits acheminé par le fil d'émission d'informations, est reçu par toutes les unités périphériques. Le niveau d'amplitude des bits de synchronisation est utilisé pour assurer un réglage automatique des niveaux de référence, et du gain de l'amplificateur d'entrée 18. Le filtre à céramique 23 est utilisé de manière classique comme fitre passe-bande pour la fréquence intermédiaire de la radio à modulation de fréquence. Dans le cas présent, il est utilisé comme filtre passebande pour la fréquence porteuse. En raison de sa faible bande passante, ce filtre a une réponse lente, et il est peu sensible aux parasites industriels. Xais sa largeur de bande est suffisante pour assurer une vitesse de transmission d'informations convenable, -de l'ordre de 15 KHz. En raison de la réponse assez lente du filtre à céramique, les signaux. sortant du filtre sont représentés à la partie supérieure de la figure 5, la porteuse n'étant schématisée que sur la partie gauche par simplification. Sur la parti-e inférieure de la figure 5, sont représentés les signaux de synchronisation S et d'information I après détection d'amplitude. Le processus d'interrogation et de réponse des unités périphériques se déroule de la manière suivante: l'unité centrale envoie périodiquement un mot de 13 bits sur le fil d'émission 6, ce mot étant émis a vitesse élevée et en modulation d'amplitude. Chaque unité périphérique reçoit ce mot, et après détection d'amplitude, l'introduit dans son registre sérieparallèle 32. Dans l'échelle des temps de la figure 6, ces opérations se déroulent pendant l'intervalle de temps 36 correspondant au mot N. Pendant l'intervalle de temps 37 correspondant au mot Lorsqu'il n'y a aucune manoeuvre a exécuter, ou lorsqu'il S! agit d'une exécution simple, tout est terminé dans l'intervalle 37. Mais il peut arriver que l'exécution soit suivie d'une réponse courte ou d'un compte rendu long. Dans ces deux cas, le fil de retour 5 doit etre utilisé pour transmettre à l'unité centrale un message codé. Comme l'unité périphérique est conçue pour être aussi simple que possible, ce message ne comporte que quelques bits , 2 ou 3, qui sont envoyés & l'unité centrale sur le fil de retour 5 à vitesse lente, pendant l'intervalle de temps 38 correspondant à l'émission du mot (N+2) sur le fil 6.Le message est transmis par l'intermédiaire du transistor 21 dont la conduction est contrôlée par le circuit de traitement logique 34. I1 peut arriver que la réponse attendue par l'unité centrale soit plus longue et nécessite par exemple un intervalle de temps 39 s'étendant sur une période correspondant à l'émission de plusieurs mots par l'unité centrale. Dans ce cas, et pendant le temps de la réponse attendue, l'unité centrale envoie des mots dont le code d'adresse ne correspond à aucune des unités périphériques. De ce fait, il n'y a pas interférence de réponses. On peut remarquer que c'est le signal de synchronistion du mot émis par l'unité centrale qui déclenche la procédure d'interrogation et de réponse des unités périphériques. Comme seule l'unité périphérique interrogée peut répondre, il n'y a pas de synchronisation particulière aux signaux de retour. La résistance 22 qui est montée en série avec chaque transistor 21 a une grande importance. En effet, si un transistor est en panne par court-circuit, les autres unités périphériques ne peuvent plus fournir de message de retour; mais'la présence de la résistance 22 empêche la mise à la masse du fil de retour 5, et de ce fait, l'information de retour est maintenue pour toutes les autres unités périphériques. Le système local de transmission d'informations selon l'invention permet le passage d'informations en toute sécurité. A 1 ' émission, les informations sont transmises à une fréquence de l'ordre de 158 KHz, en modulation d'amplitude avec une porteuse de 1.7 MHz, et sous forme de mots de 13 bits, dont deux bits de synchronisation. Au retour, les informations sont transmises å une frequence de 15 & 3e KHz, sans fréquence porteuse, ce qui conduit à prévoir- un traitement de signal plus complexe dans l'unité centrale. Mais les signaux de retour sont de 2 Du 3 bits seulement répartis sur la durée du message, ce qui permet une fréquence relativement basse et une simplification a l'extrême des unités périphériques. En pratique, des signaux de type radio sont transmis par fil entre une unité centrale et des unités périphériques. Il en résulte une grande sécurité de transmission. Revendication- Système local de transmission d'informations sous forme de mots, du type comprenant une unité centrale à microprocesseur et convertisseur parallèlesérie d'informations- et des unités périphériques reliées à l'unité centrale par. une ligne de transmission, caractérisé en ce que - la ligne de transmission (3) est constituée d'un fil de masse (4) , d'un fil t5) de retour d'informations en provenance des unités périphériques, et d'un fil (6 > d'alimentation en courant continu des unités périphériques et d'émission d'informations vers les unités périphériques - chaque unité périphérique (27 comprend un circuit logique (19) de traitement des informations reçues de l'unité centrale (1) par le fil (6) d'alimentation, et un elément (21) pour -transmettre à l'unité centrale un signal de retour par le fil (5) de retour d'informations - l'unité centrale (1) comporte un oscillateur (9) délivrant un signal sinusoïdal modulé en amplitude par les informations à émettre vers les unités périphériques, de telle sorte que l'unité centrale adresse, par le fil d'alimentation, à toutes les unités périphériques, un signal sinusoïdal modulé en amplitude par le mot codé representatif des informations à émettre, et qu'elle reçoive de l'unité périphérique concernée, par le fil de retour, l'information de retour sous forme d'un mot binaire.