Brevet FR2634066A1 — publié le 19900112

DISPOSITIF OPTOELECTRONIQUE RESALI SE EN OPTIQUE INTEGREE ET PROCEDE DE REALI SATION L'invention concerne un dispositif optoélectronique réalisé en optique intégrée comprenant un élément optoélectronlque et un transistor d'amplification intégrés. Plus particulièrement, l'élément optoélectronique peut être une diode détectrice de lumière et l'invention se rapporte alors à une tète de détection optique. Egalement, lélérnent optoélectronique peut être une diode laser à semi-conducteurs et l'invention se rapporte alors à un dispositif laser. Le développement des télécommunications optiques suppose la réalisation de détecteurs adaptés aux longueurs d'onde 1.3 Wn et 1.55 llm. Les dispositifs généralement utilisés sont des photodiodes associées à un transistor en montage hybride. Pour un fonctionnement à des fréquences supérieures à 1 GHz, une intégration monolithique du photodétecteur avec le dispositif d'amplification s'avère souhaitable ; elle doit notamment permettre de limiter les capacités et self parasites. Une photodiode bien adaptée à cette application est la photodiode P.1.N que l'on fait croître sur substrat d'InP et dont la couche détectrice est en GaInAs en accord de maille avec l'InP (taux d'indium de 53%). Les transistors peuvent être des transistors à effet de champ sur AsGa, mais la grande difficulté consiste à réaliser de bons transistors sur substrat d'InP, afin de permettre l'intégration monolithique du transistor avec le détecteur optique. Les progrès récents réalisés sur des transistors à effet de champ à jonction obtenus sur substrat d'InP, et dont la grille est constituée d'une jonction peuvent permettre de surmonter cette difficulté. En particulier, l'idée inventive consiste à associer, en intégration monolithique, un élément optoelectronique telle qu'une photodiode De plus, un des aspects essentiels de l'originalité de la présente invention réside dans l'ütilisation d'un matériau dont l'épitaxie spéciale permet d'optimiser à la fois les performances de la photodiode et du transistor. L'invention est également applicable à un dispositif laser émettant à une longueur d'onde de l'ordre de 1,3 à 1,55 micromètres. Dans la perspective d'un fonctionnement hautes fréquences, voire hyperfréquences, de ces émetteurs de lumière, il importe que soit réalisée l'adaptation d'impédances entre le générateur de signaux hyperfréquences, qui a pour fonction de moduler le laser à semi-conducteurs, et le laser proprement dit. Cette adaptation d'impédances a pour effet de limiter la réflexion de l'onde hyperfréquence au niveau du laser, et pour conséquent d'améliorer le couplage entre le générateur hyperfréquences et l'émission de lumière modulée. Cette adaptation d'impédance est difficile à obtenir lorsque générateur et laser sont couplés directement, le laser étant modulé par le courant injecté. L'impédance du laser est en effet de l'ordre de quelques ohms, alors que le générateur hyperfréquences a une impédance interne de 50 ohms. Dans ces conditions les coefficients de réflexion de l'onde hyperfréquences sont généralement important. C'est pourquoi l'invention se rapporte à un dispositif optoélectronique réalisé en optique intégrée et permettant de résoudre ces problèmes notamment dans les gammes de fonctionnement indiquées précédemment. L'invention concerne donc un dispositif optoélectronique réalisé en optique intégrée comprenant un élément optoélectronique # et un transistor d'amplification, caractérisé en ce qu'il comprend sur un même substrat a) pour le transistor - une première couche en matériaux semi-conducteurs de type III-V non intentionnellement dopée et faisant office de couche tampon - une deuxième couche en matériaux semi-conducteurs de type III-V, dopée d'un premier type, n par exemple, dont le paramètre de maille est sensiblement adapté à celui de la première couche faisant office de couche active du transistor et comportant un contact métallique de source et un contact métallique de drain - une troisième couche en matériaux semi-conducteurs de type III-V, dopée d'un deuxième type, p par exemple, dont le paramètre de maille est sensiblement adapté à celui de la deuxième couche permettant de réaliser la grille du transistor - une quatrième couche, en matériaux semi-conducteur de type III-V, dopée de même type que celui de la troisième couche, dont le paramètre de maille est sensiblement adapté à celui de la troisième couche, et dont l'énergie de bande interdite est plus faible que celle de la troisième couche, permettant une prise de contact sur cette troisième couche et supportant au moins un contact métallique de grille b) pour l'élément optoélectronique - une première, deuxième, troisième et quatrième couches de compositions, d'épaisseurs et de dopages identiques respectivement aux précédentes première, deuxième, troisième et quatrième couches du transistor - une cinquième couche de matériaux semi-conducteurs de type III-V, dopée d'un type identique au premier type, n par exemple, dont le paramètre de maille est sensiblement adapté à celui de la quatrième couche portant au moins un premier contact métallique de connexion - une sixième couche, en matériaux semiconducteurs de type III-V, dont le paramètre de maille est adapté à celui de la cinquième couche, la composition de cette couche étant adaptée à la longueur d'onde du flux lumineux à détecter et constituant la couche active de l'élément optoélectronique. - la septième couche, en matériaux semi-conducteurs de types III-V, dopée d'un type identique au deuxième type, p par exemple, dont le paramètre de malle est sensiblement adapté à celui de la septième couche permettant une prise de contact sur cette septième couche et portant au moins un deuxième contact métallique de connexion; c) au moins deux connexions électriques connectant, d'une part, le contact métallique de source ou le contact métallique de drain au premier contact métallique de connexion et, d'autre part, le contact métallique de grille au deuxième contact métallique de connexion. L'invention concerne également un procédé de réalisation d'un dispositif optoélectronique, caractérisé en ce qu'il comporte les étapes suivantes - réalisation sur un substrat d'une alternance de couches de matériaux semiconducteurs différents présentant des sélectivités d'attaques chimiques - gravure dans ces couches jusqu'au substrat, d'au moins deux mésas lune des mésas devant servir à réaliser un transistor et l'autre un élément optoélectronlque - gravure dans les deux couches supérieures, des couches actives de l'élément optoélectronique; ; - gravure de la couche suivante de façon à conserver la couche de contact de l'élément optoélectronique et à dégager la couche supérieure du transistor - gravure du transistor dans les couches suivantes de façon à conserver les couches du transistor et les couches de l'élément optoélectronique - réalisation des contacts ohmiques de l'élément optoélectronique et du transistor - dépôt d'une couche d'isolant sur l'ensemble obtenu - dégagement des contacts ohmiques - réalisation d'une connexion entre un premier contact ohmique de ltélément optoélectronique et un contact d'électrode du transistor, telle que la source du transistor, et d'une connexion entre un deuxième contact ohmique de l'élément optoélectronique et le contact de grille du transistor. Les différents objets et caractéristiques de l'invention apparaîtront de façon plus détaillée dans la description qui va suivre faite à titre d'exemple en se reportant aux figures annexées qui représentent - la figure l, un empilement de couches de matériaux semi-conducteurs, permettant de réaliser le dispositif selon l'invention - la figure 2, une vue en coupe d'un dispositif optoélectronique selon l'invention; - la figure 3, un circuit électrique représentatif d'un dispositif de détection selon l'invention; - les figures 4 et 5, un exemple de réalisation d'un dispositif de détection optoélectronique - les figures 6 et 7 une variante de réalisation du dispositif de détection optoélectronique;; - la figure 8, un schéma équivalent électrique du circuit de l'invention - la figure 9, une vue en coupe d'un exemple de réalisation d'un dispositif laser - les figures 10 et 11, des exemples de réalisation du dispositif de l'invention dans lesquels le transistor est un transistor à effet de champ à gaz d'électrons - les figures 12 et 13, des vues en coupes d'un exemple de réalisation du dispositif optoélectronique selon l'invention, En se reportant aux figures 1 à 3 on va tout d'abord décrire un exemple de réalisation d'une tête de détection optique. Cette tête de détection comprend une photodiode associée à un transistor à effet de champ à jonction selon un montage en source commune. Cette tète est réalisée sur le même substrat d'InP semi-isolant et en utilisant une croissance épitaxiale constituée respectivement, en partant du substrat S1, des couches suivantes représentées en figure 1 et qui, après découpes, donnent lieu à la structure photodiode-transistor de la figure 2 - Une couche d'InP non intentionnellement dopée, d'un dopage résiduel de type n, d'épaisseur de l'ordre de 0,5 micromètre à plusieurs micromètres, et jouant le rôle de couche tampon entre le substrat semi-isolant et les couches actives du dispositif. Après découpe (figure 2) on obtient une couche D2 pour la photodiode et couche T2 pour le transistor à effet de champ. - Une couche 3 de GaInAs avec un taux de 538 d'indium, d'épaisseur pouvant être de l'ordre de 2000 A et de dopage de type n voisin de 2 à 3 10 cm La couche T3 de la figure 2 joue le rôle de couche active pour le transistor à effet de champ à jonction. Elle permet en particulier le passage d'un courant de porteurs majoritaires entre contacts drain DR et source SO du transistor. Les contacts de drain DR et de source SO sont déposés sur cette couche D3. - Une couche 4 d'InP de type p (dopage de l'ordre de 1017 à 10iacm -# et d'épaisseur pouvant valoir 2000 A, celle-ci étant choisie surtout pour faciliter les opérations technologiques). La couche T4 obtenue après découpe permet d'obtention d'une jonction qui, polarisée en inverse, contrôle par la tension appliquée, le courant de porteurs majoritaires dans la couche active de GaInAs située sous celle d'InP et précédemment décrite. Cette jonction est évidemment localisée sur une longueur très faible, mleronlque voire submicronlque et constitue en quelque sorte la porte ou la grllle du transistor (voir figure 2). -Une couche 5 de GaInAs fortement dopée p 18 -3 ( 1018cl ) et d'épaisseur pouvant valoir 2000 A, cette dernière valeur n'étant donnée qu'à titre indicatif. La couche T5 correspondante doit permettre de faciliter la réalisation du contact ohmique de type p nécessaire à la prise de contact sur l'lnP de type p qui réalise la jonction de la porte du transistor. - Une couche 6 d'InP de type n+ (dopage de l'ordre de 1018cm-3), l'épaisseur pouvant être voisine de 2000 A. Cette couche donne lieu à la couche DG qui forme la partie inférieure de la photodiode P. 1. N. et joue le rôle d'électrode collectrice du photocourant. Une prise de contacts ohmlques CXI sur cette couche est effectuée. - Une couche 7 de GaInAs de type n, le plus faiblement dopé possible. Cette couche donne lieu à la couche D7 de la photodiode et réalise la conversion flux lumineux-courant électrique pour des longueurs d'onde inférieures à la longueur d'onde 1,6 lun qui correspond à la valeur de la bande interdite du GaInAs. Elle doit être la moins dopée possible pour éviter une diminution trop importante du champ électrique lorsqu'on s'éloigne de la jonction InP(p+)/GaInAs (n ) à cause de la présence de porteurs libres, tout en étant légèrement dopée pour former une jonction InP(p+)/GaInAs (n ).Son épaisseur est imposée par la profondeur de pénétration de la lumière, et une valeur de 2 llm peut être un bon compromis entre rendement quantique et temps de réponse. Selon l'application choisie (longueurs d'onde d'utilisation, temps de réponse désiré) cette valeur peut évidemment être modifiée à volonté pour obtenir l'optimisation du composant. - Une couche 8 d'InP dopée de type n (dopage de l'ordre de 1018cm-3 ) et d'épaisseur d'environ 1 micromètre. Cette couche donne lieu à la couche D8 de la photodiode réalisant la jonction InP (p+)/GaInAs(n ) de la photodiode. - Une couche 9 de contact ohmique est prévue sur la couche 8 d 'InP pour permettre une deuxième connexion CX2 de la photodiode. - Une éventuelle couche de GaInAs de type p (dopage de l'ordre de 1018cm ), non représentée sur les P figures et d'une épaisseur pouvant valoir 2000 A réalisée sur la couche 8 d'InP avant la réalisation de la couche de contact ohmique 9. Cette couche a surtout pour intérêt de favoriser la prise de contacts ohmiques sur la couche d'InP de type p qui forme la jonction de la photodiode, et elle n'est pas obligatoire. Pour éviter une absorption Inutile de lumière dans cette couche, elle est ensuite enlevée par une attaque convenable jusqu'à la couche d'InP (p ). On obtient ainsi une fenêtre pour les ondes lumineuses. Compte tenu de la valeur de la bande interdite de l'InP, le dispositif est sensible aux longueurs d'ondes supérieures à 0,9 micromètre. Sur la vue schématique du circuit intégré en coupe donnée en figure 2, on voit donc une structure comprenant - un transistor à effet de champ à jonction constituée de deux contacts ohmiques SO et DR (eutectiques Au Ge = couches métalliques appropriées déposées sur la couche T3 de GaInAs dopée n et une grille GR formée par la jonction entre la couche T4 d'InP de type p et la couche T5 de GaInAs de type n. Cette couche T4 d'InP de type p est recouverte d'une couche T5 de GainAs de type p qui favorise le dépôt du contact ohmique de type p qui est déposé sur cette couche de GaInAs. - une photodiode P.1.N. constituée de la couche D6 d'InP (n ), de la couche détectrice D7 de GaInAs (n ) et de la couche D8 d'InP (p ). Une prise de contact CXI du photocourant est effectuée sur la couche D6 d'InP (n+) (contact ohmique de type n+). Une prise de contact CX2 est effectuée sur la couche D8 d'InP p (contact ohmique de type p ; - de deux connexions métalliques entre les contacts CX1 et CX2 de la photodiode et les contacts de drain et de source DR et SO du transistor reliant ainsi le contact n CXl de la diode à la source du transistor et le contact CX2 de la diode à la grille du transistor.Ces connexions sont obtenues par un dépôt métallique sur une couche de diélectrique déposée sur le matériau semi-conducteur. Cette couche diélectrique isole les connexions des couches actives du circuit intégré - une (ou plusieurs) résistance de polarisation du drain du transistor réalisée dans la couche GaInAs (n ) et constituée de deux contacts ohmiques déposés sur la couche de GaInAs dopée et dont l'un d'eux peut être le contact du transistor; une (ou plusieurs) résistance de polarisation de grille du transistor constituée de deux contacts ohmiques déposés sur la couche de GaInAS dopée n. Ici encore, une connexion entre le contact de grille et l'un des contacts ohmiques est nécessaire.L'isolation des couches actives peut être obtenue par dépôt d'une couche diélectrique ou en déposant le métal formant la connexion sur un matériau non conducteur tel que l'InP tampon. La figure 3, représente un schéma électrique équivalent du dispositif de détection optoélectronique ainsi décrit. Sur cette figure on retrouve donc le transistor avec son drain DR, sa source SO et sa grille GR ainsi que la photodiode avec sa connexion CX1 connectée à la source SO et sa connexion CX2 connectée à la grille GR. Une tension de polarisation +V2 est connectée au drain DR par une résistance de polarisation Rc et une tension de polarisation -V1 est connectée à la grille GR et à la photodiode par une résistance de polarisation Rg. La photodiode permet de détecter un flux lumineux hv. La structure de l'ensemble photodiode et transistor peut prendre différentes formes selon la taille du transistor et selon la compacité de la structure que l'on désire obtenir. Les figures 4 et 7, représentent deux structures possibles selon l'invention. Les figures 4 à 5, représentent une structure carrée. Dans ce cas, le transistor entoure la photodiode. Elle a l'avantage de permettre la réalisation d'un transistor à grille large (voisine ou supérieure au millimètre) en conservant un circuit très compact. Cette structure est représentée en vue de dessus sur la figure 4 ou l'on retrouve la connexion CX2 au centre de laquelle peut se voir la couche D8 de la photodiode. La connexion CX2 est connectée à la grille GR. La grille GR ainsi que la source SO et le drain DR entourent quasiment la photodiode. La connexion de drain DR est connectée par la résistance de polarisation Rc à une plage de connexion PXI. La connexion de photodiode CXI est représentée en pointillée et est connectée par une plage métallique, qui entoure la photodiode, à la source du transistor. La connexion de photodiode CX2 et la grille GR sont connectées par des résistances de polarisation Rg à des plages de connexion PX1 et PX2. La vue en coupe de la figure 5 est similaire à la structure de la figure 2 et permet de mieux comprendre que le transistor de la structure entoure quasiment la photodiode Les figures 6 et 7, représentent une structure de dispositif de détection avec détecteur en bout de la structure. Technologiquement une telle structure est plus simple à mettre en oeuvre mais elle est moins compacte que la structure en carré des figures 4 et 5. Sur ces figures, on retrouve la connexion CNZ qui encadre la fenêtre de détection de la diode ou l'on voit la couche D8 de la photodiode. La connexion CX2 est connectée à la grille GR. La source SO ainsi que la connexion CEI qui connecte la source SO à la photodiode entourent la photodiode. Le drain DR est connecté à la résistance de polarisation Rc. La grille et la connexion CX2 sont connectés à la résistance de polarisation Rg. Le schéma équivalent de la tète de détection est représenté figure 8. Il permet d'évaluer les performances du dispositif. Dans cette même figure, les différents éléments sont - Iph : le photocourant délivré par la photodiode - Rph : la résistance interne de la photodiode - R : la résistance de polarisation de la grille du transistor g - Cph : la capacité interne de la photodiode - Cg: la capacité de grille du transistor - Gm: la transconductance du transistor m Vgs: la tension grille-source - g : la conductance vue du côté drain du transistor - R c : la résistance de charge du transistor. Le photocourant Iph délivré par la photodiode est donné directement par le rendement quantique rl et par la puissance lumineuse incidente PL puisque ou hv est l'énergie d'un photon et q la charge d'un électron. Ce photocourant est ensuite amplifié par le transistor et le gain en courant G du transistor se met sous forme, après analyse du c circuit équivalent et C = C + C eq ph g et le signal optique est modulé à la pulsation w. La structure de l'invention peut également s'appliquer à une structure laser. Une telle structure est représentée en figure 9. Cette structure est similaire à celle de la figure 2. Selon l'exemple de réalisation de la figure 9, la couche D7 est alors une couche de GaInAsP par exemple pour émettre à une longueur d'onde dans une gamme de 1,3 micromètres à 1,5 micromètres. L'épaisseur de la couche D7 est alors d'environ 2000 Angstroems. La nature de la couche D7 définit la qualité du laser. On peut obtenir un laser monomode donc très stable. Une adaptation d'impédance est obtenue en associant, au laser, le transistor à effet de champ. Dans ce cas, le générateur hyperfréquence module la tension grille du transistor. Cette fonction de modulation peut être réalisée avec une bonne adaptation d'impédance, puisque la polarisation continue de la tension grille peut permettre d'obtenir une impédance équivalente de 50 ohms. La modulation de la tension grille entraîne une modulation du courant drain-source du transistor, qui est aussi le courant injecté dans le laser. L'objet de l'invention consiste ainsi à effectuer une intégration monolithique du laser et du transistor de commande. Cette intégration monolithique présente l'avantage de limiter les capacités et inductances parasites qui pourraient avoir pour effet d'anihiler en partie les améliorations apportées par l'adaptation d'impédance. On réalise ainsi l'adaptation d'impédance entre le générateur et le laser. Le générateur a généralement pour impédance interne 50 ohms alors que le laser à une impédance interne de quelques ohms et qu'il réfléchit la plus grande partie de l'énergie. En intégration monolithique on diminue les capacités parasites. Selon l'invention, les structures précédentes peuvent être réalisées avec un transistor à effet de champ à gaz d'électrons à deux dimensions désignés sous l'appellation TEG-FET également appelés HEMT (High Electro Mobility Transistor). La figure 10 représente un exemple de réalisation d'une structure de détection comprenant une photodiode et un transistor à effet de champ à gaz d'électrons. Une telle structure à les mêmes domaines d'applications qu'une photodiode PIN associée à un transistor à effet de champ classique, à savoir les télécommunications optiques à grand débit d'informations et aux grandes longueurs d'onde. L'intérêt de l'utiiisation d'un transistor à effet de champ à gaz d'électrons réside dans l'intérêt qu'on a de limiter l'effet de la capacité de la photodiode en l'associant à un transistor dont à la fois la transconductance Ym et la capacité grille-source C sont plus importantes. gs Ces propriétés ont par conséquent, au niveau du transistor en tant que tel, de conduire à un gain Ym (donc une amplification ) plus important avec une fréquence de coupure fc au moins égale, sinon supérieure, à celle du transistor à effet de champ classique. Cette #fréquence de coupure est donnée par l'expression Ym 2~C gs Un calcul simple montre que, en première approximation, le gain en courant apporté par le transistor est de la forme Ym Req. 1 + R 2 C 22 eq eq ou R représente la résistance équivalente de la eq photodiode en parallèle sur une résistance de polarisation. C représente la capacité cph de la photodiode en eq parallèle sur la capacité grille-source Cgs. La fréquence de coupure (å 3dB) associée à ce gain est donc donnée pour Ym 2# Ceq où Ceq = Cgs + Cqh. Dans la mesure où la capacité Cgs est relativement grande (effet du gaz à deux dimensions) devant la capacité de la photodiode, la fréquence de coupure est approximativement donnée pour Ym/2~ C gs' c'est à dire la fréquence de coupure du transistor seul. Autrement dit, l'utilisation d'un transistor avec gaz d'électrons à deux dimensions, limite l'effet de la capacité de la photodiode et, tout en bénéficiant, d'un transistor à Ym élevé, la fréquence de coupure du dispositif est quasiment donnée par celle du transistor. Pour obtenir cette structure à gaz d'électrons à deux dimensions, l'empilement de couches suivant est réalisé, partant d'un substrat InP du type semi-isolant - une couche B2, S2 d'InP dopée n+ (5.1017) d'épaisseur environ 1000 A jouant le rôle de réservoir d'électrons pour mettre en oeuvre une première structure de gaz d'électrons à deux dimensions - une couche B'2, S'2 d'InP non dopée d'épaisseur environ 100 A désignée sous l'appeiation "spacer" permettant de limiter l'effet des impuretés sur la mobilité des électrons dans le canal - une couche B3, S3 de GaInAs de type n résiduel dont le faible gap devant celui de l'InP a pour objet de permettre ltexistence du gaz à deux dimensions à l'interface GaIndS/InP.Son épaisseur, voisine de 1000 A est choisie de manière à permettre l'effet de champ de jonction de la grille du transistor d'être encore suffisamment efficace pour cette interface GaInAs/InP et que cette couche puisse être considérée comme un deuxième canal du transistor; - une couche B'4, S'4 d'InP non dopée d'épaisseur environ 100 A (spacer) qui constitue le premier canal du transistor; ; - une couche B4, S4, d'InP dopée n+ (5 1017) d'épaisseur 1000 A jouant à nouveau le rôle de réservoir d'électrons pour créer une autre structure de gaz d'électrons à deux dimensions - enfin une couche B5, S5 de GaInAs (de type n ) dont l'épaisseur peut être voisine de 100 A est souhaitable et peut être considérée comme couche d'arrêt afin de faciliter la réalisation technologique du circuit intégré pour l'utilisation d'attaques sélectives GaInAs/InP . La couche S5 permet notamment de stopper l'attaque quasiment à la frontière entre la couche d'InP de type n+ et une couche d'InP de type p+ nécessaire à la réalisation de la jonction de grille du transistor. Cette ensemble de couches, que nous venons de décrire, constitue l'essentiel des différences avec le PIN-FET intégré que nous avons présenté précédemment. Les autres couches, qui constituent, soit la jonction de la grille du transistor soit la photodiode (couches B6, B7, B8 de la photodiode) sont tout à fait identiques à celles décrites dans les structures précédentes. La figure 11, représente une variante d'un exemple de réalisation d'un dispositif de détection dont le transistor de commande est également un transistor à effet de champ à gaz d'électrons bidimensionnel. Il comporte, pour le transistor sur un substrat S1 semi-isolant les couches suivantes - une couche Ri d'InP dopé n d'environ 1000 Angstroems d'épaisseur - une couche R'1 d'lnP non dopé d'environ 100 Angstroems d'épaisseur (spacer) - une couche R2 de GaInAs dopé n d'environ 0,2 micromètre d'épaisseur et constituant la couche active du transistor - une couche R'3 d'InP dopé n d'environ 100 Angstroems d'épaisseur (spacer) - une couche R3 d'InP dopé n d'environ 1000 Angstroems d'épaisseur - une couche R4 de GaInAs non dopé d'environ 200 Angstroems d'épaisseur servant de couche de blocage - une couche R5 d'InP dopé p d'environ 0,5 micromètre d'épaisseur servant de couche jonction pour la grille du transistor; - une couche R6 de GaInAs dopé p d environ 0,5 micromètre d'épaisseur constituant la couche de contact de grille du transistor. La couche R4 porte les contacts ohmiques DR et SO de drain et de source SO et la couche R6 porte le contact ohmique de grille GR. En ce qui concerne la photodiode, les différentes couches qui la constitue sont - les couches Cl à C6 correspondant respectivement aux couches Ri à RG - un super réseau d'adaptation C7 réalisé sur la couche C6, ce super-réseau C7 étant constitué d'une alternance de couches d'InP et de GaInAs, et l'épaisseur de ce super-réseau pouvant attendre 1 micromètre - une couche C8 d'InP dopé n d'environ 1000 Angstroems d'épaisseur et servant de couche collectrice pour la photodiode - une couche C9 de GaInAs dopé n d'environ 2 micromètres d'épaisseur et tenant lieu de couche détectrice pour la photodiode - une couche C10 d'InP dopé p d'environ 1 micromètre d'épaisseur et recevant la lumière à détecter. La couche C8 porte au moins un contact ohmique CX1 qui est connecté au drain DR du transistor et la couche C10 porte un contact ohmique CX2 qui encadre la couche C10. Ce contact CX2 est connecté à la grille du transistor. Selon une autre variante, le substrat Si au lieu d'être en InP peut être en silicium ou en saphir ou de manière générale en un matériau désadapté par rapport à la premiére couche (2, D2, T2) qui le recouvre. On prévoit alors entre le substrat et la première couche de la photodiode (ou du laser) et du transistor, un super-réseau d'adaptation, non représenté sur la figure, réalisant l'adaptation en maille nécessaire entre le substrat et cette première couche de semi-conducteur. On va maintenant décrire le procédé de réalisation du dispositif selon l'invention. Selon ce procédé les différentes couches de matériaux semi-conducteurs constituant le transistor et le composant optoélectronique (laser ou photodiode) sont réalisées sur le substrat S1 et constituent un empilement de couche. Elles sont réalisées en matériaux, en dopages et en épaisseurs selon les exemples décrits précédemment. Ensuite différentes étapes de gravures sont prévues. Le procédé de l'invention met à profit les différences de nature des couches pour réaliser des attaques sélectives et réaliser collectivement, dans ces couches, le transistor et le composant optoélectronique. Par exemple, pour réaliser le dispositif de la figure 2, on procédera aux différentes gravures suivantes - une gravure jusqu'au niveau du substrat S1 qui a pour effet d'isoler les composants du circuit intégré les uns par rapports aux autres. Une précaution à prendre est, en effet, de veiller à ce que les couches qui constituent la grille du transistor soient bien isolées des couches de la photodiode - un deuxième mésas est ensuite réalisée et correspond au dégagement de la photodiode.Cette attaque est effectuée jusqu'à la couche D6 d'InP de type n - une troisième attaque jusqu'à la couche T5 GaInAs de type p est ensuite effectuée tout en protégeant les couches de la photodiode et la couche D6 d'InP de type n + qui consitue le contact de type n de la photodiode - une étape suivante de dégagement de la grille du transistor est ensuite prévue en attaquant les couches T4 et T5 de GaInAs de type p et InP de type p Susqutà la couche D3, T3 de GaInAs de type n sauf la surface correspondant à la grille du transistor et celle correspondant à la photodiode (comme dans l'étape précédente). La structure générale de la figure 2 est ainsi obtenue. Il convient maintenant de réaliser les contact ohmiques reliant le transistor et la photodiode et permettant la connexion aux circuits extérieurs. Tout d'abord, on réalise les contacts ohmiques SO, DR (AuGe) sur la couche T3 de GaInAs de type n (pour la réalisation du transistor et éventuellement de résistances de polarisations) ainsi que le contact CX1 de type n sur la couche D6 InP (de type n+) de la photodiode.Pour simplifier et limiter les opérations, on peut même prévoir, par un masque approprié, de réaliser en même temps la connexion entre la source SO du transistor et le contact CXI de type n de la photodiode Un recuit (4700 environ) peut être prévu avant les opération suivantes - Ensuite on réalise le contact ohmique CX2 de type p sur- lfInP (de type p) constituant la fenêtre de la photodiode et le contact ohmique GR sur la couche T5 de GaInAs de type p constituant la couche de contact de la grille GR du transistor - Ensuite on procède au dépôt et à l'attaque du polyimide qui est l'isolant choisi (mals d'autre isolants peuvent également être utilisés, dégager les contacts ohmiques qui viennent d'être réalisés et pour permettre les connexions entre les différents composants du circuit intégré, tout en étant Isolées des couches actives du circuit intégré. Les attaques sont effectuées : au niveau des contacts ohmiques CXI, CX2 de types n et p de la photodiode, du contact GR de type p de la grille du transistor, des contacts de drain DR et de source SO et des contacts de résistances de polarisation de grille et de drain. -Enfin on réalise les connexions CEI et CE2 des figures 12et 13 connectant la photodiode au transistor et on réalise ltépaississement des métallisations et des connexions précédemment définies - épaississement des contacts ohmiques du transistor - épaississement des contacts ohmiques des résistances de polarisation (PX1 et PX2 sur la figure 4); - connexion du contact CX2 de la photodiode et de la grille du transistor ; - connexion de la grille du transistor et de la résistance de polarisation Rg ; - connexion du drain du transistor et de la résistance de polarisation Rc. Notons, pour terminer, que cette façon de procéder avec utilisation de polyimide a également pour effet de passiver le circuit intégré (protection de la grille du transistor notamment). Il est bien évident que pnt#r chaque ope rai ion il convient de prévoir un masque particulier. On obtient ainsi une structure telle que représentee en figure 12 et 13 Il est bien évident que la description qtl précède nra été faite que titre exemple non limitatif. D'autre variantes peuvent être envisagées sans sortir du cadre de l'invention. Notamment les exemples numériques n'ont été fournis que pour illuster la description RFVENDlCATTONs l. Dispositif optoélectronique réalisé en optique intégrée comprenant un élément optoéiectronique et un transistor d'amplification, caractérisé en ce qu'il comprend sur un même substrat (D1): a) pour ledit transistor - une première couche (T2) en matériaux semi-conducteurs de type III-V non intentionnellement dopée et faisant office de couche tampon - une deuxième couche (T3) en matériaux semi-conducteurs de type III-V, dopée d un premier type, n par exemple. dont le paramètre de maille est sensiblement adapté à celui de la première couche (T2) faisant office de couche active du transistor et comportant un contact métallique de source (SO) et un contact métallique de drain (DR);; - une troisième couche (T4) en matériaux semi-conducteurs de type 111-V, dopée d un deuxième type. p par exemple, dont le paramètre de maille est sensiblement adapté à celui de la deuxième couche (T3) permettant de réaliser la grille du transistor - une quatrième couche (T5), en matériaux semi-conducteur de type III et V, dopée de même type que celui de la troisième couche (T4), dont le paramètre de maille est sensiblement adapté à celui de la troisième couche (T4). et dont l'énergie de bande interdite est plus faible que celle de la troisième couche (T4) , permettant une prise de contact sur cette troisième couche (T4) et supportant au moins un contact métallique de grille (GR) b) pour l'élément optoélectronique:: - une première, deuxième, troisième et quatrième couches (D2 à D) de compositions, d'épaisseurs et de dopages identiques respectivement aux précédentes première deuxième, troisième et quatrième couches (T2 à T5) du transistor; - une cinquième couche (D6) de matériaux semi-conducteiirs de type 111-V, dopée d'un type identique au premier type, n par exemple, dont le paramètre de maille est sensiblement adapté à celui de la quatrième couche (D5) portant au moins un premier contact métallique de connexion (CXl) - une sixième couche (D7), en matériaux semiconducteurs de type 111-V, dont le paramètre de maille est adapté à celui de la cinquième couche (D6), la composition de cette couche étant adaptée à la longueur d'onde du flux lumineux à détecter et constituant la couche active de l'élément optoéelectronique - une septième couche (D8) en matériaux semi-conducteurs de type 111-V, dopée d'un type identique au deuxième type, p par exemple, dont le paramètre de maille est sensiblement adapté à celui de la septième couche (D7) permettant une prise de contact sur cette septième couche (D7) et portant au moins un deuxième contact métallique de connexion (CX2) c) au moins deux connexions électriques connectant, d'une part, le contact métallique de source (SO) ou le contact métallique de drain (DR) au premier contact métallique de connexion (CX1) et, d'autre part, le contact métallique de grille (GR) au deuxième contact métallique de connexion (CX2). 2. Dispositif selon la revendication 1, caractérisé en ce que le matériau de la couche (D7) peut être un ternaire (ou un quaternaire) dont la composition est choisie en fonction de la longueur d'onde de fonctionnement et de manière à réaliser l'adaptation en maille avec les couches de confinement. Sa largeur de bande interdite est plus faible que celle des couches de confinement. 3. Dispositif selon la revendication 1, caractérisé en ce que la deuxième couche du transistor (T3) et le contact métallique de source (SO) entoure quasiment l'élément optoélectronique . 4. Dispositif selon la revendication 1, caractérisé en ce que le substrat S1 est en TnP, les premières couches (T2. D2) en TnP et les couches s'ilvantes sont alternativement Ga@nAs et InP. 5. Dispositif selon la revendication 1. dans lequel les premières couches (T2 et D2) sont désadaptées en maIlles par rapport au substrat (Si), caractérisé en ce qu'il comporte, entre ces premières couches (T9 et D2) et le substrat (S1), un super-réseau d'adaptation. 6. Dispositif selon la revendication 5, caractérisé en ce que le super réseau d'adaptation est une succession de couches monoatomiques. 7. Dispositif selon la revendication 5. caractérisé en ce que le substrat est du silicium et le super réseau d'adaptation comporte des couches d'lnP. 8. Dispositif selon la revendication 5. caractérisé en ce que le substrat est du GaAs et que les couches sont une alternance de couches de Gats et de couches de GaInAs. 9. Dispositif selon la revendication 3. caractérisé en ce que le transistor a une forme allongé et que l'élément optoélectronique est a une extrémité du transistor. 10. Procédé de réalisation d'un dispositif optoélectronique selon l'une quelconque des revendications précédentes. caractérisé en ce qu'il comporte les étapes suivantes - réalisation sur un substrat (S1) d'une alternance de couches (2 à 8) de matériaux semiconducteurs différents présentant des sélectivités d'attaques chimiques - gravure dans ces couches jusqu'au substrat (SI), d'au moins deux mésas l'une des mésas devant servir a réaliser un transistor et l'autre un élément optoélectronique - gravure dans les deux couches supérieures (7 et 8). des couches actives (D7 et D8)de l'élément optoélectronique - gravure de la couche suivante de façon à conserver la courhe (V6) de contact de l'élément optoélectronique et à dégager 1 couche supérieure (T5) du transistor - gravure du transistor dans les couches suivantes (4 et 5) de façon a conserver les couches (T4, T5) du transistor et les couches (D4 à D8) de l'élément optoélectronique - réalisation des contacts ohmiques (OXi CX2, SO. DR, GR) de l'élément optoélectronique et du transistor; - dépôt d'une couche d'isolant (lSl) sur l'ensemble obtenu - dégagement des contacts ohmiques; - réalisation d'une connexion (CEl) entre un premier contact ohmique de l'élément optoélectronique (CXI) et une électrode telle que la source (SO) du transistor et d'une connexion (CE2) entre un deuxième contact ohmique de l'élément optoélectronique (CX2) et la grille (GR) du transistor