Brevet FR2633479A1 — publié le 19891229

DISPOSITIF DE COMMUTATION REPARTIE DANS LES CIRCUITS D'INTERFACE DE LIGNES NUMERIQUES. La présente invention concerne le domaine des centraux téléphoniques prives ou publics. Elle concerne plus particulièrement les circuits de commutation prévus dans un central téléphonique disposé à l'un quelconque des stades intermédiaires d'une liaison téléphonique ; et elle s'applique plus particulierement aux liaisons numériques et au cas de centraux de dimension moyenne. La figure 1 illustre la conception générale de la commutation dans un central classique de dimension moyenne. Dans cet ensemble, chaque ligne L est reliée à un circuit d'interface de ligne 10 ou circuit de terminaison de ligne qui peut comprendre dans les réalisations actuelles, sur une puce de circuit intégré unique, notamment : un embrouilleur, un désembrouilleur, un codeur, un ' annuleur d'écho, un égaliseur, un passage deux fils/quatre fils, un récepteur d'horloge, un circuit de synchronisation bit et trame, un circuit de synchronisation de données.... Un circuit d'interface de ligne 10 est généralement réalisé sous forme d'une puce d'une surface de 30 à 40 millimetres carrés comprenant quelques dizaines de milliers de composants élé- mentaires. Chaque circuit 10 est relié à deux liaisons multiplexées, qui seront appelées ci-après simplement multiplex, à savoir un multiplex entrant et un multiplex sortant. Chaque multiplex peut assurer m liaisons et est relié n circuits d'interface 10 ; il est éventuellement prévu p ensembles de n circuits d'interface donc p multiplex entrant et p multiplex sortant. Deux lignes quelconques peuvent être mises en communication par l'intermédiaire d'une matrice de commutation spatio-temporelle 20 connectée à tous les multiplex.Cette matrice spatio-temporelle 20 peut hêtre réalisée sous forme d'une puce unique de circuit intégré. Ce circuit intégré 20 est un circuit relativement complexe et couteux. Les inventeurs ont pris conscience du fait que la structure d'ensemble illustrée en figure 1 découle en fait directement de la conception d'un central téléphontque de type numérique. Un objet de la présente invention est de simplifier cette structure et de mieux l'adapter à une réalisation sous forme de circuits intégrés en minimisant le nombre de circuits intégrés, d'où il résulte un fonctionnement plus fiable du système de commutation et une meilleure possibilité de test de ce circuit, notamment en permettant d'assurer simplement diverses fonctions de rebouclage catie ligne et/ou cSté multiplex. Pour atteindre ces objets ainsi que d'autres, la pressente invention prévoit un dispositif de commutation des canaux de lignes téléphoniques numériques comprenant des circuits intégrés monolithiques d'interface de ligne qui eux-même comprennent en outre des moyens de multiplexage et de démultiplexage, et qui est associé à des liaisons multiplexées directes en émission et en réception vers chacun des autres circuits d'interface de ligne. Côté réception ligne, ce dispositif comprend un premier registre à entrée série et sortie parallèles couplé au moins un deuxième registre à entrée et sortie parallèles, un troisième registre è entrée parallèle et sortie série relié à chaque deuxième registre par une première porte, un démultiplexeur relié à chaque troisième registre, des liaisons multiplexées reliées aux sorties du démultiplexeur, la validation de chaque première porte résultant de la comparaison entre la sortie d'un compteur tournant la cadence de 11 horloge bit des liaisons multiplexées synchronisée par un signal de trame de 8kHz et une valeur mémorisée dans un registre programmable caractérisant la destination de la communication. Cté émission ligne, ce dispositif comprend des liaisons multiplexées connectées aux autres interfaces et reliées à des multiplexeurs, un quatrième registre à entre série et sortie parallèle relié à chaque multiplexeur, un cinquième registre à entrée et sortie parallèles recevant par une deuxième porte la sortie du quatrième registre, un sixième registre à entrée parallèle et sortie série recevant par une troisième porte la sortie du cinquième registre, et un multiplexeur recevant les sorties des sixièmes registres. Ainsi, grâce à l'agencement selon la présente invention, on supprime le circuit intégré correspondant à la matrice de commutation, les fonctions assurées par cette matrice étant alors délocalisées et réparties dans chacune des interfaces de ligne (ou terminaisons de réseaux). En outre, selon la présente invention, on utilise des multiplex fonctionnant bidirectionnellement. Le circuit selon la présente invention est donc plus simple que le circuit de l'art antérieur, comprend un plus petit nombre de circuits intégrés puisque l'on supprime la matrice de commutation centralisée et, comme on le verra ci-après, l'adjonction des éléments assurant localement et de façon décentralisée les fonctions de commutation nécessaires augmente seulement peu la dimension de chacun des circuits intégrés d'interface de ligne et donc leur coût. En pratique, les inventeurs ont constaté que pour une technologie de circuit intégré donnée, la modification des circuits intégrés d'interface de ligne augmente leur surface d'une valeur négligeable. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec des figures jointes parmi lesquelles la figure 1 illustre une structure de commutation téléphonique selon l'art antérieur les figures 2 et 3 illustrent des structures de commutation téléphonique selon la présente invention la figure 4 est un schéma sous forme de blocs d'un circuit permettant d'assurer les fonctions de commutation selon la présente invention en réception ; et la figure 5 est un schéma sous forme de blocs d'un circuit permettant d'assurer les fonctions de commutation selon la présente invention en émission. La figure 2 représente un exemple d'organisation selon la pressente invention. Chacun des circuits d'interface 11 relié å une liaison 2 fils ou 4 fils L est connecté aux autres circuits dtinterface de ligne par au moins une liaison multiplexée 12. Si chaque liaison multiplex a une capacité de n canaux (comprend n intervalles de temps), et si une ligne véhicule 2 canaux, on utilisera une liaison multiplexée pour n/2 lignes. Comme le représente la figure 3, le concept selon la présente invention permet des configurations de connexion variées, par exemple une configuration de connexion en étoile. Dans la figure 3, la référence 13 désigne 16 circuits d'interface selon la présente invention et les liaisons entre ces circuits d'interface 11 sont des multiplex bidirectionnels. Les figures 4 et 5 représentent un exemple de circuit ajouté à un circuit d'interface de ligne pour permettre la mise en oeuvre de l'invention. On se placera dans le cas où l'on veut recevoir et émettre sur une ligne téléphonique des signaux numériques arrivant dans des canaux dits canaux B à 64 kilobits par seconde (kb/s). C'est- -dire, qu'è un débit de 64 kb/s, arrivent séquentiellement des mots de données alternativement de canaux B1 et B2. Dans la pratique, sont prévus également d'autres canaux, notamment des canaux de maintenance arrivant par exemple a un débit de 16 kb/s. Par souci de simplification, ces derniers canaux ne seront pas traités ici et l'homme de l'art verra facilement comment les traiter en ajoutant des circuits supplémentaires similaires è ceux décrits. Réception d'un signal de ligne par un multiplex. Le circuit de réception illustré en figure 4, et faisant partie de façon monolithique du circuit intégré d'interface ligne, reçoit sur une borne interne 30 les signaux des canaux B en provenance de la ligne au rythme déterminé par l'horloge locale du circuit. Par exemple, en 125 microsecondes, on reçoit successivement des mots de 8 bits contenus dans les canaux B1 et B2. La borne 30 est reliée à un registre d'entrée R qui reçoit séquentiellement les mots de chacun des canaux. Des que le registre R est plein, son contenu est transféré en parallèle alternativement z un registre B1LR ou un registre B2LR selon qu'il s'agit d'un mot du canal Bl ou d'un mot du canal B2.Ainsi, le registre R reçoit les canaux B1 et B2 en provenance de la ligne au rythme de l'horloge bit et, dans le cadre des exemples numériques donnés, toutes les 125 us. Lorsque le dernier bit d'un mot de huit bits est chargé dans le registre R, il est transféré dans le registre B1LR puis le mot suivant est chargé dans le registre B2LR. On considérera ci-apres le cheminement des mots du canal B1 è partir du registre B1LR, étant entendu que ces mots restent au maximum 125 microsecondes dans ce registre à entrée parallèle et sortie parallèle. Les sorties du circuit de la figure 4 sont constituées par des multiplex A, B, C et D (on se place ici, uniquement à ti tre d'exemple, dans une configuration à quatre multiplex). Chaque multiplex peut transporter, de façon bidirectionnelle, des informations (des mots de données de 8 bits, par exemple) à l'intérieur de créneaux temporels. Par exemple, un multiplex ayant une fréquence de fonctionnement de 2048 kHz pourra comprendre 32 créneaux temporels de chacun 8 bits et assurer le transfert de 16 communications bidirectionnelles. Le premier créneau est repére par un signal de synchronisation è 8 kHz. Il convient donc d'envoyer à des instants choisis les informations en provenance du registre BILER vers un démultiplexeur DB1 connecté auxdits multiplex. Pour ce faire, le contenu du registre BiLR est transferé sous forme parallèle à un registre B1MR à entrée parallèle et sortie série, cette sortie etant connectée au démultiplexeur DBl. Le transfert du registre B1LR au registre B1ItR est commandé par une porte 31 qui détermine le moment du transfert et donc le créneau d'un multiplex dans lequel le contenu du registre sera transféré. Cette porte 31 est commandée par la sortie d'un comparateur CB1 qui compare le contenu d'un compteur 6 bits (dans le cas où les multiplex sont sjsceptibles de contenir 64 créneaux temporels) au contenu d'un registre TB1R. Le registre TB1R est un registre programmable, programmé par un microprocesseur inclus de façon classique dans un central téléphonique pour contenir une indication B1R caractérisant le créneau temporel sur lequel doit être envoyé le mot. (Une indication correspondante est envoyée au circuit d'interface ligne de destination pour assurer le recueil de l'information place dans ce créneau temporel).Une fois fois toutes les 125 microsecondes, (pendant 1/64sème du temps), les valeurs du compteur 32 et du registre programmable TB1R sont égales et la porte 31 est validée par la sortie du comparateur CB1. Cette indication BIR sert donc à assurer la commutation temporelle. D'autre part, un registre programmable SB1R contient des bits propres à déterminer la comsutation spatiale entre les multiplex et à commander des cheminements particuliers quand on veut procéder à des rebouclages - des bits S indiquent le rang du multiplex affecté au mot issu du registre B1LR. S'il y a quatre multiplex (A, B, C, D), le registre SB1R contient deux bits S01, Sll permettant de désigner un multiplex parmi quatre (ces bits sont donc relatifs à une commutation spatiale).Dans ce but, ces bits S sont appliquées au démultiplexeur DB1 - le bit V1 indique si la commutation doit être réalise ou non - le bit L1 indique si l'on souhaite ou non procéder à une opération de rebouclage d'un mot contenu dans un intervalle entrant d'un multiplex vers un intervalle sortant d'un multiplex. On a décrit ci-dessus, l'envoi d'un mot du canal B1 par l'intermédiaire du démultiplexeur DB1 vers l'un des multiplex A, B, C, D. La partie droite de la figure représente avec des notations similaires l'envoi d'un mot du canal B2 à partir du registre B2LR par l'intermédiaire d'une porte 31 vers un registre B2MR, et un démultiplexeur DB2 vers ces mêmes multiplex. La porte 31 est commandée par la sortie d'un comparateur CB2 qui compare la sortie du compteur 32 au contenu d'un registre programmable TB2R contenant les informations relatives à la commutation temporelle souhaitée. La commutation spatiale est assurée par des bits S12 et S22 contenus dans un registre programmable de commutation spatiale SB2R qui contient également des bits de commande de rebouclage L2 et V2. Les bits S12 et S02 sont appliqués au dmultiplexeur DB2 pour assurer une sélection entre les multiplex A, B, C, D. On notera qu'une économie de composants peut être effectuée du fait que le compteur 32 de la voie gauche (canal Bl) du circuit constitue avec le compteur 32 de la voie droite (canal 2) du circuit un seul et même compteur. Emission d'un signal de multiplex vers une ligne. La figure 5 représente un dispositif selon la présente invention adapté à fonctionner dans le sens mission, c'est-à-dire è recevoir des signaux en provenance des multiplex reliés aux autres circuits pour les émettre vers la ligne à partir de la borne 30 susmentionnée de l'interface ligne. On effectuera une description détaillée du circuit de la figure 5 dans le cas du transfert d'un mot du canal B1. Le signal correspondant au mot du canal Bî, est sélectionné par un multiplexeur B1 qui, en fonction de signaux S11', S01, sélectionne celui des multiplex A, B, C, D dont la sortie sera reçue par la ligne. Ce multiplexeur envoie sous forme série des signaux à un registre B1X à entrée série et sortie parallèle. Le contenu du registre B1X est envoyé par l'intermédiaire d'une porte 41 vers un registre BlMX à entrée et sortie parallèles. La sortie de registre BlMX est reliée à un registre BlLX à entre parallèle et sortie série par l'intermédiaire d'une porte 42. La sortie série du registre BlLX de même que la sortie série du registre B2LX du bloc symétrique sont envoyées vers l'interface ligne 30 par l'intermédiaire d'un multiplexeur 43. La porte 41 est commandée de façon similaire à la porte 31 de la figure 4 à savoir que cette porte reçoit un signal de va lidation provenant de la sortie d'un comparateur CX1 et fournit un signal quand la sortie du compteur 32 de la figure 4 devient égale à une valeur à six bits mémorisée dans un registre programmable TB1X, ce registre TUB19 étant un registre programmable recevant des informations à partir d'un nicroprocesseur.0n transmet ainsi le contenu du registre B1X au registre BlMX au moment choisi en fonction de l'intervalle de temps désiré du multiplex sélectionné. En d'autres termes, la commutation temporelle est fixez par le contenu du registre TB1X. Opérations de rebouclage. L'un des avantages de la structure de commutation selon la présente invention est qu'elle se prête particulièrement bien à des opérations de rebouclage permettant de tester le fonctionnement des lignes, des circuits eux-mêmes, et/ou des multiplex. De façon classique, on distingue les rebouclages transparents ou non. On entend par rebouclage transparent, le fait que l'on reboucle une entrée sur elle-même tout en émettant et rebouclage non transparent le fait que l'on reboucle sans émettre. Pour commander ces opérations de rebouclage, on utilise les bits L1, V1 mémorisés -dans le registre programmable SB1R en même temps que les bits S11 et S01 de commutation spatiale, et les bits correspondants L2, V2 mémorisés dans le registre SB2R (figure 4). De même, dans le circuit émission, on utilisera des bits L1', V1' et L2', V2' mémorisés dans des registres programmables respectifs SB1X et SB2X qui contiennent également respectivement les bits S11', SO1' et S12', S02' susmentionnés. Pour illustrer le fonctionnement des rebouclages, on a représenté sur la figure 4, dans un cadre en pointillés, les registres BlMX et B2MX de la figure 5 et on a représenté sur la figure 5 toujours dans un cadre en pointillés les registres B1LR et B2LR de la figure 4. Comme on peut le voir sur les figures, ces registres sont connectés en sortie à des portes validées par les signaux L1, L2 de sorte que, par exemple, au lieu sur le dispositif réception d'envoyer le contenu du registre B1LR on peut envoyer le contenu du registre BlMX, c'est-8-dire que l'on renvoie ce qui provient d'un multiplex vers un multiplex.Ceci permet d'effectuer les divers test de fonctionnement des circuits. Plus particulièrement, dans le cas d'un rebouclage côté ligne, le transfert du registre B1LR dans le registre BiLX est réalisé lorsque L1' = 1 en même temps que le contenu du registre B1LR peut être transféré dans le registre BiMR à un créneau tem- porel sortant donné par TB1R vers le multiplex choisi par SO1 et Sll ; si le bit L1 = O et que le bit V1 = 1, le rebouclage est transparent. Il en est de même pour le canal B2. Dans le cas d'un rebouclage c8té multiplex, deux mots de 8 bits contenus dans deux créneaux temporels entrant de n'importe quel multiplex peuvent être rebouclés sur n'importe quel intervalle de temps sortant de n'importe quel multiplex y compris le multiplex par lequel entre le canal, avec transparence ou non, ctest-à-dire qu'ils peuvent être commutés ou non sur les canaux B1 et B2 de la ligne numérique. Les emplacements où sont appliqués les bits de validation L1, Tri', V1, V1' ou leurs inverses sont indiqués sur les figures q et 5. On notera que le circuit selon la présente invention permet de supprimer la matrice de commutation en utilisant des éléments particulièrement simples puisque l'on utilise essentiellement des registres à huit bits et des portes logiques qui sont des dispositifs facilement intégrables sous une faible surface. REVENDICATIONS 1. Dispositif de commutation de canaux véhiculés sur des lignes téléphoniques numériques comprenant des circuits intégrés monolithiques d'interface de ligne, caractérise en ce que chacun des circuits intégrés d'interface de ligne comprend en outre des moyens de multiplexage et de démultiplexage et est associé à des liaisons multiplexées directes en émission et en réception vers chacun des autres circuits d'interface de ligne. 2. Dispositif selon la revendication 1, caractérise en ce qu'il comprend dans la voie réception un premier registre (R) à entrée série et sortie parallèles couplé à au moins un deuxième registre (B1LR, B2LR) à entrée et sortie parallèles, un troisième registre (B1MR, B2MR) à entre parallèle et sortie série relie à chaque deuxième registre par une première porte (31), un démultiplexeur (DB1, DB2) relié à chaque troisième registre (B1MR, B2UR), des liaisons multiplexées (A, B, C, D) reliées aux sorties du démultiplexeur, la validation de chaque première porte resultant de la comparaison (CB1, CB2) entre la sortie d'un compteur (32) tournant å la cadence de l'horloge bit des liaisons multiplexées et une valeur mémorisée dans un registre programmable (SB1R, SB2R) caractérisant la destination de la communication. 3. Dispositif selon la revendication 2, caractérisé en ce qu'il comprend, dans la voie émission des liaisons multiplexées (A, B, C, D) connectes aux autres interfaces et reliées à des multiplexeurs (MB1, MB2), un quatrième registre (B1X, B2X) à entrée série et sortie parallèle relié à chaque multiplexeur, un cinquième registre (BlMX, B2MX) à entrée et sortie parallèles recevant par une deuxième porte (41) la sortie du quatrième registre, un sixième registre (BiLX, B2LX) à entrée parallèle et sortie série recevant par une troisième porte (42) la sortie du cinquième registre, et un multiplexeur (43) recevant les sorties des sixièmes registres. 4. Dispositif selon la revendication 3, caractérisé en ce qu'il comprend tant dans la voie réception que dans la voie émission des moyens pour permettre le rebouclage d'un signal arrivant sur un registre rzeeption vers un registre mission et réciproquement, les commutations nécessaires étant assurées par des portes contrôlées par des signaux mémorisés dans des registres programmables (SBiR, SB2R, SBIX, SB2X) sous la commande de circuits logiques centraux de commutation.