Brevet FR2628587A1 — publié le 19890915

1. La présente invention concerne des systèmes de communication à compensation des données de coda- geà chainage et, plus particulièrement, des perfec- tionnements dans un système de communication adoptant des codes internes impliquant un codage en chaine ob- tenus par 'fold in' et un codage Viterbi et des codes extérieurs obtenus par codage Read-Solomon, qui permet une compensation puissante des données reçues dans un canal à faible P/B (rapport puissance de porteu- se/bruit) pour des communications spatiales. Les canaux de communication spatiale trai- tent les faibles ondes électromagnétiques reçues, de sorte qu'ils adoptent des systèmes de compensation des données pour minimiser la puissance nécessaire pour obtenir une qualité prédéterminée du canal. Parmi les systèmes de compensation de données, un système de codage chainé, qui traite des codes 2. internes obtenus par codage par 'fold-in' et codage Viterbi et des codes externes obtenus par codage Reed- Solomon, est utilisé dans la pratique comme système comportant une capacité élevée de compensation des don- nées. On décrira maintenantlen liaison avec les des- sins, un système de communication de l'art antérieur avec compensation des données de codage à chaînage. Les svstèmes de communication de ce type, adoptant le codage chaîné impliquant le codage "fold-in' I le codage Viterbi et le codage ReedSolomon sont décrits dans un article de K. Y. Liu et J. Lee "Recent results on the use of concatenated Read-Solomon/ Viterbi channel coding and data compensation for space communications", IEEE Trans. Commun., COM32, pp. 518-523, Mai 1984 et J. C. Fletcher et al. "Space communication system for compressed data with a concatenated Reed-Solo- mon,dans le brevet des Etats-Unis d'Amérique n 3 988 677. On décrira la technique de l'art antérieur sur la base de ces documents. La figure 15 est un schéma sous forme de blocs d'un système de communication avec compensation des données de codage à chaînage adoptant le codage "fold-in" avec un rapport de codage R égal à 1/2. Le système comporte un émetteur 40 et un récepteur 41. Dans la figure, la référence 1 désigne une donnée numérique d'entrée qui peut prendre soit la valeur "O" soit la valeur "1", la référence 2 est un codeur/ imbricateur Reed-Solomon (désigné ci-après par RS), 3 est une donnée de codage RS, 8 un codeur "fold-in', 9 et 10 représentent des données de codage fold-in dans des canaux P et Q, la référence 38 est un modula- teur par déplacement de phase quaternaire (désigné ci-après par MDP), la référence 15 un signal transmisd la référence 16 un signal de trame de transmission pour commander le codeur/imbricateur RS, la référence 18 un 3. signal de réception, la référence 39 un démodulateur MDP, les références 23.et 24 des données démodulées sur les canaux P et Q, la référence 25 un décodeur Viterbi, la référence 27 une donnée de décodage Viterbi, la référence 28 un décodeur/désimbricateur RS,la référence 29 une donnée décodée, la référence 21 un circuit d'auto- synchronisation pour le décodeur 25 de Viterbi. On décrira tout d'abord le fonctionnement de l'émetteur 40. Dans l'émetteur 40, la donnée d'entrée 1 est appliquée à un codeur/imbricateur RS, 2, pour codage RS et ensuite imbrication. Dans le cas o les paramètres du codage RS sont par exemple: (1) Symbole: m = 8 (bits/symbole), (2) Longueur de bloc: N = 146 (symbole), et (3) Nombre de symboles de données: K = 130 (svmboles), la donnée d'entrée 1 avec km de 1 040 bits est codée RS en une donnée avec Nm de 1 168 bits. Dans la section d'imbrication du codeur/imbricateur RS 2, la donnée co- déeestinbriquée dansuncertain rnmbre de mots de codage RS (par exemple I = 4), dans des symboles (c'est-à-dire tous les m = 8 bits) du codage RS. Ainsi, la donnée d'en- trée 1 avec IKm de 4 160 bits est codée RS et imbriquée dans la donnée codée RS,3, avec INm égal à 4 672 bits. Les minutages du codage RS et de l'imbrication sont contr8lés par le signal 16 de la trame de transmission. La donnée codée RS.3, est alors appliquée au codeur 8 pour codage. Le codeur 8 utilise le système de codage dit fold-inw avec un rapport de codage R = 1/2, de sorte que la donnée 3 codée RS est transfor- mée en données 9 et 10 codées "fold-in" des deux canaux P et Q. Les données 9 et 10 sont appliquées au modula- teur MDP 38 pour une modulation MDP afin de produire 4. une sortie, qui est transmise comme signal transmis 15. On décrira maintenant le fonctionnement du récepteur 41. Le signal de réception 18 est appliqué au démodulateur MDP 39 pour démodulation en données démodu- lées 23 et 24 des deux canaux P et Q. Les données démodu- lées 23 et 24 sont appliquées au décodeur 25 de Viterbi pour un décodage correspondant au codeur 8 afin d'obte- nir la donnée décodée Viterbi, 27. La donnée 27 est appliquée au décodeur/désimbri- cateur RS, 28, pour suppression de l'imbrication cor- respondant à l'imbrication dans l'émetteur et est alors décodée en RS avec son minutage contrôlé par la donnée 27 afin d'obtenir la donnée décodée 29. Dans ce système, si la phase de la porteuse de reproduction dans le démodulateur MDP 39 est décalée de O à 90 par suite de l'apparition d'un saut du cycle de la porteuse, les données démodulées 23 et 24 des deux canaux P et Q sont changées de sorte quefpar exemple, la donnée démodulée qui doit apparaître sur le canal Q apparaît sur le canal P. Un tel phénomène conduit & un écart de synchronisation dans le décodeur Viterbi se traduisant par une défaillance du fonctionnement nor- mal du décodeur Viterbi 25. Par conséquent, le circuit - d'auto-synchronisation 21 détecte tout écart par rapport à la synchronisation et rétablit le fonctionnement normal du décodeur Viterbi 25. Le système de communication à compensation de données de codage en chaîne décrit ci-dessus peut effectuer une compensation puissante en données du si- gnal de réception 18 pour améliorer grandement le rap- port d'erreurs sur les bits du signal reçu. La figure 16 représente une caractéristique du rapport d'erreurs sur les bits. On verra que, avec le système de commu- nication au codage chaîné tel qu'il est représenté en 5. figure 15, il est possible de réduire énormément le rapport S/B (puissance signal/bruit) nécessaire pour obtenir une qualité prédéterminée des canaux. En figu- re 16, on suppose que le codage RS est un codage avec les paramètres indiqués ci-dessus et le codage fold-in est un codage avec un rapport de codage R = 1/2 et une longueur de limitation K = 7. On suppose que le démodu- lateur effectue une décision modulo 8 pour fournir une donnée de décision modulo 8 comme données démodu- lées 23 et 24. En outre, Eb représente l'énergie du si- gnal par bit de la donnée d'entrée 1, et NO est la den- sité spectrale de la puissance du bruit d'un côté dans le canal de transmission du bruit blanc de Gauss. Ainsi, ce type de système de communication de compensation des données de codage en chaîne a une capacité élevée de compensation des données et peut s'appliquer à un canal ayant un WB extrêmement faible de l'antenne de la station terrestre du système de com- munication spatiale. On décrira maintenant le décodeur 15 de Viterbi. La figure 17 est un schéma sous forme de blocs d'un décodeur Viterbi de l'art antérieur, qui est dé- crit par A. Shenoy et P. Johnson "Serial implementation of Viterbi decoders", COMSAT Tech. Rev., Vol., 13, nO 2, pp. 315-330 (Automne 1983). Dans la figure, la référence 101 représente une donnée de décision de logiciel, la référence 102 un circuit de calcul métri- que de branche, la référence 103 une donnée métrique de branche, la référence 104 un additionneur, la référence un comparateur, la référence 106 un sélecteur, la référence 107 une donnée métrique de trajet avant norma- lisation, la référence 112 une donnée de soustraction, la référence 113 un soustracteur, la référence 114 une donnée métrique de trajet après normaisation, la 6. référence 115 un registre, la référence 116 une donnée métrique de trajet avant une horloge, la référence 117 un circuit ACS (addition, comparaison et sélection), la référence 118 un signal de connexion tleris, la référen- ce 121 une mémoire de trajet, la référence 122 une donnée décodée, la référence 124 un détecteur de valeur minimum et la référence 125 un signal d'état de pointe. On décrira maintenant le fonctionnement. Dans ce décodeur Viterbi, le circuit 102 calcule d'abord une donnée métriquedebranche103. Plus spécialement, s'agissant de la donnée de jugement 101 produite a partir du si- gnal de réception, le décodeur Viterbi calcule la don- née 103 représentant l'exactitude de données in- dividuelles codées en supposant diverses données codées. La donnée 103 prend une valeur qui n'est pas négative et sa valeur de pointe est égale à zéro. Le circuit ACS, 117, exécute le calcul de don- nées métriques de trajet, et assume les deux fonctions principales suivantes. (1) l'additionneur 104, le comparateur 105 et le sélcteur 106 du circuit ACS 117 produisent des don- nées métriques de trajet {G(i); i = 1,2.....N 107 k; il = 1,2..... 107 o N est le nombre d'états de codage fold-in à un ins- tant k en additionnant la donnée métrique 103 & l'ins- tant k aux données métriques k-1; i = 1,2....N 116 produites & l'instant k-l, opération suivie d'une compa- raison et d'une sélection. (2) La donnée métrique de trajet est normali- sée de manière à empêcher une augmentation avec le bruit dans la voie de transmission. Plus particulièrement, le nombre Ok 112 de la soustraction à chaque instant est obtenu à partir de la donnée métrique {Gki)} 107 avant normalisation, et chaque donnée métrique est norma- lisée par soustraction pour donner k) = G 9i) 1,2. N. La donnée métrique de trajet normalisée 114 7. ainsi obtenue est stockée dans le registre 115 et ap- pliquée & l'additionneur 104 & l'instant suivant. Le résultat de la sélection comparative de la donnée métrique de trajet dans le circuit ACS 117-constitue le signal de sortie du comparateur 105. On se rapporte à ce signal sous forme de signal de connexion Tleris. Le signal de connexion Tleris est appliqué à la mémoi- re de trajet 121. Dans le procédé de normalisation, le détecteur 124 de valeur minimum détecte la valeur minimum de la donnée métrique de trajet G(l 107 avant soustrac- tion. En même temps, il fait une différence d'état avec le trajet métriquemidx=u (dont il est fait réfé- rence sous forme d'état de pointe) et produit là qignal 125 d'état de pointe qui est appliqué à la némire de traet.Lors- q ue la donnée métrique minimum de trajet pour {Gkio"= min Gt k la valeur de G(io)} est établie à la donnée de soustraction 8k 112 alors qu'il y a établis- sement de i0 au signal 125 d'état de pointe. La mémoi- re 121 produit la donnée décodée à partir du signal de connexion stocké 118 sur la base du signal 125 d'état de pointe. Le codeur/imbricateur RS, 2Net le décodeur/ désimbricateur RS 28 sont décrits en détail par G. C. Clark, Jr. et J. B. Cain "Error-Correction Coding for Digital Communications", Plenum Press, 1981. Le déco- deur 25 de Viterbi et le circuit d'auto-synchronisation 21 sont décrits en détail par Y. Yasuda et al. "Develop- ment of variable-rate Viterbi decoder and its performance characteristics", 6-th Int. Conf. Digital Satellite Commun., Phoenix, Arizona, pp. XII, 24-XII, 31. Sept., 1983. Comme le système de communication à compensa- tion de données de codage en chaîne de l'art antérieur a la construction précédente et la capacité élevée de 8. compensation des données, il est employé pour un canal ayant un état P/B extrêmement faible. Par conséquent, le saut de châle de la porteuse de reproduction se produit fréquemment dans le démodulateur MDP 39, condui- sant à un écart fréquent de la synchronisation dans le décodeur 25. En outre, bien que le système de communication à compensation des données de codage en chaîne comporte le circuit 21 d'auto-synchronisation pour détecter l'écart par rapport à la synchronisation et rétablir cette synchronsation comme on l'a indiqué ci-dessus, il faut un temps de rétablissement de la synchronisation de plusieurs centaines de bits pour rétablir la synchro- nisation en détectant son écart. Une durée aussi longue détériore les caractéristiques du décodeur Viterbi ainsi que le rapport d'erreurs sur les bits de la donnée décodée 29 pour le porter au-dessous de la valeur théorique décrite par Lui et Lee. En outre, le décodeur Viterbi de l'art antérieur soulève un problème lorsqu'il y a augmentation de sa vi- tesse de fonctionnement. Plus spécialement, cela entraîne un matériel énorme pour le détecteur 124 de valeur mi- nimum. De plus, cela limite la vitesse maximum de fonc- tionnement du décodeur Viterbi. Pour résoudre ce problème, on a proposé diver- ses substitutions au système de détection de valeur minimum. Un exemrle de substitution est un système, dans lequel la donnée de soustractions 112 est établie à une valeur constante lorsque toutes les données mnétri- ques de trajet {G(i}) 107 avant normalisation dépassent une vareur prédéerminée,et sinon à zéro. Ce système peut être facilement réalisé avec du matériel. En outre, une demande antérieure de brevet japonais déposée par la demanderesse; n0 61-230, 430,propose un circuit qui permet d'obtenir effectivement la normalisation 9. avec un matériel simple en utilisant un algorithme pour produire la donnée de soustraction Bk 112. Un problème soulevé par le remplacement du sys- tème de détection de valeur minimum avec un système dif- férent réside dans le fait qu'il est difficile de produi- re le signal d'état de pointe 125 en faisant une diffé- rence entre l'état de pointe et la donnée métrique de trajet minimum. Par conséquent, il est de pratique fré- quente qu'un décodeur Viterbi de haute vitesse ne produi- se pas le signal 23 d'état de pointe nuis fournisse la don- née décodée 122 à partir de la mémoire 121 sur la base d'un état donné de codes (par.exemple un premier état de la variable i, c'est-à-dire i = 1). Cependant, dans le but de fournir la donnée décodée 122 avec une carac- téristique satisfaisante du rapport d'erreurs,sans utili- sation du signal 125 d'état de pointe, il est nécessaire d'augmenter la quantité du signal 118 de connexion tleris stocké dans la mémoire 121. De cette façon, dans le cas o il n'y a pas production du signal 122 d'état de pointe, le matériel concernant la mémoire 21 est augmen- té bien qu'il soit possible d'accroître la vitesse de fonctionnement en réduisant la quantité du matériel de la mémoire 21. La présente invention a pour objet un système de communication à compensation de données de codage chaîné, qui peut donner une caractéristique satisfai- sante du rapport des erreurs sur les bits sans possibilité de s'écarter de la synchronisation même dans le cas - d'occurrence de la reproduction du saut du cycle de -30 la porteuse dans le décodeur. Un autre objet de la résente invention est un décodeur Viterbi qui permet d'obtenir une normalisa- tion effective de la donnée métrique de trajet dans un circuit ACS avec un matériel simple et qui a aussi comme fonction de permettre la détection de l'état de 10. pointe avec une probabilité élevée pour une mémoire de trajet de sorte qu'il est approprié à un fonctionne- ment à haute vitesse. Le système de communication comprend un co- deur différentiel prévu entre un codeur/imbricateur RS et un codeur foldin et un décodeur différentiel monté entre un décodeur Viterbi et un décodeur/désimbrica- teur RS et est prévu pour que la sortie à 2 canaux du codeur fold-in soit soumise & une conversion parallèle- série> des synonymes sont insérés dans les interstices des données codées; une rangée de bits constituée des données codées avec des synonymes produits de cette façon est transmise après démodulation MDPr le signal reçu est démodulé MDP; alors les synonymes sont détectés et extraits;la donnée démodulée produite de cette façon est fournie après conversion parallèlé-série à un décodeur Viterbil et le décodeur/désimbricateur RS est actionné sur la base du minutage de la détection des synonymes. Ainsi, même s'il se produit dans le démodu- lateur un saut du cycle de la porteuse de reproduc- tion,on peut obtenir une caractéristique satisfaisan- te du rapport des erreurs sur les bits sans qu'il y ait écart de synchronisation. La présente invention sera bien comprise lors de la description suivante faite en liaison avec les dessins ci-joints dans lesquels: La figure 1 est un schéma sous forme de blocs d'un émetteur d'un premier mode de réalisation du système de communication ' compensation de données de codage en chaine selon la présente invention; La figure 2 est un schéma sous forme de blocs d'un mode de réalisation du codeur"fold-in"que contient l'émetteur représenté en figure 1; La figure 3 est un schéma sous forme de blocs d'un récepteur du premier mode de réalisation de 262858? 11. l'invention; La'figure 4 est un diagramme de temps des formats de signal dans diverses parties de l'émet- teur de la figure 1; La figure 5 est un diagramme de temps des formats de signal dans diverses parties du récepteur de la figure 3; La figure 6 est une vue représentant les résultats de iesuresde la caractéristique du rapport des er- reurs sur les bits dans un mode de réalisation de l'in- vention; La figure 7 est un schéma sous forme de blocs d'un second mode de réalisation du circuit de terminaison de liaison différentielle; La figure 8 est un schéma sous forme de blocs d'un mode de réalisation du décodeur Viterbi selon la présente invention; La figure 9 est un schéma sous forme de blocs d'un mode de réalisation du circuit de conversion de données métriques de trajet représenté en figure 8; La figure 10 est une vue d'un mode de réa- lisation du gr.énrateur de valeur de seuil de la figure 9; La figure 11 est une vue d'une table de vérité, représentant le fonctionnement du générateur des valeurs de seuil de la figure 10; La fiqure 12 est une vue représentant la caractéristique REB lorsque le codage différentiel de codes Reed-Solomon (255, 223) et de code de Reed-Solomon (146, ú30) n'est pas effectué; La figure 13 est une vue de la caractéristi- que REB lors du codage différentiel de code Reed-Solomon 1255, 223) e; de code de Reed-Solomon (146, 130) est effec- tué;, La figure 14 est une vue de la probabilité de non-détection du synonyme; 12. La figure 15 est un schéma sous forme de blocs d'un systme de communication à compensation de données de codage chainé de l'art antérieur; La figure 16 est une vue de la caractéristique du rapport d'erreurs sur les bits du système de commu- nication; et La figure 17 est un schéma sous forme de blocs d'un décodeur Viterbi de l'art antérieur. La figure 1 est un schéma sous forme de blocs d'un émetteur d'un premier mode de réalisation du système de communication & compensation de données de codage en chaine selon la présente invention. En figure 1, la référence 4 désigne un codeur différentiel, la réfé- rence 5 un additionneur modulo 2, la référence 6 un élé- ment à retard à un bit, la référence 7 une donnée codée RS, codée différentiellement, la référence 11 un conver- tisseur parallèle-série, la référence 12 un additionneur modulo 2, la référence 13 une donnée d'entrée de modula- teur MDP, la référence 14 un modulateur MDP et la référen- ce 17 un générateur de synonyme-. La figure 2 est un schéma sous forme de blocs d'un codeur 8 "fold-in". En liaison avec la figure, les références 32a à 32g sont des registres pour fournir un retard d'un bit et les références 33a à 33h sont des additionneurs modulo 2. Dans la construction précédente du codeur 8 avec la série des données codées"fold-in" d'un canal fournie par rapport à une série (dk) =...d0,d1... de données RS codées différentiellement, 7,par fk}} 0' X. 1. kl* z '...(-. repré- ksl! 0, 1... kt 0,),.. sentant l'inversion logie)' st donné par rapport k =.. ' l. 1... La figure 3 est un schéma sous forme de blocs d'un récpeteur du premier mode de réalisation du système de la figure 1. En liaison avec la figure, la référence 19 13. désigne un démodulateur MDP, la référence 20 une donnée démodulée, la référence 22 un convertisseur série-paral- lèle, la référence 26 un décodeur différentiel, la réfé- rence 30 un détecteur de synonyme et la référence 31 un signal de trame de réception correspondant au signal 8 de trame de transmission. On décrira maintenant le fonctionnement. La figure 4 est un diagramme de temps des formats de signal dans diverses parties de l'émetteur représentésen figure 1. La figure 5 est un diagramme des formats de signal dans diverses parties du récepteur représentées en figure 2. Tout d'abord, on décrira le fonctionnement de l'émetteur en liaison avec les figures 1 et 4. La donnée d'entrée 1 est appliquée au co- deur/imbricateur RS, 2, pour codage RS et imbrication ultérieure de manière à obtenir la donnée codée RS, 3. La donnée 3 est appliquée à un codeur dif- férentiel 4 pour codage différentiel représenté par: d1 = mod2 (ri + dil)- 2 i il o d. est la sortie du codeur différentiel, et ri est le premier bit de la donnée codée RS. La donnée codée différentiellement 7 provenant du codeur différentiel 4 est appliquée au codeur 8 pour conversion en données codées'fold-ir'à 2 canaux 9 et 10. La sortie du convertisseur parallèle-série est appliquée à l'additionneur 12 pour insertion de * synonymes ayant une co-relation nette avec les intersti- ces (temps de protection) de la donnée codée de maniè- re à obtenir la donnée d'entrée 13 au modulateur. La donnée 13. est appliquée au modulateur MDP 14 pour modulation MDP afin d'obtenir la donnée sous forme de signal transmis 15. Au moment de'la transmission, comme dans 14. l'art antérieur, le codeur/imbricateur RS, 2,effectue l'imbrication de I mots codés RS dans des symboles de manière à produire la donnée codée RS, 3. Alors que la longueur de I mots codés RS est INm = 4 672 bits, un temps de protection d'une longueur appropriée est fourni entre des ensembles consécutifs de mots codés RS, chacun étant constitué de I mots codés RS. En outre, dans la donnée 7 codée RS, codée différentiellement, le temps de protection est rempli de séries de bits "O" ou "1". Il en est ainsi parce qu'au commencement du temps de protection, la valeur d'un bit de la donnée 7 codée RS, stockée dans l'élément à retard 6, prescrit la valeur la série de bits dans le temps de protection après codage différentiel. Le codeur 8 effectue un codage"'Yold-ir'continuel- lement sur la donnée 7 codée RS, codée différentiellement, y compris de la série de bits des temps de protection. Ensuite, l'additionneur 12 insère un synonyme dans la partie de la donnée correspondant au temps de protec- tior,produisant la donnée d'entrée 13 au modulateur. A ce moment là, le motif de synonyme étant représenté par n an (a 1 a2........aN); a (0,1), i = 1,...N, la donnée de synonyme (an) = (a,, a2...., aN) est ap- pliquéeau modulateur MDP 14 si les bits de temps de protection dans la donnée codée RS, codée différentiel- lement sont tous "O", alors qu'il y a application de la donnée { anl= (a 12.....2aN). Le démodulateur atteint la synchronisation en obtenant la valeur absolue de la pointe de la fonc- tion de corrélation du synonyme. Dans l'émetteur le synonyme d'émission {an est équivalent au synonyme de transmision inversé logiquement {n} ' On décrira maintenant le fonctionnement du récepteur en liaison avec les figures 3 et 5. Le détecteur de synonyme 30 détecte les 15. synonymes & partir de la donnée démodulée 20 pour pro- duire le signal 31 de trame de réception. Le détecteur ayant la fonction précédente peut être facilement réalisé sur la base d'un détecteur de mot unique qui est employé dans les systèmes de communication spatiale TDMA de pratique courante (accès multiple en temps partagé). En outre, le générateur de synonyme 17a produit un synonyme en conformité avec le signal 31 de trame de réception pour addition par addition modulo 2 & la donnée démodulée 20 dans l'additionneur 12a. De cette façon, les synonymes sont extraits de la donnée démodu- lée 20, et la série des bits du temps de protection est modifiée pour donner la série de bits avec des "O0" ou des "'l Plus spécialement, il n'y a aucun saut du cycle de la porteuse de reproduction dans le démodula- teur MDP, 19, c'est-à-dire qu'il y a maintien de la phase correcte de 0 pour la référence de la porteuse, la série des bits du temps de protection dans la codée RS,codée différentiellement,dans l'émetteur est reprodui- te. Si un saut se produit dans le démodulateur 19, les valeurs des données d'entrée 23 et 24 du démodula- teur Viterbi sont changées. Plus spécialement, avec un déphasage de la référence de la porteuse de reproduc- tion de 0 & 180 , tous les bits de données 23 et 24 d'entrée dans le démodulateur Viterbi y compris la série des bits du temps de protection sont logiquement inversés. Dans le démodulateur MDP, 39, employé dans le système de l'art antérieur représenté en figure 8, la porteuse de reproduction peut prendre quatre phases dif- férentes 0 , 90 , 180 et 270 , alors qu'avec le démodu- lateur 18 du premier mode de réalisation représenté en figure 3, la porteuse de reproduction ne peut avoir 16. que deux phases différentes, 0 et 180 . Ainsi, le système représenté en figure 3 est exempt du phénomène d'apparition dans, par exemple, la voie P de l'untdes deux données 23 et 24 démodulées en deux canaux qui doivent apparaître dans le canal Q par suite d'un saut de 90 du cycle de la porteuse de reproduction. Cela signifie que le démodulateur Viterbi 25 pour le codeur 8 représenté en figure 2 peut fonctionner continuellement sans écart de zynchro- nisation par rapport aux données 23 et 24 inversées lo- giquement quelle que soit l'occurrence d'un saut du cy- cle de la porteuse de reproduction. En d'autres termes, avec le récepteur représenté en figure 3, contraire- ment au système de l'art antérieur de la figure 8, le circuit 21 d'auto-synchronisation n'est pas né- cessaire pour le fonctionnement en continu du décodeur , y compris les temps de protection. La donnée de sortie du décodeur Viterbi 25 est appliquée au codeur différentiel 26 pour fournir une différence entre des séries adjacentes de bits sous forme de données décodées Viterbi, décodéesdifféren- tiellement127a. Cette donnée 27a est appliquée au décodeur/ désimbricateur RS 28 pour décodage afin d'obtenir la donnée décodée 29. A ce moment là, le décodeur/désimbricateur 28 peut fonctionner indépendamment de la phase de référen- ce de la porteuse de reproduction car la donnée décodée Viterbi, décodée différentiellement,17a, a entièrement la même valeur, que la phase de référence de la porteu- se de reproduction soit 0 ou 1800. Comme on l'a indiqué ci-dessus, le premier mode de réalisation du système de communication peut fonction- ner continuellement sans possibilité d'écart de synchro- nisation quelle que soit l'occurrence d'un saut du cycle 17. de la porteuse de reproduction. En outre, alors que le codage et le décodage différentiels sont incorporés comme moyens pour y parvenir, la détérioration de la caractéristique du rapport des erreurs sur les bits due à l'incorporation est très légère. Cela est dû aux faits qu'un profil d'erreur après le décodage Viterbi n'est qu'un profil de salve et que le décodeur RS présente une capacité de compensation des données de salve. La figure 6 représente les résultats de mesu- res de la caractéristique du rapport des erreurs su les bits. Les paramètres des codes représentés en figure 6 sont les mêmes que dans le cas de la figure 16. En outre, com- me dans le cas de la figure 16, une décision logique modulo 8 est effectuée au moment de la démodulation. Alors que le mode de réalisation précé- dent concernait les codes 'fold-in"'avec un rapport de co- dage R = 1/2, on peut obtenir les mêmes effets avec des codes ayant un rapport de codage différent, par exemple des codes chad avec R = 3/4. Un second mode de réalisation de l'invention est appliqué à une communication par mode en salves. Dans ce type de communication, il est né- cessaire de faire fonctionner le codeur 8 et le décodeur dans un mode avec salves et de fixer les valeurs des données de codage 9 et 10. Dans le premier mode de réalisation représen- té en figures 1 à 5, les données de codage 9 et 10 dans le temps de protection sont soit toutes des "O" soit toutes des "1"l et ne sont pas fixes. Dans le second mode de réalisation, un circuit 2 de terminaison du coda- ge différentiel est prévu entre le codeur RS 2 et le co- deur différentiel 4 comme représenté en figure 7, de sor- te qu'il est possible de fixer & O0" toutes les valeurs. La figure 7 est un schéma sous forme de blocs d'un circuit de terminaison de codage différentiel. 18. Dans la figure,la référence 34 désigne le circuit de ter- minaison de codage différentiel, la référence 35 un ad- ditionneur modulo 2, la référence 36 un élément à retard d'un bit, la référence 37 un sélecteur. L'additionneur 35 et l'élément à retard 36 constituent un circuit sem- blable au codeur différentiel 4. Pour cette raison, autre que les temps de protection, la même donnée que la donnée codée RS 7 stockée dans l'élément à retard 6 dans le codeur différentiel 4 est stockée dans l'élé- ment à retard 36. En outre le sélecteur 37 ajoute un bit de donnée stocké dans l'élément à retard 36, à la fin de la donnée codée RS 3 au commencement du temps de protection. Pour cette raison, au commencement du temps de protection, la même donnée est ajoutée dans l'additionneur 5 dans le codeur différentiel 4. Ainsi, la donnée 7 codée RS, codée différentiellement, dans le temps de protection devient des "0" de sorte que les données 9 et 10 dans le temps de protection sont toutes fixées à des 'O". On décrira maintenant le décodeur Viterbi. La figure 8 est un schéma sous forme de blocs d'un mode de réalisation du codeur Viterbi selon la présente invention. Dans la figure, la référence 108 désigne un circuit de conversion de données métriques de trajet, la référence 109 une donnée métrique de trajet sous la forme 2M - 1 d'état et 120 un signal d'état représentant un état de. pointe ou son équivalent. La figure 9 est un schéma d'un exemple du 19. circuit 108 de conversion métrique de trajet. En figu- re 9, la référence 123 désigne un générateur de signaux de seuil. La figure 10 est un diagramme de circuit représentant un mode de réalisation du générateur 23 de signaux de seuil. En figure 10, les références 126a et 126b désignent des portes ET, et les réérences 127a à 127c des portes OU. La figure 11 est une table de vérité représentant le fonctionnement du générateur de signaux de seuil représenté en figure 10. Dans le circuit 108 de conversion métrique de trajet représenté en figure 9, et le générateur de signaux de seuil représenté en figure 10, une partie excluant la fonction de fourniture du signal de dis- crimination (i)} peut être obtenue en utilisant un circuit de conversion métrique dé trajet dans un mode de réalisation de la demande de brevet citée ci-dessus. On décrira maintenant le fonctionnement. Un processus de calcul de la donnée métrique de branche 103 à partir de la donnée 1 de décision logique (i; et formant la donnée métrique de trajet { Gi; i = 1,2 N} 107 avant la normalisation sur la base de la donnée 103 est le même que dans le cas du déco- deur Viterbi de l'art antérieur décrit en figure 17. La donnée métrique de trajet { kJ107 avant la normalisation est appliquée à un circuit 108 de conversion métrique de trajet pour donner le signal de seuil ( i)j 109. Le générateur 111 dedonnée de soustraction détecte la valeur minimum du signal de seuil ((il)} 109 comme nombre Bk 112 de la soustrac- tion. Le générateur 123 de signaux de seuil constituant le circuit 108 de conversion métrique de trajet comprend le circuit représenté en figure 10 et son fonctionne- ment est exprimé par une table de vérité comme représen- té en figure 11. Le circuit 108 est traité en détail par M. Miyake, T. Fujino et K. Fujiwara, "Compression 20. of path metrics in Viterbi decoders", dans Proc. GLOBECOM" 87 Tokyo, Japon, pp. 43.2.1-43.2.5, Nov. 1987. Un tel circuit 108 présente les deux caracté- ristiques principales suivantes. (1) Le générateur 111 de donnée de soustrac- tions ayant la fonction de détecter la valeur de seuil minimum peut être réalisée avec un matériel simple. La valeur minimum peut être facilement obtenue en faisant une opération ET des bits par rapport à la valeur de seuil ({Ki)} comme représenté dans la lit- térature. Cela est évident d'après la table de vérité représentée en figure 11. (2) L'augmentation du trajet métrique due au bruit peut être effectivement supprimée pour mainte- nir le trajet minimum à une faible valeur. Comme repré- senté dans la littérature, dans le décodeur Viterbi de décision modulo 8 ordinaire, la valeur minimum du tra- jet métrique {ri)] 107 après normalisation est maintenue a O A 3. Ainsi, la valeur minimum du tra- jet métrique Gk est maintenue à une faible valeur. On peut voir la caractéristique (2) d'après ce qui suit. Comme le trajet métrique {G(i)] 107 avant normalisation prend une faible valeur, la valeur minimum du signal de seuil { G(i)} devient zéro avec une pro- babilité élevée. En particulier, dans le cas o le rap- port signal/bruit du signal recu est élevé, la valeur minimum du trajet métrique {G(i)} avant normalisa- tion est zéro avec une probabilité élevée. Ainsi, en fournissant le bit de poids faible de chaque signal de seuil [e) comme signal de discrimination (i)} 110, le signai de discrimination k J représente l'état du trajet minimum métrique Gri)) = O. En fournissant le bit de poids faible du signal de seuil {i (J) comme signal de discrimination (il le signal de signal de discrimination if ki 110, le signal de 21. discrimination est un signal représentant un état du trajet métrique 'G(i) peut représenter l'état de pointe avec une probabili- té élevée. La fonction du générateur 119 de signaux d'état pour produire le signal d'état à partir du signal de discrimination (i)} 110 peut être facilement réalisé en utilisant le ciruuit intégré "TTL IC, 8N74LSl48" de la société Texas Instruments ou le circuit intégré "FAST TTL IC, 74F148" de la société dite Signetics. Alors que le mode de réalisation précédent concernait un circuit de conversion de trajet métrique avec un générateur de seuil représenté en figure 10, il est possible d'utiliser un circuit de conversion de. trajet métrique représenté dans la demande de brevet mentionné ci-dessus pour obtenir les mêmes effets. Dans le système de codage direct de l'art anté- rieur, on suppose un codage Reed-Solomon (225, 223). Dans le mode de réalisation de l'invention,on suppose un co- dage Reed-Solomon (146, 130). Cependant, comme représenté dans la 22. caractéristique REB des figures 12 et 13, la carac- téristiqueREB des deux types de codage Reed-Solomon précédents sont sensiblement les mêmes. En outre, ce mode de réalisation utilise le signal de synchronisa- tion à 225 bits. La figure 14 représente les résultats de mesu- res des caractéristiques de probabilité de non-détec- tion d'un synonyme du côté réception. Comme on le voit en fiQure 14, le système de compensation peut réaliser un REB de 10-6 dans Eb/No - 3,0 dB. Par ailleurs, dans le point de fonctionnement, la probabili- té de non-détection d'un synonyme est assez petite, de sorte qu'on peut obtenir une caractéristique de syn- chronisation stable. En outre, selon la présente invention, le dé- codeur Viterbi comprend, au lieu du circuit de détec- tion de valeur minimum pour la détection du trajet métrique minimum, un circuit pour convertir le trajet métrique avec des règles prédéterminées et un circuit pour générer uiedlx e de soustraction pour normalisa- tion à partir de la sortie du circuit de conversion de trajet métrique avec un matériel simple, et un cir- cuit pour détecter l'état de pointe ou un état équiva- lent à partir du signal de sortie du circuit de conver- sion de trajet métrique avec une probabilité élevée. Il est donc possible de réduire le matériel du circuit ACD et du décodeur Viterbi et de produire des données décodées ayant une caractéristique satisfaisante pour le rapport d'erreur sans augmentation du matériel de la mémoire de trajet. Il est donc possible de réaliser un décodeur Viterbi convenant à un fonctionnement & hau- te vitesse. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de modifications et de variantes qui apparaîtront à l'homme de l'art. 23. REVENDICATIONS i - Système de communication & compensation de donnéeS de codage à chaînage pour transmission et réception de données par conversion de données en don- nées de codage à chaînage comprenant des codes externes et internes, comportant une section de transmission et une section de réception, la section de transmission comprenant: - un moyen de codaqe Reed-Solomon pour ef- fectuer un codage externe d'une donnée; - un moyen d'imbricateur pour imbriquer la donnée codée; - un moyen de codage différentiel pour coder différentiellement la donnée codée fournie & partir du moyen d'imbricateur afin de fournir une donnée codée différentiellement; - un moyen de codage fold-in pour coder en fold-in la ddnnée codée différentiellement, ce moyen de codage fournissant une donnée de codage fold-in inver- sée logiquement par réception de -la donnée inversée logi- quement; - un moyen pour convertir en parallèle-série une donnée de. codage fold-in à deux canaux provenant du moyen de codage fold-in en rangée de données de coda- ge fold-in à un canal; - un moyen pour insérer un synonyme dans un temps de protection (partie & intervalle) de la rangée de données de codage fold-in; et - un moyen de modulation par déplacement de pha- se, biphasé pour transmettre la rangée de données avec le synonyme après modulation par déplacement de phase, biphasée, et la section de réception comprenant: - un moyen de démodulation pour démoduler le signal reçu par modulation par déplacement de phase, 24. biphasée, pour fournir une donnée démodulée; - un moyen pour détecter et extraire le synonyme dans la donnée démodulée; - un moyen pour convertir en série-parallèle la donnée démodulée exempte du synonyme afin de produi- re une série de données démodulées à deux canaux; - un moyen pour décoder en Viterbi la série de données démodulées à 2 canaux afin d'obtenir des données décodees Viterbi; - un moyen de décodage différentiel pour décoder différentiellement les données décodées Viterbi afin de fournir des données décodées différentiellement; et - un moyen pour décoder en Reed- Solomon et dé.imbriquer les données décodées différentiellement en synchronisme avec le minutage de la détection du syno- nyme afin de fournir des données décodées. 2 - Système de communication selon la revendication 1, dans lequel le décodeur Viterbi comprend: - un moyen de conversion de trajet métrique pour transformer le trajet métrique avant calcul en signal de seuil en utilisant une règle.prédéterminée; - un moyen de génération de donnée de soustraction pour obtenir. la valeur minimum du signal de seuil avec une multitude de portes ET, la valeur minimum étant utilisé comme nombre pour soustraction; et - un moyen de génération de signal d'état pour discrimination du trajet métrique fournissant la valeur minimum du signal de seuil selon un signal obte- nu par un processus de conversion du moyen de conversion de trajet métrique et fourniture du résultat de la discri- mination à la mémoire de trajet. 3 - Système de communication selon la reven- dication 1, dans lequel le minutage de la détection du synonyme est déterminé en obtenant la valeur absolue 25. de la pointe de la corrélation du synonyme. 4 - Système de communication à compensa- tion de donnée de codage à chainage, dans lequel le moyen de codage différentiel comprend un registre pour effectuer un retard d'un bit et un additionneur pour exécuter une addition modulo 2, la donnée de sortie de l'additionneur étant renvoyée par l'intermédiaire du registre au côté additionneur pour addition & la donnée d'entrée dans l'additionneur afin d'obtenir un codage différentiel.