Brevet FR2624307A1 — publié le 19890609

Transistor à base perméable La présente invention concerne un transistor à base perméable comprenant un substrat monocristallin formant collecteur de transistor, et une bande conductrice formant base de transistor et saillant sur une face principale du substrat. L'invention concerne également un procédé de fabrication de ce transistor. Dans un tel transistor à base perméable, la base est constituée d'une couche mince métallique ayant une épaisseur de tordre de quelques centièmes à quelques dizièmes de micromètre. Pour ces raisons, un transistor à base perméable est également appelé "transistor métallique" ou transistor à base métallique connu sous le sigle SMST (en anglais "Sèmiconductor Metal Semiconductor Transistor"). La fabrication de ce transistor pose un problème technologique du fait qu'il s'agit non seulement de déposer une couche mince métallique sur le substrat monocristallin formant collecteur, mais également de former une zone semiconductrice d'émetteur très mince ayant une épaisseur de l'ordre de 0,1 à 1 pm, dans le substrat. Pour obtenir la zone d'émetteur mince, on a recours actuellement à des techniques modernes d'épitaxie par jet moléculaire nécessitant un matériel complexe, très performant et coûteux. La présente invention vise à fournir un transistor à base perméable ne nécessitant pas d'épitaxie et faisant appel pour sa fabrication à des méthodes classiques de la micro-électronique, telles que dépôt chimique en phase vapeur. A cette fin, un transistor à base perméable tel que défini dans l'entrée en matière est caractérisé en ce qu'il comprend, en outre, une couche isolante sus-jacente et latérale à la bande de base, et une couche semiconductrice formant émetteur du transistor et recouvrant la couche isolante ainsi qu'au moins une partie de la face principale du substrat latérale à la couche isolante. Il apparat que, dans le transistor selon l'invention, la couche semiconductrice d'émetteur est séparée de la base conductrice, en siliciure de métal ou en métal, par une couche isolante mince, par exemple en oxyde de silicium. Comme on le verra par la suite, le transistor selon l'invention a un fonctionnement analogue à celui des transistors à base perméable selon la technique antérieure. Une barrière de Schottky est encore constituée au niveau de la face principale du substrat monocristallin, entre la bande de base et le substrat de collecteur. Selon l'invention, la fabrication du transistor à base perméable consiste en les étapes successives suivantes - dépôt d'une couche conductrice sur la face principale du substrat monocristallin, - dépôt d'une première couche isolante sur la couche conductrice, - ouverture de premières fenêtres dans la première couche isolante et la couche conductrice jusqu'à la face principale du substrat afin de former une bande de base saillant sur la face de substrat, et une première bande isolante superposée à la bande de base, - dépôt d'une seconde couche isolante sur la première bande isolante, contre des chants latéraux de la première bande isolante et de la bande de base, et dans les premières fenêtres, - ouverture de secondes fenêtres dans la seconde couche isolante situées dans les premières fenêtres et entre des portions de la seconde couche isolante recouvrant latéralement la première bande isolante et la bande de base, et - dépôt d'une couche semiconductrice formant émetteur sur la seconde couche isolante ouverte et dans les secondes fenêtres. Toutes ces étapes de fabrication font appel à des techniques classiques. En particulier, le dépôt de la première couche isolante et/ou le dépôt de la seconde couche isolante sont effectués par dépôt chimique en phase vapeur assisté par plasma, de préférence à 3000 C environ, et le dépôt de la couche conductrice et/ou le dépôt de la couche semiconductrice sont effectués par dépôt chimique en phase vapeur. Par conséquent, la formation de la zone d'émetteur résultant du dépôt de la couche semiconductrice en fin de fabrication ne nécessite aucune épitaxie. D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante de plusieurs réalisations du transistor selon l'invention en référence aux dessins annexés correspondants dans lesquels - la Fig. 1 est une vue en coupe schématique d'une première réalisation de transistor selon l'invention ; - les Figs. 2 à 5 sont des vues en coupe schématiques illustrant différentes étapes de fabrication de transistqr selon la Fig. 1, respectivement ; et - la Fig. 6 est une vue en coupe schématique d'une seconde réalisation de transistor selon l'invention. Selon une première réalisation montrée à la Fig. 1, un transistor à base perméable TRa selon l'invention comprend une plaquette ou substrat de silicium monocristallin massif 1 faisant office de collecteur du transistor, et dont une face principale 11 constitue un support sur lequel sont déposées diverses couches superposées dont la plupart sont gravées. Sur la face il saillent plusieurs bandes conductrices 2 à section rectangulaire, ici de largeur et d'épaisseur égales et régulièrement espacées. Les bandes 2 forment des bases de transistors selon l'invention et sont en siliciure de métal, tel que silicide de tungstène WSi2, ou bien en métal, tel que titane ou molybdène. Chacune des bandes de base 2 est recouverte aussi bien par dessus que latéralement par un isolant tel qu'oxyde de silicium Si02. Comme on le verra par la suite, la face supérieure 21 de chaque bande de base 2 est recouverte d'une bande de Si02 mince 3 qui est sous-jacente à une couche de SiO2 mince 4. La couche mince 4 recouvre également des chants latéraux 22 et 32 de la bande de base 2 et de la bande isolante 3 superposées, pour former des espaceurs isolants latéraux 41 qui sont en contact avec la face supérieure 11 de la plaquette de collecteur 1. Entre les espaceurs latéraux 41 des bandes sont ainsi prévues des fenêtres 5 d'égale largeur sur la face 11 de la plaque monocristallin. La troisième zone semiconductrice relative aux émetteurs de transistor est constituée par une couche de silicium polycristallin 6 d'épaisseur sensiblement constante recouvrant les bandes isolantes 3-4 et remplissant les fenêtres 5 entre celles-ci. Le fonctionnement d'un transistor selon l'invention demeure analogue à celui d'un transistor à base perméable selon la technique antérieure. Une barrière de potentiel est imposée par le contact base-collecteur entre bande de base 2 et substrat 1, au niveau de la face 11, lequel contact constitue une diode de Schottky. Des porteurs sont émis de l'émetteur 6 au-dessus de la barrière de Schottky, en appliquant une tension à l'émetteur. Un procédé de fabrication de transistors TRa selon la première réalisation est maintenant décrit ci-après, en référence successivement aux Figs. 2 à 5 et à la Fig. 1. Divers constituants et dimensions sont indiqués à titre d'exemple pratique. Le procédé comporte essentiellement sept étapes (a) à (g). (a). Sur la totalité de l'une, 11, des faces principales d'une plaquette de silicium monocristallin 1 est déposée une couche conductrice de base 20 de silicide de tungstène WSi2. La couche 20 est déposée par un procédé de dépôt chimique en phase vapeur (CVD) et a une épaisseur comprise entre 0,05 et 0,2 pm, typiquement égale à 0,12 pm. (b). Une première couche isolante 30 d'oxyde de silicium Si02 est déposée sur la couche de base 20 par un procédé de dépôt chimique en phase vapeur assisté par plasma (PECVD) à 3000 C environ, comme montré à la Fig. 2. La couche 30 constitue une couche d'oxyde mince ayant une épaisseur de l'ordre de 0,03 pm. (c). Des premières fenêtres 50 sont préparées et définies sur la double couche métallique et isolante 20-30 en vue de former à l'étape suivante (d), des bandes de section rectangulaire comprenant chacune une bande de base 2 et une bande isolante 3. Le profil des fenêtres 50 est défini par dépôt d'un film polymère dit photorésist et par exposition et développement du photorésist pour la constitution d'un masque, selon une technique de photolithographie aux rayons X. Les largeurs des bandes 2-3 et des fenêtres 50 sont ainsi déterminées précisément et sont ici de l'ordre de 0,3 pm. (d). Les fenêtres 50 sont ensuite ouvertes successivement dans la couche d'oxyde 30, puis dans la couche conductrice de base 20, comme montré à la Fig. 4. Ces deux ouvertures successives sont obtenues par des procédés de gravure ionique réactive (GIR) obtenue dans un réacteur sous atmosphère de CHF3, puis sous atmosphère de fluoride de soufre SF6. La pression partielle de chacune de ces deux gaz est de l'ordre de 10 à 100 millitorrs. Le réacteur est assisté d'un système de détection de fin d'attaque de la couche de base 20 afin que les fenêtres 50 affleurent la face supérieure 11 de la plaquette 1. (e). Une seconde couche mince 40 d'oxyde de silicium ayant une épaisseur de l'ordre de 0,02 pm est déposée par un procédé de dépôt chimique en phase vapeur assisté par plasma (PECVD) à 3000 C environ. Cette seconde couche isolante recouvre les bandes isolantes minces 3, les chants latéraux 22 et 32 des bandes 3 et 4, et la face de substrat monocristallin 11 dans les fenêtres 50, comme montré à la Fig. 4. La couche 40 conserve ainsi le relief sur la plaquette 1 défini à l'étape (d). (f). Une ouverture de secondes fenêtres 5 situées à l'intérieur des fenêtres 50 et sensiblement moins larges que celles-ci est pratiquée dans la seconde couche d'oxyde de silicium 40, à l'intérieur des fenêtres 50, jusqu'a la face de plaquette 11, afin de former des parois isolantes dites espaceurs 41, latérales aux doubles bandes 2-3 et se dressant perpendiculairement à la face 11, comme montré à la Fig. 5. Ainsi chaque bande de base 2 est recouverte par dessus par une double bande isolante 3-4 ayant une épaisseur de l'ordre de 0,03 + 0,02 P 0,05 ym. Latéralement à chaque double bande 2-3 subsistent des espaceurs isolants 42 ayant une épaisseur de 0,02 pm. L'ouverture des fenêtres 5 est réalisée par gravure anisotropique sous atmosphère de CHF3 gazeux à faible pression d'environ 1 millitorr. (g). Du silicium polycristallin 6 ayant une épaisseur comprise entre 0,2 et 0,7 Ym, typiquement égale à 0,5 clam, est déposé sur toute la structure résultant de l'étape (f), par un procédé de dépôt en phase vapeur (CVD), afin de former la couche d'émetteur, comme montré à la Fig. 1. Le polysilicium remplit les fenêtres 5. Chaque transistor TRa selon l'invention est ensuite terminé par des techniques classiques pour l'ouverture de trous et métallisation de ceux-ci afin de former des contacts d'électrode des transistors. Selon une seconde réalisation montrée à la Fig. 6, un transistor TRb comprend, comme le transistor TRa, une plaquette en silicium monocristallin 1 formant collecteur, une bande conductrice de base à section rectangulaire 2, une bande isolante à section rectangulaire 3 superposée à la bande de base 2, une couche isolante mince 4 recouvrant la bande isolante 3 et ayant des espaceurs 41 recouvrant les chants latéraux 22 et 32 des bandes 2 et 3, et une couche de silicium polycristallin 6 formant émetteur recouvrant la couche 4 et les espaceurs 41 et remplissant les fenêtres 5 entre bandes 2-3. Le transistor TRb diffère du transistor TRa en ce qu'il comprend une troisième bande mince isolante à section rectangulaire 7 interposée entre la face de plaquette 11 et la bande de base 2. La bande isolante 7 est strictement sous-jacente à la bande de base 2 et a typiquement une largeur de 0,03 pm et une épaisseur de l'ordre de 0,02 pm à 0,04 pm, typiquement égale à 0,03 pm. La fabrication du transistor TRb est analogue à celle du transistor TRa décrite ci-dessus, mais comprend, en outre, préalablement à l'étape (a), un dépôt d'une couche de silicium SiO2 directement sur toute la face de plaquette 11 par un procédé de dépôt chimique en phase vapeur assisté par plasma (PECVD) à 3000 environ. Cependant, la couche isolante pour former la bande isolante 7 peut être obtenue par croissance thermique sur la face principale 11 du substrat 1. Puis la couche de base 20 est déposée sur cette couche préalable de Si02, et les étapes (a) à (g) se poursuivent comme précédemment. Toutefois à l'étape (d), les fenêtres 50 sont ouvertes successivement dans la couche d'oxyde 30 et dans la couche de base 20, et finalement dans la couche isolante préalable pour former des triples bandes à chants droits dans chacune desquelles la bande de base 2 est entretoisée par la bande isolante sous-jacente 7 et par la bande sus-jacente 4. L'ouverture finale des fenêtres 50 dans la couche isolante préalable est réalisée par gravure ionique réactive dans un réacteur sous atmosphère de CHEF31 afin de délimiter latéralement les bandes isolantes 7. A l'étape (e), les espaceurs isolants 41 recouvrent également des chants latéraux 72 des bandes isolantes 7. REVENDICATIONS 1 - Transistor à base perméable comprenant un substrat monocristallin (1) formant collecteur du transistor, et une bande conductrice (2) formant base du transistor et saillant sur une face principale (11) du substrat, caractérisé en ce qu'il comprend, en outre, une couche isolante (3, 4) sus-jacente et latérale à la bande de base (2), et une couche semiconductrice (6) formant émetteur du transistor et recouvrant la couche isolante (3, 4) ainsi qu'au moins une partie (5) de la face principale (11) du substrat (1) latérale à la couche isolante (3, 4). 2 - Transistor conforme à la revendication 1, caractérisé en ce que la couche isolante (3, 4) est en oxyde de silicium. 3 - Transistor conforme à la revendication 1 ou 2, caractérisé en ce que la couche isolante (3, 4) a une partie (3, 4) sus-jacente à la bande de base (2) qui est plus épaisse que des parties (41) de la couche isolante latérales à la bande de base (2). 4 - Transistor conforme à la revendication 3, caractérisé en ce que la partie sus-jacente (3, 4) et les parties latérales (41) ont des épaisseurs de l'ordre de 0,05 pm et 0,02 pm, respectivement. 5 - Transistor conforme à l'une quelconque des revendications 1 à 4, caractérisé en ce que la bande de base (2) est un siliciure de métal (psi2) ou est métallique (Ti, Mo), et de préférence a une épaisseur de l'ordre de 0,05 à 0,2 pm, typiquement égale à 0,12 pin. 6 - Transistor conforme à l'une quelconque des revendications 1 à 5, caractérisé en ce que la couche semiconductrice d'émetteur (6) est en silicium polycristallin, de préférence ayant une épaisseur comprise entre 0,2 et 0,7 pin. 7 - Transistor conforme à l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend une bande isolante (7) interposée entre la face (11) du substrat de collecteur (1) et la bande de base (2) et ayant des chants latéraux (72) recouverts par la couche isolante (3, 4). 8 - Transistor conforme à la revendication 7, caractérisé en ce que la bande isolante (7) est en oxyde de silicium et de préférence a une épaisseur de l'ordre de 0,02 à 0,04 pm, typiquement égale à 0,03 pin. 9 - Procédé de fabrication du transistor conforme à l'une quelconque des revendications 1 à 6, caractérisé par les étapes successives suivantes - dépot d'une couche conductrice (20) sur la face principale (11) du substrat monocristallin (1), - dépôt d'une première couche isolante (30) sur la couche conductrice (20), - ouverture de premières fenêtres (50) dans la première couche isolante (30) et la couche conductrice (20) jusqu'à la face principale (11) du substrat (1) afin de former une bande de base (2) saillant sur la face de substrat (11), et une première bande isolante (3) superposée à la bande de base (2), - dépôt d'une seconde couche isolante (40) sur la première bande isolante (3), contre des chants latéraux (22, 32) de la première bande isolante (3) et de la bande de base (2), et dans les premières fenêtres (50), - ouverture de secondes fenêtres (5) dans la seconde couche isolante (40) situées dans les premières fenêtres (501 et entre des portions (41) de la seconde couche isolante recouvrant latéralement la première bande isolante (3) et la bande de base (2), et - dépôt d'une couche semiconductrice (6) formant émetteur sur la seconde couche isolante ouverte (4, 41) et dans les secondes fenêtres (5). 10 - Procédé conforme à la revendication 9 caractérisé en ce que le dépôt de la première couche isolante (30) et/ou le dépôt de la seconde couche isolante (40) sont effectués par dépôt chimique en phase vapeur assisté par plasma, de préférence à 3000 C environ. 11 - Procédé conforme à la revendication 9 ou 10, caractérisé en ce que l'ouverture des premières fenêtres (50) est effectuée par photolithographie et par gravure ionique réactive, de préférence sous atmosphère de CAF, et puis de SF6. 12 - Procédé conforme à l'une quelconque des revendications 9 à 11, caractérisé en ce que l'ouverture des secondes fenêtres (5) est effectuée par gravure anisotropique, de préférence sous atmosphère de CHEF3. 13 - Procédé conforme à l'une quelconque des revendications 9 à 12, caractérisé en ce que le dépôt de la couche conductrice (20) et/ou le dépôt de la couche semiconductrice (6) sont effectués par dépôt chimique en phase vapeur. 14 - Procédé de fabrication du transistor conforme à la revendication 7 ou 8, caractérisé en ce qu'il comprend les étapes du procédé de fabrication conforme à l'une quelconque des revendications 9 à 13, et en outre, préalablement au dépôt de la couche conductrice (20), le dépôt d'une troisième couche isolante (7) directement sur la face principale (11) du substrat monocristallin (1). 15 - Procédé conforme à la revendication 14, caractérisé en ce que le dépôt de la troisième couche isolante (7) est effectué par dépôt chimique en phase vapeur assisté par plasma, de préférence à 3000 C environ, ou par croissance thermique sur la face principale (11) du substrat (1).