Brevet FR2635207A1 — publié le 19900209

PROCEDE ET DISPOSITIF DE TRAITEMENT D'UN SIGNAL ELECTRIQUE ANALOGIQUE EN VUE D'OBTENIR UN SIGNAL BINAIRE PARAMETRABLE REPRESENTATIF DE SA COMPOSANTE SIGNIFICATIVE L'invention concerne un procédé et un dispositif de traitement d'un signal électrique analogique constitué, d'une part, d'une composante significative comportant des extrémums successifs séparés par des transitions montantes et descendantes, d'autre part, d'une composante parasite comportant une modulation parasite de la composante significative et un bruit résiduel. L'invention vise à obtenir un signal binaire paramétrable, représentatif de la composante significative de ce signal analogique et non influencé par sa composante parasite. L'invention peut s'appliquer dans tous les cas o des informations significatives portées par un signal analogique doivent Etre binarisées pour btre ensuite directement exploitable par un calculateur, soit en temps réel, soit avec des délais de réponse limités compatibles avec les contraintes de temps de l'application. En particulier, l'invention peut être mise en oeuvre pour traiter un signal analogique représentatif d'une image dont elle permet de comprimer l'information sous forme binaire: signal délivré par un dispositif b transfert de charge (C.C.D.) linéaire ou matriciel, signal video délivré par une caméra vidéo, signal issu d'une diode (laser ou photoélectrique)..., cette image pouvant notamment être l'image de codes-barres, de caractères, de graphismes... On connait des dispositifs destinés à prétraiter et numériser un signal analogique en vue de son exploitation par un calculateur (brevets FR n0 2. 565.746, FR ne 2.495.356, FR n 2.234.704, US n 4.101.072, US n 3.832. 577, US no 4.335.301,...); toutefois dans ces dispositifs, le prétraitement permettant d'extraire les informations significatives n'est pas paramétrable, c'est-à- dire est définitivement figé sans prise en compte des caractéristiques spécifiques du signal analogique, ce qui entraîne l'impossibilité d'interpréter les informations issues du traitement dès que le signal analogique s'écarte des 263520? normes pour lesquelles le dispositif a été prévu. Par exemple, dans le cas d'un code-barre, un bruit plus élevé que prévu (dO notamment à une mauvaise impression des barres, à des contrastes insuffisants, à des organes de mauvaise qualité dans le capteur ou la chaine d'acquisition analogique...) empêche dans ces dispositifs d'obtenir un signal binaire exploitable. De plus, dans la plupart de ces dispositifs, le prétraitement est effectué directement sur le signal analogique par un traitement de nature analogique, la binarisation n'ayant lieu qu'à l'issue de ce traitement; un tel traitement demeure rustique et entaché d'erreurs de sorte qu'une fraction non négligeable des informations significatives contenues dans le signal analogique est définitivement perdue, cependant que la tâche du calculateur est rendue plus complexe, car il doit corriger les erreurs introduites. La présente invention se propose de fournir un procédé et un dispositif perfectionnés permettant d'obtenir un signal binaire paramétrable représentatif de la composante significative d'un signal analogique (le paramétrage pouvant notamment être assuré en temps réel par le calculateur appelé à exploiter le signal binaire, en fonction du signal qu'il reçoit, afin d'adapter le traitement aux caractéristiques du signal analogique). Un autre objectif est d'effectuer un traitement de nature numérique, sur un signal préalablement numérisé, afin d'éviter d'introduire des erreurs ou de perdre des informations significatives, comme c'est le cas dans les traitements analogiques évoqués précédemment. A cet effet, le procédé visé par l'invention pour traiter un signal électrique analogique constitué, d'une part, d'une composante significative comportant des extrémums successifs séparés par des transitions montantes et descendantes, d'autre part,- d'une composante parasite comportant une modulation parasite de la composante significative et un bruit résiduel, en vue d'obtenir un signal binaire paramétrable représentatif de la composante significative du signal analogique et non influencé par sa composante parasite, consiste: (to) dans une étape préalable, à mémoriser des valeurs choisies pour les paramètres suivants: distance minimum -dmin- entre extrémums successifs, seuil. -a- de niveau de bruit résiduel, (tl) à convertir le signal analogique en un signal numérique sur un ensemble de valeurs adapté pour différencier les extrémums du signal analogique, la conversion étant effectuée avec une fréquence d'échantillonnage suffisante pour échantillonner les transitions dudit signal, en vue d'obtenir une suite d'échantillons numériques représentatifs des extrémums et des transitions du signal analogique, (t2) à détecter séquentiellement, les extrémums successifs du signal numérique, en effectuant un traitement itératif ayant comme séquence courante (n) la séquence suivante: mémoriser l'extrémum (En_1) détecté à la séquence précédente (n-l), 20. mémoriser à chaque pas (p) de la séquence un échantillon numérique (yp) correspondant audit pas et l'échantillon (Yp 1) du pas précédent, calculer en valeur absolue la différence lyp_1 - En_11, la comparer au seuil de bruit -a- préalablement mémorisé et engendrer un signal binaire de comparaison, décompter le nombre de pas depuis le début de la séquence en vue de calculer la distance -d- séparant l'échantillon (Yp_1) et l'extrémum précédent (En.1), comparer cette distance -d- à la distance minimum -dmin- préalablement mémorisée, et engendrer un signal binaire de comparaison, mémoriser le signe de la différence (yp - YP-1), le comparer avec le signe de la différence (Yp-1 - Yp-2) mémorisé au pas précédent et engendrer un signal binaire de comparaison de signe, et valider l'échantillon (Ypl1) comme nouvel extrémum (En) et le mémoriser dans le cas o les signaux de comparaison sont représentatifs des conditions de validation suivantes s yp-l - En-l| > a d > dmin et le signal de comparaison de signe est représentatif d'une inversion de signe, (t3) à effectuer à chaque séquence (n) un traitement de segmentation à partir de la détection de chaque extrémum (En), par les opérations suivantes: mémoriser les échantillons (y,... yp...) compris entre l'extrémum détecté (En) et l'extrémum précédent (Enl), opérer sur lesdits extrémums (En_-1, En) une fonction de sommation en vue d'engendrer un signal de seuil (S), 15. rechercher l'échantillon médian ayant une valeur la plus proche de ce seuil et calculer et mémoriser les distances (in) et (l'n) de cet échantillon par rapport aux extrémums (En_1) et (En), À et calculer la distance (l'n_1 + ln) entre l'échantillon médian de la séquence (n) considéré et l'échantillon médian de la séquence précédente (n-l), (t4) et à mémoriser les distances (..., i'n_2 + !n-l, 1'n-1 + 1n, l'n + ln+l,...), calculées au cours des séquences successives, pour engendrer le signal binaire paramétrable. Selon une autre caractéristique du procédé: (tO) dans l'étape préalable, on mémorise également le paramètre suivant: rapport K des différences de valeurs entre extrémums successifs, (t2) l'on détecte les extrémums en ajoutant à la séquence courante (n) les opérations suivantes: À mémoriser, en même temps que l'extrémum (En_1) la hauteur relative (Hn_1) de cet extrémum par rapport à celle de l'extrémum précédent (En.2), 35. comparer la différence YP_1 - En-lI à la valeur de K.Hnî1, ob K est le rapport préalablement mémorisé et engendrer un signal binaire de comparaison, valider l'échantillon (Ypl1) comme nouvel extrémum (En) et le mémoriser, dans le seul cas o les conditions de validation déjà définies sont satisfaites et, en outre, o l'inégalité suivante est également satisfaite: IP- - En-li > K.Hnî- Selon une autre caractéristique du procédé, l'on détecte les extrémums en ajoutant après validation d'un premier extrémum les opérations suivantes à chaque séquence (n): calculer, à la fin de la séquence (n-l) précédant la séquence courante considérée (n), le signe de la différence En_1 - En_2 et le mémoriser, - calculer à chaque pas de la séquence courante (n) le signe de la différence Yp-1 - En-1' À comparer le signe de la différence Yp-1 En-1 avec celui de la différence En_-1 - En_2 et engendrer un signal binaire de comparaison de signe, valider l'échantillon dans le seul cas o les conditions de validation déjà évoquées sont satisfaites et o le signal de comparaison de signe précité est représentatif d'une inversion de signe. Dans le cas o l'échantillon (yp_1) n'est pas validé en raison d'une identité du signe des grandeurs (>p-l - En_-1) et (En-l - En_2), on mémorise ledit échantillon (Yp_1) pour servir de référence au traitement de segmentation (t3), cette référence (Yp_1) étant substituée à l'extrémum En_1 pour opérer la fonction de sommation, rechercher l'échantillon médian et calculer la distance (l'nl + ln). Selon une autre caractéristique du procédé: (to) dans la phase préalable, on mémorise également le paramètre suivant: différence d'amplitude maximum Vmax entre deux échantillons successifs, (t2) l'on détecte les extrémums en ajoutant à la séquence courante (n) les opérations suivantes: À calculer en valeur absolue la différence lYp-1 - Yp, la comparer à la différence d'amplitude maximum Vmax préalablement mémorisée et engendrer un signal binaire de comparaison, valider l'échantillon (yp- 1) comme nouvel extrémum (En) et le mémoriser dans le seul cas o les conditions de validation déjà définies sont satisfaites et en outre o le signal de comparaison précité est représentatif de l'inégalité >P- - Yp{ Ainsi, lors de la détection des extrémums (t2), la prise en compte des divers paramètres préalablement mémorisés (fournis notamment par le calculateur aval d'exploitation ou injectés le cas échéant par un utilisateur): dmin, a et préférentiellement K, Vmax et dmax comme on le verra plus loin, permet de ne valider que des extrémums significatifs afin d'opérer ensuite une segmentation par seuillage adaptée aux caractéristiques spécifiques du signal analogique. Le traitement de détection des extrémums et le traitement de segmentation sont effectués selon un processus séquentiel numérique, permettant de travailler en temps réel, de façon rigoureuse, en particulier en l'absence de toute erreur due à des extrapolations comme c'est le cas dans les systèmes analogiques. Il faut souligner que le traitement de segmentation est effectué à partir d'extrémums validés, c'est-à-dire corrigés par une détection paramétrable, de sorte que les calculs de segmentation qui sont les plus longs ne sont effectués que sur des informations significatives, ce qui rend le procédé compatible avec un travail en temps réel. En outre, selon une autre caractéristique du procédé de l'invention, la détection séquentielle des extrémums (t2) est initiée au cours de séquences d'initialisation au moyen de références (RO, R1,... Rm), obtenus en effectuant un traitement d'initialisation itératif (ti) ayant comme séquence courante d'initialisation: mémoriser à chaque pas (p) de ladite séquence un échantillon numérique (yp) correspondant audit pas et l'échantillon (Yp_l) du pas précédent, comparer la valeur absolue (Ypl) au seuil de bruit -a- et engendrer un signal binaire de comparaison, décompter le.nombre de pas depuis le début du traitement en vue de calculer la distance -d- séparant l'échantillon (Ypl) du début du traitement ou de la dernière référence, comparer cette distance -d- à la distance minimum -dmin- et engendrer un signal binaire de comparaison, mémoriser le signe de la différence (yp - Yp_l), le comparer avec le signe de la différence (>p-l - Yp-2) mémorisé au pas précédent et engendrer un signal binaire de comparaison de signe, valider l'échantillon (yp_1) comme référence (Rm) et le mémoriser dans le cas o les conditions d'initialisation suivantes sont satisfaites: d'une part, le signal de comparaison de signe est représentatif d'une inversion de signe, d'autre part, au moins l'un des signaux de comparaison est représentatif d'une des inégalités suivantes: lyp-1 - En_11 extrémum. De préférence, ce traitement d'initialisation itératif (ti) est poursuivi parallèlement au traitement de détection des extrémums (t2) en vue de fournir de nouvelles références d'extrémums en cas de disparition de la composante significative du signal traité. Ceci permet de disposer d'une référence constamment mise à jour afin de recommencer une phase de détection d'extrémums (t2) lors de la réapparition du signal utile. Selon une autre caractéristique du procédé: (to) dans l'étaoe préalable, on mémorise également le paramètre suivant: distance -dmax- entre extrémums successifs, (ti) l'on engendre les références en ajoutant à la séquence courante d'initialisation les opérations suivantes: 40. comparer la distance -d- à la distance maximum -dmax- pour engendrer un signal binaire de comparaison, représentatif des valeurs relatives de d et de dmax, 5. valider l'échantillon (Ypl) comme nouvelle référence (Rm) et le mémoriser dans le cas o les conditions d'initialisation déjà définies sont satisfaites, ou bien dans le cas o le signal de comparaison précité est représentatif de l'égalité d = dmax. Par ailleurs, selon un mode de mise en oeuvre préféré, dans le traitement de segmentation (t3), la recherche de l'échantillon médian s'effectue par un processus dichotomique consistant à considérer l'échantillon situé au milieu du segment En-1 En, à comparer sa valeur avec le seuil (S), et à approcher ainsi par itérations successives l'échantillon présentant la valeur la plus proche du seuil. Une telle recherche dichotomique dont le principe est connu en soi présente l'avantage d'être rapidement convergente vers -la valeur recherchée. Le procédé de l'invention s'applique tout particulièrement pour traiter un signal analogique représentatif d'une image, associé à des impulsions de synchronisation de pixels et des impulsions de synchronisation de début et de fin de lignes; dans ce cas, les diverses phases sont mises en oeuvre dans les conditions suivantes: (t!) l'on fait correspondre la fréquence d'échantillonnage de la conversion analogique/numérique avec la fréquence des impulsions de synchronisation de pixels ou un multiple de celle-ci, (ti) l'on commence le traitement d'initialisation itératif à chaque impulsion de synchronisation de début de ligne, (t2, t3) l'on arrete le traitement à chaque impulsion de synchronisation de fin de ligne. Une telle mise en oeuvre permet de synchroniser les phases du procédé avec les impulsions de synchronisation du signal analogique traité en vue de travailler en temps réel et de s'adapter au capteur qui délivre ce signal analogique, quelles que soient ses caractéristiques. L'invention s'étend à un dispositif de traitement pour la mise en oeuvre du procédé défini précédemment, destiné à délivrer à partir d'un signal électrique analogique un signal binaire paramétrable. Ce dispositif comprend essentiellement: - un ensemble (HP) de registres de mémorisation de paramètres possédant des registres (MPa, MPdmin) de mémorisation de bruit (a) et de distance minimum (dmin), - un convertisseur analogique/numérique (CAN), agencé pour effectuer la conversion à une fréquence d'échantillonnage déterminée, - un séquenceur (SEQ) adapté pour commander des cycles d'opérations à réaliser à chaque période d'échantillonnage par une validation séquentielle de chaque unité fonctionnelle du dispositif, - un circuit de détection d'extrémum (PIC), possédant: À deux registres (Y, Y') de mémorisation d'échantillons successifs, le premier (Y) relié au convertisseur (CAN), le second (Y') relié au premier, un registre (E) de mémorisation d'extrémum relié au second registre (Y'), 25. un opérateur (OD1) de calcul de différence, relié aux registres (Y, Y') et associé à une bascule (MD1) de mémorisation de signe, un opérateur (OD2) de calcul de différence, relié aux registres (Y', E), 30. un comparateur (CD1) relié à l'opérateur (OD2) et à un des registres de mémorisation de paramètres (MPa), un compteur (COMP1) agencé pour être incrémenté à la fréquence d'échantillonnage et remis à zéro à chaque validation d'extrémum, À un comparateur (CD2) relié à la sortie du compteur (COMP1) et à un des registres de mémorisation de paramètres (MPdmin), un opérateur (OD3) de calcul combinatoire, relié, en entrée, à l'opérateur (OD1), au registre (MD1) au comparateur (CD1) et au comparateur (CD2) et, en sortie, au séquenceur (SEQ) en vue de lui délivrer un signal de validation d'extrémum, - un circuit de segmentation (BIN), possédant: une mémoire (MS1) de. stockage temporaire des échantillons d'une séquence, reliée à l'un des registres de mémorisation d'échantillons (Y'), 10. des moyens (MS2) de mémorisation d'extrémum, un opérateur (OS,) de sommation de l'amplitude de deux extrémums successifs, associé à un registre (MS3) de mémorisation de seuil, 15. une unité (DICHO) de recherche heuristique de l'échantillon le plus proche du seuil, reliée à la mémoire d'échantillons (MS1), au registre de seuil (MS3) et aux moyens de mémorisation (MS2), un opérateur (052) de calcul de distance, relié à l'unité (DICHO) et aux moyens de mémorisation d'extrémums (MS2) et associé à un registre de mémorisation temporaire de distance (MS4), un opérateur (OS3) de sommation, relié à l'unité (DICHO) et au registre (MS4) en vue de calculer la longueur du segment entre échantillons médians successifs, - une mémoire de résultat (RAM) reliée h l'opérateur (053) pour stocker les résultats fournis par celui-ci. En outre, selon une autre caractéristique, ledit dispositif est doté d'un circuit d'initialisation (INIT) agencé en parallèle par rapport au circuit de détection d'extrémum (PIC), ce circuit d'initialisation possédant un opérateur (OI1) de calcul combinatoire, relié par son entrée au comparateur (CD1), au comparateur (CD2), à l'opérateur (OD1) et à la bascule de mémorisation de signe (MD1) Pt adapté pour délivrer vers le registre (E) de mémorisation d'extrémum un signal de validation de référence en vue de mémoriser dans ce registre chaque référence validée. De plus, selon une autre caractéristique, le dispositif comprend un générateur de phases programmable (GENE), apte à délivrer une fréquence d'échantillonnage paramétrable vers le convertisseur (CAN) et des impulsions de synchronisation du signal analogique, de fréquence paramétrable égale à la fréquence d'échantillonnage ou sous- multiple de celle-ci. Dans ce cas, le dispositif synchronise lui-même le capteur (caméra, C.C.D., diodes...) qui fournit le signal analogique à traiter. Le dispositif ci-dessus visé peut etre réalisé en un circuit intégré. Le convertisseur analogique/numérique (CAN) peut le cas échéant être intégré sur la même puce, la conversion étant alors nécessairement effectuée en temps réel. Il est également possible d'intégrer sur ladite puce uniquement le circuit de détection d'extrémums (PIC), le circuit de segmentation (BIN), le circuit d'initialisation (INIT) et le générateur de phases programmable, afin de rendre le circuit intégré universel et capable de travailler sur un signal préalablement numérisé et mémorisé. Bien entendu, l'on peut éventuellement spécialiser le circuit à chaque application particulière, par exemple lecture de codes barres, et il est alors possible d'intégrer, outre les moyens sus-évoqués, le convertisseur et le microprocesseur d'exploitation. D'autres caractéristiques, buts et avantages de l'invention se dégageront de la description qui suit en référence aux dessins annexés qui en présentent à titre non limitatif un exemple de réalisation; sur ces dessins, qui font partie intégrante de la présente description: - la figure 1 est un schéma électrique d'ensemble d'un mode de réalisation du dispositif, - la figure 2 est un schéma de détail du séquenceur (SEQ), - la figure 3 est un schéma de détail du circuit de détection d'extrémum (PIC) et du circuit d'initialisation (INIT), - la figure 4 donne un exemple de réalisation d'opérateurs de ces circuits (PIC) et (INIT), - la figure 5 est un schéma de détail du circuit de segmentation (BIN), - les figures 6 et 7 sont des schémas de détail visant une des unités (DICHO) du circuit de segmentation (BIN), - la figure 8 est un exemple de réalisation d'une des mémoires (MS1) du circuit de segmentation (BIN) et de son accès, - la figure 9 est un exemple de réalisation montrant la mémoire de résultat (RAM) et son accès, - les figures 1oa, lob et 11 sont des organigrammes représentant le fonctionnement logique du dispositif, - les figures 12, 13, 14a, 14b, 15a, 15b, 16a, 16b, 17a et 17b sont des chronogrammes et schémas explicatifs du procédé mis en oeuvre. Le dispositif de traitement schématisé à titre d'exemple aux figures est destiné à fournir à partir d'un signal électrique analogique Sana (symbolisé aux figures 14a, 15a, 16a, 17a) un signal binaire paramétrable, représentatif des informations contenues dans ce signal analogique et exploitable par un calculateur classique. Le signal Sana peut en particulier provenir de capteurs d'images en vue d'assurer une identification automatique de caractéristiques optiques d'une image (codes-barres, caractères alpha-numériques...). Ce dispositif comprend les blocs fonctionnels ci-après décrits. Le signal analogique Sana est reçu sur un convertisseur analogique/numérique CAN synchronisé par un générateur de phases programmable GENE. En l'exemple, le capteur fournissant le signal analogique Sana est du type CCD et nécessite des impulsions de synchronisation. Le générateur GENE, constitué de façon classique par un ensemble de compteurs dont les valeurs de comptage sont préalablement chargées pour le paramétrer, délivre, d'une part vers le capteur CCD les impulsions de synchronisation nécessaires, d'autre part vers le convertisseur CAN une fréquence d'échantillonnage paramétrable sech. Les impulsions de synchronisation comprennent dans le cas d'un signal Sana représentatif d'une image, des impulsions de synchronisation de pixels et des impulsions de synchronisation de début et de fin de lignes. En l'exemple, la fréquence d'échantillonnage délivré vers le convertisseur CAN est égale à la fréquence de synchronisation pixel. En outre, le générateur GENE délivre vers un séquenceur SEQ un signal ackn- pour assurer le début et la fin du processus de traitement, au début et à la fin de chaque ligne de Sana. Le séquenceur SEQ est destiné à assurer le séquencement du traitement (c'est-à-dire la succession des cycles du traitement), ledit traitement s'effectuant dans deux circuits essentiels: circuit de détection d'extrémum PIC auquel est associé un circuit d'initialisation INIT, et circuit de segmentation BIN. Un ensemble de registres de mémorisation de paramètres MP peut être préalablement chargé pour fournir au circuit PIC plusieurs paramètres de traitement qui permettent d'obtenir à chaque ligne un signal binaire paramétrable adapté à certaines caractéristiques du signal Sana issu du capteur (seuil -a- de bruit, intervalle admissible entre deux informations significatives -dmin, dmax-, par exemple distances minimum et maximum des barres pour un code-barre, minimum de contraste à prendre en compte entre deux informations successives -K-, maximum de la variation de luminance entre deux pixels successifs -Vmax-, révélatrice de pixels défectueux en cas de variation trop élevée). L'ensemble MP peut %tre chargé par tout moyen, et en particulier par le calculateur d'exploitation en fonction d'un programme spécifique. Au fur et à mesure des séquences, le résultat du traitement est inscrit dans une mémoire de résultat (RAM), ligne après ligne, le calculateur d'exploitation venant lire dans cette mémoire pour prélever et interpréter le signal binaire incrit dans celle-ci. La figure 2 donne à titre d'exemple la structure cAblée classique en ellemême du séquenceur SEQ. Ce séquenceur comprend un compteur SEQ1 qui est remis à zéro par le signal ackn entre deux lignes. Son comptage est incrémenté par une des sorties d'un système d'horloge classique, constitué par une horloge de base Hb (en l'exemple intégré dans le générateur GENE), un diviseur Hd et un décodeur Hc afin de délivrer des signaux d'horloge ho, hi, h2, h3 destines à synchroniser les étapes élémentaires de chaque cycle du traitement. Les sorties du compteur SEQ1 sont décodées dans un décodeur SEQ2 en vue d'engendrer les signaux de validation des cycles du traitement, en l'exemple au nombre de cinq, comme on le verra plus loin (So, sl, s2, S3, s7). Les deux signaux so, se, ont la mbme fréquence, égale à la fréquence d'échantillonnage; les quatre signaux d'horloge ho, hl, h2, h3 sont décalés avec un rapport cyclique de 1/4 pour produire quatre impulsions de synchronisation pour chaque cycle (So... s7). Sur les schémas, on a désigné de façon classique par le symbole si.hj le signal si présent aux tops d'horloge hj; ces signaux sont obtenus par une matrice de ET logiques entre les sorties du décodeur Hcet du décodeur SEQ2. Le traitement est asservi sur la fréquence d'échantillonnage durant le cycle sO par un circuit DEBSEQ qui valide le passage du cycle so au cycle sI sur commande de la fréquence d'échantillonnage sech. Ce circuit connu en lui-même (circuit engendrant une impulsion lors des flancs montants de la fréquence d'échantillon) combine une bascule et deux portes ET. Un codeur SEQ3 délivre des valeurs de rupture de séquences codées vers les entrées de chargement du compteur SEQ1 et un signal de validation vers son entrée de validation de chargement. A cet effet, ledit codeur reçoit à travers des portes OU et ET des signaux de rupture de séquence (s2, s3, se, picv, cdo, cdo) issus du décodeur SEQ2 et du circuit PIC. La figure 3 illustre la structure du circuit de détection d'extrémums PIC et du circuit d'initialisation INIT associé. Ce circuit de détection PIC comprend deux registres de mémorisation d'échantillons successifs Y et Y' et un registre de mémorisation d'extrémum validé E. Le premier registre Y reçoit le signal numérisé issu du convertisseur CAN et le signal de validation de cycle s1 qui commande le chargement de chaque échantillon à la fréquence d'échantillonnage. Il est à noter que chaque échantillon correspond à un pixel et sera parfois désigné par ce terme; il est caractérisé par sa position (temporelle) et par son amplitude. Le second registre Y' est relié au premier et reçoit le signal de validation sO par l'intermédiaire d'une porte ET (G1) destinée à inhiber le chargement commandé par so en cas de pixel défectueux. Ainsi dans le registre Y est mémorisé l'échantillon courant yp correspondant au pas considéré (p) de la séquence en cours, et en Y' l'échantillon (yp 1) du pas précédent, qui en cas de validation constituera le nouvel extrémum. Le registre E reçoit la sortie du registre Y' et est chargé par l'entremise de portes G2 et G3, soit par le signal de validation s2, soit par le signal s3 en cas de présence d'une référence Ref. Ainsi ce registre E contient soit l'extrémum précédent En_1' soit la dernière référence Rm. Un opérateur OD1 de calcul de différence est relié aux registres Y et Y' pour délivrer, d'une part, le signe de la différence vers une bascule MD1 de mémorisation de signe, d'autre part, la valeur absolue de la différence yp - Yp.11 vers un comparateur CD4 en vue de la reconnaissance des pixels défectueux (en cas de différence d'amplitude trop importante, supérieure au paramètre Vmax). A cet effet, le comparateur CD4 reçoit sur son autre entrée de comparaison la sortie d'un registre de mémorisation de paramètre MPVmaX dans lequel est préalablement chargé le paramètre Vmax, paramètre dit de différence d'amplitude maximum entre deux échantillons successifs. Dans le comparateur CD4, la différence lYp-1 - Yplest comparée à Vmax pour engendrer un signal binaire de comparaison sd4. La bascule MD1 de mémorisation de signe reçoit par l'ent-emise d'une porte OU (G4) le signal de validation de cycle a2 ou 83 en vue de mémoriser le signe de la différence yp - yp-l à chacun de ces cycles et d'engendrer un signal de signe correspondant sdO. Un autre opérateur OD2 de calcul de différence est relié aux registres Y' et E pour délivrer, d'une part, le signe de la différence vers une bascule MD3 de mémorisation de signe, d'autre part, la valeur absolue de la différence >pl - En11 vers un comparateur CD1 en vue de la reconnaissance du signal utile par rapport au bruit. A cet effet, le comparateur CD1 reçoit sur son autre entrée de comparaison la sortie d'un registre de mémorisation de paramètre MPa dans lequel est préalablement chargé le seuil -a- de niveau de bruit résiduel. Dans le comparateur CD1, la différence IYp-1 - En-l est comparée au seuil -a- pour engendrer un signal binaire de comparaison sd5. La bascule MD3 de mémorisation de signe reçoit le signal de validation s2 en vue de mémoriser le signe de la différence yp-1 - En-1 pour ce cycle et d'engendrer un signal de signe correspondant sd1. - De plus, l'ensemble des registres MP comprend un registre MPK de mémorisation d'un rapport K des différences de valeurs entre extrémums successifs. Ce registre délivre le paramètre K qui est préalablement chargé dans celui-ci, vers un opérateur de division OD4, lequel est relié par son autre entrée à un registre MD2 de mémorisation de hauteur relative d'extrémum. Ce registre MD2 reçoit la différence lyp_I - Enll de l'opérateur OD2 et le signal de validation s2 qui commande la mémorisation dans celui-ci (ce signal s2 est engendré par le séquenceur SEQ lors de la validation d'un échantillon comme extrémum). Le registre MD2 mémorise donc la hauteur (ou amplitude) de l'extrémum venant d'être validé par rapport à celle de l'extrémum précédent En_2 (désignée par hauteur relative Hn_1 d'extrémum). Ce registre est remis à zéro par un signal cd0 (qui sera évoqué plus loin) en présence des signaux s2 OU s3. La sortie de l'opérateur OD4 est reliée à un comparateur CD3 en vue de lui fournir le signal HnlxK; celui-ci est par ailleurs relié à l'opérateur OD2 qui lui délivre la différence lyp_1 - En-.' Ce comparateur fournit un signal binaire de comparaison sd8. De plus, le circuit PIC comprend un compteur COMP1 agencé pour être incrémenté à la fréquence d'échantillonnage grâce au signal de validation s1, et remis à zéro à chaque validation d'extrémum ou de référence, son entrée de remise à zéro étant reliée à la sortie de la porte G2. Le compteur COMP1 délivre sa valeur de comptage sur une entrée d'un comparateur CD2 qui reçoit sur son autre entrée un paramètre -dminpréalablement chargé dans un registre de mémorisation de distance minimum MPdmin. Ainsi le compteur COMP1 décompte le nombre de pas depuis le début de la séquence (validation du dernier extrémum En_1) et sa valeur de comptage représente la distance -d- séparant l'échantillon courant yp-1 et l'extrémum précédent En- 1. Cette distance -d- est comparée au paramètre dmin en vue de délivrer un signal binaire de comparaison sd6 permettant de ne valider un extrémum que si cette distance d est supérieure au minimum programmé dmin. Cette disposition exclut des extrémums parasites, par exemple tâche noire parasite dans un intervalle entre deux barres d'un code-barre. Par ailleurs, l'ensemble de registres MP comprend un registre MPdmax de mémorisation de distance maximum dmax. Comme on le verra plus loin, cette disposition permet à l'unité d'initialisation INIT de valider une référence Rm qui servira de référence dans la détection du nouvel extrémum, afin d'éviter dans ce cas de se référencer à un extrémum trop lointain, qui serait sans rapport avec le suivant. Le circuit PIC comprend à cet effet un compteur COMP2 relié au registre MPdmax pour charger sa valeur de comptage. Ce compteur est décrémenté par le signal de validation sl.h0 & chaque échantillon, ce qui revient à effectuer une comparaison du nombre de pas (distance d) au paramètre dmax. Lorsque la valeur de comptage de ce compteur COMP2 dépasse dmax, un signal binaire de comparaison sd7 représentatif des valeurs relatives de -d- et de dmax est délivré. Le compteur COMP2 est chargé à la valeur dmax par le signal issu de la porte G2- De plus, un ensemble de comptage, constitué en l'exemple de deux compteurs COMP3 ET COMP6 (afin de pouvoir travailler sur 14 bits), est incrémenté par le signal a1 issu du séquenceur SEQ en vue de décompter le nombre de pas -de- entre deux extrémums successifs. Ces compteurs sont remis à zéro par le signal s7.h2 ou le signal cdo.s2 (déjà évoqué). Une bascule MV1 ("Set and Reset") est reliée en entrée au compteur COMP2 pour mémoriser l'égalité d = dmax en l'absence d'une composante significative (grâce au signal dsig évoqué plus loin). Cette bascule est remise à zéro durant le cycle s7. Cette bascule est reliée en sortie à un multiplexeur MUX, de façon que le nombre de pas -de- entre deux extrémums puisse être inséré dans la mémoire de résultat RAM après validation de chaque extrémum distant du précédent d'un nombre de pas au moins égal à dmax. A cet effet, le multiplexeur MUX est relié à l'ensemble de comptage COMP3, COMP6 en vue de charger la valeur -de- de celui-ci dans la mémoire de résultat RAM; le multiplexeur MUX est également relié à l'opérateur OD2 pour insérer le signe de cette valeur dans ladite mémoire. En outre, le dispositif comprend un opérateur OD3 relié en entrée à l'opérateur OD1 pour recevoir le signal sd2, au registre MD1 pour recevoir le signal sdo, au comparateur CD1 pour recevoir le signal sd5, au comparateur CD2 pour recevoir le signal sd6, à la bascule MD3 pour recevoir le signal sdl, à l'opérateur OD2 pour recevoir le signal sd3, au comparateur CD4 pour recevoir le signal sd4, au compteur COMP2 pour recevoir le signal sd7 et au comparateur CD3 pour recevoir le signal sd8. Cet opérateur OD3 valide l'échantillon comme extrémum en engendrant un signal de validation d'extrémum picv qui est délivré vers le séquenceur SEQ afin d'obtenir le signal s2 correspondant aux cycles de traitement des extrémums validés. L'opérateur OD3 est câblé de façon à engendrer le signal de validation picv lorsque les conditions de validation suivantes sont réunies: (signal sd5) lYpl - En_1 > a (signal sd6) d > dmin (signaux sd0 et sd2) inversion de signe entre échantillons successifs (signal sd8) Yp_1 - En-l > K.Hn-1 (signal sd1 et sd3) inversion de signe entre extrémums successifs (signal sd4) P-1 p on le verra plus loin). La validation forcée qui intervient dans ce dernier cas fournit un pseudoextrémum en cas de disparition du signal utile, ce pseudo-extrémum permettant de traiter la dernière transition du signal utile; ce pseudoextrémum séparé du précédent par la distance d = dmax sera pris en compte dans la segmentation. De plus, l'unité d'initialisation INIT qui est associée à l'unité de détection PIC ci-dessus décrite, est composée d'un opérateur 0I1 qui est agencé en parallèle par rapport à l'opérateur OD3 du circuit PIC de façon à recevoir l'ensemble des signaux sd0 à sd8 qui aboutissent à celui-ci, grace à des liaisons parallèles avec la sortie des organes correspondants. L'opérateur 0I1 engendre un signal de référence Ref qui est délivré vers le registre E (à travers la porte G3) pour valider certains échantillons comme référence Ro, R1... Rm lors des cycles 83. L'opérateur OI1 est câblé de façon que cette validation de référence ait lieu lorsque les conditions d'initialisation suivantes sont satisfaites: (signaux sd0 et sd2) inversion de signe entre échantillons successifs (signal sd4) ET >p- p p-1 - En-l| conditions précédentes d'intialisation ne sont pas remplies. Par ailleurs, en l'exemple schématisé à la figure 3, le dispositif comprend un circuit de comptage d'extrémums validés NBPic comportant un compteur COMP4 de nombre d'extrémums validés et un compteur COMP5 du nombre d'échantillons, agencés pour délivrer et mémoriser le contenu du compteur COMP4 après passage d'un nombre déterminé d'échantillons. Le compteur COMP4 est incrémenté par le signal 52 de validation des extrémums, est remis à zéro par le signal -ackn- à chaque début de traitement et délivre en sortie des valeurs binaires sur le bus de données de la mémoire de résultat RAM. Le compteur COMP5 est incrémenté par la fréquence d'échantillonnage -sech- issue du générateur de phases GENE; il valide ainsi par sa sortie l'écriture dans la mémoire RAM du contenu du compteur COMP4 après passage d'un nombre d'échantillons correspondant à une fenêtre de largeur déterminée. De la sorte, ces compteurs permettent de réaliser une phase de reconnaissance de la présence d'une composante significative qui précède la phase de traitement par segmentation et qui consiste, après détection séquentielle des extrémums par le circuit PIC, à compter et mémoriser le nombre d'extrémums validés par rapport à la fenêtre sus- évoquée. Le calculateur d'exploitation compare ce nombre à un seuil donné de façon à en déduire la présence ou l'absence probable d'une composante significative. Ces dispositions permettent de ne lancer le traitement de segmentation qu'en présence d'une composante significative. Par exemple dans un système portable auto-alimenté de détection de codes-barres, le traitement de segmentation qui est associé à un éclairage des codesbarres (principal consommateur d'énergie) n'est déclenché qu'en présence d'une composante significative, c'est-à-dire d'un code-barre, ce qui réduit la consommation énergétique. La figure 4 fournit un exemple de réalisation des opérateurs OD3 et OI1, réalisant les calculs combinatoires précités. Ces opérateurs, en eux-mêmes à la portée de l'homme du métier, combinent essentiellement des portes OU exclusifs, ET, NAND un inverseur et une bascule BOD3 "set and reset"; cette bascule 80D3 mémorise la présence ou l'absence d'une composante significative et sa sortie dsig déjà évoquée permet de ne valider le pseudo-extrémum qu'une seule fois après disparition de la composante significative. La figure 5 est un schéma de détail du circuit de segmentation BIN. Ce circuit comprend une mémoire MS1 de stockage temporaire des échantillons d'une séquence, qui reçoit ces échantillons du registre Y'. Cette mémoire contient un compteur d'adresse CMPS1 qui est incrémenté par le signal 83 et qui est remis à zéro par le signal s2.h2. Cette mémoire est reliée à une unité DICHO de recherche heuristique, à laquelle elle délivre l'amplitude de l'échantillon qui lui est adressé. Des moyens MS2 de mémorisation d'extrémum, en particulier un registre, reçoivent la sortie du compteur d'adresse CMPS1 pour en stocker la valeur sur validation du signal s2.h1. La sortie de MS2 est reliée à l'unité DICHO et à un opérateur OS2 de calcul de distance. Elle fournit la borne supérieure de la segmentation (la borne inférieure étant zéro), à l'unité DICHO et à l'opérateur OS2. Un opérateur 051 de sommation est prévu pour calculer la demi-somme des deux derniers extrémums En_1 + En (En_1l pouvant être une référence Rm). A cet effet, l'opérateur O51 reçoit les sorties des registres Y' et E, et sa sortie est reliée à un registre MS3 de mémorisation de seuil, qui est validé par le signal s2 de validation d'extrémum. Ce seuil est délivré vers l'unité DICH0. Pour effectuer la recherche dichotomique dans le sens croissant ou décroissant, l'unité DICHO reçoit également la sortie de l'opérateur OD2 donnant le signe ou la différence des deux derniers extrémums En - En-_1 L'unité DICHO engendre un signal de position temporelle -pos- de chaque échantillon traité. Le signal -pos- est délivré sur deux opérateurs, l'un de calcul de distance OS2, l'autre de sommation OS3. L'opérateur 5OS2 est relié aux moyens MS2 et effectue un calcul de distance (nombre de pas) entre le dernier extrémum En et l'échantillon pos. Cette distance est délivrée sur un registre de mémorisation temporaire de distance MS4 qui est validé par un signal -d2.h2- (issu du séquenceur SEQDICHO décrit plus loin) afin de mémoriser la distance l'n_1 séparant le dernier extrémum En et l'échantillon médian identifié par l'unité DICHO. L'opérateur OS3 effectue la sommation, à chaque validation par le signal fin-: 20. de la distance l'n_1 entre l'échantillon médian précédent (mémorisé dans le registre MS4) et l'extrémum Enl, et de la distance in entre l'échantillon courant (arrivant de l'unité DICHO) et l'extrémum En_1. Le résultat l'n_1 + in est délivré vers la mémoire de résultat RAM. Un mode de réalisation de l'unité de recherche heuristique DICHO est schématisé à la figure 6. Cette unité comprend essentiellement: - deux registres MSi, MSs de mémorisation d'une borne inférieure et d'une borne supérieure, - un opérateur 054 de sommation, relié par son entrée aux deux registres MSi, MSs pour opérer un calcul d'adresse médiane et par sa sortie à un registre MSa de mémorisation intermédiaire relié à la mémoire MS1 pour en adresser un échantillon, ledit opérateur OS4 associé à son registre MSa étant rebouclé sur les registres MSi, MSs, - un registre MSg de mémorisation de signe, relié à l'opérateur OD2, - un comparateur CS1 relié au registre MSg, à la mémoire MS1 pour recevoir l'échantillon adressé et au registre de mémorisation du seuil MS3, en vue de délivrer un signal de comparaison (sdicho), - un séquenceur de segmentation SEQDICHO relié par son entrée au comparateur CS1 et par sa sortie, aux registres MSi, MSs pour valider une des bornes mémorisées, - un comparateur CS2, relié aux registres MSi, MSs en vue de délivrer un signal d'égalité vers le séquenceur SEQDICHO destiné à arreter la recherche dichotomique. De plus, un multiplexeur MUXDIC est interposé sur le rebouclage vers le registre MSs en vue d'initialiser ledit registre lors de la détection de chaque extrémum s2, par la borne supérieure mémorisée dans le registre MS2. Après cette initialisation de la recherche dichotomique, le multiplexeur MUXDIC transmet simplement la sortie du registre MS. Le résultat sdicho de la comparaison effectué dans le comparateur CS1 entre l'amplitude du seuil et l'amplitude de l'échantillon issu de la mémoire MS1, est délivré vers le séquenceur de segmentation SEQDICHO pour engendrer soit un cycle de recherche dichotomique do, soit un cycle dl, de façon à valider la sortie du registre MSa soit comme borne supérieure dans le registre MSs, soit comme borne inférieure dans le registre MSi, et ce, jusqu'à obtenir une égalité à la sortie du comparateur CS2 qui engendre le signal -fin- lequel positionne le séquenceur SEQDICHO sur le cycle d2. La figure 7 présente un mode de réalisation du séquenceur de segmentation SEQDICHO destiné à assurer le séquencement de la dichotomie. Ce séquenceur comprend un compteur SEQDI1 qui est validé en comptage par la sortie d'une bascule SEQDI4 (de type 3K), son comptage étant incrémenté par les signaux d'horloge h3. Les sorties du compteur SEQDI1 sont décodées dans un décodeur SEQDI2 en vue d'engendrer les signaux de validation des cycles de dichotomie (do, dl, d2). Un codeur SEQDI3 délivre des valeurs de rupture de séquences codées vers les entrées de chargement du compteur SEQDI1 et un signal de validation vers son entrée de validation de chargement. A cet effet, le codeur reçoit des signaux de rupture de séquence sdicho (sortie du comparateur CS1), sdicho (sortie après inversion), fin (sortie du comparateur C52) et d2 (sortie SEQDI2). Ce codeur SEQDIi est incrémenté par le signal d'horloge h3. La bascule SEQDI4, synchronisée par le signal d'horloge h2, valide le comptage du compteur SEQDI1 sur commande du signal s2 et inhibe ce comptage sur commande du signal d3 ou ackn; ce dernier signal d3 est un état du séquenceur issu du décodeur SEQDI2 correspondant à une période d'inactivité de celui-ci. La figure 8 présente un mode de réalisation connu en soi de la mémoire de stockage temporaire MS1. Cette mémoire est agencée pour travailler alternativement sur deux zones MS1a et MSlb qui sont chargées et segmentées alternativement. L'alternance est commandée par une bascule MS!c. Des multiplexeurs MSid, MSie assurent l'aiguillage alternatif chargement/segmentation. La figure 9 présente un exemple de réalisation de la mémoire de résultat RAM. Cette mémoire de résultat RAM comprend une mémoire vive RAMA constituée d'un port d'entrée et d'un port de sortie. Le port d'entrée est connecté aux tampons ("buffers") BPIC, BBIN et BNBPIC qui sont respectivement reliés aux circuits PIC, BIN et NBPIC. Le port de sortie est connecté par l'intermédiaire du registre BRAMA au bus du calculateur d'exploitation. L'écriture des données résultats de la segmentation ou du calcul du nombre d'extrémums validés est synchronisé sur l'horloge h1. L'adresse en écriture est réalisée par le compteur CPRAM qui est incrémenté après chaque validation d'écriture sur l'horloge h2. Le compteur CPRAM adresse séquentiellement la mémoire RAMA par l'intermédiaire d'un multiplexeur MUXR qui connecte la sortie du compteur CPRAM sur la mémoire RAMA lors de la validation en écriture de la mémoire RAMA. Dans toute autre configuration la mémoire RAMA est validée en lecture vers le calculateur par l'intermédiaire du registre BRAMA qui mémorise la donnée adressée par le calculateur par l'intermédiaire du multiplexeur MUXR. La validation en écriture de la mémoire RAMA étant très courte par rapport è sa validation en lecture, on peut accéder simultanément à la mémoire RAMA en écriture par le circuit de segmentation BIN et en lecture par le calculateur. On peut ainsi réaliser, de façon connue en soi, un "buffer" circulaire à accès en écriture ou lecture simultanées. La figure 10a et son complément la figure lob présentent l'organigramme du traitement de détection d'extrémums. Ces figures font apparaître les c> cles so, s*...* pendant lesquels chaque phase est effectuée; les signaux d'horloge ho, hI et h2 synchronisent les différentes phases de chaque cycle, tandis que les signaux d'horloge h3 commandent la succession des cycles. On a utilisé les symboles courants pour ce genre d'organigramme. La figure 11 présente de façon similaire l'organigramme du traitement de segmentation, avec ses cycles do, dl, d2 et les signaux d'horloge de synchronisation ho, hi, h2. La figure 12 illustre un exemple de fonctionnement du séquenceur SEQ. L'horloge de base Hb génère les 4 impulsions de synchronisation ho, hi, h2, h3 permettant durant chaque cycle so, S1, s2, s3 et 87 de synchroniser les différentes opérations effectuées pendant ces cycles. Ce séquenceur est asservi sur la fréquence d'échantillonnage sech par l'intermédiaire du signal sechs (flèche 0) qui génère une impulsion lors de la validation de l'échantillonnage, laquelle permet le passage du cycle sO aux cyles suivants. La fréquence Hb est calculée de telle façon que le temps de traitement maximum durant un pixel soit inférieur à la période d'échantillonnage. La figure 13 illustre un exemple de fonctionnement de la mémoire RAM. Cette mémoire est validée en écriture par le circuit de l'invention et est validée en lecture par le calculateur d'exploitation. La validation d'écriture provenant du circuit BIN est synchronisée sur h1. La donnée est présente durant le cycle d2. Le compteur CPRAM adresse la mémoire RAMA pendant un temps, il est incrémenté durant l'impulsion d'horloge h2 qui suit la validation d'écriture. Dans tout autre cas, la mémoire RAM est validée en lecture vers le calculateur. L'information -est stockée dans le registre BRAMA à chaque impulsion de l'horloge Hb, en dehors des opérations d'écritures suffisamment fugitives pour ne pas perturber la lecture du calculateur d'exploitation. C'est ce que montre la flèche 1. Dans cette réalisation, le signal de validation de lecture du calculateur est six fois plus grand que le signal de validation d'écriture du circuit de l'invention. Les figures 14a et 14b illustrent une séquence de détection d'extrémums. Les flèches o0, 01 et "2 indiquent le rejet de faux extrémums pour les raisons suivantes: O lYP-1 - Ypi > Vmax 1 d significative. Les figures 15a et 15b illustrent une nouvelle séquence de détection d'extrémums. La flèche 93 indique la prise en compte d'un pseudo-extrémum lors de la disparition de la composante significative. Les flèches /0O' 19 P4,e6 indiquent le rejet de faux extrémums pour les raisons suivantes: P Pi: lYP-1 - En-11 Vmax 4 |>p-l - En 11 référence lors du passage à 1 de sd7. Les figures 16a et 16b illustrent la phase de segmentation. Celle-ci est lancée en parallèle avec la détection à chaque détection d'extrémum, laquelle est effective à chaque cycle s2. Dans ce cas, le séquenceur SEQDICHO devient actif et d3 passe à O durant toute la durée d'activité de la segmentation. A chaque cycle d2, le circuit BIN écrit dans la mémoire RAM le segment binaire correspondant qui à la séquence n est ln + l n-1. A la fin du cyle d2, le circuit BIN redevient inactif, ce qui signifie que le cycle d3 est à nouveau validé. Les figures 17a et 17b donnent un exemple de détection d'extrémum avec rejet d'extrémum dans le cas o la condition I>pl - En_11 à cet échantillon. L'extrémum suivant sera ainsi rejeté (flèche Y 1) parce que les signes de (>p-1 - En-1) et de (En_1 - En_2) sont les mêmes (pics= 0); par contre, la référence est mise à jour avec la valeur de yp-l' Le prochain extrémum (flèche Y2) sera pris en compte, et la segmentation sera réalisée par rapport à la valeur de l'échantillon en t2 et la valeur de l'échantillon en Yi. La transition considérée sera comprise entre Y3 et Y2- On génère ainsi un signal binaire avec un minimum d'erreur. REVENDICATIONS 1/ - Procédé de traitement d'un signal électrique analogique constitué, d'une part, d'une composante significative comportant des extrémums successifs séparés par des transitions montantes et descendantes, d'autre part, d'une composante parasite comportant une modulation parasite de la composante significative et un bruit résiduel, ledit procédé permettant d'obtenir un signal binaire paramétrable représentatif de la composante significative du signal analogique et non influencé par sa composante parasite et étant caractérisé en ce qu'il consiste (tO) dans une étape préalable, à mémoriser des valeurs choisies pour les paramètres suivants: distance minimum -dmin- entre extrémums successifs, seuil -a- de niveau de bruit résiduel, (t1) à convertir le signal analogique en un signal numérique sur un ensemble de valeurs adapté pour différencier les extrémums du signal analogique, la conversion étant effectuée avec une fréquence d'échantillonnage suffisante pour échantillonner les transitions dudit signal, en vue d'obtenir une suite d'échantillons numériques représentatifs des extrémums et des transitions du signal analogique, (t2) à détecter séquentiellement les extrémums successifs du signal numérique, en effectuant un traitement itératif ayant comme séquence courante (n) la séquence suivante: mémoriser l'extrémum (Enl) détecté à la séquence précédente (n-l), mémoriser à chaque pas (p) de la séquence un échantillon numérique (yp) correspondant audit pas et l'échantillon (ypi) du pas précédent, calculer en valeur absolue la différence!Yp_1 - En_-1, la comparer au seuil de bruit -a- préalablement mémorisé et engendrer un signal binaire de comparaison (sd5) , décompter le nombre de pas depuis le début de la séquence en vue de calculer la distance d séparant l'échantillon (>pl) et l'extrémum précédent (Enl), comparer cette distance -d- à la distance minimum -dminpréalablement mémorisée, et engendrer un signal binaire de comparaison (sd6), 5. mémoriser le signe de la différence ()p - Yp 1), le comparer avec le signe de la différence (lp-1 - Yp-2) mémorisé au pas précédent et engendrer un signal binaire de comparaison de signe (picd), et valider l'échantillon (>p_) comme nouvel extrémum (En) et le mémoriser dans le cas o les signaux de comparaison sont représentatifs des conditions de validation suivantes: >p_1 - En-l| > a d > dmin et le signal de comparaison de signe (picd) est représentatif d'une inversion de signe, (t3) à effectuer à chaque séquence (n) un traitement de segmentation à partir de la détection de chaque extrémum (En), par les opérations suivantes: 20. mémoriser les échantillons (1 yp...) compris entre l'extremum détecté (En) et l'extrémum précédent (En-l), opérer sur lesdits extrémums (En-1' En) une fonction de sommation en vue d'engendrer un signal de seuil (S), rechercher l'échantillon médian ayant une valeur la plus proche de ce seuil et calculer et mémoriser les distances (ln) et (1'n) de cet échantillon par rapport aux extrémums (En_-) et (En), 30. et calculer la distance (l'n-1 + in) entre l'échantillon médian de la séquence (n) considéré et l'échantillon médian de la séquence précédente (n-l), (t4) et à mémoriser les distances (..., l'n_2 + ln-1, 1 n-1 + In, l'n + ln+l'*'), calculées au cours des séquences successives, pour engendrer le signal binaire paramétrable. 2/ - Procédé de traitement selon la revendication 1, caractérisé en ce que la détection séquentielle des extrémums (t2) est initiée au cours de séquences d'initialisation au moyen de références (Ro, RI,... Rm), obtenus en effectuant un traitement d'initialisation itératif (ti) ayant comme- séquence courante d'initialisation: mémoriser à chaque pas (p) de ladite séquence un échantillon numérique (yp) correspondant audit pas et l'échantillon (>pi) du pas précédent, comparer la valeur absolue JYp-1 - En-4 au seuil de bruit -a- et engendrer un signal binaire de comparaison (sd5) (En_1 étant le dernier extrémum validé ou zéro à défaut d'extrémum validé), décompter le nombre de pas depuis le début du traitement en vue de calculer la distance -d- séparant l'échantillon (Yp_1) du début du traitement ou de la dernière référence, comparer cette distance -d- à la distance minimum -dmin- et engendrer un signal binaire de comparaison (sd6), mémoriser le signe de la différence (>p - >pl), le comparer avec le signe de la différence (p-l - yp-2) mémorisé au pas précédent et engendrer un signal binaire de comparaison de signe (picd), 20. valider l'échantillon (yp1) comme référence (Rm) et le mémoriser dans le cas o les conditions d'initialisation suivantes sont satisfaites: d'une part, le signal de comparaison de signe (picd) est représentatif d'une inversion de signe, d'autre part, au moins l'un des signaux de comparaison est représentatif d'une des inégalités suivantes: yp-_l - En11 la composante significative du signal traité. 4/ - Procédé de traitement selon l'une des revendications 1, 2 ou 3, caractérisé en ce que: (tO) dans l'étape préalable, on mémorise également le paramètre suivant: rapport K des différences de valeurs entre extrémums successifs, (t2) l'on détecte les extrémums en ajoutant à la séquence courante (n) les opérations suivantes mémoriser, en même temps que l'extrémum (En_1) la hauteur relative (Hn_l) de cet extrémum par rapport à celle de l'extrémum précédent (En_2), comparer la différence lyp-1 - En_11 à la valeur de Hn_1 x K, o K est le rapport préalablement mémorisé et engendrer un signal binaire de comparaison (sd8), valider l'échantillon (Yp_1) comme nouvel extrémum (En) et le mémoriser, dans le seul cas o les conditions de validation déjà définies sont satisfaites et, en outre, o l'inégalité suivante est également satisfaite: >p-1 - En-11 > K.Hn_1l / - Procédé de traitement selon les revendications 2 et 4 prises ensemble, caractérisé en ce que le traitement d'initialisation itératif (ti) est effectué en validant et mémorisant à chaque séquence d'initialisation l'échantillon (yp_1) comme référence (Rm) dans le cas o les conditions d'initialisation suivantes sont satisfaites: d'une part, le signal de comparaison de signe (picd) est représentatif d'une inversion de signe, d'autre part, au moins l'un des signaux de comparaison est représentatif d'une des inégalités suivantes: 1>p-l - Enl11 hauteur relative de ce dernier extrémum ou bien zéro à défaut. 6/ - Proc édé se 1 on l'u n e des revendications 1, 2, 3, 4 ou 5, caractérisé en ce que (t2) l'on détecte les extrémums en ajoutant après validation d'un premier extrémum les opérations suivantes à chaque séquence (n): 35. calculer, à la fin de la séquence (n-l) précédant la séquence courante considérée (n), le signe de la différence En_ - En_2 et le mémoriser (sdl), calculer à chaque pas de la séquence courante (n) le signe de la différence Yp-1 En-1 (sd3), 40. comparer le signe de la différence Yp-1 - En-i avec celui de la différence En_ - En2 et engendrer un signal binaire de comparaison de signe (pics), valider l'échantillon dans.le seul cas o les conditions de validation déjà évoquées sont satisfaites et o le signal de comparaison de signe précité est représentatif d'une inversion de signe. 7/ - Procédé selon la revendication 6, caractérisé en ce que (t2) dans le cas o l'échantillon (yp_1) n'est pas validé en raison d'une identité du signe des grandeurs (p-1 - En-1) et (En-1 - En_2), on mémorise ledit échantillon (yp_1) pour servir de référence au traitement de segmentation (t3), cette référence (yp_1) étant substituée à l'extrémum En_1 pour opérer la fonction de sommation, rechercher l'échantillon médian et calculer la distance (1' n_-1 + ln), 8/ - Procédé de traitement selon la revendication 2, caractérisé en ce que: (tO) dans l'étape préalable, on mémorise également le paramètre suivant: distance -dmax- entre extrémums successifs, (ti) l'on engendre les références en ajoutant à la séquence courante d'initialisation les opérations suivantes: comparer la distance d- à la distance maximum -dmax- pour engendrer un signal binaire de comparaison (sd7) représentatif des valeurs relatives de d et de dmax, valider l'échantillon (ypl) comme nouvelle référence (Rm) et le mémoriser dans le cas o les conditions d'initialisation déjà définies sont satisfaites ou bien dans le cas o le signal de comparaison précité est représentatif de l'égalité d = dmax. 9/ - Procédé de traitement selon les revendications 2 et 8 prises ensemble, caractérisé en ce que dans la détection des extrémums (t2), si à vne séquence le signal de comparaison précité devient représentatif de l'inégalité d > dmax, l'on décompte le nombre de pas séparant l'extrémum précédent En_1 de l'extrémum suivant En et l'on mémorise la distance -de- séparant l'extrémum (En_1) de l'extrémum (En) / - Procédé de traitement selon la revendication 9, caractérisé en ce que (t2) dans le ces d'un signal de comparaison représentatif de l'inégalité d > dmax, après détection de l'extrémum En = yp1, on mémorise en même temps que la distance -de-, le signe de la différence (yp - yp-1). 11/ - Procédé de traitement selon l'une des revendications 8, 9 ou 10, caractérisé en ce que, si dans la détection des extrémums (t2), le signal de comparaison devient représentatif de l'égalité d = dmax, l'on effectue un traitement de segmentation (t3) en considérant comme dernier extrémum En l'échantillon Yp-1 séparé de l'extrémum précédent En_1 par une distance d = dmax en vue de tenir compte de l'échantillon médian de cette dernière séquence lors de la génération du signal binaire. 12/ - Procédé de traitement selon l'une des revendications précédentes, caractérisé en ce que: (t0) dans la phase préalable, on mémorise également le paramètre suivant: différence d'amplitude maximum Vmax entre deux échantillons successifs, (t2) l'on détecte les extrémums en ajoutant à la séquence courante (n) les opérations suivantes: calculer en valeur absolue la différence lyp_1 - YP, la comparer à la différence d'amplitude maximum Vmax préalablement mémorisée et engendrer un signal binaire de comparaison (sd4), valider l'échantillon (>p-1) comme nouvel extrémum (En) et.le mémoriser dans le seul cas o les conditions de validation déjà définies sont satisfaites et en outre o le signal de comparaison précité est représentatif de l'inégalité Iyp-1 - 13/ - Procédé de traitement selon les revendications 2 et 12 prises ensemble, caractérisé en ce que (ti) dans le traitement d'initialisation, l'on détecte les références en ajoutant à la séquence d'initialisation courante les opérations suivantes: calculer en valeur absolue la différence p-1 - YPI, la comparer à la différence d'amplitude maximum Vmax préalablement mémorisée et engendrer un signal binaire de comparaison (sd4), valider l'échantillon (yp_1) comme référence (Rm) et le mémoriser dans le cas o les conditions d'initialisation déjà définies sont satisfaites et o en outre le signal de comparaison précité est représentatif de l'inégalité 1)P-1 - lPl 14/ - Procédé de traitement selon l'une des revendications précédentes, caractérisé en ce que (t3) dans le traitement de segmentation, l'on opère la fonction de sommation suivante sur les extrémums: S = En-1 + En / - Procédé de traitement selon l'une des revendications précédentes, dans lequel (t3) dans le traitement de segmentation, la recherche de l'échantillon médian s'effectue par un processus dichotomique consistant à considérer l'échantillon situé au milieu du segment Enî1 En' à comparer sa valeur avec le seuil (S), et à approcher ainsi par itérations successives l'échantillon présentant la valeur la plus proche du seuil. 16/ - Procédé selon la revendication 2 pour le traitement d'un signal analogique représentatif d'une image, associé à des impulsions de synchronisation de pixels et des impulsions de synchronisation de début et de fin de lignes, caractérisé en ce que: (t1) l'on fait correspondre la fréquence d'échantillonnage de la conversion analogique/numérique avec la fréquence des impulsions de synchronisation de pixels ou un multiple de celle-ci, (ti) l'on commence le traitement d'initialisation itératif à chaque impulsion de synchronisation de début de ligne, (t2, t3) l'on arrte le traitement à chaque impulsion de synchronisation de fin de ligne. 17/ - Procédé de traitement selon l'une des revendications précédentes, caractérisé en ce qu'il comprend une phase de reconnaissance de la présence d'une composante significative, précédant la génération du signal binaire paramétrable et consistant: (t'2) à détecter séquentiellement les extrémums par des séquences telles déjà définies, (t5) et à compter et mémoriser le nombre d'extrémums validés par rapport à une fenêtre correspondant à un nombre déterminé d'échantillons, en vue de délivrer une information représentative de la présence ou de l'absence probable d'une composante significative. 18/ - Dispositif de traitement d'un signal électrique analogique en vue de délivrer un signal binaire paramétrable par mise en oeuvre du procédé conforme à l'une des revendications précédentes, caractérisé en ce qu'il comprend: - un ensemble de registres de mémorisation de paramètres (MP) possédant des registres (MPa, MPdmin) de dmin mémorisation de bruit (a) et de distance minimum (dmin), - un convertisseur analogique/numérique (CAN), agencé pour effectuer la conversion à une fréquence d'échantillonnage déterminée, - un séquenceur (SEQ) adapté pour commander des cycles d'opérations à réaliser à chaque période d'échantillonnage par une validation séquentielle de chaque unité fonctionnelle du dispositif, - un circuit de détection d'extrémum (PIC), possédant 25. deux registres (Y, Y') de mémorisation d'échantillons successifs, le premier (Y) relié au convertisseur (CAN), le second (Y') relié au premier, un registre (E) de mémorisation d'extrémum relié au second registre (Y'), 30. un opérateur (OD1) de calcul de différence, relié aux registres (Y, Y') et associé à une bascule (MD1) de mémorisation de signe, un opérateur (OD2) de calcul de différence, relié aux registres (Y', E), 35. un comparateur (CD1) relié à l'opérateur (OD2) et à un des registres de mémorisation de paramètres (MPa) * un compteur (COMP1) agencé pour être incrémenté à la fréquence d'échantillonnage et remis à zéro à chaque validation d'extrémum, un comparateur (CD2) relié à la sortie du compteur (COMP1) et à-un des registres de mémorisation de paramètres (MPdmin), 5. un opérateur (OD3) de calcul combinatoire, relié, en entrée, à l'opérateur (OD1), au registre (MD1) au comparateur (CD1) et au comparateur (CD2) et, en sortie, au séquenceur (SEQ) en vue de lui délivrer un signal de validation d'extrémum (picv), - un circuit de segmentation (BIN), possédant: une mémoire (MS1) de stockage temporaire des échantillons d'une séquence, reliée à l'un des registres de mémorisation d'échantillons (Y'), 15. des moyens (MS2) de mémorisation d'extrémum, un opérateur (OS1) de sommation de l'amplitude de deux extrémums successifs, associé à un registre (MS3) de mémorisation de seuil, 20. une unité (DICHO) de recherche heuristique de l'échantillon le plus proche du seuil, reliée à la mémoire d'échantillons (MS1), au registre de seuil (MS3) et aux moyens de mémorisation (MS2), un opérateur (052) de ealcul de distance, relié à l'unité (DICHO) et aux moyens de mémorisation d'extrémums (MS2) et associé à un registre de mémorisation temporaire de distance (MS4), un opérateur (053) de sommation, relié à l'unité (DICHO) et au registre (MS4) en vue de calculer la longueur du segment entre échantillons médians successifs, - une mémoire de résultat (RAM) reliée à l'opérateur (OS3) pour stocker les résultats fournis par celui-ci. 19/ - Dispositif de traitement selon la revendication 18, caractérisé en ce qu'il comprend un circuit d'initialisation (INIT) associé au circuit de détection d'extrémum (PIC), ce circuit d'initialisation possédant un opérateur (OI1) de calcul combinatoire agencé en parallèle par rapport à l'opérateur (OD3) du circuit (PIC), ledit opérateur (0Il) étant relié par son entrée au comparateur (CD1), au comparateur (CD2), à l'opérateur (OD1) et à la bascule de mémorisation de signe (MD1) et adapté pour délivrer vers le registre (E) de mémorisation d'extrémum un signal de validation de référence (Ref) en vue de mémoriser dans ce registre chaque référence validée. / - Dispositif de traitement selon l'une des revendications 18 ou 19, caractérisé en ce que: - l'ensemble des registres de mémorisation de paramètres comprend un registre (MPk) de mémorisation du rapport de différence (K), - le circuit de détection d'extrémum (PIC) possède: un registre (MD2) de mémorisation de hauteur relative d'extrémum, un opérateur (OD4) de division, relié par son entrée au registre (MD2) et au registre (HPk) pour délivrer une hauteur relative divisée, un comparateur (CD3) relié par son entrée aux opérateurs (OD2) et (OD4) pour délivrer vers l'opérateur (OD3) un signal de comparaison supplémentaire (sd8). 21/ - Dispositif de traitement selon les revendications 19 et 20 prises ensemble, caractérisé en ce que le comparateur (CD3) est également relié à l'opérateur (OI1) du circuit d'initialisation en vue de délivrer vers celui-ci un signal de comparaison supplémentaire (sd8). 22/ - Dispositif de traitement selon l'une des revendications 18, 19, 20 ou 21, caractérisé en ce que le circuit de détection d'extrémum (PIC) comprend une bascule (MD3) de mémorisation de signe de différence, relié à l'opérateur (OD2) en vue de délivrer vers l'opérateur (OD3) le signe mémorisé (sdl), ledit opérateur OD2 étant relié par sa sortie à l'opérateur (OD3) pour lui fournir le signe courant (sd3). 23/ - Dispositif de traitement selon les revendications 19 et 22 prises ensemble, caractérisé en ce que la bascule de mémorisation (MD3) et l'opérateur (OD2) sont également reliés à l'opérateur (OIî) du circuit d'initialisation en vue de délivrer vers celui-ci le signe mémorisé (sd1) et le signe courant (sd3). 24/ - Dispositif de traitement selon l'une des revendications 18 à 23, caractérisé en ce que: -.'ensemble de registres de mémorisation de paramètres comprend un registre (MPdmax) de mémorisation de distance maximum (dmax), - le circuit de détection d'extrémums (PIC) possède un compteur (COMP2) relié au registre (MPdmax) pour charger sa valeur de comptage en vue de délivrer vers l'opérateur (OD3) un signal de comparaison en cas de dépassement (sd7). - / - Dispositif de traitement selon les revendications 19 et 24 prises ensemble, caractérisé en ce qu'il comprend: - un ensemble de comptage (COMP3, C0MP6) relié au séquenceur (SEQ) pour décompter le nombre de pas entre deux extrémums successifs, - une bascule (MV1) reliée en entrée au compteur (C0MP2) pour mémoriser l'égalité d = dmax, - un multiplexeur (MUX) relié à l'ensemble de comptage (COMP3, COMP6) et à la bascule (MV1) pour insérer la valeur de > dmax dans la mémoire de résultat (RAM), ledit multiplexeur étant relié à l'opérateur (OD2) pour insérer également le signe de cette valeur dans la mémoire (RAM). 26/ - Dispositif de traitement selon l'une des revendications 18 à 25, caractérisé en ce que: - l'ensemble des registres de mémorisation de paramètres comprend un registre (MPvmax) de mémorisation de différence d'amplitude (Vmax), - le circuit de détection d'extrémum (PIC) possède un comparateur (CD4) relié par son entrée à l'opérateur (OD1) et au registre (MPVmax) en vue de délivrer un signal de comparaison supplémentaire (sd4) vers l'opérateur (OD3). 27/ - Dispositif de traitement selon les revendications 19 et 26 prises ensemble, caractérisé en ce que le comparateur (CD4) est également relié à l'opérateur (0Il) du circuit d'initialisation en vue de délivrer vers celui-ci un signal de comparaison supplémentaire (sd4). 28/ - Dispositif de traitement selon l'une des revendications 18 à 27, caractérisé en ce que l'unité de recherche heuristique (DICHO) du circuit de segmentation est une unité de recherche dichotomique comprenant: - deux registres (MSi, MSs) de mémorisation d'une borne inférieure et d'une borne supérieure, - un opérateur (054) de sommation, relié par son entrée aux deux registres (MSi, MSs) pour opérer un calcul d'adresse médiane et par sa sortie à un registre (MSa) de mémorisation intermédiaire relié à la mémoire (MS1) pour en adresser un échantillon, ledit opérateur (054) associé à son registre (MSa) étant rebouclé sur les registres (MSi, MSs), - un registre (MS 9) de mémorisation de signe, relié à l'opérateur (OD2), - un comparateur (CS1) relié au registre (MSg), à la mémoire (MS1) pour recevoir l'échantillon adressé et au registre de mémorisation du seuil (MS3), en vue de délivrer un signal de comparaison (sdicho), - un séquenceur de segmentation (SEQDICHO) relié par son entrée au comparateur (C51) et par sa sortie, aux registres (MSi, MSs) pour valider une des bornes mémorisées, - un comparateur (CS2), relié aux registres (MSi, MSs) en vue de délivrer un signal d'égalité vers le séquenceur (SEQDICHO) destiné à arrter la recherche dichotomique. 29/ - Dispositif de traitement selon l'une des revendications 18 à 28, caractérisé en ce qu'il comprend un générateur de phases programmable (GENE), apte à délivrer une fréquence d'échantillonnage paramétrable vers le convertisseur (CAN) et des impulsions de synchronisation du signal analogique, de fréquence paramétrable égale à la fréquence d'échantillonnage ou sous-multiple de celle-ci. 30/ - Dispositif de traitement selon l'une des revendications 18 à 29, caractérisé en ce qu'il comprend un circuit de comptage d'extrémums validés (NBPIC) comportant un compteur (COMP4) de nombre d'extrémums validés et un compteur (COMP5) du nombre d'échantillons, agencés pour délivrer et mémoriser le contenu du compteur (COMP4) après passage d'un nombre déterminé d'échantillons. 31/ - Circuit intégré pour la réalisation d'un dispositif de traitement d'un signal électrique, comprenant un circuit de détection d'extrémums (PIC), un circuit de segmentation (BIN) et, le cas échéant, un circuit d'initialisation (INIT) et un générateur de phases programmable conformes à ceux définis à l'une des revendications 18 à 30.