Brevet FR2625342A1 — publié le 19890630

-1 - DISPOSITIF PERMETTANT DE TRAITER SIMULTANEMENT LES DEMANDES DE TRANSFERT PRODUITES PAR L'UNITE CENTRALE DE TRAITEMENT, L'UNITE DE TRAITEMENT ARITHMETIQUE ET L' UNITE DE TRAITEMENT D'ENTREE-SORTIE D'UN ORDINATEUR DE GRANDE PUISSANCE Cette invention est relative à un dispositif de commande de transfert utilisable dans un système de traitement des informations, fonctionnant comme ordinateur de grande capacité pour la commande des demandes de transfert, en cas de transfert des contenus de la mémoire à partir d'un registre tampon étendu o vers celui-ci. - - Selon l'art antérieur, un tel système de traitement de données comprend une première et une seconde mémoires principales, un dispositif périphérique, un registre tampon étendu ou d'extension, une unité centrale de traitement, une unité de traitement d'entrée-sortie reliée au dispositif périphérique, une unité de traitement arithmétique, et un contrôleur de système relié aux mémoires et aux unités de -traitement. La première mémoire principale doit enregistrer les programmes de contrôle et les données de contrôLe pour l' unité centrale de traitement. Le dispositif périphérique a- pour objet d'.enregistrer les programmes de contrôLe et les données de contrôle supplémentaires. L'unité de traitement d'entrée-sortie -2- est conçue de manière à produire, entre autres, une demande de transfert. pour le transfert d'un programme de contrôle et d'une donnée de contrôLe choisis, entre la première mémoire principale et le aispositif périphérique par l'intermédiaire du contrôleur du système. La seconde mémoire principale et le registre tampon ont pour objet d'enregistrer les programmes arithmétiques ou les programmes utilisateur, ainsi que les données arithmétiques pour l' unité de traitement arithmétique. Lorsqu'elle est émise par l' unité centrale de traitement, une demande de transfert est contrôlée par le contrôleur du système pour transférer l'un des programmes de contrôle et l'une des données de contrôle depuis la première mémoire principale vers la seconde mémoire principale, comme étant l'un des programmes arithmétiques et l'une des données arithmétiques choisis, par l'intermédiaire au contrôleur oe système. Lorsqu'elle est émise par l' unité centrale de traitement, une autre demande de transfert est contrôlée par le contrôleur de système de manière à transférer l'un des programmes arithmétiques et l'une des données arithmétiques choisis depuis la seconde mémoire principale vers la première mémoire principale,. comme étant l'un des programmes de contrôle et l'une des données de contrôle choisis. Lorsqu'elle est produite par l'unité de traitement arithmétique, une demande de transfert est contrôlée par le contrôleur de système, pour transférer l'un des programmes arithmétiques et L'une des données arithmétiques, entre la seconde mémoire principale et le registre tampon. Par conséquent, il n'a pas été possible d'éviter une interruption de fonctionnement de l'unité de traitement arithmétique, soit au moment du transfert des programmes de contrôle et des données de contrôle choisis depuis la première mémoire principale vers le registre tampon comme étant L'un des programmes arithmétiques et l'une des données arithmétiques choisis, par l'intermédiaire du contrôleur de système, soit au moment 'du transfert de -3- l'un des programmes arithmétiques et de l'une des données arithmétiques choisis, depuis Le registre tampon vers la première mémoire principale, comme étant L'un des programmes de contrôLe et l'une des données de contrôle choisis, par L'intermédiaire du contrôleur de système. L'interruption a également été inévitable, soit au moment du transfert de l'un des programmes de contrôLe et de l'une des données de contrôLe choisis, depuis le dispositif périphérique vers Le registre tampon, comme étant l'un des programmes arithmétiques et l'une des données arithmétiques choisis, par l'intermédiaire de l'unité de traitement d'entrée-sortie et du contrôleur de système; ou au moment du transfert de l'un des programmes arithmétiques et de l'une des données arithmétiques choisis, depuis le registre tampon vers le dispositif périphérique, comme étant l'un des programmes de contrôle et l'une des données de contrôle choisis, par l'intermédiaire du contrôleur de système et de l'unité de traitement d'entrée-sortie. En fonction des circonstances, il est possibLe de considérer la première et la seconde mémoires principales collectivement, comme une zone mémoire principale ayant pour objet de mettre en. mémoire les programmes et les données arithmétiques pour l'unité de traitement -25 arithmétique. Dans cette eventualité, le dispositif périphérique enregistre des programmes et-.des données arithmétiques supplémentaires. ' L'unité de traitement d'entrée-sortie a pour objet de produire une demande de transfert, pour le transfert de l'un des programmes et de l'une des données arithmetiques choisis, entre la mémoire principale et le dispositif périphérique, par L'intermédiaire du contrôleur de système. Les programmes etÀ les données de contrôle peuvent également être appelés contenus de contrôle. Les programmes et Les données arithmétiques peuvent également être appeLés contenus arithmétiques. L' unité centrale de traitement, L' unité de traitement d'entrée-sortie et l'unité de traitement arithmétique -4 peuvent fonctionner de façon indépendante, bien que les unités de traitement o'entree-sortie et arithmétique soient contrôlées par l' unité centrale de traitement, par l'intermédiaire du contrôleur de système, de la manière qui sera décrite en exemple dans la suite du texte. Ceci apporte un rendement effectif important au système de traitement de données. L'interruption de fonctionnement de l' unité de traitement arithmétique fait cependant diminuer ce rendement effectif. C'est pourquoi l'un des objets de la présente invention est de présenter un dispositif de contrôle de transfert utilisable dans le contrôleur de système d'un système de traitement de données pour le traitement des demandes de transfert, qui peuvent être émises simultanément par une unité de traitement centrale, ou d'entrée-sortie ou arithmétique du système de traitement de données. L'invention a en outre pour objet de fournir un dispositif de commande de transfert du type décrit, dans. lequel le système de traitement de données comprend une première et une seconde mémoires principales, un dispositif périphérique relié à l' unité de traitement d'entrée-sortie, et un registre tampon, pour l.equel: l'unité de traitement arithmétique produit une première demande de transfert pour le transfert des contenus de la mémoire entre la seconde mémoire principale et le registre tampon et qui peut simultanément traiter la première demande de transfert, une seconde demande de transfert émise par l' unité centrale de traitement pour transférer les contenus de la mémoire entre ta premère mémoire principale et le registre tampor et une troisième demande de transfert produite par l' unité de traitement d'entrée-sortie pour transférer le contenu de la mémoire entre le dispositif périphérique et le registre tampon par l'intermédiaire de l' unité de traitement d'entrée- sortie. Cette invention a également pour objet de fournir un dispositif de contrôle de transfert du type décrit qui peut effectuer le transfert du contenu de la mémoire -5 entre la première mémoire principale.et lUe registre tampon, ainsi qu'entre le dispositif périphérique et le registre tampon, par l'intermédiaire de L' unité de traitement d'entrée-sortie, sans que le fonctionnement de l' unité de traitement d'entrée-sortie soit interrompu. D'autres objets de la description vont apparaître à la lecture de la description. Selon ^un aspect de l'invention, un dispositif de contrôle de transfert est conçu de manière à être utilisé dans un système de traitement de données qui comprend une mémoire principale pour enregistrer les programmes utilisateurs et les données, un dispositif périphérique pour enregistrer les programmes utilisateurs et les données, un registre tampon pour enregistrer les programmes utilisateurs et Les données, une unité de traitement d'entrée-sortie pour produire une demande -de transfert pour Le transfert de l'un des programmes utilisateurs et de l'une des données choisis, entre la mémoire principale et le dispositif périphérique, et une unité de traitement arithmétique pour exécuter les programmes utilisateurs enregistrés dans la mémoire principale et dans le registre tampon. Selon l'aspect décrit, le dispositif de commande de transfert est relié à la mémoire principale, au registre tampoi à L' unité de traitement d'entrée-sortie et à l' unité de traitement arithmétique, de façon à recevoir simultanément une première demande de transfert, émise par l' unite de traitement d'entrée-sortie, pour Le transfert de l'un des programmes utilisateurs et de l'une des données choisis, entre le dispositif périphérique et le registre tampor, par l'intermédiaire de l' unité de traitement d'entrée-sortie, et une seconde demande de transfert émise par une unité de traitement-arithmétique pour le transfert -de l'un des programmes utilisateurs et de l'une des données, entre la mémoire principale et au registre tampon,et pour contrôler la première et la seconde demandés de transfert. Selon un autre aspect de cette invention, un dispositif de contrôle de transfert est conçu de manière à être utilisé dans un système de traitement de données qui comprend une première mémoire principale, pour enregistrer les programmes de contrôle et les données de contrôle, une seconde mémoire principale pour enregistrer les programmes arithmétiques et les données arithmétiques, un registre tampon pour enregistrer les programmes arithmétiques et les données arithmétiques, une unité centrale de traitement pour exécuter les programmes de contrôle, et une unité de traitement arithmétique pour exécuter les programmes arithmétiques enregistrés dans la seconde mémoire principale et dans le registre tampon. Seldn le dernier aspect de cette invention mentionne, le dispositif de contrôle de transfert est relié à la première et à la seconde mémoires principales, au registre tampoqet aux unités de traitement centrale et arithmétique, pour, simultanément, recevoir une première demande de transfert émise par l' unité centrale de traitement, pour le transfert de l'un des programmes de contrôle et de l'une des données de contrôle, de la première mémoire principale vers le registretampon,comme étant l'un des programmes arithmétiques et l'une des données arithmétiques choisis, et, une seconde demande de transfert émise par l' unité centrale de traitement pour le transfert de l'un des programmes arithmétiques.et de L'une des données arithmétiques depuis le registre tampon vers la première mémoire principale, comme étant l'un des programmes de contrôle et l'une des données de contrôle choisis, et une troisième demande de transfert émise par l' unité de traitement arithmétique pour le transfert de l'un des programmes arithmétiques et de l'une des données arithmétiques entre la seconde mémoire principale et le registre tampon, et et pour contrôler les demandes de transfert allant de la première à la troisième. Selon encore un autre aspect de la présente invention, un dispositif de contrôle de transfert est conçu de manière à être utilisé dans un système de traitement de -7- données, qui comprend une première mémoire principale pour enregistrer les contenus de contrôle, un dispositif périphérique pour enregistrer Les contenus de contrôle, une seconde mémoire principale pour enregistrer les contenus arithmétiques, un registre tampon pour enregistrer les contenus arithmétiques, une unité centrale de traitement pour le traitement des contenus de contrôle enregistrés dans La première mémoire principale, une unité de traitement d'entrée-sortie pour produire une demande de transfert pour le transfert de l'un des contenus de contrôle entre la première mémoire principale et le dispositif périphérique, et une unité de traitement arithmétique pour le traitement des - contenus arithmétiques enregistrés dans la seconde mémoire principale et dans le registre tampon. Selon le dernier aspect de cette. invention mentionné, le dispositif de commande de transfert est relié à la première et à la seconde mémoires principales, au dispositif périphérique par l'intermédiaire de l' unité de traitement d'entrée-sortie, au registre tamponet aux unités de traitement centrale, d'entrée-sortie et arithmétique, pour recevoir simultanément, une première demande de transfert émise par L' unité centrale de traitement pour le transfert de L'un des contenus de contrôle de la première mémoire principale vers le registre tampon, comme etant l'un des contenus arithmétiques choisis, une seconde demande de transfert émise par L' unité centrale de traitement pour Le transfert de L'un des contenus arithmétiques depuis le registre tampQn vers la première mémoire principale, comme étant l'un des contenus- de contrôle choisis, une troisième demande de transfert émise par L' unité de traitement d'entréesortie pour le transfert de L'un des contenus de contrôle choisis, depuis Le dispositif périphérique vers Le registre tampor>une quatrième demande de transfert émise par l' unité de traitement d'entrée- sortie pour le transfert de l'un des contenus arithmétiques choisis du registre tampon vers Le dispositif périphérique, comme étant L'un des contenus de *contrôle choisis, une cinquième demande de transfert émise par l' unité de traitement arithmétique pour le transfert de L'un des contenus arithmétiques choisis, depuis la seconde mémoire principale vers le registre tampon,et une sixième demande de transfert émise par l' unité de traitement arithmétique pour le transfert de l'un des contenus arithmétiques depuis le registre tampon vers la seconde mémoire principale, et contrôler les demandes de transfert allant de la première a la sixième. La Fig. I est un diagramme schématique d'un système de traitement de données incluant un dispositif de contrôle de transfert selon une mise en application de la présente invention; la Fig. 2 est un diagramme de temps utilisé pour la description du fonctionnement du système de traitement de données illustré a la Fig. 1; la Fig. 3 montre un format des programmes de canal enregistrés dans la première mémoire principale du système de traitement de données décrit à la Fig. 1; la Fig. 4 est un autre diagramme de temps utilisé pour la description du fonctionnement du système de traitement de données illustré à la Fig. 1; et la Fig. 5 montre, en blocs, une mémoire cache et une partie du système de traitement de données illustré à la Fig. 1. En se référant à la Fig. 1, la présente invention est applicable à un système de traitement de données qui fonctionne comme un ordinateur de grande puissance et comprend une première mémoire principale 11 et une seconde mémoire principale 12, un registre tampon d'extension 13, une unité centrale de traitement 14 (CPU) une unité de traitement d'entréesortie (I/O) 15, une première unité de traitement arithmétique 16 et une seconde unité de traitement arithmétique 17. Les première et seconde mémoires principales 11 et 12 seront appelées collectivement mémoire principale ou mémoire primaire. La première unité de traitement arithmétique 16 et la _9- seconde unité de traitement arithmétique 17, et au moins une autre unité de traitement arithmétique semblable (non iLlustrée) seront appelées, soit individueLLemnt, soit collectivement, unité de traitement arithmétique, et porteront la référence 16. Dans le système ae traitement de données, un contrôleur de système 18 est relié aux mémoires 11 à 13 et aux unités de traitement 14 à 16. Une mémoire à disque magnétique 19, et au moins un dispositif de mémoire externe (non illustré) sont reliés à l' unité de traitement d'entrée-sortie 15. Ces dispositifs de mémoire externe sont utilisés collectivement comme dispositif périphérique, ils portent la référence 19 et font office de mémoire secondaire par rapport à la mémoire principale. Le dispositif périphérique 19 peut inclure au moins un dispositif d'entrée et un ou plusieurs dispositifs de sortie (non illustré). La première mémoire principale 11 est conçue de manière à enregistrer les programmes de contrôle et les données de contrôle pour L' unité centrale de traitement 14 comme contenu de sa mémoire. La seconde mémoire principale 12 est conçue de manière à enregistrer Les programmes arithmétiques et Les données arithmétiques pour L' unité de traitement arithmétique 16 comme contenu de sa mémoire. Les programmes arithmétiques sont ce qu'il- est commun d'appeler les programmes utilisateur. Par conséquent, il est possible de considérer que la mémoire principale est conçue de manière à enregistrer les programmes et les données, comme contenu de sa mémoire. Chacune des mémoires principales 11 et 12 a une capacité - mémoire étendue. Cependant, le système de traitement de données doit traiter des programmes et des données, dont Le volume excède la capacité mémoire de la première mémoire principale 11. Le dispositif périphérique 19 - est par conséquent utilisé pour enregistrer des programmes de contrôLe et des données de contrôle supplémentaires. Les unités de traitement 14 à 16 peuvent fonctionner - 10 - individuellement, bien que les unités de traitement d'entrée-sortie et arithmétique 15 et 16 soient contrôlées par l' unité centrale de traitement 14, par l'intermédiaire du contrôleur de système 18, de la manière qui sera donnée en exemple dans la suite du texte. Ceci apporte un rendement effectif important au système de traitement de données. Plus particulièrement, l' unité centrale de traitement 14 execute les programmes de contrôle de la première mémoire principale 11 en lisant le contenu de la mémoire, dans la première mémoire principale 11 et en enregistrant les résultats de l'exécution des programmes de contrôle dans la mémoire principale 11, par l'intermédiaire du contrôleur de système 18. En fonction des circonstances, l' unité centrale de traitement 14 émet une demande de transfert pour le transfert du contenu de la mémoire choisi entre la première mémoire principale 11 et la seconde mémoire principale 12, par l'intermédiaire du contrôleur de système 18. Contrôlée par l' unité centrale de traitement, l' unité de traitement d'entrée- sortie 15 émet une demande de transfert pour le transfert de l'un des contenus de la mémoire choisi depuis la première mémoire principale 11 vers le dispositif périphérique 19, par l'intermédiaire de celle-ci et du contrôleur de système 18. L' unité de traitement arithmétique 16 exécute les programmes arithmétiques de la seconde mémoire principale 12, en lisant les contenus de La seconde mémoire principale 12 et en enregistrant les résultats de l'exécution des programmes arithmétiques dans la seconde mémoire principale 12, par l'intermédiaire du contrôleur de système 18. De manière à obtenir un fonctionnement rapide de l' unité de traitement arithmétique 16, le registre tampon 13 est utilisée pour enregistrer temporairement une partie des programmes arithmétiques et des données arithmétiques devant être utilisés par l' unité de traitement arithmétique 16, par l'intermédiaire du contrôleur de système 18. - 11 - Les contenus de la première mémoire. principale 11 sont plus particulièrement utilisés comme systèmes de travail pour. faire démarrer l' unité centrale de traitement 14. Les programmes arithmétiques sont utilisés tout d'abord pour les calculs de vecteur, puis pour les calculs scalaires. Pour le traitement rapide des calculs de vecteur, l' unité de traitement arithmétique 16 peut fonctionner sous contrôLe de plusieurs circuits parallèles. A titre d'exemple, l' unité de traitement arithmétique 16 est reliée à La seconde mémoire principale 12 et au registre tampon 13, par huit canaux de lecture sur 8 octets, et huit canaux d' enregistrement sur 8 octets afin de réaliser -un transfert de contenu de mémoire de 64 octets par cycle machine. Dans un système de traitement de données classique, l' unité de traitement arithmétique 16 doit toujours être utilisée pour transférer l'un des programmes arithmétiques et L'une des données arithmétiques choisis depuis la seconde mémoire principale 12 vers la mémoire -cache 13, par l'intermédiaire du contrôleur de système 18.; Il est par conséquent inévitable, au moment du transfert du contenu de la mémoire, par exemple depuis le dispositif périphérique 19 vers le registre tampon13, que l' unité centrale de traitement 14 soit utilisée, tout -25 d'abord, pour faire effectuer, par l' unité de traitement d'entrée-sortie 15, le transfert des -contenus de la mémoire, depuis le dispositif périphérique. 19 vers la première mémoire principale 11, et pour transférer Les contenus de la mémoire depuis la première mémoire principale 11 vers la seconde mémoire principale 12. L' unité de traitement arithmétique 16 est ensuite utilisée pour transférer les contenus de la mémoire depuis la seconde mémoire principale 12 vers la mémoire cache 13. De cette manière, l' unité de traitement arithmétique 16 a dé @tre utilisée pour transférer l'un des contenus de la mémoire choisi depuis le dispositif périphérique 19 vers le registre tampon 13. L'exécution des programmes arithmétiques doit par conséquent être interrompue - 12 - pendant ce temps. Ceci nuit, de façon importante, au rendement effectif du système de traitement de données. Selon une mise en application choisie de cette invention, Le contrôleur de système 18 comprend un premier contrôleur de transfert 21 entre la première mémoire principale 11 et une combinaison entre l' unité centrale de traitement 14 et l' unité de traitement d'entrée-sortie 15, et un second contrôleur de transfert 22 entre la seconde mémoire principale 12 et l' unité de traitement arithmétique 16. Un contrôleur d'interface d'unité de traitement 23 est interposé entre le premier et le second contrôleurs de transfert 21 et 22. Un contrôleur 24detransfert de registretamponest relié aux premier et second contrôleurs de transfert 21 et 22, et au registre tampon 13. Le premier contrôleur de transfert 21 est utilisé pour contrôler le transfert des contenus de la mémoire entre la première mémoire principale 11 et l' unité centrale de traitement 14, et entre la première mémoire principale 11 et le dispositif périphérique 19, par l'intermédiaire de l' unité de traitement d'entrée-sortie 15. Le second contrôleur de transfert 22 contrôle le transfert des contenus de la mémoire entre la seconde mémoire principale 12 et l' unité de traitement arithmétique 16. Le contrôleur d'interface d'unité de traitement 23 contrôle la communication entre l' unité centraLe de traitement 14, l' unité de traitement d'entrée-sortie 15 et l' unité de traitement arithmétique 16, par l'intermédiaire des premier et second contrôleurs de transfert 21 et 22. Ceci permet le transfert des contenus des mémoires entre la première mémoire principale 11 et la seconde mémoire principale 12. Le premier contrôleur de transfert 21 est autorisé à transférer les contenus des mémoires entre n'importe Laquelle des unités de traitement, centrale 14 ou d'entrée-sortie 15, et la seconde mémoire principale 15. Le second contrôleur de transfert 22 est autorisé à transférer les contenus des mémoires entre l' unité de traitement arithmétique 16 et - 13 - La première mémoire principale 11. De La manière qui va être décrite en détail dans La suite du texte, le contrôleur de transfert -de cache 24 est utilisé pour contrôler une demande de transfert, qui est émise par l' unité centrale de traitement 14, pour transférer Les contenus des mémoires depuis la première mémoire principale 11 vers le registre tampon 13, par l'intermédiaire du premier contrôleur de transfert 21, et qui est reçue par l'intermédiaire du premier contrôleur de transfert 21. Le contrôleur de transfert de cache 24 contrôLe en outre une demande de transfert, qui est émise par l' unité de traitement d'entrée-sortie 15 pour transférer les contenus de La mémoire entre le dispositif périphérique 19 et le registre tampon 13, par L'intermédiaire de l' unité de traitement d'entrée-sortie et du premier contrôleur de transfert 21, et qui est reçue par l'intermédiaire du premier contrôleur de transfert 21. De plus, le contrôleur de transfert de cache 24 peut fonctionner comme le contrôleur de système 18 du système de traitement de données classique, pour commander une demande de transfert, qui est émise par l' unité de traitement arithmétique 16 pour le transfert des contenus de la mémoire entre la seconde mémoire principale 12 et le registre tampon13, par l'intermédiaire du second contrôleur de transfert 22, et qui est reçue par l'intermédiaire du second contrôleur de. transfert '22. Un peu plus en détail, on part du principe qu'une demande de transfert est émise par l' unité de traitement d'entrée-sortie 15 pour transférer directement l'un des contenus de La mémoire choisi depuis le dispositif périphérique 19 vers Le registre tampon 13, sans que le fonctionnement de l' unité de traitement arithmétique soit interrompu. Dans cet exemple, la demande de transfert active le contrôleur de transfert de cache 24, par l'intermédiaire du premier contrôleur de transfert 21. Ayant été active, le contrôleur de transfert de cache 24 contrôle le transfert, qui est effectué pour le contenu de la mémoire choisi, depuis Le dispositif - 14 - périphérique 19 vers le registre tampon 13, par l'intermédiaire de l' unité de traitement d'entrée-sortie et du premier contrôleur de transfert 21. Apres avoir contrôLé le transfert, Le contrôleur 24 de transfert de registre tampon 24 annonce L'achèvement du transfert à L'unité de traitement d'entrée-sortie 15, par L'intermé- diaire du premier contrôleur de transfert 21. Lorsqu'elle est émise par l' unité centrale de traitement 14 pour le transfert direct de l'un des contenus de la mémoire choisi, depuis la première mémoire principale 11 vers le registre tampon 13, sans que le fonctionnement de l' unité de traitement arithmétique 16 soit interrompu, une demande de transfert active le contrôleur de transfert 24, par l'intermédiaire du premier contrôleur de transfert 21. En réponse, le contrôleur de transfert 24 contrôle le transfert du contenu de la mémoire choisi, depuis la première mémoire principale 11 vers le registre tampon13, par l'intermédiaire du premier contrôleur de transfert 21. Après le transfert du contenude la mémoire choisi, Le con- trôleur 24 de transfert de registre tampon annonce l'achèvement du transfert à l' unité centrale de traitement 14, par l'intermédiaire du premier contrôleur de transfert 21. Lorsqu'elle est émise par l' unité de traitement arithmétique 16 pour le transfert de l'un des contenus de la mémoire choisi, depuis la seconde mémoire principale 12 vers le registre tampon 13, une demande de transfert active le contrôleur de transfert 24, par l'intermédiaire du secondcontrôleur de transfert 22. Le contrôleur de transfert 24 contrôle le transfert du contenu de la mémoire choisi entre la seconde mémoire principale 12 et le registre tamponl3,par l'intermédiaire du second contrôleur de transfert 22. Après le transfert, le contrôleur de transfert 24 annonce l'achèvement du transfert à l' unité de traitement arithmétique 16, par l'intermédiaire du second contrôleur de transfert 22. Dans le contrôleur de transfert 24, une - 15 - collision peut se produire au niveau des demandes de transfert reçues en provenance de l' unité centrale de traitement 14, de L' unité de traitement d'entrée-sortie et de l' unité de traitement arithmétique 16. Dans ce cas, le contrôleur de transfert 24 contrôle les demandes de transfert. De cette manière, le contrôleur de transfert 24 peut simultanément recevoir les demandes de transfert émises par les unités de traitement 14 à 16, et contrôler le transfert des contenus de la mémoire choisis depuis la première mémoire principale 11 vers le registre tampon 13, depuis le dispositif périphérique 19 vers le registre tampon 13, par l'intermédiaire de L' unité de traitement d'entrée-sortie , et depuis la seconde mémoire principale 12 vers le registre tampon 13. Ceci rend possible le fonctionnement ininterrompu de L' unité de traitement arithmétique 16 lors du transfert des contenus de la mémoire choisis depuis le registre tampon 13 vers la première mémoire principale 11-, et depuis le registre tampon13 vers le dispositif périphérique 19, par l'intermédiaire de L' unité de traitement d'entrée-sortie. 15, ainsi que l'augmentation du rendement effectif du système de traitement de données. La suite est maintenue comprise. Une combinaison du premier contrôleur de transfert 21,- du second contrôleur de transfert 22 et du contrôleur de transfert 24 est utilisée comme dispositif de contrôLe de transfert pour recevoir simultanément une première demande de transfert émise par L' unité centrale de traitement 14, pour le transfert de L'un des contenus de contrôle choisi de La première mémoire principale 11 vers le registre tampon 13, comme - étant l'un des contenus arithmétiques choisi, une seconde demande de transfert émise par L' unité centrale de traitement 14 pour Le transfert de L'un des contenus arithmétiques choisi, du registre tampon 13 vers La première mémoire principale 11, comme étant L'un des contenus de contrôle, une troisième demande-de transfert émise par L' unité de traitement d'entrée- - 16 - sortie 15 pour le transfert de l'un des contenus de contrôle choisi du dispositif périphérique 19 vers le registre tampon 13, comme étant l'un des contenus arithmétiques choisi, une quatrième demande de transfert émise par l' unité de traitement d'entrée-sortie 15 pour transférer l'un des contenus arithmétiques du registre tampDn13 vers le dispositif périphérique 19, comme étant l'un des contenus de contrôle choisi, une cinquième demande de transfert émise par l' unité de traitement arithmétique 16 pour le transfert de l'un des contenus arithmétiques depuis la seconde mémoire principale 12 vers le registre tampon 13, et une sixième demande de transfert émise par l' unité de traitement arithmétique 16 pour le transfert de l'un des contenus arithmétiques depuis le registre tampon 13, vers la seconde mémoire principale 12, et pour contrôler les demandes de transfert allant de La première à la sixième. En se référant à la Fig. 2, les lignes horizontales 1 à 7 montrent, depuis le haut de la figure vers le bas, les axes de temps de fonctionnement du registre tampon 13, de la première mémoire principale 11, du dispositif périphérique 19, de l' unité de traitement d'entrée- sortie 15, de l' unité centrale de traitement 14, de l' unité de traitement arithmétique 16 et de la seconde mémoire principale 12, suivant les numéros de référence portés à gauche des sept lignes horizontales. Le fonctionnement de l' unité de traitement arithmétique 16 est donné en exemple, par des lignes diagonales tracées comme lignes de diagramme de temps, sur les trois lignes horizontales décrites plus bas dans la figure. En fait, Les objets d'un programme arithmétique sont successivement écrits par l' unité centrale de traitement 14 dans la seconde mémoire principale 12, tel qu'indiqué entre les lignes diagonales 26 et 27. L' unité centrale de traitement 14 active l' unité de traitement- arithmétique 16, tel qu'indiqué par la ligne diagonale 28. On pose à la Fig. 2 que l' unité centrale de traitement - 17 - 14, à La suite de L'activation de L'.unité de traitement arithmétique 16 tel qu'illustré par la ligne diagonale 28, exécute un processus de N instructions de transfert consécutives indiquant Le transfert des contenus de mémoire choisis, depuis une source vers une destination, qui sont choisies parmi la-première mémoire principale 11,, la seconde mémoire principale 12, Le registre tampon 13, et les dispositifs de mémoire externes du dispositif périphérique 19. En exécutant les instructions de transfert de manière asynchrone, l' unité centrale de traitement 14 enregistre un programme de canal dans la première mémoire principale- 11, pour chaque instruction de transfert, de la manière indiquée par la ligne diagonale 31. En revenant pour un court instant à la Fig. 3, chacun des programmes de canaux allant du premier 32(1) au Nième 32(N) est creéé en correspondance des N instructions de transfert. Chacun des programmes de canaux 32 (suffixe omis) comprend des champs allant du premier au cinquième A, B, C, D et E. Les champs des programmes de canaux 32 sont respectivement désignés par A(1) à E(1), en passant par A(N) à E(N). Dans chacun des programmes de canaux 32, le premier champ A indique si une commande de lecture ou une commande d'écriture est incluse dans l'instruction de transfert qui correspond au programme de canal considéré. Le second champ- B de chaque programme de canal indique une paire de codes pour une destination et une source de transfert de L'un des contenus de la mémoire choisi. Le troisième champ C représente une adresse haute ou initiale à laquelle l' enregistrement du contenu de la mémoire choisi considéré.pourrait commencer dans la -destination.. A la Fig. 3, Le quatrième champ D du programme de canal considérée représente une adresse haute à laquelle la 'lecture du contenu de la mémoire - choisi pourrait commencer dans la source. Le cinquième champ E représente une longueur d contenu de la mémoire faisant partie du contenu de la mémoire choisi considéré. Ce contenu est - 18 - par conséquent spécifié-dans chaque programme de canal par L' adresse haute de La source, et La Longueur du contenu de La mémoire, c'est-à-dire par le quatrième champ D et le cinquième champ E. Pour l'exemple décrit à la Fig. 2, une commande d'écriture est indiquée par le premier champ A de chacun des programmes de canaux 32.Le registre tampon 13 est indiquée comme étant la destination dans le second champ B. L'un des dispositifs de mémoire externes du dispositif périphérique 19 est spécifié comme étant un dispositif particulier dans chaque second champ B. En revenant à la Fig. 2, l' unité centrale de traitement 14 active L' unité de traitement d'entrée- sortie 15 de la manière indiquée par la ligne diagonale 33. Apres cela, l' unité centrale de traitement 14 peut exécuter un processus différent sans attendre simultanément l'achèvement du transfert des contenus de la mémoire choisis. Il est par conséquent possible d'augmenter le rendement effectif du système de traitement de données. Lorsqu'elle a été activée, l' unité de traitement d'entrée-sortie 15 lit les programmes de canaux 32 de la première mémoire principale 11, tel qu'indiqué par la ligne diagonale 34, et commence par traiter le premier programme de canal 32(1). En conformité avec la demande de lecture dans le premier champ A(1), et de la manière indiquée par la ligne diagonale 35, l' unité de traitement d'entrée-sortie 15 active le dispositif particulier qui est spécifié par le second champ B(1) comme étant la source. Le dispositif particulier transmet alors l.e contenu de la mémoire choisi à l' unité de traitement d'entrée-sortie 15, en commençant par l' adresse haute représentant le champ D(1), jusqu'à ce que le contenu de la mémoire choisi soit transmis en totalité, depuis le dispositif particulier jusque vers une adresse de fin ou adresse à droite, qui est connue à partir de la longueur du contenu de la mémoire représentée par le cinquième champ E(1). De cette - 19 - manière, le contenu de la mémoire choisi est lu à partir du dispositif particulier, tel qu'indiqué entre les lignes diagonales 36 et 37. La suite du texte va décrire en détail la façon dont le contenu de la mémoire choisi est temporairement enregistré, en étant lu à partir du dispositif particulier entre Les Lignes diagonales 36 et 37, dans le contrôleur de transfert de registre tampon décrit en se repor- tant à la Fig. 1. Le contrôleur de transfert de cache 24, enregistre le contenu de La mémoire choisi dans le registre tampon 13, en commençant par l'adresse haute représentée par le troisième champ C(1). Pour le premier programme de canal 32(1), l' enregistrement du contenu de la mémoire choisi dans le registre tampon 13 est indiqué entre les lignes diagonales 38 et 39. La ligne diagonale 37 mentionnée précédemment indique de plus le rapport asynchrone, fait à l' unité de traitement d'entrée-sortie 35, de l'achèvement de la lecture du contenu de -la mémoire choisi à partir du dispositif particulier. En réponse à ce rapport asynchrone, l' unité de traitement d'entrée-sortie 15 active le dispositif particulier spécifié par Le second champ B, du programme de canal suivant immédiatement. Pour La brieveté de La description, on pose que Le programme de canal suivant immédiatement est le Nième programme de canal 32(N). Une ligne diagonale 41 indique l'activation du dispositif particulier spécifié par Le second champ B(N). Les Lignes diagonales 42 et 43 montrent Le début et La fin de La Lecture, à partir du dispositif particulier considéré, du contenu de la mémoire choisi, qui sont indiqués par Le quatrième champ D(N) et Le cinquième champ E(N). La Ligne diagonale 43 indique en outre le rapport asynchrone de L'achèvement de La Lecture, comme La Ligne diagonale 37. Les Lignes diagonales 44 et 45 montrent Le début et La fin de L' enregistrement du contenu de la mémoire choisi dans le registre tampon 13. Aussi Longtemps que L' unité de traitement d'entrée- - 20 - sortie 15 est concernée, le transfert des contenus de la mémoire choisis est achevé. L 'unité de traitement d'entrée-sortie 15 envoie un rapport asynchrone d'achèvement du transfert des contenus de La mémoire choisis à l' unité centrale de traitement 14, de la manière indiquée par la ligne diagonale 46. Pendant un intervalle de temps au cours duquel les contenus de la mémoire choisis sont transférés depuis le dispositif périphérique 19 vers le registre tampon 13, l'unitéde traitement arithmétique 16 continue l'exécution du programme arithmétique. Ceci revient à dire que les objets sont exécutés par l' unité de traitement arithmétique 16 activée à la ligne diagonale 28. L' unité de traitement arithmétique 16 enregistre les résultats de l'exécution de ce programme arithmétique dans la seconde mémoire principale 12, par l'intermédiaire du second contrôleur de transfert 22, de la manière indiquée entre les lignes diagonales 47 et 48. Après avoir exécuté le programme arithmétique, l' unité de traitement arithmétique 16 envoie un rapport de fin à l' unité centrale de traitement 14, tel qu'indiqué par la ligne diagonale 49. Dans le cas o les résultats de travail doivent être délivrés à l'un des dispositifs de sortie du dispositif périphérique 19, l' dnité centrale de traitement 14 active la seconde mémoire principale 12, tel qu'indiqué par la ligne diagonale 51. De la manière indiquée par la ligne diagonale 52, l' unité centrale de traitement 14 active l' unité de traitement d'entréesortie 15 pour obtenir les résultats de travail transmis au dispositif de sortie par lequel les résultats de travail doivent. être produits. En revenant à la Fig. 4, les lignes horizontales I à 7 montrent, depuis le haut vers le bas de la figure, les axes de temps de fonctionnement du registre tampon 13, de la première mémoire principale 11, du contrôleur de transfert de registre 24, de l' unité de traitement d'entrée-sortie 15, de l' unité de traitement - 21 - arithmétique 16, et de La seconde mémoire principale 12. Il convient de noter que le fonctionnement du contrôleur de transfert de cache 24 est décrit. De la manière décrite en relation avec la Fig. 2, l' unité centrale de traitement 14 forme les programmes de canaux 32 allant du premier au Nième dans la première mémoire principale 11, et active l' unité de traitement d'entrée-sortie 15, tel qu'indiqué- par les lignes diagonales 56 et 57. On présume qu'une commande d'écriture est indiquée dans le premier champ A de chacun des programmes de canaux 32. Dans chaque programme de canal, le second champ B a pour objet de définir la mémoire cache 13 comme étant la destination, et La première mémoire principale 11 comme étant la source. Lorsqu'elle a été. activée, l' unité de traitement d'entrée-sortie 15 lit les programmes de canaux 32 à partir de la première mémoire principale 11, tel qu'indiqué par la ligne diagonale 58. En conformité avec le premier programme de canal 32(1), l' unité de traitement d'entrée-sortie 15 active le contrôleur de transfert 24, de la manière indiquée par la ligne diagonale 61. Du fait de l'activation du contrôleur de transfert 24, les adresses hautes de la source, de la destination et de la longueur du contenu de la mémoire sont enregistrées dans le contrôleur de transfert de cache 24, selon les champs allant du troisième C(1) au cinquième E(1). Le contrôleur de transfert de cache 24 envoie l'adresse haute de la source à la première mémoire principale 11, et lit une première partie du contenu de la mémoire choisi daris La première mémoire principale 11, de La manière indiquée par les lignes diagonales 62 et 63. La première partie est enregistrée dans Le contrôleur de transfert de cache 24. De cette manière, le contrôleur de transfert de cache 24 envoie une autre adresse haute de La source à la première mémoire principale 11, et lit la partie finale du contenu de la mémoire choisi, tel qu'indiqué par les lignes diagonales 64 et 65. La partie - 22 - finale est enregistrée dans le contrôleur de transfert de cache 24. Le contrôleur de transfert de cache 24 envoie une adresse haute de la destination au registre tampon 13 pour écrire le contenu de la mémoire choisi dans la mémoire cache 13, tel qu'indiqué entre les lignes diagonales 67 et 68. Lorsqu'il a envoyé le contenu de la mémoire choisi vers la mémoire cache 13, le contrôleur de transfert 24 envoi un premier rapport de fin à l' unité de traitement d'entrée-sortie 15, de la manière indiquée par la ligne diagonale 68. L' unité de traitement d'entréesortie 15 active le contrôleur de transfert 24 en fonction du programme de canal suivant immédiatement. De nouveau pour la brieveté de la description, on pose que le programme de canal suivant immédiatement est le Nième programme de canal 32(N). L' unité de traitement d'entrée-sortie 15 envoie un Nième signal d'activation au contrôleur de transfert 24, tel qu'indiqué par la ligne diagonale 71. Le contrôleur de transfert 24 envoie une adresse haute de la source à la première mémoire principale 11 et lit une première partie du contenu de la mémoire choisi, tel qu'indiqué par les lignes diagonales 72 et 73. Le contrôleur de transfert 24 envoie finalement une adresse de la source à la première mémoire principale 11, et lit la partie finale du contenu de la mémoire choisi de la manière indiquée par les lignes diagonales 74 et 75. Les parties du contenu de la mémoire choisi allant de la première à la dernière sont enregistrées dans le contrôleur de transfert 24. Le contrôleur de transfert 24 envoie une adresse haute de la destination à la mémoire cache 13, pour enregistrer le contenu de la mémoire choisi dans le registre tampon 13, tel qu'indiqué entre les Lignes diagonales 76 et 77. Après avoir envoyé le contenu de la mémoire choisi vers le registre tampon 13, le contrôleur de transfert 24 envoi un rapport de fin terminal à. - 23 - l' unité de traitement d'entrée-sortie 15, tel qu'indiqué par la ligne diagonale 78. En réponse, L' unité de traitement d'entrée-sortie 15 envoie un rapport de fin de transfert à L' unité centrale de traitement 14, de La mani.ère indiquée par la ligne diagonale 79. De cette manière, iL est possible d'-utiliser l' unité de traitement d'entrée-sortie 15 pour transférer les contenus de la mémoire choisis depuis la première mémoire principale 11 vers Le registre tampon 13. Dans L'exemple décrit à la Fig. 4, L' unité de traitement arithmétique 16 exécute de façon continue, un programme arithmétique, après activation au niveau de la ligne diagonale 57. L'exécution du programme arithmétique se déroule tel que décrit avec référence à la Fig. 2. Les lignes diagonales semblables sont désignées par les mêmes numéros de référence. En se référant maintenant à la Fig. 5, le contrôleur de transfert 24 va être décrit en détail. On pose comme hypothèse que l' unité de traitement d'entrée- sortie 15 Lit une commande de lecture à partir de la première mémoire principale 11, avec, à la fois, l'indication selon laquelle le dispositifpériphérique 19 doit être considéré comme la destination e-t le registre tampon 13 comme La source, et avec l'indication de l'adresse haute de la destination, de l'adresse haute de la source, et de La Longueur du contenu de La mémoire. Le dispositif périphérique 19, le registre tampon 13, Les adresses hautes de Là destination et de la source, ainsi que La Longueur du contenu de la mémoire sont respectivement appelés première destination, première source, adresse haute de La -première destination, adresse haute de La première source, et Longueur du premier contenu de La mémoire. Un contenu de mémoire est appelé premier contenu de-la mémoire, lorsqu'il est indiqué par l'adresse haute de La première source et la Longueur du premier contenu de La mémoire. L' unité de traitement d'entrée-sortie 15 produit une première demande de transfert, indiquant la destination et la source, les - 24 - adresses hautes de la première destination et de la première source, et la longueur du premier contenu de La mémoire. On pose en outre l'hypothèse que le programme arithmétique est exécuté pendant ce temps, et que l' unité de traitement arithmétique 16 produit une demande d'écriture, simultanément avec l'indication selon laquelle le registre tampon 13 doit Otre considéré comme seconde destination, et la seconde mémoire principale 12 comme seconde source, et avec l'indication de l' adresse haute de la seconde destination, de l' adresse haute de la seconde source, et une longueur du second contenu de la mémoire. Un second contenu de la mémoire est spécifié par l' adresse haute de la seconde source et la longueur ou second contenu de la mémoire. L 'unité de traitement arithmétique 16 émet une seconde demande de transfert, indiquant la seconde destination et la seconde source, les adresses hautes de la seconde destination et de la seconde source, et la longueur du second contenu de la mémoire. La longueur du premier et du second contenus de la mémoire peut être de un kilo-octet pour chacun des programmes de canaux 32 illustrés à la Fig. 3. Apres avoir été émise par L' unité de traitement d'entrée-sortie 15, la première demande de transfert est envoyée au premier contrôleur de transfert 21. La seconde demande de transfert est envoyée au second contrôleur de transfert 22. Dans la mesure o le registre tampon 13 est indiqué comme étant soit la destination soit la source, les demandes de transfert sont envoyées au contrôleur de transfert 24 par le premier contrôleur de transfert 21 et le second contrôleur de transfert 22. Le contrôleur de transfert de registre 24 comprend des mémoires intermédiaires 81 et 82 reliées au premier contrôLeur de transfert 21 et au second contrôleur de transfert 22. La première demande de transfert est enregistrée dans La première mémoire intermédiaire 81, qui, par l'intermédiaire d'une. Ligne de sortie de La première mémoire intermédiaire 83, et par L'intermédiaire - 25 - du premier contrôleur de transfert 21, retourne à L' unité de traitement d'entrée-sortie 15 une information sur la capacité à recevoir La demande de transfert. La seconde demande de transfert est enregistrée dans la seconde mémoire intermédiaire 82, qui, par l'intermédiaire d'une ligne de sortie de la seconde mémoire intermédiaire 84, et par l'intermédiaire du second contrôleur de transfert 22, retourne à l' unité de traitement arithmétique 16, une information sur la capacité à recevoir cette demande de transfert. Chacune des lignes de sortie 83 et 84 de -la première et de la seconde mémoires intermédiaires est en outre utilisée pour informer l' unité de traitement d'entrée-sortie 15 et l' unité de traitement arithmétique 16 de la réception de la demande de transfert, commie demande de transfert reçue. Lorsqu'elle est autorisée de la manière qui sera décrite rapidement, la première mémoire intermédiaire 81 délivre un premier signal de demande à un contrôleur d'entrée 85. Lorsqu'elle est autorisée de la même façon, la seconde mémoire intermédiaire 82 envoie un second signal de demande au contrôleur d'entrée 85. Lorsqu'il est produit en réponse à une demande de transfert reçue, ce signal de demande est traité dans le contrôleur d'entrée 85 d'une manière qui va être expliquée dans la description qui suit. Il convient de noter que ce signal de demande représente la destination, la source, -L' adresse haute de destination, L' adresse haute de source, et la longueur du contenu de la mémoire représentés par la demande de transfert reçue. Pour la clarté de la descrition, on pose que la première demande de transfert est reçue avant la seconde demande de transfert, et que le premier signal de demande est traité par le contrôleur d'entrée 85. Du fait qu'il passe à l'état occupé lorsqu'il traite le premier signal de demande, le contrôleur d'entrée 85 notifie l'état occupé à la première mémoire intermédiaire 81 et à la seconde mémoire intermédiaire 82, par - 26 - l'intermédiaire des lignes d'entrée 86 et 87 de la première et de la seconde mémoires intermédiaires. Tant que le premier signal de demande n'est pas traité en totalité, la seconde demande de transfert est retenue dans la seconde mémoire intermédiaire 82. Si le contrôleur d'entrée 85 traite un autre signal de demande produit par l'une ou l'autre des mémoires intermédiaires 81 et 82 au moment o la première demande de transfert atteint la première mémoire intermédiaire 81, cette première mémoire intermédiaire 81 retient la première demande de transfert. La première mémoire intermédiaire 81 a par conséquent une capacité mémoire pour un premier nombre prédéterminé de demandes de transfert, de l'ordre de seize demandes de transfert. La seconde mémoire intermédiaire 82 a une capacité mémoire pour un second nombre prédéterminé de demandes de transfert, de l'ordre de seize demandes de transfert. Lorsqu'il traite la première demande de transfert, le contrôleur d'entrée 85 transmet au registre tampon 13, par l'intermédiaire d'une ligne d'entrée de cache 88, une demande de lecture du premier contenu de la mémoire. Lorsque le registre tampon 13 est en mesure de donner le premier contenu de la mémoire, Le registre tampon 13 délivre un signal de capacité de cache à un contrôleur de réponse 89, qui envoie un signal d'activation au contrôleur d'entrée 85. En réponse au signal d'activation, le contrôleur d'entrée 85 relie une mémoire intermédiaire de donnée 91 à une voie de sortie de cache 92, par l'intermédiaire d'un sélecteur 93, puis envoie un signal d'écriture à la mémoire intermédiaire de donnée 91, et transmet au re- gistre tampon 13, par l'intermédiaire de la ligne d'entrée de cache 88, l' adresse haute de la première source et la longueur du premier contenu de la mémoire. En réponse, le premier contenu de la mémoire est produit à partir du registre tampon 13 et est enregistré dans la mémoire intermédiaire de données 91, comme contenu mémorisé. La voie de sortie de cache 92 est de préférence - 27 - conçue pour soixante-quatre octets. Dans ce cas, le premier contenu de la mémoire, de un kilo-octet, est enregistré dans La mémoire intermédiaire de données 91, en seize étapes successives. Pendant ce temps, le contrôleur d'entrée 85 envoie un signal de demande de transfert à un contrôleur de sortie 95. Le signal de demande de transfert représente la première destination et l' adresse haute de la première destination. Lorsqu'il a produit le signal de demande de transfert, Le contrôleur d'entrée 85 peut alors recevoir le second signal de demande. En réponse au signal de demande de transfert, le contrôleur de sortie 95 délivre une demande d'écriture au dispositif périphérique 19, par l'intermédiaire de la première voie de sortie de contrôleur 96, du premier contrôleur de transfert 21, et de l' unité de traitement d'entrée- sortie 15. Lorsque le dispositif périphérique 19 est en mesure de recevoir le premier contenu de la mémoire, l' unité de traitement d'entrée-sortie 15 renvoie le signal d'autorisation d'entrée au contrôleur de sortie 95. En réponse, le contrôleur de sortie 95 informe le contrôleur de réponse 89 qu'il doit envoyer à la mémoire intermédiaire de données 91, un signal de lecture indiquant que le contrôleur de sortie 95 est La destination interne du contenu mémorisé. Par l'intermédiaire de la voie interne 97, le contenu mémorisé est envoyé par la mémoire intermédiaire de données 91 au contrôleur de sortie 95, et enfin au dispositif périphérique 19, par L'intermédiaire de la première voie de sortie de contrôleur 98, du premier contrôleur de transfert 21, et de l' unité de traitement d'entrée-sortie 15. De cette manière, le premier contenu de la mémoire est Lu à partir du registre-tampon 13 dans le dispositif périphérique 19. Lorsque la première voie de sortie de contrôleur 98 est conçue pour seize octets, le premier contenu de la mémoire de un kilo-octet est enregistré dans -le dispositif périphérique 19 en 126 étapes consécutives. - 28 - Lorsqu'il a produit le signal de demande de transfert, le contrôleur d'entrée 85 reçoit le second signal de demande provenant de la seconde. mémoire intermédiaire 82. Lorsqu'il traite le second signal de demande, le contrôleur d'entrée 85 délivre une demande de lecture à la seconde mémoire principale 12, par l'intermédiaire des lignes d'entrée et de sortie 87 et 84 de la seconde mémoire intermédiaire, et par l'intermédiaire du second contrôleur de transfert 22. Lorsque la seconde mémoire principale 12 est en mesure de produire le second contenu de la mémoire, le contrôleur d'entrée 85 relieune voie d'entrée de mémoire intermédiaire 99 à la mémoire intermédiaire de données 91, par l'intermédiaire du sélecteur 93, puis envoie un signal d'écriture à la mémoire intermédiaire de données 91, et délivre l' adresse haute de la seconde source et la longueur du second contenu de la mémoire à la seconde mémoire principale 12, par l'intermédiaire des lignes de sortie 87 et 84 de la seconde mémoire intermédiaire. Le second O20 contenu de la mémoire est produit à partir de la seconde mémoire principale 12, et est de nouveau enregistré dans la mémoire intermédiaire de données 91, comme contenu mémorisé. Pendant ce temps, le contrôleur d'entrée 85 envoie une demande d'écriture au registre tampon 13, par l'intermédiaire de la ligne d'entrée de registre 88. Lorsque le registre tampon 13 est en mesure de recevoir Le contenu de la seconde mémoire, le registre tampon 13 envoie un autre signal de capacité de registre au contrôleur de réponse 89, qui envoie un autre signal d'activation au contrôleur d'entrée 85. En réponse à ce signal d'activation, le contrôleur d'entrée 85 envoie L' adresse haute de la seconde destination au registre tampon 13, par l'intermédiaire de la ligne d'entrée de registre 88. Simultanément avec le dernier signal d'activation mentionné, le contrôleur de réponse 89 envoie à la mémoire intermédiaire de données 91 un signal de lecture indiquant que le registre tampon13 - 29 - aoit être considérée comme destination du contenu mémorisé. Par l'intermédiaire d'une voie d'entrée de registre 111,le contenu mémorisé est écrit dans le registre tampon 13. Après avoir produit l' adresse haute de la -5 seconde destination, le contrôleur d'entrée 85 peut alors recevoir un autre signal de demande, provenant de l'une ou. l'autre des mémoires intermédiaires 81 et 82. De cette manière, le contenu de la seconde mémoire est transféré depuis la seconde mémoire -principale 12 vers le registre tampon13 et est écrit dans la mémoire cache 13. la Fig. 5, le'contrôleur de transfert de registre 24 peut effectuer une demande de transfert émise par l' unité centrale de-traitement 14 pour le transfert de l'un des contenus de contrôle depuis la première mémoire principale 11 vers le registre tampon13, comme étant l'un des contenus arithmétiques. Dans ce cas, le contenu mémorisé est enregistré dans la mémoire intermédiaire de données 91, par l'intermédiaire du premier contrôleur de transfert 21 et par l'intermédiaire de la première voie d'e. ntrée de contrôleur 116. Dans d'autres cas, le fonctionnement est semblable à celui qui est décrit pour le second signal de demande. Le contrôleur de transfert de registre 3peut effectuer une demande de transfert émise par l' unité de traitement arithmétique 16 pour le transfert de l'un des contenus arithmétiques du registre tampon 13- vers 'la seconde mémoire principale 12. Dans ce cas, Le contrôleur de sortie 95 envoie Le-contenu mémorisé à La seconde mémoire principale 12, par l'intermédiaire d'une seconde voie de sortie de contrôleur 117, et du second contrôleur de transfert 22. Dans d'autres cas, le fonctionnement est semblable à celui qui est-décrit pour le premier signal de demande. l est maintenant clair que le contrôleur de transfert de'registre 24peut traiter une demande de transfert émise par L' unité centrale de traitement 14 pour le transfert de l'un -des contenus choisi parmi les contenus arithmétiques, depuis le registre tampon 13 vers la - 30 - première mémoire principale 11, comme étant l'un des contenus de contrôle choisi. Le contrôleur de transfert de registre peut traiter une autre demande de transfert émise par l' unité de traitement d'entrée-sortie 15 pour le transfert de l'un des contenus de contrôle choisi, depuis le dispositif périphérique 19, par l'intermédiaire de l' unité de traitement d'entrée-sortie 15 et du premier contrôleur de transfert 21, vers le registre tampon 13, comme étant l'un des contenus arithmétiques choisi. Les demandes de transfert vont maintenant être numérotées première à sixième demande de transfert, de la manière décrite avec référence à la Fig. 1. Il est possible de comprendre que le contrôleur d'entrée 85 produit respectivement un premier signal de transfert, lorsque la première, la troisième ou la cinquième demande de transfert est reçue, et un second signal de transfert lorsque la seconde, la quatrième ou la sixième demande de transfert est reçue, comme demande de transfert reçue.Le premier signal de demande de transfert comprend un signal de sélection pour indiquer au sélecteur 93 qu'il doit choisir la voie d'entrée de mémoire intermédiaire 99 et la demande d'écriture transmise au registre tampon 13, par l'intermédiaire de la ligne d'entrée de cache 88. Le second signal de demande de transfert comprend un signal de sélection pour indiquer au sélecteur 93 qu'il doit choisir la voie de sortie de cache 92, la demande de lecture émise par l'intermédiaire de la ligne d'entrée de cache 88, et le signal de demande de transfert envoyé au contrôleur de sortie 95. Le dispositif de contrôle de transfert comprend une première mémoire intermédiaire, qui inclut le premier contrôleur de transfert 21 et la première mémoire intermédiaire 81. La première mémoire intermédiaire est conçue de manière à mettre en mémoire intermédiaire les demandes de transfert allant de la première à la quatrième, jusqu'au premier nombre prédéterminé. Une seconde mé-moire intermédiaire comprend le second contrôleur de transfert 22 et la seconde mémoire *- 31 - intermédiaire 82 pour mettre en mémoire intermédiaire les cinquième et sixième demandes de transfert jusqu'au second nombre prédéterminé. Dans le dispositif de contrôle de transfert, un contrôleur d'ertrée comprend le contrôleur d'entrée 85 et le sélecteur 93. IL convient de noter que Le sélecteur 93 est relié au registre tampon 13, par l'intermédiaire de La voie de sortiede registre 92, et à la première mémoire intermédiaire ainsi qu'à la seconde mémoire intermédiaire par La voie d'entrée de mémoire intermédiaire 99. Il est possible de comprendre que la voie d'entrée de mémoire intermédiaire 99 est reliée à la première mémoire principale 11, par l'intermédiaire du premier contrôleur de transfert 21, à la seconde mémoire principale 12 par l'intermédiaire du second contrôleur de transfert 22, et au dispositif périphérique 19, par L'intermédiaire du premier contrôleur de transfert 21 et de l' unité de traitement d'entrée-sortie 15. Le contrôleur d'entrée reçoit L'une -des demandes de transfert. allant de la première à la sixième à un moment donné, comme demande de transfert reçue, et enregistre respectivement L'un des contenus'de.contrôle de la première mémoire principale 11 et du dispositif périphérique 19, dans la mémoire intermédiaire de données 91, comme contenu mémorisé, lorsque la demande de transfert reçue est la première, la troisième ou la cinquième demande de transfert, et l'un des contenus arithmétiques de la seconde mémoi-re principale 12 et du registre tampon 13 Lorsque la demande de transfert reçue est le -seconde, la quatrième ou la sixième demande de transfert. Dans Le dispositif de contrôle de transfert, un contrôleur de sortie comprend le contrôleur de réponse 89 et le contrôleur de sortie 95. Le contrôleur de sortie transfère respectivement Le contenu mémorisé vers le registre tamporq3, par L'intermédiaire de La voie d'entrée de registre 111,lorsque la demande de transfert reçue est la première, la troisième ou La cinquième demande de transfert, vers la première mémoire principale 11 par - 32 - l'intermédiaire du premier contrôleur de transfert 21, lorsque la demande de transfert reçue est la seconde demande de transfert, vers le dispositif périphérique 19, par l'intermédiaire du premier contrôleur de transfert 21 et de l' unité de traitement d'entrée-sortie 15, lorsque la demande de transfert reçue est la quatrième demande de transfert, et vers la seconde mémoire principale 12 par l'intermédiaire du contrôleur-de transfert 22, lorsque la demande de transfert reçue est la sixième demande de transfert. Le contrôleur d'entrée comprend le contrôleur d'entrée , qui produit le premier et le second signaux de demande de transfert. Dans le contrôleur d'entrée 85, un premier dispositif a'entree comprend le sélecteur 93 et la voie d'entrée de mémoire intermédiaire 99. Lorsqu'il reçoit le premier signal de demande de transfert, le premier dispositif d'entrée enregistre l'un des contenus de contrôle et l'un des contenus arithmétiques choisis de la première mémoire principale 11 et de la seconde mémoire principale 12, ainsi que du dispositif périphérique 19 dans la mémoire intermédiaire de données 91. Un second dispositif d'entrée comprend le sélecteur 93 et la voie de sortie de cache 92. En réponse au second signal de demande de transfert, le second dispositif d'entrée enregistre l'un des contenus arithmétiques choisi du registre tampon 13 vers la mémoire intermédiaire de données 91. Dans le dispositif de contrôle de sortie, un premier dispositif de sortie comprend le contrôleur de réponse 89 et la voie d'entrée de registre 111.. Le premier signal de demande de transfert indique au registre tampon 13 qu'elle doit produire le signal de capacité de cache, qui, à son tour, indique au contrôleur de réponse 89 qu'il doit produire le signal de lecture indiquant que Le- registre tampon 13 doit être considérée comme la destination. Le premier dispositif de sortie reçoit par conséquent le premier signal de demande de transfert pour transférer le contenu mémorisé vers le registre tampon 13. - 33 - Un second dispositif de sortie comprend Le contrôleur de réponse 89, la voie interne 97, et le contrôleur de sortie 95. Par l'intermédiaire du registre tampon 13, le second signai ce demande de transfert indique au contrôleur de réponse 89 qu'il doit produire le signal de lecture indiquant que le contrôleur de sortie 95 est la destination interne. Le second dispositif de sortie reçoit par conséquent Le second signal de demande de transfert pour transférer le contenu mémorisé vers la première mémoire principale 11 et la seconde mémoire principale 12, ainsi que vers Le dispositif périphérique 19. En reprenant Les Figs. 4 et 5, une demande de transfert peut être produite par l' unité de traitement d'entrée- sortie 15 pour Le transfert de l'un des contenus de contrôLe choisi depuis la première mémoire principale 11 vers La mémoire cache 13, comme étant L'un des contenus arithmétiques. De la même façon, L' unité de traitement d'entrée-sortie 15 peut produire une demande de transfert pour le transfert de l'un des contenus arithmétiques depuis Le registre tampon 13-vers La première mémoire principale 11, comme étant L'un des contenus de contrôLe choisi, et une autre demande de transfert pour Le transfert de L'un des contenus arithmétiques choisi depuis la seconde mémoire principale 12 vers le registre tampon 13. L' unité centrale de traitement 14 peut produire une demande de transfert pour.Le transfert de l'un des contenus arithmétiques depuis La seconde mémoire principale 12 vers le registre tampon 13. Le dispositif de contrôLe de transfert peut traiter toutes les demandes de transfert de ce type. Dans la mesure o, jusqu à présent, L'invention a été décrite en fonction d'une mise en application choisie, iL sera maintenant possible à toute personne qualifiée dans ce domaine, de mettre l'invention en application de diverses manières. Par exemple, La demande de Lecture peut spécifier l' adresse haute de La source et la Longueur du contenu de la mémoire. La demande d'écriture - 34 - peut indiquer l' adresse haute de ta destination. Chacune des mémoires intermédiaires 81 et 82 peut inclure une mémoire intermédiaire pour l'enregistrement temporaire. du contenu de la mémoire choisi pour chaque demande de transfert qui y est retenue. De plus, l' unité de traitement d'entrée-sortie 15 peut inclure une mémoire intermédiaire semblable soit pour la demande de lecture et la demande d'écriture séparément, soit pour les deux ensemble. Il n'est pas nécessaire que le signal de demande de transfert représente la destination, la source, l' adresse haute de la destination et l' adresse naute de la source, ainsi que la longueur du contenu de la mémoire. Par contre, chacun des premier et, second signaux de demande de transfert peut être conçu de manière à représenter l'une de ces données, et le contrôleur d'entrée 85 peut étre conçu de manière à délivrer un signal de lecture, par l'intermédiaire de la première ligne d'entrée de la mémoire intermédiaire 86 ou de la seconde ligne d'entrée de la mémoire intermédiaire 87, à la première mémoire intermédiaire 81 ou à la la seconde mémoire intermédiaire 82, qui a émis le signal de demande de transfert. Le cinquième champ E de chacun des programmes de canaux 32 peut représenter une longueur du contenu de la mémoire supérieure à un kilo-octet. Dans ce cas, la mémoire intermédiaire de données 91 doit avoir une capacité mémoire supérieure à un kilo-octet. - REVENDICATIONS 1. Dans un système de traitement de données, qui comprend une mémoire principale pour l'enregistrement des programmes utilisateur et des données, un dispositif périphérique pour l'enregistrement des programmes utilisateur et des données,un registre tampon d'extension pour l'enregistrement de programmes utilisateur et des données, une unité centrale d'entrée-sortie pour la production d'une demande- de transfert de l'un des programmes utilisateur et de l'une des données choisis entre ladite mémoire principale et ledit dispositif périphérique, et une unitéde traitement arithmétique pour t'exécution des programmes utilisateur enregistrés dans ladite mémoire principale et dans Ledit registre -15 tampon, un dispositif de contrôle de transfert relié à ladite mémoire principale, audit registre tampon, à - ladite unité de traitement d'entrée-sortie et à ladite unité de traitement arithmétique, pour recevoir simultanément une première demande de transfert produite par ladite unité de traitement d'entrée-sortie pour le transfert de l'un des programmes utilisateur et de l'une des données choisis, -entre ledit dispositif périphérique et ledit registre tampon, par l'intermédiaire de ladite unité de traitement- d'entrée-sortie, et une seconde demande de transfert produite par ladite unité de traitement arithmétique pour le transfert de L'un des programmes utilisateur et de l'-une des -données entre ladite mémoire principale et ledit registre tampon, et pour contrôler ladite première et ladite seconde demandes de transfert. 2. Dans un système de- traitement de données, qui comprend une mémoire principale pour l'enregistrement des programmes de contrôle et des données. de contrôle, une seconde mémoire intermédiaire pour l'enregistrement des programmes arithmétiques et des données arithmétiques, un registre tampon d'extension pour l'enregistrement des programmes arithmétiques et des aonnées arithmétiques, une unité centrale de traitement pour l'exécution desdits - 36 - programmes de contrôle, et une unité de traitement arithmétique pour l'exécution des programmes arithmétiques enregistrés dans ladite seconde mémoire principale et dans ledit registre tampon, un dispositif de contrôle de transfert relié à ladite première mémoire principale, à ladite seconde mémoire principale, audit re- gistre tampon, à ladite unité centrale de traitement et à ladite unité de traitement arithmétique, pour recevoir simultanément une première demande de transfert.produite par laaite unite cenritrale de traitement pour le transfert de l'un des programmes de contrôle et de l'une des données de contrôle choisis, entre ladite première mémoire principale et ledit registre tampon, comme étant l'un des programmes arithmétiques et l'une des données arithmétiques choisis, et une seconde demande de transfert produite par ladite unité centrale de traitement pour le.transfert de l'un des programmes arithmétiques. et de l'une des données arithmétiques choisis entre ledit registre tampon et ladite première mémoire principale, comme étant l'un des programmes de contrôle et l'une des données de contrôle choisis, et une troisième demande de transfert produite par ladite unité de traitement arithmétique pour le transfert de l'un des programmes arithmétiques et de l'une des données arithmétiques choisis entre ladite seconde mémoire principale et ledit registre tampon, et pour contrôler les demandes de transfert allant de ladite première à Ladite troisième demandes. 3. Dans un système de traitement de données, qui comprend une mémoire principale pour l'enregistrement des contenus de contrôle, un dispositif périphérique pour enregistrer les contenus de contrôle, une seconde mémoire intermédiaire pour L'enregistrement des contenus arithmétiques, un registre tampon d'extension pour l'enre- gistrement des contenus arithmétiques, une unité centrale de traitement pour le traitement des contenus de contrôle enregistrés -dans ladite mémoire principale, une unité de traitement d'entrée-sortie pour la production d'une - 37 - demande de transfert pour -Le transfert de L'un des contenus de contrôle entre ladite première mémoire principale et ledit dispositif périphérique, et une unité de traitement arithmétique pour le traitement des contenus arithmétiques enregistrés dans ladite seconde mémoire principale et dans ledit registre tampon, un dispositif de contrôle de transfert relié à ladite première mémoire principale, à ladite seconde mémoire principale, audit dispositif périphérique par l'intermédiaire de ladite unité de traitement d'entrée- sortie, audit registre tampon, à ladite unité centrale de traitement, à ladite unité de traitement d'entrée- sortie - et à ladite unité de traitement arithmétique, pour recevoir simultanément une première demande de transfert produite par ladite unité centrale de traitement pour le transfert de l'un des contenus de contrôle choisi, entre ladite première mémoire principale et ledit registre tampor comme étant l'un des programmes arithmétiques choisi, une seconde demande de -transfert produite par ladite unité centrale de traitement pour le transfert de l'un des contenus arithmétiques choisi entre et ledit registre tampon et ladite première mémoire principale, comme étant l'un des contenus de-contrôLe, une troisième demande de transfert produite par Ladite unité de traitement d'entrée-sortie pour le transfert de L'un des contenus arithmétiques choisi entre ledit dispositif périphérique et ledit registre tampon comme- étant l'un des contenus arithmétiques choisi, une quatrième demande de transfert produite par ladite unité de traitement d'entrée-sortie 15 pour le transfert de l'un des contenus arithmétiques entre ledit registre tampon et ledit dispositif périphérique, comme étant l'un des contenus de contrôLe choisi, une cinquième demande de transfert produite par Ladite unité de traitement arithmétique pour Le. transfert de l'un des contenus arithmetiques depuis ladite seconde mémoire principale vers ledit registre tampon, et une sixième demande de transfert produite par ladite unité de traitement - 38 - arithmétique pour le transfert de L'un des contenus arithmétiques depuis ledit registre tampon vers ladite seconde mémoire principale, et pour contrôler les demandes de transfert allant de ladite première à ladite sixième demandes. 4. Un dispositif de contrôLe de transfert tel que revendiqué à la revendication 3, comprenant une mémoire intermédiaire de données pour enregistrer l'un des contenus de contrôle et l'un des contenus arithmétiques choisis pour chacune desdites demandes de transfert allant de la première à la sixième, comme contenu mémorisé; une première mémoire intermédiaire reliée à ladite unité centrale de traitement et à ladite unité. de traitement d'entrée-sortie pour mettre temporairement en mémoire Les demandes de transfert allant de la première à la quatrième, jusqu'à un premier nombre prédéterminé; une seconde mémoire intermédiaire reliée à ladite unité de traitement arithmétique pour mettre temporairement en mémoire la cinquième et la sixième demandes de transfert, jusqu'à un second nombre prédéterminé; un contrôleur d'entrée relié à ladite première mémoire principale et à ladite seconde mémoire principales, audit dispositif périphérique par l'intermédiaire de ladite unité de traitement d'entrée-sortie, au dit registre tampon, a ladite première mémoire intermédiaire et à ladite seconde mémoire intermédiaire, et à ladite mémoire intermédiaire de données pour recevoir l'une des demandes de transfert allant de la premi-ère à la sixième, provenant de ladite première mémoire intermédiaire ou de ladite seconde mémoire intermédiaire, à un moment donné, comme demande de transfert reçue, pour enregistrer l'un des contenus de contrôle choisi de ladite- première mémoire principale et dudit dispositif périphérique dans ladite mémoire intermédiaire de données, lorsque ladite demande de transfert reçue est la première ou la troisième demande de transfert, pour enregistrer l'un des contenus arithmétiques choisis de ladite seconde mémoire - 39 - principale dans ladite mémoire intermédiaire de données, lorsque ladite demande de transfert reçue est la cinquième demande de transfert, et pour enregistrer L'un des contenus arithmétiques choisi dudit registre tampon dans ladite mémoire intermédiaire de données, lorsque ladite demande de transfert reçue est La seconde, la quatrième ou La sixième demande de transfert; et un contrôleur de sortie relié à ladite première mémoire principale et à ladite seconde mémoire principale, audit dispositif périphérique par l'intermédiaire de Ladite unité de traitement d'entréesortie, au dit registre tampon à ladite mémoire intermédiaire de données, et audit contrôleur d'entrée, pour transférer ledit contenu mémorisé vers ledit registre tampon lorsque ladite demande de transfert reçue est La première, la troisième ou la cinquieme demanae de transfert, et pour transférer ledit contenu mémorisé vers ladite première mémoire principale, Lorsque ladite demande de transfert reçue est la seconde demande de transfert, vers le dispositif périphérique par l'intermédiaire de ladite unité de traitement d'entrée- sortie lorsque ladite demande de transfert reçue est La quatrième demande de transfert, et pour transférer ledit contenu mémorisé vers Ladite seconde mémoire principale lorsque la demande de transfert reçue est la sixième demande de transfert. 5. Un dispositif de contrôle de transfert tel que revendiqué à La revendication 4, dans Lequel: - ledit contrôleur d'entrée comprend un contrôleur d'entrée relié à ladite première mémoire intermédiaire et à ladite seconde mémoire intermédiaire pour recevoir L'une des demandes de transfert allant de La première à la sixième, à un moment donné, comme étant ladite demande de transfert reçue, pour produire respectivement un premier signal de demande de transfert lorsque ladite demande de transfert reçue est -La première, la troisième ou la cinquième demande de transfert, et un second signal de demande de transfert, lorsque Ladite demande de transfert reçue est la seconde, - 40 - la quatrième ou la sixième demande de transfert; le premier dispositif d'entrée relié à ladite première mémoire principale et à ladite seconde mémoire principale, audit dispositif périphérique par l'intermédiaire de ladite unité de traitement d'entrée- sortie, auait contrôleur o'entree, et à ladite mémoire intermédiaire de données pour enregistrer l'un des contenus de contrôle de ladite première mémoire principale et dudit dispositif périphérique, dans ladite mémoire intermédiaire de données, et l'un des contenus arithmétiques de ladite seconde mémoire principale dans ladite mémoire intermédiaire de données, comme étant le contenu mémorisé, en réponse audit premier signal de demande de transfert; et un second dispositif d'entrée relié à ladite mémoire cache, audit contrôleur d'entrée, et à ladite mémoire intermédiaire de données, pour enregistrer l'un des. contenus arithmétiques dudit registre tampon dans ladite mémoire intermédiaire de données, comme étant le contenu mémorisé, en réponse audit second signal de demande de transfert; ledit contrôleur de sortie comprenant: un premier dispositif de sortie relié à ladite mémoire cache, audit contrôleur a'entree, et à ladite mémoire intermédiaire de données, pour transférer ledit contenu mémorisé dans ledit registre tampon, en réponse à ladite première demande de transfert; et un second dispositif de sortie relié à ladite première mémoire principale et à ladite seconde mémoire principale, audit dispositif périphérique par L'intermédiaire de ladite unité de traitement d'entrée- sortie, audit registre tampon, audit contrôleur d'entrée, et à ladite mémoire intermédiaire de données, pour transférer ledit contenu mémorisé dans ladite première mémoire principale et dans ledit dispositif périphérique, en réponse audit second signal de demande de transfert.