Brevet FR2625610A1 — publié le 19890707

PROCEDE DE FABRICATION POUR UN ELEMENT DE CIRCUiT INTEGRE BI-CMOS PAR TRACAGE DE RAINURES La présente invention se rapporte à un élément Bi-CMOS de circuit intégré et concerne, en particulier, un procédé de fabrication d'un élément Bi-CMOS permettant de produire simultanément un élément bipolaire et un élément CMOS par traçage de rainures sur un seul substrat. Jusqu'a présent, on fabrique respectivement de façon séparée l'élément bipolaire et l'élément CMOS d'un circuit intégré ; un procédé de fabrication général de l'élement bipolaire est montré a la figure 1(A)-(G), tandis qu'un procédé de fabrication général de l'élément CMOS qui est un élément de mémoire ressort de la figure 2(A)- Dans la fabrication d'un élément bipolaire. comme cela est montré à la figure 1(A), on forme tout d'abord une couche d'oxyde de silicium (SiO2) 2 sur un substrat de silicium 1 de type p, après quoi on grave selectivement cette couche d'oxyde 2 et on met a nu la seule portion déterminée du substrat de silicium 1 de type-p et. comme cela est montré å la figure 1(B), on procède au dopage d'une impureté de type n de densité élevée sur la portion mise å nu du substrat de silicium 1 de type-p, impureté qui est alors diffusée de sorte qu'il se forme une couche noyée N+ 3 pour la diminution de la résistance continue du collecteur.Ensuite, comme cela est montré a la figure 1(C), on enlève cette couche d'oxyde de silicium 2 après tirage ou croissance d'une couche épitaxiale de type-n 4 comme cela est montré a la figure 1(D). une pellicule d'oxydation thermique 5 se forme a la surface de cette couche épitaxiale 4 sur une épaisseur prédéterminée. puis on grave sélectivement la pellicule d'oxydation thermique 5 par photogravure, et on procède au dopage d'un phosphore (P) qui est une impureté de type-n au niveau de la portion gravée sélectivement, et se diffuse jusqu'à l'intérieur de façon à former une région isolée 6.Puis, comme cela est montré à la figure 1(E), on grave sélectivement le pellicule d'oxydation thermique 5 par photogravure, après quoi par dopage d'une impureté de type-p, une région de base 7 se forme par diffusion thermique, puis comme cela est montré à la figure 1(F), on grave sélectivement la pellicule d'oxydation thermique 5, et par dopage d'une pellicule d'oxyde de phosphore, on forme respectivement une region émettrice 8 et une région collectrice 9. Après quoi, comme cela est montré à la figure 1(G), on enlève la pellicule d'oxydation thermique 5 et il se forme une pellicule d'oxyde métallique 10 et on grave sélectivement cette pel-licule d'oxyde métallique 10 par photogravure et on obtient alors une fenêtre d'oxyde métallique, après quoi on dépose un métal sur la fenetre d'oxyde métallique et ensuite, on tire les terminaux d'électrodes 11, 12, 13 de la région de base 7, de la région émettrice 8 et de la région collectrice 9 de façon à achever la production de l'élément bipolaire. Par ailleurs, dans la production d'un élément CMOS qui est un élément de mémoire, comme cela est montré à la figure 2(A), on forme dans un premier temps une couche d'oxyde 22 sur la surface du substrat de silicium de type-n 21, après quoi, comme cela est montré à la figure 2(B). on grave sélectivement cette couche d'oxyde 22 par procédé de masquage et de gravure, et on forme un puits de type-p 23 par diffusion d'une impureté de typep à travers cette portion gravée sélectivement, puis comme cela est montré à la figure 2(C), après avoir grave sélectivement la couche d'oxyde 22. on diffuse une impureté de type-p telle que du bore, de sorte que sont formées une région de source 24 et une région de drain 25 de canal-p.Ensuite. comme cela est montré à la figure 2(D). une région de source 26 et une région de drain 27 de canal n sont formées par diffusion d'un phosphore qui est une impureté de type-n à l'intérieur du puits de type-p 23 : ensuite, comme cela est montré à la figure 2fi), après avoir enlevé l'oxyde. on forme de nouveau une autre couche d'oxyde 22 et l'on grave sélectivement cette couche d'oxyde 22 ; on forme alors une région de porte ou de grille 28 de façon à remplir de bore la region de porte 28 pour le renforcement de la tension de seuil. après quoi on fait fusionner un silicium polycristallin 29 avec celle-ci.Ensuite, comme cela est montré à la figure 2(F), après l'ouverture de la fenetre d'électrodes et le dépôt de l'aluminium sur toute la surface. on procède au masquage et à-la gravure. éliminant ainsi les portions inutiles reliées entre la source, le drain et la porte, achevant ainsi la production de l'élément CMOS. Cependant, avec ce procédé de fabrication classique de l'élément bipolaire et de l'élément CMOS, il n'existe aucun moyen de produire simultanément l'élément bipolaire et l'élément CMOS. De ce fait. dans les cas d'appareils de communication et de différents dispositifs électroniques dans lesquels on a besoin simultanément de l'élément bipolaire et de l'élément CMOS, ceci accroît le nombre de pièces et par conséquent on est confronté à l'inconvénient d'opérations d'assemblage délicates par suite de l'augmentation du nombre de pièces. Un but de la présente invention consiste par conséquent à créer un procédé de fabrication pour un élément Bi-CMOS, c'est-à-dire permettant de produire si ~ultan#~ent et sur un seul et meme substrat un élément bipolaire et un élément CMOS. Le but de la présente invention est atteint en ce que l'on fabrique l'élément CMOS par traçage de rainures au cours du procédé de fabrication de l'élément bipolaire que l'on va expliquer en détail en référence aux dessins d'accompagnement dans lesquels Les figures 1(A)-(G) sont les schémas du procédé de fabrication d'un élément bipolaire classique. Les figures 2(A)-(F) sont les schémas du procédé de fabrication d'un élément CMOS classique. Les figures 3(A)-(H) sont les schémas du procédé de fabrication d'un ensemble Bi-CMOS par traçage de rainures selon la présente invention. Les figures 3(A)-(H) sont les schémas du procédé de fabrication d'un élément Bi-CMOS par traçage selon la présente invention, dans lequel comme cela est montré à la figure 3(A), on forme d'abord une couche d'oxyde 32 en oxyde de silicium (SiO2) sur la surface d'un substrat de silicium de type-p 31 et l'on grave sélectivement cette couche d'oxyde 32 par masquage et gravure, puis comme cela est montré à la figure 3(D), on forme une couche noyée N 33 par diffusion d'une impureté de typen à l'intérieur du substrat de silicium de type-p 31 à travers la portion gravée selectivement de la couche d'oxyde 32, puis comme cela est montré à la figure 3(C), après avoir enlevé la couche d'oxyde 32, on procède à la croissance d'une couche épitaxiale de type-n 34 sur le substrat de silicium de type-p 31 d'une épaisseur inférieure à 5 pm. Après quoi, comme cela est montré à la figure 3(D), on forme de nouveau une autre couche d'oxyde 35 sur toute la surface de la couche épitaxiale de type-n 34, après gravure sélective de la couche d'oxyde 35 par masquage et gravure et ensuite on forme plusieurs régions d'isolation 36 par diffusion d'une impureté de bore.Puis, comme cela est montré à la figure 3(E), on grave sélectivement la couche d'oxyde 35 par masquage et par gravure et les régions de base 37a, 37b, 37c sont alors formées au niveau de la portion sélectivement gravée, puis comme cela est montré à la figure 3(F), on grave sélectivement la couche d'oxyde 35 de sorte qu'une région émettrice 38. une région collectrice 39 et une région de drain de canal-n 40 sont respectivement for mées. Après quoi, comme cela est montré à la figure 3(G), on enlève la couche d'oxyde 35, puis on grave la portion intermédiaire de région de base 37b du canal-p selon une méthode de traçage de rainures de façon à former une rainure 41. on forme en même temps une rainure 42 par gravure en traçant la portion intermédiaire de la région de base du canal-n 37c, on diffuse du silicium polycristallin dans les rainures 41, 42 de sorte que la couche épitaxiale 34 autour de la proximité de ces rainures tracées 41, 42 est inversée, après quoi on forme une couche d'oxyde 43 sur celle-ci. Dans la description ci-dessus, par gravure selon le mode de traçage ou gravure par traçage. il faut entendre l'application d'un gaz induit tel que du CBrF3 et on forme un plasma par application d'un courant à haute fréquence de sorte qu'une portion prédéterminée sur le substrat de silicium 31 est gravée en profondeur par ce plasma. Subséquemment. comme cela est montré à la figure 3(H), on ouvre la fenêtre d'électrode en gravant sèlec- vivement la couche d'oxyde 43 et ensuite, les terminaux d'électrode B. E. C de la base, de l'émetteur et du collecteur sont tirés par déport de métal tel que de l'alu minium en même temps que les terminaux d'électrode D. S. G du drain, de la source et de la porte, achevant ainsi la fabrication du Bi-CMOS. L'élément Bi-CMOS ainsi fabriqué de la présente invention comporte la portion de coté gauche formée par la région de base 37a, la région émettrice 38 et la région collectrice 39 fonctionnant comme élément bipolaire tandis que la portion intermédiaire formée par la région de base 37b et la rainure tracée 41 sert de canal p du CMOS, et la portion de côté droit formée par la région de base 37c. la région de drain D et la rainure tracée 42 sert de canal-n du CMOS, respectivement. Comme cela a été décrit en détail ci-dessus, la présente invention a pour effet de rehausser le degré d'intégration des éléments puisque l'élément CMOS est fabrique en utilisant la gravure par traçage de rainures et que deux fonctions différentes peuvent être réalisées avec un seul et même élément étant donne qu'un élément bipolaire et un élément CMOS sont simultanément fabriqués sur un même substrat, ce qui par conséquent simplifie le procédé d'assemblage et réduit les colts, en améliorant bien entendu la compacité du dispositif. REVENDICATION Procédé de fabrication d'un élément Bi-CMOS par traçage de rainures comprenant les étapes suivantes consistant à procéder à la croissance ou tirage d'une couche d'oxyde en oxyde de silicium sur la surface d'un substrat de silicium de type-p (31) ; former une couche noyée N+ par diffusion d'une impuretés de type-n après avoir selectivement gra vê la couche d'oxyde enlever la couche d'oxyde procéder à la croissance d'une couche épita- Xiale de type-n (34) sur le substrat de silicium de type-p :: procéder à la croissance d'une couche d'oxyde sur la couche épitaxiale former plusieurs régions d'isolation (36) en diffusant une impureté de bore après avoir gravé sélectivement la couche d'oxyde former des#régions de base (37a, 37b, 37c) en gravant sélectivement de nouveau la couche d'oxyde, la région émettrice, la région collectrice et la région de drain du canal-n, respectivement enlever la couche d'oxyde tracer des rainures (41, 42) par gravure tra cantre de la portion intermédiaire d'une seconde région de base du canal-p et de la région intermédiaire d'une troisième région de base du canal-n procéder de nouveau à la croissance d'une couche d'oxyde (43) après inversion de la couche epita axiale (34) du voisinage des rainures tracées par diffusion d'un silicium polycristallin sur les rainures tracées ouvrir une fenêtre d'électrode en gravant sélectivement la couche d'oxyde : et déposer un métal tel que de l'aluminium de façon à tirer respectivement les terminaux d'électrode de la base, de l'émetteur et du collecteur de l'élément bipolaire et les terminaux d'électrode du drain, de la source et de la grille ou porte de l'élément CMOS.