Brevet FR2631488A1 — publié le 19891117

CIRCUIT INTEGRE HYPERFREQUENCE DE TYPE PLANAR, COMPORTANT AU MOINS UN COMPOSANT MESA, ET SON PROCEDE)F. FABRICATION. La présente invention rt relative à un circuit intégré hyperfréquence, de type planar mais comportant au moins un composant semiconducteur del type mésa. Elle concerne également le procéidé de fabricaiotn fie ce circuit intégré hyperfréquence. Les matériaux sur lesqels l'invention peut être appliquée sont les matériaux du groulpo III-V. tels que GaAs, AlGaAs ou InP, bien que ceux-ci ane oient pas limitatifs. Elle peut également être appliquéeo sur I1, 4ilicijim. puisque certaines 1 diodes en silicium dle type PIN. limpet mentent jusqu'à 100 GHz et au delà. Il est connu qu'en hypo-rfrè'qences, les composants mésas, c'est à dire ayant une ttr,,'tiire verticale dont les flancs sont degag.és, sont les pli.s po'rfnrmants Mais, en raison même de la fréquence, ces composants sont de très petites dimensions,et il est délicat do loc assombler sur un substrat céramique ou diélectrique (GaAs sen,,-i-olant par exemple) pour en faire un circuit. Si ces composanfts mésas sont intégrés dans un circuit intégré planar, d'utno part ils font saillie en r surface, ce qui ne Facilite pas le- opérations ultérieures de masquage et de métallisation par,xomple, d'autre part leur connexion par la face supérieure li mrésa exige des opérations supplémentaires pour que la métallisaltion de connexion sur le mésa ne court-circuite pas les co)li.] oc somiconductrices sur les flancs du mésa. 2 6 3 1 4 8 a C'est un objet de l'invention que de proposer un circuit intégré hyperfréquence de type planar, c'est à dire dont la face libre opposée au substrat oel très sensiblement plane, circuit Intégré dans lequel au moins un composant mésa est enterré dans un caisson creusé dans les couches semiconductrices,. et dont un matériau diélectrique remplit ce caisson, autour du composant mésa, eo Façon à reconstituer une surface plane sur laquelle sont déposées les lignes d'lnterconnexions, ou lignes microbandeo. Selon un autre objet d(e l'invention, le matériau diélectrique qui remplit le caisson, aufntr du composant mésa, a un coefficient de dilatation et une contqlante diélectrique égaux ou très proches de ceux du matériau sornmiconducteur. Selon un autre objet do l'invontion, les connexions d'accès au plateau du mésa, prisres pnr une métallisation selon la technique planar, suppriment bs solffs de liaisons par fils thermocomprimés, et les lignes microrhandes déposées en surface du circuit intégré ont une impactance constante puisque l'épaisseur et la constante diéobet,.iqno de]eur support sont constantes, De façon plus préciso, l'isontion consiste en un circuit intégré hyperfréquence de typo planar comportant au moins un composanit de type m6s, ponrté par un substrat en matériau semiconducleur semi-isolant..aractérisé en ce que le composant mésa est situé dans un caisson creusé dans la pastille du circuit intégré, ce caissotn étant rempli, autour du composant mésa, par un diélectriquo (lintit la surface supérieure est dans le plan de la surface cloq composants planar, les interconnexions entre composants planair et mésa étant réalisées, 3 sur la face supérieure de la pastillo. au moyen de lignes microbandes en contact direct averc, loq dits composants tandis que la face inférieure métallisée du, ullbstrat constitue un plan de masse pour les lignes microbandes. L'irivention sera mieux comprise par l'exposé plus détaillé d'un exemple de réalisation ot rip deux exemples de son procédé de fabrication, en s'appuyant sur les figures jointes en annexes, qui représentent: - figure 1: vue en coupe d'un circuit intégré hyperfréquence selon l'invention, comportant deux cliorlds de type mésa. - figures 2 à 8: étapes du procédé de fabrication selon l'invention d'un circuit intégré planar comportant au moins deux diodes mésa de types différents, - figures 9 et 10': étapes finales cI, procédé de fabrication selon l'invention d'un circuit integra planar comportant au moins un transistor planar et une dindio mésa. De façon à en rendre la rloqcription plus précise, l'invention sera exposée en s'appu.vant sur l'exemple d'un circuit intégré en GaAs, sans quo ceei ne constitue une limitation à l'invention qui s'appliquo i toules matériaux seniconducteuirs convenant aux hyporfréeqiences La figure 1 représente unre coupe de la partie d'un circuit intégré planar qui comprend au moins un composant semiconducteur mésa: à titre d'exemlplc. non limitatif, ce schéma représente deux diodes. de strictll,.9 dlifférontes. Ce circuit intégré est uner pastille de GaAs qui comprend deux faces principales: In face 1 du côté du substrat 2, et la face 3, opposée à la prcdlentfo et qui est planar. Sa planéité est importante pour minimiser les éléments parasites tels que selfs et capacités aux frféqulenceq millimétriques et en utilisation large bande. Une région de ce circuit intégré planar comprend un caisson dans lequel sont deux diode ms.a 4 et 5: le caisson et les mésas sont tels que le plan suprieour des mésas est confondu avec le plan de la face planar 3 du cirruit intégré. Chaque mésa est recouvert sur ses flancs par une couche d'arrêt 6, par exemple en nitrure de silicium Si3 N 1 ouverte seulement aux endroits des prises de contact 7,8 tof 9 sur les diodes 4 et 5. Pour conserver la planéité de la faco planar 3 du circuit intégré, le caisson est rempli, autour des mésas, par un matériau diélectrique 10, percé,i néce.ssaire pour prendre un 2 6 3 1 4 8 8 contact électrique, en 11 par exemple. Les métallisations de coniact Pt g'interconnexion sont gravées sur la surface planar 3 du circuit intégré, et elles peuvent être de type microbandes. En effet, l'invention pré-voit que le matériau diélectrique 10 a même coefficient de dilatation que le substrat 2 en GaAs, pour qu'il n'y ait pas destruction du circuit intégré en fonctionnement, ni qu'il ait une constante diélectrique B1 très proche de In contante diélectriquec du substrat: par exemptle, un verre composé d'oxydes AI2 03 + Z nO + Si 02 de ú _1 = 2l 'n,Vint vec un substrat de GaAs semi-isolant de 2 = 12,5. -2 Ainsi, entre les lignes nirrhinderie 12 portées par la surface planar 3 du circuit intégrr,. e.t leur plan de masse 13 constitué par une métallisation dro IF sirface 1 du substrat, l'épaisseur et la constante di61lntrique des différents matériaux, GaAs ou verre, sont constantes,: il n'y a pas de variations de l'impédance dos lignes rnicvrbands. Dans un composant mésa. les contetaS électriques sont, par définition, pris dans deux plans différertts. Dans l'exemple choisi pour exposer l'invention, un premier composant 4 a un premier contact 7 pris dans le plan 3 et un second contact 8 pris sur une couche inférieure, rlans le fond d'un puits 11 creusé dans le diélectriquie 10. VIn eonnd composant 5 a un premier contact 9 pris dans le plan.3 ni lin second contact pris par la face arrière au moyen d'un prTçneg 14 dans le substrat 2. Le détail structurel des compnoanfq mésa 4 et 5 n'est pas précisé. L'invention concerne au rmoins un composant mésa noyé dans un diélectrique qui remplit lin caisson dans.un circuit intégré planar. Ce composant pett être une diode ou un transistor, et être composé d'un nomhre de couches qui sort du domaine de l'invention. Une dinde crhorttkyv réalisée sur les couches N-N et une diode PIN no sont représentées que pour concrétiser l'invention. La description du procid de c, fabrication de ce circuit intégré permettra de mieux comprentirer a structure Le produit de départ, on figure 2, est une plaquette de substrat 2, en GaAs semi-isolant, sur laquelle on fait croître par une première épitaxie par o"xemple les deux couches de GaAs N et N+ dans lesquelles spra réalisée la diode 4 de la figure 1. Leur épaisseur totale est do l'ordre de 2 microns. Puis on dépose sur cette plaquertte épitaxiée une première couche d'arrêt 15, par exemple en nitru're de silicium, sur 2000 A d'épaisseur. l0 Dans la seconde étape. on figure 3, un masquage approprié permet de conserver les rçSeions de la couche d'arrêt qui protègent la future diode l,' les parties planar du circuit intégré (hors du chamip de la figure). Après développement, une gravure crtc tit caisson 16 dont la profondeur de l'ordre de 4 micrrnw est égale à celle du composant 5, et atteint le substrat 2 En tout état de causo.]'épitaxie préliminaire concerne le ou les composants les phlq Fins, et la gravure du caisson concerne le ou les componntf; les plus épais. S'il en 2 était autrement, le composant.) ropnserait sur la couche épitaxiée la plus profonde du composant 1. Une seconde- épitaxie, sur ntoute la surface de la plaquette, en figure 4, fournit la nu les couches actives du composant 5. On y a représenté irrais nouches de GaAs dopées P,I et N puisqu'on a choisi comme, des couches de la première épitaxie. Sur cette surface supirieurr 17 est déposée une seconde couche d'arrêt 18, par exemplo en nitrure de silicium, sur 2000 A d'épaisseur. Après masql] age. elle est gravée pour ne conserver que la région qui roetuv-re et protège le futur composant mésa 5. A ce point du proc6di doi fabrication, le circuit Intégré n'est plus planar Il crmporto les couches épitaxiées qui surmontent les régions planar, eo qui sont les couches P,I,N représentées en figure 4 à titre d'exemple. Il faut donc retrouver la surface planar dlu circuit intégré soit par polissage mécano-chimique, soit par gravure chimique. La figure montre l'état du circuit intégré après planarisation par une gravure chimique: il y a une lsgÈre attaque des couches épitaxiées au dehors des régions protégées par les couches d'arrêt 15 et 18. La gravure chimique eot poursuivie de façon à éliminer, comme montré en figure G, loe couches de la deuxième épitaxie situées entre le compnsant planar 4 et le futur composant mésa 5. Cette graviuro, qui crée le mésa, est poursuivie jusqu'à atteindre en 19 Ir stubstrat 2 la structure verticale du mésa 5 est donc isolée. Les flancs d'une structure meSa sont très généralement protégés par une couche de passivatlionn. Le dépôt d'une couche 6 de nitrure de silicium par rxomple constitue la première étape montrée en figure 7. Cttl r'n,, rhe recouvre également les flancs des régions planar, ainsi que les. surfaces supérieures, mais cela ne présontr, pac d'inconvénient: au contraire, cette passivation protège lIo couches de matériaux III-V contre l'oxygène contenu dans Ioe v-rre de l'étape suivante. La seconde étape de celltte mêmrne figure consiste en un dépôt planarisé, dans le caisson l, d'un diélectrique 10 en poudre de verre frittée: il est important que ce diélectrique ait sensiblement même coefficient óle drilatation thermique et même constante diélectrique que le substrat du circuit intégré. Si celui-cl est en GaAs semi-isolant. un verre composé d'un mélange d'oxydes AI2 03 * Zn 0 4 SiO2 convient bien. Le diélectrique 10 est poli si nécessaire pour le planariser. La surface planar est alors masquée puis gravée pour ouvrir dans la couche 6 de passivatinn des fenêtres 7 et 9 de prises de contact électrique, sur les,ouches supérieures des composants 4 et 5. Si nécessaire, une nouverture en 11 peut être pratiquée dans la couche 6 de paRssqivation, pour aller prendre en 8 un contact électrique sur tner couche inférieure d'un composant. Enfin, comme reprtisernté en figure 8, les interconnexions ou lignes microbandos 12 sont déposées et gravées sur la surface planar 3 du circuit intégré. Les lignes microbandes 12 ont une impedance lonstante en effet, le diélectrique 10 obture le caisson 16 autour du mésa, et il a même constante diélectrique que le substrat 2. Il y a donc une épaisseur constante et sans variation de constante diélectrique entre les lignes microbandes 12 et lo plan de masse qui reste à déposer, sur la face inférieure du suibstrat. Le circuit intégré représonté achevé en figure 1. subit d'abord un rodage du substrat 2 par sa face inférieure, ce qui permet d'ajuster l'impédanco rlcq lignes microbandes, puisqu'on sait que cette imp(dan(co dépend entre autres de l'épaisseur de diélectrique entre ligne et plan de masse. Mais cet amincissement facilite également lo perçage en 14 d'un trou de reprise de contact sur la strccticre misa 5, par la face arrière du circuit intégré. Ce trou i1 est percé chimiquement par des procédés bien connus, et il traverse le substrat 2, jusqu'à atteindre la couche la plus profonde du composant mésa 5. Il ne reste plus qu'à dépoPer une métallisation 13 de plan de masse sur la face arrière dci substrat 2 et dans le trou 14 de reprise de contact pour achever le circuit intégré selon l'invention: c'est un cirtuit planar parce que sa surface supérieure est plane. mais il comporte au moins un composant mésa, "enterré" dans uin t aisson rebouché avec un diélectrique. Le circuit intégré. selon l'invention et son procédé de fabrication ont été exposés dans le cas nfi au moins un composant planar comporte des couches épitaxiées c'est la diode Schottky + sur jontion N-N. Les figures 9 et 10 donnent les étapes finales du procédé de fabrication dans le cas o les composants 2 6 3 1 4 8 8 planar sont implantés. Le procédé reste conforme. dans ses premières étapes, a ce qui a été exposé pour les figures 2 à 6, à l'exclusion de la première épitaxie des couches N et N, qui n'a pas de raison d'être puisque les composés planar sont implantés. Dans ces conditions, le procédé aboutit à la structure de la figure 9, qui est le pendant de la figure 7 dans le cas précédent. Les surfaces planar 15 et 18 de la couche d'arrêt 6 sont alors masquées et gravées: en 15 pour dégager par exemple la surface d'un transistor A implanter, et en 18 pour dégager une reprise de contact iar ln diode mésa 5. Puis, en figure 10, au moins un transistor planar 4 est implanté: le détail des régions implantées n'a paw a être explicité içi, car il sort du domaine de l'invention Cr, sont par exemple deux caissons 19 et 20 d'accès de source et die drain, et un canal 21. Les métallisations de source 22, de grille 23 et de drain 24 sont déposées selon les règles de, l'art sur les réglons Implantées correspondantes. Le procédé se termine, commrre précédemment, par l'amincissement du substrat 2, afin {laluster l'impédance des lignes microbandes, et le dépôt et grnvire des métallisations 12 et 13 sur les deux faces, avec si ncressaire une reprise de contact en 14, par la face arrière. Le procédé selon l'invention permet de réaliser des circuits microbandes sur des pi,,-P de circuit intégré hyperfréquence planar comportant au moins un composant à structure mésa, qui est enterré dans un caisson ensuite bouché. par un diélectrique. Les accès supérieurs par lignes m1crobandes aux composants suppriment les selfs de laisons qui, dans l'art connu, sont créées par les fils ou ponts à air. Le procédé selon l'tinvention est utilisé pour réaliser des mélangeurs monolithiques à diodes Schottky et diodes PIN de protection, des osclllateurs VCO à transistors et diode varicap, des limiteurs ou des commutateiur à N voies, sous forme de circuit intégré planar. REVENDICATIONS 1- Circuit intégré hyperfréquence de type planar comportant au moins un composant de type mésa, porté par un substrat (2) en matériau semiconducteur semi-isolant, caractérisé en ce que le composant mésa (5) est situé dans un caisson (16) creusé dans la pastille du circuit intégré, ce caisson (16) étant rempli, autour du composant mésa (5), par un diélectrique (10) dont la surface supérieure est dans le plan de la surface (3) des composants planar (4), les interconnexions entre composants planar (4) et mésa (5) étant réalisées, sur la face supérieure (3) ' de la pastille. au moyen de lignes microbandes (12) en contact direct (7,8,9) avec les dits composants (4,5), tandis que la face inférieure (1) métallisée du substrat (2) constitue un plan de masse (13) pour les lignes microbandes (12). 2 - Circuit intégré selon la revendication 1, caractérisé en ce que le diélectrique (10) qui remplit le caisson (16) a un coefficient de dilatation thermique et une constante diélectrique sensiblement égaux à ceux du substrat (2) du circuit intégré. 3 - Circuit intégré selon la revendication 2, caractérisé en ce que le diélectrique (10) est un verre de A12 03 + Si 02 + ZnO, dans le cas ol le substrat (2) est en GaAs. 4 - Circuit intégré selon la revendication 1 caractérisé en ce que la profondeur de creusement du caisson (16) est égale à la hauteur du composant mésa (5), et atteint le substrat (2) semi-isolant. - Circuit intégré selon la revendication 1, caractérisé en ce que les flancs du caisson (16) et du composant mésa (5) sont recouverts par une couche de passivation (6) en matériau diélectrique. 6 - Circuit intégré selon la revendication 2, caractérisé en ce que, entre les deux faces planes (1,3) du circuit intégré, l'épaisseur et la constante diélectrique des matériaux (2,10) qui séparent les lignes microbandes' (12) de leur plan de masse (13) est constante. 7 - Circuit intégré selon la revendication 6, caractérisé en ce que l'épaisseur du substrat (2) est choisie et ajustée pour définir une impédance caractéristique aux lignes microbandes (12+13) l0 8 - Procédé de fabrication d'un circuit intégré hyperfréquence de type planar comportant au moins un composant de type mésa, caractérisé en ce qu'il comporte les étapes suivantes a) protection de.la surface planar (3) de la pastille de circuit intégré par une couche d'arrêt (15) en diélectrique tel que Si3 N4, masquage et gravure de cette couche d'arrêt (15) pour dégager la région du futur composant mésa (5), et du caisson (16) qui l'entoure, b) creusement par gravure du caisson (16), jusqu'à une profondeur égale à la hauteur du composant mésa (5), c) épitaxie des couches de matériaux semiconducteurs, constitutives du composant mésa (5), sur une épaisseur égale à la profondeur du caisson (16), d) dépôt d'une seconde couche d'arrêt (18) en diélectrique tel que Si3 N4, masquage et gravure de cette couche d'arrêt (18) pour masquer la région du futur composant mésa (5) mais dégager le caisson (16) qui l'entoure, e) gravure des couches épitaxiées déposées dans le caisson (16), sauf celles masquées (18), jusqu'à atteindre (19) le. substrat semi-isolant (2), f) passivation des flancs du mésa (5) par une couche (6) de diélectrique tel que Si3 N4, et remplissage du caisson (16) par un diélectrique (10) ayant sensiblement même coefficient de dilatation thermique et même constante diélectrique que le substrat (), substrat (2), 2 6 3 1 4 8 8 1! g) planarisation du diélectrique (10) qui remplit le caisson (16), masquage et reprise de contacts électriques (7,8,9) sur les composants planar (4) et mésa (5), et réalisation des interconnexions en lignes microbandes (12), h) amincissement du substrat (2) par sa face arrière (1) afin d'ajuster l'impédance des lignes microbandes (12), i) perçage des reprises de contact (14) par la face arrière (1) du substrat semi-isolant (2), j) dépôt sur la face arrière (1) du substrat (2) de la métallisation de plan de masse (13).