Brevet FR2614154A1 — publié le 19881021

RESEAU D'AIDE A LA COMMUTATION D'UN TRANSISTOR BIPOLAIRE DE PUISSANCE La présente invention concerne un réseau d'aide à la commutation d'un transistor bipolaire de puissance. L'objectif est de réaliser un commutateur de puissance avec une aire de sécurité en commutation étendue. Les semiconducteurs de puissance utilisés dans les convertisseurs ou dans les alimentations à découpage peuvent être soumis lors des phases de commutation à la fois à des courants et à des tensions élevés. Cette contrainte pose de gros problèmes de dimensionnement des ~ transistors car les transistors bipolaires utilisés dans ces applications haute tension ont des tenues en tension bien plus faibles lors des phases de commutation qu'en statique. Il existe deux types de solutions au problème ci-dessus les solutions "semiconducteur" et les solutions "circuit". Les solutions "semiconducteur" conduisent à un surdimensionnement important sur la tenue en tension du transistor. Ceci implique une couche épitaxiale plus épaisse et plus résistive. Cette méthode de surdimensionnement permet une configuration relativement simple des équipements mais elle a les inconvénients suivants : coût plus élevé en silicium utilisé, les performances du dispositif (gain, temps de commutation, tenue en saturation, etc.) sont dégradées. I1 est également possible de résliser des transistors de commutation avec une tension de bloquage en commutation pratiquement égale à la tension de claquage intrinsèque du matériau épitaxié, donc d'éviter les inconvénients décrits plus haut, en utilisant des technologies à grande finesse de gravure et à double niveau métal, telles que la technologie connue sous l'appellation commerciale SIRET chez la soclété SIEMENS. Ces technologies sont complexes et coûteuses et l'utilisation optimum des composants ainsi réalisés est délicate. Les solutions "circuit" consistent å placer en série et/ou en parallèle avec le composant, des circuits dits "réseaux d'aide å la commutation". Ces réseaux sont réalisés à base de composants passifs et permettent de commuter des tensions très au-dessus de la limite physique représentée par la tension de claquage collecteur-émetteur en base ouverte VCEO Ils ont cependant les inconvénients suivants : conception plus complexe de l'équipement, coût élevé des composants passif s, ils ne fonctionnent que dans une certaine plage de rapport cyclique, ils perturbent le fonctionnement du convertisseur à faible charge, ils ne remplissent plus leur rôle en cas de surcharges importantes, ils induisent des pertes importantes dans les équipements. Afin de pallier ces inconvénients, l'invention propose de placer en parallèle avec le transistor de commutation principal en technologie bipolaire, un transistor MOS dont la tension de claquage est sensiblement égaie à la tension de claquage collecteur-base en émetteur ouvert VCBO du bipolaire. La commande de grille du transistor MOS est décalée dans le temps par rapport à la commande de base du bipolaire de sorte que c'est le MOS qui subit les contraintes maximales IC, VCE durant les commutations et non le transistor bipolaire. L'invention a donc pour objet un réseau d'aide & la commutation d'un transistor de puissance du type bipolaire, ledit réseau étant connecté en parallèle sur le transistor bipolaire, caractérisé en ce que le réseau comprend un transistor MOS dont la tension de claquage est sensiblement égale å la tension VCBO du transistor bipolaire, la commande de grille du transistor MOS étant décalée par rapport å la commande de base du transistor bipolaire pour que la trajectoire du courant collecteur du transistor bipolaire en fonction de sa tension collecteur-émetteur reste å l'intérieur de l'aire de sécurité en commutation du transistor bipolaire. L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre, donnée à titre non limitatif, et grâce aux dessins annexés parmi lesquels -la figure 1 est le schéma théorique d'un circuit hacheur typique, - la figure 2 est un diagramme représentant les trajectoires IC(VCE), - la figure 3 est un diagramme représentant l'aire de sécurité en commutation d'un transistor, - la figure 4 représente un circuit hacheur équipé de son réseau d'aide à la commutation selon l'art connu, - la figure 5 est un diagramme représentant la trajectoire IC (VCE) d'un transistor dans un montage équipé d'un réseau d'aide å la commutation selon l'art connu, - la figure 6 représente un transistor de commutation associé à son réseau d'aide à la commutation selon l'invention, - la figure 7 représente les formes d'ondes idéales dans un commutateur selon l'invention, - la figure 8 illustre un exemple d'intégration du commutateur selon l'invention, - la figure 9 représente des formes d'ondes dans un commutateur selon l'invention, - la figure 10 représente une trajectoire IC(VCE), - la figure il illustre une manière de fragmenter la surface active d'un MOS, - la figure 12 est un schéma de variante du commutateur selon l'invention, - la figure 13 représente des formes d'ondes dans un commutateur selon l'invention, - la figure 14 représente une trajectoire IC(VCE), - la figure 15 est un schéma de transistor bipolaire commandé par deux transistors MOS, - la figure 16 est un schéma synoptique d'un commutateur avec réseau actif intégré La figure 1 représente le schéma théorique d'un circuit hacheur typique comprenant en série avec le générateur G délivrant une tension Vcc, une self L et un transistor de commutation T. Une diode D est placée en inverse en parallèle sur la self L. Dans ce montage, le transistor T est soumis lors de chaque commutation au courant IL et å la tension Vcc C'est ce qu'indique le diagramme de la figure 2 qui représente le courant IC du transistor en fonction de sa tension collecteur-émetteur VCE. Les flèches indiquent les trajectoires IC(VCE) pendant les commutations. L'aire de sécurité en commutation typique d'un transistor haute tension est représentée par le diagramme de la figure 3. Le transistor construit à partir d'une couche épitaxiale dimensionnée pour VCBO ne pourra etre utilisé que jusqu'à VCEO en commutation Pour commuter, par exemple, des tensions de 700V, le transistor devra être construit sur une couche épitaxiale de 1400V. Les dégradations conséquentes du gain eb des temps de commutation sont dans un rapport 3 à 4. La figure 4 reprend le circuit hacheur de la figure 1 avec en plus un réseau d'aide å la commutation à base de composants passifs. Ce réseau d'aide à la commutation est compris dans 1 espace entouré par la ligne en trait pointillé 1. Ce réseau comprend une self L1, deux diodes Dl et D2, deux résistances R1 et R2 ainsi qu'un condensateur C1 Ce réseau, selon l'art connu, dont le fonctionnement ne sera pas rappelé, permet de ramener les trajectoires IC(VCE) à l'intérieur de l'aire de sécurité du transistor comme le montre la figure 5. Ce type de réseau d'aide å la commutation présente les inconvénients cités plus haut. Selon l'invention et en référence å la figure 6, on place en parallèle sur le transistor de commutation bipolaire T1, un transistor T2 de type MOS. Le transistor MOS est choisi de façon que sa tension de claquage soit sensiblement égaie å la tension VCBO du transistor bipolaire. La commande de grille du transistor MOS est décalée par rapport å la commande de base du bipolaire de sorte que c'est le MOS qui subit les contraintes maximales IC, VCE durant les commutations et non le transistor bipolaire. Les transistors MOS ont l'avantage d'avoir une aire de sécurité en commutation étendue jusqu'à la valeur de leur tension de claquage en statique mais ils ont l'inconvénient de nécesslter des surfaces de silicium prohibitives pour commuter un courant donné.La mise en parallèle du MOS et du transistor bipolaire permet de combiner les avantages respectifs des deux technologies. La figure 7 représente, en fonction du temps, les formes d'ondes idéales dans un commutateur selon l'invention. Au temps t, on déclenche une commande de blocage et le courant 1B décroît jusqu'à devenir négatif avec un maximum de courant négatif à tl. Le temps entre t et t1 représente le temps de stockage du transistor bipolaire. De t1 à t2 (temps pour lequel 1B est nul), le courant IC décroit et ID vaut IL - 1C t2 - est un temps mort. Le blocage du MOS s'effectue de t3 à t4. Une tension VCE importante apparaît mais aucun courant ne circule dans le transistor bipolaire. La mise en oeuvre de l'invention peut faire appel à des composants discrets ou å l'intégration des deux transistors commutateurs et de leur commande sur une même pastille de silicium. Cette intégration est tout à fait réalisable dans des technologies de type VDMOS ou dite POWER MOS. La figure 8 illustre un exemple d'intégration des deux transistors commutateurs sur un substrat 2 de silicium de type n. A partir de ce substrat on a réalisé des caissons 3 de type p et 4 de type n pour élaborer un transistor bipolaire et des caissons 5 de type p et 6 de type n pour élaborer un transistor MOS. Un dépôt métallique 7 sur la face arrière du substrat permet l'obtention d'une électrode commune de collecteur pour le transistor bipolaire et de drain pour le transistor MOS. Sur la face avant du substrat les dépots métalliques 8, 9, 10 et 11 constituent respectivement les électrodes d'émetteur et de base pour le transistor bipolaire et les électrodes de source et de grille pour le transistor MOS. Les électrodes 11 sont séparées de la face avant du substrat par une couche d'oxyde de silicium selon la technique des transistors MOS. La partie de la description qui va suivre va s'attacher à décrire un exemple pratique de réalisation de l'invention. L'exemple choisi à titre non limitatif est celui d'un commutateur 1000 V/1OA avec un réseau actif intégré. Le transistor bipolaire choisi a une surface active de 20 mm2 et des tensions VCEO de 400V et VCBO de 1000V. Le transistor 2 MOS a une surface active de 5 mm et une résistance drain-source à l'état passant RON de 10 ohms à 1000C. Les diagrammes de la figure 9 représentent, en fonction du temps, les formes d'ondes à l'ouverture Les courants IC, 1B et ID ainsi que les tensions VCE et VGS correspondent à ceux mentionnés sur la figure 6. Le fonctionnement en conduction est le suivant. Le transistor bipolaire est maintenu en état de quasi-saturation avec une tension VcE de 2V. La grille du transistor MOS est également polarisée positivement et il clrcule un courant drain de 0,2 A. Le fonctionnement à l'ouverture est le suivant. Un courant négatif de blocage est appliqué sur la base du transistor bipolaire. Après le temps de stockage, le courant dans le collecteur commence à décroitre. La différence entre le courant dans la charge et le courant dans le bipolaire passe dans le MOS et la tension aux bornes de i'ensmble MOS-blpolaire commence à remonter. Lorsque le courant dans le bipolaire s'est annulé, la tension VCE vaut RON x 1L et est très inférieure à la tension VCEO du bipolaire.Le MOS est alors bloqué après un petit délai et la tension VcE remonte a Vcc. La trajectoire Ic(VcE) reste å l'intérieur de l'aire de sécurité en commutation du transistor bipolaire comme le montre la figure 10 ou l'aire de sécurité est délimitée par le tralt interrompu 15. Le MOS dissipe plus de la moitie des pertes en commutation de l'ensemble des deux commutateurs. Sa surface doit être prévue pour pouvoir évacuer ces pertes et pour que le produit RON x 1L reste inférieur au VCEO du bipolaire pour le courant maximum que lton veut pouvoir couper. La contrainte constituée par la dissipation thermique peut nécessiter une surface pour le MOS bien plus importante que celle calculée à partir de la résistance RON. On peut augmenter les possibilités de dissipation thermique du MOS sans pour cela en augmenter la surface active en fragmentant celui-ci et en insérant les MOS élémentaires ainsi formés sur toute la surface active du bipolaire. La figure 11 illustre une manière de fragmenter la surface active du MOS pour obtenir autant de surfaces élémentaires 16. On profite ainsi de l'épanouissement des lignes de flux thermique et les possibilités de dissipation thermique du MOS sont considérablement augmentées à surface active égale. Le fonctionnement à la fermeture est exactement symétrique du fonctionnement à l'ouverture. Une variante du fonctionnement à l'ouverture est illustrée par la figure 12 qui représente le schéma de principe d'un disposltif de limitation de la tension VCE à l'ouverture. Durant la phase de diminution du courant dans le bipolaire T1, la grille du MOS T2 est pilotée de manière que la tension VCE soit constante et légèrement inférieure à VCEO. Cela peut être réalisé par exemple grâce au circuit annexe représenté å la figure 12. Le circuit annexe comprend en parallèle sur le transistor T2 un circuit série comprenant une diode Zener Dz, un interrupteur S et une résistance R3. La grille de T2 est reliée électriquement au point commun entre l'interrupteur S et la résistance R3. l'a figure 13 représente les formes d'ondes dans le schéma de la figure 12. La diode Dz possède une tension de Zener Vz inférieure à VCEO de manière que la tension VCE soit constante et légèrement inférieure à VCEO durant la phase de diminution du courant dans T1. Le diagramme du bas de la figure 13 indique l'état de l'interrupteur S.Au début l'interrupteur est en position fermé (on) puis en position ouverte (off). On voit que, tant que l'interrupteur S est fermé, la tension VCE reste constante pendant la diminution du courant Ic Ceci a pour effet d'augmenter la tension présente aux bornes du transistor bipolaire pendant le blocage donc d'accélérer l'extraction des charges et de diminuer le temps de descente du courant Ic Pour ce dispositif, la trajectoire IC(VCE) est représentée å la figure 14 où le trait interrompu 20 délimite l'aire de sécurité en surtension. Dans de nombreuses applications, le transistor bipolaire est commandé par un MOS en montage Darlington et un MOS pour le blocage de la jonction émetteur-base. C'est ce que représente le schéma de la figure 15 où deux transistors MOS T' et T" sont montés en série, l'ensemble étant branché en parallèle sur le transistor bipolaire T1 Le point commun entre les deux transistors T' et T" est relié å la base du transistor T1 I1 est possible d'utiliser le MOS T' comme réseau actif. En effet, lorsque T" court-circuite la jonction émetteur-base de T1, il est possible de maintenir T' en conduction et de maintenir ainsi la trajectoire IC(VCE) à l'intérieur de l'aire de sécurité en commutation. Par rapport aux solutions "semiconducteur" et "circuit" connues dans l'état de l'art, l'invention apporte les avantages suivants. Le silicium est utilisé de façon optimale. L'aire de sécurité en commutation est étendue jusqu'à la tension VCBO. L'invention n'exige pas de composants passifs externes. Elle n'introduit aucune perturbation & faibles courants de charge. L'aire de sécurité est étendue même avec des surcharges en courant importantes. Le dispositif de l'invention fonctionne quel que soit le rapport cyclique de la commutation. Dans le cas où l'invention est mise en oeuvre par l'intégration monolithique, elle permet une grande facilité de conception et d'utilisation. La figure 16 est un schéma synoptique d'exemple de réalisation monolithique d'un commutateur avec réseau actif intégré. L'expression CPI désigne le commutateur de puissance intelligent. Le commutateur comprend un dispositif de commande de base et un dispositif de commande de grille. La réalisation de ces dispositifs ne pose pas de problèmes particuliers pour l'homme de l'art. Ils peuvent être également intégrés sur le même substrat semiconducteur qui sert à élaborer les transistors T1 et T 2 REVENDICATIONS 1. Réseau d'aide à la commutation d'un transistor de puissance du type bipolaire (T1), ledit réseau étant connecté en parallèle sur le transistor bipolaire, caractérisé en ce que le réseau comprend un transistor MOS (T2) dont la tension de claquage est égaie à la tension VCBO > du transistor bipolaire, la commande de grille du transistor MOS étant décalée par rapport å la commande de base du transistor bipolaire pour que la trajectoire du courant collecteur du transistor bipolaire en fonction de sa tension collecteur-émetteur reste à l'intérieur de l'aire de sécurité en commutation du transistor bipolaire. 2. Réseau selon la revendication 1, caractérisé en ce que lesdits transistors bipolaire (T1) et MOS (T2) sont intégrés sur un même substrat semiconducteur (2). 3. Réseau selon la revendication 2, caractérisé en ce que la base du transistor bipolaire (T1) et la grille du transistor MOS (T2) sont commandées par des dispositifs intégrés sur le même substrat semiconducteur (2). 4. Réseau selon l'une quelconque des revendications 1 å 3, caractérisé en ce que la surface active dudit transistor MOS est fragmentée (16) pour définir plusieurs transistors MOS élémentaires répartis sur toute la surface active du transistor bipolaire 5. Réseau selon l'une quelconque des revendications 1 å 4, caractérisé en ce que la grille du transistor MOS (T2) est pilotée de manière que la tension collecteur-émetteur (vie) du transistor bipolaire (T1) soit maintenue constante et inférieure å la tension VCEO dudit transistor bipolaire durant la diminution du courant collecteur dans ce transistor blpolaire. 6. Réseau selon la revendication 5, caractérisé en ce que le pilotage de la grille du transistor MOS est réalisé gr ce å une diode Zener (Dz). 7. Réseau selon 1' une quelconque des revendications 1 à 6, caractérisé en ce que le transistor MOS (T') dudit réseau a son drain connecté au collecteur du transistor bipolaire (T1) et sa source connectée å la base de ce transistor, un autre transistor MOS (T") ayant son drain et sa cource connectés respectivement à la base et à l'émetteur du transistor bipolaire.