Brevet FR2618947A1 — publié le 19890203

-1/ La présente invention concerne un dispositif à circuit intégré semiconducteur, et elle concerne plus particulièrement le perfectionnement apporté dans une implantation de mosaique d'amplificateur à large bande. La figure 3 représente un exemple, selon la technique antérieure d'un dispositif à circuit intégré semiconducteur, et la figure 4 représente une vue en coupe transversale selon la ligne A - A de la figure 3. La référence numérique 1 désigne un substrat semiconducteur en GaÀs (ciaprès nommé "substrat"), et des connexions de source 2a à 2e sont disposées sur le substrat i séparément l'une de l'autre à des intervalles égaux de façon à produire des régions source. Des trous traversants 3a à 3e pénètrent à travers le substrat 1 à des positions correspondant aux parties centrales des connexions de source 2a à 2e, et les connexions de source 2a à 2e sont reliées électriquement à la région à la masse qui est disposée sur la surface arrière du substrat 1. De cette façon, les connexions de source 2a à 2e sont mises à la masse en commun. Une connexion de drain 4a destinée à réaliser une région de drain est disposée approximativement à la partie centrale entre les connexions de source 2a et 2b sur le substrat 1, et de la mène façon que ci-dessus, une connexion de drain 4b est disposée entre les connexions de source 2b et 2c, un connexion de drain 4c est disposée entre les connexions de source 2c et 2d, une connexion de drain 4d est disposée entre les connexions de source 2d et 2e, et ces connexions de drain 4a à 4d sont reliées en commun après avoir été déroulées sur une longueur prédéterminée en direction du bas sur la figure 3. Les connexions de drain 4a & 4d sont déroulées sur une longueur prédéterminée en tant que telle parce que les caractéristiques électriques telles que les caractéristiques de fréquence du dispositif sont déterminées par cette longueur dans la conception mosaïque d'un amplificateur à large bande. En outre, une connexion de grille 51 destinée à réaliser une région de grille est disposée sur une région du substrat 1 qui est placée entre la connexion de source 2a et la connexion de drain 4a, et un tramsistr Q1 est constitué par la 2 6 1 8 9 4 7 connexion de source 2a, la connexion de drain 4a, et la connexion de grille 51. De la mème façon que ci-dessus, une connexion de grille 52 est disposée dans une région du substrat 1 qui est située entre la connexion de source 2b et la connexion de drain 4a, et un transistor Q2 est constitué par la connexion de source 2b, la connexion de drain 4a, et la connexion de grille 52. De méme un transistor Q3 est constitué par la connexion de scaurce 2b, la connexion de drain 4b, et la connexion de grille 53, un transistor Q4 est constitué par la connexion de source 2c, la connexion de drain 4b, et la connexion de grille 54, un transistor Q5 est constitué par la connexion de source 2c, la connexion de drain 4c, et la connexion de grille 55, un transistor Q6 est constitué par la connexion de source 2d, la connexion de drain 4c, et la connexion de grille 56, un transistor Q? est constitué par la connexion de source 2d, la connexion de drain 4d, et la connexion de grille 57, et un transistor Q8 est constitué par la connexion de source 2e, la connexion de drain 4d, et la connexion de grille 58. De cette façon, une section 6 d'amplificateur à large bande est constituée des connexions de source 2a à 2e, des trous traversants 3a à 3e, des connexions de drain 4a à 4d, des connexions de grille 51 à 58, et des transistors Q1 à Q8. En outre, dans la réalisation des trous traversants 3a à 3e, il faut maintenir à une valeur prédéterminée les intervalles entre trous traversants adJacents. Ceci résulte en premier lieu de la difficulté technique de réaliser les trous pénétrants come trous traversants 3a à 3e qui devraient être disposés à travers le substrat 1 plus bas qu'une valeur prédéterminée parce que les trous pénétrants sont réalisés par gravure, et en second lieu de la nécessité de prendre en compte les interférences mutuelles entre les trcus traversants 3a à 3e. De façon générale, lorsqu'on produit un amplificateur à large bande sur une microplaquette de semiconducteur, la configuraiton de la microplaquette de semiconducteur est déterminée par l'implantation de la section 6 d'amplificateur à large bande, c'est-à-dire la configuration de la section 6 d'amplificateur à large bande. Par conséquent, dans le dispositif à circuit intégré semiconducteur de la technique antérieure dans lequel les trous traversants 3a à 3e sont implantés sur une ligne droite sur le substrat semiconducteur 1, la section 6 d'amplificateur à large bande devient allongée, et par conséquent, la microplaquette de semiconducteur devient également allongée, ce qui réduit le nombre de microplaquettes de semiconducteur que l'on peut produire par plaquette (ci-après désigné "nombre théorique de microplaquettes") par comparaison avec le cas o l'on emploie une plaquette carrée de mêmbe surface. En outre, il peut se produire un espece sur le substrat 1 parce que les longueurs des connexions de drain 4a à 4d devraient être établies à des valeurs supérieures à une valeur predéterminée à partir des caractéristiques électriques du dispositif, ce qui a pour résultat défavorable une augmentation de la surface de la section 6 de l'amplificateur à large bande, et par suite, une augmentation de la surface de microplaquette et une réduction du nombre théorique de microplaquette6. Un but de la présente invention est de fournir un dispositif à circuit intégré semiconducteur susceptible d'augmenter le nombre théorique de microplaquettes. D'autres buts et avantages de la présente invention ressortiront de la description détaillée donnée ci-après; il faut comprendre, cependant, que la description détaillée et le mode de réalisation spécifique sont donnés à titre d'exemple seulement, puisque diverses variations et modifications comprises dan l'esprit et le cadre de l'invention apparaitront & 1%luae de l'art à partir de cette description détaillée. Dans celle-ci, on se réfère aux dessins annexés sur lesquels: Selon un aspect de la présente invention, on réalise plusieurs transistors constitués d'un région source, d'unme région drain, et d'une région grille, les régions source des transistors sont reliées en commun '1me à l'autre par des trau traversants dispoés pénétrants à travers le substrat semiconducteur à des positions correspondant à la région saurce, les régions grille des transistors sont reliées en commun l'une à l'autre sur ledit substrat semiconducteur, les régions drain des transistors sont reliées en commun l'me Ml'autre sur le substrat semiconducteur, et les trous traversants du substrat semiconducteur sont disposés dispersivement de façon bidimensionnelle dans la surface du substrat semiconducteur. Par conséquent, la configuration de l'amplificateur à large bande et à son tour, la configuration de la micrplaquette de semiconducteur est rendue plus 2 6 1 8 9 4 7 2618947' proche d'un carré,let la surface de La section d'amplificateur à large bande à son tour La surface de la microplaquette de semiconducteur est réduite, ce qui augmente le ncmbre théorique de microplaquettes. rDs celle-ci on se réfère aux dessins annexés sur lesquels: la Figure 1 est une vue en plan représentant un dispositif à circuit intégré semiconducteur selon un mode de réalisation de la présente invention; la Figure 2 est une vue en plan représentant un dispositif à circuit intégré semiconducteur selon un autre mode de réalisation de la présente invention; la Figure 3 est une vue en plan représentant un dispositif à circuit intégré semiconducteur selon la technique antérieure; et la Pigure 4 est une vue en coupe transversale représentant le dispositif de la Figure 3 selon la ligne A - à de la Figure 3. La Figure 1 représente un dispositif à circuit intégré semiconducteur selon un mode de réalisation de la présente invention. Les différences de structure du mode de réalisation par rapport au dispositif de la technique antérieure de la Figure 3 réside dans le fait que les trouas traversants 3a à 3e sont disposés dans une configuration à deux rangs sur la surface du substrat I et que les longueurs des régions source réalisées par les connexions source 2a & 2e dans la direction de disposition des semiconducteurs Ql & Q6 est réduite. On va décrire le procédé de production du mode de réalisation. 1) Bn premier lieu on réalise des éléments FET (ou transistors à effet de champ) sur le substrat de Gais. 2) On relie les éléments mET respectifs l'u & l'autre par des connexions métalliques ayant des largeurs et épaisseurs voulues pour réaliser un amplificateur. Les largeurs et les épaisseurs des connexions métalliques sont déterminées à partir des caractéristiques et des peformances des éléments. 3) Une fois la mosaïque réalisée sur la face, le substrat de Gais est rectifié pour réduire l'épaisseur. 4) les trous traversants sont réalisés en pénétrant la plaquette amincie à partir du côté de la surface rectifiée vers la surface avant. 5) On plaque du métal sur les trous traversants et il est relié à la mosalque de la surface. 2 6 1 8 9 4 7 2618947' Dans le mode de réalisation de la présente invention, comme les trous traversants 3a à 3e sont disposés dans une configuration à deux rangs et que les longueurs des régions source dans la direction d'alignement des transistors sont réduites, la longueur de section 6 des amplificateurs à large bande dans la direction d'alignement des transistors Q1 à Q8 peut être réduite. En d'autres termes, on obtient une section 6 d'amplificateur à large bande possédant une forme beaucoup plu6 voisine du carré et une surface beaucoup plus faible que la plaquette de semiconducteur de la technique antérieure, et le nmambre théorique de microplaquettes augmente aussi d'environ 30%. En outre, commae le nmabre théorique de microplaquettes augmente, le rendement de production croit et permet des réductions de prix de revient. Dans le mode de réalisation représenté, les trous traversants sont disposés dans une configuration à deux rangs, mais les trous traversants peuvent être disposés dans une configuration du type à trois rangs par ue disposition dispersive bidimensionnelle sur la surface du substrat. La Pigure 2 représente un mode de réalisation dans lequel les trous traversants sont disposés dans une configuration à trois rangs. Comme il est évident à partir de la description précédente, selon la présente invention, les trous traversants des transistors sont disposés dispersivement de façon bidimensinelle dans la surface du substrat semiconducteur. De cette façon la plaquette de semiconducteur est produite dans une forme beaucoup plus proche d'un carré possédant une surface moindre, ce-qui augmente le nombre théorique de microplaquettes et réduit le prix de revient de production. 2618 9 4 7 1. Dispositif à circuit intégré semi-conducteur, caractérisé en ce qu'il comprend: plu6ieurs transistors (Q1 - QB) constitués dmune région source (2a & 2e) et d'une région drain (4a à 4d) disposées sur un substrat semiconducteur (1), et d'une région grille (51 à 58) disposée dans une position correspondant à une région placée entre ladite région source et ladite région drain; lesdites régions source desdits transistors étant reliées en commun l'unme & l'autre par des trus traversants (3a à 3e) disposés & travers ledit substrat semiconducteur à des emplacements correspondant aumdites régions source; lesdites régions grille desdits transistors étant reliées en commun l'une à l'autre sur ledit substrat semiconducteur; et les trousm traversants dudit substrat semiconducteur étant disposés dispersivement de façon bidimensionnelle dans la surface du substrat semiconducteur. 2. Dispositif à circuit intégré semiconducteur selon la revendication 1, caractérisé en ce que la disposition desdits trous traversants est dans une configuration à deux rangs. 3. Dispositif de circuit intégré semiconducteur selon la revendication 1, caractérisé en ce que la disposition des trous traversants est dans une configuration à trois rangs.