Brevet FR2619972A1 — publié le 19890303

La présente invention a pour objet un étage amplificateur différentiel formé par des éléments électroniques tels que des transistors bipolaires, tubes électroniques ou transistors à effet de champs, du type comprenant deux éléments électroniques notamment des transistors dont les bases et les collecteurs constituent respectivement les entrées et les sorties de l'étage et dont les émetteurs sont alimentés en courant à partir d'une source de courant continue, et des configurations de circuits utilisant un tel étage amplificateur différentiel. Dans les étages amplificateurs différentiels connus de ce type, les émetteurs des deux éléments électroniques, en général des transistors, sont réunis et reliés à la source de courant. Dans une telle configuration la pente de commutation dI/dU est égale à 1/re où re = tgI. ~ Pour que la commutation d'un tel étage se fasse dans des conditions admissibles (par exemple jusqu'à un courant de 5 à partir de 1o > il faut que la tension d'entrée soit environ 3 tG ce qui représente approximativement 90 mV pour Wo = 30 mV, valeur qui croit encore avec l'élévation de la température. D'autre part, le coefficient d'amplification de la tension d'entrée par rapport à la tension à une sortie est égale à 1/2.Entre les deux sorties il est égale à 1. Les étages amplificateurs différentiels connus présentent ainsi des inconvénients considérables dans la mesure où la tension d'entrée nécessaire pour une commutation de l'étage est trop grande pour de nombreuses applications, notamment dans le domaine numérique, et le coefficient d'amplication en fonction de la tension est trop petit pour des applications analogiques. La présente invention a pour objectif de proposer un étage amplificateur différentiel qui ne présente plus les inconvénients qui viennent d'être énoncés. Pour atteindre ce but, un étage différentiel selon l'invention est caractérisé en ce que l'émetteur de chacun de ces deux transistors principaux est relié au collecteur d'un transitor supplémentaire dont la base est reliée à l'émetteur de l'autre émetteur principal, tandis que les émetteurs des deux émetteurs supplémentaires sont réunis et connectés à la source de courant. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre d'un étage amplificateur différentiel de l'invention et d'une pluralité d'utilisations d'un tel étage, en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple et dans lesquels - la figure 1 est un schéma bloc d'un étage amplificateur différentiel selon la présente invention - la figure 2 est une courbe caractéristique et illustre la pente différentielle d'un étage selon la figure 1 par rapport à un étage différentiel classique - la figure 3 donne le schéma d'un étage différentiel selon l'invention, adapté pour présenter un coefficient d'amplification pouvant aller jusqu'à l'infini ;; - les figure 4 à 9 et 11 illustrent les schémas de plusieurs amplificateurs utilisant un étage différentiel selon l'invention - la figure 10 donne le schéma d'une source de courant stabilisée utilisable dans un amplificateur selon la figure 9 - les figures 12, 13, 15, 16, 19 et 20 donnent des schémas de configurations de circuit formant des éléments logiques utilisant un étage différentiel selon l'invention - la figure 14 montre un circuit déclencheur utilisant un étage différentiel selon l'invention ; et - les figures 17,18 et 21 montrent des schémas de circuits additionneurs utilisant un étage différentiel selon la présente invention. En se référant à la figure 1, on constate qu'un étage amplificateur différentiel selon l'invention comprend deux transistors principaux T1,T2 dont les bases constituent les deux entrées El et E2 de l'étage. Les émetteurs des transistors T1, T2 sont reliés respectivement aux collecteurs des transistors supplémentaires T3 et R4 dont les émetteurs sont réunis et reliés à une source de courant formée par exemple par un transistor T5. Les bases des transistors T3 et T4 sont reliées respectivement aux émetteurs des transistors T2 et T1. Les deux sorties de l'étage sont désignées par S1, S2. La charge des circuits collecteurs peut etre formée par une résistance R1 ou un transistor T6 monté en diode. Le rapport de la tension de commande d'entrée Ubl du transistor T1 et du courant collecteur i Cl de ce transistor peut être exprimé par la formule suivante où les termes Cc î, d 3et X 4sont des coefficients d'amplification du courant des transistors T1, T3 et T4 (#=ic/ie) et Wo =kT /q, k étant la constante de BOLTZMANN, T la température et q étant la charge élémentaire. 1o désigne le courant de la source de courant T5. Si X 1 = X3 = t4 = Mç , la formule devient La figure 2 représente le courant i /IoXen fonction de la tension ubl/ po .La courbe 1 indique le rapport courant/tension d'entrée de l'étage amplificateur différentiel selon l'invention, tandis que la courbe 2 représente ce même rapport pour un étage différentiel connu, dans lequel les émetteurs des transistors T1 et T2 seraient réunis et directement reliés à la source de courant T5. En comparant les deux figures, on constate que la pente différentielle au niveau deicl/Io =0,5 est beaucoup plus important dans le cas de l'invention que pour un étage classique. De plus, dans le cas de l'invention, contrairement au cas d'un étage classique, la pente différentielle est négative. Il ressort des formules précédentes que le gain en courant d'un étage différentiel selon l'invention est ss/2 soit celui d'une étage connu, ss désignant ce gain.Ainsi si l'on emploie des transistors ayant un coefficient ss = 100, l'amplification est de 50. Par conséquent, pour produire une commutation complète d'un étage selon l'invention (entre des valeurs 1 et O de icl/Io t ) il suffit une tension d'entrée de l'ordre de 1,8 millivolt. On constate en outre que la dérive des paramètres de chargement et de la source de courant diminuent d'un nombre correspondant de fois par rapport à un étage classique. La pente différentielle négative de l'étage selon l'invention signifie que la résistance d'entrée de cet étage est négative. En disposant en amont de chaque entrée El, E2 de l'étage selon l'invention une configuration en émetteur suiveur utilisant les transistors respectivement T7, T8, comme cela est indiqué à la figure 3, on peut augmenter la résistance d'entrée d'un étage différentiel selon l'invention de façon que les coefficients d'amplification de la tension seraient infinis lorsque la résistance de sortie des transistors émetteurs suiveurs, qui est positive, égale à la grandeur des résistances d'entrée négatives de l'étage différentiel. Un circuit du type représenté à la figure 3 peut ainsi etre utilisé avantageusement dans des comparateurs différentiels. En se repportant aux figures 4 à 21 on décrira ci-après un certain nombre de circuits qui utilisent tous un étage différentiel I tel que représenté à la figure 1. Sur ces figures, les composantes circuit identiques ou similaires portent les mêmes références. La figure 4 montre un amplificateur dont l'entrée est formée par l'entrée El de l'étage différentiel I, c'est à dire par la base du transistor T1. La sortie S3 de l'amplificateur est formée par la deuxième entrée E2 de l'étage différentiel I. Entre la sortie S2 de l'étage et la sortie S3 de l'amplificateur est monté un étage amplificateur comprenant deux transistors T9 et T10 du type complémentaire à celui des transistors T1 à T4 de l'étage différentiel I. Plus précisément la sortie S2 est reliée à la base du transistor T9 dont l'émetteur et le collecteur sont reliés respectivement à la borne d'alimentation 0 par l'intermédiaire d'une résistance R2 et à la sortie S3, c'est à dire la base du transistor T2.La borne de sortie S3 est également reliée au collecteur du transistor T10 dont la base et l'émetteur sont reliés respectivement à l'émetteur du transistor T9 et à la borne 0 de la source d'alimentation. La figure 5 montre un amplificateur ayant deux entrées qui sont formées par les entrées El et E2 d'un étage différentiel I selon la figure 1. Les charges dans les circuits collecteurs des transistors T1, T2 de l'étage I sont formés par des transistors T6 montés en diode. Un étage III formé par deux transistors montés en émetteurs suiveurs transfèrent la tension de travail de la sortie du transistor T2 de l'étage différentiel I à un niveau approprié pour un étage amplificateur IV. Cet amplificateur, en utilisant comme charge de l'étage différentiel I des transistors T6 montés en diode permet d'éliminer l'influence des variations du courant d'alimentation et des charges tel que des résistances de grandes valeurs tout en permettant de travailler dans une gamme importante de tension d'alimentation de par exemple 30 à 3 volt grâce au transfert approprié du point de travail. La figure 6 montre une façon avantageuse d'utiliser un étage amplificateur différentiel I comme premier étage d'un amplificateur opérationnel. On constate que les entrées E3 et E4 sont reliées aux émetteurs des transistors principaux T1 et T2 dont les bases sont réunies et reliées au collecteur de transistors Tll formant source de courant. Un deuxième transistor T12 produit le courant de base au transistor T5 qui constitue la source de courant continu pour l'étage différentiel I. Les sorties de l'amplificateur sont formées par les sorties S1, S2 de l'étage différentiel. L'amplificateur selon la figure 6 permet de faire en sorte, en prévoyant un courant de base ib pour les transistors T3 et T4, que la différence des tensions aux sorties Si et S2 soit O tout en assurant un courant d'entrée aux entrées El et E2 égale à O. Le montage selon la figure 6 assure ainsi une neutralisation du courant de polarisation d'entrée. Il est à noter dans cet amplificateur à compensation du courant de polarisation d'entrée que le transistor T12 produit un courant de base pour le transistor T5 qui est égal à 2ib tandis que le courant de base pour les transistors T1 et T2, fourni par le transistor T10 est égal à 2 ib i s quand le courant fourni par le transistor T5 est égale à 2 ib . La figure 7 montre également un montage pouvant servir de premier étage d'un amplificateur opérationnel, avec en compensation du courant de polarisation d'entrée et du courant de décalage d'entrée. Les entrées de l'amplificateur sont formées par les entrées El et E2 de l'étage différentiel I. Les sorties de l'amplificateur sont formées par les sorties S1 et S2 de cet étage. On constate que dans cette structure symétrique de l'amplificateur, chaque sortie S1 ou S2 est reliée à l'émetteur d'un transistor supplémentaire T14, dont le collecteur est relié à la borne positive 0 de la source d'alimentation (l'étage différentiel utilise des transistors du type NPN).La base du transistor T14 du type NPN est reliée au collecteur et à la base d'un transistor T15 du type complémentaire au transistor T14 c'est à dire du type PNP. L'émetteur de ce transistor monté par conséquent en ~diode est relié à la borne positive de l'alimentation. Un autre transistor supplémentaire T16, également du type PNP est relié par son émetteur et sa base respectivement à l'émetteur et la base du transistor T15, tandis que son collecteur sert de source de courant de base du transistor T1 de l'étage différentiel. Ainsi cet amplificateur utilise une charge en forme d'une diode et le transistor de charge renvoie un courant en miroir sur le transistor correspondant de l'étage différentiel, ce qui permet la compensation des courants de polarisation et de décalage d'entrée.Les transistors de courant en miroir permettent en outre d'augmenter les résistances équivalentes de charge d'un facteur 2 et le coefficient d'amplification de la tension croit de façon correspondante. La figure 8 illustre un amplificateur avec compensation des courants de polarisation et de décalage d'entrée, les entrées El et E2 de l'étage amplificateur différentiel I servant d'entrées de l'amplificateur. Le montage est symétrique et le collecteur du transistor principal T1 de l'étage I est relié à l'émetteur d'un transistor T18 dont le collecteur est relié à l'émetteur d'un transistor T19, tandis que la base du transistor 18 est connectée au collecteur d'un transistor T20 et aux bases réunies de ce dernier et d'un transistor T21. Le collecteur de ce dernier est relié à l'entrée El tandis que son émetteur est connecté à l'émetteur du transistor T20 et à la base du transistor T19.Le collecteur de ce dernier qui constitue une sortie désignée par S4 de l'amplificateur est reliée. par l'intermédiaire d'un transistor T22 monté en diode à la borne positive O de la source d'alimentation. Les transistors T22, T19 et T18 sont du même type de conductivité que les transistors de l'étage I, c'est à dire du type NPN, tandis que les transistors T21 et T20 sont du type complémentaire, c'est à dire du type PNP. Entre la base du transistor T19 et la borne négative -U de la source d'alimentation est montée une série de quatre transistors T23 à T26 du type PNP. On constate que l'émetteur du transistor T26 est relié à la base du transistor Tl9 tandis que la base du transistor T23 est reliée au collecteur du transistor T5 formant source de courant pour l'étage différentiel I. Les collecteurs des quatre transistors T23 à T26 sont reliés à la borne négative de la source d'alimentation, tandis que leurs émetteurs sont connectés chacun au collecteur d'un transistor supplémentaire du type PNP formant source de courant, relié par son émetteur à la borne positive de la source d'alimentation. Les bases de ces transistors supplémentaires non référencés sont réunis. On comprend que ce montage assure une isolation complète de tout le groupe de transistors T1 à T9 des variations de la tension. La configuration des transistors 23 à 26 procure une parfaite stabilisation de la tension, par exemple contre les effets de la température. On note aussi qu'un changement du courant I n'entraîne pas un changement de la tension de polarisation d'entrée. Concernant les courants qui traversent ce montage, on a indiqué à la figure 8 que le transistor T5 formant source de courant fournit un courant égal à 21.Par conséquent chacun des transitors principaux T1, T2 de l'étage différentiel I est traversé par un courant de collecteur égal à I tandis que le courant de collecteur du transistor 21 qui s'écoule dans la base du transistor T1 est égale à (1-i)I. On constate que cet amplificateur utilise le principe de configuration de transistors en miroir. Il est encore à noter dans ce schéma qu'il n'y a pas de résistances, ce qui permet de réduire les courants de l'étage différentiel et les courants d'entrée. La figure 9 présente un amplificateur avec compensation des courants de polarisation et de décalage d'entrée, dont la structure est similaire à celle illustrée à la figure 8, mais qui n'utilise que des transistors d'un même type de conductivité, à savoir du type NPN dans l'exemple représenté, ce qui procure une stabilisation plus fine que dans le cas de l'amplificateur selon la figure 8. Par rapport à la structure selon cette dernière, la configuration des transistors T18, T20 et T21 est remplacée par un seul transistor T27 monté en diode, dont l'émetteur est maintenant relié à la base du transistor principal T1 et ainsi à l'entrée de l'emplificateur constituée par l'entrée El de l'étage différentiel I. La base et le collecteur réunis du transistor 21 sont reliés au collecteur du transistor T2 de' l'étage différentiel I. Bien entendu le collecteur du transistor T1 est relié de la même manière à un transistor T27 associé à l'entrée E2 de l'étage différentiel et donc à la deuxième entrée de l'amplificateur. La base du transistor 19 dont l'émetteur est relié au collecteur du transistor T1 est relié à une chaîne étalon V formée par un montage en série de plusieurs transistors, à savoir des transistors T28 à T31, qui imitent la structure de la configuration des transistors entre la base du transistor T19 et les émetteurs réunis des transistors T3 et T4 de l'étage différentiel I.On constate notamment que le transistor T28 est monté en diode, avec la base et le collecteur réunis reliés à sa base du transistor 19, tandis que l'émetteur de ce transistor T28 est relié à une configuration des deux transistors T29 et T30 qui correspond au montage des transistors T27 et T1 de l'étage amplificateur. Le transitor T31 également monté en diode est relié par son collecteur réuni à sa base à l'émetteur dudit transistor T30, tandis que l'émetteur du transistor T31 est relié à une entrée d'un étage VI qui présente la configuration de l'étage amplificateur différentiel I et dont l'autre entrée est connectée aux émetteurs réunis des transistors T3 et T4 de l'étage I. Le montage VI assure que les tensions à ses deux entrées sont identiques, c'est à dire que la tension entre les émetteurs réunis T3 et T4 et la base du transistor T19 est toujours égale à la tension entre les bornes de la chaîne étalon. Une source de courant S est montée entre la borne positive de la source d'alimentation de l'amplificateur et la base du transistor T19 qui est relié au collecteur du transistor T1 du montage VI. Pour faciliter la compréhension de l'amplificateur selon la figure 9, on a indiqué les valeurs de courant significatives. Il est aussi à noter pour la compréhension que ce qui compte c'est la densité des courants. En effet, c'est la densité du courant dans la channe étalon V qui est égale à la densité du courant dans la partie d'amplificateur, dans les conditions représentées. La figure 10 montre un montage formant une source de courant stabilisé, qui peut être utilisé par exemple dans l'amplificateur selon la figure 9 à la place de la source S et comporte un étage amplificateur différentiel I selon l'invention. Le montage selon la figure 10 comprend essentiellement un élément T du type transistor à effet de champs ou transistor-unijonction qui fournit un courant de sortie Is stabilisé. L'électrode formant source du transistor T est relié aux émetteurs réunis de deux transistors T33, T34 qui sont tous les deux montés en diode et connectés par leurs bases et collecteurs réunis à la borne positive de la source d'alimentation. La source du transistor T est également reliée à la base d'un transistor T35 dont l'émetteur est connecté à la fois à la borne d'entrée E2 de l'étage différentiel I et au collecteur d'un transistor T36 dont la base est reliée à la base du transistor T5 formant source de courant de l'étage amplificateur I et à la base d'un transistor T37 le collecteur duquel est connecté à la première entrée El de l'étage différentiel I et à l'émetteur d'un transistor T38.Le collecteur de ce transistor est relié à la borne positive de la source d'alimentation tandis que sa base est reliée par l'intermédiaire d'un transistor T39 monté en diode à cette même borne positive. On constate en outre que le collecteur du transistors T1 de l'étage différentiel I est relié à l'électrode de grille du transistor T et à la borne positive de l'alimentation par l'intermédiaire d'un transistor T40 monté en diode. Il est à noter que tous les transistors sont du même type de conductivité, à savoir du type NPN dans l'exemple représenté. Dans cette structure de source de courant stabilisé, les courants aux entrées El et E2 de l'étage différentiel I sont en principe identiques dans la mesure où les circuits à leur base sont les mêmes. En effet en utilisant dans le circuit de source du transistor T et dans le circuit de base du transistor T35 les deux transistors T33 et T34, on crée pour le transistor T35 les mêmes conditions d'alimentation en courant de base que pour le transistor T38 (un des transistors T33, T34 correspondant au transistor T39). Lorsqu'il y a un déséquilibre, le collecteur du transistor T1 agit sur la grille du transistor formant source de courant T de façon à assurer un rééquilibrage. La figure 11 représente schématiquement un amplificateur qui, dans le but d'améliorer la compensation pour des signaux en phase, est formés par deux étages amplificateurs différentiels I selon l'invention. On constate que les deux entrées de l'amplificateur sont formées par les entrées El non inversées des étages I, tandis que leurs sorties inversées E2 sont réunies et reliées à une source de tension étalon Ue pouvant être réalisée par exemple des manières qui ont été décrites en se référant aux figures telles que les figures 8 et 9. Les sorties S1 non inversées des deux étages sont également réunies et reliées à une source de courant S. L'amplificateur représentré à la figure 11 possède deux sorties constituées par les deux sorties S2 des étages différentiels I. En raison de la très grande pente différentielle et de la tension très faible nécessaire pour sa commutation d'un état de fonctionnement stable à une autre, comme cela ressort de la figure 2, l'étage amplificateur différentiel I selon l'invention est particulièrement propice pour la réalisation d'éléments de circuit logique. En effet, comme cela était indiqué plus haut, une tension externe de commande d'une valeur d'un dixième ou même d'un centième de volt est suffisante pour assurer la commutation d'un étage différentiel. La figure 12 illustre la structure d'un élément logique de majorité "2 sur 3" qui comprend essentiellement un étage amplificateur différentiel I selon l'invention. On constate qu'aux transistors T1 et T2 du circuit selon la figure 1 sont montés en parallèle respectivement deux transistors supplémentaires T38, T38 et T40, T41. Ainsi on obtient du côté du transistor T1 les trois entrées X1, X2 et X3 tandis que du côté du transistor T2, l'élément comporte les trois entrées devant être solicitées de façon à constituer les entrées X1, X2, X3. L'élément logique comprend deux sorties désignées respectivement Y et Y. Les circuits collecteurs comporte chacun une résistance R4. Le circuit de source de courant est également pourvu d'une résistance, indiquée par R5.Tous les transistors sont du même type de conductivité, à savoir du type NPN dans l'exemple représenté. L'élément logique sur la figure 12 est dimensionné de façon que la sortie Y peut être à l'état logique 1 lorsque les entrées X1 et X2 sont à l'état 1. Par contre Y sera à l'état logique 0 lorsque seulement une des trois entrées présente un état 1. La figure 13 montre le schéma d'un élément logique de majorité qui est similaire à l'élément selon la figure 12, avec la différence cependant que les résistances dans les circuits collecteurs des transistors T1, T2 de l'étage différentiel I ont été remplacés par des transistors T43 montés en diode. Etant donné que ces transistors ont besoin d'un courant de polarisation même lorsque les trois entrées X1, X2 et X3 sont à l'état 0, on a associer à chaque transistor 43 un transistor T44 qui assure dans ce cas l'écoulement d'un courant de par exemple 0,11, si le courant fourni par le transistor T5 formant source de courant présente la valeur de I. Concernant les éléments logiques, il s'avère qu'une tension de 20 mV du coté positif et négatif, c'est à dire 40 mV en tout est suffisante pour un fonctionnement à commutation fiable de l'élément. -De plus, quand la sortie correspondante se trouve à l'état 1, le courant qui s'écoule à travers la charge formée par le transistor 43 est formée par le courant de base de ce transistor, qui est A- fois plus petit que celui du collecteur. La chute logique résultante de 120 mV n'est pas nécessaire et au contraire excessive pour le travail de l'élément.Pour la diminuer jusqu'à une valeur acceptable de par exemple 20 à 50 mV, on utilise une source supplémentaire de courant de par exemple 0,3 à 0,1 fois du courant de commutation 10. Les éléments logiques dont la charge est formée par une diode ou un transistor monté en diode permet de changer dans des larges limites le courant nécessaire pour le changement de tension pour les transistors. En changeant le courant toutes les tensions ou entrées sont automatiquement changées, les chutes logiques restant inchangées par la diminution du courant d'alimentation jusqu'à un dixième de micro-ampère. Malgré cela, les transistors conservent leurs propriétés amplificatrices. Ceci permet de réaliser un régime de travail avec une petite consommation de puissance. La figure 14 montre un circuit déclencheur qui est obtenu à partir du montage selon la figure 13. On constate que les bases de deux des trois transistors de chaque côté de l'élément logique de la figure 13, par exemple les transistors 38 et 39 sont réunis, tandis que le transistor T1 est monté en diode ce qui signifie que la troisième entrée de l'élément selon la figure 13 est relié à la sortie. Dans cette configuration le transistor T1 sert de moyen de mémoire, ce qui permet à l'ensemble de fonctionner comme élément déclencheur. La figure 15 montre un élément logique à seuil. On constate que le transistor T1 de l'étage différentiel I est remplacé par cinq transistors T47 à T51 dont les collecteurs et émetteurs sont réunis respectivement et dont les bases constituent cinq bornes d'entrée. Le seuil de cet élément est établi par le potentiel que l'on applique à la base du transistor T2. En fonction de ce seuil, le circuit peut fonctionner en élément de majorité en mode de "2 sur 5", "3 sur 5" ou "4 sur 5". Une variation de la tension de transistor de 11,4 mV, soit moins de 6 mV de chaque côté de la configuration est encore suffisant pour faire fonctionner l'étage amplificateur différentiel. La figure 16 montre le schéma d'un élément à seuil, qui se distingue de celui représenté à la figure 15 par le seul fait que les charges sont formées par des transistors T52 auxquels sont ajoutés des transistors T53 formant source de courant comme cela a été expliqué à l'occasion de la figure 13. Le seuil est établi par une configuration avantageuse comprenant une source de tension Us et un transistor T54 monté en diode comme les transistors de charge T52. La figure 17 donne le schéma d'un circuit additionneur qui comprend deux parties respectivement VII et VIII dont chacune comporte un étage amplificateur différentiel I. La première partie est réalisé en circuit logique de majorité du type "2 sur 3". Comme dans le cas de la figure 12, le transistor T1 de la figure 1 est remplacé par trois transistors dont les émetteurs et collecteurs sont réunis respectivement, tandis que les trois bases constituent les trois entrées Xi, Yi et Pi 1 La base du transistor T2 est maintenu à un seuil Sel ayant par exemple la valeur ff#= 1,41. La partie VIII est réalisée sous forme d'un élément logique de majorité "3 sur 5", dans lequel le transistor T1 de l'étage différentiel I de la figure 1 est remplacé par cinq transistor dont les collecteurs et émetteurs sont réunis respectivement. Les bases de trois de ces transistors sont reliés respectivement aux trois entrées Xi, Yi et Pi 1 Les bases des deux autres transistors sont réunis et reliés à la sorties Pi du transistor T2, l'autre sortie de la première partie étant indiquée par Pi. Le deuxième transistor T2 de l'étage différentiel de la partie VIII présente un potentiel de base Se2 de par exemple Les sorties de cette partie VIII qui forment les sorties de l'additionneur présentent les référence Si et Si. La liaison des deux parties VII et VIII de l'additionneur est fait de façon à réaliser un transport en cascade. Le circuit fonctionne avec des signaux de) 6 mV. Le fonctionnement de l'additionneur est exprimé par le tableau logique suivant S y Pi 1 O O O 1 1 0 2 0 1 3 1 1 La figure 18 montre l'additionneur du type représenté à la figure 17 avec la différence cependant que les charges ne sont plus constituées par des résistances mais par des diodes ou plus précisément par des transistors montés en diode. La figure montre en outre que dans ce cas le transistor T1 de l'étage différentiel de la partie VIII n'est remplacé que par les trois transistors de la figure 17 dont les bases sont reliées respectivement aux trois entrées de l'additionneur et qu'au transistor T2 de la figure 17 est monté en parallèle un transistor T56 dont la base est reliée à la sortie Pi de la partie VII. La figure 19 montre un élément logique à seuil pourvu d'un circuit extenseur IX. L'élément logique comprend aussi un étage différentiel I. La base du transistor T1 de cet étage comporte un certain nombre d'entrée X1 à X5 et est relié par une résistance R7 à la borne positive 0 de la source d'alimentation. A la base du transistor T2 de l'étage est appliqué un potentiel ECM. Si ce potentiel présente la valeur (-m+l/2)xU1, le circuit peut fonctionner en mode "m sur n", n constituant le nombre d'entrée. U1 est la chute de tension dans la résistance R7 produite par un courant I, c'est à dire la moitié du courant Ios fourni à l'étage I. Les signaux de sortie de l'élément logique sont prélevés des sorties Y et Y sous forme de signaux de courant.Par conséquent l'élément logique selon la figure 19 est du type à courant d'entrée et de sortie. A la différence des éléments à tension, la structure représentée implique une commutation seulement de quatre transistors ce qui permet d'augmenter la vitesse de commutation et de rendre la structure indépendante du nombre d'entrées. Lorsque l'on désire avoir plus d'une sortie, on peut utiliser le circuit extenseur IX qui comporte deux transistors T58, T59 dont les émetteurs sont réunis et reliés à un transistor T60 formant source de courant et relié par sa base à la base du transistor T5 formant source de l'étage différentiel I. Pour multiplier le nombre de sorties, on relie les bases des transistors T58 et T59 respectivement aux émetteurs des transistor T1 et T2 comme cela est indiqué en lignes interrompues. Des collecteurs des transistors T58 et T59, on peut alors prélever les sorties Y et Y. La figure 20 montre un circuit logique à seuil du type représenté à la figure 19 avec la différence cependant que la résistance R7 est remplacée par une diode réalisée par un transistor T61 dont la base et le collecteur sont réunis. Le circuit qui établit le seuil est maintenant formé par un montage en série d'un transistor T62 monté en diode et d'une source de tension ECM. La figure 21 enfin montre un additionneur du type à entrée et sortie de courant et réalisé par un montage en cascade de deux circuits X et XI comportant chacun un étage amplificateur différentiel I selon la présente invention. La base du transistor T1 de l'étage I du premier circuit X formant circuit d'entrée comporte les trois entrées Xi, Yi, et Pi 1 et est reliée par une résistance R8 à la borne positive O de la source d'alimentation en énergie électrique. La base est en outre connectée par l'intermédiaire d'une deuxième résistance R8 à la base du transistor T1 de l'étage I du circuit XI de sortie. Cette base est en outre relié par une troisième résistance R8 à la borne positive d'alimentation.Le collecteur du transistor T1 du circuit d'entrée X constitue la sortie Pi tandis que les collecteurs des transistors T1 et T2 du circuit de sortie XI constituent respectivement les sorties Si et Si. Aux bases des transistors T2 de chaque étage différentiel I sont appliques des potentiel de seuil respectivement et Esl et Es2. Ces potentiels présente une valeur qui sera expliquée ci-après. On constate que l'additionneur selon la figure 21 ne comprend que quinze composants ce que lui confère une structure très simple où tous les transistors sont du même type de conductivité, et une trés grande rapidité de fonctionnement. Cette additionneur fonctionne de la manière suivante. Les états logiques "O" et "1" correspondent respectivement à une présence et une absence de courant. Quand les trois entrées Xi, Yi et Pi-l sont à l'état "0" et reçoivent donc chacune un courant, la chute de tension provoquée par ces trois courants d'entrée dans la résistance R8 est suffisante pour rendre le transistor T1 conducteur. En effet, comme il ressort de la figure 2, le transistor T1 est conducteur lorsque sa tension de base est négative. La sortie Pi présente l'état 0, car on constate au collecteur du transistor T1 la présence d'un courant. La configuration et la valeur des trois résistances R8 ainsi que la valeur du potentiel de polarisation Es2 à la base du transistor T2 de l'étage XI sont choisies de façon que le transistor T1 de l'étage de sortie XI soit conducteur. Par conséquent la sortie Si de l'additionneur est à l'état 0, car on constate la présence d'un courant à cette sortie. Lorsque l'on applique l'état 0 à l'une des trois entrées Xi, Yi, P1-i de l'additionneur, (absence de courant à cette entrée) le potentiel à la base du transistor T1 augmente, mais le seuil Esl à la base du transistor T2 de l'étage d'entrée et de transfert est choisi de telle façon que le-transistor T1 reste conducteur. La sortie Ti est donc toujours à l'état 0. Par contre le potentiel à la base de T1 est maintenant suffisamment positif pour qu'à la base du transistor T1 de l'étage de sortie XI s'établisse un potentiel suffisament positif pour faire basculer l'étage de sortie XI. Cet effet est assuré par le choix approprié du potentiel de seuil Es2 à la base du transistor T2 de l'étage de sortie. Etant donné que maintenant le transistor T2 de l'étage de sortie est conducteur et le conducteur T1 est bloqué, la sortie Si passe à l'état 1. Lorsque deux entrées de l'additionneur sont mis à l'état 0, l'étage d'entrée et de transfert X bascule. Le transistor T2 de cet étage devient conducteur, ce qui provoque le blocage du transistor T1. La borne Pi présente alors l'état logique 1. Le transistor T2 étant conducteur, le potentiel à sa sortie redescend en raison des chutes de tension aux résistances R8, à une valeur qui provoque à nouveau le basculement de l'étage de sortie XI. Le transistor T1 de cet étage est à nouveau conducteur et la sortie Si de l'additionneur passe à l'état 0. Lorsqu'on applique l'état O à toutes les trois entrées de l'additionneur, à l'étage d'entrée et de transfert X le potentiel à la base du transistor T1 devient encore plus positif par rapport à l'émetteur de ce transistor et ce dernier reste bloqué. L'état de l'étage X ne change donc pas. Par contre le potentiel élevé à la base du transistor T1 de l'étage X entrasse, par l'intermédiaire des résistances R8, la base du transistor T1 de l'étage de sortie XI à une valeur qui provoque le basculement de cet étage, c'est à dire le blocage du transistor T1. Il n'y a pas de courant à la sortie Si de l'additionneur, ce qui signifie que la sortie passe à l'état 0. Bien que dans les exemples qui viennent d'être décrits en se référant aux figures, les éléments électroniques actifs étaient formés par des transistors, il va de soi que tout élément électronique équivalent tel que par exemple des tubes électronique ou des transistors à effet de champs peuvent être employés à cette fin. La particularité de l'invention et de ses très nombreuses utilisations réside notamment dans le fait que l'on obtient des circuits que l'on peut faire fonctionner avec des tensions très faibles jusqu a une dizaine de mV, en raison de la pente différentielle très raide de l'élément de base de circuit selon l'invention, c'est à dire de l'étage amplificateur différentiel qui est utilisé dans ces circuits.Ceci permet d'obtenir des grands coefficient d'amplification, une très bonne reproduction du signal de commande et une grande rapidité de commutation, ce qui est un avantage considérable notamment dans des circuits logiques qui peuvent fonctionner avec des très faibles tensions de commande. Un autre avantage considérable de l'invention réside dans le fait que l'on utilise pour la réalisation de circuits très performants une technologie classique que l'on maitrise bien et qui est peu coûteuse. En effet selon l'invention on propose des circuits qui ne peuvent être composés que de transistors d'un même type de conductivité. Il est à souligner que bien que les circuits selon l'invention sont réalisés selon une technologie classique et peu onéreuse, ils ont des propriétés et de performances de circuits pour l'obtension desquels il faut actuellement employer une technologie de pointe, c'est à dire très avancée et très coûteuse. REVENDICATIONS 1. Etage amplificateur différentiel formé par des éléments électroniques tels que des transistors bipolaires, tubes électroniques ou tansistors à effet de champs, du type comprenant deux éléments électroniques notamment des transistors dont les bases et les collecteurs constituent respectivement les entrées et les sorties de l'étage et dont les émetteurs sont alimentés en courant à partir d'une source de courant continu, caractérisé en ce que l'émetteur de chacun de ces deux transistors principaux (T1,T2) est relié au collecteur d'un transistor supplémentaire (T3, T4) dont la base est reliée à l'émetteur de l'autre transistor principal, tandis que les émetteurs des deux transistors supplémentaires (T3,T4) sont réunis et connectés à la source de courant (T5). 2. Etage amplificateur selon la revendication 1, caractérisé en ce qu'une configuration en émetteur suiveur (T7,T8) est montée en amont de chacune de ces entrées (E1,E2), pour augmenter le coefficient d'amplification de l'étage. 3. Amplificateur caractérisé en ce qu'il utilise un étage amplificateur différentiel (I) selon la revendication 1 et en ce qu'une des entrées (E2) de l'étage (I) est reliée à la sortie (S3) de l'amplificateur, la sortie (S2) de l'étage différentiel (I) est reliée à l'entrée à un étage amplificateur, la sortie (S2) de l'étage différentiel (I) est reliée à l'entrée d'un étage amplificateur de sortie (II) dont la sortie est reliée à la borne de sortie (S3) de l'amplificateur, de façon que la liaison globlale de la première à la deuxième sortie de l'étage différentiel (I) soit négative (figure 4). 4. Amplificateur caractérisé en ce qu'il comprend un étage amplificateur différentiel (I) selon la revendication 1 et que, dans le but d'éliminer l'influence du courant d'alimentation et des charges, les charges des circuits collecteurs de l'étage différentiel sont formés par des diodes (D6), et un étage (III) de transfert de potentiel est relié à chaque sortie de l'étage différentiel (I) et transmet le potentiel du point de travail à un niveau approprié pour un étage amplificateur (IV) de façon à permettre à l'amplificateur de fonctionner avec des tensions d'alimentation comprises dans une gamme importante de tensions, telle qu'une gamme comprise entre 3 à 30 volt (figure 5). 5. Amplificateur caractérisé en ce qu'il comprend un étage amplificateur différentiel (I) pour établir une configuration pouvant être utilisé comme premier étage d'un amplificateur opérationnel et dans laquelle les entrées (E3 et E4) de l'amplificateur sont reliées aux émetteurs des transistors principaux (T1, T2) de l'étage différentiel (I), dont les bases sont réunies et reliées à une source de courant, les sorties de l'amplificateur étant formées par les sorties (S1, S2) dé l'étage différentiel (I) (figure 6). 6. Amplificateur selon la revendication 5, caractérisé en ce que la source de courant précité est formée par un transistor (Tll) dont la base est réunie avec la base d'un transistor (T12) formant source de courant, qui est relié par son collecteur à la base du transistor (T5) formant la source de courant de l'étage différentiel (I). 7. Amplificateur caractérisé en ce qu'il comprend un étage amplificateur différentiel (I) selon la revendication 1 de façon à établir une configuration pouvant servir de premier étage d'un amplificateur opérationnel à compensation des courants de polarisation et de décalage d'entrée et dans laquelle les entrées de l'amplificateur sont formées par les entrées (El, E2) de l'étage différentiel (I) dont les sorties (S1, S2) forment les sorties de l'amplificateur et sont reliées à des émetteurs de transistor de cascode, les charges de l'amplificateur sont formées par des circuits à transistors fonctionnant en diode et renvoyant un courant en miroir aux bases des transistors (T1, T2) de l'étage différentiel (figure 7). 8. Amplificateur avec compensation des courants de polarisation et de décalage d'entrée caractérisé en ce qu'il comporte un étage amplificateur différentiel (I) selon la revendication 1 et présente une configuration symétrique dans laquelle les entrées (El, E2) de l'étage différentiel (I) constitue les entrées de l'amplificateur, les circuits collecteurs des transistors (T1, T2) de l'étage différentiel sont reliés à des circuits cascodes avantageusement formés chacun par deux transistors (T18, T19), la base de ce dernier étant reliée à une extrémité d'une chaîne étalon de tension (T23 à T26) dont l'autre extrémité est relié aux émetteurs réunis des transistors (T3, T4) de l'étage différentiel (I) et qu'un courant en miroir est envoyé dans les bases des transistors principaux (T1, T2) (figure 8). 9. Amplificateur selon la revendication 8, caractérisé en ce que tous les transistors qu'il comporte sont du même type de conductivité, et qu'entre l'extémité opposée à celle reliée à la base du transistor 19 et le point de jonction des émetteurs des transistors (T3 et T4) de l'étage différentiel (I) est monté un autre étage différentiel (VI) selon la revendication 1 (figure 9). 10. Circuit formant source de courant stabilisé, caractérisé en ce qu'il comporte un étage amplificateur différentiel (I) selon la revendication 1 et un transistor avantageusement du type à effet de champs relié par sa grille (G) à une sortie (S1) de l'étage différentiel (I) et par sa source (S) aux deux émetteurs réunis de deux transistors (T33,T34) formant source de courant, et que les circuits de base des transistors (T1, T2) de l'étage différentiel présentent des structures correspondantes, l'un des transistors (T33, T34) formant partie d'un de ces circuits de base (figure 10). 11. Amplificateur caractérisé en ce que, dans le but d'améliorer la compensation pour des signaux en phase, il comprend deux étages amplificateurs différentiels (I) selon la revendication 1, montés de façon que les entrées telles que les entrées non inversées (El) des deux étages et les sorties telles que les sorties inversées (S2) de ceux-ci constituent respectivement les entrées et les sorties de l'amplificateur, tandis que les entrées inversées (E2) et les sorties non inversées (S1) sont réunies respectivement, les sorties (S1) réunies sont reliées par une source de tension (UE) aux entrées (E2) réunies, d'une part, et à une source de courant (S), d'autre part (figure 11). 12. Elément logique de majorité tel que du type "2 sur 3" caractérisé en ce qu'il comprend un étage amplificateur différentiel (I) selon la revendication 1 dans lequel les transistors principaux sont remplacés par plusieurs transistors (T1, T38, T39 ; T2, T4O, T41) dont les collecteurs et les émetteurs sont respectivement réunis et dont les bases constituent les entrées de l'élément logique, les entrées d'un groupe de transistors étant inversées par rapport aux entrées de l'autre groupe. (figure 12). 13. Elément logique selon la revendication 12, caractérisé en ce que les charges de l'étage amplificateur différentiel sont formées par des diodes avantageusement formé par des transistors (T43) auxquels sont associés des transistors (T44) formant la source du courant de repos (figure 13). 14. Circuit déclencheur caractérisé en ce qu'il comprend un étage amplificateur différentiel (I) selon la revendication 1 dans lequel chacun des transistors principaux est remplacé par deux transistors (T38, T39) dont les bases émetteurs et collecteurs sont réunis, tandis qu'un troisième transistor (T1) monté en diode est connecté par son émetteur et son collecteur respectivement auxdits émetteurs et collecteurs réunis. (figure 14). 15. Elément logique à niveau, caractérisé en ce qu'il comprend un étage amplificateur différentiel (I) selon la revendicati#, 1 daîs lequel l'urxdes trsllsist.rrs principaux est remplacé par un certain nombre de transistors (T47 à T51) dont les collecteurs et émetteurs sont réunis respectivement et dont les électrodes de base constituent des entrées de commande, tandis qu'à la base de l'autre transistor (T2) est appliqué un potentiel de seuil. (figure 15). 16. Elément logique selon la revendication 15, caractérisé en ce que les charges dans les circuits collecteurs de l'étage différentiel (I) sont formés par des diodes, avantageusement constitués par des transistors (T52) auxquels sont associés des transistors (T53) formant source du courant de repos. (figure 16). 17. Additionneur caractérisé en ce qu'il comprend deux parties (VII, VIII) chacune comportant un étage amplificateur différentiel (I) selon la revendication 1, que chaque partie est réalisée sous forme d'un élément logique à seuil dans lequel un des transistors principaux de l'étage différentiel est remplacé par un certain nombre de transistors dont les collecteurs et émetteurs sont respectivement réunis et dont les bases constituent des entrées d'éléments, et que l'élément logique à seuil (VIII) de sortie comporte un certain nombre prédéterminé de transistors parallèles de plus que la partie d'élément logique (VII), dont les bases sont réunies et reliées à la sortie inversée Pi de l'étage différentiel de la partie d'entrée, aux bases de l'autre transistor principal (T2) de chaque étage différentiel étant appliqué à un potentiel de seuil prédéterminé (Sel, Se2). (figure 17). 18. Additionneur selon la revendiction 17, caractérisé en ce qu'il comprend trois entrées (Xi, Yi, Pi-i) chacune formé par la base de l'un des transistors parallèle et que l'élément logique à seuil de la partie de sortie (VIII) comprend deux transistors de plus que la partie d'entrée (VII). 19. Additionneur selon la revendication 17, caractérisé en ce que les charges dans les circuits collecteurs des étages différentiels sont formés par des diodes. (figure 18). 20. Elément logique à niveau du type à entrée et à sortie à courant, caractérisé en ce qu'il comprend un étage amplificateur différentiel (I) selon la revendication 1 dans lequel une base d'un transistor principal (T1) comporte une pluralité d'entrées (X1 à X5) et est reliée par une charge telle qu'un résistance (R7) d'une valeur prédéterminée ou une diode (T61) à la borne correspondante de la source, et un potentiel de seuil prédéterminé est appliqué à la base de l'autre transistor principal (T2), les sorties d'étage constituant les sorties de l'élément logique. (figures 19, 20). 21. Elément logique selon la revendication 20 caractérisé en ce qu'il comprend un circuit extenseur (IX) comprenant deux transistors (T58, T59) dont les émetteurs sont réunis et reliés à un transistor (T60) formant source de courant et relié par sa base à la base du transistor (T5) formant source de courant de l'étage différentiel (I), tandis que les bases des transistors (T58, T59) sont succeptibles d'être relié chacune à un émetteur d'un transistor principal (T1, T2) de l'étage (I), les collecteurs du transistor (T58, T59) constituant deux sorties supplémentaire d'élément logique. 22. Additionneur caractérisé en ce qu'il est réalisé par un montage en cascade d'un circuit d'entrée et de transfert (X) et d'un circuit de sortie (XI) comportant chacun un étage amplificateur différentiel (I) selon la revendication 1, que la base d'un transistor principal (T1) de l'étage différentiel d'entrée comporte plusieurs bornes d'entrée (Xi,Yi,P1-i) et est relié par un réseau de résistances (R8) à une borne appropriée de la source d'alimentation et à la base d'un transistor principal (T1) de l'étage différentiel du circuit de sortie (XI), que le collecteur de l'autre transistor principal (T2) de l'étage différentiel du circuit d'entrée et de transfert (X) est relié à la base du transistor (T1) du circuit de sortie, qu'aux bases des deux transistors (T2) des deux circuits (X) et (XI) sont appliquées respectivement une tension de seuil prédéterminée de façon à assurer un basculement des deux étages différentiels de façon à obtenir un fonctionnement en additionneur prédéterminé (figure 21). 23. Additionneur selon la revendication 22, caractérisé en e que le réseau de résistance comprend trois résistances (R8) de la même valeur, dont l'une est montée entre la base du transistor (T1) et la borne de la source d'alimentation, une deuxième est connectée entre cette base et la base du transistor (T1) de l'étage de sortie (XI) et la troisième est placée entre cette dernière base et ladite borne de source.