Brevet FR2611937A1 — publié le 19880909

CIRCUIT DE TEST AUTOMATIQUE DE CHEMINS D'ANALYSE POUR UNITES LOGIQUES L'invention concerne un circuit de test automatique de che- mins d'analyse pour unités logiques. Jusqu'à maintenant, les circuits de test automatique de chemins d'analyse de circuits intégrés comprenaient un ensemble de portes qui étaient validées sélectivement sous la commande d'un con- trôleur de chemins d'analyse pour fournir une impulsion d'horloge aux unités logiques d'un groupe de chemins d'analyse sélectionné. Les portes d'horloge étaient prévues dans une correspondance univo- que avec les groupes de chemins d'analyse. En raison de cette rela- tion, la configuration de circuit des portes ne peut pas être déter- minée tant que l'organisation des unités logiques n'est pas déter- minée et elle doit être changée chaque fois que les unités logiques sont réorganisées. Un but de la présente invention est de fournir un circuit de test automatique de chemins d'analyse pour des unités de circuits logiques qui permette d'établir la configuration de portes d'horloge indépendamment de l'organisation en groupes des unités logiques. Ce but est atteint en prévoyant des portes et des unités lo- giques dans un rapport univoque. Spécifiquement, la présente inven- tion fournit un circuit de t st automatique de chemins d'analyse destiné à un ensemble d'unités logiques qui sont organisées en un ensemble de groupes de chemins d'analyse. Le circuit comprend une source d'impulsions d'horloge pour engendrer une impulsion d'horloge et un ensemble de portes associées respectivement aux unités logi- ques pour leur fournir l'impulsion d'horloge quand les portes sont validées sélectivement. Un moyen de commande de portes est prévu pour sélectionner un des groupes de chemins d'analyse et valider sélectivement les portes qui sont associées aux unités logiques du groupe de chemins d'asalyse sélectionné. Le moyen de commande de portes comprend de préférence un registre comportant un ensemble de positions de mémoire pour valider respectivement les portes, et un moyen de commande de registre pour écrire une donnée à la position de mémoire associée à l'unité logique du groupe de chemins d'analyse sélectionné. 26 1 1 9 3 7 D'autres caractéristiques et avantages de la présente inven- tion seront mis en évidence dans la description suivante, donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels: la Figure 1 est un schéma fonctionnel d'un circuit de test automatique de chemins d'analyse d'une unité de traitement de don- nées de l'art antérieur; et la Figure 2 est un schéma fonctionnel d'un circuit de test automatique de chemins d'analyse d'une unité de traitement de don- nées selon la présente invention. Avant d'examiner en détail la présente invention, on va d'abord se référer à la Figure 1 qui représente un circuit de test automatique de chemins d'analyse d'une unité de traitement de don- nées de l'art antérieur. Le circuit de test de chemins d'analyse comprend un contrôleur de chemins d'analyse 1 qui dirige un sélec- teur de chemins d'analyse 2 sur un bus de commande 3 pour valider sélectivement des portes ET 4,5 et 6 afin de fournir des impulsions d'horloge provenant d'une source 7 à des unités logiques 8 à 12 constituées chacune d'une ou de plusieurs puces de circuits intégrés. Ces unités logiques sont agencée pour recevoir des données d'ana- lyse en entrée par une ligne d'entrée 13 en provenance du contrôleur de chemins d'analyse 1 afin de délivrer des données d'analyse en sortie par des lignes de sortie respectives 14, 15 et 16 au contrô- leur 1, et elles sont divisées en des premier, deuxième et troisième groupes de chemins d'analyse. Le premier groupe de chemins d'analyse est constitué par les unités logiques 8 et 9 qui sont connectées en cascade de la ligne d'entrée 13 à la ligne de sortie 14. Le deuxième groupe est constitué par les unités lo. ques 10 et ll qui sont con- nectées en cascade de la ligne d'entrée 13 à la ligne de sortie 15, et le troisième groupe est constitué par l'unité logique 12 dont la sortie est connectée à la ligne de sortie 16. Les premier, deuxième et troisième groupes d'unités logiques sont associés res- pectivementaux portes ET 4, 5 et 6 dans une correspondance univoque, de sorte que, lorsqu'une des portes ET est validée par un sélecteur de chemins d'analyse, des impulsions d'horloge sont fournies aux unités logiques du groupe de chemins d'analyse associé à la porte ET validée. Puisque la commande par horloge est réalisée en raison d'une par groupe, les connexions des portes ET aux unités logiques ne peuvent pas être déterminées tant que le groupement en chemins d'analyse des unités logiques n'est pas déterminé. Un inconvénient de l'art antérieur est que la configuration des portes ET doit être différée jusqu'à ce que le groupement en chemins d'analyse soit dé- terminé et que les portes ET doivent être reconfigurées chaque fois que les groupes de chemins d'analyse sont réorganisés. Sur la Figure 2, un circuit de test automatique de chemins d'analyse de la présente invention comprend un contrôleur de chemins d'analyse 20 et un registre 21 comportant une rangée de positions de bits identifiées par des chiffres"0à'"5"1 et destinées à mémoriser un niveau logique 1 ou 0 selon les données de sélection de chemins d'analyse fournies sur un bus 22 en provenance du contrôleur 20. Les positions de bits "0" à 11"5"11 du registre 21 sont connectées respecti- vement à des premières entrées de portes ET 23 à 28, des deuxièmes entrées des portes ET 23 à 28 étant connectées à une source d'im- pulsions d'horloge 29. Les sorties. des portes ET 23 à 28 sont res- pectivement connectées à des unités logiques 30 à 35. Ainsi, les portes ET 23 à 28 sont assoc' es séparément aux unités logiques 30 à 35 dans une correspondance univoque. Les unités logiques 30 et 31 sont connectées en cascade d'une ligne d'entrée d'analyse 36 à une première ligne de sortie d'analyse 37 qui est connectée à une borne "a" du contrôleur 20 pour former un premier groupe de chemins d'ana- lyse. Les unités logiques 32, 33 et 34 sont connectées en cascade de la ligne d'entrée 36 à une deuxième ligne de sortie d'analyse 38 qui est connectée à une borne "b" du contrôleur 20 pour former un deuxième groupe de chemins d'analyse. L'unité logique 35 constitue un troisième groupe de chemins d'analyse en étant connectée en cas- cade entre la ligne d'entrée 36 et une troisième ligne de sortie d'analyse 39 qui est connectée à une borne "c" du contrôleur 20. Si le deuxième groupe de chemins d'analyse doit être sélec- tionné, le contrôleur 20 écrit la valeur logique "001110" aux posi- tions de bits "0"1 à "5" du registre, respectivement, en permettant aux portes ET 25, 26 et 27 de transmettre les impulsions d'horloge aux unités logiques 32, 33 et 34 du deuxième groupe de chemins 26 1 1 9 3 7 d'analyse. Les données d'analyse en entrée sont appliquées aux deuxièmes unités logiques 32, 33 et 34 et délivrées comme données d'analyse en sortie à la borne "b" du contrôleur 20, qui les ana- lyse dans un but de diagnostic. En raison de la correspondance univoque entre les unités logiques 30 à 35 et les portes ET 23 à 28 et,de la sorte, avec les positions de bits séparées du registre 21, les connexions des portes ET 23 à 28 aux unités logiques peuvent être déterminées indépendam- ment de l'organisation en groupes des unités logiques. Une reconfi- guration des portes ET n'est pas nécessaire quand les groupes de chemins d'analyse sont. réorganisés. REVENDICATIONS 1. Circuit de test automatique de chemins d'analyse pour un ensemble d'unités logiques (30-35) organisées en un ensemble de groupes de chemins d'analyse, caractérisé en ce qu'il comprend: une source d'impulsions d'horloge (29) pour engendrer une impulsion d'horloge; un ensemble de portes (23-28) associées respectivement aux unités logiques pour leur fournir l'impulsion d'horloge quand elles sont validées sélectivement; et un moyen de commande de portes (20,21) pour sélectionner un des groupes de chemins d'analyse et valider sélectivement les portes associées aux unités logiques du groupe de chemins d'analyse sélec- tionné (36,30,31,37;36,32,33,34,38;36,35,39). 2. Circuit de test automatique de chemins d'analyse selon la revendication 1, dans lequel le moyen de commande de portes comprend: un registre (21) comportant un ensemble de-positions de mé- moire pour valider respectivement les portes; et un moyen de commande de registre (20) pour écrire une donnée à la position de mémoire associée à l'unité logique du groupe de chemins d'analyse sélectionné.