Brevet FR2623039A1 — publié le 19890512

"Procédé et dispositif de dérivation de signaux syn- chrones provenant de signaux vidéo numériques" L'invention concerne, un procédé de dériva- tion de signaux synchrones provenant de signaux vidéo numériques, qui contiennent des signaux de référence de temps, qui se composent de plusieurs mots de donnée (bits) de contenue prédéterminé, caractérisé en ce que le contenu des signaux vidéo numériques des mots de donnée est contrôlé quant à la présence d'un premier mot de donnée des signaux de référence de temps, en ce qu'en présence d'un mot de donnée contenant le premier mot de donnée, le mot de données est contrôlé quant à la présence d'un deuxième mot de donnée du signal de référence, qu'en cas de non présence du contenu du deuxième mot de donnée, le contrôle effectué est pour- suivi quant à la présence du contenu du premier mot de donnée et qu'en cas de présence du contenu du deuxième mot de donnée, le mot de donnée suivant est contrôlé quant à la présence du contenu d'un troisième mot de donnée du signal de référence de temps, en ce que ce contrôle est exécuté jusqu'au dernier mot de donnée du signal de référence de temps, en ce qu'en cas de coïn- cidence, il est produit au moins un signal de synchro- nisation provisoire, en ce que des signaux de synchro- nisation sont dérivés par comptage à partir des si- gnaux de synchronisation dérivés des signaux vidéo nu- mériques, lorsqu'est-atteint à chaque fois un état de comptage prédéterminé, et en ce que le processus de comptage est démarré en présence d'un signal de syn- chronisation transitoire. Dans le cas de la transmission de signaux vidéo numériques, on sait comment transmettre l'infor- mation de synchronisation à l'intérieur des caractères de blocage de fréquence horizontale sous forme d'une succession de mots de donnée prédéterminée, le signal référence de temps, selon les recommandations CCIR 601 et 656, un signal de référence de temps se compose de trois mots dits de préambule à contenu constant, à sa- voir 255,0 et 0 et d'un quatrième mot de donnée à con- tenu variable. Ce dernier est désigné dans ce qui suit comme mot de référence de temps T et est composé comme suit: (1, F, V, H, p3, p2, pl, pO). A cette occasion, F représente une identification de demi-image, pour qui F est placé à la valeur 1 pendant une demi-image et à la valeur 0 pendant la demi-image suivante. V est placé à la valeur 0 à chaque commencement d'une demi image, alors que H est placé à la valeur i lors du mot de référence de temps transmis au début de chaque ca- ractère de blocage de fréquence horizontale et à la valeur 0 lors du mot de référence de temps transmis à la fin du caractère de blocage de fréquence horizonta- le. Les digits (bits) p3 à pl représentent des bits de contrôle, qui sont dérivés de F, V et H selon un code Hamming, alors que pO représente un bit de parité. Ce codage de l'information de synchronisa- tion crée côté réception une correction de défauts de i bit. En outre, on peut reconnaître des défauts de 2 bits, mais on ne peut toutefois pas les corriger. De tels défauts de bit peuvent, par exemple, survenir dans le cas de lignes de transmission longues, par suite de pertes par atténuation ou bien par défaut d'un ou plusieurs bits, ou du fait de court-circuit réciproque dans des appareils individuels. L'effet de perturbation de défauts indivi- duels dans ceux des mots de données du signal vidéo numérique qui représentent le contenu de l'image est limité. A l'opposé de cela, des défauts peuvent con- duire à la défaillance de la synchronisation, lors de la transmission du signal de référence de temps, ce qui à notoirement pour conséquence un effet de pertur- bation notablement plus important. C'est pourquoi le but de la présente inven- tion est d'empêcher une défaillance de la synchronisa- tion côté récepteur, même dans le cas de défauts sur 2 bits survenant sporadiquement dans le mot de référence de temps. Le procédé selon l'invention présente l'a- vantage de ce qu'une dérivation des signaux de syn- chronisme s'effectue avec une très grandes sécurité, par rapport à des défauts allant jusqu'à 2 bits, à l'intérieur du signal de référence de temps. Une syn- chronisation est assurée, même si des mots de référen- ce de temps sont transmis sans aucun défaut 1 bit, ou bien avec un défaut à 1 bit. Des perfectionnements et des améliorations avantageux de l'invention sont indiqués dans la suite de la description de l'invention. -Bien que des perfectionnements et des amé- liorations du procédé selon l'invention puissent être appliqués de manière particulièrement avantageuse se- lon les recommandations CCIR pour la dérivation de si- gnaux de synchronisation à partir du signal de réfé- rence de temps, le procédé selon l'invention est éga- lement approprié en soi pour d'autres signaux de réfé- rence de temps. Un arrangement selon l'invention, qui utili- se un réseau de commutation à réaction (désigné sous le terme de state-machine, dans le vocabulaire anglo- saxon) pour dériver des signaux de synchronisation préliminaires, est caractérisé par une dépense techni- que limitée, à l'occasion de laquelle les avantages du procédé selon l'invention viennent pleinement se met- tre en valeur. Des exemples de réalisation de l'invention sont représentés au moyen des dessins ci-joints qui représentent: - Figure 1, un schéma bloc très simplifié d'un arrangement selon l'invention, - Figure 2, un schéma d'un réseau de commu- tation à réaction, - Figure 3, un diagramme d'état du réseau de commutation à réaction de la Figure 1, - Figure 4, des diagrammes de temps du ré- seau de commutation à réaction de la Figure 1, selon les données qui surviennent, - Figure 5, un schéma bloc d'un circuit nu- mérique de volant d'inertie et, la Figure 6 et la Fi- gure 7, des diagrammes de temps de signaux survenant dans l'arrangement de circuit de la Figure 5. Dans les figures, les parties identiques sont pourvues de références identiques. Les données vidéo sont amenées à l'arrange- ment de circuit de la Figure 1, de préférence sous forme de débit de données d'une largeur de 8 bits, avec un circuit de commutation à réaction. Celui-ci est cadencé, ainsi qu'un circuit de comptage 3, qui contient un compteur 4, 5 pour chacune des impulsions de synchronisation H et V pour les fréquences horizon- tale et verticale, ainsi que pour les impulsions du signal F de demi image, à l'aide d'une impulsion de synchronisation CS de 27 Mz, amenée en 6, qui est transmise parallèlement aux signaux vidéo numériques le circuit de commutation 2 à réaction est décrit plus exactement à l'aide des figures 2 à 4, alors que l'ex- plication concernant le circuit de comptage 3 est ré- alisé à l'aide des figures 5 à 7. Le circuit de comp- tage 3 représenté un circuit à volant d'inertie numé- rique, qui délivre des impulsions de synchronisation H, V et F aux sorties 7, 8, 9, qui sont obtenues par subdivision de la fréquence de l'impulsion de synchro- nisation. Du fait que l'impulsion de synchronisation est couplée aux données vidéo, une synchronisation supplémentaire du circuit de comptage 3 n'est unique- ment nécessaire que lors de l'enclenchement, ou bien après que soient survenues des perturbations. En cons- équence, aucune perturbation ne se manifeste si le circuit de commutation 2 à réaction ne délivre trans- itoirement aucune impulsion de synchronisation H3, respectivement F3, au circuit de comptage 3, par suite de défauts dans les périodes des données vidéo conte- nant l'information de synchronisation. Le circuit de commutation à réaction repré- senté à la Figure 2 est composé d'un mémoire de lectu- re 11 et d'un registre D 12 qui est synchronisé par l'impulsion de synchronisation CS. Deux sorties de la mémoire de lecture 11 sont bouclées en réaction par le registre D 12, aux entrées de la mémoire de lecture 11. Les valeurs de ces deux signaux Si et S2 caracté- risent l'état de chacun des réseaux de commutation bouclés en réaction, ces états étant mis en mémoire dans le registre D 12. Les données vidéo amenées aux huit autres entrées de la mémoire de lecture 11 con- tiennent chacun le signal de références de temps, au début et à la fin des caractères de blocage de fré- quence horizontale. Le diagramme d'état va prendre le développement indiqué à la Figure 2, en fonction de chaque valeur des données vidéo. Quatre états Z0, Zl, Z2 et Z3 sont possibles à cette occasion en fonction des valeurs des signaux Si et S2. L'état Z0 n'est abandonné que si un mot de donnée des données vidéo amenées présente la valeur 255. Autrement, les valeurs de Si et S2 caractérisant cet état sont encore amenées par le registre D 12 aux entrées correspondantes de la mémoire de lecture 11, de telle sorte que le réseau de commutation se trouve en boucle d'attente, ainsi que représenté à la Figure 2. Le réseau de commutation est placé à l'état Z1 au moyen d'un mot de donnée de valeur 255, état Zl partant duquel il arrive à l'état Z2 si le mot de don- née suivant présente la valeur 0. Dans l'état Z2 s'ef- fectue un contrôle correspondant, pour savoir si le mot de donnée suivant présente la valeur 0. Si cela est le cas, on atteint l'état Z2, ce qui signifie que les trois premiers mots de donnée du signal de réfé- rence de temps ont été identifiés. A partir de l'état Z3, le réseau de commuta- tion est placé dans tous les cas à l'état ZO. Toute- fois, en fonction de ce que le mot de référence de temps T a bien été identifié, les signaux F1, H1 et LD1 sont plus lus dans la mémoire de lecture 11 enre- gistrés dans le registre D 12. Si le mot de référence de temps T n'est pas identifié, aucun signal LD1 n'est lu. Ces processus sont encore représentés à la Figure 3, o l'impulsion de synchronisation CS repré- sentée à la ligne a). La ligne b) représente les données vidéo pour les quatre mots de donnée du signal de référence de temps. Dans les lignes c) et d) sont représentés l'état, et l'état suivant, du réseau de commutation à réaction, alors que la ligne e) représente l'impulsion de charge LD, qui ne survient toutefois que lorsque le mot de référence de temps T est correct, respective- ment qu'il ne comprend qu'un bit d'erreur, qui est corrigé d'une manière connue en soi par programmation correspondante de la mémoire de lecture 11. Les si- gnaux F1, H1 et LD1 sont délivrés à partir du registre D 12, en étant retardés d'une période. Les signaux re- tardés F2, H2 sont à cette occasion amenés aux entrées d'un autre registre D 13, de sorte que les signaux F2 et H2 ne soient transférés dans le registre D 13, que si il y a un signal LD2. Les sorties du registre D 13 forment les sorties 14, 15 du réseau de commutation à réaction, ou les signaux F3 et H3 peuvent être préle- vés et peuvent être amenés au réseau de commutation de la Figure 5. L'impulsion de synchronisation est amenée en 21 au circuit de volant d'inertie numérique de la Fi- - gure 5, le signal H3 y est amené en 22 et le signal F3 y est amené en 23. L'impulsion de synchronisation CS commande un premier compteur 24, qui délivre un autre signal de synchronisation Cl, après avoir compté 1728 impulsions provenant des impulsions de synchronisation CS. Onze sortie du compteur 24 sont reliées aux en- trées d'un circuit logique 25, à la sortie 26 duquel est appliqué le signal de synchronisation H. Le cir- cuit logique 25 est réalisé de telle sorte que le si- gnal H prend une autre valeur pour une plage détermi- née du contenu du compteur, que pour la plage restan- te. Lorsque le compteur est à nouveau à l'état 1728, l'impulsion Cl retourne à nouveau à la valeur de départ, par un circuit 27. Une impulsion H4 est appli- quée à une autre entrée du circuit ou 27, impulsion dérivée à l'aide d'un formeur d'impulsion 28 à partir des flancs descendant de l'impulsion H3 amenée en 22. Si aucun signal de référence de temps défec- tueux ne se manifeste à l'entrée 1 (Figure 1), le compteur est ramené à zéro par l'impulsion Cl, alors que lorsque se présente un signal de temps sans er- reur, ou bien affecté d'un défaut, l'impulsion H4 est ramené à zéro au compteur 24, le cas échéant simulta- nément à l'impulsion Cl. Ceci est le cas lors d'un fonctionnement normal stationnaire. Le signal Cl est amené à un autre compteur 29, qui délivre une impulsion d'un autre signal de synchronisation C2 à sa sortie de transmission, lorsqu'est atteint du compteur valant 625. Les signaux F et V sont dérivés à l'aide d'un circuit logique 30, à partir de l'état de comptage du compteur 29, et ame- nés aux sorties 31 et 32. Un fois atteinte sa valeur finale, le compteur 29 est ramené à zéro par le fait que l'impulsion C2 est amenée par un circuit ou 33 d'une entrée de chargement. De manière analogue au compteur 24, une impulsion F4 est amenée à une autre entrée du circuit ou 33, impulsion qui est obtenue à l'aide d'un formeur d'impulsions 34, à partir de l'im- pulsion F3 amenée en 23. Les circuits logiques 25 et 30 peuvent être chacun réalisés de manière avantageuse par une mémoire de lecture programmable, dans laquelle est archivé un tableau (Look-up-table en terme habituel anglo-saxon). Dans la suite, la dérivation du signal de fréquence horizontale H est explicitée à l'aide de la Figure 6. L'impulsion de synchronisation CS présente une fréquence de 27 MHz. Au moment tO, ainsi décrit à la Figure 2, la zone du registre D 13 (Figure 2) ser- vant à la mise en mémoire du signal H3 est placée à la valeur 1 par le fait que sont amenés, d'une part, une impulsion de charge LD2 en provenant du registre D 12 et, d'autre part, un signal H2 de niveau 1. Ceci s'ef- fectuant à nouveau du fait que le bit correspondant du mot T de référence de temps valait 1 au début du si- gnal de référence de temps transmettant de l'impulsion de blocage de fréquence horizontale. A la fin du ca- ractère de blocage est transmis un autre signal de ré- férence de temps, dont le bit H vaut 0. De ce fait, le registre D 13 est remis à 0 (Moment tl). Le formeur d'impulsions 28 (Figure 5) est commandé par le flanc du signal H3 qui est ainsi néga- tif et délivre le signal H4, qui présente la durée d'une période de synchronisation. Ceci conduit au rap- pel du compteur 24, qui délivre un signal Cl après avoir atteint-un comptage valant 1728, chaque impul- sion du signal Cl étant à cette occasion représentée à la Figure 6, signal C1 qui est apparu du fait du pro- cessus de comptage précédent. L'impulsion de rappel Li apparait à la sortie du circuit ou 27 du fait de l'une ou des deux impulsions H4 et Cl, le compteur 24 recom- mençant sur ce à compter d'un bout à l'autre. L'impul- sion d'effacement H représentée à la Figure 6 est pro- duite du circuit logique 23, au moyen d'une liaison appropriée des sorties du circuit logique 24, et ceci même si les impulsions H4 manifestent deux bits défec- tueux dans le mot de référence de temps. La Figure 7 représente les processus de dé- rivation d'un signal de synchronisation V de fréquence verticale, ainsi que d'un signal F de label de demi- image. Le signal F3 apparait en plaçant en conséquence le bit concerné dans le mot Y de référence de temps et en transférant le bit concerné dans le registre D 13, le signal F3 prenant la valeur 0 pendant une première demi-image et la valeur 1 pendant une deuxième demi- image. Le signal F4 est dérivé du fait d'un flanc né- gatif du signal F3, ce qui est exploité pour rappeler à zéro le compteur 29 (Figure 5) à l'état non encore transitoire. Le compteur 29 est ensuite rappelé à zéro par le signal C2. L'impulsion de rappel à zéro L2 est produite lorsque survient au moins l'une des impul- sions F4 et C2. Une fois atteint l'état maximal du compteur, l'impulsion suivante du signal C2 est amenée en provenance de la sorte de transmission du compteur 29, ou du circuit ou 33, de telle sorte que le proces- sus de comptage reprenne à nouveau. Les deux signaux F et V sont obtenus par des liaison correspondantes, à partir du signal de sortie du compteur 29, signal pos- sédant une largueur de 10 bits. R E V E N D I C A T I O N S REVENDICATIONS 1. Procédé de dérivation de signaux synchrones provenant de signaux vidéo numériques qui contiennent des signaux de référence de temps, qui se composent de plusieurs mots de donnée (bits) de contenu prédétermi- né, caractérisé en ce que le contenu des signaux vidéo numériques des mots de donnée est contrôlé quant à la présence d'un premier mot de données des signaux de référence de temps, en ce qu'en présence d'un mot de donnée contenant le premier mot de donnée, le mot de donnée suivant est contrôlé quant à la présence d'un deuxième mot de donnée du signal de référence, qu'en cas de non présence du contenu du deuxième mot de don- née le contrôle effectué est poursuivi quant à la pré- sence du contenu du premier mot de donnée et qu'en cas de présence du contenu du deuxième mot de donnée, le mot de donnée suivant est contrôlé quant à la présence du contenu d'un troisième mot de donnée du signal jusqu'au dernier mot de donnée du signal de référence de temps, en ce qu'un cas de coïncidence, il est pro- duit au moins un signal de synchronisation provisoire, en ce que des signaux de synchronisation sont dérivés par comptage à partir des signaux de synchronisation dérivés des signaux vidéo numériques lorsqu'est at- teint à chaque fois un état de comptage prédéterminé, et en ce que le processus de comptage est démarré en présence d'un signal de synchronisation transitoire. 2. Procédé selon la revendication 1, à l'occa- sion duquel les signaux de référence de temps compres- sent chaque fois trois mots de donnée de contenu et un mot de donnée qui contient des information variables de fréquence de ligne et de demi-image, caractérisé'en ce que des signaux de synchronisation provisoires con- cernant les fréquences de ligne et provisoire concer- nant les fréquences d'image sont dérivés en fonction du contenu du mot de donnée supplémentaire, en ce que, par le comptage des signaux de synchronisation, il est produit d'abord un signal de synchronisation concer- nant la fréquence horizontale et qu'un signal de syn- chronisation concernant la fréquence verticale est produit par un autre comptage et en ce que le comptage est démarré par le signal de synchronisation trans- itoire de fréquence horizontale et que l'autre compta- ge est démarré par le signal de synchronisation trans- itoire de fréquence d'image. 3. Procédé selon la revendication 2, les infor- mations variables étant codées de sorte à corriger les erreurs, caractérisé en ce que des signaux de synchro- nisation transitoire sont produits dans le cas d'un mot de données exempt d'erreur, ou bien affecté d'une erreur susceptible d'être corrigés, et en ce qu'aucun signal de synchronisation transitoire n'est produit dans le cas d'un mot de donnée supplémentaire non sus- ceptible d'être corrigé. 4. Dispositif de dérivation de signaux synchro- nes provenant de signaux vidéo digitaux, qui contien- nent des signaux de référence de temps, qui se compo- sent de plusieurs mots de donnée (bits) de contenu prédéterminé, caractérisé en ce que le signaux vidéo numériques sont susceptibles d'être amenés à un réseau de commutation (2) à réaction, en ce que les sorties du réseau de commutation (2) à réaction sont reliées aux entrées d'un circuit de volant d'inertie (3) numé- rique, circuit sur les sorties duquel des signaux de synchronisation sont susceptibles d'être prélevés, et en ce qu'un signal de synchronisation (CS) dérivé des signaux vidéo numériques est susceptible d'être amené au réseau de commutation (2) à réaction et au circuit de volant d'inertie (3). 5. Dispositif selon la revendication 4, carac- térisé en ce que le réseau de commutation (2) à réac- tion comprend une mémoire à lecture (11) avec une en- trée d'adressage à plusieurs positions et une sortie de données à plusieurs positions, et en ce qu'un nom- bre de positions de la sortie de données est relié par un registre D 12 au nombre identique de positions de l'entrée d'adresse, le nombre des positions étant à cette occasion choisi de telle sorte qu'un certain nombre d'états du réseau de commutation (2) à réaction puisse être identifié par le contenu de ces positions, nombre qui correspond au nombre des mots de donnée de chacun des signaux de référence de temps. 6. Dispositif selon la revendication 5, le mots de donnée des signaux vidéo numériques contenant à cette occasion huit positions parallèles et les si- gnaux de référence de temps se composant de trois mots de donnée de contenu constant et d'un mot de donnée supplémentaire de contenu variable, caractérisé en ce que l'entrée d'adressage de la mémoire de lecture (11) est à dix positions et que la sortie de données est à cinq positions, toutes les positions de la sortie de données étant à cette occasion reliées aux entrées d'un registre D (12), duquel deux sorties sont reliées à deux positions de l'entrée d'adressage de la mémoire de lecture (11), deux autres positions sont reliées aux entrées d'un autre registre D (13) et la cinquième position est reliée à une entrée de chargement de l'autre registre D (13). 7. Dispositif selon l'une quelconque des reven- dications 4 à 6, caractérisé en ce que le circuit de volant d'inertie (3) numérique est formé d'un premier et d'un deuxième compteur (24, 29), en ce que le si- gnal de synchronisation (CS) est susceptible d'être amené à l'entrée du premier compteur (24), en ce qu'u- ne sortie de transmission du premier compteur (24) est reliés par un circuit ou (27) à une entrée de remise à zéro du premier compteur (24) et à une entrée de comp- tage du deuxième compteur (29), en ce qu'une sortie de transmission du deuxième compteur (29) est reliée par un autre circuit ou (33) à une entrée de remise à zéro du deuxième compteur (29), en ce que le signal de syn- chronisation transitoire de fréquence horizontale, est, en outre, susceptible d'être transmis par un cir- cuit ou (27) à l'entrée de remise à zéro du premier compteur (24), et que le signal de synchronisation transitoire de fréquence d'image est susceptible d'ê- tre amené par un autre circuit ou (33) à l'entrée de remise à zéro du deuxième compteur (29), en ce que les sorties du premier et du deuxième circuit logique (25, 30), et en ce que le premier circuit logique (25) pré- sente une sortie (26) pour le signale de synchronisa- tion de fréquence horizontale et que le deuxième cir- cuit logique (30) possède des sorties (31, 32) pour un signal de synchronisation de demi-image.