Brevet FR2615656A1 — publié le 19881125

I 261S656 DISPOSITIF SEMICONDUCTEUR MONOLITHIQUE INTEGRE A CONDUCTION BIDIRECTIONNELLE ET PROCEDE DE FABRICATION La présente invention concerne des dispositifs semicon- ducteurs à grille isolée et plus particulièrement des dispositifs semiconducteurs monolithiques intégrés qui comprennent une première partie comprenant, par exemple, un dispositif conducteur régénératif et une seconde partie comprenant, par exemple; un transistor bipolaire. Le dispositif décrit comprend une structure à cinq couches qui commande un transistor bipolaire pour fournir de haut flux de courant sous de faibles chutes de tension à la fois en direct et en inverse, et fournir un haut flux de courant sous basse tension en inverse. Le dispositif semiconducteur mono- lithique intégré selon la présente invention assure une conduction controlée par grille isolée aussi bien en inverse qu'en direct. On connait des dispositifs semiconducteurs monolithiques intégrEs dans lesquels une première partie d'un dispositif semi- conducteur comprenant, par exemple, une structure à quatre cou- ches, telle qu'un thyristor, est utilisée pour fournir un courant de commande de base à une seconde partie d'un dispositif à semi- conducteur comprenant une structure à trois couches, telle qu'un transistor bipolaire integré. Ces dispositifs monolithiques inté- grés agissent en réponse à une grille de commande isolée et conduisent le courant seulement en direct. Ces dispositifs ne sont pas prévus pour des courants de conduction en inverse. En cons&- quence les dispositifs de l'art antérieur ne sont pas particuliè- rement intéressants pour l'utilisation dans un environnement alternatif tel que les circuits de commande d'appareils domesti- ques. Il existe donc un besoin non satisfait de prévoir un dispo- sitif semiconducteur monolithique intégré commandé par grille isolée qui présente une conductivité améliorée et qui soit égale- ment prévu pour la conduction directe et inverse commandée par grille isolée. Un objet principal de la présente invention est de pré- voir un dispositif semiconducteur monolithique intégré à grille isolée qui fournisse une conduction bidirectionnelle. Un autre objet de la présente invention est de prévoir un dispositif semiconducteur monolithique intégré comprenant une structure intégrée à trois couches, une structure intégrée à qua- tre couches et une structure intégrée à cinq couches, o l'état de conduction en cours de chaque structure peut être commandé au moyen d'une grille isolée unique. Une caractéristique supplémentaire de la présente inven- tion est de prévoir un substrat unique de matériau semiconducteur fabriqué avec trois structures intégrées séparées semiconductrices qui par leur combinaison monolithique, améliorent la fonction du dispositif intégré au delà de la fonction qui pourrait être obte- nue autrement par les dispositifs individuels. De plus, un objet supplémentaire de la présente inven- tion est de prévoir un semiconducteur commandé par grille isolée et comprenant une structure MOS à cinq couches commandée par gril-- le qui fournit des courants de conduction élevée sous de faibles tensions de commande en inverse. Ces objets et caractéristiques ainsi que d'autres de la présente invention sont atteints par un dispositif semiconducteur monolithique intégré à grille isolée qui comprend une première couche d'un premier type de conductivité sur laquelle est disposée une seconde couche du type de conductivité opposé. Une première région de type de conductivité opposé est disposée à l'intérieur de la première couche et forme une jonction PN avec elle. Une se- conde et uhe troisième région du premier type de conductivité sont disposées à l'intérieur de la seconde couche et forment une jonc- tion PN avec elle. La seconde région comprend de préférence une portion centrale profonde et fortement dopée qui est entourée d'une région annulaire moins profonde et plus faiblement dopée du premier type de conductivité. De même, la troisième région com- prend une première partie légèrement dopée qui comporte une se- conde portion de contact ohmique fortement dopée. Une quatrième région du type de conductivité opposé est disposée dans la seconde région et forme une jonction PN avec elle. La quatrième région en combinaison avec la seconde couche, définit une portion de canal de la seconde région disposée entre elles. Une cinquième région de type de conductivité opposé est disposée dans la troisième région et forme une jonction PN avec elle. La cinquième région, en combi- naison avec la seconde couche, définit une portion de canal de la troisième région. Une sixième région du type de conductivité oppo- sé est disposée à l'intérieur de la troisième région et recouvre à la fois la première partie et la seconde partie de contact ohmique et forme une jonction PN avec elle. Une partie de la troisième ré- gion est disposée entre les cinquième et sixième régions. Une première structure à grille isolée est déposée au dessus de la partie de canal de la troisième région et, en réponse à une polarisation appliquée appropriée, couple la cinquième ré- gion à la seconde couche. La première grille isolée peut être considérée comme une grille de fermeture. Une seconde grille iso- lée est disposée au dessus de la portion de canal de la seconde région et peut recouvrir la seconde couche et la quatrième région. La seconde grille peut être considérée comme une grille de coupu- re. Une troisième grille isolée est disposée au dessus d'une par- tie de la troisième région et recouvre aussi des parties des cinquième et la sixième régions. En réponse à une polarisation ap- pliquée, la troisième grille isolée couple la cinquième région à la sixième région. Une première électrode est disposée en contact ohmique avec la seconde portion de contact ohmique de la troisième région, la sixième région, ainsi que les seconde et quatrième ré- gions. Une seconde électrode est disposée en contact ohmique avec la première couche et la première région. Quand une polarisation positive est appliquée à la seconde électrode par rapport à la première électrode, et qu'une polarisation appropriée est appli- quée aux structures à grille isolée, une conduction en direct à forte densité de courant est obtenue pour autant que la structure intégrée à quatre couches comprenant les première et seconde couches, les troisième et cinquième régions, est couplée par la sixième région à la première électrode pour ainsi favoriser l'établissement de la conduction régénérative. La structure inté- grée à trois couches comprenant la première et la deuxième couche et la troisième région est modulée en conductivité et présente une conduction améliorée. En réponse à la suppression de ladite pola- risation, la conduction régénérative cesse. Lorsqu'une polarité négative est appliquée à la seconde électrode par rapport à la première électrode, une conduction en inverse apparaît à travers une structure à quatre couches comprenant la seconde région, les seconde et première couches et la première région. Par application d'une polarisation appropriée à la première électrode de grille isolée pour former un.canal MOS entre la quatrième région et la seconde couche, l'injection à partir de la seconde région vers la seconde couche est supprimée pour stopper la densité de courant qui en résulterait autrement. En conséquence, le dispositif assure une densité de courant élevée aussi bien en direct qu'en inverse et répond toujours à la commande de grille isolée. Un procédé de fabrication d'un dispositif semiconducteur selon la présente invention comprend les étapes consistant à prévoir initialement un corps en matériau semiconducteur compre- nant une première couche du premier type de conductivité dans une seconde couche du type opposé de conductivité. La première ou la seconde couche peut être le substrat, l'autre couche étant déposée au dessus par croissance épitaxiale ou par des techniques de dopa- ge telles que des techniques d'implantation ou de diffusion. Ensuite, dans un premier mode de réalisation préféré, la première couche protectrice est réalisée sur une première surface du dispo- sitif semiconducteur. Une première fenêtre est ouverte à travers la premiere couche de protection pour exposer une première partie de la surface de la première couche. Une première région du type de conductivité opposé est réalisée à l'intérieur de la première couche. Ensuite, la partie restante de la première couche de pro- tection est supprimée. Une seconde couche de protection est disposée sur une seconde surface du dispositif semiconducteur et une.seconde et une 2 6 1 5656 troisième fenêtre sont ouvertes dans cette couche. Un premier dopage est réalisé à travers les seconde et troisième fenêtres avec des impuretés du premier type de conductivité pour former les seconde et troisième régions du premier type de conductivité. La deuxième fenêtre et la deuxième région sont de préférence réali- sées en deux étapes. D'abord, une partie centrale de la seconde fenêtre est ouverte et une forte concentration du premier type d'impuretés est introduite pour former une partie centrale forte- ment dopée. Ensuite, une seconde partie de la seconde fenêtre en- tourant la première partie de la seconde fenêtre est ouverte et un second dopage est réalisé avec une concentration modérée de maté- riaux du premier type de conductivité. Puis, la troisième fenêtre est ouverte de préférence à travers la seconde couche protectrice et une troisième région est réalisée avec une légère concentration d'impuretés du premier type de conductivité. Alors, une partie de la troisième fenêtre est masquée et une forte concentration d'impuretés du premier type de conductivité est introduite dans la partie exposée de la troisième région pour former une région de contact ohmique fortement dopée. Ensuite, une troisième couche protectrice est formée à l'intérieur de la seconde fenêtre. Une quatrième, une cinquième et une sixième fenêtre sont successivement ouvertes à travers les se- conde et troisième couches protectrices et des impuretés de type de conductivité opposé sont introduites pour former les quatrième, cinquième et sixième régions de type de conductivité opposé dans les seconde et troisième régions. Les quatrième, cinquième et sixième fenêtres sont alors remplies d'une quatrième couche pro- tectrice telle qu'une couche d'oxyde. Consécutivement, une couche de grille telle-qu'une couche en silicium polycristallin est dépo- sée au dessus des couches protectrices. La couche de silicium po- lycristallin est conformée pour réaliser les couches de grille désirées et une couche d'isolation de grille est déposée sur la couche de silicium polycristallin. Ensuite une couche photolitho- graphique est déposée et conformée pour fournir des fenêtres au dessus des couches protectrices définissant les régions de contact ohmique. Après cela, un processus de gravure approprié tel qu'une gravure à l'acide fluorhydrique tamponné est utilisé pour enleyer les couches protectrices et exposer les surfaces sous-jacentes du dispositif semiconducteur. Ensuite, des couches de métallisation sont déposées pour fournir un contact cathodique aux troisième et quatrième régions autant qu'aux sixième et troisième régions. La présente invention fournit ainsi un dispositif à se- miconducteur monolithique intégré amélioré qui permet une conduc- tion directe et inverse améliorée contrôlée par grille isolée aussi bien en direct qu'en inverse. Les caractéristiques de la présente invention qui sont estimées être nouvelles sont énoncées en détail dans les revendi- cations ci-après. L'invention elle-même, cependant, aussi bien en ce qui concerne son organisation que son mode de fonctionnement, ainsi que d'autres caractéristiques, objets et avantages du dispo- sitif semiconducteur monolithique intégré à grille isolée ainsi que le procédé de fabrication, sera exposée plus en détail dans la description suivante faite en relation avec les dessins joints parmi lesquels: la figure 1 est une vue en coupe d'un premier mode de réalisation d'un dispositif semiconducteur monolithique intégré à grille isolée selon la présente invention; les figures 2A à 2Y représentent des coupes d'un dispo- sitif semiconducteur monolithique intégré à grille isolée selon la présente invention pendant des étapes successives de fabrication du dispositif. Un dispositif semiconducteur monolithique intégré. à grille isolée selon la présente invention est utilisable pour une large gamme de dispositifs semiconducteurs et peut être fabriqué à partir de plusieurs matériaux semiconducteur; différents. La description suivante va énoncer plusieurs modes de réalisation particuliers du dispositif semiconducteur monolithique intégré se- lon la présente invention lorsqu'il est réalisé dans un subtrat de silicium car les dispositifs en silicium ou les dispositifs fabri- qués dans des substrats de silicium constituent une majorité écra- sante parmi les dispositifs semiconducteurs couramment disponi- bles. En conséquence, les applications les plus couramment ren- contrées de la présente invention impliqueront des dispositifs à substrat en silicium. Cependant, il est prévu que l'invention décrite ici peut être utilisée de manière avantageuse dans le ger- manium, l'arséniure de gallium ou dans d'autres matériaux semi- conducteurs. Donc, l'application de la présente invention n'est pas destinée à être limitée au dispositif fabriqué en matériau se- miconducteur en silicium, mais englobera également les dispositifs semiconducteurs fabriqués dans n'importe lequel de plusieurs maté- riaux semiconducteurs. De plus, alors que la présente description expose plu- sieurs modes de réalisation particuliers de dispositifs semi- conducteurs en silicium, cette description ne doit être considérée qu'à titre d'exemple de la présente invention et non pas comme une limitation du domaine ou des possibilités d'application de la pré- sente invention. De plus, alors que les exemples décrits concer- nent le dispositif semiconducteur monolithique intégré à grille isolée à conductivité améliorée en liaison avec des structures spécifiques à controle par grille isolée, l'intention n'est pas de limiter la présente invention à ces structures monolithiques et d'intégration particulières. Au contraire, ces dispositifs sont introduits pour démontrer l'utilité et les applications de la pré- sente invention sous l'aspect de réalisations considérées comme commercialement préférées. Spécifiquement, la présente invention est de plus tout de suite applicable aux structures monolithiques intégrées qui utilisent une action régénérative de conduction et ainsi englobe des dispositifs qui comprennent des triacs et des diacs intégrés de façon monolithique aussi bien que des thyristors. De plus, tandis que la présente invention prévoit une conductivité en courant et une densité de courant améliorées, il est reconnu que le bénéfice recherché va également provenir de l'amélioration des structures des cellules. Etant donné les relations entre les figures 1 et 2, des parties correspondantes ont été désignées par les mêmes références numériques pour faciliter la compréhension de la présente inven- tion. Certaines parties des éléments semiconducteurs, cependant, n'ont pas été dessinées à l'échelle. Certaines dimensions ont été exagérées par rapport à d'autres dimensions pour présenter un schéma plus clair et une meilleure explication de la présente in- vention. Bien que, dans un but d'illustration, des modes de réali- sation particuliers du dispositif semiconducteur monolithique intégré à conductivité améliorée selon la présente invention soient représentés pour chaque réalisation particulière pour in- clure des régions spécifiques P et N, il est entendu que les tech- niques décrites ici sont aussi bien applicables à des dispositifs semiconducteurs monolithiques int&grés à grille isolée dans les- quels les conductivités des différentes régions ont été inversées pour, par exemple, fournir le symétrique du dispositif représenté. En outre, bien que les modes-de réalisation représentées ici soient illustrés dans des vues bidimensionnelles avec diffé- rentes régions ayant une profondeur et une largeur, il est bien entendu que ces régions sont des représentations d'une seule par- tie d'une seule cellule d'un dispositif qui comprend une pluralité de cellules disposées en une structure à trois dimensions. En conséquence, ces régions, lorsqu'elles sont fabriquées dans des dispositifs réels, ont trois dimensions: la longueur, la largeur et la profondeur. La figure 1 représente un mode de réalisation parti- culier de la présente invention appliqué à un dispositif semi- conducteur monolithique intégré à grille isolée désigné de façon générale par la référence 10 et comprenant un transistor intégré, un thyristor intégré et un triac intégré. Telqu'il est utilisé ici, le terme "intégré" est utilisé pour désigner des structures qui, contrairement à leurs équivalents classiques, ont une ou plu- sieurs connexions non connectées vers l'extérieur alors que ces connexions sont habituellement directement reliées à une borne ex- térieure dans un dispositif classique. Ainsi, dans le dispositif de la présente invention, il y a un transistor bipolaire intégré dans lequel la borne de base n'est pas directement connectée à une borne extérieure. De même, il y a un thyristor intégré dans lequel la région émettrice n'est pas directement reliée à l'élec- trode de cathode. Les grille isolées, cependant, sont disposées dans le dispositif pour coupler les différentes bornes du disposi- tif intégré à une ou plusieurs électrodes extérieures pour ainsi profiter complètement des possibilités de conduction en courant des structures intégrées. Le dispositif semiconducteur monolithique intégré à grille isolée 10 de la présente invention comprend donc un corps de matériau semiconducteur ayant une première couche 12, représen- tée comme une couche de type P d'un premier type de conductivité, et une seconde couche 20 du type opposé de conductivité et repré- sentée comme une couche légèrement dopée de type N disposée par dessus. Une première région 22 du type opposé de conductivité est disposée à l'intérieur de la première couche 12 et forme une jonc- tion PN avec elle. La première région 22 en combinaison avec la première couche 12 forme une première surface 25 du dispositif. Une seconde région 30 du premier type de conductivité représentée comme une région de type P est disposée à l'intérieur de la seconde couche 20 et forme une jonction PN avec elle. La se- conde région 30 comprend de préférence une partie centrale forte- ment dopée 32 et une seconde partie périphérique 34 dopée plus légèrement qui entoure la partie centrale 32 et est moins profonde que la partie centrale 32. Une troisième région 40 du premier type de conductivité est également disposée à l'intérieur de la seconde couche et forme une jonction PN avec elle. La troisième région 40 est de préféren- ce disposée de façon opposée à la seconde région 30 et une partie de la seconde couche 20 est disposée entre elles. La troisième ré- gion 40 comprend de préférence une première partie légèrement do- pée et une seconde partie superficielle 42 de contact ohmique plus fortement dopée. Une quatrième région 50 du type opposé de conductivité est disposée à l'intérieur de la seconde région 30 et forme une 26 1 5656 jonction PN avec elle. La quatrième région 50 comprend de préfé- rence une structure annulaire, une partie de la seconde région 30 dépassant en son centre. La quatrième région 50, en combinaison avec la seconde couche 20, définit une partie de canal de la se- conde région 30 entre elles. Une cinquième région 55 est disposée à l'intérieur de la troisième région 40 et forme une jonction PN avec elle. La cinquième région 55, en combinaison avec la seconde couche 20, définit une partie de canal de la troisième région 40 entre elles. Une sixième région 60 est disposée dans la troisième ré- gion 40 et est de préférence disposée partiellement à l'intérieur de la partie 42 de contact ohmique de la troisième région 40. La sixième région 60 est opposée à la cinquième région 55 et une par- tie de la troisième région 40 est comprise entre les cinquième et sixième régions 55 et 60, respectivement. Une première structure à grille isolée 65 couple la quatrième région 50 à la seconde couche en réponse à une polarisation appropriée réalisée en établis- sant un chemin conducteur à travers la partie de canal de la se- conde région 30. De même une seconde grille isolée 68 est disposée au dessus de la partie de canal de la troisième région 40 et cou- ple la cinquième région 55 à la seconde couche 20 en réponse à une polarisation appliquée. Dans un autre mode de réalisation non re- présenté, les première et seconde grilles peuvent être connectées électriquement directement ou comprendre des parties de la même structure. De plus, une troisième structure à grille isolée 69 est prévue pour coupler les cinquième et sixième régions 55 et 60, respectivement, en réponse à un potentiel approprié appliqué en établissant un canal conducteur dans la partie de la troisième ré- gion 40 disposée entre elles. Dans un mode de réalisation particulier, les première, seconde et troisième électrodes de grille isolée 65, 68 et 69, respectivement, sont connectées à la même source de tension de commande. Une première électrode 70 est disposée en contact ohmi- que avec la partie 42 de contact ohmique de la troisième région 40 26 1 5656 aussi bien qu'avec la sixième région 60 disposée en elle. La pre- mière électrode 70 est également en contact ohmique avec les se- conde et quatrième régions 30 et 50, respectivement. Une seconde électrode 72 est disposée en contact ohmique avec la première cou- che de la première région et court-circuite la jonction PN entre elles. Le dispositif 10 conduit un niveau important de courant aussi bien en inverse qu'en direct en réponse à l'application d'une polarisation appropriée à la grille isolée. Lorsque la seconde électrode 72 est polarisée plus positivement que la première électrode 70 et lorsque la troisième grille isolée 69 est polarisée de façon appropriée, la cinquième région 55 est couplée à la sixième région 60, qui est elle-même directement connectée aux électrodes de cathodes 70. De plus, si la troisième grille isolée 69 est polarisée de façon appropriée, la structure intégrée à quatre couches qui comprend la première couche 12, la seconde couche 20, la troisième région 40 et la cinquième région 55 est directement reliée avec l'électrode de cathode 70 et prend un état de conduction régénérative qui assure une commande de base active pour un transistor bipolaire intégré qui comprend la première cou- che 12, la seconde couche 20 et la troisième région 40, y compris sa seconde partie 42. En réponse à la suppression ou à l'inversion de la polarisation de la troisième grille isolée 69, l'émetteur de la structure à quatre couches ou la cinquième région 55 est décou- plé de la sixième région 60 et de la première électrode 70 et la conduction cesse. En réponse à une polarisation appropriée appliquée aux première, seconde et troisième grille isolées 65, 68 et 69, res- pectivement, et si la seconde électrode 72 est plus négative que la première électrode 70, une conduction inverse apparalt dans la structure à quatre couches qui comprend la seconde région 30, la seconde couche 20, la première couche 12 et la première région 22. En conséquence, la structure intégrée à quatre couches permet la conduction régénérative en inverse. En réponse à l'application d'une polarisation appropriée à la première électrode de grille 2 6 1 5 6 5 6 isolée 65, la conduction régénérative des quatre couches cesse car le canal de conduction résultant entre la quatrième région 50 et la couche 20 court-circuite la jonction PN entre la région 30 et la couche 20, réduisant l'injection à partir de cette jonction et interrompant la conduction régénérative. Pour cette raison, la présente invention prévoit un dispositif semiconducteur monolithi- que intégré amélioré pour lequel une très forte densité de conduc- tion de courant est obtenue aussi bien en inverse qu'en direct sous de faibles chutes de tension. Les figures 2A-2Y illustrent un mode de réalisation par- ticulier d'un procédé de fabrication d'un dispositif semiconduc- teur monolithique intégré à grille isolée selon la présente invention, incluant les étapes qui suivent. Pour commencer, un corps de matériau semiconducteur comprenant une première couche 12 du premier type de conductivité et une seconde couche 20 du type opposé de conductivité est prévue. Comme cela est représenté sur la figure 2B, initialement, une première couche de protection 100, telle qu'une couche d'oxyde, est prévue sur une première surface du dispositif semiconducteur. Une première fenêtre 85, repré- sentée à la figure 2C, est ouverte à travers la première couche de protection 100. Une première région 22, représentée à la figure 2D, est formée dans la première couche 12. Après cela, la partie restante de la première couche de protection 100 est enlevée comme cela est représenté à la figure 2E. * Après cela, une seconde couche de protection 105, repré- sentée à la figure 2F, est disposée sur une seconde surface du dispositif semiconducteur 10. Des seconde et troisième fenêtres 89 et 90 représentées sur les figures 2G et 2H, respectivement, sont successivement ou- vertes à travers la seconde couche de protection 105 et les pre- mière et seconde parties 32 et 34 de la seconde région 30 du premier type de conductivité sont successivement réalisées à l'intérieur de la première couche 20. Une troisième fenêtre 88 représentée à la figure 2I est ouverte. -13 Plus précisément, la seconde fenêtre 89 est d'abord ou- verte dans une première partie de la seconde couche de protection 105. Une forte concentration de dopant du premier type de conduc- tivité est introduite pour former la portion centrale 32-de la se- conde région 30 à l'intérieur de la seconde couche 20. Après cela, la troisième fenêtre 90 est ouverte de façon à entourer la seconde fenêtre 89, et une seconde partie 34 de la seconde région 30 est réalisée en introduisant une faible concentration d'impuretés du premier type de conductivité dans la surface exposée de la seconde couche 20. Après cela, une troisième couche de protection 110, re- présentée à la figure 2I, est déposée à l'intérieur de la seconde fenêtre 90. Ensuite, une troisième fenêtre 88 est ouverte à travers la seconde couche de protection 105 comme cela est représenté à la figure 2J, et une faible concentration de dopants du premier type de conductivité est introduite pour former une troisième région 40 à l'intérieur de la seconde couche 20. Ensuite, une quatrième couche de protection 115 est for- mée dans une partie de la troisième fenêtre 88 comme cela est re- présenté à la figure 2K, et une forte concentration de dopants du premier type de conductivité est introduite à travers une quatriè- me fenêtre 91 représentée à la figure 2L pour réaliser une région de contact ohmique fortement dopée 42 à l'intérieur de la troisiè- me région 40. Après cela, une cinquième couche de protection 120 est réalisée dans la cinquième fenêtre comme cela est représenté à la figure 2M. En conséquence, les quatrième, cinquième et sixième fenêtres 92, 93 et 94, respectivement, comme cela est représenté à la figure 2N, sont ouvertes à travers les troisième, quatrième et cinquième couches de protection 110, 115 et 120, respectivement, et une forte concentration d'impuretés du type opposé de conducti- vité est introduite à travers la fenêtre pour réaliser les qua- trième, cinquième et sixième régions 50, 55 et 60, respectivement, comme cela est représenté à la figure 20. Après cela, des sixième, septième et huitième couches de protection 125, 130 et 135, res- pectivement, sont réalisées à l'intérieur des quatrième, cinquième 2 615656 et sixième fenêtres 92, 93 et 94, respectivement, comme cela est représenté sur la figure 2P. Une couche de grille 95, par exemple en silicium polycristallin, est alors déposée sur la surface du dispositif 10 comme cela est représenté à la figure 2Q. Consécuti- vement, une couche photolithographique 96 est déposée comme cela est représenté à la figure 2Q, et conformée comme cela est repré- senté à la figure 2R en utilisant des techniques de photolithogra- phie. Les parties exposées de la couche de grille 95 sont enlevées par un procédé convenable, comme cela est représenté à la figure 2S et la couche photolithographique 96 est alors enlevée comme ce- la est représente sur la figure 2T. En conséquence, une couche protectrice de grille 97 est déposée sur le matériau de grille dé- pose 95 et une seconde couche photosensible 98 est déposée au des- sus de la couche de protection de grille 97 comme cela est représenté à la figure 2U. La couche photosensible 98 est confor- mée comme cela est repr&senté à la figure 2V. Apres cela, des fe- nêtres de contact d'électrodes 99 sont ouvertes à travers les couches déposées comme cela est représenté à la figure 2W pour ex- poser une partie de la région de contact ohmique 42 de la troisiè- me région 40 ainsi que la sixième région 60. De plus, des parties de la seconde et de la quatrième région 30 et 50 sont également exposées. Après cela, la seconde couche photosensible 98 est enle- vée comme cela est représenté à la figure 2X et une couche de mé- tallisation 100, représentée à la figure 2Y, est appliquée à la surface du dispositif pour fournir une électrode de cathode 110 disposée en contact ohmique avec les sixième et troisième régions et 40, respectivement, et les quatrième et seconde régions. 50 et 30, respectivement, et connectant électriquement les seconde, troisième et quatrième et sixième régions. Ensuite, comme cela est représenté à la figure 2Y, une électrode d'anode 115.est appliquée à la première surface 25 en contact ohmique avec la première ré- gion 22 et la première couche 12. Ainsi, un dispositif semiconducteur monolithique intégré à grille isolée a été obtenu dans lequel un transistor bipolaire intégré est commandé par un dispositif actif à commande par grille isolée pour commander le transistor bipolaire intégré à l'état complètement passant dans des conditions de conduction directe, et, dans des conditions de conduction en inverse, un thyristor à commande par grille isolée est activé pour fournir une conduction similaire à haute densité de courant sous basse tension. Dans cha- que direction, le courant est coupé en appliquant une polarisation appropriée à la grille isolée. Ainsi, le dispositif semiconducteur monolithique intégré à grille isolée de la présente invention est particulièrement approprié pour une utilisation dans des circuits alternatifs. Bien que des modes de réalisation particuliers aient été représentés et décrits, il est clair que la présente invention ne se borne pas à cela. Divers changements, modifications, variantes, subtitutions et équivalents apparaîtront à l'homme de l'art sans s'écarter du v&ritable esprit ni du domaine de la présente inven- tion. REVENDICATIONS 1. Dispositif semiconducteur monolithique intégré à grille isolée (10) comprenant: une première couche (12) d'un premier type de conducti- vité; une seconde couche (20) du type opposé de conductivité; une première région (22) du premier type de conductivité disposée à l'intérieur de la première couche (12) et formant avec la première couche une-partie de la première surface (25) du dis- positif; des seconde (30) et troisième (40) régions du premier type de conductivité disposées dans une seconde surface du dispo- sitif et formant une jonction PN avec elle; une quatrième région (50) du type opposé de conductivité disposée à l'intérieur de la seconde région (30), les seconde et quatrième régions formant une partie de la seconde surface dudit dispositif; caractérisé en ce qu'il comprend en outre: une cinquième (55) et une sixième (60) régions disposées à l'intérieur de la troisième région (40), les cinquième et sixiè- me régions étant disposées de façon opposée avec une partie de la troisième région entre elles, les troisième, cinquième et sixième régions formant une partie de la seconde surface du dispositif; une première électrode (72) disposée en contact ohmique avec la première couche (12) et la première région; une seconde électrode (70) disposée en contact ohmique avec les seconde, troisième, quatrième et sixième régions; une première structure à grille isolée (65) pour coupler la quatrième région (50) à la seconde couche (20), une seconde structure à grille isolée (68) pour coupler la cinquième région (55) à la seconde couche; et une troisième structure à grille isolée (69) pour cou- pler la cinquième région (55) à la sixième région (60). 2. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la troisième région (40) comprend une région de contact ohmique fortement dopée (42). 3. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la sixième région (60) recouvre la région de contact ohmique (42). 4. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la seconde région (30) comprend une partie centrale fortement dopée et une partie périphérique faiblement do- pée. 5. Dispositif semiconducteur selon la revendication 4, caractérisé en ce que la partie périphérique (34) de la seconde région (30) est moins profonde que la partie centrale (32) de la seconde région et entoure une partie de ladite région centrale. - 6. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la quatrième région (50), en combinaison avec la seconde couche (20), définit une partie de canal de la se- conde région et en ce que la première grille isolée (65) est dépo- sée sur la partie de canal de la seconde région. 7. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la cinquième région (55), en combinaison avec la seconde couche (20), définit une partie de canal de la troisième région (40) et en ce que la seconde grille isolée (68) est disposée au dessus de la partie de canal de la seconde région (30). 8. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la seconde région (30) forme une première jonction avec la seconde couche (20) et en ce que la première jonction est polarisée en inverse sous des conditions de fonction- nement en direct. 9. Dispositif semiconducteur selon la revendication 1, caract&risE en ce que la seconde couche (20) forme une seconde jonction avec la première couche (12) et en ce que la seconde jonction est en inverse. 10. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la première grille isolée (65), en réponse à l'application d'une polarisation appropriée, couple la quatrième région (50) à la seconde couche (20) pour stopper la conduction dans une structure à quatre couches comprenant la première région (22), la première couche (12), la seconde couche (20) et la se- conde région (30). 11. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la troisième grille isolée (60), en réponse à l'application d'une polarisation appropriée, d&couple la cin- quième région (55) de la sixième région (60) pour interrompre le courant dans une structure à quatre couches comprenant les premiè- re (12) et seconde (20) couches et les troisième (40), cinquième (55) et sixième (60) régions. 12. Procédé de fabrication d'un dispositif semiconduc- teur monolithique intégré à grille isolée, caractérisé en ce qu'il comprend les étapes suivantes: prévoir un corps de matériau semiconducteur (10) compre- nant des première (12) et seconde (20) couches; former une première couche de protection (100) sur la première surface (25) du dispositif semiconducteur; f ouvrir une première fenêtre (85) à travers la première couche de protection; introduire des impuretés du type de conductivité opposé à travers la première fenêtre pour établir une première région (22) du type de conductivé opposé à l'intérieur de la première ré- gion; enlever le reste de la première couche de protection; établir une seconde couche de protection (105) sur une seconde surface dudit corps semiconducteur;, ouvrir une première (89) et une seconde (90) fenêtre à travers la seconde couche de protection; introduire des dopants du premier type de conductivité à travers les seconde et troisième fenêtres pour réaliser les se- conde (30) et troisième (40) régions; former des troisième (110) et quatrième (115) couches de protection dans les seconde (90) et troisième (88) fenêtres; ouvrir des quatrième (92), cinquième (93) et sixième (94) fenêtres à travers les troisième, quatrième et cinquième 5. (120) couches de protection;. introduire des dopants du type de conductivité opposé à -travers les troisième, quatrième et cinquième fenêtres pour réali- ser une quatrième région (50) du type de conductivité opposé à l'intérieur de la seconde région (30) et des cinquième (55) et sixième (60) régions du type de conductivité opposé à l'intérieur de la troisième région (40); prévoir une septième couche de protection (130) dans les quatrième, cinquième et sixième fenêtres; déposer une électrode de grille (105) sur la couche de protection; graver l'électrode de grille; prévoir une couche d'isolement de grille (97) sur l'électrode de grille; ouvrir des huitième et neuvième fenêtres (99) à travers la couche de protection (98) pour exposer des parties des seconde, troisième et quatrième et sixième régions déposer une couche de métallisation (100) en contact oh- mique avec les seconde, troisième, quatrième et sixième régions; réaliser une première électrode (110) en contact ohmique avec la première couche et la première région; et appliquer une couche de métallisation (115) en contact ohmique avec la première couche (12) et la première région (22).