Brevet FR2611100A1 — publié le 19880819

APPAREIL DE DECODAGE DE CODE NUMERIQUE La présente invention concerne un appareil de décodage de code numérique et, plus particulièrement, un appareil de décodage numérique qui est applicable égale- ment au cas o une forme d'onde reçue est extrêmement distordue par suite des caractéristiques d'un système de transmission, par exemple, lorsqu'un diagramme dit de l'oeil de la forme d'onde reçue n'est pas complètement ouvert. La Fig.1 représente un exemple d'un appareil de décodage classique. Par exemple, dans le cas de transmis- sion d'une information numérique représentée sur la Fig. 2A, par utilisation de codes Manchester, des "O" dans les données de l'information à transmettre sont chacun convertis en une forme de transition "haut-à-bas" et des "1" en une forme de transition "bas-à-haut"; et une for- me d'onde telle que représentée sur la Fig.2B est trans- mise. Cette forme d'onde est transmise par l'intermédiaire d'une ligne ou d'un système de transmission analogue et est distordue par ses caractéristiques de transmission en une forme d'onde variant légèrement tel que représenté sur la Fig.2C. La forme d'onde distordue est reçue et appliquée à une borne d'entrée 10, à partir de laquelle elle est appliquée à un égaliseur 11 en vue d'une correc- tion de la distorsion de transmission de la forme d'onde reçue. La forme d'onde corrigée est comparée, par un com- parateur 12, à une tension de référence VR provenant d'une source de tension de référence 13 et mise en forme en une forme d'onde binaire qui possède des niveaux haut et bas comme représenté sur la Fig.2D. La forme d'onde ainsi mise en forme est appliquée à une section de régénération d'horloge 14 et à une section d'échantillonnage 15. En se basant sur des points de transition dans la forme d'onde de sortie provenant du comparateur 12, la section 26 11 103 de régénération d'horloge 14 délivre à sa sortie une horloge d'échantillonnage qui possède une fréquence dou- ble du débit binaire de transmission et présente un re- tard de phase de 90 par rapport aux points de transi- tion comme représenté sur la Fig.2E. La section d'échan- tillonnage 15 échantillonne la forme d'onde de sortie provenant du comparateur 12 avec une horloge de fréquence moitié de l'horloge régénérée, régénérant la forme d'onde transmise initiale comme représenté sur la Fig.2F. La section de régénération d'horloge 14 présente habituelle- ment un agencement dans lequel un àignal d'impulsion créé en appliquant le signal reçu à un circuit de différentia- tion est appliqué à un circuit de boucle à verrouillage de phase pour obtenir une horloge synchronisée sur les points de transition dans la forme d'onde de sortie du comparateur et la phase de l'horloge ainsi obtenue est retardée de 1800 (c'est-à-dire de 90 derrière le bit transmis), régénérant ainsi l'horloge d'échantillonnage. La section d'échantillonnage 15 peut être réalisée à l'aide d'une bascule D. La forme d'onde de sortie échan- tillonnée provenant de la section d'échantillonnage 15 est appliqué à une section de décodage 16, qui délivre un "0" ou un "1" selon que la forme d'onde d'entrée pré- sente une transition "haut-à-bas" ou "bas-à-haut". De cette façon, des données de la même information que l'information transmise originale sont délivrées comme représenté sur la Fig.2G. En général, dans les cas o la distance de trans- mission est longue et o la ligne de transmission comprend des prises shunt, la caractéristique de transmission ne possède pas une caractéristique de fréquence plate et la forme d'onde transmise est sujette à une distorsion telle que représentée sur la Fig.2C. Les bits d'informa- tion transmis "0" et "1" sont des transitions "haut-à-bas" et "bas-àhaut" dans lé code Manchester; et de sorte que 26111CO lorsque la distorsion de transmission n'est pas trop importante, ce qu'on appelle un diagramme de l'oeil, re- présenté sur la Fig.3A, est obtenu en superposant des bits respectifs de la forme d'onde reçue pendant la même pério- de de temps. Lorsqu'un tel diagramme de l'oeil ouvert peut être obtenu, il est possible de déterminer correctement si chacun des bits de la forme d'onde reçue est une tran- sition "haut-à-bas" ou "bas-à-haut", en sélectionnant de façon appropriée les point d'échantillonnage,c'est-à-dire les durées et la tension de référence VR en vue d'une comparaison avec le niveau de signal reçu dans le compa- rateur 12, comme indiqué par des croix sur la Fig.3A. Lorsque'la distorsion de transmission est très importante, cependant, le diagramme de l'oeil n'est pas ouvert comme représenté sur la Fig.3E, et l'information transmise ne peut pas être reproduite correctement. Lorsque la dis- torsion doe au système de transmission est importante, comme mentionné cidessus, il est courant, dans l'art antérieur, d'utiliser un procédé selon lequel la carac- téristique de transmission est compensée par l'égaliseur 11 en vue d'ouvrir le diagramme de l'oeil, comme repré- senté sur la Fig.3A. L'égaliseur est un filtre qui possè- de une caractéristique inverse de la caractéristique de fréquence du système de transmission, et ce filtre peut être réalisé à la fois par des filtres analogiques et numériques. L'égaliseur utilisant un filtre analogique en vue de corriger la caractéristique de transmission, est constitué d'un ou de plusieurs filtres LC ou de filtres actifs RC. L'égaliseur utilisant un-filtre numérique corri- ge également la caractéristique de transmission au moyen d'un filtre dont la caractéristique est inverse de celle- ci, ainsi que c'est le cas avec le filtre analogique, mais 26111 C le procédé de réalisation du filtre diffère de celui dans le cas du filtre analogique. La Fig.4 représente un exemple de l'agencement du filtre numérique. Une forme d'onde appliquée à la borne d'entrée 10 est échantillonnée par un convertisseur analogique/numérique 11a et ainsi numérisée, et la sortie numérique est appliquée à un ensemble de circuits de retard 11b montés en cascade, dans chacun desquels elle est retardée de l'intervalle d'échantillonnage. La sortie du convertisseur analogique/ numérique 11a et la sortie de chaque circuit de retard 11b sont appliquées à un multiplicateur 11d, dans lequel lles sont multipliées par une valeur mémorisée dans un registre de coefficient 11c, et les sorties multipliées respectives sont additionnées dans un additionneur 11e, dont la sortie somme est convertie par un convertisseur numérique/analogique 11f sous forme analogique. Ce filtre effectue un traitement de manière temporelle. Un filtre de caractéristique désirée peut être constitué en fixant correctement le nombre d'étages de circuits de retard 11b, les registres de coefficient 11c et de multiplica- teurs 11d, et les valeurs de coefficients de filtre à placer dans les registres 11c. Dans l'appareil de décodage classique équipé de l'égaliseur, représenté sur la Fig.1, il est nécessaire de déterminer le coefficient de chaque étage du filtre représenté sur la Fig.4 de telle sorte qu'une caracté- ristique de transmission complexe puisse être corrigée. Pour déterminer les coefficients de filtre, une configu- ration de bits prédéterminée (appelée dans la suite con- figuration d'essai) est transmise depuis le point de transmission, par exemple, avant la transmission d'infor- mation, et l'appareil de décodage du point de réception détermine les coefficients de filtre de sorte qu'une configuration de bits correcte peut être décodée à partir du signal reçu. Dans un tel essai de l'appareil de déco- 26 1100 dage conformément à la caractéristique de transmission, l'égaliseur classique exige la transmission de données d'essai de plus d'un Kilobit environ. Ceci affectera sérieusement le rendement de transmission d'un paquet court dans un réseau local du type à bus ou analogue,par exemple. La raison en est que, puisque la caractéristique de transmission varie avec la position sur le bus o un terminal de chaque point de transmission y est connecté, la réception d'information doit être précédée d'un essai de la caractéristique de réception pour chacun des dif- férents points de transmission. Une autre raison est que l'information à transmettre est aussi courte que des dou- zaines à des centaines de bits dans presque tous les cas. Par conséquent, la transmission de 1 Kilobit ou plus de données pour un essai est indésirable en ce qui concerne le rendement d'utilisation du bus. En vue de la correction de caractéristiques de transmission compliquées, le nombre d'étages du filtre représenté sur la Fig.4 augmente inévitablement, en outre chaque étage du filtre a besoin d'utiliser le mulitplica- teur 11d impliquant une grande quantité de circuits. Par conséquent, la quantité de circuits nécessaire pour le filtre tout entier est importante de sorte que sa réali- sation économique est difficile. De plus, l'utilisation du multiplicateur 11d constitue un obstacle à un traite- ment à vitesse élevée, rendant difficile une transmission à vitesse élevée. Dans le cas o la caractéristique de la ligne de transmission est médiocre et o la forme d'onde reçue est gravement détériorée comme mentionné ci-dessus, le procédé classique de compensation de la caractéristique de la ligne de transmission par utilisation d'un égaliseur présente les défauts de rendement de transmission médiocre, de difficulté de transmission à vitesse élevée et d'un accroissement de la quantité de circuits de l'égali- seur, ce qui introduit une difficulté pour une réalisa- tion économique du décodeur. C'est par conséquent un des buts de la présente invention de proposer un appareil de décodage de code nu- mérique qui soit applicable à un système de transmission dans lequel une forme d'onde transmise est gravement al- térée et qui exige moins de circuits que l'appreil de dé- codage classique utilisant un égaliseur constitué par un filtre numérique et permette une transmission à vitesse élevée. Un autre but de la présente invention est de proposer un appareil de décodage de code numérique dans lequel la configuration de bits en vue d'essayer la ca- ractéristique de réception est courte et par conséquent le temps d'essai est bref. Conformément à la présente-invention, le systè- me de décodage de code numérique comprend un moyen de génération de signal de synchronisation pour extraire du signal reçu un signal de rythme synchronisé sur celui- ci, un moyen de mémorisation d'une forme d'onde de réfé- rence en vue de conserver, en tant que formes d'onde de référence, au moins deux formes d'onde reçues normalisées correspondant à une information numérique à transmettre, un moyen de comparaison de forme d'onde en vue de compa- rer 2a forme d'onde du signal reçu à chacune des deux formes d'onde de référence précitées, et une section de sortie d'information décodée qui délivre une information numérique correspondant à celle des formes d'onde de ré- férence qui est plus proche de la forme d'onde reçue. L'appareil de décodage de code numérique de la présente invention comprend, ainsi qu'il est nécessaire, 26111 CO un moyen de sélection de forme d'onde qui met er mt- moire un ensemble de formes d'onde de référence dans le moyen de mémoire de formes d'onde de référence, pour chacun des différents codes, et sélectionne la forme d'onde de référence à en extraire, par utilisation du résultat décodé précédent. L'appareil de décodage de code numérique comprend en outre, ainsi qu'il est nécessaire, un moyen d'essai de forme d'onde de telle sorte que des formes d'onde reçues de bits d'information respectifs d'une configuration de bits prédéterminée sont successivement inscrites dans le moyen de mémoire de formes d'onde de référence. La Fig.1 est un schéma de blocs représentant un appareil de décodage classique équipé d'un égaliseur; Les Figs.2A à 2G sont des diagrammes de forme d'onde, en vue d'expliquer le fonctionnement de l'appa- reil de décodage représenté sur la Fig.1; Les Figs.3A et 3B sont des diagrammes, en vue d'expliquer un diagramme de l'oeil d'une forme d'onde reçue; La Fig.4 est un schéma de blocs représentant un exemple de l'agencement de l'égaliseur utilisé sur la Fig.1; La Fig.5 est un schéma de blocs représentant un mode de réalisation de l'appareil de décodage de la présente invention; Les Figs.6A à 6C sont des diagrammes de forme d'onde,en vue. d'expliquer le fonctionnement de l'appa- reil de décodage représenté sur la Fig.5; La Fig.7 est un schéma de blocs représentant un autre mode de réalisation de l'appareil de décodage de la présente invention; La Fig.8 est un schéma de blocs représentant une forme modifiée de l'appareil de décodage représenté sur la Fig.5, qui est équipé d'une fonction d'essai de réception; La Fig.9 est un schéma de circuit représentant un exemple d'agencement d'un compteur 29 utilisé sur la Fig.8; La Fig.10 est un schéma de blocs représentant un autre mode de réalisation de l'appareil de décodage de la présente invention; La Fig.11 est un diagramme de forme d'onde, en vue d'expliquer le fonctionnement du mode de réalisation représenté sur la Fig.10; La Fig.12 est un schéma de blocs représentant un exemple d'agencement d'une section de discrimation d'information 40 utilisée sur la Fig.10; Les Figs.13A à 13C sont des diagrammes de forme d'onde, en vue d'expliquer comment la forme d'onde reçue d'un bit d'information donné est affectée par les bits précédents; La Fig.14 est un schéma de blocs représentant un autre mode deréalisation de l'appareil de décodage de la présente invention; La Fig.15 est un schéma de blocs représentant un exemple d'agencement d'une section de discrimination 261 11C0 d'information 45 utilisée dans le mode de réalisation représenté sur la Fig.14; La Fig.16 est un schéma de blocs représentant une variante de l'appreil de décodage représenté sur la Fig.14, qui est équipé en plus d'une fonction d'essai de réception; Les Figs.16A et 16B sont des diagrammes de transition d'état en vue de créer une configuration d'essai; La Fig.17 est un schéma de circuit représentant un exemple d'agencement d'un compteur 29 utilisé sur la Fig.16; La Fig.1B est un schéma de blocs représentant un autre mode de'réalisation de l'appareil de décodage de la présente invention; La Fig.19 est un schéma de blocs représentant une forme simplifiée du mode de réalisation représenté sur la Fig.1B; La Fig. 20 est un schéma de blocs représentant une forme modifiée de l'appareil de décodage représenté sur la Fig.5, qui est équipé en plus d'une fonction de correction synchrone de bit basée sur la corrélation de formes d'onde; Les Figs.21A et 21E sont des diagrammes de for- mes d'onde, en vue d'expliquer la comparaison de formes d'onde de la Fig. 20; Les Figs.22A et 22E sont des diagrammes tempo- rels, en vue d'expliquer une correction synchrone sur la Fig.20; La Fig. 23 est un schéma de circuit représentant un exemple d'agencement d'une section de génération d'horloge 22 utilisée sur la Fig.20; La Fig.24 est un schéma de blocs représentant une forme simplifiée du mode de réalisation représenté sur la Fig.20; La Fig.25 est un schéma de circuit représentant un exemple de la section de génération d'horloge 22 uti- lisée sur la Fig.24; La Fig.26 est un schéma de blocs représentant une forme modifiée de l'appareil de décodage représenté sur la Fig.20, qui est destiné à corréler des formes d'onde pour un ensemble de bits; et La Fig.27 est un schéma de circuit représentant t-5 un exemple de l'agencement de la section de génération d'horloge 22 utilisée sur la Fig.26. La Fig.5 représente sous forme de blocs un mode de réalisation de l'appareil de décodage de la présente invention. D'une manière générale, l'appareil de décodage comporte une section de génération d'horloge 22 qui re- produit un signal d'horloge à partir du signal reçu et extrait différents signaux de rythme du signal d'horloge, une section de mémoire de forme d'onde de référence 20 dans laquelle des formes d'onde de référence en vue d'une comparaison ont été mémorisées; une section de comparai- son de formes d'onde 19 en vue de comparer la forme d'onde reçue aux formes d'onde de référence; et une section de sortie d'information décodée 21 qui reproduit l'informa- tion transmise à partir du résultat de la comparaison et délivre l'information reproduite. La section de com.parai- son de formes d'onde 19 est constituée d'un convertisseur il261i analogique/numérique 23 qui échantillonne le signal reçu avec un signal d'échantillonnage 5 produit dans la section de génération d'horloge 22, en vue d'une conver- sion en un signal numérique, des soustracteurs 24-1 et 24-2 qui retranchent les formes d'onde de référence et la forme d'onde reçue numérisée l'une de l'autre,respec- tivement, des circuits de valeur absolue 25-1 et 25-2 qui délivrent les valeurs absolues des résultats retran- chés, c'est-à-dire les différences entre les formes d'on- de de référence et la forme d'onde reçue, et des accumu- lateurs 26-1 et 26-2 qui additionnent successivement les différences'entre les formes d'onde de référence et celle reçue, fournies sous la forme de valeurs absolue, et les mémorisent dans des registres, respectivement. La section de mémoire de forme d'onde de référence 20 est constituée de première et seconde mémoires de formes d'onde de ré- férence (ou mémoires de formes d'onde de référence "0" et "1") 27-1 et 27-2 dans lesquelles des données numéri- ques, obtenues par échantillonnage en n points de formes d'onde reçues correspondant à une information "0" et "1" à transmettre, ont été mémorisées en tant que formes d'onde de référence, respectivement, et un décodeur d'adresse 28 qui progresse avec le signal d'échantillon- nage 5 provenant de la section de génération d'horloge 22 et est remis à zéro par un signal de restauration R, en vue de créer des données d'adresse pour une restitu- tion séquentielle des données de formes d'onde de réfé- rence. La section de délivrance d'information décodée 21 comprend un soustracteur 31.en vue de comparer les sor- ties provenant des deux accumulateurs 26-1 et 26-2 et une bascule D 32 pour maintenir une retenue provenant du soustracteur 31, et la délivre en tant qu'information codée à une borne-de sortie'33. On suppose, par exemple, que des bits d'infor- mation "0" et "1" représentes en (a) et (b) sur la Fig.6A, transmis en tant que codes Manchester, ont été reçus, sur une borne d'entrée 18, dans ces formes d'onde telles que représentées en (c) et (d) de la Fig.6A, respective- ment. Dans les première et seconde mémoires de formes d'onde de référence 27-1 et 27-2, ont été préalablement mémorisées, en tant que'formes d'onde de référence, des formes d'onde reçues typiques correspondant aux bits d'information "0" et "1" distordues par la caractéristi- que de transmission de-la ligne de transmission reliée à l'appareil de décodage. Les formes d'onde de référence correspondant aux bits d'information "0" et "1" sont telles, par exemple, que représenté en (e) et (f) de la Fig.6A, et sont chacune mémorisées préalablement en tant qu n échantillons de données numériques. Lors de l'application du signal reçu à la borne d'entrée 18, la section de génération d'horloge 22 détecte la montée de sa forme d'onde et commence à créer le signal d'échantillonnage S de fréquence n fois plus élevée que le débit binaire d'information transmis et le signal de restauration R qui est délivré à la fin de chaque bit d'information transmis. Le signal d'échantillonnage 5 est une onde rectangulaire avec un rapport cyclique de %, et le signal de restauration R est une impulsion de faible largeur, qui est délivrée lors de la détection de la montée de la forme d'onde reçue et ensuite délivrée ensuite à la fin de chaque bit. Une telle section de gé- nération d'horloge 22 peut être formée facilement en uti- lisant, par exemple, un circuit LC, un circuit à boucle de verrouillage de phase, ou analogues. Ayant détecté la montée de la forme d'onde reçue, la section de génération d'horloge 22 délivre le signal de restauration R par lequel le décodeur d'adresse 28 est remis à zéro, et les première et seconde mémoires de for- mes d'onde de référence 27-1 et 27-2 délivrent chacune 261 11CO un premier de n échantillons de données de forme de référence aux soustracteurs 24-1 et 24-2. Les accumula- teurs 26-1 et 26-2 sont également remis à zéro. Simulta- nément à ceci, le signal d'échantillonnage S s'élève, par lequel la forme d'onde reçue est échantillonnée sous for- me numérique dans le convertisseur analogique/numérique 23. Les données numériques ainsi obtenues sont appliquées aux soustracteurs 24-1 et 24-2. Ensuite, lors de chaque application du signal'd'échantillonnage S, l'adresse du décodeur 28 est augmentée d'une unité et les données de forme d'onde de référence suivantes sont extraites de chacune des première et seconde mémoires de forme d'onde de référence 27-1 et 27-2. En même temps, des données échantillonnées de la forme d'onde reçue sont fournies par le convertisseur analogique/numérique 23, et ces don- nées sont appliquées aux soustracteurs 24-1 et 24-2. Le soustracteur 24-1 obtient la différence entre les données échantillonnées de la forme d'onde reçue et la forme d'onde de référence du bit d'information "0" et le sous- tracteur 24-2 obtient la différence entre les données échantillonnées de la forme d'onde reçue et la forme d'onde de référence du bit d'information "1". Ces signaux de différence ainsi obtenus sont convertis, par lescir- cuitsde valeur absolue 25-1 et 25-2 en valeurs positives, qui sont délivrées aux accumulateurs 26-1 et 26-2. Lors de chaque chute du signal d'échantillonnage 5, les accu- mulateurs 26-1 et 26-2 additionnent cumulativement aux valeurs de leurs registres internes la valeur de diffé- rence provenant des circuits de valeur absolue 25-1 et 25-2, respectivement. Lors de la montée suivante du si- gnal d'échantillonnage 5, l'adresse du décodeur d'adresse 28 e-st augmentée d'une unité et les données suivantes de chaque forme d'onde de référence sont délivrées. Les va- leurs accumulées des registres dans les accumulateurs 26-1 et 26-2 sont appliquées au soustracteur 31, dans lequel la sortie de l'accumulateur 261 est retranchée de la sortie de l'accumulateur 26-2, et la retenue résultante est appliquée à la bascule D 32. Dans ce cas, le soustracteur 31 délivre un "O" ou un "1", selon que la sortie de l'accumulateur 26-1 est inférieure ou supé- rieure à la sortie de l'accumulateur 26-2. En d'autres termes, le soustracteur 31 délivre une information numé- rique correspondant à celle des formes d'onde de référen- ce dont la surface est plus proche de la forme d'onde reçue. Cependant, la sortie comparée est conservée dans la bascule D 32 et délivrée, en tant qu'information dé- codée, à une borne de sortie 33 seulement lorsque le si- gnal de restauration R est appliqué à la bascule D 32. En échantillonnant les différences entre la forme d'onde reçue et les formes d'onde de référence n fois et en ac- cumulant les valeurs échantillonnées comme mentionné ci- dessus, les différences de surface entre la forme d'onde reçue d'un bit d'information et les formes d'onde de ré- férence "0" et "1" sont accumulées dans les accumulateurs 26-1 et 26-2, respectivement. Ces valeurs sont chacune proches de zéro lorsque la forme d'onde reçue est compa- rée à la forme d'onde de référence de la même information que celle de la précédente, mais deviennent très grandes lorsque la forme d'onde reçue est comparée à la forme d'onde de référence différente en information de la pré- cédente. Par exemple, lorsque l'information reçue repré- sentée en (c) de la Fig.6A, correspondant à l'informa- tion transmise "O" représentée en (a) de la Fig.6A, est appliquée à la borne d'entrée 18, la différence de sur- face entre la forme d'onde reçue indiquée par le trait plein sur la Fig. 6B et la forme d'onde de référence "0" extraite de la première mémoire de forme d'onde de réfé- rence 27-1, indiquée en pointillés sur la Fig.6B, est très faible. D'autre part, la différence de surface entre la forme d'onde reçue et la forme d'onde de référence "1" extraite de la seconde mémoire de forme d'onde de référén- ce 27-2 est très grande, comme représenté sur la Fig.6C. 261 1CO Par conséquent, l'information originale peut être re- produite en délivrant l'information correspondant à la plus faible des valeurs conservées dans les accumulateurs 26-1 et 26-2. Comme décrit cidessus, à l'instant de la ième n accumulation, la section de génération d'horloge 22 délivre le signal de restauration R et l'information reproduite,c'est-à-dire la retenue du soustracteur 31, estverrouillée dans la bascule D 32, à partir de laquelle l'information reçue décodée est appliquée à la borne de sortie 33. Simultanément, le signal de restauration R remet à zéro les accumulateurs 26-1 et 26-2 et le déco- deur d'adressé 28, ramenant le circuit à son état initial en vue d'un traitement similaire de la forme d'onde reçue pour le bit d'information suivant. Bien que dans ce mode de réalisation, le sous- tracteur 31 compare les sorties des accumulateurs 26-1 et 26-2, il va sans dire que la comparaison peut être obtenue par utilisation d'un comparateur numérique équipé d'une fonction de discrimination d'amplitude. Comme décrit ci-dessus, selon ce mode de réali- sation, même si la distorsion de la forme d'onde reçue est importante de sorte qu'un diagramme de l'oeil ne s'ouvre pas, l'information originale peut être reproduite en comparant la forme d'onde reçue aux formes d'onde de référence, sans qu'il soit nécessaire d'égaliser la carac- téristique de transmission. Le circuit peut être constitué d'accumulateurs et de soustracteurs et n'exige pas de multiplicateurs ni de diviseurs, et par suite est écono- miquement avantageux et apte à un traitement à vitesse élevée. Dans le mode de réalisation décrit en référence à la Fig.5, la section de comparaison de formes d'onde 19 est constituée de circuits numériques, mais elle peut également être constituée de circuits analogiques, comme représenté sur la Fig.7. La section de génération d'horloge 22 et la section de mémoire de formes d'onde de référence 20 sont de réalisationidentique à celles de la Fig.5. Le convertisseur analogique/numérique 23 sur la Fig.5 est omis mais à la place des convertisseurs numériques/analogiques 501-1 et 501-2 sont prévus à l'aide desquels les formes d'onde de référence extraites de la section de mémoire de formes d'onde de référence 20 sont converties sous forme analogique. De plus, les soustrac- teurs 24-1 et 24-2 sont remplacés par des amplificateurs différentiels 500-1 et 500-2, les circuits de valeur ab- solue 25-1 et 25-2 sont remplacés par des redresseurs à double alternance 502-1 et 502-2, et les accumulateurs 26-1 et 26-2 sont remplacés par des intégrateurs 503-1 et 503r-2. Chaque circuit analogique dans la section de com- paraison de formes d'onde sur la Fig.7 effectue simplement la même opération que celle du circuit numérique corres- pondant sur la Fig.5 d'une manière analogique; par consé- quent, aucune description ne sera donnée de son fonction- * nement. De façon similaire, un comparateur 504 dans la section de délivrance d'information décodée sur la Fig.7 effectue simplement de manière analogique l'opération du soustracteur 31 sur-la Fig.5. Même si la section de com- paraison de formes d'onde 19 et la section de délivrance d'information décodée 21 sont constituées par des circuits analogiques comme mentionné ci-dessus, il est possible d'obtenir la même fonction que celle qui peut être obte- nue avec le mode de réalisation de la Fig.5 utilisant des circuits numériques. De plus, lorsque la section de mé- moire de formes d'onde de référence 20 est agencée pour mémoriser les formes d'onde sous forme analogique telles que des valeurs de résistance ou de tension, les conver- tisseurs numériques/analogiques 501-1 et 501-2 peuvent être omis. Même si l'une ou plusieurs désirées parmi la section de comparaison de formes d'onde 19, la section de 261 100C mémoire de formes d'onde de référence 20 et la sec- tion de délivrance d'information décodée 21 sont consti- tuées soit par des circuits numériques soit par des cîr- cuits analogiques, elles peuvent être combinées par uti- lisation de convertisseurs analogiques/numériques et numériques/analogiques. Dans les modes de réalisation qui précèdent, la section de comparaison de formes d'onde 19 réalisée soit sous forme numérique; soit sous forme analogique, compare les formes d'onde pour chaque bit séquentiellement dans le temps, c'est-à-dire accumule les résultats comparés successivement de n échantillons pour chaque bit, mais elle peut également être agencée de façon à mémoriser la forme d'onde reçue pour un bit ( n échantillons) en vue d'une comparaison avec la forme d'onde de référence (n échantillons) à la fois. Ceci peut être réalisé en utili- sant un circuit de mémoire en vue de conserver n échan- tillons de la forme d'onde reçue, 2n soustracteurs, 2n circuits de valeur absolue, et deux addtionneurs pour additionner leurs sorties par échelons de n,respective- ment. Bien que dans ce qui précède, le procédé de comparaison par la section de comparaison de formes d'onde 19 ait été décrit pour obtenir les différences entre la forme d'onde reçue et les formes d'onde de référence, il est également possible d'utiliser tout procédé de compa- raison, tel que, par exemple, un procédé en vue d'obtenir le carré de chaque différence. De plus, ces fonctions peuvent également être réalisées par logiciel, bien que non représenté. Dans ce cas, un microcalculateur ou processeur de signaux numéri- ques est utilisé qui comporte des convertisseurs numéri- ques/analogiques, des unités centrales de traitement,des mémoires mortes, des mémoires vives, des équipements d'en- trée/sortie,etc.La section de mémoire de formes d'onde de référence est constituée par certaines des mémoires mortes et des mémoires vives du microcalculateur ou pro- cesseur de signaux numériques, et la section de comparai- son de formes d'onde et une section de délivrance d'in- formation numérique peuvent être réalisées par programmes. Comme décrit ci-dessus, différents agencements peuvent être utilisés pour la section de comparaison de formes d'onde 19, la section de mémoire de formes d'onde de référence 20 et la section de délivrance d'information décodée 21. Ci-après, une description sera donnée d'un pro- cédé de génération des formes d'onde de référence qui sont mémorisées dans la section de mémoire de formes d'onde de référence 20. Lorsque la caractéristique du système de transmission est fixée, des formes d'onde reçues préalablement mesurées pour la transmission de bits d'information "0" et '1" par l'intermédiaire du sys- tème de transmission sont préalablement mémorisées dans des mémoires mortes ou analogues. Dans le cas o la ca- ractéristique du système de transmission varie avec l'em- placement de l'appareil de décodage ou diffère avec les points d'émission, une configuration de bits d'informa- tion spécifique prédéterminée est transmise, en tant que configuration d'essai, préalablement à la transmission d'information, grâce à laquelle le point de réception délivre des formes d'onde de référence basées sur la con- figuration d'essai et les mémorise dans une mémoire vive ou moyen similaire. Dans cet exemple, l'influence de bruit ou analogue peut être réduite en moyennant un ensemble de formes d'onde reçues du même bit d'information "1" ou "0". On se réfère à présent à.la Fig.8, la transmis- sion de la configuration d'essai précitée sera décrite. 2611 CO Ce mode de réalisation est de structure identique à celle de la Fig.5 à l'exception de la prévision supplé- mentaire d'un compteur 29 sensible au signal de restau- ration R et d'un circuit porte 34 en vue de bloquer la sortie de la section de délivrance d'information décodée 21 durant l'essai. Les première et seconde mémoires de formes d'onde de référence 27-1 et 27-2 sont chacune constituées d'une mémoire vive: La sortie du convertis- seur analogique-numérique 23 est reliée à des bornes d'entrée de données D des mémoires de formes d'onde de référence "0" et "1" 27-1 et 27-2 également. Lorsque l'alimentation est-dans l'état MARCHE ou lorsqu'aucune entrée n'est appliquée à la borne d'entrée lB pendant une période de temps déterminée, le compteur 29 est remis à zéro et délivre un "0" sur chacune de ses sorties C1 à C3, mettant hors fonction la porte 34. On suppose que le point d'émission émet une information accompagnée en tête de configurations d'es- sai "O" et "1". Lorsque la configuration d'essai "0" est tout d'abord'reçue, le signal de restauration R est pro- duit à la montée de la forme d'onde reçue et la sortie C1 du compteur 29 varie de "0" à "1". Cette sortie est connectée à une entrée lecture/écriture de la mémoire de formes d'onde de référence "0" 27-1, la plaçant dans un mode en vue de mémoriser la sortie provenant du convertis- seur analogique/numérique 23. La mémoire de formes d'onde de référence "0" 27-1 mémorise n données d'échantillons de forme d'onde d'un bit de la forme d'onde reçue cor- respondant au bit d'information '0" en n adresses spéci- fiées par le décodeur d'adresse 28. A l'achèvement de la forme d'onde de la configuration d'essai "0", le signal de restauration R est délivré, grâce auquel la sortie C1 du compteur 29 passe à l'état "0" et à sa place la sortie C2 passe de "0" à "1", plaçant la mémoire de formes d'onde de référence "1" 27L2 dans le mode de mémorisation des sorties provenant du convertisseur analogique/numérique 23 en succession. Lorsque la mémoire de formes d'onde de référence "1" 27-2 a achevé la mémorisation de n données d'échantillons de forme d'onde d'un bit en n adresses spécifiées par le décodeur d'adresse 26, le signal de restauration R est délivré, grâce auquel la sortie C2 du compteur 29 passe à l'état "0", plaçant la mémoire de formes d'onde de référence "1" 27-2 en mode lecture. Simultanément, la sortie C3 du compteur 29 passe à l'état "1", validant la porte 34. Ensuite, les sorties C1 à C3 du compteur 29 demeurent inchangées et l'opération de réception d'information a lieu de la même manière que décrite précédemment en référence à la Fig.5. Le compteur 29, qui opère comme mentionné ci- dessus, peut être agencé comme représenté, par exemple, sur la Fig.9, sur laquelle une bascule RS 29-0 et trois bascules D 29-1 à 29-3 sont connectées en cascade et la sortie Q du dernier étage de bascule D 29-3 et le signal de restauration R sont appliqués par l'intermédiaire d'une porte OU 29-4 à l'entrée S de la bascule RS 29-0 et à la borne d'horloge CK de chacune des bascules D 29-1 à 29-3. Les sorties Q des bascules 29-1 à 29-3 sont utilisées en tant que sorties C1 à C3 du compteur 29 pour effectuer une commande lecture/écriture des mémoires de formes d'on- de de référence "0" et "1" 27-1 et 27-2 et pour commander le circuit porte 34, comme indiqué ci-dessus. Dans l'état initial, la sortie Q de la bascule RS 29-0 se trouve à un niveau "1" et les sorties Q des bascules D 29-1 à 29-3 se trouvent à l'état "0". A la retombée du premier signal de restauration R, l'état initial "1" de la sortie Q de la bascule RS 29-0 est lu dans la bascule D 29-1,ce par quoi sa sortie Q passe à l'état "1" et simultanément la sortie Q de la bascule RS 29-0 passe à l'état "0". A la retombée du second signal de restauration R, les sorties Q des bascules D 29-1 et 29-2 passent à l'état "0" et "1", respectivement, et à la retombée du troisième signal de restauration R, les sorties Q des bascules D 29-2 et 29-3 passent à l'état "0" et "1",espectivement. Puisque le niveau "1" à la sortie Q de-la bascule d 29-3 est appliqué à la p6rte OU 29-4, le troisième signal de restauration R et les signaux de restaurations ultérieurs sont masqués, maintenant les bascules 29-0 à 29-3 inchan- gées. De cette façon, les opérations précitées du compteur 29 peuvent être accomplies. Dans le mode de réalisation représenté sur la Fig.8, il est également possible d'émettre chacune des configurations d'essai plusieurs fois et de moyenner les formes d'onde reçues de chaque configuration. Le mode de réalisation représenté sur la Fig.5 a été décrit conjointement avec le cas o l'information envoyée par le point d'émission est une information binai- re de niveaux "0" et "1". Même si l'information est à ni- veaux multiples, cependant, celle-ci peut être traitée simplement en augmentant le nombre des mémoires de formes d'onde de référence 27-1,27-2, des soustracteurs 24-1, 24-2, les circuits de valeur absolue 25-1, 25-2, et des accumulateurs 26-1,26-2 de façon correspondante. La Fig.10 représente un exemple de la présente invention en vue de traiter un code à niveaux multiples, ou à valeurs multiples. Une description sera à présent donnée du cas o des bits d'information.quaternaire "00", "01","10" et "11" sont transmis en formes d'onde telles que représentées en (a) à (d) de la Fig.11 et reçues en formes d'onde telles que représentées en (e) à (h) de la Fig.11. Sur la Fig.10, la section de mémoire de formes d'onde de référence 20 est équipée de première à quatriè- me mémoires de formes d'onde de référence 27-1 à 27-4, dans lesquelles ont été préalablement mémorisées des formes d'onde de r2férence telles que représentées en (i) à (1) à la Fig.11, correspondant aux bits d'information quaternaire "00","01","10" et "11", respectivement. Chaque forme d'onde de référence est représentée par n données d'échantillon. Ainsi qu'on le verra d'une comparaison avec le mode de réalisation représenté sur la Fig.5, la section de comparaison de formes d'onde 19 possède des soustracteurs 24-1 à 24-4, des circuits de valeur absolue 25-1 à 25-4 et des accumulateurs 26-1 à 26-4 en même nom- bre'que ceux des première à quatrième mémoires de formes d'onde de référence 27-1 à 27-4. Le décodeur d'adresse 28 engendre une adresse-qui est augmentée d'une unité par le signal d'échantillonnage S provenant de la section de génération d'horloge (22), et le décodeur 28 est remis à zéro par le signal de restauration R. L'adresse fournie par le décodeur d'adresse 28 est simultanément délivrée aus première à quatrième mémoires de formes d'onde de référence 27-1 à 27-4, en en extrayant les formes d'onde de référence. Une section de discrimination d'information compare les sorties A51 à.54 des quatre accumulateurs 26-1 à 26-4 et délivre une-information numérique corres- pondant à la plus petite de celles-ci. Le fonctionnement de la section de comparaison de formes d'onde 19 dans ce mode de réalisation est le même que dans le mode de réalisation représenté sur la Fig.5, et par suite ne sera pas décrit en détail. La sec- tion de comparaison de formes d'onde 19 délivre des dif- férences de surface A51 à AS4 entre la forme d'onde re- 1 4 çue et les quatre formes d'onde de référence respectives. La section de discrimination d'information 40 de la sec- tion de délivrance d'information décodée 21 compare les quatre différences de surface a 51 à 54 et discrimine 1 4 une information correspondant à la plus faible de celles- ci. L'agencement fondamental de la section de discrimina- tion d'information 40 est une combinaison d'un ensem- ble de soustracteurs 31 sur la Fig.5. La Fig.12 représen- te un exemple de fonctionnement de la section de discrimi- nation d'information 40. Sur la Fig.12, les sorties des accumulateurs 26-1 à 26-4 sont appliquées aux bornes d'entrée 40-1 à 40-4 et ces sorties sont représentatives des différences de surface 651 à à54 entre la forme d'onde reçue et les formes d'onde de référence respectives de bits d'infor- mation quaternaire "00","01","10" et "11". Fondamentale- ment, la section de discrimination d'information 40 com- pare les quatres différences de surface AS1 à S54 en deux paires et détermine les plus faibles de celles-ci et ensuite compare les deux différences de surface dé- terminées comme étant les plus faibles, déterminant ainsi la plus faible différence de surface. C'est-à-dire que la différence de surface à 51 est retranchée de AS2 dans un soustracteur 50-1 et sa retenue est appliquée directe- ment à une entrée de commande d'un circuit porte 52-2. La même retenue est délivrée par l'intermédiaire d'un inverseur 51-1 à une entrée de commande d'un circuit por- te 52-1. En d'autres termes, les sorties 51 et as52 des 1 2 accumulateurs 26-1 et 26-2 sont comparées, et lorsque la sortie A5s1 est plus faible que.A52, la retenue passe à l'état "0" et le circuit porte 52-1 est validé, à tra- vers lequel la sortie 51 est délivrée à un soustracteur -3. De façon converse, lorsque la sortie aS2 est plus faible que ÀA1- la retenue passe à l'état "1" et le cir- cuit porte 52-2 est validé, à travers lequel la sortie A 52 est délivrée à un soustracteur 50-3. De façon simi- laire, les sorties / 53- et /S54 des accumulateurs 26-3 et 26-4 sont comparées dans un soustracteur 50-2, à partir duquel la plus faible de celles-ci est délivrée à un sous- tracteur 50-3. En outre, la plus faible des données e51 et 652 et la plus faible des données aS3 et /S4 sont- comparées dans le soustracteur 50-3, qui délivre une retenue 1"0" ou "1", selon que LS1 ou s2 est plus petit ou plus grand que AS3 ou S4.- Cette retenue constitue un bit d'ordre élevé 41-2 d'information quaternaire à repro- duire. Lorsque la retenue est "0", un circuit porte 53-1 est validé, à travers lequel la retenue résultant de la comparaison des données &S1 et As2 est délivrée en tant que bit d'ordre inférieur 41-1 de l'information quater- naire à reproduire. De façon converse, lorsque la sortie est "1", une porte 53-2 est validée, à travers laquelle la retenue résultant de la comparaison des données jS3 et As4 est délivrée en tant que bit d'ordre inférieur 41-1 de l'information quaternaire à reproduire. Par conséquent, par exemple, lorsque la donnée is1 est la plus faible, le bit d'ordre élevé 41-2 de l'information de sortie, c'est-à-dire la sortie du sous- tracteur 50-3 passe à "0" et le bit d'ordre inférieur 41-1, c'est-à-dire la sortie du soustracteur 50-1 passe également à "0", la donnée "00"' est alors verrouillée dans la bascule 32. Pareillement, dans les cas o l'une des données 2, AS et a54 est la plus faible, correspondant à l'une des données "01","10" et "11" est verrouillée dans la bascule 32. De cette manière, l'in- formation numérique est décodée correspondant à la plus faible des sorties AS1 à A54 des quatre accumulateurs 26-1 à 26-4. Comme dans le cas du mode de réalisation représenté sur la Fig.5, l'information décodée est ver- rouillée, par le signal de restauration R, dans la bas- cule D 32 et utilisée en tant que sortie décodée de la forme d'onde reçue. Dans ce mode de réalisation, la sor- tie est délivrée sous forme parallèle à deux bits, mais elle peut également être délivrée sous forme série à un bit par utilisation d'un registre à décalage ou analogue. Incidemment, chacun des circuits porte 52-1 à 52-4 et 53-1 à 53-2 sur la Fig.12 est tel que l'un-maintient son impedance de sortie, bloquant le passage du signal d'en- trée lorsque son entrée de commande est "0". De façon cen- verse, chacun des circuits porte 52-1 à 52-4 permet le passage du signal d'entrée lorsque l'entrée de comman- de est "1". Ce circuit porte est commercialement disponi- ble sous le nom de logique trois états. Comme décrit ci-dessus, selon le mode de réali- sation représenté sur la Fig.10, un appareil de décodage d'information quaternaire qui-est hautement économique et apte à un traitement à vitesse élevée peut également être réalisé comme dans le cas de l'appareil de décodage d'information binaire. Il sera évident que l'appareil de décodage pour une information désirée autre que l'infor- mation quaternaire peut également être réalisé en augmen- tant le nombre des mémoires de forme d'onde de référence 27, des soustracteurs 24, des circuits de valeur absolue 25 et des accumulateurs 26 et en augmentant la section de discrimination d'information 40 selon les besoins.Il va sans dire que différentes modifications peuvent être apportées à la section de comparaison de formes d'onde 19, à la section de mémoire de formes d'onde de référen- ce,etc., comme décrit précédemment à propos de l'appareil de décodage d'information binaire. De plus, l'appareil de décodage peut être agencé de sorte que des formes d'onde reçues de configurations d'essai émise au début d'une information transmise sont mémorisées en tant que formes d'onde de référence dans la section de mémoire de formes d'onde de référence 20 de la même manière que dans le mo- de de réalisation représenté sur la Fig. 8. La présente invention a été décrite comme étant appliquée à un appareil de décodage d'information binaire et à niveaux multiples conjointement avec le cas o des formes d'onde transmises sont utilisées qui représentent des bits d'information transmis par codes Manchester. L'appareil de décodage de la présente invention mémorise préalablement, en tant que formes d'onde de référence, i2611100 des formes d'onde reçues correspondant à une informa- tion particulière et compare une forme d'onde reçue aux formes d'onde de référence en vue d'un décodage. Par conséquent, aussi longtemps que la même information trans- mise est reçue selon sensiblement la même forme d'onde à chaque instant, la présente invention peut être utili- sée dans n'importe quel appareil de décodage indépendam- ment du schéma de codage utilisé. Par exemple, l'appareil de décodage selon l'invention peut être appliqué non seu- lement à des codes AMI, CMI et Manchester, mais également à des codes FS et AM. Dans ce qui précède, il est supposé que le même bit d'information transmis est reçu selon la même forme d'onde à chaque instant, mais il est des cas o le même bit d'information transmis (la même forme d'onde trans- mise) est reçu selon différentes formes d'onde selon la caractéristique du système de transmission. Par exemple, dans le cas o la ligne de transmission possède des pri- ses shunt dont chacune provoque une réflexion d'un signal transmis, des composantes à double réflexion d'une forme d'onde de bit transmis, qui sont retardées par rap- port à la composante non réfléchie, sont superposées à des composantes non réfléchies de formes d'onde de bit successives, provoquant ainsi une distorsion de la forme d'onde. C'est-à-dire que même si le même bit d'informa- tion est transmis, la forme d'onde de bit reçu diffère lorsque les bits d'information transmis précédents dif- fèrent. La Fig.13A(a) représente une superposition de quatre formes d'onae reçues typiques du-bit d'information transmis "0" et la Fig.13A(b) une superposition de quatre formes d'onde reçues typiques du bit d'information trans- mis "1". Comme représenté, les formes d'onde reçues des mêmes bits d'information transmis "1" et "0" peuvent par- fois différer sous l'influence des composantes réflé- chies des bits transmis précédents. Par conséquent, dans le cas o certaines des formes d'onde revues désirées représentées sur la Fig.13A(a) et (b) sont préalablement mémorisées, en tant que formes d'onde de référence des bits d'information "0" et "1", dans les mémoires de for- mes d'onde de référence 27-1 et 27-2 du mode de réalisa- tion représenté sur la Fig.5, par exemple, existe la pos- sibilité qu'une relation comparative des différences de surface entre la forme d'onde reçue d'un certain bit transmis et les deux formes d'onde de référence seraient inversées par rapport à la relation comparative vraie de différences de surface. Ceci se traduit par une erreur de décodage. Alors, si différents types de formes d'onde de référence affectées par les bits précédents différents sont préparés pour des bits d'information "0" et "1", de telles erreurs de décodage peuvent être réduites. En gé- néral, le bit immédiatement précédent est le plus influent et des bits antérieurs à celui-ci sont de moindre influen- ce; par conséquent, en classifiant selon que le bit précé- dent est un "O" ou un "1", des formes d'onde reçues con- vergent dans une certaine mesure, comme représenté sur les Fig.13B(c),(d), (e) et (f). Lorsqu'on classifie selon les deux bits précédents, les formes d'onde convergent encore, comme représenté sur les Figs.13C(g) à (n). De cette manière, les formes d'onde reçues convergent en les classifiant par utilisation de plusieurs bits précé- dents, et en mémorisant préalablement, en tant que formes d'onde de référence, un ensemble de ces formes d'onde convergentes pour chacun des bits d'information "O" et "1", il est possible d'obtenir un appareil de décodage qui ne souffre pas sérieusement des erreurs de décodage. La Fig.14 représente un mode de réalisation d'un tel ap- pareil de décodage. Dans le mode de réalisation représenté sur la Fig.14 sont réalablement mémorisées des formes d'onde de référence obtenues en classifiant les formes d'onde reçues d'un code binaire transmis "0" et "1" selon les deux bits les précédant immédiatement. C'est-à-dire que ce mode de réalisation utilise un total de huit formes d'onde de référence pour des bits transmis qui sont pré- cédés immédiatement par des bits "00","01","10" et "11", comme représenté sur les Figs.13C(g) à (n). Ces formes d'onde de référence sont préalablement mémorisées dans des mémoires de formes d'onde de référence 27-1 à 27-B, respectivement. Correspondant au nombre de mémoires de formes d'onde de référence utilisées sont prévus, dans la section de comparaison de formes d'onde 19, huit soustracteurs 24-1 à 24-8, huit circuits de valeur abso- lue 25-1 à 25-B et des accumulateurs 26-1 à 26-8, et ils sont reliés entre eux de la même manière que dans la sec- tion de comparaison de formes d'onde 19 représentée sur les Figs.5 ou 10. La section de comparaison de formes d'onde 19 est de fonctionnement identique à celle décri- te sur les Figs.5 ou 10; à savoir, elle délivre des dif- férences de surface e51 à As8 entre la forme d'onde re- çue et les huit formes d'onde de référence. Par conséquent, aucune description détaillée ne sera donnée du fonction- nement. Une section de discrimination d'information 46 de la section de délivrance d'information décodée 21 dé- tecte la plus petite des huit différences de surface S1 à 8 a délivrée, par la section de comparaison de formes d'onde 19. La Fig.15 représente un exemple de l'agence- ment de la section de discrimination d'information 46. Ainsi qu'on le verra sur la Fig.15, la section de discrimination d'information 46 comporte fondamenta- lement des soustracteurs 60-i à 60-7, des inverseurs 61-1 à 61-6 et des circuits porte'logiques trois états 62-1 à 62-12 comme c'est le cas avec la section de discrimina- tion d'information 40 représentée sur la Fig.12. Un demi- circuit supérieur qui comprend les soustracteurs 60-1, -2 et 60-5 et délivre une des entrées au soustracteur -7, et un demi-circuit inférieur qui comprend les sous- tracteurs 60-3, 60-4 et 60-6 et délivre l'autre entrée au soustracteur 607 sont tous les deux identiques au circuit représenté sur la Fig.12 tant qu'en fonctionne- ment qu'en structure. Une description sera tout d'abord donnée des sorties 51 à 5S4 des accumulateurs 26-1 à 26-4 qui sont les différences de surface entre les quatre formes d'onde de référence "0" et la forme d'onde reçue. Les sorties aS1 et 52 des accumulateurs 26-1 et 26-2 sont comparées par le soustracteur 60-1 en amplitude et la porte correspondant à la sortie la plus faible est vali- dée, à travers laquelle elle est appliquée au soustrac- teur 60-5 de l'étage suivant. De façon similaire, les sorties S3 et zS4 des accumulateurs 26-3 et 26-4 sont comparées par le soustracteur 60-2 et la porte corres- pondant à la sortie la plus faible est validée, à travers laquelle elle est délivrée au soustracteur 60-5. Ces deux sorties les plus faibles sont encore comparées par le soustracteur 60-5 et la porte correspondant à la plus faible de celles-ci est validée, à travers laquelle elle est appliquée au soustracteur 60-7. Ainsi la plus faible des différences de surface a51 à s4 entre la forme d'onde reçue et les quatre formes d'ondede référence "0" est appliquée au soustracteur 60-7. De façon similaire, la plus faible des différences de surface iS5 à las s entre la forme d'onde reçue et les quatre formes d'onde de référence "1" est délivrée au soustracteur 60-7. Le soustracteur 60-7 compare les deux entrées et sorties "1" et "0", selon que la première est plus grande ou plus petite que la seconde. Cette sortie est verrouillée par * le signal de restauration R dans la bascule D 32 repré- sentée sur la Fig.14, à partir de laquelle elle est déli- vrée en tant qu'information décodée à la borne de sortie 33. Comme décrit ci-dessus, même si la même infor- mation transmise est reçue selon quatre types de formes d'onde différentes, elle peut être décodée. Quel que soit le nombre de types de formes d'onde reçues, un code trans- mis peut être classifié, il peut être décodé en prévoyant des mémoires de formes d'onde de référence, des soustrac- teurs, des circuits de valeur absolue et des accumulateurs chacun en même nombre que les formes d'onde reçues dans lesquelles le code transmis est classifié. Il va sans dire que cet appareil de décodage est applicable au dé- codage de cette information transmise à niveaux multiples comme décrit précédemment en référence à la Fig.10. La Fig.16 représente sous forme de blocs une modification de l'appareil de décodage représenté sur la Fig.14, qui est en plus équipé d'une fonction d'extrac- tion de formes d'onde de référence d'une configuration d'essai reçue et de leur inscription dans les mémoires de formes d'onde de référence. Par conséquent, cet appa- reil de décodage possède une structure correspondant à celle du mode de réalisation représenté sur la Fig.6 qui possède une fonction d'essai similaire. Sur la Fig.16, le système de décodage représen- té sur la Fig.14 est augmenté d'un compteur 29 en vue de spécifier, en succession, les mémoires de formes d'onde de référence 27-1 à 27-6 en vue de mémoriser les formes d'onde de référence contenues dans la configuration d'es- sai obtenues à la sortie du convertisseur analogique/nu- mérique 23, et d'une porte 34 en vue de bloquer la sortie de l'appreil je décodage durant la période d'essai, c'est- à-dire duran -l'inscription des formes d'onde de référen- ce dans les mémoires 27-1 à 27-8. Le fonctionnement en vue de décoder l'information transmise de la forme d'onde reçue après l'essai est exactement le même que dans le cas du mode de réalisation représenté sur la Fig.14; par conséquent, aucune description ne sera répétée à ce sujet. A présent, l'opération d'essai sera décrite. Le compteur 29 est remis à zéro lorsque l'alimentation est mise en marche ou lorsqu'aucune entrée n'est appliquée à la borne d'entrée 18 pendant une certaine période de temps. Dans l'état dé restauration, les sorties C1 à C9 du compteur 29 se trouvent à l'état "0". Lors du début de la réception d'information transmise comportant en tête la configuration d'essai, la section de génération d'horloge 22 délivre les signaux de restauration R syn- chronisés sur le débit binaire de l'information transmise, débutant à la montée de la forme d'onde reçue, et délivre les signaux de restauration R au compteur 29. Le compteur 29 ne répond pas au premier et second signaux de restau- ration R, mais lors de chaque réception du troisième et des signaux de restauration R suivants, une des sorties C1 à CB passe au niveau "1" dans cet ordre. Lorsque le signal de restauration R est appliqué au compteur 29 après que la sortie C8 soit passée au niveau "1", cette sortie passe au niveau "0" et la sortie C9 passe au ni- veau "1". Après ceci, les sorties C1 à CB demeurent à l'état "0" et la sortie C9 au niveau "1". Lorsqu'une configuration d'essai, par exemple 0001011100, est transmise depuis un point d'émission et que sa forme d'onde distordue est reçue, les sorties C1 à C sont toutes au niveau "0" pour les deux premiers bits, et par conséquent les mémoires de formes d'onde de référence 27-1 à 27-8 sont dans le mode lecture et aucune forme d'onde n'y est inscrite. A la montée du bit suivant "O", la sortie C1 passe au niveau "1", plaçant la mémoire 27-1 dans le mode écriture. Par conséquent, des données d'échantillon de formes d'onde provenant du convertisseur analogique- numérique 23 sont introduites dans la mémoire 27-1. Ensuite, les sorties C2 à C8 passent au niveau "1" en succession lors de chaque application du signal de restauration au compteur 29, et les mémoires de for- mes d'onde de référence spécifiées par elles passent dans le mode d'écriture en succession, y mémorisant les formes d'onde reçues correspondant aux bits restants respectifs 1011100. A l'achèvement de la mémorisation des huit forméàd'onde dans les mémoires de formes d'onde, les sorties C1 à C8 passent au niveau "0", plaçant toutes les mémoires 27-1 à 27-8 dans le mode lecture. Simultané- ment, la sortie C9 passe au niveau "1", validant la por- te 34. Ceci est suivi de l'opération-de décodage comme décrit précédemment à propos du mode de réalisation re- présenté sur la Fig.14. Il est également aisé de trans- mettre la configuration d'essai plusieurs fois en vue de la moyenner. Comme décrit ci-dessus, les formes d'onde de référence sont engendrées qui correspondent respective- ment aux huit bits 01011100 de la configuration d'essai à 10 bits, sauf pour les deux premiers bits. Dans ce cas, ces huit bits quatre "0" et quatre "1" et la configura- tion d'essai est délivrée de sorte que ces "0" et "1" soient précédés de quatre types de configurations de bits "00","01","10" et "11", respectivement. Grâce à ceci, les huit formes d'onde'de référence (g) à (n) représentées sur la Fig.13C sont obtenues. Une telle configuration d'essai peut également utiliser d'autres arrangements de bits. En général, lorsque chaque bit d'information à transmettre est exprimé en un code à m valeurs, la lon- gueur L de configuration d'essai la plus courte nécessai- re dans le cas o p bits affectent le bit suivant est exprimée par L = m x- mp + p, o m x mp est le nombre de formes d'onde à mémoriser, et p le nombre de bits précé- dents nécessairespour créer les formes d'onde à mémoriser en premier lieu. Par exemple, lorsque chaque bit d'infor- mation est exprimé en un code binaire, la longueur de configuration d'essai est donnée par L = 2 x 2p + p. De façon similaire, si des codes quaternaires sont utili- sés, la longueur est donnée par L = 4 x 4p + p. Une description sera donnée, en se référant à la Fig.16A, d'un procédé de délivrance de la configura- tion d'essai lorsque l'information à transmettre est binaire (m = 2). La Fig.16A représente le cas o p = 2, et des cercles indiquent-chacun l'état dans lequel deux bits successifs exprimés par les nombres à l'intérieur ont été reçus le plus récemment. Les flèches indiquent chacune la transition d'état dans le cas o un bit de la valeur inscrite à côté de la flèche est ensuite reçu. On voit que, par exemple, lorsqu'on reçoit un "1", l'état "00" se transforme en l'état "01". Dans cet exemple, puis- que l'information à transmettre est une information bi- naire (m = 2), chaque bit est "0" ou "1". Par conséquent, dans le cas de la réception du bit suivant dans chaque état, il existe deux transitions d'état possibles vers d'autres états qui peuvent se produire, et le nombre de transitions d'état possibles pour atteindre chaque état est également de deux. La création de la configuration d'essai la plus courte a seulement besoin de déterminer un trajet qui part d'un état désiré, passe le long de la totalité des flèches joignant ces états et retourne à l'état initial. Par conséquent, dans le cas de la sélec- tion d'un trajet qui débute avec l'état "00" et passe à travers les états "00","01","11","11","10","01","10" et "00" en succession, une configuration de bit 01110100 est obtenue en disposant séquentiellement les bits qui spécifient les trajets de transition d'état sélectionnées, respectivement. En ajoutant le premier état "00" au début de la configuration de bit, une configuration d'essai "0001110100" peut être obtenue. La Fig.16B est un dia- gramm 'dé transition d'état pour le-cas-o p = 3, c'est- à-dire lorsque trois bits précédents affectent le suivant. Egalement dans ce cas, une configuration d'essai de 19 bits peut être créée de façon similaire. Par exemple, une configuration "0000111101100101000" peut être obtenue, en débutant avec l'état "'0O0". La Fig.17 représente un exemple de l'agencement du compteur 29 utilisé dans le mode de réalisation repré- senté sur la Fig.16. Le compteur 29 comprend un registre à décalage composé d'une bascule RS pour l'initialisation et neuf étages de bascule D reliées à celle-ci et une pai- re de bascules T ainsi qu'une bascule JK qui bloquent l'opération de décalage du registre à décalage en répon- se aux deux premiers signaux de restauration R. Dans l'é- tat initial, la sortie Q de la bascule RS est "1", la sortie Q de la bascule T est "0", et la sortie Q de la bascule JK est "1". Lors de l'application du premier si- gnal de restauration R, la sortie Q de la bascule T passe à l'état "1", mais la sortie Q de la bascule JK demeure à l'état "1"; et de sorte que la bascule RS demeure dans son état initial et que le registre à décalage n'effectue pas l'opération de décalage. Lors de l'application du se- cond signal de restauration R, la sortie Q de la bascule T passe à nouveau à l'état "0", et à sa retombée, la bas- cule JK est basculée et sa sortie Q passe à l'état "0". La bascule JK est maintenu dans son état basculé (Q = "0"). Par conséquent, lors de chaque application du troisième signal de restauration R et des suivants, la sortie "1" de la bascule RS est décalée à travers les bascules D en succession, et ensuite le compteur 29 opère de la même manière que celle représentée sur la Fig.9. La Fig.18 représente sous forme de blocs un au- tre mode de réalisation de l'appareil de décodage de la présente invention. Ce mode de réalisation sera décrit à propos du cas d'accomplissement de l'opération de dé- codage par utilisation de quatre formes d'onde de réfé- rence pour chacun des bits d'information binaire "0" et "1", c'est-à-dire les huit formes d'onde de référence représentées sur la Fig.13C(g) à (n). L'appareil de décodage de ce mode de réalisation est de structure identique à celle représentée sur la Fig.9 à l'exception de la substitution de la section de mémoire de formes d'onde de référence 20 avec celle re- présentée sur la Fig.14 et la prévision d'une section de sélection de formes d'onde 79. Cependant, ce mode de réa- lisation ne compare pas la forme d'onde reçue aux huit formes d'onde de référence ainsi qu'il est fait dans le mode de réalisation représenté sur la Fig.14. Dans ce mode de réalisation, deux formes d'onde de référence, qui doivent être comparées à la forme d'onde reçue in- fluencée par deux bits immédiatement précédents, sont sélectionnées en se basant sur les deux bits provenant des huit formes d'onde de référence représentées sur la Fig.13C, et les deux formes d'onde de référence sélec- tionnées sont comparées à la forme d'onde reçue de la même manière que dans le mode de réalisation de la Fig.5. C'est-à-dire que puisque les deux bits décodés immédiate- ment avant sont préalablement connus, cet appareil de décodage repose sur la présomption qu'il peut être prédi- quelle paire des huit formes d'onde de référence (c'est- à-dire les formes d'onde de référence pour "0" et "1") doit comprendre la forme d'onde de référence qui ressem- ble le plus à la forme d'onde couramment reçue affectée par les bits précédents. Dans la section de mémoire de formes d'onde de référence 20, les mémoires de forme d'onde de référence 27-1 à 27-4 conservent des formes d'onde de référence de "O"-qui sont précédées par des bits "00","01","10" et "11", respectivement, et les mémoires de formes d'onde dé référence 27-5 à 27-8 conservent des formes d'onde de référence de "1" similairement préalablement mémorisées. La section de délivrance d'information décodée 21 com- pare deux sorties de la section de comparaison de formes d'onde 19 et délivre une information binaire "0" ou "1" correspondant à la plus petite de celles-ci. La section de sélection de formes d'onde 79 a pour objet de sélectionner une des formes d'onde de ré- férence de chacun des bits "0" et "1" par utilisation des deux bits d'information numérique précédents décodés. La section de sélection de formes d'onde 79 est constituée de circuits porte 75-1 à 75-8, dont chacun devient à haute impédance à sa sortie ou laisse passer le signal d'entrée, selon que l'entrée de commande est "0" ou "1", d'un décodeur 76 qui délivre un "1" à seulement une de quatre sorties G1 à G4 sélectionnée par une entrée à deux bits, et d'une bascule D 77 qui constitue un regis- tre à décalage de un bit en vue de mémoriser l'informa- tion décodée. Lors de chaque application du signal de restau- ration R, la bascule D 77 lit un bit d'information de sortie provenant de la bascule 32 de la section de déli- vrance d'information décodée 21. Par conséquent, la bas- cule 77 conserve un bit d'information précédant immédiate- ment le bit d'information que la section de délivrance d'information décodée 21 (ou d'une manière plus spécifi- que, la bascule 32) délivre couramment, et les deux sor- ties des bascules 32 et 77 sont appliquées au décodeur 76. Ainsi, le décodeur 76 est toujours alimenté avec une in- formation de deux bits successifs décodés immédiatement avant le bit que l'on désire couramment décoder. Lorsque les valeurs des deux bits sont 00,01,10 et 11, le déco- deur 77 délivre un "1" sur seulement une des'sorties G1 à G4 correspondant aux valeurs, respectivement. Cette - sortie "1" est appliquée aux entrées de commande de deux circuits'porte correspondants des circuits 75-1 à 75-B, 2611 100 validant ainsi un des circuits porte 75-1 à 75-4 et un des circuits porte 75-5 à 75-B. De cette-façon, la section de sélection de formes d'onde 79 extrait des huit mémoires de formes d'onde de référence 27-1 à 27-B de la section de mémoire de formes d'onde de référence, deux formes d'onde de référence à comparer à celle reçue, en se basant sur l'information des deux bits immédiate- ment précédents. Les deux formes d'onde de référence ainsi sélectionnées sont appliquées à la section de com- paraison de formes d'onde 19. Par exemple, lorsque les deux bits précédents sont "00", le décodeur 77 délivre un "1" à la sortie G1 seulement, validant les portes -1 et 75-5. En résultat de ceci, la mémoire de formes d'onde de référence 27-1 (dans laquelle a été préalable- ment mémorisée la forme d'onde de référence du bit "0" dans le cas o l'information précédente est "00") et la mémoire de formes d'onde de référence 27-5 (dans laquelle a été mémorisée précédemment la forme d'onde de référence du bit "1" dans le cas o l'information précédente est "00"). Les autres opérations sont les mêmes que celles dans le mode de réalisation de la Fig.5. La Fig.19 représente un autre mode de réalisation de l'appareil de'décodage de la présente invention dans lequel la section de sélection de formes d'onde 79 et la section de mémoire de formes d'onde de référence 20 sur la Fig.18 sont modifiées. La section de mémoire de formes d'onde de référence 20 possède une mémoire de formes d'ondes de référence "0" 27-1 et une mémoire de formes d'onde de référence "1" 27-2, dans chacune desquelles sont mémorisées préalablement quatre formes d'onde de référence dans les cas o les deux bits précédents sont 00,01, 10 et 11; à savoir, les formes d'onde de référence (g) à (j) et'(k) à (n) représentées sur la Fig.13C sont préalablement mémorisées dans les deux mémoires; respec- tivement. La section de sélection de formes d'onde 79 est constituée par la bascule D 77 uniquement. Les sorties des deux bascules 32 et 77 sont reliées, en tant qu'adresse de sélection de formes d'onde de référence à deux bits, aux mémoires de formes d'onde de référence 27-1 et 27-2. En tenant compte de ceci, les circuits porte 75-1 à 75-8 sur la Fig.18 sont inutiles et la sec- tion de mémoire de formes d'onde de référence 20 comporte seulement deux mémoires en vue de mémoriser les formes d'onde de référence "0" et "1", respectivement. Ainsi, l'appreil de décodage de ce mode de réalisation est d'un agencement de circuit très simple. Dans les modes de réalisation décrits ci-dessus en référence aux Figs.18 et 19, puisque la forme d'onde reçue comparée à des formes d'onde de référence spéci- fiées, la différence entre deux différences de surface obtenue pour la forme d'onde reçue par rapport aux formes d'onde de référence "0" et "1" peut être très grande, assurant une précision accrue de la comparaison des formes d'onde. Les systèmes de décodage représentés sur les Figs. 18 et 19 peuvent être utilisés avec un système de trans- mission dont le rapport signal/bruit est médiocre, en comparaison avec le mode de réalisation représenté sur la Fig.14. Dans le cas du décodage de chaque bit transmis en tenant compte de l'influence des trois bits précédents dans les modes de réalisation des Figs.18 et 19, la sec- tion de mémoire de formes d'onde de référence 20 est a- gencée pour mémoriser huit formes d'onde de référence pour chacun des bits d'information "0" et "1" et le re- gistre à décalage 77 de la section de sélection de formes d'onde 79 est constitué sous la forme d'un registre à dé- calage à deux bits de sorte que les formes d'onde de ré- férence sont sélectivement extraites des mémoires de for- mes d'onde avec un total de trois bits de sortie prove- nant du registre à décalage à deux bits et de la bas- cule 32. Il apparaît que les modes de réalisation ces Figs.18 et 19 peuvent être modifiés de sorte que des formes d'onde de référence sont extraites de la configura- tion d'essai émise au début de la transmission d'informa- tion et mémorisées dans la section de mémoire de formes d'onde de référence 20 comme c'est le cas avec le mode de réalisation de la Fig.16. Dans les modes de réalisation représentés sur les Figs.18 et 19, l'opération de décodage peut être ef- fectuée lorsqu'une information décodée des deux bits précédents a déjà été verrouillée dans les bascules 32 et 77, c'est-à-dire lorsqu'une série d'information trans- mise est reçue. On considère, cependant, qu'il existe un cas o le bit d'information reçu ne peut pas être décodé du fait de l'absence de l'information précédente comme c'est le cas lorsque l'appareil de décodage débute le décodage d'un signal reçu. Une description sera donnée de procédés de démarrage de la réception. Dans le cas d'émission d'une configuration d'es- sai spécifique avant la transmission d'information, les derniers bits de la configuration d'essai ont seulement besoin d'être déterminés en tant qu'information précé- dente. Par exemple, le mode de réalisation de la Fig.18 est capable de débuter la réception immédiatement après détermination des deux derniers bits de la configuration d'essai dans la bascule D 32 et dans le registre à déca- lage (la bascule D) 77. Un procédé qui peut être utilisé lorsqu'aucune configuration d'essai n'est émise pour prédéterminer l'information qui est tout d'abord transmise. C'est-à- dire qu'une suite de bits spécifique est ajoutée au début de l'information à transmettre. L'appareil de décodage détermine préalablement l'information de cette suite de bits dans la bascule D 32 de la section de délivrance d'information décodée 21 et le registre à décalage 77 de la section de sélection'de formes d'onde 79 et débute la comparaison de la forme d'onde reçue, en commençant au bit suivant immédiatement la suite de bits. Par exemple, lorsque l'information à transmettre est précédée de "00" dans le mode de réalisation de la Fig.18, la section de génération d'horloge 22 délivre un signal d'effacement (non représenté) à l'instant de détection de la montée de la forme d'onde reçue, par lequel la bascule D 32 et le registre à décalage 77 sont effacés, permettant l'en- trée de "00" au décodeur 76. Ainsi, l'information précé- dente "00" est fixée. De plus, afin d'attendre l'achève- ment de la transmission de la suite de bits "00" ajoutée en tête de l'information à transmettre, la section de génération d'horloge 22 bloque la délivrance du signal d'échantillonnage S et du signal de restauration R pen- dant la période de temps correspondant à ces deux bits. De cette façon, le système de décodage est capable de sélectionner une forme d'onde de référence appropriée au début de la transmission et de déclencher la récep- tion. Un autre procédé qui peut être utilisé lorsqu'au- cune configuration d'essai n'est tout d'abord émise est de mémoriser préalablement des formes d'onde de référen- ce spécifiques qui sont utilisées au début de la trans- mission. C'est-à-dire que des formes d'onde de référence pour un bit d'information précédé d'aucune information et des formes d'onde de référence pour une information précédée d'une information d'un bit sont également mémo- risées préalablement dans la section de mémoire de formes d'onde de référence 20. Par exemple, dans le mode de réa- lisation de la Fig.1B, la section de mémoire de forme d'onde de référence 22 est à présent augmentée de mémoires de formes d'onde de référence qui mémorisent préalablement un total de six formes d'onde de référence, c'est-à-dire deux formes d'onde de référence pour des bits d'information "0" et "1" qui ne sont pas précédés d'infor- mation et quatre formes d'onde de référence pour des bits d'information "0" et "1" qui sont chacun précédés de seu- lement un bit "0" ou "j". De plus, six autres circuits porte sont également ajoutés à la section de sélection de formes d'onde 79 et le décodeur 76 ainsi que le re- gistre à décalage 77 sont également étendus en conséquence. Lorsqu'on compare le premier bit au début de la réception en fixant de façon appropriée les valeurs initiales de la bascule 32 et du registre à décalage 77, les formes d'onde de référence pour les bits d'information "0" et "1" non précédés d'information sont appliquées à la section de comparaison de formes d'onde 19. Pour le bit unique suivant, les formes d'onde de référence pour les bits d'information "0" et "1" précédés chacun de seule- ment un bit "0" ou "1" sont sélectionnées sur la base de l'information de un bit reçue tout d'abord et sont appli- quées à la section de sélection de formes d'onde 19. En- suite, l'appareil de décodage opère de la même manière que décrit précédemment à propos de la Fig.18. Il a été décrit ci-dessus le cas o l'informa- tion précédente est utilisée pour sélectionner les for- mes d'onde de référence à comparer ensuite. Egalement dans ce cas, par exemple, la fonction de la section de sélection de formes d'onde 79 peut être réalisée par logiciel et la section de-comparaison de formes d'onde peut être réalisée de manière analogique; à savoir, dif- férents agencements peuvent être utilisés pour réaliser l'appareil de décodage. Les modes de réalisation représentés sur les Figs.5,7,8,10,14,16,16. et 19 ont été décrits dans l'hy- pothèse que la section de génération d'horloge 22 engendre une horloge synchronisée sur le signal reçu, par utilisation de circuits simples classiques à boucle de verrouillage de phase et LC. Cependant, étant donné que l'acquisition de la synchronisation par utilisation de la boucle à verrouillage de phase prend habituellement le temps d'au moins plusieurs bits, il est nécessaire qu'un préambule d'un nombre prédéterminé de bits, en vue d'établir la synchronisation, soit ajouté au début de l'information à transmettre. Ceci altère le rendement de transmission d'information, et par suite n'est pas pré- férable. La Fig.20 représente un appareil de décodage dans lequel des circuits en vue de la synchronisation de bit sont ajoutés à l'agencement représenté sur la Fig.5. Les circuits ajoutés sont des bascules D 36-1 et 36-2, des comparateurs 19-2 et 19-3, des sélecteurs de données 34-1 à 34-4 et des soustracteurs 35-1 et 35-2. Le conver- tisseur analogique-numérique 23 est prévu à l'extérieur des comparateurs 19-1 à 19-3 dont chacun est de réalisa- tion identique à la section de comparaison de formes d'onde 19 à l'exception du retrait du convertisseur ana- logique-numérique 23. Les Figs.21A et 21B représentent la comparaison de formes d'onde, (a),(b),(c) et (d) représentant, à ti- tre d'exemple, la sortie (une valeur d'échantillon numé- rique) de la bascule D 36-1, la sortie du convertisseur analogiquenumérique 23, la sortie de la bascule D 36-2 et la sortie de la mémoire de formes d'onde de référence 27-1 ou 27-2, respectivement. Les Figs.22A et 22B repré- * sentent un procédé de correction de synchronisation en vue d'établir une synchronisation de bit par la sortie de la section de génération d'horloge 22. La lettre de référence S désigne un signal d'échantillonnage, R un signal de restauration, et L un signal de verrouillage. Le principe de fonctionnement du mode de réalisa- tion représenté sur la Fig.20 est de comparer la forme d'onde de référence et la forme d'onde reçue décalée de - 1 échantillon l'une par rapport à l'autre, de détec- ter une perte de la synchronisation de bit et de corri- ger la synchronisation. La section de génération d'hor- loge 22 délivre le signal d'échantillonnage 5 de fréquence n fois supérieure au débit binaire de transmission d'infor- mation du point d'émission, grâce à l'utilisation d'un oscillateur à cristal. Ce signal d'échantillonnage cor- respond à celui S de la Fig.5. Dans ce qui précède,n est le nombre d'échantillons par bit. Bien entendu, cette fréquence d'oscillation de l'oscillateur est choisie très proche d'une valeur n fois supérieure au débit binaire mais n'est pas synchronisée sur la transmission d'infor- mation. Le signal d'échantillonnage 5 est odélivré à cha- que instant, sur lequel le convertisseur analogique-numé- rique 23 et les bascules D 36-1 et 36-2 fonctionnent à chaque instant. La section de génération d'horloge 22 contrôle la sortie (ai de la bascule D 36-1 et, lorsque la sortie dépasse un niveau fixé (une valeur numérique), détermine qu'un signal reçu a été appliqué, et débute la génération du signal de restauration R et du signal de verrouillage L. Ces signaux sont délivrés tous les n échantillons, c'est-à-dire pour chaque bit et correspon- dent au signal de restauration R sur la Fig.5. La forme d'onde reçue numérisée par le convertis- seur analogique-numérique 23 est retardée d'un échantil- lon dans chacune des bascules D 36-1 et 36-2. La sortie retardée ((a) sur la Fig.21A ou 21B) de la bascule D 36-1 est appliquée au comparateur 19-1, dans lequel elle est'comparée à des formes d'onde dé référence extraites des mémoires de formes d'onde de référence 27-1 et 27-2. Le soustracteur 31 dans la section de délivrance d'in- formation décodée 21 compare les deux sorties du compa- rateur 19-1 et délivre une information binaire "1" ou "0" correspondant à la plus faible de celles-ci. Ce fonction- nement est exactement le même que celui décrit précédem- ment en référence à la Fig.5. D'autre part, la sortie du convertisseur analogique- numérique 23 (la forme d'onde un échantillon plus tôt que la sortie de la bascule D 36-1, représentée sur la Fig.21A(b) ou 21B(b) et la sor- tie'de la bascule D 36-2 (la f6rme d'ondé retardée d'un échantillon derrière la sortie de la bascule D 36-1, re- présentée sur la Fig.21A(c) ou 21B(c) sont également appliquées au comparateur 19-2 et 19-3, dans lesquels elles sont comparées à des'formes d'onde de référence extraites des mémoires de formes d'onde de référence 27-1 et 27-2, respectivement. Les résultats de la compa- raison entre ces trois formes d'onde reçues décalées d'un échantillon l'une par rapport à l'autre et les formes d'onde de référence sont appliquées auxsélecteuxsde données 34-1 à 34-3, respectivement, et selon le résul- tat de détermination par le soustracteur 31 de la section de délivrance d'information décodée 21, les différences de surface entre les trois formes d'onde reçues et une forme d'onde de référence qui est déterminée par le sous- tracteur 31 pour avoir la ressemblance la plus proche de la forme d'onde reçue sont délivrées sélectivement. C'est- à-dire que lorsque "0" est décodé par la section de déli- vrance d'information décodée 21, l'entrée gauche à chacun des sélecteurs de données 34-1 à 34-3 est délivrée. Les trois sorties des sélecteurs de données 34-1 à 34-3 repré- sentent les différences de surface, de l'ordre de un bit, entre'les formes d'onde (a) à (c) et la forme d'onde de référence (d) représentées sur la Fig.21A. Dans le cas de la Fig.21A, la forme (a) ressemble lé plus à la forme d'onde (d),indiquant qu'une synchronisation de bit a été établie, de sorte que la sortie du sélecteur de données 2 61110 34-1 est la plus petite. Dans cet état, puisque la sortie du sélecteur de données 34-1 est plus faible que la sortie du sélecteur de données 34-4, la retenue E1 du soustracteur 35-1 est "0". Dans cet état, puisque la transmission et la réception sont synchronisées, la sec- tion de génération d'horloge 22 poursuit la génération des signaux précités 5,L et R. La technique de comparai- son précitée basée sur la recherche de la différence de surface minimale entre des formes d'onde est similaire à la technique de corrélation. Cependant, l'horloge au point d'émission et l'horloge au point de réception ne sont pas particulière- ment synchronisées l'une sur l'autre, la synchronisation de bit est perdue après un certain laps de temps. Lorsque l'horloge au point de réception est en avance sur l'hor- loge au point d'émission, les formes d'onde revues devien- nent telles qu'indiqué par (a) à (d) sur la Fig.21B. Dans cet état, puisque la forme d'onde de sortie (b) du con- vertisseur analogique-numérique 23 ressemble le plus à la forme d'onde de référence (d) antérieurement mémorisée dans la mémoire de formes d'onde de référence 27-1 ou 27-2, la sortie du sélecteur de données 34-3 devient plus faible que les sorties des autres sélecteurs de données 34-1 et 34-2. Par conséquent, la retenue du soustracteur 35-2 passe à l'état "1" et la sortie du sélecteur de don- nées 34-3 est appliquée à la sortie du sélecteur de don- nées 34-4. Les sorties des sélecteurs de données 34-4 et 34-1 sont retranchées l'une de l'autre dans le soustrac- teur 35-1, mais puisque la sortie du sélecteur de données 34-4 est-plus faible que la sortie du sélecteur de données 34-1, la retenue B1 du soustracteur 35-1 passe à l'état "1". La section de génération d'horloge 22 délivre le signal de restauration R et le signal de verrouillage L à la fin d'un bit et, simultanément, elle lit les retenues B1 et B2 des soustracteurs 35-1 et 35-2. Lorsque la syn- Z611100 chronisation de bit est perdue, la retenue B1 passe à l'état "1", à partir de quoi la section de génération d'horloge 22 décide que la synchronisation est perdue. Lorsque la retenue B2 du soustracteur 35-2 est au niveau "1", il est déterminé que l'horloge du point de réception est en avance sur l'horloge du point d'émission, tandis que lorsque la retenue B2 est au niveau "o", il est dé- terminé que l'horloge du point de réception est en retard sur l'horloge du point d'émission. Dans le cas de la Fig. 21B, la retenue B2 du soustracteur 35-2 est au niveau "1" et par conséquent l'horloge de réception est en avance sur l'horloge d'émission, de sorte qu'il suffit d'écarter un échantillon. Pour effecteur cette correction, la section de génération d'horloge 22 délivre un signal de restaura- tion R,(indiqué par R) immédiatement avant la seconde montée du signal d'échantillonnage 5 (S sur la Fig.22A) après la génération du signal de restauration usuel R et du signal de verrouillage L (R et L sur la Fig. 22A),mais ne délivre pas le signal de verrouillage L à cet instant. En commençant à cet instant, la section de génération d'horloge 22 délivrera ensuite le signal de restauration R et le signal de verrouillage L pour chaque bit. Comme décrit ci-dessus, par une émission supplémentaire du si- gnal de restauration R, l'horloge de réception peut être retardée d'un échantillon, permettant la correction de la synchronisation de bit. De façon converse, lorsque l'horloge de récep- tion est en retard sur l'horloge d'émission, la sortie du sélecteur de données 34-2 devient la plus faible. Dans ce cas, la section de génération d'horloge 22 délivre le signal d'échantillonnage S deux fois dans l'intervalle ordinaire d'un échantillon, comme indiqué par S sur la Fig.22B, par lequel la synchronisation peut être corri- gée. Bien entendu, puisque le signal de restauration R et le signal de verrouillage L sont toujours délivrés après échantillonnage cinq fois, comme indiqué par R et L sur la Fig.22B, la période de un bit devient d'une longueur de quatre échantillons ordinaires lorsqu'une correction d'échantillonngae est effectuée. La Fig.23 représente un exemple de l'agencement de la section de génération d'horloge 22 dans l'appareil de décodage représenté sur la Fig. 20. Un oscillateur 22-1 engendre une horloge de fréquence 2n fois supérieure au débit binaire. Une bascule T-FF divise la fréquence de l'horloge par deux pour délivrer un signal d'échantillon- nage S de fréquence n fois le débit binaire. Dans l'état initial, toutes les bascules et compteurs sont maintenus dans leur état restauré. Dans l'état initial avant l'application du si- gnal reçu, une bascule DFF1 délivre "0" et la sortie de la bascule T-FF est délivrPe à partir du sélecteur de données 22-2. Cette horloge provenant du sélecteur 22-2 est toujours délivrée, en tant que signal d'échantillon- nage S, par l'intermédiaire d'un circuit de retard DLY1 en vue de régler la synchronisation par rapport au signal de restauration R. A cet instant, la sortie Q d'une bas- cule DFF4 délivre un "1", un compteur à n échelons 22-3 est maintenu dans l'état zéro, et le signal de restaura- tion R ainsi que le signal de verrouillage L ne sont pas délivrés. L'entrée appliquée à la borne d'entrée 15 est toujours prélevée par échantillonnage et la sortie (a) de la bascule D 36-1 sur la Fig.20 est aplliquée à une entrée A d'un comparateur numérique 22-4 sur la Fig.23. Lorsque le niveau de la valeur du signal reçu dépasse un niveau de déclenchement VT fixé à une entrée B du comparateur numérique 22-4, sa sortie passe au niveau "1" et la sortie Q de la bascule DFF4 passe au niveau "0". En résultat de ceci, les sorties-de portes OU OU3 et OU4 passent toutes deux à l'état "0", engendrant un si- gnal de restauration initial R et un signal de verrouil- 4B lage initial L. Après ceci, le compteur à n échelons 22-3 commence à fonctionner, délivrant le signal de res- tauration R et le signal de verrouillage L toutes les n fois du signla d'échantillonnage S. Lorsque l'horloge du point de réception est en avance sur l'horloge du point d'émission d'un échantillon, les retenues B1 et B2 passent toutes deux au niveau "1" et la sortie Q-d'une bascule DFF2 est rendue "1" par le signal de verrouillage L. Par la sortie Q "1" de la bas- cule DFF2, le compteur à n échelons 22-3 est remis à zéro et une bascule DFF3 commence à fonctionner. Lorsque l'en- trée d'horloge de la bascule DFF3 passe au niveau "1", sa sortie passe au niveau "1", par lequel la bascule DFF2 est effacée, rendant sa sortie "0". En résultat de ceci, la sortie de la porte OU OU3 passe au niveau "0", engendrant un signal de correction de restauration R et déclenchant le fonctionnement du compteur à n échelons 22-3. De cette façon, une délivrance du signal de restauration R en vue d'une correction, représenté sur la Fig.22A, est engendré de façon supplémentaire et ensuite le signal de restaura- tion R et le signal de verrouillage L sont délivrés tous les n échantillons. Lorsque l'horloge du point de réception est en retard sur celle du point d'émission d'un échantillon, les sorties de retenue B1 et B2 passent à l'état "1" et "0", respectivement, et le signal de verrouillage L est appliqué à la bascule DFF1, rendant sa sortie "1". En résultat de ceci, le sélecteur de données 22-2 sélectionne la sortie directe de l'oscillateur 22-1 et en délivre un signal d'échantillonnage de fréquence double. Simultané- ment, un compteur binaire à deux étages 22-5 commence à fonctionner et, lorsqu'il a compté la retombée du signal de fréquence double deux fois, le compteur 22-5 rend sa sortie Q1 "1", par laquelle la bascule DFF1 est effacée, et le sélecteur de données 22-2 recommence à délivrer la sortie divisée à demi-fréquence. De cette façon, une délivrance supplémentaire d'un signal d'échantillonnage en vue d'une correction, représenté sur la Fig.22B, est effectuée. Comme décrit ci-dessus, la synchronisation de bit peut être obtenue en effectuant une comparaison entre des formes d'onde décaléesen avant et après la forme d'onde revue et les formes d'onde de référence, en plus de la comparaison de formes d'onde décrites précédemment en regard de la Fig.5. Avec un tel procédé, puisqu'aucune durée de fonctionnement importante pour acquérir la syn- chronisation n'est nécessaire à la différence de la bou- cle à verrouillage de phase classique qui exige un temps d'acquisition considérable, le préambule peut être omis qui a été utilisé dans le passé en vue de l'établissement de la synchronisation, permettant une réduction de temps pour l'essai. Même si la forme d'onde transmise est sé- rieursement distordue, la synchronisation peut être fa- cilement établie. De plus, l'appareil tout entier peut être constitué de circuits logiques, et par suite peut être facilement fabriqué en tant circuit à intégration élevée. La Fig.24 représente une version simplifiée de l'appareil de décodage représenté sur la Fig.20. Dans l'appareil de décodage de la Fig.20, puisqu'on ne sait pas si l'horloge du point de réception est en avance ou en retard sur celle-du point d'émission, le comparateur 19-3 détecte l'état o l'horloge du point de réception est en avance sur celle du point d'émission, et le com- parateur 19-2 détecte l'état o l'horloge du point de réception'est en retard sur celle du point d'émission. Cependant, par exemple, en fixant préalablement l'horloge du point de réception en avance sur celle du point d'émis- sion à chaque instant, il est possible d'omettre les cir- cuits en vue de détecter l'état o l'horloge du point de réception est en retard sur celle du point d'émission. Plus spécifiquement, la bascule D 36-2, le comparateur 19-2, les sélecteurs de données 34-2 et 34-4, et le sous- tracteur 35-2 représentés sur la Fig.20 peuvent être omis, comme représenté sur la Fig.24. De plus, puisque la cor- rection de la synchronisation de la section de génération d'horloge 22 est suffisante avec seulement la correction de restauration représentée sur la Fig.22A et n'exige pas la correction d'échantillon représentée sur la Fig.22B, la section de génération d'horloge 22 peut également être simplifiée comme représenté sur la Fig.25. Les opérations des Figs24 et 25 peuvent être facilement comprises de la description donnée précédemment à propos des Figs.20 et 23, et par suite ne seront pas décrites. Bien entendu, le système de décodage peut être simplifié de façon simi- laire même si l'horloge du point de réception est fixée pralablement pour être en retard sur celle du point d'é- mission. Dans le procédé en vue d'établir la synchronisa- tion de bit par utilisation de la corrélation entre des formes d'onde comme décrit ci-dessusà propos de la Fig. , la corrélation est obtenue pour chaque bit. Il est également possible d'utiliser des procédés selon lesquels la corrélation est obtenue pour un ensemble de bits, par exemple, 8 ou 16 bits. Avec ce procédé, la synchronisa- tion de bit peut être établie même dans le cas o la for- me d'onde reçue est distordue par la caractéristique de la ligne de transmission ou analogue et ne subit sensi- blement aucune variation de niveau pendant la durée de un bit. La Fig.26 représente l'agencement d'un appareil de décodage qui met en oeuvre ce procédé, et la Fig.27 représente sa section de génération d'horloge 22 à cet effet. L'appareil de décodage possède un agencement dans lequel des accumulateurs 37-1 à 37-3 en vue d'accumuler les sorties des sélecteurs de données 34-1 à 34-3, 1 fois, sont ajoutés à l'agencement de la Fig.20 et un compteur à 2611 O I échelons 22-6 en vue de compter le nombre de signaux de restauration R en tant que nombre d'accumulations, 1, est ajoutée à la section de génération d'horloge 22 re- présentée sur la Fig.23. Sur la Fig.27, chaque fois que le compteur 22-6 a compté 1 fois le nombre de signaux de restauration, le signal d'effacement C est obtenu à partir de son débordement et est appliqué à des bornes d'horloge des bascules DFF1 et DFF2, par lesquelles les retenues B1 et B2 sont introduites dans ces bascules, corrigeant la synchronisation d'horloge. Le signal d'effacement C est appliqué aux accumulateurs 37-1 à 37-3 sur la Fig.26, remettant à zéro leurs contenus accumulés tous 1 bits d'information. De cette manière, la corrélation entre la forme d'onde reçue et la forme d'onde de référence est obtenue pour 1 bits, et en se basant sur les résultats obtenus, la synchronisation peut être corrigée. Aucune autre description détaillée ne sera donnée dans un but de concision. Bien que le procédé de synchronisation d'horloge ait été décrit à propos du mode de réalisation représen- té sur la Fig.5, il va sans dire qu'un procédé similaire peut être appliqué également aux autres modes de réalisa- tion. Comme décrit ci-dessus, l'appareil de décodage de la présente invention mémorise préalablement, en tant que formes d'onde de référence, des formes d'onde reçues correspondant à une information à transmettre et décode l'information transmise en comparant sa forme d'onde reçue aux formes d'onde de référence préalablement mémorisées, et par conséquent le décodage n'est virtuellement pas affecté par la dégradation de la-forme d'onde reçue. En outre, l'appareil de décodage de la présente invention est à même de traiter une variation de la caractéristique de transmission simplement -en modifiant la forme d'onde de référence pour comparaison, et par suite est hautement flexible et facile à concevoir. En outre, l'appareil de décodage peut être constitué par des accumulateurs et des soustracteurs, sans utiliser de multiplicateurs, et par suite est hautement économique et capable d'un fonctionnement à vitesse élevée. Dans le cas de la transmission sur plusiers centaines de mètres, un essai de la caractéristique de réception de l'appareil de décodage peut être obtenu en émettant une configuration d'essai aussi courte que 10 à 20 bits. Par conséquent, la présente invention per- met une transmission efficace de paquets courts à travers un réseau local ou analogue. De plus, l'appareil de décodage de la présente invention peut également être utilisé avec un système de transmission non linéaire du fait que ce sont des formes d'onde elles-mêmes qui sont comparées. Ceci signifie qu'un décodage peut être obtenu même si le convertisseur ana- logique-numérique du récepteur utilisé est saturé, et le niveau du récepteur doit seulement être préréglé sur le niveau de signal reçu le plus faible, éliminant la néces- sité d'effectuer une commande de niveau telle qu'un CAG. Ceci simplifie non seulement l'agencement de circuit de l'appareil mais économise également le temps pour le ré- glage de niveau et par suite réduit le temps d'essai. De plus, puisque la synchronisation de bit est obtenue à partir de la corrélation entre des formes d'onde, il n'est pas nécessaire d'émettre un signal spécial pour la synchronisation, préalablement à la transmission d'in- formation. Ceci contribue également à réduire le temps d'essai. Bien que dans ce qui précède, l'appareil de dé- codage de la présente invention ait été décrit à propos d'un câble métallique, il peut être utilisé indépen- damment du type de système de transmission utilisé. C'est- à-dire que l'appareil de décodage peut être appliqué à un système de transmission par fil qui utilise des câbles métalliques, coaxiaux, fibre optique et similaire, et à des systèmes de transmission sans fil qui utilisent des ondes électromagnétiques, lumineuses telles qu'hyperfré- quences, ondes millimétriques,etc., et des ondes sonores telles que des ondes ultrasoniques. En outre, l'appareil de décodage de la présente invention est applicable éga- lement à un système de transmission qui utilise une com- binaison de ces moyens de transmission. En outre, l'appa- reil de décodage peut être utilisé en tant que système de transmission numérique souhaité tel qu'un modem en vue d'une utilisation dans un réseau téléphonique et un systè- me de transmission pour constituer un réseau numérique et un émetteur-récepteur d'un réseau local. Il apparaîtra que de nombreuses modifications et variantes peuvent être apportées sans se départir de l'esprit des concepts nouveaux de la présente invention. R E V E N D I C A T I 0 N S 1. Appareil de décodage de code numérique qui reçoit et décode une information de code numérique transmise, comportant: des moyens (20) de mémoire de formes d'onde de référence en vue de mémoriser au moins m formes d'onde de référence correspondant à des codes à m valeurs (o m est un entier égal ou supérieur à 2) qui constituent l'information de code numérique; des moyens (19) de comparaison de formes d'onde en vue de comparer une forme d'onde reçue d'entrée à au moins lesdites m formes d'onde de référence extraites desdits moyens de mémoire de formes d'onde de référence et de délivrer au moins m sorties comparées; et des moyens (21) de délivrance d'information dé- codée en vue de déterminer l'une desdites formes d'onde de référence qui ressemble le plus à la forme d'onde reçue, sur la base des sorties comparées provenant des- dits moyens de comparaison de formes d'onde, et de déli- vrer, en tant qu'information décodée, un des codes numé- riques correspondant à ladite forme d'onde de référence déterminée comme ressemblant le plus à la forme d'onde reçue. 2. Appareil de décodage selon la revendication 1, comportant en outre des moyens (22) de génération d'hor- loge en vue d'engendrer une horloge de fréquence supé- rieure à un débit binaire de l'information de code numé- rique et d'engendrer un signal de restauration (R) à cha- que nombre prédéterminé d'horloges, et dans lequel lesdits moyens (20) de mémoire de formes d'onde de référence com- prennent des moyens (28) décodeurs d'adresse qui sont augmentés d'une unité lors de chaque génération de l'hor- loge et restaurés par ledit signal de restauration. 261 e1100 3. Appareil de décodage selon la revendication 2, comportant en outre: des moyens (23) de conversion analogique-numÉri- que qui reçoivent l'horloge en tant que signal d'échan- tillonnage (S) et convertissent la forme d'onde reçue sous forme numérique à des intervalles de période d'é- chantillonnage dudit signal d'échantillonnage; et des moyens de commande d'écriture en vue d'ins- crire successivement dans lesdits moyens (20) de mémoire de formes d'onde de référence les formes d'onde reçues qui ont été converties sous forme numérique par lesdits moyens (23) de conversion analogique-numérique et qui correspondent aux codes respectifs à m valeurs. 4. Appareil de décodage selon la revendication 2 ou 3, dans lequel lesdits moyens (20) de mémoire de for- mes d'onde de référence comprennent au moins m mémoires (27) de formes d'onde de référence en vue de mémoriser au moins lesdites m formes d'onde de référence. 5. Appareil de décodage selon la revendication 4, dans lequel lesdits moyens (19) de comparaison de formes d'onde comprennent: au moins m moyens (31) de soustraction en vue d'obtenir les différences entre des valeurs d'échantil- lon des formes d'onde de référence respectives extraites desdites au moins m mémoires (27) de formes d'onde de référence et les valeurs d'échantillon de la forme d'on- de reçue; au moins m moyens (25) de génération de valeur absolue en vue d'obtenir les valeurs absolues desdites au moins m différences obtenues par lesdits au moins m moyens (3-1) de soustraction en relation correspondant auxdites m formes d'onde de référence; et au moins m moyens (26) d'accumulation grâce auxquels les valeurs absolues desdits au moins m moyens (25) de génération de valeur absolue en relation cor- respondante aux formes d'onde de référence respectives sont successivement accumulées lors de chaque génération du signal (S) d'échantillonnage et sont délivrées en tant qu'au moins m valeurs de résultat comparées, lesdits au moins m moyens d'accumulation étant restaures par le si- gnal de restauration. 6. Appareil de décodage selon la revendication 5, dans lequel lesdits moyens (21) de délivra-ce d'informa- tion décodée comprennent des moyens (40) de discrimina- tion de code en vue de comparer les valeurs de résultat comparées provenant desdits au moins m moyens d'accumula- tion entre eux, de déterminer une des formes d'onde de référence qui a délivré la valeur de résultat comparée la plus faible pour ressembler le plus à la forme d'onde reçue, et de délivrer un code numérique correspondant à ladite forme d'onde de référence. 7. Appareil de décodage selon la revendication 1, dans lequel lesdits moyens (19) de comparaison de formes d'onde comprennent au moins m moyens (26) de soustraction en vue de délivrer les valeurs absolues des différences entre la forme d'onde reçue et lesdits au moins m formes d'onde de référence, lesdits moyens de comparaison de formes d'onde délivrant les valeurs absolues desdites au moins m différences en tant que sorties comparées. B. Appareil de décodage selon la revendication 2, dans lequel lesdits moyens (20) de mémoire de formes d'onde de référence comprennent un ensemble demémoires (27) de formes d'onde de référence en vue de mémoriser un ensemble de formes d'onde de référence pour chaque code des codes à m valeurs. 9. Appareil de décodage selon la revendication (8) comportant en outre: des moyens (23) de conversion analogique-numéri- sue qui reçoivent l'horloge en tant que signal d'echentl- lonnage (5) et convertissent la forme d'onde reçue sous -forme numérique à une période d'échantillonnage audit signal d'échantillonnage; et des moyens de commande d'écriture en vue d'ins- crire successivement dans ledit ensemble de mémoires (27) de formes d'onde de référence l'ensemble des formes d'onde de référence sous forme numérique pour chacune des m va- leurs possibles des codes à m valeurs. 10. Appareil de décodage selon la revendication 3 ou 9, dans lequel lesdits moyens de commande d'écriture comprennent des moyens de blocage de sortie en vue de bloquer la sortie desdits moyens (21) de délivrance d'in- formation décodée durant l'inscription desdites formes d'onde de référence dans lesdits moyens (20) de mémoire de formes d'onde de référence. 11. Appareil de décodage selon la revendication 8, comportant en outre des moyens (19) de sélection de formes d'onde, lesdits moyens de sélection de formes d'onde com- prennent: un registre à décalage à k bits (o k 2 1) qui effectue un décalage lors de chaque application à celui- ci de la plus récente information décodée; et des moyens de porte (52) qui sont alimentés par la sortie de chaque étage dudit registre à décalage, en vue de sélectionner, en se basant sur leurs contenus de sortie, m formes d'onde de référence correspondant à m valeurs possibles des codes à m valeurs prcvenant desdites mémoires de formes d'onde de référence, et délivrant les- dites formes d'onde de- référence sélectionnées auxdits moyens de comparaison de formes d'onde. 12. Appareil de décodage selon la revendication 2, dans lequel lesdits moyens (20) de mémoire de formes d'onde de référence comprennent m mémoires (27) de formes d'onde de référence correspondant à m valeurs possibles des codes à m valeurs, chacune desdites m mémoires de formes d'onde de référence conservant un ensemble des formes d'onde de référence correspondant à l'une des m valeurs possibles des codes à m valeurs correspondant à celles-ci; ledit appareil de décodage comportant en outre: un registre à décalage à k bits (o k: 1) qui effectue un décalage lors de chaque application à celui- ci de l'information décodée en dernier lieu; et des moyens de sélection de formes d'onde qui sont alimentés par la sortie de chaque étage dudit regis- tre à décalage et spécifient simultanément les formes d'onde de référence à extraire desdites m mémoires de formes d'onde de référence selon le contenu des sorties du registre à décalage. 13. Appareil de décodage selon la revendicaticn 11 ou 12, dans lequel lesdits moyens de sélection de formes d'onde (19) comprennent: m moyens (24) de soustraction en vue d'obtenir lors de chaque génération de l'horloge, la différence entre chaque valeur d'échantillon desdits m formes d'onde de référence extraites et la valeur d'échantillon de la forme d'onde reçue; m moyens (25) de génération de valeur absolue en vue d'obtenir les valeurs absolues desdites m diffé- rences obtenues par lesdits m moyens de soustraction; et m moyens (26) d'accumulation qui accumulent suc- cessivement lesdites m valeurs absolues provenant desdits m moyens de génération de valeur absolue lors de chaque génération de l'horloge et délivrent m valeurs de résul- tat comparées, lesdits m moyens d'accumulation étant res- taurés par le signal de restauration (h). 261110u 14. Appareil de décodage selon la revendication 11 ou 12, comportant en outre: Des moyens (23) de conversion analogique-numéri- que qui reçoivent l'horloge en tant que signal d'échan- tillonnage (5) et convertissent la forme d'onde reçue sous forme numérique à des intervalles de la période d'échantillonnage; et des moyens de commande d'écriture en vue d'ins- crire successivement sous forme numérique dans lesdits moyens (20) de mémoire de formes d'onde de référence l'en- semble des formes d'onde de référence correspondant à cha- cune desdites m valeurs possibles des codes à m valeurs. 15. Appareil de décodage selon la revendication 13, dans lequel lesdits moyens (21) de délivrance d'informa- tion décodée comprennent des moyens (46) de discrimination de code en vue de comparer lesdites m valeurs de résultat comparées correspondant auxdites m formes d'onde de réfé- rence entre elles, de déterminer l'une desdites formes d'cnde de référence qui a fourni la plus petite valeur de résultat comparée pour ressembler le plus à ladite forme d'onde reçue, et de délivrer un code numérique correspondant à ladite forme d'onde de référence. 16. Appareil de décodage selor la revendication 15, dans lequel lesdits moyens (21) de délivrance d'informa- tion décodée comprennent des moyens de verrouillage en vue de verrouiller le code discriminé par lesdits moyens (46) de discrimination de code, en synchronisme avec le signal de restauration (R), et de délivrer le code ver- rouillé en tant que code décodé en provenance desdits moyehs (21) de délivrance d'information décodée. 17. Appareil de décodage selon la revendication 2, comportant en outre: des premiers moyens de retard en vue de retarder la forme d'onde reçue pendant un temps prédéterminé; des premiers moyens de comparaison de formes d'onde reliés soit à l'entrée soit à la sortie desdits premiers moyens de retard, lesdits premiers moyens de comparaison de formes d'onde constituant lesdits moyens de comparaison de formes d'onde; des seconds moyens de comparaison de formes d'onde connectés à l'autre des entrées et sorties desdits premiers moyens de retard, en vue de comparer la forme d'onde reçue auxdites au moins m formes d'onde de réfé- rence, lesdits seconds moyens de comparaison de fcrmes d'onde étant de structure identique auxdits premiers moyens de comparaison de formes d'onde; et des moyens de détection de synchronisme par lesquels il est déterminé sur la base des sorties compa- rées desdits premiers et seconds moyens de comparaison de formes d'onde, si oui ou non l'une quelconque des formes d'onde de référence et la forme d'onde reçue sont synchronisées l'une sur l'autre dans lesdits moyens de comparaison de formes d'onde, et si elles ne le sont pas, un signal de détection d'asynchronisme est délivré; dans lequel lesdits moyens de génération d'hor- loge (22) répondent au signal de détection d'asynchro- nisme provenant des moyens de détection de synchronisme pour commander le rombre de générations d'au moins l'un des signaux d'horloge et de restauration, corrigeant ainsi le synchronisme entre ladite des formes d'onde de référence et la forme d'onde reçue dans lesdits premiers moyens de comparaison de formes d'onde. 18. Appareil de décodage selon la revendication 17, dans lequel la fréquence de l'horloge est n fois (o n est un entier égal ou supérieur à 2) supérieure au débit binaire de l'information de code numérique, et lesdits moyens de génération d'horloge comprennent: des moyens de comparaison de niveau en vue de détecter le début de la réception de l'information; des moyens de comptage (29) en vue d'engendrer le signal de restauration (R) lors de chaque comptage de l'horloge n fois; des moyens de génération de signal de restaura- tion initial sensibles à la sortie desdits moyens de com- paraison de niveau pour restaurer lesdits moyens de comp- tage et engendrer une première émission de signal de res- tauration; et des moyens de génération de signal de correction de restauration sensibles au signal de détection d'asyn- chronisme provenant desdits moyens de détection de syn- chronisme pour remettre à zéro lesdits moyens de comptage (29) et commander le nombre de générations du signal de restauration. 19. Appareil de décodage selon la revendication 17, dans lequel la fréquence de l'horloge est n fois (o n est un entier égale ou supérieur 2) supérieure au débit binaire de l'information de code numérique, et lesdits moyens de génération d'horloge comprennent: des mmoyens de comparaison de niveau en vue de détecter le début de la réception de l'information; des moyens de comptage (29) en vue d'engendrer le signal de restauration à chaque comptage de l'horloge n fois; des moyens de génération du signal de restaura- tion initial sensibles à la sortie desdits moyens de com- paraison de niveau pour-restaurer lesdits moyens de comp- tage et engendrer une première émission du signal de res- tauration; et des moyens de génération de signal de correction d'horloge sensibles au signal de détection d'asynchronis- me provenant des moyens de détection de synchronisme pour commander le nombre de générations de l'horloge. 20. Appareil de décodage selon la revendication lE ou 19, dans lequel des moyens d'accumulation de résultats comparés sont prévus entre chacun desdits premiers et seconds moyens (19) de comparaison de formes d'onde et desdits moyens de détection de synchronisme, en vue d'ac- cumuler successivement des sorties comparées provenant de chacun desdits premiers et seconds moyens de comparaison de formes d'onde; lesdits moyens de détection de synchro- nisme comparent les sorties comparées desdits moyens d'ac- cumulation de résultats comparés en vue de détecter un asynchronisme; lesdits moyens de génération d'horloge comprennent des moyens de génération d'un signal d'ef- facement en vue d'engendrer un signal d'effacement lors de chaque comptage du signal de restauration un nombre prédéterminé de fois; et le signal d'effacement est ap- pliqué à chacun desdits moyens d'accumulation de résul- tats comparés pour effacer leur contenu. 21. Appareil de décodage selon la revendication 17, dans lequel lesdits moyens de mémoire de formes d'onde de référence comprennent au moins m mémoires (27) de formes d'onde de référence en vue de conserver au moins m formes d'onde de référence; dans lequel lesdits premiers et seconds moyens (79) de comparaison de formes d'onde comprennent chacun au moins m moyens (35) de soustraction en vue d'obtenir les différences entre les formes d'onde de référence extraites desdites au moins m mémoires de formes d'onde de référence et la forme d'onde reçue, au moins m moyens de génération de valeur absolue en vue d'obtenir les va- leurs absolues d'au moins m différences correspondant aux formes d'onde de référence, respectivement, et au moins m moyens d'accumulation qui accumulent successi- vement lesdites au moins m valeurs absolues correspon- dant aux formes d'onde de référence et délivrent au moins m valeurs de résultats comparés, lesdits m moyens d'accu- mulation étant restaurés par le signal de restauration; et dans lequel lesdits moyens de détection de syn- chronisme comprennent des premiers et seconds moyens de sélection de données connectés aux sorties desdits pre- miers et seconds moyens de comparaison de formes d'onde, respectivement, en vue de sélectionner une desdites au moins m valeurs de résultats comparés desdits premiers et seconds moyens de comparaison de formes d'onde selon l'information décodée délivrée par lesdits moyens de dé- livrance d'information décodée, et des moyens de compa- raison de synchronisme en vue de comparer les deux valeurs de résultats comparés sélectionnées par lesdits premiers et seconds moyens de sélection de données pour déterminer si oui ou non la transmission et la réception d'informa- tion sont synchronisées. 22. Appareil de décodage selon la revendication 1, comportant en outre des moyens (34) de sélection de formes d'onde en vue de sélectionner l'une spécifique des formes d'onde de référence qui doit être compa- rée à la forme d'onde reçue ensuite, selon l'information décodée provenant desdits moyens de délivrance d'infor- mation décodée (21). 23. Appareil de décodage selon la revendication 1 ou 22, comportant en outre des moyens de commande d'écri- ture par lesquels une série de formes d'onde reçues d'une configuration d'essai ajoutée au début de l'information transmise sont inscrites, en tant qu'au moins m formes d'onde de référence, dans lesdits moyens de mémoire-de forme d'onde de référence dans un ordre prédéterminé.