Brevet FR2621757A1 — publié le 19890414

Réseau neuronal programmable à polymère ferroélectrique La présente invention concerne un réseau neuronal pro- grammable à polymère ferroélectrique. Les réseaux neuronaux désignent dans les techniques développées dans le domaine connu de l'intelligence artificielle des circuits électriques capables de réaliser des transforma- tions sur des vecteurs ayant un nombre élevé de composantes. De nombreux exemples de réalisation de ces circuits sont connus par exemple de l'article de JJ Hofiled and DW Tank intitulé "Neural" Computation of Decisions in Optimization Problems", publié dans la revue Biological Cybernetics 52.141 152 (1985) ou encore de l'article intitulé "A CMOS Implementation of a Neural Network Model" ayant pour auteurs Hans P. Graf et Paul de Vegvar publié par AT et T Bell Laboratories, Holmdel, NJ 07733. L'objet de ces réseaux est de réaliser des opérations de la forme: IVs1 = 1.IAiil iVel o IV e est un vecteur d'entrée à N composantes Vei, telle que VeilE j-1, ', [Vs{ est un vecteur de sortie à M composantes Vsj telle que Vsj.-l, * et o AijIl est une ma- trice de NxM coefficients positifs ou négatifs. 11Aij. désigne l'opération qui à un vecteur d'entrée IVel fait correspondre un vecteur de sortie IV s tel que Vs; = sign(=l aij Vei) avec la convention que sign(n) = 1 six > 0 sign(n) = -1 si x Les coefficients aij sont appelés "coefficients synap- tiques ou "poids synaptiques". Selon les modes de réalisation connus, le calcul de l'opéra- tion Vei est réalisé de façon analogique, au moyen d'un i1 ji es circuit amplificateur à gain très élevé relié à un réseau de résis- tances. Les résistances du réseau sont reliées par une de leurs 262 1 757 extrémités à l'entrée du circuit amplificateur, chaque coefficient a iétant représenté par la valeur d'une résistance du réseau. On obtient ainsi un réseau neuronal composé d'un neurone, formé par le circuit amplificateur et de synapses, for- més par les résistances. Toujours selon cette configuration le signe de chaque coefficient synaptique aj peut être déterminé en polarisant par une tension Du ou -u l'extrémité de la résis- tance correspond à ce coefficient qui n'est pas reliée à l'entrée du circuit amplificateur. L'obtention d'un opérateur matriciel peut alors être obte- nu en associant de la même façon plusieurs amplificateurs avec leur réseau de résistances. Cependant cette association devient industriellement peu viable lorsque le nombre des composantes des vecteurs traités est très grand, au delà par exemple de mille. Il est clair, dans ces conditions, que même en usant des techniques de réalisation de circuits intégrés à haute inté- gration les plus avancées, il n'est pas possible d'intégrer sur même substrat 106 résistances de valeurs différentes asso- ciées à 1000 amplificateurs. Il est également clair, qu'une solution purement numéri- que à ce problème ne peut également convenir car le processeur idéal devrait pouvoir traiter 106 opérations par cycle élémen- taire de calcul et qu'aucun processeur ne peut réaliser actuelle- ment une telle performance. Le but de l'invention est de pallier les inconvénients précités. A cet effet, l'invention a pour objet, un réseau neuronal programmable à polymère ferroélectrique caractérisé en ce que chaque synapse du réseau est formé par un élément de mémoire à polymère ferroélectrique pour la mémorisation d'un coefficient synaptique aij, sous la forme d'une charge électrique qij, et en ce que les éléments de mémoire aij d'une même colonne j sont reliés ensemble par un même conducteur pour permettre l'écoule- ment de l'ensemble des charges électriques générées par effet pyroélectrique au niveau de chaque élément de mémoire du ré- seau lorsqu'une partie arbitraire de l'ensemble des éléments de mémoire de la colonne j est chauffée. L'invention a pour principal avantage qu'elle permet la réalisation de réseaux de neurones artificiels par une simple mise en oeuvre des techniques connues de réalisation des cir- cuits en micro-électronique. Les cubes de polymère ferroélectrique portant les différents synapses sont disposés matriciellement entre deux couches successives de neurones pour permettre la connexion entre ces neurones. L'information rela- tive aux coefficients synaptique de ces neurones est stockée grâce au cycle d'hystérésis du polymère ferroélectrique et l'ef- fet pyroélectrique permet de faire la sommation des états de tous les neurones d'entrée, pondérées par les coefficients synaptiques. D'autres caractéristiques et avantages de l'invention appa- raitront ci-après grâce à la description qui va suivre faite en regard des dessins annexés qui représentent: - la figure 1 l'organisation d'un élément de mémoire à polymère ferroélectrique selon l'invention; - la figure 2 un mode d'assemblage de plusieurs éléments de mémoire selon la figure 1 pour former un plan de mémoire à adressage matriciel; - la figure 3 une table de vérité de l'opération de multi- plication aijVei selon l'invention; - la figure 4 un dédoublement des lignes horizontales de l'organisation matricielle de la mémoire pour l'application de coef- ficients synaptiques positifs ou négatifs - la figure 5 un diagramme des temps représentant un mode d'excitation des éléments de mémoire sans dédoublement des pistes horizontales; - la figure 6 un mode de réalisation d'un séquenceur pour la génération des signaux représentés à la figure 5. L'élément de mémoire et de connexion qui est représenté à la figure 1 et qui sert de base à la réalisation matricielle d'un réseau de neurone selon l'invention, comprend un support 262 1757 d'enregistrement 1 formé par une couche mince d'un polymère ferroélectrique de type P(VF2/TrFE) recouvrant une surface 2 d'une galette de silicium 3 préalablement oxydée. La couche mince 1 de polymère est déposée par une méthode connue sous le nom de "spin coating" dans le langage anglo-saxon ou encore sous la désignation française de dépôt à la tournette. Cette méthode permet d'obtenir des épaisseurs de polymère inférieures à 10-6 mètre et des temps de commutation du matériau sur son cycle d'hystérésis voisins d'une centaine de nanosecondes. Un autre avantage est que la couche mince qui est ainsi obtenue peut être chauffée très rapidement par un apport thermique appliqué sur leurs surfaces. Comme la diffusibilité thermique est pour ces polymères de 5.10 8m2s-1 on obtient pour une épais- seur de couche 10 6m un temps de propagation de l'onde thermi- que dans l'épaisseur du matériau d'environ 5.10 6s. Ces résultats sont obtenus en alimentant le support d'en- registrement 1 au moyen de deux électrodes 4 et 5 perpendiculai- res l'une à l'autre. L'électrode 4 est déposée par métallisation ou tout procédé équivalent sur la surface d'oxyde de silicium 2 de ma- nière à être en contact avec une face 1a du support d'enregistre- ment 1. L'électrode 5 est déposée sur l'autre face 1b parallèle à la face 1a du support 1. L'électrode 4 est couplée à un générateur d'effacement 6, à un générateur d'enregistrement 7 et à un amplificateur de lecture 8 au travers d'un commutateur 9. L'électrode 5 est cou- plée, par une extrémité au circuit de masse M, à un générateur d'enregistrement 10 et à un générateur de lecture 11 au travers d'un commutateur 12, et par son autre extrémité au circuit de masse M de référence des potentiels de l'élément mémoire au travers d'un commutateur 13.- Le couplage du générateur 11 à l'électrode 5 est validé par une porte analogique 14. Cette porte est commandée par une composante Vei du vecteur appliqué à l'élément de mémoire. L'effacement de l'élément de mémoire est réalisé en pla- çant les commutateurs 9, 12 et 13 dans la position P1' Dans cette position le générateur 6 applique une Impulsion d'ampli- tude d'environ 10 volts pendant quelques microsecondes sur l'électrode 4 et une tension nulle, correspondant à celle du cir- cuit de masse M est appliquée sur l'électrode 5. L'enregistre- ment d'une information dans l'élément mémoire est obtenu en plaçant les commutateurs 9, 12 et 13 dans la position P2. Dans cette position les électrodes 4 et 5 sont excitées simultanément par des tensions continues fournies par les générateurs 7 et 10, les électrodes 4 et 5 étant respectivement aux potentiels zéro et + V volts avec V: 0. Enfin, la lecture est effectuée en plaçant les commuta- teurs 9, 12 et 13 sur la position P3 ce qui a pour effet de faire passer un courant au travers de l'électrode 5 si l'entrée de la porte analogique 14 est au niveau logique 1. L'élévation de température à la surface ib de la couche ferroélectrlque du support i engendrée par effet Joule dans l'électrode 5 produit à la sortie de l'amplificateur de lecture 8 un signal positif ou néga- tif suivant l'état 1 ou zéro du signal mémorisé dans l'élément de mémoire. A titre d'exemple, une puissance d'environ 24.10 3 watt appliquée pendant environ 5ps est généralement suffisante pour permettre l'obtention d'un rapport signal/bruit satisfaisant. La structure qui vient d'être décrite d'un élément de mémoire et de connexion selon l'invention présente l'avantage qu'elle peut s'intégrer très facilement dans des ensembles plus vastes pour former par exemple, des plans matriciels de mémoire du type de celui qui est représenté à la figure 2. Dans cet exemple, un plan matriciel de mémoire est réali- sé sur une mince galette de silicium par un assemblage de n x m éléments de mémoires Mij du type décrit précédemment. Chaque élément Mi] occupe une position de la matrice au croisement d'une électrode de colonne 4i et de ligne 4 avec 1 1 relie n éléments de mémorisation au travers de deux commuta- teurs 12 et 13j et chaque électrode de colonne 41 relie m élé- ments de mémorisation au travers d'un seul commutateur 9i On note sur la figure 2 que pour une meilleure intégration de l'en- semble des éléments composant le plan de mémoire, les commuta- teurs 9t, 12j, 13j peuvent être avantageusement remplacés par des circuits logiques de commutation qui peuvent être directe- ment intégrés à la galette de silicium. L'effacement du plan de mémoire est obtenu dans ces conditions en plaçant toutes les lignes 51 à 5n au potentiel zé- ro, et toutes les colonnes 41 A 4n A un potentiel V supérieur A un potentiel Vc. Vc sera de l'ordre de quelques dizaines de volts pour une épaisseur de PVF2 de 10 6m, et devra être appll- qué pendant quelques Is. L'état uniforme ainsi obtenu corres- pond alors A une polarisation uniforme -Pr donnant un signal pyroélectrique positif A l'élévation de température, à laquelle peut être assignée une valeur de digit "0". L'enregistrement est effectué par excitations simultanées des lignes 51 à 5m et des colonnes 41 A 4n, de sorte que, cha- que élément de mémoire i,j qui est adressé, voit sa colonne cor- respondante 4i au potentiel zéro, et sa ligne correspondante 5] au potentiel +V: la première colonne 41 est portée au potentiel zéro, toutes les autres colonnes 42 à 4n restantes sont portées au potentiel V. Les lignes 51 A 5n reçoivent en parallèle les potentiels 0 ou V, selon que l'on veut inscrire des "0" ou des "1" dans les m premiers éléments. La deuxième colonne 42 est ensuite portée au potentiel zéro et toutes les autres au potentiel V et les m lignes sont portées aux potentiels 0 ou V correspondants aux m éléments correspondants et ainsi de suite. En mode opératoire, les colonnes 41 à 4n sont commutées àA leurs amplificateurs de charge 81 A 8n et les électrodes lignes sont commutées en position P3 sur leur générateur 11 au travers, comme sur la figure 1 de portes analogiques 141 à 14m. L'élévation de température A la surface du ferroélectrique, engendrée par effet Joule dans chaque électrode de ligne, produit un signal positif pour un digit "0' et un 262 1757 signal négatif pour un digit "1". Les circuits de lecture peuvent être conçus pour traiter l'un de ces deux signaux comme s'il était nul et l'on revient alors aux signaux digitaux usuels. Le dispositif qui vient être décrit présente deux intérêts - d'une part, le support de la mémorisation des coeffi- cients synaptiques est réalisé par des points mémoires en polymères ferroélectriques. - d'autre part, grâce à l'effet pyroélectrique, la con- nexion synaptique entre une ligne exécutée par une composante Vei du vecteur d'entrée et une colonne fournissant une compo- sante V; du vecteur de sortie est réalisée par ce même point j mémoire. Comme le signal de lecture est formé par une charge électrique Q déterminée par la relation Q = UÂ AT o AT est l'accroissement de température, et Â le coefficient pyroélectrique, on obtient, si toutes les entrées Vei sont excitées en même temps, à l'entrée d'un neurone, une charge Qi. générée par chaque connexion telle que Qij = si a Ti Sur l'ensemble d'une colonne la charge globale générée est alors iN i}l Q Qj 1=1 ij La transformation de la charge électrique Qj en un niveau de potentiel Vj et une discrimination Vsj = sign(Vj) sont réali- sées par chaque amplificateur de colonne 8.. J Âlj est proportionnel à Rla polarisation rémanente stockée du point i,j. Comme la polarisation peut varier de -Pr à +Pr. 30..ij peut présenter des valeurs, négative, nulle ou positive. Dès lors, le produit aij. Vei qui est à considérer est un produit qui vérifie la table de vérité de la figure 3. Cette table tient compte du fait que les cubes ferroélectriques ou élé- ments mémoire sont toujours saturés dans un état haut ou dans un état bas. Deux moyens sont envisageables pour vérifier la 262 1 757 table de vérité de la multiplication algébrique aij. Vel de la figure 3. Le premier moyen qui est représenté aux figures 4A et 4B consiste à dédoubler chacune des lignes horizontales 51 sul- vant deux lignes 521 et 52i+1 pour que la connexion entre une ligne 521 excitée au potentiel Vel et une colonne 4j soit toujours dans l'état électrique opposé à l'état électrique de la connexion entre la ligne excitée au potentiel Vei et la colonne 4j. Si Vel = 1 la ligne 52i qui est portée au potentiel Vet l0e est chauffée et la ligne 521+1 portée au potentiel Vet n'est pas chauffée. Inversement si V i = - I la ligne 52i portée au potentiel Vet n'est pas chauffée et la ligne 52i+1 portée au poten- tiel Vet est chauffée. Un dispositif 141 d'excitation des lignes 52i et 52i+1 est représenté à l'intérieur d'une ligne en pointifiés à la figure 4B. Ce dispositif comprend deux portes 142i et 142i+1 d'excitation des lignes 52i et 521+1 par le généra- teur 11, la porte 142i étant directement commandée par le niveau de potentiel du signal Vei et la porte 142i4.1 étant commandée par un niveau de potentiel inverse du signal Vei par un amplificateur 15. Un autre moyen, illustré par le diagramme de la figure 5 et le schéma de la figure 6 effectue une transposition tempo- relle du schéma spatial des figures 4A et 4B. Cette transposi- tion consiste à éviter le dédoublement d'un point mémoire en son opposé, et pour réaliser une entrée Vet = -1, à décaler une impulsion dans le temps, de sorte qu'au moment de la détection, chaque cube ferroélectrique ou élément de mémoire soit dans une phase de refroidissement. Suivant le diagramme des temps de la figure 5, la période de lecture t est typiquement de l'ordre de grandeur des temps de propagation de l'onde thermique dans la couche de polymères ferroélectrique, soit e 4D o e est l'épaisseur du ferroélectrique et D sa diffusivité thermique. 262 1757 Un séquenceur correspondant est représenté à la figure 6. Il comprend un générateur à effet Joule 11 pour l'alimenta- tion de chaque ligne au travers d'un transistor 13. Une horloge de synchronisation non représentée, applique un signal de syn- chronisation d'une part, aux entrées de deux interrupteurs de courant 16 et 17 et d'autre part, à l'entrée d'un dispositif à retard formé par deux dispositifs à retard 18 et 19 reliés en série et de retard respectifs 't et t'. L'interrupteur de cou- rant 16 transmet le signal de synchronisation sur l'entrée de commande du transistor 14 au travers d'un dispositif à retard 20 de retard égal à r et l'interrupteur de courant 17 transmet le signal de synchronisation à l'entrée du dispositif à retard 20 au travers d'un dispositif à retard 21 de durée T '. L'interrup- teur de courant 27 est commandé par l'état binaire égal à +1 du signal Vei. L'interrupteur de courant 14 est commandé par l'état binaire égal à 1 du signal Vei. Un amplificateur inverseur 32 permet d'inverser l'état du signal Vel pour la commande de l'interrupteur 16. 262 1 757 REVENDICATIONS 1. Réseau neuronal programmable à polymère ferroélectrique caractérisé en ce que chaque synapse (M i) du réseau est formé par un élément de mémoire à polymère ferroélectrique pour la mémorisation d'un coefficient synaptique ai, sous la forme d'une charge électrique qi], et en ce que les éléments de mémoire d'une colonne sont reliés ensemble par un même conducteur (4]) pour permettre l'écoulement de l'ensem- ble des charges électriques générées par effet pyroélectrique au niveau de chaque élément de mémoire du réseau lorsqu'une partie arbitraire de l'ensemble de mémoire (Mi) de la colonne jest chauffée. 2. Réseau selon la revendication 1 caractérisé en ce que chaque élément de mémoire (Mi) comprend, un support d'enregis- trement (1) constitué par un polymère ferroélectrique possédant une première ( la) et une deuxième (lb) faces parallèles entre elles, des moyens pour appliquer au moins un champ électrique de polarisation (6, 7, 10, 9, 13, 14) dans l'épaisseur du support entre la première et la deuxième face, constitués au moins par deux électrodes (4) disposées en croix respectivement sur la première et la deuxième face du support et des moyens (11, 12, 13) pour chauffer le support d'enregistrement au croise- ment des électrodes, et des moyens (8) pour recueillir le cou- rant électrique dû à l'effet pyroélectrique engendré sur l'une des électrodes. 3. Réseau selon la revendication 2 caractérisé en ce que le film de polymère est un copolymère P(VF2,VF3) contenant 50 à % de VF3. 4. Réseau selon la revendication 3 caractérisé en ce que le film de polymère a une épaisseur d'environ 10 6m. 5. Réseau selon l'une quelconque des revendications 2 à 4 caractérisé en ce qu'il comprend une pluralité d'électrodes dispo- sées en lignes (5) et colonnes (4) suivant une organisation 262 1 757 matricielle respectivement sur la première (la) et la deuxième face (1b) du support. 6. Réseau selon la revendication 5 caractérisé en ce que les électrodes de lignes (51, 5m) sont couplées à des circuits d'effacement (12), d'enregistrement (10), et de lecture (11) de chacun des éléments de mémoire situés au croisement des électro- des lignes et colonnes de la matrice. 7. Réseau selon la revendication 6 caractérisé en ce que l'effacement des éléments de mémoire est obtenu en plaçant les électrodes de lignes (51,... 5m) correspondantes au potentiel O volt et les électrodes de colonne (41... 4n) cor- respondantes à un potentiel V supérieur à un potentiel Vc > 0 déterminé. 8. Réseau selon les revendications 6 et 7 caractérisé en ce que l'enregistrement au croisement d'une ligne (5i) et d'une colonne (4j) est effectué en plaçant l'électrode de colonne corres- pondante au potentiel zéro et l'électrode de ligne correspondante à un potentiel V > O, pendant un intervalle de temps déterminé. 9. Réseau selon l'une quelconque des revendications 5 à 8 caractérisé en ce que les électrodes de ligne sont dédoublées pour former des couples d'électrodes, les électrodes d'un couple étant excitées par des excitations électriques contraires. 10. Réseau selon l'une quelconque des revendications 6 à 8 caractérisé en ce que les circuits de lecture comprend un générateur à effet de Joule et des moyens de détection pour détecter les courants produits sur les électrodes de colonne (4]) en période de chauffage des éléments de mémoire (Mi]) pour une polarité déterminée des signaux de lecture (Vel) sur les électrodes de ligne et pour détecter les courants produits sur les électrodes de colonne (4]) pour la période de refroidissement qui suit la période de chauffage des éléments de mémoire (Mi) lorsque les signaux de lecture (Vei) appliqués sur les électrodes de ligne ont une polarité inverse de la précédente.