Brevet FR2598572A1 — publié le 19871113

La présente invention concerne un dispositif electronique pour numériser une grandeur analogique. En electronique moderne , plutôt que de traiter des signaux electriques directement on préfere les numériser grâce à des convertisseurs analogiques-digitaux , et traiter les nombres binaires obtenus par un système de type informatique. Soit Ue une grandeur d'entrée à convertir, UR la grandeur unité de référence, et D le nombre entler représentant Ue. La relation entre Ue et D s'exprlme par la formule suivante: Ue=UR.D+Uer avec Uer où Sx est un nombre binaire, 0 ou 1. n@meriqves De nombreux convsertisseurs anelogiques- # ' permettent de tirer O de Ue , et se distinguent par: -La complexité. -Le coût. -Le temps de conversion. -La précision définie par le choix de n (nombre de bits de la conversion). Ils sont tous équipés au molns de un ou plusieurs comparateurs, et de une ou plusleurs grandeurs de référence ; ainsi que d'une logique de contrôle. Le convertisseur parallèle (flash) à n bits contient 2n comparateurs et sources de grandeur de réference, ce qui à pour conséquence une complexité croissant exponentiellement avec la précision. Ce fait limite leur précision à 6 ou 8 bits et les rend très complexes et coûteux. Le convertisseur série (a approximations successives) n'a qu'un comparateur et une seule grandeur de référence ,mals qui peut prendre 2n valeurs différentes. La conversion se fait alors de façon synchrone par n tests successifs. L'inconvénient du dispositif est sua lenteur. Le dispositif selon l'invention permet de pallier les défauts des deux dispositifs décrits précédement. En effet le convertisseur à n bits selon l'invention est constitué de n blocs placés à la suite les uns des autres. Chaque bloc est composé de: -Une source de grandeur de réference. -Un comparateur comparant la grandeur d'entrée à numériser ,et une grandeur de référence ajustable ou fixe. -Eventuellement d'un réseau de commutation commandé par les sorties de certains des comparateurs et destiné à modifier la grandeur de référence vue par le comparateur du bloc. Le premier bloc génère la sortie logique Sn-1 Le second bloc génbre le sortie logique Sn-2 @ de polds moitié de la précédante. Pour cela 11 compare la grandeur d'entrée à la grandeur de référence : Un-2=Sn-1.Un-1+UR.2n-2. Un-1 est généré par le réseau de commutation contrôlé par le comparateur du premier bloc ; et est soit une image de la référence du premier bloc , soit la référence du premier bloc lui même. Le xleme bloc (x étant un nombre entier compris entre I et n- I ) génere la sortie logique an x, en comparant la grandeur d'entrée à la grandeur de référence: La référence Un-x du bloc considéré ,étant constituée de la grandeur UR.2n-x additionnée conditionellement soit d'une image de la somme partielle ou totale des grandeurs de référence des blocs précéd@nts ; soit de la somme partielle w totale des grandeurs de référence (des blocs précédants) elle même. II en va ainsi pour chaque bloc successif jusqu'au dernier bloc qui génère S0. Les grandeurs de référence comme les grandeurs à convertir peuvent entre des courants > ou des tensions. Dans le cas ou une grande précision est désirée les grandeurs de référence peuvent être maintenues dans des condensateurs rechergés périodiquement. Elles sont générées alors à partir d'un circuit d'incrémentation de grandeurs discrètes (par exemple par une pompe de charge). Lorsque la grandeur d'entrée varie les sorties digitales basculent de façon asynchrone ,et peuvent donner pendent de brefs instants des résultats de conversion faux. Si cela est genant on pourra ajouter un circuit échentillonneur en entrée et un régistre tampon en sortie,qui fixeront momentanément les grandeurs d'entrée et de sortie. Lorsque l'on voudra une grande précision ( 14 à 16 bits) on utilisera dés comparateurs pourvus de dispositifs d'annulation automatique des dérives. La figure 1 représente l'une des dispositions possibles les grandeurs étant des tensions. La figure 2 présente un mode de realisetion du schéma de la figure 1 dans le cas bun convertisseur à 4 bits ; les sources de tension étant réalisées par des résistances traversées par des courants constants. La figure 3 présente un autre mode de réalisation possible crun convertisseur à 4 bits ,ou toutes les grandeurs sont converties en courant par des résistances et des réseaux "R-2R". Chaque bloc crée se propre référence en utilisant des images des références générés par les blocs précédants. La figure 4 présente un mode de réalisation d'un convertisseur à 16 bits. Les références sont des tensions flottantes réalisées à l'aide de condensateurs maintenus à une charge convenable par un circuit dit "à pompe de charge" comtrôlé par une logique adéquate. Ls figure 5 représente un convertisseur à 4 bits où les grandeurs de références sont des tensions flottantes réalisées à l'aide de circuits additionneurs analogiques. Le dispositif convertisseur représenté sur la figure 4 comporte une pompe de charge (6) qui à chaque impulsion d'horloge (7) charge d'une quantité de courent Q le condenseteur C17 dont la tension augmente d'une qusntité UR à chaque fois. Grace à la logique de contrôle (9) la tension aux bornes de C17 est trensferée aux bornes de C18. Lorsque la tension sur C18 est UR . la logique de contrôle le transfère àC15. Lorsque le tension sur Cia est 2.UR @ la logique de contrôle la transfère à C14. A cheque fois que la tension aux bornes de C18 double, la logique de contrôle transfère le charge au condenseteur suivant (de C15 à CO).On dispose ainsi de 16 tensions flottantes en progression géométrique (multiples de 2). Le premier bloc génère la sortie logique S15 (O ou I logique) de poids le plus fort en comparant le grandeur d'entrée à la grandeur de référence U15=UR.215. Le second bloc génère la sortie logique S14 de poids moitié de la précédante. Pour cela il compare la grandeur d'entrée à la grandeur de référence: U14=S15.U15+UR.214. U15 est le référence du premier bloc. Le xieme bloc (x étant un nombre entier compris entre 1 et 15) génere la sortie logique S@@@. en comparent la grandeur d'entrée à la grandeur de référence: 11 en va ainsi pour chaque bloc successif jusqu'au dernier bloc qui génère So. Lorsque la grandeur d'entrée varie, les sorties digiteles basculent de façon asynchrone ,et peuvent donner pendant de brefs instants des résultats de conversion faux. Un circuit échantillonneur en entrée ( 10) et un régistre tampon en sortie ( 1 1) ,fixent momentanément les grandeurs d'entrée et de sortie ; ils sont commandés par la logique de comtrôle (9). Le dispositif selon l'invention est particulièrement destiné: - A la conversion rapide (1 s) et haute précision (14 à 16 bits). - A la conversion rapide et économique de précision moyenne ( 10 à 12 bits). REVENDICATIONS 1 ) Dispositif electronique pour numériser une grandeur analogique caractérisé en ce qu'il comporte pour un convertisseur. à n bits, n blocs plac6s à 18 suite les uns des outres. Chaque bloc étant compose de: -Une source de grandeur de référence (2). -Un comparateur (3) comparant la grandeur d'entrée à numér lser et une grandeur de référence ajustable ou fixe. -Eventuellement un réseau de commutation (1) commandé par les sorties de certains des comparateurs et destinés à modlfier la référence vue par le comparateur du bloc. 2) Dispositif selon la revendication 1 car actérisé en ce que: -Le 1er blocgénere la sortie logique S (O ou i loglque) de poids le plus fort en comparant la grandeur d'entrée à la grandeur de référence Un 1=UR.2n-1 (UR étant la grandeur de référence unitée). -Le x1ème bloc (x étant un nombre entier compris entre 1 et n-1) génére la sortie logique Sn-x , en comparant la grandeur d'entrée à la grandeur de référence: Le référence Un-x du bloc considéré ,étant constituée de la grandeur UR.2 additionnée conditionellement soit d'une image de la somme partielle ou totale des grandeurs de référence des blocs précédents ; soit de la somme partielle ou totale des grandeurs de référence (des blocs précédents) elles mêmes. 3) Dispositif selon les revendications 1 et 2 caractérisé en ce que les grandeurs de référence (2) comme les grandeurs à convertir sont des cwrants (figure 3), ou des tensions (figures 1,2,4,5). 4) Dispositif selon les revendications 1 et 2 ,et eventuellement 3, caractérisé en ce que les grandeurs de référence sont générées à partir d'un circuit d'incrémentation de grandeurs discrètes (figure 4). 5) Dispositif selon les revendications 1 et 2 (et éventuellement 3 ou 4 ou , 3 et 4) caractérisé en ce qu'un circuit échantillonneur en entrée (10) et un régistre tampon en sortie ( 1) fixent momentanément les grandeurs d'entrée et de sortie. 6) Dispositif selon l'une ou plusieurs des cinq revendications précédentes ,caractérisé en ce que les comparateurs sont pourvus de dispositifs d'annulation automatique des dérives.