Brevet FR2607274A1 — publié le 19880527

-- i -- CIRCUIT DE GESTION D'ENTREES NOTAMMENT POUR AUTOMATE PROGRAMMABLE. La présente invention concerne un circuit de gestion d'entrées, ou le cas échéant de gestion d'entrées-sorties, pour un système de commande de processus en milieu indus- triel ou tertiaire tel qu'un automate programmable. Comme on le sait, les automates programmables comprennent des circuits d'entrée et de sortie gérés par une unité centrale de traitement munie d'un processeur et de mémoires associées, notamment d'une mémoire-image d'entrées-sorties, ainsi qu'un bus de données assurant la liaison entre les circuits d'entrée et de sortie et l'unité centrale; en particulier, les circuits d'entrée comportent une pluralité de voies parallèles d'entrée susceptibles d'être reliées à des capteurs respectifs, l'état des voies d'entrée étant cycliquement scruté par l'unité centrale. Les circuits d'entrée comprennent des composants rapportés et interconnectés sur une carte dont la surface doit être aussi faible que possible. De plus, les circuits d'entrée sont directement soumis aux parasites et bruits affectant les bornes et conducteurs de connexion avec les capteurs. -2- On utilise généralement dans le circuit d'entrée des opto- coupleurs associés aux voies d'entrée afin d'assurer une transmission isolée des signaux provenant des capteurs. Il existe un optocoupleur par voie d'entrée et les optocou- pleurs occupent donc sur la carte d'entrée une place impor- tante. En outre, divers inconvénients résultent de l'emploi d'optocoupleurs: leur phototransistor risque en effet de se saturer en cas de perturbation violente due à un parasite de mode commun; de plus, la dispersion et le manque de fidéli- té dans les caractéristiques des optocoupleurs font que le temps de blocage de ceux-ci est mal connu et de plus varie dans le temps. L'invention a notamment pour but d'éviter ces inconvénients dus à l'emploi d'optocoupleurs pour chacune des voies d'entrée sans altérer le comportement du système de commande de processus aux perturbations, et cela au moyen d'une architecture d'entrée peu encombrante et performante quant à la sécurité d'acquisition des signaux d'entrée. L'invention a aussi pour but de permettre de vérifier simplement la tension des capteurs. Selon l'invention, on prévoit dans un système de commande de processus tel qu'un automate programmable ou système analo- gue un circuit de gestion d'entrées - ou le cas échéant d'entrées-sorties - comportant: - un organe sérialiseur muni d'entrées parallèles reliées aux voies respectives d'entrée par l'intermédiaire d'organes respectifs de filtrage et de seuil, et muni d'une sortie série susceptible de transmettre des mots comprenant des bits successifs correspondant aux signaux appliqués aux voies d'entrée, - une liaison série reliant ladite sortie série à une unité de gestion d'entrées - ou le cas échéant d'entrées-sor- ties - accouplable au processeur de l'unité centrale pour des échanges avec la mémoire-image d'entrées-sorties, -3 - un organe d'isolement tel qu'un optocoupleur, interposé sur la liaison série pour assurer la transmission isolée des mots entre l'organe sérialiseur et l'unité de gestion d'entrées, et - un fi.tre disposé sur la liaison série en aval de l'opto- coupleur. Il en résulte une simplification des interconnexions et un faible encombrement de la carte portant le circuit de gestion d'entrées puisque cette carte n'est plus dotée - pour un ensemble donné de voies d'entrée - que d'un nombre réduit d'optocoupleurs, à savoir un seul optocoupleur de transmission de données et quelques optocoupleurs de trans- mission de signaux d'horloge ou d'adressage. De plus, le filtrage effectué sur chaque voie devant l'optocoupleur permet de transmettre des signaux de données déparasités. De préférence, on prévoit d'incoporer à chaque mot transmis par la liaison série en sus d'un bit de parité des bits de valeur fixe pour contrôler l'intégrité de cette liaison et un bit de contrôle de la tension des capteurs. D'autres caractéristiques et avantages de l'invention ressortiront de la description faite ci-après d'un exemple de réalisation non limitatif, en regard des dessins annexes. La figure 1 représente un schéma synoptique d'un circuit de gestion d'entrées-sorties pour automate programmable selon l'invention; La figure 2 est un schéma partiel d'un mode de réali- sation préférentiel du circuit de gestion d'entrées- sorties de la figure 1; La figure 3 est un schéma synoptique de l'unité de gestion d'entrées-sorties du circuit de la figure 1; -4- La figure 4 montre plus en détail une partie de la logique de contrôle d'échange de l'unité de gestion d'entrées-sorties de la figure 3; La figure 5 est un schéma du système d'horloge propre à l'unité de gestion; La figure 6 illustre par un chronogramme certains des signaux générés par le système d'horloge et un exemple de trame d'entrée cadencée par ces signaux; La figure 7 représente schématiquement une variante d'exécution de l'organe sérialiseur utilisable dans le circuit de gestion d'entrées-sorties de la figure 1. L'automate programmable 10 illustré par la figure 1 comporte une unité centrale de traitement 11 constituée d'un micro- processeur, d'une logique de traitement et de mémoires asso- ciées, notamment d'une mémoire-image d'entrées-sorties lla. Il comporte aussi une alimentation non représentée et un circuit ou plusieurs circuits de gestion d'entrées-sorties 12; un tel circuit va être à présent décrit. L'unité centrale 11 est reliée à un ou plusieurs circuits 12 par un bus de données 13, par exemple à huit bits, et par un bus de signaux de service 14. Chaque circuit de gestion d'entrées-sorties 12 comprend un certain nombre de voies parallèles d'entrée normales 15 et deux voies parallèles d'entrée événementielles prioritaires 16. Chaque voie d'entrée est susceptible d'être reliée à un capteur via une borne d'entrée 17 et présente un organe de filtrage analogique et de seuil 18. Les voies 15 sont connectées aux entrées parallèles 19 d'un organe sérialiseur 20. Celui-ci est constitué dans le présent mode de réalisation par un registre parallèle-série. -5- Un autre registre parallèle-série 20a est ajouté pour doubler le nombre des voies normales d'entrée. La capacité d'acquisition d'entrées peut encore être augmentée par l'adjonction d'autres registres parallèle-série. Le registre parallèle-série 20 présente une sortie série 21 reliée, par l'intermédiaire d'une liaison série 22 compre- nant un optocoupleur 23 ou autre organe analogue de trans- mission isolée, à l'entrée série 24 d'une unité 25 de gestion d'entréessorties munie d'un système d'horloge 26 autonome par rapport au système d'horloge de l'unité centra- le 11. L'acquisition des entrées par les registres 20 et 20a peut ainsi s'effectuer simultanément et indépendamment de la vitesse d'acquisition et de traitement de l'unité centrale. Comme on le verra plus en détail par la suite, le système d'horloge 26 délivre un certain nombre de signaux, notamment un signal d'horloge discontinu CK et un signal de scrutation ST. Les signaux CK et ST cadencent respectivement les bits et les mots à acheminer par la liaison série 22. Les signaux CK et ST sont transmis de l'unité de gestion 25 à des entrées 27 du registre parallèle-série 20 via des lignes dotées d'optocoupleurs respectifs 28, 29. En variante, le système d'horloge 26 peut délivrer un signal CK' continu pour cadencer les bits de la liaison série et un signal P/S parallèle/série pour déterminer le chargement parallèle ou le glissement série du registre 20; les signaux CK' et P/S étant là encore transmis de l'unité 25 au registre 20 par deux lignes dotées d'optocoupleurs respec- tifs. De même que le registre 20, le registre parallèle-série 20a présente, d'une part, des entrées parallèles 19a reliées aux voies 15 via des organes de filtrage analogique et de seuil 18, d'autre part, une sortie série 21a reliée via une liai- son série 22a munie d'un optocoupleur 23a à une deuxième entrée série 24a de l'unité de gestion 25. Des entrées 30 du -6- registre 20a reçoivent les signaux CK et ST indirectement via le registre 20. I1 convient de constater que, lorsque le circuit de gestion d'entrées selon l'invention comprend plusieurs registres parallèle-série 20, 20a, 20b, 20c,..., il suffit de prévoir autant d'optocoupleurs de liaison série 23 que de registres tout en se satisfaisant d'un ou deux optocoupleurs d'horloge et/ou de commande 28, 29. L'unité de gestion 25 présente de plus des entrées parallè- les 31 reliées chacune via un organe de filtrage et de seuil 18 et un optocoupleur 32 aux entrées rapides prioritaires 16. L'unité 25 comprend d'autre part un certain nombre de sorties parallèles 01-Ox reliées par des optocoupleurs 33 et des circuits de protection 34 respectifs à des bornes de sortie 35. Une sortie série 36 cadencée par les signaux CK et ST - ou en variante par CK' et P/S - est reliée via une liaison série 37 munie d'un optocoupleur 38 à un dispositif d'autotest et/ou à un organe d'exploitation approprié. En variante, les sorties parallèles 01-Ox peuvent être supprimées et l'unité 25 de gestion d'entrées-sorties peut comporter une seule sortie série reliée via l'optocoupleur 38 à l'entrée série d'un organe désérialiseur; les sorties parallèles de cet organe sont alors connectées aux voies de sortie via les circuits de protection 34, cet agencement étant en quelque sorte homologue de celui de l'organe sérialiseur 20. Une entrée 39 de l'unité 25 reçoit via un optocoupleur 40 un signal de défaut lorsqu'il se produit un défaut au niveau de l'une des sorties et que ce défaut a été détecter par l'un des circuits 34. De plus, un afficheur 41 est relié par des conducteurs 42 à des sorties multiplexées 43 de l'unité de gestion 25. -7- Dans le mode de réalisation de la figure 2, l'organe séria- liseur 20 comprend un registre à décalage composé de dix- neuf bascules D, à savoir: - une bascule BCU de contrôle de la tension U des capteurs, - seize bascules B0-B15 de données reliées aux bornes respectives d'entrée 17, et - deux bascules BB0, BB1 de contrôle d'échange. La bascule BCU génère un bit de valeur 0 ou 1 selon que la tension d'alimentation des capteurs est inférieure ou supé- rieure à un seuil de tension VREF. Les bascules B0-B15 génèrent un bit de valeur 0 ou 1 selon que la tension appliquée à la borne respective 17 est infé- rieure ou supérieure au même seuil VREF. Il est avantageux que ce seuil VREF soit le même, d'une part, pour contrôler la tension U des capteurs et, d'autre part, pour acquérir les données issues de ces capteurs, puisqu'ainsi toute variation du seuil est prise en compte dans le même sens. Les bascules BB0, BB1 sont aptes à délivrer un bit B0, B1 de valeur fixe, 0 et 1 respectivement, dans le but de contrôler l'intégrité physique de la liaison entre l'organe sériali- seur et l'unité de gestion d'entrées-sorties. Les bits B0 et B1 permettent notamment de contrôler si les liaisons à optocoupleurs 23, 23a et 28, 29 introduisent une erreur de transmission afin d'assurer en cas de défaillance une inhibition de l'échange et une signalisation de défaut; un tel cas de défaillance peut, par exemple, être constitué par un court-circuit ou une ouverture de circuit d'un optocou- pleur. Chaque bascule de données B0-Bn est reliée à sa borne respective 17 par l'intermédiaire de l'organe de filtrage et de seuil 18 dont seul a été représenté pour simplifier celui associé à la bascule B15. -8- Chaque organe 18 comprend un comparateur 44 précédé d'un réseau 45 de filtrage analogique. Le réseau 45 comporte entre la borne 17 et une entrée du comparateur deux résis- tances série Rl, R2; un point situé entre R2 et l'entrée du comparateur est relié à la masse via une capacité Cl; un point intermédiaire entre R1 et R2 est relié à la masse via une résistance R3 en parallèle avec une diode Zener Z1. Une autre entrée du comparateur reçoit la tension de seuil VREF, ceci présentant l'avantage précédemment cité. Les sorties des divers comparateurs 44 sont connectées aux entrées parallèles 19 du registre 20, tandis que la sortie série 21 du registre est reliée à un moyen 46 destiné à élaborer et adjoindre à la trame un bit de parité. Le moyen 46 comprend un organe 47 de calcul de parité pour chaque trame émise par le registre 20. L'organe 47 délivre un bit de parité P47 transmis en fin d'échange vers la liaison série 22 via une logique appropriée 48 tenant compte notam- ment de l'émission du signal de scrutation ST. Cette trans- mission en fin d'échange s'effectue au moyen d'un commuta- teur 50 dépendant d'une logique 49. Celle-ci reçoit sur différentes entrées les signaux de sortie des bascules BCU, B0-Bn, BB0, BB1 et commande le commutateur lorsque ces signaux indiquent la fin du glissement série; le commuta- teur 50 assure ainsi en cours d'échange la liaison directe 21-48 et en fin d'échange la liaison 47-48. De préférence, l'organe 47 comprend une porte OU exclusif à deux entrées et une bascule de type D cadencée par le signal CK et remise à zéro par le signal ST. L'entrée de données de la bascule D est connectée à la sortie de la porte OU exclu- sif. La sortie Q de la bascule D est reliée, d'une part, au commutateur 50 pour être reliée à la liaison série, d'autre part, à une première entrée de la porte OU exclusif, tandis que la deuxième entrée de cette porte est reliée à la sortie 21 du registre 20. On obtient ainsi de manière simple un calcul de parité à la volée. -9-- La bascule BCU de contrôle de la tension U des capteurs est reliée à une borne d'entrée 51 à laquelle est applicable la tension U via un comparateur 52 et un filtre numérique 53. Le comparateur 52 compare la tension U au seuil VREF et le filtre 53, qui pourrait être en variante un filtre analogi- que, dé]ivre un signal SU appliqué à la bascule BCU. D'une manière avantageuse, le filtre numérique 53 est un compteurdécompteur conçu de façon à présenter: - pour une coupure de la tension U des capteurs, une cons- tante de temps inférieure à la constante de temps des réseaux de filtrage 45 des organes 18, et - pour un rétablissement de la tension U des capteurs, une constante de temps supérieure à la constante de temps des réseaux 45. De la sorte, on est assuré que le signal SU de contrôle de la tension des capteurs change d'état, d'une part, lors d'une coupure de U plus rapidement que les signaux de données et, d'autre part, lors d'une montée de U moins rapidement que les signaux de données pour permettre de charger les capaci- tés Cl des filtres analogiques 45 des voies d'entrée. Il convient de noter qu'un dispositif de commutation 54 est associé au registre parallèle-série 20 pour activer en fonc- tion d'une commande de commutation la totalité ou une partie des bascules de données du registre, par exemple seize ou douze bascules dans le présent exemple. On supposera par la suite que le registre 20 est sélectionné sur sa capacité basse de douze voies d'entrée, étant entendu que chaque trame de liaison série comprend alors successivement les bits: CU, B0, B1, B2,... B10, Bll, BB0, BB1, P47, au lieu de CU, B0, B1, B2,... B14, B15, BB0, BB1, P47 pour un fonc- tionnement avec seize voies d'entrée utiles. La figure 3 illustre un mode de réalisation de l'unité de gestion d'entrées-sorties 25. L'entrée série 24 de l'unité - 10 - est reliée via un filtre numérique de mode commun 60, d'une part, à une entrée série 61 d'un organe désérialiseur 62 présentement constitué par un registre série-parallèle, d'autre part, à un organe de vérification de parité 63 délivrant pour chaque mot transmis un bit de parité PAR représentatif d'une parité correcte ou incorrecte. Il en est de même pour l'entrée série 24a, pour laquelle on prévoit un filtre numérique de mode commun 60a, ainsi qu'un registre désérialiseur et d'autres organes identiques à ceux qui vont à présent être décrits en interdépendance avec le registre 62. De préférence, l'organe 63 comprend une porte OU exclusif interconnectée avec une bascule D de la manière précédemment décrite pour l'organe 47. Une entrée de la porte OU exclusif est ainsi reliée à l'entrée 24, une autre entrée de cette porte est reliée à la sortie Q de la bascule D; la sortie Q est d'autre part reliée à une logique de contrôle d'échange qui sera décrite plus loin. Chaque filtre numérique 60, 60a reçoit des signaux d'horloge HD1, HD2 provenant du système d'horloge 26 et sert à élimi- ner les perturbations de mode commun affectant la liaison série 22, 22a. Le registre 62 présente des sorties parallèles B1, B0, D0-Dll et CU. Les sorties D0-Dll du registre 62 sont couplées à un registre 64 de validation d'échange tandis que les sorties B1, B0 et CU sont couplées à une logique de contrôle d'échange 66. Les sorties du registre 64 sont couplées aux entrées d'un registre-verrou 65. La logique de contrôle d'échange 66 reçoit, outre les bits B0 et B1 de contrôle d'intégrité de l'échange, le bit PAR de contrôle de parité et délivre un signal VAL de validation de l'échange lorsqu'elle a vérifié que les bits B0, B1, PAR des deux liaisons série 22 et 22a ont tous la valeur correcte. La logique 66 délivre un signal - il - de remise à zéro RZ et un signal de défaut DEF 1 si l'un des bits B0, Bl, PAR garde une valeur incorrecte pendant un nombre d'échanges prédéterminé, ainsi qu'un signal de défaut DEF 0 si le bit CU témoigne d'une trop faible tension des capteurs. Le signal VAL est accouplable au registre 64 et, selon son état, établit ou empêche le chargement du registre. En cas de défaut, le registre 64 conserve les données de la trame précédente; si le défaut persiste, il garde les anciennes données pendant n trames et il est remis à zéro à la n + 1 ème trame (n = 3 par exemple) et ceci au moyen d'un circuit de comptage inclus dans la logique 66 et décrit plus loin en regard de la figure 4. Le registre-verrou 65 commande douze lignes I0-Ill reliées via un multiplexeur 67 à sortie octale à un tampon 68 tri- état d'accès au bus 13 à huit bits. Le multiplexeur 67 reçoit de même douze lignes I12-I23 de sortie d'un registre- verrou homologue non représenté et correspondant à la liaison série 22a. Le multiplexeur 67 multiplexe divers autres signaux, notamment des signaux ER0, ER1 d'entrée rapide provenant le cas échéant des entrées événementielles 16 et des signaux DEF 0 de défaut de tension capteur, DEF 1 de défaut d'échange, DEF 2 de défaut de sortie et DEF 3 de défaut de tension pour l'automate. Une logique 69 reçoit également les signaux ER0, ER1 pour générer un signal d'interruption INT applicable au multiplexeur 67. Comme le montre plus en détail la figure 4, la logique 66 de contrôle d'échange comprend une logique ET 70 qui reçoit les bits B0, B1 et PAR correspondant aux deux liaisons série 22 et 22a. Une sortie de la logique 70 est reliée à l'entrée d'inhibition d'un compteur de défauts 73 et à l'entrée de données d'une bascule D 71 dont la sortie Q génère le signal VAL. L'entrée d'horloge de la bascule 71 et l'entrée du compteur de défauts 73 reçoivent le signal /ST via une bascule 72 dite de "premiere trame". - 12 - La bascule 72 de première trame permet ainsi de bloquer la bascule 71 et d'éviter d'incrémenter le compteur 73 lorsque survient le premier signal ST; en effet, celui-ci sert à charger les données dans le registre sérialiseur 20, (20a); et ce n'est qu'au deuxième signal ST que l'on pourra prendre en compte les données dans le registre de validation 64. Le compteur 73 comprend une sortie reliée, d'une part, à l'entrée d'horloge d'une bascule D 74 délivrant le signal de remise à zéro RZ du registre 64, d'autre part, à une logique délivrant un signal de défaut DEF 1 lorsque le compteur a compté quatre erreurs d'échange consécutives. La logique 75 générant le signal DEF 1 est verrouillable de même que le registre 65 par un signal TRAME. La figure 5 montre le système d'horloge 26 de l'unité de gestion 25 d'entrées-sorties. Ce système présente une borne d'entrée 80 reliée à une horloge proprement dite dont la fréquence est par exemple de 3,7 à 4 MHz, puis trois divi- seurs de fréquence successifs 81, 82, 83 et un diviseur de fréquence 84 en parallèle à 82. Le diviseur 81 délivre aux diviseurs 82, 84 un signal HD1 divisé par nl ou n2 > nl selon l'état d'un signal S/F dont l'état est choisi par exemple en fonction des caractéristi- ques de blocage de l'optocoupleur 23 pour permettre de ralentir légèrement la trame. Le diviseur 82 génère un signal divisé par n3 ou n4 > n3 selon l'état d'un signal A/DC lorsqu'une transmission beau- coup plus lente est souhaitée, ceci pouvant être le cas pour des entrées en courant alternatif. Le diviseur 82 délivre un signal HCK retransmis au diviseur 83. Ce dernier génère le signal discontinu d'horloge CK et le signal de scrutation ST, celui-ci étant obtenu par division de la fréquence de HCK par n5. Le diviseur 84 reçoit le signal HD1 et émet un signal HD2 divisé par n6 ou par n7 > n6, ce qui permet un - 13 - fort ralentissement de HD2 en fonction de l'état du signal A/DC. La figure 6 montre les chronogrammes des signaux respectifs HCK, CK et ST ainsi que la longueur T d'une trame. A titre d'exempZe, cette longueur peut être de 2,5 ms pour S/F = 0 et A/DC = 0. Le système d'horloge 26, dont il convient de souligner qu'il est propre à l'unité de gestion 25, cadence la liaison série 22 et sert à gérer le multiplexage de la visualisation. Il cadence aussi la liaison série 37 issue de l'unité de gestion. HD1 et HD2 servent à cadencer les filtres numéri- ques 60, 60a. HCK permet de générer CK et ST et permet donc de réaliser les trames d'entrée et de sortie de l'unité de gestion 25. Par ailleurs, on associe au circuit de gestion d'entrées- sorties des dispositions matérielles et logicielles d'autotest qui n'ont pas été représentées. Les filtres analogiques d'entrée 45 peuvent être remplacés par des filtres numériques. Dans un autre mode de réalisation représenté figure 7, l'organe sérialiseur est constitué par un multiplexeur analogique 120 géré par adressage. Le multiplexeur présente des entrées 119 reliées aux bornes d'entrée 117 via des filtres 145 et une sortie multiplexée 121 reliée via un comparateur 144 auquel est appliqué le seuil VREF à une liaison série 122 dotée d'un optocoupleur 123 et connectée à l'unité de gestion. Le multiplexeur présente également des entrées 130 d'adressage reliées par des lignes munies chacu- ne d'un optocoupleur 131 à des sorties respectives d'adres- sage 132 de l'unité de gestion. - 14- Revendications 1. Circuit de gestion d'entrées pour un système de commande de processus tel qu'un automate programmable, ce système comprenant: - une unité centrale (11) munie d'un processeur et de mémoi- res, notamment d'une mémoire-image d'entrées-sorties (lla), - un bus de données (13) et un bus de signaux de service (14) assurant la liaison entre le circuit de gestion (12) et l'unité centrale, le circuit de gestion comportant une pluralité de voies parallèles d'entrée (15) susceptibles d'être reliées à des capteurs respectifs et dont l'état est cycliquement scruté par l'unité centrale, caractérisé par: - un organe sérialiseur (20) muni d'entrées parallèles (19) reliées aux voies respectives d'entrée (15) par l'intermé- diaire d'organes respectifs de filtrage et de seuil (18), et muni d'une sortie série (21) susceptible de transmettre des mots comprenant des bits successifs correspondant aux signaux appliqués aux voies d'entrée, - une liaison série (22) reliant ladite sortie série à une unité de gestion d'entrées (25) accouplable au processeur de l'unité centrale pour des échanges avec la mémoire- image d'entrées-sorties, - un organe d'isolement tel qu'un optocoupleur (23), inter- posé sur la liaison série pour assurer la transmission isolée de signaux d'entrée entre l'organe sérialiseur et l'unité de gestion d'entrées, et un filtre (60) disposé sur la liaison série en aval de l'optocoupleur. - 15 - 2. Circuit de gestion d'entrées selon la revendica- tion 1, caractérisé par le fait que l'organe sérialiseur (20) est un registre parallèle-série auquel est applicable un signal d'horloge (CK) pour cadencer le glissement série et présen- tant à cet effet une entrée d'horloge reliée via une liaison munie dun optocoupleur (28) à un système d'horloge (26) propre à l'unité de gestion d'entrées (25). 3. Circuit de gestion d'entrées selon la revendica- tion 2, caractérisé par le fait qu'il comporte plusieurs registres parallèle-série (20, 20a,...) reliés par autant d'optocou- pleurs respectifs de liaison série (23, 23a,...) et par un seul optocoupleur d'horloge (28) à l'unité de gestion (25). 4. Circuit de gestion d'entrées selon l'une des reven- dications 2 et 3, caractérisé par le fait que le registre parallèle-série (20) présente une entrée de scrutation à laquelle est applicable via une liaison munie d'un optocoupleur (29) un signal cyclique de scrutation (ST) généré par le système d'horloge (26) de l'unité de gestion d'entrées (25). 5. Circuit de gestion d'entrées selon la revendica- tion 4, caractérisé par le fait qu'il comporte plusieurs registres parallèle-série (20, 20a,...) reliés par autant d'optocou- pleurs respectifs (23, 23a,...) de liaison série et par un seul optocoupleur de scrutation (29) à l'unité de gestion (25). 6. Circuit de gestion d'entrées selon la revendica- tion 1, caractérisé par le fait que l'organe sérialiseur est un multiplexeur analogique (120) présentant plusieurs entrées - 16 - d'adressage (130) reliées via des optocoupleurs respectifs (131) à des sorties d'adressage (132) de l'unité de gestion d'entrées (25). 7. Circuit de gestion d'entrées selon l'une des reven- dications 1 à 6, caractérisé par le fait que chaque mot délivré par l'organe sérialiseur comprend au moins un bit de contrôle de valeur fixe pour le contrôle de l'intégrité de la liaison série (22), - l'organe sérialiseur (20) comprenant un moyen d'élabora- tion du bit de contrôle et d'apposition de celui-ci au mot, - l'unité de gestion d'entrées (25) comportant un organe désérialiseur (62) muni d'une entrée série (61) et d'au moins une sortie pour le bit de contrôle, et une logique (66) traitant le bit de contrôle pour délivrer un signal de validation d'échange (VAL) lorsque la valeur du bit de contrôle recu par l'organe désérialiseur est correcte. 8. Circuit de gestion d'entrées selon la revendica- tion 7, caractérisé par le fait que le message délivré par l'organe sérialiseur est un mot comprenant: - un bit de contrôle (B1) de valeur 1, - un bit de contrôle (B0) de valeur 0, - un bit de parité (P47) pour les données du mot, - l'organe sérialiseur (20) présentant un moyen d'élabora- tion (46) du bit de parité et d'apposition de celui-ci au mot, - l'organe désérialiseur (62) étant muni de sorties respec- tives pour les bits de contrôle (B1) et (B0), - la logique traitant les bits de contrôle (B1) et (B0) et un bit de parité (PAR) calculé à partir du bit de parité - 17- transmis (P47) pour délivrer le signal de validation d'échange (VAL) lorsque la valeur des bits (B1, B0, PAR) est correcte. 9. Circuit de gestion d'entrées selon la revendica- tion 8, caractérisé par le fait que: - le moyen (46) d'élaboration du bit de parité comprend une porte OU exclusif dont la sortie est connectée à l'entrée d'une bascule (D), la sortie (Q) de la bascule (D) étant connectable à la liaison série (22) et reliée à une première entrée de la porte OU exclusif, tandis qu'une deuxième entrée de cette porte est reliée à la sortie série (21) du registre sérialiseur (20), -le bit de parité (PAR) est calculé par un organe (63) comprenant une deuxième porte OU exclusif connectée à l'entrée d'une deuxième bascule (D), la sortie (Q) de la deuxième bascule (D) étant connectée à la logique (66) de contrôle d'échange et à une première entrée de la deuxième porte OU exclusif, tandis qu'une deuxième entrée de cette porte est reliée à l'entrée série (61) de l'organe désé- rialiseur (62). 10. Circuit de gestion d'entrées selon l'une des revendications 7 à 9, caractérisé par le fait que l'unité de gestion d'entrées (25) comprend un registre parallèle de confirmation (64) et un registre parallèle de verrouillage (65) accouplable au bus de données (13), le registre de confirmation (64) étant muni d'une entrée pour le signal de validation (VAL) et étant susceptible d'être chargé par les sorties parallèles du registre désérialiseur (62) et d'être déchargé vers le registre de verrouillage (65) quand ledit signal prend sa valeur de validation. - 18 - 11. Circuit de gestion d'entrées selon l'une des revendications 7 à 10, caractérisé par le fait que la logique de contrôle d'échange (66) comprend un compteur de défauts (73) et des éléments logiques (71, 74, 75) pour générer le signal de validation (VAL), un signal de défaut d'échange (DEF 1) et un signal de remise à zéro (RZ) du registre de confirmation (64) et que, lorsque l'état du signal (VAL) est significatif d'un défaut d'échange, le compteur s'incrémente jusqu'à atteindre un nombre de défauts prédéterminé pour lequel sont générés les signaux (RZ) et (DEF 1). 12. Circuit de gestion d'entrées selon l'une des revendications 7 à 11, caractérisé par le fait que chaque mot délivré par l'organe sérialiseur (20) comprend un bit de contrôle (CU) de la tension des capteurs: - l'organe sérialiseur (20) présentant un moyen (BCU) d'éla- boration du bit de contrôle de tension et d'apposition de celui-ci en tête de trame, - l'organe désérialiseur (62) étant muni d'une sortie pour le bit de contrôle de tension (CU), -la logique (66) traitant le bit de contrôle de tension pour émettre un signal de défaut de tension (DEF 0) lorsque ladite tension est inférieure à un seuil prédéter- miné. 13. Circuit de gestion d'entrées selon la revendica- tion 12, caractérisé par le fait que le moyen (BCU) d'élaboration du bit de contrôle de tension est relié à une borne d'entrée (51) par l'intermédiaire d'un comparateur (52) en série avec un filtre (53), le comparateur comparant la tension (U) des capteurs appliquée à la borne d'entrée à une tension de référence constituée par le seuil (VREF) appliqué aux organes de filtrage et de seuil (18). - 19 - 14. Circuit de gestion d'entrées selon la revendica- tion 13, caractérisé par le fait que le filtre (53) est conçu de façon à présenter: - pour -ne coupure de la tension (U) des capteurs, une constante de temps inférieure à la constante de temps des organes de filtrage et de seuil (18), - pour un rétablissement de la tension (U) des capteurs, une constante de temps supérieure à la constante de temps des organes de filtrage et de seuil (18). 15. Circuit de gestion d'entrées selon l'une des revendications 7 à 14, caractérisé par le fait que le filtre (60) est un filtre numérique disposé dans l'unité de gestion d'entrées (25) entre l'entrée série (24) de celle-ci et l'organe désériali- seur (62), ledit filtre étant cadencé par au moins un signal d'horloge (HDl, HD2) généré par le système d'horloge (26) de l'unité de gestion (25). 16. Circuit de gestion d'entrées selon l'une des revendications 1 à 15, caractérisé par le fait qu'un signal de commutation (S/F) est applicable au système d'horloge (26) pour que celui-ci délivre au moins un signal d'horloge (CK, ST) légèrement ralenti pour l'un des états dudit signal. 17. Circuit de gestion d'entrées selon l'une des revendications 1 à 16, caractérisé par le fait qu'un signal de commutation (A/DC) est applicable au système d'horloge (26) pour que celui-ci délivre au moins un signal d'horloge (CK, ST) fortement ralenti pour l'un des états dudit signal. - 20 - 18. Circuit de gestion d'entrées-sorties selon l'une des revendications 1 à 17, caractérisé par le fait que l'unité de gestion d'entrées (25) gère. également les sorties du système de commande de processus et comprend des registres de sortie accouplables, d'une part, au bus de données (13) et, d'autre part, à des sorties de données parallèles (32) et à un registre sériali- seur relié à une sortie de données série (36). 19. Circuit de gestion d'entrées-sorties selon la revendication 18, caractérisé par le fait que la sortie de données série (36) du registre sérialiseur est reliée via une liaison série munie d'un optocoupleur (38) à un organe désérialiseur dont les sorties parallèles sont elles-mêmes connectées à des bornes respectives de sortie (35). 20. Système de commande de processus tel qu'un automa- te programmable, caractérisé par le fait qu'il comprend un circuit ou plu- sieurs circuits de gestion d'entrées (12) selon l'une des revendications 1 à 19.