Brevet FR2608872A1 — publié le 19880624

wDISPOSIT1F DE TRANSMISSION DE DONNEES A FAIBLE DEBIT POUR UN SYSTEME DE TRANSMISSION D'INFORMATIONS UTILISANT DANS UN SENS DE TRANSMISSION, LE PRINCIPE DIT D'A.M.R.T.". La présente invention concerne un dispositif de transmission de données à faible débit pour un système de transmission d'informations utilisant dans un sens de transmission le principe dit d'A.M.R.T., système de transmission constitué par un réseau comprenant une station principale et des stations secondaires comportant entre autres une mémoire de commande d'émission. Un tel système de transmission d'informations est décrit dans le brevet français nO 2 502 426. Ce système de transmission d'informations par voie radio est du type pointmultipoint et est constitué par un réseau comprenant une station principale et des stations secondaires. Ce type de configuration est fréquemment utilisé pour constituer un concentrateur téléphonique réparti. Dans le sens station principale vers stations secondaires la transmission se fait par diffusion, la station principale émettant vers toutes les stations secondaires selon un multiplex temporel conventionnel. Dans le sens stations secondaires vers station principale la transmission est effectuée par paquets selon le principe dit d'A.n.R.T. (Accès Multiple à Répartition dans le Temps). Une station secondaire n'émet que si une tranche de temps lui a été affectée et dans une tranche de temps il ne peut y avoir qu'une seule station à émettre. Avec un tel procédé, toutes les stations secondaires sont synchrones de la station principale et ces stations secondaires émettent de telle façon que leurs informations ne se chevauchent pas à l'arrivée à la station principale. A cet effet, il faut décaler les moments d'émission des stations secondaires pour tenir compte de leur éloignement de la station principale et prévoir des temps de garde entre chaque paquet émis pour éviter tout chevauchement à l'arrivée. Lorsqu'un tel système est utilisé pour réaliser un concentrateur téléphonique, chaque paquet émis par une station secondaire et qui regroupe plusieurs octets d'une voie de parole, représente un débit à 64 kbit/s, si la voie de parole a été codée selon le procédé MIC. Si une ou plusieurs stations secondaires doivent retransmettre vers la station principale des liaisons de données à faible débit, par exemple 1200 bit/s, elles doivent emprunter soit des voies de service, s'il en existe dans la structure de trame A.M.R.T., soit prendre un débit à 64 kbit/s par liaison à transmettre, ce qui présente l'inconvénient de diminuer d'autant le nombre de circuits disponibles pour retransmettre les voies de parole. La présente invention propose un dispositif de transmission de données à faible débit pour un système de transmission d'informations du genre ci-dessus évoqué, qui permet d'éviter l'inconvénient précité. Pour cela un tel dispositif de transmission de données à faible débit est remarquable en ce qu'il comprend d'une part dans chaque station secondaire des moyens MTFD de transmission de données à faible débit coopérant avec la mémoire de commande d'émission réorganisée pour cela de manière spécifique pour transmettre lesdites données, une tranche de temps de la trame AMRT étant partagée et affectée aux différents moyens MTFD pouvant se trouver dans des stations secondaires différentes grâce à l'organisation des trames successives en une multitrame permettant d'affecter une tranche de temps en fonction du débit à transmettre et d'autre part dans la station principale des moyens MRT pour reconstituer selon une trame prédéterminée les transmissions de données à faible débit présentes dans les tranches de temps partagées.Ainsi, pour éviter de prendre un grand nombre de débits à 64 kbit/s pour la retransmission des liaisons de données à faible débit, il faut donner à la transmission A.M.R.T. une structure de trame et de multitrame telle que dans celle-ci chaque paquet représentant un débit à 64 kbit/s puisse étre partagé entre plusieurs liaisons à faible débit, ces liaisons provenant de la même station secondaire ou de stations secondaires différentes. Une transmission de données à faible débit prendra chaque paquet plus ou moins souvent suivant la valeur du débit à écouler. La description suivante, faite en regard des dessins annexés, le tout donné à titre d'exemple, fera bien comprendre cossent l'invention peut être réalisée. La figure 1 présente de manière schématique un système de transmission d'informations dans lequel est utilisé le dispositif selon l'invention. La figure 2 représente un exemple d'organisation des trames dans un tel système de transmission d'informations. La figure 3 représente un schéma de principe simplifié d'une station secondaire. La figure 4 représente le schéma d'une réalisation de moyens de transmission de données à faible débit. La figure 5 représente un schéma de principe simplifié d'une station principale. La figure 6 présente le schéma d'une réalisation de moyens de reconstitution de transmission de données à faible débit selon une trame prédéterminée. La figure 7 montre un exemple de réalisation d'un organe d'adressage inclus dans les moyens de reconstitution des transmissions de données à faible débit. Sur la figure 1 est présenté de manière schématique un système de transmission d'informations dans lequel est utilisé le dispositif selon l'invention. Dans ce système de transmission le réseau est constitué par une station principale SP et plusieurs stations secondaires SS1, SS2, SS3,...,. Dans le sens station principale vers stations secondaires la transmission s'effectue selon un multiplex temporel, les informations sont émises par la partie émission PEP dc la station principale vers toutes les parties réception PR1, PR2, PR3, ...,des différentes stations secondaires SS1, SS2, SS3,...,. Dans le sens stations secondaires vers station principale, la transmission s'effectue selon le principe A.M.R.T. La partie émission PEl de la station secondaire S51 émet, dans les tranches de temps qui leur ont été affectées, ses informations vers la partie réception PRP de la station principale, de même la partie émission PE2 de la station secondaire 882 et la partie émission PE3 de la station secondaire SS3 émettent leurs informations dans les tranches de temps qui leur ont été affectées.Lorsque des données à faible débit doivent être transmises par les différentes stations secondaires vers la station principale, la transmission A.M.R.T. doit être organisée afin dc permettre d'effectuer des multiplexages de données à faible débit pour limiter le nombre de circuits utilisés à cette retransmission. Conformément à l'invention le dispositif de transmission de données à faible débit est remarquable en ce qu'il comprend d'une part dans chaque station secondaire SS1, sus2, sus3,..., des moyens MTFD1, MTFD2, MTFD3,..., de transmission de données à faible débit, chacun coopérant avec une mémoire de commande d'émission MCE1, MCE2, MCE3..., pour transmettre lesdites données FD1, FD2, FD3,..., une tranche de temps de la trame A.M.R.T. étant partagée et affectée aux différents moyens MTFD pouvant se trouver dans des stations secondaires différentes grâce à l'organisation des trames successives en une multitrame permettant d'affecter une tranche de temps en fonction du débit à transmettre et d'autre part dans la station principale SP des moyens MRT pour reconstituer selon une trame prédéterminée TP les transmissions de données à faible débit présentes dans les tranches de temps partagées. La figure 2 représente un exemple d'organisation possible des trames dans un système de transmission d'informations tel que celui décrit à la figure 1. L'idée de l'invention est donc d'organiser la transmission A.M.R.T. pour effectuer des multiplexages de données à faible débit en partageant une tranche de temps de la trame A.M.R.T. entre plusieurs équipements de transmission de données à faible débit pouvant se trouver dans des stations différentes. Dans ce but et selon une application préférée le partage de cette tranche de temps est réalisée identiquement à ce qui est indiqué dans l'avis X50 du C.C.I.T.T. Ce mode de partage n'est cependant pas limitatif. Cet avis X50, relatif à un débit binaire de 64 kbit/s, définit une structure d'enveloppes à 8 bits entrelacées. La structure du multiplexage comprend 80 enveloppes à 8 bits. Les éléments de signal de chaque voie utilisent une ou plusieurs enveloppes. Les enveloppes entrelacées à 8 bits apparaissent comme suit sur le support à 64 kbit/s : - sur les voies à 12,8 kbit/s, elles se répètent de 5 en 5 enveloppes, - sur les voies à 6,4 kbit/s, elles se répètent de 10 en 10 enveloppes, - sur les voies à 3,2 kbit/s, elles se répètent de 20 en 20 enveloppes, - sur les voies à 1,6 kbit/s, elles se répètent de 40 en 40 enveloppes, - sur les voies à 800 bit/s, elles se répètent de 80 en 80 enveloppes, Dans chaque octet, le premier bit est utilisé, entre autres, pour synchroniser la trame, les 6 bits suivants transportent les données alors que le dernier bit peut être utilisé comme un bit de service. Les débits transportés sur les différentes voies sont donc respectivement de - 600 bitis pour une voie à 800 bit/s, - 1,2 kbit/s pour une voie à 1,6 kbit/s, - 2,4 kbitls pour une voie à 3,2 kbit/s, - 4,8 kbit/s pour une voie à 6,4 kbit/s, - 9,6 kbit/s pour une voie à 12,8 kbit/s, La structure de la trame A.M.R.T. va donc être organisée en tenant compte de cet avis. Dans le sens de transmission stations secondaires vers station principale, la transmission d'informations se fait dans les tranches de temps repérées de GRO à GR31. Chaque tranche de temps comporte un temps de garde pendant lequel il n'y a pas d'émission et qui autorise donc une incertitude sur le temps d'arrivée des informations au niveau de la station principale. Pour diminuer l'influence du temps de garde sur le rendement du débit de transmission, chaque tranche de temps correspond à 72 octets. La tranche de temps GRO est réservée à un canal sémaphore à 16 kbit/s qui peut être pris de manière aléatoire pour chacune des stations. Dans cette tranche de temps le paquet est constitué par - un octet de temps de garde où il n'y a pas démission, - 5 octets de rythme permettant de récupérer l'horloge à la réception, - un octet inutilisé, - 16 octets transportant le canal sémaphore, - 48 octets inutilisés. La tranche de temps GR1 est prise successivement par chacune des stations. A cet effet, une multitrame est définie, multitrame qui comporte autant de trames qu'il y a de stations. Pour s'aligner sur l'avis X 50, un nombre maximum de stations est fixé à 80. Ainsi est obtenue une multitrame de 80 trames repérées TGRO à TGR79, comprenant chacune 32 tranches de temps GR. La tranche de temps CR1, qui dure également 72 octets transporte un paquet de taille réduite comprenant simplement 5 octets de rythme et un octet de repère de début de paquet RDP. Cette tranche de temps GR1 est utilisée à la station principale pour contrôler le calage des stations secondaires et éventuellement pour déterminer les corrections à apporter. Les tranches de temps GR2 à CR31 peuvent être utilisées par chacune des stations secondaires, à condition que la station principale les ait affectées. Elles peuvent être utilisées pour transporter des voies de parole à 64 kbit/s ou des voies de données à faible débit. Chacune contient un paquet de 72 octets, ainsi constitué - un octet de temps de garde où il n'y a pas d'émission, - 5 octets de rythme permettant de récupérer l'horloge à la réception, - un octet de repère de début de paquet RDP, - un octet de signalisation voie par voie lorsque le paquet est affecté à une voie de parole, - 64 octets d'informations (qui correspondent à la mise en paquet de 8 ms de parole, lorsque le paquet est affecté à une voie de parole). Le codage de la parole se faisant à 8 kHz, la structure de la trame A.M.R.T. conduit à un débit égal à 2,304 MHz. Chaque tranche de temps GR dure 250 iis. Chaque trame TGR dure 8 ms et la multitrame formée par l'ensemble des 80 trames dure 640 ms. Si une tranche de temps GR est utilisée par une station pour une liaison de données à faible débit, cette station prend cette tranche GR - une fois sur 80 trames si la liaison est à 600 bit/s, - une fois sur 40 trames si la liaison est à 1,2 kbittS, - une fois sur 20 trames si la liaison est à 2,4 kbit/s, - une fois sur 10 trames si la liaison est à 4,8 kbit/s, - une fois sur 5 trames si la liaison est à 9,6 kbit/s. Ainsi une tranche de temps GR peut véhiculer - 80 liaisons à 600 bits, - 40 liaisons à 1,2 kbit/s, - 20 liaisons à 2,4 kbit/s, - 10 liaisons à 4,8 kbit/s, - 5 liaisons à 9,6 kbit/s, - ou un mélange de ces liaisons à différentes vitesses, que ces liaisons soient raccordées à une seule station secondaire ou à différentes stations secondaires. La place de ces différentes liaisons dans la multitrame est fixée relativement au début de cette multitrame. Le début de la multitrame est repérée par rapport à la trame multiplex émise dans le sens station principale vers stations secondaires. Ce multiplex est organisé de la façon suivante - une trame TR composée de 36 intervalles de temps repérés de ITO à IT35, chaque intervalle de temps transportant un octet. - une multitrame MT composée de 64 trames repérées de TRO à TR63 - une supermultitrame SMT composée de 80 multitrames repérées de MTO à MT79. Le débit de ce multiplex est de 2,304 Mbit/s et chaque intervalle de temps transporte un débit de 64 bits. La durée d'une trame est de 125 ps, celle d'une multitrame est de 8 ms et celle de la supermultitrame est de 640 ms. Chaque trame transporte 30 circuits d'informations dans les IT2 à IT31, correspondant aux tranches de temps GR2 à CR31. Les IT32 à 35 sont inutilisés. L'ITO transporte des motifs de synchronisation permettant de repérer les différents IT dans une trame. L'IT1 est utilisé de la manière suivante - dans les trames de rang 4n (0, 4, 8, 12,..), motifs de synchronisation S permettant de repérer les différentes trames et multitrames dans la supermultitrame et dans la multitrame de rang m, la voie de données destinée à la station numérotée m. - dans les trames de rang 4n+2 (2, 6, 10, 14,...), canal sémaphore CS à 16 kbit/s pour le dialogue entre la station principale et les stations terminales. - dans les trames de rang 2n+1 (1, 3, 5, 7,...), signalisation voie par voie V/V relative au circuit de rang n. Dans le sens station principale vers stations secondaires, le fonctionnement est très simple. Si un intervalle de temps est réservé pour transporter des liaisons de données à faible débit, ce circuit à 64 kbit/s véhicule un multiplex organisé selon l'avis X 50. Ce multiplex est diffusé vers toutes les stations secondaires et dans chaque station secondaire les équipements faible débit vont extraire du multiplex les voies qui leur sont destinées. Dans le sens stations secondaires vers station principale lorsqu'une tranche de temps GR a été réalisée pour transporter des liaisons de données à faible débit il faut que - pour une liaison de données issue d'une station secondaire, celle-ci émette dans la tranche de temps GR uniquement durant certaines trames qui sont fonction du débit de la liaison - la station principale qui reçoit dans une tranche de temps GR des informations provenant de plusieurs stations secondaires et relatives à plusieurs liaisons de données, transforme ces données reçues sous forme de paquets en un multiplex à 64 kbit/s conforme à l'avis X 50. Le schéma de principe simplifié d'une station secondaire est représenté à la figure 3. La partie réception 1 (référencée PR1 pour la station secondaire SS1 à la figure 1), connectée à une antenne 2, permet de délivrer le multiplex MX qui est utilisé par les équipements raccordés à la station. A partir de ce multiplex MX, une base de temps réception 3 est reconstituée, base de temps 3 qui permet, au moyen d'un signal de commande BR, de commander un démultiplexeur 4 qui extrait les signalisations voie par voie V/V et le canal sémaphore CS destiné à un calculateur 5. De la base de temps réception 3, est déduite une base de temps émission 6 qui tient compte de la distance entre la station secondaire et la station principale. Cette base de temps 6 commande, au moyen du signal de commande BE un multiplexeur 7 qui regroupe les signaux de rythme RY, la signalisation voie par voie V/V, le canal sémaphore CS émis par le calculateur 5 ainsi que les informations présentes sur le bus DGR émises durant les tranches de temps GR par les équipements raccordés à la station. La sortie du multiplexeur 7 est connectée à la partie émission 8 (référencée PE1 pour la station secondaire 881 à la figure 1), qui émet les différentes informations au moyen de l'antenne 9. Cette émission est validée par le contenu de la mémoire de coKnande-d'émission 10. Cette mémoire 10 est lue au rythme des tranches de temps GR par la base de temps émission 6. La mémoire 10 contient des informations écrites par le calculateur 5, indiquant si une tranche de temps GR est affectée ou non à la station secondaire. Conformément à l'invention pour permettre une transmission efficace de données à faible débit FD des moyens de transmission de données à faible débit 11 (référencés MTFD1 pour la station secondaire 1 sur la figure 1) sont avantageusement insérés dans la station secondaire et sont ainsi aiguillés sur l'entrée DGR du multiplexeur 7. A cet effet un signal de synchronisation SY est délivré à une sortie de la base de temps émission 6, alors que l'horloge 12 de la station émet le signal HST, horloge 12 récupérée sur le signal de sortie de la partie réception 1 et également utilisée pour la reconstitution de la base de temps de réception 3. Sur la figure 4, est proposé un exemple de réalisation des moyens de transmission de données à faible débit 11. Les moyens 11 reçoivent des données FD qui sont synchrones de l'horloge de la station HST = 2,304 MHz transmise à un circuit d'horloge 1100. Ces données sont remises en phase à l'aide d'un circuit FIFO 1101 dans lequel l'écriture est effectuée avec une horloge HE 1102 extraite des données FD et la lecture est exécutée avec l'horloge HS issue du circuit d'horloge 1100. L'horloge HS peut prendre les valeurs 600 Hz, 1200 Hz, 2400 Hz, 4800 Hz et 9600 Hz selon le débit de données reçues. La mise en paquet des informations est effectuée, dans la tranche de temps GR affectée aux moyens 11, à l'aide de deux mémoires 1103 et 1104 de 64 octets, dans lesquelles l'écriture et la lecture sont alternativement effectuées. La lecture d'une mémoire est opérée pendant qu'il est procédé à l'écriture de l'autre.Pour cela, les moyens 11 disposent de 2 bases de temps 1106 et 1107 en phase avec la multitrame paquet (TGRO à TGR79) par l'intermédiaire du signal de synchronisation SY délivré par la base de temps émission 6 (figure 3) de la station, signal de synchronisation SY également utilisé pour positionner le circuit d'horloge 1100. Ainsi l'écriture dans les mémoires 1103 et 1104 est commandée par l'intermédiaire d'un multiplexeur 1105 par la base de temps 1106 dont l'horloge est égale à HS/6 (fournie par le circuit d'horloge 1100). Cette base de temps 1106 comprend un diviseur par 64 1106a, suivi d'un diviseur par 2 1106b. C'est ce dernier diviseur 1106b qui permet de choisir la mémoire dans laquelle se fait l'écriture W tandis que le diviseur 1106a indique les adresses WA où doit se faire l'é- criture. Les données à écrire à la sortie du circuit FIFO 1101 sont transformées à l'aide d'un convertisseur série-parallèle 1108 qui regroupe 6 bits de données. L'écriture dans la mémoire se fait dans les différents octets aux bits 1 à 6, les bits de rang 0 et 7 étant inutilisés. De même la lecture des mémoires 1103 et 1104 est commandée par l'intermédiaire du multiplexeur 1105 par la base de temps 1107 dont l'horloge est égale à HST/8 (fournie par le circuit d'horloge 1100). Cette base de temps 1107 comprend un diviseur par 72 1107a, suivi d'un diviseur par 32 1107b, lui-meme suivi d'un diviseur par 80 1107c. Le diviseur 1107b donne les numéros NGR des tranches de temps CR de la trame et le diviseur 1107c donne les numéros NTGR des trames TGR de la multitrame. La mémoire dans laquelle doit se faire la lecture R est indiquée par le diviseur par 2 1106b de la base de temps 1106, en opposition avec l'écriture. Le diviseur 1107a indique les adresses RA de lecture de la mémoire, mais cette lecture ne peut avoir lieu que sous deux conditions - elle doit se produire pendant la tranche de temps GR allouée à la transmission de données à faible débit. Ceci est réalisé à l'aide d'un comparateur 1109 qui compare le numéro alloué NAGR, avec l'état du diviseur 1107b. - elle doit se produire pendant la ou les trames TGR allouées à la transmission de données à faible débit. Pour cela, il est disposé d'une mémoire 1110 de 80 mots de 1 bit dans laquelle sont indiquées les trames affectées. Cette mémoire est lue à partir du diviseur 1107c qui donne les numéros de trame. Lorsque ces deux conditions sont réalisées, un circuit porte ET 1111 valide (signal VAL) la lecture de la mémoire par l'intermédiaire du multiplexeur 1105 ainsi que l'émission des données FD vers le bus DGR par le circuit d'émission 1112 après que lesdites données FD aient été transformées à l'aide d'un convertisseur parallèle-série 1113. Le contenu de la mémoire 1110 indique les trames pour lesquelles l'émission a lieu. Par exemple pour une transmission de données à 9,6 kbit/s l'émission peut avoir lieu pendant TGR 0, 5, 10, 15,...70, 75. ou TGR 1, 6, 11, 16,.. .71, 76. ou TGR 2, 7, 12, 17,...72, 77. ou TGR 3, 8, 13, 18,...73, 78. ou TGR 4, 9, 14, 19,...74, 79. ou pour une transmission à 4,8 kbit/s l'émission peut avoir lieu pendant TGR 0, 10, 20, 30,...60, 70. ou TGR 1, 11, 21, 31,...61, 71. ou TGR 5, 15, 25, 35, . .65, 75. ou TGR 9, 19, 29, 39,...69, 79. et ainsi de suite pour des transmissions à 2,4 kbit/s; 1,2 kbit/s et 600 bit/s. La description de cet exemple de réalisation de moyens de transmission de données à faible débit étant achevée, il est à présent profitable de décrire plus précisémcnt l'organisation de la mémoire de commande d'émission 10 de la figure 3, telle qu'elle est exploitée selon l'idée de l'invention. Selon une caractéristique de l'invention, le dispositif de transmission de données à faible débit exploite la mémoire de commande d'émission 10 pour la transmission et la commande d'émission desdites données, la mémoire de commande d'émission contenant, de préférence, deux zones utiles, une première zone utile indiquant si une tranche de temps est affectée à une transmission de données à débit maximum ou à une transmission de données à faible débit, une seconde zone utile indiquant, pour ce dernier cas, si la trame considérée est affectée à cette transmission à faible débit. La mémoire de commande d'émission contient les informations relatives à toutes les tranches de temps GR qui ont été affectées à la station. Dans une application préférée, il a été choisie une mémoire de 1024 octets qui est décomposée en 3 zones dont 2 sont utilisées. La première zone qui est utilisée, comporte les 32 premiers octets, O à 31, la seconde zone, qui, elle est inutilisée comprend les 480 octets suivants, 32 à 511, la troisième zone est utilisée de l'octet 512 à l'octet 1023, elle correspond donc à 32 fois 16 octets. Dans la première zone de 32 octets, chaque octet correspond à une tranche de temps GR dans les trames TGR. Chaque octet contient 2 bits E et S qui servent à définir le type d'émission. Le bit E indique si la tranche de temps GR est affectée à la station alors que le bit S indique si la tranche de temps GR est affectée à une voie de parole (débit maximum), auquel cas l'émission a lieu dans toutes les trames TGR, ou à une transmission de données à faible débit, auquel cas l'émission n'a lieu que dans certaines trames TGR. La signification de cet ensemble de 2 bits est donc la suivante E S O X : pas d'émission 1 0 : voie de parole émission dans toutes les trames 1 1 : voies de données à faible débit émission dans certaines trames. Dans cette zone de 32 octets, les octets 0 et 1 sont inutilisés. La deuxième zone de la mémoire qui est utilisée et qui contient donc les 32 groupes de 16 octets, sert à indiquer les trames dans lesquelles il doit y avoir une émission. Seuls les groupes 2 à 31 sont utilisés et dans chaque groupe seuls 10 octets, représentant 80 trames sont utilisés. Chacun des 80 bits de ces 10 octets indique pour chaque trame si il y a une émission ou si il n'y en a pas. Cette mémoire est donc lue en deux fois. Une première fois, la première partie de la mémoire est lue à partir du compteur de tranches de temps. Cette opération permet de savoir si il doit y avoir émission d'une voie de parole ou d'une voie de données ou bien pas d'émission du tout. La deuxième fois, c'est la deuxième partie de la mémoire qui est lue, le compteur de tranches de temps indique le groupe qui doit être lu, les derniers étages du compteur de trame indiquent l'octet du groupe qui doit être lu alors que les premiers étages du compteur indiquent le bit de l'octet à utiliser. Cette deuxième lecture permet donc de repérer, dans le cas de transmissions de données à faible débit, les trames dans lesquelles il doit y avoir une émission. Le schéma de principe simplifié d'une station principale est proposé à la figure 5. La partie réception 20 de la station principale (référencée PRP sur la figure 1), connectée.à une antenne 21, permet de recevoir les informations émises par les stations secondaires durant les différentes tranches de temps GR, la sortie est reliée à un dispositif d'alignement 22, connu en soi. Ce dispositif d'alignement 22 est commandé par le signal BPl de la base de temps 23 de la station principale et permet, à partir de la détection de présence de paquets d'informations après reconnaissance des octets de repère de début de paquet RDP, de délivrer sur le bus MXR le flot d'informations régulièrement positionnées dans les différentes tranches de temps GR. Le bus MXR est destiné aux équipements reliés à la station.La base de temps 23 commande, au moyen du signal BP2, un démultiplexeur 24 qui permet d'extraire les signalisations voie par voie V/V et le canal sémaphore CS destiné à un calculateur 25. La base de temps 23 commande également, au moyen du signal BP3 un multiplexeur 26 qui permet de regrouper les signalisations voie par voie V/V, le canal sémaphore CS émis par le calculateur 25, les informations VER de verrouillage de trame et les informations MXE émises durant les intervalles de temps du multiplex par les équipements raccordés à la station. La sortie du multiplexeur 26 est raccordée à la partie émission 27 (référencée PEP sur la figure 1), elle-même connectée à une antenne 28. Conformément à l'invention pour permettre une reconstitution efficace selon une trame prédéterminée TP des transmissions de données à faible débit présentes dans les tranches de temps partagées des moyens de reconstitution 29 (référencées MRT sur la figure 1) sont avantageusement insérés dans la station principale sur le bus MXR. A cet effet un signal de synchronisation SY est délivré par la base de temps 23. L'horloge de la station 30 de fréquence HST délivre le signal HST/8 et un signal 88 alors que le calculateur 25 délivre un signal de positionnement POS. Sur la figure 6 est proposé un exemple de réalisation des moyens de reconstitution 29 des transmissions de données à faible débit selon une trame prédéterminée qui, conformément aux choix de départ cependant non limitatif, est une trame X 50. Les moyens de reconstitution 29 reçoivent le bus MXR. Après une transformation au moyen d'un convertisseur série-parallèle 290, les informations contenues dans une tranche de temps GR sont mémorisées. Pour cela, deux mémoires 291 et 292 sont utilisées, mémoires dans lesquelles successivement il est procédé à une écriture. Dans chaque mémoire est écrit, par l'intermédiaire d'un multiplexeur 293, le contenu d'une tranche de temps GR d'une multitrame, c'est à dire 80 tranches de temps. Cette écriture est commandée par une base de temps 294 dont l'horloge est le signal de fréquence HST/8 délivré par l'horloge 30 de la station (figure 5). Cette base de temps 294 comprend un diviseur par 72 294a, suivi d'un diviseur par 32 294b, lui-même suivi d'un diviseur par 80 294c et d'un diviseur par 2 294d. Ce dernier diviseur 294d choisit la mémoire dans laquelle se fait l'écriture W.Le diviseur 294c choisit le secteur de la mémoire SM et le diviseur 294a choisit les octets OS à l'intérieur de chaque secteur. L'écriture dans la mémoire se fait uniquement pour la tranche de temps GR affectée aux moyens de reconstitution 29. Ceci est réalisé à l'aide d'un circuit comparateur 295 qui compare le numéro alloué NAGR avec l'état NGR du diviseur 294b et valide l'écriture (signal VAL) lorsqu'il y a égalité. La base de temps 294, utilisée pour l'écriture est en phase avec la multitrame paquet (TGRO à TGR79) grâce au signal de synchronisation SY délivré par la base de temps 23 de la station. Il en est de même pour la base de temps 296 utilisée pour la lecture. La lecture des deux mémoires 291 et 292 est faite par l'intermédiaire du multiplexeur 293, en opposition avec leur écriture. Il est procédé à la lecture de l'une pendant qu'il est effectuée une lecture de l'autre. L'adresse de lecture des mémoires est délivrée à partir d'un organe d'adressage 297 constitué principalement de mémoires et décrit plus en détail à la figure 7. Cet organe d'adressage 297 est lu à l'aide de la base de temps 296 dont l'horloge est le signal 58 délivré par l'horloge 30 de la station (figure 5), signal S8 dont la fréquence est égale, selon l'application préférée, à 8 KHz. Cette base de temps 296 est composée d'un diviseur par 5 296a suvi d'une part d'un diviseur par 16 296b et d'autre part d'un diviseur par 64 296c, lui-même suivi d'un diviseur par 16 296d.Le diviseur 296a donne le numéro de canal, le diviseur 296b donne le numéro de voie, le diviseur 296c donne le numéro de mot et le diviseur 296d donne le numéro de groupe. La mémoire dans laquelle doit se faire la lecture R est indiquée par le diviseur par 2 294d de la base de temps 294. Les adresses NOC et NPAC délivrées par l'organe d'adressage 297 sont fonction des débits multiplexés sur la trame X 50. Le calculateur 25 (figure 5) positionne ainsi à l'aide du signal POS, cet organe d'adressage 297 afin de tenir compte de la configuration de la trame X 50. A la sortie des mémoires 291 et 292, il n'y a que 6 bits utiles par octet. Un dispositif d'insertion 298, dont les entrées sont reliées aux sorties des diviseurs 296a et 296b, permet de substituer aux bits de rang 0 et 7, des bits de verrouillage de trame conforme à l'avis X 50. La sortie du dispositif d'insertion 298 est connectée à une entrée d'un convertisseur parallèle-série 299 qui transforme les données de sortie des mémoires 291 et 292 en données série, permettant ainsi d'obtenir à la sortie du convertisseur 299 un débit TP à 64 kbit/s conforme à l'avis X 50. A la figure 7 est décrit plus en détail, un exemple de réalisation d'un organe d'adressage 297. Dans la trame X 50, qui comprend 80 octets, il y a 5 canaux numérotés de O à 4. Dans chaque canal se trouvent des voies de données en nombre variable selon leur débit, cependant dans un meme canal ne se trouvent que des voies de données ayant un même débit. Ainsi, suivant les débits, un canal peut donc transporter les voies suivantes - débit à 9,6 kbit/s : une seule voie repérée Vo. Dans la trame X 50 cette voie se retrouve tous les 5 octets. - débit à 4,8 bit/s : deux voies repérées Vo et V1. Dans la trame X 50 une voie se retrouve tous les 10 octets. - débit à 2,4 kbit/s : 4 voies repérées Vo à V3. Dans la trame X 50 une voie se retrouve tous les 20 octets. - débit à 1,2 kbit/s : 8 voies repérées Vo à V7. Dans la trame X 50 une voie se retrouve tous les 40 octets. - débit à 600 bit/s : 16 voies repérées Vo à V15. Dans la trame X 50 une voie se retrouve tous les 80 octets, elle n'occupe donc qu'un seul octet. La mémoire 291 (ou 292) est une mémoire RAM de stockage et contient 80 paquets de 64 bits. Cette mémoire doit etre lue dans un ordre tel qu'elle délivre 64 trames X 50 contenant chacune 80 octets. En fait, la taille de la mémoire est de 8192 octets : elle peut contenir 128 paquets mais seuls 80 paquets sont utilisés : paquets O à 4, 8 à 12, 16 à 20,..., 120 à 124. Les adresses de lecture de cette mémoire pourraient être fournies à partir d'une mémoire de 8192 x 13 bits dans laquelle le calculateur de la station viendrait écrire des informations tenant compte de la structure du multiplex X 50. Une telle manière de procéder imposerait au calculateur d'effectuer un grand nombre d'écritures dans cette mémoire pour indiquer les adresses de lecture de la mémoire de stockage 291 (ou 292). Un résultat identique peut être avantageusement atteint avec des moyens moins conséquents et sans imposer au calculateur un tel nombre prohibitif d'écritures. Selon une caractéristique de l'invention, à la station principale les moyens pour reconstituer, selon une trame prédéterminée, par exemple une trame X 50 composée de voies V et de canaux C, les transmissions de données à faible débit comprennent, entre autres, un organe d'adressage principalement constitué: - d'une mémoire figée, de préférence une REPROM dans laquelle sont mémorisées les adresses de lecture pour la voie Vo du canal Co de la trame prédéterminée et ceci pour l'ensemble des différents débits. - d'une mémoire vive pour d'une part adresser le secteur de la mémoire figée à lire et d'autre part indiquer le numéro de la voie concernée. - d'un circuit additionneur pour ajouter aux valeurs d'adresse délivrées par la mémoire figée des constantes relatives à la voie V et au canal C concernés. Ainsi, dans la mémoire REPROM 2970 sont mémorisées les adresses de lecture pour la voie Vo du canal Co pour les 5 vitesses de débit envisagées dans l'application. Ensuite, il suffit d'ajouter à ces valeurs d'adresse délivrées par cette mémoire 2970, des constantes qui tiennent compte du numéro de canal et du numéro de la voie. La mémoire REPROM 2970 est une mémoire de 8192 x 13 bits qui délivre le numéro de paquet (7 bits) et le numéro d'octet NOC dans le paquet (6 bits) qui doivent etre lus dans la mémoire RAM de stockage 291 (ou 292) pour la voie Vo du canal Co. Cette mémoire contient 8 secteurs dont 5 seulement sont utilisés, secteurs relatifs aux 5 débits envisagés dans l'application. Chaque secteur contient 16 groupes de 64 mots de 13 bits. Le secteur relatif au débit de 9,6 kbit/s délivre les 1024 adresses successives de lecture de la mémoire RAM de stockage. Le secteur relatif au débit à 4,8 kbit/s délivre les 512 adresses successives de lecture de la mémoire RAM de stockage. Il délivre la même adresse pour la voie Vo et la voie V1 : pour cela chacun des 16 groupes du secteur contient 32 mots, chaque mot étant répété 2 fois. Le secteur relatif au débit à 2,4 kbit/s délivre les 256 adresses successives de lecture de la mémoire RAM de stockage. Il délivre la meme adresse pour les voies Vo, V1, V2, V3 : pour cela chacun des 16 groupes du secteur contient 16 mots, chaque mot étant répété 4 fois. Le secteur relatif au débit à 1,2 kbit/s délivre les 128 adresses successives de lecture de la mémoire RAM de stockage. Il délivre la même adresse pour les voies Vo à V7 pour cela chacun des 16 groupes du secteur contient 8 mots, chaque mot étant répété 8 fois. Le secteur relatif au débit à 600 bit/s délivre les 64 adresses successives de lecture de la mémoire RAM de stockage. Il délivre la même adresse pour les voies Vo à V15 pour cela chacun des 16 groupes contient 4 mots, chaque mot étant répété 16 fois. Cette mémoire REPROM 2970 donnant les adresses de lecture pour la voie Vo du canal Co est lue à partir d'adresse provenant de deux origines - les adresses de mot NM et de groupe NG proviennent respectivement du diviseur par 64 296c et du diviseur par 16 296d, de la base de temps 296. - l'adresse du secteur NS provient d'vine mémoire RAM 2971 de 128 mots de 7 bits, dans laquelle il n'y a que 80 mots utilisés. Pour chacun des 80 octets de la trame X 50 cette mémoire délivre sur 3 bits le secteur de la mémoire REPROM 2970 à utiliser, c'est à dire la référence du débit transporté. Cette mémoire 2971 est lue à partir du diviseur par 5 296a indiquant le numéro du canal NC et du diviseur par 16 296b indiquant le numéro de voie NV. Au numéro de paquet NP délivré par la mémoire 2970 il convient de rajouter une constante qui dépend du numéro de canal NC et du numéro de voie NV' relatifs à l'octet de la trame X 50. La règle pour obtenir l'adresse NPAC du paquet à lire consiste à rajouter à la valeur NP la valeur 8 NV'+NC où NV' représente donc le numéro de la voic et NC le numéro du canal. La valeur NC provient, comme cela a été décrit précédemment du diviseur 296a qui adresse la mémoire 2971, par contre la valeur NV' provient du contenu de la mémoire 2971 qui délivre cette valeur NV' sur 4 bits pour chaque octet de la trame X 50. Le numéro de paquet NPAC qui doit être lu, est donc obtenu au moyen d'un circuit additionneur 2972 dans lequel, au numéro de paquet NP délivré par la mémoire REPROM 2970 est ajouté la valeur de NC et de 8 NV' (il suffit pour cela d'utiliser les 4 bits de NV' en poids fort). En procédant de cette manière, il suffit au calculateur 25 (figure 5) de procéder à l'écriture (signal POS) de 80 mots dans la mémoire RAM 2971 pour configurer l'ordre de lecture de la mémoire de stockage 291 (ou 292). Dans la mémoire RAM 2971, le calculateur doit écrire pour chaque octet de la trame X 50, l'indication du débit transporté (3 bits) et le numéro de la voie dans la trame (4 bits). La règle pour obtenir l'adresse du paquet à lire NPAC en ajoutant à NP, la valeur de NC + 8NV' est détaillée, en ce qui concerne la valeur NC + 8NV', dans le tableau suivant |NC NC j O ss 1 1 2 1 3 1 4 1 NV' |0 | O | 1 1 2 1 3 1 4 1 1 8 9 10 11 12 12 16 1 17 1 18 1 19 1 20 1 J 1 24 1 25 1 26 1 27 1 28 33 34 35 36 |4 1 32 1 33 1 34 1 35 1 36| 5 40 41 42 43 44 |5 1 40 1 41 1 42 1 43 1 44 | 6 48 49 50 51 52 7 56 57 58 59 60 18 1 64 1 65 1 66 1 67 1 68 19 1 72 1 73 1 74 1 75 | 76 # I I I I I |10 | | 80 1 81 1 82 1 83 1 84 11 ss 88 j 89 1 90 1 91 1 92 12 96 97 98 99 100 112 1 96 1 97 1 98 1 99 1 100 13 104 105 106 107 108 14 112 113 114 115 116 15 120 121 122 123 124 Ainsi le dispositif de transmission de données à faible débit permet de transmettre efficacement lesdites données, en utilisant des moyens simples, sans diminuer le nombre de circuits disponibles pour la retransmission des voies de parole. Le choix d'un mode de multiplexage conforme à l'avis X 50, quoique non limitatif, est avantageux car les équipements relatifs à ce mode multiplexage sont fréquemment présents dans les stations, ce qui va encore dans le sens de la simplicité. En outre, selon une autre caractéristique de l'invention lorsque le dispositif de transmission de données à faible débit, utilise un mode de multiplexage conforme à ce qui est préconisé dans l'avis X 50 du CCITT qui impose une multitrame de 80 trames et ainsi un nombre de stations secondaires maximum égal à 80, pour augmenter avantageusement le nombre de stations, il est constitué des multitrames de n fois 80 trames. REVENDICATIONS 1. Dispositif de transmission de données à faible débit pour un système de transmission d'informations utilisant dans un sens de transmission le principe dit d'A.M.R.T., système de transmission constitué par un réseau comprenant une station principale et des stations secondaires comportant entre autres une mémoire de commande d'émission, dispositif caractérisé en ce qu'il comprend d'une part dans chaque station secondaire des moyens MTFD de transmission de données à faible débit associés à la mémoire de commande d'émission réorganisée pour cela de manière spécifique pour transmettre lesdites données, une tranche de temps de la trame AMRT étant partagée et affectée aux différents moyens MTFD pouvant se trouver dans des stations secondaires différentes grâce à l'organisation des trames successives en une multitrame permettant d'affecter une tranche de temps en fonction du débit à transmettre et d'autre part dans la station principale des moyens MRT pour reconstituer selon une trame prédéterminée les transmissions de données à faible débit présentes dans les tranches de temps partagées. 2. Dispositif de transmission de données à faible débit selon la revendication 1, caractérisé en ce que, de préférence, pour le partage et l'affectation des tranches de temps il utilise un type de multitrame du mène type que le multiplexage préconisé dans l'avis X 50 du CCITT. 3. Dispositif de transmission de données à faible débit selon l'une des revendications 1 à 2, caractérisé en ce que, dans chaque station secondaire pour transmettre lesdites données et pour commander l'émission desdites données, il exploite la mémoire de commande d'émission qui de préférence contient deux zones utiles, une première zone utile indiquant si une tranche de temps est affectée à une transmission de données à débit maximum ou à une transmission de données à faible débit, une seconde zone utile indiquant, pour ce dernier cas, si la trame considérée est affectée à cette transmission à faible débit. 4. Dispositif de transmission de données à faible débit selon l'une des revendications 1 à 3, caractérisé en ce que, à la station principale les moyens pour reconstituer, selon une trame prédéterminée composée de voies V et de canaux C, les transmissions de données à faible débit comprennent, entre autres, un organe d'adressage principalement constitué - d'une mémoire figée dans laquelle sont mémorisées les adresses de lecture pour la voie Vo du canal Co de la trame prédéterminée et ceci pour l'ensemble des différents débits, - d'une mémoire vive pour d'une part adresser le secteur de la mémoire figée à lire et d'autre part indiquer le numéro de la voie concernée, - d'un circuit additionneur pour ajouter aux valeurs d'adresse délivrées par la mémoire figée des constantes relatives à la voie V et au canal C concernés. 5. Dispositif de transmission de données à faible débit selon l'une des revendications 1 à 4, caractérisé en ce que, lorsque le mode de multiplexage adopté est conforme à celui préconisé dans l'avis X 50 du CCITT qui impose une multitrame de 80 trames et ainsi un nombre de stations secondaires maximum égal à 80, pour augmenter le nombre de stations, il est constitué des multitrames de n fois 80 trames.