Brevet FR2606568A1 — publié le 19880513

PROCEDE ET DISPOSITIF D'ACQUISITION RAPIDE DU RYTHME ET DE LA PHASE D'UN SIGNAL NUMéRIQUE, UTILISANT UNE BOUCLE A VERROUILLAGE DE PHASE ANALOGIQUE ET DES SAUTS DE PHASE. DESCRIPTION La presente invention concerne un procédé et un dispositif d'acquisition rapide du rythme et de La phase d'un signal numérique, utilisant une boucle à verrouillage de phase analogique et des sauts de phase. ELle s'applique notamment à la transmission d'informations sous forme numérique. Les solutions connues du problème de la récupération du rythme et de La phase en transmission numérique varient selon les types de transmission et les codes utilisés. Dans le cas ou le signal numérique reçu possède peu de raies d'énergie à la fréquence rythme, et c'est le cas des codes de type binaire ou bipolaire, on utilise des oscillateurs à quartz, synchronisés sur le signal reçu au moyen de boucles à verrouillage de phase, qui sont des boucles d'asservissement dans lesquelles l'asservissement peut étre soit de type numérique et procéder par sauts de phase, soit de type analogique et procéder par variation de la fréquence de l'oscillateur. Les figures 1 et 2 sont des vues schématiques de dispositifs connus de récupération du rythme et de la phase d'un signal numérique, qui utilisent respectivement un asservissement de type numérique et un asservissement de type analogique. Le dispositif schématiquement représenté sur la figure i est un dispositif de type numérique qui comprend une horloge rapide 2 de fréquence stable, proche d'un multiple du débit du signal reçu S, un moyen de saut de phase 4 ajoutant ou retranchant des impulsions à celles qui sont issues de L'horloge 2, un diviseur 6 fournissant un signal d'horloge HR au rythme du signal S reçu, un dispositif 8 d'extraction des informations de phase TS contenues dans le signal S, un comparateur de phase 10 recevant le signal TS et le signal d'horloge HR et fournissant une information d'avance ou de retard du signal TS par rapport au signal HR, et un filtre numérique 12 constitué Le plus souvent par un compteur-décompteur dont la sortie commande le moyen de saut de phase 4. Les variations de phase du signal HR fourni par Le diviseur 6 sont obtenues par l'ajout ou le retrait d'impulsions au signal de L'horloge rapide 2 par le moyen 4. La phase du signal HR est donc quantifiée et affectée de ce fait de sauts de phase permanents d'amplitude égale (à un coefficient multiplicatif près) à la période de L'horloge 2. Ces sauts de phase permanents, appelés "gigue de phase", peuvent être incompatibles avec certaines techniques de transmission comme l'annulation d'echo. De plus, en cas de longues suites de "O" dans le signal TS, L'horloge 2 n'étant pas asservie, la phase de HR peut glisser d'une valeur trop importante pour certains systèmes. Le dispositif de type numérique, qui est représenté sur la figure 1, a toutefois le mérite de permettre une mise en phase rapide lors de la mise en route de ce dispositif, par le choix des caractéristiques des sauts de phase quant à leur amplitude et leur cadence. Sur la figure 2, on a représenté schématiquement un dispositif de type analogique. Ce dispositif comprend un détecteur d'information de phase 14 du signal reçu S, un comparateur de phase 16 recevant sur une entrée le signal TS fourni par le détecteur 14 et sur l'autre entrée un signal d'horloge HR fourni par un diviseur 18 dont L'entrée est reliée à la sortie d'un oscillateur à quartz commandé en tension 20. Le comparateur de phase 16 fournit un signal de tension représentatif de L'écart de phase entre les signaux TS et HR. Cette tension est appliquée, après filtrage par un filtre 22, sur L'entrée de L'oscillateur 20. Les dispositifs utilisant un oscillateur commandé en tension, tel que le dispositif représenté sur la figure 2, n'ont pas les inconvénients de gigue et de glissement de phase en présence de "O", des dispositifs à sauts de phase, mais peuvent présenter au contraire une grande stabilité de phase, meme en présence de longues suites de "O" dans l'information de phase. En revanche, leur temps de mise en phase est relativement long, à cause du faible écart de fréquence que peut admettre Le quartz de L'oscillateur, par rapport à la fréquence nominale de celui-ci, ce qui est incompatible avec certaines utilisations telles que l'activation, à la demande, de systèmes de transmission. Par exemple, pour un signal numérique de débit 160 kbits/s, le temps de mise en phase de L'oscillateur peut atteindre plusieurs centaines de millisecondes. Pour éviter cet important délai de mise en phase, un dispositif a été proposé, dans la demande de brevet n08412675 du 10 août 1984. La figure 3 est une vue schématique de ce dispositif. Ce dernier résulte de l'adjonction au dispositif analogique classique (figure 2), d'un circuit de retard 24 qui est commandé par la tension de sortie VC du filtre 22 et fournit le signal d'horloge HR. A cet effet, l'entrée du circuit 24 est reliée à la sortie du diviseur 18. Contrairement au dispositif de la figure 2, le dispositif représenté sur ta figure 3 répond en un temps très court et fournit ainsi rapidement un signal d'horloge HR à la bonne phase, bien avant que l'oscillateur 20 se soit ajusté à la bonne fréquence. Mais, le circuit de retard 24 étant placé après le diviseur 18, il n'est pas possible (alors que cela l'était avec les dispositif représentés sur les figures 1 et 2) de disposer de signaux d'horloge de fréquences multiples de celle de HR et en phase avec HR (signaux notés nHR sur les figures 1 et 2), ce qui peut être un inconvénient pour certaines utilisations, notamment pour effectuer des suréchantillonnages Là où cela est nécessaire. La présente invention a pour but de remédier aux inconvénients des techniques connues qui ont été decrites en référence aux figures 1 à 3, en proposant un procéde et un dispositif d'acquisition du rythme et de la phase d'un signal numérique, qui ne causent pas de gigue, ou scintillement, de phase et permettent une mise en phase rapide du signal d'horloge, tout en permettant de disposer de signaux d'horloge de fréquences multiples du débit du signal numérique reçu et en phase avec ce dernier. De façon précise, la présente invention a tout d'abord pour objet un procédé d'acquisition du rythme et de la phase d'un signal numérique au moyen d'une boucle à verrouillage de phase analogique apte à fournir un signal d'horloge, procédé caractérisé en ce que l'on effectue L'acquisition en provoquant des sauts de phase du signal d'horloge et en ce que ces sauts de phase ne sont provoqués que pendant cette acquisition. L'emploi d'une boucle à verrouillage de phase analogique (munie d'un oscillateur commandé en tension) permet de conserver la stabilité de phase obtenue avec une telle boucle, et l'utilisation des sauts de phase qui sont activés seulement au cours de la période d'acquisition de phase permet d'accélérer cette acquisition (vis-à-vis d'une boucle analogique classique) et donc d'avoir une rapidité d'acquisition au moins comparable à celle que l'on obtient avec une boucle numérique. Selon un mode de mise en oeuvre particulier du procédé objet de l'invention, on produit, dans la boucle, un signal de commande dont l'évolution est liée à la différence de phase entre le signal numérique et le signal d'horloge, et l'on provoque les sauts de phase seulement lorsque le niveau de tension du signal de commande sort d'un intervalle déterminé de tensions. La présente invention concerne également un dispositif d'acquisition du rythme et de la phase d'un signal numérique, ce dispositif comprenant une boucle à verrouillage de phase analogique apte à fournir un signal d'horloge, dispositif caractérisé en ce que La boucle comprend : - un moyen de saut de phase du signal d'horloge en vue de réaliser ladite acquisition, et - un moyen de commande du moyen de saut de phase, conçu pour commander ce dernier seulement pendant Ladite acquisition. La structure du dispositif objet de L'invention permet, comme on le verra nieux par la suite, de disposer de signaux de fréquences multiples du signal d'horloge et en phase avec celuici (et donc avec le signal numérique), ce qui n'est pas possible avec le dispositif représente sur la figure 3. Selon un mode de réalisation particulier du dispositif objet de l'invention, ce dispositif comprend en outre un moyen d'extraction d'informations de phase contenues dans le signal numérique, en ce que la boucle comprend en outre - un moyen de comparaison de ces informations avec la phase du signal d'horloge, ce moyen de comparaison étant apte à fournir un signal représentatif de La différence de phase entre les informations et le signal d'horloge, - un moyen d'intégration du signal fourni par le moyen de comparaison, ce moyen d'intégration étant apte à fournir un signal de commande, et - un oscillateur commandé par Le niveau de tension de ce signal de commande, et en ce que le moyen de commande est apte à commander le moyen de saut de phase seulement lorsque le niveau de tension sort d'un intervalle déterminé de tensions. De préférence, le moyen de commande est conçu pour ne provoquer qu'un seul saut de phase chaque fois que le niveau de tension du signal de commande sort de L'intervalle déterminé, tout en ramenant ce niveau de tension dans l'intervalle. Dans une réalisation préférée de L'invention, L'intégrateur étant affecté de deux seuils de saturation respectivement positif et négatif, L'intervalle déterminé est Limité par une tension de consigne positive, inférieure au seuil de saturation positif, et par une tension de consigne négative, supérieure au seuil de saturation négatif. Dans une réalisation particulière de L'invention, le moyen de commande comprend : - un premier comparateur de tensions, qui est apte à changer d'état lorsque le niveau de tension du signal de commande devient supérieur à la tension de consigne positive et dont la sortie est reliée à une première entrée de commande du moyen de saut de phase, et - un second comparateur de tensions, qui est apte à changer d'état lorsque le niveau de tension du signal de commande devient inférieur à la tension de consigne négative et dont la sortie est reliée à une seconde entrée de commande du moyen de saut de phase. De préférence, chacun des deux comparateurs de tensions a un seuil de basculement qui est affecté d'un décalage, et l'intégrateur comprend : - un amplificateur différentiel, et - un condensateur ainsi qu'un commutateur analogique qui sont montés en parallèle entre l'entrée inverseuse et la sortie de L'amplificateur différentiel de L'intégrateur, et le moyen de commande comprend en outre une porte OU dont les entrées sont respectivement reliées aux sorties des comparateurs de tensions et dont la sortie commande le commutateur. Enfin, dans une réalisation particulière de l'invention, L'oscillateur est un oscillateur à quartz commandé en tension, la boucle comprend en outre un diviseur apte à fournir le signal d'horloge, la sortie de l'oscillateur est reliée à une entrée du moyen de saut de phase et la sortie de ce dernier est reliée à une entrée du diviseur. La présente invention sera mieux comprise à la lecture de La description qui suit, d'un exemple de réalisation donné à titre purement indicatif et nullement limitatif, en référence aux dessins annexés sur lesquels : - Les figures 1 à 3 sont des vues schématiques de dispositifs connus d'acquisition du rythme et de la phase d'un signal numérique, et ont déjà été décrites, - La figure 4 est une vue schématique d'un mode de réalisation particulier du dispositif objet de L'invention, - La figure 5 représente de façon plus détaillée, les circuits utilisés dans le dispositif représenté sur la figure 4, - la figure 6 est un oscillogramme illustrant la mise en phase d'un dispositif connu d'acquisition du rythme et de la phase d'un signal numérique, utilisant une boucle à verrouillage de phase analogique classique, et - la figure 7 est un oscillogramme illustrant la mise en phase du dispositif selon L'invention, représenté sur la figure 4. Sur cette figure 4, on a représenté un mode de réalisation particulier du dispositif objet de L'invention, qui comprend un moyen 26 d'extraction d'informations de phase TS contenues dans un signal numérique S et une boucle à verrouillage de phase analogique classique, qui est modifié conformément à la presente invention. Cette boucle à verrouillage de phase analogique comprend : - un moyen 28 de comparaison des informations de phase TS avec ta phase du signal d'horloge HR fourni par la boucle, ce moyen 28 de comparaison étant apte à fournir un signal représentatif de la différence de phase entre les informations TS et le signal d'horloge HR, - un intégrateur 30 prévu pour intégrer le signal fourni par le moyen 28 de comparaison, cet intégrateur etant apte à fournir un signal de commande, - un oscillateur à quartz commandé en tension 32, cet oscillateur étant commandé par le niveau de tension VC fourni par l'intégrateur 30, et - un diviseur 34 prévu pour fournir le signal d'horloge HR et, Lorsque cela est nécessaire, des signaux dont les fréquences sont multiples de celles du signal d'horloge HR et qui sont en phase avec ce dernier. Conformément à la présente invention, le dispositif représente sur la figure 4 comprend en outre un moyen 36 de saut de phase qui peut etre du même type que le moyen 4 utilisé dans le dispositif représenté sur la figure 1, ainsi qu'un moyen 38 de commande du moyen 36 de saut de phase. Ce moyen 38 est commandé par le niveau de tension VC, appelé plus simplement "tension VC" par la suite. La sortie de L'oscillateur 32 est reliée à une entre du moyen 36 de saut de phase et la sortie de ce dernier est reliée à une entre du diviseur 34. Le moyen 36 est insensible, ou "t ranspa rent", aux signaux issus de L'oscillateur 32, en l'absence de commande du moyen 36 par le moyen 38. On entend par Là qu'un saut de phase, en plus ou en moins, est engendré dans le dispositif représenté sur la figure 4 si et seulement si un signal de commande de saut de phase est envoyé au moyen 36 de saut de phase par le moyen 38 de commande. L'intégrateur 30 est avantageusement un intégrateur parfait (sans fuite) pour permettre une mise en mémoire de la tension VC en l'absence d'informations de phase TS. De plus, la constante de temps de L'intégrateur est choisie de façon à etre inférieure au temps de mise en phase souhaité. Lorsque le dispositif représenté sur la figure 4 est mis sous tension, la phase du signal d'horloge HR est quelconque par rapport aux informations de phase TS. Le moyen 28 de comparaison, ou comparateur de phase, fournit un courant électrique à L'intégrateur 30. Ce dernier se sature bien avant que le signal fourni par l'oscillateur 32 ait suffisamment "glissé" pour avoir une bonne mise en phase du signal d'horloge HR. Alors, dans un dispositif à boucle de verrouillage de phase analogique classique, la phase du signal d'horloge HR vient en concordance avec les informations de phase TS au bout d'un certain temps qui est trop long pour certaines applications. L'intégrateur 30 quitte son état saturé et sa sortie fournit une tension VC correspondant, pour L'oscillateur 32, à la fréquence moyenne du débit du signal numérique S (après division gracie au diviseur 34). Selon la présente invention, pour éviter ce long glissement de phase du signal d'horloge, le moyen 38 commande des sauts de phase lorsque La tension VC dépasse l'un ou L'autre de deux points de consigne qui sont proches des seuils de saturation positif et négatif de l'intégrateur 30. Ces sauts de phase accélèrent grandement l'approche de La phase correcte pour le signal d'horloge HR. Dès que cette phase est atteinte, la tension VC converge vers sa valeur d'equilibre. Après cette mise en phase, il n'y a plus de dépassement des points de consigne et donc plus de saut de phase. Sur la figure 5, on a représenté plus en détail, des circuits qui sont utilisés dans le dispositif représenté sur la figure 4. Le moyen 26 extrait les informations de phase TS contenues dans le signal S. La réalisation de ce moyen 26 est fonction du type de code et de récepteur utilisé. La réalisation du comparateur de phase 28 peut etre également liée à celle du recepteur. A titre purement indicatif et nullement limitatif, le comparateur de phase 28 est identique à celui qui est décrit dans la demande de brevet n08412675 mentionnée plus haut (voir la figure 5 de cette demande) et qui s'applique à un code sans raie d'énergie importante à la fréquence rythme. Le comparateur de phase 28 comprend essentiellement deux bascules de type D 40 et 42, une bascule monostable 44, deux commutateurs analogiques 46 et 48 et deux résistances électriques identiques 50 et 52. Les informations de phase TS se présentent sous forme de signaux logiques dont les fronts montants sont représentatifs de la phase des éléments du code du signal numérique reçu S. Les informations peuvent comporter des lacunes dues aux "0" de ce signal. Les bascules de type D 40 et 42 reçoivent respectivement sur leur entrée d'horloge les informations de phase TS et le signal d'horloge HR. L'entrée D de la bascule 40 est maintenue au niveau logique haut. Sa sortie non-inverseuse Q est reliée à L'entrée D de la bascule 42. La sortie noninverseuse de cette dernière est reliée aux entrées RAZ de remise à zéro de chacune des bascules 40 et 42. Chaque front nontant de TS met à L'état "1" la bascule 40 qui fournit en sortie un signal numérique Vp. Ce signal Vp est remis à zero des le front montant suivant de HR, par la bascule 42. Chaque front nontant de TS déclenche également le monostable 44 qui fournit alors une impulsion Vp de durée préréglée, par 0 exemple de duree To/2, To étant la période d'horloge du signal numérique reçu S. Si HR est émis avec un décalage de To2 sur la phase moyenne de TS, les impulsions Vp et Vp ont même durée moyenne. Tout décalage de HR autre que To2 modifie la durée de Vp en plus ou en moins. Les impulsions Vp et Vp actionnent Les commutateurs 0 analogiques 46 et 48 qui permettent de relier, par une borne, les résistances 50 et 52 respectivement à des potentiels +V et -V. Ces résistances 50 et 52, qui sont par ailleurs reliées, par leur autre borne, à un point de nasse virtuelle M, forment des générateurs de courant égaux mais de sens contraires. L'intégrateur 30 comprend un amplificateur différentiel 54 et un condensateur 56. L'entrée inverseuse de l'amplificateur différentiel 54 est reliée au point M tandis que son entrée noninverseuse est mise à la masse. L'intégrateur 30 comprend également un autre condensateur 58 et une résistance électrique 60 ainsi qu'un commutateur analogique 62. Une borne de ce dernier est reliée, par l'intermédiaire d'une autre résistance électrique 64, à une borne du condensateur 56 tandis que L'autre borne du commutateur 62 est reliée au point M. L'autre condensateur 58 et La résistance 60 sont nontés en parallèle entre L'autre borne du condensateur 56 et L'autre borne du commutateur 62, et le point commun au condensateur 56 et à L'autre résistance 64 est relié à la sortie de L'amplificateur différentieL 54. L'autre condensateur 58 et la resistance 60 forment un réseau qui a pour fonction d'amortir la réponse de la boucle à verrouillage de phase analogique. Si les impulsions Vp et Vp sont de même duree, les o courants des résistances 50 et 52 s'annulent. Si ces impulsions n'ont pas La même durée, il en résulte un courant dans L'intégrateur 30, ce qui modifie La tension de sortie VC de ce dernier. S'il n'y a pas d'impulsions Vp du fait d'une suite "0" dans le signal S,- il n'y a pas non plus d'impulsions VpO et donc pas de modification de la sortie de L'intégrateur 30. Le moyen 38 de commande de saut de phase comprend essentiellement deux amplificateurs différentiels 66 et 68 formant des comparateurs de tension. Dans une réalisation particulière, dans laquelle le commutateur 62 et la résistance 64 ne sont pas présents, l'entrée inverseuse du comparateur de tension 66 est portée à un potentiel positif v+ légèrement inférieur au seuil positif de saturation de L'intégrateur 30 tandis que l'entrée non-inverseuse du comparateur de tension 66 est reliée à la sortie de L'intégrateur 30. L'entrée inverseuse du comparateur de tension 68 reçoit également la tension de sortie VC tandis que L'entrée non-inverseuse de ce comparateur de tension 68 est portée à un potentiel négatif v- qui est légèrement supérieur au seuil négatif de saturation de L'intégrateur 30. Les sorties des comparateurs de tension 66 et 68 sont reliées respectivement à deux entrées de commande du moyen de saut de phase. Les comparateurs de tension 66 et 68 permettent de comparer la tension VC à deux points de consigne qui correspondent respectivement à v+ et v-. Les sorties de ces comparateurs de tension 66 et 68 passent au niveau logique 1 lorsque ces points de consigne sont dépasses. On peut ainsi provoquer des sauts de phase consécutifs (en plus ou en moins) tant que la tension VC est supérieur à v+ ou inferieure v-. Mais une telle solution peut être une source d'instabiLité de la boucle à verrouillage de phase, si par exemple L'intégrateur de phase 30 reste saturé en raison d'une longue suite de "O" dans le signal S, ce qui bloque la boucle, alors que Les sauts de phase continuent à se produire. Une autre technique est préférable et consiste à ne provoquer qu'un seul saut de phase par passage de O à 1 des comparateurs de tension 66 et 68, en accompagnant ce passage d'une décharge partielle du condensateur 56 de L'intégrateur 30, ce qui diminue la valeur absolue de la tension VC. A cet effet, Le moyen 38 de commande comprend en outre une porte OU 70 dont les entrées sont respectivement reliées aux sorties des comparateurs de tension 66 et 68 et dont la sortie est reliée à L'entrée de commande du commutateur analogique 62. On prévoit aussi un Léger "décalage" ("offset") en entrée de chaque comparateur de tension 66 et 68 au moyen de résistances électriques 72 et 74 pour le comparateur 66 et de résistances électrique 76 et 78 pour le comparateur 68. La résistance 72 (respectivement 76) relie la sortie du comparateur de tension 66 (respectivement 68) à L'entrée noninverseuse de ce comparateur. Une borne de la résistance 74 est reliée à L'entrée non-inverseuse du comparateur 66 et la sortie de L'intégrateur 30 est reliée à l'autre borne de cette résistance -74. Une borne de la résistance 78 est reliée à l'entrée non-inverseuse du comparateur 68 et l'autre borne de cette résistance 78 et portée au potentiel v-, l'entrée inverseuse du comparateur 66 étant portée au potentiel v et L'entrée inverseuse du comparateur 68 reliée à la sortie de l'intégrateur 30. Ainsi, du fait de la porte OU 70, lorsque l'un des comparateurs 66 et 68 passe à l'état logique 1, le condensateur 56 de l'intégrateur 30 est déchargé par le commutateur analogique 62 et ta résistance 64 (qui a pour fonction de limiter, en tension, la décharge de ce condensateur 56) Lorsque ta tension VC atteint le point de consigne v+ par exemple (les explications sur le fonctionnement du dispositif données ci-après, étant aisément adaptables au cas où VC atteint v-), le comparateur 66 passe à L'état logique 1, ce qui provoque un saut de phase. Le commutateur 62 se ferme et le condensateur 56 se décharge jusqu'à ce que la tension VC ait suffisamment diminué pour que le comparateur de tension 66 repasse à L'état logique 0. (On précise que les résistances 72, 74, 76 et 78 sont choisies de façon à avoir, en valeur absolue, une baisse suffisamment importante de VC, par exemple de l'ordre de 10X de La valeur absolue des seuils de saturation, pour obtenir une impulsion de commande suffisamment importante du moyen de saut de phase et donc pour avoir un dispositif stable). Si, apres le saut de phase Bu au passage du comparateur 66 à l'état Logique 1),la bonne phase n'est pas atteinte, la tension VC remonte et le processus indiqué recommence. A la mise en phase ou après celle-ci, la tension VC n'augmente plus et le dispositif représenté sur la figure 5 se comporte comme un dispositif muni d'une boucle à verrouillage de phase analogique classique. La tension VC décro9t et converge vers la valeur correspondant, pour L'oscillateur à quartz commandé en tension, et après division par Le diviseur 36, à la fréquence du débit des données du signal reçu S. Tant qu'il n'y a pas de coupure d'alimentation ou de très longue coupure du signal reçu (quelques secondes dans l'exemple décrit), la tension VC reste comprise dans L'intervalle limite par v+ et v-, ce qui ne provoque plus de saut de phase. La figure 6 est un oscillogramme illustrant la mise en phase d'un dispositif classique, du genre de celui qui est représenté sur la figure 2, tandis que la figure 7 est un oscillogramme illustrant la mise en phase du dispositif selon l'invention, qui est représenté sur la figure 4. Le signal S est émis à un débit de 160 kbits/s. La frequence nominale de L'oscillateur à quartz commande en tension 32 est de 5,12 MHz, les sauts de phase provoqués par le moyen 36 sont de 195 ns et tes informations de phase extraites par le 15 moyen 26 sont pseudo-aléatoires (sequence 2 -1). Après stabilisation du signal d'horloge récupéré HR, on provoque un déphasage de l'horloge d'émission non représentée (qui cadence le signal S). Les oscillogrammes permettent d'observer la reaction des boucles à verrouillage de phase correspondantes à partir de cet instant et en particulier la tension de commande VC de L'oscillateur et la phase PH du signal d'horloge récupere. Sur la figure 6, on peut observer -la longue période de saturation de la tension VC et la phase correcte est obtenue en 140ms. Au contraire, sur la figure 7, sur laquelle L'échelle des temps est multipliée par 100 par rapport à celle de la figure 6, on observe que la phase correcte est obtenue en 0,6 ms. REVENDICATIONS 1. Procédé d'acquisition du rythme et de la phase d'un signal numérique (S) au moyen d'une boucle à verrouillage de phase analogique apte à fournir un signal d'horloge (HR), procede caractérisé en ce que L'on effectue L'acquisition en provoquant des sauts de phase du signal d'horloge (HR) et en ce que ces sauts de phase ne sont provoqués que pendant cette acquisition. 2. Procédé selon la revendication 1, caractérise en ce que l'on produit, dans la boucle, un signal de commande dont L'évolution est liée à la différence de phase entre le signal numérique (S) et le signal d'horloge (HR), et en ce que l'on provoque les sauts de phase seulement lorsque le niveau de tension (VC) du signal de commande sort d'un intervalle déterminé de tensions. 3. Dispositif d'acquisition du rythme et de la phase d'un signal numérique (S), ce dispositif comprenant une boucle à verrouillage de phase analogique apte à fournir un signal d'horloge (HR), dispositif caractérisé en ce que la boucle comprend - un moyen (36) de saut de phase du signal d'horloge (HR) en vue de réaliser Ladite acquisition, et - un moyen (38) de commande du moyen (36) de saut de phase, conçu pour commander ce dernier seulement pendant ladite acquisition. 4. Dispositif selon ta revendication 3, caractérisé en ce qu'il comprend en outre un moyen (26) d'extraction d'informations de phase (TS) contenues dans le signal numérique (S), en ce que la boucle comprend en outre : - un moyen (28) de comparaison de ces informations avec la phase du signaL d'horloge (HR-), ce moyen (28) de comparaison étant apte à fournir un signal représentatif de la différence de phase entre Les informations (TS) et le signal d'horloge (HR), - un moyen (30) d'intégration du signal fourni par le moyen (28) de comparaison, ce moyen (3Q) d'intégration étant apte à fournir un signal de commande, et - un oscillateur (32) commande par le niveau de tension (VC) de ce signal de commande, et en ce que le moyen (38) de commande est apte à commander le moyen (36) de saut de phase seulement lorsque le niveau de tension (VC) sort d'un intervalle déterminé de tensions. 5. Dispositif selon la revendication 4, caractérise en ce que le moyen (38) de commande est conçu pour ne provoquer qu'un seul saut de phase chaque fois que le niveau de tension (VC) du signal de commande sort de L'intervalle déterminé, tout en ramenant ce niveau de tension dans L'intervalle. 6. Dispositif selon L'une quelconque des revendications 4 et 5, caractérisé en ce que, L'intégrateur (30) étant affecté de deux seuils de saturation respectivement positif et négatif, L'intervalle déterminé est limité par une tension de consigne positive (v+), inférieure au seuil de saturation positif, et par une tension de consigne négative (v-), supérieure au seuil de saturation négatif. 7. Dispositif selon la revendication 6, caractérisé en ce que le moyen (38) de commande comprend : - un premier comparateur de tensions (66), qui est apte à changer d'état lorsque Le niveau de tension (VC) du signal de commande devient supérieur à la tension de consigne positive (v+) et dont la sortie est reliée à une première entrée de commande du moyen (36) de saut de phase, et - un second comparateur de tensions (68), qui est apte à changer d'état Lorsque le niveau de tension (VC) du signal de commande devient inférieur à la tension de consigne négative (v-) et dont La sortie est reliée à une seconde entrée de commande du moyen (36) de saut de phase. 8. Dispositif selon la revendication 7, caractérisé en ce que chacun des deux comparateurs de tensions (66, 68) a un seuil de basculement qui est affecté d'un décalage, en ce que L'intégrateur (30) comprend : - un amplificateur différentiel (54), et - un condensateur (56) ainsi qu'un commutateur analogique (62) qui sont nontés en parallèle entre L'entrée inverseuse et la sortie de l'amplificateur différentiel (54) de L'intégrateur (30), et en ce que le moyen (38) de commande comprend en outre une porte OU (70) dont les entrées sont respectivement reliées aux sorties des comparateurs de tensions et dont La sortie commande le commutateur (62). 9. Dispositif selon L'une quelconque des revendications 4 à 8, caractérisé en ce que L'oscillateur (32) est un oscillateur à quartz commandé en tension, en ce que la boucle comprend en outre un diviseur (34) apte à fournir le signal d'horloge (HR), en ce que la sortie de l'oscillateur (32) est reliée à une entrée du moyen (36) de saut de phase et en ce que la sortie de ce dernier est reliée à une entrée du diviseur (34).