Brevet FR2600795A1 — publié le 19871231

260O795 PROCEDE DE GESTION D'UN CIRCUIT ELECTRONIQUE ET CIRCUIT METTANT EN OEUVRE UN TEL PROCEDE La présente invention concerne un procédé de gestion d'un circuit électronique. Elle concerne aussi un circuit mettant en oeuvre un tel procédé. Elle trouve application dans le domaine de la protection matérielle (hardware) des logiciels et des données infor5 matiques. Dans un nombre croissant d'applications, le fabricant d'un circuit ou l'utilisateur primaire d'un tel circuit subit un risque de copiage des informations, programmes ou données, qu'il inscrit dans une mémoire du circuit. C'est le cas dans le domaine des ordinateurs 10 à logiciels intégrés (moniteurs, systèmes d'exploitations, utilitaires) et aussi dans celui de la carte bancaire. Un moyen contiste à prévoir toutes les procédures d'accès matériel et à prévenir toute tentative non désirée par exemple par destruction de données. Selon un autre 15 moyen, il s'agit de coder les données ou leur séquence de telle manière que l'information qu'elles contiennent devienne inexploitable telle quelle. Malheureusement, l'ingéniosité des pirates, malgré la qualité des protections contraint le propriétaire à varier autant que possible 20 les modes de protection physique. L'invention propose un moyen particulièrement avantageux. En effet, elle concerne un procédé de gestion d'un circuit électronique comme un circuit à mémoire de mots binaires qui consiste à sélectionner l'un parmi au moins deux modes de fonctionnement du circuit en programmant au moins une 25 cellule de la mémoire, chaque mode impliquant une région d'adresses particulières de la mémoire. L'invention concerne aussi un circuit électronique comportant une mémoire à cellules de mots binaires caractérisé en ce qu'il comporte deux cellules programmées en parallèle, qui possèdent un 30 unique chemin d'écriture et deux chemins de lecture connectés à un organe de gestion de mode de fonctionnement dont le contenu permet de sélectionner un mode particulier du fonctionnement du circuit, impliquant une région d'adresses particulières de la mé5 moire. D'autres caractéristiques et avantages de la présente invention apparaîtront à l'aide de la description d'un exemple non limitatif de réalisation et des figures qui sont: - la figure 1: un schéma d'une cellule selon l'invention entou10 rée de ses aides, - la figure 2: un schéma d'un circuit complet selon l'invention, - la figure 3: un chronogramme d'état de deux bus du circuit, - la figure 4: un schéma d'un motif de cellules de mémoire. A la figure 1, deux cellules de la mémoire permettent d'établir 15 une redondance dans l'information de sélection. Chaque cellule est ici constituée par un seul transistor à grille isolée d'une mémoire de type EPROM. Les grilles des cellules 1 et 2 sont reliées à un organe de sélection 7 qui décode l'adresse reçue par la connexion 10. Le - chemin d'écriture comporte un registre d'écriture 3 dont chacune 20 des deux sorties est reliée à l'entrée de la cellule I ou 2 correspondante. L'entrée 9 du registre reçoit la donnée à inscrire à priori d'un organe de programmation extérieur au circuit à la disposition du légitime propriétaire de Pl'information. Cette disposition permet entre autres de combiner l'invention, dans un but de sécurité accrue 25 à des techniques de codage ou d'encryptage. Chaque cellule comporte un chemin de lecture à un amplificateur de lecture 4 ou 5, classique pour toute cellule du plan mémoire. Les sorties des amplis sont connectées à un noeud constitué dans un exemple de réalisation par un circuit - de logique combinatoire. 30 Celuici comporte dans un mode de réalisation une porte NON ET 6 dont la sortie 8 est connectée à un organe de décodage des adresses de la mémoire utile. Ainsi, dans le procédé de l'invention, un mode de fonctionnement implique une région d'adresses particulières de la mémoire. Chaque région peut être une succession d'adresses successives. Les régions peuvent être disjointes deux à deux. Le but de l'invention dans tous les cas est d'interdire l'accès à une région d'adresses ne correspondant pas au mode de fonctionnement programmé, c'est-àdire sélectionné par le fabricant du circuit de l'invention quand il enregistre les cellules 1 et 2. Dans un mode de réalisation, la mémoire est du type EPROM de 8 kilo-octets d'adresse. Deux modes de fonctionnement seulement sont prévus. Les deux régions d'adresses correspondantes sont non disjointes. La première région comporte les 4 kilo-octets d'adresses 10 du début de la mémoire et la seconde région comporte 8 kilo-octets complets de la mémoire. A la figure 2, on a représenté un circuit selon l'invention. Un décodeur 15 reçoit du circuit de protection 13 un signal 14 lui indiquant quelle région d'adresses 18 ou 19 il peut atteindre dans la 15 mémoire 20 du type EPROM. Pour celà, il comporte deux sorties 17 et 18 connectées à l'une ou à l'autre des deux régions du décodeur d'adresses de la mémoire. La programmation de la cellule est réalisée par son entrée 12. Un réseau programmable PLA Il sert à établir les niveaux de 20 programmation. Son entrée de commande 31 est protégée par un fusible 30. Une fois le fusible claqué, la reprogrammation de la cellule 13 est impossible. A la figure 3, le chronogramme indique l'état des deux bus d'accès 16 et 17. On constate qu'ils sont exclusivement actifs. A la figure 4, on a représenté une partie du dessin de la mémoire. Un carré de trois cellules de large ou quatre cellules de haut est réservé à la constitution pour permettre de sauvegarder la régularité du dessin. Le couple 24 de cellules 22 et 23 permet de prévoir la programmation selon l'invention. REVENDICATIONS 1. Procédé de gestion d'un circuit électronique comme un circuit à mémoire de mots binaires caractérisé en ce qu!il consiste à sélectionner un parmi au moins deux modes de fonctionnement du circuit en programmant au moins une cellule de la mémoire, chaque mode impliquant une région d'adresses particulière de la mémoire. 2. Circuit du type comportant une mémoire caractérisé en ce qu'il comporte deux cellules programmées en parrallèle, qui possèdent un unique chemin d'écriture et deux chemins de lecture connectés à un organe de gestion de mode de fonctionnement dont le 10 contenu permet de sélectionner un mode particulier de fonctionnement du circuit impliquant une région d'adresses particulières de la mémoire. 3. Circuit selon la revendication 2 caractérisé en ce que le chemin d'écriture comporte un circuit d'écriture à deux signaux de 15 sortie dédiés à chaque cellule et un organe de commande. 4. Circuit selon la revendication 2, caractérisé en ce que chaque chemin de lecture comporte un amplificateur de lecture ainsi qu'un noeud reliant deux chemins. 5. Circuit selon la revendication 4, caractérisé en ce que le 20 noeud est constitué par une porte NON.ET. 6. Circuit selon l'une des revendications 2 à 5 dont la mémoire est du type EPROM effaçable par rayonnement ou électriquement, caractérisé en ce qu'il comporte un fusible de contrôle d'accès au chemin d'écriture des deux cellules. 7. Circuit selon la revendication 2, caractérisé en ce que un motif complet de cellule mémoire est réservé pour implater une cellule de sélection de mode afin de simplifier le masque de définition du circuit intégré. 8. Circuit selon la revendication 3, caractérisé en ce que 30 l'organe de commande est constitué par une borne accessible de lextérieur. 9. Circuit selon la revendication 3, caractérisé en ce que l'organe de commande est constitué par un organe logique comme un réseau de portes programmables interne au circuit.