Brevet FR2610122A1 — publié le 19880729

Titre: SYSTEME DE CONTROLE D'ECRITURE DANS UNE TABLE HISTORIQUE DES BRANCHEMENTS. La présente invention se rapporte à un système de contrôle d'écriture dans une table historique des branchements (BHT) pour contrôler l'écriture dans une table historique des branchements dans un processeur de données de type à contrôle effectué à l'avance. Lors de l'exécution d'une instruction de branchement, c'est généralement le contrôle, effectué à l'avance, de l'adresse de destination de branchement qui détermine la performance du processeur de données. Pour cette raison, en prenant note du fait que la direction de sranchement est fréquemment la même que les résultats d'une prédiction de branchement exécuté dans le passé, on propose une technique par laquelle on mémorise une adresse d'instruction de branchement et une adresse de destination de branchement déjà exécuté pour former une paire dans une table historique des branchements et on identifie l'adresse d'instruction de branchement en cherchant dans la table historique des branchements sans avoir à calculer l'adresse de destination de branchement. Pour des détails de cette technique, on peut se rapporter aux brevets U.S. No. 3 559 183 et No. 4 604 691. On mémorise dans cette table historique des branchements une adresse de destination de branchement identifiée à l'étape d'exécution arithmétique d'une instruction de branchement. La recherche dans cette table se fait à l'étape de l'appel préalable de l'instruction précédant l'étape d'exécution arithmétique. Lorsqu'il faut soumettre un train d'instructions constitué d'une séquence d'instructions à un contrôle effectué à l'avance, l'écriture dans la table historique des branchements lors d'une instruction précédente et la recherche dans la table lors d'une instruction suivante sont en conflit l'une avec l'autre. Une mémoire à accès direct pour réaliser une table hisorique des branchements ne permet habituellement pas d'effectuer cette recherche au cours de l'opération d'écriture. Pour cette raison, lorsque l'instruction de branchement est succeptible de se traduire par une boucle, comme c'est le cas pour une instruction de décompte de branchements (BCT), il se présente l'inconvénient que l'action consistant à appeler préalablement l'instruction, dans un train comportant une instruction de branchement, selon le nombre d'instructions du train succeptibles de se traduire par une boucle, vient en conflit avec l'opération d'écriture dans la table historique de branchements, cette dernière opération ayant priorité pour empêcher la recherche dans la table BHT. Un but de la présente invention est donc de remédier à l'inconvénient mentionné ci-dessus et de proposer un système de contrôle d'écriture dans la table BHT, à employer dans un processeur de données du type à contrôle effectué à l'avance, ce par quoi on améliore la performance de branchement de la boucle en évitant une écriture inutile dans la table BHT. Selon l'un des aspects de l'invention, on propose un système pour contrôle, effectué à l'avance, des instructions, comportant une table historique de branchements BHT qui mémorise, pour former une paire, une adresse d'instruction de branchement et une adresse de destination de branchement de l'instruction de branchement, comprenant des moyens d'indication d'écriture pour produire un signal d'indication d'écriture pour indiquer qu'une adresse de destination de branchement est en cours d'écriture dans la table BHT sur la base du résultat de ltexécution d'une instruction de branchement; comprenant aussi un moyen d'affichage d'exécution répétitive pour produire un signal d'affichage d'exécution répétitive indiquant qu'une série de trains d'instructions sont en cours d'exécution répétitive; et un moyen d'empêchement, sensible à un signal d'affichage d'exécution provenant du moyen d'affichage d'exécution répétitive, pour empêcher qu'un signal d'indication d'écriture provenant du moyen d'indication d'écriture ne soit envoyé en tant que signal de validation de la table historique des brancherents. D'autre caractéristiques et avantages de l'invention ~tparaitront à partir de la description détaillée ci-cessous prise en liaison avec les dessins joints sur lesquels: - la figure 1 représente une réalisation préférée de l'invention; - la figure 2 représente la structure détaillée de l'unité de décodage d'instructionl de la figure 1; - la figure 3 représente la structure détaillée de l'unité arithmétique 4 de la figure 1; - la figure 4 représente la structure détaillée du circuit de contrôle 5 de la table historique de branchements, du circuit 6 indicateur de boucle et du circuit 7 de commande de la table BHT de la figure 1; et - les figures 5 à 11 sont des schémas pour décrire des trains d'instruction applicables à la réalisation de l'invention et à son opération. Sur les figures 1 à 11, les mêmes chiffres de référence représentent respectivement les mêmes éléments de structure. On va maintenant décrire en détail l'invention en se référant aux dessins. En se référant à la figure 1, une réalisation de l'invention présente une unité 1 de décodage d'instruction pour décoder une instruction située dans un mot d instruction fourni par une unité de mémoire (non représentée) par l'intermédiaire d'une ligne de signal 112, pour envoyer le résultat du décodage sur la ligne de signal 102 et pour recevoir le résultat du branchement fourni par l'intermédiaire d'une ligne de signal 114. En se reportant maintenant à la figure 2, l'unité 1 de décodage d'instruction comporte un registre 11 de code d'instruction pour ranger le code d'instruction du mot d'instruction fourni par l'unité de mémoire (non représentée) par l'intermédiaire de la ligne de signal 112; un circuit 12 de décodage d'instruction pour envoyer à une ligne 121 une information relative à l'instruction indiquant le type de l'instruction sur la base du code d'instruction fourni par le registre 11 du code d'instruction par l'intermédiaire d'une ligne de signal 120 et, en même temps, pour évaluer la non-confirmation d'une prédiction précédente sur la base du résultat d'analyse fourni par l'intermédiaire de la ligne de signal 114, pour démarrer le décodage d'une instruction dans la direction de branchement correct; et une mémoire tampon 13 d'information relative à l'instruction pour mémoriser l'information relative à l'instruction et l'information relative au branchement provenant du circuit 12 de décodage d'instruction jusqu'au moment de l'exécution de l'instruction et, en réponse à l'exécution de l'instruction, pour envoyer l'information relative à l'instruction et l'information relative au branchement sur les lignes 1021 et 1022. Maintenant, avant de décrire une unité arithmétique 4 pour exécuter une instruction et confirmer une prédiction de branchement en accord avec l'indication de l'information relative à l'instruction provenant de la mémoire tampon 13 d'information relative à l'instruction, on va expliquer en détail en quoi consiste un contrôle, effectué à l'avance, d'adresses, accompli en utilisant une table historique de branchements (BHT) 3. En se reportant à la figure 1, une unité 8 de contrôle d'adresse pour effectuer à l'avance un contrôle d'adresses envoie sur une ligne 101 une adresse d'instruction identifiée sur la base du mot d'instruction fourni par l'unité de mémoire (non représentée) par l'intermédiaire de la ligne 112 ainsi qu'une adres e de destination de branchement fournie par la table BHT 3 par l'intermédiaire d'une ligne 106; envoie = adresse de destination de branchement sur la ligne 103; et envoie une adresse d'appel préalable d'une instruction, ou une adresse d'appel préalable d'un opérande, à l'unité de mémoire (non représentée) par l'intermédiaire d'une ligne 104. Un registre 2 d'adresse d'instruction mémorise l'adresse d'appel préalable d'une instruction ou une adresse d'instruction de branchement fournie par l'unité 8 de contrôle d'adresse par la ligné 101 et l'envoie sur une ligne 105. La table BHT 3, lorsque l'on y effectue une recherche, envoie une adresse de destination de branchement prédit à l'unité 8 de contrôle d'adresse par l'intermédiaire de la ligne 106 en réponse à une adresse d'appel préalable d'une instruction fournie par le registre 2 d'adresse d'instruction par l'intermédiaire de la ligne 105. Ce registre 2 d'adresse d'instruction, lors de l'exécution de l'écriture dans le registre, enregistre l'adresse de destination de branchement, fournie par l'unité 8 de contrôle d'adresse par l'intermédiaire de la ligne 103, en une position indiquée par l'adresse d'instruction de branchement fournie par l'intermédiaire de la ligne 105 et en réponse à un signal de. validation fourni par l'intermédiaire d'une ligne 111. Pour tous détails concernant cette unité 8 de contrôle d'adresse, ce registre 2 d'adresse d'instruction et cette table historique de branchements 3, on peut se référer à la spécification de la demande internationale numéro de série No. PCT/JP87/00122 déposée par le même déposant le 26 Février 1987. On va maintenant décrire en détail la génération du signal de validation envoyé sur la ligne 111, qui constitue une caractéristique significative de l'invention. On va d'abord décrire l'unité arithmétique 4 qui est la source de ce signal. En se reportant à la figure 3, l'unité arithmétique 4 est équipée d'un circuit 41 d'exécution d'instruction pour exécuter l'opération arithmétique sur les opérandes fournis par l'unité de mémoire (non représentée) par l'intermédiaire d'une ligne 107 comme indiqué par l'information relative à l'instruction fournie par l'intermédiaire de la ligne 1021, ainsi que d'un circuit 42 de confirmation de prédiction pour traiter le résultat d'exécution fourni par ce circuit 41 d'exécution de l'instruction, par l'intermédiaire d'une ligne 401, avec une information relative à l'instruction pour évaluer la prédiction de branchement. Ce circuit 42 de confirmation de prédiction envoie sur les lignes 114 et 118 (1081 - 1084) le type d'instruction de branchement fourni par l'intermédiaire de la ligne 1022, ainsi qu'une information indiquant une erreur dans la prédiction de branchement ou dans la direction de branchement, obtenue par l'évaluation de la prédiction de branchement sous contrôle effectué à l'avance. Aux lignes 114 et 1081 est transmis un signal indiquant une erreur dans la prédiction de branchement. A la ligne 1082 est transmis un signal d'exécution d'une instruction de décompte de branchement (BCT) qui est une instruction de branchement sur une boucle pour effectuer un branchement un nombre prescrit de fois dans la même direction, suivi d'un branchement dans une autre direction. A la ligne 1083 est transmis un signal indiquant une prédiction de ne pas utiliser la table BHT 3. A la ligne 1084 est transmis un signal indiquant que la direction du résultat du branchement est du côté (GO) du branchement. En se r sortant maintenant à la figure 4, un circuit 5 de commande de la table BHT reçoit, par une porte ET 53, le produit logique du signal indiquant une prédiction de ne pas utiliser la table BHT 3, fourni par l'intermédiaire de la ligne 1083, ainsi que le signal indiquant que la direction du branchement, fournie par l'intermédiaire de la ligne 1084, doit être du côté (GO) du branchement; génère sur une ligne 115 un signal indiquant une écriture de destination de branchement; obtient, par une porte ET 52, le produit logique de ce signal indiquant l'écriture et du signal d'exécution de l'instruction PCT fourni par la ligne 1082; et active un circuit 6 d'indication de boucle indiquant la répétition de -la boucle. Par conséquent, le signal de sortie de la porte ET 52 sert de signal de démarrage de la boucle.Ce circuit 6 d'indication de boucle est inactivé par un signal résultant de l'obtention, par la porte ET 52, du produit logique du signal d'exécution de l'instruction BCT et d'un signal d'erreur de prédiction de branchement. Par conséquent, le signal de sortie de la porte ET 52 est un signal de fin de boucle. Signalons en outre que le circuit 5 de contrôle de la table BHT envoie, intact sur une ligne 110, le signal d'exécution d'instruction BCT fourni par la ligne 1082. ans un circuit 7 de contrôle d'écriture, une porte NON ET 71 constate la non-conjonction du signal d'exécution de l'instruction BCT fourni par la ligne 110 et d'un signal indiquant l'activation de l'indicateur de boucle fourni par une ligne 113. Le produit logique du signal de sortie de cette porte NON ET 71 et le signal indiquant l'écriture, fourni par la ligne 115, est fourni par une porte ET 72 dont le signal de sortie sert de signal de validation pour la table BHT 3, par l'intermédiaire de la ligne 111. Un signal indicateur d'activation pour le circuit 6 indicateur de boucle indique que l'instruction BCT est en cours d'exécution, ctest-à-dire que la boucle est exécutée de façon répétitive et l'émission de ce signal indicateur d'activation empêche la génération du signal de validation en réponse à l'indication d'un signal d'écriture fourni par la ligne 115. La raison pour laquelle la génération du signal de validation doit être empêché-e sera expliquée ci-dessous au titre d'un exemple de train d'instructions. On va tout d'abord décrire en détail le fonctionnement de la réalisation de l'invention en se référant aux dessins joints en prenant comme exemple un premier train d'instructions. En se reportant à la figure 5, un train d'instruction comprend sept instructions OP1 à OP7 et une instruction de branchement TRCTn. En se reportant à la figure 6, supposons que l'exécution du train d'instruction représenté sur la figure 5 se répète quatre fois ou davantage. Dans le train 1, qui représente la première exécution, la valeur initiale est mémorisée à une position correspondant à l'adresse de l'instruction de branchement TRCTn dans la table BHT 3 de la figure 1. Par conséquent l'adresse de l'instruction de destination de branchement doit être mémorisée dans la table BHT 3. Entre temps, lors du décodage de l'instruction de branchement TRCTn du train A, les instructions du train B, qui représente la seconde exécution, font l'objet d'un appel préalable sans attendre le résultat de l'exécution de l'instruction de branchement TRCTn. En se reportant à la figure 7, l'instruction de branchement TRCTn du train A elle-même appelle en préalable dex mots d'instructions, c'est-à-dire les instructions 1 et OP2 du train B. En même temps, les quatre Istructions, OP3, OP4, OP5 et OP6, à la suite des instructions OP1 et OP2, font également l'objet d'un appel préalable. En se reportant à nouveau à la figure 6, les trains B, C et D, représentant respectivement la seconde, troisième et quatrième exécutions, font l'objet d'un appel préalable dans la même opération. C'est la table BHT 3 que l'on utilise pour ces appels préalables. Par conséquent, la même adresse de destination de branchement est inscrite de façon répétitive du fait que la direction de branchement est souvent dans la même direction que les résultats des prédictions de branchements exécutés dans le passé. Dans l'exemple représenté sur la figure 6, les adresses de destination de branchement des instructions de branchement TRCTn des trains A, B et C sont l'adresse d'instruction de la même instruction OP1 Une caractéristique de l'invention consiste à éviter, au vu de cette boucle, la répétition de l'écriture, dans la table BHT, de la même adresse de destination de branchement. On va maintenant expliquer, en se référant à la figure 8, comment fonctionne le contrôle, effectué à l'avance, en mode pipeline lorsqu'un branchement est prédit. On démarre tout d'abord à l'étape de décodage DI, un appel préalable de l'instruction de branchement TRCTn du train d'instructions A, et,à une étape AI de génération d'adresse, on rend définitive une adresse de destination de branchement. A une étape PI d'appel de pages, on cherche dans la table BHT 3 pour confirmer la présence d'une adresse de destination de branchement et l'en extraire. En partant de l'étape qui vient immédiatement à la suite, l'instruction de destination de branchement prédite fait l'objet d'un appel préalable. Immédiatement après l'étape de transfert, au cours de laquelle l'instruction de destination de branchement ayant fait l'objet d'un appel préalable est transférée à partir d'une mémoire cache, on peut déclencher l'étape d'exécution pour l'instruction de destination de branchement.Ceci entraine un retard d'un cycle machine à partir de l'étape d'exécution de l'instruction de branchement. On va maintenant d'écrire en détail, en se référant à la figure 9, l'opération qui se produit lorsque le train d'instructions représenté sur la figure 5 se traduit en une boucle sans prédiction de branchement. L'appel préalable dans ce trains d'instructions est exécuté de façon telle que deux instructions OP1 et OP2 font d'abord l'objet d'un appel préalable à l'instruction de branchement TRCTn, puis que deux instructions à la fois, OP3 et OP4, OP5 et OP6, et OP7 et TRCTn font l'objet d'un appel préalable. Le mode pipeline d'exécution pour l'instruction de destination de branchement OP1 est mis en route en réponse à l'achèvement du transfert de l'instruction OP1 de destination de branchement à partir de la mémoire cache, à l'instruction de branchement TRCTn. Par conséquent 12 cycles machine sont nécessaires depuis le moment où l'opération démarre sur le pipeline d'exécution pour le train d'instructions A jusqu'au démarrage de l'opération sur le pipeline d'exécution pour 1 instruction de destination de branchement. En se reporant maintenant à la figure 10, du fait que l'adresse de destination de branchement du train d'instructions A est absente dans la table BHT 3, on l'écrit à l'étape d'écriture (voir (1)). Au cours de cette opération d'écriture, on ne peut pas se référer à la table BHT 3 par une opération d'appel préalable à l'instruction de branchement TRCTn du train d'1nstructions B (voir (2)). Donc, chaque fois que l'imst ction de branchement TRCTn du train B reconnait l'absence de l'adresse de destination de branchement dans la table BHT 3, c'est la même adresse de destination de branchement qui s'écrit dans la table BHT 3 (voir (3)) Du fait de cette écriture dans la table, l'instruction de branchement TRCTn du train d'instructions C qui doit faire l'objet de l'appel préalable suivant reconnait également l'absence de l'adresse de destination de branchement dans la table BHT 3, et la même adresse de destination de branchement s'écrit dans la table BHT 3.Par conséquent, au titre de cette répétition, 12 cycles machine sont toujours nécessaires entre le démarrage de l'opération sur le pipeline d'exécution du train d'instructions comprenant une instruction de branchement et le démarrage de l'opération sur le pipeline d'exécution du train d'instructions comprenant une instruction de destination de branchement. On va maintenant décrire en détail le fonctionnement de la réalisation de l'invention en se référant à la figure 11. En se reportant aux figures 1, 6 et il ensemble, l'instruction de branchement TRCTn du premier train d'instructions A effectue un appel préalable (X) de l'instruction OP1 de destination de branchement et de l'instruction OP2, qui vient immédiatement à la suite, du second train d'instructions B. A une étape de transfert P de ce pipeline d'appel préalable (X), l'instruction de destination de branchement OP1 est lue dans la mémoire cache. L'instruction de destination de branchement OP1 lue dans la mémoire cache à cette étape de transfert démarre le mode pipeline d'exécution dans le cycle machine suivant.Les instructions suivantes OP3, OP4, OP5 et OP6 du train d'instructions B opèrent sur le pipeline d'exécution, à la suite des pipelines (A) et (B) d'appel préalable des instructions. Si une valeur initiale est mémorisée dans le champ d'adresse de destination d'adresse de branchement de la table BHT 3, l'instruction de branchement TRCTn va le reconnaitre à l'étape d'appel de pages P, de sorte qu'une adresse de destination de branchement générée par opération arithmétique à l'étape d'exécution E sera écrite dans la table BHT 3 à l'étape d'écriture W. Cette opération d'écriture va venir en conflit avec l'opération de recherche dans BHT 3 à l'étape d'appel de pages P1 du pipeline (C) d'appel préalable pour l'instruction de branchement du train d'instructions B comprenant l'instruction de destination de branchement OP1. Puisque ce conflit rend impossible, pour l'instruction de branchement TRCTn du train d'instructions B, de chercher dans la table BHT 3 à l'étape d'appel de pages P1 du pipeline d'appel préalable (C), cette instruction reconnaitra l'absence d'adresse de destination de branchement dans la table BHT 3.Par conséquent, chaque fois que l'instruction de branchement TRCTn du train B reconnait l'absence d'une adresse de destination de branchement dans la table BHT 3, elle va s'efforcer d'écrire dans cette table BHT 3, à l'étape d'écriture W du pipeline d'exécution, une adresse de destination de branchement qui est le résultat obtenu à l'étape d'exécution E. On va décrire ci-dessous en détail cette opération en se reportant à la figure 4. Tout d'abord, lors de l'exécution de l'instruction de branchement TRCTn du train A, le circuit 5 de contrôle de la table BHT, le circuit 6 indicateur de boucle et le circuit 7 de contrôle d'écriture opèrent comme décrit ci-dessous. En se reportant à la figure 4, un signal indiquant une prédictic-: de ne pas utiliser la table BHT 3 est fourni par la ligne de signal 1083. Par conséquent, par l'intermédiaire de la ligne de signal 1083, il est fourni un signal indiquant que l'instruction de branchement exécutée demande le branchement dans une instruction autre que l'instruction indiquée par l'adresse de destination de branchement prédite dans la table BHT 3. La porte ET 53 fournit le produit logique de ce signal et d'un signal fourni par la ligne 1084 et indiquant que la direction de branchement est du côté de branchement (GO), et un signal indiquant l'écriture d'une nouvelle destination de branchement est fourni par la ligne 115.Dans l'exécution de l'instruction de branchement TRCTn du premier train, ou train A, par contre, c'est un signal "0" qui est placé comme valeur initiale dans le circuit 6 du détecteur de boucle. Par conséquent, le signal de sortie de la porte NON ET 71 sera "1", et le signal de validation sera fourni par la porte ET 72 à la ligne 111. En même temps que ce signal, le signal d'exécution de l'instruction BCT est fourni la ligne 1082 et le signal d'écriture pou#r une nouvelle desti nation de branchement est fourni par la porte ET 52, de sorte qu un signal d'activation du circuit 6 du détecteur de boucle sera fourni pa la porte ET 52. Ce signal d'activation fait passer le circuit 6 du détecteur de boucle au niveau "1". On va maintenant expliquer l'exécution de l'instruction de branchement TRCTn du train B. Du fait que le circuit 6 du détecteur de boucle a été activé lors de l'exécution de l'instruction de branchement TRCTn du train A, un signal "1" est fourni sur la ligne 113. Entre temps, en réponse à l'exécution de l'instruction de branchement TRCTn du train B, le signal d'exécution de l'instruction BCT est fourni sur la ligne 1082 et par conséquent, il est également fourni tel quel par la ligne 110. Il en résulte que c'est un signal "0" qui est fourni par la porte NON ET 71 et que le signal d'écriture pour une nouvelle destination de branchement, fourni par la ligne 115, est arrêté par la porte ET 72, de sorte qu'aucun signal de validation n'est généré par la ligne 111.Signalons en passant que, du fait que l'instruction de branchement TRCTn du train qui constitue la boucle finale (non représentée) est exclusive de la répétition de boucle, il sera fourni par ligne 1081 un signal de non-réalisation de prédiction de branchement. Du fait qu'en même tamps le signal d'exécution d'instruction BCT est fourni par la ligne 1082, la porte ET 51 fournit un produit logique qui donne un signal "1", en réponse auquel circuit 6 de l'indicateur de boucle est désactivé. En se reportant maintenant à la figure 11, du fait que l'exécution de l'instruction de branchement TRCTn du train B enpèche l'écriture dans la table BHT 3, on peut se référer à la table BHT 3, à l'étape d'appel de pages du pipeline d'appel préalable (F) pour l'instruction de branchement TRCTn du train C. Il en résulte que démarre l'opération du pipeline d'appel préalable (G) pour l'instruction de destination de branchement OPI du train D. C'est à l'étape de transfert de ce pipeline d'appel préalable (G) qu'est extraite l'instruction de destination de branchement OP1 du train D pour démarrer l'opération sur le pipeline d'exécution. Toutefois, du fait que le train C possède huit instructions et que huit cycles machine -sont nécessaires sur ce pipeline, l'opération du pipeline d'exécution pour l'instruction de destination de branchement OP1 du train D ne peut pas être mise en route r ant achèvement de l'étape de décodage D de l'inst cation de branchement TRCTn, qui est l'instruction finale du train C. Par conséquent, il suffit de huit cycles machine entre le moment où commence l'opération du pipeline d'exécution de OP1, qui est la première instruction du train C, le troisième train, et le moment du démarrage de l'opération de OPI, la première instruction du train D, le quatrième train, et par conséquent on a rendu possible une réalisation plus rapide du processus.Il n'est pas nécessaire que les intervalles correspondants, à partir du quatrième train et en poursuivant, soient de plus de huit cycles machine chacun. L'invention présente l'intérêt d'améliorer la performance de branchement de boucle en empèch-ant une écriture inutile dans la table historique de branchement au cours de l'exécution d'une boucle. REVENDICATION Système de contrôle d'écriture dans une table historique de branchements pour un contrôle d'instructions, effectué à L'avance, dans un processeur de données du type à contrôle effectué à l'avance, comprenant une table historique de branchements qui mémorise, sous forme de paire, une adresse d'instruction de branchement et une adresse de destination de branchement de l'instruction de branchement, comprenant: des moyens (7) d'indication d'écriture pour produire un signal d'indication d'écriture pour indiquer qu une adresse de destination de branchement est en cours d'écriture dans ladite table historique de branchement sur la base du résultat de l'exécution d'une instruction de branchement; un moyen (6) d'affichage d'exécution répétitive pour produire un signal d'affichage d'exécution répétitive indiquant qu'une série de trains d'instructions sont en cours d'exécution répétitive; et des moyens (71, 72) d'empêchement sensibles à un signal d'affichage d'exécution provenant dudit moyen d'affichage d'exécution répétitive,pour empecher qu'un signal d'indication d'écriture provenant dudit moyen d'indication d'écriture ne soit émis en tant que signal de validation de la table historique des branchements.