Brevet FR2599572A1 — publié le 19871204

PROCEDE ET DISPOSITIF DE MULTIPLEXAGE DE SIGNAUX BINAIRES La présente invention concerne de façon générale un procédé de multiplexage de signaux binaires présents sur des lignes distinctes et devant être envoyés sous forme série sur une ligne unique. Elle s'applique plus particulièrement à la connexion d'un ensemble de terminaux tels que : terminal a -écran et clavier, imprimante, modem, etc.) à un ordinateur central comprenant luimême, par exemple, une unité centrale, des mémoires vives et mortes (RAM et ROM), des dispositifs d'entrée/sortie et divers périphériques tels que des mémoires de masse. De façon classique, pour connecter plusieurs terminaux à un ordinateur central, on associe ces terminaux par groupes à un panneau de distribution lui-même relié à un accès d'entrée/sortie de l'ordinateur central. Classiquement, chaque terminal comprend une dizaine de bornes d'entrée/sortie. Ainsi, si l'on veut connecter plusieurs terminaux à un panneau de distribution, on devra prévoir un connecteur à plusieurs dizaines de broches entre chaque panneau et l'ordinateur central. Pour un câble de liaison à plusieurs dizaines de fils, les normes entrainent une limitation de la distance maximale à une valeur de l'ordre du mètre.Ainsi, avec un panneau de distribution normal, la distance entre le panneau et l'ordinateur central est limitée à 1 mettre. Ceci entrain qu'il est difficile ou hasardeux de disposer un ensemble de terminaux trop loin de l'emplacement de l'ordinateur central et notamment que les panneaux de distribution sont pratiquement au voisinage immédiat de l'ordinateur central. En fait, dans des applications pratiques, on souhaiterait, par exemple à I'interieur d'un immeuble, disposer des groupes de terminaux eux-mêmes éloignés de l'ordinateur central.. C'est un objet de la présente invention que de prévoir un procédé de multiplexage permettant, étant donné une carte de distribution reliée par des ensembles de plusieurs fils à divers terminaux, de connecter cette carte de distribution à l'ordinateur central par l'intermédiaire d'une liaison simple, par exemple une paire de fibres optiques, une- double liaison bifilaire, une liaison à deux fils et une masse... Pour atteindre cet objet, la présente invention propose un nouveau procédé de multiplexage permettant d'envoyer un plus grand nombre d'informations sur une ligne bifilaire. De façon générale, au départ, un multiplexage utilise un échantillonnage de chacune des informations qu'il doit combiner avec d'autres. C'est le nombre d'échantillons par information qui définit la qualité du traitement. Pour un échantillonnage donné, dans l'art antérieur, on transmet dans la liaison multiplexée un nombre d'éléments d'information égal au nombre d'échantillons, en utilisant éventuellement divers procédés de compression de données évitant, par exemple, d'envoyer des suites de signaux identiques. Ainsi, un objet général de la présente invention est de prévoir un procédé-d'échantillonnage en vue d'un multiplexage permettant, pour un échantillonnage donné, d'envoyer un nombre d'informations inférieur au nombre d'échantillons tout en conservant la précision liée à ltéchantillonnage. Pour atteindre cet objet ainsi que d'autres, la présente invention prévoit un nouveau procédé de multiplexage de signaux présents sur un ensemble de m lignes de données, sur lesquelles apparaissent des signaux binaires variant entre un état haut (1) et un état bas (O) à un rythme maximal correspondant à une fréquence fO, comprenant les étapes suivantes : échantillonner chaque ligne à une fréquence f (f supérieur à nfO, n étant un entier) et détecter en synchronisation avec cet échantillonnage les changements d'étant des signaux de chaque ligne ; prévoir un compteur effectuant de façon cyclique un comptage de O à n-l à la fréquence f, mémoriser après chaque transition d'une ligne le contenu du compteur et l'état (1 ou O) de celle-ci selon un mot mémoire, émettre séquentiellement les mots mémoire sur une ligne de transmission à un rythme supérieur à nmf. Ce procédé permet une compression des données à transmettre en remplaçant n échantillons par [log2(n)+1] echantillons. Un autre objet de la présente invention est de prévoir un dispositif mettant en oeuvre ce procédé. Pour atteindre cet autre objet, la présente invention prévoit un dispositif de multiplexage de signaux binaires présents sur m lignes de données et apparaissant à un rythme maximal correspondant à une fréquence fO, comprenant un compteur comptant cycliquement de O à n-l (n étant un entier) à une fréquence supérieure à nfO, pour chaque ligne : un circuit d'échantillonnage- détection pour détecter les transitions de cette ligne en synchronisation avec les impulsions d'échantillonnage à une fréquence supérieure à nfO, et une bascule à (n+l) bits pour mémoriser à chaque transition de cette ligne un mot mémoire indicatif de ltétat de la ligne et de la valeur du compteur immédiatement après la transition, un registre à écalage à entrées parallèles et à sortie série recevant les entrées des m bascules dans des cases successives et fournissant séquentiellement, à une fréquence supérieure à nmf0, la suite des mots de chaque bascule. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un mode de réalisation particulier faite en relation avec les figures jointes parmi lesquelles la figure 1 représente de façon générale le couplage de terminaux à un ordinateur central la figure 2 représente des chronogrammes destinés à illustrer le fonctionnement de la présente invention la figure 3 représente un mode de réalisation d'un codeur selon la présente invention la figure 4 représente un mode de réalisation particulier d'un détecteur de front selon la présente invention ; la figure 5 représente le schéma général d'un multiplexeur selon la présente invention ; et la figure 6 représente de façon symbolique les sorties d'un multiplexeur selon la présente invention. ta figure 1 illustre de façon générale le problème que la présente invention vise à résoudre et qui a dét été présenté ci-dessus. Etant donné un ordinateur central 1, quand on cherche à lui connecter des terminaux 2-1, ..., 2-m tels que des terminaux à écran et clavier, des imprimantes, des modems, etc., on utilise généralement une carte intermédiaire 3 dite panneau de distribution. Cette carte comprend d'une part des connecteurs 4-1, 4-2, ..., 4-m en nombres égaux au nombre maximal de terminaux que l'on veut relier, d'autre part un connecteur 5 destin à assurer la liaison avec le dispositif de traitement central.De façon classique, chaque terminal comprend une dizaine de fils de connexion mais seuls certains de ces fils, couramment un ou deux, sont susceptibles de véhiculer des éléments d'informations se répétant périodiquement de façon rapide. En l'absence de multiplexage, la liaison entre l'ordina- teur central 1 et la carte de distribution 3 est assurée par autant de fils que la liaison vers chacun des terminaux multipliés par le nombre de terminaux. Par exemple, pour huit terminaux reliés par chacun 10 fils, on aura 80 fils reliés au connecteur 5 sans compter les connexions de masse. En fait, couramment, ce nombre est légèrement plus réduit car dans les liaisons entre chacun des terminaux et le panneau de distribution, certains fils portent des messages généraux communs qui se retrouvent sur un même fil entre le panneau de distribution 3 et l'ordinateur central 1. Ainsi, si on a huit terminaux connectés chacun par 10 fils, le nombre de fils entre l'ordinateur central et le panneau de distribution pourra être de l'ordre de 50 à 80. De toute manière, à partir du moment où un câble de liaison porteur d'informations dépasse un nombre de fils de l'ordre de la trentaine, les normes existantes entraînent une limitation de la longueur de ce fil à une valeur de l'ordre du mètre. En effet, au-delà de cette valeur, il est susceptible de se produire des défauts liés aux bruits. En ce qui concerne les câbles à 10 fils entre le panneau de distribution et les terminaux la longueur limite imposée par les normes est de l'ordre de 10 à 20 mètres. Comme on l'a déjà énoncé précédemment, la présente invention vise à réaliser une liaison bifilaire ou au maximum trifilaire entre l'ordinateur central 1 et le panneau de distribution 3 en prévoyant dans le panneau de distribution 3 une carte de multiplexage que l'on appellera carte CREM selon le sigle de l'expression anglo-saxonne Cluster Remote Extension Multiplexer (Multiplexeur pour Réseau de Terminaux à Distance). Le principe de base du procédé de multiplexage selon la présente invention va d'abord être exposé en relation avec la figure 2, et sera repris ci-après en relation avec les modes de réalisation du dispositif selon l'invention illustrés en figures 3 à 5. Etant donné un signal de données D codées en binaire, c'est-8-dire pouvant se trouver à un niveau haut (1) ou à un niveau bas (0), et en supposant que la période la plus courte entre deux transitions est celle représentée sur la ligne D de la figure 2 (correspondant à une fréquence fO), la présente invention prévoit de façon classique d'échantillonner par un signal d'horloge C1 ce signal de données D. Dans l'exemple de la figure, on a choisi une fréquence d'échantillonnage supérieure à huit fois la fréquence fO.A la suite de cette échantillonnage, on fournit à partir du signal de données D un signal P ou signal de fronts synchronisé sur les impulsions d'horloge et l'on peut éventuellement fournir par divers moyens à partir de ce signal P un signal S correspondant à une impulsion pour chacune des impulsions d'horloge suivant une transition. Selon la présente invention, il est prévu de faire agir parallèlement à ce système d'échantillonnage un compteur fonctionnant de façon acyclique, au rythme des impulsions d'horloge C1. Pour chaque transition du signal P on fournit un signal binaire WWW correspondant au comptage du compteur au moment de la transition. Dans l'exemple de la figure 2, on voit que pour les deux transitions du signal P le compteur a atteint la valeur 5. Ensuite, comme information représentative de la transition, on transmettra cette valeur 5 codée en binaire (WWW = 101) accompagnée d'un bit de position P égal à O ou 1 selon que, à l'instant du signal d'horloge, le signal P est haut ou bas. Alors que de façon classique, on aurait envoyé un élément d'information (1 bit) à chaque instant d'échantillonnage, c'est-à-dire huit bits entre les deux transitions représentées, selon l'invention, on enverra seulement un signal à quatre bits (trois bits correspondant à la valeur indiquée en binaire du comptage au moment de la transition et un bit de position). Si on avait choisi un échantillonnage beaucoup plus serré, en prenant par exemple 16 échantillons pendant la période la plus courte possible entre deux transitions, au lieu d'envoyer de façon classique 16 bits d'informations, on enverrait selon la présente invention seulement 5 bits : 4 bits pour indiquer la valeur du compteur entre 0 et 15 et un bit de position. Ce procédé et ses avantages apparaitront plus clairement à la lecture de la description suivante d'un mode de réalisation particulier d'un appareil pour le mettre en oeuvre. La figure 3 représente un codeur 13 pour une ligne de données D.- Ce codeur est associé à un compteur 10 actionné par une horloge Cîl et fournissant sur trois sorties (dans le cas d'un comptage entre 0 et 7) la valeur binaire correspondant à son comptage en cours. Les sorties du compteur 10 sont connectées à trois premières entrées d'une bascule à mémoire (latch) 11. La bascule 11 reçoit sur sa quatrième entrée le signal de sortie P d'un détecteur de front 12 correspondant au signal illustré en figure 2. Le détecteur 12 reçoit comme entrée le signal de données D à analyser et un signal d'horloge C12. Le détecteur 12 fournit également une sortie S correspondant au signal représenté en figure 2 qui actionne I'entrée d'horloge de la bascule 11.Ainsi, à chaque transition, la bascule 11 mémorisera un comptage W2,Wl,WO et un bit de position P caractéristiques de la position du compteur au moment de la transition et de la polarite du signal immédiatement après la transition, ces informations étant synchronisées sur un signal d'horloge. La figure 4 représente à titre d'exemple un mode de realisation schématique du détecteur de front 12. Ce détecteur 12 reçoit comme entrée un signal de données D appliqué à l'entrez D1 d'une bascule FF1 dont la sortie Q1 est connectée à l'entrée D2 d'une bascule FF2. Les entrées d'horloge des bascules FF1 et FF2 reçoivent le signal d'horloge C12. La sortie Q1 de la bascule FF1 est connectée à une première entrée d'une porte OU Exclusif 14 dont la deuxième entrée est connectée à la sortie Q2 de la bascule FF2.On obtient bien ainsi à la sortie Q1 de la bascule D le signal P qui pressente les mêmes transitions que le signal D, mais ces transitions sont situées aux instants d'échantillonnage qui suivent les transitions du signal D. La bascule FF2 basculera avec un temps de retard par rapport à la bascule FF1, c'est-à-dire en synchronisme avec l'impulsion d'horloge C12 suivante pour fournir le signal B illustré en figure 2 et l'on obtient donc bien à la sortie de la porte OU Exclusif 14 le signal S représenté en figure 2. Il est clair que la figure 4 ne représente qu'un exemple d'un circuit permettant de fournir des signaux P et S, de nombreux autres circuits analogues pouvant être réalisés par l'homme de l'art. La figure 5 représente de façon schématique un dispositif de multiplexage selon la présente invention. Dans ce circuit, on a représenté quatre lignes d'entrée de données D1, D2, D3, D4, respectivement connectées à des codeurs de position 13-1, 13-2, 13-3, 13-4, (ou plus généralement 13-1 à 13-m) constitués chacun comme le codeur de position 13 de la figure 3. Un compteur 10 analogue au compteur de la figure 3 est connecté à chacun de ces codeurs de position. Les sorties WWWP des codeurs de position 13-1 à 13-m sont reliés aux entrées d'un registre à décalage (S-R) 20 dont elles peuvent être extraites sous forme série par une borne de sortie 21. D'autres informations sont également insérées dans ce registre à décalage 20 comme le montre la partie supérieure de la figure 6. Notamment, en tête du registre, on pourra insérer un mot repère d'identification annonçant le début du transfert du contenu du registre appelé trame F. Ce mot comprendra par exemple deux bits SS'. D'autre part, entre des groupes successifs de mots WWWP provenant des codeurs de position, par exemple une fois tous les deux mots, on pourra insérer un bit concernant une autre information, par exemple, dans le cas d'une connexion à un terminal, des codes d'état identifiant le mode de fonctionnement du terminal, par exemple des codes de transmission de données, de requête d'émission, d'indication d'état prêt, de signal de test, etc. Ces codes sont désignés en figure 5 par MO-O et MO-1 pour les deux premiers et sont désignés de façon générale par la lettre M en figure 6. I1 s'agit là d'informations qui surviennent beaucoup moins souvent que les informations de données D et qui peuvent être transférée6 beaucoup moins souvent. D'autre part, comme le represente la partie inférieure de la figure 6, et comme cela est classique dans le domaine de la transmission d'informations, et si on appelle trame F le contenu du registre 20, des trames successives F1 à F16 pourront être groupés en supertrames successives, les mots repères entre les trames successives d'une supertrame pouvant servir à véhiculer des informations de servicE:. L'extraction de données du registre à. décalage SR 20 est commandée par une horloge CL 22. I1 conviendra de prévoir une synchronisation entre cette horloge 22 (et l'horloge commandant le compteur 10) et des horloges correspondantes au niveau d'un démultiplexeur associé. On a déjà présenté ci-dessus les avantages du procédé de multiplexage selon l'invention en ce qui concerne la réduction de l'encombrement en fréquence qu'il produit sur un canal de transmission par rapport aux procédés classiques. Un autre avantage de ce circuit est que le couplage et la synchronisation entre ce multiplexeur et un dmultiplexeur correspondant peut être réalisé de façon particulièrement simple étant donné qu'il suffit de prévoir au niveau des circuits de démultiplexage un compteur fonctionnant au même rythme que le compteur 10. A titre d'exemple d'ordres de grandeur des fréquences de fonctionnement d'un dispositif selon la présente invention, on peut noter que la fréquence d'horloge Cîl appliquée au compteur 10 peut être dans un mode de réalisation pratique de 184,32 kHz, la fréquence d'horloge C12 appliquée au détecteur de front étant égale ou multiple de cette valeur, la fréquence d'horloge appliquée au registre de décalage 20 étant de 921,6 kHz et la fréquence d'horloge appliquée au codeur Manchester 23 étant le double de la précédente à savoir 1 843,2 kHz, ce qui correspod sensiblement à une liaison à deux Mbauds. Toutes ces fréquences peuvent, comme cela est usuel, être dérivées d'un générateur d'horloge central. Cette exemple est donné dans le cas où l'on cherche à échantillonner huit lignes d'informations telles que la fréquence correspondante à la période la plus courte d'un signal sur l'une de ces lignes est de 23,04 kHz, ce qui correspond à une fréquence nominale de 19 200 bauds en gardant une marge de sécurité de 20%. REVENDICATIONS 1. Procédé de multiplexage de signaux présents sur un ensemble de m lignes de données, sur lesquelles apparaissent des signaux binaires variant entre un état haut (1) et un état bas (O) à un rythme maximal correspondant à une fréquence fO, caractérisé en ce qu'il comprend les étapes suivantes échantillonner chaque ligne à une fréquence f (f supérieur à nfO, n étant un entier) et détecter en synchronisation avec cet échantillonnage les changements d'état des signaux de chaque ligne effectuer de façon cyclique un comptage de O à n-l, à la fréquence f, mémoriser après chaque transition d'une ligne la valeur du comptage et l'état (1 ou 0) de celle-ci selon un mot mémoire (WWWp), émettre séquentiellement les mots mémoire sur une ligne de transmission à un rythme supérieur nmf. 2. Procédé de multiplexage selon la revendication 1, caractérisé en ce que l'on émet en outre des bits d'état (M) caratéristiques des dispositifs émettant lesdits signaux binaires sur chacune des lignes, et des bits de service (SS'). 3. Multiplexeur de signaux binaires présents sur m lignes de données et apparaissant à un rythme maximal correspondant à une fréquence fO, caractérisé en ce qu'il comprend un compteur (10) comptant cycliquement de O à n (n étant un entier) à une fréquence supérieure nfO, pour chaque ligne : un détecteur de front (12) pour détecter les transitions de cette ligne en synchronisation avec les impulsions d'échantillonnage à une fréquence supérieure à nfO, et une bascule (11) pour mémoriser à chaque transition de cette ligne un mot mémoire (WWWP) indicatif de l'état de la ligne et de la valeur du compteur immédiatement après la transition, un registre à décalage (20) à entrées parallèles et à sortie série recevant les entrées des m bascules dans des cases successives et fournissant squentiellement à une fréquence supérieure à nfO la suite des mots de chaque bascule. 4. Multiplexeur selon la revendication 3, caractérisé en ce que lesdites suites de mots sont groupées en trames et précédées d'un code repère (SS') avant émission.