Brevet FR2608863A1 — publié le 19880624

Titre: CIRCUIT INTEGRE LOGIQUE COMPORTANT DES BASCULES ELECTRONIQUES D'ENTREE ET DE SORTIE POUR STABILISER LES DUREES DES IMPULSIONS. La présente invention se rapporte de façon générale à des processeurs de données et, de façon plus spéci- fique, à des circuits intégrés logiques capables d'opérer à haute vitesse. Dans les processeurs de données de l'art antérieur, dans lesquels une pluralité de circuits intégrés logiques sont interconnectés en une variété de façons, certains d'un groupe de chemins logiques qui s'étendent en direction d'une porte logique de destination donnée peuvent passer par un nombre plus important de portes logiques intermédiaires que d'autres chemins logiques du même groupe. Une telle variabilité peut se traduire par le fait que les impulsions arrivent à différents moments à la porte de destination par suite de temps de retard différents, ce qui se traduit par un raccour- cissement de la "fenêtre" de temps dans laquelle la coincidence doit se produire entre les chemins logiques. Par conséquent, la durée de l'impulsion à la sortie de la porte de destination risque de devenir beaucoup plus étroite que ce qui est nécessaire lorsque la vitesse opératoire ou la fréquence d'horloge du processeur augmente. Il en résulte que des bits d'information à transmettre à une bascule électronique interne désirée de la plaquette de circuit intégré risquent d'être conta- minés par des bruits provoqués par des réflexions provenant des désaccords d'impédance le long des chemins logiques et des diaphonies provenant de sources exté- rieures. Des problèmes semblables se présentent avec un unique circuit intégré logique puisque de nombreuses portes logiques sont reliées en une variété de combi- naisons et que par conséquent les impulsions d'entrée envoyées à l'orifice de sortie du circuit intégré peuvent rencontrer différents retards avant d'arriver au même orifice de sortie. Par conséquent, la durée d'impulsion du signal de sortie du circuit intégré risque de devenir considérablement courte en comparaison de l'intervalle d'horloge. Par conséquent, un but de la présente invention est de proposer un circuit logique intégré qui opère de façon fiable avec des durées d'impulsion constantes, 1 ainsi qu'un processeur de données utilisant une pluralité de tels circuits intégrés. La présente invention propose un circuit logique intégré qui comporte un circuit logique, une bascule électronique d'entrée reliée à une entrée du circuit logique et une bascule électronique de sortie reliée à une sortie du circuit logique, chacune des bascules électroniques d'entrée et de sortie étant sensible à des impulsions d'horloge pour changer leur état logique de sortie en fonction de leur état logique d'entrée, ce par quoi une impulsion d'entrée fournie, en provenance de ladite bascule électronique d'entrée, audit circuit logique et une impulsion de sortie fournie, en provenance de ladite bascule électronique de sortie, ont une durée déterminée exclusivement par l'intervalle entre les impulsions d'horloge successives. La présente invention propose en outre un processeur de données comportant une source de signaux d'horloge pour générer les impulsions d'horloge, une pluralité de circuits intégrés, et un moyen pour interconnecter les circuits intégrés. Chacun des circuit intégrés comporte un circuit logique, une bascule électronique d'entrée reliée à une entrée du circuit logique et une bascule électronique de sortie reliée à une sortie du circuit logique, chacune des bascules électroniques d'entrée et de sortie étant sensible à des impulsions 3 2608863 d'horloge pour changer son état logique de sortie en fonction de son état logique d'entrée, ce par quoi une impulsion d'entrée fournie, en provenance de ladite bascule électronique d'entrée, audit circuit logique et une impulsion de sortie fournie, en provenance de ladite bascule électronique de sortie, ont une durée déterminée exclusivement par l'intervalle entre les impulsions d'hologe successives. Du fait des durées d'impulsion constantes, la tolérance pour la coincidence dans le temps est augmentée et les bits d'information risquent moins d'être affectés par le bruit. Cette tolérance permet de munir le processeur de données, si nécessaire, d'un circuit d'entrée supplé- mentaire qui introduit un temps de retard correspondant au retard qui aurait été introduit par une unique porte logique, ou de le munir d'un circuit de sortie supplé- mentaire qui introduit un temps de retard correspondant au temps de retard d'une unique porte logique. De tels circuits supplémentaires d'entrée et de sortie sont respectivement reliés à l'entrée de ladite bascule électronique d'entrée et à la sortie de ladite bascule électronique de sortie. On va décrire la présente invention plus en détail en se référant aux dessins joints sur lesquels: - la figure 1 est un diagramme par blocs d'un processeur de données conforme à une réalisation de la présente invention; et - la figure 2 est un schéma d'un circuit intégré logique de l'invention. Sur la figure 1, un processeur de données de la présente invention est illustré comme comportant une pluralité de plaquettes de circuit intégré logique 1, 2 et 3 de construction substantiellement identique. Aux fins de l'exposé, seule une portion de chacune des 4 2608863 plaquettes de circuit intégré est représentée. La plaquette de circuit intégré 1 est représentée comme comportant un circuit de porte logique combinatoire la (circuit numérique dans lequel les états des signaux de sortie fournis par l'appareil ne dépendent que des états des signaux d'entrée), une bascule électronique D (bascule électronique dont le signal de sortie est déterminé par le signal d'entrée qui apparait une impulsion plus tôt) à l'étage d'entrée lb et une bascule électronique D à l'étage de sortie lc. La bascule électronique lb a une entrée de données reliée à l'orifice d'entrée de la plaquette de circuit intégré 1 et une sortie Q reliée à l'orifice d'entrée du circuit de porte logique la. La bascule électronique lc a une entrée de données reliée à l'orifice de sortie du circuit de porte logique la et une sortie Q reliée, en passant par l'orifice de sortie de la plaquette de circuit intégré 1 et par le conducteur 4, A la plaquette de circuit intégré 3. Chacune des bascules électroniques lb et lc a une entrée de signal d'horloge reliée à une source commune de signaux d'horloge 5. La plaquette de circuit intégré 2 est représentée comme comportant un circuit logique 2a, une bascule électronique D d'étage d'entrée 2b, et une bascule électronique D d'étage de sortie 2c, qui sont tous reliés de la même façon que pour la plaquette de circuit intégré 1, avec un conducteur 6 reliant la sortie Q de la bascule électronique 2c à la plaquette de circuit intégré 3. Sur la plaquette de circuit intégré 3 est prévu un sélecteur 3a qui introduit un retard correspondant à une unique porte logique, pour recevoir les signaux d'entrée sur les conducteurs 4 et 6. La sortie du sélecteur 3a est reliée à une bascule électronique d'étage d'entrée 3b dont la sortie Q est reliée à une entrée d'un circuit logique combinatoire, non représenté. 2608863 Toutes les bascules électroniques décrites ci-dessus opérent en synchronisme avec le signal d'horloge du système fourni par la source 5 de signaux d'horloge. D'une façon bien connue de l'homme de l'art, chacune des bascules électroniques de toutes les plaquettes du circuit intégré commute sur le niveau de sortie logique 1 en réponse au passage du front avant d'une impulsion d'horloge provenant de la source 5 de signaux d'horloge en présence d'un niveau logique 1 à l'entrée de données de chaque bascule électronique, puis commute ensuite au niveau de sortie logique 0 en réponse au passage du front avant de l'impulsion d'horloge suivante, en présence d'un niveau logique 0 à l'entrée de données de chaque bascule électronique. Par conséquent, la durée de l'impulsion de sortie de chaque bascule électronique est déterminée exclusivement par l'intervalle entre les impulsions d'horloge successives fournies par la source de signaux d'horloge. Chacune des bascules électroniques génère donc une impulsion de sortie d'une durée constamment égale, bien que la durée des impulsions d'entrée puisse varier par suite des retards provoqués par les portes logiques intermédiaires. Avec les durées d'impulsion stabilisées de cette façon, chacune des plaquettes de circuit intégré dispose d'une valeur suffisante de - "fenêtre" de temps nécessaire pour obtenir la coincidence entre les signaux de sortie de deux ou plus plaquettes de circuit intégré. Grâce à la tolérance accrue pour cette coincidence de temps, on peut faire fonctionner fiablement le processeur de données à vitesse accrue. En outre, on peut prévoir, si nécessaire, des circuits de sortie supplémentaires sur les conducteurs 4 et 6. De tels circuits supplémentaires introduisent un temps de retard correspondant au temps de retard introduit par une unique porte logique et peuvent 6 2608863 avantageusement être prévus dans les étages d'entrée et de sortie d'une plaquette de circuit intégré telle que représentée sur la figure 2. Les circuits supplémen- taires comprennent un circuit 14 sélecteur d'entrée et des portes tampons 15a, 15b et 15c sur une plaquette de circuit intégré 10. Le circuit sélecteur 14 a deux entrées reliées respectivement aux orifices d'entrée qui sont représentés sous forme de plots 10a et lob, la sortie du circuit sélecteur 14 étant reliée à l'entrée de données d'une bascule électronique D d'étage d'entrée lla dont la sortie Q est reliée à un circuit logique combinatoire 12. Une autre bascule électronique D d'étage d'entrée llb est prévue avec une entrée de données reliée à un plot d'entrée 10c, la sortie de la bascule électro- nique llb étant reliée au circuit logique combinatoire 12. Trois bascules électroniques D de sortie lic, lld et lle sont reliés aux orifices de sortie du circuit logique 12 pour fournir des impulsions d'égale durée aux portes tampons 15a, 15b et 15c, respectivement. Les sorties de ces portes sont reliées aux plots de sortie 13a, 13b et 13c, respectivmeent. Toutes les bascules électroniques lia à lle ont une entrée d'horloge reliée, par l'intermédiaire de l'orifice 16, à une source commune de signaux d'horloge 17. Bien que les signaux d'entrée envoyés aux bascules électroniques lla, llb, lic, lld et lle puissent présenter des durées d'impulsion raccourcies de façon variable, ces bascules électroniques les corrigent en régénérant de nouvelles impulsions de sortie d'égale durée déterminée exclusivement par l'intervalle des signaux d'horloge fournis par la source commune de signaux d'horloge 17. La description précédente ne montre que l'une des réalisations préférées de la présente invention. Différentes modifications apparaitront à l'homme de 7 2608863 l'art sans s'écarter de l'objet de la présente invention qui n'est limitée que par les revendications jointes. Par conséquent, les réalisations représentées et décrites ne le sont qu'à titre d'illustration et non de limi- tation. 8 2608863 REVENDICATIONS 1. Processeur de données caractérisé en ce qu'il comporte une source de signaux d'horloge pour générer des impulsions d'horloge, une pluralité de circuits intégrés et un moyen pour interconnecter lesdits circuits intégrés, chacun desdits circuits intégrés comprenant un circuit logique, une bascule électronique d'entrée reliée à une entrée dudit circuit logique et une bascule électronique de sortie reliée à une sortie dudit circuit logique, chacune desdites bascules électroniques d'entrée et de sortie étant sensible auxdites impulsions d'horloge pour changer leur état logique de sortie en fonction de leur état logique d'entrée, ce par quoi une impulsion d'entrée fournie, en provenance de ladite bascule électronique d'entrée, audit circuit logique et une impulsion de sortie fournie, en provenance de ladite bascule électronique de sortie, ont une durée déterminée exclusivement par l'intervalle entre les impulsions d'horloge successives. 2. Processeur de données selon la revendication 1, caractérisé en ce qu'il comporte en outre une circuit d'entrée supplémentaire qui introduit un temps de retard correspondant au temps de retard introduit par une unique porte logique, ainsi qu'un circuit de sortie supplé- mentaire qui introduit un temps de retard correspondant au temps de retard d'une unique porte logique, ledit circuit d'entrée supplémentaire étant relié à une entrée de ladite bascule électronique d'entrée et ledit circuit de sortie supplémentaire étant relié à la sortie de ladite bascule électronique de sortie. 3. Processeur de données selon la revendication 2, caractérisé en ce que ledit circuit d'entrée supplémen- taire est constitué d'un sélecteur. 4. Processeur de données selon la revendication 2 ou 3, caractérisé en ce que ledit circuit de sortie supplémentaire est constitué d'une porte tampon (porte logique à capacité élevée de pilotace). 5. Circuit intégré logique caractérisé en ce qu'il comporte: un circuit logique; une bascule électronique d'entrée reliée à une entrée dudit circuit logique; et une bascule électronique de sortie reliée à une sortie dudit circuit logique, chacune desdites bascules électroniques d'entrée et de sortie étant sensible aux impulsions d'horloge pour changer leur état logique de sortie en fonction de leur état logique d'entrée, ce par quoi une impulsion d'entrée fournie, en provenance de ladite bascule électronique d'entrée, audit circuit logique et une impulsion de sortie fournie, en provenance de ladite bascule électronique de sortie, ont une durée déterminée exclusivement par l'intervalle entre les impulsions d'horloge successives. 6. Circuit intégré logique selon la revendication 5, caractérisé en ce qu'il comporte en outre un circuit d'entrée supplémentaire qui introduit une temps de retard correspondant au temps de retard introduit par une unique porte logique, ainsi qu'un circuit de sortie supplé- mentaire qui introduit un temps de retard correspondant au temps de retard d'une unique porte logique, ledit circuit d'entrée suppélementaire étant relié à une entrée de ladite bascule électronique d'entrée et ledit circuit de sortie supplémentaire étant relié à la sortie de ladite bascule électronique de sortie. 3C 7. Circuit intégré logique selon la revendication 5, caractérisé en ce que ledit circuit d'entrée supplémen- taire est ccnstitué d'un sélecteur. 8. Circuit intégré logique selon la revendication 6 ou 7, caractérisé en ce que ledit circuit de sortie supplémentaire est constitué d'une porte tampon.