Brevet FR2600844A1 — publié le 19871231

AMPLIFICATEUR SOMMATEUR DIFFERENTIEL DOUBLE A QUATRE ENTREES INDEPENDANTES La présente invention a pour objet un amplificateur sommateur différentiel double à quatre entrées indépendantes. Un tel circuit possède quatre branches amplificatrices et/ou sommatrices auxquelles on applique quatre tensions d'entrée et il délivre deux tensions de sortie dont la différence constitue la tension amplifiée. Ce circuit a notamment pour but de résoudre le problème des anomalies connues de la courbe de transfert d'un amplificateur différentiel et de son point de fonctionnement, scit à l'aide- d'une commande externe scit de façon automatique. L'Homme de l'Art sait parfaitement en effet, cue lorsqu'on utilise des transistors MOS dans des circuits intégres, 15 il n'est pas possible de réaliser un contrôle précis en ce oui conce-ne le réglage des points de fonctionnement de chacun des composants pris isolément. D'une façon générale, la courbe de réponse d'un amplificateur différentiel a l'allure classique représentée sur 2- la figure 1 ci- jointe. Sur cette figure on a représenté en ordonnées la tensicn de sortie Vs en fonction de la tension d'ertrée Ve figurant er abscisses. Class-quement, la courbe d'ampli+ication 1 ne passe pas par l'origine des coordonnées, ce qui s-gnifie que pour une tension d'entrée nulle, la tension de 2Z sco-tie -'est pas égale à zéro. Ce défaut connu des amplificateurs différentiels est appréhendé à l'aide de la notion de tension d'offset qui est précisément égale au segment OM de la figure 1, lequel représente la tension qu'il faut appliquer à l'entrée de l'amplificateur pour recueillir une tension nulle en sortie. Dans les dispositifs amplificateurs de l'art antérieur, la correction des points de fonctionnement était réalisée jusqu'à maintenant selon diverses techniques plus ou moins efficaces et précises telles que l'ajustage de l'une des tensions d'entrée à l'aide d'un potentiomètre externe ou par commande d'une 35 résistance à l'aide d'un laser ou encore comme c'est le cas dans le circuit amplificateur ayant fait l'objet du brevet français n EN 7 522 136 du 15 juillet 1975 au nom du même demandeur à l'aide d'un système à contre réaction de mode commun ou encore par l'utilisation d'une demi-branche de l'amplificateur etc... A ces différentes corrections, venaient s'ajouter encore des problemes dynamiques lors du fonctionnement. La présente invention a précisément pour objet un circuit amplificateur différentiel à quatre entrées dont deux d'entre elles sont utilisées pour modifier le point de 10 fconcticnnerent, soit au gré de l'utilisateur, soit de façon automatique et dont les deux autres servent d'entrée différentielle pour l'amplification. Ce circuit amplificateur et sommateur différentiel double à quatre entrées indépendantes est caractérisé en ce qu'il 15 comprend: - deux lignes équipotentielles d'alimentation L1 et L2 portées respectivement aux potentiels -V et +V; - quatre transistors amplificateurs MOS, M1, M2, M3 et M4 dont les grilles constituent les entrées el, e2, e3, e4, du 20 circuit et sont respectivement branchées sur des sources délivrant les tensions à amplifier de valeurs Vel, Ve2, Ve3, Ve4, les drains D1, D2, D3, D4 desdits transistors étant connectés deux à deux, à savoir respectivement ceux D1 et D3 des transistors M1 et M3 d'une part pour constituer la première 25 sortie du circuit sur laquelle on recueille le tension amplifiée Vsl, et ceux D2 et D4 des transistors M2 et M4 d'autre part pour constituer la seconde sortie du circuit sur laquelle on recueille La tension amplifiée Vs2; - quatre résistances de charge M5, M6, M7 et M8 reliant 30 respectivement les drains D1, D2, D3, D4 des transistors M1, M2, M3 et M4 à la ligne équipotentielle L1; - un transistor MOS, M9 fonctionnant en générateur de courant, dont le drain D9 est relié au point commun aux quatre sources S1, S2, S3, S4 des transistors M1, M2, M3, M4 dont la 35 source S9 est reliée à la ligne équipotentielle L2 et dont la grille g9 est reliée à une source de tension de polarisation Upol3. Selon une, variante particulièrement intéressante de la présente invention, le circuit amplificateur utilise comme 5 résistance de charge quatre transistors MOS travaillant en zone ohmique et: - dont les drains D5, D6, D7, D8 sont reliés directement à la ligne L1, les sources S5, S6, S7?, S8 desdits transistors étant connectées directement aux drains D1, D2, D3, 10 DL des transistors Mi, M2, M3, M4; dont les grilles G5 et G6 de M5 et M6 sont reliées à une source de polarisation Upoli et les grilles G7 et G8 de M7 et ME sont reliees à une source de polar4saticr Upol2, les polarisations UpolI et Upol2 pouvant être identiques. Dans un premier mode de mise en oeuvre de l'invention, la compensation de tension d'offset du circuit amplificateur est réalisée par une commande externe; dans ce mode de mise en oeuvre, les tensions de polarisation Upoll et Upol2 sont égales entre elles et à la tension de sortie Vsl, Les tensions Vel et 20 Ve2 constituent les entrées respectivement >0 et de l'arplificateur. Dans un deuxième mode de mise en oeuvre de l'inventicn, la compensation de tension d'offset est réalisée automatiquement, cette dernière étant portée dynamiquement à une valeur minimale à l'aide d'une combinaison de deux circuits amplificateurs A1 et A'1 réalisés sur la même puce de circuit intégré et fonctionnant 30 par conséquent dans des conditions- quasiment identiques en ce qui concerne les influences extérieures (notamment les rayonnements par exemple) auxquelles ils sont soumis. Dans une réalisation de ce genre, le deuxième amplificateur A'1 fonctionne comme une "image" du premier et fournit à chaque-instant la valeur de la 35 correction à effectuer au premier amplificateur pour rendre minimales les variations du point de fonctionnement de ceLui-ci qui se trouve ainsi automatiquement stabilisé. Dans ce mode de mise en oeuvre, Le premier amplificateur A1 est boucLé en gain unitaire avec son entrée el 5 reliée à sa sortie S1 et ses trois entrées e2, e3, e4 à la masse; le second A'1 est l'image du premier, et ses entrées e'1 et e'4 constituent Les entrées positive et négative de l'amplificateur différentiel A; l'entrée e'2 est reliée à la masse. t En se référant maintenant aux figures 2 È 4 ci-jointes on décrira ci-apres trois exemples de réalisation et d'application du circuit amplificateur différentiel selon l'invention, donnés à titre illustratif et non limitatif, figures sur lesquelles: - la figure 2 représente le schéma général de principe du circuit amplificateur et sommateur différentiel de L'objet de l'invention; - la figure 3a représente la première application du circuit de la figure 2 dans un mode de mise en oeuvre à 20 compensation réalisée par commande externe; - la figure 3b représente le schéma équivalent du circuit amclificateur de la figure 3a; - la figure 4 représente une application du circuit amplificateur différentiel objet de l'invention, dans une version 25 à deux circuits Ai et A'1 permettant une compensation automatioue des variations de la tension d'offset. Sur la figure 2, on a représenté d'abord les deux lignes équipotentielles L1 et L2 reliées respectivement à des sources de tension -V et +V qui servent d'alimentation au circuit 30 amplificateur. La partie proprement amplificatrice comporte quatre transistors de type MOS désignés respectivement sur la figure par M1, M2, M3, M4 qui sont branchés de la façon suivante:leurs grilles respectives gl, g2, g3 et g4 constituent les quatre entrées el, e2, e3 et e4 du circuit amplificateur. A 35 ces entrées sont appliquées les tensions à amplifier désignées respectivement par Vel, Ve2, Ve3 et Ve4. Les drains D1, D2, D3 et D4 des quatre transistors M1, M2, M3 et M4 sont reliés chacun à la ligne équipotentielle L1 à travers des résistances de charge M5, M6, M7 et MS. Ces résistances peuvent être constituées de 5 différentes façons connues; dans l'exemple de la figure 2, elles sont réalisées de façon simple à l'aide de transistors MOS M5, M6, M7 et M8 travaillant en zone ohmique. A cet effet, les transistors M5, M6, M7 et M8 sont respectivement connectés par leurs sources S5, S6, S7 et S8 aux drains D1, D2, D3 et D4 des C10 transistors M1, M2, M3 et M4. Selon l'invention écaLement les transistors M1 et M3 d'une part et M2 et M4 de l'autre ont leurs drains D1 et D3 ainsi aue D2 et D4 reliés deux à deux pour constituer les sorties Vsl et Vs2 du circuit amplificateur différentiel. Enfin, un transistor M9 utilisé en générateur de courant a son drain D9 relié au point commun aux sources S1, S2, S3 et S4 des transistors M1, M2, M3 et M4 et sa source S9 connectée à la ligne équipotentielle L2. Ce transistor générateur de courant M9 a sa grille g9 reliée à une source de' polarisation 20 Upol3. Enfin, deux sources de polarisation Upol1, Upol2 qu: peuvent être identiques sort appliquées respectivement aux pcints communs aux grilles g5 et g6 des transistors M5 et M6 et g7 et g8 des transistors M7 et M8. Si l'on appelle G le gain en amplification de chacun des transistors M1, M2, M3 et M4, on peut écrire les équations suivantes qui traduisent les rapports entre les tensions d'entrée et de sortie des différents transistors MOS précédents: Vsl = G (Vel + Ve3) Vs2 = G (Ve2 +Ve4) VslVs2 = G{(Ve1 + Ve3) - (Ve2 + Ve4i) On voit donc finalement que le circuit amplificateur différentiel de la figure 1 donne des tensions de sortie Vsl et Vs2 dont la différence est une combinaison linéaire des tensions 35 d'entrée associées deux à deux, respectivement Vel et Ve3 d'une Z600844 part et Ve2 et Ve4 de l'autre. C'est cette formulation qui justifie l'intérêt de ce circuit et la possibilité de l'utiliser avec un réglage manuel ou automatique de son point de fonctionnement, c'est-à-dire de sa tension d'offset, à L'aide 5 d'une source extérieure de polarisation comme on le comprendra en se référant aux deux exemples suivants des figures 3 et 4. Sur la figure 3a, on a représenté un mode de mise en oeuvre de l'application du circuit amplificateur dans lequel la tension d'offset est compensée à l'aide d'une commande externe 10 manuelle. Dans ce circuit on retrouve les mêmes éléments que ceux de la figure 2 qui portent les mêmes nombres de références, aux différences significatives près suivantes: les tensions de polarisation Upoll et Upol2 sont cette fois égales entre elles et 15 égales à la tension de sortie Vsl; la commande de correction manuelle externe est réalisée au travers du transistor M4 dont la grille g4 sert d'entrée e4 à la tension de polarisation de correction Upolc. Enfin, la sortie Vs2 est utilisée dans ce montage comme sortie Vs du circuit amplificateur tout en entier. 20 Sur la figure 3b, on a schématisé le branchement du circuit amplificateur différentiel comportant les quatre entrées el, e2, e3 et e4 dont el et e2 constituent les entrées positive et négative de l'amplificateur, e3 est à la masse, e4 est la tension de polarisation de contrôle du point de'fonctionnement de 25 l'amplificateur. La tension Vs est la tension de sortie correspondant à la sortie Vs2 de la figure 2. Dans un mode de mise en oeuvre de ce genre, on peut à chaque instant, grâce à la linéarité des formules précédentes exprimant les différences de tension, réaliser à chaque instant 30 en modifiant la tension de polarisation de contrôle appliquée à l'entrée e4, la compensation souhaitée de la valeur d'offset instantanée de l'amplificateur. Le circuit de la figure 4 qui sera maintenant décrit, concerne l'application du circuit amplificateur de la figure 3a 35 précédente à la réalisation d'un amplificateur différentiel dont 260084.4 la tension d'offset est minimisée dynamiquement de façon automatique; à cet effet, le circuit représenté comporte, sur la même puce de circuit intégré, deux amplificateurs identiques à savoir A1, A'I, dont le second est l'image de l'autre, leur branchement respectif étant réalisé de la façon suivante. L'amplificateur différentiel à quatre entrées A1 conforme à l'invention, est monté bouclé sur lui-même en gain unitaire, c'est-àdire que l'entrée el est liée à la sortie S1 de cet amDlificateur. Les trois autres entrées e2, e3 et e4 sont 10 meses à la masse. La sortie S1 de l'amplificateur Ai alimente directement l'entrée e'3 de l'amplificateur image A'I. L'entrée e'2 oe l'amplificateur A'I est mise à la masse et les deux entrées extrêmes e'l et e'4 constituent respectivement les entrées positive et négative de l'amplicateur global A. C'est la 15 sortie S'1 de l'amplificateur image A'1 qui constitue la sortie de l'amplificateur A. Les deux amplificateurs A1 et A'I étant identiques et situés pratiquement dans l'espace au même endroit, ont des points de fonctionnement comparables et la linéarité des différentes 20 C tensions de sortie en fonction des tensions d'entrée est cause du fait que l'amilificateur image A'I réalise automatiquement à chazue instant la correction optimale de la tension d'offset de l'amplificateur A1. On réalise ainsi en circuit intégré sur une même puce, de façon très commode en raison de l'identité de 2, constitution oes amplificateurs A1 et A'I un amplificateur global A corrigé dynamiquement et automatiquement des défauts de sa tension d'offset. Cette correction de la tension d'offset de l'amplificateur A est efficace dès lors que l'on peut considérer 30 que les deux amplificateurs A1 et A'I sont images l'un de l'autre et ceci quelles que soient les variations de leurs points de fonctionnement au cours du temps. La compensation ainsi obtenue n'a plus besoin d'être réglée de l'extérieur et elle évolue spontanément suivant le comportement des deux amplificateurs au 35 cours du temps. REVENDICATIONS 1. Circuit amplificateur et sommateur différentiel double à quatre entrées indépendantes el, e2, e3, e4, caractérisé en ce qu'il comprend: - deux lignes équipotentielles d'alimentation (L1) et (L2) portées respectivement aux potentiels -V et +V; - quatre transistors amplificateurs MOS, M1, M2, M3 et M4 dont les grilles constituent les entrées e, e2, e3, e4, du circuit et sont respectivement branchées sur des sources délivrant les tensions à amplifier de valeurs Vel, Ve2, Ve3, Ve4, les drains D1, D2, D3, D4 desdits transistors étant connectés deux à deux, à savoir respectivement ceux D1 et D3 des transistors M1 et M3 d'une part pour constituer la première sortie du circuit sur laquelle on recueille la tension amplifiée 1C Vsl, et ceux D2 et D4 des transistors M2 et M4 d'autre part pour constituer la seconde sortie du circuit sur laquelle on recueille la tension amplifiée Vs2; - quatre résistances de charge M5, M6, M7 et M8 reliant respectivement les drains D1, D2, D3, D4 des transistors M1, M2, 29 M3 et M4 à la ligne équipotentielle L1; - un transistor MOS, M9 fonctionnant en générateur de courant, dont le drain D9 est relié au point commun aux quatre sources S1, S2, S3, S4 des transistors M1, M2- M3, M4 dont la source S9 est reliée à la ligne équipotentieLle L2 et dont la grille g9 est reliée à une source de tension de polarisation Upoll. 2. Circuit selon la revendication 1, caractérisé en ce que les résistances de charges M5, M6, M7, M8 sont constituées par des transistors MOS travaillant en zone ohmique et: - dont les drains D5, D6, D7, D8 sont reliés directement à la ligne L1, les sources S5, S6, S7, S8 desdits transistors étant connectées directement aux drains D1, D2, D3, D4 des transistors M1, M2, M3, M4; - dont les grilles G5 et G6 de M5 et M6 sont reliées à une source de polarisation Upoli et Les grilles G7 et G8 de M7 et M8 sont reliées à une source de polarisation Upol2, les polarisations Upoll et Upol2 pouvant être identiques. 3. Application du circuit amplificateur selon la 5 revendication I à la réalisation d'un amplificateur différentiel à transistor MOS à tension d'offset compensée par commande externe, caractérisé en ce que les tensions de polarisation Upol et Upol2 sont égales entre elles et à la tension de sortie Vsl, les entrées el et e2 constituent les entrées respectivement >0 et 1C