Brevet FR2606905A1 — publié le 19880520

-1, 2606905 SYSTEME DE TRAITEMENT D'APPAREIL ELECTRONIQUE PORTABLE La présente invention concerne un procédé de transmis- sion entre un lecteur/enregistreur de cartes et une carte de circuit intégré (CI). Un système de traitement a été développé dans lequel une transmission de données semi-duplex est réalisée entre un lecteur/enregistreur de cartes et une carte de CI. Dans ce système de traitement, un programme de commande dans la carte de CI est initialisé en réponse à un signal de remise à zéro en provenance du lecteur/enregistreur de cartes, et la carte de CI reçoit et décode une instruction fournie à partir du lecteur/ enregistreur de cartes pour exécuter un traitement correspondant. Ensuite, la carte de CI envoie le résultat traité en tant que données de réponse au lecteur/enregistreur de cartes. En ce cas, le lecteur/enregistreur de cartes doit reconnaître un protocole de transmission pour la carte de CI. Toutefois, des cartes de CI différentes ont normale- ment des protocoles de transmission différents. Après qu'il a été reconnu que l'état de remise à zéro est annulé par le signal de remise à zéro, la carte de CI envoie des données de réponse initiales appelées "réponses à RAZ" pour signaler le protocole de transmission, et analogue, au lecteur/enregistreur de cartes. La réponse au signal de remise à zéro consiste en 8 à 32 multiplets et comprend des données de protocole de transmission. Des données de protocole de transmission comprennent, par exemple, une vitesse de transmission de données, des données indiquant si un bit de parité est inclus ou non, des données indiquant si la vérification de parité est réalisée ou bien des parités d'ordre pair ou d'ordre impair, des données indiquant une logique positive ou négative, et analogue. Ensuite, la carte de CI attend des données d'instruction d'entrée. Dans ce cas, la durée entre l'envoi des données de réponse initiales et l'établis- sement d'un état d'attente de données d'instruction varie selon le type de carte de CI. Toutefois, il n'existe pas de moyen pour détecter une différence de durée. En conséquence, quand le processus de désignation de lecteur/enregistreur de cartes pour la carte de CI établit un intervalle de temps à partir du moment o une donnée de réponse initiale est reçue jusqu'au moment o une donnée d'instruction est envoyée, un intervalle de temps maximal pour des types respectifs de carte de CI est établi. En conséquence, une synchronisation d'émission appropriée des données d'instruction pour les types respectifs de carte de CI ne peut être obtenue. Un objet de la présente invention est de prévoir un système de traitement d'appareil électronique portable dans lequel un lecteur/enregistreur de cartes peut reconnaître une différence de durée à partir du moment o des données de réponse initiales en provenance d'une carte de CI sont reçuesjusqu'à l'envoi d'une instruction, pour déterminer une synchronisation d'émission appropriée d'une instruction pour chaque type de carte de CI. Pour atteindre l'objet ci-dessus, selon la présente invention, il est prévu un système de traitement d'appareil électronique portable constitué d'un appareil de traitement d'appareil électronique portable pour fournir une instruction indiquant un contenu de traitement, et d'un appareil électronique portable qui est connecté à l'appareil de traitement d'appareil électronique portable de la façon souhaitée, qui reçoit les- instructions selon un procédé de transmission de données semi- duplex, qui réalise le traitement selon l'instruction et qui fournit le résultat traité à l'appareil de traitement d'appareil électronique portable, dans lequel l'appareil de traitement d'appareil électronique portable fournit un signal de remise à zéro à l'appareil électronique portable; l'appareil électronique portable renvoie, à l'appareil de traitement d'appareil élec- tronique portable, une réponse au signal de remise à zéro qui doit être renvoyée en réponse au signal de remise à zéro et comprend des données de temporisation définissant une durée après que le signal de remise à zéro a été émis vers l'appareil de traitement d'appareil électronique portable jusqu'à ce que l'instruction suivante puisse être reçue à partir de l'appareil de traitement d'appareil électronique portable; et l'appareil de traitement d'appareil électronique portable comprend un temporisa- teur, établit les données de temporisation incluses dans la réponse au signal de remise à zéro dans le temporisateur et fournit l'instruction à l'appareil électronique portable en ré- ponse à un signal de décomptage en provenance du temporisateur. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes: la figure 1 est un schéma sous forme de blocs illustrant l'agencement d'un appareil classique de traitement de cartes; la figure 2 est un schéma sous forme de blocs illustrant les fonctions d'une carte de CI classique; la figure 3 est un schéma sous forme de blocs illustrant l'agencement d'une puce de CI incorporée dans une carte de CI à laquelle la présente invention s'applique; la figure 4 représente une carte mémoire de la mémoire de programme de la figure 3 la figure 5 est un schéma détaillé sous forme de blocs du lecteur/enregistreur de cartes de la figure 1; la figure 6 est un organigramme destiné à expliquer le fonctionnement d'une carte de CI; les figures 7A et 7B représentent des formats de sortie d'instruction en provenance du lecteur/enregistreur de cartes; les figures 8A et 8B sont des organigrammes pour expliquer le fonctionnement détaillé du lecteur/enregistreur de cartes selon un mode de réalisation de la présente invention; et les figures 9A et 9B sont des organigrammes pour expliquer le fonctionnement détaillé du lecteur/enregistreur de cartes selon un autre mode de réalisation de la présente invention. La figure 1 représente l'agencement d'un appareil de traitement de carte utilisé comme dispositif terminal pour un système de banque à domicile ou un système d'achat. La carte de CI 1 peut être connectée à une unité centrale (CPU) 3 par l'intermédiaire d'un lecteur/enregistreur de cartes 2. Le CPU 3 est connecté à un clavier 4, à un affichage à tube à rayons cathodiques (TRC) 5, à une imprimante 6 et à un dispositif à disque souple 7. La carte de CI 1 est portée par un utilisateur et contient un numéro d'identification personnel (NIP) connu du seul utilisateur lorsqu'il effectue des achats et mémorise les données nécessaires. La figure 2 représente des blocs fonctionnels de la carte de CI 1. La carte de CI 1 comprend fonctionnellement une section pour exécuter des fonctions fondamentales telle qu'une section de lecture/écriture 11, une section d'établissement/re- cueil de numéro d'identification personnel (NIP) 12, une section de cryptage/décryptage 13, et un superviseur 14 pour commander ces fonctions fondamentales. La section de lecture/écriture 11 réalise des accès de lecture, d'écriture et d'effacement de données au moyen de la mémoire de données 16. La section d'établissement/recueil de NIP 12 réalise la mémorisation et le traitement d'inhibition de lecture d'un NIP établi par l'utili- sateur, et chaque fois qu'un NIP est introduit, compare le NIP d'entrée au NIP préétabli pour fournir une permission pour le traitement ultérieur. La section de cryptage/décryptage 13 réali- sent le cryptage pour empêcher une divulgation et une utilisation frauduleuse des données de communication quand les données sont transmises à partir du CPU 3 vers un autre terminal par l'intermédiaire d'une ligne de communication, et décrypte les données cryptées. Le cryptage des données est réalisé selon un algorithme de cryptage ayant une capacité de cryptage suffisante telle que la norme de cryptage de données (DES). Le superviseur 14 décode une entrée de code de fonction en provenance du lecteur/enregistreur de cartes 2 ou bien le code de fonction avec des données, et choisit et exécute une fonction nécessaire des fonctions fondamentales. Pour mettre en oeuvre ces fonctions, la carte de CI 1 est constituée d'un module de traitement central (CPU) 15, d'une mémoire non volatile 16 dont le contenu mémorisé est effaçable, d'une mémoire de programme 17, et d'un contacteur 18 pour établir un contact électrique avec le lecteur/enregistreur de cartes 2, comme cela est représenté en figure 3. Parmi ces composants, une section entourée en pointillés est constituée d'une puce de CI unique. La mémoire de programme 17 comprend, par exemple, une ROM masquée. La ROM masquée mémorise un programme de commande pour le CPU 15 muni de sous-programmes pour réaliser les fonctions fondamentales ci-dessus et des données de réponse initiales indiquant le départ d'une carte de CI 1, comme cela est représenté en figure 4. La mémoire de données 16 est utilisée pour mémoriser diverses données et est constituée, par exemple, d'une EEPROM. Le lecteur/enregistreur de cartes 2 échange un code d'opération ou des données entre la carte de CI 1 et le CPU 3. Plus spécifiquement, comme cela est représenté en figure 5, le lecteur/enregistreur de cartes 2 comprend un mécanisme d'achemi- nement 21 pour acheminer la carte de CI 1 insérée dans une ouverture d'insertion de cartes (non représentée) jusqu'à une position prédéterminée, une section de contact 22 reliant électriquement le contacteur 18 de la carte de CI 1 placé à la position déterminée, une unité centrale (CPU) 23 pour commander l'ensemble de l'appareil, une interface d'entrée sortie (I/O) 24 pour échanger des données d'instruction et des données de réponse entre les CPU 23 et 3, une mémoire de données 25 pour mémoriser les données, et un temporisateur à décrémentation 26. Quand une valeur initiale est placée dans le temporisateur 26, le comptage du temporisateur 26 passe à "0", après un intervalle de temps correspondant au fait que la valeur initiale s'est écoulée. Le fonctionnement de l'agencement ci-dessus va main- tenant être décrit. La carte de CI 1 est actionnée selon l'organigramme illustré en figure 6. Plus particulièrement, quand un signal de remise à zéro, en tant que signal de commande de départ en provenance du lecteur/enregistreur de cartes 2, est établi à un état de libération de remise à zéro, le CPU 15 fournit des données de réponse initiales indiquant le début du fonctionnement de la mémoire de programmation 17 à l'intérieur d'une durée prédéterminée. Les données de réponse initiales comprennent des données d'utilisation de protocole de transmission de la carte de CI 1, des données de temporisateur à partir du moment o les données de réponse initiales indiquant le début du fonctionnement sont fournies jusqu'à ce que les données d'instruction en provenance du lecteur/enregistreur de cartes 2 soient reçues, et analogue. Après que le CPU 15 a fourni les données de réponse initiales à l'étape 31, il attend des données d'instruction en provenance du lecteur/enregistreur de cartes 2 à l'étape 33. Si les données d'instruction en provenance du lecteur/enregistreur de cartes 2 sont envoyées à l'étape 33, le CPU 15 exécute le traitement en fonction de l'instruction à l'étape 35 et fournit des données de réponse indiquant le résultat traité au lecteur/enregistreur de cartes 2 à l'étape 37. Le programme revient alors à l'étape 33. Les données d'instruction fournies à partir du lecteur/enregistreur de cartes 2 vers la carte de CI 1 compren- nent une instruction consistant seulement en un code d'opération (code OP) , comme cela est représenté en figure 7A, et une instruction consistant en le code OP et des données, comme cela est représenté en figure 7B. Le fonctionnement du lecteur/enregistreur de cartes 2 va maintenant être décrit en relation avec l'organigramme représenté en figures 8A et 8B. A l'étape 41, le CPU 23 attend une instruction en provenance du CPU 3. Si on a un OUI à l'étape 41, le CPU 23 vérifie à l'étape 43 si l'instruction d'entrée est une instruction de recherche de carte de CI. Si on a un OUI à l'étape 43, le CPU 23 vérifie à l'étape 45 si la carte de CI est insérée. Si on a un NON à l'étape 45, le programme passe à l'étape 47 et le CPU 23 fournit des données de réponse indiquant une non insertion de carte de CI au CPU 3. Alors, le programme revient à l'étape 41 pour attendre les instructions du CPU 3. Toutefois, si on a un OUI à l'étape 45, c'est-à-dire si une carte de CI 1 est insérée à l'intérieur d'une durée prédéterminée, le CPU 23 fournit des signaux d'alimentation et d'horloge à la carte de CI 1 à l'étape 49. A l'étape 51, le CPU 23 libère l'état de remise à zéro de la carte de CI 1. La succession d'opérations aux étapes 49 et 51 est appelée "activation". L'"activation" a ici la signification suivante. Le CPU 23 fournit un signal de remise à zéro à la carte de CI 1, et la carte de CI 1 renvoie une réponse au signal de remise à zéro vers le CPU 23 en réponse à ce signal. Par suite, la carte de CI 1 peut être placée dans un état capable de recevoir les instructions du CPU 23. Le CPU 23 vérifie à l'étape 53 si la réponse au signal de remise à zéro en tant que données de réponse initiales en provenance de la carte de CI 1 est reçue à l'intérieur d'une durée prédéterminée. Les données de réponse initiales comprennent des données de temporisa- tion inhérentes au type de carte de CI, c'est-à-dire des données de temporisation après que la carte de CI a envoyé les données de réponse intiales jusqu'à ce qu'elle attende les données d'instruction suivantes. Si on a un NON à l'étape 53, le CPU 23 fournit des données de réponse indiquant une carte hors norme au CPU 3 à l'étape 55. Alors, le programme revient à l'étape 41 pour attendre les instructions du CPU 3. Toutefois, si on a un OUI à l'étape 53, le CPU 23 extrait des données de temporisation des données de réponse initiales et classe les données extraites dans le temporisateur à décrémentation 26 à l'étape 54. Le CPU 23 vérifie à l'étape 63 si l'instruction en provenance du CPU 3 est une macro-instruction. En ce cas, la macro-instruction indique une instruction en provenance du CPU 3 représenté en figure 1. Les instructions envoyées à partir du CPU 3 au lecteur/enregistreur de cartes 2 comprennent normalement des macro-instructions et d'autres instructions. La macro-instruction est, par exemple, une instruction d'écriture et donne instruction d'effectuer un accès d'écriture de données de quelques centaines de multiplets au lecteur/enregistreur de cartes 2. Toutefois, la carte de CI 1 ne peut accepter plusieurs centaines de multiplets à la fois. En conséquence, le lecteur/enregistreur de cartes 2 doit écrire des données dans la carte de CI 1 plusieurs -fois. D'autres instructions comprennent, par exemple, une instruction de recueil de NIP. Si on a un NON à l'étape 63, le programme passe à l'étape 65 et le CPU 23 reçoit le résultat traité correspondant à l'instruction en provenance de la carte de CI 1. Alors, le CPU 23 fournit le résultat traité au CPU 3. Ensuite, le programme revient à l'étape 41 et le CPU 23 attend une instruction du CPU 3. D'autre part, si on a un OUI à l'étape 63, le programme passe à l'étape 67 pour vérifier si la macro-instruction est achevée, c'est-à-dire s'il s'agit de la dernière instruction de la macroinstruction (par exemple dans le cas d'une instruction d'écriture, la dernière instruction d'écriture successive de plusieurs instructions d'écriture successives obtenues en divi- sant la macro-instruction correspondante). Si la macro-instruction est achevée à l'étape 67, le CPU 23 fournit au CPU 3 des données de réponse indiquant l'achèvement du traitement corres- pondant à la macro-instruction en provenance du CPU 3 à l'étape et le programme revient à l'étape 41. Alors, le CPU 23 attend une instruction du CPU 3. Si la macro-instruction n'est pas achevée à l'étape 67, le programme passe à l'étape 69 et le CPU 23 est mis dans un état d'attente jusqu'à ce que le temporisateur à décrémentation 26 atteigne "0". S'il est déterminé à l'étape 69 que le temporisateur à décrémentation 26 a atteint le "0", le CPU 23 envoie à la carte de CI une instruction à exécuter par la carte de CI, à l'étape 71. On vérifie à l'étape 73 si les données de réponse en provenance de la carte de CI sont reçues à l'intérieur d'une durée prédéterminée. Si on a un NON à l'étape 73, ceci signifie qu'aucune donnée de réponse n'est envoyée à la carte de CI bien que le temporisateur à décrémentation 26 ait atteint "0". En conséquence, le CPU 23 envoie des données de ré- ponse indiquant l'écoulement du temps à l'étape 75. Après cela, le programme revient à l'étape 41 et le CPU 23 attend une instruction du CPU 3. Si on a un OUI à l'étape 73, le programme revient à l'étape 63 pour vérifier si l'instruction du CPU 3 est une macro-instruction. De cette façon, les étapes 63 à 73 se répètent jusqu'à ce que la macro-instruction soit achevée. Si l'on a déterminé à l'étape 43 que l'instruction en provenance du CPU 3 n'est pas l'instruction de recherche de carte de CI 1, le programme passe à l'étape 61 et le CPU 23 vérifie si l'activation de la carte de CI 1 est achevée. Si on a un NON à l'étape 61, le programme passe à l'étape 59 et le CPU 23 fournit des données de réponse indiquant le non-achèvement de l'activa- tion au CPU 3. Alors, le programme repasse à l'étape 41 et le CPU 23 attend une instruction du CPU 3. Toutefois, si on a un OUI à l'étape 61, le programme passe à l'étape 63 et le CPU 23 réalise les opérations sus-mentionnées. De cette façon, les données de réponse initiales comprennent des données de temporisation après que la carte de CI 1 a fourni des données de réponse initiales indiquant le début du fonctionnement jusqu'à ce qu'il reçoive une instruction. Ainsi, le lecteur/enregistreur de cartes 2 extrait les données de temporisateur à partir des données de réponse initiales et peut reconnaître une temporisation d'envoi d'instructions vers la carte de CI 1 sur la base des données de temporisation extraites. Plus particulièrement, le lecteur/enregistreur de cartes 2 reçoit des données de temporisation envoyées à partir de la carte de CI 1 en même temps que les données de réponse initiales, de façon à reconnaître une différence temporelle, après réception des données de réponse initiales jusqu'à envoi de l'instruction qui survient par suite de la différence de type de carte de CI 1. Un autre mode de réalisation de la présente invention va maintenant être décrit en relation avec les organigrammes des figures 9A et 9B. Dans ce mode de réalisation, les données de réponse initiales comprennent des données de temporisation après que la carte de CI 1 a envoyé des données de réponse correspon- dant à une instruction jusqu'à ce qu'elle reçoive des données d'instruction suivantes, de sorte que le lecteur/enregistreur de cartes 2 extrait les données de temporisation des données de réponse et peut reconnaître une synchronisation d'envoi d'ins- tructions vers la carte de CI 1 sur la base des données de temporisation extraites. Les mêmes références numériques dans ce mode de réalisation désignent les mêmes étapes qu'en figures 8A et 8B et une description détaillée en sera omise. La différence entre les organigrammes des figures 9A et 9B et 8A et 8B sont les étapes 54 à 74. Plus particulièrement, à l'étape 57 de la figure 8A, les données de temporisation dans les données de- réponse initiales sont établies dans le compteur de décrémentation 26. Toutefois, à l'étape 54 de la figure 9A, les données de temporisation dans les données de réponse intiales sont établies dans la mémoire de données 25. Quand les données de réponse en provenance de la carte de CI 1 sont reçues à l'intérieur d'une durée prédéterminée à l'étape 73 de la figure 9B, les données de temporisation mémorisées dans la mémoire de données 16 (données de temporisation entre instructions) sont établies dans le temporisateur à décrémentation 26 à l'étape 74. En conséquence, quand le lecteur/enregistreur de cartes 2 reçoit la sortie de données de temporisation en provenance de la carte de CI 1 en même temps que des données de réponse initiales, il peut reconnaître, sur la base des données de temporisation, une différence de durée après que les données de réponse correspondant à une instruction ont été reçues jusqu'a ce que l'instruction suivante soit reçue, ce qui survient par suite d'une différence de type de carte de CI 1. En conséquence, le lecteur/enregistreur de cartes 2 peut prendre une synchronisa- tion d'envoi d'instruction appropriée pour chaque type de carte de CI sur la base des données de temporisation. Dans le mode de réalisation ci-dessus, des données de temporisation (premières données de temporisation) après que la carte de CI 1 a envoyé la réponse à un signal de remise à zéro au lecteur/enregistreur de cartes 2 jusqu'à ce qu'elle reçoive l'instruction suivante, et des données de temporisation (secondes données de temporisation) après que la carte de CI 1 a reçu la première instruction et a envoyé le résultat traité correspondant i1 au lecteur/enregistreur de cartes 2, jusqu'à ce qu'elle reçoive l'instruction suivante, sont combinées et liées à la réponse au signal de remise à zéro, et la carte de CI 1 envoie le signal au lecteur/enregistreur de cartes 2. Le lecteur/enregistreur de cartes 2 peut établir les premières données de temporisation dans le temporisateur à décrémentation 26 et peut mémoriser les secondes données de temporisation dans la mémoire de données 25. Dans le mode de réalisation ci-dessus, les données de temporisation dans les données de réponse initiales sont extrai- tes et établies dans le temporisateur à décrémentation 26 en tant que valeur initiale. Immédiatement avant l'envoi d'une instruc- tion à la carte de CI 1, le lecteur/enregistreur de cartes 2 confirme que 1-e temporisateur à décrémentation 26 a atteint "0". Toutefois, quand le temporisateur à décrémentation 26 a atteint "0" après que les données de temporisation ont été établies, le programme peut passer à l'étape 63. Plus particulièrement, le traitement de l'étape 69 peut être interposé entre les étapes 57 et 63. Le temporisateur à décrémentation 26 comprend un temporisateur matériel mais peut comprendre un temporisateur logiciel. Dans le mode de réalisation ci-dessus, les données de temporisation sont incluses dans les données de réponse initiales et sont enregistrées. Toutefois, les données de temporisation faisant partie des données de réponse initiales peuvent être mémorisées séparément dans la mémoire de données 16 et peuvent être combinées quand elles sont envoyées. Dans le mode de réalisation ci-dessus, le traitement d'émission entre le lecteur/enregistreur de cartes 2 et la carte de CI 1 a été décrit. Toutefois, la présente invention peut être appliquée au traitement de transmission entre un CPU 3 et un lecteur/enregistreur de cartes 2. REVENDICATIONS 1. Système de traitement d'appareil électronique portable constitué d'un appareil de traitement d'appareil élec- tronique portable (2, 3, 4, 5, 6, 7) pour fournir une instruction indiquant un contenu de traitement, et d'un appareil électronique portable (1) qui est connecté audit appareil de traitement d'appareil électronique portable de façon souhaitée, qui reçoit l'instruction selon un procédé de transmission de données semi-duplex, qui réalise un traitement correspondant à l'instruc- tion, et qui fournit un résultat traité à l'appareil de traite- ment d'appareil électronique portable, caractérisé en ce que: l'appareil électronique portable est muni de moyens pour renvoyer audit appareil de traitement d'appareil électroni- que des données de réponse initiales qui doivent être renvoyées en réponse à un signal d'activation en provenance de l'appareil de traitement d'appareil électronique portable et qui compren- nent des données de temporisation définissant une durée après envoi des données de réponse initiales à l'appareil de traitement d'appareil électronique portable jusqu'à réception de l'instruc- tion à partir de l'appareil de traitement d'appareil électronique portable; et l'appareil de traitement d'appareil électronique portable est muni de moyens pour fournir l'instruction à l'appareil électronique portable après que la durée incluse dans les données de réponse initiales s'est écoulée. 2. Système selon la revendication 1, caractérisé en ce que l'appareil électronique portable comprend une carte de circuit intégré. 3. Système selon la revendication 2, caractérisé en ce que les données de temporisation diffèrent selon les types de carte de circuit intégré. 4. Système selon la revendication 1, caractérisé en ce que l'appareil électronique portable comprend une mémoire non volatile et les données de réponse initiales comprenant les données de durée sont prémémorisées dans ladite mémoire non volatile. 5. Système selon la revendication 1, caractérisé en ce que l'appareil de traitement d'appareil électronique portable comprend une mémoire de mémorisation de données de temporisation et mémorise les données de temporisation envoyées à l'appareil électronique portable, transmet une première instruction à l'appareil électronique portable après que les données de réponse initiales ont été reçues, lit les données de temporisation et établit les données de temporisation lues dans le temporisateur après qu'un résultat traité correspondant à la première instruc- tion a été reçu à partir de l'appareil électronique portable, et transmet l'instruction suivante à l'appareil électronique porta- ble en réponse à un signal d'écoulement de durée en provenance du temporisateur. 6. Système selon la revendication 1, caractérisé en ce que l'appareil de traitement d'appareil électronique portable fournit un signal de remise à zéro à l'appareil électronique portable; l'appareil électronique portable renvoie à l'appareil de traitement d'appareil électronique portable les données de réponses initiales qui doivent être renvoyées en réponse au signal de remise à zéro et qui comprennent des premières données de temporisation définissant un durée après que les données de réponse initiales ont été envoyées à l'appareil de traitement d'appareil électronique portable jusqu'à ce que l'instruction ait été reçue à partir de l'appareil de traitement d'appareil électronique portable et des secondes données de temporisation pour définir une durée à partir du moment o une première instruction a été transmise à l'appareil électronique portable après réception des données de réponse initiales et après qu'un résultat traité correspondant à la première instruction a été reçu à partir de l'appareil électronique portable jusqu'au moment o l'instruction suivante a été reçue à partir de l'appareil de traitement d'appareil électronique portable; et l'appareil de traitement d'appareil électronique portable comprend un temporisateur et une mémoire de mémorisation de données de temporisation, établit les premières données de temporisation incluses dans les données de réponse initiales du, temporisateur, mémorise les secondes données de temporisation dans la mémoire de mémorisation de données du temporisateur, fournit la première instruction à l'appareil électronique portable en réponse à un signal de temps écoulé en provenance du temporisateur, lit les secondes données de temporisation en provenance de la mémoire de mémorisation de données du temporisa- teur et établit les données lues dans le temporisateur quand l'appareil de traitement d'appareil électronique portable reçoit un résultat traité correspondant à la première instruction en provenance de l'appareil électronique portable, et fournit une instruction suivant la première instruction à l'appareil électro- nique portable sur la base du signal de temps écoulé en provenance du temporisateur.