Brevet FR2604299A1 — publié le 19880325

TRANSISTOR BIPOLAIRE COMPORTANT UN EMETTEUR MULTICOUCHE ASSURANT LE CONFINEMENT DES TROUS DESCRIPTION La présente invention a pour objet un transistor bipoLaire comportant un émetteur forme d'un empilement de couches semi-conductrices différentes. Ce transistor est spécialement utilisable en combinaison avec des circuits optoélectroniques employés en particulier dans le domaine de la télémétrie, de l'optique intégrée ou des télécommunications par fibres optiques, à haut débit. De façon plus précise, l'invention se rapporte à un transistor bipolaire, à structure semi-conductrice plane, réalisé en matériau III-V et en particulier du type SaAs/GaALAs. On connaît actuellement des transistors bipolaires, dits à homojonctions réalisés à 100% en GaAs, de type npn ou pnp. Ces transistors à homojonctions présentent l'avantage d'être facilement réalisabLes industriellement, et donc de présenter des coûts de revient faibles. En particulier, une prise de contact électrique sur le matériau binaire est aisée. Malheureusement, le gain en courant de ces transistors à homojonctions est relativement faible (inférieur à 10). Le gain dfun transistor bipolaire à homojonctions est donné par Le rapport Ic/Ib valant dans une première approximation Ld.Nd/l.Na, ou Ic et Ib représentent respectivement Le courant dans le collecteur et le courant dans la base, Ld la longueur de diffusion des porteurs minoritaires dans la base, Nd la densité des éLéments donneurs dans L'émetteur, Na la densité des éléments accepteurs dans la base et t la largeur de la base. En conséquence, pour un transistor bipolaire à homojonctions, le gain est Limité par la largeur I de la base, les densités Na et Nd des porteurs ainsi que par Leurs mobilités. Afin d'augmenter le gain des transistors bipolaires, on a envisagé de les réaliser sous forme d'hétérojonctions. En particulier, L'émetteur et le collecteur de ces transistors sont réalisés en matériau ternaire ou quaternaire (par exemple GaAlAs) et la base en matériau binaire (par exemple GaAs). Un transistor bipolaire de ce type a notamment été décrit dans l'article de Appl. Phys. Lett. 37 (2) du 15 juillet 1980, pages 211-213, intitulé "A monolithic integration of GaAs/GaAlAs bipolar transistor and heterostructure laser" de J. KATZ et al. L'intérêt du transistor bipolaire à hétérojonctions, ou en abrégé TBH, par rapport à un transistor bipolaire à homojonctions est sa grande dynamique dans le tri des porteurs de charge. En effet, dans le cas du TBH, la barrière en énergie que les porteurs minoritaires ont à franchir pour aller de la base vers L'émetteur fait que le gain d'une telle structure est très élevé. En effet, le gain défini par le rapport Ic/Ib peut dans une première approximation être donné par la formule suivante : Ic/Ib-' Ld.Nd.f/l.Na dans laquelle T#, Ib, Ld, Nd, I et Na représentent Les mêmes grandeurs que précédemment et où f est défini par L'équation f ~ exp.( Eg/Ut) où Eg est la différence des bandes interdites entre le matériau binaire et le matériau ternaire ou quaternaire et Ut l'énergie thermique qui vaut, à 3000K, 25 milliélectron-volts. Ce facteur f permet de limiter le courant des trous dans L'émetteur en matériau ternaire ou quaternaire et donc d'augmenter le gain du transistor étant donné que La mobilité des trous est inférieure à celle des électrons. Actuellement, iL est possible d'obtenir des gains importants, de L'ordre de 500, même avec des TBH comportant des bas en matériau binaire très dopées (impuretés au moins égale à 10 atlcm ), ce qui permet d'envisager de très bonnes performances pour ces transistors. Malheureusement, plusieurs inconvénients sont liés à l'utilisation d'un émetteur en matériau ternaire ou quaternaire, c'est-à-dire en un matériau présentant une bande interdite plus grande que celle de la base. En particulier, La mobilité des électrons dans L'émetteur est plus faible et les centres profonds dans le matériau ternaire ou quaternaire sont d'autant plus genants qu'il faut fortement -doper ce matériau. En outre, les prises de contact éLectriques sur le matériau ternaire ou quaternaire sont difficiles, compte tenu de la nature même du matériau, et des problèmes de passivation se posent du fait de la présence de ce matériau ternaire ou quaternaire comme dernière couche semiconductrice de la structure du transistor. Afin de résoudre ces problèmes, on rajoute généralement sur la couche en matériau ternaire ou quaternaire de l'émetteur une couche en matériau binaire, par exemple en GaAs pour un émetteur en GaAlAs (voir l'article de KATZ ci-dessus). Malheureusement, L'utilisation de cette couche en matériau binaire supplémentaire crée une hétérojonction supplémentaire. Or, les hétérojonctions abruptes (passage direct d'un matériau binaire à un matériau ternaire par exemple) limitent L'injection des porteurs rapides ou électrons dans la base. Pour limiter cet effet, on interpose généralement entre L'émetteur et La base une couche dont la composition varie, c'est-à-dire dont la quantité en aluminium pour des structures en GaAs/GaAlAs, décroft de l'émetteur vers la base. Cette couche de composition graduelle est très délicate à réaliser. En particulier, compte tenu des inerties thermiques des enceintes de dépôt, la décroissance de la composition en aluminium notamment n'est pas linéaire. En outre, Les variations de composition du matériau ternaire de la couche graduelle coïncident difficilement avec les variations du dopage de cette couche. Ceci peut entratner un déplacement de la jonction pn entre L'émetteur et la base, néfaste à un bon fonctionnement du transistor. Un autre inconvénient de ces transistors bipolaires à hétérojonctions est une évolution à température ordinaire de la valeur de la tension de décalage (tension d'offset en terminologie anglo-saxonne). La présente invention a justement pour objet un transistor bipolaire comportant un émetteur à couches multiples permettant notamment de remédier aux différents inconvénients cidessus. En particulier, ce transistor, bien que ne comportant pas d'hétérojonction, présente un gain voisin de ceux comportant des hétérojonctions. En outre, ce transistor ne comporte pas de couches semi-conductrices de composition graduelle, entre l'émetteur et la base, ce qui facilite de façon notable la fabrication de ce transistor par rapport à ceux de l'état de l'art. De façon plus précise, l'invention a pour objet un transistor bipolaire comprenant de façon connue une première couche semi-conductrice d'un premier type de conductivité formant le collecteur, une seconde couche semi-conductrice d'un second type de conductivité formant la base, une troisième couche semiconductrice du premier type de conductivité formant L'émetteur, ces trois couches semi-conductrices étant superposées, et des moyens pour alimenter en courant le transistor ; ; il se caractérise en ce qu'il comprend entre la seconde et la troisième couches un empilement de quatrièmes et cinquièmes couches semiconductrices, chaque quatrième couche réalisée en un matériau de faible largeur de bande interdite étant intercalée entre deux cinquièmes couches réalisées en des matériaux de largeur de bande interdite plus élevée, cet empilement servant à confiner les trous entre l'émetteur et la base. Cet empilement de quatrièmes et cinquièmes couches de matériaux, présentant des largeurs de bande distincte, s'apparente au super réseau. Les cinquièmes couches en matériau à largeur de bande interdite plus élevé, constituent des barrières pour les trous Limitant ainsi le courant de ces trous entre la base et l'émetteur. Ces barrières pour les trous sont plus efficaces que l'interface graduelle génératement utilisée dans un TBH conventionnel. Le transistor bipolaire selon l'invention, en plus des avantages ci-dessus, ne présente pas d'évolution à température ambiante de la valeur de la tension d'offset. Afin de minimiser les effets de barrière pour les électrons, Les cinquièmes couches sont réalisées avantageusement en des matériaux dont la largeur de bande interdite croit d'une cinquième couche à l'autre, de L'extérieur vers L'intérieur de L'empilement correspondant. Par ailleurs, les quatrièmes et les cinquièmes couches sont de préférence dopées avec des ions du premier type de conductivité, la quantité d'ions dans les cinquièmes couches étant au moins égale à la quantité d'ions dans les quatrièmes couches. En outre, la quantité d'ions dans les cinquièmes couches croit éventuellement d'une cinquième couche à L'autre, de l'extérieur vers L'intérieur de l'empilement correspondant. De façon avantageuse, la troisième couche formant émetteur est réalisée en matériau binaire de type lII-V. La réalisation de l'émetteur en matériau binaire facilite la prise de contact éLectrique sur émetteur et permet d'éviter L'adjonction d'une couche semi-conductrice de passivation, en matériau binaire, sur L'émetteur. La fabrication du transistor bipolaire selon l'invention est ainsi beaucoup plus aisée que celle des transistors bipolaires de l'art antérieur. Afin d'obtenir une structure symétrique, il est possible de prévoir entre la première et la seconde couches semiconductrices un empilement de sixièmes et septièmes couches semiconductrices, chaque sixième couche réalisée en un matériau de faible Largeur de bande interdite étant intercalée entre deux septièmes couches de matériaux de Largeur de bande interdite plus éLevée, cet empilement servant à confiner Les trous entre la base et le collecteur. Afin de minimiser les barrières pour les électrons entre le collecteur et la base, les septièmes couches sont réalisées avantageusement en des matériaux dont la largeur de bande interdite croit d'une septième couche à l'autre, de L'extérieur vers L'intérieur de L'empilement correspondant. Par ailleurs, les sixièmes et septièmes couches sont dopées de préférence avec des ions du premier type de conductivité, la quantité d'ions dans Les septièmes couches étant au moins égale à La quantité d'ions dans les sixièmes couches. En outre, la quantité d'ions dans les septièmes couches croit éventuellement d'une septième couche à l'autre, de l'extérieur vers l'intérieur de l'empilement correspondant. Le transistor bipolaire selon l'invention est réalisé en particulier sur un substrat semi-conducteur monocristallin en matériau III-V qui peut être de l'InP, du GaAs, du GaSb, du InAs ou du InSb. Ces matériaux III-V correspondent à des matériaux à faible largeur de bande interdite. Suivant le matériau à faible Largeur utilisé, les matériaux ayant une largeur de bande interdite plus élevée seront de la forme GaInAs, GaInAsP, 6ailInAs, ou GaAl#s. De préférence, le transistor bipolaire selon l'invention comporte une première et une troisième couches réalisées en GaAs de type n, une seconde couche en GaAs de type p, des cinquièmes et septièmes couches réalisées en Sa AI As 1-x x type N avec O Le GaAs a l'avantage de pouvoir contenir un plus grand nombre d'impuretés n ou p que le Sa AI As, sans modification 1-x x notoire du réseau cristalLin. En effet, le GaAs peut entre dopé 19 3 jusqu'à 10 at/cm alors que le Ga Al As supporte au maximum 10 at/cm d'impuretés. Etant donné que le transistor bipolaire seLon L'invention est formé en majeure partie en matériau binaire, L'efficacité d'injection des électrons dans la base est augmentée. En outre, du fait de sa structure binaire, le transistor de l'invention peut, en plus des applications données précédemment, être utilisé pour produire des électrons chauds. Dans ce type d'application, les performances en hyperfréquence souhaitées sont de l'ordre de 100 GHz pour la fréquence de coupure. Actuellement, les transistors utilisés sont des transistors à hétérojonctions dont les matériaux ternaires produisent des électrons insuffisamment chauds. Afin d'assurer une bonne prise de contact sur la base du transistor, une région du second type de conductivité par exemple de type p, s'étendant au moins d'une face à l'autre de la troisième couche semi-conductrice et d'une face à l'autre de L'empilement de quatrièmes et cinquièmes couches, peut être prévue. Le transistor bipolaire selon l'invention peut etre réalisé de façon simple en épitaxiant les différentes couches semi-conductrices le constituant, de préférence par jets moléculaires, sur un substrat semi-isolant en matériau 111-V. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre illustratif et non limitatif, en référence aux figures annexées, dans lesquelLes : - la figure 1 représente, en coupe longitudinale, un transistor bipolaire selon l'invention, - La figure 2 représente schématiquement un empilement de couches du type super réseau utilisée entre l'émetteur et la base du transistor selon l'invention, et éventuellement entre le collecteur et la base de ce transistor, - la figure 3a est un diagramme donnant Les variations de la composition x en aluminium de L'empilement de couches de la figure 2, en fonction de la profondeur d de cet empilement, - la figure 3b est un diagramme donnant les variations du dopage Nd de L'empilement de couches de la figure 2, en fonction de La profondeur d de cet empilement, - la figure 4 est un diagramme donnant le logarithme de La mobilité M des porteurs en fonction de l'épaisseur b du matériau à forte bande interdite et de la différence d'énergie W de conduction entre les premiers et seconds matériaux constituant l'empilement de la figure 2, - la figure 5 représente, en coupe, le diagramme de bandes simule d'un transistor selon l'invention, les énergies Up, exprimées en volt, et les densités de courant I, exprimées en 2 A/cm , étant portées en ordonnées et la profondeur G du transistor, exprimée en micromètre étant portée en abscisse, et - la figure 6 représente des courbes de simulation donnant les variations de la densité de courant Jc dans Le 2 collecteur d'un transistor de l'invention, exprimée en A/cm , en fonction de la tension Vce appliquée entre le collectez et l'émetteur, exprimée en V. La description ci-après se réfère à un transistor bipolaire du type GaAs/GaAlAs. Le GaAs correspond au matériau de faible bande interdite et le GaAlAs au matériau de plus forte largeur de bande interdite, cette dernière augmentant avec la teneur en aluminium. Sur la figure 1, on a représenté, en coupe longitudinale, un transistor bipolaire seLon l'iDventior. Ce transistor comprend un substrat serri-conducteur 2 en GaA par exemple de type n+. Ce dopage de type n+ est obtenu avec des ions 17 3 de silicium à une concentration de 1 at/cm Sur ce substrat 2, sont déposées par épitaxie chimique en phase vapeur à partir de composés organiques (MûCVD) ou de préférence par épitaxie par jets moléculaires (MBE), cinq couches semi-conductrices superposées. Ces couches semi-conductrices en partant du substrat 2, portent respectivement les références 4, 6, 8, 10 et 12. La couche semi-conductrice 4 constituant le collecteur du transistor est réalisée en GaAs de type n. Elle peut présenter une épaisseur de 300 à 1000 nm. Le dopage n est obtenu avec des 16 17 3 ions de silicium à une concentration de 10 à 10 at/cm La couche semi-conductrice 8 formant la base du transistor est réalisée en GaAs de type p. Elle peut présenter une épaisseur de 100 à 300 nm. Le dopage p est obtenu avec des 17 19 3 ions de béryllium à une concentration de 5.10 à 10 atlcm La couche semi-conductrice 12 constituant l'émetteur du transistor est réaLisée en GaAs de type n.Elle peut présenter une épaisseur de 100 à 300 nm. Le dopage n est obtenu avec des 19 3 ions de silicium à une concentration de 10 à 10 at/cm . Selon l'invention, un empilement 10 de couches semiconductrices réalisées en des matériaux présentant des largeurs de bandes interdites différentes est prévu entre la couche 8 formant la base du transistor et la couche 12 formant l'émetteur du transistor. Cet empilement 10 s'apparentant aux structures de super réseau est constitué, comme représenté sur la figure 2, de couches 14 en GaAs de type n alternées avec des couches 16, 18 et 20 en Ga AI As de type N avec O 1-x x à la relation 0 Les couches 16, 18 et 20 de plus forte largeur de bande interdite peuvent présenter une composition x identique ou différente d'une couche à l'autre. Toutefois, afin de minimiser les effets de barrière entre L'émetteur et la base pour les électrons se déplaçant perpendiculairement à ces couches, il est préférable que la composition x en aluminium de ces couches décroît de L'intérieur de l'empilement vers l'extérieur. En particulier, dans le cas représenté sur la figure 2, de trois couches 16, 18, 20 en matériau ternaire, la couche 18 présente une composition x supérieure à celle des couches 16 et 20. En outre, les couches 16 et 20 peuvent avoir une composition identique ou différente. Cependant, pour La minimisation des effets de barrière, les couches 16 et 20 présentent la même composition. Sur la figure 3a, on a représenté un exemple possible des variations de La composition x en aluminium de l'empilement 10, représenté sur la figure 2, en fonction de la profondeur d de cet empilement. La profondeur est exprimée en nm et la valeur d=O est prise à l'interface 22 (figure 1) entre l'émetteur 12 et l'empilement 10 du type "super réseau". Dans l'exemple représenté sur ta figure 3a, le nombre de couches en matériau ternaire est égal à 5 ; la composition en aluminium de la couche centrale en GaAlAs de L'empilement est de 0,24 ; la composition en aluminium des couches en GaAlAs, situées de part et d'autre de cette couche centrale, est de 0,17 et la composition en aluminium des couches en GaALAs les plus extérieures est de 0,1. Les épaisseurs des couches en matériau ternaire peuvent cotre identiques ou différentes. Ces épaisseurs peuvent varier de 3 à 300 nm suivant la composition x en aluminium de ces couches. Par exemple, pour x compris entre 0,2 et 0,3, les couches en matériau ternaire peuvent présenter une épaisseur allant de 3 à 10 nm et, pour x compris entre 0,1 et 0,2, une épaisseur allant de 5 nm à 20 nm. L'influence de l'épaisseur des couches en matériau ternaire de L'empilement sur le gain du transistor bipolaire selon l'invention sera décrite plus en détail en référence à la figure 5. Par ailleurs, Les couches 14 en matériau binaire de l'empiLement 10 peuvent présenter des épaisseurs identiques ou différentes allant de 3 à 20 nm et par exemple valant 10 nm. Le nombre des couches 14-20 de l'empilement 10 sont de préférence telles que ltepaisseur totale de l'empilement est un multiple de 0,25 nm, ce chiffre correspondant à une demi maille de la structure cristalline du GaAs. Cet empilement peut par exemple présenter une épaisseur totale de 110 nm. Afin de minimiser au maximum les effets de barrière entre L'émetteur et La base pour les électrons et parallèlement de renforcer ces effets de barrière pour les trous, le dopage de type n des couches en GALAS de L'empilement 10 est supérieur à celui des couches en GaAs de cet empilement. Le dopage n est obtenu grâce à des ions de silicium. Toutefois, un dopage identique pour les couches 12 et 14 de l'empilement 10 permet malgré tout d'obtenir cet effet de barrière pour les trous. En outre, de même que la composition des couches en matériau ternaire de l'empilement 10 varie d'une couche å L'autre et en particulier decrott de L'intérieur vers L'exterieur de L'empilement, le dopage de ces couches en matériau ternaire varie. Un exemple de variations du dopage Nd, exprimé en 3 at/cn en fonction de La profondeur d, en nm, de l'empilement 10 de couches est donné sur La figure 3b. Ce dopage en matériau donneur varie comme la composition x en aluminium de l'empilement. En particulier, les couches er GaAs contiennent 17 /cm3 3 2.10 at/cm de silicium, la couche centrale en GaALAs de 19 3 l'empilement contient 7.10 at/cm de silicium, Les deux couches en GaALAs, situées de part et d'autre de cette couche centrale 18 3 contiennent 2.10 at/cm de silicium, et les couches Les plus 17 /cm3 3 externes en GaAlAs de l'empilement 6.10 at/cm de silicium. La modulation du dopage de L'empilement 10 renforce l'effet de barrière entre L'émetteur et la base, pour les trous alors qu'il minimise cet effet de barrière pour les électrons, ce qui contribue fortement à l'obtention d'un gain élevé pour le transistor bipolaire selon l'invention. Pour une structure symétrique, et pus specialement pour confiner les trous entre la base et le collecteur, il est possible d'intercaler, comme représenté sur la figure 1, une couche 6 du type super réseau entre la couche 4 constituant le collecteur du transistor et la couche 8 formant la base de celuici. Cet empilement 6 est constitué comme l'empiLement 10 d'une alternance de couches en matériau binaire et de couches en matériau ternaire de type n. Les couches en matériau binaire sont généralement identiques alors que les couches en matériau ternaire comprennent une composition x en aluminium qui diminue de l'intérieur vers l'extérieur de L'empilement, de la neme façon que pour L'empilement 10. La composition x des couches en matériau ternaire est comprise entre O et 0,46. En particulier, les variations de la composition x en aluminium de l'empilement 6 en fonction de la profondeur d de l'empilement 6 peuvent être identiques à celles représentées sur la figure 3a. Dans ce cas, La valeur d=O est prise à l'interface 24 entre la base et L'empilement 6 du transistor. Comme pour L'empilement 10, le dopage n du matériau ternaire de l'empilement 6 est supérieur à celui du matériau binaire de cet empilement. En outre, le dopage n ou plus exactement N varie graduellement d'une couche en matériau ternaire à l'autre, la concentration en élément donneur (silicium par exemple) décroissant de l'intérieur vers l'extérieur de l'empilement 6. La modulation du dopage Nd en matériau donneur de l'empilement 6 en fonction de la profondeur d de cet empilement peut être celle représentée sur la figure 3b. De même que pour l'empilement 10, les épaisseurs des couches en matériau binaire de l'empilement 6 peuvent être identiques ou différentes et varier de 3 à 20 nm. De même, les épaisseurs des couches en matériau ternaire de l'empilement 6 peuvent être identiques ou différentes et sont fonction de leur composition x en aluminium. Pour une composition x allant de 3,1 à 0,2, ces couches en matériau ternaire peuvent présenter une épaisseur allant de 5 à 20 nm. Les empilements 6 et 10 du type "super réseau" ne posent aucun problème de fabrication contrairement à l'obtention d'une couche dans laquelle la composition en aluminium x varie graduellement. Ces empilements sont réalisés par épitaxie MBE ou MOCVD, dans une enceinte sous vide, en introduisant par intermittence un gaz susceptible de produire l'élément dopant. Aucune précaution particulière n'est à prévoir. Le transistor bipolaire selon l'invention comprend de plus comme représenté sur la figure 1, une région 26 de type p située dans la couche 12, formant émetteur, et L'empilement 10 du transistor. Cette région de type p 26 traverse de part en part la couche 12 et de part en part l'empilement 10 du transistor de façon à être en contact avec ta couche 8 formant la base, cette région 26 servant à La prise de contact sur la base. Cette région 26 peut être obtenue en implantant par exemple des ions de béryllium, à travers un masque approprié, à une dose de 3.1015 at/cm, puis en effectuant un recuit thermique à 8000C de l'ensemble de la structure. Le transistor bipolaire selon l'invention comprend de plus une couche isolante 28 surmontant le collecteur 12 du transistor. Cette couche isolante notamment en oxyde de silicium comporte deux trous de contact 30 et 32 servant respectivement à la prise de contact sur la base et sur L'émetteur du transistor. Cette couche isolante 28 gravée est recouverte d'une couche conductrice 34 par exemple en aluminium dans laquelle sont définies, par photolithographie, les électrodes de L'émetteur et de la base du transistor respectivement 36 et 38. Le transistor bipolaire selon l'invention est en outre équipé d'une électrode 40, recouvrant toute la partie inférieure de la structure, et donc la face libre du substrat 2, servant d'électrode pour le collecteur du transistor. Le transistor bipolaire selon l'invention, -décrit cidessus, présente une grande dynamique de tri entre les porteurs, c'est-à-dire entre les électrons et les trous. En effet, la barrière en énergie que les porteurs minoritaires, ici les trous, ont à franchir de la base 8 vers l'émetteur 12 et éventuellement de la base vers le collecteur, fait que Le gain d'un tel transistor est très élevé. Ceci est aussi lié à la différence de mobilité entre les électrons et les trous, les trous ayant une masse fictive supérieure à celle des électrons. La différence de comportement entre les trous et les électrons est illustrée par les figures 4 à 6b. Sur la figure 4, on a représenté le logarithme de la mobilité M des porteurs dans une structure du type super réseau, selon une direction perpendiculaire au plan des couches de ce super réseau, en fonction d'un paramètre b r où oir b est la largeur de la barrière du super réseau, c'est-à-dire L'épaisseur des couches en matériau ternaire de largeur de bande interdite la plus élevée, et u la différence des énergies de conduction entre cette barrière et les puits, les puits correspondant aux couches en matériau binaire de largeur de bande interdite plus faible. Le logarithme de la mobilité M des porteurs est exprimé en et correspond à La rapidité de déplacement des porteurs et le paramètre b G est exprimé en nmrv. La valeur de u est directement proportionnelle à la concentration en aluminium du matériau seni-conducteur ternaire. Dans le cas de la figure 4, la composition x en alumimium satisfait à la relation O Sur le diagramme de la figure 4, la droite 41 représente la conduction idéale des électrons par onde ou état de Bloch. Cette courbe 41 correspond à une structure de super réseau périodique dans laquelle les matériaux des puits et des barrières sont purs. De même, la ligne en pointillés 42 correspond à la conduction par état de Bloch des trous pour des matériaux idéaux. La courbe 44 correspond à une conduction par saut quantique des électrons (passage d'un électron d'un puits à une barrière) et la ligne discontinue 46 à une conduction par saut quantique des trous. Les conductions symbolisées par ces couches 44 et 46 sont obtenues pour un super réseau fabriqué sans aucune précaution particulière. La détermination théorique des courbes 41-46 a fait L'objet de plusieurs publications. On peut citer en particulier l'article de Jal. de Physique, 43 (1982), pp. 381 et suivantes, de J.F. PALMIER ET A. CHOMETTE et l'article de Jal of Physics C (1984), de D. CALECKI, J.F. PALMIER et A. CHOMETTE. Enfin, les courbes 48 et 50 déterminées par les inventeurs correspondent respectivement en pratique, au logarithme de la mobilité des trous et des électrons en fonction du paramètre brw, selon une direction perpendiculaire aux couches du super réseau. Du fait que la masse effective des trous est beaucoup plus élevée que celle des trous, le passage de la conduction de bande (courbes 41, 42) à la conduction par saut (courbes 44 et 46) ne se fait pas à la même valeur du paramètre b fi pour les trous et les électrons. L'utilisation d'une structure du type "super réseau" dans le transistor bipolaire de l'invention, dont le paramètre b; varie de 1,2 à 1,9 nm F pour O Selon L'invention, cet effet de barrière est renforcé par l'utilisation d'une décroissance de la composition en aluminium et du dopage en élément donneur, de l'intérieur vers l'extérieur du "super réseau". Des simulations par ordinateur ont été faites sur des phototransistors bipolaires en GaAs ayant entre la base et l'émetteur en GaAs un empilement n-GaAs/GaAlAs tels que décrits précédemment. Bien que ces simulations soient celles d'un phototransistor, la plupart des caractéristiques prévues par le simulateur sont valables pour un transistor bipolaire ordinaire. Ces simulations utilisent un programme original permettant de calculer les courants Ic ou le du collecteur et de l'émetteur dans un modèle à une dimension où le courant de base lb est simulé par une production de paires électrons-trous. Les simulations présentées en référence aux figures 5a5b et 6a-6b sont plus pessimistes que la réalité puisqu'elles n'intègrent pas les courants tunnel et de saut quantique et puisqu'elles donnent des efficacités d'injection des électrons bien inférieures à ce que L'on peut en attendre. Etant donné que de telles simulations conduisent à une conclusion positive, on peut prévoir, à coup sûr, que les réalisations futures correspondantes fonctionneront parfaitement à condition qu'elles ne s'écartent pas trop des paramètres visés. La figure 5 représente le diagramme de bandes simulé d'un transistor selon l'invention. Elle a trait à un transistor bipolaire ayant une tension collecteur-émetteur Vce de 0,8 V et 2 une densité de courant de base, injectée, de 0,2 A/cm ; le gain en courant donné par Ic/Ib est d'environ 20. Les courbes continues Ec et Ev de la figure 5 illustrent respectivement les variations de l'énergie minimum Up, mesurées en volt sur L'échelle de gauche des ordonnées, pour les électrons de conduction et les trous; dans le cas d'un "super réseau, entre la base et l'émetteur réalisé en matériau dopé n. Les courbes 1 et 3 en pointillés représentent ces mêmes variations d'énergie dans le cas d'un "super réseau11 réalisé en matériau non dopé. Il ressort de la comparaison des courbes Ec et 1 que le dopage des matériaux du "super réseau" du transistor permet d'abaisser l'effet de barrière, du. au matériau ternaire, pour les électrons, entre l'émetteur et la base. En revanche, il ressort de la comparaison des courbes Ev et 3 que le dopage du "super réseau" permet d'augmenter l'effet de barrière pour Les trous, entre L'émetteur et la base. Le dopage du "super réseau" favorise donc le passage des électrons dans la bande de conduction et donc de la base vers l'émetteur, alors qu'il piège les trous dans la bande de valence et donc entre l'émetteur et la base. Les électrons subissent donc moins Les accidents des bandes d'énergie que les trous. Les courbes Fn et Fp donnent respectivement les variations des quasi-niveaux de Fermi du transistor pour les électrons et pour les trous, mesurées en volt sur l'échelle de gauche des ordonnées. Les courbes Jn et Jp illustrent respectivement les variations des densités de courant pour les électrons et les trous, mesurées sur L'écheLLe logarithmique, à droite sur la figure 5. La figure 6 donne Les variations 2de la densité de courant Ic dans le collecteur, exprimée en A/cm , en fonction de la tension Vce, exprimée en volt, appliquée entre le collecteur et l'émetteur, pour différentes densités de courant de base Jb. La densité de courant simulée dans la base est 2 respectivement de 0,1, 0,2 et 0,3 A/cm pour les courbes 5, 7 et 9. Le point Il de la courbe 7 correspond au diagramme de bandes de la figure 5. Il ressort des courbes de la figure 6 que la tension de décalage ou d'offset pour la tension Vce est plus faible que celle des transistors bipolaires à hétérojonctions qui est généralement supérieure à 0,3 V. Les simulations données ci-dessus doivent être considérées comme des réalisations expérimentales sérieuses portant sur des phototransistors bipolaires comportant selon l'invention un "super réseau", entre l'émetteur et la base, réalisé en matériau binaire. Parallèlement, des transistors en GaAs ont été réalisés, ces transistors comportant entre la base et l'émetteur une structure "super réseau" en GaAlAs/GaAs et les résultats ont été comparés avec ceux des transistors à hétérojonctions ayant une interface entre l'émetteur et la base abrupte. Une augmentation d'un facteur 3 du gain en faveur de la structure à "super réseau" selon l'invention a été observée. Les transistors bipolaires selon l'invention qui ont été simulés comportent des couches 4 3et 12 en GaAs dopé Si à respectivement 5.10 et 10 at/cm , et de 500 et 190 nm d'épaisseur respectivement ; la couche 8 de 150 nm d'épaisseur est en GaAs dopé béryllium à 10 at/cm ; Les couches 14 de l'empilement110 au nombre de 6 et d'épaisseur 10 nm sont en GaAs 3 dopé Si à 10 at/cm et les couches en Sa AI As, au nombre de 1-x x 5 ont une valeur de x, en allant de L'émetteur vers la base, respectivement de 0,10, 0,15, 0,20, 0,15, 0,10. Ces couches 3de GaALAs ont une épaisseur de 10 nm et un dopage Si de 10 atlcm Les transistors à hétérojonction de l'art antérieur 17 comportent un émetteur réalisé en Sa AI As dopé Si à 3.10 0,7 O 3 at/cm , de 300 nm d'épaisseur, une base en GaAs dopé béryllium à 1018 at/cm , de 150 nm d'épaisseur, et un collecteur en GaAs dopé Si à 5.10 at/cm3, de 500 nm d'épaisseur. La description précédente n'a bien entendu été donnée qu'à titre d'exemple illustratif, toutes modifications, sans pour autant Sortir du cadre de l'invention, pouvant être envisagées. En particulier, L'épaisseur, le dopage et la composition des différentes couches semi-conductrices du transistor bipolaire peuvent être modifiés å condition de respecter les conditions spécifiques liées aux différences de conductivité et aux largeurs de bandes interdites des différents matériaux formant les couches de ce transistor. Par ailleurs, il est possible de réaliser un transistor équivalent de type pnp. Pour cela, il suffit de remplacer tous les dopages au silicium par des dopages au béryllium et réciproquement. En outre, il est possible de réaliser des transistors bipolaires équivalents en d'autres matériaux III-V que Le GaAs/GaAlAs ainsi que des transistors bipolaires en matériaux II- VI. REVENDICATIONS 1. Transistor bipolaire comprenant une première couche semi-conductrice (4) d'un premier type de conductivité formant le collecteur, une seconde couche semi-conductrice (8) d'un second type de conductivité formant la base, une troisième couche semiconductrice (12) du premier type de conductivité formant l'émetteur, ces trois couches semi-conductrices (4, 8, 12) étant superposées, et des moyens (26, 36, 38, 40) pour alimenter en courant le transistor, caractérisé en ce qu'il comprend entre la seconde (8) et La troisième (12) couches un empilement (10) de quatrièmes (14) et cinquièmes (16, 18, 20) couches semiconductrices, chaque quatrième couche (14) réalisée en un matériau de faible largeur de bande interdite étant intercalée entre deux cinquièmes couches (16, 18, 20) réalisées en des matériaux de largeur de bande interdite plus élevée, cet empilement (10) servant à confiner les trous entre la base et l'émetteur. 2. Transistor bipolaire selon la revendication 1, caractérisé en ce que les cinquièmes (16, 18, 20) couches sont réalisées en des matériaux dont la largeur de bande interdite croit d'une cinquième couche à L'autre, de l'extérieur vers l'intérieur de l'empilement correspondant (figure 3a). 3. Transistor bipolaire selon la revendication 1 ou 2, caractérisé en ce que Les quatrièmes (14) et cinquièmes (16, 18, 20) couches sont dopées avec des ions du premier type de conductivité, ta quantité d'ions dans les cinquièmes couches étant au moins égale à la quantité d'ions dans les quatrièmes couches (figure 3a). 4. Transistor bipolaire selon la revendication 3, caractérisé en ce que la quantité d'ions dans les cinquièmes couches (16, 18, 20) croit d'une cinquième couche à L'autre, de l'extérieur vers l'intérieuur de l'empilement correspondant (figure 3b). 5. Transistor bipolaire selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la troisième couche (12) est réalisée en matériau binaire de type III-V. 6. Transistor bipolaire selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend entre la première (4) et la seconde (8) couches semi-conductrices un empilement (6) de sixièmes et septièmes couches semiconductrices, chaque sixième couche réaLisée en un matériau de faibLe largeur de bande interdite étant intercalée entre deux septièmes couches de matériaux de Largeur de bande plus interdite éLevée, cet empilement (6) servant à confiner les trous entre La base et le collecteur. 7. Transistor bipolaire selon la revendication 6, caractérisé en ce que les septièmes couches sont réalisées en des matériaux dont la Largeur de bande interdite croit d'une septième couche à L'autre, de l'extérieur vers L'intérieur de L'empiLement correspondant (figure 3a). 8. Transistor bipolaire selon la revendication 6 ou 7, caractérisé en ce que les sixièmes et septièmes couches sont dopées avec des ions du premier type de conductivité, la quantité d'ions dans les septièmes couches étant au moins égale à la quantité d'ions dans les sixièmes couches (figure 3b). 9. Transistor bipolaire selon la revendication 8, caractérisé en ce que la quantité d'ions croit dans les septièmes couches d'une septième couche à L'autre, de L'extérieur vers l'intérieur de L'empilement (6) correspondant (figure 3b). 10. Transistor bipolaire selon l'une quelconque des revendications 6 à 9, caractérisé en ce que la première (4) et la troisième (12) couches sont réalisées en GaAs de type n, la seconde couche (8) en GaAs de type p, les cinquièmes (16, 18, 20) et septièmes couches en Sa Al As de type N , avec O l-x x quatrièmes (14) et sixièmes couches en GaAs de type n. 11. Transistor bipolaire selon l'une quelconque des revendications 1 à 9, caractérisé en ce qu'il comprend une région (26) du second type de conductivité, s'étendant au moins d'une face à L'autre de la troisième couche (12) et d'une face à L'autre de l'empilement (10) de quatrièmes et cinquièmes couches, servant de prise de contact pour la base (8). 12. Transistor bipolaire selon L'une quelconque des revendications b å 11, caractérisé en ce qu'il comprend un substrat (2) semi-isolant à partir duquel sont épitaxiées les différentes couches semi-conductrices (4, 6, 8, 10, 12, 14, 16, 18, 20).