Brevet FR2609213A1 — publié le 19880701

Transistor de puissance présentant une meilleure résistance à un claquage secondaire direct La présente invention concerne un transistor de puissance présentant une meilleure résistance à un claquage secondai- re direct. Comme on le sait,une des raisons principales des défaillances des transistors de puissance bipolairesest le claquage se- condaire. Ce phénomne normalement destructif limite la performance de ces transistors de telle sorte que, lors de la conception, on doit apporter une attention particu- lière pour éviter le risque d'apparition de ce phénomène. La nature de cette instabilité est thermique et elle cons- titue le principal obstacle à l'obtention de zones fonc- tionnelles sûres plus grandes dans les transistors bipo- laires. Afin d'améliorer l'aptitude des transistors à résister à de telles contraintes, on a déjà proposé plusieurs solu- tions. En particulier, une solution préconise l'utilisation de ce qu'il est convenu d'appeler des résistances de char- ge, montées en série avec l'émetteur de chaque transistor élémentaire; le brevet britannique n 1 467 612 propose de remplacer chaque transistor élémentaire par une paire de transistors disposés géométriquement de façon à obtenir une compensation des déséquilibres thermiques; et, dans la demande de brevet italien n 21 028 A/84, déposée par la présente demanderesse, chaque transistor élémentaire est commandé par une source de courant propre de façon à réduire les phénomènes de régénération électrothermique. Bien que permettant une amélioration par rapport aux dispo- sitifsantérieurs,ces solutions connues ne permettent cepen- dant que de réduire partiellement le phénomène du claquage secondaire direct et ne sont pas totalement dépourvues d'inconvénients. Une amélioration plus substantielle est obtenue selon la solution indiquée dans le brevet US 4 682 197, délivré à la présente demanderesse. Dans cette solution, le dispo- sitif de puissance est constitué par plusieurs transistors élémentaires électriquement raccordés, mais physiquement espacés d'une distance de 0,43 mm. De cette manière, le dis- positif de puissance ainsi réalisé peut fournir une puis- sance égale à la somme des puissances relatives aux transistors élémentaires individuels (cellules ou "doigts", ce dernier terme indiquant un groupe de cellules). Toute- fois, le volume est pénalisant et, d'autre part, les solu- tions indiquées pour minimiser la zone occupée par le dis- positif, telle que l'insertion, entre deux transistors élémentaires adjacents, de transistors-pilotes fonctionnant comme sourcesde courant, ou destransistors élémentaires de l'étage complémentaire, si le dispositif constitue un étage de sortie de classe B, dans lequel les deux transis- tors de sortie fonctionnent alternativement, sont limitées dans leur utilisation, notamment lorsqu'on ne peut pas uti- liser deux couches métalliques. Etant donné cette situation, le but de la présente invention est de procurer un transistor de puissance qui élimine les inconvénients des solutions antérieures et qui, notamment, présente une meilleure résistance au phénomène de claquage secondaire direct. Un but particulier de la présente invention est de procurer un dispositif de puissance, dont les transistors élémentai- res sont disposés adjacents l'un à l'autre, sans exiger un espacement mutuel des doigts individuels ou des transis- tors élémentaires, de façon à ne pas augmenter de façon appréciable la zone occupée. Un autre but de la présente invention est de procurer un transistor de puissance capable d'assurer des niveaux de puissance qui peuvent être comparés à ceux obtenus avec la structure indiquée dans le brevet US 4 682 197. Un autre but, et non le moindre, de la présente invention est de procurer un transistor de puissancequi peut être aisément intégré en utilisant la technologie et l'équipe- ment couramment disponible dans l'industrie électronique et qui a une complexité d'implantation minimale,de façon que ses coûts de production soient comparables à ceux des dispositifs connus indiqués. Le but précité, ainsi que d'autres qui apparaîtront ci- après, sont atteints par un transistor de puissance ayant une meilleure résistance au claquage secondaire direct, compre- nant une multiplicité de transistors élémentaires ayant des bornes d'émetteur mutuellement raccordées et formant une borne d'émetteur commune, des bornes de collecteur également mutuellement raccordées et formant une borne de collecteur commune, et des bornes de base raccordées à au moins une source de courant, caractérisé en ce qu'il comporte une multiplicité de diodes, chacune de ces diodes étant rac- cordée à un transistor élémentaire respectif et formant avec lui un circuit miroir de courant. En pratique, selon l'invention, chaque transistor élémen- taire est remplacé par un miroir de courant formé par un transistor de sortie et par une diode ayant un rapport de surface prédéterminé l'un par rapport à l'autre, de façon à maintenir la valeur de gain désirée du transistor de sortie, de façon caractéristique 100, tandis que la diode est en pratique un élément de stabilisation de façon à assu- rer une plus faible sensibilité du courant de collecteur du transistor de sortie lorsque la température de fonction- nement augmente. L'invention sera mieux comprise à la lecture de la descrip- tion détaillée, donnée ci-après à titre d'exemple seulement, de plusieurs réalisations préférées, en liaison avec le dessin joint, sur lequel: - la figure 1 est un schéma de circuit d'une première réa- lisation du transistor de puissance selon l'invention; - la figure 2 est un exemple de schéma de circuit d'une réalisation différente de l'invention, le transistor de sortie élémentaire étant du type PNP; et - la figure 3 est une vue en perspective et en coupe trans- versale d'une pastille de silicium dans laquelle on a inté- gré un transistor élémentaire du type représenté sur la figure 2. On se reporte maintenant à la figure 1 qui représente une première réalisation du transistor de puissance selon l'in- vention; il comprend des dispositifs du type NPN comme transistorsde sortie. En détail, le transistor de puissance représenté comporte une multiplicité de blocs mutuellement raccordés et repérés en 1. De façon plus détaillée,chaque bloc 1 comporte un transistor-pilote du type PNP, alimen- tant un transistor de sortie élémentaire 3, ici du type NPN. Comme on peut le voir, les bases des transistors 2 formant les sources de courant sont mutuellement raccordées et for- ment la borne commune B du transistor de puissance global; leurs émetteurs sont également raccordés l'un à l'autre et aux collecteurs des transistors de sortie élémentaires 3, formant une borne de collecteur commune C, tandis que les collecteurs des transistors 2 sont chacun raccordés à la base du transistor de sortie élémentaire respectif 3 et à l'anode d'une diode respective 4, ici constituée par un transistor, ayant son collecteur et sa base en court-circuit. En pratique, la diode 4 et le transistor 3 forment un mi- roir de courant S avec des zones d'émetteur prédéterminées de façon à assurer des valeurs appropriées au gain du tran- sistor de sortie 3. Finalement, les émetteurs des transis- tors 3 sont mutuellement raccordés de façon à former une borne d'émetteur commune E et sont raccordés aux émetteurs des transistors qui forment les diodes 4. Du fait de cette structure, le transistor de sortie a un courant de collecteur Ic qui est moins sensible aux varia- tions de température que les solutions connues. En fait, les variations de température du courant de collecteur de chaque transistor élémentaire individuel, lorsque ce transistor élémentaire est commandé par sa propre source de courant, sont dues exclusivement aux variations du gain de courant X en fonction de la température T. En particulier, si les courants de base des transistors indi- viduels constituant le miroir de courant ne sont pas igno- rés, l'analyse du courant permet d'établir la relation suivante: 1 OIc 1, Ic Dl 1+ /(1+m) T Les variations du courant de collecteur fonction de la température sont ainsi réduites par le facteur: i 1 + A/ (1 + m) dans laquelle m est le rapport des zones des deux transis- tors constituant le miroir. Le circuit selon la figure 1 peut aisément être mis en oeuvre en prévoyant le transistor 3 et la diode 4 dans deux poches épitaxiales adjacentes, mais mutuellement isolées. En particulier, la diode 4 est formée par un transistor NPN, ayant une zone d'émetteur appropriée par rapport au transistor, comme déjà expliqué, et avec les régions de base et de collecteur en court-circuit mutuel. La figure 2 illustre une solution différente selon la présente invention dans laquelle le transistor de sortie comporte un dispositif du type PNP. Egalement dans ce cas, le transistor de puissance dans sa globalité comporte une multiplicité de structures mutuellement raccordées, repé- rées en 11, chacune comportant une source de courant ali- mentant la base d'un transistor de sortie élémentaire qui forme un miroir de courant avec une diode appropriée. En particulier, dans la figure 2, chaque structure de base comprend un transistor NPN 12, formant la source de cou- rant et un circuit miroir de courant 15 formé par deux transistors 13 et 14 du type PNP; le transistor 13 constitue le transistor de sortie élémentaire, dont la borne d'émetteur est raccordée à la borne d'émetteur com- mune E du transistor de puissance et dont la borne de collecteur est raccordée à la borne de collecteur commune C du transistor de puissance, tandis que sa borne de base est raccordée au collecteur du transistor de source de courant 12 et à la base du transistor 14, monté en diode. Le transistor 14, qui a une zone d'émetteur ayant un rap- port spécifié par rapport à la zone d'émetteur du transis- tor 13 de façon à assurer un gain de sortie approprié, a sa borne d'émetteur raccordée à la borne d'émetteur commune E du transistor de puissance et sa borne de collecteur court-circuitée avec sa base et raccordée au collecteur du transistor 12. La figure 3 illustre une réalisation pratique du circuit représenté schématiquement sur la figure 2, avec le transis- tor de sortie élémentaire prévu sous forme d'un transistor PNP vertical isolé. De façon détaillée, la pastille de silicium représentée sur la figure 3 comporte le substrat de type P et la couche épitaxiale 51 du type N. Des régions 60 du type P+, formées au moyen de la technique haut- bas (qui sont formées par diffusion dans la couche épitaxiale à partir de la surface principale du dispositif et par diffusion à partir de la face supérieure du substrat, pendant la croissance de la couche épitaxiale, d'ions implantés) isolent dans la couche épitaxiale 51, une poche épitaxiale 51', dans laquelle est prévu le miroir de cou- rant 15. La poche épitaxiale 51' reçoit la région implan- tée 52 du type N, formant le puits N inférieur et la ré- gion 53 du type P+ formant le collecteur du transistor 13 et ayant des portions 54 regardant vers la surface supérieure du dispositif. Comme il est schématiquement indiqué en tirets sur la figure 3, la région 53 est ou- verte (c'est-à-dire qu'elle a un trou) dans la zone dispo- sée en-dessous de La diode pour permettre une diffusion lourde d'antimoine du type N+, repéré en 63 sur la figure, dans le but d'agir comme miroir pour les porteurs émis par la région d'émetteur sus-jacente 59 de la diode. Cette région 63 est obtenue sans complication du processus en utilisant le masque pour obtenir toutes les couches enter- rées dans la même pastille de silicium. Une région N implantée 55 est en outre prévue à l'intérieur de la poche épitaxiale 51' et définit le puits N supérieur, recevant la région de type P 56,qui constitue l'émetteur du transistor 13,et la région N+ 57 enrichie pour raccordement au contact de base du transistor. Le transistor définissant la diode 14 est prévu latéralement par rapport aux régions 56 et 55, qui forment avec la région 53 le transistor 13. De façon détaillée, comme on peut le voir, la diode 14 comprend un transistor PNP latéral dont la base est définie par la poche épitaxiale 51', dont le collecteur est formé par la couche de type P 58 et dont l'émetteur est formé par la couche de type P 59. Dans l'exemple représenté, le transistor PNP latéral, qui définit la diode 14, est prévu au-dessus de la couche enterrée 63, entre les deux régions 56' (dont une seule peut être vue sur la figure), qui for- ment avec la région 56 l'émetteur du transistor 13. A leur tour, les régions 56 et 56' peuvent comporter une multi- plicité de régions, selon des procédés connus. Le circuit est complété par les couches d'oxyde (non représentées) et par les couches métalliques (également non représentées, mais schématiquement indiquées sur la figure par des lignes en tirets) de façon à définir la borne e raccordée à la borne commune E du transistor de puissance,la borne b rac- cordée au collecteur de la source de courant 12 (et court- circuitant mutuellement les régions de base 57 et de col- lecteur 58, de façon à définir la diode 14) et la borne c raccordée à la borne de collecteur commune C. Sur la figure, la source de courant 12, qui peut être pro- curée selon des procédés connus, n'est pas représentée. Comme on peut le voir d'après la description précédente, l'invention atteint pleinement les buts qu'elle se propo- se. En fait, on a procuré une structure qui, en utilisant les caractéristiques électriques du circuit miroir de courant en fonction de la température, permet de limiter les variations du courant de collecteur passant à travers le transistor de sortie élémentaire qui sont dues à la température de fonctionnement, étendant ainsi la zone de fonctionnement sûre sans risque de claquage secondaire direct. De cette manière, on obtient une valeur de claquage secondaire direct qui est voisine de celle obtenue avec le brevet US 4 682 197 précité, selon lequel le dispositif peut délivrer une puissance égale à la somme des puissances correspondant aux transistors élémentaires individuels. En outre, avec la structure indiquée, on obtient des va- leurs de saturation qui sont égales à celles qu'on peut obtenir avec une structure standard de sorte que, lors du fonctionnement dans la région qui n'est pas dangereuse du point de vue du claquage secondaire direct (S. O.A. = Safe Operating Area = zone de fonctionnement sûre), le dispo- sitif se conduit comme un dispositif ordinaire. En outre, la surface exigée pour l'implantation des blocs illustrés est pratiquement égale à celle des structures standards. Finalement, le transistor de puissance selon l'invention n'implique pas de complications dans l'implantation et nécessite des stades opératoires qui sont habituels dans l'industrie électronique, permettant ainsi des coats de production comparables à ceux des dispositifs connus. L'invention ainsi conçue est susceptible de nombreuses modifications et variantes, dont toutes se trouvent à l'intérieur de la portée du concept inventif. En particu- lier, on doit souligner le fait que la diode du miroir de courant peut être prévue à la fois comme transistor inté- gré, court-circuitant mutuellement les bornes de base et de collecteur, et employant toute technologie qui procure une jonction PN appropriée au but que l'on se propose. Par exemple, la diode peut être procurée au moyen d'une couche de polysilicium dopé de façon appropriée, déposée sur la surface du dispositif. En outre, tous les détails peuvent être remplacés par d'autres techniquement équivalents. Revendications 1. - Transistor de puissance présentant une meilleure ré- sistance au claquage secondaire direct, comprenant une multiplicité de transistors élémentaires ayant des régions d'émetteur mutuellement raccordées et définissant une bor- ne d'émetteur commune, des régions de collecteur mutuelle- ment raccordées et définissant une borne de collecteur commune, et des régions de base raccordées à au moins une source de courant, caractérisé en ce qu'il comprend une même multiplicité de diodes (4;14), chacune de ces diodes étant raccordée à un transistor élémentaire respectif (3;13) de cette multiplicité et formant avec lui un circuit miroir de courant (5;15). 2. - Transistor selon la revendication 1, caractérisé en ce que chacun des transistors élémentaires (3) est du type NPN et en ce que chaque diode (4) a une borne d'anode rac- cordée à l'une respective des régions de base de ces tran- sistors élémentaires, et une borne de cathode raccordée à la borne d'émetteur commune. 3. - Transistor selon la revendication 1, caractérisé en ce que chacun des transistors élémentaires (13) est du type PNP et en ce que chaque diode (14) a une borne d'anode raccordée à la borne d'émetteur commune et une borne de cathode raccordée à l'une respective des régions de base de ces transistors élémentaires. 4. - Transistor selon la revendication 3, caractérisé en ce que chaque transistor élémentaire du type PNP (13) comprend un transistor vertical isolé (53-56) définissant une poche épitaxiale (51'), et en ce que chaque diode (14) comprend un transistor PNP latéral (51',58,59) intégré dans cette poche épitaxiale et ayant ses propres régions d'émetteur, de base et de collecteur, avec ses propres régions de base et de collecteur mises en court-circuit ensemble, cette poche épitaxiale (51') définissant simul- tanément la région de base de l'un respectif de ces tran- sistors élémentaires et cette région de base du transistor PNP latéral formant l'une respective de ces diodes.