Brevet FR2602933A1 — publié le 19880219

La présente invention concerne un ensemble d'abonné pour système téléphonique numérique sans fil, cet ensemble étant destiné à être mis en liaison sans fil avec une station de bas. L'ensemble d'abonné comporte un processeur à bande de base qui exécute un certain nombre de fonctions, dont le transcodage des signaux d'entrée et de sortie entre un type de train de bits et un autre, et la fourniture d'une annulation des échos. I1 agit également en microprocesseur de commande, par exemple, en informant un synthétiseur du système de la fréquence désirée de fonctionnement devant être utilisée. De plus, il est couplé à un moyen de stockage pour recevoir et stocker les diverses fonctions ainsi effectuées ou reçues. Le processeur à bande de base est connecté à un processeur de modem, auquel il est couplé par un premier moyen a accès direct qui évite un accès simultané par les deux processeurs, mais les deux processeurs comuiquent l'un avec l'autre, et le processeur du modem, qui agit en pilote dans le systome, peut accéder à la mémoire du processeur à bande de base parl'intermediaire du moyen d'accès direct. Cependant, des moyens de verrouillage sont prévus grâce auxquels, dans certaines circonstances, la commande du processeur à bande de base par le processeur du modem est empêchée. Le processeur du modem envoie ses signaux, à une fréquence d'échantillonnage prédéterminée, grâce à un signal complexe converti en fréquence qui est transformé en signal analogique. Ce signal analogique est soumis à une suppression de sa déformation par un processus d'effacement. Le signal dont la déformation est supprimée est alors converti et filtré de manière à former un signal FI qui est ensuite amplifié. La fréquence du signal FI amplifié est ajoutée à une fréquence produite par le synthétiseur précédent et le signal HF résultant est amplifié et transir s à une antenne. L'ensemble d'abonné utilise des trames se répétant continuellement, dans legsuelles il transmet pendant une partie de chaque trame et reçoit pendant une autre partie, ces parties étant désignées par "secteurs". Sur la base de certains signaux provenant de la station de base, le processeur à bande de base produit des signaux d'initialisation qui déterminent si l'ensemble d'abonné se trouve dans le mode émission ou dans le mode réception. Dans les intervalles séparant l'actionnement du sstème, un mode entralnement est utilisé dans lequel un signal connu provenant du processeur du mode est comparé à un signal bouclé de retour afin de produire des constantes de correction pour compenser les variations indésirables du signal FI dues à des changements de la température, des valeurs des composants, etc. Ces constantes de correction sont stockées pour utilisation dans la correction des signaux réels de réception. Pendant la démodulation, les signaux numériques démodulés sont appliqués au processeur du modem sous forme d'échantillons E et Q multiplexés dans le temps et sont démultiplexés. Les échantillons E et Q démultiplexés sont appliqués à un égaliseur et à un circuit de correction de fréquence pour rendre les erreurs minimales, se traduisant par la production de signaux de correction de fréquence qui servent à corriger les erreurs dans la synchronisation du système et dans la sortie du synthétiseur. La présente- invention sera bien comprise lors de la description suivante faite en liaison avec les dessins cijoints dans lesquels La figure 1 est une vue schématique d'un ensemble d'abonné selon la présente invention; La figure 2 est un schéma sous forme de blocs de la partie démodulateur du processeur de modem représenté en figure La figure 3 est un schéma sous forme de blocs de l'ensemble de conversion MDDP représenté en figure 2; La figure 4 illustre la structure et la fonction du filtre RIF représenté en figure 2; La figure 5 est un schéma sous forme de blocs de l'interpolateur représenté en figure 1; La figure 6 e-st un schéma sous forme de blocs du synthétiseur représenté en figure 1; La figure 7 est une forme modifiée de la partie d'entrée du système représenté en figure 1;; La figure 8 est un schéma sous forme de blocs de la partie démodulateur du processeur de modem représenté en figure 1; La figure 9 est un schéma sous forme de blocs du module de commande de fréquence de marche représenté en figure 8; La figure 10 est un schéma sous forme de blocs de la CAF et du module de séquencement de symbole représentés en figure 8. Avant de procéder à la description, on donnera ciaprès un glossaire des acronymes et mots utilisés dans celle-ci. ACRONYME DEFINITION ADM Accès direct en mémoire A/N Convertisseur analogique/numérique BLOCAGE Moyen de commande pour provoquer le main tien d'un signal à un niveau d'amplitude prédéterminée pendant l'actionnerlent du moyen de commande CAF Commande automatique de fréquence CAG Commande automatique de gain CIBA Circuit d'interface avec boucle d'abonné CODEC Codeur-et décodeur combinés DE Sortie de drapeau extérieur utilisée pour la signalisation d'autres processeurs E En phase ECHANTILLONNAGE Signal ' échantillonnage E/B Echantillonnage et blocage EFC Equipement fourni par le client (appareil téléphonique) ERkU Firetteur récepteur a synchrone universel FI Fréquence intermédiaire Kbps Kilobits par seconde L/E Lecture/écriture LEP Logique d'ensemble programmable MAINTIEN Mode libre MDDP Modulation par déplacement différentiel de phase MDP Modulation par déplacement de phase MIC Modulation par impulsions codées Mémoire morte programmable MMPE Mémoire morte programmable effaçable SoPEE Mémoire morte programmable effaçable électriquement MV Mémoire vive N/A Convertisseur numérique/analogique ns Nanoseconde OCPT Oscillateur à cristal piloté par tension PIPS Mémoire premier entrée-premier sorti PLER Prédiction linéaire excitée résiduelle Q Quadrature REG Entrée de réglage RF Radio fréquence RIF Réponse impulsionnelle finie Sélection de données SIGN.EB DEEORvE Signal transitoire indésiré La présente invention concerne des systèmes de télécommunications pour la transmission sans fil de multiples signaux d'information utilisant des circuits numériques à division dans le temps entre une station de base et une ou plusieurs stations d'abonné et concerne plus particulièrement la structure et le fonctionnement d'une telle station d'abonné. Dans les dessins, la figure 1 représente un co.,nec- teur 10 pour connexion à l'équipement fourni par le client (EFC). Une paire de lignes 12 va du connecteur 10 à un circuit d'interface avec boucle d'abonné (CIBA) 14 et peut être égale ment connectée à un circuit 16 de sonnerie par l'intermédiaire d'un relais 18. Le circuit CIBA 14 est une puce standard pour assurer diverses fonctions telles que l'application d'une tension de batterie, la protection contre les surtensions, la sonnerie d'appel, la détection de signalisation, par exemple à partir d'un cadran rotatif, l'état du combiné manuel, le test des lignes, etc. Il contient également, l'hybride qui sépare une multitude de voix en signaux d'entrée et de sortie. Le circuit CIBA 14 est couplé à un ensemble 20 formé par une combinaison codeur-décodeur ayant dès lignes d'entrée et de sortie qui vont jusqu'S un processeur à bande de base 22 ou en partent, d'où il résulte que dans la direction d'entrée, il transforme des signaux vocaux analogiques en signaux numériques, c'est-à-dire MIC suivant la loi u de 64 Kbps, alors que dans le sens de la sortie, il transforme les signaux numériques en signaux vocaux analogiques. I1 peut être parfois souhaitable de contourner le CIBA 14 soit directement couplé au processeur 22. I1 y a une variante de l'accès au processeur à bande de base par l'intermédiaire d'un connecteur 24 et d'un émetteur-récep- ter asynchrone universel 26 (ERAU) qui fournit une connexion numérique directe avec le processeur à bande de base, contournant le CIBA et le CODEC. Cette connexion d'accès direct a deux buts : (1) transmettre seulement des signaux numériques, le cas échéant, contournant ainsi toutes les connexions analogiques, et (2) permettre un accès direct aux processeurs et mémoires afin de faciliter l'entretien et les tests. Le processeur 22 a plusieurs fonctions, dont l'une est de transformer le signal MIC de 64 kbps en 14,57... kbps au moyen d'une fonction de transcodage, telle que, par exemple, celle fournie par la prédiction linéaire excitée résiduel le (PLER). Il fournit également l'annulation des échos, et, de plus, agit conte un microprocesseur de commande, par exe- ple, en indiquant au synthétiseur utilisé dans le système la fréquence désirée de fonctionnement.Le processeur 22 est couplé à une puce de mémoire d'amorçage 28 ainsi qu'à une mémoire ."PEE 30 en série, qui est une mémoire rémanente effaçable électriquerent, dans laquelle les bits sélectionnés peuvent être effacés électriquement sans provoquer l'effacement des autres bits guai y sont stockés. Cette MPEE 30 est utilisée pour stocker le numéro d'identification de l'abonné ainsi que le numéro d'identification du réseau (la station de base avec laquelle elle est utilisée).De plus, le processeur 22 est couplé à une mémoire vive 32 à pleine vitesse (V) dans laquelle il stocke les signaux reçus dans celle-ci.La mémoire MV 32 comporte également un moyen de "antémémoire" et, en outre, est utilisée comme mémoire vive pour la conversion PLER, l'annulation des échos et autres fonctions de commande. Le processeur 22 est également couplé à une mémoire SHPE 34 à mi-vitesse, et à une mémoire MMP 36 à pleine vitesse qui stc ckent la PLER et les fonctions d'annulation d'écho ainsi que d'autres fonctions diverses telles que la fonction de commande. Le processeur 22 est, de plus, couplé via un accès direct en mémoire (ADM) 38 à un processeur 40 de modem. L'ADM 38 empêche l'occurrence d'un accès simultané de la mémoire M' 32 par les deux processeurs à bande de base et de modem. - L'interface ADM est utilisée pour transférer les données vocales et de commande entre le processeur à bande de base et le processeur du modem. Le processeur 40 du mode agit en processeur pilote, et commande le processeur 22 via des lignes de maintien (non représentées). Le processeur 40 a la possibilité d'accéder au processeur 22, de suspendre son traitement et d'amener les lignes de commande, les bus d'adresses et de dorées, à prendre l'état à haute impédance d'une sortie à trois états. Cela permet au processeur 40 du modem d'accéder à la mémoire ADM du processeur à bande de base par l'interirédiaire de l'interface ADM et de procéder à la lecture ou l'écriture. & la s'effectue grâce au fait que le processeur 40 affirme son bit DE, qui est transmis à l'entrée "maintien" du processeur à bande de base. Lorsque le processeur à bande de base revoit cet ordre, il finira d'exécuter l'instruction courante, arrêtera son traitement, provoquera le passage de ses bus de données de commande et d'adresses à l'état à haute impédance d'une sortie à trois états, puis émettra un signal d'accusé de réception de "Maintien" qui sera renvoyé au processeur du modem. Aussitôt après l'émission par le processeur du modem de l'ordre Maintien, il continuera à effectuer-ses autres tâches, tout en attendant que le processeur à bande de base envoie le signal d'accusé de réception de Maintien.Dès que le processeur du modem recoit ce signal, il prendra la commande des bus de commande, de données, et d'adresses du processeur à bande de base, puis pro cèdera à la lecture ou à l'écriture de la mémoire mis ADM 32. Lorsque le processeur du modem a fini d'accéder à la mémoire MV ADM, il retirera l'entrée Maintien du processeur à bande de base, qui alors reprendra son traitement là où il l'a laissé.. Le processeur à bande de base peut également bloquer le processeur du modem en instaurant son propre bit DE au niveau haut. Ce bit est transmis avec le signal Maintien à partir du processeur du modem et peut se substituer à la ligne Maintien à n'importe quel instant avant que le processeur à bande de base n'entre dans l'état Maintien.Le processeur du modem utilise 10 bits du bus d'adresses et les 16 bits du bus de données. Il utilise également trois lignes de commande : Echan tillonage, L/E et SD. Soit le processeur 22 à bande de base, soit le processeur 40 du modem, agissant dans l'une ou l'autre direction, peut obtenir des signaux en provenance de la mémoire MV 32 en conformité avec les signaux décrits ci-dessus. Les deux processeurs co.lu,uniquent l'un avec l'autre au moyen d'une partie de la mémoire M; 32 qui est mise à ltécart sur être utilisée en antémémoire. Le processeur 40 Qu modem est également couplé à une mémoire MMS 44 à pleine vitesse qui contient le programme pour ce processeur. Le processeur 40 du modem, dans son mode en modulation, envoie ses signaux via une mémoire PIPS 46 à un interpolateur 48, ces signaux ayant une fréquence d'échantillonnage de 320 KHz. L'interpolateur 48 augmente effectivement cette fréque ce d'échantillonnage de 5 de manière à la transformer en 1600 kilo-échantillons/seconde (1,6 méga-échantillons/seconde). L'interpolateur, dans un fonctionnement commun avec le filtre à quartz (décrit ci-après), qui agit en intégrateur, se rapproche effectivement d'un filtre RIF à 5 prises. Cette utilisation d'un matériel numérique et analogique pour mettre en oeuvre un filtre RIF est différente d'un matériel classique RIF entièrement numérique. ta sortie de l'interpolateur est appliquée à une logique LEP 50. La logique LEP se présente sous la forme d'un certain type de mélangeur dans lequel sont appliqués une onde carrée de 400 KHz, comme indiqué en 50, qui provient d'un générateur de séquencement 51, ainsi que le signal de 1600 kiloéchantillons/seconde. Le signal de 1600 kilo-échantillonsZse- conde représente un signal MDP de 16-kilosymboles/seconde avec une porteuse zéro et une largeur de bande désirée de 20 kHz. En effet, on peut considérer la logique LEP comme un translateur de fréquence. Le circuit LEP qui, lorsqu'il a la configuration permettant d'exécuter une fonction de couplé ment 2 commandée par une onde carrée de 400 kHz, exécute un mélange de quadrature à multiplexage dans le temps et convertit effectivement le signal à large bande de base de 20 kHz jusqu'à 430 kHz. La sortie de la logique LEP 50 est un signal complexe converti en fréquence, multiplexé dans le temps, qui est transmis à un convertisseur N/A 52 qui transforme le signal numérique en signal analogique. La sortie du convertisseur 52 est appliquée à un mélangeur 54 dans lequel est également ap- pliqwée une ilsio 56 d'élirJntion de déformation/blocage provenant d'un module 58 de génération de signaux de blocage. L'énergie des signaux déformés est une contribution majeure au bruit dans un système de données échantillonnées. Cette énergie se produit pendant les transitions entre un mot d'entrée et un autre mot. Dans un convertisseur numérique/analogique, chaque bit d'entrée selon son état, peut provoquer un changement du niveau analogique de sortie.De tels changements, dus aux divers bits, ne se produisent généralement pas simultanément, et par conséquent, provoquent des signaux déformés.tes solutions classiques à ce problème consistent à utiliser un circuit échantillonneur-bloqueur suivant le convertisseur nwmé- rique/analogique ou à employer un convertisseur numérique/analogique de suppression des déformations. Cependant, ces alternatives sont anormalement couteuses.te "blocage" ramène la sortie du mélangeur à un niveau de référence intermédiaire pendant les périodes de transition, typiquement environ 35 ns avant et 130 ns après les temps de commutation numérique, d'où la suppression des grandes pointes de signaux déformés se produisant à la sortie numérique/analogique.Bien que le blocage crée des harmoniques s'éloignant de la fréquence centrale présentant de l'intérêt, l'emploi d'un filtrage FI relativement serré élimine sensiblement ces harmoniques. Cette méthode réduit également la teneur en taux d'échantillonnage dans la sortie. La sortie du mélangeur 54, indiquée en 60, est appliquée à un mélangeur 62 dans un convertisseur, représentée dans ses grandes lignes en 64. Le mélangeur 62 a une entrée de 20 MHz, représentée en 65, qui est commune avec une ligne 66 de 20 MHz. La sortie du mélangeur 62 est la somme des 20 MHz provenant de l'entrée 65 et du signal de 400 KHz en provenance du mélangeur 54, avec une sortie résultante de 20,4 MHz. Cette sortie est appliquée à un filtre à quartz 68 qui ne laisse passer que cette somme, constituant le signal FI, vers un amplificateur 70. Un synthétiseur est représenté en 72. A l'intérieur de ce synthétiseur se trouve un mule qui fournit une sorte LO1. De plus, à l'intérieur du module du synthétiseur, un second circuit donne une seconde sortie L02, dans lequel la sortie L02 poursuit la sortie LO1 à une fréquence de 5 Kiz audessous de la fréquence LOI. Le synthétiseur utilise à titre de référence 1'oscillateur OCPT de 80 MHz. La sortie Loi est appliquée par une ligne 74 à un mélangeur 76 qui reçoit égal-e- ment la sortie FI provenant de l'amplificateur 70.Comme le signal FI a une valeur de 20,4 MHz, si, par exemple, on désire une fréquence de 455,5 MHz à la sortie du mélangeur 76, le synthétiseur fonctionne pour produire une fréquence de 435,1 Mhz qui, lorsqu'elle est ajoutée à la fréquence de 20,4 MHz, donne la fréquence désirée de 455,5 MHz. Cette sortie est alors amplifiée par un amplificateur 80 à gain variable. Le~processeur 22 à bande de base, sur la base du décodage de certains signaux provenant de la station de base, envoie un signal de commande de gain sur une ligne 81, par l'intermédiaire d'un convertisseur numérique/analogique 82, à l'amplifi- cateur 80.L'amplificateur 80 a une largeur de bande limitée et, par conséquent, ne laisse pas passer la différence de fréquence désirée qui est également produite par le mélangeur 76. La sortie de l'amplificateur 80 est transmise par une ligne 83 à un amplificateur de puissance 84, qui effectue l'amplification finale avant que le signal RF ne soit transmis par un relais 86 à une antenne 88. L'ensemble emploie un système gracie auquel une trame se répète toutes les 45 millisecondes. Dans ce système, l'ensemble transmet pendant une partie de la seconde moitié de chaque trame, et reçoit pendant une partie de la première moitié de la trame. Une configuration pourrait se produire dans laquelle les deux parties de la moitié est une longueur égale (bien qu'elles ne puissent pas être nécessairement égales). Une autre configuration pourrait être 16 - aire telle que quatre parties de longueur égale soient disponibles pour l'abonné pendant une trame entière. Chacune des quatre parties peut être appelée ur. secteur. Chaque secteur contient, à titre de partie de sa donnée initiale, un mot unique qui est utilisé par l'ensemble pour établir le séquencement pour la réception des données restantes du secteur. Le premier secteur des quatre est précédé par un trou AM qui est utilisé pour déterminer un secteur désigné arbitrairement par la station de base comme premier secteur. Le trou kM et le mot unique font partie du signal d'entrée en provenance de la station de base.La durée du trou kM est utilisée pour déterminer si une voie RF particulière est une voie de commande ou une voie de la parole Un signal de donnée est obtenu à partir de l'amplitude moyenne du signal représenté en 116. Un seuil proportionnel à l'amplitude moyenne est comparé aux amplitudes qui n'ont pas fait l'objet d'une moyenne. Si le seuil n'est pas dépassé par l'amplitude n'ayant pas fait l'objet d'une moyenne pendant une durée prédéterminée, on suppose qu'un trou AM a été détecté. Le processeur 40 du modem stocke l'instant auquel il a été déterminé que se produisait le trou AM dans la mémoire MEV 32. Le processeur à bande de base, sur la base de (a) un mode de modulation, 4-aire ou 16-aire , (b) de l'instant auquel un AM s'est produit, tel que stocké dans la mémoire MEV 32, et (c) de.l'instant auquel il y a eu réception d'un mot unique, comme cela est déterminé séparément par le processeur à bande de base, produit des signaux d'initialisation qui indiquent quand l'ensemble doit se trouver dans le mode émission ou dans le mode réception. De tels signaux d'initialisation sont couplés via une ligne 90 à un module 91 de séquencement de trame. Le module 91 transforme les signaux d'initialisation en deux séries d'impulsions. Une série d'impulsions est appliquée via une ligne 92 pour valider l'amplificateur de puissance 84 et pour actionner le relais 86 de manière à connecter la sortie de l'amplificateur 84 à l'antenne 88. Lors de la période de l'impulsion sur la ligne 92, l'ensemble est désigr comme se trouvant dans le mode transmission. Lorsque le relais 86 n'est pas ainsi actionné, il est agencé pour connecter l'antenne 88 à l'entrée d'un pré-amplificateur 94. Les autres séries d'impulsions provenant du module 91 sont appliquées via une ligne 93 à un pré-amplificateur 94 de manière à valider ce pré-amplificateur. L'ensemble est désigné cozme étant dans le mode réception pendant cette série d'impulsions. Le pré-amplificateur 94 transmet les signaux reçu.C à un mélangeur 96 qui reçoit également la sortie LO2 du synthétiseur 72 par l'intermédiaire d'une ligne 98. La sortie du mélangeur 96 est appliquée à un filtre à quartz 100, dont la sortie est, à son tour, appliquée à un amplificateur FI, 102. Le processeur 40 du modem transmet via une ligne 89, le signal de données cité ci-dessus, qui provient de l'amplitude moyenne du signal représenté en 116, à un convertisseur numérique/analogique 104 qui produit un signal de tension CAG analogique qui passe par une ligne 106 à l'amplificateur 102, indiquant à cet amplificateur la valeur du gain qui doit être compensée de façon que le signal FI soit toujours à la même amplitude. Cet amplificateur reçoit également la sortie du filtre à quartz 100. La sortie de l'amplificateur 102 passe à un mélangeur 108 auquel est également appliquée une entrée de 20 kHz provenant d'une ligne 109 afin due produire un signal résultant de 400 kHz . Ce signal de 400 kHz est alors transmis à un module A/N qui est constitué de circuits d'échantillonnage et bloquage 110, et d'un convertisseur A/N 112 et d'une mémoire PIPF 114. La sortie du module de conversion A/N est de 64 kiloéchantillons/seconde et cette sortie est appliquée par l'intermédiaire d'une ligne 116 au processeur 40 du modem. Le processeur 49 démodule ce signal et transmet la donnée démodu- lée à la partie antémémoire de la mémoire tIV 32 qui est accédés par le processeur 22 dans laquelle la conversion PLER a lieu. La sortie résultante a une modulation MIC de 64 kbps sur une base sérielle en continu. Cette sortie est appliquée au codec, qui la transforme en signal analogique qui est alors appliqué au circuit CIBA, lequel l'applique, à son tour, à l'apparil téléphoniqu=, ou, en variante, le 16 kbps provenant de l'antémémoire peut être décodé en signal numérique qui est appliqué à l'unité ERAU1 26. Lors de l'utilisation dans le mode entrainement, un retour de boucle est fourni en 118 entre deux relais 120 et 122. Ce retour qui se trouve au ctté FI au lieu du côté RF, diminue le ncSre d'éléments nécessaires. Le mode entraSne- ment est ce'ni dans lequel un signal connu est émis par le processeur c modem par l'intermédiire du reste des éléments de l'émetteur pour être appliqué à l'amplificateur FI 70. Comme les relais 120 et 122 fonctionnent,la sortie de l'amplificateur 70 est connectée à l'entrée du filtre 100. De plus, une sortie du processeur 22, indiquée ligne 90, s'applique au module de séquencement de trame 91 et provoque une impulsion sur la ligne 93 pour totalement invalider l'amplificateur 94 pendant le mode entraînement. En outre, pendant le mode entraînement, le module 91 produit une autre impulsion sur la ligne 92 qui invalide totalement l'amplificateur 84. Le signal connu produit par le modulateur est comparé au signal réel renvoyé au démodulateur. Un programme subsidiaire est alors mis en place pour compenser les variations dues à des facteurs divers tels que les changements de température, des valeurs de composant, etc. Les constantes de correction sont stockées dans la mémoire MV 32. Le modem applique ces corrections stockées aux signaux reçus. Le mode entraînement se produit par intervalles entre les actionnements du système. Le module 72 du synthétiseur contient un oscillateur de 80 MHz (OCPT) provenant du signal reçu. Le signal de 80 MHZ produit par ltoscillateur passe par une ligne 124 jusqu'à un circuit 126 de division par 4, dont la sortie est transmise aux mélangeurs 62 et 108. Cette sortie va également aux deux processeurs pour fournir des impulsions d'horloge (ondes carrées). De plus, elle passe par la ligne 124 jusqu'à un circuit 130 de division par 5, puis au module de séquencement 51. Le processeur du modem détermine toute différence de fréquence entre la fréquence centrale du signal d'entrée et un sous-multiple de la fréquence des impulsions d'horloge. Toute différence résultante est appliquée par le processeur du mode, via une ligne 132, à un convertisseur N/A 134. La sortie du convertisseur 134 est appliquée via une ligne 136 et une entrée REG 138 à l'oscillateur OCPT (décrit ci-après) de façon à changer sa fréquence dans le sens requis pour rendre minimale la différence résultante antérieure. Un signal de détecteur de perte de blocage est appliqué par une ligne 140 au processeur 22 de manière à indiquer le moment où il y a une perte de synchronisation dans le synthétiseur. Le processeur 40 du modem, comme représenté en figure 2, comporte un convertisseur MDDP 150 auquel la donnée est appliquée par l'intermédiaire d'une ligne 152. La donnée est alors appliquée, à une fréquence symbole/seconde de 16 kHz, à u filtre RIF 154. La sortie du filtre 154, indiquée en 156, est une donnée asynchrone comprenant 10 paires EQ multiplexées dans le temps, d'échantillons/symbole, complexes. Cette sortie est appliquée à la mémoire PIPS 46, décrite ci-dessus, où se produit une conversion asynchrone en synchrone. La sortie de la mémoire 46, sous forme de 160 000 paires de mots de donnée/ seconde, est entrée dans l'interpolateur 48, décrit ci-dessus, qui procède au démultiplexage des paires EQ, et procède au remultiplexage des échantillons EQ à la fréquence de 1,6 MHz. Dans un schéma de modulation 16-aire, la séquence binaire d'entrée est divisée en symboles à 4 bits .Dans un MDP 16-aire,- les symboles à 4 bits déterminent la phase de la porteuse pendant la période donnée des symboles. La tâche de la conversion de l'entrée binaire en forme d'onde MDP est effectuée par le modulateur. La figure 3 représente comment une suite d'échantillons (S), représentée en 160, est transformée en une suite d'échantillons en phase (E) et en quadrature (Q) dans le convertisseur MDDP 150 du processeur 40 du modem. Les symboles sont tout d'abord codés en Gray inverse, comme représenté en 162. Cela a pour objet de rendre minimal le nombre des erreurs de bit se produisant par suite des décisions de symbole dans 1e démodulateur des plus probablement incorrectes. La sortie du codeur 162 est entrée dans un quantificateur de phase 164 qui détermine la valeur absolue e des phases, introduites par le symbole courant. Cette valeur de phase est alors entrée dans le codeur différentiel 166 qui calcule la valeur absolue des phases e.' . e;' représente la somme modulo 16 de la phase différentielle courante C, et la phase précédente e. O #;' = (#; + # - /') MOD 16 L'addition modulo 16 correspond à l'addition modulo 360 qui est effectuée lors de l'addiction des angles. ta phase différentielle e. ' est entrée dans dés tables de consultation cosinus et sinus pour calculer les copo- santes E et Q du symbole courant. Les échantillons E et Q sont entrés dans le filtre (RIF) 154 à 6 prises représenté plus spécifiquement en figure 4. La fonction du filtre RIF est de créer une forme d'onde MDP suréchantillonnée à partir des échantillons E et Q. Les échantillons Q sont entrés dans un groupe de dix filtres RIF à 6 prises désignés "h;,j" (j = 1 à 10). D'une façon similai / , re, les échantillons E sont entrés dans un groupe de dix filtres désignés "h t'. Les sorties de ces 20 filtres sont multiplexées avec répartition dans le temps comme représenté sur un seul bus parallèle qui fonctionne à un taux d'échantillonnage égal à dix fois la fréquence d'échantillonnage des paires E, Q à l'entrée du filtre. L'interpolateur 48, représenté plus spécifiquement en figure 5, comprend une entrée 180 et un relais 182 qui est connecté à la logique LEP 50 par une ligne 183, le relais 182 passant de l'entrée 180 à une ligne 184. Pouvant être inséré en option dans la ligne 183, un multiplicateur 185 peut être utilisé pour multiplier les entrées provenant de la ligne 183 ainsi qu'une entrée facultative 187 pouvant être appliquée à partir du processeur du modem ou à partir de n'importe quelle mémoire auxiliaire désirée. Le relais 182 est connecté à la logique LEP 50 par la ligne 183 et la ligne 184 provenant de la mémoire E 186 qui a une entrée 188 provenant de la mémoire E 186 qui a une entrée 188 provenant de la mémoire Q 190. Une entrée de 1,6 MHz est fournie pour les deux mémoires E/Q et Q/E, comme indiqué en 192 et 194, respectivement. L'interpolateur procède au démultiplexage des échantillons E, Q multiplexés à une fréquence de 160 kHz, puis effectue un nouvel échar. tillonnage et multiplexage à une fréquence de 800 kHz. Le synthétiseur 72, décrit fonctionnellement cidessus, est illustré en figure 6, dans laquelle on a représenté un module 200 d'oscillateur OCPT de 80 MHz qui reçoit un signal en provenance de 1 'entrée REG 138. Cette entrée commande la fréquence exacte du module au OCPT. La sortie du module OCPT est connectée via une ligne 202 au synthétiseur 204. Ce synthétiseur 204 est capable de synthétiser des fréquences entre 438,625 et 439,65 MHz en synchronisme approprié avec les signaux de la ligne 202. La fréquence particulière est choisie par un signal d'entrée de la ligne 128 (également représentée en figure 1). La sortie du synthétiseur 204 est appliquée, via une ligne 206 et un filtre 208, de manière devenir LO1.La sortie du synthétiseur 204 est également appliquée, via une ligne 210, à un translateur synchrone 212. La sortie de l'oscillateur 200 est appliquée par l'intermédiaire d'une ligne 214, à un module 216 de division par 16 dont la sortie 5 MHz est appliquée, par l'intermédiaire d'une ligne 218, au module 212 du translateur synchrone. La sortie sur la ligne 214 est également connectée à une sortie de référence 221. Le module 212 soustrait l'entrée de 5 MHz provenant de la ligne 218 de la fréquence de la ligne 210, produisant une fréquence de différence qui est appliquée, via un filtre 220, pour devenir L02. De cette manière, les fréquences apparaissant sous la forme L02 varient entre 433,625 et 434,65 MHz, d'où il résulte que la fréquence de L02 est toujours 5 MHz au-dessous de la fréquence de L01. De plus, la sortie du synthétiseur 204,via une ligne 222, et la sortie du translateur synchrone 212 via une ligne 224, sont combinées dans un détecteur de synchronisa- tion 226 d'une manière telle que, si soit la fréquence de la ligne 206 n'est pas synchrone avec la fréquence de la ligne 202, soit la fréquence de sortie du translateur synchrone 212 n'est pas synchrone avec la combinaison de la fréquence de la ligne 206 et de la fréquence de sortie du module 216 de division par 16, un signal de perte de synchronisation (perte de blocage) est envoyé sur la ligne 140 (également représentée en figure 1). La combinaison particulière d'un synthétiseur 204 plus le module 216 et du translateur synchrone 212 fournit la même fonction que les deux synthétiseurs séparés précédemmen utilisés, mais avec un moins grand nombre de parties, une plus grande stabilité, des tolérances plus faciles, etc. La figure 7 illustre un circuit préféré pour tester l'interface avec le client. A cet égard, le processeur 22 du modem (représenté en figure 1) produit numériquement une onde sinusoldale de 1 KHz qui est transmise au codec 20 (représenté en figure 1), qui la transforme en onde sinusordale analogique, laquelle est à son tour transmise par la fonction hybride du circuit CIBA 14 à la paire de lignes 14. Un relais K (non représenté en figure 1) est inséré immédiatement après le connecteur 10 de sorte qu'il peut débrancher le connecteur du circuit. Tout signal réfléchi par la paire de lignes 12 sans terminaison au droit du relais ouvert K est renvoyé par l'in termédiaire de la fonction hybride du circuit CIBA et transformé en signal numérique dans le codec 20.Ce signal numérique est appliqué au processeur 22, qui compare le signal réfléchi au signal originel et détermine si des impédances ou connexions indésirées, par exemple des masses, sont présentes sur la paire de lignes 12. La figure 8 illustre la partie démodulateur du processeur 40 et représente la sortie de 400 KHz provenant du mélangeur 108 (représenté en figure 1) appliquée au circuit 110 d'échantillonnage et blocage de haute précision, qui a une incertitude d'ouverture de 25 nanosecondes ou moins,dont la sortie est transmise au convertisseur A/N 112. La sortie du convertisseur 112 est appliquée par l'intermédiaire de la ligne 116 au processeur du modem (tous ces éléments étant représentés en figure 1). L'entrée à la ligne 116 comprend des échantillons F et Q multiplexés dans le temps (qui peuvent avoir une certaine distorsion du produit cartésien) sous forme de deux paires d'échantillons- complexes/symbole. Ces échantillons multiplexés E et Q sont appliqués au démultiplexeur 290 où ils sont démultiplexés.Les échantillons F et Q démultiplexés sont appliqués à un module 300 d'égaliseur dont les objectifs sont de minimiser : (a) l'erreur d'énergie du train de données de réception, (b) l'énergie d'erreur modifiée du train de données retardé de 0,05 T (T étant 1/16000 seconde), (c) l'énergie d'erreur modifiée du train de données avancé de 0,05 T, (d) l'énergie du train de données provenant de la voie supérieure contiguë (fréquence de réception désirée plus 25 kHz), et (e) l'énergie provenant du train de données de la voie inférieure contiguë (fréquence da réception désirée moins 25 kHz). L'égaliseur est un filtre complexe RIF à 28 prises, dans lequel les poids sont déterminés en rendant minimaux les cinq objectifs précédents. A cet effet, cinq signaux d'entraînement sont produits par le modulateur. Ceux-ci sont : (a) un signal à la fréquence désirée où les impulsions d'horloge du récepteur et de l'émetteur sont synchronisées, (b) le même signal que (a) mais où l'impulsion d'horloge du récepteur est en avance par rapport à l'impulsion d'horloge de l'émetteur de 0,05 T, (c), le même signal que (b) sauf qu'il est retardé de 0,05 T, (d) le même signal que (a) mais où la fréquence porteuse est augmentée de 25 Hz, et (e) le même signal que (d) sauf que la fréquence de la porteuse est diminuée de 25 kHz.Dans les cas (d) et (e), afin de créer, le signal d'entraînement avec un écart de 25 KHz, le processeur du mode décale les coefficients du filtre RIF d'émission de 25 kHz. En comparant les entrées réelles pendant les présentations de chacun des cinq signaux d'entraînement à un jeu des sorties désires, un jeu de coefficients de pondération est obtenu, qui lorsqu'il est mis en oeuvre dans l'égaliseur, permet d'atteindre les objectifs mentionnés ci-dessus. Ces coefficients de pondération sont stockés dans la mémoire MV 32. Les échantillons E et Q égalisés sont introduits dans un module 302 qui produit une sortie qui est l'arc-tangente du rapport des échantillons Q et E égalisés. Cette sortie, inique en 304, représente la phase du signal reçu. Les échantillons E et Q égalisés sont également introduits simultanément dans un module 306 de fréquence de marche représentés plus en détail en figure 9. Les échantillons E et Q sont additionnés de manière à produire une bande latérale infi rieure 308 (comme représenté en figure 4), et simultanément la différence entre les échantillons E et Q est formée pour produire une bande latérale supérieure 310. Un calcul d'amplitude est alors effectué sur les bandes latérales supérieure et inférieure, comme indiqué en 312 et 314. L'opération de différence entre les amplitudes a lieu en 316. Cette différence indiquée en 318 représente une erreur de fréquence. Comme représenté en figure 8, la sortie 304 du module 302 est appliquée au CAF et au module 320 de poursuite du temps de symbole (qui est représenté plus en détail en figure 10). La valeur de correction des phases, indiquée en 322 en figure 10, est soustraite de la phase détectée 304, se traduisant par la phase corrigée qui est indiquée à la ligne 324. La phase corrigée 324 est entrée dus un détecteur de symbole 326 qui procède à la détection du symbole courant en termes de valeur de phase et quantifie la phase à l'incrément de 22,5 degrés le plus proche. La phase quantifiée, indiquée en 328, est soustraite de la phase corrigée 324 en 330. Cela se traduit par le signal d'erreur de phase indiqué en 332.Ce signal d'erreur 332 est entré dans un filtre à boucle du second ordre, représenté dans ses grandes lignes en 334, qui calcule la valeur de la correction de phase, indiquée à la ligne 336, ainsi que le signal de correction de fréquence illustré en 338. Ce signal de correction de fréquence est appliqué à l'oscillateur OCPT par la ligne 132 représentée en figure 1. Le signal d'erreur 332 est appliqué par une ligne 340 à un module 342 de poursuite de séquencement de symbole qui reçoit également la sortie en provenance du module 326 de détection de symbole par l'intermédiaire d'une ligne 344. Le module 342 contient un algorithme qui poursuit la phase pendant un certain nombre de symboles prédéterminés, examinant la phase de départ du premier symbole et la phase du dernier symbole, puis détermine la pente. Il essaie de déterminer à partir de la fonction phase vis-à-vis du temps 1 'en- droit où les passages par zéro se sont produits réellement et en les comparant avec les endroits où ils auraient dû se produire, un réglage du séquencement est calculé qui corrigera la différence. Les impulsions d'horloge des symboles seront ajustées au commencement du secteur suivant. Le module 342 fournit une sortie 346 qui est appliquée au module de séquen- cement 351 (représenté en figure 1). Le signal 338 de correction de fréquence en provenance de la CAF et du module 320 est appliqué à un module de pondération 348 (comme représenté en figure 8) où il est pondéré. La sortie 350 du module 348 est entrée dans un module de sommation 352 dans lequel le signal 350 est ajouté à la sortie 318 du module 306 pour fournir une sortie 354, qui est appliquée au convertisseur numérique/analogique 134. La sortie du convertisseur numérique/analogique est représentée en figure 1 comme étant appliquée au synthétiseur en 138. Bien que la présente invention, d'après la description précédente, prévoit divers éléments séparés, il est possible d'inclure les fonctions de la majorité de ces éléments, tels que par exemple,la mémoire morte progra,numable 44 à pleine vitesse, la mémoire PEPS 46, l'interpolateur 48 et la logique LEP 50, à l'intérieur d'un processeur de mode avant une capacité suffisamment grande. Cela peut être également vra pour des éléments tels que le séquencement de trame 91, la génération 58 du blocage, le moyen de séquencement 51, la division par 4,la division par 5 et une partie ou la totalité du synthétiseur 72. En outre, le processeur à bande de base et le processeur du modem peuvent être aussi combinés dans un seul ensemble qui peut également comprendre le codec et l'unité ERkU. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de modifications et de variantes qui apparaîtront à l'homme de l'art. REVENDICATIONS 1 - Interpolateur pour faire varier la fréquence d'échantillonnage d'un signal numérique ayant des composantes E et Q à une fréquence initiale, comprenant - une entrée pour le signal - une mémoire pour la composante E/Q couplée en série à une mémoire pour la composante Q/E; et - un moyen pour appliquer une entrée d'une fréquence prédéterminée aux deux mémoires, d'où il résulte que des échantillons EQ multiples sont démultiplexés à leurs fréquences initiales, puis de nouveau échantillonnés et multiplexés à la fréquence prédéterminée. 2 - Interpolateur selon la revendication 1, dans lequel des moyens sont incorporées pour pondérer les composantes E et Q résultantes par des coefficients de filtre, un convertisseur numériqúe/analogique pour convertir les échantillons E et Q remultiplexés en signaux analogiques, et un moyen pour intégrer les signaux analogiques.