Brevet FR2605171A1 — publié le 19880415

La présente invention est relative à une nouvelle catégorie de multiplexeurs analogiques qui sont destines plus particulièrement, mais non de façon limitative, à être utilisés pour les prises de données pendant les observations scientifiques effectuées à partir de vaisseaux spatiaux. De façon plus précise, il s'agit de multiplexeurs qui ont été développés dans le cadre des missions spatiales de L'AGENCE SPATIALE EUROPEENNE utilisant des OBSERVATOIRES SPATIAUX A INFRAROUGES, dites missions ISO. Ces observatoires sont des vaisseaux spatiaux cryo- géniques, issus de la technologie spatiale,qui sont équipés de capteurs d'images constitués par des caméras de prises de vues sensibles aux infrarouges (IR), coopérant avec un télescope à infrarouges, de façon à permoettre l'observation scientifique de l'envi- ronnement spatial.L'emploi de vaisseaux cryogéniques ISO pour ce type d'observations spatiales s'impose pour réduire au mi- nimum le bruit thermique des appareils de traitement de données. A cet effet, on installe dans un vaisseau ISO un réservoir rempli d'un agent de refroidissement, tel que l'hélium liquide (LHE) ou l'azote liquide (LN2), ce qui per- met d'obtenir à l'intérieur du vaisseau le niveau de basse température souhaité. Il est évident que la durée de vie de l'agent de refroidissement (et donc la durée de la mission spatiale) est inversement proportionnelle aux pertes thermiques du vaisseau, dont la majeure partie est due à la conductivité électrique des fils électriques utilisés pour la connexion des capteurs et mécanismes de commande, disposés à l'intérieur du vais- seau cryogénique, aux dispositifs électroniques de contrôle placés à l'extérieur du vaisseau.' On sait que l'utilisation d'un multiplexeur analo- gique à l'intérieur d'un vaisseau cryogénique réduit radi- calement le nombre de fils électriques qui traversent l'interface séparant l'environnement chaud, existant à l'extérieur du vaisseau de l'environnement froid existant à l'intérieur de celui-ci (par la suite on parlera plus simplement d'interface chaud/froid ou froid/chaud). Il a été calculé que la diminution du nombre de fils ainsi obtenue entraîne une diminution des pertes ther- miques telle que la durée d'une mission ISO se trouve aug- mentée de plus de deux mois. Toutefois, méme un multiplexeur consomme de l'éner- gie électrique et dissipe de la chaleur, ce qui a son inci- dence sur la durée d'une mission spatiale, en- sorte que, pour que l'utilisation d'un multiplexeur constitue un avan- tage réel, il faut que sa dissipation thermique soit beaucoup plus faible que la réduction des pertes thermiques due à la réduction du nombre de fils assurant les connexions électriques. Pour que l'utilisation d'un multiplexeur se justi- fie, il faut donc que celui-ci présente les propriétés suivantes: - une consommation électrique très faibles, et notamment inférieure à 5 gW/canal, - un très faible nombre de lignes de contrôle, et - la capacité de fonctionner dans un intervalle de températures compris entre 4,2 K (en ce qui concerne l'hélium liquide) et 77 K (en ce qui concerne l'azote liquide). Or, les contraintes de l'environnement suggèrent de faire recours' aux MESFET sur GaAs (à savoir à la techno- logie utilisant l'arséniumn de gallium, GaAscomme substrat au lieu du silicium dans une variante de FET à jonction dite FET Schottky ou MESFET). En fait, d'une part les CMOS (ou MOS complémentai- res: il s'agit notoirement de la technologie unipolaire utilisant les FET à électrode de commande - ou "gate" - isolée, appelés MOSFET ou plus communément MOS-Metal Oxyde Semiconductors) ne peuvent pas être utilisés (à moins d'une amélioration de la technologie correspondante) et, d'autre part, aucune technologie bipolaire semble pouvoir supporter les contraintes dues à la basse température impo- sée par l'emploi de l'hélium liquide. En ce qui concerne les types de multiplexeurs connus, les Figures 1 et 2 annexées à la présente descrip- tion représentent deux configurations qui sont couramment utilisées dans la plupart des applications. De façon plus précise, la Figure 1 montre un multi- plexeur à 11 entrées et une sortie. Parmi les 11 entrées il y a 8 paramètres d'entrée I1à 18 et 3 variables (ou signaux de commande) A, B, C. La sortie est dénotée par la lettre O. Les interrupteurs sont des interrupteurs commandés, par exemple des interrupteurs FET (à savoir, constitués par des transistors à effet de champ). D'une façon générale, les configurations standard comportent N variables (ou signaux de contrôle) et 2N paramètres 11 à I2N. Etant donné que pour chaque signal de commande A, B, C existe aussi son complément (ou son in- verse ou sa négation) A, B et C, respectivement - qui sont notoirement obtenus à l'aide de N inverseurs i (ou opérateurs NON, dits aussi portes NON) - on a donc, en gé- néral 2N lignes de commande. Dans ces conditions, il est bien évident que, si l'interface chaud/froid est constituée par la barrière dé- signée schématiquement par la ligne en traits mixtes a, tous les N inverseurs sont disposés à l'intérieur du vais- seau cryogénique.et que N lignes sont acheminées à travers cette interface; tandis que, si,au contraire,l'interface chaud/froid est constituée par la barrière désignée sché- matiquement par la ligne B, tous les N inverseurs sont dis- posés à l'extérieur du vaisseau cryogénique et le nombre de lignes qui traversent l'interface est égal à 2N. Or, ayant écarté les technologies bipolaire et CMOS,pour les raisons précisées plus haut, pour adopter la technologie MESFET sur GaAS, à cause de la consommation de puissance relativement élevée des inverseurs GaAs, qui est supérieure à 1 mW/électrode de commande (= 1 mW/gate), il est bien évident que dans ce cas il ne faut pas adopter comme interface celle qui a été représentée par la ligne a, c'est-à-dire que les N inverseurs ne doivent pas être dis- posés à l'intérieur du vaisseau cryogénique. D'ailleurs, il faut considérer que de la puissance électrique est dissipée également dans la résistance de charge du canal autorisé: étant donné que chaque canal a N interrupteurs en série (et donc3 dans le cas représenté à la Figure 1), la résistance de charge totale est 3 fois plus élevée que la résistance de charge d'un seul interrupteur. Quant à la Figure 2, celle-ci représente une dispo- sition d'interrupteurs individuels commandés par un décodeur d. Le nombre de signaux de commande, et donc de lignes de commande, est N pour 2N paramètres d'entrée. Etant donné que la puissance dissipée par le déco- deur est également dans ce cas relativement élevée, la confi- guration représentée à la Figure 2 ne peut pas être adoptée non plus, à moins que la résistance de charge soit très faible tout en commandant des courants relativement élevés. La présenteinvention s'est en conséquence donné pour but de pourvoir à une nouvelle catégorie de multi- plexeurs analogiques qui répondent mieux aux nécessités de la pratique que les multiplexeurs antérieurement connus, notamment en ce que: - ils présentent un nombre de lignes et donc de signaux de commande inférieur, ils ne nécessitent aucune logique, - ils ne nécessitent aucune alimentation, et - ils présentent une résistance de charge faible. La présente invention a pour objet un multiplexeur analogique à N variables (ou signaux de commande), carac- térisé en ce que sa configuration (ou structure) est défi- nie par: - un nombre d'interrupteurs commandés en série par canal, à savoir par paramètre d'entrée (ou entrée) qui est égal à K,K étant défini par le rapport N/2 ou le rapport (N-1)/2 selon que N est pair ou impair, respectivement, - un nombre de paramètres d'entrée (ou entrées) égal au nombre de combinaisons (N SKI les N signaux de commande étant affectés aux différents interrupteurs de chaque entrée de la manière suivante: a) les premiers K signaux de commande parmi les N disponibles sont affectés dans le même ordre aux K interrupteurs de la première entrée, l'ordre dans lequel se suivent les interrupteurs sur chaque canal étant défini par le sens qui va de la sortie commune du multiplexeur vers l'entrée correspondante, b) les autres N-K signaux de commande sont affectés dans le même ordre aux autres entrées, à savoir à partir de la 2ème entrée jusqu'à la (N-K+1)- ème entrée, comportant chacune un interrupteur en série avec les premiers K-1 interrupteurs de la 1ère entrée, c) après quoi, les premiers K-2 interrupteurs de la première entrée sont mis en série avec les deux derniers interrupteurs de la (N-K+2)-ème entrée,auxquels sont affectés, respectivement, le K-ème et le (K+1)-ème signaux de commande, dans le sens susdit, les entrées successives à ladite (N-K+2)-ème entrée jusqu'à la (2N-2K+1)-ème entrée comportant chacune un in- terrupteur en série avec lesdits K-2 interrup- teurs de la première entrée et l'avant-dernier interrupteur de ladite (NK+2)-ème entrée, aux interrupteurs desdites entrées successives à cette (N-K+2)-ème entrée étant affectés les si- gnaux de commande à partir du (K+2)-ème jusqu'à l'N-ème, d) de même que décrit sous a), on dispose les premiers K-2 interrupteurs de la première entrée en série avec les deux derniers interrupteurs de la 2. (N-K+1)-ème entrée qui suit ladite (2N-2K+l)-ème entréeauxquels sont affectés, respectivement, le (K+1)-ème et (K+2)-ème si- gnaux de commandedans le sens susdit, les en- trées successives à ladite 2.(N-K+1)-ème entrée jusqu'à la (3N-3K+2)-ème entrée comportant chacune un interrupteur en série avec lesdits K-2 interrupteurs de la première entrée et l'avant-dernier interrupteur de ladite 2,(N-K+1)-ème, aux interrupteurs desdites en- trées successives à cette 2e(N-K+1)-ème entrée étant affectés les signaux de commande à partir du (K+3)-ème jusqu'à l'N-ème, e) on répète les affectations comme indiqué sous c) et d), à partir de la 3o(N-K+1)-ème entrée jusqu'à la (4N-4K+1)-ème entrée/et ainsi de suite, jusqu'à arriver à l'entrée comportant comme deux derniers interrupteurs en série avec lesdits premiers K-2 interrupteurs de la pre- mière entrée ceux auxquels sont affectés les (N-1)-ème et N-ème signaux de commande, respec- tivement, f) après quoi, les premiers K-3 interrupteurs.de la première entrée sont mis en série avec les trois derniers interrupteurs de l'entrée succes- sive à l'entrée à laquelle on arrive en appli- quant les affectations indiquées sous e), aux- quels trois interrupteurs sont affectés les (K-1)-ème, K-ème et (K+1)-ème signaux de comman- detdans le sens susdit,aux entrées successives étant appliquées les mêmes affectations indi- quées sous c), et ainsi de suite, jusqu'à arriver à l'entrée comportant comme trois derniers in- terrupteurs en série avec lesdits premiers K-3 interrupteurs de la première entrée ceux aux- quels sont affectés les (N-2)-ème, (N-1)-ème et N-ème signaux de commande, respectivement, g) on répète toutes les affectations indiquées sous a) jusqu'à celles indiquées sous f), à partir de l'entrée suivante à l'entrée à laquelle on arrive en appliquant les affectations indi- quées sous f), en tenant compte que cette fois- ci aux K interrupteurs de la nouvelle entrée de départ (qui vient donc se trouver dans une po- sition analogue à celle de la première entrée) sont affectées K signaux de commande parmi les N disponibles qui vont du 2ème au (K+1)-ème, et ainsi de suite,jusqu'à arriver à l'entrée finale, qui est la!N -èmeaux K interrupteurs K de laquelle sont affectés les K derniers signaux de commande parmi les N signaux disponibles. Outre les dispositions qui précèdent, l'invention comprend encore d'autres dispositions, qui ressortiront de la description qui va suivre. L'invention sera mieux comprise à l'aide du complé- ment de description qui va suivre, qui se réfère aux dessins annexés dans lesquels: - les Figures 1 et 2 illustrent les configurations de deux types de multiplexeurs utilisés dans l'Art antérieur et décrits plus haut, - la Figure 3 montre un multiplexeur à 5 variables, ou signaux de commande, dont la configuration est du type conforme à l'invention, la Figure 4 illustre la configuration générale d'un multiplexeur à N variablesou signaux de commandeselon l'invention. Il -doit être bien entendu, toutefois, que ces des- sins, et les parties descriptives correspondantes, sont don- nés uniquement à titre d'illustration de l'objet de l'inven- tion, dont ils ne constituent en aucune manière une limitation. En faisant référence à la Figure 3, celle-ci illus- tre le cas d'un multiplexeur à N=5 variables (ou signaux de commande) A, B, C, D, E dont la structure est conforme à l'invention. Il est facile de vérifier que pour chaque paramè- tre d'entrée (ou entrée) on a K=(N-1)/2=(5-1)/2=2 interrup- teurs, et que le nombre d'entrées est égal à: (Nô =( = =.4 = 10. En outre, les N=5 signaux de commande sont affec- tés aux K=2 interrupteurs de chaque entrée selon les affec- tations indiquées à la Figure 3 en précisant pour chaque interrupteur le signal de commande correspondant, et ce en tenant compte des règles d'affectation générales évoquées sous a) jusqu'à celles évoquées sous g) et décrites plus haut dans le cadre de la définition de l'invention. Il va de soi que les interrupteurs devant être com- mandés par les mêmes signaux de commande sont reliés entre eux. La Figure 4 illustre les affectations suivant les règles précitées dans le cas général d'un multiplexeur à N variables, les lettres C représentant schématiquement les interrupteurs. Dans chaque cas on voit que les interrupteurs sont distribués suivant des rangées verticales qui correspondent aux couches L1...LK du multiplexeur. La configuration ou structure générale d'un multi- plexeur conforme à l'invention peut être définie comme MATRICE D'EXHAUSTION NON CODEE (EUM) et elle peut être simple ou multiple (et en particulier double). Le Tableau suivant permet de comparer les multiplexeurs de l'Art antérieur, en particulier ceux représentés aux Figures 1 et 2, avec les nultiplexeurs EUM simple et double conformes à l'invention. 2 6 0 5 1 7 1 TABLEAU 1 COMPARAISON ENTRE LES MULTIPLEXEURS DE L'ART ANTERIEUR ET LES MULTIPLEXEURS SELON L'INVENTION Ne onfiguratlonY ombre LigneElec-C ombre C I C onf. d'en- de con- trodeg 'inter- ti Rch ex cc tréestrôle de com- upteurs I /mut. IF,., / +ar entI. Z Multiplexeurs de l'Art antérieur conformes à la Fig. 1 Huit. Iig. 42(4) 2 1-2 1.5 1(2) 2 2 4 2 8 3(6) 3 1-4 1.75 1(2) 3 3 6 3 16 4(8) 4 1-8 1.88 1(2) 4 4 8 4 32 5(10) 5 1-16 1.94 1(2) 5 5 10o À 64 6(12) 6 1-32 1.97 1(2) 6 6 12 06 128 7(14) 7 1-64 1.98 1(2) 7 7 14 7 " 256 8(16) 8 1-128 1.99 1(2) B 8 16 Nultiplexeurs EUM simples selon l'invention 8 EUH - simplE 6 4 O0 1-3 1.5 2 2 3.3 6 9 ". 10 5 0 1-4 1.4 2 2 5 8 [. 20 6 0 1-10O 1.7 2 3 Il 12 11: ' /" 35 7 0 1-15 1.571 2 3 9 15 [ 1 5 multiplexeurs EUM doubles selon l'invention 12 Oouble6x6 36 I 0 | 13 1.75 2 4 4 12 13 6x1lO 60 9 0 I 1-4 1.55 2 4 4 14 14 lOxlO 100 10 0 I 14 1.54 2 4 6 16 s5 6x20 120 10 0 11-10 1.78 2 5 4 218 16 1Ox20 200 11 0 11-10 1.77 2 5 6 20 17 ' 6x35 210 il 0 1-15 1.62 2 51 4121 18 * 10x35 350 12 0 1-15 1.61 2 5 6 21 Multiplexeurs de l'Art antérieur conformes à la Fig. 2 19 Simple 4 2 6 1 1 1 1 4 4 z20 8 3 il 1 1 11 8 8 21 16 4 20 1 i 1 1 16 16 23 32 5 37 1 1 1 1 32 1 323 24 *I 64 6 70 1 1 1 1 64 64 z25 128 7 135 1 I 1 1 1 128 128 Il y a lieu de noter que les chiffres qui figurent dans le Tableau i ont été calculés mais non mesurés. En ce qui concerne les valeurs indiquées pour la résistance de charge Rch, elles sont relatives à la ré- sistance de charge de chaque interrupteur. En outre, mises à part les colonnes dont l'inter- prétation ne présente aucun problème, le Tableau comporte aussi les colonnes désignées par: - C, qui représente le nombre (minimal et maximal) g d'électrodes de commande reliées à la même ligne de commande et est égal (en unités relatives)à la capa- cité de charge (minimale et maximale, respectivement) de chaque ligne de commande, - Iex, qui représente le courant d'excitation à la sor- tie du multiplexeur évaluée relativement au courant d'excitation d'un transistor unique, - Ccc, qui représente la capacité de chaque canal ac- tif (par rapport à la masse) évaluée relativement à la capacité d'un transistor unique. De plus, il est précisé que, de façon connue des techniciens en la matière, habituellement on calcule la puissance dynamique demandée par les lignes de commande en les soumettant à un balayage (ou une exploration) cyclique et quedans ces conditions le niveau des lignes de commande varie périodiquement: or, Cti représente le nombre total de transitions de niveau sur les lignes de commande par chaque cycle de balayage de ces dernières, divisé par le nombre d'entrées. En ce qui concerne l'équivalence entre les multi- plexeurs de l'Art antérieur et ceux de la présente invention, il y a lieu de rappeler que le but d'un multiplexeur est de connecter une sortie à une de ses entrées choisie en fonc- tion de l'état des lignes de commande et d'un critère de sélection à priori arbitraire. Cela étant, il est facile de vérifier que les mul- tiplexeurs de l'Art antérieur et ceux selon l'invention satisfont aux deux conditions de choix et que donc ils sont équivalents du point de vue fonctionnel. Cela est illustré, à titre d'exemple, par les Tableaux 2 et 3 suivantsqui se réfèrent aux multiplexeurs des figures 1 et 3, respective- ment, pour lesquels les critères de sélection sont légère- ment différents, sans que cela entraîne une différence fonctionnelle. Bien entendu, L et H dans les Tableaux 2 et 3 re- présententles niveaux bas et haut, respectivement, définis- sant ensemble l'état des lignes de commande. A chaque état de ces dernières est associée une entrée I du multiplexeur correspondant, déterminée selon le critère de sélection il- lustré aux Tableaux 2 et 3 précités. TABLEAU 2 TABLEAU 3 Multiplexeur de la Fig. 1 Multiplexeur de la Fig. 3 A B C I A B C D E I L L L 1 H H L L L 1 H L L 2 H L H L L 2 L H L 3 H L L H L 3 H H L 4 H L L L H 4 L L H 5 L H H L L 5 H L H 6 L H L H L 6 L H H 7 L H L L H 7 H H H 8 L L H H L 8 L L H L H 9 L L L H H 10 Le prototype de l'invention est en cours de déve- loppement sous la forme d'un circuit intégré utilisant, comme déjà précisé plus haut, la technologie des MESFET sur GaAs. Le multiplexeur représenté par ce prototype est un multiplexeur à 5 variables, et donc à 2 interrupteurs en série par canal et à (5) = 10 entrées. De façon plus précise, le prototype comporte l'in- tégration sur la même puce de 2 multiplexeurs identiques mais avec des entrées et des sorties indépendantes tout en partageant les mêmes signaux et donc lignes de commande. Dans ce cas, le décompte du nombre total de broches est le suivant: lignes de contrôle 2 sorties 20 entrées (10 x 2) 1 masse (pour la tension de référence) = 28 broches Après les nécessaires tests de qualité le circuit intégré correspondant au prototype précité sera utilisé sur un vaisseau cryogénique dans le cadre d'une mission ISO. Ainsi que cela ressort de ce qui précède, l'inven- tion ne se limite nullement à ceux de ses modes de réali- sation et d'application qui viennent d'être décrits de façon plus explicite; elle en embrasse, au contraire, toutes les variantes qui peuvent venir à l'exprit du technicien en la matière, sans s'écarter du cadre, ni de la portée, de la présente invention. REVENDICATION Multiplexeur analogique à N variables (ou signaux de commande), caractérisé en ce que sa configuration (ou structure) est définie par: un nombre d'interrupteurs commandés en série par canal, à savoir par paramètre d'entrée (ou entrée) qui est égal à K,K étant défini par le rapport N/2 ou le rapport (N-1)/2 selon que N est pair ou impair, respectivement, - un nombre de paramètres d'entrée (ou entrées) égal au nombre de combinaisons (N) vK les N signaux de commande étant affectés aux différents interrupteurs de chaque entrée de la manière suivante: a) les premiers K signaux de commande parmi les N disponibles sont affectés dans le même ordre aux K interrupteurs de la première entrée (I1), l'ordre dans lequel se suivent les interrupteurs sur chaque canal étant défini par le sens qui va de la sortie commune (O) du multiplexeur vers l'entrée correspondante, b) les autres N-K signaux de commande sont affectés dans le même ordre aux autres entrées, à savoir à partir de la 2ème entrée (I2) jusqu'à la (N-K+1)-ème entrée, comportant chacune un in- terrupteur en série avec les premiers K-1 in- terrupteurs de la 1ère entrée, c) après quoi, les premiers K-2 interrupteurs de la première entrée sont mis en série avec les derniers deux interrupteurs de la (N-K+2)-ème entrée auxquels sont affectés, respectivement, le K-ème est le (K+1)-ème signaux de commande, dans le sens susdit, les entrées successives à ladite (N-K+2)-ème entrée jusqu'à la (2N-2K+1)-ème entrée comportant chacune un interrupteur en série avec lesdits K-2 inter- rupteurs de la première entrée et l'avant- dernier interrupteur de ladite (N-K+2)-ème entrée, aux interrupteurs desdites entrées successives à cette (N-K+2)-ème entrée étant affectés les signaux de commande à partir du (K+2)-ème jusqu'à l'N-ème, d) de même que décrit sous a), on dispose les premiers K-2 interrupteurs de la première en- trée en série avec les deux derniers interrup- teurs de la 2'(N-K+1)-ème entrée qui suit la- dite (2N-2K+1)-ème entrée, auxquels sont af- fectés, respectivement, le (K+1)-ème et (K+2)-ème signaux de commande, dans le sens susdit, les entrées successives à ladite 2- (N-K+1)-ème entrée jusqu'à la (3N-3K+2)-ème entrée comportant chacune un interrupteur en série avec lesdits K-2 interrupteurs de la première entrée et l'avant-dernier interrup- teur de ladite 2.(N-K+1)-ème entrée, aux in- terrupteurs desdites entrées successives à cette 2.(N-K+1)-ème entrée étant affectés les signaux de commande à partir du (K+3)-ème jusqu'à 1'Nème, e) on répète les affectations comme indiqué sous c) et d), à partir de la 3'(N-K+1)-ème entrée jusqu'à la (4N-4K+1)-ème entrée,et ainsi de suite, jusqu'à arriver à l'entrée comportant comme deux derniers interrupteurs en série avec lesdits premiers K-2 interrupteurs de la première entrée ceux auxquels sont affectés les (N-1)-ème et N-ème signaux de commande, respectivement, f) après quoi, les premiers K-3 interrupteurs de la première entrée sont mis en série avec les trois derniers interrupteurs de l'entrée successive à l'entrée à laquelle on arrive en appliquant les affectations indiquées sous e), auxquels trois interrupteurs sont affectés les (K-1)-ème, K-ème et (K+1)-ème signaux de commande dans le sens susdit, aux entrées successives étant appliquées les mêmes affec- tations indiquées sous c), et ainsi de suite, jusqu'à arriver à l'entrée comportant comme trois derniers interrupteurs en érie avec lesdits premiers K-3 interrupteurs de la pre- mière entréeceux auxquels sont affectés les (N-2)-ème, (N-1)-ème et N-ème signaux de com- mande, respectivement. g) on répète toutes les affectations indiquées sous a) jusqu'à celles indiquées sous f), à partir de l'entrée suivante à l'entrée à la- quelle on arrive en appliquant les affectations indiquées sous f), en tenant compte que cette fois-ci aux K interrupteurs de la nouvelle entrée de départ (qui vient donc se trouver dans une position analogue à celle de la pre- mière entrée) sont affectées K signaux de com- mande parmi les N disponibles qui vont du 2ème au (K+1)-ème, et ainsi de suitejusqu'à arriver à l'entrée finale, qui est la (N) -ème, K aux K interrupteurs de laquelle sont affectés les K derniers signaux de commande parmi les N signaux disponibles.