Brevet FR2606575A1 — publié le 19880513

Procédé et disoositif de recer > tion de sianaux codés, adaptation automatique. L'invention concerne les dispositifs récepteurs de signaux codés destinés aux systèmes de transmission ou de diffusion de messages utilisant un codage n-aire à réponse partielle de l'information d'entrée. L'invention trouve une application particulièrement importante, bien que non exclusive, dans les systèmes utilisant le code duobinaire et elle sera essentiellement décrite dans ce cadre par la suite. Ce codage duobinaire est prévu en particulier pour la diffusion du son et des données selon la norme D2 MAC/PAQUET5 par satellite ou sur réseau terrestre, par salves associées à des signaux d'images ou à plein débit. La réception des signaux codés implique successivement un décodage et un échantillonnage. Classiquement, le décodage proprement dit se fait par comparaison du niveau reçu à des seuils et application d'une opération logique. La valeur optimale des seuils et des instants d'échantillonnage peut être déterminée, sur un signal non déformé, à partir du diagramme de l'oeil de ce signal. Mais le signal représentatif du message codé subit, au cours de la transmission, des distorsions qui font que les valeurs optimales peuvent être dans la réalité distinctes des valeurs calculées. L'invention utilise le fait que les codes à réponse partielle, de par leur nature meme, introduisent une redondance dans le message transmis. Par exemple, dans le cas d'un codage duobinaire certaines transitions sont interdites en sortie du codeur. On peut en conséquence mesurer un paramètre représentatif du taux d'erreurs, constitué par la fréquence d'apparition de transitions interdites, à la reception. L'approche utilisée pour arriver à l'invention part de la constatation que l'on peut déterminer, par mesure de ce paramètre, dans quel sens varie le taux d'erreurs en réponse a une odification déterminée d'un paramètre- intervenant dans le décodage, tel que l'instant d'échantillonnage ou la valeur des seuils, sans qu'il soit nécessaire d'émettre périodiquement une séquence pseudo-aléatoire connue, donc sans diminuer le débit utile. Pour mieux faire apparaltre cette approche, on considèrera maintenant le cas particulier du codage duobinaire, dont on pourra trouver une description complète dans de nombreux documents. Le codage duobinaire proprement dit consiste à additionner deux éléments binaires successifs du message à transmettre. Appliqué directement aux éléments binaires du train entrant, ce mode de codage présenterait l'inconvénient d'une propagation des erreurs a la réception. Pour l'éviter, on précode en général la succession des éléments binaires entrants, sous une forme qui évite cette propagation.Si on désigne par ak un élément binaire (eb ou bit) entrant d'ordre k, bk l'élément correspondant précodé, Ck l'élément correspondant à la sortie du codeur duobinaire, on a bk = ak + bu~1, où + est l'addition modulo 2 ck = bk + bk-i On voit que, si a peut prendre les valeurs O et 1, b peut prendre les mêmes valeurs et c peut prendre les valeurs 0, 1 et 2 ; à tout instant seuls deux états parmi les trois possibles sont autorisés. Ainsi, par exemple, on ne peut trouver de transitions directes de O à 2 ou 2 à o. Classiquement, le décodage s'effectue par comparaison du signal de sortie à deux valeurs de seuil s1 et s2 choisies de façon appropriée. La chaine de transmission du message peut alors être regardée corme ayant la constitution montrée en figure 1. L'émetteur 8 comporte un additionneur 10 modulo 2 dont une entrée reçoit les bits ak à coder. L'autre entrée de l'additionneur modulo 2 reçoit les éléments binaires v qu'il fournit en sortie, affectés d'un retard T égal à l'intervalle entre bits. Les bits bk sont appliqués à leur tour à un additionneur 12 dont la seconde entrée reçoit l'échantillon b qui précède celui reçu sur la première entrée. Les échantillons ck qui apparaissent à la sortie de l'additionneur 12, constituant sortie du codeur, sont appliqués par un filtre 14 à la voie de transmission 16. Dans le récepteur 18, le message, qui a subi lors de la transmission une addition de bruit et une distorsion, est appliqué à un filtre 20. La sortie du filtre attaque un décodeur 22 dont la sortie est échantillonnée en 24 à la cadence d'un signal d'horloge récupéré dans le récepteur 18, à partir du signal reçu. Le diagramme de l'oeil du signal tel qu'il sort du filtre 14 a l'allure générale montrée en figure 2a, mais après transmission ce signal peut être profondément modifié et avoir l'aspect montré en figure 2b par exemple. Le décodeur à seuils classiquement utilisé dans les systèmes utilisant le codage duobinaire est du genre montré en figure 3. Il comporte deux comparateurs 25 et 26 et un additionneur 28 modulo 2 Dans le cas d'un signal duobinaire non distordu, les seuils s1 et s2 et les instants d'échantillonnage lk-1(T), k(T), (K + 1)T ...) ont des valeurs optimales qui sont aisément déterminées : les instants d'échantillonnage sont choisis aux transitions d'horloge et les seuils correspondent à la mi- hauteur de l'oeil aux instants d'échantillonnage. Mais lorsque le signal est distordu, comme indiqué par exemple sur la figure 2b, les instants d'échan etre même différents pour les deux yeux. Et les valeurs de seuil déterminées sur un signal non distordu peuvent être loin de l'optimum. Le tableau I ci-dessous donne un exemple d'apparition d'erreur sur une séquence particulière du message: T A B L E A I échantillon i i+1 ak O 1 1 1 1 0 1 0 cmlsston bk 1 1 O 1 O 1 1 O 0 ck 2 1 1 1 1 2 1 0 2 I I I 2 I O b k 1 0 &commat; C &commat; e O r: propagation ation o erreur détection o reinitialisation re c > k=ck mod 2 0 1 propagation La présence de transitions interdites donne une première possibilité d'estimer le taux d'erreurs, consistant à détecter et compter ces transitions (Error detection for partial response systems, IEEE Trans.Com, Vol COM 17, Déc.1969). Une autre consiste à recoder sous la forme ck le signal binaire a7k récupéré après décodage et à le comparer à la valeur ck correspondante; pour les valeurs àk du tableau 1, ce recodage donne les valeurs du tableau II T A B t E A U II échantillon k i i+1 1 1 2 1 te 0 k 2 1 1 1 1 0 La présence d'une erreur est détectée sur l'échantillon d'ordre i, par le fait que c'k est inverse de Ck. La ré-initialisation est alors faite par inversion de b'k La détection de la violation du code ne se faisant pas immédiatement après l'erreur, intervenue sur l'échantillon i-3 dans l'exemple donné, une seconde erreur peut apparaitre dans le chemin de propagation et annuler la première, diminuant ainsi le taux de viols détectés. Mais la différence n'apparaît qu'aux taux d'erreurs élevés ; dans le cas de bruit gaussien le taux de viols est toujours au plus égal au taux d'erreurs et est représentatif de ce dernier. En utilisant ce fait, l'invention propose un procédé de réception de signal codé suivant un code n-aire à réponse partielle d'une information d'entrée, suivant lequel : on compte le taux initial de viols du code dans le signal lui-même pour une première valeur de la phase d'horloge d'échantillonnage du signal ; on modifie automatiquement, et successivement dans deux sens opposés, le seuil de détection en mesurant chaque fois les taux de viols correspondants aux valeurs modifiées jusqu'à obtenir un taux de viols prédéterminé et nettement supérieur au taux initial ; on répète les opérations de modification et de mesure pour plusieurs valeurs de la phase d'horloge ; et on ajuste la phase à la valeur optimale et le seuil à la valeur moyenne entre les valeurs qui correspondent audit taux de viols prédéterminé pour la phase optimale ; et on répète la séquence à intervalles réguliers en prenant la nouvelle valeur de phase et ladite valeur moyenne comme valeurs initiales. Dans le cas d'un décodage par comparaison directe à une valeur de seuil, c'est-à-dire par décision dure", le seuil retenu est utilisé dans un comparateur qui fournit un signal de sortie binaire. Dans un autre mode de réalisation, on utilise un critère de maximum de vraisemblance appliqué a postériori, par exemple à l'aide de l'algorithme de Viterbi, et dans ce cas le seuil retenu est utilisé comme valeur de référence pour la quantification adaptative du signal reçu. Dans le cas d'un décodage duobinaire, l'ajustement se fera indépendamment pour les deux moitiés du diagramme de l'oeil. L'invention propose également un dispositif permettant de mettre en oeuvre le procédé ci-dessus défini. L'invention sera mieux comprise à la lecture de la description qui suit de modes particuliers de réalisation de l'invention, donnés à titres d'exemples non limitatifs. La description se réfère aux dessins qui l'accompagnent, dans lesquels - la Figure 1, déjà mentionnée, est un schéma de principe de chaine de transmission utilisant le codage duobinaire - les Figures 2a et 2b montrent le diagramme de l'oeil d'un signal duobinaire non distordu (figure 2a) et d'un exemple de signal distordu (figure 2b) - la Figure 3 est un schéma de principe d'un décodeur à seuils classique permettant de décoder un signal duobinaire - la Figure 4 est un synoptique d'un premier mode de réalisation de dispositif décodeur suivant l'invention, utilisant un décodage à seuils - la Figure 5 est un synoptique d'un détecteur de violation de code duobinaire utilisable dans le décodeur de la figure 4 - la Figure 6 est un diagramme explicatif montrant le treillis du code duobinaire - la Figure 7 montre un exemple de décodage d'un signal duobinaire particulier selon l'algorithme de Viterbi - La Figure 8, similaire à la figure 4, est un synoptique montrant l'adaptation d'un décodeur pour utiliser le critère de maximum de vraisemblance à postérieuri, - les Figures 9a et 9b montrent une constitution possible de deux parties constitutives du décodeur de Viterbi d'une unité implantable dans le dispositif décodeur complet de la figure 8. On décrira tout d'abord, en faisant référence à la figure 4, un dispositif de décodage adaptatif pour récepteur de signaux codés en duobinaire, à optimisation de l'instant d'échantillonnage (c'est-à-dire de la phase de l'horloge d'échantillonnage) et des seuils de décision "dure". Le dispositif montré en figure 4 comporte une voie d'horloge ayant un décodeur 22 à seuils s1 et s2 identique à celui de la figure 3, suivi d'un circuit 30 permettant de récupérer un signal d'horloge nominale H et éventuellement les données binaires non optimisées àk de façon classique. Les seuils sl et s2 correspondants sont fixés de façon permanente, par exemple à l'aide de potentiomètres. Le dispositif a de plus une voie adaptative, à optimisation de phase d'horloge et de niveaux de seuil, fournissant les données binaires optimisées å1k. Cette voie adaptative comporte un comparateur haut 32 et un comparateur bas 34 qui reçoivent le signal ck et le comparent a des seuils ajustables s'1 et s'2 respectivement. Au lieu d'attaquer directement une porte OU EXCLUSIF 36, les signaux de sortie des compararateurs 32 et 34 sont appliqués à des bascules synchrones respectives de type D 38 et 40. Les sorties des bascules 38 et 40 sont appliquées d'une part aux entrées de la porte 36, d'autre part aux entrées d'un détecteur de violation de code 42. La sortie de la porte OU EXCLUSIF 36 est appliquée à une bascule synchrone de type D 37 qui y reçoit également un signal d'horloge H.Le détecteur 42, dont une constitution possible sera donnée plus loin, fournit à chaque violation une impulsion de sortie qui est appliquée à l'entrée de comptage d'un compteur asynchrone de viols 44, à seize bits par exemple. Un registre d'interface couple le compteur 44 à un processeur 46. Le registre permet, à réception d'un ordre de chargement fourni par le processeur 46 sur une entrée 48, de lire le contenu du compteur, pour rendre ce contenu disponible pour le processeur, et de remettre le compteur 44 à zéro. Les circuits d'adaptation sont commandés par le processeur 46. Ils comprennent - un circuit 50 de fourniture de signaux d'horloge H1 et H2 à partir de H, optimisés par ajustement de la phase, commandé par le processeur 46, par exemple par des mots de quatre bits permettant une variation maximale de + T/2 par rapport à l'horloge nominale H également appliqués au circuit 50. - un circuit 52 de règlage des seuils s'1 et s'2 également commandé par le processeur 46, par exemple par des mots de huit bits, contenant deux convertisseurs numérique/analogique. Le processeur 46 est associé à un compteur programmable 54 dont le rôle est d'adapter la durée de comptage par le compteur 44 au taux d'erreur : le compteur 54 est par exemple prévu pour y afficher un nombre de viols déterminé et en déduire la durée d'accumulation dans le compteur 44 à adopter. Cette durée est alors programmée par la commande appliquée sur l'entrée 48. On peut ainsi rester dans une plage de mesure assurant une précision satisfaisante, en évitant de compter un nombre de viols trop faible ou d'arriver à saturation du compteur 44. te compteur programmable 54 doit être piloté par une horloge très stable : on peut notamment piloter ce compteur à l'aide de la base de temps à quartz 56 du processeur 46. Le signal d'horloge appliqué à la bascule 37 est l'inverse de celui fourni par le circuit 30. Le processeur, recevant une information de durée de comptage et de nombre de viols pendant cette durée, en déduit un taux de viols, qui est proche du taux d'erreurs et en tout cas représentatif de ce dernier. On décrira maintenant une séquence possible d'opérations effectuées pour optimiser les phases d'horloge et les seuils. Dans le cas de la figure 4, cette optimisation s'effectue par des mesures qui impliquent une dégradation volontaire, mais temporaire, des conditions de décodage. Chaque règlage implique une séquence de mesure, un calcul à partir des résultats de mesure et enfin des réglages. Pour le premier règlage, on part d'une situation initiale obtenue avec des valeurs de seuils préaffichées dans le circuit 52 et un déphasage de H1 et H2 nul par rapport aux transitions de l'horloge H récupérée dans le signal. On opère successivement sur ltoeil haut et sur l'oeil bas et on décrira uniquement la première phase. Dans ce cas - on détermine, pour la phase d'horloge initiale (nulle dans le cas du premier réglage) la variation de seuil positive, puis négative, qui donne un taux de viols prédéterminé et nettement supérieur au taux initial, par exemple 10 2 - on répète la même mesure pour plusieurs valeurs de la phase d'horloge de part et d'autre de la valeur initiale; -. on déduit des mesures le déphasage qui garantit la meilleure ouverture verticale, décelée par le fait que l'écartement entre les seuils donnant des taux prédéterminés est maximal, - on calcule le seuil à mi-hauteur des points correspondant à des taux de 10 2 pour la phase retenue; - et on ajuste les circuits 52 et 50. La même opération est répétée pour l'oeil bas. Dans la pratique, on a constaté qu'une représentation sur huit bits des seuils permet de générer, à l'aide du circuit 52, une valeur analogique de seuil avec une précision très satisfaisante. Quant au déphasage, il peut être représenté par un nombre de quatre bits avec une précision également suffisante. Le processus qui vient d'être décrit est rapidement convergent. Il correspond à l'exploration du contour interne du diagramme de l'oeil à taux de viols constant. Il permet de définir une valeur de dégradation équivalente d'un signal distordu, comparé à un signal parfait entaché de bruit. Du fait de sa convergence rapide, le processus est plus avantageux que l'utilisation d'une méthode mathématique de calcul, comme la méthode du gradient, du fait notamment que l'information reçue à un caractère aléatoire et que l'optimum est flou. Comme on l'a indiqué plus haut, le dispositif de la figure 4 oblige à dégrader temporairement le décodage, à chaque séquence de règlage. Pour écarter cet inconvénient, le dispositif peut comporter une voie "noble" qui fournit le signal de sortie àîk et une voie de règlage, en parallèle sur la précédente. La voie de règlage est dédiée à l'adaptation. Elle fonctionne de façon continue pour calculer les valeurs optimales de seuils et des phases. Elle comporte seule les circuits 42, 44, 46, 54 et 56 ainsi que 50 et 52. Les circuits de correction 50 et 52 de la seconde voie sont simplement prévus pour recopier les paramètres calculés par la voie d'adaptation, soit à intervalles réguliers et prédéterminés, soit lorsque les écarts dépassent une valeur donnée. Le détecteur de violation 42 peut avoir la constitution montrée en figure 7, qui permet de le réaliser aisément à l'aide d'un réseau logique programmable. Les signaux de sortie fournis par les comparateurs 33 et 34 à travers les bascules 38 et 40 sont appliqués aux deux entrées du détecteur de violation. Celui-ci comprend une bascule synchrone de sortie 58 qui fournit une impulsion chaque fois qu'elle reçoit, sur son entrée D, un signal indiquant l'une ou l'autre des transitions interdites. Ces deux transitions sont détectées par des portes ET respectives 60 et 62 qui attaquent l'entrée D de la bascule 58 par l'intermédiaire d'une porte OU 64.Les trois entrées des portes 60 et 62 reçoivent - pour la première porte 60, les sorties des comparateurs 33 et 34, et la sortie complémentée d'une bascule supplémentaire 66 appartenant au détecteur 42, - pour la seconde porte 62, les sorties complémentées provenant des comparateurs 33 et 34 et la sortie non complémentée de la bascule 66 de type D. Cette bascule 66 est commandée, à travers une porte OU 68, par trois portes ET qui reçoivent respectivement - les sorties des comparateurs 33 et 34, - la sortie du comparateur 33 et la sortie complémentée de la bascule 66, - la sortie du comparateur 34 et la sortie complémentée de la bascule 66. L'invention est également applicable, dans le cas où on utilise un décodage & maximum de vraisemblance, et notamment un décodage de Viterbi, pour adapter les instants d'échantillonnage et adapter les seuils, qui sont cette fois des seuils de quantification et non plus de décision "dure". On décrira plus loin avec davantage de détails le décodage de Viterbi. Il suffit de noter pour le moment que ce décodage, particulièrement efficace en présence d'échos, exige une alimentation par un convertisseur analogique-numérique. Le dispositif peut alors avoir la constitution de principe montrée en figure 8. Sur cette figure, les organes correspondant à ceux de la figure 4 sont désignés par le même numéro de référence et certains n'ont pas été représentés de nouveau. Comparé à celui de la figure 4, le dispositif de la figure 8 comporte, au lieu de comparateurs d'entrée, deux convertisseurs 68 et 70 montés en parallèle et affectés à l'oeil haut et à l'oeil bas du signal duobinaire. Les convertisseurs sont synchronisés par les signaux d'horloge H1 et H2 respectivement. Leurs références de tension R1 et R2 leur sont fournies, comme dans le cas des comparateurs, par le circuit 52 : mais les seuils servent cette fois à ajuster les niveaux de quantification et non pas à réaliser la décision. Le point commun des deux convertisseurs est à la masse. Les sorties des convertisseurs 68 et 70 attaquent en parallèle un échantillonneur double 72 dont les instants d'échantillonnage sont fixés par un signal d'horloge unique, fourni par un circuit 73 et en opposition de phase par rapport à l'horloge nominale H. Généralement, on sera amené à adopter des convertisseurs analogique/numérique ayant quatre à six bits de résolution, dont la dynamique correspond aux niveaux O à 2 du signal duobinaire d'entrée ck. Avant de décrire en détail, en faisant référence aux figures 9a ct 9b, la constitution d'un décodeur de Viterbi utilisable dans le cas d'un signal duobinaire, avec une quantification sur six bits, on définira la façon dont l'algorithme de Viterbi, initialement proposé pour le décodage de codes convolutifs, peut être adapté aux codages de type n-aire à réponse partielle et notamment au codage duobinaire. Comme on l'a indiqué plus haut, le signal émis Ck a deux formes différentes selon que le codeur duobinaire inclue ou non la fonction de précodage. Pour simplifier, on adoptera par la suite, pour désigner les signaux codés ck, la notation ck = sk + sk-1 où g désigne soit , soit p, selon qu'il y a ou non précodage. Les séquences à transmettre sont de longueur finie et peuvent s'écrire (où D est l'opérateur correspondant à un retard égal au temps bit T). Dans la pratique, on est amené à s'intéresser essentiellement aux séquences partielles avec i inférieur à j. Une séquence LC(D))n se dédit de la séquence tS(D)]n correspondante à partir de le donnée 5n qui est donc une variable définissant l'état du système à l'instant nT (T étant la durée du temps bit). L'évolution de l'état du codeur en fonction du temps peut être représentée par le treillis de la figure 6, dont les noeuds correspondent aux états successifs du système. Les symboles c n émis sont entièrement définis par les transitions d'un noeud sn au noeud suivant sn+1. Du fait de la présence d'un bruit, on peut écrire la suite des échantillons obtenus à la réception, après passage par le support 16 de la figure 1, sous la forme = = Ck + nk ou Y (D) = C (D) + N (D) (où 1 + D est le polynôme générateur du codage duobinaire). On définira p ([Y(D)]N /LS(D)) N) comme la o o densité de probabilité de la séquence C Y(D))0N reçue conditionnellement à l'émission de la séquence [S(D)]N. o La démodulation selon le critère de maximum de vraisemblance a posteriori consiste à choisir la séquence qui maximise cette densité de probabilité ou, ce qui est équivalent, son logarithme népérien ln p([ Y(D)J0N | t ( S(D) Du fait de l'indépendance des échantillons de bruit nk, on peut écrire Cette quantité, qui mesure la vraisemblance du chemin [S(D)]oN, sera appelée dans la suite sa métrique r [S(D)]oN. On définit d'une manière similaire la métrique de tout chemin partiel On peut écrire [ S(D)]oN = r[ S(D) loin + rt S(D) ]nN Cette formule fait apparaître le caractère additif des métriques, dû à l'indépendance des échantillons de bruit. L'algorithme de Viterbi prend en considération, parmi les 2N séquences possibles, la séquence de métrique maximale t S(D)]N A Le chemin partiel [S(D)10n qui aboutit à l'état Sn est, parmi l'ensemble des chemins partiels aboutissant à l'état sn, le chemin de métrique maximale. On appellera "survivant" un noeud sn = m, le chemin de métrique maximale finissant à ce noeud étant Sn,m(D). A chaque instant nT, on ne conservera en mémoire que les deux survivants correspondant à m=O et m=1 : ce choix ne nuit en rien à l'optimalité du décodage, puisque les chemins partiels éliminés ne sont pas susceptibles d'appartenir au chemin de métrique maximale. Si on suppose qu'à l'instant nT on connait les deux survivants ainsi que leurs métriques Sn,o(D) et Sn,1(D), les survivants à l'instant (n+1)T en sont nécessairement des prolongements. En vaque noeud, on a sn+1 = m, (avec m = O ou 1) et on choisira, en fonction de leurs métriques respectives, l'un des deux chemins 5n,o (D) + Sn+1Dn+1 et S,I1(D) + sn+1Dn+1. On définit ainsi les survivants à l'état n+l que l'on conserve en mémoire ainsi que les métriques associées : la décision s'effectue ainsi par un processus itératif dont un exemple est donné sur la figure 7, où les noeuds communs à deux survivants sont indiqués par des cercles pleins alors que les autres noeuds sont indiqués par des cercles vides. On pourra trouver une description du processus, mais uniquement dans son application au décodage des codes convolutifs, dans "A.J.VITERBI, "Convolutional codes and their performances in communication systems" IEEE Trans.Commun.Technol,vol.COM, Oct.19, 1971. La convergence vers les survivants est statiquement assurée, meme avec un choix arbitraire des conditions initiales. Dès que la convergence est obtenue, la décision peut être prise, car la portion commune appartient au chemin de métrique maximale S(D). Une convergence quasi certaine est obtenue avec une capacité de mémoire prédéterminée. Dans la pratique, il suffira, dans le cas du codage duobinaire, d'adopter un treillis de 22 cellules. Le calcul des métriques, étant en lui-meme bien connu, ne sera pas repris ici. Il suffit de relever que le chemin optimal S(D) est celui qui minimise l'erreur A quadratique moyenne entre la séquence c k associée et le signal yk reçu, du fait de la nature gaussienne du bruit. Pratiquement on peut adopter, pour les métriques, l'expression On décrira maintenant, en faisant référence aux figures 9a et 9b, un circuit décodeur pouvant remplir les fonctions du circuit 74 de la figure 6. Ce circuit peut être regardé comme comprenant - un circuit 76 de calcul des métriques, - un circuit 78 de gestion des survivants, - un circuit 80 de contrôle de taux de viol et de décodage à seuils, - un interface de sortie 82. On supposera que la quantification de chaque échantillon y s'effectue sur n = 6 bits yO à y5 (y0 étant le bit de poids faible) et que la gestion des survivants s'effectue avec N = 22; ce nombre étant généralement suffisant pour assurer la convergence. L'échelle de quantification est définie par un intervalle [-A, A) divisé en 2 intervalles élémentaires les signaux ck sont supposés prendre les valeurs -1, 0 et + 1. Lorsqu'un échantillon Yk est reçu, on l'assimile au milieu de l'intervalle élémentaire auquel il appartient. Le choix A=1 constitue généralement un compromis satisfaisant et sera adapté d'autant plus qu'il facilite le calcul des métriques. Si on appelle q= 1/32 le pas de quantification on aura alors pour yk > 32q, Yk = 31,5q = 111 111 32q > yk > 31q, Yk = 31,5q = 111 111 31q#yk > 30q yk = 30,5q = 111 110 -------- 9)Yk > 0 yk= 0,5q = 100 000 -32qUyk yk= -31,5q= 000 La réalisation pratique du décodeur peut tenir compte du fait qu'il suffit de mémoriser, à chaque temps cycle, la différence k des métriques k = &gamma;O,k - 1,k On peut associer aux métriques K des mots de 5 bits, suivant une loi similaire à la précédente. K = 15,5q = 11 111 K = 0,5q = 10 000 K = -15,5q = 00 000 / k/ étant majoré par ym - 1/2 = 15,5q et limité à 1/2. Le calcul montre alors qu'on a = = 1 : (P )k = max [( )k-1, (Y)k ) (Y5)k = : ( )k = min [()k-l' (Y)k i Le circuit 76 de la figure 9a constitue un automate séquentiel qui calcule (P)k en un cycle d'horloge. Il peut être regardé comme comportant - un comparateur 84 dont la sortie vaut 1 si (Y)k > (P)k~1 O dans le cas contraire - une porte OU EXCLUSIF 86 entre la sortie du comparateur 84 et (Y5)kw faisant le choix entre les valeurs max et min. ci-dessus - un multiplexeur 88 fournissant en sortie ou ( )k-1, suivant le niveau de sortie de la porte 86 - un registre 90 à cinq bascules permettant de stocker le mot suivant ( )k ;; - deux registres supplémentaires 91,à à chacun une bascule, pour stocker le résultat des fonctions ET entre y5 et la sortie du comparateur, c'est-à-dire CO,k, OU entre Y6 et la sortie du comparateur, c'est-àdire Cî,k Le circuit 78 de gestion des survivants comporte deux rangées de bascules synchrones de type D. Les rangées supérieure et inférieure correspondent respectivement aux survivants aux noeuds sn = O et son = 1. Chaque rangée comporte N bascules. Deux bascules de même rang sont associées à un multiplexeur pour constituer une cellule élémentaire parmi N cellules identiques.Toutes les cellules reçoivent en entrée de commande les sorties des registres 91, qui assurent le décalage vers la droite et l'échange simultané entre registres successifs des cellules. Le multiplexeur de la porte d'ordre 1 reçoit en entrée les niveaux logiques 0 et 1, mémorisés l'un ou l'autre dans les bascules suivant les valeurs de CO,k et CI,k. Les bascules de la cellule d'ordre N constituent un registre qui attaque un réseau de portes formant multiplexeur 93, dont l'entrée de sélection est reliée à la sortie Q d'une bascule synchrone de type D 94, attaquée par la sortie Q du registre correspondant au bit y4. Le nombre N de cellules est avantageusement choisi de façon à garantir une convergence quasi certaine des survivants. nais, si cette convergence n'est pas obtenue, on obtient néanmoins le survivant de plus grande vraisemblance à la sortie du multiplexeur, commandé par 4 (quatrième bit de p), c'est-à-dire par le signe de la différence des métriqueE Le circuit 80 (figure 9b) détermine le taux de viols à l'aide d'un circuit 42 pouvant avoir la constitution montrée en figure 5. Le circuit représenté réalise également un décodage à seuils, permettant de disposer à volonté du résultat de l'un ou l'autre de deux types de décodage. Pour cela, il utilise les deux bits de poids fort y5 et y4 du signal quantifié pour obtenir la donnée. Le signal de données est obtenu par une porte OU EXCLUSIF qui reçoit y5 et y4 et est stocké dans un registre 95 constitué par une bascule synchrone D. L'interface de sortie 82 peut avoir diverses constitutions. Il permet, dans le mode de réalisation montré en figure 9b, d'obtenir - sur une sortie V, le signal de violation, (utilisé dans le montage illustré en figure 8); - sur une sortie Ds, la donnée récupérée par décodage à seuils et à décision dure"; - sur une sortie Dv, la donnée récupérée par décodage de Viterbi. Chaque sortie comporte un registre constitué par une bascule et un amplificateur. Le registre de la sortie V reçoit directement la sortie du circuit 42. Le registre de la sortie Ds est alimenté par un multiplexeur 97 à deux portes d'entrée qui reçoivent respectivement la sortie du décodeur à seuils et un signal correspondant à l'absence de précodage, suivant le niveau appliqué à l'entrée P. La sortie Ds reproduit la sortie du registre 95 ou du registre amont du circuit 42. Pour permettre de traiter des signaux précodés ou non précodés, la sortie Dv est munie d'une porte OU EXCLUSIF 98 qui reçoit la sortie du circuit 78 directement et à travers une bascule D dont l'entrée de remise à zéro est reliée à l'entrée P. On voit que le circuit montré en figures 9a et 9b, constitué de portes et de bascules, est aisément intégrable, par exemple en C-MOS, éventuellement sur réseaux prédiffusés. L'invention ne se limite pas aux modes particuliers de réalisation qui ont été représentés et décrits à titre d'exemple. Elle s'étend à l'adaptation à des codages autres que duobinaires et aux variantes nécessaires pour l'adapter aux conditions particulières de transmission. Dans le cas d'un décodage de Viterbi, les fonctions requises peuvent etre remplies par des circuits équivalents, avec chaque fois un nombre de niveaux de quantification et un nombre de cellules adapté aux circonstances particulières. Il n'est pas indispensable de prévoir également un décodage à seuils, mais il faut remarquer que l'adaptation par quantification utilisée pour le décodage de Viterbi est également employée pour le décodage à seuils, sans complication appréciable. REVENDICATIONS 1. Procédé de réception de signal résultant du codage suivant un code n - aire à réponse partielle d'une information d'entrée, caractérisé en ce que on compte le taux initial de viols du code dans le signal lui-meme pour une première valeur de la phase d'horloge d'échantillonnage du signal on modifie automatiquement, et successivement dans deux sens opposés, un seuil de détection en mesurant chaque fois les taux de viols correspondant aux valeurs modifiées jusqu'à obtenir un taux de viols prédéterminé et nettement supérieur au taux initial ; on répète les opérations de modification et de mesure pour plusieurs valeurs de la phase d'horloge ; et on ajuste la phase à la valeur optimale et le seuil à la valeur moyenne entre les deux valeurs qui correspondent audit taux de viols prédéterminé pour la phase optimale ; et on répète cette opération pour chacun des yeux, puis la séquence à intervalles réguliers en prenant la nouvelle valeur de phase et ladite valeur moyenne comme valeurs initiales. 2. Procédé selon la revendication 1 de réception de signal codé suivant un code duobinaire, caractérisé en ce que l'ajustement est effectué indépendamment pour les deux moitiés du diagramme de l'oeil. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que chacun des seuils est utilisé dans un comparateur qui fournit un signal de sortie binaire représentawzf de la donnée. 4. Procédé selon la revendication 1 ou 2, caractérisé en ce que le seuil est utilisé comme valeur de référence pour la quantification adaptative du signal reçu. 5. Procédé selon la revendication 4, caractérisé en ce que le décodage est effectué suivant un critère de maximum de vraisemblance appliqué a posteriori. 6. Dispositif de réception de signal résultant du codage, suivant un code n - aire à réponse partielle1 d'une information d'entrée, caractérisé en ce qu il comprend des moyens pour comparer des seuils (s' ou R), au signal entrant et des moyens d'adaptation desdits seuils comprenant : un détecteur de violation (42), un compteur de viols (44), et des moyens micro-processeurs (46) permettant de modifier les seuils suivant une séquence déterminée et de mesurer les taux de viols correspondants, de déterminer les seuils optimaux et de modifier les seuils des dits moyens. 7. Dispositif selon la revendication 6, de réception d'un signal duobinaire, caractérisé en ce lesdits moyens sont prévus pour effectuer l'ajustement indépendamment pour les deux moitiés du diagramme de l'oeil. 8. Dispositif selon la revendication 6 ou 7, caractérisé en ce que les moyens micro-processeurs fournissent un signal numérique de sortie à des moyens convertisseurs numérique/analogique (52) de fourniture des seuils sous forme analogique à des comparateurs (32, 34). 9. Dispositif selon la revendication 6, 7 ou 8, caractérisé en ce que les moyens d'adaptation comprennent des moyens programmables (50) d'ajustage de la phase d'une horloge d'échantillonnage, lesdits moyens micro-processeurs étant prévus pour modifier la phase d'horloge suivant une séquence déterminée, calculer la phase optimale et appliquer un siczzal numérique de règlage à un moyen d'ajustement de la = lasse (50). 10. Dispositif suivant la revendication 7, caractérisé en ce qu'il comporte un décodeur utilisant l'algorithme de Viterbi et en ce qe lesdits moyens de comparaison comprennent des moyens convertisseurs analogique/numérique (68, 70) dont le ou les niveaux de référence constituent les seuils.