Brevet FR2605768A1 — publié le 19880429

DISPOSITIF DE COMM4ANDE DE BUS CONSTITUE PAR PLUSIEURS SEGMENTS ISOLABLES. L'invention concerne un dispositif permettant de commander la mise en communication de plusieurs segments de bus isolables électriquement. Chaque segment étant relié généralement aux bornes de sortie de circuits pouvant émettre ou recevoir des informations numériques, la mise en communication de deux ou plusieurs segments permet alors des échanges d'informations entre les circuits d'un des segments et les circuits d'un autre segment. Des bus pouvant être subdivisés en plusieurs segments trouvent une application intéressante notamment dans les unités de traitement des ordinateurs. En effet, pour pouvoir faire travailler simultanément et indépendamment plusieurs sous-ensembles fonctionnels de l'unité, il est nécessaire de pouvoir isoler les circuits de ces sous- ensembles. D'autre part, on doit pouvoir également mettre en communication deux sous-ensembles fonctionnels entre eux. Comme exemple de sous-ensembles, on peut citer les opérateurs, les registres ou les bancs de registres. Pour résoudre le problème précédent une solution consiste à prévoir des moyens permettant d'isoler à volonté des segments du bus, chaque segment étant relié aux circuits constituant un sous-ensemble fonctionnel. Pour réaliser des bus constitués par plusieurs segments isolables, on utilise des interrupteurs commandés, un interrupteur reliant deux lignes homologues de deux segments adjacents. Ces interrupteurs sont commandés par des signaux de sélection issus de l'unité de commande de l'ordinateur. L'état logique des signaux de sélection définit ainsi une certaine configuration du bus. Plusieurs segments pourront être mis en série alors que d'autres seront totalement isolés. La réalisation de tels bus ne présente pas de grande difficulté lorsque le nombre de segments est relativement -2- faible. Par contre si l'on veut augmenter les possibilités de parallèlisme, il est souhaitable de disposer de bus pouvant être subdivisés en de nombreux segments indépendants. I1 faut pouvoir aussi mettre en communication deux ou plusieurs segments quelconques, ce qui peut conduire à une situation o la capacité totale du bus est très élevée. Il convient alors d'utiliser des moyens permettant de maintenir à un niveau suffisant sur toute la longueur du bus les tensions des signaux transmis. Pour cela chaque segment du bus est associé à des moyens d'amplification qui sont activés chaque fois que le segment travaille en émission, en transmission ou en réception. I1 convient alors de prévoir aussi des moyens de commande, notamment des dispositifs d'amplification, permettant un fonctionnement correct de cet ensemble. En particulier l'activation de l'amplificateur associé à un segment doit être retardée par rapport à celle du segment adjacent par lequel vient l'information. En effet, si l'on négligeait cette contrainte, on risquerait de créer un état d'instabilité pouvant conduire à un fonctionnement anarchique des amplificateurs. Ainsi l'invention propose un dispositif de commande d'un tel bus selon lequel l'activation de l'amplificateur d'un segment quelconque est asservi à l'activation de l'amplificateur de celui des segments adjacents qui a déjà été activé. Plus précisément l'invention a pour objet un dispositif de commande de bus constitué par plusieurs segments isolables, permettant le transfert d'informations d'un segment à un autre, deux segments adjacents étant reliés entre eux par des interrupteurs commandés par un signal de sélection, un dispositif d'amplification commandé par un -3- signal d'activation étant associé à chaque segment du bus pour amplifier les tensions apparaissant sur les lignes dudit segment, ledit dispositif de commande étant caractérisé en ce qu'il comprend des moyens d'asservissement pour activer l'amplificateur d'un segment quelconque en réponse à l'activation de l'amplificateur d'un segment adjacent audit segment et au signal de sélection des interrupteurs reliant ledit segment audit segment adjacent. Les sous-ensembles fonctionnels connectés à un segment de bus peuvent être des éléments utilisés en lecture seule comme par exemple des opérateurs ou bien des éléments pouvant travailler en lecture ou en écriture, comme par exemple des registres. Ainsi un bus constitué par plusieurs segments doit pouvoir véhiculer des informations de façon bidirectionnelle. Il convient donc que le dispositif de commande des interrupteurs et des amplificateurs permette ce fonctionnement bidirectionnel. Le dispositif de commande est enfin conçu pour pouvoir être déclenché lors de la sélection en lecture d'un segment quelconque du bus. Aussi l'invention propose également un mode de réalisation du dispositif de commande qui permet de satisfaire à ces contraintes. L'invention concerne également une réalisation modulaire du dispositif de commande, chaque module étant associé à un segment du bus. Plus précisément, chaque module comprend une ligne de commande préchargée dont la décharge active l'amplificateur du segment de bus associé, la décharge de cette ligne pouvant être commandée par la décharge d'une ligne de commande associée à l'un des segments adjacents. - 4- Outre sa simplicité, cette solution présente l'avantage que l'on peut facilement connecter à la ligne de commande des moyens de décharge additionnels commandés par d'autres signaux et réaliser ainsi une fonction OU logique. En particulier, ce moyen de décharge supplémentaire peut être activé en réponse à un signal de commande de lecture de l'un des circuits relié au segment associé à la ligne, permettant ainsi de déclencher le fonctionnement de la commande. Enfin l'invention propose une réalisation très simple utilisant la technologie CMOS. Ces détails de réalisation ainsi que d'autres caractéristiques apparaîtront dans le mode de réalisation préférentiel décrit dans la description qui va suivre: La figure 1 représente schématiquement un dispositif de commande selon l'invention associé à trois segments de bus. La figure 2 représente un mode de réalisation d'un module faisant partie du dispositif de commande selon l'invention. La figure 3 représente une réalisation en technologie CMOS d'un dispositif de transfert faisant partie du dispositif représenté à la figure 2. La figure 4 représente une réalisation d'un circuit de sélection et d'activation faisant partie du dispositif de commande selon l'invention. La figure 5 représente des chronogrammes permettant d'expliquer le fonctionnement du dispositif de commande selon l'invention. - La figure 1 montre trois segments d'un bus dont seulement deux lignes de bit ont été représentées pour des raisons de clarté. Les lignes de bit B01,Bll appartiennent au premier segment, les lignes de bit B02,B12 appartiennent au second segment et les lignes de bit B03,B13 appartiennent au troisième segment. La partie du bus qui a été représentée correspond à un seul bit d'une information numérique pouvant comprendre d'autres bits associés à d'autres lignes de bit non représentées. Chaque paire de lignes de bit telle que B01,Bll est connectée aux lignes de sortie d'un ou plusieurs circuits binaires tels que M1 pouvant être par exemple un point mémoire ou le circuit de sortie associé à un seul bit d'un opérateur. De même les circuits binaires M2 et M3 sont connectés respectivement à une paire de lignes de bit du second et du troisième segment de bus. Il est bien entendu que plusieurs circuits binaires peuvent être connectés aux mêmes lignes d'un même segment. Ce sera par exemple le cas pour un banc de registre associé à un même segment. Chaque circuit binaire tel que M1,M2,M3 est mis en communication avec les lignes de bit correspondantes par l'action d'un signal de sélection SM1,SM2,SM3 issu d'un circuit de sélection et d'activation 14,24,34 en réponse à des signaux de présélection et de commande SELl-SEL3,RDl-RD3,WRl-WR3,PH2,PH3. Chaque paire de lignes de bit est reliée à un dispositif d'amplification A1,A2,A3 commandé par un signal d'activation, respectivement CA1,CA2,CA3. Ces dispositifs d'amplification peuvent être des amplificateurs de lecture classiques couramment utilisés dans la technique des mémoires par exemple. Chaque ligne de bit d' un segment est reliée à la ligne de bit homologue appartenant à un segment adjacent par l'intermédiaire d'un interrupteur S01,Sll,S02,S12. Pour un - G - bus véhiculant les informations de plusieurs bits, on placera ainsi autant d'interrupteurs que le bus a de lignes. Tous les interrupteurs situés entre deux segments adjacents sont commandés par un même signal de sélection C12,C23 qui, pour une valeur logique déterminée, met ces interrupteurs à l'état fermé. Les trois segments de bus sont associés respectivement aux lignes de commande NAC1,NAC2,NAC3. Chacune des lignes de commande est reliée à l'entrée d'un circuit d'amplification 15,25,35 dont la sortie délivre le signal d'activation CA1,CA2,CA3 de l'amplificateur correspondant. Grâce à cette disposition, la tension présente sur une des lignes de commande détermine l'activation de l'amplicateur du segment associé à cette ligne. Dans la perspective d'une réalisation en technologie CMOS, c'est en fait la décharge de la ligne qui entraîne l'activation de l'amplificateur correspondant. Ainsi pour déclencher l'amplification, il suffira de prévoir des moyens pour décharger la ligne initialement préchargée à une tension positive. Par exemple la ligne NAC2 associée au second segment est reliée à la masse par l'intermédiaire d'un interrupteur 13. Cet interrupteur est commandé par le signal de sortie T1 d'un dispositif de transfert 16 recevant en entrée le signal de sélection C12 des interrupteurs placés entre les deux premiers segments. Le dispositif de transfert est également relié en entrée aux deux lignes de commande NAC1 et NAC2 associées aux deux premiers segments. Le dispositif de transfert 16 est conçu de sorte que le signal T1 qu'il délivre rende conducteur l'interrupteur 13 lorsque l'une quelconque des lignes NAC1, NAC2 est déchargée, à condition que le signal de sélection C12 ait la valeur logique qui correspond à la mise à l'état passant des interrupteurs qu'il commande. -7- D'autre part, la ligne de commande NAC1 du premier segment est reliée également à un interrupteur 12 commandé également par le signal de sortie T1 du dispositif de transfert 16. De façon analogue, la ligne de commande NAC3 associée au troisième segment est reliée à un interrupteur 23 commandé par un autre dispositif de transfert 26 recevant le signal de sélection des interrupteurs placé entre le second et le troisième segment. Le signal de sortie T2 du dispositif de transfert 26 est appliqué à l'entrée de commande de l'interrupteur 23. De même, la deuxième ligne de commande est reliée à un autre interrupteur 22 commandé par le signal T2. Les lignes de commande NAC1,NAC2,NAC3 sont en outre reliées à une source de tension d'alimentation Vdd par l'intermédiaire d'interrupteur PC1,PC2, PC3. Chacun de ces interrupteurs est commandé par un signal d'horloge PH0. Enfin, les trois lignes de commande NAC1,NAC2,NAC3 sont reliées à la masse par l'intermédiaire d'interrupteurs supplémentaires respectivement 11,21,31 commandés respectivement par les signaux ACl,AC2,AC3 issus respectivement des circuits 14,24,34. Ces circuits de sélection et d'activation 14,24,34 sont conçus de sorte qu'ils délivrent un signal commandant la fermeture de l'interrupteur 11,21,31 correspondant lorsqu'un signal de commande de lecture RD1,RD2,RD3 est présent à leur entrée. Cette disposition permet de déclencher le fonctionnement du dispositif de commande dès qu'un segment est sélectionné en lecture. Bien que la figure 1 ne représente que trois segments de bus, il est évident que la réalisation décrite peut être généralisée pour un nombre quelconque de segments. Pour -3- cela, il suffira de reproduire pour chaque segment les éléments qui ont été décrits par exemple pour le second segment B02,B12 représenté à la figure 1: une ligne de commande NAC2, un moyen de décharge 22 de cette ligne, un dispositif de transfert 26 commandant ce moyen de décharge 22, un moyen de décharge 23 de la ligne adjacerte, le moyen de précharge PC2 et éventuellement des moyens supplémentaires de décharge 21 prévu dans le cas o les circuits binaires connectés au segment sont susceptibles d'être lus. Ainsi les moyens de commande du bus ont une structure modulaire déduite de la structure du bus lui- même. Le module de commande peut ainsi constituer une cellule standard intégrée dans un système de CAO (Conception Assistée par Ordinateur). Nous allons maintenant décrire le fonctionnement du dispositif de commande de la figure 1. Nous nous placerons à titre d'illustration dans le cas particulier du transfert d'une information issue d'un circuit du premier segment vers le troisième segment o cette information doit être mémorisée. Le dispositif fonctionne en deux phases au moins dont l'une correspond à une phase de précharge définie par un signal d'horloge PH0. Cette phase a pour but de charger les lignes de commandes à une tension positive Vdd. Par ailleurs, selon l'exemple choisi, les signaux de commande de lecture RD1 et de sélection SELl du premier segment sont appliqués au circuit de sélection et d'activation 14. De même les signaux de sélection C12 et C23 des interrupteurs sont actifs. Lors de la phase de lecture définie par un second signal d'horloge PH2, le circuit 14 délivre d'une part le signal de sélection SM1 de l'un des circuits du premier segment et d'autre part le signal de commande ACl de l'interrupteur de décharge 11 de la ligne de commande NAC1 associée à ce segment. Il en résulte que le circuit Ml est mis en communication avec les lignes de bits B01,Bll. - 9 - D'autre part la ligne de commande NAC1 se décharge par l'intermédiaire de l'interrupteur 11. Cette décharge actionne le circuit d'amplification 15 qui délivre en sortie un signal d'activation CAl du dispositif d'amplification A1. Par ailleurs, la décharge de la ligne de commande est détectée par le dispositif de transfert 16 validé par le signal de sélection C12. Le dispositif de transfert provoque alors l'activation de l'interrupteur 13 de la ligne adjacente NAC2 provoquant la décharge de cette ligne. De façon analogue cette décharge provoque l'activation de l'amplificateur A2 du second segment de bus. De même le dispositif de transfert 26 validé par le signal C23 provoque l'activation de l'interrupteur 23 de la ligne de commande suivante NAC3 ce qui provoque l'activation de l'amplificateur A3 du troisième segment. D'après cet exemple, l'information issue du premier segment devant être écrite dans l'un des circuits M3 du troisième segment, le signal de commande d'écriture WR3 est appliqué au circuit d'activation et de sélection 34 ainsi que le signal de présélection SEL3 du circuit M3. Lorsque le signal d'horloge PH3 définissant la phase d'écriture est actif, le circuit 34 délivre le signal de sélection SM3 au circuit M3 sélectionné. Ce circuit M3 est alors mis en communication avec les lignes B03,B13 dont les tensions sont à des niveaux permettant l'écriture, grâce à l'action des trois amplificateurs A1,A2,A3. Le fonctionnement décrit précédemment dans un -cas particulier se généralise facilement. En particulier, on peut augmenter le nombre de segments intermédiaires placés entre le premier et le dernier segment. Il est possible également de commander en écriture plusieurs segments simultanément. Enfin le dispositif peut fonctionner de façon bidirectionnelle. Il peut également commander le transfert d'informations de part et d'autre du segment commandé en lecture. - 10 - La figure 2 représente une réalisation plus détaillée des circuits mentionnés en référence à la figure 1. Nous retrouvons sur cette figure les deux lignes de bit B01,Bll du premier segment auxquelles est relié le dispositif d'amplification Al. Ce segment est relié à un segment adjacent par l'intermédiaire de transistors NMOS,S01,Sll. Le chemin drain-source de chacun de ces transistors est connecté en série avec les deux lignes homologues des deux segments adjacents. Ainsi le transistor S01 relie la ligne B01 du premier segment à la ligne B02 du second segment. De même le transistor Sll relie la ligne Bll à la ligne B12. Cette disposition est reproduite autant de fois que les mots d'information contiennent de bits. La ligne de commande NAC1 est reliée au drain d'un transistor PC1 de type PMOS (les transistors MOS à canal p sont symbolisés par un petit rond placé sur leur grille)-, dont la source est reliée à la tension d'alimentation Vdd. La grille de ce transistor reçoit le signal complémentaire NPH0 du signal d'horloge PH0. Ce transistor PC1 constitue le moyen de précharge de la ligne de commande. La ligne de commande NAC1 est également reliée au drain d'un transistor 12 du type NMOS dont la source est reliée à la masse. De même la ligne de commande adjacente NAC2 est reliée au drain d'un autre transistor 13 de type NMOS ayant sa source reliée à la masse. Les deux transistors 12 et 13 constituent les moyens de décharge respectivement des lignes NAC1 et NAC2. Les grilles de ces transistors reçoivent le signal de sortie T1 du dispositif de transfert 16. Ce dispositif est constitué par une porte ET 17 dont les deux entrées sont reliées respectivement aux deux lignes de commande NACl,NAC2. La sortie de cette porte ET est reliée à une entrée d'une porte NON-OU 18 dont la sortie fournit le signal T1. La seconde entrée de la porte 18 reçoit le signal C12 issu de la porte NON-ET - il - 20. Cette porte reçoit en entrée le signal d'horloge PH2 définissant la phase de lecture et le signal SW12 commandant la mise en série du premier et du second segment. Le signal C12 est également appliqué à l'entrée d'un inverseur de puissance 19 dont la sortie est reliée aux grilles des transistors tels que S01,Sll reliant les deux segments adjacents. La ligne de commande NAC1 est reliée à l'entrée d'un circuit d'amplification 15 comprenant un inverseur de puissance 51 dont la sortie fournit le signal d'activation CAl de l'amplificateur Al. La sortie de cet inverseur est également reliée à l'entrée d'un second inverseur 52 dont la sortie est reliée à l'entrée du premier inverseur 51. Ces deux inverseurs constituent une bascule ayant la double fonction d'amplification du signal NAC1 et de maintien de la tension présente sur la ligne de commande NAC1. La ligne de commande NAC1 est en outre reliée au drain d'un transistor 11 de type NMOS dont la source est reliée à la masse. La grille de ce transistor reçoit le signal AC1 issu du circuit 14. Ce dernier transistor 11 constitue les seconds moyens de décharge décrits à la figure 1. Nous allons maintenant décrire le fonctionnement du circuit représenté à la figure 2 en utilisant la convention de la logique positive. Comme précédemment, nous nous placerons dans le cas o l'on veut transférer des informations à partir du premier segment vers le segment adjacent placé à la droite de la figure. Dans ce cas, le signal SW12 prend la valeur 1 logique, ce qui correspond à une présélection de la fermeture des interrupteurs reliant les deux segments adjacents. Durant la phase de précharge, le signal d'horloge PH0 prend la valeur 1 logique et le signal complémentaire NPH0 - 12 - prend la valeur 0. Il en résulte que le transistor PCl de type p est rendu conducteur durant cette phase. La ligne NAC1 se charge alors à une tension positive Vdd. On peut noter que toutes les lignes de commande du bus se chargeront de la même façon. Lors de la phase de lecture, le signal d'horloge PH2 prend la valeur 1 logique et le signal de sortie de la porte 20 - prend la valeur 0 logique tandis que la tension de sortie NC12 de l'inverseur de puissance 19 devient positive rendant passant les transistors S01,Sll. Le premier segment étant commandé en lecture, le signal AC1 prendra la valeur 1 logique durant cette phase. Le transistor 11 sera alors conducteur, déchargeant ainsi la ligne NAC1. La décharge de cette ligne aura deux conséquences: d'une part la sortie de l'inverseur de puissance 51 prendra la valeur 1 logique activant ainsi l'amplificateur Al du segment; d'autre part la sortie de la porte ET 17 prendra la valeur 0 logique et la sortie T1 de la porte NON-OU 18 prendra une tension positive rendant ainsi conducteur le transistor de décharge 13 de la ligne NAC2. La figure 3 représente un mode de réalisation en technologie CMOS du dispositif de transfert 16. Un premier transistor Pl de type PMOS dont la source est reliée à la tension d'alimentation Vdd reçoit sur sa grille le signal de sélection C12. Son drain est relié aux sources de deux autres transistors P2,P3 de type PMOS dont les grilles sont reliées respectivement aux deux lignes de commande NAC1 et NAC2. Les drains des deux transistors P2,P3 sont reliés entre eux, constituant ainsi la sortie T1 du dispositif. Ce point est relié ensuite au drain d'un quatrième transistor Nl de type NMOS dont la source est reliée à la masse et dont la grille reçoit le signal C12. Ce même point commun est relié également au drain d'un cinquième transistor du type NMOS dont la grille reçoit le - 13 - signal NAC1 et dont la source est reliée au drain d'un sixième transistor N3 de type NMOS dont la grille reçoit le signal NAC2 et dont la source est reliée à la masse. Le fonctionnement de ce circuit est évident et il ne sera donc pas exposé. I1 est facile de vérifier que la tension de sortie T1 prend une valeur positive si l'un quelconque des signaux NACl et NAC2 a une tension nulle et si le signal C12 a également une tension nulle. La figure 4 représente un mode de réalisation de l'un quelconque des circuits de sélection et d'activation 14,24,34 représenté à la figure 1. Ce circuit comporte une première porte ET 41 dont les deux entrées reçoivent respectivement le signal de commande de lecture RD1 du segment de bus associé à ce circuit. L'autre entrée de la porte ET 41 reçoit le signal d'horloge PH2 définissant la phase de lecture. La sortie de cette porte ET 41 délivre le signal ACl commandant la décharge de l'interrupteur 11. Un signal de commande d'écriture WR et le signal d'horloge PH3 définissant la phase d'écriture sont appliqués à l'entrée d'une seconde porte ET 42. Les sorties des deux portes ET 41,42 sont reliées à l'entrée d'une porte OU 43. La sortie PH de la porte OU 43 est appliquée à une entrée d'une troisième porte ET 44 à deux entrées, dont la seconde entrée reçoit le signal SELl de présélection de l'un des circuits du segment concerné. La sortie de la porte ET 44 délivre le signal SM1 de sélection de ce circuit. La figure 4 représente également à titre d'exemple une quatrième porte ET 45 à deux entrées recevant respectivement les signaux PH et SELll de présélection d'un second circuit du segment. La porte ET délivre le signal SMll de sélection de ce circuit. Des portes ET supplémentaires branchées de la même façon peuvent être prévues dans le cas o le segment de bus serait relié à d'autres circuits sélectionnables séparément, comme c'est le cas pour un banc de registres. - 14 - Le circuit de la figure 4 fonctionne de la façon suivante. Dans le cas d'une commande de lecture ou d'écriture l'un des signaux de présélection SELl,SELll... prend la valeur 1 logique. S'il s'agit d'une lecture le signal de commande de lecture RD1 a la valeur 1 logique et le signal AC1 prend cette même valeur 1 logique durant la phase de lecture PH2. De même le signal PH aura la valeur 1 logique et l'un des signaux de sélection SMl,SMll... du circuit préselectionné prendra cette même valeur durant la phase PH2. Si par contre il s'agit d'une écriture, le signal WRl aura la valeur 1 logique, la sortie de la porte ET 42 prenant cette même valeur 1 durant la phase d'écriture PH3. Il en résultera la mise à 1 durant cette phase PH3 de l'un des signaux de sélection SMl,SMll... du circuit présélectionné pour l'écriture. Le signal ACl conservera la valeur 0 logique. Nous constatons que ce circuit permet bien l'activation des seconds moyens de décharge 11 de la ligne de commande NAC1 associé au segment de bus sur lequel a été sélectionné en lecture l'un de ces circuits. Par contre, lors d'une écriture dans l'un des circuits de ce segment du bus, la ligne de commande associée n'est pas déchargée sous l'action du signal AC1. D'autre part, la sélection effective de l'un des circuits du segment aura lieu durant la phase de lecture PH2 si le signal de commande de lecture RD1 est actif et durant la phase d'écriture PH3 si le signal de commande d'écriture WR1 est actif. La figure 5 représente les chronogrammes des principaux signaux intervenant dans le dispositif de commande selon l'invention dans le cas particulier déjà mentionné o trois segments de bus seraient impliqués pour effectuer le transfert d'information entre le premier segment sélectionné en lecture et le troisième segment sélectionné en écriture. - 15 - Le chronogramme A représente les signaux définissant les quatre phases d'horloge PHO,PH1,PH2,PH3 servant au séquencement de l'unité centrale d'un ordinateur. La phase PH2 est consacré aux opérations de lecture, la phase PH3 aux opérations d'écriture et les phases PHO,PH1 définissent des phases de précharge et d'égalisation des tensions des lignes du bus. Le chronogramme B représente les signaux de sélection C12 et C23 appliqué aux interrupteurs reliant respectivement le premier segment au second segment et le second segment au troisième segment. Le chronogramme C représente le signal SM1 de sélection de l'un des circuits du premier segment. Le chronogramme D représente le signal ACl commandant l'interrupteur de décharge 11 de la ligne NAC1. Les chronogrammes E,G et I représentent respectivement les tensions présentes sur les trois lignes de commande NACl,NAC2 et NAC3. Les chronogrammes F et H représentent respectivement les signaux de commande T1 et T2 issus des dispositifs de transfert 16 et 26. Les chronogrammes J,K et L représentent respectivement les signaux de commande CA1,CA2 et CA3 appliqués au trois amplificateurs A1,A2,A3 des trois segments impliqués. Le chronogramme M représente le signal de sélection SM3 appliqué à l'un des circuits M3 du troisième segment de bus. Le chronogramme N représente les variations en fonction du temps de la tension présente sur l'une des lignes de bit du premier segment. Ce chronogramme correspond au cas o - 16 - les lignes de bit sont normalement préchargées à une tension de cinq volts alors que la valeur binaire lue impose que la tension de cette ligne corresponde à une tension nulle. La phase de lecture PH2 débute à l'instant tO et à cet instant les lignes de bit et les lignes de commande sont préchargées à la tension d'alimentation. Durant la phase PH2, les signaux de sélection C12 et C23 sont maintenus à la valeur 0 logique alors que les signaux SM1 et AC1 gardent la valeur 1 logique. La mise à 1 du signal AC1 provoque la décharge de la ligne de commande NAC1 qui, après un léger retard dû à laconstante de temps de cette ligne, passe à la valeur 0 logique à l'instant tl. Ceci entraîne la mise à 1 logique du signal CA1 à l'instant t'l. De même le signal T1 apparaissant à la sortie du dispositif de transfert 16 passe à la valeur 1 logique et ce signal entraîne la décharge de la ligne NAC2 à l'instant t2, après un retard dû à la constante de temps de cette ligne. La décharge de la ligne NAC2 provoque à son tour la mise à 1 logique à l'instant t'2 du signal CA2 de commande de l'amplificateur du deuxième segment. Cette décharge provoque également la mise à 1 logique du signal T2 présent à la sortie du second dispositif de transfert 26. Le signal T2 provoque alors la décharge de la ligne de commande NAC3 qui prend alors la valeur 0 logique à l'instant t3. Cette décharge provoque alors la mise à 1 du signal CA3 qui active alors l'amplificateur de ce troisième segment. La tension représentée sur le chronogramme N reflète les activations successives des trois amplificateurs A1,A2,A3 respectivement aux instants t'l,t'2,t'3. Durant la phase d'écriture PH3, le signal de sélection SM3 de l'un des circuits du troisième segment prend la valeur - 17 - 1 logique permettant ainsi l'écriture dans ce circuit, durant cette phase. Lors de la phase PH0, les interrupteurs de précharge PC1,PC2,PC3 sont fermés, ce qui provoque la mise à 1 logique de toutes les lignes de commande du bus. Il en résulte que les signaux T1 et T2 sont remis à zéro ainsi que les signaux de commande des amplificateurs CA1,CA2,CA3. Les amplificateurs correspondants A1,A2,A3 sont alors désactivés, ce qui permet alors la précharge des lignes du bus. Le fonctionnement du dispositif de commande décrit précédemment à titre d'illustration montre que l'activation des amplificateurs se fait successivement par une propagation des signaux de commande accompagnant la propagation de l'information transmise par les différents segments de bus. On constate également que seuls les amplificateurs des segments servant au transfert de l'information sont actifs, ce qui permet d'éviter une consommation inutile des amplificateurs associés aux segments qui ne sont pas impliqués par ce transfert. Il convient toutefois de noter que la capacité des lignes de commande doit être suffisante pour introduire des constantes de temps introduisant un retard approprié entre l'activation de deux amplificateurs successifs pour leur laisser un temps d'amplification suffisant. Dans le cas d'une réalisation en technologie CMOS, la capacité des lignes de commande peut être facilement calculée et obtenue en dimensionnant les capacités de structure des transistors MOS utilisés. Il faut enfin signaler que le retard entre les activations de deux amplificateurs voisins représenté sur les - l1 - chronogrammes de la figure 5 est exagéré par rapport à la réalité pour des raisons de clarté de la figure. En fait l'intervalle de temps entre deux activations est beaucoup plus faible que la durée de la phase d'horloge PH2. En pratique il sera donc possible de relier un grand nombre de segment de bus, tout en étant sûr que tous les amplificateurs auront été activés pendant l'intervalle de temps défini par les deux phases PH2 et PH3. - 19 - REVENDICATIONS: 1. Dispositif de commande de bus constitué par plusieurs segments isolables, permettant le transfert d'informations d'un segment à un autre, deux segments adjacents étant reliés entre eux par des interrupteurs (S01,Sll,S02,S12) commandés par un signal de sélection (C12,C23), un dispositif d'amplification (A1,A2,A3) commandé par un signal d'activation (CA1,CA2,CA3) étant associé à chaque segment du bus pour amplifier les tensions apparaissant sur les lignes (B01,Bll,B02,B12,B03,B13) dudit segment, ledit dispositif de commande étant caractérisé en ce qu'il comprend des moyens d'asservissement (12,13,16,22,23,26) pour activer l'amplificateur d'un segment quelconque en réponse à l'activation de l'amplificateur d'un segment adjacent audit segment et au signal de sélection (C12,C23) des interrupteurs reliant ledit segment audit segment adjacent. 2. Dispositif de commande selon la revendication précédente caractérisé en ce qu'il comprend des moyens de déclenchement (14,11,24,21, 34,31) associés à au moins un des segments du bus pour activer l'amplificateur (A1,A2,A3) associé audit segment en réponse à un signal de commande de lecture (RD1,RD2,RD3) du ou de l'un des circuits reliés audit segment. 3. Dispositif de commande selon la revendication précédente caractérisé en ce que lesdits moyens d'asservissement comprennent des lignes de commande (NACl,NAC2,NAC3), chaque ligne de commande (NAC2) étant affectée à un des segments du bus, des moyens de précharge (PC2) étant prévus pour précharger ladite ligne à une tension déterminée pendant une phase de précharge, des premiers moyens de décharge (13) de ladite ligne étant commandé par un dispositif de transfert (16) sensible à la - 20 - tension de la ligne de commande (NAC1) affectée à un segment adjacent audit segment et au signal de sélection -ô (C12) des interrupteurs reliant ledit segment audit segment adjacent, la décharge d'une ligne (NAC1,NAC2,NAC3) provoquant l'activation du dispositif d'amplification (A1,A2,A3) du segment associé. \ 4. Dispositif de commande selon la revendication précédente caractérisé en ce que lesdits premiers moyens de décharge d'une ligne de commande (NAC2) comprennent au moins un transistor de décharge (13) du type à effet de champs à canal n, dont la source est reliée à la masse, dont le drain est relié à ladite ligne de commande (NAC2) et dont la grille reçoit le signal de sortie (T1) d'un dispositif de transfert (16). 5. Dispositif de commande selon la revendication précédente caractérisé en ce que le dispositif de transfert (16) associé à deux segments adjacents est constitué par une porte ET (17) à deux entrées reliées respectivement aux deux lignes de commande (NAC1,NAC2) affectées aux deux segments adjacents, la sortie de la porte ET (17) étant reliée à une entrée d'une porte NON - OU (18) dont l'autre entrée reçoit un signal complémentaire (C12) prenant la valeur "1" logique lorsque le signal de sélection (NC12) commande en fermeture les interrupteurs reliant les deux segments adjacents, la sortie (T1) de la porte NON - OU (18) étant reliée aux grilles de deux transistors de décharge (12,13) affectés respectivement aux deux lignes de commande. 6. Dispositif de commande selon l'une des revendications 3 à 5 caractérisé en ce que les moyens de déclenchement associés à l'un des segments de bus sont constitués par un circuit d'activation (14,24,34,41) recevant le signal de commande de lecture (RD1,RD2,RD3) et dont la sortie - 21 - (AC1,AC2,AC3) est appliquée à l'entrée de commande de seconds moyens de décharge (11,21,31) de la ligne de commande (NAC1,NtAC2,NAC3) affectée audit segment. 7. Dispositif de commande selon la revendication précédente caractérisé en ce que les seconds moyens de décharge sont consitués par un transistor de décharge (11,21,31) du type à effet de champs à canal n, dont la source est reliée à la masse, dont le drain est relié à la ligne de commande (NAC1,NAC2,NAC3) et dont la grille est reliée à la sortie (AC1, AC2,AC3) du circuit d'activation (14,24,34,41). 8. Dispositif de commande selon l'une des revendications 3 1'5 à 7 caractérisé en ce que lesdits moyens de précharge (PC1) sont constitués par un transistor de précharge du type à effet de champs à canal p. dont la source est reliée à une source de tension d'alimentation positive (Vdd), dont le drain est relié à la ligne de commande (NAC1,NAC2, NAC3) et dont la grille reçoit un signal (NPH0) rendant conducteur ledit transistor de précharge pendant la phase de précharge. 9. Dispositif de commande selon la revendication précédente caractérisé en ce que la ligne de commande (NACl,NAC2,NAC3) affecté à un segment de bus est reliée à l'entrée d'un inverseur de puissance (51) dont la sortie fournit le signal d'activation (CA1,CA2,CA3) du dispositif d'amplification (A1,A2,A3) dudit segment, un second inverseur (52) ayant son entrée et sa sortie reliées respectivement à la sortie et à l'entrée dudit inverseur de puissance (51). 10. Dispositif de commande selon l'une des revendications précédente caractérisé en ce que les interrupteurs (SO1,Sll,S02,S12) reliant deux segments adjacent sont - 22 - constitués par autant de transistors a effet de champs canal n que le bus a de ligne, le chemin drain-source d'un transistor étant branché en série avec les deux lignes homologues des segments adjacents, les grilles desdits transistors recevant le signal de sélection (NC12).