Brevet FR2599574A1 — publié le 19871204

La présente invention se rapporte à un montage pour réduire l'erreur de phase de démodulation dans un système pour le traitement de signaux haute fréquence pouvant contenir des composantes de distorsion suivant différents trajets. Le montage compense sensiblement les erreurs de phase dans les signaux vidéo composites démodulés, dues aux composantes de distorsion suivant différents trajets. La réception de télévision souffre depuis long10 temps d'une distorsion suivant différents trajets, réception de signaux multiples non souhaités. Ces signaux non souhaités, réfléchis par des immeubles et autres grands objets ou résultant de réseaux de câbles mal terminés, apparaissent comme des versions retardées du signal direct de télévision 15 et sont couramment appelés signaux d'écho ou fantOmes. Les signaux d'écho sont retardés par rapport au signal direct en fonction de la relation des longueurs des trajets dei signaux entre les signaux direct et fantôme. Le caractère aléatoire de cette relation d'un emplacement d'un récepteur à un autre dicte que la phase de la porteuse fantôme (directe retardée) peut avoir toute relation avec la phase de la porteuse directe. Dans de nombreux systèmes automatiques de suppression de l'écho, les signaux reçus de télévision sont démodulés de manière synchrone, en phase avec la porteuse image. Des exemples de systèmes de ce type sont décrits dans l'article intitulé "Adaptive Multipath Equalization for T.V. Broadcasting", IEEE Transactions on Consumer Electronics, Mai 1977, pages 175-181 par H. Thedick; le brevet US N 4 285 006 intitulé "Ghost Cancellation Circuit System"; et le brevet US N 4 374 400 intitulé "Television Ghost Cancellation System with Ghost Carrier Phase Compensation". Dans un system typique de cette sorte, la porteuse 35 image est extraite des signaux modulés de télévision produits par l'amplificateur à fréquence intermédiaire. Cette porteuse est utilisée pour synchroniser une boucle verrouillée en phase (PLL) qui produit une porteuse régénérée. Un détecteur synchrone répond à cette porteuse régénérée et aux-signaux modulés de télévision produits par l'amplificateur à fréquence intermédiaire pour développer deux signaux sur bande de base, I et Q, représentant, respectivement, les composantes de modulation en phase et en quadrature des signaux à fréquence intermédiaire. Les signaux I et Q sont utilisés dans le système pour annuler, respectivement, les composantes du signal 10 écho en phase et en quadrature du signal I démodulé de manière synchrone. Lorsque les.signaux reçus de télévision contiennent une composante de signal écho relativement forte, ayant une phase de la porteuse directe retardée qui n'est pas la 15 même que la phase de la porteuse du signal direct, les composantes de signal direct des signaux I et Q développés par ce procédé peuvent être déformées. Cette distorsion peut se produire parce que la porteuse à fréquence intermédiaire du signal vidéo reçu est la somme vectorielle des 20 porteuses directe et directe retardée (écho) et en conséquence, a une phase différente de celle de la porteuse directe. Lorsque la porteuse extraite est utilisée pour démoduler, de manière synchrone, les signaux de télévision 25 produits par l'amplificateur à fréquence intermédiaire, les signaux résultants sur bande de base sont déformés par une diaphonie de la composante en quadrature des signaux modulés de télévision. Comme les signaux de télévision sont des signaux modulés sur bande latérale résiduelle, 30 cette composante en quadrature est la transformation de Hilbert des composantes en phase ayant des fréquences plus importantes que 1 MHz. La distorsion provoquée par cette composante en quadrature peut apparaître sous la forme d'une accentuation excessive des bords verticaux de l'image 35 reproduite ou sous la forme d'une perte apparente de résolution horizontale selon que la composante en quadrature a tendance à renforcer ou à annuler la composante respective en phase. Selon les principes de la présente invention, un montage est prévu pour réduire l'erreur de phase de démodulation dans un système pour le traitement de signaux de télévision à haute fréquence. Le système comprend une borne d'entrée pour l'application d'un signal de télévision à haute fréquence ayant une composante de signal direct contenant une porteuse directe et une composante de signal direct retardé contenant une porteuse directe retardée. 10 Le signal de télévision à haute fréquence contient une porteuse qui est une somme vectorielle de la porteuse directe et de la porteuse directe retardée. Des moyens sont couplés à ladite borne d'entrée pour extraire la porteuse du signal de télévision à haute fréquence. D'autres moyens sont couplés au moyen d'extraction de la porteuse et comprennent un montage à boucle verrouillée en phase pour produire un signal oscillant dont la fréquence et la phase sont déterminées par la porteuse extraite. Le montage à boucle verrouillée en phase com20 prend un moyen comparateur de phase répondant à la porteuse extraite et au signal oscillant pour produire un signal de différence de phase représentant la différence de phase entre la porteuse oscillante et la porteuse extraite. Des moyens de détection sont couplés à la borne d'entrée 25 et répondent au signal de télévision haute fréquence et au signal oscillant pour produire des premier (I) et second (Q) signaux sur bande de base, chacun ayant des composantes du signal direct et du signal direct retardé. Les composantes du signal direct des premier et second signaux sur bande de base peuvent contenir des composantes réciproques de distorsion par diaphonie. Les signaux sur bande de base représentent une information modulée en amplitude portée par le signal de télévision à haute fréquence. Des moyens supplémentaires sont couplés aux moyens de détection et sont sensibles à au moins l'un des signaux sur bande de base pour produire un signal de réglage de phase proportionnel à la différence de phase entre la porteuse directe et la somme vectorielle de la porteuse directe et de la porteuse directe retardée. Enfin, un circuit de correction de phase est prévu qui répond au signal de réglage de phase pour modifier le signal de différence de phase ou le premier signal sur bande de base et produire un premier signal modifié sur bande de base ayant des composantes sensiblement réduites de distorsion par diaphonie. Dans un mode de réalisation de la présente inven10 tion, le circuit de correction de phase contient un additionneur et un oscillateur réglé en tension et le signal de réglage de la phase a tendance à changer la phase du signal oscillant dans un sens réduisant la grandeur du signal de réglage de la phase. Selon un autre mode de réalisation de la présente invention, le circuit de correction de la phase comprend un moyen pour produire un signal de correction de la phase et un moyen pour combiner le signal de correction de la phase et le premier signal sur bande de base. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple 25 illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 donne un schéma-bloc d'une partie d'un récepteur de télévision contenant un mode de réalisation de la présente invention; - la figure 2 donne un schéma- bloc d'un détecteur d'erreur de phase de démodulation que -'on peut utiliser dans la partie du récepteur de télévision montrée à la figure 1; - la figure 3 donne un schéma-bloc d'une boucle verrouillée en phase que l'on peut utiliser dans la partie du récepteur de télévision montrée à la figure 1; - les figures 4A-4E sont des schémas de forme d'onde de l'amplitude en fonction du temps, qui sont utiles pour expliquer le fonctionnement de la partie du récepteur de télévision montrée à la figure 1; - la figure 5 donne un schéma-bloc d'un autre détecteur d'erreur de phase de démodulation que l'on peut utiliser dans la partie du récepteur de télévision montrée à la figure 1; - la figure 6 donne un schéma-bloc d'un autre mode 10 de réalisation de la présente invention; - la figure 7 donne un schéma-bloc d'un détecteur d'erreur de phase de démodulation que l'on peut utiliser avec le mode de réalisation de la figure 6; et - la figure 8 donne un schéma-bloc d'un multiplica15 teur complexe utilisé dans le mode de réalisation de la figure 6. En se référant à la figure 1, des signaux à haute fréquence sont reçus par une antenne 8 et appliqués à un montage tuner 10. Le montage tuner 10, qui peut être de conception conventionnelle, hétérodyne les signaux à haute fréquence avec un signal développé par un oscillateur local pour développer des signaux à fréquence intermédiaire, qui contiennent des signaux vidéo composites modulant une porteuse à fréquence intermédiaire. Ces signaux à fréquence 25 intermédiaire sont appliqués à et amplifiés par un amplificateur à fréquence intermédiaire 12 et appliqués à un montage 14 d'extraction du signal de référence de porteuse. Le montage 14 peut, par exemple, être un filtre passe-bande conventionnel ayant une caractéristique de réponse en 30 fréquence de largeur de bande étroite centrée sur la fréquence porteuse intermédiaire. Le signal produit par le montage 14est la porteuse à fréquence intermédiaire à l'exclusion relative de toute composante de modulation. Cette porteuse est appliquée à 35 une boucle verrouillée en phase (PLL) 16 qui produit un signal oscillant ayant la même fréquence que et qui est verrouillé en phase sur la porteuse à fréquence intermédiaire. La PLL 16 sera décrite en plus de détail en se référant à la figure 3, ci-dessous. Le signal produit par la PLL 16 est appliqué à une borne d'entrée d'un détecteur synchrone 18 et à un montage 5 20 de déphasage de 90 . Le montage 20 développe un signal qui est en quadrature avec la porteuse régénérée produite par la PLL 16. Cette porteuse en quadrature est appliquée à une borne d'entrée d'un détecteur synchrone 22. Les détecteurs synchrones 18 et 22 multiplient le signal à fréquence intermédiaire, qui leur est également appliqué par l'amplificateur à fréquence intermédiaire 12, par les porteuses respectives en phase et en quadrature. Les détecteurs 18 et 20 produisent ainsi respectivement les signaux sur bande de base I et Q représentant les compo15 santes du signal de modulation en phase et en quadrature des signaux à fréquence intermédiaire, respectivement. Les signaux I et Q sont appliqués à un montage automatique 24 de suppression de l'écho. Le montage 24 de suppression de l'écho qui peut, par exemple, être semblable 20 à celui mentionné dans l'article de Thedick ou dans les brevets US indiqués ci-dessus, traite le signal I pour enlever sensiblement les composantes de distorsion suivant différents trajets et produit un signal dont l'écho est supprimé, I', à sa borne de sortie. Comme on l'a indiqué ci-dessus, les signaux d'écho ayant des phases porteuses qui diffèrent de la phase porteuse du signal direct peuvent forcer la phase porteuse des signaux reçus à être différente de celle du signal direct. Les signaux échos seront une composante directe 30 retardée contenant une porteuse directe retardée. Cette différence de phase se propage à travers le tuner 10 et l'amplificateur à fréquence intermédiaire 12,donc la phase de la porteuse extraite par le montage 14 peut ne pas correspondre à la phase de la porteuse à fréquence intermé35 diaire du signal direct. La porteuse extraite sera la somme vectorielle de la porteuse directe et de la porteuse directe retardée. Comme les signaux développés par la PLL 16 sont verrouillés en phase sur la porteuse extraite, le signal I développé par le détecteur synchrone 18 peut contenir des composantes de diaphonie de la composante en quadrature du signal direct. De même, le signal Q développé 5 par le détecteur synchrone 22 peut contenir des composantes de diaphonie de la composante en phase du signal direct. Par ailleurs, comme le montage automatique 24 de suppression de l'écho ne corrige pas la-distorsion par diaphonie, le signal I' produit par le montage 24 peut également être 10 déformé. Les figures 4A, 4B, 4D et 4E montrent les effets de cette distorsion. Les figures 4A et 4B sont des schémas de forme d'onde représentant respectivement les composantes en phase et en quadrature du flanc menant de-l'impuision de 15 synchronisation verticale pour le signal direct. Le flanc menant de la synchronisation verticale est un signal d'entraînement généralement utilisé par les systèmes automatiques de suppression de l'écho. Aucune des formes d'onde montrées aux figures 4A-4E ne contient de composantes 20 du signal écho. Dans le présent mode de réalisation, les signaux échos provoquant les erreurs de phase de démodulation sont supposés être retardés, par rapport au signal direct, d'une quantité de temps plus importante que 2V, la quantité de temps entre les points A et B sur la forme 25 d'onde 4B. Comme le montre la figure 4A, la composante en phase du signal direct est une transition régulière d'une valeur correspondant au niveau du noir en C à une valeur correspondant au niveau du top de synchronisation en D, sans changement de direction. La forme d'onde montrée à la figure 4B est la composante en quadrature du signal, la transformation de Hilbert des composantes du signal de la figure 4A ayant des fréquences plus importantes que 1 MHz. Les figures 4D et 4E représentent respectivement 35 les effets des erreurs de phase de démodulation sur les signaux I et Q. Sur la figure 4D, la forme d'onde I du signal direct n'est plus une transition régulière sans changement de direction du point C' à D'. La forme d'onde Q de la figure 4E a différents niveaux avant (A') et après (B') le flanc menant de sa synchronisation verticale. C'est cette distorsion de la composante en quadrature du flanc menant de l'impulsion de synchronisation verticale qui est utilisée par le présent mode de réalisation de l'invention pour détecter et corriger des erreurs de phase de démodulation. En se référant à la figure -1, le signal Q produit 10 par le détecteur synchrone 22 est appliqué à une borne d'entrée d'un détecteur d'erreur de phase de démodulation 26. Un signal VSYNC qui peut,par exemple,être produit par un montage de séparation de signaux de synchronisation verticale (non représenté) est appliqué à une autre borne 15 d'entrée du détecteur d'erreur de phase de démodulation 26. Le signal VSYNC est montré à la figure 4C. Il peut par exemple se composer d'une seule impulsion pour chaque trame qui se produit de manière à coincider sensiblement avec le flanc menant de la composante d'impulsion de synchronisation 20 verticale du signal vidéo composite démodulé. La figure 2 donne un schéma-bloc d'un détecteur d'erreur de phase de démodulation pouvant être utilisé en tant que détecteur 26. Les signaux Q du détecteur synchrone 22 sont. appliqués à l'orifice d'entrée de signaux d'un 25 montage 210 d'échantillonnage et de maintien. Le signal VSYNC est appliqué à un élément à retard 216 o il est retardé d'une quantité de temps t et est appliqué à la borne d'entrée de commande du montage 210. La sortie de l'élément à retard 216 sert de signal d'entrée de commande. 30 Le montage 210 d'échantillonnage et de maintien échantillonne le signal Q lorsque le signal d'entrée de commande est haut et maintient la valeur de cet échantillon tandis que le signal de commande est bas. La valeur de l'échantillon maintenu par le montage 210 est appliquée à une 35 première borne d'entrée d'un soustracteur 218. Le signal d'entrée Q est également appliqué à un élément à retard 212 qui produit un retard sensiblement égal à des périodes de temps de 2 t. Le signal produit par l'élément à retard 212 est appliqué à un second montage d'échantillonnage et de maintien 214, qui est également commandé par le signal VSYNC retardé produit par l'élément à retard 216. La valeur de l'échantillon à la sortie du montage 214 d'échantillonnage et de maintien est appliquée à une seconde borne d'entrée du soustracteur 218. Le soustracteur 218 soustrait la valeur d'échantillon produite par le montage 214 de celle produite par le montage 210 10 et applique le résultat à la boucle 16. La figure 3 donne un schéma-bloc d'une boucle verrouillée en phase appropriée pour une utilisation en tant que PLL 16. Les signaux de référence du montage 14 d'extraction du signal de référence de porteuse de la figure 1 sont appliqués à une borne d'entrée d'un comparateur de phase 310 et le signal à la sortie d'un oscillateur réglé en tension (VCO) 318 est appliqué à l'autre borne d'entrée. Le signal à la sortie du comparateur de phase 310 est proportionnel à la différence de phase entre ces 20 deux signaux. Ce signal de différence de phase est appliqué à une borne d'entrée d'un additionneur 312, dont l'autre borne d'entrée est couplée pour recevoir le signal à la sortie du détecteur d'erreur de phase de démodulation 26 pondéré par un facteur K au moyen du montage de 25 pondération 314. L'additionneur 312 applique la somme du signal de différence de phase et du signal pondéré d'erreur de phase à la borne d'entrée d'un filtre passebas 316, le filtre en boucle de la PLL. Le filtre passe-bas 316 intègre les signaux appliqués à sa borne d'entrée pour produire un signal de commande pour le VCO 318 à sa borne de sortie. Le VCO 318, qui peut être de conception conventionnelle, a une fréquence autonome qui est à peu près égale à la fréquence porteuse intermédiaire. Les signaux produits par le filtre passe-bas 316 ajustent la fréquence et la phase du signal produit par le VCO 318 jusqu'à ce qu'il ait sensiblement la même fréquence et la même phase que la composante de porteuse directe des signaux à fréquence intermédiaire. La sortie du VCO 318 qui, comme on l'a noté ci-dessus, est réappliquée au comparateur de phase 310, forme la sortie de la boucle 16. 5 Pour comprendre la façon dont cela se produit, on considère de nouveau les figures 4A-4E. La forme d'onde 4B montre la partie du signal démodulé en quadrature, Q, correspondant au flanc menant de l'impulsion de synchronisation verticale lorsque le signal produit par la PLL 16 est à la même phase et à la même fréquence que la porteuse directe. Les points A et B correspondent aux valeurs contenues par les montages d'échantillonnage et de maintien 214 et 210, respectivement. Comme ces valeurs sont à peu près égales, le signal appliqué par le détecteur d'erreur 15 de phase de démodulation 26 à la PLL 16 est à peu près égal à zéro et ne contribue pas de manière significative au signal d'erreur de phase appliqué au filtre passe-bas 316 par l'additionneur 312. Alternativement, lorsque la phase du signal produit 20 par la PLL 16 n'est pas la même que la phase de la porteuse directe, les points correspondants sur la forme d'onde en quadrature, A' et B' de la figure 4E, ont des valeurs différentes. Dans ce cas, les valeurs produites par le détecteur d'erreur de phase de démodulation 26 sont 25 non nulles et contribuent de manière significative au signal d'ajustement de la phase développé par l'additionneur 312. Comme on l'a indiqué ci-dessus, ce signal est intégré par le filtre passe-bas 316 pour développer un signal de réglage de fréquence pour l'oscillateur 318. 30 L'amplitude et la polarité du signal d'ajustement de la phase sont commandées par le montage de comparaison de la phase 310 et le montage de pondération 314 pour garantir que le signal produit par l'oscillateur 318 convergera vers la fréquence et la phase de la porteuse directe. Comme on l'a indiqué ci-dessus, le signal d'erreur de phase de démodulation utilisé par ce mode de réalisation de l'invention est la différence entre les valeurs du - il signal Q avant et après le flanc menant de l'impulsion de synchronisation verticale. Pour que ce système fonctionne bien pour des signaux qui peuvent avoir des amplitudes différentes, il est préférable que le système de télé5 vision contienne un montage de réglage automatique du gain (AGC) avant le détecteur d'erreur de phase de démodulation 26. Ce montage assure que des erreurs de phase de la même grandeur produiront des signaux de correction ayant sensiblement la même grandeur. La figure 5 donne un schéma-bloc d'un détecteur d'erreur de phase de démodulation qui fonctionne bien sans montage de réglage automatique du gain. Ce détecteur d'erreur de phase de démodulation contient deux circuits, 500 et 530,dont chacun est identique au détecteur d'erreur 15 de phase de démodulation illustré sur la figure 2. Dans ce mode de réalisation, le signal I est appliqué au circuit 530. Cette connexion est montrée à la figure 1 par la ligne en pointillé du détecteur 18 au détecteur 26. Le circuit 500 développe des valeurs à son soustracteur de sortie 518 représentant la différence entre l'amplitude du signal Q avant et après le flanc menant de la synchronisation verticale. Le circuit 530 développe des valeurs à son soustracteur de sortie 528 représentant la différence entre l'amplitude du signal I avant et après le flanc menant de 25 la synchronisation verticale. Les signaux à la sortie des soustracteurs 518 et 528 sont appliqués à un diviseur 540. Dans le diviseur 540, la différence entre les valeurs d'emplitude du signal Q est divisée par la différence entre les valeurs d'amplitude du 30 signal I. La valeur produite par le diviseur 540 est la tangente de l'angle de phase entre la porteuse à fréquence intermédiaire et la porteuse directe. Cette valeur est sensiblement indépendante de la gamme des valeurs d'amplitude occupée par les signaux I et Q. Les valeurs développées 35 par le diviseur 540 sont appliquées en tant que signaux d'erreur de phase de démodulation, à la boucle 16, comme on l'a indiqué ci-dessus. Les équations décrivant la démodulation synchrone des composantes en phase, I' et en quadrature, Q', d'un signal modulé sur bande latérale résiduelle utilisant une porteuse régénérée qui diffère, en phase, de la porteuse du signal modulé d'un angle g sont essentielles pour la compréhension du fonctionnement du détecteur d'erreur de phase de démodulation de l'invention. Ces équations bien connues peuvent être exprimées comme suit I' = I cos 9 - Q sin 0 (1) et Q' = I sin 9 + Q cos 9 (2) o I et Q sont les composantes sur bande de base en phase et en quadrature qui seraient obtenues si la porteuse régénérée avait la même phase que la porteuse du signal souhaité. Dans ce cas, le signal souhaité est la composante directe du signal de télévision à fréquence intermédiaire et g est l'angle de phase dont la porteuse à fréquence intermédiaire du signal de télévision direct et direct 20 retardé (fantôme) combiné diffère de la porteuse à fréquence intermédiaire du signal direct. En utilisant l'équation (2), les valeurs de A' et B' de la figure 4E peuvent être exprimées en tant que fonctions des valeurs A et B de la figure 4B et des valeurs C et D de la 25 figure 4A de la manière suivante: A' = C sin 9 + A cos 0 (3) - B' = D sin g + B cos g (4) De même, en utilisant l'équation (1), les valeurs C' et D' de la figure 4D peuvent être exprimées comme suit: 30 C' = C cos 9 - A sin 0 (5) D' = D cos 9 - B sin g (6) Le signal à la sortie du diviseur 540 de la figure 5 peut être décrit par l'équation Tan g = (B'-A')/(D'-C') (7) par substitution des équations (3) à (6) dans l'équation (7) et combinaison des termes identiques, on obtient: i3 Tan O = ((D-C) sin 9 + (B-A) cos 9) / ((D-C) cos 9 - (B-A) sin 9) (8) On peut noter, de la figure 4B, que A = B. Cette identité est substituée dans l'équation (8) pour donner: Tan 9 = (D-C) sin 9/(D-C) cos 9 (9) les facteurs (D-C) au numérateur et au dénominateur de l'équation (9) s'annulent, donc l'équation (9) devient l'identité bien connue: Tan 9 = sin 9/cos 0 (l0) Les modes de réalisation décrits ci-dessus sont en termes de signaux analogiques et d'un montage analogique. Le mode de réalisation illustré sur les figures 6-8 met la présente invention en pratique en utilisant des signaux numériques et un montage numérique. En se référant aux figures 6-8, des éléments qui sont les mêmes que ceux des figures 1-5 sont numérotés de manière identique. Sur ces figures, les flèches larges représentent des bus des signaux numériques multibits en parallèle et 20 les lignes avec flèches représentent les connexions porteuses de signaux analogiques ou de signaux numériques à un seul bit. Selon la vitesse de traitement des dispositifs, des retards de compensation peuvent être requis dans certains des trajets de signaux. Toute personne compétente 25 en la technique de la conception des circuits de traitement de signaux numériques saura là o de tels retards seront nécessaires dans un système particulier. En se référant à la figure 6, les signaux haute fréquence sont reçus par l'antenne 8 et appliqués au montage tuner 10. Le tuner hétérodyne les signaux à haute fréquence avec un signal développé par un oscillateur local (non représenté) pour développer des signaux à fréquence intermédiaire qui contiennent des signaux vidéo composites modulant une porteuse à fréquence intermédiaire. 35 Ces signaux à fréquence intermédiaire sont amplifiés par un amplificateur à fréquence intermédiaire 12 et appliqués à un montage 14 d'extraction du signal de référence de porteuse de la même manière qu'on l'a expliqué pour la figure 1. Le signal produit par le montage 14 est la porteuse à fréquence intermédiaire à l'exclusion relative de toute composante de modulation. Cette porteuse est appliquée à la boucle verrouillée en phase 16 qui produit un signal oscillant relativement stable qui est verrouillé en fréquence et en phase sur la porteuse extraite. Comme précédemment, ce signal oscillant est appliqué à une borne 10 d'entrée d'un détecteur synchrone 18 et au montage de déphasage de 90 20. Le montage 20 développe un signal qui est en quadrature de phase avec le signal oscillant produit par la PLL 16. Ce signal oscillant en quadrature est appliqué à 15 une borne d'entrée du détecteur synchrone 22. Le signal produit par l'amplificateur à fréquence intermédiaire 12 est appliqué à une seconde borne d'entrée de chacun des détecteurs synchrones 18 et 22. Les détecteurs synchrones 18 et 22 multiplient le signal à la fréquence intermédiaire 20 par les signaux oscillants respectifs en phase et en quadrature pour produire des signaux respectifs sur bande de base I et Q. Les signaux I et Q représentent, respectivement, les composantes de modulation en phase et en quadrature des signaux à fréquence intermédiaire. Les signaux I et Q à la sortie des détecteurs 18 et 22 sont appliqués à et mis sous forme numérique par des convertisseurs analogiques-numériques 626 et 624, respectivement. Les signaux I et Q mis sous forme numérique sont appliqués à un multiplicateur complexe 628 et à un détecteur d'erreur de phase de démodulation 630. Le signal VSYNCH illustré à la figure 4C est également appliqué au détecteur 630. Le détecteur d'erreur de phase dedémodulation 630 et une mémoire morte 632 développent des signaux de correction CI et CQ. Ces signaux sont appliqués au multiplicateur 628 o ils sont combinés aux signaux I et Q sous forme numérique pour développer des signaux respectivement en phase et en quadrature I' et Q' qui sont sensiblement exempts de composantes de distorsion par diaphonie du signal direct. Les signaux I' et Q' sont appliqués à un montage automatique de suppression de l'écho634. Le montage 634 qui peut, par exemple, être semblable à celui mentionné dans l'article de Thedick ou dans les brevets US référencés ci-dessus, traite le signal I' pour enlever sensiblement les composantes de distorsion suivant différents trajets et produit un signal I" sans écho, à sa borne de sortie. La figure 7 donne un schéma-bloc d'un détecteur d'erreur de phase de démodulation approprié pour une utilisation en tant que détecteur 630. Le détecteur montré à la figure 7 contient deux circuits de différence d'échantillons 700 et 730 qui développent des signaux représentant la différence entre les valeurs d'échantillon des signaux Q et I respectifs, prises avant et après le flanc menant de la synchronisation verticale. Comme les circuits 700 et 730 sont identiques, seul le circuit 700 sera décrit en détail. Les échantillons numériques représentant le signal Q sont appliqués à l'orifice d'entrée de données d'un registre 710. Le signal VSYNC est appliqué à l'élément à retard 716 o il est retardé d'une quantité de temps, T et est appliqué à la borne d'entrée d'horloge (CK) du registre 710. Le registre 710 charge la valeur de l'échantillon appliquée à son orifice d'entrée de données en coincidence avec le flanc menant de l'impulsion VSYNC et maintient cette valeur d'échantillon jusqu'à l'impulsion VSYNC suivante. La valeur d'échantillon retenue par le registre 710 est appliquée à une première borne d'entrée d'un soustracteur 718. Le signal Q sous forme numérique est également appliqué à un élément à retard 712 qui produit un retard sensiblement égal à une quantité de temps, 2 r. Le signal 35 produit par l'élément à retard 712 est appliqué à un registre 714, qui est déclenché par le signal VSYNC retardé produit par l'élément à retard 716. La valeur de l'échantillon qui est retenue par le registre 714 est appliquée à une seconde borne d'entrée du soustracteur 718. Le soustracteur 718 soustrait la valeur d'échantillon retenue par le registre 714 de celle retenue par le registre 710 et applique le résultat au montage 740 de division d'échantillon. Les valeurs d'échantillon produites par le montage 700 représentent la différence entre l'amplitude du signal Q avant et après le flanc menant de la synchronisation verti10 cale (c'est-à-dire B'- A' sur la figure 4E). Le montage 730 applique, de manière identique, des valeurs d'échantillon du soustracteur 728 représentant la différence entre l'amplitude du signal I avant et après le flanc menant de la synchronisation verticale (c'est-à-dire D'-C' sur la 15 figure 4D), à un second orifice d'entrée du montage 740 de division d'échantillon. Dans le montage 740, la différence entre les valeurs de l'échantillon de Q (B'-A') est divisée par la différence entre les valeurs de l'échantillon I (D'-C'). Le signal, PE, 20 produit par le montage de division 740, qui correspond au signal à la sortie du détecteur d'erreur de démodulation 630 (figure 6), est sensiblement égal à la tangente de l'angle de phase séparant la porteuse à fréquence intermédiaire extraite et la porteuse à fréquence intermédiaire directe. Ce signal est semblable au signal décrit ci-dessus en se rapportant à la figure 5 en tant que sortie du diviseur 540. Les équations (1)-(10) s'appliquent de manière identique. Ce signal est appliqué à la mémoire morte 632 qui développe les signaux de correction CI et C0 30 qui sont appliqués au multiplicateur complexe 628. Le signal PE produit par le détecteur d'erreur de phase de démodulation 630 est appliqué à l'orifice d'entrée d'adresse de la ROM 632 qui est programmée pour produire deux fonctions de transfert, TCI et TC0. La fonction de 35 transfert TCI est égale au cosinus de l'arctangente du code d'adresse appliqué et TCQ est égale à moins le sinus de l'arctangente du code d'adresse appliqué. Comme les codes d'adresse sont égaux à la tangente de 9, les fonctions de transfert TCI et TCQ donnent les signaux de correction CI et CQ: CI = cos a (11) CQ = -sin g (12) Ces signaux de correction et les signaux démodulés de manière synchrone I et Q peuvent être considérés comme étant deux signaux complexes, chacun ayant des parties réelle et imaginaire correspondant aux signaux en phase et 10 en quadrature respectivement. Le multiplicateur complexe 628 combine ces deux signaux complexes pour développer un signal complexe dont la phase est corrigée ayant des parties réelle et imaginaire, I' et Q' respectivement. La figure 8 donne un schéma-bloc montrant le multiplicateur complexe 628. Le signal numérique Q à la sortie du convertisseur analogique-numérique 624 est appliqué à un orifice d'entrée d'un multiplicateur numérique conventionnel 810. Le signal numérique CQ à la sortie de la mémoire morte 32 est appliqué à l'autre orifice d'entrée 20 du multiplicateur 810. Le multiplicateur 810 forme le produit des signaux Q et CQ et applique ce produit à un orifice d'entrée d'un soustracteur 814. De même, le produit des signaux I et CI est formé par un multiplicateur 812 qui applique le résultat à un autre orifice d'entrée du soustracteur 814. Le soustracteur 814 soustrait le produit des signaux Q et CQ du produit de I et CI pour développer le signal en phase corrigé I'. Des multiplicateurs supplémentaires 816 et 818 forment les produits de I et CQ et de Q et de CI, respecti30 vement. Les signaux à la sortie des multiplicateurs 816 et 818 sont appliqués à un additionneur 820 qui additionne les signaux pour développer le signal corrigé en quadrature Q'. En utilisant les équations 1, 2, 11 et 12, les signaux I' et Q' produits par le multiplicateur complexe 628 peuvent être décrits par les équations: I' = (i cos g - q sin G)cos g (i sin g + q cos 9)(-sin g) et Q' = (i sin g + q cos g)cos g + (i cos g - q sin G)(-sin G) Un développement des équations (13) et (14) donne = i cos O cos g - q sin G cos G + i sin 0 sin 0 + q cos g sin g = i (cos2 g + sin2 g) I' = i (13) (14) (15) (16) (17) Q' = i sin g i cos g cos g + q cos g cos G sin G + q sin g sin 0 (18) (19) Q' = q (cos2 @ + sin2 G) Q' = q (20) En conséquence, les composantes directes des signaux I' et O' produits par le multiplicateur complexe 628 sont sensiblement exemptes de toute composante de distorsion d'erreur de phase de démodulation. R E V E N D I C A T I 0 N S __________________________1.- Circuit pour réduire l'erreur de phase de démodulation dans un système pour le traitement de signaux de télévision à haute fréquence comprenant une borne d'entrée pour l'application d'un signal de télévision à haute fréquence ayant une composante directe comprenant une porteuse directe et une composante directe retardée comprenant une porteuse retardée, o ledit signal de télévision à haute fréquence contient une porteuse qui est une somme vectorielle de ladite porteuse directe et de ladite 10 porteuse directe retardée; un moyen couplé à ladite borne d'entrée pour extraire ladite porteuse dudit signal de télévision à haute fréquence; un moyen couplé audit moyen d'extraction de la porteuse et contenant un montage à boucle verrouillée en phase pour produire un signal oscillant dont la fréquence et la phase sont déterminées par ledite porteuse extraite, ledit montage à boucle verrouillée en phase comprenant un moyen comparateur de phase répondant à ladite porteuse extraite et audit signal oscillant pour produire un signal de différence de phase représentant la différence de phase entre lesdites porteuses oscillante et extraite, caractérisé par: un moyen de détection (18, 22) couplé à ladite borne 25 d'entrée et répondant audit signal de télévision à haute fréquence et audit signal oscillant pour produire des premier et second signaux sur bande de base (I et Q), chacun ayant des composantes directe et directe retardée, o les composantes directes desdits premier et second signaux sur bande de base peuvent contenir des composantes réciproques de distorsion par diaphonie, lesdits signaux sur bande de base représentant l'information modulée en amplitude portée par ledit signal de télévision à haute fréquence; un moyen (26; 630) couplé audit moyen de détection (18, 22) et répondant à au moins l'un desdits signaux sur bande de base pour produire un signal de réglage de la phase proportionnel à la différence de phase entre ladite porteuse directe et la somme vectorielle de ladite porteuse directe et de ladite porteuse directe retardée; et un circuit de correction de phase (312, 316, 318; 628, 632) répondant audit signal de réglage de la phase pour modifier l'un dudit signal de différence de phase et 10 dudit premier signal sur bande de base et produire un premier signal modifié sur bande de base ayant des composantes sensiblement réduites de distorsion par diaphonie. 2.- Circuit selon la revendication 1, caractérisé en ce que ledit circuit de correction de phase comprend 15 un additionneur (312) et un oscillateur réglé en tension (318) et le signal de réglage de phase a tendance à changer la phase du signal oscillant dans un sens réduisant la grandeur du signal de réglage de phase. 3.- Circuit selon la revendication 1, caractérisé 20 en ce que le circuit de correction de phase comprend un moyen (632) pour produire un signal de correction de phase et un moyen (628) pour combiner ledit signal de correction de phase et ledit premier signal sur bande de base. 4.- Circuit selon l'une quelconque des revendica25 tions précédentes, caractérisé en ce que lesdits signaux de télévision à haute fréquence comprennent une composante de synchronisation (VSYNC) ayant des transitions périodiques; et le moyen générateur de signaux de réglage de phase 30 (26; 630) comprend un moyen répondant auxdits premier et second signaux sur bande de base pour produire un signal proportionnel au rapport de la différence entre les valeurs dudit second signal sur bande de base en des temps immédiatement avant et immédiatement après l'une desdites transi35 tions périodiques et la différence entre les valeurs dudit premier signal sur bande de base endes temps immédiatement avant et immédiatement après l'une desdites transitions périodiques. 5.- Circuit selon la revendication 3, caractérisé en ce que le moyen générateur de signaux de correction de phase (632) comprend un moyen répondant audit signal de réglage de phase pour produire ledit signal de correction de phase qui est-proportionnel au cosinus de la différence de phase entre la porteuse directe et la somme vectorielle des porteuse directe et écho; et le moyen de combinaison (628) comprend un moyen (812) pour multiplier ledit premier signal sur bande de 10 base par ledit signal de correction de phase. 6.- Circuit selon la revendication 3, caractérisé en ce que le signal de réglage de phase est proportionnel à la tangente de la différence de phase entre la porteuse directe et la somme vectorielle des porteuse direct et écho; le moyen générateur de signaux de correction de phase (632) comprend un moyen répondant audit signal de différence de phase pour produire les premier et second signaux de correction de phase qui sont proportionnels, 20 respectivement, au cosinus et au sinus de la différence phase représentée par ledit signal de différence de phase et le moyen de combinaison (628) comprend un multiplicateur complexe ayant des premier et second orifices d'entrée réel et imaginaire et des orifices de sortie réel et imaginaire, lesdits premiers orifices d'entrée réel et imaginaire étant couplés pour recevoir lesdits premier et second signaux sur bande de base respectivement, lesdits seconds orifices d'entrée réel et imaginaire étant couplés 30 pour recevoir lesdits premier et second signaux de correction de phase respectivement et lesdits orifices de sortie réel et imaginaire produisant respectivement lesdits premier et second signaux modifiés sur bande de base ayant des composantes sensiblement réduites de distorsion par.35 diaphonie. 7.- Circuit selon la revendication 1, caractérisé en ce que la grandeur du signal de réglage de phase produit par le moyen générateur (26) est proportionnelle à un angle de phase dont le signal oscillant diffère pour une relation de quadrature de phase avec la porteuse directe. 8.- Circuit selon l'une quelconque des revendications 1 ou 7, caractérisé en ce que le signal de télévision à haute fréquence contient une composante du signal de synchronisation de balayage vertical (VSYNC); et le moyen générateur de signaux de réglage de phase 10 (26) répond à des composantes du signal sur bande de base du moyen de détection (18, 22) correspondant à la composante du signal de synchronisation de balayage vertical pour produire le signal de réglage de phase. 9.- Circuit selon la revendication 8, caractérisé 15 en ce que la composante du signal de synchronisation de balayage vertical comprend des transitions périodiques; et le moyen générateur de signaux de réglage de phase (26) comprend: un moyen d'échantillonnage et-de maintien (210, 214) couplé audit second moyen de détection synchrone pour produire des premier et second échantillons correspondant aux valeurs dudit second signal sur bande de base en un temps immédiatement avant l'une desdites transitions 25 périodiques et en un temps immédiatement après l'une desdites transitions périodiques respectivement; et un moyen de soustraction d'échantillons(218) couplé audit moyen d'échantillonnage et de maintien pour produire un signal proportionnel à la différence entre les premier 30 et second échantillons. 10.- Circuit selon la revendication 1, caractérisé en ce que la boucle verrouillée en phase (16) comprend: un oscillateur variable (318) répondant à un signal de réglage de fréquence pour produire ledit signal 35 oscillant; un moyen de comparaison de phase (310) couplé audit oscillateur variable et audit moyen pour extraire ladite porteuse, pour produire un signal de différence de phase proportionnel à la différence de phase entre le signal oscillant et la porteuse extraite; un moyen (312) couplé audit moyen de comparaison de phase pour combiner ledit signal de différence de phase et ledit signal de réglage de phase et développer le signal de réglage de fréquence pour ledit oscillateur variable.