Brevet FR2598234A1 — publié le 19871106

La présente invention concerne en général les circuits destinés à sélectionner un signal parmi plusieurs signaux analogiques et à le convertir en un signal numérique, et, en particulier, un système d'acquisition de données qui comprend un seul bloc de circuits intégrés que l'on 5 peut incorporer à un support de puces ou substrat sans fil LCC (Leadless Chip Carrier) qui convient pour un montage en surface. L'invention concerne un perfectionnement apporté à un système d'acquisition de données. On connatt déjà des systèmes d'acquisition de données dans lesquels un signal analogique est échantillonné, amplifié, stocké temporairement et finalement transformé en signal numérique de valeur correspondante ou proportionnelle. Il est également connu de prévoir un système d'acquisition de données dans un module simple sous forme d'une carte à circuit imprimé. Cependant, pour réduire le prix de revient ainsi que les dimen15 sions d'un tel système, il existe une demande pressante, dans ce domaine technologique, pour la réalisation d'un circuit intégré à montage facile pour un système d'acquisition de données du genre précité. Par conséquent, la présente invention a pour premier objet de prévoir un système perfectionné d'acquisition de données. Un autre but de la présente invention consiste à prévoir un système d'acquisition de données, lequel est réalisé sur un substrat unique nonconducteur. Par ailleurs, la présente invention a pour but de prévoir un système d'acquisition de données qui comprend plusieurs circuits intégrés 25 montés sur un substrat unique non-conducteur. Enfin, la présente invention a pour objet de prévoir un système d'acquisition de données, réalisé sur un substrat unique non-conducteur et que l'on pleut relier électriquement à un bloc logique extérieur soit par un montage en surface, soit par enfichage. Ces différents buts ainsi que d'autres encore sont réalisés conformément à la présente invention qui prévoit un système d'acquisition de données monté sur un substrat unique en matériau non-conducteur, et qui comprend des moyens pour recevoir à son entrée au moins un signal analogique; des moyens pour amplifier ce signal analogique; des moyens pour stocker temporairement ce signal analogique amplifié, et enfin des moyens pour transformer ce signal analogique amplifié en un signal numérique de valeur proportionnelle. L'invention sera mieux comprise si l'on se réfère à la description détaillée qui suit et se rapporte aux dessins annexes, sur lesquels: -2 La FIGURE 1 est un schéma synoptique montrant un mode préféré de réalisation du systàme d'acquisition de données à circuit intégré simple monté à plat, suivant l'invention; Les FIGURES 2A à 2C, mises bout-à-bout, montrent un schéma de cir5 cuit du système d'acquisition de données a circuit intégré simple et monté à plat suivant l'invention; Les FIGURES 3A et 3B, mises c8te-à-c8te, montrent un schéma de circuit d'un système d'acquisition de données conforme à la présente invention, et Les FIGURES 4A et 4B, réunies le long de leur traits en tirets respectifs, montrent le schéma d'implantation qui met en évidence les relations physiques et électriques qui existent entre les composants du système d'acquisition de données à circuit intégré simple et monté à plat suivant 1 ' invention. Si l'on examine tout d'abord la Figure 1, on voit qu'elle montre le schéma synoptique d'un mode préféré de réalisation du système d'acquisition de données à circuit intégré simple, monté à plat, suivant la presente invention. Ce système comprend, en tant que composants de base, un multiple20 xeur simple ou double 2, un amplificateur de contr8le 4, un amplificateur d'échantillonnage et de maintien 6, et un convertisseur analogiquenumérique 8. Ces composants de base sont incorporés a un substrat commun 1 en matériau non-conducteur, dont les limites périphériques sont désignées par le trait interrompu 1. Dans le cas du multiplexeur simple 2 à N-canaux, une série d'entrées analogiques, sous forme de N canaux dont l'alimentation se fait par un canal à conducteurs multiples 10, constituent effectivement les entrées du système. Dans le cas du multiplexeur 2 à N/2 canaux, une première série d'entrées analogiques sous forme de N/2 canaux de signaux à haut niveau sont alimentés par l'intermédiaire du tronçon 3 du canal 10 à conducteurs multiples (cf. Figure 2A), et un second jeu d'entrées analogiques sous forme de N/2 canaux de signaux de bas niveau, sont introduits par l'intermédiaire du tronçon 7 du canal à conducteurs multiples 10. Le multiplexeur 2 est également sensible aux signaux d'adresses 35 et/ou de commande transmis par le canal 5. Les signaux d'adresses sélectionnent une entrée appropriée de signaux analogiques pour effectuer l'échantillonnage. Le signal de commande sert à déclencher ou à interdire le fonctionnement du multiplexeur. Le multiplexeur 2 délivre un signal analogique résultant à l'ampli- - 3 ficateur de contr8le 3. Dans le cas d'un multiplexeur à entrée analogique simple, le signal analogique résultant est acheminé par les conducteurs 23 et 25 comportant un dispositif de connexion ou un "cavalier" extérieur jusqu'au système. L'amplificateur de contr8le 4 est du type à gain variable, lequel est défini en appliquant des cavaliers sur des fiches extérieures du système, en passant par le canal de contrôle du gain 14 à conducteurs multiples. Le signal analogique de sortie résultant, qui provient de l'amplificateur de contr8le 4, est acheminé par la fiche extérieure du système 10 en passant par le conducteur 11. Ce signal est appliqué par une connexion extérieure au conducteur 18 qui constitue la voie d'acheminement du signal d'entrée vers l'amplificateur d'échantillonnage et de maintien 6. Cet amplificateur d'échantillonnage et de maintien 6 est relié à un condensateur 12 qui emmagasine temporairement le signal analogique. Un signal de 15 commande, véhiculé par le conducteur 13, est introduit dans l'amplificateur d'échantillonnage et de maintien 6, afin de commander la durée de stockage du signal analogique dans le condensateurde maintien 12. Ce signal de commande peut en fait 9tre engendré par le convertisseur analogique-numérique 8 en passant, par exemple, par le conducteur 19. La sortie de l'ampli d'échantillonnage et de maintien 6 est appliquée a travers le conducteur 15 à une fiche extérieure. Un "cavalier" ou connexion extérieur aboutit au conducteur 27 qui sert d'entrée au convertisseur analogique-numérique 8. Ce dernier reçoit n'importe lequel parmi les multiples signaux possibles de commande en passant par le conducteur 25 17. Le convertisseur analogique-numérique 8 transforme le signal analogique reçu par l'intermédiaire du conducteur 27 en un signal numérique multi-bit dont la sortie s'effectue en passant par le canal des données 21. Si l'on se réfère maintenant aux Figures 2A, 2B et 2C, on y voit, représenté schématiquement, le système d'acquisition de données 1 à cir30 cuit intégré et monté à plat (D.A.S.) suivant la présente invention. Les chiffres de référence encerclés et disposés tout autour de la périphérie de ce système d'acquisition de données 1 correspondent aux bornes de connexion 1 à 68. Il convient de se référer au tableau A (à la fin de la présente description) pour identifier les signaux présents sur les bornes 35 d'entrée et de sortie 1 à 68 du système d'acquisition. Dans la partie supérieure de la Figure 2A on a représenté un multiplexeur 2 sous forme de circuit intégré. Dans un mode préféré de réalisation de l'invention, qui constitue une version à entrée unique du système, le multiplexeur 2 est un MUX-16 commercialisé par Precision Monoli- - 4 thics, Inc. Dans la version à double entrée du système, le multiplexeur 2 est un MUX-28, également produit commercialement par Precision Monolithics, Inc. Chacune des 28 bornes entrée/sortie du multiplexeur 2 est reperée sur la Figure 2A. Dans la version à entrée unique du système, le multiplexeur 2 reçoit une des seize entrées analogiques portant les références O à 15, qui constituent les groupes 3 et 7 de la Figure 2A. Dans la version a double entrée du système, le multiplexeur 2 reçoit deux signaux d'entrée, l'un du groupe 3 formé des canaux 0+ à 7+, l'autre du groupe 7 formé des ca10 naux 0- à 7-. Le multiplexeur 2 reçoit également d'autres signaux engendrés à l'extérieur, sous forme de signaux d'adresses de multiplexeur, ainsi qu'un signal de validation du multiplexeur. La version à entrée unique du système contient des entrées de signaux MUX ADD O à MUX ADD 3, tandis 15 que la version à double entrée contient les signaux d'adresses MUX ADD O à MUX ADD 2. Les lignes d'adresses servent également à sélectionner un canal ou une paire de canaux pour l'échantillonnage. Dans la version à entrée unique du système, la sortie du multiplexeur est disponible sur la borne 65. Dans la version à double entrée, la 20 sortie positive du multiplexeur est disponible sur la borne 65, tandis que la sortie négative du multiplexeur se trouve sur la broche 67. Une source de tension de +15 V alimente le multiplexeur 2 ainsi que l'amplificateur de contrôle 4 en passant par la borne 3 entrée/sortie du système d'acquisition de données. Une source de tension de -15 V est dis25 ponible sur la borne 4 entrée/sortie du système. La borne 53 entreée/sortie du système est reliée à la masse. Dans la partie supérieure de la Figure 2B on a représenté l'amplificateur de contr81e 4 sous forme d'un circuit intégré. Dans un mode préféré de réalisation de l'invention, l'ampli de contrôle 4 est un amplifi30 cateur de précision désigné par la référence INA110 dans le catalogue commercial de la Burr-Brown Corporation. Les bornes 13 entrée/sortie de cet ampli de contr8le 4 sont représentées sur la Figure 2B. L'ampli de contr81e 4 reçoit un signal d'entrée AMP IN+ du multiplexeur 2 ainsi qu'un signal d'entrée AMP IN- par la borne 66 entrée/sor35 tie du système. Il reçoit également des signaux de contrôle de gain RG, G10 et G100 qui passent respectivement par les bornes 62 à 64 entrée/sortie du système. Enfin, il reçoit un signal AMP REF par la borne entrée/ sortie 2 du système d'acquisition des données. L'ampli de contr8le 4 génère un signal AMP OUT qui passe par la 2598234- 5 borne entrée/sortie 1. Un signal AMP SENSE sur la borne 68 sert à détecter la tension de sortie de l'amplificateur afin de corriger toute erreur éventuelle produite par la circulation du courant. Dans la partie inférieure de la Figure 2A on a représenté en 6 un amplificateur d'échantillonnage et de maintien sous forme d'un circuit intégré. Dans un mode préféré de réalisation de l'invention, l'ampli d'échantillonnage et de maintien 6 est du type SMP-11, commercialisé par Precision Monolithics, Inc. Les 13 bornes entrée/sortie de cet ampli d'échantillonnage et de maintien 6 sont représentées sur la Figure 2A. L'amplificateur d'échantillonnage et de maintien 6 est sensible aux signaux S/H GROUND (masse), S/H IN (entrée) et S/H CONTROL (commande), qui passent respectivement par les bornes entrée/sortie 34, 39 et 33 du système. Le circuit est également relié à une source de tension de +15V, une source de tension de -15 V et une source de masse "A ground", respec15 tivement par les bornes entrée/sortie 27, 20 et 25 du système. En outre, l'ampli d'échantillonnage et de maintien 6 génère un signal de sortie S/H OUT passant par les bornes entrée/sortie 35 et 37, ainsi qu'un signal HOLD CAPACITOR (Condensateur de maintien) par la borne entrée/sortie 36. Deux sorties S/H (échantillonnage et maintien) sont 20 également prévues pour tenir compte d'un "anneau de garde" sur la borne 36. Dans la partie de droite de la Figure 2C on a représenté un convertisseur analogique-numérique 8 sous forme d'un circuit intégré. Dans un mode préféré de réalisation de l'invention, ce convertisseur analogique25 numérique 8 est du type ADC574 ou ADC674, commercialisé par Harris Corporation. Les 28 bornes entrée/sortie du convertisseur analogique-numérique 8 sont numérotées en référence sur la Figure 2C.Ce convertisseur analogique-numérique 8 produit un signal de sortie numérique de douze bits, représenté par les lignes de sortie DO (LSB) à Dll (MSB). Cette sortie à 12 bits peut être divisée en une sortie à 8 bits et une sortie à 4 bits sous le contrôle de la borne DATA MODE (mode de donnée)30. Le convertisseur analogique-numérique 8 reçoit un signal d'entrée de référence REF IN, un signal d'entrée ADC IN (20 Volts) et un signal 35 d'entrée ADC IN (10 Volts) qui passent respectivement par les bornes 24, 21 et 22. Le circuit reçoit également un signal BIPOFF par la borne entrée/ sortie 23. Le circuit génère un signal de sortie REF OUT qui passe par la borne entrée-sortie 26 du système d'acquisition de données. Le convertisseur analogique-numérique 8 reçoit en tant qu'entrée -6 de commande respectivement un signal DATA MODE, un signal CHIP SELECT (sélection de puce), un signal BYTE SELECT (sélection d'octet), un signal R/C et un signal CHIP ENABLE (validation de puce). Le circuit génère à son tour un signal de commande d'état (STATUS) passant par la borne entrée/ sortie 6. Le même circuit est en outre relié à une alimentation sous une tension de +5 V et à une masse ADC "D" en passant respectivement par les bornes entrée/sortie 5 et 19. Le tableau B à la fin de cette description présente une nomenclature des circuits binaires pour entrées de commande, laquelle indique les 10 opérations exécutées par le convertisseur analogique-numérique 8 et qui sont déterminées par les différentes combinaisons des entrées de commande CE, CS, R/C, DATA MODE, et BYTE SELECT. Sur les Figures 3A et 3B, on voit un schéma de circuit d'un système d'acquisition de données 1 conforme à la présente invention. Ce schéma ne 15 montre qu'une parmi plusieurs applications possibles d'un système d'acquisition de données basé sur le circuit intégré unique de la présente invention conjointement à des composants extérieurs au choix de l'utilisateur visant à réaliser un programme désiré d'acquisition de données. Cette disposition comporte des résistances extérieures R1 à R6, des 20 résistances variables RV1 à RV3, des condensateurs Cl à C9, des cavaliers J1 à J7, un transistor TR1, une diode D1, une diode LED D2, et des sources de potentiel de +5, +15, -15 et O Volts. Le r8le des résistances variables RV1 à RV3 est d'éliminer les erreurs de décalage et de gain, c'est-à-dire d'étalonner le système. Le r8le du cavalier J1 est d'éliminer la connexion entre le multiplexeur 2 et l'amplificateur de contrôle 4 à signal négatif aux fins d'essai. Le r8le du cavalier J2 est de régler le gain du système. Le r8le du cavalier J3 est d'appliquer une référence de masse ana30 logique à l'ampli de contr8le 4. Le r8le du cavalier J4 est de relier l'entrée de détection de l'ampli 4 à la sortie afin de vérifier qu'aucune erreur n'a été introduite dans la sortie de l'ampli 4. Le rôle du cavalier J5 est de sélectionner la gamme d'entrée du convertisseur analogique-numérique. Le r8le du cavalier J6 est de sélectionner la gamme d'entrée unipolaire ou bipolaire du convertisseur analogique-numérique 8. Le r8le du cavalier J7 est de permettre à l'état du convertisseur analogique-numérique de contr8ler l'ampli d'échantillonnage et de maintien 6. - 7 Le r81e des condensateurs Cl à C8 est de découpler les alimentations en courant d'entrée. Le condensateur C9 sert de moyen extérieur de stockage pour l'ampli d'échantillonnage et de maintien 6. La fonction de la partie de circuit qui comprend le transistor TRI, la diode D1, la diode LED D2 et les résistances R5 et R6 est d'indiquer de façon visuelle qu'une conversion est en cours. Si l'on se réfère maintenant aux Figures 4A et 4B, on y voit un schéma d'ensemble montrant les relations tant physiques qu'électriques qui existent entre les composants du système d'acquisition de données formant un circuit intégré unique monté à plat suivant la présente invention. Il est évident que ces Figures 4A et 4B doivent etre réunies entre elles le long de la ligne en traits interrompus 100. Il ressort de ces Figures 4A et 4B que le schéma comprend cinq cir15 cuits intégrés, désignés respectivement par les sigles IC1, IC2, IC3, IC4A et IC4D, ainsi que les lignes de conduction électrique incorporées au substrat 1. Autour de la périphérie de ce substrat 1 sont répartis des plots de connexion 1 à 68 qui font partie de ce que l'on appelle dans la tech20 nologie du bloc logique "support de puces sans fil" ou "à circuit nu". Un tel paquetage peut avantageusement être branché électriquement et physiquement au niveau supérieur suivant l'intégration de progiciel par un montage en surface de type approprié, par exemple en utilisant le soudage par écoulement ou fusion. Il est également évident que des conducteurs appropriés pourraient être utilisés au lieu des plots de connexion 1 à 68, ces conducteurs faisant généralement saillie vers l'extérieur du substrat afin de faciliter leur connexion avec un bloc logique extérieur. Ainsi que le montre la Figure 4A, on utilise des moyens appropriés, 30 par fils d'amenée tel que le fil 101, pour relier les plots de connexion du substrat (par exemple le plot 53) aux plots de connexion des circuits intégrés (par exemple le plot 12 du circuit intégre 1). De même, des fils d'amenée tels que 102 et 103 sont prévus pour établir la connexion entre les plots de circuits intégrés et les conducteurs du substrat, et entre 35 les plots de connexion du substrat et les conducteurs du substrat. Le bloc de connexion ainsi obtenu est particulièrement compact; il mesure approximativement 25 mm de coté et a 3 mm d'épaisseur. FONCTIONNEMENT DU MODE PRÉFÉRÉ DE RÉALISATION En service effectif, et si l'on se réfère aux Figures 2A à 2C, on -8 sélectionne les canaux du multiplexeur 2 en utilisant les niveaux logiques appropriés sur les lignes d'adresses ADD 0 à ADD2/ADD3. Les sorties du multiplexeur sont appliquées à l'ampli de contrôle 4. Comme on l'a indiqué plus haut, on peut sélectionner le gain de cet ampli de contr8le 4 en utilisant à cet effet des plots entrée/sortie 62 a 64 dans les gammes 1, 10 et 100, en n'utilisant qu'un seul cavalier extérieur de connexion (sans utiliser une résistance extérieure). Ensuite, l'ampli d'échantillonnage et de maintien 6 bloque la valeur analogique reçue de l'ampli de contr8le 4, en réponse au signal de À commande d'échantillonnage et de maintien qui se trouve sur le plot entrée/sortie 33. Ce signal peut 9tre généré par la ligne d'état (plot entrée-sortie 6) à partir du convertisseur analogique-numérique 8, ou par un circuit extérieur de synchronisation. La sortie de l'ampli d'échantillonnage et de maintien 6 est appliÀj5 quée à l'une des entrées à deux étalement du convertisseur analogiquenumérique 8. Ce dernier possède une interface complète de microprocesseur, laquelle comprend des lignes de données DO-D11 que l'on peut mettre dans trois états: sélection de puce, option de transferts de la largeur des données en 8-bit ou 12-bit, et sortie d'état afin de permettre la liaison avec d'autres composants, par exemple un microprocesseur. Le système d'acquisition de données peut fonctionner soit selon le mode sériel, dans lequel on choisit un canal et on laisse à l'ampli le temps de se stabiliser; ensuite, on verrouille la valeur analogique dans l'ampli d'échantillonnage et de maintien, et finalement le convertisseur analogique-numérique effectue la conversion, soit selon le mode dit à chevauchement, dans lequel la valeur analogique verrouillée dans l'ampli d'échantillonnage et de maintien est en cours de conversion en valeur numérique, tandis que s'effectue la sélection du canal suivant du multiplexeur. Il convient de remarquer que le multiplexeur 2 peut 9tre neutralisé en utilisant l'entrée MUX ENABLE, ce qui permet éventuellement de connecter un multiplexeur extérieur aux plots 65 et 67 du système d'acquisition de données. L'adresse du canal du multiplexeur n'est pas verrouillée par le multiplexeur 6, de telle sorte que l'on peut adopter d'autres techniques de sélection de camaux, par exemple en utilisant un compteur. Il faut également remarquer que la référence de tension, le système de circuits d'horloge interne et de circuits de décodage des canaux du multiplexeur sont tous contenus dans le système d'acquisition des données. Enfin, il est évident pour tout spécialiste dans l'art que le syst&me d'acquisition de données à circuit intégré simple et monté à plat dé- - 9 crit ci-dessus peut être modifié de plusieurs façons sans s'écarter cependant des principes de base de l'invention. T A B L E A U A PLOTS ENTRÉE/SORTIE DU BLOC LOGIQUE DU SYSTÈME D'ACQUISITION DE DONNEES SIGNAL V OUT (sortie ampli) 2 AMP REFERENCE +15 Volts (1) -15 Volts + 5 Volts 6 ÉTAT DE LA CONVERSION ANALOGIQUE/NUMÉRIQUE FONCTION Sortie de l'ampli de contrôle, Doit être reliée à l'entrée de l'ampli échantillonnage/maintien). Normalement relié à la masse analogique. Relié à l'aliment. +15 V. Relié à l'aliment. -15 V. Tension logique d'aliment., relié à la ligne d'alimentation numérique +5 V. Ce plot de sortie est un "1" logique pendant que le convertisseur analogique/numérique effectue une conversion. On peut l'utiliser pour commander directement l'ampli d'échantillonnage et de maintien. L'état de 12-bit ou de 8-bit résultant d'une conversion est disponible en tant que sortie à triple état sur les lignes de données 0 à 11. 7 8 9 30 11 12 13 14 15 35 16 17 18 Ligne données 11 Il 'l 10 Il il 9 " " 10 " " 7 i" " 6 le le " 5 " 4 "i 3 " 2 " 1 " " 0 19 ADC GROUND Référ, pour lignes de commande du convertisseur analogique/numérique. Relié directement à la masse numérique. -15 Volts (2) ADC IN (20 VOLTS) Les plots 21 et 22 sont les entrées du convert.échant./main= tien à partir de l'ampli échantillon-maintien. Utiliser le - 10 plot approprié pour la gamme désirée. 22 ADC (10 Volts) 23 BIP OFF 24 REF IN ANALOG GROUND (2) 26 REF OUT 27 +15 VOLTS (2) Validation de puce (CE) L'application d'une tension à ce plot (normalement 10 Volts de REF OUT) commute le convertisseur analogique/numérique sur le fonctionnement bipolaire. Référence pour le convertisseur analog./numér. (normalement entr6e par REF OUT). Masse analogique pour la conversion analogique/numérique. Sortie de convertiss. analogique /numérique, réf. puce unique (nominalement 10 Volts). Cette entrée doit être un "1" logique pour soit amorcer une conversion, soit lire des données de sortie. (Lecture/conversion). Lorsque ce plot est relevé, on peut lire les données d'après les tampons à trois états du convertisseur analog./numnr.; le plot enfoncé indique que l'on peut commencer une conversion. Sélectionne la lecture des données en 12-bit ou en 8-bit par le convertisseur analog./num. Quand la logique est "1", tous les 12 bits de données sont validés simultan6ment; quand la logique est "0", les bits de poids fort et les bits de poids faible sont commandés par le Sélecteur d'octets (plot 32). 29 READ/CONVERT (R/C) -- 25 " - 30 DATA MODE -:-30 (Mode de données) 31 CHIP SELECT (CS) (Sélection de puce) Cette entrée doit être un logique pour soit amorcer conversion, soit lire des nées d'entrée. une don- 32 BYTE SELECT (Sélection d'octet) Lorsqu'on lit des données de sortie, Byte Select = O valide les 8 bits de poids fort, et Byte Select = 1 valide les 4 bits de poids faible. Ces derniers peuvent par conséquent être appliqués à 4 parmi les lignes de bits de poids fort afin de réaliser l'interconnexion avec un canal à 8 bits. Dans le mode de conver- 33 TRACK/HOLD CONTROL ON S/H AMPLIFIER (Commande d'échantillonnage/blocage de l'ampli d'échantillonnage/maintien) 34 S/H GND S/H OUT 36 HOLD CAPACITOR (Condensateur de maintien) 37 S/H OUT 38 NO CONNECTION (N/C) 39 SAMPLE/HOLD IN - 11 sion "START", Byte Select = O valide une conversion de 12 bits, tandis que Byte Select = 1 réduit la conversion au cycle court de 8 bits. Un "1" logique sur ce plot maintient une valeur analogique par le convertisseur analog./numér. Cette ligne peut être commandée par le signal d'état du convertisseur analog./ num. afin de simplifier la commande extérieure de synchronisation. Réf, de la commande logique d'échantill./maint. Relié à la masse numérique. Sortie de l'ampli d'échant,/maintien. Les plots 35 et 37 servent à faciliter la formation d'un anneau de garde autour du plot du condensateur de maintien. Connexion pour le condensateur de maintien sur l'ampli d'échantillonnage/maintien. Voir la définition du plot 35. Pas de connexion. Entrée de l'ampli d'échantill./ maintien. Entrées analogiques. I' II 'I I' |. Il Une logique "1" sur ce plot validera un canal sélectionné du multiplexeur interne; une logique "0" supprimera la sélection de tous les canaux. 40 41 42 43 44 35 45 46 47 48 CH7 / CH 7+ CH 6/ CH 6+ CH 5 / CH 5+ CH 4/ CH 4+ CH3 / CH 3+ CH 2 / CH 2+ CH 1/ CH 1+ CH 0 / CH 0+ MUX ENABLE (Validation du multiplexeur) 49 MUX ADD 0 Lignes d'adresses qui sélectionnent ticulier. il l, il I^^X ADD 0 à 2 un canal par- 51 MUX ADD 1 MUX ADD 2 II t! Il 52 NO CONNECTION (Pas de connexion) MUX ADD 3 53 AGND (1) 54 r r, 56 57. 10 58 59 60 61 62 65 67 68 35 CE 40 0 X t CH 8 / CH 0CH 9 / CH 1eH10 / CH 20H11 / CH 3CH12 / CH 4CH13 / CH 50H14 / CH 6CH15 / CH 7RG - 12 (version à double canal) (version à une entrée) Masse analogique pour le multiplexeur. EntrAes analogiques t, I I Il I I Il II Plot auquel G10 et G100 sont connectés pour des gains respectivement de 10 et de 100. A relier à RG pour un gain de 10. A relier à RG pour un gain de 100. Il existe une connexion interne entre les bornes de sortie positives du multiplexeur à double canal et la borne de sortie positive de l'ampli de contr6le. Ce plot est disponible pour l'extension des canaux du multiplexeur. Borne d'entrée négative de l'ampli de controle. Sortie négative du multiplexeur double. (Plot "NO CONNECTION" dans la version à simple entrée). Entrée de l'ampli de contr6le qui détecte la valeur réelle de la tension de sortie. Normalement reliée au plot 1 (AMP OUT). G10 Gl00 MUX OUT+/AMP IN+ (Sortie "Hi" élevée - du multiplexeur) AMP INMUX OUT(Sortie "basse" du multiplexeur) AMP SENSE TABLEAU B. TABLE DE VÉRITÉ POUR ENTRÉES DE COMMANDE R/C MODE DE SÉLECTION des DONNÉES OCTETS X X X X FONCTIONNEMENT 1 X X 0 0 X 0 0 X X Aucun Aucun Déclanch. convers.12-bits "l " l 8-bits - 13 CE CS R/5 MODE DE SÉLECTION des DONNÉES OCTETS 1 0 0 X O 1 4 0 X 1 1 0 4 X 0 1 0 4 X 1 1 0 1 1 X 1 0 1 0 0 1 0 1 0 1t = Bord montant 4 = Bord descendant. FONCTIONNEMENT Déclanchconvers.12bits l" " 8bits l" " 12bits I" " 8bits Validation sortie 12-b. Validation seulement 8 bits de faible poids Validation 4 bits de faible poids + 4 zéros terminaux. - 14 REVENDI CAT IONS l.Systéme d'acquisition de données (DAS) monté sur un subtrat unique (1) en matériau non-conducteur, caractérisé par le fait qu'il comprend a) un dispositif récepteur (2) pour recevoir au moins un signal analogique d'entrée; b) un dispositif amplificateur (4) pour amplifier ce signal analogique; c) un dispositif à mémoire (6) pour stocker temporai10 rement ce signal analogique, et d) un dispositif convertisseur (8) pour assurer la conversion dudit signal analogique amplifié en un signal numérique de valeur proportionnelle. 2. Système d'acquisition de données selon la Revendication 15 1, caractérisé par le fait que ledit substrat (1) comprend des zones de connexion (1 à 68) sur au moins une face, qui convien-nent pour assurer le couplage entre le substrat et un circuit intégré extérieur. 3. Système d'acquisition de données selon la Revendication 20 2, caractérisé par le fait que lesdites zones de connexions (1 a 68) sont disposées tout autour de la périphérie dudit substrat (1). 4. Système d'acquisition de données selon la Revendication 1, caractérisé par le fait que ledit substrat (1) comporte plusieurs conducteurs électriques (1 à 68) fixés au substrat et destinées à assurer le couplage entre le substrat et un circuit intégré extérieur. 5. Système d'acquisition de données selon la Revendication 4, caractérisé par le fait que lesdits plusieurs conducteurs 30 électriques comportent des plots (1 à 68) qui font saillie à l'extérieur dudit substrat (1). 6. Système d'acquisition de données selon la Revendication 1, caractérisé par le fait que ledit substrat (1) est scellé hermétiquement. 7. Système d'acquisition de données selon la Revendication 1, caractérisé par le fait a) que ledit dispositif récepteur comprend un premier circuit (2) conçu pour recevoir sélectivement, en réponse à un signal de commande, une parmi N paires de signaux analogiques - 15 d'entrée et pour générer un signal analogique résultant; b) que ledit dispositif amplificateur comprend un second circuit (4) conçu pour amplifier ledit signal analogique; c) que ledit dispositif à mémoire comprend un troisiè5 me circuit (6) destiné à stocker temporairement ledit signal analogique amplifié, et d) que ledit dispositif convertisseur comprend un quatrième circuit (8) pour convertir ledit signal analogique amplifié en un signal numérique de valeur proportionnelle. 8. Système d'acquisition de données selon la Revendication 7, caractérisé par le fait que ledit second circuit (4) comprend un moyen sensible à un second signal de commande pour modifier le gain dudit second circuit. 9, Système d'acquisition de données selon la Revendication 15 7, caractérisé par le fait que ledit troisième circuit (6) comprend un moyen sensible à un signal de commande supplémentaire afin que ce troisième circuit verrouille ledit signal analogique amplifié. 10. Système d'acquisitionee données selon la Revendication 9, caractérisé par le fait que ledit quatrième circuit (8) comprend un moyen propre à générer ledit signal de commande supplémentaire. 11. Système d'acquisition de données selon la Revendication 7, caractérisé par le fait que ledit substrat (1) comprend des 25 zones de connexion (1 à 68) sur au moins une de ses faces pour assurer les connexions électriques entre ce substrat et unl bloc logique extérieur. 12. Système d'acquisition de données selon la Revendication 11, caractérisé par le fait que lesdites zones de connexion 30 (1 à 68) sont disposées tout autour de la périphérie dudit substrat (1). 13. Système d'acquisition de données selon la Revendication 7, caractérisé par le fait que ledit substrat (1) comprend plusieurs conducteurs électriques (1 à 68) fixés à ce substrat 35 de manière à permettre d'effectuer les connexions électriques entre ce substrat et un bloc logique extérieur. 14. Système d'acquisition de données selon la Revendication 13, caractérisé par le fait que lesdits conducteurs électriques (1 à 68) constituent des amenées de courant qui émergent - 16 vers l'extérieur dudit substrat (1). 15. Système d'acquisition de données selon la Revendication 7, caractérisé par le fait que ledit substrat (1) est scellé hermétiquement. 16. Système d'acquisition de données selon la Revendication 1, caractérisé par le fait que a) le dispositif récepteur (2) comprend un premier circuit intégré (ICl) conçu pour recevoir sélectivement, en réponse à un signal de commande, une parmi N paires de signaux d'entrée analogiques et générer un signal analogique résultant; b) le dispositif amplificateur (4) comprend un second circuit intégré (IC2) pour amplifier ce signal analogique résultant; c) le dispositif de stockage temporaire (6) comprend un troisième circuit intégré (IC3) pour stocker temporaitement ledit signal analogique amplifié, et d} ledit dispositif de conversion (8) comprend un quatrième circuit intégré (IC4) pour convertir ledit signal analogique amplifié en un*signal numérique de valeur proportion20 nelle. 17. Système d'acquisition de données selon la Revendication 16, caractérisé par le fait que ledit second circuit intégré (IC2) comprend des moyens sensibles à un second signal de commande pour modifier le gain du second circuit intégré. 18. Système d'acquisition de données selon la Revendication 16, caractérisé par le fait que le troisième circuit intégré (IC3) comprend un moyen sensible à un signal de commande supplémentaire afin que ce troisième circuit intégré assure le verrouillage dudit signal analogique amplifié. 19. Système d'acquisition de connées selon la Revendication 18, caractérisé par le fait que le quatrième circuit intégré (IC4) comprend un moyen pour générer ledit signal de commande supplémentaire. 20. Système d'acquisition de données selon la Revendication 35 16, caractérisé par le fait que ledit substrat (1) comprend des zones de connexion (1 à 68) sur au moins une de ses faces qui permettent la connexion électrique entre ce substrat et un bloc logique extérieur. 21. Système d'acquisition de données selon la Revendication - 17 16, caractérisé par le fait que lesdites zones de connexion (1 à 68) sont disposées tout autour de la périphérie dudit substrat (1). 22. Système d'acquisition de données selon la Revendica5 tion 16, caractérisé par le fait que ledit substrat (1) comprend plusieurs conducteurs électriques (1 à 68) fixés au substrat de manière à permettre L'accouplement électrique entre ce substrat et un bloc logique extérieur. 23. Système d'acquisition de données selon la Revendica10 tion 22, caractérisé par le fait que les conducteurs électriques de connexion comprennent des plots (1 à 68) qui font saillie à l'extérieur dudit substrat (1). 24. Système d'acquisition de données selon la Revendication 16, caractérisé par le fait que ledit substrat (1) est 15 scellé hermétiquement.