Brevet FR2590750A1 — publié le 19870529

"Dispositif de commutation de puissance à semi-conducteurs et son utilisation à la réalisation d'un relais statique en courant alternatif". La présente invention se rapporte à un dispositif de commutation de puissance à semi-conducteurs avec commande à isolement galvanique, et à son application à la réalisation d'un dispositif bidirectionnel utilisé en relais statique en courant alternatif. On rappelle que, dans les applications à la commutation d'un courant alternatif (relais statiques), les deux voies du relais sont chacune connectées à la paire de bornes d'alimentation en courant alternatif du secteur et, entre elles, de manière antiparallèle. Toujours dans le cadre de cette application, on sait que dans une forme de réalisation possible, d'après la demande de brevet international WO 83/00746, chacune des deux voies d'un tel relais statique se compose d'une part d'un élément interrupteur comprenant un transistor à effet de champ du type MOS de puissance (métal - oxyde semi-conducteur) connecte entre les deux bornes de courant alternatif d'alimentation du secteur, et d'autre part d'un circuit de commande dudit transistor MOS comprenant une barrette de cellules photovoltaiques montées en série et susceptibles d'être excitées optiquement par une diode électroluminescente lorsque celle-ci est activée. Sur le plan de la réalisation en technologie à semi-conducteurs de chaque voie de ce type de relais statique, il est connu d'intégrer dans deux grandes puces de silicium monocristallin, respectivement le transistor MOS de puissance et la barrette de cellules photovoltalques, par mise en oeuvre de diffusions et/ou d'implantations ioniques dans le silicium monocristallin de chaque puce, la diode électroluminescente étant quant à elle formée dans une puce de petite taille, contrairement aux deux autres. Il va de soi que l'intégration en deux puces distinctes d'éléments diffusés de grande surface pour chaque voie du relais, à savoir le composant de commutation de puissance et la barrette de cellules photovoltaiques, entraîne un coût de fabrication élevé du relais statique ainsi réalisé. La présente invention a pour but de pallier cet inconvénient en proposant d'intégrer désormais dans une seule et même puce semi-conductrice à la fois le composant de commutation de puissance et la barrette de cellules photovoltalques, d'où une promesse d'une réduction du coût de fabrication du relais et d'un accroissement des performances et de la fiabilité de ce dernier. A cet effet, l'idée mère de l'invention consiste, sur le plan technologique, à combiner par superposition sur la même aire d'occupation, la barrette de cellules photovoltaiques en la réalisant en silicium amorphe hydrogéné et en la formant par une opération de depot, via une couche de passivation, par dessus le composant de puissance qui lui est forme par diffusion et/ou par implantation ionique dans un substrat de silicium monocristallin, sans que cette superposition qui permet de doubler la densité de composants n'entraîne de problèmes à la fois d'incompatibilité sur le plan des technologies très différentes mises en oeuvre et d'interaction sur le plan des performances électriques réciproques. Cette structure semi-conductrice complexe dite à deux étages (élément déposé sur élément diffusé et/ou implanté) présente aussi l'avantage de procurer de faibles pertes de commutation ainsi qu'une dissipation thermique minimale en utilisant comme composant de puissance notamment un MOS-thyristor multicellulaire, connu en soi, apte a avoir également une bonne tenue en dV/dt. L'invention a donc pour objet un dispositif de commutation de puissance à semi-conducteurs, caractérisé en ce que le composant de puissance est un MOS-thyristor dont l'anode et l'émetteur sont respectivement connectés aux deux bornes de puissance, ou d'alimentation en courant alternatif du secteur, en ce que les cellules photovoltaiques sont des photopiles PIN, et en ce que la puce contenant le composant MOS-thyristor et les photopiles PIN comprend - un substrat de silicium monocristallin fortement dopé d'un premier type de conductivité, formant une région d'anode et ayant deux faces parallèles opposées dont l'une est recouverte d'une métallisation de contact d'anode et dont l'autre est surmontée d'au moins une couche epitaxiale faiblement dopée de l'autre type de conductivité ;; - une pluralité de régions locales dudit premier type de conductivité séparées les unes des autres et formées selon un maillage dans la couche épitaxiale depuis sa surface, chaque région locale se composant d'une zone centrale fortement dopée et d'une zone périphérique de profondeur inférieure à celle de la zone centrale ; - une pluralité de régions d'émetteur dudit autre type de conductivité, situées chacune à l'intérieur d'une région locale respective et s'étendant dans celle-ci depuis ladite surface, leur profondeur étant inférieure à celle des zones périphériques et leur périphérie étant à distance déterminée de celle des zones périphériques à ladite surface de façon à définir des canaux d'inversion ;; - des électrodes de grille en silicium polycristallin placées chacune sur le dessus d'une couche d'isolation qui s'étend au-dessus de la couche epitaxiale dans l'intervalle séparant deux régions locales successives et qui chevauche les canaux respectifs - une métallisation de contact d'émetteur reliant entre elles les régions d'émetteur et court-circuitant partiellement les jonctions région d'émetteur - région locale ; la structure semi-conductrice MOS-thyristor ainsi réalisée étant recouverte de la couche de passivation sur laquelle sont déposées les photopiles PIN en silicium amorphe hydrogéné se présentant sous forme de bandes parallèles séparées les unes des autres et disposées en au moins une rangée, lesquelles sont constituées chacune de trois couches successives superposées formant respectivement les zones N, I et P, et d'une couche externe électriquement conductrice et optiquement transparente, lesdites photopiles étant reliées électriquement en série entre-elles au moyen d'une connexion métallique et les deux photopiles extrêmes de l'ensemble étant munies respectivement de deux contacts métalliques, l'un d'anode et l'autre de cathode. Suivant une autre caractéristique de l'invention liée au fait qu'on souhaite effectuer une commutation de forte puissance, le composant de puissance MOS-thyristor est associe à un composant semi-conducteur MOS-bipolaire à réaction, connu en soi, monte en Darlington comme préamplificateur de courant et intégré dans la même puce décrite précédemment, ce composant MOS-bipolaire à réaction comprenant :: - une région de collecteur formée par le substrat de silicium monocristallin fortement dopé dudit premier type de conductivité ; - une région auxiliaire dudit premier type de conductivité séparée latéralement des régions locales de la structure semi-conductrice MOS-thyristor et formée de révolution dans la couche epitaxiale depuis sa surface en délimitant une fenêtre centrale ; - une région d'émetteur dudit autre type de conductivité située à l'intérieur de la région auxiliaire et s'étendant dans celle-ci depuis ladite surface, la périphérie intérieure de la région d'émetteur étant à distance déterminée de la fenêtre centrale de façon à définir un canal d'inversion ;; - une électrode de grille en silicium polycristallin placée sur le dessus d'une couche d'isolation qui s'étend au-dessus de la fenêtre centrale et qui chevauche le canal ; - une métallisation de contact d'émetteur court-circuitant partiellement la jonction région d'émetteur - région auxiliaire. Selon encore un aspect de l'invention, des moyens sont prévus pour établir un court-circuit entre la grille et l'émetteur du composant de puissance MOS-thyristor afin de maintenir bloque ce dernier en l'absence de signal de commande et d'empêcher l'allumage dudit composant à l'état bloqué en réponse à des variations dV/dt parasites, ces moyens de maintien en blocage comprenant - un transistor à effet de champ MOS dont la grille est polarisée par une première résistance à partir de la borne positive de puissance, l'entrée du transistor à effet de champ MOS étant protégée par une diode Zener ; - un phototransistor relié audit transistor à effet de champ MOS de façon à court-circuiter ladite polarisation lorsqu'il est active par un signal lumineux émis par la diode électroluminescente. Il est important de noter que ces moyens de maintien en blocage précités peuvent être formés soit dans une autre puce semi-conductrice distincte de celle décrite ci-dessus, soit de préférence dans la même puce précédente en créant-dans-celle-ci un caisson d'isolement à l'intérieur duquel est réalisée la structure desdits moyens de maintien en blocage ; dans ce dernier cas, à l'exception de la diode électroluminescente, chaque voie du relais statique en courant alternatif sera toute entière constituée d'une seule puce semi-conductrice. D'autres caractéristiques et avantages de l'invention apparaitront mieux dans la description détaillée qui suit et se réfère aux dessins annexes, donnés uniquement à titre d'exemple et dans lesquels - la figure 1 représente un schéma électrique de l'une des voies du relais statique en courant alternatif selon l'invention - la figure 2 représente un schéma électrique global du relais statique en courant alternatif à deux voies identiques du type illustré à la figure 1 ;; - la figure 3 représente la mise en série des deux diodes électroluminescentes utilisées pour la commande respectivement des deux voies du relais statique de la figure 2 - les figures 4 et 5 représentent une décomposition respectivement en deux schémas électriques de la voie du relais statique de la figure 1 ; - la figure 6 représente une vue en section droite d'une partie de la structure semi-conductrice correspondant au schéma électrique de la figure 4 ; - la figure 7 représente partiellement une vue de dessus de la figure 6 montrant la réalisation sous forme intégrée des deux résistances illustrées symboliquement à la figure 6, ainsi que les interconnexions de celles-ci avec les autres éléments de la structure semi-conductrice ;; - la figure 8 représente une vue de dessus de la bande de silicium polycristallin de la figure 7 qui constitue à la fois les deux résistances et l'électrode de grille du transistor MOS ; - la figure 9 représente sous forme intégrée le condensateur illustré symboliquement à la figure 6 ; - la figure 10 représente une vue en section droite, avec arrachements, d'une partie de la structure semi-conductrice correspondant au schéma électrique de la figure 5 ; - la figure 11 représente une vue a plus grande échelle de la partie comprise entre les traits mixtes XX' et YY' de la figure 10 ; - la figure 12 représente schématiquement une vue de dessus d'une partie de la barrette de cellules photovoltaiques de la figure 10, montrant un premier mode de réalisation de l'interconnexion entre deux cellules successives ;; - la figure 13 représente une variante de l'interconnexion entre deux cellules photovoltaiques successives ; - la figure 14 représente une vue de dessus suivant la ligne XIV-XIV de la figure 10, montrant la réalisation sous forme intégrée de la résistance illustrée symboliquement à cette figure 10 ; - les figures 15A et 15B représentent ensemble une même vue en section droite, avec arrachements, d'une partie de la structure semi-conductrice correspondant au schéma électrique de la figure 1 ; - la figure 16 représente schématiquement une vue de dessus de la disposition du transistor MOS et de sa diode Zener de protection dans leur intégration de la figure 15B ; et - la figure 17 représente schématiquement une vue de dessus, en éléments séparés, du transistor MOS et de la diode Zener de la figure 16. Sur la figure 1, on a représenté en 10 un dispositif de commutation de puissance avec commande à isolement galvanique et qui constitue, dans son application particulière à la conception d'un commutateur bidirectionnel par tout ou rien (relais statique), l'une des voies de ce dernier. Du point de vue électrique, ce type de dispositif de commutation 10, ou voie du relais statique en courant alternatif, se décompose de façon classique en deux circuits principaux, à savoir - un circuit interrupteur 12 formant l'étage de commutation de puissance proprement dite et comprenant essentiellement un composant de puissance T1 à haute impédance d'entrée, connecté entre les deux bornes de puissance A1, A2, ou d'alimentation en courant alternatif du secteur, et destiné à être mis en conduction sous l'alternance appropriée au passage par zéro de la tension d'alimentation du secteur et dans les limites d'une petite "fenêtre" de valeur donnée.Comme composant de puissance, celui-ci peut être soit un semi-conducteur MOS-bipolaire à réaction, connu sous la désignation "IGT", "COMFET" ou "GENET", soit de préférence un semi-conducteur MOS-thyristor connu en soi comme étant un thyristor à gâchette MOS. - un circuit de commande 14 du composant de puissance T1 précité, comprenant essentiellement d'une part une barrette de plusieurs cellules photovoltaîques D1 - D7 montées en série et couplées optiquement à une diode électroluminescente Do de commande optique, et d'autre part, des moyens désignés globalement par la référence 15 sur la figure 1 et que l'on décrira en détail par la suite, qui sont aptes à bloquer ou à maintenir en blocage le composant de puissance T1 et qui contribuent à inhiber la conduction de ce dernier à l'état bloque en réponse à des variations dV/dt parasites. De façon classique, la diode électroluminescente Do est alimentée à ses bornes Cd1, Cd2 par une source continue à travers une résistance et un organe interrupteur, mécanique ou électronique, non figurés. A partir des constituants de base de chacun des deux circuits précédemment décrits, le schéma électrique global du dispositif tel que représenté sur la figure 1, a été établi notamment en le complétant par d'autres constituants dans le but d'effectuer une commutation par tout ou rien de courant fort, c'est-à-dire de forte puissance.A titre d'exemple, le choix et les caractéristiques électriques de l'ensemble des constituants illustrés à la figure 1 et décrits ci-sprès, ont été retenus pour réaliser un relais statique sur réseau 220 Veff - 50 Hz répondant aux spécifications très générales suivantes Courant permanent 5 Aeff Tension de crête admissible 800 v Fenêtre d'ouverture 5 v max Délai d'ouverture 50 ps max Consommation de la commande 20 mA Tension de commande.......................... commande 5 v Tenue en dV/dt à l'état bloqué > 1 kV.us#1 Ainsi, sur la figure 1, le composant de puissance T1 utilisé est un semi-conducteur MOS-thyristor multicellulaire haute tension dont les électrodes d'anode A et d'émetteur E (ou cathode) sont connectées respectivement aux bornes positive A1 et négative A2 du réseau alternatif d'alimentation. Outre le composant MOS-thyristor T1, le circuit interrupteur 12, figure 1, comporte également un composant semi-conducteur MOS-bipolaire à réaction T2, le transistor MOS de ce dernier étant du type à canal N par exemple, servant de préamplificateur de courant pour la mise en conduction du composant de puissance MOS-thyristor T1 dans le cas de l'application a forte puissance envisagée. Ainsi, ce composant MOS-bipolaire à réaction T2 est agence en montage Darlington avec le composant MOS-thyristor T1, c'est-à-dire avec son électrode de collecteur C (ou anode) commune à l'électrode d'anode A du composant T1 et. avec son électrode d'émetteur E (ou cathode) reliée à l'électrode de grille G dudit composant T1. Le composant MOS-bipolaire à réaction T2 est également conçu pour avoir une haute tenue en tension (800 volts de tension de crête dans l'exemple choisi), tout comme le composant de puissance MOS-thyristor T1, et pour présenter une grande immunité vis-à-vis des agents de déclenchement parasites dV/dt. On notera que le non-déclenchement en thyristor du composant MOS-bipolaire à réaction T2 doit être absolument garanti quelles que soient les conditions de fonctionnement (temperature, dV/dt rappliqué ou accidentel,...) : comme on le verra plus loin, des caracteristiques d'ordre technologique mises en oeuvre lors de la réalisation en semi-conducteurs du commutateur assurent ce non-déclenchement en thyristor du composant T2.Cette mesure est renforcée par une résistance R5 (figure 1) de faible valeur, égale à 200 ohms par exemple, qui est insérée dans la connexion d'émetteur du composant MOS-bipolaire à réaction T2 de manière à agir sur ce dernier en contre-réaction de courant, et par suite s'opposer à tout risque de verrouillage parasite dudit composant T2, dû aux variations de son gain. D'autre part, comme le composant MOS-bipolaire à réaction T2 assure la mise en conduction de courant du composant de puissance T1 par autopolarisation à partir du secteur, il est necessaire d'assurer la protection de l'entrée dudit composant de puissance MOS-thyristor T1 à cet effet, une diode Zener Z1 (figure 1), ou tout autre limiteur de tension approprié, est connectée entre les électrodes de grille et d'émetteur du composant de puissance T1 afin de limiter la tension d'entrée de ce dernier. En choisissant par exemple une tension de seuil Vth égale à 2,5 volts pour le composant de puissance T1, la tension Zener retenue peut être de l'ordre de 8 à 12 volts. Comme il apparaît sur la figure 1, la barrette de cellules photovoltaïques D1 - D7 du circuit de commande 14 est connectée entre les électrodes de grille G respectives du composant MOS-thyristor T1 et du composant MOS-bipolaire à réaction T2. Ces cellules photovoltaiques sont des photopiles de structure PIN en silicium amorphe hydrogéné et servent à assurer la mise en conduction du composant MOS-bipolaire à réaction T2 dans un délai limité de mise en conduction de celui-ci égal à 40 microsecondes pour l1exemple choisi ; le délai de mise en conduction du composant de puissance MOS-thyristor T1 est quant à lui de l'ordre de 10 microsecondes toujours dans le cadre du même exemple choisi, délai se décomposant d'une part en 5 microsecondes environ pour la conduction du transistor d'entrée MOS du composant de puissance T1, et d'autre part en 5 microsecondes environ pour l'allumage du thyristor de ce même composant T1. En choisissant par exemple une tension de seuil Vth égale à 3 volts pour le composant MOS-bipolaire à réaction T2, et en prenant en compte une tension de l'ordre de 0,6 volt aux bornes de chaque photopile du générateur photovoltaique pour un facteur de forme de l'ordre de 0,7, on connecte sept photopiles PIN en série afin de charger rapidement la grille G du composant MOS-bipolaire à réaction T2, ce dernier étant mis en conduction par le très faible courant, de l'ordre par exemple de 1 microampere, débité par la barrette des sept photopiles PIN.Comme on le voit sur la figure 1, l'une des photopiles extrêmes, celle désignée par la référence D11 a son électrode d'anode connectée à la grille du composant T2, tandis que l'autre photopile extrême D7 a son électrode de cathode connectée à la grille du composant de puissance T Afin d'obtenir le meilleur rendement énergétique global qui soit pour le photocoupleur constitué par la diode électroluminescente Do et les sept photopiles en série D1 à D7, et que l'on détermine de façon classique par calculs, on peut choisir comme type de diode électroluminescente, une diode du commerce (type CQX24 de RTC) en GaAlAs/GaAsP qui émet un signal lumineux à la longueur d'onde de 0,65 pm, sa puissance totale rayonnée sous consommation de 20 mA étant égale à 1,7 mW. Quant aux moyens de maintien en blocage du composant de puissance MOS-thyristor T1, repérés globalement en 15 sur la figure 1, ceux-ci comprennent tout d'abord un transistor à effet de champ du type MOS à canal N désigné par la référence T3, connecté en parallèle sur la diode Zener Z1, et dont la grille G est polarisée par une résistance R1 à partir de la borne positive A1 du réseau. L'entrée du transistor MOS T3 est également protégée par une diode Zener Z3 ou tout autre limiteur de tension approprié. Dans le but de faire jouer au transistor MOS T3 son rôle d'inhibiteur de la conduction du composant de puissance MOS-thyristor T1 à l'état bloqué en présence des dV/dt, on détermine par des calculs classiques d'une part les valeurs à donner à ladite résistance R1 et à la tension de ladite diode Zener Z3, et d'autre part, les caractéristiques électriques dudit transistor T3 : ainsi, dans le cadre de l'exemple retenu des spécifications du relais précédemment indiquées, la résistance R1 est de forte valeur, égale à 3 mégohms, tandis que la tension Zener (Vz3) est égale à 6 volts ; la tension de seuil Vth du transistor MOS T3 est choisie quant à elle égale à 1 volt. Comme on le voit sur la figure 1, les moyens de maintien en blocage 15 comprennent également un phototransistor T4, par exemple du type NPN latéral, couplé optiquement à la diode électroluminescente Do et connecté en parallèle sur la diode Zener Z3 de protection d'entrée du transistor MOS T3. Ce phototransistor T4 sert de commande audit transistor MOS T3 et en particulier bloque ce dernier par court-circuit lorsqu'il est activé par un signal lumineux émis par la diode électroluminescente Doe Outre sa fonction de maintien en blocage du composant de puissance MOS-thyristor T1, le transistor à effet de champ MOS T3 précité a donc également pour fonction de renforcer l'immunité aux dV/dt de ce même composant T1.A cet effet, de manière facultative, un condensateur désigné par la référence C sur la figure 1, peut être connecté en parallèle sur la résistance de polarisation R1 afin d'accélérer la charge de la grille du transistor MOS T3 dans le cas de variations parasites dV/dt élevées, ce qui garantit dans ce cas le maintien en blocage du composant MOS-thyristor T1 : dans l'exemple choisi, la valeur de ce condensateur, obtenue par des calculs classiques, est de l'ordre de 1 picofarad. Le circuit de commande 14 illustré à la figure 1, comporte de plus une autre résistance R2 dite de "zéro-crossing" initial, connectée entre le collecteur du phototransistor T4 et le noeud J existant entre la résistance R1 et la grille du transistor MOS T3. En effet, comme cela est bien connu, afin d'éviter que le premier allumage, ou première excitation, de la diode électroluminescente Do ne se produise à une valeur de la tension d'alimentation du réseau qui soit trop élevée, créant ainsi un parasite de tension d'allumage, on insère la résistance R2 précitée dont l'effet potentiometrique avec la résistance R1 est capable de mettre en conduction le transistor MOS T3, et par suite d'interdire l'allumage du composant de puissance MOS-thyristor T1 au-dessus d'une valeur dite de seuil d'allumage initial, notée Vseuil. Ainsi, de façon classique, la valeur de cette résistance R2 est déterminée à partir de la relation suivante Vth R2 th R2 Vseuil Rl + R2 Où Vth est la tension de seuil du transistor T3. En choisissant une tension de seuil d'allumage initial (Vseuil) égale à 5 volts, valeur par ailleurs égale à celle de la fenêtre d'ouverture retenue parmi les spécifications du relais précédemment mentionnées, et en reprenant les valeurs indiquées ci-dessus à propos de la résistance R1 et de la tension de seuil Vth du transistor MOS T3, à savoir R1 = 3 mégohms et Vth =1 volt, on obtient une valeur de résistance R2 égale à 0,75 mégohm. On indiquera que les structures MOS à canal N mises en oeuvre dans les circuits du dispositif de la figure 1 peuvent être remplacées par des structures MOS à canal P en inversant toutes les polarités (secteur, générateur photovoltaqque, diodes Zener), sans s'écarter de l'esprit de l'invention. Le fonctionnement du relais statique pris uniquement au niveau de sa voie 10 illustrée à la figure 1, est le suivant. Lors de l'allumage (excitation) de la diode électroluminescente Do sous l'alternance appropriée (par exemple positive) de la tension du secteur, c'est-à-dire en présence d'un signal lumineux de commande, le phototransistor T4 activé par ce signal lumineux est à l'état passant et court-circuite la polarisation de grille du transistor MOS T3 qui est donc bloque.Simultanément, la barrette de photopiles D1 à D7 est activée par ledit signal lumineux et met en conduction franche, dans le délai limite de conduction retenu (40 ps après le zéro de tension dans l'exemple choisi), le composant MOS-bipolaire à réaction T2 qui, à son tour, met en conduction le composant MOS-thyristor T1 (relais ferme) dans le délai limité retenu (10 us après le délai de mise en conduction du composant T2) ; ainsi, le thyristor du composant T1 s'allume bien dans la fenêtre d'ouverture choisie, c'est-à-dire 5 volts au maximum après le passage par zéro de la tension d'alimentation. Lors de l'extinction (interruption) de ladite diode électroluminescente Dos c'est-à-dire en l'absence de signal lumineux de commande, le phototransistor T4 est à l'état bloqué et-la grille du transistor MOS T3 se polarise à travers la résistance R1. Dès que la tension VGS du transistor MOS T3 devient supérieure à sa tension de seuil Vth (1 volt dans l'exemple choisi), ledit transistor MOS T3 est à l'état passant et dérive le courant de commande débité par le composant MOS-bipolaire à réaction T2 ; en même temps, le transistor MOS T3 décharge la capacité de grille du MOS-thyristor T1 et se comporte donc comme un court-circuit de plus en plus franc qui par conséquent empêche la conduction du composant MOS-thyristor T1 (relais ouvert). Lorsque le composant de puissance MOS-thyristor T1 est à l'état bloqué, et en présence de variations parasites dV/dt, le courant débité est dérivé dans le transistor MOS T3 monté en shunt, de sorte que ce dernier inhibe l'allumage du composant de puissance T1. De plus, en cas de dV/dt élevés, le condensateur C accélère la charge de la grille du transistor MOS T3, ce qui garantit le maintien en blocage du composant de puissance MOS-thyristor T1. En outre, lorsque le premier allumage de la diode électroluminescente Do est effectue pour une valeur de la tension d'alimentation supérieure à la valeur donnée dite de seuil d'allumage initial (5 volts dans l'exemple choisi), la tension VGS du transistor MOS T3 est supérieure à sa tension de seuil Vth (1 volt dans l'exemple choisi) sous l'effet potentiométrique des deux résistances R1 et R2, cette dernière dite de "zero-crossing" initial ayant une valeur appropriée comme on l'a expliqué précédemment, de sorte que le transistor MOS T3 est à l'état passant ; dans ces conditions, ledit transistor MOS T3 se comporte comme un court-circuit et empêche donc le composant MOS-thyristor T1 de devenir conducteur. La figure 2 représente le schéma électrique du relais statique 20 en entier dont la première voie à gauche (10) est celle illustrée à la figure 1, et dont la seconde voie est identique à la première et comporte les mêmes références auxquelles on a affecté l'accent prime Comme le montre la figure 2, les deux voies 10, 10' du relais sont connectées de manière antiparallèle en agenCant les deux composants de puissance MOS-thyristor T1, T'1 de sorte que l'anode A de l'un est connectée à l'émetteur E' (ou cathode) de l'autre et que l'anode A' de l'autre est connectée à l'émetteur E (ou cathode) de l'un. On ne décrira pas le fonctionnement du relais au niveau de sa seconde voie 10' car celui-ci est rigoureusement identique à celui décrit précédemment à propos de la première voie 10 ; on indiquera simplement que la fermeture du relais sous l'alternance appropriée (negative par exemple) de sa seconde voie 10' devient effective après extinction naturelle de sa première voie 10 (alternance positive). A titre de variante illustrée à la figure 3, les deux diodes électroluminescentes Do D'0 de commande optique des deux voies respectives du relais sont avantageusement montées en série, par exemple entre les bornes Cd1, Cd2, afin de garantir un équilibre des commandes en courant des deux voies du relais statique. Comme les deux voies du relais statique 20 de la figure 2 sont identiques, on va maintenant décrire uniquement la réalisation en technologie à semi-conducteurs de l'une d'entre elles, par exemple la voie 10 illustrée à la figure 1, sans perdre de vue que l'autre voie du relais est réalisée d'une manière tout à fait similaire. On rappelle qu'une particularité essentielle de l'invention réside dans le fait que l'ensemble constitué par le composant de puissance MOS-thyristor T1 (figure 1) et la barrette de photopiles D1 - D7 (figure 1) est intégré dans une seule et même puce semi-conductrice, et ce sur la même aire d'occupation.Comme on le verra plus loin, cette intégration monolithique met en oeuvre deux technologies différentes qui sont parfaitement compatibles entre elles, notamment sur le plan des températures de traitement : en effet, la première technologie est à base de couches épaisses diffusées et/ou implantées à haute température, entre 900 et 12000C, pour former le composant de puissance MOS-thyristor à partir d'un substrat de silicium monocristallin, tandis que la seconde technologie consiste en un dépôt de couches minces de silicium amorphe hydrogéné sur ledit composant de puissance une fois formé puis passive, à basse température de l'ordre de 4500C, pour former la barrette de photopiles. Suivant un premier mode d'exécution, la voie 10 (figure 1) du relais statique à semi-conducteurs peut être décomposée en trois puces distinctes, à savoir - une première puce constituée par la diode électroluminescente Do ; - une seconde puce constituée par le circuit de commande 14 (figure 1) à l'exception donc de la diode électroluminescente Dos ainsi que de la barrette de photopiles D1 - 07. La figure 4 montre ainsi le schéma électrique de ce circuit susceptible d'être intégré dans cette seconde puce ; - une troisième puce constituée par le circuit interrupteur 12 de la figure 1, avec en plus la barrette de photopiles, conformément à l'invention. La figure 5 représente ainsi les divers composants de ce circuit susceptibles d'être intégrés dans cette troisième puce. On notera que les principales caractéristiques numériques (profondeur, concentration en impuretes) données ci-après à propos notamment des couches ou régions diffusées et/ou implantées, ainsi que des couches déposées, sont fournies uniquement à titre d'exemple pour répondre aux spécifications générales du relais telles que mentionnées précédemment. La figure 6 représente sous forme intégrée le circuit de la figure 4, à l'exception toutefois des deux résistances R1, R2 et du condensateur C, représentés symboliquement. Bien entendu, l'obtention de cette puce désignée par la référence 30, relève d'une fabrication collective s'achevant de façon classique par une découpe de tout type voulu ; il en est de même pour les autres puces qui seront décrites ultérieurement. Sur la figure 6, la puce 30 dite de commande se présente sous forme d'un bloc carre de petite taille, de l'ordre de 500 microns de côté, et comporte un substrat 31 de silicium monocristallin faiblement dope N (--), de l'ordre de 1015 atomes/cm3, et d'épaisseur d'environ 250 microns. Le phototransistor T4 (figure 6) forme dans la puce 30, est du type NPN latéral et comprend tout d'abord une région de base 32 de type P (profondeur 2 à 2,5 microns, dopage 4.1016 atomes/cm3) s'étendant depuis la surface supérieure du substrat 31 et étant formée dans ce dernier par un procédé d'implantation ionique.A l'intérieur de cette région de base 32, sont formées également par un procédé d'implantation ionique, deux autres régions identiques de type N+ (profondeur 1 micron, dopage de l'ordre de 1019 atomes/cm3) respectivement d'émetteur 33 et de collecteur 34 ; ces régions d'émetteur 33 et de collecteur 34 s'étendent depuis la surface supérieure du substrat 31 et sont latéralement séparées l'une de l'autre de manière à définir une fenêtre optique centrale destinée à recevoir à sa surface le rayonnement lumineux de la diode électroluminescente Dof cette dernière étant figurée schématiquement sur la figure 6. On a représenté en 36 et 37 les deux contacts, par exemple en aluminium, respectivement d'émetteur et de collecteur, qui sont appliqués sur les régions respectives d'émetteur 33 et de collecteur 34 du phototransistor T4, et qui sont électriquement isolés de la région de base 32 au moyen d'une couche de dioxyde de silicium 39 pouvant avoir par exemple une épaisseur d'environ 1 micron. D'une manière plus générale, on retrouve cette même couche d'isolation 39 en divers endroits à la surface supérieure de la puce 30, comme il apparaît sur la figure 6. Le transistor à effet de champ T3 du type MOS à canal N, figure 6, séparé latéralement du phototransistor T4, est constitué d'une part d'une région auxiliaire implantée 41 de type P (profondeur 2 à 2,5 microns, dopage 4.1016 atomes/cm3) servant à créer le canal d'inversion, et d'autre part, de deux régions identiques implantées de type N+ (profondeur 1 micron, dopage de l'ordre de 1019 atomes/cm3) respectivement de drain 42 et de source 43, sur lesquelles sont appliques respectivement les deux contacts, par exemple en aluminium, de drain 45 et de source 46. Une électrode de grille G, de préférence en silicium polycristallin, est placée, de façon connue en soi, entre les deux régions de drain et de source et est isolée de celles-ci par une couche de dioxyde de silicium déposée sur la surface supérieure du substrat. Quant à la diode Zener Z3 illustrée à la figure 6, celle-ci est constituée d'une part d'une région d'anode 48 de type P (profondeur 3 à 4 microns, dopage 3 à 8.1017 atomes/cm3 pour une tension Zener de 6 à 4 volts) formée par un procédé de diffusion et réalisée de manière à empiéter latéralement sur une partie de la région auxiliaire 41, le contact de source 46 du transistor MOS T3 venant alors également s'appliquer sur ladite région d'anode 48 pour servir de contact d'anode, et d'autre part, d'une région implantée de cathode 50 de type (profondeur 1 micron, dopage de l'ordre de 1019 atomes/cm3) sur laquelle est appliqué un contact de cathode 51, en aluminium par exemple. Comme il apparait sur la figure 6, la puce 30 est revêtue d'une couche de passivation 52 de dioxyde de silicium, d'épaisseur par exemple de 0,5 micron, déposée sur toute la surface extérieure de la puce, à l'exception toutefois des endroits de prises de contacts extérieurs et de la fenêtre optique du phototransistor T4. Sur la figure 7, on a représente sous forme intégrée les deux résistances R1 et R2 (figure 6) qui sont réalisées à l1aide de la même couche de silicium polycristallin que celle constituant l'électrode de grille G du transistor MOS T3, comme on l'expliquera plus en détail en référence à la figure 8. De plus, on a illustré sur la figure -7 les diverses interconnexions métalliques en forme de bandes d'aluminium qui relient, en 54, la résistance R2 au contact de collecteur du phototransistor T4, et en 55, les contacts de grille G du transistor MOS T3 et de cathode de la diode Zener Z3, ainsi que les deux résistances R1, R2, au noeud J repéré sur la figure 6. On a désigné par la référence 57 sur la figure 7, un plot métallique en aluminium servant de connexion sur la résistance R1. Comme on le voit bien sur la figure 8, les deux résistances R1, R2 ainsi que l'électrode de grille G du transistor MOS T3, constituent une seule et même bande de silicium polycristallin désignée par le repère général 59. A titre d'exemple, l'épaisseur de cette bande est égale à 0,4 micron et la résistance de bande est de l'ordre de 50.000 ohms par carré (ce qui se note généralement 50.000 Q / o ) : dans ces conditions, pour obtenir des valeurs de résistances R1, R2 respectivement égales à 3 mégohms et à 0,75 mégohm comme détermine précédemment pour l'exemple retenu, les deux parties de bande rectangulaire en dérivation de part et d'autre de l'électrode G et constituant respectivement R1 et R2 (figure 8), ont la même largeur égale a 20 microns, la partie de bande constituant R1 a une longueur égale à 1,2 millimètre, et celle constituant R2 a une longueur égale à 0,3 millimètre. Le processus de technologie de type "planar" permettant de réaliser la puce 30 décrite ci-dessus, comporte les principales étapes successives suivantes, données à titre non limitatif a) à partir du substrat 31 de silicium monocristallin faiblement dopé N (--), on effectue en face avant un dépôt d'oxyde de silicium par voie chimique phase vapeur basse pression, notée par la suite LPCVD pour "Low Pressure Chemical Vapour Deposition" selon le vocable anglo-saxon ; b) on effectue une photogravure plasma de cet oxyde pour ouvrir la zone d'anode de la diode Zener Z3, suivie d'une diffusion P pour constituer la région d'anode 48 de celle-ci ; c) on-effectue une photogravure plasma pour ouvrir les zones respectives de base du phototransistor T4 et auxiliaire du transistor MOS T3, suivie d'une implantation ionique P pour constituer d'une part la région de base 32 du phototransistor T4, et d'autre part, la région auxiliaire 41 servant à créer le canal du transistor MOS T3 ; d) on effectue une désoxydation de la structure obtenue précédemment, puis on effectue un nouveau dépôt d'oxyde de silicium par LPCVD, d'épaisseur d'environ 1 micron, cet oxyde repéré en 39 sur la figure 6 étant conservé en dehors des zones gravées à l'étape suivante ; e) on effectue une photogravure plasma de cet oxyde pour ouvrir les zones d'émetteur et de collecteur du phototransistor T4, la zone de cathode de la diode Zener Z3, ainsi que les zones de drain, de source et du canal intermédiaire du transistor MOS T3 ; f) on effectue une oxydation fine de grille du transistor MOS T3, de l'ordre de 400 A d'épaisseur, suivie d'un dépôt de silicium polycristallin par LPCVD, à une température de l'ordre de 620 C ; g) on effectue une photogravure plasma du silicium polycristallin et de l'oxyde mince, en laissant subsister uniquement la bande (grille, résistances R1, R2) selon la configuration illustrée en 59 sur la figure 8 ; on ouvre donc de nouveau les zones d'émetteur et de collecteur de T4, la zone de cathode de Z3, ainsi que les zones de drain, de source et du canal intermédiaire de T3 ; on laisse ensuite une couche de laque de protection sur les deux parties de ladite bande constituant respectivement les deux résistances R1, R2 ; + h) on effectue une implantation ionique forte N pour constituer les régions d'émetteur 33 et de collecteur 34 de T4, la région de cathode 50 de Z3, et les régions de drain 42 et de source 43 de T3, le silicium polycristallin de la grille G de T3 étant dopé pour permettre d'obtenir une tension de seuil de T3 égale à 1 volt dans l'exemple choisi ; i) on effectue un délaquage des parties de bande constituant R1 et R2, puis on effectue une implantation ionique faible N pour obtenir une résistivité du silicium polycristallin de l'ordre de 2 -çL.cm, sans modifier pour autant la concentration en impuretés des régions fortement implantées à l'étape précédente h) ; j) on effectue un recuit des implantations à une température de l'ordre de 8500C ; k) on effectue un dépôt d'oxyde de silicium par LPCVD, de l'ordre de 0,5 micron d'épaisseur par exemple, suivi d'une photogravure plasma de celui-ci pour ouvrir tous les contacts de connexions et d'interconnexions ; en même temps, on ouvre la fenêtre optique du phototransistor T4 ; 1) on effectue un dépôt d'aluminium que l'on grave ensuite de façon classique de manière à former lesdits contacts ; m) on effectue un dépôt d'oxyde de silicium par LPCVD pour passivation, repéré en 52 sur la figure 6, et d'épaisseur d'environ 0,5 micron, que l'on grave ensuite pour assurer la prise des contacts extérieurs et pour ouvrir de nouveau la fenêtre optique du phototransistor T4, ce dernier étant couplé optiquement à la diode électroluminescente Do au moyen par exemple d'un trapezolde de résine silicone. La figure 9 représente sous forme intégrée le condensateur C connecté en parallèle sur la résistance R1 (figure 6). Ce condensateur C possède une première électrode constituée par une couche implantée 61 fortement dopée de type N (profondeur 1 micron, dopage de l'ordre de 1019 atomes/cm3) qui est disposée au-dessous de la partie de bande en silicium polycristallin formant la résistance R1, via la couche isolante 39 d'oxyde de silicium, d'épaisseur de 1 micron, et déposée à l'étape d) décrite précédemment ; la seconde électrode de C est constituée par une couche métallique 62 d'aluminium déposée au-dessus de la bande formant la résistance R1 via les deux couches isolantes d'oxyde de silicium, de 0,5 micron d'épaisseur chacune, déposées respectivement aux étapes k) et m) précédemment décrites.On a désigné par la référence 63 sur la figure 9, l'ensemble de ces deux couches qui entourent, avec la couche 39, la bande formant la résistance R1. La figure 10 représente sous forme intégrée, conformément à l'invention, le circuit de la figure 5, à l'exception toutefois de la résistance R5 représentée symboliquement. Cette puce 70 (figure 10) dite de commutation de puissance se présente sous forme d'un bloc carré de grande taille, de 2 à 3 millimètres de côté, et comporte un substrat 71 de silicium monocristallin fortement dopé de type P+, de l'ordre de 1018 atomes/cm3, et d'épaisseur d'environ 160 microns, pour tenir la haute tension (800 volts de crête dans l'exemple choisi). Le substrat 71 forme à la fois la région d'anode du composant de puissance MOS-thyristor T1 et la région de collecteur du composant MOS-bipolaire à réaction T2 ; ledit substrat 71 est d'une part recouvert en face arrière d'une métallisation 72, par exemple en aluminium, formant contact d'anode pour T1 et contact de collecteur pour T2, et est d'autre part surmonté en face avant d'une première couche épitaxiale mince 73 faiblement dopée de type N , de l'ordre de 1016 atomes/cm3, et d'une seconde couche épitaxiale 74 très faiblement dopée de type N (--), de l'ordre de 1014 atomes/cm3, et d'épaisseur de l'ordre de 120 microns, toujours pour tenir ladite haute tension. Le composant MOS-bipolaire à réaction T2, figure 10, comprend en outre une région auxiliaire 76 présentant une forme de révolution (annulaire, triangulaire, hexagonale ou autre) et s'étendant dans la couche epitaxiale 74 depuis sa surface en délimitant une fenêtre centrale ; cette région 76 se compose d'une zone externe diffusée fortement dopée de type P (profondeur 5 à 5,5 microns, dopage 2 à 3.1018 atomes/cm3) se prolongeant par une zone interne implantée de type P (profondeur 3,5 à 4 microns, dopage de l'ordre de 1016 atomes/cm3) qui sert à créer le canal d'inversion.A l'intérieur de cette région auxiliaire 76, est formée par implantation ionique, une région d'émetteur 78, ou de source, également de révolution, fortement dopée de type N+ (profondeur 1 à 1,5 micron, dopage de l'ordre de 1020 atomes/cm3) et dont la périphérie intérieure est à distance déterminée de ladite fenêtre centrale. Une électrode de grille G, de préférence en silicium polycristallin, est placée sur le dessus d'une couche d'isolation qui s'étend au-dessus de la fenêtre centrale et qui chevauche le canal. De plus, un contact d'émetteur 80, par exemple en aluminium, est appliqué sur la région d'émetteur 78 ainsi que sur la zone diffusée P+, constituant ce qu'on appelle un court-circuit d'émetteur. Il est important de noter que le problème connu du verrouillage parasite du composant MOS-bipolaire à réaction T2 est résolu ici du point de vue technologique, d'une part en reduisant les dimensions de la région d'émetteur 78 et en élargissant la zone diffusée P+, et d'autre part, en jouant sur le profil de la zone implantée P du canal, ces caractéristiques renforçant l'effet de court-circuit d'émetteur, bien connu en soi. Il est à noter qu'une autre solution à ce problème consiste à réaliser le contact d'émetteur 80 en siliciure métallique, par exemple de titane, obtenu par dépôt suivi d'un traitement thermique vers 6O00C. Comme cela est bien connu, le composant de puissance MOS-thyristor T1, figure 10, est constitué d'une pluralité de cellules identiques connectées en parallèle, de l'ordre de 2000 à 3000 cellules pour un courant de 5 Aeff dans l'exemple choisi. Chaque cellule désignée par la référence 83 sur la figure 10, comprend, outre les régions 71 de type P+, 73 de type N et 74 de type N (--) précédemment décrites, une région dite locale 85 présentant une forme de révolution et s'étendant dans la région 74 depuis sa surface ; cette région locale 85 se compose d'une zone centrale diffusée fortement dopé de type P (profondeur 5 a 5,5 microns, dopage 2 à 3.1018 atomes/cm3) et d'une zone périphérique implantée de type P (dopage de l'ordre de 1016 atomes/cm3), de profondeur (3,5 à 4 microns) inférieure à celle de ladite zone centrale, et servant à créer le canal d'inversion.A l'intérieur de cette région locale 85, est formée, par implantation ionique, une région d'émetteur 88, ou de cathode, également de révolution et fortement dopée de type (profondeur 1 à 1,5 micron, dopage de l'ordre de 1O20 atomes/cm3) ; la profondeur de la région d'émetteur 88 est inférieure à celle de la zone périphérique implantée P, et sa périphérie est à distance déterminée de celle de ladite zone périphérique P, à la surface de la région 74, de façon à définir le canal d'inversion. Les différentes régions locales 85 de la figure 10 sont espacées les unes des autres d'une distance donnée, et sont réalisées selon un maillage, de forme générale rectangulaire, dans la couche épîtaxiale 74 depuis sa surface supérieure. Des électrodes de grille G, de préférence en silicium polycristallin, sont placées chacune sur le dessus d'une couche d'isolation qui s'étend au-dessus de la couche épitaxiale 74 dans l'intervalle séparant deux régions locales successives 85 et qui chevauche les canaux d'inversion. Une métallisation de contact d'émetteur 90 relie entre elles les régions d'émetteur 88 en court-circuitant partiellement les jonctions N+ P+ de manière à empêcher le composant MOS-thyristor T1 de s'allumer sous l'effet des transitions parasites de tension. Quant à la diode Zener Z1 illustrée à la figure 10, celle-ci est constituée d'une région diffusée d'anode 93 fortement dopée de type P+ (profondeur 5 à 5,-5 microns, dopage 2 à 3.1018 atomes/cm3) disposée latéralement par rapport à la structure de T1 de manière à être formée par la zone centrale même de l'une des régions locales de T1, le contact d'émetteur 90 servant donc également de contact d'anode pour la diode Z1. Une région implantée de cathode 94 fortement dopée de type N+ (profondeur 1 à 1,5 micron, dopage de l'ordre de 1020 atomes/cm3) est contenue entièrement dans la région d'anode 93, et un contact de cathode 95, en aluminium, est appliqué sur cette région de cathode. La structure semi-conductrice décrite ci-dessus et constituée de T1, Z1 et T2 (figure 10) est ensuite recouverte d'une couche de passivation 97 de dioxyde de silicium. Il est à noter que la structure du composant de puissance MOS-thyristor T1 ainsi réalisée occupe sensiblement toute la superficie de la puce 70 de la figure 10. Selon une caractéristique de l'invention, la barrette de photopiles PIN en silicium amorphe hydrogéné D1 - D7 est ensuite rapportée par dépôt sur la structure passivée MOS-thyristor T1. Plus en détail, les sept photopiles PIN en série sont identiques et se présentent sous forme de bandes parallèles sensiblement rectangulaires, séparées les unes des autres et disposées en une ou plusieurs rangées. Sur la figure 10, chaque photopile comporte une couche 98 (épaisseur 0,4 micron) de silicium polycristallin fortement dopé de type N+, déposée sur ladite couche de passivation 97 et servant à la fois de substrat pour le dépôt des couches de silicium amorphe hydrogéné et d'électrode de cathode pour la photopile.Ainsi, sur cette couche 98 de chaque photopile, sont déposées successivement trois minces couches de silicium amorphe hydrogéné, repérées globalement en 100, et formant respectivement les zones N (épaisseur 400 A), I (épaisseur 5000 ) et P (epaisseur 100 A) de la photopile. On notera que dans le cas où la couche 98 de silicium polycristallin de type N+ est de bonne qualité, elle peut également servir de couche active pour chaque photopile, de sorte que ladite couche N en silicium amorphe hydrogéné devient inutile. Sur la figure 10, chaque photopile est complétée par une couche externe 102 (épaisseur 500 ) qui est à la fois électriquement conductrice pour servir d'électrode d'anode et optiquement transparente pour recevoir le rayonnement lumineux de la diode électroluminescente Do figurée schématiquement sur cette figure 10 : à titre d'exemple non limitatif, la couche électriquement conductrice et optiquement transparente 102 est en oxyde d'étain-indium. De plus, un contact de prise d'anode 104, par exemple en aluminium, est appliqué sur la couche externe 102 (anode) de la première photopile D1, tandis qu'un contact de prise de cathode 105, également en aluminium, est applique sur la couche 98 (cathode) de la dernière photopile D7 ; une couche isolante 107, par exemple en dioxyde de silicium, est déposée puis délimitée par gravure entre deux photopiles successives afin de permettre l'interconnexion cathode-anode desdites photopiles. Cette interconnexion est constituée par un dépôt d'une couche métallique 109, par exemple en aluminium, reliant la couche 98 (cathode) de l'une des photopiles à la couche 102 (anode) de la photopile suivante. La figure 11 montre à plus grande échelle cette interconnexion entre deux photopiles successives, définie entre les traits mixtes XX' et YY' de la figure 10 ; on a également représenté sur cette figure 11 les trois couches superposées respectives N, I et P des deux photopiles figurées. On notera que toutes les couches isolantes en dioxyde de silicium décrites précédemment peuvent être également réalisées en nitrure de silicium, sans sortir du cadre de l'invention. La figure 12 représente un premier mode de réalisation de l'interconnexion cathode-anode des photopiles de la barrette, qui correspond d'ailleurs au cas illustré à la figure 11. Comme on le voit sur cette figure 12, chaque couche 98 de silicium polycristallin de type N+, de forme générale rectangulaire, déborde sur chacun des grands et petits côtés de la structure rectangulaire constituée par l'ensemble des couches superposées 100 (figure 10) et 102 d'une photopile ; dans ce cas, la couche métallique 109 de connexion entre deux photopiles successives s'étend sur le grand côté desdites photopiles et relie, via#la couche isolante (non figurée), la couche 98 (cathode) de l'une des photopiles à la couche 102 (anode) de l'autre. Cette prise de contact d'interconnexion sur le grand côté des photopiles présente l'avantage d'obtenir une très faible résistance série. Il est à noter que dans cette configuration de la figure 12, il est possible de se dispenser de la couche électriquement conductrice et optiquement transparente 102, dans quel cas la zone P en silicium amorphe hydrogéné de chaque photopile remplit le rôle de cette couche. Selon une variante représentée à la figure 13, chaque couche 98' de silicium polycristallin de type N+ déborde uniquement sur l'un des petits côtés de la structure rectangulaire d'une photopile, et de manière alternée d'une photopile à l'autre ; dans ce cas, la couche métallique 109' de connexion entre deux photopiles successives s'étend sur le petit côté desdites photopiles et relie en alternance la partie débordante de la couche 98' (cathode) de l'une des photopiles à la couche 102' (anode) de l'autre. Cette prise de contact d'interconnexion sur le petit côté des photopiles présente l'avantage d'obtenir un encombrement moindre de celles-ci. On notera que dans cette configuration de la figure 13, il est possible de se dispenser de la couche isolante présente entre deux photopiles successives, et indispensable dans le cas précédent. Le processus de technologie de type "planar" permettant de réaliser la puce 70 illustrée à la figure 10, comporte les principales opérations successives suivantes, données à titre non limitatif A) à partir du substrat 71 de silicium monocristallin fortement dope P , on fait croître par épitaxies successives sur la face avant de celui-ci d'abord une couche 73 faiblement dopée N puis une couche 74 très faiblement dopée N (--) ; B) on effectue, à l'aide de plusieurs photogravures plasma successives classiques, d'abord une diffusion profonde P , puis une implantation ionique P, pour constituer les régions auxiliaire 76 de T2, d'anode 93 de Z1 et locale 85 de chaque cellule de T1 ;; C) après une désoxydation de la structure obtenue précédemment, suivie d'un dépôt d'oxyde de silicium, on effectue une photogravure plasma de cet oxyde pour ouvrir les zones d'émetteur de T2, de cathode de Z1 et de cathode de chaque cellule de T1 ; D) on effectue une oxydation fine de grille de chaque transistor MOS, suivie d'un dépôt de silicium polycristallin par LPCVD ; E) on effectue une photogravure plasma du silicium polycristallin et de l'oxyde mince, de manière à former les électrodes grilles G des différents transistors MOS ; on ouvre donc de nouveau les zones d'émetteur de T2, de cathode de Z1 et de cathode de T1 ; F) on effectue une implantation ionique forte N pour constituer les régions d'émetteur 78 de T2, de cathode 94 de Z1 et de cathode 88 de T1, suivie d'un recuit ; G) on effectue un dépôt d'oxyde de silicium par LPCVD, suivi d'une photogravure plasma de celui-ci pour ouvrir tous les contacts de connexions et d'interconnexions ; H) on effectue un dépôt d'aluminium que l'on grave ensuite de façon classique de manière à former lesdits contacts, une métallisation continue étant déposée en face arrière du substrat pour former le contact 72 d'anode, ou de collecteur ;; I) on effectue un dépôt d'oxyde de silicium par LPCVD pour passivation, repéré en 97 sur la figure 10, et d'épaisseur d'environ 0,5 micron, que l'on grave ensuite pour assurer la prise des contacts extérieurs ; J) on effectue sur ladite couche de passivation un dépôt d'une couche 98 de silicium polycristallin dopé de type N+ que l'on grave afin de délimiter les photopiles ;; K) on effectue des dépôts successifs des couches N, I et P (100) de silicium amorphe par déchargé luminescente activée plasma (température de l'ordre de 3O00C), suivi d'un dépôt d'une couche 102 électriquement conductrice et optiquement transparente par pulvérisation cathodique à effet magnétron, à 2000C au plus, et on effectue ensuite une photogravure plasma de l'ensemble des couches 100, 102 L) on effectue, dans le cas illustré à la figure 10 (interconnexions prises sur le grand côté des photopiles), un dépôt d'oxyde de silicium par LPCVD, à basse température (200 C), que l'on grave pour former la couche d'isolation 107 entre photopiles M) on effectue un dépôt mince de chrome (ou de nickel-chrome) ainsi qu'un dépôt d'aluminium à basse température (200 C au plus), puis on effectue une photogravure de l'ensernble aluriinium-chrome de façon à constituer les contacts d'anode 104 et de cathode 105 des photopiles extrêmes ainsi que les contacts d'interconnexions 109 cathode-anode N) on couple optiquement la barrette de photopiles D1 - D7 à la diode électroluminescente Do au moyen par exemple d'un trapézoTde de résine silicone. La figure 14 représente sous forme intégrée la résistance Rs insérée dans la connexion d'émetteur du composant MOS-bipolaire à réaction T2 (figure 10). Cette résistance Rs, de valeur égale à 200 ohms dans l'exemple choisi, est formée dans la zone fortement dopée de type P+ du composant MOS-bipolaire à réaction T2, et elle est réalisée, de façon classique, sous forme d'une bande de dimensions données pour une résistance de couche de l'ordre de 300 Q / o . On a désigné par la référence 112 sur la figure 14, un plot métallique en aluminium servant de connexion sur cette résistance R5. Suivant un autre mode d'exécution préféré, la voie 10 (figure 1) du relais statique à semi-conducteurs peut être décomposée non plus en trois puces comme précédemment, mais uniquement en deux puces distinctes, à savoir : - une première puce constituée par la diode électroluminescente Do ; - une seconde puce constituée par le circuit interrupteur 12 et son circuit de commande 14 (figure 1), à l'exception donc de la diode électroluminescente Dg, avec les photopiles en série D1 - D7 formées par dépôt sur le composant de puissance MOS-thyristor T1, conformément à l'invention. Ainsi, en excluant la diode électrolumînescente de commande optique., chaque voie du relais statique en courant alternatif sera toute entière intégrée dans une seule et même puce, ce qui sera particulièrement avantageux du point de vue du coût de fabrication d'un tel relais. Les figures 15A et 15B représentent ensemble cette unique puce désignée par la référence 120 et dont la structure est réalisée en fait par une combinaison des deux structures intégrées décrites précédemment au regard des deux figures respectives 6 et 10. Sur cette figure 15A, 15B, on a repris les mêmes références pour désigner les éléments identiques à ceux représentés sur les figures 6 et 10. Ainsi, cette puce 120 se compose de la partie dite de commutation de puissance telle qu'illustrée à la figure 10, et d'un caisson d'isolement 122 forme dans la couche épitaxiale 74 de type N (--) du substrat 71 ; ce caisson 122 contient la partie dite de commande telle qu'illustrée à la figure 6. Comme il apparait sur la figure 15A, 15B, le caisson d'isolement 122 est délimité, d'une part, par une couche enterrée 124 fortement dopée de type P+, formée par un procédé d'implantation ionique, et à partir de laquelle on a fait croître une couche épitaxiale 74' faiblement dopée de type N (--), d'épaisseur de l'ordre de 6 à 8 microns, et d'autre part, par deux murs d'isolement identiques repérés globalement en 126. Chaque mur d'isolement 126 est constitué par une région 128 fortement dopée de type P , formée par un procédé de diffusion, et servant également à la réalisation d'un anneau de garde, connu en soi. Cette région 128 de type P+ est recouverte d'une région 129 de type P, formée par un procédé d'implantation ionique, de manière à diminuer le champ électrique à la surface supérieure de la puce et permettre ainsi la tenue en tension. On notera que les divers composants représentés symboliquement sur la figure 15A, 15B, c'est-à-dire les résistances R1, R2 et Rs, et le condensateur C, sont réalisés sous forme intégrée de la même manière que celle décrite précédemment à leur sujet. La figure 16 représente schématiquement une vue de dessus de l'ensemble transistor MOS T3 - diode Zener Z3 formés dans le caisson d'isolement 122, montrant que le contact de source 46 du transistor MOS T3, ou contact d'anode de la diode Zener Z3, déborde en face arrière dudit transistor et vient s'appliquer sur la couche épitaxiale 74' de type N (--) dans le but de fixer le potentiel de masse et rejeter l'influence de la haute tension. Dans ces conditions, la diode Zener Z3 se trouve placée latéralement par rapport au transistor MOS T3 dans un souci de clarté, on a illustré, figure 17, en éléments séparés, le transistor MOS T3 et la diode Zener Z3 de la figure 16,-avec leurs régions respectives dopées de l'un ou de l'autre type de conductivité. Le processus de technologie de type "planar" permettant de réaliser la puce 120 illustrée à la figure 15A, 15B, comporte les principales étapes successives suivantes, données à titre non limitatif : 1) à partir du substrat 71 de silicium monocristallin fortement dopé sur lequel on a fait croître par épitaxie la couche 73 faiblement dopée N- puis la couche 74 très faiblement dopée N (--), on effectue une implantation ionique P+ pour constituer la couche enterrée 124 du caisson d'isolement, suivie d'une croissance épitaxiale pour former la couche 74' de type N (--) ; 2) on effectue, à l'aide de photogravures plasma successives classiques, d'abord une diffusion profonde P pour constituer les murs d'isolement 126 du caisson, puis une diffusion moins profonde P+ pour constituer les régions auxiliaire 76 de T2, locale 85 de chaque cellule de T1, et d'anode 93, 48 des diodes Zener respectives Z1, Z3 ; 3) on effectue, à l'aide de photogravures plasma classiques, d'abord une implantation ionique profonde P pour constituer les canaux des transistors MOS de T1 et T2, et les régions recouvrant les murs d'isolement du caisson 122, puis une implantation ionique moins profonde P pour constituer le canal du transistor MOS- T3 et la région de base du phototransistor T4, suivies d'un recuit ; 4) après une désoxydation de la structure obtenue à l'étape précédente, suivie d'un dépôt d'oxyde de silicium, on effectue une photogravure plasma de cet oxyde pour ouvrir les zones d'émetteur de T2, de cathode de Z1, de cathode de chaque cellule de T1, d'émetteur et de collecteur de T4, de cathode de Z3, et de drain, de source et du canal intermédiaire de T3 ; 5) on effectue une oxydation fine de grille de chaque transistor MOS, suivie d'un dépôt de silicium polycristallin par LPCVD ; 6) on effectue une photogravure plasma du silicium polycristallin et de l'oxyde mince, de manière à former les électrodes grilles G des différents transistors MOS, la grille de T3 étant conformée en bande illustrée à la figure 8 ; on ouvre donc de nouveau les zones mentionnées à l'étape 4) précédente ; on laisse ensuite une couche de laque de protection sur la bande constituant les deux résistances R1, R2 ; 7) on effectue une implantation ionique forte N+ pour constituer les régions énumérées à l'étape 4) précédente, puis on effectue un délaquage de la bande constituant R1, R2, suivi d'une implantation ionique faible N, et d'un recuit de ces implantations ; 8) on effectue un dépôt d'oxyde de silicium par LPCVD, suivi d'une photogravure plasma de celui-ci pour ouvrir tous les contacts de connexions et d'interconnexions ; en même temps, on ouvre la fenêtre optique de T4 9) on effectue un dépôt d'aluminium que l'on grave ensuite de façon classique de manière a former lesdits contacts, une métallisation continue étant déposée en face arrière du substrat ; 10) on effectue un dépôt d'oxyde de silicium par LPCVD pour passivation, repéré en 97 sur la figure 15A, 15B, que l'on grave ensuite pour assurer la prise des contacts extérieurs et pour ouvrir de nouveau la fenêtre optique de T4 ; On effectue ensuite les opérations J) à M) décrites précédemment en référence à la figure 10, puis on couple optiquement le phototransistor T4 et la barrette de photopiles D1 - D7 à la diode électroluminescente Do au moyen par exemple d'un trapézoïde de résine silicone. On indiquera que l'intégration monolithique d'un composant de puissance et d'une barrette de photopiles peut également être réalisée pour des applications autres qu'une commutation bidirectionnelle par tout ou rien (relais statique), comme par exemple pour une commutation de phase (gradateur) ou pour un découpage (convertisseur), sans sortir du cadre de l'invention. De plus, on notera que la vitesse des photopiles permet la commande optique par découpage soit de trains d'ondes (relais statique) soit à l'intérieur de l'onde (gradateur, convertisseur ...). REVENDICATIONS 1. Dispositif de commutation de puissance à semi-conducteurs comportant un élément interrupteur (12) à haute impédance d'entrée, connecté entre deux bornes de puissance et commande par un circuit de commande (14), lequel comprend une barrette de cellules photovoltaïques (D1 - D7) montées en série, ladite barrette étant elle-même excitée par une diode électroluminescente (Do) aux bornes de laquelle est applique un signal de commande, caractérisé en ce que l'élément interrupteur (12) et la barrette de cellules photovoltaiques (D1 - D7) sont intégrés dans une puce unique semi-conductrice en formant l'élément interrupteur à partir d'un substrat (71) en matériau semi-conducteur monocristallin, et en formant la barrette de cellules photovoltaïques, lesquelles sont réalisées en matériau semi-conducteur amorphe, par dépôt sur ledit élément interrupteur via une couche de passivation (97). 2. Dispositif selon la revendication 1, caractérisé en ce que l'élément interrupteur comporte un composant semi-conducteur de puissance MOS-thyristor (T1) dont l'anode et l'émetteur sont respectivement connectes aux deux bornes de puissance du dispositif, en ce que le circuit de commande comporte des moyens (15) aptes à établir un court-circuit entre la grille et l'émetteur du composant MOS-thyristor afin de maintenir bloqué ce dernier en l'absence de signal de commande et d'empêcher l'allumage dudit composant à l'état bloque en réponse à des variations dV/dt parasites, en ce que les cellules photovoltalques (D1 - D7) sont des photopiles PIN, et en ce que la puce (70 ; 120) contenant le composant MOS-thyristor (T1) et les photopiles PIN (n1 - D7) comprend - ledit substrat (71) de silicium monocristallin fortement dope d'un premier type de conductivité, formant une région d'anode et ayant deux faces parallèles opposées dont l'une est recouverte d'une métallisation de contact d'anode (72) et dont l'autre est surmontée d'au moins une couche épitaxiale (74) faiblement dopée de l'autre type de conductivité - une pluralité de régions locales (85) dudit premier type de conductivité séparées les unes des autres et formées selon un maillage dans la couche epitaxiale depuis sa surface, chaque région locale se composant d'une zone centrale fortement dopée et d'une zone périphérique de.profondeur inférieure à celle de la zone centrale ; - une pluralité de régions d'émetteur (88) dudit autre type de conductivité, situées chacune à l'intérieur d'une région locale respective et s'étendant dans celle-ci depuis ladite surface, leur profondeur étant inférieure à celle des zones périphériques et leur périphérie étant à distance déterminée de celle des zones périphériques à ladite surface de façon à définir des canaux d'inversion ; - des électrodes de grille (G) en silicium polycristallin placées chacune sur le dessus d'une couche d'isolation qui s'étend au-dessus de la couche épitaxiale dans l'intervalle séparant deux régions locales successives et qui chevauche les canaux respectifs ;; - une métallisation de contact d'émetteur (90) reliant entre elles les régions d'émetteur et court-circuitant partiellement les jonctions région d'émetteur - région locale ; la structure semi-conductrice MOS-thyristor ainsi réalisée étant recouverte de la couche de passivation (97) sur laquelle sont déposées les photopiles PIN (D1 D7) en silicium amorphe hydrogéné se présentant sous forme de bandes parallèles séparées les unes des autres et disposées en au moins une rangée, lesquelles sont constituées chacune de trois couches successives superposées formant respectivement les zones N, I et P, et d'une couche externe (102 ; 102') électriquement conductrice et optiquement transparente, lesdites photopiles étant reliées électriquement en série entre elles au moyen d'une connexion métallique (109 ; 109') et les deux photopiles extrêmes (D1, D7) de l'ensemble étant munies respectivement de deux contacts métalliques, l'un d'anode (104) et l'autre de cathode (105). 3. Dispositif selon la revendication 2, caractérisé en ce qu'une couche (98) de silicium polycristallin fortement dopé dudit autre type de conductivité est interposée entre la couche de passivation et la zone N de chaque photopile, cette couche de silicium polycristallin débordant sur chacun des grands et petits côtés de la photopile respective, et en ce que la connexion entre deux photopiles successives est constituée par une couche métallique (109) s'étendant sur le grand côte des photopiles et reliant, via une couche isolante (107) déposée entre les deux photopiles, ladite couche (98) de silicium polycristallin de l'une d'elles à la couche (102) électriquement conductrice et optiquement transparente de l'autre. 4. Dispositif selon la revendication 3, caractérisé en ce que la couche (102) électriquement conductrice et optiquement transparente de chaque photopile est constituée par la zone P même de celle-ci. 5. Dispositif selon la revendication 2, caractérisé en ce qu'une couche (98') de silicium polycristallin fortement dopé dudit autre type de conductivité est interposée entre la couche de passivation et la zone N de chaque photopile, cette couche de silicium polycristallin débordant uniquement sur l'un des petits côtés de la photopile respective et de façon alternée d'une photopile à l'autre, et en ce que la connexion entre deux photopiles successives est constituée par une couche métallique (109') s'étendant sur le petit côté de chaque photopile et reliant la partie débordante de ladite couche (98') de silicium polycristallin de l'une d'elles à la couche (102') électriquement conductrice et optiquement transparente de l'autre. 6. Dispositif selon l'une des revendications 2 à 5, caractérisé en ce que l'élément interrupteur comporte une diode Zener (Z1) connectée entre l'émetteur et la grille du composant MOS-thyristor (T1) afin de limiter la tension d'entrée de ce dernier, ladite diode comprenant - une région d'anode (93) fortement dopée dudit premier type de conductivité et disposée latéralement par rapport à la structure semi-conductrice MOS-thyristor de manière à être formée par la zone centrale même de l'une des régions locales de la structure MOS-thyristor, le contact d'émetteur (90) de cette dernière servant également de contact d'anode pour ladite diode ;; - une région de cathode (94) dudit autre type de conductivité contenue entièrement dans la région d'anode et s'étendant dans celle-ci depuis la surface de la couche epitaxiale, un contact de cathode (95) étant connecté à la région de cathode. 7. Dispositif selon l'une des revendications 2 à 6, caractérisé en ce que l'élément interrupteur comporte en outre un composant semi-conducteur MOS-bipolaire à réaction (T2) agencé en montage Darlington avec le composant MOS-thyristor (T1), la barrette de photopiles PIN (D1 - D7) étant connectée entre les grilles respectives de ces deux composants, ledit composant MOS-bipolaire à réaction (T2) comprenant - une région de collecteur (71) formée par le substrat de silicium monocristallin fortement dopé dudit premier type de conductivité ; - une région auxiliaire (76) dudit premier type de conductivité séparée latéralement des régions locales de la structure semi-conductrice MOS-thyristor et formée de révolution dans la couche epitaxiale (74) depuis sa surface en délimitant une fenêtre centrale ;; - une région d'émetteur (78) dudit autre type de conductivité située à l'intérieur de la région auxiliaire et s'étendant dans celle-ci depuis ladite surface, la périphérie intérieure de la région d'émetteur étant à distance déterminée de la fenêtre centrale de façon à définir un canal d'inversion ; - une électrode de grille (G) en silicium polycristallin placée sur le dessus d'une couche d'isolation qui s'étend au-dessus de la fenêtre centrale et qui chevauche le canal ; - une métallisation de contact d'émetteur (80) court-circuitant partiellement la jonction région d'émetteur région auxiliaire. 8. Dispositif selon la revendication 2, caractérisé en ce que les moyens (15) de maintien en blocage du composant MOS-thyristor comportent - un transistor à effet de champ MOS (T3) dont la grille est polarisee par une première résistance (R1) à partir de la borne positive de puissance du dispositif, l'entrée du transistor à effet de champ MOS étant protégée par une diode Zener (Z3) ; - un phototransistor (T4) relié audit transistor à effet de champ MOS de façon à court-circuiter ladite polarisation lorsqu'il est activé par un signal lumineux émis par la diode électroluminescente (Do) 9.Dispositif selon la revendication 8, caractérisé en ce que les moyens de maintien en blocage sont formés dans une autre puce semi-conductrice (30) distincte de celle (70) contenant le composant MOS-thyristor (T1) et les photopiles PIN (D1 - D7), cette autre puce (30) comprenant un substrat (31) de silicium monocristallin faiblement dope dudit autre type de conductivité ; une région auxiliaire (41) dudit premier type de conductivité formée dans le substrat et s'étendant dans celui-ci depuis sa surface ;; deux régions, respectivement de drain (42) et de source (43) du transistor à effet de champ MOS (T3), dudit autre type de conductivité contenues entièrement dans la région auxiliaire et s'étendant dans celle-ci depuis sa surface, ces deux régions étant latéralement séparées l'une de l'autre d'une distance déterminée de façon a définir un canal d'inversion, des contacts de drain (45) et de source (46) étant respectivement connectes aux régions de drain (42) et de source (43) ;; une électrode de grille (G) en silicium polycristallin placée sur le dessus d'une couche d'isolation qui s'étend au-dessus du substrat dans l'intervalle séparant les régions de drain et de source, ladite première résistance (R1) connectée à cette électrode de grille étant réalisée sous forme d'une première bande dudit autre type de conductivité à partir du même silicium polycristallin que celui constituant l'électrode de grille ; une région d'anode (48) de ladite diode Zener (Z3), dudit premier type de conductivité formée dans le substrat et s'étendant dans celui-ci depuis sa surface sur une profondeur supérieure à celle de ladite région auxiliaire en empiétant latéralement sur une partie de celle-ci, le contact de source (46) du transistor à effet de champ MOS servant également de contact d'anode pour ladite diode ;; une région de cathode (50) dudit autre type de conductivité contenue entièrement dans la région d'anode et s'étendant dans celle-ci depuis sa surface, un contact de cathode (51) connecté à la région de cathode étant relie électriquement au noeud (J) existant entre la première résistance (R1) et la grille (G) du transistor à effet de champ MOS ; une région de base (32) du phototransistor (T4), dudit premier type de conductivité séparée latéralement de ladite région auxiliaire et formée dans le substrat en s'étendant dans celui-ci depuis sa surface ;; - deux régions, respectivement d'émetteur (33) et de collecteur (34), dudit autre type de conductivité contenues dans la région de base et s'étendant dans celle-ci depuis sa surface, ces deux régions étant latéralement séparées l'une de l'autre de façon à définir une fenêtre optique centrale, un contact d'émetteur (36) connecté à la région d'émetteur (33) étant relie électriquement au contact d'anode de ladite diode, et un contact de collecteur (37) connecté à la région de collecteur (34j étant relié électriquement au noeud existant entre la première résistance et la grille du transistor à effet de champ MOS. 10. Dispositif selon la revendication 9, caractérisé en ce que les moyens de maintien en blocage comportent un condensateur (C) qui est intégré dans ladite autre puce (30) et qui est connecté en parallèle sur la première résistance (R1) afin d'accélérer la charge de la grille du transistor à effet de champ MOS (T3) en présence de variations parasites dV/dt élevées, ledit condensateur ayant une première électrode constituée par une couche (61) fortement dopée dudit autre type de conductivité formée dans le substrat depuis sa surface et disposée au-dessous de la première bande de silicium polycristallin via au moins une première couche (39) de dioxyde de silicium, et une seconde électrode constituée par une couche métallique (62) disposée au-dessus de ladite première bande via au moins une seconde couche (63) de dioxyde de silicium, les première (39) et seconde (63) couches de dioxyde de silicium entourant ensemble ladite première bande. 11. Dispositif selon l'une des revendications 9 et 10, caractérisé en ce que le circuit de commande comporte en outre une seconde résistance (R2) connectée entre le collecteur du phototransistor (T4) et le noeud (J) existant entre la première résistance (R1) et la grille du transistor à effet de champ MOS (T3), en ce que ladite seconde résistance est intégrée dans ladite autre puce (30) en étant réalisée sous forme d'une seconde bande dudit autre type de conductivité a partir du même silicium polycristallin que celui constituant l'électrode de grille (G) du transistor à effet de champ MOS, et en ce que la valeur de la seconde résistance est déterminée à partir de celle de la première résistance de telle manière que lors de la première activation du phototransistor (T4) par un signal lumineux, et pour une tension d'alimentation supérieure à une valeur de seuil donnée, le transistor à effet de champ MOS (T3) est conducteur et empêche le composant MOS-thyristor (T1) de devenir conducteur. 12. Dispositif selon la revendication 11, caractérisé en ce que les première et seconde bandes de silicium polycristallin dopé dudit autre type de conductivité ont la même épaisseur et constituent une seule et même bande (59) de laquelle est dérivée l'électrode de grille (G) du transistor à effet de champ MOS (T3). 13. Dispositif selon les revendications 2, 6, 7 et 9, caractérisé en ce que la puce (120) contenant l'élément interrupteur ainsi que les photopiles PIN comporte également un caisson d'isolement (122) qui est forme dans la couche épitaxiale faiblement dopée dudit autre type de conductivité de ladite puce et qui est délimité d'une part par une couche enterrée (124) fortement dopée dudit premier type de conductivité et d'autre part par des murs d'isolement (126) dudit premier type de conductivité s'étendant depuis la surface de ladite couche épitaxiale, en ce que le substrat de silicium monocristallin faiblement dopé dudit autre type de conductivité de l'autre puce contenant les moyens de maintien en blocage est désormais constitué par la partie de la couche épitaxiale (74') située à l'intérieur du caisson (122) et à partir de laquelle sont formés ces moyens de maintien en blocage, de sorte qu'à l'exception de la diode électroluminescente (Do) l'ensemble intégré formé par l'élément interrupteur (12) et son circuit de commande (14) constitue une seule et même puce semi-conductrice. 14. Dispositif selon les revendications 10, 11 et 13, caractérisé en ce que le condensateur (C) ainsi que la seconde résistance (R2) sont également formés dans le caisson d'isolement (122). 15. Utilisation d'un dispositif de commutation de puissance à semi-conducteurs tel que défini selon l'une quelconque des revendications précédentes, à la réalisation d'un relais statique en courant alternatif, caractérisée en ce que ledit relais (20) est constitué par deux dispositifs de commutation identiques (10, 10') dont les éléments interrupteurs respectifs sont connectés l'un à l'autre selon un montage antiparallèle. 16. Utilisation selon la revendication 15, caractérisée en ce que les deux diodes électroluminescentes (Dos 0,D'0) excitant chacune la barrette de cellules photovoltaiques de chacun des deux dispositifs de commutation (10, 10') sont montées en série.