Brevet FR2592200A1 — publié le 19870626

L'invention concerne un système électronique pour détecter tout déclenchement intempestif d'une alarme. L'objet de l'invention se rattache au secteur technique des moyens de détection. Généralement, les systbmes d'alarme sont assujettis à des capteurs électroniques ou autres conformés pour détecter une présence, un bruit ou tout phénomène perturbateur d'un état considéré normal à un instant déterminé. Lorsque l'état des capteurs change, l'alarme qui peut autre sonore et/ou visuelle, est déclenchée. Quel que soit le type d'alarme utilisé, un point important apparat au niveau de son déclenchement. En effets très souvent les alarmes sont déclenchées d'une manière intempestive compte tenu de la très grande sensibilité des détecteurs. Il est possible de régler le seuil de déclenchement des détecteurs mais dans ce cas, c'est le phénomène inverse qui est susceptible de se produire, l'alarme n'est pas toujours déclenchée. Le problème étant ainsi posé, l'invention s' est fixée pour but, d'une manière simple, rationnelle et efficaces de réa- liser un dispositif destiné à être incorporé sur tous les systèmes d'alarmes à fils pour éviter le déclenchement intempestif des alarmes. cet effets le dispositif est remarquable en ce qu'il comprend en combinaison, convenablement relié à des entées connectées à des organes de détection, un circuit pour transformer le signal détecté et des moyens conformés pour - d'une part, lorsque l une des entrées est sollicitXe et en fonction de la durée de la détection, soit commander des organes de déclenchement de l'alarme, soit mémoriser ledit signal pendant un temps prédéterminé, de sorte que, si au bout de ce temps prédéterminé, aucune autre détection n'intervient sur l'une des entrées, les organes de déclenchement de l'alarme ne sont pas commandés et inversement, si l'une des entrées est sollicitée, le ou les organes de déclenchement sont commandés, - et, d'autre part, lorsque les entrées sont sollicitées simultanément, commander directement les organes de déclenchement de 1 'alarme. L'invention est exposée ci-après plus en détail à l'aide des dessins annexés qui représentent seulement un mode d'exécution. La figure 1 est un schéma fonctionnel du dispositif. La figure 2 est un exemple de réalisation d'un schéma électrique de principe du dispositif. Afin de rendre plus concret l'objet de l'invention, on le décrit maintenant d'une manière non limitative en se référant aux exemples de réalisation des figures des dessins. Le dispositif est alimenté de préférence en 12 volt en courant continu en étant raccordé sur les contacts à ouvertures des détecteurs. La sortie du dispositif est raccordée à la ou lez zones de détection de la centrale de l'alarme. D'une manière préférée quoique non rigoureusement limitative, le dispositif est assujetti à deux détecteurs et pré- sente de ce fait deux entrées (El) et (E2). En parallèle sur les deux entrées, un circuit intégré (R) a pour fonction de transformer le signal de détection sur (El) ou sur (E2). Le signal détecté et transformé, est envoyé dans un bloc mémoire (B) asservi à un système de temporisation (C). La sortie de la mémoire [B) est reliée à une temporisation (D) pour commander ou non deux circuits de validation (E) et (F) correspondant respectivement à chacune des entres (El) et (E2). Les circuits (E) et (F) servent à commander des relais (R13 et (R2) de déclenchement de l'alarme. En outre, le relais (R1) est relié à la sortie d'une porte NÀND (S) dont les deux entrées sont reliées, l'une à la sortie du circuit (E1), l'autre à la sortie d'une porte NAND (G). De mEme le relais (R2) est relié à la sortie d'une porte NAND (T) dont les deux entrées sont reliées, l'une à la sortie du circuit (F), l'autre à la sortie d'un ensemble (H)qui fait cffice de circuit de temporisation dont l'entrée est reliée a la sortie du circuit (À) de transformation du signal. I1 convient d'analyser le fonctionnement du dispositif. Supposons que l'entrée (El) soit sollicitée par une détection. Le signal est transformé par le circuit (A) et enre gistré dans la mémoire (B), les deux systèmes de temporisation (C) et (H) étant enclenchés. La temporisation (H) est régléeselon un temps prédé- terminé de (x) secondes. fi titre indicatif, ce temps est de l'ordre de 15 secondes. Le système de temporisation (C) qui asservit la mémoire (B) est réglé selon un temps (xl) prédéterminé de l'ordre de 15 minutes par exemple. Si le signal détecté dure plus de (x > secondes, ce qui ne correspond pas à un déclenchement intempestif, la temporisa- tion (H > commande le relais (R2) par l'intermédiaire de la porte (T) dont la sortie passe a l'état l. L'alarme est déclenchée. Dans l'hypothèse où c'est (E2) qui est sollicité par la détection, le fonctionnement est le même, si ladite détection dure plus de (x) secondes. Si, au contraire, la durée de la détection est infé- rieure à (x) secondes, le système de temporisation (C) est commandé pour asservir la mémoire (B) en vue d'enregistrer le si- gnal détecté pendant le temps programmé (x1) de ladite mémoire (B). Dans l'hypothèse où aucune autre détection sur (El) ou (E2) nsintervient pendant ce temps (xl), la mémoire (B) est effacée par le système de temporisation (C), dont le temps est écoulé. Par contre, Si durant cette période (x2), une autre détection arrive sur (El), la mémoire (B) est validée pour commander le relais (Rl) par l'intermédiaire du circuit de validation (E). Si c'est (E2) qui est sollicité, la mémoire (B) commande le relais (R2) par l'intermédiaire du circuit de validation (F). Enfin, Si (E1) et (E2) sont ouverts en mme temps, c' est-à-dire en cas de détection simultanéeq la porte (6) commande directement le relais (R1) par l'intermédiaire de la porte (S) dont la sortie passe à l'état i. Le schéma de la figure 2 montre un exemple de rXalisa- tion du dispositif étant rappelé que cet exemple ne saurait être considéré comme limitatif car tout autre élément et système remplissant les mêmes fonctions, entrent dans le cadre de l'inven- tion. Le circuit (A), pour transformer le signal reçu, est composé de trois portes NAND (1), (2) et (s), les entrées de la porte (1) étant reliées a (El) et les entres de la porte (2) à (E2). Les sorties respectives des portes (1) et (2) sont connec tées à l'entrée de la porte (3). La mémoire (B) est composée essentiellement de deux portes NAND (4) et (5). L'une des entrées de la porte (4) est reliée à la sortie de la porte (3), autre entrée étant reliée à la sortie de la porte (5). La sortie de la porte (4) est reliée à l'une des entrées de la porte (5) elle-même reliée aux deux entrées d'une porte NAND (6) et a l'une des entrées d'une autre porte (7) dont l'autre entre est reliée à la sortie d'une porte (8) qui a ses deux entrées reliées à l'autre entrée de la porte (5). Les portes NAND (6), (7) et (8) font partie du module de temporisation (C) qui présente un circuit intégré (9) relié notamment à la sortie de la porte (7) et à la sortie de la porte (6) par l'intermédiaire d'une autre porte NÀND (10). La temporisation (D) est composée essentiellement d'une capacité (11) et d'une résistance (12). L'ensemble du circuit (H) comprend en série avec la base d'un transistor (15) des résistances (13) et des diodes (14). L'émetteur du transistor (15) est relié a la masse, son collecteur étant relié à l'entrée de la porte NÀND (T) comme indiqué précédemment. Ainsi décrit, le dispositif constitue un module de base. Plusieurs modules de ce type peuvent autre incorporés dans tout système d'alarme. Les avantages ressortent bien de la decription. L'invention ne se limite aucunement à celui de ses modes d'application non plus qu'à ceux des modes de réalisation de ses diverses parties ayant plus spécialement été indiqués elle en embrasse au contraire toutes les variantes. REVENDICATIONS -t- Dispositif électronique pour détecter tout déclenchement intempestif d'une alarme, caractérisé en ce qu'il comprend en combinaison, convenablement reliés à des entres (El), (E2) con nectées à des organes de détection, un circuit pour transformer le signal détecté et des moyens conformés pour - d'une part, lorsque l'une des entrées est sollicitée et en fonction de la durée de la détection, soit commander des organes de déclenchement de l'alarme, soit mémoriser ledit signal pendant un temps prédéterminé de sorte que si au bout de ce temps prédéterminé aucune autre détection n'intervient sur lune des entrées, les organes de déclenchement de l'alarme ne sont pas commandés et, inversement, si l'une des entrées est sollicitée, le ou les organes de déclenchement sont commandés - et d'autre part, lorsque les entres sont sollicitées simulta dément, commander directement les organes de déclenchement de l'alarme. -2- Dispositif selon la revendication 1, caractérisé en ce que les moyens comprennent essentiellement un bloc mémoire (B) recevant le signal détecté et asservi à un système de temporisation (C), la sortie de ladite mémoire étant reliée à une temporisation pour commander ou non des circuits de validation (E) et (F) qui correspondent respectivement à chacune des entrées (El), (E2) ledit circuit agissant respectivement sur l'un des organes de déclenchement de l'alarme, lesquels organes sont asservis l'un, à un circuit (s) assujetti au circuit de validation (E), l'autre, à un circuit de temporisation (H) assujetti au circuit de validation (F). -3- Dispositif selon la revendication 2, caractérisé en ce que le circuit (G) est une porte NAND dont les entrées sont reliées en parallèle sur les entres asservies aux détecteurs (El) et (E2), tandis que la sortie est reliée a l'une des entrées d'une porte NAND (S) dont l'autre entrée est reliée a la sortie du circuit de validation (E), la sortie de ladite porte (S) étant reliée a l'un des organes de déclenchement de l'alarme. -4- Dispositif selon la revendication 2, caractérisé en ce que l'entrée du circuit (H) est reliée a la sortie du circuit de transformation du signal (A), la sortie dudit circuit (H) étant reliée a l'une des entrées d'une porte NÀND (T) dont l'autre entrée est reliée à la sortie du circuit de validation (F) la sortie de ladite porte (T) étant reliée à l'un des organes de déclenchement de l'alarme. -5- Dispositif selon l'une quelconque des revendications i, 2, 3 et 4, caractérisé en ce que la temporisation (H) est réglée selon un temps déterminé de (x) secondes tandis que le système de temporisation (C) est réglé selon un temps (xl) de sorte que si le signal détecté dure plus de (x) secondes, le circuit (H) commande l'organe de déclenchement correspondant de l'alarme, inversement si le signal détecté dure moins de (x) secondes, le système de temporisation (C) est commandé pour asservir la mb- moire (B) en vue d'enregistrer le signal pendant le temps (xi), la dite mémoire commandant, si une détection arrive sur (El) ou (E2) pendant le temps (x1), l'organe de déclenchement correspandant de l'alarme par l'intermédiaire du circuit de validation (E) ou (F). -6- Dispositif selon la revendication 2, caractérisé en ce que le circuit (A), pour transformer le signal reçu, est composé de trois portes NÀND (i), (v) et (3), les entrés de la porte (t) étant reliées à (E1) et les entrées de la porte (2) à (E2) ; les sorties respectives des portes (1) et (2) sont connectée a l'entrée de la porte (3). -7- Dispositif selon la revendication 2, caractérisé en ce que la mémoire (B) est composée essentiellement de deux portes NAND (4) et (5) ; l'une des entrées de la porte (4) est reliée a la sortie de la porte (3), l'autre entrée étant reliée à la sortie de la porte (5' ; la sortie de la porte (4) est reliée a l'une des entrées de la porte (5) elle-même reliée aux deux entres d'une porte NAND (6) et à l'une des entres d'une autre porte (7) dont l'autre entrée est reliée à la sortie d'une porte (8) qui a ses deux entres reliées a l'autre entre de la porte (5w. -8- Dispositif selon la revendication 7, caractérisé en ce que les portes NAND (6), (7) et (8) font partie du module de temporisation (C) qui présente un circuit intégré (9) relié notamment à la sortie de la porte (7) et à la sortie de la porte (6) par l'intermédiaire d'une autre porte NAND. -9- Dispositif selon la revendication 2, caractérisé en ce que l'ensemble du circuit de temporisation (H) comprend en série avec la base d'un transistor (15) des résistances (13) et des diodes (14) ; l'émetteur du transistor (15) est relié à la masse, son collecteur étant relié a l'entrée de la porte NÀND (T).