Brevet FR2597648A1 — publié le 19871023

Circuit d'échantillonnage et maintien de signal à faible résidu d'échantillonnage et utilisation de ce circuit au double échantillonnage corrélé de signaux La présente invention concerne un circuit d'échantillonnage et maintien à faible résidu d'échantillonnage et son utilisation au double échantillonnage corrélé de signaux fournis notamment par des dispositifs à transfert de charge, ces signaux pouvant être éventuellement des signaux vidéo. Il est connu de réaliser des circuits d'échantillonnage et maintien à l'aide d'une cellule de mémorisation d'échantillons de signaux fournis par un interrupteur de courant et un condensateur. Dans ces réalisations l'interrupteur de courant est souvent constitué par un transistor à effet de 10 champ relié par une électrode de source ou de drain au condensateur, l'autre électrode respectivement drain ou source recevant le signal à échantillonner. L'état ouvert ou fermé de l'interrupteur de courant ainsi constitué est commandé par des impulsions d'échantillonnage appliquées sur l'électrode de grille du transistor à effet de champ. A chaque 15 impulsion d'échantillonnage, un courant circule dans le transistor à effet de champ qui charge le condensateur pendant toute la durée o l'impulsion de commande est appliquée. Cependant, les capacités interélectrodes des transistors à effet de champ sont la cause de tensions parasites résiduelles à la fréquence des 20 signaux de commande qui se superposent au signal échantillonné à la sortie du circuit d'échantillonnage. Le but de l'invention est de pallier les inconvénients précités. A cet effet, l'invention a pour objet, un circuit d'échantillonnage et maintien de signal à faible résidu d'échantillonnage caractérisé en ce 25 qu'il comprend un premier circuit échantillonneur-bloqueur sur l'entrée duquel est appliqué le signal à échantillonner, un deuxième circuit échantillonneur-bloqueur identique au premier circuit échantillonneur sur l'entrée duquel est appliqué un niveau de tension électrique continu et un amplificateur différentiel couplé par une première entrée à la sortie du 30 premier circuit échantillonneur-bloqueur et par une deuxième entrée à la sortie du deuxième circuit échantillonneur-bloqueur, les premier et deuxième circuits échantillonneurs-bloqueurs étant commandés par des mêmes impulsions de commande pour que le signal échantillonné fourni à la sortie de l'amplificateur différentiel soit un signal pur débarrassé des 5 signaux parasites déchantillonnage fournis par le premier circuit échantillonneur-bloqueur. L'invention a également pour objet l'utilisation du circuit rd'échantillonnage et maintien au double échantillonnage corrélé de signaux fournis par des dispositifs à transfert de charge. Le circuit d'échantillonnage et maintien de signal, selon l'invention, a principalement pour avantage qu'il permet l'Péchantillonnage de signaux sur une grande dynamique, de présenter des temps d'acquisition et d'établissement très faibles, avec une durée de rétention de l'information très grande en raison des courants de fuite très faibles des premier et 15 deuxième circuits d'échantillonnage. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui suit faite en regard des dessins annexés qui représentent: - la figure I le schéma de réalisation du circuit d'échantillonnage 20 et maintien selon rinvention; - la figure 2 un schéma de réalisation d'un circuit échantillonneurbloqueur; - la figure 3 un graphe des temps illustrant le fonctionnement d'un circuit échantillonneur conforme à la figure 2; - la figure 4 un schéma de principe pour illustrer le fonctionnement (d'un étage de conversion charge-tension d'un dispositif à transfert de charge; - la figure 5 un chronogramme pour illustrer le fonctionnement du dispositif de la figure 4 lorsque celui-ci est sollicité par des signaux de 30 commande de dispositifs à transfert de charges; - la figure 6 une utilisation du dispositif selon l'invention au traitement des signaux fournis par des étages de conversion chargetension du type représenté à la figure 4; - la figure 7 un chronogramme illustrant le fonctionnement du 35 dispositif représenté à la figure 6. Le circuit d'échantillonnage et de maintien qui est représenté à la figure 1, comprend un premier circuit échantillonneur-bloqueur 1 et un deuxième circuit échantillonneur-bloqueur 2, représentés respectivement à rintérieur de rectangles en pointillés, reliés tous deux à un amplificaS teur différentiel 3 au travers respectivement d'amplificateurs-adapteurs d'impédance 4 et 5. Le signal à échantillonner est appliqué à l'entrée du circuit échantillonneur-bloqueur I au travers d'un amplificateur opérationnel 6, Papplication de ce signal pouvant se faire indifféremment sur les entrées E + ou E - de l'amplificateur 6. Le circuit échantillonneur10 bloqueur 1 est constitué de façon connue par un interrupteur de courant 7 placé en série entre la sortie de l'amplificateur 6 et l'entrée de l'amplificateur-adaptateur d'impédance 4 et par un condensateur 8 placé entre l'entrée de l'amplificateuradaptateur d'impédance 4 et le circuit de masse M du circuit. De façon similaire le circuit échantillonneur-bloqueur 15 2 est constitué par un interrupteur de courant 9 et par un condensateur 10 placé entre l'entrée de l'amplificateur-adaptateur cd'impédance 5 et le circuit de masse de l'ensemble du dispositif. L'interrupteur de courant 9 a pour fonction d'appliquer une tension continue E2 à l'entrée de l'amplificateuradaptateur d'impédance 5 et de charger, durant tout le 20 temps o cette tension est appliquée, le condensateur 10. Les interrupteurs de courant 7 et 9 sont commandés simultanément par un signal de commande VcUn mode de réalisation des circuits échantillonneurs-bloqueurs est représenté à la figure 2. L'échantillonneur-bloqueur représenté est consti25 tué par un transistor à effet de champ 11 qui joue le rôle des interrupteurs de courant 7 et 9, d'un condensateur 12 similaire aux condensateurs 8 et 10 de la figure 1, couplé à l'électrode de grille d'un transistor à effet de champ 13 monté en adaptateur d'impédance au moyen d'une résistance 14 placée dans le circuit de l'électrode de source du transistor à effet de 30 champ 13. Sur la figure 2, le signal Ve échantillonné est appliqué sur l'électrode de drain du transistor 1l et est appliqué aux bornes du condensateur 12 lorsqu'une impulsion de commande positive Vc est appliquée sur lélectrode de grille du transistor 11, pour réaliser l'échantillonnage. En supposant que dans l'exemple représenté le transistor à 35 effet de champ 11 est un transistor de type N à enrichissement les potentiels sur ces électrodes sont définis de la manière qui est représentée à la figure 3 qui représente juxtaposées sur un même graphe les tensions de commande V du transistor de champ 11, la tension à c échantillonner V appliquée sur le drain du transistor 11 et la tension Vs e obtenue sur Pélectrode de source du transistor à effet de champ 13. Il apparaît sur la figure 3 que l'amplitude maximale de la tension de commande de l'électrode de grille du transistor à effet de champ Il doit avoir une amplitude VH supérieure de quelques volts à la tension maximale VM de la tension Ve pouvant être échantillonnée et que le niveau bas 10 de cette tension de commande doit être tel que le transistor à effet de champ 11 reste bloqué malgré l'évolution de la tension appliquée sur l'électrode de drain vers une valeur minimale V. L'instant d'échanm tillonnage est déterminé pendant toute la durée pendant laquelle le signal de commande Vc présente son amplitude maximale VH et durant cet 15 instant, la tension correspondante du signal à échantillonner Ve est appliquée aux bornes du condensateur 12 pour rester mémorisée aux bornes de ce condensateur jusqu'à l'apparition de Pimpulsion de commande suivante. La tension développée aux bornes du condensateur 12 est lue au travers du transistor à effet de champ 13 dont la haute valeur d'impé20 dance d'entrée limite la décharge du condensateur 12. Pour permettre un bon fonctionnement du dispositif selon l'invention, il est impératif que les deux circuits échantillonneurs- bloqueurs 1 et 2 soient réalisés de façon strictement identiques, pour que l'amplificateur différentiel 3 puisse éliminer les signaux parasites d'échantillonnage dûs aux imperfections de 25 l'interrupteur de courant 7, puisque dans cette hypothèse, les mêmes signaux parasites sont nécessairement engendrés par l'interrupteur de courant 9. De la sorte, les signaux parasites engendrés par chacun des circuits échantillonneurs- bloqueurs 1 et 2 sont soustraits les uns des autres par Pamplificateur différentiel 3 et le signal échantillonné fourni 30 par la sortie du circuit amplificateur différentiel 3 est ainsi débarrassé des signaux parasites transmis par les capacités parasites inter-électrodes des interrupteurs de courant 11. Le circuit d'échantillonnage et de maintien selon l'invention qui vient d'être décrit à raide des figures 1, 2 et 3 peut être appliqué 35 avantageusement à la réalisation de circuits à double échantillonnage et maintien corrélé utilisables pour le traitement des signaux fournis par les dispositifs à transfert de charge et notamment pour le traitement des signaux vidéo fournis par les matrices à transfert de charges des caméras de télévision. Une illustration de ce problème est fournie par les figures 4 5 et 5 qui représentent, figure 4 le schéma de principe de l'étage de conversion "charge-tension" qui constitue généralement un dispositif à transfert de charge et figure 5 un chronogramme pour illustrer le fonctionnement du dispositif de la figure 4 lorsque celui-ci transmet un signal. L'étage de conversion charge-tension électrique qui est représenté 10 à la figure 4 comprend, un transistor à effet de champ 15, relié en série à un condensateur 16 entre un potentiel + UR de référence et un point de masse M. Le point commun entre la source ou le drain du transistor 15 avec le condensateur 16 est relié à la grille de commande d'un transistor à effet de champ 17 qui est alimenté sur son drain ou sur sa source par une 15 source de courant 18. Dans le dispositif à transfert de charge qui est ainsi représenté, des charges électriques q à transférer sont appliquées au point commun 19 entre le transistor 15 et le condensateur 16. Celles-ci développent une tension aux bornes du condensateur 16. Entre deux injections de charge, le condensateur 16 est réinitialisé avec une tension 20 de référence UR par la mise en conduction du transistor 15 qui reçoit sur sa grille un signal d'initialisation INIT. Le signal développé aux bornes du condensateur 16 est recopié par le transistor 17 qui restitue un signal Vs aux bornes de la source de courant 18. Le transistor 17 permet ainsi la lecture à haute impédance du signal qui est ainsi développé aux bornes du 25 condensateur 16. En retournant au chronogramme représenté à la figure 5, le signal Vs apparaît composé de trois parties qui apparaissent régulièrement au cours d'intervalles de temps T1, T2 et T3 juxtaposés dans cet ordre sur la figure 5. La partie non utile du signal Vs, référençant par exemple le niveau du noir d'un signal vidéo apparaît durant l'intervalle de temps T1. La partie du signal utile apparaît au cours de l'intervalle de temps T2. Enfin la partie du signal qui apparaît durant Pintervalle de temps T3 est provoquée par l'impulsion d'initialisation qui est appliquée sur la grille du 35 transistor 15. Pendant l'intervalle de temps T2 l'amplitude du signal Vs peut varier entre un niveau de référence, par exemple, celui du noir si le signal Vs est un signal vidéo, lorsqu'aucune charge n'est injectée dans le condensateur 16 et jusqu'à un niveau maximal correspondant à un niveau de saturation lorsque les charges injectées dans le condensateur 16 5 développent une tension maximale négative. La partie apparaissant durant rintervalle de temps T3 devrait théoriquement avoir le même niveau que la partie apparaissant durant l'intervalle de temps T1 car elle correspond à la phase d'initialisation mais on constate qu'une impulsion parasite est ajoutée au signal pendant la durée de cette initialisation, cette impulsion 10 étant gue au couplage capacitif existant entre le condensateur 16 et Pélectrode de commande du transistor 15. Cette difficulté est surmontée grâce à l'utilisation du circuit selon rinvention pour réaliser un circuit de multiplexage du type de celui qui est représenté à la figure 6. Le dispositif représenté à la figure 6 15 comprend un premier amplificateur 20, des premier, deuxième et troisième circuits échantillonneurs-bloqueurs portant respectivement les références 21, 22 et 23, un amplificateur 24 et un circuit soustracteur 25. L'amplificateur 20 reçoit sur son entrée le signal Vs de la figure 5 fourni par le dispositif à transfert de charges, décrit précédemment à Paide de la 20 figure 4, à la sortie duquel il est connecté. La sortie (point A) du circuit amplificateur 20 est reliée d'une part, à Pentrée du premier circuit échantillonneur-bloqueur 21 et d'autre part, à Pentrée du deuxième circuit échantillonneur-bloqueur 22. La sortie (point B) du premier circuit échantillonneur-bloqueur 21 est reliée à l'entrée du troisième circuit 25 échantillonneur-bloqueur 23 par Pintermédiaire du circuit amplificateur 24. Les sorties des deuxième (point C) et troisième (point D) échantillonneurs-bloqueurs 22 et 23 sont reliées respectivement aux entrées marquées %i+" et "-" du circuit soustracteur 25. Chacun des circuits échantillonneurs-bloqueurs 21, 22, 23 est constitué de façon 30 connue par des interrupteurs de courant à transistor à effet de champ ou équivalent notés respectivement 21a, 22a, 23a et par des condensateurs référencés respectivement 21b, 22b, et 23b. Le condensateur 22b est branché entre rentrée marquée "±" du circuit soustracteur 25 et la ligne de masse M. Le condensateur 21b est relié entre Pentrée du circuit 35 amplificateur 24 et la ligne de masse M. Le condensateur 23b est relié entre l'entrée marquée "-" du soustracteur 25 et la ligne de masse M. Le circuit interrupteur 22a réalise la connexion de la sortie du circuit amplificateur 20 avec d'une part, l'entrée marquée "+" du circuit soustracteur 25 et d'autre part, rl'extrémité correspondante du condensateur 22b. 5 Le circuit interrupteur 21a réalise la connexion entre la sortie du circuit amplificateur 20 avec d'une part, rl'entrée du circuit amplificateur 24 et l'extrémité correspondante du condensateur 21b. Enfin l'interrupteur de courant 23a réalise la connexion entre la sortie du circuit amplificateur 24 avec d'une part, rentrée "-" du circuit soustracteur 25 et d'autre part, 10 rextrémité correspondante du condensateur 23b. L'interrupteur de courant 21a est commandé par un signal d'échantillonnage ECH 1 et les interrupteurs de courant 22a et 23a sont commandés simultanément par un signal d'échantillonnage ECH 2 dont les positions relatives dans le temps par rapport au signal d'entrée Vs sont 15 représentées à la figure 7. Le signal Vs représenté à la figure 7 a la forme du signal de la figure 5 à la différence toutefois qu'il lui est rajouté une composante de bruit BBF basse fréquence dont l'enveloppe est représentée en pointillés. Le signal qui est représenté en-dessous du signal Vs est le signal d'échantillonnage ECH I qui commande la fermeture de l'interrup20 teur de courant 21a à chaque apparition du niveau de noir du signal Vs. Le signal échantillonné représentant les niveaux de noir du signal Vs qui est appliqué sur rentrée de l'amplificateur 24 est représenté à la ligne suivante sous la forme de paliers représentant les niveaux successifs de noir du signal Vs. Le signal ECH 2, qui est représenté à la ligne suivante 25 et qui commande la fermeture des interrupteurs de courant 22a et 23a apparaît simultanément aux instants d'apparition de l'information utile du signal Vset les échantillons retenus qui sont mémorisés dans le condensateur 22b branché à l'entrée marquée "+" du circuit soustracteur 25 sont représentés à la ligne suivante sous la forme de deux signaux juxtaposés 30 correspondant, dans l'exemple de représentation du signal Vs, à deux niveaux, minimal, N1, et maximal, N2, N1 correspond par exemple pour un signal vidéo à un niveau de noir et N2 au niveau de saturation. La ligne suivante représente le signal qui est appliqué à l'entrée marquée "-" du soustracteur 25 et qui correspond au transfert des niveaux du signal, 35 mémorisé dans le condensateur 21b, dans le condensateur 23b aux instants d'échantillonnage ECH 2. Enfin sur la dernière ligne sont représentés les signaux correspondant aux niveaux N1 et N2 du signal Vs représenté sur la première ligne et qui apparaissent en sortie du circuit soustracteur 25 (point E). Si Pon désigne par BBF la composante de bruit basse fréquence, par PAR I le signal parasite fourni par le circuit échantillonneur-bloqueur 21, par PAR 2 le signal parasite fourni respectivement par chacun des circuits échantillonneurs-bloqueurs 22, 23, et par Su le signal utile du signal Vs, le fonctionnement du circuit de la figure 6 peut être explicité à 10 Paide 'e ces notations de la façon suivante. Le signal qui est mémorisé dans le condensateur 21b par le circuit échantillonneur-bloqueur 21 contient l'information bruit basse fréquence BBF auquel s'ajoute le signal parasite PAR 1. Le signal qui est mémorisé dans le condensateur 22b par le circuit échantillonneur-bloqueur 22 contient l'information de signal 15 utile Su auquel s'ajoute le bruit basse fréquence BBF et le signal parasite fourni par réchantillonneur-bloqueur 22. Le signal qui est mémorisé dans le condensateur 23b de l'échantillonneur-bloqueur 23 contient le bruit basse fréquence BBF auquel s'ajoute le signal parasite PAR 2 fourni par le circuit échantilonneur-bloqueur 23, le signal parasite PAR I ayant été 20 éliminé par léchantillonneur-bloqueur 23. Le circuit soustracteur 25 qui effectue la soustraction entre Pl'amplitude du signal qui est mémorisé dans le condensateur 22b et lamplitude du signal qui est mémorisé dans le condensateur 23b fournit dans ces conditions un signal qui vérifie la relation (Su + BBF + PAR 2) - (BBF + PAR 2) = Su Le signal fourni par la sortie du circuit soustracteur 25 apparaît par conséquent débarrassé des composantes de bruit et des parasites transmis par les différents échantillonneurs-bloqueurs, et dans le cas o le signal traité est un signal vidéo, l'alignement du noir pour chaque 30 échantillonnage du signal de luminance sera dans ces conditions bien réalisé. REVENDICATIONS 1. Circuit cd'échantillonnage et maintien de signal à faible résidu d'échantillonnage caractérisé en ce qu'il comprend, un premier circuit échantillonneur-bloqueur (1) sur l'entrée duquel est appliqué le signal à échantillonner, un deuxième circuit échantillonneur-bloqueur (2) identique 5 au premier circuit échantillonneur (1) sur l'entrée duquel est appliqué un niveau de tension électrique continu, et un amplificateur différentiel (3) couplé par une première entrée à la sortie du premier circuit échantillonneur-bloqueur (I) et par une deuxième entrée à la sortie du deuxième circuit échantillonneur-bloqueur (2), les premier et deuxième 10 circuits échantillonneurs-bloqueurs (1, 2) étant commandés avec des mêmes impulsions de commande pour que le signal échantillonné fourni à la sortie de l'amplificateur différentiel (3) soit un signal pur débarrassé des signaux parasites d'échantillonnage fournis par le premier circuit échantillonneur-bloqueur (1). 2. Circuit selon la revendication 1, caractérisé en ce que le premier et le deuxième circuit échantillonneur-bloqueur comprennent un condensateur (12) chargé au travers cd'un interrupteur de courant (11). 3. Circuit selon la revendication 2, caractérisé en ce que chaque interrupteur de courant est constitué par un transistor à effet de 20 champ (1l1). 4. Circuit selon les revendications 2 et 3, caractérisé en ce que la tension développée aux bornes du condensateur est lue au travers d'un transistor à effet de champ (13) monté en adaptateur cd'impédance. 5. Utilisation du circuit d'échantillonnage et maintien selon l'une 25 quelconque des revendications I à 4 au double échantillonnage corrélé de signaux fournis par les dispositifs à transfert de charge, caractérisé en ce que dans cette utilisation le signal est appliqué cd'une part à l'entrée du premier circuit échantillonneur-bloqueur (22) et d'autre part à l'entrée du deuxième circuit échantillonneur-bloqueur (23) au travers d'un troisième 30 circuit échantillonneur-bloqueur (21), les signaux de commande d'échantillonnage des premier et deuxième circuits échantillonneurs-bloqueurs (22, 23), étant appliqués simultanément durant les périodes d'apparition de l'information utile du signal et le signal de commande déchantillonnage du ?597648 troisième circuit échantillonneur-bloqueur (21) étant appliqué durant les périodes d'apparition de la partie non utile du signal.