Brevet FR2593630A1 — publié le 19870731

-2593630 ECRAN D'AFFICHAGE A MATRICE ACTIVE A RESISTANCE DE DRAIN ET PROCEDES DE FABRICATION DE CET ECRAN La présente invention a pour objet un écran d'affichage à matrice active à résistance de drain et des procédés de fabrication de cet écran. Un écran d'affichage à matrice active comprend généralement deux plaques entre lesquelles est intercalé un matériau électro-optique comme un cristal liquide. Sur l'une des plaques, on trouve une matrice de pavés conducteurs transparents, des tran- sistors en couches minces, une famille de lignes con- ductrices d'adressage et une famille de colonnes con- ductrices d'adressage. Chaque transistor possède une grille reliée à une ligne, une source reliée à un pavé et un drain relié à une colonne. Sur la seconde pla- que, on trouve une contre-électrode. Une telle structure est représentée sur La figure 1. On y a représenté de manière simplifiée une plaque inférieure 10 portant des colonnes conductrices 12 et des lignes conductrices 14, un transistor 20, un pavé conducteur 22, et une plaque supérieure 24 recou- verte d'une contreéLectrode 26. Pour obtenir une telle structure, on peut mettre en oeuvre un procédé dont les principales éta- pes sont illustrées sur la figure 2. Ce procédé com- prend les opérations suivantes: - préparation d'un substrat de verre 30 par nettoyage physico-chimique; - dépôt d'une couche 32 de matériau conduc- teur transparent, par exemple en oxyde d'étain et d'indium (ITO) (a); première photogravure, pour donner à la couche 32 la forme de colonnes 34 et de pavés 36 munis d'un appendice rectangulaire 38 (b); - dépôts d'une couche de silicium amorphe hydrogéné 40, d'une couche de silice 42 et d'une cou- che d'aluminium 44, chaque dépôt étant effectué à en- viron 250 C (c), - seconde photogravure, pour définir des lignes 46 chevauchant les appendices 38 et croisant les colonnes et définissant des transistors (d), - passivation générale par dépôt d'une cou- che de SiO2 (non représentée). Un teL procédé, à deux niveaux de masquage, est décrit dans La demande de brevet français FR-A-2 533 072. MaLgré sa simpLicité, ce procédé présente des inconvénients: - tout d'abord, en cas de court-circuit drain-griLLe d'un transistor,une colonne entière se trouve en court-circuit avec une Ligne, - ensuite, La Largeur d'une Ligne, dans La zone o celle-ci croise une colonne, est déterminée par La largeur du canal du transistor, de sorte qu'on ne peut la réduire à volonté dans le but de diminuer Les risques de court-circuit LignecoLonne, - enfin, L'épaisseur de l'isolant qui sépare une Ligne et une colonne est, par construction même, la même que ceLLtte de L'isolant situé sous la grille du transistor, de sorte que, Là non plus, on n'est pas maître de L'accroissement de cette épaisseur en vue de réduire les risques de court-circuit. Le but de l'invention est justement de remé- dier à ces inconvénients. A cette fin, l'invention préconise l'utilisation d'une bande auxiliaire de ma- tériau conducteur présentant une certaine résistivi- té, cette bande étant placée à côté de chaque pavé. Chaque transistor est alors formé dans La zone de chevauchement d'une ligne avec cette bande et avec l'appendice lié au pavé. Par ailleurs, chaque bande est reliée à une colonne. Tous Les inconvénients énu- mérés plus haut sont alors éLiminés: - en cas de court-circuit draingrille, la résistance présentée par la bande évite le court-cir- cuit franc entre la ligne et La colonne, - le drain du transistor n'est plus formé par la colonne, de sorte qu'il y a indépendance entre les transistors et les zones de croisements lignes- colonnes: on pourra réduire la largeur de La ligne à son passage audessus des colonnes sans réduire pour autant cette largeur au niveau des grilles des tran- sistors; on pourra aussi donner à l'épaisseur de l'isolant séparant Lignes et colonnes une valeur plus grande que l'épaisseur de L'isolant sous la grille des transistors. On peut ajouter un autre avantage à cette liste. Dans une demande de brevet déposée par le pré- sent Demandeur le même jour que la présente demande, il est décrit un écran d'affichage à matrice active dans lequel les lignes et/ou les colonnes sont reliées entre elles par une résistance. Cette disposition permet d'éviter les inconvénients liés à des coupures de lignes et de colonnes. En effet, en cas de coupure, la partie isolée se trouve portée à un potentiel égal à la demi-somme des potentiels des lignes ou des co- lonnes adjacentes. Mais une telle disposition suppose que les colonnes présentent une résistance pas trop élevée, ce qui n'est malheureusement pas le cas avec le procédé de l'art antérieur o le matériau consti- tuant les colonnes est le même que le matériau consti- tuant Les pavés, c'est-à-dire en pratique, de l'ITO. Avec L'invention, la plus grande latitude est laissée pour la réalisation des colonnes, ce qui permet d'uti- Liser des matériaux moins résistifs. La technique en liser des matériaux moins résistifs. La technique en question est alors utilisable. De façon précise, la présente invention a donc pour objet un écran d'affichage à matrice active comprenant une première plaque revêtue d'une matrice de pavés conducteurs, de transistors en couches min- ces, d'une famille de lignes conductrices d'adressage, et d'une famille de colonnes conductrices d'adressage chaque transistor ayant une grille reliée à une ligne, une source formée par un appendice relié à un pavé et un drain relié à une colonne, cet écran comportant encore une seconde plaque comprenant une contre-élec- trode et un matériau électro-optique inséré entre Les deux parois, cet écran étant caractérisé par Le fait que chaque connexion drain-colonne s'effectue par une bande de matériau conducteur présentant une certaine résistance, Le drain de chaque transistor étant formé par la partie de cette bande située dans la zone o une ligne chevauche cette bande et par Le fait que chaque ligne possède une certaine largeur dans la zone o sont formés les transistors et une autre largeur, plus faible que la première, dans la zone o elle se croise. La présente invention a également pour objet des procédés de fabrication d'un écran tel qu'iL vient d'être défini. De toutes façons, les caractéristiques de l'invention apparaîtront mieux à la lecture de la des- cription qui suit, d'exemples de réaLisation donnés à titre explicatif et nullement Limitatif. Cette des- cription se réfère à des dessins annexés sur les- quels: - La figure 1, déjà décrite, montre la structure d'un écran d'affichage à matrice active, selon l'art antérieur, - la figure 2, déjà décrite, iLLustre un procédé de fabrication connu utilisé pour fabriquer un écran d'affichage à matrice active, - La figure 3 montre un premier mode de mise en oeuvre du procédé de l'invention, - la figure 4 montre un second mode de mise en oeuvre du procédé de l'invention, - La figure 5 illustre une variante à double transistor de commande. Sur Les figures 3 et 4 qui vont être décri- tes, la partie gauche représente des vues de dessus et la partie droite des coupes, respectivement selon AA, BB et CC. Sur la figure 3, on voit trois étapes (a, b, c) d'un premier mode de mise en oeuvre du procédé selon l'invention. Les opérations effectuées sont les suivan- tes: - dépôt sur un substrat isolant 50, par exemple en verre, d'une couche d'un matériau conduc- teur transparent 52 par exemple en oxyde d'étain et d'indium ITO et, éventuellement, d'une couche 54 de + silicium amorphe dopé n, - première photogravure de cette ou de ces couches pour former des pavés 51 ayant un appendice 53 et des bandes 55 ayant une partie longitudinale 55l qui longe le côté d'un pavé et l'appendice et une partie tranversale 55t à angle droit (partie a) à la base de la bande, - dépôt d'une couche 56 d'un premier métal et d'une couche d'un premier isolant 58, - deuxième photogravure appliquée à ces deux couches pour dessiner des colonnes chevauchant la partie transversale des bandes, ce qui connecte Les colonnes aux bandes (partie b), cette deuxième photo- + gravure laissant intactes les couches de Si n et d'ITO, - dép8t d'un empilement formé d'une couche de silicium amorphe hydrogéné aSi:H, d'une couche 62 d'un deuxième isolant et d'une couche 64 d'un second métal, troisième photogravure appliquée à l'em- pilement précédent pour former des lignes chevauchant les appendices des pavés et l'extrémité supérieure des bandes; c'est dans ces zones de chevauchement que sont formés les transistors 61; cette troisième photogravure laisse intact le premier isolant. La largeur des lignes peut être plus grande dans la zone des transistors que dans les zones de croisement avec les colonnes (comme on le voit sur La partie c). En pratique, le premier et le second iso- Lants peuvent être tous deux de la silice SiO2 et les premier et second métaux de l'atuminium. On peut se rendre compte, sur cet exemple, que tous Les buts poursuivis par l'invention sont atteints: - la bande 55 constitue une résistance qui protège la colonne si le transistor claque. Si l'ITO fait 104'.L par carré et si la bande fait 10 carrés (5 pmx50 pm) alors cette résistance est de 100 k L.; elle ne crée pas de chute de potentiel supérieure à 0,1 V lorsque le transistor est passant, - la ligne est de largeur plus faible sur la colonne que sur le transistor, - l'isolant de grille et l'isolant de croi- sement sont d'épaisseur et éventuellement de nature différentes. Par ailleurs, Le transistor est identique à celui des structures obtenues par le procédé décrit dans le document FR-A-2 533 072 déjà cité avec toutes les qualités qui en découlent. Si l'on veut combiner la présente invention avec La disposition protégée dans La demande simuLta- nee du même inventeur évoquée plus haut, il suffit de rajouter, Lors du premier niveau de masquage, un rec- tangle en ITO, faisant Le tour de La plaque et d'empê- cher, au 3ème niveau de masquage, Le dépôt de aSi:H et SiO2 sur Les extrémités droite et gauche de ce rectan- gLe, afin qu'un contact puisse se faire avec Le deu- xième métaL. Les Lignes et Les colonnes seront aLors reLiées entre eLLes par des bandes d'ITO à La périphé- rie du dispositif. La figure 4 iLLustre un procédé Légèrement différent qui comprend Les opérations suivantes: i - sur un substrat isoLant 50, dépôt d'une couche 52 de matériau conducteur transparent (par exempLe en ITO) et éventueLLement d'une couche 54 de + siLicium amorphe dopé n, - première photogravure pour dessiner des pavés 51 munis d'un appendice 53, des colonnes 57 et des bandes 55 reLiées aux colonnes, - dépôt d'une couche 58 d'un premier iso- tant, - deuxième photogravure appLiquée à cet + isoLant sans toucher à Si n ni à ITO, pour former des colonnes isoLantes recouvrant Les coLonnes conductri- ces; La Largeur de L'isoLant est de préférence plus grande que ceLLe du métaL de La coLonne, de teLLe sorte que L'isoLant déborde La coLonne et L'isoLe com- pLètement, - dépôt d'un empiLement constitué d'une couche 60 de aSi:H, d'une couche 62 d'un second isoLant et d'une couche 64 d'un second métaL, - troisième photogravure de L'empiLement précédent en épargnant L'ITO et, éventueLLement, Le premier isoLant, pour dessiner des Lignes passant au- dessus des appendices et au-dessus de La partie supé- rieure des bandes. Comme dans la variante précédente, la largeur de la Ligne est de préférence pLus étroite au croisement des colonnes que sur les transistors. L'inconvénient de cette solution est que le matériau constituant les colonnes est de i'ITO; sa résistance est donc grande, ce qui est incompatible avec La disposition protégée par la demande évoquée plus haut et déposée par le présent Demandeur. En revanche, l'isolement des colonnes est excelLent. Dans les deux procédés qui viennent d'être décrits on observera que la géométrie des transistors est peu sensible à l'alignement du masque utilisé pour la troisième photogravure, car la ligne qui définit le transistor chevauche deux bandes allongées (L'appen- dice et L'extrémité supérieure de la bande de conne- xion à La colonne), ce qui permet des incertitudes sur la position du masque. Dans la seconde variante du procédé, illus- trée sur la figure 4, on peut déposer sur L'ITO, avant + Le Si n une couche métallique supplémentaire qui sera gravée en même temps que Le Si n.+ Lors-de.La troisième opération de gravure. L'avantage de cette variante est de conduire à des colonnes à double couches conductri- ces (ITO et métaL), ce qui réduit Leur résistance. Dans ce qui précède, chaque pavé est muni d'un seut appendice et est commandé par un seul tran- sistor. Mais l'invention peut fort bien s'appliquer au cas o chaque pavé est muni de deux appendices et est commandé par deux transistors, comme illustré sur la figure 5. Le pavé Pj est commandé par le transistor Tij relié à la ligne Li et à La colonne Cj et par Le transistor Tij* relié à La ligne Li+1 et à la colonne Cj+1. On obtient ainsi une redondance qui peut être utile en cas de défaut au niveau d'un transistor. Si les deux transistors fonctionnent, l'image affichée est finalement décalée d'un pas vers la qtuche et vers le haut. Pour terminer, on peut indiquer que la pré- sente invention peut être combinée avec une autre disposition qui fait l'objet d'une autre demande de brevet déposée le jour même du dépôt de la présente demande et qui préconise l'utilisation d'une couche résistive sous la grille du transistor. Si ces deux dispositions sont combinées, on obtient donc deux ré- sistances de protection en série qui protègent effica- cement l'écran contre les court-circuits grille- drain. REVENDICATIONS 1. Ecran d'affichage à matrice active com- prenant une première plaque (10) revêtue d'une matrice de pavés conducteurs (22), de transistors en couches minces (20), d'une famille de lignes conductrices d'adressage (14) et d'une famille de colonnes conductrices d'adressage (12), chaque transistor (20) ayant une grille reliée à une ligne, une source formée par un appendice relié à un pavé et un drain relié à une colonne, cet écran comportant encore une seconde pla- que (24) comprenant une contre-électrode (26) et un matériau éLectrooptique inséré entre les deux parois, cet écran étant caractérisé par le fait que chaque connexion drain-colonne s'effectue par une bande (55) de matériau conducteur présentant une certaine résis- tance, le drain de chaque transistor étant formé par La partie de la bande située dans La zone o une ligne chevauche cette bande et par le fait que chaque ligne possède une certaine largeur dans La zone o sont for- més les transistors et une autre largeur, plus faible que la première, dans la zone o eltte croise une co- lonne d'adressage. 2. Ecran d'affichage selon la revendication 1, caractérisé par le fait que la bande conductrice (55) présentant une certaine résistance est constituée dans le matériau même (52) qui constitue Les pavés conducteurs. 3. Ecran d'affichage selon la revendication 2, caractérisé par le fait que ce matériau est de l'oxyde d'étain-indium (ITO). 4. Procédé de fabrication d'un écran d'affi- chage à matrice active conforme à la revendication 1, ce procédé consistant à réaliser une première paroi (10) portant des premières armatures de condensateurs (22), des transistors à couches minces (20), des li- gnes (14) et des colonnes (12) conductrices d'adressa- ge, et à réaliser une paroi supérieure (24) revêtue d'une contreélectrode (26) formant seconde armature des condensateurs, ce procédé étant caractérisé par le fait que, pour, réaliser la paroi inférieure, on ef- fectue les opérations suivantes: - dépôt sur un substrat isolant (50) d'une couche d'un premier matériau conducteur (52, 54), - première photogravure appliquée à cette couche pour constituer des pavés (51) formant une des armatures des futurs condensateurs, chaque pavé possé- dant un appendice (53), cette première photogravure laissant subsister en outre une bande (55) ayant une partie longitudinale (55L) s'étendant le long du pavé et de son appendice et une partie transversale (55t), - dépôt d'une couche d'un second matériau conducteur (56) et d'une couche d'un premier matériau isolant (58), - deuxième photogravure appliquée à ces deux dernières couches pour laisser subsister des colonnes parallèles à la partie longitudinale (55L) des bandes et en contact avec la partie transversale (55t) de ces bandes, - dépôt d'un empilement constitué d'une cou- che (60) de silicium amorphe hydrogéné sur l'ensemble, d'une couche (62) d'un second matériau isolant, d'une couche (64) d'un troisième matériau conducteur, - troisième photogravure appliquée à cet em- pilement pour laisser subsister des Lignes, ces lignes passant au-dessus des appendices (53) des paves et au- dessus de l'extrémité des bandes (55) et y formant des transistors, la largeur des lignes pouvant être supé- rieure dans la région des transistors à ce qu'elle est dans Les régions o elles croisent les colonnes. 5. Procédé de fabrication d'un écran d'affi- chage à matrice active conforme à la revendication 1, ce procédé consistant à réaliser une première paroi (10) portant des premières armatures de condensateurs (22), des transistors à couches minces (20), des lignes (14) et des colonnes (12) conductrices d'adres- sage, et à réaliser une paroi supérieure (24) revêtue d'une contreélectrode (26) formant seconde armature des condensateurs, ce procédé étant caractérisé par le fait que, pour réaliser la paroi inférieure, on effec- tue les opérations suivantes: - dép8t sur un substrat isolant (50) d'une couche d'un premier matériau conducteur (52, 54), - première photogravure appliquée à cette couche pour constituer des pavés (51) formant une des armatures des futurs condensateurs, chaque pavé possé- dant un appendice (53), cette première photogravure laissant subsister en outre des bandes (55) ayant une partie longitudinale (551) s'étendant le Long du pavé et de son appendice et une partie transversale (55t) et des colonnes (57) en contact avec La partie trans- versaLe des bandes, - dépôt d'une couche d'un premier matériau isolant (58), - deuxième photogravure appliquée à cette couche isolante pour laisser cet isolant sur les co- lonnes, - dépôt d'un empilement constitué d'une couche (60) de silicium amorphe hydrogéné sur l'ensem- ble, d'une couche (62) d'un second matériau isolant, d'une couche (64) d'un troisième matériau conducteur, - troisième photogravure appliquée à cet empilement pour laisser subsister des Lignes, ces lignes passant audessus des appendices (53) des pavés et au-dessus de l'extrémité des bandes (55) et y for- mant des transistors, la largeur des Lignes pouvant être supérieure dans la région des transistors à ce quelle est dans les régions o elles croisent les co- Lonnes.