Brevet FR2591004A1 — publié le 19870605

Système de boucle à verrouillage de phase numérique d'ordre élevé. La présente invention se rapporte à des systèmes de boucle à verrouillage de phase et plus particulière- ment à des systèmes de boucle à verrouillage de phase numériques. On utilise les boucles à verrouillage de phase pour produire un signal d'horloge qui est référen- ce à la fréquence et/ou à la phase à un signal externe d'entrée. Les systèmes de boucle à verrouillage de phase sont utilisés dans de nombreux domaines de communication et sont également employés dans les applications d'ordi- nateurs pour la synchronisation de données a partir de sources periphériques. La présente invention s'adresse particulièrement à la mise en oeuvre de boucles à ver- rouillage de phase pour la séparation de données dans des systèmes d'unités de disques lors de la lecture d'informations de données qui sont lntercalees avec des informations d'horloge. La figure 1 illustre un système d'ordinateur typique dans lequel les données sont transmises entre un systeme à disques de mémoire 10 et une unité de traite- ment centrale (CPU) 12. Un contrôleur de disques 14 a pour tâche d'exécuter les commandes lancées par le CPU à destination du système électronique d'unité de disques. Ceci comprend l'écriture de données en série correcte- ment tormatees sur les disques et la recupération preci- se des données à partir du disque. Le système d'ordina- teur comprend également de façon typique une mémoire interne 16 et une commande 18 à accès direct de memoire (DMA). Les données écrites sur un disque sont conti- tuees par des "uns" et des "zéros" logiques qui sont ecrlts a un debit particulier de données ou de cellules de bits. Afin de lire avec precision les données à par- tlr du disque, le debit de données du signal en cours de lecture doit être connu. Ceci est facilité en codant les données qui sont écrites sur le disque de sorte que les signaux comprennent des informations d'horloge ainsi que des informations de données. Les informations d'horloge intégrée sont alors utilisées pour déterminer la cadence de données lors de la lecture des signaux à partir du disque. Le plus communément, les données sont codées sur un disque en format de modulation de fréquence modifiée (MFM). La MFM est un signal numérique dérivé du flux de données originales de "non-retour à zéro" (NRZ) et d'un signal d'horloge synchrone. Les règles du codage en MFM consistent en ce que chaque "un" logique NRZ provoque une transition dans le signal MFM au centre de la cellu- le de bits, et lorsqu'un Nzéron logique NRZ suit un "un" logique, l'état du signal MFM ne change pas. Si un "zé- ro" logique suit un autre "zero" logique, on a une tran- sition MFM à la limite entre les deux cellules de bits. Un exemple du codage MPM est montré à la figure 2. Les données NRZ montrées à la figure 2A comprennent une sé- rie de uns et de zéros, chacun occupant une cellule de bits. Un signal d'horloge indiqué à la figure 2B définit les cellules de bits. Le signal MFM montré à la figure 2C peut être généré à partir des données NRZ et des si- gnaux d'horloge en effectuant l'opération OU exclusif sur les données et sur l'horloge pour former un signal codé de phase, puis en divisant le nombre de transitions par deux à l'aide d'une bascule bistable. Pour le déco- dage, seules les transitions MFM sont essentielles et non leurs sens. De façon typique, on utilise l'électro- nique de lecture de disque de façon que le signal récu- péré à partir d'un disque soit sous la forme d'une impulsion étroite pour chaque transition MFM, comme cela est montré à la figure 2D. Les données NRZ peuvent être récupérées à partir des transitions MFM comme cela est montré à la figure 3. Un signal de fenêtre W, qui est une horloge retardée C, est produit et utilisé pour distinguer les (données) de centre de cellules de bits des impulsions (horloge) de limite de cellule de bits. Chaque impulsion de transi- tion T qui se produit lors du signal de fenêtre ver- rouille un signal E d'extension de fenêtre jusqu'à la transition positive d'horloge à l'extrémité de la cellule de bits. Lorsque E est élevé en extrémité de fenêtre (transition négative de W) les données NRZ sont un "un" logique; lorsque E est bas à ce moment, les données NRZ sont un "zéro" logique. De façon idéale, la cadence d'impulsion des données lues à partir du disque est une valeur fixe connue. Par suite de différents facteurs, toutefois, ceci n'est pas le cas et la cadence d'impulsion des données doit être déterminée en examinant les données elles-mêmes et en produisant les signaux d'horloge et de fenêtre à la fréquence appropriée pour poursuivre les données. Le signal d'horloge est récupéré à partir des données MFM en utilisant une boucle à verrouillage de phase commandée par les impulsions de transition. La fonction de la boucle à verrouillage de phase consiste à fournir des signaux d'horloge qui sont égaux à la caden- ce d'impulsion des données en lecture. Bien que la ca- dence d'impulsion comporte une valeur idéale connue, la cadence d'impulsion réelle des données s'écarte de la valeur ideale en raison de plusieurs facteurs. Ces fac- teurs comprennent des variations dans la vitesse à laquelle la piste de données se déplace devant la tête de lecture de l'unité de disques, aussi bien des va- riations de vitesse de disque à long terme que des variations de vitesse de disque à court terme, les exemples à cet égard étant l'excentricité et le gau- chlssement des pistes de données circulaires. Le but de la boucle à verrouillage de phase consiste à générer des signaux d'horloge qui suivent de telles variations de débit de données. En plus des variations dans le débit réel des données, la synchronisation des impulsions MFM lues & partir d'un disque s'écarte de la valeur idéale par suite de bruits à haute fréquence au niveau de la tête de lecture provenant de sources externes et des pistes contiguës et du bruit dans l'électronique de lecture, et en raison également de "décalage de crête", c'est-à-dire d'un décalage de la position de bits dû au champ magné- tique des bits contigus de polarité opposée. Le bruit et le décalage de crête donnent lieu à une gigue de bits (déplacement des impulsions de transition par rapport à leurs positions idéales), phénomène qui est indépendant des variations du débit de données. Etant donné que l'horloge est récupérée par la lecture des impulsions MFM, la gigue de bits peut avoir un effet préjudiciable sur la récupération des signaux d'horloge. Dans l'art antérieur, pour récupérer l'horloge et les données NRZ d'origine, une boucle à verrouillage de phase (figure 4), commandée par les impulsions de transition, reconstitue le signal d'horloge, et les impulsions de transition et d'horloge récupérées sont alors décodées pour fournir les données NRZ. De façon typique, les signaux d'horloge sont retardés un quart de période d'horloge, et le signal retardé est utilisé en tant que fenêtre pour distinguer les transitions se produisant à proximité du centre d'une cellule de bits de celles se produisant à proximité du bord de chaque cellule de bits. Etant donné que seules des transitions MFM sont disponibles, les régions d'horloge et de données du signal de fenêtre (figure 8) ne peuvent être identifiées univoquement par rapport au flux de données. En pratique, le décodage MFM est effectué en utilisant les deux signaux en tant que fenêtres et la détection d'un code unique est employé pour déterminer lequel des signaux est le signal correct MFM décodé. De façon idéale, chaque transition se produit précisément au milieu du signal de fenêtre. Or, ceci n'est pas toujours le cas, compte tenu des variations du débit de données à basse fréquence qui ne sont pas dé- tectées de façon précise par la boucle à verrouillage de phase et compte tenu de la gigue de bits à basse fré- quence. Si la transition se déplace à l'extérieur des limites de la fenêtre, une erreur de lecture s'ensuivra. Afin de poursuivre avec précision le débit de données des transitions de données MFM, le décalage dans la position des transitions par suite de la gigue de bits doit être ignoré, tandis que le décalage dans les posi- tions des transitions résultant de modifications dans la fréquence des données doit être utilisé pour corriger la fréquence de l'horloge récupérée et de la fenêtre resul- tante. Les systèmes les plus usuels de l'art antérieur emploient une boucle à verrouillage de phase analogique qui incorpore un filtrage passebas afin d'éliminer les effets de la gigue de bits sur la production de l'horlo- ge récupérée. Un tel système est illustré à la figure 5. Un oscillateur commandé par tension (VCO) 20 est employé pour générer les signaux d'horloge. La sortie du VCO est appliquée à un détecteur de phase 22 o sa phase.est comparée à la phase du signal d'entrée (impulsions de transition). La sortie du détecteur de phase 22 est un signal comportant des composants à basse fréquence pro- portlonnels à l'erreur de phase et des composants à haute fréquence résultant de la gigue de bits. Ce signal est applique à un filtre passebas et amplificateur 24 qui atténue les composants à haute fréquence résultant de la gigue de bits. La sortie du filtre et de l'ampli- flcateur est une tension de commande qui est appliquée au VCO 20 pour commander sa fréquence de sortie. Bien que le circuit à boucle de verrouillage analogique de la figure 5 fournisse généralement une bonne performance, il comporte plusieurs inconvénients. De tels circuits analogiques sont de conception et de construction difficiles et nécessitent beaucoup d'espace pour les cartes de circuits. De plus, ils requièrent des ajustements en vue de l'alignement correct des circuits dans le système, c'est-à-dire pour ajuster la fréquence VCO et les gains et courants des différents composants. Ces ajustements se révèlent onéreux en prix de revient étant donné qu'ils ralentissent la cadence de production en usine et impliquent des frais généraux en personnel technique lors de la fabrication des cartes de contrô- leur. Dans le passé, des systèmes de boucle à ver- rouillage de phase numériques ont été conçus. Un système typique est illustré à la figure 6. Dans ces systèmes, un composant à états multiples variables tel qu'un compteur ou un registre à décalage 30 effectue une fonc- tion analogue au VCO de la boucle à verrouillage de phase analogique. Le registre à décalage est commandé par une horloge d'échantillonnage 32. La sortie de re- port du registre à décalage fournit un signal de sortie de fréquence variable qui est utilisé pour faire bas- culer le signal de fenêtre d'horloge récupéré. On peut faire varier la sortie de report du registre à décalage en ajoutant ou en soustrayant des états, comme cela est illustré à la figure 7. Par exemple, le registre à déca- lage 30 peut comporter seize états nominaux, comme cela est illustré à la figure 7B. Pour réduire la fréquence du signal de fenêtre, on ajoute un état, comme cela est illustré à la figure 7C, et pour augmenter la fréquence du signal de fenêtre, on soustrait un état, comme cela est illustré à la figure 7A. Un détecteur de phase 34 est mis en oeuvre avec un microprocesseur ou une matrice logique et détermine le moment ou les impulsions de transition arrivent par rapport aux états du registre à décalage. La matrice logique comporte un algorithme pour déterminer les cor- rections de fréquence en fonCtion de la détermination de l'état de survenance des impulsions de transition. Si une impulsion de transition n'arrive pas à l'état cor- rect, le détecteur de phase fournit un signal d'erreur sur la ligne 36 pour modifier le nombre d'états, et ainsi la fréquence de sortie, du registre à décalage 30. Certains systèmes de l'art antérieur ne font que des corrections instantanées du nombre des états par fenêtre en fonction de l'arrivée d'une impulsion de transition dans la fenêtre concernée. D'autres systèmes font aussi bien des corrections instantanées à une fenêtre en fonc- tion de la survenance d'une impulsion de transition dans la fenêtre concernée que des corrections à long terme en fonction de la survenance des impulsions de transition par rapport aux fenêtres précédentes. L'inconvénient majeur des boucles à verrouillage de phase numérique de l'art antérieur réside en ce qu'elles sont du premier ordre, c'est-à-dire qu'elles ne font pas entrer en ligne de compte la notion de filtre. Il s'ensuit que la gigue de bits affecte de façon préju- diciable le fonctionnement de la boucle à verrouillage de phase. En revanche, dans les systèmes de boucle à verrouillage de phase analogiques d'ordre supérieur, la gigue de bits est filtrée et n'affecte pas l'opération de poursuite en fréquence du système. Etant donné qu'elles ne sont que du premier ordre seulement, les boucles à verrouillage de phase numériques de l'art antérieur utilisées pour les séparateurs de données de disques fournissent une performance tres faible, c'est- a-dire comportant des taux élevés d'erreurs de récupé- ration de données. Un système de boucle à verrouillage de phase numérique plus complexe est décrit dans le brevet US n 4 357 707 de Delury. Dans le système décrit dans ce bre- vet, les réglages de longueur de chaque fenêtre sont effectués en fonction de l'emplacement d'arrivée de l'impulsion de données de courant et de l'impulsion de données immédiatement précédente. Ces réglages sont des- tinés à corriger la phase du signal de fenêtre généré par rapport aux données entrantes. En outre, des ajus- tements sont effectués sur la fréquence nominale du signal de fenêtre pour l'opération de poursuite des variations de fréquence des données. Des modifications de fréquences sont effectuées lorsque deux données consécutives arrivent dans une région d'erreurs prédé- terminée. Bien que ce système offre des avantages par rapport au système de boucle à verrouillage de phase numérique plus simple, sa performance est encore loin de valoir celle des systèmes de boucle à verrouillage de phase analogiques. La présente invention se rapporte à un système de boucle à verrouillage de phase numérique qui atteint une performance de deuxième ordre réel et d'ordre supé- rieur. Lorsqu'il est mis en oeuvre en tant que partie intégrante d'un séparateur de données de disques, le système fonctionne en ignorant efficacement la gigue de bits et poursuit les variations de fréquences réelles dans le flux de données. Dans le présent mode de réali- sation de l'invention, la détection de phases et l'am- plification d'erreurs sont assurées par des appareils à états programmés qui commandent un oscillateur à comman- de numérique comprenant un registre à décalage d'états variables pour modifier si besoin est la fréquence de la sortie du registre à décalage. Le fonctionnement du filtre s'effectue en verrouillant les termes de sortie de l'appareil d'états et en les réalimentant à des temps d'horloge ultérieurs. En fournissant un système dans lequel des décalages dans la survenance d'impulsions de transition imputables à la gigue de bits sont ignorés lors de la production du signal de fenêtre, on peut obtenir une séparation très précise de données, c'est- à-dire que les erreurs de lecture sont minimisées. L'oscillateur à commande numérique peut être modifié pour fournir l'une d'une pluralité de fréquences de sortie préétablies. Ceci est accompli en commandant le nombre d'états dans le registre à décalage pour cha- que signal de fenêtre. La poursuite en fréquence et en phase est accomplie par le contrôle de l'arrivée de chaque impulsion de données par rapport à sa fenêtre correspondante et en effectuant des modifications de longueur d'une fenêtre individuelle et/ou de la fré- quence préétablie. Afin d'assurer que toutes les modi- fications de fréquence soient effectuées dans la bonne direction, elles ne sont exécutées que lorsque la posi- tion d'au moins trois impulsions de données consécutives par rapport à leurs fenêtres correspondantes indique qu'une modification de fréquence doit être exécutée. Des corrections instantanées de la longueur d'une fenê- tre individuelle sont faites aussi bien en fonction de la position d'une impulsion de données se produisant à l'intérieur de cette fenêtre qu'en fonction de la posi- tion d'une ou plusieurs impulsions de données précéden- tes. Ces modifications instantanées servent à corriger des erreurs de phase importantes et à corriger des erreurs de phase imputables à des retards dans l'exé- cution des modifications de fréquence. Le fonctionnement du système est complètement symétrique pour assurer un fonctionnement de filtre linéaire. On va maintenant décrire l'invention en réfé- rence aux dessins cl-annexés, dans lesquels: - la figure 1 est un schéma de principe d'un système unité de dlsques/unité centrale (CPU) typique; les figures 2A-D sont des formes d'ondes illustrant des signaux codés MFM; - les figures 3A-E sont des formes d'ondes illustrant le décodage MFM; - - la figure 4 est un schéma de principe d'un système de boucle à verrouillage de phase (PLL) pour récupérer l'horloge et générer la fenêtre pour la séparation des données; - la figure 5 est un schéma de principe d'un agencement de circuit PLL; - la figure 6 est un schéma de principe d'un agencement PLL numérique; - les figures 7A-C sont des formes d'onde des fenêtres à 15, 16 et 17 états du registre à décalage de la figure 6; la figure 8 est un schéma de forme d'onde agrandie, illustrant la relation entre un flux de données et des signaux de fenêtre; - la figure 9 est un schéma de principe de la présente invention; - les figures 10A-D sont des schémas de l'horloge d'é- chantillonnage et de différentes fenêtres employés dans la présente invention; - les figures 11A et 11B forment un schéma d'états de l'oscillateur à commande numérique de la présente invention illustrant différentes fréquences de fonc- tionnement préétablies; - les figures 12A et 12B constituent un organigramme de l'appareil de poursuite en fréquences et d'état de correction; - les figures 13A-C sont des schémas d'états concernant l'appareil d'état de correction de phase et de réponse transitoire de l'invention, illustrant les corrections de phase appliquées à trois différentes fenêtres uti- lisées pour produire des fréquences préétablies; - la figure 14 est un graphique illustrant la réparti- tion des impulsions de transition à l'intérieur d'une fenêtre pour les données aléatoires; et - la figure 15 est un graphique illustrant la réparti- tion des impulsions de transition pour des signaux contenant des données spécifiques, rencontrés de façon typique dans un système d'unité de disque. La description suivante concerne le meilleur procédé actuellement envisagé pour réaliser l'invention. Cette description ne sert qu'à illustrer les principes généraux de l'invention sans en limiter la portée. Les revendications ci-annexées déterminent le mieux la por- tée de l'invention. La figure 8 montre un flux de données d'échan- tillonnage des impulsions de transition représentant une configuration de données 11001. Les impulsions de tran- sition 40, 42 et 44 se produisent au milieu de leurs cellules de bits respectives, tandis que l'impulsion de transition 46 se produit sur le bord de sa cellule de bits. La fonction de la boucle à verrouillage de phase du séparateur de données numérique consiste à produire un signal de fenêtre 48 qui permet de faire la distinc- tion entre le centre des impulsions de transition de cellules de bits et le bord des impulsions de transition de cellules de bits. Dans un système idéal, chaque cen- tre d'impulsion de transition de cellules de bits se produit au centre d'une fenêtre. Toutefois, les impul- sions peuvent tomber sur l'un ou l'autre côté du centre comme cela est illustré par les flèches 50 et 52 par suite de variations du débit de données à basse fré- quence ou d'une gigue de bits à haute fréquence. Le but de la présente invention consiste-à fournir un sépara- teur de données comportant une boucle à verrouillage de phase numérique qui modifie la fréquence et la phase du signal de fenêtre afin de poursuivre les variations basse fréquence du flux de données tout en ignorant les effets de la gigue de bits haute fréquence sur le flux de données. En poursuivant de façon précise les varia- tions basse fréquence, on augmente la tolérance à la gigue de bits, c'est-à-dire que les impulsions de tran- sition tombent à l'intérieur des fenêtres en dépit d'un volume relativement important de gigue de bits. La figure 9 est un schéma de principe fonction- nel de la boucle à verrouillage de phase numérique de la présente invention. Le système comprend trois appareils d'états, c'est-à-dire des systèmes de logique séquen- tielle dont les sorties dépendent des entrées précéden- tes et présentes, et leurs connexions telles qu'indi- quées sont des représentations fonctionnelles. L'entrée dans la portion de boucle à verrouillage de phase du séparateur de données directement à partir de l'unité de disques contient à la fois des informations d'horloge MFM et de données. L'horloge est récupérée à partir du signal d'entrée pour fournir un signal de fenêtre pour la séparation afin de déterminer si une impulsion de transition tombe dans une région de données ou dans une région d'horloge. Le séparateur désigne alors la posi- tion de l'impulsion de transition par rapport à la fe- nêtre et ajuste la fenêtre selon un algorithme spécifi- que. Le but de l'algorithme consiste à maintenir les impulsions aussi près que possible du centre de la fenêtre (c'est-à-dire, erreur de phase zéro) pour per- mettre une tolérance maximum à la gigue de bits. Si les impulsions de transition sont toujours placées au centre de la fenêtre, l'horloge récupérée fonctionne alors à un débit fixe. Cependant, si les impulsions arrivent trop tôt, l'horloge récupérée est alors ajustée sur un fonc- tionnement plus rapide. Au contraire, si les impulsions arrivent trop lentement, l'horloge récupérée est ajustée sur un fonctionnement plus lent. Les composants princi- paux du système de boucle à verrouillage de phase de la présente invention sont constitués par un détecteur de phase 58, un oscillateur à commande numérique 60 qui consiste en un registre à décalage 60a de longueur va- riable comportant une pluralité de segments ou "d'états" et un appareil d'état fini, un appareil 64 de réponse transitoire et d'état de correction de phases (désigné ci-après uappareil d'état de correction de phases") et un appareil 66 de poursuite en fréquence et d'état de correction (désigné ci-après "appareil d'état de cor- rection de fréquence"). L'oscillateur à commande numé- rique 60 fournit une horloge récupérée ou RCLK, un signal sur la ligne 62 qui consiste en des fenêtres alternées de niveaux haut et bas. Ce signal est utilisé d'une manière connue dans l'art pour séparer des signaux d'horloge dans le flux de données d'origine provenant de l'unité-de disques. Un "un" unique mis en circulation à travers le registre à décalage fait basculer le signal de sortie sur la ligne 62 lorsqu'il atteint l'état final du regis- tre à décalage. La phase de l'oscillateur est comparée au signal d'entrée des données par le détecteur de phase 58. Les appareils d'états 64 et 66 lancent l'exécution des corrections à la fois de la fréquence et de la phase de marche de la sortie de l'oscillateur en fonction de l'erreur de phase détectée. Les impulsions de transition à partir d'une unité de disques sont appliquées à une logique synchrone 54 constituée par un détecteur asynchrone à synchrone qui synchronise les impulsions de transition avec des impulsions provenant d'une horloge d'échantillonnage 56. Chaque impulsion de transition synchronisée provenant de la logique 54 présente une largeur d'impulsion d'une impulsion d'horloge d'échantillonnage. Dans le mode de reallsation de l'invention, le séparateur de données numérique est utilisé conjointement avec un système à disques souples, et le débit nominal de cellules de bits Opest de 250 kKz. L'horloge d'échantillonnage 56 est une horloge 32x (32 fois le débit de la cellule de bits), c'est-à-dire 8 MHz. Un système CMOS de 500 kHz (horloge d'échantillonnage 16 MHz) a également été mis au point. La sortie synchronisée est appliquée au détecteur de phase 58 et comparée aux états de registre à décalage pour déterminer la phase relative entre une impulsion de transition et la sortie de l'oscillateur 60. Dans le présent mode de réalisation de l'invention, le détecteur de phase est mis en oeuvre en logique discrète. Toute- fois, la fonction de détection de phase pourrait en variante être exécutée en logiciel. Le détecteur de phase 58 fournit un signal d'erreur de phase indiquant l'état d'arrivée d'une impulsion de transition sur l'appareil 64 d'état de cor- rection de phase et sur l'appareil 66 d'état de correc- tion de fréquence. Selon l'état détecté d'arrivée, c'est-à-dire l'état dans lequel le "un" circulant dans le registre à décalage se trouvait au moment o l'impul- sion de transition est arrivée, les appareils d'états 64 et 66 déterminent si des corrections doivent être appor- tées pour l'oscillateur à commande numérique 60. L'oscillateur peut être commandé de façon à fonctionner selon l'une quelconque d'une pluralité de fréquences d'états stables prédéterminées, et l'appareil 66 d'état de correction de fréquence sert à déterminer si une modification de la fréquence préétablie s'avère néces- saire. L'appareil d'état de correction de phase déter- mine si des corrections de phase instantanées s'avèrent nécessaires, c'est-à-dire si un ou plusieurs états d'une fenêtre individuelle doivent être ajoutés ou soustraits indépendamment de toute modification dans la fréquence préétablie. Le fonctionnement du système selon la figure 9 destiné à la poursuite en fréquence va être décrit en référence à la figure 10. L'horloge d'échantillonnage 32x est montrée à la figure 10D. L'oscillateur à commande numérique 60 commande le déplacement du regis- tre à décalage sur l'une des treize fréquences diffé- rentes mises en moyenne sur le temps, chaque fréquence étant réalisée en combinant des fenêtres de durée de quinze, seize et dix-sept états de registre à décalage, illustrées aux figures 10A, B et C respectivement. La fréquence nomimale du signal RCLK est de 250 kHz (la même que le débit nominal de cellules de bits) et elle est obtenue par la génération répétée de fenêtres "no- minales" d'une longueur de seize états. Le présent mode de réalisation de l'invention est concue pour poursuivre des variations de fréquences jusqu'à 6 % du débit no- minal de cellules de bits. Des modifications dans la sortie de fréquence mise en moyenne sur le temps du re- * gistre à décalage sont réalisées par incréments de 1 %. Afin d'augmenter la fréquence de 6 %, on modifie la lon- gueur du registre à décalage de façon que seules les fenêtres "rapides" d'une longueur de quinze états soient employées. De façon similaire, lorsqu'une réduction de 6 % de fréquence est nécessaire, on commande le registre à décalage de telle manière que seules les fenêtres "len- tes" de longueur de dix-sept états soient employées. Les fenêtres rapides et lentes sont montrées aux figures 10A et 10C respectivement. Pour des fréquences autres que la fréquence nominale, des fréquences rapides de 6 % et des fréquences lentes de 6 %, deux différents types de fené- tres sont combinés pour réaliser la fréquence souhaitée mise en moyenne sur le temps. Les combinaisons de fenê- tres rapides, nominales et lentes pour réaliser les dif- férentes fréquences de sortie sont montrées dans le tableau I ci-dessous: Fréquence Nominale (0 %) 1 % rapide: 2 % rapide: 3 % rapide: 4 % rapide: % rapide: 6 % rapide: 1% lente: 2 % lente: 3 % lente: 4 % lente: 5 % lente: 6 % lente: Séquence répétitive des fenêtres nominale rapide-nominale-nominale-nominale- nominale-nominale rapide-nominale-nominale rapide-nominale rapidenominale-rapide rapide-nominale-rapide-rapide- rapide-rapide-rapide rapide lente-nominale-nominale-nominale- nominale-nominale lente-nominale-nominale lente-nominale lente-nominalelente lente-nominale-lente-lente-lente- lente lente En répétant les séquences des fenêtres définies ci-dessus, la commande de la fréquence mise en moyenne sur le temps peut être réalisée par incréments de 1 %, même si chaque fenêtre individuelle ne peut être modi- fiée que par incréments de 6 % (un état parmi les sei- ze). Il convient de noter que la variation de 6 % et les incréments de 1 % sont arbitraires et que des va- riations plus importantes et des incréments plus précis pourraient être employés, en ayant recours toutefois & des équipements supplémentaires. Le mode de réalisation choisi fournit un équilibre satisfaisant de la perfor- mance et de la complexité. La poursuite en fréquence est réalisée grâce à la combinaison de la modification de la fréquence éta- blie de l'oscillateur à commande numérique et par la réalisation de modifications instantanées à la longueur d'une fenêtre individuelle, indépendamment de la fré- quence établie. La combinaison de variation de fréquence et de modifications instantanées fournit un système comportant une fonction de filtre de deuxième ordre, le- quel présente un amortissement légèrement trop faible pour fournir une réponse rapide avec une oscillation après impulsion ou suroscillation minimum. Des modifications dans la fréquence établie de l'oscillateur sont lancées dans la réponse à l'une ou l'autre de deux différentes conditions. Comme cela est montré à la figure 10, chaque fenêtre est divisée en une région "supérieure" comprenant tous les états vers la gauche du centre de la fenêtre et une région "infé- rieure" comprenant tous les états vers la droite du centre de la fenêtre. Etant donné qu'une fenêtre nomi- nale comporte seize états, son centre est défini de façon à comprendre deux états de sorte que les régions supérieure et inférieure sont symétriques. Ceci revêt une importance étant donné que le fonctionnement symé- trique est nécessaire pour parvenir à une optimisation linéaire, c'est-àdire s'approcher le plus près possible du fonctionnement linéaire réel dans lequel le gain de filtre change linéairement depuis le centre vers le bord d'une fenêtre. L'appareil 66 d'états de correction de fréquen- ces contrôle la survenance des impulsions de transition pour determiner si elles se produisent dans la région supérieure, dans la région centrale ou dans la région inférieure. La survenance d'une impulsion de transition unique dans une région supérieure ou dans une région inférieure n'indique pas obligatoirement une erreur de fréquence étant donné que l'impulsion peut être décen- trée en raison d'une gigue de bits. La survenance de deux impulsions consécutives dans la région supérieure ou de deux impulsions consécutives dans la région infé- rieure est une meilleure indication que l'erreur dans le positionnement est imputable à une erreur de fréquence plutôt qu'à une gigue de bits. Toutefois, même deux impulsions consécutives ne fournissent qu'une probabi- lité d'approximativement 50 % sur l'existence d'une erreur de fréquence dans la direction indiquée. Ceci est dû au fait que les erreurs imputables à la gigue de bits ont de façon générale une répartition Gaussienne, comme cela est indiqué à la figure 14 (avec des petites bosses de part et d'autre du centre dues au décalage de crête), et la survenance de deux impulsions consécutives de part et d'autre du milieu d'une fenêtre peut parfaitement dé- couler d'une gigue de bits et non d'erreurs de fréquen- ce. Dans la présente invention, la survenance d'im- pulsions de transition est contrôlée et la fréquence établie de l'oscillateur n'est pas modifiée jusqu'à ce que trois impulsions de transition consécutives se pro- duisent dans une région supérieure ou que trois impul- sions de transition consécutives se produisent dans une région inférieure. En attendant que ces trois impulsions consécutives se produisent dans une région particulière, la probabilité d'existence d'une erreur de fréquence réelle dans la direction indiquée est fortement accrue. Le principal inconvénient de l'attente de trois impul- sions consécutives réside en ce que s'il s'agit en fait d'une erreur de fréquence, la réponse est relativement lente et une dérive de phase importante peut en résulter avant que la fréquence ne puisse être corrigée. Afin de compenser ce retard, des corrections de phase en une seule fois sont apportées aux fenêtres individuelles pour redécaler les impulsions de transition vers le cen- tre de la fenêtre. Si deux impulsions de transition consécutives sont détectées dans la région supérieure ou que deux impulsions de transition consécutives sont dé- tectées dans la région inférieure, une correction de phase est apportée à la longueur de la fenêtre indivi- duelle dans laquelle la deuxième impulsion est arrivée. La correction dans toutes les applications s'effectue soit par l'addition soit par la soustraction d'un état dans la fenêtre. Une correction de phase similaire d'un état est réalisée lors de la détection de trois impul- sions de transition consécutives dans la région supé- rieure ou de trois impulsions de transition consécutives dans la région inférieure (en plus de la correction de fréquence qui est apportée dans ce cas). Ces corrections de phase à la longueur d'une fenêtre individuelle ser- vent non seulement à décaler la phase du signal d'horlo- ge récupéré pour compenser la dérive due à la correction de fréquence retardée, mais elles servent également à augmenter davantage la probabilité selon laquelle toute modification dans la fréquence établie s'effectuera dans la bonne direction étant donné que les impulsions de transition subséquentes seront également décalées en phase vers le centre de la fenêtre. En effet, la correc- tion de phase ralentit la vitesse de balayage (-slew rate) de la fonction de correction de fréquence. Les corrections de fréquence et de phase four- nies, tel que cela a été évoqué ci-dessus, sont extrê- ment efficaces dans la poursuite des variations de fré- quences réelles. Toutefois, des erreurs de filtrage demeurent, car la gigue de bits dans un système réel comportant certaines configurations de données, communé- ment rencontrées, n'est pas répartie de façon égale comme cela est illustré à la figure 14. Il existe en effet une dépendance vis-à-vis de la configuration, c'est-à-dire que dans un système réel, certaines des configurations de données rencontrées sont telles que la gigue de bits sera répartie non symétriquement par rap- port au centre de la fenêtre comme cela est illustré à la figure 15. Par conséquent, certaines dérives de fré- quence peuvent ne pas être détectées avec précision par le contrôle de la région supérieure et de la région in- férieure. Afin de compenser ceci, un filtrage supplémen- taire est accompli en contrôlant les régions marginales sur les bords extérieurs de chaque fenêtre. Ces régions marginales sont indiquées dans la figure 10. Après cha- que modification de fréquence, le nombre total d'impul- sions de transition se produisant dans l'une ou l'autre des régions marginales (qu'elles soient ou non consé- cutives) se trouve contrôlé. Si le total dépasse un ni- veau prédéterminé, une correction de fréquence est alors apportée. Dans le présent mode de réalisation, si trois impulsions se produisent dans une région marginale indi- viduelle depuis la modification précédente de fréquence, elles sont prises comme étant l'indication de l'existen- ce d'une erreur de fréquence et la.fréquence établie est modifiée. Comme cela apparait à la figure 15, le nombre d'impulsions de transition se produisant dans les ré- gions marginales est essentiellement symétrique, et par conséquent, il n'est pas affecté par la dépendance vis- à-vis de la configuration asymétrique entre les régions marginales. Bien que la fonction- d filtre réalisée en contrôlant les régions marginales comporte un gain plus élevé que celui des régions supérieure et inférieure étant donné qu'elle n'est pas limitée à des survenances consécutives, son effet est réduit étant donné qu'il se limite aux impulsions de transition se produisant très près des bords des fenêtres. En contrôlant les modifica- tions de fréquence reposant sur la survenance d'impul- sions de transition dans les régions marginales et dans les régions supérieure et inférieure, on peut parvenir à une poursuite en fréquence très précise en dépit de la gigue de bits dépendante de la configuration. Les cor- rections de fréquence sont réalisées conjointement avec les corrections de phase instantannées pour fournir une réponse rapide tout en évitant les modifications de fré- quence dans la mauvaise direction. En plus des corrections de fréquence et de phase évoquées ci-dessus, la présente invention a pour objec- tif de permettre des corrections de phase supplémentai- res à une fenêtre individuelle en fonction de la surve- nance d'une impulsion de transition concernant les états du registre à décalage. Si une impulsion de transition s'approche du bord d'une fenêtre, il existe une plus grande probabilité que -le décalage est dû à une gigue de bits plutôt qu'à une erreur de fréquence. Afin de fil- trer cette gigue de bits, les corrections de phase sont apportées à une fenêtre individuelle sans affecter la fréquence établie. Les poids de corrections associés aux modifications de longueur de fenêtre sont montrés à la figure 10. Par exemple, si une fenêtre est une fenêtre nominale et qu'une impulsion de transition arrive dans l'état de fenêtre cinq, deux états seront ajoutés à cet- te fenêtre. De façon similaire, si l'impulsion de tran- sition a été détectée comme survenant à l'état B, un état sera soustrait de cette fenêtre. Ces corrections de phase servent à maintenir le verrouillage de phase et à commander la vitesse de balayage des corrections de fré- quence. Bien qu'elles soient accomplies indépendamment des corrections de fréquence, elles servent à influer sur les corrections de fréquence étant donné qu'elles affectent la position des impulsions de transition sub- séquentes. A partir des pondérations des divisions de ré- gions données à la figure 10, il ressort que le fonc- tionnement du système de la présente invention est complètement symétrique, c'est-à-dire que toutes les régions et pondérations de part et d'autre du milieu défini d'une fenêtre sont égales. Cette caractéristique est très importante pour réaliser l'opération de fil- trage linéaire étant donné qu'elle assure que le gain de filtre est symétrique par rapport au centre de chaque fenêtre. Des fonctionnements spécifiques de l'oscillateur à commande numérique 60, de l'appareil d'état de correc- tion de phase 64 et de l'appareil d'état de correction de fréquence 66 vont être décrits en référence aux figu- res 11-13. La figure 11 est un schéma d'état montrant le fonctionnement de l'oscillateur à commande numérique 60 pour obtenir différentes fréquences préétablies. Chaque cercle représente une fenêtre. Chaque cercle contient une configuration de bits unique comportant quatre élé- ments d'information qui décrivent la fenêtre. Les deux premiers bits représentent le type de fenêtre présente (nominale, rapide ou lente), les deux autres bits repré- sentent le type de fréquence (nominale, rapide ou lente pour indiquer si une fréquence supérieure ou inférieure à la fréquence nominale est nécessaire) et les trois bits suivants représentent un indicateur de fréquence signalant la grandeur de la fréquence préétablie (0, 1, 2, 3, 4, 5, ou 6 M). Les trois derniers bits de la con- figuration de bits représentent la valeur d'un compteur régressif interne dans l'appareil d'état de l'oscilla- teur à commande numérique 60 qui indique la position présente à l'intérieur d'une séquence de fenêtre. Ce compteur est préétabli en fonction du nombre total de fenêtres dans un séquence à la première fenêtre de cha- que séquence. Les désignations de bits sont montrées au tableau II ciaprès: TABLEAU II Type de fréquence 00 nominale 01 rapide lente Indicateur de fréquence 000 0 % 001 i % 2 %' 011 3 % 4 % 101 5 % 110 6 % Typve de fenêtre présente 00 nominale 01 rapide 10 lente Les flèches entre les cercles indiquent les éta- pes depuis une fenêtre à la fenêtre suivante en fonction des modifications requises déterminées par l'appareil d'état de correction de fréquence. Si aucune modifica- tion n'est nécessaire, des fenêtres seront produites le long d'une séquence verticale pour réaliser la sortie de fréquence mise en moyenne sur le temps désirée pour l'oscillateur à commande numérique. Le compteur régres- sif interne est décrémenté pendant cette séquence, la dernière fenêtre dans chaque séquence verticale compor- tant une valeur de compteur de zéro. Par exemple, pour fonctionner en continu à une fréquence lente de 2 % les fenêtres indiquées dans les cercles 70, 72 et 74 seront générées consecutivement et seront alors répétées en suivant le trajet indiqué par les flèches 75 et 78. Ce cycle se poursuit tant qu'aucune modification n'est re- quise dans la fréquence établie. Si l'appareil 66 d'état de correction de fréquence détermine pendant une fenêtre particulière qu'une correction de fréquence est néces- saire, la séquence sera interrompue et la fenêtre sui- vante sera la première fenêtre de la séquence contiguë. Par exemple, si pendant la fenêtre représentée dans le cercle 72, l'appareil d'état de correction de fréquence détermine qu'une augmentation de fréquence est néces- saire, la fenêtre suivante ne sera pas celle indiquée par le cercle 74 mais à sa place sera celle indiquée par le cercle 76 connecté le long d'un trajet indiqué par les flèches 79, 80 et 82. De façon similaire, si une diminution de fréquence est nécessaire, la fenêtre suivante sera celle indiquée dans le cercle 84 et connectée au cercle 72 via les flèches 86 et 88. Les flèches demandant une augmentation de fréquence sont marquées IF et les flèches demandant une diminution de fréquence sont marquées DF dans les figures 11A et 11B. Le fonctionnement de l'appareil 66 d'état de correction de fréquence va être décrit en référence aux figures 12A et 12B, lesquelles conjointement forment l'organigramme de l'appareil d'état de correction de fréquence 66. L'organigramme illustre la mise en oeuvre pour réaliser l'opération de commande de fréquence dé- crite précédemment en référence à la figure 10. L'appa- reil 66 d'état de correction de fréquence comprend six compteurs internes. Un premier compteur est un compteur de fréquence d'incrémentation consécutive qui assure le suivi des impulsions de transition consécutives se pro- duisant dans la région supérieure des fenêtres. Un deuxième compteur est un compteur de fréquence de décré- mentation consécutive qui assure le suivi des impulsions de transition consécutives se produisant dans la région inférieure des fenêtres. Un troisième compteur est un compteur de fréquence d'incrémentation accumulative qui assure le suivi du nombre total d'impulsions de transi- tion se produisant dans la région marginale qui chevau- che la région supérieure depuis la dernière modification de fréquence. De façon similaire, un compteur de fré- quence de décrémentation accumulative assure le suivi du nombre total d'impulsions de transition de produisant dans la région marginale qui chevauche la région infé- rieure depuis la modification précédente de fréquence. Les contenus de ces quatre compteurs sont contrôlés pour déterminer si des modifications de la fréquence établie sont nécessaires. Les compteurs sont remis à zéro après chaque modification de fréquence. En plus des compteurs de fréquence, l'appareil d'état 66 comprend un compteur de correction de phase supérieure qui assure également le suivi des impulsions consécutives dans la région supérieure pour déterminer si une correction de phase est nécessaire et un compteur de correction de phase inférieure qui détecte les impul- sions de transition consécutives dans la région infé- rieure pour déterminer si une correction de phase est nécessaire. Les figures 12A et 12B montrent toutes deux la portion centrale de l'organigramme général de l'appareil d'état comprenant une étape d'initialisation 100 et dif- férentes étapes indiquées directement au-dessous de l'é- tape 100. Les étapes de l'organigramme relatives aux im- pulsions de transition se produisant dans l'état zéro de fenêtre ou dans des états de fenêtre situés dans la ré- gion supérieure sont montrés à la figure 12A, et les étapes d'organigramme pour les impulsions de transition se produisant dans l'état zéro de fenêtre ou dans des états de fenêtre situés dans la région inférieure sont montrés à la figure 12B. Les variables montrées dans les figures sont décrites dans le tableau III ci-dessous: TABLEAU III Description des variables IF: DF: UPC: DPC: IPC: CIFCNT: AIFCNT: CDFCNT: ADFCNT: UPCCNT: DPCCNT: WT: Fréquence d'incrémentation (vrai ou faux) Fréquence de décrémentation (vrai ou faux) Correction de phase supérieure (vrai ou faux) Correction de phase inférieure (vrai ou faux) Correction de phase instantannée (vrai ou faux) Compteur de fréquence d'incrémentation consé- cutive (nombre entier) Compteur de fréquence d'incrémentation accu- mulative (nombre entier) Compteur de fréquence de décrémentation con- sécutive (nombre entier) Compteur de fréquence de décrémentation accu- mulative (nombre entier) Compteur de correction de phase supérieure (nombre entier) Compteur de correction de phase inférieure (nombre entier) Type de fenêtre (nominale, rapide ou lente) A l'étape d'initialisation, l'étape 100, tous les compteurs sont mis à zéro, les variables IF, DF, UPC, DPC et IPC sont mises sur faux et la variable WT est mise sur nominal. Cette étape d'initialisation se produit lors du démarrage du système de boucle à ver- rouillage de phase. L'étape suivante consiste en une étape d'impulsions, l'étape 102, dans laquelle on dé- termine si une impulsion de transition est arrivée. Dès que l'impulsion de transition arrive, IPC est mis sur vrai, étape 104, pour valider (mais non pour exécuter) les corrections de phase subséquentes. Une détermination est alors effectuée à l'égard de l'état de fenêtre dans lequel l'impulsion de transition est arrivée, étape 106. Si l'impulsion de transition est arrivée à l'état zéro (comme cela est indiqué à la figure 10) aucune correc- tion de fréquence ne sera apportée. Dans ce cas, l'étape suivante est l'étape de correction de phase, étape 108, dans laquelle toute correction de phase nécessaire de- mandée par la position d'arrivée de l'impulsion de cou- rant indépendamment des impulsions précédentes est exécutée comme cela va être décrit ultérieurement en référence à la figure 13. Après l'exécution de la cor- rection de phase, IPC est mis sur faux, étape 110, et l'apparei] retourne à l'étape 102 pour déterminer la présence d'une impulsion de transition subséquente. Si une impulsion de transition est détectée à l'étape 106 aux états 8, 9, A, B, C, E ou F, une déter- mination est alors effectuée pour savoir si l'impulsion s'est produite à l'un des états 8, 9 ou A ou à l'un des états B, C, D, E ou F, étape 112. Si l'impulsion s'est produite aux états B, C, D, E ou F, une détermination supplémentaire est effectuée pour savoir si l'impulsion s'est produite à l'état F, étape 114. Si tel est le cas, le type de fenêtre est vérifié pour déterminer s'il est nominal, étape 116. Si tel est le cas, l'état F est considéré comme étant dans la région centrale (figure lOB). L'appareil dans ce cas se rebranchera sur l'étape 108. Toutefois, si le type de fenêtre est rapide ou lent, une impulsion de transition se produisant à l'état F se trouve dans la région supérieure et par conséquent, elle sera traitée de la même manière que les impulsions de transition se produisant aux états B, C, D ou E. Dans ce cas, le compteur de phase inférieure et le compteur de fréquence de décrémentation consécutive sont remis à zéro (étant donné que des impulsions de transition consécutives ne se seront pas produites dans la région inférieure), tandis que le compteur de phase supérieur et le compteur de fréquence d'incrémentation consécutive sont incrémentés, étape 118. Les contenus du compteur de phase supérieure et du compteur de fréquence d'incrémen- tation consécutive sont alors comparés à deux et trois respectivement, étape 120. Si les contenus du compteur de phase supérieure sont supérieurs ou égaux à deux, une correction de phase s'avère nécessaire. Ainsi, le dra- peau de correction de phase supérieure est mis sur vrai et le compteur de phase supérieure est remis à zéro, étape 122. La correction de phase est alors effectuée, étape 124 (comprenant les corrections de phase supplé- mentaires qui peuvent être demandées par l'appareil 66 d'état de correction de phase) et le drapeau de correc- tion de phase supérieure est alors mis sur faux, étape 126. L'appareil retourne alors à l'étape 110. Si les contenus du compteur de fréquence d'in- crémentation consécutive sont supérieurs ou égaux à trois à l'étape 120, une modification de fréquence est nécessaire et le drapeau de fréquence d'incrémentation est mis sur vrai, étape 128. Tous les compteurs de fré- quence sont alors remis à zéro dans cette étape. Une correction de phase est alors accomplie (d'un état étant donné que les-contenus du compteur sont égaux à trois et de tous les états supplémentaires en raison de l'état d'arrivée de l'impulsion de transition dans la fenêtre de courant) étape 130, et la fréquence est alors incré- * mentée, étape 132. L'incrémentation de fréquence est accomplie comme cela est décrit précédemment en réfé- rence à la figure 11. Le drapeau de fréquence d'incré- mentation est alors mis sur faux, étape 134, et l'ap- pareil retourne à l'étape 110. Si les conditions de l'étape 120 ne sont pas sa- tisfaites soit pour une correction de phase soit pour une correction de fréquence, l'appareil retourne à l'é- tape 108 pour exécuter toute correction de phase néces- saire demandée par l'appareil d'état de correction de phase 64. Si une impulsion de transition se produit dans les états 8, 9 ou A, c'està-dire une région marginale, une incidence se produit à la fois sur le compteur de fréquence d'incrémentation consécutive et sur le comp- teur de fréquence accumulative. Par conséquent, l'appa- reil passe de l'étape 112 à l'étape 136. Dans cette éta- pe, les compteurs de correction de phase inférieure et de correction de comptage consécutif inférieur sont re- mis à zéro tandis que le compteur de fréquence d'incré- mentation accumulative, le compteur de fréquence d'in- crémentation consécutive et le compteur de correction de phase supérieure sont tous incrémentés d'un. Les conte- nus du compteur de fréquence d'incrémentation accumula- tive et du compteur de fréquence consécutive sont alors comparés à trois et les contenus du compteur de correc- tion de phase supérieure sont comparés à deux, étape 138. Si les contenus de l'un ou l'autre des compteurs de fréquence d'incrémentation accumulative ou du compteur de fréquence d'incrémentation consécutive sont supé- rieurs ou égaux à trois, des corrections de fréquence et de phase sont nécessaires et le drapeau de fréquence d'incrémentation est par conséquent mis sur vrai, étape 140. Les compteurs sont alors remis à zéro dans cette étape. La correction de phase nécessaire est alors ac- complie, étape 142, suivie d'une incrémentation de fréquence, étape 144. Le drapeau de fréquence d'incré- mentation est alors mis sur faux, étape 146, et l'appa- reil retourne à l'étape 110. Si les contenus du compteur de fréquence d'in- crémentation accumulative et du compteur de fréquence d'incrémentatlonconsécutive sont inférieurs à trois, une détermination est effectuée pour savoir si la valeur du compteur de phase supérieure est égale ou supérieure à deux, étape 148. Si tel est le cas, une correction de phase est nécessaire et l'appareil vient à l'étape 122 pour mettre le drapeau de correction de phase supérieure sur vrai avant d'effectuer les corrections de phase à l'étape 124. Si tel n'est pas le cas, l'appareil vient sur l'é- tape 108 pour effectuer toute correction de phase néces- saire en fonction de l'état d'arrivée de l'impulsion de transition dans la fenêtre particulière, toutefois, in- dépendamment de l'état d'arrivée d'une impulsion de transition dans les fenêtres précédentes. Ainsi, l'organigramme de la figure 12A montre la méthode d'exécution des corrections de phase et de fré- quence en réponse à la détection d'impulsions de transi- tion consécutive dans la région supérieure et la détec- tion du nombre total d'impulsions de transition dans la région marginale depuis la modification précédente de fréquence. Il convient de noter que bien que des correc- tions de phase ne soient pas nécessaires dans une fenê- tre en fonction des contenus des compteurs de correction de phase, une correction de phase peut s'avérer néces- saire par suite de l'arrivée d'une impulsion dans un état comportant un poids de correction non zéro '(figure ), raison pour laquelle l'étape 108 de correction de phase est incluse. La décrémentation de la fréquence établie et des corrections de phase associées sont accomplies conformé- ment aux étapes montrées à la figure 12B. L'arrivée à l'état 5 est traitée de façon similaire à l'arrivée à l'état F étant donné que cet état peut ou non se trouver dans une région marginale en fonction du type de fenê- tre. Les étapes 150, 152 et 154 servent par conséquent à déterminer si une impulsion de transition est arrivée seulement dans la région inférieure ou à la fois dans la région inférieure et dans la région marginale. Si l'ar- rivée n'a eu lieu que dans la région inférieure, l'ap- pareil va sur l'étape 156, tandis que si l'arrivée se trouve dans une région inférieure et une région margi- nale, l'appareil va sur l'étape 158. Les étapes subsé- quentes correspondent directement aux étapes montrées à la figure 12A. Ainsi, les étapes 160, 162, 164, 166 et 168 correspondent à des étapes 120, 128, 130, 132 et 134 respectivement. Les étapes 170, 172 et 174 correspondent aux étapes 122, 124 et 126, respectivement. L'étape 176 correspond à l'étape 148, et les étapes 178, 180, 182, 184 et 186 correspondent aux étapes 138, 140, 142, 144 et 146, respectivement. Les corrections de phase de fenêtres individuel- les sont accomplies conformément aux schémas d'états montrés aux figures 13A, 13B et 13C. Ces schémas s'a- dressent respectivement aux fenêtres nominales, rapides et lentes. L'appareil 64 d'état de correction de phase montré à la figure 9 effectue les corrections à la lon- gueur d'une fenêtre individuelle en fonction de l'état d'arrivée d'une impulsion de transition dans cette fenê- tre et en fonction des déterminations faites par l'appa- reil 66 d'état de correction de fréquence comme cela est décrit ci-dessus en référence à la figure 12. Les figu- res 13A, 13B et 13C illustrent les états individuels du registre à décalage de l'oscillateur à commande numéri- que, avec des flèches de condition indiquant la manière de procéder aux corrections de phase en ajoutant ou en soustrayant des états d'une fenêtre. Si aucune correc- tion de phase n'est, requise, le "un" poursuit sa pro- gression à travers les états du registre à décalage de façon consécutive. Toutefois, si l'une quelconque des différentes conditions demandant une correction de phase existe, le un sautera les états soit dans la direction avant soit dans la direction inverse de façon à augmen- ter ou à diminuer efficacement la longueur du registre à décalage et ainsi la longueur de la fenêtre individuel- le. Trois conditions différentes peuvent affecter la longueur de fenêtre. La condition 1 (C1) correspond aux variables IF (fréquence d'incrémentation) ou UPC (cor- rection de phase supérieure) fournies par l'appareil 66 d'état de correction de fréquence, lesquelles s'avèrent vraies. Cette condition demande le raccourcissement de la longueur d'une fenêtre. La condition 2 correspond soit aux variables DF (fréquence de décrémentation) soit à DPC (correction de phase inférieure) provenant de l'appareil 66 d'état de correction de fréquence, les- quelles s'avèrent vraies. Cette condition demande un allongement d'une fenêtre. Les conditions 1 et 2 com- prennent à la fois la soustraction ou l'addition d'un état unique d'une fenêtre demandée par l'appareil d'état de correction de fréquence, et des corrections de phase supplémentaires conformément aux pondérations montrés à la figure 10. La condition 3 (C3) correspond à la variable IPC (correction de phase instantanée) qui s'avère vraie et valide les corrections de phase en fonction de l'état d'arrivée dans une fenêtre unique à apporter conformé- ment au poids de correction indiqué à la figure 10. Cet- te condition peut par conséquent entraîner soit un al- longement soit un raccourcissement d'une fenêtre. Cette condition existe lorsqu'aucune modification de phase n'est demandée par les compteurs de l'appareil d'état de correction de fréquence. Par exemple, dans la figure 13A, si une impulsion de transition se produit à l'état 9 et que seule la condition 3 est vraie, les états sub- séguents A et B seront sautés et l'état suivant du re- gistre à décalage sera l'état C. Toutefois, si la condi- tions 1 est également vraie, elle aura la priorité sur la condition 3 et les états A, B et C sont sautés et l'état suivant sera l'état D. Dans l'un ou l'autre des cas, la longueur de la fenêtre sera raccourcie. De façon similaire, si l'impulsion de transition se produit à l'état 3 et que la condition 3 est vraie, le registre à décalage reculera sur l'état 2 pour allonger efficace- ment la fenêtre. Si la condition 2 est également vraie, deux états supplémentaires seront ajoutés à la fenêtre. Ainsi, les conditions 1 et 2 exigent une correction de phase d'état supplémentaire par rapport à la condition 3. Le résultat global est que toute fenêtre individuelle peut avoir une longueur variant entre 11 et 21 états. Tous les calculs des appareils d'état sont réa- lisés en temps réel. Etant donné que dans le présent mo- de de réalisation certains calculs peuvent prendre plus de temps que celui nécessaire pour un état de registre à décalage unique, on aura recours à une arithmétique dé- calée de sorte que le "un" dans le registre & décalage se trouve au bon état à la fin d'un calcul. Par exemple, en supposant qu'il faille quatre états de registre à dé- calage pour effectuer les calculs nécessaires afin de déterminer si des corrections de phase sont-nécessaires, le "un" est immobilisé dans l'état d'arrivée et les qua- tre états sont sautés après l'achèvement du calcul afin de compenser le temps de calcul. Bien entendu, une telle arithmétique décalée n'est pas nécessaire si les appa- reils d'état sont de configuration suffisamment rapide pour que les calculs puissent tous être effectués à l'intérieur d'un état du registre à décalage. Bien qu'un algorithme spécifique ait été décrit pour déterminer les corrections de fréquence et de phase pour parvenir à une erreur de phase zéro, les différen- tes opérations sont toutes corrélées. Ainsi, de nombreu- ses pondérations différentes, quotas de compteur consé- cutif, quotas de compteur accumulatif, définitions de région, etc., pourraient être employées et permettre encore de parvenir à une bonne opération de filtre tant que la corrélation entre les différents facteurs est correctement déterminée. Dans tout algorithme qui est mis au point, toutefois, des modifications de fréquence ne sont effectuées qu'en réponse au contrôle d'un mini- mum de trois impulsions de transition (indépendamment de la question de savoir si des modifications sont condi- tionnées lors de survenances consécutives ou accumulati- ves dans des régions prédéterminées) de façon à assurer que des modifications de fréquence dans la mauvaise di- rection n'aient pas lieu. Pour compenser le retard inhérent à l'attente d'un minimum de trois impulsions avant de procéder à toute modification de fréquence, les modifications de phase sont réalisées en fonction d'un historique d'au moins deux impulsions de transition consécutives. En commandant les modifications de fré- quence et de phase de cette manière, on peut obtenir un fonctionnement de circuit de boucle à verrouillage de phase numérique extrément précis. REVENDICATIONS 1. Système de boucle à verrouillage de phase nu- mérique destiné à fournir un signal de sortie numérique synchronisé avec un flux d'impulsions de données, com- prenant: des moyens à oscillateur-variable destinés à produire un signal de sortie numérique consistant en des fenêtres d'impulsions de niveau alternativement élevé et bas dans lequel chaque fenêtre consiste en une pluralité de segments successifs de durée égale, ces moyens à oscillateur pouvant être modifiés pour commander le nom- bre de segments dans chaque fenêtre dans une séquence de fenêtres pour fournir l'une d'une pluralité de fréquen- ces de sortie fixes, prédéterminées; des moyens de détection de phase destinés à déterminer la position de chaque impulsion de donnée par rapport au segment d'une fenêtre dans laquelle elle se produit; et des moyens de traitement sensibles aux moyens de détection de phase, destinés à (a) modifier la fréquence de sortie établie en fonction des positions d'un minimum de trois impulsions de donnée à l'égard des segments des fenêtres dans lesquelles elles se produi- sent et (b) à modifier le nombre de segments dans une fenêtre individuelle en fonction de la position d'une impulsion de donnée par rapport aux segments de la fenê- tre individuelle et en fonction des positions d'un mini- mum de deux impulsions de donnée à l'égard des segments de fenêtre dans lesquelles elles se produisent. 2. Système de boucle à verrouillage de phase numérique selon la revendication 1, caractérisé en ce que chaque fenêtre est divisée en une région supérieure de segments contigus et en une région inférieure de seg- ments contigus, en ce que les moyens de traitement modi- fient la fréquence établie vers le haut si lesdites au moins trois impulsions de donnée consécutives se produi- sent dans la région supérieure et vers le bas si lesdi- tes au moins trois impulsions de donnée consécutives se produisent dans la région inférieure. 3. Système de boucle à verrouillage de phase nu- mérique selon la revendication 2, caractérisé en ce que chaque fenêtre comprend une région centrale d'au moins un segment qui sépare la région supérieure de la région inférieure et en ce que la région supérieure et la ré- gion inférieure comportent un nombre égal'de segments. 4. Système de boucle à verrouillage de phase nu- mérique selon la revendication 2, caractérisé en ce que la région supérieure comprend une première région margi- nale comprenant un nombre prédéterminé de segments sur une extrémité de la fenêtre et la région inférieure com- prend une deuxième région latérale comprenant un nombre prédéterminé de segments sur l'autre extrémité de la fe- nétre, en ce que les moyens de traitement modifient la fréquence établie vers le haut si le nombre total d'im- pulsions de donnée se produisant dans la première région marginale depuis la dernière modification de fréquence établie dépasse un nombre prédéterminé et modifie la fréquence établie vers le bas si le nombre. total d'im- pulsions de donnée se produisant dans la deuxième région marginale dépasse ledit nombre prédéterminé. 5. Système de boucle à verrouillage de phase nu- mérique selon la revendication 1, caractérisé en ce que les moyens de traitement comprennent des moyens destinés à modifier la fréquence de sortie établie en fonction des positions d'une pluralité d'impulsions de donnée à l'égard des segments de fenêtres dans lesquelles elles se produisent, la pluralité d'impulsions de donnée se produisant après la modification la plus récente de la fréquence établie. 6. Système de boucle à verrouillage de phase nu- mérique selon la revendication 5, caractérisé en ce que les moyens de modification modifient la fréquence de sortie établie si le nombre d'impulsions de donnée se produisant dans un groupe prédéterminé de segments depuis la modification la plus récente dépasse un total prédéterminé. 7. Système de boucle à verrouillage de phase nu- mérique selon la revendication 1, caractérisé en ce que les moyens d'oscillateur variable comprennent un re- gistre à décalage de longueur variable comportant une pluralité d'états, en ce que chaque état correspond à un segment et en ce que le nombre d'états détermine la du- rée d'une fenêtre. 8. Système de boucle à verrouillage de phase nu- mérique selon la revendication 1, caractérisé en ce que chaque segment comporte une pondération associée à ce- lui-ci, en ce que les pondérations augmentent depuis le centre vers le bord d'une fenêtre, en ce que lorsqu'une impulsion de donnée se produit dans un segment qui comporte une pondération non zéro et qu'elle se situe avant le centre de la fenêtre au moins un segment est soustrait de cette fenêtre et lorsqu'une impulsion de donnée se produit dans un segment comportant une pon- dération non zéro et qu'elle se situe après le centre de la fenêtre, au moins un segment est ajouté à cette fe- nêtre. 9. Système de boucle à verrouillage de phase nu- mérique selon la revendication 8, caractérisé en ce que chaque fenêtre est divisée en une région supérieure de segments contigus et en une région inférieure de seg- ments contigus, en ce que lorsque des impulsions de don- née consécutives se produisent dans la région supérieu- re, les moyens de traitement réduisent le nombre de segments dans la fenêtre dans laquelle la dernière im- pulsion de donnée s'est produite et lorsque des impul- sions de donnée consécutives se produisent dans la ré- gion inférieure, les moyens de traitement augmentent le nombre de segments dans la fenêtre dans laquelle la dernière impulsion de donnée s'est produite. 10. Système de boucle à verrouillage de phase numérique destiné à fournir un signal de sortie numéri- que synchronisé avec un flux d'impulsions de donnée, comprenant: des moyens à oscillateur variable destinés à produire un signal de sortie numérique consistant en des fenêtres d'impulsions de niveau haut et bas en alternan- ce, dans lequel chaque fenêtre consiste en une pluralité de segments successifs de durée connue, les moyens à oscillateur pouvant être modifiés pour commander le nom- bre de segments dans chaque fenêtre; des moyens de détection de phase destinés à déterminer la position de chaque impulsion de donnée par rapport au segment d'une fenêtre dans laquelle elle se produit; et des moyens de traitement, sensibles aux moyens de détection de phase, destinés à commander les moyens à oscillateur, pour commander le nombre de seg- ments dans chaque fenêtre, lesdits moyens de traitement comprenant: a) des moyens de commande de fréquence des- tinés à faire que les moyens à oscillateur fournissent des fenêtres de iongueur contrô- lée pour atteindre une fréquence de sortie fixe prédéterminée, et pour modifier la fréquence de sortie fixe en fonction des po- sitions d'au moins trois impulsions de don- née par rapport aux fenêtres dans lesquelles elles se produisent et en fonction des posi- tions d'au moins deux impulsions de donnée depuis la modification précédente de la fré- quence de sortie fixe par rapport aux fenê- tres dans lesquelles elle se produit; et b) des moyens de commande de phase destinés à modifier le nombre de segments dans une fenêtre individuelle en fonction de la posi- tion d'une impulsion de donnée par rapport aux fenêtres individuelles dans lesquelles elle se produit et en fonction de la posi- tion d'au moins une impulsion de donnée pré- cédente par rapport à la fenêtre dans la- quelle elle se produit. 11. Système de boucle à verrouillage de phase numérique selon la revendication 10, caractérisé en ce que chaque fenêtre consiste en une portion de centre d'au moins un segment, en une région supérieure de seg- ments contigus vers un côté- de la portion centrale et en une région inférieure de segments contigus vers l'autre côté de la portion centrale, en ce que les moyens de commande de fréquence modifient la fréquence de sortie fixe vers le haut si trois impulsions de donnée consé- cutives se produisent dans la région supérieure et vers le bas si trois impulsions de donnée consécutives se produisent dans la région inférieure. 12. Système de boucle à verrouillage de phase numérique selon la revendication 11, caractérisé en ce que la région supérieure comprend unepremière région marginale comprenant un nombre prédéterminé de segments sur une extrémité de la fenêtre et la région inférieure comprend un nombre prédéterminé de segments sur l'autre extrémité de la fenêtre, en ce que les moyens de comman- de de fréquence modifient la fréquence de sortie fixe vers le haut si le nombre d'impulsions de donnée se pro- duisant dans la première région marginale depuis la mo- dification précédente est égal à trois et modifie la fréquence de sortie fixe vers le bas si le nombre d'im- pulsions de donnée se produisant dans la deuxième région marginale depuis la modification précédente de la fré- quence de sortie fixe est égal à trois. 13. Système de boucle à verrouillage de phase numérique selon la revendication 12, caractérisé en ce que chaque segment comporte une pondération associée à celui-ci, en ce que les pondérations augmentent d'am- pleur à partir du centre vers le bord d'une fenêtre, en ce que les moyens de commande de phase provoquent au moins la soustraction d'un segment d'une fenêtre lorsque l'impulsion de donnée se produit dans un segment de fenêtre avant le centre et comportant une pondération non zéro et provoque au moins l'addition d'un segment d'une fenêtre lorsqu'une impulsion de donnée se produit dans un segment de la fenêtre après le centre et compor- tant une pondération non zéro. 14. Système de boucle à verrouillage de phase numérique selon la revendication 13, caractérisé en ce que les moyens de commande de phase provoquent au moins la soustraction d'un segment d'une fenêtre lorsqu'au moins deux impulsions de donnée consécutives se pro- duisent dans la région supérieure des fenêtres et pro- voquent au moins l'addition d'un segment à une fenêtre, lorsqu'au moins deux impulsions de donnée consécutives se produisent dans la région inférieure de leurs fenê- tres.