Brevet FR2595161A1 — publié le 19870904

CELLULE MEMOIRE A DOUBLE ACCES ET MEMOIRE DYNAMIQUE UTILISANT UNE TELLE CELLULE. La présente invention concerne une cellule mémoire à double accès. Elle concerne aussi une mémoire dynamique utilisant des cellules d'un tel genre. Elle trouve application dans le domaine des mémoires à semiconducteurs à lecture/écriture dynamique. Dans Part antérieur, les mémoires à grandes capacités comportent des cellules mémoires dont l'accès est unique par une ligne de sélection qui commute un transistor unique sur une capacité de mémorisation ou de stockage de manière à la mettre en relation avec une ligne de charge. La capacité se déchargeant progressivement dans le temps de cycle, il faut rafraîchir périodiquement cette cellule. La périodicité limite les performances d'une telle mémoire. C'est un but de rinvention de rendre une telle opération de rafraîchissement transparente à l'utilisateur. Dans l'art antérieur il existe des mémoires dynamiques de ce genre. Mais elles utilisent des principes comme le pompage, difficiles à mettre en oeuvre. C'est un autre but de la présente invention de permettre une utilisation facile d'une mémoire dynamique sans rafratchissement. C'est un autre objet de Pinvention de proposer que pour une page de mémoire, deux cellules mémoires puissent être adressées simultanément en lecture et pour en écriture. En effet l'invention concerne une cellule mémoire à double accès. La cellule de l'invention comporte deux transistors dont les accès sont indépendants et qui contrôlent le potentiel d'une capacité de stockage unique destinée à la mémorisation d'un Pétat logique. L'invention concerne aussi une mémoire dynamique comportant des cellules mémoires à doubles accès du genre précité. Elle comporte des décodeurs de lignes de charge et de lignes de sélection connectés aux cellules par des amplificateurs de lignes de mots. Elle comporte aussi un décodeur de rafraîchissement et un amplificateur de lignes de mots de rafraîchissement internes à la mémoire. D'autres caractéristiques et avantages apparaîtront à l'aide de la description et des figures annexées qui sont: - la figure 1: une cellule selon l'invention; - la figure 2: un sschéma d'une cellule en lecturejécriture - la figure 3 : un schéma du comportement de deux cellules voisines; - la figure 4 : un schéma d'une mémoire dynamique selon l'invention. La mémoire dynamique basée sur une cellule à double accès permet d'accéder en même temps deux différentes cellules mémoire placées aux endroits quelconques. Cette caractéristique est obtenue grâce à l'utilisation de la cellule mémoire à 2 transistors dont le schéma électrique est représenté à la figure 1. La cellule mémoire à 2 transistors - comporte deux transistors d'accès M1 et M2 et une capacité CM mémorisant l'information. Cette capacité est d'un côté connectée aux sources des deux transistors et de l'autre côté portée# à un potentiel fixe VP plate. Les transistors M1 et M2 sont connectés à deux lignes de bit différentes et ils sont commandés par deux lignes de mots différentes aussi. A la figure 2, on a représenté le mode de fonctionnement de la cellule. La lecture de finformation stockée sur la capacité (niveau de tension) est identique à celle d'une mémoire dynamique avec la cellule à 1 transistor. Une ligne de mot WL est portée au potentiel haut pour faire conduire le transistor correspondant. Le potentiel est transmis de la borne commune du transistor M1 et de la capacité CS pour lire rétat logique mémorisé dans la cellule. Le signal obtenu sur la ligne de bit BL1 (flottante) est amplifié par Al. Cette amplification est suivie d'une seconde A2 qui consiste à remettre la ligne de bit correspondante au niveau logique détecté dans la cellule. Ainsi Pinformation lue est remise dans la cellule. En écriture le niveau logique de la ligne de bits BL1 est forcé à la valeur de la donnée à écrire. Si on effectue ensuite un cycle de lecture, cet état logique sera automatiquement stocké dans la cellule. Avec une cellule à 2 transistors d'accès, la lecture et l'écriture peuvent être effectuées en utilisant soit une soit l'autre ligne de bits. Ainsi deux cellules connectées à la même ligne de bits peuvent être accedées simultanément- en se servant de deux lignes de bit différentes. A la figure 3, on a représenté un cas de figure de fonctionnement de deux cellules prises sur la même paire de lignes de bits BLI et BL2. La cellule 1 est adressée par la paire de lignes de sélection WLll et WL12 . La cellule 2 est adressée par la paire de lignes WL21 et WL22. Les deux cellules sont adressées simultanément par sélection de WLll et BL1 attribués à la cellule 1 et de WL 22 et BL2 attribués à la cellule 2. L'indépendance des circuits de sélection et des ~ amplificateurs de ligne assure la possibilité de travailler simultanément sur deux cellules depages mémoires 1 et 2 correspondants à la paire de lignes WCll, WC12. Une autre utilisation de la cellule peut être ajoutée. En effet, la cellule dans laquelle la tension est stockée sur une capacité doit être rafraîchie périodiquement pour compenser les pertes de niveau de tension dues principalement aux particules alpha, aux courants de fuite et au bruit. Dans une mémoire dynamique dont les cellules sont à un transistor, ce rafraîchissement doit être contrôlé extérieurement afin de ne pas pénaliser le temps d'accès. En effet, seulement une seule cellule par ligne de bits peut être lue en même temps dans toutes les mémoires dynamiques existantes. Ainsi, si un cycle de rafraîchissement (équivalent à une lecture) a été commencé, il faut attendre sa fin pour pouvoir accéder une cellule connectée à la même ligne de bits. L'emploi d'une cellule à 2 transistors d'accès a permis de concevoir une mémoire dynamique sans rafraîchissement extérieur et cela sans aucune pénalisation du temps d'accès. Pour ceci, une ligne de bits est utilisée en lecture/écriture de la cellule et l'autre ligne de bits permet le rafraîchissement des cellules connectées sur la première ligne de bits. Quatre situations peuvent apparaître: - 1. On rafraîchit une cellule et on litiécrit une autre cellule; - 2. On rafraîchit une cellule au repos de la mémoire; - 3. On demande le rafraîchement d'une cellule qui est en train d'être lue ou écrite; - 4. On demande la lecturelécriture d'une cellule qui est en train d'être rafraîchie. Pour les deux premiers cas, l'invention s'applique sans aucun problème. Dans le cas 3, le cycle de rafraîchissement n'aura pas lieu. La lecture/écriture remplace ce rafraîchissement. Dans le cas 4, soit le rafraîchissement peut être arreté si la ligne de mots de rafraîchissement n'a pas commencé à monter, soit on peut effectuer le rafraîchissement puis remettre l'information détectée par la ligne de bits de rafraîchissement sur la ligne ~ de bits utilisée en lecture/écriture. On peut aussi utiliser la ligne de rafraîchissement pour la lecture. A la figure 4, on a représenté une mémoire dynamique qui se passe de circuits de rafraîchissement externes. Une matrice 3 de cellules mémoires à doubles accès est implantée. Les lignes WL sont sélectionnées en fonctionnement de lecture/écriture par un déco deur X4 et en rafraîchissement par un décodeur X de rafraîchissement. Les lignes BL sont sélectionnées en fontionnement normal par un décodeur Y5 à travers les amplificateurs 7 de rafraîchissement. Une mémoire dynamique sans rafraîchissement figure 4, peut rivaliser avec les mémoires statiques dans certaines applications. Grâce à la possibilité d'utilisation du mode de page, où il y a accès des seules cellules connectées à la même ligne de mots, le temps d'accès peut approcher et même être inférieur au temps d'accès d'une mémoire statique. Pour la même capacité mémoire, la taille d'une telle mémoire dynamique est inférieure à celle d'une RAM statique et rintégrades plus forte. Il s'ensuit un prix de fabrication plus faible. De plus la consommation au repos d'une RAM statiques utilisant la classique cellule à 4 transistors. La mémoire selon l'invention peut dont être considérée comme un juste milieu entre les mémoires statiques et les mémoires dynamiques. REVENDICATIONS 1. Cellule mémoire à double accès caractérisée en ce qu'elle comporte, pour une capacité (CM) de stockage unique connectée à une tension (VP) de référence deux transistors (M1, M2) dont une électrode commune est connectée à l'autre borne de la capacité (CM), électrode de commande à deux lignes (WL1 et WL2) de sélection distinctes et les électrodes de signal à deux lignes de bits (BL1 et BL2) distinctes. 2. Mémoire dynamique caractérisée en ce qu'elle comporte une matrice (3) de cellules mémoire à double accès selon la revendication 1. 3. Mémoire selon la revendication 2, caractérisée en ce que chaque ligne de bits (BL) comporte un amplificateur de ligne (Al) de lecture de l'état logique mémorisé dans la capacité (CM) de stockage sélectionnée et un amplificateur (A2) de remise du niveau logique qui retroune rétat logique à la cellule adressée. 4. Mémoire selon la revendication 3, caractérisée en ce que des circuits internes (7, 8) de rafraîchissement sont reliés pendant une période de lecture/écriture à au moins une cellule de la ligne (BLI, BL2) sélectionnée en lecture/écriture. 5. Mémoire selon la revendication 2, caractérisée en ce que des circuits internes de rafraîchissement (7, 8) sont reliés pendant des périodes de repos de la mémoire. 6. Mémoire selon la revendication 3, caractérisée en ce que des circuits internes (7,8) de rafraîchissement sont reliés pendant des périodes de lecture/écriture d'une cellule mémoire à cette même cellule mémoire. 7. Mémoire selon la revendication 2, caractérisée en ce que des circuits internes (7,8) de rafraîchissement sont reliés à au moins une cellule mémoire de la matrice (3) plus que, simultanément, des amplificateurs (6) de lignes de mots sont reliés par une lecture/écriture des mêmes cellules.