Brevet FR2591780A1 — publié le 19870619

La présente invention concerne un support portatif, par exemple une carte à circuit intégré qui comprend notam- ment une unité centrale de traitement, une mémoire de données, et des circuits analogues. Récemment, on a mis au point une carte à circuit intégré sous forme d'une carte à mémoire destinée à con- server des données, et elle est disponible dans le commerce. La carte à circuit intégré comporte une unité centrale de traitement, une mémoire de données sous forme d'une mémoire passive électriquement programmable EPROM et analo- gue. Cependant, comme la carte classique à circuit intégré a une mémoire EPROM comme élément de mémoire, les données, lorsqu'elles ont été écrites dans la mémoire, ne peuvent pas être réécrites ou effacées. Pour cette raison, des données superflues ne peuvent pas être effacées. Des données superflues sont rendues invalides afin qu'elles ne puissent pas être atteintes de l'extérieur, afin que ce problème soit résolu. Une autre carte classique à circuit intégré com- porte, comme élément de mémoire, une mémoire passive pro- grammable et effaçable électriquement dans laquelle une réécriture électrique peut être réalisée afin que les données superflues puissent être effacées. Cependant, lorsque des données invalides sont simplement sélectionnées et effacées, des zones de données valides et effacées sont présentes dans la mémoire. Lorsque de nouvelles données sont conservées, des données indiquant quelle zone effacée est utilisée doivent être conservées. Plus précisément, une séquence d'accès a la mémoire peut être modifiée. Dans un système mettant en oeuvre une carte à circuit intégré de ce type, les échanges de données avec la carte à circuit intégré sont réalisés à l'aide d'un appareil de lecture-écriture de cartes. Lorsqu'une carte à circuit intégré reçoit des données d'instruction avec un code de fonction, elle exécute une fonction et transmet le résultat d'exécution à l'appareil de lecture-écriture de carte, sous forme de données de réponse. Lorsqu'un signal sous forme d'une chaîne de données transmis à la carte à circuit intégré est écrit dans la mémoire de données, la chaîne de données est conservée dans des unités de blocs,et l'accès de lecture- écriture est réa- lisé par unités de blocs. Cependant, pendant la mémorisation d'une série de blocs de données, lorsqu'un bloc ne peut pas être constitué pour une raison quelconque, lorsque les données non complètes de mémorisation ne sont pas corrigées, une autre chaîne de données est écrite ensuite, et les don- nées non complétées ne peuvent pas être reconnues comme constituant un bloc convenable. La présente invention a pour objet un dispositif électronique portatif qui peut conserver une zone de mémo- risation de nouvelles données et dans lequel une séquence de lectureécriture de données, après effacement de données invalides (état non écrit) n'a pas & être modifiée. L'invention a aussi pour objet un dispositif élec- tronique portatif dans lequel, lorsqu'une chaîne de données ayant une longueur arbitraire est écrite dans une mémoire de données, il n'existe aucune contradiction lors de l'accès ultérieur de lecture-écriture par des unités de blocs et la fiabilité des données peut être notablement accrue. A cet effet, l'invention concerne un dispositif électronique portatif qui comprrend: une unité centrale de traitement (CPU) de commande, et une mémoire qui est divisée en plusieurs zones de données, les zones de données conservant des données de transaction et des données d'attribut indiquant un état de mémorisation, les données d'attribut conservant des données d'état constituées d'un premier drapeau indiquant si les données sont écrites ou non écrites dans chaque zone de données et un second drapeau indiquant si des données de chaque zone de données sont valides ou invalides, si bien que, lorsque de nouvelles données de transaction trans- mises par un système hôte connecté au dispositif électronique portatif sont conservées, l'unité centrale de commande se réfère aux premiers drapeaux, conserve les nouvelles données de transaction dans une zone de données correspon- dant au premier drapeau indiquant que des données ne sont pas écrites, lève le second drapeau correspondant afin qu'il indique que les données qui viennent d'être mémorisées sont valides, et lève un second drapeau corres- pondant à des données non nécessaires parmi les données enregistrées antérieurement afin qu'il indique que les données correspondantes sont invalides, et lorsqu'une ins- truction de réarrangement de données valides est transmise par le système hôte, l'unité centrale de commande se rap- porte à la mémoire, lève le premier drapeau des données dont le second drapeau indique que les données sont invalides afin qu'il indique que des données ne sont pas écrites dans une zone correspondante de données et réarrange les données valides dans la mémoire de manière qu'aucune zone de données invalides ne soit présente entre des zones de données valides. D'autres caractéristiques et avantages de l'inven- tion seront mieux compris à la lecture de la description qui va suivre d'exemples de réalisation, fait en référence aux dessins annexés sur lesquels: la figure 1 est une perspective représentant l'aspect extérieur d'un manipulateur de cartes qui assure des accès de lecture-écriture à un dispositif électronique portatif selon l'invention; la figure 2 est un diagramme synoptique du mani- pulateur de cartes représenté sur la figure 1; la figure 3 est une perspective représentant l'aspect extérieur d'une carte à circuit intégré selon un mode de réalisation de dispositif électronique portatif selon l'invention; la figure 4 est un diagramme synoptique de l'arran- gement du circuit de la carte à circuit intégré représentée - sur la figure 3; la figure 5 est un tableau indiquant le format de la mémoire de données de la figure 4; la figure 6 est un schéma indiquant le format des bits des données d'état représenté sur la figure 5; la figure 7 est une vue en plan représentant l'arrangement d'une section d'entrée de l'utilisateur, comme indiqué sur la figure 2; la figure 8 est une coupe de l'arrangement compre- nant la section de lecture-écriture de carte à circuit inté- gré de la figure 2; les figures 9, 10 et 11A à 11C sont des organisa- tions de mémoire représentant des états de mémorisation d'une mémoire de données représentée sur la figure 4; les figures 12A et 12B sont des ordinogrammes illustrant le fonctionnement d'un mode de réalisation de l'invention; la figure 13 est un schéma représentant le format des données d'instruction d'écriture dans un autre mode de réalisation de l'invention; la figure 14 représente une organisation de mémoire ayant des zones de mémoire de données dans un autre mode de réalisation de l'invention; la figure 15 est un schéma représentant un format de bit de données d'attribut du type représenté sur la figure 14; et la figure 16 est un ordinogramme illustrant une opération d'écriture de données dans un autre mode de réa- lisation de l'invention. Les figures 1 et 2 représentent un manipulateur de cartes à circuit intégré constituant un dispositif terminal selon l'invention dans un système de gestion de banque à domicile. Le manipulateur 10 de cartes de circuit intégré est disposé par exemple dans un magasin. Plus préci- sément, la référence 11 désigne une unité centrale de trai- tement, la référence 12 un clavier d'introduction de données, la référence 13 une unité d'affichage à tube à rayonscatho- diques, la référence 14 une mémoire passive concernant un programme de commande, la référence 15 une mémoire à accès direct destinée à conserver des données, la référence 16 une imprimante matricielle destinée à transmettre diverses données d'impression, la référence 17 une unité de lecture de disquettes destinée à conserver et restituer des données d'une disquette 19 introduite par une ouverture 18 d'intro- duction, la référence 20 une section de lecture-écriture sur une carte à circuit intégré, destinée à lire des données dans la mémoire d'une carte 1 introduite par l'ouverture 21 ou à conserver des données dans cette mémoire, la réfé- rence 24 un circuit d'interface destiné à connecter l'unité centrale 11 à un dispositif central 26 de traitement, connec- té par une ligne 25, et la référence 41 une section d'entrée par un utilisateur par lequel un utilisateur introduit un numéro personnel d'identification ou analogue. La section 20 de lecture-écriture et la section 41 d'entrée sont uti- lisées par l'utilisateur, et les autres sections sont comman- dées par le magasin. Le dispositif central de traitement 26 comporte un circuit 27 d'interface destiné à commander les transferts de données, un ordinateur hâte 28 destiné à commander le traitement des données et un fichier 29 destiné à conserver les données de transaction. La carte 1 à. circuit intégré a une section 2 de connecteur à sa surface comme indiqué sur la figure 3, et la section 2 est constituée par plusieurs bornes 2a à 2h. La borne 2a est utilisée comme borne d'alimentation (+ 5V), la borne 2b comme borne de masse, la borne 2c comme borne de signaux d'horloge, la borne 2d comme borne de signaux de remise à zéro, et les bornes 2e à 2g les bornes d'entrée- sortie de données alors que la borne 2h est une borne d'ali- mentation d'écriture de données (+ 21V). La carte 1 à circuit intégré comprend une unité centrale de traitement 3, une mémoire de données 4 conser- vant un programme de commande, un numéro d'identification personnel (par exemple à quatre chiffres) et des données de transaction, et comprenant une mémoire passive programmable électriquement et effaçable, un circuit 5 d'interface, une mémoire à accès direct 6 de traitement de données et une section 7 de classement de numéro personnel. Les composants respectifs sont constitués par des circuits paillettes et sont disposés sur une même plaquette de circuit. Le circuit 5 d'interface et la section 2 de connecteur sont reliés par des fils. La section 7 détermine si un numéro d'identification personnelle transmis depuis l'extérieur coincide ou non avec un numéro d'identification personnelle conservé dans la mémoire 4 de données. La zone de mémorisa- tion de données de la mémoire 4 est divisée en plusieurs zones al, a2,... comme indiqué sur la figure 5, et ces zones al, a2,... de données conservent des données en unités de mots. Des données telles qu'une date de transaction, un montant de transaction et un solde sont conservées pour chaque transaction. L'octet initial (un octet) de chaque zone al, a2,... conserve des données d'attribut bl, b2,... indiquant un état de mémorisation. Les données d'attribut bl, b2,... ont une confi- guration à huit bits comme représenté sur la figure 6. Des données (ou des drapeaux) indiquant si des données valides ou non sont écrites dans la zone correspondante de données, c'est-à-dire des données indiquant que des données sont écrites (mémorisées) ou non écrites (non mémo- risées) sont conservées dans le septième bit. Des données (d'indication) indiquant si les données de la zone corres- pondante de données sont valides ou non, c'est-à-dire des données (un drapeau) indiquant si des données valides ou non sont effacées, sont conservées au sixième bit. Des données factices sont conservées dans les bits 0 à 5. Par exemple, lorsque des données "O" sont conservées au septième bit, cela indique que des données ne sont pas écrites et lorsque des données "1" sont indiquées, elles montrent que des données ont déjà été écrites dans cette zone de données. Lorsque le sixième bit est à "O", il indique des données valides et, lorsqu'il est à 1, il indique des données non valides. Il faut noter que la carte 1 à circuit imprimé transmet des données sous forme d'une réponse unique à la suite de données constituant une instruction unique, provenant du manipulateur 10. La section 41 d'entrée de l'utilisateur comporte dix touches 42 destinées à l'introduction des données de numéro personnel, une touche 43 de correction qui est enfon- cée afin que les données de numéro personnel soient corri- gées pendant leur entrée, des indicateurs 45 indiquant le nombre de chiffres du numéro personnel introduit, un indicateur 46 destiné à reconnaître la transmission du numéro personnel, un indicateur 47 d'erreur de numéro per- sonnel, et une touche 48 d'effacement des données invalides dans la mémoire 4 de données de la carte 1 de circuit inté- gré. La section 41 est connectée à la section 20 de lecture- écriture de la carte à circuit intégré par un câble 23. Les indicateurs 45 sont formés par exemple par quatre diodes photoémissives. La section 20 est connectée au manipulateur 10 par un câble 22. Plus précisément, comme l'indique la figure 8, la section 20 comprend un trajet 31 de transport de la carte 1 introduite par l'orifice 21 d'introduction de carte. Plusieurs paires de galets 32 de transport sont placées le long du trajet 31 afin qu'ils serrent la carte 1 entre eux, verticalement, lorsqu'elle est transportée. Les paires de galets 32 sont placées à intervalles réguliers le long du trajet 31. La distance comprise entre le centre de chaque galet 32 et le centre du galet adjacent 32 corres- pond à la largeur de la carte 1 dans la direction de trans- port. En conséquence, le trajet 31 de la carte 1 est déli- mité par le guide 33 de transport. Le dispositif 34 de lecture-écriture destiné a assurer la communication avec, l'unité centrale 3 de la carte i est placé au-dessus du guide 33. Le dispositif 34 de lecture-écriture est connecté électriquement à la section 2 formant connecteur. Le fonctionnement du mode de réalisation ayant l'arrangement précédent est maintenant décrit. On suppose qu'un utilisateur introduit une carte à circuit intégré 1 par l'orifice 21 du manipulateur 10 de carte. La carte 1 est alors connectée électriquement au dispositif 34 de lecture-écriture par l'intermédiaire de la section 2 de connecteur. L'unité centrale 11 provoque alors l'affichage par l'unité 13 d'un message indiquant "introduire votre numéro personnel". A la suite de ce message, l'utilisateur transmet son numéro personnel à l'aide des dix touches 42. L'unité centrale 11 éclaire les diodes photoémissives des indicateurs 45 d'une manière qui correspond au chiffre introduit correspondant au numéro personnel de l'utilisateur. Ce dernier peut valider les chiffres du numéro introduit en référence aux indicateurs 45. Lorsque l'utilisateur a introduit le numéro personnel, un signal correspondant au numéro introduit et un signal indiquant une manipulation sont transmis à l'unité centrale 3. Celle-ci conserve le numéro personnel de l'utilisateur dans la mémoire à accès direct 6. L'unité centrale 3 provoque alors la comparaison, dans la section 7, du nombre de bits et du contenu du numéro personnel conservé dans la mémoire à accès direct 6 et des données dans la mémoire 4. Lorsqu'une coïncidence est déter- minée, la section 7 transmet un signal de coincidence à l'unité centrale 3 et, lorsqu'aucune coïncidence n'est déterminée, elle transmet un signal indiquant ce fait à l'unité centrale 3. Lorsque le résultat de la comparaison transmis par la section 7 indique une coincidence, l'unité centrale 3 transmet un signal de coincidence à l'unité centrale 11 et lorsque le signal de défaut de coïncidence est transmis par la section 7, l'unité centrale 3 provoque la progression d'un compteur de défaut de coïncidence (non représenté). Lorsque la valeur comptée par le compteur atteint un nombre prédéterminé (par exemple égal à 3), l'unité centrale 3 transmet un signal de défaut de coïncidence permettant une nouvelle opération d'introduction dans l'unité centrale. Cependant, lorsque le nombre a atteint le nombre prédéter- miné, l'unité centrale 3 transmet un signal de défaut de coincidence indiquant que la carte 1 n'est pas valable, à l'unité centrale 11. En conséquence, lorsque l'unité centrale 11 reçoit ce signal de défaut de coincidence, elle détermine qu'une opération de réintroduction du numéro de personnel et qu'une transaction à l'aide du manipula- teur 10 ne peuvent pas être réalisées, et l'indique à l'uti- lisateur. Lorsque l'unité centrale 11 reçoit le signal de coincidence, elle détermine qu'une transaction est permise par l'intermédiaire du manipulateur 10, c'est-à-dire une transaction avec le dispositif central de traitement 26, et elle provoque l'affichage d'un message "introduisez les données de transaction" par l'unité 13. Avec ce message, un employé du magasin transmet des données de transaction, c'est-à-dire une date de transaction, un type de transaction, et un montant de transaction, à l'aide du clavier 12. L'unité centrale 11 transmet les données de la transaction à l'ordinateur hôte 28 par l'intermédiaire du circuit 24 d'interface, de la ligne 25 et du circuit 27 d'interface. L'ordinateur hôte 28 remet à jour le compte correspondant dans le fichier 29 de transaction, en fonction des données de transaction qui lui sont transmises. A la fin d'une transaction, l'unité centrale 11 transmet des données de transaction sous forme d'un résultat d'une transaction, c'est-à-dire une date de transaction, un montant de transaction et un solde, à. l'unité centrale 3. Celle-ci conserve les données de transaction dans la mémoire 4 de données. Plus précisément, l'unité centrale 3 vérifie les données d'attribut bl, b2,... des zones de données al, a2,... à partir de leurs adresses finales afin qu'elles déterminent le dernier mot, et elles conservent successivement la date de la transaction, le montant de la transaction et le solde, à partir d'une adresse qui est adjacente au dernier mot. Par exemple, l'unité centrale 3 conserve la date de transaction, le montant de la tran- saction et le solde et lève un drapeau qui se trouve au septième bit des données d'attribut, correspondant aux données précédentes, si bien qu'il indique que des données valides sont mémorisées. L'unité centrale 3 détermine que le solde restant précédent constitue des données invalides et lève un drapeau au sixième bit des données d'attribut qui leur correspondent, indiquant ainsi que ces données deviennent des données invalides. Ensuite, l'unité centrale 11 vide la carte 1. Dans ce cas, les données de transaction sont conservées dans la mémoire 4 de données comme indiqué sur la figure 9, des données d'attribut indiquant la validité sont aussi conservées. On décrit maintenant, en référence aux ordinogram- mes des figures 10A et 10B, le cas das lequel l'utilisateur efface des données invalides (état non écrit) puisque la mémoire 4 de la carte 1 est pleine. L'utilisateur introduit la carte 1 dans l'orifice 21 d'introduction du manipula- teur 10 (au pas 61). La carte 1 est alors connectée électri- quement au dispositif 34 de lecture-écriture par l'intermé- diaire de la section 2 de connecteur. L'utilisateur désigne un mode d'effacement à l'aide de la touche 48 d'effacement (pas 63). L'unité centrale 11 provoque l'affichage par l'unité 13 d'affichage d'un message "introduisez votre numéro personnel" (pas 65). En réponse à ce message, l'utilisateur transmet son numéro personnel à l'aide desdites touches 42 (pas 67). L'unité centrale 11 fait fonctionner les diodes photoémissives des indicateurs 45 qui correspondent au chif- fre introduit en fonction du numéro personnel introduit. L'utilisateur peut certifier le nombre chiffres du numéro personnel introduit. Après introduction du numéro personnel par l'utilisateur, un signal correspondant au numéro person- nel introduit et un signal indiquant une instruction d'effa- cement sont transmis par l'unité centrale 11 à l'unité cen- trale 3 (pas 69). L'unité centrale 3 conserve le numéro personnel de l'utilisateur dans la mémoire à accès direct 6 (pas 71). L'unité centrale 3 provoque la comparaison par la section 7 du nombre de chiffres et du contenu du numéro personnel conservé dans la mémoire à accès direct 6 et de celui qui est conservé dans la mémoire 4 de données (pas 73). Lorsqu'une coïncidence est déterminée entre eux, la section 7 transmet un signal de coïncidence à l'unité cen- trale 3 et, lorsqu'aucune coïncidence n'est déterminée entre les nombres de chiffres ou le contenu, il transmet un signal de défaut de coïncidence à l'unité centrale 3 (pas 75). Lorsque le résultat de la comparaison par la sec- tion 7 est un signal de défaut de coincidence, l'unité centrale 3 provoque la progression d'un compteur de défaut de coicidence (non représenté) dans la mémoire 4. Lorsque le nombre de ce compteur est inférieur à un nombre prédé- terminé (par exemple trois fois), l'unité centrale 3 trans- met un signal de défaut de coïncidence qui indique qu'une opération de réintroduction du numéro personnel est permise, à l'unité centrale 11. Cependant, lorsque le nombre du compteur a atteint la valeur prédéterminée, l'unité centrale 3 transmet un signal de défaut de coincidence qui indique à l'unité centrale 11 que la carte 1 n'est pas valide. En conséquence, lorsque l'unité centrale 11 reçoit le signal de défaut de coïncidence, elle détermine que l'opération de réintroduction du numéro personnel et une transaction à l'aide du manipulateur ne peuvent pas être exécutées, et elle le signale à l'utilisateur (pas 77). Lorsque l'uni- té centrale 3 reçoit le signal de coïncidence de la section 7, elle détermine que des données invalides de la carte 1 peuvent être effacées (état de non écriture) (pas 79). L'unité centrale 3 lit successivement des données d'attri- but bl,b2,... dans les zones de données al, a2,... de la mémoire 4 (pas 81) et, lorsque le drapeau est levé au sixième bit des données d'attribut dans une zone quelconque de données, elle détermine que les données correspondantes sont invalides (pas 83). A la suite de ce jugement, l'unité centrale 3 efface le contenu des zones de données al, a2,... qui sont déterminées comme étant des données inva- lides, et initialise les données d'attribut, c'est-à-dire met des données "0" aux sixième et septième bit de ces zones de données (pas 85). L'unité centrale 3 effectue cette opération d'effacement de données invalides à partir de l'adresse de départ et jusqu'à l'adresse finale (pas 87). Apres le pas 87, les zones de données conservant des données valides sont préréglées au hasard, c'est-à-dire que les zones de données valides et les zones effacées de données invalides sont présentes au hasard. L'unité centrale 3 lit successivement des données d'état dans la zone de données al, correspondant à l'adresse de début de la mémoire 4 (pas 89), et détermine les zones non écrites dans lesquelles aucun drapeau n'est levé au septième bit des données d'attribut (pas 91). A la suite d'un jugement portant sur le résultat obtenu, l'adresse de la zone de données al (a2,... ) qui est jugée comme étant une zone non écrite est conservée dans la mémoire à accès direct 6 (pas 93). L'unité centrale 3 lit successivement les données d'attribut dans la zone de données à l'adresse suivante (pas 95) et vérifie si les données conservées sont des données valides dans les données d'attribut dont le drapeau est levé au septième bit et dont aucun drapeau n'est levé au sixième bit (pas 97). Lorsque des données valides sont déterminées, l'unité centrale 3 lit les données valides et les conserve dans la zone de données al (a2,...) à l'adresse conservée dans la mémoire à accès direct 6 (pas 99). A ce moment, l'unité centrale 3 lève le drapeau du septième bit des données correspondantes d'attribut. L'unité centrale 3 vérifie si les données valides sont normalement conservées (pas 101 et 103). Lorsque les données ne sont pas normalement conservées, les données valides sont remémorisées (pas 99). Lorsque les données sont norma- lement mémorisées, l'unité centrale 3 efface les données valides dans la zone de source avant remise à jour (pas ). Par exemple, une opération de réarrangement de données est maintenant décrite dans le cas o des zones a3 et a6 de données non écrites (c'est-à-dire effacées) sont présentes comme indiqué sur la figure liA, à titre d'exemple. Plus précisément, l'unité centrale 3 lit les données d'attribut bl,b2... dans la zone de données al correspondant à l'adresse de début de la mémoire 4 (pas 89) et cherche les zones non écrites dans les données d'attribut bl,... dont aucun drapeau n'est levé au septième bit (pas 91). En conséquence, l'unité centrale 3 juge que la zone de données a3 est une zone non écrite et conserve son adresse dans la mémoire à accès direct 6 (pas 93). L'uni- té centrale 3 lit alors les données d'attribut bl,... dans la zone de données a4 à l'adresse suivante (pas 95), et vérifie si les données contenues sont des données valides dont le drapeau est levé au septième bit des données d'attri- but bl,... et dont aucun drapeau n'est levé au sixième bit (pas 97). Ensuite, l'unité centrale 3 détermine que les données valides sont conservées dans la zone a4 de données et lit les données valides afin que les données valides de la zone a4 soient conservées dans la zone a3 à l'adresse conservée dans la mémoire à accès direct 6 comme indiqué sur la figure 11B (pas 99). Simultanément, le drapeau est levé au septième bit des données d'attribut b3 de la zone a3. L'unité centrale 3 vérifie si les données valides sont normalement mémorisées dans la zone a3 (pas 120 et 103). Lorsque les données sont conservées de façon anormale, les données valides de la zone a4 de données sont conservées a nouveau dans la zone a3 (pas 99). Lorsque les données sont conservées normalement, les données valides de la zone a4, avant remise à jour, sont effacées (pas 105). Une somme de vérifications des données de la transaction est calculée ou les données de la transaction subissent une opération OU EXCLUSIF afin que le fait que les données sont normalement mémorisées soit vérifié par exemple. Lorsque les données sont soumises à un accès de lecture ou d'écriture avec des données de transaction, la somme de vérification -des données de transaction est à nouveau calculée ou les données de la transaction subissent une opération OU EXCLUSIF afin qu'elles soient comparées aux données écrites. Cette techni- que est connue des hommes du métier et sa description détaillée est donc supprimée. Ensuite, une zone non écrite dont les données sont effacées est recherchée de manière analogue à partir de l'adresse de début et les données validesconservées dans les zones suivant la zone non écrite sont conservées dans la zone non écrite. Apres mémorisation des données, le contenu de la zone source dans laquelle les données validées étaient conservées avant remise à jour, est effacé. Lorsque l'opération est réalisée des pas 89 à 105 jusqu'à l'adresse finale de la mémoire 4, l'unité centrale 3 juge la fin de l'effacement (pas 107) et transmet des données l'indiquant à l'unité centrale 11. Celle-ci affiche un message qui indique la fin du traitement, et évacue la carte 1 par l'ouverture 21. En conséquence, dans la mémoire 4, des zones écrites et des zones non écrites peuvent être séparées comme représenté sur la figure 10, et le traitement peut être réalisé avec la même séquence qu'avant l'opération de réarrangement des données. Lorsqu'aucune donnée invalide n'est présente au pas 83, l'unité centrale 3 l'indique à l'unité centrale 11. Cette dernière affiche un message indiquant qu'aucune opération d'effacement n'est -réalisée puisque des données invalides ne sont pas présentes. Comme décrit précédemment, des données invalides superflues présentes dans la mémoire 4 de données peuvent être effacées et seules les données valides sont réarrangées. Une zone de mémorisation de nouvelles données peut être conservée, et une séquence de lecture-écriture après effa- cement des données invalides doit être remise à jour. Pendant le réarrangement des données valides, les données valides de la zone source, avant remise à jour, sont effacées après mémorisation normale des données valides dans une autre zone. Même lorsque les données valides ne peuvent pas être normalement réécrites à la suite d'une erreur d'écriture ou d'une panne d'alimentation, les données valides ne sont pas effacées de manière erronée, si bien que la sécurité est élevée. Comme des données invalides sont effacées après la comparaison des numéros personnels, la sécurité des données n'est pas perdue. Dans le mode de réalisation qui précède, l'opéra- tion d'effacement -des données invalides dans la mémoire de données, c'est-à-dire l'opération de réarrangement des données, est réalisée après introduction par l'utilisateur à l'aide des touches, mais elle peut être réalisée chaque fois que la carte à circuit intégré est utilisée. Lorsqu'un numéro personnel qui spécifie une personne qui peut comman- der l'opération d'effacement est conservée dans la mémoire de données, l'opération de réarrangement des données sous l'action de l'opération d'effacement peut être réalisée uniquement lorsque ce numéro personnel est introduit. - Dans le mode de réalisation qui précède, lorsque les données invalides sont effacées, les données valides sont triées. Cependant, lorsqu'un drapeau indiquant qu'une zone non écrite se trouve dans 'une zone dans laquelle des données invalides sont conservées (état non écrit) destiné à indiquer la zone non écrite, des données valides qui les suivent immédiatement peuvent être écrites par-dessus. On décrit maintenant un autre mode de réalisation de l'invention en référence aux figures 13 à 16. Une opération d'écriture de données de la carte de circuit intégré 1 est décrite en référence à l'ordino- gramme de la figure 16. La carte 1 de circuit intégré reçoit des données d'instruction d'écriture représentées sur la figure 13 à partir de la section 20 de lecture-écriture. Les données d'instruction d'écriture comprennent un code de fonction d'écriture et des données d'écriture. Il faut noter que le code de fonction d'écriture comprend les deux types suivants de code. Un premier type de code de fonction est utilisé lorsque la quantité de données ajoutées est trop faible et ne peut pas être écrite sous forme d'un bloc (c'est-à-dire code de fonction d'écriture incomplète). L'autre type de code de fonction est utilisé lorsque la quantité de données ajoutées suffit et peut être écrite sous forme d'un bloc (c'est-àdire code de fonction de fin d'écriture). Il faut noter que le nombre d'octets pour l'écriture de données est prédéterminé. On suppose qu'un dispositif électronique portatif est réalisé de manière que la mémoire 4 de données soit divisée par groupes de 5 octets, des données de 5 octets soient utilisées comme blocs et des données d'attribut soient ajoutées aux blocs lors de l'écriture de données. Lorsque des données à 10 octets sont décrites, lorsque les cinq premiers bits sont transmis par la section 20 de lecture-écriture à la carte 1, le code de fonction d'écriture est un code de fonction d'écriture incomplète. D'autre part, lorsque les cinq octets restants sont trans- mis à la carte 1, le code de fonction d'écriture est un code de fonction de fin d'écriture. La mémoire 4 de données, par exemple une mémoire passive programmable électriquement, est constituée par des zones 41 destinées à conserver des données, et des zones 42 destinées à conserver des données d'attribut ajou- tées aux données comme indiqué sur la figure 14. Chaque zone 42 a une configuration à un octet. Les données d'attri- but comportent huit bits comme représenté sur la figure 15. Plus précisément, le septième bit des données d'attri- but est un bit identificateur indiquant si les données sont écrites ou non. Lorsque ce bit est à 1, dans le sep- tième bit, il indique que des données ne sont pas écrites et, lorsqu'il est à zéro, il indique que des données sont écrites dans cette zone. Le sixième bit des données d'attri- but est un bit d'identification indiquant si des données écrites dans la zone sont valides ou non si un 1 est présent au sixième bit, il indique que les données sont valides et si un 0 est présent, il indique que les données ne sont pas valides. Le cinquième bit est un bit d'identification indiquant si les données écrites peuvent être écrites dans la mémoire 4 sous forme d'un bloc ou non. Lorsqu'un 1 est présent au cinquième bit, il indique des données incomplètes et, lorsqu'un zéro est présent, il indique des données complètes. Il faut noter que les bits 0 à 4 sont des bits factices. A un état initial de la mémoire EPROM, les bits sont tous mis à 1. Lorsque des données d'un bloc déterminé sont écrites dans la mémoire 4, des données d'instruction de demande d'écriture de bloc sont transmises de la section à la carte 1 (pas 109). Lorsque l'unité centrale 3 détecte les données d'instruction, elle se réfère au septième bit des zones de mémorisation de données d'attribut dans. les zones de mémorisation de données d'attribut dans les zones 42 de la mémoire 4 afin que la zone non écrite de départ soit recherchée au pas 111. Au pas 113, l'unité centrale 3 se réfère au cinquième bit de la zone de données d'attribut d'une zone se trouvant juste avant la zone non écrite trouvée. Lorsque des données "O" sont présentes au cinquième bit, comme elles indiquent que les données se trouvant avant la zone non écrite sont conservées sous forme d'un bloc, l'unité centrale 3 attend des données d'instruciton d'écriture au pas 119. Cependant, lorsque le pas 113 détermine que le cinquième bit est & 1, comme cela indique que des données qui doivent être complétées sous forme d'un bloc 9 ne sont pas complétées, le sixième bit de la zone de données d'attribut est à O afin que la zone correspondant à ces données d'attribut soit rendue invalide au pas 115. Ensuite, au pas 117, l'unité centrale 3 se réfère à la zone de mémorisation de données d'attribut d'une zone qui précède immédiatement la zone conservant les données invalides, et l'opération se répète des pas 113 à 117. La carte 1 à circuit intégré attend alors les données d'instruction d'écriture. Dans cet état, lorsque l'unité centrale 3 reçoit les données d'instruction d'6cri- ture de la section 20, elle se réfère à un code de fonction compris dans les données d'instruction et vérifie s'il s'agit d'un code de fonction de fin d'écriture ou non, au pas 121. Lorsque le code n'est pas celui qui indique la fin de l'écriture, l'unité centrale 3 écrit les données comprises dans l'ordre, dans la mémoire 4, et met le sep- tième bit des données d'attribut à zéro afin qu'il soit ajouté au pas 123, et attend alors le code suivant d'instruc- tion d'écriture. Cependant, lorsque le code de fonction des données d'instruction est le code de fonction de fin d'écriture, l'unité centrale 3 écrit de manière analogue les données indiquées dans les données d'instruction de la mémoire 4, met à 0 le septième et le cinquième bit des données d'attribut au pas 125 et attend les données suivantes d'instruction de demande d'écriture de bloc. Avec l'arrangement décrit précédemment, lorsque les données sont écrites dans la mémoire de données, même lorsqu'une alimentation cesse de transmettre du courant et lorsque des données ne- peuvent pas être conservées sous forme d'un bloc, les données qui ne peuvent pas compléter un bloc peuvent être rendues invalides, et l'accès suivant aux données dans des unités de bloc peut être réalisé régu- * lièrement. Ainsi, la fiabilité des données de la carte à circuit intégré peut être notablement accrue. Dans le mode de réalisation qui précède, comme un élément de mémoire non effaçable électriquement, par exemple une mémoire EPROM, est utilisé comme mémoire de données, les données sont rendues invalides à l'aide de bits identificateurs. Cependant, lorsqu'un élément de mémoire effaçable électriquement, par exemple du type EPROM, est utilisé comme mémoire de données, les zones de données et d'attribut peuvent être effacées au lieu d'être rendues invalides. Dans le mode de réalisation qui précède, une carte à circuit intégré a été décrite comme exemple de dispositif életronique portatif selon l'invention. La configuration du dispositif électronique portatif selon l'invention n'est pas limitée à la forme d'une carte, mais peut aussi être la forme d'un bloc ou d'un crayon. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux dispositifs qui viennent d'être décrits uniquement à titre d'exemples non limitatifs sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif électronique portatif, caractérisé en ce qu'il comprend une unité centrale de traitement (3), et une mémoire (4) qui est divisée en plusieurs zones de données, les zones de données conservant des données de transaction et des données d'attribut indiquant un état de mémorisation, et les données d'attribut conservant des données d'état comprenant un premier drapeau indiquant si des données sont écrites ou non écrites dans chaque zone de données et un second drapeau indiquant si des don- nées de chaque zone de données sont valides ou invalides, et en ce que, lorsque de nouvelles données de transaction transmises par un système hôte connecté au dispositif élec- tronique portatif sont mémorisées, l'unité centrale se réfère aux premiers drapeaux, conserve les nouvelles données de transaction dans une zone de données correspondant au premier drapeau indiquant que des données ne sont pas écrites, lève le second drapeau correspondant afin qu'il indique que les données qui viennent d'être mémorisées sont valides, et lève un second drapeau correspondant aux données superflues des données conservées antérieurement afin que le fait que les données correspondantes sont inva- lides soit indiqué, et lorsqu'une instruction de réarrange- ment de données valides est transmise par le système hôte (10), l'unité centrale se réfère à la mémoire, lève le premier drapeau des données dont le second drapeau indique que les données ne sont pas valides afin qu'il indique que des données ne sont pas écrites dans une zone corres- pondante de données, et réarrange des données valides dans la mémoire de manière qu'aucune zone de données non valides ne soit présente entre des zones de données valides. 2. Dispositif selon la revendication 1, caractérisé en ce que l'unité centrale conserve des données de recon- naissance d'une adresse d'une zone effacée de données dans une zone prédéterminée de la mémoire afin que les données valides soient triées, se réfère au premier et au second drapeau à partir d'une adresse qui suit celle qui est con- servée dans la mémoire, écrit les premières données valides détectées (données sources) à l'adresse conservée dans la zone prédéterminée de la mémoire, constituant des données de destination, lève le premier drapeau correspondant aux données de destination destinées à indiquer que des données ont été écrites, efface les données sources, puis réalise cette opération jusqu'à une adresse finale de la mémoire. 3. Dispositif selon l'une des revendications I et 2, caractérisé en ce que l'unité centrale exécute l'opé- ration d'effacement lorsqu'un utilisateur du dispositif électronique portatif commande l'opération d'effacement par l'intermédiaire du système hôte. 4. Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que l'unité centrale assure un traitement de réarrangement de données valides chaque fois que le dispositif électronique portatif est soumis à un traitement des transactions par le système hôte. 5. Dispositif selon la revendication 1, caractérisé en ce que la mémoire a une zone destinée à conserver un numéro personnel d'identification, et l'unité centrale effectue l'opération d'effacement uniquement lorsqu'un numéro d'identification personnel transmis par un système hôte est comparé à celui qui est conservé dans la mémoire et lorsqu'une coincidence est déterminée. 6. Dispositif selon la revendication 1, caractérisé en ce que l'unité centrale lève le premier drapeau d'une zone conservant les données invalides afin qu'il indique que les données sont non écrites, se réfère au premier et au second drapeau afin qu'il détermine l'adresse suivante, et réécrit les premières données valides détectées (données sources) dans la zone dont le premier drapeau est levé afin qu'il indique que des données ne sont pas écrites, afin que les données valides soient triées. 7. Dispositif selon la revendication I, caractérisé en ce que les données d'attribut ont en outre un troisième drapeau indiquant si les données écrites dans la zone de données sont conservées sous forme d'un bloc, et lorsque des données d'instruction d'écriture transmises par un sys- tème hôte indiquent qu'une écriture n'est pas terminée, le troisième drapeau d'une zone d'attribut correspondant à une zone de données dans laquelle des données doivent être écrites, est levé afin qu'il indique que l'opération d'écriture n'est pas terminée. 8. Dispositif selon la revendication 7, caractérisé en ce que, lorsque des données d'instruction d'écriture sont transmises par le système hôte, l'unité centrale se réfère à une zone finale de données dans laquelle le premier drapeau indiquant que des données ont été décrites est levé, et, lorsque le troisième drapeau des données d'attribut de la zone de données indique que l'écriture n'est pas termi- née, l'unité centrale de commande lève le second drapeau afin qu'il indique que la zone de données n'est pas valide. 9. Dispositif selon la revendication 7, caractérisé en ce que, lorsque des données d'instruction d'écriture sont transmises par le système hôte, l'unité centrale se réfère à une zone finale de données dans laquelle le premier drapeau indiquant que des données ont été écrites est levé, et, lorsque le troisième drapeau des données d'attribut de la zone de données indique que l'écriture n'est pas ter- minée, l'unité centrale efface la zone de données et la zone d'attribut correspondant à la zone de données.