Brevet FR2596582A1 — publié le 19871002

- i CIRCUIT DE FILTRAGE POUR DISPOSITIF INTEGRE DE TYPE METAL-OXYDE-SEMICONDUCTEUR ET SON APPLICATION A UN TEL DISPOSITIF La présente invention concerne un circuit de filtrage, dans un dispositif intégré du type à transistors MOS alimenté à partir de deux bornes, dont une, (positive) est appelée VDD et l'autre, de référence à tension nulle est appelée 05 VSS, circuit de filtrage qui comporte deux transistors MOS, chacun des deux transistors ayant sa grille connectée au drain de l'autre transistor. De manière générale, il est souvent souhaitable de filtrer des signaux à un stade déterminé de leur traitement au 10 sein d'un dispositif intégré, d'une part en vue d'éliminer des signaux parasites susceptibles de fournir des signaux erronés en sortie, et/ou, d'autre part dans le but d'éviter la destruction d'éléments fragiles du dispositif, lors du passage de signaux parasites de forte amplitude. A ce dernier point de 15 vue, les transistors MOS sont bien connus comme étant très fragiles par leur électrode de grille. Cette électrode est en effet isolée du substrat par une couche diélectrique mince, qui est susceptible de perçage irréversible si des tensions dépassant quelques dizaines de volts sont appliquées. En ce qui concerne les bornes d'entrée et éventuellement de sortie de signaux dans un dispositif intégré, on dispose le plus souvent immédiatement à proximité de ces bornes, un élément de protection, diode zener par exemple, destiné à limiter la tension sur chaque borne à une valeur maximale 25 convenable tandis que les signaux utiles, qui ont une amplitude inférieure à cette valeur maximale, ne sont pas affectés par cet élément de protection. Le traitement numérique des signaux, peut faire appel également à une ou plusieurs étapes de filtrage de manière à éliminer le bruit contenu dans les si30 gnaux d'entrée et à réduire ainsi les risques de faux 10 15 20 25 30 -35 -2 résultats en sortie ayant le bruit ou des signaux parasites comme origine. Il est clair qu'un circuit de filtrage tendant à éliminer des signaux de bruit à fréquence plus élevée que la fréquence de travail (filtre passe bas par exemple) est apte, par nature, à réduire l'amplitude et donc, à assurer une protection des éléments fragiles du dispositif intégré, tout au moins en ce qui concerne des signaux parasites très brefs. Un circuit de filtrage du type indiqué en préambule est notamment connu du brevet français n0 2045050. Dans ce document, on indique comment un signal peut être mis en forme par passage dans un circuit de filtrage ayant à la fois une caractéristique de réponse à hystérsis et à la fois les propriétés d'un filtre passe bas de type RC. L'invention vise cependant à fournir une solution à un problème quelque peu différent puisque qu'elle n'envisage pas de traiter un signal numérique proprement dit, mais s'intéresse à la transmission vers certains points sensibles d'un dispositif intégré, des tensions VDD et VSS qui sont elles-mémes susceptibles de véhiculer des fluctuations parasites très brèves, d'origine externe ou interne. A cet effet un circuit de filtrage, dans un dispositif intégré du type à transistors MOS alimenté à partir de deux bornes, dont une, (positive) est appelée VDD et l'autre, de référence à tension nulle, est appelée VSS, circuit de filtrage qui comporte deux transistors MOS, chacun des deux transistors ayant sa grille connectée au drain de l'autre transistor est remarquable en ce que, en vue de la fourniture des tensions VDD et VSS à des grilles d'autres transistors du dispositif intégré, lesdits deux transistors du circuit de filtrage sont de types complémentaires, le premier transistor, dont la source est connectée à VSS, a son drain constituant une sortie à tension V'SS filtrée et voisine de VSS, tandis que le deuxième transistor, dont la source est connectée à VDD, a son drain constituant une sortie à tension V'DD -3 filtrée et voisine de VDD. Un tel circuit possède a priori deux états possibles, un état dans lequel les deux transistors sont à haute impédance et un autre état o ils sont tous les deux conduc05 teurs. Ce dernier état cependant, est très stable tandis que le premier ne l'est pas et dépend des charges appliquées aux sorties V'DD et V'SS. Comme le circuit de filtrage de l'invention est destiné à l'alimentation exclusive de grilles de transistor MOS, les charges de sortie de ce circuit sont de 10 type purement capacitif c'està-dire d'impédance extrêmement élevée. Par comparaison, l'impédance drainsource des deux transistors, dans leur état non conducteur, est très sensiblement plus faible, de sorte que dans le cas défavorable o, lors de la mise sous tension, le circuit de filtrage se trou15 vait un court instant dans son état non conducteur, il retomberait nécessairement dans son état stable fournissant en sortie les tensions filtrées V'DD et V'SS telles que mentionnées. Ces tensions peuvent être appliquées en toute sécu20 rité sur des grilles de transistors MOS pour des usages spécifiques alors que les tensions non filtrées VDD et VSS sont par ailleurs appliquées de manière connue, sur des drains ou des sources des transistors du reste du dispositif intégré, ces électrodes n'ayant pas la fragilité des grilles. A titre d'exemple, l'application de tensions V'DD et V'SS directement à des grilles de transistores MOS peut être requise pour obtenir au moyen de ces transistors, soit des resistances de valeur bien définie, soit une tension décalée en-dessous de VDD de la valeur d'une tension de seuil, 30 soit encore pour positionner à "1" ou "O" une entrée d'un bloc fonctionnel, notamment dans le cas d'un circuit d'essais ne possédant, à un stade intermédiaire de développement, qu'une partie seulement des blocs fonctionnels prévus, le positionnement fixe tenant lieu alors de signal de sortie d'un bloc 35 omis provisoirement à ce stade du développement. :: È:: - M:: D: l : g A: 0 0 D; D : D:: :: :: a:: :::: :: os 0:: de : :: : : 0:::; M 1o : f: : i * X : -: 0 15 : ::: X À: E0 E:: 20 : '' . : : C- 25 : : R: :: > 0 30 0 0 j :. ' : 0 0 0 35 ::: : : :. -4- A la mise sous tension, le circuit de filtrage de l'invention peut requérir un certain délai pour se positionner dans son état conducteur ce qui n'est pas un inconvénient en général, étant donné que la procédure d'initialisation d'un circuit logique complexe, microprocesseur par exemple, est suffisamment longue pour que le positionnement correct du circuit de filtrage soit intervenu entre temps. Toutefois, si on le désire, lors la mise sous tension la durée de basculement éventuel du circuit de filtrage peut être considérablement réduite selon un mode de mise en oeuvre de l'invention caractérisé en ce qu'il comporte un troisième transistor dont la source est connectée à l'une des tensions VSS (ou VDD) tandis que sa grille et son drain sont ensemble connectés à la sortie filtrée de tension équivalente V'SS (ou V'DD). Ledit troisième transistor peut être un transistor MOS à canal N; il a alors sa source connectée à VSS tandis que sa grille et son drain sont connectés ensemble à la sortie V'SS. Dans le cas défavorable o à l'instant de la mise sous tension la sortie V'SS se trouvait portée à un potentiel positif tel que les premier et deuxième transistors soient non conducteurs à cet instant, c'est alors le troisième transistor qui serait conducteur et abaisserait très rapidement la tension de sortie V'SS jusqu'à ce que le deuxième transistor, devenant conducteur, accélère encore le basculement du circuit dans son état stable définitif. Dans ce dernier état, le troisième transistor ne conduit plus de sorte que son rôle n'intervient qu'un court instant à l'initialisation, et seulement si l'état défavorable se produisait. Il est facile de voir que pour remplir sa fonction, il n'est pas nécessaire que le troisième transistor présente une conductance élevée à l'état passant.Aussi peut-on prévoir à cet usage le plus petit transistor compatible avec les tolérances du procédé utilisé. Par raisonde symétrie du circuit de l'invention, à la place d'un transistor à canal N, on peut encore utiliser un -5 transistor à canal P, comme troisième transistor. Dans ce cas, il a sa source connectée à VDD tandis que sa grille et son drain sont connectés ensemble à la sortie V'DD. Le fonctionnement et le résultat seront similaires 05 au cas précédent à ceci près que le délai d'initialisation, lorsque cette initialisation doit se produire, serait un peu plus long eu égard à la plus faible conduction d'un transistor à canal P comparée à celle d'un transistor à canal N de même taille. D'autres détails et particularités de mise en oeuvre seront mis en évidence par la description qui va suivre en regard des dessins annexés le tout donné à titre d'exemples non limitatifs, dans lesquels: La figure 1 représente un schéma électrique du cir15 cuit de filtrage selon l'invention, La figure 2 donne un schéma électrique du circuit de filtrage de l'invention dans une variante de mise en oeuvre, et La figure 3 représente par une vue en plan, un mode 20 de réalisation particulièrement avantageux du circuit correspondant au schéma de la figure 2, figure dans laquelle les connexions métalliques ont été représentées de manière symbolique. On se réfère à la figure 1 qui indique le schéma 25 d'un circuit de filtrage selon l'invention composé de deux transistors, un premier transistor T1 de type MOS à canal N ayant sa source connectée au rail d'alimentation à tension VSS et son drain connecté à la grille d'un deuxième transistor T2, de type MOS à canal P. Le transistor T2 a sa source connectée 30 au rail d'alimentation de tension positive VDD, tandis que son drain est connecté à la grille du transistor T1. Le noeud commun au drain du transistor T1 et à la grille du transistor T2 fournit une sortie V'SS, filtrée et voisine de VSS. De manière analogue, le noeud commun au drain du transistor T2 et à la grille du transistor T1 fournit une sortie à tension V'DD, voisine de VDD mais filtrée. ::: A:: :::f:S0:: : 7:: : S: E 0 X: 0 D: _,. ' D:: . : \ 0 -ô ' 05 ' D 0 : 0 ' X à: f:: V: :: 10 : :: U : L X:: : 0 015 :: :: D L g :::0: :: Of: :: T n : -00 20 X X : : . : f 0 0 -..: ; 25 ::: Ce: D:: * D:: : : t 0: - 30 : :: : 0:: :: f :: Of::: V :: ::: ::?: : :7: tu: 0:: - 6 -Comme il a déjà été indiqué, les tensions de sortie V'SS et V'DD sont destinées à alimenter des grilles d'autres transistors MOS du dispositif intégré. Aussi, les charges appliquées à ces sorties, symbolisées en pointillé respectivement par L1 et L2 sont-elles de nature purement capacitive. C'est pourquoi, si à la mise en service, le circuit de filtrage représenté devait initialement se trouver dans un état tel que les transistors TI et T2 ne soient pas conducteurs, les trajets source-drain de ces transistors auraient alors une impédance très inférieure à l'impédance purement capacitive des grilles de transistors MOS de sorte que ce circuit basculerait nécessairement vers son état stable dans lequel les transistors T1 et T2 sont tous deux conducteurs. C'est dans cet état, maintenu par le couplage croisé drain-grille des transistors T1 et T2, que les tensions VSS et VDD sont transmises, via les trajets conducteurs respectifs des transistors T1 et T2, vers les sorties respectives équivalentes V'SS et V'DD. L'insertion des trajets conducteurs T1 et T2, trajets dont la résistance peut néanmoins valoir quelques centaines d'ohms, jointe aux capacités parasites des électrodes vis-à-vis du substrat, joue le rôle d'un filtre passe-bas qui atténue les signaux parasites à fronts très raides éventuellement présents sur les rails d'alimentation. Les transistors dont les grillles sont polarisées à partir de V'SS ou V'DD sont donc protégés contre des surtensions à fronts raides susceptibles d'endommager le diélectrique d'isolement desdites grilles. La figure 2 donne le schéma électrique d'une variante du circuit de filtrage de la figure 1, schéma dans lequel les éléments communs à ceux de la figure 1 sont affectés des mêmes signes repères. Par rapport au circuit de la figure 1, le circuit de la figure 2 diffère seulement par l'adjonction d'un -7 troisième transistor, T3, de type MOS à-canal P dont la source est connectée à la source du transistor T1, et dont la grille et le drain sont ensemble connectés au noeud procurant la sortie à tension V'SS. Le transistor T3 ne conduit qu'un très 05 court instant lors de la mise sous tension et seulement si le noeud à tension V'SS devait se trouver porté à une tension positive, et le noeud à tension V'DD simultanément porté à une tension voisine de VSS ou inférieure. Les charges électriques portées par les conducteurs 10 du noeud V'SS sont alors très rapidement écoulées vers VSS par le transistor T3 tandis que durant ce processsus le transistor T2 accélère ensuite, le basculement en devenant conducteur à son tour. Lorsque la tension V'SS tend vers la valeur de la tension VSS, le transistor T3 cesse d'être conducteur et reste 15 dans cet état bloqué durant la suite du fonctionnement du dispositif. Le transistor T3 a donc uniquement pour rôle d'accélérer le processus de basculement du circuit de filtrage vers son état définitif, lors de la mise sous tension, et dans le cas seulement o ce basculement aurait été nécessaire. Le schéma de la figure 2 a montré l'utilisation d'un transistor T3 ayant pour rôle d'accélérer le basculement du circuit formé par les transistors T1 et T2 lorsque l'état transitoire de ce circuit est défavorable à l'instant de la mise sous tension. Cependant, le même effet peut être obtenu 25 en supprimant le transistor T3 et en ajoutant un transistor T'3 de type MOS à canal P, dont la source est connectée à la source du transistor T2 et dont la grille et le drain sont ensemble connectés au noeud de sortie à tension V'DD, la disposition du transistor T'3 est schématisée en tirets sur la 30 figure 2. La figure 3 représente un exemple de réalisation particulièrement avantageuse du circuit de la figure 2, sous forme d'un motif 1 à contour pratiquement rectangulaire. On utilise pour obtenir les zones actives et les 35 contacts conducteurs, les techniques par ailleurs bien con- -8- 10 nues des spécialistes du domaine des dispositifs intégrés à transistor MOS complémentaires, et qu'il n'est pas utile de décrir ici. Le substrat semi-conducteur 10, de type P est représenté en zones claires sur la figure, dans la mesure o il est apparent en surface. Une région superficielle de type N dite 'poche N", 11, est localisée à la surface du substrat 10, en vue de recevoir les régions actives du transistor T2, à canal P. Une autre région superficielle 12, de type N+, qui affecte grossièrement la forme d'une couronne, constitue simultanément les régions de source et de drain des transistors T1 et T3. Les transistors T1 et T3 présentent respectivement une fenêtre de contact de source 15 et 16, tandis que la ré15 gion de drain est commune à ces deux transistors et possède une fenêtre de contact de drain 17. Les régions de source et de drain du transistor T2 sont constituées par une zone superficielle 20 de type P+ contenue dans la poche N 11, o se situent la fenêtre de contact 20 de source 21, et la fenêtre de contact de drain 22. L'électrode de grille des transistors T1, T2 et T3 est, dans cet exemple, constituée par une couche de matériau semiconducteur polycristallin rendu conducteur par dopage. Cette couche est divisée en deux portions isolées l'une de l'autre. La première, a une bordure qui affecte la forme d'un L s'étendant le long de deux côtés adjacents du motif 1, et dont une branche 30 fournit, par une dent 30a, dirigée vers l'intérieur du circuit, la grille du transistor T1. Le rôle de la branche 31 de la même portion sera expliqué ci-après. La 30 deuxième portion de couche polycristalline a également une bordure en forme de L, et est située symétriquement par rapport au centre du rectangle formé par le motif 1 du circuit, dont une branche 40 fournit, par une dent 40a, dirigée vers l'intérieur du circuit, la grille du transistor T2, et l'autre 35 branche 41 fournit par une dent 41a (par ailleurs reliée à la - 9 dent 40a) la grille du transistor T3. Une couche métallique de contact, située au niveau supérieur, et généralement isolée des autres électrodes et régions sauf à l'emplacement des fenêtres de contact, est 05 découpée selon la configuration nécessaire, qui a été représentée sur la figure 3, de manière symbolique (par des fils) pour plus de clarté. La configuration métallique de contact comporte deux portions périphériques, isolées l'un de l'autre, dans lesquelles une bordure presente également une forme en L. Les branches 45 et 46 de la bordure d'une première portion de couche de contact s'étendent le long de deux côtés adjacents du motif 1 tandis que les branches 47 et 48 de la bordure de la deuxième portion de contact s'étendent le long des deux autres côtés adjacents du motif. Ainsi, pour un même niveau de couche de contact, les bordures en forme de L appartenant à des portions isolées de cette couche, sont disposées par paires opposées par rapport au centre du motif. Cependant, la disposition par paires opposées est pivotée d'un quart de tour 20 en ce qui concerne les portions de couches de contact de premier niveau par rapport à celles de deuxième niveau. Le dessin de la figure 3, montre les branches 45, 46 - 47, 48 des bordures de couche de contact (de niveau supérieur), placées à l'extérieur des branches 30, 31 - 40, 41 25 de couche polycristalline, (du niveau inférieur). Or cette représentation n'a été donnée que dans un brut de clarté de la figure mais il est évident qu'en pratique les deux branches s'étendant le long d'un même côté peuvent être superposées puisqu'elles sont isolées l'une de l'autre par une couche 30 diélectrique. Les branches 45 et 46 portent la tension VDD et sont en liaison par une fenêtre 50 de contact avec la poche Nl, et avec la fenêtre 21 de contact de source du transistor T2. Les branches 47 et 48 portent la tension VSS et : : ::: : 0 V :::: f f:: 0: :: u : - r :::S: :; 00;; 05 : -: : f 0:: ,. :::a: 10 : :: : ::: ::15 ::: : ::::0 :: :: : 0 0 20 . :: f : ^: ::: :: 25 : ::: -: :::: ::: t 30 : :::::::: :,;:: :::: : : -:: . -: :::: :.: :: - sont en liaison avec une fenêtre 51 de contact substrat,avec la fenêtre 16 de contact de source du transistor T3 et avec la fenêtre 15 de contact de source du transistor T1. Les branches 30 et 31 formant bordure d'une portion de couche polycristalline, fournissent la tension V'DD et sont en liaison avec la fenêtre 22 de contact drain du transistor T2. Les branches 40 et 41 formant bordure de l'autre portion de couche polycristalline, fournissent la tension V'SS qui est reliée à la fenêtre 17 de contact de drain commun des transistors T1 et T3. Un avantage essentiel de cette disposition particulière réside dans la facilité d'accès aux quatre tensions du motif, par des connexions courtes, en un point quelconque des quatre bordures en forme de L, compte-tenu du fait que le motif 1 peut être implanté selon quatre orientations différentes, déduites l'une de l'autre par pivotement d'un quart de tour. A cet égard, la représentation des entrées et sorties de VSS, VDD, V'SS, V'DD, en diagonales dans les angles des bordures en forme de L, n'a été donnée qu'à titre symbolique, et il est clair que ces entrées et sorties seront pratiquées à tout emplacement convenable en fonction de la topographie du dispositif intégré avoisinant. L'invention concerne également une application du circuit de filtrage déjà décrit, à un dispositif intégré complexe partagé en blocs fonctionnels répartis à la surface du substrat semi-conducteur, application selon laquelle ce circuit de filtrage est implanté autant de fois que le dispositif intégré comporte de blocs fonctionnels particuliers nécessitant une alimentation de grille de transistor à au moins une des tensions fixes, VSS ou VDD, chaque circuit de filtrage individuel étant disposé à proximité d'un desdits blocs fonctionnels particuliers et alimentant exclusivement les transistors concernés de ce bloc. Ce mode d'application a l'avantage de procurer une excellente efficacité du filtrage puisque ce sont les lignes - l1 non filtrées VSS et VDD qui sont longues, et par contre les lignes filtrées V'SS et V'DD qui sont courtes et qui sont donc peu sujettes à l'influence de signaux parasites d'origine interne. OS De plus, des motifs de circuit de filtrage tels que celui représenté à la figure 3, peuvent être prévus d'une taille très petite (36 x 50 micromètres); il n'occupent donc que peu de place au sein du dispositif intégré complexe et assurent une relative indépendance d'alimentation de chacun des 10 blocs fonctionnels particuliers nécessitant une connexion de grille de transistor à l'une ou l'autre des tensions fixes. - 12 - 15 REVENDICATIONS 1- Circuit de filtrage, dans un dispositif intégré du type à transistors MOS alimenté à partir de deux bornes, dont une, (positive) est appelée VDD et l'autre, de référence à tension nulle, est appelée VSS, circuit de filtrage qui comporte deux transistors MOS, chacun des deux transistors ayant sa grille connectée au drain de l'autre transistor, caractérisé en ce que en vue de la fourniture des tensions VDD et VSS à des grilles d'autres transistors du dispositif intégré, lesdits deux transistors du circuit de filtrage sont de types complémentaires, le premier transistor, dont la source est connectée à VSS, a son drain constituant une sortie à tension V'SS filtrée et voisine de VSS, tandis que le deuxième transistor, dont la source est connectée à VDD, a son drain constituant une sortie à tension V'DD filtrée et voisine de VDD. 2- Circuit de filtrage selon la revendication 1 caractérisé en ce qu'il comporte un troisième transistor dont la -source est connectée à l'une des tensions VSS (ou VDD) tandis 20 que sa grille et son drain sont ensemble connectés à la sortie filtrée de tension équivalente V'SS (ou V'DD). 3- Circuit de filtrage selon l'une des revendications 1 ou 2 réalisé par intégration dans un substrt semiconducteur sous forme d'un motif à contour pratiquement rectangu25 laire comportant deux niveaux distincts de couche conductrice de contact, caractérisé en ce que les tensions VSS, VDD, V'SS, V'DD sont portées par des portions de couche conductrice à raison de deux de ces tensions pour deux portions isolées de même couche conductrice, et en ce que les portions de couche 30 conductrice ont une bordure en forme de L qui pour chacune s'étend le long de deux côtés adjacents dudit contour rectangulaire, les bordures en forme de L étant disposées par paires opposées par rapport au centre du motif pour deux portions d'une couche de même niveau, et la disposition étant pivotée 35 d'un quadrant en ce qui concerne les portions de couches de - 13 niveau différent. 4- Application du circuit de filtrage selon l'une des revendications 1 à 3 à un dispositif intégré complexe partagé en blocs fonctionnels répartis à la surface du 05 substrat semiconducteur, caractérisée en ce que ledit circuit de filtrage est implanté autant de fois que le dispositif intégré comporte de blocs fonctionnels particuliers nécessitant une alimentation de grille de transistor à au moins une des tensions fixes, haute ou basse, chaque circuit 10 individuel étant disposé à proximité d'un desdits blocs fonctionnels particuliers et alimentant exclusivement les transistors concernés de ce bloc.