Brevet FR2591008A1 — publié le 19870605

La présente invention concerne un dispositif élec- tronique portatif, ce que l'on appelle une carte à circuit intégré, incorporant une puce à circuit intégré (IC) possédant par exemple une mémoire permanente et un élément de commande, par exemple une unité centrale de traitement (CPU), etc. Ces dernières années, on a mis au point une carte à circuit intégré incorporant une mémoire de données permanente (par exemple une mémoire fixe programmable, ou PROM), une CPU, etc., qui est destinée à faire fonction de carte de mémoire pour l'em- magasinage de données, cette carte à circuit intégré étant dispo- nible dans le commerce. Dans un système utilisant une carte à circuit intégré de ce type, la transmission de données avec la carte à circuit intégré s'effectue à l'aide d'un lecteur-enregistreur de carte. Lorsqu'une donnée d'instruction associée à un code de fonction est introduite à partir du lecteur-enregistreur de carte, la carte à circuit intégré exécute une fonction et délivre le résultat au lecteurenregistreur de carte au titre de donnée de réponse. La carte à circuit intégré incorpore, comme mémoire, une mémoire fixe électriquement programmable, ou EPROM. Pour cette raison, une donnée, dès qu'elle a été enregistrée dans la carte, ne peut pas être annulée de l'extérieur. Dans ce cas, un incon- vénient de la carte à circuit intégré est qu'il est impossible d'effacer une donnée inutile. La dernière venue des cartes à circuit intégré incorpore une mémoire fixe programmable électriquement effaçable, ou EEPROM, o il est possible d'effacer électriquement une donnée emmagasinée. Toutefois, si une donnée devant être conservée de manière permanente a été emmagasinée, il est possible d'effacer cette donnée. Dans la carte à circuit intégré, il est inclus dans la donnée de commande de la donnée d'entrée une donnée indiquant une zone de mémoire à considérer comme cible d'accès de la donnée d'entrée. Pour cette raison, lorsqu'il doit être fait accès à plusieurs zones de mémoire, il faut appliquer les données à des zones de mémoire distinctes en prenant en considération toutes ces zones de mémoire. Un tel procédé d'accès n'est pas efficace. De plus, puisqu'il est possible de reconnaître depuis l'extérieur le format des zones de mémoire internes, il s'ensuit un défaut de sécurité pour la carte à circuit intégré. Lorsque l'on inscrit dans une mémoire de données une chaîne de données, la chaîne de données est emmagasinée sous forme de bloc, et l'accès ultérieur s'exécute par reconnaissance du bloc. Dans un procédé d'emmagasinage classique, une chaîne de données arbitraire est emmagasinée en unités de blocs. Avec ce procédé, lorsqu'une chaîne de données est mise en mémoire, elle est emmagasinée en même temps que des données d'attribut pour indiquer une caractéristique du bloc. La donnée d'attribut consiste en un identificateur indiquant par exemple si les données constituant le bloc sont ou non valables. Avec ce procédé, la caractéristique d'un bloc constitué par une grande quantité de données n'est indiquée que par une seule donnée d'attribut. Dans ce cas, lorsque cette grande quantité de données est emmagasinée, si une partie des données ne peut pas être normalement emmagasinée pour une certaine raison, les données emmagasinées de manière anormale doivent être rendues non valables ou effacées de manière à ne pas gêner l'accès ultérieur aux données. Toutefois, si cette grande quantité de données a été rendue non valable, il peut s'ensuivre une réduction de la zone de données qui peut être utilisée pour l'opération d'écriture suivante. Lorsque l'on utilise la carte à circuit intégré dans un domaine pour lequel la sécurité est de la plus haute importance, il est emmagasiné un numéro d'identification person- nel au titre de donnée d'identification personnelle. Lorsque le numéro d'identification personnel a été emmagasiné, celui-ci est introduit à l'aide du clavier d'un dispositif terminal par exemple et est ensuite envoyé à la carte à circuit intégré pour y être emmagasiné par l'intermédiaire d'un lecteur-enregistreur de carte. Toutefois, dans la carte à circuit intégré clas- sique, dès que le numéro d'identification personnel a été emma- gasiné, il ne peut plus être remis à jour. Pour cette raison, si le numéro d'identification personnel de la carte à circuit intégré est révélé à une tierce personne, puisqu'il ne peut pas être remis à jour, la tierce personne qui sait le numéro peut utiliser la carte. Par conséquent, la sûreté du système de la carte à circuit intégré peut disparaître. Si la date de validité de la carte à circuit inté- gré correspond à sa durée d'utilisation possible, une donnée de date de validité est également emmagasinée dans la carte. Toutefois, dès que la donnée de date de validité a été emmagasinée, elle ne peut plus être remise à jour. Pour cette raison, la durée d'uti- lisation possible de la carte à circuit intégré ne peut pas être remise à jour, ce qui empêche une utilisation efficace de la carte à circuit intégré. En ce qui concerne le découpage interne, ou format, des données dans la carte à circuit intégré, une région de mémoire est divisée en plusieurs zones, et la gestion des données s'exécute généralement en fonction de conditions d'accès aux données pour chaque zone. Les conditions d'accès aux données comportent des données associées à une opération d'effacement de donnée. Lorsqu'une donnée d'une zone donnée est effacée, il est fait référence à une donnée indiquant si la zone peut ou non être effacée. La donnée n'est effacée que lorsqu'il a été déterminé que la zone peut être effacée. Toutefois, les données comportent une donnée particulière, par exemple une donnée d'identification personnelle, qui ne doit pas être effacée. Si la donnée indiquant si une zone peut ou non être effacée peut être réécrite, la donnée qui ne doit pas être effacée peut aussi être effacée par erreur. C'est un but de l'invention de proposer un dispositif électronique portatif qui peut effacer les données inutiles et peut empêcher que les données devant être maintenues en permanence ne soient effacées. Un autre but de l'invention est de proposer un dispositif électronique portatif dans lequel le découoage interne, ou format, d'une zone de mémoire interne ne peut pas être reconnu de l'extérieur, ce dispositif apportant une amélioration à la sûreté d'emploi. Un autre but de l'invention est de proposer un dispositif électronique portatif dans lequel une donnée d'attribut s'ajoutant à la donnée peut être facilement recherchée et, lorsqu'une grande quantité de données a été écrite, s'il se produit une erreur d'écriture, on peut retrouver l'état normal d'emmagasinage en réécrivant une partie des données, si bien qu'une zone de mémoire peut être utilisée efficacement. Un autre but de l'invention est de proposer un dis- positif électronique portatif dans lequet une donnée spécifique, par exemple un numéro d'identification personnel, une donnée de date de validation, etc., emmagasinée dans une mémoire de données, peut être remise à jour ou modifiée si ceLa est nécessaire. Un autre but de l'invention est de proposer un dis- positif électronique portatif dans Lequel, lorsque des données se trouvant dans une mémoire de données sont commandées en termes d'unités de zones, les données qui ne doivent pas être effacées peuvent être protégées contre un effacement erroné. Pour atteindre le but ci-dessus énoncé, il est proposé un dispositif électronique portatif comprenant: un premier moyen de mémoire dans lequel des données emmagasinées peuvent être effacées; un deuxième moyen de mémoire dans lequel des données-emmagasinées ne sont pas effaçables; un moyen de décision servant, en réponse à une donnée spécifique délivrée par un dispositif externe et constitué par une donnée devant être emmagasinée, une donnée d'attribut indiquant une caractéristique de la donnée à emmagasiner et une donnée d'adresse indiquant une adresse à laquelle la donnée doit être emmagasinée, à vérifier la donnée d'attribut pour décider si la donnée à emmagasiner est une donnée pour emmagasinage per- manent ou une donnée pour emmagasinage temporaire; et un moyen d'emmagasinage en mémoire servant à emmagasiner séLec- tivement les données devant être emmagasinées dans les premier et deuxième moyens de mémoire en fonction du résultat produit par le moyen de décision. 2 5 9 1 0 0 8 La description suivante, conçue à titre d'illustra- tion de l'invention vise à donner une meilleure compréhension de ses caractéristiques et avantages, elle s'appuie sur les dessins annexes, parmi lesquels: - la figure 1 est une vue en perspective montrant l'aspect extérieur d'une carte à circuit intégré selon un mode de réalisation de l'invention; - la figure 2 est un exemple de schéma de principe simplifié d'un circuit électronique de la carte à circuit intégré présentée sur la figure 1; - la figure 3 est un exemple du découpage interne, ou format, de données d'entrée; - la figure 4 est le format de la donnée d'attribut présentée sur la figure 3; - - la figure 5 est le format de la donnée d'emmaga- sinage présentée sur la figure 3; - la figure 6 est une vue en perspective d'un mani- pulateur de carte (système central) connecté à un dispositif élec- tronique portatif selon l'invention; - la figure 7 est un exemple de schéma de principe du circuit du manipulateur de carte de la figure 6; la figure 8 est un exemple montrant une vue en coupe d'un lecteurenregistreur de carte à circuit intégré tel que présenté sur la figure 7; - la figure 9 est un organigramme servant à expliquer comment une donnée est emmagasinée dans le dispositif électronique portatif selon l'invention; - la figure 10 est un organigramme servant à expli- quer comment une donnée emmagasinée dans une mémoire effaçable est emmagasiné de manière permanente; - la figure 11 est un organigramme servant à expli- quer comment une donnée emmagasinée dans une mémoire effaçable est effacée; - la figure 12 montre un format de mémoire pour le dispositif électronique portatif selon un deuxième mode de réalisation de l'invention; - la figure 13 est un exemple de format pour une donnée d'entrée du deuxième mode de réalisation; - la figure 14 est un organigramme servant à expli- quer le fonctionnement du deuxième mode de réalisation; - la figure 15 montre un format de mémoire se divi- sant en plusieurs zones selon un troisième mode de réalisation de l'invention; - la figure 16 est une table de correspondance pour le nombre de zones, le nombre de bytes, l'adresse.de début et l'adresse de fin de chaque zone; - la figure 17 est un exemple de format d'une ins- truction d'écriture utilisée dans le troisième mode de réalisation; - la figure 18 montre le format détaillé de l'ins- truction d'écriture; - la figure 19 est une représentation montrant l'état existant avant l'emmagasinage d'une donnée dans une zone; - la figure 20 est une représentation montrant l'état existant après l'emmagasinage d'une donnée dans une zone; - les figures 21A et 21B sont des organigrammes servant à expliquer une opération d'écriture de donnée dans le dispositif électronique portatif selon l'invention - la figure 22 est une représentation montrant un état d'emmagasinage d'une donnée spécifiée dans une mémoire de données selon un quatrième mode de réalisation de l'invention; - la figure 23 montre le format d'une donnée d'iden- tification apparaissant sur la figure 22; - la figure 24 montre le format d'une donnée d'ins- truction de modification; - les figures 25A et 25B montrent des formats détaillés pour une donnée d'instruction de modification; - la figure 26 est une représentation montrant l'état d'emmagasinage dans une mémoire de données après qu'une donnée spé- cifiée a été modifiée; - la figure 27 est un organigramme servant à expli- quer comment une donnée spécifiée est modifiée; 7 2 5 9 1 0 0 8 - les figures 28A et 28B sont des organigrammes servant à expliquer comment un numéro d'identification personnel est emmagasiné; - la figure 29 est un exemple de format pour une instruction d'emmagasinage préparatoire de PIN (numéro d'identi- fication personnel); - la figure 30 est un exemple de format pour une donnée d'instruction d'emmagasinage préparatoire de PIN; - la figure 31 montre le format d'une mémoire de données selon un cinquième mode de réalisation de l'invention; - la figure 32 montre un format de bits pour une donnée d'accès apparaissant sur la figure 31; et - la figure 33 est un organigramme servant à expli- quer le fonctionnement du cinquième mode de réalisation. On va maintenant décrire un mode de réalisation selon l'invention en relation avec les figures 1 à 11. Comme on peut le voir sur la figure 1, le numéro de référence 1 désigne une carte à circuit intégré constituant un sup- port portatif. Une section connectrice 2 est disposée à la surface de la carte à circuit intégré 1 et est constituée par exe-ple par plusieurs bornes 2a à 2h. La borne 2a fait fonction de borne d'alimentation en courant de fonctionnement (tension +5 V); 2b est une borne de mise à la terre; 2c est une borne pour signaux d'hor- loge; 2d est une borne pour signaux de repositionnement; 2e à 2g constituent des bornes d'entrée-sortie de données; et 2h est une borne d'alimentation en courant d'écriture (tension +21 V). La carte à circuit intégré 1 contient une unité centrale de traitement (CPU) 3, une mémoire de données 4 servant à emmagasiner un numéro d'identification personnel (PIN), des données, etc., un circuit d'interface 5, et une mémoire fixe(ROM) à masque 6 emmagasinant divers programmes de commande, come représenté sur la figure 2. Ces composants respectifs sont cons- titués par des puces de circuit intégré, et sont placés sur un unique substrat. Le circuit d'interface 5 est connecté à une section connectrice 2 par l'intermédiaire d'un câblage. 2 59 1008 La mémoire de données 4 comprend une mémoire fixe programmable électriquement effaçable (EEPROM) 4a servant à emma- gasiner des données et une mémoire fixe électriquement programmable (EPROM) non effaçable 4b servant à emmagasiner de manière permanente des données. Selon les données d'entrée qui sont délivrées par un dispositif externe, à savoir des données d'emmagasinage et des données spécifiées s'y ajoutant, le CPU 3 emmagasine les données d'emmagasinage dans l'EEPROM 4a ou L'EPROM 4b. Comme représenté sur la figure 3, la donnée d'entrée est constituée par une donnée d'emmagasinage à n bytes aet une donnée spécifiée constituée d'une donnée d'attribut de 1 byte b indiquant une caractéristique de la donnée, ainsi que par une donnée d'adresse de 2 bytes c indiquant la zone de mémorisation. La donnée d'attribut b est constituée par une zone de 1 bit d permettant d'emmagasiner un drapeau qui indique si la donnée correspondante est une donnée mémorisée de manière per- manente (non effaçable) ou une donnée emmagasinée temporairement (effaçable) par une zone de 1 bit e permettant d'emmagasiner un drapeau qui indique la présence ou l'absence d'une possibilité d'emmagasinage permanent (une zone spéciale pour l'emmagasinage temporaire), une zone de 3 bitsf servant à emmagasiner des change- ments d'états particuliers, et une zone de 3 bitsq servant à emma- gasiner l'effacement d'états particuliers, comme représenté sur la figure 4. La donnée d'emmagasinage (n bytes) est emmagasinée dans l'EEPROM 4a en même temps que la donnée d'attribut, c'est-à- dire la donnée indiquant si la donnée correspondante peut ou non être modifiée pour devenir une donnée emmagasinée de manière perma- nente (présence ou absence d'une possibilité d'emmagasinage perma- nent) comme représenté sur la figure 5. Les figures 6 et 7 montrent la disposition du mani- pulateur 10 de carte à circuit intégré, qui est un dispositif ter- minal, selon l'invention. Le numéro de référence 11 désigne une unité centrale de traitement (CPU) servant à commander l'ensemble du dispositif; 12 un clavier d'introduction de données; 13 une unité d'affichage par tube à rayons cathodiques (CRT); 14 une mémoire fixe (ROM) contenant des programmes de commande; 15 une mémoire vive (RAM) servant à emmagasiner des données; 16 une 2 5 9 1 0 0 8 imprimante par points servant à délivrer différentes données d'im- pression; 17 une unité de disque souple, qui emmgasine ou repro- duit des données sur un disque souple 19 inséré dans une ouverture 18 d'insertion de disque souple; et 20 une section de lecture- écriture (ou enregistrement) de carte à circuit intégré permettant de lire ou d'écrire des données dans une mémoire. La section 20 lecteur-enregistreur de carte à circuit intégré est connectée au manipulateur de carte 10 par l'intermédiaire d'un câble 22. Plus spécialement, comme représenté sur la figure 8, la section 20 comporte un trajet de transport 31 permettant de déplacer la carte à circuit intégré 1 qui a été insérée dans l'ouverture 21 d'insertion de carte. Plusieurs paires de galets de transport 32 sont disposées le long du trajet 31 de manière à prendre verticalement en sandwich la carte à circuit intégré 1 pendant son transport. Les paires de galets de transport 32 sont disposées à intervalles égaux le long du trajet 31. La distance allant du centre de chaque galet de transport 32 au centre d'un galet de transport adjacent correspond à la largeur de la carte 1 dans le sens du transport. Ainsi, le trajet 31 destiné à la carte à circuit intégré 1 est délimité par un guide de transport 33. Le lecteur- enregistreur 34 servant à effectuer la transmission de données avec la CPU 3 de la carte 1 est disposé au- dessus du guide 33. Le lecteur-enregistreur 34 est électriquement connecté à la section connectrice 2. On va maintenant décrire, en relation avec l'orga- nigramme de la figure 9, le fonctionnement de la carte à circuit intégré 1 présentant la disposition ci-dessus indiquée. On suppose que la donnée d'entrée présentée sur la figure 3 est délivrée par la CPU 11 du manipulateur 10 à la CPU 3 (étape 41). La CPU 3 déter- mine si la donnée d'entrée est une donnée d'emmagasinage permanent ou une donnée d'emmagasinage temporaire, selon:ue le drapeau est positionné dans la zone d de la donnée d'attribut b. Il est ensuite vérifié, à l'étape 43, à partir du résultat de la détermination et en fonction du fait que la mémoire de données sDécifiée par la donnée 2 591008 d'adresse c est l'EEPROM 4a ou L'EPROM 4b, si la donnée d'attribut coïncide avec une mémoire d'emmagasinage. S'il est trouvé une coinci- dence, la donnée constituée par la donnée d'emmagasinage a et La donnée d'attribut b de la donnée d'entrée est emmagasinée dans L'EEPROM 4a ou L'EPROM 4b indiquée par la donnée d'adresse c (étapes , 47 et 49). Toutefois, si aucune coïncidence n'est trouvée, La CPU 3 délivre un signal de non-coincidence d'attributs à la CPU 11 (étape 51). On va maintenant décrire, en relation avec l'orga- nigramme de la figure 10, l'emmagasinage de donnée permanent d'une donnée d'emmagasinage temporaire emmagasinée dans L'EEPROM effaçable 4a. Plus spécialement, la CPU 11 du manipulateur 10 délivre l'adresse à laquelle la donnée temporairement contenue est emmagasinée, l'adresse à laquelle la donnée doit être emmagasinée de manière perma- nente, et une condition spécifiée de modification de l'attribut, à la CPU 3 (étape 53). La CPU 3 détermine, à partir du fait que le drapeau est ou non positionné dans la zone e de la donnée d'attribut b s'ajou- tant à la donnée d'emmagasinage temporaire spécifiée par l'adresse reçue, si la donnée peut être maintenue de manière permanente (étape 55). Si la réponse est OUI à l'étape 55, la CPU 3 vérifie si la con- dition spécifiée pour le changement de la donnée d'attribut coincide avec la condition spécifiée de changement de la zone f de la donnée d'attribut b ajoutée à la donnée d'emmagasinage au niveau de l'adresse reçue (étape 57). Si la réponse est OUI à l'étape 57, la donnée d'emmagasi- nage est emmagasinée dans l'EPROM non effaçable 4b selon l'adresse à laquelle la donnée est maintenue en permanence, et un drapeau se trouvant dans la zone e de la donnée d'attribut b indiquant que la donnée peut être modifiée pour un emmagasinage permanent est effacé, si bien que la donnée ne peut pas être modifiée (étape 59). Toutefois, si la réponse est NON à l'étape 57, un signal de non- co;ncidence d'attributsest délivré à la CPU 11 (étape 61). Si la réponse est NON à l'étape 55, un signal de non-coincidence de condi- tions spécifiées est délivré à la CPU 11 (étape 63). On va maintenant décrire l'opération d'effacement de la donnée d'emmagasinage temporaire emmagasinée dans L'EEPROM effaçable 4a, en relation avec l'organigramme de la figure 11. Plus spécialement, la CPU 11 du manipulateur 10 délivre à la CPU 3 l'adresse à laquelle la donnée à effacer est emmagasinée et une condition spécifiée pour l'effacement de la donnée (étape 65). La CPU 3 décide alors, à partir du fait que le drapeau est ou non positionné dans la zone e de la donnée d'attribut b ajoutée à la donnée d'emmagasinage au niveau de l'adresse reçue, si la donnée est une donnée d'emmagasinage permanent (étape 67). Si la réponse est NON à l'étape 67, la CPU 3 vérifie si la condition spécifiée reçue pour l'effacement de la donnée coïincide avec celle se trouvant dans la zone f de la donnée d'attribut b ajoutée à la donnée d'emma- gasinage à effacer (étape 69). Si la réponse est OUI à l'étape 69, c'està-dire s'il est trouvé entre eux une coincidence, la donnée d'emmagasinage est effacée (étape 71). Si la réponse est NON à l'étape 67, un signal de non-coincidence d'attributsest délivré à la CPU 11 (étape 73). Si la réponse est NON à l'étape 69, un signal de non-coincidence de conditionsspécifiéesest délivré à la CPU 11 (étape 75). Comme ci-dessus décrit, la donnée devant être emagasinée de manière permanente est emmagasinée dans l'EPROM non effaçable, et la donnée devant être temporairement emmagasinée est emmagasinée dans L'EEPROM effaçable. Si la donnée ayant une possibi- lité d'emmagasinage permanent est emmagasinée, parmi des données d'emmagasinage temporaire, dans l'EEPROM, elle est normalement non effaçable. Toutefois, comme ci-dessus décrit, lorsqu'une telle donnée est réemmagasinée dans l'EPROM, la donnée emmagasinée dans l'EEPROM possède un attribut indiquant qu'un emmagasinage pemanent n'est pas nécessaire. - _ "squ'une donnée à emmagasinage temporaire présen- tant une possibilité d'emmagasinage permanent ne nécessite pas un emmagasinage permanent, un bit de donnée indiquant que la donnée peut être modifiée afin d'être une donnée à emmagasinage permanent dans sa donnée d'attribut peut être modifié. Dans ce cas, même si la donnée n'est pas réemmagasinée dans l'EPROM, elle peut avoir un attibut indiquant qu'un emmagasinage permanent n'est pas nécessaire. 12 2 591008 Cette modification ne peut être faite que Lorsque la donnée doit être effacée et que la condition spécifiée d'annulation de la donnée qui y est incluse est satisfaite. On va maintenant décrire un autre mode de réalisa- tion de l'invention. Dans ce mode de réalisation, la mémoire de données 4 comprend une zone spécifiée 4c, une zone d'emmagasinage de donnée 4d et une zone d'emmagasinage de sous-numéro, ou numéro secondaire, 4e. La zone spécifiée 4c est une zone de donnée de commande d'accès à une zone et eLLe emmagasine des codes (instruction) particuliers de données d'entrée et des numéros principaux de zone en vue de la sélection des zones 4d et 4e en correspondance avec ceux-ci. Par exemple, le numéro principal de zone "n 01" est emma- gasiné en correspondance avec L'instruction A, le numéro principal de zone "n 00" est emmagasiné en correspondance avec l'instruction B, et le numéro principal de zone "n 00" est emmagasiné en correspon- dance avec L'instruction C. On note que le numéro principal de zone "n 00" indique La zone d'emmagasinage 4e, Le numéro principal de zone "n 01" indiquant La zone d'emmagasinage 4d. La zone d'emmaga- sinage de données 4d est une zone servant à emmagasiner des données dont, par exempte, 208 sous-zones spécifiées par des sous-numéros, ou numéros secondaires, "n 30" à "n FF". La zone 4e d'emmagasinage de sous-numéro est une zone destinée à emmagasiner des sous-zones de la zone 4d à LaqueLLe iL peut être fait accès, et elle emmagasine au moins un sousnuméro (donnée de commande d'accès à la zone) dans chacune de 46 zones spécifiées par Les sous-numéros "n 02" à "n 2F". Lorsque La CPU 3 reçoit une instruction B et le sous-numéro "n 02" comme donnée de commande, eLLe lit le numéro principal de zone "n 00" dans La zone spécifiée 4c de la mémoire de données 4 et lit les sous-numéros "n 30" et "n 31" dans une zone de sous-numéro "n 02" correspondant au numéro principal de zone "n 00", afin d'avoir accès aux sous-numéros Lus "n 30" et "n 31" de la zone d'emmagasinage 4d. De plus, lorsque la CPU 3 reçoit une instruction A et un sous-numéro "n 2F" comme donnée de commande, elle lit le numéro principal de zone "n 01" dans la zone spécifiée 4c de la mémoire de données 4, et accède au sous-numéro "n 2F" de La zone d'emmagasinage 4d correspondant au numéro "n 01". 13 2591008 Lorsque la CPU 3 lit le numéro principal de zone "n 01" ou "n 00", elle peut reconnaître s'il a été fait accès à une ou plusieurs zones. Plus spécialement, lorsque le numéro principal de zone est "n 00", il faut accéder à plusieurs zones. Lorsque le numéro principal de zone est "n 01", il faut accéder à une seule zone. La donnée d'entrée délivrée par la CPU 11 à la CPU 13 se trouvant dans la carte 1 présente le format indiqué sur la figure 13. Plus spécialement, la donnée d'entrée est constituée d'un code particulier (code d'instruction) à la donnée, d'un sous- numéro de zone faisant fonction de cible d'accès, et d'une chaîne de données à laquelle on souhaite accéder. Le code et le sous- numéro de zone constituent une donnée de commande. Avec le montage ci-dessus présenté, le fonctionne- ment de la carte à circuit intégré est tel que décrit ci-après en relation avec l'organigramme présenté sur la figure 14. On suppose qu'un opérateur (manipulateur) établit un mode de manipu- lation de carte à circuit intégré à l'aide du clavier 12 du mani- pulateur 10 et insère la carte 1 dans l'ouverture 21 d'insertion de carte. La carte 1 est électriquement connectée au lecteur- enregistreur 34 par l'intermédiaire de la section connectrice 2. La CPU 11 délivre ensuite une donnée d'entrée (donnée d'instruction) et un signal indiquant le manipulateur à la CPU 3 par l'intermédiaire du lecteur-enregistreur 34, de la section connectrice 2 et du circuit d'interface 5 apparaissant sur la figure 8. La CPU 3 lit un numéro principal de zone ("n 00") correspondant au code a (B) de la donnée d'entrée dans la zone spécifiée 4c, et elle détermine qu'une zone à laquelle il faut accéder est une zone 4e d'emmagasinage de zone de sousnuméro (étape 79). A partir de cette détermination, la CPU 3 reconnaît alors qu'il faut accéder à plusieurs zones. La CPU 3 recherche un sousnuméro dans la zone 4e d'emmagasinage de sous-numéro qui coïncide avec le sous-numéro de zone b ("n 02") de la donnée d'entrée (étape 81). S'il est découvert un sous-numéro présentant une coïncidence, la pluralité de sous-numéros ("n 30" et "n 31") emmagasinés dans la zone sont lus et il est fait un accès aux données 2 591008 se rapportant aux sous-numéros "n 30" et "n 31" (étapes 83 et ). Si le sous-numéro correspondant n'est pas découvert au cours de l'étape 83, la CPU 3 déLivre un signal de non-coincidence de numérosde zone à La CPU 11 (étape 87). La CPU 3 lit Le numéro principal de zone "n 01" correspondant au code a (A) de La donnée d'entrée dans La zone spécifiée 4c et décide qu'une zone à LaqueLLe iL doit être fait accès est une zone 4d d'emmagasinage de données (étape 79). A partir de cette décision, La CPU 3 reconnaît également qu'une unique zone doit recevoir accès au titre de cible d'accès de la donnée d'entrée. La CPU 3 recherche ensuite un sous-numéro dans la zone d'emmagasinage de données 4d qui coïncide avec le sous-numéro de zone b ("n 2F") de la donnée d'entrée (étape 89). S'il est découvert un sous-numéro présentant une coïncidence, un accès est fait à la donnée reliée à la zone (étapes 89 et 93). A cet instant, s'iL n'est découvert aucun sous-numéro correspondant (étape 89), la CPU 3 délivre à La CPU 11 un signal de non-coincidence de numérosde zone (étape 87). Lorsque la CPU 11 reçoit le signal de non-coinci- dence de numérosde zone, elle signale cela à l'opérateur via l'unité d'affichage à CRT 13. Comme décrit ci-dessus, indépendamment du fait qu'il faille faire accès à une zone unique ou à plusieurs zones, lorsqu'une donnée est appliquée à la CPU 3 de la carte 1, cette donnée est reconnue comme s'il devait lui être fait accès en relation avec une zone unique. Ainsi, le traitement de la donnée d'entrée en est simplifié. De plus, pendant l'accès à la donnée, il n'est pas nécessaire que le côté dispositif externe reconnaisse le format de la mémoire de données de la carte à circuit intégré, ce qui améliore la sûreté de la carte à circuit intégré. Lorsqu'une donnée servant à la reconnaissance d'une zone à laquelle il doit être fait accès est modifiée ou ajoutée, toute combinaison de zones demandées par des données d'entrée au titre de cible d'accès peut être traitée facilement, la sécurité ci-dessus indiquée pouvant être maintenue. On va maintenant décrire un troisième mode de réalisation de l'invention en relation avec les figures 15 à 21B. 2 5 9 1 0 0 8 Dans ce mode de réalisation, l'EPROM 4b est divisé en plusieurs zones, comme représenté sur la figure 15, et ces zones sont assignées à l'aide de numéros de zone [00] à [FF], respectivement. La zone [OO] emmagasine les nombres de bytes comme unités de traitement respectives, les adresses de départ et les adresses finales des zones [013 à [FF] en correspondance avec des numéros de zone res- pectifs. Par exemple, la zone [013 possède 5 bytes, son adresse de départ est aaa, et son adresse finale est bbb. Le nombre de bytes constituant chaque zone est un multiple entier du nombre de bytes obtenu en additionnant la donnée d'attribut (1 byte) au nombre de bytes comme unité de traitement. Par exemple, puisque le nombre de bytes comme unité de traitement de la zone [013 correspond à 5 bytes, le nombre total de bytes constituant la zone [01] est un nombre l (entier) multiple de 6 bytes. On note que Les parties découpées de la figure 16 désignent les données d'attribut corres- pondant aux unités de traitement. On va maintenant décrire, en relation avec les organigrammes desfigures 21A et 21B une opération d'écriture de données sur lacarte à circuit intégrée 1 ayant la structure ci- dessus présentée. Lors de l'écriture d'une donnée dans la carte à circuit intégré 1, une donnée d'instruction d'écriture (enregistre- ment) présentant le format indiqué sur la figure 17 est appliquée. La donnée d'instruction d'écriture est constituée d'un code de fonction d'écriture, d'un numéro de zone, et d'une donnée d'emmaga- sinage. Dans un état normal, la CPU 3 attend la donnée d'instruction d'écriture de la part de la section lecteur-enregistreur 20. Dans ce cas, lorsque la donnée d'instruction d'écriture a été reçue de la part de la section 20, la CPU 3 vérifie, dans l'étape 101, si un code de fonction appartenant à la donnée d'instruction indique une instruction d'écriture. Si la réponse est OUI à l'étape 101, la CPU 3 recherche un numéro de zone ajouté à la donnée d'instruction depuis la zone [00] de l'EPROM 4b. Si la réponse est NON à l'étape 103, la CPU 3 délivre une donnée de réponse indiquant que la donnée est non certifiée et attend la prochaine instruction d'écriture à l'étape 105. Si la réponse est OUI à l'étape 103, la CPU 3 vérifie, à l'étape 2 591008 107, s'il existe des zones non enregistrées. Si ta réponse est NON à l'étape 107, La CPU 3 déLivre une donnée de réponse indiquant qu'une zone non enregistrée n'a pas été certifiée, et Le programme revient à L'étape 101. Si Laréponse est OUI à l'étape 107, la CPU divise la donnée en le nombre de données d'unités de traitement et écrit la donnée divisée avec la donnée d'attribut au cours de l'étape 113. Il est ensuite vérifié, au cours de l'étape 115, si la donnée écrite a été écrite convenablement. Si La réponse est NON au cours de L'étape 115, la CPU 3 réécrit La donnée divisée avec la donnée d'attribut jointe pour indiquer l'inefficience de La division de La donnée au niveau de L'emplacement o La donnée est emmagasinée, au cours de l'étape 117, et Le programme revient à l'étape 115. Si la réponse est OUI à L'étape 115, la CPU 3 écrit la donnée divisée avec une donnée d'attribut jointe indiquant l'effi- cience de la division de la donnée, et écrit Les données divisées dans leurs zones initiales, au cours de L'étape 121. La CPU 3 vérifie, à l'étape 123, si toutes Les données ont été écrites. Si la réponse est NON à l'étape 123, La CPU 3 écrit la donnée divisée suivante dans la zone non enregistrée suivante au cours de l'étape 125, puis Le programme revient à l'étape 115 et l'opération ci-dessus présentée se répète. Toutefois, si La réponse est OUI à l'étape 123, la CPU 3 délivre une donnée de réponse indiquant, à la CPU 11, l'achè- vement de l'opération d'écriture. On suppose que la donnée d'instruction d'écriture présentée sur La figure 18 a été appliquée. Dans ce cas, puisqu'une zone à laquelle iL faut faire accès est [02], le nombre de bytes comme unité de traitement correspond à 4 bytes. La donnée d'emmaga- sinage incluse dans la donnée d'instruction est emmagasinée dans la zone [02] apparaissant sur la figure 19. Si un huitième byte n'est pas écrit normalement, le résultat de l'emmagasinage est tel que présenté sur la figure 20. Comme le montre la figure 20, les parties hachurées des premier, sixième, onzième et seizième bytes sont des données d'attribut. Dans ce cas, la donnée d'attribut du sixième byte indique une opération inefficace, tandis que les trois autres données d'attribut indiquent une opération efficace. 17 2591008 Avec l'agencement ci-dessus présenté, lorsqu'une donnée est écrite dans la mémoire de données, puisque le nombre de bytes (bits) comme unité de traitement pour chaque zone est prédé- terminé, on peut facilement rechercher la donnée d'attribut qui lui est attachée. Lors de l'écriture d'une grande quantité de données, s'il se produit une erreur d'écriture, on peut ajouter pour chaque byte une donnée d'efficience. Ainsi, une partie seulement de la grande quantité de données devra être réécrite, et l'on pourra effi- cacement utiliser la zone de mémoire de la mémoire de données. On va maintenant décrire un quatrième mode de réalisation de l'invention en relation avec les figures 22 à 30. L'EEPROM4a comprend une zone d'emmagasinage de donnée spécifiée 4a1 servant à emmagasiner une donnée spécifiée, par exemple une donnée de PIN, une donnée de validité de date, etc., une zone d'emmagasinage de donnée d'index 4a2 servant à emmagasiner une donnée d'index parti- culière pour chaque donnée spécifiée, et une zone d'emmagasinage de donnée d'attribut 4a3 servant à emmagasiner une donnée d'attribut qui indique si chaque donnée spécifiée peut ou non être modifiée, comme représenté sur la figure 22. Plus spécialement, chaque donnée spé- * cifiée est constituée d'une donnée d'identification indiquant si la donnée spécifiée est effaçable ou non effaçable, et d'une donnée d'index propre à chaque donnée spécifiée. La donnée d'identifica- tion comprend 1 byte et présente une configuration de 8 bits, comme représenté sur la figure 23. Si le septième bit est "1", la donnée spécifiée correspondante peut être modifiée et, s'il est "O", la donnée ne peut pas être modifiée. On note que les bits d'ordre O à 6 sont des bits fictifs. Une zone prédéterminée de L'EEPROM 4a emmagasine un numéro d'identification personnel spécifié qui est utilisé pour modifier les données spécifiées. Avec un tel agencement, une opération de modifi- cation d'une donnée spécifiée emmagasinée dans L'EEPROM 4a s'exécute de la manière décrite en relation avec l'organigramme de la figure 27. Tout d'abord, des numéros d'identification personnels (PIN) spécifiés sont comparés. Plus spécialement, lorsqu'un PIN spécifié est introduit au clavier 12, il est appliqué à la carte 1 via la section lecteurenregistreur 20. Dans la carte à circuit intégré 1, 18 2 5 9 1008 la CPU 3 compare La donnée PIN introduite avec la donnée PIN emmagasinée dans une zone prédéterminée de L'EEPROM 4a, au cours de L'étape 129. S'iL n'est trouvé aucune coïncidence entre elles, c'est-à-dire si La réponse est NON à l'étape 129, la CPU 3 fournit une donnée de réponse indiquant une erreur d'exécution à un dispo- sitif externe au cours de L'étape 145. Toutefois, si la réponse est OUI à l'étape 129, La CPU 131 attend la donnée d'instruction de modification. Une donnée d'instruction de modification est constituée par un code d'instruction de modification, une donnée de zone, et une donnée de modification, comme représenté sur la figure 24. Dans un état d'acceptation de donnée, s'il a déterminé au cours de l'étape 131 qu'une donnée d'instruction de modification a été intro- duite par l'intermédiaire de la section lecteur-enregistreur 20, la CPU 3 recherche La donnée de zone qui coïncide avec celle apparte- nant à la donnée d'instruction dans L'EEPROM 4a, au cours de l'étape 133. Si aucune semblable donnée de zone n'est trouvé au cours de l'étape 135, la CPU 3 déLivre une donnée de réponse indiquant une erreur d'exécution au dispositif externe, au cours de l'étape 145. Toutefois, si la réponse est OUI au cours de l'étape 135, la CPU 3 se rapporte à la donnée d'identification correspondant à la donnée de zone au cours de l'étape 137 pour vérifier au cours de l'étape 139 si La donnée spécifiée correspondante est modifiable. Si la réponse est OUI à l'étape 139, la CPU 3 emmagasine la donnée de modification incorporée dans la donnée d'instruction, au cours de l'étape 143, et délivre au dispositif externe une donnée de réponse indiquant que la modification a été complètement effectuée, au cours de l'étape 143. Toutefois, si la réponse est NON à l'étape 139, la CPU délivre une donnée de réponse indiquant une erreur d'exécution au dispositif externe, au cours de l'étape 145. Si la donnée d'instruction de changement appliquée est une donnée telle que présentée sur la figure 25A, puisque la donnée de zone est "00", le septième bit de la donnée d'identifica- tion correspondant à la donnée de zone "00" de la figure 22 est donc mis en jeu. Dans ce cas, puisque le septième bit est "1", il est déterminé que la donnée spécifiée correspondant à la donnée de zone "00" peut être modifiée et une donnée de modification X représenté 2 5 9 1008 sur la figure 25A est alors emmagasinée. Ainsi, le contenu de L'EEPROM 4a devient tel que présenté sur la figure 26. Si la donnée d'instruction de modification appLi- quée est une donnée telle que présentée sur la figure 25B, puisque la donnée de zone est "02", le septième bit de-La donnée d'identifi- cation correspondant à la donnée de zone "02" de la figure 22 est mis en jeu. Dans ce cas, puisque le septième bit est "0", il est déterminé que la donnée spécifiée correspondant à la donnée de zone "02" ne peut pas être mofifiée, et la donnée spécifiée n'est pas modifiée. Un PIN spécifié qui doit être comparé pendant la modification peut être modifiable. Dans ce cas, on peut encore amé- liorer la sûreté de la carte à circuit intégré. Avec l'agencement ci-dessus présenté, la donnée PIN, la donnée de la date de validation, etc., qui sont emmagasinées dans la mémoire de données peuvent être modifiées en cas de besoin. Ainsi, si un PIN a été porté à la connaissance d'une tierce personne et que la sécurité de la carte a été annulée, il est possible de la modifier pour redonner à la carte sa sûreté. Lorsqu'une donnée de date de validation qui a été emmagasinée peut être modifiée, si la date de validation d'une carte à circuit intégré correspond à sa durée d'utilisation autorisée, il est possible de remettre à jour séquen- tiellement la durée d'utilisation et ainsi d'utiliser efficacement la carte à circuit intégré. On va décrire ci-après, en relation avec les orga- nigrammes présentés sur les figures 28A et 28B, un procédé d'emmaga- sinage de donnée spécifiée, par exemple une donnée PIN, dans L'EEPROM 4a selon un autre mode de réalisation de l'invention. La carte à circuit intégré I attend une donnée d'instruction de la part de la section lecteur-enregistreur 20 de carte au cours de l'étape 147. Lorsqu'une donnée d'instruction d'emmagasinage préparatoire de PIN - comprenant un code de fonction d'emmagasinage préparatoire de PIN et un numéro préparatoire de PIN, comme représenté sur la figure 29, sont introduits au cours de l'étape 149, la CPU 3 détecte le code de fonction d'emmagasinage préparatoire de PIN se trouvant dans la donnée d'instruction. Si la réponse est NON à l'étape 149, Le programme avance 2 591008 à L'étape 155. Toutefois, si La réponse est OUI à l'étape 149, la CPU 3 emmagasine temporairement Le numéro préparatoire de PIN ajouté à La donnée d'instruction dans sa RAM interne au cours de l'étape 151, délivre une donnée de réponse indiquant l'achèvement de l'opéra- tion d'emmagasinage dans L'étape 153, puis attend la nouvelle donnée d'instruction. A cet instant, s'il est déterminé au cours des étapes 147 et 149 qu'une autre donnée d'instruction d'emmagasinage prépara- toire de PIN a été introduite, La CPU 3 emmagasine de la même façon un nouveau numéro préparatoire de PIN inclus dans La donnée d'instruc- tion de sa RAM au cours de L'étape 151, déLivre la donnée de réponse indiquant L'achèvement de l'opération d'emmagasinage dans l'étape 153, puis attend la nouvelle donnée d'instruction. On suppose que, dans l'état d'attente d'une donnée d'instruction, Le code de fonction d'emmagasinage PIN comprenant un code de fonction d'emmagasinage de PIN et un PIN, comme représenté sur la figure 30, est introduit. La CPU 3 détecte le code de fonction d'emmagasinage de PIN dans la donnée d'instruction au cours de l'étape 155. Si La réponse est NON à L'étape 155, la CPU 3 attend la nouvelle donnée d'instruction. Si La réponse est OUI à l'étape 155, la CPU 3 vérifie au cours de L'étape 157 si Le numéro préparatoire de PIN est emmagasiné dans sa RAM. Si La réponse est NON à L'étape 157, la CPU 3 délivre une donnée de réponse indiquant que le numéro préparatoire de PIN n'est pas emmagasiné, au cours de l'étape 159, puis attend la nouvelle donnée d'instruction. Si la réponse est OUI à l'étape 157, la CPU 3 compare Le PIN inclus dans la donnée d'instruction avec le numéro préparatoire de PIN emmagasiné dans sa RAM, au cours de l'étape 161. Si la réponse est OUI à l'étape 161, la CPU 3 vérifie à L'étape 163 si un autre PIN a déjà été emmagasiné dans une zone pré- déterminée de L'EEPROM 4a o Le PIN doit être emmagasiné. Si la réponse est OUI à L'étape 163, La CPU 3 délivre une donnée de réponse indiquant que le PIN a déjà été emmagasiné, au cours de l'étape 169, puis attend la donnée d'instruction suivante. Si la réponse est NON à L'étape 163, la CPU 3 emmagasine le PIN comparé dans la zone au cours de l'étape 165, déLivre une donnée de réponse indiquant l'achèvement de l'opération d'emmagasinage à l'étape 167, puis attend 25910 08 la donnée d'instruction suivante. Si la réponse est NON à l'étape 161, la CPU 3 annule le numéro préparatoire de PIN emmagasiné dans sa RAM, au cours de l'étape 171, délivre une donnée de réponse indi- quant une non-coincidence de données au cours de l'étape 173, puis attend la donnée d'instruction suivante. Lorsque la donnée de PIN est emmagasinée dans la mémoire de données, la donnée de PIN est appliquée depuis le clavier deux fois ou plus, et les données d'entrée sont comparées dans la carte à circuit intégré de manière à n'être mémorisées dans celle- ci que si elles trouvaient une coïncidence entre elles. Ainsi, il est possible d'empêcher de manière satisfaisante l'emmagasinage d'un PIN non souhaitable résultant d'une erreur de l'opérateur. Dans le mode de réalisation ci-dessus présenté, lorsque la donnée de PIN est emmagasinée, si la donnée d'instruction d'emmagasinage préparatoire de PIN et la donnée d'instructiond'emmaga- sinage de PIN sont introduites dans cet ordre, elles peuvent être emmagasinées. Toutefois, l'invention n'est pas limitée à ce procédé d'introduction en deux étapes. Par exemple, il est possible d'emmaga- siner la donnée de PIN en plusieurs temps d'introduction de données d'instruction. Les figures 31 à 33 présentent un autre mode de réalisation de l'invention. Avec ce mode de réalisation, dans L'EEPROM 4a de la figure 31, un identificateur indiquant si une donnée peut ou non être effacée est prévue comme donnée d'accès, en plus d'un identifi- cateur indiquant si la donnée peut ou non être modifiée. Plus spécialement, en relation avec la figure 32, le septième bit est un identificateur indiquant si la donnée peut ou non être modifiée. Si le septième bit est "1", la donnée est modi- fiable, et, si te septième bit est "0", la donnée est non modifiable. Le sixième bit est un identificateur indiquant si la donnée peut ou non être effacée. Si le sixième bit est "1", la donnée est annulable, et, s'il est "0", la donnée est non annulable. Les bits de l'ordre de O à 5 sont des bits fictifs. Comme représenté sur la figure 31, dans les zones de la donnée de zone [00] et [01], la donnée est non modifiable et 22 2 5 9591008 non annulable. Dans la zone de la donnée de zone [02], la donnée est modifiable, mais non annulable. Dans les zones de la donnée de zone [033 et ensuite, la donnée est modifiable et annulable. On note que la donnée qui se trouve dans la zone de La donnée de zone [00] est emmagasinée au moment de la fabrication de La carte à circuit intégré. On va maintenant décrire une opération d'annula- tion en relation avec l'organigramme de la figure 33. Lorsque la donnée d'instruction.est introduite à partir de la section lecteur-enregistreur de la carte 20, la CPU 3 décode un code de fonction et, dans le même temps, vérifie si une fonction peut être exécutée par la donnée se trouvant dans la zone de La donnée de zone [00], ce qui donne ainsi le résultat. Si une donnée d'instruction d'annulation est introduite à l'étape 175, la CPU 3 décode un code de fonction à l'étape 177 et, dans le même temps, renvoie à la donnée se trouvant dans la zone de La donnée de zone [00] afin de vérifier, à l'étape 179, si une zone correspon- dant à La donnée de zone incluse dans la donnée d'instruction peut être effacée. Si la réponse est NON à L'étape 179, La CPU 3 délivre une donnée de réponse indiquant que L'annuLation est invalidée à l'étape 185 et attend la donnée d'instruction suivante. Toutefois, si la réponse est OUI à l'étape 179, la CPU 3 annule la donnée se trouvant dans la zone correspondante à l'étape 181, déLivre une donnée de réponse indiquant l'achèvement de l'exécution à L'étape 183, puis attend la donnée d'instruction suivante. Ainsi, si la donnée d'instruction servant annuler la donnée se trouvant dans La zone de la donnée de zone [01] est reçue, la donnée de réponse indiquant que l'annulation est invalidée est délivrée, et la donnée emmagasinée dans la zone de la donnée de zone [01] n'est pas annuLée. De même, en ce qui concerne la zone de la donnée de zone [01], puisque la donnée emmagasinée ne sera pas effacée, les conditions d'accès reLa- tives aux zones respectives peuvent être maintenues de manière permanente. De cette manière, La mémoire de données est divisée en plusieurs zones, une donnée spécifiée indiquant que la donnée emmagasinée est modifiable ou annulable est emmagasinée dans une zone - 2 5 9 1 0008 spécifiée de chaque zone, et une donnée emmagasinée dans la zone spécifiée est empêchée d'être modifiée et annulée. Les possibilités de modification et d'annulation de données peuvent être définies pour chaque zone, et Les données définies peuvent être-emmagasinées en permanence. Ainsi, Lorsqu'une donnée de La mémoire de données est commandée en termes d'unités de zones, on peut protéger la donnée vis-à-vis d'un effacement erroné et on peut protéger de manière fiable une donnée à emmagasinage permanent, ce qui améliore fortement la fiabilité du système de la carte à circuit intégré. Dans les modes de réalisation ci-dessus présentés, la mémoire de données comprend une EEPROM.Toutefois, l'invention ne se limite pas à cela, et la mémoire de données peut comprendre une EPROM ou une RAM. Dans les modes de réalisation ci-dessus présentés, on a choisi à titre d'exemple une carte à circuit intégré comme dispositif électronique portatif. La forme du dispositif électronique portatif ne se limite pas à la forme d'une carte, mais peut prendre la forme d'un bloc ou celle d'un crayon. La partie matérielle du dispositif électronique portatif peut être modifiée dans les limites de l'invention. Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du dispositif dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1. Dispositif électronique portatif comprenant: une unité centrale de traitement (CPU) de commande (3); un premier moyen de mémoire (4a) dans lequel la donnée qui est emmagasinée peut être annulée; et un deuxième moyen de mémoire (4b); caractérisé en ce que la donnée qui est emmagasinée dans le deuxième moyen de mémoire est non annulable, si bien que, en réponse à une donnée spécifiée délivrée par un dispositif externe et constituée par une donnée à emmagasiner, une donnée d'attribut indiquant un attribut de donnée, et une donnée indiquant une adresse à laquelle la donnée doit être emmagasinée, ladite CPU de commande (3) vérifie la donnée d'attribut pour décider si la donnée à emmaga- siner est une donnée à emmagasinage permanent ou une donnée à emmaga- sinage temporaire et l'emmagasine sélectivement dans ledit premier ou ledit deuxième moyen de mémoire. 2. Dispositif selon la revendication 1, caractérisé en ce que ledit premier moyen de mémoire (4a) comprend une mémoire fixe programmable électriquement effaçable (EEPROM), et Le deuxième moyen de mémoire (4b) comprend une mémoire fixe électriquement pro- grammable. 3. Dispositif selon la revendication 1 ou 2, carac- térisé en ce que la donnée d'attribut est constituée d'un drapeau Cd) indiquant si la donnée à emmagasiner est une donnée à emmagasinage permanent ou une donnée à emmagasinage temporaire, d'un drapeau (e) indiquant une possibilité d'emmagasinage permanent, d'une donnée (f) servant à reconnaître une condition de modification de donnée, et une donnée (g) servant à reconnaître une condition d'annulation. 4. Dispositif selon la revendication 2, caractérisé en ce que la donnée est emmagasinée dans ledit premier moyen de mémoire (4a) en même temps qu'un drapeau (e) indiquant une possibi- lité d'emmagasinage permanent. 2 591008 5. Dispositif selon la revendication 1, caracté- risé en ce que ladite CPU de commande (3) décide si un type de mémoire (4a ou 4b) déterminé par la donnée qui peut procurer l'adresse coïncide avec un type de mémoire (4a ou 4b) déterminé par la donnée d'attribut et, seulement lorsqu'une coïncidence est trouvée entre eux, emmagasine la donnée dans une mémoire prédéter- minée (4a ou 4b). 6. Dispositif selon la revendication 1, caracté- risé en ce que, lorsque ladite CPU de commande (3) emmagasine dans ledit deuxième moyen de mémoire (4b) une donnée emmagasinée dans ledit premier moyen de mémoire (4a), elle reçoit une donnée de modi- fication constituée d'une donnée permettant de reconnaître une adresse (c) de la donnée emmagasinée dans ledit premier moyen de mémoire, une donnée permettant de reconnaître une adresse dudit deuxième moyen de mémoire à laquelle la donnée doit être emmagasinée, et une condition spécifiée de modification d'attribut (f) venant du dispo- sitif externe, compare une condition de modification d'attribut à ajouter à la donnée emmagasinée dans ledit premier moyen de mémoire (4a) avec celle délivrée par le dispositif externe, et emmagasine la donnée seulement lorsqu'une coïncidence est trouvée entre elles. 7. Dispositif selon la revendication 1, caractéri- sé en ce que ledit premier moyen de mémoire (4a) comprend une zone (4d) d'emmagasinage de donnée divisée en plusieurs zones, une:première zone d'index (4c) servant à emmagasiner un code d'instruction et un numéro de zone indiquant une zone qui correspond au code d'instruc- tion, et une deuxième zone d'index (4e) à laquelle il est fait accès lorsque le numéro de zone de ladite première zone d'index est un numéro prédéterminé, ladite deuxième zone d'index emmagasinant un numéro de zone qui correspond à plusieurs zones de ladite zone d'emmagasinage de donnée en correspondance avec un sous-numéro de zone de la donnée d'instruction qui consiste en un code particulier. de donnée, en le sous-numéro de zone, et en une chaîne de données à laquelle il doit être fait accès et est envoyé depuis un système principal raccordé audit dispositif électronique portatif, si bien que ladite CPU de commande (3) renvoie à ladite première zone d'index en utilisant le code particulier de donnée de la donnée d'instruction 26 2 5 91008 envoyée depuis Ledit système principal comme paramètre pour obtenir un numéro principal de zone correspondant et, lorsque le numéro principal de zone indique ladite deuxième zone d'index, renvoie à ladite deuxième zone d'index en utilisant le sous-numéro de zone de la donnée d'instruction comme paramètre pour accéder aux diffé- rentes zones de ladite zone d'emmagasinage de donnée en fonction des différents numéros de zone écrits dans la zone correspondante. 8. Dispositif selon la revendication 1, caractéri- sé en ce que ledit moyen de mémoire comprend un moyen de mémoire divisé en plusieurs zones et emmagasinant, dans l'une desdites différentes zones, une longueur de chaîne de données servant d'unité de traitement, une adresse de début, et une adresse de fin dans les zones restantes en correspondance avec chaque numéro de zone, si bien que ladite CPU de commande renvoie à une zone prédéterminée dudit moyen de mémoire (4a) en réponse à une instruction d'opération de donnée délivrée depuis un dispositif externe et exécute l'opération de donnée en fonction d'une unité de traitement de donnée d'une zone spécifiée par l'instruction d'opération de donnée. 9. Dispositif selon la revendication 8, caractéri- sé en ce que, Lorsque la donnée est écrite dans ledit moyen de mémoire, une donnée d'attribut y est ajoutée pour chaque unité de traitement. 10. Dispositif selon la revendication 9, carac- térisé en ce que la donnée d'attribut indique que la chaîne de donnée emmagasinée pour chaque unité de traitement est efficace ou non efficace. 11. Dispositif selon la revendication 8, carac- térisé en ce que ledit moyen de mémoire (4a) est une mémoire per- manente. 12. D.ispositif selon la revendication 1, carac- térisé en ce que ledit premier moyen de mémoire comprend une zone d'emmagasinage de donnée spécifiée servant à emmagasiner une donnée spécifiée, une zone d'emmagasinage de donnée d'index servant à emma- gasiner une donnée d'index particulière à la donnée spécifiée, et une 2 5 9 1008 zone d'emmagasinage de donnée d'attribut servant à emmagasiner une donnée d'attribut indiquant si l'opération de donnée relative à la donnée spécifiée est ou non possible, si bien que, en réponse à une donnée d'instruction d'opération de donnée constituée d'un code d'instruction d'opération de donnée, d'une donnée de zone, et d'une donnée d'opération, ladite CPU de commande (3) renvoie à une zone correspondante dudit moyen de mémoire en utilisant la donnée de zone de la donnée d'instruction d'opération de donnée comme paramètre, renvoie à la donnée d'attribut de la zone à laquelle il a été ren- voyé, effectue l'opération de donnée sur le contenu d'une zone d'emmagasinage de donnée spécifiée lorsque la donnée d'attribut indique que l'opération de donnée est possible. 13. Dispositif selon la revendication 12, carac- térisé en ce que la donnée d'opération de donnée est une donnée indiquant si la donnée spécifiée est ou non modifiable et la donnée d'instruction d'opération de donnée est une donnée d'instruction de modification de donnée spécifiée. 14. Dispositif selon la revendication 12, carac- térisé en ce que la donnée d'opération de donnée est une donnée d'annulation servant à annuler la donnée spécifiée, et la donnée d'instruction d'opération de donnée est une donnée d'instruction d'annulation servant à annuler la donnée spécifiée. 15. Dispositif selon la revendication 12, carac- térisé en ce que la donnée d'opération de donnée est une donnée servant à modifier et annuler la donnée spécifiée, et la donnée d'instruction d'opération de donnée est une donnée d'instruction de modification servant à modifier la donnée spécifiée et une donnée d'instruction d'annulation servant à annuler la donnée spécifiée.