Brevet FR2597634A1 — publié le 19871023

La présente invention concerne un système de remplacement d'antémémoire et, plus particulièrement, une modification d'un algorithme de remplacement dans le transfert d'un grand nombre de signaux de données. Le niveau d'une antémémoire soumise à un transfert d'un bloc de données est désigné par un algorithme de remplacement appelé LRU. Le niveau de l'antémémoire, soumise à un transfert de bloc est réellement désigné sur la base d'une sortie en provenance d'un circuit de désignation de niveau de remplacement ayant une fonction permettant de réaliser cet algorithme de remplacement. L'algorithme de remplacement appelé LRU est basé sur l'hypothèse que la toute dernière donnée a la probabilité la plus élevée dans l'emploi des données. Si une donnée ne doit pas être utilisée dans l'opération ultérieure dès qu'elle est employée et stockée dans une antémémoire, le taux de mouvement de l'antémémoire est abaissé. Dans ce cas, il est efficace de sortir directement la donnée d'une mémoire centrale au lieu d'utiliser une antémémoire. Le brevet des Etats-Unis d'Amérique n0 4 314 331 décrit un arrangement pour décoder un code d'instruction afin d'effectuer le passage entre un mode utilisant une antémémoire et un mode permettant de sortir directement la donnée d'une mémoire centrale au lieu d'utiliser l'antémémoire. Cependant, lorsqu'un grand nombre de signaux de données sont transférés depuis la mémoire centrale, ils sont sortis d'une zone de mémoire à des adresses successives de la mémoire centrale. Lorsqu'un bloc de donnée est transféré de la mémoire centrale à l'antémémoire, on attend des signaux de données d'un bloc identique qu'ils soient soumis à une correspondance en antémémoire. Dans ce cas, on sait que la donnée d'un transfert antérieur restant dans l'antémémoire, c'est-à-dire la donnée stockée aux adresses accédées avant le transfert en cours des données n'est pas utilisée très souvent dans l'opération ultérieure après son emploi pendant le transfert en cours. Il en résulte que le taux de mouvement est fâcheusement abaissé. Lorsqu'un certain volume de données qui est identique ou supérieur à celui de l'antémémoire est transféré à cette antémémoire, celle-ci est fâcheusement effacée par la donnée transférée. Un objet de la présente invention est un système de remplacement d'antémémoire dans une antémémoire ayant un circuit de désignation du niveau de remplacement, dans lequel lorsqu'un ordre spécifique pour accéder à l'antémémoire est décodé, le circuit de désignation du niveau de remplacement reçoit des instructions telles que la mise à jour des contenus en mémoire sur la base de l'algorithme de remplacement est inhibée et que le niveau présentant de l'intérêt pour le transfert d'un bloc n'est pas mis à jour, ce qui permet d'éviter que le taux de remplacement de l'antémémoire ne s'abaisse. Un système de remplacement d'antémémoire selon la présente invention comprend un circuit de désignation du niveau de remplacement et un moyen d'inhibition de la mise à jour des contenus en mémoire. Le circuit de désignation du niveau de remplacement sert mettre à jour un niveau pour le transfert d'un bloc entre une mémoire centrale et une antémémoire ayant une multitude de niveaux en conformité avec l'algorithme de remplacement. Le moyen d'inhibition de la mise à jour des contenus en mémoire sert à inhiber la mise à jour des contenus en mémoire qui est exécutée par le circuit de désignation du niveau de remplacement en conformité avec l'algorithme de remplacement, lorsque l'ordre spécifique d'accéder à l'antémémoire est décodé. La présente invention sera bien comprise lors de la description suivante faite en liaison avec le dessin ci-joint dans lesquel La figure est un schéma sous forme de blocs d'un système de remplacement de l'antémémoire selon un mode de réalisation de la présente invention. On décrira maintenant la/ présente invention en liaison avec le dessin d'accompagnement. La figure de ce dessin est un schéma sous forme de blocs d'un système de remplacement d'antémémoire selon un mode de réalisation de la présente invention. En liaison avec la figure, des signaux d'adresse pour accéder à une antémémoire sont stockés dans un registre d'adresses 2. Un réseau 3 d'adresses à 4 niveaux pour le stockage de signaux d'adresses de données stockées dans l'antemémoi- re et un réseau 4 de données à 4 niveaux pour le stockage de signaux de données sont accédés par une sortie en provenance du registre d'adresses 2. Le réseau 3 sort des signaux de données 18 à 21 pour chaque niveau. Les signaux 18 à 21 sont compares aux contenus du registre d'adresses 2 par un comparateur 6. Lorsque les signaux 18 à 21 coïncident avec les contenus du registre d'adresses 2, le comparateur 6 produit un signal de confidence sous forme d'un signal 15 de niveau de correspondance. Cependant, lorsque l'un des signaux 18 à 21 colncide avec le contenu correspondant du registre d'adresses 2, le comparateur 6 produit un signal de coïncidence comme signal 13 de correspondance. Les signaux de données à quatre niveaux provenant du réseau de données 4 apparaissent sous forme de signaux de données 22 à 25. L'un des signaux 22 à 25 qui représente un niveau valable est choisi par un sélecteur de données 7 en réponse au signal 15 de niveau de correspondance. Le signal de donnée choisi est sorti sous forme de signal de donnée lue 26. Les ordres pour accéder à l'antémémoire sont stockés dans un registre d'ordres 1.Si un ordre provenant du registre 1 est détecté par un décodeur d'ordres 5 et que l'ordre décodé n'est pas un ordre spécifique, une ligne de signaux 14 passe au niveau logique "1". Le signal de correspondance 13 est transmis par l'intermédiaire d'une porte ET 10 et sert de signal 29 de désignation de mise à jour pour un-réseau LRU 9. Sur la base de l'hypothèse oh la donnée la plus récente a un taux de mouvement le plus élevé, le réseau d'adresses 3 est accédé. Si une coincidence est établie, un circuit de mise à jour 8 sort un signal 16 de donnée d'écriture afin de mettre à jour le réseau LRU 9 de façon qu'un niveau correspondant à celui du signal 15 de niveau de correspondance soit le dernier niveau devant être remplacé. Le signal de correspondance 13 est transmis par la porte ET 10 et sert de signal 29 de désignation de mise à jour pour le réseau LRU 9. Si l'ordre pour accéder à l'antémémoire n'est pas un ordre spécifique, les contenus en mémoire du réseau 9 sont mis à jour en conformité avec l'algorithme de remplacement. Cependant, si l'ordre pour accéder à l'antémémoire est l'ordre spécifique, la ligne de signaux 14 est instaurée au niveau logique "O" par le décodeur d'ordres 5. Le signal 29 de désignation de mise à jour pour le réseau LRU 9 est fixé au niveau logique "O". Par conséquent, les contenus en mémoire du réseau LRU 9 ne sont pas mis à jour. Une sortie 17 du réseau LRU 9 provoque le décodage par le décodeur de niveau 27 du premier niveau devant être remplacé. Le décodeur 27 sort un signal 28 de désignation de niveau pour définir le premier niveau comme niveau soumis à un transfert de bloc. Il résulte de l'accession à l'antémémoire et de la détection d'un espace d'adresse vide, qu'un bloc est transféré au niveau représenté par le signal 28 de désignation de niveau. Dans l'accès à l'antémémoire en réponse à l'ordre spécifique pour inhiber la mise à jour des contenus en mémoire qui est exécutée conformément à l'algorithme de remplacement, le niveau de transfert du bloc n'est pas changé, et le niveau de remplacement courant est fixe. Par conséquent, si une antémémoire à 4 niveaux dans le schéma sous forme de blocs de la figure 1 est utilisée, seule une capacité correspondant à un niveau, c'est-à-dire à 1/4 de la capacité totale, est employée pour le transfert d'un grand nombre de signaux de données. Selon la présente invention, lorsqu'un grand nombre de signaux de données sont transférés à partir de la mémoire centrale, la capacité de l'antémémoire est limitée à une capacité à un niveau par l'utilisation de l'ordre spécifique. Même si le bloc est transféré à l'antémémolre, la capacité de celle-ci, qui peut être remplacée par la donnée ne devant pas être utilisée dans l'opération suivante, peut être limitée à la capacité à un niveau, d'où l'augmentation du taux de mouvement de l'antémémoire. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de modifications et de variantes qui apparaîtront à l'homme de l'art. REVENDICATIONS 1 - Système de remplacement d'une antémémoire, caractérisé en ce qu'il comprend - un circuit de désignation du niveau de remplacement afin de désigner un niveau de remplacement pour transférer un bloc entre une mémoire centrale et une antémémoire présentant une multitude de niveaux en conformité avec un algorithme de remplacement; et - un moyen d'inhibition de la mise à jour des contenus en mémoire afin d'inhiber la mise à jour des contenus en mémoire, la mise à jour étant effectuée par le circuit de désignation de niveau en conformité avec l'algorithme de remplacement, lorsqu'un ordre d'accès à l'antémémoire est un ordre spé cifique. 2 - Système selon la revendication 1, caractérisé en ce que le moyen d'inhibition de la mise à jour des contenus en mémoire comprend - un comparateur (6) pour recevoir des données d'adresse en antémémoire et des signaux de données d'adresses stockés dans l'antémémoire, comparer la donnée d'adresse en antémémoire aux signaux de données d'adresses, et produire un signal de correspondance lorsqu'une confidence est établie dans les limites d'un niveau de la multitude de niveaux et un signal de niveau de correspondance lorsqu'une cclncidence est établie en unités de niveaux; ; - un décodeur (5) d'ordres pour décoder l'un des ordres comportant l'ordre spécifique et pour produire un signal d'ordre spécifique lorsque l'ordre d'accès à l'antémémoire est l'ordre spécifique, et - une porte ET (10) pour recevoir le signal d'ordre spécifique et le signal de correspondance et produire un signal d'invalidation d'écriture,d'où l'inhibition de la mise à jour du contenu en mémoire. 3 - Système selon la revendication 1, caractérisé en ce que la multitude de niveaux est constituée de quatre niveaux.