Brevet FR2587569A1 — publié le 19870320

I Générateur de fréquences à variation rapide. La présente invention concerne un générateur de fréquence à variation rapide, utilisable, par exemple, comme hétérodyne à commuta- tion rapide. De tels générateurs sont connus. C'est ainsi qu'il existe des générateurs comportant une seule boucle de régulation, de type classique, qui fournissent un signal de bonne qualité spectrale mais dans lesquels l'augmentation de rapidité se fait au détriment du pas de synthèse. Il est également connu de réaliser des générateurs à division fractionnaire permettant d'allier les performances de rapidité et de pas de synthèse mais, par leur principe même, ces générateurs sont sujets à une importan- te instabilité de phase (jitter dans la littérature anglo-saxonne) qu'il faut compenser pour conserver une bonne qualité spectrale; or les dispositifs de compensation utilisés à cet effet, sont complexes et augmentent de façon importante la consommation d'énergie et le prix de revient de ces générateurs. il existe aussi des générateurs de fréquences à variation rapide comportant plusieurs boucles de régulation; ces générateurs asso- cient, à leur rapidité, un faible pas de synthèse et une bonne qualité spectrale du signal fourni mais ils ne peuvent pas toujours être utilisés du fait de leur consommation d'énergie, de leur encombrement et de leur prix. Le but de la présente invention est de permettre la réalisation d'un générateur de fréquences à variation rapide dans lequel les inconvé- nients mentionnés ci-avant sont évités ou, pour le moins, réduits. Ceci est obtenu grâce à un synthétiseur de fréquences à division fractionnaire dans lequel des moyens sont mis en oeuvre pour masquer l'instabilité de phase. Selon l'invention un générateur de fréquences à variation rapide, du type à division fractionnaire, comportant d'une part, en série, une entrée de signal de comparaison, une première entrée de comparaison de phase, un comparateur de phase ayant une seconde entrée, une entrée de commande d'oscillateur variable, un oscillateur variable et une sortie du générateur, et d'autre part, entre l'oscillateur et une seconde entrée du comparateur de phase, un diviseur à rang variable, est caractérisé en ce que, dans le but d'éviter que l'instabilité de phase due à la division fractionnaire dégrade le spectre du signal de sortie du générateur, il comporte, en série entre le comparateur et l'oscillateur, un circuit de fenêtre qui tronque la durée de chaque signal fourni par le comparateur, d'une valeur T donnée. La présente invention sera mieux comprise et d'autres caractéris- tiques apparaîtront à l'aide de la description ci-après et des figures s'y rapportant qui représentent: - la figure 1, un schéma électrique d'un générateur de fréquences selon l'invention, - les figures 2, 4 et 5 des vues plus détaillées de parties du générateur de la figure 1, - la figure 3 un diagramme des temps, - la figure 6, un schéma électrique illustrant une variante au générateur selon la figure 1. Sur les différentes figures les éléments correspondants sont désignés par les mêmes repères. La figure I représente un générateur de fréquences selon l'inven- tion. Ce générateur, qui est du type à rang fractionnaire, comporte une entrée, E, sur laquelle est appliqué un signal rectangulaire, de fréquence Fr = 200 kHz et une sortie S destinée à fournir un signal sinusoîdal d'une fréquence, Fs, qui peut être choisie entre 30 et 110 MHz avec un pas de kHz. Ce générateur comporte, en série entre son entrée E et sa sortie S: un comparateur de phase 1 à deux entrées et deux sorties dont la première entrée constitue l'entrée E du générateur; ce circuit sera expliqué à l'aide des figures 2 et 3, - un circuit de fenêtre, 2, à deux entrées et deux sorties, dont les deux entrées sont respectivement connectées aux deux sorties du comparateur de phase I1; la figure 4 montrera un schéma de.ce circuit de fenêtre, - un circuit de pompe de courant, 3, à deux entrées et une sortie, dont les deux entrées sont respectivement reliées aux deux sorties du circuit de fenêtre 2; un schéma de ce circuit sera donné à l'aide de la figure 5, - un filtre, 4, qui a une entrée reliée à la sortie du circuit de pompe, 3, et une sortie; ce filtre est un filtre de boucle classique du type passe-bas, à deux pôles, totalement passif, et un oscillateur, 5, susceptible d'être commandé en tension entre et 110 MHz, ayant une entrée de commande connectée à la sortie du filtre 4; cet oscillateur comporte deux séparateurs de sortie dont l'un constitue la sortie S du générateur de fréquences et dont l'autre constitue une sortie de rebouclage. Le générateur selon la figure I comporte également, en série entre la sortie de rebouclage et la seconde entrée du comparateur de phase 1: un multiplicateur de fréquences par deux, 6, suivi d'un diviseur à rang variable 7-8-9 comportant un circuit prédiviseur, 7, lui-même suivi d'un circuit de division à rang variable, 8-9 qui permet d'effectuer une division de fréquence à rang fractionnaire. Le circuit prédiviseur 7 est un compteur à deux modulos M et M+1 (avec M = 10 dans l'exemple décrit), qui a une entrée de comptage reliée à la sortie du multiplicateur 6 et une entrée de commande pour commander les valeurs M + 1 et M du modulo. Le circuit de division à rang variable 8-9 comporte deux comp- teurs 8 et 9, du type compteurs-décompteurs synchrones qui décomptent respectivement d'une valeur P à zéro et d'une valeur Q à zéro, ces valeurs P et Q étant des valeurs chargées dans les compteurs à l'aide de signaux appliqués sur les entrées symbolisées par des conducteurs d'entrée en trait fort. Le signal de fin de comptage (passage à zéro) du compteur 9 sert de signal de commande de chargement des compteurs 8 et 9, respectivement à P et Q. Le signal de fin de comptage du compteur 8 sert de signal de commande de passage d'une division modulo M+1 à une division modulo M du prédiviseur 7; le retour à une division modulo M + 1 est produit par le rechargement du compteur 8 à la valeur P. Dans l'utilisation, qui est faite du générateur décrit, P est compris entre 0 et 11 et Q est compris entre 30 et 110. Pour obtenir le rang fractionnaire, la valeur P choisie est passée périodiquement de P' à P' + 1. A cet effet un compteur 10, utilisé en décompteur, chargé à k = 4 et recevant comme signal de comptage la sortie de fin de comptage du compteur 9, a ses sorties de comptage comparées, dans un comparateur binaire 11, avec un mot de programma- tion R auquel est attribuée une des valeurs 0, 1, 2 ou 3; la sortie du comparateur Il est reliée à un additionneur 12 qui reçoit, sur une autre entrée, une valeur P', et l'additionneur fournit la valeur P qui est égale à P' + I tant que la sortie du compteur 10 est inférieure à R et à P' dans le cas contraire. A partir d'une fréquence Fi sur l'entrée de son prédiviseur 7, le diviseur à rang variable fournit donc une fréquence Fo telle qu'un cycle complet de comptage, 1, corresponde à P périodes deMFi plus Q-P Fo M+ lu QP périodes de F-M, c'est-à-dire P - M'+ (Q-P) Fi Fo Fi " /Fi Fo ce qui donne Fi = (P + Q.M)Fo. La synthèse de fréquence par division fractionnaire a pour incon- vénient de provoquer une instabilité de phase, ce qui dégrade le spectre proche de la fréquence à obtenir en créant des raies de synthèse. Pour y remédier il est proposé, comme le montre la figure 1, d'utiliser un circuit de fenêtre, 2, dont le rôle est de masquer cette instabilité avant le circuit de pompe, 3, en tronquant la durée de ses signaux d'entrée d'une valeur T; cette valeur T sera précisée plus loin. Ainsi l'instabilité de phase, due au rang fractionnaire, ne provoque pas de signal de correction sur la tension de boucle et seul un écart de phase dû à un écart de fréquence, provoque une correction. Ainsi le spectre du signal à la fréquence Fs, délivré par l'oscillateur 5, ne comporte pas de raies dues à l'instabilité. Par contre l'existence de cette fenêtre crée une zone de fonctionnement en boucle ouverte, d'o la nécessité d'avoir une fenêtre la plus petite possible. Dans le cas d'utilisation du générateur décrit, et avec Fs = 30 MHz, le rang de division global N du diviseur à rang variable 7-8-9 est N Fi 2Fs 2 x 30.106 300 NFr - Fr- 20.0 = 300 N==-- 200'103 et un changement du rang de division de N à N + I provoque donc un écart de phase: dh0N+! N I -166ns; Fs- 2 fs - F= 16,6 ns; ainsi, pour masquer l'instabilité de phase due à la division fractionnaire, il a été choisi un circuit de fenêtre, 2, dont la largeur de fenêtre, est de 17 ns; c'est le temps T dont il a été question plus avant. Pour Fs> 30 MHz, l'Pécart de phase étant inférieur à 16,6 ns, la largeur de fenêtre pourrait être inférieure à 17 ns mais cela nécessiterait un réglage de cette largeur en fonction de la fréquence Fs désirée. En ce qui concerne le temps d'acquisition Ta nécessaire pour atteindre une fréquence stable, sachant qu'il faut de l'ordre de cent périodes de comparaison pour verrouiller en phase une boucle à verrouil- lage de phase (PLL ou phase locked loop dans la littérature anglo-saxonne) du genre de celle qui vient d'être décrite, il faut choisir une fréquence de comparaison, Fr, telle que Ta > 100 1 Fc dans la mesure o, dans l'exemple décrit, un temps d'acquisition inférieur à 800.10-6s était désiré, cela a donc conduit à prendre FL î Fr > ITa = g00 = 125 kHz avec un pas de 25 kHz sur la fréquence Fs il y a eu intérêt, dans l'exemple décrit, pour simplifier la division fractionnaire, à prendre Fr = 200 kHz, si bien que, avec un rang fractionnaire de division égal à 4, le pas de synthèse, p, est égal à -Fr = 50 kHz; cela a conduit, voulant un pas de 25 kHz sûr le signal Fs, à intercaler le doubleur de fréquence 6 entre la sortie de l'oscillateur variable 5 et l'entrée du diviseur a rang variable 7-8-9. Il est possible d'envisager le dual de cette solution en utilisant un oscillateur variable, 5, susceptible d'être commandé en tension entre 60 et 220 MHz et un diviseur de fréquence par deux, 60, sur la sortie d'utilisation de l'oscillateur, le multiplicateur 6 de la figure 1 étant remplacé par un court-circuit; la partie du générateur ainsi modifié est représentée sur la figure 6. La solution selon la figure 6 a l'avantage d'autoriser un rang: fractionnaire de division plus élevé (k = 8) par le phénomène de filtrage numérique du diviseur 60 sur l'instabilité de phase résiduelle du signal de sortie de l'oscillateur; mais l'oscillateur variable 5 est plus délicat à réaliser et le spectre en bande large du signal de sortie du diviseur 60 est dégradé par rapport au signal obtenu dans l'autre solution. La figure 2 montre comment est réalisé le comparateur de phase I de la figure 1; il est-constitué par deux bascules de type D, la et lb, dort les-ntres-de-:signatHogique, D, d'cPhorloge, CK, et de forçage à zéro, C, ainsi que la sortie directe, Q, et inverse, Q, sont repérées sur la figure. L'entrée CK de la bascule la est reliée-à l'entrée C de la bascule lb pour constituer la première entrée, El, du comparateur, correspondant à l'accéEs eda-igurel--suriequelest appliqué le signal de comparaison à la fréquence Fr; de même l'entrée CK de la bascule lb est reliée à l'entrée C de la bascule la pour constituer la seconde entrée, E2, du comparateur sur lequel est appliquée le signal à la fréquence Fo provenant du circuit de division à rang variable 8-9. Les sorties Q des bascules la et lb sont respectivement reliées aux entrées D des bascules lb et la. Quant aux sorties Q des bascules la et lb elles constituent les deux sorties, S1 et S2, du comparateur 1 reliées respectivement aux deux entrées du circuit de fenêtre, 2, de la figure 1. La figure 3 est un diagramme des temps qui, en fonction de deux signaux rectangulaires, appliqués respectivement sur les entrées El et E2 du comparateur de phase selon la figure 2, montre quels sont les signaux obtenus sur les sorties SI et S2. Sur la sortie SI apparaît un signal déclenché par le front avant du signal sur l'entrée El et qui dure tant que le signal sur l'entrée E2 est à zéro; de même sur la sortie S2 apparaît un signal déclenché par le front avant du signal sur l'entrée E2 et qui dure tant que le signal sur l'entrée El est à zéro. La figure 4 est un schéma électrique montrant le principe de réalisation du circuit de fenêtre 2 selon la figure 1. Il s'agit de deux montages dont le premier comporte un circuit à retard 21, de 17 ns de temps de retard, et une porte ET, 22, à deux entrées; l'entrée de ce premier montage, qui est connectée à la sortie S1 du comparateur I de l figure 1, est reliée aux deux entrées de la porte 22 respectivement à travers le circuit à retard 21 et par une liaison directe; quant à la sortie de la porte 22 elle constitue la première sortie du circuit de fenêtre; le second montage, composé d'un circuit à retard, 23, et d'une porte ET 24, est identique au premier et son entrée est connectée à la sortie S2 du comparateur I de la figure I tandis que sa sortie constitue la seconde sortie du circuit de fenêtre. La figure 5 est un schéma de principe montrant comment est réalisé le circuit de pompe, 3, de la figure I. Il s'agit d'un circuit à deux entrées AI, A2 et une sortie A, dans lequel les signaux appliqués sur les entrées AI et A2 commandent respectivement la fermeture de deux contacteurs 32 et 34 ayant chacun une première borne reliée à la sortie A; les secondes bornes de ces contacteurs sont respectivement reliées à deux générateurs de courant branchés de manière à envoyer respective- ment, par la sortie A, un courant dans un sens quand le contacteur 32 est fermé et un courant dans le sens opposé quand le contacteur 34 est fermé. Le rôle de ce circuit de pompe est de transformer les signaux logiques, fournis par le circuit de fenêtre, en impulsions de courant qui vont charger ou décharger les condensateurs du filtre de boucle, 4. Dans la réalisation qui a servi d'exemple à cette description les contacteurs 32, 34 du circuit de pompe, 3, étaient constitués respectivement par un transis- tor NPN et un transistor PNP montés en collecteur commun. La présente invention n'est pas limitée à l'exemple décrit, c'est ainsi, par exemple, que le circuit de fenêtre peut être disposé après le circuit de pompe pour réduire la durée des impulsions de courant. De même, dans certaines réalisations, le multiplicateur, 6, de la figure I peut avoir un rapport de multiplication entier supérieur à 2 et le diviseur, 60, de la figure 6 un rapport de division entier supérieur à 2; ce multiplica- teur et ce diviseur pouvant d'ailleurs également être employés ni l'un ni l'autre, la sortie de l'oscillateur variable constituant alors la sortie du générateur de fréquences et étant reliée directement à l'entrée du circuit diviseur à rang variable. REVENDICATIONS 1. Générateur de fréquences à variation rapide, du type à division fractionnaire, comportant d'une part, en série, une entrée (E) de signal de comparaison (Fr), une première entrée de comparateur de phase (El), un comparateur de phase (1) ayant une seconde entrée (E2), une entrée de commande d'oscillateur variable, un oscillateur variable (5) et une sortie du générateur, et d'autre part, entre l'oscillateur et une seconde entrée (E2) du comparateur de phase (1), un diviseur à rang variable (7-8- 9), caractérisé en ce que, dans le but d'éviter que l'instabilité de phase due à la division fractionnaire dégrade le spectre du signal de sortie du générateur, il comporte, en série entre le comparateur (1) et l'oscillateur (5), un circuit de fenêtre (2) qui tronque la durée de chaque signal fourni par le comparateur (1) d'une valeur T donnée. 2. Générateur de fréquences selon la revendication 1, caractérisé en ce qu'il comporte un multiplicateur de fréquence par n (n entier supérieur à 1) pour coupler l'oscillateur (5) au diviseur à rang variable (7- 8-9). 3. Générateur de fréquences selon la revendication 1, caractérisé en ce qu'il comporte un diviseur de fréquence par n (n entier supérieur à 1) (60) pour coupler l'oscillateur (5) à la sortie du générateur.