Brevet FR2592526A1 — publié le 19870703

CIRCUIT INTEGRE COMPORTANT UN TRANSISTOR LATERAL La présente invention à pour objet un circuit intégré comportant un transistor latéral comprenant un émetteur et au moins un collecteur d'un premier type de conductivité épacés latéralement et ménagés dans une zone d'un deuxième type de conductivité opposé au premier, la base du transistor étant constituée par une région de ladite zone située entre l'émetteur et le collecteur, l'émetteur étant de forme polygonale convexe à n côtés. Une telle structure de transistor latéral est connue du certificat d'utilité français FR 2254106 (NATIONAL SEICONDUCTOR), avec un émetteur de forme carrée (n = 4) et présentant un collecteur dont les contours intérieurs et extérieurs sont des carrés de même centre que celui de l'émet- teur. Cette disposition vise à obtenir un gain en courant axial du transistor latéral en entourant complètement l'émetteur par le collecteur, ce qui fait que la totalité de l'injection latérale est utilisée. L'invention vise à améliorer les performances du transistor latéral. L'idée de base consiste à modifier la géométrie du collecteur de manière que celui-ci ne présente que des régions où l'injection est la plus éfficace. Dans ce but, le circuit intégré selon l'invention est caractérisé en ce que le collecteur présente n régions dont chacune comporte une portion en regard de l'émetteur et disposée le long d'un côté différent dudit polygone, par exemple un carré. La capacité base-collecteur, fondamentale en hautes fréquences, est notablement diminuée, la fréquence de coupure augmentée et les performances dynamiques notablement améliorées. Lesdites régions de collecteur ont avantageusement un contour extérieur délimité par une couche isolante de pro fondeur au moins égale à la leur. Lesdites régions de collecteur peuvent être reliées électriquement entre elles, de telle sorte que le transistor ait un seul collecteur. Selon un mode de réalisation particulièrement avantageux, au moins une région de collecteur est électriquement indépendante des autres. Ceci permet d'obtenir un transistor latéral multi-collecteurs dont les collecteurs sont appariés et débitent des courants dans un rapport défini, tout en présentant un gain élevé ce qui constitue une uélioration par rapport aux transistors connus, par exemple à celui décrit dans le certificat d'utilité FR 2254106 précité.Dans celui-ci le transistor latéral multi-collecteurs présente un émetteur rectangulaire et il comporte un certain nombre de segments de collecteur dont chacun est disposé en regard d'une partie d'un même côté de la région d'éxetteur Une structure de segments conditionneurs est en outre interposée entre l'émetteur et les segments de collecteur. Ces segments conditionneurs servent à moduler le fonctionnement des segments de collecteurs correspondants. Une telle structure ne convient qu'à des applications en logique, pour lesquelles le problème du gain n'est pas une préoccupation majeure. On connait en outre de la demande de brevet français 2466104 (THOMSON-CSF) un transistor latéral multi-collecteurs comportant des collecteurs principaux répartis autour du pourtour d'un émetteur rectangulaire et séparés par des canaux à l'extrémité desquels sont disposés des collecteurs supplémentaires. Chacun des collecteurs principaux est disposé en regard de deux ou trois côtés de l'émetteur. Les collecteurs supplémentaires et les collecteurs principaux ont alors des rapports de courant élevé et définis, mais les les collecteurs principaux sont situés en partie dans les régions où l'injection n'est que peu efficace. L'invention concerne également un circuit intégré comportant un transistor latéral comprenant un émetteur et au moins un collecteur d'un premier type de conductivité espacés latéralement et ménagés dans une zone d'un deuxième type de conductivité opposé au premier, la base du transistor étant constituée par une région de ladite zone située entre l'émet- teur et le collecteur. Cette structure est également connue du certificat d'utilité français précité FR 225 4106. Selon cette variante, l'invention propose de réaliser un transistor latéral permettant des courants plus élevés en associant des structures élémentaires imbriquées, tout en présentant de bonnes performances dynamiques. Dans ce but, le circuit intégré est caractérisé en ce que l'émetteur et le collecteur présentent une pluralité de régions de forme polygonale convexe à 2p côtés, p étant supérieur ou égal à 2, arrangées de manière telle que chacun des côtés d'au moins une région d'émetteur ait en regard un côté d'une seule des régions de collecteur, les régions d'émetteur étant reliées électriquement entre elles. Certaines des régions ont avantageusement un contour extérieur délimité par une couche isolante de profondeur au moins égale à la leur. Selon un premier mode de réalisation, les régions de collecteur sont interconnectées électriquement entre elles. Les interconnexions électriques entre les régions d'émetteur d'une part et de collecteur d'autre part peuvent être disposées selon deux peignes imbriqués. Selon un deuxième mode de réalisation, au moins une région de collecteur est indépendante des autres de telle sorte que le transistor latéral est du type multi-collecteurs. Ce mode de réalisation convient particulièrement pour réaliser des sources de courant, car les collecteurs sont susceptibles de fournir des courants dans des rapports dépendant du nombre de régions interconnectées constituant chaque collecteur. Selon un mode de réalisation préféré correspondant au cas ou p = 2, le transistor latéral comporte une région d'émetteur centrale carrée entourée d'une couronne comportant quatre régions d'émetteurs et quatre régions de collecteur intercalées entre elles et de forme carrée de même dimension que la région d'émetteur centrale, les régions de collateur ayant chacune un premier côté en regard d'un côté différent de la région d'émetteur centrale, et un deuxième et un troisième côtés adjacents au premier, en regard d'un des côtés des deux régions d'émetteur de ladite couronne qui lui sont adjacentes et en ce que le quatrième côté de chaque région de collecteur est en regard d'une des quatre régions d'émetteur périphéri- ques, celles-ci étant avantageusement délimitées extérieurement par une couche isolante de profondeur au moins égale à la leur. Un tel transistor latéral présente un gain élevé et ses quatre collecteurs sont appariés. L'invention sera mieux comprise à la lecture de la description qui va suivre donnée à titre d'exemple non limita- tif en liaison avec les dessins qui représentent - Les figures la et lb un transistor latéral selon le certificat d'utilité français n 2254106 précité, respectivexent en vue de dessus et en coupe AA - Les figures 2a et 2b un premier mode de réalisation de l'invention respectivement en vue de dessus et en coupe DB - La figure 3 en vue de dessus d'un transistor latéral de structure multipliée selon un deuxième mode de réalisation de l'invention - Les figures 4a et 4b respectivement en vue de dessus et en coupe CC, un transistor latéral multi-collecteurs réalisé à partir de la configuration des figures 2a et 2b - Les figures Sa et 5b, un transistor multi-collec- teurs selon un mode préféré de l'invention, respectivement en vue de dessus et en coupe DD, et la figure 6 un-schéma équivalent du transistor des figures Sa et 5b. Selon les figures la et lb, un transistor latéral selon l'art antérieur présente un émetteur central 2 de forme carrée entouré d'un collecteur annulaire 3 délimité par des contours intérieurs et extérieurs carrés, l'émetteur 2 et le collecteur 3 étant d'un premier type de conductivité et réalisé dans un substrat 1 du second type de conductivité opposé au premier. La région annulaire 1' du substrat située entre l'émetteur 2 et le collecteur 3 constitue la base du transistor latéral ainsi constitué. Le transistor comporte des métallisations d'émetteur 6, de collecteur 7 et de base 8 réalisant des liaisons électriques à travers des ouvertures d'une couche isolante 5.La zone 9 de la métallisation d'émetteur 6 présente ainsi qu'il est connu la surface maximale permise par le procédé de fabrication en tenant compte des tolérances de positionnement des ouvertures de la couche isolante 5. La métallisation annulaire de collecteur est désignée par le repère 7. Une région rectangulaire très dopée 4 de même type de conductivité que le substrat 1 sort à la liaison électrique de base réalisée par une métallisation 8. Dans cette configuration à collecteurs annulaires, toute l'injection latérale de l'émetteur est utilisée, mais la Demanderesse à mis en évidence que ne sont très efficaces que les portions des côtés du collecteur directement en regard des quatre côtés de l'émetteur. En effet, conte la largeur de la base est très inférieure à la longueur des côtés de l'émetteur, la répartition des lignes de champ est défavorable au voisinage des coins du carré de l'émetteur. Il est difficile d'améliorer la géométrie du collecteur annulaire du fait que les technologies actuelles imposent pratiquement des formes carrés ou rectangulaires pour le contour des masques. La Demanderesse a alors eu l'idée de ne conserver que les parties du collecteur les plus efficaces, ce qui ne fait pratiquement pas chuter le gain du transistor, toutes choses égales par ailleurs, cone la Demanderesse a pu le constater, mais permet par contre de diminuer la capacité base-collecteur, et donc d'améliorer les performances dynamiques du transistor. Sur les figures 2a et 2b, on a représenté un transistor latéral selon l'invention, réalisé à titre d'exem- ple en technologie à isolation par oxyde. On trouvera plus de détails par un tel procédé dans le brevet français FR 1549386 (N.V. PHILIPS) et son addition 2081017. Selon les figures 2a et 2b, un substrat 10, par exemple de type p, est pourvu localement d'une couche enterrée fortement dopée du type opposé, donc n+. Le substrat 10 est recouvert d'une couche épitaxiale de type opposé, donc n, présentant des caissons localisés, ici 14 et 12, formant res pectivement un caisson pour le transistor latéral et un caisson de contact de base 12 reliés électriquement l'un avec l'autre par la couche enterrée fortement dopée 11. Le caisson 14 à une forme générale carrée et le caisson 12 une forme générale rectangulaire.Ces deux caissons sont délimités sur leur pourtour par une couche isolante, par ex plié un oxyde (SiO2) épais 17 (épaisseur environ 1,5 à 2 microns), qui s'étend depuis la surface de la couche épitaxiale jusqu'au substrat et en interceptant le contour de la couche enterrée 11. Le caisson 14 comporte des régions diffusées 15 et 16 de méme type que le substrat 10, donc p. La région 15 est disposée au centre du caisson 14 et se présente en vue de dessus sous la forme d'un carré de côté L2. Sa profondeur est h. Elle constitue l'émetteur du transistor latéral. Les régions 16 sont au nombre de quatre et ont une forme générale rectangulaire. Les grands côtés de chacun de ces rectangles est égal à L2. Le côté externe est bordé par la couche isolante 17 et le grand côté interne est disposé en regard d'un des côtés de l'émetteur 15.Les régions 18 du caisson 14 disposées entre l'émetteur 15 et les régions de collecteur 16 constituent la base du transistor latéral La capacité collecteur-base est bien plus faible que dans une structure à col lecteur annulaire, et le gain en courant en inverse est en outre voisin du gain en direct. Une couche d'oxyde mince, d'environ 0,1 micron d'épaisseur, est déposée à la surface de la couche épitaxiale et de l'oxyde épais 17, et présente des ouvertures destinées aux liaisons électriques du transistor La liaison électrique d'émetteur est constituée par une plage métallique 21 de forme carrée et présente une zone 24 constituée par un carré de côté L1 en contact effectif avec la région d'émetteur 15.La liaison électrique de base est constituée par une plage de contact par exemple métallique 23 de forme rectangulaire en contact électrique avec la base 18 à travers successivement le caisson 12, la couche enterrée il et le caisson 14. La liaison électrique de collecteur est constituée par une plage métallique 22 dont les contours intérieurs 26 et extérieurs 27 sont délimités par des carrés, le contour extérieur 27 pouvant corme représenté se trouver au-dessus de l'oyde épais 17. Pour chaque région de collecteur, la plage métallique 22 comporte une zone 25 en contact effectif avec la région de collecteur cor respondante. Selon la figure 3, le transistor latéral est réalisé selon une structure multipliée, formant un damier dans lequel sont intercalés des émetteurs et des collecteurs, les émetteurs étant connectés entre eux de même que les collecteurs par deux peignes conducteurs interdigités. La figure 3 montre une configuration présentant un maximum de symétrie grâce au fait que la région centrale 30 est une région carrée d'émetteur et que le transistor s'inscrit dans un caisson 35 de même forme délimité par l'oxyde profond 17. En regard de chacun des côtés de la région d'émetteur centrale 30 est disposé un des côtés de quatre régions de collecteurs carrés 33. Quatre régions d'émetteur 31 ont chacune deux côtés adjacents en regard d'un côté de deux des régions de collecteur 33.Quatre régions d'émetteur 32 disposées à la périphérie ont un côté en regard du côté externe des régions de collecteur 33. Huit régions de collecteur 34 sont disposées deux par deux adjacentes à chacune des régions d'émetteur 32, chaque région 32 ayant un côté latéral adjacent à un côté latéral d'une région 34, et chaque région 34 ayant un côté interne adjacent à un côté d'une région 31. Le peigne 40 d'interconnexion d'émetteur comporte deux bandes orthogonales et sécantes 41 et 42 longeant une partie des bords de deux côtés adjacents du caisson carré 35 et, partant de ces bandes trois branches 43, U, 45 interconnectant en diagonale les régions d'émetteur 30, 31, 32 grand & BR Le peigne 50 d'interconnexion de collecteur compor- te deux bandes orthogonales et sécantes 51 et 52 longeant une partie des bords des deux autres côtés du caisson carré 35 et, partant de ces bandes, quatre branches 53, 54, 55 et 56 interdigitées avec les trois branches 43, U, 45 de manière à encadrer celles-ci, et interconnectant les régions de collecteur 33 et 34 grâce à des zones de liaison électrique 24. La liaison électrique de base est réalisée par une plage conductrice 23, par exemple une métallisation de forme rectangulaire disposée dans un caisson 36. Comme aux figures 2a et 2b, cette interconnexion est réalisé par l'intermédiaire d'une couche enterrée. Les figures 4a et 4b représentent la méme configuration qu'aux figures 2a et 2b, mais par contre les régions de collecteur 16 ne sont pas interconnectées. Chaque région de collecteur 16 comporte une plage conductrice 61 présentant une zone de contact 25. On obtient ainsi un transistor latéral à quatre collecteurs appariés, débitant chacun le méme courant. Si on interconnecte les régions de collecteur 16 deux par deux, on obtient un transistor latéral à deux collecteurs appariés, débitant chacun le même courant. Si on interconnecte ensemble trois régions de collecteur 16, on obtient un transistor latéral à deux collecteurs appariés débitant des courants dans le rapport i à 3. Ces variantes sont intéressantes pour réaliser des sources de courant. Les figures Sa et 5b représentent un transistor à quatre collecteurs appariés, présentant un gain en courant plus élevé que celui des figures 4a et 4b. Ce gain en courant plus élevé est obtenu grâce au fait que tous les côtés des régions de collecteurs ont en regard un côté d'une région d'émetteur. En regard de chacun des côtés d'une région d'émetteur centrale carrées 80, est disposé un des côtés des quatre régions de collecteur carrée 83 du transistor. Quatre régions d'émetteur carrées 81 ont chacune deux côtés adjacents en regard d'un côté de deux des régions de collecteur 83. Quatre régions d'émetteur 82 disposées à la périphérie ont un côté en regard du côté externe des régions de collecteur 83. Ces régions 82 sont de forme rectangulaire avec un grand côté de longueur égale au côté des carrés 83. Comme représenté, les carrés 80, 81 et 83 ont des côtés de même longueur Selon cette configuration, chaque région de collecteur 83 forme un collecteur indépendant C1, C2, C3 et C4 (fig. 9) entouré de trois régions d'émetteur carrées 80 et 81 en regard de trois de ces côtés et d'une région d'émetteur rectangulaire 82 en regard de son quatrième côté. Les collecteurs sont de la sorte appariés. Les régions d'émetteurs 80, 81 et 82 sont interconnectées entre elles par un peigne conducteur, par exemple réalisé sous forme d'une métallisation. Le peigne comporte une bande 71 et partant de celle-ci, trois branches 72, 73 et 74 présentant pour chaque région#d'émetteur une zone de liaison électrique 24.Chaque collecteur 83 présente une plage conductrice 23 pourvue d'une zone de liaison électrique 25. Le gain en courant d'un transistor latéral selon l'invention peut être avantageusement augmenté en mettant en oeuvre les solutions préconisées par la demande de brevet français déposée le même jour que celle-ci par la Demanderesse et intitulée "PROCèDE DE FABRICATION D'UN TRANSISTOR LATERAL INTEGRE ET CIRCUIT INTEGRE LE COMPRENANT Ces solutions s'appliquent en cas où la longueur de diffusion des porteurs minoritaires injectés verticalement dans l'émetteur est supérieur ou égale à l'épaisseur de celui-ci. On obtient dans ce cas un transistor latéral présentant un gain en courant plus élevé en choisissant le rapport entre la surface de la ou des régions d'émetteur et celle de la ou des zones de liaison électrique d'émetteur entre 20 et 200.Plus précisément, on obtient un gain en courant optimal en choisissant pour un tel rapport la valeur r, r désignant le rapport entre la densité d'injection sous une dite zone de liaison électrique d'émetteur et la densité d'injection verticale sous ladite couche isolante. Ce rapport ne dépend que du procédé de fabrication utilisé et on estime que sa valeur est environ 50 pour les procédés actuels. La mise en oeuvre de cette amélioration conduit en pratique à choisir pour les zones de liaison électrique d'émetteur, la surface minimale permise par la technologie de fabrication, et à déterminer en conséquence la surface des régions d'émetteur et donc de collecteur. Les régions de collecteur ont alors une surface telle que les zones de liaison électrique de collecteur sont plus grands que celles de liaison électrique d'émetteur. Il est en effet intéressant de réaliser une liaison électrique sur la partie la plus grande possible des régions de collecteur. REVENDICATIONS 1- Circuit intégré comportant un transistor latéral comprenant un émetteur et au moins un collecteur d'un premier type de conductivité epacés latéralement et ménagés dans une zone d'un deuxième type de conductivité opposé au premier, la base du transistor étant constitué par une région de ladite zone située entre l'émetteur et le collecteur, l'émetteur étant de forme polygonale convexe à n côtés caractérisé en ce que ledit collecteur présente, n régions (16) dont chacune comporte une portion en regard de l'émetteur et disposée le long d'un côté différent dudit polygone. 2- Circuit intégré selon la revendication 1 caractérisé en ce que lesdites régions (16) de collecteur ont un contour extérieur délimité par une couche isolante (5) de profondeur au moins égale à la leur. 3- Circuit intégré selon l'une des revendications 1 ou 2 caractérisé en ce que ledit polygone est un carré. 4- Circuit intégré selon une des revendications 1 à 3 caractérisé en ce que lesdites régions de collecteur (16) sont reliées électriquement entre elles. 5- Circuit intégré selon une des revendications 1 à 3 caractérisé en ce qu'au moins une région de collecteur (16) est électriquement indépendante des autres, de telle sorte que le transistor latéral est du type multi-collecteurs. 6- Circuit intégré comportant un transistor latéral comprenant un émetteur et au moins un collecteur d'un premier type de conductivité espacés latéralement et ménagés dans une zone d'un deuxième type de conductivité opposé au premier, la base du transistor étant constituée par une région de ladite zone située entre l'émetteur et le collecteur caractérisé en ce que l'émetteur et le collecteur présentent une pluralité de régions de forme polygonale convexe à 2 p côtés, avec arrangées de manière telle que chacun des côtés d'au moins une région d'émetteur (15, 80, 81, 82) ait en regard un côté d'une seule des régions de collecteurs (16, 83), les régions d'émetteurs (15, 80, 81, 82) étant reliées électriquement entre elles. 7- Circuit intégré selon la revendication 6 caractérisé en ce que certaines au moins desdites régions disposées à la périphérie ont un contour extérieur délimité par une couche isolante de profondeur au moins égale à la leur. 8- Circuit intégré selon la revendication 6 ou 7 caractérisé en ce que les régions de collecteur (33, 34) sont interconnectées électriquement entre elles. 9- Circuit intégré selon la revendication 8 caractérisé en ce que lesdites interconnexions électriques entre les régions d'émetteur (30, 31, 32) d'une part-et de collecteur (33, 34) d'autre part sont disposées selon deux peignes imbriqués (40, 50). 10- Circuit intégré selon une des revendications 6 ou 7 caractérisé en ce qu'au moins une région de collecteur (8) est électriquement indépendante des autres de telle sorte que le transistor latéral est du type multi-collecteurs. 11- Circuit intégré selon la reevendication 10 caractérisé en ce que p 1 2 et en ce que le transistor latéral comporte une région d'émetteur centrale carrée (80) entourée d'une couronne comportant quatre régions d'émetteurs (81) et quatre régions de collecteur (83) intercalées entre elles et de forme carrée de même dimension que la région d'émetteur centrale (80), les régions de collecteur (83) ayant chacune un premier côté différent de la région d'émetteur centrale (80), et un deuxième et un troisième côté, adjacents au premier, en regard d'un des côtés des deux régions d'émetteur (81) de ladite couronne qui lui sont adjacentes et en ce que le quatrième côté de chaque région de collecteur (81) est en regard d'un de quatre régions d'émetteur périphériques (82). 12- Circuit intégré selon la revendication 11 prise en combi- naison avec la revendication 7 caractérisé en ce que lesdites régions disposées à la périphérie sont lesdites régions d' émetteur périphériques. 13- Circuit intégré selon une quelconque des revendications précédentes caractérisé en ce qu'une dite région d'émetteur (15, 30, 31, 80, 81, 82) a une profondeur inférieure ou égale à la -longueur de diffusion des porteurs minoritaires injectés verticalement dans ladite région, en ce qu'il comporte une couche isolante (5) à travers une ouverture de laquelle une zone de liaison électrique (24) se trouve en contact effectif avec ladite région d'émetteur, et en ce que le rapport entre la surface de ladite région d'émetteur (15, 30, 31, 80, 81, 82) et celle de ladite zone de liaison électrique (24) est compris entre 20 et 200. 14- Circuit intégré selon la revendication 13 caractérisé en ce que ledit rapport a sensiblement pour valeur r, r désignant le rapport entre la densité d'injection verticale sous ladite zone de liaison électrique d'émetteur (24) et la densité d'injection verticale sous ladite couche isolante (5).