Brevet FR2589278A1 — publié le 19870430

Dispositif électronique pour protéger des circuits intégrés des charges électrostatiques et procédé pour le fabriquer. La présente invention concerne un dispositif électronique pour protéger des circuits intégrés contre des charges élec- trostatiques, ainsi qu'un procédé pour fabriquer le dispo- sitif. Comme on le sait, il est souvent nécessaire de disposer des dispositifs électroniques sur l'entrée d'un circuit intégré - pour protéger ce dernier contre des charges électrostatiques, à la fois positives et négatives, qui peuvent apparaître aux broches du circuit intégré, ce qui provoque au minimum son mauvais fonctionnement et dans certains cas sa destruction. On connaît différentes réalisations de dispositifs de protec- tion de ce type. Par exemple, certains dispositifs connus comportent diverses configurations de diodes et de résistan- ces. Les diodes sont réalisées de différentes manières, par exemple en utilisant la jonction base-émetteur ou base-collec- teur de transistor intégrés.Une solution connue propose, par exemple, deux diodes de Zener dont des premières bornes sont raccordées a la borne d'entrée du-circuit approprié par l'inter- médiaire d'une résistance, et dont les autres bornes sont raccor- dées respectivement à la tension d'alimentation et à la ligne de terre, de sorte que, dans le cas de décharges électrosta- tiques d'un signe ou de l'autre, c'est une diode de Zener ou l'autre qui intervient en bloquant la tension à une valeur limite prédéterminée. Bien que largement répandues, ces solutions ne donnent pas entière satisfaction du fait des niveaux de dissipation d'éner- gie élevés résultant de ce que ces diodes bloquent la tension à une valeur relativement élevée, d'o il résulte une dissipa- tion également élevée. D'autres solutions connues utilisent des redresseurs au sili- cium commandés (SCR) qui, bien qu'ils interviennent pour des valeurs de tension élevées, maintiennent néanmoins la tension à des niveaux intermédiaires, d'o il résulte que la dissipation d'énergie est plus faible. Cependant, ces circuits ne donnent pas non plus complète satisfaction. En fait, ils sont couramment fabriqués en utilisant des cuvet- tes épitaxiales différentes pour chaque composant, ce qui conduit à un volume relativement grand. Compte tenu de cette situation, le but de la présente inven- tion est de procurer un dispositif électronique capable de protéger fiablement les circuits intégrés qui lui sont accor- dés, éliminant ainsi les inconvénients de la technique anté- rieure. Un but particulier de la présente invention est ainsi de procurer un dispositif de protection électronique ayant une faible dissipation d'énergie, de façon à permettre l'obten- tion de niveaux de tension élevés, et en conséquence capable d'assurer l'intervention et le fonctionnement efficaces du dispositif, même dans le cas de décharges très élevées. Un autre but de la présente invention est de procurer un dispositif de protection électronique ayant un petit volume de telle sorte que l'ensemble formé par le circuit intégré et le dispositif de protection n'entraîne que des coûts de production peu élevés tout en ayant d'excellentes caractéris- tiques électriques. Un autre but de la présente invention est de procurer un dispositif de protection électronique, pouvant être produit en utilisant des techniques déjà couramment utilisées pour fabriquer les circuits intégrés et permettant en outre de produire simultanément le dispositif de protection et le circuit intégré associé. Les buts ci-dessus, ainsi que d'autres qui apparaîtront mieux ci-après, sont atteints grâce à un dispositif électronique pour protéger des circuits intégrés de charges électrosta- tiques, qui comporte selon l'invention des interrupteurs statiques monolithiques montés entre l'entrée du circuit intégré à protéger et une ligne de tension de référence, caractérisé en ce que ces interrupteurs statiques monolithi- ques sont constitués par deux redresseurs au silicium comman- dés (SCR), couplés en montage anti-parallèle, et intégrés dans une seule cuvette épitaxiale avec le circuit intégré à protéger. L'invention concerne en outre un procédé pour produire le dispositif de protection électronique, permettant d'attein- dre les buts décrits ci-dessus. L'invention sera mieux comprise à la lecture de la descrip- tion détaillée, donnée ci-après à titre d'exemple non limita- tif seulement, d'une réalisation préférée, en liaison avec le dessin joint, sur lequel: - la figure 1 est le circuit équivalent du dispositif selon l'invention; - la figure 2 représente schématiquement la courbe caracté- ristique de l'intensité en fonction de la tension du dispo- sitif selon la figure 1; et - la figure 3 est une coupe transversale d'une puce de sili- cium dans laquelle a été produite la structure selon la figu- re 1. En se reportant à la figure 1, le dispositif selon l'inven- tion comporte essentiellement deux redresseurs au silicium commandés (SCR) 1, 2, coihlés en montage anti-parallèle entre la borne d'entrée (IN) du circuit à protéger (représenté schématiquement sur la figure sous la forme d'un rectangle en tirets repéré en 3 et contenant des transistors et/ou d'autres composants semi-conducteurs) et une ligne de terre 4. De façon plus détaillée, l'anode 5 du SCR 1 est raccordée à la ligne d'entrée IN, tandis que la cathode 6 du même SCR 1 est raccordée à la terre 4; l'anode 7 du SCR 2 est raccor- dée à la terre,tandis que la cathode 8 du même SCR 2 est raccordée à l'entrée IN. En conséquence, le SCR 1 fonctionne dans le cas de décharges électrostatiques positives, tandis que le SCR 2 fonctionne dans le cas de décharges électrosta- tiques négatives, ce qui permet d'obtenir le comportement intensité/tension représenté sur la figure 2. Le circuit est complété par les résistances 9' et 9" formées en parallèle entre deux couches du SCR 1 et du SCR 2 et ayant pour fonction d'empêcher la mise sous tension dudit circuit en la présence de variations de tension ou de courants de fuite sur les capacités des connexions. La caractéristique du présent dispositif réside dans le fait que les deux SCR,couplés en montage anti-parallèle, sont intégrés dans une seule cuvette épitaxiale (comme on peut le voir sur la figure 3) et produits lors du processus de production du circuit à protéger lui-même, ce qui permet de réduire les coûts de production et la surface occupée. En se reportant à la figure 3, le dispositif est constitué par un substrat de type p 10, sur lequel a été prévue une couche isolante de type N 11; cette couche 11 forme en même temps la cathode du SCR 1. Adjacente à la couche 11 se trouve une couche de type P 12, ayant toutefois une surface plus petite que la couche 11. Cette couche 12 forme l'anode du SCR 2. La puce comporte en outre une couche épi- taxiale de type N 13 s'étendant au-dessus du substrat 10 jusqu'à la face supérieure 20 du dispositif et entourant la partie supérieure des couches 11 et 12. A travers la couche épitaxiale 13 sont formées des couches isolantes 30 s'éten- dant de la surface 20 jusqu'au substrat 10 de façon à délimi- ter extérieurement la cuvette épitaxiale recevant le disposi- tif de protection selon l'invention et le circuit intégré 3, comme on le voit schématiquement sur la figure 3. La cu- vette épitaxiale 13 entoure en outre la couche de type P 14 qui forme l'anode du SCR 1 et la couche de type N+ 15 qui définit la cathode du SCR 2. Deux autres régions sont en outre formées à travers la cuvette épitaxiale 13, régions repérées lla et 12a et respectivement de type N+ et de type P+, s'étendant de la face supérieure 20 du dispositif jusqu'à la couche isolante respective 11 ou 12. Il est ainsi formé une zone épitaxiale intermédiaire 131 entre les régions lla et les régions 12a, tandis qu'il est formé une portion inté- rieure de la couche épitaxiale 13, repérée en 13", délimitée au fond par la couche 12 et latéralement par la région 12a. La portion intérieure épitaxiale 13" entoure à son tour les couches 14 et 15 respectivement de type P et N+. Les régions lla et 12a sont prévues pour raccorder respectivement la couche 11 correspondant à l'anode 6 du SCR 1 et la couche 12 qui forme la cathode du SCR 2 à la surface extérieure principale 20 du dispositif. Le dispositif est complété par les couches métalliques 16 et 18 et par la couche d'oxyde isolant 17. Comme on le voit, la couche métallique 16 court- circuite les couches 14 et 15 (anode 5 du SCR 1 et cathode 8 du SCR 2), tandis que la couche métallique 18 court-circuite les couches 12a et lla (et de ce fait les couches 12 et 11 définissant respectivement l'anode 7 et la cathode 6). En outre, comme il est schématiquement indiqué par la ligne en tirets, il est prévu entre les régions lla et 12a une résistance 9', par exemple au moyen d'une diffusion appro- priée ou de toute autre technique conventionnelle, tandis que la résistance 9" est formée par la résistance répartie le long de la couche 14 entre la couche 15 et la couche mé- tallique 16. Le dispositif représenté est produit comme suit. Tout d'abord, sur un substrat dopé au bore, on réalise un implant de phospho- re pour procurer la couche de type N+ 11. Cet implant est effectué en même temps que l'implant prévu pour obtenir le puits de fond du circuit intégré à protéger. Ensuite, on réalise un implant de bore pour obtenir la couche de type P+ 12. Cette phase a lieu en même temps que l'implantation de l'isolation implantée du circuit intégré à protéger. Ensui- te, la couche épitaxiale 13 croit à température élevée de façon à provoquer la diffusion d'atomes de bore et de phospho- re à l'intérieur du substrat 10 et de la couche épitaxiale 13, ainsi que la formation des couches 11 et 12 et la partie inférieure de la couche isolante 30. En conséquence, des atomes de bore sont déposés et diffusés pour obtenir la région repérée 12a, utilisée pour raccorder l'anode du SCR 2 à la surface 20. Ces phases sont effectuées en même temps que le dépôt et la diffusion de la couche isolante dans le circuit intégré à protéger, obtenant ainsi la partie supérieure de la couche 30. On dépose et on diffuse ensuite le phosphore pour obtenir la région lla. Cette phase est effectuée en même temps que le dépôt et la diffusion du puits diffu- sé dans le circuit intégré à protéger et procure une connexion à la surface 20 pour la cathode du SCR 1. Ensuite, les autres phases, par exemple dépôt et/ou diffusion,suivent pour former les couches 14 et 15, la couche isolante 17 et les couches métalliques 16, 18 pour procurer les contacts. Comme on peut le voir de la description précédente, l'inven- tion atteint complètement les buts proposés. En fait, il a été procuré un dispositif intégré pouvant se protéger, même de décharges de valeur élevée, du fait de l'utilisation de structures SCR qui, après mise en oeuvre, fonctionnent à une tension faible, réduisant ainsi les dissipations. En fait, dans une mise en oeuvre réelle de cette structure, il est possible d'obtenir des valeurs de tension dommageables très élevées pour des décharges électrostatiques, parfois même supérieures à 10 000 volts. On doit en outre noter que ce dispositif a un volume extrême- ment réduit du fait qu'il est réalisé dans une simple cuvette épitaxiale avec le dispositif à protéger. En outre, le dispositif peut être produit par les mêmes phases de production que le circuit intégré à protéger, en utilisant les mêmes phases de procédures utilisées pour ce dernier. L'invention ainsi conçue est susceptible de nombreuses modifi- cations et variantes, sans s'écarter de la portée du concept inventif. Enfin, tous les détails peuvent être remplacés par des détails techniquement équivalents. Revendications. 1. Dispositif électronique pour protéger des circuits intégrés contre des charges électrostatiques, comportant des interrup- teurs statiques monolithiques montés entre l'entrée du circuit intégré à protéger et une ligne de tension de référence, caractérisé en ce que ces interrupteurs statiques monolithi- ques sont constitués par deux redresseurs commandés (1, 2), couples en montage anti-parallèle, et intégrés dans une seule cuvette épitaxiale (13) avec le circuit intégré (3) à proté- ger. 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte un substrat (10) d'une première polarité, une première couche implantée (11) adjacente au substrat (10) et ayant une deuxième polarité, pratiquement opposée à la première polarité, une deuxième couche implantée (12), pratiquement de la première polarité et s'étendant au moins partiellement adjacente à la première couche implantée (11), une cuvette épitaxiale (13) pratiquement de la deuxième pola- rité, s'étendant au moins partiellement adjacente à la deuxiè- me couche implantée (12) et au substrat (10),et ayant des portions en vis-à-vis de la face extérieure (20) du disposi- tif, une première couche diffusée (14), pratiquement de la première polarité, entourée au moins partiellement par la cuvette épitaxiale (13) et ayant des sections en vis-à-vis de la face extérieure (20) du dispositif, une deuxième couche diffusée (15), pratiquement de la deuxième polarité, entourée par la première couche diffusée et faisant face par l'un de ses côtés à la face extérieure (20) du dispositif, une couche métallique (16) recouvrant au moins partiellement ces sections et ces côtés respectivement de la première et de la deuxième couche diffusée au niveau de la face extérieu- re (20) du dispositif, une première région isolante (12a) pratiquement de la première polarité, s'étendant à travers la cuvette épitaxiale (13) depuis la face extérieure du dispo- sitif jusqu'à la deuxième couche implantée (12) et délimitant ainsi extérieurement une région épitaxiale intérieure (13") 4e Mte cuvettetlpitaxiale (13), cette région épitaxiale 9 2589278 intérieure étant en outre délimitée sur son fond par la deu- xième couche implantée (12) et intérieurement par la première couche diffusée (14), ainsi qu'une deuxième région isolante (11a),pratiquement de la deuxième polarité,s'étendant à tra- vers la cuvette épitaxiale (13) à l'extérieur de la première région isolante (12a),depuis la face extérieure (20) du dispositif jusqu'à la première couche implantée (11). 3. Procédé pour fabriquer un dispositif de protection électro- nique selon les revendications 1 et 2, caractérisé par: - une première implantation d'atomes d'un premier élément chimique sur un substrat d'une première polarité, pour former une première couche d'une deuxième polarité pratiquement opposée à la première, cette première implantation étant effectuée en même temps qu'une implantation d'un puits du circuit intégré à protéger; - une deuxième implantation d'atomes d'un deuxième élément chimique sur le premier implant pour former une deuxième couche pratiquement de la première polarité, cette deuxième implantation étant effectuée en même temps qu'un implant pour l'isolation implantée du circuit intégré à protéger; - la croissance d'une couche épitaxiale à haute température avec formation de la première couche, constituant une électro- de de borne d'un redresseur commandé et de la deuxième couche constituant une électrode de borne d'un deuxième redresseur commandé; - un premier dépôt et une diffusion d'atomes du deuxième élément chimique à travers la couche épitaxiale pour former une première région isolante pratiquement de la première polarité, raccordant la deuxième couche à la face extérieure du dispositif, ce premier dépôt et cette diffusion étant effectués en même temps que la diffusion des couches, d'isola- tion du circuit intégré à protéger; - un deuxième dépôt et une diffusion d'atomes du premier élément chimique à travers cette couche épitaxiale à l'exté- rieur du premier dépôt pour former une deuxième région isolan- te pratiquement de la deuxième polarité, raccordant la première couche à la face extérieure du dispositif, ce deuxième dépôt et cette diffusion étant réalisés en même temps qu'un puits diffusé du circuit intégré à protéger; - la production connue en soi d'une troisième couche pratique- ment de la première polarité et d'une quatrième couche prati- quement du deuxième type de polarité à l'intérieur de la première et de la deuxième région isolante pour procurer deux électrodes de borne de ces redresseurs commandés; et - le dépôt d'une couche métallique au moins partiellement adjacente et en contact avec la troisième et la quatrième couche.