Brevet FR2590428A1 — publié le 19870522

-- I -- La présente invention concerne le codage d'informations en code CMI et plus particulièrement le codage d'informa- tions numériques multiplexées organisées par exemple en tra- me. Le code CMI est bien connu. Un tel code a par exem- ple fait l'objet de l'avis G 703 pages 55 à 57 du CCITT tel que remanié à Genève en 1980. Le code CMI est un code à deux niveaux sans retour à zéro du signal. Un O binaire à l'entrée est ccdé en un signal de niveau A1 et A2 (resp. niveau bas ou niveau haut) dans chaque demi-période (temps T/2). Un "1" binaire à l'entrée est codé en un signal de niveau A ou A2 sur une période, ce niveau alternant pour des "1" binaires successifs. On peut exprimer encore le code CMI plus simplement en disant que un "1" binaire est codé 00 et 11 alternativement et un "O" binaire est codé 01. Toutefois, lorsque le train binaire d'informations ré- sulte du multiplexage d'une pluralité de signaux organisés en trame, pour reconnaître ces signaux, il est nécessaire de prévoir un mot de verrouillage de trame. Or, l'inser- tion d'un tel mot doit, d'une part, être compatible avec une reconnaissance de ce mot au décodage, d'autre part, il ne doit pas perturber la statistique du code même. On va exposer dans la description suivante le cas d'une trame de 32 éléments binaires, mais l'invention s'appliquerait de la même façon à une trame comportant un nombre quelcon- que d'éléments binaires. L'invention se propose d'utiliser pour mot de verrouil- lage de trame un "1" binaire placé en fin de trame. Cet élément binaire V sera donc codé en code CMI 11 et OC al- ternativement. Pour le reconnaître, on convient de violer le ccde CMI à l'endroit du mot V de verrouillage de trame et d'alterner ensuite, à chaque trame, le codage de ces viols. Toutefois, le codage de ce mot V ne tient pas compte des informations utiles contenues dans la trame et l'in- vention se propose, pour respecter la statistique de la loi de codage CMI, d'utiliser l'avant dernier élément binaire B de la trame, pour effectuer un remplissage de chaque trame permettant de violer alternativement à chaque trame à l'en- droit du mot V de verrouillage de trame. _ 2 _ En effet. le niveau moyen d'énergie du signal peut être perturbé si le nombre de "1" du ccde CMI est en moyen- ne different du nombre des zéros et si le nombre de "1" binaires ccdés 11 est différent du nombre de "1" binaires codés 00. Pour ce qui concerne les O binaires, ce problè- me n'existe pas du fait de leur codage en 01 en CMI. Le procédé de l'invention permettant de respecter la statistique de la loi de codage consiste essentiellement à rechercher dans chaque trame la parité du ncmbre de "1" et à coder l'élément binaire B de telle sorte que, lors- que le nombre de "1" en binaire avant remplissage est pair, l'élément binaire B est identique à l'élément binaire de verrouillage de trame et lorsque le nombre de "1" en binai- re axant remplissage est impair, l'élément binaire est choi- si égal Le dispositif mettant en oeuvre le procédé de l'in- vention comporte en particulier un codeur CMI particuliè- rement simple et efficace. Le procédé de codage d'infcrmations numériques en co- de CMI, lesdites informations étant préalablement multi- plexées selon une trame, consiste essentiellement à insé- rer dans la trame un mot V de verrouillage de trame et à choisir pour ce mot V l'élément binaire 1; ce mot V est codé, en code CMI, alternativement pour les trames suc- cessives 11 et 00, V étant un viol du code CMI à chaque trame. On utilise selon l'invention un élément binaire B à chaque trame pour effectuer un remplissage en fonction de 12 parité des informations utiles de la trame avant remplissage, ledit remplissage garantissant que V est un viol, cet élément binaire B 'tant alors codé en code CMI de telle sorte que la statistique de la loi de codage soit conserxée globalement. Le procédé de codage de l'invention est tel que l'élé- ment binaire B de remplissage est codé identique à l'élé- ment binaire V en code CMI si le nombre de "1" binaires avant remplissage est pair, et est codé 01 si le nombre de "1" binaires avant remplissage est impair, ceci étant ap- précié avant introduction du bit V de verrouillage de tra- me et du bit B de remplissage. - 3 - Le dispositif de mise en oeuvre du procédé de l'inven- tion comprend un multiplexeur 1 recevant sur ses entrées x1 à x7 les informations utiles et les transmettant en série sous forme d'un signal binaire S10 en fonction des signaux 6 S?, S8 de commande déduits d'un circuit 3 d'horloge, pour les appliquer à l'entrée d'une bascule 4 de type JK, laaite Dascule 4 fournissant un signal Sl représentatif de la parité dudit signal S binaire d'informations à l'en- trée d'une porte ET (P_) qui reçoit également la valeur S12 représentative du bit V de verrouillage de la trame considérée, ladite porte P fournissant un élément binaire B qui est multiplexé auxdites informations utiles, par exem- ple au moyen du multiplexeur 1, ledit signal S10 binaire étant ensuite codé en CMI. Selon une caractéristique de l'invention, un circuit (3, P4) permet de maintenir à zéro la valeur du signal S10 à l'emplacement de l'élément binaire V de verrcuillage, ledit circuit (3, P4) fournissant un signal S d'inhibi- tion au multiplexeur 1. Le signal S10 est appliqué selon l'invention a une entrée A2 de commande d'un multiplexeur 7 dont les entrées x 'i x' x3 et xI reçoivent respectivement le signal H d'horloge, le signal S14 binaire muni de l'élément binai- re B de remplissage et, pour x'2 et x' 3, le signal S12 de parité du bit V de verrouillage de trame, l'entrée B de commande recevant ledit signal S déterminant l'empla- cement de l'élément binaire V de verrouillage, la commande C dudit multiplexeur 7 étant mise à zéro; le multiplexeur 7 de l'invention fournit alors en sortie un signal CMI dont les "zéros" binaires sont codés par ledit signal H d'hor- loge et les "uns"' binaires sont codés par le signal S14 binaire déduit de S10 après insertion de l'élément binaire B de remplissage. Le procédé de l'invention s'applique en.particulier au codage des informations de servitude telles que la super- vision, la signalisation, les voies d'ordre, les alarmes, la télésurveillance d'un réseau de transmission numérique à grand débit. Cette voie de servitude numérique, codée selon le 4 - procédé de l'invention est alors appliquée en ligne de fa- çon connue en elle-même pour moduler un laser. D'autres avantages et caractéristiques apparaîtront à la lecture de la description suivante illustrée par des dessins. La figure 1 est un schéma d'ur dispositif permettant le codage des informations multiplexées en code CMI dans une trame de 32 éléments binaires. - La figure 2 représente un diagramme des temps des si- gnaux disponibles aux sorties des éléments du dispositif de la figure 1. Le procédé de codage en code CMI selon l'invention consiste, d'une part, à choisir pour mot de verrouillage de trame le dernier élément binaire de la trame Dinaire, d'autre part, à adopter pour ce mot V de verrouillage de trame un "1" binaire. De plus, ce mot V de verrouillage de trame est violé dans son codage en code CMI, c'est à dire que s'il devait, du fait du dernier "1" binaire de la trame, être codé 11 et non 00, il ne sera pas codé confor- mément au code ICMI 11 mais 00 et réciproquement. Le procé- dé de codage du mot V de verrouillage de trame, en outre, doit s'adapter à la structure de trame des informations mul- tiplexées et, pour la statistique du code CMI, on convient d'alterner à chaque trame le codage de ces viols. Pour- remplir toutes ces exigences apparemment diffici- les à rendre compatibles, on utilise selon l'invention, dans chaque trame, l'avant dernier élément binaire B pour, d'une part, remplir toutes ces exigences sur le mot V de verrouillage de trame, d'autre part, pour respecter la sta- tistique de la loi de codage CMI. Cet élément binaire B est donc un simple élément binaire de remplissage et son codage dépend donc, d'une part, de celui du mot de verrouil- loge de trame V qui est imposé par celui de la trame pré- céaente et, d'autre part, des informations utiles contenues dans la trame. Cet élément binaire B de remplissage peut donc selon les cas être codé, en code CMI, 01, 11 ou 00 selon les be- soins. Si, dans la trame binaire, le nombre de "1" avant remplissage est pair, alors on adopte pour B la même valeur, -5- en code CMI, que pour le mot V de verrouillage de trame. Par contre, si le nombre de "1" dans la trame binaire avant remplissage est impair, on adopte pour B la valeur, en code CMI, 01. Divers exemples suivants de trames illustrent le choix du bit B2 de remplissage en fonction du mot V2 de verrouil- lage ne trame et du contenu utile de la trame, ce mot V etant lui-même fonction du mot V1 de la trame precédente. 1 0 ex 1 ex 2 ex 3 ex 4 Trame 1 V1 1 1 1 1 Trame 2 B2 V2 ..OC. O0 1 1 1 1 Ce 1 1 1 1 On remarquera que, à enaque fois, V est opposé à V. Dans 2 i l'exemple 1, B2 est ci oisi égal à 00 car le nombre de 1 biarespardnBe2 binaire est pair donc B2 egale V2. Dans l'exemple 2, B2 est cnoisi égal à 01 car le nombre de "1" binaires dans la trame est égal à trois, donc impair. Dans l'exemple 3, le nombre de "1" binaires est égal à deux, donc pair et B2 est coaé egal à V2. Dans l'exemple 4, le nombre de "1" binaires est égal à 3, donc impair, donc B2 est égal à 01. On a repiésenté uniquement les "1" binaires et supposé que les autres éléments binaires d'informations de la trame étalent des O binaires, donc codés 01 en CMI, donc sans effet sur la statistique. Ein se référant à la figure 1, un multiplexeur 1 reçoit les informations numériques x1, x2 x3, X4, x5, x6, X en parallèle. Ces informations peuvent, par exemple, être des informations de service et avoir été préalablement co- dées en code binaire. Il peut s'agir, par exemple, d'infor- mations ne telesurvelllance, de signalisation, d'informa- tions de supervision, ou encore toute information utile dans une application qui sera évoquée à la fin de la des- cription. Ce multiplexeur 1. 'ournit en sortie des infor- mations en série, au débit convenablement choisi, par exem- . . -6- ple si H égale à 128 khz. Le signal d'horloge H est par exemple déduit d'un oscillateur local 2 grâce au circuit de division 3. Le signal H est également déduit de H grâ- ce à l'inverseur I. Le circuit de division 3 reçoit donc le signal de fréquence 2,048 Mhz et fournit sur les sorties Q5' Q6' Q7' Q8' Q9 respectivement les signaux S1, S2, S3, S4, S5 qui sont respectivement déduits du signal d'entrée par division par 2, 4, 8, 16, 32. Les signaux S1 et S4 sont appliqués à l'entrée d'une porte ET (P1) pour former un signal S6 qui est appliqué à une entrée A1 de commande du multiplexeur 1. Les signaux S2 et S4 sont appliqués à l'entrée d'une porte ET (P2) qui fournit en sortie un signal S7 à l'entrée B1 de commande du multiplexeur 1. Les signaux S4 et S3 sont appliqués à l'entrée d'une porte ET (P3) pour former le signal S8 qui est appliqué à l'en- trée C de commande du multiplexeur 1, ainsi que représen- té sur le diagramme des temps de la figure 2. Le multiplexeur 1 peut par exemple être un C MOS 4512 de Motorola. Un si- gnal S9 d'inhibition est appliqué également à l'entrée Inhibit de ce multiplexeur 1. L'utilité de ce signal S9 est liée à l'insertion du bit V de verrouillage en fin de chaque trame ainsi qu'il sera explicité ultérieurement. Ce signal S9 est par exemple généré par une porte OU (P4) qui reçoit en entrée les signaux S1, S2, S3, S4 four- nis par le circuit 3 de division. Ce signal S9 est un signal repérant l'emplacement V de verrouillage en fin de chaque trame. I1 permet de maintenir à O l'état du signal S10 en sortie du multiplexeur 1 à ces emplacements V de verrouil- lage. Ce signal S10 est appliqué à l'entrée J d'une bascule JK fonctionnant au rythme H fourni par le circuit 3 de di- vision. Cette bascule JK est insensible aux "O" binaires ap- pliqués en entrée et ne prend en compte que les "1" binai- res qu'elle restitue en sortie sous le forme du signal Sll. Ce signal Sll est appliqué, d'une part, à l'entrée d'une bas- cule 5 de type D, d'autre part, à l'entrée d'une porte OU ex- clusif P5' Cette porte P5 reçoit également un signal S12 four- ni par le circuit 3 de division. En effet, le signal S12 est un signal de parité du bit V de verrouillage de trame qui, -7 - devant être inversé à chaque trame, est rythmé par le signal de trame. Le signal Sil quant à lui est un signal enregis- trant les "1" binaires du signal utile d'informations (bit V de verrouillage de trame exclu puisque le signal S9 inhi- bit assure la mise à zéro du signal S$O à cet emplacement). De ce fait, en sortie de la porte PS, le signal P13 contient, à l'emplacement du bit B de remplissage, sa valeur binaire O ou 1, suivant la parité du nombre de 1 indiquée par le signal S. Il est ainsi aisé, comme dans le cas particu- ll -10 lier de la figure 1, de le multiplexer préalablement avec certaines informations utiles, mais il pourrait également être appliqué directement à l'entrée du multiplexeur 1. Ainsi, comme représenté sur la figure 1, un multiplexeur 8 regroupe certaines informations Sig 1, Sig 2, Sig 3 par exemple avec l'élément B de remplissage, pour fournir en parallèle les données x et x4 à l'entrée du multiplexeur 1. Ce multiplexeur 8 reçoit sur ses entrées A et B le si- gnal S issu du circuit 3 de division. En reprenant le signal binaire Sl à la sortie de il la bascule 4 de type JK, on a dit antérieurement qu'il était également appliqué à l'entrée d'une bascule 5 de type D, fonctionnant également au rythme H, dont la fonction es- sentielle est de remettre le signal Sl en phase avec le signal H d'horloge. Le signal binaire S10 est également appliqué à l'entrée d'une bascule 6 de type D afin d'y su- bir également un recalage sur l'horloge H, ce qui donne le signal SIS. Puis le signal S14 est déduit de Sll par application à l'entrée d'une bascule 5 de type D rytlnr.ée par le signal H d'horloge. On constate que ce signal S14 est globalement identique au signal binaire S10, au bit B de remplissage près, qui y est inséré en vraie grandeur (fig. 2). Enfin, le codage du signal binaire proprement dit est effectué selon l'invention au moyen d'un circuit 7 de co- dage CMI. Ce circuit 7 est un multiplexeur, par exemple CMOS de type 4512 de Motorola. Il reçoit sur ses entrées x'O, x'1, x' x' respectivement le signal H d'horloge, le signal S14 et le signal S12 de parité du bit V de verrouillage de -8- tramne sur les entrées x'2 et x'3. Les signaux de commande 2 3. de ce multiplexeur 7 sont: pour A2, le signal S15 binaire, et, pour B2, le signal S16 déterminant l'emplacement du bit V de verrouillage do trame. Ce signal Sl6 est déduit du signal S9 par application de ce signal S à l'entrée d'une 9 9 porte P6 NON--ET qui recoit également le signal S5 issu du circuit 3 diviseur. La sortie de 'a porte P6 est reliée à l'entrée D d'une bascule 9 après inversion du signal au moyen d'un inverseur I. La bascule 9 est rythmée par le signal H d'horloge et fournit en sortie le signal S16 ap- pliqué précisément à l'entrée B2 du multiplexeur 7. La cor- mande C du circuit 7 de multiplexage est appliquée à zé- ro. La table de vérité du multiplexeur 7 permet de déduire que x' code les "O" binaires en recopiant le signal H O d'horloge tandis que x'1 code les "1" binaires. Les entrées x' et x' codent le bit V de verrouillage. En sortie, 2 3 on obtient le signal S17 d'informations organisées en tra- me et codées en code CMI selon l'invention. On remarquera que, sur l'exemple de la figure 1, les informations appliquées aux entrées x1 à x7 du multiplexeur 1 sont partiellement prémultiplexées, par exemple au moyen d'un prémultiplexeur 8. En effet, lorsqu'il s'agit par exemple d'informations de servitude, form,'es par ofemple de voies d'ordre, de sigrnali.atior, de supervision, de télé- surveillance, d'alarmes, etc..., les débits de chacune de ces -oies Sort inégaux et on organise une trame,or. fonc- tioen de 1;, tiUr.E té d'informations nécessaires pour chaque service. Si par exemple le débit global des informations de servitude est fixé à 128 kbit/s, comme dans l'exemple de la descriptet:}, il suffit de répartir les éléments binai- res utiles entre les diverses servitudes. On peut ainsi at- tribrer, dan; l'exemple de l'inertió,n, 64 kb-'/s à la vcie audio omnibus, 8 kbit/s à la voie de télésurveillance, 16 kbit/s à la voie d'ordres pour la sécurisation, 16 kbit/s à la supervision, 4 kbit/s pour la signalisation RON/TRON de la voie audio,4 kbit/s pour une signalisation de défaut amont, kbit/s pour une voie de signalisation dite 1, 4 kbit/s pour une voie de signalisation dite 2, et enfin 4kbit/s pour le bit de remplissage B et 4 kbit/s pour le bit V de ver- -9- rouillage de trame. Cotte répartition est schématiquement représentée sur le diagramme de la figure 2 par des repré- sentations X4, X5, X6,B,V, entre les signaux S9 et S10. Un tel multiplexage permet la réalisation, grâce au codage CMI de l'invention, d'une trame de 32 éléments binai- res pour voies de servitude d'un réseau de transmission à haut débit. Une telle structure de trame peut évidemment être mo- &O difiée pour s'adapter au nombre de voies à multiplexer, au débit en ligne, et réaliser une trame d'un nombre quel- conque d'éléments binaires. Le choix du débit 128 kbit/s présente un intérêt tout particulier pour la voie de servitudes. En effet, comme mentionné dans le brevet français 2 526 554 de la deman- deresse, un tel signal numérique peut servir à surmoduler en fréquence un émetteur laser. Ce débit de 128 kbit/s est certes une contrainte pour cette application bien particu- lière de formation de trame pour informations numériques codées en code CMI. - I0 - REVENDI CAT IONS 1 - Procedé de codage d'informations numériques en code CMII, lesdites informations étant préalablement multi- plexées selon une trame, procédé consistant à insérer dans la trame un mot V de verrouillage de trame, procédé carac- térisé par le fait qu'on choisit pour V l'élément binaire 1 et en ce qu'on code ce V en code CMI alternativement pour - les trames successives, 11 et 00, V étant un viol du code CMI à chaque trame, et à utiliser un élément binaire B a chaque trame pour effectuer un remplissage en fonction de 1n parité des informations utiles de la trame avant rem- plissage, ledit remplissage garantissant que V est un viol, cet élément binaire B étant alors codé en code CMI de tel- le sorte que la statistique de la loi de codage soit con- servée globalement. 2 - Procédé de codage selon la revendication 1 carac- térisé par le fait que ledit élément binaire B est codé identique à l'élément binaire V en code CMI:-i le nombre de 1 avant remplissage est pair et est codé 01 si le nom- bre de 1 binaires avant remplissage est impair, ceci étant apprécié avant introduction du bit V de verrouillage de trame et du bit B de remplissage. 3 - Dispositif de mise en oeuvre du procédé selon l'une des revendications 1 et 2 caractérisé par le fait qu'un mul- tiplexeur 1 reçoit sur ses entrées x1à x7 les informations utiles et les transmet en série sous forme d'un signal bi- naire S10 en fonction des signaux S6, S7, S8 de commande déduits d'un circuit 3 d'horloge, pour les appliquer àl'en- trée d'une bascule 4 de type JK, ladite bascule fournis- sant un signal Sl représentatif de la parité dudit signal SlO binaire d'informations à l'entrée d'une porte ET (P5) qui reçoit également la valeur S12 représentative du bit V de verrouillage de la trame considérée, ladite porte P5 fournissant un élément binaire B qui est multiplexé audi- tes informations utiles, par exemple au moyen du multiplexeur 1, ledit signal S10 binaire étant ensuite codé en CMI. 4 - Dispositif selon la revendication 3 caracté- risé par le fait qu'un circuit (3, P4) permet de maintenir à zéro la valeur du signal S10 à l'emplacement de l'élé- - 11 - ment binaire V (de verrouillage, ledit circuit (3, P4) four- nissant un signal S9 d'inhibition au multiplexeur 1. - Dispositif selon l'une des revendications 3 et 4 caractérisé par le fait que ledit signal S10 est appli- qué à une entrée A de commande d'un multiplexeur 7 dont les entrées x'1, x'I, x'3 et x' reçoivent respectivement le signal H d'horloge, le signal S14 binaire muni de l'élé- ment binaire B de remplissage et, pour x' et x'3, le si- 23' gnal S12 de parité du bit V de verrouillage de trame, l'en- trée B2 de commande recevant ledit signal S9 déterminant l'emplacement de l'élément binaire V de verrouillage, la commande C2 dudit multiplexeur étant mise à zéro, ledit multiplexeur 7 fournissant en sortie un signal CMI dont les zéros" binaires sont codés par ledit signal H d'horloge les "uns" binaires sont codés par le signal S14 binaire déduit de S10 après insertion de l'élément binaire B de remplissage. 6 - Application du procédé de codage d'informations numériques codées en code CMI selon l'une des revendications 1 à 2 caractérisé par le fait que lesdites informations sont des informations de servitude telles que la supervi- sion, la signalisation, les voies d'ordre, les alarmes, la télésurveillance d'un réseau de transmission numérique à grand débit. 7 - Application du procédé selon la revendication 6 caractérisé par le fait que ladite voie numérique formée desdites informations de servitude est appliquée de façon connue en elle-même pour moduler un émetteur laser.