Brevet FR2590410A1 — publié le 19870522

La présente invention se rapporte à un dispositif destiné à réduire à un minimum les capacités parasites de jonction d'un transistor PNP vertical à collecteur isolé, du type qui comprend une borne connectée à une couche épitaxiale n du transistor. Ainsi que cela est bien connu, l'utilisation des tran- sistors PNP trouverait un large emploi dans les amplificateurs à large bande si ces transistors avaient de bonnes caractéristiques de réponse en fréquence. Actuellement, les technologies modernes de production ont pu fournir des transistors PNP verticaux à collecteur isolé qui constituent un notable progrès dans ce sens. Toutefois, la grande capacité parasite totale de jonction, vue du collecteur vers la masse, constitue un grave facteur limitatif pour l'uti- lisation des PNP verticaux isolés; en effet, étant donné que les caractéristiques en fréquence sont détériorées, l'universalité de ces transistors potentiellement utilisables dans de très nombreuses configurations de circuits est en conséquence réduite. Les capacités parasites de jonction des transistors PNP verticaux à collecteur isolé, vues du collecteur vers la massesont essentiellement les deux suivantes: - une première capacité SCla entre la couche p+ d'isole- ment et la couche épitaxiale n; - une deuxième capacité SCIb entre la couche dopée p+ du collecteur, la couche épitaxiale n et la couche enterrée n+. En raison des forts dopages et de la grande aire de jonction de ce type de transistor, les valeurs de ces capacités sont relativement élevées, d'environ 6 pF à 0 volt pour la capa- cité SCIa et d'environ 7 pF pour la capacité SCIb, toujours à 0 volt. Pour réduire à un minimum ces capacités parasites, le mode de résolution le plus simple semblerait consister à laisser déconnectée la borne du transistor qui est reliée à la couche épitaxiale n. En effet, en agissant de cette façon, les deux capacités, vues du collecteur vers la masse, se trouve- raient mises en série, avec une capacité parasite équivalente d'environ 3,2 pF. 2590 4 10 Malheureusement, ce mode de résolution n'est pas possible parce que, pour assurer un fonctionnement correct du transistor, il faut que La couche épitaxiale n soit polarisée à une tension pré- fixée, compatible avec le niveau de rupture du transistor. Au contraire, dans la technique connue, on adopte généralement deux autres modes de résolution: - polariser la couche épitaxiale n par une basse impé- dance, et on obtient alors en pratique l'annulation de l'effet SCla tandis que SClb reste inchangé à 7 pF; - relier la borne de la couche épitaxiale n au collec- teur du transistor, en court-circuitant ainsi la capacité parasite SCb1, mais il reste encore SCla = 6 pF. Ces deux modes de résolution comportent tous deux une réduction de la valeur totale des capacités parasites de jonction, mais cette réduction n'est pas absolument adaptée aux nécessités exposées plus haut. Le problème qui est à la base de la présente invention consiste à réussir une réduction au minimum des capacités parasites de jonction d'un transistor PNP vertical à collecteur isolé au moyen d'un dispositif qui possède des caractéristiques structu- relles et fonctionnelles susceptibles de permettre de surmonter les inconvénients de la technique connue qui ont été énumérés plus haut. Selon l'invention, ce problème est résolu par un dispo- sitif du type indiqué plus haut, caractérisé en ce qu'il comprend un circuit du type dit "bootstrap", ou amplificateur à contre- réaction, connecté à la borne de la couche épitaxiale n et au collecteur du transistor. Ce circuit amplificateur bootstrap comprend avantageusement un transistor formant montage à charge d'émetteur dont les bornes d'émetteur et de base sont respecti- vement connectées à la borne de la couche épitaxiale et au collec- teur du transistor à collecteur isolé, une résistance de polarisation étant montée entre un pôle d'une tension d'alimentation et la borne d'émetteur dudit montage à charge d'émetteur. Selon une autre caractéristique de l'invention, le montage à charge d'émetteur est un transistor PNP vertical. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de La description qui va suivre d'un exemple de réalisation et en se référant aux dessins annexés, sur lesquels: - la figure 1 représente schématiquement un dispositif selon l'invention; - la figure 2 représente un circuit équivalent d'un détail de la figure 1. Comme on peut le voir en se reportant à ces figures, un dispositif 1 selon l'invention comprend un transistor PNP vertical à collecteur isolé, classique en soit, désigné dans son ensemble par T1. Le transistor T1 comprend une borne d'émetteur E1 connectée à une zone dopée. de sa structure, non représentée sur les figures, une borne de base B1 connectée.à une zone n+ et une borne de collecteur C1 connectée à une zone p+. En outre, le transistor T1 est muni d'une borne N reliée à une couche épitaxiale n du transistor T1 lui-même. Le transistor T1 comprend donc une première capacité parasite SCIa de jonction, entre une zone p+ d'isolement et la couche épitaxiate n, connectée à la terre et à la borne N, et une deuxième capacité parasite SC1b de jonction, entre la zone p+ du collecteur C1 et la couche épitaxiale n, qui comprend également une capacité para- site de jonction avec une couche enterrée n+ connectée entre la borne de collecteur Cl et la borne N. Le dispositif 1 comprend ensuite un transistor PNP vertical formant montage à charge d'émetteur T2, qui possède des bornes d'émetteur E2 et de base B2 connectées respectivement à la borne N de la couche épitaxiale n et à la borne de collecteur C1 du transistor T1. Le transistor T2 a en outre une borne de collec- teur C2 mise à la terre, tandis qu'une capacité parasite totale SC2 de jonction du transistor formant montage à charge d'émetteur T2 est reliée à la terre et à la borne de base B2. En outre, une résistance de polarisation R est reliée entre la borne d'émetteur E2 et un p6le VCC d'une tension d'ali- mentation du montage à charge d'émetteur T2. Le fonctionnement du dispositif selon L'invention est le suivant. En considérant les modalités décrites plus haut selon lesquelles les transistors PNP T1 et T2 ont été reliés, on peut remarquer que la jonction base B2-émetteur E2 maintient inverse- ment polarisée la jonction colecteur Cl-couche épitaxiale n du transistor T1. En outre, en examinant le détail indiqué par 2 de la figure 1, qui comprend essentielLement le montage à charge d'émet- teur T2 et la capacité parasite SClb, on constate (voir figure 2) que ce détail peut être fonctionnelement équivalent à un circuit 2, connu sous le nom de circuit bootstrap, ou circuit amplificateur à contre-réaction, qui est constitué par un amplificateur opérationnel A, équivalent au montage à charge d'émetteur T2, qui possède une sortie 3, reliée aussi bien à un pâle positif 4 qu'à un pôle négatif 5 d'entrée de l'amplificateur A, avec la capacité parasite SC1b connectée entre la sortie 3 et le pâle positif 4 d'entrée de l'amplificateur A. En conséquence, si un gain A de tension du montage à charge d'émetteur peut être considéré comme approchant d'une valeur unitaire, l'effet de la capacité parasite SC1b est ainsi annulée. Au contraire, en ce qui concerne la capacité parasite SCla, dans le dispositif I selon l'invention, cette capacité est connectée à la borne d'émetteur E2 du montage à charge d'émetteur T2 et, par conséquent, elle est vue, de la borne de base B2 vers la masse, comme une capacité de valeur égale à la capacité SCIa divisée par un facteur 12 d'amplification du courant qui est propre au transistor et, dans le cas d'un PNP vertical, est f a 60. En conséquence, la borne de collecteur C1 du transistor T1, étant connectée à la borne de base B2 du montage à charge d'émet- teur T2, voit vers la masse une capacité parasite SCIa divisée par le facteur 02, à laquelle on doit cependant ajouter la capacité parasite totale SC2 de jonction du montage à charge d'émetteur T2. Toutefois, cette capacité parasite SC2 est d'une valeur très petite grâce au fait qu'un transistor PNP vertical tel que le montage à charge d'émetteur T2 possède une aire de jonction très réduite et n'a pas de couche enterrée n+. Avec le dispositif selon L'invention, les prestations des transistors PNP verticaux à collecteur isolé sont notablement améliorées; en effet, les capacités parasites de jonction, vues du collecteur vers la masse, sont étonnamment réduites, d'au moins %, comparativement à la meilleure des solutions de la technique connue. En outre, grâce à l'évidente simplicité de réalisation, un tel dispositif satisfait pleinement les exigences d'universa- Lité et de rendement élevées qu'on exige dans les transistors PNP verticaux à collecteur isolé. Bien entendu, diverses modificationspourront être apportées par l'homme de l'art au dispositif qui vient d'être décrit uniquement à titre d'exemple non limitatif sans sortir du cadre de l'invention. 2590 4 10 REVENDICATIONS 1. Dispositif pour réduire à un minimum les capacités parasites de jonction d'un transistor PNP vertical (T1) à collec- teur (C1) isolé, du type comprenant une borne (N) connectée à une couche épitaxiale (n) du transistor (T1), caractérisé en ce qu'il comprend un circuit (2) du type dit "bootstrap" connecté à la borne (N) de la couche épitaxiale (n) et au collecteur (C1) du transistor (T1). 2. Dispositif selon la revendication 1, caractérisé en ce que ledit circuit "bootstrap" comprend un transistor formant montage à charge d'émetteur (T2) possédant des bornes d'émetteur (E2) et de base (B2) respectivement connectées à la borne (N) de la couche épitaxiale (n) et au collecteur (Cl) du transistor (T1) à collecteur isolé, une résistance (R) de polarisation étant branchée entre un poLe (VCC) d'une tension d'alimentation et la borne d'émetteur (E2) dudit montage à charge d'émetteur (T2). 3. Dispositif selon la revendication 2, caractérisé en ce que ledit montage à charge d'émetteur (T2) est un transistor PNP vertical.