Brevet FR2585880A1 — publié le 19870206

La présente invention concerne des dispositifs à semi- conducteurs et, en particulier, des transistors polaires dans lesquels on utilise du silicium polycristallin, appelé par- fois "polysilicium", Des agencements connus, qui utilisent l'auto-alignement dans la partie de la structure à semi-conducteur servant à faire partie d'un masque utilisé dans une partie du procédé de dépôt, sont décrits dans les demandes de brevet EP-A2- 0051534 (Fairchild), EP-0052038 (Fairchild) et EP-A2-0066280 (Tokyo Shibaura Denki). Parmi eux, le second est extrêmement intéressant/car il concerne la production d'un transistor latéral. Dans le domaine des semiconducteurs, les dispositifs bipolaires ainsi que les dispositifs "CMOS" (à circuits du type métal-oxyde semi-conducteurs complémentaires ou semi- conducteurs à grille ou porte isolée par un oxyde métallique complémentaire) ont atteint des niveaux élevés de complexité et, par suite, il est devenu apparent que les avantages des deux types de circuits diffèrent. Donc, un type est à prépa- rer pour diverses fins cependant qu'à d'autres fins on doit préférer l'autre type. Ainsi, on souhaite souvent avoir une seule unité à circuits intégrés sur laquelle les deux types sont présents. Une telle unité est déclarée englober, une technologie réunissant les deux types de circuits ou systèmes. La présente invention vise à fournir des transistors PNP polaires du type latéral dans un circuit intégré CMOS (métal-oxyde-semi-conducteurs complémentaires). Quand on combine des transisors bipolaires avec un procédé CMOS, il est souhaitable de pouvoir disposer à la fois de transistors bipolaires NPN et PNP, pour la commodité de la conception et du calcul des circuits. On décrit, dans le présent exposé, un procédé pour réaliser un transistor bipolaire PNP latéral en utilisant un procédé CMOS avec l'addition d'une étape de masquage. La technique utilise le silicium polycristallin à porte CMOS, qui est formé en bande ou analogue, pour aligner les contacts de l'émetteur et du collecteur d'un transistor bipolaire. Elle est dans certains cas utilisée aussi à titre de région de contact de base pour le transistor bipolaire ou afin de définir une telle région de contact. La présente invention a donc, parmi ses objets, des extensions du principe de l'auto-alignement. Selon l'invention, celle-ci propose un procédé pour fournir un transistor PNP latéral dans une pastille ou "puce" à semi-conducteur,qui est réalisée par un procédé CMOS et comprend un ou plusieurs transistors MOS (métal-oxyde-semi- conducteurs), procédé dans lequel du silicium polycristallin, formant l'une des électrodes dudit transistor MOS, est déposé en plateau ("mesa") à la sufface de la matière semi-conduc- trice sur une couche d'oxyde se trouvant sur cette surface, la zone de silicium polycristallin de ce plateau ou mesa s'ancre ou s'accroche sur le bord des zones o l'on doit réaliser l'émetteur et le collecteur, le plateau ou mesa et la surface de la pastille non recouverts par le plateau comportant des revêtements d'oxydes appliqués, et, quand l'émetteur et le collecteur sont produits, les parois laté- rales oxydées du silicium polycristallin en plateau ou mesa jouent le rôle d'une partie d'un masque d'implantation lors de la formation de creux p + dans le substrat de type n, les- dits creux ou réservoirs formant l'émetteur et le collecteur. Selon d'autres particularités de l'invention: le plateau ou "mesa" en silicium polycristallin peut être situé de manière à recouvrir assez exactement la région de base, avec laquelle il est en contact électrique, de manière à former un contact de base; et/ou le plateau ou mesa en silicium polycristallin peut être situé d'un côté du contact de base du transistor latéral de façon à en délimiter la largeur. On peut voir que l'invention étend ainsi les techni- ques, telles que décrites notamment dans les documents préci- tés, à la production de transistors latéraux de types spéci- fiés, et dans des unités comportant des dispositifs du type CMOS (circuits métal-oxyde-semi-conducteurs complémentaires). Des modes de réalisation de l'invention seront main - tenant décrits plus en détail, à titre illustratif et nul- lement limitatif, en regard du dessin annexé sur lequel: la figure 1 montre schématiquement et en coupe une première forme de réalisation de l'invention; la figure 2 est une vue semblable à la figure 1, montrant une seconde forme de réalisation de l'invention; la figure 3 est une vue en plan d'une troisième forme de réalisation de l'invention; la figure 4 est une coupe le long de la ligne X-X' de la figure 3; et la figure 5 est une coupe le long de la ligne Y-Y' de la figure 3. On peut voir sur la figure 1 un substrat dans lequel une région 1 est dopée, ou additionnée d'impuretés ou addi- tifs, de façon à être du type n, et elle comporte l'implan- tation de deux creux ou réservoirs 2 et 3 de type p+, ces creux ou réservoirs étant destinés à la réalisation de l'émet- teur et du collecteur, respectivement. Entre l'émetteur et le collecteur, il existe dans la couche d'oxyde un intervalle permettant à un plateau ou mesa 4 de silicium polycristallin de type n+ d'être en contact avec la région 1 de type n. Les cotés et le dessus de ce plateau ou mesa de silicium poly- cristallin sont recouverts d'oxyde, avec présence d'un inter- valle 5 ménagé sur le dessus en vue de permettre un contact. Ce plateau ou mesa peut faire partie d'une bande de silicium polycristallin formant un contact de porte ou grille pour un transistor à effet de champ (TEC ou FET) sur le même subs- trat. En raison de son contact avec la région 1, le plateau ou mesa 4 joue également le rôle de contact de base pour le transistor bipolaire. Comme on le voit, il existe sous le plateau ou mesa une région d'oxyde formant un intervalle, de sorte que l'oxyde disposé sur les côtés du plateau ou mesa vient au contact des parties de cette région formant intervalle. Pendant les opérations de ce procédé, il n'y a pas découpage de trous dans la couche d'oxyde avant formation des creux ou réservoirs destinés à la formation de l'émetteur et du collecteur de type p+. La couche d'oxyde est assez mince pour permettre l'implantation d'un implant de type p+ dans le silicium, de sorte que l'on effectue, à travers la couche d'oxyde, l'implantation destinée à produire ces réservoirs ou creux. Le silicium polycristallin et le "chapeau" d'oxyde qui le surmonte assurent la séparation de l'implant de type p+. Les trous de contact sont découpés ultérieurement, et leur position n'a pratiquement aucun effet sur les caractéristiques du dispositif ou sur la lar- -geur de la base. L'application des contacts sur les creux ou réser- voirs destinés à former l'émetteur et le collecteur, et sur le plateau ou mesa, sont effectués ultérieurement, de façon connue. Dans l'agencement représenté sur la figure 2, le contact de base est fourni par un creux ou réservoir 8 de type n+ d'un côté du plateau ou mesa, l'émetteur par un puits ou creux 9 de type p+ et le collecteur par un autre creux ou réservoir 10 de type p+. On voit que, dans ce cas, le plateau ou mesa 11 en silicium polycristallin, avec son revêtement d'oxyde, ne délimite que les contacts de l'émet- teur et du collecteur, et qu'il est placé de façon à déli- miter la largeur de la base. Cet agencement diminue la lar- geur de la base aux dépens d'une résistance s'étalant sur une base accrue. On voit sur les figures 3 à 5 qu'il y existe un con- tact 20 de base sous une fenêtre 21 destinée à permettre un contact (figure 3) dans la couche d'oxyde. Cette couche est recouverte d'un plateau ou mesa 22 de silicium polycris- tallin ayant en gros une forme de T et qui sert de contact de base. La jambe du T coupe une zone rectangulaire 23 com- portant un implant de type p+ pour délimiter l'émetteur 24 et le collecteur 25. Cela donne la même largeur de base que l'agencement de la figure 2, mais conserve le problème de l'étalement de la résistance sur la base, bien que ce problème soit alors moins grave que dans le cas de l'agencement de la figure 2. Dans les agencements décrits ci-dessus, les creux ou réservoirs de type p+ forment la totalité de l'émetteur et du collecteur, et le creux ou réservoir de type n+ est une base de type n et constitue ainsi un contact de base. On voit ainsi que l'on utilise l'emplacement d'une bande de silicium polycristallin (4,11,22) pour délimiter les bords du collecteur et de l'émetteur. Dans certaines des formes de réalisation, le silicium polycristallin sert éga- lement d'électrode de base. La bande de silicium polycris- tallin peut également être la grille ou porte pour un ou plusieurs dispositifs de type CMOS (à circuits métal-oxyde- semi-conducteurs complémentaires). Il va de soi que, sans sortir du cadre de l'invention, de nombreuses modifications peuvent être apportées au procédé décrit et représenté. REVENDICATIONS 1. Procédé pour réaliser un transistor de type PNP latéral dans une pastille semi-conductrice, qui est réalisée par un procédé faisant appel à des circuits CMOS (circuits complémentaires de type métal-oxyde-semiconducteurs) et qui comprend un ou plusieurs transistors de type MOS (métal-oxyde- semi-conducteurs), procédé caractérisé en ce qu'un plateau de silicium polycristallin, formant l'une des électrodes d'un tel transistor de type MOS, est déposé à la surface de la matière semi-conductrice au-dessus d'une couche d'oxyde sur cette surface, la zone de silicium polycristallin du plateau s'accroche sur le bord des zones o l'émetteur et le collec- teur doivent être produits, le plateau et la surface de pas- tille non recouverte par le plateau comportent l'application de revêtements d'oxyde, et, quand l'émetteur et le collecteur sont produits, les parois, du c6té oxydé, du plateau de sili- cium polycristallin jouent le rôle d'une partie d'un masque d'implantation lors de la formation de creux ou réservoirs de type p+ dans le susbtrat de type n, ces creux ou réser- vairs formant l'émetteur et le collecteur. 2. Procédé selon la revendication 1, caractérisé en ce que le plateau de silicium polycristallin est placé de manière à s'ajuster au-dessus de la région formant base, avec laquelle il est en contact électrique, de façon à former un contact de base. 3. Procédé selon la revendication 1, caractérisé en ce que le plateau en silicium polycristallin est situé d'un côté du contact de base du transistor latéral, de façon à en délimiter la largeur.