Brevet FR2591753A1 — publié le 19870619

La présente invention concerne de façon générale les circuits électroniques, et elle porte plus particulière- ment sur un procédé pour former un réseau étalonné de valeurs de capacité présentant une pondération binaire dans un cir- cuit intégré monolithique. Les convertisseurs analogique-numérique du type à approximations successives comprennent généralement un réseau de composants consistant en résistances ou en condensateurs de précision à pondération binaire. De façon idéale, dans un tel réseau à pondération binaire, chaque élément du réseau a une valeur de résistance ou de capacité exactement égale à la moitié de celle d'un autre élément du réseau. Dans des con- vertisseurs analogique-numérique ayant plus de 14 bits, il a été jusqu'à présent difficile et coûteux d'obtenir la préci- sion extrêmement élevée qui est nécessaire pour les compo- sants. Un autre procédé qu'on a utilisé pour réaliser un tel réseau de composants pour l'utilisation en association avec un convertisseur analogique-numérique, consiste dans l'ajustement par laser de résistances en Nichrome. Cependant, indépendamment de la précision avec laquelle les composants à pondération binaire peuvent être fabriqués initialement, des erreurs de conversion apparaissent obligatoirement du fait de changements résultant de la température et d'une dérive à long terme des valeurs des composants. Par conséquent, il est souhaitable d'étalonner de temps à autre le réseau de valeurs de composants. On appelle circuits à auto-étalonnage des con- vertisseurs analogique-numérique qu'on peut étalonner -après la fabrication initiale et sans utiliser de composants exter- nes. Pour satisfaire des exigences de taille, de fiabilité et d'ordre économique, il est souhaitable qu'un tel circuit à auto-étalonnage n'utilise que des composants qui conviennent pour la fabrication dans un circuit intégré monolithique avec la technologie de fabrication actuelle. Un circuit à auto-étalonnage qui a été proposé uti- lise un réseau de condensateurs MOS fabriqués initialement avec des valeurs aussi proches que possible des valeurs idéa- les pondérées de façon binaire. On peut réaliser le circuit proposé en utilisant la technologie CMOS ou NMOS classique. Pendant l'étalonnage, on mesure des erreurs sur des valeurs de capacité et on les enregistre dans une mémoire sous la forme de codes numériques. On soumet ces codes numériques à une manipulation arithmétique, et on les utilise pour produire une tension analogique que le convertisseur numérique-analogi- que utilise pour corriger l'erreur connue. Le circuit proposé est assez complexe et le processsus consistant à générer une tension d'erreur et à l'utiliser pour corriger l'erreur connue peut lui-même ne pas être exempt d'erreur. Il existe donc un besoin portant sur un procédé pour ajuster les valeurs d'un ensemble de capacités dans un circuit intégré monolithique, de façon que l'ensemble de capacités forme une séquence de valeurs présentant une pondération bi- naire extrêmement précise. Il est en outre souhaitable que la mise en oeuvre de ce procédé puisse être répétée de temps à autre pour étalonner continuellement le réseau de valeurs de capacité. Selon un autre aspect de l'invention, il est souhai- table qu'une procédure d'auto-étalonnage pour un réseau de capacités à pondération binaire dans un convertisseur analo- gique-numérique soit accomplie continuellement et soit trans- parente pour l'utilisateur du convertisseur analogique-numéri- que. La présente invention procure un procédé pour l'au- to-étalonnage de capacités dans un réseau de capacités à pon- dération binaire. On utilise le procédé en association avec un circuit qu'on peut fabriquer aisément et économiquement avec la technologie de fabrication MOS présente, pour 1' incor- poration de ce circuit dans un circuit intégré monolithique. Le procédé d'auto-étalonnage consiste en une procédure à plu- sieurs étapes qu'on peut mettre en oeuvre continuellement d'une manière entrelacée avec d'autres opérations des circuits, comme des opérations de conversion d'un convertisseur analogi- que-numérique. L'invention sera mieux comprise à la lecture.de la description qui va suivre d'un mode de réalisation prf érée et en se référant aux dessins anrnexés sur lesquels la figure LAest un schéma électrique représentant un circuit qu'on peut utiliser pour former une séquence de valeurs de capacité à pondération binaire conformément à la présente invention; la figure lB est un schéma électrique représentant une réalisation à l'aide de transistors MOS des éléments de commutation de la figure lA; la figure 2 est un organigramme qui illustre un pro- cédé conforme à l'invention pour ajuster un ensemble de capa- cités de façon a former approximativement une séquence de va- leurs à pondération binaire; les figures 3A et 3B sont des schémas électriques qui illustrent un procédé pour déterminer si une capacité est plus grande ou plus petite qu'une autre - la figure 4 est un schéema électrique qui représente une partie d'un convertisseur analogique-numérique utilisant un circuit d'auto-étalonnage conforme à l'invention; et la figure 5 est un diagramme séquentiel qui illustre un procédé conforme à l invention pour entrelacer l'étalonnage du réseau de condensateurs dans le convertisseur analogique- numérique de la figure 4. En considérant maintenant la figure lA, on voit un circuit qu'on peut utiliser pour former une séquence de valeurs de capacité à pondération binaire, conformément aux procédés de l'invention. Le circuit de la figure lA est désigné de façon générale par la référence 10. Le circuit 10 comprend un compa- rateur de tension 12, un condensateur de référence désigné par CREF, un ensemble de condensateurs principaux comprenant des condensateurs 14, 16 et 18, un premier ensemble de condensa- teurs d'ajustement comprenant des condensateurs 20, 22-et 24, un second ensemble de condensateurs d'ajustement comprenant des condensateurs 26, 28, 30 et 32, et un troisième ensemble de condensateurs d'ajustement comprenant des condensateurs 34, 36, 38, 40 et 42. Une borne de chacun des condensateurs dans le cir- cuit 10 est connectée à un noeud flottant 44. Le condensateur de référence CREF peut être connecté par un élément de commu- tation 46 soit à un noeud de masse (GND), soit à une tension de référence VREF. Chacun des condensateurs d'ajustement 20, 22, 24 du premier ensemble de condensateurs d'ajustement est associé au condensateur principal 14 et peut être connecté en parallèle avec le condensateur principal 14 ou à GND, par l'intermédiai- re des éléments de commutation respectifs 48, 50 et 52. De façon similaire, chacun des condensateurs d'ajustement 26, 28, et 32 est associé au condensateur principal 16 et peut être connecté en parallèle avec le condensateur principal 16 ou à GND, par l'intermédiaire des éléments de commutation respec- tifs 54, 56, 58 et 60. De la même manière, chacun des conden- sateurs d'ajustement 34, 36, 38, 40 et 42 est associé au con- densateur principal 18 et peut être connecté soit en parallèle avec le condensateur principal 18, soit à GND, par l'intermé- diaire des éléments de commutation respectifs 62, 64, 66, 68 et 70. L'entrée positive du comparateur de tension 12 est connectée à GND et l'entrée négative est connectée au noeud flottant 44. Le comparateur de tension 12 fournit un signal de sortie RESULTAT. Le signal RESULTAT peut être appliqué au noeud flottant 44 par l'intermédiaire d'un élément de commu- tation 72. La capacité qui résulte de la combinaison en paral- lèle du condensateur principal 14 et de son premier ensemble associé de condensateurs d'ajustement, peut être connectée par l'intermédiaire d'un élément de commutation principal 74 soit à la tension de référence VREF, soit à GND. De façon si- milaire, la capacité qui résulte de la combinaison en paral- lèle du condensateur principal 16 et de son second ensemble associé de condensateurs d'ajustement peut être connectée par l'intermédiaire de l'élément de commutation principal 76 soit à la tension de référence VREF, soit à GND; e.t la capacité qui résulte de la combinaison en parallèle du condensateur principal 18 et de son troisième ensemble associé de conden- sateurs d'ajustement peut être connectée par l'intermédiaire d'un élément de commutation principal 78 soit à la tension de référence VREF, soit à GND. Le but recherché avec l'exemple de circuit de la figure 1A est de former une séquence de valeurs de capacité à pondération binaire, dans laquelle la capacité associée au condensateur principal 14 soit la moitié de la capacité ré- sultante associée au condensateur principal 16, et soit le quart de la capacité résultante associée au condensateur principal 18. Au niveau de la conception, on doit sélectionner pour chacun des condensateurs du circuit 10 des valeurs de capacité cibles nominales, qui sont compatibles avec l'objec- tif de former une séquence de valeurs à pondération binaire. On sélectionne tout d'abord une valeur cible nominale commode pour le condensateur de référence CREF. Pour permettre une réalisation commode dans un circuit intégré monolithique MOS, le condensateur de référence CREF peut avoir par exemple une valeur de 1,0 pF. On choisit le condensateur principal 14 de façon qu'il ait une capacité nominale approximativement égale à 95 % de celle du -condensateur de référence CREF. On définit le premier ensemble de condensateurs d'ajustement 20, 22, 24 de façon que ses éléments aient une plage d'ajustement nominale de valeurs de capacité d'environ % de celle du condensateur principal 14. Les condensateurs d'ajustement 20, 22 et 24 peuvent être prévus de façon à avoir des valeurs de capacité nominales qui forment une série de valeurs à pondération binaire, ils peuvent être prévus de façon à avoir des capacités mutuellement égales, ou bien ils peuvent être prévus de façon à avoir des valeurs de capacité nominales qui forment une série de valeurs dansl.laquelle chaque valeur est dans la plage comprise entre 0,5 et 1 fois la valeur précédente, avec les bornes exclues. De façon similaire, le condensateur principal 16 peut être prévu de façon à avoir une valeur de capacité no- minale approximativement égale à 95 % de celle d'une capacité idéale dans un circuit non étalonné. Pour l'exemple de 1,0 pF pour le condensateur de référence CREF, la capacité résultan- te finale idéale associée au condensateur principal 14 est de 1,0 pF et la capacité résultante finale idéale associée au condensateur principal 16 est de 2,0 pF. Le second ensemble de condensateurs d'ajustement 26, 28, 30, 32 est prévu de façon à avoir une plage d'ajuste- ment nominale d'environ 10 % de la valeur de capacité résul- tante finale idéale qui est associée au condensateur princi- pal 16. De la même manière, le condensateur principal 18 est prévu de façon à avoir une capacité nominale d'environ % de la valeur de capacité résultante finale idéale pondé- rée de façon binaire (4,0 pF pour l'exemple donné), et son troisième ensemble associé de condensateurs d'ajustement 34, 36, 38, 40 et 42 est prévu de façon à procurer une plage no- minale d'ajustement de capacité égale à environ 10 % de cette valeur idéale. De la même manière que pour le premier ensemble de condensateurs d'ajustement, le second ensemble de condensa- teurs d'ajustement et le troisième ensemble de condensateurs d'ajustement peuvent être respectivement constitués par des condensateurs qui, par conception, forment de façon nominale une série de valeurs à pondération binaire, ou bien une série de valeurs dans laquelle chaque valeur est dans la plage com- prise entre 0,5 et 1 fois la valeur précédente, avec les bor- nes exclues, ou bien les condensateurs peuvent etre conçus de façon à avoir des valeurs de capacité égales. En considérant maintenant la figure lB, on voit une réalisation en technologie MOS des éléments de commutation de la figure 1A. Le comparateur de tension 12 et chacun des con- densateurs du circuit 10 peulent être réalisés aisément:et commo- dément avec la technologie de fabrication MOS actuelle, pour l'intégration dans un circuit intégré monolithique. En considérant maintenant la figure 2, on va décrire une procédure pour l'ajustement des capacités du circuit 10. On sélectionne tout d'abord en El, pour l'ajustement, le condensateur principal qui, par conception, a une capacité légèrement in- férieure à la capacité du condensateur de référence CREF. Dans le circuit 10, ce condensateur est le condensateur prin- cipal 14. On connecte en E2 le condensateur principal sélectionné en parallèle avec le plus grand des condensateurs de son ensemble associé de condensateurs d'ajustement, pour former une capaci- té résultante. On compare ensuite en E3 la valeur de cette capacité résultante avec la capacité de référence. Les figures 3A et 3B représentent un moyen simple pour comparer la capacité de référence avec la capacité résul- tante. Comme le montre la figure 3A0 lorsque l'élément de com- mutation 72 est fermé, une borne du condensateur de référence CREF est connectée à la tension de référence VREF, tandis qu'une borne de la capacité résultante CRESULTANTE est connec- tée à GND. Le comparateur de tension 12 place le noeud flot- tant 44 à un potentiel de masse virtuelle.Par conséquent, le condensateur de référence CREF se charge à la tension de réfé- rence VREF et la capacité résultante CRESULTANTE se charge à GND. La figure 3B illustre l'étape suivante dans la comparai- son des capacités. Premièrement, on ouvre l'élément de commu- tation 72. Ensuite, on connecte le condensateur de référence CREF à GND, tandis qu'on connecte la capacité résultante CRESULTANTE à la tension de référence VREF. En supposant que la tension de référence VREF soit une tension positive, le noeud flottant 44 passe à une tension plus positive que GND si la capacité résultante CRESULTANTE est supérieure à la ca- pacité du condensateur de référence CREF. Inversement, le noeud flottant 44 passe à une tension plus négative que GND si la capacité du condensateur de référence CREF est supé- rieure à celle de la capacité résultante CRESULTANTE. Le com- parateur de tension 12 produit un 0 logique ou un 1 logique pour le signal RESULTAT en fonction de la capacité qui est'la plus élevée. En retournant à la figure 2, on note en E4 que.si la ca- pacité résultante est supérieure à la capacité de référence, le plus grand condensateur d'ajustement est déconneeté (E5), Si la capacité résultante n'est pas supérieure à la capacité de ré- férence, le plus grand condensateur d'ajustement est maintenu connecté en parallèle avec son condensateur principal associé. Dans un cas comme dans l'autre, l'étape suivante consiste à connecter le second condensateur d'ajustement, par ordre de capacité décroissante, du premier ensemble de condensateurs d'ajustement, pour former une nouvelle capacité rêsultante.(E6). De la même manière que précédemment, on compare en E7 la nouvelle capacité résultante à la capacité de référence; et si la nou- velle capacité résultante est supérieure à la capacité de ré- f érence (E8), on déconnecte en E9 ce condensateur d'ajustement connecté - le plus récemment, tandis que dans le cas contraire on le laisse connecté en parallèle avec le premier condensateur principal. Ce processus consistant à connecter le condensateur d'ajustement de valeur immédiatement inférieure est répété jusqu'à ce que chaque condensateur ait été essayé.(E1û). En utili- sant un nombre suffisant de condensateurs d'ajustement, on peut faire en sorte que la capacité ajustée résultante finale associée au condensateur principal 14 soit presque exactement égale à la capacité du condensateur de référencé CREF. Après avoir déterminé la capacité résultante finale associée au condensateur principal 14, on connecte en E11 cette ca- padité en parallèle avec le condensateur de référence CREF, pour former une nouvelle capacité de référence qui a une valeur presque exactement égale au double de celle du condensateur de référence CREF. Pour connecter en parallèle sur le condensa- teur de référence CREF la capacité résultante finale associée au condensateur principal 14, il suffit de commuter simultané- ment les éléments de commutation.74 et 46 vers les mêmes ten- sions. On utiliseensuite la nouvelle capacité de référence en tant que référence pour l'ajustement de la capacité résul- tante associée au condensateur principal de capacité immédia- tement supérieurequi, dans le circuit 10, est le condensateur principal 16. Lorsqu'on répète la procédure décrite ci-dessus pour le condensateur principal 16 et son jeu de condensateurs d'ajustement, on obtient une capacité résultante finale asso- ciée au condensateur 16 dont la valeur est presque exactement égale à deux fois la valeur de la capacité résultante finale associée au condensateur principal 14. On répète la procédure décrite ci-dessus, un con- densateur d'ajustement à la fois; jusqu'à ce que tous les condensateurs principaux aient été ajustés (E12). A ce point, la procédure d'étalonnage est terminée(E13). Bien que le circuit 10 comprenne seulement trois condensateurs principaux pour défi- nir trois valeurs pondérées de façon binaire, il faut noter que le circuit peut être étendu à de plus longues séquences à pondération binaire. En considérant maintenant la figure 4, on voit une partie d'un convertisseur analogique-numérique qu'on peut faire fonctionner conformément au procédé décrit en relation avec la figure 2. Le convertisseur analogique-numérique com- prend un noeud d'entrée analogique désigné par AIN, un circuit logique de commande 80, des éléments de commutation principaux 82, 84, 86 et 88 et une mémoire vive d'étalonnage 90. Le circuit logique de commande 80 reçoit le signal RESULTAT provenant du comparateur de tension 12, et il appli- que des signaux de commande aux éléments de commutation prin- cipaux, à l'élément de commutation 72 et à la mémoire vive d'étalonnage 90. Pour l'auto-étalonnage, le circuit logique de com- mande 80 actionne les éléments de commutation conformément au procédé représenté sur la figure 2. Conformément à la descrip- tion précédente, l'étalonnage consiste en une procédure en plusieurs étapes dans laquelle une décision de conservation ou d'abandon est prise séquentiellement pour chaque condensa- teur d'ajustement. Il est commode de considérer chacune de ces décisions de conservation ou d'abandon comme une étape d'ajus- tement de capacité distincte d'une procédure d'étalonnage en plusieurs étapes. Le circuit logique de commande 80 applique des signaux COMMANDE DE MEMOIRE à la mémoire vive d'étalonnage , pour enregistrer une information qui indique si un conden- sateur d'ajustement particulier est connecté ou non en paral- lele avec son condensateur principal associé. La mémoire vive d'étalonnage 90 produit des signaux COMMANDE ELEMENTS DE COM- MUTATION D'AJUSTEMENT, à raison d'un pour chaque condensateur d'ajustement, pour établir la configuration appropriée des condensateurs d'ajustement. Le circuit logique de commande 80 produit également des signaux COMMANDE ELEMENTS DE COMMUTATION PRINCIPAUX pour actionner les éléments de commutation principaux 82, 84, 86 et 88. On décrira maintenant en relation avec la figure 5 le fonctionnement du circuit de conversion analogique-numéri- que de la figure 4 dans trois modes différents. L'échelle de temps supérieure de la figure 5 représente le fonctionnement du convertisseur analogique-numérique lorsqu'il effectue uni- quement des conversions analogique-numérique. Un cycle de conversion complet exige deux opérations, qu'on désigne ici par P pour POURSUITE et C pour CONVERSION. Pendant l'opération POURSUITE, l'élément de commutation 76 du comparateur de ten- sion 12 est fermé, ce qui établit une masse virtuelle au noeud flottant 44. La borne commutable de chaque condensateur prin- f cipal dans le réseau de condensateurs est connectée à l'entrée analogique AIN par l'intermédiaire des éléments de commutation principaux 84, 86 et 88. Le condensateur CREF est connecté de façon similaire à l'entrée analogique AIN par l'intermédiaire de l'élément de commutation principal 82. Pendant la partie CONVERSION, l'élément de commutation 72 est ouvert et, d'une manière classique pour un convertisseur analogiquenumérique par approximations successives, le circuit génère un code nu- mérique qui est représentatif du signal d'entrée analogique. La séquence de valeurs de capacité à pondération binaire doit être extrêmement précise pour procurer la précision exigée sur toute la gamme des tensions d'entrée analogiques. La seconde échelle de temps de la figure 5 illustre le fonctionnement dans un mode correspondant seulement à l'étalonnage. La décision de conserver ou d'abandonner un con- densateur d'ajustement particulier peut être considérée comme une étape comprenant une opération MISE A ZERO AUTOMATIQUE dé- signée ici par MAZ, suivie par une opération MESURE, désignée ici par un astérisque. Pour un grand réseau de capacités, du type nécessaire pour un convertisseur analogique-numérique de précision ayant plus de 14 bits, un grand nombre d'étapes de ce type sont requises, à savoir une pour chaque condensateur d'ajustement incorporé dans le réseau. La troisième échelle de temps de la figure 5 illus- tre un mode entrelacé dans lequel des cycles de conversion et des opérations uniques d'ajustement de capacité d'étalonnage sont entrelacés d'une manière selon laquelle la procédure d'étalonnage est cdntinue et transparente pour l'utilisateur. Dans ce mode entrelacé, les étapes séparées d'ajustement de capacité de la procédure d'étalonnage sont entrelacées avec des cycles de conversion analogique-numérique. Pour un tel mode de fonctionnement, il est préférable que la mémoire vive d'étalonnage 90 ait une capacité suffisante pour enregistrer deux ensembles complets d'information: un ensemble comprenant l'information qui provient de la procédure d'étalonnage la plus récente ayant été entièrement exécutée, et l'autre ensem- ble d'information concernant l'étalonnage qui est en cours. La description précédente permet de comprendre aisé- ment un procédé d'étalonnage pour des condensateurs dans un circuit intégré et l'application de ce procédé à un convertis- seur analogique-numérique. Il va de soi que de nombreuses mo- difications peuvent être apportées au procédé décrit, sans sortir du cadre de l'invention. REVENDICATIONS 1. Procédé pour ajuster un ensemble de capacités dans un circuit intégré monolithique dans lequel il est sou- haitable que cet ensemble de capacités forment une séquence de valeurs à pondération binaire, ce circuit intégré monoli- thique comprenant un ensemble de condensateurs principaux (14, 16, 18) et plusieurs ensembles de condensateurs d'ajuste- ment (20, 22, 24'; 26,:28, 30, 32; 34, 36, 38, 40, 42), cha'- cun des ensembles de condensateurs d'ajustement étant associé à l'un particulier des condensateurs principaux (14, 16, 18), caractérisé en ce que: (a) on connecte un condensateur prin- cipal de l'ensemble de condensateurs principaux (14, 16, 18) en parallèle avec un condensateur d'ajustement de l'ensemble de condensateurs d'ajustement qui est associé au condensateur principal considéré, pour former ainsi une capacité résultan- te; (b) on détermine si la valeur de cette capacité résul- tante est supérieure ou inférieure à celle d'une capacité de référence; (c) on déconnecte le condensateur d'ajustement du condensateur principal si la valeur de la capacité résultante est supérieure à celle de la capacité de référence; (d) on connecte en parallèle avec le condensateur principal considé- ré un autre condensateur d'ajustement de l'ensemble associé de condensateurs d'ajustement, pour former ainsi une nouvelle capacité résultante destinée à remplacer la capacité résul- tante précitée; (e) on détermine si la valeur de la nouvelle capacité résultante est supérieure ou inférieure à celle de la capacité de référence; (f) on déconnecte cet autre con- densateur d'ajustement du condensateur principal si la valeur de la nouvelle capacité résultante est supérieure à celle de la capacité de référence; (g) on répète les étapes (d) à (f) jusqu'à ce que chaque condensateur d'ajustement de l'en- semble associé de condensateurs d'ajustement ait été connecté en parallèle avec le condensateur principal, et jusqu'à ce qu'on ait déterminé s'il fallait déconnecter successivement chaque condensateur d'ajustement du condensateur principal, grâce à quoi on obtient une capacité résultante finale qui comprend la capacité du condensateur principal; (h) on con- necte cette capacité résultante finale en parallèle avec la capacité de référence pour former une nouvelle capacité de référence; et (i) on répète les étapes (a) à (h) avec un condensateur principal différent, jusqu'à ce qu'on ait uti- lisé tous les condensateurs principaux (14, 16, 18). 2. Procédé selon la revendication 1, caractérise en ce que: (a) chacun des ensembles de condensateurs d'ajus- tement comprend plusieurs condensateurs (20, 22, 24; 26, 28, , 32; 34, 36, 38, 40, 42), et les valeurs de capacité de ces condensateurs d'ajustement forment une série de valeurs dans laquelle chaque valeur est dans la plage comprise entre 0,5 et 1 fois la valeur précédente, les bornes de cette plage étant exclues; et (b) les condensateurs d'ajustement sont connectés à leur condensateur principal associé dans l'ordre allant de la plus grande capacité à la plus petite. 3. Procédé selon la revendication 1, caractérisé en ce que: (a) chacun des ensembles de condensateurs d'ajus- tement comprend plusieurs condensateurs (20, 22, 24; 26, 28, , 32; 34, 36, 38, 40, 42), dont les valeurs de capacité forment une série de valeurs à pondération binaire; et (b) les condensateurs d'ajustement sont connectés à leur conden- sateur principal associé dans l'ordre allant de la plus grande capacité à la plus petite. 4. Procédé pour faire fonctionner un convertisseur analogique-numérique, caractérisé en ce que des étapes d'ajustement de capacité séparées, faisant partie d'une procé- dure d'étalonnage en plusieurs étapes, sont séquentiellement entrelacées avec un ensemble de conversions analogique-numéri- que.