Brevet FR2587860A1 — publié le 19870327

Dispositif pour allouer des périodes dans une trame à des mots à fréquence de répétition différentes à transmettre notamment dans un bus distribué à des sources de données asynchrones La présente invention est relative, d'une manière générale, à une allocation dynamique de périodes d'allocation organisées en trame à des mots prédéterminés afin de les transmettre à des fréquences de répétition moyennes respectives comprises entre la fréquence de trame et la fréquence des périodes d'allocation.Plus particulièrement, 11 invention concerne un dispositif d'allocation pour allouer des. périodes d'allocation consécutives dans un bus distribué à plusieurs sources de données asynchrones, chacune des périodes d'allocation étant propre à être occupée par un mot, dit étiquette, identifiant l'une de sources actives ayant demandé une autorisation de transmettre des paquets de données dans un bus vers un concentrateur de paquets associé au dispositif d'allocation. L'invention est destinée en particulier à fournir un allocateur pour un système de multiplexage numérique temporel asynchrone à bus distribué, du genre décrit dans la demande de brevet français FR-A-2 553 609. Cet allocateur constitue des trames d'étiquettes identifiant des sources actives ayant demandé une autorisation de transmission de paquets, au moyen d'une mémoire de trame. Chaque trame est composée de N intervalles de temps consécutifs, dits périodes d'allocation, ayant chacun une durée prédéterminée o susceptible d'etre occupée par une étiquette de source. La mémoire de trame contient N cellules d'étiquettes lues cycliquement à la période de trame. Un premier inconvénient de la mémoire de trame est sa capacité importante. En effet le nombre N de cellules de la mémoire est égal au rapport dM/dm > où dlri et dm désignent respectivement des débits maximum et minimum des sources. En d'autres termes, une demande de transmission de paquets par une source au débit maximum requiert une écriture de l'étiquette de cette source dans les N cellules de la mémoire. Un second inconvénient de la mémoire de trame est la difficulté de sa gestion par un processeur central recevant des demandes d'autorisation de transmission des sources. Pour allouer un canal de débit di à une source d'étiquette Ei, il faut 1) que la mémoire de trame dispose d'au moins ni cellules libres, où ni est égal à di/dm lorsque le rapport di/d est un nombre entier, et est égal à ni = 1 + partie entière de (di /dm) lorsque le rapport di/dm n'est pas un nombre entier, et 2) que les ni cellules mémorisant l'étiquette Ei soient les plus équiréparties possible dans la mémoire afin de minimiser la capacité d'une file d'attente dans un paqueteur-multiplexeur servant de moyens pour accéder au bus de transmission de paquet par la source. Cette dernière contrainte est extrêmement sévère et constitue un handicap majeur pour ce type d'allocateur. En effet, des ruptures et établissements successifs de communications de débits variés ne créent pas nécessairement des cellules libres dans la mémoire correspondant à des périodes d'allocation les plus appropriées dans la trame pour commander une transmission de paquets régulière dans des paqueteurs-multiplexeurs de sources. Un défaut d'équirépartition des périodes d'allocation attribuées à chaque source active offre ainsi un risque de débordement de file d'attente d'autant plus critique que le débit de la source concernée est élevé. La présente invention a pour but principalement de réduire la capacité de la mémoire de trame. En outre, l'invention vise à améliorer la gestion de la répartition temporelle des transmissions d'étiquettes dans le bus distribué par le processeur central grâce au fait que le nombre de cellules de mémoire dans lesquelles sont écrites des étiquettes est considérablement réduit et qu'une même cellule de mémoire peut être lue plusieurs fois pendant une période de trame. L'invention permet également une bonne continuité dans le choix des débits multiplexés. Conformément à l'invention, un dispositif pour allouer des périodes d'allocation dans des trames transportées par un support de transmission numérique à des étiquettes, chaque période d'allocation ayant une durée o susceptible d'être occupée par au plus une étiquette, chaque trame ayant une durée T et contenant N périodes d'allocation consécutives, et chaque étiquette étant répétée dans des périodes d'allocation d'une trame à une fréquence moyenne respective comprise entre une fréquence minimale f = 1/T m et une fréquence maximale f M = 1/O = N/T, le dispositif comprenant des cellules de mémoire pour mémoriser chacune une étiquette, des moyens pour écrire chaque étiquette dans des cellules de mémoire en nombre déterminé en fonction de la fréquence de répétition moyenne de l'étiquette1 et des moyens pour lire cycliquement les cellules de mémoire selon un ordre prédéterminé pendant chaque trame, est caractérisé en ce que les cellules de mémoire sont regroupées en plusieurs mémoires ayant une capacité globale inférieure au nombre N de périodes d'allocation dans une trame, lesdites mémoires étant ordonnées par nombres croissants de leurs cycles de lecture pendant une trame de sorte que la lecture d'une cellule dans une mémoire donnée succéde à, ou bien précédé, un cycle de lecture de toute une mémoire associée à un nombre de cycles de lecture immédiatement supérieur à celui de ladite mémoire donnée, et en ce que le dispositif comprend des moyens pour multiplexer les étiquettes lues dans les mémoires en des trames dans ledit support de transmission. Les nombres de cycles de lecture des mémoires étant différents, ceci permet de choisir des mémoires pour chaque étiquette en fonction d'une relation linéaire liant la fréquence de répétition moyenne de l'étiquette avec les fréquences de lecture des mémoires, et ainsi d'obtenir toutes les fréquences de répétition d'étiquette dans une gamme comprise entre f et f M m avec un pas égal à fm. m D'autres avantages et caractéristiques de l'invention apparattront plus clairement à la lecture de la description suivante de réalisations préférées de l'invention en référence aux dessins correspondants annexés dans lesquels - la Fig.1 est un bloc diagramme schématique montrant l'organisation générale d'un système de multiplexage numérique temporel asynchrone à bus distribué déjà présentée dans la FR-A-2 553 609 - la Fig.2 est un diagramme temporel montrant une répartition d'étiquettes dans des trames transportées par un bus d'allocation selon l'invention et la FR-A-2 553 609 - la Fig.3 est un bloc diagramme détaillé d'un allocateur selon l'invention - la Fig.4 montre des diagrammes temporels de signaux d'horloge établis par une base de temps dans l'allocateur ; et - la Fig.5 montre des diagrammes temporels de signaux de lecture établis par la base de temps. Afin de mieux comprendre l'invention, on décrit une utilisation préférée du dispositif selon l'invention relative à la transmission de mots, appelés étiquettes, dans une trame d'un bus distribué pour un système de multiplexage numérique temporel asynchrone du genre décrit dans la FR-Â-2 553 609. Le dispositif selon l'invention pour cette utilisation est appelé "allocateur" 1. En référence à la Fig.1, l'organisation du système de multiplexage numérique temporel asynchrone est rappelée. Le système comprend un bus unidirectionnel 2 pour la transmission distribuée de paquets de données à partir de I sources de données S1 à vers un concentrateur de données CON relié à un réseau de commutation temporel asynchrone (non représenté). Par exemple, le système de multiplexage est une partie d'un réseau local d'entreprise ou d'une installation d'abonné à raccorder à un réseau de commutation numérique à intégration de service (RNIS) à travers le concentrateur CON. Chaque source constitue des moyens de transmission de données inclus dans un terminal du réseau local. Chaque source est raccordée au bus 2 à travers un paqueteur-multiplexeur respectif PM1 à PMI. . Chaque paqueteur-multiplexeur PM1 à Pfi est autorisé à transmettre un paquet de données dans le bus 2 sous la commande de l'allocateur l inclus dans le concentrateur CON par l'intermédiaire d'un bus unidirectionnel 3 distribué vers les paqueteurs-multiplexeurs. Les sources Sl à SI transmettent respectivement des données vers les paqueteurs-multiplexeurs PM1 à PMI à travers des voies numériques vNî à VNI ayant des débits respectifs dl à dI. Les débits dl à d1 sont différents entre eux en général, et sont compris entre un débit minimal dm et un débit maximal dH Les sources Sl à SI sont associées respectivement à des processeurs de commande PRO1 à PROI qui permettent de signaler à un processeur central 4 inclus dans le concentrateur CON des activations des sources.Le processeur central 4 est relié aux processeurs PRO1 à PROI à travers un réseau étoilé de liaisons bidirectionnelles 40l à 401 dans lequel transitent différents signaux de signalisation entre chaque source et le processeur 4afin que la source demande l'accès au bus 2 pour transmettre des données et signale ainsi son activation au début d'une communication ou afin que la source signale sa désactivation à la fin d'une communication. Dans la suite, on considère le fonctionnement de sources actives après l'échange de signaux de signalisation au début d'une communication. A un instant donné, des sources sont actives et d'autres sources sont inactives. Chaque paqueteur-multiplexeur PM1 à PMI rassemble en paquets le signal numérique transmis par la voie numérique VNI à VNI de la source active associée Sl à SI. Chaque paquet à transmettre dans le bus 2 est constitué d'un bloc ayant un nombre prédéterminé de bits b = k.e, où k est un entier, et d'une étiquette de source E1 à EI ayant e bits précédant le bloc. Une étiquette E i est un mot binaire représentatif du numéro i de la source Si, où i est un entier variant de l à I.Le bus 2 transporte en mode asynchrone les paquets multiplexés dans le temps délivrés par des paqueteurs-multiplexeurs associés à plusieurs sources actives simultanément ayant reçu des autorisations de transmission sous forme d'étiquettes à partir de l'allocateur 1 à travers le bus d'allocation 3. Comme montré à la Fig.2, le bus 3 transporte une trame périodique ayant une durée T partagée en N intervalles temporels 1T1 à ITN ayant chacun une période d'allocation égale à e. Chaque intervalle IT est propre à être occupé par une étiquette E. Les étiquettes E sont multiplexées dans la trame T par l'allocateur en fonction des débits dl à dI des sources actives. Dans le bus 2, un paquet est transmis par une source active pendant une durée inférieure à e en réponse à l'étiquette de la source. Pour un débit maximal dM des sources, le paramètre temporel e de la trame est déterminé en fonction de caractéristiques de transmission du bus de transmission de paquets 2 et des nombres de bits e et b, comme indiqué dans la FR-A-2 553 609. Sachant qu'un seul paquet à la fois ne peut être transmis dans un intervalle 8, le débit maximal des sources est dH = b/e ce qui correspond à une fréquence maximale de transmission d'étiquette = = 1/e. A contrario, pour qu'un paqueteur-multiplexeur délivre seulement un paquet pendant la durée de trame T, il faut que le débit minimal d des sources soit d = b/T = b/(Ne) ce qui m m correspond à une fréquence minimale d'étiquette f = 1/T = fn/N. Pour une source Si ayant un débit di compris entre le débit minimal d et le débit maximal 411 l'étiquette m correspondante Ei est répétée dans la trame T un nombre de fois ni tel que: ni = di/dm si le rapport dizdm est un nombre entier ; ou n. = (partie entière de (di/dm)) + 1 Si le rapport d /d n'est pas un nombre entier. Dans tous les cas, comme on le verra dans la suite, l'allocateur 1 recherche de préférence à répéter quasi-périodiquement chaque étiquette Ei à la fréquence de répétition correspondante fi afin d'éviter un débordement d'une file d'attente destinée à fournir des paquets incluse dans le paqueteur-multiplexeur PHi Dans le cas où le rapport d Id n'est pas un nombre entier, le dernier paquet autorisé à être transmis dans la trame T du bus 2 par le paqueteur-multiplexeur correspondant PM. comprend un nombre de bits inférieur à p = e+b et peut être transmis tel quel avec des bits de bourrage selon un procédé connu, ou peut être transmis avec une partie du bloc suivant au début de la trame suivante comme décrit dans la FR-A-2 533 609. En se référant maintenant à la Fig.3, l'allocateur 1 comprend X circuits de mémorisation 51 à 5X reliés au processeur central 4 à travers un bus bidirectionnel commun de données, d'adresses et de commandes en écriture et lecture 41, un circuit de multiplexage 6 pour multiplexer des étiquettes sortant des circuits 51 à 5X en trames transportées par une ligne numérique 30 dans le bus 3, et une base de temps 7 pour produire divers signaux logiques propres au fonctionnement de l'allocateur. Chaque circuit de mémorisation 5 , où k est un entier x compris entre 1 et X, comprend une mémoire 51 du type RAM ayant x une capacité de Y cellules propres à mémoriser chacune une x étiquette quelconque ayant e bits. Toutes les mémoires 511 à dans le circuit 51 à 5X sont accessibles en écriture et lecture par le processeur central 4. Des opérations d'adressage et d'écriture sont effectuées au moyen de registres tampon d'écriture d'étiquette 521 à 52X et de registres d'adresse 531 à 53X inclus respectivement dans les circuits 51 à 5X pendant des deuxièmes demi-périodes des périodes d'allocation e. Ces dernières opérations consistent à adresser une paire de registres 531 et 521 à 53X et 52X par le processeur 4 et à charger cette paire de registres adressée respectivement d'une adresse de cellule de la mémoire associée 511 à 51X correspondante et d'une étiquette transmises par le bus 41.Puis pendant la seconde demi-période de la période d'allocation i, le ou les registres adressés 531 à 53x fournissent les adresses d'écriture aux mémoires associées 511 à à à travers des multiplexeurs d'adresses associés 541 à et etles étiquettes chargées dans les registres adressés 52 à 52X sont écrites dans lesdites mémoires associées 511 à 51 sous la commande d'un signal e. h13 fourni par la base de temps 7.De telles opérations sont décidées par le processeur central 4 en réponse à une demande d'autorisation de transmission de la source correspondante Si à travers la liaison 40. afin d'écrire dans des cellules déterminées des mémoires 511 à 51X une ou plusieurs fois l'étiquette correspondante E i en fonction du débit de la source Si, comme on le verra dans la suite. Ces opérations sont également effectuées pour effacer l'étiquette Ei et la remplacer par un mot prédéterminé, lorsque la source S. signale au processeur 4 une demande de déconnexion du bus 2. Le mot prédéterminé précédent est différent de tous les mots d'étiquette E1 à EI et ne contient par exemple que des bits "0". Des opérations de lecture sont effectuées par le processeur central 4 au moyen de registres d'adresses 531 à 53 et de registres de lecture d'étiquette 551 à 55X reliés respectivement à des bus de sortie d'étiquette à e fils 5101 à 510X des mémoires 511 à 51x; les registres 531 à et à à 55X étant adressés via le bus 41.Pendant la seconde demi-période de la période d'allocation 0, le registre 551 à peut être adressé par le processeur central 4 via le bus 41 afin de fournir, en réponse à un signal e.h13 produit par la base de temps, le mot d'étiquette à bits parallèle lu au processeur 4 via le bus 41 ; cette opération de lecture sert à vérifier une écriture précédente du mot d'étiquette ou à rechercher si la cellule lue précédemment contient le mot prédéterminé à bits "0" et est donc libre pour l'affecter à une source ayant requis une demande d'autorisation de transmission de paquet. Une telle recherche de cellules libres permet de répartir au mieux les écritures d'une étiquette dans une mémoire et donc répartir au mieux les périodes d'allocation devant être occupée par l'étiquette dans une trame. Par contre la lecture des mémoires pour allocation est effectuée selon une séquence d'adresses à la fréquence de trame préétablie par la base de temps 7, grâce à des compteurs de sortie 561 à 56X modulo Y1 à YX recevant des signaux de comptage respectifs t à tx fournis par la base de temps 7.Pendant la première demi-période d'une période d'allocation 8r l'un des compteurs 561 à 56X fourni une adresse de lecture de cellule à la mémoire associée 511 à Six à travers le multiplexeur d'adresse respectif 541 à 54X' et ladite mémoire applique l'étiquette lue dans la cellule adressée à un registre tampon de sortie 571 à 57X chargé sous la commande d'un signal e.h5 fourni par la base de temps 7. Les registres de sortie 571 à 57X sont vidés systématiquement pendant la seconde demi-période des périodes d'allocation e sous la commande d'un signal h.e fourni par la base de temps 7, afin de sérialiser les étiquettes à e bits lues en sorties 501 à 50X des circuits de mémorisation. Seule l'étiquette effectivement lue pendant la première demi-période de la période précitée o suite à un adressage par l'un des compteurs 561 à 56X est sélectionnée par un multiplexeur d'étiquettes 61 inclus dans le circuit 6.Le multiplexeur 61 comporte X entrées reliées respectivement aux sorties 501 à 50g qui sont adressées respectivement par des signaux tml à tmX produits par la base de temps 7 à partir des signaux tl à Conjointement à la transmission des étiquettes dans la ligne 30 pendant les secondes demi-périodes des périodes e par une sortie du multiplexeur 61, le bus d'allocation 3 transmet respectivement dans deux autres lignes numériques 31 et 32, un signal o composé de créneaux ayant une largeur O/2 et encadrant les étiquettes et un signal d'horloge h à la fréquence des bits d'étiquette 2e/e fournis par la base de temps 7 à travers des lignes de retard convenables 62 et 63. Sachant que le débit d est imposé, l'une des mémoires, m telle que la mémoire 51riz doit être lue une seule fois pendant une période de trame T afin d'obtenir une fréquence minimale d'étiquette f = d /b = 1/T correspondant à la lecture d'une m m seule étiquette d'une source au débit minimal d . De même, m sachant que le débit dH est imposé, une autre mémoire, telle que la mémoire 51x, doit être lue entièrement pendant une période de trame T afin d'obtenir une fréquence voisine de la fréquence maximale d'étiquette fun = dM/b = 1/8 correspondant à la lecture de N étiquettes environ émanant d'une source au débit maximal.Les autres mémoires 512 à 51X 1 sont également lues cycliquement x-1 afin d'obtenir des fréquences intermédiaires fi comprises entre f et f Par ailleurs, pour satisfaire à l'obligation de m H quasi-répartir les transmissions de paquets à partir d'une même source Si en vue d'éviter des débordements d'une file d'attente du type FIFO formant les paquets dans le paqueteur-multiplexeur associé PHi au fur et à mesure de l'arrivée des bits par la voie numérique VNi, et donc de quasi-répartir des demandes d'allocation sous la forme d'étiquettes Ei dans la trame T, les cycles de lecture de chacune des mémoires 511 à Six doivent être répartis au mieux pendant la période de trame T. Selon l'invention, la lecture d'une cellule dans la mémoire 51 succéde à , ou bien précéde, un cycle de lecture de toute la x mémoire 51 Par exemple, lorsque X = 4, le cycle global des lectures des mémoires 511 à Six pendant une trame T est le suivant, en désignant par LM4 = LMX un cycle complet de lecture de la mémoire 514 = 51x et C(x,y) une cellule de rang y, compris entre 1 et Y , dans la mémoire 51 x x 1) LM4,C(3,1),LM4,C(3,2),..LM4,C(3,Y3-1),LM4,C(3,Y3),C(2,- 2) LM4,C(3,1),LM4,C(3,2),..LM4,C(3,Y3-1),LM4,C(3,Y3),C(2,- Y2-1) LM4,C(3,1),LM4,C(3,2),..LM4,C(3,Y3-1),LM4,C(3,Y3),C(2,- Y2) 2 C(l,l) LM4,C(3,1),LM4,C(3,2),..LM4,C(3,Y3-1),LM4,C(3,Y3),G(2,- 1) LM4,C(3,1),LM4,C(3,2),..LM4,C(3,Y3-1),LM4,C(3,Y3),C(2,- Y2) C(1,2) LM4,C(3,1),LM4,C(3,2),..LM4,C(3,Y3-1),LM4,C(3,Y3),C(2,- 1) LM4,C(3,1),LM4,C(3,2),..LM4,C(3,Y3-1),LM4,C(3,Y3),C(2,- ) 2 LM4,C(3,1),LM4,C(3,2),..LM4,C(3,Y3-1),LM4,C(3,Y3),C(2,- 1) LM4,C(3,1),LM4,C(3,2),..LM4,C(3,Y3-1),LM4,C(3,Y3),C(2,- Y2) La trame ainsi constituée comporte un nombre N de périodes d'allocation tel que N = (((Y4 + 1)Y3 + 1)Y2 + ou N = + Y3.Y2.Y1 + Y2Y1 +Y1 qui peut s'écrire x=X p=x N = S P , avec P = H Y et YO = 1, x x p x = 1 p=0 x-1 étant égal au nombre de cycles de lecture de la mémoire 51 pendant une trame. Ainsi, selon l'exemple précédent pour lequel la fréquence moyenne de lecture d'une cellule dans la mémoire M1 est égale à 1/T, celle d'une cellule dans la mémoire M2 est Y1/T, celle d'une cellule dans la mémoire M3 est Y2.Y1/T, et celle d'une cellule dans la p = X-1 mémoire = M4 est Yp)/T v Y )/T =Y3.Y2. p p = 0 Ces dernières fréquences correspondent à des débits de source respectivement égaux à b/T, Yl.b/T, Y2.Y1.b/T, et p = X-1 E H Yp)b/T = Y3.Y2. Y1.b/T p=O Les X mémoires 511 à 51 sont alors considérées comme des x "boîtes de poids binaire'' p = 0 à p = X-1 par le processeur central 4 lorsque celui-ci écrit l'étiquette Ei désignant une source de données Si à débit di dans les mémoires. Si Q1 à désignent des nombres de cellules dans les mémoires 511 à 51X dans lesquelles l'étiquette E. est écrite, ces nombres entiers satisfont les relations suivantes fi=di/b= (Qx~xp-1 P )/T+R/T où Px-1 est le plus grand produit des capacités de mémoire tel que p = x-l Px-1 = H Y = p p = 0 di/(b/T) = di/d est un nombre entier et est égal à 1 lorsque di/dm n'est pas un nombre entier.Le calcul des nombres Q1 à Qx pour un débit di d'une source active est effectuée par le processeur central 4 en comparant fi = di/b aux produits P à PO = 1 pour déterminer Px-1 en effectuant successivement la division fiT/Px-1 ayant pour quotient entier Q et pour reste R , puis la division R /P ayant pour quotient entier x x s2 et pour reste R x-1,... puis la division R3/P1 ayant pour quotient entier Q2 et pour reste R2 = (partie entière de R2) + R = Q1 + R et en donnant au coefficient R la valeur O si R2 est un entier et la valeur 1 si R2 n'est pas un entier. Selon le cycle global de lecture des mémoires 511 à Six précédent pendant une trame T, il apparat que l'équirépartition temporelle des étiquettes est partiellement obtenue automatiquement pour des débits élevés ; en effet, par exemple la lecture de la cellule C(3,Y3) dans la mémoire 513 est toujours suivie de la séquence : lecture d'une cellule dans la mémoire 512, LM4, C(3,1),LN4,C(3,2),...LN4,C(3,Y3-1), à l'exception de la fin d'un cycle de lecture de la mémoire 512, où la lecture de la cellule C(2 > Y2) est suivie de la lecture d'une cellule de la mémoire 511. Le cycle de lecture est tel qu'il est impossible que deux mots dans les mémoires M3 = N##i à M1 se succèdent dans deux périodes d'allocation o consécutives. Cependant, un décalage d'un ou plusieurs intervalles de temps o dans la transmission d'étiquettes pour des sources à débits élevés se traduit par un risque de débordement dans les files d'attente des paqueteurs-multiplexeurs correspondants. C'est pourquoi, la quasi-périodicité des cycles de lecture de la mémoire six correspondant à des débits élevés de source est améliorée, selon une seconde réalisation, en insérant systématiquement et immédiatement avant pour l'exemple précité, ou bien après, la lecture d'une cellule de l'une des mémoires 51X 1 à 51, un cycle complet de lecture de la mémoire 51x. Selon l'exemple précédent, l'amélioration consiste à remplacer "C(2,1)" à "C(2,Y2)" et "C(1,1)" à "C(1,Y1)" par "LM4,C(2,1)" à "LM4,C(2,Y2)" et "LM4,C(1,1)" à "LM4,C(1,Y1)", respectivement. Pour cette seconde réalisation, le cycle global des lectures des mémoires 511 à 51x pendant une trame T est le suivant pour X = 3, en désignant par LM3 =LMx, un cycle complet de la mémoire 513 = 51 correspondant aux lectures successives des x cellules C(3,1) à C(3,Y3) LM3,C(2,i) LM3,C(2,2) LM3,C(2,Y2-1) LH3,C(2,Y2) LM3,C(1,1) LM3,C(2,1) LM3,C(2,Y2) LM3,C(i > 2) LM3,C(2,1) LH3,C(2 > Y2) LM3,C(l,Yl-l) LH3,C(2,i) LM3,C(2,Y2) LM3,C(1,Y1). La trame selon cette seconde réalisation comporte un nombre N de périodes d'allocation e tel que x = X x = N = (# P ) + (# Px) Yx x x = 1 x=i Les fréquences moyennes de lecture d'une cellule dans les mémoires M1 à MX -1 sont respectivement égales à 1/T, Y1/T, p = x-2 Y2.Y1/T,...Px-2/T = ( Yp) /T, et la fréquence moyenne p = O de lecture d'une cellule dans la mémoire Mx est égale à (Yx-1+1)(Yx-2+1)... (Y3+1) (Y2+1)Y1/T p = X-l ( # (Y + 1))Y1/T = P'/T p i/T p = 2 Toujours selon cette seconde réalisation, la répartition des étiquettes Ei d'une source de données Si à débit di est donnée par le calcul de quotients qx à ql indiquant les nombres de cellules dans les mémoires 50 à 501 devant contenir x 1 l'étiquette Ei, en satisfaisant les relations suivantes : fi=di/b=(Qx.P'x-1+ Px-2 +...Q3.P2+Q2.P1+Q2- .P1+Q1.P0) /T+R/T où P' 1 est égal à P' lorsque fi > = P', et est égal au plus grand des produits de capacités de mémoire PO a PX 2 qui est inférieur ou égal à fi lorsque fi En pratique, les capacités de mémoire Y1 à YX sont de préférence égales à une capacité de mémoire commercialisée afin de diminuer le coût de l'allocateur. Pour X = 3 mémoires ayant une capacité de Y = 16 cellules, la trame T selon la seconde réalisation transporte au plus x = 3 x=i N = (# Yx) + (Z Yx) Y étiquettes x = 1 x = 1 Soit N = 163+162+16+162 ou N = 16.17.17 = 4624 étiquettes. Ainsi, l'invention réduit considérablement la capacité de mémoire de l'allocateur à 3Y = 48 cellules de mémoires, alors que selon la technique antérieure décrite dans la FR-A-2 553 609, la mémoire de trame possède N = 4624 cellules. Les Figs.3 à 5 illustrent respectivement un allocateur 1 et des signaux produits par la base de temps 7 dans cet allocateur pour l'exemple précédent avec X = 3 et Y = 16. La base de temps 7 comprend une horloge 70 fournissant le signal d'horloge h à la fréquence des bits d'étiquettes 2e/# dans la ligne 30 du bus d'allocation, et un diviseur de fréquence par 2e 71 pour fournir un signal o à la fréquence d'allocation 1/8 qui est à l'état "1" pendant les premières demi-périodes des périodes 0, et à travers un inverseur 72, le signal complémentaire 0. Un décodeur logique 73 recevant les signaux h, e et e établit des signaux impulsionnels ho à h15 ayant des impulsions de longueur 8/4e respectivement déphasés entre eux de 0/2e, comme montré à la Fig.4, afin de produire les divers signaux destinés aux opérations de commande d'écriture et lecture des mémoires 501, 502 et 503. La base de temps 7 comprend également un compteur 74 modulo (Y3 + 1) = 17 et un compteur 75 modulo (Y2 + 1) = 17 reliés en série à la sortie du diviseur 71 en vue de fournir les signaux t3, t2 et t1. Une première porte ET 76 ayant une première entrée recevant le signal e et une seconde entrée reliée à la sortie du premier compteur 74 à travers un inverseur 77 fournit le signal t3 utilisé pour la lecture cyclique de la mémoire 513 au moyen du compteur 563.Le signal t3 offre des suites de Y3 = 16 impulsions de largeur 0/2 espacées entre elles d'une période d'allocation pour permettre la lecture des mémoires 501 et 502. Une seconde porte ET 78 ayant une première entrée reliée à la sortie du premier compteur 74 et une seconde entrée reliée à la sortie du second compteur 75 à travers un inverseur 79 fournit le signal t2 utilisé pour la lecture cyclique de la mémoire 512 au moyen du compteur 562. Le signal t2 offre 16 impulsions de largeur 8/2 quasiment équiréparties pendant (Y3+1)(Y2+1) = 289 durées d'allocation consécutives. Le signal sortant du second compteur 75 constitue le signal t1 utilisé pour la lecture cyclique de la mémoire 511 au moyen du compteur 561. Le signal t1 offre une impulsion de largeur 8/2 toutes les (Y3 + 1).(Y2 + 1) = 172 = 289 périodes d'allocation à partir du début d'une trame T. Dans le circuit de multiplexage 6, les signaux tml et tm2 sont respectivement identiques aux signaux t1 et t2, et le signal tm3 est produit à partir d'une porte NON-OU 64 ayant deux entrées recevant respectivement les signaux tl et t2. Par exemple, pour des paquets à b = 120 bits et pour un débit maximum de source dM = 124 Mbit/s, la durée d'allocation e est au plus égale à b/dM = 120/(124.106) s, soit e = T D 4624.933,3.109 s = 4,315 ms.Le débit minimal d'une source dont l'étiquette est écrite uniquement dans la mémoire 511 et une seule fois dans celle-ci, est égal à d = b/T = 27,8 kbit/s ; le m débit d'une source dont l'étiquette est écrite uniquement dans la mémoire 512 et une seule fois dans celle-ci, est égal à b.Y1/T = 444,8 kbit/s ; et le débit d'une source pour laquelle son étiquette est écrite uniquement dans la mémoire 513 et une seule fois dans celle-ci > est égal à b.(Y2+1).Y1/T = 7,5617 Mbit/s.Le débit maximum d'une source dont 11 étiquette est écrite dans toutes les cellules des trois mémoires, est égal à dH = (Y3Y2Y1 + Y2Yl+Yl + Y1Y3)b/T = Nb/T soit dM =4624.120/(4,315.10-3) bit/s = 128,6 Hbit/s. Par exemple, pour une voie numérique VNI, tel qu'un canal vidéo, au débit de 61 Mbit/s, l'étiquette Ei est écrite Q3 = partie entière de (61/7,5617) = partie entière de (8,0669) = 8 fois dans la mémoire 513. est écrite Q2 = partie entière de (0,0669 x 7,5617/0,448) = partie entière de (1,1372) = 1 fois dans la mémoire 512r et est écrite Q1+R =partie entière de (0,1372 x 0,448/27,8)+R = partie entière de (2,19)+R = 3 fois dans la mémoire 511. Pour que la répartition temporelle des étiquettes du canal à 61 Mbit/s soient satisfaisantes, les étiquettes de ce canal sont écrites dans des cellules de la mémoire 513 ayant des adresses de même parité. REVENDICATIONS 1 - Dispositif pour allouer des périodes d'allocation dans des trames transportées par un support de transmission numérique (3) à des étiquettes (E1 à E1), chaque période d'allocation ayant une durée o susceptible d'être occupée par au plus une étiquette, chaque trame ayant une durée T et contenant N périodes d'allocation consécutives, et chaque étiquette (Ei) étant répétée dans des périodes d'allocation d'une trame à une fréquence moyenne respective (fi) comprise entre une fréquence minimale f = 1/1 m et une fréquence maximale fM = 1/8 = N/T, le dispositif comprenant des cellules de mémoire pour mémoriser chacune une étiquette, des moyens (52, 53) pour écrire chaque étiquette dans des cellules de mémoire en nombre déterminé en fonction de la fréquence de répétition moyenne de l'étiquette, et des moyens (56) pour lire cycliquement les cellules de mémoire selon un ordre prédéterminé pendant chaque trame, caractérisé en ce que les cellules de mémoire sont regroupes en plusieurs mémoires (511 à Six) ayant une capacité globale (eux) inférieure au nombre N de périodes d'allocation dans une trame, lesdites mémoires étant ordonnées par nombres croissants de leurs cycles de lecture pendant une trame de sorte que la lecture d'une cellule dans une mémoire donnée succéde à, ou bien précéda, un cycle de lecture de toute une mémoire associée à un nombre de cycles de lecture immédiatement supérieur à celui de ladite mémoire donnée, et en ce que le dispositif comprend des moyens (6) pour multiplexer les étiquettes lues dans les mémoires en des trames (T) dans ledit support de transmission (3). 2 - Dispositif conforme à la revendication 1, caractérisé en ce que lesdites mémoires (511 à 51x) ont des capacités (Y1 à Yx) différentes. 3 - Dispositif conforme à la revendication 1, caractérisé en ce que lesdites mémoires (511 à 51x) ont des capacités (Y) égales. 4 - Dispositif conforme à l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comprend des moyens (4) commandant les moyens pour écrire (53, 52) pour calculer des nombres (Q1 à de decellules dans les mémoires (511 à 51x) dans lesquelles une étiquette (Ei) est à écrire, en fonction de la fréquence de répétition moyenne (fi) de l'étiquette. 5 - Dispositif conforme à la revendication 4, caractérisé an ce qu'il comprend des moyens (53,55) pour lire et délivrer sélectivement des étiquettes lues aux moyens pour calculer (4) afin que ceux-ci sélectionnent des cellules libres dans les mémoires (511 à 51x) dans lesquelles sont à écrire une étiquette, en fonction desdits nombres calculés (Q1 à QX) des cellules libres dans une même mémoire étant sélectionnées de préférence de sorte que les lectures de ces cellules sont quasiment équirépartias dans le cycle de lecture de ladite mémoire. 6 - Dispositif conforme à l'une quelconque des revendications 1 à 5, caractérisé en ce que les capacités Y1 à YX des mémoires (511 à 51x) sont telles que x=X p=x N = # Px avec Px = H Yp, et Y0 = 1 x=l p=O où X désigne le nombre de mémoires et x désigne un indice variant de 1 à x et associé à une mémoire ayant une capacité Y x et Px-1 désigne le nombre de cycles de lecture par trame de la mémoire ayant la capacité Yx. x 7 - Dispositif conforme aux revendications 4 et 6, caractérisé en ce que les nombres Q1 à Qx de cellules dans les mémoires (511 à 51x) de capacités Y1 à Y dans lesquelles une x étiquette (Ei) de fréquence de répétition moyenne fi est à écrire, satisfont la relation suivante : fiT = Qx.Px-1+Qx-1.Px-2+... .Q3.P2+Q2.P1+Q1+R où T est la durée d'une trame, Px 1 est le plus grand produit des capacités de mémoire inférieur ou égal à fi, et R est égal à 0 lorsque fiT est un nombre entier et est égal à 1 lorsque fiT n'est pas un nombre entier. 8 - Dispositif conforme à l'une quelconque des revendications 1 à 5, caractérisé en ce qu'un cycle complet de lecture de la mémoire (51x) associée au plus grand nombre des cycles de lecture des mémoires succède à ou précède immédiatement la lecture de chacune des cellules des autres mémoires (51X-1 à 511). 9 - Dispositif conforme à la revendication 8, caractérisé en ce que les capacités Y i -à YX des mémoires (511 à 51x) sont telles que où X désigne le nombre de mémoire et x désigne un entier variant de 1 à X et associé à une mémoire ayant une capacité Y et Px-1 désigne le nombre de cycles de lecture par trame de la mémoire ayant la capacité Y avec x x lecture de la mémoire ayant la capacité Yx étant égal à p=x-i P' = (E (Yp+i))Y1 p=2 10 - Dispositif conforme aux revendications 4 et 9, caractérisé en ce que les nombres Q1 à Qx de cellules dans les mémoires (501 à 50x) de capacités Y1 à Y dans lesquelles x une étiquette (Ei) de fréquence de répétition moyenne fi est à écrire, satisfont la relation suivante fiT=Qx.P'x-1+Qx-1.Px-2+... Q3.P2+Q2.P1+Q1.P0+R où T est la durée d'une trame, P'x-1 est égal à P' lorsque > = P', et est égal au plus grand des produits de capacités Po à PX-2 qui est inférieur ou égal à fi lorsque fi 11 - Dispositif conforme à l'une quelconque des revendications 1 à 10, caractérisé en ce que les étiquettes (E1 à E1) sont des mots identifiant respectivement des sources de données asynchrones (S1 à SI) ayant des débits différents sensiblement proportionnels aux fréquences d'étiquette (fl å à dans un rapport prédéterminé (b), ledit dispositif recevant des demandes de transmission de données (401 à 40I) accompagnées des débits de sources actives afin que les moyens pour écrire (52, 53) n'écrivent que des étiquettes de sources actives dans les mémoires en fonction des débits de ces sources actives.