Brevet FR2588707A1 — publié le 19870417

AMPLIFICATEUR OPERATIONNEL INTERNE ENTIEREMENT DIFFERENTIEL POUR CIRCUITS INTEGRES CMOS La présente invention concerne un amplificateur opérationnel entièrement différentiel, prévu pour être réali- sé sous la forme d'un amplificateur "interne" dans des cir- cuits intégrés monolithiques fabriqués avec la technique CMOS, prévu de façon caractéristique pour des intégrateurs. Parmi les amplificateurs opérationnels incorporés dans des circuits intégrés monolithiques, très peu sont des- tinés à attaquer une charge externe au circuit. Pour ces amplificateurs (qu'on appelle "amplificateurs de sortie"), la charge est imprévisible aussi bien en nature qu'en valeur (à titre d'exemple, il peut s'agir d'une charge résistive de moins de 1 kiloohm ou d'une charge capacitive de plusieurs centaines de picofarads), et ces amplificateurs doivent en outre être capables de supporter un signal de mode commun élevé sur les entrées. La plupart des amplificateurs opérationnels qu'on utilise dans des circuits intégrés MOS attaquent au contraire des charges internes, qui sont définies de façon exacte pen- dant la phase de conception et sont souvent d'un type unique- ment capacitif (de quelques picofarads); ces amplificateurs sont ce qu'on appelle des amplificateurs opérationnels "internes" qui, en outre, ne doivent pas nécessairement sup- porter des tensions de mode commun sur les entrées. On utili- se de façon caractéristique un amplificateur de cette sorte en intégrateur. On attend de ces amplificateurs opérationnels les principales propriétés suivantes: a) un gain en boucle ouvert élevé; b) une bonne aptitude à l'attaque de charges uni- quement capacitives; c) un temps de stabilisation court; d) une grande excursion du signal de sortie; e) une faible dissipation de puissance; f) un faible bruit d'entrée équivalent; g) une réfection élevée de perturbations superpo- sées sur l'alimentation; h) une faible aire occupée. On a assisté récemment à un développement de l'uti- lisation d'amplificateurs comportant une sortie différentiel- le, dans lesquels le signal de sortie n'est pas constitué par la différence entre une tension unique et une référence fixe (comme dans des amplificateurs dissymétriques), mais par la différence entre les deux sorties, qui sont symétriques par rapport à la référence fixe. Cette référence est fixée à une valeur qui est équidistante des valeurs des alimentations. Dans ces amplificateurs, un problème important réside donc dans la conception d'une boucle de réaction qui force la com- posante de mode commun de la tension de sortie à une tension proche de la référence, afin que l'excursion du signal de sortie puisse être symétrique. L'utilisation d'amplificateurs entièrement diffé- rentiels s'est développée essentiellement du fait qu'on obtient de cette manière une bien meilleure réfection des perturbations de l'alimentation, et également du fait qu'on dispose d'une excursion du signal de sortie qui est le dou- ble de celle qu'on peut obtenir avec des amplificateurs dissymétriques. Certains modes de réalisation d'amplificateurs opérationnels entièrement différentiels sont décrits dans l'article "MOS Operational Amplifier Design - A Tutorial Overview", par P.R. Gray et R.G. Mayer, paru dans IEEE Jour- nal of Solid - State Circuits, vol. SC-17, no 6, décembre 1982. Dans la technologie NMOS, on fabrique ces amplifi- cateurs avec deux étages, pour obtenir le gain élevé qui est exigé. On trouve également des exemples de ces amplificateurs à deux étages en technologie CMOS. Ces amplificateurs à deux étages ont l'inconvénient de nécessiter un condensateur de compensation qui est proportionnel à la capacité de charge; outre le fait qu'elle occupe une aire non négligeable, cette compensation peut être critique pour la stabilité de l'ampli- ficateur et, en outre, elle varie en fonction de la situation spécifique dans laquelle l'amplificateur est employé, du fait que la charge sera généralement différente. La capacité de compensation allonge également le temps de stabilisation lorsque la capacité de la charge augmente. On sait qu'on peut supprimer ces inconvénients dans un amplificateur différentiel intégré en employant un étage d'entrée différentiel suivi par un étage "cascode replié", qui est le véritable étage produisant le gain, c'est-à-dire celui dans lequel se trouve le noeud à haute impédance. De cette manière, le condensateur de compensation est éliminé, ce qui élimine les problèmes de stabilité, mais il s'avère que le temps de stabilisation est allongé dans tous les cas par la capacité de charge elle-même. L'invention vise à améliorer la solution à un seul étage connue, à réduire le nombre de transistors utilisés et à réduire ainsi à la fois l'aire occupée et la puissance dissipée, tout en maintenant des caractéristiques qui sont semblables à celles de la solution connue. L'invention atteint ce but, ainsi que d'autres buts et avantages qui apparaîtront mieux par la suite, grâce à un amplificateur opérationnel interne entièrement différen- tiel pour des circuits intégrés du type CMOS, comprenant deux circuits cascodes CMOS, identiques l'un à l'autre, comportant chacun un premier transistor et une second transistor avec un canal d'une première polarité, et des troisième et quatrième transistors avec un canal de la polarité opposée, et le drain du premier transistor est connecté à la source du second transistor, le drain du quatrième transistor est connecté à la source du troisième transistor, les drains des second et troisième transistors sont connectés l'un à l'autre et for- ment l'une des bornes de sortie de l'amplificateur, les sour- ces des premiers transistors des deux circuits cascodes sont toutes deux connectées au drain d'un cinquième transistor ayant la première polarité, dont la source reçoit une premiè- re tension d'alimentation, et les sources des quatrièmes transistors des deux circuits cascodes reçoivent une seconde tension d'alimentation, et les deux signaux d'entrée sont appliqués, par l'intermédiaire de moyens de commutation et de condensateurs simulant des résistances d'entrée, aux grilles respectives des deux premiers transistors, tandis que les trois autres grilles de chaque circuit cascode sont polarisées par des tensions de polarisation fixes respecti- ves, la grille du cinquième transistor étant polarisée par une tension de polarisation fixe spéciale à l'aide de moyens de commutation et de condensateurs constituant un circuit de réaction de mode commun. L'invention sera mieux comprise à la lecture de la description qui va suivre d'un mode de réalisation, donné à titre d'exemple non limitatif. La suite de la description se réfère aux dessins annexés sur lesquels: La figure 1 est un schéma de circuit d'un amplifi- cateur opérationnel entièrement différentiel connu; La figure 2 est un schéma de circuit d'un amplifi- cateur opérationnel entièrement différentiel conforme à un mode de réalisation préféré de l'invention; La figure 3 est un diagramme de Bode indiquant le fonctionnement de l'amplificateur de la figure 1 lorsque la charge varie; La figure 4 montre un exemple de configuration physique pour la réalisation d'un amplificateur conforme au schéma de circuit de la figure 2; et La figure 5 est un exemple d'une application d'un amplificateur conforme à l'invention pour former un intégra- teur entièrement différentiel. En considérant la figure 1, on décrira un amplifi- cateur opérationnel différentiel qui constitue l'exemple de l'art antérieur qui est le plus proche de celui de l'inven- tion. L'amplificateur est du type "cascode replié", avec deux branches de circuit et un étage d'entrée différentiel. Une branche du circuit comprend un premier transistor Ml ayant un canal N, dont le drain est connecté à la source d'un second transistor identique M2. Un troisième transistor M3, ayant un canal P, est connecté par son drain au second transistor M2 et il est connecté par sa source au drain d'un quatrième transistor M4, dont la source est placée à une tension d'alimentation positive fixe VDD. La source du pre- mier transistor M1 est connectée au drain d'un transistor M5 ayant un canal N, dont la source est connectée à une tension d'alimentation négative fixe VSS. Les grilles des quatre transistors sont polarisées par des tensions de polarisation fixes respectives VB1, VB2, VB3, VB4. Le noeud Q entre les transistors M1 et M2 est atta- qué par le drain d'un transistor à canal P, M7, qui appar- tient à un étage d'entrée différentiel comprenant, outre ce transistor M7, un autre transistor symétrique M6, et les sources de ces deux transistors sont alimentées par le drain d'un transistor M8, ayant également un canal P, dont la source est alimentée par la tension d'alimentation VDD, et dont la grille est polarisée par la tension VB4 qui polarise également M4. Les grilles des transistors M6 et M7 reçoivent les signaux d'entrée Vi+ et Vi-, c'est-à-dire des signaux se présentant respectivement sous forme directe et sous forme inversée. Une seconde branche du circuit "cascode replié" comprend des transistors Mll, M12, M13, M14, identiques aux transistors M1, M2, M3, M4 décrits ci-dessus, et connectés de la même manière les uns aux autres et aux tensions d'ali- mentation et de polarisation. Le noeud R entre les transistors Mll et M12 est attaqué par le drain du transistor M6 de l'étage différentiel décrit ci-dessus. Les drains H, K des seconds transistors dans les deux branches de circuit constituent les deux bornes de sor- tie de l'amplificateur, et les signaux de sortie différen- tiels Vu+ et Vu- sont en outre appliqués aux entrées d'un circuit de réaction de mode commun CRMC, connu en lui-même, qui est polarisé par une tension VB5 qui attaque le transis- tor M5, pour stabiliser la tension de mode commun des sor- ties au voisinage d'une tension de référence, habituellement fixée au niveau de la masse. Chacun des deux transistors M6 et M7 forme un cir- cuit "cascode replié" avec la branche respective du circuit associé. L'amplificateur connu de la figure i présente les caractéristiques remarquables suivantes par rapport aux amplificateurs à deux étages antérieurs: a) le gain en tension en boucle ouverte est appro- ximativement égal; b) la stabilité augmente lorsque la charge capaci- tive augmente; c) le temps de stabilisation de l'étage unique est plus court; d) l'excursion de la tension de sortie est presque égale, à condition que les tensions de polarisa- tion soient sélectionnées de la manière indiquée ci-après; e) la dissipation de puissance est plus faible; f) le bruit d'entrée équivalent est légèrement infé- rieur; g) la réfection de perturbations présentes dans l'alimentation est comparable; h) l'aire occupée est plus faible. On décrira en se référant à la figure 2 un mode de réalisation préféré d'un amplificateur opérationnel interne entièrement différentiel pour des circuits intégrés CMOS, qui constitue une amélioration du circuit connu de la figure 1. Dans un but de simplicité, on utilisera les mêmes références que sur la figure 1 pour désigner des éléments similaires. D'une manière similaire à celle de l'amplificateur de la figure 1, celui de la figure 2 comprend également deux branches de circuit, constituées respectivement par des tran- sistors M1, M2, M3, M4 et Mll, M12, M13, M14, qui sont con- nectés les uns aux autres et aux tensions d'alimentation de la même manière que les transistors de la figure 1. Les grilles des transistors M2, M3, M4, M12, M13, M14 sont pola- risées par les tensions de polarisation VB2, VB3, VB4, pro- duites d'une manière classique, tandis que les grilles des transistors Ml, Mll constituent les bornes d'entrée pour le signal sous forme non inversée et sous forme inversée. Chacu- ne des deux branches du circuit forme donc un étage cascode. Les tensions de polarisation VB2, VB3, VB4 sont de préférence restreintes aux limites indiquées ci-après, pour permettre la plus grande excursion possible du signal de sortie. Si on appelle VGS la tension grille-source des tran- sistors du circuit et VDSAT la tension de drain de saturation minimale (VDSAT = VGS - VT, VT étant la tension de seuil), ces limites sont les suivantes: VB4 doit être inférieure à VDD d'une quantité égale à VGS; VB3 doit être inférieure à VDD d'une quantité égale à VGS + VDSAT; VB2 doit être supérieure à VSS d'une quantité égale à VGs + 2VDSAT' En outre, la tension de référence pour le signal d'entrée doit être supérieure à VSS d'une quantité égale à VGS + VDSAT, tandis que la tension de référence VB5 pour le circuit de réaction de mode commun doit être supérieure à. VSS d'une quantité égale à VGS. Avec ces limites imposées aux tensions de polarisa- tion, la plage d'excursion admissible pour le signal de sor- tie s'étend de Vss + 3VDSAT du côté négatif jusqu'à DD - 2VDSAT du c8té positif. Le mode de réalisation de la figure 2 comprend éga- lement un circuit de réaction de mode commun qui, dans le mode de réalisation préféré, comprend deux condensateurs C1 et C2 connectés entre les noeuds de sortie respectifs H, K d'un côté, et la grille d'un transistor M5 de l'autre, et en outre deux condensateurs C3 et C4, commutés alternativement entre les bornes des condensateurs C1 et C2 et la tension de polarisation VB5, sous l'action de doubles éléments de com- mutation (Si1, S2, S3, S4) (commandés par une horloge qui n'est pas représentée du fait qu'elle est connue dans la technique des condensateurs commutés). Comme il est connu du spécialiste de la technologie MOS, ces condensateurs commutés sont équivalents à des résistances placées en permanence en couplage parallèle sur les condensateurs C1 et C2. Pour comprendre le fonctionnement du circuit de la figure 2, il faut noter que, en l'absence de signal, le cou- rant total It que produit M5 se divise de façon égale entre les deux branches. Si on appelle I et I les deux courants 1 2 (identiques) qui circulent dans M1 et Mll, la valeur de ces courants est ajustée par le circuit de réaction de mode com- mun jusqu'à ce qu'ils deviennent égaux à 13 et 14. Lorsque cette condition est réalisée, la tension de mode commun des sorties Vu+ et Vu(c'est-à-dire la valeur (Vu+ + Vu-)/2, correspond approximativement au potentiel de la masse. La présence d'un signal différentiel Vi donne naissance à une variation des courants I1 et I2 dans des directions opposées, c'est-à-dire qu'un courant I supplémen- taire circule dans M1, tandis que le courant dans Mll est diminué de la même valeur I; cette différence de courant se manifeste sur l'impédance très élevée du noeud de sortie (du fait qu'elle est appliquée à deux circuits cascodes con- nectés en parallèle), et elle produit deux signaux de tension égaux et opposés. Bien entendu, la tension de mode commun (donnée par la demisomme des signaux de sortie) reste inchangée, ce qui fait que le circuit de réaction de mode commun n'est influencé en aucune manière par le fonctionnement de l'amplificateur différentiel, pas plus que ce dernier n'est influencé par le circuit de réaction de mode commun. Les condensateurs du circuit de réaction de mode commun (C1-C4) constituent une charge interne fixe pour l'am- plificateur entièrement différentiel et, de ce fait, même en cas d'absence d'une charge externe, le circuit est toujours stable, comme le montre le diagramme de la figure 3, qui représente les diagrammes de Bode de l'amplificateur pour des charges capacitives externes CL, CL', CL" qui ont des valeurs croissantes à partir de CL = 0. La figure 4 montre, uniquement à titre d'exemple, une configuration physique préférée pour l'amplificateur entièrement différentiel de la figure 2. Dans cette configu- ration, les régions isolées sont entourées par un trait plus épais. Une région (ou "caisson") ayant une polarité de substrat inversée est définie par des lignes en trait mixte. Les zones hachurées et celles avec une frontière discontinue sont des métallisations et les zones marquées par des points représentent du silicium polycristallin. Les carrés sont des contacts, c'est-à-dire des trous entre les revêtements iso- lants en oxyde, dans un cas entre les couches superposées de semiconducteur et de métal, et dans l'autre cas entre les couches superposées de silicium polycristallin et de métal. Sur la figure 4, on a identifié les bus en métal qui acheminent respectivement les tensions VDD, VSS, VB2, VB3. En considérant le silicium polycristallin, on note que le bus ou la piste 16 forme les grilles des transistors M4, M14 (dans les deux régions isolées respectives 17, 18) et, de façon similaire, le bus 19 forme les grilles des transistors M3, M13. Le bus 20 forme (respectivement dans les deux régions isolées 21, 22) la moitié des grilles des transistors M2, M12, tandis que le bus 23 forme les autres moitiés des grilles des mêmes transistors. Les bus 24, 25 forment conjointement la grille du transistor M1. Les deux bus sont connectés par une métallisa- tion et parmi ceux-ci, le bus 25 s'étend vers le reste (qui n'est pas représenté) du circuit monolithique, pour recevoir le signal d'entrée non inversé Vi+. Des considérations simi- laires s'appliquent aux bus 26, 27, en ce qui concerne le transistor Mll et le signal d'entrée inversé V-.-. Enfin, le bus divisé 28 forme la grille du transis- tor M5 et il s'étend vers le reste du circuit pour être con- necté au circuit de réaction de mode commun (qui n'est pas incorporé dans la configuration physique de la figure 4) et à sa tension de polarisation VB5. L'identification des sources et des drains des divers transistors est évidente pour l'homme de l'art, sur la base de la description faite de la figure 4 et du schéma de circuit de la figure 2. Par rapport à la solution connue de la figure 1, l'amplificateur conforme à l'invention présente plusieurs caractéristiques avantageuses, parmi lesquelles: a) l'aire occupée dans la configuration physique du circuit est plus faible, d'une part du fait de la sup- pression de trois transistors, et d'autre part du fait qu'on peut obtenir une configuration physique plus dense; b) la dissipation de puissance est plus faible, du fait que deux branches seulement acheminent des courants, au a lieu de quatre pour le mode de réalisation connu; c) le courant maximal qui est appliqué à la charge externe est déterminé à la fois pour l'amplificateur de la figure 2 et pour celui de la figure 1 par le courant disponi- ble dans les transistors de sortie (c'est-à-dire M3, M4, M13, M14), ce qui fait que les performances de dynamique sont com- parables (ou légèrement meilleures dans le circuit conforme à l'invention) malgré le gain sur la puissance dissipée. Inversement, il faut noter qu'alors que dans le circuit de la figure 1 les entrées peuvent être référencées à la masse, dans l'amplificateur conforme à l'invention la référence doit être négative et doit avoir une valeur fixée de façon appropriée par une polarisation présente sur le cir- cuit intégré, comme décrit ci-dessus. Cette restriction ne constitue cependant pas une limitation, du fait que des amplificateurs opérationnels internes n'ont pas à "suppor- ter" des signaux d'entrée de mode commun. En fait, les signaux d'entrée sont toujours très proches d'un niveau de référence fixe dont la valeur particulière n'a pas d'impor- tance. Sur la figure 5, la référence 50 désigne l'ampli- ficateur complet dont le schéma est représenté sur la figure 2, employé dans la réalisation d'un intégrateur. Des conden- sateurs d'intégration respectifs CI sont connectés entre les sorties et les entrées, soit respectivement Vu+ et Vi- d'un côté et Vu- et Vi+ de l'autre côté. Les signaux d'entrée Vin- et Vin+ sont appliqués à l'amplificateur par l'intermé- diaire de condensateurs commutés respectifs Cs, qui sont connectés à la tension de polarisation VB1, appliquée d'une manière similaire à celle décrite pour les condensateurs commutés de la figure 2. Il va de soi que de nombreuses modifications peu- vent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Amplificateur opérationnel interne entièrement différentiel pour des circuits intégrés du type CMOS, caractérisé en ce qu'il comprend deux circuits cascodes CMOS, identiques l'un à l'autre, chacun d'eux comportant un premier transistor (Ml, Mll) et un second transistor (M2, M12) avec un canal ayant une première polarité, et un troi- sième transistor (M3, M13) et un quatrième transistor (M4, M14) avec un canal ayant la polarité opposée; et le drain du premier transistor (Ml, Mll) est connecté à la source du second transistor (M2, M12), le drain du quatrième transis- tor (M4, M14) est connecté à la source du troisième tran- sistor (M3, M13), les drains des second et troisième tran- sistors (M2, M12; M3; M13) sont connectés l'un à l'autre et forment l'une des bornes de sortie de l'amplificateur, les sources des premiers transistors (M1, M12) des deux circuits cascodes sont connectées au drain d'un cinquième transistor (M5) ayant la première polarité, dont la source est alimentée par une première tension d'alimentation (Vss), et les sources des quatrièmes transistors (M4, M14) des deux circuits cascodes sont alimentées par une seconde tension d'alimentation (VDD), les deux signaux d'entrée (Vi+, Vi-) étant appliqués, par l'intermédiaire de conden- sateurs et de moyens de commutation simulant des résistan- ces d'entrée, aux grilles respectives des deux premiers transistors (M1, Mll), et les trois autres grilles de cha- que circuit cascode étant polarisées par des tensions de polarisation fixes respectives (VB2, VB3, VB4), tandis que la grille du cinquième transistor (M5) est polarisée par une tension de polarisation fixe spéciale (VB5), à l'aide de condensateurs (C1-C4) et de moyens de commutation (S1-S4) constituant un circuit de réaction de mode commun. 2. Amplificateur opérationnel entièrement diffé- rentiel selon la revendication 1, caractérisé en ce que la tension de polarisation des grilles des premiers transistors (M1, Mll) des deux circuits cascodes est supérieure à la première tension d'alimentation (Vss) d'une valeur qui est égale à la somme de la tension grille-source et de la valeur de la tension de drain de saturation minimale. 3. Amplificateur opérationnel entièrement diffé- rentiel selon la revendication 2, caractérisé en ce que la tension de polarisation (VB3) des grilles des troisièmes transistors (M3, M13) des deux circuits cascodes est infé- rieure à la seconde tension d'alimentation (VDD) d'une valeur qui est égale à la somme de la tension grille-source et de la valeur de la tension de drain de saturation minima- le. 4. Amplificateur opérationnel entièrement diffé- rentiel selon la revendication 3, caractérisé en ce que la tension de polarisation (VB4) des grilles des quatrièmes transistors (M4, M14) des deux circuits cascodes est infé- rieure à la seconde tension d'alimentation (VDD) d'une valeur égale à la tension grille-source. 5. Amplificateur opérationnel entièrement diffé- rentiel selon la revendication 1, caractérisé en ce que la tension de polarisation (VB5s) qui attaque la grille du cin- quième transistor (M5) par l'intermédiaire du circuit de réaction de mode commun est supérieure à la première ten- sion d'alimentation (Vss) d'une valeur qui est égale à la tension grille-source. 6. Amplificateur opérationnel entièrement diffé- rentiel selon la revendication 5, caractérisé en ce que le circuit de réaction de mode commun comprend deux condensa- teurs fixes (CI, C2), avec une extrémité de chacun d'eux connectée à la grille du cinquième transistor (M5) et l'extrémité opposée respectivement connectée à l'une des bornes de sortie (Vu-, Vu+) de l'amplificateur différentiel, et deux condensateurs commutés supplémentaires (C3, C4) dont les extrémités sont connectées à des éléments de commutation doubles commandés respectifs (Si, S2; S3, S4), conçus de façon à connecter alternativement les condensateurs supplé- mentaires en parallèle sur les condensateurs fixes (Cl, C2), et entre la masse et une tension de polarisation (VB5).