Brevet FR2594589A1 — publié le 19870821

MEMOIRE DYNAMIQUE A ECRITURE MONOCYCLE D'UN CHAMP D'ETATS LOGIQUES L'invention concerne une mémoire dynamique à écriture mono- cycle d'un champ d'états logiques. Elle trouve application dans la constitution de plans mémoires de grosses capacités, isolés ou intégrés à une unité centrale. Dans l'art antérieur une mémoire dynamique pour être chargée doit d'abord être adressée puis un état logique est transmis à l'adresse désirée. Ainsi pour un cycle d'adresse une seule adresse est accessible à la fois. En multipliant les rangs adressables, on peut augmenter pour une capacité de mémoire dynamique la quantité d'états logiques entrée sur un cycle, mais 'écriture d'un champ complet est long. En particulier cette disposition est désavantageuse pour d'initialisation des mémoires d'images utilisées par les proces- seurs graphiques. C'est un but de la présente invention de proposer une dispo- sition particulière qui permette d'écrire un champ de bits d'une valeur donnée en un seul cycle d'écriture. D'autre part l'invention ne s'identifie pas à la démarche qui consiste à multiplier les moyens d'adressage de la mémoire dyna- mique pour augmenter la vitesse d'inscription globale. Au contraire, relativement à ce type de solution l'invention propose une dispo- sition plus simple et moins coûteuse qui ne consomme pas beaucoup de la surface utile du silicium sur le circuit intégré o est implantée la mémoire dynamique selon l'invention. En effet, l'invention concerne une mémoire dynamique telle que la capacité de stockage de chaque cellule de la mémoire est connectée par une première borne à un générateur de potentiel. Ce générateur de potentiel est destiné, sur une commande, à modifier le potentiel de l'autre borne de la capacité de stockage d'une quantité telle que l'information stockée dans chaque cellule prend une nouvelle valeur correspondant seulement à la quantité dont le potentiel de la seconde borne a été modifiée. L'invention s'utilise avantageusement dans l'initialisation de plans mémoire de grande capacité comme les mémoires d'images numériques. D'autres caractéristiques et avantages de la présente invention seront mieux compris à l'aide de la description et des dessins qui sont: - la figure I1: un schéma d'une paire de cellules d'une mémoire dynamique selon l'invention; 1w - les figures 2a, 2b, 2c: trois figures décrivant Pévolution des potentiels entre un état initial et un état final; - la figure 3: un schéma d'un circuit de sortie cd'une mémoire dynamique destinée à être initialisée en bloc. Selon l'invention, il est désiré de mettre à un même niveau physique toutes les cellules d'une mémoire dynamique. La capacité d'une cellule est formée de deux conducteurs A et B et d'un diélectrique, un des conducteurs ("A" par exemple) conservant la charge. Cette charge est amenée sur le conducteur A par un transistor. Au repos, le transistor est bloqué, et la charge est stockée. L'autre conducteur B est en fonctionnement normal à potentiel fixe. Selon l'invention on modifie ce potentiel, de manière.à déplacer, par couplage capacitif, le potentiel sur le conducteur A. Selon son niveau, le potentiel sur le conducteur A est déplacé de manière à rendre le transistor sus-mentionné passant. Le conducteur B est alors replacé à son niveau en fonctionnement normal. Le potentiel du conducteur A, par couplage, se déplacera d'autant que le potentiel du conducteur B. Premier cas: le transistor devient passant pendant le premier déplacement du conducteur B; le niveau stocké prend alors une nouvelle valeur, liée à l'amplitude du déplacement du conducteur B, à la tension de grille et à la tension de seuil du transistor. Deuxième cas: le transistor reste bloqué, le niveau stocké suit les variations de B et revient à son niveau initial, la charge stockée est conservée. Le déplacement du conducteur B doit être tel que la variation finale de potentiel sur le conducteur A dans le premier cas ramène le potentiel du conducteur A à un niveau proche du potentiel du deuxième cas. Dans l'exemple des figures 2a à 2c, on décrit un cycle de fonctionnement subi par une cellule dont les caractéristiques sont les suivantes. Transistor NMOS, niveau de précharge de ligne de donnée (Bit Line) supérieure ou égale à OV. Ligne de mot (Word Line) à OV, plaque de la capacité (conducteur B) à 5V. Cycle sur le conducteur B: 5V à 0V à 5V (de l'état initial à l'état final). Cycle du niveau stocké: - premier cas, le niveau stocké à 5V descend à OV et remonte à 5V. Pas de modification de niveau. - deuxième cas, le niveau stocké à 0V descend vers - 5V, rendant le transistor passant, le potentiel du conducteur A passe à OV - Vt. Quand le potentiel sur B repasse à 5V, le potentiel sur A passe à 5V - Vt (Vt = tension de seuil du transistor). Il y a modification du niveau stocké dans la cellule mémoire. Ce déplacement du conducteur B est appliqué sur toute ou partie de la mémoire. Toutes les cellules sur lesquelles ce cycle est appliqué sont donc à un niveau de 5V ou 5V - Vt. Elles sont donc à un niveau physique semblable et seront lues, suivant leurs emplacements, comme un même niveau logique. La détermination de ce niveau logique, en fonction de l'emplacement est étudiée en deuxième partie. Dans une utilisation avantageuse de l'invention, il est désiré de mettre à un niveau logique toutes les cellules d'une mémoire dynamique. Dans une mémoire dynamique, la donnée ou la donnée complé- mentée sont stockées, suivant l'adresse de la cellule mémoire considérée. -4.2594589 Il suffit, en fonction de son adresse, d'inverser la donnée complémentée, ou d'attaquer un des étages amplificateur en inver- sant les entrées de cet étage, pour rétablir en sortie la donnée. Ce principe est couramment utilisé dans les circuits à mémoires. Nous considérons donc dans ce qui suit que le niveau stocké correspond au niveau à sortir. Ainsi, sur une mémoire standard, en stockant un niveau logique constant dans toute la mémoire, ce niveau sera conservé en sortie. Le dispositif décrit à la figure 3 permet de lire des I ou des 0 à partir d'un niveau physique constant (5V pour l'exemple de la figure 2). Ce dispositif permet de créer deux modes particuliers de la mémoire: écriture d'un champ de O, écriture d'un champ de 1. Ces modes doivent être sélectionnés par une commande indiquant le niveau logique à écrire. La commande peut être élaborée par un circuit interne de la mémoire à partir de signaux de contrôle comme le signal de sélection ou le signal d'initialisation. Le dispositif consiste à inverser ou non les buffers d'entrées et de sorties en fonction du niveau logique désiré. Ainsi, lors de l'exécution de la commande de, par exemple, mise à zéro de l'ensemble de la mémoire, la mémoire est mise à niveau physique 5V (cas de notre exemple) et les données sont inversées en sortie. Si une donnée est écrite dans la mémoire, elle sera stockée en donnée inversée pour être ré-inversée en sortie, lorsqu'elle est lue. Ces dispositifs peuvent s'appliquer aux cellules de mémoire dynamique à un ou plusieurs transistors. Ces dispositifs s'appliquent à des mémoires dynamiques en boitier ou à rintérieur de circuits plus complexes. Le dispositif de choix de I ou de 0 ne doit pas nécessairement être intégré avec la mémoire dynamique. La décharge du niveau stocké lors du couplage du conducteur B peut s'effectuer soit par le transistor rendu passant, soit par polarisation directe de la jonction du transistor liée au conducteur A et fuite dans le substrat. L'invention permet ainsi par exemple: - de remplir un plan mémoire d'un niveau logique pour chaque pixel (cas d'un plan image); - d'initialiser une mémoire; - de tester en fin de process de fabrication une mémoire complète, pour baisser le coût du produit final car ce test étant rapide peut être appliqué à des lots importants; - de recopier un registre à un niveau logique sur toutes les lignes d'une mémoire d'image (copy mode). Pour charger l'attribution de 1 ou 0, il faut une sélection de mode "champ de I "ou "champ de 0". Pour cela on a décrit un mode de réalisation de commande des inverseurs de sortie intégrés à la mémoire. Ces circuits peuvent être implantés à l'extérieur du circuit mémoire. Dans un exemple de réalisation, la mémoire dynamique est couplée avec un microprocesseur. Les inverseurs sont simulés par un logiciel convenable. Dans un autre mode de réalisation, la tension de substrat est utilisée à la place de celle de la ligne de charge BL pour décharger la capacité de cellule. RE V ENDICA TIONS- 1. Mémoire dynamique caractérisée en ce que la capacité de stockage (CS) de chaque cellule (C) de la mémoire est connectée par l'une de ses bornes (B) à un générateur de potentiel (GP) destiné, sur une commande (R) à modifier le potentiel de l'autre borne (A) d'une quantité telle que l'information stockée dans chaque cellule (C, C') prend une nouvelle valeur correspondant seulement à la quantité dont le potentiel de larmature (A) a été modifiée. 2. Mémoire dynamique selon la revendication 1, caractérisée en ce que au moins un groupe de cellules est connecté par une électrode (P) de plaque commune au générateur de potentiel (GP). 3. Mémoire dynamique selon la revendication 1, caractérisée en ce qu'elle comporte des moyens pour sélectionner un mode de fonctionnement dans un champ d'une valeur logique (0 ou 1) qui comportent un signal de commande (C) qui indique le niveau logique à écrire pour mettre toutes les cellules de la mémoire au même niveau logique. 4. Mémoire dynamique selon la revendication 3, caractérisée en ce que le signal de commande (C) est élaboré par un circuit interne à la mémoire à partir d'au moins un signal de contrôle comme le signal d'initialisation de l'ensemble de la mémoire. 5. Mémoire dynamique selon la revendication 4, caractérisée en ce que les moyens pour sélectionner un mode de fonctionnement comportent des amplificateurs inverseurs connectés ou non selon le signal de commande (C) entre la ligne de charge LI et les bornes d'attaque (DI, DO). 6. Mémoire dynamique selon la revendication 5, caractérisée en ce que, la mémoire dynamique étant intégrée avec un micro- processeur, les amplificateurs sont simulés par une routine de logiciel. 7. Mémoire dynamique selon la revendication 2, caractérisée en ce que la décharge des capacités de cellules est réalisée par variation de la tension de substrat.