Brevet FR2586862A1 — publié le 19870306

La présente invention concerne un dispositif semiconducteur, et plus particulièrement une structure d'un MOSFET (transistor à effet de champ métal-oxyde-semiconducteur) de puissance monolithique, présentant une capacité de commutation de puissance élevée, de vitesse élevée et de fréquence élevée. On connatt et on utilise habituellement différentes structures pour un dispositif à puissance élevée, vitesse élevée et fréquence élevée à faible résistance à l'état conducteur. La figure 1 est une vue en coupe montrant une structure d'un MOSFET à conductivité modifiable, monolithique et classique. On décrira d'abord, en se référant à la figure 1, le MOSFET à conductivité modulée classique (appelé ci-après dispositif CAT). En bref, le dispositif CAT est adapté de manière qu'un substrat semiconducteur de type n destiné à constituer une région de drain dans la structure d'un DSAMOS (MOS à diffusion et auto-aligné) de type vertical planar, formé en utilisant un procédé de double diffusion classique, est remplacé par une couche + drain/collecteur de type p. Plus particulièrement, le dispositif CAT comprend un substrat semiconducteur 7 de type p (type p) qui constitue une région drain/collecteur, présentant une concentration élevée d'impuretés, une couche épitaxiale 6 de type n, qui est une couche de glissement de drain, obtenue par croissance épitaxiale sur une surface + du substrat semiconducteur 7 de type p, des régions en forme d'lles 5 de type p constituées,en tant que régions de base, dans des régions prédéterminées sur une surface de la couche épitaxiale 6 de type n, des + régions de diffusion d'impuretés 4 de type n formées, en tant que régions source/émetteur, sur une surface des régions en forme d'tles de type p, des électrodede grille 2 formées, au travers d'un film isolant de grille 3, sur la couche épitaxiale 6 de type n entre les régions en forme d'lles 5 de type p adjacentes, une électrode source/émetteur 1 formée sur les régions en forme d'Iles 5 de type p et les couches de diffusion d'impuretés 4. Une électrode drain/collecteur 8 est formée + sur l'autre surface du substrat 7 de type p. L'électrode de grille 2 est formée en s'étendant vers les régions + source/émetteur 4 de type n, de manière qu'une couche d'inversion, c'est-à-dire un canal, soit formé sur la région en forme d'ile de type + p située immédiatement au-dessous en réponse à la tension qui lui est appliquée. La région n+ 4 et la région en forme d'tle 5 de type p sont formées par implantation et diffusion d'ions, en utilisant un masque, le film isolant de grille 3 comprenant par exemple du SiO2 et l'électrode de grille 2. Les électrons circulent en suivant le parcours + formé par l'électrode source/émetteur 1, la région source/émetteur n 4, la couche d'inversion formée dans la région située immédiatement au-dessous de l'électrode de grille 2 à l'intérieur de la région en forme d'ile 5 de type p, la couche de glissement de drain 6 et la couche drain/collecteur 7. L'électrode source/émetteur 1 est reliée à une borne source/émetteur S/E, l'électrode de grille 2 est reliée à une borne de grille G, et l'électrode drain/collecteur 8 est reliée à une borne drain/collecteur D/C. La figure 2 est un schéma d'un circuit équivalent au dispositif CAT montré à la figure 1. Le dispositif CAT montré à la figure 1 comprend de façon idéale une connexion série d'un MOSFET présentant une région 4 de type n+ en tant que source, une région en forme d'tle 5 de type p constituant sa région de canal, et une couche épitaxiale 6 de type n constituant son drain, et une diode p i n D2 dont la cathode est constituée par la + couche épitaxiale 6 de type n et l'anode par le substrat 7 de type p. Cependant, comme montré sur le schéma de circuit équivalent de la figure 2, le dispositif CAT comprend inévitablement un thyristor parasite comportant un transistor npn TR1 dont l'émetteur est constitué + par la région de diffusion d'impuretés 4 de type n, la base par la région 5 de type p, et le collecteur par la couche épitaxiale 6 de type n, et un transistor pnp TR2 dont l'émetteur est constitué par la région de type p, la base par la couche épitaxiale 6 de type n et le +35 collecteur par le substrat 7 de type p. F5 collecteur par le substrat 7 de type p. On va maintenant décrire les caractéristiques et le fonctionnement du dispositif CAT montré à la figure 1 et à la figure 2. Tout d'abord on en décrira simplement les caractéristiques. Quand une borne G et une borne S/E sont court-circuitées, et la tension de polarisation inverse est appliquée entre une borne D/C et la borne S/E, une diode p i n D2 est polarisée dans le sens inverse, ceci résultant en une caractéristique de blocage de polarisation inverse du dispositif CAT. Quand la borne G et la borne S/E sont court-circuitées, et la tension de polarisation directe est appliquée entre la borne D/C et la borne S/E, une diode Dl comprenant la région en forme d'ile 5 de type p et la couche épitaxiale 6 est polarisée en sens inverse, ce qui se traduit par une caractéristique de blocage de polarisation directe du dispositif CAT. On décrira maintenant le fonctionnement du dispositif CAT en se référant aux figures 1 et 2. Quand une tension supérieure à latension de seuil du MOSFET est appliquée entre la borne de grille G et -la borne d'électrode source/émetteur S/E, la couche d'inversion, c'est-a-dire un canal, est formée dans la région p sous l'électrode de grille 2, ce qui fait que le MOSFET est rendu conducteur (état conducteur) et des électrons sont injectés dans la couche de glissement de drain 6. Dans le même temps apparatt un phénomène faisant fonctionner la diode p i n D2, ce qui fait que des trous sont injectés depuis la région drain/collecteur 7 de + type p dans la couche de glissement de drain 6. Ceci provoque l'augmentation de la conductivité de la couche de glissement de drain 6, ce qui fait que le dispositif CAT est passé à l'état conducteurou de fermeture avec une faible résistance à la conduction.Dans ce cas, la borne S/E est reliée à un potentiel de terre ou négatif, et la borne D/C est reliée a un potentiel positif. Pour faire passer le dispositif CAT à l'état non oxnduhcteur ou d'ouverture, les bornes G et S/Esont court-circuitées (c'est-à-dire amenées au meeme potentiel), et la tension appliquée entre les bornes est rendue inférieure à la tension de seuil du dispositif CAT. Ceci amène le MOSFET à l'état non conducteur, ce qui arrête l'envoi d'électrons à la couche de glissement de drain 6. Lorsque l'opération de passage à l'ouverture du dispositif CAT est initiée, une grande quantité de porteurs minoritaires (trous) qui avait été injectés jusqu'alors (pendant l'état conducteur du dispositif) est concentrée sur la couche de glissement de drain 6. Les + trous sont injectés dans la région p 7, ce qui fait que le courant formé par la quantité correspondante de trous s'écoule dans la région 5 de type p. Si ce phénomène se poursuit, la concentration de trous diminue dans la couche de glissement de drain 6, et le dispositif CAT passe graduellement à l'état non conducteur. Pour faire passer complètement le dispositif CAT à l'ouverture, il faut que le plasma des 10. trous et des électrons restants soit complètement annihilé par recombinaison et analogues. Ce qui précède constitue une description du fonctionnement du dispositif CAT o il n'y a pas, au moment du passage à l'ouverture du dispositif CAT, de phénomène de verrouillage dans le thyristor parasite comprenant le transistor parasite TRI et le transistor parasite TR2. Cependant, le problème le plus important posé par le dispositif CAT est que le thyristor parasite provoque un phénomène de verrouillage lorsque le niveau du courant est bas. Si et quand le thyristor parasite provoque un phénomène de verrouillage et passe à l'état conducteur, le dispositif CAT ne possède pas une capacité de commande de la grille et il devient difficile à être amenée à l'ouverture. Le phénomène de verrouillage du thyristor parasite provoqué par le fait que le transistor parasite npn TRI et le transistor parasite pnp TR2 dans la partie thyristor déterminent mutuellement un fonctionnement de réaction positive avec une densité de courant élevée au moment du passage à la fermeture du dispositif CAT. Les conditions pour que le thyristor parasite passe à l'état conducteur grâce au phénomène de verrouillage au moment du passage à l'ouverture sont que la somme des facteurs respectifs d'amplification du courant continu hFE du transistor npn TRI et du transistor pnp TR2 soit supérieure à 1, et que la baisse de tension du courant de trous passant par la résistance Rs dans la région de base 5 de type p du transistor TRI soit supérieure à la tension de saturation entre son émetteur et sa base, c'est-à-dire supérieure à 0,4 à 0,8 V à 300 K. La figure 3 est une vue en coupe montrant un autre dispositif CAT classique qui réduit dans une certaine mesure le phénomène de verrouillage du thyristor parasite décrit ci-dessus. Le dispositif CAT modifié montré à la figure 3 comprend une région de base centrale 50 de + - type p presentant une concentration élevée d'impuretés et formée dans la partie centrale de la région de base 5 de type p, et une couche + tampon 9 de type n formée entre une couche de glissement de drain 6 et + la couche drain/collecteur 7 de type p. Le reste de sa constitution est le même que pour le dispositif CAT montré à la figure 1. Un circuit équivalent au dispositif CAT modifié montré à la figure 3 est identique au circuit montré à la figure 2. Le dispositif CAT modifié est adapté de manière que le facteur d'amplification de courant continu hFE d'un transistor parasite npn TR1 + soit réduit par la région de base centrale 50 de type p présentant une concentration élevée d'impuretés, et que le facteur d'amplification de courant continu hFE d'un transistor parasite pnp TR2 soit réduit en contrôlant l'injection des trous provenant de la couche + drain/collecteur 7 de type p vers la couche de glissement de drain 6 + par la couche tampon 9 de type n. Le niveau du courant nécessaire au phénomène de verrouillage du thyristor parasite au moment du passage à la fermeture du dispositif CAT est donc augmenté, ce qui fait que le thyristor parasite ne peut pas atre facilement amené à la fermeture. Cependant, les inconvénients de ce dispositif CAT 4 modifié consistent dans le fait que le phénomène de verrouillage du thyristor parasite ne peut pas être totalement éliminé,mame si ce dispositif CAT modifié est utilisé, et que la durée du passage à l'ouverture du dispositif CAT augmente du fait que les trous accumulés dans la couche de glissement de drain 6 sont bloqués par la couche drain/collecteur 7 + de type p au moment du passage à l'ouverture du dispositif CAT. Comme décrit ci-dessus, le dispositif CAT classique qui est utilisé en tant qu'élément de commutation à puissance élevée, vitesse élevée et fréquence élevée présente l'inconvénient d'avoir une plage de commande opérationnelle étroite par la grille (plage de commande de grille), du fait que le dispositif CAT doit être utilisé, pour fonctionner normalement, dans une plage inférieure au niveau de courant nécessaire au phénomène de verrouillage par le thyristor parasite, en raison de son faible niveau de courant. En conséquence, un but principal de la présente invention est de proposer un dispositif semiconducteur de petites dimensions, capable d'augmenter une plage de commande de grille d'un dispositif CAT et également d'améliorer sa caractéristique de passage à l'ouverture en augmentant le niveau du courant nécessaire au phénomène de verrouillage par un thyristor parasite, de manière que les problèmes du dispositif CAT classique décrit ci-dessus puissent être surmontés. Le dispositif semiconducteur de l'invention est construit de manière à présenter une région drain/collecteur formée dans une région en forme d'Vle prédéterminée dans une couche tampon. Plus spécifiquement, le dispositif semiconducteur selon la présente invention comprend un substrat semiconducteur d'un premier type de conductivité, avec une concentration élevée d'impuretés, une couche semiconductrice du premier type de conductivité formée sur une surface du substrat semiconducteur, une région du diffusion d'impuretés en forme d'Ile d'un second type de conductivité formée en forme d'Ile dans une région prédéterminée sur une surface de la couche semiconductrice, une région de diffusion d'impuretés du premier type de conductivité formée dans une région de surface prédéterminée de la région de diffusion d'impuretés, une électrode de commande formée à l'intérieur d'une pellicle isolante sur la couche semiconductrice et la région de diffusion d'impuretés en forme d'Ile, et une région semiconductrice en forme d'tle du second type de conductivité présentant une concentration d'impuretés élevée et formée dans une région prédéterminée sur l'autre surface du substrat semiconducteur. Selon la présente invention, du fait que l'injection de porteurs à partir de la région semiconductrice en forme d'ile du second type de conductivité à concentration élevée d'impuretés dans la couche semiconductrice du premier type de conductivité est contrôlée par le substrat semiconducteur du premier type de conductivité, le facteur d'amplification de courant continu hFE devient petit, et le niveau du courant nécessaire pour le verrouillage du transistor parasite est augmenté. De plus, du fait que la région semiconductrice du second type de conductivité est formée sous forme d'lle, les porteurs accumulés dans la couche semiconductrice du premier type de conductivité peuvent être efficacement attirés vers l'extérieur au moment du passage à l'ouverture, ce qui fait que l'on peut améliorer la caractéristique de passage à l'ouverture. Ces buts, et autres buts, caractéristiques, aspects et avantages de la présente invention, apparaîtront plus clairement à la lecture de la description détaillée qui suit de la présente invention, avec référence aux dessins annexes sur lesquels: la figure 1 est un schéma montrant la structure d'un dispositif MOSFET (CAT) classique à conductivité modulée, qui constitue un élément de commutation à puissance élevée, vitesse élevée et fréquence élevée, la figure 2 est un schéma de circuit équivalent au dispositif CAT classique, la figure 3 est une vue en coupe montrant la structure d'un dispositif CAT classique amélioré, la figure 4 est une vue en coupe montrant la structure d'un dispositif semiconducteur d'un mode de réalisation de la présente invention, la figure 5 est un schéma d'un circuit équivalent à celui du dispositif semiconducteur de la présente invention, et la figure 6 est une vue en coupe montrant la structure d'un dispositif semiconducteur d'un autre mode de réalisation de la présente invention. On va maintenant décrire des modes de réalisation de la présente invention. Cependant, on omettra dans la description qui suit de ces modes de réalisation les parties qui concordent avec la description d'un dispositif classique. La figure 4 est une vue en coupe montrant la structure d'un dispositif semiconducteur selon un mode de réalisation de la présente invention. A la figure 4, les parties identiques ou correspondant à celles d'un dispositif semiconducteur classique sont désignées par des références identiques. Contrairement au dispositif CAT classique montré à la figure 3, la dispositif semiconducteur selon la présente invention montré à la + figure 4 comprend une couche drain/collecteur 10 de type n, a concentration d'impuretés élevée, et une région semiconductrice 70 de type p à concentration élevée d'impuretés et formée sous forme d'tle de profondeur prédéterminée, sur une surface d'une couche + drain/collecteur 10. La région semiconductrice 70 de type p est adaptée à être alignée avec une région source/émetteur 4. Une région + semiconductrice 100 de type n entre la région semiconductrice 70 de + type p et une couche de glissement de drain 6 de type n sert de couche + tampon de type n. De manière similaire à la figure 3, une région + centrale de base 50 de type p est formée dans la région centrale de la région de base 5 de type p. Un transistor parasite npn d'un MOSFET + vertical comprend une région source/émetteur 4 de type n, la région de + base 5 de type p, la région centrale de base 50 de type p, la couche de glissement de drain 6 de type n et la couche drain/collecteur 10 de + type n, alors qu'un transistor parasite pnp du MOSFET est constitué par la région de base 5 de type p, la région centrale de base 50 de + type p, la couche de glissement de drain 6 de type n, la couche + drain/collecteur 10 de type n et la région drain/collecteur 70 de + type p. Les deux transistors forment des régions à thyristor parasite. La figure 5 est un schéma montrant un circuit équivalent à l'élément CAT montré à la figure 4. A la figure 5, le circuit équivalent de l'élément CAT constitue un MOSFET à canal de type n cmportarit une diode p i n parasite D2 sur un côté drain/collecteur du dispositif. On va maintenant décrire le fonctionnement de l'élément CAT. Du + fait que la région drain/collecteur 70 de type p est partiellement + formée sur l'autre surface de la couche drain/collecteur 10 de type n, + en alignement avec chaque région source/émetteur 4 de type n, et la + couche tampon 100 de type n est formée sur la surface inférieure de la + région drain/collecteur 70 de type p, des trous sont partiellement + injectés depuis la région drain/collecteur 70 de type p (un émetteur + p du transistor parasite pnp) dans la couche de glissement de drain 6, + mais cette injection est limitée par la couche tampon 100 de type n. La capacité de transport dans la région de base du transistor parasite pnp est donc réduite, et son facteur d'amplification de courant continu hFE est largement diminué par comparaison avec celui de l'élément CAT classique. Les trous injectés depuis la.région drain/collecteur 70 de + type p passent par la couche de glissement de drain 6 directement vers une région supérieure du dessin o les trous sont étroitement rapprochés. Une petite partie des trous atteint la partie périphérique de la région de base 5 de type p, et une partie plus importante des + trous atteint la région centrale de base 50 de type p et une électrode source/émetteur 1. Il en résulte que la baisse de tension Vs dar la résistance Rs dans les régions de base 5 et 50, due au courant de trous, devient plus faible par comparaison avec celle de l'élément CAT classique. Ainsi, comme le facteur d'amplification de courant continu hFE du transistor parasite pnp diminue dans l'élément CAT et comme la baisse de tension Vs dans la région de base 5 de type p et dans la + région centrale de base 50 de type p du transistor parasite npn devient faible, le thyristor parasite ne provoque pas de phénomène de verrouillage dans le niveau du courant nécessaire au phénomène de verrouillage du dispositif CAT classique. En d'autres termes, le niveau du courant nécessaire au phénomène de verrouillage par le thyristor parasite augmente considérablement, ce qui fait que le dispositif CAT peut être facilement passé à l'ouverture, ce qui se traduit par une amélioration de sa caractéristique de commutation à vitesse élevée et fréquence élevée. En outre, comme le niveau nécessaire au phénomène de verrouillage par le thyristor parasite augmente dans le dispositif CAT selon la présente invention, comme décrit ci-dessus, sa plage de commande de grille devient plus large par comparaison avec celle du dispositif CAT classique, et on peut obtenir un dispositif CAT à densité de courant élevée, ce qui fait que le dispositif CAT peut être obtenu avec des dimensions réduites et un faible prix, sous forme d'une puce de faibles dimensions. Concernant la modulation de la conductivité de la couche de glissement de drain 6, des injections efficaces de trous dans la couche de glissement de drain 6 en provenance de la couche drain/collecteur 70 + de type p formée sous forme d'tle et alignée avec la région source/émetteur 4 est totalement efficace, et la modulation de la conductivité, qui est due à l'injection de trous dans la région située + immédiatement au-dessous de la région centrale de base 50 de type p n'est pas nécessaire. La présente structure permet d'obtenir un effet de modulation de la conductivité qui est sensiblement le même que pour le dispositif CAT classique, ce qui fait que l'on peut en diminuer la tension qui le fait passer à l'état conducteur. Dans l'élément CAT classique, comme la couche drain/collecteur 7 + de type p est formée sur la totalité de la couche de glissement de drain 6, les trous accumulés dans la couche de glissement de drain 6 pendant le temps o le dispositif est à l'état fermé sont bloqués par + la couche drain/collecteur 7 de type p au moment du passage à l'ouverture, et de ce fait ne peuvent pas facilement passer au travers, alors qu'avec l'élément CAT de la présente invention les trous sont bloqués seulement dans la plage étroite de la région drain/collecteur + de type p et la plupart des trous peuvent passer facilement au + travers de la couche drain/collecteur 10 de type n autour de la région , et ceci fait que l'élément CAT peut être facilement ouvert et que l'on peut améliorer sa caractéristique de commutation à vitesse élevée et à fréquence élevée. La figure 6 est une vue en coupe montrant la structure d'un 2D dispositif semiconducteur d'un autre mode de réalisation de la présente invention. Le dispositif semiconducteur montré à la figure 6 comprend + une région drain/collecteur 70 de type p formée sous forme d'ile de manière qu'elle soit alignée avec une électrode de grille 2. Le reste est identique au dispositif montré à la figure 4. Dans le mode de réalisation de la figure 6, les trous sont injectés seulement en des emplacements (c'est-à-dire audessous de l'électrode de grille 2) de la couche de glissement de drain 6 qui sont efficaces pour des modulations de la conductivité. La quantité totale de trous injectés est donc bien plus faible. En conséquence, une quantité inférieure de trous atteint la région de base 5 de type p et passe au travers pour parvenir dans une électrode source/émetteur 1. La baisse de tension Vs dans la résistance Rs> due au courant de trous d'un transistor parasite npn devient donc faible. De plus, comme l'injection de trous depuis la + couche drain/collecteur 70 de type p est limitée par une couche tampon +35 100 de type n, le facteur d'amplification de courant continu hFE d'un 100 de type n, le facteur d'amplification de courant continu hFE d'un I1 transistor parasite pnp diminue. De façon correspondante, le niveau de courant nécessaire à un phénomène de verrouillage par un thyristor parasite diminue. En d'autres termes, l'agencement de la couche drain/collecteur 70 de type p montré à la figure 6 permet d'obtenir le même rendement que le dispositif semiconducteur de la structure montrée à la figure 4. Bien que l'élément CAT soit représenté sous forme d'un type n dans les modes de réalisation décrits ci-dessus, il apparaîtra à l'homme de l'art que la présente invention peut être appliquée à un élément CAT de type p dans lequel le type de conductivité de chaque couche et de chaque région de la figure 1 est inversé. Comme décrit dans ce qui précède, et selon la présente invention, le semiconducteur est adapté de manière que la région drain/collecteur du second type de conductivité soit formé sous forme d'tle dans la région prédéterminée à l'intérieur de la région drain/collecteur du premier type de conductivité, de manière que le niveau du courant nécessaire à un phénomène de verrouillage par le thyristor parasite puisse être augmenté, que sa plage de commande de grille puisse être plus large et que sa caractéristique de passage à l'ouverture puisse être améliorée, ceci permettant d'obtenir un dispositif semiconducteur présentant une capacité de commutation à puissance élevée, vitesse élevée et fréquence élevée. Bien que la présente invention ait été décrite et illustrée en détail, il est clair qu'elle n'a été présentée qu'à titre d'illustration et d'exemple et qu'elle ne doit pas être considérée comme limitatrice, l'esprit et le champ d'application de la présente invention n'étant limités que par les termes des revendications ci-après. REVENDICATIONS 1. Dispositif semiconducteur à capacité de commutation à vitesse élevée et fréquence élevée, caractérisé en ce qu'il cmprend en carbinison une première couche semiconductrlce (10) d'un premier type de conductivité à concentration élevée d'impuretés, ladite couche présentant une prenmière surface et uie seconde surface, une seconde couche semiconductrice (6) du premier type de conductivité formée sur ladite première surface de la première couche semiconductrice (10), des premières régions semiconductrices (5, 50) d'un second type de conductivité formées sous forme d'îles dans des régions prédéterminées __ d'une surface de ladite seconde couche semiconductrice (6), une seconde région semiconductrice en forme d'île (4) du second type de conductivité à concentration élevée d'impuretés et formée sous forme d'une île dans une région prédéterminée d'une surface de ladite première région semiconductrice en forme d'ile, une électrode de commande (2) formée à l'intérieur d'ure pellicule isolantedans une région prédéterminée sur une surface de ladite seconde couche semiconductrice (6) et de ladite première région semiconductrice en forme d'île (5, 50), et - une troisième région semiconductrice en forme d'île (70) du second type de conductivité à forte concentration d'impuretés et formée sous forme d'île sur ladite seconde surface de ladite première couche semiconductrice (10). * 25 2. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que ladite troisième région semiconductrice en forme d'île (70) est formée en alignement avec ladite seconde région semiconductrice en forme d'île (4). 3. Dispositif à semiconducteur selon la revendication 1, 3 caractérisé en ce que ladite troisième région semiconductrice en forme d'île (70) est formée en alignement avec ladite électrode de commande (2).