Brevet FR2582150A1 — publié le 19861121

La présente invention a pour objet des éléments de circuits , permettant d'obtenir , dans un même circuit intégré fabriqué entièrement par des procédés technologiques bien maîtrisés pour les transistors à effet de champ , en particulier MOS ( métal-oxyde-semiconducteur ) ou CMOS ( métal-oxyde-semiconducteur complémentaire) , des fonctions analogiques de bonne précision. II est courant que soient demandées, de préférence dans un même circuit intégré , d'une part des fonctions logiques complexes , pouvant inclure de la mémoire de données temporaires ou permanentes, et d'autre part des fonctions analogiques , comme par exemple la conversion de signaux reçus sous forme analogique en données à traiter sous forme numérique. Parmi les domaines d'application qui par ailleurs peuvent être largement étendus , il y a lieu de citer les automatismes industriels, qui nécessitent des dispositifs de collecte des données de nombreux capteurs, et des asservissements très complexes. Divers moyens sont déjà couramment utilisés pour combiner sur un même circuit intégré des éléments logiques et analogiques: La solution la plus courante consiste à utiliser pour l'ensemble du circuit intégré une technologie à base de transistors bipolaires. Ces transistors bipolaires ont pour avantages une très basse impédance d'entrée, une tension base-émetteur bien maîtrisée , une bonne reproductibilité de la variation de cette tension en fonction de la température. Avec des diodes Schottky en entrée, pratique courante dans les circuits intégrés bipolaires , cette variation par la température est encore réduite. L'inconvénient majeur des technologies bipolaires , pour les applications envisagées ci-dessus , est une certaine limitation de la complexité des fonctions logiques ou de la capacité de mémoire pouvant être intégrées en un même circuit : dépasser dix mille portes logiques est une prouesse technique coûteuse . Des circuits intégrés mixtes , logiques et analogiques entièrement à effet de champ, sont couramment réalisés , mais l'incertitude sur les tensions de seuil fait que, pour des circuits de haute précision en analogique, le rendement de production est insuffisant. D'autres solutions déjà utilisées consistent à intégrer par un processus technologique commun des transistors MOS et bipolaires: - soit en profitant des nombreuses diffusions déjà exigées pour réaliser des circuits intégrés CMOS , et obtenir ainsi des alternances de zones dopées respectivement de type n,p,n, ou p,n,p, utilisables comme transistors bipolaires, - soit en ajoutant des niveaux de masques supplémentaires pour diffuser les transistors bipolaires Dans le premier cas , on obtient des transistors bipolaires de qualité médiocre, car les dopages utilisés en technologie MOS sont largement inférieurs à ceux qui sont nécessaires pour des bonnes structures bipolaires. L'inconvénient économique de la dernière solution est évident. Divers procédés ont été utilisés pour réaliser des circuits analogiques MOS plus précis, par exemple: - circuits à l'chopper", dans lesquels une bascule inverse périodiquement le sens des courants présentés à entrée: ainsi sont réalisés des amplificateurs opérationnels ; mais il semble difficile d'étendre ce procédé aux dispositifs de codage numérique des signaux analogiques - circuits à remise a zéro périodique, qui occultent périodiquement les signaux d'entrée pour recaler les tensions de référence pendant ces interruptions: : ce procédé est aussi difficilement applicable à des asservissements complexes, qui ne doivent lamais être interrompus. L'invention consiste à introduire dans ces circuits intégrés des éléments supplémentaires par lesquels ces déviations de tensions de seuil peuvent être compensées, sans rien modifier de leur procédé normal de fabrication. Cette méthode est applicable de préférence aux cas où il existe effectivement, dans le circuit intégré considéré , un nombre restreint de transistors dont la tension de seuil doit être indépendemment maîtrisée avec précision.L'invention consiste à raccorder, au moyen de résistances ou diodes , à certains points de chaque circuit intégré , des circuits de compensation ajustables après la fin du processus de fabrication et de test initial des circuits intégrés concernés Ces circuits de compensation, intégrés dans chacun des circuits , sont basés sur des réseaux de résistances tels qu'il en existe couramment dans les convertisseurs numérique-analogique , et des fusibles tels qu'il en existe couramment dans les mémoires mortes programmables. En fin de production de chaque lot de circuits selon l'invention , chaque circuit est soumis à des mesures permettant de déterminer la tension de compensation à introduire, pour compenser l'écart qui résulte des incertitudes de la fabrication. Certains fusibles sont alors coupés ; ceux-ci sont choisis en fonction du résultat de la mesure de chaque circuit intégré. Ce procédé s'applique essentiellement aux circuits intégrés MOS et CMOS. Mais si prochainement la technologie des circuits intégrés à effet de champ à l'arséniure de gallium atteint une maturité suffisante , il pourra s'y appliquer aussi bien. Les cas d'application de tels dispositifs sont extrêmement variés . Par exemple , on peut citer un codeur numérique de signaux analogiques. Une méthode courante pour cette fonction consiste à compter des impulsions d'horloge pendant la croissance d'une tension produite par un intégrateur jusqu'au moment où un comparateur indique qu'elle atteint la tension à convertir. La précision de la mesure est évidemment conditionnée par celle du comparateur . C'est au niveau de celui-ci qu'est effectuée la compensation d'écart de tension de seuil selon la méthode ici proposée. Dans ce cas , un seul dispositif de compensation est nécessaire, ou un seul pour chaque codeur porté par le même circuit intégré .Dans de nombreux autres cas, seul un petit nombre de dispositifs de compensation est demandé: il en est ainsi pour des modulateurs et démodulateurs de "bus" de communication entre calculateurs , pour des circuits de codage et de décodage de signaux de lignes de transmission en télécommunications , pour des dispositifs de télécommande , etc. Il en résulte que l'addition de quelques dizaines d'éléments de circuit, par point de compensation , n'alourdit pas sensiblement la complexité globale du circuit intégré qui comporte par ailleurs des fonctions logiques complexes. Le procédé ici proposé permet d'ajuster en principe un écart de tension d'entrée d'un circuit analogique, appelée aussi "offset" . Une variante, exposée plus loin, permet de compenser la "dérive d'offset" ou variation du défaut par l'effet de la température. Le circuit de compensation (1) (figure 1) est composé de plusieurs cellules centrales identiques (2) , raccordées en cascade , d'une cellule d'entrée (3) à laquelle est raccordée la première des cellules centrales (2) , et d'une cellule de sortie (4) raccordée d'une part à la dernière des cellules centrales (2) et d'autre part à un point (5) de raccordement du circuit de compensation , par exemple sur une des bornes d'un comparateur ou sur un des étages d'amplification Chaque cellule centrale (2) (figure 2) comporte , raccordées en étoile autour d'un point central (6) , trois branches : la première comporte simplement une résistance (7) , raccordée à l'autre extrémité au point central de la cellule précédente; la deuxième comporte , en série , une résistance (8) de valeur double de celle de la résistance (7) , et un fusible (9) l'autre extrémité de cette branche de circuit, c'est à dire du fusible (9) est raccordée au p8le négatif de l'alimentation la troisième branche du circuit comporte aussi une résistance (10) , identique à la résistance (8) , et un fusible (il) , dont l'autre extrémité est raccordée au pale positif de l'alimentation. Les points communs, respectivement (12) de la résistance (8) et du fusible (9), et (13) de la résistance (10) et du fusible (11) , sont raccordés chacun à un circuit d'adressage , qui permet d'introduire sur chacun de ces points (12) ou (13) un courant d'intensité suffisante pour couper le fusible au moment voulu. La cellule d'entrée (3) comporte seulement deux branches, comportant chacune une résistance de même valeur que la résistance (7) et un fusible ; le fusible (14) est relié au p8le négatif de l'alimentation, et le fusible (15) au p8le positif. Les points communs de chaque fusible (14) ou (15) et de la résistance correspondante sont reliés chacun à un circuit d'adressage comme ci-dessus. La cellule de sortie (4) ne comporte pas de fusibles , mais un réseau de résistances , dont les valeurs sont choisies d'une part pour que la résistance d'entrée de cette cellule (4) , vue du point central de la dernière cellule (2), soit égale à la résistance (7) , d'autre part pour que l'amplitude de la correction de tension obtenue par le circuit (1) ait la valeur convenable. En particulier , si la plus grande correction à obtenir est inférieure au quart de la tension d'alimentation, le réseau de résistances constituant la cellule (4) peut être conçu comme un diviseur de tension. Un des points de ce réseau de résistances est relié au point (5) du circuit où doit être apportée la tension de compensation. La cellule (4) peut être complétée par un condensateur de découplage, de sorte qu'il n'apparaisse pas d'impulsion parasite gênante ni de signal à haute fréquence au point (fui) . Les circuits d'adressage associés aux fusibles sont réalisés de manière conventionnelle , à part le fait que , pour couper les fusibles raccordés au pôle négatif de l'alimentation, ces circuits leur appliquent une impulsion positive , et réciproquement une impulsion négative pour les autres fusibles. Les résistances et les fusibles sont réalisés par les moyens connus. Les fusibles sont placés de préférence assez loin des résistances et des composants actifs du circuit intégré, pour réduire les effets thermiques secondaires du processus de coupure des fusibles. 11 résulte de la mesure de chaque circuit intégré du lot en production une tension de compensation , positive ou négative , à obtenir sur ce circuit. La valeur de cette tension de compensation est traduite en un nombre binaire, comportant en plus du signe autant d'éléments binaires qu'il existe dans le circuit (1) de cellules de type (2) ou (3) comportant chacune une paire de fusibles. Puis, dans chaque paire de fusibles, l'un des deux est détruit et l'autre laissé intact , par les procédés couramment utilisés pour l'inscription des mémoires mortes programmables . Le choix des fusibles à couper est déterminé selon le nombre binaire qui représente la tension de compensation. La dernière des cellules centrales (2) est traitée d'abord, selon le signe de la tension de compensation . Si celle-ci est positive , c'est le fusible (9) de cette cellule qui sera coupé ; si elle est négative, c'est le fusible (11). Ensuite seront traitées les autres cellules dans l'ordre vers la cellule d'entrée, selon les éléments binaires de la tension de compensation dans l'ordre des poids décroissants .Dans chaque cellule , si l'élément binaire correspondant est 1 et si la tension de compensation est positive , ou si l'élément binaire est 0 et si la tension de compensation est négative, c'est le fusible (9) ou (14) qui sera coupé dans les cas contraires, c'est le fusible (11) ou (15) qui sera coupé Ainsi par exemple le circuit de compensation de la figure 3 , qui comporte quatre paires de fusibles, permet de réaliser une compensation s'étendant de +75 à -75 millivolts , par intervalles de 10 millivolts, et de réduire à 5 millivolts l'écart maximal qui, autrement, aurait été de 75 millivolts . La variante décrite ci-dessous permet la compensation de la "dérive d'offset" Le circuit de compensation de dérive thermique (figure 4) est très semblable au circuit (1) , mais il comporte en plus des diodes en série dans chaque branche de circuit qui comporte un fusible. Ces diodes sont par exemple du type "Schottky" , ou métal-semiconducteur , leur électrode métallique étant placé du côté positif pour que les diodes soient en régime "direct" . Dans chaque cellule centrale (22) , une diode (24) est ajoutée entre le point central (26) et la résistance (28) , l'électrode métallique étant l'extrémité du conducteur commun des trois branches qui se raccordent au point (26) ; une autre diode (25) est également ajoutée entre le point (33) de raccordement du circuit d'adressage et la résistance (30) , l'électrode métallique étant constituée par l'extrémité du raccordement au point (33) . En fait la réalisation de ces diodes est très simple , car chaque diode est réalisée à la place du contact ohmique de la résistance correspondante, en plaçant l'électrode métallique sur une zone de la résistance qui n'a pas été surdopée comme elle le serait pour recevoir un contact ohmique. De même dans la cellule d'entrée (23) les diodes sont intercalées en série, par le même procédé, au pôle positif de chacune des deux résistances. Les valeurs des résistances sont légèrement modifiées , de manière à inclure la valeur de la résistance interne de chaque diode; en fait la résistance interne des diodes n'est pas constante, elle dépend en particulier de l'intensité du courant qui la parcourt, donc de quel fusible a été détruit ou préservé. Cependant la variation de la résistance interne est réduite ,- et il est possible de réaliser ainsi des circuits de compensation de dérive thermique à deux ou trois paires de fusibles, réduisant la dérive d'un facteur 3 ou 7. Le principe de cette compensation est que la dérive thermique des diodes est considérablement plus forte que celle des résistances. Les diodes , laissées en circuit du fait que leur fusible n'a pas été coupé, apportent une correction de dérive thermique positive ou négative, selon le pôle d'alimentation auquel elles sont raccordées, et cette correction est deux fois moindre pour chaque cellule, de la sortie vers l'entrée Cette description n'est pas limitative , et l'invention peut admettre des variantes qui en respectent les principes fondamentaux. Le circuit d'adressage, qui n'est pas décrit ci-dessus , peut faire l'objet de multiples versions différentes, selon l'état de la technique connue. Les valeurs relatives des résistances peuvent être différentes de celles qui ont été indiquées ci-dessus; la correction n'est alors pas exactement binaire , et plusieurs combinaisons de choix de fusibles à détruire peuvent donner le même résultat . Ainsi l'effet d'une première compensation partielle peut être mesuré, avant de choisir la combinaison définitive des fusibles à détruire. Le point de raccordement (5) de la cellule de sortie à la chaîne d'amplification peut être modifié. Des variantes peuvent exister selon la structure de la cellule de sortie (4) , selon le nombre de cellules centrales (2) , selon la technologie de réalisation des fusibles, selon les détails du circuit d'adressage, etc. Ainsi, par cette invention , des circuits comportant une part de fonctions analogiques peuvent être réalisés ;ces circuits ne comportent aucune contrainte d'exploitation, et peuvent avoir une bien meilleure précision que ceux qui sont actuellement réalisés , en conservant strictement les méthodes de production connues et pratiquées industriellement à grande échelle. La contrainte consistant à couper des fusibles après test des composants est peu gênante, car elle ne diffère pas sensiblement de ce qui se fait couramment pour produire des mémoires mortes programmables. REYEBDICATIOIS 1 Dispositif, situé dans un circuit intégré analogique réalisé selon une technologie basée sur les transistors à effet de champ, et ayant pour objet une compensation des écarts entre les tensions de seuil desdits transistors à effet de champ1 ce dispositif étant caractérisé en ce qu'il comporte un réseau de résistances et des fusibles insérés entre certaines de ces résistances et les pôles d'alimentation du circuit intégré. 2 Dispositif de compensation selon la revendication 1, caractérisé en ce que ledit réseau de résistances (1) est constitué de cellules ordonnées (3), (2) et (4), chacune des cellules centrales (2) comportant une résistance (7) reliant le point central (6) de ladite cellule (2) au point central de la cellule précédente, et en ce que chacune des cellules centrales (2) et la première cellule (3) comportent deux résistances (8) et (10) reliant ce point central (ô) respectivement aux points communs aux fusibles correspondants (9) et (11) et aux pôles (12) et et(13) des circuits d'adressage. 3- Dispositif de compensation selon les revendications 1 et 2, caractérisé en ce que les résistances (7) reliant les points centraux des cellules (2) et (3) ont une valeur commune, que les résistances reliant le point central de la première cellule 4 Dispositif de compensation selon la revendication 1, ayant pour objet la compensation des écarts de dérive des tensions de seuil des transistors à effet de champ en fonction de la température dans un circuit intégré analogique, caractérisé en ce que ledit réseau est constitué de cellules ordonnées (23),(22) et (4) , que chacune des cellules centrales (22) comporte une résistance reliant le point central de cette cellule au point central de la cellule précédente, que chacune des cellules (22) et (23) comporte deux branches latérales reliées respectivement aux deux pôles d'alimentation,que ces branches latérales sont constituées chacune d'une résistance, d'une diode et d'un fusible relié d'une part à une borne d'un circuit d'adressage, et de l'autre au pôle d'alimentation correspondant, et que les diodes sont placées en sens direct. 5 Circuit intégré comportant un dispositif de compensation des écarts de tension de seuil des transistors à effet de champ selon la revendication 1, ou selon les revendications 1 et 2, ou selon les revendications 1,2 et 3, ou un dispositif de compensation des écarts de dérive thermique des tensions de seuil des transistors à effet de champ selon les revendications 1 et 4.