Brevet FR2576431A1 — publié le 19860725

La présente invention concerne un circuit générateur de tension de référence et plus particuliè- rement, un circuit générateur de référence qui produit une tension de référence de bas niveau. Quand le dispositif de traitement de signaux de récepteur radioélectrique est constitué par un Circuit intégré, une source d'alimentation de tension de référence doit être prévue dans le circuit intégré comme une source de polarisation pour un transistor qui s'y trouve ou pour comparer ou décaler les niveaux de certains signaux par rapport à la tension de référence. Lorsqu'un récepteur radio-électrique qui peut être alimenté par exemple par deux éléments secs de dimension AA est considéré, la tension de référence est de l'ordre de 1 à 1,5 V. Dans la technique antérieure, un circuit générateur de tension de référence comporte une résistance et une simple diode ou deux diodes connectées en série entre une borne d'alimentation (borne d'entrée) et la masse et une tension de référence est prélevée au point de connexion entre la résistance et la diode ou les diodes. Mais, ce circuit connu générateur de tension de référence dépend de la température et sa caractéris- tique en température est donc mauvaise. Un circuit généra- teur de tension de référence ayant une bonne caractéris- tique en température a bien déjà été proposé mais ce circuit antérieur est désavantageux en ce que la tension de référence dépend considérablement de la tension d'entrée ou de ses fluctuations. Un objet de l'invention est donc de proposer un circuit générateur de tension de référence qui possède une excellente caractéristique en température. Un autre objet de l'invention est de proposer un circuit générateur de tension de référence qui est pratiquement exempt de toute dépendance de variation de tension d'entrée. Un autre objet encore de l'invention est de proposer un circuit générateur de tension de référence qui peut produire une tension de référence de bas niveau. Selon un aspect, l'invention concerne donc un circuit générateur de tension de référence comportant: un transistor de commande dont le circuit collecteur- émetteur est connecté entre une borne de sortie et une borne d'entrée; un transistor de détection de courant dont le circuit collecteur-émetteur est connecté en série avec une première et une seconde résistances en série entre la borne de sortie et la masse, la base du transistor de détection de courant étant connectée à un point de connexion entre la première et la seconde résistances, un troisième transistor dont le circuit base-émetteur est connecté en parallèle sur le circuit collecteur- émetteur du transistor de détection de courant et ayant une surface périphérique d'émetteur n fois la surface périphérique d'émetteur du transistor de détection de courant; un quatrième transistor du même type de conductivité que le transistor de détection de courant et dont la base est connectée à la base du transistor de détection de courant; et un dispositif de détection qui détecte une différence entre un signal correspondant à un courant de collecteur du troisième transistor et un signal correspondant à un courant de collecteur du quatrième transistor et appliquant à la base du transistor de commande un signal de contreréaction correspondant à cette différence. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui va suivre. Aux dessins annexés, dopnés uniquement à titre d'exemples nullement limitatifs: La figure 1 est un schéma d'un circuit générateur de tension de référence selon un premier mode de réalisation de l'invention, La figure 2 est une courbe caractéristique de courants dans le circuit de la figure 1, La figure 3 est un schéma d'un circuit générateur de tension de référence selon un second mode de réalisation de l'invention, et La figure 4 est un schéma d'un circuit générateur de tension de référence selon un troisième mode de réalisation de l'invention. L'examen détaillé de la figure 1 montre qu'un circuit générateur de tension de référence selon l'inven- tion, tel qu'il est représenté, comporte une borne de sortie T1 à laquelle une tension de référence est pré- levée et une borne d'entrée T2 connectée à une pile sèche ou similaire et qui reçoit une tension d'entrée (tension de source d'alimentation). Le circuit collecteur- émetteur d'un transistor de commande Q7 est connecté entre les bornes T1 et T2. Une résistance R1 de valeur relativement élevée, par exemple 12,6 k Q, une résistance R2 de valeur rela- tivement faible, par exemple 820 ohms et le circuit collecteur-émetteur d'un transistor de détection de courant Ql sont connectés en série entre la borne T1 et la masse. Le point de connexion entre les résistances R1 et R2 est connecté à la base d'un transistor Q1- En outre, le circuit base-émetteur du transistor Q1 est connecté en parallèle avec le circuit base-émetteur d'un transistor Q5, formant ainsi un circuit miroir de courant 1 ayant la masse comme potentiel de référence. Le collecteur du transistor Q1 est également connecté à la base d'un transistor Q2 et l'émetteur de ce dernier est connecté à la masse tandis que son collecteur est relié au collecteur d'un transistor Q3. Le transistor Q3 utilise la borne T1 comme point de potentiel de référence et, avec un transistor Q4, il forme un circuit miroir de courant 2. Par consé- quent, les bases des transistors Q3 et Q4 sont connec- tées ensemble et sont en outre connectées au collecteur du transistor Q3 tandis que les émetteurs des. transis- tors Q3 et Q4 sont connectés ensemble à la borne T1. Le dispositif de détection d'un amplificateur inverseur consiste en un transitor Q6 dont l'émetteur est à la masse et dont la base est connectée aux collec- teurs des transistors Q4 et Q5. Le collecteur du tran- sistor Q6 est connecté à la base du transistor de com- mande Q7- Le circuit décrit ci-dessus est constitué par un circuit intégré sur une pastille semi-conductrice, la surface périphérique d'émetteur (surface de jonction émetteur-base) du transistor Q2 étant choisie n fois (n > 1) la surface périphérique d'émetteur du transistor Q1- Avec la disposition du circuit de la figure 1, si i1 est le courant de collecteur du transistor Q1 et i2 celui du transistor Q2, étant donné que les transistors Q1 et Q5 constituent un circuit miroir de courant 1, le courant de collecteur du transistor Q5 est également i1. De plus, étant donné que le courant de collecteur i2 du transistor Q2 est égal au courant de collecteur du transistor Q3 et que les transistors Q3 et Q4 constituent un circuit miroir de courant 2, le courant de collecteur du transistor Q4 est égal au courant de collecteur i2. La différence (i2 - i1) entre les courants de collecteur i2 et i1 circule donc par la base du tran- sistor Q6- Si le courant de collecteur i1 a tendance Saugmenter ou si le courant de collecteur i2 a tendance à augmenter ou si le courant de collecteur i2 a tendance à diminuer, le courant de différence (i2 - i1) diminue de sorte que le courant de collecteur du transistor de sorte que le courant de collecteur du transistor Q6 diminue et que l'impédance du transistor Q7 augmente. Ainsi, la tension à la borne T1 diminue et par conséquent, le courant de collecteur i1 diminue tandis que le courant de collecteur i2 augmente. Une contre-réaction est donc produite par laquelle les courants de collecteur i1 et i2 sont stabilisés à des valeurs constantes. Autrement dit; Si la tension base-émetteur du tran- sistor Q1 est VBE1 et si la tension base-émetteur du tran- sistor Q2 est VBE2, les équations (1), (2) et (3) ci-après peuvent être établies: VBE2 = R2 i1 + VBE2.................... (1) BBE1 VT 0-n (il/iS). .(...2....... (2) VBE2 VT. 'n (i2/(n. is o)...........o (3 o VT = KT/q (T = température absolue) et..DTD: iS1, is2 étant les courants de saturation des tran- sistors Q1 et Q2. L'équation (4) ci-après peut donc être établie à partir des équations (1) à (3): VT À fn (il/iS1) = R2 il + VT * n (i2/nois2) il i s2 _ 2 i l.. VT.2.n 2 is i.......(4) Par exemple, si les transistors QI et Q2 sont for- més côte à côte sur la même pastille de circuit intégré, la relation is1 = iS2 est satisfaite. Ainsi, l'équation (4) peut s'écrire sous la forme: VT.-n (noil/i2 = R2 i1..........(5) Une modification de l'équation (5) donne: en(n.il/i2) = R2 * il/VT n.il/i2 = exp (R2. ii/vT) Le courant i2 présente donc une caractéristique négative comme le montre la Figure 2. Les courants i1 et i2 sont donc stabilisés en un point A sur la région négative du courant i2 o i1 = i2............(6) Si la tension de sortie à la borne T1 est V, l'équation (7) ci-après est établie: V =R1 il + VBE1. ............. (7) Une substitution de l'équation (6) dans l'équation (5) donne: VT.n n = R2 i.............. (8) Puis une substitution de l'équation (8) dans l'équation (7) donne: V = (R1 / R2) VT.-n. n + VBE1. (9) Le coefficient de température dV/dT de la tension V est obtenu par différenciation de l'équation (9) par rapport à la température T comme dans l'équation (10) ci-après: dV = K R1 n.n + dVRÄ I dT q R2 dT..... (10) A partir de l'équation (10), la condition dans laquelle le coefficient de température dV/dT s'annule peut s'exprimer comme suit: K. Ri Zn.n. + dVYBE = 0..DTD: q R2 dT - I. R n.n = - dVl. R2 dT K (11 Autrement dit, si l'équation (11) est établie, la tension V n'a aucune caractéristique en température. D'une façon générale, la condition suivante présente: dVBE1 / dT = -1,8 à - 2,0 (mV/ C) Ainsi, l'équation (11) devient l'équation (12) ci-après: RI n.n = 1,8 x 10-3 x 1 = 20,86 R2 8,63 x 10-5).(12) Normalement, dans un circuit intégré, le rapport des résistances R1/R2 et le rapport des surfaces n peuvent recevoir les valeurs voulues assez facilement et leurs étalements peuvent être supprimés de façon suffisante. Par conséquent, étant donné que l'équation (12) peut être atteinte facilement, l'équation (11) peut aussi être établie. La tension de sortie n'a donc pas de carac- téristique en température. Si VT = 0,026 (V) et VBE1 = 0,683 (V), la condition ci-après est établie à partir des équations (9) et (12): V = 0,026 x 20,86 + 0,683 = 1,225 (V). Ainsi, dans le circuit selon l'invention décrit ci-dessus, il est possible d'obtenir une tension de référence V sans aucune caractéristique en température et qui est stable lorsqu'elle est soumise à des variations de température. En outre, cette tension de référence V peut avoir un niveau bas, par exemple 1,225 V et elle convient pour un circuit intégré qui peut être alimenté à tension basse. Etant donné que les transistors Q1 à Q5 reçoivent la tension de référence V stable, même si la tension à la borne T2 change, les transistors Ql à Q5 peuvent fonctionner de façon stable avec une faible dépendance de la température. En outre, étant donné que la tension à la borne T2 est délivrée par le transis- tor Q7 à la borne T1 comme tension V, il est également possible d'obtenir un courant qui correspond à la tension V. Dans le premier mode de réalisation décrit ci-dessus, une valeur relativement importante est nécessaire pour la résistance R1 et elle occupe donc une surface relativement grande sur la pastille semi- conductrice de circuit intégré. Cette pastille doit donc être relativement grande. Mais si le circuit base- émetteur d'un ou plusieurs transistors supplémentaires ayant la même caractéristique que le transistor Q1 est connecté en parallèle avec le circuit base-émetteur du transistor Q1, le rapport entre la surface occupée par la résistance R1 et la surface totale de la pastille semiconductrice du circuit intégré peut être réduit et les dimensions de la pastille semi-conductrice peuvent aussi être réduites. A titre d'exemple et comme le montre la figure 3, sur laquelle des éléments correspondants à ceux décrits en regard de la figure 1 sont identifiés par les mêmes références numériques ne seront pas décrits en détail, le circuit baseémetteur d'un transistor supplémentaire Q8 est connecté en parallèle avec le circuit base-émetteur du transistor Q1- Dans ce cas, le collecteur du transistor Q8 est connecté au point de connexion entre les résistances R1 et R2. Dans le mode de réalisation de la figure 3, étant donné que la valeur de la résistance R2 est très faible, le courant de collecteur i1 du transistor Q8 est presque égal au courant i1 de -sorte qu'un courant d'à peu près 2i1 circule par la résistance R1. La valeur de la résistance R1 de la figure 3 peut donc être réduite à environ la moitié de celle de la résistance R1 de la figure 1 et la surface que cette résistance R1 occupe sur la pastille semi-conductrice de circuit intégré peut être réduite. Bien entendu, si plusieurs transistors sont connectés en parallèle sur le transistor Q1, le rapport entre la surface que la résistance R1 occupe et la surface peut être réduit encore davantage. Dans le mode de réalisation de la figure 4 sur laquelle des éléments correspondants à ceux décrits en regard des figures 1 et 3 sont identifiés par les mêmes références numériques et ne seront pas décrits en détail, les courants de collecteurs i2 et i1 des transistors Q2 et Q5 sont convertis en des tensions respectives par des résistances R3 et R4. Les tensions O correspondant aux courants de collecteurs i2 et i1 sont appliquées à des entrées (+) et (-) respectivement d'un amplificateur différentiel 3 dont la sortie est appliquée à la base d'un transistor Q7. Ainsi, le transistor de commande Q7 est commandé par un signal de sortie de l'amplificateur différentiel 3 qui correspond à la différence entre les tensions prélevées aux résistances R3 et R4. Selon l'invention, il est possible d'obtenir la tension de référence V sans aucune - caractéristique de température et qui est stable même lorsque le circuit est soumis à des variations de température. En outre, étant donné que cette tension de référence V a un niveau bas, par exemple 1,225V, le circuit selon l'invention convient pour un circuit intégré qui est alimenté à basse tension. De plus, étant donné que les transistors Q5 à Q7 reçoivent la tension de référence V stable, même si la tension d'alimentation à la borne d'entrée T2 change, le fonctionnement stable peut encore être maintenu. De plus, étant donné que la tension d'alimentation à la borne d'entrée T2 est réglée par le transistor Q7 à la tension V à la borne de sortie T1, quand la tension V est obtenue, il est également possible d'obtenir le courant correspondant. Plusieurs modes de réalisation ont été décrits ci-dessus en regard des dessins mais il est bien évident que de nombreuses modifications et variantes peuvent y être apportées sans sortir du cadre ni de l'esprit de l'invention. REVENDICATIONS 1. Circuit générateur de tension de référence, caractérisé en ce qu'il comporte une borne d'entrée (T2) destinée à recevoir une tension de sourde d'alimen- tation susceptible de variations, une borne de sortie (T1) à laquelle une tension de sortie stable est prélevée, un transistor de commande (Q7) dont le circuit collecteur- émetteur est connecté entre ladite borne de sortie et ladite borne d'entrée, un transistor de détection de courant (Q1) dont le circuit collecteur-émetteur est connecté en série avec un circuit en série comprenant une première et une seconde résistances (R1, R2) entre ladite borne de sortie et- la masse, la base de ce transistor de détection de courant étant connectée à -15 un point de connexion dudit circuit en série entre ladite première et ladite seconde résistances, un troisième transistor (Q5) dont le circuit base-émetteur est connecté en parallèle avec ledit circuit collecteur-émetteur dudit transistor de détection de courant et dont la surface périphérique d'émetteur est n fois - la surface périphérique d'émetteur du transistor de détection de courant, un quatrième transistor (Q2) du même type de conductivité que ledit transistor de détection de courant et dont la base est connectée à ladite base dudit transis- tor de détection de courant, et un dispositif de détection (Q6, R3, R4, 3) destiné à détecter une différence entre un signal correspondant à un courant de collecteur dudit troisième transistor et un signal correspondant à un courant de collecteur dudit quatrième transistor et appliquant à la base dudit transistor de commande un signal de contreréaction correspondant à ladite différence. 2. Circuit selon la revendication 1, caractérisé en ce que ledit transistor de détection de courant (Q1) comporte un circuit base-émetteur, le circuit comportant en outre au moins un transistor supplémentaire (Q8) de même caractéristique que ledit transistor de détection de courant, et dont le collecteur est connecté audit point de connexion entre ladite première et ladite seconde résistances, chaque transistor supplémentaire comportant en outre un circuit base-émetteur connecté en parallèle avec ledit circuit baseémetteur du transistor de détection de courant. 3. Circuit selon la revendication 1, caractérisé en ce que ledit dispositif de détection comporte une troisième résistance (R3) connectée au collecteur dudit troisième transistor et une quatrième résistance (R4) connectée au collecteur dudit quatrième transistor et dans lequel les courants de collecteur dudit troisième et dudit quatrième transistors sont convertis en des tensions respectives par ladite troisième et ladite quatrième résistances. 4. Circuit selon la revendication 3, caractérisé en ce que ledit dispositif de détection comporte en outre un amplificateur différentiel (3) comprenant deux entrées auxquelles sont appliquées lesdites tensions converties par la troisième et la quatrième résistances, la sortie dudit amplificateur différentiel étant appliquée à ladite base du transistor de commande sous forme dudit signal de contre-réaction. 5. Circuit selon la revendication 1, caractérisé en ce que ledit dispositif de détection comporte un cinquième transistor (Q6) comprenant une base et un circuit collecteur-émetteur connecté entre ladite base du transistor de commande et la masse et un sixième et un septième transistors (Q3, Q4) constituant un circuit miroir de courant, dont les collecteurs sont connectés aux collecteurs dudit troisième et dudit quatrième transistors respectivement, la base dudit cinquième transistor étant connectée à un point de connexion entre les collecteurs du septième et du quatrième transistors.