Brevet FR2582844A2 — publié le 19861205

FR 2582844 A2 19861205 FR 8508422 A 19850528 La présente invention concerne un système de formation et de mémorisation d'image numérique. Plus particulièrement l'invention concerne un dispositif de formation d'image à semi-conducteur organisé en matrice d'éléments, chaque élément comprenant une partie photosensible, constituée d'une photodiode à jonction PN, couplée à un point mémoire le tout constituant un unique circuit intégré obtenu par exemple par la technique MOS. Les circuits intégrés du genre spécifié ci-dessus sont notoirement connus. Jusqu'à présent, la plupart des systèmes de formation d'image sont basés sur des capteurs qui fournissent des signaux analogiques et nécessitent donc une conversion analogique/numérique pour pouvoir stocker les informations nécessaires à un traitement numérique. De plus les circuits sont réalisés le plus souvent de facon indépendante voire par des boîtiers indépendants. L'invention concerne donc un dispositif de formation et de mémorisation d'image numérique qui ne présente pas les inconvénients des dispositifs antérieurs. De plus le dispositif selon l'invention intègre à chaque élément la fonction de conversion ce qui constitue l'une de ses originalités. Le brevet français n' 84 06262 décrit un tel dispositif. Toutefois, le dispositif décrit dans ce brevet principal peut être amélioré. 1) Dans le cas de la réalisation du dispositif à l'aide de points mémoire statiques, le mode de réalisation décrit dans le brevet principal n'est pas optimal. En effet, la surface occupée par chaque élément (partie photosensible et de conversion plus point mémoire) peut être réduite an utilisant un autre mode de réalisation décrit dans la présente invention. 2) Dans le cas de la réalisation du dispositif à l'aide de points de mémorisation dynamiques, le mode de réalisation proposé dans le brevet principal présente des inconvénients majeurs: - dans le cas où le capteur reçoit de faibles intensités lumineuses, le temps de saisie doit être long. Ce temps de saisie est, dans le mode de réalisation du brevet principal, le temps séparant deux rafraîchissements successifs. Une mémorisation fiable de l'image captée nécessite d'augmenter la fréquence de rafraîchissement immétiiatement après la saisie de manière à ce que le dispositif devienne insensible à une augmentation ultérieure de l'énergie lumineuse reçue par le capteur. Si tel n'était pas le cas, l'énergie lumineuse reçue entre deux rafraîchissements espacés serait alors suffisante pour modifier le contenu de la mémoire.Cette modification de la fréquence de rafraîchissement est un handicap pour l'utilisation commode du dispositif. La présente Invention décrit un mode de réalisation permettant d'éviter ce handicap; - dans le mode de réalisation décrit dans le brevet principal, tous les points image du capteur ne peuvent pas être rafraîchis en même temps. La saisie d'une image n'est pas réalisée au même instant pour tous ses points. Ce phénomène est un handicap pour l'utilisation du capteur dans des situations où la scène à observer varie très rapidement. La présente invention décrit un mode de réalisation permettant d'éviter ce handicap; - dans le mode de réalisation décrit dons le brevet principal, la sensibilité du dispositif peut entre augmentée (afin de travailler en éclairage faible) en portant le substrat à un potentiel négatif. Cette possibilité présente un inconvient majeur: celui de rendre indispensable l'utilisation de potentiels négatifs pour actionner certaines lignes de commande par exemple celle activant le transistor de charge Initiale. La présente invention décrit un mode de réalisation permettant d'éviter ce handicap. Dans les dessins annexés, donnés uniquement à titre d'exemples nullement limitatifs: - la figure 1 représente un mode de réalisation comprenant un point mémoire statique, - la figure 2 représente un mode de réalisation comprenant un point mémoire dynamique, - la figure 3 représente un mode de réalisation comprenant un point mémoire dynamique, permettant de porter aisément le substrat à un potentiel négatif, - la figure 4 représente un mode de réalisation comprenant un point mémoire dynamique > permettant de porter aisément le substrat à un potentiel négatif et de réaliser une précharge simultanée dans toutes les cellules élémentaires du dispositif. Dans le cas de réalisation du dispositif à l'aide de points mémoire statique, le mode de réalisation préférentiel selon l'invention est représenté en figure 1 et son fonctionnement peut être décrit de la manière suivante. Le dispositif présenté en figure 1 est la cellule élémentaire permettant de construire un assemblage par exemple matriciel. Chaque cellule élémentaire réalise la fonction de saisie d'images et celle de mémorisation. Le mode d'assemblage des cellules élémentaires est celui utilisé classiquement pour la réalisation des mémoires à accès aléatoire. Ainsi, considéré comme un point mémoire, le dispositif présenté en figure I fonctionne de la façon suivante: las transistors (7 et 8) et (9 et 10) constituent deux inverseurs disposés en boucle de mémorisation lorsque le transistor de commutation 11, dit de saisie-mémorisation, est rendu passant. La lecture ou l'écriture de ce point mémoire se fait en rendant le transistor de commutation 2, dit d'entrée-sortie, passant. L'entrée-sortie de l'information correspondante se fait par le point 1 qui est, en fait, conformément au mode de réalisation classique des mémoires, une ligne de bus classiquement dénommée "ligne de bits". Une cellule elémentaire parmi celles connectées à ce bus peut être sélectionnée par action sur la ligne de commande 3, classiquement dénommée "ligne de mots". Dans sa fonction de capteur, le dispositif présenté en figure 1 fonctionne de la façon suivante: après avoir actionné la commande 12 afin de bloquer le transistor 1 1 de saisie-mémorisation, le point 1 est porté à un potentiel positif (par exemple 5 Yolts). Une action sur la commande 3 permet alors de rendre passant le transistor 2 d'entrée-sortie et de réaliser ainsi la précharge de la grille 6 du transistor 7. Le transistor 2 d'entrée-sortie est ensuite bloqué par action sur la commande 3. L'ensemble substrat (5)-photodiode( 4)-grille (6) du transistor signal 7 fonctionne alors de façon identique ô celle décrite dans le brevet principal. Le temps de saisie est alors le temps sepsrant l'instant où le transistor 2 d'entrée-sortie est rendu non-passant (fin de précharge) et celui où le transistor il de saisie-mémorisation est rendu passant (déclenchement de la fonction de mémorisation). Ce temps de saisie est donc réglable à volonté selon le besoin. Dans le cas de réalisation du dispositif à l'aide de points mémoire dynamique, un mode de réalisation préférentiel est présenté en figure 2 et son fonctionnement peut-être décrit de la façon suivante: Le dispositif présenté en figure 2 est la cellule élémentaire permettant de construire un assemblage, par exemple matriciel. Chaque cellule élémentaire réalise la fonction de saisie d'images et celle de mémorisation. Le mode d'assemblage des cellules élémentaires est celui utilisé classiquement pour la réalisation des mémoires à accès aléatoire. Ainsi, considéré comme un point mémoire, le dispositif présenté en figure 2 fonctionne de la façon suivante: l'information est mémorisée dans le système capacitif 13 lorsque les transistors de commutation 2 d'entrée-sortie et 11 de saisie-mémorisation sont bloqués. L'entrée-sortie de l'information correspondante se fait par le point 1 qui est, en fait, conformément au mode de réalisation classique des mémoires, une ligne de bus classiquement dénommée "ligne de bits". Une cellule élémentaire parmi celles connectées à ce bus peut être sélectionnée par action sur la ligne de commande 3, classiquement dénommée "ligne de mots". Comme pour toute mémoire dynamique, une opération de rafraîchissement (facture, amplification, ré-écriture) est nécessaire à Intervalles réguliers. La fonction de capteur du dispositif présenté en figure 2 est réalisé de la façon suivante: une précharge du système est obtenue en rendant passant les transistors 2 d'entrée-sortie et 11 de saisle-mémorisation et en appliquant au point 1 un potentiel positif suffisant (par exemple 5 Yolts). Le transistor 2 d'entrée-sortie est ensuite bloqué et la saisie commence: le dispositif photo-sensible 4, relié au substrat 5, étant exposé a la lumière, contribue à décharger la capacité de mémorisation 13 ainsi que la capacité parasite 14 associée à la photodiode 4. La fin de saisie a lieu lorsque le transistor Il de saîsie-mémorlsaUon est rendu non-passant. Dans ce mode de réalisation du dispositif, la partie situé entre les transistors 2 d'entrée-sortie et Il de saisie-mémorisation, et en particulier le système capacitif 13, doit être protégé par une couche opaque à la lumière ( par exemple, une couche de métallisation). Ce mode de réalisation présente1 contrairement au dispositif décrit dans le brevet principal, les caractéristiques suivantes: 1 ) le dispositif a un mode de mémorisation fiable quelle que soit l'intensité lumineuse reçue après la saisie; 2) toutes les cellules élémentaires de la matrice constituant le capteur complet peuvent saisir l'image au matie instant (signal unique appliqué aux commandes 12). La figure 3 présente un complément du dispositif de la figure 2 utilisé préférentiellement pour réaliser un dispositif de haute sensibilité dans lequel le substrat est porté ô une tension négative par rapport à la masse. Le transistor 17, dont la grille de commande est à la masse, est rendu passant lorsque la différence de potentiels entre la masse et le point 16 devient supérieure ô la tension de seuil du transistor 17. Le transistor 17 agit comme un limiteur de potentiel négatif au point 16 évitant ainsi que le transistor il de saisie-mémorisation devienne passant et que l'information mémorisée en 13 soit perdue. La figure 4 présente un autre mode de réalisation dérivé de la figure 3. Dans# ce cas, pendant la saisie, la grille de commande 18 est à la masse et le point 19 est ô une tension positive ou nulle. Le transistor 17 agit alors, comme dans le cas précédent, comme un limiteur de potentiel négatif. Ce dispositif permet également de réaliser l'opération de précharge simultanée de toutes les cellules élémentaires. Pour cela, le point 19 ainsi que les grilles de commande 18, activées par un signal unique, sont portés à un potentiel positif (par exemple 5 Volts) en même temps que les grilles de commande 12 des transistors 11. Les transistors 17 et il étant alors passants, les points de mémorisation 13 sont alors préchargès. Dans ce mode de fonctionnement, les transistors 2 ne sont utilisés que pour lire ou écrire, sélectivement, chaque point mémoire. Le dispositif selon l'invention, dans l'un quelconque de ses modes de réalisation, est particulièrement destiné à l'acquisition et au stockage d'images numériques. A titre d'exemple et sans que cela soit limitatif, on peut citer comme applications la saisie et la mémorisation d'images numériques pour la reconnaissance d'objets en robotique, la reconnaissance de caractères, la détection de cellules en biologie. Revendications 1 ) Dispositif selon l'une quelconque des revendications du brevet principal caractérisé en ce que: a) dans le cas d'une réalisation comprenant un point mémoire statique, le conducteur diffusé de la jonction PN de la photodiode (4) est relié d'une part à une ligne de bus (1) communément appelée "ligne de bits" dans les mémoires à semi-conducteurs, par l'intermédiaire d'un premier transistor de commutation (2), d'autre partà un premier Inverseur dont la capacité de grille (6) du transistor signal (7) réalise un système capacitif, ladite grille (6) se déchargeant sous l'effet d'un courant circulant en inverse dans la jonction PN de ladite photodiode (4) lorsque ladite photodiode est soumise à un éclairement La sortie de ce premier inverseur est reliée à l'entrée d'un second inverseur; la sortie de ce second inverseur est reliée à l'entrée du premier par l'intermédiaire d'un second transistor de commutation (11) b) dans le cas de réalisation comprenant un point de mémoire dynamique, le point de mémorisation est un système à effet capacitif (13) dont l'une des bornes est reliée d'une part à une ligne de bus (1) communément appelée "ligne de bits" dans les mémoires à semi-conducteurs, par l'intermédiaire d'un premier transistor de commutation (2), d'autre part au conducteur diffusé d'une photodiode (4) par l'intermédiaire d un second transitor de commutation ( 1 1). 2) Dispositif selon la revendication 1, caractérisé en ce que, dans le cas de réalisation comprenant un point de mémoire dynamique, le conducteur diffusé de la photodiode (4) est de plus relié à la masse par l'intermédiaire d'un transistor ( 7) dont la grille est reliée à la masse. 3) Dispositif selon la revendication 1 ,caractérisé en ce que, dans le cas de réalisation comprenant un point de mémoire dynamique, le conducteur diffusé de la photodiode (4) est de plus relié à un potentiel positif ou nul par l'intermédiaire d'un transistor ( 17) dont la grille ( 18) reçoit une commande positive ou nulle. 4) Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'accès à l'information mémorisée dans le dispositif peut être fait de manière aléatoire. 5) Dispositif selon l'une quelconque des revendications là 4, caractérisé en ce que tous les points de l'image peuvent être saisis simultanément