Brevet FR2584532A1 — publié le 19870109

Procédé de fabrication d'une résistance implantée, et résistance ainsi obtenue. La présente invention concerne un procédé de fabrication d'une résistance implantée,- ainsi qu'une résistance obtenue par ce procédé. Comme on le sait, pour fabriquer dans un substrat semicon- ducteur ou une puce des éléments résistants, notamment des éléments résistants de valeur ohmique élevée, destinés à être utilisés comme composants de circuits résistants intégrés raccordés dans le circuit, par exemple, à des composants actifs tels que des transistors, on emploie couramment plusieurs techniques dont les plus courantes consistent à fabriquer ces résistances après diffusion des régions d'émetteur, c'est-à-dire à la fin du processus, ou à les fabriquer avant dépôt et diffusion des régions de base et d'émetteur. Dans le premier procédé antérieur, la résistance est géné- ralement obtenue par traitement photographique sur l'oxyde du champ, qui a une épaisseur significative. Ceci risque de soulever le problème d'interruptions descouches ou des raccordements métalliques (ci-après appelés "métaux") croisant la résistance; en outre, si le métal croisant la résistance est à un potentiel élevé, la valeur ohmique de la résistance peut également varier de façon indésirable. Avec le dernier procédé antérieur mentionné ci-dessus, les résistances sont fabriquées après dépôt et diffusion des régions de base et d'émetteur. Dans ce cas, l'inconvénient principal est que la valeur ohmique de la résistance dépend de traitements thermiques tels que des oxydations successives. C'est en conséquence le but de cette invention de procurer un procédé pour fabriquer une résistance implantée qui élimine les inconvénients affectant les procédés antérieurs. C'est un but principal de cette invention de procurer un procédé qui procure des résistances de valeur élevée et d'encombrement minimal, procédé qui ne provoque pas d'in- terruption de tout métal croisant les résistances elles- mêmes, ces résistances n'étant pas affectées par un métal à potentiel élevé qui pourrait modifier leurs valeurs. Un autre but de cette-invention est de procurer un procédé qui permet de fabriquer les résistances indépendamment de traitements tels que des oxydations successives du corps semiconducteur. Un autre but de cette invention est de procurer un procédé qui comporte un nombre minimal de stades et qui peut être mis en oeuvre d'une manière extrêmement économique en utilisant des techniques et un équipement conventionnels. Selon la présente invention, les buts précités sont atteints, ainsi que d'autres qui apparaîtront ci-après, grâce à un procédé de fabrication d'une résistance implantée, notam- ment d'une résistance implantée de valeur ohmique élevée, comprenant,en séquence,un premier stade dans lequel on implante avec des techniques connues une zone de valeur de résistance élevée dans une région de semiconducteur, cette zone de valeur de résistance élevée ayant une largeur et une loqueur données, un deuxième stade dans lequel on dépose une couche de silicium polycristallin ayant une épaisseur donnée et recouvrant complètement la zone de valeur de résistance élevée, et au moins un troisième stade dans lequel on dépose et on diffuse d'autres zones ayant des conductivités et des dopages donnas dans cette région de semiconducteur. L'invention sera mieux comprise à la lecture de la descrip- tion détaillée, donnée ci-après à titre d'exemple seulement, d'une réalisation préférée, en liaison avec le dessin joint, sur lequel la figure unique montre en coupe trans- versale et à grande échelle une résistance de valeur élevée implantée dans une puce de semiconducteur selon l'invention. En se reportant de façon plus spécifique à la figure du dessin, un procédé de fabrication d'une résistance de valeur ohmique élevée et d'encombrement minimal, implantée dans un substrat semiconducteur selon l'invention, comporte un premier stade dans lequel on implante, dans un substrat semiconducteur repéré de façon générale en 1, et avec des techniques connues, une zone de valeur de résistance élevée, par exemple du type P, et repérée dans son ensemble en 2, cette zone ayant une largeur et une longueur déterminées sur la base de la valeur de résistance recherchée. En particulier, la zone de valeur de résistance élevée peut être obtenue par implantation de bore sur la surface de la puce de semiconducteur (substrat 1) à travers un masque obtenu dans un stade de photolithographie. 36 Selon l'invention, après implantation de cette zone résis- tante 2, on dépose une couche de silicium polycristallin 3 qui recouvre complètement la zone résistante 2. L'épaisseur de la couche de polysilicium 3 est également déterminée pour satisfaire des spécifications données. On peut voir sur la figure que la zone résistante 2 a, à proximité de ses extrémités, deux zones 4 et 5, par exemple également du type P, qui sont adaptées pour former les bornes de l'élément résistant 2. Ensuite, dans un autre stade du procédé, on peut former des zones de base et d'émetteur qui ne sont pas décrites en détail, mais peuvent avoir des dopages et des conductivités déterminés. Ainsi, la résistance obtenue 2 est en particulier indépen- dante des traitements d'oxydation successifs et ne peut pas être affectée par eux, du fait que l'oxydation s'effec- tue sur le polysilicium. Une couche isolante supérieure de dioxyde de silicium a été repérée sur la figure en 6. Comme l'appréciera l'homme de l'art, le polysilicium sert d'écran pour tout métal à potentiel élevé croisant la résistance. En outre, le procédé de l'invention résoud le problème de fissure possible de tout métal croisant la résistance, ce qui représentait un inconvénient significatif de la technique antérieure comme il a été mentionné ci- dessus. On a trouvé en pratique que, grâce au procédé de l'inven- tion, il est possible d'obtenir des éléments résistants de valeur élevée, par exeple 1 kOhm/maille carrée, laquelle valeur reste pratiquement constante en dépit des influences exté- rieures citées. On peut noter de ce qui précède que l'invention atteint complètement les buts qu'elle s'est fixée. En particulier, bien que correspondant de façon générale au deuxième type des procédés indiqués ci-dessus, c'est-à- dire les procédés dans lesquels la résistance est formée avant terminaison des dispositifs intégrés dans le substrat de la puce, par exemple avant dépôt et diffusion de la base et de l'émetteur, le procédé selon l'invention s'écarte de ce type de procédé en ce qu'il prévoit un stade spécifi- que de dépôt de silicium polycristallin, ce qui permet d'obtenir des résistances implantées de valeur élevée et d'encombrement minimal indépendantes des traitements successifs, et qui présentent tous les avantages mentionnés ci-dessus. Bien que l'invention ait été décrite en se reportant à une de ses réalisations spécifiques, il est bien entendu qu'elle est susceptible de modifications tout en restant dans le domaine du concept inventif. A titre d'exemple, le procédé peut aisément être étendu à la fabrication simulta- née de plusieurs résistances ayant des valeurs ohmiques élevées différentes. Revera ons. 1. Procédé de fabrication d'une résistance implantée, en particulier d'une résistance implantée de valeur ohmique élevée, caractérisé en ce qu'il comporte,en séquence,un premier stade dans lequel on implante par des techniques connues une zone de valeur de résistance élevée (2) dans une région de semiconducteur (1), cette zone de valeur de résistance élevée ayant une largeur et une longueur déterminées, un deuxième stade dans lequel on dépose une couche de silicium polycristallin (3) ayant une épaisseur déterminée et recouvrant complètement la zone de valeur de résistance élevée, et au moins un troisième stade dans lequel on dépose et on diffuse d'autres zones ayant des conductivités et des dopages déterminés dans cette région de semiconducteur. 2. Procédé selon la revendication 1, caractérisé en ce que ces autres zones ayant des conductivités et des dopages déterminés sont des zones de base et d'émetteur. 3. Procédé selon la revendication 1, caractérisé en ce qu'on effectue un stade d'oxydation sur cette couche de silicium polycristallin. 4. Résistance implantée, notamment résistance de valeur ohmique élevée, produite par un procédé selon l'une quel- conque des revendications précédentes et comportant une zone résistante de longueur et de largeur déterminées implantée dans une région de semiconducteur, caractérisé en ce que cette zone résistante est recouverte complètement par une couche de silicium polycristallin déposée, cette couche résistante ayant une valeur ohmique de pratiquement 1 kOhm/maille carrée.