Brevet FR2584250A1 — publié le 19870102

Dispositif de traitement de signaux numériques travaiLLant avec des trains de bits continus. La présente invention concerne un dispositif pouvant être utilisé pour certains types de traitements, par exemple le filtrage, de signaux numériques sous la forme de trains de bits continus. Le dispositif convient bien pour la mise en oeuvre de filtres IIR (filtres à réponse d'impulsions infinie), également appelés filtres récurrents. Il est constitué comme une cascade de sections de filtre. Une importante caractéristique d'une telle section de filtre est qu'elle opère directement sur des trains de bits continus, ce qui signifie qu'à la fois les signaux d'entrée et ceux de sortie en provenance de la section de filtre apparaissent comme des trains de bits continus. Un train de bits continu est en principe un train ininterrompu de signaux individuels, dans lequel chaque signal individuel représente le nombre 0 ou le nombre 1. Physiquement, un tel train de bits pourrait être transmis sous forme d'une tension sur une paire de fils conducteurs, par exemple 0 volt représentant le nombre 0 et par exemple volts représentant le nombre 1. Le dispositif selon l'invention est conçu pour opé- rer sur certains types de trains de bits continus, à savoir des trains de bits numériques linéaires de signaux analogi- ques. Une manière courante de numériser des signaux analogiques consiste à mesurer (ou à échantillonner) le signal à une certaine fréquence régulière (fréquence d'échantillonnage) et à laisser chaque échantillon se présenter sous forme d'un mot numérique avec un certain nombre de bits. De cette manière, le signal analogique est transformé en un train continu de mots numériques. Un inconvénient de cette méthode est l'apparition d'erreurs ("signaux erronés") au cas o le signal analogi- que contient des composantes de fréquence supérieures à la fréquence de Nyquist, laquelle est égale à la moitié de la fréquence d'échantillonnage. Pour éviter de tels signaux erronés, on peut utiliser l'une ou l'autre de deux méthodes différentes: - On peut filtrer le signal analogique de façon à éliminer les composantes de fréquence indésirables avant échantillonnage et numérisation. Cette méthode se révèle souvent coûteuse, car il peut être nécessaire d'équilibrer individuellement les filtres, notamment si l'on exige une grande précision. - Dans un premier stade, les signaux analogiques peuvent être échantillonnés et numérisés avec une fréquence d'échantillonnage accrue et suffisamment élevée. On peut ensuite éliminer les composantes de fréquence indésirables par filtrage numérique; après cela, on peut éliminer un certain nombre des nouvelles valeurs d'échantillons de façon que les valeurs restantes constituent une représen- tation numérique avec une fréquence d'échantillonnage réduite (et préférée). Cette méthode exige des composants électroniques rapides et de ce fait elle est coûteuse et consommatrice de courant. Comme on le voit, ces méthodes présentent toutes deux des inconvénients. Il existe également une troisième méthode. Celle-ci, appelée Modulation Delta n'est pas aussi bien connue que les deux autres, mais c'est néanmoins une technique bien établie. Un modulateur delta est une unité de numérisation qui transforme un signal analogique continu en un train de bits continu. La figure 1 montre le principe d'un modulateur delta. Le signal analogique entrant Ui est comparé à un signal de référence interne Ur dans un comparateur de tensions. Si Ui est supérieur à la référence Ur, le compa- ir rateur sort un 1 et, dans le cas contraire, un 0. Ce train de 1 et de 0 est régulièrement verrouillé à la sortie du modulateur delta à une certaine fréquence d'horloge F par l'intermédiaire d'une bascule de type D. Le train de bits sortant est également utilisé de façon interne pour actua- liser un compteur qui progresse pour "1" et régresse pour "0". La sortie parallèle de ce compteur est ensuite transformée en le signal de référence analogique Ur dans un convertisseur numérique/analogique (N/A). En fonctionnement normal et pourvu que la fréquence d'horloge F soit suffisamment élevée, la tension de réfé- rence interne U suivra, à tout moment et par petits incré- r ments, le signal d'entrée Ui. Le compteur progressif/régres- sif contiendra à tout moment une représentation numérique du signal, et le train de bits émis peut être transmis sur une simple paire de fils conducteurs à uncompteur progres- sif/régressif et à un convertisseur N/A situés à distance pour la reproduction du signal analogique. On utilise dans une certaine mesure la modulation delta dans des systèmes téléphoniques. Dans ce cas, le signal vocal est transformé en un train de bits qui est transmis à l'abonné à distance et retransformé ensuite en un signal vocal. La modulation delta présente deux avantages importants, à savoir que le signal numérique peut être transmis directement sur une simple paire de fils conduc- teurs et que le modulateur delta est lui-même un dispositif simple, fiable et peu coûteux qui peut aisément fonctionner à une fréquence d'horloge suffisamment élevée pour éviter le phénomène de "faux signaux" précité. De ce fait, les représentations de signaux ana- logiques par des trains de bits semblent attrayantes comme une alternative à la représentation conventionnelle par des "mots numériques". Toutefois, il y a un inconvé- nient, à savoir qu'il n'existe pas jusqu'à maintenant de méthode fiable et pratique pour traiter des signaux numériques directement sur de tels trains de bits. La méthode usuelle a consisté à transformer le train de bits en mots numériques au moyen d'un compteur progressif/ régressif et à appliquer ensuite un traitement conventionnel de signaux numériques par une série de multiplications et d'additions. Cette méthode exige des calculs rapides, car, dans la plupart des cas, la fréquence d'échantillonnage est élevée. En conséquence, un tel filtrage numérique-est sou- vent effectué pas à pas: un premier stade de filtrage élimine les composantes de fréquence les plus élevées du signal. Après cela, on élimine un certain nombre des nouvelles valeurs d'échantillons (le signal est ré-échantil- lonné à une fréquence d'échantillonnage plus basse). La fréquence des données d'entrée au stade de filtrage suivant est de ce fait réduite et en conséquence la puissance de calcul nécessaire est moindre. Un tel rééchantillonnage pas à pas peut, si nécessaire, s'effectuer en plusieurs stades. Une telle méthode de filtrage est complexe et la conception du filtre, composé de sections individuelles, avec certaines exigences à chaque stade, peut impliquer des restrictions indésirables et une souplesse d'adaptation réduite. La présente invention procure une nouvelle méthode pour effectuer un filtrage numérique directement sur des trains de bits continus. On va décrire un jeu de nouveaux dispositifs, lesquels peuvent être configurés comme sections de filtre et montés en cascade pour constituer des filtres numériques complets. L'entrée et la sortie de chaque section de filtre sont des trains de bits avec les mêmes débits binaires. On décrit par ailleurs une section de sortie, dont on peut prendre le signal filtré, soit sous la forme d'un train de bits, soit sous la forme de mots numériques rééchantillonnés conventionnels. Le nouveau concept rend très facile et très simple la conception du filtre. Il prend très bien en considéra- tion la résolution des signaux initiaux à travers toutes les différentes sections de filtre par le fait que la fréquence d'échantillonnage est maintenue constante dans toutes les sections. Par ailleurs, les sections de filtre travaillent sur une base exacte. Les filtres numériques conventionnels souffrent habituellement d'erreurs de troncature dans les multiplications et les additions, ce qui conduit alors à une perturbation du filtrage. L'invention va maintenant être décrite plus en détail, en se reportant au dessin joint, sur lequel: la figure 1 est un exemple d'un modulateur delta; la figure 2 est un intégrateur de trains de bits avec une sortie parallèle; la figure 3 est un intégrateur-multiplicateur de trains de bits avec une sortie sous forme d'un train de bits; la figure 4 est un circuit de division par 2 d'un train de bits; la figure 5 est un inverseur de trains de bits; la figure 6 est un additionneur de trains de bits; les figures 7a et 7b sont respectivement des sections de filtre du premier et du deuxième ordre; la figure 7c est un exemple schématique d'un filtre IRR conventionnel avec une entrée sous forme d'un train de bits; la figure 8 est un additionneur d'impulsions; et la figure 9 est l'étage de sortie selon l'invention. On va commencer en établissant une fonction carac- téristique décrivant un train de bits continu. L'hypothèse de base est que la fréquence d'horloge F du train de bits est si élevée que la manière la plus appropriée de décrire ses propriétés est la méthode statistique. De ce fait, la fonction de probabilité p(t) est définie comme étant la probabilité d'un "1" dans le train de bits à l'instant t. Un train de bits étant constitué par des 1 et des 0 en alternance, aura ainsi une fonction de probabilité p(t) = 0,5 pour toutes les valeurs de t. On définira maintenant la fonction d'amplitude a(t) d'un train de bits comme étant: a(t) = 2 p(t) - 1 La fonction d'amplitude a(t) aura ainsi à tout moment une valeur comprise entre -1 et +1. Un train de bits constitué par des 1 et des 0 en alternance aura ainsi une fonction d'amplitude a(t) = 0 pour toutes les valeurs de t. Cette définition de l'amplitude d'un train de bits montre que le train de bits provenant du modulateur delta de la figure 1 a une amplitude proportionnelle à la dérivée première du signal d'entrée Ui. Le compteur progressif/dégressif de la figure 1 agit comme un intégra- teur pour le train de bits; il conserve sa valeur pour une amplitude d'entrée de 0 (il est alternativement progressif et dégressif), il est régulièrement progressif pour une amplitude d'entrée positive constante (par exemple pour un train de bits ne contenant que des 1), et il est réguliè- rement dégressif pour une amplitude d'entrée négative constante (par exemple pour un train de bits ne contenant que des 0). Du fait que la sortie du compteur progressif/ dégressif est proportionnelle au signal d'entrée analogique Ui, l'entrée au compteur et de ce fait le train de bits doit être proportionnel à la dérivée de Ui. On peut en conséquence utiliser le compteur progressif/dégressif comme un intégrateur pour les trains de bits, comme le montre la figure 2. Cet intégrateur a une sortie parallèle. Ce que l'on cherche principalement commemodule dans des filtres de trains de bits est un intégrateur dont le signal de sortie et le signal d'entrée ont tous deux la forme de trains de bits. La figure 3 montre un tel intégrateur de signaux. Le dispositif a une fonction d'intégration de signaux et en outre une fonction de multiplication. Il constitue un module important des nouveaux filtres de trains de bits et peut être décrit comme suit. Le registre K stocke la constante multiplicatrice de la partie multiplication. Un nombre binaire approprié est chargé dans ce registre lors du montage du filtre. La sortie du registre K est, soit "K", soit "O" en fonction du signal "valider K". La différence entre la sortie du compteur et la sortie du registre K est cumulée et stockée dans le totalisateur. Le train de bits à la sortie est prélevé sur le bit de plus fort poids (MSB) du totalisa- teur, lequel bit sort en tant que signal de commande "valider K" en retour. - Ce retour "Valider K" provoque la soustraction du nombre K du totalisateur dès que son bit de plus fort poids a été activé et en conséquence le totalisateur ne déborde jamais. De ce fait, après un temps d'exécution, l'entrée du totalisateur a une moyenne exactement égale à zéro. Si la sortie du compteur est I(t) et si le train de bits de sortie a une fonction de probabilité p(t), on peut poser l'équation: I(t) - K p(t) = 0 ou: p(t) = I(t)/K et la fonction d'amplitude: a(t) = 2 I(t)/K - 1 = [I(t) - K/2] À 2/K Ceci démontre que le dispositif de la figure 3 produit un train de bits avec une fonction d'amplitude proportionnelle à l'intégrale I(t) du train de bits d'entrée (la constante K/2 n'est pas essentielle à cet égard) et que le facteur de multiplication est 2/K. Une réserve doit être faite quant à la formulation ci-dessus que le retour "Valider K" évite le débordement du totalisateur. En cas de saturation, c'est-à-dire si le train de bits de sortie atteint une fonction d'amplitude de +1 ou de -1, le retour sera insuffisant pour éviter le débordement. En conséquence, comme pour tous les autres dispositifs de traitement de signaux, le système doit être dimensionné pour éviter la saturation. Un tel dimensionnement du système peut être obtenu en limitant l'amplitude du train de bits d'entrée, soit en limitant la plage de la tension d'entrée Ui au modulateur delta, soit en utilisant un module numérique tel que décrit ci-après, qui divise par 2 l'amplitude du train de bits. Un tel module de division par 2 peut avoir une fonction de probabilité d'entrée n(t) et une fonction de probabilité de sortie q(t). L'exigence, que la fonction d'amplitude soit divisée par 2, implique que: 2q - 1 = (2n - 1)/2 n n On voit aussi qu'on peut obtenir un fonctionnement correct du module en retirant chaque deuxième "1" dans le train de bits et, après cela, en ajoutant un "1" chaque quatrième période d'horloge. Un tel circuit est représenté sur la figure 4. La bascule J-K est réalisée en tant que "bascule monostable" (la sortie K passe de 1 à 0 ou de 0 à 1 pour chaque 1 dans le train de bits) et, en liaison avec la première porte ET, cette partie du circuit enlève chaque deuxième "1" du train de bits. Le "compteur à 4" et la porte OU associée se mélange en un "1" pour chaque quatrième période d'horloge et, si deux "1" se heurtent dans ce mixage, la bascule D et la dernière porte OU, convertissent le bit suivant (qui est toujours un 11"0") en un "1". Le circuit de "division par 2" décrit ci-dessus est incorporé dans la description juste à titre d'exemple pour montrer comment éviter la saturation et ne constitue pas une partie essentielle de l'invention. De ce fait, il n'est pas inclus dans les revendications. Le module suivant à décrire se révèle être très simple. Il multiplie l'amplitude d'un train de bits par -1, et il est réalisé simplement par un inverseur logique, comme on le voit sur la figure 5. Pour le prouver, on commence par définir la fonction d'amplitude du train de bits d'entrée comme étant a(t) = 2p(t) - 1. On exige que le train de bits de sortie ait une amplitude de: -[2p(t) - 1] = 1 - 2p(t) = 2 - 2p(t) - 1 = 2[1 - p(t)] 1 De cette relation, on voit que le train de bits de sortie doit avoir une fonction de probabilité égale à 1 - p(t), qui est l'inversion du train de bits d'entrée. Le module suivant à décrire est un module qui est capable d'additionner deux trains de bits et de produire un troisième train de bits avec une amplitude qui est la somme des deux amplitudes d'entrée. On suppose que les trains de bits d'entrée ont des fonctions de probabilité n(t) et m(t) et que le train de bits de sortie a la fonc- tion de probabilité q(t). L'exigence est que: (2n - 1) + (2m - 1) = 2q - 1 q = n + m - 1/2 Il en résulte ceci. Le circuit pour cette fonction est réalisé avec une mémoire interne qui tient compte du "report" des périodes d'horloge antérieures. On voit que, si les signaux d'entrée sur les deux lignes d'entrée sont "1", la sortie du circuit reste à "1" et, en même temps, on incrémente un compteur de reports pour représenter un report de "0,5". Si, à un autre instant, les deux lignes d'entrée sont des "0", le bit de sortie devrait théoriquement avoir été "-0,5". On laisse alors la sortie du circuit à "0" et, en même temps, on décrémente le compteur de reports pour représenter un report de "-0,5". Si, à un troisième instant, les lignes d'entrée ont des bits d'entrée de "1" et de "0", le bit de sortie devrait théotiquementavoir été "0,5". On laisse alors le compteur de reports décider quel signal doit sortir; si le bit de poids fort du compteur de reports est activé, il sort un "1" et le compteur est décrémenté; si le bit de poids fort n'est pas activé, il sort un "0" et le compteur est incré- menté. La réalisation d'un tel module additionneur de trains de bits est représentée sur la figure 6 et il fonctionne comme décrit ci-dessus. Ces trois modules de base, l'intégrateur-multipli- cateur, l'inverseur et l'additionneur suffisent pour réaliser une très large gamme de filtres IRR fonctionnant directement sur des trains de bits continus. Lorsqu'on conçoit, soit un filtre analogique, soit un filtre IIR numérique, la procédure normale consiste à commencer par choisir des pôles et des zéros dans la fonction de transfert. Ceci étant fait, on peut écrire directement la transformée de Laplace de la fonction de transfert sur une forme de produits. Et, à partir de ceci, on peut concevoir des filtres analogiques d'une manière assez simple en montant en cascade des sections de filtre du premier et du deuxième ordre. Dans le cas de filtres IIR numériques conventionnels, le concepteur doit effectuer une transformation mathématique de la fonction laplacienne de transfert dans le "plan-s" en une transformée Z dans le "plan Z" et dessiner le filtre à partir de cette trans- formation. En réalisant un filtre de courants de bits avec les trois modules décrits, on peut le dessiner directement à partir de la transformée de Laplace de la même manière simple que dans le cas des filtres analogi- ques. Ceci est démontré sur les figures 7a et 7b, qui montrent respectivement une section générale de filtre de train de bits du premier ordre et une section générale de filtre de train de bits du deuxième ordre, avec leurs transformées de Laplace. Comme on le voit, les sections de filtre sont réalisées exclusivement en utilisant des intégrateurs (l/s) avec multiplication (K), des inverseurs (-1) et des additionneurs (+). On peut réaliser un nombre illimité de pôles et de zéros en montant en cascade et en combinant de telles sections de filtre. A titre de comparaison, la figure 7c montre comment on aurait pu réaliser un filtre de trains de bits en utilisant des filtres IIR conventionnels. Le train de bits d'entrée pénètre d'abord dans un compteur progressif/ dégressif qui transforme le signal en forme parallèle. Ensuite, on fait passer les mots-porteurs d'informations par une série de multiplicationset d'additions avant la sortie du signal filtré sous forme parallèle. La différence la plus apparente entre les deux techniques est probablement que la nouvelle technique procure une architecture qui convient très bien à un traitement spécialisé (un processeur spécialisé pour chaque opération mathématique à effectuer); la raison en est que l'interconnexion entre les éléments de traitement se fait par une seule ligne ou bien d'un large bus. Des lignes uniques sont facilement commutées par des commu- tateurs monolithiques "commandés par logiciel" de sorte qu'on peut modifier la configuration des filtres ou le ré-acheminement interne des signaux sans avoir à modifier le matériel. -2584250 Un autre avantage est la synchronisation très simple; un seul signal est utilisé à travers tout le système. Par ailleurs, les exigences de rapidité sont moins sévères dans le nouveau concept de filtre de trains de bits. Le filtre de trains de bits n'exige qu'une addition par période d'échantillonnage, tandis qu'un filtre IIR conventionnel exige au moins une multiplication par période d'échantillonnage. Un autre avantage du nouveau concept de filtre de trains de bits est que tous les calculs se font sur une base exacte. Ceci signifie qu'on effectue aucune troncature dans les calculs, car tous les types de "reports" sont totalisés et pris en compte et rien n'est perdu. Dans le cas d'un filtre IIR conventionnel, chaque multiplication donne un terme de produit avec une largeur double de la largeur d'entrée. En conséquence, le produit doit être tronqué et les bits de plus faible poids sont perdus pour toujours, ce qui conduit à un bruit de filtre. Du fait des exigences de rapidité d'un filtre IIR conventionnel, un tel filtre est souvent conçu pour un ré-échantillonnage échelonné, ce qui signifie que la fréquence d'échantillonnage est réduite par degrés à travers les différentes sections du filtre. De cette manière, l'exigence de rapidité la plus stricte ne s'applique qu'à la première section de filtre. Cependant, dans cette méthode, on peut perdre une grande partie de la résolution des signaux. Ceci est dû au fait qu'un ré-échantillonnage implique en principe la génération d'un nouveau jeu de valeurs d'échantillons, dont chacune est la moyenne de plusieurs anciennes valeurs d'échantil- lons. Le fait d'effectuer cette moyenne augmente la résolution de chaque valeur d'échantillon, mais le nombre de valeurs d'échantillons est réduit. De ce fait, si la largeur des données n'est pas suffisamment augmentée par un ré-échantillonnage, on perd la résolution des signaux. C'est souvent le cas d'un tel ré-échantillonnage, car si la largeur avait été correctement augmentée, l'exigence de rapidité après le ré-échantillonnage aurait été pratique- ment la même qu'avant, et le résultat obtenu serait minime. Le fait que le nouveau filtre de trains de bits est basé sur une fréquence d'échantillonnage constante dans toutes les sections de filtre est un très bonne garantie qu'on a tenu compte de la résolution des signaux. La conclusion est donc que le nouveau concept de filtre de trains de bits procure souvent des avantages, notamment en ce qui concerne la précision et une archi- tecture favorable et flexible. On décrira plus loin une sortie universelle qui peut transformer des trains de bits continus en mots numériques rééchantillonnés avec une résolution considé- rablement améliorée par rapport à l'échelon d'ureunité, c'est-à-dire une résolution abaissée à des fractions d'échelon correspondant à un bit dans le train de bits. Mais, avant de décrire un tel étage de sortie, on décrira un module additionnel que l'on doit ajouter à un filtre de trains de bits pour assurer que les composantes parasites du filtre sont également réduites à des fractions d'un échelon unitaire. Il est exact qu'un filtre de trains de bits tel que décrit jusqu'ici n'a pas d'erreurs de troncature, mais ceci ne signifie pas que tout bruit est complètement éliminé. Des simulations par ordinateur montrent qu'il existe encore des mécanismes parasites, mais qu'on peut néanmoins les supprimer totalement. On va maintenant décrire comment. Une composante évidente du bruit du filtre dans la présente invention découle du ronflement provoqué par l'alternance des "0" et des "1" dans le train de bits. Toutefois, ce ronflement a une fréquence très élevée et peut être aisément filtré dans un étage de sortie numéri- que. Mais il existe une composante de bruit plus gênante. Pour démontrer ce mécanisme parasite, on retourne à l'équation d'un intégrateur de trains de bits (voir ci- dessus), qui est: I(t) - K * P(t) = 0 On désire que l'entrée moyenne au totalisateur soit exacte- ment zéro; en conséquence, on peut écrire l'équation ci- dessus. Cependant, si l'on considère un intervalle de temps limité de n périodes d'horloge, on obtient l'équa- tion: n I(t) - n P(t) - K = C Ici, C est une constante qui peut être différente de zéro. On sait qu'il n'y aura jamais de débordement du totalisateur de la figure 3, car le retour "Valider K" soustrait le nombre K lorsque le totalisateur est à moitié rempli (MSB activé). En conséquence, le totalisateur a une valeur minimale de MSB - K. On sait également que, s'il n'y a pas saturation, "Valider K" est suffisant pour réinitiali- ser MSB; de ce fait, la contenu maximal du totalisateur est MSB + K. Dans l'équation ci-dessus, C est le changement du contenu du totalisateur sur n périodes d'horloge et l'on sait que C est toujours compris entre -2K et +2K. En intro- duisant ceci dans l'équation et en résolvant par rapport à p(t), on obtient: p(t) = I(t)/K 2/n La conclusion en est: sur n périodes d'horloge, l'erreur de sortie maximale (parasites) dans la fonction de probabilité est 2/n. Autrement dit, l'erreur de sortie maximale est 2 impulsions, quel que soit le nombre n de périodes d'horloge. Le ronflement à haute fréquence contribue à l'erreur maximale pour 1 impulsion; en conséquence, on doit avoir un autre mécanisme parasite qui contribue à l'erreur pour 1 impulsion. La nature de ce mécanisme est assez évidente si l'on considère des signaux très faibles, c'est-à-dire des trains de bits constitués par de longues séquences de "0" et de "1" en alternance, et seulement interrompues peu fréquemment par un double "1" ou un double "0". Supposons par exemple que l'intégrateur de la figure 3 sorte une telle longue séquence de "0" et de "1" en alternance, et ensuite un double "1". Le double "1" vient comme un résultat soudain d'une lente accumulation dans le totali- sateur. Juste avant la sortie du double "1", le totalisa- teur cachait une fraction de signal presque égale à une unité. On peut tirer une conclusion importante de cette discussion. Le bruit a une fréquence donnée directement par la séparation des doubles "1" ou des doubles "0" dans le train de bits. En conséquence, en injectant des "1" addi- tionnels dans le train de bits d'entrée et en changeant ainsi le "décalage de courant continu", on peut contrôler directe- ment la fréquence du bruit. Si on utilise cette méthode pour remonter le bruit à une fréquence très supérieure aux fréquences des signaux intéressants, on peut filtrer le bruit dans l'étage de sortie avec le bruit de ronflement. En conséquence, si l'on exige que le filtre de trains de bits ait le niveau de bruit le plus faible possible, on doit ajouter un module comme celui représenté sur la figure 8. On l'appelle un additionneur d'impulsions et il a un train de bits d'entrée et un train de bits de sortie, et en outre une entrée d'impulsions en provenance d'un générateur d'impulsions émettant une impulsion toutes les n périodes d'horloge, n pouvant être choisi en fonction de l'application préférée. A chaque impulsion sur la ligne d'entrée d'impulsions, l'additionneur d'impulsions ajoute un "1" dans le train de bits. Si le train de bits a déjà un "1" à cet instant, le premier "0" esttransformé en un "1"l. Un tel additionneur d'impulsions doit être monté directement en avant du module intégrateur. Des simulations sur ordinateur et des essais pratiques montrent que, de cette manière, le niveau de bruit est réduit de deux ordres de grandeurs, ou 40 dB, en dessous de l'éche- lon unitaire. On va maintenant décrire l'étage de sortie. Celui-ci a pour but d'intégrer le train de bits, qui est proportionnel à la dérivée du signal d'entrée initial U.. i Par ailleurs, l'étage de sortie doit filtrer les composantes haute fréquence du bruit du signal et les présents mots numériques rééchantillonnés avec une résolution nettement meilleure que l'échelon de l'unité. Finalement, l'étage de sortie élimine le décalage de courant continu du signal et, dans ce but, il y est incorporé une section de filtre passe-haut ainsi qu'une section de filtre passe-bas. La figure 9 montre l'étage de sortie. Il consiste en une deuxième section de filtre de trains de bits confi- gurée comme passe-bande et il va être expliqué ci-après. La partie supérieure de l'étage de sortie est une partie passe-bas. Elle a une fréquence de coupure juste au-dessus de la bande de fréquences de signaux intéressantes, et en conséquence elle filtre les bruits de fréquences supérieures. La sortie de cette section de filtre n'est pas juste le bit de plus fort poids sortant du totalisateur, mais la totalité de la largeur du totalisateur est prise comme sortie parallèle. En conséquence, aucune information n'est "cachée" dans le totalisateur; comme c'était le cas pour les sections de filtre précédemment décrites. Si le totali- sateur monte lentement pour une sortie de double "1", tout est à tout instant contrôlé par la sortie parallèle. La sortie du train de bits de la section de filtre supérieure, c'est-àdire le MSB, est également prise comme entrée à la section de filtre inférieure, qui est la section passe-haut; le but principal de cette section est d'éliminer le décalage de courant continu. Mais le compteur progressif/dégressif de cette partie de filtre est également utilisé séparément comme intégrateur pour le train de bits sortant de la partie de filtre supérieure, augmentant ainsi considérablement la largeur du mot de sortie parallèle. Pour résumer: l'étage de sortie est un filtre de trains de bits passebande du deuxième ordre. La sortie de trains de bits filtrés par le passebande est le MSB en provenance du totalisateur supérieur de la figure 9. Ce train de bits de sortie est intégré dans le compteur progressif/dégressif inférieur pour donner une sortie paral- lèle filtrée et intégrée par le passe-bande, qui constitue la partie de plus fort poids du mot de sortie parallèle. En général, le mot de sortie complet porteur d'informations est constitué par la somme pondérée de la partie de plus fort poids et de la partie de plus faible poids. Mais, en choisissant correctement la constante K1 du filtre supérieur, on peut associer un facteur de pondé- ration tel que la partie de plus faible poids est une augmentation directe des bits de la partie de plus fort poids. C'est le cas si K1 est choisi comme 2 élevé à un exposant entier N. De la même manière, la constante K2 du filtre inférieur gouverne le décalage de courant continu fixé dans le mot de sortie. En choisissant K2 égal à 2 élevé à un exposant entier N, le décalage de courant continu fixé sera 2N-1. Ceci peut être favorable, car le bit N-1 peut alors être pris comme bit de signe, et on n'aurait apparem- ment aucun décalage de courant continu. Dans toute cette description, on a jusqu'à main- tenant supposé que le train de bits était proportionnel à la dérivée première du signal d'entrée analogique Ui. Mais on sait que ce n'est pas toujours le cas. Il y a des modulateurs delta donnant des trains de bits proportionnels à la dérivée seconde du signal d'entrée, ainsi que ce qu'il est convenu d'appeler des modulateurs delta-sigma donnant des trains de bits directement proportionnels au signal d'entrée. Le filtre de trains de bits et l'étage de sortie décrits conviennent également bien à de tels signaux. Le seul changement à effectuer est dans l'étage de sortie, dans lequel on doit ajouter une fonction supplémentaire d'intégration ou de dérivation. Heureusement, les seuls changements nécessaires consistent à changer les constantes de filtre K1 ou K2. Si l'on a besoin d'une fonction supplé- mentaire d'intégration, K1 est modifié pour que la coupure soit déplacée d'au-dessus la bande des signaux intéressants à en dessous de celle-ci. Ceci conduit à une atténuation supplémentaire de 6 dB par octave dans la bande de signaux, ou en d'autres termes à une caractéristique d'intégrale supplémentaire. De façon similaire, si l'on a besoin d'une caractéristique de dérivation supplémentaire, on change K2 de façon que la coupure soit déplacée d'en dessous la bande de signaux intéressants à au-dessus de celle-ci. Ceci conduit à une atténuation supplémentaire de 6 dB par octave dans la bande de signaux, ou, en d'autres termes, à une caractéristique de dérivation supplémentaire. La présente invention concerne principalement l'acquisition de données sismiques en mer. Une telle appli- cation exige que les signaux en provenance d'une multipli- cité d'hydrophones (jusqu'à un millier) soient filtrés et numérisés dans des modules électroniques immergés et ensuite transmis numériquement par un câble à un bateau d'explora- tion. Les exigences concernant le volume et la puissance sont très strictes, ainsi que celles concernant la préci- sion et la plage dynamique. La nouvelle technique de filtrage de trains de bits s'applique également bien à toute une série d'autres applications, par exemple la télécommunication et l'enre- gistrement et la reproduction des sons en haute-fidèlité numérique. Le filtre de trains de bits décrit peut très bien être réalisé sous forme d'un circuit intégré monoli- thique, ce qui signifie qu'on peut réaliser sur une seule puce de silicium un circuit de filtre complet avec son étage de sortie. Le circuit de filtre peut ainsi être dessiné avec une architecture souple, par le fait qu'on peut incorporer des interrupteurs monolithiques commandés par logiciel, dé telle sorte qu'on peut établir la confi- guration du filtre par une programmation de la puce ainsi que par la programmation des constantes de filtre K. Une étude a montré qu'on pouvait réaliser douze sections de filtre, chacune avec une longueur de registre K de 22 bits et avec une fréquence d'horloge de 10 MHz en tant que circuit CMOS sur une surface de puce relativement moyenne (7 x 7 mm). Ce filtre peut être configuré avec jusqu'à six sections du second ordre, jusqu'à douze sections du premier ordre ou avec une combinaison des deux, et la résolution de sortie peut atteindre 44 bits. Cependant, si l'on tient compte du niveau du bruit, le nombre de bits utiles sera limité à un nombre compris entre 24 et 32, en fonction de l'application. REVENDICATIONS 1. Dispositif pour effectuer un filtrage numérique de trains de bits continus qui sont des représentations numériques linéaires de signaux analogiques, ce disposi- tif étant constitué par un montage en cascade de sections de filtre individuelles, chaque section de filtre ayant une entrée de trains de bits en provenance de la section précédente et une sortie de trains de bits, avec le même taux de données, en direction de la section suivante, caractérisé en ce que chaque section de filtre comprend: - au moins un module d'intégration et de multi- plication produisant un train de bits égal à l'intégrale d'un train de bits d'entrée, multipliée par une constante pouvant être choisie; - au moins un module d'inversion produisant un courant de bits égal à un courant de bits d'entrée multi- plié par -1; - au moins un module d'addition produisant un courant de bits égal à la somme de deux courants de bits d'entrée. 2. Dispositif selon la revendication 1, caracté- risé en ce que le module d'intégration et de multiplica- tion comprend un compteur progressif/dégressif qui est incrémenté par un "1" dans le courant de bits d'entrée et décrémenté par un "O" dans le courant de bits d'en- trée, un registre contenant un nombre K programmable et un additionneur additionnant la sortie du compteur et la sortie du registre, un totalisateur qui, pour chaque pé- riode d'horloge du système, ajoute la sortie de l'addi- tionneur à son contenu antérieurement cumulé et émet son bit de plus fort poids en tant que courant de bits de sortie du module et ramène simultanément le bit de sortie au registre K pour autoriser la sortie de ce registre par un "1" ou l'interdire par un "0". 3. Dispositif selon la revendication 1, caracté- risé en ce que le module d'addition additionnant ensemble deux trains de bits comprend des portes logiques et un compteur de reports progressif/dégressif qui sont confi- gurés de telle sorte que: - si les deux entrées sont "1", alors la sortie est "1" et le compteur de reports est forcé d'incrémenter; - si les deux sorties sont "0", alors le comp- teur de reports est forcé de décrémenter; - si les sorties sont "1" et "0", et si le bit de plus fort poids du compteur de reports est active, alors la sortie est "1" et le compteur de reports est forcé de décrémenter; - si les entrées sont "1" et "0" et si le bit de plus fort poids du compteur de reports est efface, alors la sortie est "0" et le compteur de reports est forcé d'incrémenter. 4. Dispositif selon la revendication 1, caractérisé en ce que chaque section de filtre comprend en outre au moins un module d'addition d'impulsions ayant une entree de trains de bits, une entree d'impulsions et une sortie de trains de bits, ce module étant monté directement avant un module d'intégration et de multiplication et comprenant des portes logiques et une bascule qui sont configurées de telle sorte que le train de bits de sortie est égal au train de bits d'entrée sauf que, chaque fois qu'une impulsion est reconnue dans l'entrée d'impulsions le "0" suivant dans le train de bits d'entrée est transformé en un "1" dans le train de bits de sortie. 5. Dispositif selon l'une quelconque des revendi- cations précédentes, caractérisé en ce qu'il est un étage de sortie réalisé comme une section de passe-bande du deuxième ordre de telle manière que les modules d'inté- gration et de multiplication sont montés en cascade de façon que la sortie du premier module constitue l'entrée du module suivant, que la sortie du deuxième module d'in- tégration et de multiplication est multipliée par -1 dans le module d'inversion et qu'elle est entrée dans le pre- mier module d'addition avec le train de bits d'entrée d'origine, que la sortie du deuxième module d'intégration et de multiplication est également inversée dans le module d'inversion et entrée dans un deuxième module d'addition avec la sortie du premier module d'addition, que la sortie de ce deuxième module constitue l'entrée du premier module d'intégration et de multiplication et que les modules fa- cultatifs d'addition d'impulsions sont montés avant cha- cun des modules d'intégration et de multiplication, cette section de filtre comprenant en outre des lignes de sortie parallèles en provenance du totalisateur du premier module 'd'intégration et de multiplication et de tous les bits du compteur progressif/dégressif du deuxième module d'in- tégration et de multiplication, de sorte que des sorties parallèles et des sorties de trains de bits sont dispo- nibles de cet étage. 6. Dispositif selon l'une quelconque des revendi- cations précédentes, caractérisé en ce qu'un certain nombre de modules d'intégration et de multiplication, un certain nombre de modules d'inversion, un certain nombre de modules d'addition de trains de bits et, fa- cultativement un certain nombre de modules d'addition d'impulsions sont réalisés sur un seul circuit program- mable intégré monolithique avec des interrupteurs mono- lithiques à commande par logiciel appliqués à la commu- tation au choix des modules de façon que l'utilisateur puisse choisir une configuration préférée de filtre en programmant le circuit intégré.