Brevet FR2575308A1 — publié le 19860627

RÉPUBLIQUE FRAN AISE ( ) N de publication: 2 575 308 (à n'utiliser que pour les INSTITUT NATIONAL commandes de reproduction) DE LA PROPRIIÉ'FI INDUSTRIELLE Okr^^ DE LA PROPRIÉTÉ INDUSTRIELLE N d'enregistrement national: 84 19620 PARIS IntCI4:GO6F 15/31; G065B 15/02//F02B 77/08; F 02 D 43/00. DEMANDE DE BREVET D'INVENTION A1 Date de dépôt: 21 décembre 1984. () Demandeur(s): BENDIX ELECTRONICS SA FR. NPriorité: ( Inventeur(s): Jean-Luc Mate. i) Date de la mise à disposition du public de la demande: BOPI " Brevets " n 26 du 27 juin 1986. I Références à d'autres documents nationaux appa- rentés: rns Titulaire(s): ( Mandataire(s): Gabriel Le Monner. Procédé et chaîne de traitement du signal analogique de sortie d'un capteur. Cette chatne de traitement numérique comprend des noyens 10, 16 d'échantillonnage d'un signal analogique et de onversion sous forme numérique des échantillons acquis, un egistre à décalage 25, des moyens 23 de mémorisation d'une, ieur NS de constante d'intégration, un bloc 30. un accumula- eur 31 et un séquenceur 14 qui commande l'échantillonnage )t la conversion sous forme numérique des échantillons par l esdits moyens pendant une période de mesure, le stockage de a valeur numérique représentative du dernier échantillon ac- 1 luis dans le registre à décalage 25, le fonctionnement dudit hc 30 en additionneur pendant la période de mesure pour le We M alcul d'une somme cumulée et à la fin de ladite période, le -, ronctionnement du bloc 30 en soustracteur ainsi que des pérations de rotation du contenu de l'accumulateur 31 pour 4 Miviser le résultat final de la somme cumulée par la valeur Ng Je la constante d'intégration. D Vente des fascicules à l'IMPRIMERIE NATIONALE. 27, rue de la Convention -75732 PARIS CEDEX 15 tf 2575308 PROCEDE ET CHAINE DE TRAITEMENT DU SIGNAL ANALOGIQUE DE SORTIE D'UN CAPTEUR La présente invention concerne un procédé et une chaîne de traitement du signal analogique de sortie d'un capteur, notamment d'un capteur accélérométrique utilisé dans un système de détection de cliquetis pour moteur à combustion interne. - Les systèmes de détection de cliquetis sont de plus en plus utilisés sur les moteurs à combustion interne car ils permettent, pour un moteur de référence, de régler de manière optimale un ou plusieurs paramètres de fonctionnement, en particulier l'avance à l'allumage, la richesse du mélange et la pression de suralimentation dans le cas d'un moteur suralimenté, sans avoir à prendre une marge de sécurité vis à vis des problèmes de dispersion entre moteurs, de vieillissement, ou de changement d'environnement (température ambiante, humidité, etc...). Les systèmes de détection de cliquetis connus comprennent généralement un capteur de cliquetis, tel qu'un acc6léromètre monté sur la culasse du moteur, une chaîne de traitement et de mise en forme du signal de sortie du capteur accél6rom trique, et un circuit électronique, tel qu'un calculateur numérique, qui compare le signal utile issu de la chaîne de traitement à un signal de référence et délivre un signal de détection de cliquetis lorsque le signal utile dépasse d'une valeur prédéterminée le signal de référence. D'autre part, il est connu que le cliquetis d'un moteur est susceptible d'apparaitre au moment o la pression dans la chambre de combustion est maximale et que ce phénomène ne peut se produire que dans une fenêtre angulaire restreinte du cycle qui dépend du moteur et de ses paramètres de réglage. C'est la raison pour laquelle la chaîne de traitement d'un tel système de détection de cliquetis est adaptée pour prendre en compte le signal de sortie du capteur accélérométrique dans une fenêtre angulaire optimisée pour donner le meilleur rapport signal/bruit - 2 - entre une condition de fonctionnement avec cliquetis et une condition de fonctionnement sans cliquetis et, en particulier, cette fenêtre est choisie de façon que les fermetures des soupapes génératrlces de vibrations qui pourraient être interprétées faussement comme du cliquetis interviennent en dehors de la fenêtre. La demande de brevet EP-A-0018858 décrit une telle chaîne de traitement de type analogique représent4e sous forme de schéma bloc à la figure 1 des dessins annexés. Cette chaîne de traitement est insérée entre un étage 2 d'amplification et de filtrage du signal de sortie d'un capteur accél4rom6trique 1 et un calculateur numérique 3 qui assure la détection proprement dite du cliquetis. La cha!ne de traitement 4 comprend un interrupteur analogique 5 commandé pour appliquer le signal a de sortie de l'étage 2 à un étage 6 de redressement double alternance pendant la fenêtre de mesure. Le signal a' appliqué à l'entrée de l'étage 6 donne lien à la sortie de ce dernier à un signal b qui est intégré par un 6tage 7 produisant un signal intégré c. Le signal analogique intégré c est converti sous une forme numérique d dans un convertisseur analogiquenum4rique 8 recevant une tension de référenee Vref et c'est cette valeur numérique d qui est lue par le calculateur 3. Les signaux a, a', b et c sont représentes A la figure 2 des dessins annexés. La fonction de transfert d'une telle chaîne de traitement analogique peut s'exprimer sous la forme: TFAC fo ABS (Ve).dt N X = INT 2 + M] o: À + Mo Vref - X est le résultat converti sous forme numérique du traitement analogique du signal de sortie du capteur accl&rom6trique, - r est la constante de temps de l'intégrateur, - TFAC est la durée de la fenêtre de mesure ou d'analyse, 3- - Ve est la tension de référence du convertisseur r ef analogique/numérique, - N est- le nombre de bits significatifs du convertisseur et donc du résultat de la chaîne de traitement, - ABS (Ve) est la valeur absolue du signal de sortie du capteur accélérométrique 1 après mise en forme dans l'étage 2 d'amplification et de filtrage, - Mo est une constante liée à la fonction partie entière INT []. Toutefois, la réalisation analogique discrète ou intégrée d'une charne de traitement telle que définie ci-dessus pose de nombreux i5 problèmes. Tout d'abord, il s'avère difficile de réaliser un redresseur double alternance ultra linéaire car, comme le montre la figure 3 des dessins annexés, l'étage de redressement introduit, par rapport une fonction de transfert idéale représentée en traits mixtes, une erreur d'offset EO, une erreur de gain Eg et une erreur-de linéarité El à l'approche de la saturation. De plus, la réponse transitoire du redresseur est très liée aux performances des amplificateurs opérationnels utilisés. Une deuxième source de difficultés est liée à l'intégrateur dont la précision de la constante de temps t = RC est fonction de celle des composants R et C utilisés, précision qu'il est très difficile de garantir à mieux que 10 %. De plus, les dérives en fonction de la température et du vieillissement de ces composants ne permettent pas d'assurer le maintien de cette précision tout au long de la durée d'utilisation. Enfin, il est nécessaire d'utiliser un système d'auto-zéro pour annuler les erreurs liées à l'intégration des tensions d'offset et des courants de polarisation des amplificateurs utilisés, ce qui complique les circuits mis en oeuvre. Un troisième protIne renano tr' est ceiui de la d4terminetion du temps de conversion du convertisseur analogique-numérique relativement à l'évolution de la valeur intégrée stockée dans la capacité de l'intégrateur. Enfin, la modélisation d'une chaîne de traitement analogique classique s'avère très délicate compte-tenu du nombre de variables a agréger et à apprécier au niveau de chaque élément de la chaîne. Or il est important de réaliser une telle modélisation car l'impact des dérives en température, dans le cadre des spécifications d'environnement climatique des équipements électroniques automobiles, est très lourd de conséquence sur la permanence de la précision de la chatne de traitement. L'invention vise à réaliser un procédé et une chaTne de traitement numérique du signal de sortie d'un capteur, notamment d'un capteur accélérométrique, qui permettent, entre autres, de s'affranchir des problèmes évoqués ci-dessus rencontrés avec les chatnes analogiques connues. Or, les calculateurs numériques standards de l'état de la technique ne permettent pas, de par leurs caractéristiques, de satisfaire les exigences de souplesse, de précision et de rapidité du traitement du signal tout en offrant un coût qui soit compatible avec une application en grande série, comme ce peut être le cas pour le traitement du signal de sortie d'un capteur de cliquetis pour moteur de véhicule automobile. Pour résoudre ces problèmes, l'invention a pour objet un procédé de traitement du signal analogique de sortie d'un capteur, notamment d'un capteur accglérométrique de détection de cliquetis pour moteur à combustion interne, suivant lequel on effectue un redressement double alternance et une intégration dudit signal pendant une période de mesure déterminée (TFAC) et. on délivre une grandeur numérique (X) représentative du signal de sortie du capteur redressé et intégré pendant la période de mesure, caractérisé en ce qu'on échantillone et on convertit sous forme numérique le signal analogique (Ve(t)) pendant la période de mesure (TFAC), on mémorise temporairement une valeur numérique représentative du dernier - 5 - échantillon acquis (x(i), x'(i)), on procède; pendant l'acquisistion de l'échantillon suivant, à l'addition de ladite valeur numérique (x(i), x'(i)) avec la somme cumulée (y(i-1)) des valeurs numériques représentatives des échantillons acquis depuis le début de la période de mesure, on répète lesdites opérations de mémorisation et d'addition pendant toute la durée de la période de mesure (TFAC) et, à la fin de celle-ci, on divise le résultat de la somme cumulée (Y) des valeurs numériques (x(i), x'(i)) représentatives de l'ensemble des échantillons acquis pendant la période de mesure (TFAC) par une valeur numérique (Nô) représentative de la constante (t) d'intégration du signal de sortie du capteur, le quotient de ladite division représentant ladite grandeur numérique (X). Suivant une caractéristique de l'invention, on pondère chaque échantillon (x(i)) converti sous forme numérique et mémorisé temporairement en le multipliant par un coefficient (C(i)) et, pendant l'acquisition de l'échantillon suivant, on procède à l'addition de la valeur numérique pondérée x'(i) dudit échantillon avec la somme cumulée (y(i-1)) des valeurs numériques pondérées des échantillons acquis depuis le début de la période de mesure (TFAC). De préférence, le coefficient de pondération (C(i)) est égal E 2 j (i), j(i) étant un nombre entier dont la valeur est fonction du rang (i) de l'échantillon considéré. L'invention a également pour objet une cha!ne de traitement numérique pour la mise en oeuvre du procédé défini ci-dessus, caractérisé en ce qu'elle comprend des moyens d'échantillonage du signal analogique et de conversion sous forme numérique des échantillons acquis, un registre à décalage, des moyens de mémorisation de la valeur numérique (Nô) de la constante d'intégration (c), un bloc d'addition et de soustraction conditionnée connecté au registre à décalage et aux moyens de mémorisation, un accumulateur connecté à la sortie dudit bloc et un = séquenceur qui commande l'échantillonage et la conversion sous forme numérique des échantillons par lesdits moyens, le stockage de la -6 valeur numérique (x(i), x'(i)) représentative du dernier échantillon acquis dans le registre à décalage, le fonctionnement dudit bloc en additionneur pendant la période de mesure déterminée (TFAC) pour le calcul de la somme cumulée (y(i)) et, en réponse à la détection de la fin de ladite période, le fonctionnement du bloc en soustracteur ainsi que le déroulement d'opérations de rotation du contenu de l'accumulateur pour diviser le résultat final (Y) de la somme cumulée par la valeur numérique (NC) de la constante d'intégration (C)). Suivant une caractéristique de l'invention, les moyens d'4chantillonage et de conversion sous forme numérique, le registre à décalage et les moyens de mémorisation sont interconnectés entre eux et avec une première entrée du bloc par un premier bus de liaison parallèle, l'accumulateur 4tant connecté à la deuxième entree du bloc par un deuxième bus de liaison parallèle, le séquenceur commandant, à chaque acquisition d'un nouvel échantillon pendant la période de mesure (TFAC), l'addition de la valeur numérique (x(i), x'(i)) représentative de cet éohantillon stock4e dans le registre à décalage avec la somme cumulée (y(i-1)) contenue -dans l'accumulateur et, pendant l'opération de division par soustraction conditionnée et rotation du contenu de l'accumulateur, le chargement des reports successifs (BW) produits par le bloc au cours de ladite opération de division à l'entrée de chargement série du registre à décalage qui contient ladite grandeur numérique (X) à la fin de l'opération de division. De préférence, l'accumulateur comprend un accumulateur de poids faible connecté à la sortie du bloc et un accumulateur de poids fort bouclas entre eux par leurs entrées et sorties séries pour permettre des opérations de décalage droite et gauche sous la commande du séquenceur, le registre à décalage, les moyens de mémorisation, les accumulateurs de poids faible et fort et les bus ayant une capacité de M bits, le séquenceur étant adapté pour piloter ladite opération de division en commandant M décalages droite du contenu des accumulateurs de poids fort et poids faible puis le fonctionnement du bloc en soustracteur pour calculer la différence entre le contenu de l'accumulateur de poids faible et la valeur numérique (NC) de la *JUUJ2 59 UOJ -wUOJ W t ueU SU, *WIP w& z ú SwD W -- -4.Jeuo f OP goleJuoj et %.ui,.ltl lnXl Iuudwp un Jse ú *.rdIJiJ et !. Uidjl op e* u *Uop e ep rwlod inuJjIp uo siu mnu11 foP t OJ net zqUCa rIdJ wE - t.nlUq0p e*p.9 M.t 1 oaojuoo ob$Jotlv IMMoIo2113 op ouJlqo eunp ootq..pualo un 48o aL bm.ll et!- uis uigaue suiesoep vo.uu "entXS la etd.sz*p.Jfl, V 4usUib;um t; *P"s * -. w xt w m " z tJ 8XEmboo $UOPluStJtui es op *unap *ao Mt ib uo/4dilop t *op lufflt J uol4uaulT *op siume " etab SlZJ"DJ44fISA. :OsetT P *À.o1.J np t4' oantoT op e1c et pooddo *MloT nolAu pnp uo"p.t, nbenr *qd " l1op seoSsTrpP s21p0op *olneo uod el wpuoo.m.ooueo)f *t el, 2llt1nole lmp nuDUuoonp tqpns o *llop SetSwop solBd np viOT *elpe SpJflu uo5t I p3i.p juSr 9uoddo *nb lOT nl1u un ià uoilsSp o*p uoSlP Jdo, l iuut enblci nblu jeloO3 U 4 patI5tI/ut IU'2 * s34. llpnp nuoluoo et *sTeWOP t 5.8leJi1J np Jip l2ubS *P o p i V, n biO lot nI4lu un&P n.n. Sbusot n1lu unp 'C() wJOdS. lpnp 4u.sIj1 et 4uS"t 12t Sl jupumoo.od g.cmu to9p t picots* I" Ju.lbpt et '"uJp.ad au ! *e2StldJ et 0uvp n1Uéuoo S.Ole. uK! (X) 1IolpJlOb tPoT qni1ojjo p" 4 e *opn division mis en oeuvre par la chatne de la figure 4. La chatne de traitement numérique représentée à la figure 4 est destinée à être interposée entre, d'une part, un capteur accélérom trique suivi de son étage d'amplification et de filtrage et, d'autre part, un calculateur numérique, comme la chaîne de traitement analogique 4 de la figure 1. Cette chaîne numérique comprend un 6chantilloneur-bloqueur 10 à l'entrée 11 duquel est appliqué le signal de sortie du capteur accélérom6trique mis en forme et ci-après appelé Ve(t). L'acquisition d'échantillons du signal Ve(t) est réalisée au moyen d'un interrupteur analogique 12 commandé par un signal 13 d'acquisition d'échantillons délivré par un séquenceur 14 dont le r8le est de délivrer la succession des signaux de commande nécessaires à chacun des blocs de la cha!ne pour réaliser -9- enchaînement des opérations qui seront décrites dans la suite. Le séquenceur 14 peut être constitué par exemple d'un réseau logique programmable associé à un registre d'état qui ne seront pas décrits en détails, un tel agencement étant bien connu des spécialistes de la technique. Le séquenceur 14 reçoit un signal TFAC qui définit la fenêtre angulaire à l'intérieur de laquelle le signal Ve(t) doit être pris en compte pour la détection de cliquetis. Ce signal TFAC peut être élaboré de manière désormais classique par un calculateur, par exemple d'allumage, qui peut être le calculateur 3 de la figure 1. Le séquenceur 14 revoit également un signal d'horloge Hs délivré par le calculateur 3 ou une horloge externe (non représentée). La sortie 15 de l'échantilloneur-bloqueur 10 est appliquée à l'entrée d'un convertisseur analogique-numérique 16 connecté en 17 à une source de tension de référence Vref qui définit la dynamique de codage du signal Ve(t) et en 18 au séquenceur 14 qui délivre sur sa sortie correspondante un signal d'horloge HCAN pour la commande interne du convertisseur analogique-numérique. La sortie du convertisseur analogique-numérique 16 est connectée par l'intermédiaire d'un bus 22 à M bits à un registre de résultat 20. Chaque échantillon x(i) résultat de la conversion sous forme numérique du signal Ve(t) est chargé, sous la commande 19 du séquenceur 14, du convertisseur 16 dans le registre de résultat 20 o il est mémorisé temporairement. La lecture de l'échantillon x(i) mémorisé dans le registre 20 est commandé en 21 par le séquenceur et s'effectue sur le bus 22. Ce dernier est également connecté à un registre 23 dans lequel est stockée une- constante de normalisation ou d' intégration NC dont la lecture sur le bus 22 est commandée en 24 par le séquenceur 14. La chalne numérique comprend un troisième registre 25 servant, entre autres, à la mise à l'échelle des échantillons x(i). lins ommoo ouop laiTldx.,s 91 Jnmtl'J4uoo np lIJO uS ' qs aw,Iu d àuw,:,, mIp*nbl;aynuluinspJ a Sc Àelw, *,tpJU ulinAq Jns titdil lJodd.J JI jUqO y. tilum op iterlU np UOilSO.Jd *p "uobt1xe iP o (1)*A xeuile np v. nblîs4laloeaeo ep uoouoJ ué luloWoP ' 91 Jnoc8IlJSAUOo np eJlooJj 'l*q op N o.qou e1 Oc *onbluqoe el op "oelîlotd8 cap nuuoo ualq olz:-olne,p no 130-onv,p Snbleveto ul(om o Jid tuilddne *at Ined ocgz np alIuIlsoCA nef JnflssUiJAUOO nl SadoJd lelîcWp op *P lJJo.1 ÀonblJalue uoileolijWiunb SZ *p Inodo, p uoilouoJ aun jiuolqop Il)_d Inb ' ( Mnd.oJ." u rt1iJ3 uS *luluotp op UOiUaq o&AI UOIlouoJ 2 uletd SIllJi uS *UOSt4Po 0t1llIui UOiOuoJ) $2e91 Op Op uolIu9 *unp UOIIIPPU&p enbleseTo uelXow *I jd opl; poc *SEi In&d 91 JfOsIlJSAUOO np nbiulaldoeJ'o et '9 JntiJ elt op a ltJipfp np teltioq apuu Z unid! *nA *un 1" inb L a.nSiJ et aJWuoc et o*moo 'rnelite Jad N Z - eN: IcS 91 JnofellJ&Auoo np oldJOg US POo el 'J& A A (A) ('A 1S s ' oluljpp uSeoIleJJUd la *ojp1otdxo Iuom nbiiUqtnm *:J3 lnad 3JSJ'UJi op UOlIoUOJ et 'Iu. scd eo Sl *T sup 'IoJJ u3 ',JInjs et y *aJIflntl t,3 pljapuIT op noJfe,!t aed 'onb;iloeuw Jnee.Jpoj un,p Ceuo * Guwp 'suoCnpeJI eS ib uolviJnisu el op oqooJdde,lt! ilrepulT uou te op çsIYjpu Ci;JJo ot l sulJddcns 9 ' JInJJ et f "luîesJda 'JSejUffel op UOilOUOJ SIISD ÀoJia uiT-wflin *ouvuJeT1 elqnop nesamJpa unfp tteo l lu4meopl Ol JuiUespJdSJ 4nrd 'sJCd uollEolJ;iuenb op autmouptd ne 'Inb ouS * À;qlq N f J;etlodlq iaSojeu.a op uolouoJ *un re ejuJap *8 g*9 1 nbJlpnu-onbJoiteue noc;i; S AUOO ne p9.Jpu *ai Inrid, nebotqJnouollI'u9qotl S SIUCiJUi Uue *npueIue ueS8 (')eA telis nip eeJ. %1olJiUsli cZEfJloode seuweod.oo cap pleuot;I3uretip oouoslxo 8eo *o$jelyfTf op lowJ.d 91 enbl.tnu-.nbâloteue JnoeSlS.AUOo et au:ppopgd o annEnboTq-,nwuoxlliuerto,t jad pnllTuoo UOlJliJOsE p op eql,1 -10 - Ce registre à décalage 25 est connecté au bus 22 par ses entrées parallèles de chargement et ses sorties parallèles de lecture commandées respectivement par le séquenceur 14 en 28 et 29. L'entrée série Ecs du registre 25 est connectée à un aiguilleur ou multiplexeur 26 qui permet sélectivement, sous les commandes 27 du séquenceur 14, le chargement du registre à décalage 25 avec des valeurs binaires "0"', "1" ou BW comme cela sera décrit plus en détail dans la suite. Le bus 22 de M bits est relié à une entrée d'un bloc 30 additionneursoustracteur conditionné dont la sortie est connectée à un accumulateur 31. Plus précisément, l'accumulateur 31 comprend un accumulateur de poids faible 32 dont la sortie série attaque un accumulateur de poids fort 33. Les accumulateurs 32 et 33 sont connectés entre eux en 34 de manière à permettre des rotations "droite" ou "gauche" sous la commande repérée 35 du séquenceur 14. Le séquenceur 14 commande également en 36 le fonctionnement du bloc en additionneur et en 37 son fonctionnement en soustracteur conditionné. La sortie de l'accumulateur de poids faible 32 est d'une part rebouclée sur la deuxième entrée de l'additionneur-soustracteur conditionné 30 et d'autre part appliquée à un décodeur 38 par un bus 39. Le décodeur 38 est également connecté à l'accumulateur de poids fort 33 par un bus 40 et il peut être périodiquement réinitialisé sous la commande repérée 41 du séquenceur 14. Enfin, la sortie 42 du décodeur 38 est appliquée en entrée du séquenceur 14. Le fonctionnement d'ensemble de la chaîne de traitement numérique sera maintenant décrit en se référent aux figures 4 à 7. Comme le montre la figure 5a, le signal Ve(t) est échantillons pendant la fenêtre angulaire d'analyse TFAC avec une périodicité te et les échantillons recueillis sont désignés xl, x2... xi. La périodicité te est choisie de manière que la cadence d'acquisition des échantillons soit suffisamment rapide pour satisfaire les contraintes de l'ensemble du système en matière de précision. ABS (Ve (t=i.tc)) x(i) = INT E '. 2N+ NO]. STFAC, V ref pour ABS (Ve(t)) - 6TAFC = 1 durant la fenêtre d'analyse. - 6TAFC = 0 en dehors de la fenêtre d'analyse. Les différents échantillons x(i) recueillis et convertis sous forme numérique se traduisent donc à la sortie du convertisseur 16 par un code Ns qui peut prendre au maximum la valeur 2N - 1, comme représenté à la figure 5b. A la fin de chaque pérlode d'4chantillonage ta, l'échantillon x(i) est chargé dans le registre de résultat 20. Avant l'arrivée de l'échantillon suivant x(i+l), le contenu x(i) du registre de résultat 20 est transféré dans le registre à décalage 25, sous la commande du séquenceur 14, pour sa mise à l'échelle. A cet effet, chaque échantillon x(i) est multiplié par un coefficient de pondération Ci tel que C(i) = 2 j(i), j(i) étant un nombre entier tel que j(i) ú [0, N], de sorte que chaque échantillon pondéré - 13 - ou mis à l'échelle x'(i) a pour valeur: x'(i) = x(i). C(i) = x(i). 2 j(i) La figure 5c illustre les valeurs que peuvent prendre les coefficients de pondération C(i): dans cet exemple C(i) = 0,5 pour le premier et le dernier échantillon et C(i) = 1 pour tous les autres échantillons. Cependant, les coefficients C(i) peuvent prendre d'autres va-leurs et être répartis différemment comme cela sera expliqué plus en détail dans la suite. La mise à l'échelle des échantillons x(i) stockés dans le registre à décalage 25 est assurée en effectuant un nombre de décalages à droite du contenu du registre 25 égal à j(i). Les nombres J(i) peuvent être mémorisés dans le séquenceur 14 ou dans une mémoire permanente (ROM) extérieure (non représentée) si nécessaire. Chaque échantillon pondéré x'(i) est ensuite appliqué sous la commande du séquenceur 14 en entrée du bloc 30 qui, pendant la durée de la fenêtre d'analyse TFAC, est conditionné en 36 par le séquenceur 14 pour fonctionner en additionneur. La valeur de l'échantillon pondéré x'(i) est alors sommée avec le contenu existant de l'accumulateur 31, appliqué à l'autre entrée de l'additionneur 30 par le bus 39, et le résultat de cette addition est à nouveau stocké dans l'accumulateur 31 si bien que l'évolution du contenu de ce dernier se traduit par: y(i) = y(i-1) + x'(i) = CI x1 + C2 x2 +..... C(i) x(i), y(i) représentant le résultat de l'accumulation dont l'évolution au cours de la fenêtre d'analyse TFAC est représentée à la figure 5d. A la fin de la fenêtre d'analyse TFAC, la chaîne de traitement procède à l'intégration ou mise à l'échelle du résultat de l'accumulation: K + 1 i x(i) 2 j(i) X = INT [- i = 1 X = INT [ l- 1 _ + Mo], o: N -14- TFAC - K = INT E], K + 1 représentant le nombre maximal te d'échantillons traités durant la fenêtre d'analyse TFAC; - te est la période d'échantillonage; - TFAC est la durée de la fenêtre d'analyse; - N est la valeur numérique de la constante d'intégration ou d'analyse C stockée dans le registre 23, valeur qui peut être comprise entre 1 et la capacité maximale du registre 23 compatible avec la capacité de l'accumulateur 31; - M0 est une constante pouvant prendre classiquement les valeurs 0 - 0,5 ou 1 et permettant dé modifier la fonction partie entière INT []; - X est le résultat numérique du traitement du signal fourni en sortie de la chaîne, au bout d'un temps T nécessaire à l'opération de division après la fin de la fenêtre d'analyse TFAC (voir figure 5d). Cette opération d'intégration ou de mise à l'échelle du résultat de l'accumulation est réalis4e au moyen du bloc 30 commandé en 37 par le séquenceur 14 pour fonctionner en soustracteur conditionné, de l'accumulateur 31 grâce aux facilités de rotation droite-gauche de ce dernier et du registre à décalage 25 qui, à la fin de l'opération, contient le résultat X du traitement numérique du signal Ve(t). La mise en oeuvre de cette opération sera décrite plus en détails dans lasuite, mais on peut dors et déjà remarquer que la précision de l'intégration et du résultat numérique X obtenu en sortie de la chaine de traitement ne dépend que de la précision du convertisseur analogiquenumérique 16, de la précision et de la valeur intrinsèque chantillonage t, ainsi que de la capacit maximale de la période d'gchantillonage te, ainsi que de la capacité maximale - 15 - nue4rlque de:'4ócuuulàteur 31. Par lailleurs, la rclllt ade mise J le'chelle des kchantillons - x'Cl) * X(I) 2 -J() - peut ftre utills4e, notamefit, pour la prise S en compte de valeurs d'4chantillons particullres (par eHeple la valeur initiale et la valeur finale cooe reprsent6 à la figure 5c) cu pour la solficatton de la constante de toep C de l'lintiratoeur pendant la rentkre d'analryse 1TAC. Un exzmpie de cette deuxibe poslbtllt4 est Illustr4 par la ftigure 8 sur laquelle t - entre le d4ut e la fen ktre d'analyse to et 1' nstant ti la constante d'lnat4ration C a une preollre valeur Cl car C(I) e 1. oit J() - o S - entre les Instants tI et t2, la constante d'intgration a une deuxilme leur C2 I L car CCIt) o'st4-dilre que J(i) À It et2 - ntre l'Instant t2 et la fin t3 de la tentre d'analyse La constante de lnt4ration C a de nouveau la valeur CI du fait que C(t) - 1 soIt jt) - 0. CcI pert Jla r4alisation sae de ronctons porte d'analyse plus ooplexe, et notament trap6oúdale, perettant d'&ttduar 2 certaine ooenposnte spectrale du signal Ve(t). Certains aspects partlouliters du fctionnement de la obate de trailtem t m rlque suivant l' invention seront amitenant d6crlts plus e dUtails en se urfrant otamnt aux rfigurmes et 9. La Fmatre d'lanalyse angulaire oomeme i l'instant to c4 le signal .7 AC pase de '0O I '1. DUs que la& tm re d'analyse est ouverte-, qem trt sil d'horloge o au oonoetlse aulogique-mmrilque 16 sur la oonnexion 18 o signal l est appeli u.CI La prmfIre emploulon du signal d'hoeloge Hs est flemm nt 25753u8 plique en,! 'sant ti, à l'chantilloneur-bloqueur 10 pour acwqurir!e premier échantillon du signal Ve(t). L'échantillon acquis pendant la fermeture de l'interrupteur analogique 12 par le signal 13, entre les instants tl et t2, est mémorisé par l'chantilloneur-bloqueur 10 dont la sortie 15 évolue comme reprgsenté à la figure 9. Cet échantillon est alors converti sous forme numgrique dans le convertisseur 16 à l'aide du signal d'horloge HCAIN entre les instants t2 et t3: lorsque N + 1 impulsions ont été comptabilisges (N bits de quantifieation + 1 bit de signe), le séquenceur 14 émet en 19 un signal commandant le chargement du code de sortie du convertisseur 16, représentatif de la valeur numérique xl du premier eéchantillon, dans le registre de résultat 20. Simultan6ment, la valeur j(i) (j1 dans le cas du premier gchantillon) est chargée dans le s4quenceur 14 pour commander le nombre de dkealages à droite de xl qui seront effectu4s dans le registre à décalage 25. A l'instant t4 d'apparition d'une nouvelle impulsion du signal d'horloge Hs, le séquenceur 14 émet en 28 une impulsion dont le front montant commande le chargement du contenu xl du registre de résultat 20 dans le registre à déealage 25 et g4nre en 13 un nouveau signal d'acquisition d'échantillonr. Par ailleurs, si la valeur j(i) ehargée à l'instant t3 n'est pas nulle, le séquenceur 14 engendre également à l'instant t4 la première d'une série d'impulsion d'horloge de rotation droite HRD dont le nombre est egal à j(i): chacune de ces impulsions d'horloge HRD commande sur son front descendant, c'est-à-dire aux instants t5, t6 et t7 respectivement, un dgcalage "droite" du contenu du registre à décalage 25. A la fin t7 de cette op6ration de décalage, le nombre présent dans le registre à décalage 25 représente done la valeur numérique pondérée x'(i) = x(i).2 (i) de l'échantillon. Le séquenceur 14 g6nére alors en 29 et 36 une impulsion pour commander la lecture du contenu x(i)o2-j(l) du registre à décalage et sa sommation avec le contenu préexistant de l'accumulateur de N poids faible 32. Si cette somme est supérieure ou égale à 2N c'est-à-dire si: - 17 - Contenu accumulateur de poids faible + x'(i) ' 2N, le report BW de l'additionneur 30 passe à "1" comme représenté en traits interrompus à la figure 9 et l'accumulateur de poids fort 33 est incrémenté d'une unité: Accumulateur poids fort = Accumulateur poids fort + 1. A la fin de cette opération, dans le cas du i6me échantillon, le contenu global de l'accumulateur 31, eonstitué de l'accumulateur de poids faible 32 et de l'accumulateur de poids fort 33, est donc comme indiqué précédemment: y(i) = y(i - 1) + x'(i) = y(i - 1) + x(i).2j(i) Ce processus se reproduit à chaque acquisition d'échantillon pendant toute la durée de la fenêtre d'analyse TFAC sauf si le décodeur 38, qui a été initialisé au début de celle-ci, émet prématurément un signal de débordement sur sa sortie OVF notée 42 à la figure 4. Le décodeur 38 a 2M entrées reliées respectivement par les bus 39 et 40 de M bits chacuns aux accumulateurs de poids faible 32 et de poids fort 33. La sortie OVF 42 passe à "1" si: y(i) d (2M - 1). NC Dans ce eas, l'accumulation des échantillons pondérés x'(i) est interrompue par le séquenceur 14 et le résultat antiOipé du traitement numérique du signal Ve(t) est directement disponible: X = 2M - 1 Dans l'hypothèse o le processus d'accumulation se poursuit jusqu' la fin de la fenêtre d'analyse TFAC comme représenté à la figure 5d, le contenu final de l'accumulateur 31 est: K+K + 1 Y= X C(i) x(i) i = 1 N ep lie U. ohTuc l ffluiSft op,ioudeo E et bsJd SJoo;jje l w Sl 14 1lp.*io To p E 'Ze s.iwE'nmoo -P '.l*lOuSop N eûb 4l0a *t% lJ3OBet Ia1. m e""lp t J Ion0;ev'l fflbii np wqontdD. o*3tmop *t l l. e.m ewtbmoo IP 6l410Jm1PtIop *e et Snu o t1.oab et %'.0 I 18 e.moe e*,t o mb m uà '. tl. mtoomonbt et u SOT l s equ*oed Dp ldoJ sp$od op l1q np 51*4 *uo.moT op 81 etllJ I' -s ocsi op rl meGds mllmOi op dOT.Jfqop oC jmi % dud otlEqp! *, 4Jln np SeIDAd V umoI od et0 *_oo tt _oomb, *t '*;E '* saslW[mmoo gop, o:iuoo np.llo.. fl'uwpp Mup V *SZ elws' d ap otq:eJ sp;od oP 1 Dq np un 14e um8.fuqo oP 09 0% 4T 9Z 4"uzdlllm oip oSJuPJun,!t fl d vWi. %se *a. m '00oo0 duiT op 6O'3P du3topp J"0aid nm 'oé 9g.wmxtdty4tM -o *t e.AII V tg e T *d_ 04V ot1 S tl tIQtIUId o 1o-mToo *P nuop uoo et 'eoJJS 1o0 * 3 a 5; autoP q :-lisoiJ et.m ed1'oJJ eo 10t lso Pop S"olTKp N sop aldr4oo e1 "Zg01 0 nmins odu',l! éeeud uo le q Jnoojje p1 àv1o s.mowlmoot sp nmuoo nop.021oi, 1 gulpl p N'*UIMlJJI.IsuP - I *.:oaoP. oSeîeop nuAnou m omojjo Vo&Z l 001 oduT w! sIfJ&AO uo *to epU e,Jep- p_ i i( tg sZiSn rimooS SOp nlUo:O np Seotrp N DM',JJ O U& l Joul", p.ood 1514 un %8 101 IuSutAne adnt,'l -odn!0l lo ffblPUl "M.oo eoioq 4u1i enoll*Tmmoo xnp se1 'li " z tqij PIod lo vJO Spiod p sP JnowtmnOoew p nueuUoo np.*o1oJp. IwTeop un oo0 odr.,! À pJoQq,p lno'10 ppumumo le ioouwtt:e 'l i1 t nomobt np d3nolld el 8O '11 *t iraJ TVI op o4fllxdolT S lUUeJajuootfno epl0 1o'iú Jolv*TrumotoPlaO0 >tq np 'eS d02Swop f *saJisIJ np *PI.1 v *pnioJJjo sé uoOIsl&p ) uoilupdo *11' *uoj/lxmnooeoT op InInTdJ *1 *tl. it*T I i%1*.Jnod uolselap op uo%îluido,! sIole oqouto.pp tgl Jisounbpt el - 91 On arse ar. .ape *02 qui esó un test or: Ilon examine si Contenu de l'accumulateur de poids faible - 'N O. Cette opération est effectuée par le bloc 30 fonctionnant en soustracteur conditionné sous la commande qui lui est appliquée en 37 par le séquenceur 14, N; étant lu dans le registre 23 par la commande 24. Le résultat de cette inggaiit6 est donné par le niveau logique du report BW. La réponse au test 102 est positive si BW = "1"l et négative si BW = "0". Dans l'affirmative, si BW = "1", on passe à l'étape 103 o l'on réactualise le contenu de l'accumulateur de poid faible 32 en prenant comme nouveau contenu de celui-ci son contenu préexistant diminu4 de NC, soit Accumulateur poids faible = Accumulateur poids faible -NC Accumulateur poids fort inchangé. On passe ensuite à l'étape 104 o l'on charge BW, dans ce cas égal à "1", à l'entrée de chargement série Ecs du registre à décalage 25. Si la réponse au test 102 est négative, on passe directement & l'étape 104 o la valeur de BW chargée à l'entrée Ecs du registre 25 est "O". - Le chargement de BW à l'entrée Ecs du registre 25 est effectué par l'intermédiaire du multiplexeur 26 sous la commande du séquenceur 14. L'étape suivante 105 consiste en un décalage "gauche" du contenu des accumulateurs de poids fort et poids faible 33, 32, conformément au bouclage représenté à cette étape. Un test 106 est ensuite effectué sur le nombre de décalages "gauche" de l'étape 105 qui ont eu lieu: - si ce nomrbre est inf&Yeur a M, on reboucle sur le test 102; - si M décalages "gauche" ont Sté opêrês, l'algorithme de division est terrin6 et on passe à l'étape 107 qui marque la fin de celui-ei. Le comptage des M décalages "gauche" du test 106 est assuré, comme celui des M décalages "droite" de l'étape 101, par le registre à décalage 25. A la fin de l'étape 101, le registre 25 ne contient que des "O" et un "1" est chargé à son entrée Ecs. Le "1" est ensuite décal à ehaque fois qu'un report BW est chargé à l'entrée Ecs et, lorsque ce "1" est lu à la sortie SLS par le séquenceur 14, c'est que M décalages "gauche" du contenu des aeeumulateurs ont été effectués. y Le quotient de la division, c'est-à-dire X = INT [-] N_ est alors contenu dans le registre à décalage 25 qui a été chargé M fois à, son entree Ecs avec la valeur logique de BW déterminée par le test 102. En d'autres termes, à la fin de l'opération de division le résultat X représentant la valeur numérique intgrde du signal Ve(t) redress pendant la fenêtre d'analyse TFAC est directement disponible sur les sorties du registre à décalage 25 pour tout calculateur numérique programmé selon un algorithme de détection de cliquetis. La n4cessitf de ggn4ration au mieux de l'arrondi de X peut conduire à une ultime comparaison du reste contenu dans l'accumulateur poids faible avec NC, constante d'intégration, afin d'obtenir pour quotient de la division: y X = INT [ - + Mo] N3 - 21 - Il résulte de ce qui précede que la chaîne décrite permet de traiter le signal de sortie d'un capteur en n'effectuant que des opérations simples, qui ne nécessitent qu'un faible nombre de composants peu coûteux. En particulier, le processus de traitement suivant l'invention n'exige pas d'effectuer l'opération de division en temps réel ce qui, dans l'état actuel de la technique, s'avérerait très difficile à réaliser avec des composants bon march s et, par conséquent, ayant une faible puissance de calcul. En effet, l'obtention de la précision souhait4e pour le traitement numérique d'un signal de cliquetis requiert une cadence relativement élevée de prélèvement des 4chantillons de l'ordre de, par exemple, 100Khz, soit une période d'échantillonage te de 10ps. L'obtention de cette précision est compatible avec un codage du résultat sur 8 bits, mais les microcalculateurs standards à 8 bits actuellement disponibles n'offrent pas de possibilités de conversion analogique- num6rique intégré à une cadence d'acquisition des échantillons aussi élevée. Il est à noter que les techniques connues à ce jour de conversion analogique-numgrique sont Es même de résoudre largement le problème posé par la cadence d'échantillonnage et que l'homme de l'art peut disposer sur la même pastille de semi-conducteur l'ensemble des composants qui réalisent la chaîne de traitement numérique décrite, à un cout compatible avec une application en grande série. Bien entendu, l'invention n'est pas limitée au seul mode de réalisation décrit et de nombreuses modifications peuvent y être apportées sans sortir de son cadre. C'est ainsi, par exemple, que le registre de résultat 20 n'est pas indispensable dans toutes les applications envisagées: sa présence est nécessaire si la lecture de la sortie du convertisseur 16 n'est pas synchronisée avec l'horloge HCAN de ce dernier comme dans l'exemple décrit, mais a lieu dès que le résultat de la conversion est disponible en sortie du convertisseur. La valeur de x(i) est alors sauvegardée dans le registre 20 en attendant la commande synchrone qui le transférera dans le registre à décalage 25 pour sa mise à l'échelle éventuelle. - 22 - Si le registre de résultat 20 est supprimé, le registre à approximations successives constituant la sortie du convertisseur analogique-numérique 16 est connecté directement au registre à, décalage 25 par le bus 22. La valeur numérique de x(i) est alors transférée directement du convertisseur 16 au registre 25, par exemple à l'instant t3 au lieu de l'instant t4, les autres signaux de la figure 9 pouvant demeurer inchangés, à l'exception de la commande 19 qui est naturellement supprimée. De même, l'opération de pondération est facultative et c'est directement la valeur numérique x(i) des échantillons acquis qui peut être accumulée dans l'accumulateur 31. 0 8 1. Proecd6 de traitement du signal analogique de sortie d'un capteur, notamment d'un capteur accl6rom6trique de détection de cliquetis pour moteur à combustion interne, suivant lequel on effectue un redressement double alternance et une intégration dudit signal pendant une période de mesure détermin5e (TFAC) et on délivre une grandeur numérique (X) représentative du signal de sortie du capteur redressé et intégré pendant la période de mesure, caractérisé en ee qu'on échantillone et on convertit sous forme numérique le signal analogique (Ve(t)) pendant la période de mesure (TFAC), on mémorise temporairement une valeur numérique représentative du dernier 4chantillon acquis (x(i), x'(i)), on procède, pendant l'acquisition de l'échantillon suivant, à l'addition de ladite valeur numérique (x(C), x'(i)) avec la somme cumulée (y(i-1)) des valeurs numériques représentatives des échantillons acquis depuis le début de la période de mesure, on répète lesdites opérations de mémorisation et d'addition pendant toute la dur4e de la période de mesure (TFAC) et, à la fin de celle-ci, on divise le résultat de la somme cumulée (Y) des valeurs numériques (x(i), x'(i)) représentatives de l'ensemble des échantillons acquis pendant la période de mesure (TFAC) par une valeur numérique (Nt) d'intégration du signal de sortie du capteur, le quotient de ladite division représentant ladite grandeur numérique (X). 2. Procédé suivant la revendication 1, caractérisé en ce qu'on pondère chaque échantillon (x(i)) converti sous forme numérique et mémorisé temporairement en le multipliant par un coefficient (C(i)) et, pendant l'acquisition de l'échantillon suivant, on procède à l'addition de la valeur numérique pondérée (x'(i)) dudit échantillon avec la somme cumulée (y(i-1)) des valeurs numériques pondérées des échantillons acquis depuis le début de la période de mesure (TFAC). 3.- Procédé suivant la revendication 2, caractérisé en ce que le coefficient de Dondération (C(iM) est égal à 2-J(i), j(i) étant un nombre entier dont la valeur est fonction du rang (i) de l'échantillon considéré. 4. Cha ne de trait- mnt: r!qtue pour la mise en oeuvre du proc4d4 suivant l'une quelconque des revendications 1 à 3, caractérisée en ce qu'elile comprend des moyens (10, 16) d'6chantillonage du signal analogique et de conversion sous forme numérique des échantillons acquis, un reg.istre & d6calage (25), des moyens (23) de mémorisation de la valeur numérique (1qN) de la constante d'intégration (c), un bloc (30) d'addition et de soustraction conditionnée connecté au registre à d6calage (25) et aux moyens de mémorisation (23), un accumulateur (31) connecté à la sortie dudit bloc (30) et un sgquenceur(14) qui commande l'5chantillonage et la conversion sous forme numérique des échantillons par lesdits moyens (10, 16), le stockage de la valeur numérique (x(i), x'(i)) représentative du dernier -chantillon acquis dans le registre à décalage (25), le fonctionnement dudit bloc (30) en additionneur pendant la période de mesure déterminée (TFAC) pour le caleul de la somme cumulée (y(i)) et, en rdponse à la détection de la fin de ladite période, le fonctionnement du bloc (30) en soustracteur ainsi que le déroulement d'opérations de robation du contenu de l'accumulateur (31) pour diviser le résultat final (Y) de la somme cumul6e par la valeur numérique (Nó) de la constante d'intégration (C). 5. Chaine suivant la revendication 4, caractéris4e en ce que les moyens (10, 16) d'4chantillonage et de conversion sous forme numérique, le registre à décalage (25) et les moyens de mémorisation (23) sont interconnect4s entre eux et avec une première entrée du bloc (30) par un premier bus (22) de liaison parallèle, l'accumulateur (31) Otant connecté à la deuxième entrée du bloc (30) par un deuxième bus (39) de liaison parallèle, le séquenceur (14) commandant, A chaque acquisition d'un nouvel &chantillon pendant la période de mesure (TFAC), l'addition de la valeur numérique (x(i), x'i)) représentative de cet 4chantillon stockée dans le registre à déealage (25) avec la somme cumul4e (y(i-1)) contenue dans l'accumulateur (31) et, pendant l'opération de division par soustraction conditionnée et rotation du contenu de l'accumulateur (31), le chargement des reports successifs (BW) produits par le bloc (30) au cours de ladite opération de division à l'entrée de chargement série (Ecs) du registre à décalage (25) qui contient ladite grandeur numérique (X) à la fin de l'opération de division. - 25 - 6. Chaîne de traitement suivant la revendication 5, caractérisée en ce que l'accumulateur (31) comprend un accumulateur de poids faible (32) connecte à la sortie du bloc (30) et un aeeumulateur de poids fort (33) boucl4s entre eux par leurs entrées et sorties séries pour permettre des opérations de décalage droite et gauche sous la commande du séquenceur (14), le registre à décalage (25), les moyens de mémorisation (23), les accumulateurs de poids faible (32) et fort (33) et les bus (22, 39) ayant une capacité de M bits, le séquenceur étant adapté pour piloter ladite opération de division en commandant M décalages droite du contenu des accumulateurs de poids fort (33) et poids faible (32) puis le fonctionnement du bloc (30) en soustracteur pour calculer la différence entre le contenu de l'accumulateur de poids faible (32) et la valeur numérique (N) de la constante d'intégration, cette différence devenant le nouveau contenu de l'accumulateur de poids faible (32) et un report (BW) de niveau logique "1" étant chargé dans le registre A décalage (25) si ladite différence est positive ou nulle et le contenu de l'accumulateur de poids faible (32) demeurant inchangé et un report (BW) de niveau logique "0" étant chargé dans le registre à décalage (25) si ladite différence est négative, cette opération de soustraction étant suivie d'un décalage gauche du contenu des accumulateurs de poids fort (33) et poids faible (32) et étant répétée sous la commande du séquenceur (14) jusqu'à ce que M décalages gauche aient été effectués, ledit quotidient (X) étant alors contenu dans le registre à décalage (25). 7. Chaîne suivant la revendication 6, caractérisée en ce que le séquenceur (14) est associé à des moyens (26) pour commander sglectivement le chargement dudit report (BW), d'un niveau logique "30 1" ou d'un niveau logique 1"0" à, l'entrée de chargement série du registre à décalage (25), le contenu dudit registre étant initialisé un premier niveau logique avant l'opération de division et un niveau logique opposé étant chargé à son entree série (Ecs) lors du premier décalage droite et gauche du contenu des accumulateurs (32, 33), le séquenceur commandant la poursuite desdits décalages droite et gauche jusqu'à la détection dudit niveau logique opposé à la sortie de lecture série du registre à décalage (25). - 26 - 8. Chaine suivant l'une quelconque des revendications 4 à 7, caractérisée en ce que les moyens (10, 16) d'échantillonage et de conversion comprennent un échantilloneur-bloqueur (10) et un convertisseur analogique-numgrique (16) présentant en sortie, & chaque fin d'une conversion, une valeur numérique égale à: ABS Ve (t=i.tc) x(i) = INT [. 2N+ No ], o V ref - INT [] représente la fonction "partie entière"; - ABS (Ve (t=i.tc)) est la valeur absolue de l'échantillon de rang i du signal Ve (t), mémorisé par l'4chantilloneur-bloqueur (10); - V ref est une tension de référence appliquée au convertisseur; - N est le nombre de bits de quantification du convertisseur; - N est une constante de centrage de l'erreur de quantification du o convertisseur. - te est la période d'4chantillonage. 9. Chaine de traitement suivant la revendication 8, caractérisée en ce que ladite grandeur (X) résultant de la division est égale: y X = INT [ + Mo], o: NC - INT [] représente la fonction "partie entière"; - Y est le résultat de la somme cumulée contenu dans l'accumulateur (31) à la fin de la période de mesure; - NC est la valeur numérique de la constante d'intégration; - M0 est une constante permettant d'adapter la fonction "partie entière". - 27 - 10. Chautne suivant l'une queleonque des revendications 4 i 9 lorsqu'elle d4pend de la revendication 3. caractdrise en et qu'elle comprend des moyerns de *dmorlation (14) des ncmeres J(O) ditfnissant les coetricielnts de pondration (C(i), ledit s4qec@eer (14) commandant un nombre de d4calages i drolte du contenu (x(I)) du registre i d4calage dgl au nombre JCi) aorised pour l':chmntillon de ran i. la valeur num4rlque pondirde rultante (x'(l)) conmstituant laditc valeur numarlque reprmentative du dernier kchantillon acquis (x(f)) et additionni à ladite sore euul4e 0 11. Chatne suivant la revendication 10, caraetfrlde en ce qu'elle comprend un registre de rhràltat (20) et en @e que le squmieer (14) cemnde s4quentllellment le stockage dan le registre de 1S r6sultat (20) de la valeur numrique (xCl))" du dernier dohantillon acquis disponible I la sortit des moens d*ohantllonage et de converslon (10, 16) et le trantrert du oontenu du registre de résultat (20) dans le registre i dicalage (25) pour l'opfratlon de pondération pIr dicalage & droite. 12. Chatne suivant l'une quelconque des re dications 4 b 9, oaractrisl en ce qu elle oomprend un d4oodeur (38) connmeoti l sortie d l'acumlateur (31) et ritnittalis pur le odquecmr (14) & chaque dibut d'une pdriode do mure diteminM (tlFAC), le d4oodeur (38) 4tant adaptf pour Omttre un sieial do dbordmnt (42) se le contenu (y(l)) de l'aommlatef (31) devient supirieur ou ai -& une valeur prdteruminde pendant la pifriode de mmure (TFAC). 13. Chatne suivant la revendication 12 lorsqu'elle dlpend de la revendication 6, oaretdrlse en ce que ladite valeur prdtoermie est 44ale à IIc. U - tt, 2N - I tant le quotient anticipE de ladite divlslon (X) en cas de d4bordment. 2575 3t b, A-./,. AS, - / M ' 4i 2 r;e ur3 t I J -û IyI J5 (,4î' bâ con tàrieuP) IAllné> t w4î1 LaW^\ && J _ _____ Il IIA L AAAi AAAAA -,__ TFA óC 2/7 f;e-3 (Art cfntérieur) Vs ran$sfert ide'aL t2N,1 r -A- V à -Vbref -------------.- V' s / i xR | IS /,YNS // Ln ru i - t, u_7L,.............. _,..,,_, S f J 14 1__a h 7 m - e 0úA /L az = [ p6 oz I1; S Agi: f \,,,, -- 2 ----1---àI: Y ci xi kmux'2'1)! Yi I,.7 C I X tfC 2XI T5diCYX,#4t,'C3X CI o c,,+> ', ,, , 7TFAC ca 7II I III II N I I I / -7 Y 1CA _, z2itI III I 9! -, III III I Il 1,I - _ iiI II ' It II I gIIII ?6LiI 4II wL_,.L,._,, --- -..... ot tac56- 7/7 Dbut D7)écaaye droite cocunmu/clteur po/ids fort - acccurnul/ateur poids fcbl/e I 101 f/7e non - _ 106 7