Brevet FR2582883A1 — publié le 19861205

La présente invention concerne un arrangement de circuits destiné à convertir des valeurs de signal numérique en un signal ana- logique, comprenant un convertisseur numérique-analogique et un fil- tre passe-bas monté en aval, et un procédé permettant de convertir un signal numérique, en particulier un signal audio, en un signal analogique. A l'aide de cet arrangement de circuits et de ce procédé, des signaux initialement analogiques, par exemple des signaux audio qui ont été numérisés - par exemple par modulation par impulsions et co- dage - pour améliorer leur transmission dans un réseau de télécommu- nication, peuvent être reconvertis au niveau du récepteur en signaux analogiques nécessaires à la reproduction. Dans le réseau numérique à intégration de services à large bande (BISDN) prévu, des signaux stéréophoniques de haute qualité doivent être transmis. Pour numériser des signaux de ce type, il est nécessaire de prévoir des niveaux de quantification plus fins, de ma- nière que chaque valeur d'échantillon transmise ait, par exemple, une longueur de mot de 15 bits. Pour reconvertir les valeurs de signal numérique en signaux audio analogiques avant leur reproduction au ni- veau du récepteur, il est nécessaire de prévoir des convertisseurs numérique-analogique (N/A) de 15 bits capables de respecter des exi- gences de linéarité strictes. Cependant, des convertisseurs N/A de ce type sont d'un prix de revient très élevé. Dans un convertisseur N/A connu (brevet anglais 1 444 216), la fréquence d'échantillonnage des valeurs numériques d'entrée est donc augmentée, et la longueur de mot des valeurs de signal est ré- duite. Un flux d'impulsions est produit, dont la densité moyenne est proportionnelle à l'amplitude de signal. A partir de ce flux d'impul- sions, le signal analogique peut être reconstitué au moyen d'un fil- tre passe-bas. Cependant, pour traiter des signaux stéréophoniques de haute qualité, il est nécessaire d'utiliser une fréquence d'échantil- lonnage de 32 kHz qui, dans le convertisseur connu, se traduit par des fréquences de répétition d'impulsions très élevées (8 à 16 MHz) et donc par une fréquence d'horloge de système elle aussi élevée si on utilise une quantification d'amplitude de 15 bits. De plus, un circuit de mise en forme d'impulsions de très haute précision doit -2- être prévu en amont du postfiltrage analogique pour maintenir cons- tante la surface d'impulsions, en prenant en compte les flancs avant et arrière. Cependant, la conception et la réalisation d'un circuit de mise en forme d'impulsions de ce type sont complexes. La présente invention a pour but de convertir des signaux numérisés en un signal analogique grâce à une mise en oeuvre réduite de moyens techniques et de manière à permettre une reproduction de haute qualité. Conformément à l'invention, ce but est atteint par l'arran- gement de circuits dans lequel est prévu, en amont du convertisseur numérique-analogique, un circuit de codage dans lequel les valeurs de signal numérique sont transformées en paquets d'impulsions composés de plusieurs impulsions qui se succèdent sans interruption et qui possèdent une fréquence de répétition égale à un multiple de la fré- quence de répétition des valeurs de signal, dans lequel les paquets d'impulsions ont une forme qui est sensiblement symétrique par rap- port à des lignes médianes équidistantes, dans lequel une impulsion se trouvant de l'un et/ou l'autre c8té de la ligne médiane du paquet d'impulsions possède une amplitude inférieure ou égale à une valeur maximum, tandis que toutes les autres impulsions du paquet d'impul- sions possèdent la valeur maximum, et dans lequel l'intégrale par rapport au temps sur un paquet d'impulsions correspond à la valeur de signal numérique, et par le procédé dans lequel la fréquence de répé- tition des valeurs de signal d'entrée est augmentée par interpolati- on, dans lequel la longueur de mot des valeurs de signal, dont la fréquence de répétition est augmentée, est réduite, dans lequel un signal d'erreur est dérivé de la différence entre les valeurs de si- gnal, dont la fréquence de répétition est augmentée, et les valeurs de signal comprenant un nombre réduit de bits, dans lequel la largeur de bande du signal d'erreur est limitée par un filtre numérique et le signal d'erreur est additionné aux valeurs de signal dont la fréquen- ce de répétition est augmentée, dans lequel les valeurs de signal, dont la fréquence de répétition est augmentée, sont converties en un signal analogique, dans lequel les composantes de fréquence d'horloge sont supprimées par postfiltrage analogique, dans lequel les valeurs -3- de signal, dont la fréquence de répétition est augmentée, sont con- verties en paquets d'impulsions qui possèdent une fréquence de répé- tition identique et qui sont symétriques par rapport à des moments se succédant à la fréquence de répétition augmentée, et dans lequel les intégrales par rapport au temps des amplitudes des différents paquets d'impulsions correspondent aux amplitudes des valeurs de signal numé- rique d'entrée. L'un des principaux avantages de l'invention réside en ce que le circuit se prête à l'intégration. Les fréquences d'horloge né- cessaires d'environ 512 kHz à 2.058 MHz sont facilement réalisables en technique MOS. Le convertisseur N/A nécessaire, prévu pour une longueur de mot maximum de 8 bits, est également réalisable en tech- nique MOS, car il n'est pas soumis à des exigences de linéarité strictes. La mise en oeuvre des moyens nécessaires au postfiltrage analogique est extrêmement réduite en raison du suréchantillonnage. Les différents objets et caractéristiques de l'invention se- ront maintenant détaillés dans la description qui va suivre, faite à titre d'exemple non limitatif, en -se reportant aux figures annexées qui représentent: - la figure 1, un bloc-diagrmmme d'un arrangement de cir- cuits conforme à l'invention, - la figure 2, la densité de puissance relative du signal de bruit, diminué d'une rétroaction d'erreur de quantification, dans le cas d'un suréchantillonnage quadruple, - la figure 3, la densité de puissance relative du signal de bruit, diminué d'une rétroaction d'erreur de quantification, dans le cas d'un suréchantillonnage octuple, - la figure 4, trois modes de réalisation du filtre d'erreur utilisé dans l'arrangement de circuits de la figure 1, la figure 5, une première forme d'impulsions de signal fournies par l'arrangement de circuits de la figure 1, - la figure 6, des détails des impulsions de signal de la figure 5, - la figure 7, des diagrammes illustrant l'amélioration de linéarité obtenue avec l'invention, -4 - - la figure 8, une seconde forme d'impulsions de signal fournies par l'arrangement de circuits de la figure 1, - la figure 9, une troisième forme d'impulsions de signal fournies par l'arrangement de circuits de la figure 1, - la figure 10, une variante d'une partie de l'arrangement de circuits de la figure 1. - Par l'intermédiaire d'une ligne de transmission 1 - faisant partie, par exemple, d'un réseau BISDN -, des signaux stéréophoniques codés MIC sont transmis à un arrangement de circuits conforme à l'in- vention, dans lequel ils sont convertis en signaux analogiques (figu- re 1). L'arrangement de circuits fait partie d'un terminal qui est relié au réseau et à l'aide duquel les signaux stéréophoniques reçus sont reproduits par l'intermédiaire de haut-parleurs. Les valeurs num6riques d'échantillon ou de signal qui arri- vent en série sur la ligne 1 sont envoyées à un convertisseur série- parallèle 2 dans lequel elles sont converties sous forme parallèle avec une longueur de mot de q bits. Dans ce mode de réalisation, q = 15; la ligne de transmission 1 possède donc q conducteurs paral- lIles. A la figure 1, la séquence des valeurs d'échantillon d'entrée est notée P(N), N étant l'indice de séquence. Les valeurs d'échantillon P(N) sont reçues à une fréquence de répétition de fC = 32 kHz. Dans un filtre d'interpolation 3, elles sont converties en une séquence de valeur de signal interpolée Q(K) avec la mime quantification q. mais à une fréquence de répétition f0 augmentée d'un facteur de suréchantillonnage U. La sortie du filtre d'interpolation 3 est reliée a l'entrée d'un circuit de quantification 6 par l'intermédiaire d'un étage addi- tionneur 4. Dans le circuit de quantification 6, la longueur de mot des valeurs de signal S(K) provenant de l'étage additionneur 4, qui arrivent sous la forme de mots parallèles contenant q = 15 bits et qui seront expliquées ultérieurement, est réduite, de sorte que des mots parallèles de r bits (par exemple, r = 11) sont fournis à la sortie. Dans un circuit soustracteur 8, une séquence d'erreur de quantification D(K) est formée en soustrayant les signaux de sortie -5 Y(K) du circuit de quantification 6 des signaux d'entrée S(K). Dans ce mode de réalisation, les valeurs d'erreur de quantification se composent des bits les moins significatifs séparés de S(K). Dans un filtre d'erreur-10, des valeurs de rétroaction F(K) sont dérivées des valeurs d'erreur de quantification D(K). Elles sont additionnées, dans l'étage additionneur 4, aux valeurs de signal de sortie Q(K) provenant du filtre d'interpolation 3 pour obtenir les valeurs de si- gnal d'entrée S(K) destinées au circuit de quantification 6. Si le filtre d'erreur 10 possède une réponse temporelle appropriée, la ré- troaction d'erreur de quantification, qui est connue, a pour effet de déplacer la composante du spectre de bruit de quantification du si- gnal de sortie Y(K) du circuit de quantification 6, qui se trouve dans la plage audible, vers des fréquences plus élevées, c'est-à-dire à l'extérieur de la plage audible. En première approximation, on peut supposer que le bruit de quantification d'un convertisseur N/A correspond à un bruit blanc et qu'il n'est pas corrélé avec le signal d'entrée. La quantification produit un signal de bruit YSt qui s'ajoute au signal utile YNutz à la sortie du circuit de quantification. Par rétroaction de l'erreur de quantification à l'entrée du circuit de quantification 6, on ob- tient: = yNutz + t1 - GCZ)]*Yst o Z = eJ2Tt = cos(2Tt)+ j.sin (2 f-) f = fréquence de bruit f0 = U*fC = débit de Y(K) L'amplitude de bruit relatif est -y - YNtiz - =t 1 - G(Z) YSt YSt - 6 - Si on utilise un élément de retard simple (Z-1) pour le filtre d'er- reur, on a alors A-t = 1-z-1 YSt On peut, par exemple, utiliser un filtre d'erreur de degré M en po- sant 1-G(Z) - [1-Z-1]M On peut montrer que la densité de puissance relative D du signal de bruit corrigé est alors obtenue à l'aide de = i.22,., D = 1 *22"*sin ( 1--) {max Aux figures 2 et 3, la densité de puissance relative D du signal de bruit corrigé est représentée en fonction de la fréquence, le degré de filtre M étant pris comme paramètre. La figure 2 corres- pond à un facteur de suréchantillonnage Ui = 4, et la figure 3 à un facteur de suréchantillonnage - 8. Le facteur d'échelle 1/fmax de l'ordonnée correspond au signal de bruit d'un convertisseur N/A sans rétroaction d'erreur de quantification. A la figure 3, cette valeur d'échelle se trouve à l'extérieur du graphique car l'échelle de l'or- donnée est agrandie. On constate sur les figures 2 et 3 que la zone située en- dessous des courbes et, donc, la densité de puissance du signal de bruit diminue rapidement à mesure que le facteur de suréchantillonna- ge et que le degré de filtre M augmentent. Pour M=4 et U=4, l'amélioration du rapport signal-bruit ob- tenue grâce au traitement des erreurs de quantification et au sur- échantillonnage s'élève à 18,6 dB + 6 dB = 24,6 dB. Pour M=2 et U-8, l'amélioration est déjà de 23,3 dB + 9 dB = 32 dB. La longueur de mot des valeurs d'échantillon peut être réduite d'un bit par amélioration -7- de 6 dB. Dans le premier cas, la longueur de mot réduite est seule- ment de 11 bits au lieu de 15 bits, et dans le second cas seulement de 10 bits. Conformément au spectre de densité de puissance représenté aux figures 2 et 3, une réduction de longueur de mot nettement supé- rieure pourrait être réalisée. Cependant, en dérivant la densité de puissance, on a supposé que le bruit de quantification n'est pas cor- rélé avec le signal utile. Toutefois, cette supposition n'est vraie que sous certaines conditions. En particulier à un niveau de bruit très bas, il existe une corrélation de ce type qui limite la réduc- tion de longueur de mot. Les courbes des figures 2 et 3 et les amé- liorations du rapport signal-bruit qui en sont dérivées ne peuvent donc être considérées que comme des estimations approximatives. Elles ne peuvent servir qu'à illustrer la tendance. Si M=4, l'équation correspondant au type de filtre proposé est 1-G(Z) = [l-Z-1]4 = 1-4Z-1+6Z-2-4Z-3+Z-4 ou G(Z) 4Z-l-6Z-2+4Z-3-Z-4. La figure 4 montre trois modes de réalisation de filtres d'erreur de ce type, à savoir un filtre de degré 1 en haut, un filtre de degré 2 au milieu, et un filtre de degré 4 en bas. La séquence de valeursd'échantillon Y(K) fournie à la sortie du circuit de quantification 6 (figure 1) pourrait être obtenue par l'intermédiaire d'un convertisseur N/A disponible dans le commerce avec une réduction correspondante de quantification, mais il serait nécessaire que ce convertisseur N/A présente une très grande linéari- té. Des convertisseurs N/A de ce type sont d'un prix de revient très élevé et ne se prêtent pas à une intégration MOS ou CMOS. L'invention permet d'utiliser des convertisseurs N/A présen- tant une linéarité et une résolution plus faibles. La sortie du circuit de quantification 6 est reliée à l'en- trée d'un circuit de codage 12. Dans ce dernier, la séquence de va- leur de signal Y(K) est transformée en une séquence de valeurs W(U) qui est augmentée du facteur 2P et qui, après avoir été convertie de la forme numérique en forme analogique et traitée par le filtre pas- se-bas, forme le signal de sortie analogique NF. Le circuit de codage 12 contient une mémoire morte (ROM) 14, dans laquelle une conversion de code est effectuée selon une procedu- re expliquée ci-après, et un compteur 16 qui fournit les adresses pour la ROM 14. Le compteur 16 possède une longueur de mot de p bits, c'est-àdire qu'il comporte p sorties parallèles. Dans le mode de réalisation, p 3 ou 4. Si la longueur de mot des valeurs de signal Y(K) est de r bits, elle est ramenée, dans le circuit de codage 12, à s bits, avec s=r-p. Le compteur 16 est actionné à une fréquence fl = 2P*f0 = 2P*U*fc et il est remis à zéro à la fréquence fC. Les valeurs de signal fournies à la sortie du circuit de co- dage 12 sont transférées à un convertisseur N/A 18. La sortie de ce dernier fournit des paquets d'impulsions 22 qui sont représentés aux figures 5 et 6. Les paquets d'impulsions 22 sont constitués d'impulsions de tension 23 de fréquence fl. Chaque paquet d'impulsions est symétrique par rapport à une ligne médiane verticale ML. L'écartement entre les lignes médianes est de T = 1 2 iU*fC La fréquence de répétition des paquets est donc égale à la fréquence de répétition des valeurs d'échantillon Y(K), et}'intégra- le par rapport au temps des impulsions de tension - représentée aux figures 5 et 6 sous la forme de la surface tension-temps d'un paquet d'impulsions - correspond exactement à la valeur de signal numérique Y(K). -9- Les paquets d'impulsions représentés 22 correspondent à un facteur de suréchantillonnage U=4. La période correspondant à la fré- quence de répétition d'entrée fc est donc T 4*T2 Le filtre passe-bas 20 prévu en aval de la sortie du conver- tisseur N/A 18 supprime la fréquence d'échantillonnage = 128 kHz T2 Conformément à l'invention, les impulsions de sortie du convertisseur N/A répondent à un système mixte de modulation d'impul- sions en amplitude et de modulation d'impulsions en durée, la durée d'impulsion étant elle aussi quantifiée. La figure 5 représente des paquets d'impulsions 22 dont la surface augmente de gauche à droite. Seules les deux impulsions extérieures Ni(K) et N2(K) d'un paquet d'impulsions (figure 6) sont modulées en amplitude, tandis que les impulsions 23 possèdent une amplitude maximum. Le nombre des impul- sions intérieures du paquet d'impulsions est 2*P(K). La valeur de signal Y(K) est représentée par les valeurs 0 à 10. Y(K) = YlOYg9y8y7y6y5y4y3y2ylY0 P(K) Nl(K) c'est-à-dire que P(K) est représenté par les trois bits les plus si- gnificatifs Ylo à Y8, et N1(K) par les bits Y7 à Y1. Si, par exemple, une impulsion est constituée de 27 = 128 sous-surfaces et si le nombre maximum d'impulsions d'un paquet est 2P = 16, la géométrie du paquet d'impulsions peut être représentée de manière simple: - 10 - Nmax - 128 P(K) = Yo10Y9Y8 (des trois bits les plus significatifs) N1(K) = Y7Y6.''Y1 N2(K) - N1(K) si To = O N2(K) = Nj(K) + 1 si YO = 1 Dans la ROM 14 du circuit de codage 12, les hauteurs d'im- pulsions correspondant aux valeurs de signal Y(K) sont mémorisées dans des emplacements 0 à 15 dont les adresses sont formées par le compteur 16. Comme indiqué précédemment, ce dernier est actionné à la fréquence f1 et remis à zéro à la fréquence fc' Etant donné qu'avec une loi aussi simple de formation des différentes valeurs d'amplitude de signal W(U), le tableau de code de la ROM 14 présente une redon- dance importante, la ROM 14 peut être remplacée par un dispositif PLA (réseau logique programmable) qui nécessite beaucoup moins d'emplace- ments. La figure 7a montre l'erreur de linéarité A d'un convertis- seur N/A classique, cette erreur présentant la forme d'une courbe af- faissée. Dans le cas d'un arrangement de circuits conforme à l'inven- tion, lorsque l'amplitude BF augmente, cette courbe est répétée plusieurs fois alors que croissent les paires de barres extérieures des paquets d'impulsions 22. Ceci donne lieu à une répétition des courbes de la figure 7a, comme illustré à la figure 7b. Par rapport à la valeur fi- nale Ymax, l'erreur de linéarité pour cette forme de sortie de signal est ramenée à AI A 2p-1 o p =nombre de bits du compteur 16 2P-1 = nombre maximum de paires de barres par paquet d'im- pulsions. La figure 7c montre une non-linéarité supplémentaire A2 sous la forme d'une erreur de pas qui, conformément à la loi de formation i l - expliquée ci-dessus, est due au fait que, par exemple dans un conver- tisseur N/A à n bits, une barre possède n pas de hauteur mais seule- ment n-l sous-surfaces entre les pas de hauteur. Le tableau 1 ci-dessous illustre ce problème dans le système numérique binaire. Tableau 1 Y(K) P(K) Nl(K) YloY9Y8 Y7---Y Yo 257 001 000000 i 256 001 000000( 255 000 1111111i 254 000 1111111 253 000 111ii 253 ! 1111111 - 5 000 0000011 4 000 000001O 3 000 0000001 2 000 0000001 1 000 OO0000000 000 0000000 C - 12 - Tableau 2 Y(K) P(K) N1(K) YlOy9Y8 Y7 -.YYO il *.. *. T 255 001 00000001 254 001 00000000 253 000 11111101 252 000!11111100 * l 000 00000101 4 000 00000100 3 000 00000011 2 000 00000010 1 000 00000001 o 000 l 1 Une valeur de signal N1(K) atteint sa valeur numérique maxi- mum dès Y(K) = 254, et ne peut pas être augmentée pour Y(K) = 255. A la valeur de signal Y(K) = 256, le groupe de bits de poids fort P(K) passe de la valeur binaire 000 à 001, de sorte que, conformément à la loi de formation expliquée ci-dessus, la hauteur de barre maximum de Nl(K)max = 127 est à nouveau établie. Pour les trois valeurs de si- gnal Y(K) = 254, 255 et 256, la hauteur de barre est donc égale à 127. La progression monotone de la fonction est donc interrompue sur deux positions, comme indiqué à la figure 7c. La non-linéarité supplémentaire peut être éliminée en ajou- tant un bit, représentant le 128e pas de hauteur, à la longueur de - 13 - mot du convertisseur N/A 18. Dans le domaine de validité du groupe de bits P(K), le convertisseur N/A 18 sort alors la valeur 100000002. Si la valeur Ni(K) = 11111112 et si Y0 = 1, cette source de courant du poids le plus fort est activée une fois de plus, dans l'impulsion partielle de droite N2(K). Ceci comporte un inconvénient, à savoir que, pour ne repré- senter qu'un pas de quantification manquant, la précision du conver- tisseur N/A doit être augmentée du facteur 2 (un bit supplémentaire). Pour remédier à cet inconvénient, on modifie donc, dans l'arrangement de circuits conforme à l'invention, la base du système numérique qui, de 2S+ 1, devient 2s+1-2, s étant la longueur de mot du convertisseur N/A. Dans le présent mode de réalisation, o s = 7, la base du système numérique est ramenée de 256 à 254. Ceci est illustré par le tableau 2. Le report de P(K) = O à P(K) = 1 s'effectue à Y(K) = 254. Là encore, N2(K) = N1(K) si YO = 0, et N2(K) = N1(K) + 1 si Yo = 1. Donc, si Y(K) = 253, alors N1(K) = 126 et N2(K) = 127. Si Y(K) = 254, alors N1(K) = N2(K) = 0, mais P(K) = 1, une paire inté- rieure de barres étant réglée sur la valeur maximum 127. Pour Y(K) = 255, une nouvelle paire extérieure de barres apparaît car N1(K) = 0, et N2(K) = 1. La surface du paquet d'impulsions 22 augmente donc de façon continue. Cependant, le nombre total représentable de pas Y(K)max est ramené de 16 x 128 = 2048 à 16 x 127 = 2032. Le domaine dynamique BF est donc réduit d'environ 8 0/oo. Cependant, ceci est pratiquement négligeable. La conversion de base est également mémorisée dans la ROM 14 sous la forme d'un tableau de correspondances. Un autre avantage lié à la conversion des valeurs de signal en paquets d'impulsions réside dans le fait que ceci empêche l'appa- rition de pointes de tension indésirables dans le convertisseur N/A 18. Ces phénomènes sont généralement causés par des différences de - 14 - retard dans les commutateurs de courant du convertisseur N/A, en par- ticulier si ces derniers se commutent alternativement, en passant par exemple de la valeur numérique 1000000 à 0111111. Ceci provoque l'ap- parition de courants transitoires qui se traduisent par des pointes indésirables - également connues sous le nom de "glitches" - dans le signal analogique et donc nuisent au rapport signal-bruit de l'ensem- *ble de l'arrangement de circuits. Une partie des sources de courant du convertisseur N/A est mise en circuit au point A du paquet d'impulsions 22 (figure 6, par- tie de droite), et les autres sources de courant sont mises en cir- cuit au point B. Au point C, seule une partie des sources de courant sont mises hors circuit et au point D les autres sources de courant sont mises hors circuit. Une mise en et hors circuit alternée ne peut s'effectuer qu'à un niveau d'entrée BF très élevé, si deux paquets d'impulsions successifs se suivent sans interruption. Cependant, ce cas est statistiquement très rare. En outre, le bruit indésirable ainsi causé est alors masqué par le niveau sonore élevé. La figure 8 représente uneseconde forme dtimpulsions de sortie. A la différence des paquets d'impulsions 22 de la figure 6, dans chacun des paquets d'impulsions 22a, une seule barre extérieure augmente en hauteur lorsque l'amplitude s'accroit de façon continue, cette barre 23a modulée par l'amplitude étant alternativement conti- guë aux cStés droit et gauche du paquet d'impulsions. Malgré cette asymétrie, les centres des paquets d'impulsions 22a restent sensible- ment équidistants. L'erreur de temps est plus grande qu'avec la forme de sortie d'impulsion des figures 5 et 6, mais elle reste faible par rapport à la période T du cycle BF. L'erreur de temps maximum est 1 1 Atmax 2-f 2P+1U-fC o 2P est le nombre maximum d'impulsions par paquet d'impulsions. - 15 - On obtient: AtMa, fNF TNF 2P+l 'Ufc A une fréquence audio de fNF = 1/4 * fc = 8 kHz, Atmax_ TNFmin 2P+3-. Si on choisit un facteur de suréchantillonnage = 8 et une longueur de comptage p = 3 comme pour les paquets d'impulsions de la figure 8, l'erreur de temps maximum par rapport à la période BF n'est que de 0,2 /oo. Par rapport à cette erreur de temps, le facteur de distorsion est faible et, donc, négligeable. L'avantage de cette for- me de sortie d'impulsion par rapport à celle des figures 5 et 6 r5si- de en ce que, pour le même facteur U et la même longueur de mot p, le nombre de courbes partielles (voir figure 7b) double. Le niveau de l'erreur de linéarité, par rapport à la sortie maximum, est donc ré- duit de moitié, c'est-à-dire A, = à 2P D'autre part, pour une exigence de lin8arité identique, le facteur de suréchantillonnage U peut être doublé sans qu'il soit n4- cessaire de doubler la fréquence de r8p8ttiton d'impulsion de sortie fl. Comme expliqué précédemment, ceci ramène la longueur de mot r de la séquence de valeurs Y(K) à 10 bits par exemple, et la résolution s du convertisseur N/A à 7 bits. Le domaine d'adresses p + r de la ROM 14 est réduite de 2 bits. Pour faire l'économie du bit supplémentaire, dans le conver- tisseur N/A, pour représenter la 28Sme sous-surface d'une barre, la base du système numérique peut à nouveau être convertie au moyen d'un tableau de correspondances dans la mémoire 14 ou d'un dispositif PLA. - 16 - Etant donné que, dans le présent cas, on a des barres individuelles montées les unes derrière les autres, et non des paires de barres, la base peut être réduite pour passer de 2s à 2S-l. La figure 9 montre une troisième forme de sortie de paquets d'impulsions 22b. Les impulsions sont symétriques par rapport à une tension de référence de 1/2*Umax par exemple. En fonction du signe de l'amplitude du signal BF, les impulsions, par rapport à la tension de référence, sont positives ou négatives. La figure 9a montre le passa- ge par zéro d'une onde BF de faible amplitude. On constate qu'il n'y a pas d'erreur de temps à des niveaux d'entrée BF faibles. L'erreur de temps ne se produit que pour des amplitudes élevées auxquelles el- le est neutralisée par l'effet de masquage connu. Un passage par zéro d'une onde BF de grande amplitude est représenté à la figure 9b. L'avantage particulier à ce cas réside en ce qu'à de faibles amplitudes, la teneur en harmoniques produite par la fréquence d'échantillonnage est également faible. Le rapport entre les harmoni- ques et l'amplitude du signal BF est donc sensiblement constant. Le filtrepasse-bas analogique 20 choisi peut donc présenter un degré inférieur par rapport aux premières formes de sortie d'impulsion. La loi de formation applicable à la troisième forme de sortie d'impul- sion est également mémorisée sous la forme d'un tableau de correspon- dances dans la ROM 14. Avec un convertisseur N/A à 7 bits, par exemple, la ligne médiane 1/2 Usax correspond, par exemple, à la valeur numérique 10000002. Après le passage par zéro de l'onde BF, la valeur numérique est légèrement inférieure, par exemple 0111111. Cependant, comme in- diqué précédemment, cette transition se traduit par une pointe de tension transitoire indésirable car, dans ce cas, toutes les sources de courant du convertisseur N/A se commutent au même moment. Des impulsions parasites de ce type peut être évitées avec l'arrangement de la figure 10. Dans cet arrangement, le circuit de codage 12 comprend une ROM 24 dont deux sorties sont reliées à un circuit de porte 27 par les lignes 25 et, respectivement 26. La va- leur absolue des données de sortie de la mémoire 24 est transmise au circuit de porte 27 par l'intermédiaire de la ligne 25, et leur signe - 17 - est transmis par l'intermédiaire de la ligne 26. Les sorties du cir- cuit de porte 26 sont reliées à un premier convertisseur N/A 29 par la ligne 28, et à un second convertisseur N/A 32 par une ligne 30. La résolution de chacun de ces convertisseurs N/A 29, 31 est égale à la moitié de celle du convertisseur N/A 18 de la figure 1. Les sorties des deux convertisseurs N/A 29, 31 sont additionnées dans un circuit de totalisation 32, et la somme est transmise au filtre passe-bas 20 dont les sorties fournissent le signal BF. Si le signe est positif, le circuit de porte 27 transmet la valeur absolue au premier convertisseur N/A 29 par l'intermédiaire de la ligne 28, et la valeur absolue la plus élevée 1111112, sous la forme d'une valeur fixe, à l'entrée du second convertisseur N/A 31 par l'intermédiaire de la ligne 30. Si le signe est négatif, le cir- cuit de porte inverse la valeur absolue bit à bit, c'est-à-dire qu'il forme le complément binaire et le transmet au second convertisseur N/A 31, tandis que tous les bits transmis par la ligne 28 au premier convertisseur N/A 29 reçoivent la valeur 0 logique. Pour faire l'économie du bit supplémentaire, dans le présent exemple, pour représenter la 26%me sous-surface, la base du système numérique dans le mode de réalisation de la figure 10 peut également être modifiée pour passer de 26 = 64 à 26-1 = 63, cette modification étant de préférence réalisée à l'aide d'un tableau de correspondances mémorisé dans la ROM 24. - 18 - REVENDICATIONS 1. Arrangement de circuits destiné à convertir des valeurs de signal numérique en un signal analogique, comprenant un convertis- seur numérique-analogique et un filtre passe-bas monté en aval, ca- ractérisé en ce qu'il est prévu, en amont du convertisseur numérique- analogique (18), un circuit de codage (12) dans lequel les valeurs de signal numérique [Y(K)] sont transformées en paquets d'impulsions (22) composés de plusieurs impulsions qui se succèdent sans interrup- tion et qui possèdent une fréquence de répétition égale à un multiple de la fréquence de répétition (f0) des valeurs de signal, en ce que les paquets d'impulsions (22) ont une forme qui est sensiblement sy- métrique par rapport à des lignes médianes équidistantes, en ce qu'une impulsion se trouvant de l'un et/ou l'autre c8té de la ligne médiane du paquet d'impulsions (22) possède une amplitude [N1(K), N2(K)] inférieure ou égale à une valeur maximum (Nmax), tandis que toutes les autres impulsions du paquet d'impulsions (22) possèdent la valeur maximum (Nmax), et en ce que l'intégrale par rapport au temps sur un paquet d'impulsions (22) correspond à la valeur de signal nu- mérique [Y(K)] à l'entrée du circuit de codage (12). 2. Arrangement de circuits conforme à la revendication 1, caractérisé en ce que le circuit de codage (12) comprend une mémoire morte (14) et un compteur (16) qui adresse la mémoire morte (14). 3. Arrangement de circuits conforme à la revendication 1, caractérisé en ce que les impulsions sont formées par le circuit de codage (12) alternativement de chaque cBté de la ligne médiane (ML) du paquet d'impulsions (22). 4. Arrangement de circuits conforme à la revendication 3, ca- ractérisé en ce que les paquets d'impulsions (22) sont composés d'im- pulsions (23) en forme de barres disposées par paires par rapport à une ligne médiane. 5. Arrangement de circuits conforme à la revendication 1, comprenant un filtre d'interpolation (3), dans lequel les valeurs de signal numérique reçues à une première fréquence de répétition (fc) - 19 - 2582883 - 19 - sont transformées en valeurs de signal de fréquence de répétition augmentée (f0), un circuit de quantification (6), dans lequel le nom- bre de bits parallèles constituant les différentes valeurs de signal [S(K) ] est réduit, un filtre d'erreur (10), dans lequel les valeurs d'erreur de quantification [F(K)] sont formées à partir de la diffé- rence entre les valeurs de signal d'entrée et de sortie du circuit de quantification (6) et réintroduites dans l'entrée du circuit de quan- tification (6), un convertisseur numérique-analogique (18), dans le- quel les valeurs de signal fournies par le circuit de quantification (6) sont converties en un signal analogique, et un filtre passe-bas (20) qui supprime les composantes de fréquence d'échantillonnage dans le signal analogique, caractérisé en ce qu'entre la sortie du circuit de quantification (6) et l'entrée du convertisseur numérique-analogi- que (18) est prévu un circuit de codage dans lequel les valeurs de signal de sortie du circuit de quantification (6) sont transformées en paquets d'impulsions (22) de fréquence de r8p&tition augment8e (fo), en ce que lesdits paquets d'impulsions (22) sont symétriques par rapport à des moments se succédant à la fréquence de rép8tition augmentée (fo), et en ce que l'intégrale par rapport au temps des am- plitudes de chacun des paquets d'impulsions (22) correspond aux am- plitudes des valeurs de signal numérique [Y(K)] à fréquence de répé- tition augmentée. 6. Arrangement de circuits conforme à la revendication 2, caractérisé en ce que le compteur est actionné à une fréquence (f!), qui est supérieure d'un facteur de 2P à la fréquence de r8pétition (fo) des valeurs de signal de sortie du circuit de quantification (6), le nombre p étant égal au nombre de sorties du compteur (16), et en ce que le compteur (16) est remis à zéro à la fréquence de répéti- tion (fc) des valeurs de signal d'entrée. 7. Arrangement de circuits conforme à la revendication 1, caractérisé en ce que le circuit de codage (12) comprend deux sorties reliées par un circuit de porte (27) aux entrées d'un premier conver- tisseur numérique-analogique (29) et d'un second convertisseur numé- rique-analogique (31), et en ce-que les sorties desdits convertis- seurs numérique-analogique (29, 32) sont reliées à une unité de - 20 - totalisation (32). 8. Arrangement de circuits conforme à la revendication 7, caractérisé en ce que les signes des valeurs de signal de sortie [W(U)] et les valeurs absolues de signal de sortie du circuit de co- dage (12) sont transmises au circuit de porte (27) par l'intermédiai- re d'une première ligne (25) et, respectivement, d'une seconde ligne (26), en ce que, si le signe est positif, la valeur absolue est transmise au premier convertisseur numérique-analogique (29) et la valeur absolue la plus élevée possible (11111112) au second conver- tisseur numérique-analogique (31), et en ce que, si le signe est né- gatif, la valeur absolue est inversée bit par bit et envoyée au se- conde convertisseur numérique-analogique (31), tandis que le premier convertisseur numérique-analogique (29) ne reçoit que des bits zéro. 9. Procédé permettant de convertir un signal numérique, en particulier un signal audio, en un signal analogique, en utilisant un arrangement de circuits conforme à l'une quelconque des revendica- tions qui précèdent, comprenant les phases suivantes: la fréquence de répétition des valeurs de signal d'entrée est augmentée par inter- polation, la longueur de mot des valeurs de signal interpolées, dont la fréquence de répétition est augmentée, est réduite, un signal d'erreur est dérivé de la différence entre les valeurs de signal interp dont la fréquence de répétition est augmentée, et les valeurs de si- gnal comprenant un nombre réduit de bits et ayant la même fréquence de répétition, la bande du signal d'erreur est limitée par un filtre numérique et le signal d'erreur est additionné aux valeurs de signal dont la fréquence de répétition est augmentée, les valeurs de signal, dont la fréquence de répétition est augmentée, sont converties en un signal analogique, les composantes de fréquence d'horloge sont sup- primées par postfiltrage analogique, caractérisé en ce que les va- leurs de signal ayant un nombre réduit de bits et dont la fréquence de répétition est augmentée sont converties en paquets d'impulsions qui possèdent une fréquence de répétition identique et qui sont symé- triques par rapport à des moments se succédant à la fréquence de ré- pétition augmentée, et en ce que les intégrales par rapport au temps des amplitudes des différents paquets d'impulsions correspondent aux amplitudes des valeurs de signal numérique d'entrée. 10. Procédé conforme à la revendication 9, caractérisé en ce que la fréquence de répétition des valeurs de signal numérique est augmentée d'un facteur de suréchantillonnage de 2 à 8.