Brevet FR2584251A1 — publié le 19870102

La présente invention se rapporte à des convertisseurs élec- troniques et, plus particulièrement, à des circuits servant à commander, dans de tels convertisseurs, la commutation de pôles de puissance électrique. Des convertisseurs continu-alternatif modulés par largeur d'im- pulsion se rapprochent des sorties d'ondes sinusoïdales en commutant des commutateurs de pôles de puissance à une fré- quence supérieure à la fréquence fondamentale de la sinusoi- de. Dans la conception de convertisseurs continu-alternatif modulés par largeur d'impulsion, il est souhaitable de commuter l'étage de puissance d'une façon qui réduise certaines harmo- niques à de faibles valeurs afin de faciliter la charge du fil- trage de la puissance de sortie pour obtenir une onde de ten- sion sinusoïdale. De très petites erreurs dans les temps de commutation peuvent produire des tensions harmoniques de plu- sieurs fois supérieures à celles que l'on désire. Ceci a géné- ralement pour résultat l'emploi d'un filtre de circuit beau- coup plus important qu'il n'est théoriquement nécessaire pour supprimer ces harmoniques. Dans un convertisseur à transistors, par exemple, il est néces- saire d'assurer un état de sous-chevauchement pour empêcher une traversée brusque pendant l'opération de commutation. Ceci signifie que pour commuter un point de sortie d'une polarité à l'autre il faut qu'il y ait un retard après la coupure du transistor passant, pour s'assurer qu'il ne conduit plus, avant qu'un transistor complémentaire ne conduise. Maintes fois, les conditions de charge sont telles que le second tran- distor ne conduit pas du tout dès lors que le courant de char- ge est shunté par une diode de commutation, raccourcissant par ce faire le temps de commutation au temps de coupure du tran- sistor. Ainsi, le temps de commutation est absolument varia- ble en fonction du courant de charge instantané et de la ca- ractéristique de coupure du transistor. Par conséquent, le programme prescrit de commutation n'est pas atteint, d'o il résulte des harmoniques imprévus. Les transistors des convertisseurs de liaison en continu exi- gent un temps délimité de coupure. Selon la conception du circuit à commande de base et le niveau d'intensité qui est commuté, le temps de coupure dans des convertisseurs types peut être aussi long que 20 microsecondes. Ce temps est à peu près proportionnel au courant du transistor quand on utilise des circuits à commande de base avec transformateurs à réac- tion à couplage de courant. Il en résulte que la configura- tion actuelle de la tension de sortie d'un convertisseur de liaison en continu peut varier, par rapport à la configura- tion programmée, de près de 20 microsecondes selon la charge et le facteur de puissance. Cette variation dans le temps provoque la distorsion de la tension de sortie. Par exemple, il a été constaté qu'un convertisseur d'une distorsion harmo- nique totale théorique de moins de 2 Z présentait une distor- sion harmonique totale réelle supérieure à 8 Z due à cet effet. Un autre effet du temps de coupure du transistor apparaît à des niveaux de puissance élevés. L'augmentation du niveau de puissance pour la même tension de sortie exige des valeurs no- minales plus élevées d'intensité des commutateurs à transis- tors et des filtres de sortie. Cependant, la variation du temps de coupure avec l'intensité reste approximativement la mrne (5 microsecondes environ pour 100 ampères). Cette varia- tion signifie qu'un transistor fournissant une intensité éle- vée à la sortie du convertisseur met davantage de temps pour commuter et que la tension de sortie reste plus longtemps élevée. C'est-à-dire qu'une plus forte intensité de sortie produit une plus forte tension de sortie. C'est là un effet de résistance négative. Pour un fonctionnement stable du con- vertisseur, la résistance négative doit être équilibrée par une résistance positive réelle dans le filtre de sortie et le câblage. A de plus hauts niveaux de puissance, cette résis- tance positive est conçue pour être aussi petite que possible afin de réduire au minimum les pertes de puissance et conser- ver une efficacité élevée. On peut par conséquent atteindre un niveau de puissance pour lequel la résistance nette est négative et la sortie du convertisseur devient instable. Cette instabilité apparatt comme un fort courant circulant dans le filtre de sortie à sa fréquence de résonance quand le conver- tisseur fonctionne à charge nulle. Les circuits de correction du temps de commutation ont été réalisés pour corriger individuellement chaque flanc de cenmmu- tation en utilisant des techniques de boucle à blocage de phase. De tels circuits sont exposés aux brevets USA 4443 842, 4 502 105 et 4 504 899. Quoique les procédés exposés dans ces brevets fonctionnent très bien dans des conditions de régime stables, ils ne peuvent réagir à des courants à changement rapide produits par des effets de résistance négative. L'objet principal de la présente invention est de procurer un circuit de correction de temps de commutation qui explique que le temps de coupure du transistor dépend du courant de sortie et de l'effet de résistance négative qui en résulte dans un convertisseur. Avec cet objet en vue, l'invention réside dans un circuit de correction du temps de commutation comprenant un circuit de commutation pour la commutation alternative d'un ple de puis- sance électrique entre le premier et le second niveaux de ten- sion, ce circuit de commutation répondant à un signal de réfé- rence ayant une pluralité de points de transition de tension et un moyen pour retarder l'application desdits points de transition de signal de référence audit circuit de commuta- tion, d'un retard prédéterminé, caractérisé par un moyen pour réduire ledit retard pour les points de transition dans ledit signal de référence qui correspondent à des transitions de puissance négative dans lesdits circuits de comutation, la valeur de la réduction du retard étant proportionnelle au cou- rant de sortie dudit circuit de commutation. La réalisation préférée de l'invention sera décrite, grace à un exemple, en se reportant aux dessins annexes s dans lesquels: la figure 1 est un schéma synoptique d'un convertisseur de liaison en continu, construit conformément à la présente in- vention; la figure 2 est un schéma synoptique d'une réalisation à pale unique de la présente invention; la figure 3 est une série de formes d'ondes illustrant le fonc- tionnement du circuit de la figure 2; la figure 4 est un schéma électrique des circuits de retard d'une des réalisations de la présente invention; et la figure 5 est un diagramme de fermes d'ondes qui illustre le fonctionnement du circuit de la figure 1. En se reportant aux dessins, on voit que la figure 1 estun sehéma sy- noptique de convertisseur électronique construit conformément à la présente invention. Dans cette exécution, une source d'ali- mentation continue 10 produit un premier et un second niveaux de tension sur une paire de conducteurs de liaison continue 12 et 14. Ces niveaux de tension sont alternativement conmu- tés sur une pluralité de pales de puissance de sortie 16, 18 et 20 par un circuit de commutation 22 pour produire une sor- tie triphasée sur les conducteurs de phase A, B et C. Cette sortie triphasée est filtrée par le filtre de sortie 24 et connectée à un transformateur 26 de fomation du neutre pour produire la sortie finale aux bornes 28, 30 et 32. Pour pro- duire une sortie sinuso!dale, le circuit de commutation 22 est mis en fonctionnement en réponse à un signal de référence engendré par le générateur 34 de configuration de comuta- tion. Un circuit à retard 36 sert à retarder l'application de chaque point de transition, dans le signal de référence, au circuit de commutation 22, d'un retard prédéterminé. La logi- que de retard 38 contrôle le courant sur les conducteurs de phases A, B et C au moyen de détecteurs de courant 40 et 42, et commande le fonctionnement du circuit à retard 36 pour ré- duire le retard prédéterminé d'une valeur proportionnelle au courant de sortie avant une transition de puissance négative à chaque pâle de puissance. Afin de simplifier l'exposé, le fonctionnement de la présente invention sera exposé en référence au circuit de pale de puis- sance unique de la figure 2. Ce circuit comprend un cir- cuit de commutation à transistor qui inclut la connexion en série d'une paire de transistors 44 et 46 ayant chacun un tra- jet de courant pouvant être commandé, allant du collecteur à l'émetteur respectifs. Ces inverseurs à transistor sont connec- tés entre une paire de conducteurs 48 et 59 de courant conti- nu et chacun d'eux est connecté en parallèle avec une diode commutatrice 52 ou 54. Le circuit logique de pole 56 inclut des circuits de commande de commutation de transistor qui sont conçus conformément à la nouvelle technologie. Un signal P de configuration de pôle de référence est amené à la borne 58 et, après avoir traversé le circuit à retard 36', arrive au circuit 56 de logique de p9le. Le circuit 60 de détection de courant contrôle le courant qui est délivré à la borne de sortie 62 au moyen du transformateur de courant 64 et produit un signal de courant qui est délivré au circuit logique à re- tard 38'. Ce circuit logique à retard contrôle le signal de configuration de référence et le compare au signal de courant de sortie pour déterminer quel est le transistor ou la diode qui transporte du courant dans le commutateur de pôle. S'il est déterminé qu'un transistor transporte du courant, le re- tard inséré dans le signal de référence de configuration de pAle est réduit d'une valeur proportionnelle à l'intensité. Si c'est une diode qui transporte du courant, il ne se produit aucune réduction du retard. L'effet net consiste à réduire la variation des temps de comutation du circuit de sortie, qui est due au courant de sortie. La figure 3 est une série de formes d'ondes qui décrivent le fonctionnement du circuit de la figure 2. La forme d'onde P de configuration du pôle de référence est appliquée aux transistors de puissance 44 et 46 par l'intermédiaire de la logique de pale 56 et du circuit à retard 36'. Si les points de transition du signal P de configuration du ple de référence sont appliqués sans retard au circuit de commutation à tran- sistor, la forme d'onde de tension de sortie qui en résulte est celle repérée par un V. Le courant de sortie du pale à transistor est repéré par I. Au moment tl, le courant s'écoule hors du pôle par la diode 54 de la figure 2. Quand P monte, il n'y a guère ou pas du tout de retard à la suite de la ré- ponse du transistor de puissance 44 à la mise en circuit ra- pide. En conséquence, la forme d'onde de tension de sortie V égalise la configuration P de commutation de pale désirée. Au moment t3, par contre, le transistor 44 conduit le courant de sortie et lorsque P descend, il lui faut un temps défini toff pour être coupé. Ceci entraene un retard dans un point toff P de transition de la forme d'oede de tension de sortie V. Le même retard se produit au moment t5. Au moment t7, il n'y a de nouveau pas de retard, parce que le courant va de la dio- de 52 au transistor 46. Les changements de configuration aux moments t1 et t5 sont appelés transitions positives de puissan- ce parce que le courant de puissance change et, au lieu 4'en- trer dans le pale, il en sort. Lors de ces transitions, il y a un petit retard. Aux moments t3 et t5, il y a un retard dans la forme d'onde de sortie, causé par le temps de coupure des transistors. Ce retard du temps de coupure est proportionnel au courant qui circule dans le transistor à ce moment-là. Pour résumer, les flancs de la forme d'onde P aux moments t et t7 sont des transitions positives de puissance parce que courant et tension ont mnme polarité après commutation. Sem- blablement, les flancs de la forme d'onde P aux moments t3 et t5 sont des transitions négatives de puissance parce que cou- rant et tension ont des polarités opposées après commutation. On peut voir que la forme d'onde V est retardée par rapport à la configuration désirée P aux deux transitions négatives t3 et t5 Les retards dans la forme d'onde de tension à la sortie du pole de puissance causent une distorsion considérable à la sortie du convertisseur. Ceci est particulièrement vrai dans un convertisseur avec plusieurs impulsions par période, qui ont peu but d!éliminer plusieurs de& harmoniques de plus basse fréquence à la sortie. La forme d'onde marquée P' dans la figure 3 est engendrée à partir de la forme d'onde P en ajoutant un petit retard pré- déterminé D à toutes les transitions de puissance tl, t3, t5 et t7. Uniquement aux transitions négatives de puissance (t3 et t5), le retard est réduit d'une durée qui est proportion- nelle au signal I du courant de sortie. Dans cet exemple, il est réduit à zéro et Toff représente le temps de coupure des transistors. Quand la configuration P' de commutation de pôle, modifiée, est appliquée aux transistors de puissance de la figure 2, il en résulte la forme d'onde de sortie V'. A noter que V' équilibre la configuration P de commutation désirée, mais est retardée d'une valeur uniforme. Le retard n'a pas d'effet sur la sortie du convertisseur tant que toutes les phases ont le même retard. Puisque la réduction du retard est proportionnelle au courant du pAle, le retard maximum doit être égal ou supérieur au temps maximum de coupure des tran- sistors. L'effet indésirable de résistance négative, décrit plus haut, a ainsi été éliminé au moyen d'un retard variable exposé. La figure 4 est un schéma de principe du circuit de retard qui peut être utilisé pour la mise en pratique de l'invention. Ce circuit est conçu pour être employé avec le circuit exposé au brevet USA NI 4 443 842 mentionné p récé dem- ment, qui est incorporé aux présentes à titre de référence. Le retard prédétermine de base est établi par le réseau for- m4 par Il et CI. Quand la sortie de la porte Z9 "OU exclusif" passe à niveau haut, le condensateur CI se charge pour déclen- cher le comparateur Z8. La bascule Zll est alors synchronisée pour modifier sa sortie en la mettant au même état que la li- gne d'entrée. La porte Z9 "OU exclusif" compare l'état de l'entrée et celui de la sortie de la bascule Zll et fait dé- marrer le retard chaque fois qu'ils sont différents. Un retard est ainsi réalisé tant pour le flanc ascendant que pour le flanc descendant du signal d'entrée. Le signal de sortie du circuit suit le signal d'entrée avec un retard proportionnel à la tension sur l'entrée inverseuse du comparateur Z8. Lors- que cette tension croît, le condensateur Cl prend plus de temps pour atteindre le même niveau, causant ainsi un plus long retard. Le circuit de la figure 4 fournit des signaux corrigés de con- figuration pour un convertisseur triphasé possédant trois p&- les de puissance. La figure 5 illustre les signaux de confi- guration de comutation pour les trois pkles de puissance, marqués Pa' Pb et Pc. A noter qu'un signal est actif dans tout intervalle spécifique de 60 degrés. Pour simplifier, on a représenté une configuration avec seulement cinq impulsions par période. Il faut toutefois comprendre que ce concept s'ap- plique à n'importe quel nombre d'impulsions. Le circuit du brevet USA NO 4 443 842 a été conçu pour fonctionner avec un signal formé des trois signaux polaires. Ce signal, CN, résul- te de l'accomplissement d'une opération "OU exclusif"- sur chacun des trois signaux polaires. La figure 5 montre aussi le signal CN. Les corrections de temps réalisées par le circuit du brevet USA N 4 443 842 sont appliquées au signal CN avant son intro- duction dans le circuit de la présente invention. Le circuit de base, générateur de la configuration de commutateur de la technique antérieure, non représenté ici, peut créer des si- gnaux Ja' Jb et Jc qui conduisent le signal CN corrigé vers le pôle convenable. Les signaux Ja' Jb et Jc sont des signaux logiques qui indiquent quel est le pâle qui va commuter. Un seul signal J est à niveau haut à un moment donné quelconque. La présente invention utilise les signaux J pour connecter le signal de courant convenable en provenance du transistor qui coupe. Cette connexion est montrée sur la figure 4, o les signaux Pa' Pb et Pc représentent, pour chaque pôle, les configura- tions polaires de commutation de référence. Les portes Zl, Z2, Z3 et Z4 forment un sélecteur de données qui commande six commutateurs analogiques Z5 et Z6. Ces commutateurs connec- tent le signal de détection de courant convenable délivré aux bornes 66, 68, 70, 72, 74 et 76 vers l'amplificateur Z7. Les signaux de détection de courant proviennent de transforma- teurs de courant tels que représentés aux figures 1 et 2, le signal de courant de phase C, par exemple, étant délivré aux bornes 66 et 68; le signal de courant de phase B étant dé- livré aux bornes 70 et 72; et le signal de courant de phase A étant délivré aux bornes 74 et 76. Chaque commutateur est mis en circuit au moment adéquat pour détecter le courant du transistor qui va être coupé. L'amplificateur Z7 amplifie et décale le signal de courant de façon à former une référence de 0-5 volts pour le circuit de retard. Quand l'intensité du transistor est élevée, la sortie de Z7 est à niveau bas, obli- geant le retard à être très court. Quand l'intensité est faible, le retard est plus long. Le gain du circuit peut être ajusté en modifiant la valeur de la résistance RI et celle du conden- sateur C1 ou en modifiant les valeurs de résistance autour de Z7. Pour donner une description plus complète du circuit de la fi- gure 4, le Tableau I inclut une description des composants utilisés pour constituer le circuit de la figure 4. TABLEAU I Renvois du circuit R1 R2-7 R8-13 C1 C2 C3 Zl, 4 Z2, 3, 10 Z5, 6 Z7 Z8 Z9 Zil Valeurs 47 kQ kQ 1 m 470 pF 0,1.1F pF MC14049UB MC14011B MC14066B CA3160 CA3140 MC14070B MC14013 Z 09 I.T.O0 Ra NOI3Da... Z 9S ME5I ROa iQfbIfOI t 3KYIf9O 3cI T0I IqblO OSt I 0 9Ztp II OD -'q., zm[ w I 0v Nwss m=u3a si t.Oú aKIaV 3a mbiOOt Z *,19C U' Gg sU 'IIf2UID I 9ú aVZ sa ZIfiDID T; ROIVIf/.R03 OT q NOIZIflDI&OD nq '^L. 1t 9Z 3lZlbIaN fig &OI.T.NltO.T. a Â1Vmo IaIO:SRIU t VZ SIL1IOS. aa W^IAI 9T Raqnzu R09 iz OI.l.o MrIV( s3wonos I ot01 ZNIIROD MOIILVNg RIva gmos 0II No IOANPR aRa q[sai SRISS.'4( sa'I SR W S3LO'IN S3IlbIIElN SIOAR3H S3(I ROIIAIJIR3(I REVENDICATIONS 1. Circuit de correction de temps de commutation comprenant - un circuit de commutation (22; 44, 46) pour commuter alter- nativement un ple de puissance électrique (16, 18, 20) entre un premier et un deuxième niveaux de tension" ledit circuit de commutation répondant à un signal de référence ayant une pluralité de points de transition de tension (t-t8); et - un moyen (36; 3&') pour retarder, d'une durée prédétermi- née, b'application desdits points de transition du signal de référence audit circuit de commutation; caractérisé par - un moyen (38; 3') pour réduire ledit retard pourles points de transition qui, dans ledit signal de référence, correspondent à des transitions négatives de puissance dans ledit circuit de commutation, la valeur de la réduction du retard étant propor- tionnelle au courant de sortie dudit circuit de commutation. 2. Circuit de correction de temps de commutation selon la reven- dication 1 dans lequel ledit circuit de commutation est en outre caractérisé par: - une paire de transistors (44, 46) ayant chacun un trajet de courant pouvant être commandé, ces trajets de courant pouvant être commandés étant électriquement connectés en série entre deux conducteurs (12, 14) délivrant lesdits premier et deuxiè- me niveaux de tension et ledit pkle électrique étant un point de jonction entre les trajets de courant pouvant être comman- dés; et -une paire de diodes (52, 54), chacune de ces diodes étant électriquement connectée en parallèle avec l'un desdits tra- jets de courant pouvant être commandés. 3. Circuit de correction de temps de commutation selon la reven- dication 2, caractérisé en outre par le fait que ledit retard prédéterminé est supérieur ou égal au temps maximum de coupu- re desdits transistors.