Brevet FR2575850A1 — publié le 19860711

La présente invention concerne l'informatique et plus particulièrement les processeurs graphiques. L'invention peut être utile pour la visualisation des informations statique et dynamique qui peuvent se présenter sous les formes alphanumérique, graphique et de symboles arbitraires. Aujourd'hui, on est en présence d'une général.isa- tion de l'informatique pour des applications aussi peu traditionnelles que la médecine, l'enseignement et les jeux vidéo. Or, l'implantàtion des ordinateurs oblige à restituer en mode interact.if un flot informationnel important. Les impératifs de visualisation, tant en statique qu'en dynamique, deviennent de plus en plus rigoureux. C'est ainsi que les dispositifs d'enseignement à l'aide d'ordinateur conçus autour des microprocesseurs et des micro-ôrdinateurs font appel pour la visualisation statique et dynamique à des processeurs graphiques. Il existe un processeur graphique (cf., brevet américain nO 4 119 955, cl.int. Ç06F 3j14, 10.10.78) comportant un comparateur de valeurs de référence et en cours de la. coordonnée X et un comparateur de valeurs de référence et en cours de la coordonnée Y dont les entrées de commande sont celles du processeur et auxquelles sont reliés en série une mémoire à accès aléatoire, un commutateur multivoie dont l'une des entrées constitue l'entrée d'information du processeur, et un additionneur vidéo dont l'une des entrées fait fonction d'une entrée de commande du processeur, sa sortie étant celle du processeur.Ledit processeur contient de plus une mémoire associative reliée au comparateur de valeurs de référence et en cours de la coordonée X, au comparateur de valeur de référence et en cours de la coordonnée Y, à la mémoire à accès aléatoire, au commutateur multivoie et à l'additionneur vidéo. Pourtant, dans ledit processeur, la capacité de mémoire doit croître avec le nombre de symboles à visualiser, la visualisation de chaque symbole nécessitant que ses coordonnées X et Y soient mises en mémoire associative et son adresse, en mémoire à accès aléatoire, ce qui vient alourdir la technologie desdites mémoires et, partant, celle du processeur. Un inconvénient encore à noter dudit processeur, c'est qu'il interdit la modification de la taille des symboles d'image suivant la verticale, ce qui limite les possibilités fonctionnelles du processeur. Encore un désavantage dudit processeur consiste dans l'impossibilité de prédéterminer la couleur de fond de l'écran de télévision ce qui constitue une limitation fonctionnelle supplémentaire. La présente invention vise à créer un processeur graphique complété par des blocs dotés de liaisons permettant, en plus de la visualisation d'une quantité accrue d'information statique et dynamique quelconque en tout point de l'écran, une réduction de la plaque en mémoire nécessaire à la génération d'une image. Le but posé est atteint -par le fait qu'un processeur graphique comportant un comparateur de valeurs de référence et en cours de la coordonnée X et un comparateur de valeurs de référence et en cours de la coordonnée Y dont les entrées de commande représentent celles du processeur et auxquelles sont reliés, mis en série, entre eux, une mémoire à accès aléatoire, un commutateur multivoie dont l'une des entrées constitue l'entrée d'information du processeur, et un additionneur vidéo dont l'une des entrées représente l'entrée de commande du processeur, sa sortie étant celle du processeur,est caractérisé selon l'invention, en ce -qu'il comprend, à titre supplémentaire: un séquenceur de sortie des lignes de symboles d'image qui a l'une de ses entrées raccordée à la sortie du c-ommutateur multivoie, ses autres trois entrées constituant les entrées de commande respectives du processeur; un chercheur de coordonnée Y qui a l'une de ses entrées raccordée au comparateur de valeurs de référence et en cours de la coordonnée Y, son autre entrée formant une des entrées de commande du processeur; un multiplexeur d'adresse dont l'une des entrées constitue l'entrée d'adresse du processeur, ses deux entrées suivantes étant raccordées au séquenceur de sortie des lignes de symboles d'image, deux autres entrées, raccordées au chercheur de coordonnée Y, encore une entrée, reliée au séquenceur de sortie des lignes de symboles d'image et au chercheur de coordonnée Y et sa sortie étant réunie âla mémoire à accès aléatoire; un analyseur de symboles d'image dont l'une des entrées représente l'entrée de commande du processeur, deux autres entrées et une sortie sont raccordées au commutateur multivoie, une autre sortie est reliée à encore une entrée du séquenceur de sortie des lignes de symboles d'image, sa sortie suivante est raccordée à l'additionneur vidéo, au commutateur multivoie et à encore une entrée du multiplexeur d'adresse à laquelle est raccordée encore une sortie de l'analyseur de symboles d'image, le commutateur multivoie étant raccordé à encore une entrée respectivement du comparateur de valeurs de référence et en cours de la coordonnée X, du comparateur de valeurs de référence et en cours de la coordonnée Y et de l'additionneur vidéo, et la sortie du comparateur de va leurs de référence et en cours de la coordonnée X étant raccordée à encore une entrée de l'additionneur vidéo. I1 est utile que dans le processeur graphique selon l'invention le séquenceur de sortie des lignes de symboles d'image comporte, en série entre eux, un registre de recherche des symboles, un circuit OU d'addition bit à bit, un circuit ET de multiplication bit à bit et un registre en parallèle principal dont une autre entrée soit réunie à encore une entrée du registre de recherche des symboles et représente l'une des entrées du séquenceur de sortie des lignes de symboles image, sa sortie étant raccordée à encore une entrée du circuit OU d'addition bit à bit, que ledit processeur contienne également: un multiplexeur dont l'une des entrées soit raccordée à la sortie du registre en parallèle principal; un compteur qui ait son entrée et sa sortie raccordées au multiplexeur; un registre en parallèle supplémentaire, dont l'entrée soit raccordée au compteur, et un décodeur qui ait son entrée réunie à la sortie du registre en parallèle supplémentaire et sa sortie, réunie à encore une entrée du circuit ET de multiplication bit à bit. La présente invention permet d'utiliser moins de mémoire pour construire des images et d'en visualiser davantage, tant en statique qu'en dynamique, en tout point de l'écran ce qui conduit à une technologie moins sophistiquée du processeur. Un avantage encore à noter qu'apporte la présente invention est la possibilité, de faire varier la taille des symboles d'image, suivant 1" horizontale comme suivant la verticale, ce qui confère au processeur des possibilités fonctionnelles plus étendues. Il est à remarquer aussi que la présente invention permet de choisir la couleur de fond de l'écran de télévision ce qui permet aussi, d'améliorer les possibilités fonctionnelles du processeur. D'autres avantages de la présente invention vont apparaître au cours de la description ci-dessous d'un exemple spécifique de sa réalisation réalisé en regard des dessins annexés, donné à titre d'illustration et qui ne saurait limiter-la portée de l'invention. Dans les dessins: - la figure 1 représente le schéma synoptique d'un processeur graphique selon l'invention; - la figure 2, le schéma synoptique d'un séquenceur de sortie des lignes de symboles d'image selon llinven- tion; - la figure 3, le schéma synoptique d'un additionneur vidéo; - la figure 4, le schéma synoptique d'un analyseur de symboles d'image; - la figure 5, un écran de télévision avec un symbole d'image visualisé. Le processeur graphique comporte un comparateur 1 de valeurs de référence et en cours de la coordonnée X (figure 1) et un comparateur 2 de valeurs de référence et en cours de la coordonnée Y dont les sorties sont raccordées par leurs entrées 3 et 4 respectivement a un additionneur vidéo 5 et à un chercheur de coordonnée Y (6) (dans ce qui suit, le compteur 6). A la sortie du compteur 6 il est raccordé, par ses entrées 8, 9 et 10 un multiplexeur d'adresse 7, qui a ses autres entrées 11 et 12, tout comme l'entrée 10, raccordées à un séquenceur de sortie des lignes de symboles d'image 13. L'entrée 14 du multiplexeur 7 représente l'entrée d'adresse 14 du processeur. La sortie du multiplexeur 7 est raccordée à l'entrée 16 d'une mémoire à accès aléatoire 15.La mémoire 15 est reliée à un commutateur multivoie 17 dont l'entrée 18 constitue l'entrée d'information du processeur. La sortie du commutateur 17 est raccordée aux enttrées 20 et 21 d'un analyseur de symboles d'image 19 et aux entrées 22, 23, 23 et 25 respectivement des comparateurs 1 et 2, du séquenceur 13 et de l'additionneur vidéo 5. Les entrées 26 et 27 du commutateur 17 sont raccordées respectivement aux sorties 28 et 29 de l'analyseur 19. La sortie 28 de l'analyseur 19 est raccordée aux entrées 30 et 31 respectivement du multiplexeur 7 et de l'additionneur vidéo 5. Les entrées 30 et 32 respectivement du multiplexeur 7 et du séquenceux 13 sont raccordées à encore deux sorties respectives 33 et 34 de l'analyseur 19. Les entrées 35, 36 et 37 respectivement des comparateurs 1, 2 et du séquenceur 13 ont un point commun formant l'entrée, de commande 38 du processeur.Un point commun aux entrées 39, 40 et 41 respectivement du comparateur 1, de l'additionneur vidéo 5 et du séquenceur 13 constitue l'entrée de commande 42 du processeur. Les entrées 43, 44 et 45respectivement du comparateur 2, du compteur 6 et du séquenceur 13 ont un point commun qui constitue l'entrée de commande 46 du processeur. L'entrée 47 de l'analyseur 19 représente encore une entrée de commande 47 du processeur. La sortie 48 de l'additionneur vidéo 5 représente la sortie 48 du processeur. La mémoire 15 contient des zones conventionnellement séparées entre elles suivantes: une zone de coordonnées Y 49, une zone de coordonnées X 50, une zone d'implantation des symboles 51, une zone de cadre d'image 52, une zone d'adresses de symboles d'image à créer 53 et une zone de symbolés d'image 54. Chacune des zones 49, 50, 51, 52, 53 et 54 est composée d'un certain nombre de cellules (non figurées). Le séquenceur de sortie des lignes de symboles d'image 13 comprend un registre de recherche des symboles 55 (figure 2) qui a sa sortie raccordée à une entrée 57 d'un circuit OU d'addition bit à bit 56. La sortie du circuit OU 56 est raccordée à une entrée 59 d'un circuit ET de multiplication bit à bit 58 dont l'entrée 60 est raccordée à un décodeur 61. Le décodeur 61 possède encore une entrée 62 formant l'entrée 32 du séquenceur 13. La sortie du circuit ET 58 est raccordée à un registre en parallèle principal 63 dont la sortie est reliée à encore une entrée 64 du circuit OU 56 et à une entrée 66 du multiplexeur 65. Une autre entrée 67 et la sortie 68 du multiplexeur 65 sont raccordées, respectivement, à la sortie 70 et à l'entrée 71 du compteur 69. La sortie 70 du compteur 69 est réunie à une entrée 73 d'un registre en parallèle supplémentaire 72.La sortie du registre 72 est raccordée à une entrée 74 du décodeur 61. Les entrées 75 et 76 respectivement des registres 55 et 63 ont, elles aussi, un point commun qui représente l'entrée 45 (figure 1) du séquenceur 13. Les entrées 77 et 78 (figure 2) du compteur 69 constituent respectivement les entrées 37 et 41 (figure 1) du séquenceur 13. L'additionneur vidéo 5 comporte un registre à décalage 79 (figure 3), un registre de couleur de fond de l'écran 80 et un registre de couleur des symboles'd'image 81 qui ont leurs sorties raccordées respectivement aux entrées 83, 84 et 85 d'un multiplexeur 82. L'entrée 86 du registre 79 est raccordée à un registre 87 de code de la ligne de symboles d'image à visualiser. Les entrées 88 et 89 respectivement des registres 87 et 80 ont un point commun qui constitue l'entrée 25 (figure 1) de l'additionneur vidéo 5. L'analyseur de symboles d'image 19 contient un registre d'information de référence sur le symbole 90 (figure 4) et un registre d'information en cours sur le symbole 91 qui ont chacun sa sortie raccordée respectivement aux entrées 93 et 94 d'un multiplexeur informationnel d'adresse 92. La sortie du registre 91, qui est la sortie 33 de l'analyseur 19, est raccordée à l'entrée 96 d'un incrémenteur 95 dont la sortie 97 est réunie à une entrée 98 du multiplexeur 92. La figure 5 représente un exemple de visualisation sur un écran de télévision 100 d'un symbole 99 dont les coordonnées de référence sont XO = 2, YO = 3. Le format de l'écran 100 en éléments d'analyse : 256 x 256 et la taille du symbole 99 en éléments d'analyse : 16 x 16. Parmi les 16 couleurs possibles, on a choisi le blanc pour le symbole 99 et le noir pour l'écran 100. Le processeur graphique (figure 1, 5) fonctionne de la façon suivante. Le processeur central (non figuré) introduit par les entrées d'adresse 14 et d'information 18 du processeur, par le multiplexeur d'adresse 7 et. le commutateur multivoie 17 respectivement, dans la mémoire à accès aléatoire 15, l'information suivante: - dans la première cellule de la zone de coordonnées Y 49, le code binaire 0000 001i2 (YO = 3) définissant la position verticale du symbole 99; - dans la première cellule de la zone de coordonnées X 50, le code binaire 0000 00102 (XO = 2) définissant la position horizontale du symbole 99; (les fichiers 49 et 50 représentent des ensembles ordonnés en ordre croissant des valeurs binaires des coordonnées Y et X des noeuds de syr,lboles respectivement; nous appellerons le noeud de symbole l'angle supérieur gauche de la matrice d'éléments d'analyse du symbole 99); - dans la première cellule de la zone d'implantation des symboles 51, le code 000116; - dans la cellule d'adresse respective de la zone de cadre d'image 52, le code 0000 0000 01002. (Les zones 51 et 52 comportent l'information sur l'implantation des symboles d'image dans un cadre donné. En conformité des caractéristiques du symbole 99 (résolution 16 x 16) et de l'écran 100 (résolution 256 x 256) la zone 51 comporte 16 et la zone 52 - 256 cellules. A chaque croisement des coordonnées de référence Y. et X. des noeuds de sym i J boles sur l'écran 100 (à chaque paire Y. et X.) corres i J pond un bit dans la zone 51 et une cellule dans la zone 52.Si un point de croisement des coordonnées Y et X doit servir d'origine à un symbole (le noeud de symbole coincide avec la paire X. et X.), le but respectif de i J zone 51 doit recevoir un "I" (signe de présence du symbole) témoignant de la présence d'un symbole dans le point de croisement donné des coordonnées. Or, la cellule respective de la zone 52 doit recevoir I' informa- tion caractéristique du symbole: code dunuméro de symbole (adresse de l'origine du symbole dans la zone de symboles d'image 54), code de sa couleur et de son échelle.Le manque de symbole dans un croisement des coordonnées Y et X est identifié par la mise à zéro du bit respectif de la zone 51 et par des zéros écrits dans la cellule respective de la zone 52 De cette façon, les cellules de la zone 51 gardent l'information sur la présence de symboles en coordonnées Y données; - dans toutes les cellules de la zone d'adresses des symboles d'image à générer 53, des zéros. (La zone 53 reçoit la couleur, l'échelle du symbole et son adresse complète permettant l'accès à la zone 54. L'adresse complète représente le numéro du symbole associé à celui de sa ligne en cours.Les données écrites par le processeur dans les cellules respectives de la zone 53 au cours de la génération des symboles sont nécessaires à la gestion de leur sortie ligne par ligne sur l'écran); - dans un ensemble déterminé de cellules de la zone de symboles d'image 54, les codes correspondant à la structure du symbole 99 dans la matrice 16 x 16. Au début de l'aller du balayage de télévision vertical, le multiplexeur d'adresse 7 reçoit sur son entrée 8 une adresse (code 00002) représentant l'état du compteur 6. Il en résulte un appel à la zone 49 de la mémoire 15. L'état du compteur 6 vers le début de l'aller du balayage vertical est nul, étant donné que sa RAZ est faite par le retour du balayage. L'information lue en cellule zéro de la zone 49 (code 0000 00112) qui définit la ligne de balayage par laquelle doit commencer la visualisation du symbole 99 sur l'écran 100, vient par le commutateur multivoie 17 sur l'entrée 23 du comparateur de valeurs de référence et en cours de la coordonnée Y. Par la suite, le comportement du processeur tient à la présence ou au manque de symboles sur une ligne de balayage donnée. Le manque de symboles (par exempel, dans notre cas, quand la visualisation du symbole 99 sur l'écran 100 doit débuter par la troisième ligne de balayage code 0000 00112) et que sur les lignes de balayage NO O, 1 et 2 il n'y a pas de symboles 7) se définit par le séquenceur de sortie des lignes de symboles d'image 13 pendant le retour horizontal du balayage. Le séquenceur 13 bloque le processeur jusqu'à la ligne de balayage par laquelle doit commencer la visualisation du symbole 99. Sur la troisième (code DODO 00112) ligne de balayage, au déclenchement du retour horizontal du balayage le comparateur 2 de valeurs de référence et en cours de la coordonnée Y intervient pour autoriser un appel de la zone 51 à l'adresse (code) déifnie, elle aussi, par l'état du compteur 6. L'information (code 000116) lue ne cellule zéro de la zone 51 est mémorisée par le séquenceur 13. Cela étant, le sequenceur 13 détermine, à partir du code reçu, la présence du symbole 99 sur la ligne de balayage donnée et génère en binaire le numéro du "I" le moins significatif dans le code reçu. Dans notre cas, le numéro du "I" le moins significatif se code 00002, le signe de présence du symbole 99 étant contenu dans le bit zéro de l'information sur l'implantation des symboles en coordonnées Y = 3. La suite des opérations réalisée par le processeur pour créer chaque ligne de chaque symbole d'image à générer peut être divisée en cinq séquences. La réalisation par le processeur de cette suite quinaire des opérations s'effectue pendant le retour horizontal du balayage ou sur un signa émis par le comparateur 1 de valeurs de référence et en cours de la coordonnée X, mais pas sur inhibition en provenance du séquenceur 13. Pendant la première séquence, à l'adresse définie par le code provenant du séquenceur 13 (00002), il y a appel de la zone 50 de la mémoire 15 par l'entrée 11 du multiplexeur 7. La mémoire 15 envoie à travers le commutateur 17 sur l'entrée 22 du comparateur 1 le code 0000 00102 qui représente la coordonnée XO = 2 constituant l'origine du symbole 99 à visualiser sur l'écran 100. Pendant la deuxième séquence, il y a appel, par l'entrée 10 du multiplexeur 7, de la zone 52 à l'adresse définie par l'état du compteur 6 et le code venant du séquenceur 13. L'information lue (code, couleur et échelle) sur le symbole 99 arrive sur l'entrée 20 de l'analyseur de symboles d'image 19. Pendant la troisième séquence, il y a appel, par l'entrée 12 du multiple-xeur 7, de la zone 53 à l'adresse matérialisée par le code issu du séquenceur 13. L'analyseur 19 reçoit sur son entrée 21 des zéros vu le fait que les cellules de la zone 53 contiennent toutes des zéros. Dans la quatrième séquence, à l'adresse issue de l'analyseur 19, il y a appel de la zone 54 de la mémoire 15. Cette adresse (code 000 0100 00002) d'appel est en deux parties; -- les quatre bits poids faible (00002), qui se définissent par le code de numéro de la ligne à visualiser du symbole 99, sont émis par la sortie 33 de l'analyseur 19; - le reste des bits (000 01002), qui se déterminent par le code de numéro du symbole 99 à visualiser, viennent de la sortie 28 de l'analyseur 19. Ainsi formée, l'adresse complète de la ligne du symbole 99 est envoyée par les sorties-28 et 33 de l'analyseur 19 sur l'entrée 30 du multiplexeur 7 et de là, sur l'entrée 16 de la mémoire 15. En fin de la quatrième séquence, l'additionneur vidéo 5 reçoit sur son entrée 25 la ligne initiale (zéro) du symbole 99. Dans la cinquième séquence, les codes binaires de couleur, d'échelle et de numéro du symbole 99 arrivent de la sortie 28 de l'analyseur 19 par l'entrée 26 du commutateur 17 sur les bits respectifs de la cellule de la zone 53 dont l'adresse, est définie parle code en provenance du séquenceur 13. En même temps, les quatre bits poids faible de la même cellule reçoivent le code 00012 correspondant au numéro incrémenté de la ligne du symbole 99 et fourni par la sortie 29 de l'analyseur 19 à travers l'entrée 27 du commutateur 17. Dans cette même cinquième séquence l'information sur la couleur et l'échelle du symbole 99 se transmet de la sortie 28 de l'analyseur 19 à l'entrée 31 de l'additionneur vidéo 5. Simultanément à l'exécution par le processeur de la suite quinaire des opérations, le séquenceur 13 continue à fonctionner. En constatant que le code 000116 ne comporte plus aucun signe de présence de symboles et que, partant, aucun symbole ne sera plus visualisé sur la ligne de balayage donné, le séquenceur 13 interdit au processeur de poursuivre l'exécution des autres suites quinaires des opérations. Pendant l'aller du balayage de la -ligne donnée le comparateur I délivre, sur l'identité de la coordonnée en cours X et de sa référence XO= 2 (0000 00102), un signal à l'entrée 3 de l'additionneur vidéo 5 qui auto- rise l'additionneur vidéo 5 à sortir sur l'écran 100 le code de la ligne initiale (zéro) du symbole 99 au rythme des impulsions d'horloge arrivant sur l'entrée 40 de l'additionneur vidéo 5. Le déclenchement du retour du balayage de la ligne suivante (la quatrième) entraîne la suppression du signal à la sortie du comparateur 2 ce qui fait changer d'état le compteur 6 (00012) et appeler la zone 49 de la mémoire 15 pour en sortir la coordonnée Y suivante (au cas où le nombre de symboles à visualiser est supérieur à l'unité) comme c 'était le cas ci-dessus. Pendant la première séquence de la suite quinaire suivante le processeur fonctionne de façon identique à la précédente. Pendant la deuxième séquence, à cause du changement d'état du compteur 6, c'est la cellule de la zone 52 qui est lue et les zéros qu'elle contient viennent sur l'entrée 20 de l'analyseur 19 comme c'est aussi le cas ci-dessus. Pendant la troisi-ème séquence, l'analyseur 19 re çoit sur son entrée 21 de la cellule respective de la zone 53 dont l'adresse est donnée par le code fourni, comme ci-dessus, par le séquenceur 13, une information (code 0000 0000 0100 00012) comportant l'adresse com plèbe'du symbole 99 permettant. l'appel de la zone 54 (le code du symbole et le code incrémenté de numéro de la ligne du symbole 99) et le code de couleur et d'échelle du symbole 99. Pendant les quatrième et cinquième séquences, le processeur fonctionne comme auparavant à cela près que dans la cinquième séquence le commutateur 17 reçoit sur son entrée 27 de la sortie 29 de l'analyseur 19 le code 00102 qui représente le code incrém3nté da numéro. de la ligne du symbole 99, lu dans la troisième séquence. La sortie de la première ligne du symbole 99 sur la ligne de balayage donnée s' effectue comme celle de la ligne zéro dudit symbole 99. La sortie des quatorze lignes restantes dudit symbole 99 est effectuée par le processeur d'une manière analogue. L'arrêt de visualisation du symbole 99 sur l'écran 100 s'obtint comme suit. Pour préparer la sortie de la dernière ligne du symbole 99, pendant la cinquième séquence, lors de l'écriture de la cellule respective de la zone 53, le commutateur 17 reçoit des zéros des sorties 28 et 29 de l'analyseur 19. Pendant cette même cinquième séquence, sur un signal envoyé par la sortie 34 de l'analyseur 19 sur l'entrée 32 du séquenceur 13, il y a effacement du signe de présence du symbole 99 gardé dans le séquenceur 13. De cette façon, la sortie des lignes du symbole 99 cesse sur l'effacement du signe de présence du symbole 99 dans le séquenceur 13 et de l'information mémorisée par la cellule respective de la zone 53. Le reste du fonctionnement du processeur s'effectue comme sur les lignes de balayage NO 0,1 et 2. Le séquenceur de sortie des lignes de symboles d'image 13 (figure 1, 2 et 5) fonctionne de la manière suivante. Le signal de retour du balayage vertical, venant de l'entrée 45 du séquenceur 13 surles entrées 75 et 76, fait la RAZ (remise à zéro) des registres 55 et 63. De cette façon, au début de l'aller vertical, les registres 55 et 63 contiendront des zéros jusqu'à l'appel de la cellule zéro de la zone 51, c'est-à-dire, jusqu'à la troisième ligne de balayage. Pendant chaque retour du balayage horizontal (lors du signal de validation du compte arrivant sur l'entrée 77 du compteur 69 de l'entrée de commande 38 du processeur) le compteur 69 se met à compter les impulsions d'horloge venant sur l'entrée à 3 partir de l'entrée de commande 42 du processeur. L'état du compteur 69 vient alors de sa sortie 70 sur l'entrée 67 du multiplexeur 65. Le multiplexeur 65 re çoit en parallèle sur son entrée 66 le contenu du registre 63 (jusqu'ici, des zéros). Le multiplexeur 65 délivre alors par sa sortie 68 le contenu de l'un des bits du registre 63. L'état du compteur 9 définit le numéro du bit raccordé à ce moment à la sortie 68 du multiplexeur 65. Au cours de son évolution, le compteur 69 fait explorer un par un les bits du registre 63, à partir d-u poids le plusfaible et jusqu'au poids le plus fort, leur contenu étant sorti du multiplexeur 65. Dans le cas où l'un des bits du registre 63 est à I et qu'un code adéquat est présent à la sortie 70 du compteur 69, ce I vient de la sortie 68 du multiplexeur 65 sur l'entrée 71 du compteur 69. Un I à l'entrée 71 bloque le compteur 69 quiva garder sur sa sortie 70 un code égal aunuméro du bit du registre 63 mémorisant ce I. Comme le I contenu dans ce bit est le premier détecté dès le début de la progression du compteur 69, il est par conséquent le moins significatif de tous les I possibles. De cette façon, le multiplexeur 65 et le compteur 69 assurent la recherche et la génération du numéro binaire d'un I poids faible suivant parmi les I gardés par le registre 63. Mais jusqu'à présent le registre 63 contenait des zéros. Dans ce cas, le compteur 69 continue à progresser jusqu'au dépassement qui le bloque jusqu'à la fin de la ligne de balayage en cours.Le signal de dépassement du compteur 69 interdit l'exécution par le processeur graphique des suites quinaires des opérations ce qui exclut la visualisation du symbole 99 sur l'écran 100. Sur la troisième ligne de balayage, en accord avec ce qui précède, la cellule zéro de la zone 51 fournit, par l'entrée 24 du séquenceur 13 au registre 55 le code 000116 annonçant que la visualisation d'un seul symbole doit débuter par la ligne de balayage donnée. L'information (code 000116) se transmet du registre 55, à travers le circuit OU d'addition bit à bit 56 et le circuit ET de multiplication bit à bit 58, vers le registre 63. Le circuit OU 56 permet l'addition bit à bit des codes arrivant sur ses entrées 57 et 64 à partir des registres 55 et 63 respectivement. Cela est nécessaire pour que les signes de présence de symboles à visualiser sur la ligne de balayage donnée (les I contenus dans le registre 55) soient ajoutés aux signes de présence de symboles dont la visualisation n'est pas encore terminée (les I gardés par le registre 63). Le circuit ET 58 sert à la multiplication bit à bit du code arrivant de la sortie du circuit OU 56 sur son entrée 59 et du code arrivant de la sortie du décodeur 61 sur son entrée 60. Cela est nécessaire pour pouvoir effacer le signe de présence du symbole 99 dont la visualisation sera terminée sur la ligne de balayage donnée. Dans notre cas, l'information arrivant sur l'entrée 64 du registre 63 est zéro (000016) tandis que l'information arrivant sur l'entrée 60 à partir du décodeur 61 représente les I (FFFF16) vu le fait que la visualisation du symbole 99 sur l'écran 100 n'est qu'à son début sur la ligne de balayage donnée. Alors, le code 000116 arrive sur le registre 63 sans changement après quoi il se produit la mise à zéro du registre 55. Après l'entrée de l'information dans le registre 63, la recherche du I le'moins significatif commence et cesse tout de suite, car le I le moins significatif se trouve dans le bit zéro; il en résulte que le compteur 69 est dans l'état zéro qu'il garde après le début du compte.Au début de la première séquence de la suite quinaire des opérations le code d'état du compteur 69 arrive sur l'entrée 73 du registre 72 pour y être mémorisé. A partir du registre 72, le code vient sur la sortie du séquenceur 13 pour être utilisé dans les opérations suivantes du processeur. Le début d la première séquence référence de plus la poursuite de l'évolution du compteur 69, mais comme le registre 63 ne contient plus les I, le compteur 69 progresse jusqu'au dépassement et par le fait même interdit l'exécution d'autres suites quinaires des opérations. Sur les quinze lignes de balayage suivantes le séquenceur 13 a un comportement analogue. Pour préparer la visualisation de la dernière ligne du symbole 99, dans la cinquième séquence l'incrémenteur 95 (figure 4) de l'analyseur 19 envoie un signal de report sur l'entrée 62 du décodeur 61. L'effet en est -que le décodeur 61 délivre un zéro logique par l'une de ses sorties dont lenuméro est défini par le code arrivant sur l'entrée 74 du décodeur 61 de la sortie du registre 72. Dans notre cas, le code zéro apparaît dans le bit poids faible en conformité du code 00002 contenu dans le registre 72. Cela étant, le registre 63 est modifié et le code en provenance du décodeur 61 (FFFF16) fait effacer le signe de présence du symbole 99 dans le code 000116 arrivant du registre 63 lors de la multiplication bit à bit effectuée par le circuit ET 58. Il en résulte que le registre 63 va contenir des zéros (000016) ce qui assure l'arrêt de la visualisation du symbole 99 sur l'écran 100. Au cours de la réécriture le circuit OU 56 est sans effet sur le code 000116 surl'entrée 64, le registre 55 étant mis à zéro. L'additionneur vidéo 5 (figure 1, 3 et 5) assure la formation à la sortie 48 du processeur d'une suite des codes de couleur pour commander les voies R, G, B du téléviseur de la façon suivante. L'information (ligne du symbole 99 à visualiser) arrivant sur l'additionneur vidéo 5 pendant la quatrième séquence s présente à l'entrée 88 du registre de ligne de symboles d'image à visualiser 87 et y reste jusqu'au moment d'identité du code de la coordonnée en cours X et de sa référence (XO = 2). En cas d'identité, l'information contenue dans le registre 87 se transmet en parallèle à l'entrée 86 du registre à décalage 79 qui assure le décalage de l'inforamtion reçue au rythme des impulsions d'horloge arrivant sur l'entrée 40 de l'additionneur vidéo 5. L'effet en est l'apparition sur la sortie du registre 79 du code série de la ligne du symbole 99 qui va se présenter à l'entrée 83 du multiplexeur 82. L'information (code de couleur et d'échelle du symbole 99) arrive sur le registre de couleur des symboles d'image 81 à partir de l'entrée 31 pendant la cinquième séquence. Le registre de couleur de fond de l'écran 80 reçoit l'information en même temps que le comparateur 2. Les registres 80 et 81 délivrent l'information respectivement aux entrées 84 et 85 du multiplexeur 82 qui, suivant le code du signal présent sur son entrée 83, la transmet à la sortie 48. De cette façon en présence d'un O sur son entrée 83, le multiplexeur 82 fait transférer vers la sortie 48 l'information en provenance du registre 80 et par le fait même provoque l'allumage des éléments d'analyse respectifs en une couleur définie par le code de couleur de fond de l'écran. La présence d'un I à l'entrée 83 assure la transmission à la sortie 48 de l'information provenant du registre 81 et par le fait même produit l'allumage des éléments d'analyse respectifs de la ligne du symbole 99 en une couleur définie par le code de couleur dudit symbole 99. L'analyseur de symboles d'image 19 (figures 1, 4 et 5) fonctionne de la façon suivante. L'information arrivant sur les entrées 20 et 21 de l'analyseur 19 pendant les deuxième et troisième séquences entre dans les registres 90 et 91 respectivement. Dans le cas où le registre a reçu des zéros, l'entrée 93 du multiplexeur 92 est raccordée à la sortie 28 qui transmet l'information en provenance du registre 90. Cela signifie que sur la ligne de balayage donnée1 pendant l'exécution de la suite quinaire donnée, on prépare la visualisation sur l'écran 100 de la ligne initiale (zéro) du symbole 99 (on commence à visualiser le symbole 99). Par conséquent, l'information caractéristique du symbole 99 (codes de numéro du symbole 99, de sa couleur et de son échelle) est définie par l'information gardée dans la cellule respective du fichier 52 et lue pendant la deuxième séquence au profit du registre 90 de l'analyseur 19. Dans le cas où le registre 91 a reçu une information non nulle, le multiplexeur 92 se commute sur l'entrée 94 et la sortie 28 reçoit l'information du registre 91.Cela signifie qu'on prépare, sur la ligne de balayage donnée1 au cours de l'exécution de la suite quinaire donnée des opérations la visualisation sur l'écran 100 de la ligne suivante (non nulle) du symbole 99 (la visualisation du symbole 99 donnée se poursuit). Par conséquent, l'information caractéristique du symbole 99 (les codes de couleur, d'échelle et d'adresse complète du symbole 99) est contenue dans le registre 91 où elle arrive.pendant la troisième séquence de la cellule respective du fichier 53. L'incrémenteur 95 augmente de I le code due numéro de la ligne du symbole arrivant sur son entrée 96 à partir du registre 91. Le code incrémenté arrive sur la sortie 29 de l'analyseur 19. Le code de numéro de la ligne vient également sur la sortie 33 de l'analyseur 19. Pour préparer la restitution de la dernière ligne (code IIII2) du symbole 99, l'incrémenteur 95 fait apparaître à sa sortie 97 un signal de report (comme IIII2 + +I2 = 1 00002) qui arrive sur l'entrée de commande 98 du multiplexeur 92. L'effet en est la commutation du multiplexeur 92 surltentrée de commande 47 (zéro) ce qui permet la transmission des zéros à la sortie 28 de l'analyseur 19. Dans ce cas, 1 'incrémenteur 95 délivre le code incrémenté de la dernière ligne (00002) ce qui permet, lui aussi, la transmission des zéros vers la sortie 29 de l'analyseur 19. Selon l'invention, dans le cas où on a besoin de visualiser sur l'écran 1000 un symbole 99 à échelle variable (dont les chiffres du code d'échelle comportent les I), le processeur a un comportement analogue au précédent à cette différence près: - que pendant la cinquième séquence l'écriture de la zone 53 n'est effectuée que sur les lignes de balayage paires ce qui permet de doubler la taille du symbole 99 sur l'écran 1000 suivant la verticale; - que le décalage de l'information (de la ligne- du symbole 99) dans le registre 79 (figure 3) de l'additionneur vidéo 5 (figure 1) se fait à la fréquence des impulsions d'horloge divisée par deux ce qui permet de doubler la taille du symbole 99 (figure 5) sur l'écran 100 suivant l'horizontale. La présente invention permet de réduire l'encombrement du processeur. La présente invention permet également de diminuer la place dans la mémoire affectée à la génération de l'image tout en étendant les possibilités fonctionnelles du processeur. Naturellement l'invention n'est nullement limitée au mode de réalisation décrit et représenté. Elle comprend donc tous les moyens constituants des équivalents techniques des moyens décrits ainsi que leurs diverses combinaisons. REVENDICATIONS 1. Processeur graphique comportant un comparateur (1) de valeurs de référence et en cours de la-coordonnée X et un comparateur (2) de valeurs de référence et en cours de la coordonnée Y les unes dont les entrées (35 et 36, 39, 43) représentent les entrées de commande respectives (38, 42 et 46) du processeur et auxquelles sont reliés en série une mémoire à accès aléatoire (15), un commutateur multivoie (17) dont l'une des entrées (18) constitue l'entrée d'information (18) du-processeur et un additionneur vidéo (5) dont l'une des entrées (40) représente l'entrée de commande (42) du processeur, sa sortie (48) étant la sortie (48) du processeur, caractérisé en ce qu'il comprend à titre supplémentaire: un séquenceurde sortie des lignes de symboles d'image (13) qui a l'une de ses entrées (24) raccordée à la sortie du commutateur multivoie (17), ses autres trois entrées (37, 41 et 45) formant les entrées de commande respectives (38, 42 et 46) du processeur; un chercheur de coordonnée Y (6) dont l'une des entrées (4) est raccordée au comparateur (2) de valeurs de référence et en cours de la coordonnée Y, son autre entrée (44) représentant l'une des entrées de commande (46) du processeur; un multiplexeur d'adresse (7) dont l'une des entrées (14) constitue l'entrée d'adresse (14) du processeur, ses deux entrées suivantes (11 et 12) étant raccordées au séquenceur dé sortie des lignes de symboles d'image (13), deux autres entrées (8 et 9), réunies au chercheur de coordonnée Y (6), encore une entrée (10), raccordée au séquenceur de sortie des lignes de symboles d'image (13) et au chercheur de coordonnée Y (6), sa sortie étant reliée à la mémoire à accès-aléatoire (15) et un analyseur de symboles d'image (19) dont l'une des entrées (47) constitue l'entrée de commandé (47) du processeur,deux autres entrées (20 et 21) et une sortie (29) étant raccordées au commutateur multivoie (17), l'autre sortie (34)est raccordée à encore une entrée (32) du séquenceur de sortie des lignes de symboles d'image (13), la sortie suivante (25)est raccordée à l'additionneur vidéo (5), au commutateur multivoie (17) et à encore une entrée (30) du multiplexeur d'adresse (7) à laquelle est raccordée encore une sortie (33) de l'analyseur de symboles d'images (19), le commutateur multivoie (17) étant raccordé à encore une entrée (22, 23 et 25), respectivement, du comparateur (1) de valeurs de référence et en cours de la coo.rdonnée X, du comparateur (2) de valeurs de référence et en cours de la coordonnée Y et de l'additionneur vidéo (5), la sortie du comparateur (1) de valeurs de référence et en cours de la coordonnée X étant réunie à encore une entrée (3) de l'additionneur vidéo (5). 2. Processeur selon la revendication 1, caractérisé en ce que le séquenceur de sortie des lignes de symboles d'image (13) comporte, en série entre eux, un registre de recherche des symboles (55), un circuit OU d'addition bit à bit (56), un circuit ET de multiplication bit à bit (58) et un registre en parallèle principal (63) dont une autre entrée (76) est. réunie à une autre entrée (75) du registre de recherche des symboles (55) en un point qui constitue l'une des entrées (45) du séquenceur de sortie des lignes de symboles d'image (13), sa sortie étant raccordée à encore une entrée (64) du circuit OU d'addition bit à bit (56), et qu'il comprend également un multiplexeur (65) dont l'une des entrées (66) est raccordée à la sortie du registre en parallèle principal (63), un compteur (69) qui a son entrée (71) et sa sortie (70) raccordées au multiplexeur (65), un registre en parallèle supplémentaire (72), dont l'entrée (73) est raccordée au compteur (69), et un décodeur (61), dont l'entrée (74) est raccordée à la sortie du registre en parallèle supplémentaire (72) et la sortie est reliée à encore une entrée (60) du circuit ET de multiplication bit à bit (58).