Brevet FR2583544A1 — publié le 19861219

"DISPOSITIF DE LECTURE DE CODE OPTIQUE, NOTAMMENT DU TYPE ENTIEREMENT INTEGRE" La présente invention concerne un dispositif de lecture absolue d'un code optique porté notamment par un disque à pistes codées, la lecture ayant lieu dans ce cas par diascopie, c'est-à-dire par lecture différen- tielle des zones transparentes et des zones opaques du disque, disposées suivant un code connu dans la techni- que sous le nom de code Gray. On sait qu'un tel dispositif comprend - en combinaison avec un disque comportant plusieurs pistes concentriques chacune avec une succession de zones opa- ques et de zones transparentes fines alternantes - au moins une source de lumière apte à éclairer l'ensemble des pistes et un ensemble lecteur de code proprement dit qui émet des impulsions électriques représentant finale- ment la position angulaire relative de deux éléments d'un ensemble mobiles l'un par rapport à l'autre, le disque étant porté par l'un de ces éléments. Les dispositifs de lecture de code optique sont de plus en plus utilisés, une de leurs applications (à laquelle s'applique particulièrement l'invention) étant celle de détermination de la position angulaire d'élé- ments mobiles d'un robot, en prévoyant, dans ce cas, un dispositif de lecture par élément mobile. Bien que l'invention s'applique particulièrement à la lecture d'un disque codé par diascopie, c'est-à- dire par transparence, elle peut également s'appliquer à la lecture d'un disque codé par réflexion, et également à la lecture d'une réglette codée en déterminant alors non pas une position angulaire mais un déplacement liné- aire relatif entre deux éléments. dont l'un est mobile en translation par rapport à l'autre, la réglette étant portée par un de ces deux éléments. Dans la suite de la présente description on se limitera au cas de la lecture par diascopie d'un disque codé comportant plusieurs pistes mettant en oeuvre le code Gray. Classiquement, un dispositif de lecture d'un disque codé comprend d'une part, au moins une source de lumière cons- tituée soit par une lampe à filament émettant de la lu- mière dans un spectre large comportant le visible et le proche infrarouge (le proche infrarouge étant la zone de sensibilité maximale pour les photodétecteurs, notamment au silicium), la lampe à filament éclairant, à travers un système optique approprié, l'ensemble des pistes du disque, soit un ensemble de diodes émettrices de lumière généralement dans le proche infrarouge (dans la bande de 0.8 à 0,9 microns). d'autre part, un ensemble lecteur de code pro- prement dit, qui coopère avec le disque codé et la source de lumière ou les sources de lumière, et qui com- prend d'abord une série de photodétecteurs en nombre égal au nombre de pistes, ces photodétecteurs étant constitués notamment par des photodiodes ou des photo- transistors qui se présentent soit sous forme de com- posants discrets, soit disposés dans un boîtier commun: dans les deux cas le nombre des photodétecteurs est égal au nombre des diodes émettrices de lumière lorsque la source de lumière est constituée par de telles diodes. Les photodétecteurs de la technique antérieure débitent des signaux très faibles et de ce fait ils sont suivis par des amplificateurs, notamment par des ampli- ficateurs opérationnels du commerce constitués par des circuits intégrés avec des composants discrets ciblés sur un circuit imprimé, ou bien on met en oeuvre des circuits hybrides ou "prédiffusés" spécifiques compor- tant en général autant d'amplificateurs qu'il y a de pistes codées et donc de photodétecteurs (ci-après on 3 2583544 parlera de voies de lecture, à savoir une voie par piste du disque codé). Dans chaque voie l'amplificateur est suivi clas- siquement par un circuit de mise en forme constitué en général par un trigger du type bascule de Schmitt don- nant en sortie des impulsions à front raide en réponse à chaque zone transparente de la piste correspondant à la voie en question. Avantageusement on dispose dans un mê- me boútier l'ensemble des bascules de Schmitt, et même plus avantageusement encore l'ensemble des amplifica- teurs et l'ensemble des bascules de Schmitt soit suivant la technique hybride, soit suivant la technique des cir- cuits prédiffusés. Il faut prévoir en outre pour chaque bascule de Schmitt, c'est-à-dire pour chaque voie, un élément de réglage destiné à ajuster le seuil de bascu- lement de. la bascule afin d'assurer, en dépit des varia- tions de sensibilité des photodétecteurs, un bon fonc- tionnement de chaque voie et une bonne précision de la commutation des unités électroniques subséquentes. En effet il est nécessaire, pour un grand nombre d'applications des dispositifs de lecture de code, d'ef- fectuer des traitements logiques avant transmission des informations obtenues pour chaque voie par une chaine photodétecteur-amplificateur-bascule de Schmitt. Notamment on prévoit en général: - des moyens de levée de doute (en particulier dans le cas des codeurs absolus multitours ou des co- deurs monotours, lorsque le disque est codé non pas suivant le code Gray, mais suivant le code binaire natu- rel), ces moyens étant constitués par des circuits in- tégrés logiques du commerce; - des moyens de transcodage de code Gray (qui est celui figurant sur le disque codé) en code binaire naturel (qui est alors le code de sortie du dispositif de lecture) pour faciliter l'exploitation ultérieure des données du dispositif de lecture, ces moyens étant cons- 4 2583544 titués par des circuits "OU exclusif" du commerce; - des moyens de génération d'un bit de parité pour valider la transmission du code lorsque le nombre de bits est conforme (soit pair, soit impair, suivant la coevention), notamment lorsque la sortie du dispositif de lecture est une sortie série (après transformation des sorties parallèles des bascules de Schmitt en une sortie série);, ces moyens étant constitués en général par un ensemble d'unités "OU exclusif' du commerce; - des moyens de transformation de sorties paral- lèles en sortie série pour diminuer le nombre des fils de liaison entre la sortie du dispositif de lecture et l'ensemble d'utilisation des informations de position, ces moyens étant constitués par un registre à décalage du commerce; - des moyens de décalage de l'origine destinés à remplacer le calage fin mécanique du disque par un ré- glage du zéro électrique. ces moyens étant constitués par des commutateurs codés. La transmission des informations du dispositif de lecture est effectuée classiquement - soit par une transmission série, en utilisant, comme circuits d'interface, des émetteurs et des récep- teurs de lignes qui sont constitués par des bottiers du commerce, - soit par une transmission parallèle des infor- mations du dispositif de lecture sur un "bus", en utili- sant alors une sortie à 3 états (l'état haut ne compor- tant pas de sortie d'information, tandis que les deux autres états représentent respectivement le bit 'O" et le bit "1"), ou une sortie du type "collecteur ouvert", pour chaque voie, en utilisant des circuits du commerce. Enfin la tension d'alimentation est réglée et filtrée à l'intérieur du dispositif de lecture et de la source de lumière. Il est en outre nécessaire, dans la plupart des cas, de compenser les fluctuations ou les dérives de la source de lumière unique ou des sources de lumière pour assurer un bon fonctionnement de l'ensemble dans une large. plage de températures. L'ensemble de l'alimentation, de sa régulation et de sa filtration, d'une part, et de la compensation des fluctuations de la ou des sources de lumière, d'au- tre part, est réalisé classiquement au moyen de compo- sants disponibles dans le commerce. On réalise aisément que l'ensemble de lecture qui vient d'être décrit ci-dessus exige, dans la cons- truction habituelle, un nombre important de composants qui, une fois câblés sur un circuit imprimé, occupent un volume important et coûtent relativement cher, et ceci en présentant une fiabilité limitée. On a proposé, pour pallier ces inconvénients, de réaliser une hybridation de la partie électronique (am- plificateurs, bascules de Schmitt, moyens logiques), ou bien de constituer la partie électronique en plusieurs grands blocs fonctionnels, en réalisant chacun de ces blocs sous la forme d'un circuit prédiffusé, ou bien encore d'effectuer un panachage d'hybridation et de cir- cuits prédiffusés. Ces trois types de solutions permet- tent de réduire l'encombrement et d'améliorer la fiabi- lité, mais ne réduisent pratiquement pas le prix de l'ensemble du dispositif de lecture du code (source de lumière et dispositif de lecture proprement dit asso- cié). La présente invention vise à améliorer simulta- nément les trois facteurs précités (encombrement, fia- bilité et coût) des dispositifs de lecture connus, en réduisant l'encombrement, en augmentant la fiabilité et en réduisant le coût, et ceci en permettant par ailleurs de tester l'ensemble du lecteur sans augmenter la com- plexité du système. Pour ce faire, l'invention vise à réaliser les 6 2583544 différents composants optoélectroniques (photodétec- teurs), analogiques (amplificateurs, etc.), logiques (bascules, portes, etc.) et d'interface (portes 3 états, etc.), de manière à pouvoir intégrer ces composants sur une puce, ou éventuellement un nombre réduit de puces de silicium, en prévoyant en outre sur cette ou ces puces des moyens permettant de tester l'ensemble-de lecture proprement dit et éventuellement des moyens réalisant d'autres fonctions. On réduit ainsi considérablement la dimension et le coût du dispositif de lecture, tout en augmentant la fiabilité et en réduisant les fluctuations. La présente invention a pour objet un dispositif de lecture de code optique - destiné à coopérer avec un élément en mouvement relatif par rapport à ce dispositif de lecture et comportant une série de n pistes codées avec une succession de zones élémentaires de deux types de retransmission de lumière reçue - qui comprend des moyens pour éclairer la série de pistes et des moyens de détermination d'éclairement pour déterminer si de la lumière est ou non retransmise par une zone élémentaire observée de chacune des pistes, ce dispositif de lecture étant caractérisé en ce qu'il coo- père avec une source unique de lumière pour éclairer les pistes et un élément codé qui comporte, en plus de la série de n pistes codées, une seconde série de n pistes, chacune de ces dernières pistes étant codée complémen- tairement à une des pistes de la première série, et en ce que les moyens de détermination d'éclairement sont portés par 1 à p puces (p étant un nombre entier petit) et comportent en combinaison: - d'une part, pour chacune des pistes de l'élé- ment codé,une paire de photodiodes,un amplificateur dif- férentiel dont les deux entrées reçoivent les signaux émis par les deux photodiodes, un trigger donnant un front avant raide aux signaux reçus de la sortie de l'amplificateur différentiel; et - d'autre part, un registre à décalage à entrées parallèles recevant chacune la sortie d'un amplificateur différen- tiel à travers le trigger associé, l'ensemble de ces sorties étant constitué par les bits représentatifs du code de chaque piste pour la zone lue, et à sortie série débitant tous les bits correspondant à une position re- lative de l'élément codé et du dispositif de lecture, ainsi qu'un bit supplémentaire initial ou de départ, au moins une unité de contrôle recevant des impulsions d'horloge à partir d'une horloge et des im- pulsions de transfert, la sortie de cette unité de con- trôle commandant le fonctionnement du registre à déca- lage, et des moyens pour envoyer sur les photodiodes ou les entrées des amplificateurs différentiels des signaux aptes à simuler, sur la sortie des diodes ou l'entrée des amplificateurs respectivement, à volonté le niveau de-bit "0" ou "1". Dans les modes de réalisation préférés, l'élé- ment porteur de code est un disque et la lecture des zo- nes opaques ou transparentes de celui-ci est effectuée par diascopie, c'est-à-dire par lumière transmise ou non transmise à travers les zones respectivement transparen- tes et opaques du disque. Avantageusement - l'amplificateur différentiel est en réalité constitué par deux amplificateurs en parallèle, recevant chacun la sortie d'une des deux photodiodes de la paire de photodiodes accouplées, et par un comparateur dont les deux entrées reçoivent chacune la sortie d'un des deux amplificateurs précités disposés en parallèle: - on prévoit un décalage d'amplitude, dans le basculement provoqué par la partie montante, d'une part, et la partie descendante, d'autre part, du signal sor- 8 2583544 tant de l'amplificateur différentiel, c'est-à-dire une hystérésis du comparateur. dans le mode de réalisation préféré de cet amplificateur différentiel; - le registre à décalage comprend une entrée spéciale, en plus des entrées alimentées par les ampli- ficateurs différentiels, notamment les comparateurs, cette entrée spéciale étant alimentée pour produire un bit initial ou de départ qui précède les bits d'infor- mations sur les zones de l'élément codé effectivement lues:; - on prévoit que le dispositif de lecture com- porte un transcodeur série de conversion du code Gray en code binaire naturel opérant. sous le contrôle de l'uni- té de contrôle, la conversion des bits en code Gray sor- tant du registre à décalage en bits en code binaire na- turel disponibles sur un étage de sortie du dispositif de lecture; - le dispositif de lecture comporte un généra- teur de parité qui engendre un bit de parité assurant que le nombre de "1" transmis par le registre i décalage à l'étage de sortie, éventuellement à travers le trans- codeur de code Gray en code binaire naturel, présente une parité déterminée (ce nombre est effectivement pair ou impair), ce bit de parité étant introduit après les bits d'information; - le dispositif de lecture comporte un compteur programmable apte à choisir le nombre de bits d'infor- mations utiles en fonction du nombre de pistes effecti- vement lues, ce compteur commandant. lorsqu'il existe, Le générateur de parité pour la génération du bit de parité à l'instant désiré après le nombre de bits d'in- formation sélectionné: - le dispositif de lecture comporte une mémoire tampon recevant sur son entrée le bit le plus signifi- catif du registre à décalage pour chaque succession de bits correspondant à une position déterminée qui est lue, et un étage de sortie, connecté à la sortie de la mémoire tampon, pour la sortie de ce bit le plus signi- ficatif, la mémoire tampon étant contrôlée par l'unité de contrôle en ce qui concerne sa sortie; - le dispositif de lecture comporte un ensemble de verrous d'entrée disposés entre la sortie des ampli- ficateurs différentiels, notamment des comparateurs, et l'entrée du registre à décalage, de manière à pouvoir transmettre les sorties des amplificateurs différen- tiels, respectivement des comparateurs, à un instant bien déterminé; - le dispositif de lecture comporte un inverseur du bit le plus significatif. commandable pour réaliser, lorsqu'on le désire, l'inversion de ce bit avant qu'il soit appliqué au registre à décalage. L'invention pourra, de toute façon. être bien comprise à l'aide du complément de description qui suit. ainsi que des dessins ci-annexés, lesquels complément et dessins sont, bien entendu, donnés surtout à titre d'in- dication. La figure 1 représente schématiquement, sous forme de blocs, un dispositif de lecture doté des per- fectionnements selon l'invention, complètement intégra- ble, pour 8-10 bits, avec sortie série, la source de lumière n'étant pas représentée. La figure 2 représente une des voies de lecture en amont du registre à décalage. La figure 3 illustre des signaux pénétrant dans le comparateur de la figure 2. La figure 4 illustre des impulsions sortant du trigger ou bascule de la figure 1. La figure 5 représente les signaux de sortie sé- rie en fonctionnement normal, ainsi que les impulsions d'autorisation de transfert et d'horloge déclenchant le fonctionnement normal de l'appareil. La figure 6 illustre de même les signaux de sor- 104 2583544 tie série, les impulsions d'autorisation de transfert et d'horloge et en outre les impulsions de contrôle, dans le cas du fonctionnement du dispositif de lecture en mo- de test. La figure 7, enfin, représente schématiquement, sous forme de blocs, un dispositif de lecture doté des perfectionnements selon l'invention; complètement inté- grable, pour 12-14 bits, avec sortie parallèle ou série, la source de lumière n'étant pas représentée. Selon l'invention et plus spécialement selon celui de ses modes d'application, ainsi que selon ceux des modes de réalisation de ses diverses parties, aux- quels il semble qu'il y ait lieu d'accorder la préféren- ce, se proposant, par exemple, de réaliser un dispositif de lecture de code optique, notamment du type entière- ment intégré, on s'y prend comme suit ou d'une manière analogue. En se référant tout d'abord aux figures 1 et 2, qui illustrent respectivement l'ensemble et une partie d'un dispositif de lecture, entièrement intégré, pour 8-10 bits, avec sortie série, on voit que ce dispositif comporte un système 1 avec 10 voies de lecture, une de ces voies étant détaillée sur la figure 2. Chaque voie de lecture comporte tout d'abord une paire de photodiodes 2a, 2b de 80 à 100 microns au car- ré, travaillant en différentiel, l'une des diodes 2a li- sant une des pistes codées, tandis que l'autre diode 2b lit une piste associée portant des zones complémentaires aux zones correspondantes de la première piste. La sortie de chacune des diodes 2a, 2b est am- plifiée dans un amplificateur 3a, 3b, et les sorties des deux amplificateurs sont connectées chacune à une entrée 4a. 4b d'un comparateur 6. La sortis du comparateur 6, qui est un signal alternatif, est traitée par un trigger 7 du type bascule de Schmitt dont la, sortie est constituée par un signal l 2583544 rectangulaire. Le comparateur 6 comporte une hystérésis pour éviter les oscillations au voisinage de l'équilibre, comme cela va être expliqué maintenant avec référence aux figures 3 et 4. Toutefois pour en terminer avec la description de la figure 2, on signalera que sur celle-ci on W re- présenté une partie d'une voie voisine, à savoir la Fid- todiode 2c et l'amplificateur 3c de celle-ci, et on a porté les distances approximatives concernant les photo- diodes pour montrer le faible encombrement des dix pai- res de photodiodes. On voit en particulier que la lar- geur d une voie est de 350 microns. Sur la figure 3 on a illustré deux signaux d'am- plitudes extrêmes, A max et A min, sortant de l'amplifi- cateur différentiel 6 et représentant la sortie d'une voie de lecture. Le signal B représente la sortie de la voie suivante dans l'ordre des bits de représentativité croissante et a donc une fréquence égale à la moitié de la fréquence du signal A max ou A min. On pourra noter que le signal B a subi un écrêtage des amplitudes supé- rieures en valeur absolue. L'hystérésis est représentée.par la variation h d'amplitude entre les points de basculement du trigger 7 à la montée (horizontale C1) et à la descente (horizon- tale C2). Ces deux horizontales C1 et C2 sont illustrées en traits interrompus de part et d'autre de l'axe Ox des abscisses, les amplitudes étant portées suivant l'axe des ordonnées 0y. On a indiqué par des points le croise- ment des courbes A max, A min et 8 avec l'horizontale C1 à la montée et avec l'horizontale C2 à la descente. Ce sont les points de basculement du trigger 7. Les signaux représentés sur la figure 3 consti- tuent les entrées des triggers ou bascules de Schmitt 7 de chaque voie, alors que sur la figure 4 on a représen- té les sorties de ces triggers, sorties qui sont consti- tuées par des signaux rectangulaires. A la sortie d'un trigger, A max est devenu A'max, tandis que A min est devenu A'min. On s'aperçoit aisément que le signal d'am- plitude maximale A max et le signal d'amplitude minimale A min sont transformés en signal A'max et signal A'min respectivement, avec simplement un très léger décalage dans le temps, le rapport cyclique pour A'max et A'min étant indépendant de l'amplitude du signal d'entrée. Sur la figure 4 on a également illustré le si- gnal B' de sortie du trigger 7 correspondant au signal d'entrée B, B' ayant une fréquence moitié de la fréquen- * ce de A'max ou A'min. On notera que dans le code Gray un point de codeur a une durée égale à la moitié de la du- rée d'un signal A'max ou A'min; cette durée est repré- sentée en j sur la figure 4. On revient maintenant à la description de la fi- gure 1 dont l'ensemble 1 est constitué par 10 voies i- dentiques à la voie 2a-3a, 2b-3b, 6, 7, de la figure 2. A droite de l'ensemble I on a illustré en tota- lité 5 des 10 voies, les 5 voies du milieu étant figu- rées par un seul trait horizontal au niveau duquel on a porté l'indication "5" pour bien montrer que l'on a groupé 5 voies. Les 10 voies attaquent le registre à décalage 9, étant entendu que la première voie, qui correspond au bit le plus significatif du code Gray, à savoir le bit désigné généralement sous l'abréviation anglaise MSB (pour most significant bit), attaque le registre à déca- lage 9 par l'intermédiaire de l'inverseur 10 qui permet d'inverser le sens de défilement des informations, sous la commande d'un plot d'inversion IM connecté à son entrée 11. Par ailleurs le bit le moins significatif, désigné généralement sous l'indication LSB (pour less significant bit), arrive dans la dernière cellule du registre 9. Le registre 9 comporte en outre un onzième étage e dans lequel est introduit, par un conducteur 12, 13 2583544 un bit initial ou de départ SB. Le registre à décalage 9 reçoit en fait en pa- rallèle les 10 bits d'information depuis MSB jusqu'à LSB et le bit de départ SB. et il a une sortie série 13 qui débite ces 11 bits successivement, à savoir d'abord le bit de départ SB puis les 10 bits d'information, MSB étant en tête et LSB en queue. La sortie du registre 9 est contrôlée par une unité de contrôle 14 déclenchée par une impulsion d'autorisation de transfert à partir du plot AT mise en forme par un trigger 15 et synchro- nisée par la première impulsion d'horloge qui arrive sur l'entrée d'horloge EH, les informations d'horloge étant également mises en forme pour un trigger 16 avant d'être traitées par l'unité de contrôle 14. Sur la figure 5 on a représenté de bas en haut l'impulsion d'autorisation de transfert AT, les impul- sions d'horloge EH et le signal de sortie SS du dispo- sitif de lecture et comportant donc successivement le bit de départ SB, les bits d'information MSB,...LSB et enfin un bit de parité PB dont l'introduction sera ex- posée ci-après. Le signal de sortie du registre 9, qui est dans le code Gray, est converti dans le code binaire naturel dans un transcodeur 17 qui transforme le code Gray en code binaire et qui est constitué par un "OU exclusif". Par ailleurs, on prévoit un générateur de parité 18, qui est également constitué par un "OU exclusif" et qui engendre un bit de parité assurant que le nombre de "1" transmis dans l'ensemble des 10 bits d'information et du bit de départ est toujours impair ou toujours pair (suivant le choix effectué). Ce bit de parité sert de contrôle; en effet si le nombre de "1" n'a pas la parité désirée, cela signifie qu'il y a eu une erreur de trans- mission. Le bit de parité est ajouté en tant que 12éme bit aux 11 bits sortant du transcodeur Gray/ binaire 17, l'ensemble des 12 bits arrivant à l'étage de sortie 19 qui débite le signal de sortie SS du dispositif de lec- ture, signal SS illustré en bas de la figure 5. L'unité de contrôle 14 est également -attaquée par une commande de test à partir du plot CT, commande qui permet de tester le fonctionnement du dispositif de lecture en contrôlant la réception de deux mots (un mot étant constitué par la succession des 12 bits d'un si- gnal SS) bien caractéristiques lorsque la commande CT est activée et qu'elle fait parvenir trois impulsions AT successives d'autorisation de transfert, comme illustré sur la figure 6 sur laquelle on retrouve les impulsions d'autorisation de transfert AT et d'horloge EH avec, en plus, la commande de test CT et les trois impulsions AT successives, la première produisant le signal de sortie SS de la figure 5, alors que les deuxième et troisième impulsions AT produisent des signaux SS et SS2 corres- pondant aux deux mots caractéristiques. En fait les si- gnaux AT sont appliqués par l'unité de contrôle 14 à la partie initiale de l'ensemble de lecture 1, à savoir soit aux diodes telles que 2a et 2b, soit à l'entrée des amplificateurs, tels que 3a et 3b, de manière à provo- quer finalement l'application sur les amplificateurs, tels que 3a et 3b, d'un signal simulant soit un bit "0", soit un bit "1". Le dispositif de lecture de la figure 1 comporte en outre avantageusement une mémoire tampon 20 pour le bit le plus significatif MS8, mémoire tampon qui est également commandée par l'unité de contrôle 14 qui con- trôle la sortie de la mémoire tampon vers un étage de sortie 21 qui débite un signal de sortie SM correspon- dant au bit le plus significatif. L'information SM per- met, dans certaines applications, de cascader plusieurs circuits, notamment dans le cas de codeurs multitours. Enfin l'ensemble de la figure 1 comporte avan- tageusement un compteur 8/10 référencé 22, qui est éga- lement contrôlé par l'unité 14 et qui comporte deux en- trées de programmation 22a et 22b pour choisir la lon- gueur du mot utile, c'est-à-dire le nombre de bits d'information, à savoir 8 pour 22a et 10 pour 22b. Le compteur 22 commande le générateur de parité 18 de ma- nière que celui-ci introduise un bit de parité au bon endroit du signal série, à savoir après le 8ème ou le ème bit d'information qui constitue leLSB effectif (jusqu'à présent on a décrit le dispositif de la figure 1, en supposant que l'on avait des mots comportant 10 bits d'information). Dans certains cas on peut prévoir un plot de commande CP agissant sur l'ensemble de voies 1 et qui est destiné au contrôle lors de la fabrications pendant la réalisation du circuit intégré selon la figure 1. L'ensemble du dispositif de la figure 1 comporte donc deux sorties, à savoir la sortie de l'étage 19 qui donne le signal SS constitué successivement par un bit de départ SB, puis par 10 ou 8 bits d'informations MSB...LSD, et enfin un bit de parité PB, d'une part, et l'étage de sortie 21, d'autre part, qui débite un signal SM représentant le bit le plus significatif MSB. On notera, comme indiqué précédemment, que l'on peut inverser le sens de défilement des informations, c'est-à-dire commencer par le "O" et terminer par le 25."2n - 1" au lieu de commencer par le "2n - 1" et termi- ner par le "O", en actionnant, par la commande IM, l'in- verseur 10, et ceci sans avoir à changer la gravure du disque codé en code Gray. L'ensemble de la figure 1 fonctionne en coopé- ration avec un seul émetteur de lumière, par exemple une diode AsGa fonctionnant dans le proche infrarouge et alimentée en courant par une simple résistance reliée à la tension Vcc; cette diode éclaire le circuit intégré de la figure 1 à travers une optique convenable et les zones transparentes du disque codé, le circuit intégré de la figure 1 étant protégé soit par un enrobage trans- parent à l'infrarouge, soit par mise dans un boitier à feunitre en verre. Un circuit intégré selon la figure I a été effectivement réalisé en technologie bipolaire sur une surface de silicium inférieure à 15 mm. Un tel circuit intégré permet la lecture de 100.000 points par seconde et une transmission jusqu'à une fréquence de I MHz (1 Mbit par seconde), la transmission s'effectuant à partir des étages de sortie 19 et 21 par les moyens habituels. On va décrire maintenant, avec référence à la figure 7. un dispositif de lecture entièrement intégré pour 12 à 14 bits, comportant une sortie parallèle et une sortie série. Le dispositif comprend tout d'abord un ensemble de lecture la, analogue à l'ensemble de lecture I de la figure 1, c'est-à-dire comportant pour chaque voie un ensemble selon la figure 2, à part le fait que l'ensem- ble la est prévu pour 14 voies de lecture, alors que l'ensemble 1 de la figure I est prévu pour 10 voies. La sortie sur 14 voies, c'est-à-dire comportant 14 bits depuis le plus significatif MSB jusqu'au moins significatif LSB des bits sortant de l'ensemble la, ar- rive à un verrou d'entrée 23 de 14 bits, du type latch, réalisant la mise en mémoire des 14 bits et permettant de verrouiller l'information lue sur le disque codé. indépendamment de la transmission à partir du dispositif de lecture de la figure 7. Ceci permet par exemple, dans le cas d'un robot comportant plusieurs disques codés destinés à repérer la position angulaire de plusieurs éléments, de pouvoir stocker les lectures des différents disques codés à un même instant, puis de les transmettre de manière que l'unité de traitement des informations reçoive chaque fois la position de tous les organes mo- biles à un même instant. La sortie du verrou 23 est transmise à un trans- codeur 17a Gray/binaire de 14 bits fonctionnant en pa- rallèle, en notant toutefois que le MSB traverse, avant d'être appliqué au transcodeur 17a, un inverseur 1oa commandable par une entrée IM d'inversion, afin de pou- voir réaliser - du fait de la structure même du code Gray - lorsqu'on le désire, une inversion du sens de défilement des informations. La sortie du transcodeur 17a est constituée, en binaire naturel, normalement par 14 bits en parallèle, à savoir MSB (voie 1 marquée V1), 11 bits constituant les voies V2 à V12, et enfin éventuellement deux autres bits par les voies V3 et V14 (on verra ci-après que l'on peut passer à volonté de 12 à 14 bits). Les 12 à 14 bits arrivent finalement sur le re- gistre à décalage 9a, analogue au registre à décalage 9 de la figure 1, mais comportant 16 entrées parallèles et une double sortie, à savoir une sortie série et en outre une sortie parallèle, ces sorties attaquant respective- ment les étages de sortie 19a pour la sortie série et 19b pour la sortie parallèle. Le registre à décalage comporte un étage supplémentaire recevant, par l'entrée 12a, un bit initial de départ SB, ce bit initialn étant transféré que vers la sortie série 19a et dans ce cas en tête des bits d'information MSB à LSB, pour constituer un signal de sortie SS du type de celui illustré sur la figure 5, à part le fait que le nombre de bits d'infor- mation est plus élevé. Comme dans le mode de réalisation de la figure 1, on prévoit une sortie particulière pour le bit MSB qui, à travers une mémoire tampon non représentée, ar- rive à partir de la sortie de l'inverseur 10a sur l'é- tage de sortie 21a correspondant à l'étage de sortie 21 de la figure 1. Quant à la sortie parallèle 19b, elle est cons- tituée par un "port" de sortie parallèle du type 3 états de 15 bits (14 bits d'informations et 1 bit de parité dont il sera question ci-après). 258354-4 A la place de l'unité de contrôle 14 de la figu- re 1, le dispositif de la figure 7 comporte trois unités de contrôle, à savoir un séquenceur 14a, un programma- teur 14b et une unité de test 14c. Le séquenceur 14a, qui organise le fonctionne- ment du circuit de la figure 7, reçoit, à travers des triggers 15a et 16a, respectivement les impulsions d'au- torisation de transfert AT et les impulsions d'horloge EH; il reçoit en outre des impulsions de demande de me- sure DM et de commande CB de la sortie 3 états, pour la sortie parallèle 19b. Le programmateur 14b permet de conditionner le dispositif de la figure 7 pour qu'il puisse fonctionner en 12, 13 ou 14 bits. A cet effet il a trois entrées 22c, 22d et 22e, d une part, et un plot de programmation IP, d'autre part, qui permet d'inverser la parité et il est sous le contrôle du séquenceur 14. Ce programmateur est également connecté au générateur de parité 18a par trois connexions correspondant au choix de 12, 13 et 14 bits et notées S12. S13 et S14, et il contrôle le regis- tre 9a par trois connexions correspondant au choix de 14, 15 et 16 bits et respectivement désignées T12, T13. T14. Le programmateur commande le transfert des bits de rang 12. 13 et 14 et l'introduction, par l'unité 18a, du bit de parité après le 12ème, le 13ème ou le 14ème bit d'information. Quant à l'unité de test 14c. dont les entrées sont connectées aux plots AT et EH à travers les trig- gers 15a et 16a. elle comporte une troisième entrée constituant la commande de test CT. L'unité de test 14c agit sur la partie initiale des voies la pour commander la simulation des bits "1" ou "0 aux entrées des ampli- ficateurs, tels que 2a et 2b de la figure 2. Enfin le dispositif de la figure 7 peut compren- dre les trois unités suivantes: - une horloge interne 24 d'entrée SH, qui peut attaquer le plot d'entrée EH directement; - un tachymètre 25 recevant la sortie des voies 13 et 14, notées V13 et V14, de l'unité la et débitant sur un plot TA la vitesse de rotation relative du dis- que, information supplémentaire qui peut être intéres- sante dans certains cas et qui est obtenue sans nécessi- ter un système tachymétrique spécial, comme c'est le cas avec les dispositifs de lecture de code de la technique antérieure; - une unité 26 qui reçoit également les voies V13 et V14 pour détecter le sens de déplacement relatif du disque codé, cette indication étant disponible en DS à la sortie de l'unité 26. On notera que l'on double la fréquence des im- pulsions par un "OU exclusif" intégré dans chacune des unités 25 et 26. Comme dans le cas du dispositif de la figure 1, il faut ajouter au dispositif de la figure 7 un émetteur de lumière avec son optique. Le circuit de la figure 7 accomplit toutes les fonctions indiquées cidessus pour le dispositif de la figure 1 avec, en plus, la fonction de détermination du sens de rotation et de la vitesse de rotation. Réalisé suivant la technologie CMOS, un dispo- sitif de la figure 7 présente une faible consommation et peut être construit sur une surface de silicium de mm2 seulement. Il permet une lecture à plus de 100.000 points par seconde avec sortie des informations en deux microsecondes en parallèle et/ou transmission en série jusqu'à une vitesse de 1 Mbit par seconde. On voit donc que l'invention permet de réaliser un dispositif de lecture optique complètement intégré sur une ou éventuellement un petit nombre de puces avec un encombrement et un coût très réduits et avec une fia- bilité et une sécurité très grandes. En outre le circuit peut réaliser des fonctions supplémentaires telles qu'une fonction de test du circuit et aussi la détermi- nation du sens et de la vitesse de rotation. Un dispositif selon l'invention peut être appli- qué particulièrement aux montages décrits dans les de- mandes de brevet français de la demanderesse ne 83 06482 déposée le 20 avril 1984, et n' 84 10689 déposée le 5 juillet 1984. ainsi que n' 84 19711 et ne 84 19713, ces deux dernières, déposées le 21 décembre 1984. comportant chacune un lecteur opto-électronique 10 qui peut être réalisé comme décrit ci-dessus. Comme il va de soi et comme il résulte d'ail- leurs déjà de ce qui précède, l'invention ne se limite nullement à ceux de ses modes d'application et de réa- lisation qui ont été plus spécialement envisagés; elle en embrasse, au contraire, toutes les variantes. REVENDICATIONS 1. Dispositif de lecture de code optique - des- tiné à coopérer avec un élément en mouvement relatif par rapport à ce dispositif de lecture et comportant une sé- rie de n pistes codées avec une succession de zones élé- mentaires de deux types de retransmission de lumière reçue - qui comprend des moyens pour éclairer la série de pistes et des moyens de détermination d'éclairement pour déterminer si de la lumière est ou non retransmise par une zone élémentaire observée de chacune des pistes, ce dispositif de lecture étant caractérisé en ce qu'il coopère avec une source unique de lumière pour éclairer les pistes et un élément codé qui comporte, en plus de la série de n pistes codées, une seconde série de n pis- tes, chacune de ces dernières pistes étant codée complé- mentairement à une des pistes de la première série, et en ce que les moyens de détermination d'éclairement sont portés par 1 à p puces (p étant un nombre entier petit) et comportent en combinaison: - d'une part, pour chacune des pistes de l'é- lément codé, une paire de photodiodes (2a, 2b), un am- plificateur différentiel (3a, 3b, 6) dont les deux en- trées reçoivent les signaux émis par les deux photodio- des, un trigger (7) donnant un front avant raide aux signaux reçus de la sortie de l'amplificateur différen- tiel; et - d'autre part, un registre à décalage (9; 9a) à entrées parallèles recevant chacune la sortie d'un amplificateur différentiel à travers le trigger associé, l'ensemble de ces sorties étant constitué par les bits représentatifs du code de chaque piste pour la zone lue, et à sortie série débitant tous les bits correspondant à une posi- tion relative de l'élément codé et du dispositif de lecture, ainsi qu'un bit supplémentaire initial ou de départ, au moins une unité de contrôle (14; 14a, 14b, 14c) recevant des impulsions d'horloge à partir d'une horloge (24) et des impulsions de transfert, la sortie de cette unité de contrôle commandant le fonc- tionnement du registre à décalage, et des moyens (CT) pour envoyer sur les pho- todiodes ou les entrées des amplificateurs différentiels des signaux aptes à simuler, sur la sortie des diodes ou l'entrée des amplificateurs respectivement, à volonté le niveau de bit "0" ou "1". 2. Dispositif selon la revendication 1, caracté- risé en ce que l'élément porteur de code est un disque et la lecture des zones opaques ou transparentes de ce- lui-ci est effectuée par diascopie, c'est-à-dire par lumière transmise ou non transmise à travers les zones respectivement transparentes et opaques du disque. 3. Dispositif selon la revendication t ou 2, caractérisé en ce que l'amplificateur différentiel est constitué par deux amplificateurs (3a, 3b) en parallèle, recevant chacun la sortie d'une des deux photodiodes de la paire de photodiodes accouplées, et par un compara- teur (6) dont les deux entrées (4a, 4b) reçoivent cha- cune la sortie d'un des deux amplificateurs précités disposés en parallèle. 4. Dispositif selon l'une quelconque des reven- dications précédentes, caractérisé en ce qu'on prévoit un décalage d'amplitude (h), dans le basculement provo- qué par la partie montante, d une part, et la partie descendante, d'autre part, du signal sortant de l'ampli- ficateur différentiel, c'est-à-dire une hystérésis du comparateur, dans le mode de réalisation préféré de cet amplificateur différentiel. 5. Dispositif selon l'une quelconque des reven- dications précédentes, caractérisé en ce que le registre à décalage comprend une entrée spéciale (12; 12a), en plus des entrées alimentées par les amplificateurs dif- férentiels, notamment les comparateurs, cette entrée spéciale étant alimentée pour produire un bit initial ou de départ (SB) qui précède les bits d'information sur les zones de l'élément codé effectivement lues. 6. Dispositif selon l'une quelconque des reven- dications précédentes, caractérisé en ce qu'il comporte un transcodeur série (17) de conversion du code Gray en code binaire naturel opérant, sous le contrôle de l'u- nité de contrôle, la conversion des bits en code Gray sortant du registre à décalage en bits en code binaire naturel disponibles sur un étage de sortie (19; 19a) du dispositif de lecture. 7. Dispositif selon l'une quelconque des reven- dications précédentes, caractérisé en ce qu'il comporte un transcodeur parallèle (17a) de conversion du code Gray en code binaire naturel opérant la conversion des bits en code Gray sortant des triggers en bits en code binaire naturel disponibles sur un étage de sortie (19b) du dispositif de lecture. 8. Dispositif selon l'une quelconque des reven- dications précédentes, caractérisé en ce qu'il comporte un générateur de parité (18; 18a) qui engendre un bit de parité (PB) assurant que le nombre de "1" transmis par le registre à décalage à l'étage de sortie, éventuelle- ment à travers le transcodeur de code Gray en code bi- naire naturel, présente une parité déterminée (ce nombre est effectivement pair ou impair), ce bit de parité étant introduit après les bits d'information. 9. Dispositif selon l'une quelconque des reven- dications précédentes, caractérisé en ce qu'il comporte un compteur programmable apte à choisir le nombre de bits d'information utiles en fonction du nombre de pis- tes effectivement lues, ce compteur commandant, lors- qu'il existe, le générateur de parité pour la génération du bit de parité à l'instant désiré après le nombre de bits d'information sélectionné. 10. Dispositif selon l'une quelconque des reven- dications précédentes, caractérisé en ce qu'il comporte une mémoire tampon (20) recevant sur son entrée le bit le plus significatif (MSB) du registre à décalage pour chaque succession de bits correspondant à une position déterminée qui est lue, et un étage de sortie (21; 21a), connecté à la sortie de la mémoire tampon, pour la sor- tie de ce bit le plus significatif, la mémoire tampon étant contrôlée par l'unité de contrôle en ce qui con- cerne sa sortie. 11. Dispositif selon l'une quelconque des reven- dications précédentes, caractérisé en ce qu'il comporte un ensemble (23) de verrous d'entrée disposés entre la sortie des amplificateurs différentiels, notamment des comparateurs, et l'entrée du registre à décalage, de ma- nière à pouvoir transmettre les sorties des amplifica- teurs différentiels, respectivement des comparateurs, A un instant bien déterminé. 12. Dispositif selon l'une quelconque des reven- dications précédentes, caractérisé en ce qu'il comporte un inverseur (10; 10a) du bit le plus significatif, com- mandable pour réaliser, lorsqu'on le désire, l'inversion de ce bit avant qu'il soit appliqué au registre à déca- lage.