Brevet FR2580444A1 — publié le 19861017

"ETAGE DE COMMUTATION DU TYPE DARLINGTON NOTAMMENT POUR UN DECO- DEUR DE LIGNES D'UNE MEMOIRE". La présente invention concerne un étage de commutation du type Darlington comportant un premier transistor dont la base, qui constitue l'entrée de l'étage est susceptible de recevoir un signal de commande dont la tension varie entre un niveau dit de sélection et un niveau dit de non-sélection, et dont l'émetteur attaque la base d'un deuxième transistor dont l'émetteur qui constitue la sortie de l'étage est susceptible d'être relié à une première source de courant lorsque ledit signal logique de commande est à son niveau de sélection et à une deuxième source de courant d'intensité plus faible que la première lorsque ledit signal logique de commande est à son niveau de non-sélection. Un tel étage de commutation est couramment utilisé notam- ment comme étage de sortie à raison d'un par ligne d'un décodeur de lignes d'une mémoire rapide, la ligne sélectionnée étant par- courue par un courant de sélection important et les autres li- gnes par un courant de maintien considérablement plus faible. Lors d'un changement d'adresse à l'entrée du décodeur, correspondant à la sélection d'une ligne différente, le courant dans la ligne qui se désélectionne passe pendant une durée ap- pelée temps de désélection d'un niveau de courant élevé à un ni- veau considérablement plus faible et vice-versa pendant une du- rée appelée temps de sélection pour la ligne qui se sélectionne, les autres lignes rstant au même niveau de courant. Il est bien connu de l'homme de l'art que le temps de dé- sélection est plus long que le temps de sélection. Le temps d'accès mémoire est donc déterminé notamment par la capacité des étages de sortie du décodeur à assurer cette chute de courant dans le minimum de temps. L'invention se propose de diminuer le temps de désélec- tion des lignes en proposant un montage propre à faciliter l'évacuation des charges accumulées dans la base du - 2- deuxième transistor qui constitue le transistor de sortie du Darlington. L'idée de base de l'invention consiste à mettre en oeuvre une source de courant auxiliaire pour chaque ligne ainsi que deux branches raccordées à celle-ci et agencées de manière à ce que le courant auxiliaire soit aiguillé majoritairement vers la première branche lorsque la ligne correspondante est sélection- née, la première branche étant également raccordée à la base du transistor de sortie du Darlington. Ce courant passant dans la première branche est propre à activer la chute de courant en sortie du Darlington, de par sa contribution à l'évacuation des charges de la base du transistor de sortie du Darlington. D'autre part, lorsque la ligne est désélectionnée, la ma- jorité du courant auxiliaire passe dans la deuxième branche, ce qui permet d'augmenter le courant d'émetteur du transistor T2 et d'éviter, ainsi qu'on le montrera par la suite, une trop forte diminution de l'écart entre le niveaux haut et bas sur l'émet- teur du transistor de sortie du Darlington. L'invention est ainsi caractérisée en ce que, entre la base du deuxième transistor et ladite source de courant auxi- liaire dont l'intensité est comprise entre celle des deux pre- mières sources de courant, sont disposées une première et une deuxième diode en série et dans le sens direct qui constituent ladite première branche, et en ce qu'entre l'émetteur du deu- xième transistor et ladite source de courant auxiliaire est dis- posée une troisième diode dans le sens direct constituant ladite deuxième branche. - Le courant de la source de courant auxiliaire est avanta- geusement supérieur ou égal à 10% du courant de la deuxième source de courant, de manière à assurer une bonne efficacité de l'évacuation des charges du deuxième transistor. Dans le cas o l'étage de commutation selon l'invention est mis en oeuvre en tant qu'étage de sortie des modules de sé- lection de lignes d'un décodeur de lignes d'une mémoire à n li- gnes comportant n modules de sélection délivrant chacun un signal logique de sortie, le signal logique de sortie d'un des- - 3 - dits modules -sélectionné par une adresse introduite dans le dé- codeur étant à son niveau haut et les signaux logiques de sortie des (n-l) autres modules à leur niveau bas, l'invention se ca- ractérisé en ce que le signal logique de sortie de chacun des modules est introduit à l'entrée d'un étage tel que défini ci- dessus et sa sortie est connectée à un conducteur de sélection de lignes de la mémoire. L'invention sera mieux comprise à la lecture de la des- cription qui va suivre donnée à titre d'exemple non limitatif en liaison avec les dessins qui représentent: - la figure 1, un mode de réalisation de l'invention dans un dé- codeur de lignes d'une mémoire - les figures 2a et 2b, les deux modes de courant dans les deux branches du circuit selon l'invention respectivement pour une ligne sélectionnée et une ligne non sélectionnée. - les figures 3a et 3b les allures de courbes de chute de cou- rant en différents points du Darlington selon que celui-ci est respectivement dépourvu et pourvu du circuit selon l'invention. La figure 1 représente un module de décodage de l'adresse d'une ligne donnée d'une mémoire. Il y a autant de modules que de lignes dans la mémoire. Le décodage est du type à diodes et est réalisé par un transistor NPN multi-émetteurs To dont la ba- se est couplée au collecteur, soit directement soit comme repré- senté à travers une résistance RO, une résistance R1 étant dis- posée entre le collecteur de To et la masse, en série avec la résistance R0 si celle-ci est présente. Les émetteurs du tran- sistor To sont connectés de manière connue à des lignes d'adres- sage, de telle sorte que le transistor TO puisse reconnaître une adresse affichée à l'entrée du décodeur et correspondant à la sélection de ladite ligne. Lorsque ladite ligne est ainsi sélec- tionnée, le transistor To est bloqué et aucun courant ne passe dans les résistances R0 et R1. Le collecteur du transistor To est alors au potentiel de la masse (niveau haut). Pour toutes les autres adresses, qui correspondent aux cas o ladite ligne est non-sélctionnée, le transistor To est passant par un moins un de ses émetteurs et est traversé par un courant I déterminé. -4- Le collecteur du transistor TO se trouve alors au potentiel -(RO + Rl) I (niveau bas). Comme la ligne sélectionnée de la mémoire consomme un courant relativement important, on utilise généralement pour chaque module un étage de sortie comprenant deux transistors NPN T1 et T2 montés en Darlington, le transistor d'entrée T1 ayant sa base connectée au collecteur du transistor TO et son collec- teur à la masse, et le transistor de sortie T2, de grandes di- mensions relativement à T1, ayant son collecteur connecté à la masse et son émetteur au conducteur de ligne 10 correspondant de la mémoire. Lorsque la ligne est sélectionnée, celle des mémoires M1, M2... qui est sélectionnée par des conducteurs de colonne est traversée par un courant de sélection relativement important, et les autres cellules par un courant de maintien Io. L'étage de sortie doit fournir un courant Il relativement important, par exemple 5600 microampères. Lorsque la ligne n'est pas sélectionnée, les cellules sont traversées seulement par le courant de maintien I0 relati- vement faible par exemple 300 microampères fournis à la ligne par une source de courant appropriée. On notera par ailleurs qu'en général on dispose entre la base et l'émetteur de T2 une résistance R2 choisie de manière à être traversée par une fraction du courant Io. Lors d'une commutation, une des lignes non-sélectionnées passe au mode sélectionné, alors que la ligne sélectionnée doit se désélectionner. Cette désélection a pour effet que le tran- sistor de sortie T2 voit son courant chuter de I1 à Io. La mon- tée en courant se fait plus rapidement que la chute de courant, celle-ci étant notamment freinée par l'accumulation de charges dans la base du transistor T2, lequel est de grandes dimensions pour pouvoir fournir le courant I1. L'invention consiste ainsi en un aiguillage pour un cou- rant ausiliaire propre à réaliser ladite évacuation des charges de la base du transistor T2 dans la structure connue dé- crite ci-dessus. -- 5 -- Cet aiguillage de courant comporte une première branche comprenant en série deux diodes D1 et D2 disposées en série et dans le sens direct entre la base du transistor T2 et la source de courant auxiliaire I (point A) et une deuxième branche com- prenant une diode D3 disposée dans le sens direct entre l'émet- teur du transistor T2 et la source de courant auxiliaire I (point A). Ces diodes peuvent être avantageusement constituées par la jonction émetteur-base de transistors NPN de dimensions voi- sines de celles du transistor T1, dont la base et le collecteur sont court-circuités et dont les émetteurs sont disposés en di- rection de la source de courant auxiliaire I. Les figures 2a et 2b permettent d'illustrer la réparti- tion du courant entre les deux branches de l'aiguillage respec- tivement lorsque la ligne représentée est sélectionnée ou non. Dans la suite de la description, C désigne le point com- mun au collecteur de To et à la base de T1, B le point commun à l'émetteur de T1 et à la base de T2, et E la sortie d'émetteur de T2, connectée au conducteur de ligne 10. Le point D désigne le point commun aux diodes D1 et D2. Dans l'état sélectioné (fig. 2a) l'émetteur de T2 est traversé par un courant Ies, la première branche D1, D2 par un courant il, la deuxième branche D3 par un courant i2, et la li- gne de mémoire est traversée par uncourant I1. L'équilibre des courants aux points A et E donne les relations suivantes: Ie + i' Il + i2 et il + i2 = I. avec i' VBE avec VBE u 0,8 V pour un transistor bipo- laire. R2 T2 est traversé par un courant relativement important. Sa chute de tension base-émetteur est donc importante, et surtout, elle est plus importante que celle aux bornes de D1 qui ne peut être parcouru que le courant I fourni par la source de courant auxiliaire que l'on choisit largement inférieur à I1. La condition à remplir peut s'exprimer approximativement en posant que la chute de tension base-émetteur de T2 lorsqu'il est par- couru par du courant Il est supérieure à celle dans la diode D1 - 6 - lorsqu'elle est parcourue par le courant I. On peut jouer sur- tout sur la dimension relative des émetteurs de D1 et de T2, la valeur du courant I étant essentiellement choisie pour son apti- tude à évacuer les charges accumulées dans la base de T2. Le potentiel au point E est dès lors plus faible qu'au point D. Comme D2 et D3 ont des caractéristiques courant-tension similaires, il en résulte que le courant i1 est supérieur au courant i2, dans un rapport 2n si la différence de tension entre D et E est de n x 18 mV. Donc, lorsque la ligne est à l'état sé- lectionné, le courant auxiliaire I est dirigé vers la première branche Di, D2. A titre d'exemple, on prend R2 = 4 kJL, d'o i' = 200 microampères, Il = 5600 microampères, I = 700 microampères. D1 et T2 sont dimentionnés de telle sorte que, dans ces conditions i1 = 600 microampères et i2 = 100 microampères. On a alors Ie = 5500 microampères. Dans cet exemple, il est légèrement supérieur au dizième de Ic. Lorsque la ligne se désélectionne en réponse à un chan- gement d'adresse à l'entrée du décodeur, le courant i1 est mis à profit pour décharger les charges accumulées dans la base du transistor T2, ce qui augmente la rapidité de la commutation. Les figures 3a et 3b illustrent ce phénomène. Sur ces fi- gures, on a figuré les variations des tensions aux points C, B et E en se remenant à un même niveau de tension. En fait, les points B et E sont respectivement plus bas de 800 mV environ que les points C et B. A la figure 3a, (art antérieur) la chute de tension au point C est rapide, mais par contre celle au point B est beau- coup plus lente. La chute de tension au point E suit celle au point B avec un léger décalage temporel. L'aire comprise entre les courbes aux points B et C est représentative de l'effet né- gatif du stockage des charges dans la base du transistor T2. A la figure 3b, au contraire le courant i1 permet d'accé- lérer la chute de tension au point B, celle-ci s'opérant mainte- nant pratiquement avec la même pente qu'au point C. La chute de - 7 tension au point E suit comme précédemment celle au point B. On gagne donc en temps de commutation lors de la désélection, ce qui diminue le temps d'accès de la mémoire. La figure 2b représente le cas o la ligne est non-sélec- tionnée. L'émetteur de T2 est traversé par un courant I'e et les deux branches respectivement par des courant i'1 et i'2. Comme précédemment, on a les relations: I'e + i' = I0 + i'2 et i'i + i'2 = I T2 étant un transistor de grandes dimensions, sa chute de ten- sion base-émetteur VBE est plus faible à courant égal que dans la diode D1. De ce fait, la situation est inversée par rapport au cas précédent et la tension au point E est légèrement supé- rieure à celle du point D. La majeure partie du courant auxi- liaire I passe dans la diode D3 qui constitue la deuxième bran- che de l'aiguillage. Par exemple, avec I0 = 300 microamperes et les mêmes autres paramètres que précédemment, on a i'1 = 200 mi- croampères, i'2 = 500 microampères, et donc I'e = 600 microampè- res. En mode non sélectionné, I'e = (IO - i') + i'2 alors qu'en l'absence du circuit d'aiguillage de courant selon l'in- vention, on aurait I'e = Eo - i', à savoir 100 microampères dans l'exemple précité. Par conséquent, avec le circuit d'aiguillage selon l'in- vention, la chute de tension base-émetteur du transistor T2 en mode nonsélectionné est nettement plus importante que dans l'art antérieur, ce qui diminue la tendance du transistor de sortie T2 à rapprocher le niveau bas et le niveau haut. Supposons que le niveau haut H8 au point B est à -800 mV et le niveau bas 88 à -2000 mV, soit un écart nominal de 1200 mV. Avec le circuit de l'art antérieur, le courant traver- sant le transistor en mode sélectionné est 5400 microampères et microampères en mode non sélectionné, soit un rapport 1 à 54. L'écart entre les niveaux haut EH et bas EB au point H est réduit de 105 mV par rapport à l'écart nomi- nal, et a donc pour valeur 1095 mV. Avec le circuit selon l'invention, le rapport entre le - 8 - courant traversant l'émetteur -de T2 en mode sélectionné et non sélectionné est nettement plus faible. Pour l'exemple ci-des- sous, le courant d'émetteur Ie en mode sélectionné à pour valeur 5500 microampères et le courant I'e en mode non-sélectionné a pour valeur 600 microampères, soit un rapport de 1 à 9,2 envi- ron, soit une réduction de l'écart nominal de 58 mV seulement lequel a dans ce cas pour valeur 1142 mV. Selon l'invention, on peut mettre en oeuvre (fig.l) un transistor T3 dont l'émetteur est au point B dont le collecteur à la masse et dont la base reçoit une tension de référence V3. Cette tension de référence V3 est commune à toutes les lignes et a un niveau tel qu'elle évite au moins dans une large mesure les rebondissements indésirables de la tension du niveau de non sé- lection pouvant intervenir sur les étages non-sélectionnés et qui restent non-sélectionnés lors d'un changement d'adresse, correspondant par exemple au changement de ligne d'une mémoire. La mise en oeuvre d'une telle tension de référence figure dans la demande de brevet français déposée le même jour que la pré- sente demande par la Demanderesse et intitulée "Décodeur h dio- des notamment utilisable dans une mémoire bipolaire". L'invention ne se limite pas au mode de réalisation dé- crit et représenté. Elle peut être mise en oeuvre dans tout éta- ge de commutation présentant un régime de courant fort et un ré- gime de courant faible nettement différenciés. Dans le cas de sa mise en oeuvre dans un décodeur de lignes d'une mémoire à raison d'un étage de commutation par ligne, on notera que la nécessité d'utiliser une source de courant auxiliaire par ligne le destine plus particulièbrement aux mémoires rapides présentant un nombre réduit de lignes (jusqu'à 10 environ). - 9 - REVENDICATIONS: 1. Etage de commutation du type Darlington comportant un premier transistor dont la base qui constitue l'entrée de l'éta- ge est susceptible de recevoir un signal logique de commande dont la tension varie entre un niveau dit de sélection et un ni- veau dit de non sélection, et dont l'émetteur attaque la base d'un deuxième transistor dont l'émetteur, qui constitue la sor- tie de l'étage est susceptible d'être relié à une première sour- ce de courant lorsque ledit signal logique de commande est à son niveau de sélection et à une deuxième source de courant d'inten- sité plus faible que la première lorsque ledit signal logique de commande est à son niveau de non-sélection caractérisé en ce qu'entre la base du deuxième transistor (T2) et une source de courant auxiliaire d'intensité (I) comprise entre celle des deux premières sources de courant (IO, Il) sont disposées une première (DI) et une deuxième (D2) diode en série et dans le sens direct constituant une première branche et en ce qu'entre l'émetteur du deuxième transistor (T2) et ladite source de courant auxiliaire (I), est disposée une troisième diode (D3) dans le sens direct constituant une deuxième branche de telle sorte que, lors de la commutation du signal de commande entre son niveau de sélection et de nonsélection, les charges stockées dans la base (B) du second transistor (T2) soient évacuées par le courant de la troisième source de courant (I) dont la majeure partie passe dans la première branche (D1, D2). 2. Etage de commutation selon la revendication 1, caractéri- sé en ce que le deuxième transistor (T2) comporte entre son émetteur et sa base une résistance (R2) dont la valeur est telle que le courant qui la traverse a pour valeur une fraction du courant de la troisième source de courant (IO). 3. Etage de commutation selon une des revendications 1 ou 2, caractérisé en ce que le courant de la source de courant auxi- liaire (I) est supérieur ou égal à 10% du courant de la deuxième source. 4. Etage de commutation selon une des revendications 1 à 3, caractérisé en ce qu'au moins une desdites diodes (D1, D2, D3) - 10 - est constituée par la jonction-émetteur-base d'au moins un troi- sième transistor dont la base et le collecteur sont court-cir- cuités. 5. Etage de commutation selon une des revendications précé- dentes caractérisé en ce qu'il comporte un troisième transistor (T3) dont l'émetteur attaque la base du deuxième transistor (T2) et dont la base reçoit une tension de référence (V3) dont la va- leur est telle qu'elle évite au moins dans une large mesure des rebondissements du niveau de non-sélection lors d'un changement d'adresse.