Brevet FR2582892A1 — publié le 19861205

DISPOSITIF DE DETECTION AVEC RETARD ET EPJTEGRATION EN PHASE La présente invention concerne un dispositif de détection avec retard et intégration en phase. Selon l'art antérieur, on connait de tels dispositifs qui comportent généralement plusieurs barrettes linéaires de détecteurs, paral lèves les unes aux autres. Il y a un mouvement relatif entre les détecteurs et l'image à analyser c'est-à-dire que les détecteurs d'une même ligne reçoivent de façon séquentielle un même point de l'image à analyser. On somme en synchronisme avec le défilement les informations recueillies sur les différents détecteurs. Ce type de dispositif est connu dans la littérature anglosaxonne sous le nom de "Time Delay Integration" ou TDI. Il permet de multiplier le temps d'intégration par un facteur N égal au nombre de détecteurs de chaque ligne. Comme les bruits de lecture s'ajoutent de façon quadratique on obtient un gain sur le rapport signal sur bruit égal à son. Dans l'art antérieur, on dispose généralement entre chaque ligne de détecteurs un registre à décalage à transfert de charge, dont les entrées latérales reçoivent les signaux délivrés par les détecteurs d'une même ligne. Ce registre assure l'addition en synchronisme des signaux des détecteurs d'une même ligne. Le problème qui se pose est que ces registres à entrées latérales, placés entre les lignes de détecteurs, sont très encombrants. Ce problème est particulièrement critique lorsque le dispositif de détection est utilisé dans l'infra-rouge. Dans ce domaine spectral, le flux de photons reçu par le dispositif est considérable et il en est de même du nombre de charges électriques à véhiculer dans chaque registre. On est donc conduit à augmenter la largeur des registres pour pouvoir stocker toutes les charges. La présente invention permet de résoudre ce problème. Selon l'invention, on n'utilise plus de registres à entrées latérales placés entre les lignes de détecteurs. On utilise pour chaque ligne de détecteurs un dispositif à transfert de charge qui est relié par une seule connexion, ou éventuellement par deux connexions, aux détecteurs ce qui permet de placer ce dispositif, hors de la zone photosensible, ailleurs qu'entre les ligne de détecteurs. Ainsi, on dispose de plus de place au niveau de la zone photosensible ce qui permet par exemple d'augmenter le temps d'intégration des charges et donc d'améliorer les performances du dispositif. D'autre part, dans l'art antérieur, les registres à décalages à entrées latérales placés entre les lignes de détecteurs adoptaient le même pas pour leurs étages que le pas entre détecteurs. Selon l'invention, les dispositifs à transfert de charge ne sont plus placés entre les lignes de détecteurs ce qui permet de fixer le pas de leurs étages sans tenir compte du pas entre détecteurs. Dans certains cas, on peut être amené à utiliser un pas de 25 micromètres entre étages du dispositif alors que Se pas entre les détecteurs est de 100 micromètres. On diminue ainsi la longueur des dispositifs à transfert de charge, donc leur encombrement. L'efficacité de transfert se trouve améliorée. La présente invention concerne un dispositif de détection avec retard et intégration en phase comportant des détecteurs disposés selon des lignes et des colonnes, des moyens de stockage des charges étant associés à chaque détecteur, et les détecteurs d'une même ligne recevant de façon séquentielle un même point de l'image, des moyens retardant les informations issues des détecteurs d'une même ligne pour les additionner en synchronisme, caractérisé en ce que:: - un registre à décalage adresse séquentiellement chaque colonne de détecteurs; - lesdits moyens retardant les informations sont constitués par un dispositif à transfert de charge associé à chaque ligne de détecteurs, qui reçoit séquentiellement sur une même connexion les informations stockées par les détecteurs d'une même ligne, ces dispositifs à transfert de charge n'étant pas positionnés entre les lignes de détecteurs et chaque dispositif à transfert de charge ayant sa sortie renvoyée vers son entrée de façon à ré-injecter dans le dispositif l'information précédemment reçue d'un détecteur en phase avec celle reçue du détecteur suivant de la même ligne. La présente invention concerne un dispositif de détection avec retard et intégration en phase qui peut être utilisé aussi bien dans le spectre visible que pour détecter, par exemple, des rayons X ou un rayonnement infra-rouge. La description suivante va être effectuée dans le cas particulier de dispositifs sensibles dans l'infra-rouge dans la bande spectrale 8 - 12 micromètres où le problème précédemment énoncé est particulièrement critique. D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent; - la figure 1 Je schéma d'un mode de réalisation d'un dispositif de détection avec retard et intégration en phase selon l'invention;; - la figure 2, une vue de dessus d'un mode de réalisation sous forme intégrée des différents éléments associés à chaque détecteur - la figure 3, une vue de dessus d'un mode de réalisation sous forme intégrée du dispositif à transfert de chargeassocié à chaque ligne de détecteurs - les figures 4a à d, et 6a a' e des vues en coupe à travers les dispositifs des figures 2 et 3 et des schémas illustrant Je fonctionnement de ces dispositifs; - les figures Sa à i, les diagrammes de différents signaux d'horloge appliqués au dispositif selon l'invention; - la figure 7, le schéma d'un autre mode de réalisation d'un dispositif de détection avec retard et intégration en phase selon l'invention;; - la figure 8 une vue de dessus d'un autre mode de réalisation sous forme intégrée du dispositif à transfert de charge associé à chaque ligne de détecteurs - les figures 9a à h, les diagrammes de différents signaux d'horloge appliqués à un mode de réalisation du dispositif selon l'invention. Sur les différentes figures, les mêmes repères désignent les mêmes éléments, mais, pour des raisons de clarté, les cotes et proportions de divers éléments ne sont pas respectées. La figure 1 représente de façon schématique un mode de réalisation d'un dispositif de détection avec retard et intégration en phase selon l'invention. Le dispositif de la figure 1 ne comporte que deux lignes de quatre détecteurs désignés par les références A1 B1, C1 D1 et A2 B2, C2, D2. Il est bien entendu que le dispositif selon J'invention comporte, de façon concrète, une multitude de lignes, par exemple 200 lignes, chaque ligne comportant de nombeux détecteurs, par exemple 8 détecteurs. Les détecteurs A1, B1 C1, D1, A2, B2 C2, D2 sont disposés selon des lignes et des colonnes. Dans Je cas de la détection infra-rouge, les détecteurs sont réalisés sur un substrat semi-conducteur différent de celui sur lequel sont réalisés les autres éléments, tels que C, T1, T2 et le dispositif 2 sur la figure 1. Ata partie supérieure de la figure 1, on a indiqué par une flèche, allant de gauche à droite, Je sens du défilement relatif de l'image à analyser devant les détecteurs. Chaque point de l'image à analyser est donc vu successivement par les détecteurs Al, B1 C1 puis D1 pour la ligne inférieure et A2 B2 C2 puis D2 pour la ligne supérieure. A chaque détecteur sont associés: - des moyens de stockage des charges symbolisés sur la figure 1 par une capacités C; - un élément d'injection des charges des détecteurs dans les capacités C qui est symbolisé par des transistors MOS T2. Ces transistors T2 sont reliés entre un détecteur et une borne de chaque capacité C, l'autre borne de la capacité C étant à la masse ou à un potentiel constant. Les grilles des transistors T2 associés aux détecteurs d'une même ligne sont reliées les unes aux autres et reçoivent une tension de commande qui laisse ces transistors conducteurs pendant au moins une partie du temps de lecture; - un élément interrupteur- commandé par un registre à décalage 1 qui adresse séquentiellement chaque colonne de détecteurs. Cet élément interrupteur est symbolisé sur la figure I par un transistor MOS T1. Ces transistors T1, excepté celui qui est associé au dernier détecteur, sont reliés entre la borne de chaque capacité C qui n'est pas à la masse et une connexion commune aux détecteurs d'une même ligne et reliée à une entrée E1 du dispositif à transfert de charge 2 associé à cette ligne. Les grilles des transistors T1 sont commandées par les sorties R1, R2 R3 R4 du registre 1. A l'extérieur de la zone photosensible, on trouve les dispositifs à transfert de charge 2 associés à chaque ligne de détecteurs. Pour diminuer l'encombrement on peut disposer les dispositifs à transfert de charge 2 en quinconce. Le fonctionnement de ces dispositifs sera expliqué de façon détaillée avec la description des figures 2 à 6. On voit sur la figure 1 que chaque dispositif à transfert de charge 2 a sa sortie reliée à une deuxième entrée E2. On ré-injecte ainsi dans le dispositif l'information précédemment reçue d'un détecteur en phase avec celle reçue du détecteur suivant de la même ligne. On constate aussi sur la figure 1 que l'information provenant des détecteurs D1 et D2 est reliée directement à la sortie des dispositifs à transfert de charge 2 associées à chaque ligne de détecteurs. La figure 2 est une vue de dessus d'un mode de réalisation sous forme intégrée des différents éléments reliés à chaque détecteur et qui sont représentés symboliquement sur la figure 1 par les transistors MOS T1 et T2 et la capacité C. Sur la figure ?, on n'a représenté que les éléments reliés aux détecteurs Al, B1, C1 et D1 de la figure 1. En haut de la figure 2, on a représenté des contacts métalliques 3 reliés aux détecteurs A1 B1, C1 et D1 qui ne sont pas représentés. Dans Se cas d'un rayonnement infra-rouge, ces détecteurs sont en général des photo-diodes. Chaque contact 3 est relié à une diode dl intégrée dans un substat semi-conducteur 4 grâce à une ouverture 5 réalisée dans l'isolant 6 protégeant la surface du substrat semi-conducteur. La figure 4a - partie gauche - est une vue en coupe selon l'axe a a' indiqué sur la figure 2 où sont représentés les éléments 3, 4, d dont il vient d'être question. A la suite des diodes di on trouve deux grilles G1 et G2 qui reçoivent des tensions de polarisation constantes YGî et VG2, puis des grilles G3 qui comme on le voit sur Sa figure 2 sont propres à chaque détecteur. Des zones d'isolement d assurent le transfert des charges provenant d'un détecteur donné sous les grilles G1 et G2 puis sous la grille G3 propre à ce détecteur. Il est possible d'utiliser des tensions de polarisation VGI et VG2 pulsées. Par exemple, on peut adapter le temps d'intégration des charges en cas de suréclairement en faisant passer la tension V, 1 au niveau bas. De même, on peut faire passer la tension VG2 au niveau bas pour améliorer le transfert des charges. Les grilles G3 sont commandées par les sorties R1, R2, R3 R4 du registre 1. Après les grilles G3, on trouve une diode d2 associée à chaque détecteur. Une connexion 7 relie grâce à des ouvertures 8 à travers la couche d'oxyde 6, les diodes d2 associées aux détecteurs d'une même ligne, excepté la dernière diode D1, à une entrée E1 du dispositif à transfert de charge 2 associé à cette ligne de détecteurs. La figure 3 est une vue de dessus d'un mode de réalisation sous forme intégrée du dispositif à transfert de charge 2 associé à chaque ligne de détecteurs. La figure 3 représente un mode de réalisation du dispositif 2 utilisant un procédé connu d'injection des charges dans un dispositif à transfert de charge. On peut utiliser diverses variantes du dispositif 2 en modifiant la façon dont sont injectées les charges ce qui entraîne de légères modifications de structures. Comme on l'a vu sur la figure 1, ce dispositif comporte deux entrées E1 et E2. Les figures 4a - partie droite - et 6a sont des vues en coupe selon les axes b b' et c c' qui montrent la structure des entrées du dispositif 2. Les entrées E1 et E2 comportent chacune une diode d3 et d4 suivie par une série de grilles de capacités MOS. La diode d3 est reliée à la connexion 7. Elle est suivie par une grille G4 portée à un potentiel constant VG4. La diode d4 reçoit une tension de polarisation Vd4, pulsée et représentée sur la figure Si. Elle est suivie par une grille G5 qui reçoit par la connexion 9 la tension de sortie du dispositif 2, et par une grille G6 qui reçoit une tension de polarisation constante VG6 On voit sur la figure 3 qu'après les grilles G4 G5 et G6 les deux entrées E1 et E2 comportent encore un couple de grilles propre à chaque entrée et ensuite des couples de grilles situées sur un seul canal où débouchent les charges provenant des deux entrées E1 et E2. Ces couples de grilles reçoivent des signaux d'horloge en opposition de phase Qll et t représentés sur les figures Se et-f. Le dispositif à transfert de charge représenté sur la figure 3 comporte également une diode de sortie d6 reliée à un étage de lecture comportant une capacité de lecture C1 un transistor MOS de remise à zéro T3 de la capacité qui reçoit un signal d'horloge ~R représenté sur Sa figure 5g et une tension de polarisation constante V La diode de sortie d, est également reliée à un dispositif de lecture des charges constitué de deux transistors MOS T4 et T5 montés en suiveur qui délivrent un signal de sortie S. Ce signal de sortie S peut être ré-injecté vers l'entré E2 par J'intermédiaire de la connexion 9 ou envoyé vers la sortie du dispositif. Cette alternative est symbolisée sur la figure 3 par un interrupteur qui reçoit le signal d'horloge #L représenté sur la figure 5h. Le dispositif à transfert de charge 2 de la figure 3 comporte également une diode d5 suivie par une grille G7 à un potentiel constant VG7 qui permet l'injection de charges provenant du dernier détecteur D1. On a pris comme exemple dans la description le cas d'un substrat de type P, auquel !'on applique des tensions de commande qui lorsqu'elles sont au niveau haut sont positives. Les figures 4b à ci et 6b à e illustrent le fonctionnement du dispositif selon l'invention et représentent les potentiels dans le substrat semi-conducteur à différents instants. La figure 4b montre l'intégration sous la grille G2 de charges provenant du détecteur D1. Les charges injectées à travers la diode dl traversent le canal situé sous la grille G1 et s'accumulent dans un puits de stockage situé sous la grille G2. La figure 4c montre le transfert des charges stockées sous la grille G2 dans Je dispositif à transfert de charge. Ce transfert est déclenché par la modification du potentiel appliqué à la grille G3 reliée à la sortie R1 du registre 1 et qui reçoit la tension VR1 Sur les figures Sa à ci, on à représenté les tensions sur les sorties R1 à R4 du registre 1. Le passage de R1 au niveau haut permet le transfert des charges vers la diode cri3 et la grille G4. Le passage au niveau haut de ~1 permet Je transfert de ces charges vers Je reste du dispositif 2. Sur la figure 4ci, ~2 est au niveau haut et ~1 est au niveau bas. Il y a transfert des charges sous un couple d'électrodes relié à La figure 6b représente les potentiels dans le substrat à un instant où le signal Vd4 est au niveau bas. La grille G5 reçoit par la connexion 9 le signal disponible en sortie du dispositif 2. Le signal est au niveau bas. La figure 6c représente les potentiels à un instant où le signal Vdrr est au niveau haut. La quantité de charge stockée sous la grille G6 est directement fonction du signal transmis par la connexion 9. La figure 6d représente les potentiels dans le substrat à un instant où le signal d'horloge ~1 est au niveau haut. Les charges stockées sous la grille G6 sont transférées sous un couple d'électrodes recevant le signal ~2 puis sous un couple d'électrodes recevant le signal ~1- -voir la figure 6e. Sur les figures Sa à i, on a représenté les tensions VR1 VR2 VR3, VR4 disponibles sur les sorties R1 à R4 du registre 1, puis les signaux d'horloge ~1 et #2 quicotnmandent le transfert dans les dispositifs à transfert de charge 4 les signaux ~R et ~L appliqués en sortie des registres 2 et le signal Vd4 appliqué à la diode dq. Il faut signaler que sur les figures Sa à i comme sur les figures 9a à h, les tensions varient entre un niveau haut et un niveau bas qui peuvent correspondre à des valeurs différentes. On constate que les signaux VR1 et VR4 sont confondus. Cela provient du fait que les signaux issus des derniers détecteurs D1, D2, D3... ne transitent pas par le dispositif à transfert de charge. Il est donc possible, alors que les signaux issus de ces détecteurs sont envoyés vers la sortie du registre, d'envoyer vers l'entrée E1 du registre les signaux issus des premiers détecteurs A1, A2, A3... Le signal ~L qui est représenté sur la figure 5h lorsqu'il est au niveau bas produit le transfert du signal S sur la connexion 9 de façon à ce que ce signal soit ré-injecté vers entrée E2. Lorsque les signaux issus des détecteurs A1, Bt, C1 ont été retardés et sommés dans le dispositif à transfert de charge 2, le signa! ~L passe au niveau haut. Ce passage de ~L au niveau haut a lieu alors que le signal VR4 est passé du niveau haut au niveau bas. On dispose alors sur la diode d5 du signal provenant du détecteur D1 et sur la diode d des signaux cumulés des détecteurs A1 B1, C1, D1 pour Je même point de l'image. Le signal S résultant est transmis vers l'extérieur du dispositif à transfert de charge. Le signal ~R qui est représenté sur la figure 5g passe au niveau haut après le passage de XL au niveau bas. Pour obtenir un fonctionnement satisfaisant, il faut adapter simultanément les valeurs de différents paramètres tels que le nombre d'étages des dispositifs à transfert de charge 2, les fréquences de fonctionnement du registre 1, des dispositifs 2, la vitesse de défilement de l'image. Dans le cas des figures 1 à 6, l'information provenant du détecteur A1 est transférée dans le dispositif 2 et ré-introduite sur l'entrée E2 en synchronisme avec l'arrivée sur l'entrée E1 de l'information provenant du détecteur B1 correspondant au même point de l'image. Il y a sommation dans le dispositif 2 des informations provenant des détecteurs A1 et B1. Cette information cumulée est à nouveau transférée dans le dispositif 2, et ré-introduite sur l'entrée E2 en même temps que l'entrée E1 reçoit l'information provenant dudétecteur C1 pour un même point de l'image. Il y a sommation dans le dispositif 2 des informations provenant des détecteurs A1, B1 et C1. Les informations provenant des détecteurs A1, B1 et C1 se trouvent sommées avec l'information provenant du détecteur D1 pour un même point de l'image qui est injectée directement à la sortie du dispositif sur la diode ci5. On dispose donc d'un signal S, qui est le cumul des informations délivrées par les détecteurs Al, B1, C1 et D1, d'une même ligne pour un même point de l'image. Ce signal S est transmis à l'extérieur du dispositif à transfert de charge 2. Il est bien entendu que les dispositifs à transfert de charge 2 traitent simultanément les informations des détecteurs d'une même ligne concernant divers points de l'image. Les figures 7 à 9 illustrent diverses variantes du dispositif précédemment décrit. La figure 7 représente le schéma d'un mode de réalisation du dispositif selon l'invention. -Ce schéma diffère de celui de la figure 1 notamment parce qu'on n'a représenté qu'une seule ligne de détecteurs Al, B1 C1 et D1 mais aussi parce qu'il comporte deux variantes qui vont être exposées dans ce qui suit. L'une des variantes consiste à faire transiter par le dispositif à transfert de charge 2 l'information provenant du dernier détecteur D1. Cette modification amène à modifier le signal de commande VR4 qui est représenté sur la figure 9d. Le signal VR4 n'est plus confondu avec le signal VRî On voit sur les figures 9a à d que les signaux VR1 VR2 VR3 et VR4 passent séquentiellement au niveau haut. Cette variante conduit à augmenter le nombre d'étages du dispositif à transfert de charge 2 pour que les informations provenant des divers points de l'image ne soient pas confondues dans le registre. Ainsi par exemple, on peut utiliser des dispositifs à transfert de charge 2 comportant 10 étages lorsque l'information des détecteurs D1, D2, D3... est envoyée directement à la sortie de ces dispositifs. Alors que lorsque l'informtion de ces détecteurs transiste dans les dispositifs 2, il faut utiliser 13 étages. Une autre variante du dispositif de la figure 7 concerne l'interposition d'un étage de lecture des charges entre l'entrée E1 du dispositif à transfert de charge 2 et la connexion 7 qui véhicule séquentiellement l'information provenant des détecteurs d'une même ligne. Cet étage de lecture comporte une capacité C2 de stockage des charges transmises par la connexion 7. Les charges accumulées sur la capacité C2 sont converties en tension au moyen d'un amplificateur constitué de deux transistors T6 et T7. Ces deux transistors sont par exemple des transistors MOS montés en série. L'entrée se fait sur la grille de T6 qui reçoit sur l'une de ses électrodes une tension de polarisation constante V8. Le transistor T7 est relié à la masse. Sa grille reçoit une tension de polarisation constante V7. C'est le point commun aux transistors T6 et T7 qui constitue la sortie de cet amplificateur reliée à l'entrée E1 du dispositif 2. Un transistor MOS T8 permet la remise à zéro périodique de la capacité C2. Ce transistor reçoit sur sa grille le signal d'horloge JR représenté sur la figure 9g. L'une de ses électrode reçoit une tension de polarisation constante V6 et qui commande aussi le transistor T3 relié à la sortie du dispositif 2. Sur la figure 8, on a représenté une vue de dessus d!un mode de réa!isation sous forme intégrée du dispositif à transfert de charge associé à chaque ligne de détecteurs. Ce mode de réalisation du dispositif 2 est utilisé dans Je cas de la figure 7 où un étage de lecture précède le dispositif 2. Dans ce cas, les deux entrées E1 et E2 du dispositif 2 sont identiques et semblables à l'entrée E2 du dispositif de la figure 3. Les entrées E1 et E2 comportent donc deux diodes d3 et d4 qui reçoivent une tension de polarisation Vd4. Chacune de ces diodes est suivie par une grille G4 et G5. La grille G4 suit la diode d3. Cette grille G4 est reliée à la sortie du dispositif de lecture constitué par les transistors T6 et T7. La grille G5 suit la diode d4. Comme dans Je cas de la figure 3, cette grille G5 est reliée par la connexion 9 à la sortie du dispositif 2. Les grilles G4 et G5 sont suivies par une grille G6 portée à une tension constante VG6 Les entrées E1 et E2 ont dans ce mode de réalisation le même type de fonctionnement que celui de l'entrée E2 tel qu'il est exposé sur les figures 6a à 6e. L'intérêt de ce mode de réa!isation est que l'utilisation d'un étage d'amplification avant l'entrée du dispositif 2 permet si l'on utilise un gain inférieur à 1 de diminuer la quantité de charges à véhiculer par les dispositifs 2. On arrive ainsi à diminuer encore l'encombrement des dispositifs à transfert de charge 2. Sur les figures 9a à h, on a représenté les signaux d'horloge VRI à VR4, puis ~1, @2, @R et VD4. Comme cela a été déjà expliqué, le mode de réalisation des figures 7 et 8, entraîne une modification du signal VR4 qui n'est plus confondu avec VR1. On a signa!é que le dispositif selon l'invention peut être utilisé aussi bien dans Je spectre visible que pour détecter un rayonnement infra-rouge. Dans le cas de la détection du visible, les détecteurs sont des photodiodes ou/et des photo-MOS. Ces détecteurs sont associés à des moyens de stockage qui peuvent être constitués par les détecteurs eux-mêmes. Par exemple, pour être utilisé dans le visible le dispositif de la figure 2 doit être modifié. Les grilles G1 et les diodes d1 sont supprimées. Le reste du dispositif de la figure 2 n'a pas à être modifié. Les détecteurs -peuvent être constitués par des photo-MOS constitués par les grilles G2 ou par des photo-diodes précédant des photo-MOS constitués par les grilles G2 ou seulement par des photo MOS constitués par les grilles G2. REVENDICATIONS 1. Dispositif de détection avec retard et intégration en phase comportant des détecteurs (A1, B1 C1 D1 A2 B2, C2 D2...) disposés selon des lignes et des colonnes, des moyens de stockage des charges (C) étant associés à chaque détecteur, et les détecteurs d'une même ligne recevant de façon séquentielle un même point de l'image, des moyens retardant les informations issues des détecteurs d'une même ligne pour les additionner en synchronisme, caractérisé en ce que:: - un registre à décalage (1) adresse séquentiellement chaque colonne de détecteurs; - lesdits moyens retardant les informations sont constitués par un dispositif à transfert de charge (2) associé à chaque ligne de détecteurs, qui reçoit séquentiellement sur une même connexion (7) les informations stockées par les détecteurs d'une même ligne, ces dispositifs à transfert de charge n'étant pas positionnés entre les lignes de détecteurs et chaque dispositif à transfert de charge ayant sa sortie renvoyée vers son entrée (E2) de façon à ré-injecter dans le dispositif l'information précédemment reçue d'un détecteur en phase avec celle reçue du détecteur suivant de la même ligne. 2. Dispositif selon la revendication 1, caractérisé en ce que l'information stockée par les moyens de stockage associés au détec teur (D1, D2, D3...) D3"~)de chaque ligne recevant en dernier chaque point de l'image est envoyée directement à la sortie du dispositif à transfert de charge (2) associé à cette ligne de détecteurs. 3. Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce que les détecteurs sont des photo-diodes (A1, B1 C1...A2, B2...), chaque photo-diode étant reliée à une première diode (dl) intégrée dans un substrat semi-conducteur (4), suivie de deux grilles (G1, G2) d'une grille (G3) commandée par ledit registre à décalages (1) et d'une deuxième diode (ci2) reliée par une connexion (7) au dispositif à transfert de charge (2) associé à chaque ligne de détecteurs. 4. Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce qu'il est utilisé pour la détection d'un rayonnement visible et en ce que les détecteurs sont des photo-ciiodes ou/et des photo-MOS chaque détecteur étant relié à une grille (G2) qui peut faire partie du détecteur qui est suivie par une grille (G3) commandée par ledit registre à décalages (1) et par une diode (ci2) reliée par une connexion (7) au dispositif à transfert de charge (2) associé à chaque ligne de détecteurs. 5.Dispositif selon l'une des revendications 1 à 4 caractérisé en ce que chaque dispositif à transfert de charge (2) comporte une première et une seconde entrée (E1 et E2), la première entrée (E1) étant reliée à ladite connexion (7) et la seconde entrée (E2) recevant la tension de sortie du dispositif. 6. Dispositif selon la revendication 5, caractérisé en ce qu'un étage de lecture des charges (T6, T7) est intercalé entre ladite connexion (7) et le dispositif à transfert de charge (2) associé à chaque ligne de détecteurs. 7. Dispositif selon la revendication 5, caractérisé en ce que la première entrée (E1) comporte une diode (ci3) intégrée dans le substrat semi-conducteur (4) qui est reliée à ladite connexion (7) et une seconde entrée (E2) comportant une diode (cri4) recevant une tension pulsée (Vd4) suivie par une grille (G5) recevant la tension de sortie du dispositif puis par une autre grille (G6) qui reçoit une tension de polarisation constante. 8. Dispositif selon la revendication 6, caractérisé en ce que chaque dispositif à transfert de charge comporte une première et une deuxième entrées (E1, E2) avec une diode (d3, d4) qui reçoit la même tension pulsée (ci4), suivie par une première grille (G4 G5) et par une deuxième grille (G6) l'une de ces première grilles (G4 G5) étant reliée à la sortie de l'étage de lecture associé à chaque ligne de détecteurs et l'autre première grille recevant la tension de sortie du dispositif à transfert de charge (2), alors que la deuxième grille (G6) reçoit une tension de polarisation constante (VG6)