Brevet FR2574238A1 — publié le 19860606

La présente invention concerne la mise en phase de syste mes de transmission numérique et plus particulièrement son application à la commutation pour les faisceaux hertziens. En effet, dans les systèmes de transmission par faisceaux hertziens, un canal. de secours doit etre capable de se substituer sur toute une section de comrutatîon à un canal indisponible. Les raisons habituelles de tels ordres de commutation sont des fadings sur un canal de service, la maintenance ou bien des défauts.Un ordre de commutation est émis grâce aux voles d'ordre, par exemple à la suite du ré- sultat fourni par un appréciateur de qualité. Il est-impérat if que ce canal de secours transmettant les informations de données et d'horloge identiques à celles du canal défaillant se trcuve dans le meme état de phase que le canal secouru sinon les matériels situés en sval perdraient leur synchronisation par suite de la perte ou d'addition d'information. Dans ces équipements pour faisceaux hertziens, il n'est pas rare que le déphasage entre deux canaux corresponde à un temps supérieur à une période d'horloge. Il est très difficile de prévoir la différence de phase des signa d'horloge, d'une part, et des données, d'autre part, de chaque canal, le canal secours devant on outre être operationnel indifféremment pour n canaux de façon quasi instantanée. LES divers trains numériques présentent des décalages pouvant atteindre plusieurs periodes d'horloge du fait des différences du mIlIeu de transmission, du vieillissement des matériels, des variations de température etc... Il est donc nécessare de préparer les trains numériques à commuter pour les adapter en phase avant de les commuter. D'autre part, l'adaptation en phase des trains doit etre com pelable avec les gabarits admissibles par les matériels sItués en aval, les jonctions par exemple. A cet effet, des dispositifs de tests visant à préparer les trains nImériques de données ont déjà été décrits visant à fournir une demande de mise en phase de trains numériques. Ainsi, le brevet 2 505582 de la demanderesse décrit des systèmes de tests de trains numériques formés, par exemple, de corrélateurs de données et de diseriminateurs de phase. Ces systèmes de tests fournissent un signal représentatif du décalage de phase à l'entrée d'ur. déphaseur. Un système déphaseur a déjà été décrit dans l'art antérieur. Ainsi, Je brevet 2 505 582 de la demanderesse décrit un système à déphaseur variable. Il consiste essentielliement à disposer un grand nombre de lignes à retard, chaque ligne permettant un glissement de phase élémentaire représentant une fraction de période dthorloge des trains nu mériques. De tels systèmes effectuent des sauts de phase discontinus compatibles avec des transmissions à débit élevé, par exemple 140 Obits, mais ils introduisent des difficultés de réalisation de retards importants lors de débits moins.éle vés. L'i..nxention concerne un dispositif de déphasage adapté pour tous les types d'équipements aussi bien sur câbles que fibres optiques, faisceaux hertziens ou autres, dès qu'il s'agit d'un rattrapage de phase entre deux supports de transmission. En particulier, l'invention vise à compenser un écart de phase entre deux signaux numériques ou entre deux horloges. Le dispositif de l'invention consiste essentiellement à Inscrire les données D dans une mémoire tampon 2 au ryth x me d'une horloge H d'écriture déduite de 1'horloge H' in x cidente,- à garder on mémoire 2 pendant 2p périodes de lthcr- loge H', p tant un nombre entier naturel, a. extraire ces données de la mémoire 2 au rythme d'une horloge Hi déduite celle fournie par un oscillateur commandé par un. tension d'erreur, ladite tension d'erreur résultant de la superposition de la différence de phase entre l'écriture Ci et la lecture e obtenue par un discriminateur de phase et.de la s différence de phase e entre les mêmes données transmises, e par exemple, par deux supports de transmission différents, ladite différence de phase ff étant exprimée en tension en sortie d'un convertisseur numérique analogique adressé par un compteur, ledit compteur étant incrémenté par le signal numérique de décalage fourni par des équipements de tests connus en eux-mcmes. Selon une caractéristique de l'invention, le compteur 5 présente m positions, m butant fonction de la dimension 2p de la mémoire 2 et du saut de phase d Le dispositif de déphasage de l'invention confère une grande souplesse de fonctionnement. D'autres avantages et caractéristiques apparaîtront à la lecture de la description suivante illustrée par des dessins. La figure 1 représente une vue générale du dispositif de déphasage, selon l'invention, dans son application à la commutation de trains numériques pour faisceaux hertziens. La figure 2 est un chronogramme réglant l'inscription et la lecture dans la mémoire. En se référant à la figure 1, les informations issues du canal secours sont reçues par un système égaliser 1 qui regénère le signal entrant et applique les données, par exemple binaires, D' à l'entrée d'une mémoire tampon2. De même, x le signal d'horloge H' issu du signal secours est appliqué x à l'entrée d'un compteur 3 d'écriture qui règle l'inscription des données D > dans cette mémoire 2. x On convient de conférer au système de l'invention une plage de variation de phase de O à 2p eléments binaires correspondant à urL temps variable t de décalage entre les données entrantes et sortantes de la mémoire tampon 2. Le compteur 3 d'écriture fournit un signal d'horloge Hi d'écriture déclenché par les fronts montants du signal dXhorloge B' du x canal secours dit canal x, ce signal d'horloge H. présentant une période de 2p éléments et permettant l'inscription en mémoire tampon 2 de 11 élément binaire i du train D' entrant. x Ainsi, chaque élément binaire est gardé dans la mémoire tampon 2 pendant 2p périodes et peut etre disponible en sortie de cette mémoire avec un retard par rapport à son instant d'écriture convenablement choisi et compris entre 0 et 2p périodes. En se référant au chronogramme de la figure 2, on a représenté l'inscription du bit BE pendant une période d'horloge H. pour laquelle 2p est égal à 8. Dans Ie cas-général, p est un entier naturel. Pour lire cette mémoire 2, on doit asservir en phase l'horloge Hi de lecture sur l'horloge H. d'écriture afin de i i ne pas perdre d'information. D'autre part, pour assurer la mise en colncidence de phase des données transmises sur le canal à secourir et sur la canal secours , on doit pouvoir modifier llécart de phase entre les horloges d'écriture et de lecture. A cet effet, une porte OU 4 reçoitun signal G de décalage de phase de l'un des n canaux susceptibles d'être secourus par le canal x, un seul étant dans l'état de demande. Ces impulsions de décalage sont bien connues de l'art antérieur ; elles sont fournies, soit par un dispositifdiscri- minateur de phase, soit par un corrélateur, soit.par une combinaison des deux comme dans le brevet 2 505 582 de la demanderesse. Ce signal G de décalage incrémente un compteur 5 qui fournit, en sortie, un nombre binaire compris entre O et m, m étant convenablement choisi. Ce nombre binaire est appliqué à l'entrée d'un convertisseur numérique analogique 6 qui fournit une tension g de décalage à l'entrée d'un circuit 7 e d'addition. Ce circuit 7 reçoit par ailleurs une tension issue d'un discriminateur de phase 8 qui résulte de la comparaison de la phase de l'horloge H. d'écriture à la phase fournie par un oscillateur 9.asservi en tension. Le circuit 7 d'addition fournit en sortie une tension résultante qui est filtrée au moyen d'ur. filtre 10 passe-bas puis appliquée à l'entrée de l'oscillateur 9 afin de l'asservir en tension. En sortie de cet oscillateur 9, on obtient un signal HL de lecture appliqué au compteur 11 de lecture de la mémoire 2. L'horloge Hi de lecture du compteur 11 déduite de l'horloge HL permet alors de lire les données stockées dans la mé- moire 2. En effet, comme représenté sur le chronogramme de la figure 2, le signal d'horloge H' est formé de trois signaux permettant de couvrir les huit états possibles du signal d'horloge HL. Le compteur 11 est essentiellement un compteur par 2, par 4 et par 8, permettant de restituer en lecture la phase g de lecture dans la mémoire.Le décalage t obtenu en lec s turne est alors t= 8 - o + ainsi qu'on le constate sur s i e le chronogramme entre D' et D x x Dans la pratique, il est avantageux de choisir, d'une part, la dimension de la mémoire tampon 2, d'autre part, lenombre m de positions du compteur 5 en fonction du pas de saut de phase nécessaire et donc de l'adapter au débit numérique en ligne. Ainsi, pour une mémoire de 2p éléments binaires et en souhaitant un saut de phase de 1/d éléments binaires, d d étant un entier naturel, il faut choisir un compteur 5 ayant 2 pd = m positions. Le nombre binaire fourni par le compteur 5 est instantanément appliqué au convertisseur 6 et converti en tension. Cette tension de décalage permet d'obtenir 2pd positions de phase de façon incrémentale et cyclique. Les; sauts de phase d déclenches rapidement sont en outre lisd sés grâce à la boucle de phase de l'invention. Dans la pratique, on choisit de régler la phase de s l'horloge de lecture de telle sorte que la tension.d'erreur obtenue en sortie du circuit 7 addition soit nulle lorsque le déphasage est au centre de la plage variable. il suffit ensuite d'adapter les grandeurs p et d de façon appropriée selon les ea.ractérìstiques de l'application e.nvisagée. REVENDICATIONS 1 - Dispositif déphaseur pour système de transmission numérique comprenant des moyens pour recevoir des données D' au rythme d'une horloge H', des moyens pour transmettre ces données au rythme d'une horloge H' de lecture, ladite horloge Hi présentant la même fréquence que l'horloge H's dis positif caractérisé par le fait que les données D' sont ins x crites dans une mémoire tampon 2 au rythme d'une horloge H d'écriture déduite de l'horloge H' incidente, sont gardées x en mémoire pendant 2p périodes de l'horloge H', p étant un x nombre entier naturel, et sont extraites de la mémoire 2 au rythme d'une horloge Hi déduite de celle fournie par un oscil -lateur commandé par une tension d'erreur, ladite tension d:'-er- reur résultant de la superposition de la différence de phase entre 11 écriture 0 et la lecture Q obtenue par un disorimi 1 s nateur de phase, et de la différence de phase O entre les me- e mes données transmises par exemple par deux supports de trans- mission dlfférents, ladite différence de phase O étant ex e primée en tension en sortie d'un convertisseur numérique analogique adressé par un compteur, ledit compteur étant incré menté par le signal numérique de décalage fourni par des équi- pements de tests connus en eux-mêmes. 2 - Dispositif selon la revendication 1 caractérisé par le fait que le compteur 5 présente m positions9 m étant fono ti.on de .la dimension 2p de la mémoire 2 et du saut de phase 1/d .