Brevet FR2580851A1 — publié le 19861024

l 2580851 L'invention concerne d'une part-un procédé pour la mémo- risation de données dans une mémoire effaçable électriquement qui est reliée à un microprocesseur. En outre, l'invention concerne une mémoire effaçable électriquement pour la mise en oeuvre de ce procédé. Des mémoires effaçables électriquement de ce genre sont généralement connues; des abréviations usuelles sont: EEPROM = mémoire morte programmable effaçable électriquement, EAROM = mémoire morte modifiable électriquement ou NVRAM = mémoire non volatile à accès aléatoire. Dans -le texte qui suit, on utilise toujours pour cette mémoire effaçable électriquement l'abréviation EEPROM. Dans des mémoires de ce genre, fl existe le risque que le microprocesseur, par surinscription non voulue, ne détruise des données mémorisées importantes. Pour la protection contre cela, on connaît différents circuits qui, cependant, présup- posent tous un fonctionnement parfait du microprocesseur. Si par contre le microprocesseur est par exemple complètement mis hors d'état par des perturbations électriques extérieures, ces circuits n'offrent pasune protection absolue contre les pertes de données. L'invention vise donc à indiquer un procédé et un cir- cuit qui permettent bien l'inscription de données par le mi- croprocesseur pendant une phase d'initialisation, mais qui empêchent sûrement et en toutes circonstances l'effacement ul- térieur de données mémorisées. Cela est réalisé selon l'invention, dans le procédé pour la mémorisation de données dans une mémoire effaçable électri- quement qui est reliée à un microprocesseur, par le fait que pendant une phase d'initialisation des données quelconques peuvent être écrites par le microprocesseur dans la mémoire effaçable électriquement, que le microprocesseur, à la fin de la phase d'initialisation, définit comme étant à écriture pro- tégée au moins une région partielle de la mémoire effaçable électriquement, en armant au moins une bascule de protection d'écriture, que la bascule de protection d'écriture, dans son état logique "avec protection d'écriture", bloque la ligne d' écriture menant à la région partielle correspondante de la mémoire effaçable électriquement et que la bascule de protec- tion d'écriture ne peut être amenée par le microprocesseur qu'à l'état logique "avec protection d'écriture", tandis qu' elle ne peut être amenée à l'autre état logique "sans protec- tion d'écriture", que par l'actionnement d'un élément mécani- que de commutation. La mémoire effaçable électriquement pour la mise en oeuvre de ce procédé est alors caractérisée par le fait qu'il existe au moins une bascule de protection d'écriture dont les deux états logiques signifient "avec protection d'écriture" et "sans protection d'écriture", que dans la ligne d'écriture de la mémoire EEPROM est prévue au moins une porte qui est commandée par la bascule de protection d'écriture et qui, dans l'état logique "avec protection d'écriture" de celle-ci, em- pêche l'acheminement d'erreurs d'écriture vers les différentes cellules de mémoire, qu'il existe un élément mécanique de cou- plage et que la bascule de protection d'écriture ne peut être amenée par le microprocesseur qu'à l'état logique "avec pro- tection d'écriture", tandis qu'elle ne peut être amenée à l'autre état logique "sans protection d'écriture" que si I' élément mécanique de couplage est actionné. Donc, dans ce procédé et dans le circuit correspondant, le microprocesseur, après la fin de l'initialisation et 1' écriture de données dans la mémoire EEPROM, liée à cette fin, amènera l'élément supplémentaire de mémoire à l'état logique "avec protection d'écriture" et empêchera ainsi la mémorisa- tion poursuivie de données et l'effacement des anciennes don-- nées, qui y est lié. Une suppression de cette protection d' écriture n'est possible que par l'actionnement manuel de 1' éltment de commutation, par exemple dans le cadre d'une ré- vision ou d'une réparation de l'appareil. Pour empêcher autant que possible, dans ce cas aussi, une surinscription non voulue de données, par exemple par un mi- croprocesseur défectueux, il est avantageux que la bascule de protection d'écriture ne puisse être amenée à l'état logi- que "sans protection d'écriture" que par actionnement de 1' élément mécanique de couplage et en outre par l'ordre corres- pondant du microprocesseur. Cela présuppose donc en général, pour la suppression de la protection d'écriture, le fonction- nement parfait du microprocesseur. La protection d'écriture peut concerner toute la mémoire EEPROM qui devient ainsi pratiquement une mémoire morte, mais elle peut aussi se limiter à une ou plusieurs régions partiel- les tandis que les autres régions partielles restent pour le microprocesseur en tart que mémoires EEPROM normales. Ou bien une bascule séparéede protection d'écriture peut être adjoin- te à chaque région partielle à protéger, ou bien on utilise une bascule principale de protection d'écriture qui commande des bascules de protection d'écriture de région partielle su- bordonnées qui protègent alors les différentes régions par- tielles contre la surinscription. On explique l'invention ci-après au moyen des schémas: - la figure 1 est un schéma par blocs d'une mémoire EEPROM entièrement protégée; - la figure 2 est un schéma par blocs d'une mémoire EEPROM entièrement protégée dans une autre exécution; - la figure 3 est un schéma par blocs d'une mémoire EEPROM partiellement protégée en une première exécution et - la figure 4 est un schéma par blocs d'une mémoire EEPROM partiellement protégée en une deuxième exécution. Le schéma par blocs de la figure 1 montre une mémoire EEPROM 4 avec ses éléments de commande usuels 10 pour la sé- lection des lignes et 11 pour la sélection des colonnes, son entrée et sa sortie de données 12 et l'entrée d'écriture 14. De telles mémoires EEPROM sont généralement connues et c'est pourquoi on peut renoncer ici à expliquer plus précisément leur constitution interne. Dans la ligne d'écriture est installée, entre la ligne d'alimentation 6 du microprocesseur et l'entrée 14 de la mé- moire 4, une porte 3. La deuxième entrée de la porte 3 est reliée à la sortie 8 d'une bascule de protection d'écriture 1. Ainsi, la bascule de protection d'écriture 1 détermine si des ordres d'écriture sont acheminés à la mémoire 4 ou non. S'il existe à la sortie 8 de la bascule de protection d'écriture 1 un "1" logique, les ordres d'écriture sont acheminés, c'est l'état logique "sans protection d'écriture". La bascule de protection d'écriture 1 se trouve dans cet état lors de la première initialisation. Toutefois, à l'entrée de données9 de la bascule de protection d'écriture 1, le "0" logique est câblé de façon fixe et peut être pris en compte par le micro- processeur, lors d'un signal sur la ligne d'écriture 6 et la ligne d'activation de protection d'écriture 7, dans la bascule de protection d'écriture 1. Ainsi, la porte 3 est bloquée et plus aucune opération d'écriture n'est possible dans la mé- moire 4; c'est donc là l'état logique "avec protection d'é- criture". La bascule de protection d'écriture 1 - que l'on suppose être un élément de mémoire non volatil - ne peut pas être amenée hors de cet état par le microprocesseur car le microprocesseur n'a pas d'accès à l'entrée de données 9. Seu- lement après fermeture de l'élément mécanique de commutation , par exemple par un technicien de service, le microproces- seur peut rétablir, par des signaux sur les deux lignes 6 et 7, l'état primitif "sans protection d'écriture". L'élément méca- nique de commutation 5 peut, selon les besoins du cas spécial d'application, être exécuté par exemple sous forme de manipu- lateur mécanique ou de borne bipolaire qui peut être pontée par une fiche de court-circuit, ou sous forme d'oeillets à souder ou de broches à souder que l'on peut relier électrique- ment au moyen d'un outil métallique. Le montage représenté par la figure 1 permet donc au mi- croprocesseur, à une phase d'initialisation, d'écrire des don- nées dans la mémoire et après la fin de la phase d'initiali- sation, de protéger ces données contre une modification ulté- rieure par erreur. Cette protection est irréversible pour le microprocesseur et ne peut être supprimée au besoin que par des interventions mécaniques de l'extérieur. L'exécution représentée par la figure 2 se distingue seu- lement de celle de la figure 1 par l'équipement des entrées de la bascule de protection d'écriture 1. Lors de l'actionne- ment de l'élément mécanique de commutation 5, non seulement le "1" logique est appliqué à l'entrée de données 9, mais en même temps, par l'intermédiaire de deux portes OU 20 et 21, l'ordre d'écriture (WR) et l'ordre de libération (ENA) sont donnés à la bascule de protection d'écriture 1 de sorte que celle-ci, sans coopération du microprocesseur, ne peut être amenée à l'état logique "sans protection d'écriture" que par l'actionnement de l'élément mécanique de commutation 5. Sur chacune des figures 1 et 2, on a utilisé l'ensemble de la mémoire 4 avec ou sans protection d'écriture. Sur la figure 3, il est indiqué comment des régions partielles peu- vent être munies d'une protection d'écriture. La région par- tielle 4"' de la mémoire est prévue à l'avance comme mémoire EEPROM normale non protégée. La région 4' peut être protégée par une bascule de protection d'écriture 1', en combinaison avec la porte 3', la région 4" peut être protégée par une deuxième bascule de protection d'écriture 1" en combinaison avec la porte 3". Les deux bascules de protection d'écriture 1' et 1" sont constituées comme la bascule de protection d' écriture 1 de la figure 1 et par suite, ne sont représentées ici que schématiquement. Les deux lignes d'activation de pro- tection d'écriture 7' et 7" sortent séparément vers le micro- processeur pour permettre un déclenchement séparé de la pro- tection d'écriture, commandé par le programme du microproces- seur. Par suite, on peut réaliser par exemple avec le même matériel des variantes d'appareil qui nécessitent un nombre différent de données fondamentales à protéger et des données générales d'EEPROM, à ne pas protéger; alors, dans une va- riante d'appareil, à la fin de l'initialisation, on prévoit sur le plan du logiciel, pour les deux bascules de protection d'écriture 1' et 1", l'ordre de protection d'écriture, tandis que dans l'autre variante d'appareil, on ne donne sur le plan du logiciel l'ordre de protection d'écriture que pour l'une des bascules de protection d'écriture 1', de sorte que la ré- gion de mémoire 4" reste comme mémoire EEPROM normale permet- tant la surinscription. Le déverrouillage de la protection d' écriture au moyen de l'élément mécanique de couplage 5 s'ef- fectue sur la figure 3 pour les deux bascules de protection d'écriture 1' et 1" ensemble. Bien entendu, au besoin, un déverrouillage séparé par deux éléments mécaniques de commu- tation 5 est possible aussi. Une autre exécution de la protection d'écriture pour des régions partielles de mémoire est représentée sur la figure 4. Ici, il existe pour toutes les régions partielles de mémoire 4', 4", 4"' une bascule principale commune de protection d' écriture 1, la commande de la porte 23', 23", 23"' pour le blocage des impulsions d'écriture s'effectue cependant avec interposition de bascules de protection d'écriture de région partielle 2', 2", 2"'. Lors de la première initialisation, la bascule principale de protection d'écriture 1 et les bascules de protection d'écriture de région partielle 2', 2", 2"' se trouvent dans l'état logique "1" de sorte que les portes 23', 23", 23"' laissent passer des impulsions d'écriture. Après la fin de l'initialisation, le microprocesseur, lors de l'activa- tion de la protection d'écriture, peut en même temps fixer quelles régions partielles doivent avoir une protection d' écriture. Si par exemple on ne protege l'écriture que dans la deuxième région partielle 4", le microprocesseur donne sur son entrée de données 15" un "0" logique et sur les entrées de données 15', 15"' des autres régions partielles 4', 4"', un "1" logique. Par suite, lorsque le signal d'écriture arrive à la connexion 6 et le signal d'activation de protection d' écriture à la connexion 7, les bascules de protection d'écri- ture de région partielle 2', 2", 2"' n'amènent-à l'état logi- que "0" que l'une des bascules de protection d'écriture de ré- gion partielle 2", tandis que les autres bascules de protec- tion d'écriture de région partielle 2', 2"' restent dans 1' état logique "1"; en même temps, naturellement, la bascule principale de protection d'écriture 1 reprend le "0" logique céblé de façon fixe à son entrée et bloque ainsi la porte 13, de sorte qu'à la sortie 16 de celle-ci, il ne peut plus appa- raitre de signaux de libération pour les bascules de protec- tion d'écriture de région partielle 2', 2", 2"'. Par suite, le microprocesseur n'est plus en mesure de modifier la subdivi- sion, fixée à la fin de la phase d'initialisation, en régions à écriture protégée et à écriture non protégée. Egalement la suppression générale de la protection d'écriture (par mémori- sation du "1" logique dans la bascule principale de protection d'écriture 1) n'est possible, comme dans les autres exécutions qu'après actionnement de l'élément mécanique de commande 5. REVENDICATIONS 1. Procédé pour la mémorisation de données dans une mé- moire effaçable électriquement qui est reliée à un micropro- cesseur, caractérisé par le fait que pendant une phase d'ini- tialisation des données quelconques peuvent être écrites par le microprocesseur dans la mémoire effaçable électriquement, que le microprocesseur, à la fin de la phase d'initialisation, définit comme étant à écriture protégée au moins une région partielle de la mémoire effaçable électriquement, en armant au moins une bascule de protection d'écriture, que la bascule de protection d'écriture, dans son état logique "avec protec- tion d'écriture", bloque la ligne d'écriture menant à la ré- gion partielle correspondante de la mémoire effaçable élec- triquement et que la bascule de protection d'écriture ne peut être amenée par le microprocesseur qu'à l'état logique "avec protection d'écriture", tandis qu'elle ne peut être amenée à l'autre état logique "sans protection d'écriture", que par 1' actionnement d'un élément mécanique de commutation. 2. Procédé selon la revendication 1, caractérisé par le fait que la bascule de protection d'écriture ne peut être amenée à l'état logique "sans protection d'écriture" que par l'actionnement de l'élément mécanique de commutation et en plus par un ordre approprié du microprocesseur. 3. Procédé selon l'une des revendications 1 et 2, carac- térisé par le fait que la mémoire effaçable électriquement est subdivisée en plusieurs régions partielles et qu'à chaque ré- gion partielle est adjointe une bascule de protection d'écri- ture de région partielle. 4. Procédé selon la revendication 3, caractérisé par le fait qu'aux bascules de protection d'écriture de région par- tielle est superposée une bascule principale de protection d'écriture qui active les différentes bascules de protection d'écriture de région partielle. 5. Mémoire effaçable électriquement pour la mise en oeu- vre du procédé selon l'une des revendications 1 et 2, carac- térisée par le fait qu'il existe au moins une bascule de pro- tection d'écriture (1, 1', 1") dont les deux états logiques signifient "avec protection d'écriture" et "sans protection d'écriture", que dans la ligne d'écriture de la mémoire effa- gable électriquement (4, 4', 4"? 4"') est prévue au moins une porte (3, 3', 3", 23', 23", 23'") qui est oommande par la bascule de protection d'écriture (1, 1', 1") et qui, dans 1' état logique "avec protection d'écriture" de celle-ci, empê- che l'acheminemrent d'erreurs d'écriture vers les différentes cellules de mémoire, qu'il existe un élément mécanique de commutation (5) et que la bascule de protection d'écriture (1, 1', 1") ne peut être amené par le microprocesseur qu'à l'état logique "avec protection d'écriture", tandis qu'elle ne peut être amenée à l'autre état logique "sans protection d'écriture" que si l'élément mécanique de couplage (5) est actionné. 6. Mémoire effaçable électriquement pour la mise en oeuvre du procédé selon la revendication 3, caractérisée par le fait qu'à chaque région partielle de mémoire (4', 4", 4'") est coordonnée une bascule de protection d'écriture (1', 1"). 7. Mémoire effaçable électriquement pour la mise en oeu- vre du procédé selon la revendication 4, caractérisée par le fait qu'à chaque région partielle (4', 4", 4'") est adjointe une bascule de protection d'écriture de région partielle (2', 2", 2'") et que ces bascules de protection d'écriture de région partielle (2', 2", 2"') sont commandées par une bascule principale de protection d'écriture (1).