Brevet FR2578991A1 — publié le 19860919

La présente invention concerne des circuits ana- logiques non linéaires, et elle porte en particulier sur une configuration perfectionnée de circuit de porte analo- gique capable de fonctionner à une fréquence élevée, qu'on peut également utiliser en tant que circuit de détermination de valeur absolue. Ce circuit est particu- lièrement utile dans un système de volet d'un dispositif de commutation vidéo analogique. Dans le but de simplifier la description, on décrit ici le circuit de porte analogique dans le cadre d'un dispositif de commutation analogique, bien qu'il existe d'autres modes de réalisation et des applications plus générales de tous les modes de réalisation, comme on l'envisagera ultérieurement de façon plus détaillée. Ainsi, le système de volet destiné à la génération de configurations vidéo dans un dispositif de commutation vidéo analogique, qui consiste fondamentalement en un calculateur analogique, génère diverses formes d'onde triangulaires et en rampe, il les multiplie pour réaliser une rotation, il détermine leur valeur absolue et il les traite au moyen de portes ET/OU analogiques. A titre d'exemple, on peut ainsi utiliser une porte OU analogique pour produire un signal de sortie égal à celui de ses signaux d'entrée qui a le niveau le plus élevé. Au con- traire, une porte ET analogique peut produire un signal de sortie qui est le signal ayant le niveau le plus fai- ble parmi les signaux d'entrée appliqués à cette porte. Il résulte de ceci que si la porte analogique présente une distorsion quelconque dans la région de transition, c'est-à-dire dans l'intervalle de commutation, au moment o le signal de sortie de la porte passe de l'un des signaux d'entrée à l'autre, elle dégradera notablement la qualité de la configuration de volet fournie par le sys- tème, en produisant un arrondissement des coins et des pointes dans la configuration générée pendant la commuta- tion correspondante. Cette dégradation sous la forme de coins et de pointes arrondis dans une configuration géné- rée se voit facilement et constitue donc un défaut pour un spectateur. Plus précisément, un signal de sortie produit par un circuit de porte à transistors/diodes de type fon- damental utilisant une paire de transistors d'entrée, est affecté par une distorsion dans la région de transition dans laquelle les conditions de fonctionnement imposent une commutation d'une entrée vers l'autre; c'està-dire lorsque les transistors d'entrée se partagent le courant d'alimentation. Plus précisément, comme il est bien connu dans la technique, si le courant d'une jonction p-n est réduit de moitié, la chute de tension aux bornes de la jonction à la température ambiante diminue de 18 milli- volts (mV). Cette condition est décrite dans l'ouvrage "Intuitive IC Op Amps" par Thomas Frederickson, R. R. Donnelley and Sons, 1984, pages 178179 et 208-209. Une telle condition provoque une distorsion dans la région de transition, qui se manifeste sous la forme de coins et de pointes arrondis, par exemple dans un carré, un triangle, une étoile ou une autre configuration géométrique, ou sous la forme d'une dégradation dans un volet à rayon tournant dans une image vidéo qui est manipulée par le dispositif de commutation. Du fait que les signaux qui interviennent dans un système de génération de configurations vidéo sont des signaux vidéo, il est nécessaire que les circuits qui manipulent les signaux vidéo, comme des portes analogiques, des limiteurs et des circuits de détermination de valeur absolue, soient capables de fonctionner correctement à des fréquences élevées. On constate que la réponse en fréquence qui est exigée pour maintenir l'intégrité des configura- tions vidéo est de l'ordre de grandeur de la largeur de bande exigée pour des signaux vidéo. Du fait que la généra- tion de configurations vidéo exige l'utilisation de portes analogiques et de circuits de détermination de valeur absolue pour produire des signaux triangulaires et en ram- pe qui sont ensuite combinés ensemble par les portes, il est impératif que ces portes aient la réponse exigée, tout en maintenant le signal de sortie exempt de distorsion précité pendant la commutation d'un signal d'entrée vidéo à un autre. La configuration de porte analogique présente procure, entre autres, des portes OU et ET ayant la répon- se en fréquence exigée, tout en éliminant la distorsion qui se manifeste normalement pendant l'intervalle de com- mutation. Des techniques caractéristiques de l'art anté- rieur visant à améliorer les performances de portes analo- giques comprennent l'utilisation d'un élément de commuta- tion dans la boucle de réaction d'un amplificateur opéra- tionnel, ce qui procure une configuration de "diode idéa- le" qui contribue à corriger la chute de tension p-n et qui améliore la distorsion dans la région de transition. Cependant, lorsqu'on utilise un amplificateur opérationnel, le circuit résultant est limité à la largeur de bande de l'amplificateur, et ne procure pas la réponse en fréquence exigée pour une intégrité optimale de la configuration vidéo. On trouve la description d'une telle technique dans l'ouvrage "Nonlinear Circuits Handbook, Engineering Staff of Analog Devices, Inc.", Norwood, Mass., E.U.A., 1976, pages 360-363. Une autre technique caractéristique utilise une hystérésis ou une réaction positive au niveau des transis- tors d'entrée pour réduire le temps de transition ou de commutation. Ceci limite l'arrondissement lié aux 18 mV à un intervalle de temps plus court, ce qui donne l'impres- sion d'une amélioration des performances. Du fait de la réaction positive, cette technique produit habituellement d'autres composantes de distorsion qui sont fonction de 2'578991 la fréquence. Une technique supplémentaire pour améliorer l'intégrité de la configuration vidéo consiste à augmenter simplement les niveaux des signaux qui sont appliqués à la porte analogique. Ceci réduit le pourcentage de distor- sion, du fait-que l'arrondissement est toujours limité à 18 mV. Cette technique se heurte aux problèmes associés à la manipulation de niveaux de signal élevés. La configuration de porte analogique présente élimine les problèmes des techniques mentionnées précédem- ment, tout en procurant un circuit de porte analogique à hautes performances relativement simple, qui évite l'appa- rition d'une distorsion pendant l'intervalle de commuta- tion, de façon à préserver l'intégrité des configurations vidéo lors de la manipulation de signaux vidéo dans un dispositif de commutation. La préservation de l'intégrité des configura- tions vidéo est très importante dans un dispositif de com- mutation, du fait qu'un spectateur voit aisément des pointes et des coins arrondis, et de telles déformations sont particulièrement gênantes dans le cas d'une configu- ration vidéo de taille réduite. Dans ce dernier cas, une configuration ayant des pointes ou des coins arrondis perd sa forme et apparaît simplement sous la forme d'une figure ou d'une tache ronde. En éliminant la distorsion, la configuration de porte présente permet de réduire la taille d'un triangle à quelques lignes de signal vidéo, ou une configuration en étoile à cinq branches à plu- sieurs lignes de signal vidéo, tout en présentant au spectateur un triangle ou une étoile identifiable. La configuration de porte analogique de l'in- vention peut en outre être utilisée en circuit de déter- mination de valeur absolue à hautes performances, en por- te à entrées multiples et en limiteur à coupure abrupte. Les divers modes de réalisation peuvent donc être utilisés Z578991 dans des applications plus générales qui exigent des per- formances élevées, et ne sont pas restreints à l'utilisa- tion dans la génération de configurations vidéo dans un dispositif de commutation, comme il est spécialement décrit ici uniquement pour faciliter la description. Dans ce but, la porte analogique présente évite une dégradation des performances pendant l'intervalle de transition ou de commutation au cours duquel les étages d'entrée se partagent le courant, en employant un circuit destiné à moduler la source de courant pendant la commu- tation, afin d'augmenter sélectivement le courant que doivent se partager les étages d'entrée. Le circuit com- porte des transistors de commutation rapides qui contrô- lent le courant dans des transistors d'étages d'entrée respectifs. Du fait que les transistors de commutation contrôlent ou détectent le courant dans les transistors d'entrée, on les appelle ci-après des transistors de "détection". Les collecteurs des transistors de détection sont reliés ensemble et sont également connectés à une source de courant qui fournit un courant d'alimentation aux transistors des étages d'entrée. Ainsi, lorsque les transistors d'entrée conduisent de façon égale, comme pendant l'intervalle de commutation, les transistors de détection modulent le courant de sortie de la source de courant pour augmenter sélectivement le courant qui est fourni aux transistors d'entrée. Plus précisément, dans un circuit de porte à deux entrées, le courant est dou- blé de façon qu'un courant double se partage de manière égale entre les transistors, ce qui fait que le courant traversant chaque transistor d'entrée est toujours cons- tant pour le transistor (ou les transistors) qui contri- buent au signal de sortie. Il en résulte que si on utili- se un circuit à entrées multiples ayant trois signaux d'entrée, au moment o la commutation est effectuée entre deux des trois transistors d'entrée, comme lorsque deux des trois signaux d'entrée sont pratiquement égaux, la source de courant est modulée de façon à fournir un cou- rant double aux transistors. Dans le cas o les trois signaux d'entrée sont pratiquement égaux, la source de courant fournit un courant triple aux transistors d'en- trée pendant l'intervalle de commutation correspondant, et ainsi de suite pour un plus grand nombre d'étages. L'invention procure une configuration de porte OU employant des transistors d'entrée NPN et des transis- tors de commutation PNP respectifs pour contr8ler les courants dans les transistors d'entrée. Il en résulte qu'une configuration de porte ET utilise des transistors d'entrée PNP et des transistors de commutation NPN. L'invention procure en outre un circuit de détermination de valeur absolue employant la configuration de porte OU, dans laquelle un signal d'entrée de la porte est l'opposé du signal appliqué à l'autre entrée, c'est-à-dire qu'il a la polarité opposée. Un tel circuit de détermination de valeur absolue a une réponse en fréquence dans la région des mégahertz et on peut donc l'utiliser dans des appli- cations exigeant une réponse en fréquence allant jusqu'à des fréquences très élevées. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation, et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma simplifié d'une porte analogique caractéristique de l'art antérieur. La figure 2 est un graphique montrant des signaux générés par le circuit de la figure 1 et montrant en outre dans la partie "C" le signal de tension désiré. La figure 3 est un schéma d'une porte OU analo- gique conforme à la combinaison de l'invention. La figure 4 est un schéma d'un circuit de déter- mination de valeur absolue conforme à l'invention emplo- yant la porte OU de la figure 3. La figure 5 est un schéma d'une porte à entrées multiples utilisant une configuration de porte ET confor- me à la combinaison de l'invention. La figure 6 est un schéma simplifié d'un cir- cuit limiteur à coupure abrupte employant un étage de porte ET et un étage de porte OU conformément à la combi- naison de l'invention. En considérant la figure 1, on voit une porte analogique caractéristique de l'art antérieur qui com- prend une paire de transistors d'entrée 12, 14 dont les collecteurs sont connectés à une tension positive 16 et les bases sont connectées de façon à recevoir respective- ment un premier signal d'entrée V1 et un second signal d'entrée V2. Les émetteurs des transistors d'entrée 12, 14 sont reliés ensemble et sont connectés à une source de courant 18 qui est alimentée par une tension négative 20. Les émetteurs communs appliquent un signal de sortie V0 sur une sortie 22. Les transistors d'entrée 12, 14 sont représentés sur la figure 1 sous la forme de transistors NPN employés dans une configuration de porte OU et, par conséquent, le signal de sortie V0 correspond au plus grand des signaux d'entrée. Dans une configuration de porte ET, on utilise des transistors d'entrée PNP, avec le circuit inversé, et le signal de sortie V0 correspond alors au plus petit des signaux d'entrée. En considérant également la figure 2, on note que le premier signal d'entrée V1 de la porte OU de la figure 1 est représenté sous la forme d'un signal de valeur décroissante (partie A) de la figure 2, tandis que le second signal d'entrée V2 est représenté sous la forme d'un signal de valeur croissante (partie B) de la figure 2. D'une manière classique, tant que V1 est supérieur à V2, le signal de sortie V0 est le signal d'entrée V1, et lorsque V2 devient supérieur à V1, le signal de sortie V0 devient le signal d'entrée V2. Il existe ainsi une région de transition, qu'on appelle ci-après un intervalle de "commutation", pendant laquelle la porte commute sa sortie d'une entrée vers l'autre. Pendant cet intervalle de com- mutation, la porte de l'art antérieur est affectée par une distorsion produite par le fait que les deux transistors d'entrée 12, 14 se partagent le courant d'alimentation disponible que fournit la source de courant 18. Plus pré- cisément, si le courant qui circule dans une jonction p-n est réduit de moitié, la chute de tension aux bornes de la jonction diminue de 18 millivolts (mV) à 25 C, comme men- tionné précédemment. Ceci est représenté dans la partie (C) de la figure 2, dans laquelle V0 correspond à V1 le long de la rampe descendante 24 et à V2 le long de la ram- pe montante 26. On peut voir la distorsion sous la forme d'un arrondissement du signal de sortie V0 pendant l'in- tervalle de commutation, comme l'indique la référence 28. Cet arrondissement du signal de sortie V0 de la porte dégrade de façon correspondante la qualité de la configu- ration de volet qui est générée au moyen de ce signal; en effet, les coins et/ou les pointes d'une configuration vidéo générée par la porte sont arrondis de façon simi- laire. Comme le montre la courbe en pointillés 30 dans la partie (C) de la figure 2, il est très souhaitable de réaliser une configuration de porte dans laquelle le signal de sortie V0 ne soit pas distordu, c'est-à- dire aille jusqu'à la masse, pendant l'intervalle de commuta- tion, ceci ayant également pour effet d'emp&cher l'arron- dissement des coins ou des pointes dans la configuration vidéo générée, de façon à préserver dans une large mesure l'intégrité de telles configurations vidéo. Comme mention- né précédemment, une telle amélioration de la configura- tion vidéo est hautement souhaitable. La porte analogique de la figure 3, représentée sous la forme d'une configuration de porte OU uniquement pour les besoins de la description, comprend la paire de transistors d'entrée NPN 12, 14 de la figure 1, avec des composants similaires supplémentaires numérotés de façon similaire sur les figures 1 et 3.-Le premier signal d'en- trée V1 est appliqué par une résistance 32 à la base du transistor d'entrée 12, et le second signal d'entrée V2 est appliqué par une résistance 34 à la base du transistor d'entrée 14. Les émetteurs des transistors 12, 14 sont connectés ensemble par l'intermédiaire de diodes respecti- ves 36, 38, et ils sont ensuite connectés au collecteur d'un transistor 14 définissant la source de courant 18 mentionnée précédemment. On utilise des diodes 36 et 38 pour éviter un claquage en inverse de la jonction base- émetteur des transistors 12 et 14 en présence de signaux d'entrée différentiels élevés. Pour de petits niveaux de signal, on peut supprimer les diodes. La base du transis- tor 40 est polarisée négativement par un diviseur à résistances formé par une résistance 42 et une résistance 44. L'émetteur est connecté à la tension 20 par une résistance 46. Le collecteur du transistor 40 est connec- té à la base d'un transistor de sortie 48 qui, en asso- ciation avec une diode 50, définit un étage de sortie qui produit un décalage du niveau de signal continu pour com- penser le décalage de signal continu que produisent les chutes de tension des transistors d'entrée 12, 14 et des diodes respectives 36, 38. Le collecteur du transistor de sortie 48 est ainsi connecté à une tension négative en 52, tandis que l'émetteur est connecté à une tension posi- tive en 54, par l'intermédiaire d'une résistance 56. L'émetteur fournit le signal de sortie V0 à la sortie 58. L'étage de sortie à transistor/diode réalise également avantageusement une compensation de température pour le circuit de porte, en suivant et en annulant la variation des chutes de tension de diode qui résulte de variations de température. Sur la figure 3, les valeurs de plusieurs résistances ne sont indiquées qu'à titre d'exemple. En Z578991 outre, bien que dans la représentation qui est faite, le signal de sortie V0 soit fourni par l'étage de sortie 48, , le signal de sortie obtenu sur les émetteurs des transistors d'entrée 12, 14 est également exempt de dis- torsion, bien que son niveau continu ne soit pas décalé. Les collecteurs des transistors d'entrée 12, 14 sont connectés à la tension positive 16 par l'intermédiai- re de résistances respectives 60, 62. Les collecteurs sont également connectés aux bases de transistors de détection PNP rapides respectifs, 64, 66, dont les émetteurs sont eux-mêmes connectés à la tension 16. Les collecteurs des transistors de détection 64, 66 sont reliés ensemble et sont ensuite connectés à l'émetteur du transistor de sour- ce de courant 40, par l'intermédiaire d'une diode zener 68 et d'une résistance 70. La combinaison diode zener/ résistance constitue une voie de réaction 71 allant des transistors de détection vers la source de courant 18, et elle procure une protection contre le claquage pour les transistors de détection 64, 66, tout en ralentissant davantage la boucle connectée à la source de courant, de façon à stabiliser la boucle et à éviter des oscilla- tions. On peut cependant supprimer les composants de la combinaison diode zener/résistance lorsqu'on utilise des transistors de détection ayant une tension de claquage collecteur-émetteur suffisamment élevée. A titre d'exem- ple, on peut utiliser à la place un conducteur. Au point de vue fonctionnel, la dégradation des performances de la porte de la figure 1 est éliminée dans la porte perfectionnée de la figure 3, par l'emploi de moyens destinés à moduler la source de courant pendant l'intervalle de commutation, de façon que cette source fournisse deux fois plus de courant aux transistors d'en- trée 12, 14 pendant la commutation. Ainsi, pendant l'in- tervalle au cours duquel la sortie de la porte commute d'une entrée vers l'autre, les deux transistors se parta- ll gent deux fois plus de courant, grâce à quoi le courant qui circule dans un transistor quelconque contribuant au signal de sortie est toujours constant. Dans ce but, les moyens de modulation comprennent des moyens destinés à détecter ou à contrôler le courant qui circule dans les transistors d'entrée 12, 14, et une voie de réaction. On peut voir que le transistor de détection 64 et la voie de réaction 71 forment une première boucle de contre- réaction, tandis que le transistor 66 et la voie de réac- tion 71 forment une seconde boucle de contre-réaction. Les deux boucles fonctionnent pendant l'intervalle de com- mutation. Lorsque les deux transistors d'entrée sont con- ducteurs, comme pendant l'intervalle de commutation, les moyens de détection modulent la source de courant 18 par l'intermédiaire de la voie de réaction 71, pour qu'elle fournisse deux fois plus de courant aux transistors d'en- trée 12, 14. Plus précisément, du fait que le courant de collecteur du transistor d'entrée est approximativement égal à son courant d'émetteur, le fait de détecter le cou- rant de collecteur détermine le transistor d'entrée qui est conducteur, et détermine donc le moment auquel les valeurs de V1 et V2 deviennent pratiquement égales, comme pendant l'intervalle de commutation. Dans ce but, les transistors de détection 64 et 66 sont connectés de façon à détecter le courant de collecteur des transistors d'en- trée respectifs 12 et 14. Les boucles de contre-réaction résultantes précitées ont pour action de maintenir le, courant d'alimentation dans le transistor d'entrée con- ducteur 12 ou 14 à un niveau prédéterminé, par exemple 0,5 milliampère. Si V1 est beaucoup plus positif que V2, le transistor d'entrée 14 est bloqué et n'est traversé par aucun courant d'émetteur ou de collecteur, et le transistor d'entrée 12 est conducteur. A ce moment, le signal de sortie V0 correspond au signal d'entrée V1. Dans ces conditions, le transistor 64, la diode zener 68 et la résistance 70 établissent la boucle et fixent le courant. Lorsque V1 et V2 prennent des valeurs proches, le transistor 14 commence à conduire et les transistors 12 et 64 augmentent de façon correspondante le courant fourni par la source de courant 18. Au point auquel V1 et V2 sont pratiquement égaux, les deux transistors de détection conduisent, et le courant a approximativement doublé. Si maintenant V2 devient plus positif que V1, la boucle de contre-réaction est alors formée par le tran- sistor 66, la diode zener 68 et la résistance 70. A ce moment, le signal d'entrée V2 définit essentiellement le signal de sortie V0. Les transistors d'entrée se partagent donc deux fois plus de courant pendant l'intervalle de commu- tation, grâce à quoi le transistor d'entrée qui contribue au signal de sortie reçoit le même courant pendant la commutation que pendant qu'il conduit seul. Cette condi- tion fait en sorte que le signal de sortie V0 sur la sor- tie 58 s'approche du niveau de transition vrai, c'est-à- dire la masse, comme le montre la courbe en pointillés 30 sur la partie (C) de la figure 2, ce qui élimine la dis- torsion du signal de sortie V0 qui est représentée par la courbe en trait continu 28 sur la partie (C) de la figure 2. Ceci a pour effet d'éliminer également tout arrondisse- ment des coins et des pointes dans les configurations vidéo générées. La porte OU analogique de la figure 3 fournit un signal de sortie qui est le plus grand des signaux d'en- trée qui lui sont appliqués, et elle utilise des transis- tors d'entrée NPN 12, 14 et des transistors de détection PNP 64, 66. Cependant, la porte peut aisément accomplir une fonction ET pour laquelle le signal de sortie est le plus petit des signaux d'entrée, en utilisant des transis- tors d'entrée PNP 12, 14 et des transistors de détection NPN, et en inversant le circuit, comme il est représenté de façon plus détaillée pour la porte à entrées multiples de la figure 5. La configuration de porte de la figure 3 peut en outre remplir aisément la fonction d'un circuit de détermination de valeur absolue ayant une réponse en fré- quence atteignant des fréquences très élevées. Dans ce but, un circuit de détermination de valeur absolue repré- senté sur la figure 4 utilise la configuration de porte OU analogique de la figure 3, et les composants similai- res des deux figures sont numérotés de façon similaire. Comme il est représenté, les signaux d'entrée appliqués à un circuit de détermination de valeur absolue comprennent un premier signal d'entrée et un second signal d'entrée qui est l'opposé du premier, c'est-à-dire qu'il a la pola- rité opposée. Ainsi, un signal d'entrée V1 est appliqué à un étage séparateur à amplificateur opérationnel 72 et ensuite au transistor d'entrée 12, par l'intermédiaire de la résistance 32. De plus, le signal V1 est appliqué à un étage inverseur 74 formé par un amplificateur opération- nel 76, dont l'entrée inverseuse est également connectée à un potentiomètre de centrage de transition 78. Ce der- * nier permet de définir exactement la position des points de transition de V1 et V2 (ces points correspondent à la masse dans le cas d'un circuit de détermination de valeur absolue), et il permet donc de compenser des différences de chutes de tension de diodes dans les étages à transis- tors d'entrée. Le signal de sortie de l'étage inverseur 74 est l'opposé du premier signal d'entrée V1, et il est appliqué au transistor d'entrée 14 par l'intermédiaire de la résistance 34, sous la forme du second signal d'entrée V2. Le signal de sortie résultant V0 présent sur la sor- tie 58 est soumis à un décalage de niveau par l'étage 48, et il est égal à la valeur absolue du signal d'entrée V1. L'étage 48, 50 assure également la compensation en température mentionnée précédemment en relation avec la figure 3. Un potentiomètre de réglage de décalage 80 pro- cure un moyen pour corriger des différences continues entre les chutes de tension des transistors d'entrée et les chutes de tension des diodes 36, 38, par rapport aux chutes de tension du transistor 48 et de la diode 50. Du fait que le circuit de la figure 4 est fondamentalement un redresseur à double alternance, le signal de sortie V0 est une version redressée à double alternance du signal d'entrée V1. La figure 5 représente un autre mode de réalisa- tion entrant dans le cadre de la combinaison de l'inven- tion, dans lequel des entrées supplémentaires, par exemple trois entrées ou plus, peuvent être commutées vers la sor- tie, en employant un ensemble correspondant de portes ET conformes à la combinaison de l'invention. Les composants similaires sur les figures sont désignés de façon similai- re. Bien que la porte à entrées multiples soit décrite ici avec trois entrées, le nombre d'entrées n'est de façon générale limité que par la valeur du courant que peut fournir une source de courant 82. Cette dernière source est similaire à la source 18 des figures précédentes. Ainsi, les trois signaux d'entrée V1, V2 et V3 sont appli- qués à des configurations de portes ET respectives, et en particulier à des transistors d'entrée PNP respectifs 84, 86, 88. Les émetteurs des transistors d'entrée sont reliés ensemble par des diodes respectives 90, 92, 94, et ils sont également reliés au collecteur d'un transistor PNP 96 de la source de courant 82. Les collecteurs de chaque transistor d'entrée sont connectés à des transistors de détection NPN respectifs 98, 100, 102, dont les émetteurs sont connectés ensemble et sont également connectés à une tension négative 104. Les collecteurs des transistors de détection sont reliés ensemble et ils sont connectés à l'émetteur du transistor 96 par l'intermédiaire de la voie de réaction 71 formée par une diode zener 106 et la résis- tance 70, comme il est représenté sur les figures précé- dentes. L'émetteur du transistor 96 est connecté à une tension positive 108 et sa base est polarisée de façon positive par des résistances de diviseur de tension 42, 44. Comme on peut le voir, la configuration de porte ET est formée par des transistors d'entrée PNP et par des transistors de détection NPN, et le circuit est inversé en ce qui concerne les tensions positive et négative. La por- te à entrées multiples de la figure 5 fournit donc sur une sortie 110 un signal de sortie V0 qui correspond au plus petit des signaux d'entrée V1, V2 et V3. Si les trois signaux d'entrée s'approchent simultanément d'une condi- tion d'égalité, la source de courant 82 fournit aux trois transistors d'entrée 84, 88, 88 un courant trois fois supérieur au courant de polarisation, pour éviter de dégrader le signal de sortie V0, comme décrit précédem- ment. Des potentiomètres d'appariement de voies 112 et 114 sont connectés aux bases de transistors d'entrée res- pectifs 86 et 88, et ils compensent des différences éven- tuelles dans les chutes de tension des transistors d'en- trée 84, 86, 88 et de leurs diodes associées 90, 92, 94. Bien entendu, comme il a été indiqué précédem- ment, la configuration de porte à entrées multiples de la figure 5 peut employer des portes OU comme celles des figures 3 et 4, et, dans ces conditions, le signal de sortie V0 correspond au signal d'entrée ayant le niveau le plus élevé. En outre, si on désire des entrées supplé- mentaires et des voies correspondantes, on peut modifier aisément le circuit en ajoutant un autre étage formé par un transistor d'entrée et un transistor de détection res- pectif, etc, pour chaque entrée supplémentaire. La figure 6 représente encore un autre mode de réalisation de la combinaison de l'invention, et elle montre deux étages d'un circuit limiteur à coupure abrupte qu'on peut utiliser pour limiter les deux excursions d'un signal d'entrée Vin qui est appliqué sur une entrée 116. Bien que la figure représente un limiteur à deux étages qui limite les deux excursions d'un signal d'entrée, on peut utiliser un seul étage pour limiter le signal d'en- trée V.in du côté d'une seule excursion sélectionnée. in L'entrée 116 est connectée à une entrée d'une porte ET 118 ayant par exemple la configuration représentée pour deux étages à transistors de la porte ET à entrées multi- ples de la figure 5. La sortie de la porte ET 118 est connectée à une entrée d'une porte OU 120, ayant par exem- ple la configuration représentée pour la porte OU des figures 3 et 4. La seconde entrée 122 de la porte ET 118 reçoit un niveau de tension qui correspond à la limite supérieure désirée. La seconde entrée 124 de la porte OU reçoit alors un niveau de tension qui correspond à la limite inférieure désirée. Le limiteur de la figure 6 limite donc les deux excursions d'un signal d'entrée Vin. Uniquement à titre d'exemple, si Vin varie de -5,0 volts à +5,0 volts, et si les limites de tension supérieure et inférieure désirées sont respectivement de -3,0 volts et de +3,0 volts, la tension appliquée à l'entrée 122 de la porte ET 118 est sélectionnée à +3,0 volts. La tension appliquée à l'entrée de référence 124 de la porte OU 120 est sélectionnée à -3,0 volts. Du fait que le signal de sortie de la porte ET 118 est le plus petit des deux signaux d'entrée appliqués à cette porte, le signal de sortie ne peut pas dépasser +3,0 volts. De façon similai- re, le signal résultant qui est appliqué à la porte OU 120 est limité à 3,0 volts, ce qui fait que la porte OU empêche le signal de sortie Vout de passer au-delà de -3,0 volts. Du fait qu'aucune des portes n'introduit une distorsion dans le signal de sortie pendant l'intervalle de commutation, comme on l'a envisagé précédemment, le limiteur représenté sur la figure 6 fournit un signal de sortie exempt de distorsion aux niveaux de limitation. Bien que les moyens de détection destinés à con- tr8ler le courant qui traverse les transistors d'entrée soient représentés ici sous la forme de transistors rapi- des 64, 66, on peut utiliser n'importe quel élément de détection de courant approprié. De tels éléments peuvent être connectés à une jonction de sommation, et le signal modulant résultant peut être transmis par exemple par la voie 71 pour commander la source de courant, de la manière décrite précédemment. On voit donc que la combinaison de l'invention procure une configuration de porte analogique perfection- née qu'on peut utiliser dans divers circuits analogiques pour améliorer notablement leurs performances, tout en simplifiant les circuits. - Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'inven- tion. REVENDICATIONS 1. Circuit destiné à générer un signal de sortie (VO) correspondant à un signal parmi un ensemble de signaux d'entrée (V1, V2, V3) et à commuter entre les signaux de l'ensemble de signaux d'entrée, ce circuit comprenant des transistors d'entrée (12, 14; 84, 86, 88) destinés à recevoir des signaux d'entrée respectifs (V1, V2, V3) et pouvant être commandés de façon à prendre un état conducteur ou un état non conducteur, caractérisé en ce qu'il comprend: une source de courant (18, 82) desti- née à fournir du courant aux transistors d'entrée (12, 14; 84, 86, 88); et des moyens (64, 66, 71; 98, 100, 102) destinés à moduler sélectivement la source de cou- rant sous la dépendance du courant qui circule dans des transistors d'entrée respectifs (12, 14; 84, 86, 88), lorsque ces derniers sont dans des états conducteurs. 2. Circuit selon la revendication 1, caractérisé en ce que les moyens de modulation comprennent: des moyens de détection (64, 66; 98, 100, 102) connectés de façon à contr8ler le courant qui circule dans des transis- tors d'entrée respectifs (12, 14; 84, 86, 88); et une voie de réaction (71) allant des moyens de détection (64, 66; 98, 100, 102) vers la source de courant (18, 82). 3. Circuit selon la revendication 2, caractérisé en ce que les moyens de détection comprennent des transis- tors de détection (64, 106; 98, 100, 102), et la voie de réaction (71) comprend une diode zener (68, 106) et une résistance (70). 4. Circuit selon la revendication 2, caractérisé en ce que les transistors d'entrée (12, 14; 84, 86, 88) comportent des émetteurs et des collecteurs respectifs; les transistors de détection (64, 66; 98, 100, 102) sont connectés fonctionnellement entre les collecteurs de tran- sistors d'entrée respectifs (12, 14; 84, 86, 88) et la source de courant (18, 82); et les émetteurs des transis- tors d'entrée (12, 14; 84, 86, 88) sont connectés de façon à recevoir un courant provenant de la source de courant (18, 82). 5. Circuit destiné à fournir en tant que signal de sortie (V0) un signal d'entrée sélectionné parmi un ensemble de signaux d'entrée (V1, V2, V3), dans lequel les signaux sont appliqués à un ensemble similaire de transis- tors d'entrée (12, 14; 84, 86, 88) ayant des émetteurs, caractérisé en ce qu'il comprend: une source de courant (18, 82) connectée aux émetteurs de façon à fournir sélec- tivement un courant d'alimentation aux transistors d'en- trée (12, 14; 84, 86, 88); et une boucle de réaction (64, 66; 98, 100, 102; 71) destinée à détecter le courant qui circule dans les transistors d'entrée (12, 14; 84, 86, 88) et à produire un signal modulant pendant un intervalle de commutation au cours duquel les signaux d'entrée (V1, V2, V3) sont pratiquement égaux; et en ce que la boucle de réaction (64, 66; 98, 100, 102; 71) module la source de courant (18, 82) pendant l'intervalle de commutation, de façon à maintenir le courant d'alimentation constant dans un transistor d'entrée conducteur. 6. Circuit selon la revendication 5, caractérisé en ce que la boucle de réaction comprend: plusieurs tran- sistors de détection (64, 66; 98, 100, 102) connectés de façon à contrôler les courants dans des transistors d'en- trée respectifs (12, 14; 84, 86, 88), et comportant des collecteurs respectifs; et une voie de réaction (71) qui connecte les collecteurs à la source de courant (18, 82), pour appliquer le signal modulant à la source de courant pendant l'intervalle de commutation. 7. Circuit selon la revendication 6, caractérisé en ce qu'il comprend un étage de signal de sortie (48-56) qui est connecté aux transistors d'entrée (12, 14) pour appliquer un décalage continu au niveau de signal de sortie, -2578991 conformément à des chutes de tension de diodes et des variations de température associées aux transistors d'entrée (12, 14). 8. Circuit de porte destiné à générer un signal de sortie (V0) correspondant à un signal parmi un ensem- ble de signaux d'entrée (V1, V2, V3), et à commuter entre divers signaux de l'ensemble de signaux d'entrée (V1, V2, V3) pendant un intervalle de commutation, caractérisé en ce qu'il comprend: un ensemble de transistors d'entrée (12, 14; 84, 86, 88) destinés à recevoir des signaux d'entrée respectifs (V1, V2, V3) et connectés de façon à se partager un courant d'alimentation présélectionné au moment de l'apparition de l'intervalle de commutation; et une boucle de réaction (64, 66; 98, 100, 102; 71) connectée aux transistors d'entrée (12, 14; 84, 86, 88) de façon à générer un signal modulant sous l'effet de l'apparition de l'intervalle de commutation; et en ce que le signal modulant augmente sélectivement le courant d'alimentation que se partagent les transistors d'entrée (12, 14; 84, 86, 88). 9. Circuit de porte selon la revendication 8, caractérisé en ce qu'il comprend une source de courant (18, 82) destinée à fournir le courant d'alimentation présélectionné aux transistors d'entrée (12, 14; 84, 86, 88) et qui fonctionne sous la dépendance de la boucle de réaction (64, 66; 98, 100, 102; 71) de façon à augmen- ter sélectivement le courant pour maintenir constant le courant d'alimentation présélectionné partagé, pendant l'intervalle de commutation. 10. Circuit de porte selon la revendication 9, caractérisé en ce que la source de courant (18, 82) com- prend en outre un transistor (40, 96) ayant un collecteur et un émetteur, avec l'émetteur connecté fonctionnellement à la boucle de réaction (64, 66; 98, 100, 102; 71), et le collecteur connecté fonctionnellement aux transistors d'entrée (12, 14; 84, 86, 88). 11. Circuit de porte selon la revendication 9, caractérisé en ce que la boucle de réaction comprend: un circuit de transistors de détection (64, 66; 98, 100, 102; 71) connecté de façon à contrôler le courant qui circule dans des transistors d'entrée respectifs (12, 14; 84, 86, 88), pour générer le signal modulant. 12. Circuit de porte selon la revendication 11, caractérisé en ce que le circuit de transistors de détec- tion (64, 66; 98, 100, 102; 71) comprend des électrodes de base/émetteur respectives qui sont sensibles au courant dans des transistors d'entrée respectifs (12, 14; 84, 86, 88), et des électrodes de collecteur connectées ensemble; et une voie de réaction (71) qui connecte les électrodes de collecteur à la source de courant (18, 82). 13. Circuit de porte selon la revendication 11, caractérisé en ce que la boucle de réaction (64, 66; 98, , 102; 71) comprend des moyens (68, 70; 106) destinés à assurer une protection contre le claquage pour le cir- cuit à transistors de détection, tout en stabilisant la boucle. 14. Circuit de porte selon la revendication 9, caractérisé en ce qu'il comprend en outre un étage de signal de sortie (48-56) connecté à l'ensemble de transis- tors d'entrée (12, 14) pour appliquer un décalage continu au niveau du signal de sortie, afin de compenser des chu- tes de tension de diodes et des variations de température. 15. Circuit de porte selon la revendication 9, caractérisé en ce que les transistors d'entrée sont des transistors NPN (12, 14) connectés de façon à définir une porte logique OU. 16. Circuit de porte selon la revendication 9, caractérisé en ce que les transistors d'entrée (84, 86, 88) sont des transistors PNP connectés de façon à définir une porte ET. 17. Circuit de porte selon la revendication 9, caractérisé en ce qu'il comprend en outre: un premier transistor d'entrée (12) destiné à recevoir un premier signal d'entrée (V1); des moyens d'inversion de signal (76) connectés de façon à recevoir également le premier signal d'entrée (V1) et à générer un premier signal d'en- trée inversé; et un second transistor d'entrée (14) des- tiné à recevoir le premier signal d'entrée inversé; et en ce que le signal de sortie (V0) est la valeur absolue du premier signal d'entrée (V1). 18. Circuit de porte selon la revendication 9, caractérisé en ce qu'il comprend en outre au moins trois transistors d'entrée (84, 86, 88) destinés à recevoir au moins trois signaux d'entrée respectifs (V1, V2, V3); la boucle de réaction comprend au moins trois transistors de détection (98, 100, 102), chacun d'eux étant connecté de façon à contrôler un transistor d'entrée respectif (84, 86, 88); les transistors de détection (98, 100, 102) sont connectés à la source de courant (82) de façon à appliquer à celle-ci le signal modulant pendant l'inter- valle de commutation; et le signal de sortie (V0) corres- pond à l'un des trois signaux d'entrée (V1,-V2, V3). 19. Circuit de porte selon la revendication 9, caractérisé en ce qu'il comprend en outre un premier étage de transistors d'entrée PNP connectés en une configuration de porte ET (118) ayant une paire d'entrées (116, 122), et en ce qu'une première entrée (116) de la porte ET est con- nectée de façon à recevoir un premier signal d'entrée (Vin); une seconde entrée (122) de la porte ET est connec- tée de façon à recevoir un niveau de tension de limite supérieure sélectionnée; et la porte ET (118) a un signal de sortie qui est limité au niveau de tension de limite supérieure sélectionné. 20. Circuit de porte selon la revendication 19, caractérisé en ce qu'il comprend en outre un second étage de transistors d'entrée NPN connectés en une configuration de porte OU (120) ayant une paire d'entrées; et en qu'une première entrée de la porte OU (120) est connectée de façon à recevoir le signal de sortie de la porte ET (118); une seconde entrée (124) de la porte OU (120} est connectée de façon à recevoir un niveau de tension de limite infé- rieure sélectionné; et la porte OU (120) a un signal de sortie (V out) qui est limité aux niveaux de tension de limites supérieure et inférieure sélectionnés. 21. Circuit de porte destiné à générer un signal de sortie correspondant à un signal parmi un ensemble de signaux d'entrée (V1, V2, V3), et à commuter entre divers signaux parmi l'ensemble de signaux d'entrée (V1, V2, V3) pendant un intervalle de commutation pendant lequel deux au moins des signaux d'entrée ont pratiquement le même niveau, caractérisé en ce qu'il comprend: un ensemble de transistors d'entrée (12, 14; 84, 86, 88) destinés à recevoir des signaux d'entrée respectifs (V1, V2, V3) de l'ensemble de signaux d'entrée, et ayant des émetteurs et des collecteurs respectifs; un circuit à transistor fai- sant fonction de source de courant (40, 96) qui comporte un collecteur connecté. fonctionnellement aux émetteurs des transistors d'entrée (12, 14; 84, 86, 88), pour leur fournir un courant d'alimentation, et comportant en outre un émetteur; un ensemble de transistors de détection (64, 66; 98, 100, 102) ayant des collecteurs respectifs et connectés de façon à contrôler le courant dans les collec- teurs des transistors d'entrée respectifs, et à fournir un signal modulant, par l'intermédiaire de leurs collecteurs, sous l'effet de l'apparition de l'intervalle de commuta- tion; et une voie de réaction (71) allant des collecteurs des transistors de détection (64, 66; 98, 100, 102) jusqu'à l'émetteur du circuit à transistor faisant fonction de source de courant (40, 96); et en ce que le signal de sortie est obtenu sur les émetteurs de l'ensemble de tran- sistors d'entrée. 22. Circuit de porte selon la revendication 21, caractérisé en ce qu'il comprend un étage à transistor de sortie (48-56) qui est connecté aux émetteurs des tran- sistors d'entrée (12, 14) pour appliquer un décalage con- tinu au signal de sortie afin de compenser des chutes de tension et des variations de température qui sont associées aux transistors d'entrée (12, 14). 23. Procédé pour supprimer la distorsion appa- raissant dans un signal de sortie (V0) au moment de la commutation, par l'intermédiaire de transistors d'entrée (12, 14; 84, 86, 88) entre plusieurs signaux parmi un ensemble de signaux d'entrée (V1, V2, V3) qui contribuent sélectivement au signal de sortie (V0), caractérisé en ce qu'on détecte le courant qui circule dans les transistors d'entrée (12, 14; 84, 86, 88); on génère un signal modu- lant qui est représentatif de la valeur du courant détecté dans des transistors d'entrée respectifs (12, 14; 84, 86, 88); et on module le courant qui circule vers les tran- sistors d'entrée (12, 14; 84, 86, 88) sous la dépendance du signal modulant, pour maintenir constant le courant traversant chaque transistor d'entrée qui contribue au signal de sortie (V0).