Brevet FR2575621A1 — publié le 19860704

Convertisseur numérique-analogique rapide intégré La présente invention a pour objet un con vertisseur numérique-analogique rapide intégré. Elté trouve une application en électronique et principaLement dans La conversion de signaux vidéo. Parmi les différents types de convertis seurs numérique-analogique (CNA) que l'on connais, ceux qui se rapprochent le plus de l'invention sont Les CNA à générateurs de courant. Ce sont eux, en effet, qui, évitant les capacités parasites des CNA fonctionnant en tension, permettent d'atteindre les plus grandes vitesses de conversion. On connatt des CNA utilisant des générateurs de courant pondérés selon les differentes puis sances de 2. Les éléments binaires du nombre à convertir sont utilisés pour connecter ces différents générateurs, dont le poids respectif correspond au poids des éléments binaires. Le courant total produit correspond ainsi à la valeur du nombre binaire reçu. L'inconvénient de ces circuits est qu'ils ne présentent pas toujours le caractère monotone requis dans certaines applications. Cela signifie que Lorsqu'on fait cro;tre ou décrotre Le nombre binaire à convertir, unité par unité, le courant de conversion, qui devrait varier de manière monotone Cen croissant si le nombre binaire croît et en décrois sant si te nombre binaire décroît), peut présenter par instants des variations de sens inverse.Ce phé noumène est dû à ce que chaque générateur de courant ne fournit pas exactement le courant proportionnel à son poids, si bien que, passant par exemple du nombre 3 au nombre 4 en déconnectant les générateurs de poids 1 et 2 et en connectant un générateur de poids 4, on peut observer non pas une augmentation du cou rant, mais une diminution. Pour s'assurer de la "monotonicite" de La conversion on a donc pensé utiliser des CNA constitués non pas de générateurs pondérés mais de générateurs tous identiques, Lesquels sont mis en service (ou hors service) un par un lorsque Le nombre à convertir augmente (ou diminue) unité par unité. En d'autres termes, entre deux nombres binaires quelconques mais successifs, L'état du CNA ne diffère que par L'état d'un seul générateur de courant. Naturellement, un tel principe nécessite d'utiliser 2N générateurs, si le nombre à convertir possède N éléments binaires (ou 2N-1 si L'on convient de partir de O). Bien qu'on puisse constituer une rangée unique avec tous ces genérateurs, on préfère adopter une disposition en forme de matrice avec 2P Lignes et 2 2M coLonnes, soit 2M+P points, avec M+P=N. En général N est pair (6 ou 8 ou plus) et L'on prend M=P=N/2. Par exemple, pour convertir des nombres à quatre éléments binaires (N=4) on prendra une matrice de 22=4 Lignes et 22=4 colonnes et 16 générateurs de courant. A cette matrice doit être associé un moyen de décodage recevant le nombre binaire à convertir et commandant La mise en service ou hors service des divers générateurs. Dans un article intitulé "A 60 ns Glitch Free NMOS DAC" publié par Vivan W.K. SHEN et David A. HODGES, de 1'Université de Californie, Berkeley, Ca, article publié dans les comptes-rendus de la Conférence "IEEE International Solid-State Circuits Conference11, p-ages 188-189, conférence qui s'est tenue de 24 février 1983, il est décrit un CNA ("DAC" en terminologie anglosaxonne pour "Digital Analogic-Converter) qui est représenté sur ta figure 1 annexée. Ce CNA comprend une matrice (Mat) de 16 gé nérateurs de courant G, rangés en 4 Lignes de 4 générateurs chacune. Chaque ligne de générateurs est as sociée à une Ligne de connexion qui comprend 4 portes P. L'ensemble est encadré par deux colonnes de connexion également à 4 portes, mais décalées L'une par rapport à L'autre d'une Ligne. Les extrémités supérieures des deux colonnes sont reliées à une source de tension Von, apte à mettre en service Les générateurs et les extrémités inférieures à une source de tension Voff, apte à mettre hors service ces générateurs. Pour commander les portes de chaque colonne, un décodeur ligne DL est utilisé pour commander Les portes de chaque ligne ; on trouve, de meme, un décodeur colonne DC. Ces décodeurs reçoivent respectivement les deux bits depoids fort b2b3 et les deux bits de poids faible bob1 du nombre a convertir. Ces décodeurs convertissent ces deux nombres binaires partiels en décimal sur Leurs quatre connexions de sortie. Tel que représenté sur la figure 1, le CNA est dans un état qui correspond au nombre 1011. Un tel circuit donne satisfaction en ce qui concerne le caractère monotone de La fonction de conversion, puisqu'un seul générateur de courant est mis en service ou hors service Lorsqu'on passe d'un nombre binaire au nombre adjacent. Mais il presente un inconvénient qui est une relative lenteur de conversion. En effet, avec un tel circuit, le temps de conversion est de 60 ns pour des nombres de 6 bits. Le but de l'invention est de remédier à cet inconvénient en proposant un CNA beaucoup plus rapide puisqu'il permet ae convertir aes nombres de 8 bits en 20 ns. Ce but est atteint, selon l'invention, par des moyens de décodage originaux permettant de com mander La matrice de générateurs ce coupent beaucoup plus rapidement que par Le passé. La relative lenteur du NA représenté sur la figure 1 provient, comme les auteurs en conviennent d'ailleurs (cf colonne de droite, lignes 5-7), de la structure des Lignes de connexion associées aux lignes de générateurs. Ces Lignes relient des portes entre elles et, suivant L'état de ces portes permettent de relier Les différentes générateurs aux sources de tension Von ou Voff. Ces tensions de commande doivent ainsi se propager Le long de ces Lignes pour atteindre Les générateurs de courant. Or, ces Lignes comportent, par construction même et par la présence des transistors qui constituent les portes, une part résistive R qui vieflt de la résistance équivalente des transistors passants et une part capacitive C, qui est ramenée par chaque transistor.Les tensions de commande cheminent donc Le Long de véritables li- gnes RC, ce qui induit un retard dans ta conversion. L'invention remédie à cet inconvénient grace à une conception différente des moyens de déc o- dage. Selon l'invention, ce décodage s'effectue non seulement en périphérie de La matri-ce, comme dans l'art antérieur, à L'aide de décodeurs Lignes et cotonnes, mais encore, dans chaque point de La matrice1 au niveau même du générateur de courant. Par ailleurs, Les décodeurs Lignes et cotonnes sont a'une conception partituliere qui évite les retards de propagation et cela grace au report d'un signal logique (et non plus analogique) Le Long d'une bande conductrice intégrée (et non plus le long d'une ligne RC). De façon plus précise, la présente invention a pour objet un CNA du genre de ceux qui ont été décrits plus haut, et qui est caractérisé par le fait que a) - Le décodeur lignes et le décodeur colonnes com P prennent chacun une rangée de 2 , respectivement 2 , cellules Logiques réalisées en circuits in tégrés, chaque cellule ayant des entrées et une sortie, cette derniére étant reliée à la ligne, respectivement à la colonne, de commande corres pondant au rang de la cellule Logique, Les en trées d'une cellule de rang i, respectivement j, étant connectées, d'une part, aux entrées du de codeur et d'autre part à La sortie de la cellule qui précède, dont le rang est i-), respective ment j-t, cette dernière connexion entre cellu les de rangs successifs s'effectuant par une bande conductrice intégrée, b) - chaque ligne et chaque colonne de commande est constituée d'une bande conductrice ' intégrée traversant la matrice de générateurs de part en part, c) - à chaque croisement d'une ligne de commande et d'une colonne de commande, le convertisseur com prend un circuit logique à une première et une deuxième entrées reliées au décodeur Lignes et à une troisième entrée reliée à la colonne corres pondante, ce circuit logique possédant une sor tie commandant le générateur de courant associé à cette Ligne et à cette colonne, ce circuit logique étant apte à activer le générateur de courant qui lui est associé dans Les deux cas suivants :: bl) la ligne à laquelle il appartient est active, b2) la ligne à laquelle il appartient n'est pas active, mais la ligne précédente est active et simultanément La colonne à laquelle il appartient est active. Ainsi, chaque point de La matrice est relié directement à une ligne et à une coLonne, lesquelles établissent sans retard certaines conditions Logiques, Lesquelles sont décodées sur le site même du point matriciel. Si l'on se reporte à la figure 1, représentant un CNA de l'art antérieur, on voit que le troi sième générateur de courant d'une ligne (en partant de la gauche) par exemple reçoit son signal de commande Von à travers 4 transistors, ce qui est un handicap pour la rapidité du système. Selon l'invention au contraire, un générateur de courant reçoit son signal de commande directement du circuit logique qui lui est associé, lequel prélève les informations logiques qui lui sont nécessaires directement sur les bandes conductrices intégrées, lesquelles délivrent ces informations quasi-instantanément. On comprendra mieux les caractéristiques du circuit de L'invention après la description qui va suivre, qui expose quelques exemples de réalisation donnés à titre explicatif mais nullement limitatif. Cette description se ré 1ère à des dessins annexes, sur lesquels : - la figure 1, déjà décrite, représente un convertisseur numérique-analogique selon l'art anterieur, - la figure 2 représente le schéma synoptique du convertisseur de l'invention, - la figure 3 est une représentation symbo Lique illustrant la répartition des générateurs de courant activés dans la matrice de conversion, - la figure 4 représente un mode de réeli- sation d'un décodeur Lignes, - la figure 5 représente un mode de réalisation d'un décodeur colonnes, - la figure 6 montre une variante de circuit logique permettant de commander un générateur de courant, - La figure 7 montre une autre variante de circuit logique, - ta figure 8 illustre un mode particulier de réalisation d'un point de la matrice. La figure 2 montre la structure générale du convertisseur de l'invention et permet de préciser les notations qui vont être employées par la suite. Le CNA représenté comprend une matrice Mat de 2M P x2 points, chaque point étant repéré par un double indice : i pour le rang de la ligne à laquelle il appartient et j pour le rang de la colonne à laquelle il appartient, ligne et colonne respectivement notées Li et Cj. Les lignes de commande sont au nombre de et vont de L1 à L2 P Les colonnes sont au nombre de 2M et vont de C1 à C2 . Dans La description qui suivra, on considérera Le cas de 16 Lignes et 16 colonnes, ce qui correspond à une matrice de 16x16 et à des nombres de 8 éléments binaires, mais ceci n'a évidemment rien de Limitatif. Chaque point de la matrice comprend un cir- cuit logique CLij et un générateur de courant Gij. Le circuit Logique est relie à la ligne Li et à La colonne Cj qui lui fournissent deux informations logiques. Mais pour remplir pleinement son rôle, ce circuit doit recevoir une troisième information, qui peut être délivrée soit par la ligne Li-1, soit par un autre moyen.En effet, la fonction remplie par le circuit logique CLij dépend de 3 variables logiques ; comme indiqué plus haut, le circuit CLij délivre un signal de commande au générateur de courant Gij - si La ligne Li à laquelle il appartient est active, quel que soit L'état de la colonne Cj, - si la ligne Li à laquelle il appartient n'est pas active, mais si la ligne précédente Li-1 est active et simultanement si la colonne Cj à laquelle il appartient est active Pour connaître l'état de la ligne Li-1, Le circuit logique peut être relié à cette ligne mais, selon une variante, il peut recevoir l'information en question depuis le décodeur lignes comme on le comprendra mieux par La suite. Le CNA comprend encore un décodeur lignes DL qui reçoit, sur P entrées, les P éléments binaires de plus fort poids du nombre à convertir. Ce décodeur rend actives les I premières lignes de commande s i est la valeur décimale du nombre à P éléments binaires reçus par DL. Un décodeur colonnes DC reçoit, de la meme manière, sur n entrées, les M éléments binaires de plus faible poids du nombre à convertir. Ce décodeur rend actives les J premières colonnes, si J est la valeur décimale du nombre à M éléments binaires reçu par DC. On peut dire aussi que si A est le nombre à convertir, te décodeur Lignes fournit la partie entière L du nombre A/2P' et que te décodeur colonnes décode le nombre A-2 ML. Le CNA comprend encore une entrée numérique EN recevant les N éléments binaires du nombre à convertir, éléments qui sont appliqués soit sur DL soit sur DC, et une sortie analogique SA. La figure 3 permet d' illustrer le fonctionnement du convertisseur de manière symbolique. On suppose que le nombre à convertir est le nombre 00100010 dont la valeur décimale est 34. Les quatre éléments binaires de poids fort sont 0010 et les quatre éléments binaires de poids faible 001 0. On a donc, aussi bien pour les lignes que pour les colonnes, 0010=2 (cette coincidence n'a rien de limitatif mais simplifie la description, puisqu'aussi bien les deux décodeurs sont identiques). Le décodeur Lignes rend actives les deux premières lignes LI, L2 et le décodeur colonnes les deux premieres colonnes C1, C2. Les autres lignes L3 à L16 et les autres colonnes C3 à C16 sont inactives. Les deux premières Lignes ont donc leurs 16 générateurs de courant en service, (ces générateurs sont symboliquement représentés en noir). La premiere condition logique que doivent remplir les circuits Logiques de la matrice est en effet remplie pour tous les circuits Logiques de ces deux lignes. On observera que l'état des colonnes est sans incidence sur l'état des générateurs. La troisième ligne étant inactive, seuls Les générateurs pour Lesquels la colonne est active seront connectés (seconde condition logique), c'està-dire les deux premiers. En définitive, 2x16+2 générateurs seront en service, ce qui représente bien Le nombre 34. On peut dire aussi que L'on décode le nombre : partie entière de 34:16, ce qui donne 2, puis que l'on décode Le nombre 34-2x16, ce qui donne encore 2. On peut encore considérer que les 4 bits de poids fort 0010 ont une valeur décimale 2 mais représentent un poids de 24, soit 16, (puisque ce sont les bits de poids fort) et doivent donc commander 2 lignes entières de 16 générateurs ; alors que les 4 bits de poids faible 0010 ont eux aussi une valeur décimale de 2, mais avec un poids de 1, de sorte que ces bits ne doivent commander que deux générateurs sur une ligne inactive. Les figures 4 et 5 montrent un exemple de réalisation des décodeurs lignes et colonnes. Ces deux circuits ont même structure et même fonction mais reçoivent, le premier, les éléments binaires de poidsfort a4, a5, a6, a7 et, le second, les éléments binaires de poids faible aO, al, a2, a3. Ces éléments sont immédiatement complétés par des portes inverseuses 10, 11 qui délivrent respectivement 74, a5, a6, a7 et aO, a1, a2, a3. Le décodeur lignes et le décodeur colonnes comprennent chacun 16 cellules, repérées par l'indice i pour le décodeur lignes et par l'indice j pour le décodeur colonnes. Chacune de ces cellules comprend - une première porte NON-ET (Pi, Rj) à 4 entrées re liées aux entrées du décodeur ou aux entrées com plémentées et à une sortie (SPi, SRj), - une porte inverseuse (Ii, Jj) à une entre E reliée à la sortie de la cellule de rang précédent (i-1, j-1) et à une sortie, - une seconde porte NON-ET (Qi, Sj) à deux entrées, l'une reliée à la sortie de la première porte NON-ET (Pi, Rj) et L'autre à la sortie de la porte inverseuse (li, Jj), cette seconde porte ayant une sortie constituant la sortie de la cellule et étant reliée à la ligne de rang i (Li) ou à la colonne de rang j (Cj) ainsi qu'à L'entrée de la porte inver seuse (Ii+1, Jj+1) de la cellule suivante. Les connexions entre les entrées des portes Pi et les entrées du décodeur sont effectuées de la manière suivante. La première porte P1 reçoit Les bits a4, a5, a6, a7 ; la seconde porte les bits a4, aS, a6, a7 ; la troisième les bits a4, a5, a6, at, etc..., la 16éme et dernière les bits a4, a5, a6, a7. Il en résulte que les sorties SPI, SP2...SPi,...SP16 sont toutes à 1 sauf pour l'unique porte dont les entrées reçoivent directement les éléments binaires à 1 du nombre à convertir et à travers Les inverseurs les éléments binaires à 0, de sorte que cette unique porte reçoit 4 éléments à 1 et délivre donc un état Logique 0. Toutes les autres portes reçoivent au moins un 0, donc délivrent un 1. Si l'on reprend l'exemple précédent du nombre 0010, c'est la troisième porte P3, qui reçoit a4, a5, a6, a7 qui recevra quatre niveaux 9 et délivrera un état 0. Les portes NON-ET Q1, Q2...Qi...Q16 reçoivent l'état logique de la sortie des portes P1, P2...Pi...P16 sur une première entrée et l'inverse de l'état Logique de La ligne précédente sur une deuxième entrée grâce aux portes inverseuses I1, I2...Ii...I16. La table de vérité est donnée dans le tableau I suivant ou Q(E) désigne les entrées de la porte Q et Q(S) la sortie de cette porte : TABLEAU I i Q(E) Q(S) Li 1 2 1 1 0 2 1 1 O ACT 3 0 1 1 4 1 0 1 ACT i 1 0 1 16 1 0 1 On observera que seules le-s sorties des deux premières portes Q1 et Q2 sont au niveau logique O, qui est en l'occurrence un niveau actif (mais l'on pourrait choisir la convention inverse avec une porte ET au lieu d'une porte NON-ET), les autres sorties étant au niveau 1 (inactif). Il faut remarquer également que, selon l'une des caractéristiques de l'invention, l'état logique d'une ligne est reporté sur le circuit logique de la ligne suivante. Ainsi, l'état 1 de la sortie-de Q3 (qui rend la troisième ligne inactive) est repor-té sous forme de 0, par La quatrième porte 14, sur L'une des entrées de Q4, ce qui induit un 1 à la sortie de Q4 et rend donc La quatrième ligne inactive, et ainsi de suite jusqu a la 16émue ligne (c'est le sens qu'il faut donner aux flèches obliques dans le tableau pré- cédent). Ainsi, l'apparition d'un 0 sur la première entrée d'une porte Qi marque la séparation entre les lignes actives (ACT) et les lignes inactives (ACT). Dans le cas illustré, cette séparation apparait à la troisième ligne. Cette remarque sera utilisée plus loin. La structure et le fonctionnement du décode deur colonnes de la figure 5 sont identiques. Il n'est donc pas utile de les décrire en détail. Il suffit simplement de noter que ta porte R1 de type NON-ET reçoit a3, a2, a1, ab, la porte R2 : at, aE, 7, aO, etc... la porte R16 ; a3, a2, al, aO. Un premier mode de réalisation d'un circuit logique CLij est représenté sur la figure 6. Ce circuit possède trois entrées, une première entre 21 reliée à la ligne de commande Li de rang i, une deuxième entrée 22 reliée à la ligne de commande Li-1 de rang i-1 et une troisième entrée 23 retiée à La colonne de commande Cj de rang j. Dans la variante illustrée, le circuit comprend une première porte NON-ET référencée T1 à trois entrées, une seconde porte NON-ET T2 à deux entrées et une sortie. Le circuit comprend encore deux portes inverseuses 24 et 26. La sortie du circuit est référencée 30. La table de vérité de ce circuit est donnée dans le tableau Il ci-dessous, ou E et S désignent les entrées et sorties des portes Tî et T2. TABLEAU Il T1 T2 Li-1 Li Cj E S E 123 12 0 0 0 1 1 0 1 1 0 1 O 0 1 010 1 10 1 o 1 0 111 0 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 O 101 1 il o 1 1 1 0 0 1 1 1 1 0 On voit, par cette table, que la sortie du circuit Logique est à 1, ce qui commande la mise en service du générateur de courant, dans deux cas - la ligne Li est active (Li=0) (ce qui correspond aux deux premières Lignes de La table de vérité) et ce, quel que soit Cj ; - la ligne Li est inactive (Li=1) mais la ligne pré cédente est active (Li-1=0) et Cj est active (cj=0). C'est bien la fonction logique annoncée plus haut. On observera que cette variante nécessite la connexion du circuit logique à deux lignes consécutives. Cela est dû au fait que, parmi toutes les Lignes inactives, il faut distinguer celles qui est la première. Dans la variante illustrée, cette distinction est faite en détectant l'état de la Ligne précédente, qui doit être actif. En examinant la première table de vérité, on voit cependant que la première ligne inactive Cen l'occurrence la troisième) se distingue des autres par le fait qutelLe est la seule pour laquelLe L'entrée de la porte Qi (ou, ce qui revient au même, ta sortie Spi de la porte Pi) est à 0. On peut donc utiliser cette information pour connaitre L'état de la ligne Li-1. C'est ce qui est utilisé dans La variante de la figure 7. Le circuit logique CLij représenté sur cette figure, qui est toujours associé à la Ligne Li de rang i et à la colonne Cj de rang j, possede trois entrées, une première entrée 31 reliée à la ligne de commande Li de rang i, une deuxième entrée 32 reliée à la sortie SPi de la première porte Pi de type NON-ET de La cellule de rang i du décodeur lignes et une troisième entrée 33 reliée à la colonne de commande Cj de rang j. Le circuit logique comprend une première porte Ul de type NON-ET, une seconde porte U2 de type NON-ET et deux inverseurs 44, 46.La table de vérité est donnée dans le tableau III ci-dessous TABLEAU III Li SPi Cj U1 U2 0 1 0 T 1 0 1 ? 1 1 1 0 O 0 1 1 0 1 ' 1 0 1 1 - 1 0 La fonction Logique recherchée est donc bien, Là encore, satisfaite. La figure 8 montre enfin un exemple concret de réalisation d'un circuit logique CLij et d'un gé nérateur de courant Gij, l'ensemble étant intégré dans un circuit à transistors MOS. Le motif représenté est répété identiquement à lui-même Le long des Lignes et des colonnes pour obtenir la matrice complète (par exemple de 16x16). Autour d'une telle matrice se trouvent les décodeurs Lignes et coLonnes. Le circuit de la figure 8 comprend 5 t-ran- sistors TR1, TR2, TR3, TR4, TR5. Ces transistors sont polarisés par des sources de tension VP1, VP2 et VSS. Ils sont commandés par leur porte, à L'aide de tensions présentes sur les bandes conductrices Li, SPi et Cj. Ces bandes sont schemati-sées sur la figure 8 par les conducteurs 51, 52, 53. Il faut comprendre qu'il s'agit là, par exemple, de~couches de polysilicium, intégrées dans le substrat semiconducteur dans lequel le convertisseur est lui-même intégré. Naturellement, il faut prévoir des passages isolants au niveau des croisements des différentes couches, mais ceci est bien connu de L'homme de L'art et n'a donc aucun besoin d'être décrit ici. Le fonctionnement de ce circuit est le suivant. Si Li est actif (niveau O) te courant imposé par TRI passe dans TR2 et est donc pré levé à la sortie analogique du circuit. Si Li est inactif (niveau 1) et si SPi ou Gj sont inactifs t1), alors Le potentiel VP2 est appliqué entre TR1 et TR2. Ce dernier transistor est bloqué (la tension Vgs de TR2 est nul- le) et courant imposé par QR1 e-st prélevé dans la source de tension VP2 par TR4 ou TR5 et TR3. Enfin, si Li est inactif et si SPi et Cj sont actifs, alors Le courant passe par TR2 et est disponible à ta sortie analogique. REVENDICATIONS 1. Convertisseur numérique-analogique rapide intégré, comprenant une matrice de 2 generateurs de courant tous identiques, ou M et P sont des nombres entiers avec M+P=N, le nombre N représentant le nombre d'éléments binaires composant les nombres à convertir, cette matrice comprenant 2P lignes de commande et 2 colonnes de commande, Les générateurs de courant étant situés aux différents croisements d'une ligne et d'une colonne, le convertisseur comprenant encore un décodeur ligne à P entrées recevant les P éléments binaires de plus fort poids des nombres à convertir et à 2P sorties portées à un niveau logique actif ou inactif, ces sorties étant reliées chacune à L'une des lignes de commande, et un décodeur colonnes à M entrées recevant tes M éléments binaires de plus faible poids des nombres à convertir et à 2M sorties portées à un niveau logique actif ou inactif, ces sorties étant retiées chacune à L'une des colonnes de commande, ces décodeurs Lignes et colonnes ayant mtme structure et réalisant une conversion binaire-décimal, ce convertisseur étant caractérisé par le fait que : a) - le décodeur Lignes CDL) et le décodeur colonnes (DC) comprennent chacun une rangée de 2 , res pectivement 2P', cellules logiques réalisées en circuits intégrés, chaque cellule ayant des en trées et une sortie, cette dernière étant reliée à la Ligne, respectivement à la colonne, de com mande correspondant au rang de la cellule logi que, les entrées d'une cellule de rang i, res pectivement j, étant connectées, d'une part, aux entrées du décodeur et d'autre part, à la sortie de la cellule qui précède, de rang i-1, respec tivement j-I, cette dernière connexion entre cellules de rangs successifs s'effectuant par une bande conductrice intégrée, b) - chaque ligne de commande et chaque colonne de commande sont constituées par une bande conduc tri ce intégrée continue traversant la matrice de générateurs de part en part, c) - à chaque croisement d'une ligne de commande (Li) et d'une- colonne de commande SCj),le convertis seur comprend un circuit logique (CLij) à une première et une deuxième entrées reliées au dé codeur lignes et à une troisième entrée reliée à La colonne correspondante (Cj), ce circuit logi que possédant une sortie commandant le généra teur de courant (Gij) associé à cette Ligne (Li) et à cette colonne (cj). le circuit logique (CLi,j) étant apte à activer le générateur de courant g6ij) qui lui est associé dans les deux cas suivants :: bl) - la ligne (Li) à laquelle il appar tient est active, b2) - la ligne (Li) à laquelle il appar tient n'est pas active, mais La ligne précédente (Li-1) est active et, simultanément, la colonne (Cj) à laquelle il appartient est active. 2. Convertisseur numérique-analogique selon la revendication 2, caractérisé par te fait que la cellule de rang i du décodeur lignes ou la cellule de rang j du décodeur colonnes est constituée par : - une première porte NON-ET (Pi, Rj) à (P,M) entrées reliées aux entrées du décodeur ou aux entrées com plémentées et à une sortie (SPi, SRj), - une porte inverseuse (Ii, Jj) à une entrée reliée à la sortie de la cellule de rang précédent (i-1, j-l) et à une sortie, - une seconde porte NON-ET (Qi, Sj) à deux entrées, l'une reliée à la sortie de La première porte NON-ET (Pi, Rj) et l'autre à la sortie de La porte inverseuse (Ii, Jj), cette seconde porte ayant une sortie constituant la sortie de La cellule et qui est reliée à la ligne de rang i (Li) ou à la colonne de rang j (Cj) ainsi qu a l'entrée de la porte in verseuse 3. Convertisseur numérique-analogique selon l'une quelconque des revendications 1 et 2, caractérisé par Le fait que le circuit logique (CLi,j) associé à la ligne de rang i et à La colonne de rang j possède trois entrées, une première entrée reliée à la ligne de commande de rang i (Li), une deuxième entrée reliée à la ligne de commande de rang i-l (Li-1) et une troisième entrée reliée à La colonne de commande de rang j (Cj). 4. Convertisseur numérique-anaiogique selon La revendication 2, caractérisé par le fait que le circuit logique (CLij) associé à la ligne de rang i ( Lif et à La colonne de rang j(Cj) possède trois entrées, une première entrée reliée à la Ligne de commande de rang i (Li), une deuxième entrée reliée à la sortie (SPi) de la première porte NON-ET (Pi) de la cellule de rang i du décodeur de lignes, et une troisième entrée reliée à la colonne de commande de rang j (Cj).