Brevet FR2585201A1 — publié le 19870123

l La présente invention concerne un amplificateur opération- nel tout différentiel à étage unique à gain élevé en boucle ouverte, réalisé en technique MOS, comportant des éléments (transistors) pour un étage de transconductance, des éléments de charge et de polarisation pour cet étage et un circuit de stabilisation de la tension de sortie au repos (CMFB). L'utilisation d'amplificateurs opérationnels dans des circuits intégrés en technique MOS est devenue de plus en plus courante au cours de ces dernières années, en conséquence de l'exigence d'intégrer des circuits et des sous-systèmes analo- giques dans cette technique. Une revue des techniques de projetage pour amplificateurs opérationnels intégrés en technique MOS (soit NMOS, soit CMOS) est présentée par exemple dans l'article "MOS Operational Ampli- fier Design - A Tutorial Overview" de P.R..ray et R.G. Mayer, oaru dans "IEEE journal of Solid-State Circuits", vol. SC-17, no 6, page 969, décembre 1982. Les conditions fondamentales qui doivent être satisfaites par un amplificateur opérationnel ("0PAliP") intégré dans un circuit monolithique MOS (fig. 1, o VREF et VRIF sont deux tensions fixes, pas forcément différentes l'une de l'autre, et A est le gain en boucle de l'amplificateur) sont les suivantes: - gain élevé en boucle ouverte, bref temps de stabilisation ("settling time"), - capacité de pilotage de charges capacitives, - rejet élevé à la tension d'alimentation ("PSSR"), - faible bruit d'entrée. D'autres conditions particulièrement utiles pour des amplificateurs opérationnels intégrés sont les suivantes: - faible occupation de surface de silicium, - facilité d'interconnexion avec d'autres parties du circuit intégré, - forte excursion de la tension de sortie avec faible distorsion harmonique, - dissipation de puissance limitée. Récemment s'est imposée la technique de projetage qui utilise des amplificateurs opérationnels à sortie différentiel- le (amplificateurs "tout-différentied' ou "fully-differential" ou "double-ended") dans lesquels la tension de sortie est préle- vée, non pas entre la sortie unique de l'amplificateur et une tension de référence fixe (par exemple la masse ou une autre tension engendrée à l'intérieur du circuit intégré), mais entre les deux sorties de l'amplificateur, qui est projeté de telle manière que les deux signaux de sortie soient symétriques par rapport à une tension de référence VREF (fig. 2). Une différence importante entre les amplificateurs opéra- tionnels à sortie unique et les amplificateurs tout-différentiels est que, dans ces derniers, il n'existe pas de noeud de référence commun à l'entrée et à la sortie de l'amplificateur opérationnel. Un avantage essentiel de l'approche tout-différentiel consis- te en ce que l'on obtient - une amélioration de la valeur maximale de l'excursion de la tension effective de sortie, - un abaissement de la distorsion harmonique à la sortie (en particulier de la distorsion harmonique due aux harmoniques pairs) et - une augmentation de la valeur du PSSR. Un problème typique de cette catégorie d'amplificateurs consiste en la nécessité de projeter une circuiterie qui fixe la tension "au repos" des deux sorties (c'est-à-dire les tensions présentes sur les deux sorties en l'absence de signaux appliqués aux entrées) à une valeur qui permette une excursion symétrique et de valeur maximale des signaux de sortie (cette tension au repos est en général VEF', voir fig. 2). Fréquemment en outre (typiquement quand le circuit est ali- menté avec une seule tension), il faut aussi que la tension au repos des deux entrées soit fixée avec une circuiterie qui opti- mise ce niveau par rapport aux exigences de circuit de l'ampli- ficateur (cette tension est en général VRIN, voir fig. 2). Une technique appliquée pour le projetage d'amplificateurs "toutdifférentiels" est celle qui, pour satisfaire aux conditions fondamentales exigées de gain élevé, utilise deux étages en cascade dont chacun aurait, à lui seul, un gain insuffisant pour le type d'application désiré. L'inconvénient principal et bien connu de cette approche tient au fait qu'un amplificateur à deux étages exige l'utilisa- tion d'une capacité de compensation assez élevée (et croissante avec l'augmentation de la charge), disposée entre le premier et le second étage, pour assurer la stabilité du système dans lequel L'amplificateur est inséré. Entre autres choses, cela augmente dans une mesure non négligeable la surface occupée par l'ampli- ficlateur. Une autre méthode de projetage, connue en soi et qui a trouvé un succès croissant, est celle qui utilise un seul étage d'amplification, ayant par lui-même un gain suffisamment élevé pour satisfaire aux exigences d'application. Un avantage impor- tant de ce type d'amplificateurs est qu'il élimine la nécessité de la capacité de compensation. 2C Dans l'essentiel, un amplificateur à étage unique est un amplificateur dans lequel on ne peut identifier qu'un étage oui est doté d'une transconductance élevée gm qui assure une fonction de transfert tout = gm Vin (1) lout représentant le courant du signal de sortie de l'étage et 7in representant la tension du signal en entrée. Dans l'ampli- ficateur dans son ensemble, l'amplification de tension est obtenue grace à la chute provoquée par iout sur une impédance de sortie 7out' ce qui fait que le gair. de tension de i'ampli- 3C ficateur en boucle ouverte A devient: A = gm Zout (2) Un exemple de ce type d'approche à étage unique est celle zui fait usage d'un étage connu sous le nom de "folded cascode" ("cascode repliée", voir fig. 3 et page 979 de l'article cité). Sur cette fig. 3 et sur les figures suivantes, les transistors CiS et PESOS doivent s'entendre avec leur électrode de "body" (ou substrat) connectée respectivement à la tension d'alimentation plus négative et à la tension d'alimentation plus positive, sauf indication contraire. Dans le circuit de la fig. 5 en particu- lier, quelques-uns des transistors peuvent avoir l'électrode de "body" connectée à l'électrode de "source", si cela est nécessité par des exigences particulières. Dans le circuit classique de la fig. 3, les éléments à haute transconductance sont les transistors MH2 et M3. Les transistors M1, M4, M5 et M7 à X12 remplissent les fonctions de charge et de polarisation de l'étage. Le transistor M6 permet de fixer la tension au repos des sorties. Sur le schéma de la fig. 3, on a indiqué dans un rectangle le bloc de circuits qui permet la stabilisation de la tension de sortie au repos (CMFB = Common Mode Feedback), bloc qui peut être réalisé de manières différentes selon les exigences de circuit. Par exemple, un tel chemin de réaction peut être réalisé avec des circuiteries continues dans le temps ou échan- tillonnées dans le temps. En ce qui concerne les conditions requises qui ont été précédemment indiquées, l'amplificateur représenté sur la fig. 3 se comporte de la manière suivante: - gain en boucle ouverte: élevé - temps de stabilisation: dépend de la capacité de charge et, de toute façon, n'est pas supérieur au cas de l'amplificateur réalisé avec deux étages, pilotage de charges capacitives: bon, et sans qu'il faille ajouter des capacités de compensation de valeurs équivalentes à celle de la charge PSRR: optimal, par le fait que la tension de sortie est prélevée entre les deux noeuds-OUT+ et CUT-, et non rapportée à une tension fixe - bruit d'entrée: assez bas (de l'ordre de celui de l'amplifi- cateur à deux étages) - occupation de surface de silicium: réduite par rapport au cas de l'amplificateur à deux étages - facilité d'interconnexion: dépend du nombre de tensions différentes de polarisation nécessaires au fonctionnement correct de l'amplificateur - excursion de sortie: bonne, par le fait que la tension de sortie est prélevée entre deux sorties complémentaires. La valeur de l'excursion maximale dépend des tensions de polarisa- tion et des dimensions et des tensions de seuil des transistors qui constituent la "cascode", - dissipation de puissance: dépend du temps de stabilisation désiré et est essentiellement fixé par la tension de polarisa- tion ViAS1 En dépit de ces avantages, les amplificateurs opérationnels tout-différentiels à simple étage actuellement disponibles ne sont pas exempts de limitations et d'inconvénients. Par exemple, dans leur structure actuelle, ils ne réussissent pas à satisfaire aisément aux exigences sans cesse plus élevées de: compacité; facilité d'interconnexion avec les autres parties du circuit intégré dans lequel l'amplificateur doit être inséré; adaptabili- té à l'intégration dans des circuits à alimentation unique, même à basse tension; réduction de la puissance de dissipation; pos- sibilité d'intégration avec occupation minimale de surface de silicium et avec un nombre minimal de lignes d'interconnexion de polarisation avec le reste du circuit, etc. Le but de la présente invention est de réaliser un amplifi- cateur opérationnel tout-différentiel à étage unique qui ne présente pas les limitations précitées, ait des prestations particulièrement satisfaisantes et présente le mieux du mieux des caractéristiques. Selon l'invention, ce but et d'autres sont atteints avec un amplificateur du type précisé dans l'introduction de la présente description, se caractérisant par le fait qu'il est composé essentiellement de deux branches semblables entre elles, dont chacune comprend des éléments respectivement semblables de polar:sazion et de charge, de transconductance et de réaction i e en oe Com.mue, chacun de ces trois éléments de chaque branche étant traversé par le même courant de repos. L'invention pourra être mieux comprise à l'aide de la description de ses formes de réalisation préférées (et non limitatives) représentées sur les fig. 4 à 9 des dessins ci- annexés. Sur la fi=. 4 est représenté un amplificateur selon l'in- vention qui se compose essentiellement de deux branches RA1, RA2 exactement semblables entre elles, dont chacune comprend o les éléments de polarisation et de charge 1 = 2 de transconduc- tance TRI = TR2 et de réaction en mode commun. L'étage de réac- tion en mode commun est également composé de deux moitiés exac- tement semblables entre elles CMFB1 = CNFB2. La disposition des blocs peut être celle qui est représentée sur la fig. 4 ou être différente. Par exemple, les positions des blocs de charge et de polarisation E1 = E2 et de réaction en mode commun CB1 = CMFB2 des deux branches peuvent être inversées. Chaque branche RA1, RA2 de l'amplificateur opérationnel selon 1C l'invention est caractérisée par le fait que le courant de repos qui traverse chacun des trois éléments fondamentaux (polarisation + charge 1 E 2 transconductar.nce TR1, TR2, réaction en mode commun -X2B1 = iIB2) est le même. Plus précisément, du point de vue du courant de repos, les trois éléments de chaque branche doivent être considérés comme étant en série entre eux. Du point de vue du courant de signal, le bloc de réaction en mode commun devra se comporter de façon à présenter dans l'ensemble une valeur de résistance indépendante de la présence d'un signal différentiel en entrée et en sortie, de manière à ne pas influ- encer le comportement de l'amplificateur à l'égard du signal. Une forme de réalisation préférée mais non limitative de cette solution est représentée sur la fig. 5. Cette solution est très efficace, en particulier du point de vue de la compacité et de la facilité d'interconnexion avec les autres parties du circuit intégré dans lequel l'amplificateur doit être inséré. En outre, elle est particulièrement adaptée à l'intégration dans des circuits à alimentation unique (+VDD, 0), même à basse ten- sion d'alimentation (par exemple, VDD = +5 V nominaux). De plus, la puissance dissipée peut être inférieure à celle de la solu- s tion connue décrite précédemment, à égalité de prestations du point de vue du temps de stabilisation, du fait qu'il existe deux seules branches entre l'alimentation et la masse. Les transistors placés en position "symétrique" dans les deux branches.A1, RA2 sont identiques entre eux (i1 = M2, M3 = M4, M5 = M6, 17 = M8). Les tensions de polarisation (VBIAS1, V31BiAS2 et VBIAS3), qui ne sont pas nécessairement toutes différentes les unes des autres, sont engendrées par des circui- teries (non représentées) avec des valeurs propres à placer les transistors Ml à M8 en zone de saturation, tant au repos que durant l'application du signal d'entrée. Les tensions d'entrée VIN+ et VIN-, appliquées respective- ment aux bornes IN+ et IN-, sont symétriques par rapport à une tension de référence d'entrée, que l'on appellera VRIN, engen- drée à l'intérieur du circuit intégré, cette tension devant être telle qu'elle garantisse le fonctionnement optimal de l'amplificateur. La configuration d'application de l'amplifi- cateur est donc celle qui est représentée sur la fig. 6. On C verra ciaprès une solution proposée pour la réalisation du circuit générateur de la tension VRIN. Dans la solution ici présentée, le circuit de réaction en mode continu est réalisé avec la technique "continu dans le temps", comme le montre la fig. 7. Dans ce circuit, les tran- sistors M9 et M10, qui sont identiques entre eux, travaillent en zone de triode (ou zone linéaire). Pour obtenir la facilité maximale d'interconnexion avec les autres parties du circuit intégré, on peut poser VBIAS2 = VBIAS3 = V-REF et utiliser, comme bloc de génération de la tension de référence d'entrée VRIN, le circuit de la fig. 8. Ce circuit est une réplique exacte de l'une des deux branches RA1 ou RA2 de l'amplificateur opérationnel, sauf en ce qui concerne le raccor- dement de l'électrode de "body" du transistor M13. La différence de ce raccordement n'est pas essentielle. Mais elle est utile pour qu'il soit possible d'utiliser la configuration ici décrite avec une tension d'alimentation à polarité unique et de basse valeur (par exemple de 5 V nominaux). On aura donc Ml1 = M1, M12 = M3, M13 = M5, M14 = M7, M15 = M19. Dans le cas examiné, le circuit de la fig. 8 est la répli- 3C que de ?Al sur la fig. 5. A titre de variante, le bloc de géné- ration de la tension VRIN peut être obtenu à partir de l'une des deux branches de l'amplificateur opérationnel, en conservant intacte la configuration décrite ci-dessus, mais en modifiant proportionnellement d'un même facteur K la largeur de tous les transistors. De cette manière, le courant qui traverse la branche de génération de VRI> est modifié proportionnellement du facteur K, mais les avantages obtenus avec le système de génération de VRIN ici décrit sont conservés. Dans la pratique, le bloc de génération de VRIN pourra être obtenu, même au niveau de génération de "layout", en utilisant l'une des deux branches de l'amplificateur opérationnel et en exécutant éventuellement la modification sur l'électrode de "body" du transistor M13. Avec cette configuration de circuit, on parvient à ce que les tensions de sortie au repos (tensions sur les noeuds OUT+ et OUT-) sont égales à VREF, tandis que la tension de référence d'entrée VRIN est automatiquement portée à la valeur qui optimi- se le fonctionnement de l'amplificateur opérationnel. Le schéma complet de l'amplificateur opérationnel et du générateur associé de la tension de référence VRIM est représenté sur la fig. 9, sur laquelle la ligne de tirets X-X sépare l'am- plificateur opérationnel proprement dit OP.AMP (correspondant dans l'essentiel à la fig. 5) du générateur de VRIN (J.VRIN), correspondant dans l'essentiel à la fig. 8. Le fonctionnement de l'amplificateur opérationnel est le suivant. Au repos, c'est-à-dire quand les tensions de signal d'en- trée sont nulles, les courants IL' et IR' sont égaux entre eux et (abstraction faite du facteur d'échelle K précité) au courant i3 de la branche de génération de VRIN, qui est fixé logiquement par la tension de polarisation VBIAS. De même, les courants qui traversent les transistors M7, M8 et M14 seront donc égaux, ce qui fait que les noeuds 8 et 18 se trouveront à la même tension. En effet, M7, M8 et M14 sont des "source-follower" ("sourcesuiveur"), identiques entre eux, à tension de "gâchette" égale, tous deux en zone saturée et traversés par le même courant. 3C Il en résulte que les noeuds OUT+ et CUT- devront se trouver à la même tension que la "gâchette" du transistor M15, c'est-à- dire à VRE?. Au cas ou la tension des deux noeuds OUT+ et OUT- serait supérieure à VREF, la réaction en mode commun abaisserait cette tension, étant donné qu'il passerait, par l'une et l'autre des branches (M5, M7, M9) et (M6, M8, M10), un courant supérieur par rapport aux branches (M1, M3) et (M2, M4). Le contraire se produirait si les tensions des noeuds V4 et V5 étaient inférieures à la valeur VREF. Cn notera que le courant qui passe dans les branches (M1, M3) et (N2, M4) ne dépend en fait pas, en première approximation, de la présence d'une tension sur les bornes d'entrée de l'amplifica- teur opérationnel, à condition évidemment que cette tension reste dans les limites qui garantissent un fonctionnement normal de l'amplificateur. Sur la fig. 9, les courants dans ces deux bran- ches ont été indiqués respectivement par les noms IL et IR. Lorsqu'il est appliqué un signai différentiel entre les noeuds IN+ et IN- (par exemple VIN+ - VIN- > O), il se produit une varia- 1 C tion dans les valeurs des courants IL' et!iR' (IL' > IR') qui détermine par conséquent un déséquilibre (de signal) entre les tensions VFUT+ et VOUT- (VCUT+ - VOUT- > 0). Etant donné que impédance des noeuds OUT+ et CUT- est très élevée (étage "cas- code"), le gain en boucle ouverte entre L (VOUT+ - VOUT-) et / (ViN+ - VIN-) est très élevé. Comme on le voit maintenant, le déséquilibre de signal entre les tensions VOUT+ et VOUT- n'influe pas, en première ap- proximation, sur la réaction en mode commun, étant donné que la somme (VCUT+ + VOUT-) reste constante et que M9 et M10 travail- lent en zone de triode. Dans cette zone, la relation entre le courant qui traverse un transistor et la tension de "gâchette" Vg est donnée par: Ids = 2k'Vds(Vg - Vs - VT - Vds/2)W/L (3) dans laquelle: k' = Facteur de conduction (au carré) du transistor Vds = Tension entre "drain" et "source" du transistor Vg = Tension de gâchette du transistor Vs = Tension de "source" du transistor VT = Tension de seuil du transistor i = Largeur effective du transistor L = Longueur effective du transistor. Le jourant ICM qui traverse dans l'ensemble les transistors M9 et:10 sera donc égale à: -, = Ids9 + IdslO = 2k'Vds(Vout+ - Vs - Vt - Vds/2)d/LT + (4) + 2k'Vds(Vout- - Vs - Vt - Vds/2)d/L oh les grandeurs k', Vds, Vg, Vs, VT, d et L sont relatives aux deux transistors en question. En posant Vout = VOUTO + /S V, tant pour Vout+ que pour Vout-, VOUTO étant la tension de sortie au repos de l'amplifica- teur opérationnel et /V étant la tension de signal présente sur une sortie de l'amplificateur, on obtient: ICM = 2k'Vds(2VOUTO + /AV+ + /V- - 2 Vs 2 VT - 2Vds/2) = 4k'Vds(VOUTO - Vs - VT - Vds/2), (5) étant donné que pour le signal, /\V+ = -LV-. Dans l'expression (5), il est tenu compte du fait que pour les deux transistors M9 et M10, W/L, Vs et Vds sont égaux et VT et K' peuvent être considérés comme à peu près égaux. Par conséquent, la résistance offerte par Le bloc (M9, M10) de réaction en mode commun est, avec une bonne approximation, in- dépendante de la tension de signal différentiel présente en sortie. Le circuit proposé sur les fig. 5 à 9 est donc un amplificateur opérationnel tout-différentiel à étage unique, à gain élevé en boucle ouverte, intégrable avec une occupation minime de surface de silicium et avec un nombre minime de lignes d'interconnexion de polarisation avec le reste du circuit (2 dans le cas minimal: VREF et VBIAS). En outre, il stabilise automatiquement la tension de mode commun de sortie. Dans la solution représentée sur la fig. 9, l'excursion maximale de sortie est égale à |VTNI + IVTPI, VTN étant la tension de seuil du transistor à canal N (transistors M5 et M6) et VTP étant la tension de seuil du transistor à canal P (tran- sistors M3 et M4). Dans le cas o on désire augmenter l'excursion de chacune des deux tensions VOUT+ et VOUT-, on peut utiliser des transistors à seuil élevé (par exemple au moyen d'implanta- tions appropriées) pour les composants M3 à M6. Autrement, on peut utiliser deux tensions de polarisation différentes pour les lignes 113IAS2 et VBIAS3 (cf. fig. 5), en renonçant à l'extrême 3C simplicité d'interconnexion qui est caractéristique de la solu- tion représentée sur la fig. 9. Le circuit selon l'invention est avantageusement en mesure de travailler même avec une alimentation unique de 5 V nominaux, avec une valeur absolue nominale de tension de seuil des tran- sistors égale à 1 V, grâce à la disposition appropriée des transistors dans l'amplificateur proprement dit et dans le générateur de référence G. VRi:. 'omme indiqué précédemment, le raccordement entre "source" et "body" du transistor M13 a été 1i introduit particulièrement pour permettre le fonctionnement du circuit, même à basse tension d'alimentation. Le transistor M13 est en effet le seul qui ne nécessite pas de symétrie exacte par rapport à ses deux "homologues" des deux branches de l'amplifi- cateur opérationnel. Dar.s une autre solution possible, particulièrement compacte, on peut réaliser le générateur de reférence 3.VRIN en éliminant le transistor M13 et en raccordant en court-circuit entre elles l'électrode de "drain" du transistor M12 et celle du transistor M14. Pour garantir le fonctionnement en zone de triode de M9, M10 et M'15 dans des applications à tension d'alimentation de plus en plus basse, on peut utiliser, pour réaliser ces transis- tors, des dispositifs à seuil plus bas que celui qui est employé pour les autres transistors à canal N (par exemple des transis- tors dans lesquels la tension de seuil est abaissée au moyen d'une implantation. On notera que, pour faciliter le projetage ("layout") et rendre plus compacte la réalisation, les électrodes de "body" de tous les transistors de l'amplificateur sont raccor- dées à la tension d'alimentation appropriée (VDD pour les tran- sistors à canal P, VSS pour les transistors à canal N). Le générateur de référence pourra être en général partagé par plusieurs amplificateurs opérationnels semblables entre eux (par exemple par tous ceux d'un filtre ou d'un bloc de circuit). Naturellement, il est possible d'imaginer d'autres configu- rations dans lesquelles la réalisation et les positions des blocs individuels de l'amplificateur opérationnel peuvent être différentes. Par exemple, dans une configuration, l'étage de réaction en mode commun peut être réalisé avec des transistors à canal P et être directement raccordéà la borne positive de 3C l'alimentation, les électrodes de "source" des deux transistors étant connectés à cette borne; l'étage à transconductance élevée sera alors réalisé avec des transistors à canal P et l'étage de polarisation et de charge sera réalisé avec des transistors à canal N et sera disposé physiquement entre l'étage à transcon- ductance élevée et la borne négative de l'alimentation. En outre, au cas o cela est rendu nécessaire par des exigences spécifi- ques, quelques-uns des transistors de l'amplificateur opération- nel (ou même leur totalité) peuvent être réalisés en raccordant l'électrode de "body" à l'électrode de "source", plut8t qu'à - la borne appropriée de l'alimentation. Par scrupule de clarté d'illustration, l'invention a été décrite à propos des formes de réalisation particulièrement simples et, par suite, préférées qui sont représentées sur les dessins; celles-ci sont susceptibles de variantes et de modifi- cations (par exemple un nombre d'étages semblables différent de trois) qui, par le fait qu'elles sont à portée de main de l'homme de l'art, entrent naturellement dans le cadre et dans l'esprit de l'invention. REVENDI vAT i ONS 1. Amplificateur opérationnel tout-différentiel à étage unique à gain élevé en boucle ouverte, réalisé en technique MOS, compor- tant des transistors MOS pour un étage de transconductance, des léments de charge et de polarisation pour cet étage et un cir- cuit de stabilisation de la tension de sortie au repos (CIFB), caractérisé en ce qu'il se compose essentiellement d'au moins deux branches semblables entre elles, dont chacune comprend des éléments semblables respectivement de polarisation et de charge, 1C de transconductance et de réaction en mode commun, chacun de ces trois éléments de chaque branche étant traversé par le même cou- rant de repos. 2. Amplificateur selon la revendication 1, caractérisé en ce nue dans chacune des branches semblables, l'étage de transcon- 17 ductance (TR1 ou TR2) comporte un transistor (M7 ou M8), l'élé- ment de polarisation comprend un transistor (M1 ou M2), l'élément de charge comprend un transistor (M3 ou M5) et l'étage de réac- tion en mode commun comprend un transistor (X9 ou M10). 3..mplificateur selon la revendication 1, caractérisé en ce 2C que la tension d'alimentation est unique. 4. Amplificateur selon l'une quelconque des revendications 1 à caractérisé Dar deux seules lignes d'interconnexion de pola- risation. 5. Amplificateur selon l'une quelconque des revendications 1 à 4, caractérisé par une réaction en mode commun de type continu dans le temps. s. Amplificateur selon l'une quelconque des revendications 1 à , caractérisé en ce qu'il comporte un générateur de tension de référence (VRIN) réalisé essentiellement sous forme de réplique 1_ d'une moitié d'amplificateur, à part un facteur K égal ou diffé- rent de 1. 7. Amplificateur selon la revendication 6, caractérisé en ce que dans ledit générateur réplique de la moitié de l'amplifica- teur, il manque de préférence un transistor ou, dans le cas o il est présent, son électrode de "Ibody" est reliée en court- circuit à son électrode de "source". 8. Amplificateur selon la revendication 3, dans lequel tous les transistors ont leur électrode de "body" raccordée à l'une des deux tensions d'alimentation. 9. Amplificateur selon l'une quelconque des revendications 1 à 1C 8, caractérisé en ce que les positions des étages de réaction en mode commun et de polarisation/charge sont inversées par rapport à celles de l'amplificateur selon la revendication 2, les étages d'entrée et de réaction en mode commun étant réalisés avec des transistors à canal P et l'étage de polarisation avec des tran- sistors à canal N. 10. Amplificateur selon l'une quelconque des revendications 1 à 9, caractérisé par au moins une majorité de transistors à électrode de "body" connectée à l'électrode de "source".