Brevet FR2583238A1 — publié le 19861212

Dispositif de transmission numérique plésiochrone à mémoire tampon étendue. L'invention concerne les réseaux de transmission numérique faisant intervenir des relais mobiles, comme les satallites. Un tel réseau comporte une station de départ au sol, la station relais que constitue le satellite, et une station d'arrivée qui est en principe à nouveau au sol. Par ailleurs, il est bien connu qu'une transmission numérique se fait nécessairement en référence à un signal d'horloge. On distinguera donc l'horloge de départ, l'horloge du satellite, et l'horloge d'arrivée. Le satellite est en principe du type géostationnaire. Cela signifie que son orbite est déterminée de sorte que ce satellite soit sensiblement fixe par rapport à la terre. S'il était rigoureusement fixe par rapport à la terre, le satellite serait assimilable à une station terrestre. En pratique, du fait de l'instabilité du satellite sur son orbite, le trajet que vont subir les ondes d'un côté entre la station de départ et le satellite, de l'autre entre le satellite et la station d'arrivée, n'est pas de durée constante. Ces variations produisent l'équivalent d'un effet Doppler, pour la compréhension duquel il est commode de considérer le satellite comme un miroir qui se déplacerait lentement. Tout se passe comme si la source des signaux numériques et leur point de destination bougeaient les uns par rapport aux autres, et l'on observe donc une dérive. Ainsi, en bref, le mouvement du satellite se traduit par une dérive ou "gigue" d'horloge sur les données transmises. Techniquement, on appelle "gigue" les instabilités d'horloge, telles qu'elles se manifestent entre deux stations qui communiquent et sont en mouvement relatif. L'homme de l'art sait que, lorsque l'on transmet ainsi des informations numériques à travers différentes stations, celles-ci vont opérer avec des références temporelles ou horloges voisines, d'où l'appellation de transmissions numériques plésiochrones. Il est maintenant fait référence aux normes en matière de transmission numérique multiplexée du type MIC (modulation par impulsions codées). Selon une norme connue, pour laquelle le débit binaire nominal est de 2048 kilobits par seconde, la transmission se fait sur 30 voies numériques. Elle utilise une loi de codage à compression/expansion, laquelle n'intervient pas directement dans la présente invention. La même norme précise la structure temporelle de la transmission des informations numériques, qu'il est important de rappeler. Cette structure temporelle se subdivise de la manière suivante - elle est premièrement décomposable en une suite de multitrames, chacune d'une durée de 2 millisecondes; - chaque multi-trame se décompose à son tour en 16 trames, dont chacune dure 125 microsecondes; - chaque trame se subdivise enfin en 32 mots, chacun de durée 3,9 microsecondes. Les mots de rangs 1 à 15 et 17 à 31 définissent 30 voies de transmission numérique effective; les mots de rangs zéro et 16 servent à la transmission d'informations numériques de service. Le mot de rang zéro donne un signal de verrouillage de trame, transmis en deux parties, qui alternent une trame sur deux. Le mot de rang 16 sert de mot de verrouillage multi-trame, dans la première trame d'une multi-trame; dans les 15 autres trames de la multi-trame, il sert à la signalisation relative au fonctionnement de chacune des voies de transmission. Le mot de rang 16 intéresse alors, à chaque fois, deux des 30 voies de transmission, et ce cycliquement; par exemple, le mot de rang 16 de la deuxième trame d'une multi-trame réalisera la signalisation pour les voies de transmission contenues dans les trames 1 et 17, celui de la troisième trame, pour les voies des trames 2 et 18, et ainsi de suite. A la station de départ, comme à la station d'arrivée, la transmission numérique fait intervenir un auto-commutateur. A partir de son horloge propre, l'auto-commutateur doit définir ou acquérir les synchronisations de multi-trame et de trame, afin que l'on puisse conserver la correspondance entre les informations numériques des différentes voies et leurs destinataires respectifs. Il est clair que lorsqu'un écart d'horloge se produit en cours de transmission, l'auto-commutateur peut perdre ces synchronisations. Les informations transmises sont alors inutilisables, tant que les synchronisations ne sont pas rétablies. Par construction, les auto-commutateurs peuvent supporter une petite dérive d'horloge, correspondant à la gigue à court terme. Il est connu d'équiper à cet effet les auto commutateurs d'une mémoire d'entrée ou de sortie, de capacité limitée. Le problème réside en ce que la dérive qui est induite lors des transmissions par un satellite dépasse souvent les capacités d'accumulation de mémoire de l'autocommutateur. De façon générale, il en résulte une perte d'information. Dans le cas des transmissions numériques multiplexées du type MIC, les conséquences sont plus graves, car il apparaitra le plus souvent une perte totale de synchro nidation Cela pose un réel problème lors des transmissions numériques utilisant pour relais un satellite géostationnaire. Ainsi, l'un des buts de la présente invention est de permettre la transmission d'informations numériques entre deux stations terrestres et par l'intermédiaire d'un satellite, et ce malgré les mouvements ou instabilités du satellite sur son orbite. Un autre but de l'invention est de contrôler les glissements ou dérives -d'horloge qui peuvent se produire lors d'une telle transmission, de façon à ne pas provoquer de perte du verrouillage de trame ou de multi-trame des équipements de transmission, et ce sans pour autant devoir décoder la structure de trame et de multi-trame des informations numériques transmises. Un autre but encore de l'invention est d'utiliser à cet effet une mémoire tampon, susceptible d'être incorporée à l'une des stations (au moins), et dont la capacité puisse être adaptée dans un rapport de 1 à 8 sans modification de son électronique de commande. Le dispositif de relais de transmission numérique proposé est du type comprenant des circuits d'entrée, propres à recevoir des informations numériques des circuits de sortie propres à émettre des informations numériques et des moyens de traitement aptes à stocker les informations reçues par les circuits d'entrée, au rythme de l'horloge de réception, ainsi qu'à les restituer aux circuits de sortie, au rythme d'une horloge locale. Selon une première caractéristique de l'invention, ces moyens de traitement comprenent - une mémoire tampon adressable, de grande capacité; - un premier compteur cyclique formant pointeur d'écriture pour l'adressage de la mémoire au rythme de l'horloge de réception; - un second compteur cyclique, de même capacité que le premier, formant pointeur de lecture pour l'adressage de la mémoire au rythme de l'horloge de lecture; - des moyens qui, lors du passage de l'un des compteurs en un état prédéterminé, déterminent l'écart entre les pointages des deux compteurs cycliques, et font sauter l'un des compteurs d'un nombre d'adresses prédéterminé, lorsque ledit écart est inférieur à une marge prédéterminée, le sens du saut étant relié au sens de l'écart. De préférence, les informations numériques transmises sont du type à horloge incorporée, tel que celui connu sous le nom de HDB3. Dans un premier mode de réalisation de l'invention, la détection du passage en l'état prédéterminé se fait sur le second compteur, c'est-à-dire sur le compteur formant pointeur de lecture. Le saut peut alors intéresser le second compteur lui-même, ou de préférence le premier compteur, c'est-à-dire celui qui est chargé du pointage d'écriture. Selon un autre aspect de l'invention, l'amplitude du saut correspond à un intervalle de temps de 2 millisecondes, ou d'un multiple de cette valeur. Très souvent, la transmission numérique est multiplexée dans le temps sur une période globale prédéterminée. En pareil cas, l'amplitude du saut est égale à cette période globale, ou multiple de celle-ci. Par ailleurs, initialement, ou à une reprise de transmission après interruption, les deux compteurs sont amenés en des positions décalées l'une de l'autre d'environ la moitié de leur capacité. Selon un autre aspect de l'invention, la mémoire tampon est organisée en mots, et les informations tant reçues qu'émises sont organisées en mots de même taille, avant écriture et émission, respectivement. Dans un mode de réalisation particulier, les mots sont de 8 bits. Selon un autre aspect de l'invention, la différence entre la taille des compteurs et le double de la marge prédéterminée est choisie supérieure au double de la gigue crête à crête que peut subir la transmission d'informations. La présente invention trouve une application préférentielle lorsque ia transmission fait intervenir un satellite géostationnaire, et que le positionnement initial des deux compteurs est effectué en tenant compte de la situation du satellite quant à sa dérive d'horloge circadienne. D'autres caractéristiques et avantages de l'invention apparaîtront à l'examen de la description détaillée ciaprès, et des dessins annexés, sur lesquels - la figure 1 est un schéma électrique de principe d'un mode de réalisation du dispositif selon l'invention; - la figure 2 est un diagramme temporel illustrant schématiquement la dérive circadienne d'un satellite géostationnaire; et - les figures 3A, 3B ainsi que 4A, 4B montrent respectivement deux sauts de sens opposés qu'effectue le dispositif selon l'invention. Les dessins annexés ont pour l'essentiel un caractère certain. Ils sont incorporés à la description pour servir tant à compléter celle-ci qu'à la définition de l'invention, le cas échéant. Bien que l'invention soit susceptible d'autres applications, on admettra maintenant que le dispositif de la figure 1 est utilisé avec un satellite géostationnaire. Dans un premier temps, on suppose que le satellite reçoit un signal d'une première station terrestre, et qu'il réémet ce signal en direction d'une seconde station terrestre. On examinera plus loin le cas d'une transmission bidirectionnelle. Les signaux reçus arrivent, après les étages de réception haute fréquence habituels, à un étage d'entrée 10 du dispositif. Cet étage comporte une liaison à transformateur, capable de transmettre les données numériques à horloge incorporée codées sous la forme connue sous le nom HDB3. La sortie de l'étage d'entrée 10 est appliquée à un décodeur de signaux HDB3, référencé 11. Ce décodeur 11 possède ainsi une sortie d'horloge notée H et une sortie de données notée D. L'ensemble des circuits 10 et 11 forme les circuits d'entrée 1 du dispositif. Il serait possible de traiter les données numériques bit à bit. Le dispositif illustré les traite par octets, qui font chacun 8 bits. Bien entendu, des mots de taille supé rieure sont envisageables. Un circuit 2 va permettre la réalisation du passage aux octets. Ce circuit comporte un compteur diviseur par 8, référence 22, qui va servir à définir l'horloge de réception interne pour le dispositif. Le circuit 2 comporte encore un registre à 8 bits, référencé 21, qui reçoit en séquence les données disponibles sur la sortie D du décodeur 11. A ce registre 21 est associé un circuit d'horloge propre 20, qui reçoit le signal H du décodeur 11. En fonction du signal H, le registre 21 va regrouper les données reçues en mots de 8 bits. il est immédiatement fait référence aux circuits de sortie, compte tenu de leur similitude avec les circuits d'entrée. Les circuits de sortie proprement dits comportent en effet un codeur HDB3 référencé 91, suivi de étage de sortie à transformateur 90. Le codeur 91 reçoit une horloge locale ou horloge de référence HREF, qui va commander la lecture des données. Un circuit 8 tient compte de la structure en octets des mots à l'intérieur du dispositif. En cela, il comporte un diviseur par 8 référencé 82 de l'horloge de référence HREF. Cette horloge de référence est également appliquée à l'entrée CK du circuit d'horloge 80 associé à un registre à 8 bits 81. Et c'est la sortie données, sérialisée, de ce registre 81 qui alimente bit à bit le codeur 91. On observe immédiatement que la sortie du circuit 82 est également appliquée à une entrée PL des circuits 80 associés au registre 81. Toutes les 8 impulsions de l'horloge de référence, cette entrée PL va permettre le chargement parallèle du registre 81 à l'aide de données venant de l'intérieur du dispositif, sur un bus référencé 35 dont il sera à nouveau question plus loin. On observe encore que les diviseurs par 8, 22 et 82 fournissent leurs sorties divisées à un circuit 7 chargé de la gestion des conflits écriture/lecture, la lecture étant prioritaire. Le principe général d'un tel circuit est connu. Lorsqu'apparaissent simultanément une impulsion de l'horloge de référence HREF et de l'horloge de réception , le circuit 7 va avoir pour effet de faire passer d'abord l'hor- loge de référence de lecture HREF, puis de différer un peu l'horloge d'écriture H, de façon que la lecture soit prioritaire. Il s'agit là en quelque sorte d'un circuit d'anti colncidence, dont le principe est connu de l'homme de l'art. Pour réaliser cette anti-coincidence, le circuit 7 fournit une isntruction d'écriture/lecture, notée R/W. Il fournit également un ordre qui va perméttre l'exécution de ltécri- ture à une adresse définie par un compteur. On note immédiatement que cet ordre est appliqué à l'entrée de validation de sortie, notée OE, de l'organe 30, ainsi qu'à une entrée de validation d'un compteur 41. Enfin, la sortie divisée du compteur 22 est appliquée à l'entrée de validation de chargement, ou bien d'horloge, d'un circuit de commande associé à une mémoire verrou à trois états, référencée 31. Cette mémoire verrou 31 a pour effet d'acquérir et de figer le mot numérique de 8 bits disponible en sortie du registre 21, à l'instant défini par la sortie du diviseur par 8, 22. Elle va ensuite délivrer ce mot sur sa propre sortie, en réponse à la commande qui vient du circuit 7 sur l'entrée OE de l'organe 30. Dans cette situation, le circuit 7 fournit également un ordre d'écriture, c'est-à-dire que le signal R,'W est à 0, et inhibe sa validation de sortie, puisqu'une porte inverseuse 32 met à l'état vrai le signal OE qui est le complément du signal de validation de sortie de la mémoire 33. De la sorte, il est possible d'Introduire des données en écriture dans la mémoire 33. A chaque fois, cette introduction se fait par une adresse définie par le compteur 41, qui est un compteur préprogrammable de 11 ou 14 bits, suivant que la mémoire 33 a une capacité de 2 k x 8 ou 8 k x 8. Un circuit 40 permet l'initialisation du compteur à la mise en service ou à chaque reprise de service, comme on le verra plus loin. A partir de cette initialisation, le compteur 41 opère en comptage cyclique, à une fréquence qui est celle définie par la sortie du diviseur 22, certaines impulsions d'horloge d'écriture étant décalées lorsqu'elles colnci- deraient avec une horloge de lecture, et ce par l'effet du circuit 7. Le mot d'adresse ainsi disponible dans le compteur 41 est appliqué à un circuit tampon à trois états 42, qui le transmet sur le bus d'adresse 36 de la mémoire 33. On comprend maintenant que l'écriture dans la mémoire 33 se fait dans le sens des adresses croissantes, de manière définie par le fonctionnement du compteur cyclique 41. Dans l'état de lecture, le circuit de gestion 7 fournit un signal R/W égal à 1, tandis que le signal OE est à 0, autorisant ainsi la mémoire à présenter sur sa sortie les informations qu'elle contient, à une adresse définie toujours par le bus d'adresse 36. Mais l'adresse résulte maintenant de la sortie d'un circuit tampon à trois états 52, qui relaie lui-même les bits d'adresses issus d'un compteur 51 qui possède 11 ou 14 bits comme pour le compteur 41. Le compteur avance à une fréquence définie là encore par l'horloge de référence divisée par 8, puisque ce signal d'horloge provient de la sortie du diviseur 82, pour être appliqué à l'entrée d'horloge du circuit 50 commandant le compteur 51. On note immédiatement que ce circuit 50 comporte aussi une sortie de report, notée Co, dont on verra plus loin le rôle. On comprend maintenant que le contenu de la mémoire va être alternativement (ou quasi-alternativement) sujet à des écritures et à des lectures, aux rythmes respectifs de l'horloge de réception H et de l'horloge de référence HREF (ou d'une autre horloge qui proviendrait de l'une des stations implantées au sol). On définira maintenant plus en détail le problème posé, en référence à la figure 2. Cette figure est un graphique qui illustre les variations de la phase d'horloge PH en fonction du temps, compte tenu des mouvements d'un satellite géostationnaire sur son orbite, et de l'ellipticité résiduelle de celle-ci. La figure montre des variations de petite amplitude et à très court terme. Elle montre également une périodicité sur 24 heures, que l'on a représentée schématiquement sous forme sinusoldale. L'amplitude de la variation de phase liée à ce rythme circadien, ramenée en temps, est d'environ 1 à 1,5 milliseconde pour un satellite jeune. Elle peut s'élever jusqu'à 2 à 3 millisecondes pour un satellite déjà en service depuis longtemps, et dont l'énergie disponible pour les corrections d'orbite est moins importante. A titre de comparaison, il est rappelé que le débit de transmission des informations est de 2 mégabits par seconde. On comprend immédiatement que les variations ou dérives d'horloge mentionnées plus haut vont être la source de difficultés indéniables. Une station au sol de réception va alimenter en données numériques un auto-commutateur. Il est connu d'interposer entre la station elle-même et l'auto-commutateur une mémoire tampon. Mais les mémoires tampons sont de petite taille, et il arrive alors que les données lues dans la mémoire tampon ne sortent plus vite que ne sont introduites de nouvelles données reçues. Plus gravement encore, il arrive que les données reçues soient à une cadence à ce point supérieure à la cadence de sortie de la mémoire tampon que certaines des données reçues ne sont pas transmises à l'auto-commutateur. Dans les transmissions en général, ce phénomène est regrettable, notamment s'agissant de données dans la bande vocale, puisque de telles données sont transmises par l'intermédiaire de fréquences modulées en phase et/ou en amplitude, selon certaines combinaisons. Dès lors que l'on supprime des échantillons numériques, ou au contraire que l'on répète certains d'entre eux, il se produit des erreurs de phase, qui distordent l'information vocale. S'agissant de plus d'informations numériques multiplexées du type MIC, les sauts peuvent avoir des conséquences désastreuses : on peut en effet perdre la synchronisation de trames ou celle de multi-trames, ou celle de mots, ce qui cause une perte de temps considérable, par l'obligation de répéter une partie importante des messages, après que la perte de synchronisation rencontrée ait été diagnostiquée. On pourrait penser que les choses vont mieux si l'on réussit à conserver la synchronisation de mot, voire la synchronisation de trame. En fait, il n'en est rien. En effet, un tel défaut a des conséquences complexes. Si par exemple c'est la structure de multi-trame qui est détruite, il faut d'abord s'en rendre compte. En effet, les transmissions sont toujours assorties d'une certaine immunité contre les erreurs, et ce n'est pas à la première anomalie que l'on admettra que l'on a perdu cette synchronisation de multi-trames. Il faut donc avoir constaté plusieurs fois la perte de la synchronisation de multi-trames pour admettre que celle-ci est effectivement perdue. Une fois que l'on a constaté la perte de synchronisation multi-trame, on procède à une recherche qui n'est pas acquittée rapidement : en d'autres termes, on entre ainsi dans une sorte de phase d'alarme, qui s'étend sur un intervalle de temps beaucoup plus long que l'anomalie temporelle qui a causé la perte de synchronisation multi-trame. Il apparaît de ce fait une accentuation manifeste du défaut temporel bref, par le jeu du cycle de détection de perte de la synchronisation, et du cycle d'acquisition d'une nouvelle synchronisation. A partir d'une structure telle que celle illustrée sur la figure 1, l'invention apporte une solution élegante à ces problèmes. Cette solution réside en ce qu'on prévoit des moyens qui, au passage de l'un des compteurs 51 ou 41 en un état prédéterminé, déterminent l'écart entre les pointages d'adresses qu'effectuent ces deux compteurs cycliques, et font sauter l'un des compteurs 41 et 51 d'un nombre d'adresses prédéterminé lorsque ledit écart est inférieur à une marge prédéterminée, ie sens du saut étant relié au sens de l'écart. Il suffit alors que l'amplitude du saut corresponde à un intervalle de temps de 2 millisecondes ou d'un multiple de cette valeur, dans le cas de la transmission multiplexée MIC déjà évoquée. Plus généralement, la transmission numérique étant multiplexée dans le temps sur une période globale prédéterminée, l'amplitude du saut est rendue égale à cette période globale, ou multiple de celle-ci. De façon à limiter encore les risques de dépassement de l'un des compteurs 41 et 51 par l'autre, on effectue à l'initialisation du système ou à chaque reprise de transmission un pré-positionnement des deux compteurs en des positions décalées l'une de l'autre d'environ l'amplitude du saut ou un multiple de celle-ci, de préférence d'environ la moitié de la capacité des compteurs. Le mot "environ" reflète le fait que l'on pourra aussi tenir compte de la situation du satellite par rapport à sa dérive temporelle circadienne telle qu'illustrée sur la figure 2. En effet, si l'initialisation ou la remise en service est effectuée sur la ligne médiane LM de la figure 2, on peut alors décaler les compteurs exactement de la moitié de leur capacité. Bien entendu, on agira différemment si la dérive est à l'un de ses extremum MAX ou min, car il est alors envisageable d'amener les deux compteurs à des valeurs tres proches l'une de l'autre, dans un sens tel que la variation ultérieure de la dérive tende à les écarter sans qu'ils ne se croisent. Pour sa part, la marge prédéterminée qui forme seuil à partir duquel on effectuera un saut peut être établie comme suit la différence entre la taille des compteurs 41 et 51 et le double de la marge est choisie supérieure au double de la gigue crête à crête que peut subir la transmission d'information. Cette relation combine des comptages d'horloge et des valeurs de temps, qui peuvent être rendus compatibles puisque la valeur moyenne de la fréquence d'horloge est connue. Un autre aspect de l'invention réside en ce que la situation relative des deux pointeurs respectifs d'écriture et de lecture est examinée périodiquement, par rapport au comptage de l'un de ces compteurs. Ce peut être fait à partir du compteur d'écriture 41. Le mode de réaliation décrit part cependant du compteur de lecture 51. A cet effet, chaque fois que celui-ci a bouclé un tour, sa sortie de report Co, manifestée dans le circuit 50, actionne un circuit logique de décision de saut de multi-trame (en plus ou en moins). A cet instant, le circuit logique 6 reçoit du bus d'adresses 36 la valeur d'adresse définie par le compteur d'écriture 41. Dans l'exemple choisi, la marge prédéterminée possède une longueur de deux trames. On suppose aussi que les compteurs 41 et 51 ont une capacité de 11 bits. Ceci est illustré sur les figures 3 à 6, où un cercle représente un tour complet d'adressage mémoire par les compteurs ou pointeurs de lecture PL et d'écriture PE. Ces pointeurs évoluent dans le sens de la flèche F. Une multitrame correspond à un quart de cercle. Pour les figures 3A, 3B, SA, 5B, on suppose que l'horloge d'écriture est un peu plus rapide que l'horloge de lecture. C'est l'inverse pour les figures 4A, 4B, 6A, 6B. Il suffit, lors du passage à zéro de l'adresse du pointeur de lecture (excitation de la sortie Co de l'organe 50) de regarder les bits d'adresses A6 à A10 que délivre le compteur 41. Trois cas sont possibles pour ces bits - les bits A6 à A10 du pointeur d'écriture sont tous égaux à 1. Cela signifie que le pointeur d'écriture est prêt de rejoindre le pointeur de lecture, et que la marge entre les deux pointeurs est inférieure à deux trames. On fait alors faire un saut d'une multi-trame en arrière au pointeur d'écriture. Cela revient à forcer à la valeur 1 le bit de rang A9 de l'adresse d'écriture. Ce forçage est réalisé par la liaison illustrée en 61 sur la figure 1. Les figures 3A et 3B illustrent le principe : la figure 3A montre que le pointeur PE d'écriture est prêt de rejoindre le pointeur PL de lecture, et se trouve à moins de deux trames de celui-ci. Dans cette condition, on fait faire au pointeur d'écriture un saut en arrière d'une multi-trame. il en résulte un bloc de données supprimées BDS (quart de cercle renforcé). - Dans une autre configuration, les bits A6 à A10 sont tous égaux à 0. Cela signifie que le pointeur d'écriture, qui va moins vite que le pointeur de lecture, est prêt de revenir au même niveau que celui-ci (figure 4A). Dans ce cas, on fait faire un saut d'une multi-trame en avant au pointeur d'écriture (figure 4B), ceci revenant à forcer sont bit A9 à 1. il en résulte un bloc de données répétées BDR (quadrant en trait fort). - Dans les autres configurations, aucune action n'est effectuée sur le pointeur d'écriture. Bien entendu, la marge est déterminée pour que, compte tenu de la dérive moyenne relative des deux pointeurs, il ne soit pas possible que ceux-ci se rejoignent à l'intérieur même de leurs cycles d'opération, alors qu'ils étaient plus écartés que la marge de deux trames au début d'un tel cycle opératoire. Dans ce qui précède, la modification a porté sur le pointeur d'écriture. Une variante souvent préférable consiste à opérer la modification sur le pointeur de lecture lui-même. Pour cela, on fait simplement sauter le pointeur de lecture d'une multi-trame lorsqu'il se trouve par rapport au pointeur d'écriture dans l'une des configurations illustrées aux figures 5A et 6A. Le saut apparaît sur les figures 5B et 6B. Dans le cas d'un bloc de données répétées, les résultats ne sont pas tout à fait les mêmes suivant que l'on intervient sur le pointeur d'écriture ou le pointeur de lecture. Dans le premier cas (figure 4B), la lecture ne fournira pas le bloc immédiatement précédent, mais un bloc antérieur, sur l'inter valle de temps qui aura été sauté. On suppose que la séquence émise est abcdef, et que le saut s'effectue entre e et f. Selon la figure 4B, on répète b après e, pour lire ensuite f, etc. Dans autre cas (figure 6B), la séquence écrite abc est lue comme a, b, b, c, ce qui est préférable. L'invention est susceptible de différentes applications qui, pour l'essentiel, concernent le glissement d'horloges produit par un satellite. Au niveau des horloges d'exploitation, deux cas sont à envisager. Pour les analyser, on considérera qu'il existe au sol une station Ouest, qui émet ou reçoit à l'égard du satellite, ainsi qu'une station Est, également capable d'émission-réception à l'égard du satellite. Ces deux stations coopèrent avec des autocommutateurs. 1/. - On admet que l'émission OE en Ouest se fait au rythme de l'horloge de référence HREF. Côté Est, l'horloge giguée (HG) reçue (ER) sert horloge d'exploitation, et pilote l'émission EE dans le sens Est Ouest. On reçoit alors côté Ouest (OR) une horloge giguee doublement (HG2). Il suffit alors d'une mémoire tampon OM écrite au rythme de HG2 et lue à celui de HREF. En principe, cette disposi- tion évite tout saut. 2/. - Chaque côté dispose de son horloge de référence pour l'émission, ces horloges étant supposées précises à 10 11 près (par exemple). En ouest, la réception OR se fait selon l'horloge d'Est giguée HEG. La mémoire OM, inscrite à cette horloge HEG, est lue au rythme de l'horloge de référence en Ouest HOR. Réciproquement, les données reçues en Est (ER), à la cadence de l'horloge d'Ouest giguée HOG, sont inscrites dans la mémoire tampon EM, d'où elles sont lues au rythme de l'horloge Est de référence HER. L'existence de sauts dépend de la stabilité relative des horloges de référence HER et HOR. Par ailleurs, on notera que le dispositif de l'invention peut servir à des transmissions numériques au même débit, mais dont la-structure périodique ne serait pas celle pour laquelle il a été prévu. Il fonctionnerait correctement sauf l'apparition de discontinuités dans ladite structure périodique au moment des sauts (lesquels sont beaucoup moins nombreux que selon la technique antérieure). Revendications. 1. Dispositif formant relais de transmission numérique, du type comprenant - des circuits d'entrée (1), propres à recevoir des informations numériques, - des circuits de sortie (2), propres à émettre des informations numériques, et - des moyens de traitement (3, 4, 5) aptes à stocker les informations reçues par les circuits d'entrée, au rythme de l'horloge de réception, ainsi qu'à les restituer aux circuits de sortie pour émission, au rythme d'une horloge locale, caractérisé en ce que les moyens de traitement comprennent - une mémoire-tampon adressable (33), de grande capacité, - un premier compteur cyclique (41), formant pointeur d'écriture pour l'adressage de la mémoire (33) au rythme de l'horloge de réception, - un second compteur cyclique (51), de même capacité que le premier, formant pointeur de lecture pour l'adressage de la mémoire (33) au rythme de l'horloge de Lecture, et - des moyens (6) qui, lors du passage de l'un (51) des compteurs en un état prédéterminé, déterminent l'écart entre les pointages des deux compteurs cycliques, et font sauter l'un (41) des compteurs d'un nombre d'adresses prédéterminé lorsque ledit écart est inférieur à une marge prédéterminée, le sens du saut étant relié au sens de l'écart. 2. Dispositif selon la revendication 1, caractérisé en ce que les informations numériques sont du type à horloge incorporée. 3. Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que la détection du passage en l'état prédétérminé se fait sur le second compteur (51). 4. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le saut intéresse le second compteur (51). 5. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que le saut intéresse le premier compteur (41). 6. Dispositif selon l'une des revendications précédentes, caractérisé en ce que l'amplitude du saut correspond à un intervalle de temps de deux millisecondes, ou d'un multiple de cette valeur. 7. Dispositif selon l'une des revendications précédentes, dans lequel la transmission numérique est multiplexée dans le temps sur une période globale prédéterminée, caractérisé en ce que l'amplitude du saut est égale à cette période globale, ou multiple de celle-ci. 8. Dispositif selon l'une des revendications précédentes, caractérisé en ce que, initialement, ou à une reprise de transmission, les deux compteurs sont amenés en des positions décalées l'une de l'autre d'environ la moitié de leur capacité (40). 9. Dispositif selon l'une des revendications précédentes, caractérisé en ce que la mémoire tampon (33) est organisée en mots, et en ce que les informations tant reçues (21,31) qu'émises (81) sont organisées en mots de même taille, avant écriture et émission, respectivement. 10. Dispositif selon la revendication 9, caractérisé en ce que les mots sont de huit bits. 11. Dispositif selon l'une des revendications précédentes, caractérisé en ce que la différence entre la taille des compteurs et le double de la marge est choisie supérieure au double de la gigue crête à crête que peut subir la transmission d informations. 12. Dispositif selon l'une des revendications précédentes, dans lequel la transmission fait intervenir un satellite géostationnaire, caractérisé en ce que le positionnement initial des deux compteurs tient compte de ia situation du satellite quant à sa dérive d'horloge circadienne.