Brevet FR2578369A1 — publié le 19860905

La présente invention concerne les dispositifs de mesure de la vitesse de déplacement de véhicules automobiles et les circuits multiplicateurs de fréquence La mesure de la vitesse de déclacement de véhicules automobiles est généralement réalisée à l'aide d'un câble flexible raccordé en sortie de boite de vitesses des véhicules automobiles et relié , au niveau du tableau de bord à un organe mécanique apte à visualiser une information proportionnelle à la vitesse de rotation du câble flexible et considérée comme représentative de la vitesse de déplacement du véhicule. On a également proposé des transducteurs électriques sensibles à la rotation d'un organe moteur du véhicule et générant un signal électrique de fréquence proportionnelle à la vitesse de rotation de cet organe moteur. La présente invention concerne ce dernier type de dispositifs de mesure à transducteur électrique. On peut supposer-que de tels dispositifs de mesure incorporant des transducteurs électriques fournissent un signal dont la fréquence présente un rapport de proportionnalité constant avec la vitesse de rotation de l'organe moteur du véhicule. Cependant, ces dispositifs de mesure ne permettent pas d'obt#enir un signal électrique dont la fréquence présente un rapport de proportionnalité constant d'un type de véhicule à 1 'autre1 avec la vitesse de déplacement réelle du véhicule. Il existe en effet un rapport variable d'un type de véhicule à l'autre, entre la vitesse de rotation de l'organe moteur et la vitesse de déplacement effective du véhicule. Le rapport précité est déterminé d'une part par le diametredes pneus, d'autre part par le mode et le rapport de transmission existant entre l'organe moteur et les roues du véhicule. Pour tenir compte de ces écarts de rapports ae proportioenalité d'un type de véhicule à un autre, les constructeurs ont jusqu'ici proposé d'adapter les organes de visualisation mécaniques ou équivalents de chaque type de véhicules, en fonction de la fréquence délivrée par le transducteur électrique pour une vitesse de déplacement effective donnée du véhicule. Cette solution a pour inconvénient de nécessiter la réalisation d'organes de visualisation coûteux Par ailleurs, cette solution qui impose la réalisation d'un organe de visualisation spécifique pour chaque type de véhicules pose des problèmes importants de stockage et d'approvisionnement. La présente invention vient améliorer la situation en proposant un dispositif de mesure de la vitesse de déplacement d'un véhicule du type comprenant un capteur sensible à la rotation d'un organe moteur du véhicule et générant un signal électrique de fréquence propor tionnelleà la vitesse de rotation de cet organe moteur, caractérisé par le fait qu'il comprend, en outre, en sortie du capteur, un circuit multiplicateur de fréquence dont le facteur de multiplication peut être programmé en fonction des caractéristiques du véhicule, telles que diamètre de pneus et rapport de transmission entre l'organe moteur et les roues motrices, pour obtenir en sortie un signal dont la fréquence presente un rapport de proportionnalité avec la vitesse de déplacement du véhicule défini et constant, quel que soit le type de véhicule. Ainsi, grâce à la présente invention, il est possible d'utiliser un organe standard pour la visualisation de la vitesse de déplacement du véhicule, quel que soit le type de celui-ci. Bien entendu, le signal de sortie délivré par le circuit multiplicateur de fréquence , peut être utilisé à d'autres fins que la visualisation de la vitesse de déplacement du véhicule sur le tableau de bord et, par exemple, au niveau d'un ordinateur de bord. Le circuit multiplicateur de fréquence proposé selon la présente invention comprend - une base de temps délivrant un signal d'horloge de fréauence fixe, - un premier compteur qui reçoit un signal de cadencement lié au signal d'horloge, - une porte de contrôle qui commande le comptage, à intervalles, du premier compteur, pendant une période de validation élémentaire liée à la période du signal d'entrée, - un organe de mémorisation apte à mémoriser le contenu du premier compteur atteint au cours d'une période de validation, - un second compteur qui reçoit un signal d'incrémentation lié au signal d'horloge et - un comparateur principal apte à comparer les contenus de l'organe de mémorisation et du second compteur et à générer une impulsion en sortie, lors d'uneégalité. Le fonctionnement d'un tel circuit multiplicateur de fréquence sera explicité par la suite. On notera cependant, et cela est essentiel, que le facteur de multiplication est indépendant de la fréquence de base du signal d'horloge. Le signal multiplicateur conforme à la présente invention comprend avantageusement en sortie un circuit diviseur par deux, formé par exemple d'une bascule bistable, permettant d'obtenir un signal de sortie de rapport cyclique 1/2. De façon avantageuse, le circuit multiplicateur conforme à la présente invention incorpore en outre au moins un circuit diviseur de fréquence Selon un mode de réalisation considéré actuellement cor,utle preférentiel, le circuit multiplicateur de fréquence comprend un circuit principal diviseur de fréquence dont le diviseur peut être réglé, intercalé entre la base de temps et le premier compteur pour générer le signal de cadencement. De plus, de préférence, un circuit auxiliaire diviseur de fréquence, dont le diviseur peut être réglé, est disposé en amont de la porte de contrôle et reçoit le signal d'entrée, pour générer un signal d'entrée auxiliaire dont la période définit la période de validation correspondant à la période de comptage élémentaire du premier compteur. Enfin, selon un mode de réalisation considéré comme préférentiel, le circuit multiplicateur de fréquence comprend en outre un circuit secondaire diviseur de fréquence dont le diviseur peut être réglé, disposé en aval du comparateur principal. Selon une caractéristique avantageuse de l'invention, chaque diviseur de fréquence précité comprend en association un compteur et un comparateur à entrées programmables, ainsi qu'une bascule apte à opérer la remise à zéro du compteur associé lors d'une détection, par le compteur, d'une éqalité entre le contenu du compteur et les entrées programmables. Selon l'invention, le contenu de l'organe de mémorisation est avantageusement réactualisé à chaque période de validation correspondant à une période de comptage élémentaire du premier compteur, tandis que le premier compteur est remis à zéro à la fin de chaque période de validation. Afin de tenir compte des variations de vitesse des véhicules, comme cela sera explicité ultérieurement, le comparateur principal est de préférence adapté pour générer en outre une impulsion en sortie lorsque le contenu du second compteur dépasse le contenu de l'organe de mémorisation. Selon une autre caractéristique de la présente invention, le premier compteur est avantageusement associé à un organe de détection de dépassement de capacité adapté pour interrompre le comptage des premier et second compteurs jusqu a remise à zéro du premier compteur. Cette disposition évite que la fréquence de sortie du circuit multiplicateur ne soit pas nulle lorsque la vitesse du véhicule s'annule. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui va suivre et en renard des dessins annexés donnés à titre d'exemple non limitatif et sur lesquels - la figure 1 représente une vue générale schématique d'un dispositif de mesure de vitesse de déplacement de véhicule conforme à la présente invention, - la figure 2 représente une vue schématique sous forme de blocsfonctionnels d'un circuit multiplicateur de fréquence conforme à la présente invention, - la figure 3 représente le circuit détaillé d'un circuit multiplicateur'de fréquence conforme à la présente invention. On a schématiquement représenté sur la figure 1 un dispositif de mesure de vitesse de déplacement conforme à la présente invention. On aperçoit sur cette figure 1 un capteur CA sensible à la rotation# d'un organe moteur de véhicule et générant un signal électrique de fréquence proportionnelle à la vitesse de rotation de cet organe moteur, associé à un circuit multiplicateur de fréquences MUL relié en sortie du capteur CA et adapté pour délivrer en sortie un signal électrique dont la fréquence présente un rapport de proportionnalité,avec la vitesse de déplacement du véhicule,défini et constant quel que soit le type de ce dernier. Selon l'illustration schématique de la figure 1, le capteur CA est formé en combinaison d'une bobine B disposée en regard d'une roue polaire solidaire de l'organe moteur, et d'un oscillateur asservi OS chargé par la bobine B et qui délivre sur sa sortie S reliée au circuit multiplicateur MUL le signal électrique de fréquence proportionnelle à la vitesse de rotation de l'organe moteur. Bien entendu, le capteur CA pourra être remplacé par tout moyen fonctionnellement équivalent. On va maintenant décrire la structure générale du circuit multiplicateur conforme à la présente invention en regard de la figure 2. Pour l'essentiel, le circuit multiplicateur représenté sur la figure 2 comprend : une base de temps 10 , une porte de contrôle 20 , un premier compteur 40 , un organe de mémorisation 60 , un second compteur 80 et un comparateur 100 . De plus, le circuit multiplicateur représenté sur la figure 2 comprend un circuit diviseur principal 120 intercalé entre la base de temps 10 et le premier compteur 40, un circuit diviseur auxiliaire 140 disposé en amont de la porte de contrôle 20, un circuit diviseur secondaire 160 disposé en aval du comparateur 100 et un circuit diviseur par deux 180 disposé entre le circuit diviseur secondaire 160 et la sortie S0 du circuit multiplicateur. La base de temps 10 délivre un signal d'horloge FH de fréquence fixe. Ce signal d'horloge FH est appliqué au circuit diviseur principal 120. Ce dernier divise la fréquence du signal d'horloge FH par un facteur présélectionnable de valeur entière K et délivre sur sa sortie 121 un signal de fréquences FH/K. De façon classique en soi, le facteur K est déterminé par mise à la masse sélective de broches (K0- K7) de polarisation d'étages de division interne au circuit diviseur 120. Selon l'illustration schématique de la figure 2, le circuit diviseur principal 120 possède huit broches de polarisation Ko à K7 ce qui permet de choisir le nombre K entre 1 et 255. Le signal d'entrée FE issu du capteur CA et appliqué sur l'entrée Eo du circuit multiplicateur, est dirigé vers le circuit diviseur auxiliaire 140. Ce dernier divise la fréquence FE des impulsions d'entrée générées par le capteur de vitesses CA par un facteur présélectionnable de valeur entière M. Le circuit diviseur auxiliaire 140 délivre par conséquent sur sa sortie 141 un signal de fréquences FE/M Là encore, de façon classique en soi, le facteur M est déterminé par mise à la masse sélective de broches M0-M3 de polarisation d'étages de division interne au diviseur 140. Selon l'illustration de la figure 2, le circuit diviseur 140 possède trois broches de polarisation Mo à M3 ce qui permet de choisir le facteur M entre 1 et 7. Le signal de cadencement de fréquence FH/K issu du circuit diviseur principal 120, ainsi que le signal d'entrée auxiliaire FE/M issu du circuit diviseur auxiliaire 140 sont appliqués à la porte de contrôle 20. La structure de cette porte de contrôle 20 sera décrite plus en détail par la suite dans un mode de réalisation préférentiel illustré sur la figure 3. La porte de contrôle 20 est reliée par ses sorties 21 et 22 au premier compteur 40 et par sa sortie 23 à l'organe de mémorisation 60. Par sa sortie 21, la porte de contrôle 20 autorise l'application du signal de cadencement de fréquence FH/K issu du circuit diviseur principal 120, sur l'entrée de comptage du premier compteur 40 pendant une période de validation élémentaire égale à la période M/FE du signal d'entrée auxiliaire Ainsi, à la fin de chaque période de validation le contenu n du premier compteur 40 est égal au nombre de périodes du signal de cadencement de fréquence FH/K contenu dans une période du signal d'entrée auxiliaire de fréquence FE/M. Le contenu n du compteur 40 à la fin de chaque période de validation est égal à M.FH/FE K. Par sa sortie.23, la porte de contrôle 20 commande la mémorisation du contenu n du premier compteur 40 dans l'organe de mémorisation 60 à la fin de chaque période de validation M/FE. Par ailleurs, par sa sortie 22, la porte de contrôle 20 opère la remise à zéro du premier compteur 40 à la fin de chaque période de validation. En parallèle, le signal d'horloge de fréquence FH est appliqué sur l'entrée de comptage du second compteur 80. Le contenu de ce dernier est comparé en permanence au contenu de l'organe de mémorisation 60 par un comparateur principal 100 qui délivre sur sa sortie 101 une impulsion lorsqu'une égalité est constatée entre le contenu de l'organe de mémorisation 60 et du second compteur 80. En d'autres termes, le circuit comparateur générera une impulsion sur sa sortie 101 tous les n impulsions du signal d'horloge de fréquence FH C'est-à-dire que le comparateur principal 100 délivre sur sa sortie 101 un signal de fréquence FH/n. Ce dernier signal est appliqué sur un circuit diviseur de fréquence secondaire 160. Ce circuit 160 divise la fréquence FH/n du signal issu du comparateur principal 100 par un facteur pré-sélectionnable de valeur entière N. Le circuit diviseur de fréquence secondaire 160 délivre sur sa sortie 160 un signal de fréquence FH/n.N Là encore, de façon classique en soi, le facteur N est déterminé par mise à la masse sélective de broches N0 à N4 de polarisation d'étages de division interne au circuit diviseur 760. Selon l'illustration de la figure 2, le circuit diviseur de fréquence secondaire 160 possède cinq broches No a N ce qui permet de choisir le nombre N entre 1 et 4 31. Enfin, le signal de fréquence FN/n.N délivré par le circuit diviseur de fréquence 160 est appliqué sur un circuit diviseur de fréquence par deux 180 formé avantageusement d'une bascule bistable. La sortie 181 du circuit diviseur 180 constitue la sortie S0 du circuit multiplicateur. Le circuit diviseur par deux 180 délivre sur sa sortie 181 un signal de fréquence FHjn.N.2 soit FE.K/2.M.N. Le terme : K/2.M.N définit le facteur multiplicateur de la fréquence du signal d'entrée FE délivré par le capteur. Comme cela a été précédemment évoqué, le facteur multiplicateur K/2.M.N est déterminé en fonction de la monte des pneus et de la chaîne cinématique de transmission existant entre l'organe moteur et les roues motrices du véhicule. LesfacteursK, M et N sont déterminés de façon à éviter le dépassement de capacité du premier compteur 40 et à obtenir une fésolution maximale. Le cas échéant, l'un au moins des circuits diviseurs de fréquence auxiliaire et secondaire peut être supprimé. On remarquera à l'examen de la figure 2 que le circuit multiplicateur de fréquence conforme à la présente invention permet à l'aide d'une structure simple et de composants classiques d'assurer une multiplication de fréquence du signal par un facteur non entier aisément programmable. Par ailleurs, l'utilisation d'une bascule bistable 180 en sortie du circuit multiplicateur permet d'obtenir un signal de sortie de rapport cyclique 1/2. En outre, la sortie 101 du comparateur 100 est reliée à l'entrée 82 de remise à zéro du second compteur 80 pour remettre celui-ci à zéro après chaque détection d'égalité entre le contenu de l'organe de mémorisation 60 et le contenu du second compteur 80. On va maintenant décrire la structure du circuit multiplicateur illustré en détail sur la fiqure 3. On a représenté schématiquement sur cette figure 3 la base de temps 10, la porte de contrôle 20, le premier compteur 40, l'organe de mémorisation 60, le second compteur 80, le comparateur principal 100, le diviseur principal de fréquence 120, le diviseur auxiliaire de fréquence 140, le diviseur secondaire de fréquence 160 et le circuit diviseur de fréquence par deux 180. Selon l'illustration de la figure 3, la base de temps 10 comprend un oscillateur 11 délivrant sur sa sortie 12 un signal de fréquences 2FH Ce signal est appliqué à une bascule bistable 13 formant diviseur par deux et délivrant sur sa sortie Q le signal d'horloge de fréquence FH Pour cela, le signal de fréquences 2FH issu de l'oscillateur 11 est appliqué sur l'entrée horloge C de la bascule 13 et la sortie Q de la bascule 13 est reboucléesur son entrée D. Le circuit principal diviseur de fréquences 120 comprend en association un compteur 122 et un comparateur 123 à entréespfogrammables Ko à K7. Comme précédemment indiqué, les entrées programmables Ko à K7 du comparateur 123 sont formées de broches de polarisation reliées à une borne d'alimentation positive par l'intermédiaire de résistances respectives Ro à R7 et ,sont susceptibles d'être mises à la masse. Le compteur 122 reçoit sur son entrée de comptage C, référencé 124, le signal d'horloge FH. Lors d'une égalité entre le contenu du compteur 122 et le facteur pré-sélectionné déterminé par les broches de polarisation Ko à K7, le comparateur 123 génère sur sa sortie 125 un signal (de fréquence FH/K) Ce dernier signal est appliqué sur l'entrée D d'une bascule 126. L'entrée d'horloge C, référencée 127 de la bascule 126 est attaquée par le signal de fréquence 2FH issu de l'oscillateur 12,par l'intermédiaire d'un inverseur 128. La sortie Q de la bascule 126 qui délivre un signal de fréquence FH/ K assure la remise à zéro du compteur R par l'intermédiaire d'une porte OU à deux entrées 129. Comme cela apparaît à l'examen de la figure 3, la sortie Q de la bascule 126 est en effet reliée à une première borne de la porte OU 129 dont la sortie est reliée à l'entrée de remise à zéro du compteur 122. La sortie Q de la bascule 126 est par ailleurs reliée à la première entrée 42 d'une porte ET 41 àtrois entrées dont la sortie est connectée à l'entrée de comptage 43 du compteur 40. Le circuit diviseur auxiliaire 140 comprend en combinaison un compteur 141 et un comparateur 142 à entrées Mo à M2 programmables. Le signal d'entrée de fréquences FE délivré par le capteur de vitesse est appliqué sur l'entrée de comptage 143 du compteur 141. Les entrées Mo à M2 du comparateur 142 sont polarisées par des résistances R10 à R12 connectées à une source d'alimentation positive et susceptibles d'être mises à la masse. Le comparateur 142 compare en permanence le contenu du compteur 141 et des entrées programmables Mo à M2. En cas d'égalité entre le contenu du compteur 141 et les entrées programmables Mo à M2, le comparateur 142 délivre sur sa sortie 144 une impulsion (à la fréquence F/M). Le signal de fréquences FE/M obtenu à la sortie 144 du compteur 142 est appliqué sur l'entrée D d'une bascule 145. La bascule 145 reçoit sur son entrée d'horloge C référencée 146, le signal d'horloge FH issu de la bascule 13. La sortie Q de la bascule 145 assure la remise à zéro du compteur 141 par l'intermédiaire d'une porte OU 147 à deux entrées. La sortie Q de la bascule 145 est en effet reliée à une première entrée de la porte OU 147 dont la sortie est reliée à l'entrée de remise à zéro R du compteur 141. La sortie Q de la bascule 145 est par ailleurs reliée à une première entrée 25 d'une borne ET 24 à deux entrées dont la sortie 26 est reliée à l'entrée 61 de commande de mémorisation de l'organe 60. La sortie Q de la bascule 145 est par ailleurs reliée à la première entrée 29 d'une porte NAND 28 à deux entrées. La sortie 31 de la porte NAND 28 est reliée à la première entrée 34 d'une porte OU 32. La sortie 35 de la porte OU 32 est reliée à l'entrée R de remise à zéro du compteur 40. La seconde entrée 30 de la porte N D 28 et la seconde entrée 27 de la porte t:i' 24 #reçoivent le signal d 'horloge Fi. issu de la bascule 13. Par ailleurs, une ligne 200 de remise à zéro générale du circuit multiplicateur est reliée à l'entrée de remise à zéro R de la bascule 13, à la seconde borne de la porte OU 129, à l'entrée de remise à zéro R de la bascule 126, à la seconde entrée de la porte OU 147, à l'entrée de remise à zéro R de la bascule 145 et à la seconde borne 33 de la porte OU 32. Ainsi, la validation de la ligne de remise à zéro générale 200 assure la remise à zéro des compteurs 122, 141 et 40 par l'intermédiaire des portes OU 129, 147 et 32 respectivement, ainsi que la remise à zéro des bascules 13, 126 êt 145. Le nombre de périodes de signal de cadencement FH/K contenues dans chaque période M/F E du signal d'entrée auxiliaire, égal au contenu du compteur 40 à la fin de chaque période de validation,est mémorisé dans la bascule 60 par la validation de l'entrée 61 de celleci obtenue par l'intermédiaire du compteur 142,de la bascule 145 et de la porte ET 24. La remise à zéro du compteur 40 après chaque période de validation et après mémorisation de son contenu n dans la bascule 60 est obtenue par l'intermédiaire du comparateur 142, de la bascule 145, de la porte NAND 28 et de la porte OU 32. Le signal d'horloge de fréquence FH issu de la bascule 13 est appliqué sur l'entrée de comptage 81 du compteur 80 par l'intermédiaire d'uniinverseur 14 et d'une porte ET à deux entrées 85. Plus précisément, le sianal de fréquence F H issu de la bascule 13 est appliqué sur l'entrée 15 de l'inverseur 14. La sortie 16 de l'inverseur 14 est reliée à une première entrée 86 de la porte ET 85. La sortie 87 de cette porte 85 est reliée à l'entrée de comptage 81 du second compteur 80. Le compteur 80 est ainsi incrémenté au rythme du signal d'horloge de fréquence FH. Le comparateur 100 compare en permanence le contenu de l'organe de mémorisation 60 et du second compteur 80. En cas d'égalité entre le contenu de l'organe de mémorisation 60 et du second compteur 80 (obtenue toutes les n périodes du signal d'horloge FH), le comparateur principal 100 génère sur sa sortie 101 une impulsion. Le signal généré sur la sortie 101 du comparateur principal 100, de fréquences FH/n est appliqué par l'intermédiaire d'une bascule 90 sur le circuit diviseur de fréquence secondaire 160. Plus précisément, la sortie 101 du comparateur 100 est reliée à la première entrée 103 d'une porte OU 102 à deux entrées dont la sortie 104 est reliée à l'entrée D de la bascule 90. Le circuit secondaire diviseur de fréquence 160 est formé en combinaison d'un compteur 162 et d'un comparateur 163. La sortie Q de la bascule 90 est reliée à l'entrée de comptage 164 du compteur 162. Par ailleurs, la sortie Q de la bascule 90 est reliée à la première entrée 96 d'une porte OU 95 à deux entrées. La seconde entrée 97 de la porte OU 95 est reliée à la ligne de remise à zéro générale 200. Enfin, la sortie 98 de la porte OU 95 est reliée à l'entrée de remise à zéro R du second compteur 80. Ainsi, le compteur 80 est remis à zéro en cas de détection d'égalité entre le contenu de l'organe de mémorisation 60 et son propre contenu d'une part, ainsi que lors de la validation de la ligne de remise à zéro générale 200 d'autre part. La bascule 90 reçoit sur son entrée d'horloge C, par l'intermédiaire d'un inverseur 911 le signal de fréquence 2FH issu de l'oscillateur 11. L'entrée de remise à zéro R de la bascule 90 est reliée à la ligne de remise à zéro générale du circuit 200. Le compteur 162 est incrémenté au rythme du signal de fréquence FH/n issu de la bascule 90. Le comparateur 163 compare en permanence le contenu du compteur 162 et les entrées programmables àfl4. Ces dernières sont polarisées par des résistances R20 à R24 reliées à une source d'alimentation positive, et sont susceptibles d'être mises à la masse. En cas de détection d'égalité entre le contenu du compteur 162 et les entrées programmables No à N4, le comparateur 163 génère sur sa sortie 165 une impulsion. Cotte dernière est appliquée à l'entrée D d'une bascule 170. L'entrée d'horloge C de la bascule 170 reçoit le signal de fréquence 2FH issu de l'oscillateur 11. La sortie Q de la bascule 170 assure la remise à zéro du compteur 162 par l'intermédiaire d'une porte OU 175. La sortie Q de la bascule 170 est en effet reliée à la première entrée 176 de la porte OU à deux entrées 175. La sortie 177 de la porte OU 175 est reliée à l'entrée de remise à zéro du compteur 162. La seconde entrée 178 de la porte OU 175 ainsi que l'entrée de remise à zéro R de la bascule 170 sont reliées à la ligne de remise à zéro générale du circuit 200. Ainsi, la validation de la ligne 200 permet de remettre à zéro le compteur 162 et la bascule 170. La sortie Q de la bascule 170 est en outre reliée au circuit diviseur de fréquence 180. Plus Drécisément, la sortie Q de la bascule 170 est reliée à l'entrée d'horloge C d'une bascule bistable 180. La sortie Q de la bascule 180 est rebouclée sur son entrée D. La sortie Q de la bascule 180 constitue le sortie du circuit multinlicateur. L'entrée de remise à zéro R de la bascule 180 est reliée à la ligne de remise à zéro générale 200. La fréquence du signal issu de la sortie Q de la bascule 90 est divisée par N par le diviseur secondaire 160. La sortie Q de la bascule 170 délivre par conséquent un signal de fréquence FH/n.N Par ailleurs, la bascule bistable 180 divise par deux la fréquence issue de la bascule 170. De ce fait, on obtient en sortie un signal de fréquence F#/n.N.2 soit, F#. K/2.M.N. La remise à zéro de l'organe de mémorisation 60 est également assurée par la ligne 200 Comme on l'a indiqué précédemment, le contenu de l'organe de mémorisation 60 est modifié en synchronisme avec les impulsions de fréquence FE/ M issues de la bascule 145. Il peut se produire, lorsque la fréquence d'entrée FE augmente (élévation de la vitesse du véhicule), ce qui induit l'augmentation corrélative du signal de fréquences FE/M,que le nouveau contenu du premier compteur 40 n. à transférer dans l'organe de mémorisation 60 soit J plus faible que le contenu précédent nj 1 de celui-ci. En parallèle, le cumul des périodes du signal d'horloge FH dans le second compteur 80, tout en étant inférieur au contenu précédent nj- 1 de l'organe 60 peut être supérieur au nouveau contenu nj du premier compteur 40 à transférer. Pour résoudre cette difficulté, une sortie 106 du comparateur validée lorsque le contenu du second compteur 80 est supérieur au contenu de l'organe de mémorisation 60 est reliée à une seconde entrée 105 de la porte OU 102 attaquant l'entrée D de la bascule 90. Ainsi, la sortie 104 de la porte OU 102 délivre des impulsions soit quand le contenu cumulé du second compteur 80 est devenu égal à celui de l'organe de mémorisation 60, soit quand le nouveau contenu de l'organe de mémorisation 60 devient éventuellement inférieur au cumul au cours d'incrémentation dans le second compteur 80. Par ailleurs, lorsque la vitesse du véhicule s'annule, la fréquence d'entrée F E devient nulle. Le contenu du premier compteur 40-atteint donc la capacité maximale de celui-ci. Pour éviter que la fréquence de sortie du circuit multiplicateur ne soit pas nulle dans ce cas, il est prévu selon l'invention, que le dépassement de la capacité du premier compteur 40 interrompt le comptage des premier et second compteurs 40 et 80, jusqu'à remise à zéro du premier compteur, c'est-à-dire apparition d'une nouvelle impulsion en sortie de la bascule 145, soit après redémarrage du véhicule. Pour cela, les sorties du premier compteur 40, sont reliées aux entrées respectives d'une porte NAND 55 dont la sortie 56 est reliée à la seconde entrée 44 de la porte ET 41 attaquant le premier compteur 40 et à la seconde entrée 88 de la porte ET 85 attaquant le second compteur 80. La troisième entrée 45 de la porte ET 41 est reliée à la sortie Q de la bascule 145 afin d'interdire l'incrémentation du compteur 40 lors de la mémorisation dans l'organe 60. Comme cela a été précédemment indiqué, le circuit multiplicateur conforme à la présente invention qui vient d'être décrit assure une multiplication de la fréquence FE du signal d'entrée par un facteur K/2.M.N, aisément programmable par mise à la masse des broches de polarisation Ko à K7 , Mo à M2 et No à N4 des comparateurs 123, 142 et 163. Bien entendu, la présente invention n'est aucunement limitée au mode de réalisation particulier qui vient d'être décrit mais s'étend à toute variante conforme à son esprit. En particulier, la structure de la porte de contrôle 20 est susceptible de nombreuses variantes de réalisation. REVENDICATIONS 1. Circuit multiplicateur de fréquence , en particulier pour la correction d'un signal d'entrée délivré par un capteur sensible à la rotation d'un organe moteur de véhicule et générant un signal électrique de fréquence. proportionnelle à la vitesse de rotation de cet organe moteur, pour obtenir un signal de sortie dont la fréquence présente un rapport de proportionnalité avec la vitesse de déplacement qui soit défini et constant, quel que soit le type de véhicule, caractérisé par le fait qu'il comprend - une base de temps (10) délivrant un signal d'horloge de fréquence fixe (FH), - un premier compteur (40) qui reçoit un signal de cadencement (FH/K) lié au signal dthorloge, - une porte de contrôle (20) qui commande le comptage à intervalles du premier compteur (40) pendant une période de validation élémentaire(M/F#)liée à la période du signal d'entrée(1/FE), - un organe de mémorisation (60)apte à mémoriser le contenu du premier compteur (40) atteint au cours d'une période de validation (M/FE), - un second compteur (80) qui reçoit un signal d'incrémentation (FH ) lié au signal d'horloge et - un comparateur principal (100) apte à comparer les contenus de organe de mémorisation (60) et du second compteur (80) et à générer une impulsion en sortie, lors d'une égalité. 2. Circuit multiplicateur selon la revendication 1, caractérisé par le fait qu'il comprend en sortie un circuit (180) diviseur par deux permettant d'obtenir un signal de sortie de rapport cyclique (1/2). 3. Circuit multiplicateur selon la revendica tion 2, caractérisé par le fait que le circuit diviseur par deux (180) est constitué par une bascule bistable. 4. Circuit multiplicateur selon l'une des revendications 1 à 3, caractérisé par le fait qu'un circuit principal (120) diviseur de fréquence , dont le diviseur K peut être réglé, est intercalé entre la base de temps (10) et le premier compteur (40) pour générer le signal de cadencement (FH/K). 5. Circuit multiplicateur de fréquence . selon l'une des revendications 1 à 4, caractérisé par le fait qu'un circuit auxiliaire (140) diviseur de fréquence dont le diviseur (M) peut être réglé, est disposé en amont de la porte de contrôle (20) et reçoit le signal d'entrée (FE), pour générer un signal d'entrée auxiliaire (FE/M) dont la période (M/FE) définit la période de validation correspondant à la période de comptage élémentaire du premier compteur (40). 6. Circuit multiplicateur de fréquence , selon l'une des revendications 1 à 5, caractérisé par le fait qu'un circuit secondaire (160) diviseur de fréquence dont le diviseur (N) peut être réglé, est disposé en aval du comparateur principal (100). 7. Circuit multiplicateur de fréquence , selon l'une des revendications 1 à 6, caractérisé par le fait que chaque diviseur de fréquence (120, 140, 160) comprend en association un compteur (122, 141,- 162) et un comparateur (123, 142, 163) à entrées programmables. 8. Circuit multiplicateur de fréquence , selon la revendication 7, caractérisé par le fait que chaque diviseur de fréquence (120, 140, 160) comprend en outre une bascule (126, 145, 170) apte à opérer la remise à zéro du compteur associé (122, 141, 162) lors d'une détection par le comparateur (123, 142, 163) d'une égalité entre le contenu du compteur (122, 141, 162) et les entrées programmables 9. Circuit multiplicateur de fréquence , selon l'une des revendications 1 à 8, caractérisé par le fait que le contenu de l'organe de mémorisation (60) est réactualise à chaque période de validation (M/FE) correspondant à une période de comptage du premier compteur (40). 10. Circuit multiplicateur de fréquence , selon la revendication 9, caractérisé par le fait que le premier compteur (40) est remis à zéro à la fin de chaque période de validation (M/FE). 11. Circuit multiplicateur de fréquence selon l'une des revendications 9 ou 10, caractérisé par le fait que le comDarateur principal (100) est adapté pour générer en outre une impulsion en sortie lorsque le contenu du second compteur (80) dépasse le contenu de l'organe de mémorisation (60). 12. Circuit multiplicateur de fréquence selon l'une des revendications 1 à 11, caractérisé par le fait que le premier compteur (40) est associé à un orqane (51, 55) de détection de dépassement de capacité adapté pour interrompre le comptage des premier et second compteurs (40, 80) jusqu a remise à zéro du premier compteur.