Brevet FR2575849A1 — publié le 19860711

La présente invention concerne l'informatique et a notamment pour objet un processeur d'affichage. L'invention peut être utilisée pour la visualisation d'informations statiques et dynamiques sous forme alphanumérique graphique, et symbolique quelconque. On assiste aujourd'hui à une generalisation de l'utilisation de l'informatique et à son application dans des domaines aussi peu traditionnels que la médecine, l'enseignement et les jeux vidéo. L'implantation des ordinateurs oblige à restituer en conversationnel un flot informationnel important. Les impératifs d'affichage, tant en statique qu'en dynamique, deviennentde plus en plus rigoureux. C'est ainsi que les dispositifs EAO conçus à base de microprocesseurs et de microordinateurs utilisent pour la visualisation statique et dynamique des processeurs à affichage. Il existe un processeur d'affichage (cf. brevet américain NO 4 119 955, cl.G06F3/14, du 10.10.78) compor- tant un comparateur des valeurs de référence et en cours de la coordonnée X et un comparateur des valeurs de référence et en cours de la coordonnée Y, dont les entrées de commande sont celles du processeur et auxquelles sont reliés une mémoire à accès aléatoire, un commutateur multivoie dont l'une des entrées constitue l'entrée d'informations du processeur et un additionneur vidéo dont l'une des entrées fait fonction d'entrée de commande, sa sortie formant la sortie du processeur. Ledit processeur comporte également une mémoire associative reliée au comparateur des valeurs de référence et en cours de la coordonnée X, au comparateur des valeurs de référence et en cours de la coordonnée Y, à la mémoire à accès aléatoire, au commutateur multivoie et à l'additionneur vidéo. Toutefois, dans ledit processeur, la capacité de mémoire croit d'une manière. directement proportionnelle au nombre de symboles à visualiser, étant donné que la visualisation de chaque symbole nécessite la mise de ses coordonnées X et Y en mémoire associative et de son adresse en mémoire à accès aléatoire, ce qui complique la structure desdits dispositifs et, de ce fait, celledu processeur. On s'est donc proposé de mettre au point un processeur d'affichage complété par des blocs permettant, en plus de l'affichage d'un volume accru d'informations statiques et dynamiques quelconques en tout point de l'écran, une réduction de la capacité de mémoire nécessaire à la formation de l'image. Ce problème est résolu à l'aide d'un processeur d'affichage comportant un comparateur des valeurs de référence et en cours de la coordonnée X et un comparateur des valeurs de référence et en cours de la coordonnée Y, dont les entrées de commande sont celles du processeur et auxquelles sont reliés une mémoire à accès aléatoire, un commutateur multivoie dont l'une des entres fait fonction d'entrée d'informations du processeur et un additionneur vidéo dont l'une des entrées constitue l'entrée de commande, et sa-sortie, la sortie du processeur, caractérisé, selon l'invention, en ce qu'il comporte en outre un chercheur de coordonnée X et un chercheur de coordonée Y qui ont chacun l'une de leurs entrées raccordée au comparateur des valeurs de référence et en cours de la coordonnée, et au comparateur des valeurs de référence et en cours de la coordonnée Y, respectivement, leur autre entrée constituant l'entrée de commande du processeur, un multiplexeur d'adresse dont l'une des entrées constitue l'entrée d'adresse du processeur, son entrée suivante étant raccordée au chercheur de coordonnée Y, deux autres entrées, au chercheur de coordonnée X, et encore une autre entrée, à la fois au chercheur de coordonée X et au chercheur de coordonnée Y, tandis que sa sortie est. raccordée à la mémoire à accès aléatoire, un analyseur de symboles d'image dont l'une des entrées constitue l'entrée de commande du processeur tandis que deux autres entrées et une sortie sont raccordées au commutateur multivoie et qu'une autre sortie est raccordée l'additionneur vidéo, au commutateur multivoie et à une autre entrée du multiplexeur d'adresse, à laquelle est reliée encore une autre sortie de l'analyseur de symboles d'image, ledit commutateur multivoie étant raccordé à encore une entrée du comparateur des valeurs de référence et en cours de la coordonnée X, du comparateur des valeurs de référence et en cours de la cnordonnée Y et de l'additionneur vidéo, respectivement. I1 est avantageux que, dans le processeur d'affichage selon l'invention, l'analyseur de symboles d'image comporte un registre d'informations de référence sur les symboles et un registre d'informations en cours sur les symboles, la sortie de chacun desdits registres étant raccordée à un multiplexeur informationnel d'adresse, et un incrémenteur ayant son entrée raccordée à la sortie du registre d'informations en cours sur les symboles, une sorti-e raccordée à l'entrée du multiplexeur informationnel, et une autre sortie faisant office d'analyseur de symboles d'image. Dans le processeur d'affichage selon l'invention, le chercheur de coordonnée X peut être un compteur binaire. D'autre part, dans le processeur d'affichage selon l'invention, le chercheur de coordonnée Y peut se présenter sous forme d'un compteur binaire I1 est de même a.vantageux que, dans le processeur d'affichage conforme à l'invention, l'additionneur vidéo comporte, reliés entre eux, en série, un registre de code de la ligne de symboles à visualiser, un registre de décalage et un multiplexeur au.quel sont raccordés un registre de couleur de fond de l'écran et un registre de couleur des symboles d'image. La présente invention permet de réduire la capacité nécessaire à la formation des images et en même temps de visualiser plus d'informations statiques et dynamiques quelconques en tout point de l'écran, ce qui permet d'obtenir un processeur de complexité moindre. L'invention sera mieux comprise et d'autres buts, détails et avantages de celle-ci apparaîtront mieux à la lecture de la description explicative qui va suivre de différents modes de réalisation donnés uniquement à titre d'exemples non limitatifs, avec références aux dessins non limitatifs annexés dans lesquels. - la figure 1 représente un schéma synoptique du processeur d'affichage selon l'invention; - la figure 2 représente un schéma synoptique de l'analyseur de symboles d'image selon l'invention; - la figure 3 représente un schéma synoptique de l'additionneur vidéo selon l'invention; - la figure 4 représente un écran de poste de télé vision avec un symbole d'image visualisé. Le processeur d'affichage comporte un comparateur 1 des valeurs de référence et en -cours de la coordonnée X (figure 1) et un comparateur 2 des valeurs de référence et en cours de la coordonnée Y, dont les sorties sont raccordées aux entrées 3 et 4 du chercheur 5 de coordonnée X (désigné dans ce qui suit sous le nom de "compteur 5") et du chercheur 6 de coordonée Y (compteur S). Les entrées 7, 8 et 9 des comparateurs 1 et 2 et du compteur 5, respectivement, constituent l'entrée de commande 10 du processeur, tandis queleas entrées 11 et 12 du comparateur 2 et du compteur 6, respectivement, constitùent une autre entrée de commande 13 du processeur. Les sorties des compteurs 5 et 6 sont raccordées aux entrées 14 et 15 et à l'entrée 16, respectivement1 du multiplexeur d'adresse. 17. Une autre entrée 18 est reliée elle aussi auxdites sorties des compteurs 5 et 6. La sortie du multiplexeur 17 est raccordée à l'entrée 19 de la mémoire à accès aléatoire 20. La mémoire 20 est raccordée au commutateur multivoie 21 dont l'entrée 22 constitue l'entrée d'informations 22 du processeur. A la snrtie commutateur 21 sont raccordées les entrées 23 et 24 de l'analyseur 25 de symboles d'image, l'entrée 26 de l'additionneur vidéo 27 et les entrées 28 et 29 des comparateurs 1 et 2, respectivement. Les entrées 30 et 31 du commutateur 21 sont raccordées respectivement aux sorties 32 et 33 de l'analyseur 25, dont la sortie 32 est-raccordée aux entrées 34 et 35 du multiplexeur 17 et de l'additionneur vidéo 27, respectivement. A l'entrée 34 du multiplexeur 17 est raccordée encore une sortie (36) de l'analyseur 25. Les entrées 37 et 38 du comparateur 1 et de l'additionneur vidéo 27, respectivement,ont un point commun formant l'entrée de commande 39 du processeur. L'entrée 40 du multiplexeur 17 constitue l'entrée d'adresses 40 du processeur. L'entrée 41 de l'analyseur 25 constitue encore une entrée de commande 41 du processeur. La sortie 42 de l'additionneur vidéo 27 constitue la sortie 42 du pro cesseur. La mémoire 20 contient par zones un fichier 43 de coordonnées Y, un fichier 44 de coordonnées X, un fichier de cadre d'image 45, un fichier 46 d'adresses des symboles d'image à créer, et un fichier 47 de symboles d'image. Chacun des fichiers 43, 44, 45, 46 et 47 se compose d'un certain nombre de cellules (non représentées). L'analyseur de symboles d'image 25 comprend un registre 48 d'informations de référence sur le symbole (figure 2) et un registre 49 d'informations en cours sur le symbole, qui ont chacun leur sortie raccordée aux entrées 50 et 51 du multiplexeur informationnel d'adresse 52. La sortie du registre 49 formant la sortie 36 de l'analyseur 25 est raccordée par son entrée 53 de l'incrémenteur 54. L'entrée 55 du multiplexeur 52 est raccordée à une sortie 56 de l'incrémenteur 54, l'autre s-ortie duquel constitue la sortie 33 de l'analyseur de symboles d'image 25. Selon un autre mode de réalisation particulier du processeur à affichage, le multiplexeur informationnel d'adresse 52 de l'analyseur de symboles d'image 25 a son entrée 55 (figure 3) raccordée à la sortie 56 de l'incrémenteur 54. L'additionneur vidéo 27 (figure 1) comporte un registre de décalage 57 (figure 3), un registre de couleur de fond de l'écran 58 et un registre de couleur des symboles d'image 59 dont les sorties sont raccordées aux entrées respectives 60, 61 et 62 du multiplexeur 63. L'entrée 64 du registre 57 est raccordée au registre 65 de code de la ligne de symboles à visualiser. Les entrées 66 et 67 des registres 65 et 58, respectivement, sont réunies entre elles. La figure 4 représente un exemple.d'affichage sur l'écran 69 d'un téléviseur d'un symbole d'image à échelle fixe 68 dont les coordonnées de référence sont XO = 2 et V0 = 3. Format de l'écran 69 en éléments d'analyse : 256 x x256; taille du symbole 68 en éléments d'analyse: 16 x 16. Parmi les 16 couleurs possibles on a choisi le blanc pour le symbole 68 et le noir pour l'écran 69. Le processeur à affichage fonctionne de la façon suivante. Par l'entrée d'adresse 40 (figure 1) et l'entrée d'informations 22 du processeur, respectivement,le processeur central (non représenté) introduit dans la mémoire à accès aléatoire, par l'intermédiaire du multiplexeur 17 et du commutateur multivoie 21, l'information suivante: - Dans la première cellule du fichier 43 de coordonnées Y, le code binaire 0000 00112 (YO = 3) définissant la position du symbole 68 (figure 4) suivant la verticale -; - Dans la première cellule du fichier 44 de coordonnées X, (figure 1), le code binaire 0000 00102 (XO = 2) définissant la position du symbole 68 (figure 5) suivant l'horizontale (les fichiers 43 et 44 (figure 1) représentent des ensembles ordonnés par ordre croissant des codes binaires des coordonnées Y et X des noeuds des symboles, respectivement; on appelera "noeud de symbole" l'angle supérieur gauche de la matrice d'éléments d'analyse du symbole 68 (figure 4); - 'Dans la cellule avec l'adresse respective du fichier 45 de cadre d'image (figure I), le code 0000 OOQO 0lu02. (Le fichier 45 contient l'information sur l'agencement des symboles d'image dans un cadre donné. En conformité avec les caractéristiques de l'écran 69 (figure 4) (256 x 256 d'éléments d'analyse), le fichier 45 (figure 1) comporte 256 cellules. A chaque croisement des coordonnées de référence V. et X j des noeuds de symbole sur l'écran (à chaque paire Xi et Xj) correspond une cellule dans le fichier 45. De cette façon, au croisement des coordonnées V0 = 3 et XO = 2 du noeud du symbole 68 (figure 5) correspond une cellule dans le fichier 45 (figure 1).Si un point de croisement des coordonnées Y et X doit servir d'origine à un symbole (le noeud de symbole coïncide avec la paire Y et X), la cellule respective du fichier 45 doit recevoir l'information caractéristique du symbole: numéro de symbole (adresse de l'origine du symbole dans le fichier 47 de symboles d'image), code de sa couleur et de son échelle. Le manque de symbole dans un croisement des coordonnées Y et X est identifié par l'information zéro écrite dans la cellule respective du fichier 45. - Dans toutes les cellules du fichier 46 d'adresses des symboles d'image à créer, l'information zéro. (Le fichier 46 reçoit la couleur et l'échelle du symbole, de même que son adresse complète donnant aces au fichier 47. L'adresse complète représente le numéro de symbole associé à celui de sa ligne en cours. Les données écrites par le processeur dans les cellules respectives du fichier 46 au cours de la création des symboles sont nécessaires à la gestion de leur sortie ligne par ligne sur l'écran). - Dans un ensemble déterminé de cellules du fichier 47 de symboles d'image, les codes correspondant à la structure du symbole dans la matrice 16 x 16 d'éléments d'analyse. Sur le déclenchement de l'aller du balayage de télévision vertical, le multiplexeur d'adresse 17 reçoit à son entrée 16 l'adresse (le code 00002) qui représente l'état du compteur 6. Il en résulte un appel du fichier 43 de la mémoire 20. L'état du compteur 6 vers le début de l'aller du balayage de télévision vertical est nul, étant donné que son RAZ -(remise à zéro)-est réalisé à l'entrée 12 par le retour du balayage. L'information lue en cellule zéro du fichier -43 ( le code 0000 00112), qui définit la ligne par laquelle doit commencer l'affichage du symbole 68 (figure 4) sur l'écran 69, arrive par le commutateur multivoie 21 à l'entrée 29 du comparateur 2 des valeurs de référence et en cours de la coordonnée Y. Ensuite, toute la suite des opérations réalisées par le processeur lors de la formation de chaque ligne de chaque symbole d'image à créer peut être répartie en cinq séquences. La réalisation par le processeur de cette suite quinaire des opérations s'opère sur chaque retour horizontal du balayage de télévision ou sur chaque signal en provenance du comparateur de valeurs de référence et en cours de la coordonnée X arrivant à l'entrée 3 du compteur 5. Pendant la première séquence, à l'adresse matérialisée par l'état du compteur 5, il y a accès au fichier 44 de la mémoire 20 par l'entrée 14 du multiplexeur 17. L'état du compteur 5 est nul (00002) étant donné que son RAZ est réalisé à l'entrée 9 par le retour du balayage. La mémoire 20 envoie à travers le commutateur 21 à l'entrée 28 du comparateur 1 le code 0000 00102 traduisant la coordonnée XO = 2 qui constitue l'origine du symbole 68 (figure 5) à afficher sur l-'écran 69. Pendant la deuxième séquence, il y a appel par l'entrée 18 du multiplexeur 17 du fichier 45 (figure 1) à l'adresse définie par l'état des compteurs 5 et 6. L'information lue (code, couleur et échelle) sur le symbole 68 (figure 4) arrive à l'entrée 23 de l'analyseur de symboles d'image 25 (figures 1 et 2). Pendant la troisième séquence il y a appel par l'entrée 15 du multiplexeur 17 du fichier 46 à l'adresse matérialisée par l'état du compteur 5. L'analyseur 25 reçoit son entrée 24 une information zéro, car les cellules du fichier 46 contiennent toutes des zéros. Les opérations réalisées par le processeur pendant les quatrième et cinquième séquences et le comportement de l'analyseur 25 dépendent de la présence d'un signal du comparateur 2 à l'entrée 4 du compteur 6 et de l'information introduite dans les deuxième et troisième séquences dans le registre 48 d'informations de référence sur le symbole et le registre 4-9 d'informations en cours sur le symbole de l'analyseur 25, respectivement, et sont définies par le tableau ci-dessous:: NN Signal du Information Information comparateur sur le regi- sur le re 2 stre 48 gistre 49 1 2 3 4 1 0 0 0 2 0 # O O 3 1 o o 4 1 # 0 0 5 0 O # O 6 0 # 0 # 0 7 1 O # O Information à la Opérations sortie 32 de l'a- dans les qua NN nalyseur 25 trième et cin- Remarques provenant du quième séquences registre 48 ou 49 1 5 6 7 149 aucune pas d'affichage 2 du symbole 3 4 48 dans la quatrième début dlafficha- séquence: appel du ge du symbole 68: fichier 47 et lec- sur la ligne de ture au profit de balayage en cours l'additionneur vidéo sera affichée la 27; ligne initiale dans la cinquième sé- (supérieure) d'un quence: modification nouveau symbole du numéro de ligne du symbole 68 dans le fichier 46 5 49 dans la quatième sé- Suite de l'affi quence:appel du fi- chage du symbole chier 47 et lecture 68: sur la ligne au profit de l'addi- de balayage en tionneur vidéo 27; cours sera dans la cinquième sé- visualisée la quence:modification ligne suivante du numéro de ligne dudit symbole 68 du symbole 68 dans le fichier 46 Conformément au tableau, si, sur une ligne de balayage donnée, l'affichage du symbole 68 (figure 4) n'est qu'à son début, le multiplexeur informationnel d'adresse 52 (figure 2) reçoit à son entrée 50 l'information du registre 48. Si l'on poursuit la restitution des lignes du symbole 68 (figure 4) dont l'affichage sur l'écran 69 avait débuté sur les lignes de balayage précédentes, l'information arrivant à l'entrée 51 du multiplexeur 52 (figure 2) provient du registre 49. Dans le cas considéré, on a les conditions suivantes: - sur le registre 48: code non nul; - sur le registre 49: code nul; - le signal émis par le comparateur 2 est nul. De cette manière, sur la ligne de balayage nulle il n'y aura pas d'affichage de symbole. Sur les première et deuxième lignes de balayage le processeur fonctionne de façon identique. L'affichage du symbole 68 (figure 4) commence par-la troisième ligne de balayage, car YO = 3. Sur cette ligne, le comparateur 2 (figure 1 va intervenir pour envoyer un 1 à l'entrée 4 du compteur 6, ce qui va changer les conditions de fonctionnement du processeur dans les quatrième et cinquième séquences.Maintenant, dans la quatrième séquence il y aura appel du fichier 47 de la mémoire 20 dont l'adresse (code 000 0100 00002) est en deux parties; - les quatre bits de poids faible(P0002) qui se déterminent parle code de numéro de la ligne à afficher du symbole 68 (figure 4) sont émis par le registre 49 (figures 1 et 2) de l'analyseur 25 vers la sortie 36; - le reste des bits (000 01002) qui se déterminent par le code de numéro du symbole 68 à afficher (figure 4) viennent du registre 48 (figures 1 et 2) (suivant le tableau) par le multiplexeur 52 sur la sortie 32. Ainsi formée, l'adresse est envoyée par les sorties 32 et 36 de l'analyseur 25 à l'entrée 34 du multiplexeur 17, et de là, à l'entrée 19 de la mémoire 20. A la fin de la quatrième séquence, l'additionneur vidéo 2 reçoit à son entrée 26 la ligne initiale (zéro) du symbole 68 (figure 4). Pendant la cinquième séquence, les codes de couleurs, d'échelle et de numéro du symbole 68 (figure 4) seront transférés des bits du registre 48 (figures 1 et 2) par le multiplexeur 52 et l'entrée 30 du commutateur 21 sur les bits respectifs de la cellule du fichier 46 (figure 1) dont l'adresse est définie par l'état du compteur 5.En même temps, les quatre bits de poids faible de la même cellule reçoivent le code 00012 traduisant le numéro incrémenté de la ligne du symbole 68 (figure 4) et fourni par les bits respectifs du registre 49 à travers l'incrémenteur 54 et l'en trée 31 du commutateur 21. Dans cette meme cinquième séquence, l'information sur la couleur et l'échelle se transmet des bits respectifs du registre 48 de l'analyseur 25 vers l'entrée 35 de l'additionneur vidéo 27. Pendant l'aller du balayage de la ligne donnée, le bloc 1 délivre, sur l'identité de la coordonnée en cours X et de sa référence XO = 2 (0000 00102), un signal qui autorise l'additionneur vidéo 27 à sortir sur l'écran 69 le code de la ligne initiale (zéro) du symbole 68 (figure 4) au rythme des impulsions d'horloge arrivant à l'entrée 38 (figure 1) de l'additionneur vidéo 27. Sur un signal du comparateur 1 appliqué à l'entrée 3 du compteur 5, celui-ci évolue (s'incrémente de 1), ce qui conditionne, dans les deuxième et troisième séquences, l'appel des cellules respectives des fichiers 45 et 46 de la mémoire 20, respectivement. L'information qui en est sortie indique que, dans l'exemple considéré,aucun symbole n'est plus affiché sur la ligne de balayage en cours. La suppression du signal à la sortie du comparateur 2, référencée par le début du retour du balayage de la quatrième ligne de télévision, provoque le changement d'état du compteur 6 (00012) et un appel du fichier 43 de la mémoire 20 pour en sortie la coordonnée suivante Y (le cas où le nombre de symboles à afficher est supérieur à l'unité). Pendant la première séquence de la suite quinaire suivante, le processeur fonctionne de façon identique à la précédente. Pendant la deuxième séquence, à cause de la modification du compteur 6, c'est la cellule du fichier 45 -(elle contient l'information nulle) qui sera lue au profit du registre 48 de l'analyseur 25, comme c'était le cas ci-dessus. Pendant la troisième séquence, le registre 49 de l'analyseur 25 reçoit de la cellule respective du fichier 46 une information (code oôoo 0000 0100 00012) comportant l'adresse complète du symbole 68 permettant l'appel du fichier 47 (le code du symbole et le code incrémenté de numéro de la ligne du symbole) et le code de couleur et d'échelle du symbole. En conformité avec le tableau, dans la quatrième séquence il y a appel du fichier 47 à l'adresse fournie par le registre 49 de l'analyseur 25. Pendant la cinquième séquence, la cellule respective du fichier 46 reçoit la même information qu'auparavant, à cette différence près que le code de numéro de ligne -est incrémenté (00102). La restitution de la première ligne du symbole 68 sur la ligne de balayage donnée s'effectue comme sur la ligne zéro dudit symbole 68. La sortie des quatorze lignes restantes dudit symbole 68 s'opère d'une manière analogue. Pour préparer la sortie de la derniere ligne du symbole 68, pendant la cinquième séquence un signal de report (11112 + 12 = 100002) provenant de la sortie 56 (figure 2) de l'incrémenteur 54 est fourni à l'entrée de commande 55 du multiplexeur 52 et produit la commutation de celui-ci sur l'entrée 41 (zéro). De ce fait, l'information zéro arrive à la sortie 32 de l'analyseur 25 pour s'inscrire dans la cinquième séquence par l'entrée 30 du commutateur 21 dans la cellule respective du fichier 46, où auparavant il y avait l'information sur le symbole 68 av-ec une ligne incrémentée. De cette façon, on cesse de sortir sur l'écran 69 du téléviseur les lignes dudit symbole 68. La procédure par laquelle l'additionneur vidéo 27 fait apparaître à la sortie 42 du processeur une suite de codes d'information de couleur pour gérer les voies R, G, B du récepteur de télévision est la suivante. L'information (ligne du symbole 68 à afficher (figure 4) fournie à l'additionneur vidéo 27 dans la quatrième séquence arrive à l'entrée 66 du registre de code de la ligne des symboles d'image à visualiser 65 (figure 3), qui la conserve jusqu'au moment- d'identité du code de la coordonnée en cours X et de sa référence (XO= 2 ). En cas d'identité, l'information se transmet en parallèle à partir du registre 65 à l'entrée 64 du registre de décalage 57 qui effectue le décalage de l'information reçue au rythme des impulsions d'horloge appliquées à l'entrée 38 de l'additionneur vidéo 27. I1 en résulte le transfert série du code de ligne. du symbole 68 à partir du registre 57 à l'entrée 60 du multiplexeur 63. Le registre de couleur des symboles d'image 59 reçoit l'information (code de couleur et d'échelle du symbole 68) à l'entrée 35 dans la cinquième séquence. L'information destinée au registre de couleur de fond de l'écran 58 est inscrite en même temps que.l'information reçue par le comparateur 2. Les registres 58 et 59 délivrent l'information respectivement aux entrées 61 et 62 du multiplexeur 63 qui, suivant le code arrivé à son entrée 60, la transmet à la sortie 42. De cette façon, le multiplexeur 63, lorsque son entrée 60 est à 0, transmet à la sortie 42 l'information en provenance du registre 58, ce qui produit l'allumage des éléments d'analyse respectifs en couleur définie par le code de couleur de fond de l'écran. La présence d'un 1 à l'entrée 60 impose le transfert vers la sortie 42 de l'information issue du registre 59, ce qui a pour effet l'allumage des éléments d'analyse respectifs de la ligne du symbole 68 en couleur définie par le code de couleur dudit symbole 68. Dans ie cas où il est nécessaire d'afficher un symbole à échelle variable (dont les bits du code d'échelle comportent des 1), le processeur fonctionne comme ci-dessus, à cette différence près: - -que dans la cinquième séquence le chargement dans le fichier 46 s'effectue uniquement sur les lignes de balayage paires, ce qui permet de doubler la taille du symbole 68 (figure 4) sur l'écran 69 suivant la verticale; - que le décalage de l'information (de la ligne du symbole 68) dans le registre de décalage 57 (figure 3) de l'additionneur vidéo 27 s'effectue à la fréquence des impulsions d'horloge divisée par deux, ce qui permet de doubler la taille du symbole 68 (figure 4) sur l'écran 69 suivant l'horizontale. La présente invention permet de réduire l'encombre- ment du processeur. REVENDICATIONS 1. Processeur d'affichage comportant un comparateur (1) des valeurs de référence et en cours de la coordonnée X et un comparateur (2) des valeurs de référence et en c.ours V, dont certaines des entrées (7, 8, 11, 37) constituent les entrées de commande correspondantes (10, 13, 39) du processeur et auxquelles sont reliées une mémoire à accès aléatoire (20), un commutateur multivoie (21) dont l'une des entrées (22) constitue l'entrée d' informations(22) du processeur, et un additionneur vidéo 27 dont l'une des entrées (38) constitue l'entrée de commande (39), tandis que sa sortie 42 constitue l'entrée 42 du processeur, caractérisé en ce qu'il comprend un chercheur (5) de coordonnée X et un chercheur (6) de coordonnée Y, l'une des entrées (3, 4) de chacun desdits chercheurs est raccordée au comparateur (1) des valeurs de référence et en cours de la coordonnée X et au comparateur (2) des valeurs de référence et en cours de la coordonnée Y, respectivement, leurs autres entrées (9 et 12) constituant l'entrée de commande respective (10, 13) du processeur, un multiplexeur d'adresse (17) dont une entrée (40) constitue l'entrée d'adresse (40) du processeur, tandis qu'une autre entrée (16) est raccordée au chercheur (6) de coordonnée Y, que deux autres entrées (14, 15) sont reliées au chercheur (5) de coordonnée X et qu'une autre entrée (18) est raccordée à la fois au chercheur (5) de coordonnée X et au chercheur (6) de coordonnée Y,tandis que sa sortie est reliée à la mémoire à accès aléatoire 20, un analyseur de symboles d'images 25 dont une entrée (41) constitue l'entrée de -commande (41) du processeur, tandis que deux autres entrées (23, 24) et une sortie (33) sont raccordées au commutateur multivoie (21), et une autre sortie (32), à l'additionneur vidéo (27), au commutateur multivoie (21) et à une autre entrée (34) du multiplexeur d'adresse (17), à laquelle est raccordée encore une autre sortie (36) de l'analyseur de symboles d'image (25), le commutateur multivoie (21) étant raccordé à encore une entrée (28, 29 et 26j respectivement) du comparateur (l) de valeurs de référence et en cours de la coordonnée X, du comparateur (2) de valeurs de référence et en cours de la coordonnée Y et de l'additionneur vidéo (27). 2. Processeur selon la revendication 1, caractérisé en ce que l'analyseur de symboles d'image (25) comporte un registre (48) d'informations de référence sur les symboles et un registre (49) d'informations en cours sur les symboles, dont les sorties sont raccordées à un multiplexeur informationnel d'adresse (52), et un incrémenteur (54) dont l'entrée (53) est raccordée à-la sortie du registre (49) d'informations en cours sur les symboles, une sortie (56) étant raccordée à l'entrée (55) du multiplexeur informationnel d'adresse (33) de l'analyseur de symboles d'image (25). 3. Processeur selon l'une des revendications 1 et 2, caractérisé en ce que le chercheur (5) de coordonnée X consiste en un compteur binaire. 4. Processeur selon l'une des revendication 1, 2 et 3, caractérisé en ce que le chercheur (6) de coordonnée Y consiste en un compteur binaire. 5. Processeur selon l'une des revendications précédentes, caractérisé en ce que l'additionneur vidéo (27) comporte, reliés entre eux en série, un registre (65) de code de la ligne de symboles à visualiser, un registre de décalage (57) et un multiplexeur (63) raccordé à un registre (58) de couleur de fond de l'écran et à un registre (59) de couleur des symboles d'image.