Brevet FR2584237A1 — publié le 19870102

DISPOSITIF INTEGRE MOS-BIPOLAIRE NORMALEMENT PASSANT. L'invention a pour objet un dispositif intégré MOS-bipolaire normalement passant. Ce dispositif comporte une structure PNPN du genre thyristor et un transistor à effet de champ à grille isolée MOS, le transistor MOS étant associé à la structure PNPN de telle sorte que sa grille constitue l'électrode de commande de ladite structure. On connaît déjà des composants MOS-bipolaires intégrant une structure PNPN avec un transistor MOS. Dans leur conception actuelle, ces composants ont une structure dérivée de celle des transistors DMOS ou VMOS ; ainsi, en partant d'un transistor D- ou V-MOS à canal N, on obtient une structure du type précité en remplaçant la zone de drain par une région P+ qui constituera l'anode du composant. A l'heure actuelle, il existe deux types de dispositifs qui répondent à cette définition. Le premier type comprend des dispositifs fortement désensibilisés, c'est-à-dire conçus de telle façon que le courant d'anode d'accrochage soit très élevé, afin de privilégier un fonctionnement en mode transistor bipolaire piloté par un transistor MOS. Les composants dénommés "COMFET" (transistors à effet de champ modulés en conductivité) ou "IGT" (transistors bipolaires à grille isolée) sont représentatifs de ce type. Le deuxième type comprend des dispositifs dénommés thyristors-MOS, ces dispositifs étant réalisés de façon que le courant d'anode d'accrochage soit faible et reste comparable à celui d'un thyristor classique. Les dispositifs MOS-bipolaires connus des types décrits cidessus sont normalement bloquants et ne répondent donc pas au besoin de dispositifs de commutation normalement passants. L'invention a pour but de remédier à cette lacune dans un composant intégré fiable et simple à réaliser. Elle a pour objet un dispositif intégré MOS bipolaire, comprenant une structure PNPN du genre thyristor à quatre régions contiguës à types de conductivité alternés, les deux régions extrêmes étant reliées respectivement à une anode et à une cathode, et comprenant un transistor à effet de champ à grille isolée reliée à une électrode de commande, ce dispositif comportant des moyens qui le maintiennent normalement conducteur lorsque la tension anode-cathode VAK est de sens direct. Suivant l'invention, ces moyens comportent un caisson d'amorçage formé dans la région de base de la structure PNPN qui contient la région de drain du transistor MOS ; le caisson est relié à l'électrode de commande par une liaison à faible résistivité et il est d'un type de conductivité inverse de celui des régions de drain et de source du transistor MOS, en étant situé à une distance prédéterminée du canal du transistor MOS ; cette distance est telle que lorsque la tension anode-cathode dépasse une valeur déterminée, ce dépessement entraîne un perçage de la jonction entre le caisson d'amorçage et la région commune base-drain et suscite une polarisation de la grille du MOS supérieure à la tension de seuil de celui-ci. Le dispositif est ainsi conducteur en l'absence de tension de commande extérieure appliquée à la grille, puisque l'énergie nécessaire à sa mise en conduction est directement prélevée sur ses électrodes principales par exemple reliées à un réseau alternatif. Lorsque le dispositif est du premier type (COMFET ou IGT), le blocage du dispositif est obtenu par l'application sur l'électrode de commande d'une tension d'amplitude inférieure à la tension de seuil et de polarité convenable. Ceci est avantageusement réalisable au moyen d'un court-circuit de l'électrode de commande avec l'électrode de référence. Lorsque le dispositif est agencé pour se comporter comme un thyristor classique, la conduction du thyristor peut être inhibée par l'application sur l'électrode de commande d'une tension d'amplitude et de polarité convenables, préalablement à l'application de la tension en sens direct entre anode et cathode. De meme, cela est avantageusement réalisable au moyen d'un court-circuit de l'électrode de commande avec l'électrode de référence. Deux formes d'exécution de l'invention sont possibles. Dans la première forme d'exécution, la section MOS du dispositif est à canal N implanté entre la base N et la cathode dans la base P de la structure PNPN. Le caisson d'amorçage est du type P et il est réalisé dans la base N de la structu- re PNPN, de préférence conjointement à la réalisation de la base P. La tension de commande est, dans ce cas, appliquée à l'électrode de commande par référence à la cathode et doit être inférieure à une tension de seuil positive pour bloquer le dispositif et le maintenir bloqué selon le cas. Dans la seconde forme d'exécution, la section MOS du dispositif est à canal P implanté entre l'anode et la base P dans la base N de la structure PNPN. Le caisson d'amorçage est du type N et il est réalisé dans la base P de la structure PNPN, de préférence conjointement à la réalisation de la base N. La tension de commande est, dans ce cas, appliquée à l'électrode de commande par référence à l'anode et doit être supérieure à une tension de seuil négative pour bloquer le dispositif et le maintenir bloqué selon le cas. L'invention sera mieux comprise à la lumière de la description ci-après. La figure unique du dessin annexé est un schéma de principe d'un thyristor MOS selon l'invention. Le dispositif intégré représenté sur la figure est une structure à quatre couches de types de conductivité alternés, à savoir une région d'émetteur d'anode il dopée P+, une région de base d'anode 12 dopée N , une région de base de cathode 13 dopée P et constituée par un caisson noté P1 et une région d'émetteur de cathode 14 constituée par un plot dopé N+ et diffusé dans le caisson P1. L'anode A de la structure PNPN est reliée à la région d'émetteur d'anode 11 par l'intermédiaire d'une métallisation MA, tandis que la cathode K de la structure est reliée à la région d'émetteur de cathode 14 via une métallisation Ny Cette structure comprend donc - une section bipolaire TI de type PNP composée de la région de base 12 N à titre de base, de la région d'émetteur 11 P+ à titre d'émetteur et du caisson P1 à titre de collecteur, - une section bipolaire T2 de type NPN composée du caisson P1 à titre de base, de la région de base 12 N à titre de collecteur et de la région d'émetteur 14 N+ à titre d'émetteur. Le dispositif intégré comprend, de plus, un transistor MOS T3 comportant un drain D constitué par une partie de la région 12 de base d'anode N du transistor bipolaire T1 une source S formée dans la région 14 d'émetteur de cathode une unecouche O d'isolant de faible épaisseur, par exemple d'oxyde de silicium, déposée au-dessus d'un canal 15 ménagé dans le caisson P1 près de la surface de la tranche de silicium, et une grille constituée par une couche conductrice ou une métallisation MG surmontant la couche d'oxyde O. La source S du transistor MOS T3 se trouve ainsi reliée à la cathode K par l'intermédiaire de la métallisation MK. On notera que cette métallisation recouvre en partie le caisson P1 afin de déterminer un court-circuit d'émetteur. Selon l'invention, il est prévu un caisson d'amorçage 17 de type P, noté P2 et diffusé dans la région 12 de base N à une distance prédéterminée d du caisson P1 ; sur une partie au moins de la surface de ce caisson est déposée une métallisation Mp2 qui est avantageusement une extension de la métallisation de grille MG, pontant une surépaisseur de la couche d'oxyde O au droit de l'intervalle d. De préférence, le caisson d'amorçage 17 et la région de base 13 sont réalisés par une distribution conjointe de dopant, par exemple par une étape commune de dépôt de dopant P par implantation ionique, puis par une étape commune de redistribution du dopant P. Le dispositif décrit fonctionne de la manière suivante. Lorsqu'on applique une tension à l'anode A, le dispositif est initialement bloqué, la jonction entre le caisson Pi et la région N étant polarisée en inverse. Lorsque la tension d'anode croît, la charge d'espace qui prend naissance s'étale dans la région N jusqu'à atteindre le caisson ?2 et à provoquer un phénomène de perçage (punch-through) entre les caissons Pi et P2. Au moment du perçage, la différence de potentiel entre le caisson P2 et la cathode K prend une valeur fixe Vp qui est fonction de la distance d et du dopage de la base N 12. On comprend que le choix approprié de la distance d permet de donner à cette diftërence de potentiel Vp une valeur supérieure à la tension de seuil du transistor MOS. La grille G du transistor MOS se trouve donc automatiquement polarisée à une tension supérieure à la tension de seuil du transistor MOS, si bien que le dispositif est normalement passant lorsque sa tension anode-cathode est de sens direct. Pour rendre le dispositif bloquant, on applique à l'électrode de commande G une tension de commande telle que le potentiel de grille devient inférieur à la tension de seuil du transistor MOS. Il est avantageux d'utiliser un transistor MOS à dépeuplement et à canal N, dont le drain est relié à l'électrode de commande G et dont la source est reliée à la cathode K, pour pouvoir bloquer le dispositif par le maintien d'une tension positive sur son électrode de commande. La tenue en tension directe du dispositif sera assurée par des moyens traditionnels, de préférence par un anneau de garde débouchant sur un profil mesa. Suivant les niveaux de dopage des diverses couches et les paramètres de structure, en particulier la résistance de court-circuit d'émetteur et le gain du transistor bipolaire T1, on privilégie soit un fonctionnement de type transistor bipolaire commandé par un transistor MOS, soit un fonctionnement de type thyristor. De préférence, la largeur L du caisson P1 contenant le plot de type N+ est de l'ordre de 40 à 60 p pour une structure bipolaire-MOS à réaction multicellulaire, tandis que l'épaisseur h du caisson P1 sous le plot N+ est de l'ordre de 2 à 4 p . Pour une structure se comportant comme un thyristor classique et présentant une configuration circulaire, on aura de préférence L compris entre 90 et 110p avec h de l'ordre de 4 à 8 . Le dopage du caisson Pl est, de préférence, approximativement égal à 1016 cm-3. Le dispositif décrit avec une structure verticale pourrait être également réalisé avec une structure latérale. Revendications de brevet 1. Dispositif intégré MOS-bipolaire comprenant : une structure du genre thyristor à quatre couches conti guës de types de conductivité alterné PNPN qui comporte une première région d'émetteur, une première région de base, une deuxième région de base et une deuxième région d'émetteur, ainsi que deux électrodes d'émetteur connec tées chacune à une région d'émetteur, une partie transistor à effet de champ T3 à grille isolée (MOS) associée à la structure PNPN et comportant une région de drain formée dans l'une des régions de base de la structure, une région de source et une zone de canal (15) recouverte par une couche d'isolant (O,# et une gril le, ainsi que pour commander la structure PNPN une élec trode de commande connectée à la grille, caractérisé en ce que un caisson d'amorçage (17) est formé dans la première région de base (12) de la structure PNPN contenant la région de drain (D > du transistor MOS, le caisson est d'un type de conductivité inverse de celui des régions de drain et de source du transistor MOS, le caisson est relié à l'électrode de commande par une liaison à faible résistivité, le caisson est situé à une distance prédéterminée d du canal (15), cette distance étant choisie de manière que lorsque la tension anode-cathode VAK dépasse une valeur de blocage, il apparaît automatiquement sur la grille du transistor MOS une polarisation supérieure à la tension de seuil de celui-ci. 2. Dispositif intégré selon la revendication 1, caractérisé en ce que : le transistor MOS (T3) est du type à enrichissement, - le canal (15) du transistor MOS est du type N, - le caisson d'amorçage (17) est du type P. 3. Dispositif intégré selon l'une des revendications 1 et 2, caractérisé en ce que le caisson d'amorçage (17) et la deuxième région de base (13) de la structure PNPN sont réalisés au cours d'une même opération de distribution de dopants.