Brevet FR2585169A1 — publié le 19870123

i La présente invention concerne un système de récupération d'horloge perfectionné employé dans des dispo- sitifs de reproduction magnétiques numériques à balayage rotatif. L'invention porte plus particulièrement sur l'extension de la largeur de bande d'une boucle de verrouil- lage de phase utilisée pour la récupération d'horloge, de façon à permettre de suivre des variations de fréquence des données reproduites qui résultent d'erreurs dynamiques de base de temps à large bande, tout en supprimant des erreurs de phase produites par du bruit aléatoire dans le canal d'enregistrement/reproduction magnétique. Des signaux d'information soumis à des opérations d'enregistrement magnétique puis de reproduction employant des enregistreurs à balayage rotatif présentent généralement des erreurs de base de temps. Un type d'erreur de base de temps est produit par des variations de base de temps du signal reproduit, qui sont dues par exemple à une instabili- té mécanique, à des irrégularités ou des changements de dimension dans le support d'enregistrement, ou à des diffé- rences physiques entre le dispositif de balayage ou d'autres parties de transport de bande des dispositifs d'enregistrement et de reproduction. Cette erreur a un caractère récurrent, c'est-à-dire périodique, et elle se répète au cours de rotations consécutives du dispositif de balayage de reproduction. Un autre type d'erreurs de base de temps est pro- duit par du bruit aléatoire apparaissant dans le canal d'enregistrement/reproduction. Ces erreurs ont des valeurs instantanées imprévisibles d'un balayage à un autre. Lorsqu'on reproduit un signal enregistré sur un support magnétique, on souhaite obtenir une reproduction exacte du signal enregistré à l'origine. Dans ce but, on connaît de façon générale l'utilisation d'une boucle de verrouillage de phase comprenant un oscillateur commandé par tension (OCT) et un détecteur de phase. La boucle reçoit les données de reproduction et elle produit un signal d'horloge qui est synchronisé, c'est-à-dire verrouillé en phase, sur les transitions de données de reproduction. A titre d'exemple, lorsqu'on enregistre et on reproduit des signaux numériques auto-synchronisés, une technique connue consiste à comparer en phase les transitions des données de reproduction avec un signal de sortie d'un oscillateur commandé par tension (OCT), en employant un détecteur de phase pour effectuer cette comparaison. Le signal de sortie du détecteur de phase représente un signal d'erreur de pha- se qui est lui-même appliqué de façon à commander la fré- quence et la phase du signal de sortie de l'OCT. Le signal de sortie de l'OCT représente un signal d'horloge récupéré, qui est en synchronisme avec les données de reproduction. On appellera ci-après signal d'horloge de reproduction ce signal d'horloge récupéré. La boucle de verrouillage de phase utilisée pour la récupération du signal d'horloge de reproduction doit avoir une largeur de bande suffisamment grande pour suivre les variations dynamiques de base de temps qui se produi- sent pendant la reproduction. Cependant, le signal de reproduction contient généralement du bruit aléatoire qui apparaît dans le canal d'enregistrement/reproduction. Par conséquent, le signal d'erreur de phase comporte également une composante d'erreur aléatoire, en plus de la composante d'erreur de phase périodique mentionnée précédemment. En augmentant la largeur de bande des boucles de verrouillage de phase connues antérieurement, on augmente également de façon proportionnelle l'erreur de phase produite par le bruit aléatoire. La figure 1 représente un graphique montrant un exemple de la composante de signal périodique 10 et de la composante de bruit aléatoire 11 d'un signal d'erreur de phase dans une boucle de verrouillage de phase connue, en fonction de la largeur de bande de boucle. Bien que les composantes respectives 10, 11l soient représentées sous une forme linéaire, elles peuvent également prendre des formes non linéaires. Les composantes 10, 11 sont ajoutées l'une à l'autre dans la boucle. On obtient une caractéristique d'erreur de phase d'horloge résultante,. 12, constituée par la somme des courbes 10, 11. On voit sur la figure 1 que la caractéristique d'erreur résultante augmente avec la lar- geur de bande de boucle, dans les deux directions à partir d'une valeur minimale F. Par conséquent, si on sélectionne pour la boucle une largeur de bande relativement grande, les erreurs de phase produites par le bruit des données augmen- tent dans le signal d'horloge de reproduction. Ce problème devient encore plus critique dans des enregistreurs numéri- ques à cadence de données élevée avec une vitesse relative- ment élevée entre la tête et la bande, dans lesquels les variations dynamiques de base de temps sont plus importan- tes. Dans les systèmes de récupération d'horloge connus antérieurement, on sélectionne une largeur de bande optima- le qui correspond à une erreur de phase d'horloge minimale, comme il est représenté en E sur la figure 1, à l'intersec- tion des caractéristiques 10, 11. On voit sur la figure 1 qu'en augmentant encore davantage la largeur de bande de ces boucles de verrouillage de phase connues, au-delà de la valeur E, la composante d'erreur de phase attribuable au bruit augmente tandis que la composante de signal périodique diminue proportionnelle- ment. Dans ces conditions, un avantage important du sys- tème de récupération d'horloge de l'invention consiste en ce qu'il procure une boucle de verrouillage de phase qui permet de suivre des données de reproduction ayant des variations de base de temps à grande largeur de bande, tout en atténuant des erreurs de phase liées au bruit aléatoire dans le signal d'horloge récupéré. Dans le système de récupération d'horloge perfec- tionné de l'invention, on utilise une boucle de verrouillage de phase ayant une voie de réaction de signal directe et une voie de réaction de signal retardée. Les signaux provenant des deux voies de réaction sont sommés et sont appliqués de façon à commander un générateur de signal d'horloge de reproduction, par exemple un oscillateur commandé par ten- sion. La voie de réaction de signal directe réagit à des changements instantanés de fréquence et de phase des données de reproduction. On règle cette voie de réaction de façon qu'elle ait un gain relativement faible, pour obtenir un rapport signal à bruit relativement élevé qui est désiré, ce qui a pour effet de supprimer tout bruit aléatoire présent dans le signal d'erreur de phase fourni par la boucle. Bien que la première voie de réaction procure une réponse de bou- cle instantanée, le gain relativement faible réduit sa lar- geur de bande effective et, par conséquent, l'oscillateur commandé par tension est incapable de suivre une plage éten- due de variations de base de temps dans les données de reproduction, comme décrit précédemment. Conformément aux principes de l'invention, on utilise une voie de réaction de signal retardée, qui augmen- te la réaction relative aux variations de base de temps, tout en atténuant la réaction relative au niveau de bruit aléatoire dans la boucle de verrouillage de phase. On obtient ceci en faisant la somme de parties retardées du signal d'erreur de phase apparaissant pendant les interval- les consécutifs de la composante de signal périodique. Plus précisément, on retarde de façon répétée ces parties de signal d'une durée précisément égale à la durée d'un tour complet du dispositif de balayage de reproduction, cette durée étant égale à un cycle de la composante de signal d'erreur périodique. On fait la somme des composantes de signal retardées. Du fait que les parties de signal ainsi sommées qui appartiennent à la composante de signal d'erreur périodique sont exactement en phase, leurs amplitudes res- pectives s'additionnent mutuellement. Simultanément, les amplitudes de-la composante de bruit aléatoire s'annulent dans une large mesure. Dans le mode de réalisation préféré, on utilise un seul circuit de retard et le signal retardé provenant de ce circuit est atténué et renvoyé à l'entrée du circuit de retard, pour accomplir des cycles répétés de passages par le circuit de retard. Dans un autre mode de réalisation, plusieurs cir- cuits de retard sont connectés en série et on fait la somme des signaux de sortie respectifs de ces circuits. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation, et en se référant aux dessins annexés sur lesquels: La figure 1 montre une représentation graphique de l'erreur de phase de l'horloge de reproduction en fonction de la largeur de bande de boucle dans un système de récupé- ration d'horloge connu; La figure 2 montre un schéma synoptique du mode de réalisation préféré de l'invention; La figure 3 montre un exemple d'un signal d'erreur de fréquence et de phase comprenant une composante de bruit aléatoire; La figure 4A montre le signal d'erreur de fréquen- ce et de phase de la figure 3A avec la composante de bruit aléatoire atténuée; Les figures 3B et 4B montrent des parties agran- dies des signaux respectifs représentés sur les figures 3A et 4A; La figure 5 montre un schéma synoptique d'un autre mode de réalisation de l'invention; Les figures 6A à 6G montrent des parties consécu- tives d'un schéma de circuit détaillé correspondant au sché- ma synoptique de la figure 2; La figure 7 montre comment les figures 6A à 6G sont combinées pour former un schéma détaillé; et La figure 8 montre une version simplifiée du schéma synoptique de la figure 2. Dans la description qui suit, on utilisera des références numériques identiques pour désigner des éléments de circuit identiques dans toutes les figures, afin de faciliter la comparaison. La figure 2 montre un mode de réalisation préféré du système de récupération d'horloge conforme à l'invention, qu'on décrira ci-après. On décrira ultérieurement un schéma de circuit détaillé correspondant qui est représenté sur les figures 6A à 6G. Dans le circuit de la figure 2, un signal lu sur une bande et contenant des données de reproduction est reçu sur une ligne d'entrée 20. On l'obtient par exemple en récupérant un signal sur une bande magnétique qui a été enregistrée sous forme numérique, en utilisant un enregis- treur magnétique transversal ou hélicoïdal à balayage rota- tif (non représenté), d'une manière qui est bien connue dans la technique. A titre d'exemple, le signal numérique enregistré a été obtenu par codage d'un signal analogique, - avant l'enregistrement, en utilisant un code carré de Miller, un code non retour à zéro ou un autre code bien con- nu. Au moment de la reproduction, on détecte tout d'abord le signal enregistré avec une ou plusieurs têtes de repro- duction classiques montées dans un organe de balayage tour- nant du dispositif de reproduction à balayage-rotatif, qui est similaire au dispositif utilisé pour l'enregistrement. Le signal provenant de la tête ou des têtes de reproduction est habituellement amplifié par un préamplificateur (non représenté) et égalisé, pour compenser l'atténuation et la distorsion du signal qui sont dues à une caractéristique de réponse en fréquence non uniforme des canaux d'enregistre- ment et de reproduction, comme il est bien connu dans la technique. Le signal qui est ainsi obtenu sur la ligne 20 est appliqué à un circuit détecteur de transitionsde données et générateur d'impulsions 22 de la figure 2, qui détecte des transitions de niveau dans les données de reproduction. Sous l'effet de chaque transition détectée, le circuit 22 produit une impulsion sur la ligne 24. Un détecteur de pha- se 30 reçoit sur sa première entrée les impulsions de sortie présentes sur la ligne 24, provenant du circuit détecteur de transitions de données et générateur d'impulsions 22, et il reçoit sur sa seconde entrée un signal de sortie, présent sur la ligne 28, provenant d'un oscillateur commandé par tension (OCT) 26. Le détecteur de phase 30 détecte une dif- férence de phase entre ses signaux d'entrée respectifs, et il applique sur la ligne 31 un signal d'erreur de phase résultant. Le signal de sortie présent sur la ligne 31, prove- nant du détecteur de phase 30, est appliqué à une entrée de commande 36 de l'OCT 26, par l'intermédiaire d'un filtre de boucle 32, d'une ligne 40 et d'un premier circuit de somma- tion 34. On utilise de préférence pour le filtre de boucle 32 un circuit formé par la combinaison d'un filtre passe-bas et d'un intégrateur, pour filtrer le signal de sortie du détecteur de phase 30 et pour-régler un gain de boucle opti- mal désiré. On voit d'après la description qui précède que le détecteur de phase 30, le filtre de boucle 32, le circuit de sommation 34 et l'OCT 26 constituent ensemble une boucle de verrouillage de phase, ayant une voie de réaction de signal directe 25 connectée entre la sortie 31 et l'entrée 28 du détecteur de phase 30. On utilise la boucle de verrouillage de phase pour obtenir le signal d'horloge de reproduction mentionné précédemment sur une ligne de sortie 28 de l'OCT 26, et ce signal est synchronisé sur les transitions de don- nées sur la ligne d'entrée 20. La fréquence du signal de sor- tie de i'OCT 26 sur la ligne 28 est ainsi commandée par le signal d'erreur de phase sur la ligne 60, provenant du cir- cuit de sommation 34, de façon à être en synchronisme avec les transitions de données du signal de reproduction qui est récupéré à partir du support magnétique. Le gain de la voie de réaction de signal directe décrite ci-dessus, allant de la sortie du détecteur de phase 30 à l'entrée de commande 36 de l'OCT 26, est de pré- férence fixé à une valeur basse par le filtre de boucle 32. Un tel réglage de gain à une valeur basse dans la voie de signal décrite ci-dessus permet d'obtenir un rapport signal à bruit relativement élevé qui est désiré, ce qui a pour effet d'atténuer l'erreur de bruit aléatoire. La voie de signal directe ainsi obtenue assure une réaction pour des changements instantanés de la fréquence et de la phase des données de reproduction. Cependant, le gain faible qui est sélectionné a également pour effet de réduire proportion- nellement la largeur de bande de fréquence effective de cette voie de signal. Par conséquent, la boucle de verrouil- lage de phase qui est décrite est incapable de suivre des variations dynamiques de base de temps à grande largeur de bande, au moyen de la première voie de-réaction 25. A titre d'illustration, la figure 3A montre un exemple d'un signal d'erreur de fréquence et de phase 43, tel que celui qu'on obtient à la sortie du filtre de boucle 32 de la figure 2. On utilise ce signal 43 pour commander l'OCT 26 par l'intermédiaire de la voie de réaction 25. Pour plus de clarté, la figure 3B montre une partie agran- die A du signal 43. Le signal 43 comprend une composante de signal périodique 35 qui se répète pratiquement à des intervalles égaux à la durée d'un tour du dispositif de balayage de reproduction. L'amplitude instantanée de la com- posante 35 est donc prévisible. Cette composante 35 du signal d'erreur de phase 43 est produite par des variations de base de temps du signal reproduit, comme il a été indiqué précédemment. Une seconde composante d'erreur de phase 37, non récurrente, est représentée superposée à la composante périodique 35 décrite ci-dessus. La composante 37 est pro- duite par du bruit ajouté aux données de reproduction pen- dant leur passage dans le canal d'enregistrement et de reproduction, comme décrit ci-dessus. Du fait de son carac- tère aléatoire, ce signal de bruit a une amplitude instanta- née imprévisible. La composante de bruit aléatoire 37 est atténuée de la manière indiquée ci-après par le circuit de l'invention. Conformément à une caractéristique importante de l'invention, une voie de réaction de signal retardée 33 est établie en plus de la voie de réaction de signal directe 25 décrite ci-dessus. On va maintenant décrire la voie de réaction 33 en considérant à nouveau la figure 2. Le signal de sortie décrit précédemment du filtre de boucle 32 est appliqué par la ligne 41 à un second circuit de sommation 42 et il est ensuite appliqué par la ligne 44 à un circuit de retard d'un cycle 46, constitué par exemple par une ligne à retard. Le circuit 46 retarde le signal présent sur la ligne 44 d'une durée qui correspond exactement à un tour complet du dispositif de balayage de reproduction, et cette durée correspond à un cycle de la composante de signal périodique 35 du signal 43 décrit précédemment, représenté sur les figures 3A et 3B. Le signal ainsi retardé présent sur la ligne 48, provenant du circuit de retard 46, est appliqué par un pre- mier atténuateur 52 et une ligne 54 à une seconde entrée du second circuit de sommation 42. Le signal retardé présent sur la ligne 48 est également appliqué par un second atté- nuateur 56 à une seconde entrée du premier circuit de somma- tion 34. Comme il a été décrit ci-dessus, la première entrée du circuit de sommation 34 de la figure 2 reçoit un signal de sortie non retardé provenant du filtre de boucle 32 par la ligne 40, appartenant à la voie de réaction directe. Le signal de sortie du premier circuit de sommation 34 est appliqué par la ligne 60 à l'entrée de commande 36 de l'OCT 26. Le signal retardé et atténué présent sur la ligne 54 est additionné par le second circuit de sommation 42 au signal d'erreur de phase entrant, sur la ligne 41. La somme des signaux retardé et non retardé sur la ligne 44 est à nouveau retardée par la ligne à retard 46 et atténuée par l'atténuateur 52. Le signal résultant sur la ligne 54 est à nouveau additionné au signal d'erreur de phase entrant sur la ligne 41, et les signaux additionnés sont à nouveau retardés par la ligne à retard 46. La description qui précè- de permet de voir que l'opération décrite ci-dessus est répétée de façon cyclique et que les composantes de signal périodiques respectivement retardée et non retardée sont en phase aux entrées respectives du circuit de sommation 42. Le nombre de passages de chaque composante de signal périodique par le circuit de retard 46 est déterminé par un facteur d'atténuation ou de décroissance K1 du cir- cuit d'atténuation 52. En faisant la somme des composantes de signal d'erreur non retardée et retardée successivement, comme décrit précédemment, on superpose des parties du signal d'erreur qui sont exactement séparées d'un tour du dispositif de balayage, et qui apparaissent donc pendant des cycles successifs de la composante périodique du signal d'erreur. Comme il a été décrit précédemment et comme il résulte de la figure 3A, les parties superposées de la com- posante périodique du signal d'erreur sont en phase et leurs amplitudes s'ajoutent donc. Cependant, les amplitudes aléa- toires respectives de la composante d'erreur aléatoire superposée s'annulent pratiquement. Plus le facteur K1 est grand, plus le nombre de passages de chaque partie de signal dans le circuit de retard est grand, et plus le nombre de parties de signal superposées est grand, ce qui améliore l'annulation du bruit. Il est donc souhaitable de sélection- ner la valeur K1 aussi grande que possible, mais inférieure à un, pour éviter une instabilité de la boucle. Par exemple, dans le mode de réalisation préféré, on choisit K1 = 0,88. On peut effectuer un réglage supplémentaire du gain global du signal de sortie présent sur la ligne 58, provenant de la voie de réaction 33, en utilisant le second atténuateur 56, ayant un facteur d'atténuation K2. On choi- sit le facteur K2 inférieur à un pour compenser partielle- ment le gain relativement élevé qui est établi par le fac- teur K1. Le signal de sortie présent sur la ligne 58, pro- venant du second atténuateur 56, est additionné dans le circuit de sommation 34 avec le signal de sortie présent sur la ligne 40, décrit précédemment, provenant du filtre de boucle 32. Le signal d'erreur de phase résultant sur la ligne 60 est appliqué de façon à commander l'OCT 26. On poursuivra l'explication du fonctionnement du mode de réalisation préféré de la figure 2 par les calculs de rapport signal à bruit qui suivent. On peut exprimer la valeur de la tension de la composante de signal périodique sur la ligne 60 par la relation: VS=V+VK+VK2+VK3+... +VKn (1) dans laquelle on prend pour les facteurs d'atté- nuation K1, K2 = K, pour simplifier; V est la composante de signal périodique non retardée sur la ligne 40; VK est la composante de signal périodique retardée une fois sur la ligne 58; VK2 est la composante de signal périodique retar- dée deux fois sur la ligne 58; etc. Après normalisation en choisissant V=l, on obtient: 2 3 ri Vs=l+K+K +K.... +K (2) En résolvant cette équation par rapport à Vs, on obtient: Vs = L Kn=l+ 7 Kn= 1+K Kn (3) n=O n=1 n=O J et en substituant Vs pour le terme Kn, on obtient: V =1+KV n=O (4) soit en résolvant par rapport à Vs s v = 1 (5) s 1-K On peut exprimer les composantes de tension de bruit aléatoire sur la ligne 60 par la racine carrée de la somme des carrés du signal non retardé et des signaux retardés une fois, deux fois,... n fois: Vn =gV12+KV22+K2V3)2+(K3V4)2+... (K(n 1)Vn)2 (6) Après normalisation en choisissant V1=V2=V3... Vn=l, on obtient: Vn =V 1+K2+K4+K6+...K2n c0 90 Oc 2 2 4+. 2.+K2n2n 2 2n Vn =1+K +K +...+Kn= K2n= + K2n=1+K K2n (8) n=O n=1 n=0 o ZK2n 2 En faisant la substitution: K2n=Vn2, on n=0 obtient: Vn2=+K2Vn2 (9) n n Soit en résolvant par rapport à Vn I V 2 =1 1 (10) n 1-K2 (1-K) (1+K) Par conséquent, l'amélioration du rapport des composantes de signal d'erreur de phase sur la ligne 60 peut s'exprimer de la fagon suivante: % ' V Vs v (1-K) (1+K) | 1+K Vn V 2 (1-K) (1-K) 1-K (11) A titre d'exemple, lorsqu'on désire une améliora- tion de ce rapport par un facteur de 4, on peut résoudre l'équation (11) par rapport à K: i+K _ _ _ 4=V 1-K K 0,88 Les figures 4A et 4B montrent un exemple d'un signal d'erreur de phase 43a, correspondant au signal 43 décrit ci-dessus des figures 3A et 3B, dans lequel la com- posante de bruit aléatoire 37 a été notablement réduite par le circuit de l'invention, utilisant les voies de réaction et 33. La comparaison entre les signaux 43 et 43a montre que sur les figures 4A et 4B la composante de bruit aléa- toire 37a a été considérablement atténuée, tandis que la composante de signal périodique 35a a une amplitude suffi- sante qui est nécessaire pour que la boucle suive l'erreur de phase. Il résulte de la description précédente que le gain de la voie de signal directe 25 est de préférence sélectionné à une valeur relativement faible, de façon à ne pas obtenir une amplification indésirable de la compo- sante de bruit aléatoire, tandis que le gain de la voie de signal retardée 33 est de préférence sélectionné à une valeur notablement plus élevée, à cause de la-réduction importante du bruit que ceci procure. Par conséquent, l'amplification de la composante de signal périodique par la voie de réaction de signal retardée permet à la boucle de verrouillage de phase de suivre de grandes variations dynamiques de base de temps du signal de reproduction, tan- dis que le bruit aléatoire est atténué. On peut également utiliser le circuit de l'inven- tion pendant des pertes transitoires de signal, comme il résulte de la description qui suit. Lorsqu'il se produit une perte transitoire du signal de reproduction, comme par exemple sous l'effet de particules étrangères déposées, de rayures de surface ou d'autres petits défauts de la surface d'enregistrement magnétique, comme il est connu dans le domaine de l'enre- gistrement/reproduction magnétique, le circuit détecteur de transitionsde données et générateur d'impulsions 22 peut détecter des transitions de signal erronées ou manquantes. Il en résulte que le détecteur de phase 30 produirait un signal d'erreur de phase erroné dont l'application à l'OCT conduirait à la génération d'un signal d'horloge ayant une phase incorrecte. On élimine le problème précédent dans le circuit de la figure 2 en prévoyant un interrupteur 65 dans la voie du signal de sortie provenant du filtre de boucle 32 sur la figure 2. Un second interrupteur 67, fonctionnant en syn- chronisme avec l'interrupteur 65, est également connecté de façon à établir une dérivation par rapport à l'atténuateur 52, comme le montrent les lignes en pointillés. Pendant le fonctionnement normal, l'interrupteur est fermé et l'interrupteur 67 est ouvert. Lorsqu'une perte de signal transitoire est détectée, par exemple par un détecteur de perte de signal classique (non représenté) d'un type bien connu, un signal de commande de perte de signal est appliqué par la ligne 69 aux deux interrupteurs et 67. Le signal de commande présent sur la ligne 69 provoque l'ouverture de l'interrupteur 65 et la fermeture de l'interrupteur 67. L'interrupteur 65 interrompt le passa- ge du signal d'erreur de phase sur les lignes 40 et 41, ce qui évite l'accomplissement d'une correction de phase erro- née. A la place, la partie de signal reçue en dernier, qui a été reçue juste avant la perte de signal, est retardée par la ligne à retard d'un cycle, 46, et elle accomplit des cycles répétés de passage par la ligne à retard 46, par l'intermédiaire de l'interrupteur 67 et de l'additionneur 42. Le fait d'établir une dérivation par rapport à l'atté- nuateur 52 pendant des pertes de signal, au moyen de l'in- terrupteur 67, conduit à faire accomplir au signal retardé des cycles successifs sans atténuation. Autrement dit, le facteur K1 est fixé effectivement à K1=i, ce qui fait qu'il ne se produit pratiquement aucune décroissance du signal. Le signal accomplissant ainsi des cycles successifs est appliqué de façon répétée par l'atténuateur 56 et l'addi- tionneur 34 à l'entrée de commande 36 de l'OCT 26, jusqu'à ce que le signal de commande de perte de signal présent sur la ligne 69 indique que les pertes de signal se sont termi- nées. A ce moment, le signal de commande 69 ferme l'inter- rupteur 65 et ouvre l'interrupteur 67, et le fonctionnement normal reprend, comme décrit précédemment. La figure 8 montre une version simplifiée du schéma synoptique de la figure 2 décrit ci-dessus. Sur la figure 8, le filtre de boucle 32, le circuit de sommation 34 et l'atténuateur 56 sont supprimés du circuit. A la pla- ce, le signal de sortie présent sur la ligne 44 qui pro- vient du circuit de sommation 42 est directement appliqué à l'entrée de commande 36 de l'OCT 26. Dans ce mode de réalisation simplifié, le circuit de sommation 42 est un élément commun pour les deux voies de réaction 25 et 33. Le fonctionnement du circuit de la figure 8 correspond fonda- mentalement à celui du circuit de la figure 2, avec le fac- teur d'atténuation K1 choisi égal à K2. La figure 5 montre un schéma synoptique d'un autre mode de réalisation du circuit de récupération d'horloge de l'invention qui est décrit ci-après. Du fait des similitudes avec le circuit de la figure 2 décrit précédemment, on ne décrira ci-après que les différences entre ces circuits. Dans le circuit de la figure 2 décrit ci-dessus, on a utili- sé une ligne à retard d'un cycle, 46, et on a fait passer de façon répétée le signal retardé dans cette ligne à retard, par l'intermédiaire de l'atténuateur 52 et du circuit de sommation 42, pour obtenir une superposition de parties successives du signal de correction d'erreur de phase, cor- respondant chacune à un cycle, comme décrit précédemment. A la place, le circuit de la figure 5 comporte un ensemble de lignes à retard d'une ligne 46a à 46n qui sont connec- tées en série entre la ligne de sortie 41 du filtre de bou- cle 32 et la ligne d'entrée 48 du second atténuateur 56. Les sorties respectives 48a à 48n de toutes les lignes à retard sont connectées à un circuit de sommation 71. Chaque ligne à retard 46a à 46n produit un retard exactement égal à la durée d'un tour du dispositif de balayage de reproduc- tion tournant, qui contient une ou plusieurs têtes de reproduction, et cette durée correspond à un cycle de la composante de signal d'erreur périodique. Selon une variante, on peut utiliser une ligne à retard à prises (non représentée), comportant un ensemble de prises réparties successivement sur la longueur de la ligne. Le retard décrit ci-dessus, correspondant à un tour, serait établi entre deux prises adjacentes. On peut utili- * ser de façon caractéristique dix lignes à retard d'un cycle de balayage, ou dix prises sur une seule ligne à retard. Selon une autre variante, on peut pondérer les signaux de sortie respectifs de chaque ligne à retard 46a à 46n, en connectant des circuits d'atténuation respectifs (non représentés) dans les lignes de sortie respectives 48a à 48n. A titre d'exemple, on peut utiliser en tant que coefficients de pondération des facteurs d'atténuation augmentant progressivement pour les signaux de sortie retardés successifs. Selon encore une autre variante, le signal non retardé présent sur la ligne 41 peut être appliqué directe- ment au premier circuit de sommation 71 par la ligne 58, tandis que le second circuit de sommation 34 peut être sup- primé. La ligne 59 est représentée sur la figure 5 par une ligne en trait mixte. Il résulte de la description précédente faite en relation avec la figure 5 que le fonctionnement de cet autre mode de réalisation est similaire à celui décrit pré- cédemment en relation avec la figure 2. Cependant, alors que dans le mode de réalisation préféré de la figure 2 le signal peut théoriquement repasser un nombre de fois infini par la ligne à retard, en fonction du facteur de décroissance sélectionné, il y a un nombre fini de retards récurrents dans le circuit de la figure 5, et ce nombre dépend du nom- bre de circuits de retard utilisés. Il existe entre les circuits des figures 2 et 5 une différence supplémentaire qui est la suivante. Dans le circuit de la figure 2, le signal de sommation ou la super- position des parties de signal retardées est appliqué par le circuit de sommation 42 à l'entrée du circuit de retard 46. Cependant, dans le circuit de la figure 5, la sommation et donc la superposition des parties de signal retardées sont obtenues par le circuit de sommation 71 à la sortie des circuits de retard 46a à 46n. Les deux modes de réalisation ont cependant en commun le fait que les parties de signal d'erreur de phase se répétant périodiquement sont retardées et superposées pour obtenir l'élimination du bruit aléatoire, tandis que la composante de signal d'erreur périodique dans la boucle n'est pratiquement pas atténuée. Dans le mode de réalisa- tion de la figure 5, on obtient une amélioration du rapport entre les composantes de signal d'erreur de phase périodi- que et aléatoire Vs/Vn, qui est similaire à celle qui a été décrite précédemment en relation avec le circuit de la figure 2. Pour protéger le circuit de la figure 5 contre une correction de phase erronée due à des pertes- de signal transitoires, comme il a été décrit précédemment en relation avec la figure 2, on utilise un interrupteur 47 et un divi- seur par n, 50, en plus de l'interrupteur 65 décrit précé- demment. L'interrupteur 47 et le diviseur 50 sont connectés en série entre les lignes 40 et 48, en parallèle avec le circuit de sommation 34 et l'atténuateur 56. Lorsqu'une perte de signal est détectée, un signal de commande est reçu sur la ligne 69, comme il a été décrit en relation avec la figure 2. Le signal présent sur la ligne 69 ouvre l'interrupteur 65 et ferme l'interrupteur 47. Le passage du signal d'erreur de phase sur les lignes et 41 est ainsi interrompu par l'interrupteur 65, ce qui évite une correction de phase erronée. A la place, la der- nière partie de signal reçue juste avant la perte de signal, ainsi que les parties de signal reçues précédemment qui- se trouvent dans les diverses lignes à retard 46a à 46n, sont additionnées par le circuit de sommation 71 et elles sont renvoyées de façon répétée dans les lignes à retard 46a à 46n, par l'intermédiaire de la ligne 48, du diviseur 50, de la ligne 49, de l'interrupteur 47 et de la ligne 40. Le signal qui a ainsi circulé en boucle et qui apparaît sur la ligne 40 est appliqué par le circuit de sommation 34 et la ligne 60 à l'entrée de commande 36 de l'OCT 26, pendant la présence de la perte de signal. Le diviseur par n, 50, permet d'obtenir une ampli- tude correcte, sans atténuation des composantes de signal superposées obtenues sur la ligne 48 et provenant du cir- cuit de sommation 71, pour la circulation en boucle et pour l'application en tant que signal de commande de l'OCT. Lorsque le signal de commande de perte de signal présent sur la ligne 69 est supprimé, l'interrupteur 65 se ferme, l'interrupteur 47 s'ouvre et le fonctionnement nor- mal reprend. On va maintenant décrire le schéma de circuit détaillé du mode de réalisation préféré, représenté sur les figures 6A à 6G, qui correspond au schéma synoptique de la figure 2. Les figures 6A à 6G consécutives sont disposées de la manière représentée sur la figure 7 pour former le schéma détaillé. La partie décrite précédemment du schéma synoptique de la figure 2 qu'on utilise pour la compensa- tion des pertes de signal n'est pas représentée dans le schéma détaillé. Pour faciliter la comparaison entre les figures, les parties du schéma de circuit détaillé qui correspondent à des sous-ensembles respectifs de la figure 2 sont entourées par des lignes en pointillés et sont dési- gnées par des références numériques qui correspondent à celles de la figure 2. En considérant la figure 6A, on voit un circuit détecteur de transitions et générateur d'impulsions 22, qui est constitué par un comparateur 121, une ligne à retard fixe 123 et une porte OU-EXCLUSIF 124. Le comparateur 121 reçoit sur la ligne 20 un signal prélevé sur la bande qui contient des données de reproduction, et il fournit une transition de niveau de signal logique sur sa première ligne de sortie 18a pour chaque changement de la valeur des données dans les données d'entrée. Le comparateur 121 four- nit sur son autre ligne de sortie 18b un signal de sortie inversé et légèrement retardé, par la ligne à retard fixe 123. Les signaux de sortie respectifs sont appliqués par des lignes 18a et 18b à la porte OU-EXCLUSIF 124 qui pro- duit une impulsion de sortie pour chaque transition du signal reçu, sur la ligne 20. Le signal de sortie de la porte OU-EXCLUSIF 124 est appliqué à un circuit résonnant 131 par l'intermédiaire d'un circuit de translation de niveau de signal logique 126. Le circuit résonnant 131 a pour fonction de supprimer l'effet de toute diminution du niveau de signal ou du contenu en transitions, et il pro- duit un signal sinusoïdal continu. Le circuit résonnant 131 est suivi par un limiteur 133, représenté sur la figure 6B, et constitué par un circuit comparateur qui limite l'ampli- tude du signal sinusoïdal, d'une manière bien connue, pour obtenir un signal numérique sur la ligne 24c, à l'entrée d'un détecteur de phase et de fréquence 125. Le détecteur et un amplificateur différentiel 127 placés à la suite constituent conjointement le détecteur de phase 30 de la figure 2. Le détecteur de phase et de fréquence 125 reçoit également par la ligne 28 un signal de sortie de l'OCT 26, dont-le schéma de circuit détaillé est représenté sur la figu4re 6C. Le détecteur 125 compare la fréquence et la pha- se de ses signaux d'entrée respectifs et il applique un signal de sortie à l'état haut ou à l'état bas aux entrées respectives de l'amplificateur différentiel 127, selon le résultat de la comparaison de phase. L'amplificateur diffé- rentiel 127 produit en réponse un signal positif ou négatif sur la ligne de sortie 31, s'il existe une différence de phase dans un sens ou dans l'autre entre ses signaux d'en- trée. Cependant, si les phases des signaux d'entrée sont les mêmes, un signal d'amplitude nuleest appliqué sur la ligne 31. Le filtre de boucle 32 est représenté sur la figure 6B sous une forme consistant en un amplificateur opérationnel. Le signal de sortie du filtre de boucle 32 est appliqué par la ligne 41 à un amplificateur opération- nel supplémentaire 42, -représenté sur la figure 6D, qui correspond au circuit de sommation 42 de la figure 2. L'amplificateur 42 de la figure 6D fournit la somme du signal présent sur la ligne 41 et d'un signal de sortie de l'atténuateur 52, présent sur la ligne 54. L'atténuateur 52 de la figure 2 est réalisé sur la figure 6D par un cir- cuit d'absorption de courant à résistance variable. Les figures 6E à 6G montrent la ligne à retard d'un cycle, 46, qui comprend quatre mémoires vives (MEV) , des compteurs d'adresse 142 et un multiplexeur 144. Du fait de l'utilisation d'une ligne à retard numérique, dans le mode de réalisation préféré, le signal de sortie présent sur la ligne 44 et provenant du circuit de somma- tion 42 de la figure 6D est tout d'abord appliqué à un convertisseur analogique-numérique (A/N) 162, représenté sur la figure 6G. Le signal de sortie numérique du conver- tisseur 162 est appliqué à un circuit de bascules 164 qui fournit sur des lignes parallèles d'un bus de données bidirectionnel 170 des données correctement alignées dans le temps, comme il est nécessaire pour l'entrée des données dans le circuit de mémoire vive 140. Les données de sortie parallèles retardées provenant du circuit de mémoire vive sont appliquées par le bus 170 à un circuit de bascules 164, sur la figure 6D, et ensuite à un convertisseur numé- rique-analogique (N/A) 168. Le signal de sortie présent sur la ligne 48, pro- venant du convertisseur N/A 168 sur la figure 6D, qui cor- respond au signal de sortie du circuit de retard 46 de la figure 2, est appliqué par l'atténuateur 52 à l'amplifica- teur de sommation 42, comme décrit précédemment. Le signal présent sur la ligne 48 est également appliqué par un amplificateur séparateur 172 à un amplificateur opération- nel 174, représentant la combinaison de l'atténuateur 56 et du circuit de sommation 34 de la figure 2. Dans le mode de réalisation de la figure 6D, un amplificateur sépara- teur supplémentaire 176, consistant en un amplificateur opérationnel, est branché dans la voie de signal sur la ligne 40 pour produire une atténuation supplémentaire. On utilise un générateur de tension de référence , représenté sur la figure 6D, pour produire sur la ligne 152 une tension de référence continue qui est respec- tivement appliquée auxconvertisseurs N/A et A/N 168, 162 et à l'amplificateur séparateur 172. On utilise un circuit compteur cyclique pour les compteurs d'adresse 142 représentés sur la figure 6E. Le circuit compteur 142 compte en synchronisme avec un signal d'horloge de référence, présent sur la ligne 135 et fourni par un générateur d'horloge de référence de système (non représenté), de type bien connu. Le compteur 142 compte jusqu'au nombre de cycles d'horloge précisément égal à l'intervalle de temps d'un tour du dispositif de balayage de reproduction, diminué des retards respectifs que pro- duisent les circuits convertisseurs A/N et N/A 162 et 168. Comme décrit précédemment, le retard d'un cycle que pro- duit la ligne à retard 46 doit être précisément égal à la durée d'un tour, et il est donc nécessaire de compenser des retards supplémentaires dûs aux circuits. Les données reçues sur le bus bidirectionnel 170 par l'intermédiaire du circuit de bascules 164 sont enre- gistrées dans des positions de mémoire respectives dans le circuit de mémoire vive 140, ou bien des données sont pré- levées dans les positions de mémoire et appliquées au bus, de la manière indiquée par les lignes d'adresse 148 à la sortie des compteurs d'adresse 142 de la figure 6E. Une mémoire vive particulière du circuit de mémoire vive 140 est sélectionnée par les lignes d'adresse 154 provenant du multiplexeur 144, comme il est représenté sur les figures E à 5G. Le signal d'horloge de référence présent sur la ligne 135 est appliqué à un circuit doubleur de fréquence et de transmission sélective, 136, qui applique à son tour au circuit de mémoire vive 140 des signaux d'écriture/lec- ture correctement synchronisés, transmis par la ligne 146. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Système de récupération d'horloge dans un dis- positif de reproduction magnétique numérique, dans lequel on génère un signal d'erreur de phase qui comporte une com- posante de signal périodique due à des variations de base de temps d'un signal de reproduction, et une composante de signal aléatoire due au bruit, caractérisé en ce qu'il comprend: une boucle de verrouillage de phase comportant un générateur de signal commandé (26) destiné à produire un signal d'horloge de reproduction, un détecteur de phase (30) comportant une première entrée (28) connectée de façon à recevoir le signal d'horloge de reproduction et une seconde entrée (24) connectée de façon à recevoir un signal d'entrée indiquant des transitions de niveau logique du signal de reproduction, ce détecteur de phase (30) ayant une sortie (31) connectée de façon à produire le signal d'erreur de phase; des moyens de retard (46) connectés de façon à recevoir le signal d'erreur de phase et à retarder de façon répétée le signal reçu d'un intervalle récurrent de la composante de signal périodique; et des moyens (34, 42) connectés de façon à faire la somme du signal d'erreur de phase et du signal retardé de façon répétée, et à appliquer les signaux sommés à une entrée de commande (36) du générateur de signal commandé (26). 2. Système selon la revendication 1, caractérisé en ce qu'il comprend en outre un premier élément d'atténua- tion (52) connecté entre la sortie et une entrée des moyens de retard (46) , et en ce que les moyens de sommation (42) comportent une première entrée (41) connectée à une sortie du détecteur de phase (30), une seconde entrée (54) connec- tée de façon à recevoir un signal de sortie du premier élé- ment d'atténuation (52), et une sortie (44) connectée à la fois à l'entrée des moyens de retard (46) et à l'entrée de commande (36) du générateur de signal commandé (26). 3. Système selon la revendication 1, caractérisé en ce qu'il comprend en outre un premier élément d'atténua- tion (52) connecté entre une sortie (48) et une entrée (44) des moyens de retard (46), et en ce que les moyens de som- mation comprennent un premier élément de sommation (34) ayant une première entrée (40) connectée à une sortie du détecteur de phase (30), une seconde entrée (58) connectée de façon à recevoir un signal de sortie des moyens de retard (46) et une sortie (60) connectée à l'entrée de com- mande (36) du générateur de signal commandé (26), et un second élément de sommation (42) ayant une première entrée (41) connectée de façon à recevoir le signal d'erreur de phase fourni par le détecteur de phase (30) , une seconde entrée (54) connectée de façon à recevoir un signal de sor- tie du premier élément d'atténuation (52) et une sortie (44) connectée à une entrée des moyens de retard (46). 4. Système selon la revendication 3, caractérisé en ce qu'il comprend en outre un second élément d'atténua- tion (56) connecté entre la sortie (48) des moyens de retard (46) et le premier élément de sommation (34). 5. Système selon la-revendication 4, caractérisé en ce qu'il comprend en outre des premier et second éléments de commutation (65, 67), et le premier élément de commuta- tion (65) est connecté entre la sortie du détecteur de phase (30) et les premier et second éléments de sommation (34, 42), tandis que le second élément de commutation (67) est connecté en parallèle avec le premier élément d'atténuation (52), et ces premier et second éléments de commutation (65, 67) ont des entrées de commande respectives connectées de façon à recevoir un signal de commande de perte de signal, pour ouvrir le premier élément de commutation (65) et pour fermer le second élément de commutation (67) sous l'effet d'une perte de signal transitoire dans le signal de repro- duction. 6. Système selon la revendication 1, caractérisé en ce qu'il comprend en outre un filtre de boucle (32) con- necté entre la sortie du détecteur de phase (30) et les premier et second éléments de sommation (34, 42). 7. Système selon la revendication 6, caractérisé en ce que le filtre de boucle (32) comprend un filtre passe-bas et un intégrateur. 8. Système selon la revendication 1, caractérisé en ce que les moyens de retard comprennent un ensemble de circuits de retard (46a-46n) connectés en série, chaque circuit de retard produisant un retard de signal d'un intervalle récurrent de la composante de signal d'erreur périodique, et en ce que les moyens de sommation (34) sont connectés de façon à recevoir et à sommer un signal de sor- tie du détecteur de phase (30) et un signal de sortie des circuits de retard respectifs, et à appliquer les signaux sommés à l'entrée de commande (36) du générateur de signal commandé (26). 9. Système selon la revendication 1, caractérisé en ce que les moyens de retard comprennent un ensemble de circuits de retard (46a-46n) connectés en série, chaque cir- cuit de retard produisant un retard de signal d'un inter- valle récurrent de la composante de signal d'erreur périodi- que, et en ce que les moyens de sommation comprennent un premier élément de sommation (71) connecté de façon à rece- voir et à sommer des signaux de sortie des circuits de retard respectifs (46a-46n), et un second élément de somma- tion (34) connecté de façon à recevoir un signal de sortie du premier élément de sommation (71) et un signal de sortie du détecteur de phase (30), et à appliquer les signaux som- més à l'entrée de commande (36) du générateur de signal commandé (26). 10. Système selon la revendication 9, caractérisé en ce qu'il comprend en outre un élément d'atténuation (56) connecté entre les premier et second éléments de sommation (71, 34). 11. Système selon la revendication 10, caractéri- sé en ce qu'il comprend en outre un premier élément de com- mutation (65) connecté entre une sortie du détecteur de phase (30) et une entrée d'un premier circuit de l'ensemble de circuits de retard (46a-46n), et une combinaison série d'un second élément de commutation (47) et d'un diviseur (50), connectée entre l'entrée du premier circuit de retard (46a) et la sortie du premier élément de sommation (71), ce diviseur (50) étant connecté de façon à diviser un signal de sortie du premier élément de sommation (71) par un nombre entier égal au nombre de circuits dans l'en- semble de circuits de retard, et les premier et second éléments de commutation (65, 47) ayant une entrée de com- mande connectée de façon à recevoir un signal de commande de perte de signal transitoire, pour ouvrir le premier élément de commutation (65) et pour fermer le second élé- ment de commutation (47) sous l'effet d'une perte de signal transitoire dans le signal de reproduction. 12. Système de récupération d'horloge dans un dispositif de reproduction magnétique numérique à balayage rotatif, dans lequel on génère un signal d'erreur de phase ayant une composante de signal périodique due à des varia- tions de base de temps d'un signal de reproduction, et une composante de signal aléatoire due au bruit, caractérisé en ce qu'il comprend: un générateur de signal d'horloge de reproduction commandé (26); un détecteur de phase (30) ayant une première entrée (28) connectée de façon à rece- voir un signal d'horloge de reproduction provenant du géné- rateur de signal (26) et une seconde entrée (24) connectée de façon à recevoir un signal d'entrée indiquant des tran- sitions de niveau logique du signal de reproduction, ce détecteur de phase (30) étant connecté de façon à produire le signal d'erreur de phase; des moyens de retard (46) connectés de façon à recevoir le signal d'erreur de phase et à retarder de façon répétée le signal reçu d'un inter- valle récurrent de la composante de signal périodique; un élément d'atténuation (52) connecté entre une sortie (48) et une entrée (44) des moyens de retard (46); et des moyens (36, 42) destinés à faire la somme du signal retardé et atténué et du signal d'erreur de phase, et à appliquer les signaux sommés à l'entrée de commande (36) du généra- teur de signal (26). 13. Système de récupération d'horloge dans un dispositif de reproduction magnétique numérique à balayage rotatif, dans lequel on génère un signal d'erreur de phase qui comporte une composante de signal périodique due à des variations de base de temps d'un signal de reproduction, et une composante de signal aléatoire due au bruit, carac- térisé en ce qu'il comprend: un générateur de signal d'horloge de reproduction commandé (26); un détecteur de phase (30) ayant une première entrée (28) connectée de façon à recevoir un signal d'horloge de reproduction pro- venant du générateur de signal (26) et une seconde entrée (24) connectée de façon à recevoir un signal d'entrée indi- quant des transitions de niveau logique du signal de reproduction, ce détecteur de phase (30) étant connecté de façon à produire le signal d'erreur de phase; un filtre de boucle (32) connecté de façon à recevoir et à filtrer le signal d'erreur de phase; des moyens de retard (46) con- nectés de façon à-recevoir un signal de sortie du filtre de boucle (32) et à retarder le signal-reçu d'un intervalle récurrent de la composante de signal périodique; un élé- ment d'atténuation (52) connecté entre une sortie (48) et une entrée (44) des moyens de retard (46); un premier élé- ment de sommation (42) ayant une première entrée (41) con- nectée à une sortie du filtre de boucle (32), une seconde entrée (54) connectée de façon à recevoir un signal de sor- tie du premier élément d'atténuation (52) et une sortie (44) connectée à l'entrée des moyens de retard (46); un second élément de sommation (34) connecté de façon à rece- voir le signal de sortie des moyens de retard (46) et le signal de sortie du filtre de boucle (32), et à appliquer les signaux sommés à l'entrée de commande (36) du généra- teur de signal (26); et un second élément d'atténuation (56) connecté entre la sortie (48) des moyens de retard (46) et le second élément de sommation (34). 14. Système selon la revendication 13, caracté- risé en ce qu'il comprend en outre des premier et second éléments de commutation (65, 67), et le premier élément de commutation (65) est connecté entre une sortie du filtre de boucle (32) et les premier et second éléments de somma- tion (42, 34), tandis que le second élément de commutation (67) est connecté en parallèle avec le premier élément d'atténuation (52), et les premier et second éléments de commutation (65, 67) ont des entrées de commande respecti- ves connectées de façon à recevoir un signal de commande de perte de signal transitoire, pour ouvrir le premier élément de commutation (65) et pour fermer le second élément de commutation (67) sous l'effet d'une perte de signal transi- toire dans le signal de reproduction. 15. Système de récupération d'horloge dans un dispositif de reproduction magnétique numérique, dans lequel on génère un signal d'erreur de phase ayant une composante de signal périodique due à des variations de base de temps d'un signal de reproduction, et une composante de signal aléatoire due au bruit, caractérisé en ce qu'il comprend: un générateur de signal d'horloge de reproduction commandé (26); un détecteur de phase (30) ayant une première entrée (28) connectée de façon à recevoir un signal d'horloge de reproduction à partir du générateur de signal (26), et une seconde entrée (24) connectée de façon à recevoir un signal d'entrée indiquant des transitions de niveau logique du signal de reproduction, ce détecteur de phase (30) étant connecté de façon à fournir le signal d'erreur de phase; un filtre de boucle (32) connecté de façon à recevoir et à filtrer le signal d'erreur de phase; un ensemble de cir- cuits de retard (46a-46n) connectés en série, chacun d'eux produisant un retard de signal d'un intervalle récurrent de la composante de signal périodique, et un premier (46a) de ces circuits de retard étant connecté de façon à recevoir un signal de sortie du filtre de boucle (32); et un élé- ment de sommation (71, 34) connecté de façon à recevoir et à sommer des signaux de sortie des circuits de retard res- pectifs (46a-46n) et le signal de sortie du filtre de bou- cle (32), et à appliquer les signaux sommés à l'entrée de commande (36) du générateur de signal d'horloge de repro- duction (26). 16. Système de récupération d'horloge dans un dispositif de reproduction magnétique numérique à balayage rotatif, dans lequel on génère un signal d'erreur qui a une composante de signal périodique due à des variations de base de temps d'un signal de reproduction, et une composante de signal aléatoire due au bruit, caractérisé en ce qu'il com- prend: un générateur de signal d'horloge de reproduction commandé (26); un détecteur de phase (30) comportant une première entrée (28) connectée de façon à recevoir un signal d'horloge de reproduction provenant du générateur de signal (26), et une seconde entrée (24) connectée de façon à rece- voir un signal d'entrée indiquant des transitions de niveau logique du signal de reproduction, ce détecteur de phase étant connecté de façon à produire le signal d'erreur de phase; un filtre debouele (32) connecté de façon à recevoir et à filtrer le signal d'erreur de phase; un ensemble de circuits de retard (46a-46n) connectés en série, chacun d'eux produisant un retard de signal d'un intervalle récurrent de la composante de signal périodique, et un pre- mier (46a) de ces circuits de retard étant connecté de façon à recevoir un signal de sortie du filtre de boucle (32); un premier élément de sommation (71) connecté de façon à recevoir et à sommer des signaux de sortie des circuits de retard respectifs (46a-46n); un second élément de somma- tion (34) connecté de façon à recevoir le signal de sortie du premier élément de sommation (71) et un signal de sortie du filtre de boucle (32), et à appliquer les signaux sommés à l'entrée de commande (36) du générateur de signal d'hor- loge de reproduction (26); et un élément d'atténuation (56) connecté entre les premier et second éléments de som- mation (71, 34). 17. Système selon la revendication 16, caractéri- sé en ce qu'il comprend en outre un premier élément de com- mutation (65) connecté entre une sortie du filtre de boucle (32) et une entrée d'un premier circuit (46a) de l'ensemble des circuits de retard (46a-46n), et une combinaison en série d'un second élément de commutation (47) et d'un divi- seur (50), connectée entre l'entrée du premier circuit de retard (46a) et une sortie du premier élément de sommation (71), ce diviseur (50) étant connecté de façon à diviser un signal de sortie du premier élément de sommation (71) par un nombre entier égal au nombre de circuits dans l'en- semble de circuits de retard (46a-46n), et les premier et second éléments de commutation (65, 47) ayant des entrées de commande respectives connectées de façon à recevoir un signal de commande de perte transitoire de signal, pour ouvrir le premier élément de commutation (65) et pour fer- mer le second élément de commutation (47) sous l'effet d'une perte de signal transitoire dans le signal de repro- duction.