Brevet FR2580834A1 — publié le 19861024

CARTE A MEMOIRE, A RESISTANCE DE PROTECTION La présente invention concerne une carte à mémoire, à résistance de protection. Une telle carte est destinée à être utilisée notamment avec certains systèmes à péage ou certains distributeurs d'argent dans les banques. On sait qu'une carte dite "à mémoire" comprend un support électriquement isolant et, dans ce support, un circuit intégré ou "puce" comportant un microprocesseur associé à une mémoire. Les protections qui existent actuellement pour de telles cartes à mémoire sont des protections logicielles (code secret, zones de mémoire qui empêchent le fonctionnement de la carte si on les efface) et ces cartes risquent donc d'être utilisées frauduleusement après découpage partiel de leur support, par exemple de façon à en extraire le circuit intégré et à le remplacer par un autre circuit intégré provenant d'une autre carte à mémoire. La présente invention a pour but de remédier à cet inconvénient en proposant une carte à mémoire, à résistance de protection, telle que tout découpage du support empêche l'utilisation ultérieure de la carte. L'invention permet ainsi d'empêcher les substitutions de puces sur les cartes à mémoire. De façon précise, la présente invention a pour objet une carte à mémoire comprenant un support électriquement isolant et un circuit intégré à microprocesseur contenu dans le support, caractérisé en ce qu'elle comprend en outre au moins une résistance électrique s'étendant dans le volume du support de la carte et des moyens de test que le microprocesseur est destiné à interroger et qui sont prévus pour lui signaler alors toute modification de La valeur de la ré si stance, le microprocesseur agissant alors de façon à empêcher l'utilisation de la carte. On comprend ainsi que tout découpage du support va provoquer une modification de la valeur de ladite résistance, le microprocesseur pouvant alors par exemple invalider la carte ou signaler à des moyens de lecture dans lesquels la carte a été introduite, Ladite modification, de façon que ces moyens de Lecture retiennent la carte. Bien entendu, ladite résistance s'étend de préférence dans la plus grande partie du volume du support afin de protéger toute la carte et particulièrement le pourtour de celle-ci. Selon un mode de réalisation particulier de la carte à mémoire objet de l'invention, cette carte comprend quatre résistances électriques qui forment un Pont de Wheatstone équilibré et dont au moins L'une s'étend dans le volume du support et les moyens de test comprennent un comparateur incorporé au circuit intégré, comparateur dont les entrées sont respectivement reliées à deux noeuds opposés du Pont de Wheatstone, les deux autres noeuds étant respectivement reliés à des bornes d'alimentation en courant électrique du circuit intégré, et dont La sortie est reliée à un port d'entrée de données du microprocesseur, ce microprocesseur étant prévu pour analyser l'état de ladite sortie. De préférence, deux des résistances électriques, ces deux résistances étant montées en série entre les bornes d'alimentation, s'étendent dans le voLume du support et les deux autres sont incorporées au circuit intégré. On diminue ainsi la sensibilité de la carte à mémoire aux variations de température. Avantageusement, ces deux résistances qui s'étendent dans le volume du support sont réalisées au moyen d'un même matériau pour varier de la même façon en fonction de la température. Selon un autre mode de réalisation particulier de la carte à mémoire objet de t'invention, les moyens de test sont incorporés au circuit intégré et comprennent un comparateur, des premiers moyens prévus pour imposer à l'entrée positive du comparateur une tension électrique, dont la valeur est une fonction de la valeur de ladite résistance, et des second moyens prévus pour imposer à L'entrée négative du comparateur une tension électrique de référence, lesdites tensions étant égales, la sortie du comparateur étant reliée à un port d'entrée de données du microprocesseur, ce microprocesseur étant prévu pour analyser L'état de ladite sortie. Dans une réalisation particulière de l'invention, la carte étant pourvue de bornes positive et négative, pour l'alimentation en courant électrique du circuit intégré, les premiers moyens comprennent un premier générateur de courant constant monté entre la borne positive et L'entrée positive du comparateur, ladite résistance étant montée entre la borne négative et un point de la liaison électrique entre le premier générateur et l'entrée positive du comparateur, et les seconds moyens comprennent un second générateur de courant constant monté entre La borne positive et l'entrée négative du comparateur et des moyens électriques prévus pour fixer la tension de référence et montés entre un point de La liaison électrique entre le second générateur et l'entrée négative du comparateur et un point de la liaison électrique entre Ladite résistance et la borne négative. Dans une autre réalisation particulière, les moyens électriques prévus pour fixer la tension de référence comprennent au moins une diode montée de façon à être polarisée en direct. Dans une autre réalisation particulière, Les moyens électriques prévus pour fixer la tension de référence comprennent une autre résistance électrique. Selon un mode de réalisation particulier de l'invention, chaque résistance s'étendant dans le volume du support comprend une piste électriquement résistante disposée sur une feuille électriquement isolante placée dans le support. Selon un autre mode de réalisation particulier, chaque résistance s'étendant dans le volume du support comprend une piste électriquement conductrice interrompue, se trouvant au contact d'une feuille électriquement résistante placée dans le support. Dans une réalisation particulière, cette feuille est faiblement électriquement résistante et comporte une zone pourvue d'incisions et la piste est extérieure à cetté zone. Dans une réalisation particulière correspondant au cas dans lequeL deux des résistances électriques, ces deux résistances étant montées en série entre lesdites bornes d'alimentation, s'étendent dans le volume du support, les deux résistances en question comprennent, au contact d'une même feuille électriquement résistante placée dans le support, respectivement deux pistes électriquement conductrices interrompues, disposées en regard l'une de l'autre et respectivement reliées aux bornes d'alimentation, l'entrée négative du comparateur étant reliée à une piste électriquement conductrice s'étendant entre les deux pistes précédentes et l'entrée positive du comparateur étant reliée à un point de la liaison électrique entre les deux autres résistances du Pont de Wheaststone. Enfin, dans une autre réalisation particulière correspondant au cas considéré ci-dessus, chacune des deux résistances s'étendant dans le volume du support comprend une feuille faiblement électriquement résistante, placée dans le support et munie d'une piste électriquement conductrice en deux parties distinctes s'étendant le long du bord de la feuille, la feuille comportant des incisions dans la zone délimitée par la piste, les deux feuilles sont électriquement isolées l'une de l'autre, une extrémité d'une partie est reliée à l'entrée négative du comparateur et une extrémité de l'autre partie est, pour l'une des feuilles, reliée à l'une des bornes d'alimentation et, pour l'autre feuille, à l'autre borne d'alimentation, l'entrée positive du comparateur étant reliée à un point de la liaison électrique entre les deux autres résistances du Pont de Wheatstone. La présente invention sera mieux comprise à la lecture de la description qui suit, d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif, en référence aux dessins annexés sur lesquels - la figure 1 est une vue schématique d'un mode de réalisation particulier de la carte à mémoire objet de l'invention, - les figures 2 et 3 sont des vues schématiques d'autres modes de réalisation particuliers de cette carte, - la figure 4 est une vue schématique d'un mode de réalisation particulier des résistances s'étendant dans le volume du support de la carte, - la figure 5 est une vue en coupe de la carte utilisant les résistances représentées sur la figure 4, - la figure 6 est une vue schématique d'un autre mode de réalisation particulier dans lequel ces résistances sont réalisées à partir d'une même feuille électriquement résistante, et - les figures 7A et 7B sont des vues schématiques d'un autre mode de réalisation particulier dans lequel ces résistances sont réalisées à partir de deux feuilles distinctes, faiblement électriquement résistantes. Sur la figure 1, on a représenté schématiquement un mode de réalisation particulier de la carte à mémoire objet de l'invention. Celle-ci comprend dans un support électriquement isolant non représenté, par exemple constitué d'une plaque rectangulaire en -matiè- re plastique, un circuit intégré CI comportant, comme on le voit sur la figure 1, un microprocesseur MP relié à une mémoire M et à des interfaces d'entréesortie ES1 et ES2, ainsi qu'un amplificateur opéra tionnel C monté en comparateur et délivrant un signal de sortie compatible avec la logique du microprocesseur. La sortie du comparateur C est reliée en D au microprocesseur par l'intermédiaire de l'interface ES1.L'interface ES2 comporte des plots d'entrée/sortie S permettant au microprocesseur d'être connecté à un lecteur de carte. Le circuit intégré CI est un circuit intégré classique dans les cartes à mémoire, modifié par adjonction du comparateur C et comme on le verra par la suite. La carte objet de l'invention est également munie de plots, ou bornes, respectivement positif P et négatif N, prévus pour l'alimentation du comparateur C, du microprocesseur MP, de la mémoire M et des interfaces ES1 et ES2 en courant électrique. Elle comprend en outre quatre résistances électriques R1, R2, R3 et R4formant un pont de Wheatstone comportant donc quatre noeuds A1, A2, A3 et A4. La résistance R1 est comprise entre les noeuds A2 et A3, la résistance R2 est comprise entre les noeuds A2 et A4, la résistance R3 est comprise entre les noeuds A1 et A3 et la résistance R4 est comprise entre les noeuds A1 et A4. Le plot positif P est relié au noeud A3 tandis que le plot négatif N est relié au noeud A4. L'entrée positive E1 du comparateur C est reliée au noeud A1 et l'entrée négative E2 du comparateur est reliée au noeud A2.Les quatre résistances sont réalisées de façon à avoir des valeurs de l'ordre de 104 ohms par exemple. Les résistances R1 et R2 s'étendent dans le volume du support de la carte comme on le verra par la suite, tandis que les résistances R3 et R4 sont incorporées au circuit intégré CI. En outre, le pont de Wheatstone est réalisé de façon à être équilibré comme on l'expliquera plus loin. Dans le cycle de travail du microprocesseur, il est prévu d'examiner la sortie du comparateur. Ceci est donc réalisé lorsque la carte est introduite dans un lecteur de carte en vue dlêtre utilisée Alors, lorsque la carte est intacte, la sortie du comparateur, examinée par le microprocesseur, se trouve à un niveau de tension bas et le microprocesseur n'invalide pas la carte. Mais, lorsque le support de la carte a été découpé, la valeur d'au moins l'une des résistances R1 et R2 se trouve modifiée et par conséquent, le pont de Wheatstone est déséquilibre. Alors, la sortie du comparateur, examinée par le microprocesseur, se trouve portée à un niveau de tension haut et le microprocesseur peut alors invalider la carte pour en éviter toute utilisation ultérieure. L'invalidation de la carte peut être obtenue en mettant un mot X dans une zone de la mémoire du microprocesseur lors de la fabrication de la carte et en incorporant les instructions suivantes au programme du microprocesseur - lire ladite zone, - si le mot qui s'y trouve diffère de X, arrêter Le cycle de fonctionnement normal du microprocesseur et sinon poursuivre ce cycle. Dans la suite du programme figurent alors des instructions correspondant à l'examen de La sortie du comparateur, selon lesquelles si cette sortie se trouve à un niveau de tension bas, le cycle se poursuit, et si la sortie se trouve à un niveau de tension haut, le mot X est remplacé par un mot différent et le cycle est arrêté. Sur la figure 2, on a représenté schématiquement un autre mode de réalisation particulier de la carte à mémoire objet de L'invention. Celle-ci comprend, dans son support non représenté, le circuit in tégré CI qui comporte, outre le comparateur C, le microprocesseur MP muni de ses interfaces ES1, ES2 et de sa mémoire M, agencés comme on l'a vu plus haut, au moins une diode DI, de préférence trois pour des diodes au silicium, ainsi que deux générateurs de courant constant G1 et G2. La carte comprend en outre une résistance électrique R qui s'étend dans le volume du support de ladite carte comme on l'expliquera par la suite. Les composants que l'on vient de mentionner sont agencés de façon à former un réseau comportant quatre noeuds B1, B2, B3 et B4. L'entrée positive E1 du comparateur C est reliée au noeud B1 et l'entrée négative E2 dudit comparateur est reliée au noeud B2. La résistance R est montée entre les noeuds B1 et B4, le générateur G1 est monté entre les noeuds B1 et B3 et le générateur G2 est monté entre les noeuds B2 et 2 B3. Bien entendu, la sortie du comparateur est reliée en D, au microprocesseur, par L'intermédiaire de l'interface ES1. La carte est pourvue de plots d'alimentation du comparateur, du microprocesseur, de la mémoire M et des interfaces ES1, ES2 en courant électrique. Le plot positif P est relié au noeud B3 tandis que le plot négatif N est relié au noeud B4. Les générateurs de courant constant G1 et G2, qui sont réalisables par des montages à transistors de type connu, sont également alimentés en courant électrique par les plots P et N. La résistance R est conçue de façon à avoir une bonne stabilité en température ainsi qu'une bonne tenue mécanique. Le génératèur de courant constant G1 impose à l'entrée E1 du comparateur une tension VE+ qui est proportionnelle à la valeur de la résistance R et qui est pratiquement indépendante des variations de la tension d'alimentation. Les diodes DI sont montées en série entre les noeuds B2 et B4 de telle manière qu'elles soient polarisées en direct. Le générateur de courant constant G2 est prévu pour imposer à l'entrée négative E2 du comparateur, une tension de référence VE qui est fixée par les trois diodes DI. La tension d'alimentation du circuit intégré est généralement de 5 volts. Pour avoir un fonctionnement optimal de l'invention, on peut choisir pour la tension VE une valeur voisine de la moitié de cette tension d'alimentation. Pour des diodes au silicium présentant une chute de tension de 0,7 volt entre leurs bornes lorsqu'elles sont polarisées en direct, la valeur multiple de 0,7 volt la plus proche de 2,5 volts est 2,1 volts, ce qui correspond effectivement à l'emploi de trois diodes montées en série. La carte est réalisée de façon que les tensions VE et VE+ soient égales comme on l'expliquera par la suite. Ainsi, lorsque la carte intacte est introduite dans un lecteur de carte en vue d'être utilisée, la sortie du comparateur, analysée par le microprocesseur, est à un niveau de tension bas et te microprocesseur n'invalide pas la carte. Mais, lorsque le support de la carte a été découpé, la valeur de la résistance R se trouve modifiée et les tensions VE et VE+ ne sont plus égales. Par conséquent, la sortie du comparateur C, examinée par la microprocesseur, se trouve portée à un niveau de tension haut et le microprocesseur invalide la carte qui ne peut alors plus être utilisée. Sur la figure 3, on a représenté schématiquement un autre mode de réalisation particulier de la carte objet de l'invention, qui diffère simplement de celui qui a été décrit en référence à la figure 2 par le fait que les diodes DI sont remplacées par une résistance R C incorporée au circuit intégré CI (et montée entre les noeuds B2 et B4 bien entendu). On choisit de préférence, pour fabriquer la résistance RC, une technologie telle que les variations en température de RC compensent celles de la résistance R qui s'étend dans le volume du support de la carte. La manière d'obtenir L'égalité entre les tensions VE et VE+ pour le mode de réalisation particulier correspondant à la figure 3, sera indiquée par la suite. Sur la figure 4, on a représenté schématiquement un mode de réalisation particulier des résistances R1 et R2 qui ont été considérées dans la description de la figure 1. Ces résistances R1 et R2 sont formées sur une feuille F1 qui est faite d'une matière électriquement isolante telle qu'une matière plastique, et qui épouse la forme de la carte La feuille F1 est en outre pourvue d'un trou O qui se trouve de préférence dans un coin de Ladite feuille et qui correspond à La position du circuit intégré CI dans la carte. Les résistances R1 et R2 se présentent sous la forme de pistes électriquement résistantes réalisées sur la feuille F1 par projection de carbone sur celleci à travers des masques appropriés. Comme on le voit sur la figure 4, ces pistes sont réalisées en Lacet de façon à occuper la plus grande surface possible sur la feuille F1. Les extrémités de la piste correspondant à la résistance R1 aboutissent, au bord du trou 0, à des plots correspondant aux noeuds A2 et A3 de la figure 1, tandis que les extrémités de la piste correspondant à la résistance R2 aboutissent, au bord du trou 0, à des plots correspondant aux noeuds A2 et A4. Au lieu d'être réaliséesar projection de carbone sur la feuille isolante F1, les résistances R1 et R2 pourraient être préalablement découpées dans une matière électriquement résistante (par exemple un polymère dit "conducteur") puis rapportées sur la feuille F1. Lorsque les résistances R1 et R2 sont obtenues, le circuit intégré est convenablement connecté à celles-ci et l'ensemble est fixé entre deux plaques S1 et S2 électriquement isolantes, par exemple en plastique, destinées à former le support de la carte à mémoire (figure 5). Ces deux plaques sont pourvues de plots tels que P et N qui, lors de la fixation, viennent se positionner au-dessus du circuit intégré, de façon à se trouver au contact de plots appropriés de ce circuit intégré. Au lieu de réaliser les résistances R1 et R2 sur une même feuille, ces résistances peuvent être réalisées sur des feuilles distinctes munies de trous appropriés et fixées comme on l'a expliqué plus haut entre les feuilles S1 et S2 après avoir été isolées l'une de l'autre par une matière électriquement isolante. L'utilisation de deux feuilles séparées permet de réaliser les résistances R1 et R2 en utilisant un même masque de projection ou un même moyen de découpe de sorte que ces résistances ont des valeurs proches. En outre, avec de tel les résistances réalisées sur des feuilles separées, une variation de température non homogène sur La surface de La carte est mieux compensée. La résistance R, décrite en référence aux figures 2 et 3, est également réalisable comme on vient de l'expliquer à propos des résistances R1 et R2. Dans ce cas, Les plots auxquels ses extrémités aboutissent correspondent respectivement aux noeuds B1 et B4 de la figure 2. Sur la figure 6, on a représenté schématiquement un autre mode de réalisation particulier des résistances R1 et R2. Celles-ci sont obtenues à partir d'une feuille F2 électriquement résistante qui épouse la forme de ta carte. La feuille F2 est par exemple faite d'une matière plastique chargée au carbone. Sur cette feuille F2, on forme des pistes électriquement conductrices par un procédé galvanique, par exemple par dépôt électrolytique d'argent. La feuille F2 est comme précédemment pourvue, dans un coin, d'un trou 0 qui correspond à La position du circuit intégré dans la carte à mémoire. Comme on le voit sur la figure 6, on forme sur la feuiLle F2 une première piste P1 en forme de peigne, s'étendant le Long d'un bord de la feuille F2 et aboutissant, au bord du trou 0, à un plot correspondant au noeud A3 de la figure 1. On forme également, sur Le bord opposé de la feuille F2, une seconde piste P2 en forme de peigne aboutissant, au bord du trou 0, à un plot correspondant au noeud A4 de la figure 1, les pistes P1 et P2 étant en regard l'une de l'autre de sorte que les dents des peignes dont elles épousent la forme se font face. On forme enfin une troisième piste conductrice P3 qui est sensiblement équidistante des précédentes et rectiligne et qui présente, en regard des pistes P1- et P2, des prolongements transversaux qui s'étendent entre les dents des peignes dont ces pistes épousent la forme, comme on le voit sur la figure 6. En outre, une extrémité de la piste P3 située du même côté que les extrémités des pistes P1 et P2 aboutissant respectivement aux plots A3 et A4, aboutit elle-même au bord du trou 0, à un plot correspondant au noeud A2 de la figure 1. Dans la réalisation de la figure 6, la résistance R1 se trouve ainsi formée entre les pistes P1 et P3 tandis que la résistance R2 se trouve formée entre les pistes P2 et P3. Ces résistances étant ainsi réalisées, les connexions avec le circuit intégré sont réalisées et l'ensemble est fixé entre les plaques S1 et S2 comme on l'a déjà vu plus haut. Au lieu de réaliser les pistes P1, P2 et P3 directement sur la feuille F2, on peut les réaliser sur une feuille électriquement isolante de même forme que la feuille F2 et trouée à un endroit approprié, par exemple une feuille de MYLAR, puis appliquer cette autre feuille contre la feuille F2 de telle sorte que les pistes soient au contact de cette feuille F2, la fabrication de la carte à mémoire étant achevée comme précédemment. Par ailleurs, au lieu d'utiliser une- feui Ile F2 faite de plastique chargé au carbone, on peut utiliser une feuille de résistance électrique élevée, faite à partir d'un polymère dit "conducteur". Sur les figures 7A et 7B, on a représenté schématiquement un autre mode de réalisation particulier des résistances R1 et R2. Dans ce mode de réali- sation particulier, les résistances R1 et R2 sont respectivement fabriquées à partir de feuilles FR1 (figure 7A) et FR2. (figure 7B) dont la résistance électrique est faible, ces feuilles étant par exemple réalisées à partir d'une matière plastique chargée d'une poudre métallique. Chacune des feuilles FR1 et FR2 épouse la forme de la carte et comporte, dans un coin, un trou O tel que les deux trous ainsi obtenus soient superposés lorsque les deux feuilles le sont. La feuille FR1 (respectivement FR2) comporte une piste électriquement conductrice 2A (respectivement 2B) par exemple obtenue par dépôt électrolytique de cuivre ou d'argent sur ladite feuille. Comme ôn le voit sur les figures 7A et 7B, la piste 2A (resp-ec- tivement 2B) s'étend à partir du trou O le long d'un côté de la feuille, au voisinage du bord de celle-ci puis se prolonge le long d'un second côté. adjacent au précédent. Au bord du trou 0, la piste 2A respectivement 2B) aboutit à un plot correspondant au noeud A3 (respectivement A4) de la figure 1. Les deux plots correspondant respectivement aux noeuds A3 et A4 sont disposés de façon qu'ils ne soient pas superposés lorsque les deux feuilles le sont. Une autre piste 3A (respectivement 3B) électriquement conductrice est formée sur la feuille FR1 (respectivement FR2), cette autre piste s'étendant au voisinage du bord de la feuille, le long du côté de celle-ci, qui est opposé audit second côté, comme on le voit sur les figures 7A et 7B. Chacune des autres pistes aboutit, au bord du trou 0, à un plot correspondant au noeud A2 de la figure 1, les deux plots en question étant disposés de façon à être superposés lorsque les deux feuilles le sont. En outre, chacune des feuilles FR1 et FR2 comporte des incisions 3 de façon à augmenter sa résistance électrique. Ces incisions sont pratiquées dans la zone délimitée par les pistes conductrices et sont par exemple disposées parallèlement a un côté de celle-ci, comme on le voit sur les figures 7A et 7B. D'autres incisions 4 peuvent être prati quées dans les feuilles, à des endroits différents pour chacune de celle-ci, de manière à obtenir des valeurs différentes pour les résistances R1 et R2. Pour ce faire, on peut aussi simplement réaliser des incisions 3 qui sont différentes pour les deux feuilles FR1 et FR2. Il est également possible de fabriquer des cartes comportant les mêmes incisions référencées 3 et de particulariser chaque carte en ne pratiquant pas les autres incisions 4 aux mêmes endroits pour les différentes cartes. Les diverses incisions permettent de créer dans les f-euilles un cheminement de résistance ohtnique élevé. En fait, la résistance R1 (res-pectivement R2) se trouve alors réalisée entre la piste 2A(respecti- vement 2B) et la piste 3A (respectivement 3B). Lorsque les résistances R1 et R2 sont ainsi obtenues, les feuilles FR1 et FR2 sont superposées, de façon que leurs trous co,ncident, après avoir été séparées par une matière électriquement isolante. Ensuite, les connexions avec le circuit intégré sont réalisées et l'ense-mble est fixé entre les plaques S1 et (figure 5). La résistance R considérée dans la description de la figure 2 peut également être réalisée comme on vient de L'expliquer en référence à la figure 7B. Alors, les deux plots dont il a été question correspondraient, non plus aux noeuds A4 et A2 de la figure 1 mais aux noeuds B4 et B1 de la figure 2. Dans les réalisations décrites en référence aux figures 6, 7A et 7B, le circuit intégré ne touche pas les feuilles F2, FR7, FR2 sauf en les plots correspondant à A2, A3 et A4. L'équilibrage du pont de Wheatstone décrit en référence à la figure 1 est réalisé et vérifié lors de la fabrication de la carte, en contrôlant les signaux de sortie du microprocesseur pour s'assurer que la sortie du comparateur C, analysée par ce microprocesseur, est bien à un niveau de tension bas. Tant que ceci n' est pas obtenu, on cherche à réaliser l'equili- brage en ajustant la valeur de l'une ou l'autre des résistances R1 et R2 ou des deux à la foi s, en perçant des micro-trous à l'aide d'un laser de puissance, dans la feuille F2 (cas de la réalisation de la figure 6) ou dans la feuille FRi et/ou la feuille FR2 (cas de la réalisation des figures 7A et 7B). En ce qui concerne la réalisation de la figure 4, les pistes résistantes étant prévues suffisamment larges, on peut ajuster leur résistance en réduisant la Largeur de ces pistes en certains endroits au moyen d'un laser de puissance. Il est également possible d'équilibrer le pont de Wheatstone en ajustant la valeur de la resis- tance R3 ou celle de la résistance R4 ou des deux à la fois. Pour ce faire, chacune de ces résistances est réalisée au moyen de plusieurs résistances montées en série ou en parallèle et reliées entre elles par des fusibles que l'on peut alors "claquer" à l'aide d'un laser de puissance par exemple. Enfin, en ce qui concerne l'obtention de L'égalité entre les tensions VE et VE+ considérées dans la description des figures 2 et 3, cette égalité est également contrôlée en lisant Les signaux de sorties du microprocesseur pour s'assurer que la sortie du comparateur, analysée par le microprocesseur, est également portée à un niveau de tension bas. L'égalité des tensions est obtenue en agissant sur le générateur de courant G1 dans la réalisation correspondant à la figure 2, tandis que dans la réalisation décrite en référence à la figure 3, cette égalité est obtenue en agissant sur le générateur G1 ou sur le générateur G2. Pour ce faire, ces générateurs comportant non seulement des transistors mais aussi des résistances, on réalise ces dernières à partir de plusieurs résistances montées en série ou en parallèle et séparées les unes des autres par des fusibles que t'on peut alors "claquer" par laser. L'obtention de l'égalité entre les tensions est également réalisable en ajustant la valeur de la résistance R de la manière indiquée plus haut à propos des résistances R1 et R2 (cas des figures 4, 7A et 7B) - Dans un mode de réalisation préféré de la carte à mémoire objet de L'invention, afin d'éviter que d'éventuels fraudeurs n'essaient de repérer I-e changement d'état logique de la sortie du comparateur (basculement du niveau de tension bas au niveau de tension haut), la sortie du comparateur est échantil lonnée c'est-à-dire que l'étage de sortie du comparateur n'est alimenté qu'à certains moments précis du cycle de fonctionnement du microprocesseur, liés par exemple à la composition d'un code correct par l'utilisateur de la carte à mémoire. REVENDICATIONS 1. Carte à mémoire comprenant un support (S1, S2) électriquement isolant et un circuit intégré (CI) à microprocesseur (MP) contenu dans le support, caractérisée en ce qu'elle comprend en outre au moins une résistance électrique (R1, R; R) s'étendant dans le volume du support de la carte et des moyens de test (C, G1, G2, DI, Rc) que le microprocesseur est destiné à interroger et qui sont prévus pour lui signaler aLors toute modification de la valeur de la résistance, le microprocesseur agissant alors de façon à empêcher l'utilisation de la carte. 2. Carte à mémoire selon la revendication 1, caractérisée en ce qu'elle comprend quatre résistances électriques (R1, R2, R3, R4) qui forment un pont de Wheatstone équilibré et dont au moins l'une (R1, R2) s'étend dans le volume du support et en ce que les moyens de test comprennent un comparateur (C) incorporé au circuit intégré, comparateur dont les entrées sont respectivement,reliées à deux noeuds opposés du pont de Wheatstone, les deux autres noeuds étant respectivement reliés à des bornes (N, P) d'alimentation en courant électrique du circuit intégré, et dont la sortie est reliée à un port d'entrée de données du microprocesseur (MP), ce microprocesseur étant prévu pour ana Lyser L'état de ladite sortie. 3. Carte à mémoire selon la revendication2 caractérisée en ce que deux (R1, R2) des résistances électriques, ces deux résistances étant montées en série entre les bornes d'alimentation (N, P), s'étendent dans le volume du support et en ce que les deux autres (R3, R4) sont incorporées a-u circuit intégré. 4. Carte à mémoire selon la revendication 1, caractérisée en ce que les moyens de test sont incor porés au circuit intégré et comprennent un comparateur (C), des premiers moyens (G1) prévus pour imposer à l'entrée positive du comparateur une tension électrique, dont la valeur est une fonction de la valeur de ladite résistance (R), et des seconds moyens (G2, DI, Rc) prévus pour imposer à l'entrée négative du comparateur une tension électrique de référence, lesdites tensions étant égales, la sortie du comparateur étant reliée à un port d'entrée de données du microprocesseur (MP), ce microprocesseur étant prévu pour analyser l'état de ladite sortie. 5. Carte à mémoire selon la revendication 4, caractérisée en ce que, la carte étant pourvue de bornes positive (P) et négative (N), pour l'alimenta- tion en courant électrique du circuit intégré, les premiers moyens comprennent un premier générateur de courant constant (G1) monté entre la borne positive et l'entrée positive du comparateur (C), ladite résistance (R) étant montée entre la borne négative et un point (B1) de la liaison électrique entre le premier générateur et l'entrée positive du comparateur, et en ce que les seconds moyens comprennent un second générateur de courant constant (G2) monté entre la borne positive et l'entrée négative du comparateur et des moyens électriques (DI, Rc) prévus pour fixer la tension de référence et montés entre un point (B2) de la liai son électrique entre le second générateur et l'entrée négative du comparateur et un point (B4) de la liaison électrique entre ladite résistance et la borne négative. 6. Carte à mémoire selon la r even-di c at i on 5, caractérisée en ce que les moyens blectriques prévus pour fixer la tension de référence comprennent au moins une diode (DI) montée de façon à être polarisée en direct. 7. Carte à mémoire selon la revendication 5, caractérisée en ce que Les moyens électriques prévus pour fixer la tension de référence comprennent une autre résistance électrique (Rc). 8. Carte à mémoire selon L'une quelconque des revendications 1 à 7, caractérisée en ce que chaque résistance (R1, R2) s'étendant dans le volume du support comprend une piste électriquement résistante disposée sur une feuille (F1) électriquement isolante placée dans le support. 9. Carte à mémoire selon l'une quelconque des revendications 1 à 7, caractérisée en ce que chaque résistance s'étendant dans le volume du support comprend une piste électriquement conductrice interrompue (P1, P2; 2A, 3A, 2B, 3B), se trouvant au contact d'une feuilLe CF2; FR1, FR2) électriquement résistante placee dans Le support. 10. Carte à mémoire selon La revendication 9, caractérisée en ce que cette feuille 'FR1' FR2) est faiblement éLectriquement résistante et comporte une zone pourvue d'incisions (3, 4) et en ce que la piste (2A, 3A, 2B, 3B) est extérieure à cette zone. 11. Carte à mémoire selon la revendication 3, caractérisée en ce que les deux résistances (R1, R2) s'étendant dans le volume du support comprennent, au contact d'une même feuille (F2) électriquement res; stante placée dans le support, respectivement deux pistes électriquement conductrices interrompues (P1, P2) disposées en regard L'une de L'autre et respectivement reliées aux bornes d'alimentation, l'entrée négative du comparateur (C) étant reliée à une piste électriquement conductrice (P3) s'étendant entre les deux pistes précédentes et l'entrée positive du compa rateur étant reliée à un point de la liai son électrique entre Les deux autres résistances (R3, R4) du pont de Wheatstone. 12. Carte à mémoire selon la revendication 3, caractérisée en ce que chacune des deux résistances -s'étendant dans le volume du support comprend une feuille faiblement électriquement résistante (FR1; FR2), placée dans Le support et munie d'une piste électriquement conductrice en deux parties distinctes (2A, 3A; 28, 3B) s'étendant le long du bord de la feuille, la feuille comportant des incisions (3, 4) dans la zone délimitée par la piste, en ce que les deux feuilles sont électriquement isolées l'une de l'autre, en ce qu'une extrémité d'une partie (3A, 3B) est reliée. à l'entrée négative du comparateur et en ce qu'une extrémité de l'autre partie (2A, 2B) est, pour L'une des feuilles (FR1h, reliée à l'une des bornes d'alimentation et, pour l'autre feuille (FR2), à L'autre borne d'alimentation, l'entrée positive du comparateur (C) étant reliée à un point de la liaison électrique entre les deux autres résistances (R3, R4) du pont de Wheatstone. 13. Carte à mémoire selon l'une quelconque des revendications 2 et 4, caractérisée en ce que la sortie du comparateur est échantillonnée.