Brevet FR2571870A1 — publié le 19860418

La présente invention concerne un dispositif de sauvegarde de mémoire de microprocesseur, notamment de microprocesseur de téléimprimeur, comprenant une batterie de sauvegarde et des moyens agencés pour connecter les bornes de la batterie aux bornes de la mémoire. Lors de la chute de la tension d'alimentation de microprocesseur ou lors d'une interruption inopinée de la source d'alimentation, les microprocesseurs cessent d'exécuter leurs programmes, mais leurs mémoires doivent généralement être sauvegardées, jusqu'à ce qu'ils revien- nent dans leur état initial, après la remontée de la ten- sion d'alimentation. Les batteries de sauvegarde, connec- tées à leurs mémoires, assurent cette fonction. Par ailleurs, pour des raisons de sécurité et de norme, les batteries de sauvegarde doivent pendant le transport des microprocesseurs, être déconnectées de leurs mémoires. Dans ces conditions, une batterie de sauvegarde était jusqu'ici reliée à sa mémoire par un interrupteur qu'on actionnait après le transport pour effectuer la connexion. En outre, lors du débouclage d'un mircoprocesseur, c'est-à-dire quand il se met à ne plus fonctionner, sans pour autant être d'ailleurs forcément totalement hors de marche, il fallait le réinitialiser, ou encore assurer la fonction dite de chien de garde, en connectant, à l'aide d'un bouton, son entrée d'initialisation à une ligne d'initialisation, elle-même reliée jusqu'ici à la sortie d'initialisation de la source d'alimentationo Brefú et jusqugici, un bouton interrupteur et un bouton déinitialisato taient nécessaires, La présente invention vise à simplifier la mise en oeuvre de la fonction de sauvegarde de batterie ainsi quà réduire le nombre d'élémentsnécessairespour assurer les fonctions de sauvegarde de batterie et de chien de garde. A cet effet, la présente invention concerne un 2 2571870 dispositif de sauvegarde de mémoire de microprocesseur, comprenant une batterie de sauvegarde et des moyens agen- cés pour connecter les bornes de la batterie aux bornes de la mémoire, caractérisé par le fait que lesdits moyens de connexion comprennent un commutateur à deux bornes d'entrée et une borne commune reliée à l'une des deux \et au zero loqique du microprocesseur bornes de la memolre> l'une des deux bornes d'entrée du commutateur étant reliée à l'une des deux bornes de la batterie, l'autre borne de la mémoire étant reliée à l'autre borne de la batterie, et l'autre des deux bornes d'entrée du commutateur étant reliée à une ligne d'initia- lisation du microprocesseur. Ainsi, et grâce à l'invention, il suffit, pour le transport, de placer le commutateur en position de liaison de la mémoire avec la ligne d'initialisation. Alors, la mémoire n'est plus connectée aux deux bornes de la batterie; si ensuite on oublie de changer la position du commutateur, le microprocesseur, même sous tension, est réinitialise en permanence. En outre, et si au cours du fonctionnement, le commutateur étant en position de sauvegarde de la mé- moire, le microprocesseur se déboucle, il suffit de chan- ger la position de l'unique commutateur pour réinitialiser le microprocesseur, avant, et à nouveau, de refaire bas- culer le commutateur pour le replacer en position de sauve- garde de mémoire. Dans une forme de réalisation particulière du dispo- sitif de l'invention, la ligne d'initialisation est reliée directement à la sortie d'initialisation d'une source d'alimentation. Dans la forme de réalisation préférée du dispositif de l'invention, la ligne d'initialisation est un bus de données série d'interconnexion d'une pluralité de micro- processeurs, auquel est reliée la sortie d'initialisation d'au moins une source d'alimentation. L'invention sera mieux comprise à l'aide de la description suivante de plusieurs formes de réalisation du dispositif de l'invention, en référence aux dessins annexés, sur lesquels la figure i représente une vue schématique d'une première l'orme de réalisation du dispositif de l'invention; - la figure 2 représente une vue schématique d'une deuxième forme de réalisation du dispositif de l'invention, intégré dans un système de microprocesseurs interconnectés par un bus de données; - la figure 3 représente plus en détail l'un des microprocesseurs du système de la figure 2, et - les figures 4A, 4B, 4C représentent respectivement les chronogrammes de la tension dtalimentation, du signal du bus de données et du signal d'initialisation des micro- processeurs du système de la figure 2. Soit donc, en référence à la figure 1, un micropro- cesseur 1, par exemple celui d'un système de microproces- seurs d'un téléimprimeur, comprenant notamment au moins une mémoire 2, à deux bornes 3, 4, la borne 3 étant reliée au zéro logique de l'appareil. Par sa borne 3, la mémoire L est reliée à la borne - commune 5 dun commutateur 6, et par sa borne 4, elle est reliée à l'une des deux bornes 7, 8, en l'occurrence la borne positive 7, d'une batterie 9. La borne 8 de la batterie 9 est reliée à l'une 10 des deux bornes d'entrée du commutateur 6, dont l'autre borne dgentrée ll est reliée à une ligue 14 d'initialisation du microprocesseur 19 ligne qui est ellemem reliée - la sortie d'initialisa tion 12 d'une source d'alimentation 137 ainsi d'ailleurs qu'à l'entrée d'initialisation 16 du microprocesseur0 La 1lame de contact mobile 15 du commutateur 6 peut relier la borne commune 5, donc la borne 3 de la mémoire 29 à la borne o10 et donc à la borne 8 de la batterie 9, ou à la borne,19 donc à la ligne d'initialisation 14, ce qui relie ainsi la ligne dinitialisation 14 du microprocesseur 257 1870 1 au zéro logique. En position transport, la lame mobile 15 du commu- tateur 6 est en contact avec la borne 11. En position de fonctionnement, la lame mobile 15 est en contact avec la borne 10. Si après le transport, l'opérateur oublie de changer le commutateur de position, non seulement la mémoire 2 n'est pas connectée à la batterie, mais le microprocesseur 1 est réinitialisé en permanence. En cas de débouclage, le microprocesseur est réini- tialisé au moyen de la liaison 16, 14, 11, 15, 5, après basculement du commutateur. Dans la forme de réalisation des figures 2 et 3, le microprocesseur 20 considéré appartient à un système de microprocesseurs 20 21, 22, interconnectés par un bus de données série 23. Chacun des microprocesseurs est pourvu d'une entrée d'alimentation 24 et d'tune entrée d'initia- lisation 25. Une source de tension 26, ici unique, est prévue pour alimenter, dans le cas considéré en 5V, ces microprocesseurs par l'intermédiaire d'une sortie d'ali- mentation 28 et d'une ligne d'alimentation 27 à laquelle ils sont reliés par leurs entrées 24. Par une sortie d'initialisation 29, la source 28 est connectée au bus 23 auquel les microprocesseurs sont par ailleurs fonctionnellement reliés par leurs entrées 25. Ces entrées d'initialisation 25 sont reliées à des comp- teurs d'initialisation respectifs 210. - Pendant les montées (t, t+to) de l'alimentation V (figure 4), qui peuvent se présenter tant à la mise en marche du système qu'après une chute ou une interruption inopinée, le bus 23 doit rester à l'état "arrêt", ici à l'état bas, pour que les microprocesseurs qui y sont accrochés n'exécutent pas leurs programmes. A cet effet, la source 26 émet par 29 un signal M de maintien à 0 du bus 23, en forme de créneau rectangulaire d'une durée. La réception du signal de maintien M par les compteurs 210, sur les entrées 25 qui sont en fait les entrées d'autorisation de comptage des compteurs 210, provoque, sur une borne "reset" 212 de la partie active 213 des microprocesseurs, c'est-à-dire la véritable borne d'ini- tialisation, mais seulement après une durée j égale à la plus grande des durées des trames de caractères pouvant circuler sur le bus 23, une impulsion de durée % égale à e- t qui va véritablement initialiser les microprocesseurs. Pour assurer la fonction de reconnaissance du signal d'initialisation, chaque microprocesseur comporte sa partie active informatique 213, le compteur 210, et une horloge 215. En réalité, la connexion 211 entre le micro- processeur et le bus 23 représente tant la liaison entre l'émetteur, non représenté, du microprocesseur et le bus 23, que la liaison entre le récepteur, non plus représenté, du microprocesseur et le bus 23. Le compteur 210 reçoit sur deux entrées la liaison 25 et la sortie de l'horloge 215. La borne reset et 212 de la partie 213 du micropro- cesseur est reliée à l'une des sorties du compteur 210, celle 214 dont le poids binaire correspond à une durée au moins égale à F À Pour assurer la fonction de chien de garde, chaque microprocesseur comporte en outre un deuxième compteur 216, raccordé, par ses entrées à l'horloge 215 et à un inverseur 217, raccordé lui-même, par son entrée, à l'en- trée 25 dite d'initialisation et la sortie du compteur 216, dont le poids binaire correspond à une durée prédé- terminée au moins égale à la durée maximale entre deux trames, est raccordée à l'entrée d'une bascule monostable 218 dont la sortie est connectée au bus 23. Le compteur 216 et le monostable 218 constituent, dans l'exemple considéré, un générateur de signal d'initialisation. Quand, après débouclage, le bus 23 est resté dans son état pendant au moins cette durée, le compteur 216, par l'intermédiaire de la bascule 218, remet le bus 23 dans son autre état, ici l'état bas: on est alors ramené au problème précédent. C'est le compteur 210 qui va ensuite procéder à l'initialisation à la suite de la reconnaissance effectuée comme précédemment. Le microprocesseur 20, pour ne considérer que celui- ci, comprend notamment une mémoire 30 reliée, comme la mémoire 2 du microprocesseur 1 de la figure 1, à une batterie 39, par un commutateur 36, à deux bornes d'entrée 40, 41 et une borne commune 35; la borne 35 est reliée à l'une des bornes de la mémoire 30, ainsi qu'au zéro logi- que de l'appareil, la borne 40 est reliée à l'une des bornes de la batterie 39, et la borne 41 est reliée au bus de données 23. En position transport, la lame mobile du commutateur 36 est en contact avec la borne 41. En position de fonc- tionnement, la lame mobile est en contact avec la borne 40. Le fonctionnement est ici le même que celui décrit plus haut. Z S- 71 9.- Q REVENDICATIONS 1 - Dispositif de sauvegarde de mémoire de micro- processeur (1; 20), comprenant une batterie (9; 39) de sauvegarde et des moyens agencés pour connecter les bor- nes de la batterie aux bornes de la mémoire, caractérisé par le fait que lesdits moyens de connexion comprennent un commutateur (6; 36) à deux bornes d'entrée (10, 11; , 41) et une borne commune (5; 35) reliée à l'une (3) des deux bornes (3, 4) de la mémoire et au zéro logique du microprocesseur, l'une (10; 40) des deux bornes d'en- trée du commutateur étant reliée à l'une (8) des deux bornes de la batterie (9; 39), l'autre borne (4) de la mémoire étant reliée à l'autre borne (7) de la batterie, et l'autre (11, 41) des deux bornes d'entrée du commuta- teur étant reliée à une ligne d'initialisation (14; 23) du microprocesseur (1; 20). 2 - Dispositif selon la revendication 1, caractérisé par le fait que la ligne d'initialisation (14) est reliée directement à la sortie d'initialisation (12) d'une source d'alimentation. 3 - Dispositif selon la revendication 1, caractérisé par le fait que la ligne dtinitialisation est un bus de données série (23) d'interconnexion d'une pluralité de microprocesseurs (20, 21, 22), auquel est reliée la sortie d'initialisation (29) d'au moins une source d'alimenta- tion (26).