Brevet FR2567273A1 — publié le 19860110

Dispositif de simulation de la défaillance ou du bon fonctionnement d'un système logique La présente invention concerne un disposi- tif de simulation de la défaillance ou du bon fonc- tionnement d'un système logique. Ce dispositif permet de simuler un système comprenant une pluralité de composants logiques interconnectés, en soumettant ces composants à des événements tels que des défail- lances ou des réparations; ces événements sont simu- lés par des signaux logiques de niveau 0 et de niveau I combinés, en séquences. Ces signaux de simulation permettent de déterminer les séquences pour lesquel- les la mise en état de défaillance de bon fonctionne- ment d'un ou plusieurs composants du système, entral- nent la défaillance ou le bon fonctionnement du sys- tème ou réciproquement. On sait que pour simuler la défaillance ou le bon fonctionnement d'un système mécanique, hydrau- Lique, etc..., il est souvent nécessaire de remplacer ce système par un dispositif de simulation comprenant un ensemble de moyens logiques équivalant aux compo- sants du système; chacun de ces moyens comprend des entrées de simulation, sur lesquelles sont appliqués des signaux de simulation, dont les états logiques représentent respectivement soit la dêfaillance, soit le bon fonctionnement du composant que l'on sou- haite simuler. Ces moyens logiques sont interconnec- tés de manière que sur une sortie commune, le signal résultant de la simulation des défaillances ou des bons fonctionnements des différents composants, pré- sente un état logique correspondant soit à l'état de défaillance, soit à l'état de bon fonctionnement du - système simulé. En fait, le dispositif de l'invention per- met de simuler tous les systèmes pouvant fonctionner 2 2567273 à partir de la réception en séquence de signaux logi- ques combinés de niveau O ou 1. On sait que la défaillance ou le bon fonc- tionnement des composants d'un système peut être si- mulé par des signaux intervenant soit simuLtanément, soit séparément. L'étude de la défaillance d'un sys- tème se fait, en appliquant à des entrées d'un dispo- sitif de simulation, des signaux de niveau O ou 1, pour simuler la défaillance (panne) ou le bon fonc- tionnement (réparation) des composants correspon- dants du système. Pour chacune des combinaisons de signaux Logiques de simulation appliqués sur Les en- trées du dispositif de simulation, la réponse du dis- positif (niveau logique O ou I du signal de sortie de ce dispositif) est analysée, afin de savoir s'il s'agit d'une combinaison de signaux logiques entrai- nant ou non La défaillance du système. La liste des combinaisons de signaux Logiques de niveau O ou 1. associées aux réponses du dispositif, permet d'analy- ser le système simulé, pour des études de fiabilité. Ces dispositifs de simulation sont parti- culièrement utiles dans les centrales nucléaires, les avions, les ensembles de recherches pétrolières,... dans lesquels il est nécessaire de mettre en oeuvre des systèmes de commande ou de sécurité présentant une grande fiabilité et ayant très souvent pour cette raison, des voies redondantes. Ces voies redondantes permettent d'éviter que toute panne de l'un des com- posants de l'une des voies empêche le système de dé- clencher l'action de sécurité ou de commande souhai- tée. Ces voies redondantes permettent aussi de répa- rer ou contrôler une ou plusieurs voies, sans empê- cher l'action de sécurité ou de commande souhaitée pendant ce contrôle ou cette réparation. Différentes méthodes ont été utilisées pour analyser la fiabilité de systèmes de commande ou de sécurité. alahurueeriiZ, ces méthodes utilisent généralement le principe dit "d'arbre de défaillan- ce", qui nécessite L'usage d'un calculateur de puis- sance, lorsque Le système à contrôler est complexe. Ces difficultés sont décrites dans l'article de P.K ANDOW intitulé "Difficulties in fault tree sys- thesis for process plant" paru dans la revue IEEE transactions reliability, vol. R 29, avril 1980, pages 2 à 9. Les difficultés qui apparaissent dans l'analyse de fiabilité d'un système à partir de t'ar- bre de défaillance de ce système, peuvent être sur- -montées grâce à l'utilisation de -circuits ou disposi- tifs de simulation câblés, équivalant au système à analyser. Ces circuits sont décrits, par exemple dans l'article intitulé "Verification of fault tree analy- sis" publié par "Electric Power Research Institute", dans la revue EPRI-NP-1570, vol. 1 et 2, mai 1981. Ces circuits ou dispositifs de simulation permettent d'éviter la conception d'un arbre de défaillance d'un système; ils sont cependant très limités en perfor- mances, puisqu'ils permettent l'étude'de fiabilité de systèmes comportant au plus 20 composants. Plus récemment a été développé un généra- teur de signaux logiques combinés permettant d'étu- dier la fiabilité de systèmes à partir de circuits ou dispositifs de simulation. Ce générateur est décrit dans l'article de A. LAVIRON, intitulé "ESCAF - fai- lure simulation and reliability calculation devi- ce" - second national reliability conférence - Birmingham (England),- vol. 2, mars 1979, pages 6C/4/1 - 6C/4/10. Ce générateur de signaux Logiques combinés permet d'étudier la fiabilité de systèmes complexes, par l'intermédiaire de dispositifs ou cir- cuits simulateurs logiques. Il fournit sur N de ses 4 X2567273 sorties, toutes les combinaisons pos5ibLec de P si- gnaux Logiques de niveau 1 et de N-P signaux logiques de niveau O. Ces signaux Logiques sont appliqués, en fonction des tests recherchés de fiabilité, sur les entrées des composants du dispositif de simulation, de manière à simuler soit le bon fonctionnement de chaque composant par exemple, (niveau logique 1 du signal appliqué sur une entrée du composant) , soit la défaillance de chaque composant (niveau logique O ap- pliqué sur L'entrée de ce composant). Ces signaux Lo- giques simulant la défaillance ou le bon fonctionne- ment d'un ou plusieurs composants du système simulé permettent d'observer sur La sortie du dispositif de simulation, si La défaillance ou le bon fonctionne- ment d'un ou plusieurs composants du système, provo- - que la défaillance (panne) ou le bon fonctionnement (réparation) de ce système. Le générateur de combi- naison précité ne permet que La simulation d'événe- ments (défaillance ou bon fonctionnement de compo- sants d'un système) survenant simultanément, pour des études dans lesquelles L'ordre d'arrivée des événe- ments n'intervient pas. Ce générateur qui présente un progrès évident par rapport aux systèmes de 'simula- tion utilisant des ordinateurs de puissance (de type CRAY I par exemple) ne permet toutefois pas de simu- ler des événements (défaiLLance ou bon fonctionnement des composants d'un système) survenant successive- ment ou en séquences. Or il apparaît souvent néces- saire, dans une étude de fiabilité d'un système, de faire intervenir des séquences de défaillance ou de bon fonctionnement dans Lesquelles L'ordre d'arrivée des événements présente une grande importance pour L'étude de fiabilité. Les techniques de simulation (arbre de défaillance) qui étaient utilisées avec le générateur précité, ne peuvent alors pas être mises 2567273 en oeuvre. Ces techniques connues nécessitent la construction d'un diagramme de MARKOV, en général très complexe, qui, pour un système comportant de nombreux composants, est impossible à concevoir. Plus récemment encore a été développé un générateur séquentiel de signaux Logiques combinés; ce générateur est décrit dans la demande de brevet n .. . déposée le même jour que la présente demande, au nom du même demandeur. Il permet notamment de fournir des signaux combinés de simulation, survenant en séquences. Le dispositif de simulation de l'invention permet, en liaison avec un générateur séquentiel de ce type, de simuler la défaillance ou le bon fonc- tionnement d'un système dans lequel les défaillances ou bon fonctionnement des composants, surviennent séquentiellement. Ce dispositif ne présente pas les limitations des dispositifs de simulation connues (qui ne permettent que la simulation de systèmes com- prenant 20 composants au maximum), puisqu'il permet de simuler des systèmes comprenant jusqu'à 80 compo- sants. Il permet de plus, dans certaines conditions qui seront décrites plus loin, de déclencher une alarme, ou d'indiquer qu'une séquence de signaux de simulation appliqués sur les entrées du dispositif doit être invalidée, lorsque cette séquence ne cor- respond pas à une séquence souhaitée. L'invention a pour objet un dispositif de simulation de la défaillance ou du bon fonctionnement d'un système comprenant une pluralité de composants C. interconnectés, ces composants étant soumis à des événements tels que des défaillances ou des répara- tions apparaissant-de façon combinée en séquence, ca- ractérisé en ce qu'il comprend: - un ensemble de moyens Mi de simulation disposant chacun d'au moins une sortie S.j et d'au moins une i 6 2567273 entrée Eik de simulation, chaque moyen Mi étant un ensemble Logique représentant Le composant Ci à si- muLer, l'état de bon fonctionnement ou de défail- Lance du composant Ci étant représenté par un si- gnal fourni sur au moins une sortie S.i du moyen Mi, ce signaL ayant un premier ou un second état Logique correspondant respectivement au bon fonc- tionnement ou à La défaiLLance du composant Ci cor- respondant, chaque entrée Eik de simulation rece- vant un signal Logique de simulation ayant un état correspondant-à L'événement simulé et provoquant ou non Le changement d'état du signaL sur La sortie Sij correspondante du circuit Mi, - des moyens I pour interconnecter Les moyens de si- mulation Mi selon une logique représentative de L'interconnexion des composants Ci dans le système logique simuLé, ces moyens d'interconnexion I ayant une sortie S fournissant un signal dont L'état Lo- gique est représentatif du bon fonctionnement ou de la défaillance du système simulé. Selon une autre caractéristique, Le dispo- sitif comprend des moyens d'invalidation V reliés à L'ensemble des moyens Mi de simulation, ces moyens d'invalidation fournissant un signal INVALCOMB pour invalider toute séquence de signaux appliqués sur les entrées Eik, lorsque La configuration de la séquence de signaux logiques appliqués sur ces entrées, ne correspond pas à la configuration souhaitée. Selon une autre caractéristique, les moyens d'invaLidation V sont aussi reliés aux moyens d'interconnexion I. Selon une autre caractéristique, Les moyens de simulation Mi comprennent chacun une porte ET de simulation à deux entrées, L'une des entrées de : cette porte ET étant reliée à la sortie d'un inver- seur de simulation dont une entrée peut recevoir le signal de simulation dont L'état logique correspond à La défaiLltnce du composant Ci correspondant, une porte OU de simulation à deux entrées, L'une des entrées de cette porte OU pouvant recevoir un signal de simulation -dont l'état Logique correspond au bon fonctionnement du composant Ci correspondant, L'au- tre entrée de cette porte OU de simulation étant re- liée à une sortie de la porte ET 'de simulation, un multiplexeur dont une entrée est reliée à une sortie. de laporte OU de simulation et dont une autre entrée reçoit un signal d'initialisation, une bascule de type D dont l'entrée D est reliée à une sortie du multiplexeur et dont l'entrée d'horloge CK. reçoit des impulsions d'horloge, la sortie Q de cette bascule étant reliée à l'autre entrée de la porte ET de simu- Lation, cette sortie constituant La sortie Sj du moyen de simulation M. considéré. i Selon une autre caractéristique, Les moyens d'invalidation V comprennent pour chaque moyen de simulation M un circuit d'invalidation comprenant une première porte ET à deux entrées, dont une entrée Eik peut recevoir le signal de simulation dont l'état correspond à la défaillance du composant iCi corres- pondant, un inverseur dont une entrée est reliée à la sortie Q de la bascule D correspondante et dont la sortie est reliée à l'autre entrée de La première porte ET, une deuxième porte ET dont une entrée peut recevoir Le signal de simulation dont L'état corres- pond au bon fonctionnement du composant Ci correspon- dant, l'autre entrée de cette deuxième porte ET étant reliée à la sortie Q de la bascule D correspondante, une porte OU de sortie à deux entrées reliées respec- tivement aux sorties des première et deuxième portes ET, les moyens d'invalidation comprenant en outre une porte OU d'invalidation ayant des entrées respective- ment reliées aux sorties des portes OU de sortie des circuits d'invalidation, une sortie de ta porte OU d'invalidation fournissant éventuellement ledit s-i- gnal INVALCOMB d'invalidation. Les caractéristiques et avantages de l'in- vention ressortiront mieux de la-description qui va suivre, donnée en référence aux dessins annexes dans lesquels: - la figure 1 représente schématiquement un exemple de système à trois composants, qu'il est pos- sible de simuler grâce au dispositif de L'invention, - la figure 2 représente schématiquement, de manière plus détaillée, le dispositif de l'inven- tion appliqué à la simulation du système de la figu- re 1, - La figure 3 représente schématiquement un autre mode de réalisation du dispositif de L'inven- tion. La figure I représente schématiquement un système à trois composants C1, C2, C3, qu'il est pos- sible de simuler grâce au dispositif de l'invention. On suppose que dans ce système, le composant C2 est uniquement constitué par un ensemble superviseur du fonctionnement du composant C1. Ce superviseur est capable de fournir un signal d'alarme de niveau logi- que 1, par exemple sur une sortie A, lorsque le com- posant C1 est en état de défaillance. On suppose aussi que les composants C1 et C3 sont interconnectés à l'aide d'une porte OU 4, qui fournit sur sa sortie, un signal logique de niveau 1 lorsque le composant C1 ou le composant C3 sont en-état de bon fonctionne- ment. Dans cet exemple, un signal d'alarme est fourni sur la sortie A du superviseur C2, si le com- posant C1 est mis en état de défaillance (signal de sortie présentant l'état logique 0), et que Le super- viseur n'est pas lui-même en état de défaillafice. Par contre, si le composant C2 qui supervise le fonction- nement du composant C1 est mis en état de défaillance avant le composant C1, sans que le composant C3 soit lui-même défaillant, aucune alarme n'est générée, alors que le composant C1 peut être en défaillance et que celle-ci n'est pas perçue puisque le superviseur C2 est lui-même défaillant. Pour représenter ce fonc- tionnement il suffit d'utiliser des moyens d'inter- connexion des composants C1, C2, C3; ces moyens d'interconnexion comprennent un inverseur 5, une por- te ET 6 et une porte OU 7. L'entrée de l'inverseur 5 est reliée à la sortie du composant C1; la sortie de cet inverseur est reliée à l'une des entrées de la porte ET 6; l'autre entrée de la porte 6 est reliée à La sortie du composant superviseur C2. La sortie de la porte ET 6 fournit un signal d'alarme en cas de panne du composant C1 et elle est reliée à une entrée de la porte OU 7; une autre entrée de la porte 7 est reliée à une sortie de la porte OU 4. La sortie S de la porte OU 7 constitue la sortie S mentionnée plus haut; cette sortie fournit un signal de niveau logi- que 0 lorsque les composants C1 et C3 sont simultané- ment en état de défaillance et qu'il n'y a pas d'alarme simulée en sortie de ET 6. Cette sortie S fournit un signal de niveau logique 1 Lorsque les composants C1 ou C3 sont en bon fonctionnement. Grâce à l'inverseur 5 et à la porte ET 6, un signal d'alar- me de niveau logique 1 est fourni sur la sortie A, lorsque le composant C1 est mis en état de défaillan- ce avant que le composant superviseur C2 qui est chargé de surveiller C1, soit lui-même en état de défaillance. La figure 2 représente schématiquement un dispositif de simulation, conforme à L'invention, permettant de simuler Les composants C1l, C2, C3 du système représenté en exempLe sur la figure 1. Ce dispositif inclut, comme on le verra plus Loin en détail, la porte OU 7, dont la sortie S fournit un signal dont l'état Logique est représentatif de l'état de bon fonctionnement ou de défaillance du système simulé, un circuit permettant d'interconnec- - ter Les composants du système, ainsi que desmoyens, qui seront aussi décrits plus loin en détail et qui permettent d'invalider certaines séquences de si- gnaux logiques combinés, appliques sur Les entrées du dispositif. Le dispositif de simulation représenté sur cette figure permet de simuler la défaillance ou le bon fonctionnement d'un système comprenant une plura- lité de composants C. interconnectés, ces composants étant soumis à des événements tels que des défaiLLan- ces ou des réparations (ou bons fonctionnements), ap- paraissant de façon combinée et en séquences. Le dis- positif de L'invention comprend un ensemble de moyens Mi de simulation, disposant chacun d'au moins une sortie Sip, et d'au moins une entrée E ik de simula- tion. Chaque moyen Mi est un ensemble Logique repré- sentant un composant Ci du système à simuler. Dans son application au système de la figure 1, Le dispo- sitif de L'invention comprend Les moyens de simula- tion M1, M2, M3*; Les sorties Sij de ces moyens sont respectivement représentées S11, S21, S31. Les en- trées Eik de simulation de chaque composant sont res- pectivement représentées, pour les moyens de simula- tion M1, MP2, M3 en E11 et E12, E21 et E22, E31 et E32 L'état de défaillance ou de bon fonctionnement de chaque composant Ci est représenté par un signal fourni sur La sortie S.. du moyen Mi correspondant Ce signaet présente un premier état logique ou un se- cond état Logique qui correspondent respectivement au bon fonctionnement (réparation) ou àt a défailance (panne) du composant C. considérée C'est ainsi par i exemple que La défailLance du composant C1 est repré- sentée, sur La sortie Sl, par un signal présentant un second état Logique (état logique 0 par exemple); le bon fonctionnement (ou la réparation) de ce compo- sant est représenté sur la sortie Sil par un signal présentant un premier état logique (état logique 1 par exemple). Les entrées Eik de simulation de chaque moyen Mi reçoivent un signal Logique de simulation, ayant un état Logique correspondant- à l'événement simulé, et provoquant ou non le changement d'état du signal sur la sortie Sij correspondante du circuit Mi. C'est ainsi par exemple, que la simuLation du bon fonctionnement du composant C1 est obtenue en appli- quant un signal de simulation de niveau logique 1 sur l'entrée E12 du moyen de simulation M1 (lentrée E1 étant au niveau logique 0). De la même manière, la défaiLLance du composant C1 est obtenue en appliquant un signal de niveau logique 1 sur l'entrée E11 du moyen de simulation M1 (L'entrée E12 étant au niveau logique 0). Il en est de même pour les signaux de simulation appliqués sur Les entrées E22 et E21 du moyen de simulation M2, correspondant au composant C2, et pour les signaux appLiqués sur les entrées E32 et E31 du moyen de simulation M3, correspondant au composant C3. Les signaux de simulation appliqués sur les entrées E ik sont fournis par exemple par un généra- teur séquentiel tel que décrit dans La demande de brevet-né 81 01392 déposée le 26 janvier 1981 au nom du même demandeur. B 8232.3 DC Le dispositif comprend aussi des -oyens 2 qui permettent d'interconnecter les moyens de simula- tion Mi (M1, M2, M3), selon une Logique représentati- ve de l'interconnexion des composants Ci du système logique simulé. C'est ainsi que dans L'exemple repré- senté sur la figure, correspondant à la simulation du système de La figure 1, les moyens d'interconnexion I comprennent deux portes OU 4, 7, une porte ET 6 et un inverseur 5; ces portes correspondent à celles de La figure 1. Les entrées de la porte OU 4 sont respecti- vement reliées à la sortie S11 du moyen de simulation M1 du composant C1 et à la sortie S31 du moyen de simulation M3 du composant C3. La sortie de la porte OU 4 est reliée à une entrée de la porte OU 7. Une autre entrée de la porte OU 7 est reliée à la sortie de la porte ET 6. Une entrée de la porte ET 6 est reliée à la sortie S21 du moyen de simulation M2 du composant C2. Une autre entrée de cette porte est reliée à la sortie de l'inverseur 5; l'entrée de cet * inverseur est reliée à la sortie Sl du moyen de si- mulation M1 du composant C1. La sortie S des moyens d'interconnexion I fournit comme on le verra plus Loin en détail, un signal dont l'état logique est représentatif du bon fonctionnement ou de La défail- lance du système simulé par les moyens M1, M2, M3. Le dispositif de simulation comprend aussi des moyens Vi d'invalidation reliés à L'ensemble des moyens de simulation Mi. Ces moyens fournissent éven- tuellement sur une sortie INVALCOMB un signal de ni- veau logique 1 permettant d'invalider toute séquence de signaux appliqués sur les entrées Eik, Lorsque La configuration de cette séquence de signaux logiques ne correspond pas à une configuration souhaitée, com- me on Le verra plus loin en détail. Les moyens de simulation M1, M2, M3 sont identiques; seul le moyen de simulation M1 a été 2567?73 représenté de manière détaillée sur la figure. Chacun des moyens de simulation Mi comprend une porte ET 10 de simulation, à deux entrées. L'une des entrées de cette porte est reliée à la sortie d'un inverseur 11 - de simulation; l'entrée de cet inverseur constitue l'entrée E11 du moyen de simulation M1 et peut rece- voir le signal de simulation dont l'état logique (1 dans l'exemple considéré) correspond à la défaillance du composant C1. Le moyen de simulation M1 comprend aussi une porte OU 12 de simulation, à deux entrées; l'une des entrées de cette porte OU correspond à l'entrée de simulation E12 du moyen M1. Cette entrée peut recevoir un signal de simulation dont l'état lo- gique (1 dans t'exemple considéré), correspond au bon fonctionnement du composant C1. L'autre entrée de la porte OU 12 est reliée à la sortie de la porte ET 10 de simulation. Le moyen M1 comprend aussi un multi- plexeur 13 dont une entrée est reliée b la sortie de la porte OU 12 de simulation et dont une autre entrée reçoit, à l'initialisation, un signal INIT de niveau logique 1, comme on le verra plus loin en détail0 Enfin, le moyen de simulation M1 comprend une bascule 14 de type D, dont l'entrée D est reliée à une sortie du multiplexeur 13, et dont l'entrée d'horloge CK reçoit des impulsions d'horloge CKS. La sortie Q de la bascule 14 est reliée à l'autre entrée de la porte ET 10 de simulation; la sortie Q de la bascule 14 constitue la sortie S11 du moyen de simulation M1 considéré. Les autres moyens de simulation M2, M3 ne sont pas décrits en détail et ils sont constitués de la même manière que le moyen de simulation M1. Les moyens d'invalidation comprennent, pour chaque moyen de simulation Mi, un circuit d'in- validation VYi C'est ainsi que dans l'exemple d'ap- plication considéré, les moyens d'invalidation com- 25672.73 prennent des circuits d'invaLidation Vy1 V2, V3 re- Liés respectivement aux moyens de simulation M1, M2, M3. Les circuits d'invaLidation V1, V2, V3 sont iden- tiques et seul le circuit V1 sera décrit en détail: ce circuit comprend une première porte ET 15 à deux entrées, dont une entrée peut recevoir le signal de simulation appliqué sur l'entrée E11 du moyen Ml, l'état logique 1 de ce signal correspondant à La si- mulation de la défaiLLande du composant C1. Ce cir- cuit de validation V1 comprend aussi un inverseur 16 ayant une entrée reliée à la sortie Q de la bascule D 14 correspondante. La sortie de cet inverseur est re- liée à l'autre entrée de La première porte ET 15. Le circuit V1 comprend aussi une deuxième porte ET 17 dont une entrée est reliée à l'entrée E12 du moyen de simulation M1, pour recevoir le signat de simulation dont l'état logique 1 correspond à la réparation du composant C1. L'autre entree de la deuxième porte ET 17 est reliée à La sortie Q de La bascule D 14. Enfin, te circuit d'invalidation V1 comprend une porte OU 18 de sortie. Cette porte présente deux entrées qui sont respectivement reliées aux sorties des première et deuxième portes ET 15, 17. Les moyens d'invalidation comprennent aussi une porte OU 19 d'invalidation, dont les entrées sont respectivement reliées aux sor- ties des portes OU 18 des circuits d'invalidation V1, V2, V3. Une sortie de la porte OU 19 d'invalidation fournit, dans certaines conditions qui seront décri- tes plus loin en détail, un signa'l INVALCOMB de ni- veau logique 1, permettant d'invalider une séquence de signaux de simulation appliqués sur les entrées des moyens de simulation M1, M2, M3. Une entrée de La porte OU 19 est aussi reliée à la sortie de La porte ET 6 des moyens d'interconnexion I. Les moyens de simulation M1, M2, M3 fonc- tionnent de manière semblable; iL en est de même pour le fonctionnement des circuits de simulation Vl, V2, V3. SeuLs Les fonctionnements des moyens de simu- lation M1 et du circuit d'invalidation V1 vont main- tenant itre décrits en détaiL. Au début d'une séquence de signaux Logiques combinés (de niveau logique 1 et 0 selon La simula- tion à effectuer) appliqués sur Les entrées E11, E12,..., E32 des moyens de simulation M1, M2, M3 du dispositif de simulation du système de la figure 1, un signal INIT d'initialisation, de niveau logique 1, est appliqué par exemple par le générateur séquentiel mentionné plus haut, sur L'entrée correspondante du dispositif de l'invention. Ce signal est fourni aux multiplexeurs (tels que- le multiplexeur 13) des moyens M1, M2, M3 de simulation. Ce signal de niveau Logique I se retrouve sur les sorties correspondantes des multiplexeurs et il est appliqué sur Les entrées D des bascules (telles que la bascule 14) des moyens M1, M2, M3. Toutes ces bascules de type D mémorisent alors le niveau logique I à la premièreimpulsion d'horloge CKS, fournie en mime temps que le signal INIT, sur les entrées CK des bascules. Les sorties Q des bascules 14 des moyens de simulation M1, M2, M3 fournissent aLors respectivement des signaux du ni- veau logique 1. Un signal de niveau logique 1 est alors fourni b l'initialisation, sur la sortie S des moyens d'interconnexion I, grâce aux portes OU 4, 7o En fait, chacun des multiplexeurs 13 comprend deux entrées: une entrée 20 reliée à la sortie de la por- te OU 12, et une entrée 21 qui reçoit un signal dont le niveau logique correspond au niveau logique d'ini- tialisation du composant, qui est en général le ni- veau logique 1. Le signal INIT provenant de la porte OU 12 à l'initialisation du composant sert à sélec- e niveau ogique du signal présent sur 'en- tionner Le niveau Logique du signal présent sur L'en- trée 21. Le niveau logique sur L'entrée 21 peut être 0, si à l'initialisation on décide que le composant correspondant au multiplexeur- considéré est défail- lant. L'initialisation du dispositif de simulation étant effectuée, on va alors appliquer sur les en- trées de simulation des moyens M1, M2, MR3, des sé- quences de signaux logiques combinés, de niveaux 1 et 0 dépendant des simulations effectuées (défaiLLance de certains composants et bon fonctionnement d'autres composants). Si à un instant t un signal de simula- tion de niveau logique 1 est appliqué par exemple sur L-'entrée E11 des moyens M1, pour simuler La défail- Lance du composant correspondant C1, en même temps qu'une impulsion d'horloge CKS est appliquée à la bascule 14, cette bascule 14 fournit sur la sortie Sll, un signal de niveau Logique 0, représentant la défaillance du composant C1. On suppose bien entendu dans ce cas que Le signal appliqué à cet instant sur l'entrée E12 du moyen de simulation M1, est un signal de niveau logique O.-On peut égaLement supposer que pour cette séquence, à cet instant ti, des signaux de niveau logique O sont appliqués sur les entrées E22 et E32 et que des signaux de niveau Logique O sont aussi appliqués sur Les entrées E21 et E31 des moyens de simulation M2, M3, pour conserver le bon fonction- nement des composants C2, C3 correspondants. Il en résulte que pour cette séquence à cet instant ti, la sortie S11 du moyen M1 est au niveau logique 0 tandis que les sorties des moyens M2, M3 sont au niveau lo- gique 1. La sortie S des moyens d'interconnexion I est donc elle-même au niveau logique 1. Ce niveau logique indique que le système de la figure 1 est en- état de bon fonctionnement lorsque seul le composant C1 est en état de défaillance. 17 2567273- Si à l'instant ti+1 par exemple la séquence de signaux combinés de simulation appliques sur Les entrées des moyens M, NM2, M3 est telLe que Les sor- ties S11 et S31 sont au niveau Logique 0, (indiquant La défaiLlance des composants C1 et C3 correspon- dants), la sortie S de La porte OU 4 des moyens d'interconnexion I est elLe-même au niveau Logique O qui indique la défaillance totale du système simulé. (Le composant C2 est un superviseur dans L'exemple de l'application considéré). Dans cet exemple, le super- viseur C2 n'étant pas en panne, dès l'instant ti, la sortie S de la porte OU 7 est au niveau logique I (car S21= 1 et S= O) et un signal d'alarme de niveau logique 1 est fourni sur la sortie A. Si la sortie S11 est au niveau Logique È pour indiquer une défaillance du composant C1, alors que La sortie S21 du composant C2 (un superviseur dans l'exempLe d'application considéré) montre un état de bon fonctionnement (niveau Logique 1 sur La sortie S21) une alarme est déclenchée sur La sortie A de la porte ET 6. Le signal de niveau Logique 1 qui est alors présent sur la sortie de La porte ET 6 est appliqué sur l'entrée de La porte OU 7. IL en résulte que le signal de niveau Logique I sur La sortie de La porte ET 6 vient inhiber Le passage au niveau logique 0 du signal sur la sortie S de la porte OU 7. La sortie de la porte ET 6 est égâlement reliée à la porte OU 19 et un signal INVALCOMB de niveau logique 1 apparaît sur La sortie de cette porte OU 19. Ce signal indique que la séquence de signaux Logiques présente sur les entrées de simulation des moyens M1, M2, M3 doit être invalidée puisque cette séquence qui aurait dû produire sur la sortie S un signal de ni- veau logique O indiquant la défaillance du système produit en fait un signal de niveau Logique 1 indi- quant son bon fonctionnement. Les circuits d'invalidation Vl, V2, V3 dont les sorties sont reliées aux entrées de La porte OU 19 de sortie, permettent aussi d'invalider toute sé- quence, par un signal INVALCOMB de niveau Logique 1, sur La sortie de La porte OU 19, dans les conditions suivantes: Lorsqu'un signal de défaillance, de ni- veau Logique 1, est appliqué à un instant ti, sur une entrée de défaillance (teLle que E11 par exemple) aLors que La sortie du composant correspondant est déjà au niveau logique 0 à L'instant ti, ou Lorsqu'un signal de niveau Logique 1 est appliqué à un instant ti sur une entrée de réparation (E12 par exempte), *1 1 alors que ta sortie correspondante est déjà au niveau logique 1 à L'instant ti. Dans ces deux cas en effet, le signal INVALCOMB sur La sortie de La porte OU 19 passe au niveau Logique I pour indiquer que ta sé- quence correspondante ne doit pas être prise en con- sidération, puisque L'événement simulé n'a pas d'ac- tion sur te composant. La figure 3 représente schématiquement un autre mode de réalisation du dispositif de L'inven- tion. Les mêmes éléments portent Les mêmes références sur cette figure et sur ta figure 2. Les différences entre le mode de réalisation de La figure 3 et te mode de réalisation de la figure 2 portent essentiel- lement sur Les moyens d'invalidation Vi reLiés res- pectivement aux moyens de simulation Mi, ainsi que sur te circuit de sortie de ces moyens d'invaLida- tion, qui fournit, sur une sortie INVALCOMB, un si- gnal d'invalidation de niveau Logique 1, dans des conditions qui seront décrites plus toin en détail. Dans Le mode de réalisation de La figure 3, Les moyens d'invalidation Vi, tels que le moyen Vl, ne comportent plus un inverseur sur L'une des entrées de la porte ET 15 mais comprennent un inverseur 22 qui relie l'une des entrées de la porte ET 17 à la sortie de la bascule 14. Les autres éléments de con- nexion de ces moyens d'invalidation V1 sont inchan- gés. Dans ce mode de réalisation, le circuit de sortie des moyens d'invalidation, capable de fournir sur une sortie INVALCOMB, un signal d'invalidation dans certaines conditions, n'est plus constitué par une porte OU unique comme dans le mode de réalisation précédent, mais par une porte OU 23, un inverseur 24 et une porte OU 25. Les entrées de la porte OU 23 sont respectivement reliées aux sorties des moyens d'inva- lidation V1 V2, V3. La sortie de la porte OU 23 est reliée à l'entrée de l'inverseur 24. Les deux entrées de la porte OU 25 sont respectivement reliées à la sortie de l'inverseur 24 et à la sortie de la porte ET 6 des moyens d'interconnexion I. Dans cet autre mode de réalisation, Le gé- nérateur séquentiel applique des signaux représenta- tifs de panne ou de réparation sur les entrées Eik, un par un, à des instants différents. Si à un instant donné, un signal de niveau logique 1 par exemple, représentatif d'une défaillance ou panne- (qui est donc seul à cet instant), arrive sur une entrée de simulation d'un composant déjà en panne, aucun signal de niveau logique 1 n'est transmis vers la porte OU 23. Il en résulte que la sortie de cette porte OU 23 est au niveau logique O et que la sortie de l'inver- seur 24 est au niveau logique 1. Un signal d'invali- dation, de niveau logique 1, est donc fourni sur la sortie INVALCOMB de la porte OU 25. REVENDICATIONS 1. Dispositif de simulation de la défail- lance ou du bon fonctionnement d'un système compre- nant une pluralité de composants (C) interconnectés, ces composants étant soumis à des événements tels que des défaillances ou des réparations apparaissanit de façon combinée en séquences, caractérisé (en ce qu'i comprend: - un ensemble de moyens (Mi) de simutation -disposant chacun d'au moins une sortie (Sij) et d3'a annins une entrée (E k) de simulation, chaque moyen tN 3 étant un ensemble logique représentant le composant (C;) à simuler, l'état de réparation ou-de défail- lance du composant (Ci) étant représenté par un si- gnal fourni sur au moins une sortie (Sj3 du mDoyen -- (M1), ce signal ayant un premier ou un second état logique correspondant respectivement à la répara- tion ou à la défaillance du composant (C{J corroes- pondant, chaque entrée (Eik) de simulation re-cevant un signal logique de simutation ayant un premiesr ou - un deuxième état correspondant àl'événement sinulé et provoquant ou non Le changement d'état du signal sur la sortie (Sij) correspondante du circuit {M), - des moyens (I) pour interconnecter les moyens de simulation (Mi) selon une logique représentative de l'interconnexion des composants (Ci) dans le syste- me logique simulé, ces moyens d'interconnexion X3) ayant une sortie (S) fournissant un s ignal dont l'état logique est représentatif de ta réparation ou de la défaillance du système simulé. 2. Dispositif de simulation selon la reven- dication 1, caractérisé en ce qu'il comprend des moyens d'invaLidation reliés à L'ensemble des moyens CMi) de simulation, ces moyens d'invalidation fours nissant un signal (INVALCOMB) pour invalider toute 21 2567273 séquence de signaux appliqués sur les entrées (E ik) lorsque la configuration de La séquence de signaux logiques appliqués sur ces entrées ne correspond pas à une configuration souhaitée. 3. Dispositif de simulation selon la reven- dication 2, caractérisé en ce que les moyens d'inva- lidation (V) sont aussi reliés aux moyens d'intercon- nexion (I). 4. Dispositif de simulation selon la reven- 1-0 dication 3, caractérisé en ce que les moyens de simu- lation (Mi) comprennent chacun une porte ET (10) de simulation à deux entrées, L'une des entrées de cette porte ET (10) étant reliée à la sortie d'un inverseur (11) de simulation, dont une entrée (E11) peut rece- voir le signal de simulation dont l'état logique cor- respond à la défaillance du composant (CC) correspon- dant, une porte OU (12) de simulation à deux entrées, l'une des entrées (E12) de cette porte OU pouvant recevoir un signal de simulation dont L'état logique correspond à la réparation du composant (Ci) corres- pondant, l'autre entrée de cette porte OU de simula- tion étant reliée à une sortie de la porte ET (10) de simulation, un multiplexeur (13) dont une entrée est reliée à une sortie de la porte OU (12) de simula- tion, deux autres entrées du multiplexeur recevant respectivement un signal (INIT) d'initialisation ainsi qu'un signal dont le niveau logique correspond à la défaillance ou à la réparation du composant cor- respondant à l'initialisation, une bascule (14) de type (D), dont l'entrée (D) est reliée à une sortie du multiplexeur (13) et dont une entrée d'horloge (CK) reçoit des impulsions d'horloge (CKS), la sortie (Q) de cette bascule étant reliée à l'autre entrée de la porte ET (10) de simulation, cette sortie consti- tuant la sortie (S.j) du moyen de simulation (Mi) considéré. 2567273, 5. Dispositif selon La revendication 4, caractérisé en ce que Les moyens d'invalidation com- prennent pour chaque.-moyen de simuLation. CM1) un cir- cuit d'invaLidation(yV)l) comprenant Une première por- te ET (15) à deux entrées, dont une entrée (E11) peut recevoir Le signaLde simulation dont L'état Logique correspond à La défaillanc-e du composant (C1) corres- pondant, un inverseur (l.6).dontune entrée est reLiée à La sortie (Q) de La bascuLe,(D) (14)-correspondante et dont la sortie est.-re.liée à L'autre-.entrée de La première porte ET (15), une deuxième porte ET (17) dont une entrée (E12) peut recevoir Le signal de- si- mulation dont l'état-Logique correspond à La répara- tion du composant (C1) correspondant, L'autre entrée de cette deuxième porte. ET -(17) étant reliée à La sortie (Q) de la bascuLe D (14) correspondante, une porte OU (18) de sortie, à deux entrées.reLiées res- pectivement aux-sorties des première et deuxième por- tes ET (15, 17), Les moyens d'invalidationócomprenant en outre au mo-ins une' porte -OU- (19) d'invaLidation ayant des entrées respectivement reliées aux sorties des portes OU (18) de sortie des circuits d'invalida- tion (V1, V2, V3).et à une sortie de La porte OU (19) d'invalidation fournr:ssant éventueLlement--ledit si- gnaL (INVALCOMB) d'invaLidation. 6. Dispositif. selon la revendication 4, caractérisé en ce-que -les moyens d'invalidation com- prennent pour chaque-moy-ende.simulation-(M1) un cir- cuit d'invalidation--(CV1)-c comprenant une première por- te ET (15) à deux entrées, dont une entrée (E11) peut recevoir Le signal de simulation dont,l'état Logique correspond à La défaillance du composant (C1.) corres- pondant, L'autre entrées de cette première porte ET (15) étant reLiée à la sortie (Q) de La bascule D (14) correspondante, une deuxième porte ET (17) dont - - 2567273 une entrée (E12) peut îóeàvoir tL signal de simula- tion dont l'état logique correspond à La réparation du composant (C1) correspondant, un inverseur (22) dont une entrée est reliée à la sortie (Q) de la bascuLe D (14) correspondante et dont-La sortie est reliée à l'autre entrée ee la deuxième porte ET (15), une porte OU (18) de sortie, à deux entrées reliées respectivement aux sorties des première et deuxième portes ET (15,17), les moyens d'invalidation compre- nant en outre au moins une autre porte OU (23) ayant des entrées respectivement reliées aux sorties des portes OU (18) de sortie des circuits d'invalidation (V1, V2, V3), un inverseur de sortie (24) dont une entrée est reliée à une sortie de ladite autre porte OU (23), et une porte OU (25) d'invalidation dont une entrée est reliée à une sortie de l'inverseur et dont une autre entrée est reliée à une sortie des moyens d'interconnexion (I), une sortie de La porte OU (25) d'invalidation fournissant éventuellement Ledit sas gnal (INVALCOMB) d'invalidation.