Brevet FR2572869A1 — publié le 19860509

CIRCUIT DE SORTIE DE SIGNAUX RAPIDES ET SON APPLICATION A LA COMMANDE DES DISPOSITIFS A TRANSFERT DE CHARGES D'UN OSCILLOSCOPE NUMERIQUE L'invention concerne un circuit de sortie d'un circuit générateur de signaux rapides destinés à commander des charges capacitives ou résistives. Elle concerne également toute application utilisant un tel circuit, par exemple la commande de dispositifs à transfert de charges, l'adressage de mémoires numériques rapides, le traitement du signal en oscilloscopie, les dispositifs de stockage d'images... Une application de ce genre est décrite dans l'article intitulé : "P2CCD in 60 Hz oscilloscope with digital image storage" de H. DOLLEKAMP, L. ESSER, H. De JONG, PHILIPS Tech. Rev. (1982) vol. 40, nO 2/3, pages 55 à 68. I1 y est décrit un oscilloscope utilisant des dispositifs à transfert de charges pour effectuer ltéchantillonnage et la mémorisation du signal d'entrée. Un dispositif à transfert de charges est un registre à décalage pour des signaux analogiques. Sous sa forme la plus simple, il est formé d'un substrat monocristallin semiconducteur sur lequel sont placés différentes électrodes isolées du substrat par des couches d'oxydes. Le substrat est généralement du silicium et l'isolant est de l'oxyde de silicium. Sous chaque électrode apparaissent des paquets de charges, celles-ci étant injectées à l'aide d'un contact électrique sous le contrôle d'une horloge. Le dispositif à transfert de charges stocke les charges puis les transfère tout en gardant les paquets de charges isolés les uns des autres. Selon les technologies utilisées ceci nécessite de trois à quatre électrodes consécutives pour former un élément mémoire. Sur ces électrodes sont appliqués des signaux d'horloge dont la tension varie périodiquement et qui ont trois ou quatre phases selon le nombre d'électrodes. I1 se crée ainsi des puits de potentiel sous chaque électrode produisant le mécanisme de transfert d'une électrode vers la suivance.Cependant, il y a lieu d'assurer une grande capacité de stockage de charges et de réduire les effets des états du surface. Pour cela la plus grande partie de la charge est transférée dans une zone à dopage élevé près de la surface sous l'action du champ électrique auto-induit et le reste des charges est transféré dans une zone plus profonde du cristal à dopage plus faible sous l'action d'un champ électrique externe. I1 s'agit alors d'un dispositif à transfert de charges péristaltique (PCCD) qui peut encore avoir un rendement de transfert amélioré en effectuant un dopage profilé pour diminuer le rôle des états de surfaces. On obtient alors un dispositif à transfert de charges péristaltique profilé (P2CCD). Ces dispositifs ont un rendement de transfert atteignant 0,999999 et une fréquence maximale d'horloge de 1,5 GHz. Les circuits pour la génération des quatre horloges d'un dispositif P2CCD à quatre phases doivent donc délivrer des signaux ayant des transitions très rapides entre les niveaux de tension et ceci pour des charges capacitives qui sont importantes. Ainsi l'article cité indique que la fréquence maximale qu'il a été possible d'atteindre en pratique a été de 180 MHz pour une structure à quatre phases, à cause des charges capacitives entre les électrodes. Pour générer ces horloges une solution classique consiste à utiliser un circuit push-pull PNP-NPN fonctionnant en classe B. Mais un tel circuit peut se mettre à osciller lorsqu'il pilote des charges capacitives. I1 s'avère alors nécessaire de placer une résistance de faible valeur en série avec l'émetteur du transistor complémentaire pour éviter que l'étage ait une résistance d'entrée négative. D'autre part, les fréquences de transition des deux transistors complémentaires ne sont pas identiques. I1 s'ensuit que la fréquence maximale d'un tel circuit est limitée. On peut également utiliser un circuit totem-pôle. Mais celui-ci présente les mêmes inconvénients que le circuit précédent avec en outre un problème de saturation du transistor relié au potentiel le plus négatif. Dans ces deux cas les fréquences maximales atteintes restent trop basses et les consommations sont élevées. Ceci est tout à fait insuffisant pour certaines appli cations en particulier pour 1' oscilloscopie numérique. Le but de l'invention est ainsi de faire fonctionner les dispositifs à transfert de charges dans une gamme élevée de fré quences, pr-oche de leur fréquence maximale, en déterminant des circuits rapides de commande d'horloges à très faible consommation et qui soient beaucoup plus rapides que les solutions connues pour une impédance de charge donnée. Pour cela le circuit de sortie, selon l'invention, tel que défini dans le préambule est remarquable en ce qu'il comprend deux transistors à effet de champ, à canal N, à l'arséniure de gallium, montés en drain commun, les sources étant réunies séparément aux deux bornes d'un générateur de tension continue, les deux transistors étant rendus alternativement conducteur ou non-conducteur par des moyens de commande appliqués sur valeur grille, les charges capacitives ou résistives étant connectées à la jonction des drains. Selon un premier mode d'application, ce circuit de sortie est utilisé pour générer les signaux d'horloges d'un dispositif à transfert de charges utilisé pour l'acquisition et la mémorisation analogique de signaux exploités par exemple en oscilloscopie numérique ou pour stocker temporairement les signaux d'images tels que les signaux de ligne et de trame d'une image de télévision. Selon un second mode d'application, ce circuit de sortie est utilisé pour délivrer les signaux contrôle ou d'adressage de mémoires numériques rapides pour lesquelles les vitesses de fonctionnement et les charges capacitives sont élevées. En oscilloscopie numérique le fonctionnement du dispositif à transfert de charges se décompose en deux étapes. Pendant une première étape le dispositif à transfert de charges effectue l'opération de chargement comprenant l'acquisition et le stockage des échantillons du signal sous la forme de paquets de charges. A l'issue de cette étape une seconde étape, appelée opération de transport, consiste à extraire ces charges c'est-à-dire à transporter les échantillons du signal. L'opération de chargement se fait à des fréquences typi quement de l'ordre de 350 MHz et la partie du dispositif à transfert de charges concernée par l'acquisition, ctest-à-dire la zone d'acquisition, représente une charge capacitive de l'ordre de 5pF. Mais lorsque les paquets d'échantillons sont acquis il faut immédiatement les stocker dans la zone de stockage du dispositif à transfert de charges. Cette opération de stockage s'effectue simultanément et à la même fréquence que l'opération d'acquisition. Mais la charge capacitive de la zone de stockage est beaucoup plus élevée, par exemple de l'ordre de 50pF pour un dispositif à transfert de charges à 4 phases. Ceci indique que c'est la capacité de la zone de stockage qui limite les performances de ltopération de chargement. Dans la seconde étape d'un cycle élémentaire de fonctionnement la zone de stockage est lue en extrayant les paquets de charges stockés. Ceci s'effectue à une fréquence beaucoup plus basse que la précédente, de l'ordre de 500 KHz, sous une charge capacitive de l'ordre de 50pF. Les vitesses élevées de fonctionnement et les charges capacitives importantes nécessitent des courants suffisamment élevés. Par contre les consommations faibles désirées nécessitent des courants au repos très faibles Pour cela, l'invention utilise des transistors à effet de champ à l'arséniure de gallium, à canal N, montés en drain commun. Ces deux transistors sont utilisés en "interrupteur" chacun étant alternativement ouvert puis fermé. Les avantages inhérents à ce type de transistor résident dans le fait que les électrons, qui sont les porteurs majoritaires de ces transistors, ont une mobilité beaucoup plus élevée dans l'arséniure de gallium que dans le silicium. Une structure de circuit aurait pu être d'associer deux transistors à effet de champ l'un à canal N l'autre à canal P pour réaliser ce fonctionnement en interrupteur. Mais le transistor à effet de champ à canal P n'existe pas en pratique car ses performances seraient très médiocres et seraient concurrencées par un transistor à effet de champ, canal N, en silicium. L'invention utilise donc deux fois le type de transistor à canal N le plus performant, mais l'un des transistors est utilisé dans le mode de fonctionnement en inverse, - grâce à leurs caractéristiques de commande symétriques en VG5 et VGD - utilisation qui n'est pas prévue pour ce type de transistor. I1 s'agit, par exemple, des transistors CFX 32 de la Société R.T.C. LA RADIOTECHNIQUE COMPELEC, Suresnes, France. Ces transistors sont utilisés sous la forme d'un montage hybride où toutes les connexions sont les plus courtes possibles selon les techniques hyperfréquences connues de l'homme de l'art. L'invention va être décrite en détail à l'aide de dessins qui représentent figure 1 : un schéma du circuit à deux transistors à canal N selon l'invention; figure 2 : les diagrammes des temps pour l'application des signaux V1 et V2 sur les grilles G1 et G2; figure 3 : les caractéristiques ID = f(VDS), paramètrées par VGS, d'un transistor, à canal N, à l'arséniure de gallium; figure 4 : un schéma d'utilisation de circuits de sortie selon l'invention, pour piloter directement les circuits d'entrée d'horloge d'un dispositif à transfert de charges; figure 5 : un schéma d'utilisation de circuits de sortie selon l'invention, pour piloter, par l'intermédiaire de lignes à retard, les circuits d'entrée d'horloge d'un dispositif à transfert de charges; figure 6 : un schéma d'une cellule à retard, délivrant deux horloges décalées dans le temps, destinée à être utilisée selon le schéma de la figure 5; figure 7 : un schéma-bloc d'un exemple non limitatif d'application de l'invention à l'oscilloscopie numérique. On peut utiliser, par exemple, le transistor CFX 32 dont les caractéristiques, concernées par l'invention, sont les suivantes - courant de saturation drain-source IDSS = 350 mA à VDSS = 3 volts et VGS = O volt, - tension de pincement VGSoff -4 volts à VDS = 3 volts et IDS = 3 mA, - transconductance gm = 120 mA/volt à VDS = 3 volts et -1 volt Sur la figure 1 est représenté le circuit de sortie 10 pour la génération de signaux rapides. Les deux transistors T1 et T2 sont montés avec leurs drains D1 et D2 en commun. La source S1 du transistor T1 est réunie au potentiel positif +E du générateur d'alimentation, et la source 52 du transistor T2 est réunie au potentiel négatif du générateur d'alimentation qui est dans ce cas le potentiel de la masse. Le transistor T2 est ainsi connecté en direct, tandis que le transistor T1 est monté en inverse. Les grilles G1 et G2 reçoivent alternativement des tensions négatives par rapport à la masse qui bloquent (interrupteur ouvert) les transistors pendant la durée des impulsions négatives, puis les débloquent (interrupteur fermé) lorsqu'elles sont alternativement supprimées.L'impédance de charge Z est reliée entre le point commun aux deux drains et la masse. Considérons le cas où l'impédance Z est une capacité. Le mécanisme de fonctionnement est le suivant A un instant donné, supposons la capacité chargée, le transistor T1 étant bloqué (interrupteur ouvert) par une tension négative V1 = -V' appliquée sur sa grille G1. Lorsque la tention V2 appliquée sur la grille G2 croît à partir d'une valeur négative (-V), elle atteint une valeur proche de la tension de pincement du transistor et la tension drain-source du transistor T2 s'élève à la valeur +E. Dès que V2 atteint une tension proche de zéro volt, le courant dans le transistor T2 croît très rapidement et décharge la capacité à courant constant.De même, lorsque la tension V1, - égale à -V' lorsqu'elle bloque le transistor T1 - croit pour atteindre une valeur maximale égale à +E, le courant s'établit de la source vers le drain du transistor T1, jusqu'à ce que la tension du drain D1 égale la tension de grille G1. Lorsque la tension V2 passe de la valeur -V à la valeur zéro il y établissement du courant de décharge de la capacité. Lorsque la tension V1 passe de la valeur -V' à la valeur +E il y a établissement du courant de charge de la capacité. Avec une tension d'alimentation E = 6 volts les valeurs de tension à appliquer sur les grilles sont -V = -8v -V' = -4v La figure 2 représente le digramme des temps pour l'application des tensions de commande V1 et V2 qui passent alternativement d'un niveau haut à un niveau bas. Les transitions de ces deux commandes doivent être simultanées. La figure 3 représente les caractéristiques d'un transistor à effet de champ, à canal N, à l'arséniure de gallium. Le cycle de fonctionnement du transistor T2 est représenté par la courbe 2, le transistor passant d'un état bloqué (interrupteur ouvert, point û) à un état débloqué (interrupteur fermé, point +E). De même, le cycle de fonctionnement du transistor T1 est représenté par la courbe 1, le transistor passant d'un état bloqué (interrupteur ouvert, point O) à un état débloqué (interrupteur fermé, point -E). Le cycle 2 est le cycle en montage direct pour le fonctionnement du transistor T2 et le cycle 1 est le cycle en montage inverse pour le fonctionnement du transistor T1. Les passages du courant de drain d'une valeur nulle à une valeur maximale sont indiqués respectivement par les repères 11 et 22 sur les courbes 1 et 2. Ces passages, caractéristiques de la vitesse de transition du circuit de sortie, peuvent être perturbés par des éléments parasites de câblage (résistance, capacités, selfs des connexions) qui doivent être réduits au maximum selon les principes connus de l'homme de l'art. Les tensions de commande V1 et V2 peuvent être appliquées aux grilles G1 et G2 de deux manières différentes. Selon une première variante ces tensions de commande sont appliquées par une liaison capacitive. Les transistors se.pola- risent ainsi automatiquement, le courant de charge de chaque capacité de liaison alimentant le courant de grille des transistors-lors de la transition. Cette liaison capacitive présente llintérêt de ne pas nécessiter de polarisation continue des grilles, et fait que les transistors ne peuvent pas subir de détérioration par un dépassement de leurs caractéristiques maximales. Selon une seconde variante les tensions de commande V et V2 sont appliquées par une liaison directe, ce qui permet au point de polarisation dynamique de ne pas varier avec les variations moyennes du signal lorsque le dispositif de commande d'horloge passe d'une période d'acquisition et de stockage à vitesse élevée à une période de transport à vitesse plus faible. Le type de liaison qu'elle soit capacitive ou directe est déterminée dans un dispositif de commande 30 représenté sur la figure 1. Celui-ci reçoit le signal d'horloge 1 #1 qu'il qu'il met en forme et amplifie pour commander le circuit de sortie 10 selon les signaux V1 et 2 déjà décrits et avec la liaison directe ou capacitive choi- sie. Le circuit de sortie 10 délivre alors le signal rapide d'horloge 1 Un exemple non limitatif d'utilisation d'un tel circuit va consister à délivrer les horloges nécessaires au fonctionnement d'un dispositif à transfert de charges dans le cadre d'une application en oscilloscopie numérique. D'autres applications telles que l'adressage et le contrôle de mémoires numériques rapides, ou le fonctionnement de dispositifs de stockage d'images sont dans le cadre de l'invention. La figure 4 représente un schéma délivrant les horloges nécessaires au fonctionnement d'un dispositif à transfert de charges 40 à quatre phases. Celui-ci comprend une zone d'acquisition 41 et une zone de stockage 42. Cette dernière comprend par exemple 128 éléments mémoire de stockage déjà décrits, qui nécessitent chacun quatre phases pour fonctionner. Ces quatre phases 4 > î' #2, #1,#2 4 > î' Q 2 2 agissent toutes sur les 128 éléments de stockage donnés dans cet exemple. La zone d'acquisition 41 reçoit une seule horloge H. Pour disposer des cinq horloges H, 1' 4 > 2' #1, #2 4 > 2 on utilise cinq structures, telles que déjà décrites, composées d'un dispositif de commande 30 suivi d'un circuit de sortie 10.Les horloges H, #1 #2, 4 > î' #2, 2 sont obtenues à partir des horloges h, #1, #2, #1, "2 qui sont délivrées par un.générateur non représenté sur le schéma. Le signal d'entrée x(t) est traité par le dispositif à transfert de charges 40 qui délivre en sortie le signal de sortie s(t). Les horloges 1 et 2 sont obtenues après l'inversion respectivement des signaux #1 et #2. Selon le schéma de la figure 4, le circuit de sortie 10 est directement connecté au dispositif à transfert de char ges. Dans ce cas le circuit de sortie 10 a sur sa sortie la charge purement capacitive du dispositif à transfert de charges, ce dernier ne dissipant pas de puissance. Le circuit de sortie 10 selon l'invention consomme alors une puissance égale à P = C.f.VCC2 où C est la valeur de la capacité f est la fréquence de fonctionnement V c est l'excursion crête-crête de la tension. cc A fréquence nulle le circuit de sortie 10 ne consomme que la puissance dissipée dans les deux transistors par les courants de fuite qui sont très faibles. I1 est bien évident que si la valeur de la capacité C diminue, ceci a pour conséquence d'obtenir des vitesses plus élevées et des consommations plus faibles. Ainsi pour une capacité C = 50pF le circuit de sortie fonctionne à une fréquence de 250 MHz pour une puissance dissipée de 500 mW. A fréquence nulle la puissance dissipée est de 50 mW. Pour mettre en oeuvre un nombre plus restreint de circuits de sortie 10 il est possible d'intercaler une ligne à retard 45 entre le circuit de sortie 10 et les entrées d'horloges du dispositif à transfert de charges 40. Ce mode de réalisation est représenté sur la figure 5. Dans ce cas pour délivrer les horloges H, f 2 1' 4 > 2 on utilise trois circuits de sortie 10. Le schéma de la ligne à retard est représenté sur la figure 6. Il s'agit d'une cellule passe-tout qui est une cellule en T ponté dérivée en m bien connue de l'homme de l'art. Elle est constituée de deux inductances 51 et 58 en série présentant une mutuelle inductance M. Une capacité 53 est connectée aux deux points extrêmes des deux inductances mises en série. Au point commun des deux inductances est connectée une capacité 54 reliée à la masse. Une autre structure, analogue à celle-ci, ayant deux inductances 56 et 57 et deux capacités 58 et 59 est mise en série avec la première structure. La deuxième structure a en sortie une résistance de charge 50 dont la valeur est égale à la résistance caractéristi que des structures. Le signal d'horloge 1 après son passage dans le dispositif de commande 30 puis le circuit de sortie 10 pénètre dans la ligne à retard 45 par la borne 55. Les deux horloges 1 et et 4 > 2 pour le dispositif à transfert de charges, sont délivrées respectivement au point commun des inductances 51 et 52 et à celui des inductances 56 et 57. Le retard entre les horloges 1 et 2 est ainsi fixé à une valeur constante par exemple à 1 ns dans le cas d'un fonctionnement à 250 MHz. Les capacités 54 et 59 sont représentées en pointillé sur le schéma de la figure 6 car elles correspondent aux capacités d'entrée des circuits d'horloges du dispositif à transfert de charges. Ces capacités sont ainsi exploitées pour la réalisation de la ligne à retard. Selon ce mode d'utilisation du circuit de sortie 30 celui-ci a en sortie une impédance de charge qui est purement résistive. Les circuits délivrant les horloges H, 4 > , ml > f z 2 selon les figures 4 ou 5 sont représentées par le circuit d'horloges 60 sur le schéma de la figure 7, qui représente un exemple d'utilisation de l'invention dans un oscilloscope numérique. Le signal d'entrée x(t) entre dans un amplificateur 61 suivi du dispositif à transfert de charges 40 puis d'un convertisseur analogique-numérique 62, suivi d'une mémoire numérique 63 puis d'un convertisseur numériqueanalogique (N/A) 64. Celui-ci attaque la voie verticale d'un tube à rayons cathodiques 65. Une base de temps 66 délivre les signaux d'hor loge h, 91 et et 4 > 2 et de synchronisation au circuit d'horloge 60, au convertisseur A/N 62, à la mémoire numérique 36 et au tube à rayons cathodiques 65. L'opération de lecture du dispositif à transfert de charges s'effectuant à une vitesse relativement peu élevée les convertisseurs A/N et N/A ainsi que la mémoire numérique peuvent avoir des performances moyennes. Ainsi le convertisseur analogique-numérique peut être le convertisseur AS 1202 de la Société Analog Devices, le convertisseur numérique-analogique peut être le convertisseur NE 5018 de la Société Signetics et la mémoire numérique peut être la mémoire MCM 51 LO1 P45 de la Société MOTOROLA. Le circuit de sortie selon l'invention vient d'être plus particulièrement décrit dans le cas d'une application à ltoscil- loscopie numérique. I1 peut également être utilisé pour délivrer des signaux d'adressage et/ou de contrôle d'une mémoire numérique rapide qui peutselle-même être utiliséeenosciîloscopie numérique. De même, le circuit de sortie peut être utilisé dans des dispositifs de stockage d'images utilisant par exemple des dispositifs à transfert de charges. REVENDICATIONS 1. Circuit de sortie d'un circuit générateur de signaux rapides destinés à commander des charges capacitives ou résistives, caractérisé en ce qu'il comprend deux transistors à effet de champ,- à canal N, à l'arséniure de gallium, montés en drain commun, les sources étant réunies séparément aux deux bornes d'un générateur de tension continue, les deux transistors étant rendus alternativement conducteur ou non-conducteur par des moyens de commandes, appliqués sur leur grille, issus du circuit générateur de signaux rapides, les charges capacitives ou résistives étant connectées à la jonction des drains. 2. Circuit de sortie selon la revendication 1, caractérisé en ce que les moyens de commande délivrent des signaux de commande alternée couplés à chaque grille des transistors par une liaison continue directe. 3. Circuit de sortie selon la revendication 1, caractérisé en ce que les moyens de commande délivrent des signaux de commande alternée couplés à chaque grille des transistors par une liaison capacitive. 4. Dispositif de commande d'horloges pour l'acquisition et le stockage, et/ou le transport d'échantillons d'un signal dans un dispositif à transfert de charges selon une des revendications 1 à 3, caractérisé en ce qu'il comprend au moins un circuit de sortie relié au dispositif à transfert de charges par une liaison directe. 5. Dispositif de commande d'horloges pour l'acquisition et le stockage, et/ou le transport d'échantillons d'un signal dans un dispositif à transfert de charges selon une des revendications 1 à 3, caractérisé en ce qu'il comprend au moins un circuit de sortie relié au dispositif à transfert de charges par une ligne à retard. 6. Dispositif de commande de signaux d'adressage et/ou de contrôle d'une mémoire numérique selon une des revendications 1 à 3, caractérisé en ce qu'il comprend au moins un circuit de sortie relié à la mémoire numérique par une liaison directe. 7. Oscilloscope numérique caractérisé en ce qu'il comprend un dispositif de commande selon une des revendications 4 à 6. 8. Dispositif de stockage d'images caractérisé -en ce qu'il comprend un dispositif de commande selon une des revendications 4 à 6.