Brevet FR2570854A1 — publié le 19860328

PROCEDE ET DISPOSITIF DE TRAITEMENT DE SIGNAL La présente invention concerne un procédé et un dispositif pour obtenir la valeur numérique d'au moins une fonction mathématique, telle qu'une fonction affine (Z=Kl.X+KO), une intégration en fonction du temps (Z=INTEGALE(X.dt)). une inversion (Z=1/X), une multiplication (Z=X.Y), une division (Z.X/Y), ou une dérivation (Z=dX/dt), d'un ou plusieurs signaux analogiques d'entrée (X,Y). On connaît actuellement de nombreuses techniques permettant par exemple d'intégrer dans le temps un signal analogique. ou de l'inverser. c'est-a-dire de le transformer en un signal inversement proportionnel, ou de multiplier entre eux deux signaux analogiques, ou encore de les diviser. Ces techniques connues peuvent être regroupées selon trois catégories principales plus ou moins indépendantes. La première catégorie concerne les dispositifs et procédés qui utilisent directement les lois auxquelles obéissent les propriétés physiques de certains composants, notamment de composants électroniques, pour agir sur l'amplitude d'un ou plusieurs signaux analogiques d'entrée et produire des signaux analogiques de sortie dont l'amplitude soit représentative d'une certaine fonction mathématique du ou des signaux analogiques d'entrée. Une première difficulté liée a l'emploi de ces techniques est que les caractéristiques physiques des composants utilisés ne sont pas modifiables ni reproductibles a souhait et une seconde difficulté est la nécessité de prendre des dispositions particulières pour que les performances des circuits de ce type ne soient pas altérées par des paramètres non pertinents par rapport aux opérations visées. comme la température ou le vieillissement par exemple. La seconde catégorie concerne les techniques essentiellement basées sur des relations mathématiques. On connaît notamment, dans cette catégorie. plusieurs procédés permettant d'obtenir le produit de deux signaux analogiques d'entrée X et Y, et en particulier - les multiplicateurs paraboliques. dans lesquels le produit X.Y est obtenu grace a la relation (X+Y)2-(X-Y)2-4XY. - les multiplicateurs logarithmiques, dans lesquels le produit X.Y est obtenu grâce å la relation Exp (Ln (X)+Ln(Y))=X.Y - les multiplicateurs statistiques. dans lequels les signaux X et Y sont transformés en des phénomènes présentant des probabilités P(X) et P(Y), et dans lesquels le produit X.Y est obtenu par la corrélation de ces phénomènes. å laquelle est attachée une probabilité P(X).P(Y) - les multiplicateurs a division de temps dans lesquels est réalisé un découpage temporel conduisant å la définition de paramètres temporels T et K, et dans lesquels le produit X.Y est obtenu sur la base de la relation X.(T+KY)-X.(T-KY)= 2K.X.Y Les techniques de cette seconde catégorie sont assez variées et ne présentent pas toutes la même précision ni les mêmes possibilités d'application. Elles ont néanmoins l'inconvénient assez général de ne pouvoir être mises en oeuvre que par des dispositifs de structure relativement complexe, de faire assez largement et directement appel aux propriétés physiques des composants utilisés, susceptibles de subir l'influence de paramètres indésirés. de conduire généralement a la production d'un signal de sortie analogique qu'il est souvent nécessaire de convertir ensuite en un signal numérique et/ou d'être difficilement mises en oeuvre dans des circuits intégrés. La troisième catégorie concerne les techniques utilisant des conversions analogiques-numériques. Pour obtenir par exemple le produit de deux signaux analogiques d'entrée, on procède sabord, selon ces techniques, å une conversion de ces signaux en des signaux numériques intermédiaires qui les représentent, puis a l'élaboration1 au moyen d'une unité arithmétique et logique, d'un signal numérique de sortie. obtenu a partir de ces signaux numériques intermédiaires et représentatif du produit. Les dispositifs et procédés de ce type ont l'avantage de ne pas faire appel directement a des# lois physiques pour l'obtention du signal de sortie, qui présente en conséquence une certaine indépendance vis-a-vis de certains paramètres parasites. Néanmoins1 ces dispositifs et procédés ont l'inconvénient de nécessiter le recours a une unité arithmétique et logique qui représente un coût supplémentaire. La présente invention a pour but de proposer une technique qui s'apparente aux seconde et troisième catégories å la fois, et qui tire parti des avantages attachés aux techniques correspondantes et/ou élimine certains au moins de leurs inconvénients ou limitations. L'invention repose essentiellement sur la mise en évidence du fait que certains convertisseurs analogiques-numériques sont utilisables comme des opérateurs mathématiques susceptibles d'agir directement sur un ou plusieurs signaux analogiques en les transformant ou en les combinant selon une fonction choisie. Le dispositif de l'invention, permettant d'obtenir la valeur numérique d'au moins une fonction mathématique, telle qu'une fonction affine (Z=Kl.X+KO), une intégration en fonction du temps (Z=INTEGRALE(X.dt)), une inversion (Z=1/X), une dérivation (Z=dXJdt), une multiplication (Z=X.Y), ou une division (Z=X/Y), a un ou plusieurs signaux analogiques d'entrée (X,Y) dont l'un au moins constitue un signal à traiter, et comprenant des moyens de conversion pour effectuer une conversion analogique-numérique et des moyens opérateurs pour réaliser ladite fonction mathématique, est essentiellement caractérisé en ce que ces moyens de conversion et ces moyens opérateurs comprennent en commun au moins un convertisseur analogique-numérique, dit à balance de charge, dans lequel au moins le signal à traiter et un signal de comparaison sont accumulés algébriquement l'un avec l'autre pendant plusieurs intervalles de temps successifs, et dans lequel l'un des signaux à traiter et de comparaison est. pour son accumulation, appliqué avec une polarité contrôlée de manière que le signal résultant des accumulations tende vers zéro, ou reste voisin de zéro, ladite valeur numérique étant au moins fonction. pour un nombre d'accumulations donné. du nombre des accumulations du signal a polarité contrôlée qui ont été effectuées avec une polarité déterminée. Contrairement aux techniques de la troisième catégorie évoquée ci-dessus, l'application d'un opérateur mathématique å un signal a traiter est, dans le dispositif de l'invention, réalisée directement par le convertisseur analogique-numérique, sans qu'il soit nécessaire de recourir å une unité arithmétique et logique. L'invention est applicable avantageusement. mais non exclusivement, au cas ou le signal de sortie final souhaité est un signal numérique. Le dispositif de l'invention peut ainsi comprendre un convertisseur analogique-numérique å balance de charge, dit convertisseur å référence haute, qui utilise en tant que signal de comparaison un signal de référence ayant une amplitude connue au moins égale å l'amplitude moyenne du signal å traiter, ladite valeur numérique étant alors une fonction de la différence, pour un nombre d'accumulations donné, entre le nombre d'accumulations du signal de référence effectuées avec une polarité positive et le nombre d'accumulations du signal de référence effectuées avec une polarité négative. Ce convertisseur analogique-numérique à balance de charge et à référence haute comprend alors avantageusement - des moyens de sommation pour former de façon itérative, au cours d'opérations successives, un signal de sommation obtenu a chaque opération comme la somme algébrique d'un signal de sommation antérieur issu de l'opération précédente, du signal a traiter par ce convertisseur, et du signal de référence appliqué avec la polarité positive ou négative qui permet da rendre minimale l'amplitude du signal de sommation, et - des moyens de comparaison et de commande pour comparer a un seuil prédéterminé une partie au moins du signal de sommation et pour délivrer un signal indicateur å deux états possibles, dépendants du résultat de la comparaison, et dont chacun correspond å la polarité avec laquelle le signal de référence doit être accumulé. Le dispositif de l'invention peut aussi comprendre un convertisseur a balance de charge. dit convertisseur à référence basse, qui utilise en tant que signal de comparaison un signal de référence ayant une amplitude connue au plus égale a l'amplitude moyenne du signal å traiter supposé non constamment nul, ladite valeur numérique étant alors une fonction de la différence, pour un nombre d'accumulations donné, entre le nombre d'accumulations du signal a traiter effectuées avec une polarité positive et le nombre d'accumulations du signal a traiter effectuées avec une polarité négative. Ce convertisseur analogique-numérique å balance de charge et a référence basse comprend alors avantageusement - des moyens de sommation pour former de façon itérative. au cours d'opérations successives. un signal de sommation obtenu å chaque opération comme la somme ~ algébrique d'un signal de sommation antérieur issu de l'opération précédente, du signal de référence, et du signal a traiter par ce convertisseur appliqué avec la polarité positive ou négative qui permet de rendre minimale l'amplitude du signal de sommation, et - des moyens de comparaison et de commande pour comparer a un seuil prédéterminé une partie au moins du signal de sommation et pour délivrer un signal indicateur a deux états possibles, dépendants du résultat de la comparaison, et dont chacun correspond a la polarité avec laquelle le signal a traiter doit être accumulé. Le dispositif de l'invention peut aussi comprendre un convertisseur à balance de charge qui utilise en tant que signal a traiter un premier signal analogique d'entrée et en tant que signal de comparaison un second signal analogique d'entrée, ladite fonction étant alors représentée par le quotient de ces deux signaux analogiques d' entrée. Le dispositif de l'invention peut être un dispositif, du type a division de temps, pour combiner entre eux, par exemple sous la forme d'un produit ou d'un quotient, au moins deux signaux analogiques d'entrée, - comprenant: un premier circuit de traitement conçu pour recevoir, en tant que signal a traiter par luie le premier signal d'entrée au moins, et pour définir des premiers et des seconds intervalles de temps liés par une fonction affine a la valeur de ce premier signal; des moyens d'inversion de polarité susceptibles d'être commandés par le premier circuit pour adopter l'un ou l'autre d'au moins deux états possibles selon l'intervalle de temps considéré et délivrer corrélativement au moins un signal analogique irltermédialre représentatif du second signal d'entrée pendant les premiers intervalles de temps. et représentatif du second signal d'entrée inversé en polarité pendant les seconds intervalles de temps; et un second circuit de traitement propre a utiliser, en tant que signal a traiter par lui et à intégrer ce signal intermédiaire au moins, et propre å fournir un signal de sortie représentatif de la combinaison des signaux d'entrée, et dans lequel l'un au moins des premier et second circuits comprend au moins un convertisseur analogique numérique d'un type précédemment décrit. Dans un tel dispositif å division de temps pour former une combinaison, telle qu'un produit ou un quotient, d'au moins deux signaux analogiques d'entrée dans laquelle le premier signal au moins intervient au numérateur, le premier circuit de traitement peut comprendre un convertisseur analogique-numérique à balance de charge et a référence haute, les premiers et seconds intervalles de temps étant alors respectivement définis par les intervalles de temps au cours desquels le signal de référence est, dans ce convertisseur, accumulé avec une première polarité et avec la polarité opposée. Dans un dispositif å division de temps pour former une combinaison, telle qu'un produit ou un quotient. d'au moins deux signaux analogiques d'entrée dans laquelle le premier signal au moins intervient au dénominateur, le premier circuit de traitement peut comprendre un convertisseur analogique-numérique a balance de charge et å référence basse, les premier et second intervalles de temps étant alors respectivement définis par les intervalles de temps au cours desquels le signal å traiter est, dans ce convertisseur, accumulé avec une première polarité et avec la polarité opposée. Dans un dispositif å division de temps pour former une combinaison, telle qu'un produit ou un quotient. d'au moins deux signaux analogiques d'entrée dans laquelle le second signal au moins intervient au numérateur, le second circuit de traitement peut comprendre un convertisseur analogiquenumérique a balance de charge et a référence haute connecté de manière å accumuler1 en tant que signal å traiter par lui, le signal intermédiaire au moins, le signal numérique délivré par ce convertisseur constituant alors, sur une période déterminée, une représentation numérique de la combinaison des premier et second signaux. Dans un dispositif å division de temps pour former une combinaison, telle qu'un produit ou un quotient, d'au moins deux signaux analogiques d'entrée dans laquelle le second signal au moins intervient au dénominateur, le second circuit de traitement peut aussi comprendre un convertisseur analogique-numérique a balance de charge et å référence basse connecté de manière a accumuler. en tant que signal de référence1 un signal de référence affecté de la polarité du signal intermédiaire et, en tant que signal å traiter par lui, le second signal d'entrée. le signal numérique délivré par ce convertisseur constituant alors, sur une période déterminée. une représentation numérique de la combinaison des premier et second signaux. Dans de tels dispositifs å division de temps, le signal indicateur délivré par le premier circuit de traitement est de préférence appliqué aux moyens d'inversion de polarité. dont l'état est commandé en fonction de l'état de ce signal indicateur. Pour fournir une information numérique1 le dispositif de l'invention peut comprendre un compteur recevant le signal indicateur délivré par le circuit de traitement ou le second circuit de traitement et opérant ou non un comptage positif ou négatif selon l'état de ce signal indicateur, la variation, sur un intervalle de temps donné. du total numérique contenu dans ce compteur étant alors représentative. en amplitude au moins, de l'intégrale, sur cet intervalle de temps, d'une fonction du signal d'entrée ou de la combinaison des signaux d'entrée. Le dispositif de l'invention. appliqué a l'obtention de la valeur numérique d'au moins une fonction d'au moins deux signaux analogiques d'entrée, comprend essentiellement au moins un premier et un second convertisseurs analogiquenumérique montés en cascade et opérant respectivement un traitement des premier et second signaux analogiques. le signal de sortie du premier convertisseur étant utilisé pour modifier le traitement du deuxième signal par le deuxième convertisseur en fonction du résultat du traitement du premier signal par le premier convertisseur. Les dispositifs de l'invention sont susceptibles de nombreuses applications et sont notamment applicables å la mesure d'une grandeur électrique et en particulier au comptage d'une puissance ou d'une énergie alternative. Un procédé conforme a l'invention, pour obtenir la mesure de l'inverse d'un signal analogique d'entrée non nul, comprend les étapes consistant à : - élaborer, au cours de chacune des opérations d'un ensemble d'opérations itératives, un signal de sommation partielle, en ajoutant algébriquement, å un signal de sommation complète issu d'une opération itérative précédente, un signal de référence d'amplitude au plus égale a l'amplitude moyenne du signal d'entrée, - détecter la polarité de ce signal de sommation partielle. - élaborer un nouveau signal de sommation complète. en ajoutant algébriquement, audit signal de sommation partielle, le signal d'entrée accumulé avec une polarité inverse de celle de ce signal de sommation partielle, et - produire un signal indicateur å au moins deux états possibles. représentatif de la polarité du signal de sommation partielle, la différence, å l'issue d'un nombre donné d'opérations itératives, entre le nombre des signaux indicateurs produits dans un premier état et le nombre des signaux indicateurs produits dans un second état étant liée a la mesure de l'inverse du signal analogique d'entrée Un autre procédé conforme a l'invention, permettant de multiplier entre eux deux signaux analogiques d'entrée. comprend les étapes consistant A: - élaborer, au cours de chacune des opérations d'un premier ensemble d'opérations itératives, un signal de sommation partielle d'un premier type, en ajoutant algébriquement, a un signal de sommation complète d'un premier type issu d'une opération itérative précédente du premier ensemble, le premier signal d'entrée, - détecter la polarité de ce signal de sommation partielle de premier type, - élaborer un nouveau signal de sommation complète de premier type, en ajoutant algébriquement, audit signal de sommation partielle de premier type, un premier signal de référence d'amplitude au moins égale a l'amplitude moyenne du premier signal d'entrée et accumulé avec une polarité inverse de celle de ce signal de sommation partielle de premier type, - élaborer, au cours de chacune des opérations d'un second ensemble d'opérations itératives, un signal de sommation partielle d'un second type, en ajoutant algébriquement, a un signal de sommation complète d'un second type issu d'une opération itérative précédente du second ensemble, le second signal d'entrée accumulé avec une polarité dépendant a la fois de sa polarité propre et de la polarité dudit signal de sommation partielle de premier type, - détecter la polarité de ce signal de sommation partielle de second type, - élaborer un nouveau signal de sommation complète de second type, en ajoutant algébriquement, audit signal de sommation partielle de second type, un second signal de référence d'amplitude au moins égale a l'amplitude moyenne du second signal d'entrée et accumulé avec une polarité inverse de celle de ce signal de sommation partielle de second type, et - produire un signal indicateur å au moins deux états possibles, représentatif de la polarité dudit signal de sommation partielle de second type, la différence, a l'issue d'un nombre donné d'opérations itératives. entre le nombre des signaux indicateurs produits dans un premier état et le nombre des signaux indicateurs produits dans un second état étant liée å la mesure du produit des deux signaux analogiques d'entrée Un autre procédé conforme å l'invention, permettant de diviser entre eux deux signaux an#alogiques d'entrée, comprend les étapes consistant a:: - élaborer, au cours de chacune des opérations d'un premier ensemble d'opérations itératives, un signal de sommation partielle d'un premier type, en ajoutant algébriquement, å un signal de sommation complète d'un premier type issu d'une opération itérative précédente du premier ensemble, un premier signal de référence d'amplitude au plus égale a l'amplitude moyenne du premier signal d'entrée, - détecter la polarité de ce signal de sommation partielle de premier type, - élaborer un nouveau signal de sommation complète de premier type, en ajoutant algébriquement, audit signal de sommation partielle de premier type, le premier signal d'entrée accumulé avec une polarité inverse de celle de ce signal de sommation partielle de premier type, - élaborer. au cours de chacune des opérations d'un second ensemble d'opérations itératives, un signal de sommation partielle d'un second type, en ajoutant algébriquement, å un signal de sommation complète d'un second type issu d'une opération itérative précédente du second ensemble, le second signal d'entrée, détecteur la polarité de ce signal de sommation partielle de second type, - élaborer un nouveau signal de sommation complète de second type, en ajoutant algébriquement, audit signal de sommation partielle de second type, un second signal de référence d'amplitude au moins égale å l'amplitude moyenne du premier signal d'entrée et accumulé avec une polarité inverse de celle de ce signal de sommation partielle de second type, et produire un signal indicateur a au moins deux états possibles, représentatif de la polarité dudit signal de sommation partielle de second type, le second signal d'entrée étant accumulé avec une polarité dépendant de la polarité du signal de sommation partielle de premier type, ou le premier signal de référence étant accumulé avec une polarité dépendant de la polarité du signal de sommation partielle de second type, la différence, å l'issue d'un nombre donné d'opérations itératives, entre le nombre des signaux indicateurs produits dans un premier état et le nombre des signaux indicateurs produits dans un second état étant liée a la mesure du quotient des signaux analogiques d'entrée Différents modes particuliers de réalisation de l'invention seront décrits ci-apres, a titre indicatif et nullement limitatif, en référence aux dessins annexés, parmi lesquels:: la figure 1 est un schéma d'un premier convertisseur analogique-numérique utilisable pour la mise en oeuvre de l'invention; les figures 2 å 4 sont des schémas de dispositifs de multiplication suivant différents modes de réalisation de l'invention; les figures 5 et 6 sont des schémas d'inverseurs suivant deux modes de réalisation de l'invention; les figures 7 et 8 sont des schémas de diviseurs suivant deux modes de réalisation de l'invention; la figure 9 est un schéma -d'un dispositif, conforme a l'invention, pour obtenir la mesure du produit des inverses de deux signaux analogiques d'entrée;; les figures iOa a lOd sont des diagrammes, en fonction du temps, de signaux internes de convertisseurs analogiques-numériques utilisables pour la mise en oeuvre de l'invention; la figure 11 est un schéma de montage particulier du dispositif de multiplication de la figure 3; la figure 12 est un schéma d'un convertisseur analogique-numérique a capacités commutées utilisable pour la mise en oeuvre de l'invention; - les figures 13 et 14 sont des diagrammes en fonction du temps de signaux de commande de deux convertisseurs correspondant à deux modes de réalisation distincts du convertisseur suivant la figure 12;; - la figure 15 est un diagramme en fonction du temps de signaux d'horloge et de commande élaborés dans un circuit d'horloge utilisé pour le fonctionnement du convertisseur de la figure 12; - la figure 16 représente ce même circuit d'horloge; et - la figure 17 est un schéma d'un circuit logique du convertisseur de la figure 12. Sur les figures, les éléments identiques ou fonctionnellement équivalents sont désignés par les mêmes références La présente invention concerne essentiellement l'utilisation de certains convertisseurs analogiques-numériques pour appliquer directement au moins un opérateur mathématique a au moins un signal analogique. Les convertisseurs analogiques-numériques utilisables sont ceux dans lesquels un signal de comparaison, en particulier un signal de référence d'amplitude connue, est ajouté algébriquement, de façon itérative, au signal a traiter. de manière que le signal cumulé résultant de la somme algébrique tende vers zéro1 ou reste voisin de zéro, et dans lesquels par conséquent les participations respectives, dans l'élaboration du signal c#umulé, du signal de comparaison et du signal a traiter, se compensent.La présente invention repose sur l'utilisation du fait que la conversion analogique-numérique effectuée, qui conduit a l'obtention de nombres, traduit en fait un processus de compensation du signal de comparaison et du signal a traiter, dans lequel les amplitudes et les polarités de ces signaux interviennent au cours du temps suivant des fonctions relativement élaborées. La figure 1 représente un premier type de convertisseur à balance de charge-l utilisable dans le cadre de l'invention. Ce convertisseur 1 comprend deux entrées la, lb. recevant l'une un signal analogique å traiter E1. l'autre un signal analogique de comparaison, par exemple un signal de référence R1 d'amplitude connue. L'un au moins des signaux, par exemple le signal de référence R1, peut être appliqué å des moyens d'inversion de polarité. tels qu'un amplificateur inverseur 2a fournissant un signal -R1, et un commutateur commandé 2b relié å un intégrateur 4 a travers une résistance 3b; ce commutateur 2b est susceptible de relier l'intégrateur 4 a l'entrée lb. soit directement, soit a travers l'inverseur 2a, de manière que cet intégrateur reçoive soit le signal R1 soit le signal -R1.L'autre signal, E1, est appliqué au même intégrateur 4 å travers une autre résistance 3a. Si les résistances 3a et 3b sont égales, l'intégrateur 4 intègre donc, selon la position du commutateur 2b, soit un signal total El+Rl, soit un signal total El-Rls La sortie de l'intégrateur 4 est reliée a une entrée d'un détecteur de polarité constitué par exemple par un comparateur 5 dont l'autre entrée est à la masse. La sortie du comparateur 5 est reliée à l'entrée D d'une bascule bistable 6 dont l'entrée CK reçoit un signal d'horloge à fréquence fixe et dont la sortie Q délivre un signal logique Q1 utilisé comme signal de commande du commutateur 2b. Le signal dont la polarité est contrôlée par le signal Q1. c'est-å-dire en l'occurence le signal de référence R1, a une amplitude (constante dans le cas d'un signal de référence tel que R1) au moins égale à l'amplitude moyenne de l'autre signal, c'est-a-dire å celle du signal E1 en l'occurence. De préférence, le signal å polarité contrôlée a même une amplitude au moins égale å l'amplitude maximale de l'autre signal. Le fonctionnement de ce convertisseur est le suivant supposons que les signaux B1 et R1 soient positifs, le signal -R1 étant ainsi négatif, et que le convertisseur soit dans une configuration dans laquelle le signal intégré par l'intégrateur 4, initialement non chargé, soit le signal E1+R1. Le détecteur de polarité 5 détecte alors un signal intégré de polarité positive et l'impulsion suivante du signal d'horloge fait changer d'état le signal Q1' qui commande alors le commutateur 2b vers sa position pour laquelle le signal intégré devient E1-R1. Il se produit de la sorte un équilibre tel que, si l'on diminue d'une unité un total TOT1 pour chaque commande d'intégration du signal E1+R1. et si l'on augmente d'une unité ce total TOT1 pour chaque commande d'intégration du signal El-Rl, l'accroissement du total TOT1(N) pendant un nombre N assez grand d'impulsions d'horloge satisfait a l'équation R1. TOT1(N)=N.E1 Dans l'utilisation normale du convertisseur 1, le nombre N est fixé a l'avance, le signal de comparaison est effectivement un signal de référence R1 d'amplitude constante, et le total TOT1(N) est utilisé comme une indication numérique de la mesure du signal E1, puisque E1=R1.TOT1(N)/N. Cependant, si ce convertisseur reçoit. au lieu du signal de référence R1, un signal de comparaison constitué par un second signal analogique E2 dont l'amplitude est supérieure à celle du signal E1, mais constante ou non et connue ou non, il apparaît que le total TOT1(N) peut être utilisé comme une indication numérique du quotient E1/Ez, donnée par l'égalité : E1/E2=TOT1(N)/N. On conviendra pour la présente description de désigner par le terme générique de convertisseur a balance de charge tout convertisseur analogique-numérique dont le fonctionnement fait apparaître une compensation réciproque des signaux reçus par ce convertisseur gracie au choix périodique. å fréquence contrôlée, de la polarité de l'un de ces signaux. Si l'un des signaux a une amplitude constante, ce signal sera dénommé signal de référence.Si le signal de référence, qui constitue un signal de comparaison pour l'autre signal analogique reçu, jouant le rôle de signal å traiter, a une amplitude supérieure a celle de ce signal a traiter, c'est la polarité du signal de référence qui est contrôlée, et le convertisseur est dit wå référence haute"; si par contre le signal de référence a une amplitude inférieure å celle du signal å traiter, c'est la polarité du signal å traiter qui est contrôlée, et le convertisseur est dit zà référence basse Le principe général de conversion analogique-numérique a balance de charge est connu. en particulier par l'article "Switched-Capacitor Technique improves A-D Conversion" paru dans la revue ZElectronics", page 149, le 2 Juin 1982, et des convertisseurs a balance de charge peuvent adopter des formes de réalisation assez diverses. Un mode de réalisation différent de celui de la figure 1 est décrit en référence a la figure 12, le fonctionnement de cet autre convertisseur étant illustré aux figures lOa a lOd. Bien que la description qui suit renvoie aux figures îOa à 10d pour faciliter la compréhension des dispositifs illustrés aux figures 11 et 2 a 9, ces derniers peuvent utiliser des convertisseurs à balance de charge de réalisation quelconque. Comme un convertisseur a référence haute qui serait conforme à la figure 1, le convertisseur 1 de la figure 2 reçoit le signal d'entrée E1 et utilise un signal de référence R1 dont l'amplitude est au moins égale a la valeur moyenne du signal E1 et de préférence au moins égale a l'amplitude du plus grand signal E1 admissible Ce convertisseur fonctionne, comme le convertisseur de la figure 1, suivant une processus itératif selon lequel le signal a traiter E1 et le signal de référence R1 sont accumulés de façon itérative l'un avec l'autre la polarité du signal de référence R1 étant choisie a chaque itération de manière que le signal résultant de l'accumulation reste voisin de zéro. Cependant. au lieu d'accumuler en même temps les signaux E1 et R1 comme le convertisseur de la figure 1, le convertisseur 1 de la figure 2, s'il est conforme au mode de réalisation préféré décrit ci-après en référence aux figures 10 et 12, accumule les signaux E1 et R1 pendant des intervalles de temps qui ne se recouvrent pas. Plus précisément, si l'on désigne par N le numéro de l'itération, le convertisseur 1 de la figure 2 produit d'abord a chaque itération un signal de sommation partielle SSP1(N) obtenu en ajoutant algébriquement le signal d'entrée E1 à un signal de sommation complète SSC1(N-1) issu de l'itération précédente, puis un nouveau signal de sommation complète SSC1(N) obtenu comme la somme algébrique du signal de sommation partiel SSP1(N) et du signal de référence appliqué avec la polarité opposée a la polarité ql(N) du signal SSP1(N). Le temps séparant deux accumulations successives du signal d'entrée et le temps séparant deux accumulations successives du signal de référence sont de préférence égaux et constants. Par la suite, on désignera par polarités (éventuellement sous la forme abrégée Npol.M) une grandeur associée au signe d'un signal et susceptible de prendre les valeurs +1 et -1, et l'on désignera par P11 P2, et q1 (N) les polarités respectives des signaux E1, E2, et SSP1(N). Initialement, on choisit par exemple SSC1 (O) égal å zéro, et la figure 10a représente une configuration dans laquelle SSP1(1)=E1; q1(1)=+i; SSC1(1)=E1-R1 SSP1(2)=2E1-R1; q1(2)=-1; SSC1(2)=2E1 SSP1(3)=3E1; qu(3)=+1; SSC1(3)=3E1-R1 SSP1(4)=4E1-R1; q1(4)=+1; SSC1(4)=4E1-2R1 SSP1(5)=5E1-2R1; q1(5)=+1; SSC1(5)=5E1-3R1 Le convertisseur 1 produit des signaux logiques Q1(N), tels par exemple que Q1(N)=1 si q1 (N) +1 et Ql(N)=O si ql(N)=-l. Le signal Q1 constitué par la série des signaux Q1(N) commande un commutateur 7 recevant soit un second signal E21 soit le signal de polarité opposée -E2 délivré par un amplificateur-inverseur 8 ou par tout autre inverseur de polarité. La sortie du commutateur commandé 7 est reliée a un intégrateur 9 qui intègre donc, au cours de chaque cycle d'élaboration d'un nouveau signal de sommation complète. soit le signal E2, soit le signal de polarité opposée -E2. Le signal analogique de sortie de l'intégrateur 9 est alors. pour des raisons qui seront exposées en référence a la figure 3, représentatif du produit E1. E2. La figure 3 représente un montage utilisant deux convertisseurs å balance de charge et a référence haute et fournissant un signal numérique représentatif de la mesure de l'intégrale du produit E1.E2 ou de ce produit. Le premier convertisseur 1, l'amplificateur inverseur 8, et le commutateur 7, sont utilisés, dans le schéma de la figure 3, comme ils l'étaient dans le schéma de la figure 2. Le deuxième convertisseur 10 est semblable au premier convertisseur 1 mais s'en distingue essentiellement par le fait que son signal d'entrée n'est pas un signal d'entrée indépendant E2 semblable à B1 mais un signal d'entrée tantôt égal a E21 tantôt égal a -E2 suivant la valeur prise par le signal Q1 qui pilote le commutateur 7. Le deuxième convertisseur 10 utilise un signal de référence R2 homologue du signal R1, et produit un signal Q2 homologue du signal Q1 et lié aux polarités q2 (N) des signaux de sommation partielle successifs SSP2(N), homologues des signaux SSP1(N). Le signal Q2 pilote un compteur ou, plus avantageusement, un compteur-décompteur 11. Par exemple, la valeur 1 du signal Q2 augmente d'une unité le total contenu dans le compteur-décompteur 11, et la valeur O le diminue d'une unité. La variation, pour un nombre d'itérations donné. du total contenu dans le compteur-décompteur est une indication numérique de la mesure du produit E1.E2 ou de son intégrale1 cette indication étant d'autant plus précise que le nombre d'itérations est grand. L'organigramme de la page 41 représente, de façon synthétique. le fonctionnement du dispositif de la figure 3. Dans cet organigramme N désigne le numéro de l'itération; SSC1(N) désigne le signal de sommation complète du convertisseur 1 à la Né me itération; SSC2(N) désigne le signal de sommation complète du convertisseur 10 a la Neme itération; SSP1 (N) désigne le signal de sommation partielle du convertisseur 1 a la Né me itération; SSP2(N) désigne le signal de sommation partielle du convertisseur 10 a la Neme itération; TOT1(N) désigne le contenu, a la Neme itération, d'un compteur-décompteur homologue du compteur 11, mais qui recevrait le signal de sortie Q1 du premier convertisseur 1, Q1 étant le signal logique associé a la polarité q1(N) du signal SSP1(N);; TOT2(N) désigne le contenu, å la Neme itération, du compteur réversible 11; R1 et R2 désignent respectivement les signaux de référence des premier et second convertisseurs; lE, et IEZI désignent les amplitudes respectives des signaux E1 et E2, satisfaisant aux relations 1E1l = E1. (polarité de E1) = E1.p1 et IE21 = E2. (polarité de E2) = E2.p2 N1 et N1 représentent, pour les N opérations itératives, les nombres respectifs des opérations pour laquelle ql est positif et de celles pour lesquelles q1 est négatif. Comme le montre la ligne ~RESULTAT1 de cet organigramme, le produit E1.E2, supposé constant pendant la conversion, est proportionnel au total TOT2(N), le coefficient de proportionnalité étant égal a R1.R2/N. On peut donc choisir d'utiliser un montage tel que celui de la figure 3 soit en lisant périodiquement la valeur de TOT2(N) pour une valeur prédéterminée de N au dela de laquelle le processus peut être repris a partir de la phase "INITIALISATION", soit en laissant N croître indéfiniment, ou tout au moins jusqu'à une valeur pour laquelle E1 et/ou E2 ont subi des variations sensibles par rapport a leurs valeur initiales. Dans les deux casa le total TOT2(N) est proportionnel a l'intégrale #u produit E1.E2 pour la durée du processus. Cependant, si la lecture du total TOT2(N) est faite pour une valeur de N pour laquelle le produit E1.E2 nta que peu ou pas du tout changé par rapport a sa valeur initiale1 le total TOT2(N) est aussi représentatif, a la constante multiplicative R1.R2/N près0 de ce produit E1#E2. En effet, comme le montre la justification du résultat présenté dans l'organigramme de multiplication1 le dispositif de la figure 3 conduit a l#égalité: TOT1(N)=N#E1/R1; or, on peut écrire TOT1(N) sous la forme: TOT1(N)=N1±N1-, expression dans laquelle N1 et Ni sont, pour N itérations, les nombres respectifs d'itérations a signal de sommation partielle positif et a signal de sommation partielle négatif;N1+ et Nî apparaissent alors comme des fonctions affines du signal E1, et, plus précisément, sont donnés par N}=N/2+N.E1/2#R1, et N1=N/2-N.E1/2 R1; Ainsi, pour un nombre N assez grand d'itérations d'égale durée, il apparaît un nombre N1 d'itérations d'un premier type, caractérisées par le fait que le signal de sommation partielle correspondant est de polarité positive, et un nombre N1 d'itérations d'un second type, caractérisées par le -fait que le signal de sommation partielle correspondant est de polarité négative, tels que la somme E2.N1±E2.N1# résultant de l'intégration de E2 pendant N1 itérations et de -E2 pendant N1 itérations est égale å N.E1.E2/R1.Cette modulation en nombres d'itérations d'égale durée est une transposition numérique de la modulation en durée d'intervalles de temps continument variables, réalisée dans des multiplicateurs a division de temps actuellement connus. L'organigramme du procédé de multiplication peut être lu en référence aux figures lOa et vioc. La figure IOa représente la formation des signaux SSC1(N) et- SSP1(N) å partir des signaux E1, R1 et de la polarité q1(N), et la figure 10c représente la formation des signaux SSC2(N) et SSP2(N) å partir des signaux E2, R2, et des polarités q1(N) et q2(N). Le fonctionnement du convertisseur 10 (figure vioc) est retardé par rapport au fonctionnement du convertisseur 1 (figure 10a) pour permettre l'utilisation par ce second convertisseur 10 de l'information de polarité ql du premier convertisseur 1. Sur ces figures lOa et lOc, on voit notamment que SSP1(l)=SSC1(O)+E1 q1(l)=+l. donc : SSC1(l)=SSP1(l)-R1 et : SSP2(1)=SSC2(O)+E2 q2(l)=+l. donc : SSC2(l)=SSP2(1)-R2 SSP1(2)=SSC1(l)+E1 q1(2)=-l. donc : SSC1(2)=SSP1(2)+R1 et : SSP2(2) =SSC2(1)-E2 Q2(2)=-1, donc : SSC2(2)=SSP2(2)+R2 La figure 4 représente un montage semblable a celui de la figure 3, mais dans lequel le signal logique de sortie Q2 associé aux polarités q2(N). est utilisé pour commander un commutateur 7b associé a un amplificateur inverseur 8b et a un intégrateur 9.Le commutateur commandé 7b effectue une commutation entre un troisième signal d'entrée E3 et le signal opposé -E3 comme le commutateur de la figure 2 pour le second signal E2 La sortie analogique de l'intégrateur 9 de la figure 4 est ainsi représentative du produit E1.E2#E3. Il est possible, de la même manière, d'obtenir une mesure numérique du produit E1 E2 E3 en remplaçant l'intégrateur 9 par un autre convertisseur a balance de charge et a référence haute tel que 10, suivi d'un compteur-décompteur tel que 11. Bien que le signal de sortie final soit sous forme analogique, ce signal n'est représentatif du produit E1.E2.E3 qu'en raison du fait que le signal numérique Q2 réalise une partition numérique. dans l'ensemble des N itérations, entre les itérations (en nombre N+2) å signal de sommation partielle positif et les itérations (en nombre N2) a signal de sommation partielle négatif. ces nombres N2 et N2 étant liés, par des fonctions affines, au produit E1. E2. et plus précisément donnés par: N2+=N/2+N.E1.E2/2 .R1.R2 et N2=N/2-N.E1.E2/2 .R1.R2; La figure 5 représente un dispositif utilisant un convertisseur analogique-numérique 12 à balance de charge et a référence basse, permettant d'obtenir la mesure numérique de l'inverse d'un signal analogique d'entrée E1. Le convertisseur 12 fonctionne de façon équivalente á celle dont fonctionne le convertisseur 1 mais se distingue essentiellement de ce dernier par le fait que les rôles des signaux d'entrée E1 et de référence R1 sont interchangés. Le convertisseur 12 utilise un signal de référence R d'amplitude inférieure a l'amplitúde moyenne du signal d'entrée E1; le signal d'entrée E1 ne doit évidemment pas être constamment nul et il est avantageux, si le signal E1 n'est jamais nul, que le signal de référence R1 ait une amplitude inférieure a l'amplitude du plus petit signal E1 w Dans ces conditions, et si le signal El a une polarité constante, le convertisseur 12 est exactement équivalent au convertisseur 1 dans lequel les signaux d'entrée E1 et de référence R1 seraient interchangés. La figure 5 représente un montage utilisable dans le cas ou le signal d'entrée n'a pas nécessairement une polarité constante. Dans ce cas, le signal de référence utilisé est par exemple le signal R1.polarité de E1, c'est-d-dire R1.p1 et le signal d'entrée utilisé est par exemple le signal positif iE1(. Ces signaux 21~pu et R1.p1 sont obtenus par exemple au moyen de deux amplificateurs inverseurs 14a, 14b délivrant les signaux -E1 et -R1 et d'un détecteur de polarité 15 recevant le signal E1 et commandant deux commutateurs 16a, 16b susceptibles d'être respectivement reliés aux signaux E1 et -E1 d'une part, R1 et -R1 d'autre part. L'organigramme de la page 42 représente, avec les notations déjà introduites, l'algorithme mis en oeuvre pour cet inversion, et fait référence a la figure lOb. Le total TOT1(N) contenu dans le compteur-décompteur Il a l'issue de N itérations est proportionnel a l'intégrale de 1/E1 pour la période de conversion, ciest-a-dire au logarithme du signal E1, ou a son inverse 1/E1 selon que ce signal évolue ou non pendant la période de conversion. La figure 6 représente un dispositif voisin du circuit de la figure 5, mais permettant d'obtenir l'intégrale d'un signal l/El sous une forme analogique. Pour cela, le compteur-décompteur 11 est remplacé par un circuit 7c-8c-9, analogue par exemple aux circuits commandés 7-8-9 ou 7b-8b-9 des figures 2 ou 4, mais alimenté par un signal constant Ro Bien que le signal de sortie fInal soit sous forme analogique, ce signal n'est représentatif de l/El qu'en raison du fait que le signal numérique Q1 réalise une partition numérique, dans -l'ensemble des N itérations, entre les itérations (en nombre N1+) a signal de sommation partielle positif et les itérations (en nombre N1) å signal de sommation partielle négatif. ces nombres N1 et N1 étant liés, par des fonctions affines, å l'inverse du signal E1, et plus précisément donnés par: N+ =N/2+N.R1/2.E1 et N1--N/2-N.R1/2 E1 La figure 7 représente un circuit comprenant les composants 12, 14a, 14b, 15, 16a, 16b déjà décrits en référence å la figure 5, et les composants 7, 8, 10 et 11 déia décrits en référence a la figure 3.Le montage de la figure 7 permet d'obtenir, sous forme numérique, une mesure de l'intégrale du rapport E2/E1,. ou une mesure de ce rapport lui-même si ce dernier est sensiblement constant pendant la conversion. L'organigramme de la page 43 représente, en référence aux figures lOb et love, l'algorithme mis en oeuvre pour cette division, le total TOT2(N) correspondant au contenu du compteur réversible 11 a la fin de la Neme itération. La figure 8 représente un circuit obtenu essentiellement en interchangeant, dans le circuit de la figure 7, les convertisseurs à références haute et basse 10 et 12 et les circuits d'entrée qui leur sont fonctionnellement associés. Le convertisseur a référence haute, en raison de ce qu'il est associé au premier signal E1, porte la référence 1, et le convertisseur à référence basse, qui est maintenant associé au second signal B2 porte la référence 13. Le convertisseur 13 utilise par exemple les signaux lE21 et R2.p2 élaborés par des composants 14c, 14d7 15a, 16c, 16d fonctionnellement identiques aux composants 14a å 16b déjà décrits aux figures 5 å 7. le signal de référence R2.P2 étant commandé en polarité par des composants 7a et 8a fonctionnellement identiques aux composants 7 et 8 déjà décrits en référence å la figure 4, et eux-mêmes commandés par le signal logique de sortie Q1 du convertisseur 1. Le montage de la figure 8 permet d'obtenir. sous forme numérique. une mesure de l'intégrale du rapport E1/E2, ou une mesure de ce rapport lui-même s'il est sensiblement constant pendant le déroulement du processus. L'organigramme de la page 44 représente, en référence aux figures 10a et 10d, l'algorithme mis en oeuvre pour cette division, le total TOT2(N) correspondant au contenu du compteur réversible 11 å la fin de la Neme opération. La figure 9 représente un circuit obtenu essentiellement par combinaison de deux convertisseurs a référence basse, c'est-a-dire, plus précisément. en combinant les composants 12 å 16b de la figure 7 avec les composants 7a, 8a, 11, 13 et 14c à 16d de la figure 8. Ce circuit permet d'obtenir, sous forme numérique. une mesure de l'intégrale du produit des inverses des signaux d'entrée E1, E2, ou de ce produit lui-même s'il est sensiblement constant sur les N itérations. L'organigramme de la page 45 représente, en référence aux figures lOb et lord, l'algorithme mis en oeuvre pour ce produit d'inverses, le total TOT2(N) correspondant au contenu du compteur réversible 11 a la fin de la Nème itération. La figure 11 représente un circuit de multiplication analogue å celui de la figure 3, mais dans lequel est prévue une inversion périodique de la polarité du premier signal d'entrée E1 et une inversion simultanée du sens de comptage du compteur réversible 11. Cette inversion de polarité est réalisée par un signal symétrique qui provient d'une horloge 17 et qui d'une part commande un inverseur de polarité 7c-8c pour E1 et d'autre part est appliqué sur une entrée d'une porte OU EXCLUSIF 18 dont l'autre entrée reçoit le signal logique Q2 du convertisseur 10 et dont la sortie commande le comptage ou le décomptage dans le compteur réversible 11. L'inversion périodique du signal E1, qui distingue le schéma de la figure 11 de celui de la figure 3, est applicable aux schémas des figures 1 a 9 et aux schémas dérivés. Cette inversion de polarité fait notamment application de l'enseignement du brevet britannique GB 1 603 650 visant å réduire au maximum les dérives lentes apparaissant dans les circuits électroniques. La figure 12 représente une forme de réalisation possible et .préférée d'un convertisseur å balance de charge et å capacités commutées utilisable pour l'invention. Ce convertisseur comporte des bornes d'entrée 26, 27 reliées a des potentiels d'entrée E+ et E tels par exemple que E±E - soit égal å E1 ou a E2, et des bornes de référence 28, 29 reliées a des potentiels de référence R+ et R tels par exemple que R soit le potentiel de terre et que R+ - R soit égal å R1 ou a R2. Ces potentiels E+, E , R+ et R peuvent être appliqués, grace a des commutateurs respectifs 19 å 22 susceptibles d'être commandés par des signaux A a C issus d'un circuit logique 25, a une première borne 30a d'une capacité d'entrée 30. L'autre borne 30b de cette capacité est reliée d'une part, à travers un commutateur 23, au potentiel de terre et d'autre part. a travers un commutateur 24, å l'entrée d'un intégrateur 4. Les commutateurs 23 et 24 sont respectivement susceptibles d'être commandés par des signaux logiques X et Y. La sortie de l'intégrateur 4 est reliée a l'entrée d'un comparateur 5 jouant le rdle de détecteur de polarité, et dont la sortie alimente l'entrée D d'une bascule bistable 6 de type D.La bascule D 6 délivre des signaux logiques Q et NON Q (ou Q barre), ces signaux étant notamment fournis au circuit logique 25. Le signal Q (représentant Q1 ou Q2) est également utilisable pour commander un comptage-décomptage dans un compteur réversible 11 ou pour piloter un autre convertisseur de même type. Ainsi, le circuit 25 d'un convertisseur tel que 10 ou 13 reçoit le signal Q1 issu d'un convertisseur tel que 1 ou 12. Une horloge (figure 16) délivre des signaux de cadencement et/ou de commande, en particulier les signaux X, Y et des signaux H et/ou ' également appliqué A l'entrée du circuit logique 25. Pour une meilleure compréhension. la description de la structure du circuit logique 25 --sera présentée après une description fonctionnelle de l'ensemble du circuit de la figure 12. Le fonctionnement de ce convertisseur est le suivant : par commande des commutateurs 19, 20, 23 et 24 d'une part et 21, 22, 23 et 24 d'autre part, le signal d'entrée E±E et le signal de référence R + -R sont transférés successivement, a travers la capacité d'entrée 30, a l'intégrateur 4 de manière a y former une accumulation de charge ou "signal de sommation", telle que SSP1, SSC1. ou SSP2. SSC2.Le détecteur de polarité 5 agit, par l'intermédiaire des signaux Q et NON Q de la bascule D 6, sur le circuit logique 25 de manière que ce dernier commande. grâce au choix adéquat de l'ordre d'actionnement des commutateurs 19 et 20 d'une part et/ou 21 et 22 d'autre part, l'application du signal d'entrée et/ou du signal de référence avec la polarité qui permet de maintenir au voisinage de zéro la charge SSC1 ou SSC2 accumulée sur l'intégrateur 4. conformément à l'enseignement de la figure 10 et des organigrammes qui s'y réfèrent La figure 13 est un diagramme des temps des signaux de commande X, Y, A, B, C et D et des signaux d'horloge H ou H' et NON -H ou NON H' d'un convertisseur, tel que celui de la figure 12, å balance de charge et a référence haute. La figure 14 est un diagramme du même type pour un convertisseur, tel que celui de la figure 12, à balance de charge et å référence basse. Pour une meilleure compréhension, les moyens d'obtention de ces signaux de commande X, Y, Ai B; C et D ne seront décrits qu'après l'utilisation qui est faite de ces derniers. Sur les figures 13 et 14, on peut voir que la durée de chacune- des opérations itératives de fonctionnement des convertisseurs a balance de charge correspond à une période du signal d'horloge H ou H'. Cette période étant normalement constante, les fonctions ou combinaisons de signaux élaborées par les dispositifs décrits sont réalisées sous la forme d'une modulation en nombre de ces opérations. entre deux types d'opérations. à savoir N1 ou N2 opérations d'un premier type et N1- ou N2- opérations d'un second type. Les signaux de commande A+ et B+ permettent d'appliquer le signal d'entrée E1 ou E2 avec une première polarité. par exemple positive, et les signaux de commande A et B permettent de l'appliquer avec la polarité opposée. par exemple négative. De même les signaux de commande C+ et Df d'une part. C et D d'autre part, permettent d'appliquer la référence R1 ou R2 avec des polarités différentes. On remarquera cependant que la possibilité d'appliquer le signal d'entrée avec des polarités différentes n'est pas nécessaire pour les convertisseurs å référence haute non pilotés. tels que le convertisseur 1 (figure îOa). et que la possibilité d'appliquer le signal de référence suivant des polarités différentes n'est pas nécessaire pour les convertisseurs a référence basse non pilotés tel que le convertisseur 10 (figure lOb). Le signal d'horloge appliqué a un convertisseur non piloté. tel que 1 ou 12, est désigné par HR tandis que le signal d'horloge appliqué a un convertisseur piloté. tel que 10 ou 13, est désigné par H'. Bien qu'ils aient été représentés en coincidence sur les figures 13 et 14 pour des raisons de concision, les signaux H et H', lorsqu'ils sont respectivement appliqués a des convertisseurs maître et esclave. tels que 1 et 10, sont déphasés d'une demi-période. le signal H' étant en retard sur le signal H. La présence de ce retard, mis en évidence sur la figure 12 par un décalage des figures 10c et 10d par rapport aux figures îOa et lOb, permet au convertisseur piloté (ou esclave) de fonctionner en prenant en compte le signal Q (Q1) délivré par le convertisseur qui le pilote (maître). Si lton désigne par P1 et P2 les signaux logiques tels que P1 = 1 si la polarité de E1 vaut + 1 P1 = O si la polarité de E1 vaut - 1 P2 = 1 si la polarité de E2 vaut + 1 P2 Os si la polarité de E2 vaut - 1. l'homme de l'art reconnaîtra que pour réaliser des circuits ayant le fonctionnement décrit. le circuit logique 25 pourra élaborer les signaux de commande A a C conformément aux équations boléennes suivantes : - pour un convertisseur maître å référence haute (tel que 1) A = X ET NON H B = Y ET NON H C = (NON Q1 ET X ET H) OU (Q1 ET Y ET H) D = (Q1 ET X ET H) OU (NON Q1 ET Y ET H) - pour un convertisseur maître å référence basse (tel que 12):: A = ((Q1 OU EX P1) ET X ET H) OU ((NON Q1 OU EX P1) ET Y ET H) B = ((NON Q1 OU EX P1) ET X ET H) OU ((Q1 OU EX P1) ET Y ET H) C = (P1 ET X ET NON H) OU (NON P1 ET Y ET NON H) D = (NON P1 ET X ET NON H) OU (P1 ET Y ET NON H) - pour un convertisseur esclave å référence haute (tel que 10 piloté par 1 ou 12): A = (Q1 ET X ET NON H') OU (NON Q1 ET Y ET NON H') B = (NON Q1 ET X ET NON H') OU (Q1 ET Y ET NON H') C = (NON Q2 ET X ET H') OU (Q2 ET Y ET H') D = (Q2 ET X ET H') OU (NON Q2 ET Y ET H'); et pour un convertisseur esclave a référence basse (tel que 13 piloté par 1 ou 12) A = ((Q2 OU EX P2) ET X ET H') OU ((NON Q2 OU EX P2) ET Y ET H') B = ((NON Q2 OU EX P2) ET X ET H') OU ((Q2 OU EX P2) ET Y ET H') C = ((NON Q1 OU EX P2) ET X ET NON HO) OU ((Q1 OU EX P2) ET Y ET NON ') D = ((Q1 OU EX B; ) ET X ET NON H') OU ((NON Q1 OU EX P2) ET Y ET NON H') Les figures 15 a 17 représentent des détails de réalisation du circuit d'horloge produisant les signaux de commande X et Y et du circuit logique 25 Ces détails sont présentés a titre purement indicatif et non limitatif, l'homme de l'art ayant non seulement la possibilité d'utiliser d'autres convertisseurs que celui de- la figure 12, en particulier celui de la figure 1, mais également la capacité sur la base de la description qui précède et des ouations qu'elle contient, de réaliser le circuit d'horloge et le circuit logique 25 de diverses manières Le circuit d'horloge produisant les signaux de commande X et Y (figure 16) comprend une horloge primaire 31, des portes logiques OU EXCLUSIF inversé 32. 33, des inverseurs 34, 35, une porte OU 36, une porte OU EXCLUS-IF 37, et des portes ET 38 a 40, ces portes étant interconnectées comme le montre la figure 16. L'horloge primaire 31 délivre des signaux périodiques symétriques Ho a H3 (figure 15), la fréquence du signal H1 étant égale a la moitié de celle du signal How celle de H2 étant égale a la moitié de celle de H1, et celle de H3 étant égale à la moitié de celle de H2. L'agencement des portes 32 a 40 permet d'obtenir des signaux H4 et H5 (figures 15 et 16) donnés par H4=((H0=H1) OU H2) et H5 ((H1=H3) OU EX (NON H1 ET H2)) Les signaux X et Y sont donnés par X = H4 ET H5, et Y = H4 ET NON H5 Enfin, le signal H est obtenu par une division par deux de la fréquence du signal NON H5. Le circuit logique 25 d'un convertisseur maître à référence haute comprend des portes ET 41 å 48, des inverseurs 49 et 50, et des portes OU 51 et 52 interconnectes comme le montre la figure 17, pour délivrer. à partir des signaux X. Y, H, et Q18 les signaux de commande A å D satisfaisant aux équations présentées ci-dessus. Un circuit logique 25 pour convertisseur esclave à référence haute pourrait être réalisé de façon analogue en prévoyant que ses signaux A et B soient obtenus comme sont obtenus les signaux D et C sur la figure 17, mais en utilisant NON H' au lieu de H, et que ses signaux C et D soient obtenus comme sont obtenus les signaux C et D sur la figure 17, mais en utilisant Q1 au lieu de Q2 et H'au lieu de H. Comme le montrent les équations justifiant les résultats donnés dans les différents organigrammes, ces résultats apparaissent exclusivement comme des fonctions de nombres et de signaux de référence. En conséquence. ces résultats ne font pas directement appel aux -propriétés physiques des circuits utilisés, lesquels n'ont pour contrainte que de fonctionner suivant les algorithmes présentés. En revanche. toute instabilité incontrôlée des signaux de référence R1 et R2 doit être évitée. Le découpage du nombre total N d'itérations d'égale durée en deux ensembles de par exemple N1 et N itérations, réalisé par les différents circuits présentés, est une transposition numérique de la modulation en durée d'intervalles de temps continument variables, réalisée dans des multiplicateurs a division de temps. Les convertisseurs a balance de charge, qui réalisent cette modulation en nombre indépendamment des autres transformations mathématiques qu'ils appliquent (inversion. intégration. etc.) peuvent être montés en série les uns derrière les autres en nombre théoriquement aussi grand que nécessaire pour réaliser des fonctions plus complexes que de simples produits ou quotients de deux signaux. Contrairement au cas des multiplicateurs classiques réalisant une modulation analogique du temps, dans lesquels la conversion en fréquence du signal analogique de sortie suppose l'emploi d'une capacité métrologique dont les variations au cours du temps peuvent altérer la précision de l'indication numérique du produit, le signal de sortie d'un multiplicateur conforme å la figure 3 de l'invention est exempt de toute dépendance de ce type, la fréquence d'un signal d'horloge étant susceptible d'être obtenue avec une très grande précision. De plus, les capacités utilisées dans un convertisseur à balance de charge pouvant être de faible valeur, le dispositif de l'invention peut être réalisé sous forme de circuit intégré. Les dispositifs de multiplication de l'invention, en particulier celui de la figure 3, sont notamment utilisables pour la réalisation de compteurs d'électricité, tels que les compteurs domestiques d'énergie électrique, les deux signaux d'entrée étant alors respectivement représentatifs d'une tension électrique et du courant associé. Compte tenu du fait que dans cette application, les signaux analogiques multipliés entre eux sont des signaux variables, et plus précisément sinusoïdaux, la fréquence des itérations doit être choisie à une valeur sensiblement supérieure a celle de ces signaux. Dans la pratique. une fréquence d'itération environ mille fois supérieure å la fréquence de la tension et du courant suffit pour obtenir la précision de mesure généralement requise. L'homme de l'art pourra, sans sortir du cadre de l'invention, apporter de nombreuses modifications aux modes de réalisation particuliers décrits ci-dessus, y compris les modifications exposées ci-après. Dans le cas d'au moins deux convertisseurs tels que 1 et 10, dont l'un est maître et l'autre esclave, il est possible par exemple, en particulier si les signaux E1 et E2 ne varient pas a la même fréquence, d'utiliser pour le convertisseur esclave un signal horloge H' de fréquence supérieure å, et par exemple multiple de, la fréquence du signal horloge H du convertisseur maître. Chaque signal de sortie Q1 du convertisseur maître contrôle alors le fonctionnement du convertisseur esclave pour plusieurs itérations de ce dernier. D'autre part, et bien que la description ait fait référence au compteur 11 comme étant un compteur réversible, l'utilisation d'un compteur non réversible est également possible. En effet, le nombre d'itérations N étant compté. ainsi par exemple que le seul nombre N2 de ces itérations pour lesquels le signal de sommation partielle est positif, le nombre N2 des itérations pour lesquels le signal de sommation partielle est négatif n'a pas besoin d'être compéé, puisqu'il d'être compté, puisqu'il est égal a la N-N2. Par ailleurs la description utilise largement les expressions lle signal de référence " et "le signal d'entrée" et la figure 10 montre, pour chaque itération l'application d'un seul signal de référence8 tel que R1 ou R2 et d'un seul signal d'entrée tel que E1 ou E2. Néanmoins8 l'application "du signal de référence R1 ou R20 peut être réalisée8 de façon équivalente, par exemple par l'accumulation de N signaux de référence d'amplitude R1/M ou R2/M, ou par l'accumulation, une seule fois pour M itérations8 d'un signal de référence d'amplitude R1.M ou R2.#8 14 étant un entier. De même8 le signal d'entrée peut être appliqué plus ou moins d'une fois par itération.Il importe seulement que les signaux dentée et de référence se compensent l'un l'autre et que l'amplitude, le nombre d'accumulations et/ou la polarité du signal de référence soient contrôlés8 ainsi que le nombre d'accumulations et/ou la polarité du signal d'entrée. Enfin, l'enseignement de la présente invention ne limite pas l'application de celle-ci aux seules fonctions mathématiques explicitement décrites, mais concerne de façon générale l'application des convertisseurs analogique-numérique à fonctionnement itératif a l'obtention de fonctions de signaux analogiques autres que la valeur numérique de la mesure de ces signaux. A titre d'exemple supplémentaire, l'organigramme de la page 46 présente un procédé permettant l'obtention de la valeur numérique de la dérivée d'un signal analogique. Ce procédé, conduisant également à une modulation suivant une fonction affine, peut être combiné selon des combinaisons analogues å celles qui ont été présentées dans la description ci-dessus, de manière par exemple à conduire å #des fonctions telles que : INTEGRALE((dE1/dt).(dE2/dt).dt) ou INTéGRALE (E2.dt/(dE1/dt)), etc.,, expressions dans lesquelles E1 et E2 représentent deux signaux analogiques et t le temps. De même, la dérivée seconde du signal E1 pourrait être obtenue de façon analogue en accumulant, au cours d'itérations successives, le signal E1 périodiquement pris avec une polarité positive-, puis négative. puis négative, puis a nouveau positive. PRODUIT : E1.E2 à partir de El et E2 INITIALISATION N=O; SSCl(O)=O; SSC2(O)=O TOT1(O); TOT2(0)=0 R1 supérieur à lE1 moyen; R2 supérieur a IEZI moyen ITERATION DEBUT INCREMENTER N SSP1(N)=SSC1(N-1)+E1 q1(N)=polarité de SSP1(N) SSC1(N)=SSP1(N)-q1(N) R1 TOT1(N)=TOT1(N-1)+q1(N) (facultatif) SSP2(N)=SSC2(N-1)+q1(N) E2 q2(N)=polarité de SSP2(N) SSC2(N)=SSP2(N)-q2(N).R2 TOT2 (N)=TOT2(N-1)+q2(N) RETOUR AU DEBUT ET/OU LECTURE DE TOT2(N) POUR N SUPERIEUR A 1 RESULTAT E1.E2=TOT2(N).R1.R2/N FIN JUSTIFICATION DU RESULTAT N.E1-R1.TOT1(N) est assimilable à 0, d'ou TOT1(N)=N.E1/R1 Si l'on pose TOT1(N)=N1±N1-, on a donc: N+1=N/2+N.E1/2R1 et N1-=N/2-N.E1/2R1 E2.N1±E2.N1-R2.TOT2(N)étant également assimilable å o. on a: E2.(N/2+N.E1/2R1)-E2.(N/2-N.E1/2R1)-R2.TOT2(N)=0 d'où E1.E2=TOT2(N).R1.R2/N INVERSION: 1/El a partir de El INITIALISATION N=O; SSC1(0)=0 TOT1(O)=O;R1 inférieur à |E1| moyen ITERATION DEBUT INCREMENTER N SSP1(N)=SSC1(N-1)+R1.poîarité de (E1) q1(N)=polarité de SSP1(N) SSC1(N)=SSP1(N)-q1(N).|E1| TOT1(N)=TOT1(N-1)+q1(N) RETOUR AU DEBUT ET/OU LECTURE DE TOT1(N) POUR N SUPERIEUR A 1 RESULTAT 1/E1=TOT1(N)/N.R1 FIN JUSTIFICATION DU RESULTAT N.R1.(polarité de (E1))-|E1|.TOT1(N)=0 d'où TOT1(N)=N.R1.pol(E1)/|E1|=N.R1/E1 et TOT1(N)/N.R1=l/E1 QUOTIENT :: E2/E1 partir de El et E2 INITIALISATION N=O; SSC1(O)=O; SSC2(0).=0 TOT1(O)=O; TOT2(0)=0 R1 inférieur à |E1| moyen, R2 supérieur a jE21 moyen ITERAT ION DEBUT INCREMENTER N SSP1(N)=SSC1(N-1)+R1.polarité de (E1) q1(N)=polarité de SSP1(N) SSC1(N)=SSP1(N)-q1(N).|E1| TOT1(N)=TOT1(N-1)+q1(N) (facultatif) SSP2(N)=SSC2(N-1)+q1(N).E2 q2(N)=polarité de (SSP2(N) SSC2(N)=SSP2(N)-q2(N).R2 TOT2(N)=TOT2(N-1)+q2(N) RETOUR AU DEBUT ETZOU LECTURE DE TOT2(N) POUR N SUPERIEUR A 1 RESULTAT E2/E1=TOT2(N) .R2/N.R1 FIN JUSTIFICATION DU RESULTAT N.R1.pol(E1)-|E1|.TOT1(N)=0 d'où TOT1(N)=N-.R1/E1 TOT1(N)=N1±N1- avec N+1=N/2+N.R1/2E1 et N1=Nï2-N.R1/2E1 E2.(N/2+N.R1/2E1)-E2. (N/2-N.R1/2E1)-R2 .TOT2(N)=0 d'où E2/E1 = TOT2(N).R2jN.R1 QUOTIENT : E1/E2 å partir de El et E2 INITIALISATION N=O; SSC1(0)=0; SSC2(O)=O TOT1 (O)=O; TOT2(O)=O R1 supérieur à |E1| moyen;R2 inférieur à jE21 moyen ITERATION DEBUT INCREMENTER N SSP1(N)= SSC1(N-1)+E1 ql(N)=polarité de SSP1(N) SSC1(N)= SSP1(N)-q1(N) R1 TOT1(N)=TOT1(N-1)+q1(N) (facultatif) SSP2(N)=SSC2(N-1)+q1(N).R2.polarité de (E2) q2(N)=polarité de SSP2(N) SSC2(N)= SSP2(N)-q2(N).|E2| TOT2(N)=TOT2(N-1)+q2(N) RETOUR AU DEBUT ET/OU LECTURE DE TOT2(N) POUR N SUPERIEUR A 1 RESULTAT E1/E2=TOT2(N).R1/N.R2 FIN JUSTIFICATION DU RESULTAT N.E1-R1.TOT1(N)=0, d'où TOT1(N)=N.E1/R1 TOT1(N)=N1±N1- avec N+1=N/2+N.E1/2R1 et N1=N/2-N.E1/2R1 R2.pol(E2).(N/2+N.E1/2R1)-R2.pol(E2).(N/2-N.E1/2R1)-|E2|.TOT2(N)=0 dot gE2l.TOT2(N)=N.El.R2.pol(E2)/R et E1/E2=TOT2(N) .R1/N.R2 PRODUIT DES INVERSES : 1/Eî.E2 a partir de El et E2 INITIALISATION N=O; SSC1(O)=O; SSC2~0)=0 TOT1(O)=O; TOT2(O)=O R1 inférieur à |E1| moyen;R2 inférieur à |E2| moyen ITERATION DEBUT INCREMENTER N SSP1(N)=SSC1(N-1)+R1.polarité de (E1) q1(N)=polarité de SSP1(N) SSC1(N)=SSP1(N)-q1(N).|E1| TOT1(N)=TOT1(N-1)+q1(N) (facultatif) SSP2(N)=SSC2(N-1)+q1(N).R2.polarité de (E2) q2(N)=polarité de (SSP2(N)) SSC2(N)=SSP2(N)-q2(N) lE2 TOT2(N)=TOT2(N-1)+q2(N) RETOUR AU DEBUT ET/OU LECTURE DE TOT2(N) POUR N SUPERIEUR A 1 RESULTAT 1/E1.E2=TOT2(N)/N.R1.R2 FIN JUSTIFICATION DU RESULTAT N.Rl.pol(El)-lEll.TOTl(N)=O, d'où TOT1(N)=N.R1/E1 TOT1(N)=N1±N1- avec N1+=N/2+N.R1/2E1 et N1=N/2-N.R1/2E1 R2.pol(E2).(N/2+N.R1/2E1)-R2.pol(E2).(N/2-N.R1/2E1)-|E2|.TOT2(N)=@ d'où |E2|.TOT2(N)=(N.R1.R2.pol(E2))/E1 et 1/E1.E2=TOT2(N)/N.R1.R2 DERIVATION : dElZdt a partir de El INITIALISATION N=O; SSC1(0)=0 TOT1(O)=O; R1 supérieur a gdE1/dtl moyen ITERATION DEBUT INCREMENTER N SSP1(N)=SSC1(N-1)+E1 si N pair SSP1(N)=SSC1(N-1)-E1 si N impair q1(N)=polarité de SSP1(N) SSC1(N)=SSP1(N)-q1 R1 TOT1(N)=TOT1(N-1)+q1 RETOUR AU DEBUT ET/OU LECTURE DE TOT1(N) POUR N SUPERIEUR A 2. RESULTAT dE1/dt=2.TOT1(N).R1/N FIN JUSTIFICATION DU RESULTAT N.(E1(à t+dt)-E1(à t))/2.dt-R1.TOT1(N) est assimilable å zéro, c'est à dire : N.dE1/dt-2.R1.TOT1(N)=0 REVENDICATIONS 1. Dispositif pour obtenir la valeur numérique d'au moins une fonction mathématique, telle qu'une fonction affine (Nl=(N/2Rl).El+(N/2)), une intégration en fonction du temps (R1.TOT1(N)/N=INTEGR.(E1.dt)), une inversion (TOT1(N)/N.R1=1/E1), une dérivation (2.TOT1(N).R1/N=dE1/dt), une multiplication (TOT2(N) .R1.R2/N=E1.E2), ou une division (TOT2(N).R1/N.R2=E1/E2), d'un ou plusieurs signaux analogiques d'entrée (E1, E2) dont l'un au moins constitue un signal à traiter, comprenant des moyens de conversion pour effectuer une conversion analogique-numérique et des moyens opérateurs pour réaliser ladite fonction mathématique, caractérisé en ce que ces moyens de conversion et ces moyens opérateurs comprennent en commun au moins un convertisseur analogique-numérique, dit a balance de charge (1, 10, 12, 13), dans lequel au moins le signal a traiter (E1, E2) et un signal de comparaison (R1, R2 E2) sont accumulés algébriquement l'un avec l'autre pendant plusieurs intervalles de temps successifs, et dans lequel l'un des signaux a traiter et de comparaison est, pour son accumulation, appliqué avec une polarité contrôlée de manière que le signal (SSC1, SSC2) résultant des accumulations tende vers zéro, ou reste voisin de zéro, ladite valeur numérique étant au moins fonction, pour un nombre d'accumulations (N) donné, du nombre (N1+;;N"") des accumulations du signal à polarité contrôlée qui ont été effectuées avec une polarité déterminée. 2. Dispositif suivant la revendication 1, caractérisé en ce qu'un convertisseur à balance de charge du dispositif, dit convertisseur à référence haute (1, 10), utilise en tant que signal de comparaison un signal de référence (R1, R2) ayant une amplitude connue au moins égale a l'amplitude moyenne du signal å traiter, ladite valeur numérique étant alors une fonction de la différence, pour un nombre d'accumulations (N) donné, entre le nombre (N1) d'accumulations du signal de référence effectuées avec une polarité positive et le nombre (N1) d'accumulations du signal de référence effectuées avec une polarité négative. 3. Dispositif suivant la revendication 2, caractérisé en ce que le convertisseur analogique-numérique á balance de charge et å référence haute comprend - des moyens de sommation (4) pour former de façon itérative, au cours d'opérations successives, un signal de sommation (SSC1(N), ' SSC2(N)) obtenu à chaque opération comme la somme algébrique d'un signal de sommation antérieur issu de l'opération précédente (SSCl(N-l), SSC2(N-l)), du signal (E1, E2) a traiter par ce convertisseur, et du signal de référence (R1, R2) appliqué avec la polarité positive ou négative Y qui permet de rendre minimale l'amplitude du signal de sommation, et - des moyens de comparaison et de commande (5, 6)- pour comparer a un seuil prédéterminé une partie au moins du signal de sommation et pour délivrer un signal indicateur (Q1 Q2) å deux états possibles, dépendants du résultat de la comparaison, et dont chacun correspond å la polarité avec laquelle le signal de référence doit être accumulé. 4. Dispositif suivant l'une quelconque des revendications 1 a 3, caractérisé en ce qu'un convertisseur a balance de charge du dispositif, dit convertisseur a référence basse (12, 13), utilise en tant que signal de comparaison un signal de référence (R1, R2) ayant une amplitude connue au plus égale à l'amplitude moyenne du signal a traiter supposé non constamment nul, ladite valeur numérique étant alors une fonction de la différence, pour un nombre d'accumulations (N) donné, entre le nombre (N1) d'accumulations du signal å traiter effectuées avec une polarité positive et le nombre (N1) d'accumulations du signal à traiter effectuées avec une polarité négative. 5. Dispositif suivant la revendication 4, caractérisé en ce que le convertisseur analogique-numérique à balance de charge et à référence basse comprend - des moyens de sommation (4) pour former de façon itérative, au cours d'opérations successives, un signal de sommation (SSC1(N). SSC2(N)) obtenu a chaque opération comme la somme algébrique d'un signal de sommation antérieur issu de l'opération précédente (SSC1(N-1), SSC2(N-1)). du signal de référence (R1, R2), et du signal (E1, E2) à traiter par ce convertisseur appliqué avec la polarité positive ou négative qui permet de rendre minimale l'amplitude du signal de sommation, et - des moyens de comparaison et de commande (5, 6) pour comparer à un seuil prédéterminé une partie au moins du signal de sommation et pour délivrer un signal indicateur (Q1' Q2) à deux états possibles. dépendants du résultat de la comparaison, et dont chacun correspond a la polarité avec laquelle le signal à traiter doit être accumulé. 6. Dispositif suivant la revendication 1, caractérisé en ce qu'un convertisseur a balance de charge du dispositif utilise en tant que signal å traiter un premier signal analogique d'entrée (E1; E2) et en tant que signal de comparaison un second signal analogique d'entrée tE2; E1), ladite fonction étant représentée par le quotient de ces deux signaux analogiques d'entrée. 7. Dispositif, du type à division de temps, pour combiner entre eux au moins deux signaux analogiques d'entrée. comprenant: un premier circuit de traitement (1. 12) conçu pour recevoir, en tant que signal å traiter par lui, le premier signal d'entrée (E1) au moins, et pour définir des premiers et des seconds intervalles de temps liés par une fonction affine å la valeur de ce premier signal; des moyens d'inversion de polarité (7; 25, 19, 20; 25, 21, 22) susceptibles d'être commandés par le premier circuit pour adopter l'un ou l'antre d'au moins deux états possibles selon l'intervalle de temps considéré et délivrer corrélativement au moins un signal analogique intermédiaire représentatif du second signal d'entrée (E2) pendant les premiers intervalles de temps, et représentatif du second signal d'entrée inversé en polarité (-E2) pendant les seconds intervalles de temps; et un second circuit de traitement (10, 13) propre à utiliser, en tant que signal å traiter par lui et a intégrer ce signal intermédiaire au moins, et propre a fournir un signal de sortie (Q2) représentatif de la combinaison des signaux d'entrée. caractérisé en ce qu'il est conforme à l'une quelconque des revendications 1 å 6, l'un au moins desdits premier et second circuits de traitement comprenant au moins un convertisseur analogique numérique å balance de charge. 8. Dispositif suivant la revendication 7 combinée å l'une quelconque des revendications 2 et 3, pour former une combinaison, telle qu'un produit ou un quotient, d'au moins deux signaux analogiques d'entrée dans laquelle le premier signal (E1) au moins intervient au numérateur, caractérisé en ce que le premier circuit de traitement comprend un convertisseur analogique-numérique a balance de charge et å référence haute (1), et en ce que les premiers et seconds intervalles de temps sont respectivement définis par les intervalles de temps au cours desquels le signal de référence est, dans ce convertisseur, accumulé avec une première polarité et avec la polarité opposée. 9. Dispositif suivant la revendication 7 combinée å l'une quelconque des revendications 4 et 5, pour former une combinaison, telle qu'un produit ou un quotient, d'au moins deux signaux analogiques d a entrée dans laquelle le premier signal (E1) au moins intervient au dénominateur, caractérisé en ce que le premier circuit de traitement comprend un convertisseur analogique-numérique a balance de charge et a référence basse (12), et en ce que les premiers et seconds intervalles de temps sont respectivement définis par les intervalles de temps au cours desquels le signal a traiter est, dans ce convertisseur, accumulé avec une première polarité et avec la polarité opposée. 10. Dispositif suivant la revendication 7 combinée à l'une quelconque des revendIcations 2, 3 et 8, pour former une combinaison, telle qu'un produit ou un quotient, d'au moins deux signaux analogiques d'entrée dans laquelle le second signal (E2) au moins intervient au numérateur , caractérisé en ce que le second circuit de traitement comprend un convertisseur analogique numérique à balance de charge et a référence haute (10) connecté de manière à accumuler, en tant que signal å traiter par lui, le signal intermédiaire au moins, le signal numérique délivré par ce convertisseur constituant ~ alors, sur une période déterminée, une -représentation numérique de la combinaison des premier et second signaux. 11. Dispositif suivant la revendication 7 combinée à l'une quelconque des revendications 4, 5 et 9, pour former une combinaison, telle qu'un produit ou un quotient, d'au moins deux signaux analogiques d'entrée dans laquelle le second signal (E2) au moins intervient au dénominateur, caractérisé en ce que le second circuit de traitement comprend un convertisseur analogique numérique a balance de charge et à référence basse (13) connecté de manière à accumuler, en tant que signal de référence, un signal de référence affecté de la polarité (ql) du signal intermédiaire et, en tant que signal à traiter par lui, le second signal d'entrée (ex)~ le signal numérique délivré par ce convertisseur constituant alors, sur une période déterminée, une représentation numérique de la combinaison des premier et second signaux. 12. Dispositif suivant la revendication 7 combinée à l'une quelconque des revendications 3 et 5, caractérisé en ce que le signal indicateur (Q1) délivré par le premier convertisseur est appliqué aux moyens d'inversion de polarité (25, 19, 20; 25, 21, 22), dont l'état est commandé en fonction de l'état de ce signal indicateur. 13. Dispositif suivant l'une quelconque des revendications précédentes combinée a la revendication 3 ou 5, caractérisé en ce qu'il comprend un compteur (11) recevant le signal indicateur délivré par le convertisseur et opérant ou non un comptage positif ou négatif selon l'état de ce signal indicateur, la variation, sur un intervalle de temps donné, du total numérique (TOT2(N) contenu dans ce compteur étant ainsi représentative, en amplitude au moins, de l'intégrale. sur cet intervalle de temps d'une fonction du signal d'entrée ou de la combinaison des signaux d'entrée. 14. Dispositif pour obtenir la valeur numérique d'au moins une fonction d'au moins deux signaux analogiques d'entrée. caractérisé en ce qu'il comprend au moins un premier et un second convertisseurs analogique numérique montés en cascade et opérant respectivement un traitement des premier et second signaux analogiques, le signal de sortie du premier convertisseur étant utilisé pour modifier le traitement du deuxième signal par le deuxième convertisseur en fonction du résultat du traitement du premier signal par le premier convertisseur. 15. Application du dispositif suivant l'une quelconque des revendications précédentes à la mesure d'une grandeur électrique. 16. Application suivant la revendication 15 au comptage d'une puissance ou d'une énergie électrique alternative. 17. Procédé pour obtenir la mesure de l'inverse d'un signal analogique d'entrée non nul, comprenant les étapes consistant A: - élaborer, au cours de chacune des opérations d'un ensemble d'opérations itératives, un signal de sommation partielle (SSP1(N)), en ajoutant algébriquement, à un signal de sommation complète (SSC1(N-1)) issu d'une opération itérative précédente, un signal de référence d'amplitude au plus égale à l'amplitude moyenne du signal d'entrée, détecter la polarité (ql) de ce signal de sommation partielle, élaborer un nouveau signal de sommation complète. (SSC (N)) len ajoutant algébriquement, audit signal de sommation partielle, le signal d'entrée (E1) accumulé avec une polarité inverse de celle de ce signal de sommation partielle, et produire un signal indicateur (Q1) à au moins deux états possibles, représentatif de la polarité du signal de sommation partielle, la différence, à l'issue d'un nombre donné d'opérations itératives, entre le nombre des signaux indicateurs produits dans un premier état et le nombre des signaux indicateurs produits dans un second état étant liée à la mesure de l'inverse du signal analogique d'entrée. 18. Procédé pour multiplier entre eux deux signaux analogiques d'entrée, comprenant les étapes consistant à: élaborer, au cours de chacune des opérations d'un premier ensemble d'opérations itératives, .un signal de sommation partielle d'un premier type (SSP1(N)), en ajoutant algébriquement, à un signal de sommation complète d'un premier type (SSC1(N-l)) issu d'une opération itérative précédente du premier ensemble, le premier signal d'entrée (E1), détecter la polarité (gl) de ce signal de sommation partielle de premier type, élaborer un nouveau signal de sommation complète de premier type (SSC1(N)), en ajoutant algébriquement, audit signal de sommation partielle de premier type, un premier signal de référence (R1) deamplitude au moins égale à l'amplitude moyenne du premier signal d'entrée et accumulé avec une polarité inverse de celle (ql) de ce signal de sommation partielle de premier type, - élaborer, au cours de chacune des opérations d'un second ensemble d'opérations itératives, un signal de sommation partielle d'un second type (SSP2(N)), en ajoutant algébriquement1 à un signal de sommation complète d'un second type (SSC2(N-1)) issu d'une opération itérative précédente du second ensemble, le second signal d'entrée (E2) accumulé avec une polarité dépendant de la polarité (ql) dudit signal de sommation partielle de premier type, - détecter la polarité (q2) de ce signal de sommation partielle de second type, - élaborer un nouveau signal de sommation complète de second type (SSC2(N), en ajoutant algébriquement1 audit signal de sommation partielle- de second type, un second signal de référence (R2) d'amplitude au moins égale a l'amplitude moyenne du second signal d'entrée et accumulé avec une polarité inverse de celle de ce signal de sommation partielle de second type, et - produire un signal indicateur (Q2) à au moins deux états possibles représentatif de la polarité dudit signal de sommation partielle de second type, la différence1 à l'issue d'un nombre donné d'opérations itératives1 entre le nombre des signaux indicateurs produits dans un premier état et le nombre des signaux indicateurs produits dans un second état étant liée a la mesure du produit des deux signaux analogiques d'entrée. 19. Procédé pour diviser entre eux deux signaux analogiques d'entrée dont le premier au moins est non constamment nul, comprenant les étapes consistant à: - élaborer, au cours de chacune des opérations d'un premier ensemble d'opérations itératives, un signal de sommation partielle d'un premier type (SSP1(N); SSP2(N)), en ajoutant algébriquement, à un signal de sommation complète d'un premier type (SSC1(N-l); SSC2 (N-1)) issu d'une opération itérative précédente du premier ensemble, un premier signal de référence (R1;R2) d'amplitude au plus égale a l'amplitude moyenne du premier signal d'entrée (E1; E2), détecter la polarité (ql, q2) de ce signal de sommation partielle de premier type, élaborer un nouveau signal de sommation complète de premier type (SSC1(N);SSC2(N)), en ajoutant algébriquement, audit signal de sommation partielle de premier type, le premier signal d'entrée (E1; E2) accumulé avec une polarité inverse de celle de ce signal de sommation partielle de premier type, élaborer, au cours de chacune des opérations d'un second ensemble d'opérations itératives, un signal de sommation partielle d'un second type (SSP2(N); SSP1(N)), en ajoutant algébriquement, à un signal de sommation complète d'un second type (SSC2(N-1); SSC1(N-l)) issu d'une opération itérative précédente du second ensemble, le second signal d'entrée (E2;E1), détecter la polarité (q2; q1) de ce signal de sommation partielle de second type, élaborer un nouveau signal de sommation complète de second type (SSC2(N); SSC1(N)), en ajoutant algébriquement, audit signal de sommation partielle de second type, un second signal de référence (R2;; R1) d'amplitude au moins égale à l'amplitude moyenne du second signal d'entrée et accumulé avec une polarité inverse de celle de ce signal de sommation partielle de second type, et produire un signal indicateur (Q2) à au moins deux états possibles, représentatif de la polarité dudit signal de sommation partielle de second type, le premier signal de référence (R2) étant accumulé avec une polarité dépendant de la polarité (ql) du signal de sommation partielle de second type, ou le second signal d'entrée (E2) étant accumulé avec une polarité dépendant de la polarité (ql) du signal de sommation partielle de premier type (SSP1(N)), la différence, à l'issue d'un nombre donné d'opérations itératives, entre le nombre des signaux indicateurs produits- dans un premier état et le nombre des signaux indicateurs produits dans un second état étant liée å la mesure du quotient (E2/E1; E1/E2) des signaux analogiques d'entrée.