Brevet FR2567699A1 — publié le 19860117

CONVERTISSEUR Ai4ALOGIQUE-NUMERIQUE, iiOTAMMEt4T POUR COMBINER DE RECEPTION La présente invention se rapporte aux convertisseurs analogiques - numériques qui peuvent présenter une fonction de conversion logarithmique. De tels convertisseurs sont notamment utiles dans les combineurs pour réception en diversite où ils permettent de convertir en numerique les signaux d'entrée analogiques avec une grande précision malgre la très grande dynamique de ces signaux. On sait en effet que les signaux de sortie d'un récepteur, de télémesure par exemple, ont une dynamique pouvant atteindre 100 dB. Pour pouvoir faire fonctionner un combineur, il est nécessaire de mesurer le niveau de ces signaux sur toute l'échelle de réception, en particulier dans une phase d'étalonnage, lorsque le récepteur reçoit une porteuse non modulée et delivre donc du bruit sur sa sortie. Le système classique consiste à envoyer le signal de sortie sur un détecteur efficace puis à numériser les indications de ce détecteur. Ceci ne fonctionne correctement que sur une gamme beaucoup plus réduite que celle nécessaire et les résultats sont généralement très mauvais pour les signaux faibles. Pour pallier ces inconvénients, l'invention propre d'amplifier le signal de sortie du récepteur dans un amplificateur à gain réglable par pas pour attaquer à niveau constant un detecteur efficace. Le signal de sortie du détecteur est comparé à une valeur de référence et le signal de comparaison ainsi obtenu permet de commander une logique de reglage de l'amplificateur. Les signaux numériques adressés par cette logique à 1 'amplifi- cateur forment un mot binaire qui donne la mesure désirée. En echelonnant les pas de l'amplificateur selon une caractéristique logarithmique, la fonction de conversion est logarithmique, ce qui minimise le nombre de bits nécessaires pour représenter le signal sur toute l'échelle avec une terme précision. D'autres particularites et avantages de l'invention appa rairont clairement dans la description suivante présentée à titre d'exemple non limitatif et faite en regard de la figure annexee qui représente le schéma d'un mode de realisation d'un convertisseur selon l'invention. Dans ce schéma, on n'a représenté que les liaisons et les éléments fonctionnels. On a donc supprimé, pour la clarté et la compréhension du dessin, les liaisons et les éléments annexes connus de l'homme de l'art, tels que les alimentations, horloges, condensateurs de liaison et de découplage, etc. Le signal d'entrée E est appliqué de manière symétrique sur les bornes d'entrée 14 et 11 d'un amplificateur 101 de type connu 592, par l'intermédiaire de deux atténuateurs commandables. Ces atténuateurs sont formés chacun de deux résistances 102 et 103 montées en potentiomètre et d'un commutateur 104 qui selec- tionne l'entrée ou le point milieu du potentiomètre. Les valeurs des résistances sont choisies pour pouvoir atténuer le signal d'entrée de 32 dB. En effet, dans cette réalisation, on désire avoir une dynamique de 96 dB et il faut pouvoir atténuer le signal d'entrée pour ne pas avoir ou trop de bruit sur les signaux les plus faibles, ou une saturation sur les signaux les plus forts. Par ailleurs, un commutateur 105 permet d'introduire entre les bornes 4 et 11 de l'amplificateur 101 une résistance 1C6. On peut ainsi dans cette réalisation commuter le gain de l'amplificateur entre O et +32 dB. Ainsi cet étage d'entrée permet, à partir de deux signaux binaires de commande des commutateurs 1C4 et 105 d'obtenir un gain global sur le signal d'entree pouvant prendre l'une des trois valeurs - 32 dB, O et 32 dB. Le signal obtenu sur les bornes de sortie de l'amplificateur 101 est appliqué sur les bornes d'entrée 1 et 14 d'un amplificateur 111 du meme type formant un deuxième etage. Le gain de cet amplificateur 111 est commandé par un jeu de resistances 116 sélectionnées par un circuit multiplexeur 115 du type connu 4051 et introduites entre les bornes 4 et 11 de l'amplificateur. Cette sélection s'opère sous la commande de 3 signaux binaires appliqués sur les bornes d'entrée 9 à 11 du circuit 115. Les valeurs des resistances sont choisies pour obtenir toutes les valeurs de gain entre + 30 dB et + 33,5 dB par pas de 0,5 dB. Un troisième étage comportant un amplificateur 121 du même type reçoit le signal de sortie de l'amplificateur 111. Le gain de cet amplificateur est aussi fixé par un jeu de resistances 126 et un multiplexeur 125 commande par trois signaux binaires. Les valeurs des résistances 126 sont choisies pour obtenir toutes les valeurs de gain entre + 4 dB et + 32 dB par pas de 4 dB. Ainsi donc, le signal d'entree E se retrouve sur les bornes de sorties 7 et 8 de l'amplificateur 121 amplifié d'une valeur comprise entre + 2 dB et + 97,5du par pas de 0,5 dB, selon la valeur du nombre binaire de 8 bits appliqué sur les commutateurs 104 et 105 et les multiplexeurs 115 et 125. Dans cette realisation, on utilise le signal sur la borne 8, qui est appliqué sur la borne d'entrée 1 d'un circuit détecteur efficace 131, de type connu AD 536. Le signal sur la borne 7, qui est symétrique de celui sur la borne 8, peut être utilisé pour d'autres applications. Le signal de sortie disponible sur la borne 6 du circuit 131 représente donc la valeur efficace de l'amplitude du signal E multiplié par le gain des trois étages d'amplification. Cette valeur est comparée dans un comparateur 132 à une valeur de référence obtenue à partir d'une source de tension + par un potentiomètre 133. Cette valeur de référence est choisie pour être égale à la valeur de mesure lorsque le signal E est maximal et l'amplification des trois étages minimale. Pour un niveau quelconque du signal E, et une valeur quelconque du gain, la valeur de la mesure délivrée par le circuit 131 sera supérieure ou inférieure à cette valeur de référence. Le signal de sortie du comparateur 132 sera alors un chiffre binaire dont la valeur sera 1 ou O selon le résultat de la comparaison. Ce chiffre binaire est appliqué sur la borne d'entrée 6 d'un circuit logique 141 de type connu MC 14549 B. Ce circuit est un registre à approximations successives, dit SAR, qui permet d'obtenir le nombre binaire de 8 bits qui sert à commander l'amplification. Ce nombre est disponible sur les bornes de sorties 1 à 4 et 12 à 15 du circuit 141. Les bornes 12, 13, 14 sont reliés respectivement aux bornes 11, 10, 9 du circuit 115 par l'intermédiaire duquel elles commandent les pas d'amplification 0,5 dB, 1 dB et 2 dB de l'allplificateur 111. Les bornes 15, 1, 2 sont reliées respectivenient aux bornes 11, 10, 9 du circuit 125 par l'intermédiaire duquel elles commandent les pas d'amplification 4 dB, S dB et 16 dB de l'am,plifi-cateur 121.Les bornes 3 et 4 sont reliées aux entrées d'un circuit ;Oìt - ET 142 dont la sortie commande les. comirutateurs 1C4 pour obtenir une atténuation de - 32 dB. La borne 4 est, en outre, reliée au comimutateur 105 par l'intermédiaire duquel elle commande un pas d'amplification de 32 dB de l'amplificateur 101. Avec cette comoinaison, on obtient bien tous les pas de 0,5 B entre + 2 GB et + a7,5 dj. Le circuit SAR fonctionne en commandant tout d'abord une am- plification correspondant au milieu de gamme. Selon que la valeur mesurée par le détecteur 131 est supérieure ou inférieure à la valeur de référence, il commande ensuite une amplification correspondant à la moitie de la demi-Gamme où doit se trouver la valeur finale et qui a été déterminee dans la phase précédente. Ce processus, qui est très rapide, se poursuit de proche en proche jus- qu'à obtenir une valeur finale de l'amplification qui est telle que la valeur de mesure soit égale à la valeur de reférence, à 0,25 dB près. Le nombre binaire, obtenu aux bornes de sortie du SAR et disponible sur les sorties S du convertisseur, mesure alors le niveau du signal d'entree, à un transcodage près, et la courbe de numérisation est logarithmique. On pourrait bien entendu obtenir tous les genres de courbes nécessaires. Cette technique permet, en outre, de faire fonctionner le détecteur efficace 131 à un niveau constant. En effet, on sait qu'un circuit du type AD 536 est très performant mais que ses perforniances, en particulier linéarité et bande passante, dépendent beaucoup du niveau d'entrée. En gardant ce niveau constant, on obtient donc les performances les meilleures. R E V E lq D I C A T I O N S 1. Convertisseur anal ogique-numérique, notamment pour con- bineur de réception, caractérisé en ce qu'il comprend au moins un amplificateur (121) à gain réglable pour amplifierlesignal d'entree, des moyens (125, 126) pour régler le gain de cet amplificateur sous la commande d"un signal numerique, un détecteur efficace (131) pour mesurer le signal de sortie de l'amplificateur, un comparateur (132) pour comparer cette mesure à une valeur de réference, et un circuit à approximations successives (141) pour délivrer le signal numérique de commande de l'amplificateur sous la commande du signal de sortie du comparateur jusqu'a ce que la mesure soit égale à la valeur de référence, le signal numérique représentant alors la conversion en numérique du signal d'entrée. 2. Convertisseur selon la revendication 1, caractérisé en ce que les moyens de réglage du gain comprennent un reseau de résistances (126) sélectionnées par un multiplexeur (125). 3. Convertisseur selon la revendication 2,-caractérisé en ce qu'il comprend, en outre, un deuxième étage d'amplification (111, 115, 116) de même structure que le premier, et un troisieme étage comprenant un amplificateur à gain réglable (101), une résistance (106) en série avec un interrupteur (105) pour commuter ce gain entre deux valeurs, et un attenuateur (102-104) pour atténuer le signal d'entrée selon l'une des deux autres valeurs. 4. Convertisseur selon la revendication 3, caractérisé en ce que l'attenuation (102-104) permet d'atténuer le signal d'en trée de O ou de - 32 dB, que le gain de l'amplificateur du troisieme étage est commutable entre O et + 32 dB, que le gain du deuxième étage (111, 115, 116) est réglable entre + 30 et + 33,5 d par pas de G,5 dB, et que le gain du premier étage (121, 125, 126) est réglable entre + 4 et + 32 d6 par pas de 4 dB.