Brevet FR2565444A1 — publié le 19851206

PROCEDE DE VERROUILLAGE DE TRAME DANS UN SIGNAL NUMERIQUE ET DISPOSITIFS CORRESPONDANTS POUR GENERER ET RECUPERER LE VERROUILLAGE DE TRAME La présente invention concerne un procédé de verrouillage de trame dans un signal numérique transmis entre une extrémité de transmission et une extrémité de réception dans un système de transmission numérique. Le signal numérique comporte des mots de verrouillage de trame ayant un nombre prédéterminé de bits et transmis à une fréquence de trame prédéterminée. L'invention a trait également à une extrémité de transmission dans laquelle sont prévus des moyens pour générer les mots de verrouillage de trame, et à une extrémité de réception dans laquelle sont prévus des moyens pour détecter les mots de verrouillage de trame en vue de récupérer la fréquence de trame et commander une base de temps. D'une manière générale, une trame d'un signal numérique est composée d'un mot de verrouilllage suivi d'un champ d'information dans lequel sont multiplexés des signaux numériques composants à débit faible, par exemple bit à bit ou octet par octet. Dans l'extrémité de réception, le mot de verrouillage est recherché afin de synchroniser une base de temps de l'extrémité de réception avec celle de l'extrémité de transmission et ainsi retrouver des emplacements prédéterminés de bits ou d'octets assignés à chacun des signaux composants multiplexés. Dans les systèmes de transmission numériques connus, le verrouillage de trame est réputé acquis lorsque plusieurs mots de verrouillage corrects consécutifs ont été détectés, par exemple au nombre de trois. La base de temps de l'extrémité de réception est alors maintenue en fonctionnement tant qu'un nombre de mots de verrouillage incorrects consécutifs, par exemple quatre ou cinq, n'a pas été détecté ; une telle détection se traduit par une perte de verrouillage, un arrêt de la base de temps, et une reprise de verrouillage de trame selon la procédure ci-dessus. Cependant, il n'est pas exclu que le champ d'information possède lui-même une configuration de bits imitant le mot de verrouillage de trame. La détection d'une telle configuration déclenche à tort la base de temps et donc un démultiplexage erroné des signaux composants. Pour remédier à cet inconvénient, il a été proposé un brouillage synchrone de trame et un brouillage indépendant de la trame. Néanmoins ces deux solutions ne permettent pas d'éliminer toutes les possibilités de faux verrouillage. La présente invention a pour but d'éliminer la possibilité de faux verrouillage sur des imitations du mot de verrouillage dans le champ d'information d'un signal numérique, tout en conservant une partie invariable du mot de verrouillage afin d'acquérir rapidement le verrouillage de trame dans l'extrémité de réception. Une partie variable est incluse dans le mot de verrouillage afin de confirmer que le verrouillage de trame n'a pas été acquis sur des imitations du mot de verrouillage dans le champ d'information. En outre, cette confirmation ne fait appel qu'à des circuits logiques relativement simples. A cette fin, un procédé de verrouillage de trame tel que défini dans l'entrée en matière est caractérisé en ce que dans l'extrémité de transmission, chaque mot de verrouillage de trame est généré sous la forme d'une partie fixe et d'une partie variable, et en ce que dans l'extrémité de réception, le verrouillage de trame est repris dès que Xfr parties fixes consécutives correctes sont reçues, et est maintenu tant qu'au plus Xf -l parties fixes consécutives incorrectes sont reçues et au p plus y parties variables incorrectes dans k.Y mots de verrouillage de trame consécutifs sont reçues, Xf , Xf - 1, y, k et Y étant r p des nombres entiers. Selon une réalisation préférée, après la réception de Xfr parties fixes consécutives correctes, le verrouillage de trame est perdu dès que Xf parties fixes consécutives incorrectes sont p reçues ou dès qu'au moins une partie variable incorrecte dans chacune de k séquences consécutives de Y mots de verrouillage consécutifs est reçue, k étant de préférence égal à deux et Y étant de préférence égal à sept. Une extrémité de transmission pour la mise en oeuvre du procédé selon l'invention est caractérisée en ce qu'elle comprend des moyens pour générer la partie fixe à la fréquence de trame, des moyens pour générer la partie variable à la fréquence de trame et des moyens pour multiplexer la partie fixe et la partie variable dans le signal numérique afin de former un mot de verrouillage de trame. Une extrémité de réception pour la mise en oeuvre du procédé selon l'invention est caractérisée en ce qu'elle comprend des premiers moyens pour détecter la partie fixe dans le signal numérique reçu, des premiers moyens pour compter Xfr parties fixes correctes détectées consécutivement dès que le verrouillage de trame est perdu afin de bloquer une base de temps dans l'extrémité de réception dès que l'une des Xfr parties fixes correctes consécutives n'est pas détectée, des seconds moyens pour compter Xfr parties fixes incorrectes detectées consécutivement dès que le verrouillage de trame est repris afin que la base de temps soit débloquée et que les premiers moyens pour compter ne soient pas remis à zéro tant que Xf parties fixes incorrectes p consécutives ne sont pas comptées, des seconds moyens pour détecter la partie variable dans le signal numérique, et des troisièmes moyens pour compter y parties variables incorrectes dans k.Y mots de verrouillage détectés consécutivement dès que le verrouillage de trame est repris afin que la base de temps soit débloquée et que les premiers, seconds et troisièmes moyens pour compter ne soient pas remis à zéro tant que y parties variables incorrectes dans k.Y mots de verrouillage consécutifs ne sont pas comptées. D'autres avantages et caracteristiques de l'invention apparaitront plus clairement à la lecture de la description suivante de plusieurs réalisations préférées de l'invention en référence aux dessins annexés correspondants dans lesquels - la Fig. 1 montre une trame d'un signal numérique selon l'invention - la Fig. 2 est un bloc-diagramme de circuits relatifs à une génération de mots de verrouillage de trame dans une extrémité de transmission selon l'invention ; et - la Fig. 3 est un bloc-diagramme de circuits relatifs à une récupération de verrouillage de trame dans une extrémité de réception selon l'invention. En référence à la Fig. 1, il est supposé qu'une trame récurrente d'un signal numérique MIC R est composée d'un champ de synchronisation suivi d'un champ d' information. Le champ de synchronisation est occupé par m+n bits d'un mot de verrouillage de trame VT composé d'une première partie fixe VTf ayant m bits et d'une seconde partie variable VTv ayant n bits. m et n sont des entiers égaux ou supérieurs à l'unité. En pratique, m est compris entre 8 et 12 et n est compris entre 1 et 4. Le champ d'information comprend un nombre prédéterminé de bits p qui, en pratique, est très grand par rapport à m+n et compris entre 500 et 2000 environ. Le champ d'information contient principalement des bits d'information de I signaux numériques synchrones S1 à multiplexés par exemple bit à bit en le signal résultant R dans un multiplexeur formant une extrémité de transmission d'un système de transmission numérique. Comme montré à la Fig. 2, le multiplexeur comprend un circuit de multiplexage 1 fonctionnant comme un convertisseur parallèle-série, une base de temps 2 et un circuit de génération de mot de verrouillage 3. Le circuit de multiplexage 1 comprend classiquement Q portes ET 111 à 111 et un registre à décalage 12 comportant au moins m+n étages composés chacun d'une porte OU 13l à 13m+n et d'une bascule du type D 141 à 14m+n. Des premières entrées des portes ET 111 à 111 reçoivent respectivement les signaux composants à à ST' le cas échéant en provenance de circuits de synchronisation 41 à 4I lorsque les signaux composants sont initialement des signaux plésiochrones qui doivent être alors synchronisés par un procédé de justification connu. Des sorties des portes ET 111 à 111 sont reliées respectivement à des entrées D des bascules 141 à 14I dans le5 I premiers étages du registre à décalage 112 à travers les portes OU respectives 131 à 131. La base de temps 2 comprend classiquement un oscillateur local 21 oscillant à une fréquence au moins égale à une fréquence de rythme FR du signal résultant R, ainsi que plusieurs diviseurs de fréquence désignés dans leur ensemble par 22. Les diviseurs de fréquence produisent différents signaux d'horloge necessaires au multiplexage, à l'insertion du mot de verrouillage de trame dans le signal résultant et, le cas échéant, à la synchronisation des signaux composants. En particulier, la base de temps applique un signal à une fréquence de rythme FS des signaux composants S1 à SI à des secondes entrées des portes ET 111 à llI, un signal à la fréquence de rythme FR à des entrées d'horloge C des bascules 141 à 14m+n et un signal à une fréquence de trame FT du signal résultant R à une entrée d'horloge 30 du circuit 3. Selon l'invention, le circuit de génération de mot de verrouillage 3 comprend un embrouilleur 31 et un registre de verrouillage 35. L'embrouilleur 31 est destiné à générer la partie variable VTv d'un mot de verrouillage VT. Selon la réalisation illustrée à la Fig. 2, la partie variable est composée d'un bit bm+n occupant le dernier emplacement dans le mot de verrouillage. Cependant, selon d'autres réalisations, la partie variable VTv peut comprendre plusieurs bits occupant des emplacements prédéterminés dans le mot de verrouillage, le cas échéant non adjacents. L'embrouilleur 31 est un générateur pseudo-aléatoire comprenant un registre à décalage ayant e étages 321 à 32 et un circuit de retour e comprenant au moins une porte OU-Exclusif, telle qu'une porte 33, et une porte OU-Exclusif d'entrée 34.Une porte, telle que la porte 33, dans le circuit de retour a une entrée reliée à une sortie Q de l'une des bascules 321 à 32 1 une autre entrée reliée à une sortie Qe de la dernière bascule 32e éventuellement à travers d'autres portes OU-Exclusif du circuit de retour et une sortie reliée à une première entrée 341 de la porte 34 éventuellement à travers d'autres portes OU-Exclusif du circuit de retour. La porte d'entrée 34 possède une seconde entrée 342 à laquelle est appliqué constamment un bit à l'état "1", et une sortie reliée à une entrée D1 de la première bascule 321. Comme il est connu, un tel registre à décalage 32 a un cycle composé de 2 -1 états différents. Le signal à la fréquence de trame FT est appliqué à des entrées d'horloge C des bascules 32 à 32 ainsi qu'à une entrée d'horloge 351 du registre 35. L'état e du registre 32 est donc modifié au rythme de la fréquence de trame et la sortie Q de ltembrouilleur 31 produit pour chaque trame un bit aléatoire bm+n. Le registre de verrouillage 35 est analogue à une mémoire morte dans laquelle est lue périodiquement à la fréquence de trame FT la partie fixe VTf du mot de verrouillage. m conducteurs d'un bus de sortie 352 du registre de verrouillage 35 sont respectivement reliés aux entrées D des m premières bascules 141 à 14 à travers les portes OU 131 à 13 dans le circuit de m m multiplexage 1. La sortie Q de l'embrouilleur 31 est reliée à l'entrée D de la dernière bascule 14m+n à travers la porte OU 13 +n.Dans ces conditions, le registre à décalage reçoit simultanément les deux parties VTf et VTv du mot de verrouillage à chaque début de trame pour être multiplexé avec les bits des signaux composants S1 à S, en le signal résultant R sortant de la sortie Qm+n de la dernière bascule 14mon du registre 12. Le signal résultant R sortant du circuit de multiplexage 1 est transcodé dans un circuit de transcodage 5 du multiplexeur, puis transmis à travers un moyen de transmission tel que câble, fibre optique ou liaison hertzienne, et reçu dans un circuit de transcodage et de récupération de rythme 6 inclus dans un démultiplexeur formant une extrémité de réception du système de transmission numérique. Comme montré à la Fig. 3, le démultiplexeur comprend le circuit de transcodage et de récupération de rythme 6, un circuit de démultiplexage 7, un circuit de perte et reprise de verrouillage de trame 8, une base de temps 9 et, le cas échéant, I circuits de réception de signal composant 101 à lOI. Le circuit 6 reçoit à travers le moyen de transmission le signal résultant transcodé qui est restitué en code binaire à une entrée D1 du circuit de multiplexage 7. Le circuit 6 recupère également le signal de rythme à la fréquence FR à partir du signal résultant décodé. Le signal de rythme FR est appliqué à une entrée 91 de la base de temps 9, à une entrée d'horloge 811 d'un circuit de détection de la partie fixe du mot de verrouillage 81 inclus dans le circuit 8, et à des entrées d'horloge C de m+n bascules du type D 721 à 72m+n d'un registre à décalage 71 dans le circuit de démultiplexage 7. Le circuit de démultiplexage 7 est classiquement analogue à un convertisseur série-parallèle et démultiplexe le signal résultant numérique R en les I signaux composants S1 à SI.A cette fin, le circuit de démultiplexage comprend I portes ET 731 à 731 ayant des premières entrées reliées respectivement à des sorties Q de I premières bascules 721 à 72I dans le registre 71. Un signal de rythme à la fréquence FS des signaux composants est produit par division de fréquence dans la base de temps 9 et appliqué à des secondes entrées des portes 731 à 73 Des sorties des portes 731 à 73I restituent les signaux synchrones composants à débit faible à à SI, le cas échéant vers des circuits de réception respectifs 101 à lOî en vue de supprimer systématiquement des bits d'indication justification et sélectivement des bits de justification lorsque les signaux composants sont initialement plésiochrones. La base de temps 9 comprend classiquement plusieurs diviseurs de fréquence reliés en série avec l'entrée 91 en vue de produire différents signaux d'horloge nécessaires au démultiplexage, à la détection du mot de verrouillage de trame et le cas échéant, à la déjustification des signaux composants. Notamment, outre le signal de rythme FS, la base de temps 9 produit un signal à la fréquence de trame FT. Cependant, afin de remettre en forme les signaux composants S1 à SI et notamment extraire le mot de verrouillage de trame et, le cas échéant, les bits d'indication de justification et les bits de justification occupant des emplacements bien déterminés dans la trame, les signaux d'horloge produits par la base de temps 9 doivent être établis par référence à la trame dont le début est signalé par le mot de verrouillage de trame. Le rôle du circuit de perte et de reprise de verrouillage de trame 8 consiste ainsi à synchroniser les signaux d'horloge de la base de temps 9 avec le mot de verrouillage reçu. Au cas où le verrouillage est perdu, suite par exemple à des perturbations au cours de la transmission du signal résultant, la base de temps 9 est en général bloquée, comme on le verra dans la suite, puisque le circuit de démultiplexage produirait des signaux composants dépourvus de toute signification. Par blocage de la base de temps, on entend ici une réinitialisation de la base de temps 9 dès qu un mot de verrouillage correct est récupéré.Par exemple, les diviseurs de fréquence contenus dans la base de temps 9 sont des compteurs en anneau ou compteurs modulos qui présentent des entrées de blocage pour arrêter leur comptage et qui sont remis à zéro dès que l'ordre de blocage est interrompu. Cet ordre de blocage est sous la forme d'un signal logique délivré par une sortie 842 du circuit 8 vers une entre de blocage 92 de la base de temps commune à tous les diviseurs de fréquence. Selon l'invention, le circuit de perte et de reprise de verrouillage de trame 8 comprend le circuit 81 pour détecter la partie fixe VTf du mot de verrouillage, un désembrouilleur 82 pour détecter la partie variable VTv du mot de verrouillage, et un circuit d'analyse de mot de verrouillage de trame 83 pour bloquer momentanément la base de temps 9 lorsque des caractéristiques de mots de verrouillage détectés sont considérées comme erronées en fonction de critères précisés ci-après. Le circuit 81 est relié par un bus à m conducteurs 812 aux sorties Q de m premières bascules 721 à 72 dans le registre à m décalage 71. Le circuit 81 est un comparateur logique comparant en permanence les états des bascules 721 à 72 à la partie fixe m VTf du mot de verrouillage enregistré dans une mémoire morte ROM. Typiquement, le circuit 81 contient m portes de comparaison commandées à la fréquence de rythme FR reçue à l'entrée 811. La reconnaissance de la partie VTf indique normalement le début d'une trame et est traduite par une impulsion d'horloge délivrée par une sortie 813 du circuit 81 à une entrée d'horloge 841 d'un compteur 84 dans le circuit 83. Le compteur 84 est un compteur par exemple à sept états qui est susceptible de changer d'état à la fréquence de trame en réponse à une impulsion d'horloge à l'entrée 841. Un premier état du compteur 84 correspondant à tous ses étages à l'état 0 indique que le circuit de détection 81 n'a pas reconnu une partie fixe VTf après une durée 1/FT succédant à la dernière impulsion d'horloge. Dans ce cas, le verrouillage est perdu et une sortie 842 du compteur 84 fournit le signal de blocage à l'entrée 92 de la base de temps 9. Puis, si le compteur reçoit successivement trois impulsions d'horloge à l'entrée 841, le compteur change successivement d'états, en passant d'un second à un quatrième état. A chacun des second, troisième et quatrième états, une confirmation d'une impulsion d'horloge est attendue. Dans le cas contraire, le compteur 84 retourne au premier état pour lequel la base de temps 9 est bloquée. Dès le passage au second état du compteur 84, la base de temps 9 est débloquée. Ainsi, la partie fixe VTf doit être détectée dans Xfr = 3 mots de verrouillage consécutifs VT, pour que le verrouillage de trame soit considéré comme momentanément repris. Le verrouillage est définitivement acquis lorsqu'un second critère de reprise de verrouillage expliqué plus loin est satisfait. Tant qu'une impulsion d'horloge à l'entrée 841 est reçue au rythme de la fréquence de trame FT, le compteur 84 demeure dans le quatrième état. Si une impulsion d'horloge n'est point reçue, le compteur 84 passe à un cinquième état. De même, si deux ou trois impulsions d'horloge consécutives ne sont par reçues, le compteur 84 passe à un sixième ou septième état pour lesquels la base de temps 9 est toujours débloquée. Si après le cinquième, sixième ou septième état, une impulsion d'horloge est reçue à l'entrée 841, le compteur 84 retourne au quatrième état. Par contre, si après une durée 1/FT succédant au septième état, le compteur n'a pas reçu une impulsion d'horloge, le compteur 84 retourne au premier état et la base de temps 9 est bloquée.Dans ces conditions, le verrouillage de trame est considéré comme perdu lorsque la partie fixe VTf n'est pas détectée dans Xf = 4 mots de verrouillage de trame p consécutifs VT. Le désembrouilleur 82 comprend, comme l'embrouilleur 31, un registre à décalage ayant e bascules du type D 8211 à 821 e ainsi que des portes OU-Exclusif 822 qui sont agencées entre elles comme les bascules 321 à 32 et les portes 33. Une sortie e de de la dernière bascule 72 + du registre 71 dans le circuit de multiplexage est reliée à une entrée D1 de la première bascule 8211 et à une entrée 823 d'une porte OU-Exclusif de sortie 824 dans le désembrouilleur 82. Une autre entrée 825 de la porte 824 est reliée à la porte OU-Exclusif 822 ayant une entrée reliée à une bascule 821 de rang faible. Des entrées d'horloge C des bascules 8211 à 821 reçoivent un signal à la fréquence de e trame FT délivré par une sortie 93 de la base de temps 9.Le registre à décalage 821 est donc rythmé à la fréquence de trame FT et est rempli successivement par les bits b constituant chacune une partie variable VTv d'un mot de verrouillage. Si e bits b consécutifs reçus sont corrects, une sortie 826 de la porte 824 est à l'état "1" conformément à la séquence composée uniquement de bits "1" injectés à l'entrée 342 de l'embrouilleur 31. Lorsque la partie variable du mot de verrouillage est au moins une fois incorrecte, la séquence de bits en sortie 826 du désembrouilleur 82 contient au moins un zéro. Un tel verrouillage incorrect, et plus précisément, une telle partie variable VTv incorrecte est détectée par un registre à décalage 85 et une porte ET 86. Le registre 85 comprend Y = 7 bascules du type D 851 à 85y ayant des sorties reliées respectivement à des entrées de la porte ET 86. Une entrée D1 de la première bascule 851 est reliée à la sortie 826 de la porte OU-Exclusif 824. Des entrées d'horloge C des bascules 851 à 85y reçoivent également le signal à la fréquence de trame FT délivrée par la sortie 93 de la base de temps 9.L'état du registre 85 est lu à une fréquence FT/Y fournie par une sortie 94 de la base de temps 9 et appliquée à une entrée 860 de la porte 86. Une sortie 861 de la porte 86 est normalement à l'état "1" lorsque Y parties variables consécutives VTv sont correctes et à l'état "0" dès que l'une des Y parties variables consécutives reçues est incorrecte. Dans le circuit d'analyse de mot de verrouillage de trame 83, la sortie 861 de la porte 86 est reliée à une entrée horloge 871 d'un compteur 87 ayant k+l = 3 états. Tant que le premier compteur 84 n'a pas passé du premier au quatrième état correspondant à une reprise momentanée de verrouillage de trame, le second compteur 87 est bloqué à un premier état pour lequel tous ses étages sont à "O", par un signal de commande de remise à zéro RAZ délivré par une sortie 843 du compteur 84. Dès que le compteur 84 a atteint son quatrième état, le compteur 87 est débloqué, passe à un second état et est sensible à tout état "O" à la sortie 861 de la porte ET 86 à la fin de chacune de k = 2 périodes d'observation consécutives ayant chacune une durée de Y = 7 trames. De préférence, les nombres entiers Y et e sont premiers entre eux. Si après les sept premières trames consécutives constituant une première période d'observation, l'entrée 871 du compteur 87 est à l'état "O", le compteur 87 passe à un second état. La première période d'observation est considérée avec erreur. Si au moins un autre état "O" a été reçu à l'entrée 871 du compteur 87 après une seconde période d'observation succédant à la première période d'observation, on considère que le verrouillage de trame a été effectué sur une imitation du mot de verrouillage de trame.Dans ce cas, dès qu'un état "O" est present à l'entrée 871 du compteur 87, une sortie 872 du second compteur 87 commande une remise à zéro et donc la mise au premier état "O" du premier compteur 84 et le blocage de la base de temps 9 ; le verrouillage de trame est considéré comme définitivement perdu jusqu'à ce que trois parties fixes VTf consécutives soient de nouveau comptées par le compteur 84. Par contre, si après la seconde période d'observation, aucun état "O" n'est reçu à l'entrée 871 du compteur 87, le compteur 87 revient à son second état pour une nouvelle serie de deux périodes d'observation de la partie variable VTv, à moins que le compteur 84 ait compté Xf = 4 parties fixes consécutives VTf erronées. I1 p apparaît ainsi que le verrouillage de trame est acquis si Xfr = 3 parties fixes correctes sont consécutivement reçues, et si à la suite de ces trois parties fixes correctes, des erreurs dans la partie variable VTv sont détectées dans au plus l'une des deux périodes d'observation consécutives.Selon une variante plus générale, le verrouillage de trame est maintenu Si à la suite des Xfr = 3 parties fixes correctes, y Dans le cas où il y a une imitation de la partie fixe VTf, la probabilité de faux verrouillage est très faible et égale à 21-2e, soit environ 4.10-10 pour e = 5. L'acquisition définitive du verrouillage selon l'invention est obtenue au moyen d'un nombre faible de composants électroniques tels que les circuits logiques 82, 85, 86 et 87. REVENDICATIONS 1 - Procédé de verrouillage de trame dans un signal numérique (R) transmis entre une extrémité de transmission (Fig. 2) et une extrémité de réception (Fig. 3) dans un système de transmission numérique, ledit signal (R) comportant des mots de verrouillage de trame (VT) ayant un nombre prédéterminé de bits (m+n) et transmis à une fréquence de trame prédéterminée (FT), caractérisé en ce que dans l'extrémité de transmission (Fig. 2Y, chaque mot de verrouillage de trame (VT) est généré sous la forme d'une partie fixe (VTf) et d'une partie variable (VTv), et en ce que dans l'extrémité de réception (Fig. 3), le verrouillage de trame est repris dès que Xfr parties fixes consécutives correctes (VTf) sont reçues, et est maintenu tant qu'au plus Xf -1 parties fixes p consécutives incorrectes sont reçues et au plus y parties variables incorrectes (VTv) dans k.Y mots de verrouillage de trame consécutifs (VT) sont reçues, Xf , Xf -1, y, k et Y étant des p nombres entiers. 2 - Procédé conforme à la revendication 1, caractérisé en ce que la partie fixe (VTf) a un nombre entier de bits (m) supérieur à un nombre prédéterminé de bits (n) de la partie variable (VTv). 3 - Procédé conforme à la revendication 2, caractérisé en ce que le nombre prédéterminé de bits (n) de la partie variable (VTv) est égal à un. 4 - Procédé conforme à l'une quelconque des revendications 1 à 3, caractérisé en ce que 2e-1 parties variables (VTv) générées consécutivement forment une séquence de nombres pseudo-aléatoires, e étant un nombre entier choisi de préférence tel que 2e-1 et Y sont premiers entre eux. 5 - Procédé conforme à l'une quelconque des revendications 1 à 4, caractérisé en ce que, après la réception de Xfr parties fixes consécutives correctes (VTf), le verrouillage de trame est perdu dès que Xf parties fixes consécutives incorrectes sont reçues ou p dès qu'au moins une partie variable incorrecte (VTv) dans chacune de k séquences consécutives de Y mots de verrouillage consécutifs (VT) est reçue, k étant de préférence égal à deux et Y étant de préférence égal à sept. 6 - Extrémité de transmission pour la mise en oeuvre du procédé conforme à l'une quelconque des revendications 1 à 5, caractérisée en ce qu'elle comprend des moyens (35) pour générer la partie fixe (VTf) à la fréquence de trame (FT), des moyens (31) pour générer la partie variable (VTv) à la fréquence de trame (FT), et des moyens (12) pour multiplexer la partie fixe (VTf) et la partie variable (VTv) dans le signal numérique (R) afin de former un mot de verrouillage de trame (VT). 7 - Extrémité de transmission conforme à la revendication 6, caractérisée en ce que les moyens pour générer la partie variable (31) sont sous la forme d'un générateur pseudo-aléatoire (32, 33, 34) rythmé à la fréquence de trame (FT). 8 - Extrémité de transmission conforme à la revendication 7, caractérisé en ce qu'un "1" logique est injecté en permanence à une entrée (342) du générateur pseudo-aléatoire (32, 33, 34). 9 - Extrémité de transmission conforme à l'une quelconque des revendications 6 à 8, caractérisée en ce que les moyens pour multiplexer constituent un registre à décalage (12) dans un circuit de multiplexage (1) d'un multiplexeur multiplexant des signaux numériques composants (S1 à SI) en ledit signal numérique (R). 10 - Extrémité de réception pour la mise en oeuvre du procédé conforme à l'une quelconque des revendications 1 à 5, caractérisée en ce qu'elle comprend des premiers moyens (81) pour détecter la partie fixe (VTf) dans le signal numérique reçu (R), des premiers moyens (84) pour compter Xfr parties fixes correctes (VTf) détectées consécutivement dès que le verrouillage de trame est perdu afin de bloquer une base de temps (9) dans l'extrémité de réception dès que l'une des Xfr parties fixes correctes consécutives n'est pas détectée, des seconds moyens (84) pour compter Xf parties fixes incorrectes (VTf) détectées p consécutivement dès que le verrouillage de trame est repris afin que la base de temps (9) soit débloquée et que les premiers moyens pour compter ne soient pas remis à zéro tant que Xf parties p fixes incorrectes consécutives ne sont pas comptées, des seconds moyens (82) pour détecter la partie variable (VTv) dans le signal numérique (R), et des troisièmes moyens (85, 86, 87) pour compter y parties variables incorrectes (VTv) dans k.Y mots de verrouillage (VT) détectés consécutivement dès que le verrouillage de trame est repris afin que la base de temps (9) soit débloquée et que les premiers, seconds et troisièmes moyens pour compter ne soient pas remis à zéro tant que y parties variables incorrectes dans k.Y mots de verrouillage consécutifs ne sont pas comptées. il - Extrémité de réception conforme à la revendication 10, caractérisée en ce que des parties variables (VTv) générées consécutivement à la fréquence de trame (FT) forment une séquence de 2e-1 nombres pseudo-aléatoires et en ce que les seconds moyens pour détecter sont un désembrouilleur pseudo-aléatoire (82). 12 - Extrémité de réception conforme à la revendication 11, caractérisée en ce que les seconds moyens pour détecter (82) délivrent un "1" logique tant que 2e-1 parties variables détectées consécutivement correspondent à ladite séquence pseudo-alEatoire. 13 - Extrémité de réception conforme à l'une quelconque des revendications 10 à 12, caractérisée en ce que les troisièmes moyens pour compter comprennent des moyens (85, 86) pour détecter au moins une partie variable incorrecte (VTv) dans Y mots de verrouillage de trame consécutifs (VT) et des moyens (87) pour compter k séquences consécutives de Y mots de verrouillage ayant au moins une partie variable incorrecte. 14 - Extrémité de réception conforme a l'une quelconque des revendications 10 à 13, caractérisée en ce que les premiers et seconds moyens pour détecter (81, 82) sont reliés aux sorties (Q) d'étages d'un registre à décalage (71) dans un circuit de démultiplexage (7) d'un démultiplexeur démultiplexant le signal numérique (R) en des signaux numEriques composants (S1 à