Brevet FR2569882A1 — publié le 19860307

1, 1 Dispositif pour la reconfiguration automatique d'une combinaison intacte d'appareils Cette invention concerne un dispositif pour la reconfiguration automatique, rendue nécessaire par une défectuosité, d'une combinaison intacte d'appareils, à partir d'un système de grou- pes d'appareils simplement établis avec redondance. De tels systèmes, établis avec redondance, de groupes d'appa- reils sont employés, par exemple, en astronautique, o il importe d'élaborer des systèmes aussi exempts de défaillance que pos- sibles Dans le cas de simple redondance, chaque appareil existe donc en double. Quant à ces appareils, il peut s'agir par exemple d'appareils de mesure du nombre de tours de roues tournantes, de capteurs terrestres ou de leurs circuits d'appré- ciation, ou bien encore d'appareils de contrôle pour la mise en action de tuyères d'orientation. Si l'un des appareils tombe en panne, il faut veiller à ce que soit mis en service le plus ra- pidement possible l'appareil redondant. Ceci est problématique dès qu'un satellite, sur sa trajectoire, ne peut entrer en con- tact radio avec une station terrienne que pendant certains laps de temps limités. Il faut alors qu'on soit assuré en tout cas que le satellite, dans les périodes intermédiaires o un contact radio est impossible, soit stabilisé dans sa fonction au moins suffisamment pour que la mission ne soit pas compromise. Sous ce rapport, une régulation suffisante de l'orientation, en particulier, a de l'importance. Le satellite ne doit pas, autant que possible, perdre complètement l'orientation voulue, il ne faut pas qu'il se mette à faire des zigsags incontrôlables, et il ne doit pas non plus arriver que, par suite de couples 1 parasites, il soit mis lui - même dans une rotation trop rapide, liée à une mise en danger, par des forces centrifuges excessives, des panneaux solaires sortis, ou que les vitesses de rotation de volants dépassent trop la limite supérieure de la plage autorisée. De telles conséquences de défauts qui font leur apparition pourraient mettre en danger toute la mis- sion d'un satellite. Nous avons donc à tâche d'opérer, en cas de défaillance d'un appareil d'une combinaison d'appareils précisément en action, une commutation immédiate sur un autre appareil, faisant par- tie d'une combinaison encore intacte. Normalement, au moins les appareils connectés.sont chaque fois vérifiés en permanen- ce quant à leur bon état de fonctionnement, c'est-à-dire par surveillance de paramètres fonctionnels caractéristiques. Il ne s'avère cependant pas nécessaire - car cela entraînerait trop de frais - d'étendre cette vérification à tous les appareils, mais il suffit de surveiller certains paramètres fonctionnels particulièrement critiques. Il s'ensuit bien entendu la difficulté que le fait pour un paramètre fonctionnel de sortir des limites admissibles prédéfinies ne doit pas toujours signifier que l'ap- pareil qui présente ce paramètre est lui-même défectueux. Au contraire, le défaut peut résider dans un autre appareil, qui n'est pas sous surveillance, ce qui ne peut être établi que par un dépistage long et minutieux des pannes, possible unique- ment moyennant intervention de la station au sol. Par consé- quent, la tâche fixée ne peut être solutionnée en déconnectant simplement l'appareil qui accuse le 'défaut et en branchant à sa place son associé par redondance, puisqu'il n'est pas du tout sûr que cet appareil-là soit défectueux. Ce que l'on désire, 1 c'est que, lors de la signalisation d'un défaut, une combinaison de toute façon intacte d'appareils soit mise en circuit, de sorte que le satellite conserve une position stabilisée jusqu'au pro- chain contact radio avec la station au sol, afin que la source véritable de panne puisse être alors recherchée et l'appareil défectueux repéré. La tâche fixée est solutionnée, selon l'invention, par le fait qu'à. chacun des deux groupes d'appareils est affecté un circuit de mémoire activable qui comporte pour chacune des paires d'appareils une mémoire binaire rémanente, qu'à chaque mémoire sont affectées une Iigne de lecture ainsi qu'une paire de lignes de positionnement dont l'une est reliée uniquement à cette mémoire et dont l'autre est en outre reliée à la mémoire, affectée à la même paire d'appareils, de l'autre circuit de mémoire, que chaque ligne de lecture est reliée à un circuit logique qui lui est propre, activable en même temps que le circuit de mé- moire, et qui délivre, selon l'état de la mémoire, des ordres de mise en service pour l'un ou l'autre appareil de la paire d'appareiis affectée à chaque mémoire, qu'à chaque circuit de mémoire sont affectées au moins une - ligne de remise à l'état initial uniquement pour ses propres mémoires, et au moins une autre ligne de remise à l'état ini- tial pour ses propres mémoires et pour celles de l'autre cir- cuit de mémoire, 1 et qu'il existe au moins un détecteur de pannes surveillant à chaque fois la combinaison d'appareils qui est mise en marche et activant, lors de l'apparition d'une panne, le circuit mémoire inactif ainsi que les circuits logiques affectés à celui-ci. Selon l'invention, il a donc été prévu pour chaque groupe d'ap- pareils un circuit qui lui est propre, et ceci également pour des raisons de redondance. Chaque circuit de mémoire doit contenir des mémoires binaires, ne pouvant simplement pré- senter, par conséquent, que deux états de mémoire. Les cir- cuits logiques subordonnés aux mémoires veillent à ce que, lors de l'activation du circuit mémoire intéressé, selon l'état de la mémoire connectée en série avec le circuit logique par- ticulier, l'un ou l'autre des deux appareils de la paire affectée soit mis en circuit. Les mémoires ont été positionnées au préa- lable de telle façon que, dans chaque cas, c'est un appareil intact qui zest branché. Si le détecteur de pannes signale un défaut, dans la combinaison d'appareils connectée, du circuit de mémoire justement en action à ce moment-là, ce circuit de mémoire est désactivé et l'autre circuit de mémoire jusque-là inactif est activé, mettant alors en fonction, selon ses états de mémoires, une autre combinaison d'appareils, qui est intacte. La valeur de l'invention tient avant tout à ce qu'avec des moyens extraordinairement simples, en particulier sans grosse dépense d'ordinateur, on obtient un énorme accroissement de la fiabilité pour les missions de satellites, permettant la mise en oeuvre de moins de stations terriennes et réduisant les temps d'indis- ponibilité. Cependant, l'invention n'est pas seulement applicable à l'astronautique, mais bien plus encore partout o il y a des 1 systèmes simplement redondants d'appareils qui, eu égard à des paramètres fonctionnels particulièrement critiques, sont en fait surveillés de façon continue, quoiqu'ils ne puissent être soumis à un dépistage approfondi des pannes que dans des in- tervalles de temps déterminés. D'autres développements de l'invention doivent être tirés des sous-revendications, à savoir: a) le fait que les mémoires sont des relais; b) le fait qu'à chaque circuit de mémoire sont affectées une ligne de remise à l'état initial, ramenant collectivement à zéro les mémoires de ce circuit, ainsi qu'une autre ligne de remise à l'état initial, ramenant collectivement à zéro non seulement ses propres mémoires mais encore celles des autres circuits de mémoire; c) le fait qu'à chaque mémoire d'un circuit de mémoire est affectée une autre ligne de lecture reliée à l'autre circuit de mémoire; d) le fait que le détecteur de pannes comporte des lignes de sortie menant aux lignes de positionnement des mémoires. Z5 Dans ce qui suit nous expliquons de plus près, à l'aide des figures, un exemple d'exécution de l'invention. Y sont repré- sentés schématiquement Fig. 1 Le schéma synoptique d'un dispositif conforme à l'inven- tion avec trois paires d'appareils; Fig. 2 Les deux circuits de mémoire du dispositif de la Fig. 1; Fig. 3 Les sorties, affectées aux lignes de lecture, des cir- cuits de mémoire; Fig. 4 Une paire de circuits logiques affectée à une paire d'appareils. Dans la Fig. 1 sont représentés deux groupes 1 et 2 d'appa- reils, consistant chacun en trois appareils, respectivement Gll, G12, G13 et G21, G22, G23, dans lesquels se trouvent à chaque fois des paires G11, G22 d'appareils identiques. Aux deux groupes d'appareils 1 et 2 sont respectivement affectés deux circuits et 20. Ceux-ci sont essentiellement constitués chacun de trois mémoires binaires rémanentes S$l, S12 et S13 d'une part, et S21, S22 et S23 d'autre part. A la suite des mémoires indi- viduelles sont connectés respectivement, au moyen des lignes de lecture 3, 4, 5 et 6, 7, 8, les circuits logiques 14, 15, 16 et 17, 18, 19. Tant les circuits de mémoire 10 et 20 que les cir- cuits logiques qui leur sont affectés sont activés à partir d'un détecteur de pannes 9 qui dispose de six sorties 51 à 56, affectées chacune à l'un des appareils Gll à G23, Le détecteur de pannes surveille des paramètres critiques de. chacun des appareils connectés et, lorsque se présente un défaut, délivre un signal à la sortie respectivement affectée. Ce signal par- vient à un élément OU 49, sur quoi le signal délivré à la sor- tie de celui-ci provoque une commutation du circuit de mémoi- re justement en action à celui qui était précisément inactif. Ceci est symbolisé par un inverseur 50. Conjointement avec le circuit de mémoire nouvellement activé, les circuits logiques qui lui sont affectés sont également actives. 1 Aux mémoires individuelles Sll à S23 sont affectées respecti- vement des lignes de positionnement 24 à 34 qui ne condui- sent chacune qu'à l'une de ces. mémoires. Il y a en outre des lignes de positionnement 25 à 35 qui conduisent aux deux me- moires, par exemple Sll à S21, affectées à une paire d'appa- reils mais appartenant à des circuits de mémoire différents. Les lignes de positionnement 24 à 34 mentionnées en premier lieu sont encore reliées aux sorties 51 à 56 du détecteur de pannes 9. Ont également été prévues des lignes 36 et 37 de remise à l'état initial qui sont chacune collectivement affectées aux mémoires respectives Slt à S13 et S21 à S23 d'un circuit de mémoires, mais ne peuvent remettre à l'état initial que les mémoires de l'un ou l'autre de ces circuits de mémoire affec- tés.i Grâce à des lignes supplémentaires 38 et 39 de remise à l'état initial, il est possible d'accéder collectivement à toutes les mémoires des deux circuits de mémoire 10 et 20. Dans le cas d'un satellite, toutes les lignes de positionnement et de remise à l'état initial sont reliées aux dispositifs de télécommande existants, de sorte que les mémoires peuvent être aussi bien positionnées que remises à l'état initial par une commande émanant de la station terrienne. Ainsi que l'évi- dence en apparartra plus loin, et ceci grace à la Fig. 3, il est également possible de lire l'état des mémoires depuis ladite station. Dans la Fig. 2 sont représentées les entrées des deux circuits de mérnoire 10 et 20. Les lignes de positionnement 24 à 34, ainsi que 25 à 35, correspondent, de même que les lignes de remise à l'état initial 36, 37 et 38, 39, à celles de la Fig. 1 1 déjà représentées et expliquées. Les commandes de positionne- ment et de remise à l'état initial sont converties par des dri- vers ou des amplificateurs, dont l'un est désigné par 57 sur la Fig. 2,en impulsions de courant d'un niveau suffisant pour pou- voir commuter respectivement les mémoires Sll à S13 ou S21 à S23 constituées comme des relais. Ces relais disposent cha- cun de deux enroulements et, suivant celui de ces derniers qui reçoit une impulsion de courant, un contact de commutateur est ouvert ou fermé à la sortie (voir aussi Fig. 3). Ces deux posi- tions de commutateur correspondent aux deux états possibles des mémoires. Les deux bobines de chaque relaisreçoivent, des drivers, des impulsions positives de courant et sont re- liées, à leur autre extrémité, au potentiel zéro. Des diodes, par exemple 58, 59 et 60, veillent à ce que les commandes arrivantes de positionnement ou de remise à l'état initial soient emmenées sur les lignes voulues. Ainsi, une commande de re- mise à l'état initial arrivant par la ligne 36 de remise à l'état initial peut traverser la diode 60 et parvenir de cette façon aux trois mémoires Sll à S13 et les remettre à l'état initial, mais elle est empêchée par la diode 59 d'empiéter sur le cir- cuit de mémoire 20. De même, une commande de positionne- ment arrivant par la ligne de positionnement 24 peut seulement, à cause des diodes 62 et 63, traverser la diode 61 et position- ner la mémoire Sll. Une commande de positionnement arrivant par la ligne de positionnement 25 est par contre en mesure, du fait de la polarité des diodes 64, 62 ainsi que 65, de posi- tionner non seulement la mémoire S11 du circuit de mémoire , mais également la mémoire S21 de l'autre circuit de mé- moire 20. 1 Dans la Fig. 3, sont représentées les sorties des circuits de mémoire 10 et 20. Du côté de la sortie, les relais qui forment les mémoires correspondantes Sll à S32 disposent de deux contacts de commutation chacun, qui sont cependant commutés ensemble et de même façon et prennent chacun le même état de commutation. En principe, il est toutefois également possi- ble de s'en tirer à chaque fois avec un seul contact de com- mutation en sortie. Quand un circuit de mémoires est activé, l'alimentation en tension correspondante est également activée, de sorte que, par exemple dans le cas du circuit de mémoire , la ligne de lecture 3 se trouve au potentiel positif quand le contact de commutation est ouvert et au potentiel 0 quand il est fermé. Ces deux potentiels correspondent aux 1 et 0 logiques, qui sont traités par le circuit logique 14 relié à la ligne de lecture 3 (voir aussi Fig. 4). L'équivalent est valable pour les autres mémoires ou relais représentés à la Fig. 3 et leurs contacts de commutation et lignes de lecture du côté de la sortie. D'autres lignes encore bifurquent de ces lignes de lecture 3 à 8, par exemple celle qui est indiquée par 66, et conduisent au dispositif émetteur de télémétrie à l'aide duquel l'état des mémoires peut être lu par la station au sol. Il peut s'avérer nécessaire de rendre lisible l'état des mémoires du circuit de mémoire 10 à partir également de l'autre circuit de mémoire 20. C'est pourquoi ont été prévus les contacts de commutation, reliés à d'autres lignes de lecture 43, 44, 45, des mémoires Sll à S13 - ainsi que dans le cas inverse, les autres lignes de lecture 40, 41, 42 - ces lignes de lecture étant également reliées au dispositif émetteur de télémétrie. Si l'ali- mentation en tension, du circuit de mémoire 10 par exemple, est activée, il est alors possible de lire depuis la station au 1 sol, non seulement ses états de mémoire mais aussi les états de mémoire de l'autre circuit de mémoire 20, bien que l'ali- mentation en tension de ce dernier ne soit pas activée. Ceci est possible grâce au fait que les contacts de commutation des mé- moires S21 à S35, affectés aux lignes de lecture 40 à 42, sont également reliés à l'alimentation du circuit de mémoire 10 et ceci par les lignes 67, 68 et 69. Il y a ainsi, au point de liaison de la ligne de lecture 40 avec la ligne 67, un potentiel posi- tif correspondant à l'alimentation en tension quand le contact de commutation qui y est affecté est ouvert, et un potentiel positif notablement inférieur dès que ce contact est fermé. L'activation de l'un des circuits de mémoire 10 ou 20 signifie que celuici est, tant du côté des entrées (voir les drivers, par exemple 57 en Fig. 2) que du côté des sorties (voir Fig. 3), branché sur l'alimentation en tension, l'autre circuit de mémoi- re étant alors, à chaque fois, séparé de cette alimentation. Cette alimentation en tension est repérée sur la Fig. 1 par le nombre 70. La Fig. 4 montre comment les circuits logiques 14 et 17, pris comme circuits représentatifs, qui appartiennent aux paires d'appareils Gll à G21, peuvent être réalisés du point de vue de la technique des circuits. Les circuits logiques sont constitués, ainsi qu'il est représenté, d'éléments ET 71 à 74 ainsi que d'éléments NON 75 et 76. Par les lignes d'alimentation en ten- sion 77, 78 peuvent être activés au choix soit le circuit logique 14, soit le circuit logique 17. On a alors, aux entrées corres- pondantes des éléments ET, le 1 logique. Si le circuit logique 14, par exemple, est activé de cette manière et que le contact de 1 commutation de sortie, relié à la ligne de lecture 3 de la rnmé- moire S11, est ouvert, il y a alors également à l'autre entrée de l'élément ET 73 le 1 logique, de sorte que l'appareil Gll est mis sous tension. A l'autre entrée de l'élément ET 74 se trouve alors, à cause de l'élément NON connecté en série, le 0 logique, de sorte qu'à la sortie-de cet élément ET n'apparaît aucun signal de sortie et que l'appareil G21 s'y rapportant res- te déconnecté. A l'état de la mémoire SU, représenté par le contact ouvert de commutation, correspond donc la condition que l'appareil Gl doit être connecté. A l'inverse, l'état de la mémoire Sll, indiqué par le contact de commutation fermé, signifie que l'appareil G21 doit être connecté, ainsi qu'il résulte aisément de la Fig. 4. Si, main- tenant, c'est le circuit logique 14 qui est activé à la place du circuit logique 17, de façon que, par la ligne d'alimentation en tension 78, le 1 logique se trouve à l'entrée des éléments ET 71 et 72, -il s'ensuit par analogie que, le contact de commutation de sortie -de la mémoire S21 étant ouvert, un 1 logique parvient, par la ligne de lecture 6, à l'autre entrée de I'élément ET 71, et un 0 logique à l'autre entrée de l'élément ET 72. Par ce moyen, l'appareil Gll est ici aussi connecté dans le cas du contact de commutation ouvert tandis que, dans le cas du con- tact de commutation fermé, c'est l'appareil G21, comme le montre un examen analogique. La coordination de la position du contact de commutation ou de l'état de la mémoire, d'une part, et de l'appareil à connecter de la paire d'appareils cor- respondants, d'autre part, est ainsi la rmne dans les deux cas. Avec le dispositif décrit ci-dessus, les possibilités fonction- nelles suivantes sont réalisables 1 Tout d'abord, une séquence automatique de branchement peut être fournie par la station au sol pour une combinaison voulue d'appareils. Si l'on désire, par exemple, qu'au début les appa- reils Gll, G12 et G13 doivent être connectés, il faut que les mémoires Sll à S13 soient mises dans un état correspondant, c'est-à-dire que dans ce cas (voir Fig. 4) les contacts de com- mutation de sortie des relais correspondants doivent être ou- verts. Cette position ouverte des contacts de commutation peut être obtenue par une commande de remise à l'état initial trans- mise par la ligne 36 de remise à l'état initial. Tout d'abord sont délivrées cependant, sur les lignes de positionnement 25, 27 et 29, les commandes de positionnement grace auxquelles aussi bien les mémoires Sll à S13 du circuit de mémoire 10 que les mémoires S21 à S23 du circuit de mémoire 20 - ou les relais correspondants - sont mis à l'état fermé du côté de la sortie. La raison en apparalîtra clairement par la suite. Après la commande de remise à l'état initial qui suit, sur ligne de remise à l'état initial 36, les relais affectés aux mémoires SI1 à S13 sont réouverts en sortie, de sorte que grâce au circuit de mémoire 10, les appareils GIl à G13 sont connec- tés. S'il se présente alors un défaut dans cette combinaison d'appareils, le détecteur de pannes 9 va activer le circuit de mémoire 20 par l'intermédiaire de l'élément OU 49. Dans ce circuit de mémoire, les relais affectés aux mémoires S21 à S23 se trouvent à l'état fermé du côté de la sortie, en raison des commandes de positionnement mentionnées plus haut. Ceci correspond - voir Fig. 4 - à la condition que désormnais les appareils Gl21, G22 ainsi que G23 doivent être connectés. 1 Simultanément à la commande de commutation qui est délivrée par un signal de sortie à l'une des trois sorties 51 à 53 du détecteur de pannes 9, arrive de la même sortie une commande de positionnement sur celle des trois lignes de positionnement 24, 26 et 28 qui correspond. De ce fait, la mémoire affectée ou le relaisqui la forme est maintenant amenée dans l'autre état, c'est-à-dire l'état fermé. Ceci souligne que le détecteur de pan- nes 9 a reçu l'annonce de défaut de l'appareil affecté à cette mémoire. Lors du prochain contact avec la station terrienne, l'information correspondante pourra être lue. Ceci peut être fort utile pour la recherche de pannes qui suivra. Si la station terrienne a dépisté l'appareil défectueux, et ceci par des méthodes du type habituel qu'il n'y a pas! lieu d'approfon- dir ici, il faut que l'information correspondante soit consignée dans les circuits de mémoire. Si, à titre d'exemple, l'appareil G12 est reconnu comme défectueux, il n'est permis en aucun cas que celui-ci soit reconnecté mais seul l'appareil G22 pour- ra encore, de cette paire d'appareils, se voir librement connec- té. Les mémoires S12 et S22 doivent ainsi être positionnées, c 'est-àdire que les contacts de commutation de sortie seront fermés. Etant donné qu'à présent le circuit de mémoire 20 est activé, les signaux de télécommande correspondants ne peuvent être reçus que par celui-ci. L'état de la combinaison connectée d'appareils n'en est pas dérangé. En premier lieu une com- mande de remise à l'état initial est amenée par la ligne de remise à l'état initial 39 et remet à zéro toutes les mémoires Sll à S23, c'est-à-dire ouvre les relais du côté de la sortie. 1 Ensuite une commande de positionnement est délivrée sur la ligne de positionnement 33, de sorte que les mémoires S12 et S22 sont positionnées, c'est-à-dire que les relais sont fermés du côté de la sortie. Après cela, la mémoire S22 est de nou- veau remise à l'état initial par une commande de RAZ sur la ligne 37 de remise à l'état initial, tandis que la mémoire S12 reste seule positionnée. Le circuit de mémoire 20 est à pré- sent prêt pour une signalisation de pannes, qui est effectuée par le détecteur de pannes 9 sur l'une des trois lignes de po- sitionnement 30, 32 et 34. Le circuit de mémoire 10 est alors de nouveau activé et provoque, en raison de la mémoire S12 précédemment positionnée ainsi que des mémoires Sll et S13 encore remises à l'état initial, la mise sous tension des appa- reils intacts Gll, G22 et G13. Si la panne est trouvée dans la combinaison, précédemment connectée, d'appareils G21, G22 et G32, il faut qu'elle soit en- trée en mémoire. Dans le cas d'un appareil G21 défectueux, les mémoires Sll et S21 doivent être remises à zéro afin que seul l'appareil Gll puisse être connecté. Pour cela, une com- mande de remise à l'état initial est produite sur la ligne 38 de RAZ, remettant toutes les mémoires Sll à S23 à leur état ini- tial et suivie de commandes de positionnement sur les lignes 27 et 29 de positionnement ainsi que d'une commande de RAZ sur la ligne 36 de remise à l'état initial. De cette façon, tou- tes les mémoires du circuit de mémoire 10 sont remises à zéro et ce circuit est prêt pour une nouvelle signalisation de panne. D'autre part, lors de l'activation du circuit de mémoire par celui-ci, les appareils intacts G22 et G23 ainsi que Gll sont mis en service. Il ne reste plus désormais qu'une paire d'appareils qui soit intacte, à savoir G13 et G23. _ On peut faire en sorte que le détecteur de pannes soit lui aussi redondant. Si une panne est signalée à son égard, ici aussi le détecteur redondant inactif est à chaque fois activé. Sous la notion de redondance, on a toujours compris ci-dessus redondance froide. Dans la position stabilisée vers laquelle on doit tendre après l'apparition d'un défaut, il est également né- cessaire, pour un satellite, que les panneaux solaires restent en outre alignés sur le soleil et les antennes directives sur la Terre. 1 Dispositif pour la reconfiguration automatique d'une combinaison intacte d'appareils Revendications 1. Dispositif pour la reconfiguration automatique, rendue né- cessaire par une défectuosité, d'une combinaison intacte d'ap- pareils, à partir d'un système de groupes d'appareils simple- ment établis avec redondance,- caractérisé par le fait qu'à chacun des deux groupes d'appareils (1, 2) est affecté un circuit de mémoire (10, 20) activable qui comporte pour cha- cune des paires d'appareils (G l, G21,...) une mémoire binaire rémanente (S11, S21,...); qu'à chaque mémoire (Sll, SZ1,...) sont affectées une ligne de lecture (3, 6,...) ainsi qu'une paire de lignes de positionne- ment (24, 25; 30, 31,...) dont l'une (24, 30,...) est reliée uni- quement à cette mémoire (S 11, S21,....) et dont l'autre est en outre reliée à la mémoire (S 11, S21,....), affectée à la même paire d'appareils (Gll, G21,....), de l'autre circuit de mémoi- re (20, 10); que chaque ligne de lecture (3, 6,..) est reliée à un circuit logique (14, 17,....) qui lui est propre et qui délivre, selon l'état de la mémoire, des ordres de mise en service pour l'un ou l'autre appareil (G 11, G21,...) de la paire d'appareils affectée à chaque mémoire; qu'à chaque circuit de mémoire (10, 20) sont affectées au qu'à chaque circuit de mémoire (10, 20) sont affectées au 1 mnoins une ligne de remise à l'état initial (36, 37) uniquement pour ses propres mémoires, et au moins une autre ligne de remise à l'état initial (38, 39) pour ses propres mémoires et pour celles de l'autre circuit de mémoire; qu'il existe au moins un détecteur de pannes (9) surveillant à chaque fois la combinaison d'appareils qui est mise en marche et activant, lors de l'apparition d'une panne, le circuit mémoire inactif ainsi que les circuits logiques affectés à celui-ci. 2. Dispositif selon revendication 1, caractérisé par le fait que les mémoires sont des relais. 3. Dispositif selon revendication 1 ou 2, caractérisé par le fait qu'à chaque circuit de mémoire (10, 20) sont affectées une ligne de remise à l'état initial (36, 37), ramenant collectivement à zéro les mémoires de ce circuit, ainsi qu'une autre ligne de remise à l'état initial (38, 39), ramenant collectivement à zéro non seulement ses propres mémoires mais encore celles des autres circuits de mémoire. 4. Dispositif selon l'une quelconque des revendications précé- dentes, caractérisé par le fait qu'à chaque mémoire d'un circuit de mémoire (10, 20) est affectée une autre ligne de lecture (40, 43,....) reliée à l'autre circuit de mémoire. 5. Dispositif selon l'une quelconque des revendications précé- dentes, caractérisé par le fait que le détecteur de pannes (9) comporte des lignes de sortie (46, 47, 48) menant aux lignes de positionnement (24, 30,...) des mémoires (S 11, S21,...).