Brevet FR2569511A1 — publié le 19860228

La présente invention concerne un circuit pour attaquer un dispositif de visualisation d'image dans un système de traitement de signaux vidéo utilisant des techniques numériques de traitement de signaux vidéo. Un sytème de traitement de signaux de télévision numériques introduit par le Worlwilde Semiconductor Group (Fribourg, Allemagne de l'Ouest) de International Telephone and Telegraph Corporation est décrit dans une publication de ITT Corporation ayant pour titre "VLSI Digital TV System DIGIT 2000". Dans ce système des signaux vidéo couleurs, après avoir été traités sous forme numérique (binaire), sont convertis sous forme analogique aux moyens de convertisseurs numérique-analogique avant d'être reliés à un tube de visualisation d'image. Les signaux vidéo couleur analogiques sont reliés au tube-image par l'intermédiaire d'amplificateurs tampons analogiques et d'amplificateurs d'attaque du tube-image de sortie vidéo qui produisent des signaux de sortie vidéo à un niveau haut convenable pour attaquer les électrodes de commande d'intensité du tube-image. Il est ici reconnu comme souhaitable de produire un système de traitement de signaux vidéo numériques o les fonctions du convertisseur numérique-analogique de sortie et du dispositif d'attaque du tube-image sont combinées, éliminant ainsi la nécessité de l'étage amplificateur d'attaque analogique du tube-image et éliminant beaucoup de problèmes associés aux étages d'attaque analogiques du tube-image. En conséquence, conformément aux principes de la présente invention, il est ici décrit un convertisseur numérique-analogique de signaux vidéo capable d'attaquer directement une électrode de commande d'intensité telle que l'électrode de cathode d'un tube-image dans un récep- teur de télévision ou système de traitement de signaux vidéo similaire utilisant des techniques numériques de traitement de signaux vidéo. Dans un exemple d'un mode de réalisation, l'étage d'attaque décrit emploit des disposi- tifs de sortie FET VMOS de tension élevée qui fonctionnent en conjonction avec des sources de courant constant commu- tées d'entrée vidéo pour produire à partir des signaux de courant constant commutés additionnés un signal analogique de tension élevée de sortie convenable pour directement attaquer une électrode de cathode de commande d'intensité du tube-image. Selon une caractéristique de l'invention, un circuit est inclu pour stabiliser le niveau continu de sortie de l'étage d'attaque décrit. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre -faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention, et dans lesquels: - la figure 1 représente une partie d'un récep- teur de télévision couleur comprenant un convertisseur numériqueanalogique/dispositif d'attaque selon la présente invention; et - les figures 2a et 2c représentent des détails de circuit des parties du convertisseur/dispositif d'attaque en figure 1; - la figure 3 représente un agencement pour stabiliser le niveau continu de sortie du convertisseur/dispositif d'attaque de la figure 1; - la figure 4 illustre un agencement de commande de contraste et de commande de balance du blanc associé au convertisseur/dispositif d'attaque de la figure 1; et - les figures 5a et 5b représentent des circuits de sortie optionnels pour utilisation avec le convertisseur/dispositif d'attaque de la figure 1. En figure 1, des signaux vidéo analogiques de télévision couleur d'une source 10 sont convertis sous forme numérique (binaire) au moyen d'un convertisseur analogique-numérique (CAN) 12. Les signaux numériques du convertisseur analogique-numérique 12 sont traités par un dispositif de traitement de signaux vidéo numériques 14 comprenant des réseaux de traitement du signal de lumi- nance et du signal de chrominance et un réseau pour com- biner les signaux de luminance et de chrominance traités pour produire plusieurs signaux de sortie représentatifs de l'image couleur r, v et b. Dans cet exemple, les signaux r, v et b sont chacun représentés par un signal numérique à huit bits sous forme binaire (20... 27), et sont appliqués aux entrées binaires des étages convertis- seur numérique-analogique/d'attaque 20R, 20V et 20B, respectivement. Les signaux de sortie analogiques de niveau haut R, V et B des dispositifs d'attaque 20R, 20B et 20V sont respectivement directement appliqués aux électrodes de cathode de commande d'intensité d'un tube-image 25. Puisque les étages convertisseur/d'attaque sont similaires en structure et fonctionnement, seulement la structure et fonctionnement du dispositif d'attaque 20R seront décrites en détail. Le signal numérique r à huit bits (20... 27 est relié à un réseau d'interface d'entrée 30 comprenant des circuits tampon et de décalage de niveau. L'interface et les circuits inclus font partie de l'étage convertisseur/dispositif d'attaque lui-même, et les circuits inclus produisent une compatibilité logique en décalant les niveaux logiques des signaux numériques de la source 14 aux niveaux logiques compatibles aux exigences des autres circuits de l'étage convertisseur/d'attaque. Les signaux de sortie numériques de l'interface sont respectivement reliés aux entrées de commande de commutateurs de courant électroniques SO-S7 (représentés dans des buts de simplicité comme commutateurs électro- mécaniques), dont les entrées sont respectivement reliées aux sources de courant constant à poids binaire 10-17. Chacun des commutateurs SO-S7 a des première et seconde sorties de signal. Les premières sorties sont reliées en commun à une résistance 32 par l'intermédiaire d'une borne T1. Les secondes sorties sont reliées séparément aux électrodes de source respectivement de transistors de sortie associés MOS de tension élevée QO-Q7, qui de préférence sont des dispositifs FET VMOS à mode amélioré (vertical MOS) tels que le dispositif du type BS 107 disponible chez ITT à Friboug, Allemagne de l'Ouest ou le dispositif du type BSS 93 disponible chez Siemens à Munich, Allemagne de l'Ouest. Les transistors VMOS QO-Q7 corespondent à des dispositifs semiconducteurs structurés verticalement (en contraste à la structure latérale) qui sont reliés en parallèle et qui peuvent être facilement construits sur un substrat de circuit intégré commun, soit seuls ou ensemble avec les commutateurs S0-S7, les sources de courant 10-17 et le réseau d'interface 30. Les dispositifs VMOS Q0-Q7 ont des électrodes de drain et de source agencées selon un axe vertical (en contraste aux dispositifs latéraux qui ont des éléments de porte, de source et de drain sur la même surface). L'information concernant la structure des dispo- sitifs VMOS se trouvent dans le brevet US 4 364 073, par exemple. La structure physique d'une forme d'un dispositif VMOS est également décrite dans la demande de brevet US numéro de série 644 397, déposée le 27 Août 1984, ayant pour titre "Digital-To-Analog Converter". Cette demande décrit un convertisseur VMOS numérique-analogique de signaux capables d'attaquer directement une électrode de commande d'intensité de tension élevée d'un dispositif de visualisation d'image tel qu'un tube-image dans un récep- teur de télévision. En particulier, cette demande décrit un étage convertisseur/d'attaque avantageux o un certain nombre de dispositifs de sortie VMOS ont des zones de source dimensionnées afin de préserver la réponse à haute fréquence et de réduire la consommation d'énergie. La structure verticale des dispositifs de sortie VMOS facilite la fabrication de ces dispositifs avec une limitation de tension de claquage élevée, permettant aux dispositifs d'attaquer directement l'électrode de cathode de tension élevée du tube-image. Les dispositifs de sortie FET VMOS présentent également avantageusement des caracté- ristiques de commutation rapide de tension élevée mutuel- lement uniforme avec des retards sensiblement égaux de mise en service et de mise hors service, et des tran- sitoirs de commutation non voulus ("pointes de tension"), sont sensiblement évités, particulièrement en comparaison aux caractéristiques de commutation de tension élevée des transistors bipolaires. Les temps de mise en oeuvre et de mise hors service des dispositifs de sortie VMOS sont sensiblement non affectés par la grandeur de la tension en train d'être commutée, ainsi l'attaque du tube-image de tension élevée est possible. De plus, la technologie VMOS permet facilement la fabrication à faible cofit de zones de dispositifs intégrés VMOS à électrodes de porte commune et électrodes de drain commune. Les électrodes de porte des dispositifs de sor- tie Q0-Q7 sont reliées en commun à une source de potentiel de référence + V, et les électrodes de sortie de drain des dispositifs Q0-Q7 sont reliées en commun à une impédance de charge de sortie 35 à travers laquelle le signal analo- gique de niveau haut R est produit et apparaît à la borne de sortie T2. Ainsi, les dispositifs Q0-Q7 sont reliés en configuration de porte commune comme amplificateurs de courant à gain unitaire par rapport aux courants conduits aux électrodes de source respectives par intermédiaire des commutateurs S0-S7. Les courants des sources 10-17 sont transmis au moyen des commutateurs de courant S0-S7 soit à la borne T1 et la résistance 32, soit aux dispositifs de sortie Q0-Q7, selon les positions individuelles des commutateurs S0-S7 comme déterminées par l'état logique des signaux de sortie binaire (20... 27) de l'interface 30. Une tension d'at- taque analogique de cathode du tube-image apparatt à la borne T2 comme fonction de la valeur de la résistance de charge 35 et de la grandeur des courants drain combinés des dispositifs Q0-Q7 lorsque s'écoulant dans la résis- tance de charge 35. Un filtrage passe-bas approprié du signal produit à la borne T2 est réalisé au moyen de la résistance de charge 35 et de la capacité associée à la cathode du tube-image. Une tension produite à travers la résistance 32 à la borne Tl correspond à-une version de phase complé- mentaire de la tension d'attaque de cathode produite à travers la résistance 35, et peut être utile dans ces certains systèmes o, par exemple, il est souhaitable de contr8ler la tension d'attaque de cathode à un point de tension faible, o quand le signal complémentaire est des- tiné à être utilisé pour un but de-traitement de signaux, tel que par exemple en conjonction avec un réseau de compensation en haute fréquence du type décrit dans la demande de brevet US, n 644,453, déposée le 27 Août 1984, et ayant pour titre "Kinescope Driver with High Frequency Compensation". Comme décrit dans cette dernière demande, une partie du signal de sortie vidéo produit à la borne T2 est combinée au signal complémentaire produit à travers la résistance 32 pour produire un signal de haute fréquence résultant représentatif des composantes de haute fréquence qui peuvent être défectueuses dans le signal d'attaque vidéo de sortie de cathode à cause des effets de capacité parasite du circuit de sortie. Le signal résultant est appliqué à une entrée de l'étage d'attaque pour compenser la défectuosité en haute fréquence qui peut être manifestée par le signal de sortie vidéo. L'agencement convertisseur/dispositif d'attaque haute tension avantageusement est capable d'attaquer directement l'électrode de cathode du tube-image sans nécessité d'étages amplificateurs additionnels suivant l'étage convertisseur/d'attaque, et est capable d'être construit comme un circuit intégré. De plus, l'agencement d'attaque décrit ne subit pas avantageusement beaucoup des problèmes associés aux étages d'attaque du tube-image analogique. Par exemple, les étages d'attaque du tube- image analogique peuvent présenter une non-linéarité à moins que compensée par une contre-réaction associée aux dispositifs d'attaque du tube-image. Cependant, l'utilisa- tion d'une contre-réaction peut résulter en des problèmes de stabilité particulièrement dans un étage d'attaque à bande large. Des étages d'attaque analogiques peuvent également présenter des temps de montée et de descente inégaux d'excursion d'amplitude de signaux, et peuvent présenter des problèmes de vitesse de variation ou de changement dans des conditions de signaux importants à moins que compensés au moyen d'une contre-réaction. La figure 2a représente une version bipolaire de l'un des commutateurs de courant (par exemple S7 de la figure 1). Le commutateur de courant bipolaire comprend des transistors NPN 40 et 41 agencés en configuration d'entrée différentielle à émetteur couplé. Des signaux de phase opposée de la sortie de l'interface 30 tel qu'associés avec et dérivés du bit d'information binaire 27, attaquent les électrodes de base des transistors 40 et 41 de sorte que les courants de sortie collecteurs des transistors 40 et 41 varient en relation de phase mutuellement opposée. Les courants conduits par les transistors 40 et 41 sont appliqués par une source à - courant constant 17. Le courant de sortie collecteur du transistor 40 est conduit à l'électrode de source d'entrée du dispositif de sortie Q7 en figure 1, et le courant de sortie collecteur du transistor 41 est conduit à la borne T1 et à la résistance 32 en figure 1. La figure 2b représente une version MOS FET de l'un des commutateurs de courant (par exemple T7) en figure 1. Ce commutateur de courant comprend deux 256951i dispositifs MOS à sources couplées 42, 43 qui reçoivent des courants de fonctionnement de la source de courant 17, et qui présentent une attaque dissymétrique par intermé- diaire d'un signal de commutation relié à la porte du transistor 43. Le signal de commutation est dérivé du signal de sortie du bit d'information binaire 27 de l'in- terface 30. Les courants de sortie de drain des transis- tors 42, 43 sont respectivement couplés à l'électrode de source d'entrée du dispositif de sortie Q7 en figure 1, et à la borne T1 et à la résistance 32 en figure 1. Par rapport à l'agencement de la figure 2b, la résistance 32 est reliée de la borne T1 à un point de potentiel positif. La figure 2c illustre un agencement convenable de source de courant à poids binaires 10-17 en figure 1. Chaque source de courant comprend un transistor NPN tel que le transistor 50 pour source de courant 17, avec une sortie de collecteur reliée au commutateur de courant associé, et une électrode d'émetteur reliée à un réseau symétrique à résistance à pondération binaire R/2R. Des sources de courant peuvent être contrôlées en gain en réponse à une tension de contrôle du gain reliée par l'intermédiaire d'un aimplificateur 52 aux bases de chacun des transistors sources de courant NPN. En conséquence, le gain de l'étage convertisseur numérique-analogique/ d'attaque de la figure i peut être varié comme une fonction de la grandeur de la tension de contr8le GC qui peut, par exemple, représenter une tension de contrôle de commande du contraste dérivée d'une commande de contraste actionnée par un téléspectateur. La figure 3 représente un réseau de stabilisation continu de sortie utilisé en combinaison avec l'étage convertisseur/d'attaque comprenant les transistors QO-Q7 de la figure 1, o les éléments communs aux figures 1 et 3 sont identifiés par les mêmes chiffres de référence. Le réseau de stabilisation continue compense les variations de la tension d'alimentation de fonction- nement B+ et l'ondulation de fréquence verticale dans l'alimentation B+, parmi d'autres sources de variations B+, et élimine la nécessité d'une tension d'alimentation de fonctionnement stabilisée B+. Le réseau de stabilisation en courant continu comprend un amplificateur de transconductance opérationnel 62 qui est verrouillé pour conduire pendant chaque intervalle d'effacement d'image horizontal en réponse à une impulsion d'échantillonnage SP qui englobe la partie nommée "pallier de noir postérieur" de chaque intervalle d'effacement horizontal, par exemple. Lorsque verrouillé pour conduire par l'impulsion d'échantillonnage SP, l'amplificateur 62 compare une tension d'entrée d'une source de tension-de référence 65 à une tension d'entrée dérivée de la jonction du diviseur de tensions 60 et 61. Ces dernières résistances sont reliées au trajet du signal de cathode du tube-image et à la résistance de charge du dispositif d'attaque 35, de sorte que la tension produite à la jonction des résistances 60 et 61 est en relation avec la grandeur du niveau de sortie à courant continu de l'étage d'attaque pendant des intervalles d'effacement horizontal lorsque la modulation du signal vidéo est absente. Un signal d'erreur en relation avec la différence de grandeur entre les entrées à l'amplificateur 62 est stocké par une capacité 68, et appliqué à une entrée de porte d'un transistor de commande VMOS de tension élevée Q8. Le signal d'erreur varie la conduction du transistor Q8 de sorte que le courant dans la résistance de charge 35 est amené dans un sens pour réduire la différence entre les niveaux des tensions d'entrée de l'amplificateur 62 à un minimum, stabilisant ainsi le niveau d'effacement horizontal et le niveau en courant continu à la borne de sortie T2. Ainsi, par action de contreréaction le réseau de stabilisation comprenant l'amplificateur 62 et le transistor Q8 maintient les tensions d'entrée de l'amplificateur 62 à des niveaux sensiblement égaux, ce qui correspond à un niveau de repos en courant continu sensiblement constant à la borne de sortie T2. La résistance du diviseur de tension 61 peut être optionnellement ajustable comme montré pour produire un moyen pour manuellement ajuster la polarisation en cou- rant continu de la cathode du tube-image telle que produi- te à la borne T2. Ainsi, l'ajustement de la résistance 61 peut établir un niveau souhaité de la polarisation de la cathode du tube-image par l'intermédiaire de l'action du réseau de stabilisation en courant continu de contre- réaction. La commande de contraste d'image et la commande de balance du blanc sont accomplies comme montré par l'a- gencement de la figure 4 par rapport à chacun des étages convertisseurs/d'attaque 20R, 20V et 20B. Pour chaque étage d'attaque les entrées +VR et -VR correspondent aux entrées associées aux réseaux de source de courant respectifs comme montré et discuté par rapport à la figure 2o. Un potentiomètre réglable 71 par un télespectateur produit une tension de commande analogique de contraste CC à un contact glissant de celui-ci. La tension de commande du contraste est reliée par l'intermédiaire de l'ampli- ficateur tampon 70 à l'entrée +VR de la source de courant de chaque étage d'attaque, par l'intermédiaire des résistances réglables 72a, 72b et 72b. Ces dernières résistances réglables servent comme contrôle manuel de la balance du blanc pour ajuster séparément les gains des Z569511 signaux des étages d'attaque, pendant l'alignement du système, de sorte que le tube-image reproduit proprement une visualisation d'image du blanc en réponse à une image d'entrée du blanc représentative d'un signal vidéo. Ainsi, le gain de chaque étage d'attaque peut être varié en format analogique selon le réglage du potentiomètre de réglage de contraste 71 et des résistances ajustables respectives 72a, 72b et 72c et en contrôlant la conduction des sources de courant 10-17 pour chaque étage d'attaque, comme montré en figure 2c. Cette manière de contrôle du gain analogique dans un système de traitement de signaux vidéo numériques offre l'avantage de n'exiger qu'un ou plusieurs bits d'information numériques additionnels (par exemple 9 bits plutôt que 8 bits) pour adapter la gamme dynamique additionnelle nécessitée pour le réglage du contraste et le réglage de la balance du blanc. Ainsi, le mécanisme du contrôle du gain décrit conserve les bits d'information numériques et évite une augmentation non nécessaire de la dimension et complexité du circuit de traitement numérique. L'information additionnelle concernant un système de traitement numérique de signaux vidéo et d'affichage utilisant un -étage convertisseur/d'attaque VMOS de sortie vidéo, o des signaux de commande de contrôle produits par un télespectateur pour normalement contrôler la luminosité et le contraste d'une image visualisée sont utilisés sous forme analogique plutôt que sous forme numérique pour contrôler la grandeur du signal vidéo, se trouve dans la demande de brevet US n 644,400 déposée le 27 Août 1A984, et ayant pour titre "Digital Video Signal Processor With Analog Level Control". Les figures 5a et 5b représentent des circuits tampons de sortie optionnels qui permettent une réponse à haute fréquence améliorée pour l'étage d'attaque. Spécifiquement, les circuits tampons illustrés permettent une augmentation dans la valeur de l'impédance de charge de l'étage d'attaque (résistance 35 en figure 1) sans perte excessive de la réponse du signal à haute fréquence. En figure 5a, un transistor NPN 80 et un transistor PNP 81 sont reliés en étage d'émetteur suiveur complémentaire avec les bases reliées à la borne de sortie T2 de l'étage d'attaque et avec la sortie d'émetteur reliée à la cathode du tube-image. La figure 5b illustre un dispositif tampon de sortie du type à charge active comprenant un transistor 85 et une diode 86 agencés comme représentés. L'étage suiveur complémentaire de la figure a est préféré car ayant une caractéristique de réponse plus symétrique. REVENDICATIONS 1.- Système de traitement de signaux vidéo numériques, caractérisé par: une source (12) de signaux vidéo numériques; un moyen de visualisation d'image (25) sensible aux signaux appliqués à une électrode de commande d'intensité de celui-ci; et un moyen d'attaque convertisseur de signal (20R) avec une entrée (30) sensible aux signaux vidéo numériques et une sortie (T2) pour produire à l'électrode de commande d'intensité une version analogique des signaux vidéo numériques à une grandeur convenable pour directement attaquer l'électrode de commande d'intensité. 2.- Système selon la revendication 1, o le signal vidéo numérique précité de la source précitée contient N bits d'informations; caractérisé en ce que le moyen d'attaque précité correspond à un convertisseur numérique-analogique de signaux à N entrées de signaux pour respectivement recevoir lesdits N bits d'information du signal vidéo numérique et une borne de sortie reliée à l'électrode de commande d'intensité du dispositif d'affichage précité. 3.- Système selon la revendication 2, caractéri- sé en ce que le moyen d'attaque précité comprend: plusieurs moyens de commutation d'entrée respectivement sensibles aux bits individuels des N bits d'information, chacun ayant une entrée et une sortie; plusieurs sources de courant respectivement reliées auxdites entrées des moyens de commutation; plusieurs dispositifs de sortie chacun ayant une première électrode, une seconde et une troisième électrodes définissant un trajet de conduction de courant principal du dispositif de sortie, lesdites premières électodes desdits dispositifs étant reliées en commun, lesdites secondes électrodes des dispositifs étant reliées en commun et à la borne de sortie, et lesdites troisièmes électrodes des dispositifs étant reliées aux sorties respectives des moyens de commutation. 4.- Système selon la revendication 3, caractérisé en ce que chacun desdits dispositifs de sortie précités est un dispositif FET VMOS à tension élevée. 5.- Système selon la revendication 4, caractérisé en ce que les première, seconde et troisième électrodes correspondent respectivement aux électrodes de porte, de drain et de source. 6.- Système selon la revendication 3, caractérisé en ce que chacun des moyens de commutation précités a des première et seconde sorties mutuellement complémentaires sélectivement reliées aux sources de courant précitées selon l'état respectif de chacun des bits d'information numérique d'entrée les premières sorties précitées des moyens de commutation étant respectivement reliées aux troisièmes électrodes des dispositifs de sortie; et - les secondes sorties du moyen de commutation étant reliées en commun et reliées à une borne de sortie auxiliaire du moyen d'attaque précité. 7.- Système selon la revendication 2, carac- térisé par un moyen relié au moyen d'attaque précité pour stabiliser le niveau de sortie en courant continu du moyen d'attaque. 8.- Système selon la revendication 7, caractérisé en ce que le moyen de stabilisation précité comprend un moyen pour périodiquement échantillonner le niveau de sortie en courant continu du moyen d'attaque précité pour produire un signal de commande représentatif de la différence entre le niveau échantillonné à courant continu et un niveau de référence; et en ce qu'il comprend un moyen pour relier le signal de commande à une entrée de commande du moyen d'attaque dans une direction réduisant ladite différence à un minimum. 9.- Système selon la revendication 8, caracté- risé en ce que le moyen d'attaque précité comprend une impédance de charge; et plusieurs dispositifs de sortie associés respectivement à un bit d'information du signal vidéo numérique d'entrée, lesdits dispositifs ayant des sorties reliées en commun à l'impédance de charge; o le moyen d'échantillonnage fonctionne pendant des intervalles périodiques d'effacement du signal vidéo pour échantillonner le niveau de sortie en courant continu à l'impédance de charge; et o le signal de commande est relié à l'impédance de charge pour varier le courant conduit par celui-ci pour maintenir un niveau de sortie en courant continu souhaité. 10.- Système selon la revendication 1, caractérisé en ce que le moyen d'attaque précité comprend plusieurs dispositifs à transistors de sortie VMOS chacun ayant une première électrode et des seconde et troisième électrodes définissant un trajet du courant principal du dispositif de sortie précité, lesdites premières électrodes des dispositifs étant reliées en commun, lesdites secondes électrodes des dispositifs étant reliées en commun à une borne constituant une borne de sortie du moyen d'attaque et les troisièmes électrodes des dispositifs étant reliées pour recevoir les signaux vidéo numériques. 11.- Système selon la revendication 10, caractérisé en ce que les première, seconde et troisième électrodes correspondent respectivement aux électrodes de porte, de drain et de source.