Brevet FR2570903A1 — publié le 19860328

CIRCUIT DE CONVERSION ANALOGIQUE/NUMERIQUE ET NUMERIQUE/ ANALOGIQUE A MICROPROCESSEUR. La présente invention concerne un circuit pour la conversion analogique/numérique et numérique/analogique utilisant un microprocesseur. D'une manière générale, on sait qu'il a déjà été proposé de nombreuses solutions pour effectuer la conversion numérique/analogique d'un signal numérique. Une telle conversion peut être réalisée par un réseau de résistances qui délivre, à partir d'une source de référence, une tension fonction de la combinaison de bits 0 et 1 qui constitue ce nombre. Habituellement, on attribue au bit de plus fort poids une tension de sortie de V au deuxième bit, une tension de p et au bit de rang n une tension de - Un convertisseur de ce 2 type permet donc d'engendrer des tensions comprises entre 0 et V = Vn (1 - ln) , par incréments de Vn (correspondant au V-fl 2 2 bit de poids le plus faible). De même, il existe déjà de nombreux types de convertisseurs permettant d'effectuer la conversion analogique/numérique d'une tension. L'une de ces solutions, basée sur la méthode dite "par approximations successives" fait plus particulièrement intervenir un convertisseur numérique/analogique par exemple du type de celui précédemment mentionné, dont le nombre d'entrées numériques correspond au nombre de bits du signal numérique que l'on veut obtenir (résolution), ce convertisseur recevant sur une entrée une tension de référence Vref, - un comparateur dont l'une des entrées est reliée à la sortie du convertisseur et dont l'autre entrée est connectée à la tension que l'on désire convertir, ce comparateur changeant d'état selon que la tension à mesu rer est supérieure ou inférieure à la tension fournie par le convertisseur numérique/analogique, et - un circuit logique dont un cycle de fonctionnement comprend les étapes suivantes - la mise à l'état 1 d'une première entrée du convertis seur correspondant au bit de plus fort poids du convertisseur - le maintien à 1 ou la mise à O de cette première entrée selon l'état du comparateur, à savoir, plus précisément, le maintien à l'état 1 de cette première entrée dans le cas où la tension à la sortie du convertisseur est inférieure à la tension à convertir, ou la mise à O de cette première entrée dans le cas contraire ; - la mise à l'état 1 d'une deuxième entrée correspondant au bit de poids immédiatement inférieur ;; - le maintien à l'état 1 ou la mise à 0 de cette deuxiè me entrée selon l'état du comparateur ; - la répétition de ce processus jusqu'à l'entrée corres pondant au bit de plus faible poids. La valeur numérique de la tension à convertir est alors obtenue, en fin de cycle, par le chiffre binaire correspondant à l'état des entrées du convertisseur numérique/analogique. Autrement dit, selon cette méthode, la tension à convertir est comparée, dans un premier temps, à la tension correspondant à la moitié de l'échelle du convertisseur. Le comparateur indique si la tension est supérieure ou inférieure à la tension Vref/2. Selon le cas, on compare ensuite la tension à mesurer Vx à la tension Vref/4 ou à la tension 3Vref/4 et, de proche en proche, en divisant à chaque fois l'intervalle de définition, on obtient la valeur exacte de la tension. L'invention a tout d'abord pour but de réaliser à partir de ce principe de base, et en incluant pour ses fonctions de commande et pour son ordonnancement un microprocesseur, un circuit permettant d'effectuer à la demande et éventuellement séquentiellement, une conversion analogique/numérique ou une conversion numérique/analogique. Elle a également pour but la réalisation d'un circuit de ce type permettant notamment d'obtenir - une résolution variable et, en conséquence, un temps de cycle variable, notamment pour la conversion analogi que/numérique, - une multiplicité d'entrées analogiques, avec modifica tion éventuelle du facteur d'échelle pour chacune des entrées, et - une compensation efficace des dérives d'Offset du cir cuit, avec une détermination et une résolution optimum de la valeur de ces dérives d'Offset. Pour parvenir à ces résultats, le circuit selon l'invention se compose essentiellement d'au moins un convertisseur numérique/analogique dont les entrées numériques sont connectées à un microprocesseur, ce convertisseur recevant une tension de référence de valeur éventuellement variable Vref, d'au moins un commutateur commandable piloté par le microprocesseur permettant de relier la sortie dudit convertisseur, soit à un circuit de mémoire dont 1a sortie sert de sortie analogique dans le cas d'une conversion numérique/analogique, soit à l'une des deux entrées d'un comparateur dont l'autre entrée sert d'entrée analogique pour les tensions à convertir dans le cas d'une conversion analogique/numérique, la sortie de ce comparateur qui change d'état selon que la tension à convertir est supérieure ou inférieure à la tension délivrée par le convertisseur, étant reliée au microprocesseur. Bien entendu, le microprocesseur est programmé de manière à ordonner le séquencement du convertisseur numérique/analogique selon la méthode par approximation successive précédemment décrite. I1 effectue en outre la commande du commutateur pour obtenir par exemple, dans le cadre du déroulement d'un programme d'application, soit une conversion numériqueZanalogique, soit une conversion analogique/numérique.Comme cela sera précisé dans la suite de la description, il peut en outre, en fonction de ce programme d'application, effectuer de nombreuses fonctions de commande du circuit telles que, par exemple, l'aiguillage de tensions multiples à appliquer au comparateur en vue de leur conversion A/N, le changement du facteur d'échelle du convertisseur, la détermination et la prise en compte de la tension d'Offset, ou même le changement de signe de la tension de sortie du convertisseur pour le mettre en accord avec le signe de la tension analogique à convertir. Pour effectuer une comparaison, on peut appliquer à deux entrées du comparateur deux tensions de même signe ou bien à la même entrée du comparateur deux tensions de signe opposé. Ceci implique, dans le premier cas, que la tension à conver tir soit du même signe que la tension fournie par le convertisseur (laquelle est toujours de même signe). Ainsi, dans les deux cas, pour permettre d'effectuer la conversion de tensions pouvant présenter des signes différents, l'invention propose d'inclure dans le circuit reliant la sortie du convertisseur N/A au commutateur, un inverseur de polarité commandable piloté par le microprocesseur en fonction de la détection du signe de la tension à convertir appliquée au comparateur. Par ailleurs, pour permettre la conversion A/N séquentielle de multiples tensions analogiques selon un ordre imposé par programme, l'invention prévoit de raccorder à l'entrée du comparateur un circuit comprenant - au moins un multiplexeur piloté par le microprocesseur et - comprenant un nombre déterminé d'entrées analogiques adressables, - un échantillonneur bloqueur dont l'entrée est connectée à la sortie du multiplexeur et dont la sortie est reliée à l'entrée du comparateur t cet échantillonneur bloqueur étant piloté en synchronisme avec le multiplexeur. Dans ce cas, l'une des entrées analogiques du multiplexeur peut être portée à une tension nulle de manière à permettre à chaque cycle de commande du multiplexeur d'effectuer la mesure de la tension résiduelle et, en conséquence, la détermination de la tension d'Offset du circuit. Cette tension d'Offset peut être ensuite mémorisée par le microprocesseur pour être ensuite selon son signe retranchée ou rajoutée à la valeur mesurée. Comme précédemment mentionné, le microprocesseur peut effectuer la commande du format de la conversion. A cet effet, l'invention propose d'utiliser au moins deux convertisseurs N/A en parallèle dont la résolution totale permet d'effectuer une mesure précise. Chacun de ces convertisseurs N/A peut être alimenté par des tensions de référence convenablement choisies. En particulier, la tension appliquée au deuxième convertisseur devra être égale a' la tension de référence du premier convertisseur divisé par 2n, n étant le nombre d'entrées successives utilisées (en partant de l'entrée de plus fort poids) du premier convertisseur.La tension de référence appliquée au second convertisseur pourra donc être fournie au moyen d'une pluralité de sources de tensions calibrées dont les valeurs correspondent à un nombre déterminé d'entrées du premier convertisseur, et d'un sélecteur piloté par le microprocesseur apte à connecter l'une de ces tensions au second convertisseur. On obtient donc un circuit de conversion dont la résolution est indépendante de la précision, celle-ci étant déterminée par la précision des convertisseurs. Des modes de réalisation de l'invention seront décrits ciaprès, à titre d'exemples non limitatifs, avec référence aux dessins annexés dans lesquels : La figure 1 est un schéma de principe d'un circuit de conversion analogique/numérique, numérique/analogique selon l'invention ; La figure 2 est un diagramme représentatif des pas d'un cycle de conversion du convertisseur analogi que/numérique utilisé dans le circuit représenté sur la figure 1 La figure 3 est un tableau représentatif de l'état-des entrées du convertisseur numérique/analogique inter venant dans le convertisseur analogique/numérique du circuit, au cours d'un cycle de conversion ; La figure 4 est un schéma de principe d'un montage permettant l'entrée de plusieurs tensions analogi ques, ainsi que la mesure de la tension d'Offset ;; La figure 5 est le schéma de principe d'un inverseur de polarité commandable à conversion courant-tension utilisable dans le circuit représenté figure 1 La figure 6 est un schéma de principe d'un convertis seur numériqueXanalogique à facteur d'échelle varia ble, utilisable dans le circuit représenté sur la figure 1. Comme précédemment mentionné, le circuit de conversion selon l'invention fait intervenir un microprocesseur 1 pouvant par ailleurs être utilisé pour de multiples fonctions telles que, par exemple, la régulation d'un variateur de vitesse électronique et la commande des valves commandables du pont redresseur de tension, par exemple un pont de Graetz à thyristors, utilisé dans ce variateur. Tel que représenté sur la figure 1, ce circuit de conversion comprend tout d'abord un organe de conversion numérique/analogique 2 dont les entrées numériques 3 sont raccordées au microprocesseur 1 et qui reçoit par ailleurs une tension de référence Vref. Le principe général de cet organe de conversion est bien connu et correspond à celui du convertisseur N/A précédemment défini. Cet organe de conversion N/A est relié par sa sortie à un commutateur 4 par l'intermédiaire d'un inverseur de polarité 5 commandé par le microprocesseur 1. Le commutateur 4 est prévu pour connecter la sortie de l'inverseur de polarité 5, soit à l'une des deux entrées 6 d'un comparateur 7, soit sur l'entrée 8 d'un circuit de mémoire analogique. Le comparateur 7 est connecté par sa deuxième entrée 9 à une borne d'entrée analogique 10 destinée à recevoir la tension analogique Va à convertir. I1 change d'état suivant que la tension appliquée à l'une de ses entrées est supérieure ou inférieure à la tension appliquée sur son autre entrée. I1 transmet donc au microprocesseur un signal logique (0 ou 1) représentatif de ces deux inégalités. Le circuit de mémoire analogique comprend, quant à lui, un condensateur 12 dont l'une des bornes est reliée au commutateur 4 ainsi qu'à un amplificateur suiveur 13 (gain 1) dont la sortie est reliée à une borne de sortie 14 sur laquelle on peut prélever la tension analogique produite par la conversion N/A. Le cycle de conversion analogique/numérique réalisé par ce circuit est illustré par les figures 2 et 3. Sur ces figures, on a supposé que l'organe de conversion numériquelanalogique comprenait cinq entrées numériques, à savoir, en partant du bit de poids fort jusqu'au bit de poids faible, le bit B, le bit 1, le bit 2, le bit 3 et le bit 4. La tension analogique Va appliquée sur l'entrée 9 du comparateur 7, au cours d'un cycle de conversion, a été représentée sous la forme d'une droite. Dans la première partie du cycle de conversion, le microprocesseur 1 positionne à 1 le bit B (de plus fort poids), ce qui se traduit par l'émission à la sortie de l'organe de conversion 2 d'une tension de valeur Vref Le commutateur 4 2 étant en position A/N, cette tension est transmise à l'entrée 9 du comparateur 7. Cette tension (palier 14) étant inférieure à la tension analogique à convertir Va, le commutateur 7 passe à l'état 1 et le bit pl est donc maintenu à 1. Dans la deuxième partie du cycle, le microprocesseur 1 positionne à 1 le bit 1. La sortie de l'organe de conversion numérique/analogique 2 sera donc égale à la somme de la tension - - générée par le bit B qui est resté positionné à 1 et de la tension Vref générée par le bit 1 momentanément à 1. Cette tension de sortie (palier 15) de l'organe de conversion 2 est donc égale à 3Vref Toutefois, à l'inverse 4 du cas précédent, cette tension de sortie est supérieure à la tension analogique Va, de sorte que le comparateur 7 bascule à l'état 0 en entraînant la remise à zéro du bit 1. Dans la troisième partie du cyle, le microprocesseur 1 positionne à 1 le bit 2. La sortie de l'organe de conversion numérique/analogique 2 sera donc égale à la somme de la Vref tension 2 générée par le bit B resté à l'état 1 et de la Vref tension 8 générée par le bit 2. Cette tension de sortie de l'organe de conversion 2 est donc égale à 5V8ref Cette tension de sortie (palier 16) étant inférieure à la tension analogique Va, le comparateur 7 bascule à l'état 1 en maintenant à 1 le bit 2. Un processus similaire se poursuit jusqu'au bit 4 (poids faible). Le cycle de conversion est alors terminé et la valeur numérique représentative de la tension analogique Va est fournie par les bits PI à 4, à savoir, dans le cas d'espèce, la valeur 1a1a1 (figure 3). Comme précédemment mentionné, l'inverseur de polarité 5 sert à tenir compte du signe de la tension analogique Va appliquée sur l'entrée 9 du comparateur 7. La conversion peut être déterminée selon la séquence de fonctionnement suivante : - Dans une première étape, le microprocesseur force à 0 l'entrée du convertisseur numérique/analogique 2, le signe de l'inverseur de polarité étant mis arbitrairement à +, tandis que l'entrée analogique 9 du comparateur 7 est reliée à un potentiel de référence, par exemple de O V. Le microprocesseur 1 teste ensuite la sortie du comparateur 7 et en déduit le signe de l'Offset. - Dans une seconde étape, le microprocesseur 1 force le signe de l'Offset à l'entrée de l'inverseur de polarité 5 et exécute le programme de conversion A/N. A la fin du programme, le microprocesseur mémorise la valeur numérique de l'Offset ainsi que son signe. La mesure d'une tension analogique appliquée à la borne 10 pourra alors se décomposer suivant la séquence suivante - Dans une première étape, le microprocesseur force la valeur numérique de l'Offset sur l'entrée du convertisseur N/A et force le signe de l'Offset sur l'inverseur de polarité 5. Le microprocesseur teste ensuite la sortie du comparateur 7 et en déduit le signe de la tension analogique Va appliquée à la borne 10. - Dans une deuxième étape, le microprocesseur force le signe de l'entrée analogique à l'entrée de l'inverseur de polarité 5 et exécute ensuite le programme de conversion A/N. En fin de cycle de conversion, on obtient donc la valeur numérique représentative de la tension analogique Va (bits 8 à 4 dans l'exemple décrit en regard des figures 2 et 3) ainsi que son signe. On retranche alors de cette valeur précédemment mémorisée la valeur de l'Off set et on mémorise le résultat qui correspond à la valeur exacte de la tension analogique Va. I1 est clair que dans le circuit représenté sur la figure 1, la conversion numérique/analogique s'obtient par la mise en position N/A du commutateur 4. Cette commande est effectuée par le microprocesseur 1, par exemple pendant des temps d'interruption de la conversion A/N. Le microprocesseur 1 transmet alors les valeurs numériques sur les entrées numériques correspondantes de l'organe de conversion 2 N/A. La tension de sortie de cet organe de conversion 2 est ensuite transmise, avec une éventuelle inversion de polarité, sur le circuit de mémoire analogique formé par le condensateur 12 et l'amplificateur suiveur 13. Cette tension est alors disponible pour une quelconque utilisation, par exemple un affichage. La figure 4 représente une chaîne d'entrée analogique à entrées multiples permettant la conversion successive, selon une séquence imposée par le programme attribué au microprocesseur 1, une pluralité de tensions pouvant provenir de sources diverses. Cette chaîne d'entrée analogique se compose de deux multiplexeurs 20, 21 disposés en parallèle et pilotés par le microprocesseur 1. Dans cet exemple, chacun des multiplexeurs 20, 21 comprend huit entrées analogiques adressables sur trois bits (entrées numériques 22 et 23 reliées au microprocesseur). Les sorties de ces multiplexeurs 20, 21 sont reliées à un échantillonneur bloqueur comprenant un premier amplificateur suiveur 24, un échantillonneur 25 piloté par le microprocesseur 1 de façon synchrone à la commande des multiplexeurs 20, 21 et un bloqueur constitué par un condensateur 26 suivi d'un deuxième amplificateur suiveur 27. On notera que cet échantillonneur bloqueur est nécessaire en raison des temps de la conversion analogique numérique effectuée par le circuit. Cette chaîne d'entrée analogique permet donc de convertir successivement seize tensions analogiques. Toutefois, pour permettre la compensation des dérives d'Offset des composants analogiques du circuit de conversion, l'une de ces entrées analogiques des multiplexeurs 20, 21 est portée au potentiel 0V. De ce fait, à des intervalles de temps constants, cette tension de 0 Volt fera l'objet d'une conversion analogique/numérique, le résultat de cette conversion fournissant la valeur de l'Offset du circuit analogique avec son signe. Ce résultat peut être mis en mémoire dans le microprocesseur 1 puis ensuite retranché ou ajouté selon ledit signe, à chacune des valeurs mesurées des tensions appliquées aux autres entrées des multiplexeurs 20, 21. L'inverseur de polarité 5 représenté sur la figure 5 se compose d'un amplificateur opérationnel 29 dont l'entrée inverseuse 30 est reliée à sa sortie 31 par l'intermédiaire d'une résistance 32 et son entrée directe 33 est reliée à la masse par l'intermédiaire d'une résistance 34 de même valeur que ia résistance 32, de manière à avoir un gain identique et un même Offset sur ces deux entrées 30, 33.Les deux entrées 30, 33 de cet amplificateur opérationnel 29 sont reliées à la sortie de l'organe de conversion 2 par l'intermédiaire d'un commutateur 35 piloté par le microprocesseur 1, de manière à ce que, selon le signe de la tension analogique à convertir, la sortie de cet organe de conversion soit connectée à l'entrée inverseuse 30 de l'amplificateur opérationnel 29 qui fournira à sa sortie 31 une tension de polarité inverse, ou à l'entrée directe 33 dudit amplificateur 29 pour conserver à la sortie 31 la même polarité que la tension d'entrée. La figure 6 représente schématiquement un organe de conversion numérique/analogique 2 utilisable dans le circuit représenté figure 1, qui permet une variation du format de la conversion selon le programme attribuée'au microprocesseur 1. Cet organe de conversion se compose plus particulièrement de deux convertisseurs numériques/analogiques 40, 41 de type classique à huit bits chacun (aO à a7 et a8 à a15) à savoir, un premier convertisseur 40 qui reçoit une tension de référence Vref et un deuxième convertisseur 41 qui reçoit, par l'intermédiaire d'un-sélecteur 42 piloté par le microproces Vref seur, soit une tension égale à V16f, soit une tension égale à Vref Par ailleurs, dans cet exemple, le microprocesseur peut utiliser, selon la résolution recherchée - soit la totalité des entrées a8 à a15 du convertisseur 41, de manière à obtenir une résolution maximale dans ce cas, la tension appliquée sur le convertisseur 41 sera Vref pour avoir une conversion d'Offset, -128 - soit seulement les quatre entrées de poids fort du convertisseur 40, et quatre entrées de poids fort du convertisseur 41 : dans ce cas, la tension appliquée sur Vref le convertisseur sera " pour avoir une conversion sur huit bits, - soit le convertisseur 41 avec ses huits entrées a8 à a15 et avec les quatre entrées de poids fort aO à a3 du convertisseur 40 pour avoir une conversion sur douze bits. Il s'avère que ce montage présente de nombreux avantages - il permet d'optimiser le temps de cycle de conversion en fonction du nombre de bits (ou d'entrées) utilisés ; - il permet notamment d'effectuer la conversion, avec la résolution souhaitée, d'une tension relativement élevée sur huit bits, par exemple les quatre bits de poids fort des convertisseurs 40 et 41 et d'une tension relativement faible, par exemple la tension d'Offset en utilisant les huit bits du convertisseur 41 avec pour tension de référence, la tension ---Vref 128 Bien entendu, l'invention ne se limite pas aux seules combinaisons précédemment mentionnées. Le convertisseur pourrait par exemple être alimenté par une pluralité de sources de tension commutables convenablement choisies en fonction de nombre d'entrées utilisées du convertisseur 40. De même, l'organe de conversion pourrait également comprendre plus de deux convertisseurs. Bien entendu, chacune des solutions utilisées implique une programmation adaptée du microprocesseur. Revendications de brevet 1. Dispositif pour la conversion analogique/numérique et numérique/analogique faisant intervenir pour la conversion analogique/numérique - au moins un organe de conversion numérique/analogique (2) dont le nombre d'entrées (3) correspond au moins au nom bre de bits du signal numérique que l'on veut obtenir, cet organe de conversion recevant sur une entrée analogi que, une tension de référence Vref, - un comparateur (7) dont une première entrée (6) est reliée à la sortie de l'organe de conversion (2) et une deuxième entrée (9) est connectée à la tension (Va) que l'on désire convertir, ce comparateur (7) changeant d'état selon que la tension (Va) à convertir est supé rieure ou inférieure à la tension fournie par l'organe de conversion (2) et un circuit logique dont un cycle de fonctionnement comprend au moins les étapes suivantes - la mise à l'état 1 d'une première entrée de l'organe de conversion (2) correspondant au bit de plus fort poids ; - le maintien à 1 ou la mise à 0 de cette première entrée selon l'état du comparateur (7), à savoir le maintien à l'état 1 de cette première entrée dans le cas où la tension à la sortie de l'organe de conver sion (2) est inférieure à la tension (Va) à convertir, ou la, mise à 0 de cette première entrée dans le cas contraire ;; - la mise à l'état 1 d'une deuxième entrée correspondant au bit de poids immédiatement inférieur ; - le maintien à l'état 1 ou la mise à 0 de cette deuxiè me entrée selon l'état du comparateur (7) F - la répétition de ce processus jusqu'à l'entrée corres pondant au bit de plus faible poids, caractérisé en ce que le susdit circuit logique consiste en un microprocesseur (1) qui reçoit les informations dudit comparateur (7) et qui est par ailleurs, apte à fournir sur les entrées numériques dudit organe de conversion (2) les signaux numériques à convertir en des signaux analogiques, et en ce qu'il comprend en outre au moins un commutateur commandable (4) permettant de relier la sortie dudit organe de conversion (2) soit à un circuit de mémoire (12, 13) dont la sortie sert de sortie analogique pour la conversion numérique/analogique, soit à la première entrée (6) du comparateur (7), pour la conversion analogique/numérique, ce commutateur (4) étant commandé par ledit microprocesseur. 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend un inverseur de polarité commandable (5) disposé dans le circuit reliant la sortie du susdit organe de conversion (2) au susdit commutateur (4), cet inverseur de polarité (5) étant commandé par le microprocesseur (1) de manière à engendrer une tension de même signe que la tension (Va) appliquée sur la deuxième entrée (9) du comparateur (7). 3. Dispositif selon la revendication 2, caractérisé en ce que le susdit inverseur de polarité (5) se compose d'un amplificateur opérationnel (29) dont l'entrée inverseuse (30) est reliée à sa sortie (31) par l'intermédiaire d'une première résistance (32) et dont l'entrée directe (33) est reliée à la masse par l'intermédiaire d'une deuxième résistance (32), et un commutateur (35) piloté par le microprocesseur (1) destiné à connecter la sortie de l'organe de conversion (2) soit à l'entrée inverseuse (30), soit à l'entrée directe (33) de l'amplificateur opérationnel (29) selon le signe de la tension analogique (Va) à convertir. 4. Dispositif selon l'une des revendications précédentes, caractérisé en ce que la susdite deuxième entrée (9) du comparateur (7) est raccordée à un circuit comprenant au moins un multiplexeur (20, 21) piloté par le microprocesseur (1) et comprenant un nombre déterminé d'entrées analogiques adressables (el à e16) et un échantillonneur bloqueur (24 à 27) dont l'entrée est connectée à la sortie du multiplexeur (20, 21) et dont la sortie est reliée à la susdite deuxième entrée (9) du comparateur (7). 5. Dispositif selon la revendication 4-, caractérisé en ce que l'une des entrées analogiques (el à e16) du multiplexeur (20, 21) est portée à une tension nulle, et en ce que ledit microprocesseur (1) comprend des moyens pour la mise en mémoire de la tension d'Offset du circuit et de son signe, détectés à des intervalles de temps constants au passage de ladite entrée, et des moyens pour retrancher cette tension d'Offset àla valeur mesurée par le dispositif. 6. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le susdit organe de conversion (2) comprend au moins deux convertisseurs N/A en parallèle (40,41), et en ce que la tension appliquée au deuxième convertisseur est variable et est égale à la tension de référence Vref du premier convertisseur divisée par une valeur (2n), n étant le nombre d'entrées successives (aO à a7) utilisées, en partant de l'entrée de plus fort poids, du premier convertisseur (40). 7. Dispositif selon la revendication 6, caractérisé en ce que la tension de référence appliquée au second convertisseur (41) est fournie au moyen d'une pluralité de sources de tension calibrées dont les valeurs correspondent à un nombre déterminé d'entrées (aO à a7) du premier convertisseur (40), et d'un sélecteur (42) piloté par le microprocesseur (1), apte à connecter l'une de ces tensions au second convertisseur (41), en fonction du nombre d'entrées (aO à a7) sélectées du premier convertisseur (40).