Brevet FR2569056A1 — publié le 19860214

Transistor à induction statique du type à injection par effet tunnel et circuit intégré comprenant un tel transistor La présente invention concerne un transistor à induction statique (désigné ci-après par l'abréviation SIT) et un circuit intégré d'un tel transistor. Plus particu- lièrement, la présente invention a trait à un SIT du type à injection par effet tunnel faisant appel à une injection par effet tunnel en tant qu'effet quantique pour obtenir une vitesse de fonctionnement plus élevée du SIT, et elle concerne également un circuit intégré d'un tel transistor. Un SIT est un transistor dans lequel le niveau de la hauteur de la barrière de potentiel établi par une couche d'appauvrissement s'étendant entre les régions de grille est modifié de manière à commander le courant circulant entre une région de source et une région de drain. Dans un tel transistor, le potentiel est commandé par l'intermédiaire de la capacité électrostatique de la couche d'appauvrissement. Par conséquent, le SIT est équivalent à un transistor bipolaire dont la capacité d'emmagasinage de sa couche de base a été éliminée. De ce fait, le SIT présente une supériorité sur un FET (un transistor à effet de champ) par le fait qu'il fonctionne à une vitesse très supérieure avec moins de bruit. Toutefois, un SIT de la technique antérieure, dans lequel la distance entre les régions de source et de drain et celle entre les régions de source et de grille sont considérablement grandes, présente l'inconvénient que les porteurs tendent à être dispersés par les réseaux cristallins, ce qui se traduit par une fréquence de coupure limitée. Ainsi, pour pallier l'inconvénient de la technique antérieure mentionnée ci-dessus, les auteurs de la présente invention ainsi que d'autres ont proposé un SIT du type correspondant à une émission thermoionique dans lequel les porteurs peuvent se déplacer à la vitesse thermoionique sans être dispersés par les réseaux cristallins. Dans le SIT du type correspondant à une émission thermoionique, la distance entre les régions de source et de grille est établie de manière à être inférieure au parcours libre moyen des porteurs de manière que le SIT présente une structure correspondant à une émission thermo- ionique. La densité de courant J dans un tel SIT du type correspondant à une émission thermoionique est donnée par l'équation suivante (1): J = qn- / kT expi{q-}... (1) o q est la charge unitaire, k la constante de Boltzmann, T est la température absolue, mg est la masse effective des porteurs, ns est la concentration de l'impureté de la région de source, gs est le potentiel de diffusion entre la région de grille et la région de source, et Vg est le potentiel appliqué à la région de grille. La fréquence de coupure fc du SIT lorsque les porteurs sont alors injectés dans un mode correspondant à une émission thermoionique est donnée par l'équation suivante (2) dans laquelle il est tenu compte de la capacité d'entrée du second étage lorsque le SIT est monté en cascade avec un autre SIT: /kT f.. (2) C 8.8 Wg o Wg est la largeur de la barrière de potentiel dans la région de grille. Par conséquent, la fréquence de coupure fc du SIT est d'environ 780 GHz lorsque GaAs est utilisé comme semi- conducteur et la largeur Wg de la barrière de potentiel dans la région de porte est 0,1 um. -7 Ainsi, en faisant en sorte que le SIT présente une structure correspondant à une émission thermoionique, on atteint une vitesse de fonctionnement du SIT plus élevée que celle du SIT classique. Toutefois, la fréquence de coupure n'a pas été portée à une valeur supérieure à 800 GHz. En outre, du fait que les connexions des sources, des grilles et des drains dans le circuit intégré classique à semiconducteur sont généralement compliquées, il est nécessaire de disposer d'un espace notable pour ces connexions de sorte qu'une intégration de haute densité s'est révélée Jusqu'à présent difficile. En vue de remédier aux inconvénients de la technique antérieure décrits ci-dessus, la présente invention a pour objectif principal de fournir un SIT du type à injection par effet tunnel dans lequel on atteint une fréquence de coupure plus élevée que celle du SIT du type correspondant à une émission thermoionique. Selon une première caractéristique de la présente invention qui permet d'atteindre l'objectif ci-dessus, on réalise un SIT du type à injection par effet tunnel comprenant une région de canal, une région de source et une région de drain formées respectivement en liaison avec les surfaces de ladite région de canal, une région d'injeetion par effet tunnel formée entre lesdites régions de source et de canal, et une région de grille en un semi- conducteur présentant une largeur de bande interdite supérieure à celle de ladite région de canal, ladite région de grille étant partiellement ou complètement en contact avec les surfaces de la région de canal. Selon la première caractéristique décrite ci-dessus, la fréquence de coupure dans un tel SIT est même cent fois supérieure à celle obtenue dans un SIT du type correspondant à une émission thermoionique. D5 En plus de cette première caractéristique, une seconde caractéristique de la présente invention réside dans le fait que dans un tel SIT, la largeur de la région de canal est choisie de manière à être inférieure à 2 AD, o iD est la longueur Debye déterminée par la concentra- tion de l'impureté dans la région de canal. Selon cette seconde caractéristique, la capacité Cgs entre la grille et la source se trouve réduite en même temps que la résistance de grille rg de sorte que l'on peut atteindre une vitesse de fonctionnement plus élevée. En plus de cette seconde caractéristique, une troisième caractéristique de la présente invention réside dans le fait que, dans un tel SIT, la composition du semi- conducteur formant la région de grille est modifiée de manière qu'une coincidence entre le réseau semiconducteur constant de la région de grille et celui de la région de canal soit obtenue. Selon cette troisième caractéristique, le niveau de surface,à la surface limite de la région de grille,diminue de manière à améliorer la caractéristique de tension de claquage source-grille,grace à quoi le courant de fuite peut être moins important de manière à réduire la consom- mation d'énergie. Selon une autre caractéristique de la présente invention, on réalise un circuit intégré à semiconducteur comprenant un SIT du type à injection par effet tunnel incorporé dans ce circuit, ce transistor comprenant une région de canal, une région de source pourvue d'une région d'injection par effet tunnel et une région de drain formées respectivement en contact avec les deux côtés de ladite région de canal, et une région de grille formée partiellement en contact avee ladite région de canal, une borne de sortie, une borne de mise à la terre, et une borne de sortie ainsi qu'une borne d'alimentation par l'intermédiaire d'une résistance étant connectées respecti- vement aux régions de grille, de source et de drain. Selon cette quatrième caractéristique décrite ci-dessus, un SIT du type à injection par effet tunnel présentant une structure verticale est incorporé dans un circuit intégré. Par conséquent, le câblage nécessaire se trouve facilité et la superficie requise pour les connexions du câblage peut être réduite environ à 2/3 de la valeur habituelle dans la technique antérieure, ceci assurant une intégration sous haute densité de sorte que l'on obtient un circuit intégré à semiconducteur à vitesse de fonction- nement élevée, à faible consommation d'énergie et à faible bruit et garantissant, en outre, un fonctionnement à la température ambiante. D'autres objets et caractéristiques de la présente invention apparaîtront dans la description détaillée donnée ci-après en référence aux dessins annexés, sur lesquels: les figures 1 à 9 sont des vues en coupe schématiques montrant respectivement divers modes de réalisation du SIT du type à injection par effet tunnel selon la présente invention; la figure 10 est une vue en coupe schématique montrant un mode de réalisation du circuit intégré à semi- conducteur selon la présente invention; la figure ll est un schéma de principe équivalent du circuit intégré représenté sur la figure 10; la figure 12 est une vue en coupe schématique montrant un autre mode de réalisation du circuit intégré à semiconducteur selon la présente invention; et la figure 13 est un schéma de circuit équivalent du circuit intégré représenté sur la figure 12. La figure 1 montre la structure d'un SIT du type à injection par effet tunnel selon la présente invention, dans lequel une région de drain 1 est formée par une couche n+ d'un substrat en GaAs. Sur le substrat sont constituées, respectivement, sous une forme stratifiée, une région de canal 2 formée d'une couche n-, une couche n+ 3 et une région de source 4 formée d'une couche p+. La couche n+ 3 et la région de source 4 forméespar la couche p+ constituent une couche à injection par effet tunnel. Une couche enterrée de Ga(lx)AlxAs est présente dans la région de canal 2 de manière à former une région de grille 5. Bien que la région de grille 5 soit repré- sentée uniquement en coupe sur la figure 1, elle est formée suivant un motif réticulé ou linéaire et les parties illustrées sont combinées à leurs extrémités de manière à être découvertes en surface. Une électrode de grille 6 est formée sur les parties découvertes de la région de grille 5. Une électrode de source 7 et une électrode de drain 8 sont formées sur la surface supé- rieure de la région de source 4 et sur la surface infé- rieure de la région de drain 1, respectivement. Dans le cas d'un semiconducteur composé tel que GaAs, on ne peut pas former sur ce dernier une pellicule isolante électrique satisfaisante. Toutefois, quand un cristal mixte tel que, par exemple Ga(l-x)AlxAS dont la largeur de bande défendue est supérieure à celle de GaAs, est utilisé pour former la région de grille 5 comme décrit ci-dessus, la région de grille peut constituer un isolant électrique similaire à celui procuré par une pellicule de SiO2 ou analogue. Dans la région de canal 2 définie entre la région de source 4 et la région de drain 1, la région de grille 5 étant, dans la structure de transistor représentée sur la figure 1, formée dans cette région de drain, la distance entre la région de source 4 et la région intrinsèque de grille 5 est choisie de manière à être inférieure au parcours libre moyen des porteurs. Le transistor ainsi obtenu peut alors fonctionner comme un type normalement conducteur ou comme un type normalement non-conducteur grace à un choix approprié de la distance entre les parties de la région de grille 4 et de l'épaisseur de ces parties et grâce aussi à une modification appropriée de la concentration des impuretés dans la région de canal 2. La valeur de x dans Ga(lx)AlxAs constituant la région de porte 4 est, par exemple, x = 0,3. Le dopage du cristal mixte est de préférence réduit à une concentration d'impuretés telle que l'injection des porteurs de la 256o9056 région de grille vers la région de canal ne puisse pas avoir lieu. La fréquence de coupure f0 du SIT du type à injection par effet tunnel réalisé comme décrit ci-dessus est donnée par l'équation suivante (3) i Q Gm V T fc = 2 Cg o.. (3) c 2iC rf g 7T 9 o Gm désigne la conductance mutuelle, et Q = CgVg... (4) En combinant les équations (3) et (4), on obtient: f i t 1 ft fc:: =... (5) o le temps de transition ft d'effet tunnel est l'inverse de t. Donné par l'équation suivante (6): T =.o (6) o l est la constante de Planck divisée par 2 ( = 1,O546xlO-34 J.s), E est l'intensité de champ de la jonction tunnel, et a est la constante de réseau. Si on suppose que la valeur de la constante de réseau est égale à 5,6533 A pour GaAs, alors, selon les équations (5) et (6), la fréquence de coupure fc est 1,37xl013lHz, 6,83x1013Hz, 9,56x1013Hz et 1,37x1014Hz, c'est-à-dire de l'ordre de 100 THz quand l'intensité de champ E est 106 V/cm, 5x106 V/cm, 7x106 V/cm et 107 V/cm, respectivement. Cette valeur de la fréquence de coupure est d'environ cent fois celle atteinte dans le SIT du type"émission thermo- ionique'qui a été proposé par la demanderesse. On comprendra donc que l'on peut augmenter considérablement la fréquenee de coupure fc du SIT en utilisant l'injection tunnel basée sur l'effet quantique et non pas sur l'in- jection thermoionique. Dans le mode de réalisation représenté sur la figure 1, la capacité grille-source Cgs et la capacité. grille-drain Cgd a tendance à devenir importante. On résout ce problème à l'aide d'un autre mode de réalisation de la présente invention que l'on a représenté sur la figure 2. Grâce-au mode de réalisation représenté sur la figure 2, on peut réduire à une très faible valeur la capacité grille-source Cgs. Sur la figure 2, les mêmes chiffres de référence sont utilisés pour désigner les mêmes parties ou les parties équivalentes apparaissant sur la figure 1. On voit sur la figure 2 que la région de grille 5 et la région de source 4 sont disposées sur la même surface principale, ce qui facilite l'accès à l'électrode de grille 8 tandis que la capacité grille- source Cgs et la résistance de grille rg sont toutes deux plus faibles. Le mode de réalisation représenté sur la figure 2 est donc avantageux en ce sens que le SIT peut fonctionner à une vitesse plus élevée. Les figures 3 et 4 montrent un autre mode de réalisation encore de la présente invention dans lequel une couche 9 d'un isolant électrique est formée pour diminuer la capacité grille-drain Cgd. L'isolant électrique est de préférence Si02, Si3N4, une résine de polyimide, ou analogue. La constante diélectrique de Si3N4 est d'environ ,5, celle de SiO2 est d'environ 3,8 et celle du polyimide est d'environ 3,2 à la différence de la constante diélec- trique de GaAs qui est égale à 11. La capacité grille-drain Cgd se trouve donc réduite à moins de la moitié de la valeur observée quand GaAs est présent à la place de l'isolant. La figure 5 montre un autre mode de réalisation 3o encore de la présente invention, lequel est une modifi- cation partielle du mode de réalisation représenté sur les figures 3 et 4. On voit que la région de canal 2 du type n- apparaissant sur les figures 3 et 4 est remplacée par une couche de type p constituant la région de canal 10. Quand la région de grille 5 et la couche de type p consti- tuant la région de canal 10 ont un état inverse et que la partie de la couche de type p en contact avec la région de grille 5 est transformée en une couche de type n, les électrons sont injectés par effet tunnel de la région de source 4 dans la région de drain 1 pour mettre en fonction le SIT. Bien que la distance séparant la région de source 4 de la région de drain 1, c'est-à-dire la longueur du canal, puisse être fixée à une valeur telle que 100 A, l'intervalle couvert par la grille, c'est-à-dire la largeur du canal, doit être déterminé en se basant sur la longueur Debye qui est donnée par l'équation suivante (7): nD /Ir -kT... (7) nD = /n" o n est la concentration des impuretés de la région de canal et 6 est la constante diélectrique. Selon l'équation (7), la longueur Debye X D est d'environ 3,95 km, 0,4 um et 0,04 pm lorsque la concen- tration n des impuretés est 1012cm-3, 1014cm-3 et 1016cm-3, respectivement. Du fait que le réglage des dimensions,en ce qui concerne la largeur du canal est, dans ce cas, déterminé d'une façon générale par la précision de la photolithographie, il est nécessaire de déterminer les dimensions de la largeur du canal en fonction de la technique utilisée pour la fabrication. La figure 6 montre un autre mode de réalisation de la présente invention qui est une modification partielle du mode de réalisation représenté sur la figure 5. En se référant à la figure 6, on voit qu'une région ll de type p+ présentant une concentration d'impuretés élevée est formée dans la région de canal 10 de type p représentée sur la figure 5 de sorte que le flux d'électrons injectés à partir de la région de source 4 peut être efficacement limité par la région de grille 5. La région enterrée ll constitue une barrière de potentiel élevée vis-àvis des électrons injectés à partir de la région de source 4. C'est pourquoi les électrons se déplacent à travers les deux côtés de la région 11 de type p+ enterrée dans la région de canal 10 de type p. Du fait que la partie latérale de la région de canal 10 de type p en contact avec la région de grille 5 est la partie réellement active, et l'épaisseur de la région de source), et celle de l'électrode de.source 7 peuvent être, par exemple, d'environ 0,5 pm, et ceci facilite la fabrication du SIT. La figure 7 montre un autre mode de réalisation encore de la présente invention qui est une modification partielle du mode de réalisation représenté sur la figure 5. En se référant à la figure 7, on voit que la région 10 de type p est remplacée par la région 2 de type n- à l'exception de la partie établissant un contact avec la région de grille 5. La figure 8 montre une modification partielle du mode de réalisation représenté sur la figure 7. En se référant à la figure 8, on voit que la région 10 de type p est insérée dans la région de canal 2 de type n de manière à diminuer la capacité grille-source Cgs et à diminuer également la hauteur de la région de grille 5. Dans tous les modes de réalisation décrits en se référant aux figures 1 à 8, la distance entre la région de source et la région de grille intrinsèque est, bien entendu, choisie de manière à être inférieure au parcours libre moyen des porteurs. La concentration d'impuretés dans les couches de type n+ et de type p+ de la couche d'injection par effet tunnel peut être déterminée de la manière suivante. Si la concentration d'impuretés dans les couches de type n+ et de type p+ est uniforme, l'épaisseur W de la couche d'appau- vrissement est déterminée par le potentiel de diffusion en présence d'une polarisation nulle et est exprimée comme suit: //2esi i(__1) W:/- - NA + N.. (8) = N.. b E Vb (9) w o NA et ND désignent,respectivementla densité d'accepteurs dans la région 4 de type p+ et la densité de donneurs dans la région 3 de type n+. Si NA est 102lm-K3, les valeurs de W, E et de la o fréquence de coupure fc sont respectivement 130 A, 2,16xlO; V/cm et 40 THz pour ND égale à lO19cm-3, et 41 A, 6,8x10o' V/cm et 72 THz pour ND égale à 1020cm-3. Bien que la région de source soit formée de la couche 4 de type'p4- dans la région d'injection par effet tunnel des couches de type p+ et de type n+ dans tous les modes de réalisation décrits ci-dessus, la région de source peut aussi être formée de la couche de type n+ comme représenté sur la figure 9. Le niveau de surface de Ga(l_x)AlxAs constituant la région de grille doit être aussi bas que possible par rapport à celui de GaAs. A cette fin, on utilise de préférence un cristal mixte, tel que Ga(lx)AlxAs(1ly)Py que l'on obtient par dopage en introduisant une petite quantité de phosphore (P) dans Ga(lx)AlxAs, de manière que l'on puisse adapter suffisamment la constante de réseau de ce cristal à celle de GaAs. La composition de Ga(lx)AlxAs(l-y)Py est de préférence telle que y est d'environ 0,01 quand x = 0,3. En obtenant ainsi la coïncidence entre la constante de réseau semiconducteur de la région de grille et celle de la région de canal, on peut améliorer la caractéristique de tension de claquage source-grille de manière à diminuer le courant de fuite et à réduire la consommation d'énergie. De préférence, la concentration d'impuretés de la 0 région de canal est choisie pour que la couche i soit d'environ 1019cm-3, et celle de la région d'injection par effet tunnel est choisie de manière à être d'environ 1019 -102lem- 3 Comme matériaux d'électrodes pour la source et le drain, on peut utiliser des alliages tels que Au-Ge et Au-Ge-Ni pour la couche de type n+, et Au-Zn, Ag-Zn et Cr-Au pour la couche de type p+. Comme matériaux d'électrodes pour la région de grille de Ga(l_x)AlxAs, on peut utiliser des matériaux métalliques à haut point de fusion, tels que Ti, Pt, W, Cr, Hf et Ni qui ne forment pas le contact ohmique avec Ga(1-x) AlxAs. On va maintenant décrire ci-après un circuit intégré comprenant le SIT du type à injection par effet tunnel selon la présente invention. L'injection par effet tunnel est caractérisée par 1O le fait qu'elle engendre un bruit relativement faible et que, du fait qu'un eourant assez important peut être produit par une faible tension, la conductance mutuelle Gm peut être facilement augmentée et la possibilité de commande du courant est élevée. En outre, du fait que l'injection par effet tunnel a tendance à se produire plus facilement à une température élevée, il n'est pas nécessaire de refroidir le SIT. On comprendra donc que le SIT du type à injection par effet tunnel convient par- faitement pour la réalisation du circuit intégré. La figure 10 montre un mode de réalisation du circuit intégré selon la présente invention. En se référant à la figure 10, on voit qu'un substrat 21 de GaAs, qui est un semiconducteur intrinsèque i ou un semi- conducteur semi-isolant s.i., est préparé, et qu'une ceouche enterrée de type n+ constituant une région de drain 22 est formée sur une des surfaces principales du substrat 21. Une région de canal 23 est formée sur la région de drain 22. Une région de grille 24 du type hétéro- jonction est formée en contact avec la surface latérale de la région de canal 25. La région de grille 24 est constituée par un semiconducteur composite, tel que Ga(lx)AlxAS(ly)Py dont la largeur de bande défendue est supérieure à celle du GaAs constituant le substrat 21. Une région 25 de type n+ constituant la couche d'injection par effet tunnel est 535 formée sur la région de canal 23,et une région de source 26 du type p+ constituant la couche d'injection par effet tunnel est formée sur la région 25 de type n+. D'autre part, une couche de type n constituant une région résistive 27 est formée dans la surface principale du substrat 21 de GaAs à proximité de la région de drain 22, et une couche de type n+ constituant une région d'élec- trode 28 est formée dans la région résistive 27. Une électrode de sortie 29 est réalisée de manière à recouvrir une partie de la région de drain 22 et de la région résistive 27, et une électrode 30 d'alimentation en courant est réalisée sur la région d'électrode 28. La superficie restante de la surface principale du substrat 21 de GaAs est recouverte d'une pellicule d'un isolant électrique 31 tel que Si3N4, Si02 ou une résine de polyimide. Une électrode de grille 32 est formée sur la région de grille 24 qui s'étend vers le haut à travers la pellicule isolante 31 et une électrode de source 33 est formée sur la région de source 26. Une borne d'entrée 40, une borne 41 de mise à la masse, une borne de sortie 42 et une borne 43 d'alimentation en courant sont reliées, respectivement, à l'électrode de grille 32, à l'électrode de source 33, à l'électrode de sortie 29 et à l'électrode 30 d'alimen- tation en courant de manière à former un circuit intégré. La réalisation du SIT du type à injection par effet tunnel et à structure verticale sur le substrat 21 de GaAs de la manière décrite ci-dessus facilite les connexions du câblage à la région de drain 22, à la région de grille 24 et à la région de source 26. La figure 11 montre un circuit équivalent du circuit de la figure 10 et, sur cette figure 11, les mêmes références numériques sont utilisées pour désigner les mêmes parties apparaissant sur la figure 10. On voit qu'une résistance de charge 51 est reliée à un SIT 50 du type à injection par effet tunnel qui a une caractéristique normalement non conductrice et qui est représentée sur la figure 11. Quand un signal d'entrée de faible niveau est appliqué à la borne d'entrée 40 dans l'état o la tension d'alimentation VDD est appliquée à la borne d'alimentation 43, le SIT 50 du type à injection par effet tunnel reste dans son état non conducteur et un signal de sortie de niveau élevé apparaît à la borne de sortie 42. Par contre, quand un signal d'entrée de niveau élevé est appliqué à la borne d'entrée 40, le SIT 50 du type à injection par effet tunnel devient conducteur et un signal de sortie de faible niveau apparaît à la borne de sortie 42. Le SIT 50 exerce donc une action dite d'inverseur. Dans le circuit représenté sur la figure 11, du fait que la résistance du SIT du type à injection par effet tunnel est faible, la valeur du courant est déterminée pratiquement par la valeur de la résistance de charge 51. Par exemple, quand la résistance de charge 51 a une valeur ohmique de 100 k S et que VDD est 0,1 volt, la valeur du courant est d'environ 1 pA. La figure 12 montre un autre mode de réalisation du circuit intégré selon la présente invention, dans lequel un SIT du type à injection par effet tunnel du mode à appauvrissement constitue une résistance de charge. Sur la figure 12, le transistor agissant comme une charge comprend une région de grille 60 ayant une épaisseur plus faible que celle du transistor normalement non-conducteur, de sorte qu'il fonctionne en étant normalement conducteur et qu'il se comporte comme une résistance. De ce fait, dans la structure représentée sur la figure 12, il n'est pas nécessaire de prévoir séparément la résistance pour provoquer l'action d'inverseur d'un autre SIT. La région de grille 60 peut être en contact direct avec les couches de type n+ de la région de source 25 et de la région de drain 22, respectivement. Le transistor de charge peut être un SIT du type correspondant à une émission thermoionique, un SIT clas- sique ou un FET ou analogue, en plus du SIT du type à injection par effet tunnel. La figure 13 montre un circuit équivalant à la structure représentée sur la figure 12. On voit qu'un transistor 52 du type normalement conducteur qui agit comme un élément d'impédance est relié au SIT 50 du 'type à injection par effet tunnel, pour constituer un circuit inverseur. Le fonctionnement de ce circuit inverseur est similaire à celui du circuit représenté sur la figure 11 et, par conséquent, il n'en sera pas donné de nouveau une description détaillée. Bien que l'on ait représenté dans les modes de réalisation de la présente invention men- tionnés précédemment une structure de grille du type hétéro-jonction, bien entendu cette structure peut être remplacée par une grille ou porte isolée, une grille ou porte Schottky ou une grille ou porte à jonction pn. Dans le mode de réalisation du circuit intégré, la formation du SIT du type à injection par effet tunnel à structure verticale facilite l'obtention d'une longueur de canal plus petite que lO00 AP, ainsi que lecâblage à la source et au drain formé sur le canal, de sorte que le circuit intégré peut être réalisé de façon plus facile qu'un circuit intégré d'un FET ou d'un HEMT o un câblage fin à sa source, ses grilles et son drain est nécessaire. par conséquent, la superficie requise pour le câblage peut 9tre réduite à environ 2/, de celle nécessaire dans la technique antérieure, grâce à quoi on peut atteindre une densité d'intégration élevée. Dans les modes de réalisation de la présente invention mentionnés cidessus, on peut utiliser la technique connue d'interconnexion double couche, par exemple, pour connecter le circuitc intégré à la source d'alimentation, aux bornes de masse, d'entrée et de sortie à l'aide d'une structure planar et d'un isolant. La matière utilisée n'est en aucune façon limitée à GaAs et peut etre Si, InP, AnAs, InSb ou un semiconducteur composite II-V. on voit que la matière peut aussi également ètre obtenue par combinaison, par exemple, de HgTe ou de CdTe avec Hg(lx)Cd(x)Te. En outre, on peut former le SIT du type à injection par effet tunnel ainsi que son circuit intégré selon la -présente invention à l'aide d'un procédé de croissance épitaxiale moléculaire ou moléculaire avec photoexcitation, qui a été inventé par l'un des auteurs de la présente invention et dans lequel des couches moléculaires de GaAs peuvent être formées l'une après l'autre au cours d'une opération de croissance épitaxiale. De façon similaire, on peut former le circuit intégré à l'aide d'une épitaxie en phase vapeur, une épitaxie en phase liquide, un procédé MO-CVD, un procédé MBE, un procédé de diffusion ou d'im- plantation ionique, une photolithographie, une attaque par plasma, une attaque chimique, ou à l'aide de n'importe O10 laquelle des combinaisons des divers procédés faisant appel à une évaporation sous vide. REVENDICATIONS 1. Transistor à induction statique du type à injection par effet tunnel, caractérisé par le fait qu'il comprend: un région de canal (2; 10), une région de source (4) et une région de drain (1) forméesen contact avec les deux côtés respectifs de ladite région de canal, une région d'injection par effet tunnel formée entre la région de source et la région de canal, et une région de grille (5) établissant un contact avec une partie ou la totalité de ladite région de canal et formée d'un semi- conducteur présentant une largeur de bande interdite plus grande que celle du semiconducteur formant ladite région de canal. 2. Transistor à induction statique selon la revendication 1, caractérisé par le fait que ladite région de canal est formée de GaAs et ladite région de grille est formée de Ga(lx)AlxAs. 3. Transistor à induction statique selon la revendication 1, caractérisé par le fait que ladite région de canal comprend une région semiconductrice formant vis-à-vis des porteurs arrivant de ladite région de source une barrière de potentiel qui est plus élevée que celle formée par la partie restante de ladite région de canal. 4. Transistor à induction statique selon la revendication 1, caractérisé par le fait qu'une électrode de grille (6) en contact avec ladite région de grille est formée d'une matière métallique établissant un contact ohmique avec ladite région de grille. 5. Transistor à induction statique du type à injection par effet tunnel, caractérisé par le fait qu'il comprend: une région de canal (2; 10), une région de source (4) et une région de drain (1) forméesen contact avec les deux c8tés respectifs de ladite région de canal, une région d'injection par effet tunnel formée entre la région de source et la région de canal, et une région de grille (5) établissant un contact avec une partie ou avec la totalité de ladite région de canal et formée d'un semi- conducteur présentant une largeur de bande interdite plus grande que celle du semiconducteur formant ladite région de canal, la largeur de ladite région de canal étant choisie de manière à 8tre plus petite que 2 %D' o A D est la longueur Debye déterminée par la concentration d'impuretés de ladite région de canal. 6. Transistor à induction statique selon la revendication 5, caractérisé par le fait que ladite région de canal comprend une région semiconductrice formant vis-à-vis des porteurs arrivant de ladite région de source une barrière de potentiel qui est plus élevée que celle constituée par la partie restante de ladite région de canal. 7. Transistor à induction statique selon la revendication 5, caractérisé par le fait qu'une électrode de grille (6) en contact avec ladite région de grille est formée d'une matière métallique établissant un contact ohmique avec ladite région de grille. 8. Transistor à induction statique selon la revendication 5, caractérisé par le fait que ladite région de canal est formée de GaAs et ladite région de grille est formée de Ga(lx)AlxAs(l-y)PY. 9. Transistor à induction statique du type à injection par effet tunnel, caractérisé par le fait qu'il comprend une région de canal (2; 10), une région de source (4) et une région de drain (1) formées en contact avec les deux c8tés respectifs de ladite région de canal, une région d'injection par effet tunnel formée entre la région de source et la région de canal, et une région de grille (5) établissant un contact avec une partie ou la totalité de ladite région de canal et formée d'un semiconducteur présentant une largeur de bande interdite plus grande que celle du semiconducteur formant ladite région de canal, la composition du semiconducteur formant ladite région de 325 grille étant modifiée de manière que soit atteinte une coïncidence entre la constante de réseau semiconducteur de ladite région de grille et celle de ladite région de canal. O10. Transistor à induction statique selon la revendication 9, caractérisé par le fait que ladite région de canal est formée de GaAs et ladite région de grille est formée de Ga(lx)AlxAs(ly)Py. ll. Transistor à induction statique selon la revendication 9, caractérisé par le fait qu'une électrode de grille (6) en contact avec ladite région de grille est formée d'une matière métallique établissant un contact ohmique avee ladite région de grille. 12. Transistor à induction statique selon la revendication 9, caractérisé par le fait que ladite région de canal comprend une région semiconductrice formant vis-à-vis des porteurs arrivant de ladite région de source une barrière de potentiel qui est plus élevée que celle de la partierestante de ladite région de canal. 15. Transistor à induction statique selon la revendication 9, caractérisé par le fait que la largeur de ladite région de canal est choisie de manière à être plus petite que 2 D, o À D est la longueur Debye déterminée par la concentration d'impuretés de ladite région de canal. 14. Circuit intégré à semiconducteur comprenant un transistor à induction statique du type à injection par effet tunnel qui est incorporé dans ce circuit, caractérisé par le fait que ledit transistor comprend une région de canal (25), une région de source (26) pourvue d'une région (25) d'injection par effet tunnel et une région de drain (22) forméesen contact avec les deux c8tés respectifs de ladite région de canal, et une région de grille (24) formée en contact avec une partie de ladite région de canal, une borne (40) d'entrée de signal, une borne (41) de mise à la masse. et une borne de sortie (42) ainsi qu'une borne (43) d'alimentation en courant à travers une résistance étant reliées respectivement à la région de grille, à la région de source et à la région de drain de manière à constituer le circuit intégré. 15. Circuit intégré à semiconducteur selon la revendication 14, caractérisé par le fait que ladite région de grille est formée d'un semiconducteur présentant une largeur de bande interdite plus grande que celle du semiconducteur formant ladite région de canal. 16. Circuit intégré à semiconducteur selon la revendication 14, caractérisé par le fait que ladite résistance est constituée par un transistor à induction statique du type normalement conducteur ou un transistor à induction statique du type à injection par effet tunnel. 17. Circuit intégré à semiconducteur selon la revendication 14, caractérisé par le fait que ladite région de canal est formée de GaAs et ladite région de grille est formée de Ga(l-x)AlxAs ou Ga(l-x)AlxAs(l-y)Py.