Brevet FR2569512A1 — publié le 19860228

La présente invention concerne un convertisseur de signaux numérique- analogique à capacité de sortie réduite. En particulier, la présente invention concerne un tel convertisseur convenable pour utilisation comme circuit de sortie tel qu'un amplificateur de sortie vidéo pour attaquer un dispositif de visualisation d'image dans un système de traitement de signaux vidéo utilisant des techniques numériques de traitement de signaux vidéo. Dans un système de traitement de signaux électri- ques utilisant des techniques numériques de traitement de signaux, un réseau-convertisseur numérique-analogique est exigé pour convertir des signaux numériques sous forme analogique pour utilisation par des circuits analogiques associés au système. Un système de traitement de signaux de télévision numériques introduit par le Worldwide Semiconductor Group (Freibourg, Allemagne de l'Ouest) de International Telephone and Telegraph Corporation est décrit dans une publication de ITT Corporation ayant pour titre "VLSI Digital TV System- DIGIT 2000". Dans ce système, des signaux vidéo couleurs, après avoir été traités sous forme numérique, sont convertis sous forme analogique au moyen de convertisseurs numériques-analogiques avant d'être reliés à un tube de visualisation d'image. Les signaux vidéo couleurs analogiques sont reliés au tube-image par l'intermédiaire d'amplificateurs tampons analogiques et d'amplificateurs d'attaque du tube-image de sortie vidéo qui produisent des signaux de sortie vidéo analogiques à un niveau élevé convenable pour attaquer des électrodes de commande d'intensité du tube-image. Un système de traitement de signaux vidéo numé- riques o les fonctions du convertisseur numérique- analogique de sortie et du dispositif d'attaque du tube-image sont avantageusement combinées, éliminant ainsi beaucoup de problèmes associés aux étages d'attaque analogiques du tube-image, est décrit dans la demande de brevet US NO de série 644 398 déposée le 27 Août 1984, ayant pour titre "Kinescope Driver in a Digital Video Signal processing System". Comme décrit dans celui-ci, un étage convertisseur/d'attaque utilise des dispositifs de sortie à transistors VMOS FET verticaux de tension élevée et est capable d'attaquer directement une électrode de commande d'intensité telle que la cathode du tube-image dans un récepteur de télévision ou système de traitement de signaux vidéo similaire utilisant des techniques numériques de traitement de signaux vidéo. Il est ici reconnu comme souhaitable de préserver la réponse à haute fréquence et de réduire la consommation d'énergie et la dissipation de puissance d'un convertisseur numérique-analogique, particulièrement lorsqu'utilisé pour traitement de signaux d'amplitude importants, en réduisant la capacité de sortie du convertisseur. En conséquence, il est décrit ainsi un système de traitement de signaux à convertisseur numérique-analogique qui va vers ces objectifs. Un convertisseur numérique-analogique comme décrit ici selon les principes de la présente invention comprend plusieurs dispositifs à transistors de sortie MOS FET à zones de source séparées. Les dimensions des zones de source séparées respectives diffèrent de sorte que le dispositif associé au bit d'information numérique le plus significatif présente la plus grande zone de source, tandis que les dispositifs associés aux bits les moins significa- tifs présentent des zones de source plus faibles. Dans un exemple préféré de mise en oeuvre de l'invention, les zones de source sont des dispositifs de sortie VMOS verticaux qui sont échelonnés binairement, les électrodes de porte des dispositifs de sortie sont reliées en commun et les électrodes de drain des dispositifs de sortie sont reliées en commun à une impédance de charge de sortie. De plus, le convertisseur numérique-analogique décrit avantageusement est capable d'attaquer directement une électrode de commande d'intensité telle que la cathode d'un tube-image dans un récepteur de télévision ou système de traitement de signaux vidéo similaire utilisant des 2 3 69512 techniques numériques de traitement de signaux vidéo. Dans un tel cas la nécessité d'un étage amplificateur d'attaque analogique du tube-image est éliminée. L'invention sera mieux comprise, et-d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement-à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - la figure] représente une partie d'un récepteur de télévision comprenant un convertisseur numérique-- analogique selon la présente invention; - la figure 2 représente une vue en coupe d'un dispositif formant une partie constituante du convertisseur numérique-analogique représenté en figure 1; et - la figure 3 représente une vue en plan d'une version de circuit intégré du convertisseur numérique- analogique représenté en figure 1. En figure 1, un signal vidéo numérique de-8 bits sous forme binaire (2... 27) d'une source de signaux vidéo numériques 10 est appliqué comme signal d'entrée à un convertisseur numérique-analogique à 8 bits 20 (CAN). Un signal vidéo de sortie analogique de niveau haut du convertisseur analogique-numérique 20 apparaît à travers une impédance de charge 24 à une grandeur convenable pour directement attaquer une électrode de commande d'intensité 26 de cathode d'un tube de visualisation d'image 28 tel que par exemple celui dans un récepteur de télévision, moniteur vidéo ou autre système de traitement vidéo similaire. Un filtrage passe-bas convenable du signal de sortie du convertisseur numérique-analogique 20 est produit au moyen de la résistance de charge 24 et de la capacité associée à la cathode du tube-image. Le convertisseur numérique-analogique 20 comprend un certain nombre d'inverseurs d'entrée 10-17 qui agissent comme commutateurs et qui reçoivent respectivement des O 7 bits d'entrée du signal numérique 2..27 Les inverseurs -17 peuvent, par exemple, comprendre des transistors bipolaires actionnés comme des commutateurs ON-OFF. Les signaux de sortie des inverseurs 10-17, tels que produits O 7 selon l'état logique des signaux d'entrée binaires 2...2 sont reliés par l'intermédiaire de résistances déterminant des courants à poids binaire RO-R7 à une zone de dispositifs à transistors MOS FET de sortie de tension élevée QO-Q7. Les dispositifs QO-Q7 ont des électrodes de porte reliées en commun à une seule borne de porte G à laquelle un potentiel de polarisation est appliqué, des électrodes de drain de sortie reliées en commun à une seule borne de sortie de drain D à laquelle une impédance de charge de sortie 24 est reliée, et des bornes d'électrode de source d'entrée séparées 50- S7 qui reçoivent respectivement les courants de signaux pondérés binaires des résistances RO-R7. Les dispositifs de sortie QO-Q7 de préférence sont des dispositifs à transistors VMOS FET à mode amélioré (MOS vertical) tels que le dispositif du type BS 107 dis- ponible chez ITT à Freibourg, en Allemagne de l'Ouest, ou le dispositif du type BSS 93 disponible chez Siemens à Munich, en Allemagne de l'Ouest. Les dispositifs VMOS QO-Q7 ont des électrodes de drain et de source agencées le long d'un axe vertical (en contraste aux dispositifs latéraux qui ont des éléments de porte, de source et de drain sur la même surface). Les dispositifs QO-Q7 sont reliés en parallèle et peuvent être facilement construits sur un substrat de circuit intégré commun, de préférence ensemble avec les résistances RO-R7 et les inverseurs de commutation -17. La structure verticale des dispositifs de sortie VMOS facilite la fabrication de ces dispositifs avec une limite de tension de claquage élevée, permettant aux dispositifs de directement attaquer l'électrode de cathode de tension élevée du tube-image 28. Les dispositifs de sortie VMOS présentent également avantageusement des caractéristiques de commutation 256951Z rapide de tension élevée mutuellement uniformes avec des retards sensiblement égaux de mise en service et de mise hors service, et évitent sensiblement des transitoires de commutation non voulus ("pointes de tension") parti- culièrement en comparaison aux caractéristiques de commuta- tion de tension élevée des transistors bipolaires. Les temps de mise en service et de mise hors service des dispositifs de sortie VMOS sont sensiblement non affectés par la grandeur de la tension en train d'être commutée. Ainsi, l'attaque du tube-image de haute tension est possible. De plus, la technologie VMOS permet facilement la fabrication à faible coût dezs zones de dispositif intégré VMOS avec des électrodes de porte communes et des électrodes de drain communes. Le convertisseur numérique-analogique 20 présente avantageusement une capacité de sortie parasite réduite de façon significative, une bonne vitesse de changement ou de variation des signaux importants et une bonne réponse à haute fréquence, et une consommation d'énergie réduite. Comme il sera expliqué ci-dessous, les effets souhaitables résultent du fait que les zones de source des dispositifs de sortie VMOS QO-Q8 sont dimensionnés pour présenter un facteur de pondération binaire, par exemple 1:2:4:8:16:32:64:128. En d'autres termes, les zones de source des dispositifs de sortie QO-Q7 sont proportion- nelles aux valeurs échelonnées binaires des résistances de source associées RO-R7. Ainsi, la zone de source du transistor QO correspondant à la plus petite zone ("1") telle qu'associée au bit le moins significatif (20), et la zone de source du transistor Q7 correspond à la plus grande zone ("128") telle qu'associée au bit le plus significatif (27). En échelonnant les zones de source des dispositifs de sortie VMOS de cette manière, la valeur de la capacité parasite de sortie à la borne D (c'est-à-dire la capacité de drain totale) est significativement réduite, comparée au cas o les dispositifs de sortie QO-Q7 présentent des zones de source égales. Puisque dans un dispositif VMOS structuré verticalement la dimension de la zone de source (ou le nombre de cellules de source utilisées) pour chaque dispositif de sortie VMOS détermine essentiellement la zone occupée par le dispositif, et puisque la zone de drain et la capacité de drain sont proportionnelles à la zone occupée par le dispositif VMOS, une réduction dans la zone de source résulte en une réduction en relation dans la valeur de la capacité de drain de sortie parasite. La vitesse de variation du convertisseur numérique-analogique 20 (le changement de tension par unité de temps, ou dv/dt) est en rapport avec la grandeur de courant appliqué par la résistance de charge 24 divisée par la valeur de la capacité apparaissant à la borne de sortie D. Ainsi, réduire la capacité effective à la borne augmente le taux de changement du convertisseur numérique- analogique 20, et augmente également la réponse à haute fréquence du convertisseur numérique-analogique 20. Réduire la valeur de la capacité de sortie effective réduit également la dissipation d'énergie et la consomma- tion d'énergie du convertisseur numérique-analogique 20 puisque ces facteurs sont directement proportionnels à la valeur de la capacité de sortie effective. Comme on verra à partir de la figure 3 qui sera décrite subséquemment, chaque dispositif de sortie QO-Q7 comprend un nombre de cellules de source. Le dispositif de sortie Q7 associé au bit le plus significatif du signal comprend le plus grand nombre de cellules de source(128), a une capacité de conduction en courant élevée et contribue le plus à la valeur totale de la capacité de drain de sortie. Par ailleurs, le dispositif de sortie QO associé au bit le moins significatif comprend le plus petit chiffre de cellules de source (1), a une capacité de conduction en courant faible et contribue moins à la valeur totale de la capacité de drain de sortie. La densité de courant est sensiblement la même pour toutes les zones de source puisque des courants plus élevés sont conduits par les sources de zone d'ordre de grandeur le plus élevé et les courants plus faibles sont conduits par les sources de zone d'odre de grandeur le moins élevé La grandeur du courant conduit par les dispositifs de sortie QO-Q7 est déterminée par la valeur des résistances de source associées RO-R7. Bien que la résistance ON (résistance en conduction) des dispositifs de sortie d'ordre le plus faible est plus élevée que la résistance ON des dispositifs d'ordre le plus élevé puisque les premiers dispositifs comprennent un nombre plus petit de cellules de source en parallèles, la chute de tension drain-source présentée par les dispositifs de sortie lorsque conducteurs est approximativement la même à la fois pour les dispo- sitifs d'odre les plus élevés et d'ordre les plus faibles à cause des densités de courant similaires présentées par les dispositifs de sortie. Le contrôle de la tension continue produite à la borne de sortie de drain D est produit au moyen d'un transistor additionnel VMOS Q8 avec une électrode de source S8 et une résistance de source associée R8. Une tension de contrôle continue variable VC d'une source de tension 30 varie le courant conduit par le transistor Q8 et varie de ce fait la tensioon produite à travers la résistance de charge 24 à la borne de sortie Do Dans un récepteur de télévision par exemple, l'agencement comprenant la source de tension 30 et le transistor Q8 peut être utilisé pouri régler la polarisation de la cathode du tube-image telle que par exemple pendant la mise en service du récepteur ou à d'autres périodes. La figure 2 représente une vue en coupe d'une structure VMOS FET telle qu'elle peut être utilisée avec l'agencement de la figure 1. Le corps de drain du matériau consiste d'un substrat n+ avec une couche épitaxiale n- déposée sur une face et une couche de métallisation déposée sur l'autre face. Les cellules de source consistent de régions p+ diffusées dans la couche épitaxiale n-, avec les régions n+ diffusées dans les régions p+. La géométrie des cellules de source peut varier, par exemple elles peuvent être de forme hexagonale ou rectangulaire. La porte consiste d'une couche en polysilicium n+ enfouie dans du dioxyde de silicium (SiO2), avec des ouvertures centrées au-dessus des cellules de source. A certains endroits la couche de porte est amenée à la surface du dispositif pour métallisation et liaison à une ligne de liaison. La métallisation de source est la couche la plus supérieure du dispositif et interconnecte les cellules de, O10 source individuelles comme exigé. La limite de tension claquage d'un dispositif VMOS est essentiellement déter- minée par la résistivité et l'épaisseur de la couche épitaxiale. La figure 3 illustre une vue plane d'un circuit intégré.comprenant la partie de l'agencement de la figure 1 comportant des dispositifs QO-Q8. Les zones de source des dispositifs QO-Q8, auxquelles les bornes de source 50-S8 sont reliées, présentent une géométrie rec- tangulaire avec des éléments de porte rectangulaires disposés parmi les zones de cellules de source comme représenté. Les zones de cellules de source totales respectivement associées aux dispositifs de sortie QO-Q7 sont échelonnées dans un rapport binaire (1:2:...:128) et sont séparées par une couche d'isolation de dioxyde de silicium (SiO2). Un dispositif intégré VMOS de ce type peut être facilement fabriqué en modifiant légèrement certains dispositifs existants VMOS, tels que le dispo- sitif du type BSS 93 (Siemens) dont un certain nombre de cellules de source interconnectées pourraient être divisées en plusieurs zones individuelles de cellules de source échelonnées binairement simplement en modifiant la métallisation des cellules de source. Afin d'accomplir les avantages de réduire la consommation d'énergie et de préserver la réponse à haute fréquence qui résultent de la réduction de la capacité de sortie totale effective comme discuté, il n'est pas nécessaire d'échelonner les zones de source des dispositifs Z5695 1 2 de sortie VMOS dans un rapport binaire. D'autres agence- ments d'échelonnement peuvent être adaptés aux exigences d'un système de traitement d'un signal donné, par exemple en regard des exigences des divers codes d'infor- mation numériques. En général, cependant, des avantages significatifs seront obtenus lorsque les zones de source associées aux plusieurs bits d'ordre inférieur (dépendant du nombre total de bits) sont échelonnées pour présenter une zone réduite par rapport aux bits d'ordre supérieur afin de réduire la capacité de sortie, pour obtenir des densités de courant de cellules de source souhaitées et réduire la consommation d'énergie. Bien que l'agencement décrit est particulièrement utile pour attaquer une électrode de cathode de commande d'intensité de tension élevée d'un tubeimage dans un récepteur de télévision par exemple, l'agencement décrit peut être également utilisé comme dispositif d'attaque de signaux de fréquence audio avec accord d'impédance approprié, ou comme source de signaux vidéo analogiques de niveau bas pour alimenter des moniteurs ou récepteurs vidéo analogiques séparés à partir d'une source commune de signaux vidéo numériques. En général, l'agencement décrit est utile lorsqu'un convertisseur numérique- analogique de haute vitesse est nécessaire. Un convertisseur/dispositif d'attaque VMOS comme décrit ici peut avantageusement être utilisé dans un système de traitemert et d'affichage de signaux vidéo numériques o des signaux de commande,produits par un téléspectateur pour normalement contrôler la luminosité et le contraste de l'image visualisée,sont utilisés sous forme analogique plutôt que sous forme numérique pour contrôler la grandeur du signal vidéo, comme décrit dans la demande de brevet US N de série 644 400, déposée le 27 Août 1984 et ayant pour titre "Digital Video Signal Processor With Analog Level Control". R E V E N D I C A T I 0 N S 1.- Système de traitement de signaux numériques caractérisé par: une source de signaux numériques(10) comprenant plusieurs bits d'information binaire; un moyen d'utilisation de signaux analogiques (28); et un moyen convertisseur de signaux numérique- analogique (20) comprenant une zone de dispositifs à transistors MOS chacun ayant une électrode de porte, de drain et de source; o lesdites électrodes de source (S0-S7) reçoivent les bits respectifs des bits d'information comme signaux d'entrée; les électrodes de drain sont reliées en commun (D) audit moyen d'utilisation pour produire à celui-ci des signaux de sortie analogiques; et les électrodes de source ont des zones de source associées, lesdites zones de source étant respectivement échelonnées en dimension de sorte que les zones de source associées aux bits d'information les moins significatifs soient relativement plus petites en dimension que les zones de source associées aux bits d'information les plus significatifs. 2.- Système selon la revendication 1, caractérisé en ce que les dispositifs MOS précités sont des dispositifs MOS verticaux. 3.- Système selon la revendication 2, caractérisé en ce que des résistances déterminant des courants sont respectivement reliées aux électrodes de source précitées des dispositifs VMOS précités; et en ce que les zones de source précitées des dispositifs VMOS sont échelonnées selon les valeurs des résistances, respectivement, avec la zone de source la plus grande associée à la valeur de résistance la plus faible et la zone-de source la plus petite associée à la valeur de résistance la plus grande. 4.- Système selon la revendication 1 ou 2, caractérisé en ce que les zones de source précitées des dispositifs à transistors précités sont échelonnées binairement. 5.- Système selon la revendication 1 ou 2, caractérisé en ce que les électrodes de porte précitées sont reliées en commun. 6.- Système selon la revendication 2, caractérisé en ce que le moyen d'utilisation précité comprend une impédance de charge reliée aux électrodes de drain précitées; un autre dispositif VMOS est relié à ladite impédance de charge; et en ce qu'une source de signaux de commande est reliée audit autre dispositif VMOS pour contrôler la conduction de celui-ci pour ainsi contrôler le potentiel produit à travers l'impédance de charge. 7.- Système selon la revendication 6, caractérisé - en ce que l'autre dispositif VMOS précité a une électrode de porte reliée à 'une source de polarisation, une électrode de source reliée à la source précitée du signal de commande et une électrode de drain reliée à l'impédance de charge précitée. 8.- Système de traitement de signaux vidéo numériques caractérisé par: une source de signaux vidéo numériques comprenant plusieurs bits d'information binaire; un moyen de visualisation d'image sensible aux signaux vidéo analogiques appliqués à une électrode de commande d'intensité de celui-ci; et un moyen convertisseur de signaux numériqueanalogique avec une entrée reliée à ladite source de signaux numériques et une sortie reliée à l'électrode de commande d'intensité du moyen d'affichage, ladite sortie du moyen convertisseur produisant des signaux analogiques à une tension appropriée pour directement attaquer l'électrode de commande d'intensité; o ledit moyen convertisseur comprend une zone de dispositifs à transistors MOS chacun ayant des électrodes de porte, de drain et de source; les électrodes de source reçoivent les bits respectifs des bits d'information comme signaux d'entrée; les électrodes de drain sont reliées en commun au moyen d'affichage pour produire des signaux de sortie vidéo à celui-ci; et les électrodes de source ont des zones de source associées, lesdites zones de source étant respectivement échelonnées en dimension de sorte que les zones de source associées aux bits d'information les moins significatifs soient relativement plus petites en dimension que les zones de source associées aux bits d'information les plus significatifs. 9.- Système selon la revendication 8, caractérisé en ce que les dispositifs MOS sont des dispositifs MOS verticaux. 10.- Système selon la revendication 9, caractérisé en-ce que les zones de source précitées des dispositifs VMOS précités sont échelonnées binairement. 11.- Système de traitement de signaux numériques caractérisé par: une source de signaux numériques comprenant plusieurs bits d'information binaire; un moyen d'utilisation de signaux analogiques; un certain nombre de résistances de détermination de courant; et - un moyen convertisseur de signaux numérique- analogique comprenant une zone de dispositifs à transistors VMOS chacun ayant des électrodes de porte, de drain et de source; o lesdites résistances relient respectivement les bits d'information binaire aux électrodes séparées des électrodes de source; les électrodes de drain sont reliées en commun au moyen d'utilisation pour produire à celui-ci des signaux de sortie analogiques; et les électrodes de source ont des zones de source associées, lesdites zones de source étant échelonnées en proportion aux valeurs des résistances respectivement associées desdites résistances. 12.- Système selpn la revendication 11, caractérisé en ce que les résistances précitées sont des résistances échelonnées binairement; les zones de source précitées sont échelonnées selon les valeurs respectives desdites résistances de sorte que la zone de source la plus grande soit associée à la valeur de résistance la plus faible et la zone de source la plus petite soit associée à la valeur de résistance la plus grande.