Brevet FR2564666A1 — publié le 19851122

CONVERTISSEUR ANALOGIQUE NUMERIQUE A CAPACITES COMMUTEES La présente invention concerne un convertisseur analogique-numérique du type a approximations successives et d signal de référence, ce convertisseur comprenant : au moins une première capacité associée a des commutateurs commandés de manière d réaliser une liaison ou une isolation électrique entre cette capacité et un conducteur électrique porteur d'un signal å stocker. cette capacité étant destinée å stocker un signal composite représentant une combinaison du signal d'entrée a convertir et du signal de référence; au moins un comparateur relié a cette capacité pour comparer le signal composite å un seuil; et des moyens de commande destinés a actionner lesdits commutateurs selon une séquence temporelle déterminée, les états adoptés par le comparateur au cours d'un cycle de quantification résultant, à la fin de ce cycle. en un mot numérique représentant la mesure du signal d'entrée en fonction du signal de référence. Un convertisseur de ce type est décrit par exemple dans le brevet français FR 2 440 121. Dans les convertisseurs connus a capacités commutées, des transferts de charge sont effectués entre capacités. de manière a former des combinaisons du signal d'entrée a quantifier et du signal de référence. Dans ces convertisseurs. un problème qui se pose de façon générale est celui de la précision avec laquelle ces capacités peuvent être obtenues. En effet, dans ces convertisseurs connus, les valeurs des capacités interviennent, au cours du processus de conversion, en tant que coefficients de pondération affectant de façon différente le signal d'entrée et le signal de référence; or å chaque fois qu'une charge est transférée d'une capacité å une autre, les deux capacités en présence forment un diviseur capacitif pour la charge transférée et la répartition de cette dernière dépend du rapport des valeurs respectives de ces capacités. Si ce rapport de valeurs ne peut etre ajusté avec précision, la répartition des charges ne correspond pas b des coefficients de pondération adéquats pour le signal b convertir et pour le- signal de référence, de sorte que la conversion est incorrecte. Cet inconvenient se manifeste de façon encore plus nette si la technologie utilisée pour la réalisation du convertisseur est une technologie de circuits logiques MOUS, (Metal Oxide Semiconductor), les capacités étant alors définies avec une précision très médiocre, même les unes par rapport aux autres. C'est ainsi notamment que les difficultés rencontrées dans la réalisation, dans une technologie de circuits logiques. de capacités dont le rapport de valeurs soit défini avec une bonne précision, écartent jusqu'8 présent toute possibilité de réalisation industrielle d'un convertisseur analogique-numérique de faible court intégré å côté d'un circuit purement numérique, tel qu'un filtre numérique. sur un même support semi-conducteur. Dans ce contexte, le but de la présente invention est de proposer un convertisseur analogique-numérique dont la structure et le fonctionnement soient å la fois simples et adaptes å une technologie de circuits logiques. A cette fin le convertisseur de l'invention, qui comporte au moins une première capacité associée å des commutateurs, et utilise un signal de référence pour convertir le signal d'entrée, est essentiellement caractérisé en ce qu'il conporte en outre une seconde capacité constituant une capacité d'entrée, qui est périodiquement reliée d la première capacité et sur laquelle sont périodiquement appliqués tour a tour le signal d'entrée et le signal de référence, le signal de référence étant appliqué avec une polarité choisie å chaque fois qu'il est appliqué, et les signaux d'entrée et de référence empruntant, dans le convertisseur, un même chemin électrique a partir de la capacité d'entrée et intervenant ainsi dans le-processus de conversion, d chaque fois qu'ils sont appliqués. avec des coefficients de pondération respectifs identiques quel que soit le rapport des valeurs des première et seconde capacités. Pour obtenir une conversion numérique du signal d'entrée sur N bits d la fin d'un cycle de quantification comportant 2N opérations élémentaires, le signal de référence est choisi supérieur au plus grand signal d'entrée admissible et les signaux d'entrée et de référence sont appliqués tour d tour. tout au long du cycle. pendant des premier et second intervalles de temps respectifs de chaque opératipn élémentaire, de façon å former par accumulation, tout au long du cycle, un signal composite de sommation dans la première capacité; les moyens de commande des commutateurs sont agencés de manière que le signal de référence soit, a chaque opération élémentaire, appliqué avec une polarité positive ou négative, en fonction du seuil du signal composite cumulé å la fin du premier intervalle de temps de cette opération, et dans un sens propre d maintenir le signal composite de sommation -a une valeur au plus égale a celle du signal de référence; et le mot numérique representatif de la mesure du signal d'entrée est obtenu en fonction du nombre de fois, sur tout le cycle de quantification, que le signal de référence est appliqué sur la capacité d'entrée avec une polarité donnée. Le choix de cet algorithme de conversion et de cette structure permet de faire subir au signal d'entrée et au signal de référence le même traitement et de se libérer des erreurs, précédemment évoquées, sur les rapports des valeurs des capacités; il conduit en outre å un circuit d'une grande simplicité. comme le montre la figure 1. On peut prévoir, notamment en technologie CLOS, que ce convertisseur comporte une source de potentiel stable de polarisation, et un amplificateur qui est relié å l'entrée d'un comparateur sensible a la polarité du signal composite cumulé et qui, combiné å la première capacité, constitue un integrateur, la source de potentiel de polarisation et l'-intégrateur étant séparés l'un de l'autre par des premier et second commutateurs ayant une borne communie a laquelle est reliée la capacité d'entrée; on prévoit alors que les moyens de commande soient conçus pour fermer et ouvrir tour a tour, pendant chacun desdits premier et second intervalles de temps, les premier et second commutateurs de manière b relier d'abord la capacité d'entrée å la source de potentiel de polarisation en l'isolant de l'intégrateur, puis a I'intégrater en l'isolant de la source, l'intégrateur étant ainsi placé, par polarisation. dans un domaine de fonctionnement dans lequel il présente un gain élevé. Par exemple, le signal de référence est constitué par la différence entre un premier et un second potentiels de référence, et l'application de ce signal sur la capacité d'entrée peut être réalisée en- reliant tour å tour cette derniere, au moyen d'un troisième et d'un quatrième commutateur actionnés en synchronisme avec les premier et second commutateurs, b chacun de ces deux potentiels de référence, la polarité avec laquelle le signal de référence est appliqué sur la capacité d'entrée étant déterminée par l'ordre dans lequel les troisième et quatrième commutateurs sont actionnés. Le signal d'entrée, représenté par la différence de deux potentiels. peut être appliqué sur la capacité d'entrée au moyen d'un cinquième et d'un sixième commutateur actionnés en synchronisme avec les premier et second commutateurs. De préférence, les premier et second commutateurs sont fermés pendant des périodes de temps respectives qui ne se recouvrent pas. Les moyens de commande comprennent par exemple une bascule bistable reliée å la sortie du comparateur et fournissant, sur deux sorties distinctes, des signaux logiques respectifs opposés dont l'un représente l'état de sortie du comparateur, ces signaux logiques contrôlant l'actionnement, dans l'ordre adéquat, des troisième et quatrième commutateurs. Dans une forme de réalisation possible, le convertisseur peut comporter d'une part un compteur destiné a contenir le mot numérique représentatif du signal d'entrée, le contenu de ce compteur étant augmenté d'une unité å chaque opération élémentaire lorsque la polarité du signal de référence appliqué a un signe déterminé, et d'autre part des moyens pour précharger ce compteur à la valeur - au début de chaque cycle de quantification. Pour assurer une meilleure précision et une plus grande sécurité de fonctionnement, le convertisseur peut en outre comprendre un septième commutateur monté en parallèle sur la seconde capacité, et des moyens pour fermer ce commutateur entre deux cycles de quantification et pour l'ouvrir pendant chacun de ces cycles. Le convertisseur de l'invention est notamment applicable aux récepteurs de télécommande centralisée faisant appel a des techniques numériques et dont le brevet américain US 4 361 766 donne un exemple. Grace à l'invention. permettant de réaliser un convertisseur précis dans une technologie de circuits logiques. un tel récepteur de télécommande peut etre doté d'un convertisseur analogique numérique et d'un filtre numérique intégrés sur un même circuit. D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-apres, å titre indicatif et nullement limitatif, en référence aux dessins annexes, parmi lesquels : - la figure 1 est un schéma complet du convertisseur, - la figure 2 est un diagramme de temps des signaux de commande. - la figure 3 est un diagramme -destiné a supporter l'explication de l'algorithme de conversion. Pour faciliter la compréhension de l'invention. dont une forme de réalisation est donnée a la.figure-l, on choisira de se référer d'abord au diagramme de la figure 3. L'axe horizontal de ce diagramme est l'axe des temps T et le point C de cet axe est l'origine des temps. Les tensions positives et négatives sont respectivement représentées au dessus et au dessous de cet axe. Ce point O marque le début d'un cycle de quantification d'un signal analogique d'entrée VE constitué par exemple par la différence de deux potentiels électriques VE+ et VE-. c'est-8-dire VE - (VE+)-(VE-). Chaque cycle de quantification aboutit à la production d'un signal numérique constitué par un mot binaire a- N bits représentatif du signal analogique d'entrée VE, le signal d'entrée étant supposé constant tout au long du cycle de quantification; chaque cycle de quantification est composé de 2N opérations élémentaires; les durées successives OP1 B;p5, des cinq premières opérations d'un- cycles, sont indiquées sur la figure 3. La conversion s'effectue schématiquement en accumulant, tout au long du cycle de quantification. le signal d'entrée qu'on applique å chaque opération élémentaire (donc 2N fois au total) avec sa polarité propre. et un signal de référence qu'on applique a chaque opération élémentaire (donc 2N fois également) mais avec une polarité positive ou négative choisie a chaque opération élémentaire. L'amplitude du signal de référence est supérieure a celle du plus grand des signaux d'entrée admissibles pour le convertisseur. La durée de chaque -opération éIémentaire est essentiellement partagée en deux moitiés, telles que OPl,1 et OP1,2 sur la figure 3. ou telles que OPm,l et OPm,2 sur la figure 2 relative par exemple à la mième opération élémentaire du cycle. Pendant la première moitié OPm,l de chaque opération élémentaire au dela de la première de chaque cycle. le signal d'entrée VE est cumulé å un signal obtenu par une sommation antérieure. Pour la premiere opération OP1 de chaque cycle. ce signal de sommation antérieure est nul (cf figure 3). Le cumul de VE au signal de sommation produit un nouveau signal de sommation dont la polarité est prise en compte pour- la deuxième moitie OP1,2 ou, plus généralement OPm,2, de l'opération élémentaire considérée. Au cours de cette deuxième moitié OPm,2, le signal de référence VR d'amplitude IVRI et de polarité Pm (où Pm =+1) est cumulé au dernier signal de sommation produit; la polarité Pn est choisie de manière d être l'oppose de celle du signal de sommation antérieure. Ce nouveau cumul conduit a un nouveau signal de sommation. qui est utilisé pour le début de l'opération élémentaire suivante du même cycle de quantification, et ce processus se poursuit jusqu'à la fin du cycle. Le signal de sommation, qui est un signal 1composite1 au sens ou il provient d'une combinaison du signal d'entrée et du signal de référence, a une valeur SC1,1 a la fin de la première moitié de la première opération, SC1,2 a la fin de la deuxième moitie de la première opération, SC2,1 a la fin de la première moitié de la deuxième opération, etc.. Le signal Sol l étant positif dans l'exemple de la figure 3, le signal de référence est appliqué avec une polarité P1 négative- pendant l'opération OP1; le signal 5C211 étant négatif, le s-ignal de référence est appliqué avec une polarité P2 positive pendant l'opération QP2, etc.; IVRI étant supérieur å |VE| (ou la double barre désigne la valeur absolue), le signal de sommation composite ISCm,21 existant d la fin de toute opération m est inférieur à |VR |; il est donc compris dans la bande -IVRI a +IVRI représentée sur la figure 3. A la fin du cycle de quantification, qui comprend 2N opérations élémentaires, le signal VE a été applique 2N fois et la relation suivante apparat (pour des raisons de typographie, la fonction puissance 2N sera notée '2**N") Pour N suffisamment grand. IVRI.2 N est négligeable. de sorte que La quantité: Pm peut etre obtenue, à la fin de chaque cycle de quantification, par un cumul, effectué sur l'ensemble des opérations élémentaires. dans un compteur-décompteur initialement mis à zéro. de la valeur -1 chaque fois que le signal de référence VR est appliqué avec une polarité positive et de la valeur +1 chaque fois qu'il est appliqué avec une polarité négative. A la fin du cycle de quantification, la valeur du compteur-décompteur est ainsi l'expression numérique de las mesure du signal d'entrée VE dans l'unité de mesure que constitue la valeur 2-N IVRI. Le convertisseur de l'invention peut maintenant être décrit en référence aux figures 1 et 2, d'abord dans sa structure, immédiatement perceptible sur ces figures, puis dans son fonctionnement. Ce convertisseur, particulièrement adapté a une réalisation en technologie CMOS. comprend quatre entrées El å E4 reliées. a travers quatre commutateurs Kl a K4 respectifs, å une première borne B1 d'une capacité d'entrée CE. L'autre borne B2 de cette capacite d'entrée CE est reliée d'une part, 3 travers un commutateur K5, a une source de polarisation SP constituée par un inverseur bouclé sur lui-même et d'autre part, à travers un commutateur K6, à un intégrateur INT suivi d'un inverseur IVS louant le rôle de comparateur. L'intégrateur INT est essentiellement constitue par un montage en parallèle comprenant une capacité d'intégration CI, un inverseur IVSI et un commutateur K7. L'inverseur IVS, dispose à la sortie de l'intégrateur INT est lui-aeme relié, par sa sortie, a l'entrée D d'une bascule BSC du type D délivrant des signaux Q et Q d un circuit logique CL. Ce circuit logique CL reçoit. outre les signaux Q et Q = NON Q de sortie de la bascule BSC, des signaux H, X et Y, et produit des signaux C et D représentés par les équations booléennes C = (NON Q ET X ET H) OU (Q ET Y ET H), et D = (NON Q ET Y ET H) -OU (Q ET X ET H). Le signal C commande le commutateur K3 et le signal D commande le commutateur K4. Deux portes ET (non représentées) recevant -respectivement les signaux X et H = NON H, et les signaux Y ET H. produisent les signaux A = X ET H et B = Y ET H qui commandent respectivement les commutateurs Ki et K2. Les signaux H. H = NON H, X et Y sont des signaux d'horloge et de commande produits par une horloge HG, qui fournit par ailleurs un signal Z destiné å commander le commutateur K7 et le compteur CPT. Comme mentionné précédemment, le signal d'entrée VE est la différence de deux potentiels VE+ et VE-. Le potentiel VE+ est appliqué b l'entrée El du convertisseur, et le potentiel VE- b l'entrée E2. De meme le signal de référence VR est la différence de deux potentiels, par exemple du potentiel VR, qu'on supposera positif. et qui est appliqué sur l'entrée E3, et du potentiel zéro qui est appliqué sur l'entrée E4. Comme le montre la figure 2, les signaux X et Y produits par l'horloge HG présentent chacun. dans chaque moitié OPm,l et OPm,2 de chaque opération élémentaire OPm, une forme d'onde en créneau, le créneau du signal X se présentant avant celui du signal Y et les créneaux des signaux X et Y étant de même durée et ne se recouvrant pas dans le temps. Le signal d'horloge H est un signal rectangulaire dont la période est égale b la duree OPm de chaque opération élémentaire. et le signal H est le contraire logique de- ce signal H. Les signaux A et B se superposent respectivement aux signaux X et Y pendant la première moitié OPm,l de chaque opération élémentaire. Pendant la seconde moitié OPm,2 de chaque opération, les signaux C et D se superposent respectivement aux signaux X et Y lorsque le signal Q est dans un état- bas et aux signaux Y et X lorsque le signal Q est dans un état haut. Le commutateur K7 est fermé par le signal Z entre deux cycles de quantification et ouvert pendant chacun de ces cycles. Les signaux X. Y, A, B, C et D représentés sur la figure 2 ont pour fonction de fermer les commutateurs K5, K6, gl, K2. K3, K4 lorsqu'ils sont dans l'état haut. ces commutateurs étant au contraire ouverts lorsque ces signaux sont dans l'état bas. Le fonctionnement du convertisseur est le suivant L'inverseur IVS de l'intégrateur et l'inverseur constituant la source SP de tension de polarisation sont semblables et fonctionnent de façon telle que leurs entrées respectives se maintiennent au potentiel VP. Les signaux X et A, qui ferment les commutateurs Kl et X5 pendant la première moitié OPm.1 de chaque opération élémentaire OPm, permettent de placer la capacité d'entrée CE entre les potentiels VP et vue+. Pendant la même moitié OPm,l de la même opération élémentaire OPm du cycle. les signaux Y et B ferment les commutateurs K2 et K6, et la capacité d'entrée CE se trouve alors placée entre les potentiels VP et VE-. I1 résulte de l'ensemble de ces commutations que la charge de la capacité d'intégration CI a la fin de la première moitié OPm,l de l'opération présente. par rapport a sa valeur au début de l'opération OPm, une variation proportionnelle à la différence (VP-VE-) - (VP-VE+). c'est-a-dire proportionnelle au signal d'entrée VE. Le coefficient de proportionnalité, qui lie cette variation de charge au signal d'entrée VE, et qui lie donc en fait la valeur réelle de la charge de la capacité d'intégration CI a sa représentation symbolique sous forme de signal composite de sommation SCi.1 sur la figure 3. dépend du gain de l'amplificateur inverseur IVSI et du rapport des valeurs des capacités CI et CE. Cependant ce coefficient de proportionnalité. sous réserve qu'il soit suffisamment grand et par exemple de l'ordre de 2N ou plus. n'intervient pratiquement pas dans le processus de conversion, lequel consiste schématiquement a exprimer numériquement la valeur du signal d'entrée VE dans ltunité de mesure que constitue le signal de référence VR, de sorte que la valeur de ce coefficient de proportionnalité n'a pas besoin d'être connue avec une grande précision. En effet, au cours de la seconde moitié OPm,2 de la même opération, les commandes successives des commutateurs K3 et K5 puis K4 et K6, ou K4 et KS puis K3 et K6, qui permettent d'appliquer le signal de référence VR avec une polarité positive (c'est-d-dire IVRI) ou avec une polarité négative (c'est-å-dire -lVRl), conduisent å une variation de charge de la capacité CI liée au signal VR par le même coefficient de proportionnalité que celui qui liait la variation de charge de cette capacité CI dans la première moitié d'opération OPm,l å la valeur du signal d'entrée VE. L'application du signal d'entrée VE et l'application du signal de référence VR s'effectuent dans des conditions parfaitement semblables, la seule différence étant que le signal d'entrée VE est appliqué dans la première moitié d'opération OPm,l et le signal de référence VR dans la seconde, et que le signal de référence VR est appliqué avec une polarité choisie, comme cela a été décrit en référence å la figure 3. La façon dont le signal VR est appliqué avec la polarité adéquate est la suivante L'inverseur IVS, qui joue le rôle de comparateur, est tout a fait semblable aux autres inverseurs SP et IVSI; il travaille donc lui aussi dans un domaine de fonctionnement ou il présente un gain élevé, de manière à se comporter comme un- amplificateur. Il peut d'ailleurs, pour une meilleure amplification, être suivi par un ou plusieurs inverseurs du même type. Cet inverseur comparateur IVS a pour fonction essentielle d'amplifier l'état de charge de la capacité CI par rapport a la tension de polarisation VP. Si le signal composite de sommation SCm,l (autrement dit, à un coefficient de proportionnalité pres, la charge de la capacité . d'intégration CI) est négatif, même très faiblement, le comparateur IVS va. fournir a l'entrée D de la bascule BSC un signal positif de niveau suffisant pour être reconnu comme un signal logique de niveau haut. Inversement, si le signal SCm,l est positif. l'entrée D de la bascule BSC reçoit un signal de niveau bas. Au tout début de la deuxième moitié OPm,2 de chaque opération élémentaire OPm, le signal H appliqué å l'entrée d'horloge CK de la bascule BSC recopie. sur la sortie Q de celle-ci. le niveau logique du signal présent sur l'entrée D. Le signal de sortie Q et son inverse logique Q 5 NON Q délivrés par la bascule BSC. ainsi que les signaux H.X et Y, sont appliqués a l'entrée du circuit logique combinatoire CL qui fournit les signaux C et D qui sont conformes aux équations booléennes de la page 10 et qui se présentent dans l'ordre convenable pour que le signal de référence "R soit appliqué avec une polarité opposée å celle du signal de sommation SCn 1 Le signal Q parvient a l'entrée de contrôle CT d'un compteur CPT comportant par ailleurs une entrée d'horloge CK recevant le signal NON H. On considérera dans la présente description que les signaux H et NON H sont pris en compte å l'apparition de leurs fronts montants. Ce compteur CPT dénombre ainsi les opérations élémentaires d'un même cycle de quantification au cours desquelles le signal de référence a été appliqué avec une polarité négative. Au début de chaque cycle. le compteur CPT est mis a la valeur initiale 2N-1 au moyen d'un registre RG contenant cette valeur. le transfert en parallèle du registre RG vers le compteur CPT étant déclenché par le signal Z. a la fin de chaque cycle de quantification. Ce signal Z, qui a une durée extrêmement courte par rapport å celle d'un cycle. est appliqué sur une entrée RAI du compteur CPT et déclenche å la fois la lecture de ce dernier et sa remise å l'état initial pour le cycle suivant. Comme il apparaîtra à l'homme de l'art sur la base des équations (1) et (2) présentées plus haut. d'autres procédés de comptage sont possibles. Par exemple, le compteur CPT pourrait être relié b la sortie NON Q de la bascule BSC et compter le nombre des opérations d'un même cycle au cours desquelles le signal de référence a été appliqué avec une polarité positive; en effet. ce nombre est le complément a 2N du nombre d'opérations au cours desquelles le signal de référence a été appliqué avec un polarité négative. Le compteur CPT pourrait aussi etre remplacé par un compteur-décompteur remis à zéro en début de chaque cycle et dont le contenu serait augmenté ou diminué d'une unité a chaque opération selon que le signal de référence serait appliqué avec une polarité négative ou avec une polarité positive. Le fonctionnement. du convertisseur de l'invention a été présenté, pour plus de simplicité, dans l'hypothèse ou le signal d'entrée était constant pendant la durée d'un cycle de quantification. Ce convertisseur peut néanmoins être utilise pour la conversion d-'un signal variable. Le convertisseur effectue alors un filtrage du signal d'entrée, qui peut être utilisé de façon avantageuse dans certaines applications, et dont la caractéristique en fréquence adopte la forme sinus (x)/x. A titre d'exeaple non limitatif. le convertisseur analogique-numérique de l'invention peut présenter les caractéri'stiques suivante - Conversion sur 7 bits (c'est-a-dire N = 7) - 128 opérations élémentaires par cycle de quantification (c'est-a-dire 27) - 8000 cycles de quantification par seconde (le signal H a donc une fréquence de 128 x 8 KHz). Un tel convertisseur peut notamment être utilisé dans un récepteur de télécommande centralisée, destiné a recevoir des signaux transmis par le réseau électrique et superposés å l'onde de puissance alternative transportée par ce réseau. Dans cette application, le convertisseur produit des échantillons numériques successifs reprEsentatifs de l'amplitude du signal global reçu par le récepteur. Ces échantillons peuvent ensuite par exemple être traités par un filtre numérique susceptible de faire apparaltre le message reçu. Cette application, dans laquelle le signal d'entrée VE est variable et doit être filtré. constitue un bon exemple de cas dans lesquels la caractéristique -de filtrage du convertisseur de l'invention est avantageuse. REVENDICATIONS 1. Convertisseur analogique-numérique du type à approximations successives et à signal de référence, ce convertisseur comprenant : au moins une première capacité associée å des commutateurs commandés de manière d réaliser une liaison ou une isolation électrique entre cette capacité et un conducteur électrique porteur d'un signal a stocker, cette capacité étant destinée a stocker un signal composite représentant une combinaison du signal d'entrée à convertir et du signal de référence; au moins un comparateur relié a cette capacité pour comparer le signal composite å un seuil; et des moyens de commande destinés a actionner lesdits commutateurs selon une séquence temporelle déterminée, les états adoptés par le comparateur au cours d'un cycle de quantification résultant, å la fin de ce cycle. en un mot numérique représentant la mesure du signal d'entrée en fonction du signal de référence, caractérisé en ce qu'il comporte en outre une seconde capacité constituant une capacité d'entrée, qui est périodiquement reliée å la première capacité et sur laquelle sont périodiquement appliqués tour d tour le signal d'entrée et le signal de référence, le signal de référence étant appliqué avec une polarité choisie å chaque application, et les signaux d'entrée et de référence empruntant, dans le convertisseur, un même chemin électrique a partir'due la capacité d'entrée et intervenant ainsi dans le processus de conversion, å chaque fois qu'ils sont appliqués, avec des coefficients de pondération respectifs identiques quel que soit le rapport des valeurs des première et seconde capacités. 2. Convertisseur analogique numérique suivant la revendication 1, permettant d'obtenir la conversion du signal d'entrée sur N bits å la fin d'un cycle de quantification comprenant 2N opérations élémentaires, caractérisé en ce que, le signal de référence étant choisi supérieur au plus grand signal d'entrée admissible, les signaux d'entrée et de référence sont appliqués tour a tour, tout au long du cycle. pendant des premier et second intervalles de temps respectifs de chaque opération élémentaire, de façon å former, par accumulation tout au long du cycle. le signal composite de sommation dans la premiere capacité; en ce que les moyens de commande des commutateurs sont agencés de manière que le signal de référence soit, pour chaque opération élémentaire, appliqué avec une polarité positive ou négative. en fonction du seuil du signal composite cumulé å la fin du premier intervalle de temps, et dans un sens propre a maintenir le signal composite de sommation à une valeur au plus égale à celle du signal de référence; et en ce que le mot numérique représentatif de la mesure du signal d'entrée est obtenu en fonction du nombre de fois, sur tout le cycle de quantification. que le signal de référence est appliqué sur la capacité d'entrée avec une polarité donnée. 3. Convertisseur analogique-numérique suivant la revendication 1 ou 2, caractérisé en ce qu'il comporte en outre une source SP de potentiel stable de polarisation, et un amplificateur (IVSI) qui est relié à l'entrée du comparateur et qui en combinaison avec la première capacite (CI) constitue un intégrateur. la source de potentiel de polarisation et l'intégrateur étant séparées l'un de l'autre par des premier et second commutateurs (K5,K6) ayant une borne commune B2 d laquelle est reliée la capacité d'entrée, et en ce que les moyens de commande (HG, BSC.CL) sont conçus pour fermer et ouvrir tour å tour, pendant chacun desdits premier et second intervalles de temps. les premier et second commutateurs de maniere à relier d'abord- la capacité d'entrée à la source de potentiel de polarisation en l'isolant de l'intégrateur, puis a l'intégrateur en l'isolant de la source. l'intégrateur étant ainsi placé, par polarisation, dans un domaine de fonctionnement dans lequel il présente un gain élevé. 4. Convertisseur analogique-numérique suivant la revendication 3, caractérisé en ce que, le signal de référence étant constitué par la différence entre un premier et un second potentiels de référence (VR,O),- l'application de ce signal sur la capacité d'entrée est réalisée en reliant tour a tour cette dernière, au moyen d'un troisième et d'un quatrième commutateur (K3,K4) actionnés en synchronisme avec les premier et second commutateurs (K5, K6), a chacun de ces deux potentiels de référence. la polarité avec laquelle le- signal de référence est appliqué sur la capacité d'entrée étant déterminée par l'ordre dans- lequel les troisième et quatrième commutateurs sont actionnés. 5. Convertisseur analogique-numérique suivant l'une quelconque des revendications précédentes combinée a la revendication 3, caractérisé en ce que ledit signal d'entrée, représenté par la différence de deux potentiels (VE+,VE-), est appliqué sur la capacité d'entrée au moyen d'un cinquième et d'un sixième commutateur (Ki, K2) actionnés en synchronisme avec les premier et second commutateurs. 6. Convertisseur analogique-numérique suivant l'une quelconque des revendications précédentes, combinée à la revendication 3, caràcterisé en ce que les premier et second -commutateurs sont fermés pendant des périodes de temps respectives qui ne se recouvrent pas. 7. Convertisseur analogique-numérique suivant l'une quelconque des revendications précédentes, combinée a la revendication 4, caractérisé en ce que lesdits moyens de commande comprennent une bascule bistable (BSC) reliée a la sortie du comparateur (IVS) et fournissant, sur deux sorties distinctes, des signaux logiques respectifs opposés dont l'un représente l'état de sortie du comparateur, ces signaux logiques contrôlant l'actionnement, dans l'ordre adéquat-, des troisième et quatrième commutateurs. 8. Convertisseur analogique-numérique suivant l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte d'une part un compteur (CPT) destiné à- contenir le mot numérique représehtatif du signal d'entrée, le contenu de ce compteur étant modifié d'une unité å chaque opération élémentaire lorsque la polarité du signal de référence appliqué a un signe déterminé, et-d'autre part des moyens pour précharger ce compteur å la valeur initiale au début de chaque cycle de quantification. 9. Convertisseur analogique-numérique suivant l'une quelconque des revendications précédentes, combinée å la revendication 3, caractérisé en ce qu'il comprend un septième commutateur (K7) monté en parallèle sur la seconde capacité, et des moyens- pour fermer ce commutateur entre deux cycles de quantification et pour l'ouvrir pendant chacun de ces cycles. 10. Application d'un convertisseur suivant l'une quelconque des revendications précédentes à la conversion d'un signal d'entrée d'un récepteur de télécommande centralisée.