Brevet FR2563377A1 — publié le 19851025

Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique La présente invention a pour objet un procé- dé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique. Elle s'aoplique en particulier dans le domaine de la fabrication des circuits intégrés MOS du type siticium sur isolant. La technologie silicium sur isolant ou technologie SSI constitue une amélioration sensible par rapport aux techniques standard dans lesquelles les composants actifs des circuits intégrés sont réa- lisés directement sur un substrat monocristallin en silicium massif. En effet, l'emploi d'un support iso- lant conduit à une forte diminution des capacités pa- rasites entre la source et le substrat d'une part, et le drain et le substrat d'autre part, des composants actifs des circuits et donc à un accroissement de la vitesse de fonctionnement de ces circuits; il conduit aussi à une simplification notable des procédés de fa- brication, à une augmentation de la densité d'intégra- tion, à une meilleure tenue des circuits aux hautes tensions et à une faible sensibilité aux rayonnements du fait que le volume de silicium monocristaltin est faible. De plus, cette technologie permet d'obtenir des îlots de silicium monocristallin, isolés les uns des autres, dans lesquels peuvent être réalisés les différents composants actifs d'un circuit intégré. L'une des technologies SS! connue actuelle- ment est la technologie SOS (Silicon On Sapphire en terminologie anglo-saxonne), dans laquelle les compo- sants sont réalisés dans une couche mince de silicium, épitaxiée sur un substrat isolant en saphir. Cette technologie présente plusieurs inconvénients; en 2563377; particulier, le coût du substrat en saphir est élevé et l'épitaxie de la couche mince sur le substrat est difficile à réaliser. De plus, cette couche mince de silicium présente un grand nombre de défauts résultant de son procédé d'obtention. Pour remédier à ces inconvénients, d'autres technologies ont été recherchées. Parmi ces technolo- gies, on peut citer celles faisant appel à la recris- tallisation d'une couche de silicium amorphe ou poly- cristallin, déposée sur un substrat amorphe tel que de l'oxyde de silicium. La recristallisation du silicium se fait en utilisant des lampes, des lasers ou des éléments chauffants permettant d'apporter la chaleur nécessaire à la fusion du silicium amorphe ou poly- cristallin. Cette technologie présente malheureuse- ment des inconvénients liés notamment à la mauvaise qualité de l'interface silicium-isolant (canal para- site à l'interface par exemple). D'autres technologies basées sur la réali- sation du matériau isolant a posteriori, c'est-à-dire à partir du silicium monocristallin massif, ont été envisagées. Parmi celles-ci, on peut citer le procédé consistant à implanter des ions d'oxygène ou d'azote à forte dose dans du silicium monocristallin massif per- mettant de former, après un recuit du substrat à haute température, une couche isolante enterrée d'oxyde de silicium ou de nitrure de silicium. Ce procédé connu sous le nom de procédé SIMOX (Separation by Implanted Oxygen en terminologie anglo-saxonne) est notamment décrit dans un article de P.L.F. HEMMENT et al de Nuclear Instruments and Methods 209/210 de 1983, pages 157-164, intituLé "Formation of buried insulating layers in silicon by the implantation of high doses of oxygen". Cependant, dans ce procédé SIMOX, le passage des ions d'oxygène ou d'azote endommage plus ou moins la couche de silicium monocristalLin surmontant la couche isolante et en particulier dans les régions de cette couche de silicium o seront réalisées les zones actives des composants actifs-des circuits intégrés; les défauts créés sont néfastes pour obtenir un bon fonctionnement des composants. La présente invention a justement pour objet un procédé de fabrication d'une couche isolante enter- rée dans un substrat semiconducteur, notamment en si- licium monocristallin, permettant de remédier aux dif- férents inconvénients donnés précédemment. Ce procédé basé sur l'emploi d'une implantation ionique d'ions d'oxygène ou-d'azote dans le substrat semiconducteur permet notamment d'obtenir une couche semiconductrice monocristalline surmontant une couche isolante enter- rée, exempte de défauts, dans les régions de la couche semiconductrice o seront réalisées les zones actives des composants des circuits intégrés. De façon plus précise, l'invention a pour objet un procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur dans lequel- seront réalisées les zones actives des composants ac- tifs d'un circuit intégré, caractérisé en ce qu'it comprend les étapes suivantes: - réalisation d'un masque sur les régions du substrat dans lesquelles seront réalisées les zones acti- ves, et - implantation ionique d'oxygène ou d'azote dans le substrat à travers le masque servant à former, par dispersion et diffusion latérales dans ledit subs- trat des ions implantés, une couche isolante d'oxyde ou de nitrure continue et enterrée dans ledit subs- trat. Le masquage des régions du substrat dans lesquelles seront réalisées les zones actives des com- posants d'un circuit intégré permet d'éviter toute dé- térioration desdites zones actives, lors de l'implan- tation ionique. Par zone active d'un composant, il faut com- prendre la zone de canal de ce*composant, c'est-à-dire la zone située sous la grille du composant. De façon avantageuse, on réalise après l'im- plantation ionique un recuit du substrat implanté ser- vant à renforcer; par diffusion latérale des ions im- plantés, la continuité de la couche isolante d'oxyde ou de nitrure et à recristalliser, à partir des ré- gions du substrat dans lesquelles seront réalisées les zones actives, les parties du substrat perturbées lors de l'imptantation ionique. Selon un mode préféré de mise en oeuvre du procédé de l'invention, on effectue, pendant l'implan- tation ionique, un chauffage du substrat, à une tempé- rature d'environ 500 C, facilitant la diffusion laté- rale des ions implantés. Selon un autre mode préféré de mise en oeu- vre du procédé de l'invention, on réalise l'implanta- tion ionique avec un faisceau d'ions de forte énergie, c'est-à-dire présentant une énergie variant entre 200 et 1000 keV. De préférence cette implantation ionique est réalisée à une dose de quelques 1018 atomes/cm2 Le procédé de fabrication d'une couche iso- lante enterrée selon l'invention s'applique avanta- geusement pour la réalisation sur un support isolant d'un composant actif d'un circuit intégré. Dans cette applications, le procédé de l'invention se caractérise en ce qu'il comprend les étapes suivantes: - réali.satj-on d'uje-c-ouche-=-!oyde sur te,-sosbLStrat constituant l'oxyde de grille du composant, - dépôt sur la couche d'oxyde de-grille d'une couche conductrice servant à réaliser l'électrode de grille du composant, - dépôt sur la couche conductrice d'une couche d'iso- lant, - gravure de la couche d'isolant, puis gravure de la couche conductrice afin de réaliser la grille du composant, - implantation ionique d'oxygène ou d'azote dans le substrat servant à former, par dispersion et diffu- sion latérales dans ledit substrat des ions implan- tés, une couche isolante d'oxyde ou de nitrure con- tinue et enterrée dans ledit substrat, la couche conductrice et la couche d'isolant gravées servant de masque à cette implantation, et éventuellement - réalisation d'un recuit du substrat implanté servant à renforcer, par diffusion latérale des ions implan- tés, la continuité de la couche isolante d'oxyde ou de nitrure enterrée dans ledit substrat. Ce recuit, à haute température permet, d'autre part, d'assurer une recristallisation latérale du substrat endommagé par le passage des ions, la zone active du composant, située sous la grille, servant de germe de départ à cette recristallisation. Selon un mode préféré de mise en oeuvre de ce procédé, la grille du composant actif présente une longueur allant de 0,5 à 5 pm. De façon avantageuse, le substrat semicon- ducteur est réalisé en silicium monocristallin. Dans l'application du procédé de l'inven- tion, pour la réalisation d'un composant actif, la couche d'isolant est avantageusement réalisée en oxyde de silicium ou en nitrure de silicium. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre explicatif et non limitatif en référence aux figures annexées dans lesquelles: - les figures 1 à 3 représentent schémati- quement, en coupe longitudinale, les différentes éta- pes du procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, conformé- ment à l'invention, et - la figure 4 représente schématiquement, en coupe longitudinale, la réalisation d'ilots semicon- ducteurs sur une couche isolante obtenue selon le pro- cédé de l'invention. La description qui va suivre se rapporte à un procédé de fabrication d'une couche isolante enter- rée dans un substrat semiconducteur monocristallin en silicium pour la réalisation d'un transistor MOS d'un circuit intégré du type silicium sur isolant. Mais bien entendu, l'invention est d'application beaucoup plus générale. Comme représenté sur la figure 1, on réalise tout d'abord sur un substrat semiconducteur en sili- cium monocristalLin 2 une couche d'oxyde 4. Cette cou- che 4 peut être obtenue par oxydation thermique du substrat à une température d'environ 9000C. Cette cou- che d'oxyde 4, présentant par exemple une épaisseur de on 300 A, constitue l'oxyde de grille d'un transistor MOS qui sera réalisé ultérieurement. Sur cette couche d'oxyde 4, on réalise en- suite le dépôt d'une couche conductrice 6 dans laquel- le sera réalisée l'électrode de grille du transistor. Cette couche conductrice 6, présentant par exemple une épaisseur de 0,4 pm, peut être réalisée en silicium polycristallin dopé. Le dépôt de cette couche 6 est réalisé par exemple par la technique de dépôt chimique en phase vapeur, à basse pression ou non. On dépose ensuite sur la couche conductrice 6 une couche isolante 8 réalisée de préférence en oxy- de de silicium ou en nitrure de silicium. Cette couche d'isolant 8, présentant une épaisseur fonction de l'énergie d'implantation, réalisée ultérieurement, peut être obtenue par la technique de dépôt chimique en phase vapeur, à basse pression ou non. Apres le dépôt de la couche d'isolant 8, on réalise, par les procédés classiques de la microlitho- graphie, un masque 9 en résine sur ladite couche d'isolant servant à définir les dimensions de la gril- le du transistor et en particulier la longueur de la grille, celle-ci étant de préférence comprise entre 0,5 et 5 pm. On réalise ensuite, comme représenté sur-la figure 7, une gravure de la couche d'isolant 8, puis une gravure de la couche conductrice 6 afin de réali- ser la grille du transistor. Ces gravures peuvent être réalisées successivement ou simultanément par exemple par un procédé de gravure ionique réactive en utili- sant par exemple comme agent d'attaque, de l'hexafluo- rure de soufre (SF6) Après réalisation de ces gravures, puis éli- mination du masque 9, par exemple par attaque chimi- que, on implante des ions d'oxygène ou d'azote dans le substrat semiconducteur 2. La couche isolante 8 et la couche conductrice 6 gravées, servant de masque à cet- te implantation, permettent d'éviter toute détériora- tionde la zone active du transistor (zone du canal), lors de l'implantation. Cette implantation ionique, portant la référence 10, est réalisée de préférence avec un faisceau d'ions présentant une énergie variant entre 200 et 1000 keV et à forte dose, c'est-à-dire à 18 18 2 une dose allant de 1018 à 3.1018 atomes/cm. Elle per- met d'obtenir des régions isolantes 12 dans Le subs- trat 2. Ces régions isolantes 12 sont en oxyde de si- licium, lorsque l'on utilise une implantation d'ions d'oxygène, et en nitrure de silicium lorsque l'on uti- lise une implantation d'ions d'azote. Etant donné que la grille du transistor, réalisée dans la couche conductrice 6, présente une Longueur relativement faible (.5 pm), on utilise le phénomène d'étalement Laté-ral, c'est-à-dire de dis- persion et de diffusion lat4rales dans le substrat, des ions d'oxygène ou d'azote imolantés, schématisé par les flèches F s.ur la figure 2, pour obtenir une couche isolante enterrée 14 dans le substrat 2, comme représenté sur la figure 3. Afin de faciliter la diffusion des ions im- plantés dans le substrat, on p-eut avantageusement ef- fectuer, au cours de l'implantation, un chauffage à température modérée du substrat et par exemple à une température de l'ordre de 500 C. Après l'implantation ionique puis l'élimi- nation de la couche d'isolant gravée 8, par exemole par un procédé de gravure ionique réactive avec du SF6 *on peut réaliser un recuit du substrat impLanté servant à renforcer la continuité de la couche isolan- te enterrée -14 par diffusion des ions d'oxygène ou d'azote implantés. De plus, ce recuit permet d'assurer une certaine recristallisation des zones du substrat endommagées lors de l'implantation ionique, et donc une guérison des défauts et augmentation de leur qua- lité électrique, la zone active du composant, non per- turbée par l'implantation grâce au masque (couche iso- lante 8 et couche conductrice 6-gravées) servant de germe à cetterecristallisation. Le recuit est par exemple réalisé à haute température, c'est-à-dire en- tre 1000 et 1200 C et par exemple à 1100 C. L'obtention d'une couche isolante enterrée 301 14 par étalement latéral des ions implantés (figure 2) et diffusion de ceux-ci, lors du recuit, dépend de l'énergie des ions implantés. De plus, la profondeur à laquelle cette couche isolante est réalisée ainsi que son épaisseur-dépendent de cette énergie. Le tableau suivant donne la profondeur moyenne R en pm du maximum de concentration des ions P d'oxygène et d'azote implantés dans un substrat en si- licium monocristaLlin ainsi que l'écart-type AR en pm P en fonction des énergies en keV utilisées pour l'im- plantation. T A B L E A U 0 N+/s Energie (keY) O+/Si N+/$I Energie (keV) R (pm) AR (pm) R (Pm) AR (pm) p p p p 0,5 0,12 0,46 0,09 400 I 0,17 0,88 0,t3 600 1,46 0,21 1,3 0,16 800 1,9 0,25 1,68 0,18 1000 2,33 0,27 2,1 0,2 La continuité diélectrique sous les zones actives peut être obtenue en utilisant une grille pré- sentant une longueur jusqu'à environ 5 pm. La réalisation d'une couche isolante enter- rée 14 dans le substrat semiconducteur monocristallin 2, conformément à l'invention, permet d'obtenir une couche monocristalline 2a en silicium surmontant la couche isolante 14, exempte de défauts au niveau des zones actives des composants MOS qui seront réalisés ultérieurement. Dans cette couche semiconductrice mo- nocristalline 2a, on pourra, ensuite, réaliser, comme représenté sur la figure 4, des ilots de silicium mo- nocristallins tels que 15, isolés les uns des autres. Ces ilots pourront être obtenus de façon classique no- tamment par gravure de la couche monocristalline 2a en utilisant un masque approprié tel que 16. La réalisa- tion des différents composants actifs du circuit inté- gré pourra alors avoir lieu dans les différents îlots monocristallins, de façon classique. REVENDICATIONS 1. Procédé de fabrication d'une couche iso- lante enterrée dans un substrat semiconducteur (2) dans lequel seront réalisées les zones actives des comoosants actifs d'un circuit intégré, caractérisé en ce qu'il comprend les étapes suivantes: - réalisation d'un masque (6, 8) sur les régions du substrat dans Lesquelles seront réalisées les zones actives, et - implantation ionique (10) d'oxygène ou d'azote dans le substrat (12) à travers le masque (6, 8.) servant à former par dispersion et diffusion latérales (F) dans ledit substrat des ions implantés, une couche isolante (14) d'oxyde ou de nitrure continue et en- terrée dans ledit substrat (2). 2. Procédé selon la revendication 1, carac- térisé en ce que l'on réalise, après l'implantation, un recuit du substrat (2) implanté servant à renfor- cer, par diffusion latérale des ions implantés, la continuité de la couche isolante (14) et à recristal- liser à partir desdites régions du substrat, les par- ties du substrat perturbées lors de l'implanta- tion (10). 3. Procédé selon l'une quelconque des reven- dications 1 et 2, caractérisé en ce que l'on effectue, pendant l'implantation (10), un chauffage du substrat (2) servant à faciliter la diffusion latérale des ions implantés. 4. Procédé selon l'une quelconque des reven- dications 1 à 3, caractérisé en ce que l'on réalise l'implantation ionique (10) avec un faisceau d'ions présentant une énergie variant de 200 à 1000 keV. 5. Procédé selon l'une quelconque des reven- dications 1 à 4, caractérisé en ce que l'on réalise l'implantation ionique à une dose variant de 1018 à 108 atomes2cm. 3.10 atomes/cm 2563377. 6. Procédé de fabrication d'une couche iso- lante enterrée selon L'une quelconque des revendica- tions 1 à 5, pour la réalisation sur un support iso- Lant d'un composant actif d'un circuit intégré, carac- térisé en ce qu'il comprend les étapes suivantes: - réalisation d'une couche d'oxyde (4) sur le substrat (2) constituant l'oxyde de grille du composant, - dépôt sur la couche d'oxyde de grille (4) d'une cou- che conductrice (6) servant à réaliser l'électrode de grille du composant, - dépôt sur la couche conductrice d'une couche d'iso- lant (8), - gravure de la couche d'isolant (8) puis gravure de la couche conductrice (6) afin de réaliser la grille du composant, et - implantation ionique (10) d'oxygène ou d'azote dans le substrat servant à former, par dispersion et dif- fusion latérales (F) dans ledit substrat (2) des ions implantés, une couche isolante (14) d'oxyde ou de nitrure continue et enterrée dans ledit substrat (2), la couche conductrice (6) et la couche d'.iso- lant (8) gravées servant de masque à cette implanta- tion. 7. Procédé selon l'une quelconque des reven- dications 1 à 6, caractérisé en ce que le substrat (2) est réalisé en silicium monocristallin. 8. Procédé selon la revendication.7, carac- térisé en ce que la couche conductrice (6) est une couche de silicium polycristallin. 30.9. Procédé selon l'une quelconque des reven- dications 7 et 8, caractérisé en ce que La couche d'isolant (8) est.une couche d'oxyde de silicium ou de nitrure de silicium. 10. Procédé selon l'une quelconque des re- vendications 6 à 9, caractérisé en ce que Le grille présente une longueur allant de 0,5 à 5 um. 11. Procédé selon L'une quetconoue des re- vendications 2 à 10, caractérisé en ce que te recuit est réalisé a une température comprise entre 1030 et 1200 C.