Brevet FR2571194A1 — publié le 19860404

Démodulateur différentiel de signaux électriques à plusieurs états de phase pour équipements de transmission de données La présente invention concerne un démodulateur différentiel de signaux électriques à plusieurs états de phase pour équipements de transmission de données. Elle s'applique plus particulièrement à la démodulation des signaux qui résultent d'une modulation différentielle de phase quadrivalente où les sauts de phase prennent des valeurs multiples d'un nombre entier de 2 pour indiquer des combinaisons différentes de signaux binaires transmis par paire (dibits). En transmission de données, lorsque les informations sont transmises entre un émetteur et un récepteur selon le procédé de modulation différentiel de phase, le signal idéal, sans distorsion et sans bruit, à transmettre, est défini généralement par une sinusolde d'équation x(t) = A sin (2#fpt + g k) (1), où A, fp et #k désignent respectivement l'amplitude, la fréquence et la phase de la sinusolde. Les données utiles formées par des suites de symboles sont transmises en réalisant au niveau de l'émetteur des changements de phase 'Pk = z L + Az ,les phases g k et çL étant significatives respectivement de la phase du symbole en cours de transmission et de la phase du symbole précédant le symbole en cours de transmission. Dans les récepteurs de signaux comportant plusieurs états de phase, le processus de démodulation a pour objet d'évaluer à un instant donné la fréquence du signal et sa phase, par rapport à celles d'un oscillateur local, de sorte que les démodulateurs de ces récepteurs présentent l'inconvénient de comporter des dispositifs d'asservissement délicats à réaliser si la modulation du signal reçu est complexe. En outre, le grand nombre d'opérateurs nécessaires pour réaliser les démodulateurs. de ce type conduit à des prix de revient jugés encore trop prohibitifs malgré le grand usage qui est fait des techniques numériques de traitement du signal pour réaliser les fonctions de démodulation et l'emploi intensif de circuits intégrés à haute densité d'intégration pour réaliser les circuits de ces démodulateurs. Le but de l'invention est de pallier les inconvénients précités. A cet effet, l'invention a pour objet, un démodulateur différentiel de signaux électriques à plusieurs états de phase pour équipements de transmission de données, où les données transmises représentent des suites numériques de symboles, chaque signal étant représentable par une fonction sinusoidale du temps de la forme x(t) = A sin (27rapt + gk) où A, fp et ç k représentent respectivement l'amplitude, la fréquence et la phase du signal, et où la phase çk reste constante pendant la durée de transmission d'un symbole, caractérisé en ce qu'il comprend un convertisseur analogique-numérique pour convertir chaque signal filtré appliqué à l'entrée du démodulateur en échantillons numériques, un circuit retardateur couplé à la sortie du convertisseur analogique-numérique pour retarder chaque échantillon transmis par le convertisseur analogiquenumérique, un circuit de calcul couplé au circuit retardateur pour calculer les écarts de phase existant entre les signaux électriques appliqués à l'entrée du démodulateur, un circuit de calcul de valeur absolue couplé au circuit de calcul des écarts de phase pour calculer les valeurs absolues des écarts de phase, un ensemble de réseaux numériques intégrateurs pour intégrer les écarts de phase existant entre échantillons retardés par la ligne à retard correspondant à deux signaux de phase déterminés successifs, et un circuit de décision couplé aux sorties du réseau numérique intégrateur pour fournir les indications de changement de phase des signaux appliqués à l'entrée du démodulateur. La présente invention a pour avantage qu'elle offre une solution particulièrement simple et efficace pour réaliser les démodulateurs différentiels à plusieurs états de phases. Cette solution notamment, n'exige plus de reconstituer aux niveaux des récepteurs exploitant des signaux modulés en phase, la fréquence porteuse de l'onde modulée reçue pour effectuer la démodulation. D'autres caractéristiques et avantages de l'invention apparaîtront également à l'aide de la description qui va suivre faite au regard des dessins annexés qui représentent: - la figure 1 un schéma de réalisation d'un premier type de démodulateur selon l'invention; - la figure 2 un schéma de réalisation d'un deuxième type de démodulateur selon l'invention. Le démodulateur représenté à la figure 1 comprend, un filtre analogique 1, un amplificateur à gain variable 2, un convertisseur analogique-numérique 3, un circuit de contrôle automatique de gain 4, un circuit extracteur de rythmes 5, un circuit de retard à prise variable 6, un ensemble de circuits additionneurs ou soustracteurs 7, un ensemble de circuits de calcul de la valeur absolue des écarts de phase 8, un ensemble de réseaux numériques intégrateurs 9, un circuit de décision 10 pour la reconnaissance des sauts de phase détectés ainsi qu'un filtre temporel 11. Le signal analogique modulé en phase reçu par le démodulateur est appliqué sur l'entrée 12 du filtre analogique 1 pour être filtré afin d'éliminer les composantes hors bande du signal. Le signal filtré obtenu à la sortie du filtre I est appliqué à l'entrée du convertisseur analogiquenumérique 3 au travers d'un amplificateur à gain variable 2 dont le gain est commandé par le circuit de commande automatique de gain 4. Le circuit de commande 4 est couplé à la sortie du convertisseur analogiquenumérique pour commander le gain de la chaîne d'amplification constituée par l'amplificateur 2 et le convertisseur 3. Le signal filtré et amplifié par l'amplificateur 2 est échantillonné puis codé par le convertisseur analogique-numérique 3.La sortie du convertisseur analogique-numérique 3 délivre une suite d'échantillons binaires de valeurs X(nT) dont l'enveloppe est approximativement une sinusotde représentable par l'équation: X(nT) = Ak . sinus (2in fp . nT + g k) (2) T désigne dans l'équation (1) la période d'échantillonnage, n le rang de l'échantillon dans la suite et ç k correspond à la phase du signal analogique appliqué à l'entrée du démodulateur. La phase k change au rythme de la modulation et reste à peu près constante durant toute la durée # = 1/FM de transmission d'un symbole, FM désignant la fréquence de modulation des signaux appliqués à l'entrée du filtre 1. Les échantillons X(nT) du signal fourni par le convertisseur analogique-numérique 3 sont appliqués à l'entrée du dispositif de retard 6 formé dans l'exemple de la figure 1 par une pile de registres R1 à R19 dont le nombre est adapté dans l'exemple de réalisation de fa figure 1 à un fonctionnement du démodulateur pour dé moduler des signaux modulés à un rythme de 600 bauds et échantillonnés à une fréquence d'échantillonnage 9600 Hz, chaque symbole étant formé dans ce cas par N = 16 échantillons X(nT).La grandeur de chaque échantillon X(nT) est codé en binaire et -chaque échantillon codé est transmis successivement au travers des registres R1 à R19, le transfert d'un échantillon codé d'un registre au suivant s'effectue au rythme de la fréquence d'échantillonnage F e du signal appliqué à l'entrée du convertisseur analogique-numérique. Le circuit'7 de calcul des écarts de phase est constitué des opérateurs 13 à 16. L'opérateur 13 est un circuit soustracteur à deux entrées reliées respectivement aux sorties des registres R1 et R17 pour soustraire le contenu du registre R1 du contenu du registre R17 .L'opérateur 14 est un circuit additionneur à deux entrées reliées respectivement à la sortie du registre R1 et à la sortie du registre R17 pour additionner les contenus des registres R1 et R17 L'opérateur 15 est un circuit soustracteur à deux entrées, une première entrée est reliée aux sorties du registre R1 et la deuxième entrée est reliée aux sorties soit du registre R18 ou du registre R19 au travers d'un commutateur 17 pour soustraire le contenu du registre R1 des contenus des registres R18 ou R19 suivant la position du commutateur 17.L'opérateur 16 est un circuit additionneur à deux entrées, une première entrée est reliées aux sorties du registre R1 et la deuxième entrée est reliée soit aux sorties du registre R18 soit aux sorties du registre R19 au travers du commutateur 17 pour additionner le contenu du registre R1 au contenu des registres R18 ou R19 suivant la position du commutateur 17. Dans l'exemple numérique adapté à l'exemple de réalisation de la figure 1, le commutateur 17 est placé dans la position A lorsque les signaux x(t) à démoduler ont une fréquence fp de 1200 Hz et il est placé dans la position B lorsque les signaux x(t) à démoduler ont une fréquence fp de 2400 Hz. Dans la position A le commutateur 17 relie les sorties du registre 19 à la deuxième entrée de chacun des circuits 15 et 16, et dans la position B le commutateur 17 relie les sorties du registre 18 à la deuxième entrée de chacun des circuits 15 et 16.En se plaçant toujours dans l'exemple numérique de fonctionnement du démodulateur de la figure 1 et en considérant les échantillons de signaux représentatifs de deux symboles consécutifs traités par le démodulateur, ces échantillons étant définis en application de la formule (2) par les relations X1[(n-N)T] = A sin [(n-N)# + #k] (3) pour le premier signal et par X2(nT) = A sin(nO + #L) (4) pour le deuxième signal, avec O = 2#fp .T et en désignant respectivement par X1[(n-N)T], X1[(n-N-1)T] et X1[(n-N-2)T] les échantillons de rang [(n-N)T], [(n-N-2)T] et [(n-N-1)T] du premier signal contenus respectivement dans les registres R17, R18 et R19 et par X2 (nT) l'échantillon de rang nT du deuxième signal contenu dans le registre R1, les résultats obtenus en sortie des opérateurs 13 à 16 ont pour expressions:: X2(nT) - X1 [(n-N)T] = 0 si #L - #k = 0 (5) X2 (nT) + X1 [(n-N)T] = O si # L - #k = 1800 (6) X2 (nT) - X1 [(n-N-2)T] = O si ç L - #k = 900 (7) X2 (nT) + X1 rn-N-2) = O si #L - çk = 2700 (8) dans le cas d'un signal à démoduler de fréquence fp = 1200 Hz et X2(nT) - X1 [(n-N)T] = 0 si #L - #k = 0 (9) X2(nT) + X1 [(n-N)T] = 0 si #L - #k = 180 (10) X2(nT) - X1 [(n-N-1)T] = 0 si #L - #k = 90 (11) X2(nT) + X1 [(n-N-1)T] = 0 si #L - #k = 270 (12) dans le cas d'un signal à démoduler de fréquence fp = 2400 Hz. En vue d'assurer une bonne détection des sauts de phase instantanés les résultats précédents obtenus en sortie des opérateurs 13, 14, 15 et 16 sont appliqués respectivement aux entrées des circuits 18, 19, 20 et 21 de calcul de valeurs absolues des écarts de phase calculés par les opérateurs 13 à 16. Dans l'exemple de la figure 1, les valeurs absolues obtenues en sortie des circuits 18 à 21 sont appliquées directement aux entrées du réseau intégrateur 9, chaque intégrateur étant constitué d'un circuit additionneur et d'un registre accumulateur.La sortie du circuit 18 est reliée à un intégrateur constitué par un circuit additionneur 22 et par un registre accumulateur 23, une première entrée du circuit additionneur 22 est reliée à la sortie du circuit 18 et la sortie du registre accumulateur 23 est reliée à la deuxième entrée du circuit additionneur 22, la sortie de l'additionneur 22 étant reliée à l'entrée du registre accumulateur 23 de façon à accumuler à l'intérieur du registre 23 chaque résultat obtenu en sortie du circuit de calcul de valeur absolue 18. Egalement la sortie du circuit de calcul de valeur absolue 1-9 est reliée à l'entrée d'un intégrateur constitué par un additionneur 24 et un registre accumulateur 25 câblé- de façon similaire à l'intégrateur formé de l'additionneur 22 et du registre 23, pour accumuler dans le registre 25 les résultats de calcul obtenus en sortie du circuit de calcul de valeur absolue 19.Egalement la sortie du circuit de calcul de valeur absolue 20 est reliée à l'entrée d'un troisième intégrateur constitué par-un circuit additionneur 26 et par un registre accumulateur 27, câblé de façon similaire aux premier et deuxième intégrateurs, pour accumuler dans le registre 27 les résultats de calcul obtenus en sortie du circuit de calcul de valeur absolue 20. Egalement le circuit de calcul de valeur absolue des écarts 21 est couplé à l'entrée d'un quatrième circuit intégrateur formé par un circuit additionneur 28 et par un registre accumulateur 29 pour accumuler chaque résultat de calcul obtenu en sortie du circuit de calcul de valeur absolue 21.L'accumulation de chaque résultat de calcul, obtenu à la sortie des circuits de calcul 18 à 21 à l'intérieur des registres accumulateurs 23 à 29, est commandée à partir du filtre temporel 11 pour éviter l'enregistrement de résultats de mesures erronées qui pourraient etre enregistrés dans les zones transitionelles des sauts de phase en raison de l'interférence intersymboles ce qui, augmente la qualité du traitement des résultats par le réseau d'intégra- teurs 9. Le filtre temporel 1 1 élabore des signaux de commande des registres 23 à 29 pour permettre l'enregistrement des valeurs absolues significatives des échantillons placés en milieu de symboles. Le signal un appliqué par le filtre temporel 11 à l'entrée des registres 23 à 29 prend la valeur 1 pour les valeurs n voisines des milieux de symboles et la valeur 0 pour les valeurs n correspondant aux extrémités des symboles. L'accumulation des écarts additionnés par les circuits additionneurs 22 à 28 et accumulés dans les registres accumulateurs 23 à 29 permet de détecter l'apparition d'un saut de phase b ç i. La reconnaissance d'un saut de phase a gi est effectué directement par le dispositif 10 qui scrute en permanence le contenu des registres accumulateurs 23 à 29 pour pointer à tout instant celui dont le contenu est minimum.Lorsque le contenu de l'accumulateur 23 est minimum, le circuit de décision 10 fournit sur sa sortie S une indication de saut de phase 0 indiquant que le symbole courant traité possède la même phase que le symbole précédent, par contre lorsque le circuit de décision 10 reconnaît que le contenu du registre 25 est inférieur au contenu des registres 23, 27 et 29 sa sortie indique que le saut de phase associé est de 1800.De façon à peu près identique lorsque le contenu du registre 27 est inférieur au contenu des registres 23, 25 et 29 le circuit de décision 10 indique sur sa sortie S que le saut de phase associé est de 90 et enfin lorsque le contenu du registre 29 est inférieur au contenu des registres 23, 25 et 27 le circuit de décision 10 indique sur sa sortié S que le saut de phase associé est de 270". Une variante de réalisation des démodulateurs selon l'invention est représentée à la figure 2. Selon cette variante de réalisation, le démodulateur représenté diffère de celui de la figure 1 par le fait qu'un circuit 30 est inséré entre les circuits de calcul 8 des valeurs absolues des écarts de phase et le reseau de circuits intégrateurs 9. Ce circuit 3 est constitué par un ensemble de basculeurs, chaque basculeur étant couplé entre la sortie d'un circuit de calcul de valeur absolue des écarts de phase et un intégrateur du réseau d'intégrateurs 9. Chaque basculeur est positionné à l'état 1 chaque fois que la sortie du circuit de calcul de valeur absolue qui lui est associée donne un résultat nul.De la sorte, chaque fois qu'un résultat nul est obtenu à la sortie d'un circuit de calcul de valeur absolue une valeur 1 logique est accumulée dans le registre accumulateur du circuit intégrateur correspondant associé au basculeur. En conséquence, le circuit de décision 10 détermine le saut de phase a ç en recherchant le registre accumulateur dont le contenu est maximum. Les exemples qui viennent d'entre donnés de modes de réalisation préférés de l'invention ne sont pas limitatifs, il va de soi que d'autres variantes de réalisation sont également possibles, en particulier, en modifiant le nombre de circuits de calcul et le nombre d'intégrateurs on concevra aisément qu'il est possible d'étendre le principe de l'invention à la réalisation de démodulateur de signaux présentant un nombre quelconque d'états de phase. REVENDICATIONS 1. Démodulateur différentiel de signaux électriques à plusieurs états de phase pour équipements de transmission de données où les données transmises représentent des suites numériques de symboles, chaque signal étant représentable par une fonction sinusoldale du temps de la forme x(t) = A sin (21rapt + ), où A, fp et çk représentent respectivement l'amplitude, la fréquence et la phase du signal, et où la phase çk reste constante pendant la durée de transmission d'un symbole, caractérisé en ce qu'il comprend un convertisseur analogique-numérique (3) pour convertir chaque signal appliqué à l'entrée du démodulateur en échantillons numériques, un circuit retardateur (6) couplé à la sortie du convertisseur analogique-numérique (3) pour retarder chaque échantillon transmis par le convertisseur analogique-numérique, un circuit de calcul (7) couplé au circuit retardateur (6) pour calculer les écarts de phase existant entre les signaux électriques appliqués à l'entrée du démodulateur, un circuit de calcul de valeur absolue (8) couplé au circuit de calcul des écarts de phase pour calculer les valeurs absolues des écarts de phase, un ensemble de réseaux numériques intégrateurs (9) pour intégrer les écarts de phase existant entre échantillons retardés par la ligne à retard (6) correspondant à deux signaux de phase déterminé successifs, et un circuit de décision (10) couplé aux sorties du réseau numérique intégrateur pour fournir les indications de changement de phase des signaux appliqués à l'entrée du démodulateur. 2. Démodulateur selon la revendication 1, caractérisé en ce que le circuit retardateur (6) comprend au moins N+2 registres organisés en pile pour mémoriser chaque échantillon X(nT) de signal de rang n fourni par le convertisseur analogique-numérique (3), le nombre N correspondant au nombre d'échantillons d'un signal échantillonné pendant la durée de transmission d'un symbole. 3. Démodulateur selon la revendication 2, caractérisé en ce que le circuit de calcul (7) comprend un ensemble de soustracteurs et d'additionneurs couplés en sortie des registres du circuit retardateur (6) pour soustraire ou additionner les échantillons de deux symboles successifs contenus dans ces registres de manière qu'un seul circuit soustracteur ou additionneur fournisse un résultat nul lorsque les échantillons de deux symboles successifs sont mémorisés à l'intérieur des registres du circuit à retard (6). 4. Démodulateur selon la revendication 3, caractérisé en ce que le circuit de calcul de la valeur absolue (8) des écarts de phase comprend des circuits de calcul de valeur absolue (18, 19, 20, 21) couplés respectivement aux sorties de chaque additionneur et soustracteur du circuit de calcul (7) pour calculer les valeurs absolues des résultats fournis par le circuit de calcul (7). 5. Démodulateur selon Pune quelconque des revendications 1 à 4, caractérisé en ce que chaque intégrateur d'un réseau numérique est couplé à la sortie d'un circuit de calcul de valeur absolue (18, 19, 20, 21) et est formé par un circuit additionneur (22, 24, 26, 28) et un registre accumulateur (23, 25, 27, 29) pour additionner le résultat fourni par chacun des circuits de valeur absolue (18, 19, 20, 21) au contenu du registre accumulateur (23, 25, 27, 29) de rintégrateur correspondant et ranger le résultat de l'addition obtenu dans le registre accumulateur (23, 25, 27, 29) correspondant. 6. Démodulateur selon la revendication 5, caractérisé en ce que le circuit de décision (10) pointe à tout instant le registre accumulateur (23, 25, 27, 29) dont le contenu est minimum. 7. Démodulateur selon la revendication 5, caractérisé en ce qu'il comprend un ensemble de basculeurs (30) couplés chacun entre une sortie d'un circuit de calcul de valeur absolue (18, 19, 20, 21) et une entrée d'un circuit additionneur (22, 24, 26, 28) de l'ensemble de réseaux numérique intégrateur, chaque basculeur prenant un état logique déterminé chaque fois que la sortie d'un circuit de calcul de valeur absolue donne un résultat nul. 8. Démodulateur selon la revendication 7, caractérisé en ce que le circuit de décision (10) pointe à tout instant le registre accumulateur (23, 25, 27, 29) dont le contenu est maximum. 9. Démodulateur selon l'une quelconque des revendications là 8, caractérisé en ce qu'il comprend également un circuit extracteur de rythme (5) et un filtre (11) couplés en série entre la sortie du conver tisseur analogique (3) et les entrées de commande des registres accumulateurs (23, 25, 27, 29) pour permettre l'enregistrement des résultats de calcul des valeurs absolues significatives des échantillons placés en milieu de symbole.