Brevet FR2566207A1 — publié le 19851220

La présente invention concerne un dispositif d'interface et de tri à très haute fréquence de fonctionnement. Un tel dispositif est particuliérement intéressant pour réaliser une jonction entre une liaison, délivrant des signaux d'erreur a très haute fréquence, et un fréquencemètre, ne pouvant compter des signaux qut une fréquence inférieure. Une autre application envisageable est de transformer un mot série binaire en un autre mot de même longueur et qui a le même nombre de niveaux logiques "1" et "O" mais dont les niveaux logiques "I" sont regroupés dans les cellules de sortie, ce qui peut être utile pour reconnaître des "familles" de codes et intervenir dans certains algorithmes de traitement. Dans le cas d'une jonction, lesdits signaux d'erreur sont délivrés à cadence lente mais par paquets avec une fréquence beaucoup plus haute que celle autorisée par le circuit chargé de les exploiter et même suffisante pour interdire l'emploi classique d'un circuit comptant-décomptant dont les temps de transfert internes sont trop importants. La présente invention a pour objet de remédier cet incon vénient en prévoyant un dispositif d'interface fréquence entre la liaison et le système de comptage, dont les temps de transfert internes, dus au nombre de portes logiques, sont minima. Le dispositif prévu, réalisé en technologie rapide ECL, comporte un registre principal stockant et triant les niveaux hauts logiques reçus, un registre tampon, de conception identique, stockant et triant les niveaux hauts logiques consécutifs à un autre niveau haut reçu par le registre principal, et retransmettant, dans certaines conditions, ces niveaux hauts audit registre principal, et une cellule de transition, transférant les niveaux hauts du registre principal au système de comptage. Les registres principal et tampon, ainsi qu'une partie de la cellule de transition, fonctionnent à la fréquence de liaison ; l'autre partie de la cellule de transition fonctionne à la fréquence de comptage. On notera que si les signaux d'erreur de la liaison ne présentent pas deux niveaux hauts consécutifs, ce qui est le cas dans le domaine de la détection d'erreurs de transmission de haute qualité, le registre tampon devient inutile, ce qui simplifie le dispositif général, L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-après et des dessins joints où - la figure I est le schéma général du dispositif selon l'invention; - la figure 2 est le schéma d'une cellule d'un registre selon l'invention ; et - la figure 3 est le schéma de la cellule de transition selon l'invention. Sur la figure 1, est représenté le schéma général du dispositif selon l'invention avec un registre principal A comportant s cellules 1 d'un premier type, dont l'entrée eA est fournie par la sortie d'une porte logique "OU" 11 à deux entrées connectées sur la sortie Ql de la cellule 1 d'entrée, d'un premier type, et sur la sortie d'une porte logique "ET" 12 à deux entrées inverseuses reliées à l'entrée E du dispositif et à la sortie qt de la cellule 1 de sortie, du premier type, d'un registre tampon B. L'entrée eB du registre tampon B est fournie par la sortie d'une porte logique "OU" 13 a deux entrées branchées sur l'entrée inversée E du dispositif et sur la sortie inverseuse Ql de la cellule 1 d'entrée, du premier type, du registre principal A. La sortie du registre principal A se fait par la cellule 1 de sortie, du premier type, dont la sortie inverseuse Qs est reliée l'entrée d'une cellule 2 d'un deuxième type, ladite sortie étant commandée par le signal RT de commande fourni par la cellule 2, du deuxième type. La sortie qt du registre tampon B,comportant t cellules 1 du premier type, est reliée une entrée de la porte logique "ET" 12 et sa commande rt est obtenue par une porte logique "ET" 14 deux entrées inverseuses connectées sur l'entrée E du dispositif et sur la sortie Qi de la cellule I d'entrée, du premier type, du registre principal. Sur la figure 2 est représentée une cellule 1, du premier type, des registres A et B du dispositif. Ladite cellule est composée d'une bascule 3 de type D, sur 11 entrée de laquelle est branchée la sortie d'une porte logique "OU" 6 à deux entrées, connectées à la sortie de deux portes logiques "ET" 4 et 5 a deux entrées inverseuses. La première porte "ET" 4 a ses deux entrées reliées 9 la sortie Qn de la bascule D 3 et la sortie inverseuse Qn-1 de la bascule D de la cellule 1 précédente du registre concerné.La seconde porte logique "ET" 5 a ses deux entrées connectées à la sortie inverseuse Qn de la bascule D 3 et à la sortie inverseuse Qn+l de la bascule D de la cellule I suivante du registre concerné. Le circuit étant réalisé en technologie ECL, la porte logique "OU" 6 est réalisée par une simple interconnexion de la sortie des deux portes "ET" 4 et 5 ; ainsi le temps de transfert interne dû cette fonction "OU" est nul. Un signal d'horloge Hh à fréquence haute est utilisé comme horloge C de la bascule D. Dans le cas d'une cellule 1 d'entrée d'un registre, lesdites entrées eA et eB se font par l'entrée de la première porte "ET" 4 habituellement reliée à la sortie inverseuse de la cellule précédente.Dans le cas d'une cellule 1 de sortie d'un registre, les signaux RT et rt de commande rentrent par entrée de la seconde porte "ET" 5 habituellement reliée à la sortie inverseuse de la cellule suivante. Sur la figure 3 est représentée une cellule 2, du deuxième type, du dispositif. Ladite cellule est composée d'une première bascule 7 de type D, sur l'entrée de laquelle est connectée la sortie d'une porte logique "ET" 9 à deux entrées inverseuses, elles-mêmes reliées à la sortie Qe de la première bascule D 7 et à la sortie inverseuse Qs de la cellule 1 de sortie du registre principal A. Un signal d'horloge Hb à fréquence basse est utilisé comme horloge C de la première bascule D 7. La sortie inverseuse Qe de la première bascule D 7 est connectée à l'entrée Dt d'une seconde bascule 8 de type D et sur l'une des entrées d'une porte logique "NON-OU" 10 à deux entrées, dont l'autre entrée est branchée sur la sortie inverseuse Qt de la seconde bascule D 8 et dont la sortie délivre un signal RT de commande vers la cellule 1 de sortie du registre principal A. Le signal d'horloge Hh à fréquence haute est utilisé comme horloge C de la seconde bascule D 8. La sortie du dispositif sur le système de comptage se fait par la sortie Qe de la première bascule de la cellule 2 du deuxième type. Les portes logiques "ET" à deux entrées inverseuses utilisées dans le dispositif sont équivalentes à des portes logiques "NON-OU". Il est aisé, à partir de la figure 2, de déterminer l'algorithme permettant d'obtenir l'entrée Dn de la bascule D de la ème n cellule 1, ainsi que sa table de vérité Dn = Qn(Qn-l) + Qn(Qn+1) Qn-l Qn Qn+1 Dn (Qn à l'impulsion - - - - d'horloge suivante) O O O O O O 1 O O I 1 1 O l O O 1 1 O 0 1 1 1 1 0 1 1 O O 0 1 Grâce à cette première table de vérité, on s'aperçoit que les niveaux logiques "1" n avancent", à l'impulsion d'horloge suivante, que si le niveau logique de la cellule suivante est au niveau logique "0", sinon la cellule reste au niveau logique "1". Ainsi, les niveaux logiques "1" vont "s'entasser" à droite des registres A et B et ce, quand les signaux RT et rt de commande sont au niveau logique "O" ; dans le cas contraire, le niveau logique de la cellule 1 de droite est mis à "0", lesdits signaux de commande se comportant comme des sorties de cellules 1 suivantes, au niveau des cellules de sortie des registres A et B. Les informations binaires à "1" sont prises en compte par le registre principal A, si la sortie Q1 de la première cellule 1 d'entrée est au niveau logique "0", et ce grâce aux portes logiques 11 et 12 ; si la sortie Q1 de la cellule 1 d'entrée est au niveau logique "1, alors l'information binaire est prise en compte par le registre tampon B, grâce à la porte logique 13. De même, pour le registre tampon B, et ce par l'intermédiaire de la porte logique 14, il y a "entassement" des niveaux logiques "1" quand l'entrée E du dispositif et la sortie Q1 de la cellule i d'entrée du registre principal A sont différentesede "O" ; dans le cas contraire, le registre tampon B est alors "decrémenté", si la sortie qt du registre B est au niveau logique "i", et l'élément binaire "1" est transmis au registre principal A grâce aux portes logiques 11 et 12. Pour la cellule 2 du deuxième type, on peut établir la seconde table de vérité suivante à l'aide de l'algorithme De = Qs.Qe Qs Qa De (Qe à l'impulsion - - - d'horloge suivante) O O 0 O 1 O O O Grâce à cette seconde table de vérité, il est aisé de voir que la première bascule D, fonctionnant sous le signal d'horloge lente Hb du second système, ne prend en compte les niveaux logiques "I" du registre principal A que lorsque la sortie dudit registre principal A est au niveau logique "1" et quand sa sortie Qe est à "O".Ces niveaux logiques "1" sont reportés par les composants 8 et 10 sur le signal RT de commande qui passe au niveau logique "1", "décrémentant" le registre principal A ; à l'impulsion d'horloge rapide Hh suivante, le signal-RT de commande repasse au niveau logique "O", provoquant "l'entassement" des niveaux logiques "1", avant l'impulsion du signal d'horloge Hb à fréquence basse suivante. Si la sortie Qs du registre principal A est au niveau logique "O", l'entrée De de la première bascule D reste, ou se remet, au niveau logique "O". Le signal RT de commande, lui, reste au niveau logique "O". L'invention concerne en particulier un interface de fréquence pour un compteur d'erreurs d'un système de transmission de haute qualité ; or, dans ce cas, la probabilité de présence de deux erreurs consécutives est négligeable, rendant facultative la présence du registre tampon B. On peut donc le supprimer et remplacer les composants 11 et 12 par un inverseur dont l'entrée est connectée à l'entrée E du dispositif, la saturation du registre ayant lieu quand les deux premières cellules sont au niveau logique "1". Par contre, dans le cas de la reconnaissance d'un mot binaire de 2n ou 2n+l éléments binaires, n étant un nombre entier naturel, le registre principal A se composera de 2n ou 2n+l cellules et le registre tampon B de n cellules, la saturation ayant lieu quand les cellules 1 d'entrée des deux registres sont au niveau logique "1". Bien entendu, l'exemple de réalisation décrit n'est nullement limitatif de l'invention. REVENDICATIONS 1. Dispositif d'interface et de tri à très haute fréquence de fonctionnement, caractérisé en ce qu'il est composé d'un registre principal (A) de plusieurs cellules d'un premier type (1), permettant de stocker, à haute fréquence, des informations binaires au niveau haut, en provenance d'un premier système haute fréquence, et de les trier en regroupant tous les niveaux hauts, dans les cellules de sortie, d'un registre tampon (B) de plusieurs cellules du premier type (1), permettant de faire transiter les données binaires arrivant en présentant des niveaux hauts consécutifs, et d'une cellule d'un second type (2) trans férant les informations binaires stockées dans le registre principal, à plus basse fréquence, dans un second système moins rapide. 2. Dispositif selon la revendication i, caractérisé en ce que lesdites cellules (1) du premier type comprennent chacune une bascule (3) de type D fonctionnant sur l'horloge haute fréquence (Hh) du premier système, une première porte "ET" (4) à deux entrées inverseuses connectées à la sortie (On) de la bascule D et à la sortie inverseuse (Qn-1) de la bascule D de la cellule précédente, une seconde porte "ET" (5) à deux entrées inverseuses connectées à la sortie inverseuse (On) de la bascule D et à la sortie inverseuse (On+1) de la cellule suivante, et une porte "OU" (6) à deux entrées connectées aux sorties desdites portes-"ET" (4, 5), dont la sortie est reliée à l'entrée (Dn) de la bascule D. 3. Dispositif selon l'une des revendications 1 ou 2, caracte- risé en ce que lesdites cellules (2) du second type comprennent chacune une première bascule (7) de type D fonctionnant sur l'horloge basse fréquence (Hb) du second système et délivrant, sur sa sortie (Qe) les informations au second système, une seconde bascule (8) de type D, dont l'entrée (Dt) est reliée à la sortie inverseuse (Qe) de la première bascule D, et qui fonctionne sur l'horloge haute fréquence (Hh) du premier système, une porte "ET" (9), à deux entrées inverseuses connectées à la sortie (Qe) de. la première bascule D et à la sortie inverseuse (Qs) de la bascule D de la cellule de sortie du registre principal (A), et dont la sortie est reliée à l'entrée de la première bascule (7) de type D, et une porte "NON-OU" (10), à deux entrées connectées à la sortie inverseuse (Qe) de la première bascule de type D et à la sortie inverseuse (Qt) de la seconde bascule (8) de type D, et dont la sortie délivre un signal (RT) vers la cellule de sortie du registre principal. 4. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comprend une cellule d'entrée du premier type, au début du registre principal, dont la première porte "ET" (4) a ses deux entrées inverseuses connectees à la sortie de la bascule de type D de ladite première cellule et à la sortie d'une porte "OU" (11) à deux entrées, lesdites entrées etant reliées respectivement à la sortie de la bascule de type D de cette première cellule et à la sortie d'une porte "ET" (12) à deux entrées inverseuses reliées à l'entrée (E) du dispositif et à la sortie (qt) du registre tampon et en ce qu'il comprend une cellule d'entrée du premier type, au début du registre tampon (B), dont la première porte "ET" (4) a ses deux entrées inverseuses reliées à la sortie de la bascule de type D de cette seconde cellule et à la sortie d'une porte "OU" (13) à deux entrées, lesdites entrées étant connectées respectivement à l'entrée inversée (E) du dispositif et à la sortie inverseuse (Qi) de la bascule de type D de la cellule d'entrée du registre principal. 5. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la cellule de sortie, du premier type, du registre principal (A) a les entrées de sa seconde porte "ET" (5) reliées à la sortie inverseuse de sa bascule de type D et à la sortie (RT) de la cellule de second type (2), et en ce que la cellule de sortie, du premier type, du registre tampon (B) a les entrées de sa seconde porte "ET" (5) connectées à la sortie inverseuse de sa bascule de type D et à la sortie d'une porte "ET" (14) à deux entrées inverseuses reliées à l'entrée (E) du dispositif et à la sortie (Q1) de la bascule de type D de la cellule d'entrée du registre principal (A). 6. Dispositif selon l'une quelconque des revendications 1 à 5, caractérisé en ce que, dans le cas où les informations binaires ne présentant pas de niveaux hauts consécutifs, le registre tampon (B) est supprimé et en ce que la cellule d'entrée, du premier type, du registre principal a les entrées de sa première porte "ET" (4) reliées à la sortie de sa bascule de type D et à l'entrée inversée (E) du dispositif. 7. Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce que, dans le cas du traitement d'un mot-binaire de 2n ou 2n+l éléments binaires, n étant un nombre entier naturel, le registre principal (A) est composé de 2n ou 2n+1 cellules du premier type et le registre tampon (B) est composé de n cellules du premier type. 8. Dispositif selon lsune quelconque des revendications 1 à 7, caractérisé en ce que, ledit dispositif étant réalisé en technologie ECL, la porte logique "OU" (6) des cellules du premier type (1) est constituée par l'interconnexion entre les sorties des portes logiques "ET" (4, 5), diminuant ainsi le temps de transfert interne dudit dispositif.