Brevet FR2562356A1 — publié le 19851004

La présente invention concerne les circuits d'interface pour générateurs de signaux d'horloge ou de rythme à deux phases non superposées, ayant une forme d'onde d'impulsions de type rec- tangulaire et, en particulier, un circuit d'interface à transis- tors à effet de champ à grille isolée de type MOS (Metal-OxideSemiconductor), capable d'atténuer, dans de tels signaux d'horloge, le bruit da aux fluctuations de la tension d'alimentation et de fournir ainsi des signaux d'horloge à faible bruit, utilisables pour piloter des circuits de dispositifs pour lesquels un facteur de mérite important est la basse sensibilité aux variations de la tension d'alimentation. L'influence que les fluctuations de la tension d'alimen- tation ont sur la sortie du circuit alnimenté, exprimée en géné- ral dans la technique connue au moyen du "Power-Supply Rejection Ratio" (P.S.R.R.), est devenue un paramètre de plus en plus important pour les projets, surtout pour les récentes réalisa- tions de circuits dans lesquelles sont mis en oeuvre ensemble, dans un même circuit intégré, des sous-systèmes analogiques et numériques. Dans ce cas en effet, il est pratiquement impossible d'éviter que le bruit résultant, dans un sous-système, des fluc- tuations de la tension d'alimentation se traduise en bruit pour l'autre sous-système aussi. A ce propos, on peut par exemple faire observer que les fluctuations de la tension d'alimentation, dues à des causes internes ou extérieures au circuit intégré lui-même, sont transférées directement aux signaux numériques d'horloge fournis par des générateurs alimentés par cette tension. En effet, de tels signaux sont en général obtenus en court-circuitant simplement la sortie du circuit générateur, pendant des intervalles de temps déterminés, alternativement à la borne positive et à la borne négative de l'alimentation. 256235-6 Pour cette raison, la distance de crête en crête des signaux d'horloge est égale à celle de la tension d'alimentation entière et elle en suit, sans aucune atténuation, les éventuelles variations. Le "bruit" de la source d'alimentation est alors transmis, au moyen de tels signaux numériques d'horloge, aux sous-systèmes, numériques ou analogiques, auxquels ceux-ci sont appliqués, altérant ainsi les prestations du système entier. Il faut tenir compte de ce problème dans la réalisation 1D des circuits "à condensateurs commutés" (SCC, de "Switched Capacitor Circuit"), basés sur des structures de circuit élémen- taires comprenant un condensateur et deux ou plusieurs interrup- teurs constitués par des transistors à effet de champ du type MOS. Au moyen de tels interrupteurs, commandés par des signaux d'horloge à deux phases non superposées, ayant une forme d'onde d'impulsions de type rectangulaire, une armature du condensateur est alternativement portée à deux potentiels de référence dis- tincts, opposés entre eux par rapport à un potentiel fixe auquel l'autre armature est maintenue. Comme le savent les spécialistes dans ce domaine, de telles structures de circuit élémentaires à condensateurs commu- tés sont équivalentes, quant au comportement électrique, à une résistance et elles sont particulièrement adaptées pour la réalisation de filtres actifs à circuit intégré de haute qualité, utilisables dans des systèmes de transmission de type PCM (Pulse-Code-Modulation = Modulation à Impulsions codées). En effet, l'utilisation d'une structure de circuit équi- valente à condensateur commuté, à la place d'une résistance normale, offre des avantages importants de précision de réali- sation et de compacité d'intégration et, en outre, elle est parfaitement compatible avec les techniques appliquées pour les circuits intégrés numériques. L'utilisation de circuits à condensateurs commutés dans des filtres actifs intégrés monolithiquement est non seulement avantageuse économiquement, mais elle permet aussi d'obtenir des caractéristiques plus contrôlables pour de tels filtres, sans nécessité d'étalonnages fonctionnels ultérieurs. Les avantages qui viennent d'être indiqués seraient toute- lois complètement annulés si le bruit déterminé par les fluctua- tions de tension de la source d'alimentation était transmis à la sortie du filtre, par les signaux de synchronisme servant à la commande des interrupteurs à transistors MOS. Voyons maintenant comment cela peut se produire, en considérant par exemple le schéma de circuit connu, représenté sur la figure 1 des dessins, relatif à un circuit intégrateur différentiel à condensateur commuté, utilisé en tant que partie fondamentale des filtres actifs dans les systèmes de transmission de type PCM. Le schéma de circuit de la fig. 1 comprend un condensateur Cs, deux paires de transistors à effet de champ de type MOS, Ml1 et M12, M21 et M22 et un amplificateur opérationnel de type dif- férentiel A1. Les transistors, qui sont tous du type à canal "n" ou a canal "p", servent d'interrupteurs pour la commutation du conden- sateur Cs. L'électrode de "grille" du transistor M1l et l'électro- de de "grille" du transistor M21 sont raccordées à une première borne d'entrée C. L'électrode de ngrille" du transistor M12 et l'électrode de "grille" du transistor M22 sont raccordées à une seconde borne d'entrée U. Les deux bornes d'entrée C et C sont raccordées aux bornes de sortie d'un générateur de signaux d'hor- loge à deux phases non superposées, ayant une forme d'onde à im- pulsions de type rectangulaire, non représenté sur la figure. Une première borne du condensateur Cs est reliée à la masse du circuit à travers le transistor M1l et à l'entrée inverseuse ("-") de l'amplificateur A1 à travers le transistor M12. La secon- de borne du condensateur Cs est raccordée à une première et à une seconde entrées de signaux de tension v (t) et v2(t), respective- ment à travers le transistor M21 et à travers le transistor M22. L'entrée non inverseuse ("+") de l'amplificateur A1 est mise à la masse. La sortie du signal de tension v o(t) de l'am- plificateur A1 est raccordée, par l'intermédiaire d'un condensa- teur d'intégration CI, à la borne inverseuse (" -), en un point de counexion S qui sert de noeud so=ateur. OG peuit iiMlnédiatement observer que quand le niveau de signal appliqug à l'électrode de grille du transistor M12 est haut et que, par suites la charge emmagasinée dans le condensa- teur Cs est injectée dan; le noeud sommateur S à travers le transistor M12 si celui- i est de type à canal 'n", il est transmis à ce noeud, à travers la capacité parasite CGS "grille"- canal du transistor M12, le bruit éventuel dont est affecté le signal d'horloge lui-même à cause des fluctuations de tension de la source d'alimentation du générateur de signal d'horloge. En raison de ce bruit, le signal de sortie de l'amplificateur opéra- tionnel A1 est également dégradé. Une variation tVC du niveau de tension du signal d'horloge appliqué au transistor M12 détermine en effet une variation eV du niveau du signal de sortie vo(t), exprimée par la relation oo 0GS S eV Le signal de sortie d'un système de circuit plus complexe, par exemple d'un filtre actif dans son ensemble, comprenant différentes structures de circuit à condensateur conmmnuté du type considéré cidessus, est encore plus dégradé, à cause précisément des nombreux accouplements qui existent, au moyen des signaux d'horloge, entre les noeuds sommateurs à l'entrée des amplificateurs opérationnels et la source ou les sources d'ali- mentation. Les voies principales pour de tels accouplements sont constituées par les capacités parasites des condensateurs inté- grés monolithiquement, par les capacités parasites des transis- tors MOS qui servent d'interrupteurs et par les capacités para- sites des trajets de raccordement. Pour remédier à cet inconvénient, les solutions connues sont de type essentiellement technologique, par exemple celles qui consistent à masquer, par des régions de diffusion mises à la masse, tant les condensateurs intégrés que les trajets de raccordement, et à polariser avec des tensions stabilisées les régions de diffusion dans lesquelles sont réalisés les transis- tors MOS. En outre, pour limiter l'effet introduit par la trans- conductance entre canal et substrat dans les transistors MOS d'entrée des amplificateurs opérationnels, réalisés en général à canal "n", on peut raccorder au substrat la région de source de chacun de ces transistors. Une autre solution connue au problème de la sensibilité au bruit des sources d'alimentation, appliquée de manière spéci- fique pour les filtres actifs à haute sélectivité et fonctionnant exclusivement au niveau du circuit, consiste à réaliser le sys- tème de circuit de manièke totalement différentielle pour annuler l'effet du bruit sur le signal de sortie. Mais une telle solution impose des limites quant au projet et des coats plus élevés pour la réalisation en circuit intégré. Le but de la présente invention est de réaliser un circuit d'interface atténuateur de bruit, pour des générateurs de signaux d'horloge à deux phases non superposées, ayant une forme d'onde à impulsions de type rectangulaire, qui soit particulièrement adapté également pour des applications aux systèmes de transmis- sion de type PCM. Ce but est atteint avec un circuit d'interface dans lequel le niveau supérieur et le niveau inférieur des signaux d'horloge en sortie sont déterminés par les potentiels de deux noeuds de circuit qui sont raccordés respectivement, au moyen d'un premier et d'un second transistors fonctionnant en saturation, à une première et à une seconde bornes d'alimentation ayant des poten- tiels égaux et contraires par rapport à la masse. Ces nôeuds de circuit sont tous deux mis à la masse à travers un nombre égal de transistors, montés chacun en une configuration de diode. L'invention pourra être mieux comprise à l'aide de la description détaillée qui suit, donnée purement à titre d'exem- ple et donc non limitative, en référence aux dessins ci-annexés. La figure 1 est le schéma de circuit connu, précédemment décrit, d'un intégrateur différentiel à conîensateur commuté, pour filtres actifs. La figure 2 est le schéma d'un circuit dVinterface atté- nuateur de bruit, suivant l'invention. Le circuit d'interface suivant l'invention, représenté sur la figure 2, peut être réalisé sous forme de circuit intégré à transistors à effet de champ a grille" isolée-et à enrichis- sement, de type MOS. I2 peut faire partie d'un circuit intégré plus complexe qui n'a pas été représenté plus précisément. Le circuit d'interface comprend un premier M1et un second M2 transistors, respectivement de type à canal 'p et à canal "n", dont les électrodes de "sourcet" sont raccordées respecti- vement au pôle positif +VDD et au pale négatif -Vss d'un généra- teur de tension dialiment-ition, les potentiels de ces pôles étant égaux et contraires par rapport à la masse du circuit, également appelés "masse analogique" dans la technique. Les électrodes de "grille" des transistors Mi et M2 sont raccordées respectivement à une première V+ et une seconde réf Vréf tensions de référence, contrôlées par des éléments de circuit non représentés sur la figure, appliquant à ces électro- des des potentiels préalablement fixes par rapport au p8le posi- tif +VDD et au pole négatif -Vss respectivement. Entre l'électrode de "drain" du transistor M1 et l'élec- trode de drain du transistor M2 sont insérés en série, au moyen de leurs électrodes de "source" et de "drain", un troisième M3, un quatrième M4, un cinquième M5 et un sixième M6 transistors, dont chacun est du type à canal ttn" et a sa propre électrode de "grille" raccordée à sa propre électrode de "drain". Le noeud central de jonction entre l'électrode de source" du transistor M4 et l'électrode de "drain" du transistor M5 est 4 et 5 relié à la masse. Le circuit d'interface comporte une première C et une seconde X bornes d'entrée, ainsi qu'une première CK et une seconde CK bornes de sortie. La première borne d'entrée C est constituée par le point de jonction entre les électrodes de "'grille" d'un septième M7 et d'un huitième M8 transistors, respectivement à canal "p" et à canal "n", dont les électrodes de "drain" sont reliées l'une à l'autre pour constituer la seconde borne de sortie UE. Les électrodes de "source"-du septième M7 et du huitième M8 transistors sont raccordées respectivement à l'électrode de "drain" du premier transistor M1 en un noeud de circuit VH et à l'électrode de "drain" du second transistor M2 en un noeud de circuit VL. La seconde borne d'entrée C est constituée par le point de jonction entre les électrodes de "grille" d'un neuvième M9 et d'un dixième M1O transistors, respectivement à canal "p" et à canal "'n", dont les électrodes de "drain"-sont reliées l'une à l'autre pour constituer la première borne de sortie CK. Les électrodes de "source"-du neuvième M9 et du dixième M1O transistors sont raccordées respectivement à l'électrode de "drain" du premier transistor ME, au noeud VH, et à l'électrode de drain du second transistor n, au noeud VL. Les transistors M7, M8 M9 et MlO servent exclusivement d'interrupteurs, pilotés par les signaux d'horloge appliqués aux bornes d'entrée C et C, pour transmettre alternativement à chacune des bornes de sortie CK et CK les niveaux de potentiel des noeuds VHet VL. On obtient ainsi, sur les bornes de sortie du circuit d'in- terface représenté sur la figure 2, des signaux d'horloge qui sont encore à deux phases non superposées et ont une forme d'onde à impulsions de type rectangulaire. Mais à la différence des signaux en entrée, ces signaux d'horloge en sortie sont pratiquement exempts du bruit dû à la source d'alimentation. En effet, suivant l'invention, la différence de potentiel entre les deux noeuds VH et VL est maintenue constante, ces noeuds étant désaccouplés de l'alimentation, de manière à main- tenir leur potentiel largement indépendant des fluctuations de la tension d'alimentation. Pour éviter que les fluctuations du potentiel du pôle négatif -Vss de l'alimentation provoquent, en faisant varier la polarisation du substrat du circuit integré, des variations de la tension de seuil des transistors M 3- M4, M5 et M6, les- quels, étant du type à enrichissement et étant montés en diode, travaillent en saturation, on applique la mesure technologique consistant à court-circuiter les régions, dopées avec des impu- retés de type "p", dans lesquelles ces transistors sont réalisésD aux électrodes de "source" des transistors respectifs. Ainsi est maintenue constante la chute de tension totale sur les transistors insérés entre les noeuds VH et VLO Mais l'aspect principal de l'invention est constitué par le fait que les deux transistors complémentaires 1 et M2, ayant eux aussi leurs électrodes de "source" court-circuitées aux régions dans lesquelles ces transistors sont réalisés, sont polarisés de telle manière qu'ils travaillent toujours en satu- ration. A cet effet, les tensions de reférence Vré et V réf et les valeurs des tensions de seuil des transistors M39 M4, M5 et M6 insérës entre les noeuds VH et VL sont choisies de manière approprié. Puisque les dgnsions "grille-source" appliquées aux transistors M1 et M2 soit constantes, les courants de "drain'" de ceux-ci sont ainsi constants et indépendants des flucrua- tions de l'alimentation. Si l'on observe le schéma de circuit de la figure 2, on peut noter qu'à une variation VDD du potentiel du pÈle positif +VDD correspond une variation rVH du potentiel du noeud VH, exprimée par la relation suivante: goi 2 got HVE gm/2+gol gX + 2goi D 1.0 dans laquelle gm est la transconductance des transistors M3 et M4, supposés identiques, et gol est la conductance de sortie du- transistor M1. Une relation analogue existe entre les variations de potentiel du p5le négatif -Vss et les variations résultantes de potentiel du noeud VL. Pour réduire au minimum JVH, il convient de rendre le plus petit possible le rapport gol/gm. Eu égard au fait que, dans un transistor à effet de champ qui fonctionne en saturation, la transconductance, pour un courant de polarisation déterminé, a une valeur très supérieure à celle de la conductance de sortie, pour réduire au minimum la variation de potentiel VH du noeud VH due au bruit dblimentation, ou maintient justement le transistor M1 dans la zone de saturation de son domaine de fonctionnement. De manière analogue, on fait également travailler en saturation le transistor M2. On peut alors optimiser cette solution du problème du bruit de la source d'alimentation en procédant opportunément au niveau technologique, suivant les enseignements connus, par exemple en réalisant, pour M1 et M2, des transistors à canal particulière- ment long, afin de réduire au maximum le rapport goi/gm. Avec un circuit d'interface suivant l'invention, on peut obtenir en pratique une atténuation spectaculaire du bruit (-.46 dB) aux dépens d'une réduction de l'excursion dynamique du signal, tout à fait dénuée d'importance pour les exigences des applications normales. La tension maximale de signal en sortie, disponible lorsque les transistors M1 et M2 travaillent en saturation, est données par: (VH - VL) MAX = V+ réf réf - (VTn + VI) DU sont désignées respectivement par VTn et VTp les tensions de seuil des transistors complémentaires M2 et Ml. Si l'on choisit les tensions de référence pour V réf et V réf de telle manière que les transistors M1 et M2 ne soient polarisés qu'à quelques centaines de mvolts au-dessus de la tension de seuil, l'excursion dynamique des signaux de synchro- nisme en sortie est très proche de la tension d'alimentation entre +VDD et -VSS Eu égard au fait qu'il n'a été représenté et décrit qu'un O10 exemple d'exécution de l'invention, il va de soi que quelques variantes sont possibles, sans que l'on s'écarte pour autant du cadre de l'invention. Pour optimiser l'excursion dynamique des signaux par impulsions en sortie, on peut par exemple insérer, entre les noeuds VH et VL, un plus grand nombre de transistors montés en diode, en maintenant toujours une disposition symétri- que par rapport au noeud de jonction central relié à la masse. REVENDICATIONS 1. Circuit d'interface atténuateur de bruit pour généra- teurs de signaux d'horloge à deux phases non superposées ayant une forme d'onde à impulsions de type rectangulaire, comportant une première (C) et une seconde (F) bornes d'entrée pour son raccordement à un générateur de signaux d'horloge et une première (CK) et une seconde (CK) bornes de sortie pour son raccordement à un circuit utilisateur, caractérisé en ce qu'il comprend un premier (Ml) et un second (M2) transistors à effet de champ, dont les électrodes de "source" sont raccordées respectivement à une première (+VDD) et une seconde (-Vss) borne d'alimentation et dont les électrodes de "grille" sont raccordées respectivement à une première (V +réf) et à une seconde (V réf) tensions de réfé- rence qui maintiennent respectivement l'électrode de "grille" du premier transistor (M1) à un potentiel constant par rapport à la première borne d'alimentation (+VDD) et l'électrode de "grille" du second transistor (M2) à un potentiel constant par rapport à la seconde borne d'alimentation (Vss), et en ce qu'il comprend un noeud de circuit à potentiel constant (masse) inter- médiaire entre les potentiels de la première (+VDD) et de la seconde (Vss) bornes d'alimentation, dont il diffère par des valeurs égales, en ce que entre le noeud de circuit et l'électro- de de "drain" du premier transistor (M1) sont insérés, au moyen de leurs électrodes de "source" -et de "drain", au moins deux transistors à effet de champ (M3, M4), en ce que entre ledit noeud de circuit et l'électrode de "drain" du second transitor (M2) est inséré, au moyen de leurs électrodes de "source" et de "drain", un nombre de transistors à effet de champ (M4, M5) égal a celui des transistors 4M,.4) insérés entre l'électrode de "drain" du premier transistor (M1) et le noeud de circuit, chacun de ces transistors (M3, M4, M5, M6) insérés entre le premier (M1) et le second (M2) transistors ayant son électrode de "grille" raccordée à sa propre électrode de "drain", les électrodes de "drain" du premier (M1) et du second (M2) transis- tors étant toutes deux raccordées à la seconde borne de sortie (UR) par l'intermédiaire respectivement d'un premier (M7) et d'un second (M8) transistors de transfert à effet de champ dont les électrodes de "grille" sont toutes deux raccordées à la première borne d'entrée (C), les électrodes de "drain" du premier (M1) et du second (M2) transistors étant en outre raccordées toutes deux à la première borne de sortie (CK) par l'intermédiai- re respectivement d'un troisième (M9) et d'un quatrième (M10) transistors de transfert à effet de champ dont les électrodes de "grille" sont toutes deux raccordées à la seconde borne d'entrée (M), le circuit étant caractérisé en outre en ce que le premier (M1) et le second (M2) transistors sont polarisés de telle manière qu'ils travaillent dans la zone de saturation de leur plage de fonctionnement. 2. Circuit d'interface selon la revendication 1, caracté- risé en ce que le premier transistor à effet de champ (M1), ainsi que le premier (M7) et le troisième (M9) transistors de trans- fert à effet de champ sont du type à canal "plI, tandis que tous les autres transistors du circuit sont du type à canal "n". 3. Circuit d'interface selon la revendication 2, caracté- risé en ce que tous les transistors qu'il contient sont des transistors à effet de champ à "grille" isolée et à enrichisse- ment, de type MOS.