Brevet FR2558979A1 — publié le 19850802

Procédé d'adressage au moyen de registres à décalage formés de mémoires statiques d'un imageur matriciel. La présente invention concerne un procédé d'adressage au moyen de registres à décalage formés de mémoires statiques d'un imageur matriciel et no- tamment d'un imageur matriciel à cristal liquide uti- lisé pour la visualisation d'images et/ou de caractè- res alphanumériques. Dans un imageur matriciel, l'adressage des lignes de commande des points élémentaires d'afficha- ge des lignes et des colonnes de l'imageur est réali- sé au moyen de deux registres à décalage, un registre "ligne" et un registre Wcolonne" appelé aussi regis- tre vidéo. Ces registres sont constitués de points de registre ou points mémoire comportant deux mémoires dynamiques ou bien une mémoire statique et une mémoi- re dynamique, comme schématisé sur la figure 1. Le nombre de points de registre "ligne" et le nombre de points de registre "colonne" sont égaux respective- ment au nombre de lignes et de colonnes de l'imageur. Dans ces points de registre, l'information nécessaire à l'adressage est stockée par exemple dans une mémoi- re statique Si, i étant un entier allant de 1 à p si p est le nombre de lignes ou de colonnes de l'imageur. Pendant le transfert de l'information de la mémoire Si à la mémoire Si+l, l'information contenue dans la mémoire statique Si est stockée temporairement dans i une mémoire dynamique Di constituée principalement par un condensateur. La mémoire dynamique Di est in- dispensable car elle permet de conserver l'ancienne valeur de la mémoire Si pendant que l'on modifie le contenu de celle-ci. Le décalage de l'information de la mémoire Si à la mémoire Si+1, c'est-à-dire d'un point de re- gistre à l'autre, est effectué par l'intermédiaire des commutateurs C1 et C2 commandés par une horloge de transfert 3 engendrant respectivement des impul- sions 1 et 62. Ces registres à décalage sont relativement encombrants et pour certaines applications, comme par exemple dans une matrice redondante d'un imageur, il est difficile d'implanter deux ou plusieurs points de registre à décalage dans le pas d'une ligne de com- mande des points élémentaires d'affichage, ce pas ayant généralement une largeur de 100 nm. L'invention a justement pour objet un pro- cédé d'adressage d'un imageur matriciel au moyen de registres à décalage simplifiés permettant de remé- dier à cet inconvénient. D'une façon plus précise, l'invention a pour objet un procédé d'adressage d'un imageur matri- ciel utilisant plusieurs points de registre à décala- ge, caractérisé en ce que, les points de registre étant constitués chacun de deux mémoires statiques Mi et Mi+l, i étant un entier allant de 1 à p si p est le nombre de lignes ou de colonnes de points élémentai- res d'affichage de l'imageur, on stocke dans la mé- moire Mi un premier signal "1", on transfère ce si- gnal "1" dans la mémoire Mi+. par l'intermédiaire d'un commutateur C1 ou C2 commandé par une horloge de transfert engendrant respectivement des impulsions 1 ou 02' ce transfert ayant lieu pendant que ledit premier signal est disponible en sortie de la mémoire Mi pour l'adressage d'une ligne ou d'une colonne de points élémentaires d'affichage de l'imageur, et on charge la mémoire Mi avec le signal "1" suivant, dit second signal, pendant que ledit premier signal est disponible en sortie de la mémoire Mi+ pour l'adres- sage d'une autre ligne ou colonne de points élémen- taires d'affichage de l'imageur. Ce procédé d'adressage permet de commander avec un seul point de registre deux lignes ou deux colonnes de points élémentaires d'affichage d'un ima- geur matriciel, ce qui permet de diviser par deux le nombre de mémoires constituant les registres à déca- lage et donc de diviser par deux l'encombrement de ces registres ainsi que leur durée de fonctionnement. Ceci est notamment dû à l'emploi de points de regis- tres constitués uniquement de mémoires statiques. Dans le cas d'adressage des lignes de points élémentaires d'affichage de l'imageur, le transfert du premier signal "1" de la mémoire Mi à la i mémoire Mi+, est réalisé de façon avantageuse pendant que ledit premier signal est transféré de la mémoire Mi, par l'intermédiaire d'un commutateur C3 ou C4 commandé par une horloge d'échantillonnage engen- drant respectivement des impulsions $1 ou,2' sur les lignes de commande servant à commander les points d'affichage élémentaires de la ligne i de l'imageur correspondante. De plus, le chargement de la mémoire Mi avec ledit second signal "1" est réalisé avanta- geusement pendant que ledit premier signal est trans- féré de la mémoire Mi+,, par l'intermédiaire du com- mutateur C3 ou C4 commandé par ladite horloge d'échantillonnage, sur les lignes de commande servant à commander les points d'affichage élémentaires de la ligne i+l de l'imageur correspondante. Dans le cas d'adressage des colonnes de points élémentaires d'affichage de l'imageur, le transfert du premier signal "1" de la mémoire Mi à la mémoire Mi+ est réalisé de préférence pendant que ledit premier signal est transféré directement de la mémoire Mi sur les lignes de commande servant à échantillonner le signal vidéo commandant les points élémentaires d'affichage de la colonne i de l'imageur correspondante. De plus, le chargement de la mémoire Mi avec ledit second signal "1" est réalisé de façon avantageuse pendant que ledit premier signal est transféré directement de la mémoire Mi+, sur les li- gnes de commande servant à échantillonner le signal vidéo commandant les points élémentaires d'affichage de la colonne i+l de l'imageur correspondante. Les avantages et caractéristiques de l'in- vention ressortiront mieux de la description qui va suivre, donnée en référence aux dessins annexés, dans lesquels: - la figure 1, déjà décrite, représente schématiquement un registre à décalage selon l'art antérieur, - la figure 2 représente schématiquement un registre à décalage "ligneu selon l'invention, et - la figure 3 représente un diagramme mon- trant les états des points de registre au cours du temps. Sur la figure 2, on a représenté un regis- tre à décalage permettant l'adressage des lignes de commande servant à commander les points d'affichage élémentaires des lignes d'un imageur matriciel. Après stockage d'une information ou d'un "1" dans la mémoire statique Mi, on effectue le déca- lage de cette information de la mémoire statique Mi à la mémoire statique Mi+1 d'un même point de registre par l'intermédiaire des commutateurs C1 ou C2 qui sont commandés respectivement par une horloge de transfert 3 engendrant des impulsions 01 ou 02. Pendant ce décalage de la mémoire Mi à la mémoire Mi+l, la mémoire Mi fournit pendant des pé- riodes d'échantillonnage jl ou 62 engendrées par une horloge d'échantillonnage 4 une impulsion "1" qui sert à commander, par l'intermédiaire des lignes de commande, les points élémentaires d'affichage de la ligne i correspondante de la matrice. Cette commande est réalisée par l'intermédiaire des commutateurs C3 ou C4 commandés par les impulsions d'échantillonnage 1 ou2 Pendant que l'on charge la mémoire Mi avec un second signal "1", la mémoire Mi+,, comme précé- demment avec la mémoire Mi, fournit pendant les pé- riodes d'échantillonnage g ou 2 l'impulsion "1" précédemment transférée dans cette mémoire servant à commander les points élémentaires d'affichage de la ligne i+l correspondante de la matrice. Comme on le voit sur la figure 3, à chaque instant, il y a deux mémoires Mi, Mi+ à "1" et une seule de ces mémoires est utilisée pour le transfert de l'information dans les points élémentaires d'affi- chage de la ligne i ou i+l de l'imageur grâce aux impulsions d'échantillonnage de sortie!1 ou 02* Ce procédé d'adressage permet donc bien de commander deux lignes de points élémentaires d'affi- chage avec un même point de registre ligne, constitué de deux mémoires statiques. Pour le registre "colonne", le schéma du registre "ligne" de la figure 2 peut être utilisé, mais dans ce cas l'échantillonnage de sortie n'est pas nécessaire. Comme pour le registre "ligne", le décalage de l'information, c'est-àdire d'un signal "1", de la mémoire statique Mi à la mémoire statique Mi+ 1 d'un même point de registre est réalisé par l'intermédiai- re des commutateurs C1 ou C2 commandés par l'horloge de transfert 3. Pendant ce décalage, la mémoire Mi fournit directement un signal "1" aux lignes de commande de l'imageur servant à échantillonner le signal vidéo commandant les points élémentaires d'affichage de la colonne i correspondante de la matrice. Par ailleurs, pendant le chargement de la mémoire Mi avec un second signal "1", la mémoire Mi+, fournit directement le signal "1", précédemment transféré dans cette mémoire, aux lignes de commande de l'imageur servant à échantillonner le signal vidéo commandant les points élémentaires d'affichage de la colonne i+l correspondante de la matrice. Comme on l'a dit précédemment, l'échantil- lonnage de sortie n'est pas nécessaire pour le regis- tre 'colonne". En effet, le stockage de l'information 11" dans la mémoire Mi ou Mi+1 est effectué pendant les périodes de transfert 01 ou 02 engendrées par l'horloge de transfert 3. A la fin de cette période, les points élémentaires, d'affichage de la colonne i ou i+1 correspondante sont déconnectés; ces points élémentaires constitués en fait d'un condensateur, sont donc chargés par la dernière valeur du signal vidéo transmise avant la déconnexion. Ces points sont donc déconnectés, comme on le voit sur la figure 3, à une fréquence deux fois plus grande que la fréquence des impulsions d'horloge 1 ou 22. Ce procédé d'adressage permet donc bien de commander deux colonnes de points élémentaires d'af- fichage avec le même point de registre colonne, cons- titué de deux mémoires statiques. :2558979 REVENDICATIONS 1 Procédé d'adressage d'un imageur matri- ciel utilisant plusieurs points de registre à décala- ge, caractérisé en ce que, les points de registre étant constitués chacun de deux mémoires statiques Mi et Mi+l, i étant un entier allant de 1 à p si p est le nombre de lignes ou de colonnes de points élémentai- res d'affichage de l'imageur, on stocke dans la mé- moire Mi un premier signal "1", on transfère ce si- gnal "1" dans la mémoire Mi+. par l'intermédiaire d'un commutateur C1 ou C2 commandé par une horloge de transfert (3) engendrant respectivement des impul- sions 01 ou 02' ce transfert ayant lieu pendant que ledit premier signal est disponible en sortie de la mémoire Mi pour l'adressage d'une ligne ou d'une co- lonne de points élémentaires d'affichage de l'ima- geur, et on charge la mémoire Mi avec le signal "1" suivant, dit second signal, pendant que ledit premier signal est disponible en sortie de la mémoire Mi+1 pour l'adressage d'une autre ligne ou colonne de points élémentaires d'affichage de l'imageur. 2. Procédé d'adressage selon la revendica- tion 1, des lignes de points élémentaires d'affichage de l'imageur, caractérisé en ce que le transfert du premier signal "1" de la mémoire Mi à la mémoire Mi+.1 est réalisé pendant que ledit premier signal est transféré de la mémoire Mi, par l'intermédiaire d'un commutateur C3 ou C4 commandé par une horloge d'échantillonnage (4) engendrant respectivement des impulsions O* ou 2, sur les lignes de commande ser- vant à commander les points d'affichage élémentaires de la ligne i de l'imageur correspondante, et en ce que le chargement de la mémoire Mi avec ledit second signal "1" est réalisé pendant que ledit premier si- gnal est transféré de la mémoire Mi+,, par l'intermé- diaire du commutateur C3 ou C4 commandé par ladite horloge d'échantillonnage, sur les lignes de commande servant à commander les points d'affichage élémentai- res de la ligne i+l de l'imageur correspondante. -3. Procédé d'adressage selon la revendica- tion 1 des colonnes de points élémentaires d'afficha- ge de l'imageur, caractérisé en ce que le transfert du premier signal "1" de la mémoire Mi à la mémoire Mi+, est réalisé pendant que ledit premier signal est transféré directement de la mémoire Mi sur les lignes de commande servant à échantillonner le signal vidéo commandant les points élémentaires d'affichage de la colonne i de l'imageur correspondante, et en ce que le chargement de la mémoire Mi avec ledit second si- gnal "1" est réalisé pendant que ledit premier signal est transféré directement de la mémoire Mi+l sur les lignes de commande servant à échantillonner le signal vidéo commandant les points élémentaires d'affichage de la colonne i+l de l'imageur correspondante.