Brevet FR2559970A2 — publié le 19850823

FR 2559970 A2 19850823 FR 8402667 A 19840222 SYNTHETISEUR DE FEQUENCE QUATERNAIRE. Dans le brevet principal, on a décrit un dispositif de synthèse itérative de fréquence dont l'élément de base est une "quaternade", c'est-à-dire un organe d'insertion d'un incrément local de fréquence comportant une fréquence variable prenant dans un ordre quelconque l'une parmi quatre valeurs en progression arithmétique. Pour réaliser un synthétiseur "quaternaire", c'est-à-dire fournissant la fréquence à synthétiser par génération, dans ses différents étages successifs, des chiffres significa- tifs du nombre qui exprime cette fréquence dans le système de numération de base 4, il suffit alors de faire comporter à chaque étage un mélangeur effectuant un battement entre la fréquence issue de l'étage précédent et une fréquence locale variable incrémentée par les quatre valeurs en progression arithmétique susvisées. Si le mélange est additif, la fréquence locale doit compor- ter une partie fixe triple de celle de la fréquence d'entrée de l'étage. Si le mélange est soustractif, la fréquence locale doit comporter une partie fixe quintuple de celle de la fréquence d'entrée de l'étage. -2 - Il suffit dans les deux cas de diviser par 4 la fréquence issue du mélangeur pour ramener sa partie fixe à la même valeur à la sortie des différents étages. Suivant une particularité importante du brevet principal, la génération des quatre valeurs de fréquence en progression arithmétique est effectuée à partir d'une fréquence étalon unique, en procédant à des divisions par des taux fixes pouvant prendre au moins deux valeurs différentes en fonc- tion du code qui programme le synthétiseur et à des sélec- tions d'harmoniques des fréquences résultant de ces divi- sions. Dans le mode d'exécution décrit au brevet principal, on effectue en série deux telles divisions, la première avec deux valeurs du taux et la seconde avec quatre valeurs. Un premier but de l'addition est de simplifier les filtrages d'harmoniques. Ce résultat est obtenu en effectuant deux divisions en parallèle, chacune avec deux valeurs du taux et en mélangeant les deux fréquences ainsi obtenues, qui peuvent prendre chacune deux valeurs. Un second but de l'addition est de supprimer la nécessité d'engendrer des harmoniques, donc d'utiliser un multiplica- teur. Ce résultat est obtenu en effectuant deux divisions en parallèle, chacune avec deux valeurs du taux, à partir de deux fréquences étalons distinctes. L'élément de base a été utilisé, dans les modes d'exécution décrits au brevet principal, pour réaliser un synthétiseur quaternaire. L'addition propose de l'utiliser pour réaliser un synthéti- seur décimal. - 3 - A cet effet, suivant une autre particularité de l'addition, chaque décade du synthétiseur est constituée par deux éléments en cascade dont le premier comporte un mélangeur qui effectue un battement entre la fréquence issue de la décade précédente et une fréquence locale prenant en fonction du code de programmation des valeurs prises dans un premier ensemble de quatre valeurs en progression arithméti- que, ledit mélangeur étant suivi d'un diviseur par deux, et dont le second comporte un mélangeur qui effectue un=batte- ment entre la fréquence issue du premier élément et une fréquence locale prenant, en fonction du code de programma- tion, des valeurs prises dans un second ensemble que quatre valeurs en progression arithmétique, suivi d'un diviseur par cinq, et des moyens étant prévus pour sélectionner, à partir des 16 codes de programmation qui définissent toutes les combinaisons possibles des deux ensembles de quatre valeurs, les 10 codes qui déterminent la génération de dix fréquences de sortie en progression arithmétique avec un pas égal au dixième de l'incrément total de la décade. Suivant un mode d'exécution préféré, les quatre valeurs de taux possibles des diviseurs que comporte chaque décade sont programmées à partir de dix codes sélectionnés dans leurs seize codes de programmation possibles en convertissant ces derniers du code 1-2-4-8 en un code 1-2-2-4. Dans une forme d'exécution particulièrement simple, les deux ensembles de valeurs sont identiques, la première de ces valeurs étant triple de la partie fixe de la fréquence issue des étages précédents. D'autres particularités, ainsi que les avantages de l'inven- tion, apparaîtront clairement à la lumière de la description ci-après. - 4 - Au dessin annexé: La figure 1 est le schéma d'un générateur quaternaire de base destiné à la réalisation d'une décade de synthétiseur conforme à une première forme d'exécu- tion préféré de l'invention; La figure 2 représente ladite décade; La figure 3 représente une "quaternade" conforme à un autre mode d'exécution; La figure 4 représente un circuit logique de conver- sion de code utilisé avec la quaternade de la figure 3, et La figure 5 illustre un exemple de réalisation d'un synthétiseur quaternaire utilisant une telle quater- nade. A la figure 1, on a représenté la génération d'une fréquence susceptible de prendre l'une quelconque parmi 4 valeurs en progression arithmétique 24A, 25A, 26A et 27A, en fonction des taux de divisions variables programmés de deux divi- seurs D1 et D3 alimentés par une fréquence étalon de 24A. Dans un tel montage, A est le plus petit incrément de fréquence que pourra engendrer un synthétiseur constitué à partir de l'élément de base représenté. -. La division de 24A par 2 ou par 3 dans D1 donne les valeurs 12A et SA, divisées par 2 dans un diviseur fixe D2 pour donner 6A ou 4A. Cette première fréquence 6A ou 4A est filtrée par le filtre passe-bande FL1 et appliquée à un mélangeur Me. Une deuxième fréquence, également appliquée à Me après filtrage par FL2, prend les valeurs 20A ou 21A obtenues par - 5 - division de 24A par 3 ou par 4, par division du résultat par 2 dans un diviseur fixe D4 et par formation de l'harmonique de la fréquence 4A et de l'harmonique 7 de la fréquence 3A dans un multiplicateur Mu. On notera que, dans la solution qui vient d'être décrite, les problèmes de filtrage sont très simples à résoudre, du fait que les fréquences à éliminer sont éloignées de la bande passante nécessaire du filtre FL3. Une première et une seconde fréquences prenant l'ensemble de valeurs 24A25A-26A-27A sont respectivement appliquées au mélangeur M1 d'un premier élément constitutif de la décade représentée à la figure 2 et au mélangeur M2 d'un second élément en série avec le premier. Il doit être bien compris que deux générateurs quaternaires tels que celui représenté à la figure 1 sont nécessaires, car si les deux ensembles sont identiques, les valeurs sélectionnées par le programme du synthétiseur pour la synthèse d'une fréquence déterminée quelconque ne le seront pas. La décade figurée étant supposée occuper au rang i quelcon- que dans le synthétiseur, sa fréquence d'entrée comprend une porteuse Fo prise ici égale à 8A à titre d'exemple et un incrément Li. Le battement additif avec les fréquences 24A à 27A, filtré par FL3, donne des fréquences (32A à 35A) + Ai que la division par 2 dans D5 ramène à (16A + 17,5A) + Ai/2. Le battement entre cette fréquence et la fréquence 24A à 27A dans M2, filtré par FL4, donne une fréquence (40A à 44,5A) + Li/2 qui, après division par 5 dans D6, donne (8A à 8,9A) + Ai/10. Le tableau ci-dessous montre l'ensemble des fréquences de sortie Fs (en ne tenant pas compte du terme Li/10) pour les différentes valeurs possibles des fréquences F1 et F2 respectivement appliquées à Ml et M2 à partir des généra- teurs quaternaires: -6- F1: F2: Fs: N : 1-2-4-8: 1-2-2-4 24: 24: 8: 0: : 24: 8,1: 1 X: X 26: 24: 8,2: 2: X: X 27: 24: 8,3: 3: X X: XX 24: 26: 8,4: 4: X: X : 26: 8,5: 5: X X: X X 26: 26: 8,6: 6: X X: X X 27: 26: 8,7 À 7:X X X: X X X 26: 27: 8,8: 8: X: X X X 27: 27: 8,9: 9: X X: X X X X 24: 25: 8,2: 10: X X: : 25: 8,3: 11: X X X: 26: 25: 8,4: 12: XX: 27: 25: 8,5: 13: X X X: 24: 27: 8,6: 14: X X X: : 27: 8,7: 15: X X X X: On a représenté au tableau les numéros, allant de 0 à 15, des seize combinaisons possibles des codes de programmation des diviseurs desdits générateurs et la traduction de ces numéros en code BCD 1-2-4-8 et en code 1-2-2-4. Comme l'ordinateur de programmation du synthétiseur qui calcule les codes pour chaque valeur désirée de Fs, fournit lesdits codes en BCD, il suffit de les convertir en code 1- 2-4-2 pour éliminer les six combinaisons redondantes. Un circuit convertisseur, composé de deux portes OU, est illus- tré à la figure 4. La wquaternade" illustrée par la figure 3 utilise deux fréquences étalons, 33,6A et 32A dans l'exemple décrit, qui sont respectivement divisées par 6 ou 7 et par 5 ou 8 dans les diviseurs D7 et D8 pour donner, après filtrage dans FL5, quatre valeurs 4A; 4,8A; 5,6A et 6,4A. 7- Des diodes dl et d2 permettent la transmission du signal de celui des deux diviseurs qui est actif pour un code consideré. Le filtre FL5 n'a ici d'autre fonction que d'éliminer les harmoniques parasites engendrés par les diviseurs D7 et D8. A titre d'exemple d'application d'une telle "quaternade", on a représenté, à la figure 5, un synthétiseur 94,8 à 98,8 MHz comprenant quatre quaternades identiques Q1, Q2 à Q4 et Q5, dont le générateur de quatre valeurs de fréquence en pro- gression arithmétique est identique à celui de la figure 3 et une quaternade de sortie Q5 qui se distingue des précé- dentes par l'absence du diviseur D9. On utilise trois fréquences étalons à savoir: 32 MHz et 33,6 MHz, qui sont appliquées aux diviseurs D7 et D8 de chaque quaternade et 67,1 MHz. Cette dernière est, d'une part, appliquée à un mélangeur M3 qui reçoit aussi la fréquence de sortie de FL5 (prenant les valeurs 4, 4,8, 56 et 6, 4 MHz comme expliqué plus haut), d'autre part, à un mélangeur M5 qui reçoit par ailleurs une fréquence de 4 MHz obtenue par division de la fréquence 32 MHz dans un diviseur D10. Le battement additif 71,1 MHz est filtré dans FL8, puis divisé par trois dans un diviseur Dll pour donner une fré- quence de 23,7 MHz. Cette dernière fréquence est, après filtrage dans FL6, mélangée dans M4 au battement addition dans M3, filtré dans FL8, entre la fréquence issue de FL5 et la fréquence étalon de 67,1 MHz. La fréquence issue de M4 est, après filtrage dans FL7, divisée par 4 dans D9 et appliquée à la quaternade suivante. On obtient ainsi les quatre valeurs 94,8 MHz; 95,6 MHz; 96,4 MHz et 97,2 MHz qui, après division par 4, donnent 23,7; 23,9; 24,1 et 24,3 MHz. Dans la deuxième quaternade Q2 on obtient, pour chacune des fréquences 23, 7; 23,9; 24,1 et 24,3 MHz ci-dessus, quatre - 8 - fréquences dont, pour celles qui correspondent à 24,3 MHz, la dernière (24,9 MHz) sera d'ailleurs éliminée par FL6. De même, pour chacune des 15 fréquences de sortie de Q2, on obtiendra, à la sortie de Q3, quatre fréquences dont celles qui dépassent 24,7 MHz seront éliminées par FL6. En défini- tive, comme la dernière quaternade Q5 ne comporte pas de diviseur D9 par 4, on obtient à sa sortie, des fréquences variant de 94,8 à 98,8 MHz. Il va de soi que les montages décrits et illustrés pourront faire l'objet de variantes, sans s'écarter de l'esprit de l'invention. -9- Revendications de brevet 1. Synthétiseur de fréquence conforme à la revendica- tion 1 du brevet principal, caractérisé en ce que les quatre fréquences en progression arithmétique sont engendrées à partir d'une fréquence étalon unique en effectuant deux divisions de fréquence en parallè- le, chacune (D1 et D3) avec deux valeurs programmées du taux de division et en mélangeant (Me) les deux fréquences ainsi obtenues. 2. Synthétiseur de fréquence conforme à la revendica- tion 1 du brevet principal, caractérisé en ce que les quatre fréquences en progression arithmétique sont engendrées, à partir de deux fréquences étalon, en effectuant deux divisions de fréquence (D7, respectivement D8) en parallèle, chacune avec deux valeurs programmées du taux de division. 3. Synthétiseur de fréquence décimal selon la reven- dication 1 ou 2, caractérisé en ce que chacune de ses décades est constituée par deux éléments en cascade, dont le premier comporte un mélangeur (Ml) qui effectue un battement entre la fréquence issue de la décade précédente et une fréquence locale pre- nant, en fonction du code de programmation, des valeurs prises dans un premier ensemble de quatre valeurs en pro- gression arithmétique, ledit mélangeur étant suivi d'un diviseur par deux (D5), et dont le second comporte un mélan- geur (M2) qui effectue un battement entre la fréquence issue du premier élément et une fréquence locale prenant, en fonc- tion du code de programmation, des valeurs prises dans un second ensemble que quatre valeurs en progression arithméti- que, suivi d'un diviseur par cinq (D6), et des moyens (figure 4) étant prévus pour sélectionner, à partir des 16 codes de programmation qui définissent toutes les combinai- sons possibles des deux ensembles de quatre valeurs, les 10 codes qui déterminent la génération de dix fréquences de - 10 - sortie en progression arithmétique avec un pas égal au dixième de l'incrément total de la décade. 4. Synthétiseur de fréquence décimal selon la reven- dication 3, caractérisé en ce que les quatre valeurs de taux possibles des diviseurs que comporte chaque décade sont programmées à partir de dix codes sélectionnés dans leurs seize codes de programmation possibles en convertissant ces derniers du code 1-2-4-8 en un code 1-2-2-4. 5. Synthétiseur de fréquence décimal selon la reven- dication 3 ou 4, caractérisé en ce que les deux ensembles de valeurs sont identiques, la première de ces valeurs étant triple de la partie fixe de la fréquence issue des étages précédents.