Brevet FR2552246A1 — publié le 19850322

PROCEDE ET DISPOSITIF DE RECOUVREMENT DE MEMOIRE La présente invention concerne le contrale de systèmes commandés par processeur Elle concerne en particulier un dispositif destiné à contrôler ces systèmes en utilisant une technique de recouvrement de mémoire. Les microprocesseurs et les dispositifs semblables à programmes mémorisés sont largement utilisés pour commander des systèmes de différents types Afin d'exécuter des contrôles dans les circuits de systèmes commandés par processeur, il est généralement souhaitable que 10 le dispositif de contrôle détecte les fonctionnements des différents composants du système contrôlé non seulement sous la commande normale du processeur mais également sous la commande du système de contrôle. Une manière de remplacer le programme normalement 15 exécuté par le processeur par un programme de contrôle est de prévoir un dispositif de commutation pour connecter le processeur à et le déconnecter des composants commandés par le processeur Bien que des dispositions de ce type puissent être satisfaisantes dans certaines circonstances, il n'est pas du tout commode dans d'autres circonstances de déconnecter le microprocesseur des composants commandés par le microprocesseur De plus, la déconnexion du microprocesseur modifie l'environnement du dispositif contrôlé, et certains défauts qui ne sont: apparents que lorsque le processeur est connecté aux dispositifs commandés par le processeur ne sont pas détectés. En outre, il existe des limites à la vitesse à laquelle le processeur peut être connecté au et déconnecté du circuit Une vitesse trop faible peut rendre la procédure de 30 contrôle intolérablement longue et, de fait, elle peut rendre impossible le contrôle du système à la vitesse à laquelle il est destiné à fonctionner. En raison de ces inconvénients, on utilise souvent un autre type de système de contrôle Dans les systèmes de ce type, le processeur reste dans le circuit,mais le système de contrôle comprend des connexions qui lui permettent de remplacer l'instruction que le microprocesseur essaie de lire dans sa mémoire de programme par ses pro5 pres instructions Cette approche générale est désignée sous le nom de "recouvrement de mémoire". Un avantage de la technique de recouvrement de mémoire est qu'il est généralement possible de remplacer la mémoire du dispositif contrôlé par la mémoire du sys10 tème de contrôle à une vitesse supérieure à celle à laquelle une connexion et une déconnexion complètes du processeur peuvent être réalisées Une manière typique d'utiliser la technique de recouvrement de mémoire implique la détection de commandes provenant du processeur qui com15 mandent à la mémoire de placer une instruction sur des lignes de données d'un bus reliant la mémoire au processeur Quand ces commandes sont détectées, le système de contrôle commande les lignes de données avec un courant suffisant pour s'opposer à ces signaux d'instruction et pour les remplacer par des signaux provenant de la mémoire du système de contrôle Cette technique entraîne une dissipation d'énergie instantanée très importante car les tensions voulues pour le remplacement de signaux doivent etre appliquées aux impédances faibles de sortie des circuits d'excitation de bus de mémoire Puisque n'importe quel signal de surexcitation individuel n'est présent que pendant un très court intervalle de temps, aucun signal de surexcitation unique n'entraîne une dissipation suffisante pour détériorer le circuit Mais quand ces si30 gnaux sont appliqués de façon répétitive, il peut en résulter une dissipation d'énergie moyenne importante Pour éviter les contraintes thermiques résultantes,on est obligé,dans la conception du système de contrôle, d'éviter une répétition trop fréquente de signaux de surexcitation. 35 Cela peut être une restriction indésirable. En outre, bien que cette technique présente des :3 avantages importants en ce qui concerne la vitesse de déconnexion complète du processeur des dispositifs commandés par le processeur, l'utilisation de courants élevés limite encore la vitesse à une certaine grandeur. Le système de contrôle exige typiquement non seulement le remplacement de certaines des instructions courantes sur les lignes de données par ses instructions mais également la détection des contenus des lignes de données quand il permet au processeur, à la mémoire, ou à un cer10 tain autre composant commandé par le processeur du système contrôlé de placer des données sur les lignes de données La commutation du mode de surexcitation à l'impédance élevée nécessaire pour le mode de détection introduit des retards qui augmentent en durée avec les aug15 mentations du courant qui sont nécessaires pour une surexcitation. Un but de la présente invention est d'améliorer la technique de recouvrement de mémoire en réduisant la dissipation d'énergie et en permettant une vitesse de 20 contrôle supérieure. Le but ci-dessus et d'autres sont atteints dans un système de contrôle à recouvrement de mémoire qui évite la nécessité de surexciter les lignes de données sur lesquelles les instructions de processeur sont émises. Ce système obtient ce résultat en ne surexcitant que les lignes contenant des signaux de commande qui commandent la mémoire ou un autre dispositif commandé par processeur pour transmettre des instructions ou d'autres données au processeur Spécifiquement, le système de contrôle de la 30 présente invention détecte quand le processeur du système contrôlé-essaie de lire une instruction dans un emplacement de mémoire pour lequel le système de contrôle doit opérer un remplacement Dans cet essai, le processeur envoie l'adresse de l'emplacement de mémoire par les lignes 35 d'adresse du bus de processeur et il envoie des signaux de commande qui indiquent que le module de mémoire doit placer le contenu de cet emplacement de mémoire sur les lignes de données de bus. Cependant, le système de contrôle de la présente invention surexcite uneou plusieurs des lignes par les5 quelles le processeur essaie d'envoyer la commande de transmission de sorte que la mémoire du système contrôlé ne reçoit aucune commande pour placer des instructions sur le bus de données La mémoire présente ainsi des impédances élevées aux lignes de données et n'exige donc pas de courants de surexcitation En conséquence, le système de contrôle ne doit exciter les lignes de données qu'au niveau de courant normalement nécessaire pour placer des signaux sur celles-ci. Il en résulte que, puisqu'une seule ou peu de li15 gnes de commande doivent être surexcitées par le système de contrôle, la dissipation d'énergie est une fraction de celle nécessaire pour surexciter toutes les lignes de données, et le remplacement d'instructions peut donc être réalisé plus fréquemment En outre, selon l'exemple de 20 réalisation préféré de la présente invention, il n'est pas nécessaire de commuter le système de contrôle entre un mode de surexcitation et un mode de détection, la détection et la surexcitation étant réalisées simultanément Le désavantage sur la vitesse qui est autrement 25 présent par une surexcitation est ainsi évité. D'autres caractéristiques et avantages de la présente invention seront mis en évidence dans la description suivante, donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels: La figure est un schéma fonctionnel généralisé d'un système commandé par microprocesseur et du système de contrôle à recouvrement de mémoire de la présente invention; La figure 2 est une représentation schématique d'un 35 circuit servant à détecter des signaux de données de direction et à surexciter les lignes de bus acheminant ces signaux et La figure 3 est un diagramme de signaux représentant la relation existant entre les signaux à différents points du circuit de la Figure 2. La Figure 1 représente de façon schématique un système commandé par microprocesseur 10 typique Un circuit de commande sous la forme d'un microprocesseur 12 dialogue au moyen de signaux placés sur un bus 14 Pour les besoins de la présente invention, on considèrera que 10 le bus comprend les lignes 16 menant du microprocesseur à un circuit tampon 18 ainsi que des lignes 20 menant du circuit tampon 18 à des dispositifs avec lesquels le microprocesseur dialogue Ce type de disposition de bus n'est pas universel, mais il est un modèle commode grâce 15 auquel on peut expliquer les principes de la présente invention En particulier, bien qu'un bus assure normalement une communication avec plus d'un dispositif, les principes de la présente invention sont également applicables quand un seul dispositif commandé par processeur 20 est connecté au bus. Le bus 14 représenté comporte des lignes d'adresse 22, des lignes de données 24, et une seule ligne de commande de direction 26 L'homme de l'art remarquera que cette disposition n'est pas non plus universelle De 25 fait, des systèmes commandés par processeur comportent typiquement plus d'une ligne de commande Pour simplifier l'explication, on n'a représenté dans le présent exemple qu'une seule ligne acheminant des signaux de données de direction, mais cette ligne sert d'exemple des lignes qui 30 acheminent normalement des signaux de commandes qui commandent que des données soient écrites ou lues. De plus, tous les systèmes n'envoient pas différents types de signaux sur des lignes séparées; les mêmes lignes dans certains systèmes acheminent à un moment 35 des signaux d'adresse, à un autre moment des signaux de données, et encore à un autre moment des signaux de com- mande Il est donc évident que les enseignements de la présente invention peuvent être également appliqués à ces systèmes. Le système contrôlé 10 est représenté avec la mé5 moire 28 indiquée par un seul bloc Un système typique peut comporter une mémoire morte contenant ses instructions de programme et une mémoire vive pour la mémorisation d'autres types de données D'autres types de systèmes peuvent mémoriser à la fois des instructions et des 10 données dans la même mémoire Pour les besoins de l'explication qui suit, la mémoire 28 contient, quelle que Soit cette mémoire, les instructions de programme du système commandé par microprocesseur 10. Les blocs 30 et 31 de la Figure 1 représentent d'autres dispositifs commandés par processeur Leurs identités dépendent surtout du type de système 10 qui est contrôlé Par exemple, les dispositifs 30 et 31 peuvent être des dispositifs d'excitation par solénoide, des détecteurs ou capteurs, des dispositifs de commande de mo20 teur pas-à-pas, ou d'autres composants que le microprocesseur 12 doit commander Ces dispositifs sont connectés au même bus 14 que la mémoire de programme 28, mais cette disposition n'est pas nécessaire pour appliquer les enseignements de la présente invention. Selon la présente invention, on prévoit un dispositif de controle 32 Il est représenté sur la Figure 1 comme communiquant avec les dispositifs commandés par processeur 30 et 31 par des lignes 34, qui représentent les fonctions de contrôle exécutées par le microproces30 seur 12 Le dispositif de contrôle 32 comprend un circuit de commande 36 qui exécute typiquement son propre groupe d'instructions mémorisées En plus de ces instructions, il existe des instructions de substitution mémorisées dans le dispositif de controle 32 Pendant une pro35 cédure de contrôle, le microprocesseur 12 exécute ces instructions de substitution au lieu des instructions de la mémoire 28 Ces instructions de substitution sont mémorisées dans une mémoire de substitution 38 qui communique avec les lignes de données 24 du bus 14 Le système de commande proprement dit peut également communi5 quer avec le bus 14, comme il est indiqué par des lignes 42 et 44 qui constituent un chemin entre le circuit de commande 36 et respectivement les lignes d'adresse et de données 22 et 24. Typiquement, la mémoire 38 est "translatable": elle comprend un circuit d'établissement de correspondance de mémoire qui met en correspondance les adresses virtuelles placées sur les lignes d'adresse 22 avec différentes adresses physiques de la mémoire 38 Le circuit de commande 36 peut changer cette correspondance ainsi que le 15 contenu de la mémoire 28, comme l'indiquent les lignes 46 Ainsi, le circuit de contrôle 32 peut remplacer le contenu d'un dispositif commandé par processeur à n'importe quelle adresse par le contenu de sa mémoire De préférence, cependant, seule une petite partie de l'es20 pace d'adressesdu microprocesseur 12 est effectivement occupée par la mémoire 38 à tout moment donné De cette manière, les parties restantes de la mémoire 38 peuvent etre contrôlées. Selon la présente invention, on prévoit un circuit 25 détecteur de lecture et de recouvrement d'écriture 48. Comme on le décrira plus en détail en relation avec les Figures 2 et 3, le circuit de commande de système de contrôle 36 transmet des signaux au circuit 48 par une ligne 52 pour indiquer que les signaux d'adresse sur les lignes de bus 22 désignent un emplacement dans la mémoire 28 pour lequel le dispositif de contrôle 32 doit substituer des données de la mémoire de substitution 38 En réponse, le circuit détecteur de lecture et de recouvrement d'écriture 48, qui est connecté à une ligne 50 par une li35 gne 56, détecte les essais faits par le microprocesseur 12 pour placer un signal de lecture sur la ligne 50. Quand le microprocesseur fait cet essai, le circuit 48 surexcite le circuit de microprocesseur 12 qui excite la ligne 50, et il fait ainsi en sorte qu'un signal d'écriture soit présent sur la ligne 50 plut 6 t qu'un si5 gnal de lecture. Le circuit 48 est connecté à la ligne de commande plutôt qu'au prolongement 26 de cette ligne Cela est du au fait que l'impédance de sortie des circuits d'excitation du microprocesseur est supérieure à celle des cir10 cuits tampons 18 Ainsi, l'énergie nécessaire pour surexciter la ligne de commande 50 est inférieure à celle nécessaire pour surexciter la ligne 26 Ce n'est pas une caractéristique nécessaire de la présente invention évidemment; le circuit 48 pourrait etre connecté à la ligne 15 26, mais la dissipation d'énergie serait supérieure. Le circuit 48 envoie également un signal par une ligne 60 au circuit de commande 36 pour indiquer que l'essai de lecture a été fait En réponse, le circuit de commande 36 envoie les signaux d'adresse des lignes d'a20 dresse 22 du bus à la mémoire de substitution 38 et il envoie un signal de lecture à la mémoire de substitution 38 pour que celle-ci place une instruction de l'emplacement de mémoire adressé sur les lignes de données 24 Le microprocesseur 12 extrait ainsi une instruction de la mémoire de substitution 38 plutot que de sa propre mémoire 28, et cette substitution est réalisée sans surexciter les lignes de données 24 I 1 n'est pas nécessaire de surexciter ces lignes car le circuit détecteur de lecture et de recouvrement d'écriture 48 a forcé la ligne 50, et 30 ainsi la ligne 26, pour indiquer une écriture en mémoire plut 6 t qu'une lecture de mémoire, et la mémoire 28 du dispositif contrôlé n'essaie donc pas de placer ses propres instructions sur les lignes de données 24. Si la mémoire contenant des instructions 28 est 35 une mémoire vive plutôt qu'une mémoire morte, le résultat de la substitution d'instruction est que l'instruc- tion de la mémoire de substitution 38 est placée dans la mémoire principale 28 Ce résultat n'est généralement pas voulu, mais il ne présente pas une difficulté insurmontable; puisque le système de contr&le 32 a la comman5 de du dispositif contralé 10, il peut facilement replacer l'instruction appropriée dans l'emplacement modifié de la mémoire principale 28 Cependant, dans la plupart des cas, le problème ne se pose pas, car la mémoire 28 contenant les instructions que le dispositif contrôlé 10 exécute est typiquement une mémoire morte. La Figure 2 représente le circuit détecteur de lecture et de recouvrement d'écriture plus en détail La Figure 2 comprend la ligne 56 de la Figure 1 qui mène à la ligne de commande 50 de la Figure 1 La Figure 2 re15 présente également les lignes 52 et 60 par lesquelles le circuit détecteur de lecture et de recouvrement d'écriture 48 dialogue avec le circuit de commande 36. La ligne 52 est connectée à la base d'un transistor npn Q 1 Pour faciliter l'explication, on a représen20 té explicitement sur la Figure 2 l'impédance de sortie RS de la partie du circuit de commande 36 qui excite la ligne 56 L'émetteur du transistor Q 1 est connecté à la ligne 56 Le collecteur du transistor Q 1 est connecté à la fois à la base d'un transistor pnp Q 2 et à une source 25 de tension de cinq volts par l'intermédiaire d'une résistance de charge RI L'émetteur du transistor Q 2 est connecté directement à la source de cinq volts, et son collecteur est connecté à la masse par l'intermédiaire d'une autre résistance de charge R 2 Le collecteur du transis30 tor Q 2 est également connecté à la ligne 60 pour envoyer des signaux au circuit de commande 36. On va décrire le fonctionnement du circuit de la Figure 2 en relation avec le diagramme de la Figure 3. La ligne 52 indique si l'adresse désignée par les signaux 35 sur les lignes de bus 22 est occupée par un emplacement de la mémoire de substitution 38 Puisque la mémoire de substitution 38 n'occupe qu'unepetite partie de l'espace mémoire du microprocesseur 12, les signaux sur les lignes de bus 22 n'indiquent pas souvent cette adresse. Dans ces conditions, le circuit de commande 32 place un signal de zéro volt sur la ligne 52, ce qui maintient le transistor Q 1 à l'état bloqué Il en résulte un courant négligeable dans l'émetteur du transistor Q 1, et le circuit 48 n'affecte donc pas le signal de donnée de direction sur la ligne de commande 50 De plus, puisque le transistor Q 1 est bloqué, le signal haut résultant sur le collecteur du transistor Q 1 fait passer le transistor Q 2 à l'état bloqué de sorte qu'un signal de zéro volt est présent sur la ligne 60 Un signal de niveau haut sur la ligne 60 est nécessaire pour que la mémoire de substitu15 tion 38 place son contenu sur les lignes de données 24 du bus, et,ainsi, aucune substitution n'a lieu. Cette situation est indiquée en t 1 sur la Figure 3, o la ligne 56 est à zéro volt, ce qui indique que les signaux sur les lignes 22 ne spécifient pas une adresse 20 de la mémoire de substitution 38, et o la ligne 60 est à zéro volt, ce qui indique que la mémoire de substitution 38 ne doit pas placer son contenu sur le bus. Egalement en tl, la ligne 56 est indiquée sur la Figure 3 comme étant à un niveau de cinq volts, ce qui indique que le microprocesseur 12 est en train de commander l'acheminement de données du microprocesseur jusqu'à un dispositif commandé par le microprocesseur Comme le signal sur la ligne 52, ce niveau de tension agit pour maintenir le transistor Q 1 à l'état bloqué. En t 2 de la Figure 3, le microprocesseur 12 indique par un niveau bas' sur la ligne 56 que l'acheminement des données doit se faire d'un dispositif commandé par processeur jusqu'au microprocesseur 12 Néanmoins, le transistor Q 1 reste bloqué en t 2 car la ligne 52 reste 35 à zéro volt, ce qui indique que l'adresse indiquée par les signaux sur les lignes 22 du bus n'est pas occupée 1 l par un emplacement de la mémoire 38 Ainsi, le circuit 48 n'affecte pas le signal de donnée de direction sur la ligne de commande 50, et il n'envoie pas de signal haut sur la ligne 60 pour indiquer que la mémoire de substi5 tution 38 doit placer son contenu sur les lignes de données 24. Cependant, en t 3, le circuit de commande 36 a reconnu une adresse sur les lignes de bus 22 comme indiquant un emplacement de la mémoire de substitution 38. 10 En conséquence, il place un signal haut à la base du transistor Q 1 Quand le microprocesseur essaie d'exciter la ligne 50 à un niveau de zéro volt pour indiquer que la mémoire principale 28 doit placer des données sur les lignes de bus 24, il ne peut qu'exciter la ligne 50, et ain15 si l'émetteur du transistor Q 1, à un niveau assez bas pour rendre le transistor Q 1 conducteur Quand le transistor Q 1 est conducteur, le microprocesseur ne peut pas exciter la ligne 50 à un niveau suffisamment bas pour indiquer une lecture, et la ligne 50 reste donc dans la ré20 gion qui indique une écriture Par conséquent, la mémoire 28 ne place pas ses données sur les lignes de bus 24. Au lieu de cela, le transistor Q 1 étant conducteur, une chute de tension apparaît dans la résistance de charge Ri, ce qui rend le transistor Q 2 conducteur et place un si25 gnal haut sur la ligne 60 La mémoire de substitution 38 place ainsi le contenu de son emplacement adressé sur les lignes de données 24 Puisque la mémoire 28 ne conteste pas la possession des lignes de données 24 à la mémoire 38, ces lignes ne doivent être excitées qu'au niveau 30 d ' énergie normal, et non à un niveau d'énergie suffisant pour maîtriser le circuit de sortie de la mémoire principale 28 Ainsi, l'énergie nécessaire pour une substitution d'instruction est bien inférieure avec le circuit de la présente invention. En outre, les connexions 40 et 42 du circuit de contrôle 32 aux lignes de données de bus 24 ne sont uti- lisées que pour une détection et une excitation à courant normal; elles ne sont pas utilisées pour une surexcitation, aussi il n'est pas nécessaire de supporter les retards qui peuvent résulter du fait que le circuit de con5 tr&le doit être commuté entre une surexcitation et une détection Dans la disposition représentée, seule la ligne de commande 50 est surexcitée, et la seule détection nécessaire sur cette ligne de commande se produit comme une partie de l'opération de surexcitation; il n'y a pas 10 de commutation entre modes. Il est clair que la présente invention peut etre appliquée à une large variété de systèmes en plus du système représenté dans son ensemble dans les dessins Par exemple, comme on l'a mentionné plus haut, certains sys15 tèmes envoient des signaux de données, d'adresse et de commande le long des mêmes lignes, et il est clair que les enseignements de la présente invention peuvent être appliqués à ces systèmes si un retard approprié est prévu entre la reconnaissance d'adresse et la génération 20 d'un signal de reconnaissance d'adresse. De plus, le circuit de la Figure 2 est simplement donné à titre d'exemple, et la conception des circuits correspondants dans d'autres exemples de réalisation dépend en grande partie de l'architecture du sys25 tème Les signaux de données de direction peuvent avoir des polarités différentes de celles proposées dans l'exemple de réalisation représenté En outre, il peut être nécessaire de surexciter plus d'une ligne de commande pour changer l'indication de données de direction. On peut également appliquer la présente invention en surexcitant une ligne pour maitriser un signal autre qu'un signal de donnée de direction Par exemple, certains systèmes commandés par microprocesseur utilisent un protocole de bus dans lequel un signal de synchronisation autre que le signal de donnée de direction permet au dispositif commandé par processeur choisi d'émettre des données Dans ce système, on peut appliquer les enseignements de la présente invention sans surexciter les lignes de données de direction en surexcitant la ligne qui achemine le signal de synchronisation et en empechant ainsi le dispositif commandé par processeur d'émettre des données. D'autres modifications peuvent également être faites sans sortir du cadre de la présente invention telle que définie dans les revendications qui suivent Il est 10 donc évident que les avantages de la présente invention peuvent être appliqués à une large variété de systèmes de contr 6 le. REVENDICATIONS 1 Dispositif de contrôle pour contrôler un système commandé par processeur comprenant un processeur qui comporte un bus de processeur, le processeur étant agencé pour placer des signaux d'adresse sur le bus pour 5 indiquer des adresses dans son espace d'adresses et des signaux de commandes sur le bus pour que des données soient écrites dans ou lues à des adresses de l'espace d'adresses, le système commandé par processeur incluant également des dispositifs commandés par processeur dont cha10 cun occupe une adresse dans l'espace d'adresses de processeur, au moins un dispositif commandé par processeur pouvant être lu étant connecté pour placer des données sur le bus de processeur en réponse à la présence sur le bus de signaux d'adresse indiquant son adresse et de si15 gnaux de commandescommandant que des données soient lues à l'adresse d'espace d'adresses, ledit dispositif de contrôle comprenant un dispositif de substitution d'instruction caractérisé en ce qu'il comprend: A une mémoire de substitution ( 38) incluant au moins un emplacement de mémoire occupant une adresse dans l'espace d'adresses de processeur qui est également occupée par un dispositif commandé par processeur pouvant être lu, la mémoire de substitution étant connectée au bus de processeur ( 14) et pouvant fonctionner en lui ap25 pliquant des signaux de lecture pour placer sur le bus de processeur, en réponse à la présence sur le bus de signaux indiquant un emplacement de mémoire de substitution, le contenu de l'emplacement de mémoire de substitution indiqué par les signaux d'adresse sur le bus de proces30 seur; et B un circuit de reconnaissance d'adresse ( 48,36) connecté au bus pour détecter les signaux d'adresse sur celui-ci et pour déterminer si les signaux d'adresse indiquent un emplacement de mémoire de substitution, le 35 circuit de reconnaissance d'adresse étant connecté au bus de processeur et à la mémoire de substitution pour envoyer des signaux de lecture à la mémoire de substitution et pour s'opposer aux signaux de commandes provenant du processeur ( 12) de sorte qu'un dispositif comman5 dé par processeur ne reçoit pas de signaux de commandes commandant que des données soient lues dans celui-ci si les signaux d'adresse indiquent un emplacement de mémoire de substitution et que le processeur essaie de placer des signaux de commandes sur le bus commandant que des données soient lues, le processeur lisant ainsi des données dans la mémoire de substitution plutot que dans un dispositif commandé par processeur. 2 Dispositif selon la revendication 1, caractérisé en ce que: A ledit circuit de reconnaissance d'adresse( 48,36) détecte si le processeur ( 12) est en train d'essayer de placer des signaux de commandes sur le bus ( 14) commandant que des données soient lues dans le dispositif commandé par processeur; et B le circuit de reconnaissance d'adresse envoie des signaux de lecture à la mémoire de substitution ( 38) uniquement si le processeur essaie de placer des signaux de commandes sur le bus commandant que des données soient lues dans le dispositif commandé par processeur. 3 Dispositif selon la revendication 2, caractérisé en ce que: A le processeur ( 12) commande que des données soient lues en envoyant un signal de commande ayant un premier niveau de tension compris dans une région de ten30 sion de lecture qui indique que les données doivent être placées sur le bus par le dispositif commandé par processeur; B le processeur indique que des données doivent etre écrites en envoyant un signal de commande d'un se35 cond niveau de tension compris dans une région de tension d'écriture qui indique que des données sur le bus ( 14) doivent être lues par le dispositif commandé par processeur; et C le circuit de reconnaissance d'adresse( 48,36) tecte un essai de lecture de données dans un dispositif commandé par processeur en détectant un signal de commande dont le niveau de tension est compris entre le premier niveau de tension et le second niveau de tension mais qui est compris dans la région de tension d'écriture et, en réponse à celui-ci, il excite le bus pour que le 10 signal de commande reste dans la région de tension d'écriture quand les signaux d'adresse indiquent un emplacement de mémoire de substitution. 4 Procédé de contrôle d'un système commandé par processeur qui comprend un processeur comportant un bus de processeur, le processeur plaçant des signaux d'adresse sur le bus pour indiquer des adresses dans son espace d'adresses et des signaux de commandes sur le bus pour commander que des données soient écrites dans ou lues à des adresses d'espace d'adresses, le système commandé par processeur incluant également des dispositifs commandés par processeur dont chacun occupe une adresse dans l'espace d'adresses de processeur, au moins un dispositif commandé par processeur pouvant être lu étant connecté pour placer des données sur le bus de processeur en ré25 ponse à la présence sur le bus de signaux d'adresse indiquant son adresse et des signaux de commandes commandant que des données soient lues, ledit procédé consistant à: A détecter des signaux d'adresse sur le bus pour déterminer si les signaux d'adresse indique une adresse 30 prédéterminée pour laquelle une substitution d'instruction est voulue; B si les signaux d'adresse indiquent une adresse prédéterminée pour laquelle une substitution d'instruction est voulue et si le processeur essaie de placer des 35 signaux de commandes sur le bus commandant que des données soient lues, exciter le bus pour s'opposer aux signaux de commande provenant du processeur de sorte qu'un dispositif commandé par processeur ne reçoit pas de signaux de commandes commandant que des données soient lues dans ce dispositif; et C placer des signaux de données de substitution sur le bus si les signaux d'adresse indiquent une adresse prédéterminée pour laquelle une substitution d'instruction est voulue et si le processeur essaie de placer des signaux de commandes sur le bus commandant que des don10 nées soient lues, ce qui permet au processeur de lire les signaux de données de substitution plutôt que des signaux provenant d'un dispositif commandé par processeur. Procédé selon la revendication 3, caractérisé en ce que: A le procédé consiste en outre à détecter si le processeur est en train d'essayer de placer des signaux de commandes sur le bus commandant que des données soient lues; et B des signaux de données de substitution sont placés sur le bus uniquement si le processeur essaie de placer des signaux de commandes sur le bus commandant que des données soient lues. 6 Procédé pour contrôler un système comprenant un circuit de commande, un dispositif commandé, et un bus reliant le circuit de commande au dispositif commandé pour la transmission de signaux de commandes du circuit de commande au dispositif commandé et de signaux de données du dispositif commandé au circuit de commande, le circuit de commande envoyant des signaux de commandes au 30 dispositif commandé et le dispositif commandé répondant aux signaux de commandes pour envoyer des signaux de données par le bus au circuit de commande, caractérisé en ce qu'il consiste à: A détecter des essais faitspar le circuit de com35 mande pour commander au circuit commandé de placer des signaux de données sur le bus; et B répondre à au moins certains de ces essais en: (i) surexcitant le bus pour empêcher que des signaux de commandes fassent en sorte que le dispositif commandé place des signaux de données sur le bus, ce qui 5 empêche le dispositif commandé de placer des signaux de données sur le bus; et (ii) plaçant des signaux de données sur le bus au lieu des signaux provenant du dispositif commandé.