Brevet FR2559933A1 — publié le 19850823

Circuit de gestion mémoire pour visualisation sur écran La présente invention concerne la visualisation graphique ou alphanumérique à balayage par points de type télévision pour un système de traitement de l'information et plus particulièrement la gestion de la mémoire d'image renfermant la définition de chaque point de l'image susceptible d'être affichée en tout ou partie sur l'écran. La plupart des dispositifs de visualisation graphique existants utilisent un contrôleur d'écran formé d'un processeur spécialisé ou non engendrant le signal d'inscription de l'écran à partir de la lecture d'une mémoire d'image qu'il contrôle par adressage direct au moyen d'un mot binaire dont la valeur est fonction de la position du point ou du caractère en cours de balayage sur l'écran. Il en résulte un isomorphisme entre les positions de points ou de caractères de l'image susceptible d'entre affichée en tout ou partie et les emplacements de la mémoire d'image, isomorphisme qui conduit à une sous-utilisation chronique de la mémoire d'image car il est rare de saturer la totalité de la surface de l'image par des graphismes. La présente invention a pour but d'éviter, dans une large mesure, de réserver des emplacements dans la mémoire image pour des positions de points ou de caractères inutilìsées par des graphismes. Elle a pour objet un circuit de gestion mémoire s'intercalant entre une mémoire d'image et un contrôleur d'écran qui engendre un signal d'entretien d'affichage sur un écran au moyen d'un balayage par positions successives de points ou de caractères de l'image affichable en tout ou partie et d'une lecture simultanée, dans la mémoire d'image, de mots d'aspect définissant l'image en chaque position de point ou de caractère, et qui fournit à ladite mémoire d'image un mot d'adressage direct fonction de la position de point ou de caractère en cours de balayage.Ce circuit de gestion comporte une mémoire de transcodage d'adresses qui permet un adressage indirect partiellement indexé de la mémoire image par le contrôleur d'écran en substituant à un premier groupe de bits du mot d'adressage direct fourni par le contrôleur d'écran et utilisé pour son propre adressage, un deuxième groupe de bits qui, selon la valeur du premier groupe de bits, représente soit une base d'indexation pour l'adressage, par les bits restants du mot d'adressage délivré par le contrôleur d'écran, d'un bloc d'emplacements réservés dans la mémoire d'image aux mots d'aspect du seul ensemble des positions de points ou de caractères pour lequel le contrôleur d'écran délivre un mot d'adressage direct ayant un premier groupe de bits de la valeur considérée soit un pointeur d'inutilisation lorsque les positions de points ou de caractères dudit ensemble sont inutilisées par les graphismes de l'image. Ce circuit de gestion image permet un réarrangement quelconque de la mémoire image au niveau des ensembles de positions de points ou de caractères correspondant à une meme valeur du premier groupe de bits du mot d'adressage direct engendré par le contrôleur d'écran et l'adressage vers une même zone de mémoire éventuellement inexistante de ceux de ces ensembles de positions de points ou de caractères totalement inutilisés par les graphismes de l'image. Les ensembles de positions de points ou de caractères au niveau desquels s'effectue le réarrangement de la mémoire d'image ont tous la même importance et plus ils sont petits plus le coefficient d'utilisation de la mémoire d'image s'améliore. La diminution de l'importance de ces ensembles en augmente le nombre et il peut être avantageux dans le cadre d'un grand nombre de positions de points ou de caractères de gérer la mémoire de transcodage d'adresses comme la mémoire d'image. Le circuit de gestion comporte alors, en outre, une mémoire de prétranscodage d'adresses qui permet un adressage indirect partiellement indexé de la mémoire de transcodage d'adresses par le contrôleur d'écran en substituant à un sous-groupe du premier groupe de bits du mot d'adressage direct fourni par le contrôleur d'écran et utilisée pour son propre adressage, une collection de bits représentant pour chaque valeur dudit sous-groupe soit une base d'indexation pour l'adressage par les bits restants du premier groupe de bits du mot d'adressage direct fourni par le contrôleur d'un secteur regroupant dans la mémoire de transcodage d'adresses des emplacements réservés à des bases d'indexation d'affichage ou à des pointeurs d'inutilisation intéressant la seule réunion d'ensembles de positions de points ou de caractères pour laquelle le contrôleur d'écran délivre un mot d'adressage direct ayant un sous-groupe de bits de la valeur considérée soit un pointeur auxiliaire dtinutilisation lorsque les positions de points ou de caractères de ladite réunion d'ensembles sont totalement inutilisées par les graphismes de l'image. D'autres caractéristiques et avantages de l'invention apparaî- tront ci-après dans la description de modes de réalisation donnés à titre d'exemple en référence au dessin dans lequel : - la figure 1 est un schéma de principe illustrant l'art antérieur, - la figure 2 est un schéma de principe illustrant un mode de fonctionnement d'un circuit de gestion selon l'invention, - la figure 3 est un schéma de principe illustrant un autre mode de fonctionnement du circuit de gestion selon l'invention adapté à une mémoire d'image de capacité plus importante que dans le cas de la figure 2 - et la figure 4 est une représentation schématique d'un circuit de mise en oeuvre de l'invention. Dans la plupart des dispositifs de visualisation graphique connus, il y a un contrôleur d'écran qui inscrit une à une, par balayage de lignes, les positions de points de l'écran conformément à la valeur d'un mot d'aspect mis en mémoire, spécifique de chaque position de points. La valeur du mot d'aspect qui définit les caractéristiques graphiques (couleur, brillance ) d'une position de point est en général codée sur plusieurs bits et la mémoire d'image organisée en autant de plans superposés adressés parallèlement qu'il y a de bits dans le mot d'aspect. Pour abaisser la cadence de lecture de la mémoire d'image, le contrôleur d'écran lit plusieurs mots d'aspect à la fois, un registre à décalage assurant en sortie de la mémoire d'image la conversion parallèle série nécessaire à la restitution du synchronisme avec le balayage d'entretien de l'affichage. Pour ce faire les plans de la mémoire d'image sont organisés en mots de plusieurs bits correspondant chacun à une collection de plusieurs positions de point successives dans le balayage et le contrôleur d'écran engendre un mot d'adressage direct correspondant aux coordonnées, dans le balayage d'entretien d'affichage, de la collection de positions de points en cours de scrutation c'est-à-dire du rang X de ladite collection au sein d'une ligne de balayage de l'image susceptible d'entre affichée et de l'ordre Y dans le balayage de la ligne concernée. La figure 1 illustre l'organisation habituelle d'un plan de la mémoire d'image à laquelle conduit l'utilisation directe de l'adressage fourni par le contrôleur d'écran. Chaque plan 1 de la mémoire d'image recèlé un emplacement par position de point susceptible d'être affichée sur l'écran 2, est organisé en mots de plusieurs bits 3, quatre dans l'exemple retenu, correspondant chacun, comme le rappelle la flèche 4 à une collection particulière 5 de quatre positions successives de points de l'écran 2 et est adressé directement au niveau de chaque mot par le mot d'adressage XY du contrôleur d'écran. Cette organisation de la mémoire d'image aboutit à une sousutilisation de l'espace mémoire puisque chaque position de point de l'image susceptible d'être affichée en tout ou partie doit avoir un emplacement réservé dans chaque plan qu'elle soit ou non utilisée par un graphisme. Pour éviter cet inconvénient, on insère une phase intermédiaire dans l'adressage de la mémoire d'image transformant celui-ci en un adressage indirect partiellement indexé. Au cours de cette phase intermédiaire réalisée à l'aide d'un circuit de gestion mémoire comportant une mémoire de transcodage d'adresses, on substitue a un premier groupe de bits X1 Y1 du mot d'adressage direct X Y fourni par le contrôleur d'écran un deuxième groupe de bits T formant soit une base d'indexation pour l'adressage par zones des plans de la mémoire image, les mots de chaque zone étant adressés individuellement au moyen de la partie restante X2 Y2 du mot d'adressage direct X Y soit un pointeur d'inutilisation 70due zone par le graphisme de l'image affichable en tout ou partie. Le choix du premier groupe de bits X1 Y1 parmi les bits du mot d'adressage direct X Y revient à partager l'image affichable en tout ou partie sur l'écran en un ensemble de zones distinctes. Un tel partage, sil est suffisamment fin, peut faire apparattre des zones d'image entièrement inutilisées par le graphisme pour lesquelles il n'est pas nécessaire de réserver de l'espace en mémoire d'image.Le remplacement du premier groupe de bits X1 Y1 par un pointeur d'inuti- lisation f permet de signaler ces dernières zones pour affecter à leurs positions de point, directement, sans passer par la mémoire d'image, une valeur de mot d'aspect uniforme correspondant au fond d'image chaque fois que lesdites positions sont scrutées au cours d'un balayage d'entretien d'image. Le remplacement du premier groupe de bits X1 Y1 par une base d'indexation d'adressage pour les zones ayant des positions de point utilisées par le graphisme permet de les regrouper à la suite au sein de la mémoire d'image. Il est avantageux de choisir les éléments du premier groupe de bits X1 Y1 parmi ceux du mot d'adressage direct XY dont les valeurs évoluent aux rythmes les plus lents au cours du balayage d'entretien d'écran afin d'abaisser le plus possible le rythme des changements d'adresse de la mémoire de transcodage. La figure 2 illustre les modifications d'adressage réalisées par un circuit de gestion mémoire comportant une mémoire de transcodage d'adresses adressée directement par-le premier groupe de bits X1 Y1 du mot d'adressage direct XY et la nouvelle organisation d'un plan de la mémoire d'image qui en résulte. Le mot d'adressage XX fourni par le contrôleur d'écran est partagé en deux. Un premier groupe X1 Y1 adresse directement la mémoire de transcodage 10 tandis que les bits restants X2 Y2 adressent, avec un deuxième groupe de bits T provenant de la lecture de la mémoire de transcodage 10, les plans 20 &commat;le de la mémoire d'image. Dans certains emplacements de la mémoire de transcodage 10, le deuxième groupe de bits T prend la valeur d'un pointeur deinutili- sation # qui est une base d'indexation d'adressage soit faisant sortir du champ mémoire adressable soit repérant dans le champ mémoire l'adresse d'un bloc rempli de mots d'aspect identiques définissant le fond de l'image considérée. Dans les autres emplacements de la mémoire de transcodage 10, le deuxième groupe de bits T prend des valeurs distinctes correspondant à des bases d'indexation d'adressage toutes differentes repérant des débuts de blocs 21 dans les plans 20 de la mémoire d'image.Ces blocs de même capacité ont leurs mots adressés individuellement par le complément d'adressage fourni par les bits restants X2 Y2 du mot d'adressage du contrôleur d'écran supposés contrôler les bits d'adresse de plus faibles poids des plans 20 de la mémoire d'image. Les plans 20 de la mémoire d'image occupent un volume variable d'un espace mémoire à vocation plus générale qui est rempli à la suite par les blocs. Leur état de remplissage est surveillé à l'aide d'un pointeur de fin de bloc prenant la valeur de la base d'indexation repérant le premier bloc libre constamment rempli de mots d'aspect dont la valeur correspond à celle du fond d'image. Lorsque le contrôleur d'écran est en mode tracé et qu'il appelle par le premier groupe X1 Y1 de son mot d'adressage un pointeur d'inu tilisation T , celui-ci est immédiatement remplacé dans la mémoire de transcodage d'adresses par le pointeur de fin de bloc afin que le mot d'adressage effectivement appliqué aux plans 20 de la mémoire d'image sélectionne le premier bloc libre. Le pointeur de fin de bloc est ensuite remis à jour pour adresser le prochain bloc libre dans les plans 20 de la mémoire image. Lorsque le contrôleur d'écran est en mode d'entretien d'affichage, le circuit de gestion mémoire est entièrement transparent, le contrôleur d'écran voyant la mémoire d'image sous un format fixe. A l'initialisation, la mémoire de transcodage est totalement remplie de pointeurs d'inutilisation f et les plans de la mémoire d'image réduits à quelques blocs libres. Les pointeurs d'inutilisa tion f sont ensuite peu à peu remplacés par le contrôleur d'écran, en mode tracé, par des bases d'indexation adressant des blocs en mémoire d'image et réintroduits au cours de cycles de toilettage des plans mémoire d'image effectués périodiquement par le contrôleur d'écran ou par un autre processeur.Ces cycles de toilettage consistent à préparer les blocs libres dont le nombre dépend de la vitesse d'exécution d'un tracé par rapport à celle des cycles de toilettage, à lire les plans de la mémoire d'image par blocs entiers en passant par l'intermédiaire de la mémoire de transcodage 10, à remplacer par le pointeur d'inutilisation 1 toutes les bases d'indexation adressant des blocs entièrement vides c'est-à-dire ne renfermant que des mots d'aspects ayant la valeur uniforme du fond d'image, à regrouper les blocs non vides dans le plan 20 de la mémoire d'image et à modifier en conséquence les différentes bases d'indexation de la mémoire de transcodage 10 et le pointeur de fin de bloc. Si le nombre de positions de point est grand, une mémoire de transcodage adressée directement par le contrôleur d'écran risque fort d'occuper trop de place et, en outre d'entre mal utilisée lorsque les graphismes n'occupent qu'un faible nombre de positions de points. On peut alors gérer la mémoire de transcodage d'adresses comme la mémoire d'image. La figure 3 illustre les modifications d'adressage réalisées par un circuit de gestion mémoire dont la mémoire de transcodage a un adressage indirect partiellement indexé au moyen d'une mémoire de prétranscodage. Le mot d'adressage XX délivré par le contrôleur d'écran est partagé, comme précédemment, en deux parties, le premier groupe de bits X1 Yî et les bits restants X2 Y2. Le premier groupe de bits X1 Y1 est à son tour fractionné en deux sous-groupes de bits Xtl Y'1 et X"1 Y"1. Le premier sous-groupe de bits X'1 Y'1 adresse directement une mémoire prétranscodage 30 tandis que le deuxième sous-groupe de bits X"1 Y"l adresse avec une collection de bits T' provenant de 1Q lecture de la mémoire de prétranscodage 30, une mémoire de transcodage d'adresse 40.Les bits restants X2 Y2 adressent en fin, avec un deuxième groupe de bit T provenant de la lecture de la mémoire de transcodage d'adresses 40, les plans 50 de la mémoire d'image. Le nouveau choix du premier sous-groupe de bit X'1 Y'1 parmi le premier groupe de bits X1 Y1 du mot d'adressage du contrôleur d'écran revient à effectuer une partition de l'ensemble des zones de l'image affichable déterminée par le choix du premier groupe de bits Xl Yl dans le mot d'adressage du contrôleur d'écran. Cette deuxième partition de l'image affichable en groupement de zones donne la possibilité de repérer par un seul pointeur d'inutilisation unique toutes les zones d'un groupement dont les positions de point sont entièrement inutilisées au lieu de le faire au moyen d'un pointeur dtinutilisation par zone et permet ainsi de gagner de la place dans la mémoire de transcodage d'adresses. Dans certains emplacements de la mémoire de prétranscodage 30, la collection de bits T' prend la valeur d'un pointeur auxiliaire d'inutilisation t' qui peut être une base d'indexation d'adressage soit faisant sortir du champ mémoire adressable soit repérant un secteur de la mémoire de transcodage d'adresses 40 rempli de pointeurs d'inutilisation t. Dans les autres emplacements de la mémoire de précodage 30, la collection de bits T' prend des valeurs distinctes correspondant à des bases d'indexation d'adressage repérant des secteurs 41 dans la mémoire de transcodage d'adresses 40. Ces secteurs 41, de môme capacité sont placés à la suite dans un espace mémoire à lecture rapide et adressés intérieurement, de manière directe, par le deuxième sous-groupe de bits X"1 Y"1 du mot d'adressage fourni par le contrôleur d'image. Les emplacements de la mémoire de transcodage d'image 40 regroupés en secteurs 41 renferment, comme précédemment, le premier groupe de bits T prenant soit la valeur du pointeur d'inutilisation T soit les valeurs de différentes bases d'indexation d'adressage repérant des blocs 51 dans les plans 50 de la mémoire d'image. Les plans 50 de la mémoire d'image sont organisés de la même manière que précédemment, en blocs 51 de même capacité placés à la suite dans un espace mémoire à vocation plus générale et adressés intérieurement de manière directe par les bits restants X2 Y2 du mot d'adressage fourni par le contrôleur d'écran. L'état de remplissage de la mémoire de transcodage d'adresses 40 est surveillé par un pointeur de fin de secteur prenant la valeur de la base d'indexation repérant le premier secteur libre tandis que l'état de remplissage des plans de la mémoire image est surveillé par un pointeur de fin de bloc prenant la valeur de la base d'indexation repérant le premier bloc libre. A l'initialisation la -mémoire de prétranscodage 30 est entièrement remplie de pointeurs auxiliaires d'inutilisation cp', la mémoire de transcodage 40 réduite à quelques secteurs libres rempliS de pointeurs d'inutilisation f et les plans 50 de la mémoire d'image réduits à quelques blocs libres remplis de mots d'aspect dont la valeur correspond à celle de fond d'image.Dès que le contrôleur d'écran, en mode tracé, appelle par le premier sous-groupe X'1, Y'1 de son mot d'adressage un pointeur auxiliaire deinutilisation \fut', celui-ci est immédiatement remplacé dans la mémoire de prétranscodage 30 par le pointeur de fin de secteur afin que le mot d'adressage effectivement appliqué à la mémoire de transcodage d'adresses 40 sélectionne un secteur libre et le pointeur de fin de secteur est remis à jour pour adresser le prochain secteur libre dans la mémoire de transcodage d'adresses 40 qui est inscrit avec des pointeurs d'inutilisation 'p. On en revient alors au mode de fonctionnement précédent : le pointeur d'initialisation T trouvé dans le secteur libre de la mémoire de transcodage 40 est à son tour remplacé par le pointeur de fin bloc afin que le mot d'adressage définitif parvenant aux plans 50 de la mémoire image sélectionne le premier bloc libre et le pointeur de fin de bloc mis à jour pour adresser le prochain bloc libre dans les plans 50 de la mémoire d'image qui est inscrit avec des mots d'aspect dont la valeur correspond à celle du fond d'image. Le pointeur auxiliaire d'inutili- sation t et le pointeur d'inutilisation T sont ainsi peu à peu remplacés au cours du tracé d1un graphisme par des bases d'indexation d'adressage de secteurs et de blocs.Ils sont réintroduits au cours de cycles de toilettage des plans 50 de la mémoire image et de la mémoire de transcodage d'adresses 40 qui consistent pour les plans 50 de la mémoire image à préparer des blocs libres, à lire les plans par bloc entier en passant par la mémoire de transcodage d'adresses 40, à remplacer dans la mémoire de transcodage d'adresses 40 par le pointeur d'inutilisation T toute base d'indexation adressant un bloc vide c'est-à-dire ne renfermant que des mots d'aspect ayant la valeur uniforme du fond d'image, à regrouper les blocs non vides dans les plans de la mémoire d'image et à modifier en conséquence les bases d'indexation de la mémoire de transcodage d'adresses 40 et le pointeur de fin de bloc, et pour la mémoire de transcodage d'adresses 40, à préparer des secteurs libres, à lire ladite mémoire par secteur entier en passant par la mémoire de prétranscodage 30, à remplacer dans la mémoire de prétranscodage 30 par le pointeur auxiliaire d'inutili sation t' toute base d'indexation adressant un secteur vide, c'est-à-dire ne renfermant que des pointeurs d'inutilisation \P, à regrouper les secteurs non vides dans la mémoire de transcodage d'adresses 40 et à modifier en conséquence les bases d'indexation de la mémoire de prétranscodage 30 et le pointeur de fin de secteur. La figure 4 représente schématiquement un circuit de gestion mémoire utilisant la double indexation, intercalé entre un contrôleur d'écran 60 et les plans 61 d'une mémoire d'image. Le contrôleur d'écran 60 est prévu pour gérer une image comportant 2048 x 2048 positions de points (pixels) c'est-à-dire adresser directement des plans de 2048 x 2048 bits d'une mémoire d'image. il le fait par mots de 16 bits qui correspondent à 16 positions de points dans une ligne de balayage et qu'il adresse au moyen d'un mot d'adressage de 18 bits (2048 x 2048 = 218 x 16) disponibles sur un bus d'adresse et répartis en deux groupes l'un 63 de 7 bits X représentant l'ordre dans une ligne de balayage des 16 positions de point consécutives correspondant au mot appelé et l'autre 64 de 11 bits Y correspondant à l'ordre de la ligne concernée dans le balayage.Outre son bus d'adresse 63, 64 ce contrôleur d'écran 60 possède un bus de données 65 et un bus de contrôle 66 avec une signalisation de mode opératoire : entretien d'image ou tracé et une signalisation d'occupation des bus d'adresse 63, 64 et de données 65. Il ne sera pas détaillé car il ne fait pas partie de l'iovention. Il peut par exemple être réalisé à partir du processeur graphique de la firme NEC, désigné sous la référence ç PD 7220, complété par des circuits logiques auxiliaires assurant le démultiplexage et la gestion des bus d'adresses et de données, et engendrant la signalisation d'occupation des bus. Le circuit de gestion mémoire transforme le mot d'adressage direct fourni par le contrôleur d'écran 60 en un mot d'adressage indirect par double indexation en mettant en oeuvre une double partition de l'image : 2048 zones de 128 mots chacune à un premier niveau et 64 régions de 32 zones chacune à un deuxième niveau. Il procède d'abord à la partition du deuxième niveau au moyen d'une mémoire de prétranscodage réalisé à l'aide d'une mémoire vive 70 organisée en 64 mots de 6 bits et adressée directement par les trois bits X'1 et les trois bits Y'1 de plus forts poids du bus d'adresses 63, 64 du contrôleur écran qui constituent le premier sous-groupe de bits X'1 Y'1 du mot d'adressage du contrôleur d'écran. Il termine par la partition au premier niveau au moyen d'une mémoire de transcodage d'adresses réalisée à l'aide d'une autre mémoire vive 75 organisée en mots de 11 bits avec une capacité maximale de 2048 mots et adressée à l'aide du mot T' lu dans la première mémoire vive 70 (6 bits) et par cinq bits Y"1 choisis parmi ceux de plus forts poids, en dehors des bits Y'1, des bits du bus d'adresses 64 du contrôleur d'écran 60, ces cinq bits Y"1 formant avec les bits X'1 Y'1.le premier groupe de bits X1 Y1 du mot d'adressage du contrôleur d'écran. il délivre au plan de la mémoire d'image 61 un adressage à 18 bits constitué du mot de 71 bits T lu dans la mémoire vive 71, et de quatre bits X2 et trois bits Y2 du bus d'adresses 63, 64 non utilisés pour l'adressage des mémoires vives 70, 75 prétranscodage et de transcodage d'adresses. Un processeur auxiliaire 80 assure le contrôle en écriture des mémoires vives 70, 75 de prétranscodage et de trancodage d'adresses ainsi que l'entretien des plans 61 de la mémoire d'image. Il reçoit les signaux du bus de contrôle 66 du contrôleur d'écran 60 et accède aux; bus d'adresses 63, 64 et de données 65 de ce dernier, aux bus de données 71 et 76, et aux bus de contrôle d'écriture 72, 77 des mémoires vives 70, 75 de prétranscodage et de transcodage d'adresses, ainsi qu'au bus de contrôle d'écriture 62 des plans de la mémoire d'image 61. Lorsque le contrôleur d'écran 60 occupe ses bus d'adresses 632 64 et de données 65 le processeur auxiliaire 80 met les mémoires vives 70, 75 de prétranscodage et de transcodage d'adresses en lecture et transmet aux plans de la mémoire d'image 61 les ordres d'écriture ou de lecture reçus du contrôleur d'écran-par le bus de contrôle 66. Lorsque le contrôleur d'écran 60 libère ses bus d'adresses 632 64 et de données 65 soit systématiquement entre deux balayages trameS soit sur ordre externe, le processeur auxiliaire prend le contrôle des bus pour effectuer les cycles de toilettage des plans 61 de la mémoire image, et des mémoires vives 70, 75, ainsi que pour donner un accès vers l'extérieur pour une autre utilisation des espaces mémoires sauvegardés dans les plans 61 de la mémoire vive et dans la mémoire vive 75 de transcodage d'adresses. Le circuit de gestion mémoire hinsi réalisé est entièrement transparent pour le contrôleur d'écran qui voit les plans de la mémoire image sous un format fixe. Il apporte un certain retard à l'adressage du fait du temps de traversée des deux mémoires vives en série 70, 75 qui ne pose pas de problème particulier Si ce n'est de néeessiter l'utilisation pour ces dernières des mémoires rapides avec par exemple un temps d'accès de l'ordre de 55 ns. On peut, sans sortir du cadre de l'invention modifier certaines dispositions ou remplacer certains moyens par des moyens équivalents (circuits intégrés faits à la demande, par exemple). REVENDICATIONS 1/ Circuit de gestion mémoire pour visualisation sur écran s'intercalant entre une mémoire d'image et un contrôleur d'écran qui engendre un signal d'entretien d'affichage sur l'écran au moyen d'un balayage par positions successives de point ou de caractère de l'image affichable en tout ou partie et d'une lecture simultanée dans la mémoire d'image de mots d'aspect définissant l'image en chaque position de points ou de caractère et qui fournit à ladite mémoire d'image un mot d'adressage direct (XY) fonction de la position de point ou de caractère en cours de balayage, caractérisé en ce qu'il comporte une mémoire de transcodage d'adresses (10, 40) qui permet de substituer à un premier groupe de bits (Xî Y1) du mot d'adressage direct (XY) fourni par le contrôleur d'écran un deuxième groupe de bits (T) qui selon la valeur du premier groupe de bits (X1 Y1) represente soit une base d'indexation pour l'adressage, par les bits restants (X2 Y2) du mot d'adressage direct (XY) fourni par le contrôleur d'écran, d'un bloc (21, 51) d'emplacements réservés dans la mémoire d'image (20, 50) aux mots dtaspeot du seul ensemble de positions de points ou de caractères pour lequel le contrôleur d' écran délivre un mot d'adressage direct (XY) ayant un premier groupe de bits (X1 Y1) de la valeur considérée soit un pointeur d'inutilisation (f) lorsque les positions du dit ensemble de points ou de caractères sont totalement inutilisées par les graphismes de l'image. 2/ Circuit de gestion mémoire selon la revendication 1 caractérisé en ce qu'il comporte en outre une mémoire de prétranscodage (30) qui permet de substituer à un sous-groupe aX''B Y'1) du premier groupe de bits (X1 Y1) du mot d'adressage direct (XY) fourni par le contrôleur d'écran une collection de bits (T') représentant, pour chaque valeur du dit sous-groupe (Xt1 YZ1) soit une base d'indexation pour l'adressage par les bits restants du premier groupe de bits (xî Y1) d'un secteur (41) regroupant dans la mémoire de transcodage d'adresses (40) des emplacements réservés à des bases d'indexation d'adressage ou à des pointeurs d'inutilisation intéressant la seule réunion des ensembles de positions de points pour laquelle le contrôleur d'écran délivre un mot d'adressage direct ayant un sous groupe de bit (X'1 Y'1) de la valeur considérée soit un pointeur auxiliaire d'inutilisation ( ') lorsque les positions de points ou de caractères de ladite réunion d'ensembles sont totalement inutilisées par les graphismes ou caractères de l'image. 3/ Circuit de gestion mémoire selon la revendication 1, caractérisé en ce que le pointeur d'inutilisation C ) est une base d'indexation faisant sortir du champ mémoire adressable. 4/ Circuit de gestion mémoire selon la revendication 1, caractérisé en ce que le pointeur d'inutilisation ( F ) est une base d'indexation d'adresse désignant dans la mémoire image (20, 50) un bloc d'emplacement inscrit avec des mots d'aspect correspondant à la définition d'un fond d'image. 5/ Circuit de gestion mémoire selon la revendication 2, caractérisé en ce que le pointeur auxiliaire d'inutilisation ( ') est une base d'indexation d'adresse désignant dans la mémoire de transcodage d'adresses (40) un- secteur inscrit avec des pointeurs d'inutilisation ()0). ).