Brevet FR2554999A1 — publié le 19850517

DISPOSITIF PHOTOSENSIBLE POUR L'INFRA-ROUGE La présente invention concerne un dispositif photosensible pour l'infra-rouge. Par l'article intitulé "Electronically scanned C M.T. detector array for the 8-14 Pim band", paru dans la revue "Electronics Letters", du ler Avril 1982, volume 18, numéro 7, pages 285 à 287, on connait un dispositif photosensible pour l'infra-rouge qui va être décrit en se référant à la figure I annexée à la présente description. Ce dispositif comporte un réseau de N lignes et M colonnes de détecteurs infra-rouge intégrés sur un substrat semi-conducteur. Sur la figure 1, on a choisi M = N = 3, à titre d'exemple. Les détecteurs Dl, D21, D31..., D12, D22, D32... sont des photodiodes, intégrées sur un substrat semiconducteur en cadmium, mercure et tellurure (C.M.T), chaque photodiode est associée un transistor MOS T1. On voit sur la figure 1, que l'anode de chaque photodiode est reliée à la masse et sa cathode est au transistor MOS T1. Un premier réseau d'électrodes horizontales relie les transistors MOS T1 associés aux détecteurs d'une même ligne. Un second réseau d'électrodes verti- cales relie les grilles des transistors MOS T1 associés aux détecteurs d'une même colonne. Un premier registre à décalages permet d'adresser successivement chaque électrode du second réseau. Lors- qu'une électrode du second réseau est adressée, il y a intégration des charges correspondant au rayonnement infra-rouge, reçu par les détecteurs reliés à cette électrode, par exemple, les détecteurs Dil, D12, D13 sur la figure 1. L'intégration et la lecture des charges se fait par des amplificateurs opérationnels montés en intégrateurs, avec une capacité C1, C2, C3 entre leur entrée négative et leur sortie, et qui sont reliés à chaque électrode du premier réseau. Un multiplexeur reçoit les sorties des amplificateurs et fournit un signal S de lecture en série des charges intégrée dans les détecteurs d'une colonne. L'intégration des charges des détecteurs D21, D22, D23 de la colonne suivante commence ensuite. Les premiers transistors MOS T1 ainsi que le premier registre à décalages sont intégrés sur un substrat semi-conducteur en sili- cium qui est interconnecté avec le substrat portant les détecteurs infrarouge. Les premiers. transistors MOS T1 et le premier registre à décalages sont placés dans le même cryostat porté à 77 K que les détecteurs infra-rouge. Le problème qui se pose, et que la présente invention permet de résoudre, est que les amplificateurs opérationnels montés en intégrateurs ne peuvent pas être placés à l'intérieur du cryostat. Comme leur consommation, et donc leur température sont élevées, cela poserait des difficultés de les mettre dans le cryostat. De plus, à cause de cette consommation élevée, ils sont réalisés en compo- sants discrets et sont encombrants. La conséquence est qu'il faut établir de nombreuses connexions entre le cryostat et le reste du dispositif. De plus, les connexions entre le cryostat et les amplificateurs opérationnels transportent des signaux à bas niveau, et sensibles aux parasites. La présente invention permet de résoudre ce problème. Elle concerne un dispositif photosensible pour l'infra-rouge ayant un fonctionnement comparable à celui du dispositif décrit dans l'article cité, mais dans lequel le cryostat ne comporte qu'une seule sortie, à fort niveau de tension et basse impédance. Selon la revendication 1, la présente invention concerne un dispositif photosensible pour l'infra-rouge comportant: - un réseau de N lignes et de M colonnes de détecteurs infra- rouge intégrés sur un premier substrat semi-conducteur et deux réseaux d'électrodes, l'un des réseaux étant affecté aux détecteurs d'une même ligne et l'autre aux détecteurs d'une même colonne; - un premier transistor MOS connecté entre chaque détecteur et une électrode d'un premier réseau; - un premier registre à décalages qui adresse l'une après l'autre les électrodes d'un second réseau, les premiers transistors MOS et le premier registre étant intégrés sur un second substrat semi- conducteur et placés dans un cryostat avec les détecteurs, caractérisé en ce que le dispositif comporte, intégrés dans le second substrat semi- conducteur et placés dans le cryostat: - un deuxième transistor MOS connecté entre la grille de chaque premier transistor MOS et une électrode du second réseau; ) - un condensateur relié entre chaque électrode du premier réseau et un potentiel de référence et servant successivement au stockage, puis à la lecture des charges dues aux détecteurs reliés à cette électrode; - un troisième transistor MOS connecté entre chaque électrode du premier réseau et la sortie du dispositif photosensible, et qui permet la lecture des charges stockées dans chaque capacité; - un second registre à décalages qui, alors que le premier registre adresse une électrode du second réseau, adresse l'une après l'autre, la grille des troisièmes transistors MOS reliés à une élec- trode du premier réseau, ainsi que les grilles des seconds transistors MOS commandant les grilles des premiers transistors MOS reliés à une autre électrode du premier réseau, ce qui permet la lecture, successivement de tous les détecteurs reliés à chaque électrode du second réseau et ce qui permet alors que s'effectue la lecture d'un détecteur relié à une électrode du premier réseau, d'intégrer les charges provenant d'un détecteur relié à chacune des autres élec- trodes du premier réseau. D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent: - la figure 1, le schéma d'un dispositif photosensible pour l'infra-rouge selon l'art antérieur; - la figure 2, le schéma d'un mode de réalisation d'un dispositif photosensible pour l'infra-rouge selon l'invention; - les figures 3a à f, un mode de réalisation des signaux de commande du dispositif selon l'invention; - les figures 4a, b, c, des schémas montrant la succession des phases d'intégration et de lecture dans le cas d'un dispositif selon l'invention comportant trois lignes et trois colonnes de détecteurs; - les figures 5a à d, une vue en coupe transversale d'un mode de réalisation du dispositif selon l'invention et des schémas expli- quant son fonctionnement. Sur les différentes figures, les mêmes repères désignent les mêmes éléments, mais, pour des raisons de clarté, les cotes et proportions de divers éléments ne sont pas respectées. La figure I a été décrite dans l'introduction à la description. La figure 2 représente le schéma d'un mode de réalisation d'un dispositif photosensible pour l'infra-rouge selon l'invention. Ce dispositif diffère notamment de celui de la figure I car deux transistors MOS sont associés à chaque détecteur Dll, D12, D13...: - comme sur la figure 1, un premier transistor MOS Ti, 11' T1, 21...est connecté entre chaque détecteur et une électrode hori- zontale du premier réseau d'électrodes; - un deuxième transistor MOS T2, 11' T2, 21" est connecté entre la grille de chaque premier transistor MOS et une électrode verticale du second réseau d'électrodes. Comme sur la figure 1, un premier registre à décalages adresse l'une après l'autre les électrodes verticales du second réseau. Une autre différence entre le dispositif de la figure 1 et celui de la figure 2 concerne les moyens d'intégration et de lecture des charges reliés aux électrodes horizontales Si, S2, S3 du premier réseau. Sur la figure 2, ces moyens sont constitués par: - un condensateur C1, C2, C3... relié entre chaque électrode horizontale S1 S2, S3 du premier réseau et un potentiel de réfé- rence, qui peut être le potentiel du second substrat semi-conducteur et qui est représenté symboliquement sur les figures par la masse; - un troisième transistor MOS T31, T32, T33..--. relié entre chaque électrode horizontale Si, S2, S3 du premier réseau et la sortie S du dispositif photosensible; - un second registre à décalages qui adresse l'une après l'autre la grille d'un troisième transistor MOS, ainsi que les grilles des seconds transistors MOS commandant les grilles des premiers tran- sistors MOS reliés à une autre électrode du premier réseau que celle à laquelle est relié ledit troisième transistor MOS. Dans la suite de la description, on considère que: - le premier et le second registre à décalages adressent successivement des électrodes de rang i, i+l, i+2.. - le second registre à décalages adresse la grille du troisième transistor MOS relié à l'ectrode de rang i+l du premier réseau et simultanément les grilles des seconds transistors MOS commandant les grilles des premiers transistors MOS reliés à l'électrode de rang i du premier réseau Ainsi, par exemple, sur la figure 2, la sortie Y2 du second registre est reliée à la grille du transistor T32 et aux grilles des transistors T2, 11 - T2, 21- T2, 31- Le même montage est réalisé pour les autres sorties du second registre. Il est bien entendu que le dispositif selon l'invention peut être modifié pour que les lignes et les colonnes de détecteurs soient adressées dans un autre ordre. Un grand avantage du dispositif selon l'invention est que l'ensemble du dispositif peut être placé dans un cryostat, les détecteurs infra-rouge étant intégrés sur un premier substrat semi- coniucteur interconnecté à un second substrat semi-conducteur sur lequel est intégré le reste du dispositif. Une seule sortie S à haut niveau quitte le cryostat :::::;n:;:L e c:tionnement du dispositif représenté sur la figure 2 l a; a dslpolsitif selon l'art antérieur. li;,11,1, lei:,: rnment va être décrit en se référant aux figures 3a 3esigus 3a à f représentent les tensions V X, VX2, VX3, et @0 Vh y2 Vyy prises sur les sorties X1, X2, X3 YI' Y21 Y3 du finlr et du second registres à décalages. q 3ion VXL Vx Vx3 passe à son tour au niveau hauit, d'abord,VX} PuiS VX2 VX3- - Les tensions Vyl, Vy2, Vy3 passent chacune à leur tour au niveau haut pendant chaque intervalle de temps o l'une des tensions VX1, VX2, Vx3 est au niveau haut. Sur les figures 3a à f, l'une des tensions VxI, VX2, VX3 et l'une des tensions Vyl, Vy2, Vy3 sont toujours au niveau haut A l'instant tl, les tensions VXi et Vy2 sont au niveau haut et les autres tensions au niveau bas. Le second transistor MOS T2, 11 conduit et rend conducteur le premier transistor MOS T1, 11 Les charges provenant du détecteur Dil sont stockées dans la capacité Ci. En même temps que commence l'intégration des charges pro- venant du détecteur Di,, le troisième transistor T32 devient con- ducteur et lit les charges stockées dans la capacité C2 en pro- venance du détecteur D32. A l'instant t2, les tensions Vxi et Vy3 sont au niveau haut. Le transistor MOS T2 11 qui reçoit sur sa grille la tension Vy2 au niveau bas est bloqué. Le transistor T 11 continue cependant à conduire en raison des charges accumulées précédemment sur sa grille. Le fait que l'ensemble du dispositif photosensible soit placé dans un cryostat porté à faible température favorise le maintien des charges sur la grille du transistor T, 11 L'intégration des charges 1 'nérto e hre provenant du détecteur Dll se pousuit. Les transistors T2, 12 et T1, 12 conduisent et entraînent l'intégration des charges provenant du détecteur Di12 dans la capacité C2. Le transistor T32 est bloqué. La lecture des charges provenant de D32 est terminée. Le transistor T33 conduit et provoque la lecture des charges accumulées dans la capacité C3 en provenance du détecteur Di13. A l'instant t3, les tensions VX2 et Vy, sont au niveau haut. Le transistor T2 11 est bloqué, mais le transistor T1, 11 continue à conduire. L'intégration des charges provenant du détecteur Dil se poursuit. Il en est de même pour l'intégration des charges provenant du détecteur Di12. Le transistor MOS T33 est bloqué et la lecture des charges provenant du détecteur Di13 est terminée. Par contre, le transistor T31 conduit et lit les charges stockées dans la capacité C1 provenant du détecteur Di11. Les transistors T2, 23 et T1, 23 conduisent et l'intégration dans la capacité C3 des charges pro- venant du détecteur D23 commence. A l'instant t4, les tensions VX2 et Vy2 sont au niveau haut. Le transistor MOS T31 est bloqué ce qui arrête la lecture des charges stockées dans la capacité C1 en provenance du détecteur DIi. Le passage de Vy2 au niveau haut alors que Vxi est au niveau bas provoque le blocage des transistors T2 Il et T 11i et arrête l'intégration des charges provenant du détecteur Dl1. La lecture des charges provenant du détecteur D12 commence alors que se poursuit l'intégration des charges provenant de ce détecteur. L'intégration des charges provenant du détecteur D23 se poursuit alors que commence l'intégration des charges provenant du détecteur D21. Le fonctionnement du dispositif de la figure 2 est basé sur les considérations suivantes o les transistors T1, 11 et T2, 11 sont pris comme exemple: - lorsque les tensions Vxi et VY2 sont au niveau haut, les transistors MOS T2, 11 et T1, 11 conduisent; - lorsque Vxi est au niveau haut et Vy2 au niveau bas, le transistor T2, 11 est bloqué mais le transistor T1 11l continue à conduire grace aux charges accumulées sur sa grille; - lorsque Vxl est au niveau bas et Vy2 au niveau haut, les transistors T2 11 et T1, 11 sont bloqués. Sur les figures qa, b, c, on a montré comment se répartissent en fonction du temps l'intégration et la lecture des détecteurs réalisées grâce aux capacités C1, C2 et C3. On constate qu'on lit successivement les détecteurs reliés à chaque électrode du second réseau. Ainsi on lit les détecteurs D13, Dil, D12, puis D23, D21, D22, D33, D31, D32 et à nouveau D13, Dl, D12... On constate que, pendant qu'est lu un détecteur relié à une électrode horizontale, se produit l'intégration des charges provenant d'un détecteur relié à chacune des autres électrodes horizontales. Ainsi pendant qu'on lit Dil on intègre les charges provenant de D12 et D23. Contrairement à ce qui se passe avec le dispositif de la figure 1, les périodes d'intégration des détecteurs sont décalées dans le temps. Un avantage du dispositif selon l'invention est de ne comporter qu'une seule capacité par ligne (ou colonne) de détecteurs, tout en permettant des durées d'intégration des charges élevées. On voit sur la figure 4 que l'intégration des charges provenant de D11 se fait de t1 à t4, alors qu'avec le dispositif de la figure I cette intégration n'aurait lieu que pendant une durée égale à t2 - t1. La figure 5a est une vue en coupe transversale réalisée dans le substrat semi-conducteur, en silicium de type P par exemple, sur lequel est intégré le dispositif de la figure 2. Cette coupe a été effectuée au niveau des élements reliés à la photodiode D11. Cette photodiode D1i a son anode reliée à un potentiel de référence représenté symboliquement sur la figure par la masse et sa cathode reliée au premier transistor MOS Ti, 11 constitué par deux diodes dl et d2 et deux grilles gl et g2. La première grille gl est portée à un potentiel constant et contribue à la polarisation de la photodiode. La deuxième grille g2 est commandée par le deuxième tran- sistor MOS T2, 11 qui n'est pas représenté sur la figure 5a. Une électrode relie les diodes d2 des premiers transistors T1, I1 TI, 21' T1, 31 de la première ligne de. détecteurs Dl,, D21, D31- Cette électrode S1 aboutit à une diode d3 qui fait partie du troisième transistor MOS T31. Ce transistor comporte deux grilles, une grille g3 à un potentiel constant et une grille g4 qui est reliée à la sortie Y1 du second registre à décalages. Le transistor MOS T3 comporte aussi une diode d4 reliée à la sortie S du dispositif. La capacité C1 est constituée par les capacités de toutes les diodes d2 de la ligne de détecteurs, par la capacité de la diode d3 et de la grille g3 du transistor T31 Les figures 5b, c et d montrent l'évolution des potentiels de surface dans le substrat semi-conducteur au cours du temps. Sur la figure 5b, aux temps t1 et t2 se produit l'intégration dans la capacité C1 des charges dues au détecteur D11. Sur la figure 5c, au temps t3, se produit la lecture par le transistor T31 des charges stockées dans la capacité C1. Sur la figure 5d, au temps t4, la capacité C1 stocke les charges provenant du détecteur D21. Les détecteurs sensibles à l'infra-rouge peuvent être des photodiodes comme sur les figures ou un autre type de détecteurs infra-rouge, tel que par exemple, un détecteur du type grille- isolant-semi-conducteur. Dans le cas des photodiodes, elles peuvent être reliées soit à une diode réalisée sur le second substrat semi- conducteur, comme sur les figures, soit à une grille réalisée sur ce second substrat sans que le fonctionnement du dispositif selon l'invention soit modifié. Les photodiodes peuvent être par exemple reliées à une grille d'un premier transistor MOS ayant au moins une autre grille reliée à un deuxième transistor MOS. De même, les photodétecteurs et le reste du dispositif sont intégrés sur des substrats semi-conducteurs-différents et bien adaptés. Par exemple, pour les photo-détecteurs, de l'antimoniure d'indium, du tellurure d'étain et de plomb, du tellurure de cadmium et de mercure... Le reste du dispositif est intégré par exemple sur un substrat semi-conducteur en silicium de type P ou N. Enfin il est bien entendu que les rôles des électrodes du premier et du second réseau d'électrodes peuvent être inversés sans problème, c'est-à-dire que le premier registre à décalages peut être relié aux électrodes du premier réseau et les capacités, les troi- sièmes transistors MOS et le second registre à décalages peuvent être reliés aux électrodes du second réseau. Dans la présente description, c'est le passage au niveau haut des tensions Vyl, Vy2, Vy3 par exemple qui provoque la conduction des transistors T31, T32, T33. Lorsque le dispositif est intégré sur un substrat de type N, il est bien entendu que c'est le passage au niveau bas des signaux de commande qui provoque la conduction. REVENDICATIONS 1. Dispositif photosensible pour l'infra-rouge comportant: - un réseau de N lignes et de M colonnes de détecteurs infra- rouge (Dii, D12...), intégrés sur un premier substrat semi-conduc- teur et deux réseaux d'électrodes, l'un des réseaux étant affecté aux détecteurs d'une même ligne et l'autre aux détecteurs d'une même colonne; - un premier transistor MOS (T1, 11' T1, 12..) connecté entre chaque détecteur et une électrode d'un premier réseau; - un premier registre à décalages qui adresse l'une apres l'autre les électrodes d'un second réseau, les premiers transistors MOS et le premier registre étant intégrés sur un second substrat semi-conducteur et placés dans un cryostat avec les détecteurs, caractérisé en ce que le dispositif comporte, intégrés dans le second substrat semi-conducteur et placés dans le cryostat: - un deuxième transistor MOS (T2, 11' T2,12"') connecté entre la grille de chaque premier transistor MOS (T1i 11' TI 12,) et une électrode du second réseau; - un condensateur (C1, C2...) relié entre chaque électrode du premier réseau et un potentiel de référence et servant succes- sivement au stockage puis à la lecture des charges dues aux détecteurs reliés à cette électrode; - un troisième transistor MOS (T31, T32...) connecté entre chaque électrode du premier réseau et la sortie (S) du dispositif photosensible, et qui permet la lecture des charges stockées dans chaque capacité; - un second registre à décalage qui, alors que le premier registre adresse une électrode du second réseau, adresse l'une apres l'autre, la grille des troisièmes transistors MOS reliés à une élec- trode du premier réseau, ainsi que les grilles des seconds transistors MOS commandant les grilles des premiers transistors MOS reliés à une autre électrode du premier réseau, ce qui permet la lecture successivement de tous les détecteurs reliés à chaque électrode du 2554 999 second réseau et ce qui permet alors que s'effectue la lecture d'un détecteur relié à une électrode du premier réseau d'intégrer les charges provenant d'un détecteur relié à chacune des autres élec- trodes du premier réseau. 2. Dispositif selon la revendication 1, caractérisé en ce que les détecteurs infra-rouge sont des photodiodes. 3. Dispositif selon l'une des revendication I ou 22 caractérisé en ce que: - le premier et le second registre à décalages adressent successivement les électrodes de rang 1, 2; 3...i, i+l, i+2... puis à nouveau, 1, 2, 3...; - le second registre à décalages adresse la grille du troisième transistor MOS relié à l'électrode de rang i+l du premier réseau et les grilles des seconds transistors MOS commandant les grilles des premiers transistors MOS reliés à l'électrode de rang i du premier réseau.