Brevet FR2559978A1 — publié le 19850823

Système de transmission de données. Domaine de l'invention La présente invention concerne un système de transmission de données comprenant une unité de commande, un émetteur et un récepteur, l'émetteur et le récepteur étant connectés par une ligne de transmission pour la transmission de mots de données en série de bits. L'unité de commande comprend une horloge destinée à fournir au système un signal d'impulsions d'horloge, et un générateur de signal de sélection de mots. Le générateur de signal de sélection de mots comporte une première entrée d'horloge destinée à recevoir le signal d'impulsions d'horloge et est pourvu pour produire un signal de sélection de mots à deux niveaux pour sélectionner, sous la commande d'un changement de niveau, un mot de données à transmettre. Le générateur de signal de sélection de mots comporte une sortie de signal destinée à fournir le signal de sélection de mots. Le récepteur comprend une première entrée connectée à cet- te sortie de signal. L'émetteur comprend un dispositif de commande de transmission comprenant une seconde entrée d'horloge pour recevoir ce signal d'impulsions d'horloge et une seconde entrée connectée à la sortie de signal, un dispositif de stockage pour stocker temporairement un mot de données, le dispositif de stockage comportant une sortie de données connectée à la ligne de transmission, le dis- positif de commande de transmission étant validé par le signal d'impulsions d'horloge pour la transmission d'un mot de données. Arrière-plan de l'invention Une unité de commande à utiliser dans un tel système de transmission de données est, par exemple, connue et réalisée dans le dispositif du type CX899 de la Société Sony. Le dispositif connu est utilisé comme unité de com- mande pour un système audio. Le générateur de signal de sélection de mots produit un signal de sélection de mots de période fixe. Entre deux changements de niveau succes- sifs du signal de sélection de mots, un mot de données peut être transmis. Chaque fois que le niveau du signal de sélection de mots change, un autre mot de données est sélec- tionné. La période fixe du signal de sélection de mots correspond à un nombre fixe d'impulsions d'horloge du signal d'impulsions d'horloge. Un inconvénient du système connu est que la période du signal de sélection de mots est fixe. Cela étant, seul un mot de données comportant un nombre fixe de bits peut être transmis de l'émetteur au récepteur. Si le mot de données à transmettre contient moins de bits que le nombre fixe, il doit être complété. Il en résulte, par conséquent, une utilisation non efficace de la ligne de transmission. Si le mot de données à transmettre contient plus de bits que le nombre fixe, l'ensemble du mot de don- nées ne peut pas être transmis complètement. Description de l'invention L'invention a pour but de procurer un système de transmission de données dans lequel la période du signal de sélection de mots ne soit pas fixe, mais dans lequel le laps de temps qui s'écoule entre deux changements de niveau successifs du signal de sélection de mots puisse être adapté à des mots de données différents comprenant des nombres différents de bits de données. L'invention a également pour but dé procurer un système de transmission de données dans lequel un premier bit d'un mot de données à transmettre a une fonction bien définie relative à un changement de niveau du signal de sélection de mots. Suivant un aspect de l'invention, l'unité de commande comprend un générateur de signal de sélection de mots qui est pourvu d'un premier dispositif pour réaliser un changement de niveau dans le signal de sélection de mots à deux niveaux sous la commande d'une impulsion de longneur de mot qui indique le nombre d'impulsions d'horloge suc- cessives du signal d'impulsions d'horloge entre le change- ment de niveau à réaliser et le changement de niveau précé- dent, ce nombre pouvant, pour chaque impulsion de longueur de mot à produire, être sélectionné dans un jeu de nombres entiers, le dispositif de commande de transmission étant pourvu d'un second dispositif destiné à charger dans le dispositif de stockage, sous la commande d'un changement de niveau du signal de sélection de mots, un mot de don- nées à transmettre. Le premier dispositif du générateur de signal de sélection de mots permet de régler le laps de temps qui s'écoule entre deux changements successifs du niveau du signal de sélection de mots vers un jeu de valeurs de durée différentes, de sorte que le signal de sélection de mots n'a plus de période de longueur fixe parce qu'à présent un changement du niveau du signal de sélection de mots peut se produire après chaque multiple d'impulsions d'horloge. En chargeant un mot de données dans le dispositif de stockage sous la commande d'un change- ment du niveau du signal de sélection de mots, on établit une coopération entre des mots de données de longueurs de bits variables et un signal de sélection de mots présentant un laps de temps variable entre deux changements successifs du niveau. Suivant un autre aspect de l'invention, le dis- positif de commande de transmission est pourvu d'un troisiè- me dispositif destiné à fournir, à la sortie de données, un premier bit de données du mot de données chargé au moins une demi-impulsion d'horloge plus tard par rapport au changement du niveau reçu du signal de sélection de mots. Un premier bit d'un mot de données à transmettre a donc une position bien définie relative à un changement du niveau du signal de sélection de mots. Le premier bit de données d'un mot de données à transmettre est de préférence le bit le plus signifi- catif de ce mot de donnée. On obtient ainsi l'avantage qu'en utilisant des mots de données de longueurs différentes, on connaît alors toujours la position du bit le plus significatif. Suivant un autre aspect de l'invention, le récepteur comprend un élément de stockage destiné à stocker temporairement un mot de données reçu, l'élé- ment de stockage comportant une entrée de données connectée à la ligne de transmission et comprenant une matrice de cellules de stockage adressables sélecti- vement, les cellules de stockage étant adressées sélectivement sous la commande d'impulsions d'horloge successives reçues. En utilisant une matrice de cel- lules de stockage sélectivement adressables, on peut aisément reconnaftre les endroits o les bits de données de mots de données de longueurs de mots diffé- rentes sont stockés. L'unité de commande agit de préférence comme unité principale ou maître et l'émetteur et le récep- teur comme unités asservies ou esclaves. Ainsi, aucun conflit ne peut surgir entre différents mattres. Brève description des dessins La Fig. 1 illustre une forme d'exécution simplifiée d'un système audio numérique dans lequel l'invention est applicable; la Fig. 2 illustre en (a), (b), (c), (d), (e) et (f) des motifs de signaux utilisés dans un système de transmission de données conforme à l'invention; la Fig. 3 illustre un exemple d'une forme d'exécution d'un générateur de signal de sélection de mots; la Fig. 4 illustre une forme d'exécution préférée d'un émetteur audio conforme à l'invention; la Fig. 5 illustre une forme d'exécution préférée d'un récepteur audio conforme à l'invention. s. Meilleur mode de l'invention L'invention sera à présent décrite en détail avec référence aux dessins annexés. Elle sera décrite comme étant utilisée dans un système audio numérique. Il est évident qu'il ne s'agit là que d'un exemple et que l'inven- tion n'est pas limitée à des systèmes audio. Elle peut être utilisée dans n'importe quel système de transmission de données dans lequel des mots de données sont transmis en série en une séquence de bits de données successifs. La Fig. 1 illustre une forme d'exécution simpli- fiée d'un système audio numérique dans lequel l'invention est applicable. Le système audio numérique comprend une unité de commande centrale 1, un émetteur 2 et un récepteur 3. L'unité de commande centrale fournit un signal d'impul- sions d'horloge (SCK) à une ligne d'horloge série 4 et un signal de sélection de mots (WS) à une ligne de sélection de mots 5. Le flux de données entre l'émetteur et le récep- teur est transporté par l'intermédiaire d'une ligne de transmission de données série 6 (SD). L'émetteur et le récepteur sont commandés par le signal d'impulsions d'hor- loge (SCK) et le signal de sélection de mots fourni par l'unité de commande centrale et ils se comportent, par conséquent, comme des esclaves de l'unité de commande centrale. Il est évident que l'unité de commande centrale peut être incluse soit dans l'émetteur, soit dans le récep- teur qui agit alors comme mattre. En (a), la Fig. 2 illustre le motif du signal d'impulsions d'horloge (SCK) et en (b), le motif du signal de sélection de mots (WS). Le signal d'impulsions d'horloge est produit d'une manière bien connue par une horloge. Le signal de sélection de mots est un signal à deux niveaux. Sous la commande d'un changement de niveau de ce signal de sélection de mots, un autre mot est ou peut être trans- mis par la ligne de transmission de données. Pour cette forme d'exécution préférée, on effectue un choix qui im- plique qu'un changement de niveau de signal (WS) se produit toujours en même temps qu'apparaît un flanc arrière du signal d'impulsions d'horloge. Il est évident que l'inven- tion n'est pas limitée à ce choix particulier. Le signal de sélection de mots est produit par un générateur de signal de sélection de mots qui fait partie de l'unité de commande centrale. Diverses réalisa- tions sont possibles pour ce générateur. Au cas o les données sont fournies par une source de données numériques, comme par exemple un compact disque la fréquence du signal de sélection de mots est déterminée par le format des mots de données produits, ce qui signifie que la source agit comme générateur de signal de sélection de mots. La source produit alors des impulsions de longueurs de mots qui indiquent le nombre d'impulsions d'horloge successives entre deux transitions successives du signal de sélection de mots. Au cas o les données sont fournies par une source qui produit des données non mises en forme (analo- giques ou numériques), un générateur de signal de sélection de mots spécialisé est nécessaire. La Fig. 3 illustre un exemple d'un tel générateur de signal de sélection de mots spécialisé. Ce générateur 24 est connecté à une horloge 21, qui fournit le signal d'impulsions d'horloge SCK, et à un microprocesseur 20, ces deux composants faisant partie de l'unité de commande centrale. Le générateur 24 comprend un compteur 22 qui comporte une première entrée connectée à l'horloge 21 et une seconde entrée connectée au microproces- seur 20. Le compteur 22 compte les impulsions d'horloge fournies et est remis à zéro chaque fois qu'un nombre d'im- pulsions d'horloge prédéterminé a été atteint. La valeur du nombre prédéterminé est donnée par une impulsion de longueur de mot produite par le microprocesseur. Cette valeur de ce nombre peut, pour chaque impulsion de longueur de mot à produire, être sélectionnée dans un jeu de nombres entiers. La remise à zéro du compteur produit un signal de sortie qui est appliqué à une entrée de données d'une bascule 23. Une entrée d'horloge de la bascule 23 reçoit, par l'intermédiaire de l'inverseur 25, le signal d'impul- sions d'horloge inversé. La bascule 23 change d'état lorsque le flanc avant d'une impulsion est présenté à son entrée d'horloge. La réception du signal de sortie par la bascule 23 provoque un changement d'état de la bascule aussit8t qu'un flanc avant d'un signal est reçu à son entrée d'hor- S loge, c'est-à-dire par un flanc arrière de l'impulsion d'horloge. Le signal de sélection de mots (WS) est produit à une sortie de données de la bascule 23. Etant donné que la bascule 23 est commandée par le signal d'impulsions d'horloge inversé, le niveau du signal de sélection de mots change toujours en même temps qu'un flanc postérieur du signal d'impulsions d'horloge, comme illustré en (a) et (b) sur la Fig. 2. Le signal d'impulsions d'horloge et le signal de sélection de mots sont donc synchronisés l'un avec l'autre. Sous la commande du microprocesseur 20, le nombre prédéterminé peut être réglé sur des valeurs différentes selon, par exemple, la longueur du mot de données à trans- mettre ou la capacité de l'émetteur ou du récepteur. Ce réglage sur des valeurs différentes implique, à son tour, que le laps de temps qui s'écoule entre deux changements successifs du niveau du signal de sélection de mots ne soit pas fixe, mais puisse être réglé sur plusieurs va- leurs. Etant donné que le compteur 22 compte des impulsions d'horloge, le laps de temps qui s'écoule entre deux change- ments successifs du niveau du signal de sélection de mots est toujours un multiple de la période d'impulsions d'hor- loge. En particulier, le signal de sélection de mots peut donc être adapté au nombre de bits compris dans le mot de données à transmettre. La Fig. 4 illustre une forme d'exécution préférée d'un émetteur audio. L'émetteur comprend deux dispositifs de verrouillage de données 10 et 11 des- tinés à stocker temporairement le signal audio numé- rique du canal audio de gauche (10) ou du canal audio de droite (11) du système, respectivement. Les dispositifs de verrouillage comportent une entrée de commande destinée A recevoir un signal WSA (décrit ci-après) qui est appliqué directement au dispositif de verrouillage 11 et qui est inversé vers le dispositif de verrouil- lage 10. Les sorties des dispositifs de verrouillage de données 10 et 11 sont connectées, par l'intermédiaire d'un bus 12, à une entrée de données parallèle d'un registre A décalage 13. Le signal d'impulsions d'hor- loge (SCK) est appliqué inversé (par l'intermédiaire de l'inverseur 17) A une entrée d'horloge du registre à décalage 13. Une sortie de données du registre à décalage est connectée A la ligne de données 6. Sous la commande des flancs arrière des impulsions d'horloge, des bits de données du mot de données stocké dans le registre à décalage 13 sont produits en série sur la ligne 6. L'émetteur comprend aussi deux bascules 14 et dont les entrées d'horloge sont connectées à la ligne d'horloge 4. Une entrée de signal de la bascule 14 est connectée à la ligne de sélection de mots 5 et une sortie de signal de la bascule 14 est connectée à une entrée de signal de la bascule 15 et égale- ment, par l'intermédiaire de la ligne 18,à une première entrée d'aiguillage d'un circuit-porte OU exclusif 16. Une seconde entrée d'aiguillage du cir- cuit-porte OU exclusif 16 est connectée, par l'inter- médiaire de la ligne 19, à une sortie de signal de la bascule 15. Une sortie d'aiguillage du circuit-porte OU exclusif 16 est connectée à une entrée de commande du registre à décalage 13. Les bascules 14 et 15 sont du type selon lequel elles ne changent d'état que sur le flanc avant d'une impulsion d'horloge présentée à leur entrée d'horloge. On suppose à présent que, comme indiqué en (b) sur la Fig. 2, le niveau du signal de sélection de mots WS passe d'un niveau élevé ("1" logique) à un niveau bas ("0" logique) et que, comme indiqué en (d) sur la Fig. 2, le niveau du signal WSP à la sortie d'aiguil- lage du circuit-porte OU exclusif 16 est bas. Etant donné que les bascules 14 et 15 ne changent d'état que lors de l'apparition du flanc avant d'une impulsion d'horloge, un changement du niveau de WS n'a pas d'effet immédiat sur le signal WSP. Le flanc avant de l'impulsion d'horloge qui suit le changement du niveau de WS, provoque un changement d'état de la bascule 14. Ceci implique que le niveau du signalWSA sur la ligne 18 passe du "1" logique au "0" logique. A présent, un signal de niveau logique "O" se trouve sur la premiere entrée d'aiguillage du circuit-porte OU exclusif 16 et un signal de niveau logique "1" se trouve sur la seconde entrée d'aiguillage. Le signal WSP passe donc au niveau élevé, comme illustré en (d) sur la Fig. 2. Ce signal WSP revient à un niveau bas lorsque, en raison du flanc avant de l'impulsion d'horloge sui- vante, le changement de signal WSA est appliqué à la bascule 15, ce qui provoque une transition d'état dans cette bascule. Il est clair que le passage du signal de sélection de mots du niveau bas au niveau élevé pro- voque également un changement du niveau du signal WSP. On suppose à présent à nouveau que le niveau du signal de sélection de mots WS change et passe d'un niveau élevé à un niveau bas. Le flanc avant de l'im- pulsion d'horloge suivante provoque, comme mentionné plus haut, un changement du niveau des signaux WSP WSA, c'est-à-dire WSA: =O et WSP: =1 (: = représente "devient égal à"). Sous la commande de WS- = 1 appliqué à l'entrée de commande du dispositif de verrouillage de données 10 et de WSP = 1 appliqué au registre à déca- lage 13, le mot de données présent dans le dispositif de verrouillage de données 10 est chargé dans le registre à décalage 13. Sous la commande du flanc arrière de la dite impulsion d'horloge suivante, un premier bit du mot de données qui a été chargé précédemment dans le registre à décalage 13 est sorti et appliqué sur la ligne de données en série 6, comme illustré en (c) sur la Fig. 2. D'autres bits du mot de données sont sortis sous la commande d'autres flancs arrière du signal d'impulsions d'horloge. L'entrée de données en série (D) du registre à décalage est réglée sur zéro. Ceci est effectué pour le cas o le mot de données présent dans le registre à décalage 13 contient moins de bits que le nombre d'impulsions d'horloge entre deux changements succes- sifs du niveau du signal de sélection de mots. Dans ce cas, le mot est complété par des zéros. Lorsque le signal de sélection de mots passe d'un niveau bas à un niveau haut, WSA: = 1 et WSP: = 1. Sous la commande de WSA = 1 et WSP = 1, le mot de données présent dans le dispositif de verrouil- lage de données 11 est chargé dans le registre à décalage 13 en vue d'être sorti en série sur la ligne de données 6. En stockant les mots de données du canal audio de gauche dans le dispositif de verrouillage de données 10 et les mots de données du canal audio de droite dans le dispositif de verrouillage de données 11, et en sortant le contenu des dispositifs de ver- rouillage de données 10 et 11 en alternance, on permet aux canaux audio indépendants d'émettre en multiplex dans le temps sur la même ligne de données en série. Pour cette forme d'exécution préférée, les rrots de données sont toujours chargés dans le registre à décalage 13 d'une manière telle que le bit le plus significatif (MSB) soit toujours le premier bit fourni l la ligne de données en série 6 après chargement du mot de données dans le registre à décalage. Le MSB présente alors une position fixe par rapport à un changement du niveau du signal de sélection de mots. Dans un émetteur selon la Fig. 4, le MSB d'un mot de données chargé dans le registre à décalage 13 est toujours fourni à la ligne de données en série 6, une impulsion d'horloge après qu'un changement du niveau du signal de sélection de mots se soit produit. Ceci est illustré en (a), (b) et (c) sur la Fig. 2. Il y a donc un retard d'une impulsion d'horloge entre un changement du niveau du signal de sélection de mots et la fourni- ture du MSB à la ligne de données en série. Ce retard ou délai est nécessaire parce que, dans cette forme d'exécution, l'émetteur est l'esclave de l'unité de commande centrale qui fournit le signal de sélection de mots. L'émetteur ne peut charger un nouveau mot dans le registre à décalage 13 qu'après réception d'un chan- gement de niveau du signal de sélection de mots. En retardant la transmission du MSB d'une impulsion d'horloge, on dispose de suffisamment de temps pour charger le nouveau mot de données. Ce délai est aussi important parce que, comme mentionné plus haut, le laps de temps qui s'écoule entre deux changements successifs du niveau d'un signal de sélection de mots n'est pas fixé. Cela signifie que l'émetteur ne sait pas quand un changement suivant du niveau du signal de sélection de mots se produira. Cet émetteur doit donc attendre jusqu'à ce qu'il ait reçu le changement du niveau du signal de sélection de mots. Evidemment, le retard de la transmission du MSB d'une impulsion d'horloge par rapport à un chan- gement du niveau du signal de sélection de mots est simplement un choix particulier auquel l'invention n'est pas limitée. Il serait aussi possible de retarder la transmission du MSB de plus d'une impulsion d'hor- loge, en veillant toutefois à ce que chaque mot de données à transmettre contienne au moins autant de bits que le nombre d'impulsions d'horloge sur lequel porte le retard. Il serait également possible de retarder la transmission du MSB de moins d'une impulsion d'horloge, par exemple d'une moitié d'une période d'impulsion d'horloge. Un retard de moins d'une moitié d'impulsion d'horloge serait également possible, mais imposerait de sévères restrictions à la capacité de travail du système. Le fait que le bit le plus significatif (MSB) d'un mot de données à transmettre présente une position fixe par rapport à un changement du niveau du signal de sélection de mots est également en rapport avec la relation maitre-esclave de l'émetteur et de l'unité de commande centrale, de même qu'avec la longueur non fixe entre deux changements successifs du niveau du signal de sélection de mots. Si MSB est fourni en tant que premier bit d'un nouveau mot de données à transmettre, il sera certainement transmis parce qu'il existe une différence de temps d'au moins une impulsion d'horloge entre deux changements successifs du niveau du signal de sélection de mots. De plus, au cas o le récepteur accepterait moins de bits que le nombre de bits compris dans le mot de données, seuls les bits les moins significatifs (LSB) seraient perdus si le MSB est transmis en premier lieu. La Fig. 5 illustre une forme d'exécution préférée d'un récepteur audio à utiliser dans un système audio numérique conforme à l'invention. Le récepteur comprend Les bascules 30, 31 et un circuit- porte OU exclusif 32 destiné à produire le signal WSA et le signal WSP d'une manière analogue à celle des bascules 14, 15 et du circuit-porte OU exclusif 16 de la Fig. 4. Le récepteur comprend, en outre, un élément de stockage 44 qui comprend une matrice de N cellules de stockage 41-1, 41-2, ., 41-N et qui comporte des sorties de données connectées à un bus 43. Le bus 43 est connecté aux entrées de données d'un premier 35 et..DTD: d'un second 36 dispositif de verrouillage de données. Les dispositifs de verrouillage de données comportent une entrée d'horloge destinée à recevoir le signal d'impulsions d'horloge inversé (par l'intermédiaire de l'inverseur 39). Les dispositifs de verrouillage de données 35 et 36 présentent chacun une entrée de commande connectée à une sortie d'aiguillage d'un circuit-porte ET logique 37 et 38, respectivement. TJne première entrée d'aiguillage des circuits-portes ET logiques 37, 38, est connectée à une sortie du circuit- porte OU exclusif 32 pour recevoir le signal WSP. Une seconde entrée d'aiguillage des circuits-portes ET logiques 37, 38 est connectée respectivement direc- tement et par l'intermédiaire d'un inverseur 40, à une sortie de la bascule 30 pour recevoir respective- ment les signaux WSA et WSA. Le récepteur comprend également un compteur 33 et un décodeur 34. Le compteur 33 comporte une entrée d'horloge destinée à recevoir le signal d'impulsions d'horloge inversé (par l'intermédiaire de l'inverseur 39). Le compteur comporte également une entrée de remise à zéro (R) connectée à une sortie du circuit- porte OU exclusif 32 pour recevoir le signal WSP. Le compteur compte les impulsions d'horloge fournies A son entrée d'horloge et est remis à zéro chaque fois qu'un signal WSP = 1 est reçu à son entrée de remise à zéro. Une sortie du compteur est connectée à une entrée du décodeur 34. Chaque fois après avoir compté j (14 j$ N) impulsions d'horloge, on présente la valeur j à l'en- trée du décodeur 34. Le décodeur décode cette valeur j et, sur base de cette valeur, il produit une impulsion Ej sur sa sortie Ej. Le motif d'impulsions des impul- sions E1 et E2 est illustré en (e) et (f) sur la Fig. 2. Le décodeur 34 n'accepte que des valeurs de comptage qui sont inférieures ou égales à N. Après avoir recu la valeur N, le décodeur bloque le compteur jusqu'à ce qu'il soit remis à zero par un signal WSP = 1 (c'est-à-dire après un changement du niveau du signal de sélection de mots). Le compteur est bloqué par un signal de blocage appliqué à son entrée I. Si le compteur compte moins de N impulsions d'horloge entre deux remises à zéro successives, un nombre corres- pondant d'impulsions Ej n'est pas produit. Les conse- quences en seront décrites plus loin. Les impulsions Ej sont appliquées à des premières entrées d'aiguillage de circuits-portes ET logiques respectifs 42-j qui font partie de l'élément de stockage 44. Des secondes entrées d'aiguillage des circuits-portes ET logiques 42 sont connectées à la ligne d'horloge en série 4 pour recevoir le signal d'impulsions d'horloge. Chaque circuit-porte ET logique respectif 42-j est connecté par sa sortie à une entrée de commande de sa cellule de stockage respective 41-j. Les cellules de stockage 41 sont formées par des bascules. Une entrée de données de chaque cellule de stockage est connectée à la ligne de données en série 6. On suppose à présent qu'en raison d'un chan- gement du niveau du signal de sélection de mots, le signal WSA devient égal à "0" et le signal WSP: = 1. On suppose également qu'un mot de donnée est présent dans l'élément de stockage 44, c'est-à-dire sur le bus 43. Etant donné que WSA i et que WSP = 1, une valeur logique "1" est obtenue à la sortie d'aiguillage du circuit-porte ET logique 38 et valide le dispositif de verrouillage de données 36. Sous la commande du flanc arrière de l'impulsion d'horloge du moment, le mot de données présent sur le bus 43 est chargé dans le dispositif de verrouillage de données 36. Pour être compatible avec le choix effectué pour l'émetteur (signal VISA = 1 réserv6 pour le chargement des mots de donn6es du canal audio de droite dans le registre à décalage), le dispositif de verrouillage de données 36 est réservé pour le chargement des mots de données du canal audio de droite, tandis que le dispositif deverrouillage de données 35 est réservé pour les mots de données du canal audio de gauche. Cela étant, le dispositif de verrouillage de données 35 est validé lorsque WSP = 1 et WSA = 1. Presqu'au moment même o un mot de données est charg6 dans le dispositif de verrouillage de données 3G, une impulsion E1 est produite par le décodeur 34. LTe flanc avant de l'impulsion d'horloge suivante valide le circuit-porte ET logique 42-1 et donc la bascule 41- 1. Comme mentionné dans la description de l'émetteur (Fig. 4, (c) sur la Fig. 2), le bit le plus signifi- catif (MSB) d'un mot de données à transmettre est, dans ces circonstances, présent sur la ligne de données 6. Etant donné que la bascule 41-1 est validée, le MSB est donc stock6 dans la bascule 41-1 et est sorti sur le bus 43. Le bit qui suit le MSB sera stocké, sous la commande de E2 et du flanc avant de l'impulsion d'hor- loge suivante, dans la bascule 41-2 et sorti sur le bus 43. Ce processus d'adressage sélectif des bascules se poursuit jusqu'-à ce que soit que E ait été produit et que chacun des flip-flops 41-1 à 41- contienne un bit de chacun des flip-flops 41-1 A 41-N contienne un bit de données reçu, soit que le compteur 33 ait été remis à zéro par un signal WSP = 1 suivant avant que En ait pu être produit. Sous la commande de ce signal WSP = 1 suivant, tout le processus est alors exécuté pour un mot de données suivant. Le fait que WSP = 1 puisse être produit avant que En ait pu être produit implique qu'il est possible que certaines bascules 41 ne reçoivent pas de bit de données. Cependant, ceci est sans conséquence pour le nombre de bits de données qui sont chargés dans l'un ou l'autre des dispositifs de verrouillage de données 35 ou 36. Comme le montre la Fig. 5, les bascules 41-2 à 41-N comportent une entrée de remise à zéro (R) con- nectée à la sortie d'aiguillage du circuit-porte OU exclusif 32 pour recevoir le signal WSP. Ceci implique que le flanc arrière d'un signal WSP = 1 repositionne les bascules 41-2 à 41-N et assure donc qu'un "0" logique soit présent dans les bascules 41-2 à 41-N. Ce "0" logique peut être neutralisé par un bit de données présenté à l'entrée de données de la bascule. Mais si aucun bit de données n'est présenté à la bascule parce que la bascule n'est pas validée par son Ej corres- pondant, un "0" logique est chargé à cet emplacement de bit correspondant dans le dispositif de verrouillage de données. Un mot de données à charger dans un des dispositifs de verrouillage de données 35 ou 36 sera donc, si nécessaire, complété jusqu'à un mot de données de N bits. Le récepteur peut donc accepter des mots de données de n'importe quelle longueur de mot. Si la longueur de mot du mot de données reçu est inférieure à N bits, le mot de données est complété jusqu'à un mot de données de N bits. Si la longueur du mot de données reçu est supérieure à N bits, les bits suivant le Nième bit sont ignorés. Etant donné que le bit le plus significatif est toujours reçu en premier lieu (émis en premier lieu), le fait d'ignorer le LSB (à la fin du mot de données) ne pose pas de problème. Le signal WSP n'est pas fourni à la bascule 41-1 dans cette forme d'exécution. La raison en est que dans cette forme d'exécution, le flanc arrière de WSP = 1 se présente presque simultanément avec la validation de la bascule 41-1. Si le signal WSP était alors présenté à la bascule 41- 1, une interférence se produirait entre WSP et le MSB à charger. Les bascules 41-2 à 41-N sont ramenées à l'état initial sous la commande du flanc arrière de WSP = 1 pour éviter toute interférence entre le reposi- tionnement des bascules et le chargement des dispo- sitifs de verrouillage de données. L'avantage de l'utilisation d'un élément de stockage 44 qui comprend une matrice de bascules 41-1 à 41-N est que le récepteur connaît alors toujours la position du MSB, à say dr dms la bascule 41-1. Ceci est particulièrement avantageux lorsque le récepteur agit comme un esclave et ne connaît pas le moment o un changement suivant du niveau du signal de sélection de mot se produira et, par conséquent, ne sait pas combien de bits un mot entrant contiendra. Evidemment, l'invention n'est pas l-imitée à cette réalisation particulière de l'élément de stockage 44, qui coopère avec le compteur 33 et le décodeur 34. Une variante pourrait, par exemple, comprendre un registre sélectivement adressé par un bit indicateur dans un registre à décalage. En utilisant un système audio numérique conforme à l'invention, on peut émettre des mots de données audio de longueurs différentes d'une manière continue et successivement sans perdre de temps entre des mots de données successifs par suite d'une longueur fixe dans le temps du signal de sélection de mots. Dans un système audio numérique conforme à l'invention, le laps de temps qui s'écoule entre deux changements successifs du niveau du signal de sélection de mots est variable. Le signal WSP produit, sur la base d'un changement de niveau du signal de sélection de mots, par l'émetteur et par le récepteur, valide le trai- tement de données interne de l'émetteur et du récepteur. Lorsque WSP devient égal au '"1" logique (en (d) sur la Fig. 2), le LSB d'un mot de données à déjà été transmis sur la ligne de données en série 6 (en c) sur la Fig. 2). Le registre A décalage de l'émetteur est ainsi prêt pour le stockage d'un mot de données suivant qui est chargé sous la commande de WSP = 1. Du côté du récepteur, le LSB est chargé en même temps que WSP: = 1. L'ensemble du mot de données est donc présent dans l'élément de stockage et peut ainsi être transféré sous la commande de WSP = 1 dans l'un des dispositifs de verrouillage de données 35 ou 36. Lorsque WSP: = 0, l'élément de stockage est validé pour charger le MSB du mot de données suivant. REVENDICATIONS: 1. Système de transmission de données comprenant une unité de commande (1), un émétteur (2)let un récepteur (3), l'émet- teur et le récepteur étant connectés par une ligne (6) de transmission pour la transmission en série de bits de mots de données; l'unité de commande comprend: - une horloge (21) pour fournir un signal d'impulsions d'hor- loge au système; - un générateur (24) de signal de sélection de mots comportant une première entrée d'horloge pour recevoir le signal d'impulsions d'horloge et prévu pour produire un signal de sélection de mots à deux niveaux destiné à sélection- ner, sous la commande d'un changement de niveau, un mot de données à transmettre, le générateur de signal de sélection de mots comportant une sortie de signal destinée à fournir le signal de sélection de mots, le récepteur comprend une première entrée connectée à la sortie de signal, l'émetteur comprend: -un dispositif de commande de transmission comportant une seconde entrée de signal d'horloge destinée à re- cevoir le signal d'impulsions d'horloge et une seconde entrée connectée à la sortie de signal, un dispositif de stockage pour stocker temporairement un mot de don- nées, le dispositif de stockage comportant une sortie de données connectée à la ligne de transmission, le dispositif de commande de transmission étant validé par le signal d'impulsions d'horloge pour la transmission d'un mot de données, caractérisé en ce que le générateur de signal de sélection de mots est pourvu d'un premier dispositif pour réaliser un changement de niveau dans le signal de sélection de mots à deux niveaux sous la com- mande d'une impulsion de longueur de mot qui indique le nombre d'impulsions d'horloge successives du signal d'impulsions d'horloge entre le changement de niveau à réaliser et le changement de niveau précédent, ce nombre pouvant, pour chaque impulsion de longueur de mot à produire, être sélectionné dans un jeu de nombres entiers, et le dispositif de commande de transmission est pourvu d'un second dispositif pour charger, dans le dispositif de stockage (13), sous la commande d'un changement du niveau du signal de sélection de mots, un mot de données à transmettre. 2. Système de transmission de données suivant la revendication 1, caractérisé en ce que le dispositif de commande de transmission est pourvu d'un troisième disposi- tif pour sortir à la sortie de données, un premier bit de données du mot de données chargé au moins une demi-impul- sion d'horloge plus tard que le changement de niveau reçu du signal de sélection de mots. 3. Système de transmission de données suivant la revendication 2, caractérisé en ce que le premier bit de données est le bit le plus significatif du mot de données.