Brevet FR2560441A1 — publié le 19850830

STRUCTURE DE THYRISTOR A EMETTEUR A DOUBLE COUCHE, DESTINE A LA COMMUTATION PAR TOUT OU RIEN DE TENSIONS ELEVEES. Dans certaines applications des thyristors ou structures analogues, en particulier aux relais statiques ou à la commutation de phase, il serait souvent souhaitable de pouvoir disposer d'un thyristor de grande sensibilité, de façon à autoriser une commande à bas niveau, par exemple du type électro-optique. #es structures connues de thyristors sensibles ne permettent pas de dépasser une tension Vsas ou Vdrm dépassant 600 V. L'amélioration de la tenue en tension implique une augmentaeion importante de l'épaisseur de la base N de la structure, ce qui a pour ffet de reduire le gain du transistor PNP qu'elle comporte. Comme un thyristor ne peut s'amorcer que Gi la somme des gains en ase commune des transistors PNP et NPN qui le composent est supérieure à l'unité, il en résulte lors que. l'amorçage ne peut intervenir que si le gain du transistor NPN est notablement accru. LSinvention propose d'obtenir ce résultat en utilisant une technique connue en soi dans la tecbnologie des transistors bipolaires destinée à l'amplification des signaux très faibbles, à savoir, la réalisation d'un émetteur à double couche N+, N remplaçant l'émetteur traditionnel qui comporte une seule couche N+.Il est connu que cette technique permet d'obtenir (voir, en particulier, l'article intitulé 'Nouveau dispositif bipolaire à structure à faible concentration d'impuretés d'émetteur" : IEDM Technical Digest 1971, pages 262 à 265) des gains très élevés à bas niveau, mais elle n'a jusqu'à présent été utilisée qu'avec des tensions VBE et des courants ic très faibles, par exemple 10 mA, pour des transistors bipolaires destinés à être utilisés à bas niveau (structures de transistors dites "LEZ" pour wLow Emitter Concentration"). L'invention a donc pour objet une structure de thyristor qui conserve sa sensibilité pour des tensions élevées, par exemple lorsqu'elle est alimentée par un réseau industriel de 220 Veff ou même 380 Veff, principalement caractérisée en ce que son émetteur est du type à double couche N+ N D'autres caractéristiques, ainsi que les avantages de l'invention, apparaîtront clairement à la lumière de la description ci-après. Au dessin annexé La figure 1 illustre schématiquement un premier mode d'exécution d'une structure de thyristor à double couche d'émetteur, et La figure 2 représente un deuxième mode d'exécution. La structure de la figure 1 est avantageusement réalisée au moyen du procédé suivant, donné à titre non limitatif a) on part d'un substrat 2 de silicium N faiblement dopé (par exemple 1014 A/cm3) pour tenir la haute tension, b) on effectue une diffusion P sur la face arrière, pour constituer la seconde région d'émetteur 3, c) on effectue une épitaxie épaisse de type P sur la face avant, avec une concentration en impuretés de 1017 A/cm3 par exemple, suivie d'une exo-diffusion destinée à réduire la concentration d'impuretés en surface, afin de réduire lé risque de migrations d'impuretés dans la couche N qui sera réalisée à l'étape (d).On obtient ainsi la première région de base P de la structure, d) on effectue, sur toute la surface, une épitaxie mince (quelques microns) de type N avec une concentration en impuretés de 1015 A/cm3 par exemple, e) on effectue, sur toute la face des contacts de g chet- te, une diffusion mince ou une implantation ionique de type P+, à température réduite, pour recevoir les contacts de gachette (non figurés) ; cette couche de base superficielle fortement dopée permet d'obtenir une résistance interne de base très réduite {quelques dixièmes d'ohms) ce qui garantit une très bonne tenue en dV/dt, f) on effectue localement, dans la région d'émetteur 4, une diffusion tres mince t1 micron par exemple), de type N+ {concentration : i019 A/cm3 par exemple), à température réduite1 ou une implantation ionique, g) on effectue un dépot d'oxyde de silicium Les contacts sont ensuite réalisés de façon classique. L1isolenent periphérique des deux jonctions PN est fait de manière classique et d ers artifices connus sont utilisés pour accroître la tenue en tension. Toutefois on peut aussi, indépendamment de 11 objet du brevet, effectuer un isolement du type PLANAI. Toutes les opérations critiques en surface (croissance ou dépôt d'oxyde, passivations, et autres) sont réalisées avec un très grand soin de propreté, comme indiqué dans la demande de brevet français No 82 19723. Cette technologie à double couche d'émetteur permet d'obtenir des gains bêta de l'ordre de 1000 à 1 mA, du fait qu'elle réduit le courant de recombinaison des porteurs minoritaires à travers la région de charge d'espace émetteur-base. En variante, l'opération A la figure 2, on a illustré un second mode d'exécution de la structure, consistant à réaliser des émetteurs ultraminces dopés à partir de silicium polycristallin déposé. Plus délicat à mettre en oeuvre que le procédé conforme au second mode d'exécution décrit ci-dessus, ce procédé présente, en contre-partie, les avantages suivants - il permet la réalisation d'un isolement "planar", grâce à llauto-alignement de la zone diffusée par rapport à la fenetre de diffusion, - - il permet de réduire la résistance latérale parasite de base par une couche enterrée P+, - il réduit le risque de dégradation de la couche d'émetteur N par rétro-diffusion d'ions de type P lors de l'élaboration de la couche P+. Bien qu'il fournisse une tenue en tension inférieure pour les émetteurs, celle-ci est suffisante pour le bon fonctionnement du dispositif. Le procédé sera identique à celui qui est décrit ci-dessus en ce qui concerne les opérations, a - b - c. On effectuera ensuite d - une implantation locale, sur la face avant, de bases enterrées de type P e - une deuxième épitaxie mince (par exemple 2 microns) de type N, avec par exemple une concentration en impure tés de 1015 A/cm3, effectuée sur toute la face avant, f - une diffusion mince P+ locale, effectuée au niveau des implantations locales P+ enterrées, ou une deuxième implantation ionique ;; cette opération est destinée à former des régions de prise des contacts de gâchette, g - une réoxydation mince à température réduite, avec pho togravure pour mettre à nu les régions d'émetteurs, h - le dépot d'une couche de silicium polycristallin dopé N+, puis la photogravure pour délimiter la région d'émetteur, la diffusion très mince (1 micron) de cette couche poïycristalline m+ à l'état solide, par traitement thermigue à température réduite (800 à 900 C). Cette diffusion donne la couche N de l'émetteur à double souche. les prises de contact et l'sisolement périphérique des jonctions se feront comme expliqué ci-dessus et toutes les cpdietions critiques en surface seront également xéalisées avec les précautions indiquées. Il a de soi que divers autres merdes d'exécation pourront tre imaginés, sans s'écarter de l'esprit de l'invention Revendications de brevet 1. Structure de thyristor comportant une pluralité de couches semi-conductrices de type (P), dont la première (4), la seconde (1) et la troisième (2) forment respectivement l'émetteur, la base et le collecteur d'un transistor NPN, tandis que la seconde (1), la troisième (2) et la quatrième (3) forment respectivement le collecteur, la base et l'émetteur d'un transistor PNP, caractérisée en ce que la première région (4) est à double couche N+ N- en ce qui concerne les concentrations de dopeur. 2. Structure de thyristor selon la revendication 1, caractérisée en ce que ladite région d'émetteur est réalisée par dopage à partir d'une couche de silicium polycristallin déposée dopée N+ et par diffusion très mince de cette couche à l'état solide (figure 2).