Brevet FR2554658A1 — publié le 19850510

L'invention concerne un procédé de filtrage et de détection de signaux alternatifs de fréquences eomprises dans la bande des fréquences vocales, applicable en particulier à la réception des signaux de signalisation en code multifréquences transmis sur les lignes téléphoniques du réseau commuté. Le procédé, selon l'invention, combine un dispositif de filtrage programmable pour sélectionner la fréquence détecter et un dispositif d'amplification ajustable en fonction du niveau de réception du signal de façon a régler le niveau de la fréquence à détecter à une valeur déterminée, le tout sous la commande d'un programme enregistré dans un microprocesseur. Le procédé de l'invention permet en particulier de détecter les signaux de signalisation multifréquences, en code clavier normalisé CCITT, transmis sur les lignes téléphoniques dans toute l'étendue des caractéristiques maximales et minimales rencontrées dans les réseaux téléphoniques commutés, concernant les niveaux de réception, la durée des signaux et celle des intervalles. Selon ce code clavier multifréquences normalisé CCITT, le signal émis par l'enfoncement de l'une des 16 touches du clavier téléphonique, disposées selon une matrice 4 x 4, est composé de deux fréquences, l'une particulière à la colonne, choisie dans la gamme dite des fréquences hautes, l'autre particulière a la ligne, choisie dans la gamme dite des fréquences basses, comme indiquées ci-après I Fréquences hautes en Hz Fréquences basses en Hz 1209 i 33614771633 697 1 23 A 770456 B 852 7 8 9 C 941 * o # D La normalisation définit en outre les durées d'émission de ces fréquences et des intervalles de temps minima entre les émissions de deux caractères successifs, toutes deux égales à 70 millisecondes + 10. De plus, pour tenir compte des affaiblissements en ligne, les signaux multifréquences à l'extrémité réceptrice d'une communication téléphonique doivent pouvoir être détectés dans une gamme de niveaux dont l'étendue est fixée à 40 décibels par l'Administration Française des P.T.T. Par rapport aux dispositifs spéciaux, généralement utilisés pour la détection des codes de signalisation multifréquences, le procédé de l'invention, tout en utilisant un matériel plus réduit, permet en outre de pouvoir sélectionner un signal de fréquence quelconque de la bande des fréquences téléphoniques, comme par exemple les différentes tonalités utilisées dans les réseaux té léphoniques. De plus, le dispositif de l'invention peut être très simplement aménagé pour réaliser un générateur de fréquence quelconque de la bande téléphonique. Le procédé de l'invention est particulièrement intéressant lorsque lue système qui l'utilise comprend déjà un microprocesseur qui peut ainsi recevoir le logiciel du dispositif de l'invention et en assurer les fonctions de commande. L'invention sera miteux comprise à la lecture de la description détaillée en relation avec les figures annexées dans lesquelles - la figure 1 représente le schéma bloc fonctionnel simplifié illustrant le principe de fonctionnement du procédé conforme à l'invention, - la figure 2 représente le schéma de l'amplificateur à gain variable du dispositif de la figure 1, - la figure 3 représente le schéma bloc détaillé de la chaine de filtrage du dispositif de la figure 1, - la figure 4 représente le schéma bloc détaillé des circuits de détection des signaux recueillis à la sortie de la chaine de filtrage du dispositif de la figure 1, - la figure 5 représente l'aménagement particulier du dispositif de la figure 1 pour le fonctionnement en générateur de fréquences. Selon le schéma bloc fonctionnel de la figure 1, le dispositif conforme à l'invention se compose d'un amplificateur à gain ajustable 1, d'une chaine de filtrage composée d'un filtre à capacités commutables 2 et de sa commande comprenant 1'oscillateur 3 et un diviseur de fréquences variable 4, d'un organe de lecture des signaux délivres par le filtre comprenant le détecteur de crête 5 et le convertisseur analogique/numérique 6, et d'un microprocesseur 7 qui contrôle tout le fonctionnement du dispositif. Le fonctionnement du dispositif de la figure 1, conformément à l'invention, est le suivant : le signal reçu est appliqué à l'entrée de l'amplificateur 1 et la fréquence à sélectionner est déterminée par la commande appliquée par le microprocesseur 7 au diviseur de fréquences 4; la valeur de crête de l'amplitude du signal délivré par le filtre 2, recueillie à la sortie du détecteur de crête 5, est ensuite quantifiée et numérisée par le convertisseur analogique numérique 6, puis lue par le microprocesseur 7, qui peut calculer et modifier en consequence la commande du gain de l'amplificateur 1 de façon a obtenir un niveau du signal a la sortie du convertisseur 6 correspondant à une valeur prédéterminée située au milieu de l'échelle de mesure du convertisseur 6. Dans un premier temps de fonctionnement, qui se situe aussitot après que la communication ait été etablie, selon les procédés classiques de la téléphonie, entre une extrémité émettrice capable d'émettre des signaux du code multifréquences, et l'extrémité réceptrice comportant le dispositif de l'invention, il est procédé au réglage du gain de l'amplificateur 1 selon la procédure décrite ci-après dont le déroulement n'excède pas la durée minimale des signaux du code clavier multifréquences soit 70 - 10 = 60 millisecondes. Ladite procédure consiste à l'extrémité réceptrice à rechercher la présence d'un signal de réglage, de fréquence déterminée, correspondant par exemple à la fréquence haute émise par l'enfoncement d'une touche du clavier choisie par convention d'exploitation, par application de la commande appropriee au diviseur 4 par le microprocesseur 7. Le gain de l'amplificateur 1 étant réglé à sa valeur moyenne par le microprocesseur 7 au début de l'opération, le signal a la sortie du convertisseur 6 peut présenter deux situations différentes selon que l'extrémité émettrice émet ou non le signal de réglage Dans la première situation, qui correspond au cas ot le signal de réglage n'est pas émis par l'ex trémité émettrice, aucun signal n'apparait à la sortie du convertisseur 6, le microprocesseur 7 provoque alors l'augmentation progressive du gain de l'amplificateur 1, puis, a l'expiration du délai de 60 millisecondes, relance l'opération de recherche à son début en réglant le gain de l'amplificateur 1 à sa valeur moyenne. Dans la seconde situation, qui correspond au cas où le signal de réglage est émis par l'extrémité émettrice, le signal qui apparait à la sortie du convertisseur 6 provoque, si cela est nécessaire, l'augmentation ou la diminution du gain de l'amplificateur i par le microprocesseur 7 jusqu'à ce que le signal de sortie du convertisseur 6 présente un niveau correspondant à la valeur moyenne de l'échelle de mesure du convertisseur 6, toutes ces opérations étant effectuées dans le délai maximum de 60 millisecondes. La valeur du gain obtenu en fin d'opération de réglage n'est plus modifiéedans la suite de la communication. Dans un second temps de fonctionnement dont l'objet concerne la détection des signaux multifréquences émis par l'extrémité émettrice, le microprocesseur 7 déclenche un cycle d'exploration d'une durée maximale de 60 millisecondes en appliquant successivement au diviseur 4 les commandes correspondant aux fréquences de la gamme des fréquences hautes avec deux résultats différents possibles. Dans le premier cas, aucun signal n'apparaît a la sortie du convertisseur 6 et le microprocesseur 7 déclenche a nouveau le cycle d'exploration a son début. Dans le second cas, un signal est détecté a la sortie du convertisseur 6 et le microprocesseur 7 enregistre celle des fréquences hautes qui a provoqué ledit signal de sortie, puis déclenche l'exploration de la gamme des fréquences basses en appliquant successivement les commandes correspondantes au diviseur 4 jusqu'a l'apparition d'un signal à la sortie du convertisseur 6. Le microprocesseur 7 enregistre celle des fréquences basses qui a provoqué ledit signal de sortie et, par association avec celle des fréquences hautes prEala- blement enregistrée, peut identifier le code de fréquences émis par l'extrémité émettrice. La procédure de détection des signaux multifré- quences est ensuite renouvelée pour l'identification des codes de fréquences suivants émis par l'extrémité émettrice. Selon le schéma représenté par la figure 2, l'amplificateur 1 de la figure 1 se compose d'un amplificateur opérationnel 21, d'une mémoire tampon 22 suivie d'un décodeur 23 et d'un commutateur 24 pouvant relier l'une quelconque des résistances de contre réaction 25 entre la borne de sortie 211 de l'amplificateur et sa borne d'entrée 212. Le fonctionnement est le suivant Le gain de l'amplificateur 21, déterminé par la valeur de la résistance R2, est réglé par la combinai son binaire des bits appliqués aux entrées 221 de la mémoire 22 par le microprocesseur 7 de la figure 1, ladite combinaison étant transmise par les sorties de la mémoire 22 aux entrées 231 du décodeur 23 et ayant pour effet d'activer l'une des sorties 232 qui provoque elle-même l'activation de l'entrée correspondante du commutateur 24 et corrélativement la mise en circuit de la résistance de contre réaction R2n correspondant a l'entrée activée. Le gain de l'amplificateur 21, dont l'expression est Gdb = 20 log R2 est ainsi déterminé par la valeur est de la résistance R2 sélectionnée, et le signal recueilli sur la borne de sortie 27 présente un niveau égal a- celui du signal appliqué à la borne d'entrée 26 augmenté du gain G. Sur 'le schéma de la figure 2, la combinaison binaire comprend 4 bits A, B, C, D, qui permet de sélectionner une résistance de contre réaction parmi 16 et de régler le gain de l'amplificateur entre 16 valeurs différentes. Cette configuration n'est naturellement donnée qu'à titre d'exemple, le nombre de valeurs de gain pouvant être augmenté ou réduit en -fonction du nombre de bits de la combinaison de commande. Selon le schéma représenté par la figura 3, la chaîne de filtrage, comprenant les éléments 2, 3 et 4 du dispositif de la figure 1, se compose d'un registre tampon 31, d'un diviseur de fréquences programmable 32, d'un oscillateur 33 et d'un filtre passe-bande 34. Le fonctionnement est le suivant Le filtre 34, du type a capacités commutables, est un filtre passe-bande dont la fréquence centrale fc est réglée par la fréquence d'horloge fo appliquée fo sur sa borne d'entrée 341 selon la relation fc = fn n étant un coefficient lié au type de filtre utilisé. La composante fc du signal appliqué à la borne d'entrée 342 est ainsi sélectionnée et recueillie sur la borne de sortie 343. Le réglage de la fréquence fo est réalisé dans le diviseur programmable 32 qui effectue une division de la fréquence appliquée a sa borne d'entrée 321 par l'oscillateur 33, en fonction d'une combinaison codée de commande appliquée à ses autres bornes d'entrée 322 par le registre tampon 31 qui reçoit lui-même ladite combinaison de commande du microprocesseur 7 de la figure 1 sur ses bornes d'entrées 311. Selon le schéma représenté par la figure 4, le circuit de détection comprenant les éléments 5 et 6 du dispositif de la figure 1, se compose d'un redresseur double alternance 41, d'un détecteur de crête 42, d'un convertisseur analogique numérique 43 et d'un encodeur 44. Le fonctionnement est le suivant Le signal recueilli sur la borne 343 du filtre 34 de la figure 3 est appliqué à la borne d'entrée 411 du redresseur 41. Le signal redressé est appliqué à la borne d'entrée 421 du détecteur de crête 42 qui reçoit sur son autre borne d'entrée 422 un signal d'échantillonnage fourni par le microprocesseur 7 de la figure 1. L'échantillon du signal redressé est appliqué à la borne d'entrée 431 du convertisseur 43, constitué par une série de n comparateurs d'amplitude dont seul est activé celui de ces comparateurs qui correspond à l'amplitude de l'échantillon appliqué à la borne d'entrée 431. Les n sorties 432 des comparateurs sont reliées aux entrées 441 de l'encodeur 44 qui délivre sur ses sorties 442 une combinaison codée binaire correspondant à celle des entrées 441 qui est activée par le convertisseur 43, ladite combinaison codée étant lue par le microprocesseur 7 de la figure 1. Selon le schéma représenté par la figure 5, l'arrangement du dispositif de la figure 1 pour le fonctionnement en générateur de fréquences comprend en plus des éléments 3, 4 et 7 du dispositif de la figure 1, un commutateur 52 permettant de relier la sortie 21 du filtre 2, d'une part à son entrée 22 par l'intermédiaire d'un amplificateur 51 et d'autre part a l'entrée 531 d'un amplificateur 53 dont la sortie 532 constitue la sortie du dispositif générateur de fréquences. Le fonctionnement est le suivant Par la fermeture du commutateur 52 sous le contrôle du microprocesseur 7 de la figure 1, l'ensemble constitué par le filtre 2 et l'amplificateur 51 forme un oscillateur dont la fréquence d'oscillation est déterminée par la fréquence centrale fc du filtre passe-bande 2 fixée, comme dans le dispositif de la figure 1, par la commande appliquée par le microprocesseur 7 au diviseur de fréquences 4, et la fréquence d'oscillation appliquée à l'entrée 531 de l'amplificateur 53 est recueillie à sa sortie 532 REVENDICATIONS 1) Procédé pour la détection des signaux en code clavier multifréquences utilisant un dispositif de filtrage programmable, un dispositif d'amplification ajustable, un dispositif de détection, caractérisé par le fait qu'un programme enregistré dans un microprocesseur commande le fonctionnement desdits dispositifs de façon a exécuter les différentes étapes de traitement du procédé conforme à l'invention. 2) Procédé pour la détection des signaux en code clavier multifréquences, selon la revendication 1, caractérisé par le fait que le réglage de l'amplification est effectué par la détection d'une fréquence du code d'un caractère particulier du clavier, choisi par convention, émis par l'extrémité émettrice au début de chaque communication. 3) Procédé pour la détection des signaux en code clavier multifréquences, selon l'ensemble des revendications 1 et 2, caractérisé par le fait que la sélection des fréquences du code résulte d'une exploration cyclique des fréquences dites "fréquences hautes" puis par l'exploration des fréquences dites "fréquences basses" si l'une des fréquences hautes a été détec tée. 4) Procédé pour la détection des signaux en code clavier multifréquences, selon l'ensemble de revendications 1 a 3, caractérisé par le fait qu'un dispositif diviseur de fréquence est prévu pour produire, sous la commande du microprocesseur, la fréquence de réglage du dispositif de filtrage, par division d'un signal de fréquence fixe fourni par un oscillateur. 5) Procédé pour la détection des signaux en code clavier multifréquences, selon l'ensemble des revendications 1 à 4, caractérisé par le fait qu'un dispositif est prévu pour numériser l'amplitude des fréquences sélectionnées par le dispositif de filtrage. 6) Procédé pour la détection des signaux en code clavier multifréquences, selon l'ensemble des revendications 1 à 5, caractérisé par le fait qu'un dispositif de commande binaire est prévu pour régler l'amplification à une valeur prise dans une gamme de valeurs discrètes. 7) Procédé pour la détection des signaux en code clavier multifréquences, selon l'ensemble des revendications 1 a 6, caractérisé par le fait que le dispositif diviseur de fréquence est prévu pour générer la fréquence de réglage du dispositif de filtrage de façon à sélectionner d'autres fréquences que celles du code clavier et en particulier celles correspondant aux tonalités de manoeuvre utilisées dans les réseaux téléphoniques. 8) Procédé pour la détection des signaux en code clavier multifréquences, selon l'ensemble des revendications 1 à 7, caractérisé par le fait qu'un dispositif est prévu pour relier la sortie à l'entrée du dispositif de filtrage pour le transformer en un dispositif générateur dont la fréquence est déterminée par le dispositif diviseur de fréquences sous la commande du microprocesseur.