Brevet FR2548428A1 — publié le 19850104

La présente invention a pour objet un appareil enregistreur de messages sonores dans une mémoire électronique et un appareil de reproduction de messages ainsi enregistrés. Elle trouve une application dans l'enregistrement et la diffusion d'informations de durée courte destinées à des usagers d'appareils automatiques. Une application particulière concerne la diffusion d'instructions parlées à des automobilistes le long des routes ou autoroutes. Un appareil enregistreur de messages sonores dans une mémoire élactronique, se présente classiquement comme représenté sur la figure 1. Il comprend un organe 10 apte à convertir le message à enregistrer en un signal électrique analogique (il s'agit en général d'un microphone), un filtre passe-bas 12 recevant ce signal analogique et délivrant un signal filtré, un convertisseur analogique-numérique 14 recevant le signal filtré et délivrant un signal numérique formé de multiplets de n éléments binaires ou bits, et enfin une mémoire 20 possédant des zones aptes à mémoriser chacun de ces multiplets. Cette mémoire possède n entrées de données 20ed, une entrée d'adressage 20ad et une entrée de commande 20c.L'appareil comprend encore un circuit de commande d'écriture en mémoire 22 qui est relié à l'entrée de commande 20c et à l'entrée d'adressage 2ad. Le fonctionnement d'un tel appareil est le suivant. Le signal sonore est tout d'abord transformé en signal électrique par l'organe 10, puis il est filtré. En général, le filtre 12 possède une largeur de bande de 3600 Hz, conformément aux normes téléphoniques. Mais naturellement d'autres valeurs sont possibles. La conversion en numérique effectuée dans le circuit 14 consiste en un échantillonnage du signal, puis en un codage en numérique de l'amplitude de chaque échantillon. Si l'on a effectué un filtrage à 3600 Hz, on adopte en général une fréquence d'échantillonnage d'environ 8000 Hz. Le codage s'effectuant généralement sur 8 bits (les multiplets sont alors des "octets") on obtient 8000x 8 64000 bits par seconde. La mémoire 20 stocke ces bits dans ses différentes zones mémoires, lesquelles sont adressées par le circuit 22.La capacité de la mémoire doit être de 64 000 x T bits, si T est la durée du message (ou 8000 T octets si lton considère des blocs de 8 bits). Pour reproduire le message sonore ainsi enregistré, on utilise un appareil tel que celui qui est représenté sur la figure 2. Cet appareil comprend une mémoire 30 dans laquelle sont stockés des multiplets de n éléments binaires, cette mémoire possédant n sorties de données 30sd, une entrée d'adressage 30ad et une entrée de commande 30c. Un circuit de commande de lecture 32 est relié à l'entrée de commande 30c et à l'entrée d'adressage 30ad de la mémoire. Un convertisseur numérique-analogique 34 reçoit les données numériques lues dans la mémoire et délivre un signal analogique. Un filtre passe-bas 36 reçoit ce signal analogique et délivre un signal filtré. Enfin un organe 38 convertit le signal électrique filtré en un signal sonore, cet organe étant généralement un haut parleur. Le fonctionnement de cet appareil est symétrique de celui de l'enregistreur de la figure 1. On observera que le débit d'information numérique est le même, à savoir 64000 bits par seconde dans l'exemple considéré. C'est justement ce débit que se propose de réduire l'invention afin de simplifier les organes de mémorisation et, en conséquence, améliorer le rapport qualité/prix de l'équipement. A cette fin, l'invention propose d'utiliser, dans l'enregistreur, comme convertisseur analogique-numérique, un circuit qui est un modulateur delta adaptatif (en terminologie anglo-saxonne 1,Continuously Variable Slope Delta" ou "CVSD") et, dans l'appareil de reproduction, comme convertisseur numérique-analogique, un déitodulateur delta. Bien que connus en soi, ces deux circuits seront d'abord décrits, en liaison avec les figures 3 et 4. Le modulateur delta 40 de la figure 3 comprend un comparateur de tension 42 à deux entrées, l'une 421 recevant la tension analogique Vea à convertir et l'autre 422 une tension d'intégration Vi, un échantillonneur 43 relié à la sortie du comparateur 42 et commandé par des impulsions d'horloge H, un intégrateur 44 jouant le rôle de générateur de tension en forme de rampe, cet intégrateur recevant sur une première entrée 441 le signal délivré par le circuit 44 et validé par l'échantillonneur 43 et délivrant une tension Vi appliquée sur la seconde entrée 422 du comparateur 42. Le modulateur 40 comprend encore un détecteur de coïncidence 45 et un contrôleur de gain 46 dont l'entrée est reliée au détecteur 45 et la sortie à une deuxième entrée 442 de l'intégrateur 44. Le signal de sortie Vsn est le signal numérique de conversion. Le fonctionnement de ce circuit est illustré par la figure 5, qui montre l'évolution des tensions d'entrée analogique Vea, d'intégration Vi et de sortie numérique Vsn. Tant que Vea est supérieure à Vi, la sortie du comparaSteur est à un niveau haut, qui est pris comme "1" logique. Le basculement du comparateur 42 s'effectue lorsque la tension Vi rattrape Vea. La sortie tombe alors à un niveau bas, pris comme "O" logique. La pente de l'intégrateur est alors inversée et Vi repasse sous Vea. Le niveau logique de sortie du comparateur repasse alors à "1" et le processus recommence. La rampe d'intégration suit ainsi le signal-d'entrée et l'on obtient une suite d'états 0 et 1 qui caractérise le signal d'entrée analogique. Le rôle de l'échantillonneur 43 est de valider le signal de comparaison issu du comparateur 42 à des instants définis par les impulsions d'horloge H, Le rôle des circuits 45 et 46 est de minimiser l'erreur de codage dans le cas des signaux analogiques à grande dynamique ou à variation d'amplitude importante. Le circuit 45 détecte l'apparition d'une suite d'états logiques successifs identiques (par exemple 4) et commande alors au contrôleur de gain 46 de modifier la pente des rampes de tension d'intégration, ce qui permet une poursuite plus efficace du signal d'entrée. La conversion en analogique d'un signal numérique tel que Vsn s'effectue par un circuit 50 tel que celui qui est représenté sur la figure 4. Un tel circuit comprend un échantillonneur 51 qui reçoit un signal d'entrée numérique Ven et qui est commandé par un signal d'horloge H, un intégrateur 52 dont une entrée 521 reçoit les signaux échantillonnés par 51 et dont la sortie délivre une suite de rampes qui constitue le signal de sortie analogique Vsa. Par ailleurs, un détecteur de coincidence 54 relève l'apparition d'une suite d'états logiques identiques (par exemple 4) et commande,à travers un contrôleur de gain 56 relié à une deuxième entrée 522 de l'intégrateur 52, le changement de pente de ce dernier. Si l'on utilise, dans de tels circuits, une fr6- quence d'horloge H de 16 000 Hz, on obtient un échantillonnage largement suffisant pour un signal limité a 3600 Hz et le débit numérique n'est que de 16000 bits par seconde, soit quatre fois moins qu'avec la solution antérieure précédemment décrite. C'est ce que propose d'utiliser l'invention. On observera que le modulateur delta délivrant des données binaires en série, il conviendra d'utiliser un registre à décalage à entrée série et sorties parallèles pour pouvoir diriger convenablement ces données vers la mémoire d'enregistrement, puisque celle-ci comprend des entrées de données parallèles. De même, et symétriquement, la mémoire de l'appareil d'enregistrement délivrant des données en parallèle, on disposera un registre a décalage à entrées parallèles et à sortie série avant le démodulateur delta. Il y a donc une adaptation des appareils a faire pour mettre en oeuvre le principe de l'invention. De toute façon, on comprendra mieux les caractéristiques de l'invention après la description qui va suivre, qui se réfère à des dessins annexés sur lesquels La figure 1, déjà décrite, représente la structure générale d'un appareil enregistreur de messages sonores dans une mémoire électronique La figure 2, déjà décrite, représente la structure générale d'un appareil de reproduction de messages enre gistrés avec l'appareil de la figure 1 La figure 3, déjà décrite, représente un modulateur delta La figure 4, déjà décrite, représente un démodulateur delta La figure 5, déjà décrite, illustre la forme des signaux impliqués dans les modulateur et démodulateur précédents La figure 6 représente le schéma d'un appareil enregistreur selon l'invention La figure 7 représente le schéma d'un appareil de reproduction selon l'invention La figure 8 représente un mode particulier de réalisation d'un appareil de reproduction selon l'invention. On reconnaît sur la figure 6 les organes et blocs déjà illustrés sur la figure 1, à savoir le microphone 10, le filtre passe-bas 12, le convertisseur analogique-numérique 14 et la mémoire 20. Conformément à l'invention, le convertisseur analogique-numérique 14 comprend - un modulateur delta 40 à une entrée recevant le signal issu du filtre 12 et à une sortie délivrant un signal formé d'éléments binaires en série, conformément aux explications données plus haut à propos des figures 3 et 5, - un convertisseur série-parallèle constitué par un registre à décalage 60 à une entrée série de données 60ed, laquelle est reliée à la sortie du modulateur delta 40, et à n sorties parallèles, ces sorties étant reliées aux n entrées de données de la mémoire (dans le cas illustré n = 8). Ce registre à décalage possède encore une entrée de commande de décalage 60cd et une entrée de commande de sortie 60cs. Le convertisseur 14 comprend encore une horloge 62 délivrant des impulsions ayant une certaine fréquence EH, ces impulsions commandant le modulateur delta et étant appliquées à l'entrée 60cd du registre 60, pour commander le décalage des données dans celui-ci. L'horloge 62 alimente en outre un diviseur de fréquence 64 par n (ici par 8), dont la sortie est reliée à l'entrée 50cs du registre 60 pour la commande de l'extraction des données du registre, octet par octet. La sortie du diviseur commande aussi l'écriture en mémoire, par l'entrée 20c de celle-ci. Sur la figure 7, on reconnaît des organes et blocs déjà illustrés sur la figure 2, à savoir la mémoire 30, le convertisseur numérique-analogique 34, le filtre passe-bas 36 et le haut parleur 38. Conformément à l'invention le convertisseur numérique-analogique 34 comprend - un convertisseur parallèle-série constitué par un registre à décalage 70 à n entrées parallèles 70ed reliées aux n sorties de données de la mémoire (en l'occurrence n = 8) et à une sortie-série 70 s, - un démodulateur delta 50 à une entrée reliée à la sortie du registre à décalage 70 et à une sortie reliée au filtre passe-bas 36, - une horloge 72 délivrant des impulsions à la fréquence FH utilisée à l'enregistrement, un diviseur de fréquence 74 par n, (ici n = 8), délivrant des impulsions commandant la lecture de la mémoire 30 par l'entrée de commande 30c.Par ailleurs, l'horloge 72 est reliée à l'entrée 70cd, qui commande le décalage des données dans le registre 70. De cette manière, l'écriture en mémoire 20 et la lecture en mémoire 30, s'effectuent toutes deux à la même fréquence FH/n, soit, dans le cas d'octets, à la fréquence FH/8. Le schéma de la figure 7 peut se traduire, dans la pratique, par des modes de réalisations variés dont un exemple est illustré sur la figure 8. L'appareil est piloté par un microcalculateur 80 relié à des conducteurs (ou bus) de données 82, d'adresses 84 et de contrôle 86. Plusieurs blocs mémoire 301, 302 sont connectés à ces bus. Par ailleurs, le microprocesseur est relié au démodulateur 50, lequel est connecté à un filtre passe-bas 36, à un amplificateur 37 basse fréquence de quelques watts de puissance, puis au haut parleur 38. Un dispositif d'entrée-sortie 88 complète l'ensemble. Les mémoires 3 1 302 peuvent être du type REPROM (mémoires mortes reprogrammables) et non volatiles. Une coupure d'alimentation n'amène donc aucune perte d'information. Une mémoire peut posséder une entrée-sortie de données à 8 fils (cas d'un fonctionnement en octets) une entrée d'adressage à 11 ou 12 fils (suivant la capacité de la mémoire) et une ou deux entrées de sélection. Le micro-calculateur 80 possède une mémoire de type REPROM qui contient un programme d'instructions. Ce microcalculateur remplit quatre fonctions principales 1. Il réalise la conversion parallèle-serie des informations numériques qui proviennent des mémoires 3C1 302..., à travers le conducteur de données 84, 2. Il joue le rôle de temporisateur -(cas de messages répétés). 3. Il constitue un organe interface intelligent avec le monde extérieur, et est capable d'interpréter la demande de l'utilisateur et de commander en ccnséquence la diffusion du message parlé choisi. 4. Il fournit le signal d'horloge de fréquence (FH) nécessaire à l'appareil. La conversion parallèle-série s'effectue à la fréquence de FH de la manière suivante Le microcalculateur 80 dépose sur le conducteur d'adresses 82 un groupe de 11 ou 12 bits représentant, en code binaire, une adresse pour les mémoires 301, 302 ; il reçoit, par le conducteur de données 82, un octet représentant l'information numérique adressée ; il place cet octet dans un registre à décalage à entrées parallèles, en sortie duquel, au rythme FH de l'horloge, il récupère, sous forme série, l'information numérique souhaitée. L'organe d'entrée-sortie 88 signale au nicrocalculateur 80 quel est celui des messages enregistrés que l'utilisateur désire écouter t des que ce message est disponible, le microcalculateur 80 lit ,suer le conducteur de données 82, la valeur en binaire du repère du message choisi. Le microcalculateur lui fait correspondre un couple d'adresses, début et fin d'une zone de mémoire. La diffusion du message consiste à adresser séquentiellement toute cette zone. Les mémoires REPROM 301, 302 etc... peuvent être remplies par les données constituant le message de la manière suivante. Dans un appareil enregistreur tel que celui qui a été décrit à propos de la figure 6, la mémoire 20 peut être un programmateur de mémoires REPROM. Un tel programmateur comprend une mémoire vive, ou RAM (mémoire à accès direct ou "Random Access Memory"). Le message à enregistrer est d'abord mémorisé dans la mémoire RAM. Puis il est transféré de la mémoire RAM dans une mémoire REPROM. Cette opération est effectuée par le programmateur, qui traite une seule mémoire REPROM à la fois. Dans chaque mémoire REPROM on enregistrera deux secondes de parole, ou plus, suivant le type de REPROM utilisé. L'intérêt de cette méthode d'enregistrement est sa simplicité et son coût modique. Sa mise en oeuvre trouve un champ d'application privilégié dans la production en petite série. REVENDICATIONS 1. Appareil enregistreur de messages sonores dans une mémoire électronique, du genre de ceux qui comprennent : un organe (10) apte à convertir le message à enregistrer en un signal électrique analogique, un filtre passe-bas (12) recevant ce signal analogique et délivrant un signal filtré, un convertisseur analogique-numérique (14) recevant le signal filtré et délivrant un signal numérique formé de rultiplets de n éléments binaires, une mémoire (20) possédant des zones aptes à mémoriser chacun de multiplets et possédant n entrées de données (20 ed), une entrée d'adressage (20 ad) et une entrée de commande (20c), un circuit (22) de commande de l'écriture en mémoire relié à l'entrée de commande (20c) de celle-ci et à l'entrée d'adressage (20 ad), cet enregistreur étant caractérisé en ce que le convertisseur numériqueanalogique (14) comprend - un modulateur delta (40) à une entrée recevant le signal filtré et à une sortie délivrant un signal formé d'éléments binaires en série, - un convertisseur série-parallèle constitué par un registre à décalage (60) à une entrée série (60 ed) reliée à la sortie du modulateur delta (40) et à n sorties parallèles, ces sorties étant reliées aux n entrées (20 ed) de donnée de la mémoire (20) - une horloge (2) délivrant des impulsions ayant une certaine fréquence (FH), ces impulsions commandant le modulateur delta (40) et le registre à décalage (60), cette horloge alimentant en outre un diviseur de fréquence par n (64), leque commande l'extraction des données du registre à décalage (60) par ses n sorties parallèles et l'écriture en mémoire (20). 2. Appareil selon la revendication 1, caractérisé en ce que les multiplets sont des octets (n = 8). 3. Appareil de reproduction de messages sonores, ayant fait l'objet d'un enregistrement dans une mémoire à l'aide d'un appareil enregistreur conforme à la revendication 1, cet appareil de reproduction étant du genre de ceux qui comprenne une mémoire (30) dans laquelle sont stockés des multiplets de n éléments binaires, cette mémoire possédant n sorties de données (30 sd), une entrée d'adressage (30 ad) et une entrée de commande (30c), un circuit (32) de commande de lecture de la mémoire relié à l'entrée de commande (30c) et à l'entrée d'adressage (30 ad), un convertisseur numérique-analogique (34) recevant les données numériqueslues dans la mémoire (30) et délivrant un signal analogique, un filtre passe-bas (36) recevant ce signal analogique et délivrant un signal filtré, un organe (38) apte à convertir le signal filtré en un message sonore, cet appareil étant caractérisé en ce que le convertisseur numérique-analogique (34) comprend : - un convertisseur parallèle-série constitué par un registre à décalage à n entrées parallèles (70 ea) reliées aux n sorties de données (30 sd) de la mémoire (30) et à une sortie-série (70 s), - un démodulateur delta (50) à une entrée reliée à la sortie (70s) du registre à décalage (70) et à une sortie reliée au filtre passe-bas (36)r - une horloge (72) délivrant des impulsions ayant une fréquence yFH) égale à la fréquence écriture en mémoire utilisée dans l'appareil enregistreur, ces impulsions commandant la sortie des données du registre à décalage (70) et le démodulateur delta (50), ces impulsions alimentant en outre un diviseur de fréquence par n (74) lequel commande la lecture de la mémoire par l'entrée de commande (30c). 4. Appareil selon la revendication 3, caractérisé en ce que l'horloge (72), le diviseur (74) et le registre à décalage (70) sont parties intégrantes d'un microcalculateur (80). 5. Appareil selon la revendication 4, caractérisé en ce que la mémoire(30) est constituée de plusieurs mémoires de type REPROM reliées au microcalculateur par des bus de données et d'adresses.