Brevet FR2556907A1 — publié le 19850621

La présente invention concerne un circuit d'extrac- tion de synchronisation ou de signaux d'horloge, destiné à un répéteur de signaux numériques, notamment mais non exclusivement destiné à un système de télécommunications optiques sous-marines. La demande de brevet britannique n 82.21 908 dé- crit un circuit d'extraction de signaux d'horloge destiné à un répéteur optique, comportant un circuit résonateur ou bouchon passif excité par un signal d'horloge extrait du courant de données reçues.La figure 1 est un diagramme synoptique du circuit régénérateur. La figure 1 représente un module régénérateur destiné à un répéteur correspondant à un sens de transmis- sion (de gauche à droite). Un autre module analogue est utilisé pour l'autre sens de transmission (non représenté). Les modules régénérateurs sont alimentés par une source de courant constant de ligne, placée à une station terminale. La lumière reçue est détectée par une photodiode à avalanche 10 au silicium polarisée afin qu'elle donne un signal électrique de sortie qui varie linéairement avec le niveau lumineux reçu. Le signal est traité dans un préamplificateur 11, un amplificateur 12 et un filtre correcteur 13. L'information de resynchronisation est tirée par un circuit 15 du courant de données et elle repose sur l'utilisation de l'extraction d'un signal d'hor- loge du courant de données, à 320 MHz dans ce mode de réalisation. Un circuit 14 de réglage automatique de gain assure la présence d'un signal de données de niveau fixe à la sortie de l'amplificateur 12. Un circuit 16 de décision et de resynchronisation compare l'impulsion de données à une tension de référence au flanc croissant de chaque impulsion d'horloge et il interprète l'impulsion de données comme étant zéro ou un et resynchronise les données régé- nérées. Un laser 17 à arséniure de gallium et d'aluminium, travaillant à 1,3 pm, est utilisé comme émetteur et est com- mandé par un modulateur 18 par des données non-retour à zéro. De même, les données reçues sont du type non-retour à zéro. Le circuit 15 d'extraction de synchronisation retire une information d'horloge ou de synchronisation du courant de données reçues, l'information étant utilisée pour la commande d'un circuit résonant passif. Avec ce type de dessins de bits utilisés dans ce circuit, la teneur en signaux d'horloge varie de 16 à 18 dB si bien qu'une précision de 1 sur 10Ti est nécessaire sur les signaux d'horloge. Comme la teneur en horloge varie dans cette large gamme, un générateur passif d'horloge piloté par le signal extrait d'horloge peut avoir tendance à présenter une diminution en amplitude. Ainsi, dans le cas d'un signal du type nonretour à zéro, la teneur en signaux d'horloge des données reçues varie avec le dessin; par exemple 10101010, 10101010 est un signal ayant une teneur maximale en données d'horloge. 11111111, 00000000 est un signal ayant une teneur en signaux d'horloge bien inférieure. Le circuit 15 d'extraction de synchronisation (horloge) décrit dans la demande précitée de brevet extrait le contenu d'horloge de ces divers signaux et transmet une puissance presque constante à un- filtre qui sélectionne en réalité le signal à la fréquence d'horloge. La présente invention a pour objet un circuit perfectionné d'extraction de signaux d'horloge. Plus précisément, l'invention concerne un circuit d'extraction de signaux d'horloge d'un signal modulé par impulsion codée du type non-retour à zéro, comprenant un filtre de sélection de la fréquence d'horloge dans le signal reçu de données, et un amplificateur du signal choisi; le circuit se caractérise par l'incorporation de plusieurs sections analogues d'amplificateur montées en cascade (étage 2, étage 3, étage 4, étage 5, etc.) formees par un circuit intégré (figure 4), et en ce que les tensions de décalage d'une section d'amplificateur sont réduites au minimum par utilisation d'une réaction sélective locale (étage 3, etage 6, etc.). L'invention concerne aussi un régénérateur numé- rique destiné à régénérer le signal d'un système de trans- mission numérique optique, comprenant un détecteur lumineux d'entrée, un amplificateur principal du signal électrique tiré du détecteur, un circuit de décision et de resynchroni- sation connecté afin qu'il reçoive le signal amplifié, un dispositif de transmission de lumière destiné à former un signal de sortie de lumière représentatif du signal provenant du circuit de décision et de resynchronisation ce régénérateur se caractérise par un circuit d'extraction d'horloge du type précédent, destiné à synchroniser le circuit de décision et de resynchronisation. D'autres caractéristiques et avantages de l'inven- tion ressortiront mieux de la description qui va suivre, faite en référence aux dessins annexés sur lesquels: la figure 1 est un diagramme synoptique d'un régénérateur de signaux numériques optiques destiné à un système de télécommunications sous-marin tel que décrit dans la demande précitée de brevet; la figure 2 est une forme d'onde de tension du signal numérique, au point A du circuit de la figure 1; la figure 3 représente un circuit amplificateur comprenant une paire à réaction, ce circuit permettant l'explication de l'invention; la figure 4 est un schéma d'un circuit d'extrac- tion de signaux d'horloge selon un mode de réalisation de l'invention, pouvant être utilisé comme circuit 15 de la figure 1; la figure 5 représente un détail du circuit It L i 1 i i n ie d; la figure 6 est un schcma ci'un autre étage amplifi- cateur à transistor utilisé pour l'explication du fonction- nement du circuit de la figure 4; les figures 7 et 8 sont des formes d'onde de tension observées dans le circuit de la figure 4 e et la figure 9 est un circuit résonateur qui peut être utilisé dans le circuit de la figure 4. On se réfère maintenant à la figure 1; on suppose que les données redressées 10101010 qui apparaissent au point A de la figure 1 sont transmises à un filtre et sont telles que représentées sur la figure 2, et le contenu d'horloge correspond à environ 424 mV de crête à crête ou - 3,5 dBm à 50 ohms. Ces valeurs supposent que les données subissent une limitation rigoureuse en largeur de bande si bien que les données 10101010 apparaissent pratiquement sous forme d'une onde sinusoïdale à la moitié de la fréquence d'horloge. Lorsque le filtre F à ondes acoustiques de surface présente une perte de 29 dB, lorsqu'un limiteur à diode de silicium constitue le redresseur 15, et lorsqu'un dessin 11110000 doit être traité, il faut un gain de tension de 52 dB à la fréquence d'horloge. Le signal d'horloge dans cet amplificateur a été séparé de ses données si bien que la stabilité de phase avec le temps et la température est primordiale. Le circuit dit "à puissance constante" de la demande précitée de brevet met en oeuvre le fait que les impulsions de données sont raisonnablement rectangulaires si bien que les impulsions créées à partir des flancs antérieurs peuvent provoquer la décharge d'un condensateur chargé par une source de courant constant. Cependant, les essais de rétrécissement des flancs antérieurs des impulsions ayant subi une limitation de bande ont tendance à introduire une importanteinstabilité de la base de temps. On a essayé plusieurs types d'accords de trans- ducteurs à ondes acoustiques de surface. On a constaté que l'accord économisait plus de 20 dB de gain, mais la distorsion de la bande passante due à la réponse à triple transit est difficile à maîtriser. A 325 MHz, il est très difficile de réaliser un amplificateur ayant une faible impédance d'entree ou ayant une impédance élevée d'entrée. Les transducteurs à ondes acoustiques de surface ont une résistance dans une large plage. Cela signifie que le facteur efficace Q d'accord du transducteur est difficile à maîtriser et une grande quantité du gain du circuit passif doit être abandonnée. La distorsion de la bande passante pose un problème à cause des filtres d'horloge qui doivent permettre l'utilisation de bandes latérales en modulation de fréquence pour les tonalités de surveil- lance. L'invention a pour objet l'obtention d'un gain élevé à la fréquence d'horloge, lorsque "l'économie sur le gain" n'est pas possible. Le procédé classique serait l'accord de l'amplificateur avec des enroulements, mais ceci rend coûteuse l'intégration. Cela signifie aussi que l'amplificateur doit utiliser le nombre minimal de composants récepteurs L ou C, car il doit se trouver en dehors du circuit intégré. Il est très souhaitable d'utili- ser des circuits équilibrés, si bien que deux condensateurs de couplage sont nécessaires pour l'arrêt du courant continu dans les étages montés en cascade. L'amplificateur à paire à réaction représenté sur la figure 3, qui est déséquilibré par raison de simplicité, est habituellement utilisé dans les applications à haute fréquence, car il assure une polarisation automatique et donne le plus grand produit gain-largeur de bande. Cet amplificateur a tendance à ne pas être optimal: (a) La réaction négative détruit le gain qui pour- rait être utilisé utilement pour l'augmentation de la limitation. (b) La réaction a tendance à maintenir une réponse plate (elle ne peut pas être conformée sans introduction d'enroulement ou de condensateur ou des deux), mais une réponse plate n'est pas voulue; le gain hors de la bande introduit du bruit et une instabilité de la base de temps. (c) La réaction de boucle aplatit la caractéris- tique de l'amplificateur en partie à cause de la modifica- tion de phase avec la fréquence du fait de la réaction. De cette manière, la phase du gain externe dépend de l'am- 255690r plitude du gain de la boucle. Ce dernier change avec la température si bien que les amplificateurs d'horloge de réaction de boucle ont tendance à être plus sensibles à la température que les amplificateurs n'utilisant pas de réaction de boucle. (d) Le montage en série d'amplificateurs à réac- tion de boucle qui se polarisent automatiquement, sans condensateur d'arrêt de courant continu, est difficile. Le circuit amplificateur représenté sur la figure 4 évite la réaction de boucle et il est destiné à donner une réaction locale minimale à la fréquence d'horloge. De nombreux étages peuvent être montés en cascade. Le gain résultant est conformé par trois condensateurs Z, ou la capacité interne des transistors peut être utilisée comme représenté sur la figure 5. Un exemple d'appareil met en oeuvre des transis- tors de type BFR 90. Dans les étages amplificateurs, des résistances de 100 ohms sont utilisées comme résistances d'arrêt de base telles que r, afin qu'elles simulent la résistance élevée de base des transistors tels que t de l'arrangement logique non affecté. Les résistances d'émet- teur r sont par exemple de l'ordre de 400 ohms dans la e section 1, 800 ohms dans les sections 2, 4, 6 et 8, 400 ohms dans les sections 3 et 6 et 2,4 kS2 dans la section 7. Un transistor important dans l'arrangement logique non affecté a donné 2,5 pF. Un mode de réalisation a repré- senté un gain maximal très plat à la fréquence d'horloge, à 25 dB audessous à 50 MHz et environ 20 dB au-dessous à 600 MHz. La configuration passe-bande d'ondes acoustiques de surface était pratiquement la même que celle qui était donnée par la mesure à 50 ohms dans un analyseur de circuit. On se réfère maintenant à la figure 1 des dessins qui représente le circuit d'entrée du filtre F qui comporte un circuit redresseur 20 (figure 1), c'est-à-dire un circuit non linéaire qui déforme le signal afin qu'il crée la fréquence d'horloge à partir des données: cette fréquence d'horloge est très faible et s'accompagne de nombreux signaux indésirables. Le filtre F à ondes acoustiques de surface sélectionne la fréquence d'horloge et introduit aussi des pertes si bien que le signal transmis à l'étage 1 de l'amplificateur est encore plus faible. Le premier étage de l'amplificateur de la figure 4 est un étage équi- libré à base à la masse et ainsi le filtre à ondes acous- tiques de surface travaille avec une impédance faible mais qui n'est pas bien définie. L'étage 1 travaille aussi comme régulateur de tension continue équilibré donnant, à son collecteur, une tension continue E qui, comme indiqué sur la figure 6, est donnée parla formule suivante c b A(1+ -) A A i0A Fi E = V A + d 0 A-1-B = A - B A + B dans laquelle: c> A = a(1 + B) (1 + d + c d B = b(1 + B) (1 + d) B = le gain en courant = courant utilisé pour la polarisation de l'étage suivant soit 40 xA dans un exemple a = 200 P b = 620 c = 7500, B81 iO 40 pA V 0, 7775 V (moyenne de deux étages d'entrée équilibrés) A devient égal à 48 018 B devient égal à 52 834 et E atteint 3,830 V lorsque la moyenne mesurée des collecteurs équilibrés du circuit est de 3,834 V L'étage 2 est un circuit tampon à charge d'émet- teur donnant une faible perte de tension à la fréquence d'horloge et créant, à son émetteur, une tension continue de (E-v) volts. Les deux circuits à charge d'émetteur constituant la paire équilibrée n'ont pas des configurations identiques à la sortie. L'un a tendance à être déformé vers la gauche et l'autre vers la droite. La meilleure réponse est obtenue d'une phase à la suivante. L'étage 3 est une paire à persis- tance ayant une section en z comprenant une impédance capacitive de conformation de gain en sortie. La valeur optimale de Z est d'environ 10 pF. Deux transistors (figure ) du circuit intégré sont utilisés pour l'obtention de Z. Une certaine perte de gain transversal apparaît du fait du manque de capacité. En courant continu, l'étage 3 a des charges égales d'émetteur et de collecteur et des tensions de décalage ne- sont donc pas amplifiées, E-2v est créé aux émetteurset 6-E+2v est créé aux collecteurs. Cette opération est répétée. Les étages 2 et 3 forment une section qui est montée trois fois en cascade (étages 4 et 5, 6 et 7, 8 -et 9). Dans l'étage 5, la tension originale créée de façon continue E est produite aux collec- teurs indépendamment de v. L'étage 7 a des charges inégales d'émetteur et de collecteur car il est prévu qu'une limitation de tension alternative soit assurée. Les collecteurs de cet étage sont nominalement à une tension: V - E + V 4 2 Dans un appareil réalisé avec des composants discrets, les deux tensions de collecteurs étaient 5,457 et ,438 à la place de la valeur calculée de 5,430 V. L'action de limitation dépend de la valeur de la résistance R utilisée: R = 100 donnent une onde à partie supérieure aplatie (figure 7) R = 0 2 donne une onde sinusoidale déformée (figure 8). Si une bobine d'arrêt est montée entre X et Y, le signal de sortie augmente -à 1,6 V, de crête à crête, et la distorsion qui a lieu est moindre. Les signaux de sortie équilibrés OP1 et OP2 de l'étage 9 parviennent au circuit 16 de décision et de resynchronisation de la figure 1 et les signaux de sortie symétriques OP3 et OP4 de l'étage 10 alimentent le circuit 19 de surveillance. Le circuit amplificateur décrit précédemment peut utiliser un enroulement limiteur accordé par la capa- cité parasite, essentiellement celle des deux transistors utilisés comme diode de limitation. Dans un tel amplifica- teur, le seul composant qui n'est pas à l'intérieur du circuit intégré est l'enroulement réglable. L'appareil réalisé donne des ondes sinusoïdales très propres. L'enrou- lement est connecté aux bornes X et Y et il est tel que représenté sur la figure 9 des dessins. I1 comprend un câble coaxial semi-rigide de cuivre 50 qui résonne à 160 Mbits (deux spires) ou 325 Mbits (une spire) suivant le circuit. le conducteur externe de cuivre 51 est connecté par la liaison 52 au conducteur interne 53. L'énergie est introduite dans le circuit accordé par les connexions X et Y reliées au conducteur externe aux emplacements représentés. Des diodes limitatrices D1 et D2 sont connectées dos à dos en parallèle aux bornes du résonateur. La résis- tance R a une valeur égale à zéro lorsque le résonateur de la figure 9 est connecté. 255690? REVENDICATIONS 1. Circuit d'extraction du signal d'horloge d'un signal modulé par impulsions codées du type non-retour à zéro, le circuit comprenant un filtre (F) destiné à sélec- tionner la fréquence d'horloge à partir du signal reçu de données, et un amplificateur (12) destiné à amplifier le signal choisi, caractérisé en ce qu'il comprend plusieurs sections semblables d'amplificateurs montées en cascade (étage 2, étage 3, étage 4, étage 5, etc.) formées par un circuit intégré (figure 4), et les tensions éventuelles de décalage, dans une section d'amplificateur, sont réduites au minimum par utilisation d'une réaction locale sélective (étage 3, étage 6, etc.). 2. Circuit selon la revendication 1, caractérisé en ce que la sélectivité de la réaction locale est assurée par des transistors du circuit intégré (étage 3, étage 6) utilisés comme condensateurs. 3. Circuit selon la revendication 1, caractérisé en ce que la première section (étage 1) comporte un étage équilibré d'entrée à base mise à la masse, introduisant une faible impédance d'entrée. 4. Circuit selon la revendication 1, caractérisé en ce qu'une section (étage 2) comporte un circuit tampon équilibré à charge d'émetteur. 5. Circuit selon la revendication 4, caractérisé en ce que l'étage tampon (étage 2) est suivi d'une paire équilibrée à rémanence (étage 3) ayant une section en r en sortie. 6. Circuit selon la revendication 5, caractérisé en ce que la paire à rémanence (étage 3) a des charges égales d'émetteur et de collecteur si bien que les tensions continues de décalage ne sont pas amplifiées. 7. Circuit selon l'une des revendications 5 et 6, caractérisé en ce que la section en iT comprend une impédance capacitive (Z) de conformation de gain. 8. Circuit selon la revendication 1, caractérisé en ce que le filtre (FD) est un filtre à ondes acoustiques de surface. 9. Circuit selon la revendication 1, caractérisé en ce qu'il comprend un circuit résonant monté aux bornes d'une sortie (X, Y) de l'une des sections (étage 7) près de la sortie de l'amplificateur. 10. Circuit selon la revendication 9, caractérisé en ce que le circuit résonant comprend un câble semi-rigide (50) donnant la plus grande partie de l'inductance et de la capacité du circuit résonant. 11. Circuit selon l'une des revendications 9 et 10, caractérisé en ce qu'il comprend les diodes limitatrices (Dl, D2) montées aux bornes du circuit résonant. 12. Régénérateur numérique destiné à régénérer le signal dans un circuit de transmission numérique optique, comprenant un détecteur de lumière d'entrée, un amplifica- teur principal destiné à amplifier le signal électrique tiré du détecteur, un circuit de décision et de resynchroni- sation connecté afin qu'il reçoive le signal amplifiés et un dispositif à lumière de sortie destiné à transmettre un signal lumineux de sortie représentatif du signal prove- nant du circuit de décision et de resynchronisation, caracté- risé par un circuit d'extraction de signaux d'horloge selon la revendication 1, destiné à synchroniser le circuit de décision et de resynchronisation.