Brevet FR2550362A1 — publié le 19850208

La présente invention concerne les processeurs arithmétiques de traitement numérique des nombres représentés en virgule flottante. Plus particulièrement, elle traite de l'évaluation des incertitudes numériques, introduites au cours de l'exécution des calculs, ou bien associes à la connaissance des données initiales. Les processeurs arithmétioues actuellement utilisés pour la réa- lisation des opérations élémentaires (addition, soustraction, multiplication, division) effectuent la gestion de la mantisse, de l'exposant et du signe. On se référera au développement théorique pour la définition de ces trois termes. prograrmeur ne possède aucun moyen simple de tester la validité d'un résultat numérique, si ce n'est l'utilisation d'une technique de double précision, dans laquelle on augmente le nombre de bits définissant la mantisse, ou d'un logiciel complexe, approprié au traitement de chaque cas. L'objet de l'invention est de fournir un automate de gestion des incertitudes. Cet automate, produit une information sur la validité d'un résultat nlsmérique, sans entraider de pénalisation temporelle, autre que celle liéè à l'initialisation des variables, et ltexploita- tion du résultat final. L'automate gère: - les incertitudes liées à la définition des valeurs numériques, - les incertitudes accumulées au cours des opérations arithmétiques successives. La réalisation de l'invention, nécessite l'introduction de quatre caractéristiques nouvelles et essentielles - modification des formats de stockage des nombres écrits en virgule flottante, permettant l'introduction d'une information relative à l'incertitude, ou précision, définissant un nombre - adjoncticn, dans le processeur arithmétique, d'une unité de traitement des incertitudes - modification des opérateurs d'addition et soustraction, pour éviter l'obtention de résultats non significatifs - adjonction d'instructions de manipulation des informations relatives au calcul d'incertitudes (initialisation, extraction d'information) mise en oeuvre de déroutement logiciel (trappe), en cas d'utilisation de nombres à mantisse non significative. La présente invention sera mieux comprise en se référant aux figures. La figure la représente un nombre réel dans sa notation traditionnelle. La figure lb illustre, selon l'invention, un exemple de nouvelle représentation des nombres réels. La figure 2a permet la définition de la fonction de décalage, et précise la convention de signe adoptée pour celle-ci. La figure 2b indique le format adopté pour la représentation de l'information relative à l'incertitude. La figure 3 représente une réalisation globale de l'automate de traitement des incertitudes, sans que soient représentés les éléments traditionnels effectuant la gestion de la mantisse, de l'exposant, et du signe. Les différents éléments de la figure 3 sont détaillés dans les figures 4, 5, 6 et 7. La figure 4 représente l'opérateur (+) de la figure 3 (22, 25, 33) qui effectue une addition de nombres écrits selon le format de la figure 2b. La figure 5 présente une réalisation de la fonction d'évaluation de la figure 3 (28). La figure 6 illustre une réalisation de la fonction "borne infe- rieure d'un ensemble de deux nombres" représentée par le symbole inf sur les figures 3 (35) et 5 55). La figure 7 illustre la réalisation de la fonction "partie entiè- re supérieure", représentée par le symbole Esup sur la figure 3 (30). Avant de décrire l'appareil de l'invention, nous en indiquerons le fonctionnement théorique. Une représentation possible d'un nombre réel A, s'écrit en mémoire comme l'association de trois termes (figure la), la mantisse, l'exposant et le signe. VAER , 3uEZ , 3xE [ 1/2 ,1 [ nR , 3s=+1 , A=sx2U Le nombre x représente la mantisse (3) du nombre A. Le nombre u représente l'exposant (2) du nombre A. Le nombre s caractérise le signe (1) du nombre réel A. Ces trois termes sont écrits sous forme binaire; ou bits, caractérisés par deux états distincts notés 0 et 1 Le nombre x est représenté par m bits numérotés de zéro à m-l, le bit de poids le plus fort est le bit de numéro zéro, le bit de poids le plus faible est le bit de numéro m-l Le nombre u est représenté par 1 bits, généralement écrit sous la forme d'un entier signé. Le bit de signe est égal a O ou 1 , suivant que la valeur de s est positive ou négative. Selon l'invention, l'information relative à l'incertitude ('4), correspond au nombre de bits satisfaisants de la mantisse (7), les bits dont le poids est le plus faible étant supposés entachés d1erreur. Dans la suite de l'exposé, C est le résultat exact de ltopéra- tion arithmétique s'effectuant entre les deux nombres exacts A et B. Nous appellerons A' , 31 et C' les nombres qui sont les représentations en machine des nombres A, B et C , respectivement Les variables x, y et z représentent les mantisses des trois nombres A, B et C, tandis que x' , y' et zl représentent les mantisses des nombres A' , B' et C' . Si a, b et c sont les nombres de bits corrects de ces mantisses, alors 2 , 2 et 2 c représentent les incertitu- des absolues sur ces mantisses. Nous abordons le calcul de l'incertitude absolue A (E = dans le cas de l'addition et de la soustraction Le symbole d représente la différence des deux exposants des nombres A' et B' , l'exposant de A' est supposé être le plus grand. Le symbole f représente la valeur du nombre de bits dont il faut décaler le résultat de l'addition (ou de la soustraction) pour normaliser l'expression de la mantisse z' ; la convention de signe est celle de la figure 2a. Nous calculons ensuite les incertitudes absolues A sur le produit et le quotient. Nous supposons que les opérations s'effectuent avec une précision de m bits, avec arrondi. Nous supposons de plus, que les incertitudes absolues sont petites devant 1, et grandes devant la précision de la machine. Nous supposons vérifiées les relations suivantes 1/2 x 1/2 = 0 = 0 = Addition - Soustraction: C = A ±B Le processeur arithmétique effectue ltopération C' = A' + dans laquelle l'incertitude absolue est égale à 2-m-1 puis, effectue une normalisation éventuelle de la mantisse pour obtenir z' soit z' = 2-f(x' # y'2-d) # #' où l'incertitude #' sur z' est égale à #'2-f-m-1 si f est négatif, à y'2 si f est positif ou nul.L'opération s'effectuant avec les valeurs exactes s'écrit z = a-f(x # y2-d) soit z' # #2-c = 2-f[(x' # &alpha;2-a) # (y' # ss2-b)2-d] #2-c = 2-f(# &alpha;2-a # ss2-b-d) # #' On choisit la valeur de c maximale correspondant à une excursion ma ximsle des paramètres a, ss et y, soit 1. Le terme #' est négligeable par rapport aux autres termes de l'expression, nous écrirons donc, en valeurs absolues = 2-f(2-a + 2-b-d) tes paramètres a , ss et y ne sont pas en fait indépendants. Multiplication : C = AB Le processeur arithmétique effectue l'opération C' = A'B' dans laquelle l'incertitude absolue est égale à 2-m-1 Nous avons ici deux cas à distinguer. a) x'y' > = 1/2 alors z' = x'y' + #' où #' = #'2-m-1 L'opération s'effectuant avec les valeurs exactes s'écrit z = xy soit z' # #2-c = (x' # &alpha;2-a)(y' # ss2-b) #2-c = # &alpha;y'2-a # ssx'2-b # &alpha;ss2-a-b # #' On choisit la valeur de c maximale correspondant à une excursion maximale des paramètres &alpha; , ss , y , x' et y' .Les termes 6' et &alpha;ss 2-a-b sont négligeables par rapport aux autres termes de l'expression, nous écrirons donc, en valeurs absolues 2-c = =2-a -b b) x'y' L'opération s'effectuant avec les valeurs exactes s'écrit z = 2xy soit . z' # #2-c = 2(x' # &alpha;2-a)(yl # ss2-b) #2-c = # 2&alpha;y'2-a # 2ssx'2-b # 2&alpha;ss2-a-b # #' On choisit la valeur de c maximale correspondant à une excursion ma xinale des paramètres &alpha;, ss , y, x' et y' .Les termes 6' et &alpha;ss 2-a-b sont négligeables par rapport aux autres termes de l'expres- sion, nous écrirons donc, en valeurs absolues 2-c = 2(2-a + 2-b) La valeur de c est maximale, obtenue pour une excursion de &alpha;, ss , y, x' et y' maximale. Nous pouvons calculer une valeur moyenne c , correspondant à une excursion maximale de y, mais faisant intervenir les valeurs moyennes des termes ay' et ssx'. Nous obtenons alors x'y' > = 1/2 2-c = 3(2-a + 2-b)/8 x'y' Division: C = A/B Le processeur arithmétique effectue l'opération C' = A'/B' pour laquelle l'incertitude absolue est égale à 2 m 1. Nous avons ici deux cas à distinguer. a) x' L'opération s'effectuant avec les valeurs exactes s'écrit z = x/y ou encore x = yz soit x' # &alpha;2-a = (y' # ss2-b)(z' # #2-c) # &alpha;2-a # #'y' # #y'2-c # ssz'2-b # B#2-b-c = On choisit la valeur de c maximale correspondant à une excursion maximale des paramètres &alpha;, ss, #, x' et y'.Les termes #'y' et B# 2-b-c sont négligeables par rapport aux autres termes de l'expression, nous écrirons donc: = # &alpha;2-a # Bz'2-b soit en valeurs absolues 2-c = 2(2-a + 2-b) b) x' > = y alors z' = x'/(2y') i #' où #' = = #'2-m-1 L'opération s'effectuant avec les valeurs exactes s'écrit z = x/(2y) ou encore x = 2yz soit x' + a2-a = 2(y' i ss2-b)(z' + #2-c) # &alpha;-a-1 # #'y' # #y'2-c # ssz'2-b # ss#2-b-c = On choisit la valeur de c maximale correspondant à une excursion maximale des paramètres &alpha;, ss, #, x' et y'.Les termes #'y' et ss# 2-b-c sont négligeables par rapport aux autres termes de l'expression, nous écrirons donc = # &alpha;2-a-1 # ssz'2 soit en valeurs absolues': 2-c = 2-a + 2-b+1 La valeur de c est maximale, obtenue pour une excursion de a, ss, y, x' et y' maximale. Nous pouvons calculer une valeur moyenne c , correspondant à une excursion maximale de y, mais faisant intervenir les valeurs moyennes des termes a/y' et ssx'/y'2.Nous obtenons alors x' x' > = y' 2-c = 2-a-1 Log 2 + 2-b-1 Si nous posons 3/8 = 2-p et Log 2 = 2-q, nous obtenons les expressions finales suivantes Addition - Soustraction = 2-f(2-a + 2-b-d) MuLtiplication x 'y' > = 1/2 2 = 2-a + 2-b x'y' x'y' > = 1/2 2-c = 2-a-p + 2-b-p x'y' Division x' x' > = y' 2 e = 2-a + 2-b+1 x' x' > = y' 2 e = 2-a-q-î + 2-b-1 Dans tous les cas étudiés, nous sommes amenés à calculer des expressions de la forme 2-w = 2-u + 2-v , ou les termes u et v sont évalués, suivant le cas considéré, à partir des expressions précédentes. Posons v = u + g , et considérons le cas où g est positif. 2-u + 2-v = 2-u + 2 u g = 2 U(1 + Si nous posons d'autre part 2t = 1 + 2-g , nous obtenons l'expression de w: w = u - t . Le résultat obtenu dans le cas général, lorsque u est supérieur, égal ou inférieur à v, s'écrit w = inf (u. v) - log@ (1 + 2 - #u - v#) Nous définissons une fonction décalage (figure 2a) notée dec correspondant au nombre de bits dont les mantisses sont décalées, au cours de la réalisation des opérations d'addition, soustraction et multiplication. La convention de signe est celle de la figure 2a. Un décalage de la mantisse dans le sens des bits de poids faible produit une valeur dec A > 0. Nous noterons dec A , dec B , dec C , les décalages des mantisses des nombres A, B. C au cours des opérations réalisées par le processeur arithmétique. Les expressions finales de c et c s'écrivent selon les formules Addition - Soustraction c = dec C + inf (a + dec A, b + dec B) - log2 (1 + 2 -la + dec A - b - dec BI Multiplication c = dec C + inf(a,b) - log2 ( (1 + 2 la -b|) c = dec C + inf(a + p ,b + p) - log2 ( 1 + 2-|a - b| Division x' c = inf (a - 1, b - 1) - log2 (1 + 2-|a -b|) c = inf (a + q, b + 1) - log2 (1 + 2 -|a + 1 - b - 1|) x' > = y' c = inf (a,b - 1) - log2( 1 + 2-|1 -b + 1| c = inf(a + q + 1 ,b + 1) - log2 (1 + 2 -|a + q - b| Notons que, dans tous les cas, il est nécessaire de vérifier que c et c restent inférieurs à m. Dans la suite du texte, nous utiliserons, en nous référant à la figure 3, les variables auxiliaires a', b' , c' , c" , i , j et k. Nous écrirons alors les formules qui suivent: a' = a + i b' = b + j c' = inf(a' ,b') - loga (1 + 2 la - b'#) c" = c' + k c = inf(c" ,m) dans lesquelles i , j et k sont des termes de la forme décA, , dec B, dec C , p , q, q + 1 , -1 , 0, +1 , intervenant dans les expressions finales ci-dessus. Ce sont ces formules que se propose de manipuler l'automate de la figure 3. Nous définissons la fonction "partie entière supérieure" notée Esup, par les expressions Yx e R 3h E N, h Cette fonction sera utilisée pour la modification de l'opérateur arithmétique d'addition-soustraction traditionnel. Nous allons aborder maintenant le fonctionnement de l'invention. Les notations des paramètres sont celles qui ont été précisées dans la description théorique. La figure 2b spécifie le format des nombres (4) utilisés pour la réalisation de l'invention. Le nombre a (nombre de bits significatifs de la mantisse x' de A) peut être représenté par un nombre réel signé, écrit en virgule fixe. Selon la figure 2b, r est le nombre total de bits utilisés, r' est le nombre de bits de poids fort qui correspondent à des puissances positives de 2 (9), r" est le nombre de bits de poids faible qui correspondent à des puissances négatives de 2 (11). Le bit de signe (10) permet de déterminer le signe de a. Lorsque le signe de a devient négatif, les bits de la mantisse ne présentent plus aucune signification. Les informations relatives à la précision, seront mémorisées dans des registres de r bits (12, 16, 38). Le format de tous les nombres traités par l'automate reste constant; le nombre de bits est partout égal à r. Sur la figure 3, ne sont pas représentés les éléments du processeur arithmétique qui effectuent le traitement traditionnel du signe (13, 171 39), de ltexposant (14, Xô, 40), et de la mantisse (15, 19, 41). Ces éléments produisenttoutefois des informations nécessaires au fonctionnement de 11 automate: - nature de l'opération (addition, soustraction, multiplication, division) - valeur des décalages des mantisses au cours de l'exécution de l'opération, soit dec A , dec B et dec C - comparaison des mantisses de A et B, x' (15) et y' (19), c'est à dire réalisation de la condition x' Toutes ces informations sont mémorisées dans des registres, non représentés sur la figure Ne sont pas non plus représentés les éléments permettant de définir le mode de fonctionnement de l'automate: - nombre m de bits de la mantisse, éventuellement variable - maximisation de l'incertitude, ou seulement évaluation d'une valeur moyenne de cette incertitude. Nous supposerons que ces informations sont contenues dans un registre, et que le contenu du registre est laisse au libre choix du programmeur. L'automate de la figure 3 traite les informations a et b , rela- tives à l'incertitude sur les deux nombres A et B; contenues dans les registres (12) et (16). il produit une information c relative å l'incertitude sur le nombre C, mémorisée dans le registre (38) L'automate de l'invention fournit aussi une information nbc (31) utilisée pour réaliser une modification du processeur effectuant additions, soustractions et sur laquelle nous reviendrons ultérieurement. Nous n'avons pas représenté les éléments nécessaires a la mise en oeuvre d'une trappe, lorsque lton effectue la division d'un nombre A par un nombre B dont la mantisse y' (19) ne présente aucune signification. La condition de déroutement est satisfaite lorsque l'opération est une division, et que le signe de b est négatif. Les éléments mis en jeu sont alors analogues à ceux utilisés dans le processeur traditionnel pour la réalisation du test de division par zéro. Le schéma de la figure 3 est réalisé pour exécuter le calcul des expressions du type de celles établies dans la partie théorique. (I) a' = a + i b' = b + å (II) c' = inf(a' ,b') - long2( 1 + 2 la b | (i) c" = c' + k (III) c = inf(c" ,m) Les opérations de type (I) sont réalisées par les éléments sélecteur additionneur (22, 25, 33), dont le fonctionnement est détaillé figure 4. L'opération de type (II) est réalisée par le bloc d'évaluation (28), dont le fonctionnement est détaillé figure 5; L'opération de type (III) est réalisée par le bloc "borne inférieure" notée -inf (33, 55), dont le fonctionnement est détaillé figure 6. Les résultats des différents opérateurs transitent sur les bus (26, 27, 29, 34, 36) constitués de r lignes parallèles. Le module (30) noté Esup produit l'information nbc utilisée pour la modification de l'opérateur d'addition soustraction. Son fonctionnement est détaillé figure 7. Nous abordons maintenant les détails de la réalisation de chaque module, selon l'invention. L'élément de la figure 4, sélecteur additionneur, utilisé en (22), (25), (33), est constitué de deux parties : un sélecteur de données et un additionneur, tous deux constitués de r bits. Le sélecteur est utilisé pour la sélection des données (42) en fonction de la nature de l'opération, et du mode de fonctionnement choisi, (43). Le sélecteur du bloc (22), peut sélectionner une information i parmi celles relatives à: decA , O, p, -1 , q, O, q+ 1 Le sélecteur du bloc (25), peut sélectionner une information j parmi celles relatives à: dec B , O , p , -7 , +1 , -1 , +1 Le sélecteur du bloc (33), peut sélectionner une information k parmi celles relatives à: dec C , dec C , dec C , O, O, O , O. On se reportera utilement aux expressions finales de c et c L'additionneur effectue ltopération d'addition de deux mots de r bits. Le circuit de la figure 5 est la réalisation de la fonction d'évaluation (28). Les données entrées sont a' (26) et b' (27), le résultat est c' (29),'tous les trois constitués de r bits. Le circuit comporte un opérateur soustraction (51) constitué d'un inverseur (réalisant l'inversion des bits délivrés par les r lignes (50)) et d'un circuit additionneur. Le résultat, a' - b', transmis par le bus (52) sert d'adresse pour accéder au contenu d'une mémoire ROM (53), dans laquelle sont enregistrés les nombres de la forme - logn (1+ 2-1a1 - b'I) selon le format précisé sur la figure 2b. Le résultat de la lecture est transmis par le bus (54). Le fonctionnement de l'opérateur-- (55)- "borne inférieure" est explicité figure 6. il produit l'information inf(a' ,b') , qui transite sur le bus (56) et est additionnée avec le résultat de la lecture de la mémoire ROM dans le circuit additionneur (57). Le produit final est c' délivré par le bus (58). La figure 6 présente un circuit réalisant la fonction "borne inférieure" notée inf et qui est utilisée figure 3 (35), et figure 5 (55) . Les informations C et p transitent sur les bus (59) et (60), constitués de r bits, tandis que les lignes (61) et (62) effectuent le transfert des seuls bits de signe de E et p . Le circuit est constitué d'un comparateur (63), délivrant trois informations (inférieur, égal, supérieur) sur le bus (6h), a" un ensemble de portes logiques (65). Ces portes constituent le bloc de décision utilisant les informations du comparateur, et les signes, pour déterminer le plus petit des deux nombres E et p . Le sélecteur (67) sélectionne ce nombre et produit un résultat sur le bus (68). La figure 7 présente un circuit réalisant la fonction "partie entière supérieure" notée Esup (29). Le nombre traité 5 est sectionné en trois parties, qui transitent sur les bus ; la partie entiére sur le bus (69), la partie fractionnaire sur le bus (TO) et le signe sur le bus (75). Le circuit est constitué d'une porte logique "OU", qui comporte r" entrées (71), et qui détecte la nullité de la partie fractionnaire de g Le résultat (72) est additionné dans le circuit (73) à la partie entière de # , et transféré par la ligne (74) au sélecteur (76). Le sé- lecteur, actionné par le bit de signe (75), choisit l'information (74) lorsque le signe est positif, ou l'information zéro lorsque le signe est négatif. Cette information est transmise sur le bus (77) comportant r' -1 bits. Si nous nous reportons à la figure 3, ltopérateur étudié Esup (30), produit l'information nbc (31), utilisée pour la modification de 1 'opérateur arithmétique d' addition-soustraction. Notons que le sélecteur (76) peut être réalisé à l'aide d'un ensemble de portes logiques "ET". La modification de l'opérateur arithmétique d'addition-soustrac- tion a pour but d'éviter l'apparition de résultats non significatifs, résultats dont la valeur absolue est sensiblement inférieure a la précision absolue définissant les opérandes. Les bits de la mantisse sont numérotés de zéro à m-l, où le bit de numéro zéro est le bit de poids fort. Le résultat intermédiaire d'une opération d1addition-soustraction avant le décalage final de la mantisse, pour normalisation, est modifié de telle sorte que le bit de numéro égal à nbc (31) ne soit pas nul, lorsque les bits de numéro d'ordre inférieur le sont. La modification du bit de numéro nbc n1 est pas nécessaire, lorsque l'un des bits de numéro d'ordre inférieur n'est pas nul. Le paramètre nbc , entier positif ou nul, représenté sur r'-1 bits, peut varier dans un domaine étendu de zéro à m; aussi est-il nécessaire d'adjoindre un bit supplémentaire, de numéro égal à ni, au résultat intermédiaire de 11 opération d1addition-soustraction. L'utilisation de 11 automate de 11 invention nécessite l'introduction des instructions de manipulation de la nouvelle information. Le programmeur est amené à définir le mode de fonctionnement de l'automate suivant qu'il désire une maximisation des incertitudes, ou bien une évaluation de l'incertitude moyenne. De meme est-il nécessaire de préciser les informations concernant les incertitudes définissant les paramètres initiaux; une option, par défaut d'information, permet d'initialiser la variable de précision à la valeur m. L'initialisation à la valeur m intervient aussi dans le cas où la constante numérique est "exaete". Le développement de toutes les potentialités de l'invention nécessite l'utilisation d'instructions de réinitialisation, et de test, du paramètre de précision, au cours du déroulement des calculs. Considérons maintenant une opération entre deux nombres A et B, pour laquelle l'information de précision b, relative à B, est négative ou nulle. Aucun bit de la mantisse de B n'est significatif. Dans le cas de l'addition ou de la soustraction, le résultat de l'opération produit la valeur c , spécifiant la précision sur C . Cette valeur est négative, nulle ou positive, suivant les valeurs relatives des exposants de A et B. Dans le cas de la multiplication, le résultat sera une valeur c négative ou voisine de zéro. L'opération de division A/B, réalisée lorsque b est négatif ou nul, doit entrainer le meme type de déroutement logiciel que la division par zéro. i.'invention permet la définition de nouveaux formats d'écriture des nombres réels, dans lesquels on indique l'incertitude sur une donnée, ou un résultat. L'incertitude peut être définie de manière absolue, ou relative. Dans le cas de l'utilisation d'une incertitude relative, il sera possible de préciser le nombre de chiffres significatifs, en notation binaire ou décimale. Nous écrirons par exemple 94,5 + 0,2 94,5 Bog où le terme 309 spécifie que le nombre de bits significatifs est égal à neuf. Le nombre 94,5 est défini avec une précision de un. cinq centième environ. Ces formats d'écriture sont utilisés à l'entrée des valeurs numériques, ou bien pour l'affichage des résultats obtenus par le calculateur. REVENDICATIONS 1. Automate de traitement des incertitudes dans un processeur arithmétique numérique, caractérisé en ce qu'il comprend des moyens de mémorisation des incertitudes relatives aux mantisses des nombres ecrits en virgule flottante. 2. Dispositif selon la revendication 1 caractérisé en ce qu'il comprend un ensemble de sélecteurs additionneurs (22, 25, 33), un module d'évaluation (28)s un module de détermination de la borne inférieure (35), permettant le calcul de la valeur de l'incertitude, relative au résultat de l'une des quatre opérations (addition, soustraction, multiplication, division). 3. Dispositif selon la revendication 1 caractérisé en ce qu'il comprend un moyen (30) permettant la modification de l'opérateur d'addition-soustraction, afin d'éliminer la possibilité d'obtention de résultats non significatifs, dont la valeur absolue est inférieure à l'incertitude absolue définissant les opérandes. 4. Dispositif selon la revendication 1 caractérisé en ce qu'il comprend un moyen de détection de la division d'un nombre A (12, 13, 14, 15) par un nombre B (16, 17, 18, 19) dont la mantisse ne présente aucune signification, c'est à dire dont la caractéristique de précision b (4, 16) est négative ou nulle. 5. Dispositif selon la revendication 1 caractérisé en ce qu'il comprend un moyen pour la définition des modes de fonctionnement de l'automate, maximisation ou évaluation des incertitudes. 6. Dispositif selon la revendication 1 caractérisé en ce qu'il comprend des moyens de transfert de l'information d'incertitude entre les différents registres pour en effectuer l'initialisation ou la lecture.