Brevet FR2541533A1 — publié le 19840824

La présente invention a pour objet un oscillateur variable en phase et en fréquence qui peut régler, et la phase, et la fréquence du signal de sortie, indépendemment l'une de l'autre, suivant les valeurs de commande, sans retard. Un des oscillateurs variables connus est un oscillateur com- mandé par la tension (OSC) qui règle la fréquence de façon à obtenir la phase désirée Quand on désire la phase de sortie de la Fig la, on apllique la tension de commande (b) à l'oscillateur commandé par la tension de la Fig lb Alors, la phase de sortie est, soit en retard, soit en avance comme on le voit à la Fig lc Quand la phase a atteint la valeur désirée, la tension de commande est coupée comme on le voit à la Fig lb Cependant, un oscillateur commandé par la tension, comme le montrent les Figs la à le, présente l'inconvénient qu'un certain retard Td est inévitable pour atteindre la phase désirée et qu'on ne peut obtenir un changement de phase en escalier sans retard De plus, la précision d'un oscillateur commandé par la tension n'est pas satisfaisante. Un autre type d'appareil connu est un déphaseur bouclé, comme celui de la Fig 2, qui comporte une borne d'entrée 1, un circuit différentiel à sorties en quadrature 2 engendrant une paire de signaux de sortie en quadrature, des mélangeurs 3 et 4, une borne d'entrée de signal de commande 5, un circuit de commande 6 pour fournir des tensions en courant continu Il et 12 d'après le signal de commande 5, un combineur de puissance en phase 7 et une borne de sortie 8. En considérant que le signal d'entrée à la borne 1 est: A(t) = a'sin( 2 rf O t+ 0 '0) alors les signaux de sortie 9 et 10 du circuit différentiel 2 sont: Signal 9: a sin( 21 f O t+ 00) Signal 10: a cos( 2 Âf t+ O o o o a et "O sont déterminés par a' et O ' O Quand on désire une avance de phase de Q, les signaux de commande 11 et 12 du circuit de commande 6 ont les valeurs suivantes: Signal 11: b cos @ Signal 12: b sin O Le signal de sortie à la borne de sortie 8 est alors défini comme suit: B(t) = ab (sin( 21 f Tt+#)cos Q + cos( 21 fot+ 00)sing) = ab sin( 21 Tf t+ 00 + 9) Le signal de sortie B(t) a une avance de phase de O par rapport au signal d'entrée A(t). Bien qu'un déphaseur bouclé connu puisse régler la phase d'un signal arbitrairement, il a l'inconvénient que la fréquence du signal n'est pas réglée. Un premier objet de l'invention est de pallier aux inconvé- nients et aux limitations des systèmes de commande en fréquence et/ou en phase connus en prévoyant un oscillateur variable en fréquence et en phase nouveau et amélioré. Un autre objet de la présente invention est de prévoir un oscillateur variable en fréquence et en phase qui puisse régler, ensemble et rapidement, la fréquence et la phase, sans retard. Ces objets et d'autres sont atteints avec un oscillateur varia- ble en fréquence et en phase comprenant a) un oscillateur fixe, b) un circuit hybride à sorties en quadrature couplé avec la sortie dudit oscillateur fixe pour produire une paire de signaux en quadrature, c) une première entrée de commande pour recevoir un signal de commande en fréquence (AFD), d) une seconde entrée de commande pour recevoir un signal de commande en phase (LIW), e) un générateur de signal de D commande pour fournir une paire de signaux de commande en quadrature qui dépendent dudit signal de commande de fréquence et dudit signal de commande de phase, f) un premier mélangeur pour effectuer le produit d'un des signaux de sortie dudit circuit hybride et d'un des signaux de sortie dudit générateur de signal de commande, g) un second mélangeur pour effectuer le produit d'un autre signal de sortie dudit circuit hybride et d'un autre signal de sortie dudit générateur de signal de commande, h) un combineur de puissance pour fournir une combinaison de puissance en phase des signaux de sortie dudit premier mélangeur et dudit second mélangeur, et i) une borne de sortie couplée avec ledit combineur de puissance pour fournir un signal de sortie commandé. Les objets et les caractéristiques de la présente invention mentionnés cidessus, ainsi que d'autres, et les avantages qui en découlent sont expliqués au moyen de la description suivante et des dessins joints, parmi lesquels: la Fig 1 montre des formes d'ondes d'un type d'oscillateur variable commandé par la tension connu, la Fig 2 est un bloc-diagramme d'un déphaseur bouclé, la Fig 3 est un bloc-diagramme de l'oscillateur variable en phase et en fréquence de la présente invention, la Fig 4 montre des formes d'ondes de fonctionnement du présent oscillateur variable en phase et en fréquence, ainsi que la forme d'onde similaire d'un système connu, les Figs Sa et 5 b, combinées comme l'indique la Fig 5, forment le bloc-diagramme d'un émetteur-récepteur de satellite dans lequel -le présent oscillateur variable en phase et en fréquence est utilisé, la Fig 6 est un bloc-diagramme d'une station terrestre dans laquelle le présent oscillateur variable en phase et en fréquence est utilisé, la Fig 7 est un organigramme de fonctionnement montrant le fonctionnement-des appareils des Figs 5 et 6, et la Fig 8 montre des formats de trame employés dans la présente invention. La Fig 3 est un bloc-diagramme du présent oscillateur variable en phase et en fréquence comprenant un oscillateur fixe à grande stabilité 13, un circuit hybride à signaux de sortie en quadrature 14 délivrant une paire de signaux de sortie en quadrature, des mélan- geurs 15 et 16 effectuant chacun le produit de deux signaux d'entrée, un générateur de signal de commande 17 délivrant des signaux de commande 24 et 25 d'après le signal d'entrée de commande de fréquence désirée (Af D) appliqué en 18 et le signal d'entrée de commande de phase désirée ( 40 D) appliqué en 19, un combineur de puissance 20 pour fournir la combinaison en phase des signaux de sortie des mélangeurs 15 et 16, le signal de sortie en 21, les signaux de sortie en 22 et 23 du circuit hybride 14, un circuit à retard 34 et un atténuateur 35 Le circuit à retard 34 et l'atténuateur 35 sont prévus entre la sortie des mélangeurs et l'entrée du combineur, de telle sorte que les instants d'application et les niveaux des deux signaux d'entrée du combineur soient les mêmes Le circuit à retard et l'atténuateur peuvent être supprimés quand les instants d'applica- tion et les niveaux des deux signaux d'entrée du combineur -sont déjà les mêmes. En considérant que le signal de commande de fréquence désirée à l'entrée 18 est Af D, et le signal de commande de phase désirée à l'entrée 19 est AOD, le générateur de signal de commande 17 fournit des signaux de commande 24 et 25 tels que: Signal 24: b cos( 2 Wf Dt +S D) Signal 25: b sin( 2 ff Af Dt + AD) D D D'autre part, considérant que le signal de sortie A(t) de l'oscillateur fixe 13 est: A(t) = a'sin( 2 l Tfot + '0), que les signaux de sortie 22 et 23 du circuit hybride en quadrature sont: Signal 22: a sin( 21 f t + 0) o o Signal 23: a cos( 21 f ot + g 0) o a et O O sont des constantes définies par a' et '0 Par conséquent, le signal de sortie B(t), à la sortie 21, se définit comme suit: B(t) = ab Csin( 2 tf O t + o 00)cos( 2 'Af D + O D) + cos( 2 ?ff O t + 00)sin( 2 lîàf Dt + A O D)l = ab sinl 211 (f O + Af D)t + (O + AD)) On notera que dans l'équation ci-dessus, le signal de sortie B(t) a la variation de fréquence désirée f D' et la variation de phase désirée ^D. Le générateur de signal de commande 17 délivrant les signaux de sortie 24 et 25 comporte un circuit de commande 26, un oscillateur fixe 27, un diviseur de fréquence variable 28, un compteur d'adresse 29, des mémoires mortes (ROM) 30 et 31 qui contiennent respectivement les valeurs de sinus et de cosinus, pendant un cycle, et des con- vertisseurs numérique/analogique 32 et 33. Les signaux de commande 24 et 25 sont obtenus en lisant les mémoires ROM 30 et 31 cycliquement d'après l'adresse fournie par le compteur d'adresse 29 La fréquence des signaux de commande 24 et 25 est réglée en faisant varier la vitesse de balayage du compteur d'adresse 29 selon la variation de fréquence désirée àf D et la phase des signaux de commande 24 et 25 est réglée en faisant sauter l'adresse du compteur d'adresse 29 d'une quantité proportionnelle à la variation en phase désirée AD-. D' Le circuit de commande 26 détermine le rapport de division M selon la variation de fréquence désirée f D si bien que l'équation D suivante est vraie: =D f 2/L = f 1/(LM) o f 1 est la fréquence de sortie de l'oscillateur fixe 27, f 2 la fré- quence de sortie du diviseur de fréquence à rapport de division varia- ble 28, L est une constante égale au nombre d'échantillons dans les mémoires ROM 30 et 31 qui correspondent à un cycle unique des ondes en sinus et en cosinus La valeur de L est, par exemple, 512. Le rapport de division M est fourni au diviseur 28 qui fournit la fréquence f 2 au compteur d'adresse 29 Le contenu du compteur d'adresse 29 est incrémenté à chaque période qui est égale à 1/f 2, et les contenus des mémoires ROM 30 et 31 sont lus à chaque période (= 1/f 2) Ceci donne l'information correspondant à la variation de fréquence désirée f D. D Quand la variation de phase A$D (#0) est fournie à l'entrée 19, l'adresse sortante du compteur d'adresse 29 saute de N, qui satis- fait la formule suivante: ^OD= ( 21 r/L)(AN-1) A cause du brutal changement d'adresse de EN, la phase des signaux de sortie des mémoires 30 et 31 varie brutalement d'une quantité égale à la variation de phase désirée ALOD Les mémoires 30 et 31 continuent à être lues à chaque période (= lf 2). Les signaux de sortie des mémoires ROM 30 et 321 sont convertis en signaux analogiques par les convertisseurs numérique-analogique 32 et 33, respectivement, et les signaux de sortie 24 et 25 des convertisseurs sont: Signal 24: b cos( ci-après. Considérant que la stabilité à long terme de l'oscillateur fixe 13 est SLO' et que celle de l'autre oscillateur fixe 17 est SL, la stabilité à long terme du signal de sortie à la borne 21 est définie ci-dessous: S Lt = (f OSLO + Af DSL)/(f+Af D Donc, si la condition f,6 f est vérifiée, on obtient S Lt SLO, ce qui veut dire que la stabilité à long terme du signal de sortie est égale à la stabilité à long terme de l'oscillateur fixe 13 De plus, considérant que la stabilité à court terme de l'oscillateur fixe 13 -41533 est Sso et la stabilité à court terme de l'oscillateur 17 est S, la stabilité à court terme du signal de sortie 21 est: t 2 S 2 2 2 f 2 2 S f 1 Sst Ss + Ss X(f /f 2) Ss (f 7 'f) st S S 1 2 2 O O Donc, la stabilité à court terme du signal de sortie est réellement égale à la stabilité à court terme de l'oscillateur fixe 13 Ainsi, la stabilité à long terme et la stabilité à court terme du signal de sortie sont l'une et l'autre égales à celles de l'oscillateur fixe 13. Dans un exemple de réalisation préféré, les convertisseurs numé- rique-analogique 32 et 33 sont concrétisés par un circuit intégré (DAC 82 KG) produit par Burr-Brown Co aux U S A, les mémoires ROM 30 et 31 sont concrétisées par un circuit intégré ( 2716) produit par INTEL Co aux U S A, le compteur d'adresse 29, le diviseur 28 et le circuit de commande 26 sont concrétisés par la combinaison de trois circuits intégrés ( 8755 A, 8085 A et 8156) produits par INTEL Co Le temps de lecture des mémoires ROM est de 6 ms et la fréquence de sortie f de l'oscillateur 27 est de 3 M Hz. De plus, il est préférable de prévoir un circuit à retard 34 entre un des mélangeurs 15 et 16 et le combineur 20, de façon que la combinaison soit accomplie tout à fait en phase, et il est aussi préférable de prévoir un atténuateur 35 entre un des mélangeurs 15 et 16 et le combineur 20 de façon que les niveaux aux deux entrées du combineur 20 soient égaux. La Fig 4 montre des courbes de résultats expérimentaux de l'oscillateur de la présente invention, la fréquence fixe de l'oscil- lateur 13 étant de 35 M Hz et la variation de phase désirée de 240 La courbe a de la Fig 4 montre la phase du signal de sortie B(t), et on peut noter que la phase du signal de sortie atteint rapidement la valeur désirée La courbe b de la Fig 4 montre la forme d'onde du signal de sortie de l'oscillateur de la présente invention, et on peut noter que la phase n'est pas continue dans la partie A La courbe c de la Fig 4 montre la phase du signal de sortie d'une boucle de verrouillage de phase connue comportant un oscillateur commandé par la tension, et on peut noter qu'il faut presqu'une seconde pour atteindre la phase désirée. Comme il est décrit ci-dessus en détail, l'oscillateur variable en phase et en fréquence de la présente invention peut être réglé en même temps en phase et en fréquence en un temps très court, et il fonctionne de façon très stable. -7 On va décrire maintenant une des applications de l'oscillateur variable en phase et en fréquence suivant l'invention L'exemple d'application est un système de commutation de signal d'horloge dans un système de communication par satellite, utilisant un émetteur- récepteur régénérateur, avec un émetteur en position d'attente ins- tallé dans une station terrestre On considère que le système de communication utilise un système de synchronisation cohérente d'hor- loge, et que le signal d'horloge de l'appareil en fonctionnement est légèrement différent en phase de celui de l'appareil en position d'attente Suivant la présente invention, on commute le signal d'hor- loge entre l'appareil en fonctionnement et l'appareil en position d'attente sans interruption de communication. La Fig 5 montre un bloc-diagramme d'un système de satellite selon la présente invention, dans lequel 101 est une antenne d'émis- sion et de réception, 102 un récepteur, 103 un répéteur régénérateur, 104 un démodulateur, 105 un circuit de décision, 106 un circuit de récupération d'horloge, 107 un détecteur de phase, 108 un générateur de signal d'horloge, 109 un séparateur de signaux, 110 un commutateur de bande de base, 111 un combineur de signaux, 112 un modulateur et 113 un émetteur Dans l'appareil montré à la Fig 5, chaque détecteur de phase 107 compare la phase du signal de sortie du générateur de signal d'horloge 108 et la phase du signal de sortie du circuit de récupération d'horloge 106 qui déduit son signal d'horloge du signal reçu Le signal de sortie du détecteur de phase 107 est la différence entre la phase du générateur 108 et la phase du signal reçu Le signal de différence de phase, ou signal d'erreur de phase, de la sortie du détecteur de phase 107 est combiné avec une autre salve de données dans le combineur de signaux 111, et est transmis à une station terrestre par le modulateur 112 et l'émetteur 113 pour commander le signal d'horloge de la station terrestre. La Fig 6 est un bloc-diagramme d'une station terrestre compor- tant un oscillateur suivant la présente invention, avec une antenne d'émission et de réception 121, un récepteur 122, un démodulateur 123, un séparateur de signaux 124, un circuit de commande de temps de réception 125, un circuit de porte 126, une mémoire de phase 127 pour le premier émetteur 137, une mémoire de phase 128 pour le second émetteur 138, une commande d'horloge d'émission 129, un filtre de boucle 130, un oscillateur variable en phase et en fréquence 131, montré à la Fig 3, un circuit de commande de temps d'émission 132, un modulateur 133, une commande de commutation 134, des circuits de commutation 135 et 136, un premier émetteur 137 et un second émetteur 138 Il y a aussi une borne d'entrée 139 pour appliquer un signal en bande de base à transmettre et une borne de sortie 140 pour délivrer le signal reçu en bande de base L'oscillateur variable en phase et en fréquence 131 est celui de la Fig 3 et il reçoit un signal de commande de phase ^/D et un signal de commande de fréquence If D du filtre de boucle 130 de la commande d'horloge d'émission 129. On va supposer que le premier émetteur 137 de la Fig 6 est en fonctionnement et que le second émetteur 138 est en position d'atten- te Le récepteur 122 de la Fig 6 reçoit le signal du satellite par l'intermédiaire de l'antenne 121 et convertit la fréquence du signal reçu en fréquence intermédiaire Le démodulateur 123 démodule le signal à fréquence intermédiaire en un signal en bande de base Le séparateur de signaux 124 extrait d'une salve de données le signal d'erreur de phase fourni par le détecteur de phase 107, Fig 5 La salve de données elle-même est envoyée à la borne 140 comme un signal reçu en bande de base par l'intermédiaire du circuit de commande de temps de réception 125 Le signal d'erreur de phase séparé est mémorisé dans la première mémoire de phase 127 par l'intermédiaire du circuit de porte 126 D'après le signal d'erreur de phase en mémoire dans le circuit 127, la commande d'horloge d'émission 129 fournit le signal de variation de phase A '"D et le signal de variation de fréquence Af à l'oscillateur variable en phase et en fréquence 131. D Le signal de variation de phase A O D est appliqué à 131 par l'intermé- D diaire du filtre de boucle 130 Ainsi, un signal d'horloge réglé est obtenu à la sortie du circuit 131 et est utilisé pour l'émission vers le satellite. La Fig 7 montre l'organigramme de fonctionnement du présent système quand le premier émetteur 137 est hors service, le second émetteur 138 étant en service La Fig 8 montre des formats de trame dans lesquels le symbole R représente une salve de synchronisation provenant d'une station terrestre de référence, 51 et 52 représentent des salves de synchronisation d'une station non de référence, Dl et D 2 représentent des salves de données d'une station non de référence et S'2 représente une salve auxiliaire d'une station non de référence. Dans les blocs de la Fig 7, on réalise les opérations sui- vantes: démarrage dans 200 émission d'une salve par le premier émetteur 137 dans 202 correction de l'erreur de phase d'émission pour le premier émetteur 13-7 dans 204 préparation de commutation du second émetteur 138 dans 206 émission d'une salve auxiliaire S' par le second émetteur 138 dans 208 mémorisation de l'erreur de phase pour le second émetteur 138 dans 210 vérification du fait que le second émetteur a transmis W fois une salve dans 212 commutation du second émetteur 138 et correction de l'erreur de phase d'émission dans 214 fin dans 216 Quand le premier émetteur 137 est en service et émet un signal numérique vers un satellite, la salve d'une station non de référence comporte une salve de synchronisation 51 et une salve de données D comme on le voit à la Fig 8 en a Quand l'ordre de commutation du second émetteur 138 est donné, la station non de référence émet vers le satellite une salve auxiliaire SI 2 P comme on le voit à la Fig 8 en b, et la détection de phase est effectuée sur la salve auxiliaire. Le signal d'erreur de phase sur la salve auxiliaire est mémorisé dans la seconde mémoire 128 de la Fig 6 (voir 210 à la Fig 7) Quand la réception d'une salve auxiliaire pendant un nombre W de fois (Q est un entier) est reconnue à la station terrestre (voir 212 à la Fig. 7), l'oscillateur variable en phase et en fréquence 131 fournit le signal d'horloge réglé pour le second émetteur 138, indiquant la variation de phase du signal d'horloge d'après le contenu de la seconde mémoire 128 Simultanément, la commutation d'émetteur est effectuée Ainsi, la commutation des émetteurs a lieu sans inter- ruption de communication. Bien que dans'l'exemple de réalisation montré aux Figs 5 et 6, on ait décrit la commutation d'émetteur dans une station terrestre, il est également vrai que la présente invention permet aussi une commutation de récepteur dans un satellite. Comme on l'a décrit ci-dessus, le système de communication par satellite utilisant le présent oscillateur variable en phase et en fréquence peut commuter un émetteur dans une station terrestre, ou un récepteur dans un satellite, sans interruption de communication. De ce qui précède, il devient clair qu'un oscillateur variable en phase et en fréquence nouveau et amélioré a été découvert On comprendra que les exemples de réalisation décrits sont purement illustratifs et ne tendent pas à limiter la portée de l'invention On devra donc se référer plut 8 t aux revendications jointes qu'à la description pour déterminer la portée de l'invention. REVENDICATIONS 1) Oscillateur variable en phase et en fréquence comprenant: a) un oscillateur fixe ( 13), b) un circuit hybride à signaux en quadrature ( 14) couplé à la sortie de l'oscillateur fixe ( 13) et délivrant une paire de si- gnaux en quadrature ( 22, 23), c) une première entrée de commande ( 18) pour appliquer un signal de commande de fréquence (Af D), d) une seconde entrée de commande ( 19) pour appliquer un signal de commande de phase (A/D)' caractérisé en ce qu'il comprend encore: e) un générateur de signal de commande ( 17) pour délivrer une paire de signaux de commande en quadrature dépendant dudit signal -de commande de fréquence (Af) et dudit signal de D commande de phase (^/D), f) un premier mélangeur ( 15) pour fournir le produit de l'un des signaux de sortie du circuit hybride ( 14) et de l'un des signaux de sortie du générateur de signal de commande ( 17), g) un second mélangeur ( 16) pour fournir le produit de l'autre signal de sortie du circuit hybride ( 14) et de l'autre signal de sortie du générateur de signal de commande ( 16), h) un combineur de puissance ( 20) pour délivrer une combinaison en phase des signaux de sortie du premier mélangeur ( 15) et du second mélangeur ( 16), et i) une borne de sortie ( 21) couplée avec le combineur ( 20) pour délivrer un signal de sortie commandé. 2) Oscillateur variable en phase et en fréquence selon la revendication 1, caractérisé en ce que le générateur de signal de commande ( 17) comprend: a) un oscillateur fixe ( 27), b) un diviseur de fréquence à rapport variable ( 28) pour diviser la fréquence de sortie de l'oscillateur fixe ( 27), c) un compteur d'adresse ( 29) qui est incrémenté par le signal de sortie du diviseur de fréquence à rapport variable ( 28) et dont le contenu saute quand un signal de saut lui est appliqué, d) une mémoire morte ( 30, 31) contenant les valeurs numériques équivalentes à une onde en sinus et une onde en cosinus pour délivrer une paire de signaux de sortie en quadrature, la mémoire morte ( 30, 31) étant lue selon le signal de sortie du compteur d'adresse ( 29), e) un convertisseur numérique/analogique ( 32, 33) pour conver- tir les signaux de sortie numériques de la mémoire morte ( 30, 31) en signaux analogiques qui sont lesdits signaux de commande en quadrature, f) un circuit de commande ( 26) pour délivrer le rapport M qui est appliqué au diviseur de fréquence ( 28) et ledit signal de saut pour faire sauter le compteur d'adresse ( 29) selon un signal de commande de phase (^/D) et un signal de commande de fréquence (Af D). 3) Oscillateur variable en phase et en fréquence selon la revendication 1, caractérisé en ce que ladite paire de signaux de commande en quadrature délivrée par le générateur de signal de commande ( 17) a les valeurs suivantes: b cos( 2 "^àf t + AZD) et D D b sin( 21 àf Dt + O ^D o b est une constante. 4) Oscillateur variable en phase et en fréquence selon la revendication 2, caractérisé en ce que le rapport M est tel que: Af D =f 1/(LM), o f est la fréquence de l'oscillateur fixe ( 27) et L est le nombre d'échantillons pendant un cycle des formes d'ondes en sinus et en cosinus contenues dans la mémoire morte ( 30, 31), et la valeur de saut EN pour le compteur d'adresse ( 29) est telle que: j OD = ( 21/L)(AN 1) ) Oscillateur variable en phase et en fréquence selon la revendication 1, caractérisé en ce qu'un circuit à retard ( 34) et un atténuateur ( 35) - sont prévus entre les mélangeurs ( 15, 16) et le combineur en phase ( 20). 6) Système de commutation redondant et non bloquant dans un système de communication par satellite à synchronisation d'horloge cohérente caractérisé en ce qu'il comprend: une station terrestre comportant un premier émetteur ( 137) et un second émetteur ( 138), des moyens de commutation pour commuter un desdits émetteurs, un démodulateur ( 123) couplé avec un récepteur, un séparateur ( 124) couplé avec le démodulateur ( 123) pour extraire un signal d'erreur de phase de la salve de données reçue, une paire de mémoires ( 127, 128) pour mémoriser les signaux d'erreur de phase pour les premier et second émetteurs respectivement, un oscillateur varia- ble en phase et en fréquence ( 131) pour délivrer un signal d'horloge commandé selon le signal de sortie de la mémoire sélectée, un modulateur ( 133) pour moduler le signal de donnée à émettre et appli- quer le signal modulé à un des émetteurs couplés à une antenne ( 121), une station satellite comportant une antenne ( 101), un premier et un second récepteurs ( 102) couplés à l'antenne ( 101), des moyens de commutation pour commuter l'un des récepteurs ( 102), chaque récep- teur comportant un démodulateur ( 104), un circuit de récupération d'horloge ( 106) et un circuit de décision ( 105) pour reconnaître le signal reçu, un oscillateur fixe pour délivrer un signal d'horloge fixe aux circuits de décision ( 105), un détecteur de phase ( 107) pour comparer la phase dudit oscillateur fixe et la phase de sortie de chaque régénérateur de signal d'horloge ( 106) pour délivrer un signal d'erreur de phase, un combineur ( 111) pour combiner ledit signal d'erreur de phase et la salve de donnée à émettre, un émetteur ( 113) couplé avec ledit combineur ( 111) par l'intermédiaire d'un modulateur ( 112) pour émettre ledit signal combiné par l'antenne ( 101), dans lequel l'erreur de phase du signal d'horloge dudit généra- teur de signal d'horloge commandé pour les premier et second émet- teurs ( 137, 138) d'une station terrestre, et les premier et second récepteurs ( 102) d'un satellite, est détectée par le comparateur de phase ( 107) de la station satellite, et le signal d'erreur de phase détecté pour les premier et second émetteurs ou récepteurs est envoyé à la station terrestre et mémorisé dans la première ou la seconde mémoire ( 127, 128), et la commutation des mémoires ( 127, 128) est effectuée simultanément avec la commutation des émetteurs ou récep- teurs, et dans lequel ledit oscillateur variable en phase et en fréquence est conforme à celui des revendications 1 à 5.