Brevet FR2544932A1 — publié le 19841026

Amplificateur vertical d'oscilloscope comportant un circuit déclencheur logique booléen à déclenchement hiérarchisé. Tant l'oscilloscope que l'analyseur logique numérique sont devenus des outils importants dans le do- maine de l'électronique L'oscilloscope a été pendant longtemps l'outil fondamental permettant d'observer di- rectement et par conséquent d'analyser des signaux ana- logiques, tandis que l'analyseur logique joue depuis peu un rôle semblable pour les-signaux numériques Malheureu- sement chacun de ces appareils, pris séparément, possède ses propres limitations Les oscilloscopes sont des dis- positifs déclenchés par seuils et de ce fait il est sou- vent difficile et quelquefois impossible de déclencher l'affichage à l'instant précis désiré pour observer les caractéristiques analogiques de signaux numériques Dans le cas de l'analyseur logique, bien que le déclenchement puisse être effectué Ioyennant l'identification d'une com- binaison de mots précise, il n'est pas possible d'obser- ver les caractéristiques analogiques réelles des signaux numériques pour les bruits parasites, les petites ins- tabilités de phase ou analogues. La présente invention a pour objet d'associer la souplesse d'utilisation de l'oscilloscope aux capa- cités de déclenchement combinatoiresde l'analyseur lo- gique de manière à créer un nouvel outil électronique possédant des capacités étendues L'invention concerne un identificateur de mots multiples, capable de fournir un signal de sortie de déclenchement en tant que résultat de n'importe quelle fonction booléenne ou d'une combi- naison de fonctions booléennes (ET OU ou NON) de ces si- gnaux d'entrée au moyen d'une voie d'élaboration et de transmission de signaux numériques En outre n'importe quel signal d'entrée peut être désigné en tant qu'élément présentant une sensibilité aux bords (transitions de signaux plutôt qu'une sensibilité à des niveaux de seuil. Une horloge extérieure peut être également utilisée pour fournir des qualifications supplémentaires de déclenche- ment dans le cas o un fonctionnement synchrone est dé- siré Un filtre de suppression de déclenchement variable servant à inhiber le déclenchement au niveau d'impulsions de déclenchement étroites est prévu pour des fonctions asynchrones sensibles à des niveaux L'invention présente également la caractéristique d'un déclenchement hiérar- chisé, c'est-à-dire d'n déclenchement à emboîtement ou imbrication, selon lequel une fonction établit uie con- dition de validation de telle sorte que l'apparition ul- térieure d'une autre fonction indépendante provoque la délivrance d'un signal de sortie de déclenchement, et à ce moment là,la condition de validation est remise à l'é- tat initial. Les canaux multiples de signaux analogiques sont traités au moyen d'un amplificateur de balayage ver- tical analogique à haute performance pour la présentation sur un dispositif d'affichage optique Un développement clé de la présente invention réside dans l'utilisation d'une série de lignes à retard analogiques montées en série avec la voie usuelle de transmission de signaux a- nalogiques de chaque canal analogique de manière à faire correspondre ou adapter les temps de retard dans la voie de transmission de signaux analogiques et dans la voie d'élaboration et de déclenchement de signaux numériques. On peut de ce fait garantir une coïncidence dans le temps entre le signal de déclenchement produit sous for- me numérique et les signaux analogiques en vue de leur envoi à l'unité de base de l'oscilloscope et au disposi- tif d'affichage optique. D'une façon plus précise, l'invention con- cerne un amplificateur de balayage vertical d'un oscil- loscope, destiné à traiter et à afficher des signaux d'entrée analogiques multiples, caractérisé en ce qu'il comprend des moyens formant voie de transmission de si- gnaux analogiques servant à recevoir et à traiter les- dits signaux d'entrée analogiques, et des moyens formant voie d'élaboration et de transmission de signaux de dé- clenchement numériques servant à fournir un signal de dé- clenchement d'affichage à partir d'une combinaison de mots, pouvant être sélectionnée, en logique booléenne des dits signaux d'entrée analogiques. Selon une autre caractéristique de l'inven- tion, l'amplificateur de balayage vertical d'oscillo- scope est caractérisé en ce que lesdits moyens formant voie de transmission des signaux analogiques comportent des moyens de retardement des signaux destinés à retar- der les signaux d'entrée analogiques traités de la ma- nière qu'ils apparaissent en coïncidence dans le temps avec le signal de déclenchement d'affichage délivré par les moyens formant voie d'élaboration et de transmission des signaux de déclenchement. En outre selon une autre carcactéristique de la présente invention, dans l'amplificateur de balayage vertical d'oscilloscope, lesdits moyens formant voie d'é- laboration et de transmission des signaux de déclenche- ment numériques comportent des moyens de production de seuils de déclenchement, servant à produire des tensions de seuil pouvant être sélectionnées, des moyens compa- rateurs permettant d reconstituer numériquement les si- gnaux d'entrée analogiques en réponse aux tensions de seuil pouvant être sélectionnées et aux signaux d'entrée ana- logiques, et des moyens à logique booléenne servant à pro- duire au moins un signal de déclenchement d'affichage à partir de combinaisons de mots, pouvant être sélection- nées, en logique booléenne desdits signaux d'entrée ana- logiques reconstitués numériquement. D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ci-après prise en référence aux dessins annexés sur les- quels: la figure 1 représente un schéma-bloc de la forme de réalisation préférée de la présente invention; la figure 2, formée des figures partielles 2 A,2 B et 2 C, est un schéma représentant les générateurs de seuils de déclenchement, les comparateurs de déclen- chement, le dispositif logique booléen et les filtres de suppression de déclenchement indiqués sur la figure 1 l la figure 3, formée des figures 3 A et 3 B, est un schéma des détecteurs de bords représentés sur la figure 1,et la figure 4, formée des figures partielles 4 A, 4 B et 4 C, est un schéma du circuit logique hiérarchique et d'un circuit logique d'horloge interne, représentés sur la figure 1. Ci-après on va donner une description détaillée de l'invention. La figure 1 représente un schéma-bloc de la présente invention telle qu'elle est conçue pour un ampli- ficateur d'oscilloscope à quatre canaux comportant une voie 10 de transmission dessignaux analogiques et une voie d'élaboration et de transmission de signaux numériques. Des sondes classiques sont rattachées aux quatre bornes d'entrée CH 1-CH 4 (canaux 1-4) reliés à la voie 10 de transmission des signaux analogiques Chaque signal d'en- trée traverse ensuite un atténuateur 20 (réalisant par exemple une atténuation quintuple pour les signaux TTL ou CMOS ou une atténuation nulle pour les signaux ECLI Les transformateurs d'impédance 30 envoient le signal aux atténuateurs variables d'utilisateur 40 pour la sélection de la taille de l'affichage et également à la voie 50 d'éla- boration ét de transmission de signaux numériques, sous la forme de signaux d'entrée aux comparateurs de déclen- chement 60 La voie 10 de transmission de signaux analo- giques comporte ensuite les amplificateurs de gain 70, les circuits 80 de commande de position, les commutateurs 90 de sélection de canaux, les lignes à retard analogiques 100 et les commutateurs 110 des canaux de sortie reliés au dispositif d'affichage optique 120 par l'intermédiaire de l'unité de base 111 de l'oscilloscope Il est prévu des lignes à retard analogiques 100 pour retarder suffi- samment les signaux analogiques de telle sorte qu'ils sont appliqués à l'unité de base 111 de l'oscilloscope de manière à coïncider dans le temps avec l'information de déclenchement. Dans la voie 50 de transmission de signaux nu- mériques, les signaux de sortie des transformateurs d'im- pédance 30 sont comparés individuellement aux niveaux de seuil qui sont variables d'une manière indépendante et réglés au moyen de générateurs 130 de seuils de déclen- chement de manière a former des signaux numériques 1401, 142,140 et 1404 Il faut noter que les niveaux de seuil des générateurs 130 de seuilsde déclenchement peuvent également être préréglés pour des familles logiques par- ticulières par exemple TTL ou ECL Les signaux numériques 1401-1404 sont des reconstitutions numériques des signaux analogiques appliqués aux quatre canaux d'entrée CH 1-CH 4. Les signaux numériques 1401-1404 sont ensuite traités au moyen d'un circuit de déclenchement logique booléen 150, de détecteurs de bords 160, de filtres de suppression de déclenchement 170 et d'un circuit logique hiérarchique 180 de manière à produire les signaux de déclenchement et les signaux de visualisation de déclenchement. Le circuit de déclenchement logique booléen est réalisé sous la forme de circuits identiques 150 A et 150 B servant à produire deux fonctions de déclenchement séparées A et B, qui sont chacune formées de deux mots à quatre bits (fonction ET) combinés entre eux selon la com- binaison OU logiaue Ces fonctions de déclenchement sont programmées par l'utilisateur et pourraient être par exemple A = 1 2 34 () B = 1 2 + 3 4. Les mots de sortie A et B sont envoyés, res- pectivement par l'intermédiare de lignes 240 et 250, dans le filtre de suppression de déclenchement 170 ou contour- nent ce filtre 170 qui est formé de deux filtres iden- tiques 170 A et 170 B prévus respectivement pour les fonc- tions A et B et dont les temps de retard sont adaptés l'un à l'autre Le rôle des filtres de suppression de dé- clenchement est de bloquer toute impulsion de la fonction A ou B qui possède une durée inférieure à une durée pré- réglée Parallèlement au circuit logique booléen de dé- clenchement 150 se trouvent disposés des détecteurs de bords , constitués de deux détecteurs de bords pour les fonc- tions respectives A et B L'ensemble des quatre détecteurs de bords permet de détecter soit un bord ou un flanc de signal montant ou descendant Il existe deux détecteurs de bords pour les deux fonctions A et B, un détecteur de bords pour chaque fonction testant le premier produit de cette fonction et un second détecteur de bordstestant le second produit de cette fonction Pour un produit donné (fonction ET), il peut y avoir un canal présentant une sensibilité aux bords Les canaux subsistant dans ce pro- duit (dans le cas o ils sont utilisés) sont uniquement sensibles à des niveaux La fonction totale de déclen- chement de ce produit est la "fonction ET" des canaux sensibles aux niveaux et testés à l'instant de la trans- mission d'un canal sélectionné sensible aux bords. Lorsqu'on utilise une transition d'un signal d'horloge externe pour qualifier le circuit logique boo- léen de déclenchement 150, on applique cette transition à tous les détecteurs de bords 160 par l'intermédiaire des circuits logiques 210 de l'horloge externe Selon ce mode de fonctionnement, la détection des bords ou des fronts de signaux dans les canaux n'est pas possible. Ensuite les fonctions filtrées A et B et l'in- formation des bords détectés est appliquée au circuit logique hiérarchique 180 Grâce à la présence du circuit logique hiérarchique 180, l'utilisateur a comme option le déclenchement sur les fonctions A ou B seules ou l'u- tilisation de la fonction A en tant que condition de vali- dation de déclenchement et la fonction B en tant que condi- tion de déclenchement. Une sélection indépendante du seuil de commu- tation de déclenchement, de la taille de l'affichage, de la position, de l'impédance d'entrée ou de la référence de masse pour chaque canal est commandée par l'utilisateur au moyen d'un panneau frontal 190 de l'amplificateur de balayage vertical et par l'intermédiaire d'un microproces- seur 200, comme c'est le cas pour la sélection des fonc- tions de déclenchement booléennes A et B Le panneau avant 190 comporte également une borne d'entrée pour un signal d'horloge externe, qui peut fournir une qualification supplémentaire de déclenchement au moyen du circuit lo- gique d'horloge externe 210 et du détecteur de bords Une borne d'entrée de remise à l'état initial est également prévue sur le panneau avant 190 de manière à per- mettre la remise à l'état initial de la condition vali- dée pour le circuit logique de déclenchement hiérarchique Le signal de déclenchement est envoyé au panneau avant 190 par l'intermédiaire de la ligne 220 pour l'accès de l'utilisateur, ainsi qu'à l'unité de base 111 de l'os- cilloscope par l'intermédiaire de la ligne 185 Un si- gnal de visualisation de déclenchement présent dans la ligne 230 est appliqué au commutateur 110 des canaux de sortie de manière à fournir une trace supplémentaire sur le dispositif d'affichage optique 120, ce qui permet d'ob- server le signal de déclenchement numérique effectif en liaison avec les signaux d'entrée analogiques. On va maintenant expliciter de façon détaillée les blocs logiques de la figure 1 en référence aux schémas des figures 2 à 4. Générateurs de seuils de déclenchement 130 Les générateurs de seuils de déclenchement 130 pour les canaux 1 à 4, tels que représentés sur la figure 2, sont réalisés de façon indépendante par des convertisseurs numériqueianalogique de seuils (DAC) U 1020, 1030, 1022 et 1032 respectivement Les convertisseurs numérique/analogique sont commandés par les bus de transmission de données tamponnés, transmettant des données incluant les signaux BDO-BD 7, le multiplet de données provenant du microproces- seur 200 et qui traverse des résistances en série R 200, R 201 et R 202 de manière à former les données filtrées du bus de transmission de données, incluant les signaux FDO- FD 7 Le codage des signaux BDO-BD 7 représente un nombre binaire qui est proportionnel à la tension de seuil ana- logique pour les générateurs de seuils de déclenchement Des temps de transmission plus lents dans le bus de transmission des données filtrées imposent que les données introduites dans le circuit de déclenchement contiennent un état d'attente Un signal à niveau bas présent dans les lignes d'échantillonnage d'enregistrement TRS Hl-TRSH 4 bloque les données dans les convertisseurs numérique/ana- logique La plage de la tension de sortie analogique des convertisseurs numérique/analogique s'étend entre OV et + 2,55 V Un réseau diviseur à résistances abaisse cette gamme de manière qu'elle s'étende de -0,48 V à + 0,48 V sur les bornes d'entrée du comparateur et fournisse un ré- glage du gain et de la valeur de décalage ou de faux zéro (dite également "offset"). Comparateurs de déclenchement 60 Les comparateurs U 200, U 210, U 220 et U 230 des canaux 1 à 4, tels que représentés sur la figure 2, con- vertissent les signaux analogiques provenant des trans- formateurs d'impédance 30 des canaux 1 à 4 en signaux numériques complémentaires possédant les niveaux ECL. Les résistances R 210, R 220, R 222 et R 230 s'étendant entre la borne de sortie inversée et la borne d'entrée négative des comparateurs réalisent une réaction positive et four- nissent une hystérésis de valeur fixe Les signaux de sortie du comparateur 60 pilotent le circuit logique boo- léen 150 et les détecteurs de bords 160. Circuit logique booléen 150 Le circuit logique booléen 150 tel que repré- senté sur la figure 2 est subdivisé en deux parties, à savoir la fonction A et la fonction B Chaque fonction se compose de deux produits de quatre bits pour chacun des signaux d'entrée numériques ( 1401, 1402, 1403, 1404 de la figure 1) Chaque produit est réalisé à l'aide de portes ET désignées par U 300, U 302, U 332, et U 330, qui sélectionnent les canaux formant le produit, et avec des portes OU-Exclu- sif (EXOR) désignées par U 400, U 410, U 420 et U 430, qui positionnent les canaux devant être au niveau haut actif ou au niveau bas actif La fonction ET qui fournit le produit, est une fonction logique négative câblée ET des sorties des portes OU-Exclusif Les portes U 300, U 302, U 332, U 330, U 400, U 410, U 420 et U 430 forrant une logique boo- léenne sont commandées par 32 lignes de commande de dé- clenchement partant du microprocesseur 200 (figure 1). Il existe plusieurs règles concernant la com- mande des portes formant une logique booléenne U 300, U 302, U 332 et U 330, U 400, U 410, U 420 et U 430 Les lignes ON (signifiant branchement ou marche) (IAXON, 3 BYON, etc) peuvent être au niveau bas pour tout canal inutilisé dans un produit Les lignes INV ( 1 AXINV, 3 BYNV, etc) doivent être commandées en fonction de l'état du reste des canaux dans le produit Si l'on utilise un canal quelconque dans un produit particulier, il faut que les lignes INV des canaux inutilisés dans ce produit (le cas échéant) soient placées au niveau bas Si le produit entier n'est pas utilisé, INV doit être positionné au niveau haut pour au moins un canal Si un produit donné présente une sensibi- lité aux bords et ne contient aucun canal sensible à des niveaux, INV doit être positionné au niveau bas pour tous les canaux dans ce produit La voie de transmission des signaux inclut un circuit ET câblé assurant la combinaison logique ET de chaque produit par l'intermédiaire des portes U 402 A, U 412 A, U 422 A, et U 432 A, dans lesquelles les deux produits de chaque fonction sont combinés logiquement selon une fonction OU câblée de manière à former les si- gnaux FNA et FNB (A et B dans les lignes 240 et 250 de la figure 1) qui sont envoyés au circuit logique hiérarchique (figure 4) Ces signaux passent au niveau haut lorsque la fonction est vraie. Afin de mieux comprendre cette partie du cir- cuit, il faut noter que les désignations des signaux 1 AXON- 4 AXON, l AYON 4 AYON, 1 AXINV 4 AXINV, 1 AYINV 4 AYNV et un jeu semblable de signaux de la fonction B, sont codés de la manière suivante; le chiffre indique le signal du canal d'en- trée considéré. A et B désignent les deux fonctions booléennes de déclenchement. X désigne le premier produit de la fonction de déclenchement. Y désigne le second produit, éventuellement, de la fonction de déclenchement. ON, dans le cas o le signal est vrai, pro- voque l'inclusion de ce signal de canal dans la fonction de déclenchement. INV, si le signal est vrai, inverse le si- gnal du canal en vue de son inclusion dans la fonction de déclenchement. Par exemple, en utilisant les relations ( 1), qui sont répétées ici à titre de référence, l'état des signaux du circuit logique booléen 150 est tel que re- présenté ci-dessous. On notera tout d'abord que la fonction A correspond à un seul produit et que la fonction B est formée de deux produits. Pour la fonction: A = 1 2 3 4. 0 1 AXON vrai (haut) 2 AXON vrai (haut) Tous les canaux reprise 3 AXON vrai (haut){ tés dans la fonction A. 4 AXON vrai (haut)J 1 AXINV faux (haut Canaux 1 et 2 non inverses 2 AXINV faux (haut dans la fonction A. 3 AXINV vrai (bas) Canaux 3 et 4 inverses dans 4 AXINV vrai (bas)J la fonction A. (Remarque: dans la convention de la logique positive, les noms des signaux surmontés d'une barre, par exemple 1 AXINV, sont vrais lorsqu'ils sont au niveau bas et sont faux lorsqu'ils sont au niveau haut). l AYON 4 AYON faux (bas) la fonction A est une fonction à produit simple. 1 AYINV 4 AYINV vrai (haut) non utilisé dans la fonction Ao Pour la fonction: B = 1 2 + 3 4 1 BXON vrai (haut) Canaux dans le premier 2 BXON vrai (haut)) produit de la fonction B. 3 BXON faux (bas) Canaux non situés dans le 4 BXON faux (bas) premier produit de la fonction B. 1 BXINV vrai (bas) 2 BXINV faux (haut) 3 BXINV vrai (bas) -4 BXINV vrai (bas)l Inversé dans la fonction B. Non inversé dans la fonction B Canaux non utilisés dans le premier produit de la fonction B n- MBYON faux (bas)) Canaux non situés dans le se- 2 BYON faux (bas)5 cond produit de la fonction B. 3 BYON vrai (haut) Canaux situés dans le second 4 BYON vrai (haut)5 produit de la fonction B. 1 BYINV vrai (bas) Canaux non utilisés dans le se- 2 BYINV vrai (bas)5 cond produit de la fonction B. 3 BYINV faux (haut) Non inversé dans la fonction B 4 BYINV vrai (bas) Inversé dans la fonction B Filtres de suppression de déclenchement 170 Les filtres 170 A et 170 B de suppression de dé- clenchement des fonctions A et B, tels que représentés sur la figure 2, sont séparés, mais identiques et fournissent des retards dans le temps qui sont adaptés l'un à l'autre. Le filtre de suppression de déclenchement pour une fonction donnée n'est pas opérationnel si un produit quelconque fourni par le circuit logique booléen 150 dans cette fonction contient un canal sensible aux bords ou bien si le filtre de suppression de déclenchement 170 est débran- ché La description suivante pour la fonction A s'appli- que tout aussi bien à la fonction B Les deux produits dans la fonction A sont uniquement sensibles à des niveaux et si le filtre de suppression de déclenchement 170 est branché, le signal présent dans la ligne de commande STAX et STAY partant des détecteurs de bords 160 sera au ni- veau bas et, les signaux SYNCAX et SYNCAY, c'est-à-dire les signaux provenant des détecteurs de bords 160, seront au niveau haut Le signal de sortie de la porte U 500 A sera haut jusqu'à ce que l'un ou l'autre des produits devienne vrai A cet instant, il commencera à passer au niveau bas à une vitesse déterminée par le condensateur C 501 et par le courant délivré par les transistors Q 532 Dès qu'il est suffisamment bas pour tomber au-dessous du seuil de commutation du détecteur de seuil U 500 D, la réaction po- sitive partant de la borne de sortie de U 500 D accélère la transition et provoque l'envoi d'un signal devenant po- sitif aux portes U 402 B et U 412 B, puis un signal devenant négatif aux portes U 402 A et U 412 A Ce niveau négatif va- lide soit la porte U 402 A soit la porte U 412 A et autorise la transmission du signal d'attente sur l'autre borne d'entrée L'élément principal du filtre de suppression de déclenchement réside dans le fait que si le temps de retard provoqué par le condensateur C 501 dans U 500 dé- passe la durée pendant laquelle le produit est vrai, la fonction résultante FNA ne devient pas vraie. Lorsque les produits deviennent faux, c'est- * à-dire passent tous les deux au niveau haut, le signal de sortie de la passe U 500 A passe au niveau haut et-charge rapidement le condensateur C 501, ce qui le prépare pour le cycle suivant. Lorsque le filtre de suppression de déclen- chement 170 est débranché du panneau frontal 190, les lignes STAX et STAY partant du détecteur de bords 160 passent au niveau haut Ceci applique des niveaux bas aux portes U 402 B et U 412 B, ce qui les valide de façon continue. Un transistor double U 532 consituant un cir- cuit formant double miroir de courant constitue des sour- ces jumelées de courant continu d'appariement pour les filtres de suppression de déclenchement 170 A et 170 B des fonctions A et B Chaque source de courant fournit un courant dont l'intensité est double du courant pénétrant dans le circuit par la résistante R 233 et dépendant par conséquent de la position du potentiomètre R 39 situé sur le panneau frontal La tension basse-émetteur pour le transistor Q 532, C, D et E est réglée par le transistor Q 532 A Etant donné que tous les transistors sont étroi- tement adaptés à l'intérieur d'un seul circuit intégré, leurs courants de collecteur seront identiques, et ce avec des tensions base -émetteur identiques. Détecteurs de bords 160 Il existe quatre circuits détecteurs de bords indépendants 160, comme représenté sur la figure 3, un tel circuit étant prévu pour chaque produit dans les fonc- tions A et B du circuit logique booléen 150 La descrip- tion suivant en rapport avec un tel circuit détecteur associé au premier produit de la fonction A s'applique tout aussi bien à tous les autres détecteurs Les si- gnaux simulés numériquement des canaux 1 à 4 (CH 1-CH 4) et leurs compléments sont envoyés aux bornes d'entrée du multiplexeur U 310 Si reproduit contient un canal sensi- ble aux bords, le signal de commande MENAX sera au ni- veau bas de manière à valider la sortie du multiplexeur. Les signaux MSOAX, M 51 AX et M 52 AX seront au niveau haut ou bas de manière à sélectionner le canal correct et la polarité correcte afin que le signal de sortie du mul- tiplexeur réalise une transition devenant négative corres- pondant au bord du canal, pour lequel la sensibilité a été programmée Etant donné que MENAX est au niveau bas, le - signal de sortie de la porte NON-OU U 800 B est faible, tout comme le signal de sortie de la porte ET U 700 B Le signal SYNCAX passe au niveau bas de manière à invalider le fil- tre de suppression de déclenchement 170 de la figure 2. Avant que la transition destinée à être détectée n'appa- raisse, le signal de sortie du multiplexeur U 310 est au niveau haut, ce qui positionne le signal de sortie de la por- te NON-OU U 402 C au niveau bas Lorsque la transition appa- raît, le signal de sortie du multiplexeur U 310 passe au niveau bas et le signal de sortie de la porte NON-OU U 402 C passe momentanément au niveau haut, jusqu'à ce qu'un N 4- veau se soit propagé et soit présent pour le signal de sor- tie de la porte NON-OU U 402 C,auquel cas le signal revient au niveau bas La durée de cette impulsion est déterminée par le retard de propagation fourni par la porte NON-OU U 402 C et par le retard supplémentaire intervenant dans la ré- sistance série R 404 et dans le condensateur shunt C 600. Cette impulsion devient le signal STAX qui échantillonne la partie, sensible au Xniveau Kde la fonction de décien- chement de la figure 2 (le cas échéant) sur la borne de sortie Lorsque le signal de sortie du multipleur U 310 passe au niveau haut, le circuit est ramené dans son état initial. L'ensemble des quatre détecteurs de bords travaillent de concert lorsque le circuit d'horloge ex- terne est activé Dans de mode, les signaux MENAXC, MENAY, MENBX et MENBY sont tous au niveau haut et le signal EXEDGEN est au niveau bas Le signal d'horloge externe apparaît avec le signal BEXTCLK Lorsque le niveau BEXTCLK Dasse au niveau haut, le signal de sortie de la porte NON-OU 510 A passe au niveau bas et délivre une impulsion STAX et le bord tombant du signal BEXTCLK rétablit l'état initial du circuit comme cela a été expliqué ci-dessus. Lorsque le filtre de suppression de déclenche- ment 170 est débranché à partir du panneau frontal 190 par l'intermédiaire de l'interrupteur 539 et d'un tran- sistor Q 1000 (figure 3), le signal FILTER OFF (débranche- ment du filtre passe au niveau haut Si par exemple la fonction A ne contient aucun canal sensible aux bords et que l'horloge externe n'est pas utilisée, les signaux SYNCAX et SYNCAY passent au niveau haut Lorsque le si- gnal FILTER OFF est au niveau haut, les signaux de sortie des portes ET U 700 A-D passent au niveau haut, ce qui force les signaux de sortie des portes NON-OU U 402 C et U 412 C à passer au niveau bas, par conséquent les signaux STAX et STAY restent au niveau haut, ce qui empêche le filtre de suppression de déclenchement de fonctionner. Il faut noter que dans les signaux MENA Xetc. le sigle MEN indique que le signal est un signal de va- lidation de multiplexeur, le A indiquant qu'il s'agit de la fonction de déclenchement A, et les X et Y indiquant qu'il s'agit du premier ou du second produit respectivement de la fonction particulière Par conséquent, si aucun des signaux des canaux à l'intérieur du produit particuler de la fonction de déclenchement n'est désigné comme étant sensible aux bords, le signal ME Nxx pour ce produit est faux (niveau haut) Pour les fonctions A et B des équations (ci-dessus), l'ensemble des signaux sont vrais, ce qui provoque l'inhibition du multiplexeur Lorsque les signaux ME Nxx sont au niveau haut, les signaux M 50 AX, M Sl AX, MSIAX etc n'effectuent aucune commande et par conséquent sont ignorés par le multiplexeur respectif Le but des signaux M 50 AX et autres est d'identifier le signal du canal qui a été sélectionné comme étant sensible aux bords, et d'in- diquer s'il s'agit du bord ou flanc montant ou tombant, qui doit être utilisé pour effectuer le déclenchement. Avant de considérer l'exemple suivant du dé- clenchement sensible aux bords ou aux flancs de signauxil faut noter que les détecteurs travaillent en coopération avec le circuit logique booléen 150 Les détecteurs de bords 130 manipulent l'information du canal sensible aux bords et le circuit logique booléen 150 manipule l'infor- mation du canal sensible aux niveaux. On considère la fonction de déclenchement A = 1 2 bord 4 ( 2) c'est une fonction de déclenchement A qui est vraie lorsque le signal du canal 1 est au niveau haut, que le signal du canal 2 est au niveau bas et que le si- gnal du canal 4 effectue une transition entre l'état de niveau haut et l'état de niveau bas (bord tombant) Pour la relation ( 2), les signaux du circuit logique booléen correspondant 150 et du détecteur de bords 160 sont les suivants: l AXON haut 1 f INV haut ( 1) 2 AXON haut 2 AXINV bas ( 2) 3 AXON bas 3 AXINV bas non utilisé ou sensi- 4 AXON bas 4 AXINV bas ble aux bords l AYON bas 1 AYINV haut 2 AYON bas 2 AYINV haut non utilisés dans la 3 AYON bas 3 AYINV hau fonction A. 4 AYON bas 4 AYINV haut MENAX bas Fonction A, multiplexeur du premier pro- duit validé. M 50 AX haut M 51 AX haut Sélectionne le bord tombant du signal M 52 AX bas J du canal 4. Pour former la fonction de déclenchement A de la relation ( 2), le signal STAX provenantdelaporte U 402 D, qui combiné au signal d'information sensible atuniveaux et provenant du circuit logique booléen 150, dans la porte U 402 A (figure 2) par l'intermédiaire du filtre de suppression de déclenchement 170 La déléguation des taches au cir- cuit logique booléen 150 et au détecteur de bords 160 est effectué par le microprocesseur 200 (figure 1) en réponse aux instructions de l'utilisateur. Circuit logique hiérarchique A THEN B 180 Le circuit logique hiérarchique A THEN B (A puis B) 180, tel que représenté sur la figure 4, transmet le signal de déclenchement depuis les filtres de suppression de déclenchement 170 aux sorties de déclenchement selon l'un des trois modes suivants: mode A, mode B ou mode A THEN B. Le mode est déterminé par les lignes de commande A THEN B et A MODE Dans le mode A, le signal A THEN B sera au ni- veau haut et le signal A MODE sera au niveau bas Le si- gnal FNA provenant du filtre 170 A de suppression de déclen- chement de la fonction A, figure 2, peut aboutir, en tra- versant les portes U 600 B et U 610 D, aux bornes de sortie de déclenchement Ceci est possible étant donné que le si- gnal de sortie de la porte NON-OU U 520 B ne passe pas au ni- veau haut et par ce que le signal de sortie de la porte N 10 N- OU 520 B est au niveau haut, que le signal de sortie de la porte P Or-OU U 520 A et le signal de sortie de la porte ET U 610 V sont au niveau bas, ce qui empêche la porte ET U 600 A d'effectuer un verrouillage Le fonctionnement selon le mode B est semblable, hormis que le signal se propage depuis l'entrée FNB en traversant les portes ET U 600 C et U 600 D pour aboutir aux bornes de sortie de déclenche- ment Les signaux présents dans les deux lignes de commande (A THEN B et A MODE)doivent être au niveau haut dans ce mode Dans le mode A THEN B, le signal présent dans la ligne de commande A THEN B sera au niveau bas et le signal présent dans la ligne de commande A MODE sera au niveau haut L'apparition d'une fonction B provoque la délivrance d'une impulsion de sortie de déclenchement et ramène à l'état initial la condition de validation Dans ce modelle signal de sortie de la porte ET U 610 B est initialement maintenu au niveau bas Lorsque le signal FNA est à son niveau haut, cet état à niveau haut est verrouillé par la porte ET U 600 A Un niveau de signal bas transmis par le collecteurde Qloo 4 à la porte ET U 600 B empêche ledit si- gnal d'atteindre les bornes de sortie de déclenchement. Cependant la porte ET U 600 C est validée de sorte que, lorsque le signal FNB passe au niveau haut, un signal de sortie de déclenchement apparaît Lorsque ceci se pro- duit, le signal de sortie de la porte ET U 600 C passe au niveau haut, ce qui a pour effet que les signaux de sortie des portes NON-OU U 520 A et 610 B passent au niveau baset ramènent à l'état initial la bascule bistable U 600 A de manière à la préparer pour le cycle suivant La durée de l'impulsion de sortie de déclenchement résultante est ré- glée par les retards de propagation des portes U 520 A, U 610 B, U 600 A et U 600 C Dans ce mode le signal A THEN B CATE OUTPUT (sortie de porte A THENB) est également actif Le signal présent sur la borne de sortie non in- verseuse de la porte ET U 600 D passe au niveau haut lors- que la fonction A apparaît et revient au niveau bas lors- que la fonction B apparaît Par suite du raccordement de R 715 à la masse, une représentation du signal de porte A THEN B sera disponible sur la borne FRONT PANEL TRIGGER OUTPUT (sortie de déclenchement sur le panneau frontal) par l'in- termédiaire de U 61 OA et de U 620 B. Entrée de remise à l'état initial La fonction RESET (remise à l'état initial) figure 4 est légèrement différente si l'oscilloscope se trouve dans le mode A THEN B plutôt que dans le mode A ou le mode B Dans ces derniers modes, lorsque la borne d'entrée de remise à l'état initial est au niveau haut, le signal de sortie de déclenchement est simplement in- hibé Dans le mode A THEN B, outre le fait d'inhiber le signal de sortie de déclenchement lorsqu'il est au niveau haut, ladite fonction provoque le retour de la condition validée, à l'état initial, si cette condition a été réglée précédemment par la fonction A vraie (on suppose que la fonction n'a pas été vraie depuis la dernière fonction A). Une fois que le signal de remise à l'état initial est supprimé, le déclenchement normal reprend. Un signal d'entrée de remise à l'état initial plus positif qu'environ 0,5 V provoque la commutation de l'étage comparateur des transistors Q 720 et Q 620 Lorsque le signal R passe au niveau bas, les signaux RSAX, RSAY et A-B passent au niveau haut Lorsque R passe au ni- veau bas, le signal de sortie de déclenchement est immé- diatement inhibé par la porte ET U 610 D Ce même signal traverse la porte NOR-OU U 61 OB de manière à ramener à l'état initial la bascule bistable A THEN B, la porte ET U 600 A, en supposant que le signal FNA est au niveau bas. Ceci est garantit par les signaux RSAX et RSAY qui agissent sur les portes NON-OU U 402 D et U 412 D (figure 3) de ma- nière à amener de force les signaux STAX et STAY au niveau bas Le signal Rs place également de force les signaux EXEDGEN, SYNCAX et SYNCAY au niveau bas afin d'invalider le circuit passant par les filtres de suppression de dé- clenchement et de garantir un signal FNA faux. Circuit logique d'horloge externe 210 Si le circuit logique d'horloge externe re- présenté sur la figure 4 est actif, la ligne de commande EXT CLK SYNC sera au niveau haut afin d'envoyer un signal au niveau bas ECL à la porte ET U 520 C, qui valide les tampons de l'horloge externe, un signal à niveau bas à la porte OU-U 610 C, qui valide les détecteurs de bords 160, et un signal au niveau bas qui valide le multiplexeur U 630 de visualisation de déclenchement, pour provoquer la transmission du signal d'horloge externe au commutateur 110 des canaux de sortie, afin de l'envoyer dans la voie 10 de transmission des signaux analogiques - Le signal d'horloge externe peut être sélectionné de manière à posséder les niveaux logiques soit TTL soit ECL, au moyen d'un cavalier Ji Le seuil TTL est égal à environ + 1,4 V tandis que le seuil ECL est égal à environ -1,3 V Le signal d'horloge externe provenant du panneau frontal 190 est envoyé au tampon TTL Q 622 et au cavalier il de transmission de signaux d'horloge Ce cavalier Ji est dans la position TTL, le tampon ECL (U 520 C) est dé- branché Le tampon ETL est constitué par un étage ampli- ficateur différentiel (Q 622 et Q 724) avec une certaine réaction positive et une hystérésis L'entrée dans l'6- tage est verrouillée à + 5 V et mise à la masse afin d'em- pêcher une surmodulation La sortie présente des variations de la tension du niveau ECL Le tampon ECL étant débran- ché, le signal de sortie de U 520 C ne passe pas au niveau haut, si bien que le tampon TTL peut piloter la porte OU-Exclusif U 620 A Si le cavalier Ji se trouve dans la position ECL, le signal d'entrée d'horloge externe est alors raccordé par l'intermédiaire d'une résistance d'en viron 50 homs au bus à -2 V, de sorte qu'il est compatible avec les niveaux de tension de la logique ECL Etant donné que les niveaux haut et bas ECL sont tous les deux plus négatifs que la masse, le tampon ETL est toujours verrouillé dans son état d'entrée bas, ce qui a pour effet que le transistor Q 724 délivre un signal de sortie bas, ce qui permet au tampon ECL U 520 C de commander la porte OU-Ex- clusif U 620 A Le signal d'entrée du tampon ECL U 520 C est verrouillé sur la masse et à -5 V afin d'empêcher tout en- dommagement dû à une surmodulation La ligne de commande X CLK EXER est utilisée pour un essai interne automatique et pour des diagnostics à grande échelle de manière à synthétiser un niveau d'horloge TTL bas Si le cavalier Ji est placé dans la position ECL, le niveau du signal d'entrée est déjà bas de sorte que le signal EXT CLK EXER n'aura aucun effet La pente du signal d'horloge externe est commandée par la ligne EXT CLK SLOPE Les détecteurs de bords 160 sont sensibles à un bord ou flanc montant dusi- gnal EXT CLK de sorte que la porte OU-Exclusif U 620 A est positionnée soit de manière inverser, soit de manière à ne pas inverser le signal en vue de sélectionner le bord désiré du signal d'horloge Le signal EXT CLX SLOPE -est positionné au niveau haut pour un bord montant du signal d'horloge et au niveau bas pour un bord tombant ou des- cendant du signal d'horloge Si le signal EXT CLK SYNC n'est pas actif (niveau bas) alors le signal de sortie du tampon ECLX 520 C est amené à force au niveau haut et le signal EXT CLK SLOPE est positionné au niveau haut de manière à garantir que le signal BEXT CLK sera au niveau haut pour ne pas fournir de perturbations avec les dé- tecteurs de bords 160 dans la sensibilité des canaux vis-à-vis des bords ou flancs de signaux Le signal BEXT CLK est transmis aux détecteurs de bords 160 par les portes NON-OU U 510 A, B, C, D (figure 3). Signal de visualisation de déclenchement Si, comme représenté sur la figure 4, le signal de visualisation de déclenchement présent dans la ligne 230 est sélectionné à partir du panneau frontal 190 et du dispositif de commande du matériel 200 (figure 1), la trace de visualisation du déclenchement sera une repré- sentation du signal de déclenchement délivré dans la ligne 185 et envoyé à la section de réglage de la base de temps de l'unité de base de l'oscilloscope et à un connecteur de sortie sur le panneau frontal sauf si 1 ' horloge externe est active Si l'horloge externe est branchée, la trace de visualisation de déclenchement fournira une représentation du signal d'horloge externe. La sélection est réalisée à l'aide du multiplexeur U 630 qui est commandé par le signal de sortie du transistor Q 1002 Si l'horloge externe est active,le signal appli- qué au multiplexeur U 630 est retardé de manière à faire apparaître la trace du signal d'horloge externe sur le dispositif d'affichage 120, d'une manière coïncidente dans le temps avec les traces des signaux analogiques dé- livrés par les canaux CH 1-4. REVENDICATIONS 1 Amplificateur de balayage vertical d'os- cilloscope, pour le traitement et l'affichage de si- gnaux d'entrée analogiques multiples, caractérisé en ce qu'il comprend: des moyens ( 10) formant voie de transmission de signaux analogiques pour la réception et le traitement desdits signaux d'entrée analogiques, et des moyens ( 50) formant voie d'élaboration et de transmission de signaux de déclenchement numériques servant à fournir un signal de déclenchement d'affichage à partir d'une combinaison de mots, pouvant être sélec- tionnés, en logique booléenne desdits signaux d'entrée analogiques. 2 Amplificateur de balayage vertical d'os- cilloscope selon la revendication 1, caractérisé en ce que ladite voie ( 10) de transmission de signaux analo- giques comporte des moyens ( 100) de retardement des si- gnaux, destinés à retarder les signaux d'entrée analogiques de sorte qu'ils apparaissent en coïncidence dans le temps avec le signal de déclenchement d'affichage provenant desdits moyens ( 50) formant voie d'élaboration et de transmission des signaux de déclenchement. 3 Amplificateur de balayage vertical d'oscillos- cope selon la revendication 1, caractérisé en ce que les- dits moyens ( 50) formant voie d'élaboration et de trans- mission des signaux de déclenchement numériques comportent des moyens ( 130) de production de seuils de déclenchement servant à fournir des tensions de seuil pouvant être sélectionnées, des moyens comparateurs ( 1401 -1404) servant à reconstituer numériquement les signaux d'entrée ana- logiques en réponse aux tensions de seuil pouvant être sélectionnées et aux signaux d'entrée analogiques, et des moyens ( 150) à logique booléenne servant à produire au moins un signal de déclenchement d'affichage à partir de combinaisons de mots, pouvant être sélec- tionnées, en logique booléenne desdits signaux d'entrée analogiquesreconstitués numériquement. 4 Amplificateur de balayage vertical d'os- cilloscope selon l'une quelconque des revendications 1 ou 3, caractérisé en ce que ladite combinaison logique booléenne est sélectionnée & partir d'au moins l'une des fonctions booléennes ET ou OU et NON-ET. 5 Amplificateur de balayage vertical d'os- cilloscope selon la revendication 3, caractérisé en ce que lesdits moyens ( 150) à logique booléenne comportent des moyens d'identification de mots servant à produire un signal de déclenchement pour chaque mot sélectionné. 6 Amplificateur de balayage vertical d'os- cilloscope selon la revendication 5, caractérisé en ce que lesdits moyens ( 50) formant voie d'élaboration et de transmission de signaux de déclenchement numériques com- prennent en outre des moyens ( 170) formant filtres de suppression de déclenchement, permettant d'inhiber de façon sélective le signal de déclenchement pour chaque mot booléen sélectionné lorsque la durée du signal de déclenchement particulier est inférieur à une durée sélectionnée. 7 Amplificateur de balayage vertical d'os- cilloscope selon la revendication 5, caractérisé en ce que lesdits moyens ( 5 o) formant voie d'élaboration et de transmission de signaux de déclenchement numériques com- prennent en outre des moyens ( 180) à logique hiérarchi- que servant à produire un signal de déclenchement d'affi- chage qui est une combinaison séquentielle d'au moins deux signaux de déclenchement de mots booléens. 8 Amplificateur de balayage vertical d'oscil- loscope selon la revendication 3, caractérisé en ce que lesdits moyens ( 50) formant voie d'élaboration et de trans- mission de signaux de déclenchement numériques comprennent en outre des moyens ( 210) formant horloge externe, ser- vant à produire un signal de déclenchement d'affichage cîui est une combinaison logique booléenne-desdits si- gnaux d'entrée analogiques reconstitués numériquement et d'un signal d'horloge externe. 9 Amplificateur de balayage vertical d'os- cilloscope selon la revendication 3, caractérisé en ce que lesdits moyens ( 50) formant voie d'élaboration et de transmission de signaux de déclenchement numériques com- prennent en outre des moyens ( 160) réalisant un déclen- chement au niveau des bords de signaux et qui répondent à des combinaisons de mots en logique booléenne pour la production d'un signal de déclenchement d'affichage qui est cadencé de-manière à apparaître au moment o les états des signaux des entrées analogiques sont dans les états sélectionnés conformément aux mots de logique booléenne tels que déterminés par l'apparition d'au moins l'une des transitions positive et négative d'au moins l'un de ces signaux. Amplificateur de balayage vertical d'os- cilloscope selon la revendication 9, caractérisé en ce que lesdits moyens ( 10) de transmission de signaux ana- logiques comprennent des moyens ( 100) de retardement des signaux, servant à retarder les signaux d'entrée analo- giques traités de telle sorte qu'ils apparaissent en coïncidence dans le temps avec le signal de déclenchement d'affichage provenant desdits moyens ( 50) formant voie d'élaboration et de transmission des signaux de déclen- chement. 11 Amplificateur de balayage vertical d'oscil- loscope selon la revendication 9, caractérisé en ce que la combinaison logique booléenne est choisie parmi au moins l'une des fonctions booléennes ET ou OU et NON-ET. 12 Amplificateur de balayage vertical d'os- illoscope selon la revendication 9, caractérisé en ce que les moyens ( 150) à logique booléenne comprennent des moyens d'identification de mots, servant à produire un signal de déclenchement pour chaque mot sélectionné. 13 Amplificateur de balayage vertical d'os- cilloscope selon la revendication 9, caractérisé en ce que lesdits moyens ( 50) formant voie d'élaboration et de transmission des signaux de déclenchement numériques com- prennent en outre des moyens ( 170) formant filtres de suppression de déclenchement, permettant d'inhiber de façon sélective le signal de déclenchement pour chaque mot booléen sélectionné lorsque la durée du signal de déclenchement particulier est inférieur à une durée sélectionnée. 14 Amplificateur de balayage vertical d'os- cilloscope selon la revendication 12, caractérisé en ce que lesdits moyens ( 50) formant voie d'élaboration et de transmission de signaux de déclenchement numériques com- prennent en outre des moyens logiques hiérarchiques ( 180) servant à produire le signal de déclenchement d'affichage qui est une combinaison séquentielle d'au moins deux si- gnaux de déclenchement de mots booléens. Amplificateur de balayage vertical d'os- cilloscope selon la revendication 9, caractérisé en ce que lesdits moyens ( 50) formant voie d'élaboration et de transmission de signaux de déclenchement numériques com- portent en outre des moyens ( 210) formant horloge externe servant à produire un signal de déclenchement d'affichage qui est une combinaison logique booléenne desdits signaux d'entrée analogiques reconstitués numériquement et d'un signal d'horloge externe. 16.Amplificateur de balayage vertical d'os- cilloscope selon l'une quelconque des revendications 3 ou 10, caractérisé en ce que lesdits moyens-( 50) formant voie d'élabora- tion et de transmission de signaux numériques de déclen- chement comprennent des moyens produisant un signal de visualisation de déclenchement, et que lesdits moyens ( 10) formant voie de trans- mission des signaux analogiques comprennent des moyens permettant d'additionner de façon sélective le signal de visualisation de déclenchement aux signaux d'entrée ana- logiques, en vue de permettre l'affichage de ces signaux de manière qutils coïncident dans le temps entre eux.