Brevet FR2547475A1 — publié le 19841214

La présente invention se rapporte à une matrice numérique de couleur pour un téléviseur numérique. Dans un téléviseur numérique, un signal vidéo analogique sur bande de base est échantillonné et les échantillons sont convertis en échantillons numériques représentatifs par un convertisseur analogique-numérique. Les échantillons numériques sont traités dans un filtre en peigne numérique pour produire des signaux numériques représentant l'information séparée de luminance et de chrominance Les signaux numériques contenant l'information de luminance et de chrominance sont alors traités dans des canaux respectifs d'un réseau de traitement de signaux numériques pour produire des signaux numériques de mélange de couleurs comme les signaux I et Q et les signaux 15 numériques de luminance ou Y. On peut utiliser une matrice numérique pour combiner les signaux I, Q et Y afin de produire des échantillons numériques des couleurs primaires R (rouge), G (vert)et B (bleu) Les échantillons numériques sont alors appliqués à un agencement convertisseur numériqueanalogique pour développer les tensions respectives d'attaque R, G et B pour attaquer les cathodes d'un tubeimage couleur Pour développer les échantillons numériques R, G et B dans une matrice numérique, les signaux de diffé25 rence de couleurs R-Y, G-Y et B- Y sont produits à partir des signaux de mélange de couleurs I et Q Le signal de luminance Y est alors ajouté à chacun des trois signaux de différence de couleurspour développer les trois échantillons de couleurs primaires Les trois signaux de différence 30 de couleurs sont en rapport avec les deux signaux de mélange de couleurs par un groupe de coefficients a, bi. i = r,g,b selon les équations qui suivent R-Y = ar I+br Q G-Y = ag I+bg Q B-Y = ab I+bb Q o ai, bi ont des valeurs bien connues et établies. Dans la demande de brevet US N 444 521 au nom de H G Lewis, Jr, déposée le 26 Novembre 1982, intitulée COLOR TELEVISION RECEIVER WITH A DIGITAL PROCESSING SYSTEM THAT DEVELOPS DIGITAL DRIVER SIGNALS FOR A PICTURE TUBE, les produits des échantillons de I et de Q multipliés par les coefficients appropriés ai, bi sont obtenus en utilisant une mémoire morte ou ROM construite comme un multiplicateur à table de consultation Les échantillons numériques de I et Q adressent des emplacements dans la 10 ROM, emplacements auxquels est stockée l'information du produit. Si les valeurs des coefficients ai, bi ne sont pas fixes mais peuvent varier dynamiquement, alors la capacité requise de la mémoire ROM peut être indûment importante Une mémoire à accès aléatoire ou RAM peut être utilisée dans une telle situation Cependant, l'utilisation de ces dispositifs représente une solution relativement coûteuse pour permettre aux échantillons de I et Q d'être multipliés par des coefficients de valeur variable. L'incorporation d'une ROM dans une configuration de table de consultation présente la caractéristique avantageuse d'offrir une capacité d'accès rapide à l'information qui y est contenue Cette capacité d'accès rapide peut être souhaitable lorsque les échantillons de I et Q qui doivent être multipliés par les coefficients respectifs sont développés à une fréquence relativement rapide, comme à une fréquence de 4 fsc o fsc est la fréquence de sous-porteuse couleur à 3,58 M Hz. La présente invention a pour caractéristique une matrice numérique de couleur capable de produire des signaux de mélange de couleurs tels que des signaux de différence de couleurs R-Y, B-Y à partir des constituants comme à partir des échantillons numériques de I et Q d'origine La présente invention a pour autre caractéris35 tique l'utilisation d'une ROM dans une matrice numérique pour produire la transformation de la matrice sans utiliser la ROM en elle-même en tant que multiplicateur à table de 2 47475 consultation La présente invention a pour autre caractéristique l'utilisation d'une ROM dans une matrice numérique lorsque des coefficients variables sont mis en cause dans la formation de la matrice La présente invention a encore pour autre caractéristique une matrice numérique capable de traiter des échantillons numériques de mélange de couleurs qui lui sont appliqués à une fréquence relativement élevée de données tout en utilisant des mémoires de relativement petit esdimensions. Selon les principes de l'invention, un réseau de traitement de signaux numériques produit des premiers signaux numériques de mélange de couleurs représentant l'information d'image couleur en tant que composantesdans un premier système de coordonnées de mélange de couleurs. 15 Ces signaux numériques sont alors convertis en une forme logarithmique La phrase "conversion en une forme logarithmique" signifie la conversion des échantillons d'entrée en échantillons de sortie qui ont la valeur du logarithme de la valeur d'entrée La conversion peut être accomplie par 20 exemple au moyen d'une table de consultation à ROM logarithmique Un calculateur ou autre circuit numérique produit des coefficients numériques sous formé logarithmique qui permettent aux premiers signaux numériques de mélange de couleurs d'être transformés en seconds signaux numériques 25 de mélange de couleurs représentant l'information d'image en couleur en tant que composantes d'un second système de coordonnées de mélange de couleurs Un additionneur additionne les premiers signaux numériques de mélange de couleurs sous forme logarithmique aux coefficients numéri30 ques sous forme logarithmique pour obtenir des signaux numériques sous forme logarithmique qui représentent un certain nombre de produits correspondant aux premiers constituants du mélange de couleurs des seconds signaux numériques de mélange de couleurs Par l'opération loga35 rithmique inverse, les divers produits sont convertis en premiers constituants du mélange de couleurs, qui sont alors combinés pour obtenir les seconds signaux numériques de mélange de couleurs. Selon un autre aspect de l'invention, les coefficients numériques, sous forme codée binairesont produits par exemple par le calculateur ou autre circuit numérique Des moyens sont prévus pour stocker les coefficients codés binaires Un agencement multiplicateur reçoit à une première entrée, les signaux codés binaires de mélange de couleurs produits par le réseau de traitement de signaux numériques et reçoit à une seconde entrée les 10 coefficients codés binaires du moyen de stockage Des moyens sont prévus pour appliquer séquentiellement les coefficients numériques du moyen de stockage à l'agencement multiplicateur afin d'obtenir une séquence de produits comprenant les premiers composants de mélange de 15 couleurs des seconds signaux de mélange de couleurs Les divers produits sont alors combinés pour obtenir les seconds signaux de mélange de couleurs. Les premiers signaux numériques de mélange de couleurs peuvent être produits sous forme d'une séquence 20 de composantes en rapport de phase avec des premier et second axes de couleur du premier système de coordonnés de mélange de couleurs A ces composantes sont associés des coefficients numériques de différentes valeurs Pour appliquer une séquence de coefficients à l'additionneur 25 dans le bon ordre correspondant à la séquence des composantes, les coefficients sont d'abord stockés dans une mémoire numérique Un multiplexeur relié à la mémoire numérique et à l'additionneur fournit alors les coefficients dans la bonne séquence. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaftront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple 35 illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 illustre un système de traitement de signaux numériques pour un téléviseur numérique comprenant une matrice numérique logarithmique multiplexée, selon l'invention; la figure 2 illustre un mode de réalisation 5 spécifique d'une partie du réseau de traitement du canal du vert dans la matrice numérique de la figure 1; la figure 3 illustre un mode de réalisation spécifique de l'interpolateur- démultiplexeur du réseau de traitement du canal du vert de la figure 1; la figure 4 montre un schéma des temps et d'état associé au fonctionnement du système de la figure 1; et la figure 5 montre un mode de réalisation différent d'une partie du système de la figure 1 et de son 15 réseau de traitement du canal du vert nécessitant des dimensions relativement petites de ROM tout en conservant une relativement bonne précision. Dans le système de traitement de signaux numériques pour un téléviseur numérique, qui est illustré sur la 20 figure 1, un signal vidéo analogique composite est développé à une borne 21 par un circuit analogique conventionnel qui le précède, qui n'est pas représenté Un convertisseur analogique-numérique, ADC 22 échantillonne le signal vidéo composite pour produire des échantillons numériques codés binaires Un filtre en peigne numérique 25 traite les échantillons vidéo composites numériques pour développer un signal numérique codé binaire de luminance Y' et un signal numérique codé binaire de chrominance C Un réseau 27 de traitement de signaux numériques de luminance 30 prend les échantillons de luminance de Y' et les traite pour produire des caractéristiques telles que la restauration du détail vertical dans le signal numérique de luminance de sortie Y. Le signal vidéo composite analogique à la borne 21 35 est également appliqué à un séparateur 23 de signaux analogiques de synchronisation pour développer des impulsions de synchronisation horizontale et verticale le Iong des lignes de signaux H et V pour les circuits de déviation horizontale et verticale, non représentés sur la figure 1. Le séparateur 23 applique également, par une ligne CB, un signal de référence de salve couleur à une fréquence fsc' la fréquence de sousporteuse couleur Ce signal est appliqué à un générateur de signaux d'horloge 24 du système de traitement de signaux numériques. Le générateur 24 développe les signaux d'horloge de I, +I,ck et de Q, +Q, ck à une fréquence fsc, que 10 l'on peut voir sur les figures 4 b et 4 c Ces signaux d'horloge sont synchronisés respectivement sur les points de phase de l'axe de I et de l'axe Q du signal de référence de salve couleur De plus, le générateur 24 développe les signaux d'horloge de -I, -I,ck et de -Q, -Q,ck à la fréquence fsc que l'on peut voir sur les figures 4 d et 4 e, qui sont synchronisés sur les points de phase de l'axe de -I et de l'axe -Q du signal de référence de salve couleur Le générateur 24 produit également un signal d'horloge du système 4 fsc,ck, illustré sur la figure 4 a, 20 à une fréquence quatre fois égale à la fréquence de sousporteuse couleur et en phase avec les signaux d'horloge de +I et +Q. Les signaux d'horloge de +I et +Q, ainsi que le signal d'horloge du système 4 fsc sont appliqués à un 25 réseau de traitement de chrominance 26 Le réseau 26 reçoit le signal numérique de chrominance C et le démodule sur les axes +I et +Q du signal de référence de salve couleur pour produire une séquence d'échantillons numériques codés binaires de mélange de couleurs de +I et +Q apparais30 sant sur un bus de données 90 Les échantillons numériques de I et Q produits par le réseau 26 comprennent des premiers signaux numériques de mélange de couleurs représentant l'information de l'image couleur sous la forme, dans un système de coordonnées du mélange de couleurs I-Q, 35 de composantes de I en phase et de composantes de Q en quadrature de phase. Les échantillons numériques de I et Q développés 254 ?'475 le long du bus 90 sont appliqués à une matrice numérique 80, selon l'invention, pour développer, d'une façon qui sera décrite ci-après, des échantillons numériques codés binaires de différentes couleurs, les échantillons de R-Y, G-Y et B-Y, le long des bus respectifs de données 91 r, 91 g et 91 b Les échantillons numériques de R-Y, G-Y et B-Y sont appliqués en tant qu'entrées respectives d'additionneurs 37 r, 37 g et 37 b Les échantillons numériques de luminance Y forment une autre entrée des additionneurs. 10 Les échantillons numériques du rouge, du vert et du bleu sont par conséquent développés aux sorties des additionneurs 37 r, 37 g et 37 b Ces échantillons sont appliqués respectivement à des convertisseurs numériques-analogiques 38 r, 38 g et 38 b pour une conversion dans le domaine analogique Après filtrage par des filtres passe-bas 39 r, 39 g et 39 b, des tensions analogiques du rouge, du vert et du bleu sont produites pour une utilisation par les circuitsd'attaque du tube-image du téléviseur, non représentés sur la figure 1. Une matrice numérique de couleur 80 comprend un réseau de traitement du canal du rouge comprenant des éléments 30 r-36 r, un réseau de traitement du canal du vert comprenant des éléments 30 g-36 g, un réseau de traitement du canal du bleu comprenant des éléments 30 b-36 b et 25 des éléments 28 et 29 qui sont communs aux trois réseaux de traitement. Dans le fonctionnement de la matrice numérique 80, les échantillons numériques de I et Q développés le long du bus de données 90 sont appliqués à une table de consul30 tation à mémoire morte LOGROM 28 Les valeurs des échantillons numériques de I et Q peuvent être représentées sous la forme de mots numériques codés binaires en notation de complément à 2, par exemple La LOGROM 28 convertit ces mots numériques en mots numériques correspondants qui 35 représentent les valeurs des échantillons numériques de I et Q sous forme logarithmique La sortie de la LOGROM 28 le long du bus de données 92 a la forme d'une séquence d'échantillons numériques de I et Q sous forme logarithmique correspondant à la séquence d'entrée des échantillons qui étaient sous forme arithmétique pure La figure 4 f illustre la relation dans le temps de la séquence des échantillons de I 1 Ql' I'1 ' Q I, I 2 ' Q 2, etc le long des bus de données 90 et 92, par rapport aux signaux d'horloge de +I et +Q des figures 4 b-4 e. Les coefficients utilisés par la matrice numérique logarithmique 80 peuvent être développés par un 10 microprocesseur 42 Le microprocesseur 42 reçoit à un point d'entrée N, des valeurs fixes ou constantes, sous forme logarithmique, des coefficients log ai et log bi Les coefficients logarithmiques reçus par le microprocesseur 42 sont extraits d'une mémoire morte ROM 40. 15 Dans la ROM 40 sont stockées les valeurs NTSC standards des coefficients permettant la transformation du système de coordonnées I-Q au système de coordonnées R-Y, B-Y. Ces coefficients peuvent être avantageusement modifiés pour tenir compte des différentes efficacités des 20 luminophores. De plus, le microprocesseur 42 peut recevoir une information de divers réglages du spectateur, généralement désignés sur la figure I par un bloc de commande 41 du spectateur L'information de commande ou réglage du 25 spectateur comme les ajustements du niveau du contraste et de la luminosité et d'autres réglages affectant l'information de l'image couleur comme la saturation des couleurs, est traitée par le microprocesseur 42 pour modifier de manière appropriée les valeurs des coefficients 30 log ai et log bi pour produire l'information correcte d'image couleur. A un point de sortie S du microprocesseur 42 sont développés, en série, les six coefficients numériques logarithmiques de valeur variable log ai, log bi i=r,g,b. 35 Le point de sortie S est couplé par un bus de données 93 à des mémoires numériques dans chacun des étages verrouillage/multiplexeur 35 r, 35 g et 35 b des réseaux 25474 5 respectifs de traitement du rouge, du vert et du bleu. Pour permettre à une mémoire numérique dans un réseau de traitement d'un canal donné de recevoir le coefficient correct lorsqu'il est développé le long du bus de données 93, le microprocesseur 42 développe à ses plots de sortie H 1-H 3, un mot binaire à 3 bits qui est appliqué à un décodeur conventionnel de un sur huit 43. Le décodeur 43 a huit plots de sortie P 1-P 8, les deux derniers restant non connectés Lorsqu'une nouvelle valeur 10 d'un coefficient donné, comme le coefficient de I du canal du vert, log ag, est développée au point de sortie S, le mot binaire à 3 bits indiquant cette situation qui est développé aux plots H 1-H 3 est décodé par le décodeur 43 pour produire une sortie haute, par exemple au plot P 3. 15 Le plot P 3 est connecté au verrouillage/multiplexeur 35 g du canal du vert Quand ce plot passe à l'état haut, une mémoire numérique dans l'étage 35 g est validée et reçoit la nouvelle valeur du coefficient log ag De même, quand une nouvelle valeur de l'un des cinq autres coefficients est développée au point de sortie S, le plot correspondant parmi les autres plots du point P passe à l'état haut pour permettre à une mémoire numérique dans le réseau de traitement du canal approprié de recevoir et de stocker la nouvelle valeur du coefficient. Il peut être souhaitable que la mémoire ROM 40 des coefficients stocke les valeurs arithmétiques ou logarithmiques inverses des coefficients ai, bi afin de permettre au microprocesseur 42 d'accomplir des calculs plus simples lorsqu'il traite les données des coefficients. 30 La sortie du microprocesseur 42 au point S dans un tel cas est formée des valeurs des coefficients a,, b sous i 1 forme arithmétique Ces coefficients adressent alors une autre table de recherche à mémoire morte logarithmique, non illustrée sur la figure 1, dont la sortie est formée 35 des coefficients log ai, log bi développés le long du bus de données 93. Une plus ample description du fonctionnement de la matrice numérique 80 sera maintenant donnée en se référant au fonctionnement du réseau de traitement du canal du vert seulement Une opération semblable est vraie pour les réseaux de traitement du canal du rouge et du bleu. La séquence des échantillons de I et de Q sous forme logarithmique développés le long du bus de sortie 92 est appliquée à une première entrée de l'additionneur 31 g. La figure 4 f illustre la séquence des échantillons logarithmiques de I et Q appliqués à l'additionneur 31 g et indique la durée pendant laquelle un échantillon particulier est valable Ainsi, l'échantillon I 1 est valable pendant l'intervalle d'horloge +I entre les temps T 1 et T 2, l'échantillon +Q 1 est valable pendant l'in15 tervalle d'horloge +Q entre les temps T 2 et T 5, l'échantillon I'1 est valable pendant l'intervalle d'horloge -I entre les temps T 3 et T 4 et l'échantillon Q'1 est valable pendant l'intervalle d'horloge -Q 1 entre les temps T 4 et T 5. Les coefficients ag et bg qui sont nécessaires 20 pour former les constituants de I et Q, ag I et bg Q, du signal numérique G-Y sont stockés dans le verrouillage/ multiplexeur 35 g La présente invention a pour caractéristique l'extraction de ces coefficients du multiplexeur pour application à l'additionneur 31 g en bonne séquence 25 pour permettre à l'additionneur de produire, à sa sortie, les constituants I et Q des signaux de différence de couleurs G-Y Pour atteindre ce résultat, les signaux d'horloge +I, les signaux d'horloge +Q et les signaux d'horloge 4 fsc sont appliqués à la partie de multi30 plexeur de l'étage 35 g Comme le montre la figure 4 g, les signaux d'horloge qui viennent d'être mentionnés permettent à l'étage 35 g d'appliquer à l'additionneur 31 g, à une seconde entrée, une séquence de coefficients sous forme logarithmique alternant entre log ag et log bg, 35 log ag étant valable à l'entrée de l'additionneur pendant les intervalles d'horloge +I et -I et log bg étant valable à l'entrée de l'additionneur pendant les intervalles d'horloge +Q et -Q. Avec la séquence des coefficients appliqués à la seconde entrée de l'additionneur 31 g dans le même ordre que la séquence des échantillons de I et Q est appliquée 5 à la première entrée, on obtient une séquence de produits sous forme logarithmique à la sortie de l'additionneur. Cette séquence de produits est illustrée sur la figure 4 h et correspond aux constituants alternants de I et Q du signal de différence de couleurs G-Y. La donnée de produit développée le long du bus g, représentant les constituants de I et Q de la donnée G-Y, est reconvertie de la forme logarithmique en une forme arithmétique pour permettre à ces constituants d'être arithmétiquement ajoutés pour produire les échantillons numériques de G-Y le long du bus 91 g Pour accomplir l'opération logarithmique inverse, la donnée de produit logarithmique le long du bus 95 g est appliquée à une mémoire morte, antilog ROM 32 g Dans les emplacements de mémoire de la ROM 32 g sont stockés les mots codés 20 binaires numériques représentant les valeurs sous forme arithmétique correspondant aux valeurs des produits qui sont séquentiellement appliqués le long du bus de données g Ainsi, à la sortie de l'antilog ROM 32 g, est développée une séquence de mots numériques sous forme arithmétique représentant les constituants de I et Q des échantillons numériques de G-Y Les états du bus de sortie 93 g de l'antilog ROM 32 g sont illustrés par la même figure 4 h que celle illustrant le bus de sortie 95 g de l'additionneur 31 g Pour illustrer la sortie de l'additionneur 31 g, les données de la figure 4 h sont en notation logarithmique tandis que pour illustrer les données à la sortie de la ROM 32 g, les données sont en notation arithmétique pure. Les mots numériques de la ROM 32 g, produits en série le long du bus 96 gsont stockés dans un verrouillage 33 g Le verrouillage 33 g est conçu pour laisser passer l'information vers sa sortie, le long du bus de données 97 g. Les données traitées par l'additionneur 31 g et la ROM 32 g sont les bits de moindre poids des données de I et Q, les données de coefficient et les données de produit Les bits de poids forts des données de I et Q représentent le bit de signe lorsque l'on utilise une notation à complément à 2 à décalage De même, le bit de poids fort du coefficient logarithmique ag ou bg est transmis en tant que bit de signe indiquant que la valeur arithmétique du coefficient est négative ou qu'une soustraction arithmétique doit être accomplie après avoir formé le produit associé à ce coefficient. Comme la multiplication arithmétique, lorsqu'elle est accomplie sous forme logarithmique en tant qu'addition de deux mots numériques, est une opération sans signe, le 15 bit de poids fort, le bit de signe de la donnée de coefficient logarithmique à la sortie de l'étage 35 g le long d'une ligne 81 g, n'est pas appliqué à l'additionneur 31 g mais est appliqué à une entrée d'un étage de portes OU exclusif XOR 30 g Le bit de poids fort ou bit de signe 20 de la donnée de-I ou Q développéele long de la ligne 82 g est appliqué à une autre entrée de l'étage 30 g Par l'opération OU exclusif de l'étage 30 g, la-sortie de l'étage 30 g le long de la ligne 83 g comprend le bit de poids fort de la donnée de produit ag I ou bg Q Les 25 bits de moindre-poids de la donnée de produit appliquée au verrouillage 33 g sont obtenus de la ROM 32 g. Comme la multiplication de deux opérandes par des logarithmes est indéfinie lorsque l'un des opérandes prend une valeur nulle, la matrice logarithmique 80 comprend un étage décodeur de zéro 29 pour tenir compte d'une multiplication par zéro Les échantillons numériques de I et Q développés le long du bus 90 sont appliqués au décodeur 29 Le décodeur 29, qui peut simplement comprendre une porte NON-OU à plusieurs entrées, répartit les valeurs 35 des échantillons de I et Q Lorsqu'une condition de valeur de zéro est détectée par le décodeur 29, une ligne de données de sortie 19 passe à l'état haut, remettant à l'état les bits à la sortie du verrouillage 33 g, comme tous " O ", ce qui correspond à une valeur de zéro de la donnée du produit associée à la valeur de zéro pour l'échantillon de I ou de Q. Il faut noter que les retards du signal à travers les divers étages de la matrice numérique 80 n'ont pas été pris en considération dans la description et sur le schéma des temps de la figure 4 Dans la pratique, des retards appropriés, non représentés sur la figure 1, sont 10 insérés dans des trajets de traitement en parallèle avant leur jonction à un étage donné afin d'équilibrer tous les retards inégaux de traitement rencontrés pendant la propagation du signal. La figure 2 illustre une partie du système de la 15 figure 1, comprenant des modes de réalisation spécifiques du verrouillage/multiplexeur 35 g et de l'additionneur 31 g. Les éléments et quantités identifiés de la même façon sur les figures 1 et 2 fonctionnent d'une façon semblable ou représentent des quantités semblables Le micro20 processeur 42 de la figure I introduit de nouvelles valeurs des coefficients log ag, log b au bus de données 93 tandis qu'elles sont produites en réponse à un changement de fonctionnement du téléviseur La nouvelle valeur d'un coefficient particulier qui apparaît au bus 93 25 est acheminée vers le verrouilage approprié 61 ou 62 de la figure 2 L'acheminement du coefficient log ag dans le verrouillage 61 s'accomplit lorsque le plot P 3 du décodeur est haut L'acheminement du coefficient log bg dans le verrouillage 62 s'accomplit quand le plot P 4 du décodeur est haut La nouvelle donnée de coefficient est introduite dans les registres associés aux verrouillages 61 et 62 lorsque les signaux aux plots P 3 et P 4 passent par les portes ET 63 et 64 vers les entrées d'horloge des verrouillages Les portes ET 63 et 64 sont validées lorsqu'une nouvelle donnée est générée Les portes sont validées au moyen d'une impulsion de temporisation développée par le microprocesseur 42 le long de la ligne de temporisation PCS. Le coefficient log ag qui est appliqué au verrouillage 61 peut se composer d'un mot numérique de 8 bits, les sept bits de moindre poids a 0- a 6 formant un mot codé binaire sous forme logarithmique indiquant la grandeur du coefficient, le bit de poids fort, le bit a 7 formant le bit de signe De même, le mot de donnée de log bg appliqué au verrouillage 62 peut se composer d'un mot de 8 bits, les sept bits de moindre poids, b O- b 6 étant un mot codé binaire sous forme logarithmique indiquant la grandeur du coefficient, le bit de poids fort, le bit b 7 formant le bit de signe. Les bits d'ordre supérieur a 4-a 7 du coefficient log ag stocké au verrouillage 61 sont appliqués respectivement aux plots B 1-B 4 du point d'entrée B d'un multi15 plexeur 66 Les bits d'ordre inférieur a O-a 3 sont appliqués respectivement aux plots B 1-B 4 du point d'entrée B d'un second multiplexeur, le multiplexeur 67 Les bits d'ordre supérieur b 4-b 7 du coefficient log bg stocké dans le verrouillage 62 sont appliqués respectivement aux 20 plots A 1-A 4 du point d'entrée A du multiplexeur 66 Les bits d'ordre inférieur b O-b 3 sont appliqués respectivement aux plots A 1-A 4 du point d'entrée A du multiplexeur 67. Les plots Y 1-Y 4 des points d'entrée de Y des multiplexeurs 66 et 67 reproduisent les états des plots 25 B 1-B 4 respectivement des points d'entrée B lorsque les états des bornes de sélection SEL sont hauts ou aux états logiques " 1 ", et reproduisent les états des plots A 1-A 4 respectivement des points d'entrée A quand les bornes de sélection sontbasses ou aux états logiques " O " Les signaux d'horloge +I passent par une porte OU 65 vers les bornes de sélection des multiplexeurs 66 et 67. Pendant les horloges +I, les quatre bits d'ordre supérieur du coefficient log ag sont développés au point de sortie de Y du multiplexeur 66 et les quatre bits 35 d'ordre inférieur de ce coefficient sont développés au point de sortie de Y du multiplexeur 67 Pendant les signaux d'horloge +Q, quand les bornes de sélection sont à l'état bas, les quatre bits d'ordre supérieur du coefficient log bg sont développés au point de sortie de Y du g multiplexeur 66 et les quatre bits d'ordre inférieur de ce coefficient sont développés au point de sortie de Y 5 du multiplexeur 67 Pendant les horloges de +I, l'état du plot Y 4 du multiplexeur 66 représente l'état du bit de poids fort, le bit de signe, a 7, du coefficient log ag. Pendant les horloges +Q, l'état du plot Y 4 du multiplexeur 66 représente l'état du bit de poids fort, le bit 10 de signe, b 7, du coefficient log bg Le plot Y 4 du multiplexeur 66 est couplé à une entrée d'une porte XOR 30 g le long de la ligne de données 81 g. L'étage additionneur 31 g comprend des additionneurs 68 et 69 de façon que la borne de sortie de report 15 CO de l'additionneur 69 soit couplée à la borne d'entrée de report CI de l'additionneur 68 Les plots Y 1-Y 3 du multiplexeur 68 sont couplés aux plots B 1-B 3 du mot B respectivement de l'additionneur 68 et les plots Y 1-Y 4 du multiplexeur 67 sont couplés aux plots B 1-B 4 du mot B 20 respectivement de l'additionneur 69. Les sept lignes de données d O-d 6 de la figure 2 sont couplées aux lignes correspondantes du bus de données 92 de la figure 1 Par conséquent, les lignes de données d O-d 6 représentent les valeurs des échantillons de donnée 25 de I ou de Q sous forme logarithmique qui sont développés en série au bus de données 92 par la LOGROM 28 de la figure 1 Les bits de moindre poids d O-d 3 sont appliqués aux plots d'entrée A 1-A 4 respectivement de l'additionneur 69 et les bits d'ordre supérieur d 4-d 6 sont couplés aux 30 plots A 1-A 3 respectivement de l'additionneur 68 Le bit de signe de l'échantillon de donnée de I ou de Q est acheminé le long de la ligne de données 82 g et est appliqué à une seconde entrée de la porte XOR 30 g. Pour obtenir la donnée constituant le produit, 35 log ag I et log bg Q, les données de log I et log Q sont additionnées aux coefficients log ag et log bg respectivement dans l'étage additionneur 31 g Pendant l'intervalle d'horloge I, les lignes de données d O-d 6 contiennent l'information de donnée de I et la ligne de données 82 g contient l'information du bit de signe de I. Le point de sortie de Y du multiplexeur 67 contient les 5 bits de moindre poids du coefficient ag et le point Y du multiplexeur 66 contient les bits d'ordre supérieur. L'additionneur 69 additionne les bits d'ordre inférieur de la donnée de log I aux bits d'ordre inférieur de la donnée de log ag pour obtenir aux plots 2 1 5 4 du point de sortie d'addition ú de l'additionneur, les bits d'ordre inférieur LO-L 3 de la donnée constituant I, l'additionneur 68 de log ag I additionne les bits d'ordre supérieur de la donnée de log I aux bits d'ordre supérieur de la donnée de log ag pour obtenir aux plots E 1 3 du point ú de sortie d'addition de l'additionneur, les bits d'ordre supérieur L 4-L 6 Le bit de signe, le bit L 7 de la donnée constituant log ag I est développé à la sortie de la porte XOR 30 g et est traité différemment des autres bits LO-L 6 parce que ces bits sont toujours sous forme logarithmique Le bit de signe L 7 est dérivé autour de la mémoire antilog ROM 32 g pour être recombiné à la donnée à l'entrée du verrouillage 33 g de la figure 1. Comme on l'a précédemment mentionné, la sortie 25 du verrouillage 33 g le long du bus de données 97 g de la figure 1 est un courant de données en série des constituants de I et de Q de l'échantillon numérique de G-Y comme cela est de nouveau illustré sur la figure 4 h. Pour additionner les constituants de I et Q correspondants, 30 le courant de données en série le long du bus 97 g est démultiplexé et converti en un courant de données en parallèle par un étage interpolateur-démultiplexeur 34 g. Les sorties de l'étage 34 g sont formées de deux courants de données, un courant de données constituant I le long 35 du bus 98 g et un courant de données constituant Q le long du bus 99 g Ces deux courants sont additionnés dans l'additionneur 36 g pour produire le courant de données des échantillons numériques de G-Y le long du bus 91 g Le courant de données de G-Y est alors additionné dans l'additionneur 37 g avec le courant de données de luminance Y que l'on obtient du réseau de traitement de luminance 27 pour produire le long d'un bus G, un courant de données d'échantillons numériques du vert pour une conversion dans le domaine analogique. Les échantillons numériques de luminance Y sont appliqués à l'additionneur 37 g à une fréquence de 4 fsc. 10 Pour éviter l'introduction d'artefacts d'échantillonnage dans l'information d'image couleur du réseau de traitement du canal du vert, il peut être souhaitable d'appliquer à l'additionneur 37 g, les échantillons numériques de différence de couleurs G-Y à la même fréquence de 4 fsc 15 Pour atteindre ce résultat, les courants de données constituant I et Q le long des bus 98 g et 99 g reçoivent également les échantillons numériques de l'étage 34 g à la fréquence de 4 fsc En inspectant la figure 4 a on peut cependant noter que pendant un cycle donné d'une durée de 20 1/fsc entre par exemple les temps T 1 et T 5, seuls deux échantillons constituants de I ou de Q sont produits. Par conséquent, dans l'étage 34 g est incorporée une section d'interpolateur qui insère entre des échantillons constituants de I ou Q consécutifs une valeur interpolée du 25 constituant pour augmenter la fréquence des données de chaque constituant à la fréquence requise de 4 fsc La figure 3 illustre un mode de réalisation spécifique de l'étage interpolateur-démultiplexeur 34 g de la figure 1, comprenant une structure pour produire les fonctions de démultiplexage, de conversion série-parallèle et d'interpolation Les éléments et quantités identifiés de la même façon sur les figures 1 et 3 accomplissent des fonctions identiques ou représentent des quantités semblables Des éléments semblables à ceux illustrés sur la figure 3 comprennent les éléments des autres étages 34 r et 34 b de la figure 1. Sur la figure 3, le courant de données constituant I et Q développé en série le long du bus 97 g et illustré sur la figure 4 h, est appliqué au premier étage SR 1 d'un agencement de registre à décalage à trois étages comprenant des registres à décalage SR 1, SR 2 et SR 3. La donnée passe d'un étage à l'étage subséquent à une fréquence d'horloge de 4 fsc, la même fréquence que celle à laquelle les échantillons individuels de la donnée constituant sont appliqués au registre à décalage SR 1. La figure 4 h illustre par conséquent la donnée dans l'étage SRI du registre à décalage et le long de son bus de sortie X La figure 4 i illustre la donnée dans l'étage SR 2 et le long de son bus de sortie W On peut noter que la séquence de données dans l'étage SR 2 est celle de l'étage SR 1 retardée d'une horloge à 4 fsc 15 La figure 4 j illustre la séquence de données dans l'étage SR 3 et le long de son bus de sortie Y On peut noter que la séquence de données illustrée sur la figure 4 j est celle de la figure 4 i retardée d'une horloge à 4 fsc Les sorties des étages SR 1 et SR 3 sont addi20 tionnées dans un additionneur 73 puis divisées par deux dans un diviseur 74 pour produire le long d'un bus de sortie Z, la valeur moyenne des données stockées dans les registres à décalage SR 1 et SR 3 Comme le courant de données le long du bus 97 g alterne entre les constituants 25 de I et les constituants de Q, les données dans les étages SR 1 et SR 3 sont soit les constituants de I ou les constituants de Q pendant un cycle donné d'horloge On peut noter, en inspectant les figures 4 h et 4 j, que pendant les signaux d'horloge de + I, les données dans SR 1 30 et SR 3 sont les données constituant I et pendant les horloges de +Q, les données sont les données constituant Q. On peut de plus noter en inspectant la figure 4 k que les données le long du bus Z forment la moyenne de deux données réelles adjacentes constituant I pendant les horloges de + I et la moyenne de deux données adjacentes réelles constituant Q pendant les horloges de +Q Ainsi, les données en série le long du bus de sortie Z forment les données interpolées, multiplexées et alternées constituant I et Q o la fonction d'interpolation consiste à obtenir la valeur moyenne ag T ou bg Q de deux données adjacentes et réelles constituant I ou Q. Le bus de sortie Z est couplé auxpoints d'entrée A de multiplexeurs 75 et 76 La sortie de l'étage SR 2 du registre à décalage est couplée aux points d'entrée B des multiplexeurs 75 et 76 Chacun des deux multiplexeurs 75 et 76 fonctionne de façon que lorsque la borne de sélection du multiplexeur est haute ou à l'état logique " 1 ", la donnée au point d'entrée A soit reproduite au point de sortie ST, et lorsque la borne de sélection est basse ou à l'état logique " O ", la donnée au point d'entrée B soit reproduite au point de sortie ST Pour 15 le multiplexeur 75, les horloges de +I passent par une porte OU 71 vers la borne de sélection Pour le multiplexeur 76, les horloges de +Q passent par une porte OU 72 vers la borne de sélection Le point de sortie ST du multiplexeur 75 est couplé à un verrouillage tampon 77 et le point de sortie ST du multiplexeur 76 est couplé à un verrouillage tampon 78 Le bus 98 g des constituants de I de la figure 1 est couplé à la sortie du verrouillage 77 et le bus 99 g des constituants de Q de la figure I est couplé à la sortie du verrouillage 78. Les multiplexeurs 75 et 76 accomplissent les fonctions de démutiplexer les courants mélangés de données réelles constituant I et Q développés le long du bus W et de démultiplexer les courants mélangés et interpolés constituant I et Q développés le long du bus Z Les courants de données sont convertis en deux courants en parallèle, o seule la donnée constituant I, réelle et interpolée, est développée le long du bus 98 g et seule la donnée constituant Q, réelle et interpolée est développée le long du bus 99 g. Pendant les horloges +I à l'état haut des figures 4 b et 4 d, lorsque les horloges +Q des figures 4 c et 4 e sont basses, les données au point d'entrée A du multiplexeur 75 et au point d'entrée B du multiplexeur 76 sont choisies pour unereproduction le long des bus de données 83 et 84 respectivement Comme le montrent les figures 41 et 4 m, pendant les horloges +I, la donnée interpolée constituant I, ag I est développée le long du bus 83 et la donnée réelle constituant Q, bg Q est développée le long du bus 84 Pendant les horloges +Q à l'état haut, quand les horloges + I sont à l'état bas, la donnée au point d'entrée A du multiplexeur 76 est 10 choisie pour une reproduction le long du bus 84 et la donnée au point d'entrée B du multiplexeur 75 est choisie pour une reproduction le long du bus 83 Comme le montrent les figures 41 et 4 m pendant les horloges +Q, la donnée interpolée constituant Q, bg -est développée le long 15 du bus 84 et la donnée réelle constituant I, ag I est développée le long du bus 83. Au moyen des multiplexeurs déclenchés 75 et 76, un courant de données à la fréquence de 4 fsc est développé le long du bus 98 g, qui mélange les valeurs 20 réelles et interpolées de la donnée constituant I De même, un courant de données à la fréquence de 4 fsc est développé le long du bus de données 99 g qui mélange les valeurs réelles et interpolées de la donnée constituant Q. Ces deux courants de données sont additionnés dans l'additionneur 36 g de la figure I pour produire, à une fréquence de 4 fsc, les échantillons numériques de G-Y. Ces échantillons sont à leur tour additionnés dans l'additionneur 37 g aux échantillons numériques de luminance Y à la fréquence de 4 fsc pour développer les échantillons numériques de couleur primaire verte le long du bus G Des situations semblables sont vraies dans les réseaux de traitement des canaux du rouge et du bleu. La figure 5 illustre un mode de réalisation d'une partie du système de la figure I comprenant une partie du réseau de traitement du canal du vert qui permet d'utiliser des mémoires mortes de relativement petites dimensions tout en conservant une relativement bonne précision de la donnée de sortie Bien que la figure 5 illustre un mode de réalisation par rapport au réseau de traitement du canal du vert, une modification du système de la figure 1 le long des lignes de ce qui est illustré sur la figure 5 peut être faite pour les réseaux de traitement des canaux du rouge et du bleu, en obtenant ainsi des résultats également avantageux Les éléments et quantités des figures 1 et 5 identifient les mêmes fonctions ou représentent des quantités semblables. 10 Sur la figure 5, le bus 90 de la figure 1, contenant les échantillons de I etde Q comprend huit lignes de données o les échantillons de I et de Q forment le mot D=(D 0, D 7) Le mot D de 8 bits représente la quantification des échantillons de I et Q en 28 ou 256 15 niveaux Comme on l'a précédemment mentionné, le mot D de donnée de I et Q peut être représenté en notation en complément à 2 décalé o le bit de poids fort, le bit D 7 représente le bit de signe En utilisant une telle notation, les valeurs décimales du mot D vont de + 127 repré20 senté par le mot codé binaire ( 01111111) à - 128 représenté par le mot codé binaire ( 10000000), la valeur nulle étant représentée par le mot codé binaire ( 00000000). La première étape de traitement illustrée sur la figure 5 est l'étape permettant d'obtenir les valeurs logarithmiques des mots de donnée des échantillons de I et Q Comme la fonction logarithmique est une fonction sans signe, seules les valeurs du mot D entre + 1 et + 127 doivent être traitées dans l'opération logarithmique, à condition que le signe du mot, le bit D 7 soit acheminé 30 séparément En d'autres termes, les échantillons D ayant la même valeur absolue, même s'ils sont de signes différentsadressent le même emplacement dans la table de consultation à LOGROM, la ROM 28 de la figure 5. Pour permettre aux valeurs positives et négatives 35 de la donnée en notation en complément à 2 d'adresser le même emplacement dans la table 28, le bit de signe, D 7, du mot D est logiquement combiné à chacun des bits de moindre poids DO-D 6 dans une opération OU exclusif accomplie par les portes X O R 120-126 Les sept lignes de sortie des X O R 120-126 sont appliquées au point d'entrée A d'un additionneur 128 Au point d'entrée B de l'addition5 neur sont reliées sept lignes de données, chacune acheminant un "O" logique La ligne de données du bit de signe, le bit D 7 >est reliée à la borne d'entrée de report CI de l'additionneur 128. Si le mot D de donnée de I ou Q est positif, 10 le bit de signe D 7 étant égal au "O" logique, alors l'opération des portes XOR 120-126 sur les bits DO-D 6 respectivement, laisse les états logiques des bits aux sorties des portes XOR inchangés parmi ceux des bits DO-D 6 Avec la borne d'entrée de report de l'addition15 neur 128 à un état "O" logique, le point de sortie i de l'additionneur 128 contient les bits de donnée DO-D 6 dont l'état est inchangé. Si le mot D de donnée de I ou de Q est négatif, alors les portes XOR 120126 et l'additionneur 128 accomplissent l'opération de complément à 2 (ou inversion arithmétique) de cette donnée et produisent la valeur positive de la donnée qui est requise pour adresser la log ROM 28 Avec un mot négatif, le bit D 7 est un " 1 " logique et l'opération des portes XOR 120-126 sur les 25 bits de moindre poids du mot de donnée, les bits DO-D 6 produit le complément à 1 de ces bits Comme l'état de la borne d'entrée de report CI de l'additionneur 128 est à un " 1 " logique, la donnée en complément à I au point d'entrée A est incrémentée de 1 pour produire le complé30 ment requis à 2 des bits DO-D 6 au point d'addition 1 A la lecture de la description ci-dessus, on peut noter que les valeurs positives et négatives du mot D adressent le même emplacement dans la ROM 28 lorsque la valeur absolue de la donnée est la même Ainsi, il ne 35 faut que sept bits de donnée le long du bus 190 pour couvrir toute la plage des 256 niveaux de donnée En réalisant le traitement par complément à 2 de la donnée 2547 '475 négative avant de l'appliquer au point d'adresse de la ROM 28, la dimension de la ROM 28 est réduite d'une mémoire à 8 x 256 bits à une mémoire à 8 x 128 bits, en supposant qu'un mot de 8 bits sort de la ROM 28 le long du bus 192. La sortie de la ROM 28, représentant les données de log I et log Q est additionnée en bon ordre séquentiel, aux coefficients logarithmiques log ag et log bg dans l'additionneur 31 g, comme on l'a précédemment décrit 10 pour produire le log de la donnée de produit, ag I et bg I à un point de sortie d'addition E Le point de sortie d'addition est couplé au point d'entrée d'adresse de l'antilog ROM 32 g par le bus 95 g La donnée à la sortie de l'antilog ROM 32 g, le long du bus 96 g, 15 représente, en notation de complément à 2, les bits de moindre poids des données constituant ag I, bg Q en valeur absolue Pour récupérer l'information de signe sur la donnée de produit, la sortie de l'étage XOR 30 g, représentant le bit de signe de la donnée de produit, est 20 appliquée à une entrée de chacune des portes XOR 110-116. Les bits de moindre poids de la donnée de produit le long des sept lignes de données du bus 96 g sont respectivement appliqués aux autres entrées des portes XOR. Les sept lignes de sortie des portes XOR 110-116 sont couplées au point d'entrée A d'un additionneur 129-et les sept lignes de données, chacune acheminant un "O" logique sont couplées au point d'entrée B Le bit de signe de la donnée de produit développée le long de la ligne 83 g est également couplé à la borne d'entrée de report CI de 30 l'additionneur 129. Si la donnée de produit est positive, alors le bit de signe du produit est un "O" logique, et la donnée reste non affectée à son passage à travers les portes XOR -116 et l'additionneur 129 pour développer les sept 35 bits de moindre poids au point de sortie E de l'additionneur 129 Pour reconstituer le mot de donnée de produit en complément à 2 à 8 bits dans le verrouillage 33 g, les sept bits de moindre poids du mot de donnée sont couplés au verrouillage par le bus de donnée 196 g et le bit de poids fort, le bit de signe est couplé au verrouillage par la ligne de données 83 g. Si la donnée de produit est négative, alors le bit de signe du produit est un " 1 " logique L'opération des portes XOR 110-116 et de l'additionneur 129 produit le complément à 2 des bits de moindre poids du mot de donnée de produit pour placer le mot de donnée dans 10 le verrouillage 33 g à sa valeur au signe approprié Un tel agencement permet de réduire la dimension de la mémoire morte d'antilog ROM 32 g. La base de logarithme utilisée pour calculer la donnée stockée dans log ROM 28 est choisie pour s'approcher 15 d'une adaptation optimale des arguments entiers représentant les valeurs de I ou Q et les valeurs des coefficients ai ou bi, à la plage dynamique choisie du produit logarithmique De cette façon, il y a une réduction des erreurs de calcul introduitespour obtenir des valeurs de 20 la donnée de produit sortant d'une antilog ROM, comme l'antilog ROM 32 g du canal du vert de la figure 5. La méthode de choix de la base logarithmique est décrite dans la demande de brevet US au nom de H G. Lewis, Jr et T M Stiller intitulée "DIGITAL SIGNAL MULTIPLICATION SYSTEM EMPLOYING LOGARITHMS", N 502014. A titre d'exemple pour le réseau de traitement du canal du vert de la figure 5, un mot de donnée de I ou Q à 7 bits est développé le long du bus 190 ayant une plage de niveaux égale à 27 ou 128 Un mot binaire à 8 bits représentant, en notation binaire, le logarithme en base b de l'argument entier en décimaleassocié au mot de donnée de I ou de Q à 7 bits est développé par log ROM 28 le long du bus 192 Les coefficients a et bg sont de même représentés par une plage de 2 ou 128 niveaux Dans le 35 système NTSC, le coefficient ag est de 0,27 et le coefficient bg est de 0,65 On suppose cependant arbitrairement que chacun des coefficients peut être ajusté en grandeur entre une valeur décimale proche de zéro et une valeur proche de 1 Huit bits sont suffisants pour représenter avec précision les coefficients logarithmiques développés le long du bus 94 g. Le logarithme en base b de la donnée de produit est développé au point de sortie de l'additionneur 31 g et c'est un mot de 9 bits pour tenir compte du bit de débordement pouvant se produire lorsque l'on additionne deux mots binaires de 8 bits Le mot binaire de 9 bits le long du bus 95 g adresse l'antilog ROM 32 g pour produire le mot binaire de 7 bits de la donnée de produit développée le long du bus 96 g avant sa reconversion en une forme de complément à 2 décalé. Pour déterminer la bonne base b pour obtenir 15 une meilleure précision de calcul, on peut noter à la lecture de la description qui précède que la plage des niveaux, pour la donnée de I ou de Q et les coefficients ag ou b est à chaque fois de 27 ou 128 La plage R de niveaux de la donnée de produit, dont les valeurs sous sous 20 forme logarithmique, s'étend jusqu'au niveau maximum de 127 x 127 = 16129, lorsque les cas zéro sont omises du traitement Le logarithme L de la donnée de produit est un mot binaire à 9 bits ayant une valeur entière maximum Lma = 29-1 = 511 La base b est choisie de façon Max que son logarithme maximum Lmax soit égal au logarithme de la plage R que la donnée de produit peut prendre. En d'autres termes, la base b est choisie de façon que l'on ait l Ogbase b(R)=Lmax Pour R= 16129 et Lmax= 511, la base b= 1,01914051. R E V E N D I C A T I ONS 1. Matrice logarithmique de couleur pour un téléviseur numérique, caractérisée par: un premier moyen pour produire des premiers signaux numériques de couleur représentant l'information d'image couleur en tant que composantes dans un premier système de coordonnées de mélange de couleurs; un second moyen ( 28) répondant auxdits premiers signaux numériques de mélange de couleurs (+I, +Q) pour 10 convertir lesdits premiers signaux numériques de mélange de couleurs en une forme logarithmique; un troisième moyen ( 40, 41, 42) pour produire des coefficients numériques sous forme logarithmique (log ai, log bi) permettant auxdits premiers signaux numériques de mélange de couleurs d'être transformés en seconds signaux numériques de mélange de couleurs ((R-Y), (G-Y), (B-Y)) représentant ladite information d'image couleur en tant que composante dans un second système de coordonnées de mélange de couleurs; un additionneur ( 31 r, 31 g, 31 b) pour additionner les premiers signaux numériques de mélange de couleurs sous forme logarithmique aux coefficients numériques sous forme logarithmique pour obtenir, à une sortie, des signaux numériques sous forme logarithmique qui représentent un 25 certain nombre de produits correspondant aux premiers constituants de mélange de couleurs des seconds signaux numériques de mélange de couleurs; un quatrième moyen ( 32 r, 32 g, 32 b, 34 r, 34 g, 34 b) répondant à la sortie dudit additionneur pour convertir, 30 par une opération logarithmique inverse, les produits en premiers et seconds constituants de mélange de couleurs; et un cinquième moyen ( 36 r, 36 g, 36 b) pour combiner lesdits premiers constituants du mélange de couleurs pour 35 obtenir les seconds signaux numériques de mélange de couleurs. 2. Matrice selon la revendication 1, caractérisée en ce que: le second moyen ( 28) produit, sous forme logarithmique, une séquence de composantes en phase (I) et en quadrature (Q) auxquelles sont associés des coefficients numériques de différentes valeurs (ai, bi) que l'on obtient par le moyen générateur de coefficients ( 40, 41, 42); une mémoire numérique ( 35 r, 35 g, 35 b) stocke les coefficients de différentes valeurs; et un multiplexeur ( 35 r, 35 g, 35 b) relié à ladite mémoire numérique et audit additionneur ( 31 r, 31 g, 31 b) leur fournit une séquence de coefficients dans l'ordre 15 correspondant à la séquence des composantes en phase et en quadrature de phase. 3. Matrice selon la revendication 2, caractérisée en ce que le quatrième moyen ( 32 r, 32 g, 32 b, 34 r, 34 g, 34 b) convertit les produits en une séquence de 20 premiers constituants de mélange de couleurs (ai I, bi Q) ayant des composantes entremêlées en phase (ai I) et en quadrature (bi Q) et comprenant un démultiplexeur ( 34 r, 34 g, 34 b) recevant la séquence des premiers constituants de mélange de couleurs pour produire le long d'un premier 25 bus de données ( 98 r, 98 g, 98 b) une équence de composantes en phase des premiers constituants du mélange de couleurs et pour produire le long d'un second bus ( 99 r, 99 g, 99 b) une séquence de composantes qui ne sont qu'en quadrature. 4. Matrice selon la revendication 3, caractérisée en ce que les composantes en phase (ai I) et en quadrature (bi Q) des premiers constituants du mélange de couleurs des seconds signaux numériques de mélange de couleurs ((R-Y), (G-Y),(B-Y)) sont développées à une première fréquence ( 2 fsc) et un moyen (SR 1, SR 2, SR 3,73,74) 35 développe des valeurs interpolées des composantes en phase et en quadrature pour augmenter la fréquence des données des composantes en phase et en quadrature à une seconde fréquence supérieure ( 4 fsc). 5. Matrice selon la revendication 4, caractérisée en ce que les seconds signaux numériques de mélange de couleurs sont représentés sous forme de composantes de différence de couleurs dans un système de coordonnées R-Y, B-Y. 6. Matrice selon la revendication 5, caractérisée par un moyen ( 22, 25, 27) pour produire des signaux numériques de luminance (Y) et un moyen ( 37 r, 37 g, 10 37 b) pour combiner les seconds signaux numériques de mélange de couleurs ((R-Y), (G-Y), (B-Y)) et les signaux numériques de luminance (Y) pour développer des signaux numériques de couleur primaire (R, G, B). 7. Matrice selon la revendication 5, caractérisée en ce que les signaux numériques de luminance (Y) sont produits à la seconde fréquence précitée ( 4 fsc). 8. Matrice selon la revendication 1, caractérisée en ce que le second moyen ( 28) comprend une mémoire (log ROM) ayant des emplacements o sont stockées 20 des quantités logarithmiques associées à un certain nombre de valeurs que les premiers signaux de mélange de couleurs (I, Q) peuvent prendre, un échantillon donné desdits premiers signaux de mélange de couleurs adressant un emplacement dans ladite mémoire o la quantité logarithmique associée est stockée pour développer à une sortie de la mémoire un signal numérique sous forme logarithmique, représentatif de cette quantité. 9. Matrice selon la revendication 8, caractérisée en ce que le quatrième moyen ( 32 r, 32 g, 32 b, 30 34 r, 34 g, 34 b) comprend une seconde mémoire (antilog ROM) ayant des emplacements o sont stockées des quantités logarithmiques inverses associées à un certain nombre de valeurs que les constituants de mélange de couleurs (ai I, bi I) des seconds signaux numériques de mélange de 35 couleurs ((RY), (G-Y), (B-y)) peuvent prendre. 10. Matrice selon la revendication 9, caractérisée en ce que les premiers signaux numériques de mélange de couleurs (I, Q) sont appliqués à l'additionneur ( 31 r, 31 g, 31 b) sous forme d'une séquence de composantes qui sont en phase par rapport à des premier (I) et second (Q) axes de couleur du premier système de coordon5 nées de mélange de couleurs et comprenant une mémoire numérique ( 35 r, 35 g, 35 b) pour stocker des coefficients numériques (ai, bi) associés aux composantes du premier système coordonné de mélange de couleurs et un multiplexeur ( 35 r, 35 g, 35 b) couplé à la mémoire numérique pour appliquer, à l'additionneur, un coefficient numérique différent selon la relation de phase de la composante du premier système coordonné de mélange de couleurs qui est séquentiellement appliqué à l'additionneur et en ce que la seconde mémoire (antilog ROM) est adressée par une séquence de premiers constituants du mélange de couleurs dérivés des composantes en phase avec les premier et second axes de couleur. 11. Matrice multiplexée de couleur pour un téléviseur numérique, du type comprenant un moyen pour 20 produire des premiers signaux numériques de mélange de couleurs sous une forme codée binaire représentant l'information d'image couleur sous forme de composantes dans un premier système coordonné de mélange de couleurs, caractérisée par: un moyen ( 40, 41, 42) pour produire des coefficients numériques en forme codée binaire qui permettent aux premiers signaux numériques de mélange de couleurs (I, Q) d'être transformés en seconds signaux numériques de mélange de couleurs ((R-Y), (G-Y), (B-Y)) représentant 30 l'information d'image couleur en tant que composantes dans un second système de coordonnées de mélange de couleurs; un moyen ( 35 r, 35 g, 35 b) pour stocker les coefficients numériques (ai, bi); un agencement multiplicateur ( 28, 31 r, 31 g, 31 b) 35 recevant les premiers signaux numériques de mélange de couleurs (I, Q) en tant que premières entrées et les coefficients numériques (ai, bi) du moyen de stockage ( 35 r, 35 g, 35 b) en tant que secondes entrées pour obtenir un certain nombre de produits (ai, I, bi, Q) sous forme codée binaire; un moyen ( 35 r, 35 g, 35 b) pour appliquer séquen5 tiellement, du moyen de stockage, à l'agencement multiplicateur, des coefficients numériques différents pour obtenir les divers produits sous forme d'une séquence de premiers constituants différents de couleur des seconds signaux numériques de mélange de couleurs; et 10 un moyen ( 32 r, 32 g, 32 b, 36 r, 36 g, 36 b) pour combiner les produits pour obtenir les seconds signaux numériques de mélange de couleurs. 12. Matrice selon la revendication 11, caractérisée en ce que les premiers signaux numériques de 15 mélange de couleurs (I, Q) et les coefficients numériques (ai, bi) sont sous une forme logarithmique codée binaire et en ce que l'agencement multiplicateur ( 28, 31 r, 31 g, 31 b) comprend un additionneur ( 31 r, 31 g, 31 b) pour additionner la forme logarithmique des premiers signaux numériques 20 de mélange de couleurs (I, Q) à la forme logarithmique des coefficients numériques (ai, bi) pour obtenir la forme logarithmique des premiers constituants de mélange de couleurs. 13. Matrice selon la revendication 12, caractérisée en ce que le moyen de combinaison ( 32 r, 32 g, 32 b, 36 r, 36 g, 36 b) comprend une mémoire ( 32 r, 32 g, 32 b) o sont stockées les quantités logarithmiques inverses associées à un certain nombre de valeurs que la forme logarithmique des premiers constituants du mélange de 30 couleurs peuvent prendre et comprend un additionneur ( 36 r, 36 g, 36 b) pour additionner les quantités logarithmiques inverses appropriées afin d'obtenir les seconds signaux numériques de mélange de-couleurs ((R-Y), (G-Y), (B-Y)). 14 Matrice selon la revendication 11, caractérisée en ce que les premiers signaux numériques de mélange de couleurs (I, Q) sont appliqués à l'agencement multiplicateur ( 28, 31 r, 31 g, 31 b) sous forme d'une séquence de composantes qui sont en rapport de phase avec des premier (I) et second (Q) axes de couleur du premier système de coordonnées de mélange de couleurs, et en ce que le moyen d' application ( 35 r, 35 g, 35 b) extrait un coefficient numérique différent selon la relation de phase de la composante du premier système de coordonnées de mélange de couleurs qui est concurremment reçue par l'agencement multiplicateur.