Brevet FR2544942A1 — publié le 19841026

' La présente invention concerne un procédé et un système de régulation des données d'image de lignes de balayage d'un système de reproduction d'images dans lequel les données d'image de plusieurs lignes de balayage d'une image originale sont stockées enune fois dans une mémoire tampon et sont extraites en parallèle pour être soumises à des procédés nécessaires, et a trait notamment à un tel procédé et un tel système dans lesquels les données d'image de lignes de balayage sont mises en bon ordre dans la mémoire tampon. Dans l'art antérieur, dans un système de reproduction d'images tel qu'un scanner ou de reproduction de facsimiles, les données d'image obtenues par balayage d'une image originale sont soumises à une conversion analogique/numérique et sont stockées une fois dans une mémoire tampon pour être soumises à des procédés nécessaires. Lorsqu'il s'agit de données d'un élément d'image, appelé aussi "pixel", devant être soumises à un procédé tel qu'un procédé de filtrage numérique bidimensionnel ou à un procédé bidimensionnel FFT (transformation rapide de Fournier) en fonction des données des pixels entourant ledit pixel, les données des pixels doivent être extraites de la mémoire tampon dans le même ordre qu'au moment du balayage d'entrée. L'explication suivante prend comme exemple le cas o les données d'un pixel situé au centre d'une matrice de 3 x 3 Dixels sont traitées Tout d'abord, les données d'image numériques, obtenues à l'aide d'un dispositif d'entrée 1 sont introduites par l'intermédiaire d'un multiplexeur 2 dans une mémoire tampon 3 constituée de trois mémoires de lignes A,B et C, les données relatives à la première, à la seconde et à la troisième lignes de balayage étant stockées dans les mémoires de lignes A,B et C respectivement Ensuite, les données d'image de chaque ligne de balayage sont extraites et introduites dans un registre à décalage 4 Toutefois, dans ce cas, il n'y a pas besoin d'ajuster les données d'image en ce qui concerne leur ordre de balayage parce qu' elles se trouvent déjà dans les mémoires de lignes correctes. Lorsque les données d'image des pixels de la seconde ligne de balayage sont traitées, les données des seconde et 2544942- troisième lignes de balayage restent toujours dans les mémoires de lignes B et C respectivement Ensuite, les données d'image relatives à la quatrième ligne de balayage sont amenées à la mémoire de ligne A Si on extrait main- tenant les données d'image présentes dans les mémoires de lignes A,B et C pour les tranférer au registre à décalage 4, elles sont dans l'ordre des 4 e, 2 e et 3 e lignes de balayage Par conséquent, on prévoit un régulateur d'ordre de données 5 entre la mémoire tampon 3 et le registre à décalage 4 pour réajuster les données d'image selon l'ordre des 2 e, 3 e et 4 e lignes de balayage. De manière connue, plusieurs circuits peuvent servir de régulateur d'ordre de données 5 Un tel circuit est rep- résenté sur la figure 2 Sur la figure 2, si le nombre de lignes de balayage est n, on utilise N 2 tampons à trois états 52 ( 52 a à 52 e) pour ajuster les données d'image de l'ordre de balayage Plus précisément, les données d'image des lignes de balayage stockées dans la mémoire tampon 3 sont appliquées sur des bascules 51 a, 51 b et 51 c, respective- ment selon leur ordre d'échantillonnage en synchronisme avec une horloge Sl-du système, tandis qu'un signal de départ 52 ' émis par le dispositif d'entrée 1 à chaque début de balayage d'une nouvelle ligne de balayage, est appliqué sur un compteur trinaire 53 Un signal à deux bits provenant du compteur trinaire 53 est appliqué sur un décodeur 54, le signal de sortie changeant la forme de ces données, par exemple de 01 en 10 et de 10 en 11 Le décodeur 54 ouvre les tampons à trois états 52 a, 52 d et 52 g lorsque le signal contient des données de forme " 01 ", les tampons à trois états 52 b, 52 e et 52 h lorsque le signai contient des données de forme " 10 ", ou les tampons 52 c, 52 f et 52 e lorsque le signal contient des données de forme " 11 " En outre, les lignes de sortie des tampons à trois états 52 a à 52 e sont reliées comme le montre la figure 2 et des données d'image provenant des bascules 51 a, 51 b et 51 c apparaissent en sortie dans l'ordre correct du balayage d'entrée. Toutefois, ce type de circuit fait appel à N 2 tampons à trois états, ce qui augmente le coût du système dont il fait partie. Pour résoudre ce problème, on peut utiliser un circuit réalisé à partir de N tampons à trois états montés en partage de temps, comme le montre la figure 3. Plus précisément, des données relatives à chaque ligne de balayage extraites d'une mémoire tampon sont d'abord appliquées à des bascules 55 ( 55 a, 55 b et 55 c) sur la commande de l'horloge 1 du système. D'un autre côté, un signal de contrôle 55 d'une fréquence trois fois celle de l'horloge 51 du système est appliquée sur un compteur trinaire 59 A d'un circuit de contrôle 59. Un décodeur 59 B décode une sortie du compteur trinaire 59 A pour ouvrir les tampons à trois états 56 ( 56 a,-56 b et 56 c) selon un partage de temps. En outre, le signal de contrôle 55 est appliqué sur un autre compteur trinaire 59 D Un décodeur 59 E décode une -sortie du compteu r trinaire 59 D pour contrôler les bascules 57 ( 57 a, 57 b et 57 c) Plus précisément, les données d'image extraites en temps partagé des tampons à trois états 56 sont amenées en temps partagé sur les bascules 57 par le signal de sortie du décodeur 59 E A chaque fois qu'un signal de départ 52 est appliqué sur le compteur 59 C, un signal de sortie du compteur trinaire 59 C change sa forme de données, par exemple d'une transition de (a) 01 10 11 en (b) une transition de 10 11 01, de (b) la transition de 10 11 01 en (c) une transition de 11 01 10 La synchronisation de l'ouverture des bascules 57 est contrôlée selon la transition de la forme de données en sortie du comp- teur 59 C pour ajuster l'ordre des données appliquées sur la bascule 57 Par conséquent, les bascules 57 contiennent les données d'image ajustées pour les mettre dans l'ordre d' échantillonnage, et les données sont amenées aux bascules 58 ( 58 a, 58 b et 58 c) en synchronisme avec l'horloge 51 du système. Toutefois, en supposant que les N données d'une ligne de balayage sont ajustées pendant un cycle d'échantillonnage V, la durée minimale To de transfert de données de la mémoire tampon aux bascules 57 en passant par les tampons à trois états 56 doit satisfaire l'équation Vo C V/n Ainsi, si la valeur N est assez grande, ce circuit risque de perdre la gestion du travail de régulation. Les figures 4 a,b représentent respectivement un autre régulateur et des impulsions de synchronisation permettant de contrôler le régulateur. Les données relatives à chaque ligne de balayage extraite d'une mémoire tampon sont appliquées sur les bascules 60 ( 60 a, b et 60 c) en synchronisme avec l'horloge 51 du système et sont appliquées sur des multiplexeurs 61 ( 61 a, 61 b et 61 c) qui sont contrôlés par un signal de sélection 56 Lorsque la borne A des multiplexeurs 61 est sélectionnée par 1 ' impulsion de sélection S (par exemple à l'instant t 1 à t 2 ou t 3 à t 4), les données de chaque ligne de balayage sortant des bascules 60 sont transférées à des bascules 62 ( 62 a, 62 b et 62 c) Lorsque les bornes B des multiplexeurs 61 sont sélectionnées (par exemple à l'instant t 2 à t 3 ou-t 4 à t 5), les données de chaque ligne de balayage sortant des bascules 62 sont transférées vers des lignes de données adjacentes respectives sur la commande d'un signal de contrôle 55 émis par une porte ET 64 Cette porte ET 64 est ouverte par un signal de mode 57 _i( 57 _ 0, 57 _ 1 et 57 _ 2), signal qui devient 57-2 lorsqu'il s'agit d'aucun transfert, 57 _ 1 lorsqu'il s'agit d'un transfert en une fois, 57-0 lorsqu'il s'agit d'un transfert en deux fois Ainsi, des données d'image ajustées de chaque ligne de balayage sont amenées sur les bascules 63 ( 63 a, 63 b et 63 c) pour être appliquées sur leur registre à décalage suivant à la commande de l'horloge 51 du système. Toutefois, même ce circuit perd son aptitude à un travail de régulation lorsque V/n (n: le nombre de lignes de balayage traitées ensemble, V: cycle d'échantillonnage) n'est pas supérieur à To (To: temps nécessaire pour le transfert des données d'image des bascules 60 aux bascules 63). Vis-à-vis des trois procédés précités selon lesquels des données d'image pour chaque ligne de balayage sont stockéesenune fois dans une mémoire tampon et sont soumises à un procédé de régulation d'ordre lorsqu'elles sont extraites de la mémoire tampon, on utilise également, de manière connue, un circuit représenté sur la figure 5 comme régulateur d'ordre de données. Dans le circuit représenté sur la figure 5, les données d'image de chaque ligne de balayage en sortie du dispositif d'entrée sont transférées en série vers un dispositif à charge couplée (CCD) 71 b doté d'une capacité correspondant à celle des données d'image d'une ligne de balayage par l'intermédiaire de trois bascules 72 a", 72 a' et 72 a, faisant partie d'un circuit de décalage 72 sur la commande de l'horloge 51 du système selon leur ordre d'échantillonnage. Ensuite, les données d'image retenues sur le CCD 71 b sont transférées à un CCD 71 c par trois bascules 72 b", 72 b' et 72 b prévues derrière le CCD 71 b Lorsque les données d'image de la troisième ligne de balayage sont extraites de la bas- cule 72 a, les données d'image des seconde et première lignes de balayage sont extraites dés bascules 72 b et 72 c respective- ment En même temps, les données relatives à la troisième et à la seconde ligne de balayage sont transférées sur le CCD 71 b et le CCD 71 c respectivement Par conséquent, des données d'image ajustées selon l'ordre d'échantillonnage sont émises par les bascules 72 a, 72 b et 72 c. Toutefois, du fait que le CCD est en général doté d'une capacité équivalente à la capacité en données d'une ligne de balayage, si lacapacité en données varie, il faut prévoir des CCD supplémentaires, ce qui s'avère un défaut En outre, le CCD est limité en ce qu'il ne peut délivrer des données d'image en sortie qu'en bon et du ordre, ce qui revient à dire que le CCD n'est pas en mesure d'effectuer une lecture avec accès aléatoire des données d'image Même si l'on utilise un CCD doté d'une fonction d'accès aléatoire, son. temps de réponse est d'environ 100 psec, ce qui veut dire que le CCD ne convient pas à un traitement en temps réel. En outre, le CCD ne peut délivrer en sortie des données d'un pixel que si des données d'un autre pixel lui sont appliquées En effet, le CCD ne fonctionne qu'à condition que la vitesse d'écriture de données dans le CCD soit équivalente à la vitesse d'échantillonnage. La présente invention propose donc un procédé permettant de résoudre les problèmes précités. Un but principal de l'invention est d'utiliser une mémoire tampon vive comme élément d'un régulateur d'ordre de données. Selon le principe de l'invention, des premières données d'image de chaque ligne de balayage sont stockées dans des mémoires de lignes respectives et ensuite les données d'image de chaque ligne de balayage sont extraites en parallèle simultanément des mémoîres de lignes En même temps, les données d'image de chaque ligne de balayage sont transférées à la mémoire de ligne adjacente(de laquelle la ligne de balayage suivante la plus jeune vient d'être extraite). Si des mémoires de lignes multiples (P) sont prévues pour le traitement des données d'une ligne de balayage, un maximum de P données de pixels peut être traité à la fois jusqu'à T (durée d'un cycle de la mémoire tampon)X P (durée d'échantillonnage). Pour cela, une bascule peut être substitutée à la mémoire de ligne pour la ligne de balayage présente. Une forme d'exécution de la présente invention est décrite ci-après à titre d'exemple, en référence aux dessins annexés dans lesquels: La figure 1 représente un système de régulation d'ordre de données classique; La figure 2 représente un régulateur d'ordre de données classique; La figure 3 représente un autre régulateur de données classique; La figure 4 représente encore un régulateur d'ordre de données classique; La figure 5 représente un régulateur d'ordre de données classique mettanten oeuvre des dispositifs à charge couplée; La figure 6 représente la conception de l'invention La figure 7 représente le détail d'un mode de réalisation de l'invention La figure 8 montre un schéma de synchronisation du circuit représenté sur la figure 7; La figure 9 représente un mode de réalisation de la présente invention destiné à un traitement rapide; et La figure 10 est un schéma de-synchronisation du mode de réalisation représenté sur la figure 9. La figure 6 représente un mode de réalisation d'un système de reproduction d'images auquel s'applique le procédé de l'invention. Dans un dispositif d'entrée 1, des données d'image analogiques obtenues par balayage d'une image originale (images ou dessins au trait) placée par exemple sur un tambour d'image originale sont converties en données numériques et les données numériques sont introduites dans une mémoire tampon 30. En outre, un encodeur rotatif est relié coaxialement avec le tambour d'image originale L'encodeur rotatif délivre, à un générateur d'impulsions de synchronisation 6, une impulsion pour chaque tour du tambour et une impuls- ion N fois par tour complet du tambour Le générateur d'impulsions de synchronisation 6 délivre à sa sortie un signal d'horloge Sl du système permettant de contrôler le système entier et un signal de départ 52 destiné à désigner la synchronisation de départ de balayage de chaque ligne de balayage dans un compteur d'adresses 7 Ce compteur d'adresses 7 produit un signal d'adresse Sa permettant d'écrire ou de lire des données d'image dans la mémoire tampon 30 en fonction des deuxi signaux 51 et 52 ' tandis que le générateur d'impulsions de synchronisation 6 produit un signal d'interrogation pour synchroniser la cadence à laquelle lesdonnées d'images accèdent à la mémoire tampon et un signal d'autorisation 53 d'écriture ou de lecture des données d'image dans la mémoire tampon. La mémoire tampon 30 comprend S moins 1 mémoires de lignes (S: le nombre de lignes de données devant être réglées ensemble) et une bascule pour les données de la ligne de balayage présente Dans un circuit ainsi réalisé, les données d'image de chaque ligne de balayage sont remises en ordre d'échantillonnage pour être appliquées sur un regi- stre à décalage 4. Dans le cas de la figure 4, les données d'image correspondant au nombre de lignes de données nécessaires dans les direction de balayage principal et secondaire (dans ce cas, il s'agit d'une matrice de 5 x 5) sont appliquées sur un circuit de traitement 8 pour être soumises à des procédés nécessaires selon le type de système utilisé. Par exemple, s'il s'agit d'un scanner en couleurs, un générateur de points demi-tons 9 produit un signal correspon- dant à un écran de contact à l'aide des données d'image et le signal est appliqué à une tête de sortie 10 pour piloter un faisceau d'enregistrement. La figure 7 représente un mode de réalisation détaillé de la mémoire tampon 30, dans lequel des données d'image de cinq lignes de balayage sont ajustées en même temps et la figure 8 représente le schéma de synchronisation de la mémoire tampon de la figure 7. La mémoire tampon 30 comprend une bascule 31 a et S moins 1 mémoires de lignes (S: nombre de lignes de données devant être ajustées ensemble) 31 b à 31 e Si l'on suppose que les données de la première ligne de balayage D 1 l, D 12 sont appliquées sur la mémoire de ligne 31 e, que les données de la seconde ligne de balayage D 21, D 22 sont appliquées sur la mémoire de ligne 31 d, que les données de la troisième ligne de balayage D 31, D 32 sont appliquées sur la mémoire de ligne 31 c, que les données de la quatrième ligne de balayage D 41, D 42 sont appliquées sur la mémoire de- ligne 41 b et que les données de la cinquième ligne de balayage (présente) D 51, D 51 sont transférées successive- ment à la bascule 31 a (le procédé de réalisation de cet état est omis), les données sont traitées comme suit. Les données d'image des lignes de balayage 11 à 14 sont délivrées à la sortie des mémoires de liqnes 31 b à 31 e respectivement à l'instant t, instant après lequel le signal de contrôle 53 est au niveau "H' (haut) et le signal d'interrogation 54 tombe au niveau "L" (bas). Ensuite, les données d'image de chaque ligne de balayage sont appliquées sur les bascules 32 a à 32 e respectivement lorsque le signal 51 de l'horloge du système remonte. Entretemps, les données d'image de la ligne de balayage présente 15 sont appliquées sur une bascule 31 a en synchronisme avec l'instant de remontée de l'horloge 51 du système avant d'être transférées à une bascule 32 a en synch- ronisme avec l'instant de remontée de l'horloge Si du système. Les données d'image stockées sur les bascules 32 a à 32 e sont délivrées simultanément à un registre à décalage en synchronisme avec l'instant de retombée de l'horloge 51 du système En même temps, les données sortant des bascules 32 a à 32 d sont transférées sur des mémoires de lignes adjacentes respectives 31 b à 31 e Par conséquent, les données d'image des lignes de balayage 15, 14 13 et 12 sont stockées dans des mémoires de lignes 31 b à 31 e respec- tivement Ainsi, les données d'image ajustées selon leur numéro de ligne de balayage sont extraites des mémoires de lignes 31 b à 31 e et de la bascule 31 a par l'intermédiaire des bascules 32 a à 32 e. Les données D 51, D 41, D 31 et D 21 des lignes de balayage respectives sont transférées depuis les bascules respectives 32 a, 32 b, 32 c et 32 d vers des mémoires de lignes respectives 31 b, 31 c, 32 d et 32 e comme suit. Sur la figure 8, lorsque le signal de contrôle 53 est "L" et que le signal d'interrogation 54 est "L"(l'instant T(b)), des données quelconques peuvent être écrites dans les mémoires de lignes 31 b à 31 e Lorsque les adresses 1 des mémoires de lignes respectives 31 b à 31 e sont alors utilisées, elles sont vacantes à l'instant T(a)' Par con- séquent,; les données D 51 à D 21 sont écrites dans les mémoires de lignes 31 b à 31 e respectivement pendant l'instant T(b) De la même manière, les données D 52 à D 22 et les données D 53 à D 23 sont transférées aux adresses 2 et 3 des mémoires de lignes respectives 31 b à 31 e Pour cela, les données d'image de la ligne de balayage li stockées dans la mémoire de ligne 31 e ne sont pas forcément transférées à d'autres mémoires de lignes, en d'autres termes elles peuvent être abandonnées en ce qui concerne l'objet de régulation des données. On fait remarquer que le mode de réalisation décrit ci-dessus perd son fonctionnement lorsque le temps de cycle 2 T de la mémoire tampon est plus de la moitié de celui de l'horloge 51 du système pour dominer la fréquence d'échantillonnage. La figure 9 représente un mode de mise en oeuvre du Drocédé de l'invention dans lequel l'échantillonnage des données d'image s'effectue P fois pendant le temps 2 T du cycle de la mémoire tampon 30. Sur la figure 9, un dispositif de mémorisation comprend P bascules 33 i(: 1, 2 P) dans lesquelles des données a-i d'image, comme le représente la figure 10, sont introduites directement en synchronisme avec l'horloge S du système et des mémoires de lignes 33 b-i' 33 i''' (i: 1, 2 P) dont chacune a une capacité de plus de I/P fois des données sur une ligne de balayage. En supposant que les données d'image de chaque ligne de balayage sont stockées dans les mémoires de lignes 33 b-i 33 c-i, comme le montre le tableau 1 (le procédé de formation des données est omis ici), le dispositif représenté sur la figure 9 fonctionne comme suit. Des données d'image de la 5 e ligne de balayage 511 52 P, 521 52 P sont amenées successivement sur les bascules 33 a i et sont introduites sur les bascules 34 simultanément en b-i synchronisme avec l'impulsion de synchron- isation 55 Pour cela, les données d'image des 1 er, 2 e, 3 e Pe pixels sur la 5 e ligne de balayage sont amenées aux bascules 34 34 b-2 34 b-3 34 P respectivement en synchronisme avec l'impulsion 55. Ensuite, les mémoires de lignes 33 b-il 33 c i"' délivrent des données relatives à un pixel pendant un temps de cycle 2 T de la mémoire tampon (le cycle d'échantillonnage P) aux bascules suivantes 35 b-il 35 c-i * en synchronisme avec l'impulsion de sychronisation 56 C'est-à-dire que les données peuvent être délivrées par chaque mémoire de ligne pendant un temps T(a) lorsque le signal d'interrog- ation 54 est "L" et le signal de contrôle 53 est "H"' Dans ces conditions, les données d'imagedesler, 2 e, 3 e -Pe pixels des lignes de balayage respectives 14, 13, 12, 11 sont dévlirées par lesmémoires à l'instant t après la re- tombée du signal d'interrogation S comme le montre la figure et sont amenées aux bascules 35 bi' 35 c-i en synch- ronisme avec l'impulsion de synchronisation 56 o Les données d'image stockées sur les bascules 35 b i' 35 -i sont b-i c-i délivrées en sortie par l'intermédiaire des tampons à trois états 36 i 36 i comme suit pendant le tem Ds de cycle b-i' c-i 7 ' 2 T. -Les tampons à trois états 36 bi, 36 _i sont ouverts b-i' c-i- pour chaque temps de cycle 2 T successivement sur la commande d'un signal de synchronisation 57 i Plus précisément, tout d'abord les tampons à trois états 36 b_ 11 36 c 1 sont ouverts, en deuxième lieu les tampons à trois états 36 b_ 2 36 2 o sont ouverts et enfin les tampons à trois états k 36 b-p 36 p sont ouverts et ce procédé se répète pour chaque cycle du temps de cycle 2 T Par conséquent, les données d'image des pixels 111 à ll P, 212 à 21 P, 311 à 31 P des lère à 4 e lignes de balayage respectives sont délivrées successivement par les tampons à trois états 36 b 1 36 b P 36 b P 36 c 1 O 36 b P Par contre, du fait que les données d'image du pixel de la ligne de balayage présente sont amenées successivement sur la bascule 33 a_ 1 et sont délivrées en sortie, il en résulte que les données d'image des lignes de balayage 15, 14, 13, 12, 11, sont délivrées en sortie en parallèle. Entretemps, les données d'image émises par les mémoires de lignes 33 b-i 33 ci par l'intermédiaire des bascules bi, 35 c i et les' données d'image délivrées par la bascule 33 a 1 sont transférées aux adresses desquelles les a 1 dernières données viennent d'être extraites et délivrées aux mémoires de lignes adjacentes 33 bi 33 ci En b-i' c-i supposant que les données d'image des ler, 2 e, 3 e Pe pixels sur chaque ligne de balayage sont transférées sur chaque ligne de balayage adjacente, les détails sont comme suit. Comme le montre la figure 10, des données quelconques peuvent être écrites dans les mémoires de lignes 33 b-i' 33 c-i lorsque le signal d'interrogation 54 est "L" et le signal de contrôle 53 est "L" Et l'adresse 1 de chaque mémoire de ligne 33 i'-33 c_ est vacante parce que les données précédentes stockées dans l'adresse 1 ont été déjà extraites pendant l'instant T (a) Par conséquent, les données d'image 511 à 51 P 211 à 21 P extraites des bascules respectives 33 a-i 35 b-il 35 c-i sont transférées à l'adresse 1 de chaque mémoire de ligne 33 b-1 33 c i à l'instant T(b) Pendant le temps de cycle suivant, les données des lignes de balayage 1 14, sont par con- séquent stockées dans les mémoires de lignes 33 b-i' 33 c-i"' Bien entendu,-les données de la ligne de balayage présente 16 sont délivrées en sortie par la bascule 33 a-i de façon à permettre la régulation de l'ordre de lignes de balayage. Bien que, dans le mode de réalisation représenté sur la figure 9, des données d'image relatives à P pixels sont écrites ou lues simultanément dans la mémoire tampon, ce procédé peut s'effectuer pour chacune des données d'image des P pixels lors de chaque cycle 2 T/P. Comme on l'a déjà signalé, le procédé de l'invention permet de mettre des données d'image de chaque ligne de balayage en bon et dû ordre à l'aide de mémoires de lignes faisant partie d'une mémoire tampon Par conséquent, grâce au procédé de l'invention, l'augmentationdu nombre d'unités de la mémoire tampon peut couvrir l'augmentation du nombre de lignes de balayage devant être traitées sans la nécessité de prévoir d'autres circuits En outre, la mise en oeuvre de la mémoire tampon permet un temps de traitement plus court et une fonction d'accès aléatoire Lorsque le temps d'échantillonnage des données d'image est trop rapide pour le temps de cycle de la mémoire tampon, des données d'image d'une ligne de balayage peuvent être stockées dans P mémoires de lignes (P:'nombre de cyclesd'échantillonnage pendant un temps de cycle de la mémoire tampon), et ensuite extraites successivement de chacune des P mémoires de lignes aux fins de régulation de l'ordre de données. s 2544942 TABLEA Ul Ordre d'entrée des données d'image des lignes de balayage i. to 11 11 12 13 14 111 211 311 411 11 P 21 P 31 P 41 P 121 221 321 421 12 P 22 P 32 P 42 P 131 231 331 431 13 P l L 23 P 33 P 43 P Numéro d'adresse à utiliser dans chaque mémoire mémoires de lignes contenant les données d ' image (b-1)(c-1) (b-P)(c-P) (b-1)(c-1) (b-P)(c-P) (b-1)(c-1) (b-P)(c-P) l i i j i i i REVENDICATIONS 1 Procédé de régulation de données d'image de lignes de balayage dans un système de reproduction d'images dans lequel les données relatives à une pluralité de lignes de balayage sont stockées enune fois dans une mémoire tampon et sont ensuite mise dans l'ordre des lignes de balayage, caractérisé en ce qu'il comprend les étapes suivantes: (a) le stockage des données d'image de certaines lignes de balayage dans une mémoire tampon ( 30); (b) l'extraction simultanée de la mémoire tampon ( 30) des données d'image des lignes de balayage; et (c) le transfert des données d'image de chaque ligne de balayage à l'adresse de laquelle les données d'image des lignes de balayage précédentes respectives ont été extraites. 2 Procédé selon la revendication 1, caractérisé en ce que les données d'image des lignes de balayage sont s kcées dans S moins 1 mémoires de lignes ( 31 b 31 e) (S: nombre de lignes de données devant être mises en ordre), et en ce que les données d'image des pixels de la ligne de balayage présente sont amenées sur une bascule selon l'ordre du balayage d'entrée. 3 Procédé selon la revendication 1, caractérisé en ce que les données d'image des lignes de balayage sont stockées dans S moins 1 mémoires de lignes, dont chacune est constituée de P unités de mémorisation (P: nombre de cyclesd'échantillonnage pendant un temps de cycle de la mémoire tampon ( 30)), et les données d'image des pixels sur la ligne de balayage présente sont amenées sur P bascules selon l'ordre de balayage d'entrée. 4 Système de régulation de données d'image de lignes de balayage d'un système de reproduction d'images dans lequel des données d'une pluralité de lignes de balayage sont stockées en unefois dans une mémoire tampon et sont ensuite mises dans l'ordre deslignes de balayage, caractérisé en ce qu'il comprend (a) des moyens de stockage des données d'image de certaines lignes de balayage dans une mémoire tampon ( 30); (b) des moyens pour l'extraction simultanée de la mémoire tampon ( 30) des données d'image des lignes de balayage et (c) des moyens permettant de transférer des données d'image de chaque ligne de balayage aux adresses desquelles les données d'image de lignes de balayage précédentes respectives ont été extraites. Système selon la revendication 4, caractérisé en ce que la mémoire tampon ( 30) comprend S moins 1 mémoires de lignes ( 31 b-31 e) (S: nombre de lignes de données devant être ajustées) dans lesquelles les données d'image des lignes de balayage sont stockées et une bascule ( 31 a) à laquelle les données d'image des pixels de la ligne de balayage présente sont amenées. 6 Système selon la revendication 4, caractérisé en ce qu'il comprend S moins 1 mémoires de lignes ( 31 b-31 e), dont chacune se compose de P unités de-mémorisation (P nombre de cycles d'échantillonnage pendant un temps de cycle de la mémoire tampon ( 30) dans lesquelles les données d'image des lignes de balayage sont stockées et P bascules ( 33 a-i)'"') auquelles les données d'image des pixels de la ligne de balayage présente sont amenées dans l'ordre de balayage d'entrée.