Brevet FR2543380A1 — publié le 19840928

La présente invention concerne un procédé et un dispositif de transcodage parallèle des mots à k éléments binaires d'un signal numé- rique MIC en séquences correspondantes à N éléments binaires d'un signal numérique de sortie. Dans des applications de plus en plus nombreuses, on préfère transmettre des signaux analogiques sous forme numérique, en particulier lorsqu'on utilisedes supports de transmission tels que les fibres optiques qui se prêtent mal à la modulation analogique, en raison des distorsions introduites par les composants d'extrémité. Dans le cas de signaux de parole en téléphonie, on emploie couramment la modulation par impulsions codées (MIC) qui nécessite pour chaque abonnd un codage analogique-numérique dans le sens abonne central et un décodage numérique-analogique dans le sens central abonné Dans le cas de signaux de parole, on peut réaliser des codeurs-décodeurs par abonné avec des performances suffisantes pour des coûts acceptables. Cependant, d'autres types de modulation ont été envisagés pour réduire la complexité des dispositifs de codage et de décodage Un des principes utilisés est de coder le signal analogique sous forme d'un train d'impulsions binaires dont le spectre contient le spectre du signal analogique Le dispositif de décodage devient alors extrêmement simple puisqu'il est réduit à un simple filtre C'est le cas par exemple de la modulation en delta et de ses variantes De tels dispositifs peuvent devenir très intéressants dans le cas des réseaux câbles o des signaux sont distribués à un certain nombre de destinataires, un seul codeur pouvant alimenter de nombreux abonnés On reporte en effet la complexité au niveau du codeur, le décodeur étant extrêmement simple (filtre et intégrateur pour un décodeur delta et même simple filtre passe-bas pour un décodeur delta-sigma). Cependant, lorsqu'on doit utiliser de tels dispositifs pour la distribution de signaux à large bande comme par exemple des signaux de télévision, on constate qu'aux fréquences de fonctionnement qu'il faut atteindre, certains des circuits utilisés sont loin de conserver un comportement idéal et qu'il s'ensuit une dégradation notable des perfor- mances et des réalisations complexes et peu reproductibles. Par ailleurs, on dispose souvent de signaux déjà codés en MIC par des moyens classiques et il est alors souhaitable de pouvoir effec- tuer un transcodage conduisant à l'utilisation de décodeurs aussi simples que ceux mentionnés ci-dessus. La présente invention a donc pour objet de remédier aux incon- vénients cités et de fournir un dispositif de transcodage dans lequel la quasi-totalité des composants fonctionne à une fréquence relativement basse tout en permettant le codage de signaux à large bande. Selon l'invention, il est prévu un procédé de transcodage du type mentionné au début, caractérisé par le fait que lesdits N éléments binaires pris successivement sont déterminés, de manière à rendre compte à la fois de la valeur instantanée du signal MIC et de l'évolution dans le temps de ce signal, pour qu'une fonction prédéterminée de la diffé- rence entre le signal numérique MIC et le signal numérique de sortie soit minimisée. Selon une autre caractéristique de l'invention, le procédé consiste en ce que, lors de chaque période d'échantillonnage, on calcule la valeur d'une grandeur intermédiaire E ' à partir de la valeur de la fonction erreur c O cumulée au cours des périodes d'échantillonnage précédentes et de la valeur de l'échantillon d'entrée Ei selon la FI Oi relation E ' E + Ti, en ce que les séquences de N éléments binaires e correspondant aux diverses valeurs de ladite grandeur intermédiaire sont préalablement mises en mémoire et en ce que l'on obtient la séquence de sortie en adressant la mémoire par la valeur de ladite grandeur intermé- diaire Grâce au fait que l'on utilise un procédé de codage du genre deltasigma mais non plus du type classique à un élément binaire par période d'horloge mais à une séquence de N éléments binaires par période d'échantillonnage, on obtient en sortie un débit binaire élevé permettant le codage d'un signal à large bande sans que, du fait du stockage en mémoire des séquences, on n'ait à aucun moment à opérer à des fréquences supérieures à la fréquence d'échantillonnage, sauf pour la conversion finale parallèle-série. Par ailleurs, le fait d'opérer sur un signal numérisé au préalable de manière classique permet de ne faire appel qu'à des composants logiques, ce qui assure une très grande reproductibilité Si le signal analogique est déjà codé en MIC, on peut ainsi avec le dispo- sitif selon l'invention effectuer avec de très bonnes performances un transcodage MIC/delta-sigma On peut également noter qu'il est possible alors, en ajoutant un filtre passe-bas à la sortie, de réaliser un décodeur MIC-analogique, à condition, le cas échéant, de prévoir l'expansion nécessaire (cas des signaux de parole en téléphonie avec loi de compression). L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-après et des dessins joints o: la figure 1 représente le schéma d'un codeur delta connu; la figure 2 représente le schéma d'un codeur delta-sigma connu; la figure 3 est le schéma de principe d'un dispositif de transcodage selon l'invention; la figure 4 montre le schéma d'un dispositif de transcodage simplifié selon l'invention; et la figure 5 représente un mode de réalisation du dispositif de transcodage selon la figure 4. Comme on l'a mentionné ci-dessus, pour obtenir un décodage simplifié, on peut utiliser une modulation telle que le train d'impul- sions binaires obtenu ait un spectre contenant le spectre du signal analogique C'est le cas de la modulation en delta et la figure I repré- sente le schéma d'un codeur delta connu. Le signal codé S(t) est une représentation de la dérivée du signal d'entrée E(t) Ce signal de sortie est décodé par un intg- grateur 4 et le signal x(t) obtenu est retranché du signal analogique d'entrée E(t) par un soustracteur I pour donner un signal d'erreur c(t). Un comparateur 2 (appelé aussi quantificateur) fournit un signal de valeur V suivant le signe de l'erreur c(t) Un échantillonneur 3, schématisé par un interrupteur, est commandé à la fréquence d'échantil- lonnage T et fournit les impulsions formant le signal de sortie S(t). T Dans ce cas, le décodeur correspondant à la réception est constitué simplement par un intégrateur et un filtre dont la bande passante est identique à la bande de fréquence couverte par le signal analogique (par exemple un filtre passe-bas). La figure 2 représente un codeur delta-sigma qui est en fait un codeur delta dans lequel le signal d'entrée est lui-même préala- bement intégré Ceci permet de supprimer l'intégrateur dans le décodeur qui se réduit alors à un simple filtre passe-bas Sur la figure 2, l'intégrateur dans le circuit de contre-réaction et l'intégrateur sur le signal analogique d'entrée ont été remplacés par un intégrateur unique 5 disposé après le soustracteur d'entrée 1, ce qui est strictement équivalent On retrouve par ailleurs le comparateur 2 et l'dchantil- lonneur 3 du codeur delta de la figure 1. Les codeurs delta et delta-sigma décrits ci-dessus sont connus et une description plus détaillée en est donnée dans l'ouvrage de R Steele "Delta modulation systems", Pentech Press Ltd, Londres, 1975. Ces codeurs sont des convertisseurs analogique-numérique du type "un élément binaire" puisqu'un élément binaire est associé, lors de chaque période d'horloge, à une grandeur dérivée du signal analogique d'entrée Pour obtenir un rapport signal sur bruit satisfaisant, il faut que le rapport entre le débit binaire de sortie et la fréquence limite supérieure du signal analogique à coder soit important, de l'ordre par exemple de vingt à trente Si le signal analogique est un signal à large bande, on atteint des rythmes binaires élevés Par exemple, si la fréquence limite supérieure du signal est de dix mégahertz, le rythme binaire devra être au minimum: fb = 10 x 20 200 Meb/s. A une telle fréquence, le comparateur et l'intégrateur sont des composants complexes et dont les performances s'écartent notablement du cas idéal En particulier, le temps de propagation du comparateur n'est plus négligeable et doit être pris en compte dans la conception du filtre intégrateur. Le procédé et le dispositif de transcodage selon l'invention remédient à ces inconvénients Dans tout ce qui suit, on supposera que le signal analogique a été échantillonné à une fréquence f = et codé e T e en binaire sur 2 k niveaux et est fourni à l'entrée sous forme d'échan- tillons codés E avec k éléments binaires en parallèle par un codeur classique (non représenté) disponible dans le commerce Ce signal échantillonné et codé peut aussi provenir d'un support de transmission transmettant des signaux déjà codés en MIC. Le principe du procédé selon l'invention consiste à associer k 1- ième à chaque échantillon Ei = Cij 2 J, o Cij est la valeur du j+ime j= O élément binaire de l'échantillon E, une séquence de N éléments binaires (avec N de préférence égal à une puissance de 2: N 2 m) transmis en série. Le procédé selon l'invention consiste à minimiser à chaque instant l'erreur IE(t) S(t)J vue à travers un filtre d'observation. Il est en effet inutile de minimiser l'erreur à des fréquences voisines du rythme binaire de sortie alors que la fréquence limite supérieure du signal d'entrée est bien inférieure Le procédé consiste donc à rendre minimale l'expression I(lE-Sl 'h)(t)l, o h(t) est la réponse impulsionnelle du filtre d'observation. Le filtre d'observation doit être choisi selon le type d'application envisagé, en particulier en fonction des caractéristiques spectrales du signal Dans les exemples de réalisation qui vont être décrits, on a choisi un filtre intégrateur qui minimise l'erreur en basse fréquence Ceci s'adapte bien à la transmission de signaux de parole ou de signaux vidéo de télévision Par ailleurs, l'opération de convolution est très simplifiée. Compte tenu de ces choix, il faut donc minimiser à chaque instant la valeur absolue de la fonction erreur: t ú(t) = lE(T) S(T)ld T iàme Au iime instant d'échantillonnage Tei' on doit déterminer Si(t) qui rende minimale à chaque instant la valeur absolue de l'expression de la fonction erreur qui peut s'écrire: {t? i(t) = CO i + lEi -Si(T)ld T avec Ti t i est la fonction erreur cumulée pendant toutes les périodes d'échan- tillonnage précédentes Connaissant S O i et Ei, il faut déterminer la séquence S de N éléments binaires associée, telle que la fonction erreur lci(t)l soit constamment minimisée Ceci peut être réalisé à l'aide d'une mémoire morte contenant toutes les séquences de N éléments binaires associées aux divers couples de valeurs Ei et C oi et en adressant la mémoire par ces couples Cependant, pour que ceci soit possible, il faut pouvoir déterminer facilement la valeur de la fonction erreur cumulée Co(i+l) nécessaire pour la période d'échantillonnage suivante. Comme pour la modulation delta-sigma, il existe une condition pour que l'on puisse coder le signal d'entrée Si on écrit: n-i Si(T+T ei) = a Y' Sij 6 lT-(j+i) Tbl j= O o a est l'amplitude du signal de sortie, 3 lr-(j+I)Tbl une fonction égale à 1 pendant la j+ 1 ième période d'élément binaire, de durée T de 0 b' la séquence de sortie et égale à O ailleurs et Si est la valeur du j+ ieme élément binaire, il faut, pour que le signal de sortie puisse reproduire correctement le signal d'entrée, que, dans l'expression de T la fonction erreur c (t), le maximum de la quantité/ e Ed T sur une i o période d'échantillonnage soit inférieur ou égal au maximum de la quantité e S (T+T i)d T, ce qui donne J O i eî E T e ou 2-1 k Pour la commodité de la mise en oeuvre, on choisira a = 2 On peut démontrer facilement par récurrence que la fonction a Tb erreur c (t) est bornée et toujours inférieure ou égale 2 Tb. i 2 Ainsi T E: 4b ( 2) 0 o(i+I) 2 b-( 2- or c I(T)=c Q( 1) T Te an-1 si (Te) = c O (i+:Z O i + e Eid T -_e a SiÈ al-(j+l)Tbld I c (i+ 1) Q O i Ei Te a q Tb ( 3) o q est le nombre d'éléments binaires de la séquence S égaux à 1. i De ces deux relations ( 2) et ( 3), on déduit que q est la C oi+Ei Te valeur entière la plus proche de a T, soit q = valeur entièren E L Oi en posant E = E + e L'expression ( 3) de la fonction erreur cumulée SO(i+l) peut s'écrire: E O (i±I) a q Tb s 0 (i+l) = E' b T i T e e = q =E ' q 2 k-m soit: k 1 Ci 2 j + 2 k-m 1 l CO(i+) =L Cij 2 j 2 k-m valeur entière C= O T = 2 k-m o Cij' est le j+leme élément binaire de E ', c'est-à-dire k-m-1 T O (il) Cij' 2 Ci'(k-m-1) 2 k-m ( 4) e j= O On constate donc que l'on peut très simplement calculer la quan- titg O (i+T) à partir des k-m éléments binaires de plus faible poids de T e la grandeur intermédiaire E ', cette quantité permettant elle-même le i calcul de l'échantillon suivant EI 1 ' de la grandeur intermédiaire. Ceci conduit donc au schéma de base du dispositif de codage selon l'invention représente sur la figure 3 Ce dispositif comprend une mémoire morte 12 adressée par les k éléments binaires de l'gchan- tillon d'entrée Ei, reçus sur le bus d'entrée 10, et par les k-m gli- ments binaires de plus faible poids de la grandeur intermédiaire E fournis par un circuit à retard 19 conservant en mémoire ces éléments binaires pendant la durée Te d'une période d'échantillonnage La grandeur intermédiaire E ' est obtenue à la sortie d'un additionneur 18 i E: O i recevant sur ses entrées l'échantillon Ei et la quantité -i calculée 2 T e par le circuit de calcul 16 lors de la période d'échantillonnage précé- dente et conservée en mémoire par le circuit à retard 17 de durée T e La séquence S de N éléments binaires en parallèle fournie par la mémoire 12 est envoyée à un registre 13 à entrées parallèles et sortie série qui fournit sur la sortie 14 les N éléments binaires en série. Les décalages dans ce registre sont commandés par une horloge (non représentge) à une fréquence I telle que N Tb T Tb e bb On voit que si les échantillons d'entrée sont quantifiés avec k éléments-binaires et si la fonction erreur cumulée oi est déterminée à partir de k-m éléments binaires, la capacité de la mémoire 12 doit être de 22 k-m mots de N éléments binaires, ce qui peut être relativement important Aussi, pour réduire cette capacité, on va décrire maintenant une forme préférée duprocédé selon l'invention mettant à profit une approximation dans la détermination de la fonction erreur. Selon cette approximation, on écrit l'expression (I) sous la forme approchée: úi)(t)=| lEi + Si(T+T ei)l d T et on pose toujours: Oi Ei Ei + T e On doit remarquer que i'(Te) = O (i+)' est bien égaleà (Te) = O (i+) 1 e O (i+ 1) i e O (i+l) et que, par conséquent, l'erreur due à l'approximation ne se propage pas d'un échantillon au suivant Les calculs et démonstrations faits précédemment restent entièrement valables en effectuant le changement de variable E ' = E + T et la valeur de O (i+î) donnée par la i i TT oee Te e Te relation ( 4) reste inchangée. On arrive donc au schema simplifié de la figure 4 o les éléments similaires à ceux de la figure 3 portent les mêmes numéros de référence Le dispositif comprend une mémoire morte 15 adressée par les k éléments binaires de la grandeur intermédiaire E ' et les k-m éléments binaires de plus faible poids de la grandeur E ' sont envoyés à un circuit de calcul 16 de la valeur O (i+l) suivi d'un circuit à retard 17 Te conservant en mémoire cette valeur pendant la durée T d'une période À e d'échantillonnage On voit que, dans ce cas, la capacité de la mémoire morte est réduite à 2 k mots de N éléments binaires. Un mode de réalisation pratique du dispositif de transcodage de la figure 4 est représenté sur la figure 5 On suppose que les échantillons d'entrée Ei sont codés avec huit éléments binaires C O à C 7 et que les séquences de sortie sont de seize éléments binaires, le débit binaire T e sur la sortie 14 étant tel que Tb = -6 Le dispositif de codage comprend un additionneur 20 à deux entrées parallèles de huit éléments binaires chacune et un soustracteur 21 ayant de même deux entrées de mots à huit éléments binaires La sortie du soustracteur 21 fournit les 2 c 543380 huit éléments binaires C à C 7,' de la grandeur intermédiaire E ' aux entrées d'adresse A O à A 7 d'une mémoire morte 23 de deux cent cinquante- six mots de seize éléments binaires Les quatre éléments binaires C à Cs de plus faible poids de la grandeur intermédiaire E ' sont envoyés 3 1 également à un circuit 22 à quatre bascules de type D commandées par un signal d'horloge He à la fréquence fe pour les conserver et les fournir à l'additionneur 20 et au soustracteur 21 pendant une durée T Les e quatre éléments binaires CO' à C' sont envoyés comme éléments binaires de plus faible poids sur la deuxième entrée de l'additionneur 20, les autres éléments binaires sur cette entrée étant maintenus à la valeur 0. L'élément binaire C' est aussi envoyé comme élément binaire de poids 2 sur la deuxième entree du soustracteur 21, tous les autres éléments binaires sur cette deuxième entrée étant maintenus à la valeur O On réalise ainsi l'opération:i E ' = E ± 1 1 T e en utilisant la valeur de coi obtenue selon la relation ( 4). Le registre à décalage 13 pour la conversion parallèle-série est commandé, en ce qui concerne le chargement de la séquence, par un signal d'horloge He à la fréquence fe décalé convenablement par rapport au signal H et,en ce qui concerne le décalage par un signal d'horloge % e 1 à la fréquence Tbb Il est clair d'apres cette description qu'on n'utilise, dans le dispositif de transcodage selon l'invention, que des circuits logiques, ce qui assure une très grande reproductibilité Par ailleurs, tous ces circuits, à l'exception du registre de conversion parallèle-série, fonctionnent à une fréquence égale à la fréquence d'échantillonnage fe' ce qui permet aisément le codage de signaux à large bande. Un tel dispositif permet, comme on peut le voir, un transcodage MIC/deltasigma avec d'excellentes performances Il permet aussi, en ajoutant un filtre passe-bas de décodage à la sortie, de réaliser un convertisseur numérique-analogique plus économique que ceux existant pour le décodage de signaux MIC, car il ne nécessite pas de résistances de précision coûteuses. Le décodeur associé aux dispositifs de codage des figures 3 à 5 est un simple filtre passe-bas, dont la bande passante est adaptée à la bande du signal à décoder. Bien entendu, les exemples de réalisation décrits ne sont nullement limitatifs de l'invention. : REVENDICATIONS 1 Procédé de transcodage parallèle des mots à k éléments binaires d'un signal numérique MIC en séquences correspondantes à N élé- ments binaires d'un signal numérique de sortie, caractérisé en ce que lesdits N éléments binaires pris successivement sont déterminés, de manière à rendre compte à la fois de la valeur instantanée du signal MIC et de l'évolution dans le temps de ce signal, pour qu'une fonction prédéterminée de la différence entre le signal numérique d'entrée et le signal numérique de sortie soit minimisée. 2 Procédé de transcodage selon la revendication 1, caracté- risé en ce que ladite fonction prédéterminée, ou fonction erreur, est réalisée par un filtrage numérique et un opérateur non linéaire du type "valeur absolue de". 3 Procédé de transcodage selon la revendication 2, caracté- risé en ce que le filtrage numérique est un filtrage intégrateur. 4 Procédé de transcodage selon l'une quelconque des revendi- cations I à 3, caractérisé en ce que, lors de chaque période d'échantil- lonnage Te du signal MIC, on calcule la valeur de la fonction erreur E O i cumulée au cours des périodes d'échantillonnage précédentes, en ce que les séquences de N éléments binaires correspondant aux divers couples de valeurs d'échantillon E et de fonction erreur cumulée coi sont préala- i blement mises en mémoire dans une mémoire morte ( 12) et en ce que l'on obtient la séquence de sortie S en adressant la mémoire par les valeurs de l'échantillon d'entrée Ei et de la fonction erreur cumulée coi. Procédé de transcodage selon la revendication 4, caracté- risé en ce que, lors de chaque période d'échantillonnage, on calcule la valeur d'une grandeur intermédiaire E ' à partir de la valeur de l'échan- tillon d'entrée Ei et de la valeur de la fonction erreur cumulée soi 0 i selon la relation E ' = E -Ts en ce que l'on adresse la mémoire i i T e contenant les séquences de N éléments binaires à l'aide des k éléments binaires de l'échantillon Ei et des k-m éléments binaires de plus faible poids de la grandeur intermédiaire E ' retardés d'une durée Te, o m est tel que N = 2 m, et en ce que l'on calcule la quantité O (i) pour la e période d'échantillonnage suivante à l'aide desdits k-m éléments binaires, ladite quantité étant conservée pendant une durée T pour servir au calcul de la grandeur intermédiaire Ei+ 1 '. 6 Procédé de transcodage selon la revendication 5, caractérisé en e O (i+ 1) ce que la quantité O T pour la période d'échantillonnage suivante T e est déterminée selon la relation k-rn-1 k-mrl k- 0 (i+T) = C ' 2 j _ 2 k-m C' T j k-m-1 j = O o C ' représente la valeur du j+liême des k éléments binaires de la grandeur intermédiaire E '. 7 Procédé de transcodage selon la revendication 6, caractérisé en ce que l'on adresse par les k éléments binaires de la grandeur intermé- diaire E ' la mémoire dans laquelle ont été enregistrées préalablement :1 les séquences de N éléments binaires associées aux diverses valeurs de la grandeur E '. 8 Dispositif de transcodage mettant en oeuvre le procédé selon l'une des revendications 5 ou 6, caractérisé en ce qu'il comprend des moyens ( 16, 17, 18) pour calculer la valeur de la grandeur intermédiaire E ', une mémoire morte ( 12) contenant les diverses séquences de N éléments binaires et adressée par les k éléments binaires de l'échantillon d'entrée E et les k-m éléments binaires de plus faible poids de la grandeur intermédiaire, délivrés par un circuit à retard ( 19) gardant en mémoire lesdits k-m éléments binaires pendant une durée Te, et un dispositif de conversion parallèle-série ( 13) connecté aux sorties parallèles de ladite mémoire ( 12). 9 Dispositif de transcodage mettant en oeuvre le procédé selon la revendication 7, caractérisé en ce qu'il comprend des moyens ( 16,-17, 18) pour calculer la valeur de la grandeur intermé- diaire E ', une mémoire morte ( 15) contenant les diverses séquences de n éléments binaires et adressée par les k éléments binaires de ladite grandeur intermédiaire et un dispositif de conversion parallèle- série ( 13) connecté aux sorties parallèles de ladite mémoire ( 15). Dispositif de transcodage selon l'une des revendications 8 ou 9, caractérisé en ce que lesdits moyens pour calculer la valeur de la grandeur intermédiaire E ' comprennent un additionneur ( 18) recevant sur ses entrées l'échantillon d'entrée E et le rapport entre la fonction erreur cumulée coi et la période d'échantillonnage Te et fournissant ladite grandeur intermédiaire Ei, un circuit de calcul ( 16) du rapport entre la fonction erreur cumulée c O (i+l) pour la période d'échantillonnage suivante et la période d'échantillonnage Te, ledit circuit de calcul recevant les k-m éléments binaires de plus faible poids de la grandeur intermédiaire E ' de la sortie de l'addition- neur ( 18), et un circuit à retard ( 17)-gardant en mémoire ledit rapport, délivré par le circuit de calcul ( 16), pendant la durée d'une période d'échantillonnage pour le fournir ensuite à l'entrée dudit additionneur. 11 Dispositif de transcodage selon l'une des revendications 9 ou , caractérisé en ce qu'il comprend un additionneur ( 20) dont une entrée de données reçoit les k éléments binaires en parallèle de l'échantillon d'entrée Ei, un soustracteur ( 21), dont une entrée de données reçoit la sortie de l'additionneur et dont la sortie parallèle fournit les k éléments binaires (C à C 7) de la grandeur intermédiaire E' aux entrées d'adresse (A O à A 7) d'une mémoire morte ( 23) fournissant en réponse la séquence de N éléments binaires correspondante, et un circuit de retard ( 22) à bascules de type D, commandées par un signal d'horloge (He) à la fréquence fe, pour stocker les k-m premiers éléments binaires (C' à C') de la grandeur intermédiaire E ' et les appliquer O 3 1 comme éléments binaires de plus faible poids sur la seconde entrée de l'additionneur ( 20) pendant la période d'échantillonnage suivante et pour appliquer le k-miême élément binaire (C') comme k-m+l ime élément binaire sur la seconde entrée du soustracteur ( 21), les autres éléments binaires des secondes entrées de l'additionneur et du soustracteur ayant toujours la valeur zéro. 12 Dispositif de codage analogique-numérique d'un signal analogique qui est d'abord échantillonné à une fréquence fe =-T-, chaque e T e échantillon étant quantifié sur 2 niveaux et codé sous forme de k éléments binaires en parallèle, caractérisé en ce qu'il comporte un dispositif de transcodage selon l'une quelconque des revendications 8 à 11, recevant sur son entrée ledit signal échantillonné et codé.