Brevet FR2546002A1 — publié le 19841116

la présente invention concerne l'étage de sortie employé dans un amplificateur en circuit intégré (CI) au si- licium monolithique Le brevet US 3 974 456 décrit une forme bien connue d'étage de sortie Ce brevet, qui est la proprié- té de la demanderesse, décrit une paire de transistors de sortie NPN qui sont polarisés au moyen de dispositifs consis- tant en transistors à effet de champ (TEC) à jonction à canal P Le dispositif LF 156 qui est commercialisé par National Se- miconductor Corporation et d'autres,constitue un exemple d'un tel circuit. Une autre structure d'étage de sortie d'amplifica- teur en CI couramment utilisée, qui utilise un transistor complémentaire, a pour exemple le 11163, qui est également commercialisé par National Semiconductor Corporation et d'au- tres Dans ce cas, un transistor NPN se comporte en source de courant pour la borne de sortie et remplit donc la fonction de connexion au potentiel haut Un transistor PNP se comporte en récepteur de courant de façon à remplir la fonction de connexion au potentiel bas Cette configuration procure d'ex- cellentes performances mais souffre d'une dissymétrie dans ses possibilités d'absorption de courant Le transistor PNP n'est pas capable d'absorber autant de courant que le transis- tor NPN peut en fournir Elle souffre également à un faible degré, aux fréquences élevées, d'une dissymétrie dans la cour- be donnant le gain en fonction de la fréquence En général, les transistors PNP en CI ont une largeur de bande de gain très inférieure à celle des transistors NPN Lorsque le cir- cuit à dispositifs complémentaires est employé aux fréquences les plus élevées, le signal de sortie présente un déphasage entre les excursions de signal positives et négatives. Il ressort clairement de ce qui précède que des dispositifs de sortie NPN sont préférables, mais du fait que le circuit de ce type qui est le plus courant utilise une po- larisation par TEC à jonction, les caractéristiques de ce dernier doivent faire l'objet d'une mattrise stricte en fa- brication. Un but de l'invention est de procurer un étage de sortie de CI qui utilise des transistors NPN qui sont polari- sés en utilisant des éléments de circuit bipolaires classi- ques. Un autre but de l'invention est d'associer une pai- re de transistors de sortie NPN connectés ensemble et à un réseau de polarisation qui comprend un circuit miroir de cou- rant reproduisant le courant d'entrée, de façon que les tran- sistors de sortie soient attaqués d'une manière déphasée. Un autre but encore de l'invention est d'employer une paire de transistors de sortie NPN avec le dispositif de connexion au potentiel bas attaqué par un transistor PNP, de façon à obtenir une structure composite qui utilise également le transistor PNP en circuit miroir de courant dont une en- trée est connectée de façon à recevoir le signal d'attaque appliqué au dispositif de connexion au potentiel haut. On parvient à ces buts, ainsi qu'à d'autres, avec un circuit ayant la configuration suivante les circuits émetteur-collecteur d'une paire de transistors de sortie NPN appariés sont connectés en série entre des lignes d'alimenta- tion Le point de connexion de ces deux dispositifs consti- tuent le noeud de sortie du circuit Un transistor PNP laté- ral est connecté au dispositif de connexion au potentiel bas pour créer une structure composite dans laquelle le disposi- tif de connexion au potentiel bas de sortie, de type NPN, se comporte comme un=dispositif PNP, en ce qui concerne la voie de signal Cependant, en ce qui concerne la borne de sortie, on obtient les performances d'un dispositif NPN Le disposi- tif de connexion au potentiel haut est attaqué par la borne d'entrée de l'étage, soit directement soit par l'intermédiai- re d'un transistor à charge d'émetteur Un second transistor PNP latéral est connecté au dispositif composite pour créer un circuit miroir de courant dont une entrée est directement connectée à la borne d'entrée de l'étage Le circuit miroir de courant comprend une paire de récepteurs de courant cons- tant qui ont pour action d'établir la polarisation de repos pour l'étage de sortie On peut voir qu'un transistor PNP polarise l'élément d'attaque de connexion au-potentiel bas de sortie pour la structure composite PNP, tandis qu'un tran- sistor NPN polarise le transistor NPN de connexion au poten- tiel haut. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma d'un étage de sortie em- ployant 1 'invention. La figure 2 est un schéma d'un autre mode de réa- lisation de l'invention. La figure 3 est un schéma d'un autre mode de réa- lisation ayant de meilleures caractéristiques de performances à vide. On voit sur la figure 1 un étage de sortie qui est alimenté par des lignes d'alimentation comportant une borne 10 connectée à +V et une borne -,11,reliée à la masse Ia sortie de l'étage correspond à la borne 12 et elle est com- mandée à partir de la borne d'entrée 13 Dans la description qui suit, on négligera les courants de base'des transistors. Du fait que les valeurs de gain en courant entre la base et le collecteur d'un transistor sont habituellement très supé- rieures à 100, ce qui fait que les courants de base sont in- férieurs à 1 % des courants de collecteur, cette approximation est valide et utile. Les transistors NPN 14 et 15 sont les transistors de sortie et sont habituellement appariés (c'est-à-dire de m 9 me taille) Le transistor 14 fait fonction dée dispositif de connexion au potentiel haut pour -la borne de sortie 12, et il fournit un courant de sortie Le transistor 15 est le dispositif de connexion au potentiel bas pour la so 2 ftie et il absorbe un courant de sortie Le transistor PNP latéral 16 ès est connecté au transistor 15 de façon à créer une structure composite dans laquelle un transistor NPN de sortie fonc- tionne comme s'il était un transistor PNP La base du tran- sistor 14 est directement attaquée par la borne d'entrée 13. Le transistor 17, connecté en transistor à charge d'émetteur, attaque l'émetteur du transistor 18 à partir de la borne d'entrée 13 Le transistor 18 est un transistor PNP latéral connecté en diode qui se comporte en circuit miroir de cou- rant avec le transistor PNP 16 Les dispositifs à courant constant 19 et 20 établissent respectivement un chemin de re- tour de courant vers la masse pour -les transistors 18 et 16. Les transistors 18 et 16 sont mutuellement appariés et les dispositifs à courant constant 19 et 20 sont mutuelle- ment appariés de façon que le circuit miroir de courant ait un gain égal à l'unité On peut voir que le transistor 17 attaque l'émetteur du transistor 18 avec un décalage de ten- sion VBE, tandis que le transistor 14 attaque l'émetteur du transistor 16 avec un décalage de tension VBE similaire La polarisation de repos du circuit est établie de la façon sui- vante Le récepteur de courant 19 admet un courant I) qui circule dans le transistor connecté en diode 18 et dans le transistor 17, de façon que I 1 = I Du fait que les transis- tors 17 et 14 sont dans un rapport de taille défini et sont attaqués en commun, I 2 = Xi 1 (en désignant par X le rapport de taille) Du fait du circuit miroir de courant que forment les transistors 18 et 16, T 4 est approximativement égal à IV La circulation du courant I 2 dans le transistor 14 a pour effet de tirer la borne 12 vers le haut, de façon à augmenter I 4 Le courant I 6 circulant dans le transistor 15 a pour ef- fet de tirer la borne 12 vers le bas Lorsque le potentiel de la borne 12 s'élève, elle tire vers le haut l'émetteur du transistor 16 et ceci augmente I 40 A un certain point, I 4 dé- passera I 5 d'une quantité fournissant un courant de base suffisant au transistor 15 pour que son courant de collecteur, I 6, équilibre 12, ce qui fait qu'on a I 2 = I 6 + I 4 Du fait que I 2 = 10 Il et Il est approximativement égal à I 4, I 6 se- ra voisin de 0,9 I 2 e La polarisation du transistor 15 est ainsi déterminée essentiellement par 15 e La polarisation de repos établira sur la borne 12 un potentiel intermédiaire entre +V, et la masse. lorsqu'une charge résistive (non représentée) est connectée à la borne 12, le circuit fournira ou absorbera le courant de charge, en fonction du point auquel la charge est ramenée Si la charge est ramenée à la masse, le circuit fournira le courant de charge de la manière suivante Avec la charge connectée à la masse, le courant de charge aura pour effet de tirer la borne 12 vers le bas Ceci augmentera la tension VBE sur le transistor 14 et le fera conduire plus fortement, ce qui fait qu'il fournira le courant de charge et s'opposera à la tendance de la charge à tirer la borne 12 vers le bas Une telle action tirera également vers le bas l'émetteur du transistor 16, réduisant ainsi I 4 et, par consé- quent I 6 e Au point auquel I 4 tombe au niveau de I 5, le tran- sistor 15 se bloque. Lorsque la charge est ramenée à +Vcc, elle a pour action de tirer la borne 12 vers le haut Ceci augmentera la tension VBE du transistor 16 et augmentera donc I 4 Ceci augmentera le courant de base entrant dans le transistor 15 de façon que ce dernier absorbe le courant de charge et s'op- pose à la tendance de la charge à tirer la borne 12 vers le haut On peut cependant voir que ce décalage dans le fonction- nement du transistor de sortie ne bloque pas le transistor 14. Ce dernier demeure conducteur bien que le transistor 15 ab- sorbe le courant de la charge Le transistor 14 continue donc à fournir I 4, ce qui a pour effet de placer le transistor 15 à l'état conducteur. Lorsque la borne 13 est connectée à une source d'attaque, son niveau est normalement à VBE 14 au-dessus du niveau de la borne 12. On peut voir d'après ce qui précède que les tran- sistors de sortie NPN sont polarisés et attaqués à partir de composants de CI classiques et aucun TEC à jonction ou autre dispos-tif spécial n'est exigé En outre, le dispositif de sortie n'exige pas un transistor PNP de grande taille qui aurait une mauvaise réponse en haute fréquence. la figure 2 représente un autre mode de réalisation du circuit de la figure 1 Les éléments qui fonctionnent de la même manière sont désignés par des numéros identiques la différence principale réside dans le circuit d'entrée de l'étage de sortie Le transistor 14 est attaqué à partir du transistor à charge d'émetteur 22 qui attaque également le circuit miroir de courant Le transistor 23, connecté en dio- de, produit un décalage de niveau de VBE pour attaquer l'émet- teur du transistor 18 à 2 VBE au-dessous du niveau de la borne 13 Le circuit fonctionne de la même manière que celui de la figure 1, à l'exception du fait que la borne 13 est à 2 VB au-dessus de la borne 12 La résistance 21 est incorporée dans le circuit d'émetteur du transistor 15 et a pour fonction de stabiliser la boucle de réaction qui résulte de l'action conjointe du transistor 16 et du transistor 15 Cette résis- tance aurait une valeur caractéristique d'environ 20 ohms. La figure 3 représente encore un autre mode de réa- lisation Les éléments qui fonctionnent de la même manière que ceux de la figure 1 sont désignés par les mêmes numéros. Les transistors 14-18 et le dispositif à courant constant 19 fonctionnent de la m 9 me manière On peut voir dans les modes de réalisation des figures 1 et 2 que lorsque le potentiel de la borne 12 varie, le courant I 4 est modulé du fait que la tension collecteur-émetteur du transistor 16 varie Ceci fait varier à son tour I 6 du fait que I 5 reste constant Ceci si- gnifie que dans des conditions de fonctionnement à vide, les variations du signal de sortie modulent la conductivité du transistor 15 Cette caractéristique est indésirable du fait qu'elle représente une dissipation de puissance en l'absence de charge Le circuit de la figure 3 évite ceci Sur la fi- gure 3, le dispositif à courant constant 20 a été remplacé par le transistor 25 qui fait partie d'un second circuit mi- roir de courant attaqué par le transistor 17 Le courant qui circule dans le transistor 18 est reproduit dans le transis- tor 26 qui est connecté au transistor 27, branché en diode. Du fait que le transistor 27 est directement connecté au transistor 25, la valeur de 15 sera la même que celle du cou- rant de collecteur du transistor 26, qui est également repro- duit sous la forme du courant I 4 * Du fait que I 4 suit 15 ' il n'y aura pas de variation du courant de base du transistor , et donc pas de variation de I 6, résultant des variations de potentiel à vide sur la borne 12. On peut voir que le second circuit miroir de cou- rant (transistors 25 et 27) forme une boucle de réaction ayant un gain négatif élevé autour du transistor 15 la ré- sistance 28 et le condensateur 29 compensent cette boucle en fréquence de façon qu'elle soit stable aux fréquences élevées. la résistance 28 est présente du fait que le transistor con- necté en diode, 27, seul, représente une impédance faible vers la masse Par conséquent, la présence de la résistance 28 permet d'utiliser un condensateur 29 de valeur relative- ment faible la résistance 28 est présente pour équilibrer les caractéristiques en courant continu du circuit miroir de courant La valeur des résistances 28 et 30 est de façon ca- ractéristique d'environ 5 kiloohms, ce qui est suffisamment faible pour avoir peu d'effet sur les performances du circuit en courant continu le condensateur 29 a une valeur d'environ picofarads. Il va de soi que de nombreuses modifications peu- vent être apportées par l'homme de l'art au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1 Etage de sortie d'un circuit intégré monolithi- que comportant des bornes d'entrée ( 13) et de sortie ( 12) et des première et seconde lignes d'alimentation qui peuvent 4 tre connectées à une source d'énergie d'alimentation (+VC-), caractérisé en ce qu'il comprend: une paire de transistors ( 14, 15) d'un premier type de conductivité dont les circuits émetteur-collecteur sont connectés en série entre les pre- mière et seconde lignes, le point de connexion de cette paire correspondant à la borne de sortie ( 12); des moyens destinés à attaquer la base de l'un ( 14) des transistors de la paire à partir de la borne d'entrée ( 13); et un circuit miroir de courant ( 16, 18, 19, 20) qui comporte une entrée ( 18) connec- tée à la borne d'entrée ( 13) et une sortie ( 16) connectée de façon à attaquer la base de l'autre transistor ( 15) de la paire. 2 Etage selon la revendication 1, caractérisé en ce que le circuit miroir de courant ( 16, 18, 19, 20) comprend en outre une paire de dispositifs à courant constant ( 19, 20), dont l'un est connecté à l'entrée ( 18) du circuit miroir de courant, et l'autre est connecté à la sortie ( 16) du circuit miroir de courant. 3 Etage selon la revendication 1, caractérisé en ce que l'entrée ( 18) du circuit miroir de courant est atta- quée par un transistor à charge d'émetteur ( 17) ayant une entrée connectée à la borne d'entrée ( 13). 4 Etage selon la revendication 4, caractérisé en ce que le transistor à charge d'émetteur ( 22) attaque égale- ment la base du premier transistor ( 14), et une diode de dé- calage de niveau ( 23) est utilisée pour connecter le tran- sistor à charge d'émetteur ( 22) à l'entrée ( 18) du circuit miroir de courant. Etage de sortie intégré monolithique ayant des bornes d'entrée ( 13) et de sortie ( 12) et des première et seconde lignes d'alimentation pouvant être connectées à une source d'énergie d'alimentation (+V,,), caractérisé en ce qu'il comprend: des premier et second transistors ( 14, 15) d'un premier type de conductivité, dont les circuits émetteur- collecteur sont connectés en série entre les première et se- conde lignes d'alimentation, de façon que le point de conne- xion de ces premier et second transistors ( 14, 15) définisse la borne de sortie ( 12) ; des moyens destinés à connecter la base du premier transistor ( 14) à la borne d'entrée ( 13); des moyens destinés à connecter le circuit émetteur-collecteur d'un troisième transistor ( 16), de type complémentaire, à la basé du second transistor ( 15) pour créer un transistor com- posite; des moyens ( 25) destinés à établir un premier chemin de courant entre la base du second transistor ( 15) et la se- conde ligne d'alimentation; des moyens destinés à connecter conjointement le collecteur et la base d'un quatrième transis- tor ( 18), de type complémentaire, à la base du troisième tran- sistor ( 16), pour former avec celui-ci un circuit miroir de courant, et à un second chemin de courant ( 27) vers la seconde ligne d'alimentation; et des moyens ( 17) destinés à connecter l'émetteur du quatrième transistor ( 18) à la borne d'entrée ( 13). 6 Etage selon la revendication 5, caractérisé en ce que l'émetteur du quatrième transistor ( 18) est connecté à la borne d'entrée ( 13) au moyen d'un cinquième transistor ( 17) connecté avec une charge d'émetteur et du premier type de conductivité. 7 Etage selon la revendication 6, caractérisé en ce que les premier et second chemins de courant sont constitués par les circuits collecteurémetteur d'un sixième transistor ( 25) et d'un septième transistor ( 27) du premier type de con- ductivité. 8 Etage selon la revendication 7, caractérisé en ce q'il comprend en outre des moyens ( 28, 29, 30) destinés à moduler la conductance du premier chemin de courant ( 25) pour suivre la variation de conductance du troisième transistor ( 16) qui résulte de variations de potentiel sur la borne de sortie ( 12) 9 Etage selon la revendication 8, caractérisé en ce que les moyens de modulation comprennent une compensation de fréquence ( 28, 29).