Brevet FR2536186A1 — publié le 19840518

Le brevet concerne d'une façon générale les dispositifs informatiques de traitement d'images et plus spécifiquement les multi-micro-ordinateurs destinés à l'analyse, la synthèse et la reconstruction d'images. Avant toute chose et pour limiter les risques de confusion qui sont importants dans une branche de la technique en pleine évolution, précisons la portée de quelques termes qui seront employés systématiquement par la suite. M8me si le terme micro-ordinateur désigne encore le plus souvent une machine de quelque importance, nous l'adopoterons pour un ensemble éventuellement très petit comprenant le plus souvent un organe de calcul et de traitement logique, des organes de mémoire, des éléments logiquss, des barrières de bus, etc... apte à communiquer avec d'autres ensembles de meme nature. Toute confusion étant écartée dans ce texte nous l'abrégerons le plus souvent en "ordinateur". Le mot usuel de processeur sera réservé à une partie de ce micro-ordinateur.Par barrière nous entendons un dispositif qui intercalé sur un bus peut être commandé pour autoriser ou interdire le passage des signaux, éventuellement dans un sens ou dans l'autre. Une telle barrière exerce le plus souvent,en plus de son rôle logique, un effet amplificateur. Enfin, le plus souvent, elle est constituée par un ou plusieurs organes dits à 3 états qui amènent leurs sorties à haute impédance lorsqu'ils sont en position ds fermeture. Le terme de signal sera utilisé strictement au sens de la logique binaire usuelle. Enfin nous dirons qu'un processus est instantané lorsqu'il se déroule en un temps du même ordre que le délai de transfert de la technologie utilisée. Pour l'état de la technique nous nous référerons notamment à la demande de brevet n0 7922630 déposée en France le 11 Septembre 1979 (NO de publication : 24552?3). Un multi-micro-ordinateur de traitement d'images comprend typiquement (Fig. 1) un certain nombre d'ordinateurs en parallèle, dits ordinateurs esclaves, en abrégé esclaves PE1... PE.... PE7 entre lesquels est répartie la mémoire image. Un dispositif de commande, dit ordinateur martre PU command et supervise les esclaves. Un tel dispositif comprend encore des organes d'entrée/sortie spécialisés pour saisir une image à partir d'une caméra video, par exemple, et restituer cette image ou une image transformée sur un moniteur TV. Ces organes peuvent autre considérés globalement comme un martre secondaire PMS. Le tout est organisé autour d'un bus 8G. Etant donnée la t endance actuelle à une intégration de plus en plus pousse des composants électroniques dans un micro-circuit uniquelon est amené à envisager des architectures de ce type ou le nombre dwordina teurs en parallèle pourrait devenir très grand, en tout cas beaucoup plus important que le nombre de 8 évoqué plus haut. La propriété fondamentale d'un bus est d'être constitué par un nombre de conducteurs (de données, d'adresses, de commande) rigoureusement constant et indépendant du nombre d'ordinateurs raccordés.Cette caractéristique est évidemment d'autant plus intéressante que le nombre d'ordinateurs est plus élevé ; et si l'on se place dans l'hypothèse d'un fonctionnement strictement parallèle des esclaves, tous exécutant en même temps la même tache, une organisation autour d'un tel bus, à l'exclusion de toute autre chose peut être suffisante. Notamment, le bus décrit aux lignes 15 à 28 de la page 3 du brevet précité permet un tel fonctionnement que l'on rappellera en se référant à la figure 3 dudit brevet qui montre un seul esclave : comprenant un processeur 71, une mémoire 70 et des barrières 72 et 73. La ligne "reset" 182 (appartenant au bus) provoque par l'intermédiaire du processeur 71 et des lignes 711 et 710 l'ouverture de la barrière 73 et la fermeture de la barrière 72 grace à quoi des données et/ou un programme peuvent être chargés dans la mémoire 70. Ensuite la ligne d'interruption 181 (appartenant également au bus) commande la manoeuvre inverse qui permet au processeur d'effectuer le traitement requis. Le maître supervise le déroulement du traitement en scrutant les barrières 73 des différents esclaves. Les barrières 73 sont adressées par leur "nom" qui leur est communiqué à partir du maître au moyen de la liaison 701 qui est individuelle et ne saurait donc faire partie du bus. On notera que cet adressage par nom convient mal lorsque le nombre des esclaves est grand. En effet n fils permettent de distinguer 2n esclaves. On voit que chaque ssclave re çoit un fil s'il y a 2 processeurs, 2 fils s'il y en a 4,... 6 fils s'il y en a 64, (soit 384 fils en tout, en plus du bus), etc... Toutefois ce dispositif n'est pas indispensable et la barrière 73 peut contenir son "nom" a priori ce qui nous conduit à un dispositif simplifié où toutes les communications entre les esclaves (supposés nombreux) et le ou les maîtres sont assurées par le bus, à l'exclusion de toute autre chose. Si l'on veut faire fo fonctionner un tel multi-ordinateur de façon complètement "désynchronisée", ce qui est l'un des buts de l'invention, il faut prévoir des moyens de commande sélectifs aboutissant non plus aux barrières de bus 73 mais aux processeurs proprement dits 71. Pour s'en tenir au principe du bus on pourrait recourir à la généralisation du "mot ds commande" signalé ligne 36 de la page 3 du brevet précité. Ce mot de commande circulerait alors sur un bus aboutissant sn parallèle à des décodeurs adéquats des esclaves. Ce système qui est parfait pour activer "un parmi tous" devient vite confus s'il s'agit d'activer "quelques-uns parmi d'autres". Et si ce choix des "quelquas-uns" doit pouvoir autre arbitraire, on est ramené à la seule solution générale, consistant à placer un conducteur entre le martre et chacun des esclaves1 selon une disposition que l'on appellera dorénavant s structure en étoile, ou 11étoile". De telles structures eacétoile sont en elles-mêmes connues. Elles apparaissent souvent dans la littérature, au moins implicitement (leur organe central étant le plus souvent appelé "contrflleur"), sans détail sur la façon dont elles fonctionnent. L'expédition des "noms" dans le brevet précité fait appel à une telle structure, mais sous une forme dont nous avons vu l'inconvénient et que nous ne considérerons donc pas dans le cadre de la présente invention. Une etoile représentant un nombre de conducteurs proportionnel au nombre d'esclaves, il faut l'utiliser efficacement et ne pas l'employer pour des signaux qui peuvent emprunter le bus.C'est notamu ment le cas pour les interruptions des processeurs esclaves que l'on peut continuer à envoyer de façon indifférenciée sur le bus (comme dans le brevet antérieur précité) quitte à les faire spécifier localement par la structure en étoile. Nous rejetterons donc comme non efficace l'émission de signaux individuels d'interruption, signalée (mais non revendiqués) lignes 6 à 9, page 10 du brevet précité. Ce choix est dicté notamment par des considérations de vitesse. Une interruption est un phénomène lent nécessitant des dizaines de cycles d'horloge... soit un temps global de l'ordre de la dizaine de microsecondes. Un message envoyé sur un fil peut provoquer instantanément un basculement de barrière, en un temps de l'ordre de la dizaine de nanosecondes.Il y a donc un facteur 1000 entre les deux processus. De mamie, en sens inverse, la scrutation des barrières de bus des esclaves par le martre est un procédé en lui-m8me tout à fait suffisant pour tenir le processeur maître informé. Ce procédé a toutefois un inconvénient majeur: il immobilise pratiquement à temps complet le processeur mature et ne permet donc pas de réaliser dans le dispositif multiordinateur, décrit, une partition comprenant d'une part un certain nombre d'esclaves fonctionnant individuellement et, d'autre part, le mattes effectuant un traitement en liaison avec des modules de mémoire non concernés par les esclaves précedents. Or une telle possibilité est justement un des objectifs de l'invention. D'autre part, le procédé par scrutation suppose le déroulement d'un programme et l'examen cyclique de tous les esclaves. Le temps nécessaire est proportionnel au nombre de ceux-ci. On arrive vite à des centaines de microsecondes. Par contre si toutes les informations sont concen tréss par autant de fils que d'esclaves sur le bus de données du maître, quelques instructions suffiront pour avoir une vue de la situation. En outre des moyens logiques simples impossibles dans le cas de la scrutation permettront de provoquer éventuellement des alertes instantanées. Le gain de vitesse pourra être encore plus important que dans le cas précédent. Il sera donc particulièrement intéressant d'obtenir les signaux émis par le processeur martre sur 1 'étoile, d'une part par programme, pour avoir la plus grande souplesse possible, et d'autre part par les moyens les plus rapides possibles. Dans le cas qui nous intéresse, les processus qui répondent'le mieux à cette définition sont les cycles d'accès à la mémoire ou aux organes d'entrée/sortie. Dans les deux cas, les signaux disponibles en tout premier sont les signaux d'adresse. Nous utiliserons donc de préférence ces derniers. Enfin nous chercherons à tirer partie de l'analogie de principe entre le martre (principal) et les dispositifs d'entrée/sortie, contr81eurs de disque, etc... que nous regroupons sous la rubrique générale de mattres secondaires. Ces mattres secondaires ressemblent au mattre principal dans la mesure ou ils peuvent adresser toute la mémoire image, c' est-a-dire accéder aux mémoires individuelles de tous les esclaves ; ils en diffèrent dans la mesure où ils n'ont pas besoin de connaître l'état des esclaves, puisque le mattre principal ne les lance qu'a bon escient.De plus ils peuvent utiliser utilement une ligne de l'étoile pour charger la mime information image simultanément en des emplacements différents de deux tranches contigus de la mémoire image, cela afin d'obtenir un effet de recouvrement qui sera décrit plus loin et qui ne présente pas grand intérêt pour le maître principal. Un mattre secondaire sera donc congru de telle sorte qu'il puisse être substitué au mattre principal au centre de l'étoile. Il en utilisera les lignes de sélection exactement comme le mattre principal. Par contre il pourra utiliser en vue du recouvrement (dans le sens mattre-esclaves) des conducteurs utilisés par le mattre principal dans l'autre sens. L'invention vise un multi-micro-ordinateur de traitement d'images susceptible d'être subdivisé en groupes de micro-ordinateurs fonctionnant soit en mode parallèle pur, avec un même programme sur des données différentes, soit en mode désynchronisé, avec des programmes différents sur des données identiques ou différentes, étant entendu que l'ordinateur martre ntest pas nécessairement cantonné dans un Ttle de surveillance mais participe effectivement au traitement. L'invention vise plus particulièrement, dans un tel multimicro-ordinateur une structure de communication et de commande de type mixte bus-étoile la plus performante possible. Nous la décrirons ci-après en nous référant à la figure 2. Un multi-micro-ordinateur parallèle est organisé autour d'un bus générai BG. Un certain nombre d'ordinateurs dits esclaves dont on voit ici trois exemplaires courants PEi-1' PEi et PEi+1 sont tous connectés en parallèle sur ce bus. Leur nombre est quelconque mais dans un mode préféré de réalisation de l'invention il sera égal à 2n c'est-à-dire 2, ou 4, ou 8, ou 16, etc... Sur ce même bus est connecté un ordinateur maître PM dont on a fait apparattre ici deux éléments importants au sens de l'invention à savoir les décodeurs DC1 et DC2 reliés organiquement au processeur PR.Sur ce bus peuvent être également branchés des martres secondaires PMS qui seront le plus souvent chargés de tâches spécialisées comme l1entrée/sortie des images, le raccordement d'une mémoire de masse contenant éventuellement des données d'images etc... Le bus comprend, outre les conducteurs de données et d'adresses selon des dispositions en elles-mêmes bien connues, un certain nombre de conducteurs de commande de caractère général, par exemple des conducteurs d'interruptiontet l'on a fait figurer ici deux lignes d'interruption INT1, INT2, qui partent du décodeur 3C2 pour aboutir à tous les esclaves PEi. A cette structure en bus se superpose une structure en étoile, chaque branche de l'étoile allant du martre PM et/ou du maître secondaire PMS (des moyens non figurés ici permettant à l'un ou l'autre de ces maîtres d'occuper alternativement le centre de cette étoile sans être gêné par l'autre) vers un esclave PEi.Chaque branche de l'étoile peut comprendre un ou plusieurs conducteurs unidirectionnels transmettant des messages à destination des esclaves, comme-les conducteurs de sélection SPi-1' SPi' SPi+1 qui partent du décodeur cci, un ou plusieurs autrss conducteurs unidirectionnels transmettant des messages en provenance des esclaves PEi, à destination du martre PU, comme les conducteurs d'information d'état STi 1 ST1, STi+1: et enfin un ou plusieurs conducteurs bidirectionnels comme les conducteurs AAii Mit AAi+1 qui sont reliés centralement à la fois au maître principal PM et au mattre secondaire PMS mais qui sont utilisés par exemple dans le sens mattrs-esclave par le mattre secondaire pour obtenir une partition de la mémoire image et un effet de recouvrement qui sera décrit plus loin dans le cadre d'un exemple de réalisation, et qui sont utilisés éventuellement dans l'autre sens par le maître principal, par exemple pour faire transiter des messages d'alerte en provenance de tel ou tel esclave à destination du mattre. Des moyens de liaison LL sont prévus entre le martre principal PM et le mettre secondaire PMS,permettant au mettre principal PM de déléguer ses pouvoirs au mettre secondaire de telle sorts que ce dernier soit en mesure de se substituer au martre au centre de l'étoile. Selon l'invention, les décodeurs DC2 et DC1 reçoivent une partie des signaux d'adresse fournis par l'unité centrale du processeur PR, grace à qu@i les signaux de sortie de ces deux décodeurs sont obtenus dans des délais très brefs et les manoeuvres commandées par ces signaux sont normalement exécu- tées pendant la durée d'un cycle d'accès mémoire (ou éventuellement d'entrée/ sortie) standard. On réalise ainsi une extension et une généralisation de la notion d'espace d'adressage et l'on parvient à faire fonctionner un ensemble compliqué et extérieur à l'ordinateur mettre dans les mêmes conditions de psrformance que ce dernier. Dans un mode préféré de réalisation de l'invention on utilise pour le processeur PR une machine dite segmentée dans laquelle les signaux d'a drssse sont répartis en deux catégories, d'une part des signaux d'adresse de type usuel et d'autre part des signaux d'adresse dits de segment qui sont fournis avant les autres signaux d'adresse, cette particularité étant en gé néral prévue pour faciliter le fonctionnement d'un organe spécial de gestion de mémoire Dans ce cas, il est particulièrement avan-bageux de faire parve- nir aux décod@urs DC1 et DC2 des signaux d'adresse de segment, grâce à quoi les temps de transfart des décodeurs sont largement inclus dans le délai compris entre la production des adresses de segment et la production des autres adresses et les conditions chronologiques de fonctionnement sont idéales. Enfin les décodeurs peuvent utiliser comme organe central ces mé moires, et plus particulièrement des mémoires aptes à autre rechargées par le processeur PR, grâce a quoi la loi de fonctionnement de ces décodeurs peut autre modifiée dynamiquement par le programme dudit processeur, ce qui multi- plie encore les possibilités d'intervention de ce dernier0 On remarquera qu'en ce qui concerne les conducteurs de sélection SPi, par exemple, dont le nombre est égal au nombre des esclaves il suffira de n signaux d'adresse pour activer individuellement 1 parmi 2n esclaves (donc 3 signaux d'adresse pour a-) sans avoir à recharger la mémoire de décodage. Toute combinaison de signaux de sélection SP. pourra être obtenue à condition de la placer préalablement dans la mémoire de décodage.On notera que cette facilité permet d augmenter à volonté le nombre des esclaves sans pour autant utiliser un nombre prohi- bitif de signaux d'adresse On décrira maintenant de façon plus détaillée un exemple particulier de réalisation de l'invention en se référant à la figure 3. L'ordina- teur maître est ici décomposé en trois parties a savoir les deux décodeurs DC1 et DC2 et le reste appelé processeur PR. Il n'est pas utile d'individualiser de façon plus précise les autres éléments du processeur PR, par exemple sa mémoire, étant donné que cas détails sont sans rapport direct avec l'in vention. Le processeur PR est séparé du bus BG par une barrière BM. D'autre part il est relié au maître secondaire PMS par des organes de liaison LL. Ceux-ci comprennent notamment un conducteur par lequel le processeur PR envoie en mode série (au mettre secondaire) un caractère PMS indiquant a ce dernier quel programme particulier il doit mettre en oeuvre. Il est ainsi possible de moduler diverses caractéristiques de fonctionnement du maître secondaire : saisie d'une image à partir d'un capteur particulier; restitution d'images précédemment saisies, reconstruites ou synthétiques à destination d'un moniteur TV ; choix d'un espace de recouvrement entre deux tranches successives de l'image, reprise dans une mémoire de masse7 etc.0; Le maître secondaire PMS est relié au bus BG par une barrière BS. Le processeur principal PR envoie au décodeur DC2 trois conducteurs portant les signaux d'adresse de segments de rang inférieur SOs S1 et S2. Ce décodeur en déduit une certaine configuration de signaux émis sur les huit conducteurs SPO... SPi... SP7 aboutissant au multiplexeur MUX. Ce dernier re çoit également les signaux correspondants de sélection SP fournis par le maître secondaire PMS. Ce dernier émet aussi sur huit lignes APO... APi... AP7 des signaux de partition de la mémoire image qui traversent une barrière BAP, les conducteurs an aval de cette barrière étant connectés à d'autres conducteurs ALO...ALi... AL7, dits conducteurs d'alerte pour donner, au delà, les lignes bidirectionnelles AAi. Les conducteurs ALi aboutissent d'autre part à la barrière BA les reliant au processeur PR. Du mettre secondaire PLIS part une ligne VID dont l'état binaire caractérisa les relations entre le mettre principal et le mettre secondaire. Cette ligne aboutit au mettre principal PR,aux quatre barrières BA, BAP, BS et BM et au multiplexeur MUX. Elle est par exemple à l'état haut quand le mettre secondaire est inactif, et dans ce cas les barrières BAP et BA sont fermées, les barrières SM et SA sont ouvertes et le multiplexeur MUX trans- met à destination des esclaves PEi les messages sélectifs SPi en provenance du décodeur OC2. En outre le processeur PR reçoit effectivement les signaux an provenance des lignes d'alerte ALi. On notera que le multiplexeur MUX peut être réalisé par tous moyens en eux-mêmes connus, par exemple par deux barn rières de bus fonctionnant en exclusion. Il est montré globalement pour ne pas surcharger le dessin. Quand la ligne VID est à l'état bas la situation est inversée : les barrières BAP et aS sont ouvertes, les barrières BM et BA sont -fermées et le multiplexeur MUX transmet vers les processeurs esclaves PE. les signaux de sélection SP en provenance du maître secondaire PMS. On notera que ce signal VID assurant ainsi l'exclusion réciproque entre le mettre principal et le maître secondaire pourrait fort bien prendre son origine dans le processeur PR. La disposition décrite et illustrée ici a toutefois l'avan- tage d économiser un fil.En effet il faut que le processeur principal PR soit informé de l'état de fonctionnement du maître secondaire PMS et ce rép sultat est obtenu simplement en surveillant l'état du conducteur VID. Notons enfin que ce dernier est également un conducteur de bus aboutissant de façon indifférenciée à tous les esclaves PEi. Deux autres conducteurs de bus INT1 et INT2 partent du décodeur DC1 qui reçoit les trois signaux d'adresse de segment 53, 54 et SS dont la rôle est de fournir,en plus des deux signaux INT1 et INT2 précités, qui sont orientés vers l'intérieur du processeur PR et servent soit à séparer Si besoin est l'espace d'adressage intarne du processeur PR de son espace d'adressage externe (à destination des esclaves), soit à fournir des signaux de gestion interne permettant par exemple de recharger les mémoires des décodeurs, de lire les lignes d'états STi ou d'alerte ALi, etc...L'intérêt de produire les signaux externes INT1 et INT2 à partir d'adresses de segment réside dans la possibilité qui sera décrite en détail plus loin de les utiliser à deux fins, soit pour des interventions lentes du type interruption, soit pour des m- terventions instantanées de com@utation, la discrimination entre ces deux modes d'intervention étant obtenue au niveau des esclaves par combinaison logique avec les signaux de sélection émanant de l'autre décodeur DC2 et avec les signaux d'alerte résultant du déroulement du programme au sein même des esclaves.Cette combinaison logique entre des signaux de bus d'une part et les signaux d'étoile d'autre part est réalisée dans les conditions optimales de chronologie puisque les sources de ces signaux sont intrinséquement de mime nature. Sur le bus général BG sont connectés en parallèle les esclaves dont nous ne montrons ici qu'un exemplaire courant PEi. Un tel micro-ordinateur esclave comprend le processeur proprement dit PFi. un module de mémoire Mi qui représente une fraction de la mémoire image globale, une barrière de bus BBi interposée entre ledit module de mémoire M. et le bus BG. Une barrière de processeur BPi interposée entre le module de mémoire Mi et le processeur PFi et un organe de commutation COi.Le processeur PFi comprend notamment des organes propres à assurer la combinaison logique des signaux de commandé INTI et INT2 d'une part et des signaux ALi et SP. d'autre part, dont il a été question plus haut et dont on reparlera plus loin an se référant à la figure 4. Le processeur PFi émet également un signal STi destiné d'une part à commander les barrières BPi et BBi et d'autre part à informer le processeur maître de l'état de catte commande.L'organe de commutation COi est sous contrôle du signal de bus VID et reçoit une ligne bidirectionnelle AAi du type décrit plus haut, une ligne d'alerte ALi en provenance du processeur PFi et une ligne de bus A15* et émet à destination du module de mémoire Mi une ligne d'adresse A15 dont le rôle est d'assurer la discrimination entre les deux moitiés de ladite mémoire. La barrière BPi. est commandée par le signal de commande CBPi identique au signal STi. La barrière de bus BBi est commandée par le signal de commande CBBi qui est l'intersection logique inversée,par la porte Ni, du signal CBPi et du signal de sélection SPi an provenance des maîtres. On notera que l'inversion précitée ne saurait autre interprétée de façon limi- tative et qu'elle correspond symboliquement a l'identité des organes constituant les deux barrières BBi et BPi et au fait que les deux barrières ne sauraient en aucun cas être ouvertes simultanémant.Ce dispositif peut par exemple fonctionner de la manière suivante g En supposant que sous l'effet d'une des lignes de commande, par exemple INTI, le processeur PF. ait émis un signal ST. provoquant la fermeture de -la barrière BPi donc mettant an principe le mo- dule de mémoire Mi à disposition du mettre, il suffira à celui-ci d'activer la ligne SPi pour provoquer instantanément l'ouverture de la barrière BBi et ainsi accéder effectivement à ce module de mémoire. Ceci est un exemple de fonctionnement en deux temps : un premier processus, dit d'armement, rslativement lent, obtenu par interruption, étant suivi par un processus instantané. INT2 peut provoquer la manoeuvre inverse. L'organe de commutation COi n'a pas a être décrit en détail étant donné que tout homme de l'art saura an imaginer de multiples variantes réa- lisées à partir d'éléments logiques bien connus, avec éventuellement des sorties à trois états. Pour reprendre la convention adoptée plus haut, quand le signal VID est à l'état haut, la sortie A15 reçoit les signal arrivant sur le conducteur A15 grâce à quoi le module de mémoire M. est adressé individuellement dans les conditions normales. D'autre part le signal émis, par le proces- seur PFi sur la ligne ALi est envoyé sur la ligne AAi et, tout risque de con flit avec le signal APi étant exclu puisque la barrière BAP est fermée, C8 signal peut parvenir sans encombre au processeur PRs Inversément,lorsque le signal VID est bas, ce qui correspond à l'état d'activité du maître secondaire,le signal APi de partition de mémoire par- venant sur le conducteur AAi est transmis à la ligne AIS et l'on voit que la partition du module de mémoire Mi peut autre réalisée individuellement. Dans ces conditions le mettre secondaire a la faculté d'activer simultanément deux esclaves PEi et PEi+1 tout an écrivant dans deux zones différentes de leurs modules de mémoire respectifs Mi et Mi+1. Plus précisément, le maître secondaire place un niveau haut sur APi et un niveau bas sur APi+1. Les données correspondant à la fin d'une tranche de l'image sont alors chargées simulta nément dans le haut de la partie supérieure de M. (leur destination normale) st dans le haut da la partie inférieure de Mi+1 . Le début de la tranche suivante se trouvera placé dans le bas de la moitié supérieurs de Mi+1' donc sn contigïté avec les données de fin de tranche précitées. Cette possibilité est très utile pour pallier les "effets de bord" entre les tranches successives de l'image. La fourniture sélective des APi est indispensable car tout doit se faire dans un temps de trame. La figure 4 illustre un exemple possible de réalisation des organes propres à assurer la combinaison logique précédemment invoqués entra les signaux de commande INT1 et INT2 (présents sur le bus) et les signaux d'alerte ALi et de sélection SPi, présents sur l'étoile. Le processeur PFi appartenant à l'esclave PEi est décomposé en une partie principale PLi et un organe de commutation $DCi assurant la combinaison logique précitée. L'organe de commutation OGi est commande par la ligne d'a- lerte ALi en provenance du processeur PLi. II reçoit la ligne de commande INTI et le signal ds sélection SPi et il émet le signal d'état et de commande de barrière STi ainsi qu'un signal d'interruption proprement dit INT.Dans le mode de fonctionnement de l'esclave qui a été décrit plus haut et où l'initiative revient au mettre, la ligne ALi est inactive et l'organe de commutation OCi établit la liaison entre la ligne de commande INT1 et la ligne d'interrup- tion proprement dite INT, cela sous contrôle de SP. qui spécifie si l'interrup- tion concerne ou non l'esclave PEi, et qui dans ce cas autorise l'émission de STi. L'intérêt de l'organe de commutation OCi est de permettre à l'esclave de prendre l'initiative. Si par exemple l'esclave, à l'occasion du dé- roulement de son programme ou par suite d'une intervention extérieure par d'au- tres voies qui n'ont pas à astre precisées ici, constate qu'il a besoin d1une intervention urgente du mattre, par exemple, pour transmettre un résultat de calcul à un autre esclave, il activera la ligne ALi ce qui provoquera les actions suivantes : Quel que soit l'état de la ligne SP., le signal STi de ma- noeuvre des barrières est émis immédiatement. L'interruption INT est bloquée car devenue sans objet, l'esclave étant la source de l'information. D'autre part l'alerte ALi provoque l'intervention du mettre qui est dispensé d'émet trs INT1 et peut accéder sans délai à la mémoire, comme décrit précédemment, par le moyen de la ligne de sélection SPi, dès qu'il est prét à le faire. REVENDICATIONS 1 - Dispositif informatique à multi-micro-ordinateur pour le traitement d'images constitué par un certain nombre dé micro-ordinateurs comprenant chacun an propre une partie de la mémoire d'image et fonctionnant en parallèle, dits esclaves (PEi) et par au moins un micro-ordinateur maître (PM) commandant et supervisant le fonctionnement des dits esclaves, les relations entre les différents micro-ordinateurs étant assurées par deux dispositifs distincts, à savoir dXune part un faisceau de conducteurs dit bus général (8G), sur lequel sont branchés en parallèle tous les micro-ordinateurs, comprenant un bus de données bidirectionnel et un bus unidirectionnel sur lequel le micro-ordina- teur mettre émet des signaux d'adresse et des signaux de commands, de façon indifférenciée, a destination des esclaves et, autre part, des conducteurs individuels placés chaque fois entre le micro-ordinateur mettre et un esclave particulier, selon une structure dite en e toile, certains au moins de ces conducteurs en étoile permettant au micro-ordinateur maître d'émettre des signaux individuels de sélection (SPi) à destination des esclaves pour spécifier lesquels de ces derniers sont concernés par les signaux de données, d'adresse et ds commande circulant sur le bus général, caractérisé en ce que certains signaux d'adresse dits excédentaires émanant du micro-ordinateur mettre et non utilisés pour l'adressage à l'intérieur des mémoires des esclaves, sont envoyés à de premiers moyens de décodage (DC2) fournissant une partie au moins des signaux de commande émis sur le bus unidirectionnel par le micro-ordinateur et à de seconds moyens de décodage (coi) fournissant les signaux de sélection. 2 - Dispositif selon la revendication 1, dans lequel le micro-ordinateur mettre est du type dit segmenté, dans lequel les signaux d'adresse comprend nent d'une part des signaux d'adresse an mémoire de type habituel et, d'autre part, des signaux spéciaux dits d'adresse de segmentcaractérisé en ce que les signaux d'adresse excédentaires utilisés pour fournir les signaux de commande et de sélection sont prélevés au moins en partie parmi les dits signaux d'adresse de segment. 3 - Dispositif selon l'une ou l'autre des revendications 1 et 2 dans lequel existent, à côté d'un micro-ordinateur maître dit principal, un ou plusieurs dispositifs maîtres dite secondaires avec des moyens de commutation des si- gnaux de données, d'adresse et de commande permettant à un mettre secondaire de se substituer au maître principal sur le bus, caractérisé par des moyens de commutation (MUX) des signaux de sélection (SP) et, des moyens spécifiques de liaison (LL) entre ledit mettre principal et le ou lesdits maîtres secon- daires, grâce à quoi, à la suite d'un message sélectif émis par le le mettre principal sur lesdits moyens de liaison, les moyens de commutation (MUX) des signaux de sélection sont actionnés de telle sorte que le mettre secondaire précité se trouve substitué au mettre principal au centre de la structure en étoile. 4 - Dispositif selon la revendication 3 dans lequel l'un des maîtres secon- daires, pilots la saisie nu la restitution d'une image, caractérisé en ce que la structure en étoile comporte à destination de chaque processeur esclave un ou plusieurs conducteurs (APi) dits de partition permettant audit mettre se- condaire de spécifier individuellement la zone de la mémoire de chaque esclave où doivent se situer les données correspondant à l'image, et en ce que des moyens de commutation sont intercalés sur lesdits conducteurs de partition, au niveau de chaque processeur esclave, grâce à quoi lesdits conducteurs peuvent être utilisés accessoirement par les processeurs esclaves pour émettre des messages spécifiques (Mi) à destination du maître principal. 5 - Dispositif, selon la revendication 3, caractérisé en ce que chaque esclave comporte de premiers moyens de commutation (Ni) grâce auxquels le micro-ordinateur mettre (PM), ayant mis l'esclave (PEi) en état préparatoire par la combinaison de signaux de commande indifférenciés (INT1, INT2) émis sur le bus et de signaux de sélection (SPi) émis sur l'étoile, peut obtenir instantanément l'accès au module de mémoire (Mi) dudit esclave (PEi),de seconds moyens de commutation (OCi) qui sont asservis à un signal (VID) qui assure l'exclusion entre le martre principal et le mettre secondaire au centre de l'étoile, et qui est présent sur le bus, grâce à quoi des conducteurs bidi- rectionnels (AAi) de l'étoile peuvent servir à transmettre des signaux de partition de mémoire (APi) du martre secondaire vers les esclaves, et des signaux d'alerte (ALi) des esclaves vers le mettre principal, et encore de troisièmes moyens de commutation (OCi) grâce auxquels l'esclave peut agir soit à l'initiative du mettre comme ci-dessus,soit de sa propre initiative, auquel cas les signaux de commande (INTI, INT2) provenant du mettre par le bus restent momen tanement inactifs et c'est le signal d'alerte (ALi) en provenance de l'esclave qui place ce dernier en l'état préparatoire où le mettre peut obtenir instantanément accès au module de mémoire (Mi) de l'esclave. 6 - Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que la structure en étoile comprend des conducteurs aptes à informer en permanence le micro-ordinateur mettre de l'état des esclaves. 7 - Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que les moyens ds décodage (DC1 DC2) du micro-ordinateur mettre qui sont à l'origine des signaux de commande et de sélection des esclaves comprennent des moyens de mémorisation dont le contenu peut être modifié dynamiquement par ledit micro-ordinateur mettre.