Brevet FR2546643A1 — publié le 19841130

La présente invention se rapporte à un dispositif de traitement de signaux pour augmenter la grandeur de certains signaux. La présente invention, bien que d'une applicabilité générale, est particulièrement avantageuse lors d'un emploi dans la section de traitement de signaux de chrominance d'un téléviseur couleur De tels téléviseurs séparent les signaux vidéo en signaux de luminance et de chrominance, et la section de chrominance sépare de plus les signaux de chrominance en composantes de chrominance, par exemple les composantes (R-Y) et (B-Y) Pour des signaux dans le système de télévision NTSC que l'on utilise aux Etats Unis d'Amérique, la grandeur du signal transmis de luminance est comprise entre O et 100 unités IRE En formant le signal vidéo couleur pour une transmission, la grandeur de la composante de chrominance (B-Y) est modifiée par un facteur de 0,493 et la composante de chrominance (R-Y) est modifiée par un facteur de 0,877 afin de restreindre les suroscillations à l'amplitude maximale du signal à des seuils dans les plages du transmetteur et du récepteur Ainsi, pour un signal bleu saturé, la grandeur maximum du vecteur de la composante (B-Y) de 89 unités IRE est modifiée par le facteur de 0,493 de façon que la grandeur transmise maximumde (B-Y) soit d'environ 43,9 unités IRE De même, pour un signal du rouge saturé, la grandeur maximum du vecteur de la composante (R-Y) de 70 unités IRE est modifiée par le facteur de 0,877 de façon que la grandeur maximum transmise de (R-Y) soit d'environ 61,4 unités IRE Ces signaux peuvent être soit de polarité positive ou de polarité négative. Cependant, le récepteur doit restaurer les composantes (B-Y) et (R-Y) respectivement à 89 et 70 unités IRE, afin de produire une image visualisée reproduisant avec précision les parties saturée du bleu et saturée du rouge des images transmises Conventionnellement, cette restauration est prévue sous la forme d'une opération finale de traitement en choississant les coefficients relatifs de pondération produits par une matrice de signaux cauleur La matrice pondère et combine les signaux de luminance et les signaux composants de chrominance pour produire des signaux du rouge R, du vert G et du bleu B à proportions normalisées. Ces signaux R, G et B sont appliqués au tube-image pour produire la visualisation de l'image Malheureusement, la composante (B-Y), qui est reçue à une grandeur relativement moindre (c'est-à-dire 43,9 unités IRE) doit produire le plus grand signal d'attaque de visualisation (c'est-àdire 89 unités IRE), donc le bruit ou les erreurs introduits par ce traitement auront tendance à être plus remarquables pour un spectateur que ne le seront les erreurs dans le signal composant (R-Y) Ce problème est aggravé lorsque l'on emploïeun circuit semblable ou commun pour traiter les signaux (R-Y) et (B-Y), parce que la plage dynamique d'un tel circuit doit être conçue pour accepter les signaux (R-Y) de plus grande amplitude Par suite, les signaux (B-Y) n'utilisent pas totalement la plage dynamique disponible du circuit de traitement Pour réduire ces problèmes, il est souhaitable d'augmenter la grandeur du signal composant (B-Y) par rapport au signal composant (R-Y) et de le faire en un stade relativement précoce du traitement, plutôt qu'à sa fin. Le problème ci-dessus décrit est aggravé dans un téléviseur employant un circuit de traitement de signaux numériques parce que la résolution de quantification inhérente à un signal sous forme numérique limite le nombre de niveaux différents des signaux R, G et B que l'on peut finalement développer On considère, par exemple, un système employant un convertisseur analogique-numérique à 7 bits ( 128 niveaux) pour mettre sous forme numérique un signal vidéo analogique compris entre le top du signal de synchronisation (-40 unités IRE) et le niveau maximum du blanc (+ 100 unités IRE) La résolution résultante de quantification est d'en Viron 140/127 = 1,10 unités IRE par progression Les signaux (B-Y) à 43,9 unités IRE correspondent à environ 39 progressions numériques et les signaux (R-Y) à 61,4 unités IRE correspondent à environ 55 progressions numériques Cela illustre que la grandeur des signaux (B-Y) est considérablement plus faible que celle des signaux (R-Y). Le problème le plus grave se pose cependant du fait de la quantification limitée lors du traitement du signaux et de la reconversion des signaux quantifiés en signaux analogiques On considère, par exemple, un svstème de traitement de signaux numériques de télévision o les signaux numériques (R-Y) et (B- Y) sont limités à 6 bits ( 64 niveaux) Comme les signaux numériques doivent reproduire aussi bien les excursions positives que négatives des signaux, un niveau numérique est le niveau 0, ce qui laisse 63 niveaux numériques de valeur non nulle Par ailleurs, comme les grandeurs de crête positive et négative sont symétriques,-l'on ne peut utiliser que + 31 niveaux numériques pour les excursions des signaux (c'est-à-dire 62 niveaux non nuls). En supposant que le cadrage des signaux numériques (R-Y) est optimisé pouroccuper totalement la plage disponible des signaux numériques, alors les signaux numériques (B-Y) cadrés de manière équivalente ne contiendront que F( 43,9 unités IRE)/( 61,4 unités IRE)) X ( 31) niveaux = 22,16 niveaux numériques, donc seul 22 niveaux seront réellement utilisés Lorsque les signaux de chrominance sont restaurés à leur plein niveau en tant que signaux de sortie, le signal composant (B-Y), par exemple, contient 89 unités IRE mais se trouve forcé au 22 niveaux centraux du signal numérique de chrominance (B-Y) Ainsi, la résolution de quantification de sortie est d'environ 4,05 unités IRE par progression ce qui est très important, de manière non souhaitable et peut provoquer des contours marqués des couleurs dans l'image de télévision Ces contours forcent l'image à avoir un aspect artificiel de la sorte évidente dans un tableau peint par un certain nombre. Si l'on augmente la composante (B-Y) pour qu'elle occupe toute la plage des + 31 niveaux, alors la résolution de quantification de sortie s'améliore de manière importante à 2,87 unités IRE par progression. Mais cela ne peut être fait simplement en multipliant le signal (B-Y) pour augmenter sa plage de grandeur parce qu 'en faisant ainsi, on remplacerait simplement les + 22 niveaux au centre par 22 niveaux différents parmi les 31 niveaux disponibles étendus sur toute la plage des 31 niveaux Ainsi, un certain traitement supplémentaire est requis de façon à pouvoir employer plus de niveaux numériques disponibles pour représenter avec précision la composante de chrominance (B-Y). En conséquence, la présente invention comprend une source de signaux ayant des grandeurs plus faiblesqu'un certain niveau, un réseau de traitement de signaux et un dispositif de cadrage pour augmenter les grandeurs des signaux selon la grandeur des signaux de la source Les signaux de grandeur accrue sont alors traités pour produire des signaux de sortie. Dans une caractéristique de la présente invention, on augmente le niveau d'un signal quantifié par un facteur pour contenir plus précisément la plage des niveaux disponibles de quantification Selon une autre caractéristique de l'invention, on augmente le niveau d'un signal pour s'approcher plus précisément de celui d'un autre signal et on prévoit un cadrage pour contrer cette augmentation du premier signal lorsque les deux signaux sont combinés. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention, et dans lesquels la figure 1 montre, sous forme de schéma bloc, un dispositif de traitement de signaux numériques comprenant la présente invention; et les figures 2, 3, 4 et 5 sont des schémas d'agence- ments particuliers utiles dans le dispositif de la figure 1. Sur les dessins, les flèches pourvues d'une entaille représentent des trajets de signaux pour des signaux numériques à plusieurs bits en parallèle ayant le nombre de bits indiqué par le nombre proche de l'entaille. Il faut noter qu'un signal numérique de N bits à grandeurs ou niveaux possibles Ces niveaux peuvent être organisés pour correspondre à O et ( 2 N-1) grandeurs non nulles Dans le cas d'un signal "symétriques ces grandeurs peuvent être organisées pour correspondre à une valeur centrale nulle et ( 2 N= 1) grandeurs d'une polarité et ( 2 -1 _ 1) valeursd'une polarité opposée Dans la description qui suit, les signaux numériques à 6 bits donné à titre d'exemple (c'està-dire N = 6) sont du type ayant une valeur centrale nulle, à moins que cela ne soit noté autrement Par ailleurs, les signaux numériques sont considérés comme étant symétriques autour de la valeur nulle et donc l'on ne dispose, en réalité, pour une utilisation, que de ( 2 N-1) grandeurs de chaque polarité (en effet, on ne dispose que de 31 grandeurs positives et 31 grandeurs négatives) Par conséquent, il est nécessaire de garder à l'esprit que lefacteur de rapport K utilisé ici peut avoir des valeurs différentes selon l'organisation des grandeurs représentées par les signaux numériques Il faut de plus noter que la présente invention peut s'appliquer à des signaux quantifiés en général, dont les signaux numériques sont un exemple. La figure 1 montre un agencement de traitement de signaux numériques pour un téléviseur couleur Des signaux vidéo composites analogiques ACV sont convertis en signaux 6 2546643 vidéo numériques à 7 bits DV par ur convertisseur analogique- numérique 10 Le convertisseur 10 échantillonne le signal vidéo ACV à quatre fois la fréquence de la sous-porteuse couleur, c'est-à-dire 4 fsc = 4 x 3,58 M Hz dans le système NTSC, en réponse au signal d'horloge d'échantillonnage à 4 fsc Le convertisseur 10 reçoit également un signal de "tremblotement" f H/2 dont l'amplitude correspond à la moitié du bit de moindre poids ( 1/2 LSB) du mot numérique afin d'augmenter la résolution apparente de quantification pour qu'elle s'approche de celle d'un convertisseur analogique- numérique à 8 bits Les signaux 4 fsc et f H/2 sont développés comme décrit ci-après A moins que cela ne soit indiqué autrement, le traitement de signaux numériques est accompli à la fréquence du signal d'échantillonnage 4 f Sc qui est verrouillé en phase et en fréquence sur le signal de sous-porteuse couleur. Les signaux vidéo numériques à 7 bits DV sont appliqués au réseau 12 de traitement de signaux numériques de luminance qui accomplit des opérations comme un filtrage des composantes de chrominance pour produire les signaux de luminance, -une accentuation des signaux numériques de luminance et une multiplication des signaux numériques de luminance pour ajuster le niveau du contraste de l'image résultante Le réseau de traitement 12 produit des signaux numériques de luminance traités à 7 bits Y qui sont convertis en signaux analogiques correspondants de luminance Y' par un convertisseur numérique-analogique 44. Les signaux vidéo numériques à 7 bits DV sont appliqués à un réseau de traitement 14 de signaux numériques de déviation qui développe les divers signaux d'attaque horizontale et verticale et les signaux de synchronisation requis pour les fonctions de traitement de signaux, de déviation et de visualisation de l'image En particulier, le réseau de traitement 14 développe le signal de tremblo- tement f /2 à la moitié de la fréquence horizontale, 7 2546643 c'est-à-dire que le signal f H/2 est "hautl' pour une ligne horizontale et est "bas" pour la ligne suivante Le réseau de traitement 14 développe une impulsion de déclenchement de couleur CKP qui est basse (validation) pendant chaque présence du signal de salve de référence de sous-porteuse couleur qui est incorporé dans les intervalles d'effacement horizontal des signaux vidéo. Les signaux vidéo numériques à 7 bits DV sont appliqués au filtre passebande numérique de chrominance 16 qui laisse passer les composantes de chrominance du signal vidéo numé- rique D Vo Le filtre 16 est par exemple, un filtre passe-bande pour ne laisser passer que les signaux proches de la fréquence de sous-porteuse couleur Comme ce filtre contient plusieurs accumulateurs (additionneurs), il produit des signaux numériques de chrominance de sortie filtrés à 13 bits, et présente un gain de crête d'environ soixante quatre. Les signaux numériques filtrés de chrominance a la sortie du filtre 16 sont ajustés à une grandeur normalisée par un bloc 18 du gain du réglage automatique numérique de chrominance (ACC) qui produit une atténuation d'au moins deux et tronque lessignaux à 6 bits Les signaux numériques à 6 bits à la sortie du bloc 18 sont normalisés en grandeur par une boucle de contre-réaction comprenant un échantil- lonneur et comparateur 20 de la salve En réponse à l'impulsion de déclenchement de couleur CKP,l'échantillonneur de la salve échantillonne la partie de signal de salve de référence de la sous-porteuse couleur des signaux numéri- ques de chrominance à 6 bits produitspar le bloc 18 Ces échantillons sont comparés à un niveau de référence, par exemple à un niveau représentant la grandeur nominale du signal de salve de référence de la sous-porteuse couleur. Par suite de cette comparaison, l'échantillonneur et comparateur 20 de la salve applique un signal de réglage du gain au bloc 18 pour établir son gain (plus particulièrement pour établir son atténuation) pour normali- ser la grandeur du signal de salve de référence de sous- 8 2546643 porteuse couleur Cet ajustement de l'atténuation est maintenu ensuite pour également ajuster la grandeur des signaux de chrominance produitspar le bloc 18 Afin d'éviter des dépassements des valeurs des signaux numériques (R-Y), qui sont plus grands que les signaux numériques (B-Y), la plage maximale des signaux numériques (R-Y) est normalisée à moins de l'équivalent de 31 niveaux numériques Dans le cadre de la description qui suit, on supposera que-ce sont 27 niveaux numériques. Le démodulateur 22 de signaux numériques de chrominance sépare les signaux numériques de chrominance normalisés à 6 bits du bloc 18 en composantesen quadrature du signal de chrominance (R-Y) et (B-Y) Comme les composantes (R-Y) et (B-Y) sont simplement des échantillons alternés de la séquence des signaux numériques de chrominance, le démodulateur 22 peut être un simple démultiplexeur. Les signaux numériques composants à 6 bits (R-Y) et (B-Y) de la partie de salve de référence de sous-porteuse couleur sont comparés en phase au signal d'horloge de sous-porteuse couleur fsc par le comparateur de phase 24 en réponse à l'impulsion de déclenchement de couleur CKP Le comparateur 24 développe un signal en réponse à l'erreur de phase entre la phase réelle du signal d'échantillonnage à f' et sa phase souhaitée par rapport Sc au signal de salve de référence-de sous-porteuse couleur. Le comparateur 24 filtre également ce signal d'erreur de phase et l'applique au générateur de signaux d'horloge 26 qui contient un oscillateur réglé en tension (VCO) qui fonctionne à la fréquence de 4 f Sc La fréquence de l'oscillateur est ainsi ajustée pour être exactement à quatre fois la fréquence de sous-porteuse couleur et bloque en phase avec elle Le générateur 26 contient de plus un diviseur numérique pour diviser le signal d'échantillonnage à 4 fsc par quatre pour produire le signal d'horloge à fsc. En se référant de nouveau au trajet de traitement de signaux numériques de chrominance, les signaux composants 9 2546643 de chromiance démodulés à 6 bits (R-Y) produitspar le démodulateur 22 ne contiennent que les 27 niveaux centraux des 31 niveaux possibles d'un signal à 6 bits. En consequence, les signaux (B-Y) démodulés contiennent ( 43,9/61,4) x 27 = 19,3 niveaux dont 19 niveaux sont réellement produits Pour les raisons précédemment indiquées, il est particulièrement souhaitable d'augmenter le nombre de niveaux contenus par la composante (B-Y). Les niveaux numériques contenus par le signal (B-Y) peuvent être exprimés sous la forme d'un nombre K qui est le rapport du nombre de niveaux numériques réellement produits au nombre de niveaux possibles Ainsi, pour le signal (B-Y), on a K = 19/31 = 0,613 Les 19 niveaux numériques contenus par le signal (B-Y) correspondentaux 19 niveaux centraux et zéro. Le signal démodulé (R-Y) est filtré passe-bas par le filtre en peigne de signaux numériques(R-Y) 28 qui produit un signal (R-Y) filtré à 6 bits Il faut noter que comme le filtre 28 contient au moins un additionneur, il produit des signaux de sortie à 7 bits Cependant, seuls 6 bits des signaux de sortie sont utilisés. Le signal démodulé (B-Y) est filtré pass-bas par le filtre en peigne de signaux numériques (B-Y) 30 qui contient au moins un additionneur et produit un signal fil- tré à 7 bits (B-Y). Le filtre numérique 30 est par exemple un filtre en peigne relativement simple du type illustré sur la figure 2. Des signaux d'entrée à 6 bits sont appliqués à une entrée d'un additionneur numérique 62 et à l'entrée d'un dispositif retardateur de 1 H 60 Le dispositif 60 est par exemple une mémoire à accès sélectif (RAM) dynamique du type FIFO (premier entrée, premier sortie) qui produit un retard égal à la durée d'une ligne horizontale ( 1 H) en dévelop- pement cycliquement 227 adresses en réponse au signal d'horloge àfsc, dans le système NTSC Le signal retardé à 2546643 6 bits à la sortie du dispositf retin:, ateur 60 est appliqué à la seconde entrée de l'additionneur 62 qui produit un signal de somme à 7 bits Le filtre numérique 28 est d'un type semblable à celui illustré pour le filtre 30 à l'exception que l'onnlutilise que 6 bits du signal de sortie à 7 bits. Habituellement, comme cela est illustré sur la figure 1, pour le signal (R-Y), l'on n'utilise que 6 bits du signal filtré (B-Y) comme cela est illustré par la connexion du filtre 30 montrée en tracé fantôme Cependant, selon la présente invention, le signal composant (B-Y) filtré à 7 bits développé par le fonctionnement du filtre numérique peut être utilisé avec l'avantage précédemment décrit. A cette fin, un multiplicateur de signaux numériques (B-Y) 32 est interposé pour déterminer la grandeur des signaux composants (B-Y) pour contenir un nombre considérable- ment plus important des 31 niveaux possiblespour les signaux numériques à 6 bits Le multiplicateur 32 peut augmenter les grandeurs du signal (B-Y) par un facteur qui ne dépasse pas 1/K = 31/19 = 1,63 sans provoquer une condition de dépassement, c'est-à-dire sans dépasser les 31 niveaux pour des signaux à 6 bits Comme les multipli- cateurs numériques sont généralement des dispositifs complexes et nécessitent des surfaces importantes sur des circuits intégrés, il est souhaitable d'employer la plus simple structure de multiplicateur en rapport avec l'augmentation souhaitée de la grandeur du signal (B-Y). La multiplication par un facteur de 1,5 est suffisamment proche, sans le dépasser, dufacteur 1/K = 1,63 et peut être mise en oeuvre par le relativement simple multiplicateur 32 à décal et addition montré sur la figure 3 Le signal (B-Y) à 7 bits est appliqué à une première entrée de l'additionneur numérique 34 et à l'entrée d'un registre à décalage 36 diviseur par deux Le registre à décalage 3- 36 décale les sicnaux (B-Y) d'une position d'un bit vers la droite (c'est-à-dire décale vers le bas) pour diviser l 2546643 par deux et applique le signal divisé (B-Y) à une seconde entrée de l'additionneur 34 Bien que l'additionneur 34 produise un nombre qui pourrait, dans un cas général, être de 8 bits, dans ce cas spécifique il s'agit de 7 bits et les 6 bits de poids fort (MSB) sont employes en vue d'une compatibilité avec le circuit subséquent de traitement qui est configuré pour des signaux numériques à 6 bits. En se référant de nouveau à la figure 1, l'amélioration peut être évaluée comme suit o Les signaux composants (B-Y) à 6 bits à la sortie du démodulateur 22 contiennent 19 niveaux parmi les 31 niveaux possibles, ou bien environ 61 % de la plage disponible Les signaux filtrés à 7 bits (B-Y) à la sortie du filtre numérique 30 contiendront v 38 parmi les 63 niveaux possibles L'opération du multiplicateur numérique 32 ajoute 38/2 = 19 niveaux supplémentaires donc les signaux (B-Y) multipliés à 7 bits contiennent 38 + 19 = 57 parmi les + 63 niveaux possibles,ce qui est au-delà de 90 % de la plage disponible En n'utilisant que les six MSB et ignorant le LSB, cela a pour résultat des signaux (B-Y) modifiés contenant les 28 niveaux parmi les 31 niveaux possibles, ce qui représente environ 90 % de la plage disponible en conservant les avantages de la présente invention. Les signaux (BEY) modifiés à 6 bits à la sortie du multiplicateur numérique 32 et les signaux (R-Y) filtrés a 6 bits à la sortie du filtre numérique 28 sont appliques à un multiplicateur et multiplexeur de saturation numerique 40 que llon peut voir sur la figure 1 pour un plus ample traitement Le multiplicateur et multiplexeur 40 multiplexe les signaux (R-Y) et (B-Y) en réponse au signal d'horloge fsco Le multiplicateur 40 par exemples emploie un multiplicateur numérique pour ajuster les grandeurs de signaux (R-Y) et (B-Y) selon les signaux de réglage reçus pour la saturation-des couleurs (SAT) Les deu: signaux à 6 bits représentant (R-Y) et (B-Y) modifiés 12 2546643 en raison de SAT ( 12 bits au total) sont séquentiellement multiplexés sur un cycle des signaux d'horloge fsc qui contient quatre cycles de l'horloge d'échantillonnage 4 fsc, c'est-à-dire que les signaux (R-Y) et (B-Y) sont transmis séquentiellement sous forme de quatre groupes de 3 bits Cela réduit de manière bénéfique le nombre de plots requis du circuit intégré de 12 à 4 ( 3 pour les signaux et 1 pour le signal d'horloge fsc) lorsque le multiplicateur multiplexeur 40 est en un circuit intégré et que le circuit subséquent est dans un autre circuit intégré C Uest de plus en rapport avec les fréquences des données des signaux de chrominance qui sont à la fréquence du signal d'échantillonnage de 4 fsc à travers le filtre passe-bande 16 et le bloc 18 et sont à la fréquence du signal d'horloge fsc dans les filtres en peigne 28 et 30. Le démultiplexeur de chrominance 42 reçoit et démulti plexe les quatre groupes de 3 bits pour reformer des signaux numériques de chrominance (RY) et (B-Y) à 6 bits en réponse au signal d'horloge fsc Ces signaux démultiplexés (R-Y) et (B-Y) à 6 bits sont respectivement convertis en signaux analogiques (R-Y)' et (B-Y)' par des convertisseurs numériques- analogiques 46 et 48. La matrice RGB analogique 50 reçoit les signaux analogiques de luminance Y' et les signaux analogique de chrominance (R-Y)' et (B-Y)' pour développer des signaux analogiques de couleur R, B La matrice 50 est modifiée par rapport à une matrice conventionnelle pour contrer le déséquilibre qui se produirait autrement du fait de la multiplication des signaux numériques (B-Y) par un facteur de 1,5 par le multiplicateur numérique 32 Cela peut être accompli soit en augmentant la valeur de la résistance de pondération de (B-Y)' par un facteur de 1,5 (réduisant ainsi sa contribution au signal de 1/1,5) ou en diminuant les valeurs des résistances de pondération de Y' et (R-Y)' par un facteur de 1/1,5 (augmentant ainsi leur contribution de 1,5). 13 2546643 Les formules pour la matrice RGB analogique 50 sans la présente invention sont les suivantes R = 1,14 (R-Y) + Y ( 1) G = -O 058 (R-Y) -0,38 (B-Y) + Y ( 2) B = 2,03 (B-7) + 7 ( 3) dans le système NTSC Il faut noter que les constantes 1,14 et 2,03 sont les inverses des facteurs d'atténuation de 0,877 et 0,493 respectivement, indiqués au second paragraphe. La partie de la matrice analogique 50 développant le signal de couleur bleu B en réponse au signal analogique de chrominance (B-Y)' et au signal analogique de luminance Y' est montrée sur la figure 5 Le transistor T sert d'amplifi- cateur monté en émetteur commun par rapport au signal -(B-Y) et d'amplificateur monté en base commune par rapport au signal Y Les signaux de sortie B sont développés dans la résistance de charge de collecteur RL et sont appliqués au canon du bleu d'un tube-image par une résistance d'isolement RC Les résistances R 1 et R 2 de circuit d'émet- teur établissent le gain total de l'amplificateur en coopé- ration avec RL et proportionnent de plus les contributions relatives des signaux (B-Y) et Y aux signaux B du canon du bleu selon l'équation incorporée dans la figure 5. Absentesde la présente invention, les valeurs de R 1 et R 2 sont choisies de façon que (R 1 +R 2)/R 2 = 2,03 pour satisfaire à l'élqation ( 3) cidessus Selon la présente invention, en augmentant la grandeur du signal composant (B-Y) par un facteur de 1,5, la matrice 50 contient un cadrage pour contrer à peu près la grandeur accrue de (B-Y) Ainsi, on choisit R 1 et R 2 selon la présente invention de façon que (R 1 +R 2)/R 2 = 2,03/1,5 = 1,35 Un cadrage semblable par rapport au signal (B-Y) est incorporé dans la partie de la matrice 50 qui développe le signal de couleur du vert G par rapport à sa contribution (B-Y). Des modifications sont envisagées dans le cadre de l'invention Par exemple, le multiplicateur numérique 32 14 2546643 peut être agencé pour obtenir des facteurs pratiques de multiplication tout en ne nécessitant que des registres à décalage et des additionneurs Les facteurs conventionnel- lement disponibles au décalage, comme 1/2, 1/4, 1/8 etc peuvent être combinés pour produire un facteur souhaité de multiplication Dans le mode de réalisation décrit ici, un registre supplémentaire à décalage produisant un cadrage de 1/8 peut être couplé à l'additionneur 34 pour obtenir un facteur de multiplication égal à 1 + 1/2 + 1/8 = 1 5/8 = 1,625 ce qui est sensiblement le facteur maximum de 1,63 calculé ci-dessus. Le multiplicateur 32 peut être encore simplifié comme cela est montré par le multiplicateur 32 ' de la figure 4 o la fonction de registre à décalage 36 est obtenue en couplant les bits des signaux (B-Y) aux lignes de bit de l'entrée de l'additionneur 34, mais avec le moindre poids de bits de manière correspondante Par exemple, seul les six MSB du signal (BY) sont appliqués à l'additionneur 34, le bit de poids 27 étant couplé à la ligne d'entrée de poids 26, le bit de poids 26 étant couplé à la ligne d'entrée de poids 25 et ainsi de suite. Il est de plus envisagé que tous les signaux à six bits décrits ici soit au moins des signaux-à sept bits. Cette modification nécessite des modifications connues du bloc 18, de l'échantillonneur 20, du démodulateur 22, du multiplicateur et multiplexeur 40, du démultiplexeur 42 et des convertisseurs 46 et 48 pour un fonctionnement à sept bits et des filtres 28 et 30 pour un fonctionnement à huit bits Le dispositif à six bits décrit ici correspondaux circuits intégrés de traitement de signaux numériques pour des téléviseurs dont on dispose à ITT semi conductors, Intermetall, Freiburg, Allemagne de l'Ouest et décrits dans une brochure ITT semiconductors intitulée VLSI Digital TV System DIGIT 2000 en date d'Août 1982. Il est de plus envisagé que le multiplicateur et multiplexeur 40 accomplisse un ajustement de la teinte 2546643 en réponse à une entrée réglée par le spectateur Le réglage de la teinte est accompli en faisant tourner les signaux (R-Y) et (B-Y), qui représentent des vecteurs en quadrature, sur un angles stocker les deux facteurs supplémentaires de multipli- cation. Il est de plus envisagé que la matrice analogique soit remplacée par une matrice RGB numérique recevant des signaux numériques de luminance Y du réseau de traitement de luminance 12 et des signaux numériques de chrominance (R-Y) et (B-Y) du démultiplexeur 42. Les signaux numériques de couleur R, G et B de la matrice numérique sont appliqués à trois convertisseurs numériques- analogiques qui développent les signaux analogiques couleur R, G et B. 16 2546643 R E V E N D I C A T I 0 N S 1 Dispositif de traitement de signaux du type comprenant: une source pour produire des premiers et seconds signaux ou la grandeur maximale desdits premierssignaux est plus faible que celle desdits secondssignaux; caractérisé par: un moyen ( 32, 40, 42), couplé à ladite source ( 10, 16, 18, 22, 28,30) pour traiter lesdits premiers signaux (B-Y) comprenant un premier moyen de cadrage ( 32) pour augmenter les grandeurs desdits premierssignaux par un facteur ayant une valeur pouvant atteindre environ le rapport de la grandeur maximale desdits seconds signaux (R-Y) à la grandeur maximale desdits premiers signaux; et un moyen de combinaison ( 46, 48, 50), relié à ladite source et audit moyen de traitement, pour développer au moins un signal de sortie (B) en réponse auxdits premiers signaux traités d'une grandeur accrue et auxdits seconds signaux, ledit moyen de combinaison comprenant: un second moyen de cadrage pour cadrer la grandeur d'au moins l'un desdits premierssignaux traités dont la grandeur est accrue et lesdits second signaux pour contrer approximativement l'augmentation de la grandeur desdits premierssignaux par ledit premier moyen de cadrage. 2 Dispositif selon la revendication 1 caractérisé en ce que: les premiers(B-Y) et seconds(R-Y) signaux sont respectivement des premiers et secondssignaux quantifiés o le nombre maximum de niveaux de quantification utilisé par lesdits premierssignaux quantifiés est plus faible que celui desdits secondssignaux quantifiés. 3 Dispositif selon la revendication 2 caractérisé en ce que: les premiers (B-Y) et seconds (R-Y) signaux quantifiés sont des premiers et seconds signaux numériques respectifs 17 2546643 o au moins lesdits premierssignaux numériques ont N ( 64) niveaux numériques possibleset utilisent un nombre de niveaux numériques donné par KN, N étant un entier positif et K étant un nombre compris entre zéro et l'unité; ledit premier moyen de cadrage ( 32) comprend un moyen multiplicateur numérique, relié à ladite source ( 10, 16, 18, 22, 28, 30), pour multiplier lesdits premier signaux numériques par un facteur ne dépassant pas 1/K; et ledit moyen de combinaison ( 46, 48, 50) est couplé à ladite source et audit moyen multiplicateur numérique et développe au moins un signal de sortie (B) au réponse auxdits premierssignaux numériques multipliés et auxdits secondssignaux numériques et le moyen de combinaison comprend un moyen de cadrage pour déterminer les contributions relatives d'au moins un des premiers signaux numériques multipliés et des seconds signaux numériques aux signaux de sortie pour contrer approximativement la multiplication par le facteur produite par le moyen multiplicateur numé- rique. 4 Dispositif selon la revendication 3 caractérisé en ce que la source ( 10, 16, 18, 22, 28, 30) comprend un démodulateur de signaux numériques de chrominance ( 22) produisant des premier (B-Y) et second (RY) signaux numériques composants de chrominance en tant que premier et second signaux numériques, respectivement. Dispositif selon la revendication 4 caractérisé en ce que les premiers (BY) et second (R-Y) signaux numériques composants de chrominance correspondent aux signaux de chrominance (B-Y) et (R-Y). 6 Dispositif selon la revendication 3 caractérisé en ce que la source ( 10, 16, 18, 22, 28,30) comprend un filtre numérique ( 30) ayant au moins un additionneur numé- rique pour produire les premiers signaux numériques. 18 2546643 7 Dispositif selon la revendication 3 caractérisé en ce que le moyen multiplicateur numérique ( 32) comprend: un moyen de décalage ( 36) pour décaler les premiers signaux numériques modifiés (B-Y) pour réduire leur grandeur d'un facteur de 2 M, ou M est un entier positif; et un moyen additionneur ( 34) ayant des première et seconde entrées pour recevoir les premierssignaux numériques modifiés et les premiers signaux numériques modifiés décalés respectivement, pour en développer la somme en tant que premierssignaux numériques multipliés modifiés. 8 Dispositif selon la revendication 7 caractérisé en ce que le moyen de décalage ( 36) comprend un moyen ( 32 ') pour coupler les bits des premiers signaux numériques modi- fiés à des lignes correspondantes de bits de la seconde entrée de l'additionneur ayant la position du bit de moindre poids pondérée pcaf le facteur de 2 9 Dispositif selon la revendication 3 caractérisé en ce que le moyen de combinaison ( 46, 48, 50) comprend un moyen de conversion numérique-analogique ( 48, 46) pour développer des premiers (B-Y)' etseconde (R-Y)' signaux analogiques correspondant aux premiers signaux numériques modifiés multipliés et aux seconds signaux numériques. Dispositif selon la revendication 9 caractérisé en ce que le moyen de cadrage comprend une matrice analogique à laquelle sont appliqués les premier (B-Y)' et second (R-Y)' signaux analogiques pour développer les signaux de sortie. 11 Dispositif de traitement de signaux du type comprenant: une source de signaux quantifiés nvant N niveaux possibles, o le nombre de niveaux desdits signaux quantifié utilisés est KN, Ou N est un nombre positif et K un nombre compris entre zéro et l'unité; caractérisé par: un premier moyen de traitement ( 30) relié à la source ( 10, 16, 18, 22) pour traiter les signaux quantifiés, ledit traitement comprenant au moins une opération produisant des signaux quantifiés modifiés ayant plus de N niveaux possibles; - un moyen de cadrage ( 32) relié audit premier moyen de traitement, pour cadrer lesdits signaux quantifiés modifiés par un facteur ne dépassant pas 1/K; et un second moyen de traitement ( 402 42) couplé audit moyen de cadrage pour développer des signaux de sortie en réponse aux signaux quantifiés modifiés cadrés, lesdits signaux de sortie, s'ils sont réduits pour avoir N niveaux possibles, utilisant un nombre de niveaux dépassant ledit nombre KN de niveau. 12 Dispositif selon la revendication 11 caractérisé en ce que: les signaux quantifiés (B-Y) sont des signaux numériques ayant N bits, o le nombre de niveaux numériques utilisé par lesdits signaux numériques est K( 2), N étant un nombre entier positif et K étant un nombre compris entre zéro et l'unité; le premir moyen de traitement ( 30) comprend un premier moyen de traitement numérique pour traiter numériquement les signaux numériques, ledit traitement numérique-comprenant au moins une opération produisant des signaux numériques modifiés ayant au moins N+ 1 bits; ledit moyen de cadrage ( 32) comprend un moyen multiplicateur numérique pour multiplier les signaux numériques modifiés par un facteur ne dépassant pas 1/K; et le second moyen de traitement ( 40, 42) comprend un second moyen de traitement numérique pour développer des signaux numériques de sortie en réponse aux signaux numériques multipliés modifiés; lesdits signaux numériques de sortie, s'ils sont réduits pour avoir N bits, ayant un nombre de niveaux numériques dépassant ledit nombre K ( 2 N) de niveau. numériques. -13 Dispositif selon la revendication il caractérisé en ce que le premier moyen de traitement numérique ( 30) comprend un filtre numérique ayant au moins un additionneur numérique. 14 Dispositif selon la revendication 12 caractérisé en ce que le premier moyen multiplicateur numérique ( 32) comprend: un moyen de décalage ( 36) pour décaler les signaux numériques modifiés et réduire leur grandeur par un facteur de 2 M, M étant un nombre entier positif; et un moyen additionneur ( 34) ayant des première et seconde entrées pour recevoir les signaux numériques modifiés et les signaux numériques modifiés décalés respectivement, pour en développer la somme en tant que signaux numériques multipliés modifiés. Dispositif selon la revendication 14 caractérisé en ce que le moyen de décalage ( 32 ') comprend un moyen pour coupler les bits des signaux numériques modifiés aux lignes correspondantes de bits de la seconde entrée de l'addition- neur ayant la position du bit de moindre poids pondérée par le facteur de 2 16 Dispositif selon la revendication 12 caractérisé en ce que le second moyen de traitement numérique ( 40, 42) comprend au moins une opération sensible aux bits des signaux numériques modifiés multipliés à l'exclusion de leur bit de moindre poids.