Brevet FR2544099A1 — publié le 19841012

L'invention est relative à un procédé de surveillance et de localisation de panne de cycles de fabrication d'une channe automatisée, et le dispositif de mise en oeuvre du procédé. L'invention trouvera tout-particulièrement son application pour les machines transferts utilisées notamment dans les fabrications en grande série telle que dans l'industrie automobile. Actuellement, il est connu de faire effectuer le cycle de fabrication d'un produit sur une chaîne automatisée à l'aide d'un ou plusieurs circuits logiques et, en particulier, grâce à l'emploi des automates programmables. Ces derniers sont des calculateurs spécialisés qui possèdent un certain nombre d'entrées et de sorties, ces dernières réagissant en fonction de l'état des entrées et d'un programme préalablement enregistré. Dans certaines fabrications complexes, ilest nécessaire de faire appel à plusieurs automates qui peuvent totaliser jusqu'à 300 entrées-sorties par chaîne transfert. Dans les cas fréquemment rencontrés où le nombre d'entréessorties est tres important, en cas de panne en cours de cycle, il est extrêmement difficile. de déterminer la cause exacte de la panne. En effet, les automates programmables ne possèdent pas toujours d'afficheurs qui permettent de préciser l'étape du cycle à laquelle ils se sont arrêtés et donc il est nécessaire de procéder à toute une série de vérifications logiques pour déterminer l'étape du cycle où l'arrêt a été provoqué et ensuite vérifier l'état des entrées afin de détermi- ner celle qui est erronée et enfin remonter jusqu'à l'organe de commande de cette entrée. Outre, la recherche de la panne qui est une opération délicate, les temps d'arrêt de chaîne transfert sont coûteux en raison des pertes de productivité résultantes, aussi, il a été développé certains programmes d'automates programmables qui présentent un diagnostic en cas de panne. I1 s'agit certainement d'un grand progrès, toutefois, les programmes de diagnostic demandent une capacité mémoire importante. aussi, ils sont coûteux lors de leur réalisation et par l'importance du matériel qu'ils nécessitent. Le but principal de la présente invention est de présenter un procédé de surveillance temporelle par compression de données d'un cycle de fabrication d'une chaine automatisée. Ce procédé peut s'appliquer à tout circuit logique de commande qu'il soit cabalé ou programmé Ce procédé de surveillance ne perturbe absolument pas le ou les circuits logiques de commande et donc même une éventuelle panne du dispositif de surveillance n'a aucune incidence sur la fabrication. Par ailleurs, le procédé de surveillance est standard et peut s'appliquer à tout cycle de fabrication sans adaptation particu lierne. La compression de données qui est utilisée dans le procédé de l'invention permet de minimiser la dimension mémoire du dispositif de mise en oeuvre du procédé, d'où une économie notable. Le procédé de surveillance de la présente invention peut s'appliquer sur des circuits logiques de commande actuellement existants sans avoir à modifier ces derniers. En outre, par l'intermédiaire d'un afficheur, le dispositif de mise en oeuvre du procédé de surveillance de l'invention permet de déterminer très rapidement l'organe défectueux. Selon un dispositif élaboré, il est même possible d'indiquer à l'opérateur le composant défectueux ainsi que le mode opératoire pour le remplacer. D'autres buts et avantages de la présente invention apparaîtront au cours de la description qui va suivre, qui n'est cependant donnée qu'à titre indicatif et qui n'a pas pour but de la limiter. Le procédé de surveillance et de localisation de panne de cycles de fabrication d'une chaîne automatisée pilotée par un ou plusieurs circuits logiques tels que automates programmables disposant d'entrées reliées principalement à des capteurs et des sorties reliées à des organes de commande ou de signalisation, et chaque cycle étant composé d'une succession d'étapes dont les temps standard d'exécution sont connus -et répertoriés dans une mémoire de référence qui contient également sous forme matricielle les états théoriques des entrées et sorties en cours de cycle , est caractérisé en ce que - on lance ou réinitialise un chrono en début de cycle, - à chaque changement d'état d'au moins une sortie des circuits logiques ce qui correspond à un changement d'étape, on reinitialise le chrono - on compare périodiquement la valeur du chrono avec le temps standard dans l'étape considérée, si cette valeur dépasse le temps standard, on compare l'état réel des entrées et sorties des circuits logiques et les valeurs théoriques enregistrées dans la mémoire de référence et on visualise les conditions logiques non réalisées qui causent la panne. Le dispositif de surveillance et de localisation de panne d'un cycle de fabricatlon de channe automatisée. constituë à partir d'un circuit à micro processeur selon la revendication 1, est caractérisé par le fait qu'il comprend - un registre de comparaison, - une mémoire contenant un cycle de référence - un chrono, - un afficheur. L'invention sera mieux comprise si l'on se réfère à la description ci-dessous ainsi'au dessin en annexe qui en fait partie intégrante. La figure 1 schématise les différentes étapes du procédé de surveillance et de localisation de la présente invention. Le procédé de surveillance et de localisation de panne d'un cycle de fabrication d'une chaine automatisee s'applique plus parti culierement aux chaines transfert pilotées par un ou plusieurs circuits logiques tels que des automates programmables. Les chaînes transfert sont généralement constituées par une juxtaposition de machines outils qui effectuent séquentiellement sur un produit différentes opérations, le dit produit subissant successivement differentes opération d'usinage sur les machines outils. Un cycle de fabrication comprend toutes les opérations qui doivent être effectuées par les machines sur le produit. Les opérations sont effectuees par étapes successives qui sont enchainées lorsque 1 'opération précédente est terminée, ce qui est détecté par une série de capteurs ou autres organes de tests. Si l'une des conditions nécessaires pour passer à l'étape suivante n'est pas remplie, la machine s'arrête. Le procédé de surveillance de la présente invention d pour mission de détecter quelle est la condition qui n'a pas été remplie pour que le cycle de fabrication puisse continuer. La figure 1 schématise les différents éléments nécessaires pour la mise en oeuvre du procédé de la présente invention. Un circuit logique de commande 1 qui se présente sous la forme ici d'un automate programmable dispose d'entrées 2 référencées a, b, c, d, et e prises à titre d'exemple, qui sont reliées à différents capteurs 3 disposés sur la chaîne de fabrication automatisée à piloter. L'automate prograr mable 1 dispose également de sorties 4 référencées S1, 52 S3, S4et S5 reliées à différents actionneurs d'organes de commande ou de signalisation 5. L'automate programmable 1 comprend en outre un programme correspondant au cycle de fabrication à effectuer et qui est symbolisé par un diagramme 6 reprenant la norme grafcet. Un tableau 7 reprend les états des différentes entrées : a, c, d et e et sorties : S3 et Sg au cours d'un cycle de fabrication. Selon le procédé de la présente invention, on compare en cas d'anomalie l'état des entrées 2 et des sorties 4 du ou des circuits logiques de pilotage 1 avec le contenu d'un registre 8 dans lequel sont reconstitués les états des entrées et sorties que doit presenter le circuit logique 1 pour effectuer un cycle correct. Les différents états des entrées et sorties du registre 8 sont reconstitues a partir d'une mémoire 9 dans laquelle est enregistré un cycle de référence sous forme matricielle dont chaque ligne correspond à une modification de l'état d'au moins une sortie d'un circuit logique, chaque ligne comprenant les numéros des sorties 10 et entrées 11 dont l'état s'est modifié par rapport à la ligne précédente, et une base de temps 12. On peut remarquer que, selon le procédé de la présente invention, il est possible de reconstituer le bornier entrée et sortie du circuit logique 1, dont le tableau 7 donne un aperçu simplifié puisque ce tableau ne reprend pas les entrées et sorties non utilisées dans le cycle de fabrication, avec un nombre minimal de données mémorises en 9, ce qui correspond à une compression de données. La reconstitution du bornier de sortie dans le registre 8 est extrêmement simple en partant de la memoire 9 puisque chaque ligne de la dite mémoire 9 indique les numéros des entrées et sorties dont l'état s'est modifié par rapport à la ligne précédente, par conséquent, par un suivi du cycle, il est possible de connaitre l'état théorique que doivent présenter les entrées et sorties telles qu'indiquées dans le registre 8. Si l'on reprend l'exemple de la figure 1, la première ligne du tableau 7 correspond au départ du cycle. La seconde ligne intervient lorsque l'entrée a est passée à l'état 1 et l'entrée e à o, ce qui commande le passage de la sortie Ss également à l'état 1. Parallèlement, la modification de la sortie Sg a pour conséquence de modifier le contenu du registre 8. La modification du registre 8 se fait en fonction du contenu de la première ligne de la mémoire 9, qui contient les instructions, modifications de la sortie Sg et de l'entrée a du registre 8. Les anomalies sont detectées au moyen d'un chrono par surveillance temporelle. La base de temps 12 renferme les temps standard alloués pour chacune des étapes composant un cycle de fabrication. Un chrono est lancé ou réinitialisé en début de cycle. On compare sa valeur avec le temps standard de la base de temps 12, de l'étape en cours. Si la valeur du chrono qui correspond au temps écoulé depuis sa réinitialisation, est superieure au temps standard alors il y a anomalie dans le cycle et le procédé de comparaison qui permet la localisation de la panne est effectuée. A chaque changement d'état d'au moins une sortie 4 du circuit logique 1, le chrono est réinitialise, ce qui correspond à un changement d'étape et le temps standard pris en consideration pour la surveillance temporelle est également modifie pour correspondre à celui de la nouvelle étape en cours. Puis, le cycle se poursuit et passe à l'état suivant qui correspond à la ligne 3 du tableau 7 où aucun état des sorties n'est modifié et qui n'a donc aucune incidence dans la surveillance temporelle. Enfin arrive l'étape de la quatrieme ligne du tableau 7 pour laquelle la sortie S3 est passée à l'état 1, la sortie S, est revenue à l'état 0, l'entrée a est revenue a l'état 0, par contre les entrées c et d sont passes à l'état 1. On peut remarquer que la ligne 2 de la matrice correspondante dans la mémoire 9 indique effectivement les modifications des entrées et sorties correspondantes : S3, Sg, a, c et d ; ces données affectant la valeur des différents états du registre 8 par rapport à leur etat précèdent. Le registre 8 prend donc la valeur telle qu'indiquée à la figure 1. Et, parailèlernent, le chrono est reinitialisé. Enfin, le cycle de fabrication arrive a l'étape qui correspond à la ligne 5 du tableau 7 et parallèlement le registre 8 est modifié par le contenu de la ligne 3 de la mémoire 9 pour prendre la valeur correspondant à la ligne 5 si le cycle est correct. Les temps T1, T2 et T3 de la base de temps i2 permettent de détecter les pannes. En effet, la modification du registre 8 par passage par exemple de la ligne là la ligne 2 de la mémoire 9 se fait au bout du temps T2 pré-enregistré. Ce temps correspond avec une tolérance au temps mis dans un cycle correct de fabrication pour effectuer l'étape 1 du cycle. Si le temps T2 s'est écoulé sans pour autant qu'il y ait eu de modifications des sorties correspondantes du circuit logique alors la valeur du chrono dépasse T2 et il y a anomalie, le contenu du registre 8 et les entrées-sorties du circuit logique sont comparés et la panne est localisée. Le registre 8 évolue jusqu'à l'état souhaité a la fin du temps T2-et est comparé a l'état courant du bornier entrées 2 et sorties 4. Les discordances, entrées et sorties sont mises en évidence et indiquent les causes possibles de la panne qui sont ainsi limitées. Par exemple, si le circuit logique reste bloqué dans l'état qui correspond a la ligne 3 du tableau 7, le temps T2 va être depassé par le chrono. Le registre 8 passera à l'état qui correspond à la ligne 4 du tableau 7 en prenant en considération la ligne 3 de la mémoire 9. En comparant le contenu du registre 8 avec l'état des entrées 2 et sorties 4 du circuit logique 1, on peut déceler les éléments à incriminer, soit ceux dont l'état ne s'est pas modifié contrairement au cycle théorique : entrées a et d et sorties 55 dont l'actionneur n'a peut être pas réagi. Les causes de pannes sont donc réduites et localisées. On peut prévoir également qu'une comparaison entre le contenu du registre 8 et les états des entrées 2 et sorties 4 soit établie instantanément lors de chaque changement d'état d'au moins une sortie 4 du circuit logique 1. Cette comparaison permet de déceler certains types d'anomalies : voyants non allumes .... et d'anticiper la détection d'une panne. Par ailleurs, les comparaisons sont établies en développant le contenu de la mémoire 9 dans un registre 8. Tl aurait également pu être envisagé de "comprimer" les valeurs réelles entrées 2 et sorties 4 sous la forme adoptée dans la mémoire 9 et comparer les valeurs ainsi réduites, -au contenu direct de la memoire 9. Selon le procédé de surveillance et de localisation de panne de la présente invention, on établit le conteu de la mémoire 9 de référence à partir d'un cycle correct de fabrication. Dans ce cas, le procédé de surveillance débute par une phase de mémorisation dite d'apprentissage dans laquelle on enregistre à chaque modification de l'état d'au moins une sortie du circuit logique 1, les numéros des sorties modifiées correspondantes, les numéros des entrées dont l'état s'est modifié par rapport à la mémorisation précédente ainsi que l'in tervaile de temps écoulé depuis la mémorisation précédente. De la sorte, il est possible de constituer une mémoire de référence et d'effectuer le procédé de surveillance et de localisation de panne comme indiqué précédemment sans disposer de procédé spécifique à une fabrication. Le contrôle des états des entrées 3 et sorties 5 de l'automate 1 peut être effectué en parallèle selon le procédé, toutefois, il est plus avantageux d'envisager un contrôle séquentiel. I1 suffit, pour cela de modifier le programme établi dans l'automate 1 de telle sorte qu'au cours de chaque cycle interne à l'automate, ce dernier adresse, sur une sortie, en série, le contenu des différentes entrées 2 et sorties 4 de son bornier. Cette modification est extrêmement simple et ne nécessite que tres peu de place memoire et elle permet d'économiser de nombreuses liaisons. Le dispositif de mise en oeuvre du procédé de la presente invention est constitué à partir d'un circuit à micro-processeur. Ce dispositif comprend un registre de comparaison 8, une mémoire contenant un cycle de référence 9, un chrono et un système d'affichage sur lequel est indiquée la condition non remplie et qui est donc la cause de la panne. On peut également concevoir de réaliser le procédé de la présente invention sur un calculateur avec, par exemple, visualisation sur un écran situé en atelier de la panne. La liaison a établir entre l'automate programmable et le micro-processeur peut être réalisée directement sur le bornier de l'automate par exemple, par une transmission série telle que décrite précédemment, ou bien avec acces sur le bus de l'automate ou en utilisant une transmission RS 232 ou enfin une carte spécialisée qui présente des intérêts notamment en cas de pannes intermittentes fugitives. Le dispositif peut être disposé en permanence sur la machine transfert à surveiller ou également il peut être utilise en tant que système autonome connecté à l'automate en cas de panne par l'interme- diaire d'une prise. En ce qui concerne la mémoire de référence 9, celle-ci peut être enregistrée à partir d'un cycle de référence sur une mémoire de type RA.? ou également être mémorisée sur cassettes ou disquettes qui seront chargées selon les besoins. L'affichage de la panne peut être réalisé sur un dispiay qui inc.que l'étape de ia panne avec les différentes conditions losi- ques qui n'ont pas été réunies, en précisant les organes a inspecter et le cas échéant a remplacer. Le micro-processeur est en outre équipé d'un clavier spécialisé qui présente différentes fonctions telles qu'une commande d'apprentissage ou surveillance, l'apprentissage correspondant à la mise en mémoire des conditions logiques correspondant aux différentes étapes du cycle de fabrication avec lancement du chrono- et mémorisation des temps correspondants. Une possibilité est offerte, par exemple, à l'op:rateur pour effectuer certaines modifications sur une machine sans pour autant dé- clencher un cycle de panne. En outre, il est également possible de mémoriser plusieurs cycles qui correspondent chacun a un type de fabrication, l'opérateur faisant appel a la partie mémoire- correspondant au cycle à réaliser et a surveiller. D'autres mises en oeuvre de la présente invention, a la portée de l'Homme de l'Art, auraient pu être adoptées sans pour autant sortir du cadre de celle-ci. REVENDICATIONS 1. Procédé de surveillance et de localisation de panne de cycles de fabrication d'une chaîne automatisée pilotee par un ou plusieurs circuits logiques (1) tels que automates programmables disposant d'entrées (2) reliées principalement a des capteurs (3) et de sorties (4) reliées à des organes de commande (5) ou de signalisation, chaque cycle étant composé d'une succession d'étapes dont les temps standard d'exécution sont connus et répertoriés dans une mémoire (9) sous forme de base de temps (12), la dite mémoire contient également sous forme matricielle les états théoriques des entrées (11) et sorties (10) en cours de cycle, caractérisé en ce que - on lance ou réinitialise un chrono en debut de cycle, - a chaque changement d'état d'au moins une sortie (4) des circuits logiques (1), ce qui correspond à un changement d'etape, on réinitialise le chrono, - on compare périodiquement la valeur du chrono avec le temps standard dans l'étape considérée, si cette valeur dépasse le temps standard, on compare l'état réel des entrées (2) et sorties (4) des circuits logiques (1) et les valeurs théoriques enregistrées dans la mémoire (9) de référence et on visualise les conditions logiques non réalises qui causent la panne. 2. Procédé de surveillance et de localisation de panne selon la revendication 1, caractérisé en ce que l'on reconstitue dans un registre (8) les états des entrées et sorties que doit théoriquement présenter le circuit logique (1) à partir d'une mémoire de référence (9) dans laquelle est enregistré un cycle de référence sous forme matricielle dont chaque ligne correspond à une modification de l'état d'au moins une sortie (4) des circuits logiques (1), chaque ligne comprenant les numéros des sorties (10) et des entrées (11) dont l'état s'est modifié par rapport à la ligne precédente et un temps standard (12). 3. Procédé de surveillance et de localisation de panne selon la revendication 2, caractérisé en ce que l'on modifie l'état théorique des entrées et sorties contenues dans le registre (8) en fonction du contenu de la mémoire de référence (9) à chaque modification d'état d'une sortie (4) des circuits logiques (1) ou lorsque le temps standard alloué dans l'étape considérée du cycle contenu dans la base de temps (12) est dépassé. 4. Procédé de surveillance et de localisation de panne selon la revendication 1, caractérise en ce que l'on effectue une comparaison instantanee à chaque changement d'état d'au moins une sortie (4) des circuits logiques (1) entre les valeurs réelles prises par les entrées (2) et sorties 4) des circuits logiques (1) et les valeurs théoriques (10) et (11) de ces entrées et sorties mémorisées a la mémoire de reference (9). 5. Procédé de surveillance et de localisation de panne selon la revendication 1, caractérisé en ce que pour établir le contenu de la mémoire de référence (9), on mémorise successivement pour chaque changement d'état d'au moins une sortie (4) des circuits logiques (1) les numéros des entrées (2) et des sorties (4) dont l'état s'est modifié par rapport a la précédente memorisation ainsi que l'intervalle de temps écoulé depuis la mémorisation précédente. 6. Procédé de surveillance et de localisation de panne selon la revendication 2, caractérisé en ce que, à l'issue d'une comparaison et en cas d'écart entre le contenu du registre (8) et les entrées (2) et sorties (4) des circuits logiques (1), on affiche les conditions logiques non réalisées, qui correspondent a ces écarts et qui causent la panne. 7. Procédé de surveillance et de localisation de panne selon la revendication 1, caractérisé en ce que l'on accorde une tolerance sur l'intervalle de temps nécessaire pour liaccomplissement d'une étape d'un cycle avant de déclencher l'affichage des conditions defaillantes motivant la panne 8. Dispositif de surveillance selon le procédé de la revendication 1 constitué a partir d'un circuit a micro-processeur, carac térisé par le fait qu'il comprend un registre de comparaison (8), une mémoire (9) contenant un cycle de référence, un chrono, un dispositif de visualisation.