Brevet FR2539527A1 — publié le 19840720

Circuit de commande pour un microordinateur L'invention concerne un circuit de commande dépendant d'une tension de service pour un microordi- nateur comportant un microprocesseur, une mémoire de travail et un circuit de remise à l'état initial produisant un signal de remise à l'état initial, qui remet le microprocesseur à l'état initial lorsque la tension de service devient suffisamment élevée, le fait démarrer et l'arrête lorsque la tension de ser- vice devient trop basse. Un tel circuit de commande est décrit dans le brevet allemand 31 03 489 Le circuit de remise à l'état initial ne doit y faire démarrer le micropro- cesseur, après une chute de la tension de service, que lorsqu'est atteint un état de tension convenant au service en toute sécurité. La tension de service des microordinateurs est dérivée du réseau électrique Pour pouvoir pallier pendant quelque temps une panne-du réseau électrique, on prévoit un condensateur d'accumulation Selon la capacité de celui-ci et le courant de charge, on peut couvrir des périodes de panne de réseau déterminées. Avec les microordinateurs connus, les appa- reils périphériques sont mis hors circuit en cas de panne de réseau (délestage brusque) Ceci rallonge la période de panne du réseau qui peut être couverte par le condensateur à mémoire. Il existe sur le marché des microordinateurs construits selon la technique MOS à canal P, dans les- quels on peut mettre hors circuit la tension de ser- vice du microprocesseur indépendamment de la tension de service alimentant la mémoire de travail ou mémoire vive (RAM) Si, en cas de panne de réseau, la tension de service du microprocesseur était mise hors circuit, certes l'énergie du condensateur accumulateur serait disponible pratiquement seule pour maintenir la charge de la mémoire de travail Il faudrait toutefois, après chaque panne -même courte du réseau, remettre le microprocesseur à l'état initial et de le déclen- cher à nouveau En outre, dans le cas d'une panne de réseau prolongée pendant laquelle la tension de service à la mémoire de travail tomberait en dessous d'une valeur minimale, il faudrait s'attendre à des données non définies dans la mémoire de travail Eviter cela par une initialisation de la mémoire de travail après chaque panne de réseau reviendrait pratiquement à annuler le bénéfice recherché en couvrant les périodes de pannes du réseau. Le but de l'invention est de proposer un circuit du type précité permettant de couvrir de longues périodes de pannes de réseau pour le micro- processeur et la mémoire de travail, d'une part, et d'éviter les initialisations superflues, d'autre part. Ce but est atteint conformément à l'inven- tion avec un circuit de commande du type précité par le fait qu'on prévoit un circuit accumulateur bistable qui, pour une tension de service trop basse pour le service de la mémoire de travail, passe à son premier état, que le premier état, à l'apparition du signal de remise à l'état initial, conduit à un signal d'initialisation pour la mémoire de travail, et que le second état du circuit accumulateur est mis en oeuvre après le déclenchement du microprocesseur, un signal de remise à l'état initial ne remettant que le microprocesseur à l'état initial et le déclenchant pendant le second état. La plage de tensions de service dans laquelle les données de la mémoire de travail sont encore assu- rées, est plus grande que la plage des tensions de service dans laquelle le microprocesseur peut tra- vailler On obtient grâce à l'invention que, lors d'une chute de la tension de service par suite d'une panne de réseau, le microprocesseur s'arrête d'abord, mais que la mémoire de travail reste encore maintenue par la tension de service. Si la tension de service ne tombe pas à une valeur qui n'assure plus la fiabilité des données selon la spécification de la mémoire de travail, les données de la mémoire de travail sont encore assur 4 es lorsqu'ap- paraît le signal de remise à l'état initial au cours de la montée'consécutive de la tension de service, de sorte que -son initialisation (nouvelle charge) est inutile et donc qu'elle n'a pas lieu On obtient ainsi que le microordinateur reprend rapidement son service, même après une longue période de panne de réseau. Ce n'est que lorsqu'on atteint, éventuelle- ment, une tension de service si basse que la fiabilité des données de la mémoire de travail n'est plus assu- rée que cette tension de service basse est enregistrée par le circuit accumulateur Lorsqu'ultérieurement la tension de service monte, la mémoire de travail est à- nouveau chargée, dans ce cas, à l'apparition du signal -de remise à l'état initial, de sorte que pour le fonc- tionnement suivant du micrôordinateur, la fiabilité de données indispensable est assurée. Dans un développement de l'invention, le circuit accumulateur ne passe du premier état au second que lorsque l'initialisation de la mémoire de travail est terminée On obtient ainsi que les chutes de ten- sion apparaissant pendant l'initialisation ne puissent pas conduire à ce que le second état, qui est un signal pour des données assurées de façon définie, soit déclenché avant que la mémoire de travail soit chargée effectivement avec les données correctes. Pour prolonger la période qui couvre la panne de secteur, le microprocesseur est mis hors circuit pour une valeur de tension de service située entre la valeur pour laquelle le circuit accumulateur passe au premier état, et la valeur à laquelle le circuit de remise à l'état initial répond. D'autres développements avantageux de l'in- vention apparaîtront dans la description suivante d'un exemple de réalisation représenté sur le dessin, sur lequel: la figure 1 représente un circuit de commandé dépendant de la tension de service sur un microordinateur; la figure 2 représente un circuit de remise à l'état initial du circuit de commande; la figure 3 représente un étage de déconnexion du circuit de commande; * la figure 4 représente uncircuit mémoire bistable du circuit de commande; et la figure 5 représente des diagrammes de tension du circuit de commande. Un microordinateur MOS à canal P, MC (par exemple de la série Hitachi HMCS 40) comporte notamment un microprocesseur et une mémoire de travail, ou une mémoire de lecture/écriture (mémoire à accès direct). Le microprocesseur est équipé d'un oscillateur non représenté en détail pour produire une fréquence interne d'horloge Au microordinateur MC sont raccordés un dispositif de visualisation des données B, un dispo- sitif d'entrée des données E et un dispositif de sortie à relais de commande A. Le microordinateur MC est relié par un cir- cuit de commande S à un bloc d'alimentation composé d'un redresseur G, d'un condensateur d'accumulation Cl ainsi que d'un étage de stabilisation H. A l'entrée 1 du microordinateur MC est appliquée la fréquence ( 50 Hz) du réseau qui alimente le redresseur G Si le réseau tombe en panne, le microordinateur MC met hors circuit les dispositifs A, B et E par l'intermédiaire de son entrée 11 (délestage brusque). A une entrée 2 du microordinateur MC est raccordé le potentiel de masse du redresseur G A une entrée 3 est raccordé, non stabilisé, le potentiel de redresseur négatif. L'étage de stabilisation H comporte, montées en série, une résistance Rl, une diode de Zener Z et une résistance R 2 La liaison base-collecteur d'un transis- tor Tl, dont l'émetteur fournit à une entrée 4 du microordinateur MC une tension de service US stabilisée dans des limites déterminées, est monté en parallèle avec la résistance R 2. Le circuit de commande S comporte un circuit de remise à l'état initial RS, un étage de déconnexion AS et un circuit d'accumulation bistable FF, analogue à une bascule La sortie du circuit de remise à l'état initial RS est reliée à une entrée de remise à l'état initial 5 du microordinateur MC Un signal à cette entrée 5 a pour effet que le déroulement du programme du microprocesseur est remis à "O" et amorcé avec le début du signal, et que le programme se déroule pendant le signal de remise à l'état initial RES et s'arrête à la fin du signal de remise à l'état initial RES (voir figure 5 b). La sortie de l'étage de déconnexion AS est reliée à une entrée marchearrêt 6 du microordinateur MC par l'intermédiaire de laquelle la tension de service UP du microprocesseur est mise en circuit (-voir figure 5 c). La sortie du circuit mémoire FF est reliée à une entrée 7 du microordinateur MC A l'entrée 7 apparaît un signal WS correspondant au premier' ou au second état du circuit bistable FF (voir figure 5 d). Le microordinateur MC est conçu de telle sorte que, lorsque le signal de remise à l'état initial RES se trouve à l'entrée 5 et que le niveau "bas" est à l'entrée 7, non seulement il remet à l'état initial et il initialise le microprocesseur, mais-que de plus il charge à nouveau la mémoire de travail. Si par contre le signal de remise à l'état initial RES apparaît au niveau "haut" du signal WS, la mémoire de travail n'est pas chargée à nouveau Seul le micro- processeur est alors remis à l'état initial et amorcé. Dans le circuit de remise à l'état initial RS selon la figure 2, il y a entre les entrées 2 et 3 des montages série, parallèles entre eux, constitués des résistances R 3 et R 4 ainsi que de la liaison émetteur-collecteur d'un transistor T 2 et d'une résis- tance R 5 Entre les entrées 2 et 4 se trouve le montage série constitué d'une résistance R 6, R 7 et de la liai- son collecteur-émetteur d'un transistor T 3 La base du transistor T 2 se trouve entre les résistances R 6 et R 7 La base du transistor T 3 se trouve entre les résistances R 3 et R 4 L'entrée 5 est reliée au collec- teur du transistor T 2 En outre, elle est reliée à la base du transistor T 3 par l'intermédiaire d'une résis- tance R 8. L'étate de déconnexion AS selon la figure 3 comporte entre les entrées 2 et 4 un montage série constitué de la liaison émetteur-collecteur d'un transistor T 4, d'une résistance R 9 et d'une résistance R 10 La base du transistor T 4 se trouve entre la diode de Zener Z et la résistance Rl La liaison base- émetteur d'un transistor T 5 est montée en parallèle avec la résistance R 10 et son collecteur est relié à l'entrée 6. Dans le circuit accumulateur FF selon la figure 4, se trouvent des montages série de la liaison émetteur-collecteur d'un transistor T 6 et d'une résistance Rll montés en parallèle entre les entrées 2 et 4, ainsi que de la liaison émetteur-collecteur d'un transistor T 7 et d'une résistance R 12 Le collec- teur du transistor T 7 est relié avec l'entrée 7 et par l'intermédiaire d'une résistance R 13 avec la base du transistor T 6 Le collecteur du transistor T 6 est relié par l'intermédiaire d'une résistance R 14 à la base du transistor T 7 La base du transistor T 7 est reliée a l'entrée 2 par l'intermédiaire d'une résis- tance R 15 Le montage série constitué d'une résistance R 16 et d'une diode D est monté en parallèle avec la résistance R 15 A la résistance 4 R 16 et à la diode D est relié un module RC constitué d'un condensateur C 2 et d'une résistance R 17 Au module RC est appliqué un signal SWS qui est dérivé des impulsions de l'oscilla- teur du microprocesseur et apparaît dès que le dispo- sitif d'affichage des données B est activé (voir figure 5 e). Sur la figure 5 a est montrée à titre d'exem- ple l'allure de la tension de service US A l'instant t O, le bloc d'alimentation du microordinateur MC est mis en circuit Le condensateur C 1 se charge alors. A l'instant tl est atteinte une tension pour laquelle la tension UP est appliquée au microprocesseur (voir figure 5 c) A l'instant t 2 est atteinte une tension U 2- pour laquelle le signal de remise à l'état initial RES commence (voir figure 5 b), et de ce fait met le micro- processeur-à " O " et l'amorce Etant donné qu'à cet instant, le circuit accumulateur FF se trouve dans son premier état de connexion (voir figure 5 d), la mémoire de travail est également chargée Dès que ceci a eu lieu à l'instant t 3, le dispositif d'entrée des données E, le dispositif de sortie à relais de commande A, ainsi que le dispositif d'affichage des données B sont mis en circuit; avec ce dernier dispositif, les impulsions de l'oscillateur interne du microordinateur MC sont appliquées au circuit accumulateur FF, ce qui a pour effet de faire passer celui-ci dans son second état de connexion. Le microordinateur MC travaille maintenant en totalité La charge du condensateur Cl augmente jusqu'à l'instant t 4. A l'instant t 5 se produit une panne de sec- teur De ce fait, le dispositif d'affichage de données B s'arrête et les impulsions d'oscillateur n'arrivent plus au circuit accumulateur FF (voir figure 5 e). Par suite de la panne à l'instant t 5, la tension de service US tombe Pour une tension U 3 à l'ins- tant t 6, qui est inférieure à la tension U 2, le signal de remise à l'état initial RES se termine (voir figure 5 b), et arrête le microprocesseur Pour la ten- sion descendue à Ul à l'instant t 7, le microprocesseur est séparé de sa tension de service UP (voir figure 5 c). Du fait de cette réduction de la consommation de cou- rant, la décharge du condensateur Cl s'aplatit, de sorte que la chute de tension ne suit pas la ligne L, mais la ligne L' Comme on-le voit sur la figure 5 a, il en résulte un prolongement de la période de couver- ture assurée par le condensateur Cl pour couvrir la durée de la panne de secteur. A l'instant t 8, le réseau est à nouveau en circuit A cet instant, on n'est pas encore passé en dessous de la valeur minimale U 4 de la tension de service UP nécessaire pour la mémoire de travail. En conséquence, le circuit accumulateur FF n'est pas remis à son premier état de connexion (voir figure-5 d). A partir de l'instant t 9 o la tension Ul est atteinte, l'étage de déconnexion AS met en circuit la tension d'alimentation UP (voir figure 5 c) pour le micropro- cesseur A 1 'sintant suivant t 10, le microprocesseur est alors remis à l'état initial et amorcé Les signaux d'oscillateur sont alors envoyés au circuit mémoire FF (voir figure 5 e). A l'instant tll, on atteint à nouveau le même état qu'à t 4. A l'instant t 12, a lieu une nouvelle panne de secteur Aux instants t 13 et t 14 se déroulent alors les mêmes opérations que décrit pour les instants t 6 et t 7. Le laps de temps entre les instants t 14 et t 15 est plus long que le laps de temps entre les instants t 7 et t 8 A l'instant t 15, la tension US tombe à une tension inférieure à la tension U 4 Cette tension ne suffit pas pour maintenir de façon fiable les données de la mémoire de travail. A l'instant t I 6, le réseau fonctionne à nouveau Entre l'instant t 15 et t 16, le circuit mémoire FF est revenu à son premier état de connexion (voir figure 5 d) Le condensateur Cl est à nouveau chargé par la tension du réseau A l'instant t 17, l'étage de déconnexion AS applique la tension de service UP au microprocessseur A l'instant t 18 o la tension U 2 est atteinte, le microprocesseur est remis à l'état initial et amorcé En outre, la mémoire de travail est chargée, comme il a déjà été décrit pour les instants t 2 et t 3. REVENDICATIONS 1 Circuit de commande dépendant d'une ten- sion de service pour un microordinateur, comportant un microprocesseur, une mémoire de travail et un cir- cuit de remise à l'état initial produisant un signal de remise à l'état initial lorsque la tension de service devient suffisamment élevée, l'amorce, et l'arrête lorsque la tension de service devient trop basse, caractérisé par le fait qu'on prévoit un cir- cuit accumulateur bistable (FF) qui, pour une tension de service (U 4) trop basse pour le service de la mémoire de travail (mémoire vive) passe à son premier état, que le premier état, à l'apparition du signal de remise à l'état initial (RES), conduit à un signal d'initialisation pour la mémoire de travail, et que le second état du circuit accumulateur (FF) est mis en circuit après l'amorçage du microprocesseur, un signal de remise à l'état initial (RES) ne remettant que le microprocesseur à l'état initial et l'amorçant pendant le second état. 2 Circuit de commande selon la revendication 1, caractérisé par le fait que le-circuit accumulateur (FF) ne passe du premier au second état que lorsque l'initialisation de la mémoire de travail est terminée. 3 Circuit de commande selon l'une quelconque. des revendications 1 et 2, dans lequel se produit un arrêt des périphériques du microordinateur (MC) en cas de panne de secteur, caractérisé par le fait que le second état est déclenché avec la mise en circuit du dispositif d'affichage des données (B), par le fait que des impulsions d'un oscillateur interne du microordinateur (MC) sont envoyées au circuit accumulateur (FF). 4 Circuit de commande selon l'une quelcon- que des revendications précédentes, caractérisé par le fait que le microprocesseur est arrêté pour une valeur (Ul) de la tension de service (US) située entre la valeur (U 4) pour laquelle le circuit accumulateur (FF) passe à son premier état, et la valeur (U 2,U 3) pour laquelle répond la remise à l'état initial (RS). \ \