Brevet FR2546698A1 — publié le 19841130

La présente invention se rapporte à un dispositif de traitement de signaux numériques o le niveau du signal numérique est modifié selon un signal numérique de bas niveau, procédé connu sous le nom de tremblotement La présente invention est utile pour le traitement de signaux numériques de télévision dans un téléviseur. Dans un système employant un convertisseur analogique- numérique pour développer des signaux numériques représen- tant des signaux analogiques, on sait introduire une perturbation analogique de bas niveau dans les signaux analogiques afin d'augmenter la résolution de quantifica- tion apparente du convertisseur au-delà de celle inhérente au nombre de niveaux possiblesdes signaux numériques qu'il développe Les signaux à bas niveau sont couramment appelés signaux de tremblotement et la technique est appelée tremblotement Les brevets US No 4 352 123 et 4.334 237 décrivent des exemples de tels agencements de tremblotement analogique o les signaux de tremblotement sont cohérents de façon que le tremblotement soit ordonné, c'est-à-dire que les signaux numériques peuvent être traités afin de préserver l'amélioration apparente de la résolution de quantification Dans d'autres agencements, on introduit des signaux de bruit statistique de bas niveau pour produire le tremblotement, mais cela a simplement tendance à masquer les effets d'une résolution limitée de quantification plutôt que de permettre la préservation de l'amélioration apparente de la résolution de quantification. Un dispositif de traitement de signaux numériques traitant les signaux numériques avec tremblotement ci-dessus décrits peut provoquer une perte de l'information supplé- mentaire offerte par le tremblotement ordonné Cela peut être provoqué par des opérations de filtration, de troncature ou d'arrondi, ou bien si le nombre de bits traités est simplement trop faible Ainsi, un agencement préservant l'information offerte par les signaux numériques ayant un tremblotement ordonné, même lorsque le dispositif de traitement de signaux traite trop peu de bits des signaux numériques est nécessaire De plus, un dispositif retenant l'information représentée par les signaux numériques sans tremblotement lorsque trop peu de bits sont numériquement traités est nécessaire. En conséquence, la présente invention comprend un dispositif de tremblotement pour développer des signaux de bit répondant au bit de moindre poids des signaux numériques et combinant les signaux de bit et les signaux numériques pour produire des signaux numériques avec tremblotement De plus, des échantillons successifs des signaux numériques avec tremblotement traités par un dispositif de traitement sont combinés pour développer des signaux numériques de sortie. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention, et dans lesquels: la figure 1 montre sous forme de schéma bloc, un dispositif comprenant un exemple d'un mode de réalisation de la présente invention; les figures 2, 4, 5, 6 et 7 sont des schémas partiellement sous forme de blocs, d'exemple et d'autres modes de réalisation de partiesdu dispositif de la figure 1; et la figure 3 est un tableau d'exemples de valeurs des signaux numériques illustrant le fonctionnement du dispositif de la figure 1. Sur les dessins, les flèches représentent les trajets des signaux analogiques ou des signaux numériques à un seul bit et les flèches avec entaille représentent les trajets de signaux numériques à plusieurs bits en parallèle ayant le nombre de bits indiqué par le chiffre ou la légende proche de l'entaille. La figure 1 montre un agencement de traitement de signaux numériques tel que l'on en emploie dans un téléviseur couleur, et o la présente invention peut être avantageusement utilisée Des signaux vidéo composites analogiques CV sont appliqués à un convertisseur analogique- numérique 10 à sept bits qui développe les signaux numériques à sept bits dont les niveaux représentent les grandeurs des échantillons des signaux analogiques CV. Le convertisseur 10 reçoit un signal d'échantillonnage (non représenté), de préférence à quatre fois la fréquence f Sc du signal de sous-porteuse couleur et en phase avec sa salve de référence, pour produire des signaux vidéo numériques DV à une fréquence de 4 f Sc Le convertisseur reçoit également un signal de la source de tremblotement 12 à la moitié de la fréquence horizontale f H pour créer un tremblotement analogique dont l'amplitude est à peu près équivalente à la moitié de la valeur représentée par le bit de moindre poids (LSB) des signaux vidéo numériques DV La source 12, tandis qu'elle tend à-augmenter la résolution de quantification apparente du convertisseur , n'est pas nécessaire à la présente invention. Les signaux vidéo numériques à sept bits DV sont appliqués au réseau de traitement de signaux numériques qui par exemple, sépare les signaux numériques de luminance Y et-de chrominance C Le réseau de traitement 14 comprend, par exemple, un filtre en peigné numérique à 1 H ou des filtres numériques passe-bande et passe-bas pour séparer les signaux numériques de luminance Y et de chrominance C un filtre passe-bande de chrominance et un réglage automatique de la chrominance pour normaliser la grandeur des sous- porteuses de chrominance Ce traitement peut produire de nombreux bits supplémentaires (comme des signaux à 13 bits) mais la sortie du réseau de traitement 14 est limitée à sept bits. Comme le réseau de traitement de signaux numériques de chrominance 30 est agencé pour ne traiter-, au moins partiellement, que des signaux numériques à six bits, le bloc de tremblotement numérique 20 est interposé pour coupler le réseau 14 de traitement de signaux numériques au réseau 30 de traitement de signaux numériques de chrominance Le bloc 20 répond aux conditions des bits des composantes numériques de chrominance C pour sélective- ment ajouter ou non un tremblotement à son signal numérique de sortie. La figure 2 montre un exemple d'un mode de réalisation du bloc 20 recevant des signaux à 7 bits du réseau de traitement 14 de signaux numériques et fournissant des signaux numériques avec tremblotement sélectif à six bits, au réseau 30 de traitement de signaux numériques de chrominance Le fonctionnement du bloc 20 est semblable à une opération de troncature de signaux à sept bits en signaux à six bits Les six bits de poids forts (MSB) des signaux à sept bits d'entrée sont appliqués à l'additionneur numérique 28 Le LSB est appliqué à une entrée d'une porte ET 24 et à un dispositif retardateur 22 Le dispositif 22 est par exemple un verrouillage d'un bit numérique ou bien un registre à décalage de un bit à un étage qui retarde le LSB jusqu'à ce que l'échantilllon suivant du LSB soit présent. Si le LSB est à une condition de zéro logique, la porte ET 24 produit un bit DB de signal de sortie nul, qui, lorsqu'il est ajouté aux six MSB par l'additionneur 28, force le signal de sortie à six bits avec tremblotement à correspondre aux six MSB de l'échantillon* présent du signal d'entrée Cela est illustré par les exemples donnés aux deux premières lignes du tableau de la figure 3 qui ne montre, pour la simplicité de l'explication, que les signaux numériques à quatre bits Sur cette figure 3, a désigne les signaux d'entrée, b les signaux avec tremblo- tement et c les signaux sans tremblotement Comme la séquence de quatre valeurs d'échantillon du signal d'entrée sur chaque ligne a zéro LSB, la séquence des bits de signaux DB de la porte ET est également de zéro et les signaux avec tremblotement sont en une séquence exactement formée des trois MSB des échantillons du signal d'entrée. Sile LSB est deux fois de suite en une condition de un logique cependant, la porte ET 24 détecte la coïncidence des conditions de un logique des échantillons retardés et non retardés du LSB pour produire un bit de signal un logique DB qui est additionné aux six MSB du présent échantillon du signal d'entrée par l'additionneur 28 Le bit DB est retardé par le dispositif retardateur 26 qui a la même structure que le dispositif retardateur 22. Sur l'échantillon suivant des signaux d'entrée, l'inversion (indiquéepar le cercle à l'entrée de la porte ET 24) du bit DB du signal retardé empêche la détection d'une coïncidence par la porte ET 24, forçant le bit DB à de nouveau être zéro Ainsi, si le LSB des signaux d'entrée est à la condition d'un un logique, le bit DB du signal alterne entre un et zéro sur des échantillons successifs, donc l'additionneur 28 ajoute et n'ajoute pas, alternative- ment un aux six MSB d'échantillons successifs des signaux numériques d'entrée Cela est illustré par les exemples donnés aux deux dernières lignes du tableau de la figure 3 qui montre une séquence des valeurs alternées pour le bit DB et pour les signaux avec tremblotement. Les signaux à six bits avec tremblotement développés par le bloc 20 sont appliqués et traités par le réseau de traitement numérique 30 qui par exemple, peut être un réseau de signaux numériques de chrominance de télévision. Le réseau 30 accomplit des opérations comme l'ajustement de la saturation (intensité de la couleur) et de la teinte, la démodulation des composantes de chrominance (R-Y) et (B-Y) le filtrage des signaux (R-Y) et (B-Y) De plus, le réseau 30 peut comprendre des opérations décrites ci- dessus pour le réseau 14 de traitement de signaux numériques, comme le filtrage passe-bande des signaux de chrominance, et un réglage automatique de la chrominance pour normaliser la grandeur des sous- porteuses de chrominance. Les signaux numériques de chrominance (R-Y) à six bits développés par le réseau de traitement de signaux numériques de chrominance 30 sont appliqués au bloc 40 de non tremblotement numérique qui reforme des signaux numériques (R-Y) à sept bits en combinant des échantillons successifs à six bits des signaux (R-Y) traités Un agencement satisfaisant pour le bloc 40 est le circuit de formation de la moyenne illustré sur la figure 4 Les signaux numériques reçus à six bits sont appliqués à l'additionneur numérique à six bits 44 et au dispositif retardateur 42 qui est un verrouillage à six bits en parallèle ou bien un registre à décalage à un étage à six bits en parallèle L'additionneur 44 additionne les signaux reçus retardés et les signaux reçus non retardés, tous étant des signaux à six bits, pour développer un signal numérique reformé à sept bits La colonne la plus à droite de la figure 3 illustre le fait que les séquences des valeurs des signaux reformé sans tremblotement produits par le bloc 40, c'est-à-dire obtenues par addition des échantillons successifs des signaux avec tremblotement, sont les répliques exactes des séquences des valeurs des signaux d'entrée données à la colonne la plus à gauche. Cet exemple suppose, à titre d'illustration, que les valeurs des signaux avec tremblotement avant le traitement sont les mêmes que celles des signaux traités avec tremblote- ment, laquelle condition peut ne pas se présenter dans la pratique. Les signaux numériques (R-Y) reformés à sept bits produits par le bloc 40 sont convertis en signaux analogiques de couleur (R-Y)? par le convertisseur numérique-analogique à sept bits 50 Le tremblotement des signaux (B-Y) traités développés par le réseau 30 de traitement de signaux numériques de chrominance est supprimé par un second bloc numérique (non représenté) semblable au bloc 40 et ils sont convertis en signaux analogiques (B-Y) par un second convertisseur numérique- analogique (non représenté) semblable au convertisseur 50. Un agencement du réseau 30 de traitement de signaux numériquesde chrominance qui arrive à produire des signaux numériques traités avec un tremblotement ayant les mêmes valeurs que les signaux numériques non traités avec tremblotement est l'agencement 30 ' montré sur la figure 5. Des signaux de commande de multiplexage MX ont une fréquence qui est le double de la fréquence des données des signaux numériques avec tremblotement reçusà la borne 32 Un commutateur réglable de multiplexage Sl répond aux signaux de commande MX pour appliquer alternativement les trois MSB et les trois LSB à transmettre le long du trajet 34 de signaux en tant que bitsmultiplexes deux le temps 3 MPX Un commutateur réglable de démultiplexage - 52 répond de manière correspondante aux signaux de commande MX pour alternativement appliquer les bits multiplexés 3 MPX aux lignes séparées des 3 MSB et 3 LSB Le verrouillage numérique 36 stocke les trois 3 MSB et les 3 LSB pour reformer le signal numérique d'origine à six bits avec tremblotement au trajet de signaux de sortie 38. La figure 6 montre un bloc 20 ' de tremblotement numérique qui est un autre mode de réalisation du bloc 20. Lorsque le LSB des signaux numériques d'entrée à sept bits est de valeur zéro, la porte ET 24 ' est inhibée et l'additionneur numérique 28 produit les six bits des signaux numériques d'entrée sous forme de signaux numériques avec tremblotement Quand le LSB est un logique, la porte ET 24 ' est validée pour détecter la coïncidence de ce LSB et du signal d'horloge à f D/2 dont la fréquence est égale à la moitié de la fréquence à laquelle sont reçus les signaux numériques d'entrée Des signaux de bits DB' sont par conséquent alternativement aux conditions de zéro et de un pour des échantillons alternés des signaux numériques reçus et sont ajoutés par 1 additionneur 28 pour développer des signaux numériques à six bits avec tremblotement Le bloc 20 ' accomplit par conséquent une troncature des signaux à sept bits en signaux à six bits. Des modifications sont à envisager dans la présente invention Par exemple, le bloc 20 ou 20 ' peut être remplacé par un autre bloc 20 " de tremblotement montré sur la figure 7 Là, la fonction de la porte ET 24 ou 24 ' est accomplie par un additionneur numérique 28 ' à sept bits Des signaux alternés f D/2, ayant le poids de bits du LSB des signaux numériques d'entrée, sont ajoutés aux signaux numériques d'entrée dans toutes les conditions par l'additionneur 28 ' d'o seuls les six MSB sont présents en tant que signaux numériques de sortie avec tremblotement. Si le LSB est en une condition de zéro, les six MSB ne sont pas affectés par l'addition des signaux à f D/2 Si le LSB est à une condition de un, les signaux numériques avec tremblotement alternent en valeur selon le signal à f D/2 Ainsi, le bloc 20 '' produit la même opération de tremblotement que celle précédemment décrite. A titre d'exemple encore, les blocs 20, 20 ' et 20 '' décrits ici peuvent être employés pour l'émulation de la troncature des signaux numériques à N bits en signaux numériques à (N-1) bits La présente invention, ainsi employée,présente l'avantage que l'information portée par le bit tronqué ne doit pas être perdue lorsqu'une reformation des signaux d'origine est produite comme décrit ici. Le dispositif décrit ici comprenant le convertisseur analogique-numérique 10, la source de tremblotement 12, le réseau 14 de traitement de signaux numériques et le réseau 30 de traitement de signaux de chrominance ainsi que le convertisseur numérique-analogique 50 correspond, par exemple, à des circuits intégrés de traitement de signaux numériques pour des téléviseurs commercialisés par ITT Semiconductors, Intermetall, Freiburg, Allemagne de l'Ouest et décritsdans une brochure ITT Semiconductors intitulée VLSI Digital TV System DIGIT 2000, datéed'Août 1982 Les nombres de bits des signaux numériques décrits ici correspondent à ces circuits intégrés De plus, le brevet US N' 4 352 123 décrit un dispositif avec tremblote- ment formant convertisseur analogique-numérique et de traitement de luminance et de chrominance. Comme on l'a décrit ci-dessus, la présente invention a tendance à maintenir l'information représentée par un bit laissé de façon qu'une reconstruction exacte des signaux numériques d'origine soit possible La présente invention peut de même être employée lorsque plus d'un LSB est laissé Par exemple, lorsque deux bits sont laissés, la séquence de tremblotement numérique ordonnée appliquée au MSB retenu comprend quatre échantillons successifs avec tremblotement pour représenter les valeurs des bits avec tremblotement en tant que valeur de quarts ordonnés Dans ce cas, on fait la moyenne de la séquence des quatre échantillons successifs pour reformer les signaux d'origine. R E V E N D I C A T IONS 1 Dispositif, dans un dispositif de traitement de signaux numériques comprenant une source de signaux numériques ayant N bits o N est un nombre entier positif, pour développer des signaux numériques avec tremblotement ayant N-M bits, o M est un nombre entier positif inférieur à N, caractérisé par: un moyen ( 22, 24, 26; 24 ') relié à ladite source, répondant à une condition desdits M (= 1) bits de moindre poids pour produire des signaux de tremblotement (DB) n'ayant qu'une de deux conditions, et répondant à une autre condition des M bits de moindre poids desdits signaux numériques pour produire des signaux de tremblotement ayant des conditions successives pour des échantillons successifs desdits signaux numériques (C); et un moyen ( 28) relié à ladite source et à ladite source de signaux de tremblotement pour combiner lesdits signaux de tremblotement et les N-M bits de poids fort desdits signaux numériques (N= 7), à llexclusion des M bits de moindre poids desdits signaux numériques, pour développer des signaux numériques avec tremblotement ayant N-M bits. 2 Dispositif selon la revendication 1 caractérisé en ce que la source de signaux de tremblotement ( 22, 24, 26) comprend un moyen retardateur ( 22) pour retarder le bit de moindre poids (LSB) des signaux numériques (C) et un moyen de détection ( 24) pour produire les signaux de tremblotement (DB) en réponse à une coïncidence et une non coïncidence dudit bit de moindre poids et dudit bit de moindre poids retardé. 3 Dispositif selon la revendication 2 caractérisé en ce que ledit moyen de détection ( 24) comprend une porte ET ( 24) ayant des première et seconde entréespour recevoir le bit de moindre poids (LSB) et le bit de moindre poids retardé, respectivement. 4 Dispositif selon la revendication 2 caractérisé en ce que la source de signaux de tremblotement comprend de plus un moyen retardateur ( 26) pour retarder les signaux de tremblotement (DB) et le moyen de détection ( 24) produit les signaux de tremblotement en réponse à une coïncidence et une non coïncidence dudit bit de moindre poids (LSB), dudit bit de moindre poids retardé et dudit bit retardé. Dispositif selon la revendication 1 caractérisé en ce que le moyen de combinaison ( 28) comprend un additionneur numérique ( 28) pour ajouter les signaux de tremblotement (DB) et les bits ( 6 MSB) des signaux numériques (C) autres que leur bit de moindre poids (LSB). 6 Dispositif selon la revendication 1 caractérisé en ce que la source de signaux de tremblotement ( 24 ') comprend une source de signaux (f D/2) ayant des conditions alternées pour des échantillons alternés des signaux numériques, et une porte ET ( 24 ') ayant une première entrée couplée pour recevoir les signaux ayant des conditions alternées, ayant une seconde entrée couplée pour recevoir le bit de moindre poids (LSB) des signaux numériques (C) et ayant unesortie o sont développés les signaux de tremblotement (DB). 7 Dispositif selon la revendication 1, caractérisé de plus par: un moyen ( 30) relié au dispositif de tremblotement ( 20) pour traiter numériquement les signaux numériques avec tremblotement ayant moins de N bits, reçus à une entrée pour développer des signaux numériques traités (R-Y) et à une sortie; et un moyen ( 40) couplé audit moyen de traitement, pour combiner des échantillons successifs desdits signaux numériques traités afin de produire des signaux numériques de sortie. 8 Dispositif selon la revendication 7 caractérisé en ce que le moyen te combinaison de signaux numériques traités ( 40) comprend un moyen retardateur ( 42) pour retarder les signaux numériques traités, et un second moyen de combinaison ( 44) pour combiner les signaux numériques traités et les signaux numériques traités retardés afin de produire les signaux numériques de sortie. 9 Dispositif selon la revendication 8 caractérisé en ce que le second moyen de combinaison ( 44) comprend un additionneur numérique ( 44) pour additionner les signaux numériques traités et les signaux numériques traités retardés afin de produire les signaux numériques de sortie. Dispositif selon la revendication 4 caractérisé en ce que le moyen de détection ( 20) comprend une porte ET ( 24) ayant des premièreseconde et troisième entrées pour répondre au bit de moindre poids (LSB), au bit de moindre poids retardé et aux signaux retardés de tremblotement (DB), respectivement. 11 Dispositif selon la revendication 1 caractérisé en ce que la source de signaux de tremblotement comprend une source de signaux (FD/2) ayant des conditions successives pour des échantillons successifs des signaux numériques, et une porte ET ( 24 ') ayant une première entrée couplée pour recevoir les signaux ayant des conditions successives, ayant une seconde entrée couplée pour recevoir le bit de moindre poids (LSB) des signaux numériques (c) et ayant une sortie o sont développés les signaux de tremblotement. 12 Dispositif selon la revendication 7 caractérisé en ce que le moyen de traitement de signaux numériques comprend un moyen multiplexeur(SI) pour produire séquentiel- lement des groupes respectifs de bits des signaux numériques, et un moyen de démultiplexage ( 52) pour reformer les signaux numériques à partir des groupes respectifs de bits.