Brevet FR2546690A1 — publié le 19841130

CIRCUIT DE COMMANDE DE TRANSISTOR DE PUISSANCE PAR IMPULSION La présente invention concerne un circuit permettant de commander un ouverture et en fermeture par impulsion epn transistor da puissance Un circuit. de ce type a été décrit dans la demande de brevet français 80/24798 déposée le 21 novembre 1980 par la s@@@été Thomson-CSF sous le titre : commutateur à commande par imp@lsion en cuverture et en fermeture et son intégration. Le ci circuit décrit dans cette demande de brevet antérieure est représenté dans la figure 1 ci-jointe avec des @@tations quelque peu différentes de celles utilisées dans la demande antérieure. e circuit comprend un transistor PNP T13 un transistor NPN T2 et un transistor de puissance NPN T3. On appelle @, C et E les bornes de base, de collecteur et d'émetteur du transistor de pulssance T3. L'émetteur du transistor T1 est connecté au collecteur du transistor T3 et le collecteur du transistor T1 est relié à la base du transistor T3. La base du transistor T1 est relise nu collecteur du transistor T2 dont l'émetteur est relie à la borne E.L'émetteur et la base du transistor T1 sont interconnectes par l'intermédiaire d9une résistance Rl, la base du transistor T2 est relies à la borne B par l'intermédiaire d'une résistance R2 et une impédance Z3 est connectée entre la base et @'émetteur du transistor T3. La commande en conduction ou à la coupure du transistor T3 est assurée par des impulsions fournies sur uns borne G reliée a la base du transistor T2. Le circuit décrit précédemment s'avère fonctionner de façon satisfaisante dans des conditions courantes Néanmoins, il présente l'inconvénient qu'il est nécessaire de lui adjoindre un circuit supplémentaire ou circuit de sécurité, également décrit dans la demande de brevet citée, pour permettre la coupure du transistor T3 dès que le courant de charge se met à dépasser un niveau acceptable, par exemple par suite dVun court-circuit de la charge. La présente invention a pour objet d'améliorer le circuit decrit précédemment, d'une part, su évitant la nécessité de prevo.r un circuit de sécurité, d'autre part, en permettant de faire fonctionner le transistor de puissance dans des conditions optimales de quasi-saturation. Pour obtenir ce résultat, on vise à réaliser un circuit dans lequel le courant du base du transistor T3 s'adapte automatiquement au mode de fonctionnement de ce transistor pour le maintenir proche de la saturation. Pour atteindre cet objet, la pressente invention prévoit un circuit de commande de transistor par impulsion du type décrit précédemment, mais dans lequel les transistors Tl et 2 sont réalises sur un même substrat de silicium La couche de ae du transistor T2 entoure au moins partiellement la couche d'émetteur du transistor T1, une partie de la couche de collecteur de ce transistor Tl étant interposes entre ces deux couches, d'où il résulte que la base du transistor T2 reçoit des porteurs en provenance de l'émetteur du transistor T1 seulement quand ce transistor Tl conduit et qu'il est dans un etat saturé ou quasi-sature, c'est-à-dire que le transistor T3 est egalemeet saturé ou quasi- sature On insistera sur le fait qu'il est tout particulièrement utile dans le cas de la commande d'un transistor de puissance fonctionnant en tout ou rien, c'est-à-dire entre l'état saturé et l'état bloqué, d'éviter le fonctionnement de ce transistor de puissance dans un etat intermédiaire de conduction. En effet, la dissipation d'énergie est alors très forte et risque de détruire le dispositif.Afin d'assurer une valeur tolérable de la dissipation en régime de conduction, il faut que la commande maintienne le transistor à l'état saturé dans toutes les conditions de charge prevues en fonctionnement normal. En l'absence d'ajustement automatique, il faut donc maintenir pendant toute la durée de conduction désirée un courant de base permanent suffisamment intense pour assurer la saturation dans les pires conditions de charge. Le maintien de ce courant de base requiert une puissance de commande élevée, donc une dissipation d'énergie importante dans le circuit de commande. D'autre part, une valeur du courant de base surabon dante rendra difficile le déstockage des porteurs au moment de l'interruption de conduction.Enfin, meme avec un courant de base relativement important, une surcharge accidentelle risque toujours de faire sortir le transistor de son état saturé et d'amener ainsi sa destruction. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposes plus en détail dans la description suivante d'un mode de réalisation particulier faite en relation avec les figures jointes parmi lesquelles - la figure 1, qui représente un circuit de commande de transistor selon l'art antérieur, a été décrite précédemment, - la figure 2 schématise un circuit de commande par impulsion selon la présente invention, - les figures 3A et 3B représentent de façon schématique en coupe et en vue de dessus un premier mode de réalisation de circuit de commande selon la présente invention, la coupe de la figure 3A correspondant a la ligne XX' de la figure 3B, - les figures 4A et 4B représentent de façon schématique en coupe et en vue de dessus un deuxième mode de réalisation de circuit de commande selon la présente invention. La figure 2 représente un circuit électrique destiné à exposer le fonctionnement du circuit selon la présente invention, mais on verra ci-aprses qu'en fait la réalisation de ce circuit n'est envisagée que sous forme monolithique. En figure 2, on retrouve les memes éléments qu'en figure 1 avec les memes references La différence entre les deux figures réside dans le fait que la base du transistor NPN T2, au lieu d'entre connectée au collecteur du transistor PNP T1 par l'intermédiaire d'une résistance R2, est couplée au transistor Tl par l'intermédiaire d'un écran f. Le rble de cet écran est de dériver une partie du courant d'émetteur du transistor Tl vers la base du transistor T2 quand le transistor Tl est à l'état de saturation et de couper cette alimentation de base du transistor T2 dés que le transistor Tl se désature. Quand un transistor est 'complètement saturé", sa ten- sinon de collecteur VCE est inférieure à sa tension de base VBE (soit environ 0,7 à 2 volts suivant- la valeur du courant de collecteur IC et suivant le gain forcé IC/Ig du transistor considéré). Dans les circuits des figures 1 et 2, le transistor principal T3 ne peut jamais être excessivement saturé.En effet, pour qu'un courant de base puisse être fourni par le transistor T1 au transistor T3, il faut que la tension entre les bornes C et E, c'est-à-dire la tension VCE du transistor T3 soit supérieure à la tension base/émetteur de ce transistor T3 additionnée à la tension collecteur/émetteur du transistor Tl. En outre, dans le circuit de la figure 2, en l'absence de courant sur la borne G, les transistors Tl et T3 ne peuvent jamais etre complètement désaturés tout en etant a l'état conducteur car, alors, aucun courant injecté par l'émetteur du transistor T1 ne serait dérivé vers la base du transistor T2 en raison de l'action de l'écran f. Ce transistor T2 serait alors coupé, ce qui entrainerait la coupure des transistors TI et T3. De même, comme on le verra ci-après, le transistor Tl ne peut non plus être très fortement saturé car ceci signifierait qu'aucun courant ne passerait vers la base du transistor T3, tout le courant étant dérivé vers la base du transistor T2. Ainsi, en régime permanent; c'est-à-dire en l'absence d'impulsion de commande sur la borne G, on ne peut avoir que les conditions simultanées suivantes 6 transistor T3 en quasisaturation, transistor T1 en quasi-saturation et transistor T2 conducteur avec un bas niveau de courant égal au courant de base du transistor Tl auquel on ajoute la chute de tension base/émetteur du transistor T1 divisée par la valeur de résistance Rl. Le fait que le transistor T3 soit maintenu constamment en quasi-saturation correspond à un fonctionnement de ce transistor en gain forcé déterminé, c'est-à-dire à une valeur déterminée du rapport TC/IB pour ce transistor T3 qui dépend des caractéristiques de ce transistor. Le partage du courant d'émetteur du transistor Tl entre un courant dérivé vers la base du transistor T3 et un courant dirigé vers la base du transistor T2 va ionc s'ajuster de telle façon que le courant de base dirigé vers le transistor T3 corresponde à la valeur du gain forcé à la quasi-saturation. Un dispositif permettant de mettre en oeuvre la présente invention doit comprendre sous forme de circuit monolithique au moins les transistors T1 et T2, Les figures 3A et 3B illustrent un premier mode de réalisation de la présente invention dans lequel seuls les transistors T1 et T2 sont intégrés sur une même pastille de semiconducteur et dans lequel le transistor "1 (de type PNP) est réalisé sous forme de transistor vertical à partir d'un substrat semiconducteur de type N désigné par la référence N1 constituant sa couche de base, les couches d'émetteur et de collecteur étant ces couches 1 et P3 face a face.Le transistor T2 de type NPN comprend une couche d'émetteur N2 diffusée dans une couche de base P2 elle-même formée dans le substrat N1. La couche P1 est revêtue d une nétallisation et connectée à la borne C qui est également associée à une métallisation sur une couche N7 à niveau de dopage élevé permet@ant une prise de contact avec le substrat N1. La couche P2 de base du transistor T2 est connecte à la borne G et lu couche @2 d'émetteur du transistor T2 est connectée à la borne E Une métallisation est également prévue sur la couche P3 de collecteur du transistor T1 vers la borne B.Selon un aspect fondamental de la présents invention, il est également prévu dans le substrat N1 une couche P4 entourant la couche d'émetteur P1 et correspondant a l'écran f. Cette couche P4 est revetue d'une métallisation connectes à la borne B, c'est-à-dire aussi au collecteur du transistor Tl. Comme le montre la vue de dessus de la figure 3B, la couche P4 entoure la couche d'émetteur Pl 3 de même, la couche de base P2 du transistor T2 entoure la couche P4. Ainsi, si le potentiel de la couche P3, c'est-à-dire de la borne B, est inférieur à celui de la zone Nl, ce qui se produit quand le transistor T n'est ni saturé, ni quasi-saturé la couche P4, connectée galvaniquement au collecteur P3 du transistor Tl, constitue un écran empêchant la diffusion de porteurs depuis la couche d'émetteur Pi du transistor T1 vers la couche P2 de base du transistor T2. Par contre, quand le transistor T1 est en état de saturation, la tension entre la borne C et la borne B est inférieure à une tension de jonction, et les trous injectés par la zone P1 et éventuellement aussi par la zone P3 sont collectés par la zone P2 ; le transistor T2 reçoit alors un courant de base qui le maintient a l'état conducteur. Du meme fait, ne courant de base est fourni au transistor Tl qui est ainsi maintenu conducteur. Dans un régime intermédiaire ou la tension entre les bornes C et E est telle que le transistor 1 est placé en condition limite de saturation ou en quasi-saturation, le courant d'émetteur de ce transistor Tl se partage entre les zones P2, d'une part, et F3 et P4, d1 autre par", de façon a entretenir la conduction de T2 et de Tl tout en délivrant un courant sur la borne de sortie B vers la base du transistor T3 Si cependant le courant de base du transistor T2 ou le courant de base du transistor Tl est brièvement Interrompu par une impulsion fournie extérieurement, la conduction est Interrompue jusqu'a ce qu'une impulsion de polarité inverse soit appliquée sur la borne de commande Go Si, en régime de conduction, la tension entre les bornes C et B svélève au-dessus d'environ un volt, le collecteur P3/P4 du transistor Tl (la couche F4 pouvant etre considérée comme un deuxième transistor) se désature complètement, -ce qui interrompt le courant de base vers la zone P2 du transistor T2. Aucun courant ne circule plus vers la borne de sortis B et le transistor de puissance connecté à cette borne est coupé. Celui-ci cesse donc sa conduction des que sa tension collecteur s'éleve au-delà de quelques volts, ce qui est bien la fonction se sécurité souhaitée. Les figures 4A et 4B illustrent un deuxième mode de réalisation de la présente invention dans lequel le transitor Tl est réalisé sous forme de transistor PNP latéral en technologie de circuit intégré bipolaire classique et dans lequel le transistor de puissance T3 est intégré avec les transistors T1 et T2. En ce cas, c'est la couche de collecteur du transistor Tl qui sert simultanément d'écran comme on le verra ci-après.Un inconvénient de cette technologie est que le transistor T1 du type PNP latéral devra comporter de plus grandes surfaces d'émetteur que dans le cas cé il était réalisé sous forme verticale, mais l'avantage de cette technologie est de permettre d'intégrer sur la même puce semiconductrice le transistor de commutation et son dispositif de commande. Dans le cas des figures 4Â et 4B, la couche Nl dans laquelle sont formées les diverses diffusions est une couche épitaxiée formée sur un substrat de type de conductivité P, des couches enterrées N5 et N6 étant formées à l'interface entre la couche épitaxiée et le substrat en des emplacements souhaités. Le transistor Tl comprend plusieurs émetteurs Fl et un collecteur P4 entourant les émetteurs Fl. Le transistor T2 comprend une couche de base F2 et une couche d'émetteur N2 ; son collecteur est constitué par la couche N1 sur laquelle est pris un contact N7.Le transistor de puissance T3 comprend des couches d'émetteur N3, une couche de base P3, son collecteur étant constitué par le substrat N1 sur lequel est formée la couche de prise de contact fortement dopée N7. La couche de base F2 du transistor NPN T2 entoure en totalité ou partiellement la couche de collecteur P4 du transistor PNP T1, cette couche P2 constituant un deuxième collecteur qui reçoit des porteurs injectés par les couches d'émetteur P1 seulement quand le collecteur F4 du transistor Tl est en état de saturation ou de quasi-saturation. Par des métallisations appropriées, les couches d'émetteur P1 du transistor Tl sont reliées à la borne C, la couche de collecteur P4 de ce transistor est reliée à la couche de base 5 du transistor T3 et, éventuellement, par l'intermédiaire d'uns diode D, à la couche de base F2 du transistor T2. ta façon dont est disposée cette diode entre la couche P5 et une zone N4 est illustrée dans la vus de dessus de la figure 4B, mais n'apparaît que symboliquement en figure 4A. La couche de base P2 du transistor T2 est reliée à la borne G, et la couche d'émetteur N2 de ce transistor T2 est reliée à la borne E ainsi que les couches N3 dsémetteur du transistor T3.En outre, les couches de base et d'émetteur du transistor T3 sont interconnectées par une résistance R3 réalisée par un prolongement de la couche P3 de la façon illustrée dans la vue de dessus de la figure 4B. Avec cette structure, les fonctions recherchées, à savoir possibilité de déclenchement par impulsion, coupure quand le transistor principal est saturé, et entretien d'un courant de base vers le transistor principal T3 propre à maintenir ce transistor au voisinage de la saturation, sont obtenues de la meme façon que dans le cas précédent Les trous Injecté par les émetteurs P1 dans la couche Nl sont collectes par la couche F4 si le potentiel de ces zones Fl, qui sont reliées par des métallisations au contact de collecteur N7 du transistor T3, dépasse quelques tensions de jonction. Alors, le transistor T2 n'est pas conducteur.Ces trous injectés par les émetteurs P1 seraient au contraire totalement captés par la la couche P2 si le collecteur P4 du transistor T1 était totalement saturé, ce qui conduit à une impossibilité de fonctionnement. Dans un régime intermédialre de quasi-saturation, qui est le fonctionnement en régime de conduction normale du transistor principal T3, le courant d'émetteur du transistor TB se partage entre les couches P4 et P2 de façon à fournir dans la base FS du transistor T3, reliee à la couche P4, un courant de base juste nécessaire pour maintenir ce transistor T3 à la limite de la saturation. Une surcharge de courant, amenant à désaturer le transistor T3, c'est-à-dire à élever le potentiel du point C connecté au collecteur de ce transistor, désature le transistor T1 donc le collecteur P4 collecte tout le courant injecté et aucun courant de base ne circule plus vers la couche de base P2 du transistor T2, ce qui interrompt la conduction de ce transistor et de l'ensemble. On a figuré des couches enterrées distinctes NS sous les transistors T1 et T2 et N6 sous le transistor T3. Les prises de contact de collecteur N7 du transistor T3 sont donc reliées à la zone de collecteur N1 située sous la couche P2 du transistor T2 par l'intermédiaire d'une résistance R1. Cette résistance R1 intervient en parallèle sur la jonction émetteur/base du transistor T1 pour empêcher une conduction intempestive de ce transistor par emballement thermique ou pour accélérer son déstockage au moment de la commande d'ouverture.Four les mêmes raisons, on a ajouté la résistance R3 (ou impédance Z3) sur la base de T3, cette résistance R3 ayant une valeur suffisamment basse pour permettre à l'ouverture un écoulement rapide des porteurs stockés. On pourra ajouter en paraîrele entre les bornes B et E une inductance extérieure; Néanmoins, pour économiser un plot du circuit intégré, on peut préférer, comme cela est représenté, constituer Z3 par une simple résistance R3 intégrée prolongeant la zone P5 (en bas, à droite de la figure 4B) et favoriser ltécoulement des charges stockées on utilisant l'impulsion négative de commande d'ouverture applique sur le plot de commande G.Pour cela, on intègre une diode D entre les zones de contact avec les couches P4 et F2. Dans la représentation de la figure 4B, cette diode D est constituée par une diffusion N4 formant la cathode de la diode reliée à la couche P par une métallisation et diffusée dans un prolongement ne la zone P5 ou encore sur une autre zone diffusée de type F reliée galvaniquement à la couche P5. Bien entendu, dans la description précédente, les diver ses figures @' it illustrent que des modes de réalIsation particuliers de la présente invention et notamment les es de dessus pourraient être réalisées de nombreuses autres rannieres, par exemple, au lieu de plusieurs émetteurs le transistor Tl de la figure 4B pourrait avoir un seul émetteur digité comme le transistor correspondant de la figure 3B. En particulIer, il faut noter que, pour la clarté du dessin, celui-ci a été trace sans celle ; les proportions des transistors T1 et T2 étant exagérées vis-à-vis de colles du transistor de sortie T3. Enfin, les polarités des alimentations pourraient entre inversées et les types (N ou P) de toutes les couches diffusées être intervertis (Tl de type NPN et T2 et T3 de type PNP). REVENDICATIONS. 1. Circuit monolithique de commande par impulsion d'un transistor de commutation de puissance (T3) de type WFN, ce circuit comprenant une borne d'alimentation (C) reliée au collecteur du transistor de puissance, une borne commune (E) reliée à l'émetteur du transistor de puissance ee une borne de sortie (B) reliée a la base du transistor de puissance ainsi qu une borne d'entrée (G) recevant les impulsions de commande, ce circuit de commande étant constitué d'un premier transistor de type PNP (T1) dont l'émetteur est connecté à la borne (C), le collecteur a la borne (B) et la base au collecteur d'un deuxième transistor de type NFN (T2) dont l'émetteur est relié à la borne (E), caractérisé en ce que la couche de base (P2) du deuxième transistor (T2) entoure au moins partiellement la couche d'émetteur (fol) du premier transistor (Tl), une portion (F4) de la couche de collecteur du premier transistor (T1) étant interposée entre ces deux couches, d'où il résulte que la base du deuxième transistor (T2) reçoit des porteurs en provenance de l'émetteur du premier transistor (Tl) seulement quand ce transistor conduit et se trouve dans un etat saturé ou quasi-saturé, c'est-a-dire que le transistor de puissance (T3) est lui-même saturé ou quasi-saturé 2.Circuit monolithique selon la revendication 1, caractérisé en ce que le premier transistor de type PNP (Tl) est de type vertical, les couches d'émetteur et de collecteur étant situées de part et d'autre d'un substrat de type N en constituant la base, et en ce que ladite portion (P4) de collecteur de ce premier transistor est constituée d'un deuxième collecteur annulaire situé sur la même face que l'émetteur entre celui-ci et la diffusion de base du second transistor, ladite portion de collecteur étant connectée par une métallisation au collecteur principal situé sur l'autre face. 3. Circuit selon la revendication 1, caractérisé en ce que le premier transistor (Tl) est du type latéral, la zone de collecteur entourant complètement la zone d'émetteur et constituant ladite portion de collecteur. 4. Circuit selon la revendication 1, caractérisé en ce qu'il comprend en outre, intégré sur le même substrat, le transistor de commutation de puissance 5. Circuit selon la revendication 4, caractérisé en ce qu'il comprend en outre une diode intégré dont l'anode est reliée a la couche de base du transistor de puissance et dont la cathode est connectée à la borne de commande (G), d'où il résulte que l'on accélère l'évacuation des charges stockées du transistor de puissance quand on applique sur la borne de commande (G) une impulsion de commande d'ouverture