Brevet FR2543738A1 — publié le 19841005

Ia présente invention concerne les procédés pour la fabri- cation de dispositifs à circuit intégré comprenant des doubles - couches de silicium polycristallin et, en particulier, les pro- cédés permettant d'obtenir des structures de circuit à deux couches autoalignées de silicium polycristallin dans des cir- cuits intégrés du type MOS (métal-oxyde-semiconducteur). En général, on réalise ces doubles couches de silicium polycristallin en formant tout d'abord une couche continue d'oxyde sur un substrat de silicium polycristallin, puis en formant successivement, sur l'oxyde, une première couche de silicium polycristallin, une couche intermédiaire d'oxyde et -une seconde couche de silicium polycristallin. Dans ces doubles couches, on peut ensuite obtenir des structures de circuit "à deux niveaux", en silicium polycristal- lin, pour constituer des "cellules de mémoire", des condensa- teurs, des lignes d'inter 6 onnexion et d'autres élénients de circuit. Pour certaines de ces structures, il est nécessaire qu'il existe un degré élevé d'alignement entre les deux couches de silicium polycristallin: cela est par exemple indispensable pour les "gâchettes" de silicium polycristallin des cellules de mémoire. Un procédé qui est couramment utilisé pour la réalisation de structures à deux couches alignées de silicium polycristal- lin et que l'on peut considérer comme l'état de la technique le plus voisin est décrit dans le brevet des Etats-Unis n O 4 142 926. Deaprès ce procédé, la double couche de silicium poly- cristallin est formée de la manière habituelle, mais une seule des deux couches de polycristal est dopée opportunément. Par les techniques usuelles de masquage et d'attaque chimique, il est défini, dans la seconde couche de silicium polycristallin, une structure ayant la configuration de circuit voulue: elle constitue le niveau supérieur de la structure de circuit à deux niveaux voulue. Cette structure supérieure, en silicium polycristallin, est utilisée comme masque dan S une opération ultérieure d'at- taque chimique pour l'élimination des parties restées découver- tes de la couche intermédiaire d'oxyde. Puis la première couche de silicium polycristallin est également attaquée chimiquement dans les parties découvertes, jusqu'à l'élimination complète de celles-ci, en utilisant un agent d'attaque chimique qui agit sélectivement sur la première couche, par le fait que l'une des deux couches de silicium polycristallin est dopée, tandis que l'autre ne l'est pas. Dans cette opération, la même structure formée dans la seconde couche de silicium polycristallin, que l'attaque chi- mique laisse inaltérée ou presque, sert de masque: on obtient ainsi, dans la première couche de silicium polycristallin sous- jacente, une structure de circuit qui est auto-alignée automa- tiquement avec celle de la seconde couche et avec laquelle elle forme la structure de circuit à deux niveaux voulue. Ce procédé est appliqué principalement pour la fabrication de mémoires programmables fixes (PR 01), comprenant des disposi-, tifs de mémoire à effet de champ tante La "gâchette" supérieure du dispositif est obtenue à partir de la seconde couche de silicium polycristallin, par un masquage de "gâchette", puis une attaque du silicium polycris- tallin non protégé par le masque Suit l'élimination des parties découvertes de la couche intermédiaire d'oxyde, à laquelle fait suite, comme on l'a indiqué, l'attaque chimique de la première couche de silicium polycristallin, au moyen d'un réactif qui agit sélectivement sur la première couche de silicium polycris- tallin, dans les parties dans lesquelles cette couche est découverte. De cette manière est réalisée la "gâchette" inférieure du dispositif de mémoire, qui se trouve auto-alignée avec la "ga- chette"supérieure. Après quoi, par les techniques connues d'implantation ou de dépôt et de diffusion, on forme dans le substrat, à travers des fenêtres ouvertes dans la couche inférieure d'oxyde, une région de "source" et une région de "drain", adjacentes à la région des "gâchettes". Le procédé décrit permet d'obtenir un bon auto-alignement pour des structures de ciycuit à deux niveaux de silicium poly- cristallin, mais il présente également des inconvénients non négligeables au cas o l'on veut réduire le plus possible les aires d'intégration. Les agents d'attaque chimique sélective du genre utilisé sont, comme on le sait, de type isotrope et, pour cette raison, en agissant sur le silicium polycristallin-de la première cou- che avec la même énergie dans toutes les directions, non seule- ment ils en éliminent les parties non protégées par le masque superposé d'oxyde et de polycristal de la seconde couche, mais ils attaquent aussi le bord des parties protégées, formant un creux sous l'oxyde En conséquence, l'aire de la structure "auto-alignée" obtenue dans la première couche de silicium polycristallin est en réalité inférieure à celle de la structu- re de la seconde couche La différence entre les aires est, en pourcentage, d'autant plus importante que l'aire de la structure d'ensemble est plus réduite et elle constitue une perte inutile d'aire disponible d'intégration. Dans le cas par exemple des cellules de mémoire, dans lesquelles on met à profit l'effet capacitif entre les deux couches de silicium polycristallin pour emmagasiner et trans- férer sous forme de tensions les informations; il en résulte une réduction préjudiciable de l'aire utile du condensateur formé par les "gâchettes'. En outre, au cas o leon adopte des techniques d'intégra- tion qui font intervenir un dopage égal des couches de silicium polycristallin, le procédé décrit ci-dessus ne peut plus être utilisé, du fait qu'il est basé sur une attaque chimique sélec- tive, en fonction du dopage d'une seule des deux couches. Il convient aussi de faire observer ici qu'il n'est pas possible de pratiquer une attaque plasmatique du silicium polycristallin de la première couche, car on risquerait alors une surattaque du silicium monocristallin découvert et la contamination d'autres parties du dispositif. Le but de la présente invention est de réaliser un procé- dél pour l'auto-alignement d'une double couche de silicium poly- cristallin dans un dispositif à circuit intégré, procédé qui soit utilisable même lorsque les deux couches sont non dopées ou lor-squ'elles ont le même type de dopage et qui permette, en comparaison des procédés connus, une réduction plus poussée des aires d'intégration. te but est atteint, d'après l'invention, par un procédé consistant à former successivement, sur un substrat de silicium monocrist allin, une première couche d'oxyde, une première cou- che de silicium polycristallin, une seconde couche d'oxyde et une seconde couche de silicium polycristallin, plus épaisse que la première, à définir, dans la seconde couche de silicium poly- cristallin, une structure ayant la configuration de circuit voulue, à utiliser cette structure dans le silicium polycris- tallin comme masque pour attaquer chimiquement les parties découvertes de la couche intermédiaire d'oxyde jusqu'à leur élimination totale, puis à effectuer une opération d'oxydation pendant le temps suffisant pour la transformation complète en oxyde des parties découvertes de la première couche de silicium - polycristallin, pour obtenir ainsi, à partir de cette couche, une structure de circuit auto-alignée avec celle qui a été précédemment définie dans la seconde couche de silicium poly- cristallin. * L'invention pourra être mieux comprise à l'aide de la description détaillée qui suit, donnée purement à titre d'exem- ple et, par suite, non restrictive, en référence aux dessins ci-annexés dont les fig 1, 2, 3 et 4 représentent en coupe verticale une partie fortement agrandie d'un dispositif de mémoire à effet de champ, du type MOS, réalisé par le procédé suivant l'invention, dans certaines phases de sa fabrication. le procédé suivant l'invention comprend lui aussi les phases habituelles pour la formation d'une double couche de silicium polycristallin, consistant à former successivement, sur un substrat de silicium monocristallin, une première couche d'oxyde, une première couche de silicium polycristallin, une seconde couche d'oxyde et enfin une seconde couche de silicium polycristallin. D'après l'invention, la seconde couche de silicium poly- cristallin doit avoir une épaisseur plus grande que celle de la Première couche de silicium polycristallin. Par les techniques connues de masquage et d'attaque, chimique ou plasmatique, il est défini, dans la couche supé- rieure de silicium polycristallin, une structure ayant la configuration de circuit voulue. A la suite de l'élimination des autres parties de la 1 û couche, cette structure est utilisée comme masque de protection pour l'attaque chimique et l'élimination complète des parties découvertes de la couche sousjacente d'oxyde e A la différence du procédé connu qui comprend à ce moment une attaque chimique sélective,-le procédé suivant l'invention comprend une phase d'oxydation, propre à convertir complètement en oxyde les parties restées découvertes de la première couche de silicium polycristallin De cette manière, il ne reste, de la première couche de silicium polycristallin, que les parties protégées, qui constituent une structure de circuit autorali- gnée avec celle qui a été obtenue dans la seconde couche de * silicium polycristallin (seulement amincie pendant l'oxyda- -tion), avec laquelle est formée la structure de circuit à deux niveaux voulue. Cette structure à deux niveaux est déjà complètement pro- tégée par la couche d'oxyde obtenue avec l'opération d'oxyda- tion; mais celle-ci peut être ensuite éliminée, totalement ou en partie, afin de réaliser des éléments intégrés plus com- plexes par des opérations ultérieures, suivant les techniques connues des spécialistes en la matière. L'avantage d'une opération d'oxydation à la place d'une attaque chimique consiste essentiellement en un auto-alignement meilleur et effectif, comme on peut le vérifier expérimentale- ment, mais il tient aussi à une meilleure possibilité de contrôle et à une meilleure reproductibilité du procédé, avec moins de risques de contaminations éventuelles. On décrira maintenant en détail l'une des formes d'exécu- tion possibles du procédé suivant l'invention, adaptée à la fabrication de dispositifs de mémoire à effet de champ du type MOS. Pour décrire les différentes phases du procédé, toutes exécutées suivant les techniques connues usuelles, on se réfère- ra aux figures des dessins annexés, sur lesquelles on a utilisé les m 9 mes notations pour les éléments correspondants. D Itaprès la fig 1, on effectue les opérations suivantes Formation, sur un substrat 1 de silicium monocristallin dopé avec des impuretés de type P (par exemple le bore), d'une couche mince 2 d'oxyde, ayant une épaisseur d'environ 700 A, cette couche constituant le premier oxydé de "gâchette" de la cellule de mémoire. Formation, sur la couche 2 d'oxyde, d'une première couche mince 3 de silicium polycristallin, dopé avec des impuretés de type U (phosphore ou arsenic) et ayant une épaisseur d'environ o 1000 A. Formation, sur la couche 3, d'une seconde couche mince 4 d'oxyde, ayant une épaisseur d'environ 800 A, qui constitue le second oxyde de "gâchette" de la cellule de mémoire. Formation, sur la couche 4 d'oxyde, d'une seconde couche 5 de silicium polycristallin, ayant une épaisseur d'environ O 5500 A, dopé lui aussi avec des impuretés de type N. D'après la fig 2, on exécute les opérations suivantes Formation, suivant les techniques photolithographiques con- nues, d'un masque de protection sur certaines zones de la couche supérieure 5 de silicium polycristallin. Attaque plasmatique jusqu'à l'élimination complète des parties non protégées de la couche 5 de silicium polycristal- lin, pour définir la "gâchette" supérieure 5 ' de la cellule de mémoire. Attaque chimique et élimination des parties exposées de la couche intermédiaire 4 d'oxyde. Enlèvement du masque par attaque plasmatique. Comme le montre la fig 3, on effectue ensuite l'opéra- tion fondamentale suivante: Oxydation, jusqu'à convertir totalement en oxyde 6 les par- ties découvertes de la première couche 3 de silicium polycris- tallin (il se produit aussi la conversion en oxyde 6 de la- partie supérieure du masque 5 ' de silicium polycristallin, mais celui-ci est plus épais que la couche 3); on obtient de cette manière la "gâchette" inférieure 3 ', auto-alignée avec la "gâchette" supérieure 5 ' D'après la fig 4, on exécute ensuite les opérations nécessaires pour l'achèvement du dispositif à effet de champ: Elimination complète, dans les zones préalablement fixées, de l'oxyde 6 et de l'oxyde 2, par attache chimique. Masquage de "source" et de "drain". Implantation ionique d'impuretés de type N dans le substrat 1 C 1 de semiconducteur (par exemple de l'arsenic avec des doses de 5.1015 ions/cm 2 et avec une énergie d'implantation E = 60 ke V) pour former les régions de "source" 7 et de"drain"l 8 de la cellule de mémoire. Le procédé se poursuit par les phases usuelles de dép 8 t d'une couche protectrice de "P-Vapox" et d'ouverture des con- tacts, de dépôt et de tracé de la couche d'interconnexion d'aluminiumsilicium, de couverture avec la passivation finale' et d'ouverture des zones de contact externes ("pad"). Eu égard au fait qu'il a été représenté et décrit un seul exemple d'exécution du procédé suivant l'invention, il est évident que de nombreuses variantes sont possibles, sans que -l'on s'écarte pour autant du cadre de la présente invention. Par exemple, au lieu d'exécuter, immédiatement après l'opération d'oxydation pour la conversion totale en oxyde des parties découvertes de la première couche 3 de silicium polycristallin, les opérations d'élimination complète, dans les zones préala- blement fixées, de l'oxyde 6 et 2, de masquage de "source" et de "drain" et d'implantation ionique d'impuretés de type N pour former les régions de "source" 7 et de "drain" 8, on peut effectuer, après l'opération d'élimination des parties exposées de la couche intermédiaire 4 d'oxyde et avant l'opération d'oxydation pour la conversion totale en oxyde des parties découvertes de la première couche 3 de silicium polycristallin, une opération d'implantation d'impuretés de type N (phosphore, avec des doses d'environ 5 1015 ions/cm 2) avec une énergie (d'environ 180 ke V) suffisante pour former dans le substrat 1, à travers les parties découvertes de la première couche 3 de silicium polycristallin et l'oxyde sous-jacent, les régions voulues de "source" 7 et de "drain" 8 de la cellule de mémoire. RE 7 TE DIGATICNS 1 Procédé pour la fabrication d'une structure de circuit intégré de type M;OS à double couche auio-alignée de silicium polycristallin, sur une aire prédéterminée d'un substrat de silicium ( 1), comprenant les opérations consistant à former sur le substrat ( 1), au moins dans cette aire, une première couche continue de bioxyde de silicium ( 2), à former sur cette couche de bioxyde ( 2) une première couche de silicium poly- cristallin ( 3) de telle manière que, dans cette aire, elle soit isolée du substrat ( 1), à former une seconde couche de 1 o bioxyde de silicium ( 4) sur la première couche de silicium, polycristallin ( 3), à former une seconde couche de silicium polycristallin ( 5) sur la seconde couche de bioxyde ( 4), à former dans ladite aire une structure supérieure ( 5 ') ayant une configuration préalablement fixée, par enlèvement de par- ties prédéterminées de la seconde couche de silicium polycris- tallin ( 5), à éliminer les parties découvertes de la seconde couche de bioxyde de silicium ( 4), caractérisé en ca que la seconde couche de silicium polycristallin ( 5) est formée de telle manière que son épaisseur soit, dans ladite aire, plus grande que celle de la première couche de silicium polycris- tallin ( 3)9 et en ce qu'il comprend une opération d'oxydation pour former une structure inférieure ( 3 '), auto-alignée avec la structure supérieure ( 5 '), par conversion des parties découvertes de la première couche de silicium polycristallin ( 3) en bioxyde de silicium ( 6), en utilisant comme masque, pendant cette opération, la structure supérieure ( 5 '). 2 Procédé selon la revendication 1, caractérisé en ce qu'au moins l'une des deux couches de silicium polycristallin ( 3, 5) est dopée au phosphore. 3 Procédé selon la revendication 1, caractérisé en ce qu'au 2543738. moins l'une des deux couches de silicium polycristallin ( 3, 5) est dopée à l'arsenic. 4 Procédé selon la revendication 1, caractérisé en ce que la première couche ( 3) de silicium polycristallin a une épais- O seur d'environ 1000 A et la seconde couche ( 5) de silicium polycristallin a-une épaisseur d'environ 5500 A. Procédé pour la fabrication d'un dispositif de mémoire à "gâchette" flottante, de type MOS, sur une aire prédéterminée d'un substrat de silicium ( 1), comprenant les opérations con- sistant à former sur le substrat ( 1), au moins dans ladite aire, une première couche continue de bioxyde de silicium ( 2), à former sur cette couche de bioxyde ( 2) une première couche de silicium polycristallin ( 5) de telle manière que, dans ladite aire, elle soit isolée du substrat ( 1) , à doper cette première couche de silicium polycristallin ( 3), à former une seconde couche de bioxyde de silicium ( 4) sur la première couche de silicium polycristallin ( 3), à former sur la seconde couche de bioxyde ( 4) une seconde couche de silicium polycristallin ( 5), dopée avec des impuretés du même type que celles avec lesquelles est dopée la première couche de silicium polycris- tallin ( 3), à former une "'gâchette" supérieure ( 5 ') par enlèvement de parties prédéterminées de la seconde couche ( 5) de silicium polycristallin, à éliminer les parties découvertes de la seconde couche de bioxyde de silicium ( 4), caractérisé en ce que la seconde couche de silicium polycristallin ( 5) est formée de telle manière que son épaisseur soit, dans ladite aire, plus grande que celle de la première couche de silicium polycristallin ( 3), et en ce qu'il comprend une opération d Voxydation pour former une "gâchette" inférieurs ( 3 '), auto- alignée avec la "gâchette" supérieure ( 5), par conversion des parties découvertes de la première couche de silicium poly- cristallin ( 3) en bioxyde de silicium ( 6), en utilisant comme masque, pendant cette opération, la "gâchette" supérieure. 6 Procédé selon la revendication 5, caractérisé en ce qu'il comprend les opérations consistant à former, dans le substrat, une région de "source" ( 7) et une région de "drain" ( 8) adja- centes auxdites "gâchettes" ( 3 ', 5 '). 7 Procédé selon la revendication 6, caractérisé en ce que les couches de silicium polycristallin ( 3, 5) sont dopées au phosphore. 8 Procédé selon la revendication 6, caractérisé en ce que les couches de silicium polycristallin ( 3, 5) sont dopées à l'arsenic. 9 Procédé selon la revendication 7 ou 8, caractérisé en ce que les régions de "source" et de "drain" comprennent des régions de type N.