Brevet FR2539572A1 — publié le 19840720

La présente invention concerne un analyseur destiné à un récepteur de signalisation par code rnultifréquence, travaillant sur des impulsions codées, qui est un élément constitutif de divers récepteurs de code multifréquence prévus pour entre installés dans les centraux téléphoniques recevant la signalisation du type à registre Ri, R2, nO 5 et d'autres signalisations par codes multifréquences en codage par impulsions, conformément à ce qu'exigent les administrations des postes et télécommunications des différents pays. le problème technique résolu par l'invention concerne la reconnaissance correcte et sûre de signaux à deux fréquences sur lesquels est superposé du bruit produit dans la transmission. le nombre de combinaisons de deux fréquences considérées comme porteuses d'informations de registre est de 150 Ces fréquences sont choisies parmi six fréquences de base. On connaît de nombreux types de récepteurs de co- de multifréquence travaillant sur des impulsions codées pour ce type d'application, mais la plupart d'entre eux peuvent être rangés dans trois groupes fondamentaux les récepteurs équipés de filtres passe-bande et sélectifs de haute qualité avec-commande automatique de gain sur le signal d'entrée et un analyseur à seuil. 2. les récepteurs équipés de filtres passe-bande et sélectifs de haute qualité, sans commande automatique de gain sur le signal d'entrée et avec un analyseur à seuil adaptif. 3. les récepteurs avec des filtres sélectifs de haute qualité, sans commande automatique de gain sur le signal d'entrée des filtres passe-bande, mais équipés d'un analyseur complexe de type analogique ou numérique, analysant tous les signaux reçus et déterminant le code reçu sur la base dé cri tères d'amplitude et de temps. les inconvénients des premier et second types de récepteurs consistent dans la nécessité d'employer des fil tres coûteux de haute qualité, tandis que les récepteurs du troisième type exigent un analyseur complexe et très complet des signaux reçus. l'invention a pour but de procurer un tel analyseur pour des récepteurs de code multifréquence travaillant sur des impulsions codées qui permette de construire diverses versions de récepteurs de code multifréquence avec les caractéristiques exigées, et qui permette en outre - de construire des récepteurs de code multifréquence travaillant sur des impulsions codées ne comportant pas de commande automatique de gain sur le signal d'entrée et de filtre passe-bande, et - de construire un analyseur commandé par microprocesseur. la nouveauté de l'invention réside dans la combinaison des propriétés des récepteurs connus des second et troisième types, permettant ainsi d'obtenir les paramètres exigés avec des filtres sélectifs, sans filtre passe-bande, et avec un analyseur à seuil adaptatif numérique simple, comprenant seulement un convertisseur numérique-analogique. L'invention sera mieux comprise à la lecture de la description détaillée qui va suivre d'un exemple de réalisation et en se référant aux dessins annexés sur lesquels: la figure 1 est un schéma synoptique de 1' analy- seur pour un récepteur de code multifréquence travaillant sur des impulsions codées, et la figure 2 est un schéma du circuit de 1' analy- seur pour un récepteur de code multifréquence travaillant sur des impulsions codées. La ligne R attaque l'entrée de l'unité de filtre B1 qui est connectée au comparateur B2 par le bus de fréquence FR. le comparateur B2 est connecté en parallèle, par le bus GO, avec l'un té logique de commande 33 et le décodeur B5.L'unité logique dé commande B3 et le convertisseur numérique-analogique B4 sont connectés par le bus numérique D0. la ligne KOMP part du convertisseur numérique-analogi que B4 en direction du comparateur 32. le décodeur 35 est connecté en parallèle, par le bus KO, sir le corateur numérique 36 et le registre de code de sortie B7, qui reçoit deux lignes parallèles ER et VP provenant du temporisateur B8. le registre de sortie B7 comporte des bornes de sortie SI, S?, S3 et S4 sur lesquelles le code binaire final est généré, et la borne S0 qui indique la présence du code nouvellement généré. Deux lignes parallèles désignées par NI et DVA partent de l'unité logique de commande B3 en direction du temporisateur Bô, tandis que la ligne EN connecte ce dernier au comparateur numérique B6, comme le montre la figure 1. En plus des circuits décrits, il est possible de réaliser une version spéciale dans laquelle le comparateur 32 est en outre connecté au registre de sortie de réponses de filtres,39, qui est lui-m8me directement connecté à la ligne VP, comme il est représenté en pointillés sur la figure 1. L'analyseur pour le récepteur de code multifréquence travaillant sur des impulsions codées contient le comparateur 32* avec six bornes d'entrée connectées à six sorties de filtre. le comparateur compare tous les signaux de sortie de filtre (en principe, il compare les signaux d'enveloppe enregistrés des réponses du filtre) avec le signal EOMP généré à la sortie du convertisseur numériqueanalogique B4, qui est er principe un analyseur à seuil adaptatif.L'unité logique de commande 33 este l'étant des comparateurs en ce qui concerne le seuil en continu, fixé à l'avance, du signal SOMA. En fonction des réponses résultantes aux sorties des six comparateurs, l'unité logique de commande, fonctionnant conformément aux règles du procedé d'approximations successives, agit sur le seuil fixé du signal KOMP, jusqu'à ce que le signal ayant l'amplitude la plus élevée ait été reconnu Âprès la reconnaissance du signal mentionné, l'unité logique de commande 33 abaisse de 12 dB le seuil fixé à l'avance et, en fonction de la réEonse reçue, elle place la sortie DVA de l'unité logitle de commande dans l'état logique un si le ocde reçu contient seulement deux signaux et si le rés-ltat de la reconnaissance est le meme dans trois séquences successives. En parallèle par rapport à l'unité logique de commande, les signaux de sortie des comparateurs sont dirigés par le bus GO vers le décodeur ES, dans lequel l'état des comparateurs est transformé en un enregistrement binaire du nombre reçu. L'enregistrement binaire est en outre transmis en parallèle par le bus KO vers le comparateur numérique B6 et vers l'entrée du registre de code de sortie B7. L'unité 36 a pour fonction de comparer les signaux décodés reçus dans trois séquences de reconnaissance successives. Si les trois reconnaissances donnent toutes le m- me résultat, le signal de sortie du comparateur numérique 36 est placé à l'état logique un, et il est en outre transmis par la ligne EN au temporisateur 38. Lorsque l'indication du code de fréquence du type "deux parmi six" (2/6) qui est reçu est transmise par la ligne DVA au temporisateur B8, la condition de déclenchement de l'intervalle de temps de commande de 20 ms est remplie. A la suite de cet intervalle de commande et si le code reçu est toujours présent, c'est-à-dire si la ligne NI est à l'état logique zéro, le signal de sortie du temporisateur B8 est placé à l'état logique un, pour entre transmis par la ligne VP au registre de code de sortie B7. Ceci satisfait la condition de transmis- sion vers le registre de sortie B7, et l'enregistrement codé du signal d'entrée sur la ligne R est obtenu sur les bornes de sortie S1, 52, 53 et 54 du registre de sortie. Simultané-- ment, la borne S0, dont la fonction est d'indiquer le code valide nouvellement obtenu, est placée à l'état logique un. Si le code reçu sur la borne de sortie de l'unité logique de commande 33 et sur la ligne DVA après l'écoulement d'un intervalle de commande de 2 ms n'est plus présent, le cycle de reconnaissance triple est répété et les données contenues dans le registre de code de sortie 37 dere-czent inchengées. Dans le cas d'une interruption de réception du code déjà enregistré dans le registre de code de sortie B7, l'état du signal sur la ligne NI est changé en un état logique un, ce qui a pour effet de déclencher un interval]e de temps de commande de 15 ms. Si l'interruption dure moins de 15 ms, l'état du registre de sortie B7 demeure inchangé. Si l'interruption est plus longue que l'intervalle de commande de relachement, le temporisateur B8 réagit en plaçant un état logique un sur la ligne BR, ce qui efface le contenu du registre de sortie B7. Dans ce cas, un état logique zéro apparatt sur la borne S0. Dans la solution correspondant à une variante spéciale, l'état des filtres de sortie est transmis sous forme non codée au registre de sortie de réponses de filtres B9. Dans ce cas, le contrôle du code 2/6 peut être sauté, ce qui permet la reconnaissance et la réception automatiques de n'importe quelle combinaison de fréquences dans la gamme N/6 (Nmag = 6) sur la ligne DIVA. le signal de sortie du registre B5 dépend de la présence d'un état logique un sur la ligne VP. L'analyseur pour un récepteur de code multifréquence travaillant sur des impulsions codées peut être divisé en neuf unités qu'on peut considérer comme des éléments bien connus. B1 est une unité constituée par six filtres sélectifs accordés sur les fréquences de la signalisation de type R2, et par six détecteurs à double alternance. Cette unité comporte l'entrée R et six sorties (F0... F5). L'unité de filtre B1 reçoit par l'entrée R des signaux de ligne de la signalisation R2 et elle génère sur les bornes de sortie F0 ... F5 des signaux à courant continu proportionnels à l'amplitude du signal individuel reçu sé lectivemento L'unité B2 comporte six comparateurs. Elle est connectée par six bornes d'entrée aux bornes rie ortie des filtres, de façon à accomplir la comparaison du niveau d'un signal reçu ind viduellement avec le niveau du signal EOtCP. On obtient sur les six bornes de sortie GO, G1, G2, G3, G4 et G5 le résultat de la comparaison des entrées F0 - F5 avec le signal d'entrée EOMP. B3 est une unité logique de supervision qui commande séquentiellement l'ensemble des circuits. Elle comporte six entrées GO - G5 et dix sorties D1 - D8, NI et DVA. La sortie NI prend l'état logique na ("1") quand il nty a aucun état logique un ("1") sur les bornes d'entrée GO - G5. la sortie DVA prend l'état logique un ("1") quand il y a deux entrées (GO - GS) ayant l'état logique un. Conformément au procédé d'approximations successives, les valeurs codées en binaire des différents niveaux de référence sont placées sur les huit sorties D1 - D8, par rapport auxquelles on accomplit la détection des signaux d'entrée présents (F0 ... F5) et la détermination de lueur amplitude relative. 34 est un convertisseur numérique-analogique. Il comporte huit entrées pour la réception d'un mot de huit bits et une sortie analogique SOMP. B5 est un décodeur. Il comporte six entrées GO G5 et quatre sorties KI - K4 sur lesquelles on obtient le code binaire du signal reçu, après chaque reconnaissance effective de la signalisation0 B6 est un comparateur. Il comporte quatre entrées Xl - K4 et une sortie ENAX. Il effectue la comparaison du dernier code reçu avec le précédent, dans le but de détecter un changement de code. 37 est un registre de code de sortie avec cinq entrées Xl - K4 et VP et cinq sorties 50, S1, S2, 53, S40 le dernier code reçu est enregistré dans le registre de réception à condition qu'il contienne deux signaux d'entrée parmi les six, ayant une amplitude et une durée correspondantes, et à condition qu'il soit reconnu code correct par l'unité logique de supervision pendant trois séquences successives. le signal sur la ligne VP dé1cend de l'état des sorties NI et DVA de l'unité logique de supervision, de l'état de la ligne de soertie EN du comparateur numérique et des retards que génère le temporisateur B8. 38 est un temporisateur qui fonctionne d'une manière telle que son signal de sortie appliqué à la ligne VP dépende de l'état des lignes d'entrée EN, NI et DVA. la pré sence de l'état logique un ("1") sur les lignes d'entrées EN et DVA déclenche l'intervalle de temps de reconnaissance de 20 ms. Un état logique un ("1") sur la ligne d'entrée NI déclenche l'intervalle de temps de commande de 15 ms. Les commandes relatives au temps de relâchement sont destinées à la détection de la stabilité des signaux reconnus. B9 est un registre de sortie de réponses des filtres. les réponses des filtres en courant continu sont enregistrées par l'intermédiaire du bus GO et si un signal est présent sur la ligne VP, ces réponses sont dirigées Vers les bornes de sortie RO, RI, R2, R3, R4, R5. Dans l'exemple de mode de réalisation de l'analyseur pour un récepteur de code multifréquence travaillant sur des impulsions codées (voir la figure 2), la borne VH est connectée par la résistance U1 à l'entrée négative I1 de l'amplificateur opérationnel IC1, et cette entrée est ellememe connectée par la résistance U2 à la sortie I3 de l'amplificateur IC1, tandis que l'entrée positive I2 est connectée à la masse la sortie 13 est connectée en parallèle à six filtres sélectifs H1 09 ... H6, et leurs sorties sont con- nectées par l'intermédiaire des redresseurs à double alternance PU1 o.. PU6 aux entrées négatives I4 . I9 des amplificateurs opérationnels 1C2, IC3 ... IC7, tandis que les entrées positives I10, I1îo I15 sont connectés au point commun et ce dernier est connecté à la sortie I27 de l'amplificateur opérationnel IC9. les sotties I16 ... 121 de l'amplificateur sont connectées en parallèle au processeur d'analyseur PA qui comporte huit sorties P1 ...P8 qui sont directement connectées à huit entrées du comrertisseur numérique-analogique PR. la sortie P9 du convertisseur PR est connectée à l'entrée négative I22 de l'amplificateur 1C8, tandis que l'entrée positive I23 est mise à la masse. la résistance U3 connecte l'entrée I22 à la sortie 124, et cet- te dernière est connectée par la résistance U4 à l'entrée négative I25 de l'amplificateur IC9. L'entrée positive I26 est connectée à la masse, tandis que l'entrée négative I25 est connectée à la sortie I27 de l'amplificateur IC9, par l'intermédiaire des résistances U5 et U6 en série. L'analyseur commandé par processeur, PA, comporte cinq bornes de sortie, et quatre d'entre elles IZ1, IZ2, IZ3 et IZ4 portent l'information codée, tandis que la cinquième indique la présence du nouveau code valide, Il va de soi que de nombreuses modifications peuvent eAtre apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVEiTI CATI ON Analyseur pour un récepteur; de ccde multifréquence travaillant sur des impulsions codées, carcéri.sé en ce qu'une ligne (R) attaque une unité de filtre (Rfl ) connectée à un comparateur (B2) par l'intermédiaire d'un bus de fréquence (FR), le comparateur (B2) est connecté en parallèle par un bus (GO) à une unité logique de supervision (B3) et à un décodeur (B5), l'unité logique de supervision (B3) et un convertisseur numérique - analogique (B4) sont connectés par un bus numérique (DO) de façon qu'une ligne (KOMP) partant du convertisseur numérique - analogique (34) soit dirigée vers le comparateur (32), le décodeur (B5) est connecté en parallèle par un bus (K0) à un comparateur numérique (B6) et à un registre de code de sortie (B7) vers lequel sont dirigées deux lignes parallèles (BR et VP) provenant d'un temporisateur (B8), le registre de code de sortie (B7) comporte cinq bornes de sortie (SO, S1, S2, S3 et 54), deux lignes parallèles (NI et DVA) provenant de l'unité logique de supervision (B3) sont dirigées vers le temporisateur (B8) et une ligne (EN) provenant du comparateur numérique (36) est dirigée vers le temporisateur (B8).