Brevet FR2536552A1 — publié le 19840525

La présente invention concerne un dispositif permet- tant de produire un niveau de tension de seuil logique de commutation, ou un multiple de celui-ci, sur une entrée ou une sortie d'un circuit numérique. La tension de seuil logique de commutation, soit Vt, d'un circuit numérique est une valeur telle que tlapplication d'une tension plus petite que Vt a une entrée du circuit: um 6 rique est interprétée comme celle d'un niveau " O " logique et l'application drune. tension plus grande est interprétée comme celle d'un niveau "l'" lo- gique A titre d'exemple, le niveau logique de tension de seuil V d'un circuit numérique, comme un microprocesseur, est spécifié de manière indicative par le fabricant comme se trouvant entre 0,8 V et 2,0 V Classiquement, le niveau de tension de seuil du micro- processeur n'est pas specifié, ni vérifié, par le fabricant de façon plus précise Par conséquent, il n'a pas été possible-jusqu'ici d'employer directement des circuits numériques pour établir des comparaisons d'amplitude entre'une tension analogique et une tension de référence. Au contraire, lorsqu'un circuit numérique ou un microprocesseur est amené a prendre une décision logique sur la base cbs résultats de la comparaison d'une tension analogique avec, un niveau de référence, la comparaison est jusqu'ici établie au moyer: d'un comparateur analogique La tension analogique et la tensionr dce; référence sont appliquées au comparateur de façon qu'il se produise à la sortie du comparateur un niveau " 1 " logique ou un nivea u, " O ": logique Le signal de sortie du comparateur est ensuite app Iique & l'entrée du circuit numérique. Une particularité de l'inventï:Q consiste en la possibilité de produire, avec précision, le niveau de temsaen de seuil logique Vt en un point d'entrée ou de sortie dum tcircuit numérique, par exemple un microprocesseur, en l'absence dû toute connaissance préalable de la valeur de cette tension Une feas obtenue, cette tension Vt, elle peut ensuite être utilisée comme tension de polarisation dans un dispositif comparateur numérique. Un microprocesseur, ou un autre circuit numé- rique, vérifie de manibre récurrente l'état de commutation logique d'une entrée et, sur la base de cette vérification, commute l'état d'une sortie en l'état qui est opposé à celui de l'entrée La tension présente sur la sortie est renvoyée à l'entrée pour produire à l'entrée une tension représentative de la valeur moyenne de la tension présente sur la sortie Le fait de procédé de manière récurrente à une véri- fication de la tension présente sur l'entrée et à une commutation de la tension présente sur la sortie conduit à la création, sur la sortie, drune tension possédant comme valeur moyenne un multiple du niveau de tension de seuil logique Vt. La description suivante, conçue à titre d'il- lustratîon de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 représente un dispositifconnu comportant un inverseur mis en court-circuit qui polarise un point d'entrée ou de sortie d'un réseau numérique sur une tension égale au niveau de tension de seuil logique de commutation qui est associé au réseau; la figure l A illustre l'emploi d'un atténuateur résistant qui atténue la tension analogique d'entrée jus- qu'au niveau nécessaire pour autoriser la comparaison logique de la tension analogique avec une tension de référence i la figure 2 représente un dispositif à crcuit numérique commandé par microprocesseur constituant un mode de nakstin de l'invention qui compare une tension analogique avec une tension de référence; les figures 3 et 3 A représentent des organigrammes associés au fonctionnement du microprocesseur de la figure 2; 3 OE,à la figure 4 représente un autre circuit numérique constituant un mode de réalisation de l'invention qui compare une tension analogique avec une tension de référence; et la figure 5 représente un dispositif numé- rique de réglage d'accord de fréquence commandé par microprocesseur qui autorise le fonctionnement d'un discriminateur de réglage d'accord de fréquence fin automatique par le moyen d'une comparaison obtenue numériquement quise produit, selon un aspect de l'invention aux entrées du microprocesseur. Dans la technique antérieure, on sait pro- duire une tension égale au niveau de seuil logique Vt au moyen d'un dispositif comportant un inverseur mis en court-circuit Ce disposi- tif peut alors être utilisé comme comparateur numérique d'un signal de courant alternatif (CA), à savoir un signal ne comportant pas de composante de courant continu (CC) Comme cela est illustré sur la figure 1, la borne d'entrée d'un inverseur 22 est connectée à une entrée 21 faisant fonction d'interface entre un circuit numérique et un circuit analogique Le circuit numérique comprend l'inverseur 22 et une porte logique 24 connectée à d'autres éléments non représentés sur la figure 1, ces autres éléments n'étant pas nécessaires dans le cadre de cette discussion Pour produire le niveau de tension de seuil logique de commutation V du circuit numérique de la figure 1, la borne de sortie de l'inverseur 22 est court-circuitée sur la borne d'entrée par l'intermédiaire d'une ligne conductrice 23 L'état sti- tionnaire de l'inverseur 22 est tel que, lorsqu'aucun signal d'entrée analogique n'est appliqué à l'entrée 21, la tension présente sur l'entrée de l'inverseur 22 est égale à la tension de seuil logique de commutation Vt. On suppose alors que l'on souhaite produire, sur une borne 29 du circuut numérique, un signal d'horloge 25 qui est synchronisé avec un signal analogique externe, par exemple le signal v i sinusoïdal CA, qui est représenté sur la figure 1 par la forme d'onde 26 La tension v est superposée, à titre d'exemple, à un niveau de tension continu VCC Le signal d'entrée analogique total VS qui est créé sur une borne 27 est appliqué à l'entrée 21 par l'inter- médiaire d'un condensateur 28 d'arrêt de courant continu La tension Vin qui se crée sur l'entrée 21 est donc formée de la combinaison du signal v ig et de la tension de polarisation V t L'entrée 21 est couplée à la borne d'entrée de la porte logique 24 La borne de sortie de la porte logique est couplée à la borne 29 Lorsque la tension vsig du signal de courant alternatif se trouve au-dessus du ni-veau de tension nul du courant alternatif (CA), la tension Vin présente sur l'entrée 21 se trouve au-dessus du niveau de tension de seuil logique de commutation Vt. Le signal de sortie de la porte 24 est dans l'état logique haut ou la tension de sortie V test au niveau supérieur de tension VL. out UL' Lorsque le signal v est au-dessous du niveau de tension nul du sig courant alternatif, la tension d'entrée V se trouve au-dessous du niveau de tension de seuil logique de commutation Vt Le signal de sortie de la porte logique 24 est donc dans l'état logique bas, ou au niveaiinférieur de tension VLL De cette manière, un signal d'hor- loge numérique 25 de fréquence f est produit à partir d'un signal sinusoidal d'entrée vsg de même fréquence. Sig Le dispositif comparateur numérique faisant appel a un inverseur mis en court-circuit, qui est représenté sur la figure 1 S neput être utilisé lorsque l'on souhaite obtenir la compa- raison d'un signal de tension analogique avec un niveau de tension de référence non nul de courant continu On suppose par Exemple que la -15 tension d'entrée analogique VS doit être comparée au niveau de cou- rant continu du signal Vc, qui se trouve par exemple à + 10 V et que la comparaison de la tension VS avec un niveau de référence de + 10 V de courant continu doit être faite au moyen du dispositif à circuit atténuateur de la figure l A en vue de la création d'un signal d'hor- loge numérique. Comme précédemment mentionné, le niveau de tension de seuil logique de commutation Vt d'un circuit numérique peut varier de 0,8 a 2,0 V d Oun appareil à un autre On suppose que le signal d'entrée VS de la figure IA est simplement atténué par un rd- seau de résistances 18 et 19, cela est illustré, afin de faire corres- pondre le niveau de comparaison de 10 V avec la tension moyenne, soit IP 4 V, dans une gamme d'incertitude de 1,2 V Alors, les limites de la gamme de tension pour laquelle les comparaisons peuvent valablement Qtre faites au niveau du point 21 sontrespectivement 5,7 et 14 D 3 V L'exis- tence d'une gamme d'incertitude aussi grande pour lea tensions auxquelles la comparaison peut avoir lieu conduit à une situation dans laquelle aucun signal d'horloge numérique n'est produit à la sor- tie de la porte 24 ', c'est-à-dire à la borne 29 %' Une solution moins que satisfaisante au problème de l'obtention d'une comparaison précise reproductible entre une tension analogique et une tension de référence de courant continu serait l'emploi d'une résistance ajustable destinée à atténuer 1 e signal dlentrée VS au titre de compensation de la valeur réelle du niveau de tension de seuil V du circuit numérique particulier utilisé. La dérive de la valeur de tension de seuil Vt après ajustement condui- rait encore a des comparaisons incertaines, Selon un aspect de l'invention, les incertitudes portant sur l'établissement d'une comparaison précise peuvent être évitées si le circuit numérique Iui-mame est configuré de façon à produire à une sortie une tension qui estr u* msltiple du niveau de tension de seuil logique Vt en l'absence de toute connais- sance préalable de la valeur réelle du niveau de tension de seuîI-Vt- Un diviseur de tension résistant peut ensuite atténuer la tension présente sur la sortie de façon a polariser une entrée de comparai- son sur le niveau de tension de seuil logique Vt La tension d'entrée analogique et la tension de référence peuvent alors être additionnées sur l'entrée de comparaison au moyen d'un simple réseau diviseur résistant Lorsque la tension d'entrée dépasse la tension de référence, la tension présente sur l'entrée de comparaison dépasse le niveau de seuil Vt, si bien que l'entrée est dans un état logique " 1 "' et, lorsque la tension d'entrée analogique est inférieure à la tension de référence, la tension présente sur l'entrée de comparaison est inférieure au niveau de seuil, si bien que l'entrée se trouve dans l'état logique " O ". Comme cela est illustré dans lie mde de réalisation de l'invention présenté sur la figure 2, u i- tif de commande numérique 30, matérialisé ici sous forme d"umn micro- processeur, est doté d'une sortie OP, d'une entrée IP et di'ae entrée de capteur SI sur laquelle doit être établie la compartisea entre une tension analogique Vsense et une tension de rdfêrence T f de courant sense ref continu Le circuit numérique, à savoir le microcesmeur 30, utilise- alors les résultats logiques de cette comparaison peur effectuer les opérations telles que décrites à titre d'exemple enx relation avec le dispositif de la figure 5. Le circuit numérique 30 crée, à la sor- tie OP, une tension V Op modulée en largeur d'impulsion, soit une forme d'onde 31, qui commute entre un niveau de tension inférieur V 1 et un niveau de tension supérieur V 2 Dans le mode de réalisation sous forme de microprocesseur du circuit numérique 30, qui est représenté sur la fi- gure 2, la tension 10 p modulée en largeur d'impulsion estprodutepar le moyen d'un logiciel lors de l'exécution d'un sous-programme A présenté dans l'organigramme de la figure 3 décrite ci-après. Un filtre 32 est connecté entre la sortie OP et l'entrée IP Le filtre 32 comprend un diviseur de ten- sian formé de résistances rl et r 2 et d'un condensateur Ca Les résis- tances rl et r 2 ont pour valeurs respectives kr et r La tension Vop est réduite suivant le rapport de division l:(l+k) du diviseur de tension du filtre Cette tension est ensuite filtrée par le condensa- teur C de sorte qu'il est créé sur l'entrée IP une tension continue qui est proportionnelle & la valeur moyenne vg de la tension Vp avg OP modulée en largeur d'impulsion qui est présente à la sortie. Pour obtenir la tension V sur l'entrée IP, le microprocesseur 30 exécute de manière répétée le sous-programme A. bien que ce ne soit pas nécessairement avec un taux de périodicité fixe, pendant l'exécution du programme principal Comme cela est indiqué sur l'organigramme de la figure 3, le sous-programme A est inséré en tout point d'arrêt convenable de la boucle L du programme principal qui est utilisé pour traiter l'information captée et d'autres données Apres l'exécution du sous- programme A, il y a retour à la boucle L pour la poursuite de llexécution du reste du programme principal. Pour produire la tension de seuil lo- gique: de cammutation Vtà l'entrée IP, le microprocesseur 30 vérifie au interroge V'entrée IP au moyen d'un circuit d'interface IF, re- prselté de manière générale sur la figure 2 sous forme d'un disposi- tif à transistors à effets de champ montéSen source commune Lors du premier appel du sous-programme A, celui-ci détermine si l'entrée se trouve dans l'état haut, ou état logique " 1 ", ou dans l'état bas, ou état logique " O " Cette détermination s'effectue sur la base du fait que la tension réelle V Ip se trouve au-dessous ou au-dessous de la tension de seuil Vt. S'il est déterminé que l'entrée IP est dans l'état logique haut, alors le sous-programme A commute la sortie 3 $ dans l'état logique bas S'il est déterminé que l'entrée est dans l'état logique bas, alors le sousprogramme A commute la sortie dans l'état logique haut Une fois ces instructions exécutées, il est effec- tué une sortie du sous-programme A, et les instructions du reste du programme principal sont exécutéeso L L'exécution récurrente du sous-pro- gramme A, selon l'organigramme de la figure 3, conduit a une situa- tion de contre-réaction dans laquelle la tension de sortie V Op est OP, ramenée sur l'entrée IP de façon a donner une tension V Ip &gale au niveau de tension logique de commutation Vt L'exécution récurrente du sous-programme A fait que la tension présente sur l'entrée IP converge vers le niveau de tension de seuil logique de commutation Vt puisque le sous-programme fait que le coefficient d'utilisation de la tension V Op modulée en largeur d'impulsion qui est présente à la sortie varie de façon à produire une tension de sortie moyenne Vavg qui est un multiples d'ordre k+l, du niveau de tension Vtp comme cela est déterminé par le rapport de division l:(k+l) des résistances rl et r 2. Si la tension présente sur l'entrée IP s'écarte de la tension de seuil Vg au-delà de limites précises de tolérance, l'exécution du sous-programme A fait que la tension VP présente sur la sortie prend l'état logique, haut ou bas, a savoir le niveau de tension V 1 ou V 2, qui s'oppose a cet écart Cette ten- dance à prendre le contzepied de l'écart produit la modulation voulue des impulsions Vop qui est nécessaire pour maintenir la valeur moyenne de la tension Vop à un multiple du niveau de tension de seuil Vt. Alors que le coefficient d'utilisation de la tension V Op est déterminé par le niveau de tension de seuil réel Vtet par le rapport de division du filtre 32, le taux de répétition ou période d'un cycle de la tension V Op moduleéeen largeur d'impulsion est déterminé par la constante de temps RC du filtre 32, par la fréi quence d'exécution du sous-programme A et par les tolérances du dia- positif qui sont déterminées par des facteurs tels que la précision des valeurs des-composants du filtre et par d'autres fracteurs ana- logues, par exemple le bruit électrique. Comme cela a été précédemment indi 5 ué, le sous-programme A représenté sur l'organigramme de la figure 3 ne doit pas tre exécuté avec un taux de répétition strictement périodique. Le programme doit effeotuer sa fonction suffisamment souvent pour que le filtre passe-bas 32 filtre la tension V Ip dans les limites de tolérance voulues pour la valeur produite Vt. Lorsque la tension présente au point OP est un multiple du niveau de tension de seuil logique, on peut utiliser le circuit numérique 30 comme comparateur d'une tension analogique avec une tension de référence Vref de courant continu L'entrée de comparai- son SI à laquelle la comparaison logique est à faire doit d'abord être polarisée sur le niveau de tension de seuil logique de commutation V. Pour réaliser cette polarisation, un réseau d'addition résistant compre- nant des résistances r 3, r 4 et r 5 entre la sortie OP et I'entrée de comparaison SI Un condensateur de filtrage Cb est connecté à l'entrée SI de façon à produire une tension continue filtrée Grâce à un pros portionnement convenable des résistances r 3 à r 5 entre lles et visà- vis des résistances rl et r 2, la tension V Op est réduite dans le rap- port de division de tension I:(k+l) qui est fixé par les résistances rl et r 2 de division de tension De cette manière, la tension Vvg ayant la valeur moyenne de la tension Vop modulée en largeur d'impul- sion est également amenée de la valeur (k+l) Vt présente sur la sor- tie OP à la valeur Vt présente sur l'entrée S Io La polarisation de l'entrée de comparaison SI sur le niveau de tension de seuil logique de coamutation Vt est donc réalisée - La tension vsense d'entrée de capteur sense qui est produite sur une borne 33 et la tension de référence de comparaison de courant continu d'amplitude V ref qui est produite sur. une borne 34 sont appliquées à la borne d'entrée de comparaison SI par l'intermédiaire respectif des résistances r 4 et r 5 du réseau d'addition r 3 à r 5 Les tensions v et Vref sont réduites dans senseet Vfsnréutsds le rapport l:(k+l) Ainsip la tension combinée présente sur l'entrée de capteur SI est - V Si = l(Vsense Vref)/(k±l)l 4 Vt Lorsque la tension analogique de cap- teur vsense est au-dessus de la tension de référence Vref l'inter- rogation effectuée par le microprocesseur 30 relativement à l'état de commutation logique de l'entrée de comparaison SI, au moyen du cir- cuit d'interface IF, reçoit comme réponse que l'entrée se trouve dans l'état logique haut et, lorsque la tension analogique de capteur vense est au-dessous de la tension de référence Vref, l'interrogation reçoit en réponse que l'entrée SI se trouve dans l'autre état de commutation, c'est-2-dire l'état logique bas. On notera que, au moyen du dispositif de l'invention présenté sur la figure 2, un circuit numérique, a sa- voir le microprocesseur 30, effectue une comparaison entre une tension analogique et une tension de référence de courant continu et produit une détermination logique sans qu'il soit besoin de faire appel a des comparateurs analogiques ou a des amplificateurs prationnels et an l'absence de toute connaissance préalable du niveau relt de tension de seuil logique de commutation Vt. Une fois que la détermination logique a été obtenue par la comparaison effectuée au niveau de l'entrée SI, le microprocesseur traite l'information de la manière indiquée sur les organigrammes des figures 3 et 3 A dans le cas général En tout point convenable du programme principal> avant l'exécution du pro- gramme A ou bien, comme cela est indiqué sur la figure 3, après l'ex'- cution du sous-programme A, le programme principal exécute un sous- programme B qui traite l'information résultant de la-comparaiaon de vaense avec une tension de référence Vref de courant continu. L'algorithme du sous-programme B est le suivant A l'appel du sousprogramme B, le microprocesseur reçoit l'instruction de fournir l'état logique de l'entrée de comparaison SI. L'état de l'entrée SI subit alors une interrogation ou une véitfation Si l'état logique d'entrée est l'état haut, ou état logique ';"}^ l'instruction appelée X est alors exécutée, Si l'entrée S se Atrouve dans l'état bas, ou état logique " O ", l'instruction apprisle Y est alors exécutée en vue d'une opération différente de l'i"stznt 1 X. Il est ensuite effectué une sortie du sous-programme: puîis le reste du programme principal est exécuté. La figure 4 illustre un dispositif de commande numérique 530 constituent un mode de réalisation de l'inven- tion n'utilisant pas de microprocesseur Les articles des figures 2 et 4 qui sont désignés par les mêmes références fonctionnent de manière identique ou représentent des quantités ou des 61 lments identiques. Pour polariser l'entrée IP de la figure 4 sur le aniveau de tension de seuil logique de commutation V g l'état de commutation logique de l'entrée est vérifié de mesnitre récurrente par une porte 513 et la partie d'entrée C, Dd'une bascule de donnée 512 L'entrée de la porte 513 est connectée à l'entrée IP et sa sortie est connectée à la borne d'entrée D de la bascule 512 Si la tension présente sur l'entrée IP est supérieure au niveau de tension de seuil logique Vt, un niveau logique " 1 " est délivré à la borne d'entrée D de la bas- , cule 512 Si la tension présente sur l'entrée IP est inférieure au niveau de tension de seuil logique Vt, un niveau logique "O" est délivré à la borne d'entrée D. La borne de sortie Q de la bas- cule 512 est connectée à une sortie OP du dispositif de commande 530. Pour permettre la vérification récurrente de l 'état logique IP, une horloge 11 fournit une impulsion d'horloge à la borne C de la bas- cule 512 k chaque impulsion d'horloge, le signal de la sortie Q sers fonction de l'état de commutation logique de l'entrée IP et, par conséquent, de la tension, qui y est présente. Si l'entrée IP est dans un état logique " 1 " c'est dire si la tension présente sur l'entrée IP est supérieure au niveau de tension de seuil logique Vt, la sortie Q est dans L'état bas, ou l'état logique " O " Si l'entrée IF est dans un état logique " O ", la sortie Q est dans l'état logique " 1 " La tension Vo est renvoyée à l'entrée IP par l'intermédiaire du filtre 32, de cette maniàre, il est produit sur la sortie OP une tension Vop modulée en largeur d'impulsion, a savoir une forme d'onde 531, pos- sedant une valeur moyenne qui est un multiple, d'ordre k+l, du niveau de tension de seuil logique Vt. Pour permettre une comparaison logique entre la tension v 5 et la tension de référence d'ampli- sense tude Vref l'entrée de capteur SI est polarisée sur le niveau de tension Vt par couplage de la sortie OP sur l'entrée SI via la résis- tance r 3 d'un réseau atténuateur r 3 à r 5 Par une sélection appropriée des valeurs des résistances du réseau atténuateur, la tension V O p est divisée de façon à produire sur l'entrée SI une tension de courant continu ayant l'amplitude Vt après filtrage par le condensateur C. De cette manière, la tension de capteur Vsense est comparée à une tension de référence d'amplitude Vref et il est produit un niveau logique "'1 " sur la sortie de la porte 514 lorsque la tension Vsense est supérieure à la tension de référence V refet un niveau logique " O " lorsque la tension v ense est inférieure à la tension de référence Vref, Le résultat de cette comparaison logique est ensuite utilisé par une section du dispositif de commande 530, représentée dans son ensemble sur la figure 4 par un bloc logique 515 qui saura pro- duire une opération logique s'appuyant sur les rà uitats de la compa- raison effectuée au niveau de l'entrée SI. La figure 5 représente un mode de réalisaton de l'invention appliqué au réglage d'accord de fréquence fin attama- tique d'un récepteur de télévision Sur la figure 5 $ le signal de haute fréquence de télévision correspondant à un canal transportant une information d 9 image et de son modulé-sur un signal porteur est sélectionné par un étage de haute fréquence 35 Le signal de sortie de l'étage de haute fréquence 35 est appliqué à un étage mélangeur ou convertisseur de fréquence 36 qui mélange les signaux de haute fréquence sélectionnés par l'étage de haute fréquence 35 avec un signal d'oscillateur local produit par un oscillateur local 41 afin de transformer l'information contenue dans le signal de haute fré- quence en un signal de fréquence intermédiaire modulé Le signal de fréquence intermédiaire est amplifié par un amplificateur de fré- quence intermédiaire 37 Le signal de sortie de l'amplificateur de fréquence intermédiaire 37 est appliqué à diverses lignes de signaux 51 à 54 en vue du traitement effectué par d'autres étages du récep- teur de télévision, à savoir les étages traitant le sons l'image, la synchronisation et la commande automatique de gain. Le signal de sortie de l'amplificateur de fréquence intermédiaire 37 est également appliqué via une ligne 55 à un circuit discriminateur de réglage d'accord de fréouence fin auto- matique classique 38 afin qu'il soit produit sur une ligne 40 la tension d'accord fin automatique VAFT, représentéepar la courbe 39 sur la figure 5 La tension V Ar T est utilisée de la manière ci-après indiquée pour effectuer le réglage d'accord de fréquence fin automa- tique sur la fréquence intermédiaire de porteuse image, ayant nomina- lement une fréquence fo' L'étage de haute fréquence 35 et l'oscilla- teur local 41 sont commandés par une boucle 50 de verrouillage de phase faisant fonction de synthétiseur de fréquence La boucle de verrouillage de phase 50 faisant fonction de synthétiseur de fré- quence est commandée en ce q ui concerne la sélection des canaux' et le réglage d'accord de fréquence fin automatique par un microproces- seur 130 La marche de la boucle de verrouillage 50 et les fonctions de programmation, de commande et de prise de décision du micro- processeur 130 sont bien connues et sont, par exemple, décrites dans l'article "A Microcomputer Controlled Frequency Synthesizer for TV", de T Rzeszewski, et al o IEEE Transactions on Consumer Electronics, Vol, CE-24, N 9 2 mai 1978, pages 145-153 et dans le brevet des Etats-Unis d'Amérique n 4 302 778. La boucle de verrouillage de phase 50 comporte un oscillateur à quartz 57 qui produit un signal de fréquence de réfé- rence stable, Le signal de sortie de l'oscillateur a quartz 57 est ramené à une fréquence de référence inférieure par un diviseur de référence 58, puis est appliqué à une des entrées d'un comparateur de phase 59. Le signal d'oscillateur local, soit un signal VIF (très haute fréquence) empruntant une ligne VY, soit un signal URP (ultra-haute fréquence) empruntant une ligne U selon la bande choisie, est appliqué à un compteur rapide de division 42 en vue deune di- vi Lsion de fréquence fixe puis à un diviseur d'oscillateur local pro- gra thle 56 qui produit la division de fréquence restante demandée par le comparateur de phase 59 pour la comparaison du signal d Voscil- lateur local divisé avec le signal de référence divisé Lorsque le signal divisé venant de l'oscil- lateur local 41 a une fréquence égale a celle du signal divisé venant de l'oscillateur a quartz 57, le signal de sortie du comparateur de phase 59 est nul, si l'on néglige les effets d'erreur de phase sta- tique Lorsque les deux signaux divisés ont des fréquences inégales, un signal de sortie dgerreur d'impulsion variable est produit par l I compareteur de phase 59, lequel signal est ensuite envoyé à un filtre p a sse-bas 4 4 et est appliqué comme tension d'accord de fréquence à l'oscillateur local 41 pour faire varier la fréquence d'oscillateur local de manière a rendre égaux les deux signaux divisés. Le comparateur 43 faisant fonction de synthétiseur de fréquence est commandé par des signaux numériques apparaissant sur une ligne 61 en provenance du microprocesseur 130. Le microprocesseur 130 reçoit, via une ligne de donnée 64, des signaux d'entrée de capteur, par exemple des signaux de synchronisa- tion verticale, des signaux de commande automatique de gain et des signaux venant des détecteurs de porteuses image et son Tous ces signaux sont produits dans un bloc 47 Les signaux d'ettrée informent le microprocesseur de la présence d'un signal porteur En réponse, le microprocesseur 130 commande le dispositif d'accord synthétiseur de fréquence de façon à produire un accord de fréquence précis avec la porteuse. Une information de sélection de numéro de canal est fournie au microprocesseur par un sélecteur de canal 48 via une ligne de données 62 Le microprocesseur 130 fournit ensuite l'information de numéro de canal via une ligne de donnée 63 à une unité d'affichage 46 du récepteur de télévision. Pour obtenir l'accord sur le canal choisi, le microprocesseur 130 commande le comparateur synthétiseur de fré- quence 43 de façon a amener la fréquence de l'oscillateur local 41 sur celle du canal choisi On obtient ce résultat en modffiant la valeur de comptage du diviseur d'oscillateur local 56 ou la va Leur de comptage du diviseur de référence 58, ou bien les valeurs dfe comptage des deux diviseurs. En raison de facteurs tels qu'u decaïlage de fréquence de la porteuse haute fréquence pouvant sure I-ir srque la source du signal de haute fréquence -est un dispositif de télévision à câble, il est effectué une fonction de réglage d:'a:mcerd de fréquence fin automatique A cet effet, le microprocesseur 13 O en réponse & une information fournie par un dispositif 60 comparater de réglage fin automatique constituant un mode de réalisation de l'invention, fait varier de petits incréments la valeur de comptage du diviseur appro- prié afin de permettre la production d'un signal ayant une fréquence- intermédiaire sensiblement égale à celle de la fréquence intermédiaire nominale 'fo. Pour réaliser le réglage d'accord de fréquence fin automatique, le microproceseeur 130 doit déterminer, à partir de l'information contenue dans la tension v AFT si l'oscillateur local 41 est ou non accordé sur une étroite bande de fréquence du signal de haute fréquence entrant choisi Cet accord précis est indiqué par le fait que la tension VAFT est accordée sur une étroite gamme de fréquence 1 IF entourant la fréquence intermédiaire nominale foo Le microprocesseur 130, doit également déterminer le sens de réglage d'accord de l'oscillateur local 41 permettant d'accorder l'oscil- latzur local sur la fréquence exacte de la porteuse du canal choisi. Pour réaliser de semblables déterminam tiansy le microprocesseur 130 effectue, à chacune de trois entrées de capteur AFTI à AFT 3 une comparaison entre la tension analogique VAFT et leune appropriée de trois tensions de référence possédant les amplitudes respectives V v, V% La tension V représente la tension A.' dy B B de l'extrémité inférieure de la gamma de fréquence %f, la tension VA représente la tension de l'extrémité supérieure de la gamme de fré- quence, la tension Vd représentea'a tension de la fréquence inter- médiaire nominale fo O toutes ces fréquences étant indiquées sur la courbe 39. Pour permettre la comparaison entre la tension analogique VAFT 1 et une tension de référence de courant continu, chacune des entrées AFT 1 & AFT 3 est polarisée sur le niveau de tension de seuil logique de commutation V du microprocesseur 130. Pour produire la tension de seuil logique Vt, une sortie, OP du micro- processeur 130 est connectée à une entrée IP via une résistance rl Z 5 d'un réseau diviseur de tension contenant des résistances rl et r 2. Un codensateur de filtrage C 8 est connecté à l'orifice d'entrée IF. Four produire le niveau de tension de seuil logique Vt sur la borne 17 ? et pour produire un multiple de ce niveau sur la sortie OP, le microprocesseur 130 est programmé au moyen d'un sous-programme tel que le sous-programme A correspondant à l'organigramme de la figure 3 Le sousprogramme A peut être inséré en tout point du programme principal commandant le microprocesseur 130, dans la mesure o le programme principal revient à ce point de manière récurrente Sile programme pr- cipal utilisé pour réaliser le réglage d'accord de fréquence fin automa- tique est identique à celui correspondant à l'organigramme décrit dans l'article de Rzeszewski, on trouvera alors un point convenable pour insérer le sous-programme A immédiatement après la confluence des trois boucles L 1 à L 3 de 1 e figure 8 de cet article. Pour polariser les entrées de comparaison AFT 1 à AFT 3 sur le niveau de tunsion de seuil logique de commutation Vte on couple la sortie OP sur chacune des trois entrées de comparai- son au moyen de l'une respective des trois résistances tl Re 3 d'un réseau d'addition résistant comprenant des résistances ?R 1 à Rt 3 o Rdl à Rd 3 " et Rrl a Rr 3 La tension VT est appliquée aux trois AFT entrées de comparaison via l'une respective des résistances Rdl à Rd 3. L'une appropriée des trois tensions de référence de courant continu possédant les aplitudes VA, Vd VB est appliquée à l'une respective des entrées de comparaison par couplage de cette entrée, via l'une respective des résistances Rrl a Rr 3 D a la jonction de deux résis- tances appropriées d'un diviseur de tension comportant les résis- tances RVI -à RV 4 qui est couplé entre mne borne de tension B+ et une borne de tension B-o Des condensateurs de filtrage Cbl A Cb 3 ' eont respectivement connectés aux entrées AFT 1 à AFT 3 afin de produire sur ses entrées des tensions continues filtrées o Par un choila approprié des valeurs des résistances du réseau d'addition relativement aux valeurs des résis= tances rl et r 2, les tensions VI à V 3 respectivement produites sur les entrées AFT 1 a AFT 3 sont données par les expressions suivantes: V = Vt + (v AFT VA)/(k + 1) V 2 = Vt (v AFT Vd)/(k + 1) V 3 = Vt + (VAFT V)/(k + 1) Par exemple; si k est choisi égal à 2, alors rl sera égal à 2 xr 2 o La valeur moyenne de la tension présente sur la sortie OP est 3 V o Si-les impédances de sortie de l'étage 38 de réglage d'accord de fréquence automatique et des résistances R Vi, RV 2, Rp V 3 et RV 4 du diviseur de tension de référence sont négligeables, on peut alors choisir toutes les résistances Rtl à Rt 3, Rdl a Rd 3 et Rrî, & Rr 3 de façon qu'elles aient une m$ne valeuro Dans ce cas, la tension *V 1 vaut par exemple: - V V t + (VAFT VA)13 o Pour obtenirt linformation de r 5 glage d'accord de fréquence fin automatique utilisée par le mieroprocesseur pour commander l'accord de fréquence qu'effectue le comparateur s,thâtiseur de fréquence 43, le microprocesseur 130 vérifie les états de commutation logiques des entrées AFT 1 à AFT 3 Pour obtenir l'information de fenêtre de fréquence, le microprocesseur 130 vérifie les états de commutation logiques des entrées AFT 1 et AFT 3. Si l'entrée AFT 3 se trouve dans'l'état logique " 1 " parce que la tension VAFT est supérieure à la tension de référence VB, l'oscillateur local 41 est alors accordé trop bas si bien que la fréquence dus ignal de fréquence intermédiaire se trouve au-dessous de la fenftre Af entourant la fréquence intermédiaire nominale f O' Si l'entrée AFTI se trouve dans l'état logique " O ", alors l'oscillateur local 41 est accordé trop haut. Puisque l'oscillateur local 41 est accordé de façon que la fréquence du signal de fréquence intermédiaire ce trouvc à l'intérieur de la fen&tre A f J le fait d'interroger l'entrée APT 2 revient à déterminer si l'oecillateur local 41 est'ou non acoordé lég rement au-dessus de la fréquence nominale f 0-ou lgârement au- dessous L'existence d'un niveau logique " 1 " sur l'entrée AFT 2 ind que que l'accord est auodessous de la fréquence nominale et l'existence d'un état logique """ sur l'entrée AFT 2 Indique un accord se trouvant audessus de le fréquence nominale Le mîcroproc Gs Deur 2 130 commands alors au comparateur eynthétiseur de fréquence 43 de faire varier la fréquence de l'oaci 1 latour local 41 de façon à produire un r 4 glage d'accord sensiblement centréo Bien entendu, l'homme de l'art sera an msumre d'imaginera à partir des dispositifs dont la description vient -5 du&tre donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. R E V E N D I C A T I 0 N S 1 Dispositif permettant de produire sur un point d'entrée ou de sortie d'un dispositif de commande numérique une tension qui est représentative du niveau de tension de seuil logique présenté par le circuit numérique employe par le dispositif de commande pour effectuer une commutation d'un état Logique à l'autre état logique, caractérisé en ce qu'il comprend un reéin logique ( 30; 530; 130) possédant une première entrée (IP) et une sortie (OP) et destiné a vérifier l'état de commutation logique de lrentrée (IP) et, a partir de cette vérification, de commuter l'état de la sortie (OP) à l'état qui est opposé à celui de l'entrée (IP), et un moyen ( 32; rl, r 2, Ca) qui produit sur ladite entrée une tension représentative de la valeur moyenne de la tension qui est produite sur ladite sortie (OP), laquelle valeur moyenne est représentative dudit niveau de tension de seuil logique (Vt). 2 Dispositif selon la revendication 1, caractérisé en ce que le moyen ( 32) qui produit une tension représen- tative de la valeur moyenne comporte un diviseur de tension (rl, r 2) ayant une première borne connectée a ladite sortie (OP) et une deuxième borne connectée à ladite entrée, et un condensateur de filtrage L ('Ca) connecté a ladite entrée (IP). 3 Dispositif selon la revendicatio'n Ti, caractérisé en ce que la tension présente sur ladite sortie(O F)) eaz- prend une tension modulée en largeur d'impulsion qui a une va Ilem moyenne proportionnelle audit niveau de tension de seuil logqe. 4 Dispositif selon la revendicatiozn caractérisé par un diviseur de tension (ri, r 2) connectl & ladite entrée (IP) et à ladite sortie (OP), le coefficient d'utflisatiem de ladite tension modulée en largeur d'impulsion étant d 4 terminé par le rapport de division dudit diviseur de tension (r I, t ZY. Dispositif selon la: revendication 1, employé dans un comparateur numérique pour quantité analogique, carac- térisé par une deuxième entrée (SI; AFT 1, AFT 2, AFT 3}) dudit réseau logique, ladite sortie (OP) étant connectée à la deuxième entrée (SI) afin de polariser la deuxième entrée (SI) sur une tension repré- sentative dudit niveau-de tension de seuil logique (Vt), et un moyen (r 3, r 5, Cb) qui produit une tension de capteur analogique connecté à ladite deuxième entrée (SI) de façon que, lorsque ladite tension de capteur analogique se trouve au-dessous d'un niveau de tension donné, la tension pré-sente sur ladite deuxième entrée (SI) dépasse La tension de polarisation présente sur ladite deuxième entrée (SI) afin de déterminer que la deuxième entrée (SI) se trouve dans un premier état de commutation logique. 6 Dispositif selon la revendication 5, caractérisé par un diviseur de tension résistant (rl, r 2) connecté à ladite première entrée (IP) et à ladite seconde sortie (OP) et possédant un rapport de division de l:(k+l), o k est tel que la valeur moyenne de la tension présente sur ladite sortie OF prend la valeur (k+l)Vt, Vt étant le niveau de tension de seuil logique. 7 Dispositif selon la revendication 5, caractérisé par un moyen permettant de produire une tension de réfé- rence, ladite sortie (OP), ledit moyen (r 3, r 5 Cb) produisant une tension de capteur analogique et ledit moyen produisant une tension de référence étant connectés à ladite deuxième entrée (SI) par des résistances respectives (r 3, r 4) ayant des valeurs relatives telles qu'il en résulte que La tension produite sur ladite deuxième entrée est égale & _ V -F (iz UF)/(k + l) t sense ref oỉ vsfase est la tension de capteur analogique et Vref est la tension de rdf&rence. Dispositif selon la revendication 7, caractérisé en ce que la tension produite sur ladite sortie (OP) est une tension modulée en largeur d'impulsion ( 31) qui possède un coefficient d'utilisation tel que la valeur moyenne de ladite tension moủlêe en largeur d'impulsion est égale à (k+l)Vt. 9 Dispositif selon la revendication 5, appliqué à un système de réglage d'accord de fréquence fin automatique peur récepteur de télévision comportant l'appareil défini dans la re- vendication 5, caractérisé par un étage de haute fréquence ( 35) qui délivre un signal de haute fréquence de télévision comportant une porteuse image modulée par une information image, un oscillateur local à commande par tension ( 41) qui produit un signal d'oscillateur local, un mélangeur ( 36) qui prod it un signal de fréquence intermédiaire par mélange du signal d'oscillateur local avec ledit signal de haute fréquence ledit signal de fréquence intermédiaire comportant une porteuse image modulée par ladite information d'image, un moyen ( 43) se trouvant sous commande dudit dispositif ( 130) de commande numérique et commandant la fréquence dudit oseillateur local ( 41),- et un circuit discriminateur de réglage d'accord de fréquence fin automatique ( 38) qui produit la tension de capteur analogique ci- dessus mentionnéecomme tension de réglage'd'accord fin automatique représentant l'écart, par rapport à sa valeur nominale, d la fzé = % O quence réelle de la porteuse image dudit signal de fréquence inter- médiaire@ ledit réseau logique ( 130) vérifiant l'état de commutation logiquede ladite deuxième entrée (AFT 1; AFT 2; AFT 3) afin de como mander le fonctionnement du moyen ( 43) de commande de fréquence d'oscillateur local de façon à réduire ledit écarto 10 Dispositif selon la revendication 1, ca= ractérisd en ce que ledit dispositif de commande numérique comprend un microprocesseur ( 30; 530; 130), ledit microprocesseur étant programmé pour vérifier de manière récurrente l'état de commutation logique de l'entrée (IP) et, sur la base de cette vérification, de commuter l'état de la sortie (OP) sur l'état qui est opposé à celui de lentrg Qo 11 Dispositif selon la revendication 10, caractérisé par un moyen ( 38) qui produit une tension de capteur ana- logique, un moyen qui produit une tension de référence (R Vl, RV 2, RV 3), et une deuxième entrée (AF Tl AFT 2, AFT 3) qui est couplée a ladite sortie (OP) et est polarisée sur ledit niveau de tension de seuil logique (Vt) par la tension produite sur ladite sortie (O Pf, ladite deuxième entrée étant couplée audit moyen produisant la tension de capteur nalogique et au moyen produisant la tension de r 4 frencez, si bien que, lorsque la tension de capteur analogique se trouve au- dessus de la tension de référence, l'interrogatibn, par la miero- processeur ( 130) de l'état de commutation logique d@ la deuxième entrée détermine que la deuxième entrée est dans un premier état de commutation logique et, lorsque la tension de capteur analogique est au-dessous de la tension de référence, cette même interrogation détermine que la deuxième entrée est dans l'autre état de commutation logique. 12 Dispositif selon la revendication 11, appliqué à un sys- tème de réglage d'accord de fréquence fin automatique pour récepteur de télévision, caractérisé par un étage de haute fréquence ( 35) qui délivre un signal de haute fréquence de télévision comportant une porteuse image modulée par une information image, un oscillateur local à commande par tension ( 41) qui produit un signal d'oscillateur local, un mélangeur ( 36) qui produit un signal de fréquence intermédiaire par mélange du signal d'oscillateur local avec ledit signal de haute fréquence, ledit signal de fréquence intermédiaire comportant une porteuse image modulée par ladite information d'image, un moyen ( 43) se trouvant sous commande dudit dispositif ( 130) de commande numérique et commandant la fréquence dudit oscillateur local ( 41), et un circuit discriminateur de réglage d'accord de fréquence fin automatique ( 38) qui produit la tension de capteur analogique ci-dessus mentionnée comme tension de réglage d'accord fin automatique représentant l'écart, par rapport à sa valeur nominale, de la fréquence réelle de la porteuse image dudit signal de fréquence intermédiaires ledit microprocesseur ( 130) vérifiant l'état de commutation logique de ladite deuxième entrée (AFT 1; AFT 2; AFT 3) afin de commander le fonctionnement du moyen ( 43) de commande de fréquence d'oscillateur local de façon à réduire ledit écart. 13 Dispositif selon la r ev endicati on 1, caractérisé par un moyen comportant un filtre qui est connecté à ladite sortie (OP) et à ladite entrée (IP) afin de produire, sur ladite entrée (IF), ladite tension représentative de la valeur moyenne de la tension qui est produite sur ladite sortie (OP), un moyen ( 30; 530 ) qui vérifie de manière récurrente l'état de commutation logique de ladite entrée (IP), et un moyen ( 30; 530; 130) qui répond e ladite vérification en faisant commuter l'état de sortie (OP) sur l'état qui est opposé par celui de l'entrée (IP) afin de produire sur ladite sortie (OP) une tension ayant une valeur moyenne qui est représenta- tive d'un multiple dudit niveau de tension de seuil logique et, ainsi, permettre que ledit filtre produise sur ladite entrée (IF) une tension sensiblement identique audit niveau de tension de seuil logique.