Brevet FR2539263A1 — publié le 19840713

La présente invention se rapporte à la transmission de signaux électroniques, et elle a trait plus particulière- ment à un système de traitement et de transmission de signaux de télévision utilisant des techniques numériques et capables de réduire la largeur de bande de fréquence pour la transmis- sion de tels signaux Puisqu 'une trame d'un signal de télévi- sion est essentiellement équivalente à une seule page de fac- similé, cette invention peut également être utilisée pour la transmission de fac-similé ou d'un autre système d'analyse. La largeur de bande nécessaire en télévision et dans d'autres systèmes d'analyse résulte de la fréquence de change- ment d'intensité le long de bandes horizontales de la configuration analysée En télévision, la fréquence d'analyse est uniforme et la largeur de bande nécessaire est celle qui est imposée pour transmettre la vitessede changement d'intensité la plus rapide nécessaire pour obtenir une qualité satisfaisante de l'image Puisque la largeur de bande nécessaire est établie pour la vitesse maximale de changement d'intensité, la largeur de bande est perdue pendant tout le temps de transmission, sauf un très petit incrément. La présente invention a pour but de créer un sys- tème de transmission de signaux de télévision qui réduise la largeur de bande de transmission nécessaire, avec peu ou pas d'altération de qualité En outre, les signaux résul- tants, du fait de leur format numérique, peuvent être réam- plifiés et retraités sans limitation et sans perte sensible du rapport signal/bruit En outre, la sécurité de la trans- mission peut être grandement améliorée par un codage de substitution binaire approprié L'invention a également pour but de créer une méthodologie de codage et de décodage qui fasse varier la durée de chaque ligne d'analyse et de-chaque trame de manière que la largeur de bande de transmission affectée soit uti- lisée d'une manière optimale à tous moments Lorsque la vitesse de changement est faible, le temps de transmission - est très court; lorsque la vitesse de changement est rapide, le temps de transmission est long. L'invention a également pour but de créer un sys- tème avec lequel des systèmes classiques de réception de télévision sont empêchés d'utiliser les signaux transmis en vue d'une observation de la télévision sans l'équipement de réception et de traitement conforme à l'invention. L'invention a également pour but de créer un sys- tème qui puisse être encore amélioré en sécurité par un codage de substitution binaire sur la base d'une utilisation journalière, hebdomadaire, mensuelle ou individualisée. D'autres caractéristiques et avantages de l'inven- tion seront mis en évidence dans la suite de la description, donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels: la figure 1 est un schéma à blocs illustrant une unité d'émission conforme à l'invention, la figure 2 est un schéma à blocs d'une unité de réception conforme à l'invention, la figure 3 est un schéma à blocs plus détaillé du microprocesseur intervenant dans l'unité d'émission de la figure 1, et la figure 4 est un schéma à blocs plus détaillé du microprocesseur intervenant dans l'unité de réception de la figure 2. Pour la télévision américaine standard, l'intensité d'information vidéo est limitée à une largeur de bande de 4 mégahertz, le reste d'un canal de 6 mégahertz étant uti- lisé pour la bande résiduelle inférieure, la porteuse de couleur et les transmissions audio Le principe de traite- ment d'intensité qui va être décrit dans la suite peut être appliqué à l'information couleur par analogie puisque les deux sont fondamentalement le résultat du même processus d'analyse. Dans un système d'analyse o des lignes sont analy- sées à une vitesse uniforme, la complexité de l'image en train d'être traitée n'a aucune influence sur la largeur de bande En conséquence, deux images, dont l'une consiste en une modification en noir-et-blanc à une fréquence de 4 3 2539263 mégahertz, et l'autre consiste seulement dans une simple variation de l'ensemble de l'image, utilisent la même lar- geur de bande et, dans des systèmes de télévision classi- ques, elles nécessitent le même temps (fixe) pour l'analyse. En outre, les signaux de synchronisation complexe servant à indiquer le début de chaque trame et de chaque ligne occupent une grande partie de la largeur de bande et néces- sitent environ 20 % du temps de transmission. L'invention a pour but d'optimiser le temps de transmission en émettant seulement des changements du conte- nu d'information à une vitesse égale à la vitesse maximale correspondant à la largeur de bande affectée. Un signal de 4 mégahertz peut être considéré comme se composant de 8 millions de cellules, c'est-à-dire une correspondant à la région de valeur minimale et une corres- pondant à la région de valeur maximale Du fait de la nature *de la vision humaine, une ligne analysée dans laquelle des changements se produisent à une fréquence de 4 mégahertz serait vue comme un niveau de gris intermédiaire entre le minimum et le maximum, et un seul cycle d'une onde d'une intensité de 4 mégahertz ne serait pas vue du tout en télé- vision américaine En conséquence, des changements à cette fréquence peuvent être transmis sous forme de niveaux de gris intermédiaire recouvrant deux ou plusieurs cellules ou bien absolument pas transmis Dans le cas d'une série de changements à une fréquence de 4 mégahertz o chaque crête est supérieure ou inférieure à la crête précédente, l'onde combinée-peut être transmise sous la forme d'une pente de niveaux de gris intermédiaire En conséquence une ligne analysée avec des changements de 4 mégahertz et dans laquelle les crêtes augmentent linéairement depuis une faible valeur initiale jusqu'à une valeur finale supérieure peut être'transmise sous la forme d'un seul signal de pente pour décrire la totalité de la ligne analysée. La présente invention permet la transmission de chaque ligne d'analyse à une fréquence inversement propor- tionnelle au contenu d'information de la ligne en train d'être analysée Cette transmission à "vitesse variable" de l'information analysée est rétablie sous la forme d'une donnée analysée à une vitesse constante (c'est-à-dire dans une période fixe) dans l'unité réceptrice de façonqu'elle puisse être observée sur des récepteurs de télévision classiques. La présente invention réduit encore le temps de transmission en ne transmettant pas la forme d'onde complète de l'information de synchronisation de trame et de ligne. Un signal codé émis pour indiquer l'incidence de telles formes d'ondes de synchronisation qui sont alors engendrées dans l'unité réceptrice avec la forme d'onde correcte et à l'instant correct comme une partie des données de sortie. On va maintenant décrire le fonctionnement de l'unité d'émission du système (fig 1) Une source de signaux d'entrée 10 d'une forme appropriée (par exemple une caméra, un enregistreur, un amplificateur-récepteur de transmission de télévision standard, ou semblable) fournit une onde vidéo à bande de base standard Le signal vidéo est appliqué à un convertisseur analogique-numérique classique 11 qui échantil- lonne le train d'ondes entrant à une fréquence de 8 mégahertz sous la commande d'une horloge de système d'un microproces- seur 15 Le microprocesseur 15 de la fig 1 (et le micropro- cesseur de réception 23 de la fig 2 qui sera décrit dans la suite) seront décrits de façon plus détaillée dans la suite respectivement en référence aux figures 3 et 4 En bref, le microprocesseur 15 identifie l'information de synchronisa- tion de trame et de ligne à l'aide d'un détecteur de synchro- nisation 18 et il assure l'activation d'une mémoire de ligne présente 12 de 600 octets, de manière qu'une ligne analysée d'information vidéo échantillonnée de 8 mégahertz soit mémorisée dans ladite mémoire Si cette ligne est la première ligne d'une trame, le microprocesseur 15 calcule alors des différences de premier, de second et de troisième ordre et il code l'information en correspondance à des algorithmes qui vont être décrits dans la suite. Le code résultant caractérisant l'intensité vidéo 2539263 est comparé avec la première ligne de la trame précédente mémorisée dans une mémoire de trame précédente 14 de 64 K-octets et il transmet soit un code prédéterminé entre l'entrée "identique à la dernière trame", soit une nouvelle séquence codée (si les lignes comparées sont différentes) à un modulateur 16 à seize niveaux tout en effectuant simul- tanément la mémorisation de la séquence codée sous la forme de la première ligne dans la mémoire de trame précédente 14. Le modulateur 16 à seize niveaux constitue un modulateur classique qui est utilisé dans la transmission de données de manière que 4 bits de données numériques soit transmis pour chaque hertz de largeur de bande Le signal de sortie du modulateur 16 assure la modulation d'un émetteur conven- tionnel 17 de façon à produire un signal de sortie (en un point"C" du système de la fig 1) en vue d'une transmission par des câbles, des microondes, des satellites ou d'autres moyens de transmission conformément aux normes et règlements F.C C En même temps, l'information mémorisée dans la mé- moire de ligne présente 12 à 600 octets est transférée dans la mémoire de ligne précédente 13 à 600 octets. Pour la seconde ligne et les autres lignes sui- vantes d'analyse de la trame, le microprocesseur 15 compare, octet par octet, les contenus de la mémoire de ligne présente 12 et de la mémoire de ligne précédente 13 Si les deux enregistrements ne varient pas l'un par rapport à l'autre, excepté pour des octets individuels isolés, le microproces- seur 15 transmet alors le code "identique à la dernière ligne" au modulateur 15, ou bien le code "identique à la dernière trame" suivant ce qui est approprié Des différences concernant les octets individuels isolés sont ignorées pour la raison précédemment indiquée. En considérant maintenant l'unité réceptrice de la fig 2, le signal reçu (point "B" du circuit) est amplifié et détecté dans un récepteur conventionnel 21 adapté à l'émetteur 17 et il est démodulé dans un démodulateur con- ventionnel 22 de façon à produire un train d'impulsions numériques qui reproduise celui introduit dans le modulateur 2539263. 16 Le train d'impulsions est appliqué à un microprocesseur 23 qui décode l'information reçue et qui la transforme en un train d'impulsions identique à celui mémorisé initialement dans la mémoire de ligne présente 12 de l'émetteur, en assu- rant sa mémorisation dans une mémoire de ligne présente 25 de 600 octets Si le code reçu est "identique à la dernière trame", une donnée est alors extraite d'une mémoire de trame précédente 24 de 64 K-octets par le microprocesseur 23 Pour tous les autres trains codés, le train codé est mémorisé dans la mémoire 24 de 64 K-octets successivement en vue d'une uti- lisation lors de la réception d'une nouvelle information de trame. Le microprocesseur 23 fait en sorte, à chaque ins- tant approprié qui est détecté par un groupe codé de signa- lisation d'une impulsion de synchronisation reçue, qu'un générateur de synchronisation 26 produise un signal de syn- chronisation de trame ou de ligne qui est suivi par le train d'impulsions à fréquence constante provenant de la mémoire Les signaux numériques combinés provenant des éléments 25 et 26 sont appliqués à un convertisseur numérique-analo- gique 27 qui produit un signal vidéo standard au point de sortie "D" en vue d'une vision directe ou d'un contrôle local. Le signal vidéo de sortie peut également être appliqué à un modulateur d'amplitude 28 de manière qu'un signal de télévi- sion haute fréquence modulé en amplitude soit produit au point "E" par modulation du signal de sortie d'un oscillateur pour porteuse de télévision 29 Un signal de télévision (point E) peut ensuite être distribué par câble ou par télé- communication par des moyens classiques. Un microprocesseur 15 est utilisé dans l'unité d'émission à la place des circuits intégrés individuels pour commander le traitement des signaux du fait qu'on diminue les dimensions hors-tout et le coût La description qui va suivre s'applique également si on utilise des circuits inté- grés individuels ou bien si les circuits sont incorporés à l'intérieur du microprocesseur. Le signal vidéo (provenant du point A de la fig 1) est appliqué au détecteur de synchronisation 18 qui utilise des circuits de télévision classiques pour identifier les impulsions de synchronisation verticale et horizontale (syn- chronisation de trame et de ligne) La détection d'une impulsion de synchronisation verticale (trame) provoque la génération du code de 8 bits pour zéro 9 suivi par le code 8 bits pour 255 La détection d'une impulsion de synchroni- sation horizontale provoque la génération du code de 8 bits pour 255 Ces codes sont mémorisés par le microprocesseur 15 sous la forme de l'octet ou des octets suivants dans la mémoire de trame précédente 14 A la fin de l'impulsion de- synchronisation, le convertisseur analogique-numérique 11 est enclenché par le microprocesseur 15 pendant la durée d'une ligne d'analyse Le convertisseur analogique-numérique 11 produit des octets de 8 bits dont la valeur est égale à l'amplitude instantanée du signal vidéo Ces octets sont simultanément transférés dans la mémoire de ligne présente 12 et l'octet correspondant de la ligne précédente est transféré dans la mémoire de ligne précédente 13 L'octet correspondant de la mémoire de ligne précédente 13 est appliqué à l'unité arithmétique du microprocesseur 15, de même que l'octet pénétrant dans la mémoire de ligne présente 12, o la différence entre lesdits octets est calculée Si moins de 2 octets contigus ont une différence supérieure au bit de poids le plus faible, le processus se poursuit jusqu'à la fin de la ligne d'analyse; dans la négative, le processus s'arrête A la fin de la ligne d'analyse, un signal d'effacement est engendré Ce signal sera décrit dans la suite. En même temps que le processus précédemment décrit se déroule, le microprocesseur effectue les opérations arithmétiques suivantes La première, la seconde et la troi- sième différence sont calculées pour le flux d'octets prove- nant du convertisseur analogique-numérique 11 Les octets adjacents de différences sont, additionnés et décalés vers la droite d'un bit (en correspondance à l'établissement d'une moyenne) En conséquence un seul octet qui diffère des octets adjacents aura une première différence positive qui est suivie par une première différence négative égale, en ne provoquant aucun changement d'information. Des secondes et des troisièmes différences sont traitées de la même manière Si la première différence est nulle, aucune donnée numérique n'est produite à la sortie du microprocesseur et le compte d'octets est mis à jour à chaque fois que le convertisseur analogique-numérique 11 échantillonne la tension vidéo Lorsque la première diffé- rence change à partir de zéro, le microprocesseur 15 trans- fère le compte d'octets dans la mémoire de trame 14 et il remet à zéro le compte d'octets Le compte d'octets constitue l'information de "vitesse" pour définir la fréquence de transfert des données Il apparaît dans la mémoire de trame sous la forme d'un octet de 8 bits correspondant aux nombres 96 à 105, suivis par un octet de 8 bits correspondant aux nombres 64 à 95 Si le premier octet est omis, la vitesse est de 2 à 33 cellules par instruction Si le second octet est inclus, la vitesse est définie par la relation v = (octet 1 95) x 32 + (octet 2 64) + 1 Cette valeur est obtenue en commençant le compte à la valeur binaire 010000000 et augmentant le compte de 1 à chaque échantillon du convertisseur analogique-numérique 11 Lorsque le compte binaire atteint 96, en correspondance à 01100000, le second octet est engendré sous la forme 01000000 et il est augmenté en correspondance A chaque fois que le second octet atteint 96, l'octet précédent est augmen- té de 1. Si la première différence n'est pas nulle mais si la seconde différence est nulle lorsqu'elles ont été déter- minées comme précédemment décrit, une information de pente est alors transmise à la mémoire de trame précédente 14 sous la forme des nombres binaires compris entre 128 et 191, en correspondance à des fréquences de changement comprises entre 32 unités binaires par cellule et + 32 unités binaires par cellule Si la fréquence de changement dépasse 32 unités binaires par cellule, l'octet de fréquence de changement est alors remplacé par un octet de changement d'amplitude se présentant sous la forme d'un nombre binaire compris entre 1 et 63 et suivi par l'octet de changement de pente, de manière que la somme des deux octets soit égale au changement nécessaire. Si seulement la troisième différence est nulle, le nombre binaire 224 est alors transmis à la mémoire de trame 14, en étant suivi par la valeur de la seconde diffé- rence se présentant sous la forme des nombres binaires 128 à 191. Si la troisième différence n'est pas nulle, des changements d'amplitude représentés par les nombres binaires compris entre 1 et 63 sont transmis à la mémoire de trame 14. A la fin de la ligne d'analyse, si le signal d'effa- cement précédemment décrit est présent, l'information mémori- sée dans la mémoire de trame 14 pour cette ligne est effacée et un nouveau code de synchronisation horizontale est enre gistré En conséquence deux codes de synchronisation adja- cents signifient que la ligne d'analyse est la même que la ligne d'analyse précédente. Dans des systèmes à entrelacement, deux codes de synchronisation verticale sont émis alternativement Le premier, qui est émis au début de la trame, est un "zéro" binaire de 8 bits qui est suivi par un nombre binaire 255 à 8 bits par octet Lors de l'entrelacement, la synchronisa- tion verticale est un zéro binaire suivi par un nombre binaire 254 de 8 bits par octet Le processus décrit ci- dessus pour l'entrée se poursuit ligne par ligne jusqu'à la fin de la trame. En même temps, le microprocesseur 15 soustrait la ligne binaire présente de la ligne binaire de la trame précé- dente correspondante qui a été mémorisée dans la mémoire de trame précédente 14 Si la différence est nulle, la ligne présente reçoit alors en surimpression le nombre binaire 240 à 8 bits par octet de manière à signifier "identique à la dernière trame" A chaque trentième trame, la mémoire de 2539263. ligne précédente 14 est remise à zéro en faisant en sorte que les lignes binaires présentes soient mémorisées pour toute la trame. A la fréquence d'horloge du modulataire 16 à 16 niveaux, les données binaires se trouvant dans la mémoire de trame précédente 14 sont lues dans le modulateur qui les convertit en 16 niveaux de tension pour une modulation de l'émetteur 17 Le modulateur 16 et le moteur 17 peuvent être constitués par des systèmes conventionnels de transmission avec modulation d'amplitude et de fréquence tels que ceux utilisés dans des liaisons à microondes, des réseaux de satellites ou des systèmes à câbles Ils peuvent faire partie d'un système de multiplexage à division de fréquence ou a partage de temps avec canaux multiples. Le récepteur 21 et le démodulateur 22 de l'unité réceptrice sont des équipements conventionnels qui sont adaptés au modulateur 16 et à l'émetteur 17 de l'unité d'émission de sorte que le signal de sortie du démodulateur 22 est identique au train d'impulsions binaires qui a été introduit dans le démodulateur 16 à partir de la mémoire de trame précédente 14 Ce train d'impulsions est mémorisé par le microprocesseur 23 dans la mémoire 24 de 64 K-octets La présence du code "identique à la dernière ligne" fait en sorte que la ligne précédente soit mémorisée en totalité à la place du mot codé Lorsque le code "identique à la der- nière trame" est reçu, la ligne d'analyse correspondante provenant de la dernière trame est mémorisée dans sa séquence correcte par duplication de la ligne complète dans la mémoire de trame 24 A la même fréquence d'horloge que celle utilisée pour le convertisseur analogique-numérique 11, le micropro- cesseur 23 remplit la mémoire de trame présente avec des octets binaires de 8 bits correspondant aux instructions codées mémorisées dans la mémoire de trame 25 Le générateur de synchronisation de trame et de ligne 26 est déclenché tous les 1/60 de seconde lorsque les codes de trame ou d'entre- lacement sont reçus et toutes les 63,5 micro-secondes en correspondance à chaque code de synchronisation de ligne. A la suite de chaque impulsion de synchronisation de trame ou de ligne, la mémoire de ligne présente de 600 octets est augmentée d'un octet pour chaque impulsion d'horloge dans le convertisseur numérique-analogique 27 Le générateur de synchronisation de trame/ligne 26 peut être un générateur de synchronisation analogique classique, auquel cas son signal de sortie est appliqué directement au modulateur d'amplitude 28 (ligne en traits interrompus); ou bien il peut être un générateur numérique et être relié au convertis- seur 27 Le signal de sortie du générateur 26 comprend les impulsions de retour horizontal-et vertical ainsi que les impulsions de synchronisation. Le code de compte binaire présent de 8 bits, qui correspond aux nombres binaires 96 à 105 suivis par les nombres binaires 64 à 95, fait en sorte que la valeur binaire précédente soit répétée et mémorisée dans la mémoire de ligne présente 25 autant de fois que cela est spécifié par la valeur du mot de code de compte laprésence des mots de code correspondants aux nombres binaires 1 à 63 augmente le nombre binaire précédemment mémorisé de cette valeur et assure sa mémorisation dans la mémoire de ligne présente 25 La pré snece de mots de code correspondant aux nombres binaires 128 à 191 fait en sorte que le nombre binaire précédemment mémo- risé soit augmenté de -32 à + 32 unités binaires S'il est suivi par un code de compte, il se produit une augmentation autant de fois que cela est spécifié par le code de compte et le résultat est mémorisé dans la mémoire 25. Lors de la réception du nombre binaire 224, la valeur précédemment mémorisée est à nouveau augmentée de la valeur d'augmentation précédente Tous-les autres mots de code sont décodés et produisent des valeurs binaires qui sont mémorisées dans la mémoire de ligne présente 25. Des valeurs se trouvant dans la mémoire de ligne présente 25 sont transférées dans le convertisseur numérique- analogique 27 à la fréquence d'horloge et les valeurs binaires sont alors converties en des tensions correspondan- tes qui sont appliquées à l'entrée du modulateur d'amplitude 28 Elles sont également amplifiées et rendues disponibles sous la forme de tensions vidéo au point de sortie "D" Les tensions produites par le convertisseur 27 modulent en ampli- tude le signal de sortie de l'oscillateur 29 par l'intermé- diaire d'un modulateur 28 de façon à produire des signaux haute fréquence modulés en amplitude au point de circuit "E". Le microprocesseur 15 de l'unité émettrice de la fig 1 a été représenté de façon plus détaillée sur la fig 3. Le signal de synchronisation analogique provenant du détec- teur de synchronisation 18 est reçu dans un détecteur 101 o le signal de synchronisation est divisé en signaux de synchronisation de ligne, de trame et d'entrelacement de trame Ces signaux sont appliqués à des générateurs de codes 102 ou 103 qui produisent chacun, en réponse à ces signaux d'entrée, un train d'impulsions de 16 bits correspondant à un nombre binaire de 255 et 254 respectivement pour les signaux de trame et d'entrelacement de trame Un signal de synchronisation de ligne est appliqué à un générateur de code 104 qui produit, en réponse, un train d'impulsions de 8 bits correspondant à un nombre binaire de 255 Ces signaux de sortie des générateurs de codes 102 et 103 sont transmis directement à la mémoire de trame précédente 14 de 64 K-octets L'impulsion de synchronisation provenant du sépara- teur de synchronisation 18 est également appliquée au conver- tisseur analogique-numérique 11 et la présence d'une impulsion de synchronisation empêche le fonctionnement du convertisseur analogiquenumérique 11 Le convertisseur 11 peut être constitué par un circuit intégré unique classique tel que celui fabriqué sous le numéro de modèle TDC 1027 par la Société "TRW LSI Products". Les autres composants représentés sous la forme de blocs sur la fig 3 font partie du microprocesseur 15, qui peut être semblable au modèle MC 68000 fabriqué par la Société "TSD Display Products, Inc " et qui comporte alors une mémoire CPU RAM de 256 K-octets, une mémoire PROM péri- phérique de 32 K-octets et une mémoire RAM vidéo de 32 K- octets Le schéma à blocs de la fig 3 définit le traitement des signaux à programmer dans le microprocesseur. Le signal apparaissant à la sortie du convertisseur analogique-numérique 11 entre des impulsions de synchronisa- tion est appliqué à un emplacement de mémoire de ligne 106 de 600 octets o une ligne de données numériques correspon- dant à l'information vidéo est mémorisée En même temps, chaque octet de données est comparé avec les données mémori- sées dans un emplacement de mémoire de ligne précédente 107, octet par octet, dans une unité arithmétique 109 par sous- traction des deux signaux l'un de l'autre Un commutateur 108 prévu à l'entrée de l'unité arithmétique, qui est action- né par le signal provenant du générateur de code 104, fait en sorte que l'emplacement de mémorisation de ligne précé- dente 107 devienne alternativement un emplacement de mémori- sation de ligne courante tandis que l'emplacement-de mémorisation de ligne présente 106 devient l'emplacement de mémorisation de ligne précédente Les différences entre les signaux de sortie sont appliqués à une unité logique 110. Si le signal appliqué à l'unité logique 110 ne dépasse jamais une unité, la nouvelle ligne est alors la même que la ligne précédente et une porte 111 est déclenchée en remettant à zéro un emplacement de mémorisation de ligne de sortie 112 sans qu'il se produise, vers la mémoire 14 de 64 Koctets, une transmission d'aucun signal autre que le signal de syn- chronisation de nouvelle ligne provenant du générateur de code 104 Si le signal appliqué à l'unité logique 110 dépasse une unité, la donnée numérique mémorisée dans l'emplacement de mémoire de ligne de sortie 112 est alors transférée dans la mémoire 14 de 64 K-octets et dans le modulateur 16 à la fréquence d'horloge de sortie. En même temps, le signal numérique provenant du convertisseur 11 est appliqué à un élément de retardement de 1 octet 113 ainsi qu'à une unité arithmétique 114, qui calcule la première différence et qui transmet son signal de sortie à un élément de retardement de 1 octet 115 ainsi qu'à une unité arithmétique 116 par l'intermédiaire d'un élément de retardement de 1 octet 117 Le signal de sortie de l'unité arithmétique 116 représente la seconde différence. La première différence apparaissant à la sortie de l'unité arithmétique 114 est appliquée à une unité arithmétique 118 qui reçoit également la première différence précédente prove- nant de l'élément de retardement d'un octet 115 L'unité arithmétique 118 additionne les deux signaux, les divise par deux (en correspondance à un décalage de 1 bit) et elle applique son signal de sortie à une unité logique-119 qui compare les signaux de sortie des unités arithmétiques 116 et 118 Si la valeur absolue du signal de sortie de l'unité arithmétique 116 dépasse la valeur absolue du signal de sor- tie de l'unité arithmétique 118, la première valeur est appliquée à une unité logique 120 Si le signal de sortie de l'unité arithmétique 118 est supérieur à celui de l'unité 116 il est appliqué à l'unité logique 120 Si la seconde dif- férence est inférieure ou égale à une unité (bit de poids le moins fort), le signal de sortie de l'unité logique est alors transmis, par l'intermédiaire d'un élément de retarde- ment de 1 octet 121, à une unité arithmétique 122 et il est également appliqué directement à cette unité arithmétique 122 Si la seconde différence est supérieure à une unité, le signal de première différence provenant de l'unité logique 119 est transmis à un élément de retardement de 2 octets 123 et ensuite à un générateur d'octet négatif 124, qui est enclenché si la première différence est négative Le généra- teur d'octet négatif 124 produit un groupe d'impulsions binaires correspondant au nombre décimal 244, qui est trans- mis par l'intermédiaire d'un élément de retardement d'un octet 125 à une entrée d'une unité logique 126 Le signal provenant directement de 123 est également transmis à une autre entrée de l'unité logique 126. Le signal de sortie de l'unité arithmétique 122, qui représente la seconde différence modifiée, est également appliqué à une unité logique 127 Si la seconde différence provenant de l'unité logique 127 n'est pas supérieure à une unité, l'unité logique 126 est alors emp 8 chée de transférer une donnée vers une unité logique 128 par le signal d'inter- diction fourni par l'unité logique 127 Si la seconde diffé- rence est inférieure à une unité, le signal de sortie de l'unité logique 127 est alors appliqué à une unité arithmé- tique 12 9 par l'intermédiaire d'un élément de retardement d'un octet 130 et également directement à ladite unité 129. Le signal de sortie de l'unité arithmétique 129 représente la troisième différence et il est appliqué à une unité logi- que 131 Si la troisième différence est supérieure à une unité, le signal de sortie de l'unité logique 131 est alors transmis à une porte 132 qui arrête le signal de sortie d'un * compteur 133 et qui assure la remise à zéro de ce compteur. Le signal de sortie du compteur 133 transmis par l'intermé- diaire de la porte 132 assure l'activation d'un diviseur 134 qui compte une unité pour chaque groupe de 32 unités de comp- tage du compteur 132 Ce signal de sortie est retardé par un élément de retardement d'un octet 135 et il est combiné avec le signal de sortie de la porte 132 dans un élément de combinaison 136, dont le signal de sortie est appliqué à une autre entrée de l'unité logique 128. Si l'unité logique 137 n'est pas arrêtée par un signal provenant de l'unité logique 131, la seconde diffé- rence est alors transmise à l'unité logique 128 Cette unité logique 128 transmet la première différence à une mémoire de sortie 112 de 600 octets si elle est supérieure à zéro, et le nombre d'octets est égal au nombre décimal 244 s'il se produit un changement de signe Autrement l'unité logique 128 transmet la seconde différence si elle est supérieure à zéro, ou bien le compteur signale si elle est supérieure à 63 Le compteur 133 effectue un comptage de 64 à 95 et il revient au nombre binaire 63 ( 00111111), tandis que le divi- seur 134 effectue un comptage de 96 à 105 et-il est remis à 0 Entre les signaux de synchronisation, le signal numéri- que codé provenant-de la mémoire de ligne de sortie 112 par- vient à une mémoire de sortie 138 de 64 K-octets Chaque octet provenant de la mémoire de ligne de sortie 112 est comparé avec l'octet correspondant provenant de la dernière trame précédemment mémorisée dans la mémoire de sortie 138 dans une unité logique 139, qui assure l'activation d'un générateur de code 140 si tous les octets sont identiques à ceux précédemment mémorisés Le générateur de code 140 assure le transfert de l'octet égal au nombre décimal 240 dans un tampon 141 lorsque le code de synchronisation suivant arrive en provenance du générateur de code 112 ou 103 ou bien de la porte 111 Si un octet quelconque du signal provenant de la mémoire de ligne de sortie 112 diffère du code précé- demment mémorisé pour la ligne, la donnée mémorisée dans la mémoire de sortie 138 est alors transférée dans le tampon 141 La donnée se trouvant dans le tampon 141 est transférée dans le modulateur 16 à la fréquence d'horloge du modulateur. En se référant maintenant à la figure 4, qui repré- sente un organigramme logique correspondant au microproces- seur de réception 23, on voit que le signal de sortie du démodulateur 22 est appliqué à une unité logique 142 Si la valeur numérique de l'octet reçu est supérieure au O binaire, et est inférieure à 193, une donnée est alors transférée de l'unité logique 142 dans une unité logique 143; si la valeur numérique de l'octet reçu n'est pas supérieure au O binaire, l'octet est alors transféré dans une unité logique 144 Si la valeur de l'octet est zéro dans l'unité logique 144, il est alors transféré vers un élément de retardement d'un octet Si la valeur de l'octet est supérieure à 244, il est alors transféré vers une unité arithmétique 146 o l'inverse du zéro binaire (c'est-à-dire 11111111) est additionné au signal de sortie de l'unité logique 144 Si le signal de sortie de l'unité arithmétique 146 est nul, une mémoire fixe 147 est alors déclenchée pour produire un signal de trame de façon que le convertisseur numérique- analogique 17 se trouvant dans l'unité réceptrice (fig 2) produise la forme d'onde de tension spécifiée pour une synchronisation de trame conformément au standard NTSC Si le signal de sortie de l'unité arithmétique a la valeur 1, un signal d'entrelacement est alors produit Si le signal de sortie a la valeur 255 (c'est-à-dire si l'octet précédent n'était pas zéro), un signal de synchronisation de ligne est alors produit Si la valeur de l'octet appliqué à l'unité logique 144 est 224, 240 ou 244, le signal est alors transféré de l'unité logique. 144 dans une unité logique 148 Si le signal de sortie de l'unité arithmétique 146 a la valeur binaire 255, un signal est alors appliqué à un élément de retardement de 1 octet 149 La sortie simultanée du même signal de l'unité arithmé- tique 146 et de l'élément de retardement d'un octet 149 empêche la production d'un second signal de synchronisation de ligne à la sortie de la mémoire fixe 147 jusqu'à ce que la ligne précédente ait été lue en mémoire Un signal trans- mis par la mémoire fixe 149 à la mémoire de trame 24 de 64 octets fait en sorte que la ligne précédente soit recopiée dans la mémoire en même temps que le mot binaire pour la syn- chronisation de ligne. Le signal de sortie de la mémoire fixe 147 est transmis à une mémoire à tores 150 du microprocesseur sous la forme d'un message binaire de signal de synchronisation approprié Si le signal d'entrée de l'unité logique 148 est un nombre binaire équivalent au nombre décimal 240, le signal appliqué à la mémoire 24 de 64 octets copie alors la même ligne de la trame précédente dans une nouvelle position de cette mémoire Si le signal d'entrée de l'unité logique 147 est le nombre décimal 244, un changement de signe est alors engendré pour toutes les valeurs comprises entre 1 et 63; si le signal d'entrée est le nombre décimal 224, les signaux sont alors des secondes différences. Les signaux de sortie de l'unité logique 143 sont divisés en trois groupes: a valeurs décimales comprises entre 1 et 63 b valeurs décimales comprises entre 128 et 191 c valeurs décimales comprises entre 64 et 105. Si les valeurs décimales sont comprises entre 64 et 105, le signal de sortie de l'unité logique 143 est trans- mis à une unité logique 151 qui fait passer un compteur de décrémentation 152 jusqu'à une valeur définie par: v = (octet 95) x 32 + (octet 2 64) + 1 Si les valeurs décimales sont comprises entre 1 2539263 a et 63 ou bien entre 128 et 191, le signal de sortie de l'unité logique 142 est alors appliqué à une unité logique 153 qui assure la transmission des valeurs comprises entre 1 et 63 à une mémoire d'un octet 154 et des valeurs comprises entre 128 et 191 à une unité arithmétique 155 Chaque valeur successive comprise entre 1 et 63 ou bien comprise entre 128 et 191 provoque le transfert de la valeur mémorisée dans la mémoire 154 et dans l'unité arithmétique 155 et elle les remplace par une nouvelle valeur ou par zéro Si les valeurs sont comprises entre 1 et 63, la valeur est alors transférée dans une unité logique 156 qui fait en sorte que la valeur provenant de la mémoire de 1 octet 154 soit additionnée ou soustraite dans l'unité arithmétique 157 par rapport à la valeur précédente mémorisée dans l'élément de retardement d'un octet 158 de telle sorte que la valeur résultante trans- férée dans l'élément de retardement d'un octet 159 soit égale à la valeur absolue de la tension de sortie désirée Lorsque le compte se trouvant dans le compteur 152 est supérieur à zéro, le compteur commence son comptage décroissant et il transmet la valeur mémorisée dans l'élément de retardement d'un octet 159 dans la mémoire 150 du microprocesseur 25. Si le signal de sortie de l'unité logique 153 est compris entre 128 et 191 en valeur décimale, cette valeur est alors transmise à l'unité arithmétique 155 et elle est soustraite du signal de l'élément de retardement d'un octet 159 La valeur résultante est transmise à la mémoire d'un octet 154 autant de fois que-cela est commandé par la décrémenta-tion du compteur 152 Par exemple, pour une ligne passant d'un blanc maximal à un noir maximal d'une façon linéaire, le code de signal serait défini par une valeur de seconde différence suivie par une valeur de réglage du compteur Cela provoque- rait l'augmentation du contenu de l'élément de retardement d'un octet 159, à chaque décrément du compteur, de la quanti- té de la valeur mémorisée dans l'unité arithmétique 155. Dans un autre agencement, le générateur de synchro- nisation de trame/ligne 26 peut être utilisé pour produire les signaux de synchronisation engendrés par la mémoire fixe 147, auquel cas les données se trouvant dans la mémoire excluent des-signaux de synchronisation Chaque ligne de données numériques est lue dans-la mémoire à tores et elle est transférée dans la mémoire de ligne présente 25 de 600 octets puis dans le convertisseur numérique-analogique 27 qui peut être par exemple le modèle DAC-8308 fabriqué par "Datel-Intersil" ou un composant équivalent. Comme on peut facilement s'en rendre compte à par- tir de la description faite ci-dessus pour un mode préféré de réalisation de l'invention, des signaux de télévision en couleur peuvent être traités d'une façon semblable puisque l'information couleur est également une forme d'onde analysée ligne par ligne entre des impulsions de synchronisation. Plusieurs alternatives sont disponibles. 1 Transmission de l'ensemble composite codé d'informations d'analyse d'intensité et de couleur sous la forme de flux séquentiels de données numériques sur une base ligne-par-ligne en utilisant des formes d'ondes indépendam- ment pour la génération d'un code. 2 Transmission d'une intensité codée à partir d'une forme d'onde d'intensité et de descriptions codées des composantes de trois couleurs sur une base couleur-par- couleur, chaque couleur étant codée séparément et étant transmise séquentiellement. 3 Transmission d'une intensité codée à partir d'une forme d'onde d'intensité sur une porteuse et d'une forme d'onde de couleur codée sur une porteuse ou des sous- porteuses séparées. La dernière méthode est préférée présentement à cause de la disponibilité et du prix peu élevé des compo- sants. Une information audio associée à une émission de télévision peut être transmise de plusieurs manières: - 1 Compression-extension d'une forme d'onde audio et conversion numérique et incorporation sous la forme d'un bloc d'information à la fin de chaque trame Expansion après réception et conversion numérique-analogique suivie par une expansion de signal. 2 Modulation en fréquence de la porteusje de l'in- formation numérique lorsque la modulation numérique est une modulation d'amplitude. 3 Modulation d'amplitude de la porteuse de l'in- formation numérique lorsque la modulation numérique est une modulation de fréquence. 4 Modulation en fréquence d'une sous-porteuse ou d'une porteuse indépendante, comme cela est fait dans un système de télévision NTSC. En utilisant des composants couramment disponibles, la méthode préférée est la méthode N O 1. Des signaux de commande inter-trames sont émis sous la forme d'un bloc numérique. Le système d'analyse à vitesse variable décrit ci- dessus permet par lui-même d'obtenir plusieurs niveaux de codage pour maintenir le secret de l'émission: 1 Equipement d'une carte en papier avec une bande magnétique codée pour chaque utilisateur d'un programme, sur une base journalière, hebdomadaire ou mensuelle, de manière que la combinaison du numéro de série binaire du microprocesseur de-décodage et de la bande codée établisse un flux codé de répétition qui, lorsqu'il est ajouté numéri- quement à l'émission codée entrante, permet la génération de la série correcte de mots binaires transmis à la mémoire de ligne présente 25 et la génération des impulsions de synchronisation de trame et de ligne par le générateur 26. Un schéma typique de codage est le suivant: a dans l'émetteur, ajouter O 1010101 à chaque octet après le code de trame. b Dans le récepteur (en supposant que le numéro de série est 11100001 00011111), ajouter le numéro de série au numéro de la bande codée 11001010 10001100 de manière que la somme résultante soit 00000000 00000000 et que l'information codée soit maintenant en clair. 2 Convertir seulement une information d'intensité dans une position centrale du convertisseur 27 Transmettre 2539263, une information codée de synchronisation de trame et de ligne directement du générateur 26 au modulateur 28 En conséquence l'information reçue par l'utilisateur final ne contient aucune impulsion de suppression ni aucune impulsion de syn- chronisation Un décodage effectué chez l'utilisateur final rétablit les impulsions de synchronisation de trame et de ligne et les impulsions de suppression. 3 Emission de signaux audio numériques codés comme décrit dans " 1 " cidessus et décodage chez l'utilisateur final. On peut utiliser d'autres combinaisons des proces- sus décrits ci-dessus Pour des raisons d'économie et de disponibilité des composants, il est préférable d'adopter la méthode de " 2 " en combinaison avec la méthode " 3 " On peut également utiliser tout autre schéma de codage, quelle que soit sa complexité, lorsque la complexité et le coût de l'équipement sont justifiés par le caractère secret de l'information transmise. Bien entendu l'invention n'est nullement limitée aux modes de réalisation décrits ci-dessus et représentés sur les dessins et il va de soi que de nombreuses variantes et modifications peuvent être envisagées sans sortir du cadre de l'invention. REVENDICATIONS 1 Système pour traiter et transmettre Uin signal de télévision, caractérisé en ce qu'il comprend en combinai- son un convertisseur analogique-numérique(ll)pour engendrer des valeurs numériques échantillonnées d'un signal de télé- vision; une mémoire de ligne présente ( 12) reliée à une mémoire de ligne précédente ( 13) pour mémoriser respective- ment les valeurs numériques correspondant à une ligne présente et à une ligne précédente de signaux de télévision une mémoire de groupe codé de trame précédente ( 14) servant à mémoriser le groupe codé transmis pendant des lignes cor- respondantes d'une trame précédente; un microprocesseur 15 relié audit convertisseur analogique-numérique ( 11), auxdites mémoires de ligne présente ( 12) et de ligne précédente ( 13) et à ladite mémoire ( 14) de groupe codé de trame précédente, ledit microprocesseur comprenant-un moyen de génération de code pour engendrer des groupes codés prédéterminés signalant une correspondance entre la ligne de télévision échantillon- née en train'd'être traitée, une ligne précédente mémorisée dans ladite mémoire de ligne précédente ( 13) ou bien la ligne correspondante de la trame précédente mémorisée dans la mémoire associée ( 14), un moyen de production de code intra- ligne pour engendrer un codage caractérisant des variations à l'intérieur d'une ligne, et un moyen de sortie de code pour sélectionner les groupes codés apparaissant aux sorties dudit moyen de génération de code et dudit moyen de production de code intra-ligne. 2 Système selon la revendication 1, caractérisé en ce qu'il comprend en outre un moyen de détection de signal de synchronisation ( 18) recevant le signal de télévision à traiter et comportant une sortie reliée audit microprocesseur ( 15), ledit microprocesseur comprenant un moyen de fourniture de code de synchronisation pour appliquer un code signalant l'arrivée desdites impulsions de synchronisation audit moyen de sortie de code. 3 Système selon l'une des revendications 1 ou 2, caractérisé en ce qu'il comprend en outre un émetteur ( 17) et un modulateur à plusieurs niveaux ( 16) assurant la liai- son du microprocesseur ( 15) avec l'émetteur ( 17). 4 Système selon l'une des revendications 1, 2 ou 3, caractérisé en ce qu'il comprend en outre au moins un récepteur ( 21) comprenant un moyen pour recevoir le signal de sortie dudit moyen de traitement et transmission de signal de télévision ainsi qu'un moyen de reconversion pour reconvertir le signal reçu en un format conventionnel de signal de télévision sous une forme numérique échantillonnée. 5 Système selon la revendication 4, caractérisé en ce que ledit récepteur ( 21) comprend des mémoires de groupe codé de tr*ame précédente ( 24) et de ligne présente ( 25), un microprocesseur ( 23) relié auxdites mémoires de trame précédente ( 24) et de ligne présente ( 25) et compre- nant des moyens réagissant au signal reçu et contenu de la dite mémoire de trame précédente ( 24) pour engendrer des valeurs numériques échantillonnées d'information vidéo de ligne présente en vue de leur application à ladite mémoire de ligne présente ( 25). 6 Système selon la revendication 5, caractérisé en ce que ledit récepteur ( 21) comprend en outre un oscil- lateur de porteuse ( 29) et un modulateur ( 28) ainsi qu'un convertisseur numérique-analogique ( 27) transmettant ledit signal reconverti audit modulateur ( 28). 7 Système selon la revendication 6, caractérisé en ce que ledit récepteur ( 21) comprend en outre un géné- rateur de synchronisation ( 26) qui est autorisé par ledit microprocesseur ( 23), recevant un code d'incidence de signal de synchronisation, à fournir une onde de signal de synchro- nisation. 8 Système de traitement de signaux de télévision, caractérisé en ce qu'il comprend en combinaison un émetteur ( 17) comportant des moyens de codage pour produire un codage numérique pour chaque ligne d'une onde vidéo, ledit codage numérique occupant une période variable en fonction de l'information contenue dans l'onde de ligne, lesdits moyens de codage comprenant un moyen de conversion servant à con- vertir une onde vidéo d'-entrée sous une forme numérique, et des moyens de génération de code ( 102,103,104) reliés auxdits moyens de conversion pour produire un codage numérique de sortie caractérisant la ligne d'information vidéo en train d'être traitée, et au moins un récepteur ( 21) relié audit émetteur ( 17) pour reconvertir ledit codage numérique de sortie en un format vidéo standard. 9 Système selon la revendication 8, caractérisé en ce que chacun desdits émetteur ( 17) et récepteur ( 21) comprend un microprocesseur ( 15,23). Système selon la revendication 9, caractérisé en ce que chacun desdits émetteur ( 17) et récepteur ( 21) comprend une mémoire de ligne présente ( 12; 25 et une mémoire de trame précédente ( 14; 24) pour mémoriser une information de ligne codée pour la trame vidéo précédente. Il Système selon la revendication 10, caractérisé en ce qu'il comprend en outre un moyen de détection de signal de synchronisation ( 18) relié audit microprocesseur ( 15) d'émetteur pour lui signaler l'incidence d'intervalles de synchronisation, ledit microprocesseur d'émetteur comprenant des moyens pour engendrer un code de sortie d'intervalle de synchronisation pour de tels intervalles, et en ce que ledit récepteur ( 21) comprend un moyen de génération d'onde de synchronisation ( 26) relié à la sortie dudit microprocesseur de récepteur ( 23). 12 Système selon l'une des revendications 10 ou 11, caractérisé en ce que ledit générateur de code comprend un premier moyen pour signaler une correspondance entre une ligne vidéo entrain d'être traitée et une ligne précédente mémorisée, un second moyen pour engendrer une série de signaux de codage de changement de -ligne de durée variable caractérisant une ligne en train d'être traitée, et un moyen de sortie pour sélectionner fonctionnellement le signal engendré par le premier moyen lorsqu'une correspondance est déterminée et, en l'absence d'une telle correspondance, pour sélectionner fonctionnellement le signal de sortie dudit second moyen. 2539263, 13 Système selon la revendication 12, caractérisé en ce que ledit dispositif d'émetteur comprend en outre un émetteur ( 17) et un modulateur à niveaux multiples ( 16) reliant le microprocesseur d'émetteur ( 15) à l'émetteur ( 17).