Brevet FR2546318A1 — publié le 19841123

MULTIPLIEUR BINAIRE AVEC EXTENSION DE SIGNE POUR LA MULTIPLICATION DE NOMBRES SIGNES OU NON SIGNES La présente invention concerne les multiplieurs binaires. Le principe de la multiplication de nombres binaires est classique: le multiplicande est multiplié par le chiffre de poids le plus faible du multiplicateur, puis par le chiffre de poids im- médiatement supérieur, et ainsi de suite jusqu'au poids le plus fort; il en résulte à chaque fois un produit partiel, et les dif- férents produits partiels sont additionnés avec un décalage laté- ral d'un chiffre vers la gauche entre chaque produit partiel et le suivant La somme de tous les produits partiels progressivement décalés constitue le résultat de la multiplication. Cependant, pour augmenter la vitesse de multiplication, on prévoit genéralement de réduire le nombre de produits partiels à additionner, en regroupant les bits du multiplicateur selon un décodage approprié. Dans une variante de l'algorithme de Booth, on ne génère que l+n/2 produits partiels au lieu de N pour un multiplicateur à n chiffres, chacun de ces produits partiels ayant comme valeurs possibles non pas simplement O ou X (X étant le multiplicande) mais O, X, -X ou 2 X. Les produits partiels realisés peuvent dont être posi- tifs ou négatifs S'ils sont negatifs, on utilisera pour les représenter la convention dite du "complément à deux" ou le bit de poids le plus fort est égal à 1 et est affecté d'un signe négatif, tandis que les autres bits sont affectés d'un signe positif. Lorsqu'on fait une multiplication binaire en addition- nant successivement plusieurs produits partiels progressivement décalés à gauche, il ne faut pas oublier de procéder à ce que l'on appelle une extension de signe des nombres négatifs Cette extension de signe consiste à répéter le bit de signe vers la gauche pour ne pas fausser le résultat de l'addition par un bit de signe qui ne serait pas à la position de poids le plus fort du résultat de l'addition. Ainsi, la multiplication suivante du multiplicande signé X = 1011 (X = -5) par un multiplicateur Y = 0101 (Y =+ 5) conduit à un résultat faux si on l'écrit sans extension de signe: 1 O 1 1 (-5) x O 1 O 1 (+ 5) 1 O 1 1 0 O O O O 1 1 O 1 1 1 (+ 55) résultat faux. La multiplication doit s'écrire avec extension de signe comme ci- dessous: 1 1 (-5) x O 1 O 1 (+ 5) 111 O 1 1 1 1 1 O O 1 1 1 (-25) résultat juste. Pour effectuer une multiplication, il faudra donc tenir compte de ces bits supplémentaires dits "d'extension de signe" qui doivent être ajoutés à la gauche des produits partiels successifs. Une première difficulté vient du nombre d'additionnn Lurs élémentaires qui devraient être rajoutes pour prendre en compte ces bits d'extension de signe Ce nombre est eleve pour une multiplication 16 bits par 16 bits, et il serait très souhaitable de le réduire au maximum. Une deuxième difficulté vient de ce qu'on souhaite effectuer des multiplications binaires avec des nombres signés ou non signés: le multiplicande X comme le multiplicateur Y peuvent être signés ou non signés et la signification de leur bit de poids le plus fort n'est pas la même selon qu'ils sont signés ou non. Par exemple 1101 représente -3 si on sait que c'est un nombre signé mais représente + 13 si on sait que c'est un nombre non signé. On conçoit que l'extension de signe sera différente selon que le multiplicande X est signé ou non (cette extension de signe reste nécessaire même pour des nombres non signés car on réalise des produits partiels qui, eux, sont de toutes façons signés étant donné qu'il faut pouvoir réaliser soit X soit X). La présente invention propose une structure de multiplieur telle que l'extension de signe soit prise en compte pour des nombres signés comme pour des nombres non signés, sans adjonction d'additionneurs supplémentaires par rapport à ceux qui sont de toutes façons prévus indépendamment de toute question d'extension de signe - Le multiplieur auquel s'applique la présente invention comprend une pluralité de décodeurs recevant chacun deux bits du multiplicateur (Y) et éventuellement une retenue issue du décodeur de rang immédiatement inférieur, chaque décodeur fournissant des signaux de commande définissant, pour deux bits donnas du multiplicateur, un produit partiel parmi quatre possibles 0, X, -X ou 2 X (X étant le multiplicande) à additionner aux produits par- tiels précédents L'addition d'un produit partiel aux précédents s'effectue dans une rangée d'additionneurs élémentaires recevant les sorties d'une rangée d'aiguillages commandés par un décodeur associé à cette même rangée et à ce produit partiel, les addition- neurs recevant par ailleurs les sorties d'additionneurs de la rangée précédente. Selon l'invention, chaque decodeur commande également un module d'extension de signe qui reçoit le bit de plus fort poids du multiplicande et un signal indiquant le mode de représentation, signé ou non signé, du multiplicande, ce module fournissant un signal appliqué à une entrée d'un additionneur de la rangée correspondant au décodeur suivant. Plus précisément, le module fournit un signal (T 1) qui peut prendre les valeurs suivantes en fonction du bit de plus fort poids (x 15) du multiplicande et en fonction du produit partiel défini par le décodeur qui commande ce module: produit partiel: O multiplicande signé T 1 = 1 : X T 1 = x 15 * produit partiel: -X multiplicande signé T 1 = x 15 produit partiel: O multiplicande non signé T 1 = 1 : X T 1 = 1 : -X T 1 = O Dans tout ce qui suit l'astérisque indique le complément d'un nombre binaire. Le signal (T 1) fourni par le module d'extension de signe est appliqué à un additionneur recevant par ailleurs (pour les produits partiels 0, X, X), le bit (x 14) précedent le bit de plus fort poids du multiplicande. Pour tenir compte du cas ou le produit partiel défini par un décodeur est 2 X, on prévoit de plus que le module d'extension de signe commandé par ce décodeur fournit en fait deux signaux (T 1 et Ul), que le deuxième est nul sauf éventuellement si le produit partiel est 2 X et que dans ce dernier cas, le premier signal est égal à x 15 * et le deuxième signal est égal à O (multiplicande signé) ou x 15 (multiplicande non signé). Le premier signal est appliqué à l'avant-dernier addi- tionneur de la rangée correspondant au décodeur suivant; le second signal est appliqué au dernier additionneur de cette rangée Ce dernier additionneur reçoit par ailleurs la sortie du dernier aiguillage de la rangée qui lui est associée (aiguillage fournissant le bit de plus fort poids x 15, ou son complément, ou le bit immédiatement précédent, ou encore un niveau zéro); enfin, ce dernier additionneur de chaque rangée reçoit sur une entrée supplémentaire un niveau logique " 1 ". Pour terminer, il faut signaler qu'il est prévu en outre, pour la première rangée d'additionneurs, un module d'extension de signe supplémentaire recevant le produit x 15 yo du bit de plus fort poids du multiplicande et du bit de plus faible poids du multiplicateur, ainsi que le signal indiquant si le multiplicande est Signé, ce module fournissant des signaux appliqués à des entrées de l'ante-pénultième et de l'avant dernier additionneur de la première rangée. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et 46318 qui est faite en référence aux dessins annexés dans lesquels la figure 1 représente schématiquement les éléments permettant l'addition des trois premiers produits partiels de la multiplication, la figure 2 représente la structure en rangées d'aiguillages et d'additionneurs, plus précisément à propos de l'addition du quatrième produit partiel aux précédents; la figure 3 représente la structure selon l'invention pour l'extension de signe; la figure 4 représente le module d'extension de signe supplémentaire de la première rangée d'additionneurs; la figure 5 représente la structure d'un module d'extension de signe normal d'une rangée quelconque. L'algorithme de multiplication utilisé met en jeu quatre produits partiels 0, X, -X, 2 X ou X est le multiplicande à 16 chiffres xo à x 15. Cet algorithme consiste à examiner deux à deux les bits YO à Y 15 du multiplicateur Y et à engendrer, pour chaque groupe de deux bits consécutils, un produit partiel 0, X, -X ou 2 X. En fait on engendre un premier produit partiel O ou X pour yo (selon que yo est égal à O ou 1), puis des produits par- tiels pour les groupes de deux bits successifs Y 1 Y 2 > Y 3 Y 4 etc-, Y 13 y I 4 et enfin un neuvième et dernier produit partiel pour Y 15 (car y, 5 joue un rôle particulier puisque c'est un bit de signe lorsque Y est un nombre signé) On doit noter que lorsque les produits partiels sont additionnés entre eux, il y a un décalage de deux crans à gauche d'un produit partiel au suivant puisque l'algorithme utilisé n'engendre qu'un produit partiel sur deux (sauf toutefois entre le premier et le deuxième produit par- tiel o il n'y a qu'un cran de décalage). Si un groupe de deux bits a les valeurs suivantes: 00, 01, 10 ou 11, on comprend que le produit partiel à engendrer pour ce groupe doit être respectivement 0, X, 2 X ou 3 X; en fait on considérera que 3 X c'est -X + 4 X et que 4 X est équivalent à X sur le produit partiel suivant (puisque ce dernier est décalé de deux crans à gauche); on réalisera donc un produit partiel -X pour le groupe de deux bits considéré et on transmettra une sorte de rete- nue pour le groupe de deux bits immédiatement consécutif. S'il y a une retenue, le décodage des deux bits immédiatement consécutifs donnera alors les produits partiels suivants X+ 0, X+X, X+ 2 X ou X+ 3 X, c'est à dire X, 2 X, 3 X ou 4 X selon que les bits ont les valeurs 00, 01, 10 ou 11 Là encore 3 X peut s'écrire -X + 4 X; donc, les deux derniers cas (bits 10 ou 11) correspondront à un produit partiel -X ou O avec une retenue pour le décodage du groupe de bits suivant Il y a donc propagation possible de la retenue de ce décodage d'un groupe au suivant. Autrement dit, le premier produit partiel à réaliser est 0 ou X selon que yo égale 0 ou 1; le second produit partiel est 0, X, 2 X ou -X selon que Yl Y 2 égale 00 ou 01 ou 10 ou 11 et dans le dernier cas il y a génération d'une retenue, les produits par- tiels suivants (du troisième au huitilme) sont 0, X, 2 X ou -X si le groupe de deux bits correspondants est 00, 01, 10 ou 11 et qu'il n'y a pas de retenue issue du décodage du groupe précédent; les produits partiels en question sont au contraire égaux à X, 2 X, -X ou O si le groupe de deux bits est 00, 01, 10 ou 11 et qu'il y a une retenue issue du groupe précé&dent; enfin, le neuvième pro- duit partiel a les valeurs possibles suivantes: 0 ou X pour Y 15 = O ou 1 si Y est un nombre non signé et s'il n'y a pas de retenue du groupe précédent 0 ou -X pour y 15 = 0 ou 1 si Y est un nombre signé et s'il n'y a pas de retenue du groupe precedent; X ou 2 X pour Y 15 = O ou 1 si Y est un nombre non signé et s'il y a une retenue du groupe précédent; X ou O pour Y 15 = O ou 1 si Y est un nombre signé et s'il y a une retenue. Toutes les indications précédentes permettent de construire un décodeur (D 1, D 2, etc) pour chaque groupe de deux bits et pour le bit Y 15 (décodeur inutile pour yo: il suffit d'une rangée de portes ET commandées par yo et les bits de X). Chaque décodeur reçoit un groupe de deux bits consécutifs de Y et, sauf pour le premier décodeur, la retenue du décodeur précédent; chaque décodeur engendre quatre signaux de commande qu'on appellera Co, Cx, C 2 x, Cxm et une retenue pour le décodeur suivant; les quatre signaux de commande ont pour fonc- tion l'établissement d'un produit partiel bien déterminé, respec- tivement 0, X, 2 X ou -X pour le rang correspondant à ce décodeur. Un produit partiel de rang déterminé doit -être additionné à la somme des produits partiels déjà additionnés entre eux, avec un décalage approprié vers la gauche (un cran entre le premier produit partiel PO et le second P 1, deux crans entre les produits partiels successifs Pl à P 8). Il en résulte que le multiplieur a une structure en rangées successives d'additionneurs dont les sorties fournissent les produits partiels cumulés. La première rangée d'additonneur (A Io à A 117) a trois séries d'entrées pour recevoir respectivement les produits par- tiels PO, Pl et P 2, avec les décalages à gauche appropriés (un cran et deux crans). PO est égal à yo X et est engendré par une série de por- tes ET commandées par le bit de plus faible poids yo du multiplicateur. Pl est égal à O ou X ou 2 X ou -X selon la commande qui est active parmi les commandes Co, Cx, C 2 x, Cxm issue du premier décodeur D 1 (décodeur de Yly 2) Pl est engendré par une première série d'aiguillages P Plo, P P 11 PP 115 commandés par le premier décodeur D 1. P 2 est O ou X ou 2 X ou -X selon la commande qui est active parmi les commandes Co, Cx, C 2 x, Cxm du deuxième décodeur D 2 (décodeur de y 3 y 4); P 2 est engendré par une deuxième série d'aiguillages PP 20, PP 215 commandés par le deuxième décodeur D 2. Ainsi de suite, chaque produit partiel est engendré par une série d'aiguillages commandés par un décodeur associé à ce produit partiel. La première rangée d'additionneurs doit additionner les trois premiers produits partiels PO, Pl et P 2 Les sorties des portes ET sont appliquées à une première série d'entrées des additionneurs Les sorties des aiguillages de la première série d'aiguillages sont appliquées à une deuxième série d'entrées et les sorties des aiguillages de la deuxième série sont appliquées à une troisième série d'entrées des addtionneurs. Si la commande Co issue d'un décodeur est active, le produit partiel à réaliser est O; les aiguillages de la série correspondante transmettent des bits O sur les entrées correspon- dantes des additionneurs. Si la commande Cx est active, le produit partiel à réaliser est X; les aiguillages dirigent les bits xi du multipli- cande vers les entrées appropriées des additionneurs; si la coi- mande C 2 x est active, il faut additionner 2 X; les aiguillages dirigent non pas xi mais xi-1 vers les additionneurs car le terme 2 X est l'équivalent du terme X décalé d'un cran à gauche. Enfin, si la commande Cxm est active, il faut addi- tionner -X, ce que l'on fera en considérant que -X s'écrit X*+l dans la notation en complément à deux des nombres signés (X* est le complément de X); d'une part on appliquera un nombre 1 (par exemple la commande Cxm elle-même) sur une entrée de retenue d'un addtionneur de position 0 (A 10 si c'est le produit partiel Pl qui est égal à -X, A 20 si c'est le produit partiel P 2); d'autre part les aiguillages dirigeront vers les entrées des addtionneurs les compliments xi* des bits xi. Pour préciser complètement cette structure, on peut prendre le cas d'un additionneur de position i (Ali) de la première rangée. Cet additionneur reçoit sur sa premiere entrée (correspondant au produit partiel P 0) le terme yo xi+lo Il reçoit sur sa deuxième entrée (produit partiel Pl) un terme issu d'un aiguillage de position i (P Pli) de la première série d'aiguillages Ce terme est O ou xi ou xi_ 1 ou xi* selon que le produit partiel Pl à réaliser est O ou X ou 2 X ou -X. Il reçoit enfin sur sa troisième entrée (sauf pour i plus petit que 2) un terme correspondant au produit partiel P 2, issu d'un aiguillage de position i-2 (PP 2 i_ 2) de la deuxième série d'aiguillages Ce terme est O ou xi_ 2 ou xi_ 3 ou x*i-2 selon que le produit partiel P 2 à réaliser est O ou X ou 2 X ou -X. Cet additionneur de position i (A 1 i) a une sortie somme 25463 18 représentant les trois premiers produits partiels cumulés et une sortie retenue qui est envoyée à l'additionneur de position i-1 de la deuxième rangée d'additionneurs (A 2 il) La sortie somme est envoyée à la première entrée de l'additionneur de position i-2 de la deuxième rangée (A 2 i-2) Pour i= O la sortie somme constitue un résultat partiel de multiplication (bit r 1 du résultat XY, le bit ro étant simplement xo yo) et la sortie retenue est envoyée à la deuxième entrée de l'additionneur de position 1 de la première rangée (All); pour i=l, la sortie somme constitue un autre résultat partiel (bit r 2 du résultat R). Lorsque Pl doit être égal à 2 X (C 2 x actif pour le premier décodeur D 1, l'aiguillage de position O de la première série (PP 10) dirige un bit zéro sur la deuxième entrée de l'additionneur de position 0 de la première rangée (A O lo); lorsque P 2 = 2 X (C 2 x actif pour le deuxième décodeur D 2, l'aiguillage de position O de la deuxième série (PP 20) dirige un bit zéro vers la troisième entrée de l'additonneur de position 2 (A 12). Lorsque Pl = -X, la commande Cxm du premier décodeur (D 1) est utilisée pour appliquer un bit "un" sur la troisième entrée de l'additionneur de position O de la première rangée (A O lo) Lorsque P 2 = -X, la commande Cxm du deuxième décodeur (D 2) établit un bit "un" sur la troisième entrée de l'addtionneur de position O de la deuxième rangée d'additionneurs (A 20). Pour terminer la description de la premiere rangee d'additonneurs, il faut préciser qu'il est prevu des additonneurs de position 16 et 17 ( 18 additonneurs au total par rangée pour un multiplicande à 16 bits). L'additionneur de position 16 (A 116) reçoit la sortie de l'aiguillage de position 14 (PP 214) de la deuxième série; l'additionneur de position 17 (A 117) reçoit la sortie de l'aiguillage de position 15 (PP 215) de la deuxième série, donc un bit O ou xi 4 ou xs 15 ou x 15 *. En ce qui concerne le reste de la structure du multiplieur il se compose de rangées successives d'aiguillages (pour l'élaboration des produits partiels successifs P 3, P 4, etc) et de rangées d'additionneurs correspondant à ces rangées d'aiguillages. Cette structure est représentée à la figure 2 pour les première et seconde rangées d'additionneurs. Une rangée d'additionneurs reçoit sur une première série d'entrées les sorties sommes des additionneurs de la rangée précédente (avec un décalage de deux crans à gauche); sur une deuxième série d'entrées les sorties retenues des additionneurs de la rangée précédente (avec un décalage d'un cran), et sur une troisième série d'entrées les sorties des aiguillages correspon- dant à la même rangée d'additionneurs (avec un décalage de deux crans à droite). Autrement dit, l'additionneur de position i (A 2 i) reçoit la sortie somme de l'addtionneur de position i+ 2 de la rangée précédente (Ali+ 2), la sortie retenue de l'additionneur de posi- tion i+l de la rangée précédente (Ali+l), et la sortie de l'aiguillage de position i-2 de la même rangée (aiguillage PP 3 i_ 2) qui transmet donc des bits O ou xi_ 2 ou x*i_ 2 ou xi-3 selon la commande active pour le décodeur D 3 de la rangée correspondante). Pour chaque rangée, l'additionneur de position O (A 20 par exemple) reçoit sur son entrée de retenue la commande Cxm issue du décodeur D 2 correspondant à la rangée précédente Il fournit sur sa sortie somme un bit de résultat de la multiplica- tion (r 3) et sa sortie retenue est reliée à l'entrée de retenue de l'additionneur de position 1 (A 21) de la même rangée Ce dernier fournit aussi un bit de résultat de la multiplication (r 4) sur sa sortie somme. L'essentiel de la structure du multiplieur peut être établi à partir des indications qui précdent. Les aiguillages peuvent facilement être réalisés sachant ce qu'ils doivent transmettre ( O ou xi ou xi_ 1 ou xi*) en fonction des commandes qu'ils reçoivent. Il reste à réaliser l'extension de signe. Pour un multiplieur 16 bits par 16 bits, cela nécessiterait normalement non pas 18 additionneurs (positions O à 17) par rangée mais plutôt 32 pour la première rangée, 30 pour la 1.1 deuxième rangée, puis 28, 26, etc. L'invention résulte de la remarque que l'on peut remplacer les bits de signe à étendre par des valeurs qui résument la totalité de l'influence de l'extension de signe sur le résultat de la multiplication, et qu'on peut appliquer ces valeurs non pas sur des additionneurs supplémentaires mais sur les entrées libres des additionneurs de position 16 et 17 de chaque rangée En effet, la structure qui a été décrite en référence aux figures 1 et 2 montre que lec additionneurs de position 16 possèdent une entrée inutilisée et ceux de position 17 possèdent deux entrées inutilisées De plus, pour la première rangée, on a même deux entrées inutilisées pour l'additonneur de position 16 et une pour l'additionneur de position 15. Les valeurs à rajouter pour tenir compte de l'extension de signe dépendent: de la valeur du bit x 15 du multiplicande; du fait que ce bit est un bit de signe ou non (multiplicande signé ou non signé); de chaque produit partiel à réaliser 0, X, -X ou 2 X. Ces valeurs sont élaborées, pour chaque rangée d'additionneurs, par un module d'extension de signe, qui est commandé par les commandes Co, Cx, C 2 x, Cxm issues du décodeur correspondant à la rangée d'additonneurs précédente:par exemple, le décodeur D 3 des bits Y 5 y 6 commande la formation du produit par- tiel P 3 qui sera appliqué aux troisiemes entrées de la deuxième rangee d'additionneurs (A 2 i)o Le module d'extension de signe commandé par ce même décodeur D 3 établira des signaux à appliquer aux entrées des additionneurs de position 16 (essentiellement) et 17 (accessoirement) de la troisième rangée d'additionneurs. On verra qu'on prévoit un module d'extension de signe pour chaque produit partiel, en pratique un module pour chaque rangée d'additionneurs et deux modules pour la première rangée d'additionneurs. On peut montrer mathématiquement que, si on appelle SO, Sl et 52 58 les bits de signe à étendre pour les neuf produits' partiels PO à P 8 (produits partiels qui sont tous des nombres de 16 bits), on peut résumer l'influence de l'extension de signe de tous ces produits partiels en ajoutant au résultat de la multi- plication erronnée, faite sans extension de signe, la valeur suivante: (S So*+l)216 + 51 * 217 + 1 218 + 52 * 21 19 + + 1 230 + 58 * 231 ( 1) Or, la sortie somme de l'additionneur de position 15 de la première rangée (A 115) représente un terme de poids 216 et celle de l'additionneur de position 16 un terme de poids 217. (So*+l) 216 peut s'écrire (So*+So*+So) 216, scit So* 217 +So 2 16. On se sert de ces additionneurs, qui ont des entrées inutilisées, pour réaliser l'addition du terme (So*+ 1)2 16. On réalise alors un premier module d'extension de signe XSTO, recevant: le bit de poids le plus fort x 15 du multiplicande et le bit de poids le plus faible yo du multiplicateur (ou bien rece- vant simplement yox 15 qui par ailleurs est appliqué à une entrée de l'additionneur A 114); un signal TCX indiquant si le multiplicande X est signé. Ce module d'extension fournit un signal SO appliqué à une entrée de l'additionneur Al 15 et un signal So* applique à une entrée de l'additionneur A 1 16 (en fait, on pourrait prévoir un seul signal SO sans son compléement dans le cas o les addition- neurs sont conçus pour avoir une entrée inversée c'est à dire lorsque l'additionneur recevant deux signaux a et b effectue en fait par construction la somme ae+b et non a+b). Si TCX = 1 (multiplicande X signé), alors le signe à étendre est le bit de poids fort du produit partiel PO, donc SO est égal à X 15- yo- Si TCX = O, (multiplicande X non signé), alors le signe à étendre est O; So = O. La figure 3 montre l'ensemble des circuits d'extension de signe selon l'invention, et notamment le premier module XSTO. Le détail de ce module est visible à la figure 4 Le signal TGX et son inverse TCX* commandent chacun un transistor MOS dont l'un permet la transmission d'un zéro (Vss) à la sortie SO et l'autre la transmission de x 1 s yo. La sortie So peut être inversée par un inverseur pour produire So* si cela est nécessaire. Revenant à la figure 3, on réalise l'addition du terme SI* 217 par un signal appliqué à une entrée inutilisée de l'additionneur de position 16 de la première rangée (Ai 16) puisque la sortie somme de cet additionneur a justement un poids 217. Ce signal est obtenu à partir d'un module d'extension de signe XST 1 relatif au produit pertiel P 1. Ce module reçoit le bit x 15 et le signal TCX indiquant si ce bit est un bit de signe ou non De plus, comme la valeur du signe à étendre SI, donc du terme 51 *, dépend de la valeur du pro- duit partiel Pl qui est O ou X ou 2 X ou -X, le module d'extension de signe XST 1 reçoit les commandes CO, Cx, C 2 xet Cxm correspondant au produit partiel Pl donc issus du premier décodeur D 1 On verra plus loin comment on calcule le terme Si*. Cependant on peut déjà donner la précision suivante: le module d'extension de signe XST 1 devrait fournir uni- quement un signal Si* appliqué à l'additionneur A 116, la valeur de Sl* dépendant du fait que le multiplicande est signé (TCX = 1) ou non signé (TCX = 0); en fait, on préfère, pour des raisons prati- ques, élaborer par le module d'extension de signe deux signaux T 1 et U 1 dont le premier est appliqué à la dernière entrée libre de l'additionneur A 116 et dont le second est appliqué à une entrée libre de l'additionneur A 117 La raison de cette disposition est le fait qu'il faut prévoir le cas ou le produit partiel Pl est égal à 2 X car dans ce cas il faut rajouter un terme X 15 o 217 au terme SI* 217. Avant de rentrer plus avant dans ces détails pratiques, on vérifie donc sur la figure 3 que le module d'extension de signe XST 1 fournit les signaux T 1 et Ul appliqués aux additionneurs A 116 et A 117. Pour l'addition du terme 1 218 de la somme ( 1), on applique simplement un 1 à la dernière entrée libre de l'additionneur A 117 (dont la sortie "somme" a un poids 218). De la même manière on réalise -les termes 1 220, 1.222 etc par un bit " 1 " appliqué à une entrée des addition- neurs de dernière position des autres rangées, à savoir les addi- tionneurs A 217, A 317 etc A 717 dont les sorties "somme correspondent effectivement à des poids respectifs 220, 222 etc 230 De la même manière aussi, on réalise l'addition des ter- mes 52 * 219, 53 * 221 58 * 231, chacun par un module d'extension de signe respectif XST 2, XST 3 XST 8, commandé respectivement par les sorties du décodeur correspondant D 2, D 3 D 8 et fournissant chacun deux signaux (T 2, U 2), (T 3, U 3) (T 8, U 8) appliqués aux deux derniers additionneurs de chaque rangée Par exemple, comme on le voit sur la figure 3, le module XST 2 fournit un signal T 2 à une entrée de l'additionneur A 216 et un signal U 2 à une entrée de l'additionneur A 217. En revenant à l'élaboration des signaux issus de chaque module d'extensionde signe, il faut étudier le tableau des valeurs possibles du signe à étendre. Prenant par exemple le signe SI du produit partiel P 1, on a les cas possibles suivants: en fonction des valeurs de X 15 et du produit partiel Pl. 1 Multiplicande X signé (TCX = 1) 1.1 Pl = O alors 51 = 0 SI* = 1 1.2 Pl = X alors SI = x 15 SI* = x 15 * 1.3 Pl = -X alors SI x 15 SI* = x 15 1 4 Pl = 2 X alors 51 = x 15 51 * x 15 * 2 Multiplicande X non signé (TCX = 0) 2.1 Pl = O alors SI = 0 SI* = 1 2.2 Pl = X alors Si = 0 Si* = 1 2.3 Pl = -X alors SI 1= 1 SI* = O 2 4 Pl = 2 X alors 51 = 0 SI* = 1 La dernitre colonne représente le terme à rajouter sur l'avant-dernier additionneur (A 116 pour la première rangée). Mais, pour les cas o Pl = 2 X, il faut en plus rajouter sur cet additionneur un terme égal à x 15 car, si on regarde bien la figure 3, on voit que dans le cas o Pl = 2 X, on décale, par les aiguillages PP 1 o à PP 115, les bits du multiplicande d'un cran vers la gauche du bit xo au bit x 14 mais que le bit x 15 disparaît car il n'y a pas d'aiguillage P P 116 de position 16 C'est le module d'extension de signe (XS Tl en l'occurence) qui tient lieu de cet aiguillage manquant. D'autre part, lorsque Pl = 2 x, il faut aussi retrancher 51.217 à l'équation ( 1) car l'extension du signe Si ne commence alors qu'a la puissance 18 et non à la puissance 17 du fait du décalage d'un cran à gauche. Ainsi, lorsque Pl = 2 x, il faut rajouter un terme Si* + x 15 Sl au poids 217 donc sur l'additionneur A 116 o Si le multiplicande est signé, Si* = x 15 *; le terme à rajouter est x 15 *. Si le multiplicande n'est pas signé, Si* = 1; le terme rajouter est 1 + x 15. -15 Il faut donc rajouter soit x 15 * (multiplicande signé) soit x 15 + 1 (multiplicande non signé) sur l'additonneur A 116. Comme il n'y a qu'une entrée disponible, on ne peut pas facilement additionner x 15 + 1. On considère alors dans ce dernier cas que: x 15 + 1 = x 15 +(X 15 +X 15 *) = 2 x 15 + xi 5 * et on rajoute x 15 * sur l'additionneur d'avant dernière position A 116 (comme lorsque le multiplicande est signé) et x 15 sur l'additionneur de dernière position Al 17, ce qui réalise bien la somme 2 x 15 + x 15 * sur le poids 217. Les explications qui précèdent font comprendre la raison pour laquelle le module d'extension de signe XST 1 (et bien entendu les autres aussi) fournit non pas un seul signal qui aurait la valeur Sl* et qui serait appliqué à l'additionneur A 1 16 mais deux signaux dont l'un, TI, appliqué à l'additionheur A 116, a essen- tiellement une valeur égale à Si* pour Pl = 0, Pl = X et Pl = -X mais a une valeur x 15 * pour Pl = 2 X (multiplicande signé ou non signé) et dont l'autre, Ul, appliqué à l'additionneur A 117, a une valeur nulle sauf pour Pl = 2 X et TCX = O auquel cas Ul = x 15. En résumé, la table de vérité pour l'élaboration des signaux T 1 et Ul est la suivante: Commande TCX CO = 1 1 Cx = 1 1 Cxm = 1 1 C 2 x= 1 1 Co = 1 O Cx = 1 O C = 1 O xm C 2 x= 1 O Cette table est signe XST 1 à XST 8. T 1 xl 5 * X 1 5 * x 15 * 11 me-me i x 15 * 1.1 même Ut o x 15 pour les modules d'extension de La encore, comme pour le module XST 0, on peut tres bien concevoir que les modules fournissent non pas T 1 et Ut tels que définis ci-dessus mais par exemple T 1 et Ui* si l'additionneur A 117 possède une entrée inversée telle que pour additionner Ut il faille entrer Ul*. La figure 5 représente le schéma du module d'extension de signe XST 1, les autres étant identiques Ce schéma est simple- ment la traduction de la table de vérité ci-dessus Vss correspond à un niveau logique " O " et Vdd à un niveau " 1 " Le module reçoit non seulement TCX mais aussi TCX* pour éviter de prévoir un inver- seur dans chaque module, et de même il peut recevoir x 15 et x 15 *o REVENDICATIONS 1 Multiplieur binaire comportant une pluralité de décodeurs (Dl, D 2) recevant chacun deux bits du multiplicateur (Y) et éventuellement une retenue issue d'un décodeur de rang inférieur, chaque décodeur fournissant des signaux de commande (Co, Cx, Cxm, C 2 x) destinés à définir, pour deux bits donnas du multiplicateur, un produit partiel parmi quatre possibles 0, X, -X ou 2 X à additionner aux produits partiels correspondant aux bits de rang inférieur du multiplicateur, l'addition d'un produit par- tiel aux précédents s'effectuant dans une rangée d'additionneurs élémentaires (A 20, A 21) recevant les sorties d'une rangée d'aiguillages (PP 30, PP 31) commandés par les signaux issus d'un décodeur (D 2) associé à cette même rangée et à ce produit partiel (P 3), les additionneurs recevant par ailleurs les sorties d'additionneurs (Alo, All) d'une rangée précédente, (Dl, D 2) caractérisé en ce que chaque décodeur commande également un module d'extension de signe (XST 1, XST 2 o) recevant le bit de poids le plus fort (x 15) du multiplicande (X) et recevant un signal (TCX) indiquant le mode de représentation, signé ou non signé, du multiplicande, ce module fournissant un signal (Tl) appliqué à une entrée d'un additionneur (A 116, A 215) de la rangée correspondant au decodeur suivant (D 2, D 3) du multiplicande. 2 Multiplieur binaire selon la revendication l, caractérise en ce que le module d'extension de signe (XST) four- nit un signal (Tl) qui peut prendre les valeurs suivantes en fonc- tion du bit de plus fort poids (x 15) du multiplicande (X), du signal TCX et du produit partiel commandé par le décodeur correspondant à ce module, ce signal étant appliqué à une entrée d'un additionneur (A 116): Produit partiel: O multiplicande signé Tl = 1 : X T 1 = x 15 * : -X T 1 = x 15 : O multiplicande non signé Tl = 1 Produit partiel: X Mlultiplieur non signé T 1 = 1 : -X Il T 1 = O 3 Multiplieur binaire selon la revendication 2, caractérisé en ce que le module d'extension de signe (XST 1) four- nit deux signaux (T 1 et Ul) appliqués respectivement à l'avant- dernier (A 116) et au dernier (A 117) additionneur de la rangée correspondent au décodeur (D 2) qui suit immédiatement le décodeur (D 1) commandant le module d'extension de signe (XST 1), en ce que le deuxième signal (Ul) est nul sauf éventuellement lorsque le décodeur commandant le module indique que le produit partiel à réaliser est 2 X, et en ce que dans ce dernier cas le signal T 1 est égal à x 15 * et le signal U 1 est égal à O (multiplicande signé) ou x 15 (multiplicande non signé), x 15 étant le bit de plus fort poids du multiplicande. 4 Multiplieur binaire selon la revendication 3, caractérisé en ce que le dernier additionneur de chaque rangée, recevant le deuxième signal (U 1, U 2) issu du module d'extension de signe correspondant au décodeur de la rangée précédente, reçoit par ailleurs: d'une part, venant du dernier aiguillage de la rangée correspondant à cet additionneur, le bit de plus fort poids (x 15) de multiplicande ou son complément lorsque le produit partiel à additionner dans cet additionneur est X ou -X, ou le bit precédent (x 14) lorsque le produit partiel est 2 X; et d'autre part, un niveau logique " 1 ". Multiplieur binaire selon l'une des revendications 1 à 4, caractérisé en ce qu'il est prevu en outre pour la premiere rangée d'additionneurs un autre module d'extension de signe (XSTO) recevant le produit (x 15 yo) du bit de plus fort poids du multiplicande et du bit de plus faible poids du multiplicateur, ainsi que le signal (TCX) indiquant si le multiplicande est signé ou non, ce module fournissant deux signaux complémentaires (SO et So*) appliques l'un à l'ante-pénultième additionneur de la première rangée, l'autre à l'avant-dernier additionneur de cette première rangée, le signal SO ayant la valeur dudit produit.