Brevet FR2543707A1 — publié le 19841005

La présente invention concerne le domaine du traitement numérique de signaux, et elle sert à analyser avec interaction des formations concernant des images. Dans les solutions techniques connues, on utilise comme unités de traitement dans la plupart des cas des calculateurs universels se présentant sous la forme de microcalculateurs ou de minicalculateurs, à laide desquels les images converties numériquement et emmagasinuées dans les dispositifs sont traitées et analysées (demande de brevet allemand DE-OS 2 418 361). Ces agencements présentent l'inconvénient que, notamment pour des images de grand format, de longs temps de calcul sont nécessaires pour des algorithmes très simples. Une grande classe d'opérations concernant le traitement numérique d'images permet l'utilisation du principe SIMD (single instruction - multi data) (ins- truction unique - données multiples), suivant lequel une unité centrale de commande fournit une instruction à l'unité de traitement spécialisée, et celle ci exécute l'opération commandée ponctuellement pour l'ensemble de l'image ou pour d'autres images. De tels dispositifs contiennent généralement plusieurs mémoires de répétition d'images, qui peuvent faire l'objet d'une lecture et Bane écriture ligne par ligne à vitesse vidéo Ces dispositifs sont couplés avec un calculateur de gestion qui leur fournit les images à traiter et qui reçoit les images résultantes à la fin d'une étape de traitement. En pratique, et en particulier lorsque des opérations de traitement d'images sont effectuées de façon courante, on relie souvent plusieurs dispositifs de ce genre au calculateur de gestion, de sorte qu'on peut opérer 'n parallèle (New Concepts in Display Techn.-USER-70 Display, Computer, Août 1977) Une caractéristique de tels dispositifs consiste en ce que, pour l'exécution de quelques opérations typiques du domaine du traitement d'images, comme par exemple la formation de combinaisons linéaires de plusieurs images ou bien le filtrage bidimensionnel linéaire d'images, il est nécessaire d'utiliser un grand nombre de mémoires de répétition d'images alors que, pour l'exécution d'autres opérations typiques de traitement d'images comme par exemple pour la représenta- tion en pseudo-couleurs d'une image sur un moniteur couleur, il suffit de quelques mémoires de répétition d'images. Un inconvénient de ces agencements consiste en ce que le nombre de leurs mémoires de répétition d'images doit toujours être assez grand pour être sur, fisant pour toutes les opérations à réaliser, bien que quelques unes de ces mémoires de répétition d'images ne doivent être utilisées que pendant un faible pourcentage du temps disponible, notamment seulement lorsque précisément une opération de mémorisation doit être effectuée. Cet inconvénient est encore amplifié par le fait que les memoires de répétition d'images constituant les composants de circuits les plus couteux de tels dispositifs. L'invention a pour but de permettre, lors du traitement numérique d'images conformément au principe SIMD, l'exécution diunp large classe d'opérations de traitement images et de faire intervenir un nombre aussi réduit que possible de mémoires de répétition d'images grace à une e:ploitation efficacè de ces der fières invention a pour but de créer un dispositif de traitement numérique d'images, à l'aide duquel plusieurs unités de traitement peuvent simultanément trai ter numériquement et analyser des images, le nombre des mémoires de répétition d'images intervenant dans le dis positif devant être petit.Selon l'invention, le problème est résolu en utilisant plusieurs consoles d'affichage se composant chacune d'une unité de commande, d'au moins une mémoire de répétition d'images et d'un processeur SIMD opérant à vitesse vidéo, en ce qu'un bloc de mémoires se composant d'au moins une mémoire de répétition d'images additionnelle et une unité associée de commande de mémoires sont reliées aux consoles dwaffi- chage. A cet effet, les sorties de données des consoles d'affichage sont reliées par l'intermédiaire de l'unité de commande de mémoires aux entrées de données de fa mémoire de répétition d'images additionnelle, tandis que les sorties de données de la mémoire de répétition d'images additionnelle sont reliées aux entrées de données des consoles d'affichage.Des sorties d'instructions des consoles d'affichage, dans les bits isquelles sont contenus un signal d'activation des adresses codées en binaire des consoles d'affichage, la fonction à exécuter codée en binaire et l'adresse codée en binaire de la mémoire de répétition d'images additionnelle intervenant dans le mode de réalisation et qui transmet ensuite des bits servant à la programmation de la mémoire de répétition d'images additionnelle pour les fonctions à exécuter, sont reliées aux entrées d'instruction de l'unité de commande de mémoires, tandis que les entrées d'état des consoles d'affichage sont reliées aux sorties d'état de l'unité de commande de mémoires. Pour la réalisation de l'unité de commande de mémoires, il est avantageux d'associer à chaque mémoire de répétition d'images additionnelle une unité de commande partielle de mémoire identique qui comporte un multiplexeur de données d'entrée respectif. Les sorties de données de toutes les consoles d'affichage sont reliées aux entrées de données du multiplexeur de données d'entrée dont l'entrée de commande est reliée à l'une de plusieurs sorties d'un dispositif d'analyse d'instructions et dont la sortie de données est reliée à une entrée de signaux à plusieurs canaux d'une porte de commutation de données.La sortie de la porte de commutation de données est reliée à l'entrée de données de la mémoire de répétition d'images associée, la seconde entrée de données de la porte de commutation est reliée à la seconde sortie à plusieurs canaux du dispositif d'analyse d'instructions, tandis que l'entrée de commande de la porte de commutation est reliée à la troisième sortie du dispositif d'analyse d'instructions. L'entrée d'adresses de la mémoire de répétition d'images est reliée à la sortie à plusieurs canaux d'une porte de commutation d'adresses, dont l'entrée de commande ainsi qu'une des entrées de signaux à plusieurs canaux sont reliées à d'autres sorties du dispositif d'analyse d'instructions, tandis que la seconde entrée de signaux à plusieurs canaux de la porte de commutation d'adresses est reliée à la sortie d'un générateur d'adresses vidéo. L'entrée correspondante de la mémoire de répétition d'images est reliée à une sortie de lecture/écriture du dispositif d'analyse d'instructions. La sortie de données de chaque mémoire de répétition d'images additionnelles est en outre reliée à une entrée de données du dispositif d'analyse d'instructions. Chaque dispositif d'analyse d'instructions comporte des entrées d'instructions qui sont reliées aux sorties d'instructions des consoles d'affichage, ainsi que des sorties d'état qui sont reliées aux entrées d'état des consoles d'affichage, chacune de ces entrées et sorties à plusieurs canaux étant reliée à l'entrée ou à la sortie correspondante d'une console d'affichage respective. D'une manière avantageuse, chaque dispositif d'analyse d'instructions comporte des connexions bidi rectionnelles qui sont chacune reliées simultanément à la sortie d'instruction et à l'entrée d'état d'une console d' affichage. Pour une réalisation avantageuse du dispositif d'analyse d'instructions, chacune des connexions bidirectionnelles reliée à la sortie d'instructions et à l'entrée d'état d'une console d'affichage est reliée d'une part à l'entrée d'un registre d'entrée d'instructions servant à une mémorisation-tampon des signaux d'instructions et, dont l'entrée d'horloge est reliée comme cela est classique à un conducteur conducteur d'échantillonnage - appliquant un signal associé de synchronisation aux canaux, et d'autre part à la sortie d'un registre de sortie d'état de vue d'une memorisation-tampon des signaux d'état à représenter sur les consoles d'affichage et des données de mémoire de répétition d'images, chaque registre d'entrée dginstructions comporte d'une part une sortie à plusieurs canau pour le bit d'activation ainsi que les bits dBa- dresses de la mémoire de répétition d'images prévue pour l'exécution d'une fonction, qui est reliée respectivement à une entrée à plusieurs canaux d'une porte logique de verrouillage, servant au verrouillage du reyistre d'entrées d ' instructions correspondant aux mémoires de répétition d'image non-adressées et ne transmettant pas le premier bit d'activation, ainsi qu'à une entrée de données d'un multiplexeur pour ouvrir les sorties de chaque registre d'entrées d'instruction qui transmet également des bits de programmation aux mémoires de répétition d'images additionnelles1 et d'autre part une sortie à plusieurs canaux pour les autres bits des instructions des consoles d'affichage1 qui est également reliée à une entrée de données respective du multipie#eur La porte logique de verrouillage comporte des sorties de verrouillage1 chaque sortie de verrouillage étant reliée à une entrée de verrouillage d'un registre d'entrée d'instructions respectif et, en vue de la transmission des instructions; y compris les bits de programmation du registre d'entrées d'instructions nonverrouillé à la sortie à plusieurs canaux du multiplexeur, aux sorties de commande reliées aux entrées de commande du multiplexeur et qui transmettent les adresses codées en binaire du registre d'entrées d'instructions. La sortie du multiplexeur est reliée aux entrées de données de plusieurs registres de sorties, tandis que les conducteurs de cette sortie transmettant les bits donnant l'indication de fonction et le numéro de la console d'affichage à faire intervenir sont reliés à la première partie de l'entrée d'adresses d'une première mémoire fixe, la seconde partie de cette entrée d'adresses est reliée a la sortie d'un registre d'état dans lequel se trouve l'information précisant quelle fonction doit être précisément exécutée et pour quelle console d'affichage. Dans chaque emplacement de mémorisation de la première mémoire fixe est emmagasiné un mot, se composant d'un bit de désactivation de chaque console d'affichage, d'un bit d'activation du registre d'état et d'une bascule ainsi que de bits pour les fonctions demandées ainsi que pour les adresses des consoles d'affichage à faire intervenir; l'occupation d'un emplacement de mémoire étant fonction d'un cas d'utilisation concret.Chaque registre de sortie d"- tat est relié par l'intermédiaire d'un multiplexeur correspondant, dont les secondes entrées à canaux multiples sont connectées par 1 'intermédiaire daun registre de données aux sorties de données de la mémoire de répétition d'images de ce dispositif diana- lyse d'instructions, avec une des sorties de désacti- vation de la première mémoire fixe.La sortie, transmettant le signal d'activation de chaque nouveau mot d'instruction, de la première mémoire fixe, est reliée à l'entrée d'activation du registre d'état et à la bascule, ainsi qu'à la sortie de données à plusieurs canaux de la première mémoire fixe pour la fonction demandée et la console d'affichage demandée à l'entrée de données du registre d'état.La sortie à canaux multiples du registre d'état est en outre reliée à l'entrée d'adresses d'une seconde mémoire fixe dans laquelle, pour chaque fonction à exécuter pour laquelle il est nécessaire de faire intervenir au moins un mot d'instruction, les signaux de commande du dispositif d'analyse d'instructions sont mémorisés, l'entrée d'activation de chaque registre de sortie étant reliée à chaque fois à une sortie de cette mémoire fixe transmettant le bit correspondant du mot emmagasine dans la seconde mémoire fixe. Une autre sortie de la seconde mémoire fixe est reliée à l'entrée de remise à zéro de la bascule, cette sortie transmettant, pour le dernier mot d'instruction d'une fonction, un signal de remise à zéro.La sortie-Q de la bascule est reliée à un compteur par son entrée de remise à zéro, la sortie du compteur étant également reliée à l'entrée d'adresses de la seconde mémoire fixe, tandis que son entrée d'horloge est reliée au conducteur d'échantillonnageq Dans l'agencement conforme à l'invention, plusieurs consoles d'affichage1 qui opèrent en association, peuvent être disponibles en commun par l'intermédiaire d'au moins une autre mémoire de répétition #'images et il est possible de les relier individuellement ou en groupe aux différentes consoles d'affichage par l'intermédiaire d'une unité de commande de mémoires. L'unité de commande de mémoires comporte pour chaque console d'affichage un conducteur d'état par l'intermédiaire duquel des informations d'état provenant des différentes mémoires de repeti- tion d'images parviennent aux consoles d'affichage et peuvent être analysées par celles-ci. Pendant le fonctionnement du dispositif, une console d'affichage transmet par l'intermédiaire de sa sortie d'instructions à l'unité de commande de mémoires de la mémoire de répétition d'images additionnelle sa demande d'une ou plusieurs mémoires de répétition d'images. Par l'intermédiaire des conducteurs d'état, la console correspondante est avertie si les mémoires de répétition d'images demandées sont prêtes pour fonctionner comme des mémoires de répétition d'images de cette console d'affichage. Dans l'affirmative, la programmation de la fonction désirée de la mémoire de répétition d'images est effectuée par l'intermédiaire des conducteurs d'instructions et ensuite commence l'exécution de la fonction. L'invention va être décrite dans la suite en référence à un exemple de réalisation et aux dessins annexés dans lesquels La Figure 1 est un schéma à blocs du dispositif conforme à l'invention utilisé avec quatre consoles d'affichage La Figure 2 est un schéma à blocs d'une unité de commande de mémoires La Figure 3 est un schéma à blocs d'un dispositif d'analyse d'instructions ; et La Figure 4 est un schéma à blocs d'une console d'affichage. Sur la Figure 1, les sorties de données 7 des consoles d'affichage 1, 2, 3 et 4 sont reliées par l'intermédiaire d'une unité de commande de mémoires 6 avec les entrées de données de mémoires de répétition d'images additionnelles d'un ensemble de mémoires 5. Les sorties de données 8 des mémoires de répétition d'images additionnelles de l'ensemble de mémoires 5 sont reliées par l'intermédiaire de conducteurs avec les entrées de données de consoles d'affichage 1 à 4. Des entrées d'instructions de l'unité de commande de mémoire 6 sont reliées aux sorties d'instructions 9, tandis que les sorties d'état sont reliées avec des entrées d'état 10 des consoles d'affichage 1 à 4. Les sorties d'instructions 9 des consoles d'affichage comportent à cet effet une largeur de mot de 8 biSi de sorte que les consoles d'affichage 1 à 4 peuvent transmettre à l'unité de commande de mémoire 6 un mot d'instruction de la forme Do D1 D2 D3 D4 D5 D6 D7 Dans ce mot d'instructions Do : le niveau logique L représentant un signal d'activation. D1 - D2 . l'adresse codée en binaire des consoles dla- fichage 1 à 4, la première console 1 ayant l'adresse 00, la seconde console 2 l'adresse OL, la troisième console 3 l'adresse LO, et la quatrième console 4 l'adresse LL. D3 = D5 : la fonction à exécuter codée en binaire. D6 - D7 : l'adresse codée en binaire de la mémoire de répétition d'images, qui doit exécuter la fonction indiquée par D3 - D5. Par ce mot d'instruction, l'unité de commande de mémoires 6 reçoit une information précisant quelle console d'affichage 1 à 4 doit exécuter quelle fonction avec quelle mémoire de répétition d'image de l'ensemble de mémoires 5 et, par la réservation de 3 bits (D3 D5) du mot d'instruction1 il est possible d'autoriser au to tal l'exécution de 8 fonctions différentes.Après analyse du mot d'instruction, l'unité de commande de mémoire 6 renvoie à la console d'affichage correspondante 1 à 4 par l'intermédiaire de ses entrées d'état 101 un signal de réponse qui indique, soit la disponibilité ou l'in disponibilité pour l'exécution de la fonction commandée, auquel cas celleçci est toujours introduite ensuite dans la console d'affichage correspondante lorsque déjà une autre console d'affichage a commande une fonction faisant intervenir la même mémoire parmi les mémoires répétitives d'images additionnelles mais qui ne peut pas 8tre réunie avec la nouvelle mémoire commandée,' Un tel cas est rencontré par exemple lorsqu une console dlaf~ fichage commande, comme une fonction pour une des mémoires de répétition d'images, la lecture des données à une vitesse vidéo et lorsque, pendant la lecture, une autre console d'affichage désire effectuer une écriture précisément dans cette mémoire de répétition d'images. Sur la Figure 2, on a représenté un exemple de réalisation permettant d'expliquer de façon plus détaillée la structure de l'unité de commande de mémoire 6 et sa combinaison avec quatre mémoires de repétition d'images addtionnelles 12. Dans cet exemple, on a affaire à quatre agencements identiques qui contiennent chacun une mémoire de répétition d'images 12. L'unité de commande de mémoire 6 se compose, dans cette exemple de réalisation, des éléments suivants - circuit de traitement d'instruction 11 - porte de commutation d'adresses 13 - porte de commutation de données la - multiplexeur de données d'entrées 16 ; generateur d'adresses vidéo 15. Les signaux d'instructions et état sont alors t snsmis par l'intermédiaire d'entrées et de sorties bidirectionnelles 9 10, ce qui signifie que, par l'intermédiaire des mêmes conducteurs, l'informa- tion d'instructions est transmise en direction du disu positif d'analyse d'instruction llp tandis que les informations d'état sont transmises; dans 1 'autre direction, de ce dispositif vers les consoles d'affichage 1 à 4. Dans cet exemple de réalisation, il est en outre possible d'échanger des données entre les calculateurs de commande des consoles d'affichage et les mémoires de répétition d'images.A cet égard, lorsque les consoles d'affichage ont fourni l'instruction correspondante et lorsque le dispositif d'analyse d'instructions ll a signalé qu'il était prêt à fonctionner, les adresses provenant du générateur d'adresses vidéo 15 sont séparées de la mémoire de répétition d'images par llin- termédiaire de la porte de commutation d'adresses 13 et les adresses provenant du dispositif d'analyse d'instructions 11 sont appliquées aux mémoires de répétition d'images correspondantes 12.D'une manière semblable, la sortie de données est commutée par l'intermédiaire de la porte de commutation de données 14 de telle sorte que les données arrivant par l'intermédiaire des entrées et sorties bidirectionnelles 9 et 10 puissent être écrites dans la mémoire de répétition d'images additionnelles 12 à la place des données de sorties vidéo, sélectionnées par l'intermédiaire du multiplexeur de données d'entrée 16, d'une des quatre consoles d'affichage 1 à 4. Dans la suite, on va expliquer de façon plus détaillée en référence à la Figure 3 la partie de circuit - le dispositif d'analyse d'instruction 11 de l'unité de commande 6- qui est essentielle pour l'utilisation multiple conforme à l'invention des quatre autres mémoires de répétition d'images 12 Dans ce cas, l'échange d'informations d'instructions et de désactivation entre les quatre autres mémoires de répétition d'images 12 de l'ensemble de mémoires 5 et les consoles d'affichage 1, 2, 3 et 4 s'effectue par l'intermédiaire de connexions bidirectionnelles 30, 31, 32 et 33, qui sont identiques aux entrées et sorties 9 et 10, auquel cas les données progressant en direction des consoles d'affichage 1 à 4 sont emmagasinées dans les registres de sortie d'état 18, 20, 22 et 24, tandis que les données progressant en sens inverse sont emmagasinées dans des registres d'entrée d'instructions 18, 19, 21 et 23 Lors de la recherche du premier mot d'instructions par une des consoles d'affichage 1 à 4, le bit Do est introduit par l'intermédiaire d'une des sorties à plusieurs canaux 34, 36, 38 et 40 du registre d'entrée d'instructions dans une porte logique de verrouillage 42, qui verrouille par l'intermédiaire des sorties de verrouillage 43 les registres d'entrée d'instruction 17, 19, 21 et 23 qui sont associés aux consoles d'affichage qui n'ont pas émis le premier mot d'instructions. On obtient ainsi que l'indication d'une console d'affichage et de son analyse d'instructions ne soient pas perturbées par l'introduction du premier mot d'instructions d'une autre console d'affichage. La porte logique de verrouillage 42 comporte en outre deux sorties de commande 44, qui sont reliées aux entrées de commande d'un multiplexeur 45. Ainsi, on laisse passer les informations d'instructions vers la sortie à canaux multiples 49 du multiplexeur 45, ces informations provenant de la console d'affichage qui a été sélectionnée par la porte logique de verrouillage 42. Les conducteurs de la sortie 49, qui contiennent des bits indiquant la fonction de la mémoire de répétition d'images et le numéro de la console d'affichage, sont connectés aux entrées d'adresses d'une mémoire fixe 46 et également aux autres entrées d'adresses de manière à obtenir par l'intermédiaire des sorties 48 les données d'un registre d'état 50. Ce registre contient l'information qui précise quelle fonction est réalisée précisément par quelle console d'affichage. La comparaison par tabulation de ces valeurs dans la mémoire fixe 46 fait en sorte qu'un signal de desactivation soit appliqué par l'intermédiaire des sorties de renvoi A7 à la console d'affichage correspondante ou bien que le nouveau mot d'état soit écrit, par l'intermédiaire de la nouvelle fonction et de la console d'affichage actuelle, à l'aide de la sortie de données à plusieurs canaux 71 dans le registre d'état 50. L'écriture de ce nouveau mot d'état est effectuée à l'aide d'un signal d'activation transmis par L'intermédiaire du conducteur 72 Le signal d'activa tion assure simultanément l'activation d'une bascule 51 dont la sortie déclenche un compteur 52 fonctionnant de façon synchronisée par des signaux d'un conducteur d'échantillonnage Les conducteurs sont reliés de la façon suivante aux entrées d'adresses de la mémoire fixe 46 - les cinq premières entrées d'adresses sont reliées aux conducteurs de la sortie de multiplexeur 49, qui portent le numéro de la console d'affichage (D1 - D2) et celui de la fonction à exécuter (D3-D5), - les cinq secondes entrées d'adresses sont reliées à la sortie 48 du registre d'état 50, auquel cas trois conducteurs transmettent la fonction qui est exécutée précisément par la mémoire de répétition d'images, tandis que les deux autres conducteurs transmettent le numéro de la console d'affichage pour laquelle la fonction est précisément exécutée. Ainsi, une adresse de mémoire de lOkits est établie et, du fait qu'à chaque adresse est mémorisé un mot se composant de 10 bits, celui-ci apparaît à la sortie de la mémoire après l'adressage. Quatre bits parviennent alors aux sorties de retour 47, un bit parvient par l'intermédiaire de la sortie 72 à l'entrée d'activation de la bascule 51 et du registre d'état 50 et cinq bits parviennent aux entrées de données du registre d'état. Pour comprendre lioccu- pation de la mémoire, on va préciser les fonctions de mémorisation qui sont prévues dans cet exemple de réalisation :: n D3D4D5 Fonction fonction 1 0 0 O Aucune opération 2 L O L Lecture à une vitesse vidéo 3 L L L Lecture d'un point individuel 4 0 O L Ecriture à une vitesse vidéo 5 o L L Ecriture d'un seul point-image 6 L L O Lecture à vitesse vidéo, la lecture ligne par ligne ne commençant pas par la première ligne de la mémoire de répétition d'image 7 L L L Ecriture à vitesse vidéo, auquel cas l'écriture ligne par ligne ne commence pas par la première ligne de la mémoire de répétition dimage. Il en résulte que la particularité nécessaire pour la compréhension de la fonction d'une seconde mémoire fixe consiste en ce que certaines des fonctions indiquées nécessitent pour leur exécution encore d'aux tres informations que doivent fournir les consoles d'affichage à l'unité de commande de mémoire sous la forme d'autres mots d'instructions.Ainsi, pour la troisième et la cinquième fonction, il est nécessaire que soient fournis tois autres mots d'instructions qui contiennent - dans le premier mot d'instruction1 les huit bits de poids faible de l'adresse de ligne du point-image, - dans le second mot d'instruction les huits bits de poids faible de l'adresse de colonne du point-image, - dans le troisième mot d'instruction et dans les positions Do et D1, le bit respectif de poids le plus fort de l'adresse de ligne et de l'adresse de colonne du point-image, Pour la sixième et la septième fonction, il est nécessaire que soient fournis deux autres mots d'instructions qui contiennent dans le premier mot d'instruction, les huit bits de poids faible de l'adresse de ligne, où la lecture ou l'écriture doivent commencer, - dans le second mot d'instruction, le bit de poids le plus fort de l'adresse de ligne où doit commencer la lecture ou l'écriture. Pour l'occupation concrète de la mémoire fixe, aucune prescription n'est donnée conformément à l'invention mais, pour un cas particulier concret, on peut différencier pour quelle combinaison de - fonction demandée, - console d'affichage qui demande, - fonction en cours, - console d'affichage pour laquelle la fonction en cours est exécutée une désactivation se manifeste par l'intermédiaire du signal de désactivation correspondant, ou bien l'exécution de la fonction est préparée. Pour cette raison, il est inutile de faire dans ce cas une autre description d'occupation de cette mémoire fixe car le tableau établi en ce qui concerne l'occupation de la mémoire fournit immédiatement une indication pour le cas d'application concret. On va indiquer dans ce cas seulement trois exemples servant à la démonstration de l'établissement du contenu de mémoire. EXEMPLE 1 : - fonction en cours : Na 2 - console d'affichage qui a validé cette fonction : No 1 - console qui demande NO 2 - fonction imposée ~ N0 5 Réaction : Un signal de désactivation appliqué à la console N0 2 car la mémoire de répétition d'image est occupée. EXEMPLE 2 : - fonction en cours e NO 1 - console d'affichage qui a validé la fonction : N0 3 - console qui demande NQ 2 - fonction imposée : NO 5 Réaction : a) Il n'apparaît aucun signal de désactivation car la mémoire n'exécute pour l'instant aucune autre fonction. b) Dans le registre d'état 50, la combinaison d'images correspondant à la console N0 2 et à la fonction n0 5 est écrite et, à l'aide du signal d'activation, le compteur de la seconde mémoire fixe est déclenché. EXEMPLE 3 : Il existe une console d'affichage de priorité spéciale qui demande de pouvoir avoir accès constamment aux quatre autres mémoires de répétition d'images D Chaque demande de fonction de cette console provoque alors l'activation du registre d'état 50 et de la bascule 51 et l'application d'un signal de désactivation à la console qui était précisément en train d'exécuter une fonction qui est maintenant interrompue. Il est clair qu'on obtient un grand nombre de possibilités pour établir de tels régimes de travail et que ceux-ci peuvent être uniquement déterminés par l'occupation de cette mémoire fixe 46. La sortie 55 du compteur 52 et la sortie 48 du registre d'état 50 sont appliquées comme adresses à une autre mémoire fixe 53. Le contenu du compteur 52 est maintenant augmenté de la valeur 1 pendant le fonctionnement du dispositif et lors de l'arrivée de chaque autre mot d'instruction dans la console d'affichage actuelle et ainsi, pour chaque contenu du registre d'état 50 et pour chaque échelon d'instruction, une cellule de mémorisation à huit positions de la mémoire fixe 53 est activée.Les contenus de ces cellules de mémorisation parviennent aux sorties de données 56 de la mémoire fixe 53, qui sont reliées aux entrées d'activation des registres de sortie 57, 58, 59, 60, 61, 62 et 63 en vue du char gement de ces registres de sortie avec les informations d'instructions appliquées aux conducteurs 49e auquel cas, par une autre sortie 54 de la mémoire fixe 53, la bascule 51 est remise à zéro après l'introduc- tion du dernier mot d'instruction nécessaire pour l'exécution de la fonction. Dans cet exemple de réalisation, la sortie 64 du registre de sortie 57 transmet les huit bits de poids faible de l'adresse de ligne de la mémoire de rép#tition d'images; la sortie 65 du registre de sortie 58 transmet les huit bits de poids faible de l'adresse de colonne de la mémoire de répétition d'images7 la sortie 66 du registre de sortie 59 transmet le bit de poids le plus fort correspondant de l'adresse de colonne et de l'adresse de ligne de la mémoire de répétition d'image, la sortie 67 du registre de sortie 60 et le conducteur de lecture/écriture de la mémoire de répétition d'images transmettent le signal de commutation destiné à la porte de commutation d'adresse 13 représentée sur la figure 3, la sortie 68 du registre de sortie 61, les conducteurs d'entrée de données de la mémoire de répétition d'images 12 et la sortie 69 du registre de sortie 62 transmettent le signal de commutation destiné à la porte de commutation de données 14 représentée sur la figure 3 tandis que la sortie 70 du registre de sortie 63 transmet les signaux de commande servant à la sélection des données d'images, arrivant à vitesse vidéo des consoles d'aff i- chage par l'intermédiaire du multiplexeur 16. Dans la suite, on va expliquer de façon plus détaillée l'occupation de cette seconde mémoire fixe. Les entrées d'adresses sont reliées aux conducteurs suivants - les trois premières entrées d'adresses sont reliées aux sorties du registre d'état qui transmettent l'information concernant la fonction à exécuter, les deux secondes entrées d'adresses sont reliées aux sorties du compteur. On forme ainsi une adresse de cinq bits et dans chaque adresse est mémorisé un mot se composant de huit bits et qui apparaît à la sortie après adressage L'adresse de cette mémoire fixe est ainsi constamment une combinaison de fonctions signalées et d'un état de compteur.Du fait que les mots d'instructions nécessaires pour chaque fonction sont établis comme décrit ci-dessus et que le compteur est augmenté de la valeur 1 à chaque introduction d'un mot d'instruction, l'occupation de la mémoire fixe apparaît immédiatement de façon claire et elle va être expliquée dans la suite seulement à l'aide de deux exemples EXEMPLE 1 : Dans le registre d'état, la fonction#deman- dée est constituée par la fonction NO 3 et le compteur a le compte 0.L'emplacement de-mémoire correspondant à cette adresse contient un signal d'activation dans la position où sa sortie est reliée au re gistre 60, de sorte que les informations - lecture commutation de la porte de commutation d'adresses (séparation de l'entrée d'adresse de la mémoire de répétition d'images par rapport au générateur d'adresse 15) sont écrites dans ce registre. Sous l'action du mot d'instruction immédia tement suivant, le compteur est augmenté de la valeur 1. L'adresse ainsi établie assure l'adressage d'un emplacement de mémoire qui contient, dans la position où sa sortie est reliée au registre 57, un signal d'activation, de sorte que les huit bits de poids faibles qui sont fournis dans ce mot d'instruction par la console d'affi chage et qui correspondent à l'adresse de ligne du point à lire sont chargés dans~ le registre 57. Sous l'effet du mot d'ins truction immédiatement suivant, le compteur est à nouveau augmenté de la valeur 1. L'adresse ainsi établie assure l'adressage d'un emplacement de mémoire qui contient, à l'endroit où sa sortie est reliée au re gistre 58, un signal d'activation, de sorte que les huit bits de poids faible fournis dans ce mot d'instruction par la console d'affichage et concernant l'adresse de co lonne du point à lire sont chargés dans le registre 58. Sous l'effet du mot d'instruction immédiate ment suivant, le compteur est à nouveau augmenté de la valeur 1. L'adresse ainsi établie assure l'adressage d'un emplacement de mémoire qui contient, dans la position qui est reliée au registre 59, un signal d'activation, de sorte que le bit de poids fort fourni dans ce mot d'instruction par la console d'affichage et correspondant à l'adresse de ligne et à l'adresse de colonne du point à lire est chargé dans le registre 59. Du fait que ce mot d'instruction est simultanément le dernier mot correspondant à la fonction à exécuter, l'emplacement de mémoire placé en dernier contient en outre, dans la dernière position, également un signal d'activation qui remet à zéro la bascule 51. La programmation de la fonction numéro 3 si gnaléè est ainsi terminée. EXEMPLE 2 : Dans le registre d'état se trouve, comme fonction signalée, la fonction n0 2 et le compteur a le compte 0. t'emplacement de mémorisation de cette adresse contient, dans les positions dont la sortie est reliée au registre 60, un signal d'activation, de sorte que les infor mations - lecture - commutation de la porte de commutation d'adresse 13 sur les sorties du générateur d'adresses 15, sont écrites dans ce registre Du fait que, pour ces fonctions, aucun autre mot d'instruction n'est nécessaire, cet emplacement de mémoire, contient en outre1 dans la dernière positiOn, égale ment un signal d'activation qui assure la remise à zéro de la bascule 51. ta programmation de la fonction N0 2 demandée est ainsi terminée. il n'est pas nécessaire de donner d'autres modes d'occupation de la seconde mémoire fixe 53, car on est en mesure de comprendre immédiatement le tableau d'occupation à l'aide des exemples donnés et de la composition, indiquée ci-dessus, des contenus des différents mots d'instructions correspondant aux fonctions pouvant être exécutées avec les mémoires de répétition d'images. Pour l'exécution des fonctions de lecture, les données contenues dans la mémoire de répétition d'images sont introduites par l'intermédiaire d'un registre de données 29 et des multiplexeurs 25, 26 g 27 et 28 dans les registres de sorties d'état 18 ; 20 ; 22 et 24 et elles peuvent être ainsi lues par les consoles d'affichage correspondantes. Cet exemple de réalisation montre qu'ainsi chaque console d'affichage 1 à 4 peut disposer temporairement au total de quatre mémoires de répétition d'images addi tonnelles 12 et ainsi chaque console d'affichage, lorsqu'elle dispose elle-même de quatre mémoires de ré Piti-i'ion d'images, peut traiter des algorithmes pour lesquels il est nécessaire d'utiliser simultanément de deux à huit mémoires de répétition d'images On va donner finalement, pour expliquer l'agencement d'ensemble de l'installation, un exemple de réalisation d'une console d'affichage.Cette console est représentée sur la figure 4. Dans cette console, arrivent les données de sortie provenant des quatre mémoires de répétition d'images 79 ; 80 ; 81 et 82 par l'intermédiaire des conducteurs 93, ainsi que les données de sortie des quatre autres mémoires de répétition d'images par l'intermédiaire des conducteurs d'entrée vidéo 77 qui sont reliés aux entrées d'un multiplexeur d'entrée 75, dans lequel sont déterminées les connexions respectives des huit entrées de données avec les douze entrées du processeur SIMD 88, 83 et 74. Les sorties de données 78 du processeur SIMD se composant de trois processeurs identiques, qui sont identiques aux sorties de données 7 des consoles d'affichage 1 à 4 de la figure 1 parviennent aux convertisseurs numériques-analogiques 89, 90, 91 dans lesquels les signaux analogiques servant à la représentation en couleur sur le moniteur-couleur 92 sont produits, ces signaux parvenant simultanément à une porte de commutation 76 qui répartit ces données dans les quatre mémoires de répétition d'images, de sorte que les quatre mémoires de répétition d'images peuvent recevoir les données par l'intermédiaire des conducteurs 93 et peuvent en outre être reliées aux quatre autres mémoires de répétition d'images A cet effet, les conducteurs d'entrée vidéo 77 sont reliés aux sorties de données 8 des mémoires de répétition d'images additionnelles de l'ensemble de mémoires 5 de la figure 1. Les instructions d'exécution des dif- férentes fonctions sont appliquées aux composants des consoles d'affichage par une unité de commande 87, qui est généralement un système à microprocesseurs, et par l'intermédiaire des conducteurs de transmission d'ins- tructions 83, 84, 85 et 86, tandis que le transfert des informations d'instructions et de désactivation entre une console d'affichage et l'unité de commande de mémoire des quatre autres mémoires de répétition d'image est assuré par l'intermédiaire de la sortie bidirectionnelle 95 (Entrées et sorties 9 et 10), REVENDICATIONS 1 - Dispositif de traitement numérique d'images, se composant de plusieurs consoles d'affichage qui contiennent chacune une unité de commande, au moins une mémoire de répétition d'images et un processeur SIMD opérant à vitesse vidéo, caractérisé en ce qu'un ensemble de mémoires (5) se composant d'au moins une mémoire de répétition d'images additionnelle et une unité de commande de mémoire associée (6) sont reliés aux consoles d'affichage (1 à 4), en ce que les sorties de données (7) des consoles d'affichage (1 à 4) sont reliées par l'in termédiaire de l'unité de commande de mémoires (6) aux entrées de données de la mémoire de répétition d'images additionnelle, en ce que les sorties de données (8) de la mémoire de répétition d'images additionnelle sont reliées aux entrées de données des consoles d'affichage (1 à 4), en ce que les sorties d'instructions (9) des consoles d'affichage (1 à 4)1 qui contiennent dans leurs bits un signal d'activation1 les adresses codées en binaire des consoles d'affichage (1 à 4), la fonction à exécuter codée en binaire et l'adresse codée en binaire de la mémoire de répétition d'images additionnelles concernées par l'exécution, ainsi que les bits suivants servant à la programmation de la mémoire de répétition d'images additionnelles pour les fonctions a exécuter, sont reliées aux entrées d'instructions de l'unité de commande de mémoires (6), et en ce que les entrées d'état (10) des consoles d'affichage (1 à 4) sont reliées aux sorties d'état de llu- nité de commande detmémoires (6). 2 - Dispositif selon la revendication 1, caractérisé en ce que, pour la réalisation de l'unité de commande de mémoires (6), chaque mémoire de répétition images additionnelle (12) est associée à une unité de commande partielle de mémoires identiques qui comporte respectivement un multiplexeur de données d'entrées (16) dont les entrées de données sont reliées aux sorties de données de toutes les consoles d'affichage (1 à 4), dont une entrée de commande est reliée à l'une de plusieurs sorties d'un dispositif d'analyse d'instructions (11), et dont une sortie de données est reliée à une entrée de signaux à plusieurs canaux d'une porte de commutation de données (14), en ce que la sortie de la porte de commutation de données (14) est reliée à l'entrée de données de la mémoire de répétition d'images associée (12), en ce que la seconde entrée de données de la porte de commutation de données (14) est reliée à la seconde sortie à plusieurs canaux du dispositif d'analyse d'instructions (11) et en ce que l'unité de commande de la porte de commutation (14) est reliée à la troisième sortie du dispositif d'analyse d'instructions (11) - en ce que l'entrée d'adresses de la mémoire de répétition d'images (12) est reliée #à la sortie à plusieurs canaux d'une porte de commutation d'adresses (13), dont l'entrée de commande et une des entrées de signaux à plusieurs canaux sont reliées à d'autres sorties du dispositif d'analyse d'instruction (11) tandis que la seconde entrée de signaux à plusieurs canaux de la porte de commutation d'adresse (13) est reliée à la sortie d'un générateur d'adresses vidéo (15), - en ce qu'une sortie de lecture/écriture est reliée au dispositif d'analyse d'instructions (11), en ce que la sortie de données de chaque mémoire de répétition dWi- mages additionnelle (12) est en outre reliée à une entrée de données du dispositif d'analyse d'instructions (11), et en ce que chaque dispositif d'analyse d'instructions ( comporte des entrées d'instructions reliées aux sorties d'instructions des consoles d'affichage et en communication avec des entrées d'état reliées aux entrées d'état des consoles d'affichage (1 à 4), chacune desdites entrées et sorties à plusieurs canaux étant reliée à l'entrée ou à la sortie correspondante d'une console d'affichage associée 3- Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que chaque dispositif d'analyse d'instructions (11) comporte des. connexions bidirectionnelles qui sont chacune reliées simultané- ment à la sortie d'instructions et à l'entrée d'état d'une console d'affichage (1 à 4) 4. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que, pour la réalisa- tion du dispositif d'analyse d'instructions (11)chaque connexion bidirectionnelle (30 à 33) reliée à la sortie d'instructions et a l'entrée d'état d'une console d'affichage (1 à 4) est en liaison d'une part avec l'entrée d'un registre d'entrée d'instructions (17 g 19 ; 21 g 23) servant à la memorisation-tampon des signaux d'instructions et dont l'entrée de syn chronisation est reliée d'une manière classique à un conducteur - conducteur d'échantillonnage - appliquant des signaux de synchronisation aux canaux, et d'autre part à la sortie d'un registre de sortie d'état (18 20 ; 22 ; 24) servant à la mémorisation-tampon des signaux d'état à appliquer aux consoles d'affichage et à des mémoires de répétition d'images, en ce que chaque registre d' entrées d'instructions (17 ; 19 21 ; 23) comporte une sortie à plusieurs canaux (34 36 ; 38 Z 40) pour le bit d'activation et pour les bits d'adresses de la mémoire de répétition d'images (12) prévue pour l'exécution d'une fonction, qui est respectivement reliée à une entrée à plusieurs canaux d'une porte logique de verrouillage (42) servant au verrouillage des registres de sortie d'instructions (17 ; 19 ; 21 ; 23) associés aux mémoires de répétition d'images non-adressées et ne transmettant pas le premier bit d'activation, ainsi qu'avec une entrée de données d'un multiplexeur (45) servant à la liaison des sorties d'un registre d'entrées d'instructions (17 ; 19 ; 21 ; 23) transmettant également les bits de programmation des mémoires de répétition d'images additionnelles (12), et en outre une sortie à canaux multiples (35 ; 37 ; 39 ; 41) pour les autres bits des instructions des consoles d'affichage (1 à 4), qui est également reliée respectivement à une entrée de données du multiplexeur (45), - en ce que la porte logique de verrouillage (42) comporte d'une part des sorties de verrouillage (43), chaque sortie de verrouillage (43) étant reliée à une entrée de verrouillage d'un registre d'entrées d'instructions (17 f 19 21 e 23) et, en vue de la transmission des instructions, y compris les bits de programmation du registre d'entrées d'instructions non-verrouillées à la sortie à plusieurs canaux (49) du multiplexeur (45), et d'autre part des sorties de commande (oo) reliées aux entrées de commande du multiplexeur (45) et qui transmettent les adresses, codées en binaires, des registres d'entrées d'instructions rendus conducteurs (17 ; 19 ; 21 ; 23), - en ce que la sortie à plusieurs canaux (A9) du multiplexeur (45) est reliée aux entrées de données de plusieurs registres de sortie (57 à 63) et des conducteurs, transmettant les bits d'indication de fonction et de numéro de la console d'affichage correspondante relient cette sortie à la première partie de l'entrée d'adresses d'une première mémoire fixe (46), la seconde partie de l'entrée d'adresses étant reliée à la sortie à plusieurs canaux (48) d'un registre d'état (50), dans lequel se trouve l'information précisant quelle fonction est précisément exécutée pour quelle console d'affichage (1 à 4), tandis que, dans chaque emplacement de mémorisation de la première mémoire fixe (46) est emmagasiné un mot, se composant de bits de désactivation pour chaque console d'affichage (1 à 4), d'un bit d'activation du registre d'état (30) et d'une bascule (51) et de bits pour les fonctions indiquées, ainsi que pour l'adresse de la console d'affichage demandée (1 à 4), l'occupation de l'emplacement de mémoire étant fonction d'un cas d'application concret, - en ce que chaque registre de sortie d'état (18 ; 20 ; 22 ; 24) est relié par l'intermédiaire de multiplexeurs respectifs (25 à 28), dont les secondes entrées à canaux multiples (25 à 28), sont reliées par l'intermédiaire d'un registre de données (29) aux sorties de données de la mémoire de répétition d'images (12) dudit dispositif d'analyse d'instructions, avec une des sorties de désactivation (47) de la première mémoire fixe (46), - en ce que la sortie (72), transmettant le signal d'activation de chaque nouveau mot d'instructions, de la première mémoire fixe (46) est reliée à l'entrée d'activation du registre d'état (50) et de la bascule (51) ainsi qu'à la sortie de données à canaux multiple (71) de la première mémoire fixe (46) pour la fonction demandée et pour la console d'affichage qui demande (1 à 4), à l'entrée de données du registre d'état (50), - en ce que la sortie à canaux multiples (48) du registre d'état (50) est en outre reliée à l'entrée d'adresses d'une seconde mémoire fixe (53) dans laquelle sont mémorisés pour chaque fonction à exécuter pour laquelle au moins un mot d'instructions est ne- cessaire, les signaux de commande du dispositif d'analyse d'instructions (11), l'entrée d'activation de chaque registre de sortie (57 à 63) étant respectivement reliée à une sortie (56) de cette mémoire fixe (53) transmet tant à chaque fois un mot emmagasiné dans le bit correspondant de la seconde mémoire fixe (53), tandis qu'une autre sortie (54) est reliée à l'entrée de remise à zéro de la bascule (51), cette sortie transmettant, pour le dernier mot d'instructions d'une fonction, un signal de remise à zéro, tandis que la sortie Q de la bascule (51) est reliée à l'entrée de remise à zéro d'un compteur (52) dont la sortie (53) est également reliée à l'entrée d'adresses de la seconde mémoire fixe (53) tandis que son entrée d'horloge est reliée aux conducteurs d' échantillonnage.