Brevet FR2533749A1 — publié le 19840330

La présente invention concerne un procéde de - fabrication d'un dispositif à semiconducteurs et plus par- ticulièrement un procédé de fabrication d'un circuit in- tégré (IC) MOS qui est constitué par des transistors du type MOS (MétalOxyde-Semiconducteur). Les circuits intégrés CMOS (MOS complémen- taires), qui comportent chacun des transistors MOS pos- sédant des canaux ayant des types de conductivité res- pectivement opposés, à savoir des canaux du type P et des canaux du type N présentent des avantages tels qu'une faible dispersion de puissance et une vitesse élevée de fonctionnement et sont utilisés pour réali- ser différents circuits. Comme procédé de fabrication des circuits intégrés CMOS, on a utilisé d'une manière générai la méthode qui va être indiquéeci-après Tout d'abord or. forme sur un substrat semiconducteur en silicium de type N une pellicule de silicium polycristallin desti- née à constituer des électrodes de grille, et on forme une région de puits de type P dans cette pellicule On recouvre de façon sélective la région de puits de type P par une pellicule de bioxyde de silicium (pellicule de Si O 2) formée par dépôt chimique en phase vapeur En utilisant comme masque la pellicule de Sio 0, on fait diffuser du bore à l'intérieur du substrat en silicium du type N non recouvert par la pellicule de Sio 2, de ma- nière à former des régions de source et des régions de drain du type P Ensuite, on élimine la pellicule de Sio 2, on recouvre de façon sélective la partie de la sur- face du substrat semiconducteur en silicium de type N, dans laquelle la région de puits de type P n'est pas formée, par une pellicule de Si O 2 obtenue à nouveau en utilisant le dépôt chimique en phase vapeur, et, en utilisant cette pellicule de Si O 2 en tant que masque, on fait diffuser du phosphore dans la surface de la ré- cion de puits de type P de manière à former des régions de source et de drain de type N On élimine la pellicule de Si O, formée au moyen du dépôt chimique en phase va- peur et utilisée en tant que masque lors de la diffu- sion du rhosphore On forme une nouvelle de pellicule de Sio destinée à servir de couche de passivation sur l'ensemble de la surface du substrat en utilisant le dépôt chimique en phase vapeur On aménage des trous de contact dans la nouvelle pellicule de Si O_ et l'on dé- pose par évaporation une pellicule de AI sur l'ensemble de la surface, et l'on forme ultérieurement, dans l'alu- minium Al, des électrodes par photolithographie. Cependant, les auteurs à la base de la pré- sente invention ont trouve que ce procédé présente le problème suivant Lorsque l'on enlève par attaque chi- mique la pellicule de Si O formée au moyen du dépôt chimique en phase vapeur, la pellicule de Si O 2 de champ sous-jacente est également partiellement soumise à l'at- taque chimique Par conséquent, ilse produit un étage- ment ou une partie étagée dans la surface de la pellicu- -le de Si O 2 de champ Dans le cas de la formation d'un câblage en Al ou analogue sur la pellicule de Sio 2 de champ, il se pose le problème selon lequel le câblage en Al est susceptible de se rompre au niveau de la par- tie étagée La rupture du câblage en Al apparaît de fa- çon notable, en particulier lorsque le câblage d'une pellicule de silicium polycristallin est formé sur la pellicule de Si O 2 de champ La raison en est que, lors- que la pellicule de Si O 2 formée au moyen du dépôt chi- mique en phase vapeur est soumise à une attaque chimi- que, la pellicule de Sio 2 de champ située au-dessous du câblage formé de la pellicule de silicium polycristal- lin est soumise à une attaque chimique ou corrosion latérale (attaque chimique réalisée par-dessous), de sorte que la partie étage ou échelonnée de la surface de la pellicule de Si O 2 de champ dans cette partie (la distance entre la surface du câblage formé par la pel- licule de silicium polycristallin et la surface soumise à une attaque chimique latérale de la pellicule de Si O 2 de champ) devient plus abrupte (plus longue) Par consé- quent, la probabilité est plus grande qu'il se produise une rupture du câblage en Ai due à la présence de la par- tie étagée ou échelonnée D'autre part, ces dernières années, des recherches ont été faites quant à l'appli- cation d'une structure à double couche de pellicules de silicium polycristallin à un circuit intégré CMOS. Les auteurs à la base de la présente invention ont étu- dié et réalisé un circuit intégré CMOS possédant une structure à double couche, grâce à l'utilisation du procédé de fabrication classique décrit ci-dessus Il en a résulté qu'ils ont rencontré les broblèmes que l'on va indiquer ci-après La seconde couche formée par la pellicule de silicium polycristallin déposée au- dessus de -la partie étagée de la surface de la pellicu- le de Si O 2 de champ, comme décrit ci-dessus, n'est pas éliminée de façon suffisante lorsqu'on la soumet à une attaque chimique de manière à lui donner une forme ou une configuration prédéterminée au moyen d'un traite ment photolithographique Par suite de la présencede la pellicule de silicium polycristallin déposée, un courant de fuite circule entre les conducteurs de câblage de la seconde couche (niveau) de la pellicule de silicium po- lycristallin A titre de disposition visant à résoudre ce problème, on a envisagé de choisir grands les pas de câblage de la pellicule de silicium polycristallin Ce- pendant cette disposition requiert une zone ou surface de câblage de taille étendue et est une gêne en ce qui concerne l'amélioration de la densité d'intégration. En outre, dans le cas o l'on cherche à fa- briquer un circuit intégré -CMOS dans lequel les pellicu- -f les de silicium polycristallin possèdent une-structure à double couche, il se pose le problème de la mise en oeu- vre d'un processus complexe lorsque l'on met en oeuvre tel quel le procédé classique de fabrication du circuit intégré CMOS tel que décrit ci-dessus La raison en est que, comme cela a été expliqué précédemment, les pelli- cules de Si O 2 formées au moyen du dépôt chimique en pha- se vapeur sont utilisées respectivement en tant que mas- ques lors de la phase de formation des régions de sour- ce et de drain de type N et lors de la phase de forma- tion des régions de source et de drain de type P, et, en dehors de ces pellicules de Si O, qui servent de mas- ques, la nouvelle pellicule de Si O_ formée en utilisant le dépôt chimique en phase vapeur est utilisée en tant que pellicule isolante intercouches entre la première couche formée par la pellicule de silicium polycristal- lin et la seconde couche formée par la pellicule de si- licium polycristallin. Un but de la présente inventionest de four- nir un procédé de fabrication d'un dispositif à semi- conducteurs, qui permet d'éviter la formation d'un éta- gement ou d'une partie étagée ou échelonnée se dévelop- pant en raison du fait que la surface d'une pellicule d'oxyde de champ est soumise à une attaque chimique in- désirable. Un autre but de la présente invention est de fournir un procédé de fabrication permettant de réa- liser un dispositif à semiconducteurspossédant une structure multicouches, sans la mise en oeuvre d'un processus complexe, c'est-à-dire en utilisant un proces- sus simple. Conformément à la présente invention, le procédé de fabrication d'un dispositifsà semiconduc- teurs inclut la phase opératoire de recouvrement d'une première région semiconductrice possédant un premier ty- 2 533749 pe de conductivité par un masque, ladite première région semiconductrice étant constituée sous la forme d'une par- tie d'un corps semiconducteur de manière à réaliser-un transistor MOSFET possédant un canal ayant un second ty- pe de conductivité, et la phase opératoire de recouvre- ment d'une seconde région semiconductrice possédant un second type de conductivité à l'aide d'un second masque, la seconde région semiconductrice étant formée dans une autre partie du corps semiconducteur afin de réaliser un transistor MOSFET possédant un canal ayant le premier type de conductivité Le premier masque sert de masaue utilisé lors de l'introduction d'une impureté pour la formation du transistor MOSFET du type possédant un ca- nal ayant le premier type de conductivité Etant donné que le premier masque diffère,du point de vue de ses caractéristiques, d'une pellicule d'oxyde formée par l'oxydation thermique du corps semiconducteur, la pel- licule sous-jacente n'est pasendommagée lorsque le mas- que est éliminé par attaque chimique Le second masque est utilisé comme masque lors de l'introduction d'une impureté servant à former le transistor MOSFET possé- dant un canal ayant le second type de conductivité Le second masque est utilisé en tant que pellicule isolan- te intercouches, sans aucun traitement. D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ci-après prise en référence aux dessins annexés, sur les- quels: les figures l A à l N représentent des coupes de la structure d'un circuit intégré CMOS au cours de différentes phases opératoires, àe qui permet d'explici- ter le procédé de fabrication d'un dispositif à semicon- ducteurs conformément à une forme de réalisation de la présente invention. On va décrire ci-après la forme de réalisation préférée de l'invention. Tout d'abord, comme représenté sur la figure l A, on soumet à une oxydation thermique une surface prin- cipale d'un substrat semiconducteur en silicium 1 possé- dant urn premier type de conductivité, par exemple le ty- pe N (résistivité: 8-12 P-cm) servant de corps semicon- ducteur, de manière à faire croître une pellicule de bioxyde de silicium (pellicule de Si O) 2 possédant une épaisseur de 43 nanomètres On forme une pellicule de nitrure de silicium (pellicule de Si 3 N 4) sur la pellicu- le de Si O,, en utilisant le dépôt chimique en phase va- peur, et on lui donne-la structure ou configuration re- quise en utilisant la photolithographie, de manière à former un masque imperméable à l'oxydation formé par. la pellicule de Si 3 N 4 3. Ensuite, en utilisant le masque formé par la pellicule de Si 3 N 3, on implante dans la surface du substrat 1, des ions d'une impureté possédant le premier type de conductivité ou type N par exemple des ions de phosphore, dans les conditions suivantes: ke V et 2 10 2/cm Il en résulte que l'on obtient la formation d'une couche 4 formée par implantation ionique Ensuite en utilisant la pellicule de Si 3 N 4 3 en tant que masque, on soumet à une oxydation thermi- que locale la région de la surface principale du subs- trat, dans laquelle la couche 4 réalisée par implanta- tion ionique est formée Par conséquent cette partie ou région de la surface principale du substrat est re- couverte par une pellicule de Si O 2 5 possédant une épaisseur de 120 nanomètres comme représenté sur la figure l B. Ensuite, on élimine par attaque chimique la pellicule de Si 3 N 4 3 Puis on réalise l'implantation d'ions d'une impureté possédant un second type de conduc- tivité ou type P, par exemple des ions de fluorure de bore BF 2 repérés par la référence 6, dans les conditions suivantes: 60 ke V et 3 1012/cm* 2 Ici on utilise la diffé- rence entre les épaisseurs de la pellicule de Si O 2 et de la pellicule de Si O 2 5, et l'on forme une couche 7, obtenue par implantation de bore, uniquement au-dessous de la pellicule de Si O 2 2 mince, comme représenté sur la figure 1 C. Comme phase opératoire ultérieure, on fait diffuser profondément les impuretés des couches 4 et 7 obtenues par implantation ionique,en utilisant un trai- tement thermique à 12000 C pendant une durée de 6 heures dans une atmosphère non oxydante, par exemple dans une atmosphère de gaz azote (N 2)- Il en résulte la formation d'une région de puits de type N 8 servant de première ré- gion semiconductrice et d'une région de puits de type P 9 servant de seconde région semiconductrice, comme repré- senté sur la figure l D La première région de puits 8 sert à constituer un transistor MOSFET possédant un canal ayant un second type de conductivité, à savoir un canal de type P tandis que la seconde région de puits 9 sert à former un transistor MOSFET possédant un canal ayant un premier type de conductivité, à savoir un canal de type N Ensuite, on dépose sur l'ensemble de la surface, au moyen d'un dépôt chimique en phase vapeur, une pel- licule de Si 3 N 4 10 qui est une pellicule imperméable à l'oxydation - Ultérieurement, comme cela est représenté sur la figure l E, on traite par voie photolithographi- que la pellicule de Si 3 N 4 10 pour lui donner une confi- guration ou une structure qui détermine des régions ser- vant à former des éléments Puis on implante des ions possédant une impureté de type P, par exemple du fluo- rure de bore BF 2, repéré par la référence 11, dans le substrat en silicium 1, uniquement à travers la pel- licule de Si O 2 mince 2, dans les conditions suivantes: ke V et 3 1013/cm 2 Alors la pellicule de Si 3 N 4 10 et la pellicule de Si O 2 5 servent de masque Par conséquent, on réaliser une couche 12 formée par implantation d'ions et destinée à former un dispositif d'arrêt de canal. Lors de la phase opératoire ultérieure, en utilisant la pellicule de Si 3 N 4 10 en tant que masque, on réalise l'oxydation thermique locale du substrat et silicium, de manière à réaliser la croissance d'une pel- licule de Si O, de champ 14 possédant une épaisseur d'en- viron 950 nanomètres, sur des zones ou surfaces sélec- tionnées En même temps que ceci, on fait diffuser l'im- pureté de la couche 12, formée par implantation ionique, de manière à réaliser une réaion d'arrêt de canal de type P 13 Ensuite, on élimine par attaque chimique la pellicule de Si 3 N 4 10 et également on élimine par attaque chimique les pellicules de Si O 2 2 et 5 disposées au-des- sous de la pellicule de Si O 3 N 4 10 Par conséquent les parties de la surface du substrat à semiconducteurs en silicium de type N, qui correspondent aux régions for- mant les éléments,sont dégagées ou mises à nu Moyen- nant une oxydation thermique des parties de la surface qui sont à nu, on forme des pellicules d'oxyde de gril- le 15 d'une épaisseur d'environ 35 nanomètres sur les zones ou surfaces o la pellicule de Si 3 N 4 10 et lespel- licules de Si O 2 2, 5 ont été éliminées Cet état est re- présenté sur la figure 1 F Les parties de la région de puits de type P 9 et de la région de puits de type N 8 comportant les pellicules d'oxyde de grille 15 sont dé- signées sous le terme de régions constituant les élé- ments. Ensuite, on dépose une pellicule de sili- cium polycristallin de premier niveau possédant une épaisseur de 400 nanomètres sur l'ensemble des surfa- ces des régions constituant les éléments et de la pelli- cule de Si O de -champ 14 au moyen d'un dép 5 t chimique en phase vapeur On introduit du phosphore dans la pelli- cule de silicium polycristallin en tant qu'impureté de manière à lui conférer une faible résistivité Ensuite, on réalise une structuration ou conformation de la pel- licule de silicium polycristallin, en utilisant la pho- tolithographie, pour obtenir des couches de silicium polycristallin destinées à former des électrodes de gril- le 16, 17 des transistors MISFET respectifs, et un con- ducteur de câblage en silicium polycristallin de premier niveau 18 comme représenté sur la figure l G On peut par- faitement implanter des ions de bore pour commander ou régler les tensions de seuil Vth destransistors MISFET, dans les surfaces des régions formant les éléments, avant de former les couches en silicium polycristallin. Ultérieurement, on effectue une oxydation à la vapeur à 875 e C pendant 10 minutes de manière à for- mer des pellicules de bioxyde de silicium 23 d'une épais- seur d'environ 40 nanomètres sur les surfaces des couches de siliciunpolycristallin 16, 17 et 18. Ensuite, on forme une pellicule de Si 3 N 4, sur la région de puits de type P 9 et sur la région de puits de type N 8 (sur l'ensemble de la surface du substrat) en utilisant un dépôt chimique en phase vapeur Cette pelli- cule peut être une pellicule dont les propriétés diffè- rent de la pellicule isolante sous-jacente, c'est-à-dire la pellicule de Si O 2 de champ En d'autres termes, on peut avoir un taux ou une vitesse d'attaque chimique différant de celle intervenant pour la pellicule de Si O 2 de champ. En utilisant comme masque les couches de résine photoré- sistante, on élimine de façon sélective la pellicule de Si 3 N 4 19 au moyen d'un processus de corrosion plasmatique en utilisant du gaz CF 4 + 2 ', de manière à lui donner une conformation ou une structuration déterminée Alors, comp- te-tenu des vitesses différentes des attaques chimiques, les pellicules sous-jacentes, telles que la pellicule de Si O, de champ, etc ne sont pas attaquées Par conséquent, on forme un masque qui recouvre la région de puits de ty- pe N 9 et qui sert à introduire une impureté de type N dans le substrat En utilisant la pellicule de Si 3 N 4 19 en tant que premier masque dans cet état, on projette un faisceau d'ions 20 d'une impureté de type N, de pré- férence de l'arsenic, dans la région de puits de type N 9 dans les conditions suivantes: 80 ke V et 10 î 6/cm. Ensuite, on forme des couches 21 et 22, réalisées par implantation d'arsenic et destinées à former les ré- gions de source et de drain, dans les parties de la surface de la région de puits de type P 9 situées des deux côtés de l'électrode de grille 17 Cet état est représenté sur les figures 1 H Pour le processus visant à introduire cette impureté, il est approprié d'utili- ser l'implantation ionique, mais on peut parfaitement bien utiliser une diffusion Dans ce cas, il est néces- saire d'éliminer de façon sélective, lors de la diffu- sion ou avant cette dernière, la pellicule de Si O 2 15 sur les parties de la surface de la région de puits de type P 9 destinéesà former les régions de source et de drain. Ensuite, comme représenté sur la figure 11, on forme une pellicule de Si O 2 24 sur l'ensemble des surfaces de la région de puits N 8 et de la région de puits du type P 9 (sur l'ensemble de la surface du substrat) en utilisant un dépôt chimique en phase va- peur Cette pellicule est utilisée en tant que pelli- cule isolante intercouches entre les couches de silicium polycristallin du prem&er niveau et du second niveau. On peut parfaitement bien remplacer cette pellicule par une pellicule de verre aux phosphosilicates (dési- gné sous l'appelation PSG) De façon essentielle, la vitesse d'attaque chimique de la pellicule 24 pet dif- férer de la vitesse d'attaque chimique de la pellicule de Si 3 N 4 sousjacente Ainsi, lorsque la pellicule de Si 3 N 4 19 est retirée, la pellicule devant être utili- sée en tant que pellicule isolante intercouche ne peut pas être endommagée, ni également la pellicule de Sio 2 de champ 14. Comme cela est représenté sur la figure 1 J, seule la partie de la pellicule de Si O 2-24, qui recou- vre la région de puits de type N 8, est éliminée par attaque chimique moyennant l'utilisation d'un agent corrosif contenant du HF et NH 4 Favec un rapport de mé- lange égal à 1:6 Ensuite, on élimine la pellicule de Si 3 N 4 19 située au-dessous de ladite partie de la pel- licule de Si O 2 24, en utilisant un processus de corro- sion plasmatique utilisant comme gaz CF 4 + 02 Alors la partie terminale de la pellicule de Si O 2 24 restant non attaqu 4 devrait être située de façon souhaitable, sur la partie restante de la pellicule de Si 3 N 4 19, comme représenté sur la figure l Jo Ceci permet d'empé- cher de façon fiable l'apparition d'une partie étagée ou d'un étagement dans la pellicule de Si O 2 de champ 14, qui serait due à l'attaque chimique de la pellicu- le de Si O 2 24 En réalisant un recuit de la structure résultante dans une atmosphère non oxydante, par exem- ple une atmosphère d'azote, on soumet l'impureté des couches 21, 22 formée par implantation d'arsenic à * une diffusion pénétrante ou de redistribution de maniè- re à former la région de source 25 et la région de drain 26 du type N Par conséquent, le transistor MOSFET du type à canal N, qui est le transistor MOSFET ayant un canal possédant un premier type de conductivité,est ter- miné Ensuite, en utilisant comme second masque la pelli- cule de Si O 2 24, qui subsiste sur la région de puits de type P 9 on irradie la surface de la région de puits de type N 8 avec des ions de bore 27 dans 11 conditions suivantes: 30 ke V et 1,5 1015 /cm 2 En utilisant l'élec- trode de arille 16 et la pellicule de Si O 2 23 située sur la surface latérale de l'électrode, en tant que masque, on forme respectivement les couches 28 et 29 obtenues par implantation de bore et destinées à devenir des régions de source et de drain, sur les deux côtés de * l'électrode de grille 13. Après avoir éliminé par photolitographie les pellicules de Si O 2 22, 23 et 15 recouvrant la re- gion de source 25 et la région de drain 26 et le con- ducteur de câble 18 en silicium polycristallin, on dé- pose une pellicule de silicium polycristallin 30 du se- cond niveau sur l'ensemble de la surface, à une épais- seur de 200 nanomètres au moyen du dépôt chimique en phase vapeur, comme représenté sur la figure IK. , Ultérieurement, on traite par photolithogra- phie la pellicule de silicium polycristallin 30 de maniè- re à former les couches de silicium polycristallin 31, 32, 33, 34 du second niveau, comme représenté sur la fi- gure 1 L On donne une faible résistivité aux couches de silicium polycristallin 31 et 34 en introduisant une im- pureté, par exemple du Phosphore, et on les utilise com- me conducteurs de câblage Les conducteurs de câblage de la pellicule de silicium polycristallin du second ni- veau, comme par exemple les couches en silicium poly- cristallin 31 et 34, sont disposées uniquement sur le puits de type P On peut utiliser les parties des cou- ches de silicium polycristallin 31 et 34 comme éléments à résistance élevée, sans introduction de l'impureté. Aucune impureté n'est introduite dans les couches de silicium polycristallin 32 et 33 On donne à ces cou- ches une faible résistivité en réalisant une diffusion d'atomes de Ai à partir du câblage en Ai, qui est rac- cordé au moyen d'une phase opératoire ultérieure La formation de trous de contact est facilitée en raison de l'existence des couches de silicium polycristallin 32 et 33. Ultérieurement, comme cela est représenté sur la figure IM, on dépose une pellicule de Si O 2 35 et une pellicule de verre aux phosphosilicates 36 au moyen d'un dépôt chimique en phase vapeur, à la suite de quoi on traite, ces pellicules par photolithographie de manière à ménager des trous de contact 40,41,42,43 et 44 Puis on réalise un recuit à 9500 C pendant 20 minutes dans une atmosphère d'azote. Sous l'effet de ce recuit, les couches 28 et 29 réalisées par implantation de bore font l'objet d'une diffusion pénétrante ou de redistribution et la région de source 37 et la région de drain 38 du type P sont formées Par conséquent le transistor MOSFET du type à canal P, qui est le transistor MOSFET ayant un canal possédant le second type de conductivité, est terminé. Ultérieurement, comme représenté sur la fi- gure 1 N, de l'aluminium est déposé par évaporation sous vide et est traité par photolithographie de manière à former des conducteurs de câblage d'aluminium -50,51, 52, 53 et 54, En outre, après recuit de la structure résultante à 4500 C dans du gaz hydrogène H 2 pendant une durée de 60 minutes, on recouvre l'ensemble de la surface par une pellicule de passivation finale, par exemple une pellicule de nitrure de silicium formée par dépôt chimique plasmatique en phase vapeur Le pro- cédé de fabrication est alors terminé. Conformément à la présente invention, la pellicule de Si 3 N 4 19 pour laquelle la vitesse d'attaque chimi- que diffère de celle apparaissant dans la pellicule de Si O 2 de champ 14, est utilisée en tant que premier mas- que au moment o l'impureté de type N est introduitepar implantation ionique dans la seconde région de puits 9 du type P, comme dans la phase opératoire représen- tée sur la figure 1 H Par conséquent, lorsque la pelli- cule de de Si N, 19 est éliminée, la pellicule de Si O de champ 14 sousjacente ne fait pas l'objet d'une attaque chimique En outre, la pellicule de Si O 24 formée au moyen d'un dépôt chimique en phase vapeur et qui sert de Ä second masque lors de l'implantation ionique de l'impu- reté de type P dans la première région de puits 8 du ty- pe N, subsiste en tant que pellicule isolante intercou- ches même après l'implantation d'ions de l'impureté-de type P Donc, la pellicule de Si O 2 de champ sous-jacente 14 n'est pas soumise à une attaque chimique Par consé- quent, il ne se développe aucun étaaement ou aucune par- tie étagée dans la surface de la pellicule de Si O_ de champ 14, de sorte que la rupture au conducteur de câ- blage en Al formé au-dessus de la pellicule de Si O et attribuée à la partie étagée ou à l'apparition d'un quelconque courant de fuite entre les conducteurs de câblage en silicium polycristallin, peut être empê- chée En outre, le processus n'est pas compliqué étant donné qu'une nouvelle pellicule isolan-teintercouches n'est pas formée par élimination du second masaue lors de l'introduction de l'impureté de type P comme dans le cas de l'art antérieur En particulier lors de la formation d'un circuit intégré CMOS possédant une structure à double couche de silicium polycristallin, l'invention est particulièrement efficace étant don- né que l'on peut former cette structure sans que cela ne complique le processus. La présente'invention n'est pas limitée à la forme de réalisation précédente, mais peut être mo- difiée de diverses manières A titre d'exemple, bien que la forme de réalisation ait été expliquée avec une structure à double couche utilisant des pellicules de silicium polycristallin, la présente invention est éga- lernent applicable au cas de la formation d'une structu- re multicouches comportant un matériau autre que la pel- licule de silicium polycristallin, par exemple une struc- ture multicouches incluant des couches de métaux réfrac- taires tels que du molybdène et du tantale ou une struc- ture multicouches incluant la couche de métal réfractai- re et la pellicule de silicium polycristallin En outre, la forme de réalisation de l'invention a été explicitée en rapport avec le cas o l'on réalise en premier lieu l'implantation ionique de l'impureté de type N de ma- nière à former le transistor MOSFET de type à canal N, qui constitue, le transistor MOSFET ayant un canal possé- dant le premier type de conductivité, et en réalisant ensuite l'implantation ionique de l'impureté de type P de manière à former le transistor MOSFET du type à canal P constituant le transistor MOSFET du type à ca- nal possédant le second type de conductivité Cependant, on peut également envisager le cas inverse, o, après formation des régions de source et de drain d'un tran- sistor MOSFET de type à canal P servant de transistor MOSFET à canal possédant le premier type-de conducti- vité, on forme les régions de source et de drain d'un transistor MOSPET à canal N servant de transistor MOS FET à canal possédant le second type de conductivité. Dans ce cas, une pellicule isolante formée sur le tran- sistor MOSFET du type à canal P est utiliséeen tant que masque pour la formation des régions de source et de drain du transistor MOSFET du type à canal N, et est laissée intacte et est utilisée en tant que pellicule isolante intercouches. La pellicule de Si 3 N 4 19 représentée sur la figure 1 H peut être parfaitement bien remplacée par une pellicule de silicium polycristallin De façon es- sentielle:, la vitesse d'attaque chimique de la pellicu le 18 peut être différente de la vitesse d'attaque chi- mique dans la pellicule de Si O 2 de champ sous-jacente. Au cours de la phase opératoire représentée sur la figure 1 H, la pellicule d'oxyde, qui est formée sur les surfaces des pellicules de silicium polycristal- lin 16, 17 et 18 peut être une pellicule de Si O formée au moyen du dépôt chimique en phase vapeur, et non pas la pellicule formée par oxydation thermique à la vapeur décrite précédemment Mais étant donné que cette-pelli- cule de Si O 2 formée au moyen du dépôt chimique-en phase vapeur est susceptible de faire l'objet d'une attaque chimique excessive, la pellicule obtenue par oxydation thermique est plus appropriée. En ce qui concerne le matériau 24 du second masque représenté représenté sur la figure 1 I, il est nécessaire de choisir une pellicule qui peut être uti- lisée en tant que pellicule isolante intercoucheset pos- sède de bonnes caractéristiques du point de vue recou- vrement et qualité Bien que la pellicule de Si O 2 formée au moyen du dépôt chimique en phase vapeur comme mention- né dans la forme de réalisation précédente est un maté- riau possible favorable, on peut également considérer à titre d'exemple, comme étant favorable, une pellicule de PSG Etant donné que la pellicule de Si 3 N 4 piège des char- ges au niveau d'une interface, elle ne convient pas pour servir de pellicule isolante intercouches En outre, les phasesopératoires représentées sur les figures h I et 1 J peuvent être parfaitement bien réalisées en utilisant une solution telle que mentionnée ci-après Après que les ions d'impureté du type N 1 ont été implantés dans la surface de la région de puits de type P_ 9 moyennant l'utilisation de la pellicule de Si 3 N 4 19 en tant que premier masque comme représenté sur la figure 1 H, la pellicule de Si 3 N 4 19 est éliminée avec de l'acide phos- phorique chaud, à la suite de quoi on forme au moyen du dépôt chimique en phase vapeur la pellicule de Si O 2 24 servant à former le second masque sur l'ensemble des sur- faces de la région de puits de type N 8 et de la région de puits de type P 9 Ensuite, on élimine de façon sélective la pellicule de Si O 2 24 sur la région de puits de type N 8 de manière à obtenir essentiellement la même structure que celle représentée sur la figure l J. La présente invention décrite ci-dessus est efficace en particulier lorsqu'elle est appliquée à une mémoire RAM statique dans laquelle une cellule de mémoire est constituée par des transistors MOSFET à canal N à l'intérieur du région de puits de type P et dans laquel- le desrésistances de charge sont constituées par une pel- licule de silicium polycristallin, et un circuit CMOS est utilisé en tant que circuit périphérique, de maniè- re à obtenir une faible dissipation de puissance, comme cela est indiqué dans la demande de brevet japonais NO 56-15733 Dans ce cas, les résistances de charge de la cellule de mémoire et le câblage nécessaire à cet-effet sont formés sur la couche de silicium polycristallin du second niveau Ici, on réalise une couche de silicium polycristallin, servant à former l'électrode de grille d'un transistor MOSFET qui constitue le circuit CMOS du circuit périphérique, en même temps que la couche de silicium polycristallin du premier niveau qui constitue les transistors MOSFET des cellules de mémoire La cou- che de silicium polycristallin du second niveau est inu- tile dans le circuit périphérique En tant que pellicule isolante entre la couche de silicium polycristallin du second niveau et la couche de silicium polycristallin du premier niveau, qui est l'électrode de grille du tran- sistor MOSFET du type à canal N de la cellule de mémoi- re, on utilise un masque lors de la diffusion d'une impureté de type P Par conséquent la mémoire RAM stati- que présentant une faible dissipation de puissance est formée sans mettre en oeuvre un processus complexe L'in- vention est applicable non seulement à la mémoire stati- que indiquée ci-dessus, mais également à un dispositif à circuits intégrés à semiconducteurs dans lequel un cir- cuit CMOS et des transistors bipolaires sont formés sur un substrat identique En dehors de cela, la présente in- vention est applicable à n'importe quel dispositif à se- miconducteursconstitué par un circuit CMOS. REVENDICATIONS 1 Procédé de fabrication d'un dispositif à semiconducteurs, caractérisé par-le fait qu'il comprend les phases opératoires suivantes: a) préparation d'un corps semiconducteur ( 1) qui comporte dans sa surface principale unepremière ré- gion semiconductrice possédant un premier type de conduc- tivité ( 8) et une seconde région semiconductrice possé- dant un second type de conductivité ( 9), ladite surface principale étant isolée sous la forme de plusieurs ré- gions par une pellicule d'oxyde épaisse ( 19) formée par oxydation thermique dudit corps semiconducteur ( 1), b) recouvrement de ladite première région se- miconductrice ( 8) par un premier masque ( 14), dans lequel la vitesse d'attaque chimique est différente de la vites- se d'attaque chimique intervenant dans ladite pellicule d'oxyde, c) introduction sélective ( 20) d'une impure- té possédant le premier type de conductivité dans ladite seconde région semiconductrice ( 9) moyennant l'utilisa- tion dudit premier masque, d) recouvrement de la seconde région semi- conductrice ( 8) par un second masque ( 24) dans le- quel la vitesse d'attaque chimique est différente-de la vitesse d'attaque chimique dans ledit premier mas- que, e) élimination dudit premier masque ( 14), hormis au niveau des parties recouvertes par ledit se- cond masque ( 24), par attaque chimique, et f) introduction sélective d'une impureté possédant le second type de conductivité dans ladite seconde région semiconductrice grâce à l'utilisation dudit second masque. 2 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 1, caractéri- se en ce qu'il inclut les phases opératoires suivantes: g) formation d'une pellicule d'oxyde de gril- le plus mince que ladite pellicule d'oxyde de grille épais-. se ( 19) sur des zones de ladite surface principale, qui ne sont pas munies de ladite pellicule d'oxyde épaisse, par oxydation thermique dudit corps semiconducteur ( 1), après mise en oeuvre de la phase opératoire (a) , h) formation sélective d'une couche conductrice ( 16,17) sur la pellicule d'oxyde mince après mise en oeu- vre de ladite phase opératoire (g), ladite couche conduc- trice servant de masques pour l'introduction des impure- tés lors des phases opératoires (c) et (f) et également comme électrodes de grille, i) ladite phase opératoire (c) incluant l'in- troduction d'une impureté pour la formation d'une région de source ou de drain ( 25,26) d'un transistor MOSFET comportant un canal possédant le premier tyçe de conductivi- té, j) ladite phase opératoire (f) incluant l'in- troduction d'une impureté pour la formation d'une région de source ou de drain ( 37,38) d'un transistor MOSFET possédant un canal ayant un second type de conductivité, et k) formation sélective d'une couche de sili- cium polycristallin ( 30) sur ledit second masque après mise en oeuvre de ladite phase opératoire (f). 3 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 2, caractérisé en ce que ladite couche conductrice ( 16,17) est une couche de silicium polycristallin. 4 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 2, caractéri- sé en ce que ledit premier masque( 14) est constitué par une pellicule de nitrure de silicium. 5 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 4, caractérisé en ce que ledit second masque ( 24) est constitué par une pel- licule de bioxyde de silicium. 6 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 4, caractérisé en ce que ledit second masque ( 24) est constitué par une pellicule de verre aux phosphosilicates. 7 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 2, caractérisé en ce que ledit premier type de conductivité est le ty- pe N, tandis que le second type de conductivité est le ty- pe P et que ledit transistor MOSFET possédant un canal ayant le premier type de conductivité est un transistor MOSFET à canal N tandis que le second transistor MOSFET comportant un canal ayant le second type de conductivité est un transistor MOSFET du type à canal P - 8 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 2, caractérisé en ce que des parties de ladite couche de silicium polycris- tallin ( 30) possèdent une faible résistivité alors que les autres parties de cette couche possèdent une résis- tivité élevée. 9 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 8, caractérisé en ce que ledit dispositifsà semiconducteurs est utilisé en tant que mémoire à semiconducteurs, qui inclut des cellu- les de mémoire qui sont constituées par des transistors MOSFET du type à canal N et par des parties à résistivi- té élevéede ladite couche de silicium polycristallin ( 30). 10 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 9, caractérisé en ce que ladite couche conductrice ( 30) est constituée par une couche de silicium polycristallin. 11 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 9, caractérisé en ce que ledit premier masque ( 14) est constitué par une pellicule de nitrure de silicium. 12 Procédé de fabrication d'un dispositif c semiconducteurs selon la revendication 11, caractérisé en ce que ledit second masque( 24) est constitué par une pelli- cule de bioxyde de silicium. 13 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 11,caractérisé en ce que ledit second masque ( 24) est constitué par une pellicule de verre aux phosphosilicates.