Brevet FR2529733A1 — publié le 19840106

La présente invention se rapporte à n dispositif d'asservis- sement, en fréquence, d'une horloge sur un signal extérieur de fréquence moyenne très précise mais comportant une gigue importante Ce type, de dispositif est particulièrement utile dans les centràux téléphoniques numériques du type à Modulation par Impulsions Codées (KIC) plus commu- nément connus sous la dénomination plus générale de centraux temporels. Dans les centraux téléphoniques de ce type, on utilise une horloge centrale qui peut être synchronisée par un signal d'horloge issu d'un autre central et qui permet de connaître la provenance des différents échantillons reçus de cet autre central Pour se prémunir contre les pannes, cette horloge centrale est dupliquée Cette horloge centrale se compose principalement d'un oscillateur commandé OCT, piloté par un quartz, que l'on peut asservir sur l'horloge extérieure extraite d'un canal MIC ou un oscillateur de référence choisi parmi trois Le signal d'horloge extérieure issu d'un autre central comporte généra- lement une gigue importante résultant de toutes les interactions élec- tromagnétiques de la ligne avec le milieu traversé. Dans certains matériels, l'asservissement de l'oscillateur se fait en fréquence de la façon suivante Le signal d'entrée sur lequel doit s'asservir l'horloge est décompté, ainsi que le signal de l'opscil- lateur commandé OCT Le résultat des compteurs, qui tournent de façon permanente, est lu régulièrement par un calculateur de ce central, par l'intermédiaire d'un interface La différence des résultats est comparée par le calculateur à la différence au moment de la lecture précédente. Si la différence a augmenté, c'est que l'oscillateur commandé OCT est- trop lent et si la différence a diminué, c'est que l'oscillateur commandé est trop rapide Le calculateur corrige alors la fréquence de cet oscillateur en changeant le contenu d'un registre qui est connecté à l'entrée de ccntrôle de l'oscillateur commandé par l'interffidiaire d'un convertisseur numérique/analogique N/A La boucle à asservissemeint de fréquence étant une boucle très lente, la stabilité à court terme des signaux d'horloge sera celle de l'oscillateur de l'horloge centfale et non de l'oscillateur de référence Il sera commode d'utiliser'un oscillateur commandé de très grande stabilité Lorsque l'horloge centrale ne doit pas être asservie sur un signal extérieur, la boucle pourra alors être simplemer t ouverte. Les principaux inconvénients d'une telle horloge centrale sont les suivants La boucle à asservissement en fréquence commandée par -29733 un calculateur est trop lente pour compenser les propros variations de l'oscillateur, dues à des fluctuations de température par exemple. L'horloge centrai est comuindée par un calculateur qui lui-même néces- site une horloge pour fonctionner et conmme dans le système de distri- bution, une seule horloge distribue son signal aux deux branches, il peut y avoir des problèmes difficiles à résoudre en cas de panne Si le calculateur utilisé pour le contrôle de l'horloge est un microprocesseur utilisé à toutes les tâches générales des equipements centra 7 iss, la commande de l'horloge pourrait être perturbée par le traitement d'une autre tâche (fautes de logiciel) De plus, la conception d'une telle horloge centrale, aussi bien sur le plan matériel (grand nombre de capots) que sur le plan logiciel, est trop compliquée et donc trop coûteuse, particulièrement dans le cas de petits centraux, et de plus peu fiable dans le cas de grands centraux. Il serait donc intéressant d'avoir un module d'horloge centrale autonome nre dépendant pas d'un microprocesseur et d'un logiciel extérieur Un fonctionnement purement automatique ne communiquant avec le processeur que pour des tâches lentes, comme le traitement des alarmes, serait donc souhaitable Cependant, s'il est matériellement facile de réaliser une boucle à verrouillage de phase, il est beaucoup plus diffi- cile de faire une boucle en fréquence Or, celle-ci est absolument nécessaire pour rendre le signal d'horloge indépendant des variations de phase du signal extérieur. Une conception matérielle d'une boucle à verrouillage en fréquence a déjà été décrite (demande de brevet français n' 80 07674 déposée le 4 avril 1980 par la demanderesse et intitulée: "Boucle ana- logique à verrouillage en fréquence"), mais il s'agissait en fait d'une boucle à verrouillage de phase capable de compenser les sauts de phase dus au fonctionnement des sélecteurs et qui ne saurait fonctionner correctement en présence de bruit de phase trop important. Une véritable boucle de fréquence ne peut être réalisée qu'à l'aide de compteurs qui mesurent la fréquence; c'est nécessairement une boucle lente nécessitant un oscillateur très stable Cependant, on ne peut se contenter de réaliser le circuit simplement à l'aide d'un compa- rateur numérique qui compare le contenu des compteurs à des instants réguliers et qui agit directement sur la commande de l'oscillateur OCT. En effet, dans ce cas, on peut vérifier que l'accrochage de la boucle pourrait demander plusieurs dizaines d'heures. Ainsi, l'objet de la présente invention est donc un dispositif d'accrochage rapide d'une horloge, constituée par exemple par un oscil- lateur commandé en tension, sur un signal de référence extérieur ayant une fréquence moyenne très précise mais pouvant comporter une gigue importante et de phase quelconque par rapport à celle de cette horloge. Selon l'invention, l'accrochage de cette horloge commence par se faire grâce à une boucle de phase comportant un comparateur de phase recevant sur sa première entrée le signal de référence suivi par un filtre passe-bas, puis par un circuit d'aiguillage qui commande l'oscil- lateur commandé en tension, et se refermant sur la deuxième entrée du détecteur de phase Après la détection du verrouillage de cette boucle de phase par un circuit détecteur de verrouillage, la boucle de phase est déconnectée au niveau du circuit d'aiguillage et une boucle de fréquence est connectée à sa place. L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-après et des dessins joints o: la figure l est un schéma de principe selon la présente invention; la figure 2 représente la boucle de phase et le système permettant de détecter son accrochage; la figure 3 représente le comparateur de fréquence, de la boucle de fréquence, selon une des caractéristiques de la présente invention; les figures 4 a et 4 b représentent un diagramme de temps décrivant le fonctionnement du comparateur de phase; la figure 5 représente un diagramme de temps décrivant le fonction- nement du comparateur de fréquence; et la figure 6 représente un diagramme de temps décrivant le fonction- nement de la boucle de fréquence. La figure 1 représente un schéma de principe selon la présente invention Il comporte une boucle de phase à accrochage relativement rapide, qui permet de réaliser une première approche rapide de la fréquence FS du signal de sortie S, fourni par l'oscillateur de sortie OCT, sur la fréquence FE du signal de référence E et réalise une première mise en phase de ces deux signaux, et une boucle de fréquence à accrochage lent et à constante de temps variable avec l'écart de fréquence FE Fs, qui agit après la boucle de phase et qui permet d'affranchir le signal d'horloge obtenu des fluctuations de phase ou gigue du signal d'horloge de référence. La boucle de phase comporte un comparateur de phase C 4 recevant sur son entrée notée E le signal extérieur ou signal d'entrée E servant de référence, et sur son entrée notée AS le signal de sortie S de la boucle de phase fourni par un oscillateur commandé en tension et piloté par un quartz OCT Ce comparateur fournit à un filtre passe-bas F une mesure de la différence de phase E AS entre le signal de référence E et le signal de sortie S de la boucle Après intégration par le filtre F, cette information analogique fournie pourrait être utilisée pour piloter l'oscillateur commandé en tension OCT De façon à pouvoir introduire une boucle numérique de fréquence qui puisse piloter aussi cet oscillateur commandé, on intercale dans cette boucle de phase, après le filtre passe- bas F, un circuit d'aiguillage ANA attaquant l'entrée de commande de l'oscillateur de sortie Ce circuit d'aiguillage comporte un échantillonneur-codeur EC recevant, du filtre F, un signal analo- gique et fournissant, à un compteur-décompteur CD à comptage synchrone et à affichage asynchrone, un signal numérisé Quand le système est en configuration boucle de phase, la fonction compteur-décompteur est inhibée et lecircuit fonc- tionne en registre Iltransmet à sa sortie les éléments binaires présents sur son entrée après chaque réception d'une impulsion sur son entrée d'affichage "load". Ces éléments binaires sont transmis à un registre tampon RE puis à un convertisseur numérique/analogique CNA qui fournit une infor- mation analogique à l'entrée de commande de l'oscillateur de sortie. C'est le circuit pilote CP qui fournit à l'échantillonneur-codeur EC sa fréquence d'échantillonnage sous la forme d'un signal de période T 1, noté T 1 Ce signal n'est transmis qu'en configuration boucle de phase. Pendant cette phase de fonctionnement, ce signal d'horloge de période T 1 est aussi transmis vers l'entrée d'affichage load" du compteur- décompteur Ce circuit pilote CP fournit aussi au registre RE un signal d'horloge de période T 1 quand le système est en configuration boucle de phase, mais, en configuration boucle de fréquence, c'est un signal d'horloge de plus grande période TO qui est transmis vers l'entrée d'horloge de ce registre et qui commande la charge de ce registre Ces deux types de signaux d'horloge sont obtenus à partir d'un premier signal d'horloge de période T 1 et d'un second signal d'horloge de période T O tous deux fournis par une horloge auxiliaire H et générés à partir du signal de sortie S de l'oscillateur commandé OCT Tous ces signaux d'horloge de même période porteront la même référence, T 1 ou TO, sans distinction de leurs phases relatives La première période T 1 fournie est relativement faible, de l'ordre de dix fois celle du signal fourni par l'oscillateur commandé, alors que la deuxième période To fournie est beaucoup plus grande, de l'ordre de 10 fois celle de cet oscillateur commandé Ce circuit pilote CP est lui-même commandé par un détecteur de verrouillage DV de cette boucle de phase qui reçoit du comparateur de phase C une information sur l'état de cette boucle de phase Après détection de ce verrouillage, c'est ce circuit qui prend la décision "configuratiou boucle de phase" ou "configuration boucle de fréquence" Son signal de sortie est non seulement fourni au circuit pilote, qui fournit alors les signaux d'horloge voulus aux différents circuits composant le circuit d'aiguillage, mais est aussi transmis àla porte P commandant le transfert des signaux de comptage et de décomptage fournis par le comparateur de fréquence et destinés à être reçus, en configu- ration boucle de fréquence, par les entrées correspondantes du compteur- décompteur. La boucle de fréquence comporte un comparateur numérique de fréquence Cf recevant sur son entrée notée FE le signal extérieur ou signal d'entrée E pris comme référence de fréquence et, sur son entrée notée Fs, le signal de sortie S fourni par l'oscillateur commandé en tension OCT Ce comparateur reçoit d'autre part de l'horloge auxi- liaire H le deuxième signal d'horloge de période T O C'est pendant un certain nombre, variable au cours du temps, de ces périodes d'horloge T O que sera effectué le comptage respectif des nombres de périodes des deux signaux d'entrée, puis la comparaison de ces nombres Ce compa- rateur de fréquence fournit à une porte P, commandée par le détecteur de verrouillage DV, une paire de signaux destinés chacun, après qu'ils ont franchi cette porte, respectivement aux entrées de comptage et de décomptage du compteur-décompteur CD Comme ce compteur-décompteur, la suite de cette boucle de fréquence est commune avec la boucle de phase: on trouve le registre RE suivi du convertisseur numérique/analogique CNA fournissant son signal de commande à l'oscillateur de sortie OCT. La commande del'oscillateur de sortie est donc réalisée par le circuit d'aiguillage ANA Ce dernier comporte deux entrées, une entrée ana- logique constituée par l'entrée de l'échantillonneur-codeur et associée à la boucle de phase, et une entrée numérique, constituée par les entrées de comptage et de décomptage du compteur-décompteur et associée à la boucle de fréquence Ce circuit d'aiguillage est commandé d'abord à partir de la boucle de phase puis par la boucle numérique de fréquence. La figure 2 représente le détail de la boucle de phase ainsi qu'une réalisation possible d-un détecteur de verrouillage DV Le compa- rateur de phase représenté est celui décrit dans la demande de brevet français n 78 30542 dégpose le 27 octobre 1978 par la demanderesse et intitulée "Comparateur de phase numérique' Il fournit, sur la sortie com Dlémentée de lia bascule BI, une impulsion up de durge proportionnelle à la différence de phase des deux signaux d'entrée si le signal d'entrée issu de l'oscillateur de sortie est en retard par rapport au signal de référence et, sur la sortie de la bascule B 2, une impulsion dw de durée proportionnelle à cette difference de phase dans le cas contraire Les signaux up et dw fournis sont représentés sur les figures 4 a et 4 b, le signal d'entrée E étant pris comme référence de phase Sur la figure 4 a, le signal de sortie S est en retard sur ce signal d'entrée Sur la figure 4 b, le signal de sortie S est en avance sur ce signal d'entrée Ce comparateur de phase est suivi par un filtre F comportant un circuit connu sous le nom de "charge pump" dont les entrées sort reliées aux sorties du comparateur de phase C+ Ce circuit à diodes est suivi par un intégrateur à seuil utilisant un amplificateur opérationnel. Si ce sont les impulsions up qui sont présentes à la sortie du comparateur de phase Cf, il apparaîtra à la sortie de cet intégrateur une tension de sortie qui croîtra, à chaque apparition de ces impulsions, d'une grandeur approximativement proportionnelle à la durée de ces impulsions Si ce sont des impulsions dw qui sônt présentes à la sortie de ce comparateur de phase C+, on aura en sortie de cet intégrateur une décroissance à chaque apparition de ces impulsions Dans le cadre d'une boucle de phase de type connu, cet intégrateur commanderait directement l'oscillateur de sortie De par l'introduction du circuit d'aiguillage ANA, le signal analogique fourni par cet intégrateur est tout d'abord numérisé puis retransformé en un signal analogique de sorte qu'au pas de numéri- sation près, il se retrouve identiquement en sortie pour commander l'oscillateur de sortie Ce pas de numérisation est défini par le choix du nombre N d'éléments binaires fournis par l'échantillonneur-codeur. Celui-ci est suivi par un compteur-décompteur CD comportant aussi N entrées de données et N sorties qui, en configuration boucle de phase, fonctionne comme un registre et retransmet à sa sortie les informations binaires présentes sur son entrée Il est suivi par le registre de mémorisation RE à N entrées de données et N sorties puis par le conver- tisseur numérique/analogique CNA. Au cours du verrouillage de la boucle de phase, il s'effectue un prépositionnement de la fréquence de l'oscillateur de sortie par rapport à la fréquence FE du signal de référence E reçu à l'entrée de la boucle Il est évident que ceci correspond aussi à un préchargement du registre RE et surtout du compteur-décompteur CD à une valeur s'approchant de celle nécessaire pour obtenir l'identité des fréquences d'entrée et de sortie de la boucle Ce verrouillage ou ce préchargement étant effectué, il est nécessaire de le détecter pour savoir si on peut faire basculer le système en configuration boucle de fréquence. Un exemple simple de réalisation d'un système détecteur de verrouillage DV est fourni sur la figure 2 Il comporte, à l'entrée, une porte ET recevant du détecteur de phase le signal up et le complément dw du signal dw représentés sur les figures 4 a et 4 b Cette porte ET est suivie par un intégrateur RC et par un comparateur de tension CO, recevant une tension de référence sur son autre entrée, puis par un inverseur dont la sortie est connectée à l'entrée de mémorisation S d'une bascule B 3 de type RS, l'entrée R de cette bascule B 3 étant attaquée par la sortie d'une porte ET P 5 à deux entrées, une entrée de contrôle et une entrée d'initialisation comportant une temporisation. Dès que la durée du créneau, up ou dw, est inférieure à une certaine valeur, c'est-à-dire dès que le comparateur détecte que le signal fourni par l'intégrateur RC a dépassé une certaine valeur, on décide que la boucle de phase est verrouillée Le détecteur fournit alors un niveau logique I sur sa sortie et la bascule RS recevra un niveau logique O sur son entrée S. En configuration boucle de phase, l'échantillonneur-codeur EC, le compteur-décompteur CD et le registre R sont pilotés par un signal d'horloge à fréquence élevée de l'ordre du mégahertz (T 1) En configu- ration boucle de fréquence, l'échantillonneur-codeur EC est inutile et ne recevra plus de signaux d'horloge; par contre, le registre devra être piloté par des signaux d'horloge à fréquence beaucoup plus basse, de l'ordre du hertz ou du dixième de hertz (T 0) C'est le circuit pilote CP qui effectuera cette gestion des signaux d'horloge, qu'il reçoit de l'horloge auxiliaire H, à partir du signal binaire reçu de la sortie Q de la bascule B 3 du détecteur de verrouillage Une réalisation possible de ce circuit pilote CP est représentée à la figure 2 Il comporte une entrée de commande qui commande la porte ET P 5, par l'intermédiaire de l'inverseur 16, la porte ET P 6, par l'intermédiaire s de l'inverseur I 8, et la porte ET P 7 de façon directe La porte ET P 5 reçoit le signal T et le retransmet, par l'intermédiaire de l'inverseur I 7, à l'échantillonneur-codeur EC, et directement au compteur-décompteur CD ainsi qu'à l'entrée de la porte ET P 6 La porte ET P 7 reçoit le signal T et le transmet à l'entrée de la O porte OU P 8 Cette porte OU P 8 reçoit les sorties des portes ET P 6 et P 7. Sa sortie est transmise directement à l'entrée d'horloge C du registre R. Apr Rs détection du verrouillage de la boucle de phase, il est nécessaire de passer en configuration boucle de fréquence L'apparition du 1 logique à la sortie du détecteur de verrouillage DV commande le déblocage des deux portes ET P 3 et P 4 de la porte P Celles-ci deviennent alors transparentes et transmettent respectivement sur les entrées de comptage et de décomptage "Comp" et "Dec" du compteur- décompteur CD les impulsions fournies par les générateurs G 1 et G 2 respectivement, comme on le verra en se référant à la figure 3. Le comparateur de fréquence CF représenté à la figure 3 reçoit le signal de référence E à la fréquence FE et le signal de sortie de boucle, fourni par l'horloge interne OCT, à la fréquence FS Il comporte un premier compteur CFE à m éléments binaires recevant sur son entrée d'horloge le signal de référence à la fréquence FE et un second compteur CFS à m éléments binaires recevant sur son entrée d'horloge le signal de sortie de boucle à la fréquence FS A la fin de chaque période de référence T du signal fourni par l'horloge auxiliaire, les contenus de ces compteurs sont transférés respectivement dans les registres RFE et RFS commandés chacun par la sortie d'une bascule de type D, D 3 et D 4 respectivement Ces bascules reçoivent sur leur entrée D le signal à la période de référence T 0, associée à cette boucle de fréquence, et sur leur autre entrée la sortie d'un inverseur, I 3 et I 4 respectivement, recevant le premier le signal à la fréquence FE et le second le signal à la fréquence FS Les m éléments binaires fournis par chacun de ces registres sont transmis à un soustracteur ST Ce soustracteur fournit les m éléments binaires du résultat à un premier comparateur C recevant d'autre part sur sa première entrée A, en complément à deux, la valeur -4, et à un deuxième comparateur C+, recevant d'autre part sur + iime sa deuxième entrée B, en complément à deux, la valeur + 4 Le mn élément binaire ou élément binaire de signe S est aussi transmis, par l'intermédiaire d'un inverseur I 5, à une porte NON-ET P 2 et, directement, à une porte NON-ET Pl de façonque, si S = 0, cette porte P 2 soit transparente et la porte Pl bloquée; et inversement si S = lo Un générateur d'impulsions Gi associé à la porte Pl et un générateur d'impulsions G 2 associé à la porte P 2 transmettent, toutes les TO O secondes, une impulsion vers les entrées de comptage ou de décomptage du compteur- décompteur si leur entree de commande, recevant les sorties des portes ET Pl et P 2, est au niveau logique 1. Une porte ET PS détecte si l'une ou l'autre des sorties des portes NON-ET P Il ou P 2 est au iveau logique 0 Sa sortie est appliquée aux entrées D des bascules Dl et D 2 qui-reçoivent sur leur entrée d'horloge C, par l'intermédiaire d'un inverseur Il, I 2, respectivement un signal à la fréquence FE et un signal à la fréquence FS et qui fournissent les impulsions de réinitialisation R des compteurs CFE et CFS Donc, à lafin de chaque période de référence TO, si l'une des portes Pl ou P 2 comporte en sortie un niveau logique 0, le générateur G 1 ou le générateur G 2 émettra vers l'entrée de comptage ou de décomptage du compteur- décompteur une impulsion qui incrémentera on décrémentera le compteur- décompteur d'une unité binaire. Le fonctionnement de cette boucle de fréquence peut être schématisé par les diagrammes temporels représentés sur les figures 5 et 6 Le diagramme de la figure 5 représente la variation dans le temps de la différence n E n S des contenus des compteurs CFE et CFS, et le diagramme de la figure 6 représente la fréquence du signal fourni par l'oscillateur de sortie OCT, la fréquence de référence FE étant prise comme origine et l'unité choisie étant cette même fréquence de réfé- rence FE. A l'instant t = 0 o l'on passe en configuration boucle de fréquence, on peut poser que la fréquence de sortie de l'oscillateur commandé s'écrit F 50 = FE(l+k) ( 1) A un instant t compris entre O et T 0, le contenu du compteur CFE s'écrit n E = F Et et le contenu du compteur CFS s'écrit n S = F So O t En tenant compte de l'équation ( 1), la différence n E n S du contenu de ces deux compteurs s'écrit n E n S n Ek A l'instant t = To, le registre RFE se chargera avec le contenu, à cet instant, du compteur CFE et contiendra donc la valeur n'El = FET O ( 2) et le registre RFS se chargera avec le contenu, à cet instant, du compteur-CFS et contiendra donc la valeur n's 1 = Fso T ( 3) Des trois relations ( 1), ( 2), ( 3), on peut extraire l'expression de la différence n'El n'si = -n'Elk contenue dans le soustracteur ST à l'instant t = TO. Sur la figure 5, est représente la variation dans ie temps de la différence ns ns de contenu des compteurs pour le cas ou la fréquence FS est supéri sure à la fré enei f E, sci pour k> 0, Pour l'instant t = Tenl cette valeur est ici inférieure à -4 et le compa- rateur C fourr ra à sa sortie un _ logique L'Eié ent binaire de signe S étant égal à 1, la porte Pl zransmettra au genérateur G 1 un l logique et celui-ci fouinira alors, au temps t = To, une impulsion à l'entrée de décomptage Dec du compteur-décompteur CD Le contenu du compteurdécompteur sera alors décrémenté d'une unité binaire, ce qui se répercutera sur le contenu du registre PE et sur la sortie du conver- tisseur numérique/analogique CNA La fréquence fournie par l'oscillateur de sortie décroîtra donc d'une unité que l'on notera a FE A partir de l'instant t = T 0, la fréquence de sortie sera donc égale à FS =FE(l+k-e). La pente du graphe n E n S qui était de O E k va donc croître d'une unité n E ' 'lu T O et sera égale à T O (k-a) Si à l'instant t = 2 T 0, la valeur n' E 2 n'52 = n'E 2 (k-a) est encore inférieure à quatre, la fréquence FS de l'oscillateur de sortie sera encore décrémentée d'une unité et on aura F 52 = F (l+k-2 a) A chaque fois qu'une ou l'autre des sorties des 52 Er portes Pl ou P 2 passe au niveau logique I et que la sortie du compteur est décrémentée ou incrémentée d'une unité, la porte OU P 5 fournit sur les entrées D des bascules DI et D 2 un I logique et il en résulte la remise à zéro des compteurs CFE et CFS dès la réception par ces bascules d'un signal d'horloge à travers respectivement les inverseurs Il et I 2 Si au bout d'un temps TO après cette réinitialisation, le contenu n E n S du soustracteur ST est inférieur en valeur absolue à la valeur choisie comme seuil, 4 dans le cas de la figure 3, aucune impulsion ni de réinitialisation, ni d'incrémentation ou de décrémentation n'est fournie par les générateurs d'impulsions GI et G 2 et le comptage continue de s'effectuer Il peut ainsi continuer pendant plusieurs périodes T O sans qu'il y ait de réinitialisation Ce nombre de périodes TO O sans réinitia- lisation va d'ailleurs s'accroître au fur et à mesure que la fréquence FS fournie par l'oscillateur de sortie OCT se rapproche de la fréquence de référence FE Sur la figure 6 ont été reportées les différentes valeurs que prend la fréquence de sortie F 50, FSI, E 52 Les sauts de fréquence sont toujours de valeur a FE mais ils se font toutes les une puis deux puis trois périodes T 0. Il En fait, cette description est très schématique et ne tient pas compte des ordres de grandeur des variables d'entrée Après l'accro- chage de la boucle de phase, la fréquence de référence FE et la fréquence de-sortie de la boucle Fs sont déjà très proches et il sera nécessaire d'attendre un grand nombre de périodes pour que la différence du nombre de passages à zéro soit significative Ce nombre étant de l'ordre de 10, on ne peut utiliser des compteurs qui puissent compter un aussi grand nombre d'impulsions On choisira donc des compteurs à m = 4 éléments binaires par exemple, que l'on laissera tourner et qui, à chaque tour intégreront le nouvel écart de phase Au bout d'un temps T O suffisamment grand mais inférieur à la plus petite demi-période de battement T Bmin du phénomène, on échantillonnera la différence des contenus de ces deux compteurs Cet échantillonnage sera réalisé en envoyant sur les entrées D des bascules D 3 et D 4 une impulsion ayant une période de TO, ces deux bascules recevant d'autre part,sur leur entrée d'horloge C et à travers respectivement les inverseurs I 3 et I 4, les signaux de référence FE et de sortie de la boucle F$ Les registres RFE et RFS seront alors chargés à la valeur n'E et n'y S respectivement Si la différence n'E n'S n'est pas significative au bout de ce temps TO, on laissera tourner les compteurs CFE et CFS pendant 2 T 0, 3 TO p To O jusqu'a ce que cette différence n' n'S soit significative, c'est-à- E sinfctvcetà dire en l'occurence supérieure à 4 Ce seuil de 4 résulte de l'erreur faite sur le comptage des valeurs n E et n S connues à 1 près. L'erreur faite sur la différence n E nu est donc de 2 et il sera donc nécessaire de choisir un seuil au moins égal à 3 4 paraît un bon choix Pour un nombre m d'éléments binaires, un élément binaire de signe et m-1 éléments binaires de valeur, à la sortie du soustracteur, la différence n'E n'S devra donc gtre comprise entre 4 et 2 m-l ou entre -4 et -2 m-1 pour que puisse être décidé un changement de fréquence. On choisira une valeur de m au moins égale à 4. Pour situer les ordres de grandeur, avec une commande élece tronique de fréquence donnant une plage de variation relative de LF -7 fréquence 107 et un échantillonneur-codeur EC à N = 10 éléments F -10 binaires, on obtient une incrémentation unitaire relative a = 10, de l'ordre de grandeur du bruit de phase de l'oscillateur commandé OCT utilisé La fréquence fournie par cet oscillateur est de l'ordre de huit mégahertz Pour cette plage de variation relative de la fréquence de sortie, la plus grande valeur kmax de la grandeur k est de l'ordre de kmax = 1000 a et se code sur N = 10 éléments binaires Pour un tel écart, le temps d'accrochage maximal est de l'ordre de dix heures (trois heures environ pour k 10 a). Bien que la présente invention ait été décrite dans le cadre d'un exemple particulier de réalisation, il est clair qu'elle n'est pas limitée audit exemple et qu'elle est susceptible de modifications ou de variantes sans sortir de son domaine. REVENDICATIONS 1 Dispositif d'asservissement en fréquence d'une horloge sur un signal extérieur, cette horloge étant constituée par un oscillateur commandé en tension (OCT), ce dispositif permettant l'accrochage rapide du signal de sortie (S) de cet oscillateur sur un signal de référence extérieur (E' de fréquence moye nne très précise, mais comportant une gigue importante et de phase quelconque par rapport à celle de cette horloge, caractérisé en ce que l'accrochage de cette horloge commence par se faire grâce à une boucle de phase comportant un comparateur de phase (C+) recevant sur sa première entrée le signal de référence (E) suivi par un filtre passe-bas (F) puis par un circuit d'aiguillage (ANA) qui commaide i'oscillateur commandé en tension (OCT), et se refermant sur la deuxième entrée du détecteur de phase, et en ce que, apres détection du verrouillage de cette boucle de phase, par un circuit détecteur de verrouillage (DV), la boucle de phase est déconnectée au i 5 niveau du circuit d'aiguillage (ANA) tandis qu'est cbzmectée à la place une boucle de fréquence. 2 Dispositif d'asservissement en fréquence selon la revendi- cation 1, caractérisé en ce que la boucle de fréquence comporte un comparateur numérique de fréquence (Cf), recevant sur sa première entrée le signal extérieur de référence (E), et une porte (P), ainsi que le circuit d'aiguillage (ANA) et l'oscillateur commandé (OCT) faisant tous deux aussi partie de la boucle de phase, et en ce que ce circuit d'aiguillage (ANA) comporte une entrée analogique associée à la boucle de phase et une entrée numérique associée à la boucle de fréquence. 3 Dispositif d'asservissement en fréquence selon l'une des revendications I ou 2, caractérisé en ce que ce circuit d'aiguil- lage (ANA) est piloté par un circuit pilote (CP) recevant d'une horloge auxiliaire (H) deux types de signaux d'horloge, un premier de période (T 1) de faible durée associé au fonctionnement en boucle de phase et le deuxième de période (To) de plus grande durée associé au fonctionnement en boucle de fréquence, ce circuit pilote (CP) étant commandé par le circuit détecteur de verrouillage (DV), qui commande aussi la porte double (P) de la boucle de fréquence, ce circuit détecteur de verrouil- lage (DV) émettant, après détection du verrouillage de la boucle de phase, un signal permettant au circuit pilote de rendre inactive l'entrée analogique du circuit d'aiguillage (ANA) et rendant la porte (P) transpa- rente. 4 Dispositif dcacmvise-t fréquence selon l'une quelconque des revendications I 3, caracteris en ce u le circuit d'aiguillage (ANA) comporte un (chantilo)neur-codeur (EC), recevant un signal analogique du filtre (F) de la boucie de phase, suiv par un co Mpteurdécompteur (CD) dont les deux entrees, c 1 le de comptage et celle de décomntage reçoivent chacuna un signal n Fmérique de la porte (P) de ia boucle de fréquence, ce ccm:teur-deompteur ayanc sa sortie connectée à l'entree d'un re-îstre (RE) suivi par un couver- tisseur numrique/analogique (CNA) dont la sortie constitue la sortie 0 de ce circuit d'aiguillage ANA). Dispositif d'asservissement en fréquence selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le compa- rateur de fréquence (Cf) comporte un premier compteur (CFE) recevant sur sc entrée le signal de référence (E) et un deuxième compteur (CFS) recevant sur son entree le signal (S) fourni par l'oscillateur ccmmandé (OCT), chacun de ces compteu's (CFE, CFS) étant-connecté à un registre (RFE, PRS), chacun de ces registres étant connecté à une entree d'un soustracteur (ST), ce soustracteur fournissant à chaque fin de la deuxième période (T 0) fournie par i'horloge auxiliaire (H) un échan- tillon (n E n) de la fréquence de battement entre le signal de réfé- rence (E) et le signal de sortie (S) à un premier et un second compa- rateur (C, C+), ce premier comparateur (C) recevant sur son autre entrée (A) une valeur binaire choisie inférieure à -2 et ce deuxième comparateur (C) recevant sur son autre entrée (B+) une valeur binaire choisie supérieure à + 2, la sortie du premier comparateur (C) étant connectée à l'entrée d'une première porte NON-ET (PI) recevant d'autre part, sur son autre entrée du soustracteur (ST), le bit de signe (s) et la sortie du deuxième comparateur (C+) étant connectée à une deuxième porte NON-ET (P 2) recevant d'autre part sur son autre entrée, du soustracteur (ST), le bit de signe (s) complimenté par un inverseur ( 15), les sorties des portes étant fournies chacune sur l'entrée de commande d'un générateur (G 1, G 2), le premier générateur (GI) envoyant sur une entrée de la porte double (P) une impulsion de décomptage au moment de la réception d'un signal d'horloge (To) si son entrée de commande est au niveau logique O et le deuxième générateur (G 2) envoyant sur l'autre entrée de la porte double (P) une impulsion de comptage au-moment de la réception d'un signal d'horloge (T 0) si son entrée de commande est au niveau logique O et en ce qu'une porte ET (PS) recevant les sorties des portes NON-ET (P 1 i et P 2) fournit parl'intermédiaire d'inverseurs (Il, I 2) et de bascules (D 1, D 2) une information de réinitialisation des compteurs (CFE, CFS).