Brevet FR2533381A1 — publié le 19840323

'l L'invention concerne un appareil et un procédé pour convertir des mots numériques en signaux analogiques correspondants de sortie, et plus particulièrement des circuits et des procédés pour minimiser le manque de linéarité de tels signaux analogiques de sortie par suite des variations de tension aux bornes des résistances d'un conducteur à la masse, lesquelles variations sont dues à des variations des mots-numériques. Des circuits convertisseurs numériques/analogiques monolithiques sont bien connus dans la technique et compren- nent généralement plusieurs commutateurs binaires réagis- sant chacun à un bit particulier d'un mot numérique d'en- trée pour diriger sélectivement un "courant de commutation binaire" associé vers un noeud de scamation dans un réseau de résistances en échelle afin d'apporter une contribution à un courant analogique de sortie Les réseaux de résistances en échelle habituellement "proportionnent" les contribu- tions des divers courants de commutation binaires suivant une:, pondération binaire lorsque les commutateurs binaires correspondants sont "en circuit", c'est-à-dire "actifs". La contribution de chaque courantde commutation binaire actif est progressivement divisée par deux, à partir du commutateur binaire de poids fort et en se dirigeant vers le commutateur binaire "actif" de poids faible Dans une structure typique de l'art antérieur, le réseau de résis- tances est un "réseau R/2 R" dans lequel une première ligne mince de métallisation en aluminium (appelée ci- après conducteur de masse) conduit un courant de masse à une première extrémité de la moitié des résistances, l Mautre extrémité de chacune de ces résistances étant connectée au collecteur d'un "transistor de commutation binaire" NPN correspondant (également appelé dans le pré- sent mémoire "transistor de courant binaire") La résis- tance répartie du conducteur de masse est très faible par rapport à la valeur des résistances du réseau en échelle, mais elle est néanmoins définie Les autres résistances du réseau R/2 R sont montées entre des paires respectives de transistors de commutation binaire adjacents Chacun des transistors de commutation binaire est associé, en montage à émetteurs communs, à un "transistor de courant de perte" correspondant, avec lequel il forme une paire et dont le collecteur est relié à un second conducteur commun de courant de masse désigné dans le présent mémoire "conducteur de courant de perte" Ainsi, si un bit parti- culier est "actif", le courant binaire correspondant est commuté à travers le réseau de résistances en échelle, et une partie de ce courant binaire s'écoule à travers la résistance répartie du premier conducteur de masse Cepen- dant, si ce bit est "inactif", ou au repos, la totalité du courant de commutation binaire (que l'on a à présent appelé "courant de perte" pour ce bit) est dirigée à travers le transistor de courant de perte correspondant et vers le conducteur de masse du courant de perte Dans ce cas, aucun courant de commutation binaire ne circule à travers la résistance répartie du premier conducteur de masse. Si la résistance répartie du premier conducteur de masse est appréciable, la variation de tension aux bornes de la résistance du premier conducteur de masse (lorsque divers bits sont commutés au travail ou au repos) engendre des erreurs qui sont appelées erreurs de "non- linéarité" ou manque de linéarité (les erreurs de non- linéarité peuvent être représentées graphiquement par l'écart, par rapport à une droite, de la moyenne de la valeur du courant analogique de sortie en fonction de la valeur numérique du mot numérique d'entrée). Les erreurs de non-linéarité dues à la commuta- tion des courants binaires sont connues depuis longtemps dans la technique Les erreurs de non-linéarité sont dues à la variation précitée des chutes de tension aux bornes de la résistance répartie du premier conducteur de masse et à diverses autres causes, comprenant l'auto- échauffement des résistances et l'interaction thermique entre les dispositifs dans la puce La partie du manque de linéarité due à un fractionnement imprécis des divers courants binaires commutés vers le réseau en échelle peut être compensée, par exemple, par des techniques actuelles d'ajustage au laser, permettant de régler les valeurs des résistances du réseau en échelle (qui sont habituelle- ment composées d'un alliage du type "Nichrome" de nickel et de chrome) Cependant, la partie des erreurs de non- linéarité due aux variations de tension précitées aux bornes de la résistance répartie du premier conducteur de masse ne peut être éliminée par ajustage des résistances du réseau en échelle Dans la mesure o des essais anté- rieurs ont porté sur la réduction de telles variations de tension, les réductions ont été réalisées par simple élargissement de la ligne métallique du premier conducteur de masse, réduisant ainsi sa résistance Généralement, la résistance de conducteurs métalliques de circuits intégrés peut n'être que d'environ 0,026 ohm par carré, tandis que les résistances du réseau en échelle peuvent varier de 100 ohms par carré pour un convertisseur numérique/ analogique de vitesse élevée à plusieurs milliers d'ohms par carré pour un convertisseur-numérique/analogique de faible vitesse Dans le cas de convertisseurs numériques/ analogiques d'une précision de 8 bits, les manques de linéarité dus à la résistance du premier conducteur de masse sont en général suffisamment étroits pour pouvoir être négligés Cependant, dans le cas de convertisseurs numériques/analogiques plus précis, par exemple les conver- tisseurs;numériques/analogiques à 12 bits, les erreurs de linéarité dues aux variations de la tension (résultant de la commutation de configuration binaire) aux bornes de la résistance répartie du premier conducteur métallique peuvent constituer une source très importante d'erreurs de non-linéarité Il semble actuellement que personne n'ait suggéré jusqu'à présent une solution pratique (autre qu'un simple élargissement du premier conducteur de masse) pour réduire les erreurs de non-linéarité dues aux chutes de tension aux bornes du premier conducteur de masse, lesquelles chutes de tension sont provoquées par des varia- tions affectant le mot d'entrée. La structure de l'agencement des circuits intégrés de convertisseurs numériques/analogiques de l'art anté- rieur comprend généralement un réseau de résistances en échelle placé sur une partie de la surface du circuit intégré Les transistors parcourus par les courants de commutation binaire sont formés respectivement dans des régions séparées de type N, isolées électriquement, adja- centes aux noeuds de l'échelle de résistances vers les- quels les courants binaires respectifs doivent être commu- tés lorsque les divers bits sont actifs Les transistors parcourus par le courant de perte sont en général tous disposés dans une seule région de type N, allongée et isolée, située de l'autre côté des transistors de commuta- tion binaire par rapport à l'échelle de résistances Il peut en être ainsi car tous les collecteurs des transistors de courants de perte sont connectés au même conducteur de courant de perte Des tronçons situés sur toute la longueur de cette région à collecteurs communs sont shuntés sur le conducteur métallique de courant de perte qui est connecté à un conducteur principal à tension de masse (tel qu'un plot de connexion) situé sur le substrat du circuit intégré. Cette topographie est très efficace. L'homme de l'art sait que le rendement et donc le coût d'un circuit intégré dépend en grande partie de la dimension de la puce L'agencement décrit ci-dessus, dans lequel tous les transistors de courant de perte se partagent une seule région isolée de type N, utilise très efficacement la surface de la puce Par conséquent, la technique consistant a minimiser les variations précitées de la configuration de bits dans la chute de tension aux bornes de la résistance du premier conducteur, par simple élargissement du, premier conducteur pour réduire sa résis- tance, serait généralement considérée par le spécialiste comme plus souhaitable que celle consistant à apporter des modifications au circuit si de telles modifications devaient nécessiter la formation de chaque transistor de courant de perte dans une région séparée et isolée de type N. Néanmoins, il est apparu qu'avec l'accroissement de la complexité et de la précision demandée à un circuit convertisseur numérique/analogique, un élargissement approprié du premier conducteur métallique pour réduire les erreurs de non-linéarité dues à la commutation du cou- rant de perte afin d'obtenir une précision suffisante, peut accroître excessivement la surface demandée sur la puce. L'invention a donc pour objet un circuit et un procédé pour réduire les manques de linéarité, sensibles à la configuration de bits, dus à la résistance répartie d'un conducteur sous tension de masse dans un réseau de résistances en échelle d'un circuit convertisseur numérique/ analogique. Conformément à-un aspect brièvement décrit de l'invention, cette dernière concerne un circuit et un procédé per- fectionnés pour convertir un mot numérique d'entrée en un courant analogique de sortie d'une manière permettant de réduire sensiblement les erreurs de non-linéarité dues à une variation de la tension aux bornes de la résistance répartie d'un conducteur métallique à tension de référence, lesquelles variations sont dues à des changements de la valeur du mot numérique La réduction des variations de la tension-de référence est obtenue par commutation des courants de perte pour chaque bit particulier vers des noeuds "partagés" correspondants et respectifs du conducteur sous tension de référence Chaque noeud partagé est égale- ment connecté à une première borne d'une résistance faisant partie d'un réseau de résistances à échelle qui proportionne de façon binaire les contributions de plusieurs courants binaires, lesquelles contributions sont additionnées pour donner le courant analogique total de sortie En fonctionne- ment, si un bit particulier est "actif", une partie du courant binaire correspondant s'écoule à travers la résis- tance répartie du conducteur de courant de référence. Cependant, si le bit est "inactif", la totalité du courant binaire (qui est alors considéré comme le courant de perte pour ce bit particulier) est alors commutée vers le noeud partagé correspondant afin que le courant de perte s'écoule à travers la résistance répartie du conducteur à tension de référence Bien que la partie du courant binaire correspondant s'écoulant à travers la résistance répartie soit toujours inférieure au courant binaire lui-même, la variation de tension aux bornes de la résistance répartie due au changement d'état du bit concerné est néanmoins sensiblement inférieure à la valeur qu'elle aurait si le courant de perte était commuté vers un conducteur de masse séparé Par conséquent, les erreurs de non-linéarité, indi- quées précédemment, dues à des variations de la valeur du mot numérique, sont sensiblement réduites. Dans la forme de réalisation décrite de l'inven- tion, un "circuit binaire" typique comprend une partie d'un réseau de résistances en échelle R/2 R, dont une première résistance est connectée par une première borne au noeud partagé d'un premier conducteur métallique de masse porté par un substrat de circuit intégré La seconde borne de cette résistance est reliée au collecteur d'un transistor NPN de courant binaire, ainsi qu'à d'autres résistances. L'émetteur de ce transistor de courant binaire est connecté directement à l'émetteur d'un transistor NPN de courant de perte ainsi qu'à un circuit de courant binaire constant. Le collecteur du transistor de courant de perte est relié directement au même noeud partagé que celui auquel est reliée la première borne de la première résistance Le noeud partagé ou commun est de surface suffisamment faible pour que la résistance comprise entre les points de connexion de la première borne de la première résistance et le point de connexion du collecteur du transistor de courant de perte soit négligeable par rapport à la résis- tance répartie du conducteur à tension de masse, soit vers le circuit binaire adjacent, soit vers un point principal de connexion, à tension de masse et résistance sensiblement nulle Le collecteur de chaque transistor de courant binaire est relié par une deuxième résistance du réseau en échelle au collecteur d'au moins un "circuit binaire" adjacent, sensiblement similaire Une analyse a montré que le point principal de connexion à tension de masse doit être relié au conducteur de référence de masse, au point le plus proche de l'extrémité à bit de poids fort du conducteur de référence de masse, pour minimiser-l'écart possible maximal de la tension en tout point du premier conducteur à tension de masse, écart dû à la commutation du bit correspondant du mot numérique de la valeur logique " 1 " à la valeur logique " O ". Dans la forme de réalisation décrite de l'inven- tion, les connexions indiquées précédemment, entre le noeud commun et les transistors correspondants de courant de perte sont utilisées dans la partie du convertisseur numérique/analogique employant l'échelle résistive pour "proportionner" les contributions des courants binaires au courant analogique de sortie D'autres bits de poids fort du convertisseur numérique/analogique, qui utilisent des configurations de circuit autres qu'un réseau de résis- tances à échelle pour déterminer les contributions de courant au courant total analogique de sortie, commutent les courants de perte directement sur un second conducteur à tension de masse. Dans la forme de réalisation décrite de l'inven- tion, sa topographie est telle que le réseau de résistance en échelle R/2 R est disposé sur un substrat de circuit intégré, sur un premier côté du premier conducteur à tension de masse qui est constitué d'-une ligne de métallisation en aluminium Chacun des transistors de courant binaire est un transistor NPN qui est disposé dans une région isolée et séparée de type N Chacune de ces régions isolées de type N s'étend au-dessous du conducteur à tension de masse pour établir un contact électrique avec une partie correspondante de "noeud de connexion" de la métallisation d'aluminium, cette partie assumant la fonction d'un hoeud de connexion à basse résistance auquel sont connectées les résistances "R" et " 2 R" correspondant à ce transistor de courant binaire L'émetteur de chaque transistor de courant binaire est connecté directement à l'émetteur d'un transistor NPN correspondant de courant de perte Chaque transistor de courant de perte est disposé dans une région isolée respective de typé N dont le contact du collecteur s'étend au-dessous du premier conducteur à tension de masse et établit un contact électrique avec un "noeud partagé ou commun" correspondant de ce conducteur. Des régions de "couches enfouies" de type N+, disposées sur les fonds respectifs des régions de collecteurs des transistors de courant binaire, s'étendent au-dessous du premier conducteur à tension de masse jusqu'à la métallisa- tion d'aluminium constituant le noeud de connexion du réseau de résistances en échelle. L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels: la figure 1 est un schéma d'un circuit de l'art antérieur; la figure 2 est un schéma d'un circuit d'une forme de réalisation de l'invention; la figure 3 est une vue partielle en plan de la configuration en circuit intégré d'une partie du cir- cuit représenté sur la figure 2; la figure 4 est un schéma simplifié d'une variante de l'invention; et les figures 5 A et 5 B sont des schémas de circuits aidant à comprendre comment le circuit de la figure 2 mini- mise les erreurs de non-linéarité dues à des variations de tension aux bornes de la résistance du conducteur de masse, lesquelles variations de tension sont dues aux commu- tations de configuration binaire. En se référant à présent à la figure 1, il est utile de décrire d'abord brièvement la structure d'un circuit convertisseur numérique/analogique typique de l'art antérieur qui utilise un réseau en échelle R/2 R. Le circuit convertisseur numérique/analogique 1 comprend le réseau R/2 R désigné globalement par la référence numé- rique 2 Ce réseau en échelle R/2 R comprend un conducteur de référence à la masse désigné globalement par la réfé- rence numérique 4, qui est constitué généralement d'une mince bande de métallisation en aluminium appliquée sur un substrat de circuit intégré (Généralement, la résistance pelliculaire du conducteur 4 de masse est d'environ 0,026 ohm par carré) La résistance 'répartie du conducteur de masse a été fractionnée en résistances 5, 6, 7, 8 et 9 sur la figure 1 Des noeuds 12, 13, 14 et 15 sont repré- sentés entre les résistances ayant chacune une valeur RM Dans le cas d'un conducteur de masse dont la largeur est de 0,025 mm, par exemple, la résistance répartie est tout à fait négligeable pour des convertisseurs numériques/ analogiques d'une précision inférieure à environ 8 bits, (La configuration en échelle R/2 R est bien connue de l'homme de l'art et se présente comme indiquée sur la figure 1, et il est inutile de la décrire plus en détail) Le conducteur 18 de sortie du courant analogique est connecté par une résistance générale R' à un noeud 19 qui, lui-même est connecté à un premier circuit 22 de commutation Le circuit 22 de commutation binaire comporte une entrée 23 à laquelle est appliquée une tension VD O représentant l'état d'un bit DO d'un mot numérique d'entrée DO, Dl, D 2, DN Le circuit 22 de commutation binaire dirige un courant cons- tant provenant d'une source 24 soit vers le noeud 19, soit sur un conducteur 25 de courant de perte Le conducteur est relié à une connexion à tension de masse principale 26 ' Le conducteur 4 de masse est connecté à une seconde connexion principale 26 " de masse et il est au même poten- tiel, ou bien à un potentiel n'en différant que de quelques millivolts, que la connexion 26 ' de masse. De façon similaire, des circuits 27, 28, 29, de commutation binaire réagissent à des tensions binaires V Dl' VD 2, VD 3, respecti ement, pour diriger les courants constants provenant de sources 31, 32 et 33 vers des noeuds appropriés 35, 36 et 37, respectivement, si les tensions V Dl" VD 2 et VD 3 ont des valeurs logiques "un". Chacun des circuits de commutation binaire 22, 27, 28 et 29 a pour fonction de commuter les courants constants corres- pondants sur le conducteur 25 de courant de perte si les tensions d'entrée respectives sont égales à des valeurs logiques "zéro". on peut donc voir que, si-toutes les tensions numériques d'entrée VDO' VD 1 sont égales à des valeurs logiques "zéro", tous les courants constants sont commutés sur le conducteur 25 de courant de perte, et aucun d'eux n'est commuté sur le réseau en échelle 2 Dans ce cas, aucun des courants de source ne traverse les résistances métalliques réparties 5, 6, 7, 8, etc. A présent, on considère le cas dans lequel toutes les tensions VDO' VD 1, etc, ont des valeurs logiques "un'. Dans ce cas, on peut voir que tous les courants des sources sont commutés sur le réseau 2 en échelle R/2 R et il appa- raît en outre que la plus grande partie de ce courant traverse les diverses résistances RM de la ligne métalli- que Les variations de tension qui en résultent aux bornes des résistances réparties RM sont la cause des erreurs de non-linéarité indiquées précédemment. Une analyse rigoureuse montre que la variation de tension aux bornes de chacune des résistances RM 5, 6 7, etc, qui apparaît en réponse à des variations du mot numérique d'entrée, devient importante lorsque le nombre de bits du convertisseur numérique/analogique augmente beaucoup au- delà de 8 bits Comme indiqué précédemment, ces mrnques de linéarité ne peuvent être convenablement compensés par un ajustage précis des résistances du réseau 2 en échelle. Compte tenu de ces caractéristiques de l'art antérieur, le circuit selon l'invention sera à présent décrit en référence à la figure 2 Un convertisseur numé- rique/analogique 40, montré sur la figure 2, comprend un réseau de résistances en échelle R/2 R (qui est identique à celui de la figure 1) comprenant un conducteur à tension de masse désigné globalement par la référence numérique 41 et ayant des résistances métalliques réparties qui sont représentées, sur le schéma de la figure 2, sous la forme de plusieurs résistances "fractionnées" 43-1, 43-2, 43-3, etc Chacune des résistances fractionnées possède. une valeur RM Un tronçon de conducteur 41 à tension de 1 1 masse s'étend entre chacune des résistances fractionnées RM et forme ce qui est appelé ci-après un "noeud partagé" ou "noeud commun" Ces noeuds partagés sont désignés par les références numériques 45-1, 45-2, 45-3, etc La résistance de la métallisation du conducteur 41 se trouvant dans chaque noeud partagé est négligeable par rapport à la résistance RM. La résistance métallique 43-1 est montée entre les noeuds partagés 45-1 et 45-2; la résistance métallique 43-2 est montée entre les noeuds partagés 45-2 et 45-3; de façon similaire, la résistance métallique 43-3 est montée entre les noeuds partagés 45-3 et 45-4. Des résistances 47-1, 47-2, 47-3, 47-4 et 47-5 ont des valeurs 2 R, 2 R, 2 R, 2 R et R, respectivement Les résistances 48-1, 48-2, 48-3, 48-4 et 48-5 ont chacune une résistance R La résistance 47-1 est montée entre le noeud 45-1 et un noeud 50 La résistance 47-2 est montée entre le noeud 45- 2 et un noeud 51 La résistance 47-3 est montée entre le noeud 45-3 et un noeud 52 La résis- tance 47-4 est montée entre le noeud 45-4 et un noeud 53. La résistance 47-5 est montée entre le noeud 45-5 et un noeud 54 La résistance 48-1 est montée entre les noeuds et 51 La résistance 48-2 est montée entre les noeuds 51 et 52 La résistance 48-3 est montée entre les noeuds 52 et 53 La structure se poursuit de façon similaire, de la manière indiquée par les lignes pointillées 56. Dans le circuit convertisseur numérique/analogique , des transistors NPN 60-1, 60-2, 60-3, 60-4 et 60-5 ont leurs collecteurs reliés aux conducteurs 50, 51, 52, 53 et 54, respectivement Des transistors NPN de courant de perte 61-1, 61-2, 61-3, 61-4 et 61-5 ont leurs collecteurs con- nectés directement aux noeuds partagés 45-1, 45-2, 45-3, -4 et 45-5, respectivement Les émetteurs des transis- tors 60-1 et 61-1 sont reliés l'un à l'autre et à un circuit 63-1 de source de courant constant De façon simi- laire, les émetteurs des transistors 60-2 et 61-2 de courant binaire sont connectés à un circuit 63-2 de source de courant constant Un circuit 63-3 de source de courant constant est relié aux émetteurs des transistors 603 et 61-3 Des circuits 63-4 et 63-5 de source de courant sont reliés de la même manière aux deux autres paires représentées de transistors couplés par leurs émetteurs. Les bases des transistors de courant de perte 61-1, 61-2 et 61-3, etc, reçoivent une tension de référence VR qui est située à une valeur comprise entre les niveaux haut et bas des tensions numériques d'entrée VDO' V Dl I VD 2, etc. qui sont appliquées respectivement aux bases de chacun des transistors de courant binaire 60-1, 60-2, 60-3, etc. La référence numérique 65 désigne la borne par laquelle passe le courant analogique de sortie IOUT' L'une des caractéristiques particulières et importantes du circuit convertisseur numérique/analogique perfectionné 40 selon l'invention, le distinguant du circuit antérieur montré sur la figure 1, est l'élimination d'un conducteur indépen- dant de courant de perte tel que le conducteur 25 de la figure 1, et l'introduction de la connexion directe des collecteurs des transistors de courant de perte 61-1, 61-2, etc sur les noeuds partagés respectifs:45-1, 45-2, etè. Les courants constants s'écoulant à travers chacune des sources ee courant constant de la figure 2 sont présumés égaux Il convient de noter que lorsque ces V courants constants sont dirigés par les transistors de courant binaire 60-1, 60-2, etc vers les noeuds 50, 51, 52, etc du réseau en échelle R/2 R, ils sont désignés "courants binaires", mais lorsque les mêmes courants cons- tants sont dirigés par les transistors de courant de perte 61-1, 61-2, etc -ers les noeuds partagés 45-1, 45-2, etc, ils sont alors appelés "courants de perte", car ils ne sont plus soumis à l'action du réseau de résistances en échelle et ils ne contribuent plus au courant analogique de sortie I La figure 3 représente la topographie d'un agen- cement de circuit intégré d'une partie du circuit de la figure 2 comprenant les transistors 60-2, 61-2, 60-3 et 61-3 et les résistances 471, 47-2, 47-3, et 48-1, 48-2 et 48-3, ainsi que le conducteur de masse 41 Des références numériques analogues ou identiques à celles de la figure 2 sont également utilisées sur la figure 3, lorsque cela est approprié, pour désigner les composants analogues ou correspondants. Cependant, avant de décrire en détail la structure de la topographie du circuit intégré montré sur la figure 3, il peut être utile d'expliquer, à titre d'exemple, comment la technique consistant à faire passer le courant de perte dans les noeuds partagés ou communs décrits ci-dessus diminue sensiblement les erreurs de linéarité dues aux commutations de la configuration du mot d'entrée numérique, par rapport à la technique antérieure qui consiste à faire passer 11 totalité du courant de perte dans un conducteur de masse séparé 25 (figure 1). En se référant à présent à la figure 5 A, on a soumis à une analyse par calculateur le flux du courant traversant le conducteur métallique 41 de masse dans le cas hypothétique o les quatre bits d'un réseau en échelle R/2 R sont "actifs" En d'autres termes, chacun des transistors de courant binaire conduit Pour simplifier l'illustration, on suppose que les résistances métalliques fractionnées 43-1, 43-2, 43-3 et 43-4 sont toutes situées sur un premier câté d'un conducteur de masse principal 66 ' Les quatre sources de courant binaire 70-1, 70-2, 70-3 et 70-4 sont supposées chacune comme fournissant un courant de 1 milli- ampère aux noeuds 50, 51, 52 et 53, respectivement Les sources de courant précédentes représentent un courant dirigé vers les noeuds respectifs précédents au moyen des transistors de courant binaire tels que les transistors 60-1, 60-2, etc, respectivement Les sources de courant de perte 72-1, 72-2, 72-3 et 72-4, respectivement, indiquent qu'un courant de O milliampère circule dans chacun des noeuds partagés 45-1, 45-2, etc, c'est-à-dire aucun courant Les flèches de la figure 5 A indiquent le sensde circulation des courants à travers chacune des résistances voisines Le nombre accolé à chaque flèche indique la valeur calculée en milliampères du courant passant dans la résistance adjacente On suppose que Rm est égal à zéro dans cet exemple simplifié On peut donc voir qu'un courant de 3 + 35/64 milliampères traverse la résistance métallique 43-1 De façon similaire, un courant de 2 + 107/128 milli- ampères passe à travers la résistance métallique 43 2, un courant de 2 + 11/256 milliampères passe à travers la résistance 43-3 et un courant de 1 + 139/512 milliampères s'écoule à travers la résistance métallique 43-4. De façon idéale, il est souhaitable que les courants précédents s'écoulant à travers les résistances Rm restent inchangés lors des commutations de la configura- tion du mot numérique d'entrée, car si ces courants restent inchangés malgré la commutation de la configuration binaire, les autres résistances (c'est-à-dire les résistances "R" et" 2 R") du réseau peuvent alors être ajustées au laser pour compenser avec précision les résistances Rm "parasites". Cependant, si les courants traversant les diverses résis- tances R varient en fonction de la configuration du mot binaire d'entrée, comme le montre l'exemple suivant, il est alors impossible de compenser totalement l'effet des résistances métalliques parasites par ajustage au laser des résistances R et 2 R du réseau en échelle. La figure 5 B montre le-circuit de la figure 5 A, sauf que, à présent, les sources 70-1, 70-2, etc, de courant binaire sont toutes égales à zéro, tandis que les sources 72-1, 72-2, etc de courant de perte sont toutes égales à 1 milliampère Ceci illustre la configuration du circuit équivalent dans le cas o les cinq bits illustrés sont à la valeur logique "zéro", c'est-à-dire "inactifs", tandis que la figure SA montre le cas o ils sont actifs. Dans le cas de la figure SB, on peut voir aisément que pratiquement la totalité du courant de perte s'écoule à travers les résistances Rm qui opposent une valeur presque nulle au passage du courant vers le conducteur de masse 66 ' (Généralement, R pourrait être de quelques centaines d'ohms dans le cas d'un convertisseur numérique/analogique de vitesse élevée, et de plusieurs kilohms dans le cas d'un convertisseur numérique/analogique plus lent, alors que Rm est une petite fraction d'ohm) On peut voir aisément qu'un courant de 4 milliampères traverse la résistance métallique 43-1, qu'un courant de 3 milliampères traverse la résistance métallique 43-2, qu'un courant de 2 milliampères traverse la résistance métallique 43-3, et qu'un courant de 1 milliampère traverse la résistance métall ique 43-4 Il apparait donc que les différences de courant traversant les résistances métalliques Xm, dans le cas o tous les bits sont actifs et le cas o tous les bits sont inactifs, sont de 29/64 milliampères en ce qui concerne la résistance 43-1,-de 21/128 milliampères en ce qui concerne la résistance 43-2, de moins 245/256 milliampères en ce qui concerne la résistance métallique 43-3, et de moins 373/512 milliampères en ce qui concerne la résistance métallique 43- 4 Les variations résultantes des chutes de tension aux bornes de chacune des résistances métalliques Rm sont obtenues par simple multiplication des valeurs des différences de courant, données ci-dessus, par les résistances respectives Rm. En comparant les différences de courant indiquées ci-dessus et/ou les variations de tension aux bornes de chacune des résistances R%, dans le cas du circuit montré sur la figure 5 A,'avec les variations de tension dans le cas du circuit de l'art antérieur-tel que montré-sur la figure 1 (o les courants de perte sont tous dirigés sur le conducteur 25 de courant de perte), il apparaît aisément que la variation de tension aux bornes de chaque résistance métallique est notablement réduite dans le cas du circuit des figures 5 A et 5 B Par exemple, dans un circuit à huit bits du type montré sur la figure 1, la tension maximale aux bornes de la résistance métallique du conducteur de masse la plus proche du conducteur principal 26 " de masse peut être à peu près égale au produit de 8 milliampères par-Rm ohms si les huit bits sont inactifs, alors que, si tous les bits sont inactifs (de sorte que huit courants de perte de 1 milliampère sont dirigés sur le conducteur de courant de perte plutôt que sur le réseau en échelle), la tension aux bornes de la résistance métallique est nulle, car, dans ce cas, pratiquement aucun courant ne traverse la résistance métallique. Par contre, dans la technique à "noeud partagé" selon l'invention, la variation de tension aux bornes de la même résistance métallique Rm est beaucoup plus faible, car des courants sensiblement égaux s'écoulent à travers la résistance métallique Rm quelle que soit la valeur du mot numérique d'entrée Bien que le circuit selon l'in- vention, décrit ci-dessus, n'élimine pas totalement la variation de tension aux bornes des résistances métalliques, variation due à la commutation de la configuration binaire, il réduit notablement cette variation de tension et réduit ainsi fortement les erreurs précitées de non-linéarité dues aux résistances métalliques Rm Avec l'accroissement de la précision des spécifi- cations établies pour les circuits convertisseurs numériques/ analogiques, la technique de la figure 2 présente un certain nombre d'avantages Elle tend à rendre possible l'utilisa- tion de lignes conductrices de masse en métal, relativement étroites, sur le substrat du circuit intégré, car l'ampli- tude de R est moins importante En outre, étant donné. que les erreurs de non-linéarité sont également dues à un certain nombre de paramètres de fabrication, outre les résistances Rm, les tolérances sur les divers paramètres de traitement des circuits intégrés peuvent être quelque peu élargies, ce qui diminue le coût des opérations de fabrication Dans le cas de convertisseurs numériques/ analogiques de précision extrêmement élevée ayant, par exemple, 16 bits, l'importance des erreurs de linéarité dues aux résistances métalliques RM est grande. Lorsqu'une telle précision élevée est nécessaire, la possibilité de faire diminuer l'amplitude des-variations de tension aux bornes des résistances métalliques R sous l'effet de la commutation de la configuration binaire à l'aide de la technique à noeuds partagés décrite ci- dessus est très importante Cependant, les avantages apportés par cette technique ne sont pas obtenus sans quelques inconvénients Les inconvénients principaux ressortiront à la suite de la description de l'agencement topographique du circuit utilisant la technique à noeuds partagés. Si l'on se réfère à présent à la figure 3, on voit qu'un conducteur 41 de masse est formé d'une bande métallique dlaluminium appliquée sur un substrat 74 de circuit intégré Les positions des résistances métalliques Rm 43-1, 43-2 et 43-3 sont indiquées Les positions des noeuds partagés ou communs 45-1, 45-2 et 45-3 sont également indiquées d'une façon générale Le transistor 60-2 de courant binaire est disposé sur une région unique isolée 76 de type N qui s'étend au-dessous du conducteur de masse 41 jusqu'à une section de métallisation de forme en L désignée par la référence numérique 51 Cette section de métallisation de forme en L correspond au nqeud 51 de la figure 1 De façon similaire, le transistor 60-3 de courant binaire est disposé sur une région isolée et allongée de type N qui s'étend au-dessous du conducteur de masse 41 jusqu'à une section de métallisation 52 corres- pondant au noeud 52 du circuit représenté schématiquement sur la figure 2. Les références numériques 60-2 E, 60-2 B et 60-2 C désignent respectivement l'émetteur, la base et le collecteur du transistor NPN 60-2, dé courant binaire. La référence numérique 76 f désigne une région de "couches enfouies" de type N+ fortement dopée, disposée le long du fond de la région du collecteur 60-2 C et s'étendant jusqu'à un point situé au-dessous de l'ouverture d'oxyde 78 par laquelle la métallisation 51 est en contact avec la région de collecteur 60-2 C. De façon similaire, la référence numérique 80 désigne une couche enfouie de type N+ s'étendant le long du fond d'une région du collecteur 61-2 C d'un transistor 61-2 de courant de perte, de dessous sa région de base 61-2 B de type P jusqu'à l'ouverture d'oxyde 82 par laquelle le noeud partagé 45-2 du conducteur de masse 41 est en contact avec la région de collecteur 61-2 C du transistor 61-2 de courant de perte. La référence numérique 47-2 désigne deux bandes d'alliage "Nichrome" interconnectées par une pièce de métallisation 84 Les deux pièces rectangulaires d'alliage nickel-chrome constituent une résistance de valeur 2 R. La résistance 48-2 en nickel-chrome s'étend entre la - métallisation 51 et la métallisation 52. Bien que la topographie de circuit intégré montré sur la figure 3 ne soit pas aussi efficace que l'agencement décrit précédemment, dans lequel tous les transistors NPN de courant de perte sont réalisés dans une seule région isolée de type N, la topographie décrite ci-dessus est néanmoins très efficace dans certains cas Cet agencement est rendu possible par le fait que sa région étendue 60-2 C de collecteur et sa couche enfouie 76 ' constituent une connexion de résistances relativement faibles au-dessous du connecteur de masse 41, avec le noeud 51. Le circuit montré sur la figure 4 illustre un circuit convertisseur numérique/analogique composé dont une partie comprend un nombre prédéterminé de bits de poids faible qui utilisent un réseau 86 de résistances en échelle R/2 R pour effectuer un proportionnement binaire de contributions de courants binaires égaux à partir des commutations binaires de poids faible, les techniques à noeuds partagés pour décharger le courant de perte étant utilisées afin que les erreurs de linéarité, dues à des variations de la configuration des bits de poids faible, soient relativement faibles; cependant, les quatre bits de poids fort, désignés respectivement par les références numériques 88 sur la figure 4, utilisent une pondération binaire des sources de courant constant elles- mêmes En particulier, les courants constants des sources des quatre bits de poids fort s'écoulent directement dans le conducteur 88 IOUT, et les courant de perte pour les quatre bits de poids fort du convertisseur numérique/analogique montré sur la figure 4 s'écoulent par des conducteurs 90-1, -2, 90-3 et 90-4, directement dans un conducteur de masse 92 Enfin, les deux conducteurs 88 et 88 ' des courants de sortie sont connectés l'un à l'autre pour produire un courant analogique total de sortie qui représente la totalité du mot numérique d'entrée, comprenant les bits de tous poids. Il va de soi que de nombreuses modifications peuvent être apportées au circuit décrit et représenté sans sortir du cadre de l'invention Par exemple, les transistors bipolaires peuvent être remplacés-par des transistors à effet de champ ou d'autres moyens de commu- tation Bien que le circuit décrit de conversion numérique/ analogique soit représenté comme étant isolé, il peut être évidemment incorporé dans un convertisseur analogique/ numérique de la manière habituelle. REVENDICATIONS 1 Circuit binaire faisant partie d'un circuit destiné à convertir un mot numérique à bits multiples en un courant analogique correspondant à un nombre repré- senté par ce mot numérique, caractérisé en ce qu'il comporte une première source de courant ( 63-1) destinée à produire un premier courant, une première réistance ( 47-1) ayant des première et seconde bornes, une seconde résistance ( 482-1) ayant des première et seconde bornes, un premier 1-0 transistor ( 60-1) ayant un collecteur, une base qui réagit à un premier bit du mot numérique, et un émetteur, un second transistor ( 61-1) ayant un-collecteur, une base à laquelle une première tension de référence est appliquée, et un émetteur, un conducteur ( 41) de courant de référence ayant un noeud partagé ( 45-1) et une résistance répartie ( 43-1) située sur un premier côté du noeud partagé, le conducteur de courant de référence étant soumis à une seconde tension de référence, des moyens destinés à connecter la première borne de la première résistance et le collecteur du second transistor au noeud partagé, des moyens destinés à connecter la seconde borne de la première résistance et la première borne de la seconde résistance au-collecteur du premier transistor et des moyens destinés à réaliser un couplage résistif entre le collecteur du premier transistor et un conducteur de sortie'destiné à conduire ledit courant analogique, et des moyens destinés à connecter la première source de courant aux -émetteurs des premier et second transistors, le premier transistor réagissant à l'état logique du premier bit pour diriger le premier courant dans un circuit comprenant les première et seconde résistances afin que ce premier courant contribue audit courant analogique si le premier bit est à un premier niveau logique, le premier transistor ayant également pour fonction de diriger le premier courant à travers le second transistor, le noeud partagé et la résistance répartie si le premier bit est à un second niveau logique, de manière que la totalité ou au moins une partie importante du premier courant s'écoule à travers ladite distance répartie quel que soit l'état logique du premier bit * 2 Circuit selon la revendication 1, caractérisé en ce que la valeur de la première résistance est à peu près double de celle de la seconde résistance. ' 3 Circuit selon la revendication 1 r caractérisé en ce qu'il comprend plusieurs autres circuits binaires qui sont sensiblement similaires audit circuit binaire, chacun de ces autres circuits binaires comprenant une première résistance et une seconde résistance et les pre- mières et secondes résistances étant connectées ensemble pour former un réseau en échelle R/2 R 4 Circuit selon la revendication 3, caractérisé en ce qu'il se présente sous la forme d'un circuit intégré réalisé sur un substrat ( 74), ledit premier conducteur de courant de référence comprenant une bande de métallisa- tion disposée sur ce substrat. Circuit selon la revendication 4, caractérisé en ce que les premiers et seconds transistors sont des transistors NPN 6 Circuit selon la revendication 5, caractérisé en ce que chacun des autres circuits binaires comprend un premier transistor et un second transistor, chacun du type NPN, et en ce que chacun des seconds transistors est formé dans une région respective de type N, isolée électriquement et assumant la fonction de collecteur pour ce transistor. 7 Circuit selon la revendication 6, caradtérisé en ce que chacun des premiers transistors est un transistor de courant binaire. 8 Circuit selon la revendication 7-, caractérisé en ce que chacune des premières et secondes résistances est constituée d'alliage de nickelchrome, et est disposée sur ledit substrat, sur un premier côté du conducteur de courant de référence, une partie de la région de collecteur ( 60-2 C) du premier transistor s'étendant au- dessous dudit premier conducteur ( 41) à tension de réfé- rence pour établir un contact électrique avec le réseau comprenant ies premières résistances et les secondes résistances, et une partie de la région de collecteur ( 61-2 C) du second transistor s'étendant au-dessous du premier conducteur de courant de référence pour établir un contact électrique avec ledit noeud partagé de ce conducteur. 9 Circuit selon la revendication 1, caractérisé en ce qu'il comprend un circuit ( 88) de bits de poids fort comportant une source de courant constant à proportion binaire et des moyens commutables d'orientation du courant qui réagissent à l'état logique du bit de poids fort du mot numérique pour diriger le courant constant, en propor- tion établie de façon binaire, vers un point de sommation duquel ledit courant analogique s'écoule si ledit bit de poids fort est dans un premier état logique, et pour diriger ledit courant constant vers un autre conducteur de courant de référence si le bit de poids fort est dans un autre état logique. Procédé pour convertir un mot numérique d'entrée en un courant analogique qui en représente la valeur, caractérisé en ce qu'il consiste (a) à produire un premier courant constant (b) à commuter le premier courant constant à travers un premier transistor en réponse à un premier état logique d'un premier bit du mot numérique d'entrée pour produire un premier courant binaire; (c) à conduire le premier courant binaire à tra- vers un réseau de résistances en échelle pour proportionner de façon binaire la contribution dudit premier courant binaire audit courant analogique, le réseau en échelle comprenant une première résistance; (d) à conduire une partie dudit premier courant binaire à travers la première résistance et à travers un noeud partagé par lequel ladite pre- mière résistance est connectée à un conducteur métallique de courant de référence; (e) à conduire ladite partie du premier courant binaire à travers la résistance du conducteur 253338 1 métallique de courant de référence jusqu'à un point principal de connexion auquel ledit conduc- teur métallique de courant de référence est relié à un conducteur principal de courant de référence (f) à commuter le premier courant constant à travers un second transistor en réponse à un second état logique du premier bit du mot numé- rique d'entrée pour produire un premier courant de perte; et (g) à conduire le premier courant de perte directe- ment à travers le noeud partagé de ladite résis- tance du conducteur métallique de-courant de référence jusqu'audit point principal de connexion, de manière que des quantités substantielles de courant s'écoulent à travers la résistance du conducteur métallique de courant de référence jusqu'au point principal de connexion, que le premier bit soit dans ledit premier état logique ou dans le second état logique. 11 Procédé selon la revendication 10, caracté- risé en ce que les étapes-(a) d (g) sont réalisées dans un premier circuit binaire qui correspond au premier bit, le procédé consistant à exécuter les étapes analogues aux étapes (a) à (g) dans chacun de plusieurs circuits binaires supplémentaires qui correspondent respectivement à plusieurs bits supplémentaires du mot numérique d'entrée afin d'établir une proportion-binaire des contributions respectives des courants binaires supplémentaires résultants audit courant analogique de sortie. 12 Procédé selon la revendication 11, caracté- risé en ce qu'il consiste (a) à produire un second courant constant; et (b) à commuter ledit second courant constant à travers un troisième transistor jusqu'à un noeud de sommation duquel ledit courant analogique s'écoule en réponse à un premier état logique d'un bit de poids fort du mot numérique d'entrée, et à commuter ledit second courant constant à travers un quatrième transistor, vers un autre conducteur métallique de courant de référence, en réponse à un autre état logique du bit de poids fort, sensiblement la même tension de référence étant appliquée audit conducteur métal- lique de courant de référence et audit autre conducteur métallique de courant de référence. 13 Circuit pour convertir un mot numérique d'entrée en un courant analogique de sortie qui en repré- sente la valeur, caractérisé en ce qutil comporte des moyens destinés à produire un premier courant constant, des moyens qui, en réponse à un premier état logique d'un premier bit du mot numérique d'entrée, commute le premier courant constant à travers un premier transistor pour produire un premier courant binaire, des moyens destinés à conduire le premier courant binaire à un réseau de résis- tances en échelle pour proportionner de manière binaire une contribution dudit premier courant binaire audit courant analogique de sortie, le réseau en échelle comprenant une première résistance, des moyens destinés à conduire une première partie du premier courant binaire à travers la- dite première résistance et à travers un noeud partagé par lequel ladite première résistance est connectée à un conducteur métallique de courant de référence, des moyens destinés à conduire ladite première partie du premier courant binaire à travers la résistance du conducteur métallique de courant de référence jusqu'à un point prin- cipal de connexion auquel ledit conducteur métallique de courant de référence est relié à un conducteur principal de courant de référence, des moyens qui, en réponse à un second état logique du premier bit, commutent le premier courant constant de référence à travers un second transistor pour produire un premier courant de perte, et des moyens qui provoquent la conduction du premier courant de perte directement à travers le noeud partagé et à travers la résistance du conducteur métallique de courant de référence, jusqu'au point principal de connexion.