Brevet FR2535871A1 — publié le 19840511

La présente invention a pour objet un terminal graphique à mémoire de points muni d'un système d'écritu- re en mémoire d'image de signaux de texture d'image. Un terminal graphique à mémoire de points est représenté de manière très générale sur la figure 1 Il comprend un microordinateur de gestion 10, un circuit de commande 12, une mémoire d'image 14, un générateur de signaux vidéo 16 relié à la mémoire et enfin un récepteur vidéo d'affichage 18 Le cirduit 12 est composé schémati- quement d'un générateur d'adresses mémoire (désigné par l'abréviation GAM) et d'un sélectionneur de plans (dési- gné par SP) La mémoire 14 est constituée de N plans mémoire. La figure 2 précise la structure de ces élé- ments et les diverses connexions qui les relient entre eux On y voit notamment, de manière plus détaillée, la mémoire d'image 14 avec ses N plans mémoire 14 î -14 N (N étant un entier au moins égal à 1), chaque plan compre- nant un ensemble matriciel de points apte à mémoriser chacun un élément binaire ou bit Chaque point est défini par une adresse Les N bits des -N points ayant même adresse dans les différents plans définissent un mot de N bits qui sera noté par la suite V La mémoire 14 possède une entrée d'adressage 14 Ad commune aux N plans et une entrée de commande 14 C également commune à tous les plans; elle possède en outre N entrées de validation 14 V 1 14 VN et N sorties binaires 1451 145 N. Le circuit de commande 12 comprend un séquen- ceur 20 et un processeur d'affichage graphique 22 Le séquenceur possède une sortie d'horloge 2051 et des sor- ties de commande 2052 Le processeur d'affichage graphi- que possède une entrée 22 e, un premier groupe de sortie 2251 associé aux sorties 2052 du séquenceur, ces sorties délivrant des signaux de commande notés SC définissant un cycle d'accès à la mémoire, un second groupe de sorties 2252, délivrant des signaux d'adresse notés S Ad, un troi- sième groupe de sorties 2253 délivrant des signaux d'hor- loge SH et de synchronisation destinés au générateur 16. Les signaux de commande SC sont appliqués, par un premier bus, à l'entrée de commande 14 C de la mémoire 14 et les signaux d'adresse S Ad, par un second bus, à l'entrée d'adressage 14 Ad. Le circuit de commande 12 comprend encore un circuit 24 qui est relié à N portes 261 26 N dont les sorties sont reliées aux entrées de validation 14 V 1 14 VN de la mémoire Le circuit 24 commande l'ouverture des portes 26 f 26 N pour valider les plans mémoire selon le signal délivré par la sortie 22 Si du circuit 22. L'ensemble de ces moyens du circuit 12 remplit la fonction de génération d'adresse mémoire (GAM) et de sélection de plans (SP). Le générateur de signaux vidéo 16 possède N en- trées binaires 16 el 16 e N reliées aux N sorties binai- res de la mémoire d'image 14, une entrée de synchronisa- tion 16 E reliée au troisième groupe de sorties 2253 du processeur d'affichage graphique 22 et une entrée d'hor- loge 16 H reliée à la sortie d'horloge 2051 du séquenceur Le générateur 16 possède également une sortie 16 s délivrant des signaux vidéo (R, V, B) et de synchronisa- tion (S). Un terminal graphique de ce genre a pour fonc- tion d'engendrer des images à partir d'informations qu'il reçoit ou qu'il traite Ces images sont construites et mémorisées point par point dans la mémoire 14 qui est pour cette raison dénommée "mémoire d'image" La gestion d'un tel terminal graphique est assurée par le microordi- nateur 10 qui dialogue avec l'extérieur (en pratique avec un calculateur hôte, un autre terminal, un clavier, une tablette graphique, etc) et transforme des demandes de création d'images en signaux appropriés, lesquels sont délivrés sur sa sortie 1051 et adressés au circuit de commande 12 Ce dernier est conçu pour que soient écrites en mémoire d'image les valeurs correspondant à chacun des points constituant le graphisme à afficher Ces valeurs traduisent l'aspect de chacun des points tels qu'ils doi- vent apparaître sur l'écran: il peut s'agir, de la lumi- nance, de couleurs primaires ou de toute autre grandeur permettant de restituer l'une ou l'autre de ces caracté- ristiques. Ecrire un graphisme en mémoire d'image demande l'exécution simultanément de deux opérations: une défi- nition du squelette du graphisme, ce qui est obtenu par la définition d'un ensemble de points et une évaluation, pour chacun des points du squelette, de la valeur V qui va le représenter en mémoire d'image La première opéra- tion est réalisée par le générateur d'adresses mémoire GAM, qui engendre des adresses, autrement dit des coor- données de points, la seconde par le sélectionneur de plan SP La valeur V inscrite est l'une de 2 M valeurs possibles et elle se traduit par un mot de N bits formé d'éléments binaires égaux à O ou à 1 Chaque 1 '" ayant un rang déterminé dans le mot est mémorisé dans le plan mé- moire de même rang à l'adresse définie par le générateur d'adresse Ainsi, lorsque le circuit 12 compose un gra- phisme il détermine simultanément les coordonnées x, y des points composant ce graphisme et les plans de la mé- moire qu'il faut valider. Le générateur vidéo 16 a pour r 8 le de convertir le signal lu dans la mémoire d'image en un signal apte à commander un organe d'affichage tel qu'un récepteur vi- déo Typiquement, ce signal est du -type de -ceux qu'on rencontre en télévision On notera que le générateur vi- déo 16 a en lecture, accès en permanence à la mémoire d'image. L'ensemble du circuit 12, de la mémoire d'image 14 et du générateur 16 constitue ce qu'on appelle un au- tomate de visualisation Dans une première gdnération, la conception de tels automates était essentiellement basée sur du logiciel qui servait à définir les opérations ne- cessaires à l'affichage de caractères, de points, de vec- teurs, d'arcs de cercle, de taches, etc L'inconvénient de ces appareils est qu'ils conduisaient à une durée d'exécution relativement longue Pour cette raison, cer- taines fonctions liées notamment à la mémoire d'image et au générateur vidéo, ont fait l'objet de quelques amélio- rations de caractère matériel afin que soit accéléré le traitement du générateur de trace. Une deuxième génération d'automates de visua- lisation est apparue avec la mise au point de circuits intégrés spécialisés dans la gestion des mémoires d'image définies par points (par exemple les circuits EFCIS 9365 ou NEC 7220) Ces circuits regroupent, en général, les fonctions de gestion globale de la mémoire, pour le comp- te du générateur de tracé en écriture et pour celui du générateur vidéo en lecture, de gestion de la mémoire elle-même (rafraîchissement de mémoire dynamique; ils assurent également les fonctions de structuration du si- gnal vidéo -(synchronisation, période d'effacement) et quelques fonctions de tracé (de caractères; de segments, d'arcs de cercle, etc) Cependant, de tels circuits ne fonctionnent qu'avec un seul plan mémoire Ils se carac- térisent surtout par une grande rapidité d'exécution des tracés, mais par un contr 8 le moins fin des graphismes ob- tenus. Parmi les terminaux de la première génération, on peut citer le terminal spécialement conçu pour la té- léécriture ou la vidéographique alphagéométrique, qui fait l'objet de la demande de brevet français n O 2 465 281 intitulée "Dispositif de transmission numé- rique et d'affichage de graphisme et/ou de caractère sur un écran" Dans un tel terminal, les accès en écriture de 5871 la mémoire d'image sont sous le contrôle du logiciel, qui détermine intégralement chaque point à écrire et sa va- leur Les fonctions GAM et SP mentionnées plus haut sont alors obtenues par des programmes d'instructions On peut mettre en oeuvre, avec un tel terminal, un processus dit de remplissage de zone, afin de couvrir une partie de l'image par des hachures ou de lui donner une teinte par- ticulière. Les diverses fonctions remplies par ces équipe- ments présentent une grande souplesse en ce qui concerne la formation d'images, mais comme elles nécessitent un temps de traitement important, ces fonctions sont, en pratique, limitées à des traitements simples: remplissa- ge de couleur uniforme, hachurage élémentaire Dans les terminaux de la seconde génération, la part de logiciel est plus faible et celle du matériel plus grande Les circuits intégrés utilisés sont aptes à effectuer une gestion de haut niveau de la mémoire d'ima- ge Par exemple, le processeur de visualisation graphique EF 9365 développé par EFCIS effectue directement la géné- ration en mémoire d'image de caractères ou de vecteurs avec une vitesse élevée Dans ce cas, cependant, on ne maîtrise plus aussi finement l'aspect des points affi- chés, car ce type de circuits ne connaît pas la notion de plans mémoire. Ainsi, les terminaux connus ne réussissent pas à concilier la vitesse d'obtention d'une image et la fi- nesse de celle-ci Les solutions mettant en oeuvre des circuits spécialisés dans la gestion de mémoires d'image favorisent le premier paramètre mais pénalisent le se- cond Inversement, la finesse de l'image peut s'obtenir par logiciel, mais alors le temps de traitement devient trop long. Le but de la présente invention est justement de concilier la souplesse des solutions basées sur du logiciel et la rapidité des matériels spécialisés tout en recherchant une relative simplicité de mise en oeuvre. A cette fin, l'invention prévoit l'insertion, dans un terminal du genre de celui qui vient d'être dé- crit, d'un système d'écriture en mémoire d'image de si- gnaux de texture d'image, qui, comme le montre la figure 3, o il porte la référence 30, s'insère entre, d'une part, le groupe séquenceur 20 et le processeur d'afficha- ge graphique 22 et, d'autre part, la mémoire 14 Un tel système est conçu pour qu'il soit possible d'écrire dans la mémoire d'image à une vitesse qui est compatible avec l'usage des circuits spécialisés. Outre l'écriture d'une valeur constante, uti- lisée dans le cas de graphismes simples à base de traits ou de caractères, le système de l'invention permet la modification de cette valeur à l'intérieur de certaines zones de l'image, afin que soient obtenues des textures particulières Ainsi, un terminal équipé du système de l'invention possède deux modes de fonctionnement: un mo- de "normal", qui est celui o la valeur V affectée à différents points est constante, programmable et indépen- dante de la position des points, et un mode "motif", quiz est celui o la valeur V affectée à un point est fonction de la position du point dans le motif que l'on veut obte- nir Le premier mode est utilisé dans le cas de tracés de vecteurs, d'affichage de caractères ou de zones à fond uniforme et le second dans le cas de tracés de zones à fond non uniforme (par exemple dans le cas de hachures). Le système de l'invention s'appuie sur des tex- tures qui sont obtenues par répétition d'un même motif. Aussi, la vitesse d'accès à la mémoire d'image est indé- pendante du motif utilisé, de la texture souhaitée ou du nombre de plans de la mémoire d'image. Le système de l'invention nécessite un fonc- tionnement de la mémoire d'image et du générateur d'adresses mémoire tel qu'on accède simultanément à tous les bits de même adresse dans les N plans, par un cycle d'écriture mémoire Ainsi, se trouve maîtrisé le rendu visuel de chaque point de la mémoire d'image, le circuit spécialisé servant de générateur d'adresse mémoire étant utilisé à son débit maximal Cet accès ponctuel permet, en ne faisant traiter au système de l'invention que les points intérieurs à une zone, de résoudre automatiquement le problème du découpage de la texture le long du contour de cette zone. Les résultats pouvant être obtenus selon l'in- vention, sont particulièrement caractéristiques dans le cas o il faut remplir des portions d'image par différen- tes textures Si le terminal utilise une mémoire à un seul plan, apte à mémoriser une image à deux niveaux de luminance, on peut simulera grâce à l'invention, plu- sieurs niveaux de luminance par l'utilisation de diffé rents motifs à densité de points variable Dans le, cas d'un terminal utilisant une mémoire à trois plans et de moyens d'affichage en couleurs, cette technique peut être généralisée afin deélargir artificiellement la palette des teintes Enfin, en jouant sur les différents paramè- tres définissant la répétition du motif, on peut engen- drer des hachures dans diverses directions, avec diffé- rentes largeurs et éventuellement de couleurs différen- tes Enfin, il est possible de faire apparaître un fond uniforme sur lequel se répète un graphisme particulier. Avant de décrire les moyens essentiels de l'in- vention, et des modes particuliers de réalisation de ceux-ci, quelques considérations sur la manière de défi- nir une texture d'image vont être développées. Dans ce qui suit, on appelle "motif" une matri- ce de points de la mémoire d'image, de L lignes et de E colonnes Ce motif est inscrit dans une maille qui est un rectangle de côtés AX et AY Une telle maille peut être répetée selon-le principe illustré sur les figures 4 a et 4 b Dans la direction horizontales la maille se répète avec la période AX et se décale verticalement de AV gure 4 a) Dans la direction verticale, la maille se répè- te avec la période AY, en se décalant horizontalement de AH (figure 4 b) On supposera par la suite que le décalage vertical et le décalage horizontal sont mutuellement ex- clusifs, c'est-à-dire que si AH n'est pas nul, alors AV l'est (figure 4 b) et vice-versa (figure 4 a) Enfin, il faut définir une origine du maillage, qui est le point correspondant au coin inférieur gauche du motif élémen- taire de départ Ses coordonnées seront notées offx et off y Un maillage est composé ainsi de deux parties la partie motif qui contient différents points répartis dans les rectangles en pointllé sur les figures 4 a et 4 b, et la partie fond de maille qui comprend les zones complémentaires Les points formant le fond de maille peuvent correspondre à une valeur constante choisie, ce qui engendre alors un fond uniformes ou correspondre à la valeur qui caractérisait l'aspect de luécran avant l'in- troduction du motif, le fond de maille étant alors trans- parent. C'est ce qui est représenté sur la figure 5, o la partie gauche montre un aspect de l'écran correspon- dant à une image avant incorporation d'une texture d'ima- ge et, sur la partie droite l'aspect de cet écran pour un maillage à fond uniforme (en haut) et à fond transparent (en bas). Une texture d'image correspondant à une telle répétition de motif, est écrite en mémoire d'image selon le processus suivant Pour définir le mot à écrire à une adresse (x, y), il faut d'abord calculer les coordonnées (a, 0) du point par rapport à la maille dans laquelle il se trouve C'est ce qui est représenté sur les figures 4 a, 4 b o un point Wi a les coordonnées x, y, si on consi- 25358 71 dère le plan mémoire et les coordonnées a, #, si l'on se réfère à la maille à laquelle il appartient. A cette fin, on calcule d'abord deux coordon- nées * et e* définies par les relations: (y+off) CL = (x+offx) -AY AH ( 1) (x+offx) = (y+offy) A Xx AV ( 1 ') On rappelle que si AH y 0, AV doit être nul et inversement Ces grandeurs étant obtenues, on détermine si a* est positif ou nul; dans l'affirmative, la coor- donnée a recherchée est prise égale à: a modulo AX ( 2) Dans la négative, on prend: a = (ICLI modulo AX)3 modulo AX ( 3) o Jatl désigne la valeur absolue de a*. De même, on détermine si * est positif ou nul. Dans l'affirmative, on prend: = D modulo AY ( 2 ') et dans la négative, on prend: a = lAY laÂ modula AY)3 modulo AY ( 3 ') Connaissant a et a, il reste à déterminer si le point est dans la partie motif ou dans la partie fond de motif Cela revient à examiner si a est inférieur à E et si, simultanément, D est inférieur à L Si cette condi- tion est satisfaite (condition que l'on désignera par la suite par la notation "DANS") le point mémoire de coor- données (x, y) correspond à un point situé dans le motif. Il lui correspond dans la mémoire d'image un mot défini par le motif Si cette condition n'est pas satisfaite, le point mémoire (x, y) correspond à un point situé hors du motif et le mot qui lui correspond restera inchangé en cas de fond de maille transparent ou prendra une valeur arbitraire en cas de fond de maille uniforme. Les figures 6, 7 et 8 illustrent quelques tex- tures pouvant être obtenues avec différentes combinaisons de valeurs AX, AY, AH et AV Pour chaque combinaison, la forme et le mode de répétition de la maille sont schéma- tisés par quatre rectangles blancs (en pratique évidem- ment, la répétition du motif élémentaire s'étend sur plus de quatre mailles) La forme d'une maille est définie par AX et AY (cf figures 4 a, 4 b) et le décalage d'une maille au cours de sa répétition est défini par AH et AV Pour la première texture, par exemple, qui est illustrée sur la figure 6, on a AX= 8, AY= 8, AH= 0, AV=O Cela signifie que la maille élémentaire est un carré (AX=AY) et que cette maille est reproduite sans décalage horizontal ni verti- cal (AH=AV= 0) D'o les quatre carrés blancs Pour la figure 7, on a AX= 32, AY= 8, LH= 8 et AV=O La maille élé- mentaire est alors un rectangle allongé horizontalement qui est reproduit avec décalage horizontal mais sans dé- calage vertical Enfin, pour la figure 8, on a AX= 8, AY= 8, AH= 0, AV= 2 La maille élémentaire est à nouveau un carré, mais qui est reproduit avec décalage verticale Pour chacune de ces trois combinaisons, trois motifs différents sont illustrés, qui sont définis par trois couples de valeurs E et L L'aspect du motif est représenté en haut de chaque texture par un carré simu- lant la maille, dont une partie, simulant le motif, est en pointillé Pour les trois figures, on trouve à gauche, un motif tel que E=AX et L=T-, ce qui est symbolisé par un arédont la moitié inférieure est en pointillé, au mi- lieu un motif tel que E= et L=AY, symbolisé par un carré dont la moitié gauche est en pointillé, et enfin, a droite, un motif o l'on a =Met =Ace qui est symbo- lisé par un petit carré pointillé situé dans le coin in- férieur gauche. Si l'on répète ces trois types de maille élé- mentaire selon -les trois types de 'maillage indiqués, on obtient les neuf textures représentées O La figure 9 montre, à titre d'exemple, une com- binaison de textures pouvant i 9 tre obtenue par le système de l'invention Waturellementu tous ces exemples ne pré- sentent aucun caractère limitatif, mais sont seulement destinés à illustrerc le principe de la génération d'une texture qui est à la base de l'invention. Cee considérations étant exposées O et revenant à la figure 3, montrant la structure générale du terminal de 'l'invention,, le système 30 qui caractérise l'inven- tion, -doit contenir essentiellement deux types de cir- cuits: A) tout d'abord, un circuit de traitement du cycle d'accès à 'La mémoire, dont le rôle est de transmet- tre à la mémoire des signaux de contrôle et des si- gnaux d'adressage appropriés, B) -ensuite,un circuit de détermination du mot à écrire -dans la mémoire d'image pour chaque point de l'image à afficher, mot qui dépend du motif choisi et de la place du point considéré dans ce motif. De façon plus précise, selon l'invention le circuit (A) de traitement du cycle d'accès à la mémoire d'image contient: A 1 > un premier circuit de transmission avec retard des signaux de commande et d'adressage provenant des circuits 20 et 22, A 2) un second circuit de mise en forme qui, à partir de l'adresse d'un point, est capable de restituer les coordonnées x,y de ce point. Le circuit B) de détermination du mot à écrire en mémoire contient quatre circuits B 1) un circuit de paramétrage de fonctionnement, dont le rôle est de fournir les grandeurs AX, &Y, A Hy AV, offx, offy, E, L définissant une texture particuliè- re et certains signaux définissant un mode de fonc- tionnement, B 2) un circuit de calcul des coordonnées a et L corres- pondant au point de coordonnées x et y et de déter- mination de la place de ce point par rapport au mo- tif élémentaire, B 3) un circuit mémoire de motifsg constitué de mémoires contenant les informations nécessaires à la défi ni- tion de différents types de motifs, B 4) un circuit de sélection de configuration dont le rô- le est de valider le cycle de commande de la mémoire et de délivrer finalement le mot à écrire en mémoire d'image. De preference, on mémorise les informations re- latives à trois types de motifs, qui correspondent à trois besoins différents Ces trois types sont les sui- vants, dans un ordre de complexité croissante t -le premier concerne un motif constitué d'un fond uni- forme: c'est typiquement le cas du hachurage simple; un tel motif est complètement décrit par une valeur Vp relative à l'aspect que présentent tous les points du motif et par ses dimensions (E et L); il sera désigné par la suite par "motif-point"; le deuxième type de motif utilisé est tel que, partant d'un même squelette, le motif peut prendre l'un ou l'autre de plusieurs aspects prédéterminés; par exem- ple, pour un motif à trois teintes, un premier motif peut utiliser le vert, le rouge et le blanc et un deuxième motif, le noir, le bleu et le cyan; ce type de motif est donc décrit par un squelette dont les élé- ments peuvent prendre chacun une valeur parmi plu- sieurs, cette valeur étant définie par une table de correspondance, donnant, pour un indice k donné, la va- leur V(k) correspondante; un tel motif sera désigné par la suite par "motif-squelette"; le troisième type de motif utilisé, qui est le plus complexe utilise des points dont toutes les valeurs sont définies; chaque point de ce motif est décrit par une valeur particulière appliquée directement à la mé- moire d'image; ce motif sera désigné par la suite par nmotif-vrail- Pour stocker une telle collection de types de motifs, le circuit mémoire de motifs comprend une premiè- re mémoire affectée à des motifs-point, une seconde mé- * moire affectée à des motifs-squelette et une troisième mémoire affectée à des motifs-vrai; à ces mémoires s'ajoutent un circuit logique de sélection de motif et un multiplexeur délivrant le mot correspondant au motif sé- lectionné dans le type choisi. De préférence encore, on choisit comme paramè- tres de maille AX, AY, AH et AV des nombres qui sont des puissances de 2 Dans ce cas en effet, les opérations division et produit intervenant dans les relations ( 1) et ( 1 ') données plus haut, se ramènent à des décalages d'éléments binaires, et les fonctions "modulo" des rela- tions ( 2), ( 3), ( 2 ') et ( 3 ') sont simples à effectuer En outre, en retenant pour les nombres négatifs la représen- tation binaire en complément à 2, les relations ( 2) et ( 3) ou ( 2 ') et ( 3 ') peuvent être réalisées par les mêmes circuits que pour les nombres positifs. De façon plus précise, cette hypothèse de gran- deurs égales à des puissances de 2 permet de simplifier 25358 '71 les relations ( 1) et ( 1 ') de la manière suivante Ces relations font apparaître les fonctions: (y+off) (x+off) dû AH et AV que l'on peut écrire sous la forme générale: z A 1 - A 2 o A 1 et A 2 représentent alternativement AY, AX et AH, AV Si A 2 = 0 la fonction f est la fonction nulle; si A 2 j 0, A 1 et A 2, qui sont des puissances de 2, peuvent s'écrire sous la forme: A 1 = 2 dl et A 2 = 2 d 2 avec par exemple d 1 > d 2 Dans ce cas, on obtient f en décalant z de (dl-d 2) bits vers les poids faibles et en mettant à O les d 2 bits de poids faible du résultat; ces opérations sont simples à réaliser. Pour ce qui est maintenant des relations ( 2), ( 3) et ( 2 '), ( 3 '), elles font intervenir des expressions de la forme t modulo Ai Si l'on prend A 1 = 2 dl, cela re- vient à ne conserver que les d 1 bits de poids faible de t, si t est positif Ce principe, très simple, est mis en oeuvre pour traiter les relations ( 2) et ( 2 ') Il peut l'être également lorsque "* (ou *) est négatif, ce qui correspond aux relations ( 3) ou ( 3 ') Ainsi, n'est-il pas nécessaire, dans ce cas particulier, d'analyser préala- blement le signe de a L (ou de D) pour obtenir a (ou À). De toute façon, les caractéristiques et avanta- ges de l'invention apparaîtront mieux après la descrip- tion qui suit, d'exemples de réalisation donnés à titre explicatif et nullement limitatif Cette description se réfère à des dessins annexés sur lesquels: la figure 1, déjà décrite, est un schéma gé- néral d'un terminal graphique selon l'art antérieur, la figure 2, déjà décrite, est un schéma plus détaillé-d'un tel terminal, la figure 3, déjà décrite, montre un terminal conforme à l'invention avec un système d'écriture en me- moire d'image de signaux de texture d'image, les figures 4 a et 4 b, déjà décrites, illus- trent la formation d'une texture par répétition d'un m 9 me motif, la figure 5, déjà décrite, illustre un mail- lage à fond uniforme et un maillage à fond transparent, les figures 6, 7, 80 déjà décrites, illus- trent des exemples de textures, la figure 9, déjà décrite, montre un exemple d'assemblage de textures d'images que l'invention permet de produire, la figure 10 représente le schéma du système d'écriture en mémolre d'image de texture d'image selon l'invention, la figure 11 représente le schema du circuit de calcul des coordonnées a et De, la figure 12 représente lée schéma du circuit mémoire de motifs, la figure 13 représente le schéma 'du circuit de sélection de configuration, la figure 14 est un chronogramme fonctionnel, la figure 15 est un chronogramme montrant un cycle d'écriture en mémoire d'image, la figure 16 a montre la structure des mots numériques définissant le mode de fonctionnement et la maille utilisée, la figure 16 b montre la structure des mots numériques définissant le motif et des signaux particu- liers DIME et DIML, la figure 17 illustre un mode particulier deréalisation du circuit de transmission du cycle mémoire, la figure 18 illustre un mode particulier de réalisation du circuit de mise en forme des coordonnées ix, y les figures 19 a et 19 b illustrent un mode particulier de réalisation du circuit de paramétrage de fonctionnement, les figures 20 a, 20 b O 20 ce 20 d illustrent un mode particulier de réalisation du circuit de calcul des coordonnées a et 3, la figure 21 ilustre un mode particulier de réalisation du circuit de mémoire de motifs, la figure 22 illustre un mode particulier de réalisation du circuit de sélection de configuration, la figure 23 est un chronogramme montrant le cycle de lecture et de rafraîchissement O la figure 24 est un chronogramme montrant le cycle d'écriture en mémoire d'image, la figure 25, enfin est un chronogramme in- terne. Le système d'écriture en mémoire d'image de si- gnaux de texture d'image, qui, sur la figure 5, porte la référence 30, est représenté de manière synoptique sur la figure 10 Ce système comprend essentiellement deux par- ties: une partie 40, de traitement du cycle d'accès à la mémoire d'image'et une partie 50 de détermination du mot à écrire en mémoire Ces deux parties vont être décrites tour à tour. La première, tout d'abord, comprend: A 1) un circuit 41 de transmission avec retard des si- gnaux de commande du cycle d'accès à la mémoire; ce circuit 41 possède une première entrée 41 e 1 reliée au second groupe de sorties 2052 du séquenceur 20 et 2251 du processeur d'affichage graphique 22; cette 17- entrée reçoit des signaux de commande SC; il possè- de une seconde entrée 41 e 2 reliée au second groupe de sorties 2252 du processeur d'affichage graphique 22 Cette seconde entrée reçoit des signaux d'adres- se S Ad; le circuit 41 possède une première sortie 4151 délivrant les signaux de commande SC* retardés d'une durée fixe, et une seconde sortie 4152 déli- vrant des signaux d'adresse retardés de la même du- rée, soit S Ad*; la première sortie 4151 est reliée à l'entrée de commande 14 C de la mémoire d'image 14 et la seconde sortie 4152 à l'entrée d'adressage 14 Ad de cette mémoire d'image; A 2) un circuit 42 de mise en forme; ce circuit possède une entrée 42 e reliée au second groupe de sortie 2252 du processeur d'affichage graphique 22 d'o il reçoit des signaux d'adresses S Ad; il possède une sortie 42 S délivrant deux signaux x, y représentant des coordonnées (dans les plans de la mémoire d'ima- ge) du point ayant l'adresse appliquée à l'entrée 42 e. La partie 50 de détermination du mot à écrire en mémoire comprend: B 1) tout d'abord un circuit 53 de paramétrage de fonc- tionnement; ce circuit possède:-une entrée 53 e re- liée au second groupe 1052 de sortie du microordina- teur 10 et recevant, de ce microordinateur, des si- gnaux précisant des modalités de fonctionnement du système; une première sortie 53 si délivrant huit signaux, respectivement AX, AY, AH, AV, offx' off y E, L définissant un motif répétitif correspondant à une texture d'image particulière; une deuxième sor- tie 535 délivrant des signaux CHOIX sélectionnant le motif à utiliser dans la texture à afficher; une troisième sortie 5353 délivrant des signaux (VF, mo- des) définissant un mode de fonctionnement parmi plusieurs (avec ou sans motif, fond uniforme ou transparent); B 2) un circuit de calcul 54 possédant: une première entrée 54 e 1 reliée à la sortie 42 S du circuit 42 de mise en forme et recevant les signaux x, y et une seconde entrée 54 e 2 reliée à la première sortie 5351 du circuit de paramétrage 53 et recevant les huit signaux que délivre cette sortie; le circuit 54 possède encore une première sortie 5451 et une se- conde sortie 5452; ce circuit de calcul 54 est apte: à calculer les deux coordonnées "* et À* mention- nées plus haut à partir des adresses x, y et des signaux AX, AY, AH, AV, offx, offy par les rela- tions ( 1) et ( 1 ') indiquées plus haut; à déterminer si a* est positif ou nul, auquel cas le circuit calcule une coordonnée relative a égale à a modulo AX, sinon le circuit 54 calcule " par la relation: X (Ia* 1 modulo AX) modulo Ax à déterminer si È est positif ou nul, auquel cas le circuit calcule une coordonnée f égale à * modulo AY, sinon le circuit calcule une coordonnée relative D par: 1 IY ( et si, en même temps, la coordonnée N est infé- rieure à L, auquel cas un signai (DANS) est engen- dré; le circuit 54 délivre sur sa première sortie 5451 les coordonnées a et D, et sur sa seconde sortie 5452 le signal (DANS); B 3) un circuit de mémoire de motifs 55, constitué de mémoires contenant des informations définissant différents types de motifs comme indiqué plus haut et, pour chaque type, plusieurs motifs; ce circuit comprend: une entrée de commande 55 e 1 reliée à la première sortie 54 S du circuit de calcul 54 et recevant les coordonnées relatives a,; une secon- de entrée de sélection 55 e 2 reliée à la seconde sor- tie 5352 du circuit de paramétrage de fonctionnement 53, cette entrée 55 e 2 recevant des-signaux CHOIX de sélection d'un motif parmi plusieurs; une troisième entrée 55 e 3 reliée à l'entrée générale 50 el, elle- même reliée à la sortie 1052 de l'ordinateur 10 et recevant des signaux de chargement du motif; le circuit 55 possède encore une sortie 55 S délivrant un signal VM susceptible dêtre écrit dans la mémoi- re d'image pour le motif choisi - B 4) un circuit de sélection de configuration 56 e ce circuit possède S une première entrée 56 e 1 reliée à la troisième sortie 5353 du circuit du paramétrage de fonctionnement 53 et recevant des signaux (VF/mo- des) déterminant un mode de fonctionnement une deuxième entrée 56 e 2 reliée à la sortie 55 S du cir- cuit de mémoire de motif 55 et recevant le signal une troisième entre 56 e 3 reliée a la sortie 5452 du circuit de calcul 54 et recevant le signal DANS; une quatrième entrée 56 e 4 reliée à la premiè- re sortie 4151 du circuit de transmission de cycle mémoire 41 et recevant le signal de commande retardé S Ce e ce circuit 56 est apte, en fonction du signal DANS et du signal déterminant le mode de fonctionne- ment, à valider le cycle de commande défini par le signal SC* et à déterminer, en fonction du signal VM le mot V à écrire en mémoire d'image a lecircuit 56 possède un premier groupe de sorties 5651 reliées à la sortie générale 50 ss du circuit 50, elle-meme re- liée à l'entrée de commande 14 C de la mémoired'imav ge et délivrant des signaux de commande d'écriture dans la mémoire, et un second groupe de sorties 5652 reliées à la sortie générale 5052 du circuit 50, elle-même reliée aux N entrées de validation 14 V 1 14 VN de la mémoire d'image et délivrant le mot V à écrire dans cette mémoire. Dans ses grandes lignes, le fonctionnement du système représenté sur la figure 10 est le suivant Tout d'abord, s'intercalant entre le générateur d'adresses et la mémoire d'image, il se comporte-vis-à-vis du premier, comme une mémoire d'image et vis-à-vis de la seconde,- comme un générateur d'adresses Pour compenser le temps de traitement inhérent au système lui-même, la première partie 40 (composée des circuits 41 et 42) transmet à la mémoire d'image les signaux qu'elle reçoit (SC et S Ad) du générateur d'adresses avec un retard tconstant (d'o SC* et S Ade) La première fonction du système 30 est donc une fonction de retard qui est remplie par le circuit 41 La seconde fonction de cette premiere partie du système est de reconstituer, à partir des signaux d'adresse S Ad four- nis par le générateur d'adresses, les coordonnées (x, y) du point courant C'est le r 8 le dévolu au circuit 42 La seconde partie 50 a essentiellement pour fonction de tra- duire les coordonnées (x, y) fournies par la partie 40, en un mot V destiné à être écrit en mémoire dimage, selon des modalités définies à l'avance C'est cette par- tie 50 qui met en oeuvre le processus de génération de texture décrit précédemment. Ce processus utilise plusieurs paramètres dé- finissant plusieurs options ou modes de fonctionnement, à savoir: le mode "Normal" ou le mode "Miotif" S en mode A Normal" la valeur à écrire est constante (et notée VF) et défi- nie à l'avance; en mode "Motif' elle est fonction de la texture choisie (elle est notée VM); _ le fond de maille, qui peut être transparent ou unifor- me: pour un fond transparent, le contenu de la mémoire d'image n'est pas modifiée; pour un fond uniforme, la valeur à écrire est constante (notée VÀ) et définie à l'avance; - la définition du maillage: elle est donnée par les grandeurs AX, AY, AH, AV, offx, offy; la description du motif: elle est donnée par E L, par le type du motif et par le contenu des motifs. Pour remplir ces diverses tâches, la partie 50 du système 30 est organisée en quatre circuits: le circuit 53 de paramétrage de fonctionnement, le circuit 54 de calcul de a et D, le circuit 55 de mémoire de motifs, le circuit 56 de sélection de la configuration. Avant de décrire des modes de réalisation des différents circuits qui composent les parties 40 et 50, leurs fonctions vont être précisées Leur structure en découlera immédiatement. Le circuit 41 tout d'abord reçoit des circuits et 22, les signaux d'adresses et de contrôle (S Ad, C) et les transmet à la mémoire d'image avec un retard com- pensant le temps de réponse de l'invention (S Ad, C*) En outre, ce circuit fournit au circuit 56 trois signaux élaborés à partir des signaux de contrôle retardés: un signal "début de cycle" (noté D Cy *) qui devient ac- tif quand le cycle en cours commence effectivement dans la mémoire d'image, un signal "écriture" (Ec), qui est la commande d'écri- ture fournie par le générateur d'adresses 20-22 et re- tardée par le circuit 41, un signal "plume' (Pl*), qui est la commande d'écriture effective fournie par le générateur d'adresses 20-22 et retardée par le circuit 41 (Dans ces notations le si- gne * indique un retard d'une durée t). Le circuit 42 interprète les signaux d'adresse S Ad pour délivrer un couple de coordonnées (x, y) stable pendant le fonctionnement de la partie 50. Le circuit 53 de paramétrage de fonctionnement reçoit du microordinateur des commandes décrivant les mo- dalités de fonctionnement Ces commandes déterminent: le mode "Normal" ou le mode "Motif", le mode "Transparent" ou le mode "Uniforme" concernant le fond de maille, la valeur VF utilisée en mode normal ou en fond de maille uniforme, les valeurs AX, AY, AH, AV, offx et offy, décrivant le maillage, les valeurs E et L fixant la dimension du motif, le choix du motif utilisé. Chacune de ces commandes peut être définie par le microordinateur et modifiable par celui-ci, ou au con- traire être figée une fois pour toutes dans le système. Tous ces signaux de commande sont mémorisés dans le cir- cuit 53, qui les aiguille ensuite vers les autres cir- cuits de la partie 50 à savoir: vers le circuit 54 pour permettre le calcul de a, $ et la détermination du signal logique "DAN Sn, vers le circuit 55 de mémoire de motifs pour le choix d'un motif, vers le circuit 56 pour la sélection du mode Normal ou Motif, Transparent ou Uniforme et la transmission de VF. Le circuit 54 transforme les coordonnées x, y du point courant qu'il reçoit du circuit de mise en forme 42, en coordonnées relatives a, 5 et utilise pour cela les caractéristiques du maillage et des dimensions du mo- tif comme illustré sur les figures 4 a et 4 b Il élabore en outre pour le circuit de sélection 56, le signal logi- que "DANS". Le circuit 55 de mémoire de motif dispose d'in- formations relatives à plusieurs types de motifs Ces in- formations lui sont fournies par le microordinateur mais elles peuvent aussi être inhérentes à une conception par- ticulière du système de mise en mémoire (utilisation de mémoires mortes). Si l'on reprend les trois types de motifs déjà évoqués, la description d'un motif-point consiste en un choix d'une valeur particulière La description d'un mo- tif-squelette nécessite une matrice de points dont chaque élément est repéré par un indice k qui fixe la valeur de l'élément selon une table préétablie La description d'un motif vrai nécessite une matrice complète dont chaque élément peut prendre une valeur particulière. Pour chaque type de motif, le circuit 55 peut comporter en fait, plusieurs motifs différents: - dans le cas de motifs-point, il faudra mémoriser alors plusieurs valeurs (une par motif), chaque valeur étant définie par un indice p (valeur notée Vp), dans le cas de motifs-squelette ainsi que dans celui de motif-vrai, il faudra plusieurs matrices. Le circuit 55 reçoit du circuit de paramétrage 53 des informations logiques qui permettent de sélection- ner un des trois types de motifs possibles -et, dans ce type, un motif particulier Connaissant ce motif et le couple a, 3, le c&rcuit 55 est capable de fournir au circuit de sélection 56 la valeur EN du mot à écrire en mémoire pour le point considéré. En ce qui concerne enfin le circuit 56, il va- lide le cycle d'écriture en cours et sélectionne définir tivement la valeur (V) à écrire en mémoire d'image, en fonction du mode de fonctionnement choisi (Normal/lîotif, Uniforme/Transparent) Pour cela il reçoit du circuit de paramètre 53 les informations concernant ce mode ainsi que la valeur V Yr et de la mémoire de motif 55, la valeur VM ainsi que le signal logique DANS élaboré-par le cir- -cuit 54 Le tableau I ci-après décrit le fonctionnement de ce circuit en montrant dans quel cas l'écriture en mémoire d'image est bloquée (à savoir en mode "Motif' lorsque le point n'est pas dans le motif et que le fond est transparent): 25358 ? 1 TABLEAU I lode "Normal" mode "Motif" i DANS=vrai DANS=faux fond uni fond transforme parent Blocage non non non oui de e l'écritur E v V Ii__ et quel est celui des mots Vr et V 4 qui est transmis a la mémoire d'image; (Vd est transmis seulement en mode "Motif" lorsque le point traité est dans le motif>. Ainsi, le circuit 56 fournit à la m Lmoire d'image les N bits constituent la valeur du mot V a écri- re en mémoire d'imageo On observera cepent que cette écriture est ineffective dans deux cas évidents lorsque le cycle en cours est un cycle de lecture de la mémoire d'image au profit du générateur vidéo, lorsque le cycle en cours est un cycle d 6 efface Rient d'un point: les N bits sont alors forcés à un état inactif en général 0. On notera également queen pratique les résul- tats fournis par le circuit 56 doivent &tre mémorisés pour qu'ils restent stables pendant le traitement complet d'un cycle d'accès à la mémoire d'image, pour éviter tou- te interférence avec le cycle suivant. Des modes particuliers de réalisation des cir- cuits 54, 55 et 56 vont maintenant être décrits à l'aide des figures 11, 12 et 13. La figure 11, tout d'abord, représente le sché- ma d'un circuit 54 de calcul de c et D fonctionnant selon le principe exposé plus haut, dans le cas o les diffé- rentes grandeurs définissant la maille sont des puissan- ces de 2. Tel que représenté, le circuit comprend deux voies analogues, la première comprenant un additionneur à deux entrées recevant x et offx, un diviseur 72 recevant AY, un multiplieur 74 recevant AH et le résultat de la division effectuée par le diviseur 72, un soustrac- teur 76 relié à 70 et à 74, un circuit 78 remplissant la fonction modulo AX et recevant pour cela AX; la seconde voie comprend des circuits identiques, à savoir un addi- tionneur 80, un diviseur 82, un multiplieur 84, un sous- tracteur 86, un circuit 88 de calcul de modulo AY. La première voie délivre, comme il résulte directement des équations données plus haut, la coordon- née a et la seconde voie la coordonnée j Pour obtenir le signal logique DANS (qui indique si le point considéré est à l'intérieur, ou à l'extérieur d'un motif élémentai- re), le circuit 54 comprend encore un premier comparateur recevant cî et E, un second comparateur 92 recevant e et L et une porte logique ET 94 qui délivre le si- gnal DANS. La figure 12 représente un mode particulier de réalisation d'un circuit mémoire de motifs Tel que re- présenté, ce circuit comprend un circuit mémoire de mo- tifs-point 101, un circuit mémoire de motif-squelette 111 et un circuit mémoire de motifs-vrai 131. Le circuit mémoire de motifs-point 101 comprend une pluralité de N mémoires 1001 10 'n, chaque mémoire possédant une entrée reliée à la seconde sortie l Os 2 de l'ordinateur 10 Ces mémoires contiennent des valeurs VP Vpn Le circuit comprend encore un multiplexeur 102 possédant N entrées 102 el 102 en reliées chacune à l'une des N mémoires 100 il lon, une entrée de commande 102 C et une sortie 102 S délivrant un signal Vp. Le circuit mémoire de motifs-squelette 111 com- prend une mémoire 110 formée de plusieurs plans-mémoire, chaque plan ayant une entrée de validation 112, une en- trée de chargement 113 reliée à la seconde sortie l Os 2 de l'ordinateur 10 et une entrée d'adressage 114 reliée à la sortie 54 S du circuit 54 Ces plans mémoire ont une sor- tie commune 116 Le circuit comprend encore une pluralité de n' mémoires 120 î 120 N " n' étant un entier au moins égal à 1, contenant chacune un mot particulier Vs 1 Vsnu Le circuit comprend enfin un multiplexeur 122 à n' entrées 122 el 122 en', reliées chacune à l'une des mé- moires 120 l 120 n, à une entrée de commande 122 C reliée à la sortie commune 116 de la mémoire 110 et à une sortie 122 S délivrant un mot Vs caractérisant le motif-squelette sélectionné. Le circuit mémoire de motifs-vrais 131 comprend une mémoire 130 formée de plans constitués chacun d'une matrice de points-mémoire, chaque plan de cette mémoire ayant une entrée de validation 132, une entrée de chargement 133 reliée au second groupe de sortie 1052 de l'ordinateur 10, une entrée d'adressage 134 reliée à la sortie 5451 du circuit de calcul 54 et une sortie unique 136 délivrant un Vv propre au motif sélectionné. Le fonctionnement de ces circuits mémoire ré- sulte de ce qui a été exposé plus haut à propos de la manière de sélectionner un motif Pour le circuit 101, il suffit d'appliquer à l'entrée de commande 102 C du multi- plexeur 102 le signal qui validera l'entrée correspondant à la mémoire choisie parmi les N disponibles Pour le circuit 111 le même processus permet de sélectionner l'une des n' mémoires reliées au multiplexeur 122, à cet- te différence que le signal appliqué à l'entrée de com- mande 122 C change dans un même motif contenu d'un des plans mémoire 130 qui est utilisé. En plus de ces trois circuits 101, 111, et 131, le circuit mémoire de motifs 55 comprend un circuit logi- que de sélection 138 possédant une entrée 138 e reliée à la deuxième sortie 5352 du circuit du paramétrage de fonctionnement 53 et recevant un signal-déterminant le choix d'un motif, une première sortie 13851 délivrant un signal déterminant un motif, cette sortie étant reliée à l'entrée de commande 102 C du multiplexeur 102 du circuit mémoire de motifs-point 101 ainsi quà l'entrée 112 de validation d'un des plansmémoire de la mémoire 110 du circuit mémoire de motifs-squelette 111 ainsi encore qu'à l'entrée 132 de validation d'un des plans-mémoire de- la mémoire 130 du circuit mémoire de motifs-vrais 131 le circuit 138 possède encore une seconde sortie 13852 délivrant un signal déterminant le type de motif sélec- tionné (motif-point O motif-squelette, motif-vrai) - Enfin, le circuit 55 comprend un multplexeur à trois entrées 140 e 1, 140 20 140 e 3 reliées aux sor- ties des circuits mémoire de motifs -101 111, 131 à une entree de commande 140 C reliée à la seconde sortie 13852 du circuit logique de sélection 138 et à une sortie 140 s délivrant le mot V sélectionné pris parmi Vp, Vs et Vvo Cette sortie 140 S constitue la sortie 55 S du circuit glo- bal de mémoire de motifs, laquelle est reliée a la deuxième entrée 56 e 2 du circuit de sélection 56 o Le circuit 56 de sélection de configuration est représenté sur la figure 13 o I 1 comprend un circuit logique de décodage 150 à trois entrées, deux reliées à 56 e 1 et recevant respectivement les si- gnaux N/M et U/T déterminant les modes Normal/Motif et Uniforme/Transparent et la troisième reliée à 56 e 3 d'o elle reçoit ie signal DANS venant de 54, un multiplexeur 152 à deux entrées de N bits reliées l'une à 56 e 1 d'o elle reçoit VF venant de 53 et l'au- tre à 56 e 2 d'o elle reçoit VM venant de 55 ', ce multi- plexeur étant commandé par le circuit logique 150, un premier circuit de mémorisation i 54 relié à 150 et mémorisant le signal de validation d'écriture, ce cir- s 253871 cuit étant commandé par le signal retardé indiquant le début de cycle (D Cy) venant de 412 un second circuit 156 de mémorisation du signal délivré par le multiplexeur 152, ce circuit étant lui aussi commandé par D Cy*, une première porte logique ET 158 à deux entrées, l'une reliée à 154 et l'autre à l'une des entrées 56 e 4 d'o elle reçoit le signal retardé d ecriture (EC} venant de 41 et dont la sortie est reliée à la sortie 56 sl, une seconde porte logique ET 160 à deux entrées, l'une reliée a 156 et l'autre à l'une des entrées 56 e 4 d'o 5 elle reçoit le signal retardé de Plume (P Il) cette porte possédant une sortie délivrant le mot v apparais- *sant sur la sortie 5652 o Le fonctionnement de ce circuit est le suivant. Les signaux appliqués à la logique de décodage 150 com- mandent le multiplexeur 152 qui délivre soit VM soit VF le mot sélectionné étant mémorisé dans 156 au début du cycle d'écriture retardé La sortie 56 s I délivre le si- gnal de contrôle d'écriture de la mémoire d'image et la sortie 5652 le mot V à écrireo La figure 14 donne le chronogramme de fonction- nement du système global 30 o Les signaus de controle (SC) et d'adressage (S Ad) figurent sur les deux premières li- gnes Les deux lignes suivantes montrent l'apparition des signaux x, y et t, À La cinquième ligne correspond à la disponibilité du mot V à écrire en mémoire Ce mot V est disponible avec un retard tpar rapport au début du cycle d'écriture Les signaux de contrôle et d'adresse (SC*, S Ad) doivent alors être appliqués à la mémoire d'image avec ce retard t Ce chronogramme permet d'observer: que V doit être obtenu dans un délai inférieur au cycle d'accès de la mémoire, que les cycles définis par le processeur 22 étant déca- lés, il est nécessaire de les mémoriser, et c'est l'un des rôles du circuit 56. Les figures 15 et suivantes se rapportent à un exemple particulier de réalisation du système qui vient d'être décrit Les caractéristiques de ce système sont les suivantes: le processeur graphique 22 est le circuit 9365 GDP de EFCIS, qui sera désigné par la suite par ses initiales GDP (pour "Graphic Display Processor'); le mi- croordinateur est organisé autour d'un CPU 6800; la mé moire d'image est formée de trois plans de 512 x 512 bits chacun, réalisés en mémoire dynamique (circuits du type EF 4116); à chaque plan est affectée une couleur primai- re du signal vidéo (rouge, vert ou bleu); les tracés sont effectués à grande vitesse ( 1 point est défini et écrit en moins de 2 Vs). La figure 3, déjà décrite, correspond justement à ce mode particulier de réalisation dans la mesure o les notations qui y figurent (DW, DAD, MSL, ALL, BLK, SYNC, DIN, ECAS, BRAS) sont celles qu'utilise le cons- tructeur. Dans ce mode de réalisation, le GDP 22 remplit trois fonctions: détermination des points constituant un tracé: c'est la fonction générateur d'adresse mémoire (GAM) déjà évoquée, gestion des accès en mémoire d'image: le GDP règle les conflits d'accès en multiplexant dans le temps les ac- cès en écriture (bit par bit) dus aux tracés, les accès en lecture (octet par octet) pour le générateur vidéo, et les accès de rafraîchissement des mémoires dynami- ques, contrôle du signal vidéo: le GDP fournit le signal de synchronisation du générateur vidéo (ligne et trame) et synchronise la lecture de la mémoire avec ce signal. La notice d'utilisation du circuit EF 9365 don- ne le détail du fonctionnement de ce circuit et précise la forme des différents signaux qu'il délivre (DW, DIN, DAD, MSL, ALL, DOUT, SYNC). Le séquenceur 20 délivre, quant à lui, les dif- férents signaux d'horloges nécessaires: un signal CK pour le GDP, deux signaux HRAS, HCAS pour les mémoires dynamiques et un signal d'horloge CK' pour le générateur vidéo Ce séquenceur est piloté par un oscillateur à 14 M Hz. La mémoire d'image est constituée de trois plans identiques constitués chacun de 16 boîtiers EF 4116 Un plan reçoit les signaux d'adresse, le signal DW (écriture/lecture) fourni par le GDP, un signal de validation DIN 1, DIN 2 ou DIN 3 selon son rang. Le générateur vidéo, piloté par le séquenceur, met en forme le signal de synchronisation (SYNC) élaboré par le GDP, et élabore à partir du signal DOUT, trois signaux de couleurs primaires R, V et B. La figure 15 donne le chronogramme d'un cycle d'accès en écriture pour un point; ce cycle est déclen- ché par le GDP La référence temporelle est le signal d'horloge CK pilotant le GDP et dont la période est de 570 ns Dans un tel cycle, l'adresse d'un point telle qu'elle est fournie par le GDP, est représentée par 9 bits pour x (x 0, x 8) et 9 bits pour y (y 0, Y 8), soit 18 bits Une adresse est exprimée par les quatre signaux MSL de O à 3 et les sept signaux DAD de O à 6 Durant un cycle, les MSL 0-3 sont fixes Par contre les DAD 0-6 sont multiplexés dans le temps Les 18 bits d'adresse sont organisés en trois blocs notés a 0,'1 ' C 2 ainsi dé- finis: a O est fourni par MSL 0-3 et est fixe pendant tout le cycle, a 1 est fourni par DAD 0-6 pendant que CK= 0, et est échantillonné par la transition descendante de HRAS, 2 est fourni par DAD 0-6 pendant que CK= 11 et est échantillonné par la transition descendante de HCAS. La répartition des xiet Yi sur les MSL 0-3 et DAD 0-6 est donnée par le tableau II ci-après: TABLEAU II 1 2 3 y 8 y 7 Y 6 Y 5 y 4 Y 3 Y La signification des signaux constituant l'in- terface d'accès à la mémoire d'image est la suivante DAD 0-6 o adressemémoire, multiplexes selon CKO MSL 0-3: adresse mémolre (complément de DAD 0-6 pour les accès par point), ALL: accès par octet si ce signal est égal à O au- quel cas MSL 0-3 sont sans signification D ou accès par point si ce signal est égal à le : accès en écriture lorsquail est égal à O ou en lecture ou rafraîchissement s'il est egal à 1, DIN 0-2: valeurs à écrire dans les plans 0-2 O si DIN= O o le point sera visible à luécran, HRAS,HCAS:signaux de commandes des mémoires dynamiques. Dans le mode de réalisation décrit, rents maillages possibles sont définis par: 2 valeurs de AX, respectivement 8 et 32, 2 valeurs de AY, respectivement 8 et 32 D 3 valeurs de AH pour AV= 0, respectivement O 3 valeurs de AV pour A= O, respectivement O 2 valeurs de offx respectivement O et 4, 2 valeurs de offy, respectivement O et 4. On dispose ainsi de 20 maillages chacun pouvant prendre 4 positions dans une les diffé- AX v à, P r 1 AX Ri différents, image Cer- MSL: O CK DAD, O 1 2 3 4 5 6 x 8 x 7 x 6 X 5 x 4 X 3 Yl ______________________________________________________________ J 93 =; tains de ces maillages sont justement représentés sur les figures 6, 7 et 8 déjà décrites. Les trois types de motif évoqués plus haut sont utilisés dans le mode de réalisation décrit ici; a) des motif Es-point, représentés par une valeur Vp mno- difiable par programme, b) des motifs-squelette comprenant huit variantes fi- gées à la définition du système ces squelettes sont décrits par des matrices à éléments binaires égaux à oou àl. c) des motifs-vrais S on dispose de deux motifs prdéd& terminés. Les dimensions E et L des motifs sont figées à la définition du Systàme pour les mtifs-=squelette et les motîfs-vrais, et programmables dans les limites respec- tives de AX et A Yg dans le motif-point. Le tableau III éi-après donner pour E=L=B des exemples de motifs-squelette définis sous fornte de matri- ces d'éléments binaires égauz à O ou 1 (cf les mémoires matricielles 1 10 de la figure 12) Pour O 1 e signal Vs est nul; pour 1, il est égal à une valeur mémorisée (cf. les mémoires 1201 120, de la figure 12). TABLEAU 11 1 1 1101110 01 010101 11 101110 10101 1 '0101010 01 010101 1010101 10 101 11011 o 1 O o O i io 01010 01 O 10 1 O * 1 OOI o 1 01 Ol Ol 01010 1 I O I 10 01 01010 Le tableau IV donne deux exemples de motifs- vrais composés de motifs colorés, le premier de carrés imbriqués bicolores et le second d'un triangle sur fond coloré. TABLEAU IV Le tableau V donne la correspondance entre la valeur des éléments du res R, V, B. tableau IV et les couleurs primai- TABLEAU V On décrit maintenant la structure que le microordinateur 10 délivre au système vention, pour lui préciser ses modalités de ment Il s'agit de 5 octets, décrits dans les et 16 b Ces 5 octets sont: un octet MODE (figure 16 a en haut): il deux modes de fonctionnement Normal/Motif des signaux de l'in- fonctionne- figures 16 a définit les et Transpa- o 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 5 5 5 5 3 3 3 3 5 5 5 5 3 3 3 3 5 5 5 5 3 3 3 3 5 5 5 5 3 3 3 3 3 3-3 3 3 3 3 3 3 3 3 3 3 3 1 1 1 6 6 1 1} 11 6 6 1 1 1 1 16 6 6 6 1 1 1 16 6 6 61 1 166 6 66 6 1 1 6 6 6 6 6 6 1 6 6 6 6 6 6 6 6 V R V B Teinte 0 O O O Noir 1 O O 1 Bleu 2 0 1 O Vert 3 O 1 1 Cyan 4 1 O O Rouge 1 O 1 Magenta 6 1 1 O Jaune 7 1 1 1 Blanc rent/Uniforme; il donne également la valeur VF utili- sée en mode normal et en fond uniforme Le mode est fixé par le bit de rang 4, le fond par le bit de rang 3 et VF par les trois bits de poids faible; un octet MAILLE (figure 16 a en bas): il définit les valeurs a X (bit 0), AY (bit 1), AH et a V (bits 2, 3, 4), offx (bit 6), offy (bit 7); un octet MOTIF (figure 16 b en haut): il définit par ses deux bits de poids fort, le type de motif ( 00 =motif point, 01 =motif sque lette, 11 ou 10 =motif vrai); les bits 3, 4, 5 déterminent, pour le motif-squelette, l'un des huit motifs disponibles (de 000 à 111) et, pour le motif-vrai, l'un des deux motifs disponibles selon que le bit 5 est égal à O ou à 1; les bits 0, 1 et 2 déterminent une valeur de Vp parmi 8 ou une valeur de Vs parmi 8; un octet DIME (figure 16 b milieu): il donne par ses 5 bits de point faible la valeur de E-1 pour le motif- point, un octet DIML (figure 16 b en bas): il donne par ses 5 bits de poids faible la valeur de L-1 pour le motif point. Le circuit 41 de transmission du cycle mémoire est illustré sur la figure 17 Il comprend 16 lignes à retard (par exemple de type DDU-3 J-5500, fournissant un retard de 400 ns), respectivement 170, 172, 174 ( 6 lignes groupées), 176 ( 4 lignes groupées), 178, 180 et 182. Les signaux d'adresse DAD 0-6, MSL 0-3 et de contrôle ALL DW, DIN venant du GDP 22 d'une part et HRAS et HCAS venant du séquenceur 20 d'autre part, sont retar- dés par ces lignes d'une même durée (en l'occurrence 400 ns). Les 14 signaux retardés ainsi obtenus, DAD 0-6 x, MSL 0-3, et ALL* sont envoyés vers la mémoire 14 Les signaux début de cycle D Cy*, plume (P 1 *) et écri- ture (Ec B) (cf figures 10 et 13) destinés au circuit 56 sont constitués respectivement par les signaux HRAS, et DW*. Un mode de réalisation du circuit 42 de mise en forme de x, -y est représenté sur la figure 18 I 1 com- prend 18 bascules D de type 745175 respectivement 201 à 218 et deux inverseurs 219, 220 Chaque bascule possède deux entrées D et CP et une sortie Qo Les entrées D regoi- vent les signaux d'adresse MSL 0-3 et DAD 0-6 provenant du GDP 22 et les entrées Q les signaux BRAS et HCAS, appliques à travers les inverseurs 219, 220 Ainsi sont échantillonnés les signaux d'adresse dès leur émission par le GDP Le tableau II évoqué plus haut fixe la cor- respondance entre les signaux MSL et DAD d'une part et les bits des coordonnées x et y dautre part O Après la transition descendante de HCAS u les deux valeurs x et y sont disponibles sur les sorties 42 so Un mode particulier de réalisation du circuit 53 de paramétrage de fonctionnement est représenté sur les figures 19 a et 19 bo La partie représentée sur la figure 19 a com- prend 12 bascules D (de type 74 L 5175) référencées de 230 à 241, deux portes ET de type 74 L Sll référencées respec- tivement 242 et 243 et deux portes NON-ET de type 7400 référencées respectivement 244 et 245 Un bus de données 221, provenant du microordinateur 10, délivre aux bascu- les des bits définissant les différentes caractéristiques de fonctionnement définies par les octets décrits plus haut La connexion 222 commande le chargement de octet MODE, et la connexion 225 le chargement de l'octet MAILLE Les deux connexions 223 et 224 qui sont respecti- vement les sorties MOTIF-SQ de 257 et MOTIF-VR de 258 valident chacune les deux sorties de 235 et 236 pour ob- tenir respectivement AX 32 par la porte 242 et AY 32 par la porte 243. La partie représentée sur la figure 19 b com- prend 18 bascules D de type 74 L 5175, référencées 251 à 53587 I 268 et quatre portes ET de type 7408 référencées 270 à 273 Ces bascules et portes sont alimentées par le bus de données 221 et par des connexions 226 de chargement de l'octet MOTIF, 227 de chargement de l'octet DIME, 227 ' de chargement de l'octet DIML, 228 et 2281 sont respective- ment les validations des deux éléments binaires de poids fort de E et de L, c'est-à-dire des sorties de 262 et 263 pour 228 et des sorties de 267 et 268 pour 2283 o Les différentes sorties du circuit des figures 19 a et 19 b délivrent les signaus suivants: sortie de 234: sortie de 233: MOTIF= O mode normal = 1 mode motif TRANSP= O fond uniforme = 1 fond transparent sorties de 230 V = 3 bits valeur V arbitraire 231, 232 sortie de 242 sortie de 243 sortie de 237 sortie de 238 sortie de 239 AX 32 = 0 AX= 8 = 1 AX= 32 = AY 32 = 0 AY= 8 = 1 AY= 32 : off X 4 = O off_= O = 1 offx= 4 : off Y 4 = O off = O = 1 off =- : AH 2 = O AH= 4 sortie de 239: AV 2 sortie de 244: sortie de 245: AHO AVO = 1 AH=A A Vr = 1 a V=: 3 = 0 A Hr 0,AH 2 = 1 AH= 0,AH 2 l= 0 AV 0,AV 2 = 1 AV=OAV 2 est est est est valide, sans signification valide, sans signification. sorties de 251 252, 253. sorties de 254 255, 256 Vp= 3 bits: valeur V du motif point ou valeur V 51 des motifs- squelette, N Omotif, 3 bits, : pour motif-squelette et motif-vrai (dans ce der- nier cas, le bit de poids fort est seul utile). sortie de 257: MOTIF-SQ=l motif de type squelette sortie de 258: MOTIFVR= 1 motif de type vrai sorties de 259 260, 261, 270,: E, 5 bits, longueur du motif moins 1, et 271 et 271 modulo AX, sorties de 264 265, 266,272,: L, 5 bits, hauteur du motif -moins 1, et 273 modulo AY. On notera que AHO+AV O =l et que si les signaux MOTIF-SQ (SQ: abréviation de "squelette") et MOTIF-VR (VR: abréviation de "vrai") sont tous deux nuls, alors on a affaire à un motif-point. Les figures 20 a à 20 d illustrent un mode parti- culier de réalisation du circuit 54 de calcul de " et À. Réalisé en logique combinatoire, ce circuit effectue les calculs correspondant aux relations ( 1), ( 2) et ( 3) et ( 1 '), ( 2 ') et ( 3 ') données plus haut, à partir des va- leurs x et y fournies par le circuit 42 selon le maillage défini par le circuit 53 à l'aide de AX, AY, AH, AV, offx et offy. Le circuit de la figure 20 a comprend deux addi- tionneurs 280, 282, par exemple du type 74283, recevant off X 4 (venant de 237, figure 19 a) et x et deux addition- neurs 284, 286 recevant off Y 4 (venant de 238, figure 19 a) et y Il délivre x+offx et y+offy. Le circuit de la figure 20 b comprend un premier ensemble de quatre multiplexeurs 290 à 293 et un second ensemble analogue de quatre autres multiplexeurs 295 à 298 (représenté schématiquement en haut à droite) Tous ces circuits sont par exemple de type 745151 Ils com- prennent trois entrées de commande SO, S, et 52 Le pre- mier ensemble de multiplexeurs reçoit x+offx provenant des circuits 280 et 282 de la figure 20 a ainsi que AX 32, AY 32, AV 2, AV O provenant des portes 242, 243 de la bascu- le 239 et de la porte 245 du circuit 53 (figure 19 a) Le second ensemble reçoit de manière analogue y+offy et AY 32, AX 32, AH 2, AH 0. Les deux circuits de la figure 20 b délivrent respectivement des signaux KX et KY avec KX=+ Efx et KY=Y+of fy AX z-AY Le circuit de la figure 20 c comprend trois ad- ditionneurs 300, 302, 304, par exemple de type 74283, qui reçoivent KX et KY provenant des circuits de la figures b, ainsi que x+offx et y+offy venant des circuits de la x y figure 20 a Le circuit de la figure 20 c comprend encore deux circuits 306 et 308, de type 74157, servant à effec- tuer l'opération modulo (AX ou AY) et recevant AX 32 et AY 32 venant du circuit 53 (figure 19 a) L'ensemble déli- vre les coordonnées a et 5 sur les sorties 54 sl, qui sont appliquées au circuit 55. Enfin, le circuit illustré sur la figure 20 d comprend deux comparateurs 310 et 312 de type 9324, rece- vant a et E pour le premier et D et L pour le second Une porte NON-OU 311, de type 74502, délivre le signal DANS. Comme indiqué plus haut à propos de l'intérêt qu'il y a à choisir des paramètres de motif qui sont des puissances de 2, les divisions par AX ou AY suivies des produits par AH ou AV destinées à calculer les quantités x+ offx Y Vo +offy AX - AV ou Y+ffy AH sont réalisées, dans les cir- AX ' AY ' cuits des figures 20 a à 20 d par des décalages statiques. Les différentes combinaisons (AX, AV) et (AY, AH) sont traitées par les multiplexeurs 290 à 293 de la figure b, qui sont du type 8-1 l, et dont les signaux de com- mande sont (AX 32, AV 2, AY 32) et (AY 32, AH 2, AX 32) Le tableau VI ciaprès donne selon les signaux appliqués aux entrées 52, Sl, SO des multiplexeurs les bits délivrés pour les quantités en question. TABLEAU VI - 52 AX 32 51: AY 32 S AV 2 x+off / off /AY 32 /AX 32 /AH 2 AXI A H O O b 6 b 5 b 4 b 3 O O O 1 b 5 b 4 b 3 O O 0 1 O b 4 b 3 OO O 0 1 1 b 3 O O O O 1 O O b 8 b 7 b 6 b 5 O I O 1 b 7 b 6 b 5 O O 1 O b 6 b 5 OO O 1 1 l b 5 O O O Les signaux AH O et AV O correspondent au cas o AH= O et AV=O o Ces signaux sont appliqués sur les entrées E des multiplexeurs et forcent leurs sorties à 1 o La soustraction de Ax o AV a y+ offy rela- tion 1 u) est réalisée par l'addition du complément h 2 de cette valeur, de mîme pour la soustraction de Y+ O f AH me AY de x+offx (relation 19 o Seuls les 5 bits de poids faible sont traités puisque les éléments binaires supérieurs se- ront tronqués par la fonction modulo située en avalo Cet- te fonction modulo AX ou modulo AY consiste à ne conser- ver que les trois bits de poids faible du résultat si AX (ou AY) est égal à 8, ou les 5 bits de poids faible si AX (ou AY) est égal à 320 Un mode particulier de réalisation du circuit de nmémoire de motifu est représenté sur la figure 210 I 1 comprend une mémoire morte 320, par exemple de type 6301, trois multiplexeurs 322, 324 et 326, trois portes logiques ET 321, 323 et 325, par exemple de type 74508. Le -circuit 55 reçoit le signal Vp venant du circuit 53, les coordonnées a et f venant du circuit 54, le numéro de motif sur l'entrée 55 e 3 et les signaux MOTIF-VR et MOTIF-SQ venant de 53 I 11 délivre la valeur VM associée au point a, 5 pour le motif considéréeo Dans le cas de l'utilisation d'un motif-point, le signal Vp, fourni par le circuit de paramétrage 53, est envoyé directement sur les entrées I O des multiple- xeurs de sortie 324 et 326. Dans le cas d'un motif-squelette, les multiplexeurs 324 et 326 reçoivent sur les entrées I 1 la valeur Vp validée par l'élément d'adresse (a d) à travers les por- tes ET. Dans le cas d 'un motif-vrai, la valeur de l'élément à écrire est envoyée sur les entrées 12 et 13 des multiplexeurs 324 et 326 finauxo Les huit motifs-squelette et les deux motifs- vrais sont mémorisés dans la mémoire 320 avec des adres- ses A O i A 7 conformes au tableau VII suivant z TABLEAU V Ii 1 En ce qui concerne le numéro du motif, appliqué sur l'entrée 55 e 3 et codé sur trois bits (b 0, b 1, b 2) (cf figure 16 b) le bit b 2 est appliqué sur l'entrée A 6 de la mémoire 320 et les bits b O et b 1 sur les entrées 50, 51 du multiplexeur 322 qui est du type 4-lo Pour les motifs-squelette, l'élément binaire b 2 appliqué à l'entrée A 6 de 320 sélectionne un groupe parmi deux, de quatre motifs-squelette: motifs-squelet- te 0, 1, 2, 3 ou motifs-squelette 4, 5, 6, 7 La corres- pondance entre les motifs et les sorties o 00, 1 02 2 et 03 de la mémoire 320 est indiqué dans le tableau VIII ci- *après. A A A A AA A 2 A A 7 6 A A 3 2 o O 13 a mot f$s-sque- lette O à 3 0 1 i motifs-sque- lette 4 à 7 1 O O e motif-vrai O i 1 CL motif-vrai 1 TABLEAU VIII b 2 03 02 01 00 = O motif 3 motif 2 motif 1 motif O O = 1 motif 7 motif 6 motif 5 motif 4 L'un des quatre motifs dans un groupe est défi- nitivement sélectionné par le multiplexeur 322 commandé par les bits b O et b 1. Pour les motifs-vrais, l'entrée A 7 de la mémoi- re est utilisée et ses trois sorties, 00 (pour le bleu), 01 (pour le vert) et 02 (pour le rouge) sont seules pri- ses en compte, 03 étant ignoré. Un mode particulier de réalisation du circuit 56 de "sélection de la configuration" est illustré sur la figure 22 Il comprend un multiplexeur 330, par exemple de type 745175, recevant VF et VM, quatre bascules 340 à 343, de type 745175, des inverseurs 331, 332, 334, 335, de type 74 SO 4, une porte ET 333 de type 74508, une porte NON-ET 336 de type 74510, une porte NON-ET 337 de type 74500, et trois portes NON-ET de sortie 346, 347, 348 de type 74500. Ce circuit sélectionne la valeur finale V et bloque l'écriture en mémoire d'image conformément au ta- bleau I déjà évoqué. De façon plus précise, le multiplexeur 330, re- cevant VF et VM venant respectivement des circuits de paramétrage 53 et de mémoire de motifs 55, est commandé par le signal de commande DANS-ETMOTIF qui valide VM La valeur sélectionnée est alors mémorisée par le signal complément de HRAS* dans les bascules 340, 341, 342; la sortie de ces bascules étant validée par -le complément de r D* grace aux portes 346, 347, 348 Les trois signaux DIN 0, DIN 1, et DIN 2 de sortie sont envoyés vers les en- trées de validation 14 V 1, 14 V 2, 14 V 3 des trois plans de la mémoire d'image. La deuxième partie du circuit 56 élabore un si- gnal d'écriture DWM à destination de la mémoire d'image, selon la relation logique: -DWM = DW* + (MOTIF DANS TRANSP) Ce signal d'écriture est mémorisé dans la bascule 343 en même temps que la valeur V sélectionnée dans les bascules 340 à 342. Les chronogrammes relatifs au mode de réalisa- tion qui vient d'être décrit sont représentés sur les figures 23 et 24 Le chronogramme de la figure 23, tout d'abord, concerne les cycles de lecture et de rafraîchis- sement de la mémoire d'image Lorsque le GDP déclenche un cycle de lecture de la mémoire d'image, pour le compte du générateur vidéo, ou un cycle de rafraîchissement des mé- moires dynamiques, un tel cycle est transmis tel quel à la mémoire d'image avec un retard de 400 ns Puisque cel- le-ci ne reçoit aucune demande d'écriture, elle ignore les trois signaux DIN 0, DIN 1, bi N 2 qui, bien qu'engendrés par le système 30, sont sans signification (c'est le sens du pointillé des lignes DIN sur le chronogramme de la figure 23) Au décalage temporel près, le système 30, dans un tel cycle, est donc transparent. Le chronogramme de la figure 24 est relatif au cycle d'écriture Le cycle d'écriture d'un point en mé- moire d'image, déclenché par le GDP, se caractérise par un chronogramme identique à celui d'un cycle de lecture et de rafraîchissement, si ce n'est que DW = 0, que ALL= 1 (accès à 1 bit) et que DIN est significatif ( O pour un tracé effectif, 1 pour un effacement). Les coordonnées (x, y) du point courant sont données dans les trois blocs d'adresses a 0, al' 2,' -43 échantillonnés par BRAS et HCAS pour qu'elles soient fi- gées en sortie du circuit de mise en forme de x, y ( 42). Ainsi, les coordonnées (x,y) sont valides environ 17 ns après la descente de HCAS Les signaux a, 5 sont disponi- bles environ 120 ns après et le signal logique DANS envi- ron 150 ns après la disponibilité de (x, y). L'obtention de VM à partir de (a, a) en sortie du circuit 55 de mémoire de motif, est la plus longue à intervenir dans le cas d'un motif-squelette Elle deman- de, dans ce cas, 90 ns Ainsi, la mémorisation dans le circuit 56 de sélection du signal DW et des DIN O à 2 par le signal HFRAS peut survenir 200 ns apres la transition basse de HBA So Compte tenu du décalage des signaux BHRAS et HCAS, on peut considérer que 400 ns est une valeur acceptable du retard à imposer aux signaux du cycle mé= moire, avant de les appliquer à la mémoire d'image. Enfin, la figure 25 est un chronogramme illus- trant le fonctionnement interne du système de l'invention et qui met en évidence la durée maximale d'exécution dans le cas de motifs-squelettes. Le cycle d'écriture tel qu'il vient d'être décrit est relatif au traitement d'un point courant d'une texture donnée Avant d'afficher une texture, on doit pa- ramétrer par programme cette texture Pour cela, le mi- croordinateur du terminal charge les 5 octets de commande MODE, MAILLE, MOTIFP, DIME et DIML, puis lance l'affichage des points impliqués dans cette texture. REVENDICATIONS 1 Terminal graphique à mémoire dlimage, du genre de ceux qui comprennent: une mémoire d'image ( 14) constituée de N plans mémoire ( 141 14 N), N étant un entier au moins égal à 1, chaque plan comprenant un ensemble matriciel de poihts mémoire apte à mémoriser chacun un bit, chaque point étant défini par une adresse, les M bits de N points ayant même adresse dans:les N plans définissant un mot (V) de N bits, cette mémoire possédant une entrée d'adressage ( 14 Ad) commune aux N plans u Ene entres de commande ( 14 C) commune auz M plans,I entrées de vali- dation ( 14 V 1 o 14 VN) et possédant l sorties binaires ( 1451 145 N)Ca un séquenceur ( 20) possédant une sortie d'horloge ( 2051) et des sorties de commande ( 2052). un processeur d'affichage graphique ( 22) possédant une entrée ( 22 e), un premier groupe de sorties ( 22 sl) asso- cié aux sorties ( 2052) du séquenceur délivrant des si- gnaux de commande (SC) définissant un cycle d'accès à la mémoire, un second groupe de sorties ( 2252) deli- vrant des signaux d'adresse (S Ad), un troisième groupe de sorties ( 2253) délivrant des signaux d'horloge et de synchronisation, un générateur de signaux vidéo ( 16) possédant N entrées binaires ( 16 el 16 e N) reliées aux N sorties binaires de la mémoire d'image ( 14), une entrée de synchronisa- tion ( 16 e) reliée au troisième groupe de sortie ( 2253) du processeur d'affichage graphique ( 22) et une entrée d'horloge ( 16 H) reliée à la sortie d'horloge ( 20 sl) du séquenceur ( 20) et possédant une sortie ( 16 s) délivrant des signaux vidéo et de synchronisation, un récepteur vidéo d'affichage ( 18) relié au générateur de signaux vidéo ( 16), un microordinateur de gestion ( 10) possédant un premier groupe de sorties ( 10 Sl) relié à l'entrée ( 22 e) du pro- cesseur d'affichage graphique et un second groupe de sortie (l Os 2), ce terminal étant caractérisé en ce qu'il comprend en outre un système ( 30) d'écriture en mémoire d'image de signaux de texture d'image, ce système comprenant: A) un circuit ( 40) de traitement du cycle d'accès à la mémoire d'image, ce circuit comprenant: A 1) un circuit ( 41) de transmission avec retard des signaux de commande du cycle d'accès à la mé- l O moire, ce circuit possédant une première entrée ( 41 el) reliée au second groupe de sorties ( 2052) du séquenceur ( 20) et ( 22 sl) du proces- seur d'affichage graphique ( 22) et recevant des signaux de commande (SC), une seconde entrée ( 41 e 2)reliée au second groupe de sorties ( 2252) du processeur d'affichage graphique ( 22) et recevant des signaux d'adresse (S Ad), une première sortie ( 4 lsl) délivrant les si- gnaux de commande retardés d'une durée fixe (SC*), et une seconde sortie ( 4152) délivrant des signaux d'adresse retardés de la même durée (S Ad*), la première sortie ( 41 sl) étant reliée aux entrées de commande ( 14 Cî 14 CN) de la mémoire d'image ( 14) et la seconde sortie ( 4152) aux entrées d'adressage ( 14 Ad 1 * l 4 Ad N) de cette mémoire d'image, A 2) un circuit ( 42) de mise en forme, ce circuit possédant une entrée ( 42 e) reliée au second groupe de sorties ( 2252) du processeur d'affi- chage graphique ( 22) d'o il reçoit des signaux d'adresses (S Ad) et une sortie ( 42 s) délivrant deux signaux (x, y) représentant des coordon- nées dans les plans de la mémoire d'image du point ayant l'adresse appliquée à l'en- trée ( 42 e), B) un circuit ( 50) de détermination du mot (V) à écrire en mémoire, comprenant: B 1) un circuit ( 53) de paramétrage de fonctionne- ment, ce circuit possédant une entrée ( 53 e) re- liée au second groupe ( 10 os 2) de sortie du mi- croordinateur ( 10) et recevant de ce microordi- nateur des signaux précisant des modalités de fonctionnement du système, et possédant une première sortie ( 53 sl) délivrant huit signaux, respectivement AX, AY, AH, AV, offx, offy, E, L, définissant un motif répétitif correspon- dant à une texture d'image particulière, une deuxième sortie ( 5352) délivrant des signaux sélectionnant le motif à utiliser dans la tex- ture à afficher, une troisième sortie ( 5353) délivrant des signaux (VF, Modes) définissant un mode de fonctionnement parmi plusieurs (avec ou sans motif, fond uniforme ou transparent), B 2) un circuit de calcul ( 54) possédant une premiè- re entrée ( 54 el) reliée à la sortie ( 42 s) du circuit ( 42) de mise en forme et recevant les signaux x, y et une seconde entrée ( 54 e 2) re- liée à la première sortie ( 53 sl) du circuit de paramétrage ( 53) et recevant les huit signaux que délivre cette sortie, et possédant une pre- mière et une seconde sorties ( 54 sl, 5452), ce circuit de calcul ( 54) étant apte: à a calculer deux coordonnées a* et * à partir des adresses x, y et des signaux AX, AY, AH, AV, Offx, Offy par les relations suivantes: "*((y+off ) a = (x+Offx) AY AH ( 1) x -AY Ax AV cas le circuit calcule une coordonnée relati- ve a égale à c* modulo AX, sinon le circuit calcule a par: X (jaj modulo AX)3 modulo AX, o | a* représente la valeur absolue de a*, a déterminer si est positif ou nul auquel cas le circuitcalcule une coordonnée 3 égale a a modulo AY, sinon le circuit calcule une coordonnée relative D par g lA^Y l ( modulci AY)1 modulo a Y o 4 D 1 représente la valeur absolue de à délivrer sur sa première sortie ( 545 l) les coordonnées a et I à déterminer si la coordonnée a est inférieu- re à E et si, en même temps, la coordonnée est inférieure à L, o à délivrer sur sa seconde sortie ( 5452) un signal (DANS) déterminant si la condition précedente est ou nest pas satisfaite O B 3) un circuit de mémoire de motifs ( 55), constitué de mémoires contenant des informations défi- nissant différents types de motifs et, pour chaque type, plusieurs motifs, ce circuit com- prenant une entree de commande ( 55 e 1) reliée à la première sortie ( 54 sl) du circuit de calcul ( 54) et recevant les coordonnées relatives a, D, une seconde entrée de sélection ( 55 e 2) re- liée à la seconde sortie ( 5352) du circuit de paramétrage de fonctionnement ( 53), cette en- rée ( 55 e 2) recevant des signaux(c HI)de slection trée ( 55 e 2) recevant des signaux(CHOIX)de sélection d'un motif parmi plusieurs, une troisième en- trée ( 55 e 3) reliée à la sortie ( 1052) de l'or- dinateur ( 10) et recevant des signaux de char- gement du motif et une sortie ( 55 s) délivrant un signal (VM) susceptible d'être écrit dans la mémoire d'image pour le motif choisi, B 4) un circuit de sélection de configuration ( 56), ce circuit possédant une première entrée ( 56 e 1) reliée à la troisième sortie ( 5353) du circuit de paramétrage de fonctionnement ( 53) et rece-. vant des signaux (V F Modes) déterminant un mode de fonctionnement 1 une deuxième entrée ( 56 e 2) reliée à la sortie ( 55 s) du circuit de mémoire de motif ( 55) et recevant le signal (VM), une troisième entres ( 56 e 3) relie la seconde sortie ( 5452) du circuit de calcul ( 54) et recevant le signal (DANS), une quatreième en- trée ( 56 e 4) reliée à la première sortie ( 4 lsl) du circuit de transmission de cycle mémoire ( 41) et recevant le signal de commande retardé * (SC*), ce circuit ( 56) étant apte, en fonction du signal (DANS) et du signal déterminant le mode de fonctionnement, à valider le cycle de commande (SC) et à déterminer 1 en fonction du signal VM le mot à N bits {V) à écrire en me- moire d'image, ce circuit possédant un premier groupe de sorties ( 56 si) reliées à l'entrée de commande ( 14 C) de la mémoire d'image et déli- vrant des signaux de commande d'écriture dans la mémoire, et un second groupe de sorties ( 5652) reliées aux N entrées de validation ( 14 V 1 14 VN) de la mémoire d'image et déli- vrant le mot (V) à écrire dans la mémoire d'image. 2 Terminal graphique selon la revendica- tion 1, caractérisé en ce que le circuit de mémoire de motifs ( 55) comprend l'un au moins des trois circuits ( 101, 111, 131) suivants: un circuit mémoire de motifs-point ( 101) comprenant une pluralité de N mémoires ( 1001 100 n), N étant un entier au moins égal à 1, chaque mémoire possédant une entrée reliée à la seconde sortie ( 1052) de l'ordina- teur ( 10) et étant apte à mémoriser un signal (Vpl V Pn) et un multiplexeur ( 102) possédant N entrées ( 102 el 102 en) reliées chacune à l'une des N mémoires ( 1001 100 n), une entrée de commande ( 102 C) et une sortie ( 102 s) délivrant un signal (Vp), un circuit mémoire de motifs-squelette ( 111), compre- nant une mémoire ( 110) formée de plusieurs plans-mémoi- re, chaque plan ayant une entrée de validation ( 112), une entrée de chargement ( 113) reliée à la seconde sortie ( 1052) de l'ordinateur ( 10) et une entrée d'adressage ( 114) reliée à la sortie ( 5451) du circuit ( 54) et une sortie commune ( 116), une pluralité de n' mémoires ( 1201 120 n,), n' étant un entier au moins égal à 1, contenant chacune un mot particulier (Vs 1 V Sn,), un multiplexeur ( 122) à n' entrées ( 122 el 122 en,), ces entrées étant reliées chacune à l'une des mémoires ( 1201 120 n,), à une entrée de commande ( 122 C) reliée à la sortie ( 116) de la mémoire ( 110) et à une sortie ( 122 s) délivrant un mot (Vs) caractérisant le motif-squelette sélectionné, un circuit mémoire de motifs-vrais ( 131) comprenant une mémoire ( 130) formée de plans constitués chacun d'une matrice de points-mémoire, chaque plan de cette mémoire ( 130) ayant une entrée de validation ( 132), une entrée de chargement ( 133) reliée au second groupe de sortie (l Os 2) de l'ordinateur ( 10), une entrée d'adressage ( 134) reliée à la sortie ( 54 sl) du circuit de calcul ( 54) et une sortie unique ( 136) délivrant un Vv propre au motif sélectionné, le circuit mémoire de motifs comprenant en outre: un circuit logique de sélection ( 138) possédant une en- trée ( 138 e) reliée à la deuxième sortie ( 5352) du cir- cuit du paramétrage de fonctionnement ( 53) et recevant un signal déterminant le choix d'un motif, une première sortie ( 138 sl) délivrant un signal déterminant un mo- tif, cette sortie étant reliée à l'entrée de commande ( 102 C) du multiplexeur ( 102) du circuit mémoire de motifs-point ( 101) ainsi qu'à l'entrée ( 112) de valida- tion d'un des plans-mémoire de la mémoire ( 110) du cir- cuit mémoire de motifs-squelette ( 111) ainsi encore qu'à l'entrée ( 132) de validation d'un des plans-mémoi- re de la mémoire ( 130) du circuit mémoire de motifs- vrais ( 131), et possédant une seconde sortie ( 13852) délivrant un signal déterminant le type de motif sélec- tionné (motif-point, motif-squelette, motif-vrai), un multiplexeur ( 140) possédant autant d'entrées ( 140 e 1, 140 e 2, 140 e 3) que de circuits mémoire de motifs ( 101, 111, 131), ces entrées étant reliées aux sorties de ces circuits mémoire de motifs, une entrée de com- mande ( 140 C) reliée à la seconde sortie ( 13852) du cir- cuit logique de sélection ( 138) et à une sortie ( 140 s) délivrant un mot (VM) sélectionné et constituant la sortie ( 55 s) du circuit global de mémoire de motif, cette sortie étant reliée à la deuxième entrée ( 56 e 2) du circuit de sélection ( 56). 3 Terminal graphique selon la revendica- tion 1, caractérisé en ce que le circuit de calcul ( 54) utilisant une arithmétique binaire en complément à 2, fournit directement les coordonnées a et D, quel que soit le signe de a et de y*, en appliquant à la représenta- tion en complément à 2 des valeurs de a et b* les équa- tions suivantes: a=-a Modulo AX; D 13 =R* modulo AY, AX et AY étant des puissances de 2.