Brevet FR2527874A1 — publié le 19831202

La présente invention concerne les systèmes de transmission numériques, et elle porte plus particulièrement sur une technique pour maintenir la synchronisation de trame et faire disparaître les erreurs de régénération dans des systèmes de transmission en modulation d'amplitude en quadra- ture,qui résultent de l'ambiguïté de phase. Dans une technique de modulation commode pour des systèmes de transmission numériques rapides, appelée modula- tion d'amplitude en quadrature, on module avec des canaux de données numériques les amplitudes de porteuses présentant une relation de quadrature Des porteuses présentant une relation de quadrature sont des porteuses de la même fréquence ayant entre elles un angle de phase de 90 degrés Après modulation d'amplitude, on additionne les porteuses et on transmet la somme résultante par un support de transmission approprié. Dans le récepteur, on démodule le signal entrant en régéné- rant la porteuse et on procède à la détection synchrone du signal entrant avec la porteuse régénérée. La modulation d'amplitude en quadrature définit un groupe de points de données de signal dans un diagramme bidimensionnel de l'espace de signal ayant quatre quadrants. Les quatre quadrants sont définis par un axe en phase ou axe I et un axe en quadrature, ou axe Q Le nombre de points de signal dans chaque quadrant est fonction du nombre de niveaux d'amplitude pour chaque porteuse modulée. Un problème qui apparaît dans les systèmes de trans- mission en modulation d'amplitude en quadrature réside dans l'ambiguïté de phase dans la porteuse régénérée L'ambigulté de phase apparaît lorsque la porteuse régénérée saute à une phase stable différente, par rapport à la porteuse émise, et elle peut conduire à une perte de la synchronisation de trame et à des bits de données régénérés de façon incorrecte Dans le diagramme de l'espace de signal, la présence d'une ambigul- té de phase entraîne une rotation des points de données d'un multiple d'un quadrant complet Par conséquent, pendant une ambiguïté de phase tout point de données émis dans un qua- drant sera régénéré sous la forme d'un point de données correspondant dans l'un des trois autres quadrants. Une technique de l'art antérieur pour lever l'ambiguïté de phase fait appel à-l'utilisation de données codées de façon différentielle Bien qu'un codage différen- tiel permette le fonctionnement du système sans une phase de référence absolue pour la porteuse, les performances de taux d'erreur de bit peuvent être plus mauvaises que celles qu'on peut obtenir avec un codage non différentiel des données En fait, pour de nombreuses applications de systèmes de modula- tion d'amplitude en quadrature, les performances de taux d'erreur de bit dégradées qui résultent du codage différen- tiel n'atteignent pas les objectifs de performances En outre, ce taux d'erreur de bit non satisfaisant ne peut pas être amélioré notablement en utilisant des techniques de correction d'erreur d'une mise en oeuvre aisée, à cause de la salve d'erreurxde bit qui résulte d'une seule erreur de trans- mission. Une autre technique pour lever l'ambiguïté de phase dans des systèmes de modulation par saut de phase pour des satellites, décrite dans le brevet US 3 736 507, *fait appel à la transmission d'un mot fixe répétitif au début de chaque salve de transmission Cependant, cette technique ne convient pas à certains systèmes de modulation d'amplitude en quadra- ture, en particulier des systèmes terrestres qui transmettent des données de façon continuelle, du fait qu'elle peut pro- duire des raies spectrales avec des niveaux de puissance éle- ves. L'invention aborde le problème de l'ambiguïté de phase dans les systèmes de transmission en modulation d'ampli- tude en quadrature en utilisant des données codées de façon non différentielle Conformément à l'invention, on forme des mots à plusieurs bits comprenant des bits de définition de trame, et on les introduit dans les canaux de données numéri- ques pour désigner une trame de données La valeur de chaque bit de définition de trame est insensible aux effets de rota- tion de I'ambigulté de phase, par le fait que ces bits ont une valeur prédéterminée et sont introduits dans une position de bit prédéterminée dans chaque canal De ce fait, la syn- chronisation de trame est maintenue pendant une ambiguïté de phase Les mots à plusieurs bits comprennent également de pré- férence des bits auxiliaires qu'on fait varier de façon à réduire la puissance des raies spectrales qui sont produites par une transmission répétitive des mots à plusieurs bits La synchronisation de trame étant maintenue, on peut également corriger les erreurs de régénération qui apparaissent dans le récepteur à cause d'une ambiguité de phase, par la transmission de bits de quadrant On peut introduire de tels bits de qua- drant dans tous les mots à plusieurs bits Cependant, il est préférable d'introduire les bits de quadrant dans les canaux de données de façon qu'ils fassent partie d'un mot à plusieurs bits sur M, en désignant par M un nombre entier supérieur à un, par substitution d'un bit de quadrant à un bit auxiliaire ou à un bit de définition de trame. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma synoptique d'un émetteur à modulation d'amplitude en quadrature conforme à l'inven- tion; La figure 2 est un schéma synoptique d'un récepteur à modulation d'amplitude en quadrature conforme à l'inven- tion; La figure 3 moxitre un exemple de code Gray pour un système de transmission numérique à modulation d'amplitude en quadrature à 64 états La figure 4 montre les valeurs des bits 2 et 5 dans le code Gray de la figure 3; La figure 5 montre les valeurs des bits 3 et 6 dans le code Gray de la figure 3 La figure 6 est un schéma du générateur de mot de la figure 1, conformément à un premier mode de réalisation de l'invention La figure 7 est un schéma du générateur de mot de la figure 1, conformément à un second mode de réalisation de llinvention; La figure 8 est un schéma d'un codeur Gray destiné à l'utilisation dans l'émetteur de la-figure 1; et La figure 9 est un schéma du circuit de localisa- tion de bit de quadrant et du circuit de commutation de canal et de bit de la figure 2. Les figures 1 et -2 représentent respectivement des exemples d'émetteur et de récepteur rapides à modulation d'amplitude en quadrature, à 64 états Dans l'émetteur, des signaux d'entrée numériques synchrones présents sur les six conducteurs constituant le bus 100 sont écrits dans la mémoi- re tampon 101 en utilisant une horloge d'écriture présente sur la ligne 117 l'horloge d'écriture est à la cadence du signal d'entrée Les signaux numériques d'entrée sont égale- ment de préférence des signaux embrouillés Par exemple, cha- que ligne parmi trois lignes numériques de type DS-3, peut être appliquée à des circuits classiques (non représentés), comprenant un embrouilleur et un convertisseur série-parallè- le, pour former deux des signaux numériques d'entrée Natu- rellement, dans d'autres applications, on peut utiliser des signaux asynchrones, en les convertissant en signaux synchro- nes d'une manière bien connue. Les six bits écrits dans la mémoire tampon 101 à un instant quelconque sont -présentés sur les conducteurs 102, 103, 104, 105, 106 et 107 sous l'effet d'une horloge de lec- ture présente sur le conducteur 119 Cette horloge de lecture, produite par une source d'horloge dans le générateur de signaux d'horloge 115, est à la cadence de symbole du signal en modulation d'amplitude en quadrature sur le conducteur de sortie 128 Comme on l'envisagera ci-après, la cadence de symbole en modulation d'amplitude en quadrature est légère- ment supérieure à la cadence en ligne des signaux d'entrée numériques, du fait de l'insertion périodique sur les conduc- teurs 129 à 134 de mots à plusieurs bits provenant du généra- teur de mot 114 On utilise les mots à plusieurs bits pour maintenir la synchronisation de trame pendant la présence d'une ambiguïté de phase, et on peut également les utiliser pour faire disparaître dans le récepteur des erreurs de régé- nération du signal numérique, induites par une ambiguïté de phase. Les conducteurs 129, 130 et 131 représentent res- pectivement les composantes de bit de plus fort poids (MSBI), de bit de poids immédiatement inférieur (NMSB 1), et de bit de moindre poids (LSB 1) du canal en phase ( 1) De façon simi- laire, les conducteurs 132, 133 et 134 acheminent respective- ment les composantes MSB 2, NMSB 2 et LSB 2 du canal en quadra- ture (Q) Les bits des canaux I et Q sur les conducteurs 102 à 107 sont transmis par les portes 108-113 vers les conduc- teurs 129-134, et ensuite vers les codeurs Gray 121 et 122. On utilise de préférence les codeurs Gray 121 et 122 dans le but de minimiser le taux d'erreur de bit du système de trans- mission à modulation d'amplitude en quadrature Les conduc- teurs de sortie 135 et 140 des codeurs appliquent les bits en code Gray à des convertisseurs numérique-analogique 123 et 124 Chaque convertisseur numérique-analogique produit un signal analogique à partir des bits de chaque canal Ces signaux analogiques apparaissent sur les conducteurs 125 et 126 et sont appliqués à un modulateur d'amplitude en quadra- ture 127 Dans le modulateur 127, chaque signal analogique module indépendamment l'amplitude de 'une des porteuses pré- sentant une relation de quadrature Les porteuses modulées en amplitude sont ensuite additionnées de façon linéaire pour former sur le conducteur 128 un signal en modulation d'ampli- tude en quadrature qui peut être transmis par n'importe quel support de transmission approprié. En plus de l'horloge de lecture, le générateur de signaux d'horloge 115 produit également sur le conducteur une horloge de mut qui est appliquée à la mémoire tampon 101, au générateur de mot 114, à la source de bits auxiliai- res 116 et aux portes D O e à 113 L'horloge de mot est géné- rée en divisant par N l'impulsion d'horloge de lecture à la cadence de symbhtle de la modulation d'amplitude en quadratu- re, sur le conducteur 119 N est un nombre entier élevé représentant le nombre de signaux numériques sur les conduc- teurs 102 à 107 dans une trame du système, divisé par 6. Dans l'application à un système dans lequel les signaux d'entrée numériques proviennent de trois lignes numériques de type DS-3, la trame du système serait de façon caractéris- tique un multiple des trames de type DS-3 Chaque impulsion d'horloge de mot interdit la lecture dans la mémoire tampon 101, forme des mots à plusieurs bits F Iet FQ sur les conduc- teurs 150 à 155 du générateur 114, insère FI dans le canal I, par l'intermédiaire des portes 108 à 110, et insère FQ dans le canal Q, par l'intermédiaire des portes 111 à 113 Chacun des conducteurs 150, 152 et 154 achemine un bit du mot F Iet chacun des conducteurs 151, 153 et 155 achemine un bit du mot FQ. Pour maintenir la synchronisation de trame pendant la présence d'une ambiguité de phase, les mots F et FQ com- prennent périodiquement au moins un bit de définition de tra- me, en compagnie de bits auxiliaires Les bits auxiliaires sont fournis par une source de bits auxiliaires 116, par l'intermédiaire du bus 118, sous l'effet de chaque impulsion d'horloge de mot sur le conducteur 120 On fait également varier avantageusement les valeurs des bits auxiliaires pro- venant de la source 116 pour réduire la puissance des raies spectrales que génère la transmission répétitive de mots à plusieurs bits F Iet FQ,à chaque trame du système Une réduction de la puissance des raies spectrales améliore les performances du système de transmission De plus, de telles variations permettent d'obtenir des niveaux de puissance de raies spectrales fixés, qui sont exigés dans certaines appli- cations de systèmes terrestres à modulation d'amplitude en quadrature. On peut utiliser divers circuits pour la source 116 Dans une application, la source 116 peut être une mémoi- re tampon qui enregistre les signaux de sortie numériques de canaux de service On utilise des canaux de service dans des systèmes de transmission numériques pour fournir différentes sortes d'information auxiliaire Cette information peut con- sister par exemple en signaux vocaux codés échangés entre le personnel situé à l'émetteur et au récepteur, ou bien il peut s'agir de bits de parité destinés à être insérés dans les canaux I et Q pour mettre en oeuvre un certain nombre de techniques de correction d'erreur bien connues Selon une variante, la source 116 peut être un générateur de nombres aléatoires ou pseudo-aléatoires, ou un élément similaire, et les bits auxiliaires peuvent être le signal de sortie du générateur de nombres. Les bits de définition de trame contenus dans les mots FI et F sont insensibles à la présence d'une ambiguïté de phase, par le fait qu'ils ont des valeurs et des posi- tions prédéterminées, lorsqu'ils sont insérés dans les canaux I et Q Sur la figure 1, ces positions correspondent aux com- posantes NMSB 1 et NMSB 2 ou aux composantes LSB 1 et LSB 2 des canaux I et Q On va maintenant considérer la figure 3 pour comprendre pourquoi les composantes NMSB 1 et NMSB 2 ou LSB 1 et LSB 2 sont insensibles_à une ambiguïté de phase La figure 3 montre un code Gray caractéristique pour une transmission à modulation d'amplitude en quadrature à 64 états Chaque case représente un état de code ou un point de données de signal. Dans un code Gray, les six bits associés à chacun des 64 états de modulation d'amplitude en quadrature sont choisis de façon que tous les états adjacents ne diffèrent que d'un seul bit On utilise de préférence le codage Gray dans des systè- mes à modulation d'amplitude en quadrature utilisant des données codées de façon non différentielle, du fait qu'il minimise le taux d'erreur de bit Sur la figure 3, les pre- mier et quatrième bits dans chaque case, en comptant de gau- che à droite, sont les composantes de bit de plus fort poids des canaux I et Q qu'on désigne par MSB 1 et MSB 2 MSB 1 et MSB 2 déterminent le quadrant dans lequel se trouve un état de code Les bits 2 et 5 sont respectivement NMSB 1 et NMSB 2 et les bits 3 et 6 sont respectivement LSB 1 et LSB 2 NMSB 1, NMSB 2, LSB 1 et LSB 2 déterminent la position à l'intérieur du quadrant La figure 4 représente les valeurs de NMSB 1 et NMSB 2 pour les 64 états de code de la figure 3 De façon similaire, la figure 5 représente les valeurs de LSB 1 et LSB 2 pour les 64 états de code de la figure 3 Un examen de la figure 4 révèle qu'il y a deux sous-ensembles symétriques de NMSB 1 et NMSB 2, l'un désigné par un astérisque (*) et l'autre par le signe e, qui ont la même valeur de bit dans l'ensemble des quatre quadrants Les valeurs de bit associées à ces sous-ensembles seront affectées aux bits de définition de trame dans FI et F Si ces bits de définition de trame sont insérés dans les composantes de bit NMSB 1 et NMSB 2 des canaux I et Q, une rotation de 900 ou d'un multiple de 900 du mot transmis, résultant d'une ambiguïté de phase, n'affecte pas la valeur du bit de définition de trame qui est régénéré dans le récepteur Par conséquent, la synchronisa- tion de trame est maintenue pendant une ambiguïté de phase. En considérant la figure 5, on voit qu'il y a éga- lement deux sous-ensembles symétriques de LSB 1 et LSB 2, l'un désigné par un astérisque et l'autre par un signe #, qui ont également la même valeur de bit dans l'ensemble des quatre quadrants Par conséquent, lasynchronisation de trame sera également maintenue si ces valeurs de bit sont affectées aux bits de définition de trame qui sont insérées dans les compo- santes LSB 1 et LSB 2 des canaux I et Q En outre, on peut uti- liser les valeurs de bit dans les sous-ensembles des figures 4 et 5 pour les bits de définition de trame contenus dans FI et FQ, en insérant les bits de définition de trame dans NMSB 1 et NMSB 2 à certains instants et en insérant les bits de définition de trame dans LSB 1 et LSB 2 à d'autres instants. En prenant pour référence les bits de définition de trame, on peut également corriger les erreurs dans la régéné- ration des données transmises, par la transmission de bits de quadrant ayant des valeurs fixées à l'avance Ces bits de quadrant sont insérés dans les composantes MSB 1 et MSB 2 des canaux I et Q Pour réduire les niveaux de puissance des raies spectrales, il est préférable de ne pas transmettre les bits de quadrant dans chaque mot à plusieurs bits FI et F A la place, on les transmet dans un mot FI et un mot FQ sur M, en désignant par M un nombre entier supérieur à un, par substitution d'un bit de quadrant à la place d'un bit auxi- liaire ou d'un bit de définition de trame. Pour que le récepteur localise les bits de quadrant tous les M mots FI et FQ, les bits de définition de trame doivent former une séquence répétitive de longueur M (ou un multiple de M) Par exemple, avec le code Gray de la figure 3, les bits de définition de trame dans F et F pourraient être tous deux des " O " logiques tous les M instants de mot à plu- sieurs bits, et tous deux des " 1 " logiques dans le cas con- traire La réception de bits de définition de trame consis- tant en " O " logiques dans les canaux I et Q signalerait alors au récepteur que les composantes MSB 1 et MSB 2 des mots à plusieurs bits immédiatement suivants sont des bits de qua- drant. On va maintenant considérer la figure 2 Le signal à modulation d'amplitude en quadrature entrant, sur le conduc- teur 201, est appliqué au circuit récepteur à modulation d'amplitude en quadrature 200 Dans le circuit récepteur 200, le signal en modulation d'amplitude en quadrature est démodulé en deux signaux analogiques qui sont échantillonnés et décodés pour donner les composantes de bit en code Gray des canaux I et Q Les composantes de bit du canal I apparaissent sur les conducteurs 203 à 205 et les composantes du canal Q appa- raissent sur les conducteurs 206 à 208 L'horloge à la caden- ce de symbole de la modulation d'amplitude en quadrature est également récupérée dans le circuit récepteur 200 et elle est transmise par le conducteur 202 au circuit de localisation de trame '20 dans le circuit de synchronisation de trame 217. Les décodeurs Gray 240 et 241 décodent respectivement l'infor- mation numérique fournie par le circuit récepteur 200, pour générer MSB 1 ', NMSBI' et LSB 1 ' sur les conducteurs 209 à 211 et MSB 2 ', NMSB 2 ' et LSB 2 ' sur les conducteurs 212 à 214. Le symbole prime qui suit chacune des composantes de bit des canaux I et Q reçus est destiné à indiquer que ces composantes peuvent ne pas être identiques à leurs homo- logues respectifs dans l'émetteur, à cause de la présence d'une ambiguïté de phase. Le circuit de synchronisation de trame 217 comprend le circuit de localisation de trame 220 et la porte 223 Le circuit de localisation de trame 220, attaqué par l'horloge à la cadence de symbole récupérée, sur le conducteur 202, exa- mine les conducteurs 210 et 213 pour récupérer la synchroni- sation de trame A titre d'exemple, on a supposé que les bits de définition de trame contenus dans FI et F 9 étaient insérés dans les composantes NMSB 1 et NMSB 2 des canaux I et Q Comme décrit ci-dessus, si les bits de quadrant sont transmis tous les M mots FI et FQI les valeurs choisies pour les bits de définition de trame restants doivent former une séquence répé- titive que le récepteur peut utiliser pour localiser les bits de quadrant Le circuit de localisation de trame 220 recherche des instants de symbole séparés de N symboles, auxquels la séquence répétitive de bits de définition de trame apparaît. Lorsque le circuit de localisation de trame 220 a trouvé de tels instants de symbole, il génère un signal logique " 1 " sur le conducteur 222 tous les N symboles, pour indiquer les ins- tants de mot à plusieurs bits Ce signal logique " 1 " valide l'interface de bits auxiliaires 250 de façon à extraire et à enregistrer les bits auxiliaires contenus dans les mots F 1 et FQ Le signal logique " 1 " sur le conducteur 222 commande éga- lement la porte 223 de façon à appliquer au conducteur 224 le signal logique " O " présent sur le conducteur 218 Lorsque le conducteur 222 est à l'état logique " O ", la porte 223 trans- met au conducteur 224 l'horloge à la cadence de symbole qui a été récupérée Par conséquent, il apparaît sur le conduc- teur 224 une horloge d'écriture intermittente qui comporte des impulsions aux instants des impulsions de l'horloge à la cadence de symbole récupérée,et pas d'impulsions aux instants de mot à plusieurs bits. Aux instants de bit de quadrant, le circuit de loca- lisation 220 génère également un signal logique " 1 " sur le conducteur 221 qui est la source d'horloge pour le circuit de localisation de bit de quadrant 216 Le conducteur 221 est également appliqué à l'interface 250, du fait que les bits auxiliaires sont supprimés ou bien apparaissent sur des con- ducteurs différents aux instants auxquels FI et FQ définis- sent des bits de quadrant. Les erreurs dues à une ambiguïté de phase qui se manifestent dans la régénération du signal numérique dans le récepteur sont corrigées par le circuit de localisation de bit de quadrant 216 et le circuit de commutation de canal et de bit 215 Le circuit de localisation de bit de quadrant 216 examine les composantes de bit MSB 1 ' et MSB 2 ' sur les conduc- teurs 209 et 212, lorsqu'il reçoit une impulsion sur le con- ducteur 221 En fonction des niveaux logiques des bits de quadrant qu'il trouve, le circuit de localisation de bit de quadrant 216 produit sur les conducteurs 242, 243 et 244 des signaux logiques qui commandent le fonctionnement du circuit de commutation de canal et de bit, 215 Un signal logique " 1 " sur les conducteurs 243 et 244 provoque respectivement l'in- version des composantes MSB 1 ' et MSB 2 ' L'inversion de MSB 1 ' et/ou MSB 2 ' peut être nécessaire, selon la valeur de la rota- tion due à l'ambiguïté de phase Un signal logique " 1 " sur le conducteur 242 commande au circuit de commutation 215 de per- muter les composantes de bit correspondantes des canaux I et Q La permutation de canal est nécessaire, à certains moments, après l'inversion des composantes de bit MSB 1 ' ou MSB 2 ' Les composantes de bit corrigées MSB 1, NMSB 1 et LSB 1 du canal I apparaissent sur les conducteurs 227 à 229 et les composantes de bit corrigées du canal Q, MSB 2, NMSB 2 et LSB 2, apparaissent sur les conducteurs 230 à 232. La mémoire tampon 233 enregistre les signaux numé- riques présents sur les conducteurs 227 à 232, sous la com- mande de l'horloge d'écriture intermittente présente sur le conducteur 224 Du fait qu'il n'y a pas d'impulsions de l'horloge d'écriture intermittente à l'instant de mot à plu- sieurs bits, les mots à plusieurs bits ne sont jamais écrits dans la mémoire tampon 233 Une boucle à verrouillage de pha- se 225 effectue un traitement de moyenne sur l'horloge d'écri- ture intermittente présente sur le conducteur 224 et génère à partir d'elle une horloge de lecture "lissée", sur le conduc- teur 226, qui est utilisée pour lire le contenu de la mémoire tampon 233 et pour le transférersur les conducteurs 234 à 239. Dans des applications dans lesquelles FI et F comprennent des bits auxiliaires représentant une information de canal de service, on peut extraire cette information à l'aide de l'interface de bits auxiliaires 250 L'interface 250, comprenant une mémoire tampon, enregistre les bits auxi- liaires à l'instant de mot à plusieurs bits, par l'intermé- diaire des signaux logiques " 1 "t présents sur le conducteur 222 Le signal logique " 1 " présent sur le conducteur 221 empêche la mémoire tampon appartenant à l'interface-250 d'enregistrer les bits de quadrant présents sur les conduc- teurs 227 et 230 De plus, pour le cas dans lequel des bits de définition de trame sont remplacés par des bits auxiliai- res lorsque des bits de quadrant sont insérés dans FI et FQ, le signal logique " 1 " présent sur le conducteur 221 peut être appliqué à un multiplexeur dans l'interface 250, de façon à transmettre ces bits auxiliaires à la mémoire tampon apparte- nant à l'interface 250 L'interface 250 est représentée de façon -générale connectée à des conducteurs 227 à 232 Bien entendu, dans des applications dans lesquelles seuls des bits de définition de trame ou de quadrant sont présents sur cer- tains conducteurs des canaux I et Q à l'instant de mot à plu- sieurs bits, il n'est pas nécessaire que de tels conducteurs soient connectés à l'interface 250 Les bits auxiliaires enregistrés peuvent être transférés ultérieurement sur les conducteurs 251 sous l'effet d'un signal d'horloge (non représenté) appliqué à l'interface 250. Les figures 6 et 7 montrent deux modes de réalisa- tion, pris à titre d'exemples, du générateur de mot 114 Dans les deux modes de réalisation, le générateur de mot produit des mots à plusieurs bits comprenant des bits de définition de trame et des bits auxiliaires De plus, chaque générateur de mot insère périodiquement des bits de quadrant au lieu de bits auxiliaires, pour corriger les erreurs de régénération produites par une ambiguïté de phase Sur la figure 6, les bits de définition de trame restent au moment de l'insertion des bits de quadrant, tandis que sur la figure 7, les bits de définition de trame sont supprimés et remplacés par des bits auxiliaires au moment de l'insertion des bits de qua- drant. En considérant la figure 6, on voit un compteur 601 fonctionnant en diviseur par M, en désignant par M un entier supérieur à 1, dont l'entrée d'horloge est attaquée par des impulsions d'horloge de mot présentes sur le conduc- teur 120 Le compteur 601 incrémente son compte, émis sous la forme d'un mot numérique sur le bus 602, sous l'effet de cha- que impulsion d'horloge de mot Une fois que le compte maxi- mal égal à M est atteint, le compteur retourne à zéro et recommence à compter Les mémoires 605 et 606 enregistrent respectivement les bits de définition de trame pour FI et F Bien qu'on utilise deux mémoires pour enregistrer les bits de définition de trame, une seule mémoire est souvent suffisante. Ceci est vrai pour les sous-ensembles symétriques des figures 3 et 4, du fait que les bits de définition de trame dans FI et FQ ont la même valeur au même instant Chaque bit de défi- nition de trame, enregistré à une adresse différente parmi M adresses, est lu en réponse à l'adresse présente sur le bus 602 Le bit de définition de trame pour FI, formé sur le con- ducteur 611, est retardé par la bascule 615 avant d'apparai- tre sur le conducteur 152 Ce bit de définition de trame devient la composante NMSB 1 du canal 1, par l'intermédiaire de la porte 109, au moment de l'impulsion d'horloge de mot lr suivante De façon similaire, le bit de définition de trame pour FQ, formé sur le conducteur 612, est retardé par la bas- cule 616 avant d'apparaître sur le conducteur 153 Le bit de définition de trame pour FQ devient la composante NMSB 2 du canal Q, par l'intermédiaire de la porte 112, au moment de l'impulsion d'horloge de mot suivante De plus, sous l'effet de chaque impulsion d'horloge de mot, la source de bits auxiliaires 116 applique sur le bus 118 un ensemble variable de quatre bits auxiliaires Chacun des quatre bits auxiliai- res apparaît sur l'un particulier des quatre conducteurs du bus 118 Les bits présents sur deux des quatre conducteurs sont simplement retardés par les bascules 617 et 618 avant d'apparaître sur les conducteurs 154 et 155 Parmi les deux conducteurs restants, l'un est branché en compagnie du bus 602 de façon à appliquer une information d'adresse à la mémoire 603, et l'autre est branché en compagnie du bus 602 de façon à appliquer une information d'adresse à la mémoire 604 Chacune des mémoires 603 et 604 comprend au moins 2 M adresses et fournit sur les conducteurs 609 et 610 des bits ayant les valeurs logiques " O " ou " 11 "l Pour des adresses correspondant à M-1 des valeurs présentes sur le bus 602, le niveau logique sur le conducteur 609 correspond au niveau logique du bit auxiliaire sur le conducteur du bus 118 qui forme une partie de l'adresse pour la mémoire 603 Pour ces M-1 mêmes valeurs sur le bus 602, le niveau logique sur le conducteur 610 correspond au niveau logique sur le conducteur du bus 118 qui forme une partie de l'adresse pour la mémoire 604 De plus, une fois toutes les M adresses, les mémoires 603 et 604 présentent des bits de quadrant à l'état logique " 1 " sur les conducteurs 609 et 610, indépendamment des niveaux logiques des bits auxiliaires qui forment une partie de chaque adresse de mémoire Naturellement, si on désire un bit de quadrant dans chaque FI et F, on peut adresser les mémoires 603 et 604, enregistrant chacune des bits de quadrant prédéterminés, de la même manière que les mémoires 605 et 606 Par conséquent, chaque impulsion d'horloge de mot forme le FI suivant sur les conducteurs 609, 611 et 607 et le F suivant sur les conducteurs 610, 612 et 608 A chaque impulsion d'horloge de mot, les portes 108, 109 et 110 insèrent le FI présent dans le canal I et les portes 111, 112 et 113 insèrent le FQ présent dans le canal Q. Le circuit de la figure 7 fournit également FI et FQ sur les mêmes conducteurs que sur la figure 6, pour cha- que impulsion d'horloge de mot La figure 7 comprend un compteur 601 fonctionnant en diviseur par M, un bus 602, des bascules 613 à 618 et des mémoires 603 et 604 qui fonc- tionnent d'une manière identique à celle décrite en relation avec la figure 6 Cependant, sur la figure 7, le bus 118 com- prend six conducteurs Chacune des mémoires 705 et 706 est adressée par le bus 602 et par un conducteur du bus 118. * Pour M-1 adresses, chacune des mémoires 705 et 706 applique un bit de définition de trame sur les conducteurs 611 et 612. De plus, pour une adresse sur M, ces mémoires 603 et 604 fournissent des bits de quadrant, et chacune des mémoires 705 et 706 fournit un bit auxiliaire ayant une valeur logique éga- le au niveau logique sur le conducteur du bus 118 qui forme une partie de l'adresse de mémoire Par conséquent, dans le générateur de mot de la figure 7, les bits de définition de trame sont supprimés et remplacés par un bit auxiliaire à l'instant de bit de quadrant. On peut évidemment modifier aisément les modes de réalisation décrits ci-dessus du générateur de mot 114, pour faire apparaître les bits de définition de trame dans les com- posantes LSB 1 et LSB 2 des canaux I et Q De plus, on peut facilement obtenir diverses configurations de bits de défini- tion de trame en changeant simplement les valeurs enregis- trées dans les mémoires 605 et 606 ou 705 et 706 Dans l'exemple de codage par modulation d'amplitude en quadrature à 64 états, les valeurs des bits de définition de trame qui sont insérés dans les canaux I et Q au même instant doivent correspondre aux valeurs contenues dans l'un quelconque des sous-ensembles désignés sur les figures 4 o 01 5 Il faut éga- lement noter que l'invention n'est pas limitée à des données codées en code Gray de type non différentiel, et qu'elle peut être utilisée avec n'importe quelle configuration de points de code formant au moins un sousensemble symétrique dans lequel les valeurs de positions de bit prédéterminées ne varient pas sous l'effet d'une ambiguïté de phase. La figure 8 montre un schéma de codeurs Gray 121 ou 122 comprenant des portes OU-EXCLUSIF 801 et 802 branchées en cascade Les décodeurs Gray 240 et 241, utilisés dans le récepteur de la figure 2, ont une structure pratiquement iden- tique, à la seule exception que les désignations des conduc- teurs sont remplacées par les désignations correspondantes du récepteur. La figure 9 montre les circuits internes détaillés du circuit de commutation de canal et de bit 215 et du circuit de localisation de bit de quadrant 216 Les entrées D de bas- cules 911 et 912 sont respectivement connectées aux composan- tes MSB 1 ' et MSB 2 ' des canaux I et Q En appliquant l'impul- sion de bit de quadrant présente sur le conducteur 221 aux entrées d'horloge (CLK) des bascules 911 et 912, on fait appa- raître les bits de quadrant régénérés sur les conducteurs de sortie Q Ces conducteurs sont connectés à la porte OU- EXCLUSIF 913 On considérera le cas de deux bits de quadrant transmis qui sont des " 1 " logiques En l'absence d'ambiguîté de phase, les sorties Q des bascules 911 et 912 sont toutes deux au niveau logique " 1 " et aucune action correctrice n'est nécessaire Cependant, en présence d'une ambiguïté de phase, les bits régénérés sur les conducteurs 209 à 214 correspondent à une rotation des bits transmis, sur un ou plusieurs quadrants. En considérant la figure 3, on note que si l'ambiguïté de phase produit une rotation des données régé- nérées de 90 en sens inverse d'horloge, la sortie Q de la bascule 911 est au niveau logique " 1 " et la sortie Q de la bascule 912 est au niveau logique " O " Le signal de la sortie Q de la bascule 912, au niveau logique " 1 ", est transmis à la porte 904 par le conducteur 244 Lorsque la porte 904 reçoit un signal au niveau logique " 1 ", elle inverse la composante MSB 2 ' en transmettant le signal de sortie de l'inverseur 902. De plus, le signal de sortie au niveau logique " 1 " de la porte 913 est transmis aux portes 905, 906, 907, 908, 909 et 910 qui permute alors les composantes de bit correspondantes des canaux I et Q Pour une rotation des données régénérées de 1800 en sens inverse d'horloge, les sorties Q des bascules 911 et 912 sont toutes deux au niveau logique " O " Les signaux des sorties Q, au niveau logique " 1 ", sont transmis par les conducteurs 243 et 244 vers les portes 903 et 904. Les portes 903 et 904 inversent les composantes MSB 1 ' et MSB 2 ' en transmettant les signaux de sortie des inverseurs 901 et 902 Enfin, pour une rotation des données régénérées de 2700 en sens inverse d'horloge, les sorties Q des bascules 911 et 912 sont respectivement aux niveaux logiques " O " et " 1 " 1 Le niveau logique présent sur la sortie Q de la bascule 911 provoque l'inversion de la composante MSB 1 ' par la porte 903, et ceci est ensuite suivi par la permutation des compo- santes de bit correspondantes des canaux I et Q sous l'effet du signal de sortie au niveau logique " 1 ' de la porte OU- EXCLUSIF 913 Par conséquent, le fonctionnement décrit ci-dessus du circuit de localisation de bit de quadrant 216 et du circuit de commutation de canal et de bit 215 corrige les erreurs de régénération produites par une ambiguïté de phase Les composantes de bit corrigées, désignées par MSB 1,- NMSB 1, LSB 1, MSB 2, NMSB 2 et LSB 2, apparaissent sur les con- ducteurs 227 à 232. Bien qu'on ait envisagé le fonctionnement de l'in- vention en considérant un émetteur et un récepteur ayant deux canaux de données, il faut noter que l'invention est adaptable à l'utilisation dans des systèmes de modulation d'amplitude en quadrature ayant un plus grand nombre de canaux de données Par exemple, on pourrait imaginer que le système de modulation d'amplitude en quadrature comprenne quatre canaux de données qui sont couplés sélectivement, deux à la fois, au modulateur de modulation d'amplitude en quadrature 127 Des modifications supplémentaires de l'inven- tion décrite apparaissent également aisément Par exemple, dans des systèmes de modulation d'amplitude en quadrature ayant un plus grand nombre de niveaux d'amplitude, il peut être souhaitable de former plus d'un bit de définition de trame par mot On peut aisément réaliser ceci, par exemple en appliquant les bits de définition de trame lus à plus d'une composante de bit dans les canaux de données On peut également, par exemple, faire varier d'une certaine manière prédéterminée les valeurs des bits de quadrant transmis. Il va de soi que de nombreuses autres modifica- tions peuvent être apportées au procédé et au dispositif décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1 Dispositif destiné au maintien de la synchronisa- tion de trame dans un système de transmission de données à modulation d'amplitude en quadrature à plusieurs niveaux, caractérisé en ce qu'un générateur de mot ( 114) fournit des mots de commande (conducteurs 150 à 155) destinés à être insé- rés à des instants périodiques parmi des mots de données, ces mots de commande comprenant des bits périodiques à une pre- mière cadence, destinés à maintenir la synchronisation de tra- me, des bits périodiques à une seconde cadence destinés à maintenir la synchronisation de phase et des bits pseudo- aléatoires destinés à l'égalisation de la répartition spectra- le de l'énergie. 2 Dispositif selon la revendication 1, caractérisé en ce que plusieurs portes ( 108 à 113) placées sous la com- mande du générateur de mot ( 114) appliquent les mots de com- mande à des instants prédéterminés dans des voies de signaux de données ( 102 à 107). 3 Dispositif selon la revendication 1, caractérisé en ce qu'un générateur de signaux d'horloge ( 115) commande l'instant d'insertion des mots de commande parmi des mots de donnéeset interrompt (conducteur 119) le passage de mots de données pendant une telle insertion de mots de commande. 4 Dispositif selon la revendication 1, caractérisé en ce que des bits de définition de trame appartenant à de tels mots de commande sont insérés dans des positions prédé- terminées dans le diagramme de l'espace de signal qui est for- mé par des mots de données, de façon que la position du mot de commande soit indépendante des effets de rotation dûs à une ambiguité de phase - Dispositif selon la revendication 1, caractérisé en ce que des mots de commande prédéterminés contiennent un bit de quadrant à la place d'un bit de définition de trame ou d'un bit pseudo-aléatoire, pour faire disparaître des erreurs de régénération des données dues à une ambiguïté de phase. 6 Procédé de maintien de la synchronisation de trame dans un système de modulation d'amplitude en quadratu- re, de la manière mise en oeuvre par le dispositif de l'une quelconque des revendications 1 à 5, caractérisé en ce qu'on forme tout d'abord des mots de commande de façon qu'ils con- tiennent au moins un bit de définition de trame dans l'un ou l'autre des canaux de transmission de signaux en phase ou en quadrature du système; et on insère ensuite ces mots de commande à des instants présélectionnés parmi des mots de données qui traversent le système, d'une manière telle que les bits de définition de trame remplissent leur fonction indépendamment des effets de rotation résultant d'une ambi- guité de phase, dans le diagramme de l'espace de signal.