Brevet FR2524226A1 — publié le 19830930

i La présente invention concerne un convertis- seur numérique/analogique (que l'on dénomme également de fa- çon abrégée DCA) Plus particulièrement la présente inven- tion concerne des convertisseurs à haute résolution, ser- vant par exemple à la conversion de signaux d'entrée numé- riques à 16 bits en des signaux analogiques correspondants. Ces dernières années, on a connu un besoin crois- sant de convertisseursnumériqoe/analogique à haute résolu- tion La résolution des types connus de convertisseurs Monolithiques uti lisant un circuit itératif R/2 R semble avoir atteint une limite pratique apparente d'environ 12 bits C'est pourquoi il est devenu nécessaire de chercher d'autres solutions à ce problème. On a admis que, dans certaines applications, une précision absolue dans les convertisseurs numériques/analo- giques est moins importante qu'une bonne linéarité diffé- rentielle et un comportement monotone garanti A de tels égards, une performance supérieure peut être obtenue en uti- lisant des convertisseurs numérique /analogique du type à segments comportant des chaînes de résistances branchées en série et comportant des commutateurs de manière -à établir une connexion avec des points nodaux sélectionnés de la chaîne. Les convertisseurs à segments peuvent être dis- posés selon un format en cascade, de telle sorte qu'un pre- mier étage utilisant un convertisseur ayant une chaine de résistances décode un groupe de bits d'ordre supérieur et qu'un second étage décode le restant des bits d'ordre infé- rieur Un convertisseur non linéaire de ce type général est connu dans l'article de Gryzbowski et consorts "Fonctions non linéaires fournies par des convertisseurs numérique/ analogique ", Electronic Engineering 1971, pp 48-51 Le convertisseur décrit dans cet article est conçu pour fonc- tionner avec une -commutation par relais et non avec une com- mutation moderne au moyen de semiconducteurs Le brevet US No 3 997 892 (Susset) montre un type de convertisseur en cascade (non linéaire) destiné à être utilisé avec un sys- tème-de commutation à semiconducteurs Dans ce dispositif, à la fois le premier et le second étages comprennent un con- vertisseur du type à segments à chaîne de résistances. L'agencement du convertisseur inclut des amplificateurs tam- ponsafin d'empêcher la chaîne de résistances du second étage de charger la chaîne de résistances du premier étage - Bien que les convertisseursde l'art antérieur indiqués ci-dessus présentent certains aspects intéressants, ils ne sont pas capables d'une performance à haute résolu- tion, que l'on exige maintenant dans de nombreuses applica- tions C'est pourquoi un but de la présente invention est de résoudre les inconvénients de tels dispositifs de l'art antérieur. Dans une forme de réalisation préférée de l'in- vention, qui va être décrite ci-après en détail, il est pré- vu un convertisseur en cascade à deux étages, dans lequel le premier étage est constitué par un convertisseur à segments 2 G ayant une chaîne de résistances branchées en série Des moyens de commutation peuvent être actionnés par des bits d'ordre supérieur du signal d'entrée numérique de manière à avancer ou reculer sur la chaîne de résistances, de manière à établir des connexions sur la tension aux bornes d'une résistance quel- conque sélectionnée faisant partie des résistances de la chaîne Comme dans le brevet Susset mentionné ci-dessus NO 3 997 892, la tension aux bornes de la résistance sélection- née de la chaîne est à son tour accouplée par l'intermédiai- re de deux amplificateurs tampons aux bornes d'entrée du con- vertisseur du second étage Ce dernier effectue une interpo- lation dans les limités de la tension sélectionnée fournie par le premier étage, conformément à un jeu de bits d'ordre inférieur du signal d'entrée numérique. Conformément à un aspect important de l'inven- tion, les rôles des amplificateurs tampons-sont interchangés lors de chaque pas d'avance (ou de recul) sur la chaine des résistances du premier étage Ceci supprime ou réduit au minimum toute erreur de non linéarité différentielle due à un désaccord par décalage entre les amplif Licateurstampons, ce qui permet d'obtenir un fonctionnement à résolution excep- -tionnellement élevée, tout en utilisant des composants et des procédés classiques. Lorsque le signal d'entrée numérique requiert que les amplificateurs tampons soient avancés depuis les bor- nes d'une résistance de la chaine de résistance 2 la résis- tance suivante de la chaine, le système de commutateurs fonc- tionne de façon simple en décalant uniquement une connexion à la fois, d'une manière "à saute mouton" C'est-à-dire que la connexion d'un amplificateur tampon à un point nodal de la chaîne est décaléeau point nodal suivant au-delà de celui auquel l'autre amplificateur tampon est raccordé, tan- dis que la connexion de cet autre amplificateur tampon à la chaine de résistances reste inchangée Ainsi les connexions entre les amplificateurs et la chaine de résistances sont effectivement inversées lors de chaque pas d'avance ou de recul sur la chaîne, de manière à réduire au minimum tout effet nuisible d'un désaccord par décalage entre les ampli- ficateurs. Avec une telle commande séquentielle des commu- tateurs, on peut voir que la polarité de la tension entre les entrées des amplificateurs tampons s'inverse lors de chaque pas d'avance ou de recul sur la chaine-des résistan- ces Dans un autre agencement, la polarité correcte pour le convertisseur du second étage est restaurée au moyen d'un commutateur d'inversion situé dans le circuit de sortie de l'amplificateur tampon, c'est-à-dire dans une partie du circuit qui est en aval de la partie mise en jeu lors de l'inversion des rôles des amplificateurs tampons Dans la présente invention, il n'existe aucun commutateur d'inversion de ce type. 2.524226 Au lieu de cela, le résultat fonctionnel désiré est obtenu par l'inversion des rôles des bornes d'entrée du convertis- seur du second étage en établissant des connexions avec des éléments d'un réseau itératif R-2 R de ce second étage, pour chaque pas d'avance ou de recul sur la chaîne de résistances. L'effet final est le même que celui d'une relation de pola- rité uniforme entre la tension d'entrée et le convertisseur du second étage pour tous les signaux d'entrée numériques. D'autres caractéristiques et-avantages de la pré- sente invention ressortiront de la description donnée ci-après faite en référence aux dessins annexés, sur lesquels: la figure 1 est un diagramme schématique montrant une forme de réalisation préférée de l'invention; la figure 2 est un schéma expliquant les sé- quences de commutation lors du pas d'avance (ou de recul) sur la chaîne de résistances du premier étage; et la figure 3 est une table de vérité pour le déco- deur pour les commutateurs de segments de la figure 1. En se référant maintenant à la figure 1, on y voit représenté un convertisseur numérique/analogique du ty- pe en cascade, comprenant un convertisseur 10 formant le premier étage et un convertisseur 12 servant de second éta- ge Le premier étage comprend fondamentalement une chaine - de résistances 14, par exemple des résistancespossédant des valeurs ohmiques identiques pour une conversion linéaire et excitées par une tension de référence repérée par VR+ et VR Un système 16 de commutateurs àcommande numérique fonctionne de manière à établir une connexion sélective avec deux points voisins quelconques des points nodaux successifs situés entre les résistances Les commutateurs sont actionnés par des signaux de, commande représentés par des flèches SQ à 516 et produits par un décodeur 18 pour commutateurs de segments à partir d'un ensemble de quatre bits d'ordre supérieur d'un signal d'entrée numérique à 16 bits appliqué à un dispositif 20 de verrouillage des données numériques, Lorsque les bits d'ordre supérieur changent,les commutateurs 16 réalisent une avance (ou un recul)des con- nexions avec les points nodaux, sur la chaîne des résistan- ces de manière à raccorder la tension aux bornes d'une ré- sistance quelconque sélectionnée parmi les résistances de la chaîne à un couple d'amplificateui tampons A 1, A 2, at- taquant les bornes d'entrée IN 1 et IN 2 du convertisseur 12 constituant le second étage Cette avance (ou ce recul) sur la chaîne des résistances est réalisée de telle maniè- re que seule une connexion est modifiée à chaque pas. La figure 2 a été incluse pour donner une re- présentation un peu imagée des séquences de commutation mi- ses en jeu lors de l'avance (ou du recul) pas-à-pas sur la chaîne des résistances On peut voir,que, à partir d'une po- sition "de départ" à la partie inférieure de la chaîne, la séquence de commutation tout d'abord avance la connexion de gauche ( 1), puis la connexion de droite ( 2) et ainsi de suite sur la chaine Cette procédure peut être considérée comme analogue à la manière selon laquelle une personne mon- te des escaliers, chaque marche recevant la jambe arrière un pas après la jambe avant Ainsi la procédure peut être considérée comme une "avance ou remontée" sur la chaîne de résistances, ou comme une séquence un peu apparentée à une avance "à saute-mouton", Une table de vérité pour les com- mutateursde segments est représentée sur la figure 3. En suivant une telle procédure d'avance pas-à- pas de commutation dans le dispositif convertisseur décrit, on voit que les rôles des amplificateurs tampons A, A 1, A 2 sont inversés à chaque pas lorsque les commutateurs "remon- tent" la chaîne de résistances Du point de vue mathémati- que on peut voir que cette inversion des r 8 les des amplifi- cateurs, lors de la commutation d'un noeud à un autre noeud distants de deux points, supprime ou réduit de façon impor- tante des erreurs de non linéarité différentielles, qui, sinon,se produiraient par suite du désaccord par décalage entre les amplificateurs. Le convertisseur 12 constituant le second étage comprend un convertisseur connu utilisant un réseau itératif R/2 R, les commutateurs 30 du réseau itératif étant du type C-MOS et fonctionnant dans le mode de tension Le schéma a été simplifié pour montrer uniquement un nombre limité des commutateurs à douze bits, qui sont en réalité inclus dans le convertisseur numérique/analogique CMOS Les bornes d'en- trée IN 1 et IN 2 reçoivent la tension des segments sélection- nés,de la part des amplificateurs tampons Al, A 2 précédemment décrits, et délivrent des potentiels correspondantsà un cou- ple de fils d'alimentation 32, 34 Les commutateurs 30 ser- vent à raccorder les branches en shunt du réseau itératif R/2 R à l'un ou à l'autre des fils d'alimentation conformé- ment à un signal logique à douze bits appliqué aux bornes des commutateurs Il est prévu un commutateur supplémentai- re 36 servant à raccorder laurésistance 38 de terminaison du réseau itératif à l'un ou à l'autre des fils d'alimen- tation, conformément à l'état binaire du quatrième bit du si- gnal d'entrée à 16 bits. La procédure d'avance pas-à-pas des commutateurs décrite ci-dessus provoque une inversion de la polarité de la tension appliquée aux amplificateurs tampons Ai, A 2 lors -de chaque pas d'avance (ou de recul) sur la chaîne des ré- -25 sistances Dans l'agencement connu mentionné ci-dessus-, les effets de cette inversion sont supprimés par un dispositif à commutateurs d'inversion monté dans les circuits de sortie des amplificateurs tampon Dans la présente forme de réalisa- tion, il n'existe aucun tel commutateur d'inversion, et l'in- version de la polarité est liée à la commande du jeu de com- mutateurs 30 par l'intermédiaire d'un ensemble correspondant de circuits OU-Exclusif 40 recevant, à l'une de leurs entrées, le signal binaire provenant du quatrième bit de données, mais également au moyen du commutateur supplémentaire-36 qui est commandé de façon similaire par le quatrième bit de données. Ce circuit logique 40 sert à réaliser l'inversion desirée de polarité par alternance des connexions entre les fils d'ali- mentation 32, 34 et les éléments correspondants du réseau ité- ratif, pour chaque pas d'avance ou de recul sur la chaîne des résistances 14 Chaque commutation enalternance de ce type peut être illustrée sous la forme d'un retournement du réseau de résistances, par rapport aux fils d'ali- mentation 32, 34 Dé façon plus spécifique, les signaux de commande numérique appliqués aux commutateurs 30 du réseau itératif sont modifiés en alternance en passant d'une valeur vraie du signal à 12 bits d'ordre inférieur au complément de ce signal à 12 bits, lorsque lescommutateurs 116 de segments avancent ou régressent sur la chaîne de résistance 14 En synchro- *nisme avec cette opération, le commutateur supplémentaire 36 modifie en alternance la connexion à la résistance de ter- *minaison 38, d'un fil d'alimentation sur l'autre, de sorte que la résistance est toujours raccordée au fil d'alimenta- tion possédant le potentiel inférieur. Le résultat de cette commutation à commande lo- gique est-que le signal de sortie correct V 0 est délivré automatiquement, indépendamment de la permutation des râles des amplificateurs tampors Al, A 2 lorsque les commutateurs 16 des segments avancent ou régressent sur la chaîne des résis- tances 14. Bien que l'on ait décrit ci-dessus de façon dé- taillée une forme de réalisation préférée de la présente in- vention, il est souhaitable d'insister sur le fait qu'elle n'a été indiquée qu'à titre d'illustration de l'invention et ne doit pas être considérée comme nécessairement limitative de cette dernière, étant entendu que toute modification peut y etre apportée par un spécialiste de la technique sans sor- tir du cadre de la présente invention REVENDICATION 1 Convertisseur numérique/analogique à deux étages, caractérisé en ce que le premier étage ( 10) décode un ensemble de bits d'ordre supérieur tandis que le se- cond étage ( 12) décode les bits restants d'ordre inférieur, que ledit premier étage ( 10) comprend une chaine de résis- tances ( 14) branchées en sérieexcitées par une tension de référence et comprenant des premiers moyens de commutation ( 16) répondant auxdits bits d'ordre supérieur pour réaliser une avance ou un recul sur la chaine de résistances ( 14) de manière à établir des première et des seconde conne- xionsrespectivement avec un couple quelconque de pointsno- daux voisins de ladite chaîne de résistancesde manière à produire, entre un premier et un second conducteurs de référence, l'une quelconque des tensions apparaissant aux bornes des résistances ( 14) de ladite chaîne, ledit convertisseur comportant un premier et un second amplificateurstampons (A 1,A 2) possédant des circuits d'entrée raccordés respecti- vement auxdits conducteurs de référence en réponse aux tensions des points nodaux sélectionnés de manière à développer une tension pour l'entrée du convertisseur ( 12) constituant le second étage, lesdits premiers moyens de commutation ( 16) pouvant être actionnés lors de chaque pas d'avance (ou de recul) sur la chafne de résistances de manière à inter- vertir les rôles des amplificateurs tampons (A 1,A 2) lors de chaque pas d'avanoe (ou de recul) sur la chaîne de résistan- ces ( 14) par commutation de la connexion sur un seul desdits points nodaux, par raccordement de l'amplificateur tampon correspondant (A 1,A 2) au point nodal suivant au-delà du point nodal auquel l'autre amplificateur tampon (A 2,A 1) est raccordé, tout en laissant inchangée la liaison dudit autre amplificateur tampon avec la chaine de résistances, grâce à quoi lesdits amplificateurs tampons (A 1,A 2) sont rac- cordés alternativement aux points nodaux successifs de ladi- te chaîne de résistances lorsque lesdits premiers moyens de commutation ( 16) réalisent une avance (ou un recul) pas-à- pas des connexions sur la chàine,et il est prévu: des moyens ( 32,34) 'reliant les sorties desdits amplificateurs tampons (A 1,A 2) aux bornes d'entrée respectives du second étage ( 12) dudit convertisseur; un réseau itératif de résistances série/shunt R/2 R pour ledit convertisseur ( 12) du second étage; un jeu de commutateursà transistors ( 30) pouvant être actionnés chacun de manière à raccorder une résistance shunt respective en alternance à l'une ou à l'autre desdites bor- nes d'entrée conformément à l'état binaire d'un signal de commutation appliqué; un commutateur à transistor supplé- mentaire ( 36) pouvant être actionné de manière à raccorder ladite résistance de terminaison ( 38) en alternance à l'une ou à l'autre desditesbornes d'entrée conformément à l'état binaire d'un signal de commutation appliqué; un circuit ( 40) servant à transmettre lesdits bits d'ordre inférieur respectivement audit ensemble de commutateurs à transistors ( 30); ledit circuit ( 40) comprenant des moyens logiques pouvant être actionnés en réponse au signal d'entrée numé- rique de manière à réaliser en alternance ( 1) la transmis- sion directe des bits d'ordre inférieur à l'ensemble des com- mutateurs,et ( 2) la transmission du complément desdits bits à l'ensemble de commmutateurs, pour chaque pas (d'avance ou de recul) sur la chaine des résistances ( 14) effectué par lesdits premiers moyens de commutation ( 16); des moyens ( 18 pouvant être actionnés en synchronisme avec lesdits premiers moyens comutateurs ( 30) pour faire fonctionner en alternance ledit commutateur à transistor supplémentaire ( 36) lors de chaque pas d'avance (ou de recul) sur la chaine des résistances, effectué par lesdits premiers moyens de commutation, les roles interchangés desdits ampli- ficateurs tampons (Al,A 2),provoqués par ledit raccordement des amplificateurs tampons en alternance auxdits points no- daux successifs servant à réduire les erreurs de non linéa- rité différentielles qui, sinon,pourraient apparaître par suite d'un désaccord par décalage entre les amplificateurs tampons. 2 Appareil selon la revendication 1, caracté- risé en ce que le convertisseur ( 12) constituant le second étage est un convertisseur CMOS utilisant un système de com- mutation de tension CMOS.