Brevet FR2533348A1 — publié le 19840323

La présente invention concerne un dispositif de mémoire à semiconducteurs et plus particulièrement un dispositif de mémoire à semiconducteurs comportant une cellule de mémoire du type à un transistor, dans laquel- le un transistor et un condensateur sont branchés en sé- rie. On a connu une extension de l'utilisation pratique d'une mémoire RAM de type dynamique (abrévia- tion RAM provenant des termes anglais Random Access Memo- ry, signifiant mémoire à accès direct ou aléatoire), la mémoire RAM utilisant une cellule de mémoire du type à un transistor, dans laquelle un transistor à effet de. champ du type à grille isolée(désigné ci-après sous le terme abrégé de "transistor MISFET") et un condensateur sont branchés en série Un but de la technologie de fa- brication de cette mémoire RAM dynamique est de réduire au maximum la zone d'occupation des condensateurs d'un grand nombre de cellules de mémoire qui sont formées sur un substrat semiconducteurs Comme solution visant à réduire la surface d'occupation du condensateur, on a considéré l'utilisation d'un matériau possédant une per- mittivité supérieure en tant que matériau diélectrique constituant les condensateurs Jusqu'à présent on a com- munément utilisé une pellicule d'oxyde-de silicium en tant que matériau diélectrique On a envisagé de rempla- cer ce matériau par une pellicule de nitrure de silicium possédant une permittivitéélevée La pellicule de nitru- re de silicium possède une permittivit qui est égale ap- proximativement au double de celle de la pellicule d'oxy- de de silicium et compte tenu de ce fait, on peut s'at- tendre à une réduction remarquable de la zone d'occupa- tion par rapport à celle du condensateur classique utili- sant la pellicule d'oxyde de silicium. Cependant, en tant que résultat de recherches expérimentales, l'auteur à la base de l'invention a éta- bli le fait que, lorsqu'un condensateur est formé sur la surface d'un substrat semiconducteur en utilisant une pel- licule de nitrure de silicium en tant que matériau diélec- trique entre les deux électrodes du condensateur, l'état de surface du substrat semiconducteur varie en modifiant la valeur de capacité du condensateur, en fonction de l'amplitude et de la polarité d'une tension appliquée aux bornes des électrodes De façon plus spécifique, les recherches expérimentales effectuées par l'auteur de la présente invention ontrévèlé,que, dans le cas o une pel- licule d'oxyde de silicium est formée à la surface d'un substrat semiconducteur et est ensuite recouverte par une pellicule de nitrure de silicium de manière à pouvoir uti- liser les deux pellicules pour constituer la couche diélec- trique d'un condensateur, des porteurs indésirables s'ac- culent dans une région formant piège formée dans la cou- che diélectrique, en fonction de l'amplitude et de la polarité d'une tension appliquée, et qu'ils modifient l'état de la surface du substrat semiconducteur,en faisant apparaître une variation de la valeur de la capacité du condensateur en fonction du temps La variation de la capacité du condensateur est la cause de l'apparition d'une légère erreur ou d'un défaut de fonctionnement d'un dispositif de mémoire et entraine une limitation de la du- rée de vie pendant laquelle le dispositif de mémoire pos- sède un fonctionnement normal. La présente invention a été établie sur la base de la découverte du problème,mentionné ci-dessus, d'une dépendance-vis-à-vis de la tension, qui apparait lorsque l'on utilise une pellicule diélectrique possé- dant une permittivitéélevée. Un but de la présente invention est d'empê- cher l'altération des caractéristiquesattribuée à la dépendance vis-à-vis de la tension dans un dispositif de mémoire possédant une cellule de mémoire dans-laquel- *,À3 ,_ le un condensateur de stockage des données est formé par une pellicule ou couche diélectrique possédant une permittivité élevée, comme par exemple' une pellicule de nitrure de silicium. Conformément au dispositif de mémoire selon la présente invention, lecondensateur de mémorisation ou de stockage, qui est branché en série avec un transis- tor MISFET pour constituerune cellule de mémoire du ty- pe à un transistor, comporte une pellicule de nitrure de silicium qui est formée de manière à recouvrir la sur- face d'une région prédéterminée d'un substrat semfconduc- teur, et une couche conductrice qui est formée de maniè- re à recouvrir la pellicule de nitruire de silicium et à laquelle est raccordée une borne servant à appliquer une tension inférieure à une tension devant être appliquée à une ligne de transmission de bits (ou à une ligne de transmission de données): D'autres caractéristiques et avantages de la présente invention' ressortiront de la description donnée ci-après prise en référence aux dessins annexés, sur les- quels: - la figure 1 est une vué en coupe montrant la structure d'une cellule de mémoire conforme à la pré- sente invention; la figure 2 représente le schéma d'un cir- cuit équivalent de la cellule de mémoire représentée sur la figure 1; la figure 3 est un, graphique montrant la re-, lation entre la tension-de contrainte Vs et la variation -30 AVFB de la tension de bande plate; la figure 4 est un graphique montrant la re- lation entre la tension de contraint V' et le temps T pour s une modification de AVFB l'amenant à une valeur prédétermi- née; - la figure 5 est le schéma d'un circuit mon- trant un dispositif de mémoire conforme à la présente in- vention; et la figure 6 est un graphique servant à expli- quer les fonctionnements du circuit représentés sur la figure 5. on va décrire ci-après des formes de réalisa- tion préférées;,de l 'invention. Les figures 1 et 2 montrent une forme de réa- :* lisation d'une mémoire RAM dynamique conforme à la pré- sente invention, dans laquelle un circuit série est formé par un transistor MISFE Pd commutation et par un conden- sateur de mémorisation est réalisé en tant que cellule de mémoire sur un substrat semiconducteur Tout d'abord on va décrire en référence à la figure 1 une partie formant cellule de mémoire, conforme à la présente invention. Sur la figure, la lettre C désigne une partie o le condensateur de mémorisation de la cellule de mémoi- re est formé, la lettre Q désigne une partie dans laquel- le le transistor MISFET à canal N de commutation branché en série avec le condensateur C est formé Le transistor MISFET de commutation Q comporte une pellicule d'isolant de grille mince 10 qui est formée sur la surface princi- pale d'un substrat semiconducteur de type P 1, et une couche d'électrode de grille 11 qui est formée sur la pellicule Un substrat en silicium monocristallin de ty- pe P par exemple possédant la surface de plan d'orien- tation ( 100), est utilisé en tant que substrat 1 et une pellicule d'oxyde de silicium (Si O 2) peut être utilisée en tant que pellicule d'isolant de grille 10 En outre, on utilise une pellicule de silicium polycristallin en tant qu'électrode de grille 11 Dans le substrat 1, -les régions semiconductrices de type N+ 8 et 9 sont formées de manière à définir la région du canal du transistor MISFET Ces déux régions fonctionnent en tant que régions de source et de drain ou en tant que régions de drain et de source. La partie formant condensateur C possède une région semiconductrice de type N+ 7 qui est formée d'une manière continue à la suite de la région semiconductrice 8 fonctionnant en tant que région de drain ou de source. Cette région 7 possède une zone d'occupation prédétermi- née conformément à une valeur de capacité requise du con- densateur et forme une électrode de ce dernier. Une pellicule d'oxyde de silicium mince 2 est formée sur la région 7 Cette pellicule d'oxyde de sili- cium est destinée à supprimer une contrainte présente à la surface du substrat et imputable à la différence des coefficients de dilatation thermique d'une pellicule de nitrure de silicium (Si 3 N 4) devant être formée sur la surface et du substrat 1, de manière à empêcher de ce fait le développement de défauts cristallins. Sur la pellicule d'oxyde de silicium 2, on forme la pellicule de nitrure de silicium 3 conformé- ment à la présente invention En outre, on forme une mince-pellicule d'oxyde de silicium 4 sur la pellicu- le de nitrure de silicium 3 et on forme, par-dessus, la contre-électrode 5 du condensateur, avec du silicium po- lycristallin La contre-électrode 5 est à l'opposé de la région 7 et possède une zone ou surface d'occupation es- sentiellement identique à celle de ladite région 7 Cet- te électrode 5 peut être parfaitement bien formée d'un seul tenant avec un conducteur de câblage qui s'étend sur le substrat semiconducteur On forme une pellicule d'oxyde de silicium épaisse (pellicule d'oxyde de si- licium de champ) 6 entre les régions constituant la cel- lule. Dans cette structure, la pellicule de nitru- re de silicium 3 possédant une permittivitéélevée est uti- lisée en tant que pellicule ou couche diélectrique du con- densateur, de sorte que la zone d'occupation de la partie C constituant le condensateur peut être réduite Confor- mément à la présente invention, on peut aussi bien former la pellicule de nitrure de silicium directement sur le substrat 1 Mais, comme cela a été décrit ci-dessus, lors- que la pellicule de nitrure de silicium est formée direc- tement sur la surface du substrat en silicium 1, la dif- férence des coefficients de dilatation thermique du subs- trat en silicium et de la pellicule de nitrure de sili- cium entraîne l'apparition d'une contrainte thermique dans la surface du substrat en silicium 1 et provoque l'apparition de défauts cristallins dans cette surface. C'est pourquoi il est préférable de former la pellicule de nitrure de silicium (Si 3 N 4) moyennant l'interposition de la pellicule de Si O 2 En outre, dans le cas o la pel- licule de Si O 2 n'est pas intercalée, les caractéristiques de l'interface deviennent instables et,d'une manière quan- titative, la tension de bande plate VSB est modifiée ce qui entraîne une variation dans le temps de la caractéris- tique capacité (C)-tension (M) En outre, il apparaît un courant de fuite et la tension de rupture ou de claquage diminue C'est pourquoi il est intéressant de former la pellicule de St 3 N 4 en interposant une pellicule de Si O 2. Dans le dispositif de la cellule de mémoire indiqué précédemment, une borne Pl est raccordée à l'élec- trode 5 du condensateur conformément à la présente inven- tion Une tension spécifiée Vp est appliquée par l'inter- médiaire de cette borne P 1 Comme cela est illustré sur la figure 2, la tension Vp est déterminée conformément à une tension qui est appliquée à une ligne de transmission de bits (une'ligne de transmission de données) BL à la- quelle est raccordée la cellule de mémoire, conformément au niveau logique 1 "â ou " O " d'une donnée En supposant que VH désigne la tension du " 1 " logique devant être ap- pliquée à la ligne de transmission de bits BL et que VL désigne la tension du niveau logique " O ", la tension Vp - 2533348 7. est réglée conformément à la relation B possédant le signe positif et le signe négatif à une ten- sion qui est appliquée à 11 'électrode 7 du substrat semi- conducteur du condensateur C, il serait souhaitable de ré- gler la tension Vp à la valeur Vp =(v H + V)/2 A titre d'exemple, lorsque la tension de la ligne de transmis sion de bits VL varie entre VH = 5 Vet VL= O Ov il est souhaitable de régler Vp = + 2,5 V Dans le cas o l'on règle Vp = + 2,5 V, une tension VS,' qui est appli- quée aux bornes des deux électrodes ( 5,7) du condensa-, teur pour VH = + 5 V, devient + 5 V, si-bien que l'élec- trode 7 du substrat est polarisée positivement à rapport à l'électrode 5 Inversement, la tension Vs appliquée aux deux électrodes du condensateur pour VH = O V devient 2,5 V, de sorte que l'électrode 7 du substrat est pola- risée négativement par rapport à l'électrode 5 - De cette manière la caractéristique confor- me à l'invention réside dans le fait que la tension V devant être appliquée entre les deux électrodes ( 5,7) du condensateur C (ci-après cette tension sera dé- signée sous le terme de "tension de contrainte") est ren- dueaussi faible que possible pour les tensions possédant le signe positif et le signe négatif La raison en sera explicitée dans la description qui va suivre. Tout d'abord l'auteur de la présente inven- tion a trouvé qu'il apparaît le phénomène indiqué ci- après dans le conden Eateur C qui utilise la pellicule de nitrure de silicium en tant que couche diélectrique. La figure 3 est un graphique montrant le résultat d'une expérience qui a été effectuée en rapport avec la relation entre la tension de contrainte Vs (V) et la tension de bande plate VFB (V) servant d'indicateur pour un état de charge de surface, en liaison avec la structure du condensateur pour lequel, tout comme dans le cas du condensateur C représenté dans la forme de réalisa- tion-de la figure 1, on a formé successivement, sur un substrat en Si, une pellicule de Si O 2, une pellicule de Si 3 N 4, une pellicule de Si O 2 et une couche de silicium 354 2 polycristallin La tension de contrainte positive Vs indiquoquel'électrode 7 du substrat semiconducteur prend une tension positive par rapport à l'électrode 5, tandis que la tension de contrainte négative Vs indique que l'élec- trode 7 du substrat prend une tension négative par rap- port à l'électrode 5. Dans les conditions de l'étude expérimentale, l'épaisseur de la pellicule de nitrure de silicium était égal à 18 nanomètresa et celle de la pellicule d'oxyde de silicium supérieure 4 était égale à 2 nanomètres En outre 1;'lépaisseur de la pellicule d'oxyde de silicium inférieu- re 2 fut modifiée pour prendre les valeurs 11 nanomètres, nanomètres et 21 nanomètres La tension de contrainte VS fut appliquée à la température ambiante pendant 1 mi- nute Les courbes A, B et C de la figure 3 correspondent à des échantillons dans lesquels les pellicules d'oxyde de silicium inférieures(Si 02) possédaient les épaisseurs respectives de 11, 15 et 21 nanomètres. Comme cela est représenté sur la figure 3, même lorsque la tension de contrainte VS varie, la ten- sion de bande plate VSB ne varie pas et devient plate dans une gamme Rl Au contraire la tension de bande plate VFB varie pour des tensions de contrainte supé- rieures VS et passe de l'état plat à un état croissant en dehors de la gamme R 1 C'est de phénomène qui a été mis en évidence. Lors de l'étude ultérieure,l'auteur à la ba- se de l'invention a observé à une température mesurée de C, la relation entre la tension de contrainte posi- tive VS (V) et l'intervalle detemps T (en minutes} pen- dant lequel t B varient en prenant des valeurs prédéter- minées (ici 30 m V et 100 m V) La figure 4 représente les variations de&VFB en fonction dé la tension de contrain- te Vs On a obtenu une droite A sur la figure 4 en mar- quant les intervalles de temps pendant lesquels v VFB est devenu égal à 30 m V, et une droite V-en marquant les intervalles de temps pendant lesquels Av VFB est passé à. m V, en fonction de la tension de contrainte Vs. On peut voir sur la figure 4 que, lorsque la tension de contrainte Vs augmente, l'intervalle de temps pendant lequel AV B varie d'une valeur détermi- née, diminue C'est pourquoi, il est apparu d'après la figure 4 que, dans le condensateur utilisant la pelli- cule de nitrure de silicium en tant que pellicule isolant te conforme à la présente invention, le fonctionnement avec une tension de contrainte inférieure ou uoe tension appliquée inférieure modifie mins l'état de surface la raiscn Ea est indiquée ci-après Dans un tel cas d'uti- lisation de la pellicule de nitrure de silicium, une ré- gion (niveau de piège) qui piège des charges,est formée dans la pellicule de Si 3 N 4 et les charges sont stockées au niveau du piège par la tension appliquée de sorte que l'état de surface du substrat semiconducteur constituant le condensateur se modifie La variation de VPB entraîne la variation de la valeur de la capacité du condensateur. Cette variation varie fortement en fonction du temps d'ap- plication de la tension de contrainte Vs Par conséquent on obtient une variation importante de la capacité en rap- port avec une valeur initiale prédéterminée, et le fonc- tionnement en tant que condensateur de la cellule de mé- moire s'en trouve altéré En ce qui concerne la cause de ce phénomène, on estime que les charges stockées au ni- veau du piège varient en fonction du temps La variation de la capacité, en réalité delle de 6 VFB, devient plus im- portante lorsque la tension de contrainte augmente. Comme cela est révélé par les résultats indi- qués ci-dessus et illustrés sur les figures 3 et 4, le fonctionnement en tant que cellule de mémoire peut être maintenu pendant un intervalle de temps plus important lorsque la tension de contrainte appliquée entre les deux électrodes du condensateur est plus faible. La présente invention a été établie sur la base d'un tel fait Du point de vue du principe, l'élé- ment essentiel réside dans le fait que l'on rend aussi faible que possible les tensions appliquées devant ser- vir de tensions pour le condensateur C à la fois avec l'une et avec l'autre des polarités C'est-à-dire que lorsque la tension Vp (tension de l'électrode de la cel- lule de mémoire) devant être appliquée à une électrode du condensateur C par l'intermédiaire de la borne Pl est réglée conformément à la relation VL me décrit ci-dessus, la tension Vs devant être appliquée aux bornes du condensateur peut être rendue faible pour les tensions présentant l'une ou l'autre des polarités. En particulier dans le cas du réglage de la tension V à V = L, on peut appliquer des ten- sions identiques en tant que tensions possédant l'une et l'autre des polarités. Si l'on considère par exemple le fait o, dans le cas du fonctionnement du dispositif de mémoire, le niveau haut (niveau " 1 ") VH de la ligne de transmis- sion de bits BL est égal à 5 V alors que le niveau bas (niveau " O ") VL est à 0 V Alors dans le cas o la ten- sion VF de l'électrode de la cellule de mémoire a été Vl J + VH réglée à j 2 = 2,5 V, les tensions de contrainte Vs du condensateur C peuvent être réduites à 2,5 V en valeur absolue comme indiqué dans le tableau suivant: NIVEAU LOGIQUE Vp = + 2,5 V VH = + 5 V Vs = + 2,5 V VL = O V VS = 2,5 V Bien que, dans ce qui précède, la tension Vp 11,; de l'électrode de la cellule de mémoire a:été à titre d'exemple, considérée comme étant divisée par deux, cet- te tension appliquée Vp peut être choisie sur la base d'une tension d'alimentation (qui détermine essentielle- ment le niveau VH) Par exemple dans l e cas du réglage de Vp à + 1 V, Vs peut être limitéedans une gamme de 1 à + 4 V, et dans le cas du réglage de Vp à + 4 V, VS peut être limitée dans une gamme de' 4 V à + 5 V. La tension de contrainte peut être choisie dans la gam- me R 100 représentée dans la figure 3, dans laquelle AVFB n'augmente pas, et la tension Vp peut être réglée à un niveau de tension intermédiaire entre le niveau logique haut et le niveau logique bas. Selon un aspect de l'invention, cette der- nière fournit le condensateur qui utilise la pellicule de nitrure de silicium comme couche diélectrique Mais en général, la présente invention peut ê tre appliquée à une pellicule diélectrique possédant ce qu 'on appelle une dépendance de tension, qui rend l'état d'une surfa- * ce d'un substrat semiconducteur instable, en fonction de l'amplitude d'une tension ou de la direction d'un champ électrique Conformément à la présente invention, le champ électrique de la partieformant condensateur d'une cellule de mémoire est optimisé, ce qui permet d'améliorer la fiabilité et d'accroître la'tension de claquage En outre, conformément à la présente inven- tion, on peut donner une taille plus petite aux élec- trodes du condensateur d'une mémoire RAM du type à un, transistor, ce qui permet d'accroître la capacité d'une- telle mémoire de type RAM à'un transistor. D'autre part,-la figure 5 représente le sché- ma d'un circuit d'un dispositif de mémoire à semiconduc- teurs conforme à la présente invention, constituée sur un substrat semiconducteur unique en utilisant les cel- lules de mémoire telles que décrites ci-dessus Sur la. figure 5, la référence M-CELL désigne la partie indiquée précédemment formant une cellule de mémoire Les cellules de mémoire sont disposées suivant un réseau sous la for- me d'une 'matrice SA désigne un circuit de détection ou de lecture qui est constitué par les transistors MISFET à canal N Q 1-Q 5 02 désigne un signal sous la forme d'une impul- sion de commande qui commande le circuit de détection SA Chaque circuit de détection est accouplé à un couple de lignes appariées de transmission de bits BL 1 et BL 1 1 1 (BL 2 et BL 2) La référence D-CELL désigne une cellule fictive qui est accouplée à chaque ligne de transmis- sion de bits et qui est constituée par un transistor MISFET Q' et un condensateur C" d'-une manière similai- re à la cellule de mémôire Cependant, la valeur de la 'capacité du condensateur C' de la cellule fictive D-CELL est réglée à environ la moitié du celle du condensateur C de la cellule de mémoire M-CELL Le condensateur C' peut être réalisé avec la même structure que celle du condensateur C de la cellule de mémoire 'décrite ci-des- sus. Les références WL 1-WL 6 désignent des lignes de transmission de mots, qui sont accouplées aux cellu- les de mémoire ou aux cellules fictives disposées selon un réseau dans les rangées respectives. La référence AC désigne un circuit de régéné- ration active et PC un circuit de précharge constitué par un transistor MOSFET à canal NQ 6 qui est piloté par un signal de commande 01 ' Dans cet agencement de circuit, une tension d'alimentation VDD est réglée à + 5 V, à titre d'exemple Etant donné que la tension d'alimenta- tion VDD fixe essentiellement le niveau haut VH parmi les niveaux logiques de la ligne de transmission BL à + 5 V, la tension Vp devant être appliquée à la borne Pl estréglée à + 2,5 V, de manière à réduire la tension de contrainte VS du condensateur C ou C' comme indiqué précédemment. La ligne Pl sert à appliquer la tension exter- ne Vp pour réduire l'application de la tension de contrain- te Vs au condensateur De façon concrète les bornes Pl des condensateurs C et C' disposés sous la forme d'une matri- ce sont raccordées en commun à une alimentation en énergie Vp (non représentée) Le câblage servant à interconnecter les bornes Pl peut être formé par une couche de silicium polycristallin à un niveau identique de manière à s'étendre continuement à partir de la couche de silicium polycristal- lin 5 (figure 1) qui constitue une électrode de chacun des condensateurs C et C'. La figure 6 est un diagramme d'une forme d'on- de, qui illustre les fonctionnements du dispositif de mé- moire représenté sur la figure 5 Sur la figure 6, t 1 dési- gne l'instant auquel le circuit de précharge PC fonctionne, et-2 désigne l'instant auquel un couple de lignesde trans- mission de mots prédéterminéesw L sont sélectionnéesde ma- nière à faire fonctionner une cellule de mémoire spécifiée M-CELL et une cellule fictive D-CELL correspondant à la précédente En outre t 3 désigne l'instant auquel l'opéra- tion d'amplification du circuit détecteur de détection SA commence, et t 4 est l'instant auquel le circuit de régéné- ration active AC fonctionne Comme cela ressort à l'évi- dence des fonctionnements, les niveaux de tension des deux lignes de transmission de bits BL et EL varient de façon complémentaire de sorte que les tensions Vs possédant des signes réciproquement opposés sur les bornes sont appli- qués aux condensateurs respectifs C et C' de la cellule de mémoire et de la cellule fictive. Etant donné qu'à cet instant la tension ( 2,5 V) égale à la moitié de 5 V, qui est le niveau haut des li- gnes de transmission de bits, est appliquée à une extré- mité de chacun des condensateurs C et C' par l'intermé- diaire de la borne Pl comme décrit précédemment, la ten- sion appliquée aux bornes des électrodes de chaque conden- sateur est rendue égale à 2,5 V en valeur absolue Par conséquent"pn peut empêcher la variation dans le temps des capacités. La présente invention n'est pas limitée aux formes de réalisation précédentes, et au contraire, d'au- tres modifications sont possibles dans le cadre de la pré- sente invention. -25,33348 REVENDICATIONS 1 Dispositif de mémoire à semiconducteurs, caractérisé en ce qu'il comporte une cellgle de mémoire (M-CELL), qui comporte un montage série formé d'un tran- sistor MISFPET de commutation (Q) et un condensateur de mémorisation (C) et dans lequoel ledit condensateur de mémo- risation (C) est constitué par une région semiconductri- ce ( 7) d'unsubstrat'semiconducteur ( 1), par une pellicu- le de nitrure de silicium ( 3) formée sur-une surface de- 0 ladite région semiconductrice'( 7) et par une couche, con- ductrice ( 5) formée au-dessus 'de ladite pellicule de ni- trure de silicium, une ligne de transmission de bits (BL) qui est raccordée à une extrémité dudit montage sé- rie et qui envoie une tension de signai,et une borne (Pl) qui est raccordée'à l'autre extrémité dudit montage sé- rie et qui envoie une tension à ladite autre extrémité. dudit montage série, de sorte qu'une tension dudit con- densateur de stockage ou de mémorisation (C),devant être mémorisée-entre ladite région semiconductrice ( 7) et ladite couche conductrice ( 5),peut-devenir inférieu- re en valeur absolue à la tension de signal envoyé à la- dite ligne de transmission de bits (BL). 2 Dispositif de mémoire à semiconducteurs se- lon la revendication 1,-caractérisé en ce que ladite pel- licule de nitrure de silicium ( 3) est formée sur une pel- licule d'oxyde'de silicium ( 2)-qui est formée sur ladite région semiconductrice ( 7). 3 Dispositif de mémoire à semiconducteurs se- lon l'une quelconque des revendications 1 et 2, caractéri- sé en ce qu'une tension égale à la moitié de ladite ten- sion de signal ou une tension'proche de-cette tension est appliquée à ladite borne -