Brevet FR2534751A1 — publié le 19840420

L'invention concerne des systèmes de commande électriques et elle porte plus particulièrement sur des systèmes de commande électriques dans lesquels on exerce une commande au moyen d'éléments logiques contenant une mémoire, qui exigent la restauration (et le maintien) à un état initial au moment de la mise sous tension ou lorsque la tension est interrompue et rétablie L'invention porte en outre sur un système de commande électrique dans lequel la logique de commande est incorporée dans un circuit inté- gré. L'invention aborde le problème qui apparaît dans un système de commande électronique qui contient des élé- ments de mémoire susceptibles de prendre des états aléatoi- res au moment de la mise sous tension, et de produire un ordre de commande non désiré L'invention porte sur un moyen capable de définir l'état initial de tels éléments de mémoi- re au moment de la mise sous tension ou en cas d'interrup- tion momentanée de la tension Cette fonction constitue ce qu'on appellera la fonction de restauration à la mise sous tension (RMST). Dans un circuit antérieur-de restauration à la mise sous tension, du type dit-dynamique, on détecte une division de tension entre une résistance et un condensateur pour déterminer le fait que le circuit intégré a été mis sous tension Si par exemple le condensateur était connecté à la masse et la résistance à l'alimentation (Vdd), la connexion entre la résistance et le condensateur serait de. façon nominale à la masse et s'élèverait vers la tension d'alimentation (Vdd) à une certaine vitesse lente Le retard entre l'état " O " initial et l'état " 1 " final procurerait à dessein une période d'initialisation de durée suffisante pour restaurer tous les éléments de mémoire à un état initial connu et approprié. Dans le circuit connu, la restauration à la mise sous tension peut ne pas fonctionner à la mise sous tension du circuit, si la tension d'alimentation positive (Vdd) augmente d'une manière plus progressive que la tension sur le condensateur dans le circuit de RMST Dans ce cas, le signal d'entrée d'une porte détectant cette tension peut être égal à Vdd, sans réduction notable, et le signal d'entrée de la porte passe à l'état haut (c'est-à-dire " 1 ") trop tôt, ce qui a pour effet de bloquer la porte de détec- tion de tension dès qu'elle devient valide, et avant qu'elle puisse protéger les circuits Dans le cas o la tension d'alimentation positive (Vdd), à la mise sous tension du circuit, augmente plus rapidement que la tension sur le con- densateur dans le circuit de RMST, la RMST fonctionne au moment de la mise sous tension, aussi longtemps que cette condition est respectée, mais si la tension d'alimentation vient à disparaître soudainement pendant un intervalle trop bref pour permettre la décharge du condensateur dans le cir- cuit de RMST, ce dernier ignore l'état transitoire et lui permet de perturber la mémoire En résumé, un circuit de RMST du type dit dynamique, qui repose sur la détection de la tension Vdd par une division de tension entre un élément résistif et un élément réactif (capacitif dans ce cas), n'offre pas une sécurité totale dans les conditions les plus défavorables La technique de l'invention utilise donc un circuit de RMST du type dit "statique", dans lequel la détection de la tension Vdd est accomplie par des éléments conducteurs, non réactifs,-indépendants de la vitesse de variation de la tension. Il est souhaitable qu'un circuit de RMST soit com- patible avec les techniques de fabrication de circuits inté- grés, qui sont largement utilisés dans des systèmes de com- mande Dans cette application, il est souhaitable que le cir- cuit de RMST n'utilise pas de composants non intégrables et nécessite un minimum de broches, ou de préférence aucune, pour connecter le circuit intégré au reste du système de com- mande. Un but de l'invention est donc de procurer un cir- cuit de restauration à la mise sous tension (RMST) perfec- tionné, pour l'utilisation dans un système de commande élec- trique - Un autre but de l'invention est de procurer un cir- cuit de RMST perfectionné convenant à la fabrication dans un circuit intégré pour l'utilisation dans un système de comman- de électrique. Un autre but encore de l'invention est de procurer un circuit de RMST ayant de meilleures performances en ce qui concerne des transit'oires présents dans la tension d'ali- mentation. On parvient à ces buts de l'invention, ainsi qu'à d'autres, dans un système de commande électrique comprenant un circuit intégré dont les éléments logiques doivent être placés dans un état initial prédéterminé au moment de la mise sous tension Dans le système de commande, la tension néces- saire au circuit intégré (CI) est fournie par une alimenta- tion externe, dont la tension augmente à une vitesse infé- rieure à une vitesse prédéterminée après la mise sous ten- sion La combinaison originale comprend un circuit se trouvant dans le CI qui comprend au moins un élément de mémoire connec- té de façon à être alimenté entre les première et seconde bor- nes d'alimentation du circuit intégré (CI), lesquelles sont destinées à être connectées à l'alimentation externe, le cir- cuit comprenant l'élément de mémoire comportant une borne destinée à prépositionner son état; et le circuit de restau- 2534751. ration à la mise sous tension (RMST) sur le CI Le circuit de RMST comprend un circuit série conducteur utilisant des composants intégrables et une porte connectée entre les pre- mière et seconde bornes d'alimentation et fonctionnant à une tension pratiquement égale à la tension d'alimentation dimi- nuée d'une tension inférieure L'entrée de la porte est connectée à la sortie du circuit série La sortie de la por- te forme la sortie du circuit de RMST et est connectée à la borne de positionnement du circuit comprenant un élément de mémoire Le circuit de RMST comporte un seuil supérieur et un seuil inférieur et il génère une impulsion de préposi- tionnement lorsqu'il devient opérationnel, et cette impul- sion se termine lorsque le seuil supérieur est dépassé Le. premier seuil est établi en relation avec la vitesse d'augmentation de la tension de l'alimentation, pour laisser un temps-suffisant pour la restauration du circuit compre- nant l'élément de mémoire au moment de la mise sous tension. Conformément à un second aspect de l'invention, le seuil inférieur du circuit de RMST correspond à une tension d'alimentation supérieure ou égale à la-tension minimale nécessaire pour un fonctionnement sûr du circuit comprenant un élément de mémoire, et la différence entre les seuils est établie en relation avec la vitesse minimale d'augmentation de la tension, pour laisser un temps suffisant pour la res- tauration du circuit comprenant un élément de mémoire, pen- dant une coupure momentanée de la tension d'alimentation. Dans un mode de réalisation, la porte du circuit de RMST est une porte à hystérésis, présentant deux seuils. Dans un autre mode de réalisation, on utilise à la fois une porte à hystérésis et un élément de commutation à semicon- ducteur (pour commuter hors circuit un élément du circuit série), dans le but d'établir une différence entre les seuils. Dans un autre mode de réalisation de l'invention, le circuit de RMST comprend un élément de commutation à semiconducteur qui réagit au signal de sortie de la porte en réduisant la tension de sortie du circuit série, en relation avec la tension d'alimentation, lorsqu'un premier seuil du circuit de RMST est dépassé, de façon à produire une diffé- rence entre les premier et second seuils du circuit de RMST. La suite de la description se réfère aux dessins annexés qui représentent respectivement: Figure 1: un schéma électrique d'un système de commande électrique comprenant un circuit intégré ayant une possibilité de "restauration à la mise sous tension", utili- sant un processus de fabrication CMOS; Figure 2: une série de signaux idéalisés applica- -bles au mode de réalisation de l'invention de la figure; Figure 3: une série de signaux idéalisés applica- bles aux circuits de restauration à la mise sous tension qui sont représentés sur la figure 1 et sur la figure 3; Figures 4 et 5: deux schémas électriques de cir- cuits de restauration à la mise sous tension supplémentaires, utilisant également un processus de fabrication CMOS; et Figure 6: un schéma d'un autre circuit de restau- ration à la mise sous tension utilisant un processus de fabrication bipolaire. On va maintenant considérer la figure 1 qui repré- sente un système de commande électrique destiné à mettre sous tension une charge complexe, selon une séquence tempo- relle déterminée tenant compte de,conditions de la charge et du réseau électrique Le système contient un circuit de res- tauration à la mise sous tension (RMST) 17, un circuit d'horloge et de maintien de RMST, 18, et un circuit logique de commande 16, qui sont tous incorporés dans un circuit intégré de commande 11 Le CI de commande commande l'applica- tion au circuit de charge 12 de l'énergie provenant d'une source alternative à 120 V 50 Hz Le circuit de RMST 17 com- prend les deux transistors à effet de champ (TEC) Tl, T 2,'et une porte inverseuse à hystérésis SI A l'application initia- le de la tension, le circuit de restauration à la mise sous- tension (RMST) 17 génère une impulsion de restauration qui est transmise au circuit d'Horloge et de Maintien de RMST, 18, qu'on appellera, en abrégé, "circuit H & M" Le circuit H & M comprend un circuit d'horloge à 100 Hz, 19, qui pro- duit un signal numérique à 100 Hz, une bascule de type D, FF 1, une bascule de type RS, désignée par SR 1, et un inver- seur I 102 Sous l'effet de l'application de l'impulsion de restauration provenant du circuit 17, le circuit H & M 18 génère une impulsion de restauration qui initialise le cir- cuit logique de commande 16, et après la fin de l'impulsion de restauration, la bascule FF 1 est validée de façon à compter à une cadence de 50 Hz Les impulsions à 50 Hz pro- venant du circuit 18 sont transmises vers le circuit logique de commande 16, qui contient un compteur à N étages et un circuit de logique combinatoire Le circuit logique de comman- de initialisé 16 produit une séquence d'ordres apparaissant dans des conditions temporelles définies, qui sont dirigés vers le circuit de commutation de puissance 15 pour déclen- cher la séquence de mise sous tension du circuit de charge. Les éléments qui présentent un intérêt dans le cadre de l'invention sont le circuit de RMST original 17 et la combinaison inventive comprenant le circuit d'Horloge et de Maintien de RMST 18, ayant pour but de faire en sorte que le circuit logique de commande 16 soit correctement initia- lisé et que le comptage interne commence, au moment de la mise sous tension. Le système de commande électrique partant du réseau électrique alternatif à 120 V (ne portant pas de réfé- rence) comprend une alimentation continue à 155 V qui com- porte le redresseur en pont (DI, D 2, D 3, D 4); le condensa- teur de filtrage Cl; une alimentation continue Vdd de 7,6 V, comprenant la résistance de chute de tension R 4, la diode zener de 7,6 volts Zi et le condensateur de filtrage C 4; le circuit de charge 12; le circuit de commutation de puissance 15 et le CI de commande 11 Le système comprend également une résistance de faible valeur, R 6, qu'on utilise pour fournir une information de synchronisation au CI de commande. L'alimentation continue de 155 volts, qui reçoit son énergie du réseau électrique alternatif, est une simple alimentation du type redresseur- filtre Les bornes de l'entrée alternative du redresseur en pont (Dl, D 2, D 3, D 4) sont connectées au réseau électrique alternatif La borne de sortie continue positive du redresseur est connectée à la borne positive du condensateur de filtrage Cl, qui devient la borne de sortie positive 13 de l'alimentation continue à V La borne de sortie continue négative du redresseur est connectée à la masse du système, qui devient la borne de sortie négative 14 de l'alimentation continue à 155 V La borne négative du condensateur de filtrage Cl est connectée à la masse par la résistance R 6, et au plot P 5 dans le CI de commande La résistance R 6 de faible valeur ( 0,0755 L) a un effet négligeable sur l'action du filtre dans l'alimenta- tion continue, mais fournit une information de synchronisa- tion au CI de commande Dans des conditions de charge norma- les, une tension continue positive d'une valeur nominale de volts, mais avec une ondulation importante, apparaît sur la borne 13 La tension moyenne et le pourcentage d'ondula- tion dépendent de l'énergie qui est absorbée par les charges 12 Le chemin de circulation du courant qui part de l'alimen- tation continue à 155 V se ferme par le circuit de charge 12 et le circuit de commutation de puissance 15, qui sont repré- sentés symboliquement sous la forme de circuits connectés en série entre la borne d'alimentation positive 13 et la masse du système, 14 On utilise une flèche large entre le circuit de charge 12 et le circuit de commutation de puissance 15 pour indiquer une ou plusieurs charges, qui peuvent être commandées par un ou plusieurs éléments de commutation. L'utilisation d'une flèche large entre le circuit de charge 12 et le CI de commande 11 est destinée à indiquer une-ou plusieurs connexions de détection de charge De façon simi- laire, l'utilisation d'une flèche large entre le CI de commande Il et le circuit de commutation de puissance 15 est destinée à indiquer une ou plusieurs connexions de commande. L'alimentation continue à 7,6 V est une alimenta- tion simple, régulée-par une diode zener, qui est alimentée à partir de l'alimentation continue à 155 V, en utilisant la résistance R 4 pour réduire la tension à une valeur appropriée pour le fonctionnement d'un CI Une borne de la résistance R 4 est connectée à la cathode de la diode zener Zi, et la ten- sion de sortie de 7,6 V de la diode zener, qui apparaît sur la cathode de cette diode, est filtrée par le condensateur C 4 et elle est appliquée par le plot P 7 sur le CI de commande au bus Vdd sur le circuit intégré Le circuit de charge de l'alimentation à 7,6 V se ferme par le CI, du fait de la connexion de la masse du CI au plot P 6, connecté à la masse du système. Le circuit intégré de commande 11, qui est repré- senté sous-une forme synoptique fortement simplifiée, exerce les fonctions de commande mentionnées précédemment dans le circuit logique de commande 16, faisant partie du CI Comme indiqué précédemment, le CI de- commande est alimenté par les plots P 7 et P 6, et le potentiel Vdd est contrôlé par le cir- cuit de RMST 17, mentionné précédemment Le CI de commande reçoit l'information de synchronisation à 100 Hz provenant du plot P 5 qui est connecté au circuit d'Horloge et de Main- tien de RMST, 18 Le circuit 18 applique ensuite des signaux d'entrée d'horloge et de 11 prépositionnementl' au circuit logi- que de commande 16 Le CI de commande 11 reçoit également une information concernant l'état du circuit de charge, comme représenté symboliquement par la flèche large qui provient du circuit de charge 12, qui entre dans le CI par des plots non spécifiés et qui passe directement vers la ou les bornes de détection de charge du circuit logique de commande 16 Sous l'effet de ces signaux d'entrée, le circuit logique de com- mande commande le fonctionnement du circuit de commutation de puissance 15, comme l'indique la flèche large qui sort du CI par des plots non spécifiés. On va maintenant décrire l'opération de restaura- tion à la mise sous tension et les parties du CI qui coopè- rent à l'accomplissement de cette fonction dans le-système de commande représenté. Le CI de commande 11, qui est divisé de façon à définir les circuits particuliers 16, 17 et 18, utilise une technologie de transistors à effet de champ (TEC) du type métal-oxyde-semiconducteur complémentaire (CMOS). Dans le mode de réalisation de la figure 1, le circuit de RMST comprend deux dispositifs TEC (TI, T 2) et une porte inverseuse à hystérésis, Sl Le circuit de RMST est connecté de la façon suivante:-le dispositif Ti est un dispositif à canal p et le dispositif T 2 est un dispositif à canal n, et tous deux sont connectés avec leurs électrodes -principales branchées en série entre le bus Vdd et la masse sur le CI Le dispositif TI est un dispositif à canal large connecté en diode (avec par exemple des dimensions 100/10), qui est proportionné de façon à maintenir une chute de ten- sion notable ( 1,2 1,s V) lorsqu'il est connecté en série avec une impédance appropriée La source et le substrat de Tl sont connectés conjointement à Vdd La grille et le drain sont connectés conjointement au noeud 20 pour réaliser la connexion en diode, et les électrodes grilledrain sont elles-mêmes connectées au drain du dispositif à canal N T 2, qui-est un dispositif à canal long (ayant par exemple des dimensions 10/100), qui fonctionne en résistance de valeur élevée incorporée sur la puce La source et le substrat de T 2 sont connectés à la masse du CI, ce qui achève la conne- xion série des deux dispositifs entre Vdd et la masse du-CI-. La grille de T 2 est connectée au bus Vdd positif, pour main- tenir un faible niveau de conduction La sortie de la paire Tl, T 2, prélevée sur le noeud 20, est connectée à l'entrée unique de la porte à hystérésis Si. Chacun des dispositifs à canal p et à canal n (Tl, T 2) est représenté par une ligne verticale longue symbolisant le canal et par deux lignes horizontales courtes près des extrémités supérieure et inférieure du "canal", symbolisant les électrodes de source et de drain Une flèche dessinée entre les électrodes est dirigée à l'opposé du canal lorsque le dispositif est un dispositif à canal p (matière de conductivité N dans le canal), et vers le canal lorsque le dispositif est un dispositif à canal N (matière de conductivité p dans le canal) La ligne verticale courte qui se trouve à gauche du canal représente la grille isolée et est l'électrode d'entrée ou de commande du dispositif. Dans un dispositif à canal p, la source et le drain sont de petites diffusions P+ dans un substrat dopé avec le type n, sur lesquelles sont appliquées des électro- des Du fait qu'on peut inverser la source et le drain en inversant-la connexion de polarisation, dans un dispositif à canal p on appelle conventionnellement la "source" le con- tact qui est polarisé le plus positivement, tandis qu'on appelle le "drain" le contact qui est polarisé le moins posi- tivement La conduction entre la source et le drain résulte de la création d'un canal p dans la matière de type n, immédiatement au-dessous de la grille isolée La conduction se produit lorsque la grille devient négative par rapport à la source, avec un écart supérieur au seuil du dispositif, ce qui permet la conduction par la création de porteurs majori- taires (trous positifs) entre les électrodes de source et de drain Ceci est ce qu'on appelle le fonctionnement en "mode d'enrichissement". Les dispositifs à canal N sont formés dans un caisson P plus grand qui contient deux régions n+ munies d'électrodes, définissant respectivement la source et le drain, et mutuellement espacées de façon qu'une grille isolée 2 534751 puisse être appliquée sur la région située entre les deux diffusions Comme dans le cas du dispositif à canal p, on peut également inverser les électrodes de source et de drain d'un dispositif à canal n L'électrode de source est définie comme étant l'électrode polarisée le plus négativement, et le drain est défini comme étant l'électrode polarisée le moins négativement On provoque la conduction du dispositif à canal N par l'application à la grille d'un potentiel posi- tif qui crée des charges majoritaires (électrons) dans le canal n La conduction apparaît lorsque le potentiel positif appliqué à la grille, mesuré par rapport à la source, dépasse le seuil du dispositif. Bien que les circuits particuliers des autres par- ties du CI n'aient pas été représentés, on notera qu'ils sont tous formés par le processus CMOS, et qu'ils sont tous ali- mentés par le bus Vdd et qu'ils partagent tous la masse du CI Dans le but de simplifier la présentation, les trois principaux circuits 16, 17 et 18, qui comprennent les parties pernitentes du CI, n'ont été représentés qu'avec les détails essentiels Le circuit 16 est représenté sans aucun détail interne; le circuit 18 est détaillé approximativement jusqu'au niveau logique, avec des blocs internes représentés par des symboles logiques classiques chaque fois que c'est possible; et le reste du circuit 17 est détaillé au niveau logique, en utilisant ici également une représentation par des symboles logiques classiques. Le circuit de RMST 17 est complété par une porte inverseuse à hystérésis (bascule de Schmitt), Si, qui commute vers un second état lorsqu'un signal d'entrée dépasse un pre- mier seuil supérieur, et qui retourne vers le premier état lorsque le signal d'entrée tombe -au-dessous d'un second seuil, inférieur On notera que Si peut prendre des formes autres que celle qui est représentée Les éléments d'une porte à hystéré- sis Si de type approprié sont représentés sous forme de schéma logique Ils comprennent les portes NON-ET Nl I 101, ND 102 et ND 103 et l'inverseur I 101 Plus précisément, la por- te NON-ET ND 101 est une porte NON-ET à trois entrées dont-les trois entrées sont connectées ensemble et au noeud de sortie de Tl, T 2 La sortie de la porte ND 101 est connectée à l'une des deux entrées de la porte NON-ET à deux entrées, ND 102 Une connexion de sortie de la porte ND 102 est connectée à une entrée de la porte NON-ET à deux entrées ND 103 L'autre entrée de la porte NON-ET ND 103 est connectée au noeud de sortie 20 de Tl, T 2 La connexion de sortie de ND 103 est con- nectée à l'autre entrée de ND 102 La sortie de ND 102 est con- nectée à l'entrée de l'inverseur I 101 La sortie de la porte à hystérésis inverseuse Si (et du circuit de RMST 17) est connectée à une entrée du circuit H & M 18, qu'on va mainte- nant décrire. Comme indiqué précédemment, le circuit d'Horloge et de Maintien de RMST, 18, comprend le circuit d'horloge à Hz, 19, la bascule FF 1, la bascule de type RS SR 1 et ltinverseur I 102 L'entrée du circuit d'horloge à 100 Hz 19 est connectée par le plot P 5 à l'interconnexion entre Cl et 20.R 6 Lorsque l'alimentation continue est sous tension, un courant de charge circule à partir des diodes en pont, en traversant le condensateur Cl, et il retourne vers la masse par la résistance de détection R 6 Le courant de charge est discontinu, et il est interrompu lorsque la polarité du réseau électrique alterne et lorsqu'une paire de diodes se bloque-alors que l'autre paire devient conductrice Du fait que dans un état de régime établi, la circulation du courant n'a lieu que lorsque la tension redressée dépasse la tension instantanée qui est emmagasinée dans le condensateur, la cir- culation du-courant de charge est encore davantage restreinte et ne correspond qu'aux intervalles courts pendant lesquels le condensateur absorbe un courant à partir du réseau élec- trique, pour compenser le courant plus entretenu que fournit le condensateur et qui est dirigé vers la charge Ainsi, le courant de charge périodique contient une information d'horlo- ge précise à la fréquence du réseau électrique Le circuit d'horloge 19 utilise un amplificateur à seuil tel que celui qui est décrit dans la demande de brevet US 393 696, déposée le 30 juin 1982 L'amplificateur à seuil fonctionne sous la dépendance de données analogiques qui sont fournies par le circuit de détection de courant, pour produire des impul- sions de sortie numériques au double de la fréquence du réseau électrique Ces impulsions numériques à 100 Hz sont appliquées à l'entrée d'horloge (C) de la bascule FF 1. La bascule FF 1 est une bascule de type D dans laquelle la sortie Q est rétrocouplée vers l'entrée de données (D), tandis que la sortie Q, sur laquelle apparais- sent des impulsions d'horloge à 50 Hz, est couplée de la sortie du circuit H & M 18 vers l'entrée d'horloge du cir- cuit logique de commande 16 L'entrée de restauration de la bascule FF 1 est connectée à-la sortie du circuit de RMST 17. Comme on le verra, le signal de restauration ramène la bas- cule FF 1 dans l'état initial désiré, et la maintient dans cet état jusqu'à la terminaison de l'impulsion de RMST Lorsque l'impulsion de RMST se termine, la bascule FFM est libérée et peut diviser le signal d'entrée à 100 Hz pour activer la sor- tie Q (et Q) qui fournit le signal d'horloge à 50 Hz qui est appliqué au circuit logique de commande 16. La bascule de type RS SR 1 et l'inverseur I 102 for- ment les deux éléments logiques restants dans le circuit H & M 18 La bascule SR 1 comporte des entrées de positionne- ment (S) et de restauration (R) séparées, qui déterminent les deux états "verrouillés" de la sortie Q La bascule SR 1 com- prend deux portes NON-OU NR 1 et NR 2 Une entrée de NR 1, qui est l'entrée de restauration (R) de SR 1, est connectée à la sortie du circuit de RMST 17 Une entrée de NR 2, qui est l'entrée de positionnement (S) de SR 1, est connectée à la sortie Q de FF 1 La sortie de NR 1 est connectée à l'autre entrée de NR 2 et la sortie de NR 2 est connectée à l'autre entrée de NR 1, pour établir les connexions de couplage croisé formant la bascule La sortie Q de la bascule SR 1 est connec- tée par l'inverseur I 102 à l'entrée de prépositionnement du circuit logique de commande 16 Comme on l'expliquera, lorsque l'impulsion de RMST apparaît, au moment de la mise en marche de l'alimentation, les deux bascules FF 1 et SR 1 sont restaurées dans un état qui restaure et maintient le compteur du circuit logique de commande 16 dans un état ini- tial dans lequel il ne compte pas Lorsque l'impulsion de RMST se termine, et lorsque le comptage à 50 Hz est déclenché dans la bascule FF 1, la bascule SR 1 est positionnée, à l'instant de l'apparition de la première impulsion à 50 Hz sur la sortie Q de FF 1, dans un état qui permet au circuit logique de commande 16, correctement initialisé, de prendre son état de comptage et de faire démarrer la séquence de commande du circuit de charge. Le circuit de RMST et le circuit H & M 18 déclen- chent conjointement le fonctionnement du circuit logique de commande lorsque Vdd commence à augmenter au-dessus de zéro. Au moment de l'application initiale de la tension, le circuit logique de commande 16 est maintenu dans un état préposi- tionné qui interdit le fonctionnement séquentiel Cette interdiction se poursuit jusqu'à ce que Vdd dépasse un pre- mier seuil supérieur En d'autres termes, tant que le circuit logique qui se trouve sur le CI est dans le processus de passage à des états de sortie déterminés (c'est-à-dire lorsqu'il devient valide), alors que Vdd augmente à partir de zéro, les états de sortie du circuit de RMST 17 deviennent également des états déterminés, et en association avec le circuit H & M, 18, ilspositionnentetmaintiennentle circuit logi- que de commande 16 dans l'état initial désiré jusqu'à ce que le premier seuil de la bascule de Schmitt soit dépassé Une fois que la séquence de commande est déclenchée, elle se poursuit lorsque la tension Vdd normale est atteinte, jusqu'à la fin de la séquence de démarrage, et jusqu'à ce que le cir- cuit logique de commande passe dans un état final, statique. Dans le cas o la tension Vdd viendrait à disparaître (soit pendant la séquence de démarrage, soit après son achèvement), le circuit de RMST (qui contrôle en permanence la tension Vdd) détecte le moment auquel Vdd diminue en franchissant une seconde valeur prédéterminée Lorsque Vdd tombe au-dessous de la seconde valeur, le circuit de restauration restaure et maintient le circuit logique de commande dans-l'état prédéter- miné Si Vdd augmente à nouveau, le fonctionnement est à de nombreux égards similaires à-celui d'un redémarrage complet. * On va maintenant décrire de façon plus détaillée le fonctionnement de la RMST, en se référant aux figures 2 et 3 La figure 2 est un graphique montrant sept signaux utiles à la compréhension du fonctionnement de l'invention On a supposé que le concepteur a déterminé que le circuit logique appartenant à une structure de CI donnée exige une tension d'alimentation minimale prédéterminée pour que les composants électroniques fonctionnent de façon fiable, et qu'il faut une durée prédéterminée après que les éléments du circuit logique sont devenus "valides", pendant laquelle un signal de prépo- sitionnement approprié est appliqué, pour que le circuit logique atteigne avec certitude l'état initial désiré Dans l'exemple considéré, la tension d'alimentation nominale est de 7,6 V (Vdd), et les étages individuels du circuit logique deviennent valides à environ 1,5 volt Le circuit pris dans son ensemble ne fonctionnera pas de façon fiable à cette valeur, mais le fera à environ 3 volts Dans ces conditions, l'impulsion de RMST, qui prépositionne et maintient le cir- cuit logique dans un état initial prédéterminé, doit être présente lorsque la tension tombe au-dessous de 3,5 volts. Pour satisfaire cette exigence, on utilise une porte à hysté- résis qui signale une coupure de tension à 3,5 volts et une tension suffisante à 4,75 volts (lorsque l'alimentation est mise en marche) Le concepteur a déterminé qu'une durée de -200 pas, mesurée à partir de la mise en marche (t),con- viendrait pour garantir l'existence d'une durée appropriée pour l'initialisation de l'ensemble du circuit, après que le circuit est devenu valide Dans l'exemple considéré, on obtient ce retard en établissant une alimentation Vdd de basse tension séparée, avec un filtre séparé ayant un temps de montée maximal prédéterminé pour la caractéristique donnant Vdd On fixe le temps de montée en sélectionnant R 4 C 4 avec une marge de sécurité, en considérant une consomma- tion de courant connue (cas le plus défavorable) dans le CI, et en considérant (à titre de cas le plus défavorable) que t correspond à une crête de la tension du réseau électrique alternatif Avec ces hypothèses, la durée de charge néces- saire pour atteindre le premier seuil de 4,75 V ne doit pas être inférieure à 50 fis Un test similaire (habituellement plus sévère) intervient pour une diminution momentanée de la tension d'alimentation, dans le cas ou la tension'd'alimenta- tion tombe momentanément au-dessous de 3,5 volts (le seuil de coupure) seulement, pour augmenter à nouveau jusqu'à 4,75 volts, c'est-à-dire le seuil supérieur Cette limite de temps doit également dépasser 50 us Des valeurs caractéris- tiques prises avec une marge de sécurité sont de 0,022 p F pour C 4 et de 27 k SL pour R 4. Le signal supérieur dans la paire supérieure de signaux sur la figure 2 est la tension Vdd tracée en fonc- tion du temps, en partant du démarrage, qui fait fonctionner la porte à hystérésis Si, le tracé se terminant après une réduction momentanée de Vdd qui fait à nouveau fonctionner Si La tension au noeud 20 (c'est-à- dire la tension d'entrée de Si) est tracée en compagnie de Vdd, pour la même suite d'événements Dans l'exemple considéré, la valeur de fonc- tionnement normale pour Vdd est de 7,6 volts La tension Vdd et la tension au noeud 20 augmentent et diminuent ensemble, cette dernière tension ayant une valeur de fonctionnement normale de 6,1 volts, et demeurant à une valeur approximati- vement constante (par exemple 1,2 à 1,5 volts) au-dessous de Vdd Le signal suivant, au-dessous, est le signal de sortie de la porte NON-ET ND 102, à l'intérieur de la porte à hysté-_ résis Si Ce signal est soumis à une inversion logique par I 101 pour former le signal de sortie de la porte à hystéré- sis Si, tracé au-dessous de lui Le signal de sortie de la porte à hystérésis SI est une impulsion dont l'amplitude est limitée par la tension Vdd disponible à une valeur qui est inférieure d'environ 0,5 volt à-Vdd L'impulsion de sortie Si démarre lorsque des circuits sélectionnés prennent des états déterminés (c'est-à-dire deviennent valides), ce qui se produit à environ 1,5 volt Grâce à l'utilisation d'une alimentation Vdd commune, Si ne devient pas valide plus tard que les circuits soumis à sa commande, et le processus de comptage peut être supprimé à partir de ce point En suppo- sant que la tension de seuil la plus élevée de la porte à hystérésis donne lieu à un déclenchement lorsque Vdd atteint 4,75 volts, la constante de temps R 4 C 4 et la charge formée par le CI déterminent la durée la plus courte jusqu'au fran- chissement du seuil qui termine l'impulsion de sortie de Si. La figure 3 illustre les facteurs qui fixent la tension à laquelle l'impulsion de sortie de SI se termine pendant la mise en marche Dans une porte à hystérésis, les seuils dépendent de Vdd, et sont en fait un pourcentage presque constant de Vdd, le seuil supérieur étant une frac- tion approximativement constante de Vdd (par exemple 0,63 à 0,75 Vdd), et le seuil inférieur étant une fraction approxi- mativement constante de Vdd (par exemple 0,38 à 0,50 -Vdd). Le tracé supérieur sur la figure 3 représente Vdd, avec la tension en ordonnée et le temps en abscisse, et avec des graduations non linéaires pour rendre linéaire le tracé de Vdd Le seuil supérieur de Si suit cette relation de propor- tionalité et a été tracé en faisant l'hypothèse d'une frac- tion de 0,75 Dans le mode de réalisation de la figure 1, dans lequel V 20 est inférieure d'environ 1,5 volt à Vdd, le seuil supérieur est franchi à t 2, et l'impulsion de sortie de Si se termine alors Si la tension au noeud 20 était infé- rieure à Vdd d'une valeur égale à deux chutes de tension de diode, comme dans le mode de réalisation de la figure 4, le seuil serait franchi en t 3, donnant une impulsion plus longue. Si on suppose que la première impulsion de Si est de 50 lis, la seconde peut être de 125 jus (en supposant que d'autres condi- tions demeurent les mêmes). La valeur de Vdd à laquelle le seuil supérieur apparaît peut être calculée de la façon suivante VH = 0,75 Vdd Vdd Vgs 1 en désignant par Vgs 1 la chute de tension dans TI, et en supposant une fraction de 0,75. La résolution de cette équation donne: Vdd = 4 Vgs En supposant Vgs 1 = 1, 5 volt, le seuil supérieur calculé apparaît à 6,0 volts En fait, le seuil apparaît à 4,75 volts, ce qui est essentiellement attribuable au fait que la fraction est plus proche de 0,63 On peut calculer d'une manière similaire une approximation du seuil inférieur, avec des résultats similaires, en supposant que le seuil inférieur peut être calculé en utilisant une fraction de 0,5 VL = 0,5 Vdd Vdd Vgs 1 En résolvant, on obtient Vdd = 2 Vgs 1 En supposant Vgs 1 = 1,5 volts, le seuil inférieur calculé apparaît à 3,0 volts. Le seuil réel apparaît effectivement à 3,0 volts. Le TEC T 2, faisant fonction de résistance, doit être polarisé en sens direct pour absorber du courant venant de T 1, pour assurer un fonctionnement correct On réalise ceci en connectant la grille de T 2 à Vdd Vds 2 = Vdd Vgs 1 Vgs 2 = Vdd Ceci conduit au déblocage de T 2 lorsque Vdd est supérieur à environ 1,5 volt. On va maintenant retourner aux représentations graphiques de la figure 2 L'impulsion de sortie SI actionne la bascule SR 1 qui applique au circuit logique de commande l'impulsion de "prépositionnement" qui est représentée au-dessous de l'impulsion de sortie de Sl L'impulsion de sortiede SI libère la bascule FF 1, et l'horloge à 100 Hz, qui est acti- ve, applique un signal d'horloge à FF 1, qui produit à son tour un signal d'horloge à 50 Hz pour le circuit logique de commande 16 (Les deux signaux d'horloge sont représentés avec une échelle de temps beaucoup plus contractée que celle des transitoires de démarrage, comme l'indiquent les nota- tions de temps) Lorsque la première impulsion d'horloge a Hz met à zéro FF 1, un signal de positionnement provenant de la sortie Q de FF 1 est transmis à l'entrée 51 de la bascu- le SR 1 A cet instant, la sortie de SR 1 prend un état "posi- tionné", et le circuit logique de commande, qui a été mainte- nu à l'état initial jusqu'à ce point, est libéré. Si la tension Vdd diminue momentanément, comme représenté dans la partie droite du graphique de la figure 3, la porte à hystérésis produit une impulsion en t 4, lorsque son signal de sortie tombe au-dessous du seuil inférieur Si (dans le cas le plus défavorable), la tension augmente immé- diatement, l'impulsion de restaurationde Sl qui vient d'être déclenchée en t 4 se termine en t 5 La durée minimale (entre t 4 et t 5) pour l'impulsion de restauration est établie dans ce cas par la différence entre ces seuils et par la vitesse de rétablissement de Vdd Cette condition impose l'existence d'une hystérésis dans le circuit de RMST (c'est-à-dire une différence entre les seuils supérieur et inférieur), ainsi que la valeur de cette différence Sur le graphique, la durée de l'impulsion est réduite dienviron 30 % dans la con- dition transitoire la plus défavorable. Si on souhaite une hystérésis plus importante (plus grande séparation entre les seuils supérieur et infé- rieur), on peut employer les modes de réalisation des figures 4 ou 5 Dans ces modes de réalisation, qui utilisent une por- te à hystérésis comme sur la figure 1, une diode supplémen- taire Dl sur la figure 4 (ou un TEC T 4 connecté en diode, sur la figure 5) est ajoutée, et est connectée en série avec Tl et T 2 entre Vdd et la masse Un TEC supplémentaire (T 3) est intercalé dans les deux modes de réalisation en parallè- le sur Dl (T 4), avec sa grille connectée à la sortie de Si. Lorsque le TEC T 3 conduit, il élimine Dl (ou T 4) en la mettant en court-circuit, ce qui élève le rapport de divi- sion de tension à l'entrée de Si Comme le montre la figure 3, le seuil supérieur est augmenté de la chute aux bornes de Dl (ou T 4), et l'impulsion de restauration de Si est allongée depuis la durée comprise entre t 1 et t 2, jusqu'à la durée comprise entre t 1 et t 3 (pour le mode de réalisation de la figure 4), comme le montre la figure 3 Vdd Vgs VD = V Le seuil inférieur demeure pratiquement le même que dans le premier mode de réalisation Vdd Vgs = VL Le mode de réalisation de la figure 4 parvient à une durée légèrement plus longue pour l'impulsion de restaura- tion de SI à cause de "l'effet de substrat" de Tl, du fait que le caisson p de Tl est connecté à Vdd Si on le désire, on peut éliminer cet effet en utilisant un canal N pour Tl, et en connectant son caisson p à sa source Comme indiqué ci-dessus, le transistor T 3 dérive la tension en excès, une fois que le point de commutation a été atteint, et n'affecte pas notablement le seuil inférieur Avec un produit R 4 C 4 donné et une porte à hystérésis donnée, les deux modes de réalisation de la figure 4 et de la figure 5 augmentent nota- blement la durée de l'impulsion de restauration de Si - La durée de 50 Fis pour l'impulsion de sortie de Si est un choix comportant une marge de sécurité pour la fonc- tion de positionnement et de maintien dans l'application pra- tique considérée Dans le circuit représenté sur la figure 1, on pourrait notablement réduire la durée du fait qu'elle est essentiellement établie par l'exigence d'atteindre des états initiaux désirés pour FF 1 et NR 1 de SR 1 (lorsque Vdd augmen- te à partir de zéro) Le circuit logique de commande 16 dis- pose de plusieurs millisecondes supplémentaires, du fait que le signal de sortie du circuit H & M apparaît sur le signal de sortie à 50 Hz suivant de FF 1 Ce temps supplémentaire garantit un prépositionnement correct du circuit logique de commande 16 On ne peut cependant pas déterminer exactement la durée de l'impulsion de Si, pendant la mise en marche, à partir de valeurs nominales classiques, du fait que les temps de réponse des circuits sont habituellement définis pour la pleine valeur de Vdd Les retards sont habituelle- ment notablement plus longs lorsque Vdd est inférieure à la valeur nominale normale, et cette incertitude conduit à pen- ser qu'il est préférable de faire une erreur dans le sens donnant à l'impulsion de sortie de SI une valeur plus grande que nécessaire. Bien que le circuit de restauration à la mise sous tension ait été représenté sous une forme optimale, il faut noter que le circuit série représenté peut prendre d'autres formes Par exemple, le TEC à canal large connecté en diode (Tl), connecté en série avec un TEC à canal long et à impé- dance élevée (T 2), entre le bus Vdd et la masse, et qui fournit pour la porte à hystérésis une tension de sortie qui est toujours inférieure d'une valeur constante à la tension d'alimentation (Vdd), peut être remplacé au prix d'une cer- taine dégradation des performances, par un réseau de division de tension qui donne pour l'application à la porte à hystéré- sis une tension inférieure à Vdd (et proportionnelle à celle-ci). La figure 6 montre -une variante supplémentaire du circuit de restauration à la mise sous tension Sur la figure 6, on trouve une combinaison d'une diode D 2 et d'un transis- tor de commutation (T 6), destinée à augmenter l'hystérésis, qui modifie le réglage de la division de tension à l'entrée du circuit de "porte" comprenant le transistor T 5 Il n'est pas nécessaire que le circuit de RMST dispose de moyens autres que ceux procurés par cette combinaison, pour séparer le seuil supérieur du seuil inférieur. La figure 6 montre en outre un mode de réalisation bipolaire du circuit de RMST La sortie de la porte T 5 passe à l'état bas lorsque la tension d'alimentation (Vcc) atteint un point auquel les diodes série conduisent avec un niveau de courant suffisamment élevé pour polariser T 5 en sens direct La tension à laquelle cette commutation se produit dépend de la valeur de Rl (qui est normalement élevée, par exemple 50 kf L), et elle se produit de façon caractéristique lorsque Vcc dépasse 2,25 volts Le transistor T 5 ne peut pas être pleinement conducteur lorsque la sortie du réseau, au niveau du collecteur de T 5, passe à la masse, jusqu'à-ce que le transistor PNP T 6 devienne également conducteur, ce qui fait monter le premier seuil d'une valeur égale à une chute de tension de diode, lorsque la diode supérieure D 2 est court-circuitée Ceci est une condition de fonctionnement normal, avec T 5 et T 6 conducteurs, et la tension de sortie basse Lorsque la tension Vcc est réduite, la tension de sor- tie passe au niveau "haut", lorsque Vcc tombe au-dessous de 1,5 volt Le seuil abaissé est dû au fait que D 2 est effecti- vement hors du circuit. Pour que le circuit de restauration à la mise sous tension soit efficace, il doit appliquer une impulsion de restauration pendant que les éléments de mémoire atteignent un état valide connu Ceci exige que le signal d'entrée de la-porte à hystérésis SI soit bas pendant que le circuit logique devient valide Cet état bas est établi par la con- duction du dispositif de rappel à la masse T 2, dans le cir- cuit série Tl T 2. Une fois que Vdd dépasse Vtn (la tension de seuil du dispositif à canal n) pendant la montée en tension, T 2 devient conducteur, ce qui fait passer le noeud 20 à l'état bas Le noeud 20 demeurera à l'état bas jusqu'à ce qu'il soit amené à l'état haut par Tl Du fait de la connexion grille-drain (en diode) de Tl, ce dernier commencera à con- duire lorsque Vdd dépassera |Vtpl (tension de seuil du dis- positif à canal p) Pour tout niveau de Vdd supérieur à I Vtp|, le noeud 20 sera à un niveau de tension auquel le courant provenant de Tl s'oppose à l'effet de rappel vers le niveau bas qu'exerce T 2 Du fait que Tl peut fournir un courant très supérieur à celui de T 2, le noeud 20 tendra à suivre Vdd de très près, à un niveau de seuil au-dessous. Dans la région du déblocage, c'est-à-dire lorsque Vdd est proche de i Vtpl, l'effet de diode faible dû aux cou- rants faibles provoque un certain arrondissement du seuil du canal p On peut voir ceci en examinant une caractéristique de TEC pour Vgs = Vds Ainsi, pour une petite région proche de Vdd = 1 Vtp|, on dispose d'une certaine capacité supplé- mentaire effective de rappel vers le niveau bas, du fait que Tl n'est pas fortement conducteur. Du fait que le noeud 20 est également l'entrée de la porte à hystérésis Si, comme indiqué, la tension au noeud doit être basse lorsque Si devient valide Dans le mode de réalisation de la figure 1, le seuil supérieur de Si n'est pas bien défini lorsque Vdd est faible Ainsi, ce mode de réalisation exige lVtp 1 > Vtn pour bien fonctionner. Pour des technologies avec j Vtp | C Vtn, il est nécessaire d'avoir une porte à hystérésis avec un seuil supérieur suffisamment supérieur à Vdd/2, lorsque Vdd augmente à par- tir de I Vtp I Pour éviter cette complexité, on peut utiliser une porte à hystérésis plusclassiqieavec des modes de réalisa- tion tels que ceux des figures 4 et 5. Dans les modes de réalisation des figures 4 et 5, des éléments série supplémentaires ont été ajoutés entre Vdd et le noeud 20 Initialement, la tension au noeud 20 demeure inconnue jusqu'à ce que Vdd dépasse Vtn A ce moment, le noeud 20 est tiré vers l'état bas du fait de la conductivité de T 2 Cependant, rien ne tire le noeud 20 vers l'état haut jusqu'à ce que la tension Vdd soit suffisamment élevée pour faire passer à l'état conducteur tous les dispositifs qui se trouvent au-dessus du noeud 20 Dans le cas du mode de réa- lisation de la figure 4, ce niveau de Vdd est la somme du seuil de diode bipolaire (environ o,5-O,6 volt pour de très faibles courants) et du seuil de TI (I Vtp I plus l'effet de grille arrière/substrat dû à la tension de 0,5-0,6 volt entre la source et le substrat) Dans le cas du mode de réa- lisation de la figure 5, le niveau de Vdd est la somme de la tension j Vtp de T 4 et du seuil de Tl (I Vtp I plus l'effet de substrat dû à la chute de tension aux bornes de T 4) Une fois que ce niveau de Vdd est atteint, la tension agit comme elle le fait dans le mode de réalisation de la figure 1, c'est-à-dire qu'elle suit à un niveau présentant un écart relativement fixe au-dessous de Vdd, ce qui tolère un cer- tain décalage/arrondissement à de très faibles niveaux de courant Ceci fait en sorte que le signal d'entrée de Si soit connu et approprié lorsque Si devient valide (même dans le cas o lVtp | = Vtn). Une fois que Si change d'état (et que la RMST est terminée), T 4 élimine le dispositif supplémentaire Ceci fait que ces circuits fonctionnent exactement comme le mode de réalisation de la figure 1 pendant une coupure de tension. Le résultat final de ceci consiste en ce que le niveau de Vdd auquel la tension du noeud 20 commence à s'élever est augmen- té, et une hystérésis supplémentaire est apportée au fonc- tionnement global. La porte Si qui est représentée sur la figure 1 est une porte à hystérésis particulière réalisée à partir d'un ensemble de portes NON-ET formant une porte à deux seuils économique et efficace, dont les seuils sont proportionnels à Vdd Ceci est un choix pratique, mais on peut aisément uti- liser d'autres structures Bien qu'on ait montré une porte à hystérésis CMOS particulière (figure 1) et une porte à tran- sistors bipolaires (figure 6), il est évident qu'on peut uti- liser d'autres circuits numériques à seuil, à condition bien entendu qu'ils aient les caractéristiques essentielles de fonctionnement-à Vdd faible mentionnées précédemment, et qu'ils produisent un signal de sortie numérique Le circuit à seuil peut comprendre des amplificateurs opérationnels et des comparateurs, en plus de portes et de circuits de trans- mission sélective classiques. Le circuit série considéré ici qui est employé pour produire au noeud 20 le signal de sortie qui est appli- qué à la porte est de préférence intégrable et non réactif, et il établit un chemin conducteur entre Vdd et la masse Les composants utilisés ici peuvent-comprendre des dispositifs à semiconducteurs (parmi lesquels des dispositifs connectés en diode), des diodes à semiconducteurs, et/ou des résistances qui peuvent être incorporées dans un CI. Le circuit de RMST présente de l'intérêt non seule- ment pour initialiser un CI au moment de la mise sous tension, dans le cas o toutes les fonctions importantes sont incorpo- rées dans le CI considéré, mais également pour initialiser-un CI à la mise sous tension dans le cas o des signaux provien- nent normalement d'une autre source Ceci serait par exemple le cas lorsque le CI considéré reçoit des signaux provenant d'un microprocesseur En général, l'ordre provenant du micro- processeur n'est pas émis continuellement, mais est émis une fois et "mémorisé" dans le registre d'ordre du CI Si le microprocesseur présente un défaut au moment de la mise sous tension, il est important que la mise sous tension du CI s'effectue selon une condition de défaut connue et présentant un caractère de sécurité Par exemple, dans le cas d'un moteur commandé par un CI, il serait important que le CI associé au moteur soit placé initialement dans la condition de défaut "arrêt" si le microprocesseur était défectueux Un moteur mis en marche et qui ne peut pas être commandé est évidemment dangereux, et on peut utiliser le circuit de RMST pour initialiser l'état du circuit logique de commande de façon à garantir une condition de sécurité. Dans le mode de réalisation préféré, l'alimentation continue de basse tension pour le circuit intégré reçoit son énergie d'une alimentation continue de tension supérieure. L'alimentation de tension supérieure est conçue de façon à fournir de l'énergie au circuit de charge, soit de façon caractéristique 100 W sous un courant d'un ampère L'alimen- tation de tension inférieure doit seulement fournir l'énergie nécessaire au circuit intégré, qui correspond fréquemment à un courant de l'ordre de 10 m A Lorsque l'alimentation de tension supérieure est mise en fonction, le temps de montée de la tension de sortie dépend de la phase de l'onde alterna- tive à l'instant de connexion à l'alimentation continue, de la valeur du condensateur de filtrage (Cl), de l'impédance interne tolérable du générateur virtuel, et de l'impédance de charge Ces temps de montée sont souvent trop longs dans le cas le plus défavorable. L'augmentation progressive minimale désirée dans la tension Vdd qui est appliquée au circuit de commande peut ainsi habituellement être obtenue dans les meilleures condi- tions par l'utilisation d'une alimentation RC séparée, comme représenté ici, dans laquelle on peut aisément choisir la valeur de la résistance série R 4 comme celle du condensateur de filtrage C 4, pour obtenir une augmentation progressive désirable de Vdd Les valeurs indiquées de 27 kf (R 4) et de 0,022-li F (C 4) ont été choisies pour optimiser d'autres fac- teurs, mais elles conviennent pour obtenir un retard minimal nécessaire dépassant les 50 lis qui sont exigées ici. REVENDICATIONS 1 Système de commande électrique comprenant un circuit intégré ( 11) dontunouplisieursélémentslogiques doi- vent être positionnés dans un état initial prédéterminé au moment de la mise sous tension, l'énergie nécessaire à ce circuit intégré (CI) étant fournie par une alimentation externe (R 4, C 4) dont la tension (Vdd) augmente à une vites- se prédéterminée au moment de la mise sous tension, caracté- risé en ce qu'il comprend: (A) des première (P 5) et seconde (P 7) bornes sur le circuit intégré (CI) destinées à être connectées à l'alimentation externe; (B) un circuit ( 16) dans le CI, comprenant au moins un élément de mémoire connecté entre les première et seconde bornes d'alimentation, pour être alimenté, ce circuit comportant une borne pour positionner son état; et (C) un circuit de restauration à la mise sous tension (RMST) ( 17) sur le CI, qui comprend: ( 1) un circuit série (Tf, T 2) formant un chemin conducteur entre les première et seconde bornes d'alimentation (P 5, P 7) et entrant en fonctionnement à une tension qui est pratique- ment la même que pour le circuit comprenant-un élément de mémoire ( 16), de façon à fournir une tension intermédiaire (V 20), égale à la tension d'alimentation (Vdd) diminuée d'une tension inférieure; et ( 2)-un circuit à seuil numéri- que (SI) formant un chemin conducteur non réactif entre les première et seconde bornes d'alimentation (PS, P 7) et entrant en fonctionnement à une tension d'alimentation qui est pra- tiquement la même que celle du circuit comprenant un élément de mémoire ( 16), dont l'entrée est connectée à la sortie ( 20) - du circuit série (Tl, T 2), la sortie de ce circuit à seuil formant la sortie du circuit de RMST, et étant connectée à la borne de positionnement du circuit comprenant un élément de mémoire ( 16); et le circuit de RMST -( 17) ayant un seuil supérieur et un-seuil inférieur et produisant lorsqu'il entre en fonctionnement une-impulsion de prépositionnement qui se termine lorsque le seuil supérieur est dépassé, tandis que le premier seuil est établi en relation avec la vitesse d'augmentation de la tension, pour laisser un temps suffi- sant pour la restauration du circuit comprenant un élément de mémoire ( 16), au moment de la mise sous tension. 2 Système selon la revendication 1, caractérisé en ce que le seuil inférieur du circuit de RMST ( 17) corres- pond à une tension d'alimentation (Vdd) supérieure ou égale à la tension minimale nécessaire pour un fonctionnement sûr du circuit comprenant un élément de mémoire ( 16), et la différence entre les seuils est établie en liaison avec la vitesse d'augmentation de la tension, pour laisser un temps suffisant pour la restauration du circuit comprenant un élé- ment de mémoire, pendant une interruption momentanée de la tension d'alimentation (Vdd). 3 Système selon la revendication 2, caractérisé en ce que le circuit à seuil numérique (Si) du circuit de RMST ( 17) est une porte à hystérésis, présentant deux seuils. 4 Système selon la revendication 2, caractérisé en ce que le circuit de RMST ( 17) comprend un élément de commutation à semiconducteur (T 3) qui réagit au signal de sortie du circuit à seuil numérique (SI) en réduisant la ten- sion de sortie du circuit série (Tl, T 2) en relation avec la tension d'alimentation (Vdd), lorsqu'un premier seuil du cir- cuit de RMST ( 17) est dépassé, pour créerune différence entre les premier et second seuils du circuit de RMST. Système selon la revendication 2, caractérisé en ce que le circuit à seuil numérique (Si) du circuit de RMST ( 17) est une porte à hystérésis présentant deux seuils, et le circuit de RMST comprend un élément de commutation à semicon- ducteur-(T 3) qui réagit au signal de sortie de la porte (Si) en réduisant la tension de sortie du circuit série (Tl, T 2) en relation avec la tension d'alimentation, lorsqu'un premier seuil du circuit de RMST ( 17) est dépassé, pour augmenter la différence entre les premier et second seuils du circuit de RMST. 6 Système selon la revendication 2, caractérisé en ce que la tension inférieure du circuit série (Tl, T 2) est pratiquement constante. 7 Système selon la revendication 6, caractérisé en ce que le circuit à seuil numérique (Si) est une porte dont les seuils sont des fractions pratiquement fixes de la tension d'alimentation (Vdd). 8 Système selon la revendication 7, caractérisé en ce que la tension inférieure du circuit série (Tl, T 2) correspond à la chute de tension d'un élément de circuit semiconducteur (Tl) à l'état conducteur. 9 Système selon la revendication 7, caractérisé en ce que le circuit série comprend un premier élément de cir- cuit à semiconducteur (Tl), une diode (Dl) connectée de façon à fournir une tension pratiquement constante, correspondant à ladite tension inférieure, et un second élément de circuit à semiconducteur (T 2) à impédance élevée. Système selon la revendication 9, caractérisé en ce que la porte (SI) est une porte à hystérésis. 11 Système selon la revendication 2, caractérisé en ce que l'alimentation externe comprend: ( 1) une alimenta- tion continue de tension supérieure ( 14); et ( 2) une alimen- tation continue de tension inférieure (R 4, C 4, Zl) qui est alimentéepar l'alimentation continue de tension supérieure et qui a une tension de sortie (Vdd) qui convient pour le fonc- tionnement du CI ( 11), cette alimentation de tension infé- rieure comprenant une résistance de chute de tension (R 4) et un condensateur de filtrage (C 4) sélectionnés pour donner une vitesse d'augmentation de la tension de sortie suffisamment faible pour assurer la restauration du circuit comprenant un élément de mémoire ( 16). 12 Système selon la revendication 11, caractérisé en ce que l'alimentation continue de tension inférieure com- prend une diode zener (Zl) connectée en parallèle sur le con- densateur de filtrage (C 4) et ayant une valeur qui convient pour le fonctionnement du CI ( 11).