Brevet FR2525388A1 — publié le 19831021

L'invention concerne un procédé de fabrication d'un circuit in- tégré, et notamment un procédé pour rendre planaire la surface de ce circuit, de telle sorte qu'une couche métallisée supérieure puisse être déposée en croisant correctement une couche conductrice infé- rieure. Pratiquement, l'une des dernières étapes de fabrication des puces en circuit intégré est le dépôt (par exemple: par évaporation) d'une couche métallisée La couche métallisée est alors délimitée par gravure au travers d'un masque photoresist pour former des conduc- teurs de raccordement entre les diverses parties des zones diffusées sousjacentes L'étape finale est généralement une passivation de la surface du circuit intégré, destinée à protéger cette surface y compris les conducteurs. Certains circuits intégrés nécessitent une couche supplémentai- re de conducteurs qui croisent au-dessus des conducteurs de la première couche métallisée Des problèmes se posent quant à la fiabilité de la couche supérieure métallisée; la couche de passiva- tion recouvrant la première couche métallisée s'avère présenter des entailles et des angles aigus, généralement le long des conducteurs sousjacents, et un tel profil de surface à angles aigus se traduit par des fissures dans le conducteur qui recouvre, par des conducteurs incomplets ou trop fins, etc, en face des entailles et des angles aigus de la couche de passivation Il en résulte, pour le conducteur qui recouvre, des ruptures de circuit, des zones de plus faible capacité à transporter du courant, de résistance accrue, ou d'électro- migration sous forte intensité ou d'autres formes de contraintes phy- siques. L'invention a pour objet un procédé pour adoucir les angles aigus de la couche de passivation ou d'isolement irze-iate-ent sous- jacente à la couche conductrice supérieure, afin que la couche conductrice supérieure puisse être déposée sur une surface lisse, avec des angles de grand rayon sans surplombs. On connaît trois procédés généralement utilisés pour former une couche isolante inférieure et une couche métallisée supérieure qui passent audessus d'une couche métallisée sous-jacente Selon un procédé, une couche de polyimide est déposée sur la couche métallisée sous-jacente, ou sur une couche d'oxyde recouvrant la couche métalli- sée sous-jacente et d'autres zones du circuit intégré La couche de polyimide, se conformant d'abord à la couche sous-jacente avec ses angles, est alors chauffée, et, par un phénomène de reflux, les bords angulés, les coins et les fissures sont adoucis et remplis, augmen- tant sensiblement les rayons de courbure Une couche métallisée supérieure de croisement est alors déposée sur la couche de polyimide. Cependant, la couche de polyimide, constituant un élément orga- nique difficile à déterminer avec précision et difficile à stabiliser sur une longue durée En outre, les polyimides ont une certaine sou- plesse inhérente qui peut affecter la fiabilité de la couche métal- lisée supérieure. Selon un deuxième procédé, la couche métallisée sous-jacente est déposée par évaporation à travers une ouverture d'une couche de masquage Après l'évaporation, la couche de masquage est dissoute, ce qui élimine la métallisation non souhaitée et donne, au conducteur métallisé sous-jacent, des bords biseautés Après dép 8 t d'une couche d'oxyde de recouvrement, on estime que les angles sur la couche d'oxyde sont adoucis par rapport à ce qu'ils seraient avec des conducteurs sous-jacents dont les cotés seraient pratiquement verti- caux. Mais il s'avère que le dépot de la couche d'oxyde se traduit par la formation de rainures le long des bords des conducteurs sous-jacents, ces rainures détruisant l'intégrité de la couche d'oxy- de et étant la source de problèmes potentiels pour les opérations d'attaque chimique qui suivent. Quant au troisième procédé, il consiste à recouvrir simplement les conducteurs sous-jacents d'une couche d'oxyde, et à former ensui- te la couche métallisée supérieure sur l'oxyde, en espérant obtenir une production suffisante de dispositifs corrects On peut augmenter la fiabilité du procédé en augmentant l'épaisseur et la largeur des conducteurs supérieurs Mais on accroît ainsi le coût des circuits intégrés tout en réduisant leur production et leur densité. Un procédé a été proposé et décrit par A C Adams et C D Capio dans le "Journal of the Electrochemical Society: Solid State Science and Technology", volume 128, N 02, février 1981, pages 423 à 429, sous le titre "Planarization of Phosphorus-Doped Silicon Dioxide" Ce procédé, qui semblait assez prometteur, consiste à recouvrir une couche conductrice sous-jacente en polysilicium de bioxyde de sili- cium dopé au phosphore Les parties angulées supposées de la couche sousjacente en polysilicium subsistent La totalité de la surface est alors recouverte d'une couche photoresist positive dont la visco- sité est faible et qui pénètre dans toutes les parties angulées, ce qui donne une surface relativement lisse, avec des courbures de très grand rayon au niveau de ces parties angulées Le matériau photore- sist et la couche de bioxyde de silicium dopé au phosphore sont alors soumis à un processus d'attaque chimique dans des conditions telles que leurs vitesses d'attaque sont sensiblement les mêmes Les parties surélevées en bioxyde de silicium qui recouvrent le polysilicium sousjacent ainsi que les zones périphériques sont ainsi éliminées, le profil résultant étant sensiblement celui de la surface supérieure d'origine de la couche photoresist Les hauteurs des parties suréle- vées sont réduites d'au moins 50 % On peut alors déposer une couche conductrice métallisée supérieure Ce procédé est appelé "l'aplanisse- ment". Le procédé d'aplanissement mentionné ci-dessus présente toute- fois plusieurs défauts Il s'avère que le matériau photoresist se casse lors du traitement d'attaque chimique, ce qui se traduit par un décapage irrégulier et des fissures dans l'oxyde sous-jacent Le décapage n'est pas uniforme et il est lent En outre, on ne connait pas avec précision l'épaisseur restante de l'oxyde sur les conduc- teurs sous-jacents, au terme du traitement, et cette épaisseur n'est donc pas contrôlable. L'invention concerne un procédé d'ap anissement qui conduit à un décapage uniforme et rapide, à une surface supérieure lisse, avec, s'il y en a, peu de défauts résultant du procédé, et à une épaisseur contrôlée et prévisible de la couche isolante recouvrant les conduc- teurs inférieurs On obtient donc une cc_ z:e conductrice supérieure parfaitement fiable La totalité du procécé est contrôlée et prévisi- ble. Conformément à l'invention, le traitement d'attaque chimique est conduit sur une épaisseur de couche oxyde et de photoresist différente par rapport au procédé antérieur Par ailleurs, on utilise pour le traitement précité une concentration en oxygène de 32 à 50 % dans le gaz CF 4 d'attaque chimique par plasma du photorésist et de l'oxyde, ces 32 à 50 % étant considérablement plus élevés que les 8 % utilisés dans le procédé antérieur En outre, alors que le procédé antérieur fait appel à un matériau photoresist de type positif, on utilise, selon le procédé conforme à l'invention, un matériau pho- toresist de type négatif. Selon le procédé antérieur, la couche photoresist et la couche sous-jacente d'oxyde sont soumises à attaque chimique pour réduire la hauteur des parties surélevées Selon le procédé conforme à l'inven- tion, la hauteur des parties surélevées est généralement maintenue, mais la totalité des surfaces oxyde photoresist est éliminée, prati- quement ou virtuellement jusqu'à la surface supérieure des conduc- teurs sous-jacents Une couche supplémentaire d'oxyde est alors dépo- sée sur une épaisseur connue; on y forme ensuite des trous de traversée par photogravure et on dépose la couche conductrice supé- rieure On a donc formé une couche isolante d'oxyde dont l'épaisseur est parfaitement contr 8 lée, entre les couches conductrices, la posi- tion de la surface supérieure des conducteurs sous-jacents étant connue et servant de point de départ pour le dép 8 t de la couche d'oxyde de recouvrement. Selon le procédé antérieur, on utilisait du bioxyde de silicium dopé au phosphore, le phosphore ayant une fonction d'absorption et fa- cilitant le reflux Mais des concentrations élevées en phosphore con- duisent à la formation d'acide phosphorique qui peut attaquer les con- ducteurs en aluminium C'est probablement pour cette raison que les conducteurs sous-jacents utilisés selon le procédé antérieur sont en polysilicium et non en aluminium Selon le procédé conforme à l'inven- tion, la fonction d'absorption est assurée dans une couche d'oxyde placée sous la couche conductrice inférieure On peut donc utiliser de l'aluminium, un alliage d'aluminium et de silicium, pour l'une et/ou l'autre des couches conductrices, ou tout autre métal conduc- teur résistant à l'état gazeux CF 402 ( 32 à 50 %), puisque la couche d'oxyde de recouvrement peut être en bioxyde de silicium non dopé ou faiblement dopé et ne pas conduire ainsi à la formation d'acide phosphorique Enfin, on peut utiliser pour former l'une et/ou l'autre des couches d'oxyde (avant ou après attaque chimique) du nitrure de silicium au lieu du bioxyde de silicium Mais on doit alors prendre en compte que le nitrure de silicium, de composition différente, a une vitesse d'attaque chimique différente de celle du bioxyde de silicium. Les caractéristiques de l'invention mentionnées ci-dessus, ain- si que d'autres, apparattront plus clairement à la lecture de la des- cription d'un exemple de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels: les Figs 1, 2, 3 A, 4 A, 5 et 6, sont des vues en coupe transversale des couches supérieures d'un circuit intégré au cours des différentes étapes du procédé conforme à l'invention, la Fig 2 B est une vue agrandie de la figure 2 A, les Figs 3 B et 3 C sont des vues en coupe transversale des profils de couches photoresist de type positif et négatif, la Fig 4 B est une vue agrandie de la surface supérieure à des stades d'attaque successifs, et la Fig 7 est un graphique de la vitesse d'attaque en fonction du pour centage d'oxygène pour les couches photoresist et d'oxyde. On a représenté à la Fig 1 les couches supérieures d'un circuit intégré 1, sur lequel a été déposé et délimité de matière connue un conducteur métallisé 2 de raccordement des diverses zones du circuit intégré Le conducteur peut être en tout matériau résis- tant à l'attaque chimique qui sera entreprise lors d'une étape suivante, en utilisant, par exemple, du gaz CF 4 avec environ 32 à 50 d'oxygène De ce fait, l'invention diffère fondamentalement du procédé décrit dans l'article paru dans la revue "Journal of Electro- chemical Society", précédemment mentionné, puisque, selon ce procédé là, la couche conductrice sous-jacente est en polysilicium et peut être attaquée chimiquement à une vitesse comparable à la vitesse d'attaque de la couche de bioxyde de silicium qui la recouvre Selon l'invention, et comme il sera dit par la suite, l'attaque chimique est poursuivie jus;_'à ce que la surface supérieure de la couche conductrice sous-jacente sait nue, ce qui implique que le conducteur sous-jacent puisse résister à l'agent ou au procédé d'attaque chimi- que utilisés. On notera que le circuit intégré 1 considéré est pratiquement complet puisqu'il n'y rarc ie que les couches finales de métallisation et de passivation Le conducteur métallisé est nu La couche immédia- tement sous-jacente à ce conducteur 2 est généralement en bioxyde de silicium, le plus souvent dopé au phosphore, pour entraîner un effet d'absorption ainsi qu'il est connu. Le conducteur 2 sera généralement en aluminium, avec une épais- seur comprise entre 0,7 et 1,3 microns. Le dispositif que l'on a représenté à la Fig 2 A comporte une couche 3 en bioxyde de silicium dopé ou non, qui a été déposé à la surface du circuit intégré et du conducteur métallisé 2 Cette couche peut être déposée par évaporation par procédé de dépôt contrôlé, éventuellement à basse pression L'épaisseur de la couche 3 est à peu près la même que celle du conducteur sous-jacent, soit environ de 0,8 à 1,4 micron. On recommande d'utiliser un procédé de dépôt à basse pression pour former la couche de bioxyde de silicium, avec une température de l'ordre de 3500 C et une pression de quelques centaines de millitorrs. La couche de bioxyde de silicium est, de préférence, non dopée ou dopée dans une très faible mesure, par exemple à moins de 4 % Mais ce pourcentage peut être différent pour des raisons qui seront expliquées dans ce qui suit. Comme montré à la Fig 3 A, une couche de photoresist de type négatif 4 a été centrifugée en surface, sur une épaisseur de l'ordre de 0,9 micron Comme matériau photoresist, on peut utiliser le matériau de type HR 200 commercialisé par la société Hunt Chemical Corporation La couche est centrifugée à 5000 tours/minute Elle est ensuite polymérisée par cuisson à 1600 pendant 20 mn. On peut utiliser pour former la couche photoresist tout maté- riau de base resist isoprène négatif porteur, par exemple tout polyisoprène cis dont la viscosité est compatible avec l'application. Il s'est révélé que l'attaque irrégulière et les fissures remar- quées dans le procédé antérieur résultent de l'utilisation d'un matériau photoresist positif Une analyse, faite au microscope élec- tronique, du profil de surface d'un matériau photoresist de type posi- tif a permis d'établir que ce matériau apparaissait en coupe trans- versale tel qu'on l'a représenté à la Fig 38. On a représenté à la Fig 3 C le profil d'une couche photoresist de type négatif après attaque chimique On voit nettement que la sur- face supérieure est très lisse par rapport à celle de la couche repré- sentée à la Fig 3 B. L'utilisation d'un matériau photoresist de type négatif est une caractéristique importante de la présente invention. Il est recommandé de former la couche photoresist sur une épais- seur qui ne soit pas inférieure à 0,5 microns, des piqûres apparais- sant en dessous de cette valeur On peut bien entendu réduire l'épaisseur en dessous de la valeur indiquée dans le cas d'un matériau photoresist de type négatif exempt de piqures, mais cette épaisseur doit être au moins égale à celle de la bande d'oxyde dont le contour doit être adouci. * M -" La surface supérieure du circuit intégré est alors soumise à une attaque chimique par plasma On peut utiliser à cette fin le plas- a azeux-CF 4 + 02, la quantité d'oxygène étant de 32 à 50 % Avec un dispositif à plasma planaire Tegal 700, une pression de 1,1 torr et une température de 700 C, un traitement de 5 mn au total est suffis- ant, la vitesse d'attaque étant de 2300 angstroems par mn, tant pour le matériau photoresist que pour l'oxyde Mais ce temps peut être différent suivant l'appareil qu'on utilise. On a toutefois trouvé que la pression utilisée peut se situer entre 0,9 et 0,6 torr si l'on souhaite des vitesses d'attaque plus élevées, l'uniformité étant meilleure pour des pressions comprises entre 1 et 1,4 torr. On notera également que l'appareil utilisé pour obtenir ce résultat doit être un appareil à plasma tel que l'appareil Tegal 700, et non un appareil à ions réactifs qui fonctionne avec des pressions beaucoup plus basses. Le prcfil ainsi donné à la partie de la couche supérieure du circuit intégré est tel que représenté à la Fig 4 A La couche photcresist a été pratiquement éliminée ainsi qu'une partie impor- tante de l'épaisseur de la couche de bioxyde de silicium 3 On a dit précéder- nent qu'il est recommandé que la couche de bioxyde de sili- cium soit attaquée de telle sorte que la surface supérieure du conducteur 2 soit à nu Mais bien entendu, le processus d'attaque chinmicle peut être conduit de telle sorte que l'oxyde soit éliminé jusqu'à proximité de la surface du conducteur 2, dans les limites imposées par l'épaisseur de dépôt de la couche isolante formée sur ce conducteur Ainsi, on peut aussi bien laisser une faible couche de bioxyde de silicium sur tout ou partie de la surface supérieure du conducteur 2 Le conducteur 2 n'est toutefois pas attaqué. La surface est alors nettoyée en utilisant des procédés clas- siques. La Fig 2 B, qui est une vue agrandie d'une partie de la Fig. 2 A, met en évidence les problèmes posés pour former des conducteurs croisés La surface supérieure du circuit intégré 1, formée par exemple par une couche isolante, est, à la Fig 2 B, la couche inférieure Le conducteur 2 est sous-jacent à une couche supérieure d'isolement et de passivation 3, cette couche étant en bioxyde de silicium et recouvrant la totalité de la surface On peut voir qu'une bande en surélévation 5 est formée au dessus du conducteur 2 La largeur de cette bande est plus grande que la largeur du haut du conducteur 2, le profil de sa partie inférieure étant celui d'un redan allongé 6 de part et d'autre et tout le long du conducteur On remarquera que le dépôt d'une couche métallique sur la bande en surélévation se traduit souvent par un dépôt nul ou extrêmement mince au niveau des redans ce qui est dû à un effet de masquage En outre les angles très éffilés, intérieurs aux redans peuvent entraîner des fissures dans la couche métallique de recouvrement, même si cette couche est déposée sur la totalité des redans, du fait des contrain- tes induites par la température. On a illustré à la Fig 4 B l'effet d'aplanissement lors du processus d'attaque chimique Deux profils supérieurs 7 et 8 permet- tent d'illustrer les étapes du processus décrit On négligera pour le moment le profil 8 La couche photoresist 4 a été éliminée par attaque chimique jusqu'à mettre à nu, sous la partie surélevée, la couche de bioxyde de silicium 3, ce qui donne à l'ensemble le profil 7 On peut voir que le matériau photoresist et le dessus de la zande d'oxyde ont été éliminés, mais que cette bande reste entcurée par une partie de la couche photoresist. Le processus d'attaque chimique se poursuivant, on 'parvient à un profil qui peut prendre la forme du profil 8, la couche phctore- sist ayant été éliminée et la couche de bioxyde de silic uzi 2 avant été éliminée jusqu'au niveau de la surface supérieure du conducteur 2 et présentant une surface relativement lisse autour du conducte-r. On remarquera que le processus d'attaque chimique poursuivi jusqu'au niveau de la surface supérieure du conducteur n'est pas possible selon le procédé décrit dans l'article précédemment mention- né de la revue "Journal of Electrochemical Society", puisque le conducteur utilisé est en polysilicium et que ce matériau est éliminé à une vitesse comparable à la vitesse d'élimination du bioxyde de silicium qui le recouvre. On dépose alors, conformément aux procédés connus, une deuxième couche d'oxyde ainsi qu'on l'a représenté à la Fig 5 Cette couche d'oxyde assure un certain nombre de fonctions: elle restitue son intégrité à la partie en oxyde, elle remplit les éventuelles criques qui pouvaient subsister, elle permet d'ajuster l'épaisseur de la couche d'oxyde recouvrant les conducteurs inférieurs 2, c'est à dire de définir l'épaisseur de l'isolant séparant ces conducteurs des conducteurs de croisement supérieurs La seconde couche d'oxyde 9 peut être dopée ou non selon la fonction du circuit intégré, et peut être déposée par évaporation, éventuellement sous basse pression La seconde couche d'oxyde aura normalement une épaisseur de 0,4 à 1 micron, quoiqu'on puisse envisager de lui donner d'autres épaisseurs. On peut, en variante, former cette couche par dépôt sous plasma. La surface résultante a été examinée au microscope électronique et l'examen a révélé des pentes si faibles au niveau des conducteurs qu'elles n'étaient pratiquement pas discernables, bien que d'autres mesures aient permis d'établir qu'il existait bien des parties en surélévation Mais ces parties en surélévation sont adoucies de telle sorte qu'elles ne peuvent virtuellement pas compromettre la fiabilité d'une couche métallique de recouvrement. On a représenté à la Fig 6 le profil de la surface supérieure d'un circuit intégré après dépôt d'un conducteur supérieur à 10 Le dép 8 t peut se faire, comme il est connu, par pulvérisation d'alumi- nium et délimitation des conducteurs Les conducteurs supérieurs sont isolés des conducteurs inférieurs par la seconde couche d'oxyde 9 dont l'épaisseur est parfaitement contrôlée Les parties surélevées étant lisses et présentant de très grands rayons de courbure, la couche pulvérisée est parfaitement uniforme, sans manques ou parties minces dus à un effet de masquage, etc, ou encore, par exemple, sans parties faibles qui seraient dues à la présence de redans à faible rayon de courbure. On voit donc que le procédé permet de former plusieurs couches métalliques et qu'il ne limite pas la fabrication à la formation de deux couches seulement. On a représenté à la Fig 7 un graphique mettant en évidence les vitesses d'attaque chimique d'une couche de bioxyde de silicium formée par vaporisation et d'une couche photoresist de type négatif, en fonction de la concentration en oxygène du gaz d'attaque CF 4, dans un appareil à plasma Pour le bioxyde de silicium (courbe 12), la vitesse commence par croître avec la concentration en oxygène, puis décroît Pour le matériau photor-esist négatif (courbe 13), la vitesse s'accroît de manière continue avec la concentration en oxygène, et la courbe 13 coupe la courbe 12 relative au bioxyde de silicium. On a porté sur le graphique deux lignes en traits mixtes 34 et définissant des niveaux d'oxygène constants et coupant la courbe 13 Il s'avère que le processus d'attaque chimique se déroule de manière non uniforme pour des concentrations en oxygène inférieures à la valeur définie par la ligne 14 et supérieure à la valeur définie par la ligne 15 Le point d'intersection des courbes 12 et 13 se situe entre les deux valeurs ainsi définies La valeur de la concen- tration en oxygène que définit ce point d'intersection est donc celle qui est recommandée et pour laquelle le processus se déroule de manière uniforme et les vitesses d'attaque des deux matériaux sont égales On a trouvé que, à l'intérieur d'une fourchette autour de la valeur du point d'intersection dont les l-1 mites sont 32 et 50 % d'oxygène dans le gaz CF 4, la précision est suffisante. On remarquera que la concentration en cxygène recommandée par les auteurs de l'article précité de la re- ue "oc rnal of Electrochemi- cal Society" est de 8 % Il est dit dans cet article qu'on obtient un meilleur rapport des vitesses avec un gaz différent, mais que la surface est alors très rugueuse Il se:ble côme c'est l'utilisation d'un matériau photoresist de type positif qui est la cause de cette rugosité de surface illustrée à la Fig P- ?ar suite, le procédé antérieur ne permet qu'une très faible vitesse d'attaque pour une production correcte, mais avec le procédé ccn-fzrme à l'invention, il n'y a pas uniformité avec une faible cc- ncentr tion en oxygène comme on peut le voir à la Fig 7. L'utilisation d'un matériau photoresist ce type négatif dont la surface supérieure reste lisse au cours de 1 'attaque chimique permet le choix d'une vitesse beaucoup plus grande pour laquelle l'attaque est uniforme et la vitesse d'attaque de la couche sous-jacente de bioxyde de silicium est comparable, ces deux caractéristiques étant importantes pour une mise en oeuvre correcte de l'invention. il Les auteurs de l'article précité disent que les hauteurs des parties en surélévation sont réduites d'environ 60 %, les angles formés par le verre dopé au phosphore qui les recouvre étant réduits à moins de 30 , soit compris entre 5 et 30 Avec le procédé conforme F à l'invention, les hauteurs des parties en surélévation sont pratique- ment maintenues après dépôt de la seconde couche de bioxyde de silicium, mais les angles sont réduits à un point tel qu'ils sont pratiquement invisibles au microscope électronique. Le procédé semble parfaitement correct pour des largeurs de conducteurs aussi faibles que 2 à 3 microns, et pouvant aller jusqu'à plusieurs centaines de microns; il semble en fait applicable quelle que soit la largeur du conducteur, au moins dans la gamme qui vient d'être définie. On a dit précédemment qu'il est recommandé d'utiliser du bioxy- de de silicium non dopé sur les conducteurs inférieurs; en effet, le phosphore peut former de l'acide phosphorique qui attaque les conduc- teurs en aluminium Dans certains cas, toutefois, il peut être souhaitable d'utiliser du bioxyde de silicium dopé au phosphore pour la raison suivante Lorsqu'une couche conductrice supérieure est en contact avec une couche conductrice inférieure, la deuxième couche de bioxyde de silicium 9, la première couche de bioxyde de silicium 3 et la couché de bioxyde de silicium sous-jacente à la couche 3 peuvent être attaquées jusqu'à la surface du substrat semi-conducteur, conduc- teur ou dopé, de base, ou jusqu'à la couche de silicium dopé ou en un autre conducteur recouvrant ce substrat Dans ce cas, un trou de traversée, attaqué, peut présenter des bords aigus à la-surface du semi-conducteur ou de la couche de polysilicium et/ou à la surface supérieure du trou Une technique de reflux peut alors être souhaita- ble pour arrondir les bords de la couche de bioxyde de silicium Les bords de cette couche peuvent être adoucis par reflux si la couche supérieure de bioxyde de silicium est dopée au phosphore La couche métallique inférieure est alors déposée à la surface du bioxyde de silicium, autour des bords arrondis, jusqu'à la surface du semi-onduc- teur. Il peut être souhaitable en variante de procéder à un décapage par attaque chimique plus rapide au niveau des bords supérieurs du trou de traversée, pour arrondir les bords de la couche Il est dans ce cas souhaitable que la couche supérieure de bioxyde de silicium soit dopée au phosphore, le bioxyde de silicium non dopé étant difficile à attaquer en obtenant simultanément des bords de trou arrondis. Du nitrure de silicium peut être utilisé à la place de bioxyde de silicium pour former la couche 9 Et on peut mêne utiliser du nitrure de silicium pour la couche 3 si la conception du circuit intégré le permet Mais la composition du nitrure de silicium est différente de celle du bioxyde de silicium, et sa courbe de vitesse d'attaque en fonction de la concentration en oxygène seradifférente de la courbe 12 de la figure 7, quoique de forme sensiblement identique La constante diélectrique du nitrure de silicium est plus grande que celle du bioxyde de silicium, et la couche 9 sera donc, de préférence, plus épaisse que dans le cas de bioxyde de silicium pour réduire les couplages capacitifs entre les conducteurs supérieurs 10 et les conducteurs inférieurs 2. Il est entendu que la description qui précède a été faite à titre d'exemple non-limitatif et que des variantes peuvent être envisagées sans, pour cela, sortir du cadre de l'invention et des revendications annexées. REVENDICATIONS 1) Procédé permettant de rendre un circuit intégré planaire, caractérisé en ce qu'il consiste: (a) à déposer et délimiter des premiers conducteurs métalliques ( 2) sur la surface du circuit intégré ( 1), (b) à déposer une première couche diélectrique ( 3) sur les conducteurs et la surface du circuit intégré, la couche diélectrique étant en un matériau choisi dans le groupe comportant le bioxyde de silicium et le nitrure de silicium, (c) à déposer et polymériser sur la surface de la couche électrique, une couche de matériau resist isoprène de type négatif ( 4), (d) à soumettre à un traitement d'attaque chimique la surface des couches diélectriques et isoprène jusqu'à ce qu'il reste une épaisseur prédéterminée de matériau au dessus des conducteurs métalli- ques, (e) à nettoyer la surface ainsi décapée, et (f) à déposer une deuxième couche diélectrique ( 9) sur la surface du dispositif obtenu, cette deuxième couche étant en un matériau choisi dans le groupe comportant le bioxyde de silicium et le nitrure de silicium, de telle sorte que le dispositif présente une surface dont les parties surélevées au dessus des conducteurs métalliques ont de très grands rayons de courbure. 2) Procédé selon la revendication 1, caractérisé en ce que, sur la surface de la deuxième couche diélectrique, on dépose et on délimite ensuite des deuxièmes conducteurs métalliques ( 10) 3) Procédé selon la revendication 1, caractérisé en ce que au moins la deuxième couche diélectrique est en bioxyde de silicium non dopé. 4) Procédé selon la revendication 1, caractérisé en ce que les conducteurs métalliques sont en alliage d'aluminium et de silicium. ) Procédé selon la revendication 1, 2, 3, caractérisé en ce que le matériau resist isoprène de type négatif est du polyisoprène cis. 6) Procédé selon la revendication 1, 2 ou 3,caractérisé en ce que le matériau resist isoprène de type négatif est un matériau photoresist de type négatif. 8) Procédé selon la revendication 1, 2 ou 3, caractérisé en ce que les premiers conducteurs métalliques sont en aluminium ou en alliage d'aluminium compatible avec la première couche diélectrique. 9) Procédé permettant de rendre un circuit intégré planaire, caractérisé en ce qu'il consiste: (a) à déposer et délimiter des premiers conducteurs en alumi- nium ( 2) sur la surface d'un circuit intégré ( 1), (b) à déposer une première couche de bioxyde de silicium ( 3) sur les conducteurs et la surface du circuit intégré, (c) à déposer et polymériser, sur la première couche en bioxyde de silicium, une couche d'un porteur photoresist négatif constituée par du polyisopréne cis ( 4), (d) à soumettre à un traitement d'attaque chimique les surfaces de la couche photoresist et de la première couche en bioxyde de silicium, jusqu'à ce qu'il reste une épaisseur prédéterminée de matériau au-dessus des conducteurs en aluminium, (e) à nettoyer la surface ainsi décapée, en éliminant tout matériau photoresist résiduel, (f) à déposer une deuxième couche ( 9) de bioxyde de silicium d'une épaisseur prédéterminée sur la surface nettoyée, (g) à déposer et délimiter des deuxièmes conducteurs ( 10) en aluminium sur la surface de la deuxième couche de bioxyde de silicium. ) Procédé selon la revendication 9, caratérisé en ce que le traitement d'attaque chimique des surfaces de la couche photoresist et de la première couche de bioxyde de silicium est poursuivi jusqu'à proximité de la surface supérieure des premiers conducteurs en alumi- nium. 11) Procédé selon la revendication 9, caractérisé en ce que le traitement d'attaque chimique des surfaces de la couche photoresist et de la prerrière couche de bioxyde de silicium est poursuivi jusqu'à ce que la surface supérieure des premiers conducteurs en aluminium soit nue. 12) Procédé selon la revendication 9, 10 ou 11, caractérisé en ce que la deuxième couche de bioxyde de silicium est non dopée. 13) Procédé selon la revendication 9, 10 ou 11, caractérisé en ce que la surface de la couche photoresist et de la première couche de bioxyde de silicium est soumise à un traitement d'atta- que chimique par plasma dans une atmosphère composée d'un gaz CF 4 avec une concentration en oxygène de l'ordre de 32 à 50 %, dans un appareil à plasma. 14) Procédé selon la revendication 9, 10 ou 11, caractérisé en ce qu'avant dépôt et délimitation des deuxièmes conducteurs en aluminium, on délimite des trous et on décape au moins les premières et deuxièmes couches de bioxyde de silicium au niveau des zones de contact prédéterminées du circuit intégré, afin de dénuder ces zones de contact, de sorte qu'un contact peut alors être établi entre ces zones et les deuxièmes conducteurs en aluminium. ) Procédé selon la revendication 9, 10 ou 11, caractérisé en ce que la surface de la couche photoresist et de la première couche de bioxyde de silicium est soumise à un traitement d'atta- que chimique par plasma dans une atmosphère composée d'un gaz CF 4 avec une concentration en oxygène de l'ordre de 32 à 50 %, sous une pression de l'ordre de 0,9 à 1,6 torr. 16) Procédé selon la revendication 9, 10 ou 11, caractérisé en ce que la surface de la couche photoresist et de la première couche en bioxyde de silicium est soumise à un traitement d'atta- que chimique par plasma dans une atmosphère composée d'un gaz CF 4 avec une concentration en oxygène de l'ordre de 32 à 50 %, sous une pression de l'ordre de 0,9 à 1,6 torr, à une température de l'ordre de 700 C. 17) Procédé permettant de rendre un circuit intégré planai- re, caractérisé en ce qu'il consiste: (a) à déposer et délimiter, sur la surface passivée d'un circuit intégré ( 1), des premiers conducteurs en aluminium ( 2) ayant une épaisseur comprise entre 0,7 et 1,3 micron environ, (b) à déposer, sur les conducteurs et la surface du circuit intégré, une première couche de bioxyde de silicium ( 3) ayant une épaisseur comprise entre 0,8 et 1,4 micron environ, (c) à déposer, par procédé centrifuge, sur la surface de la couche de bioxyde silicium, une couche photoresist de type néga- tif ayant une épaisseur d'environ 0,9 micron. (d) à cuire la couche photoresist à 1600 C pendant environ mn, (e) à soumettre la couche photoresist et la première couche de bioxyde de silicium à un traitement d'attaque chimique par plasma, dans une atmosphère composée d'un gaz CF 4 avec une concentration en oxygène de l'ordre de 32 à 50 %, dans un appareil à plasma, jusqu'à ce que soit atteinte la partie supé- rieure des premiers conducteurs, (f) à nettoyer la surface ainsi décapée, (g) à déposer, sur la surface décapée, une deuxième couche de bioxyde de silicium ( 9) ayant une épaisseur comprise entre 0,4 et 1 micron environ, de telle sorte que la surface du dispositif obtenu est exempte d'angles effilés dans les zones voisines et supérieures aux conducteurs en aluminium. 18) Procédé selon la revendication 17, caractérisé en ce que les couches de bioxyde de silicium sont déposées par évapora- tion, éventuellement à basse pression. 19) Procédé selon la revendication 17, caractérisé en ce que les couches de bioxyde de silicium sont déposées sous plasma. ) Procédé selon la revendication 17, caractérisé en ce que la deuxième ou les deux couches de bioxyde de silicium sont en bioxyde de silicium non dopé. 21) Procédé selon la revendication 17, 18 ou 20, caractéri- sé en ce que, sur la deuxième couche de bioxyde de silicium, on dépose et on délimite des seconds conducteurs en aluminium ( 10). 22) Procédé permettant de rendre un circuit intégré planai- re, caractérisé en ce qu'il consiste: (a) à déposer et délimiter, sur la surface passi' ée d'un circuit intégré ( 1), des premiers conducteurs en aluminium ( 2) ayant une épaisseur de l'ordre de 0,7 à 1,3 micron, (b) à déposer, sur la surface du circuit intégré et des conducteurs, une première couche de bioxyde de silicium ( 3) ayant une épaisseur de l'ordre de 0,8 à 1,4 micron, (c) à déposer par procédé centrifuge, sur la surface de la couche de bioxyde de silicium, une couche photoresist de type négatif ( 4) ayant une épaisseur de l'ordre de 0,9 micron, (d) à cuire la couche photoresist à 1600 C pendant environ mn, (e) à soumettre la couche photoresist et la première couche de bioxyde de silicium à un traitement d'attaque chimique par plasma,dans une atmosphère composée d'un gaz CF 4 avec une concen- tration en oxygène de l'ordre de 32 à 50 %, sous une pression de l'ordre de 0,9 à 1,6 torr, jusqu'à ce que soit atteinte la surface supérieure des premiers conducteurs, (f) à nettoyer la surface ainsi décapée, (g) à déposer, sur la surface ainsi décapée, une deuxième couche de bioxyde de silicium ayant une épaisseur de l'ordre de 0,4 à 1 micron, de telle sorte que la surface du dispositif obtenu est exempte d'angles effilés dans les zones voisines et supérieures aux conducteurs en aluminium. 23) Procédé permettant de rendre un circuit intégré planai- re, caractérisé en ce qu'il consiste: (a) à déposer et délimiter, sur la surface passivée d'un circuit intégré ( 1), des premiers conducteurs en aluminium ( 2) ayant une épaisseur de l'ordre de 0,7 à 1,3 micron, (b) à déposer, sur la surface du circuit intégré et des conducteurs, une première couche de bioxyde de silicium ( 3) ayant une épaisseur de l'ordre de 0,8 à 1,4 micron, (c) à déposer, par procédé centrifuge, sur la surface de la couche de bioxyde de silicium, une couche photoresist de type négatif ( 4) ayant une épaisseur de 0,9 micron, (d) à cuire la couche photoresist à 1601 C, pendant environ 20 mn, (e) à soumettre la couche photoresist et la pre-ière couche de bioxyde de silicium à un traitement d'attaque ch nique par plasma, dans une atmosphère composée d'un gaz CF 4 avec une concentration en oxygène de l'ordre de 32 à 52 a, sous une pression de l'ordre de 0,9 à 1,6 torr et à une terê-rature de l'ordre de 700 C, jusqu'à ce que soit atteinte la surface supé- rieure des premiers conducteurs, (f) à nettoyer la surface ainsi décapée, (g) à déposer, sur la surface décapée, une deuxième couche de bioxyde de silicium ayant une épaisseur de l'ordre de 0,4 à 1 micron, de sorte que la surface du dispositif obtenu est exempte d'angles effilés dans les régions voisines et supérieures aux conducteurs en aluminium. 24) Procédé permettant de rendre un circuit intégré planai- re, caractérisé en ce qu'il consiste: (a) à déposer par vaporisation une couche de bioxyde de silicium ( 3) sur la surface d'un circuit intégré ( 1) portant des conducteurs ( 2) en métal ou en alliage métallique résistant à un traitement d'attaque chimique dans un agent gazeux CF 4 + 2 (avec une concentration de 32 à 50 %), l'épaisseur de cette couche étant sensiblement de même valeur que l'épaisseur des conducteurs, (b) à déposer et polymériser une couche de matériau photo- resist de type négatif ( 4) sur la surface de la couche de bioxyde de silicium, l'épaisseur de la couche ( 4) étant sensiblement de même valeur que ou de valeur inférieure à l'épaisseur de la couche de bioxyde de silicium, (c) à soumettre les couches photoresist et de bioxyde de silicium à un traitement d'attaque chimique par plasma, dans une atmosphère de CF 4 avec environ 32 à 50 % d'oxygène, (d) à nettoyer la surface ainsi décapée, (e) à déposer par vaporisation, sur la surface décapée, une deuxième couche de bioxyde de silicium ou de nitrure de silicium ( 9) ayant sensiblement la même épaisseur que les conducteurs, de telle sorte qu'on obtient une surface exempte d'angles effilés. ) Procédé selon la revendication 24, caractérisé en ce que le bioxyde de silicium de la première ( 3) et de la deuxième ( 9) couches n'est pas dopé. 26) Procédé selon la revendication 24 ou 25, caractérisé en ce qu'on dépose et délimite ensuite des conducteurs ( 10) en métal ou en alliage métallique sur la surface de la deuxième couche ( 9). 27) Procédé selon la revendication 24 ou 25, caractérisé en ce que la durée du traitement d'attaque chimique se prolonge jusqu'au moment o les conducteurs sont nus. 28) Procédé selon la revendication 24 ou 25, caractérisé en ce que la durée du traitement d'attaque chimique se prolonge jusqu'au moment o les conducteurs ( 2) sont nus, une deuxième couche de bioxyde de silicium ( 9) étant déposée sur le dispositif obtenu, puis des deuxièmes conducteurs ( 10) en métal ou en alliage métallique étant déposés et délimités sur cette couche. 29) Procédé permettant de rendre un circuit intégré planai- re, caractérisé en ce qu'il consiste: (a) à déposer par vaporisation une couche de bioxyde de silicium ( 3) sur la surface d'un circuit intégré ( 1) portant des conducteurs ( 2) en métal ou en alliage métallique résistant à un traitement d'attaque chimique dans un agent gazeux CF 4 + 2 (de 32 à 50 %), l'épaisseur de cette couche étant pratiquement la même que celle des conducteurs, (b) à déposer et polymériser une couche de matériau photo- resist de type négatif ( 4) sur la surface de la couche de bioxyde de silicium, l'épaisseur du dép 6 t étant pratiquement la même que, ou étant inférieure à, l'épaisseur de la couche de bioxyde de silicium, (c) à soumettre les couches photoresist et de bioxyde de silicium à un traitement d'attaque chimique en atmosphère de CF 4 avec environ 32 à 50 % d'oxygène, sous une pression de l'ordre de 0,9 à 1,6 torr, (d) à nettoyer la surface ainsi décapée, (e) à déposer par vaporisation une deuxième couche ( 9) de bioxyde de silicium ou de nitrure de silicium sur la surface décapée, l'épaisseur de cette couche étant pratiquement la même que celle des conducteurs, de telle sorte qu'on obtient une surface exempte d'angles effilés. ) Procédé permettant de rendre un circuit intégré planai- re, caractérisé en ce qu'il consiste: (a) à déposer par vaporisation une couche de bioxyde de silicium ( 3) sur la surface d'un circuit irtégré ( 1) portant des conducteurs ( 2) en métal ou alliage métallique résistant à un traitement d'attaque chimique dans un agent gazeux CF 4 + 02) (de 32 à 50 %), l'épaisseur de cette couche étant pratiquement la même que celle des conducteurs, (b) à déposer et polymériser une couche de matériau photo- resist de type négatif ( 4) sur la surface de la couche de bioxyde de silicium, l'épaisseur du dép 8 t étant pratiquement la même que, ou étant inférieure à, l'épaisseur de la couche de bioxyde de silicium, (c) à soumettre les couches photoresist et de bioxyde de silicium à un traitement d'attaque chimique en atmosphère de CF 4 avec environ 32 à 50 % d'oxygène, sous une pression de l'ordre de 0,9 à 1,6 torr, et à une température de l'ordre de 700 C, (d) à nettoyer la surface ainsi décapée, (e) à déposer par vaporisation une deuxième couche ( 9) de bioxyde de silicium ou de nitrure de silicium sur la surface décapée, l'épaisseur de cette couche étant pratiquement la même que celle des conducteurs, de telle sorte qu'on obtient une surface exempte d'angles effilés.