Brevet FR2523793A1 — publié le 19830923

La présente invention se rapporte à des téléviseurs numériques et plus particulièrement à un agencement pour régler automatiquement le niveau du signal de chrominance dans un téléviseur numérique. Dans un téléviseur typique o le signal vidéo sur bande de base est traité sous une forme analogique, le signal de chrominance est séparé du signal de luminance et est appliqué à un filtre passe-bande de chrominance, ou moyen d'accentuation de chrominance Le moyen d'accen- tuation de chrominance laisse passer le signal de chrominance et présente une réponse qui corrige, dans le signal, les variations d'amplitude résultant de la réponse du signal de télévision à fréquence intermédiaire, qui a tendance à atténuer les composantes du signal de chromi- nance à haute fréquence Le signal de chrominance filtré est alors appliqué à un premier amplificateur de chrominance, qui est couplé en une boucle avec un circuit suppresseur de couleur et un circuit de réglage automatique de la chrominance Le circuit de réglage automatique de la chrominance détecte l'amplitude du signal de salve de chrominance et soit supprime le signal de couleur si l'amplitude de la salve est trop faible ou amplifie le signal de chrominance à un niveau nominal Le signal de chrominance est alors appliqué à un second amplificateur qui répond à l'ajustement d'un réglage de la couleur par l'utilisateur. Par exemple, dans des téléviseurs RCA Corporation de la série Colortrak, le réglage de la couleur par l'utilisateur comprend deux réglages, identifiés comme le réglage de la saturation et le réglage PIX, le réglage PIX suivant l'ajustement du réglage du contraste de luminance. Le signal de chrominance est de plus amplifié ou atténué selon l'ajustement de ces réglages pour produire un signal de chrominance adapté à une démodulation des couleurs. Ce signal de chrominance est également appliqué à un détecteur de surcharge, qui détecte les excursions de crête du signal de chrominance et réduit le gain du canal de I chrominance si le niveau du signal est trop important. Dans un téléviseur o le signal vidéo sur bande de base est traité numériquement, il est souhaitable d'accomplir les fonctions ci-dessus d'un récepteur analogique en utilisant un circuit totalement numérique. Une tentative directe à une mise en oeuvre numérique de ces fonctions consisterait à déterminer le gain requis du réglage automatique de chrominance puis à multiplier le signal de chrominance par ce facteur de gain dans un multiplicateur numérique Le signal de chrominance pourrait être alors multiplié par un second facteur de gain, dérivé du réglage des couleurs par l'utilisateur, dans un second multiplicateur numérique, puis être atténué si nécessaire par un troisième facteur de gain, produit par un détecteur numérique de surcharge, dans un troisième multiplicateur numérique. L'usage intensif des multiplicateurs dans un téléviseur numérique n'est pas souhaitable cependant du fait de leur complexité et de leur allure lente de traitement En conséquence, il est souhaitable d'obtenir le gain de chrominance d'une façon simple en offrant une vitesse élevée de traitement De plus, il est souhaitable de mettre en oeuvre le réglage du gain de la chrominance en conjonction avec un autre filtrage numérique et traitement de démodulation afin que la résolution du signal reste à un niveau acceptable sans introduction de composantes de bruit excessives dans le canal de chrominance. Selon des aspects de l'invention, le gain du signal de chrominance dans un téléviseur numérique est contrôlé selon la valeur d'un facteur composé de gain qui est une accumulation des facteurs de réglage du gain produits par un réglage de la couleur par l'utilisateur, un réglage automatique de chrominance et une surcharge de chrominance Le réglage du gain selon le facteur composé du gain est réalisé par un bloc de gain grossier, qui augmente ou diminue le gain du signal de chrominance par incréments de 6 d B, et un bloc de gain précis qui produit un réglage précis du gain sur une plage de 6 d B ou moins, par incréments finement réglés Dans un mode de réalisation préféré, le système numérique du gain de chrominance fonctionne sous le contrôle d'un microprocesseur, qui reçoit les signaux représentatifs de la surcharge de chrominance, des ajustements de réglage par l'utilisateur et de l'amplitude de la salve de chrominance. Le microprocesseur calcule alors le gain composé du signal de chrominance et répartit le gain entre les blocs de réglage grossier et précis du gain Dans le mode de réalisation préféré de l'invention, le bloc de réglage grossier du gain comprend des registres à décalage comman- dés pour contrôler le gain du signal de chrominance sur une plage de 18 d B par incréments de 6 d B Le bloc de gain précis comprend un additionneur et une mémoire à accès aléatoire (RAM) adressée par le signal de chrominance, qui contient une table de données calculée par le micro- processeur. Selon un aspect du mode de réalisation préféré de l'invention, les registres à décalage (ci-après "décaleurs") qui accomplissent le gain grossier, sont répartis entre l'entrée et la sortie du démodulateur couleur, ce qui produit des niveauxacceptablesde signal pour la démodulation de chrominance et le filtrage sans introduction d'un bruit excessif dans le canal de chrominance. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - la figure 1 illustre, sous forme de schéma-bloc, la section de traitement de signaux vidéo numériques sur bande de base d'un téléviseur construit selon des aspects de l'invention; la figure 2 illustre la plage de réglage du gain de la section de traitement de signaux de chrominance de l'agencement de la figure 1; la figure 3 illustre une forme d'onde de salve de chrominance utilisée pour expliquer le fonctionnement de la section de traitement de signaux de chrominance de la figure 1; la figure 4 illustre le moyen d'échantillonnage de la salve de la figure 1, en détail schématique; et les figures 5 à 10 montrent des organigrammes pour un microprocesseur pour calculer et distribuer le gain nécessaire de chrominance parmi les blocs de réglage du gain de chrominance de la figure 1. En se référant à la figure 1, la section de traitement de signaux vidéo d'un téléviseur numérique est représentée Un signal vidéo reçu est appliqué à l'entrée d'un convertisseur analogique-numérique (A/D) 10, qui échantillonne le signal vidéo et le convertit en échantillorsde signaux numériques Ces échantillons de signaux numériques sont appliqués à un filtre en peigne numérique 12, qui sépare le signal en composantes de luminance (Y) et de chrominance (C) Les échantillons du signal Y sont appliqués à un dispositif de traitement 14 de signaux de luminance qui traite le signal Y selon un signal de contraste fourni par un réglage du contraste 15. Le signal Y traité est alors appliqué à un circuit formant matrice 16. Le signal C séparé est appliqué à un agencement de réglage du gain de chrominance construit selon les aspects de l'invention Le signa' C est couplé aux entrées d'un échantillonneur de la salve 24 et d'un décaleur du gain grossier 20 à 12 d B Le décaleur du gain grossier 20 comprend un registre à décalage en parallèle réglable qui est commandé par des signaux sur les lignes de commande 83 du décaleur Du fait de sa vitesse rapide et de son adaptabilité à une fabrication en circuit intégré, undoelemr du type en cylindre tel que décrit dans le texte Introduction To VLSI Systems par Mead et Conway, publié par Addison-Wesley ( 1980) est adapté pour une utilisation pour le décaleur 20 Le décaleur réglable peut également être mis en oeuvre avec un multiplexeur qui choisit des groupes différents de bits du signal numérique de chromi- nance selon les signaux sur les lignes de commande 83. La mise en oeuvre du registre à décalage réglable en utilisant une logique de combinaison comme le décaleur du type en cylindre ou multiplexeur, au lieu d'un dispositif à horloge, est souhaitable pour un traitement assez rapide. Le décaleur de gain grossier 20 peut être programmé pour décaler les mots de donnée de chrominance vers la gauche (par exemple vers les emplacements des bits plus importants) d'un emplacement d'un bit, de deux emplacements d'un bit ou d'aucun Le fonctionnement de l'échantillonneur de la salve 24 sera décrit subséquemment. Les mots de chrominance produits à la sortie du décaleur de gain grossier 20 sont appliqués à l'entrée d'un filtre passe-bande de chrominance ou moyen d'accentuation 22 qui peut comprendre par exemple un filtre FIR. Les signaux de chrominance à la sortie du filtre passe-bande de chrominance 22 sont couplés à un bloc de gain précis 30 Les signaux de chrominance sont appliqués aux entrées d'adresse d'une RAM 32 et à une entrée d'un additionneur 36 La sortie de la RAM 32 est couplée à une seconde entrée de l'additionneur 36 Les signaux de chrominance à la sortie de l'additionneur 36 sont couplés à un démodulateur de signaux de couleur 40, comprenant un dispositif 42 de traitement de signaux I et un dispositif 44 de traitement de signaux Q Les dispositifs de traitement de signaux I et Q peuvent être construits comme cela est décrit dans la demande de brevet US NO 297 556 intitulée "Digital Color Television Signal Demodulator", déposée le 31 Août 1981 Les signaux I et Q traités sont couplés des dispositifs de traitement 42 et 44 aux entrées d'un autre décaleur de gain grossier 50, comprenant des décaleurs 52 et 54 à + 6 d B, qui sont commandés par les signaux sur les lignes de commande 83. Les signaux I et Q aux sorties des décaleurs 52 et 54 à + 6 d B sont couplés aux entrées du circuit formant matrice 16, qui mélange les signaux Y, I et Q pour produire des signaux de couleur du rouge, du vert et du bleu. Le signal I à la sortie du décaleur à + 6 d B 52 est également appliqué à l'entrée d'un comparateur de référence de surcharge de chrominance 62 d'un détecteur de surcharge de chrominance 60 Le comparateur 62 compare le niveau du signal I à une valeur de référence fournie par les lignes de donnée 86 Quand le signal I dépasse la valeur de référence, une impulsion est appliquée à un compteur 64 qui compte les impulsions sur un intervalle 16 de temps donné La sortie du compteur 64 est couplée à un bus de données 82 qui est couplé à une entrée d'un microprocesseur 80 Les sorties de l'échantillonneur de salve 24, d'un verrouillage PIX 74 et d'un verrouillage SAT 78 sont également couplées au bus de données 82. Un mot de commande PIX, produit par une commande 72 de PIX par l'utilisateur est appliqué à l'entrée du verrouil- lage de PIX 74 et un mot de commande de saturation produit par un réglage de saturation par l'utilisateur 76 est appliqué à l'entrée du verrouillage de SAT 78 Le micro- processeur 80 commande l'échantillonneur de salve 24, le verrouillage de PIX 74 et le verrouillage de SAT 78 par des mots de commande sur des lignes de commande 81 Les mots de commande du microprocesseur sur les lignes de commande de gain précis 84 commandent la charge de la RAM 32 du bloc de gain précis 30 et commandent également une mémoire tampon 34 qui est utilisée pour stocker la donnée pour la RAM 32 Le microprocesseur commande également le détecteur de surcharge 60 de chrominance par les signaux sur les lignes de commande 85 COD et les décaleurs de gain grossier par les lignes de commande 83. Le décaleur de gain grossier 20 à 12 d B est capable de produire des gains de un, deux ou quatre en décalant les mots du signal de chrominance vers la gauche de zéro, uneou deux positions de bit, respectivement De même, les décaleurs à + 6 d B 50 peuvent produire des gains de un ou deux en décalant les signaux démodulés de chrominance de la gauche de zéro ou d'une position d'un bit. Ces deux décaleurs pourraient être combinés en un seul décaleur à 18 d B à la place soit du décaleur 20 ou des décaleurs 50 par exemple Cependant, si les décaleurs sont combinés et utilisés à la place des décaleurs 20 et 50, ce qui représente tout le gain de huit à la sortie des démodulateurs 40, les niveaux du signal de chrominance dans les démodulateurs pourraient être insuffisants pour la production de la résolution souhaitée dans les signaux de chrominance filtrés et démodulés Par ailleurs, si les décaleurs sont combinés pour produire un gain complet de 8 (trois décalages à gauche) à l'entrée du canal de chrominance, les signaux de chrominance d'entrée auront les trois positions des bits les moins importants remplies de zéros lors du décalage du mot vers la gauche Les trois bits zéros ne sont pas en rapport avec la valeur réelle du mot de chrominance, et ainsi constituent un bruit à bas niveau dans le signal Ainsi, un signal excessivement bruyant sera filtré et démodulé dans le canal de chrominance. Dans le mode de réalisation de la figure 1, un compromis est fait de ces effets contradictoires du décalage du signal en prévoyant un maximum de deux décalages à gauche à l'entrée du canal de chrominance et un maximum d'un à la sortie Le décaleur à 12 d B produit des niveaux suffisants du signal pour le filtrage et la démodulation, tout en introduisant un maximum qui n'est que de deux bits les moins importants (LSB) de bruit dans le signal. Le signal de chrominance est alors filtré et démodulé par le filtre passe-bande de chrominance 22 et les démodula- teurs 40 avant que les mots du signal ne puissent être décalés vers la gauche une dernière fois par les décaleurs 50 à + 6 d B. La plage du réglage du gain de chrominance de l'agencement de la figure 1 est illustrée par la figure 2. La composante du signal de salve de couleur du signal de chrominance a une amplitude normale crête à crête de unités IRE Un signal de salve de cette amplitude ne sera pas amplifié par la section de réglage automatique de chrominance (ACC) du système de réglage du gain de chrominance, et forcera le système à avoir un gain de 0 d B, négligeant les effets des réglages par l'utilisateur et du détecteur de surcharge de chrominance 60 Le système ACC fonctionnera pour amplifier le signal de chrominance jusqu'au niveau nominal de 40 IRE pour la salve avec un déclin de l'amplitude du signal de 18 d B comme cela est indiqué par la ligne de la plage à réglage de ACC sur la figure 2 (a) Tandis que le niveau du signal diminue sur une autre plage de 6 d B, comme cela est indiqué par la partie en pointillé de la ligne de la plage de réglage de ACC, le gain de ACC amplifie le signal de chrominance à 18 d B, mais le niveau du signal ne peut atteindre le niveau de référence de la salve Si le niveau du signal de la salve est plus bas, par rapport au niveau nominal, de 24 d B ou plus, le système ACC active un suppresseur de couleur Le système de réglage du gain de ACC est également capable d'atténuer un signal de chrominance excessivement fort jusqu'à 6 d B. Le réglage de saturation a une plage de 6 d B, comme cela est indiqué par la ligne de plage de réglage SAT sur la figure 2 (b) Le signal de réglage de saturation peut augmenter l'amplitude du signal de chrominance, ce qui augmente la saturation, jusqu'à 6 d B De plus, le réglage PIX peut atténuer le signal de chrominance jusqu'à 18 d B, comme le montre la ligne de plage de réglage de PIX sur la figure 2 (c) Les réglages de PIX et de saturation peuvent être agencés sous forme d'un seul réglage si on le souhaite avec une plage d'ajustement du réglage de chrominance de + 6 d B à -18 d B Cependant, ces réglages sont illustrés comme étant des réglages séparés sur les figures 1 et 2 pour donner, à l'utilisateur, un réglage du gain semblable à celui employé dans un système Colortrak de RCA, indiqué ci-dessus. De plus, un facteur du gain de surcharge de chrominance est dérivé du détecteur de surcharge de chrominance 60 Pour des signaux qui ne dépassent pas un niveau de référence, le gain de surcharge de chrominance, appelé gain COD (d) a une valeur nominale de un (O d B). Tandis que la surcharge de chrominance augmente, la valeur du gain de COD diminue pour atténuer le signal comme cela est montré par la ligne de gain de COD de la figure 2. L'échantillonneur de la salve 24 sert à détecter le niveau de la composante du signal de salve de couleur. En se référant à la figure 3, plusieurs cycles d'un signal nominal de salve 110 sont illustrés Le signal de salve nominal a une amplitude crête à crête de 40 unités IRE. Le filtre en peigne numérique 12 produit un signal de chrominance (C) qui se compose d'échantillons numériques en notation de complément à deux En notation de complément à deux, ces échantillons numériques du signal de chromi- nance varient autour du milieu d'un système de nombres numériques, qui a une valeur de 00000000 pour un système à huit bits, ou une valeur décimale de 0. La plage dynamique du système numérique à huit bits s'étend d'une valeur de 10000000 (-128) qui corres- pond à -60 unités IRE jusqu'à une valeur de 01111111 (+ 127) qui correspond à + 60 unités IRE, comme le montre la figure 3 L'échantillonneur de salve 24 échantillonne la valeur du signal de salve aux pics ou crêtes du signal, comme cela est montré par les points d'échantillonnage A, B et C Quand le signal de salve est à son niveau nominal de 40 IRE, les pics de la salve sont au niveau de + 20 IRE ce qui correspond à une valeur normalisée de 42 2/3 ou une valeur numérique d'environ 00101011 (+ 43). L'échantillonneur de salve peut être commandé pour échantillonner les pics de plusieurs cycles de huit à onze cycles de salve par ligne La somme de trois de ces échantillons pour un signal de salve à 40 IRE doit être de 10000000 (+ 128), ce qui correspond à environ 60 IRE. C'est une valeur normalisée de 1 dans le mode de réalisa- tion de la figure 1 Ainsi, par exemple l'échantillonneur 24 peut être commandé pour échantillonner trois pics ou crêtes du signal de salve pendant chacune des 128 lignes vidéo. Ces valeurs d'échantillon peuvent alors être additionnées et la somme divisée par 128 Le résultat de ce lalcul est une valeur normalisée de 1 pour un niveau nominal du signal de salve Le circuit ACC sert alors à ajuster le gain du système pour corriger des variations par rapport à cette valeur normalisée. L'échantillonneur 24 de la figure 1 peut être construit comme le montre la figure 4 L'impulsion d'attaque verticale, produite par le système de déviation (non représenté) du téléviseur à la façon conventionnelle, remet à zéro un compteur de lignes 224 et vide un accumu- lateur de trame 220 Quand le compteur de lignes se remet à zéro, sa ligne de sortie 128 produit un signal bas forçant un inverseur 226 à produire un signal haut En réponse à ce signal, une porte ET 190 est validée pour laisser passer l'impulsion de synchronisation horizontale suivante produite par le système de déviation Le flanc arrière de l'impulsion de synchronisation horizontale établit une bascule ou flip-flop 202 d'un circuit retar- dateur 200 et vide également un accumulateur de lignes 214. Quand la bascule 202 est établie, un compteur 204 est validé et il commence à compter les cycles d'un signal d'horloge à 3,58 M Hz Quand le compteur 204 atteint un compte prédéterminé, la logique de décodage de compte 206 produit une impulsion qui rétablit la bascule 202 et établit une bascule 210 Le circuit retardateur 200 a pour but de retarder l'établissement de la bascule ou flip- flop 210 par rapport à l'impulsion de synchronisation horizontale jusqu'à ce que l'intervalle du signal de salve du signal vidéo soit présent à l'entrée de l'accumulateur de lignes 214. Quand la bascule 210 est établie, elle valide une porte ET 212 qui applique des impulsions d'un signal d'échantillonnage de salve à l'entrée de charge L de l'accumulateur de lignes 214 Le signal d'échantillonnage de salve comprend une séquence d'impulsions qui sont alignées en phase avec l'axe à 900 (axe R-Y) du signal de salve de couleur Le signal à 3,58 M Hz pour le compteur 204 et le sitnal d'échantillonnage de salve aligné en phase peuvent être développés dans le téléviseur comme cela est montré à la figure 2 de la demande de brevet US NI 297 556 intitulée "DIGITAL COLOR TELEVISION SIGNAL DEMODULATOR", déposée le 31 Août 1981 L'accumulateur de lignée comprend, par exemple, un additionneur et un registre de stockage. En réponse au signal d'échantillonnage de salve, la valeur courante du signal de salve est additionnée aux valeurs précédentes d'échantillon et la nouvelle somme est stockée dans le registre de stockage Le flanc menant de chaque impulsion du signal d'échantillonnage de salve ajoute une nouvelle valeur du signal de salve aux valeurs précédemment stockées, et le flanc arrière de l'impulsion du signal d'échantillonnage de salve fait augmenter un compteur 216 par incréments. L'accumulateur de lignes totalise les valeurs des trois pics du signal de crête, que l'on peut voir en A, B et C sur la figure 3 Le flanc arrière de la troisième impulsion du signal d'échantillonnage de salve augmente le compteur 316 par incréments jusqu'à un compte de trois, ce qui force une porte ET 218 à produire une impulsion à sa sortie Cette impulsion rétablit la bascule 210 qui inhibe la porte ET 212 L'impulsion remet également le compteur 204 à zéro, remet le compteur 216 à zéro, augmente le compteur de lignes 224 par incréments et charge le contenu de l'accumulateur de ligne 214 dans l'accumula- teur de trames 220, qui est construit d'une façon analogue à l'accumulateur de lignes. L'échantillonneur de salve continue à échantil- lonner les signaux de salve sur des lignes du signal vidéo de cette façon Les valeurs échantillonnées sont stockées dans l'accumulateur de trames 220 tandis que le compteur de lignes est augmenté par incréments sur 128 lignes. Quand les valeurs échantillonnées de la 128 ème ligne échantillonnée ont été introduites dans l'accumulateur de trames, l'impulsion produite par la porte ET 218 fait augmenter le compteur de lignes jusqu'à un compte de 128, forçant la sortie de l'inverseur 226 à passer à l'état bas. Ce signal à l'état bas inhibe la porte ET 222 donc le compteur de lignes est maintenu à un compte de 128, et empêche la porte ET 190 de laisser passer d'autres impul- sions de synchronisation Le signal à l'état haut à la sortie 128 du compteur de lignes 224 informe également le microprocesseur que l'accumulateur de trames contient les échantillons des 128 lignes Le microprocesseur peut alors lire la valeur stockée dans l'accumulateur de trames 220 et la diviser par 128 pour dériver une valeur représenta- tive du niveau du signal de salve Le signal d'attaque verticale qui suit remet à zéro le compteur de lignes et vide l'accumulateur de trames en préparation de l'échantil- lonnage des signaux de salve de la trame vidéo qui suit. Le microprocesseur 80 règle le gain du signal de chrominance dans l'agencement de la figure 1 comme suit. Le microprocesseur 80 échantillonne d'abord la valeur de l'ajustement de réglage de PIX stockée dans le verrouillage de PIX 74, et la valeur de l'ajustement de réglage de saturation stockée dans le verrouillage SAT 78 Le microprocesseur calcule le produit de ces deux valeurs pour obtenir une valeur de gain appelée PIXSAT. Dans le mode de réalisation de la figure 1, les valeurs PIX et SAT sont représentées par une notation o le bit le plus important a une valeur de 21, le bit le plus important suivant a une valeur de 20 et les bits restants sont des puissances descendantes de 2 ( 2, 22, 2 3, etc) Par exemple, la valeur de SAT peut varier d'un gain de ( 1,00000002) à un gain de deux ( 10,00000002), comme cela est indiqué entre parenthèses sur la figure 2. De même, la valeur de PIX peut varier d'un gain de 1/8 ( 0,00100002) à un Cependant, il est souhaitable de forcer PIXSAT à ne pas dépasser un afin que le facteur de gain composé calculé ultérieurement se trouve dans certaines limites Ainsi, si la valeur de PIXSAT est supérieure à un, sa valeur est divisée par deux et cela est compensé en prévoyant un gain de deux (un décalage vers la gauche) dans les décaleurs à + 6 d B 50 La valeur finale de PIXSAT ne dépasse par conséquent jamais un. La valeur de PIXSAT est multipliée par un facteur de gain indiquant la surcharge de la chrominance, appelé COD GAIN qui est dérivé en réponse à des signaux produits par le détecteur de surcharge de chrominance 60 Le produit de PIXSAT et COD GAIN est appelé PREGAIN Comme COD GAIN a une valeur maximum de un, comme le montre la figure 2, et que PIXSAT a précédemment été limité à une valeur permissible maximum de un, la valeur de PREGAIN ne peut en conséquence pas dépasser un. Le microprocesseur 80 obtient alors la valeur moyenne de la salve BA, comme on l'a décrit précédemment pour la figure 3 La valeur nominale de BA est un ( 1,00000002) Si la valeur de BA est supérieure à un, le signal de chrominance est atténué jusqu'à un maximum de 6 d B (gain de un demi) Si la valeur de BA représente moins de un, elle est amplifiée jusqu'à un gain maximum de 18 d B (gain de 8) Comme la valeur de BA est exprimée par rapport à une valeur normalisée de un, la valeur de BA peut être convertie directement en un facteur de gain en inversant la valeur de BA, comme on le décrira ci-après. En effet, si la salve est baisée en amplitude de 6 d B, la valeur de BA est de un demi ( 0,10000002) Un gain de deux ramène alors le signal de chrominance à son niveau souhaité Si la salve est baissée de 18 d B, la valeur de BA est de un huitième ( 000100002), ce qui nécessite un gain de huit. Le facteur de gain ACC est le produit d'un terme de gain grossier, mis en oeuvre par le décaleur 20 à gain grossier à 12 d B et un terme de gain précis mis en oeuvre par le bloc de gain précis 30 Par exemple, on suppose que la valeur de BA est 0,00110002 ou 3/16 Cela correspond au signal de chrominance qui est à peu près à 14,5 d B en dessous du niveau souhaité comme cela est indiqué par le point 100 sur la figure 2 Le gain de ACC est encore calculé en décalant BA vers la gauche jusqu'à ce que sa valeur soit supérieure à un demi ( 0,10000002) Chaque décalage vers la gauche de BA correspond à une augmentation du gain de 6 d B Pour chaque décalage vers la gauche de BA, le d 4 caleur de gain grossier 20 est forcé à décalé le signal de chrominance vers la gauche d'une position d'un bit Par conséquent, si la valeur de BA de 0,00110002 est décalée vers la gauche de deux positions de bit, la nouvelle valeur de BA est 0 > 11000002, et le décaleur de gain grossier est établi pour produire deux dacalages vers la gauche du signal de chrominance pour le gain de 12 d B La nouvelle valeur normalisée de BA est maintenant de 3/4, ce qui est supérieur à un demi ( 0,10000002) On peut voir que si la nouvelle valeur de BA est encoreaugmentée de un tiers de 3/4, BA a la valeur nominale souhaitée de un Cela est accompli en inversant la valeur de BA de 3/4 pour produire un terme de gain ACC précis de 4/3 Ce gain de 4/3, correspondant à un gain de 2,5 d B, est alors mis en oeuvre dans le bloc de gain précis 30 et un gain de 12 d B est mis en oeuvre dans le décaleur de gain grossier 20 pour un gain total de ACC de 14,5 d B. Le signal de chrominance est ainsi amplifié à son niveau souhaité. On peut voir que, comme BA est décalé vers la gauche jusqu'à ce qu'il soit supérieur à un demi, le terme de réglage de ACC précis, qui est l'inverse de BA, n'est jamais supérieur à environ deux Le terme de gain précis de ACC est alors multiplié par la valeur de PREGAIN, que l'on a précédemment limité à une valeur maximum de un, pour produire un terme de gain final produit GP qui en conséquence ne peut dépasser deux Des gains jusqu'à environ deux ( 6 d B) sont alors mis en oeuvre dans le bloc de gain précis 30. Le terme de gain produit GP est utilisé pour calculer une table de mots de donnée que l'on introduit dans la RAM 32 Ces mots de donnée sont adressés par le signal de chrominance puis ajoutés au signal de chrominance par l'additionneur 36 Les mots de donnée peuvent être des représentations fractionnées positives ou négatives (dont le complément à deux est pris) des valeurs d'adresse correspondantes du signal de chrominance S'ils sont positifs, ils sont ajoutés au signal de chrominance par l'additionneur 36 et si leur complément à deux est prix, une soustraction est effectuée Ainsi, le bloc de réglage précis 30 produit des signaux égaux au signal de chromi- nance plus ou moins une certaine fraction du signal de chrominance Le bloc de gain précis est par conséquent capable de doubler la valeur du gain de chrominance, ce qui donne un gain de deux ( 6 d B). Comme le bloc de gain précis 30 peut avoir un gain maximum de deux, les signaux produits par l'addition- neur 36 doivent avoir un bit de plus que les signaux appliqués de chrominance Cela est facilement accompli en utilisant un additionneur conventionnel avec un bit de retenue pour l'additionneur 36 Mathématiquement, un signal de chrominance à N bits nécessitera l'utilisation d'une RAM capable de stocker 2 N mots de N bits, et l'addition- neur sera capable de produire des mots de N+ 1 bits Un signal de chrominance à six bits par exemple nécessitera une RAM capable de stocker 64 mots de six bits, et l'additionneur produira des signaux de sortie à sept bits. A la lecture de ce qui précède, on peut voir que le gain maximum du signal de chrominance du mode de réalisation de la figure 1 t de 12 d B produits par le décaleur 20 plus 6 d B produits par les décaleurs 50 plus jusqu'à 6 d B produits par le bloc de gain précis 30, pour un total de 24 d B En se référant à la figure 2, on peut voir que ce gain maximum sera produit quand l'amplitude de la salve sera descendue de 18 d B, le réglage de PIX est établi pour un gain de un (O d B), le réglage de SAT est établi pour un gain complet de 6 d B et il n'y a pas de surcharge de chrominance (COD GAIN = 1). Le fonctionnement ci-dessus décrit du mode de réalisation de la figure 1 peut être mis en oeuvre en programmant le microprocesseur 80 selon les organigrammes des figures 5 à 10 La figure 5 donne un organigramme de la première séquence dans le programme du microprocesseur, o le terme PREGAIN est produit et le gain des décaleurs 52 et 54 à + 6 d B est déterminé A l'étape la, le micro- processeur stocke la valeur du verrouillage 74 de PIX dans un emplacement appelé PIX GAIN La valeur de PIX GAIN est comprise entre 1-1 LSB ( 0, 111111112) et 1/8 ( 0,001000002) L'expression de 1-l LSB indique une valeur normalisée de un ( 1,000000002), moins la valeur du bit le moins important de un La valeur-de 1,000000002 est un mot à neuf bits, et il est souhaitable de limiter les longueurs de mot à huit bits Ainsi, la valeur de un est réduite au niveau binaire plus faible suivant de 0, 111111112, qui a une longueur de huit bits et qui est exprimé dans la description par 1-l LSB Une notation semblable est utilisée sur tout l'organigramme pour maintenir les valeurs dans une longueur de mot souhaitée. A l'étape lb, on vérifie PIX GAIN pour voir s Ul représente moins de la valeur minimum de 1/8 Si cela est vrai, PIX GAIN est forcé à 1/8 La valeur du verrouil- lage 78 de SAT est alors stockée dans l'emplacement appelé SAT GAIN Comme SAT GAIN a une plage de un à 2-2 LSB ( 1,111111012), la plage de SAT GAIN est divisée par deux à l'étape le pour amener la valeur maximum de la plage en dessous de un La plage divisée par deux est ainsi de un demi à 11 LSB On tiendra ultérieurement compte de cette division pour calculer la valeur en un emplacement PREGAIN On examine alors SAT GAIN pour voir si la valeur divie p Er dcest inférieure à la valeur minimum de un demi. Si cela est vrai, le gain de SAT GAIN est forcé à un demi. La valeur en un emplacement PIXSAT est calculée en multipliant PIX GAIN par SAT GAIN. A l'étape 1 j, on obtient le compte de transition COD du compteur 64 Ce compte est représentatif du nombre de fois o le signal de chrominance a dépassé le niveau de référence stocké dans le comparateur 62 pendant un intervalle de temps précédent Ce compte est comparé à lune valeur de seuil interne, qui est établie pour corres- pondre à l'intervalle de temps pendant lequel a été fait le compte de transition de COD Si le compte dépasse la valeur de seuil, la valeur d'un emplacement intérieurement stocké nommé COD GAIN est diminuée Si le compte ne dépasse pas le seuil, la valeur à l'emplacement COD GAIN est augmentée à moins qu'eleoe soit à sa valeur maximum de 1-l LSB La valeur dans l'emplacement COD GAIN qui est la réponse du système à une surcharge de chrominance, est ainsi toujours inférieure à un. A l'étape ln, la valeur dans l'emplacement PIXSAT est multipliée par la valeur dans l'emplacement COD GAIN pour donner la valeur stockée à un emplacement PREGAIN PREGAIN est alors comparé à un demi Si PREGAIN représente plus de un demi ou est égal à un demi, le contenu d'un ancien indicateur d'emplacement reçoit le contenu d'un indicateur d'emplacement et l'indicateur reçoit la valeur de un Quand l'indicateur est un, les décaleurs de gain à + 6 d B décalent les signaux I et Q vers la gauche d'une position de un bit ce qui produit un gain de + 6 d B Quand l'indicateur est zéro, les décaleurs à + 6 d B ne décalent pas les signaux I et Q, ce qui est la condition lorsque PREGAIN représente moins de un demi. Dans ce dernier cas, quand PREGAIN représente moins de un demi, PREGAIN est doublé pour produire la valeur finale de PREGAIN Soit le doublage de PREGAIN à l'étape lr ou l'ajustement de l'indicateur du décaleur à + 6 d B à l'étape lq compense la production de la moitié de la plage de SAT GAIN à l'étape le La valeur finale de PREGAIN est toujours moins de un Le programme sort alors de la première séquence et entre dans la séquence de gain de ACC 2 sur la figure 6. La séquence 2 de la figure 6 est pour un agence- ment d'échantillonnage de la salve en boucle ouverte o la salve est échantillonnée avant que son niveau n'ait été modifié par le système de réglage du gain de chrominance. A l'étape 2 a, la valeur moyenne de la salve, obtenue à l'échantillonneur de la salve est stockée dans un emplace- ment appelé BA BA a une valeur nominale de un, comme on l'a décrit cidessus On examine d'abord BA pour voir si sa valeur est inférieure à la valeur précédemment obtenue de BA, laquelle est conservée dans un emplacement nommé BA PASSE ou PAST (comme on le décrira ci-après) moins la valeur de 3 LSB ( 0,000000112) Si la valeur de BA n'est pas inférieure à cette valeur, on examine BA pour voir si sa valeur est supérieure à BA PASSE plus la valeur des 3 LSB. Si elle ne l'est pas, la moyenne de la salve n'a pas changé de façon appréciable par rapport au dernier intervalle d'échantillonnage et le gain de ACC ne doit pas être recalculé La valeur existante du gain de ACC est laissée inchangée et le programme sort de la seconde séquence et passe à la séquence 3 Si BA a changé de plus de la valeur de 3 LSB, le programme passe à l'étape 2 d, o l'emplacement BA PASSE reçoit la valeur dans l'emplace- ment BA et l'indicateur de gain grossier en un emplacement nommé CG reçoit la valeur zéro. A l'étape suivante 2 e, BA est vérifié pour voir s'il dépasse sa valeur maximum de 2-2 LSB S'il le fait, on force BA à 2-2 LSB Cette valeur de BA a pour résultat une valeur du gain de ACC d'environ un demi, qui est l'atténuation maximum à impartir au signal de chrominance par le gain de ACC Si la valeur de BA est inférieure à la valeur maximum, on vérifie pour voir si BA a une valeur inférieure ou égale à un demi, à l'étape 2 g Dans le cas contraire, le programme passe à l'étape 2 s Si la valeur de BA est inférieure ou égale à un demi, la valeur dans BA est doublée et la valeur dans CG est augmentée de un, ce qui force le décaleur de gain grossier à produire 6 d B de gain ce qui annule le doublement de BA La nouvelle valeur de BA est de nouveau comparée à un demi, et si elle n'est pas inférieure ou égale à un demi, la séquence passe à l'étape 2 s Si la valeur de BA est encore plus faible qu'un demi ou égale à un demi, la valeur dans BA est doublée de nouveau et la valeur dans CG est augmentée de un, ce qui force le décaleur de gain grossier à produire un gain de 12 d B La nouvelle valeur de BA est de nouveau comparée à un demi dans l'étape 21 Si cette valeur est supérieure à un demi, la séquence passe à l'étape 2 s Si la valeur de BA est inférieure ou égale à un demi, on examine BA pour voir si cette valeur est inférieure à un quart Si elle l'est, le signal de chrominance est au moins à 24 d B en dessous de son niveau nominal, le suppresseur de couleur est activé et la séquence sort vers le programme principal M Si cette valeur n'est pas inférieure à un quart, BA est forcé à une valeur de ( 1/2 +ILSB), ce qui produit un gain maximum de ACC d'environ 18 d B Enfin, la valeur d'un emplacement GAIN ACC est produite en inversant BA à l'étape 2 s Le programme sort alors à la séquence 3 de la figure 7. A la séquence 3 de la figure 7, les valeurs précédemment calculées pour PREGAIN et GAIN ACC sont utilisées pour produire un tableau pour la RAM 32. A l'étape 3 a, un emplacement contenant un gain produit GP est calculé comme le produit de PREGAIN et GAIN ACC GP est compris entre zéro et 2-l LSB, ou moins de deux A l:étape 3 b, on vérifie GP pour voir si sa valeur est inférieure à la valeur précédente de GP, mise en réserve dans un emplacement GP VIEUX, moins la valeur de 3 LSB Si elle ne l'est pas, on vérifie GP à l'étape 3 c pour voir si sa valeur est supérieure à GP VIEUX plus la valeur de 3 LSB Si elle ne l'est pas, GP n'a pas changé de façon importante par rapport à la production précédente du table de la RAM et unenouvelle table ne doit pas être calculée ' Un emplacement nommé RAMOK, reçoit la valeur de un pour indiquer ce fait et la séquence sort vers la séquence du programme principal M Si la valeur de GP a changé, l'emplacement GP VIEUX reçoit la valeur de GP et la séquence passe à l'étape 3 e. A l'étape 3 e, on vérifie GP pour voir si sa valeur est supérieure ou égale à un Si elle l'est, la valeur de GP est diminuée à l'étape 3 f La partie entière (de la valeur GP d'origine) est appliquée au bloc de gain précis 30 PEV couplage direct du signal de chrominance à une entrée de l'additionneur 36 et la partie fractionnée est formée par le signal de sortie de la RAM 32 La séquence passe alors à l'étape 3 h. Si la valeur de GP est inférieure à un, l'empla- cement GP reçoit la valeur de ( 1-GP), nombre négatif fractionné, et un INDICATEUR NEGATIF est établi Dans le bloc de gain précis 30, la RAM 32 produit des valeurs fractionnées négatives qui, quand elles sont additionnées au signal de chrominance directement couplé dans l'addi- tionneur 36, produisent des signaux de chrominance modifiés par un facteur de gain fractionné positif La séquence passe alors à l'étape 3 h. Les étapes qui suivent produisent le tableau de la RAM pour une RAM de 256 sur N bits A l'étape 3 h, les emplacements appelés FRACTION et ENTIER reçoivent les valeurs zéro, un emplacement PAC de compteur d'adresses positives reçoit la valeur zéro, un emplacement NAC de compteur d'adresses négatives reçoit la valeur 256 et un emplacement nommé LC, compteur de boucle, reçoit La valeur 128 A l'étape suivante 3 J, le PAC est augmenté et le NAC est diminué de un A l'étape 3 k, FRACTION est augmenté par la valeur GP Le terme FRACTION est alors examiné, à l'étape 31 pour voir si c'est de un ou plus. S'il n'est pas de un, à l'étape 3 q, la valeur ENTIER est écrite à l'adresse PAC de la mémoire tampon 34 et son complément à deux, ENTIER + 1, est écrit à l'emplacement de mémoire tampon NAC (o x représente la valeur de x en binaire avec chaque bit inversé Par exemple, si x= 011, x = 100 Un nombre binaire négatif est représenté en complément à deux) Si la valeur de FRACTION est supérieure ou égale à un, ENTIER est augmenté de un si INDICATEUR NEGATIF n'est pas établi et est diminué de un si INDICATEUR NEGATIF est établi (Etapes 3 m, 3 N et 3 p). La nouvelle valeur de ENTIER est alors introduite dans la mémoire tampon 34 à l'emplacement d'adresse PAC et ENTIER+ 1 est introduit à l'emplacement de la mémoire tampon NAC à l'étape 3 q Le bit le plus important (MSB) de FRACTION est alors établi à zéro car c'est le bit qui indique que le terme FRACTION est supérieur ou égal à un Le compteur de boucle LC est diminué de un et est vérifié pour voir s'il est à zéro, ce qui indique que toute la table a été chargée (étape 3 r) Si LC n'est pas à zéro, la séquence retourne à l'étape 3 j (étape 3 s); si elle est à zéro, une valeur de zéro est introduite à l'emplacement d'adresse tampon zéro; l'INDICATEUR NEGATIF estefcé (étape 3 t) et le programme passe au programme principal M. On peut voir que la séquence ci-dessus charge la mémoire tampon 34 en ordre ascendant et descendant à partir de la valeur centrale de zéro du système de nombre en complément à deux Par exemple, si la valeur de GP est égale à 0,67, FRACTION est égal à 0,67 pendant la première boucle à travers le programme Les valeurs ENTIER de zéro sont écrites aux emplacements d'adresse de la mémoire tampon 1 et -1 pendant cette première boucle Pendant la seconde boucle, FRACTION est augmenté de 0,67 pour produire une nouvelle valeur de 1,34 Si INDICATEUR NEGATIF n'est pas établi, une valeur ENTIER de un est introduite à l'emplacement d'adresse de la mémoire tampon 2, et une valeur ENTE + 1 de -1 est introduite à l'emplacement d'adresse de la mémoire tampon -2 FRACTION est alors tronqué à 0,34 Pendant la troisième boucle, FRACTION est augmenté de 0,67 à 1,01 ENTIER est alors augmenté à deux et est introduit à l'emplacement 3 d'adresse de la mémoire tampon et une valeur de E R + 1 de -2 est introduite à l'emplacement d'adresse de la mémoire tampon-3. FRACTION est alors tronqué à 0,01 Pendant la quatrième boucle, FRACTION est augmenté à 0,68 et ENTIER n'est pas changé Une valeur ENTIER de 2 est introduite à l'emplacement d'adresse 4 de la mémoire tampon et une valeur ENTIER + 1 de -2 est introduite à l'emplacement d'adresse de la mémoire tampon -4 La séquence continue de cette façon jusqu'à ce que tous les emplacements de la mémoire tampon aient été chargés, se terminant avec une valeur de zéro chargée à l'emplacement d'adresse de la mémoire tampon zéro. Avec la mémoire tampon totalement chargée, le programme principal montré sur la figure 8 est exécuté pour ajuster le gain du système Le programme principal vérifie d'abord à l'étape 8 a pour voir si le signal vidéo a atteint l'intervalle d'effacement vertical comme cela est indiqué par exemple par une impulsion d'effacement vertical Il est souhaitable de changer le gain du système uniquement pendant l'intervalle d'effacement vertical afin de ne pas perturber la visualisation de l'image de télévision Quand l'intervalle d'effacement vertical a commencé, le programme verifie à l'étape 8 b pour voir si le suppresseur de couleur a été activé à l'étape 2 n S'il l'aété, le signal de chrominance est forcé à zéro à l'étape 8 c et le programme passe à la séquence 1 Dans ce système du type ACC en boucle ouverte, la chrominance peut être forcée à zéro en tout point dans le trajet de- signaux suivant le point de départ pour l'échantillonneur de la salve 24 Si la couleur ne doit pas être supprimée, le programme vérifie à l'étape 8 d pour voir si la valeur de RAMOK est égale à un Si elle l'est, la RAM 32 n'a pas à être rechargée et la séquence passe à l'étape 8 f Si la valeur de RAMOK n'est pas égale à un, la donnée dans la mémoire tampon est transférée à la RAM 32 à l'étape 8 e. Quand la RAM 32 a été chargée de la nouvelle table de données, le décaleur de gain grossier à 12 d B 20 est établi pour le nombre de décalages indiqué par la valeur de CG: aucun pour CG=O, un pour CG= 1 et deux pour CG= 2 (étape 8 f) A l'étape 8 g suivante, les décaleurs 50 à + 6 d B sont établis pour produire un décalage vers la gauche si l'on a INDICATEUR= 1 et pas de décalages si INDICATEUR=O Alors, une nouvelle valeur de référence COD est calculée en multipliant PIXSAT par la valeur nominale de référence (illustrée par + 40 IRE sur la figure 4) et stockée à l'emplacement COD REF Cela empêche le détecteur de surcharge de chrominance de s'opposer à une augmentation de la saturation provoquée par un réglage de la saturation par l'utilisateur A l'étape 8 j, la valeur de référence COD est transférée au comparateur de référence de surcharge de chrominance 62 et la valeur de RAMOK est établie égale à zéro Le système est de nouveau prêt à traiter le signal de chrominance et le programme retourne à la séquence 1. Il peut être souhaitable de connecter l'échantil- lonneur de salve 24 en configuration en boucle fermée comme cela est montré par la connexion de l'échantillonneur de salve 24 ' à la sortie du décaleur 52 à + 6 d B Cette connexion peut être avantageuse par le fait qu'un signal de salve à un haut niveau est produit à ce point, qui peut être échantillonné pour produire un signal d'ajuste- ment de phase pour le signal d'échantillonnage du convertisseur A/D 10, par exemple Avec l'échantillonneur de salve 24 ' connecté à la sortie du système de réglage du gain de chrominance, la séquence ACC en boucle ouverte de la figure 6 peut être modifiée comme cela est montré par la séquence en boucle fermée de la figure 10 De plus, le suppresseur de couleur peut forcer le signal de chrominance à zéro en un point suivant le point de départ pour l'échantillonneur de salve 24 ', dans la matrice 16, par exemple comme le montre la figure 1. Sur la figure 10, la valeur moyenne de salve BA est obtenue à l'étape 2 a La valeur de BA dans le cas de la boucle fermée contient tous les facteurs de gain du système de gain de chrominance car la valeur de BA est dérivée de la sortie du système A l'étape suivante 2 t, la valeur de BA est divisée par la valeur de PREGAIN pour retirer ce facteur de gain Ensuite, la valeur de INDICATEUR VIEUX est vérifiée à l'étape 2 u pour voir si le signal de salve a été accru de 6 d B par le décaleur 52 à + 6 d B S'il l'a été, la valeur de BA est divisée par deux à l'étape 2 v La valeur du signal de salve BA est alors un produit du signal de salve à l'entrée du système et du facteur de gain de ACC. Aux étapes 2 b et 2 c qui suivent, la valeur de BA est vérifiée pour voir si elle est dans la gamme de trois bits de la valeur nominale de 1 pour le produit de la salve et du gain de ACC Si elle l'est, le programme passe à la séquence 3 (précédemment décrite) Si la valeur de BA est sensiblement différente de la valeur nominale, un emplacement appelé BA PASSE reçoit la valeur dans BA, et BA est divisée par le terme GAIN ACC à l'étape 2 d, afin de retirer ainsi tous les facteurs de gain de la valeur de BA à l'exception du gain du décaleur de gain grossier A l'étape suivante 2 w, la valeur de BA est divisée par la fonction (CG 2/2)+(CG/2)+ 1 pour retirer le gain du décaleur de gain grossier de BA Tout le gain du système a ainsi été retiré de BA, ce qui permet au gain de ACC d'être calculé aux étapes 2 e à 2 S qui suivent, comme on l'a décrit pour le système en boucle ouverte de la figure 6. Quand l'échantillonneur de salve 24 est couplé en configuration de boucle ouverte, aucune initialisation du matériel du système n'est généralement requise à la mise en marche, parce que l'échantillon du signal de salve n'est pas traité par le système Cependant, quand l'échan- tillonneur de salve 24 ' est couplé en configuration de boucle fermée, une certaine initialisation est nécessaire. Cela peut être accompli par la séquence de mise en marche d'initialisation de la figure 9, qui établit le gain du système à un quand le téléviseur est mis en marche Dans cette séquence, la valeur de CG est établie à zéro et établit de façon correspondante le décaleur de gain grossier à 12 d B 20 pour ne pas avoir de décalages, ce qui est un gain unitaire La RAM n'est chargée que de zéros, forçant le bloc de réglage précis 30 à avoir un gain unitaire Les décaleurs 52 et 54 à + 6 d B sont établis pour ne pas avoir de décalages, ce qui produit un gain unitaire. La valeur de référence nominale est appliquée au compara- teur COD 60 et le gain interne de COD est établi à 1-1 LSB. Enfin, le GAIN ACC est établi à un Le système en boucle fermée est prêt à calculer une valeur correcte pour le gain de chrominance. Le bloc de gain précis 30 de la figure 1 peut être modifié en utilisant Ja RAM 32 ae)eopcur produire jusqu'à 6 d B de gain, ce qui élimine la nécessité de l'addition- neur 36 Comme la plage dynamique de la RAM doit par conséquent être doublée de zéro à un gain de un à zéro à un gain de deux, la valeur de chaque emplacement de la RAM doit être accrue en ajoutant la valeur d'adresse respective de chaque emplacement de la RAM à la valeur de ENTIER lorsque l'on calcule les valeurs respectives pour la table de la RAM à la séquence 3 L'utilisation de la RAM seule pour le bloc de gain précis présentel'inconvénient de diviser par deux la plage dynamique du bloc de gain précis 30 lorsque l'on utilise une RAM de la même taille. La plage dynamique peut uniquement être maintenue en doublant la dimension de la RAM L'utilisation du bloc de gain précis 30 de la figure 1 est avantageuse parce que l'additionneur 36 peut produire des mots de N + 1 bits lorsque des mots de N bits sont appliqués à l'entrée du bloc de gain précis De plus, l'utilisation de l'addition- neur 36 dans le bloc de gain précis produit une meilleure précision du bit le moins important dans le cas o l'on souhaite diviser par deux la capacité de la RAM 32, car la valeur exacte du signal de chrominance est ajoutée au signal à la sortie de la Ra 1 l par l'additionneur. Dans un tel agencement, la précision du LSB sera réduite en utilisant une RAM plus petite, mais un demi LSB de précision sera regagné en ajoutant la valeur exacte du signal de chrominance au signal à la sortie de la RAM. R E V E N D I C A T I 0 N S 1. Système de réglage du gain d'un signal de chrominance dans un téléviseur, comprenant une source de signaux numériques d'une information de couleur ayant une composante de salve et une source de signaux de réglage de couleur représentant un niveau d'amplification ou d'atténuation à appliquer auxdits signaux d'information numériques de couleur, caractérisé par: un moyen ( 24) répondant auxdits signaux numériques d'information de couleur (C) pour produire un signal indiquant le niveau de ladite composante de salve; un moyen ( 80) répondant audit signal d'indication du niveau de salve et auxdits signaux de réglage de couleur, pour calculer le gain total qu'il faut appliquer auxdits signaux numériques d'information de couleur et pour produire des signaux de réglage du gain représentatifs dudit gain total; un circuit numérique réglé de gain de chrominance ( 20,30, 50) ayant une entrée couplée pour recevoir lesdits signaux numériques d'information de couleur et une sortie o des signaux numériques d'information de couleur modifiés par un facteur de gain (I, Q) sont produits, ledit circuit comprenant un décaleur réglé de signaux ( 20) ayant une entrée de commande couplée audit moyen de calcul et répondant auxdits signaux de réglage du gain pour ajuster le gain desdits signaux d'information de couleur par incréments qui sont des multiples de 6 d B et un bloc de gain précis ( 30) , couplé en série avec ledit décaleur de signaux et ayant une entrée de commande couplée audit moyen de calcul et répondant auxdits signaux de réglage du gain pour ajuster le gain desdits signaux d'information de couleur par incréments sur une plage pouvant atteindre environ 6 d B, ledit moyen de calcul répartissant le gain total entre ledit décaleur de signaux et ledit bloc de gain-précis afin de modifier le niveau desdits signaux d'information de couleur selon la condition de gain total. 2. Système selon la revendication 1, caractérisé en ce que le moyen précité de calcul ( 80) comprend un microprocesseur et en ce que la source précitée de signaux de réglage de couleur comprend un réglage de la saturation par l'utilisateur ( 76). 3. Système selon l'une quelconque des revendications 1 ou 2, caractérisé par: un détecteur de surcharge de chrominance ( 62) ayant une entrée répondant aux signaux numériques d'information de couleur (C) pour détecter les niveaux du signal dépassant un seuil prédéterminé afin de produire un signal de surcharge de chrominance l'indiquant, le moyen de calcul précité répondant de plus audit signal de surcharge de chrominance pour calculer la condition de gain total. 4. Système selon la revendication 1, caractérisé en ce que le décaleur réglé de signaux ( 20) comprend: un moyen formant registre à décalage ayant une entrée couplée pour recevoir les signaux numériques d'information de couleur et une sortie, pour décaler les emplacements des bits respectifs desdits signaux numériques d'information de couleur afin d'amplifier ou d'atténuer lesdits signaux numériques d'information de couleur dans lesdits incréments qui sont des multiples de 6 d B; et le bloc de gain précis précité ( 30) a une entrée couplée à la sortie dudit registre à décalage et une sortie, pour amplifier ou atténuer lesdits signaux numériques d'information de couleur par ledit facteur de gain qui est égal ou inférieur à 6 d B, le moyen précité de gain précis comprenant: une mémoire à accès aléatoire ( 32) ayant une entrée d'adresse couplée pour recevoir les signaux d'information de couleur, une sortie et contenant des mots de donnée représentatifs du produit desdits signaux d'information de couleur et d'un facteur de gain; et un additionneur ( 36) ayant une première entrée couplée à la sortie de ladite mémoire à accès aléatoire, une seconde entrée couplée pour recevoir lesdits signaux d'information de couleur, et une sortie o des signaux numériques d'information de couleur modifiés par un facteur de gain sont produits. 5. Agencement selon la revendication 1, caractérisé par: un démodulateur de signaux numériques de couleur ( 40) ayant une entrée couplée à la sortie du circuit numérique du gain de chrominance réglé ( 20, 30) précité et une sortie o sont produits des signaux numériques de différence de couleurs; et un second moyen formant registre à décalage réglé ( 50) ayant une entrée couplée à la sortie dudit démodulateur et ayant une entrée de commande couplée audit moyen de calcul pour faire sélectivement varier le gain appliqué aux signaux traités par ledit démodulateur par incréments qui sont des multiples de 6 d B. 6. Système selon la revendication 4, caractérisé par un moyen de filtrage ( 22) interposé entre la sortie du moyen formant registre à décalage ( 20) précité et l'entrée du bloc de gain précis ( 30) précité, pour le filtrage en mode passe-bande des signaux numériques amplifiés ou atténués d'information de couleur à la sortie du moyen formant registre à décalage précité.