Brevet FR2528999A3 — publié le 19831223

FR 2528999 A3 19831223 FR 8210702 A 19820618 INTERFACE ENTRE UNE MEMOIRE ET UN DISPOSITIF DE SYNTHESE DE PAROLE A PARTIR DE DONNEES NUMERIQUES STOCKEES DANS CETTE MEMOIRE La présente invention concerne une interface entre une mémoire et un dispositif de synthèse de parole à partir de données numériques stockées dans cette mémoire. Lorsque les signaux de parole à synthétiser sont constitués par une phrase unique, les données numériques correspondant aux mots successifs de cette phrase sont stockées sous forme séquentielle dans une mémoire morte. Lorsqu'on désire synthétiser cette phrase, cette mémoire morte est lue en séquence, à un rythme qui est imposé par le dispositif de synthèse de signaux de parole. Si on veut synthétiser plusieurs types de phrases à partir d'une bibliothèque de mots contenus dans une mémoire, par exemple une mémoire vive (RAM) ou une mémoire du type EPROM, il faut utiliser un microprocesseur pour gérer la lecture de cette mémoire. Le rythme de lecture des données stockées dans cette mémoire étant imposé par le dispositif de synthèse de parole, il y a alors un risque de mise en attente du microprocesseur entre les opérations de lecture successives de deux mots de cette mémoire. Ceci est gênant lorsque le microprocesseur est utilisé non seulement pour gérer la lecture de cette mémoire, mais également pour remplir d'autres tâches, car ces temps perdus pourraient alors être consacrés avec profit à ces autres tâches. L'interface selon l'invention permet d'éviter ces inconvénients. Selon l'invention, l'interface entre une mémoire et un dispositif de synthèse de parole à partir de données numériques stockées dans cette mémoire, la lecture de cette mémoire étant gérée par un microprocesseur qui communique avec cette mémoire au moyen d'un bus de données, et le dispositif de synthèse de parole fournissant un signal d'horloge de données, de rythme égal à son rythme d'admission des données numériques, comporte une mémoire tampon du type premier entré-premier sorti, dont les entrées de données sont reliées au bus de données, dont les sorties sont reliées aux entrées de données du dispositif de synthèse de parole, et dont l'entrée de commande de décalage interne reçoit le signal d'horloge de données. Les objets et caractéristiques de la présente invention apparaitront plus clairement à la lecture de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec le dessin ciannexé représentant l'interface selon l'invention. Sur cette figure on a représenté un dispositif de synthèse de parole 1. En pratique ce dispositif 1 est constitué par un processeur de synthèse vocale tel que le circuit intégré monolithique TMS 5100 de Texas Instruments par exemple. On a également représenté une unité centrale 2 de microprocesseur communiquant avec une mémoire 3 au moyen d'un bus de données 4. Les phrases synthétisées par le dispositif 1 sont constituées de mots sélectionnés par l'unité centrale 2 dans une bibliothèque de mots stockés dans la mémoire 3. Les entrées d'initialisation du dispositif de synthèse de parole 1 sont reliées au bus de données 4. L'interface suivant l'invention comporte une mémoire tampon 5 du type premier entre premier sorti, appelée plus couramment mémoire FIFO, telle que la mémoire FIFO 745225 de Texas Instruments par exemple. Cette mémoire tampon 5 est munie d'entrées de données reliées au bus de données 4, de sorties reliées à l'entrée de données du dispositif de synthèse de signaux de parole 1, et d'une entrée de commande de décalage interne reliée à une sortie du dispositif 1 fournissant un signal d'horloge de données H. Ce signal d'horloge de données H a pour rythme le rythme d'admission des données numériques par le dispositif 1. Dans l'exemple de réalisation décrit la liaison entre la mémoire tampon 5 et le dispositif 1 de synthèse de parole se fait via un convertisseur parallèlesérie 6.Le signal H est alors également appliqué à l'entrée de décalage interne du convertisseur parallèle-série 6. Ce convertisseur parallèlesérie est par exemple constitué par un multiplexeur (tel que le multiplexeur Lis251 de Texas Instruments) associé à un compteur par huit (tel que le compteur Lis193 de Texas Instruments lorsque, comme c'est le cas dans l'exemple de réalisation décrit, les données sont disponibles sous forme d'octets en sortie de l'unité centrale 2. Tous les mots stockés dans la mémoire 3 et constituant la phrase à synthétiser sont stockés dans la mémoire tampon 5 au fur et à mesure de leur lecture par l'unité centrale 2 dans la mémoire 3. Ils se trouvent donc disponibles pour le dispositif de synthèse 1 qui peut ainsi les lire à son rythme propre sans introduire de temps morts dans les activités du microprocesseur. REVENDICATIONS 1. Interface entre une mémoire (3) et un dispositif (1) de synthèse de parole à partir de données numériques stockées dans cette mémoire (3), la lecture de cette mémoire (3) étant gérée par un microprocesseur (2) qui communique avec cette mémoire (3) au moyen d'un bus de données (4), et le dispositif (1) de synthèse de parole fournissant un signal d'horloge de données (H) de rythme égal à son rythme d'admission des données numériques, caractérisée en ce qu'elle comporte une mémoire tampon (5) du type premier entré-premier sorti, dont les entrées de données sont reliées au bus de données (4), dont les sorties sont reliées aux entrées de données du dispositif (1) de synthèse de parole, et dont l'entrée de commande de décalage interne reçoit le signal d'horloge de données. 2. Interface selon la revendication 1, caractérisé en ce qu'un convertisseur parallèle-série (6) est interposé entre la mémoire tampon (5) du type premier entré-premier sorti et le dispositif (1) de synthèse de parole.