Brevet FR2530055A1 — publié le 19840113

Dispositif d'interrogation et de lecture de l'état de contacts électriques. La présente invention a pour objet un disposi tif d'interrogation et de lecture de l'état de contacts électriques avec auto-contrôle de l'intégrité des élé ments de circuit, comprenant un circuit matriciel consti tué par un ensemble de NxP contacts a surveiller, montés électriquement sous la forme d'une matrice présentant N lignes et P colonnes, chaque contact étant monté à l'in tersection d'une ligne et d'une colonne, et un circuit de contrôle et de traitement connecté par N+P bornes de connexion audit circuit matriciel, chaque contact du cir cuit matriciel est monté en série avec une diode entre une ligne et une colonne, l'ensemble des diodes étant montées dans le même sens de conduction d'une colonne vers une ligne ou vice versa. On connaît déjà des dispositifs de lecture de l'état de NxP contacts disposés aux intersections des lignes et colonnes d'une matrice. Dans ces dispositifs, on réalise une polarisation des N lignes de la matrice de façon successive et cyclique et, à chaque polarisa tion d'une ligne, on effectue une lecture de l'état des P colonnes de la matrice, de sorte que lorsqu'un cycle complet s'est écoulé, l'état de tous les contacts peut étre connu. De tels dispositifs de lecture ne peuvent cependant donner aucun renseianement concernant le bon état des circuits et ne sont pas capables de déceler une panne due par exemple à un court-circuit entre deux fils de connexion. La présente invention vise précisément à remédier aux inconvénients de l'art antérieur et a permettre la réalisation d'un dispositif d'interrogation et de lecture de l'état de contacts électriques, qui assure en même temps un auto-contrôle de l'intégrité des éléments de circuit et se prête à une réalisation sous la forme d'un circuit compact délocalisé. Ces buts sont atteints grâce a un dispositif du type défini au début, dans lequel, conformément à 11 invention, le circuit de contrôle et de traitement comprend N+P bornes d'entrée constituées par les N+P bornes de connexion du premier circuit matriciel afin de permettre la lecture simultanée de l'état électrique de l'ensemble des bornes de connexion du circuit matriciel, chacune des N+P bornes d'entree du circuit de contrôle et de traitement constitue également à tour de rôle de façon cyclique une borne de sortie pour ledit circuit de contrôle et de traitement afin d'exciter par un signal électrique produit par ledit circuit l'une des N+P lignes et colonnes du circuit matriciel, et le circuit de contrôle et de traitement engendre sur la borne devant jouer le rôle de borne de sortie un signal électrique d'excitation constitué par une tension continue ou un courant continu susceptible d'être reçu en retour sur les N+P bornes d'entrée y compris la borne d'entrée jouant le rôle de borne de sortie, pour signaler l'état d'un contact ou la présence d'un défaut de fonctionnement. Le circuit de contrôle et de traitement engendre sur la borne devant jouer le rôle de borne de sortie un signal électrique d'excitation dont la polarité reste constante, que la borne de sortie soit raccordée à une ligne ou à une colonne du circuit matriciel. Un élément de visualisation tel qu'une diode électroluminescente, sensible au signal électrique d'excitation, peut être monté en série avec chaque contact et la diode associée au contact. Le circuit de contrôle et de traitement engendre un signal électrique d'excitation qui, s'il est appliqué à une borne de sortie reliée à une ligne est susceptible de polariser de façon directe les diodes reliées à ladite ligne et s'il est appliqué à une borne de sortie reliée à une colonne est susceptible de polariser de façon inverse les diodes reliées à ladite colonne. Chacune des P bornes de connexion reliées aux P colonnes reçoit du circuit de controle et de traitement un signal éle.ctrique d'excitation pour constituer une borne de sortie à des intervalles de temps qui peuvent être plus grands que les intervalles de temps entre lesquels chacune des N bornes de connexion reliées aux N lianes reçoit du circuit de contrôle et de traitement ce même signal électrique d'excitation. Dais ce cas le signal éle.ctrique d'excitation délivré par le circuit de contrôle et de traitement est appliqué successivement à chacune des N bornes de connex:ofl reliées aux N lignes pendant llintervalle de temps compris entre l'application successive dudit signal électrique d'excitation à deux bornes de connexion reliées â deux colonies différentes parmi les P colonnes. Le nombre N de lignes de la matrice est avantageusement égal au nombre P de colonnes. Selon un mode de realisation particulier, le circuit de contrale et de traitement comprend une horloge associée à un circuit séquenceur pour rythmer le passage du signal électrique d'excitation d'une borne de sortie à une autre, et la durée de l'application du signal électrique d'excitation sur chaque borne de sortie, un premier circuit de décodage pour sélectionner la borne de sortie parmi les bornes de connexion reliées aux lignes de la matrice,un second circuit de décodage pour sélectionner la borne desortie parmi les bornes de connexion reliées aux colonnes de la matrice, un premier compteur d'adresses commandé par le circuit séquenceur et relié au premier circuit de décodage et à un circuit d'adressage, un second compteur d'adresses relié au second circuit de décodage et au circuit d'adressage, tm ensemble de circuits d'entrée associés aux N+P bornes de connexion pour mettre en forme les informations correspondant à l'état des bornes d'entrée, ulule mémoire reliée au circuit d'adressage et auxdits circuits d'entrée pour enregistrer les informations mises en forme correspondant à I'état des bornes d'entrée chaque fois que l'tule des bornes est excités par ledit-signal électrique d'excitation, et une unité de traitement pour recevoir et exploiter les informations successivement stockées dans la moire après chaque cycle de lecture de l'état des bornes d'entrée. Les circuits d'entrée comprennent des photocoupleurs associés chacun a une borne d'entrée. Selon une caractéristique de la présente invention, dans le cas où le nombre N de lignes de la matrice est égal au nombre P de colonnes la mémoire comprend au moins 4N mots de N bits pour enregistrera) dans N mots de N bits l'état des N2 contacts de la matrice, b) dans N mots de N bits les informations relatives a des court-circuits possibles entre-lignes et colonnes, c) dans 2N mots de N bits les informations relatives à des court -circuits possibles entre lignes ou entre colonnes t au fonctionnement des circuits d'entrée associés aux bornes de connexion. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui fait suite dttz mode particulier de réalisation, en référence au dessin annexé, sur lequel - la figure 1 représente le schéma d'un circuit matriciel comprenant un ensemble de contacts montés aux intersections de lignes et de colonnes, et - la figure 2 représente le schéma d'un circuit de contrôle et de traitement associé au circuit matriciel de la figure 1 pour interroger et lire l'état des contacts du circuit matriciel avec auto-diagnostic de pannes éventuelles. On voit sur la figure 1 en ensemble de soixante quatre contacts numérotés de 1 à 64 et connectés électriquement aux intersections de lignes LOà L7 et de colonnes CO à C7 définissant une matrice de huit lignes et huit colonnes. Chaque contact 1 à 64 comprend deux bornes 71, 72 dont l'une 71 est reliée à une colonne CO à C7 et l'autre 72 est reliée à -une ligne LO à L7 par l'intermédiaire d'une diode électroluminescente 73 et d'une diode 74. Chaque ensemble série constitue par un contact 1 à 64 avec ses bornes 71, 72, une diode électroluminescente 73 et une diode 74 définit l'intersection d'une ligne Li et d'une colonne Ci (avec 0 if 7). Dans l'exemple représenté, les diodes 73 et 74 sont toutes montées dans le mame sens passant d'une colonne vers une ligne. Chaque colonne CO à C7 se termine par une borne de connexion c10 à C17 respectivement et de même chaque ligne LO à L7 se termine par une borne de connexion L10 à L17 respectivement. Le circuit matriciel A de la figure 1 est ainsi constitué par un ensemble de contacts secs 1 à 64 pouvant être ouverts ou fermés et qui peuvent Autre répartis au sein d'un ensemble de circuits plus ou moins complexes. Les diodes 74 peuvent être montées immédiatement à côté des divers contacts correspondants, plutôt aue sous forme de tableau au voisinage des bornes de connexion L10 à 117 et C10 ù C17, car, dans ce cas, le dispositif selon l'invention permet une autosurveillance de la qualité de tout le câblage associé aux divers contacts 1 a' 64, de même que de l'intégrité de tous les composants associés aux contacts 1 à 64, et le dispositif de contrale et de traitement, qui est raccordé aux bornes L10 à L17 et C10 à C171 peut être situé à un emplacement relativement éloigné des contacts 1 à 64 sans nuire à l'efficacité de la lecture de I'état des contacts ni à la détection de défauts de fonctionnement. Le circuit de contrôle et de traitement B, lorsqu'il est raccordé par ses bornes d'entrée-sortie L10 à L17 et C10 a c17 aux bornes de connexion correspondantes du circuit matriciel A, permet un contrale total de l'état de l'ensemble des contacts 1 a 64 du circuit A tout en assurant une détection de défauts dans le câblage ou le fonctionnement des composants associés aux contacts. Selon l'invention, chaque cycle complet d'interrogation du circuit matriciel A par le circuit de contrôle et de traitement B présente essentiellement quatre pliasses qui peuvent se succéder ou se répéter selon différents ordres possibles établis en fonction des besoins. La souplesse du système est notamment liée au fait que chaque borne de connexion L10 à L17, c10 a c17 peut jouer indifféremment le role de borne d'entrée ou de borne de sortie pour le circuit de contr8le et de traitement B. Une borne de sortie génère une tension ou un courant susceptible d'être reçu par d'autres bornes constituant des bornes d'entrée, en fonction de l'état du circuit matriciel A.Compte tenu de la configuration du circuit de contrôle B, une borne de sortie peut également jouer simultanément le raie de borne d'entrée afin d'assurer un auto-contrôle du bon fonctionnement de certains au moins des éléments du circuit de contrôle B lui-meAme. Selon les dispositifs connus, chaque borne de connexion du circuit matriciel A ne joue qu'un rôle de borne de sortie ou d'entrée. Par exemple, les bornes correspondant aux lignes de la matrice reçoivent des signaux d'excitation de la part d'un circuit d'interrogation associé, pour servir de bornes d'émission, et les bornes correspondant aux colonnes de la matrice sont explorées par le circuit d'interrogation de manière à servir de bornes de lecture. Selon la présente invention, chaque borne de connexion d'une ligne ou d'une colonne peut constituer X la fois uu point d'entrée et de sortie pour le système d'interrogation, ce qui autorise la réalisation d'une exploration comportant les quatre phases suivantes:: a) une phase (I) dans laquelle un signal est émis par le circuit de contrôle B successivement sur les diverses bornes L10 à L17 associées aux lignes Lg à L 7, lesquelles bornes L10 à L17 constituent alors des bornes de sqrtie pour le circuit B, et une lecture est effectuée simultanement a' chaque fois sur l'ensemble des bornes C10 à C17 associées aux colonnes CO à C7, lesquelles bornes C10 à C17 constituent alors des bornes d'entrée pour le circuit B. Cette phase (I) permet une lecture de l'état des contacts tout ou rien 1 à 64. b > une phase (II) dans laquelle, comme dans la phase (I), U17 signal est émis par le circuit de contrôle B successivement sur les diverses bornes L10 à L17 associées aux lignes, mais une lecture est effectuée simultanément à chaque fois sur ensemble des bornes L10 à L17 qui constituent donc également des bornes d' entrée pour le circuit de contrôle B.Cette phase (II) perme-t à chaque excitation sur une ligne Li de contrôler le bon fonctionnement des éléments démission et de réception du circuit de contrôle B associés à cette ligne Li, puis que la borne de connexion associée à la ligne Li joue à la fois le rôle de borne d'entrée et de sortie, et de contrôler l'absence de court-circuit entre lignes par l'absellce de réception sur les bornes d'entrée associées aux lignes non stimulées. c) une phase BII) dans laquelle un signal est émis par le circuit de contrôle B successivement sur les diverses bornes C10 à C17 associées aux colonnes et une lecture est effectuée simultanément a chaque fois sur l'ensemble des bornes L10 à L17 associées aux ligues Cette phase (TIR) dans laquelle les diodes 74 montées en série avec les contacts sont normalement polarisées en inverse, permet de détecter des courts-circuits éventuels entre lignes et colonnes. d) une phase (IV) dans laquelle un signal est émis par le circuit de contrôle successivement sur les diverses bornes C10 à C17 associées aux colonnes et iuie lecture est effectuée simultanément à chaque fois sur l'ensemble des bornes C10 à C17. Cette phase (IV) permet à chaque excitation sur une colonne Ci de contrôler le bon fonctionnement des éléments d'émission et de réception du circuit de contrôle B associés à cette colonne Ci, puisque la borne de connexion associée à la colonne Ci joue à la fois le rôle de borne d'entrée et de borne de sortie, et de contrôler l'absence de court-circuit entre colonnes par l'absence de réception sur les bornes d'entrée associées aux colonnes non stimulées. En pratique, les phases I et II peuvent être réalisées simultanément, de même que les phases III et IV. En effet, lorsqu'une borne de connexion, quelle soit associée à une ligne ou à une colonne,est excitée par le circuit de contrôle B pour constituer une borne de sortie, l'ensemble des N+P bornes de connexion L10 à L17, C10 à C17 associées aux lignes et aux colonnes constituent des bornes d'entrée et sont testées simultanément pour fournir au circuit de contrôle et de traitement B des informations soit sur l'état des contacts, soit sur l'intégrité du montage du circuit matriciel A ou des éléments du circuit de contrôle B associés à la borne de connexion constituant la borne de sortie. Dans l'exemple de circuit représenté sur la figure 2, l'une des bornes L10 à L17 est considérée comme borne de sortie émettant un signal d'excitation lorsqu'un courant continu de polarité bien définie correspondant au sens passant des diodes 74 associées aux contacts 1 à 64 peut circuler dans ladite borne, et l'une des bornes C10 à C17 est considérée comme borne de sortie émettant un signal d'excitation lorsqu'un courait continu polarisant en inverse les diodes 74 associées aux contacts 1 à 64, est suceptible de cir culer dans ladite borne.Par ailleurs, chacune des bornes L10 à L171 C10 à C considérée comme borne 17 d'entrée pour une lecture par le circuit de contrôle B, émet une information binaire d'un premier type, par exemple un "0" logique, si elle est effectivement parcourue par un courant continu et une information binaire d'lui second type, par exemple un "1" logique, si elle n'est parcourue par aucun courant. Ce fonctionnement sera explicité plus loin en référence aux schémas des figures 1 et 2.Avec l'exemple de fonctionnement précité, l'état d'lul contact sera représenté par un l1 logique si le contact est ouvert et par un "O" logique si le contact est fermé. Naturellement, la convention inverse pourrait aussi être adoptée, le "1" logique correspondant alors à un contact fermé et un "O" logique à un contact ouvert. Au cours d'wl cycle d'interrogation par le circuit de contrôle B, chaque ligne et chaque colonne est excitée tour à tour, la borne de connexion correspondante constituant alors une borne de sortie pour le circuit B et l'ensemble des bornes t à L17, C1O à 19 171 C10 C17 constituant des bornes d'entrée. Si les composants du circuit de contrôle B associés à la fonction émission de la borne de sortie, de même que les composants associés à la fonction réception ou lecture cette borne de sortie, qui constitue également une borne d'entrée, sont en bon état de fonctionnement, le signal enregistré par le circuit de contrôle B, à partir de cette borne de sortie activée sera considéré comme un "zéro".En revanche, les signaux enregistrés par le circuit de contrôle à partir des autres bornes d'entrée du même type que la borne de sortie (ctest-à-dire par les bornes d'entrée associées aux lignes si la borne de sortie activée est une ligne, ou par les bornes d'entrée associées aux colonnes si la borne de sortie activée est une colonne), doivent en principe correspondre à des "1" sauf s'i:l. ?j existe tui court-circuit entre certaines ligues ou entre certaines colonnes. Dans le cas de courts-circuits, la localisation de ceux-ci est immédiate grâce au repérage des diverses bornes de connexion.Lorsque la borne de sortie est constituée par une borne associée à une ligne les signaux enregistés à partir des bornes d'entrée C10 à C associées aux colonnes permettent de lire 17 l'état des contacts situés à l'intersection de la ligne considérée et des diverses colonnes. Enfin, lorsque la borne de sortie est constituée par une borne associée à une colonne, les signaux enregistrés à partir des bornes d'entrée L10 à L17 associées aux lignes correspoiident en principe à des "1" logique, quel que soit l'état des contacts,sauf s'il existe des courts-circuits entre la colonne considérée et certaines des lignes. En pratique, il s'avère que l'apparition dlun défaut de fonctionnement dans le câblage ou la structure d'un composant des circuits électroniques est rarement fugitive vis-à-vis de la vitesse de balayage des diverses bornes de connexion par le circuit de contrôle B. Par suite, les excitations et les lectures liées à l'établissement d'un diagnostic sur le bon état de fanctionnement des circuits peuvent être effectuées à une vitesse plus lente que les excitations et les lectures destinées à contrôler l'état des contacts 1 à 64. Ainsi, à titre d'exemple, du fait que seules les bornes de sortie constituées par des bornes L10 etL17 associées à des lignes interviennent pour la misse en évidence de l'état des contacts, tandis que l'excitation des bornes C10 à C17 associées à des colonnes n'intervient que pour la fonction de contrôle de l'intégrité du calage ou des éléments de circuit, l'excitation des bornes C10 à C17 associées à des colonnes n'est effectuée qu'-à un rythme plus lent que l'excitation des bornes L10 à L17 associées aux lignes.Toutefois, par mesure de simplification et compte tenu du temps nécessaire au courant pour se stabiliser, chaque fois qu'tue borne associée à une ligne ou à une colonne est excitée, 1'état de l'ensemble des bornes L10 à L17 et C à C17 est lu par le circuit 17 10 17 de contrôle B, ce qui correspond à une conbinaison des. phases I et II et des phases IIlet IV susmentionnées. Dans le cas dtune matrice à huit lignes et huit colonnes (Figure 1), un cycle complet dtinterroOa- tion peut comprendre huit séquences successives comprenant chacune l'excitation successive de l'ensemble des bornes L10 à L17 associées aux lignes puis l'excitation 17 de l'une des bornes C10 à C associées aux colonnes, 17 le numéro d'ordre de la borne associée à une colonne changeant à chaque séquence. Selon ce système, la phase I, ou la combinaison des phases I et Il susmentionnées est considérée comme prioritaire par rapport à la combinaison des phases III et IV, et se trouve répétée un plus grand nombre de fois. Le circuit de contrôle et de traitement B sera maintenant décrit de façon détaillée en référence à la Figure 2.Des circuits d'entrée 100, 110, 120, 130, 140, 130, 160, 170 qui possèdent tous des structures semblables sont associés respectivement aux différents couples de bornes de connexion de même rang comprenant une borne associée à une colonne Ci et une borne associée à une ligne Li. Seul le circuit d'entrée 100 associé à la borne C10 correspondant à la colonne CO et à borne L10 correspondant à la ligne L0, a été représenté de façon détaillée. Dans chaque circuit entrée tel que 100, un élément actif d'émission tel qu'un transistor 103, 104 est associé à une borne de connexion C1O, L10 pour permettre la cir culatio d'un signal d'excitation sur cette borne lorsque cette borne doit constituer une borne de sortie. Chaque circuit d'entrée tel que 100 comprend également 1m élément actif de réception tel qu'un photocoupleur 101, 102 associé à chaque borne de connexion C10, L10 pour permettre la lecture du signal présent sur cette borne considérée comme borne d'entrée du circuit fl. Une horloge 300, associée à un circuit séquenceur 200 rythme le passage du signal électrique d'excitation d'une borne de sortie 110 à L17, C10 à C17 à une autre et la durée de l'application du signal électrique d'excitation sur chaque borne de sortie. Un premier circuit de décodage 441 dont les huit sorties sont respectivement reliées à des entrées G de commande des différents transistors 104 associés aux bornes de connexion Llo à L17 reliées aux lignes Lg à L7, permet de sélectionner parmi ces bornes L10 à L17 la borne qui doit recevoir un signal d'excitation pour constituer une borne de sortie.De même, un second circuit de décodage 442 dont les huit sorties sont respectivement reliées à des entrées Il de commande des différents transistors 103 associés aus bornes de connexion C10 à C17 reliées aux colonnes C0à C7, permet de sélectionner parmi ces bornes C10à C17 la borne qui doit recevoir un signal d'excitation pour constituer une borne de sortie. Les entrées du premier circuit de décodage 441 sont reliées à un premier compteur d'adresses 431 qui est commandé par le circuit séquenceur 200 et se trouve également relié à un circuit dladressage 420. Un second compteur d'adresses 432 est relié aux entrées du second circuit de décodage 442 et au circuit d'adressage 420. I'entlée d'horloge du second compteur d'adres.sezs 432.est reliée par l'intermédiaire d'un circuit inverseur 443 à la neuvième sortie du circuit de décodage 441, ce qui permet au compteur d'adresses 432 définissant le cycle de balayage des bornes des colonnes C10 à C17 d'établir un cycle huit fois plus long que le compteur d'adresses 431 qui définit le cycle de balayage des bornes de lignes L10 à L17. La résistance 433 et le condensateur 434 dont le point commun de connexion est relié au compteur d'adresses 431 permettent la remise à zéro de celui-ci pour réinitialiser un cycle de balayage des bornes de ligne L) à L17. Une mémoire 400 recevant du circuit séquenceur- 200 des ordres de lecture et d'écriture est reliée aux différents circuits d'entrée 100, 110, 120, 130, 140, 150, 160, 170 pour enregistrer les informations relatives à l'état des bornes L10 à L17, C10 à C17, chaque fois que l'une de ces bornes est excitée par l'intermédiaire des cir cuits de décodage 441, 442 pour constituer une borne de sortie Le.s circuits 451, 452 et 410 constituent des circuits de prélèvement des informations stockées tem porairement dans le mémoire 400. Le premier compteur d'adresses 431 contient a' chaque installt le numéro de la ligne Li de la matrice A dont la borne de connexion correspondante est excitée par l'intermédiaire du circuit de décodage 441 et de l'une des sorties G qui rend conducteur le transistor 104 du circuit d'entrée correspondant à cette ligne. te second compteur d'adresses 432 contient le numéro de la dernière colonne Ci de la matrice A dont la borne de connexion coirespondante a été excitée par l'intermédiaire du circuit de décodage 442 et de l'une des sorties H qui rend conducteur le transistor 103 du cirduit- d'entrée correspondant à cette colonne. Le premier circuit de décodage 441 commande l'activation successive des bornes de connexion L10 à L17 associées aux huit lignes lo à L7. Lorsque les huit sorties de ce premier circuit de décodage 441 ont été utilisées à la fin d'un cycle de balayage de lignes, il se produit, par l'internlédiaire de la porte inverseuse 443, qui connecte une neuvième sortie du circuit 441 à une entrée du circuit 442, une validation de l'activation d'vue borne de connexion C10 à C17 associée à l'une des colomies C0 à C7 et une incrémentation du compteur 432. Le numéro de la colonne concernée est donné par le compteur 432 associé au circuit de décodage 442 qui tourne huit fois moins vite que le compteur 431. A chaque excitation d'une borne de connexion correspondant à une colonne Ci ou une ligne Li, la lecture de l'état de l'ensemble des huit bornes L o à L17 17 correspondant à des lignes et des huit bornes C10 à C17 correspondant à des colonnes, conduit à l'inscription de deux mots de huit bits (octets)dans la mémoire vive 400. Un cycle complet balayant l'ensemble des huit lignes et des llui-l. colorllles de la matrice A conduit ainsi à I'ins- cription dans la mémoire 400 de 32 mots de huit bits. Le circuit d'adressage 420 permet de placer correctement les mots dans la moire 400 et génère ainsi à chaque instant les adresses permettant l'inscription en mémoire des résultats fournis parles circuits d'entrée 100, 110, 120, 130, 140, 150, 160, 170. L'horloge 300 présente une structure classique, et peut être constituée par exemple à partir de deux portes inverseuses 301, 302 associées à deux résistances 303, 304 et un condensateur 306. Dans le cas du schéma de la Figure 2, la fermeture d'un interrupteur 305 permet de mettre en parallèle sur le condensateur 306 un second condensateur 307 de manière à augmenter la constante de temps et définir une vitesse de balayage plus lente. A titre d'exemple, les huit bornes de ligne t10 àL17 peuvent être balayées selon un cycle de 3 ms avec une vitesse dthorloge rapide et selon un cycle de 30 ms avec une vitesse d'hologe lente. Un cycle complet de balayage de l'ensemble des huit lignes et huit colonnes avec répétition du balayage des huit lignes entre l'excitation de deux colonnes successives peut ainsi1 avec la vitesse lente de l'horloge, être effectué en 240ms. Des cycles plus lents pourraient naturellement être envisagés.Lorsque le circuit de contrôle et de traitement B est associé à un calculateur, non représenté sur le schéma de la ligure 2, la vitesse de lecture du calculateur des informations dans la mémoire 400 doit naturellement entre adaptée à la vitesse d'inscription imposée par l'horloge 300. Dans le schéma de la figure 2, les circuits 451, 452 et 410 constituent des circuits d'interface réalisant la commutation de l'accès à la :-té;::oir9 400.Ainsi, lorsque le calculateur élllet un signal de commande stu la ligne VC reliée d'une part aux circuits 451, 452 par une résistance 455 et des inlersettrs 453, 454, et d'autre part au circuit 410 et au séquenceur 200, il y a avortement du cycle d'interrogation eii cours, du fait de la remise à zéro du circuit 201 du séquenceur 200, mais le cycle d'interrogation en cours reprendra au début dès la fin de l'accès à la mémoire Le rythme de lecture des informations contenues dans la mémoire 400 par le calculateur peut varier en fonction des applications, mais peut être par exemple de l'ordre de deux lectures par seconde. Le circuit sequenceur 200 a essentiellement pour rôle de déterminer le temps de lecture des informations fournies par les circuits d'entrée associés aux bornes de connexion et à fractionner ce temps de lecture en moments élémentaires. A titre exemple, le temps de lecture, qui correspond au temps d'excitation elle ligne ou d'une colonne peut entre divisé en dix moments élétlentaires à l'aide du compteur 201- du séquenceur 200. Les quatre premiers instants élémentaires QO à Q3 correspondent au temps d'établissement du courant par le transistor 103 ou 104 associé à la colonne ou la ligne à exciter et commandé par le circuit de décodage 441 ou 442.A l'instant Q la sortie correspondante du conteur 201 est reliée par l'intermédiaire d'un condensateur de liaison 210 à un point de connexion entre une résistance de polarisation 213 et une diode 214 qui est lui-meme connecté par la ligne F aux cathodes de diodes 105, 106 reliées aux bases de-s transistors lOlb, 102b des photocoupleurs 101, 102. Cette commande par la sortie Q3 du circuit 201 a Si 'nl)lement pour but de provoquer une désaturation des transistors des photocoupleurs 101, 102 avant prise en compte par la mémoire 400 de l'état des circuits d'entrée associés aux bornes L10 à L17, i 17' à Cl7. Les transistors 103,- 104 des circuits d'entrée tels que 100 fonctionnent en interrupteurs fermés ou ouverts. Lorsqu'un signal est délivré par le circuit de décodage 441, respectivement 441 a travers la résistance 113, respectivement 114 reliée à la base du transistor 103, respectivement 104, le transistor 103, respectivement o4, associé aux résistances de collecteur 107, 111, respectivement 108, 112 devient conducteur et permet une circulation de colorant sur la borne de sortie C10 respectivement L10 . Le fait de prévoir un courant ccmme signal d'excitation appliqué aux bornes de connexion, plutat qu'un niveau de tension assure une meilleure imnluni-te aux parasites.Lorsque le transistor 103 respectivement 104 est conducteur, ce qui signifie que la borne correspondante C10 respectivement L10 est excitée, la diode électroluminescente correspondante 101a, res pectivement 102a du photocoupleur 101 respectivement 102, montée dans le circuit ccllecteur du transistor 103 respectivement 104 est parcourue par un courant et émet de la lunière-pour rendre à son tour le transistor l0lb respectivement 102b conducteur. Une diode l0la, 102a peut naturellement également devenir passante si le transistor correspondant 103, 104 ntest pas saturé, mais si la borne de connexion correspondante permet une circulation de courant. Ainsi, dans le cas où la borne L10 est excitée et constitue une borne de sortie, la diode 102a du photocoupleur correspondant 1C2 est passante, mais en principe, sauf court-circuit entre lignes, toutes les autres diodes 102a associées aux bornes L11 à 217 sont non conductrices0 En revanche, si par exemple lecontact 1 situé à ltintersection de la l-igne L0 et de la colonne C0 est fermé, un passage de courant se fera de la borne C10 à la borne L10 et la diode 101a associée à la borne C10 sera passante rendant conducteur le phototransistor 101b.Lorsqu'une diode l0la, 102a de photocousleur 101, 102 est conductrice, une information de niveau logique "0" est appliquée à la mémoire 400 par la diode 117, respectivement 118.Si une diode électroluminescente l0la, 102a n'est pas conductrice1 l'information fournie à la mémoire 400 constitue alors Uli "1" logique. L'inscription en mémoire 400 des informations logiques fournies par les circuits d'entrée tels que 100 s'opère de la façon qui va être décrite ci-apres à l'aide du s.équenceur 200 dont le compteur 201 présente des sorties Q1 à Qg qui sont reliées par l'intermédiaire de portes NON OU 202, 203, 206 associées à des résistances 204, 205, 211, 212, des condensateurs 208, 209 et une diode 207 à des entrées de commande de lecture (MRD) ou d'écriture (MWR) de la mémoire 400 ou, par l'intermédiaire de résistances de polarisation 115, 116 aux collecteurs des transistors 101b, 102b des photocoupleurs 101, 102 (lignes D et E). Les instants Q4 à Q6 définis par le compteur 201 correspondent à une première adresse en mémoire 400 relative au traitement d'une ligne LO à L7 tandis que les instants Q7 à Q9 correspondent à une seconde adresse en mémoire 40C qui est relative au traitement d'une colonne CO à C7. Le traitement des lignes LO à L7 ou des colonnes C0 à C7 est le même, car à chaque excitation d'une borne de connexion, que celle-ci soit associé à une ligne ou une colonne, l'ensemble des bornes C10 à Cl7, L10 à L17 est lu.Ainsi , le traitement des instants Q4 à Q6 est semblable à celui des instants Q7 à Q9, si ce n'est'que dans le premier cas l'adresse correspond n 'Uic ligne et dans le second cas l'adresse correspond a une colonne. Lors du premier temps (Q4 ou Q7), le circuit séquenceur 200 assure la lecture en mémoire 400 de l'information 11 présente à l'adresse indiquée ("O" ou "1") qui est stockée temporairement dans les condensateurs 109.Dans le second temps (Q5 ou Q8), le circuit séquenceur 200 commande par les lignes D et E l'alimentation des transistors lOlb, 102b et permet une lecture des informations 12 fournies par les circuits d'entrée tels que 100 et relatives à l'état des lignes ou des colonnes et dans le troisième temps (Q6 ou Qg), le circuit séquenceur 200 commande l'inscription dans la mémoire 400 pour chaque ligne ou colonne, de l'information correspondant à 11 ou 12.Le rôle des condensateurs 109 des circuits d'entrée consiste précisément à garder les informations 1 lues aux temps Q4 ou Q7 dans la mémoire 400 pour constituer une mémoire dynamique et permettre ensuite la réalisation d'une fonction OU logique avec des informations 12 fournies par les circuits d'en trée, puis une inscription dans la mémoire 400 du résultat de la fonction OU logique appliquée aux informations 1 et 12, c'est-a-dire qu'il se produira une inscription des informations 12 si et seulement si celles-ci correspondent à un "1" logique. Ceci permet de faire apparaitre dans la mémoire 400 toute ouverture de contact sous la forme d'un '1" logique qui persiste jusqu'à ce qu'un calculateur procède ultérieurement a une saisie des résultats et à un effacement de la mémoire 400, même si l'ouverture du contact n'a été que fugitive, c'est-a-dire d'une durée inferieure au temps séparant deux saisies successives d'informations par le calculateur. Les diverses informations inscrites dans la mémoire 400, qui est mise à jour régulirement de façon automatique, peuvent ainsi être prélevées a intervalles réguliers par un calculateur capable de gérer automatiquement les informations fournies par le circuit de contrôle B, qui constituent une représentation fidèle à la fois de l'état des contacts 1 à 64 du circuit matriciel A et des défauts éventuels susceptibles d'apparaître dans le montage. Le système de contrôle conduit à des gains de temps appréciables, notamment lors de la réalisation du montage matriciel A, et contribue à faciliter la maintenance. REVENDICATIONS 1-. Dispositif d'interrogation et de lecture de l'état de contacts electriques avec auto-contrô- le de l'intégrité des Fléments du circuit, comprenant un circuit matriciel (A) constitué par un ensemble NxP contacts (1 à b4) à surveiller montés électriquement sous la forme d'une matrice présentant N lignes (LO à L7) et P colonnes (CO à C7X, chaque contact (1 à 64) étant monté à l'intersection d'une ligne (Li) et d'une colonne (Ci) et un circuit de contrôleet de traitement (B) connecté par N+P bornes de connexion (L10 à L17, C10 à C17) audit circuit matriciel (A), chaque contact (1 à 64) du circuit matriciel (A) étant monté en série avec une diode (74) entre une ligne (Li) et une colonne (Ci), l'ensemble des diodes (74) étant montées dans ie même sens de conduction d'une colonne (Ci) vers une ligne (Li) ou vice versa, c a r a c t é r i s é en ce que le circuit de contrôle et de traitement (B) comprend N+P bornes d'entrée constituées par les N+P bornes de connexion (L10 à L17, C10 à C17 > du premier circuit matriciel (A) afin depermettre la lecture simultanée de l'état électrique de l'ensemble des bornes de connexion du circuit matriciel (A) en ce que chacune des N+P bornes d'entrée (L10 à L17, C10 à C17) du circuit de contrôle et de traitement (B) constitue également à tour de rôle de façon cyclique une borne de sortie pour ledit circuit de contrôle et de traitement (B) afin d'exciter, par un signal électrique produit par ledit circuit l'une des N+P lignes et colonnes (LO à L7, CO à C7), du circuit matriciel (A), le signal électrique d-lexcitation engendré sur la borne devant jouer le rôle de borne de sortie étant cons titubé par une tension continue ou un courant continu susceptible d'être reçu en retour sur les N+P bornes d'entrée (L10 à L17, C10 à C17), y compris la borne d'entrée jouant le rôle de borne de sortie, pour signa ler l'état d'un contact ou la présence d'un défaut de fonctionnement. 2. Dispositif d'interrogation selon la revendication 1, caractérisé en ce que le circuit de contrôle et de traitement (B) engendre sur la borne devant jouer le rôle de borne de sortie un signal électrique d'excitation dont la polarité reste constante, que la borne de sortie soit raccordée à une ligne (Li) ou à une colonne (Ci) du circuit matriciel (A). 3. Dispositif d'interrogation selon la revendication 2, caractérisé en ce que le circuit de contrôle et de traitement (B) engendre un signal électrique d'excitation qui, s'il est appliqué à une borne de sortie reliée à une ligne (Li), est susceptible de polariser de façon directe les diodes reliées à ladite ligne (Li), et s'il est appliqué à une borne de sortie reliée a une colonne (Ci) est susceptible de polariser de façon inverse les diodes reliées à ladite colonne (ci). 4. Dispositif d'interrogation selon la revendication 3, caractérisé en ce que chacune des P bornes de connexion (C10 à C17) reliées aux P colonnes (CO à C7) reçoit du circuit de contrôle et de traitement (B) un signal électrique d'excitation pour constituer une borne de sortie à des intervalles de temps plus grands que les intervalles de temps entre lesquels chacune des N bornes de connexion (L10à L17) reliées aux N lignes (Lg à L7) reçoit du circuit de contrle et de traitement (B) ce même signal électrique d'excitation. 5. Dispositif d'interrokJation selon la revendication 4, caractérisé en ce que le signal elec- trique d'excitation délivré par le circuit de contrôle et de traitement (B) est appliqué successivement à chacune des N bornes de connexion (L10 à L17) reliées aux N lignes (Lo à L7)pendant l'intervalle de temps compris entre l'application successive dudit signal électrique d'excitation à deux bornes de connexion (C10 à C17) reliées à deux colonnes différentes parmi les P colonnes (CO à C7). 6. Dispositif d'interrogation selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le nombre N de lignes de la matrice (A) est égal au nombre P de colonnes. 7. Dispositif d'interrogation selon la revendication 6, caractérisé en ce que les signaux de résultat prélevés sur les 2N bornes du circuit (B) sont traités et mis sous la forme de 4N mots de N bits tels joue a) N mots de N bits représentent l'état des N2 contacts (1 à 64) de la matrice (A), b) N mots de N bits représentent les informations relatives à des court-circuits possibles entre lignes et colonnes, c) 2N mots de N bits représentent les informations relatives à des courtcircuits possibles entre lignes ou entre colonnes et au fonctionnement des circuits d'entrée (100, 110, 120, 130, 140, 150, 160, 170) associés aux bornes de connexion L10 à l17, C10 à C17) 8.Dispositif d'interrogation selon ltune quelconque des revendications 1 à 7, caractérisé en ce que le circuit de contrôle et de traitement (B) comprend une horloge (300) associée à un circuit séquenceur (200) pour rythmer le passage du signal électrique d'excitation d'une borne de sortie (L10 à L17, Cl0 à c > a une autre, 17 et la durée de l'application du signal électrique d'excitation sur chaque borne de sortie, un premier circuit de décodage (441) pour sélectionner la borne de sortie parmi les bornes de connexion (L10 à L17) reliées aux lignes (LQ à L7) de la matrice (A), un second circuit de décodage (442) pour sélectionner la borne de sortie parmi les bornes de connexion (C10 à C17) relies aux colonnes (CO C 7) de la matrice (A), un premier compteur d'adresses (431) commandé par le circuit séquenceur (200) et relié au premier circuit de décodage (441) et à un circuit d'adressage (420), un second compteur d'adresses (432) relié au second circuit de décodage (442) et au circuit d'adressage (420), un. ensemble de circuits d'entré-e (100, 110, 120, 130, 140, 150, 160, 170) associés aux N+P bornes de connexion (L10 à L17, C10 a C17) pour mettre- en forme les informations correspondant à l'état des bores d'entrée (L10 à L17, C10 à C17 ) une mémoire (400)- reliée au circuit d'adressage (420) et auxdits circuits d'entrée (100, 110, 120, 130, 140, 150, 160, 170) pour enregistrer les informations mises en forme correspondant à l'état des bornes d'entrée (L10 à L1z, C10 à Cl7), chaque fois que l'une des bornes est excitée par ledit signal électrique d'excitation, et une unité de traitément pour recevoir et exploiter les informations successivement stockées dans la mémoire (400) après chaque cycle de lecture de l'état des bornes d'entrée (LIo à L17, C10 à C17). 9. Dispositif d'interrogation selon la revendication 8, caractérisé en ce que les circuits d'entrée (100, 110, 120, 130, 140, 150, 160, 170) comprennent des photocoupleurs (101, 102) associés chacun à une borne d'entrée (L10 à L17, C10 à 17 10. Dispositif d'interrogation selon la revendica- tion 8 ou la revendication 9, caractérisé en ce qu'il comprend des moyens (109,117, 118) pour combiner logiquement a l'aide d'une fonction OU une information 12 lue sur une borne d'entrée avec l'information li présente dans la mémoire (400) à cet instant à l'adresse correspondante et pour inscrire dans la mémoire (400) à. ladite adresse le résultat de la combinaison logique.