Brevet FR2531812A1 — publié le 19840217

i La présente invention concerne les dispositifs à circuits intégrés à semiconducteurs. En ce qui concerne les circuits intégrés, dans lesquels un élément bipolaire exécutant une opé- ration analogique et des éléments MOS complémentaires exécutant des opérations':numériques sont formés sur un seul substrat semiconducteur de telle manière que les dispositifs analogiques et numériques coexistent (circuits intégrés désignés ci-après sous le terme abrégé de "circuits intégrés Bi-CMOS IC"), on connaît parfaitement bien l'emploi d'une structure utilisant du Al (aluminium)pour constituer la grille de l'élé- ment MOS, comme cela est décrit par exemple dans la demande de brevet japonais publiée au Journal Offi- ciel N 56-152 258 Dans le cas de la fabrication du circuit intégré BiCMOS IC présentant la structure à grillesde Al, il est d'une pratique usuelle d'adopter un procédé selon lequel une couche de Si (siliciun) de type N,que l'on a réaliséepar croissance épitaxiale sur un substrat en Si de type p-, est isolée sous la forme de plusieurs régions en forme d'îles ou d'îlots de Si Dar des jonctions p-n formées par diffusion de type p à la suite de quoi on réalise les éléments bi- polaires et les éléments CMOS dans les régions respec- tives en forme d'ilots de la couche de Si de type n-. Cependant la grille en Al possède une largeur d'en- viron 8 microns, dimension que l'on ne peut réduire, et la surface de la région (partie) d'isolation ne peut pas être réduite avec l'isolant de la jonction p-n. C'est pourquoi, dans l'art antérieur, il se pose un problème en ce qui concerne l'obtention d'une densi- té élevée d'intégration. Conformément à la publication du Journal Of- ficiel, mentionnée ci-dessus, qui décrit un procédé de fabrication d'un circuit intégré Bi-CMOS-IC pbssé- dant la structure à grille de Al, on forme simultané- ment par diffusion une région d'isolation ou région isolante, la région de base (de type p) d'un élément bipolaire et un puits de type p pour la formation d'un élément MOS à canal n En outre, conformément à cette publication du Journal Officiel, des diffusions de type p + pour la partie de contact de la base, de la source et du drain, un élément MOS à canal p et la partie de la surface de la région isolante sont uti- lisées en commun, tandis que des diffusions de type n pour l'émetteur de l'élément bipolaire et pour la source et le drain de l'élément MOS à canal N sont utilisées en commun Avec un tel processus, on obtient des caractéristiques bipolaire inférieures étant donné que la concentration en impureté de la base est aussi faible que celle du puits de type p Il se pose par exemple le problème selon lequel la grandeur f T (fré- quence de largeur de bande du gain en courant) est faible ( 40 M Hz), que l'impédance de sortie est fai- ble et qu'il est susceptible de ce produire un effet d'injection intense En outre, on ne peut pas telle- ment s'attendre à obtenir une densité élevée d'inté- gration en raison de la structure à grilles de Al. Un circuit Bi-MOS-IC possédant une structu- re à grille en Si, qui permet d'obtenir une densité d'intégration supérieure à la structure à grille en Al est connu d'après la demande de brevet publiée dans le Journal Officiel au Japon sous le numéro -157 257, et des circuits Bi-CMOS possédant une structure à grilles de Si sont connus d'après les demandes de brevets publiées au Journal Officiel au Japon sous les numéros 56-7462 et 56-15068 Etant donné que le circuit intégré Bi-MOS ou le circuit intégré Bi-CMOS, décrit dans le Journal Officiel mentionné ci-dessus, possède la structure à isola- 25318-12 tion entre éléments, qui utilise la technique LOCOS (oxydation locale du silicium), il est possible d'obtenir une densité encore supérieure d'intégra- tion Mais dans le cas des circuits intégrés décrits dans les demandes de brevet publiées au Journal Offi- ciel sous les numéros 55-157 257 et 5615068, les potentiels du substrat sont limités et des thyristors parasites sont susceptibles de se développer D'autre part, dans le cas du circuit intégré décrit dans la demande de brevet publiée au Journal Officiel mention- né ci-dessus numéro 56-7462, l'agencement des circuits est limité étant donné qu'un substrat est utilisé en tant que région de collecteur d'un élément bipolaire. Un but de la présente invention est de four- nir un circuit intégré Bi-CMOSIC, dans lequel des éléments bipolaires et des éléments MOS sont intégrés avec une haute densité d'intégration dans un seul corps semiconducteur, sans aucune altération de leurs caractéristiques. Un autre but de la présente invention est de fournir un circuit intégré Bi-CMOS IC, dans lequel il existe une tendance moindre au développement de thy- ristors parasites. Un autre but de la présente invention est de fournir un nouveau procédé de fabrication d'un circuit intégré Bi-CMOS IC. Un circuit intégré Bi-CMOS IC conforme à la présente invention comporte un substrat semiconduc- teur possédant un premier type de conductivité, et une couche semiconductrice possédant un second type de conductivité et qui est réalisée par croissance épitaxiale sur une surface principale dudit substrat semiconducteur et qui est isolée électriquement sous la forme d'un ensemble de régions semiconductrices en forme d'ilots au moyen d'une pellicule d'oxyde super- ficielle épaisse réalisée par oxydation locale, et une couche semiconductrice diffusée possédant lepremier type de conductivité et formée entre ladite pellicule d'oxy- de et ledit substrat un élément semiconducteur de type bipolaire étant formé dans l'une desdites régions en forme d'îlots, tandis que des éléments semiconducteurs de type CMOS sont formés dans les autres régions en forme d'îlots, que la pellicule d'oxyde superficielle épaisse formée par oxydation locale est insérée entre une région de base et une région de contact de collec- teur à l'intérieur d'une région en forme d'flots f or- mée par ledit élément semiconducteur de type bipolai- re, et que des électrodes de grille réalisées avec un semiconducteur ou un métal à haut point de fusion (métal réfractaire) sont disposées au-dessus des au- tres régions en forme d'îlots munies desdits éléments semiconducteurs de type CMOS. Un procédé pratique de fabrication d'un cir- cuit intégré Bi-M 40 S IC conforme à la présente inven- tion fliclhe les phases opératoires consistant à pré- parer un substrat en silicium de type p possédant des régions ensevelies de type N formées de façon sélec- tive en lui-même, à former par croissance épitaxiale une couche de silicium de type N sur ledit substrat en silicium de type p comportant des régions enseve- lies de type n, à former une couche de type p à l'in- térieur de ladite couche en silicium de type N de ma- nière à obtenir des régions en forme d'îlots incluant lesdites régions ensevelies de type n, à former un puits de type p dans l-Hune desdites régions en forme d'îlots, à oxyder localement une surface de ladite couche de silicium de type N grâce à l'utilisation d'un masque imperméable à l'oxydation de manière à fofmer une pellicule d'oxyde épaisse sur ladite sur- face de ladite couche de silicium de type n, à intro- duire une impureté de type N pour réaliser un contact de collecteur d'un transistor bipolaire et à introdui- re une impureté de type p pour former une base de ce transistor dans une autre desdits régions en forme d'ilots en utilisant comme masque ladite pellicule d'oxyde épaisse, à former des pellicules d'isolant de grille sur des surfaces dudit puits de type p et éga- lement sur une autre desdites régions d'ilots, à dé- poser du silicium polycristallin sur lesdites pelli- cules d'isolant de grille, à introduire une impure- té de type p pour réaliser une source et un drain d'un transistor à effet de champ MOS à canal p, dans ladite autre région en forme d'ilots en utilisant une partie dudit silicium polycristallin en tant que masque, et à introduire une impureté de type n t 5 our former une source et un drain d'un transistor à effet de champ MOS à canal n, dans ledit puits de type p en utilisant une autre partie dudit silicium polycristallin en tant que masque, et à introduire simultanément une impureté de type N pour former un émetteur dudit transistor bipolaire à l'intérieur de la région de base. D'autres caractéristiques et avantages de la présente invention ressortiront de la description don- née ci-après prise en référence aux dessins annexés, sur lesquels: lesfigures 1 à 12 sont des vues en coupe d'un circuit intégré, illustrant différentes phases ou éta- pes opératoires d'un procédé de fabrication d'un cir- cuit intégré Bi-CMOS IC conforme à la présente inven- tion; et la figure 13 est une vue en coupe montrant une forme de réalisation d'un circuit intégré Bi-CMOS conforme à la présente invention. Les caractéristiques de la présente invention seront aisément comprises à la lecture de la descrip- tion qui va suivre des formes de réalisation préférées de l'invention considérées en référence aux dessins annexés. Les figures 1 à 12 montrent les étapes d'un circuit intégré Bi-CMOS IC au cours des phases opéra- toires principales de sa fabrication, et ce suivant des coupes typiques. ( 1) Comme représenté sur la figure 1, après avoir déposé de façon sélective du Sb (antimoine) ou analogue sur une surface principale d'un substrat en Si de type p de haute résistivité (substrat sous la forme d'une pastille ou d'une puce) 1, on forme sur le substrat, par croissance épitaxiale, une couche de Si de type N 2 (épaisseur 8 à 12 microns) possé- dant une faible concentration d'impureté et un pro- fil uniforme de distribution de l'impureté en pro- fondeur, et simultanément on forme des régions en- sevelies de type n+ 3 possédant une épaisseur pré- déterminée, entre le substrat de type p et la cou- che de type n_ Sur la figure, une surface ou zone I désigne une zone dans laquelle un élément bipolai- re est formé, tandis qu'une zone Il est une zone dans laquelle des éléments CMOS sont formés. ( 2) On forme une pellicule d'oxyde 4 sur la surface de la couche de type n 2 en oxydant sa sur- face et on y aménage des fenêtres Les fenêtres, hormis l'une d'elles, sont recouvertes par un masque (non représenté), et on forme une couche diffusée de type p (couche isolante ou d'isolation) 5 au moyen de l'introduction de l'impureté, suivant deux phases, avec dépôt et diffusion d'une impureté B (bore) pour l'isolation De façon analogue, dans la zone I, on forme une couche diffusée de type n+ 6 dans une autre fenêtre de manière à réaliser le contact de collecteur 7. du transistor- npn en utilisant l'introduction d'une -impureté, suivant deux phases, en mettant en oeuvre un dépôt et une diffusion d'une impureté P (phospho- re) La couche diffusée de type p 5 et la couche dif- fusée de type N 6 diffusent jusqu à une épaisseur égale approximativement à la moitié de la couche de type N 2 En outre, dans la zone II, on implante des ions B mer un puits de type p (se reporter à la figure 2). ( 3) Lors de la réalisation de la diffusion pénétrante ou de redistribution du puits, on réali- se la formation du puits p 7 comme représenté sur la figure 3 Simultanément, la couche diffuséede ty- pe p 5 se raccorde au substrat de-type p 1 de maniè- re à isoler la zone I et la zone II De même la zone diffusée de type n+ 6 du contact de collecteur atteint la région ensevelie de,'type n+ 3. ( 4) On élimine la pellicule d'oxyde sur l'en- semble de la surface Ensuite, con-me représenté sur la figure 4, on forme à nouveau une pellicule d'oxy- de mince sur laquelle on dépose du Si 3 N 4 (nitrure de silicium) 8, à la suite de quoi, on forme un mas- que imperméable à l'oxydation et destiné à être uti- lisé pour une oxydation locale en mettant en oeuvre le traitement de formation de masque Ultérieurement, bien que cela ne soit pas représenté sur la figure, on implante dès ions de type N dans les parties de la zone II et une impureté de type p pour réaliser des dispositifs d'arrêt de canal après application d'une résine photorésistante sur lesdites parties et moyen- nant l'utilisation du masque imperméable à l'oxyda- tion. ( 5) Lors de-la mise en oeuvre de l'oxydation à basse température, les parties de la surface de Si non munies du masque imperméable à l'oxydation 25318 12 sont équipées localement de pellicules d'oxyde de champ épaisses 10 comme représenté sur la figure 5. Pendant le traitement d'oxydation, les dispositifs d'arrêt de canal de type p et de type N (indiqués par des lignes formées de tirets) sont formés au- dessous des pellicules d'oxyde de champ. ( 6) on élimine la couche de Si 3 N 4 8 et la pellicule d'oxyde mince sous-jacente 9 de manière à mettre à nu la surface du Si On oxyde légèrement la surface dégagée du Si de manière à former une pellicule d'oxyde mince, à la suite de quoi on dé- pose une pellicule d'oxyde Il au moyen de l'oxyda- tion du Si à basse température Comme représenté sur la figure 6, seule une partie de base est ou- verte, et l'impureté B (bore) est déposée à ce ni- veau (ou des ions sont implantés à ce niveau) de manière à former une couche diffusée de type p peu profonde 12. ( 7) afin de former les pellicules d'iso- lant de champ, on soumet la surface de la zone II à une attaque chimique et on réalise une oxydation des grilles de manière à former ainsi les pellicu- les d'oxyde de grille 13 des éléments MOS, comme cela est représenté sur la figure 7. ( 8) on dépose du silicium polycristallin (polysilicium) sur l'ensemble de la surface et on en élimine la partie-inutile par attaque chimique photosensible, ce qui entraîne la formation des grilles en polysilicium 14 dans des parties de la zone Il comme représenté sur la figure 8. ( 9) on dépose une pellicule d'oxyde 4 en utilisant le dépôt chimique en phase vapeur Comme représenté sur la fig\ure 9, seule est dégagée ou ou- verte une partie destinée à former l'élément MOS à canal p, et en utilisant la grille de polysilicium en tant que masque, on dépose l'impureté B (bore), puis on la fait diffuser de manière à former une source et un drain 7 de type p, selon un mode d'auto-alignement. ( 10) on forme une nouvelle pellicule d'oxy- de 17 obtenue selon un dépôt chimique en phase vapeur. Comme représenté sur la figure 10, on réalise une ou- verture dans des parties destinées à former la sour- ce et le drain de l'élément à canal N et dans une partie destinée à former l'émetteur de l'élément npn bipolaire, puis on implante des ions As (arse- nic) à l'intérieur desdites parties et on les fait diffuser au moyen d'une diffusion pénétrante de re- distribution, de manière à former la source-et le drain de type N 18 et l'émetteur de type n+ 19. Alors, afin d'obtenir simultanément un contact ohmi- que favorable, on implante également des ions As dans la région de contact de collecteur 10, c'est-à- dire qu'on y introduit des atomes d'impureté sup- plémentaires. ( 11) on dépose sur l'ensemble de la surface une pellicule isolante 20 en PSG (verre aux phospho- silicates) ou analogue Ensuite, comme représenté sur la figure 11, on aménage des trous de contact par at- taque chimique photosensible, de manière à dégager les parties de contact des différentes régions. ( 12) on dépose du Al (aluminium) par évapo- ration (ou par pulvérisation) sur l'ensemble de la surface et on réalise une attaque chimique photosen- sible Ensuite, on soumet la structure résultante à un recuit avec un écoulement de H 2, ce qui entraîne la formation des électrodes en Al 21 maintenues en contact ohmique avec les régions respectives, comme cela est représenté sur la figure 12 Certaines-des électrodes en Al s'étendent sur la pellicule de PSG et servent de conducteurs de câblage en Al pour le rac- cordement électrique des régions désirées parmi les différentes régions. La figure 13 est une vue en coupe montrant de façon typique le circuit intègré Bi-CMOS IC ter- miné Sur la figure, les références 22 et 23 désignent les dispositifs d'arrêt de canal. Conformément à la présente invention décrite ci-dessus en liaison aux formes de réalisation, on peut atteindre les objectifs de la présente invention pour lès raisons indiquées ci-après. ( 1) En utilisant la couche de Si épitaxiale possédant une faible concentration en impureté en tant que partie destinée à former l'élément, il est possible de déterminer la tension Vth (tension de seuil) de l'élément MOS à canal p Conformément à la concentration épitaxiale, la dose de l'implantation ionique pour le puits de type p possédant une faible concentration en impureté peut être déterminée et la tension de seuil Vth de l'élément MOS à canal N for- mé dans le puits de type p peut être déterminée Un autre avantage tient au fait que la tension B Vvco (tension de claquage ou rupture collecteurbase) peut être aisément réglée QU commandée dans l'élément bipolaire. ( 2) Compte-tenu de l'utilisation de la cou- che de Si épitaxiale et de la réalisation de la cou- che ensevelie de type n+ au-dessous des éléments MOS, l'effet de verrouillage est empêché, c'est-à-dire que la formation d'un thyristor parasite est empêché. ( 3) La pellicule d'oxyde épaisse et la jonction diffusée sont utilisées conjointement pour réaliser l'isolation de la zone de l'élément bipolai- re et de la zone des éléments MOS Cette disposition réduit l'étalement ou l'extension latérale de la dif- fusion par rapport à l'isolation obtenue uniquement sur la base de la Jonction diffusée comme dans le cas du circuit intégré CMOS IC classique, et ceci permet d'obtenir une densité d'intégration supérieu- re et est efficace pour empêcher l'effet de verrouil- lage. ( 4) A l'intérieur de l'élément bipolaire, la pellicule d'oxyde épaisse partiellement enterrée ou ensevelie dans la couche de Si épitaxiale existe entre la région de contact de collecteur et la ré- gion de base Comme cela ressort de la figure 6, la pellicule d'oxyde épaisse est un masque de diffusion pour réaliser la région de base et élimine la diffu- sion de la base suivant la' direction latérale En dehors de cela, comme cela ressort de la figure 10, ceci supprime la diffusion de contact du collecteur suivant la direction latérale pendant l'implanta- tion ionique supplémentaire (ou la diffusion) dans la région de contact de collecteur Par conséquent, même lorsque la tolérance d'alignement des masques entre la région de base et la région de contact de collecteur possédant une concentration élevée en im- pureté est réglée de manière à être suffisante, les deux régions ne viennent pas en contact C'est pour- quoi, la zone ou surface d'occupation d'un élément bipolaire diminue tandis que la tension BVVCO (ten- sion de rupture ou de claquage collecteur-base) de cet élément ne diminue pas. ( 5) Par suite de l'utilisation de la grille de polysilicium pour chaque élément CMOS, on peut réaliser la diffusion de la source et du drain se- lon un mode d'auto-alignement Par conséquent, l'er- reur ou le défaut d'alignement des masques n'a pas besoin d'être-pris en compte, et la longueur de la grille peut être rendue aussi faible qu'environ 5 mi- crons L'utilisation des grilles en polysilicium per- met d'obtenir une densité supérieure d'intégration, conjointement à l'utilisation de la pellicule d'oxy- de épaisse pour réaliser l'isolation entre l'élément à canal p et l'élément à canal n Conformément à la présente invention utilisant les grilles de Si, il est devenu possible de réduire la surface ou taille de la microplaquette de 25 % par rapport au cas de l'utilisation de grilles en Al. ( 6) Compte-tenu du fait que la source et le drain de l'élément MOS à canal N sont formes au moyen de la phase de diffusion commune avec la dif- fusion de l'émetteur de l'élément npn, on peut don- ner une faible valeur à la longueur de-la grille de l'élément MOS à canal n Avec le procédé de fabrica- tion des circuits intégrés Bi-CMOS-IC décrit dans la demande de brevet japonaise publiée au Journal Offi- ciel sous le numéro 56-152 258 mentionnée ci-dessus, lorsque la diffusion de l'émetteur est profonde, la longueur de la grille de l'élément MOS à canal n doit être rendueimportante Au contraire, conformé- ment à la présente inventionla diffusion de l' metteur est réalisée d'une manière aussi peu profonde que possible afin d'éviter cet inconvénient Par consé- quent, les conditions de diffusion de la base de- viennent très importantes pour amener le gain h FE (gain de courant continu d'émetteur mis à la masse) du transistor bipolaire dans la gamme 100-400 Con- formément à la présente invention, comme cela sera compris de la forme de réalisation indiquée ci-des- sus, la région de base est formée au moyen d'une pha- se opératoire séparée de la formation du puits de type p, et intervenant après la formation des pellicules épaisses obtenues par oxydation locale, qui prennent une intervalle de temps important Par conséquent, 25318 12 la région d'émetteur peut être formée avec une épais- seur plus faible que la région de base et le puits * de type p C'est pourquoi, même le transistor bipo- laire possédant le gain h FE mentionné ci-dessus peut être réalisé aisément sans que ceci n'affecte l'élément MOS. ( 7) Etant donné que la diffusion de base de l'élément bipolaire est réalisée avant l'oxydation de la grille, ceci ne perturbe pas les pellicules d'oxyde de grille C'est pourquoi, on peut aisément régler ou commander l'épaisseur de la pellicule d'oxyde de grille ou la tension de seuil Vth de l'élé- mènt CMOS. ( 8) L'implantation d'ions est réalisée en utilisant la couche de Si 3 N 4 pour réaliser la pelli- cule d'oxyde épaisse, en tant que masque, et la dosé d'implantation est correctement stimulée, ce qui a pour effet que la tension Vtb d'un transistor MOS parasite au niveau d'un puits de type p ou d'un tran- sistor MOS parasite au niveau de la couche épitaxia- le de type N peut être accrue. ( 9) Compte-tenu du fait que les diffusions pénétrantesou diffusions de redistribution du puits de type p et de la couche de type p d'isolation de jonction sont réalisées simultanément, il est possi- ble de réduire le nombre des phases opératoires La concentration en impureté du puits de type p est li- mitée étant donné que la tension Vth de l'élément MOS à canal N est déterminée par la concentration de sur- face En outre: la profondeur du puits doit être éga- le au moins à 5 microns Par ailleurs, la profondeur de la diffusion de type p d'isolation de jonction doit être égale au moins à l'épaisseur de la couche épitaxiale Par conséquent, la couche de diffusion de type p d'isolation de jonction est réalisée jus- qu'à la profondeur correcte par avance, comme cela est visible sur la figure 2, ce qui a pour effet que les diffusions pénétrantes ou diffusions de re- distribution simultanées sont possibles. ( 10) Dans le cas o 1 'on forme, dans le substrat semiconducteur identique, un circuit qui requiert une diode Zener possédant une tension de Zener de 5-6 V, il est possible de réaliser la dio- de Zener en utilisant la jonction N -entre une ré- gion semiconductrice de type p formée en même temps que le drain et la source de l'élément MOS à canal p, et une région semiconductrice de type N formée en même temps que l'émetteur de l'élément bipolai- re, et la tension Zener mentionnée ci-dessus est ai- sément atteinte au moyen d'un accroissement de la concentration en impureté de la source et du drain de l'élément à canal p. ( 11) Etant donné que le puits de type p est formé devant la pellicule d'oxyde épaisse (pellicule d'oxyde de champ), on peut également former la pelli- cule d'oxyde épaisse dans la puits de type p Par conséquent, on peut former un ensemble d'éléments MOS à canal N dans le puits de type p unique En ou- tre, on peut étendre les limites de la tension d'ali- mentation de service C'est-à-dire que, compte tenu de la présence de la pellicule d'oxyde épaisse, l'ap- parition d'un transistor MOS parasite est moins suscep- tible de se produire. ( 12) avant de réaliser la région de base, on forme la région de contact de collecteur profonde à l'intérieur de la couche Si épitaxiale de manière qu'elle contacte la région ensevelie de sorte que l'influence de cette région de contact sur la région de base peut être empêchée En particulier dans cette forme de réalisation, le contact de collecteur est formé avant que soit formé le puits de type p, ce qui permet d'empêcher également toute influence de ce contact sur le puits de type p La, région de con- tact de collecteur est maintenue en contact avec la région ensevelie afin de-réduire la résistante de collecteur. ( 13) compte-tenu de ce qui précède; il est possible d'assembler sur une même plaquette (substrat), un circuit intégré CMOS de faibles dimensions permet- tant des opérations logiques et un circuit intégré. bipolaire permettant des opérations linéaires En outre, on peut obtenir un produit de liautesperfor- mances,sans que les caractéristiques des circuits intégrés respectifs n'en souffrent. En dehors des formes de réalisation précé- dentes, la présente invention englobe toutes les modifications suivantes ( 1), pour l'électrode de grille on peut utiliser un métal à haut point de fusion tel que du Mo (molybdène), autre que le Si Pour former l'électro- de de grille, il est préférable d'utiliser un semi- conducteur ou un métal à haut point de fusion qui puisse résister aux températures de diffusion. ( 2) le puits de type p est, utilisé en tant que moyen d'isolation de jonction pour les éléments. ( 3) la diffusion de la base de l'élément bi- polaire est réalisée en commun avec la diffusion de la source et du drain de l'élément MOS à canal p. ( 4) la diffusion de l'émetteur de l'élément -bipolaire et la diffusion de la source et du drain de l'élément MOS à canal N sont réalisées en utili- sant des modes opératoires séparés. ( 5) les régions ensevelies de type N situées au-dessous de certains éléments MOS sont omises. La présente invention est efficace lors- qu'elle est utilisée dans un circuit intégré li- néaire possédant une mémoire logique, dont on exi- ge une faible dissipation de puissance Dans un circuit intégré linéaire possédant des transistors MOSFET de puissance, ou bien dans un circuit inté- gré possédant une capacité élevée de commande ou de pilotage dans un réseau de portes ou dans un système logique MOS. Enfin, la désignation "électrode de grille en Si"indiquée dans la présente invention englobe non seulement une électrode constituée par du Si seul, mais également une électrode constituée par du Si dans lequel un autre matériau métallique se trouve contenu, ou bien une électrode à structure empilée, constituée par des couches de Si et un autre matériau métallique En outre, la pellicule d'isolant de grille de l'élément MOS n'est pas li- mitée à la pellicule d'oxyde, mais inclut également le cas du nitrure de silicium (Si 3 N 4). * 25 " 31812 REVENDICATIONS 1 D Dispositif à circuits intégrés à semicon- ducteurs, caractérisé en ce qu'il comporte un substrat semiconducteur ( 1)'possédant un premier type de con- ductivité et une couche semiconductrice ( 2) possédant un second type de conductivité et qui est obtenue par croissance épitaxiale sur une surface principale dudit substrat à semiconducteurs et qui est isolée électri- quement sous la forme de plusieurs régions semiconduc- trices en forme d'îlots par une pellicule d'oxyde su- perficielle épaisse ( 4) formée par oxydation locale, et une couche semiconductrice diffusée ( 5) possédant le premier type de conductivité et formée entre la- dite pellicule d'oxyde ( 4) et ledit substrat ( 1), un élément semiconducteur de type bipolaire formé dans une (I) desdites régions en forme d'îlots, tandis, que des éléments semiconducteurs du type CMOS sont formés dans les autres régions en forme d'îlots CI), la pellicule d'oxyde superficielle épaisse ( 4) formnée par oxydation locale étant insérée entre une région de base ( 12) et une région de contact de collecteur ( 6) à l'intérieur de ladite région en forme d'îlots (I) munie dudit élément semiconducteur du type bi- polaire, et que des électrodes de grille ( 14) cons- tituées par un semiconducteur ou par un métal à haut point de fusion sont disposées au-dessus desdites autres régions en forme d'îlots (II) munies desdits éléments semiconducteurs du type CMOS 2.' Dispositif à circuits intégrés à semicon- ducteurs selon la revendication 1, caractérisé en ce que des régions ensevelies ( 3) possédant le second type de conductivité et une concentration en impu- reté élevée sont formées entre le substrat ( 1) pos- sédant le premier type de conductivité et ledit élé- ment semiconducteur de type bipolaire et lesdits éléments semiconducteurs du type MOS desdites ré- gions en forme d'îlots. 3 Dispositif à circuits intégrés à semi- conducteurs selon la revendication 1, caractérisé en ce que ledit semiconducteur est du silicium po- lycristallin. 4 Dispositif à circuits intégrés à semi- conducteurs selon la revendication 2, caractérisé en ce que ladite région de contact de collecteur ( 6) est en contact avec la région ensevelie ( 3). Dispositif à circuits intégrés à semi- conducteurs selon la revendication 1, caractérisé en ce qu'une région de puits ( 7) possédant le pre- mier type de conductivité est formée dans l'une desdites autres régions en forme d'îlots (II) et que l'élément semiconducteur de type MOS possé- dant un canal désiré est formé dans ladite région de puits ( 7). 6 Dispositif à circuits intégrés à semi- conducteurs selon la revendication 5, caractérisé en ce que ladite région de base ( 12) est formée avec une profondeur inférieure à ladite région de puits ( 7). 7 Procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs, caractérisé en ce qu'il inclut les phases opératoires consis- tant à préparer un substrat semiconducteur ( 1) pos- sédant un premier type de conductivité, à former une couche semiconductrice ( 2) possédant un second type de conductivité sur ledit substrat semiconducteur ( 1) au-dessus de régions ensevelies ( 3) possédant le second type de conductivité, à former une cou- che isolante ( 5) à l'intérieur de la couche semi- conductrice de manière à obtenir des régions en forme d'îlots (l,II) incluant lesdites régions en- sevelies, à former un puits ( 7) possédant le premier type de conductivité dans l'une desditesrégions en forme d'ilots, à former une pellicule d'oxyde ( 4) sur une surface de ladite couche'semiconductrice par oxydation locale, à former une première région semiconductrice ( 12) possédant le premier type de conductivité et destinée à former une base d'un transistor bipolaire, dans une région sélectionnée desdites régions en forme d'îlot, à former une se- conde région semiconductrice possédant le second type de conductivité et destinéeà devenir un émet- teur ( 9) dudit transistor bipolaire, à l'intérieur de ladite première région semiconductrice, à former des troisièmes régions semiconductrices ( 16) possé- dant le premier type de conductivité et destinées à- devenir une source et un drain d'un transistor MOS- FET possédant un canal ayant le premier type de con- ductivité, à l'intérieur de ladite région en forme d'ilots (II) muni de ladite région de puits ( 7), et à former des quatrièmes régions semiconductrices ( 18) possédant le second type de conductivité et destinées à former une source et un drain d'un tran- sistor MOSFET possédant-un canal ayant le second type de conductivité à l'intérieur de ladite région de puits. 8 Procédé de fabrication d'un dispositif intégré à semiconducteur selon'la revendication 7, caractérisé en ce que ledit premier type de conduc- tivité estle type p et que ledit second type de conductivité est le type n. 9 Procédé de fabrication'd'un dispositif à circuits intégrés à semiconducteurs selon la re- vendication 7, caractérisé en ce que la phase opéra- toire de formation du puits ( 7) est mioe en oeuvre avant la formation de ladite pellicule d'oxyde ( 4). Procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs selon la reven- dication 7, caractérisé en ce que ladite première ré- gion semiconductrice est formée après la formation de ladite pellicule d'oxyde. 11 Procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs caractérisé en ce qu'il caprend les phases opératoires consistant à préparer un substrat en silicium de type p ( 1), à réaliser par croissance épitaxiale une couche de si- licium de type N ( 2) sur ledit substrat en silicium de type p au-dessus de régions Ensevelies de type n ( 3), à former une couche de type p ( 5) à l'intérieur de ladite couche en silicium de type N ( 2), de ma- nière à obtenir des régions en forme d'llots in- cluant lesditesrégions ensevelies de type n, à for- mer un puits de type p ( 7) dans l'uie desdites ré- gions en forme d'ilots, à oxyder localement une sur- face de Ladite Iz-h de siiicium de type N { 2) e - utilisant un masque imperméable à l'oxydation ( 8) de manière à forrmer une pellicule d'oxyde épaisse ( 10) sur ladite surface de ladite couche de silicium detype n, à introduire une im pureté de type N pour un contact de collecteur d'un transistor bipolaire et à introduire une impureté de type p pour une base de ce transistor dans une autre ( 12) desdites régions l en forme d'ilots en utilisant ladite pellicule d'oxy- de épaisse ( 10) en tant que masque, à former des pel- licules d'isolant de grille ( 13) sur des surfaces dudit puits du type p ( 7) et dans une autre desdites régions en forme d'ilots, à former une couche de si- licium polycristallin ( 14) sur lesdites pellicules d'isolant de champ, à introduire une impureté de ty- pe p de manière à former une source et un drain ( 7) d'un transistor MOSFET à canal p, dans ladite autre région en forme d'Ilots en utilisant une partie du- dit silicium polycristallin en tant que masque, et à introduire une impureté de type N en vue de former une source et un drain ( 18) d'un transistor MOSFET à canal N dans ledit puits de type p en utilisant une autre partie de ladite couche de silicium polycristal- lin en tant que masque, et à introduire simutanément une impureté de type N pour réaliser un émetteur ( 19- dudit transistor bipolaire, dans la région de base.