Brevet FR2533096A1 — publié le 19840316

La présente invention concerne un circuit de démodulation pour un signal en modulation par déplacement de fréquence (communément appelée modulation BUSE) qui utilise un système à compteur pour démoduler un signal binaire d'origine au moyen de la valeur (correspondant à la moitié d'une période du signal FSK) obtenue en mesurant l'intervalle entre des points de passage par zéro dans le signal FSK. Conformé- ment à l'invention, on peut aisément intégrer un circuit mo- dulateur-démodulateur, avec une très faible distorsion d'un signal démodulé Un système de transmission FSK s'applique de façon générale aux transmissions de données. I1 se rapporte à un système appelé modulateur-démodulateur de fréquence, dans lequel des signaux correspondant à des ondes sinusoïdales de fréquences différentes sont émis ou reçus en correspondance avec le signal numérique binaire 1 ou Oc On utilise principalement ce système pour un modem à couplage acoustique ou un modem lent. Les figures 1 (A) et 1 (B) montrent deux diagrammes séquentielso La figure 9 (A) montre un signal numérique binaire0 La figure 1 (B) montre un signal modulé. Du fait qu'on utilise habituellement des procédés analogiques tels qu'un sys- tème de discrimination de fréquence et un système à boucle de verrouillage de phase pour un modem FK, ce dernier nécessite un grand nombre de composants individuels et des réglages très fréquents, ce qui entralne des difficultés pour la miniaturi- sation, pour la stabilisation à long terme et pour la fabrication à un court modéré.Au contraire, on peut concevoir un système qui récupère un signal binaire d'origine par démodulation, c'est-à-dire par détection dtun point de passage par zéro dans le signal PSI, On obtient ensuite des valeurs de comparaison, en comptant au moyen d'un compteur la durée de l'intervalle de détection de passages par zéro du signal (qui correspond à la moitié de la période de l'onde modulée ). Des circuits de démodulation utilisant le système à compteur, qui sont-essentiel- lement des circuits numériques, peuvent eAtre intégrés pour entre miniaturisés.En particulier, dans un cas dans lequel des circuits de modulation sont également des circuits numériques, on peut intégrer des dispositifs modulateurs-démodulateurs dans une seule puce de circuit intégré. On parvient en outre à une amélioration de la fiabilité et à une réduction du coft et de la consommation. Cependant, en-ce qui ccncerne la démodulation, un système à compteur présente un inconvénient tout à fait inévitable qui consiste en ce que la démodulation d'un signal ayant un faible rapport S/3 (signal à bruit) peut entratner une augmentation de la distorsion du signal ou conduire à l'impossibilité de la démodulation (démodulation erronée), à cause de la sensibilité aux erreurs consistant à détecter des points de passage par zéro dûs à des bruits. Pour atténuer l'inconvénient précité, on utilise N compteurs. Chaque compteur est mis en fonctionnement (départ et arrêt) pendant un intervalle qui est décalé d'une période correspondant à l'intervalle des passages par zéro. Les compteurs comptent l'un après l'autre les N périodes successives correspondant aux points de passage par zéro.La valeur absolue de l'erreur due à la distorsion sur 1 point de pas-sage par zéro, dans le cas du comptage de N intervalles de détection de passage par zéro est la même que dans le cas du comptage d'un seul inter- valle de détection de passage par zéro. Par conséquent, lorsqu'on compte N fois les intervalles ou les périodes, le rapport S/3 (signal à bruit) devient naturellement N fois plus grand puisque la valeur de comptage est multipliée par N. L'utilisation de N compteurs permet la démodulation d'un signal ayant un niveau de bruit élevé, Cependant, un -système à compteur comporte nénanmoins un inconvénient propre qui consiste en ce que la distorsion du signal binaire démodulé est grande. Ceci vient du fait que le point auquel un signal de sortie démodulé passe de O à 1 ou de 1 à O est exclusivement limité à un point de passage par zéro dans le signal FSK. L'invention vise à procurer un système ou un circuit destiné à diminuer la distorsion, dans lequel un signal de sortie démodulé change non seulement à un point de passage par zéro dans le signal FUI(, mais également à un point retardé d'une durée appropriée. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels Les figures 1 (A) et 1 (B) montrent respectivement un signal binaire d'origine et un signal Fc Les figures 2 (A) - 2 (B) montrent des aspects d'un signal resultant d'une démodulation BSK et de signaux apparaissant dans une partie d'un circuit de démodulation des figures 3 et 4. La figure 3 est un-schéma synoptique fonctionnel d'un dispositif de démodulation FSK utilisant le système à compteur. La figure 4 est un schéma synoptique classique du circuit de démodulation 5 appartenant au schéma synoptique de la figure 3. La figure 5 est un schéma développé d'un circuit de démodulation BSE employant des mesures de protection contre le bruit. Les figures 6 (A) - 6 (E) représentent des signaux d'un système à compteur de base conforme à l'invention. La figure 7 est un schéma synoptique d'un circuit de démodulation FSK conforme à l'invention. La figure 8 est un schéma synoptique d'un autre circuit de démodulation BSE conforme à l'invention. La figure 9 est un schéma synoptique d'un autre circuit de démodulation PSK conforme à l'invention0 On voit sur la figure 2 (A) un signal binaire d'ori- gine qui est modulé en modulation par déplacement de fréquence (F) du coté émetteur et qui est émis ourla ligne. Un signal F3K reçu, 6, est amplifié par un amplificateur de réception 1, dans une plage telle que l'amplitude ne dépasse pas un niveau d'écretage. Un filtre passe-bande 2 sélectionne uniquement une bande de fréquence de modulation dans le signal FSK. Le signal est ensuite limité en amplitude par un limiteur 3, de façon qu'un amplificateur opérationnel ou un élément analogue ne soit pas saturé, Le signal est ensuite transformé par un comparateur 4 en un signal numérique binaire 80 Les figures 2 (B) et 2 (C) montrent respectivement le signal de la sortie 7 du filtre passe-bande 2 et celui de la sortie 8 du comparateur 40 Le signal de la sortie 8 du comparateur est démodulé par un circuit de démodulation 5 et il est transformé en un signal démodulé 9 (représenté sur la figure 2 (E)).En considérant de façon plus détaillée le circuit de démodulation 5, représenté sur la figure 4, on note que le signal de la sortie 8 du comparateur est différentié par un circuit différentiateur qui fait partie d'un circuit de commande il et il est transformé en un signal de passage par zéro , représenté sur la figure 2 (D)o Le signal de passage par zéro apparat lorsque le signal de la sortie 7 du filtre passe-bande (représenté sur la figure 2 (B)) passe par le niveau 0. Par conséquent, en comptant la durée de cet intervalle de détection de passage par zéro, on obtient la fréquence du signal modulé.A partir de la valeur comptée, on peut décider si le signal binaire d'origine est un 1 ou un Oc C'est le compteur de passages par zéro 12 qui compte l'intervalle de détection des passages par zéro. Une valeur correspondant à la moitié de la période associée à la moyenne entre les deux fréquences différentes du signal en modulation F8X (qu'on appellera ci-après un intervalle de seuil) est fixée dans un circuit de décision de sortie de démodulation 13. (On détermine expérimentalement l'intervalle de seuil pratique en considérant l'influence d'un-filtre, de la ligne, etcs) Le circuit de décision 13 détermine si un signal est un 1 ou un O, à partir de la valeur de comparaison entre le signal de sortie 18 du compteur 12 et l'intervalle de seuil.Un signal de sortie de démodulation 19 est appliqué à une bascule de sortie de démodulation 14, et il est mémorisé jusqu'au comptage de l'intervalle de détection de passage par zéro suivant. En d'autres termes, le signal de sortie 9 du circuit de démodulation est maintenu à une valeur constante pendant le comptage de l'intervalle de détection de passage par zéro, et il ne peut changer qu'à un point de passage par zéro. Un circuit de génération d'horloge 10 génère un signal d'horloge 16 pour le compteur.Ce signal d'horloge 16 est également appliqué au circuit de commande, et des signaux de commande sont synchronisés avec ce signal0 Un signal de restauration 17 destiné à faire démarrer le fonc tionnement du compteur et un signal d'enregistrement 15 destiné à enregistrer dans la bascule 14 le signal de démodulation obtenu à partir des valeurs comptées, sont générés à partir du signal différentié (représenté sur la figure 2 (D)) élaboré à partir du signal de sortie 8 du comparateur0 Comme on l'a indiqué précédemment, du fait que le système à compteur effectue une démodulation numérique, il peut être adapté à l'intégration, il ne nécessite pas de réglage particulier et ne présente pas de fluctuations sur une longue durée.Cependant, un système à compteur présente un inconvénient pratiquement inévitable qui consiste en ce que la démodulation d'un signal ayant un faible rapport S/B (signal à bruit) peut faire apparaltre une difficulté de démodulation, à cause de la sensibilité aux erreurs resultant de la détection de points de passage par zéro duAs au bruit. Sur la figure 2 (D), par exemple, si un point de passage par zéro u est décalé de l'intervalle dt vers la droite, à cause du bruit, 220 devient T20 + dt et 221 devient T21 - dt.Par conséquent, selon la valeur de dt, il est possible que la valeur de 220 - dt soit inférieure à celle de l'intervalle de seuil, ce qui conduit à une démodulation erronée, comme le montre la figure 2 (F). Un moyen pour supprimer l'inconvénient précité consiste à concevoir un système qui utilise g compteurs (2) pour compter l'intervalle de détection de passage par zéro. Lorsque N est égal à 4, le schéma synoptique de la figure 4 est amélioré et devient celui de la figure 5. Les références 112, 113, 114 et 115 désignent toutes les memes compteurs, mais ceux-ci sont différents du compteur 12 dans la mesure où chacun d'eux compte quatre intervalles de d-étection de passage par zéro.Ces compteurs commencent à compter à chaque point de passage par zéro, en étant respectivement retardés d'un intervalle de passage par zéro0 En considérant la figure 2 (D), on voit que le compteur 112 commence à compter à un point de passage par zéro a, le compteur 113 commence à compter à un point b, le compteur 114 commence à compter à un point c et le compteur 115 commence à compter à un point d, et ces compteurs comptent quatre intervalles de détection de passage par zéro respectif sO (Le compteur 112 compte un intervalle désigné par CUTI, le compteur 113 compte un intervalle CNT2, le compteur 114 compte un intervalle C3 et le compteur 115 compte un intervalle CNT4.) La référence 116 désigne un multiplexeur qui sélectionne le signal de sortie, parmi les signaux 122 à 125, qui provient du compteur qui a terminé son comptage, dans l'ordre. Le commencement du comptage des compteurs est commandé par les signaux de restauration 117 à 120 que génère le circuit de commande 111. Le multiplexeur est commandé par le signal de sélection 121 de fa çon à sélectionner le signal de sortie de llun des compteurs, et le signal 121 est également généré par le circuit 111.Dans le cas où le point u est décalé de l'intervalle dt comme le montre la figure 2 (D), on considère que, sur la figure 5, chaque compteur compte la durée moyenne de quatre intervalles de détection de passage par zéro. En présence de la distor sion égale à dt, les valeurs de comptage obtenues à partir de chaque compteur, l'un après l'autre, deviennent (TI6 + 17 + T18 + T19)/4, (iCi7 + T18 + 219 + T20 + dt)/4, (T18 + T19 + T20 + 21)/4, (219 + 220 + T21 + T22)/4, (220 + 221 + T22 + 223)/4 et (T21 - dt + 222 + 223 + T24)/4e Par conséquent, l'erreur sur la valeur de comptage se réduit à dt/4. En d'autres termes, le rapport S/B (signal à bruit) est amélioré dans un rapport quatre, vis-à-vis de celui du circuit représenté sur la figure 4e De façon générale, le rapport S/B (spi, gnal à bruit) est amélioré dans un rapport N lorsqu'on emploie N compteurs. Ainsi, le procédé indiqué ci-dessus supprime l'inconvénient du système à compteur en ce qui concerne le bruit. Un système à compteur présente cependant un inconvénient produit par lui-meme, dans la mesure où la distorsion du signal binaire démodulé est élevée du fait qu'un signal de sortie démodulé ne peut changer qu'à un point de passage par zéro. On décrira ceci en relation avec les figures 6 (A)6 (E). On considère dans ce mode de réalisation un cas dans lequel on utilise un seul compteur pour compter les intervalles de détection de passage par zéro. En effet, une explication similaire est valable pour un cas dans lequel on utilise N compteurs, indépendamment du nombre de compteurs, bien qu'il y ait une petite différence. La figure 6 (A) montre un signal binaire d'origine du coAté émetteur.Si on désigne par B la vitesse de modulation (débit en bauds), la durée T d'un bit émis dans un signal binaire d'origine est équivalente à 1/B. La figure 6 (B) montre un signal FSK qui est reçu sur une ligne après modulation à partir d'un signal binaire d'origine "1". La figure 6 (C) montre un signal de passage par zéro correspondant.La figure 6 (D) montre un signal démodulé qui est obtenu à partir des valeurs de comparaison entre l'intervalle de passage par zéro et l'intervalle de seuil La largeur Te correspond à la largeur T d'un signal binaire d'origines Du fait que la largeur ou durée T2 depuis le point de passage par zéro b jusqu'au point c est plus étroite que l'intervalle de seuil, un "0" est émis au point c, en tant que signal de sortie démodulé correspondant à 22. De façon similaire, un 1 est émis au point d en tant que signal démodulé correspondant à 23. Un "1" est émis au point h en tant que signal de sortie démodulé correspondant à 270 Un "O" est émis au point i en tant que signal de sortie démodulé correspondant à 28. Ainsi, du fait que le signal de sortie démodulé ne change qu'à un point de passage par zéro, le retard depuis un point de changement du signal binaire d'origine jusqu'à un point de changement du signal démodulé n'est pas constant, ce qui fait que la durée d'un bit du signal de sortie démodulé prend une valeur variables Dans le mode de réalisation qui est illustré par les figures 6 (A) - 6 (E), le signal de sortie démodulé change au point d avec un retard flx par rapport à un point de changement x correspondant à un passage de "O" à "1". De plus, le signal de sortie démodulé change au point i avec un retard # y par rapport à-un point de changement y correspondant à un passage de i à "O". Par conséquent, "2e" devient-égal à T + (ay - box), Si on désigne respectivement par "Temax" et "Temin" le maximum et le minimum de Te, les quantités (Temax - T)/T et (Temin - T)/T constituent ce qu'on appelle la distorsion.Un autre inconvénient notable du système à compteur consiste en ce que la distorsion est élevée. Conformément à l'invention, on emploie un circuit de démodulation tel que celui représenté sur la figure 7 pour diminuer la distorsion précitée. Conformément à l'invention, un tel système est capable de faire tendre vers O la quantité ( s y - a x) définie sur les figures 6 (A) - 6 (E), afin de réduire la distorsion, par l'utilisation d'un circuit de compensation de retard destiné à retarder le signal de sortie démodulé.Ainsi, la variation du retard entre le point de changement du signal binaire d'origine et celui du signal de sortie démodulé est diminuée. Ia figure 6 (E) montre un signal démodulé idéal, retardé, qui est émis par un circuit de démodulation conforme à-l'invention. Un retard constant D depuis un point de changement du signal binaire d'origine jusqu'à celui du signal de sortie démodulé est pris égal au maximum de & x (ty) dans n'importe quel signal représenté sur la figure 6 (D). A chaque point de passage par zéro, le signal démodulé est obtenu à partir des valeurs de comparaison entre l'intervalle de seuil et l'intervalle de passage par zéro mesuré à partir du point de passage par zéro précédent.Dans un cas dans lequel le signal démodulé est différent du signal émis au point de passage par zéro précédent, c'est-à-dire lorsque le signal passe de "O" à "1" ou de "1" à "O", le signal démodulé n'est pas émis immédiatement au point de passage par zéro, mais est émis après écoulement d'un retard approprié. le retard à un point de passage par zéro auquel un signal démodulé change, par exemple au point d, représente une estimation du point de changement x du signal binaire d'origine.Ce retard est déterminé par la valeur (D - ssx) qui reste après avoir soustrait du retard constant D le retard #x de x à do La durée # #x depuis le point de changement estimé x jusqu'au point de passage par zéro d du signal binaire d'origine est la somme de la durée ss xc depuis x jusqu'au point cet de la durée # cd depuis le point c jusqu'au point d. On peut écrire cette relation sous la forme a x = a exc + t cdo La durée # cd est égale à T30 D'autre part, asc dépend des valeurs de T2 et T3, de la caractéristique du filtre passe-bande de ligne et d'autres paramètres.On détermine donc #x à partir des valeurs T2 et T3, à condition que les caractéristiques du filtre passe-bande de ligne et autres soient mesurées expérinentalement. Dans ces conditions, on détermine le retard de compensation 4 D en soustrayant ax de Do La figure 7 représente un circuit de démodulation BSE conforme à la description faite ci-dessus. Un circuit de commande 111, des compteurs d'intervalle de détection de passage par zéro 112 à 115 et un multiplexeur 116 sont identiques aux éléments correspondants de la figure 5e Les références 201 et 202 désignent des registres; Un signal d'horloge 15 pour les registres est obtenu à partir d'un signal de passage par zéro.Par ccnséquent, le registre 201 enregistre la valeur de comptage de l'intervalle de détection de passage par zéro, au point de passage par zéro présent. Le registre 202 enregis- tre la valeur de comptage de l'intervalle de détection de pas sagepar zéro au point précédent. La référence 13 désigne un circuit de détection de signal de sortie de démodulation qui génère un signal démodulé 19 à partir de la sortie du registre 201. Le signal démodulé 19 est appliqué à la borne d'entrée D de la bascule de sortie de démodulation 14. Lorsque le signal démodulé 19 est différent de celui qui correspond au point précédent, il n'est pas introduit immédiatement dans la bascule 14.Le signal démodulé ntest introduit dans la bascule 14, sous l'effet de l'impulsion d'enregistrement 206,qu'après avoir été retardé par un circuit de compensation de retard 203 pendant une durée qui est déterminée par les signaux de sortie 204 et 205 des registres 201 et 202, Le circuit de compensation de retard 203 est un circuit destiné à estimer un point de changement de signal et à émettre un signal démodulé avec un retard qui correspond à l'instant estimé, lorsque le signal démodulé change. Le retard est obtenu par comptage- des valeurs des intervalles de détection de passage par zéro (signaux de sortie 204 et 205 des registres) avant et après le changement du signal démodulé. La façon de procéder la plus simple consiste à utiliser une mémoire morte en tant que circuit de compensation de retard pour fournir le retarde Ainsi, les signaux de sortie 204 et 205 des registres sont appliqués à l'entrée d'une mémoire morte. La mémoire morte présente alors en sortie le retard qui est déterminé à partir des signaux de sortie 204 et 205 des registres0 Comme on l'a mentionné précédemment, le circuit de démodulation FSK représenté sur la figure 7 peut donner un signal de sortie démodulé ayant une faible distorsion, en émettant un signal démodulé avec un retard appropriée La figure 8 représente un autre mode de réalisation, perfectionné par rapport à la structure de la figure 70 Le circuit représenté sur la figure 8 peut démoduler un signal avec la mewme surjeté que celui de la figure 70 Seule la structure des compteurs destinés à compter l'intervalle de détection de passage par zéro est différente de celle des compteurs représentés sur la figure 7. Les compteurs 112 à 115 de la figure 7 sont remis à zéro à l'instant du début du comptage des intervalles de détection de passage par zéro et ils fournissent les valeurs de comptage des intervalles de détection de passage par zéro au moment où le comptage est terminé.Un signal d'entrée 8 est alors démodulé par la comparaison entre les valeurs de comptage et l'intervalle de seuil Au contraire, les compteurs 302 à 305 de la figure 8 sont des compteurs à prépositionnement dans lesquels on prépositionne le complément à 2 de l'intervalle de seuil, à l'instant du début du comptage. (Le complément à 2 est un nombre opposé à l'intervalle de seuil0 il correspond par exemple à -A lorsque l'intervalle de seuil est A.) A l'instant de l'achèvement du comptage, le compteur peut fournir la valeur qui résulte de la soustraction de l'intervalle de seuil par rapport à la valeur de comptage de l'intervalle de détection de passage par zéro. Le signal d'entrée 8 est ainsi démodulé en fonction du signe positif ou négatif de la valeur obtenue. Le complément à 2 de l'intervalle de seuil est enregistré dans une mémoire 301. Les avantages d'un circuit de démodulation employant des compteurs à prépositionnement, comme il est représenté sur la figure 8, sont indiqués ci-après. 10 On obtient aisément un intervalle de seuil qui convient parfaitement en testant le signal de sortie démodulé, du fait que la valeur de l'intervalle de seuil enregistrée en mémoire change peuO 2e Pour réaliser un circuit de démodulation pour un signal FSE de fréquencearbitraire,il suffit d'enregistrer le retard dans la mémoire d'intervalle de seuil 301 et le circuit de compensation de retard 203, de façon à changer le contenu de la mémoire, en laissant les autres composants inchangés 3e Du fait que les signaux des compteurs 302 à 305 sont émis sous la forme de différences entre l'intervalle détection de passage par zéro et l'intervalle de seuil, le nombre de bits des registres 201 et 202 diminue. Par conséquent, la mémoire destinée à enregistrer le retard dans le circuit de compensation de retard 203 peut autre de faible capacité; De plus, du fait que le bit de fort poids du registre 203 constitue le signal démodulé, un circuit de décision 13 pour le signal de sortie démodulé devient inutile en pratique. La figure 9 représente un autre mode de réalisation, encore perfectionné par rapport à la structure de la-figure 80 Les deux structures oflt les mêmes possibilités de démodu- lation. Cependant, dans le cas de la figure 8, N compteurs 302 à 305 comptent respectivement N intervalles de détection de passage par zéro (voir les figures 2 (A) - 2 (F)). Au contraire, dans le cas de la figure 9, on n'utilise qu'un seul compteur à prépositionnement pour compter un intervalle de détection de passage par zéro Une valeur de comptage obtenue en comptant un intervalle de détection de passage par zéro est enregistrée dans l'ordre dans N registres 402 à 405o Les valeurs de comptage de N intervalles de détection de passage par zéro sont alors obtenues au moyen d'un additionneur 406 et d'un registre accumulateur 4070 Le volume de matériel est donc réduite Le compteur 302 compte un seul intervalle de détection de passage par zéro pour chaque intervalle de détection de passage par zéro. La valeur présente dans le compteur est enregistrée dans un registre 402 par l'intermédiaire d'un sélecteur 401.A ce moment, le contenu du registre 402 et le reste sont respectivement décalés dans les registres suivants. Le registre accumulateur est ensuite mis à zéro. L'ensemble des contenus des registres 402 à 405 est décalé et la somme de ces contenus est enregistrée dans le registre accumulateur 407 par l'intermédiaire de l'additionneur 406. Ceci donne le même effet que dans le cas de la mesure de N pé- riodeso En effet, la valeur qui est disponible en sortie du registre accumulateur 407 est identique à celle du sélecteur 116 sur la figure Se Les registres 402 à 405 sont les registres destinés à enregistrer la différence entre l'intervalle de détection de passage par zéro et l'intervalle de seuil et ils nécessitent un plus faible nombre de bits que le compteur 302e Le circuit de la figure 9 permet d'économiser-davantage de matériel que le circuit de la figure 8. En considérant le circuit de démodulation FSK re- présenté sur les figures 8 et 9 et conforme à l'invention, on note qu'on peut construire un circuit de démodulation FSK habituel à condition que la mémoire d'enregistrement d'intervalle de seuil 301 et la mémoire d'enregistrement de retard, dans le circuit de compensation de retard 203, consistent en mémoires mortes programmables. Ceci convient particulièrement lorsqu'un circuit de démodulation FSK conforme à l'invention est intégré sur une puce de circuit intégré. On peut ainsi utiliser un circuit intégré en tant que circuit de démodulation FSK fonctionnant sur une fréquence quélconque, en changeant le contenu de la mémoire morte programmable. On peut en outre réaliser un circuit de démodulation BSK habituel en faisant en sorte que la mémoire d'enregistrement d'intervalle de seuil 301 et la mémoire d'enregistrement de retard, dans le circuit de compensation de retard 203, consistent en une mémoire vive, en utilisant un circuit de détermination de valeur optimale pour déterminer le contenu de la mémoire vive; On réalise ainsi un système qui-recevra un signal de test avant la réception d'un signal FSK et qui déterminera à partir du signal de test la valeur à enregistrer dans la mémoire vive, au moyen du circuit de détermination de valeur optimale. il va de soi que de nombréuses modifications peuvent entre apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. EEVENJ)lCATlONS 1. Circuit de démodulation FSK destiné à démoduler un signal binaire d'origine à partir d'un signal FSK, par comparaison entre un intervalle de détection de passage par zéro et un intervallede seuil établi par deux sortes de fréquences, cet intervalle de détection de passage par zéro étant compté par un compteur, avec détection d'un point de passage par zéro à partir du signal FSK, ce signal FSK con sistant en ondes correspondant à deux sortes de fréquenees différentes -et ces fréquences-étant modulées de façon à correspondre au signal binaire, caractérisé en ce qu'il comprend un circuit de compensation de retard destiné à retarder un signal binaire démodulé pour compenser un retard depuis un point de changement d'un signal binaire d'origine jusqu'au point de changement d'un signal binaire démodulé, le signal binaire d'origine étant estimé à partir de la valeur de l'intervalle de détection de passage par zéro qui correspond à un point de changement du signal binaire démodulé. 2. Circuit de démodulation BSK selon la revendication 1, caractérisé en ce qu'un point de changement d'un signal binaire d'origine est estimé à partir des valeurs des intervalles de détection de passage par zéro situés avant et après un point de changement du signal binaire démodulée 3e Circuit de démodulation BSK selon l'une quelconque des revendications 2 ou 3, caractérisé en ce que le complément à 2 de l'intervalle de seuil est prépositionné dans N compteurs à prdpositionnement au moment du début du comptage, et ces N compteurs à préposîtionnement constituent un compteur destiné à compter l'intervalle de détection de passage par zéro. 4e Circuit de démodulation FSK selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que le complément à 2 de l'intervalle de seuil est prépositionné dans un compteur à prépositionnement au moment du début du comptage ; ce compteur à prépositionnement constitue un compteur destiné à compter un intervalle de détection de passage par zéro le circuit comporte N registres, un additionneur et un registre accumulateur ; et la valeur de comptage est enregistrée dans N registres et la somme du contenu des N registres est enregistrée dans le registre accumulateur par l'intermédiaire de l'additionneure 5.Circuit de démodulation FSX selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comporte une mémoire morte programmable effaçable pour enregistrer le complément à-2 de l'intervalle de seuil et le retard du circuit de compensation de retard. 6. Circuit-de démodulation FSK selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comprend une mémoire vive destinée à enregistrer le complément à 2 de l'intervalle de seuil et le retard du circuit de compensation de retard ; un circuit de détermination de valeur optimale destiné à déterminer le contenu de la mémoire vive, la réception du signal FSK étant précédée de la réception d'un signal de test ; et des moyens destinés à enregistrer la valeur à enregistrer dans la mémoire vive, cette valeur étant déterminée au moyen du circuit de détermination de valeur optimales