Brevet FR2534690A1 — publié le 19840420

"Dispositif d'affichage de l'enveloppe d'un signal destiné à un oscilloscope numérique". La présente invention concerne de manière générale des dispositifs d'affichage destinés à des oscilloscopes numé- riques, et en particulier un dispositif destiné à la reproduc- tion de l'enveloppe de signaux complexes tels que des signaux de porteuse. Les oscilloscopes en temps réel fournissent un affi- chage continu à base de temps, des valeurs instantanées de l'am- plitude de phénomènes électriques, et ils sont ainsi capables d'afficher de manière précise les formes d'onde de signaux com- plexes tels que des signaux de porteuse à haute fréquence pré- sentant des enveloppes à basses fréquences Ces types de formes d'onde, aussi bien que les autres types, peuvent être affichés par des oscilloscopes à temps réel équipés de tubes de mémoires bi-stables et à vision directe parce que les circuits de traite- ment des signaux et le support d'enregistrement sont continus. Par ailleurs, les oscilloscopes numériques effectuent un décou- page des signaux d'entrée en des points qui sont déterminés par une horloge interne, ils quantifient les valeurs instantanées d'amplitude à ces points et mémorisent les représentations numé- riques résultantes dans une mémoire numérique L'affichage est reconstitué à partir de la mémoire à une cadence prédéterminée d'horloge et il se manifeste soit sous la forme d'une série de points, soit sous la forme de points reliés entre eux Du fait que les signaux d'entrée ne sont pas en relation fonctionnelle avec l'horloge interne de l'oscilloscope numérique, quelle que soit la valeur instantanée du signal d'entrée au moment o se produit le front de l'impulsion d'horloge, c'est cette valeur qui sera mémorisée L'information qui se trouve entre de tels points est évidemment perdue, si bien que pour des signaux com- plexes, il est difficile, sinon impossible, de reconstituer une forme d'onde intelligible Pour observer de tels signaux com- plexes, on a conçu un dispositif d'affichage d'enveloppe des- tiné à des oscilloscopes numériques, dispositif qui a fait l'ob- -2- jet du brevet français N 02 466 023 de la demanderesse Dans ce dispositif, un circuit de détection de maximums et de mini- mums, détermine les valeurs maximales et minimales de l'am- plitude de forme d'onde répétitive; ce circuit de détection de maximums et de minimums est constitué par exemple par le circuit décrit dans le brevet français N 02 462 760 de la demanderesse Ces valeurs maximales (M) et minimales (m) sont effectivement mémorisées en tant que points de données ac- quis le long de la forme d'onde au lieu des valeurs instantanées qui se présentent en fait en ces points De ce fait, les don- nées maximales et minimales sont mémorisées dans une mémoire numérique imbriquée (M,m, Mm,), c'est-à-dire que les don- nées maximales et minimales sont mémorisées respectivement en des adresses paires et impaires dans le mémoire Pour l'affi- chage de l'enveloppe, dans un premier cycle, on lit les données mémorisées aux adresses paires et impaires de la mémoire de tel- le manière que les données lues représentant les valeurs de signaux maximales et minimales soient affichées de manière al- ternative sur un dispositif d'affichage en utilisant un généra- teur de vecteur associé Dans un second cycle on lit les don- nées mémorisées seulement aux adresses paires de la mémoire, de telle manière que les valeurs maximales sont affichées sur l'unité d'affichage et, dans un troisième cycle, on lit unique- ment les données mémorisées aux adresses impaires en vue d'af- ficher les valeurs minimales Les trois affichages résultant sont superposés sur l'unité d'affichage qui apparaît à un obser- vateur comme un affichage unique de l'enveloppe remplie de la forme d'onde complexe. Du fait que ce dispositif usuel nécessite trois cycles de lecture dans la mémoire pour afficher la forme d'onde enveloppe, il nécessite des circuits complexes, du logiciel et une dépense de temps En outre, ce dispositif usuel requiert également un filtre de moyenne complexe pour dessiner des vecteurs semi-rectilicnes entre les points de maximums et de minimums. -3- Conformément à la présente invention, on fournit un dispositif simple d'affichage de l'enveloppe d'un signal destiné à un oscilloscope numérique On emploie la même tech- nique qua dans le dispositif usuel décrit ci-dessus pour dé- tecter les amplitudes maximales et minimales du signal se pro- duisant pendant de courts incréments de temps, et pour les mé- moriser dans une mémoire numérique imbriquée On relie un comp- teur d' adresses binaire à la mémoire pour adresser de manière séquentielle chaque emplacement mémoire en réponse à un signal d'horloge d'affichage et un circuit de commande est interposé entre le compteur d'adresses et la mémoire pour commander le bit le moins significatif du signal de comptage d'adresses afin de fournir de ce fait deux cycles d'adressage Pendant le pre- mier cycle-se déroulant sur la mémoire, le circuit de commande ne commande pas le bit le moins significatif du signal d'adres- se provenant du compteur d'adresses de telle manière que l'on applique le signal d'adresse aux bornes d'adresses de la mémoire sans effectuer de traitement Ce cycle produit les données sur les bornes de sortie de données de la mémoire dans l'ordre des données de maximums et de minimums (M,m,M,m,), en supposant que les données de maximums et les données de minimums sont mé- morisées respectivement dans les emplacements d'adresses pairs et impairs et en supposant que le signal d'adresses commence à partir de " 0000 0000 " (dans cet exemple, le signal d'adresses est constitué de huit bits) Pendant le second cycle s'effec- tuant sur la mémoire, le circuit de commande inverse seulement le bit le moins significatif du signal d'adresses si bien que ce cycle produit les données provenant de la mémoire dans l'or- dre des données de minimum et des données de maximum (m M,m,M). En faisant passer de manière alternative ces deux séquences à travers un convertisseur numérique-analogique, un filtre passe- bas et un amplificateur d'affichage, ont produit l'affichage d'une enveloppe symétrique avec des limites su Périeures et inférieures renforcées et une partie centrale entièrement écrite Du fait que les deux formes d'onde superposées sont en relation spatiale -4- étroite, on peut les entrelacer dans un affichage multiple de formes d'onde sans affecter le scintillement de l'afficha- ge La présente invention nécessite un simple filtre passe- bas au lieu d'un filtre complexe de moyenne. C'est donc un objet de la présente invention de fournir un dispositif perfectionné d'affichage de l'enveloppe d'un signal destiné à un oscilloscope numérique. C'est encore un autre objet de la présente inven- tion de fournir un dispositif amélioré d'affichage de l'enve- loppe d'un signal qui soit simple et de faible prix de revient au point de vue de sa structure et qui ne nécessite que deux cycles pour l'affichage de l'enveloppe. C'est encore un autre objet de la présente invention de fournir un dispositif perfectionné d'affichage de l'enveloppe d'un signal qui utilise moins de logiciel. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui suit, faite en se référant aux dessins ci-annexés sur lesquels: la fig 1 est un schéma synoptique d'un premier mode de réalisation d'un dispositif d'affichage de l'enveloppe d'un signal conforme à la présente invention-; les fig 2 A à 2 E sont des formes d'onde associées au schéma synoptique de la fig 1; la fig 3 est un schéma synoptique d'une partie d'un second mode de réalisation conforme à la présente invention, et, la fig 4 est le schéma synoptique d'une partie d'un troisième mode de éalisation conforme à la présente invention. La fig 1 représente le schéma synoptique d'un affi- chage d'oscilloscope numérique dans lequel on applique des si- gnaux analogiques par l'intermédiaire d'une borne d'entrée 10 à un circuit d'acquisition de forme d'onde 12, qui comprend les circuits bien connus d'échantillonnage/blocage et de conver- sion analogique-numérique qui sont utilisée dans des oscillo- scopes numériques conventionnels Alors que le nombre des points acquis le long de la forme d'onde d'un signal d'entrée est li- mité par l'espace de mémoire disponible, le circuit 12 d'acqui- sition de forme d'onde peut opérer de manière appropriée com- me indiqué dans le brevet français mentionné plus haut N 02462760 selon lequel un dispositif d'échantillonnage à vitesse élevée saisit des données de forme d'onde à la cadence la plus élevée à laquelle peut opérer le convertisseur analogique-numérique. Les données de forme d'onde ainsi saisies sont appliquées à un circuit 14 détecteur de minimum et de maximum qui détecte et bloque les valeurs de signal la plus faible et la plus élevée qui se produisent pendant les incréments de temps correspondants à l'intervalle de temps séparant des deux points de données, points dont le nombre est déterminé par l'espace mémoire dispo- nible De ce fait, les points de données mémorisés comprennent les amplitudes maximale et minimale du signal qui se produisent entre les points de données désignés, plutôt que les valeurs instantanées effectives se produisant en ces points Du fait qu'une mémoire d'affichage 16 est en mode écriture en fonction d'un signal de commande d'écriture provenant d'une unité de commande (non représentée) et que la mémoire 16 reçoit un si- gnal d'adresse d'écriture sur les bornes d'adresses AO A 7 (les lignes d'adresses d'écriture ne sont pas représentées), les valeurs maximales et minimales provenant du circuit 14 dé- tecteur de minimum et de maximum sont mémorisées dans des empla- cements mémoires adjacents dans la mémoire 16 En d'autres ter- mes, par exemple, les valeurs maximales et minimales sont mémo- risées respectivement aux emplacement d'adresses paires et im- paires de la mémoire 16 La mémoire 16 peut être avantageusement constituée par une mémoire vive (RAM). Des bornes de sortie de comptage QO-Q 7 d'un compteur d'adresses binaire 18 sont reliées aux bornes d'adresses AO-A 7 de la mémoire 16 de manière à adresser de manière séquentielle chaque emplacement mémoire en réponse à un signal d'horloge d'af- fichage qui provient d'un générateur 20 d'horloge d'affichage. De manière usuelle, le compteur d'adresses binaire 18 comprend -6- une ligne de sortie pour chaque bit de comptage binaire, ces lignes étant disposées en ordre décroissant à partir du bit le plus significatif (MSB; Q 7) et en allant vers le bit le moins significatif (LSB;QO) Les bornes d'adresses A 7 et AO correspondent aux bits le plus significatif MSB et le moins significatif LSB respectivement Un commutateur 22 et un cir cuit 30 de commande sont interposés entre le compteur 18 et la mémoire 16 sur la ligne du bit le moins significatif de manière à commuter le bit le moins significatif effectivement appliqué à la mémoire 16 entre la masse, une tension à niveau haut ou le circuit de commande 30 de manière à fournir trois modes d'affichage Le circuit de commande 30 est constitué d'une bascule bi-stable en T 32 et de trois portes logiques 34, 36 et 38, la borne T de la bascule bi-stable 32 recevant le signal de dépassement (OF) provenant du compteur 18 et le si- gnal de sortie Q de cette bascule bi-stable est appliqué à une porte d'entrée du circuit logique NON-OU 34 et du circuit ET 36 Les autres bornes d'entrée des portes logiques 34 et 36 reçoivent le bit le moins significatif provenant du compteur 18 et les signaux de sortie de ces deux portes logiques sont appliqués à une porte logique OU 38 dont la borne de sortie est reliée à un contact 22 C du commutateur 22. Dans le mode d'affichage, la mémoire 16 reçoit un signal de commande de lecture provenant du dispositif de com- mande Pour le premier mode d'affichage la ligne d'entrée du bit le moins significatif (AO) de la mémoire 16 est relié à la masse par l'intermédiaire du commutateur 22 et d'un contact 22 A Dans ce mode, on adresse de manière séquentielle, un em- placement de mémoire sur deux, par exemple, les emplacements d'adresses paires dans lesquels sont mémorisées seulement les valeurs maximales; cela entraine la sortie successive de la mémoire de toutes les valeurs maximales Un convertisseur nu- mérique analogique 24 et un filtre passe-bas 26 produisent le signal d'affichage à points reliés des valeurs maximales comme représenté à la fig 2 A, signal qui doit être appliqué à un dispositif d'affichage 28 qui peut être de manière appropriée un tube cathodique Le filtre passe-bas 26 comporte un amplifi- cateur opérationnel 26 A, une résistance d'entrée 26 B et un circuit de réaction constitué par un condensateur 26 C et une résistance 26 D. Pour le deuxième mode d'affichage, la ligne d'en- trée AO de la mémoire 16 correspondant au bit le moins signifi- catif, est reliée à la tension à niveau haut, par exemple + 5 V, par l'intermédiaire du commutateur 22 et d'un contact 22 B Dans ce mode, on adresse de manière séquentielle un emplacement de mémoire sur deux, par exemple, les emplacements d'adresses im- paires o sont mémorisées seulement les valeurs minimales; cela entraine l'extraction en,séquence des valeurs, minimales à partir de la mémoire 16 Le convertisseur numérique-analogique - 24 et le filtre passe-bas 26 produisent le signal d'affichage à points reliés des valeurs minimales comme représenté à la fig. 2 B. Les premier et second modes d'affichage sont décrits dans le brevet français N 02 466 023 cité plus haut, qui décrit en outre la production d'une forme d'onde à maximum et minimum reliés de la fig 2 C en reliant la sortie QD du bit le moins signi- ficatif du compteur 18 à la borne d'adresses AO de la mémoire 16 de manière à adresser chaque emplacement mémoire en séquence. Il y a lieu de noter que ceci nécessite un générateur de vec- teurs complexe pour réaliser la forme d'onde reliée minimum et maximum au lieu du filtre passe-bas 26 Selon ce dispositif con- nu, les trois formes d'onde résultantes (fig 2 A,2 B et 2 C) sont superposées sur l'écran d'affichage du dispositif d'affichage 28 qui apparait pour un observateur comme un affichage unique de l'enveloppe remplie d'une forme d'onde complexe comme repré- senté à la fig 2 D Ce dispositif connu présente les inconvénients qui ont été décrits plus haut. Par ailleurs, selon le troisième mode d'affichage conformément à la présente invention, le commutateur 22 est re- lié à un contact 22 C Lors du premier cycle, la sortie Q de la -8- bascule bi-stable 32 est "zéro" (niveau bas) du fait que le signal de dépassement (OF) n'est pas encore engendré par le compteur d'adresses 18 La sortie de la porte ET 36 est "zéro" quel que soit le bit le moins significatif provenant du comp- teur 18 et de ce fait le bit le moins significatif (QO) pro- venant du compteur 18 est inversé par le circuit de commande avant d'être appliqué à l'adresse (Q 0) du bit le moins- significatif de la mémoire 16 En d'autres termes, le signal d'adresses est appliqué à la mémoire 16 dans l'ordre suivant: " 0000 0001 ", " 0000 0000 ", " 0000 0011 ", " 0000 0010 ", " 1111 1111 ", " 1111 1110 " Ce cycle produit la séquence de sortie (m,M, m,M) , o" m' et "u'i" représentent respectivement les minimums et maximums Lorsque le compteur d'adresses 18 engendre le signal de dépassement à la fin du premier cycle, c'est-à-dire lorsque la sortie du compteur 18 est " 1111 1111 ", la sortie Q de la bascule bi-stable 32 passe à " 1 " (niveau haut) et la sortie de la porte logique NON-OU 34 est "zéro" quel que soit le bit le moins singificatif provenant du compteur 18. Ainsi, pendant le second cycle, le circuit de commande 30 fait passer le bit le moins significatif du compteur 18 à la mémoire 16 et l'adresse AO du bit le moins significatif de'la mémoire 16 est égal à la sortie (QO) de bit le moins significatif du compteur 18 Chaque emplacement mémoire de la mémoire 16 est adressé de manière séquentielle de telle manière que le second cycle produise la séquence (Mm,M,m) Lorsque le compteur 18 engendre le signal de dépassement à la fin du second cycle, le circuit de commande 30 retourne au premier cycle Ces deux cycles sontrépétés En passant alternativement ces deux séquences à travers le convertisseur numérique-analogique 24 et le filtre passe-bas 26, on produit sur le dispositif d'affichage 28 un affichage d'enveloppe symétrique avec des limites supérieures et inférieures renforcées et une partie centrale écrite comme repré- senté à la fig 2 E Il y a lieu de noter que la présente invention nécessite seulement deux cycles pour afficher l'enveloppe de signal Ainsi, du fait que les deux formes d'onde superposées 9 _ sont en relation spatiale étroite, elles peuvent être entre- lacées dans un affichage de forme d'onde multiple sans affecter le scintillement de l'affichage La fig 3 est un schéma synop- tique d'une partie d'un second mode de réalisation conforme à la présente invention dans lequel ce mode de réalisation est semblable à celui de la fig 1, si bien que l'on a employé les mêmes nombres de référence pour désigner des éléments analogues et on ne décrira que les différences Le compteur d'adresses 18 est un compteur à 9 bits au lieu de 8 bits et une borne d'entrée de chacune des portes logiques 34 et 36 reçoit le bit le plus significatif (Q 8) du compteur 18 au lieu de la sortie Q de la bascule bi-stable 32 Du fait que le bit le plus significatif (Q 8) du compteur 18 est " O ", pendant une moitié d'un cycle de comptage et est égal à "'1 " pendant l'autre moitié du cycle de comptage, le circuit de commande 30 opère de manière similaire au mode de réalisation de la fig 1 Un mutiplexeur numérique 23 agit en tant que commutateur 22 et il est commandé en fonc- tion d'un signal de commande Il n'est pas nécessaire de com- muter la connexion entre l'entrée et la sortie du multiplexeur 23 pour chaque mode d'affichage et le multiplexeur 23 peut être un dispositif à vitesse faible La fig 4 est un schéma synoptique d'un autre mode de réalisation du circuit de commande 30 con- forme à la présente invention Un circuit inverseur 40 reçoit le bit le moins significatif LSB provenant du compteur d'adresses par l'intermédiaire d'une borne 42 Un multiplexeur 44 sélec- tionne la sortie du circuit inverseur 40 ou la borne 42 en fonction d'un signal de commande présent sur une borne 46 qui peut être le signal de sortie Q provenant de la bascule bi-stable 32 de la fig 1 ou le bit le plus significatif du compteur 18 de la fig 3 La sortie sélectionnée par le multiplexeur 44 est appliquée par l'intermédiaire d'une borne 48 au contact 22 C de la fig 1 ou au multiplexeur 23 de la fig 3. La description ci-dessus d'exemples de réalisation de l'invention n'a été fournie qu'à titre illustratif et nulle- ment limitatif et il est évident que l'on peut y apporter des modifications ou variantes sans pour autant sortir sortir du cadre de la présente invention. - Par exemple, le bit le moins significatif du compteur d'adresses peut être non inversé et inversé de manière alterna- tive pour un cycle d'horloge d'affichage en appliquant le si- gnal d'horloge à la borne T de la bascule bi-stable 32 de la fig 1, aux autres bornes d'entrée des portes logiques NON-OU 34 et ET 36 de la fig 3 et à la borne 46 de la fig 4 Le filtre passe-bas peut être un filtre passif. REVENDICATIONS ) Dispositif d'affichage destiné à un oscillos- cope numérique, caractérisé en ce qu'il comprend des organes de mémoire ( 16) pour mémoriser des valeurs d'amplitude de signal maximales et minimales dans des emplacements adjacents et adressables de mémoire des organes de comptage d'adresses dits organes de mémoire ( 16) pour récupérer lesdites valeurs ma- ximales et minimales; des organes de circuit de contrôle ( 30) pour inver- ser de manière sélective le bit le moins significatif (LSB) du signal de comptage d'adresses en vue de commander de ce fait la sélection desdits emplacements de mémoire, et des organes î 24,26) répondant aux valeurs récupé- rées en vue de fournir un signal d'affichage à partir de ces valeurs. ) Dispositif-d'affichage selon la revendication 1, caractérisé en ce que lesdits organes de circuit de contrile ( 30) comprennent des portes logiques NON-OU 34 et ET ( 36) recevant chacune à une de leurs bornes d'entrée le bit le moins signifi- catif (LSB) du signal de comptage d'adresses provenant des or- ganes de comptage d'adresses ( 18) et une porte logique OU ( 38) destinée à recevoir les signaux de sortie desdites portes logi- ques NON-OU ( 34) et ET ( 36), l'autre borne d'entrée de chacune des portes logiques NON-OU ( 34) et ET ( 36) recevant un signal de commande et le signal de sortie de ladite porte logique OU ( 38) étant appliqué auxdits organes de mémoire ( 16) en temps que bit le moins significatif du signal de comptage d'adresses. 30) Dispositif d'affichage selon la revendication 2, caractérisé ence que le signal de commande appliqué à l'autre borne d'entrée de chacune des portes logiques NON-OU ( 34)et ET ( 36) est l'un des signaux de sortie provenant d'une bascule bi-stable ( 32) recevant un signal d'horloge constitué par un signal de dépassement desdits organes de comptage d'adresses 12 - ( 18),le bit le plus significatif du signal de comptage d'adresses et un signal d'horloge devant être appliqué auxdits moyens de comptage d'adresses ( 18). 4 ) Dispositif d'affichage selon la revendication 1, caractérisé en ce que ledit organe de circuit de contrôle ( 30) comprend un circuit inverseur ( 40) pour recevoir le bit le moins significatif (LSB) du signal de comptage d'adresses et un multi- plexeur ( 44) pour sélectionner un des signaux de sortie prove- nant dudit circuit inverseur ( 40) et le bit le moins significatif (LSB) du signal de comptage d'adresses en fonction d'un des signal de dépassement provenant desdits organes de comptage d'adresses ( 18), le bit le plus significatif (MSB) du signal de comptage d'adresses et un signal d'horloge devant être appliqué auxdits moyens de comptage d'adresses ( 18). 5 ) Dispositif d'affichage selon la revendication 1, caractérisé en ce que lesdits organes destinés à fournir le si- gnal d'affichage comprennent un convertisseur numérique-analogi- que ( 24) et un filtre passe-bas ( 26).