Brevet FR2534726A1 — publié le 19840420

Dispositif d'entraînement d'un support d'enregistrement notamment applicable à un lecteur de disque optique compact". La présente invention concerne un dispositif d'entraînement pour un support d'enregistrement destiné à maintenir constante la vitesse de déplacement d'un sup- port d'enregistrement par rapport à un dispositif de lecture De façon plus détaillée, l'invention concerne un dispositif d'entraînement d'un support d'enregistre- ment applicable par exemple à un lecteur de disque opti- que compact. A titre d'exemple dans un disque optique com- pact, appelé en abrégé "disque compact", le signal est enregistré en général sur le disque suivant une piste en spirale partant de la périphérie intérieure du disque jusqu'à sa périphérie extérieure et cela avec une vites- se linéaire constante C'est pourquoi à la lecture d'un tel disque compact, il faut asservir la vitesse de rota- tion du disque pour que le disque tourne avec une vitesse linéaire constante, identique comme pour l'enregistrement. On a déjà proposé de détecter la distance entre la position de reproduction (ou de lecture) par exemple d'un dispositif de lecture et le centre du disque et de mesurer la vitesse de rotation du disque en calculant la distance détectée pour asservir la rotation du disque à l'aide de la vitesse de rotation mesurée Toutefois, ce procédé connu nécessite un circuit de calcul complexe et l'asservissement n'est pas très précis. En fait à l'enregistrement d'un disque compact, on utilise en général un codage selon le système de code à longueur de défilement limitée selon lequel on détermine les nombres minimum et maximum d'une série par exemple de " O ", et dans lequel il existe un schéma avec des états " O " qui se poursuivent jusqu'à un maximum (par exemple 11) sans défaillance dans chaque période prédéterminée pour constituer un signal de synchronisation de trame. A cet effet, le présent inventeur a proposé antérieurement le circuit d'asservissement représenté à la figure 1 Selon la figure 1, le signal reproduit d'un disque (non représenté) par un photodétecteur 1 est appli- qué à un circuit de conversion de courbe 2, puis à un cir- cuit différentiateur 3 qui reproduit un signal correspon- dant aux états " O " ou " 1 " Ce signal reproduit est appli- qué à un premier contact fixe A d'un circuit-sélecteur 4. Le signal du circuit de différentiation 3 est également appliqué à un circuit-séparateur de synchronisation 5 Le circuit-séparateur de synchronisation 5 comporte un cir- cuit PLL (boucle à verrouillage de phase) qui sépare un signal de synchronisation d'image en synchronisme avec le signal de cadence du signal reproduit pendant que la plage de verrouillage du signal PLL est rendue étroite et que le signal indicateur de l'état " O " est fourni lors- que le circuit PLL n'est pas verrouillé Le signal de synchronisation d'image ainsi séparé est appliqué à un second contact fixe B du circuitsélecteur 4 Le circuit comporte en outre un générateur de cadence de référence 6 Ce générateur de cadence de référence 6 génère un signal de cadence de référence de même fréquence que le signal de cadence (par exemple 2,16 M Hz) dans le signal reproduit lorsque l'asservissement prédéterminé est mis en oeuvre Ce signal de cadence de référence est appliqué à un circuit-diviseur de fréquence 7 qui donne un signal correspondant à quatre signaux de synchronisation d'image (quatre images) Ce signal estappliqué à un troisième contact fixe C du circuit-sélecteur 4. Le signal indicateur signalant l'état de ver- rouillage du circuit PLL du circuit-séparateur de synchro- nisation 5 est appliqué au circuit-sélecteur 4 comme signal de commande de sorte que le contact mobile D du. circuit-sélecteur 4 est relié au contact fixe A pendant la période lorsque ce signal, indicateur est égal à "O". Généralement, le contact mobile D du circuit-sélecteur 4 est relié à son contact fixe B Le signal du circuit- sélecteur 4 est appliqué à une borne de remise à l'état initial d'un compteur 8 alors que le signal de cadence du générateur de cadence 6 est appliqué à la borne de compta- ge du compteur 8. Lorsque le nombre continu d'états "O" du signal de synchronisation d'image est par exemple égal à 11, la sortie concernant l'état de comptage t 81 du compteur 8 est appliquée à une porte NON-ET (encore appelée "porte NAND") 9 De la même manière, la sortie concernant l'état de comptage l 2 J du compteur 8 est appliquée à la porte NAND 9 par un circuit de temporisation 10 La porte NAND 9 génère ainsi normalement un signal de sortie d'état " 1 " et à un instant correspondant à l'instant du passage de l'état de comptage à la valeur fli J, après un temps de retard prédéterminé, comme l'état de comptage a passé à 103, la sortie de la porte NAND 9 passezà l'état "O". Le.signal de sortie de la porte NAND 9 est appliqué à la borne d'autorisation du compteur 8, si bien que la sortie du compteur 8 est fixée à l'état de comptage > 11 l La sortie de la porte NAND 9 est également appliquée au cir- cuit-sélecteur 4 comme signal de commande, de sorte que dans la période pendant laquelle ce signal est à-l'état "O", le contact mobile D du circuit-sélecteur 4 est relié au contact fixe C. L.e signal de sortie de la porte NAND 9 est également appliqué par un inverseur 11, un filtre passe- bas 12 et une résistance 13 à un inverseur 14. Le signal de cadence du générateur de cadence 6 est appliqué à un circuitdiviseur de fréquence 15 qui génère alors un signal de synchronisation d'image de référence Ce signal de synchronisation de référence et le signal de synchronisation d'image, reproduit, par le circuit-séparateur de synchronisation 5 sont appliqués à un circuit flip-flop (ou plus simplement flip-flop) 16 qui génère alors un signal de sortie correspondant à la différence de phase entre les deux signaux Ce signal de sortie est appliqué par une porte NAND 17, un filtre passe-bas 18 et une résistance 19 à l'inverseur 14. Ainsi, l'inverseur 14 dérive le signal de sor- tie correspondant à la période pendant laquelle le signal de sortie du compteur 8 est égal à l'état l 11 î et qui correspond à la différence de phase entre le signal de synchronisation d'image, de référence et le signal de synchronisation d'image, reproduit Le signal de sortie de l'inverseur 14 est appli- qué à une porte NAND 20 et le signal de sortie, indica- teur de verrouillage du circuit-séparateur de synchroni- sation 5 est appliqué à la porte NAND 20 Le signal de sortie de la porte NAND 20 est appliqué à la base d'un transistor 21 de type npn et à la base d'un transistor 22 de type pnp; le signal de sortie de l'inverseur 14 est appliqué à la base d'un transistor 23 de type npn et à la base d'un transistor 24 de type pnp Les collecteurs des transistors 21 et 23 sont réunis en commun à la borne d'une source de tension Vcc; les collecteurs des tran- sistors 22 et 24 sont réunis à la masse Les émetteurs des transistors 21 et 22 sont reliés l'un à l'autre et les émetteurs des transistors 23 et 24 sont reliés entre eux Un moteur de broche 25 entraînant en rotation un disque est branché entre les points de Jonction des émet- teurs comme défini ci-dessus. Dans ce circuit, jusqu'au verrouillage du cir- cuit PLL dans le circuit-séparateur de synchronisation 5, le signal d'état " 0-" est appliqué à la porte NAND 20 et ainsi la sortie de la porte NAND 20 est à l'état "l", si bien que le transistor 21 est conducteur alors que le transistor 22 est bloqué A ce moment, comme le contact mobile D du circuit-sélecteur 4 est relié au contact fixe A, le signal reproduit est appliqué directement au comp- teur 8 Il en résulte que si la rotation du disque est faible et que le signal est de niveau bas, l'état de comptage du compteur 8 passe fréquemment à l'état 'lill si bien que la sortie de la porte NAND 9 passe à l'état " O " Ce signal de sortie arrête le compteur 8 et le cir- cuit-sélecteur 4 change de position c'est-à-dire que son contact mobile D est relié au contact fixe C, si bien que le compteur 8 est arrêté pendant la période de quatre images Comme le signal de sortie de la porte NAND 9 est à l'état " O ", le signal de sortie de l'inverseur 4 passe à l'état " O " Le transistor 23 se bloque et le transistor 24 se débloque, ce qui permet au courant de passer à travers le moteur d'entraînement 25 de la broche, dans le sens indiqué par la flèche, ce qui augmente la vitesse de rotation du moteur 25. En conséquence, la vitesse de rotation du dis- que augmente en permanence jusqu'à ce que l'intervalle maximum des signaux corresponde approximativement à Il impulsions de cadence. A ce moment, le circuit PLL du circuit-sépara- teur de synchronisation 5 se-bloque; le circuit-sélec- teur 4 change de position c'est-à-dire que son contact mobile D passe sur le contact fixe B et le signal d'état " 1 " est appliqué à la porte NAND 20 Il en résulte que le signal de synchronisation d'image, ainsi séparé, est appliqué au compteur 8 Si la longueur du signal de syn- chronisation atteint plus de 11 impulsions de cadence, la sortie de la porte NAND 9 passe à l'état " O " pendant quatre périodes d'image, la sortie de l'inverseur 14 passe à l'état " O ", la sortie de la porte NAND 20 passe à llétat " 1 ", si bien que les transistors 21 et 24 deviennent conducteurs alors que les transistors 22 et 23 se bloquent et permettent ainsi au courant de traver- ser le moteur dlentraînement 25 dans le sens-de la flè- che La vitesse de rotation du moteur devient ainsi éle- vee. Par ailleurs, si la longueur du signal de syn- chronisation devient inférieure à 11 impulsions de caden- ce, le signal de sortie de la porte NAND 9 passe à l'état "'1 ", le signal de sortie de l'inverseur 14 passe à l'état '" et le signal de sortie de la porte NAND 20 passe à l'état " O ", si bien que les transistors 21 et 24 se blo- quent et les transistors 22 et 23 se débloquent en per- mettant ainsi au courant de traverser le moteur d'entral- nement 25 dans le sens opposé à celui indiqué par la flèche, ce qui abaisse sa vitesse de rotation. Il en résulte un asservissement de la vitesse de rotation du disque de façon que la longueur du signal de synchronisation soit égale à 11 impulsions de cadence. Dans ces conditions, le circuit flip-flop 16 donne un signal"-de sortie qui passe à l'état " 1 " pendant la période entre le signal de synchronisation reproduit et le signal de synchronisation de référence; ce signal de sortie passe à l'état " O " dans la période comprise entre le signal de synchronisation de référence et le signal de synchronisation, reproduit, suivant Pour cette raison, lorsque le signal de synchronisation reproduit passe derrière la position pour laquelle la différence de phase entre le signal de synchronisation reproduit , et le signal de synchronisation de référence est égale à 1800, la période pendant laquelle le signal est à llétat " O " devient longue alors que si le signal de synchronisa- tion reproduit est en avance par rapport à cette position, la période pendant laquelle le signal est égal " 1 " devient longue Ainsi lorsque le signal est à l'état 1 " O " 1, le signal de sortie de la porte NAND 17 passe à l'état " 1 "l, le signal de sortie de l'inverseur 14 passe à l'état " O " et le signal de sortie de la porte NAND passe à l'état " 1 " augmentant ainsi la vitesse de rotation du moteur d'entraînement 25 Inversement, lorsque le signal est à l'état " 1 ", la vitesse de rotation du moteur d'entraîne- ment 25 diminue. Il en résulte un asservissement en phase de la rotation du disque pour obtenir le-signal de synchronisa- tion à la position prédéterminée. Comme décrit ci-dessus, l'asservissement de la vitesse de rotation pour obtenir une vitesse linéaire - constante ainsi que l'asservissement de la phase de rota- tion sont appliqués au disque Comme le démarrage de la vitesse de rotation du disque au début est seulement assuré par le compteur 8, cette mise en vitesse peut se faire par un circuit simple. Toutefois dans le cas du circuit d'asservisse- ment antérieur, comme l'asservissement de la vitesse de rotation se fait en détectant la longueur ( 11 impulsions de cadence) du signal de synchronisation avec le signal de cadence, la précision de l'asservissement de la vites- se de rotation est relativement grossière et correspond à 1/11 ème. A titre d'exemple dans le système d'asservisse- ment de phase, le signal de synchronisation d'image est multiplié et l'asservissement de phase est effectif avec une fréquence (par exemple de 7,35 k Hz) supérieure à celle du signal de synchronisation d'image, propre, si bien que la précision de l'asservissement de vitesse doit être augmentée Or dans ce cas, l asservissement gros- sier ci-dessus ne peut augmenter la fréquence de l'asser- vissement en phase et ne permet pas de réaliser un meil- leur asservissement. La présente invention a pour but de remédier aux inconvénients des solutions connues et se propose de créer un dispositif d'entraînement d'un support d'enregis- trement permettant d'asservir la vitesse et la phase, avec une grande précision et un circuit simple, permettant d éviter toute erreur de rotation lorsque le signal reproduit disparaît, et qui puisse en particulier s'ap- pliquer à un lecteur de disque optique compact. A cet effet, l'invention concerne un dispositif d'entraînement d'un support d'enregistrement comportant un moteur pour entraîner un support d'enregistrement, un compteur préréglé pour compter un signal de cadence de synchronisation de référence et qui est remis à l'état initial par un signal de synchronisation contenu dans le signal reproduit, ainsi qu'un circuit donnant un signal électrique analogique correspondant à un intervalle de temps compris entre l'instant lorsque l'état de comptage du compteur préréglé atteint une valeur préréglée jusqu'à l'instant de la remise à l'état initial du compteur pré- réglé, le moteur étant commandé par le signal électrique analogique de façon que la vitesse de déplacement du sup- port d'enregistrement par rapport au dispositif de lecture soit constante. Suivant une autre caractéristique de l'inven- tion, le dispositif d'entraînement comporte un moteur pour l'entraînement d'un support d'enregistrement, un compteur préréglé pour compter un signal obtenu en multi- pliant un signal de synchronisation reproduit et qui est remis à l'état initial par un signal de synchronisation de référence, ainsi qu'un circuit donnant un signal élec- trique analogique correspondant à un intervalle de temps compris entre l'instant lorsque l'état de comptage du compteur préréglé atteint sa valeur préréglée et l'ins- tant dé la remise à l'état initial du compteur préréglé, circuit dans lequel le moteur est commandé par le signal électrique analogique de façon que la vitesse de déplace- ment du support d'enregistrement par rapport au disposi- tif de lecture devienne constante. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: la figure:l est un schéma-bloc d'un disposi- tif d'entra Inement connu d'un support d'enregistrement avec un circuit d'asservissement - la figure 2 est un schéma-bloc d'un mode de réalisation d'un dispositif d'entraînement d'un support d'enregistrement avec un circuit d'asservissement selon la présente invention. les figures 3 A-3 I sont des chronogrammes ser- vant à expliquer le fonctionnement du circuit de la figu- re 2. la figure 4 est un schéma-bloc de principe d'un autre mode de réalisation d'un dispositif d'entrai- nement dans un support d'enregistrement à l'aide d'un circuit d'asservissement selon la présente invention. DESCRIPTION DE DIFFERENTS MODES DE REALISATION PREFEREN- TIELS DE L'INVENTION: La figure 2 est un schéma-bloc de principe de l'ensemble du dispositif d'entraînement d'un support d'enregistrement selon l'invention Suivant la figure 2, dans ce mode de réalisa- tion de l'invention, le signal d'un circuit de différen- tiation 3 est appliqué à un multivibrateur monostable redéclenchable 30 ayant une période d'inversion correspon- dant à 11 impulsions de cadence Le signal de sortie de ce multivibrateur monostable 30 est appliqué à un multi- vibrateur monostable redéclenchable 31 ayant une période d'inversion de quatre images Le signal indicateur de verrouillage du circuit-séparateur de synchronisation 5 est appliqué aux bornes d'autorisation des multivibrateurs monostables respectifs 30 et 31. Dans ces conditions, jusqu'au verrouillage du circuit de séparation de synchronisation 5, les multivi- brateurs monostables 30 et 31 sont respectivement mis en mode de fonctionnement Au cours de cette période, si l'intervalle d'état " 1 " contenu dans le signal reproduit a une durée supérieure à celle de 11 impulsions de cadence, le multivibrateur 30 est inversé et le multivibrateur 31 génère le signal qui est à l'état " 1 " au cours de quatre périodes d'image Si l'intervalle " 1 " du signal reproduit devient égal de façon répétée à plus de 11 impulsions de cadence, le signal de sortie du multivibrateur monostable 31 passe à l'état " 1 " en continu. Ce signal est fourni par une résistance 32 à un circuit de comparaison 33. Le circuit de comparaison 33 reçoit un poten- tiel quelconque d'un diviseur de tension 34 Dans ce cas, lorsque le signal d'entrée est à l'état " 1 ", le signal de sortie du circuit de comparaison 33 passe également à l'état " 1 '" Le signal de sortie de comparaison est fourni à une porte NAND 35 et est également appliqué par un inverseur 36 à une porte NAND 37 Les signaux de sortie des circuits 35 et 37 sont appliqués respectivement à la base des transistors 21, 22 et à celle des transistors 23, 24. C'est pourquoi pendant la période précédant le verrouillage du circuit de séparation de synchronisa- tion 5, lorsque les autres entrées des portes NAND 35 et 37 sont normalement à l'état " 1 " et que la sortie du multivibrateur monostable 31 passe à l'état " 1 ", un cou- rant traverse le moteur 25 dans le sens de la flèche Le moteur 25 accélère ainsi pour que la vitesse de rotation du disque passe à une vitesse prédéterminée, ce qui cor- respond à l'opération dite de mise en vitesse de la rota- tion Le signal de synchronisation du circuit-sépara- teur de synchronisation 5 est appliqué par une porte NAND 38 à la borne de remise à l'état initial d'un compteur 39- Le signal-indicateur de verrouillage du circuit-séparateur de synchronisation 5 est appliqué à la porte NAND 38 Le signal de cadence du générateur de signal de cadence 6 est appliqué à la borne de comptage du générateur de signal de cadence 6 par la porte NAND 40. Si par exemple la fréquence de cadence est égale à 2,16 M Hz et la fréquence d'image égale à 7,35 k Hz, les signaux de sortie du compteur 39 concernant les états 1.5 de comptage 11, t 323,U 2563 sont appliqués à une porte NAND 41 Si l'état de comptage du compteur 39 passe à la valeur l 2892, la sortie de la porte NAND 41 passe à l'état " O " Ce signal de sortie de la porte NAND 41 est appliqué à la porte NAND 40 Puis, l'envoi du signal de cadence est arrêté et le signal de sortie du compteur 39 est fixé à l'état de comptage ú 289 o De plus, le signal de sortie de la porte NAND 41 est appliqué par un inverseur 42, un circuit-intégra- teur 43 et un amplificateur 44 à un élément de commuta- tion 45, Cet élément de commutation 45 est rendu conduc- teur par le signal de sortie de la porte NAND 38 et le signal traversant l'élément de commutation 45 lorsqu'il est rendu conducteur est appliqué à un condensateur 46. Dans ce circuit, lorsqu'il y a un signal de synchronisation d'image comme cela est par exemple repré- senté à la figure 3, le signal de sortie de l'inverseur 42 donne le signal de la figure-3 A Dans ce cas, comme on a 2,16 M Hz 7,35 (k Hz) 294, la période pendant laquelle le signal de sortie de l'inverseur 42 est à l'état " 1 ", se calcule comme suit: 294 289 = 5 cela correspond à environ 5 impulsions de cadence. Au cours d'environ 5 impulsions de cadence, le signal de sortie d'état " 1 " de l'inverseur 42 est appli- qué à l'intégrateur 43 qui forme'le signal représenté à- la figure 3 C Ce signal est échantillonné par l'élément de commutation 45 commandé par le signal de sortie de la porte NAND 38 et la grandeur échantillonnée est conser- vée par le condensateur 46 qui donne la valeur maximale représentée à la figure 3 D Cette valeur maximale corres- pond à l'intervalle des signaux de synchronisation repro- duits c'est-à-dire à la vitesse du disque En d'autres termes, si la vitesse de rotation du moteur 25 est supé- rieure à une vitesse linéaire constante prédéterminée, l a période pendant laquelle le signal de sortie de l'in- verseur 42 est à l'état " 1 " devient courte et ainsi la valeur maximalefournie par le condensateur 46 passe à un niveau faible Inversement, si la vitesse de rotation du moteur 25 est supérieure à la vitesse linéaire cons- tante prédéterminée, la période pendant laquelle le signal de sortie de l'inverseur 42 est à l'état " 1 " devient lon- gue et la valeur maximale du condensateur 46 passe à un niveau élevé Cette-valeur maximale du condensateur 46 est fournie au circuit de comparaison 33 par l'intermé- diaire d'une résistance 47. De plus, le signal de synchronisation du cir- cuit-séparateur de synchronisation 5 est fourni par un circuit de différentiation 48 à la borne de remise à l'état initial d'un flip-flop 49 Le signal de synchroni- sation de référence du diviseur de fréquence 15 est appli- qué à une porte NAND 50 qui reçoit également le signal- indicateur de verrouillage du séparateur de synchronisa- tion 5 Le signal de sortie de la porte NAND 50 est appli- qué à la borne de mise à l'état du flip-flop 49 par l'in- termédiaire d'un différentiateur 51 Le signal de sortie de ce flip-flop 49 est appliqué à un circuit d'intégration 52. Dans ce circuit, si le signal de synchronisa- tion de référence est celui représenté à la figure 3 E, et si le séparateur de synchronisation 5 est verrouillé, le flip-flop 49 fournit le signal représenté à la figure 3 F. Ce signal est intégré pour former un signal correspondant à la différence de phase entre, le signal de synchronisa- tion reproduit tel que représenté à la figure 3 C et le signal de synchronisation de-référence. Ce signal intégré est appliqué au circuit de comparaison 33 par l'intermédiaire d'une résistance 54. Ainsi, le comparateur 33 reçoit le signal repré- senté à la figure 3 H; ce signal résulte de l'addition du signal du condensateur 46 au signal de 1 'intégrateur 52 Ce signal est comparé à un niveau-de comparaison arbi- traire a (voir figure 3 H) dans le comparateur 33 qui génère le signal de la figure 3 I; il s'agit d'une modu- lation de largeur d'impulsion correspondant à la vitesse de rotation du disque et à la différence de phase entre les signaux de synchronisation. Ainsi dans la période après le verrouillage du séparateur de synchronisation 5, si les autres entrées des portes NAND 35 et 37 sont généralement à l'état " 1 " et que la sortie du comparateur 33 passe à un potentiel faible, le courant traverse le mo'teur 25 dans le sens de la flèche alors que si le signal de sortie du comparateur 33 passe à un potentiel élevé, le courant dans la direc- tion opposée à la direction de la flèche traverse le moteur 25 et effectue ainsi l'asservissement de vitesse et l'asservissement en phase de la rotation du disque De plus, le signal indicateur de verrouillage du séparateur de synchronisation 5 est fourni à un multi- vibrateur monostable redéclenchable 55 ayant une période d'inversion par exemple égale à la durée de-trois images et dont le signal de sortie est fourni à la porte NAND 56. Le signal indicateur de verrouillage est également appli- qué par un inverseur 57 à la porte NAND 56 Le signal dé sortie de la porte NAND 56 est appliqué aux autres entrées des portes NAND 35 et 37. Dans ce circuit, lorsque normalement le sépara- teur de synchronisation 5 est verrouillé, le multivibra- teur monostable 55 n'est pas inversé et les signaux de sortie du multivibrateur 55-est de l'inverseur 57 sont tous deux à l'état " O " Ainsi, le signal de sortie de la porte NAND 56 passe à l'état " 1-", puis est fourni aux autres entrées des portes NAND 35 et 37 Par ailleurs, s'il se produit une disparition de signal-résultant de rainures ou autres de la surface du disque, le séparateur de synchronisation 5 ne génère pas de signal indicateur de verrouillage, le multivibrateur monostable 55 est in- versé par le flanc arrière du signal indicateur de ver- rouillage et sa sortie passe à l'état " 1 ", le signal de sortie de l'inverseur 57 passant également à l'état 'Illo Ainsi, le signal de sortie de la porte NAND 56 passe à l'état " O " L es signaux de sortie des portes NAND 35 et 37 sont tous deux fixés à l'état " 1 ", si bien que les transistors 21 et 23 se débloquent alors que les transis- tors 22 et 24 se bloquent Aucun courant ne traverse alors le moteur 25 qui est entraîné seulement par son moment d'inertie Lorsque le signal indicateur de verrouil- lage est de nouveau récupéré ou est de nouveau généré * par le séparateur de synchronisation 5, le signal de sor- tie de l'inverseur 57 passe à l'état " O " et le signal de sortie de la porte NAND 56 passe à l'état " 1 " De plus, si le signal indicateur de verrouillage est en permanence à l'état " O " pendant plus de trois images au moment du démarrage du moteur 25 et par suite d'une disparition de signal de longue durée, le signal de sortie du multi- vibrateur 55 revient à l'état " O " et le signal de sortie de la porte NAND 56 passe à létat 'Il J", si bien que les multivibrateurs monostables 30 et 31 assurent la montée en vitesse. Dans ces conditions, si l'on n'obtient pas de. signal reproduit, normal par suite d'une disparition de signal ou autre le courant traversant le moteur 25 est coupé et-on évite que l'asservissement ne fasse brutale- ment sous la commande d'un signal faux De même, si l'asservissement est déplacé de façon importante au démarrage du moteur et par suite d'une disparition de signal de longue durée, la montée en vitesse peut se met- tre en oeuvre. Comme indiqué ci-dessus, la montée en vitesse, -l'asservissement de I-vitesse-, l'asservissement de la phase et le traitement en cas de disparition de signal sont des opérations faites par le dispositif de l'inven- tion Dans le circuit ainsi réalisé, le déplacement de l'asservissement par rapport à 289 impulsions -de cadence se détecte en particulier dans l'asservissement de vitesse, ce qui donne une précision très importante à l'asservissement Ainsi même si la fréquence de l'asser- vissement est élevée, il n'y a aucune difficulté c'est- à-dire que l'on réalise un meilleur asservissement Le système d'asservissement utilisé dans le cadre de la présente invention résulte de la combinaison du système numérique utilisant le compteur avec le système de cir- cuit analogique, de sorte que comparé au système d'asser- vissement dont l'ensemble est sous forme numérique, le système d'asservissement selon la présente invention se traduit par un circuit de construction simplifiée, réali- sable à faible coût De plus comme le circuit dlasservis- sement selon la présente invention est un système numé- rique, il n'est pas influencé par une caractéristique de température ou autre. La figure 4 est un schéma-bloc d'un autre mode de réalisation d'un dispositif d'entraînement pour un support d'enregistrement selon la présente invention A la figure 4, les éléments analogues correspondant à ceux de la figure 2 portent les mêmes références et leur des- cription détaillée ne sera pas reprise, dans un but de simplification - Comme représenté à la figure 4, le signal de synchronisation de référence du diviseur de fréquence 15 est fourni par la porte NAND 38 à la borne de remise à 1.0 l'état initial du compteur 39 pendant que le signal de synchronisation reproduit fourni par le séparateur de synchronisation 5 est appliqué à un multiplicateur 53 donnant un signal de cadence multiplié qui est alor-s four- ni à la borne de comptage du compteur 39 par l'intermé- diaire de la porte NAND 40 Le signal de sortie du cir- cuit de maintien de valeur maximale est inversé en pola- rité par un amplificateur opérationnel 58 Le signal de synchronisation du séparateur de synchronisation 5 est également fourni par l'intermédiaire du différentiateur 48 à la borne de la mise à l'état du flip-flop 49, alors que le signal de sortie de la porte NAND 50 est appliqué à la borne de remise à l'état initial du flip-flop 49 par llintermédiaire du différentiateur 51 Ainsi, le flip-flop 49 donne un signal correspondant à la différen- ce de phase des signaux Le signal de différence de phase est inversé en polarité par l'amplificateur opérationnel 58 Ainsi, le second mode de réalisation représenté à la figure 4 assure le même fonctionnement que le premier mode de réalisation représenté à la figure 2. Grâce à l'invention, on peut ainsi obtenir un asservissement de vitesse de grande précision avec un circuit de construction simple. 2 534 72 AUCUNE DEMANDE N'EST PUBLIÉE SOUS CE NUMERO ce IL R E V E N D I C A T IONS 1 ) Dispositif d'entraînement d'un support d'enregistrement comportant un moteur pour entraîner un support d'enregis trement, dispositif caractérisé par un compteur préréglé ( 39) pour compter soit le signal de cadence de référence ( 6, 40), soit un signal obtenu en multipliant ( 5, 38) un signal de synchronisation repro- duit, le compteur préré'glé ( 39) étant remis à l'état initial par un signal de synchronisation contenu dans le signal reproduit ( 5, 38) lorsque le signal de cadence de référence e-st compté par le compteur préréglé ( 39), ce compteur étant remis à l'état initial par un signal de synchronisation de référenc ejlorsque le signal obtenuen multipliant le signal de synchronisation reproduitest- compté par le compteur préréglé ( 39), ainsi qu'un circuit ( 43),donnant un signal électrique analogique correspon- dant à un intervalle de tempscompris entre l'instant, lorsque l'état de comptage du compteur préréglé atteint sa valeur prédéterminée et à l'instant de la remise à l'état initial du compteur préréglé, le moteur ( 25) étant commandé ( 56, 35, 37) par le signal analogique de façon que la vitesse de déplacement du support d'enregistrement par rapport à un dispositif de lecture soit constante. 2 ) Dispositif d'entraînement pour un support d'enregistrement selon la revendication 1, caractérisé en ce que le circuit est formé d'un intégrateur ( 43) pour intégrer le signal de sortie du compteur préréglé ( 39), et qui est inversé lorsque le compteur préréglé ( 39) atteint la valeur préréglée, ainsi qu'un circuit d'échan- tillonnage et de maintien ( 46) pour échantillonner et conserver le signal de sortie de l'intégrateur ( 43). 3 ) Dispositif d'entraînement pour un support d'enregistrement selon la revendication 2, caractérisé en ce que le moment lorsque le signal de sortie du circuit intégrateur ( 43) est appliqué ( 38, 45) au circuit d'échan- tillonnage et de maintien ( 46) est choisi égal à l'ins- tant de remise à l'état initial du compteur préréglé ( 39). ) Dispositif d'entraînement d'un support d'enregistrement selon la revendication 1, caractérisé en ce qu'il comporte en outre une boucle verrouillée en phase ( 49, 52) commandée par un signal correspondant à la différence de phase entre le signal de synchronisation reproduit et le signal de cadence de synchronisation de référence. 50) Dispositif d'entraînement pour un support d'enregistrement selon la revendication 4, caractérisé en ce que la boucle verrouillée en phase comporte un flip- flop ( 49) qui reçoit sur sa borne de mise à l'état, le signal de cadence de synchronisation de référence et sur sa borne de remise à l'état initial le signal de synchro- nisation reproduit, ainsi qu'un filtre ( 52, 33) recevant le signal de sortie du flip-flop ( 49) et donnant un signal triangulaire. ) Dispositif d'entraînement d'un support d'enregistrement selon la revendication 1, caractérisé en ce qu'il comporte un commutateur ( 56, 36, 37) qui coupe le courant d'entraînement du moteur ( 25), ce commu- tateur étant bloqué lors de la détection de la dispari- tion du signal reproduit à partir du support d'enregistre- ment. ) Dispositif d'entraînement pour un support d'enregistrement, caractérisé en ce qu'il comporte un moteur ( 25) pour entraîner un support d'enregistrement, un compteur préréglé ( 39) pour compter un signal obtenu en multipliant un signal de synchronisation reproduit et qui est remis à l'état initial par un signal de synchro- nisation de référence, ainsi qu'un circuit ( 43) donnant un signal électrique analogique correspondant à l'inter- valle de temps compris entre l'instant lorsque l'état de comptage du compteur préréglé atteint sa valeur préréglée et l'instant de remise à l'état initial du compteur pré- réglé, le moteur ( 25) étant commandé par le signal élec- trique analogique de façon que la vitesse de rotation du support d'enregistrement par rapport au dispositif de reproduction soit constante. 8 ) Dispositif d'entraînement d'un support d'enregistrement selon la revendication 7, caractérisé en ce que le circuit est formé d'un intégrateur ( 43) pour intégrer le signal de sortie du compteur préréglé ( 39), signal qui est inversé lorsque le compteur préréglé ( 39) atteint'sa valeur préréglée ainsi qu'un circuit d'échan- tillonnage et de maintien ( 46) pour échantillonner et conserver le signal de sortie de l'intégrateur ( 43). 9 ) Dispositif d'entraînement d'un support d'enregistrement selon la revendication 8, caractérisé en ce que l'instant lorsque la sortie du circuit-intégra- teur ( 43) est appliqué au circuit d'échantillonnage et de maintien ( 46) correspond à l'instant de la remise à l'état initial du compteur préréglé ( 39). 10 ) Dispositif'd'entrainement d'un support d'enregistrement selon la revendication 7, caractérisé en ce qu'il comprend en outre une boucle d'asservisse- ment de phase ( 49, 52, 33) qui commande la phase à l'aide d'un signal correspondant à la différence de phase entre le signal de synchronisation reproduit et le signal de synchronisation de référence. 11 ) Dispositif d'entraînement pour un support d'enregistrement selon la revendication 10, caractérisé en ce que la boucle verrouillée en phase comporte un flip- flop ( 49) qui reçoit sur sa borne de mise à l'état le signal de synchronisation de référence et sur sa borne de remise à l'état initial le signal de synchronisation reproduit, ainsi qu'un filtre ( 52, 33) recevant le signal de sortie du flip-flop ( 49) et donnant un signal trian- gulaire. ) Dispositif d'entratnement d'un support d'enregistrement selon la revendication 7, caractérisé en ce qu'il comporte en outre un commutateur ( 56, 35, 37) qui coupe le courant d'entraînement du moteur, ce commu- tateur étant-coupé lors de la détection de la-disparition - du signal reproduit à partir du support d'enregistrement