Brevet FR2532505A1 — publié le 19840302

Maintenance de systèmes de commutation commandés par un programme mémorisé. L'invention concerne un système de commutation pour établir des liaisons avec répartition dans le temps parmi plusieurs circuits d'accès qui comporte un premier circuit pour définir des trajets d'inter- valles de temps du réseau entre des paires de circuits d'accès; et un circuit d'interface pour faire circu- ler normalement des échantillons numériques entre des circuits d'accès actifs. Pour assurer la fiabilité de l'exploitation, des systèmes de commutation téléphoniques commandés par programme mémorisé sont conçus de façon classi- que de façon à utiliser un certain degré d'essais de maintenance dans l'état connecté en tant que partie de la fonction de commande de commutation, ainsi que des essais de diagnostic dans l'état non connecté pour localiser la source de perturbations une fois qu'une unité a été mise hors service Un système an- térieur de ce type est le système NO 1 ESS décrit dans la publication de Septembre 1964 du Bell System Techni- cal Journal Ce plan de maintenance du système décrit pages 1961-2019, comprenait des processeurs principaux en double exemplaire dont chacun effectuait un certainen nombre de classes de travaux de niveau de base Les essais de maintenance périodiques des processeurs en 2 2532505-' double exemplaire étaient effectués périodiquement dans la classe E des niveaux de base dans laquelle les états des noeuds des processeurs internes corres- pondants étaient comparés soit sur une base périodi- que soit sur une base de mode échantillonné ou diri- gé, sous la commande d'un programme Cependant, la maintenance du réseau se limitait au fait de contrô- ler qu'un et un seul relais de sélection de trajet fonctionnait dans celle des unités d'échange du ré seau en double exemplaire qui était connectée, c'est- à-dire qu'aucun contrôle direct d'un trajet de réseau lui-même ne pouvait être effectué. Un autre exemple de l'utilisation d'une main- tenance dans l'état connecté suivi d'un essai de diag- nostic dans l'état non connecté est représenté dans le brevet US NO 3 609 704 Ce brevet décrit un program- me de diagnostic pour isoler une mémoire "babillarde" parmi plusieurs mémoires auxquelles on peut avoir ac- cès par l'intermédiaire d'un conducteur omnibus d'a- dresse commun. Récemment, on a mis au point une technique uti- le pour un diagnostique dans l'état non connecté en utilisant un dispositif de codage itératif connu sous le nom de dispositif à pastille d'accumulation de si- gnatures (SAC) Voir par exemple E White, "Signature Analysis-Enhancing the Serviceability of Microproces- sor-Based Industrial Products," IECI '78 Proceedings, p 68-76; R A Frohwerk, "Signature Analysis: A New Digital Field Service Method," Hewlett-Packard Jour- nal, Mai 1977, p 2-8; et H J Nadig, "Signature Analysis-Concepts, Examples and Guidelines", ibid, p. -21 Le fonctionnement du dispositif SAC est basé sur le fait qu'on envoie un stimulus prédéterminé à un circuit ou à une série de circuits qui aboutissent au niveau du dispositif SAC Lorsque le dispositif SAC a eu-une occasion de répondre au stimulus, il est relié à un registre et le contenu du registre est comparé avec un mot de réponse prévu Si tous les cir- cuits intermédiaires fonctionnent correctement, il en résulte une comparaison d'égalité ' La nature de n'importe quelle différence entre le registre et le mot de réponse prévu peut être représentative de la nature du défaut donnant lieu à la différence Du fait que le dispositif SAC nécessite un stimulus prédéter- miné pour déduire une réponse prévue alors que les stimuli (messages de voix ou de données) qui circu- lent sur les trajets du réseau de commutation de té- lécommunication ne sont en général pas prévisibles, il n'a pas été possible d'utiliser des dispositifs SAC pour effectuer des essais dans l'état connecté sur trajets de commutation de télécommunication, Dans un système de commutation, le problème est résolu suivant l'invention grâce au fait que ce système comporte un circuit de maintenance comprenant un circuit pour faire circuler un vecteur de test sur un des trajets d'intervalles de temps du réseau qui est libre, et un circuit d'analyse de signature dis- posé le long des dits trajets d'intervallesde temps du réseau, pour vérifier la continuité numérique de celui des trajets qui est libre. La présente invention décrit une nouvelle tech- nique permettant d'utiliser des dispositifs SAC pour un essai dans l'état connecté de trajets de commande et de télécommunication dans un système de commutation de télécommunication Dans le mode de réalisation don- né à titre d'exemple, les dispositifs SAC sont utili- sés dans une installation d'abonné avec postes supplé- mentaires comportant un réseau numérique de réparti- tion dans le temps qui, de façon avantageuse, peut être du type décrit par R D Cordon, H G Alles et 4 25325 OS- G D Bergland dans l'article ayant pour titre "An expérimental Digital Switch for Data and Voice," ISS 81 CIC, Montréal, 21-25 Septembre 1981, Session 21 B, note 3 Dans un tel système, des échantillons "vocaux" modulés par impulsions codées (PCN) sont recueillis à partir de plusieurs circuits d'accès d'origine de voix ou de données, mémorisés temporairement en dou- ble et lus à partir d'un échangeur d'intervalles de temps et convoyés, en tant qu'échantillons "audibles", vers les circuits d'accès de destination La fonction de commutation est effectuée sous la forme d'une sé- rie d'instructions de "transfert" de mémoire à mémoi- re qui peuvent adresser n'importe quelle cellule de -mémoire à l'intérieur de la zone d'adresse de l'échan- geur d'intervalles de temps Lorsque des circuits d'accès A et B ont des messages l'un pour l'autre, les messages sont recueillis pendant les intervalles de temps respectifs dans une trame des circuits d'accès A et B, et peuvent être respectivement délivrés aux circuits d'accès B et A pendant leurs intervalles de temps respectifs dans une trame suivante Si les deux circuits d'accès A et B sont libres, un code libre est délivré aux circuits d'accès A et B, ce code li- bre étant une configuration qui ne produit aucun bruit. Un aspect de l'exploitation du mode de réalisa- tion donné à titre d'exemple mettant en oeuvre les principes de la présente invention est que la mainte- nance périodique des trajets de commutation du réseau peut être effectuée chaque fois queune zone d'adresse est disponible à l'intérieur de l'échangeur d'inter- valles de temps et qu'un circuit d'accès est libre. Le circuit de maintenance insère Lu vecteur de test spécial dans la zone d'adresse disponible (intervalle de temps libre du réseau) de l'échangeur d'interval- les de temps et y introduit également l'adresse du 2532505 circuit d'accès libre en tant que destination Un in- dicateur accompagnant le vecteur de test, parfois appelé ci-après indicateur de test du réseau, active des dispositifs SAC qui sont répartis le long du tra- jet du réseau emprunté par le vecteur de test (c'est- à-dire le même trajet que celui qui serait emprunté par un échantillon de voix ou de données à partir d'un des circuits d'accès), ainsi que le long de tra- jets d'adresse et de commande qui pourraient être ac- tivés pour guider l'échantillon le long du trajet du réseau Les dispositifs SAC sont reliés à un trajet de maintenance qui peut être lu, à un instant appro- prié, par le logiciel de maintenance En outre, l'in- dicateur de test du réseau active un trajet en bou- cle situé en amont du circuit d'accès adressé pour dériver le vecteur de test vers la mémoire intermé- diaire d'entrée de l'échangeur d'intervalles de temps qui devrait normalement regrouper des échantillons d'entrée provenant du circuit d'accès libre adressé. L'échangeur d'intervalles de temps envoie alors le vecteur de test récupéré vers un registre de destina- tion dans le circuit de maintenance o toute analyse souhaitée peut être effectuée Lorsque le vecteur de test revient au registre de test de destination', les dispositifs SAC qui ont répondu peuvent être lus par le logiciel de maintenance dans le processeur de commande pour comparer "les signatures" obtenues aux signatures attendues. La présente invention sera mieux comprise à l'aide de la description suivante d'un mode de réali- tion donné à titre d'exemple et représenté aux dessins annexés sur lesquels: la figure 1 est un schéma de blocs général d'un système de commutation donné à titre d'exemple qui comporte un dispositif d'accumulation de signatures 6 2532505 agencé pour une maintenance dans l'état connecté; les figures 2 à 6 représentent respectivement des détails de l'emplacement et du fonctionnement des dispositifs d'accumulation de signatures de la mémoi- re de données des circuits d'accès, de l'échangeur d'intervalles de temps, de l'interface de maintenance, de l'interface de commande des circuits d'accès et des circuits d'interface tampons d'entrée/sortie re- présentés de façon générale sur la figure 1; et la figure 7 représente des formes d'onde cor- respondantes, y compris l'indicateur de test du ré- seau. En se référant maintenant à la figure 1, on a représenté à droite un groupe de dispositifs termi- naux 22-1 à 22-8 dont chacun est associé à un circuit d'accès respectif 21-1 à 21-8 Chacun de tels dispo- sitifs terminaux peut être constitué soit par un té- léphone soit par un équipement terminal numérique (DTE) Un réseau de commutation comportant un échan- geur d'intervalles de temps 23, fonctionnant sous la commande d'un processeur de commande de commutation 16, commande l'établissement de liaisons parmi plu- sieurs des circuits d'accès 21 Parmi d'autres fonc- tions du circuit qu'il n'est pas nécessaire de décri- re en détail, un circuit d'accès desservant un combi- né téléphonique analogique contient un circuit pour convertir des échantillons de voix analogiques en signaux numériques {PCM) pour la commutation par l'in- termédiaire de l'échangeur d'intervalles de temps 23, et vice-versa Un circuit d'accès desservant un équi- pement terminal de données contient le circuit appro- prié pour régir des fonctions d'interface EIA bien connues Les circuits d'accès seront appelés généri- quement ci-après circuits d'accès 21. Chaque groupe de huit circuits d'accès, par 7 2 532505 exemple 21-1 à 21-8, est relié à la partie d'entrée 14 d'un interface respectif de données des circuits d'accès L'interface de données des circuits d'accès a été représenté comme étant subdivisé en deux par- ties distinctes 14 et 33 pour faciliter la descrip- tion Un trajet PCM 15 relie la partie d'entrée 14 et un trajet PCM 27 relie la partie de sortie 33 au circuit d'accès 21. Le trajet 15 fournit à la partie d'entrée 14 de l'interface de données des circuits d'accès des échantillons de voix (PCM) ou de données ("vocaux") codés numériquement qui arrivent et qui doivent être commutés vers un autre circuit d'accès quelconque Un échantillon est transféré de chaque circuit d'accès au trajet 15 pendant chaque trame d'échantillonnage, sous la commande de signaux de cadence et d'adressa- ge des circuits d'accès délivréssur le trajet de com- mande 26, par le circuit 109 de cadence et d'adressa- ge des circuits d'accès Les circuits d'accès 21 re- çoivent des signaux de voix PCM ou de données ("audi- bles") à partir de la partie de sortie 33 de l'inter- valle de -données des circuits d'accès, par le trajet 27. Les échantillons PCM provenant des circuits d'accès 21 sont envoyés, à partir de la partie 14 de l'interface de données des circuits doaccès, à la partie d'origine 11 d'une mémoire de données des cir- cuits d'accès dans laquelle chaque échantillon est mémorisé dans un emplacement qui lui est consacrée Bien qu'une seule interface de données des circuits d'accès et une seule mémoire de données dés circuits d'accès aient été représentées pour éviter de compli- quer inutilement le dessin, on comprendra que l'échan- geur d'intervalles de temps 23 dessert normalement plusieurs unités de ce type Dans un mode de réalisa- o, 8 Bu 2 s 52505 ' tion donné à titre d'exemple un "module"' de commuta- tion unique peut comprendre jusqu'à six mémoires de données des circuits d'accès desservant chacune qua- tre interfaces de données des circuits d'accès cor- respondant en tout à 1536 circuits d'accès Plusieurs de ces modules peuvent être interconnectés par une zone d'adresse qu'il leur est consacré dans la mémoi- re de programme de l'échangeur d'intervalles de temps (c'est-à-dire des intervalles de temps du réseau) pour établir une connexion avec un système de commutation à répartition dans le temps (non représenté). L'échangeur d'intervalles de temps 23 comrpor- te un processeur de commande de commutation 16 qui contient des instructions pour adresser des emplace- ments d'origine désignés dans la mémoire 11 de don- nées des circuits d'accès pendant chaque tramie et pour transférer l'échantillon (en parallèle) vers des emplacements de destination dans la mémoire 30 de don- nées des circuits d'accès L'échangeur d'intervalles de temps 23 adresse la mémoire 11 de données des cir- cuits d'accès "d'origine' par l'intermédiaire du tra- jet 19, reçoit l'échantillon par l'intermédiaire du trajet 20 et envoie l'échantillon (apres modification), par le trajet de données 29, à une adresse de destina- tion dans la mémoire 30 de données des circuits d'ac- cès de destination, à l'adresse indiquée sur le tra- jet 28, Pendant une trame ( 125 js) d'un trafic de com- municatioris normales, le courant de données au niveau de la partie d'entrée 14 de l'interface de données des circuits d'accès est constitué par un échantillon de 16 bits arrivant en série poulr chaque circuit d ac- ces (voir figure 7) qui arrive sur le trajet 15 Cha- que échantillon d'arrivée de 16 bits comprend deux octets circulant en série sur des trajets distincts 9 2532505 l 5 a, 15 b en parallèle Simultanément, au niveau de la partie de sortie 33 de l'interface de données des circuits d'accès; un échantillon de départ de 16 bits est envoyé au circuit d'accès par le trajet 27 Cha- que échantillon de départ de 16 bits comprend deux octets circulant en série sur des trajets distincts en parallèle 27 a, 27 b Les octets "a" sur les trajets a et 27 a contiennent l'échantillon de voix PCM ou de données de l'utilisateur de l'installation d'abon- né avec postes supplémentaires Les octets "b" sur les trajets 15 b et 27 b contiennent divers bits de signalisation ou de réserve, un bit de parité assi- gné à la parité impaire pour les deux octets "a" et "b" et, suivant un aspect de la présente invention qui sera décrit plus en détail ci-après, le bit "in- dicateur de test du réseau" utilisé pour commander les dispositifs SAC et le circuit de retour en bou- cle pour assurer la maintenance dans l'état connecté pendant les intervalles de temps libre du réseau. L'interface de maintenance est également dé- crit de façon commode sous la forme d'unitésdistinc- tes,à savoir une unité "A" 18 etune unité"B" 40 L'uni- té "A" 18 de l'interface de maintenance permet d'in- troduire un vecteur de test dans un intervalle de temps libre L'unité "B" 40 de l'interface de mainte- nance fournit un emplacement de destination pour des données de test Ces fonctions, ainsi que le circuit restant de fa figure 1, seront décrits plus en détail ci-après lors de la description de la maintenance dans l'état connecté. La mémoire de-données des circuits d'accès, qui a été représenté comme étant subdivisée en deux parties distinctes 11, 30, est représentée de façon détaillée sur la figure 2 En se référant à la partie supérieure 11 de la figure 2, pendant chaque trame un 2532505 multiplexeur 204 introduit un échantillon de 16 bits, provenant de chaque circuit d'accès et reçu sur le trajet 13, dans un emplacement alloué de la mémoire d'origine "non connectée" 201 à accès aléatoire Ceci est effectué sous la commande du circuit de cadence 211 qui fait avancerle compteur 208 séquentiellement pour désigner des adresses successives dans la mémoi- re d'origine 201 à accès aléatoire La mémoire d'ori- gine " connectée" 200 à accès aléatoire est à ce mo- ment adressée de façon aléatoire, par l'intermédiaire' du trajet 19, par l'échangeur d'intervalles de temps 23 (figure 3) qui exécute un programme mémorisé dyna- miquement d'instructions de "transfert" L'emplacement adressé de la mémoire à accès aléatoire 200 transfère son contenu, par le trajet 20, à l'unité arithmétique et logique 308 (figure 3) dans l'échangeur d'inter- valles de temps Pendant la limite de temps de chaque trame, la mémoire d'origine "connectée" 200 à accès aléatoire et la mémoire d'origine "non connectée" 201 à accès aléatoire de la mémoire 11 de données des cir- cuits d'accès (origine) échangent leurs fonctions d'é- tat non connecté et connecté. En se référant à la partie inférieure de la figure 2, pendant chaque trame le démultiplexeur 219 de la partie (de destination) 33 de la mémoire de don- nées des circuits d'accès délivre séquentiellement un échantillon à chaque circuit d'accès, à partir de la mémoire de destination (non connectée) 215 à accès aléatoire La mémoire de destination (connectée) 214 à accès aléatoire est à ce moment adressée de façon aléatoire, par l'intermédiaire du trajet 28, par le programme d'instructions de "transfert" mémorisé dans l'échangeur d'intervalles de temps 23 (figure 3) Les emplacements adressés dans la mémoire de destination (connectée) 214 à accès aléatoire reçoivent le signal 11 i 255325 05 de sortie de l'unité arithmétique et logique 308 de l'échangeur d'intervalles de temps, par l'intermédiai- re du trajet 290 Pendant la limite de temps de chaque trame, la mémoire de destination (connectée) 214 à accès aléatoire et la mémoire de destination (non con- nectée) 215 à accès aléatoire échangent leurs fonc- tions. L'échangeur d'intervalles de temps 23 est re- présenté sur la figure 3 Pendant une trame quelcon- que l'échangeur d'intervalles de temps 23 peut être reprogrammé par le processeur de commande de commu- tation 16 qui délivre une instruction de "transfert" qui indique, sur le trajet 17 c, les adresses du cir- cuit d'accès qui est l'origine des échantillons de temps et du circuit dlaccès qui doit être la destina- tion de ces échantillons L'instruction comprend éga- lement un code opération et une désignation d'une atténuation nécessaire quelconque qui doit être applis quée par l'unité arithmétique et logique 308 L'ins- truction est inscrite dans la mémoire de programme 307 à accès aléatoire, par la délivrance d'un ordre d'écriture sur le trajet de commande de lecture/écri- ture 17 b L'ordre sur le trajet 17 b a pour effet que le circuit 302 d'accès au programme commande le cir- cuit de sélection d'adresse 305 de manière qu'il ac- cepte les emplacements de mémorisation du programme désignés par le processeur de commande de commutation 16 sur le trajet 17 a à la place des emplacements du compteur d'instructions 301. Lorsque les instructions dans la mémoire de programme 307 à accès aléatoire sont exécutées, l'ab- sence d'un ordre sur le trajet 17 b a pour effet que le circuit de sélection d'adresse suit le compteur d'instructions 301 L'instruction désigne l'adresse de la mémoire 11 de données des circuits d'accès 12 2532503 (origine) o est mémorisé l'échantillon du circuit d'accès d'origine, et l'adresse de la mémoire 30 de données des circuits d'accès (destination) o doit être envoyé l'échantillon Pendant chaque trame, le compteur d'instructions 301 fournit une séquence d&adresses d'instructions, par l'intermédiaire du circuit de sélection d'adresse 303, à la mémoire de programme 307 à accès aléatoire de l'échangeur d'in- tervalles de temps Chaque instruction adressée est alors recherchée et exécutée L'adresse du circuit d'accès d'origine est placée sur le trajet d'adres- * se d'origine 19 en direction de la mémoire 11 de don- nées des circuits d'accès (origine) qui renvoie l'é- chantillon de voix (ou de données) à l'unité arithmé- tique et logique 308, sur le trajet de données d'o- rigine 20 L'unité arithmétique et logique 308 exé- cute le code opération fourni sur le trajet 310 et modifie l'échantillon pour insérer le degré d'atté- nuation spécifié L'échantillon de voix (ou de don- nées) est alors envoyé, par le trajet de données 29, à l'adresse de destination, désigné sur le trajet 28, dans la mémoire 30 de données des circuits d'accès. La maintenance du réseau de commutation de la figure 1 implique la détection de défauts et leur isolement vers un "bloc" de circuits L'opération de maintenance peut être illustrée de façon beaucoup plus commode par rapport à des blocs de circuits qui contiennent une partie d'entrée 14 et une partie de sortie 33 d'interface de données des circuits d'accès (figure l),une mémoire 11, 30 de données des circuits d'accès (figures 1 et 2), un échangeur d'intervalles de temps 23 (figures 1 et 3), un interface de main- tenance (figures 1 et 4), un interface tampon d'en- trée/sortie 36 (figures 1 et 6), et un interface 39 de commande des circuits d'accès (figures 1 et 5). 13 2532505 En plus du circuit classique (non représenté), qui peut être utilisé de façon avantageuse pour pro- duire et contrôler la parité du contenu de chaque em- placement de la mémoire de programme 307 à accès aléa- toire (figure 3) de l'échangeur d'intervalles de temps, et de tous les échantillons PCM sur les tra- jets 20, 29 arrivant et partant de l'unité arithmé- tique et logique 308 de l'échangeur d'intervalles de temps, les principaux éléments de circuit impli- qués dans la maintenance dans l'état connecté suivant l'invention sont la mémoire intermédiaire 407 de vec- teur de test de l'unité "A" 18 de l'interface de main- tenance de la figure 4 ainsi que le trajet de retour en boucle 24, le circuit 103 d'activation du retour en boucle, et le dispositif SAC 104 de la figure 1. L'opération de maintenance impliquant des dispositifs SAC similaires 206, 311, 401, 501, 603, utilisés sur les figures 2, 3, 4 et 5, apparaît alors En outre, des pastilles d'identification "ID" telles que les pastilles ID 108, 210, 313, 410, 510 et 607 sont uti- lisées pour identifier le type des blocs de circuits et des informations recueillies dans des buts d'in- ventaire des utilisateurs et de test en usine Des pastilles d'identification contiennent également un registre de test (non représenté de façon explicite) pour tester le conducteur omnibus d'entrée/sortie en direction du bloc de circuits, et un circuit de com- mande de diodes électroluminescentes pour activer des lampes de passage ou de non passage (non repré- sentées) pendant une demande de test du système. Dans le mode de réalisation représenté, une -"convers'ation" normale dans les deux sens entre deux circuits d'accès utilise avantageusement deux instruc- tions de "transfert" dans la mémoire de programme 307 à accès aléatoire, chaque instruction désignant une 14 2532505 adresse d'origine (dans la mémoire il de données des circuits d'accès) et une adresse de destination (dans la mémoire 30 de données des circuits d'accès) et fournissant simultanément un "code opération" et une désignation de la valeur d'une atténuation nécessaire quelconque devant être effectuée par l'unité arith- métique et logique 308 Une de ces instructions pré- lève un échantillon du premier circuit d'accès pour le transmettre au second circuit d'accès, et l'autre instruction prélève un échantillon du second circuit d'accès pour le transmettre au premier circuit d'ac- cès Chaque emplacement d'instruction dans la mémoire de programme 307 à accès aléatoire définit un "inter- valle de temps" du réseau. Le processeur de commande de commutation 16 accède aux circuit d'accès 21 par l'intermédiaire de l'interface tampon d'entrée/sortie 36 et de l'inter- face 39 de commande des circuits d'accès, pour déter- miner si les circuits d'accès sont occupés ou non, et pour fournir (par le trajet 25) des signaux ou une sonnerie d'alerte Les circuits d'accès 21 qui desser- vent uniquement des terminaux numériques utilisent également des dispositifs SAC et un circuit de retour en boucle (non représenté mais similaire à ceux qui ont été décrits) pour la détection et l'isolement de défauts L'accès à ce circuit a lieu par le trajet et les techniques de maintenance utilisées sont les mêmes que celles utilisées pour les interfaces de don- nées des circuits d'accès. Lorsque le processeur 16 donne à ces program- mes de maintenance la permission d'effectuer un test, ce processeur 16 reçoit les emplacements d'une paire d'intervalles de temps du réseau disponibles dans la mémoire de programme 307 à accès aléatoire et l'adres- se d'un des circuits d'accès 21 qui est actuellement 5 libre. En se référant à la figure 3, une liaison de maintenance est établie vers le circuit d'accès libre en chargeant deux instructions de maintenance dans la mémoire de programme 307 à accès aléatoire aux emplacements (intervalles de temps du réseau) désignés sur les trajets 17 a et 306 Les instructions devant être inscrites sont délivrées par le trajet 17 c La com- mande de l'opération d'écriture se fait par linter- médiaire-du trajet 309. Si à un instant quelconque pendant cette opéra- tion de maintenance des fonctions de traitement de communications dans le processeur 16 nécessitent l'u- tilisation du circuit d'accès libre désignés le pro- cesseur 16 arrête immédiatement l'opération de main- tenance pour ce trajet du réseau et le circuit d'ac- cès est remis en service. Ensuite, tous les dispositifs SAC sont effacés. Les dispositifs SAC 401 (figure 4)9 311 (figure 3) et 206 (figure 2) sont effacés par le-processeur 16, par l'intermédiaire du trajet 17, en passant par l'unité "A"'18 de l'interface de maintenance et par le con- ducteur omnibus de maintenance 10 Le dispositif SAC 104 (figure 1) est effacé par l'intermédiaire de l'in- terface tampon d'entrée/sortie 36 et de l'interface 39 de commande des circuits d'accès, par l'intermé- diaire des trajets 17 D 37 et 25 Ces dispositifs SAC restent vides jusqu'à ce que des données de test qui contiennent un indicateur actif de test du réseau 3 (figure 7) soient traitées par le réseau. Pour faire débuter une circulation de données -de test dans la liaison de maintenance, le processeur 16 envoie un ordre, par l intermédiaire du trajet 17, à la mémoire intermédiaire 407 de vecteur de test (figure 4) de l'unité "A'18 del O interface de maintenan- 16 25325 ce Cet ordre a pour effet que la mémoire intermé- diaire 407 met les données de test à disposition sur le trajet 20 lorsque cette mémoire intermédiaire re- çoit une demande d'accès sur le trajet 19 Les don- nées de test comprennent une liste de vecteurs de test, présentant respectivement un format identique à celui d'un échantillon quelconque d'intervalles de temps de 16 bits qui ne correspond pas à un test (figure 7), excepté que l'indicateur de test du ré- seau est actif (L'indicateur de test du réseau est supprimé pour toutes les communications normales dans le système) Lors de la réception d'un ordre en pro- venance du processeur 16, la mémoire intermédiaire 407 met un vecteur de test à la disposition de l'é- changeur d'intervalles de temps 23 pour chaque trame d'intervalles de temps, jusqu'à ce que la liste soit complète La mémoire intermédiaire 407 revient alors au mode dans lequel elle fournit des échantillons de données neutres (code libre) sans indicateur de test du réseau. Les premier et dernier Électeurs de la liste sont conçus pour faire circuler dans le réseau un é& chantillon qui est très proche d'une configuration de code libre, minimisant de ce fait l'effet sur les u- tilisateurs de l'installation-d'abonné avec postes supplémentaires pendant des conditions normales et de défauts Les vecteurs restants contiennent des év chantillons destinés à trouver des défauts dans la conversion d Qune conversation analogique en code Pai et dans la représentation linéaire des données de l'u- nité arithmétique et logique De tels vecteurs peu- vent avantageusement désigner des échalntlq -ilons qui dé- crivent une onde triangulaire pour réduire le bruit induit par les vecteurs. Chaque vecteur de test est transmis comme si c'était juste un autre échantillon de voix sur une liaison quelconque de traitement d'une communication. Cependant, les dispositifs SAC le long des trajets de test accumulent une signature qui représente l'ac- tivité du circuit lorsque des vecteurs de test sont traités L'indicateur de test du réseau dans le cou- rant de données (suivant respectivement les trajets , 29, 31 b et 13 b) autorise les dispositifs SAC 401, 311, 206 et 104 pour la durée du traitement des vec- teurs de test. Au début de chaque trame, l'unité "A" 18 de l'in- terface de maintenance met le vecteur de test sui- vant à la disposition de l'échangeur d'intervalles de temps 23 Chaque vecteur de test est disponible pendant exactement une trame, que l'échangeur d'in- tervalles de temps l'utilise ou non L'échangeur d'in- tervalles de temps exécute chaque instruction dans la mémoire de programme 307 à accès aléatoire (figu- re 3) une fois par trame. Lors de l'exécution de la première instruction de maintenance, l'échangeur d'intervalles de temps 23 (figure 3) utilise l'adresse d'origine de l'ins- truction pour accéder à la mémoire intermédiaire 407 de vecteur de test L'adresse est transmise à la mémoire intermédiaire 407 de vecteur de test (figure 4) par le trajet 19 La mémoire intermédiaire adres- sée envoie le vecteur de test actuel, par le trajet , dans l'unité arithmétique et logique 308 de l'é- changeur d'intervalles de temps 23 L'adresse de des- tination de la première instruction fait alors avan- cer le vecteur de test, par le trajet 29, jusqu'à l'emplacement de la mémoire de destination (connectée) 214 à accès aléatoire (figure 2) de la mémoire de don- nées des circuits d'accès qui est désigné sur le tra- jet d'adresse de destination 28. 18; 2532505 Pendant la trame suivante, le vecteur de test est prélevé de la mémoire de destination (non connec- tée) 215 à accès aléatoire (qui était la mémoire de destination (connectée)214 à accès aléatoire pendant la trame précédente), par le démultiplexeur 219 et est envoyé sous forme série, suivant le trajet 31, à la partie de sortie 33 de l'interface de données des circuits d'accès (figure 1) Le circuit d'activa- tion de retour en boucle 103 identifie l'indicateur actif de test du réseau sur le trajet 31 c et renvoie le vecteur de test suivant une boucle, par les trajets 24 a, 24 b, aux trajets 13 a, 13 b pour arriver à la mé- moire de données des circuits d'accès (origine) 11. Le vecteur de test récupéré est mémorisé dans la mé- moire d'origine non connectée 201 à accès aléatoire dans l'emplacement qui correspond au circuit d'accès libre. La secondeinstruction de maintenance est exé- cutée durant la trame suivante L'adresse d'origine de cette instruction-a pour effet que l'échangeur d'intervalles de temps 23 adresse l'emplacement du circuit d'accès libre dans la mémoire-d'origine con- nectée 200 à accès aléatoire (qui était la mémoire d'origine non connectée à accès aléatoire pendant la trame précédente) qui contient le vecteur de test renvoyé suivant une boucle L'adresse de destination de l'instruction a pour effet que le vecteur de test revenu suivant une boucle doit être envoyé, par le trajet 29, au registre de test de destination 408 (figure 4) de l'interface de maintenance 40, en appli- quant l'adresse du registre de test sur le trajet 28. Le vecteur de test a maintenant été propagé par l'é- changeur d'intervalles de temps sur un trajet complet du réseau. Une fois que le retour en boucle du vecteur de test est terminé, le logiciel de maintenance dans le processeur de commande de commutation 16 peut, par- l'intermédiaire de l'interface tampon d'entrée/sortie- 36 et de l'interface 39 de-commande des circuits d'ac- cès, lire les dispositifs SAC en passant par les tra- jets omnibus 10, 25 et comparer les signatures mesu- rées aux signatures prévues. Les unités 14,et 33 de l'interface de données des circuits d'accès contiennent un circuit-en boucle qui permet de tester des trajets complets à travers le système de commutation sans interférer avec le trafic de communication existant Le bit indicateur de test du réseau sur les conducteurs 13 b et 24 b (fi- gure 1) (voir également figure 7) est normalement inactif pour le trafic des communications Cependant; pour le test de maintenance les échantillons du vec- teur de test qui proviennent de la mémoire intermé- diaire de vecteur de test de l'unité "A'" 18 de l'inter- face de maintenance rendent actif le bit indica- teur de test du réseau Le circuit d'activation de retour en boucle 103 contrôle le conducteur 24 b cha- que fois que le début du signal d'échantillonnage est fourni par le circuit 109 de cadence et d'adressage des circuits d'accès sur le conducteur STOSO Si l Hindis cateur de test du réseau est actif, le circuit 103 d'activation du retour en boucle alimente le trajet 102 pour bloquer des portes l O Qa et 1 O Ob et pour au- toriser des portes l Ola et 101 b Le trajet 102 est alimenté juste assez longtemps pour qu'un échantillon de maintenance circule suivant une boucle partant des conducteurs 27 a et 24 ap en passant la porte l Ola pour arriver au conducteur 13 a et partant des conducteurs 27 b et 24 b en passant par la porte l Olb pour arriver au conducteur 13 b Etant donné que l'intervalle de temps pendant lequel les échantillons de maintenance 2532505 circulent est attribué à un circuit d'accès que l'on sait être libre, cette opération de maintenance n'in terfère pas avec le trafic des communications Cepen- dant, le circuit associé à la réception d'échantillons de données et/ou de voix PCM provenant des circuits d'accès 21-1, 21-8 est testé de façon efficace. Le trajet de retour en boucle ( 31, 24, 101, 13) permet aux données de test d'atteindre l'interface de données des circuits d'accès par le conducteur 31, pour être renvoyé vers -l'unité 40 de l'interface demaînt Enanoe suivant le trajet de commutation d'arrivée ( 13, 11, , 23, 29, 40) à partir d'un circuit d'accès, de sor- te que toute la boucle de commutation jusqu'à l'adres- se du circuit d'accès peut être testée Le dispositif SAC 104 (figure 1) contrôle des points de circuit de groupe situés à l'intérieur au niveau de la sortie- d'un bloc de circuits et accumule une signature de contrôle redondant cyclique (CRC) représentant le trai- tement des données de test par le bloc de circuits Le 'dispositif SAC 104 est autorisé par le circuit d'auto- risation 105 lorsque le signal STOS est délivré par le circuit 109 de cadence et d'adressage des circuits d'accès au début d'un nouvel échantillon PCM sur les conducteurs 13 b, 13 c Le circuit d'autorisation 105 du dispositif SAC accepte alors I'indicateur de test du réseau appliqué sur son entrée supérieure, et si l'indicateur de test du réseau est actif le disposi- tif SAC 104 est autorisé pour accumuler une signature pour les données série apparaissant sur les tra jets 13 a, 13 b pendant la durée durant laquelle l'échantil- lon PCM est présent, Sur la figure 2, un circuit d'autorisation six milaire 236 de dispositif SAC est nécessaire pour au- toriser le dispositif SAC 206 pour la durée pendant laquelle des échantillons PCM, arrivant en parallèle 21 2532505 au niveau du démultiplexeur 219, sont décalés séquen- tiellement sur la sortie en direction de l'interface de données des circuits d'accès Plus particulière- ment, lorsque le circuit de cadence 211 applique sur le trajet 212 un signal qui indique qu'un nouvel é- chantillon PCM est disponible sur le trajet 31 c, le circuit d'autorisation 236 accepte l'indicateur de test du réseau qui apparaît sur-le trajet 235 Si l'indicateur de test du réseau est actif, le disposi- tif SAC 206 est autorisé par le trajet 237, puis con- trôle tous les points 207 marqués par une croix, c'est- à-dire que le dispositif SAC 206 accumule une signa- ture pour les données série apparaissant sur les tra- jets 31 a, 31 b, 31 c, pour la durée pendant laquelle l'échantillon PCM est délivré en série vers l'inter- face de données des circuits d'accès, ainsi que les données en parallèle apparaissant sur le trajet 216. Les dispositifs SAC 311, 401, 501 et 603 des autres figures contrôlent des données en parallèle et de ce fait ne nécessitent pas des circuits d'autorisation de dispositifs SAC tels que 105 et 236. Ainsi,on vient de décrire la maintenance d'un trajet du réseau dans l'état connecté Si un défaut apparaît dans le circuit de sélection d'adresse 303 de l'échangeur d'intervalles de temps (figure 3), l'adresse désignée sur le trajet 306 sera incorrecte et des instructions seront inscrites dans des empla- cements incorrects de la mémoire de programme 307 à accès aléatoire Par conséquent, pendant les opéra- tions de maintenance décrites ci-dessus les deux ins- tructions de maintenance seront inscrites dans les mauvais emplacements de la mémoire à accès aléatoire. Le compteur d'instructions 301 produit des adresses consécutives, en partant de 0, qui déterminent l'ins- truction qui doit être exécutée ensuite Dans cet 22 2532505 exemple de défaut, une certaine valeur de comptage d'instruction autre que la valeur prévue provoque- rait l'accès à l'instruction de maintenance dans la mémoire de programme Etant donné que la sortie 304 du compteur d'instruction 301 est un point 312 mar- qué d'une croix qui est contrôlé par le dispositif SAC 311, la signature accumulée ne correspondra pas à la valeur prévue Tous les autres dispositifs SAC seraient corrects du fait que les instructions é- taient encore exécutées Par conséquent l'échangeur d'intervalles de temps indiquerait la source du dé- faut. A titre d'autre exemple, on suppose que le trajet 26 de cadence des circuits d'accès est défec- tueux Ce trajet 26 est contrôlé par le dispositif SAC 104 Le dispositif SAC 104 ne contiendrait pas la signature prévue, mais d'autres dispositifs SAC seraient corrects et par conséquent l'interface de données des circuits d'accès est identifiée comme présentant une condition de défaut. Un exemple plus complexe suppose que la mé- moire de destination (connectée) 214 à accès aléa- toire de la mémoire 30 de données des circuits d'ac- cés (figure 2) comporte un bit mémorisé erroné Dans ce cas, les dispositifs SAC 206 (figure 2), 104 (fi- gure 1) et 311 (figure 3) contrôleraient chacun les données incorrectes tandis que le dispositif SAC 401 (figure 4) serait correct On effectue alors un test d'isolement dans lequel la mémoire (de destination) 30 de données des circuits d'accès est bloquée, par l'intermédiaire du trajet 28, vis-à-vis de la récep- tion des vecteurs de test Une fois que le disposi- tif SAC 311 est effacé et que la mémoire intermédiai- re de vecteur de test est de nouveau mise en route, le dispositif SAC 311 peut être contrôlé et on trou- vera qu'il est correct Par conséquent, la mémoire de données des circuits d'accès est identifiée comme la source du défaut. Dans un exemple final, on suppose que la porte 507 de l'interface de commande des circuits d'accès (figure 5) est défectueuse, Même si la porte 507 se trouve sur le trajet 25 b, 37 b et commande des circuits d'accès, un test du trajet PCM à travers le système de commutation est efficace pour détecter une porte défectueuse 507, Ceci peut être expliqué de la façon * suivante pendant le test du trajet PCM, le disposi- tif SAC 104 de la partie d'entrée 14 de l'interface de données des circuits d'accès (figure 1) accumule une signature qui représente l'activité de l'inter- face de données des circuits d'accès lorsquiil exis- te un indicateur de test du réseau A la fin de l'ac- tivité de l'indicateur de test du réseau, le proces- seur de commande de commutation 16 (figure 1) lit la signature accumulée dans le dispositif SAC 104, par le trajet 25, 37, 170 La signature est lue par l'in- termédiaire de la porte défectueuse 507, ce qui a pour effet que la signature accumulée est altérée Le processeur de commande de commutation 16 compare la signature altérée avec la signature prévue et trouve que la signature est incorrecte, Pendant ce même test du trajet PC Mp le processeur de commande de commuta- tion 16 lit également des signatures provenant des dispositifs SAC 401, 311 et 206, par l'intermédiaire du trajet 10, 17, et trouve que ces signatures sont correctes Chaque fois que ces symptomes d'un défaut apparaissent, le processeur de commande de commuta- tion 16 effectue un "test de conducteur omnibus sim- ple"' pour déterminer si-le défaut se trouve dans le circuit PCM dans les unités 14 et 33 de l'interface de données des circuits d'accès ou le long du trajet 24 2532505 , 37, 17 de commande des circuits d'accès En cor- = respondance avec ce test de conducteur omnibus simple, le processeur de commande de commutation inscrit la signature qu'il s'attend à lire à partir du disposi- tif SAC 104 dans un registre de test (non représenté explicitement) à l'intérieur de la pastille d'identi- fication 108 dans l'unité 14 de l'interface de données des circuits d'accès (figure 1), par l'intermédiaire du trajet 17, 37, 25 Le processeur de commande de commutation 16 lit alors le registre de test par le même trajet que celui utilisé initialement pour lire le dispositif SAC 104, à savoir le trajet 25, 37, 17 qui contient la porte défectueuse 507 Maintenant la porte défectueuse 507 altère les données lues à partir du registre de test de la même manière que la porte 507 altérait les données lues à partir du dispositif SAC 104 Le défaut est par conséquent identifié com- me un défaut du trajet de commande des circuits d'ac- Ces. Pour mieux isoler le défaut, on peut effectuer un t-est de conducteur omnibus de commande des circuits d'accès Ce test se déroule de la façon suivante: 'e dispositif SAC 500 est effacé par le processeur de coria mande de commutation 16 qui envoie un ordre d'efface- ment au dispositif SAC 501, par le trajet 17, 37 Ensui- te, le dispositif SAC 501 est autorisé par le proces- seur de commande de commutation 16 qui envoie un ordre d'autorisation par le même trajet Le processeur de commande de commutation 16 envoie alors une série d'é- critures à la pastille d'identification 108 dans l'u- nité 40 de l'interface de donn,ées des circuits d'ac- cès, Pendant la série d'écritures, le dispositif SAC 501 accumule une signature qui représente l'adressa- ge, la commande et le courant de données dans l'in- terface 39 de commande des circuits d'accès Pendant 2532505 le temps o la série d'écritures est effectuée, le processeur de commande de commutation 16 empêche tou- te opération de traitement de communications normales du trajet 17, 37, 25 de commande des circuits d'accès qui subit le test Le processeur de commande de com- mutation 16 envoiealors un ordre de blocage au dis- positif SAC 501 -Le dispositif SAC 501 est alors lu et sa signature apparaît comme incorrecte du fait que la porte défectueuse 507 altère les données lues à partir du dispositif SAC 501 Ainsi, l'interface 39 de commande des circuits d'accès est identifiée. Dans le mode de réalisation représenté, on a supposé que la mémoire de programme 307 de l'échan- geur d'intervalles de temps utilisait deux emplace- ments distincts pour des instructions de maintenance dans l'état connecté Il est évident que des configu- rations différentes d'instructions sont possibles, suivant les architectures particulières sélectionnées pour le matériel et le logiciel D'autres modifica- tions apparaîtront à ceux qui sont familiers avec cette technique et peuvent être mises en oeuvre sans cependant sortir du cadre de-l'invention. REVENDICATIONS 1 Système de commutation pour établir des liaisons avec répartition dans le temps parmi plu- sieurs circuits d'accès ( 21-1, 21-8), comportant: un premier circuit ( 34) pour définir des tra- jets d'intervalles de temps du réseau entre des pai- res de circuit d'accès ( 21-1, 21-8); et un circuit d'interface ( 14, 33) pour faire circuler normalement des échantillons numériques en- tre des circuits d'accès actifs ( 21-1); caractérisé par le fait que le système comporte: un circuit de maintenance ( 18, 40) comprenant un circuit ( 103) pour faire circuler un vecteur de test sur un des trajets d'intervalles de temps du réseau ( 15) qui est libre; et un circuit d'analyse de signature ( 104, 206, 311, 401, 501) disposé le long desdits trajets d'in- tervalles de temps du réseau, pour vérifier la conti- nuité numérique de celui des trajets qui est libre. 2 Système de commutation suivant la revendica- tion 1, caractérisé en outre par le fait que le circuit de maintenance ( 18, 40) comporte un circuit de distribution pour envoyer un indicateur de test du réseau afin d'activer le circuit d'analyse '3250 de signature ( 104, 2069 311, 4019 '501) pour répondre au vecteur de test. 3 Système de commutation suivant la revendi- cation 2, caractérisé en outre par le fait que le circuit de maintenance ( 18, 40) comporte des moyens pour envoyer le vecteur de test à un circuit d'accès prédéterminé adressable desdits circuits d'ac= cès. 4 Système de commutation suivant la revendi- cation 3, caractérisé en outre par le fait que le circuit de distribution répond à l'état li- bre des circuits d'accès. 5 Système de commutation-suivant la revendi- cation 1, caractérisé en outre par le fait que le premier circuit comporte - une mémoire d'origine comportant un emplacement adressable alloué à chacun des circuits d"accès, et une mémoire de destination comportant un em- placement adressable alloué à chacun des circuits d'accèso Système de commutation suivant la revendi- cation 5, caractérisé par le fait que la mémoire de programme mémorise un groupe pré- déterminé d'emplacements adressables; et la mémoire de programme examine cycliquement le groupe d'emplacements en réponse à un stimulus.