Brevet FR2534057A1 — publié le 19840406

La présente invention a pour objet un outil de développement de systèmes à base de microprocesseurs. Des outils de ce genre sont connus et se présentes sous forme d'ordinateurs comportant des moyens d'émulation du processeur cible, lesdits ordinateurs étant connectés au système en développement à l'aide d'un cable se branchant à la place du processeur cible. Ces systèmes sont très onéreux, nécessite un materiel interchangeable par processeur émulé et sont conçus essentiellement en vue de la seule application de développement de systèmes à microprocesseurs. L'objet de la présente invention est de palier à ces inconvénients en offrant aux personnes disposant d'un ordinateur aussi petit et peu couteux qu'un microordinateur individuel de maison, la possibilité, par une simple connexion de l'outil à t'ordinateur, de développer des systèmes basés sur un grand nombre de microprocesseurs différents. En outre T'outil objet de l'invention permet la mise au point de configurations devant être ulterieurement figées en mémoire morte: jeux de constantes, générateurs de caractères L'outil selon l'invention comporte un mémoire vive statique et un cable de connexion avec le système à développer terminé par un connecteur au brochage de mémoire morte standard type 2716 p.e. La mémoire pouvant etre lue et écrite en exclusion d'accès, tant par l'ordinateur HOTE que, via le dit cable, par le processeur du système à développer. Ceci permet de rédiger le programme du pro cesseur cible sur l'ordinateur ROTE grace à des moyens logiciels s'exécutant sur ce dernier: éditeur de texte, cross-assembleur du proccesseur cible, ou, de lire sur la console de l ' ordinateur HOTE des résultats élaborés par le processeur cible du système à déve lopper et rangés par ce dernier, via le cable, dans ladite mémoire. De plus, une ligne d'initialisation relie l'outil selon l'invention au système à développer et permet -selon son état- l'arret et l'initialisation ou, le lancement en exécution du processeur du système à développer. Ladite ligne d'initialisation étant du type "collecteur ouvert", permet également, lorsqu'elle est à l'état haut correspondant au lancement en exécution, une réaction du système à développer vers l'outil objet de l'invention et donc vers l'ordinateur HOTE le pilotant. La réaction étant soit manuelle et consécutive à l'enfonce- ment d'un bouton d'initialisation sur le systeme à développer, soit programmée et exécutée comme action d'entrée-sortie par le processeur cible dans le but de réaliser des points d'arrêts. La figure unique est un schéma bloc de l'outil selon l'invention, lorsque l'ordinateur HOTE est un APPLE Il de la Cie APPLE COMPUTER INC. et le processeur cible a huit bits. L'outil est assemblé sur une carte imprimée 1 compatible avec et, devant s'enficher dans un connecteurs d'E/S de l'ordinateur APPLE Il grâce au connecteur gravé 2 de la carte 1. La mémoire vive statique 3 est constituée de un ou deux boitiers 5516 ou d'un boitier 5564 de la Cie TOSHIBA. Elle a donc une capacité de 2,4 ou 8K octets et, répond lorsque la carte 1. est sélectée, à l'espace d'adressage C800 à CFFF de l'ordinateur. Le registre de contrôle 4 du type PAL16R4 de MMI, a trois bits respectivement appelés H/P, TO et T1. Le registre 4, répond à redresse COXO où X correspond au connecteur d'E/S où la carte 1 est enfichée; il peut être chargé ou relu grâce à une connexion au bus des données 5 de l'ordinateur. Lorsque le bit H/P du registre 4 est à '1', la carte 1 est sélectée par le système APPLE Il et les bits TO et T1 du registre 4 spécifient laquelle des quatre banque possibles de deux K octets de la mémoire 3 est adressée par le bus d'adresse 6 de l'ordinateur. llac cès côté processeur cible est inhibé et la ligne d'initialisation 7 est à lol afin de maintenir ledit processeur à l'état d'initialisation. Lorsque le bit H/P du registre 4 est à 'O', la carte 1 est desselectée par le système APPLE II, et les bits TO et T1 du registre 4 ont la signification suivante: TO=T1='O': le système à développer non plus ne peut acceder à la mémoire 3 et la ligne d'initialisation 7 reste à 'O'. Les trois autres configuration du couple (TO,T1), sont décodées par le décodeur 8 du type PAL16L8 de ta Cie MMI d'une part pour lancer le processeur cible en exécution par un blocage du courant dans la ligne 7 et, d'autre part pour adapter l'accès a la mémoire 3 via le cable 9 selon les trois types de memoires reprogrammables suivantes: 2716 ou 2732 OU 2764.L'accès en écriture du processeur cible à la mémoire 3 est possible grâce à une gestion particulière au niveau du décodeur 8 des lignes Vpp pour une 2716, Vcc pour une 2732 et /PGM pour une 2764. De même, la simulation du mode programmation desdites - EPROMsest rendu possible grâce a des translateurs de tension (non représentés) sur les lignes Vpp et /OE/Vpp et au décodage élaboré par le décodeur 8 pour la bonne gestion des signaux de lecture-écriture et de validation de la mémoire 3. Cette disposition permet de copier des EPROMs en mémoire 3 à 1' aide d'un programmateur du commerce.Le décodeur 8 est également chargé de l'interprétation des autre signaux des groupes 10 et 11 provenant du système à développer et de l'ordinateur HOTE respectivement afin de générer les signaux de contrôle des barrières des données 12 et 13 du type 74LS245 ainsi que des multiplexeurs d'adresse 14 réalisés à l'aide de trois boitiers 74LS158. Le circuit d'intersection 15 décode l'adresse CFFF. Cette infor mation est interprétée par le registre 4 qui, lorsque le bit H/P est à '1' force les passage à '0' des trois bits H/P, TO, et T1 dessel ectant la carte 1 en vue d'une conformité avec les recommandation du constructeur sur l'utilisation de l'espace C800-CFFF. L'état de la ligne d'initialisation 7 peut être lu dans l'espace d'adressage du registre de contrôle 4 permettant au prototype lancé en exécution de réagir sur l'ordinateur ROTE. Les connecteurs 16 et 17 raccordés au cable 9 sont du type DIL 24 ou 28 broches. Le brochage correspond au PROMs ci-dessus mention nées dès la déclaration du type d'EPROM choisi par un chargement convenable des bits TO et T1 du registre 4. Une fois la phase de développement terminée, la mémoire 3 peut servir de maître pour l'enregistrement d'EPROMs à l'aide d'un quelconque programmateur d' EPROMs par copie vendu dans le commerce. L ' outil selon l'invention permet d'utiliser des microordinateurs de maison, de faible cout, comme station de développement universelle de système à base de microprocesseurs. Il peut être utilisé tant par des entreprise de microinformatique que par des grandes écoles d'ingénieurs, centre de recherche ou même des amateurs, pour la mise au point aisée du logiciel et l'évaluation du comportement d'un système à base de microprocesseur en cours de réalisation. REVENDICATIONS 1. Outil de développement de systèmes à base de microprocesseur, se présentant sous forme de module à connecter à un ordinateur HOTE, comportant de la mémoire vive statique et, un cable de raccordement au système à développer se terminant par un connecteur DIL au brochage standard d'EPROM, caractérisé par le fait que ladite mémoire peut être lue et écrite par l'ordinateur HOTE et par le processeur cible du système à développer. 2. Outil selon revendication 1 caractérisé par le fait qu'il comporte une ligne du type 'collecteur ouvert' lui permettant de maintenir ledit processeur cible à l'état d'initialisation lorsque un courant entre dans ladite ligne, de lancer ledit processeur en exécution lorsque le courant ne circule pas dans la ligne et, des moyens de rapporter à l'ordinateur HOTE l'état de la tension de ladite ligne lorsque le courant n'y circule pas, afin d'assurer une réaction du système à développer vers l'ordinateur HOTE. 3. Outil selon revendication 1 ou 2 caractérisé par le fait que ledit cable comporte 24 conducteur et se termine par un connecteur du type DIL 24 broches au brochage compatible avec les EPROMs 2716 ou 2732 ou 2532 ou, que ledit cable comporte 28 conducteurs se terminant par un connecteur du type DIL 28 broches au brochage compatible 2764 ou 2564 et, des moyens de simuler parfaitement en lecture, en programmation en verification et inhibition le fonctionnement de ces EPROMs ou, d'une partie de celles-ci. 4. Outil selon revendication 3 caractérisé par le fait que lesdits moyens de simulation utilise une déclaration programmée du venant de l'ordinateur HOTE spécifiant le type d'EPROM à simuler. 5. Outil selon revendication 3 caractérisé par le fait que, selon l'EPROM simulée, des états des lignes dudit cable n'ayant pas daffectation pour lesdits quatre modes de fonctionnement, sont utilisés par le processeur cible pour écrire dans ladite mémoire