Brevet FR2535567A1 — publié le 19840504

La présente invention se rapporte à un dispositif pour multiplier un signal numérique par un coefficient, et plus particulièrement a une telle multiplication lorsqu'elle se produit dans une matrice pour des signaux vidéo. Dans un équipement de télévision en studio, il est fréquemment souhaitable de produire des signaux de lumi- nance (Y) et de chrominance (I et Q) à partir des signaux du rouge (R), du vert (G) et du bleu (B) selon l'équation matricielle qui suit f YJ 03 0,59 011 R I= 0,6 -0,28 0,32 G Q,21-0,52 0,311 i B Dans les tentatives typiques selon l'art antérieur, on utilise soit des mémoires mortes (ROM) pour accomplir la multiplication ou des registres à décalage et additionneurs pour accomplir la multiplication. Pour la tentative utilisant des ROM pour accomplir la multiplication, chacun des trois canaux pour produire les signaux respectifs Y, I et Q àla précision requise doit comprendre 3 ROM, 2 additionneurs, et 6 bascules pour un total d'environ 33 circuits intégrés (CI) pour les 3 canaux Ce nombre de circuits intégrés est relativement coûteux et consomme une grande quantité de courant La tentative utilisant des registres à décalage et des addition- neurs pour accomplir la multiplication nécessite également un grand nombre de circuits intégrés pour obtenir la préci- sion souhaitée. Il est par conséquent souhaitable de produire un multiplicateur numérique, comme une matrice, nécessitant un nombre minimum de composants et une puissance minimale. Selon les principes de la présente invention, un dispositif pour multiplier numériquement un signal numérique par un coefficient, comprend un moyen pour produire un certain nombre de signaux de fraction du signal numérique. Les signaux de fraction sont des puissances d'une demi- fois le signal numérique Le dispositif comprend également un moyen pour multiplier le plus petit de ces signaux de fraction par un facteur pour obtenir un signal de reste qui représente la valeur laissée après l'expression du coefficient sous forme d'une somme de puissancesde un demi Enfin, un tel dispositif comprend un moyen pour combiner les divers signaux de fraction et le signal de reste. L'invention sera mieux comprise, et d'autres buts, caractérisques, détails et avantages de celleci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: la figure 1 donne un schéma bloc d'un système simplifié selon les principes de l'invention; et la figure 2 donne un schéma bloc d'un système pour le matriçage de signaux de télévision en utilisant des multiplicateurs comme illustré sur la figure 1. La figure 1 illustre un système simple pour accomplir l'opération A = 0, 73 B L'équation peut être réécrite par A =( 0,75 0,02)B Le terme 0,75 peut à son tour être exprimé sous la forme d'une somme de puissance d'un demi, c'est-à-dire 0,5, 0,25, 0,125, etc, et ainsi, 0,75 0,5 + 0,25 Donc A = ( 0,5 + 0,25 0,02)B. Sur la figure 1, le signal numérique B, que l'on supposera avoir une largeur de 8 bits ( 256 niveaux quantifiés) est reçu à la borne d'entrée 10 à 8 bits et est appliqué au producteur 12 Le producteur 12 produit des signaux fractionnaires à des puissances de un demi. Chaque bit dans un nombre binaire représente une puissance respective de 2 Pour diviser par 2 (multiplier par un demi) le nombre binaire est décalé d'une place vers la droite. Comme le signal B est un signal binaire, les signaux fractionnaires peuvent être simplement produit Sen décalant tous les bits vers la droite d'un nombre appro- prié d'emplacements et en rejetant le nombre approprié des bits de moindre poids (LSB) Dans cet exemple, afin d'obtenir le signal de 0,5 B de 7 bits de large, les 7 bits de plus fort poids (MSB) du signal B sont produits aux 7 sorties de LSB respectivement de la sortie 13, le LSB du signal B ayant été rejeté Le signal résultant de 0,5 B est appliqué aux 7 entrées de LSB de l'entrée 14 à 8 bits de l'additionneur 16, le bit de plus fort poids ayant été établi à "O" De même, à la sortie 18 du producteur 12 les 6 MSB du signal B sont produits aux 6 positions de LSB de la sortie 18 pour appliquer le signal 0,25 B aux 6 entrées de LSB de l'entrée 20 à 8 bits de l'additionneur 16, les 2 LSB du signal B ayant été rejetés et les 2 bits d'entrée de poids le plus fort de l'additionneur 16 ayant été établis à " O ". Enfin, â-l Ia sortie 22 du producteur 12, les 2 MSB du signal B appliquent un signal O,015625 B aux entrées d'adresse de la ROM 24, les 6 LSB ayant été rejetés. On notera par conséquent que le fournisseur 12 comprend une simple matrice de câblage qui implante les bits de l'entrée au niveau approprié de poids à chacun des bits des sorties. Dans la ROM 24, le signal 0,015625 B est multiplié par le facteur -1,28 pour produire un signal -0,2 B qui est appliqué à l'entrée 26 de l'additfonneur 16 Dans la ROM 24, les adresses d'entrée 00, 01, 10 et 11 produisent respectivement des états de sortie 000, 001, 011 et 100 correspondant à -1,28 fois la valeur des entrées d'adresse, Ces états de sortie sont arrondis à partir de valeursfractionnair:es,ce qui, pour des signaux -numériques de 8 bits, introduit une erreur négligeable. Les sigaaux 0,5 B, 0,25 B, et -O,2 B sont additionnés dans l'additionneur 16 pour produire à la sortie 28 à 8 bits, un signal O,73 B, qui est le résultat souhaité pour le signal A. Alternativement, les 3 MSB du signal B, représentant un signal O,03125 B pourraient être appliqués à la ROM 24 et multipliés par -0,64 par la ROM 24 pour produire le signal -O,02 B requis pour l'additionneur 16 Dans ce cas, dans la ROM 24, les adresses d'entrée 000, 001, 010, 011, 100, 101, 110, et 111 respectivement produisent les états de sortie 000, 001, 001, 010, 011, 011, 100, et de nouveau avec un arrondi correspondant à -0,64 fois la valeur des entrées d'adresse Dans chaque cas, il ne faut multiplier qu'une petite fraction du signal B d'origine, ce quiréduit ainsi la quantité de mémoire requise dans la ROM 24. La figure 2 montre un mode de réalisation utilisant les principes de l'invention pour transformer, par une matrice, des signaux de télévision du rouge (R),du vert (G) et du bleu (B)en signaux de luminance (Y) et deux composantes de-chrominance (I et Q) Pour la simplicité, la matrice donnée ci-dessus est divisée par la valeur du plus grand coefficient qui y est contenu ( 0,6), c'est-à-dire "normalise" L'équation matricielle quien résulte est la suivante: fi,5 0,98 0,1' I = O 1,0-0,47 -0,53 G t S O,35 -0,87 0,52 B Les signaux R, G, et B à huit bits sont reçus aux entrées 30, 32 et 34 respectivement, à-8 bits Le signal d'entrée R est appliqué au fournisseur 36 et au soustrac- teur 38 La sortie du fournisseur 36 applique un signal 0,5 R a 7 bits l'additionneur 40 et à la ROM 42 Le signal d'entrée G est appliqué à l'additionneur 40, au soustracteur 44 et au producteur 46 Le producteur 46 applique un signal O,03125 G à 3 bits (illustré par le signal O,03 G) aux ROM 48, 50 et 42 et un signal 0,5 G à 7 bits au soustracteur 38 Le signal d'entrée B est appliqué au fournisseur 52 Le fournisseur 52 applique un signal 0,0625 B à 4 bits (illustré par un signal 0,06 B) à la ROM 48, et un signal O,05 B à 7 bits à la ROM 50 et au soustracteur 44. En considérant maintenant le canal de sortie de Y, l'additionneur 40 applique un signal 1 G + O,5 R à 8 bits à l'additionneur 54 La ROM 48 traite le signal O,03 G d'entrée pour produire un premier signal de sortie -0,02 G et traite également le signal 0,06 B d'entrée pour produire un second signal de sortie 0,18 B qui est ajouté dans la ROM 48 au premier signal-de sortie Le signal de sortie résultant 0,18 B-0,02 G à 8 bits à la sortie de la ROM 48 est appliqué à l'additionneur 54 Le signal à la sortie de l'additionneur 54 est ainsi un signal 0,5 R ±0,98 G + 0,18 B à 8 bits, qui est disponible à la sortie à 8 bits 56. C'est le signal Y. Dans le canal I, le soustracteur 38 applique un signal 1 R 0,05 G à 8 bits à l'additionneur 58 La ROM 50 traite le signal d'entrée O,03 G pour produire un signal -O,03 G et traite le signal d'entrée 0,5 B pour produire un signal -0,53 B Le signal -0,03 G -0,53 B à 8 bits à la sortie de la ROM 50 qui en résulte est appliqué à l'additionneur 58 Le signal à la sortie de l'additionneur 58 est un signal 1 R -0,47 G -O,53 B à 8 bits, et il est présent à la sortie 60. C'est le signal I Dans le canal Q, la ROM 42 traite le signal d'entrée 0,5 R pour produire un signal de sortie 0,35 R et traite égale- ment le signal d'entrée 0,03 G pour produire un signal de sortie 0,13 G Le signal résultant O,35 R + 0,13 G à 8 bits à la sortie de la ROM 42 est appliqué à l'additionneur 62. Le soustracteur 44 applique un signal -1 G + 0,5 B à l'addition- neur 62 La sortie de l'additionneur 62 est un signal 0,35 R -0,87 G + 0,5 B à 8 bits qui est disponible à la sortie 64 à 8 bits La proportion du signal B doit être de 0,52 et non pas de 0,5 La légère erreur n'est pas gênante mais si on le souhaite, on peut utiliser une petite ROM comme entrée du signal B du soustracteur 44 pour obtenir la valeur exacte du signal B. L'invention ci-dessus peut être mise en oeuvre en utilisant 2 additionneurs, une ROM et une bascule (non représentée) par canal pour un total d'environ 18 circuits intégrés, c'est-à-dire à peu près la moitié de ceux de l'art antérieur. On comprendra qu'une matrice semblable utilisant les principes de l'invention peut être utilisée pour produire les signaux R, G et B -à partir des signaux Y, I et Q reçus dans un téléviseur L'équation de la matrice est l'inverse de celle donnée ci-dessus, dans ce mode de réalisation. R E V E N D I C A T I O N S 1 Procédé pour multiplier numériquement un signal numérique par une constante pour produire, un signal souhaité, caractérisé en ce qu'il comprend les étapes de diviser ledit signal numérique par des puissances de deux pour obtenir au moins un signal fractionnaire du type 1/2 N dudit signal numérique-o N est un nombre entier et peut comprendre zéro; former une approximation-dudit signal souhaité en additionnant ensemble x nombres des signaux fractionnaires, o x peut être égal-à 1 pour produire un signal approximatif; multiplier un signal fractionnaire choisi par une constante prédéterminée pour produire un signal de reste égal à-la différence entre ledit signal souhaité et ledit signal approximatif; et additionner lesdits signaux de reste et approximatif. 2 Dispositif pour multiplier numériquement un signal numérique par une constante pour produire un signal souhaité caractérisé par un moyen pour diviser'ledit signal numérique par des puissances de deux pour obtenir au moins un signal fraction- naire du type,1/2 N dudit signal numérique, o N est un - nombre entier et peut comprendre zéro; un moyen pour produire une approximation dudit signal. souhaité en additionnant ensemble x nombres desdits signaux fractionnaires, o x peut être égal à I pour produire un signal d'approximation;. un moyen pour multiplier un signal fractionnaire choisi * par une constante prédéterminée pour produire un signal de reste égal à la différence entre ledit signal souhaité et ledit signal approximatif; et un moyen pour additionner lesdits signaux de reste et approximatif - 3.Dispositif selon la revendication 2, caractérisé en ce que le moyen multiplicateur ( 24) comprend une ROM. 4 Dispositif selon la revendication 2, caractérisé en ce que le moyen de combinaison ( 16) comprend un addition- neur ou soustracteur. Dispositif selon la revendication 2, du type o le signal vidéo comprend des signaux vidéo R, G et B, carac- térisé en ce que ledit moyen producteur comprend un moyen pour diviser l'amplitude du signal R par deux pour former un signal 0,5 R, -un moyen pour diviser l'amplitude du signal B par la quatrième puissance de deux ( 2) pour former un signal 0,0625 B et un moyen pour diviser l'amplitude du signal G par la cinquième puissance de deux ( 25) pour former un signal 0,03125 G; ledit moyen multiplicateur comprend un moyen pour multiplier lesdits signaux 0,0625 B et 0,03125 G par des constantes pour former un signal résiduel Y; et en ce que le moyen de combinaison comprend un moyen pour additionner lesdits signaux G et 0,5 R pour former un signal (G+ 0,5 R) et un moyen pour additionner ledit signal résiduel Y audit signal (G+ 0,5 R) pour former un signal vidéo Y. 6 Dispositif selon la revendication 5, caractérisé en ce que: le moyen producteur comprend de plus un moyen pour diviser l'amplitude desdits signaux G et B par la première puissance de deux ( 2 y pour former des signaux 0,5 G et 0,5 B; le moyen multiplicateur comprend de plus un moyen pour multiplier ledit signal 0,3125 G et ledit signal 0,5 B par des constantes pour former un signal résiduel I; et en ce que le moyen de combinaison comprend de plus un moyen pour prendre la différence entre ledit signal R et le signal O 05 G pour former un signal (R-0 05 G), et un moyen pour additionner ledit signal (R-O,5 G) audit signal résiduel I pour former un signal vidéo I. 7 Dispositif selon la revendication 6 caractérisé en ce que le moyen multiplicateur comprend de plus un moyen pour multiplier lesdits signaux 0,5 R et 0,03125 G par, des constantes pour former un signal résiduel Q; le moyen de combinaison comprend de plus un moyen pour prendre la différence entre ledit signal 0,5 B et ledit signal G pour former un signal (-G+ 0,5 B), et un moyen pour additionner ledit signal (-G+ 0,5 B) audit signal résiduel Q pour former un signal vidéo Q.