Brevet FR2533782A1 — publié le 19840330

La présente invention a pour objet des equipe- ments d'enregistrement et de lecture de données numeriques sur vidéodisque analogique, ces équipements étant munis de moyens de protectiQn-contre les erreurs. Le vidéodisque est un moyen connu d'enregistrement d'images. Certains sont à lecture optique, d'autres à lecture par effet capacitif, d'autres enfin, à lecture électromécanique. Dans la suite, on considèrera plus particulierenient lé cas des vidéodisques à lecture optique, bien que l'invention s'applique également aux autres cas. Sur la plupart des vidéodisques, on enregistre une image par tour de disque. L'enregistrement porte sur le signal vidéo complet, y compris les signaux de syn- chronisation de trames et de lignes La vitesse de rotation d'un vidéodisque est de 1500 tours/mn pour l'Europet ce qui correspond à 25 images par seconde, et de 1600 tours/mn pour les Etats-Unis d'Amérique, ce qui correspond à 30 images par seconde L'enregistrement est' du type à modulation de fréquence du signal de base. Dans le cas d'une lecture optique, l'information est représentée, sur le disque, par une succession de microcuvettes de pas et de longueur variables.Le lecteur optique détecte les fronts de ces microcuvettes On sait actuellement réaliser des vidéodism ques de 33 cm de diamètre dont la durée de lecture est de 30 mn par face, ce qui, en Europe, à raison de 25 images par seconde, donc d'une image toutes les 40 millisecondes, correspond à lsenregistrement d'environ# 45000 images par face. Le vidéodisque est essentiellement utilisé pour le stockage d'images de télévision Cependant, de même qu'il est possible de transmettre sur un canal de télévision des données numériques, il est possible, sur un vidéodisque, de stocker de telles données nume'#riques. Les caractéristiques indiquées-plus haut montrent que le vidéodisque peut constituer une mémoire de très grande capacité. En effet, si l'on enregistre, se Ion une procédure qui sera décrite plus loin, un paquet de 40 octets de données numériques par ligne de télévi- sion, on obtient environ 109 octets par face, ce qui est considérable pour un volume réduit et un coat faible Un autre avantage du vidéodisque réside dans les possibilités qu'il offre, à la lecture, d'obtenir certains effets parmi lesquels on peut citer :: - l'arret sur image, qui peut etre obtenu en imposant simplement à la tête de lecture de remonter d'un pas la spirale gravée après chaque analyse normale d'une image, - le ralenti d'ordre b obtenu en limitant à N la répé tition de l'effet précédent, - l'accéléré d'ordre N, obtenu au contraire en imposant à la titre de lecture de franchir N pas de la spirale à chaque passage des secteurs où sont localisés les im pulsions de synchronisation d'image. Ces possibilités offertes par le vidéodisque recouvrent des services remplis jusqu'à maintenant par des appareils différents et souvent incompatibles, comme le disque magnétique, le disque souple ou la bande magnétique. Cependant, l'enregistrement de données numériques sur vidéodisque pose quelques problèmes. Comme ce support a été avant tout conçu pour recevoir des signaux analogiques organisés en lignes et en trames, il est nécessaire d'organiser les données numériques à enregis trier da marnière a'- ce que le si#gnal qu'elles composent soit compatible avec cette structure d'image. On sait qu'il existe diverses normes qui ont été mises au point pour résoudre ce problème, notamment à propos de la diffusion de données numériques' sur un canal de télévision. il en est une qui retiendra plus particulièrement l'attention dans ce qui suit parce qu'elle est un exemple illustratif de l'invention. @8est la norme française dit'e DIDON (pour Diffusion de Données Numériques).Elle est décrite dans de nombreux documents, notamment dans les n0 3.80 et 1.82 de la revue "Radiodiffusion-Télévision", dans le brevet français da 6 juin 1975 publié sous le n0 2 313 825, dans le premier certificat d'addition à ce brevet du 3 juin 1977 publié sous le n0 2 393 480, et également dans le brevet fran çais du 26 septembre 1977 publie sous le n0 2 404 350. A propos de cette norme, il suffit de rappeler ici que les données numériques sont organisées en octets regroupés en un bloc. Un en-tête, formé lui aussi d-'octets, est ajouté à chaque bloc et l'ensemble constitue un paquet. Ces paquets sont multiplexés au signal d'ima- ge par un procédé de répartition dans le temps. Par démultiplexage les paquets peuvent être triés et, par traitement de l'en-tête, les blocs de données peuvent être restitués. Chaque en-tête comporte, d'une part, une partie dite de synchronisation et procédure et, d'autre part, une partie préfixe. Dans la première, on trouve d'abord une salve de synchronisation R constituée de deux octets dont les bits sont alternativement 1 et 0, puis un octet B de synchronisation d'octets. Cet octet définit en outre un code de procédure permettant l'interprétation du paquet. Dans la partie préfixe, qui suit immédiatement la partie synchronisation et procédure, on trouve des octets dont le nombre dépend de la procédure adoptée. Dans une configuration à préfixe long, on trouve cinq octets de ce type (A1, A2, A3, I, F > et seulement deux dans une configuration à préfixe court (A1, F ou A1, A2).Les octets A1, A2, A3 sont des octets identifi cateurs de paquet, I est un octet représentant un indice de continuité et F un indicateur de format. Après ces parties de synchronisation et de procédure d'une part et de préfixe d'autre part, vient le bloc des données proprement dites, qui est également organisé en octets. Pour l'exploitation en France, en norme dite L, ltensemble du paquet a une taille maximale de 40 octets. Un tel paquet est inséré sur une ligne de l'image, soit uniquement dans la partie de 11 image réservée au retour du balayage vertical et partiellement occupée par les signaux de synchronisation de trame et éventuellement d'autres signaux de contrôle, le reste de l'image étant occupé par des signaux vidéo classiques, soit sur la totalité de 11 image en ltabsence de signal vidéo. La figure 1 représente schématiquement la structure de paquets organisés selon cette norme. Le créneau St représente le signal de synchronisation de ligne. Sur la partie (a), le paquet correspond à un préfixe-long (5 octets :A1, A2, A3, I, F > et sur la partie (b) à un préfixe court (2 octets?. Dans l'invention on considèrera des paquets réduits à la partie synchronisation et procédure : les deux octets R et l'octet B. Il reste alors 40-(2+1)=37 octets de données proprement dite (cf. partie (c)y, dont les premiers peuvent éventuellement être exploités comme des données de préfixe. Naturellement, il existe d'autres procédures d'organisation de données numériques par paquets, comme celle par exemple qui est utilisée dans le système TRANSPAC. Mais dans toutes ces procédures les paquets cow;.prennent des blocs utiles de données qui ont toujours une taille déterminée. En plus de la nécessité d'une telle organisation des données numériques à enregistrer, l'utilisation du vidéodisque en impose une autre, qui est celle de lutter contre les erreurs susceptibles d'entre produites par la chaîne en#egistrement-lecture. Ce problème se pose d'ailleurs chaque fois que l'on veut utiliser un moyen de caractère analogique pour traiter des signaux numériques. C'est le cas par exemple dans la transmission de données numériques sur une ligne téléphonique. Il est alors nécessaire de prévoir des procédures parti culières de codage du signal numérique permettant de dé tecter et/ou de corriger les erreurs éventuelles car une seule erreur, en numérique, peut rendre l'information transmise inexploitable pour certaines applications De nombreux. traitements de codage ont déjà été étudiés et utilisés à cette fin On pourra consulter notamment à ce sujet, l'ouvrage intitulé #Téléinformati- que" de C MACCHI et J.F GUILBERT (1979) édité par DUNOD, Paris et plus spécialement le chapitre 4 intitulé "Protection contre les erreurs en téléinformatiquent pages 144-172 ainsi que la bibliographie sur ce sujet citée à la fin de ce chapitre, pages 171-172, l'ensemble de ces documents devant etre considéré comme incorporé à la présente description Le problème que se propose de résoudre la presente invention est de trouver des moyens de protection efficaces contre les erreurs, qui soient spécialement adaptés à l'enregistrement de données numériques sur vidéodisque. La solution d'un tel problème ouvre un champ d'application très vaste pour le vidéodisque On peut citer notamment - en informatique classique o la mémorisation de don nées, la distribution de logiciels, la sauvegarde de disques fixes et amovibles lorsque le vidéodisque per met l'écriture, - dans le domaine de la documentation o l'archivage de fichiers, la conservation d'images, de textes, de sons, la diffusion de bibliothèques spécialisées (scientifiques, juridiques), etc... - dans le domaine de la bureautique : l'archivage de rapports, courriers, fichiers, etc... -'dans le domaine de l'enseignement : la distribution Sur un même support à grande diffusion de programmes constitués d'images fixes et/ou animées et de didacti ciels. Les inventeurs ont pu résoudre ce problème grâce à une analyse approfondie des causes d'erreurs provoquées par les équipements d'enregistrement et de lecture de vidéodisque, Ces causes peuvent être classées en deux catégories, selon qu'elles sont liées (1) au support d'enregistrement utilisé - le vidéodisque - ou (2) à la procédure d'organisation des données - par exemple DIDON - 1) les erreurs -liées au support sont de deux types. Les premières proviennent de la dégradation de la gravure du disque, Ce tvpe de déformation est par fois appelé '2trop". Elle provoque, dans le signal de lecture, des pics négatifs d'amplitude variant entre -1V et -2,5V et de durée variant d'environ 0,25 as à environ 3 s. Etant donné que la période d'échantillonnage des données, (c'est-à-dire la durée d'un bit) est de 0,16 *s, un tel défaut cor respond à une plage recouvrant au minimum 1 à 2 bits et au maximum 18 bits. Le plus fréquemment, il s'agit d'erreurs portant sur 1 à 2 bits. Il s'agit alors d'une source d'erreurs que l'on qualifiera par la suite d'isolées, les autres étant dites groupées en paquets. Le second type d'erreurs liées au support est dû à des défauts d'asservissement qui tiennent à ceci. L'excentrement et les défauts du disque créent une variation du rayon de la spirale gravée, qui peut atteinre quelques dizaines de sillons, L'asservissement radial du lecteur, qui est généra lement mis en oeuvre, permet justement de remédier à ce défaut et assure également les sauts de piste nécessaires à l'arre#t sur image, à 1'avance ou au recul rapide. du lecteur. Mais en cas de mauvais fonctionnement de cet asservissement, il arrive de rester malencontreusement en årret sur image ou de sauter des images.Selon le cas, il y a duplication ou perte totale de tous les paquets de données transportées par I'image correspondante. Par ail leurs, le système d'asservissement -de la rotation est lié à l'extraction de la fréquence ligne et à la comparaison de cette fréquence à une fréquence de référence interne fournie par une horloge à quartz. En cas de perturbation des signaux de syn chronisation de ligne, par exemple, il est possible d'obtenir des défauts de synchronisation qui en traîneront, par la suite, la perte des informations contenues dans le paquet correspondant. - 2) Dans la seconde catégorie des erreurs susceptibles d'être commises, on trouve les erreurs liées au système d'organisation des données, par exemple le système DIDON évoqué plus haut. Si le défaut pré senté par certaines microcuvettes affecte le bloc de données, on retrouvera les erreurs.mentionnées plus haut ; mais si ce défaut affecte l'en-tête de paquet (octets R ou B de la figure lc) il nty aura plus possibilité de synchronisation des horloges, bits et octets du récepteur, ce qui conduira à la perte totale du paquet de données. En résumé, le processus d'enregistrement-lecture de données numériques sur vidéodisque est en général l'objet d'erreurs isolées (simples ou doubles), d'erreurs en paquets pouvant aller jusqu'à 18 bits, et, cas extrême, d'une perte totale d'un paquet de données (37 octets utiles) Les inventeurs ont mesuré les différentes dégradations apparaissant dans une chaîne d'enregistre- ment-lecture de données numériques sur vidéodisque. Le taux d'erreur sur les éléments binaires est compris en tre 1,4.10 4 et 4,5;10-4 et le taux de paquets perdus est compris entre 5,1O3 et 2.10 2, soit en moyenne 1,25 paquet perdu pour 100 paquets. t'invention a justement pour but de proposer des moyens simples de protection contre ces erreurs particulières. La mise en oeuvre de l'invention permet de reconstituer l'information contenue dans les paquets perdus et de réduire le taux d'erreur final à moins de 10 13, les erreurs résiduelles étant des erreurs simples et isolées. Ces résultats sont obtenus, à l'enregistrement, par l'utilisation de deux codeurs particuliers, l'un utilisant un code capable de corriger quelques erreurs isolées (2 par exemple), l'autre un code capable de corriger des erreurs groupées en paquets (par exemple jusqu a un paquet de 21 bits). En outre, à l'enregistre- ment, il est fait usage d'un circuit de brassage inséré entre les deux codeurs. A la lecture, l'invention utilise un générateur de paquets perdus, des décodeurs inverses des codeurs utilisés à l'enregistrement et un circuit de débrassage, l'ensemble permettant de corriger les erreurs isolées ou groupées et de restituer les paquets perdus. Ainsi, peut-il etre remédié parfaitement aux différents types d'erreurs rencontrées et aux pertes de paquets. De façon plus précise, la présente invention a pour objet un équipement d'enregistrement de données numériques sur vidéodisque analogique, apte à être relié à une source de données délivrant des signaux numériques, cet équipement comprenant un moyen d'émission apte à or ganser des données numériques en paquets de bits comprenant un en-tete et un bloc#utile de données ayant une certaine taille et à insérer ces paquets sur un support vidéo, des moyens dienregistrement sur vidéodisque reliés à ce moyen d'émission, cet équipement étant earactérisé en ce qu'il comprend en outre, avant le moyen d 'émissiàn,- un système de protection contre les erreurs consistant en un premier codeur à une entrée de données recevant les données numériques provenant de la source et à une sortie de données délivrant des données codées, ce premier codeur mettant en oeuvre un premier code ey clique permettant la détection et la correction de .quelques erreurs isolées indépendantes, ce premier co deur travaillant sur des mots codés formés de bits de données auxquels sont ajoutés des bits de 'redondance, ces mots codés ayant une taille qui est proche d e un sous-multiple de la taille d'un bloc utile de données desdits paquets, - un circuit de brassage à une entrée de données reliée à la sortie du premier codeur et a une sortie de don nées délivrant des données brassées, ce circuit com prenant une mémoire matricielle associée à des moyens d'adressage pour l'écriture ligne par ligne et pour la lecture colonne par colonne, - un second codeur, à une entrée de données reliée à la sortie du circuit de brassage et à une sortie de don nées, ce second codeur mettant en oeuvre un second code cyclique apte à la détection et à la correction d'erreurs groupées en paquets, ce second-codeur tra vaillant sur des mots codés formés de bits de données auxquels sont ajoutés des bits de redondance, ces mots ayant une taille correspondant à la taille des blocs utiles. des paquets à enregistrer, une mémoire tampon à une entrée reliée à la sortie du second décodeur et à une sortie reliée au moyen d'émission. Le fonctaonnemcint du système de protection contre les erreurs suppose que soient affectéss au siw gnal de données des fenêtres d'insertion constantes dans chaque image de télévision (par exemple dans la réalisa- tion. décr-ite plus loin, 287 lignes dans les trames p res et impaires) et que de plus la contrainte suivante soit satisfaite : une fenetre ne peut être que vide ou entièrement occupée par des données Les circuits de gestion de cette fenetre sont associés aux circuits de commande de la mémoire tampon. La présente invention a également pour objet un équipement de lecture de données numériques enregistrées sur vidéodisque analogique par un équipement d'enregistrement tel qu'il vient d'être défini, cet équipe- ment comprenant un moyen de lecture du vidéodisque délai vrant un slgnal analogique comprenant des données numé riques insérées sur un support vidéo, un moyen de réception apte à restituer les données numériques présentes dans le signal délivré par le moyen de lecture, et un moyen d'exploitation des données numériques lues, cet équipement étant caractérisé en ce qu'il comprend en ou tre, inséré entre le moyen de réception et le moyend'exploitation, un système de détection et de correction d'erreurs consistant en - un premier décodeur ayant une entrée de données reliée à la sortie du moyen de réception et une sortie de données délivrant des données décodées et corrigées, ce premier décodeur effectuant un décodage inverse du codage mis en oeuvre dans le second décodeur de l'équipement d'enregistrement, ce premier décodeur effectuant une détection et une correction des mots contenant des erreurs groupées en paquet, - un circuit de débrassage à une entrée de donnes re liée à la sortie du premier circuit décodeur et à une sortie de données délivrant des données débrassées, ce circuit comprenant une mémoire matricielle identique à celle du circuit de brassage de l'équipement d'enre gistrement, cette mémoire étant associée à des moyens d'adressage pour l'écriture colonne par colonne et pour la lecture ligne par ligne, un second décodeur à-une entre de données reliée à la sortie de données du circuit de débrassage et à une sortie de données reliée au moyen d'exploitation, ce second décodeur effectuant un décodage inverse du co dage mis en oeuvre dans le premier codeur de léquipe- ment d'enregistrement, ce second décodeur effectuant une détection et unecoarreceion des mots .contenant quelques erreurs isolées, - un circuit de commande du premier et du second déco deurs et du circuit de brassage lorsque le moyen de réception indique qu'un paquet de données a été perdu, de telle sorte que le second décodeur peut tout de même délivrer des données corrigées restituant ltin- formation contenue dans le paquet perdu. Les caractéri#stiques de l'invention apparal- tront mieux après la description qui suit, d'exemples de réalisation donnés à titre explicatif et nullement limi tatif. Cette description se réfère à des dessins annexés sur lesquels - la figure 1, déjà décrite, représente des exemples de structure de paquets de données numériques ; - la figure 2 représente le schéma synoptique d'un équipement d'enregistrement selon l'invention - la figure 3 représente le schéma synoptique d'un équipement de lecture selon l'invention ; - la figure 4 illustre un mode particulier de réalisation d'un codeur pouvant servir aussi bien au premier qu'au second codeurs de l'équipement d'enregistrement - la figure 5 est un chronogramme illustrant le fonctionnement de ce codeur ;; - la figure 6 illustre un mode particulier de réalisation d'un circuit de brassage ; - la figure 7 illustre le cheminement dans la mémoire de brassage, lors de sa lecture ; - la figure 8 illustre la mémoire tampon de sortie ; - la figure 9 est un chronogramme résumant les phases essentielles de l'enregistrement d'une image ; - la figure 10 illustre un mode particulier de réalisation du premier décodeur de l'équipement de lecture (décodeur de FIRE) - la figure il illustre un mode particulier de réalisation du second décodeur (décodeur BCH) ; - la figure 12 illustre les moyens de régénération de paquets perdus. L'installation représentée sur la figure 2 comprend - une source de données organisées en octets 10, suppo sée comprendre à sa sortie une mémoire tampon, - un moyen d'émission 20 de type DIDON, à une première entrée numérique 20en et à une seconde entrée analogi que 20ea, ce moyen 20 recevant des données numériques sur son entrée 20en et étant apte à organiser ces don nées en paquets d'éléments binaires organisés par exemple comme illustré sur la figure 1 et à insérer sur des lignes ces paquets appliqués à l'entrée 20eau des moyens d'enregistrement comprenant notamment un enregistreur ou graveur 30 de vidéodisque 3.2. L'équipement de 1#invention est caractérisé en ce qu'il comprend en outre, avant le moyen d'émission DIDON 20, un système 40 de protection contre les er reurs. Ce système consiste en un.premier codeur 42, à une entrée de données 42e re cevant les données numériques provenant de la mémoire tampon de la source 10 et à une sortie de données 42s, délivrant des- données codées, et une sortie CAD (con trole arrivée données) - un circuit de brassage 44, à une entrée de données 44e reliée 'à la -sortie 42s du. premier codeur et à une sortie de donnée 44s délivrant des données brassées, - un second codeur 46, à une entrée de données 46e re liée à la sortie 44s du circuit de brassage 44 et à une sortie de données 46s, - une mémoire tampon de sortie 48, à une entrée de don née 48e et une sortie de données 48s reliée à l'entrée 20en du moyen d'émission Le dispositif représenté sur la figure 3 permet de lire des données numériques préalablement enregistrées sur un vidéodisque analogique par un équipement d'enregistrement conforme à celui de la- figure 2 Le dispositif de lecture comprend, en plus du vidéodisque 32, un moyen de lecture 34 de ce vidéodisque, ce moyen délivrant un signal comprenant des données numériques insérées sur des lignes dgun signal vidéo, un moyen de réception 50 apte à restituer prr démultiplexage les données numériques, un moyen 60 deexploitation des données numériques lues LDéquipement représenté est carac- térisé en ce qu'il comprend en outre, inséré entre le moyen de réception 50 et le moyen d'exploitation 608 un système 70 de détection et de correction d'erreurs consistant en - un premier décodeur 74, à une entrée de données- 74e reliée au moyen de réception 50 et à une sortie de données 74s délivrant des données décodées et corri gées, - un circuit de débrassage 76 à une entrée de données 76e reliée à la sortie 74s du premier circuit décodeur 74 et à une sortie 76s de données délivrant des données débrassées, - un second décodeur 78 à une entrée de données 78e reliée à la sortie de données 76s du circuit de dé brassage 76 et à une sortie de données 78s reliée au mpyen d Xexploitation 60, - un circuit 72 apte à commander les décodeurs 74 et 78 et le circuit de débrassage 76 pour restituer la quan tité d'information comprise dans les paquets perdus. Les figures 4 à 9 illustrent des modes particuliers de réalisation des circuits constituant le système 40 de l'équipement d'enregistrement. Les figures 10 à 12 se rapportent au système 70 de l'équipement de lecture. Les autres circuits intervenant dans ces équipe mens (notamment les circuits d'émission 20 et de réception 50) sont tous connus de lthomme de l'art et ne seront donc pas décrits ici. On pourra se reporter à ce sujet aux références données plus haut concernant la procédure DIDOFX. Le premier codeur de l'équipement d'enregistrement met en oeuvre un code permettant de détecter et de corriger quelques erreurs isolées et indépendantes. Ce codeur travaille sur des mots codés formés de bits de données provenant de la source, auxquels sont ajoutés des bits de redondance. Dans l'exemple qui va être décrit, le code utilisé est un code cyclique dit BCH (nose-Chaudhuri-Hocquenghem) apte à corriger deux erreurs. Dans un tel code un mot codé est un bloc de 63 bits organisés suivant le schéma suivant b63b62b61. b .b13b12b11b10. . b1 où les bits ont la signification suivante : - b63 est le premier bit émis, - les 51 bits b63 à b13 sont des données utiles à prote- ger, - les 12 bits b12 à bl sont des bits de redondance. La formation des bits de redondance s'effectue de la façon suivante Les bits b à b définissent les coeffi cients d'un polynôme M(x) de degré 50 e on multiplie-de polynôme par x12 ; on obtient un polynôme x12N(x) que l'on soumet à une division, modulo 2, par un G(x) dit générateur de code et qui est ici : G(x) = x12 + xlo + x8 + x5 + x4 + x3 + 1 Le reste de cette division forme un polynôme R(x) de degré 11. Les bits blz àbl sont alors.pris égaux a b1 aux coefficients de R(x). La suite formée par les bits b63 à b13 et par les bits b12 à bl correspond alors aux coefficients d'un polynôme S(x) divisible modulo 2 par -le polynôme générateur G(x). Bien qu'un codeur BCH soit connu, (cE. la bibliographie citée plus haut à propos des codes correc teurs d'erreurs} on va décrire l'essentiel d'un tel circuit dans un mode de réalisation adapté à l'invention. Tel que représenté sur la figure 4, le codeur comprend un registre parallèle-série 30 relié à l'entrée 42e qui reçoit les octets de données, un premier diviseur 82 par un nombre égal au nombre de bits utiles dans le mot codé (dans l'exemple pris il s'agit donc d'un diviseur par 51) un diviseur 84 par un nombre égal au nombre de bits de redondance du mot codé, (donc par 12), un premier circuit monostable 86, relié au diviseur 82, un second circuit monostable 88 relié au diviseur 84, une bascule 90 du type ES, à une entrée 90R reliée au monostable 88 et une entrée 90S reliée au monostable 86 et à une sortie véhiculant un signal CKD (contrôle d'arrivée des données), un circuit 92 apte à calculer le reste R(x) de la division du polynôme de x12M(x) par. le polynôme G (x) tels que mentionnés plus haut, un multiplexeur 94 à deux entrées reliées l'une à la sortie du registre 80, l'autre à la sortie du circuit 92, et un registre sériemparallèle 96 dont la sortie est reliée à la sortie 42s du codeur et qui délivre les modes codés sous forme parallèle, une porte 91 insérée entre le registre 80 et le circuit 92, une porte inverseuse 83 elle-même reliée à une porte 85 disposée avant le diviseur 84, une horloge 79-, qui délivre un signal HCl qui commande le registre 80, le circuit 92, le diviseur 82 et la porte 85. Le fonctionnement de ce circuit est le suivant. Les données numériques arrivent en parallèle et sont chargées dans le registre 80 qui les délivré en série à chaque coup d'horloge HC1. Le circuit 92 charge 51 bits successifs lorsque la porte 91 est ouverte. Durant le chargement de ces 51 bits, le circuit 92 calcule le reste R(x) de la division évoquée plus haut, ce qui fournit les 12 bits de redondance. Le diviseur 82 indique. la fin de la prise en compte des 51 bits, La sortie de ce diviseur délivre un signal FMU (Fin du Message Utile) qui fait basculer 86 dont le signal de sorti.e (SM1) change d'état. Le signal de sortie de la bascule 90, soit CAD, est au niveau bas pendant les 51 premiers coups d'horloge et passe au niveau haut au 52ème coup. Lorsqu'il est au niveau bas, il autorise le chargement des données dans le circuit 92 à travers la porte 91 qui est alors ouverte, il bloque l'entrée du diviseur 84 grâce à la porte inverseuse 83 et la porte 85 et autorise le transfert des 51 bits à travers le multiplexeur 94. 1O#Squ? le signal CAD est au niveau '#ut, il int-rdit le transfert des données suivantes, valide entrée du diviseur 84 et autorise le transfert des 12 bits du reste à travers le multiplexeur 94 vers le registre sé rie-parallèle 96. Le diviseur 84 délivre un signal FIe:: (Fin du Mot Codé) après 12 coups d'horloge HC1, ce qui déclenche le monostable 88, dont le signal de sortie (SM2) changé d'état, ce qui fait à nouveau basculer le circuit 90 et refait passer CAD au niveau bas Alors, les données sont à nouveau transmises dans le registre 80 pour un nouveau codage de 51 bits Le diagramme des temps illustrant le fonetionw nement de ce premier codeur est représenté sur la figure S où les signaux mentionnés portent les memes références littérales que sur la figure 4 A titre explicatif, les composants du commerce suivants peuvent être utilisés pour constituer le premier codeur : registre 80 o type 74LS 164 et -74LS 165, - diviseur 82, 84 : type 74LS 193, - monostables 86, 88 ~ type 74.LS 221y - bascule 90 : type 74LS 174, - portes 83, 85, 91 ~ type 74LS 244 et 74nS 04 - circuit 92 : type 74LS 86, 74L5 174 En ce qui concerne maintenant le circuit de brassage 44, il a pour but dUentrelacer les données codées telles que délivrées par le codeur qui vient dUêere décrit, afin de répartir sur des mots différents des erreurs se présentant par paquets. Cet entrelacement améliore la capacité de correction contre les paquets d'erreurs.Un tel circuit, appelé aussi circuit d'entre- lacement, est connu. Il comprend essentiellement une mé- moire en forme de matrice de m lignes et n colonnes dans laquelle on écrit ligne après ligne les bits des mots codés, puis dans laquelle on lit colonne par colonne Les bits de mots différents se trouvent alors entrelaces. Un exemple de circuit de brassage est représenté schématiquement sur la figure 6. Ce circuit comprend essentiellement une mémoire matricielle d'octets 93 dont une entrée de données 93e est reliée à l'entrée 44e qui reçoit les mots codés de 63 bits complétés par un bit à 0 provenant du codeur 42 et dont une sortie de données 93s est reliée à la sortie 44s délivrant les données brassées. La mémoire 93 possède une entrée d'adressage 93ad qui reçoit l'un ou 11 autre de deux jeux dadresses-fournis par l'un ou l'autre de deux circuits d'adressage 95 et 97 dont les sorties sont appliquées à un multiplexeur 99. Ce dernier est commandé par un signal B délivré par un circuit 101 recevant le signal CAD délivré par le codeur 42.Une horloge 103 actionne les circuits d'adressage 95 et 97. Le fonctionnement de ce circuit est le suivant Tant que la totalité des cycles de codage du premier codeur 42 n'est pas achevée, c'est-à-dire tant que le circuit 101 n'a pas détecté un nombre prédéterminé de basculements du signal CAD, le signal B est au niveau bas et les adresses appliquées à la mémoire 93 sont celles (ADE) que délivre le circuit 95 ; ces adresses sont aptes à provoquer l'écriture ligne par ligne des bits provenant du codeur 42 Lorsque ce codeur a achevé son traitement, le signal B passe au niveau haut et commande le multiplexeur 99 de telle sorte que soient appliquées à la mémoire 93 les adresses ADL provenant du circui.-d'adressage 97 ; ces adresses sont aptes à provoquer la lecture colonne par colonne de la mémoire 93. Les bits entrelacés apparaissent alors à la sortie 44s et sont dirigés vers le second codeur qui suit. La figure 7 représente schématiquement une matrice de 218 colonnes et de 38 lignes, censée représenter une moire d'octets utilisée pour le brassage. Chaque colonne s'étend sur un octet dont les emplacements mémoires sont notés B71 B6,..., B1, BO. Chaque octet est repéré par une adresse. L'octet appartenant à la premiè re ligne et à la première colonne à une adresse notée A. L'octet de cette même première ligne mais appartenant à la. deuxième colonne a une, adresse A*1 etc... jusqu au dernier octet de cette première ligne dont adresse est A+217. Le premier octet de la deuxième ligne a une adresse A+2l8, le deuxième (A+l)+218, etc. Le dernier octet de la matrice a l'adresse (A+217)+37x218. Par ailleurs, dans chaque octet un bit a une adresse comprise entre 0 et 7 selon son rang. Chaque bit possède donc une double adresse : une adresse allant de A à A+217+31x218, qui est. celle de l'octet à laquelle il appartient'et une adresse allant de 0-à 7,,qui marque, son rang dans l'octet en.question. L'intéret de la notation précédente utilisant une adresse littérale A, apparaîtra mieux dans la description relative à l'équipement de lecture, où l'on verra que le traitement concerne deux trames, l'une impaire, l'autre paire, ces deux trames se différenciant justement en faisant A=O pour l'une et A=38x218 pour l'autre, ce qui permet d'utiliser deux zones d'une meme mémoire. Les bits ayant été écrits lign par ligne, la lecture de la mémoire s'effectue ensuite colonne par colonne en commençant par le bit de poids fort de l'octet d'adresse A (bit noté 7, (A)) puis par le bit de poids fort de l'octet A+218 (noté 7,(A+218),... puis par 7, (A+37x2l8) qui est le 37ème bit lu qui correspond à la fin de la première colonne. Puis sont lus. 7,(A+1)... 7,(Ai1+37x218), etc... jusqu'à la- dernière colonne 7,SA+217}... (A+217+37x218). La lecture touche ensuite les éléments binaires d'adresse 6 : d'abord 6,(A)... 6,(A+27x218) puis 6,(A+1)... 6,(A+1+37x218) et ainsi de suite. Le dernier bit extrait correspond à l'adresse 6-,(A+2l7+37x218). A titre explicatif, on peut indiquer que la mémoire en question peut être formée de boîtiers MCM 2114. Les circuits d'adressage 95 et 97 sont classiques. Ils contiennent chacun trois compteurs-décomp- teurs de capacités respectives 218 (pour le repérage d'une colonne) 38 (pour le repérage dune ligne) et 8 (pour le repérage d'un bit dans un octet). Le second codeur 46 de l'équipement d'enregistrement reçoit les bits provenant du circuit de brassage 44. Ce - second codeur y ajoute des bits de redo#ndance selon un code qui permet la détection et la corr-ection d'erreurs groupées en paquets. On rappelle à ce sujet que, dans un code détecteur de paquets d'erreurs, on appelle #paquet d'erreurs, un groupe de bits dont certains peuvent être erronés, ce groupe ayant une longueur détetminêe qui représente le nombre maximum de bits pouvant être erronés. Un code correcteur de paquets d'erreurs de 21 bits, par exemple, est un code apte à corriger un mot contenant des erreurs à condition que ces erreurs soient toutes comprises dans un paquet de 21 bits. S'il n'y a que deux erreurs par exemple dans ce mot, elles ne doivent pas êtr séparées par plus de 19 bits.Cette notion de "paquet d'erreurs ne doit évidemment pas être confondue avec celle de paquets" de données dont il a été question et dont la structure a été illustrée sur la figure 1. Un code correcteur de paquets d'erreurs est capable de corriger plus d'erreurs (par exemple 21) qu'un code tel que le code BCH (qui n'en corrige que 2), mais il faut comprendre que cela suppose que ces erreurs soient groupées, alors que les deux erreurs corrigées par le code BCH peuvent avoir une position quelconque. Dans un mode de réalisation possible le code retenu est un code cyclique dit de FIRME, qui est apte à corriger des erreurs contenues dans un paquet d'erreurs de 21 bits. La raison de ce choix tient justement à ce que la longueur des paquets d'erreurs rencontrées dans la présente technique peuvent atteindre, comme il a été exposé plus haut, des longueurs de l'ordre de 16 à 18 bits, de sorte qu'avec une possibilité de corriger 21 bits, on est assuré de pouvoir supprimer la plupart des erreurs de ce type. Les mots codés sont alors des blocs de 294 bits organisés selon le schéma suivant : b294b293b292..... b64b63b62...... b1 où les bits ont la signification suivante : - les 231 bits de 294 à 64 sont des données prises à la sortie de la mémoire de brassage (et qui comprennent donc à la fois des bits de données proprement dites et des bits de redondance dus au premier codage) les bits de 63 à 1 sont des bits de redondance ou de contre La formation des bits de redondance s#effectue de la façon suivante o la suite des 231 bits allant de 294 à 64 correspond aux coefficients dgan polyn8me-M(x) de degré 230 ; on multiplie ce polynôme par ~x63 ; on obtient un polynôme x63M(x) que l'on soumet à une division modulo 2, par le polynôme générateur G(x) suivant G(x) = x63+x56+x42+x21+x14+1. Le reste de cette division forme un polynôme R(x) de degré 62. Les bits de redondance sont formés en prenant les 63 coefficients de ce polynôme R(x). La suite formée par les bits b294 à b64 et par les bits. b53 à b1 correspond alors numériquement aux coefficients d'un polyn8me S(x) divisible modulo 2 par le polynôme générateur G(x) Un codeur de ce type possède la meme structure que le codeur 42 illustré sur la figure 4, avec cette différence que les diviseurs sont maintenant des diviseurs par 231 et par 63 et que le- circuit de calcul du reste est adapté à des mots de 231 bits utiles. Ce second codeur peut être constitué par les circuits du commerce-suivant - des registres de type 74LS 164, 74LS 165, - des bascules de type 74LS 174, 74LS 175, - des portes logiques de type 74LS 00, 74LS 04, 74LS 86. Les 294 bits d'un mot issu du second codeur sont appliqués ensuite à la mémoire tampon 48 qui est schématiquement représentée sur la figure 8 Cette me- moire comprend un moyen de stockage 49 avec une entrée de données 48e et une sortie de données 48s Ce moyen est adressé par une entrée 48ad qui reçoit l'un ou l~au tre de deux jeux dvadresses d'écriture (ADE) et de lec- ture La mémoire tampon 48 peut être constituée de boîtiers de type MCM 2114. Si l'on veut constituer, dans la mémoire tam pon 48, un ensemble de données adapté au format gé;séra- lement utilisé dans l'enregistrement d'images de télévision, on mémorisera les informations concernant deux trames (une trame impaire, une trame paire) contenant chacune 287 lignes Le second codeur 46 devra donc élivrer 2x287=574 mots codés de 294 bits chacun pour remplir les deux trames t le premier codeur 42 devra donc délivrer au moins 574 fois 231 bits pour alimenter le second codeur, soit 132 594 #bits, ce qui représente, pour lui, un nombre de mots codés de 63 bits égal å 210su Le diagramme des temps représenté sur la figure 9 résume les différentes phases de l'enregistrement d'une image dans la mémoire tampon finale. Les niveaux haut des lignes 42, 44 et 46 représentent les durées pendant lesquelles le premier codeur 42, le circuit de brassage 44, et le second décodeur 46 sont en fonction. Le moyen d'émission 20 entre en action un peu après la fin du second codage. Il émet les signaux DIDON complets .obtenus en prélevant dans la mémoire tampon des blocs dé 294 bits en y ajoutant deux octets de synchronisation de bits et un octet de synchronisation d'octets. La durée d'enregistrement d'une image dure environ 0,3 s et son émission vers les organes d'enregistrement environ 0,04 s. L'information binaire enregistrée par l'qui pement qui vient d'etre décrit contiens la redondance nécessaire pour que deux erreurs isolées simples ou des erreurs groupées en paquet de 21 bits puisent etre détectées et corrigées. C'est ce qui va maintenant etre décrit à l'aide des figures 10 à 12 qui se rapportent à l'équipement de lecture. Il faut d'abord observer que le fonctionnement de l'équipement de lecture est un peu différent de celui de l'équipement d'enregistrement en ce sens,qu'à la lecture, les informations parviennent au premier décodeur 74 au rythme de lecture habituel du lecteur de vidéodisque, c'est-à-dire ligne par ligne et image par image. Pour pouvoir traiter de manière continue ces informations, il faut donc un premier décodeur 74 qui soit formé de deux modules de décodage identiques (74', 74") travaillant alternativement sur une ligne puis sur la suivante, un module effectuant la correction d'un mot reçu lorsque l'autre charge le mot suivant. A l'enregis trement, le premier codeur pouvait lire les données dans la mémoire tampon de la source de données à un rythme qu'il était libre d'imposer, ce qui était naturellement plus simple Après le premier décodeur 74, cette alternance n'a plus lieu puisque les bits des différents mots décodés sont écrits dans la mémoire du circuit de débrassage. Les données numériques fournies par le moyen de réception 50 sont donc d'abord traitées par le pre mier décodeur 74, qui est un décodeur de type FIEE correspondant au second codeur 46 de l'équipement d'enregistrement. Son rôle est de recevoir les deux fois 287 mots de 294 bits que lui adresse le moyen 50, de corriger ces mots et d'adresser ensuite deux fois 287 mots formés de 231 bits de données utiles corrigés, au circuit de débrassage. Bien qu'un décodeur de type FIRE soit connu (cf. les références citées plus haut à propos des codes correcteurs d'erreurs) un mode de réalisation adapté à l'invention est illustré sur la figure 10. Le décodeur représenté comprend 2 modules 74' et 74" identiques permettant de traiter alternativement les lignes des données qui, se présentent su,r# l'entrée 74e de telle sorte que l'équipement de lecture fctionne en continu.Chaque module comprend un registre parallele-série 100; dont l'entrée est reliée. à l'entrée de données 74e- qui reçoit les blocs de données, registre qui est commandé en entrée par un- signal d'horloge HPC véhiculé par une connexion 101, et en sortie par un autre signal HDC2 véhiculé par une connexion 103, un registre tampon 102 à 294 bits (qui est la longueur des mots codés dans l'exampl" 3#'crit), ce registre éta.1t relié au convertisseur d'entrée 100 à travers une porte logique 104 de type ET, la sortie de ce registre 102 étant reliée à une porte logique OU-exclusif 106, elle-meme reliée à un se cond registre 108, de type série-parallèle.Le module représenté comprend encore un circuit 110 de calcul de syndrome ayant une entrée reliée à la sortie de la porte 104, et une sortie numérique sur 63 bits reliée à un circuit 112 de localisation et de correction d'erreurs en paquet. Ce dernier circuit a sa sortie reliée à la porte, OU-exclusif 106. Le décodeur comprend encore un circuio logique de contrôle 116 constitué par un divi seur 118 par 294 dont la sortie délivre un signal FPAQ (Fin de Paquet) appliqué à un circuit monostable 120, et à un diviseur par 2 référencé 122 et à un monostable 123 lequel est relié au diviseur 118. Les sorties des circuits 120 et 122 sont reliées à une porte OU 126 dont la sortie est reliée à une bascule 124, la sortie de cette bascule délivrant un signal EDV (Entrée de Données Valide > commandant le circuit de localisation et de correction erreurs 112, la porte ET 104 et une porte inverseuse 130, laquelle est reliée à une porte ET 132 dont la sortie est reliée au convertisseur de sortie 108. Enfin un circuit 109, dont on verra plus loin (figure 12) la place exacte dans l#équipement, émet un signal HDCL qui est appliqué au registre d'entrée 100 par la connexion 1038 au circuit de correction 112, au registre 102 et à la porte 132. Le fonctionnement de ce circuit est le suivant. Les bits délivrés par le convertisseur 100 sont introduits dans le registre 102, la porte 104 étant ouverte grâce à EDV qui est au niveau haut ; ces bits sont également chargés dans le circuit de calcul de syndrome 110. On sait qu'un syndrome#(dit encore syndrome d'er- reur), est un mot binaire résultant dgun traitement dgun mot reçu et qui permet de caractériser globalement la présence d'erreur Dans l'exemple décrit, c'est un mot de 63 bits. Cette première phase est terminée après 294 coups d'horloge HDC2, ce qui est marqué par le passage au niveau haut du signal FPAQ délivré par le diviseur 118. Ce signal fait basculer 120 puis 124, ce qui fait passer. EDV au niveau bas, ce qui provoque la fermeture de la porte 104. En même temps, le diviseur 122 par 2 délivre un signal qui sera appliqué sur l'équivalent de la porte 126 dans le second module 74 lequel va alors recevoir le paquet suivant 294 bits. La sortie de ce compteur 122 rebasculera après un nouveau compte de 294 coups d'horloge, ce qui réactivera le module 74'. Pendant sa phase de fonctionnement, le circuit 110 effectue la division polynomiale du mot code reçu (dans l'exemple pris on rappelle qu'il s'agit d'un mot de 294 bits) par le polyome générateur utilisé dans le circuit de codage, c'est-a-dire dans le circuit 46 de l'équipement d'enregistrement. Dans l'exemple pris, ce polynôme est de degré 63. Si aucune erreur n'affecte le mot codé, ce reste est nul. Sinon le syndrome obtenu reflète les erreurs contenues dans le mot reçu. A partir de ce syndrome, k circuit 112 calcule les corrections à apporter Pour ceLa il délivre sur sa sortie des bits égaux à e ou à 1 selon que le bit délivré par le registre 102 est correct ou erroné. La porte OU exclusif 106 corrige alors les bits erronés et délivre sur sa sortie des mots de 231 bits corrects Ces mots sont finalement délivrés sous forme parallèle sur la sortie 74s. Naturellement, si le mot reçu par le décodeur est hautement erroné, le décodeur ne pourra pas le cor ragez, t1 indiquera seulement que le mot reçu est erroné et il transmettra un mot de 231 bits non corrigé. Cette remarque sera utilisée plus loin lors de la procédure de ros~i!uticn de a-ts perdus Les mots de 231 bits délivrés par le premier décodeur 74 sont écrits dans la mémoire du circuit de débrassage 76, lequel fonctionne comme le circuit de brassage 44 de l'équipement -elenregistrementr mais en sens inverse ; les mots sont écrits colonne par colonne puis. lus ligne .par ligne, ce qui a pour effet de retrou ver les données dans la configuration daorigine. La mémoire du circuit de débrassage peut encore etre une mé- moire de 38x218 octets. L'adresse de base A est d'abord prise égale à 0 pour traiter la trame impaire, puis pris se égale à 38x218 pour traiter la trame paire. Les données débrassées sont ensuite appliquées au décodeur 78, Ce décodeur est du type BCR et correspond au codeur d'enregistrement 42 Bien qu'un décodeur BCH soit connu (cf la bibliographie citée plus haut) on va décrire brièvement un exemple de réalisation de ce circuit à 1 'aide de la figure il. Le décodeur représenté comprend un registre 140 apte à recevoir 63 bits, dont l'entrée est reliée à l'entrée 78e du décodeur, un diviseur par 63 référencé 142, recevant sur une entrée un signal de v#-'.idation VA qui vient du circuit de débrassage et qui accompagne chaque bit introduit dans le registre 140, un monostable 144 délivrant un signal INITP2 et relié au diviseur 142 par une connexion 145, deux mémoires programmables (PROMU P1 et P3 reliées par une liaison numérique 147 à 6 bits au diviseur 142, deux circuits 148 et 150 de calcul de deux syndromes d'erreurs S1 et S3, ces deux circuits étant reliés par une liaison numérique 149 à l'entrée 78e et alimentant un circuit 152 de calcul d'un polynôme L(x), ce circuit 152 étant relié à un circuit 154 de localisation et de correction d'erreurs, une porte Ou-exclusif 156 reliée à la sortie du registre 140 et à la sortie du circuit 154. Le décodeur représenté comprend encore un diviseur 158 par 63 relié à 154r un circuit monostable 160 relié à 152 par une connexion 153 et délivrant un signal INITP3 appliqué à 154 et 158.Ce circuit est commandé par une horloge 162 dont on verra la place exacte à propos de la figure 12 et qui délivre des impulsions HCDP deux fois plus fréquentes que les impulsions VA Le fonctionnement d'un tel circuit comprend trois phases - 1) la première phase commence par l'arrivée du signal VA et des bits dans le registre 140 ; cette premiè re phase se termine après 63 coups d'horloge, ins tant détecté par le diviseur 142, qui, par la con nexion- 145, déclenche le monostable 144, lequel dé livre le signal INITP2. La mémoire E1 contient les racines d'un polynôme primitif- x6+x+l et la mémoire P3 le cube de ces racines.Selon la théorie du code BCH, des syndromes d'erreurs S1 et S3 peuvent etre calculés en donnant à la variable x du polynôme de degré 62 correspondant aux 63 bits du registre 140, la valeur desdites racines. Ce calcul est effectué dans les circuits 148 et 150 qui reçoivent à cet effet les racines en question en provenance des mé moires Pl et P3 et les 63 bits d'entrée définissant le polynôme de degré correspondant. - 2) La seconde phase, déclenchée par le signal-INITP2 délivré par le monostable 144, correspond au cal cul, dans le circuit 152, du polynôme L(x), dit polynôme localisateur, qui, pour le code BCH utilisé, est Lorsque ce calcul est terminé, une impulsion est émise sur la connexion 153, qui fait. basculer le monostable 160, lequel émet un signal INITP3 qui commande le début de la troisième phase. - 3) Cette troisièm2 phase e#t celle de la locali- > tion et de la correction des erreurs. Pour localiser les erreurs on doit résoudre l'équation L(x)=O. Cette phase est contrôlée par l'horloge 162 deux fois plus rapide que l'horloge VA. Dans cette phase, les bits contenus dans le registre 140 sont extraits au rythme de HDCl et, pour chaque bit, le circuit 154 délivre un signal binaire égal à 0 ou à 1 selon que ce bit a été trouvé correct ou er-roné. La porte OU exclusif 156 effectue alors la correction. La sor tire 7rus délivre une suite de mots de 51 bits corri gés. Naturellement, comme pour le décodeur précédent, Si le décodeur BCH qui vient d'etre-décrIt est capable de corriger deux erreurs, quelle que soit la place de celles-ci, il est impuissant en cas erreurs plus nombreuses Dans ce cas, il transmet quand même le mot trouvé, et signale qu'il est erroné. Pour finir, les moyens de remplacement de paquets perdus fonctionnent selon le principe suivant Le moyen de réception DIDON 50 contient, de manière classi- que et comme il- est décrit dans les références citées plus haut à propos de cette procédure, des circuits qui déteçtent l'arrivée de chaque paquet de données Lorsqu'un tel paquet a été trouvé, un signal est émi-' réfé- rencé PTR (Paquet Trouvé) Ce signal est un créneau de tension dont le front avant indique la prise en compte d'un paquet. Les moyens de remplacement de paquets perdus utilisent ce signal ou plus exactement détectent l'absence de ce signal à l'intérieur de la fenetre devin= sertion des données dont la position doit etre connue, absence qui signifie qu'un paquet a été perdu. Lorsque le nombre de paquets supposés perdus est plus important que le nombre de paquets réellement trouvés, cela signi- fie que les données étaient absentes dans la fenetre de l'image considérée à l'émission et on ne traite pas l'image correspondante. Alors, ils mettent en oeuvre des moyens représentés sur la figure 12.Le circuit 72 contient un circuit logique 73 apte à détecter la présence et l'absence du signal PTR, une horloge 109 délivrant un signal HDCZ dont le rôle a déjà été évoqué lors de la description du premier décodeur 74 et une horloge 162 délivrant un signal HDC1 intervenant dans le second décodeur 78. A l'aide des signaux fournis par le moyen 50, le circuit 73 émet le signal HPC pendant la fenetre d'insertion des données dont le premier décodeur a beson et après cette fenetre le signal ADCI nécessaire au second décodeur En cas d'absence du signal PTR pendant la fenetre, le circuit 73 déclenche le circuit 109 afin de remplacer le signal HPC par un signal HDC2 plus rapide. Mais en l'absence de paquet trouve, la sortie du récepteur 50 ne délivre naturellement aucun bit au convertisseur parallèle-série 100'du décodeur 174. Mais l'horloge 109 délivre des impulsions HDC2 au registre 102. Or, celui-ci ne reçoit aucun bit sur son entrée. Cela équ#- vaut donc à l'introduction1 dans le registre 102, d'une suite de bits tous égaux à zéro. Le compteur 118 limite ce nombre de bits à 294, ce qui permet de reconstituer un paquet fictif dans le premier décodeur. On observera que, étant formé uniquement de 0, le mot de 294 bits est statistiquement erroné à 50%. Il est transmis tel que au circuit de débrassage 76. Celuici répartit les 294 bits sur des mots différents de 63 bits, qui seront adressés au second décodeur. Dans celui-ci, la situation est bien plus favorable que dans le premier décodeur, car les mots adressés ne contiennent plus que des erreurs isolées ; le second décodeur pourra alors fort bien corriger cette configuration d'erreur (si le nombre d'erreurs est inférieur à 3). Ainsi, grâce à la génération d'un paquet fictif avant le premier décodeur, au débrassage et au dernier décodage, il est possible de restituer l'informa tion correspondant à un paquet perdu On voit donc tout l'intérêt que présente le circuit de brassage à llenre- gistrement des données, puisqu il suppose un débrassage à la lecture, lequel permet entre autres la régénération des informations contenues dans un paquet perdu. On comprend ainsi qu'il est nécessaire que le décodage BCH suive le débrassage, donc que le décodage FIRE- soit le premier et que, par conséquent, dans l'equiperenl d'enregistrement on procède d'abord au codage BCH puis, après brassage, au codage FIRE. REVENDIC.ATIONS 1. Equinement denregistrement de données nu merdiques sur vidéodisque analogique apte à etre relié à une source de données (10) délivrant des signaux formés de bits, cet équipement comprenant un moyen d'émission (20) apte à organiser des données numériques en paquets de bits comprenant un en-tête et un bloc utile de données ayant une certaine taille et å multiplexer eventuellement ces paquets avec un signal vidéo, (-4es moyens d'enregistrement (30) sur vidéodisque (32) relies à ce moyen d'émission (20), cet équipemert%étant caractérisé en ce qu'il comprend en outre, avant le moyen d'émission, un système (40) de protection contre les erreurs consistant en :: - un premier co#deur (42) à une entrée de données (42e) recevant les données numériques provenant de la source (10) et à une sortie de données (42s) délivrant des données codées, ce premier codeur (42) mettant en oeu vrt un premier code cyclique permettant la détection et la correction de quelques erreurs isolées, ce pre mier codeur travaillant sur des mots codés formés de bits de données auxquels sont ajoutés des bits de re dondance, ces mots codés ayant une taille qui est de l'ordre d'un sous-multiple de la taille d'un bloc uti le de données desdits paquets, - un circuit de brassage (44) à une entrée de données (44e) reliée à la sortie (42s) du premier codeur (42) et à une sortie de données (44s) délivrant des données brassées, ce circuit (44) comprenant une mémoire ma tricielle associée à des moyens d'adressage pour l'écriture ligne par ligne et pour la lecture colonne pr conne, - un second codeur (46), à une entrée de données (46e) reliée à la sortie (44su du circuit de brassage (44) et à une sortie de données (46s), ce second codeur (46) mettant en oeuvre un second code cyclique apte à la détection et à la correction d'erreurs groupées en paquets, ce second codeur travaillant sur des mots co dés formés de bits de données auxquels sont ajoutés des bits de redondance, ces mots ayant une taille cor respondant à la taille des blocs utiles des paquets à enregistrer, - une #émoire tampon (48) à une entrée (48e).reliée à la sortie (46s) du second décodeur (46) et à une sortie (4Ss) reliée au moyen d'émission (20). 2. Equipement selon la revendication 1, caractérisé en ce que le premier codeur (42) est un codeur de type BCH. 3. Equipement selon la revendication 2, ca ractérisé en ce que le premier codeur (42) travaille avec des mots de 63 bits, dont 51 constituent des données utiles et 12 des bits de redondance. 4. équipement selon 1 D une quelconque des re vendications 1 à 3, caractérisé en ce que le second codeur (46) est un codeur de type FIRME 5. Equipement selon la revendication 42 ca ractérisé en ce que le second codeur travaille avec des mots de 294 bits dont 231 constituent des données utiles et 63 des bits de redondance 6. Equipement selon l'une quelconque des revendications 1 à 5, caractérisé en ce que, dans chaque image du signal vidéo est définie une fenêtre d'inser- tion de données, cette fenêtre étant soit vide de données, soit entièrement occupée par des données 7.Equipement de lecture de données numériques enregistrées sur vidéodisque analogique par un équipement d'enregistrement conforme à l'une quelconque des revendications 1 à 6, cet équipement comprenant un moyen de lecture (34) du vidéodisque (32), délivrant un signal comprenant des données numériques éventuellement multiplexées avec un signal vidéo, un moyen de réception. (50) apte à restituer les données numériques présentes dans le signal délivré par le moyen de lecture, et un moyen (60) d'exploitation des données numériques lues, cet équipement étant caractérisé en ce qu'il comprend en outre, inséré entre le moyen de réception et le moyen d'exp1oitati#n, un système (70) de détection et de correction d'erreurs consistant en - un premier décodeur (74) ayant une entrée de données (74e) reliée à la sortie du circuit de réception (50) et une sortie de données (74s) délivrant des données décodées et corrigées, ce premier décodeur tuant un décodage inverse du codage mis en oeuvre dans le second décodeur (oo) de l'équipement d'enregistre ment, ce premier décodeur effectuant une détection et une correction des mots contenant des erreurs groupées en paquet, - un circuit de débrassage (76) à une entrée de données (76e) reliée à la sortie du premier circuit décodeur et à une sortie de données (76s) délivrant des données débrassées, ce circuit comprenant une mémoire matri cielle identique à celle du circuit de brassage de l'équipement d'enregistrement, cette mémoire étant associée à des moyens d'adressage pour l'écriture co lonne par colonne et pour la lecture ligne par ligne, - un second décodeur (78) à une entrée de données (78e) reliée à la sortie de données (76s) du circuit de dé brassage (76) et à une sortie de données (78s) reliées au moyen d'exploitation (60), ce second décodeur (78) effectuant un décodage inverse du codage mis en oeuvre dans le premier codeur (42) de l'équipement d'enregisv trement, ce second décodeur effectuant une détection et une correction des mots contenant quelques erreurs isolées, - un circuit de commande (72) du premier et du second décodeurs (74, 78) et du circuit de débrassage (76) lorsque le moyen. de réception (50) indique qu'un pa quet de données est considéré comme perdu, de telle sorte que le second décodeur (78) peut tout de meme délivrer des données corrigées restituant lBinforma- tion contenue dans le paquet.perdu. 8. Equipèrnent selon la revendication 7, caractérisé en ce que le circuit de commande (72) comprend un circuit (109Y apte- à délivrer des impulsions en leab- sence de paquet reçu par le moyen de réception 50, im pesions qui commandent le chargement d'un mot formé de bits tous égaux à 0 dans un registre (102) appartenant au premier décodeur (74), ce mot fictif étant ensuite adressé normalement au circuit de débrassage (76).