Brevet FR2529728A1 — publié le 19840106

La présente invention concerne les circuits logi- ques et vise à réaliser des circuits de mémoire qui limitent les effets défavorables de signaux parasites. Les circuits de bascule de type maître-esclave à positionnewentrestauration (S-R) fonctionnant sous la dépendance d'un signal d'horloge, couramment utilisés, posi- tionnent les bornes de sortie complémentaires à des niveaux logiques sélectionnés sous l'effet du positionnement à un état haut des bornes de positionnement et/ou de restaura- tion De façon caractéristique, un signal d'horloge utilisé avec la bascule est dans un premier état lorsqu'on désire modifier les signaux de sortie de l'élément maître sous l'effet de signaux appliqués aux bornes de positionnement ou de restauration Lorsque les bornes d'entrée de positionne- ment ou de restauration atteignent le-niveau haut, les sor- ties de l'élément maître de la bascule sont positionnées au niveau logique sélectionné et demeurent à des niveaux sélec- tionnés même si La borne de positionnement ou de restaura- tion retourne ensuite à un niveau " O " bas Lorsque les sor- ties de l'élément maître ont été ainsi modifiées et lorsque le signal d'horloge est passé au second état, l'élément esclave fonctionne sous la dépendance de signaux reçus à partir de l'élément maître de façon à positionner les bornes de sortie de la bascule aux niveaux désirés Des signaux parasites présents sur les bornes de positionnement et de restauration peuvent faire prendre à la bascule un état incorrect et la faire demeurer dans cet état, même après la disparition des signaux parasites Ceci peut introduire des erreurs dans des systèmes utilisés avec la bascule. Il est souhaitable de disposer d'une bascule de type maître-esclave à positionnement-restauration, dans laquelle les niveaux logiques de sortie ne changent pas, à moins que des signaux présents sur les bornes d'entrée de positionnement et de restauration demeurent à un niveau sélectionné au moins entre un instant situé juste avant et un instant situé après une transition du signal d'horloge qui permet le transfert de l'information de l'élément maître vers l'élément esclave. Conformément à linvention, un circuit de bascule maître-esclave à positionnement-restauration comprend un élé- ment maître ayant une borne de sortie connectée à une borne d'entrée d'un élément esclave, l'élément esclave ayant une borne de sortie qui constitue une borne de sortie du circuit de bascule, et un circuit de réaction ayant des première et seconde bornes d'entrée qui constituent des bornes d'entrée du circuit de bascule, une troisième borne d'entrée connectée à une borne de sortie du circuit de bascule, et une borne de sortie qui est connectée à une borne d'entrée de l'élément maître, l'élément maître étant conçu de façon à modifier ou à maintenir l'état logique de sa borne de sortie sous l'effet d'un signal présent sur sa borne d'entrée pendant un état d'un signal d'horloge et à maintenir l'état logique de sa borne de sortie pendant un autre état du signal d'horloge, l'élément esclave étant conçu de façon à modifier ou à main- tenir l'état logique de sa borne de sortie sous l'effet d'un signal présent sur sa borne d'entrée pendant un état d'un signal d'horloge et à maintenir l'état logique de sa borne de sortie pendant un autre état du signal d'horloge, et le cir- cuit de réaction étant conçu de façon à maintenir ou à modi- fier l'état logique de sa borne de sortie sous la dépendance des états logiques appliqués à ses première, seconde et troisième bornes d'entrée, de façon que si l'état logique des première ou seconde bornes d'entrée change puis retourne ensuite à l'état logique d'origine, l'état logique de la bor- ne de sortie du circuit de réaction prenne ou conserve l'état logique qui résultait de l'état logique d'origine des pre- mière ou seconde bornes d'entrée, à moins qu'un signal appa- raissant sur les première ou seconde bornes d'entrée ne maintiennent le second état logique pendant la durée au cours de laquelle le signal d'horloge accomplit une transition de l'un de ses états logiques vers son autre état logique. Dans un mode de réalisation, pendant qu'un signal d'horloge utilisé avec le circuit de bascule est dans un pre- mier état logique, le signal présent à l'entrée du circuit de réaction provoque la modification de l'information qui est enregistrée dans l'élément maître du circuit, mais l'informa- tion enregistrée dans un élément esclave du circuit ne peut pas être modifiée Lorsque le signal d'horloge commute à un second état logique, l'information enregistrée dans l'élé- ment esclave peut être modifiée conformément au signal pré- sent à la sortie de l'élément maître, mais l'information enregistrée dans l'élément maître ne peut pas être modifiée. Avec un premier niveau logique appliqué aux bornes d'entrée de positionnement ou de restauration, la borne de sortie du circuit est finalement positionnée ou maintenue à un premier ou un second état logique présélectionné Pour positionner ou maintenir l'état logique de la borne de sor- tie du circuit, il est nécessaire d'appliquer un premier état logique aux bornes d'entrée de positionnement ou de restauration pendant la durée au cours de laquelle le signal d'horloge est dans un premier état logique, et de maintenir l'état logique d'entrée jusqu'à ce que le signal d'horloge accomplisse une transition vers un second état logique Des signaux qui apparaissent sur les bornes de positionnement et/ou de restauration et qui ne sont pas maintenus au pre- mier état logique entre un instant situé juste avant et un instant situé après la transition du signal d'horloge du premier état logique vers le second état logique, n'ont aucun effet sur l'état de sortie du circuit Par conséquent, de nombreux signaux de bruit et autres signaux parasites ne peuvent pas faire prendre à la sortie du circuit un état logique incorrect. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels La figure 1-représente sous forme de schéma logi- que un mode de réalisation de l'invention; La figure 2 représente une configuration de circuit préférée d'un mode de réalisation de l'invention; La figure 3 montre divers signaux logiques appli- qués aux modes de réalisation des figures 1 et 2 et générés par ces derniers; et La figure 4 représente une table de vérité pour les modes de réalisation des figures 1 et 2. On va maintenant considérer la figure 1 sur laquelle on voit qu'un circuit de bascule de type maitre- esclave R-S comprend un élément maître (représenté à l'inté- rieur du rectangle en pointillés MS), un élément esclave (représenté à l'intérieur du rectangle en pointillés SS), et un circuit de réaction (représenté à l'intérieur du rectan- gle en pointillés F) Une borne d'entrée de restauration R est connectée à une borne 14 et une borne d'entrée de posi- tionnement S est connectée à une borne 16 Une borne de sor- tie Q est connectée à une borne 66 et une borne de sortie complémentaire QN est connectée à une borne 72 Contraire- ment aux bascules de type maitre-esclave R-S couramment utilisées, des signaux parasites apparaissant sur les bornes d'entrée S et R ne font pas changer d'état les bornes de sortie Q et QN, à moins que le potentiel des bornes S et R demeure à un niveau présélectionné à partir du moment auquel un signal d'horloge utilisé avec la bascule accomplit une transition d'un état à l'autre. Le circuit de réaction F comprend essentiellement un premier *inverseur 12, une porte NON-OU à deux entrées, 22, un second inverseur 30 et une porte ET à deux entrées, 18 L'étage maître MS comprend essentiellement deux cir- cuits OU à deux entrées 36 et 42, une porte ET à deux entrées, 46, une porte NON-ET à deux entrées, 40 et une porte NON-OU à deux entrées, 50 L'étage esclave SS comprend deux portes ET à deux entrées, 58 et 68, et deux portes NON-OU à deux entrées, 64 et 70. Une borne d'entrée 14 est connectée à une borne d'entrée de l'inverseur 12 et à une source de signaux de restauration R La borne de sortie de l'inverseur 12 est connectée à une première borne d'entrée de la porte NON-OU 22 et à une borne 20 Une seconde borne d'entrée de la porte NON-OU 22 est connectée à une borne de sortie de la porte ET 18 et à une borne 24 Une première borne d'entrée de la por- te ET 18 est connectée à une borne 16 et à une source de signaux de positionnement S Une seconde borne d'entrée de la porte NON-ET 18 est connectée à la borne de sortie 72 La borne de sortie de la porte NON-OU 22 est connectée à une entrée de l'inverseur 30, à une première entrée de la porte OU 42 et à une borne 28 Une seconde borne d'entrée de la porte OU 42 est connectée à une seconde borne d'entrée de la porte OU 36 et à une borne 26 qui est connectée à une source de signaux d'horloge CK La borne de sortie de l'inverseur est connectée à une première borne d'entrée de la porte OU 36 et à une borne 32 Une borne de sortie de la porte OU 42 est connectée à une première borne d'entrée de la porte ET 46 et à une borne 44 Une borne de sortie de la porte ET 46 est connectée à une seconde borne d'entrée de la porte NON-OU 50 et à une borne 34 Une première borne d'entrée de la porte NON-OU 50 est connectée à une borne 48 et à une source de signaux de pré-charge PD Une borne de sortie de la porte OU 36 est connectée à une seconde borne d'entrée de la porte NON-ET 40 et à une borne 38 Une première borne d'entrée de la porte NON-ET 40 est connectée à une borne de sortie de la porte NON-OU 50, à une première borne d'entrée de la porte ET 58 et à une borne 52 Une seconde borne d'entrée de la porte ET 46 est connectée à une borne de sor- tie de la porte NON-ET 40, à une première entrée de la porte ET 68 et à une borne 54 Les secondes bornes d'entrée des portes ET 58 et 68 sont toutes deux connectées à la borne 26 Une borne de sortie de la porte ET 58 est connectée à une seconde borne d'entrée de la porte NON-OU 64 et à une borne 60 Une borne de sortie de la porte ET 68 est connectée à une seconde borne d'entrée de la porte NON-OU 70 et à une borne 56 Une borne de sortie de la porte NON-OU 64 est con- nectée à une première borne d'entrée de la porte NON-OU 70, à la borne 66 et à la borne de sortie Q Une seconde borne d'entrée de la porte NON-OU 6 A est connectée à une borne de sortie de la porte NON-OU 70, à la borne 72 et à la borne de sortie QN. On va maintenant considérer la figure 2 qui mon- tre sous forme de schéma électrique un mode de réalisation préféré d'un circuit de bascule de type maître-esclave R-S, Le circuit 100 remplit les mêmes fonctions que le cir- cuit de la figure 1 et il comprend un circuit de réaction (représenté dans le rectangle en pointillés FO), un élément maître (représenté dans le rectangle en pointillés MSO), et un élément esclave (représenté dans le rectangle en pointil- lés SSO) Ces trois parties du circuit 100 correspondent aux trois parties du circuit de la figure 1 qui sont identifiées par les mêmes références, sans le " O " 1 à la fin. Le circuit 100 comprend des transistors MOS à canal N et à mode de déplétion Ql O, Q 12, Q 14, Q 16, Q 18, Q 20 et Q 22 et des transistors MOS à canal N et à mode d'enri- chissement Q 24, Q 26, Q 28, Q 30, Q 32, Q 34, Q 36, Q 38, Q 40, Q 42, Q 44, Q 46, Q 48, Q 50, Q 52, Q 54, Q 56 et Q 58. Une borne d'entrée de restauration RO est connec- tée à la grille de Q 24 et à une borne 104 Une borne d'entrée de positionnement SO est connectée à la grille de Q 32 et à une borne 122 Les sources de Q 24, Q 26, Q 30, Q 32, Q 38, Q 40, Q 42, Q 44, Q 46, Q 50, Q 52, Q 54 et Q 58 sont connectées à une borne 106 et à une source de potentiel VSS Les drains de Q 10, Q 12, Q 14, Q 16, Q 18, Q 20 et Q 22 sont connectés à une borne 144 et à une seconde source d'alimentation VDD VDD est de façon caractéristique la tension la plus positive utilisée dans le circuit 100 et VSS est de façon caractéris- tique le potentiel de la masse La grille et la source de Q 1 O sont connectées à la grille de Q 26, au drain de Q 24 et à une borne 102 La grille et la source de Q 12 sont connectées au drain de Q 26, aux grilles de Q 30 et Q 44, au drain de Q 28 et à une borne 108 La source de Q 28 est connectée au drain de Q 32 et à une borne 120 La grille de Q 28 est connectée à la source et à la grille de Q 22, aux drains de Q 54 et Q 56, à la grille de Q 52 et à une borne 124 qui constitue la borne de sortie QNO du circuit 100 La grille et la source de Q 14 sont connectées au drain de Q 30, à la grille de Q 38 et à une borne 110 La grille et la source de Q 16 sont connectées aux grilles de Q 36 et Q 56, à la source de Q 34 et à une borne 126 La source de Q 34 est connectée aux drains de Q 38 et Q 40 et à une borne 128 La grille de Q 34 est connectée à la source et à la grille de Q 18, aux drains de Q 36 et Q 46, à la grille de Q 48 et à une borne 130 La source de Q 36 est con- nectée aux drains de Q 42 et Q 44 et à une borne 132 La grille de Q 46 est connectée à une borne 136 qui est connec- tée à une source de potentiels de prépositionnement PDO La grille et la source de Q 20 sont connectées aux drains de Q 48 et Q 52, à la grille de Q 54 et à une borne 138 qui cons- titue la borne de sortie QO La source de Q 56 est connectée au drain de Q 58 et à une borne 142 Les grilles de Q 40, Q 42, Q 50 et Q 58 sont connectées à une borne 134 et à une source de signaux d'horloge CKO. On va maintenant considérer la figure 3 qui repré- sente, en fonction du temps, des signaux logiques qui sont appliqués aux modes de réalisation des figures 1 et 2, ou qui apparaissent et/ou sont générés dans ces modes de réali- sation Les bornes d'entrée de positionnement et de restau- ration S, SO, R, RO sont maintenues normalement à un niveau logique haut, c'est-à-dire un 11111, si on désire qu'il n'y ait pas de changement dans les bornes de sortie Q, QO et QN, QNO Si les bornes d'entrée de positionnement S, SO sont à un niveau bas, c'est-à-dire un "O", et si elles sont mainte- nues à ce même niveau à partir de l'instant auquel les bornes d'horioge CK, CKO accomplissent des transitions d'un " O " vers un " 1 ", les bornes de sortie Q, QO et QN, QNO sont respecti- vement positionnées à un " 1 "' et à un "O" Entre T=t 2 et T=t 2 +, S et SO sont à "O" et CK et CKO accomplissent des transitions de 11011 à " 1 " Ceci positionne Q, QO et QN, QNO à des niveaux respectifs " 1 " et 11 " O ", à T=t 2 + Le signal qui apparait sur les bornes de restauration R, RO entre T=t 5 et T=t 6 survient pendant que CK et CKO sont à " O " 1 et, de ce fait, les bornes de sortie Q, QO et QN, QNO demeurent aux niveaux " 1 " et 11 " O " 1 auxquels elles ont été positionnées pré- cédemment Si les bornes d'entrée de positionnement S, SO sont à " 1 ", comme c'est le cas entre T=t 3 + et T=t 13-, et si les bornes d'entrée de restauration R, RO sont positionnées à 110 ", comme de T=t 9 à T=tll, Q, QO et QN, QNO prennent res- pectivement un niveau 1101 et un niveau " 1 " à T=tl O+ Un signal de niveau " O " appliqué sur les bornes d'entrée S et SO ou apparaissant sur ces bornes pendant que le signal d'horloge est à " O " ne change pas les niveaux logiques des bornes de sortie Q, QO et QN, QNO Par exemple, le signal d'entrée S, SO apparaissant entre T=t 13 et T=t 14 ne produit pas de changement dans les niveaux logiques des bornes de sortie Q, QO et QN, QNO qui demeurent respectivement aux niveaux 110 " et " 1 " atteints précédemment Pendant la durée allant de T=t 17 + à T=t 18-, PD et PDO sont à " 1 " Ceci a pour effet de positionner ou de maintenir les sorties Q et QO au niveau " 1 ", et de positionner ou de maintenir QN et QNO au niveau " O ". Les modes de réalisation des figures 1 et 2 sont conçus de façon que les signaux d'entrée de niveau "O" sur les bornes d'entrée de positionnement et de restauration n'affectent les signaux des bornes de sortie Q, QO et QN, -QNO que lorsque ces signaux d'entrée apparaissent pendant que le signal d'horloge est à "O" et lorsque ces signaux d'entrée sont maintenus au niveau 11 " O " 1 jusqu'à ce que l'horlo- ge accomplisse une transition vers le niveau " 1 " Par consé- quent, les modes de réalisation des figures 1 et 2 sont fon- damentalement insensibles aux signaux de bruit ou aux signaux parasites, à moins que ces signaux ne satisfassent les critè- res indiqués ci-dessus. On va maintenant considérer la figure 4 qui montre une table de vérité applicable aux modes de réalisation des figures 1 et 2 Si l'horloge CK, CKO est à "O", les sorties Q, QO et QN, QNO demeurent aux niveaux qu'elles avaient pré- cédemment, indépendamment de l'état logique des signaux de positionnement et de restauration et des niveaux logiques d'entrée de pré-charge Si SSO=R, RO=" 1 " et PD,PDO="O" et si l'horloge CK, CKO est commutée d'un " O " à un " 1 ", les bornes de cortie Q, QO et QN, QNO demeurent aux niveaux initiaux Si CK,CKO=PD,PDO=" 1 ", les bornes de sortie Q, QO et QN, QNO sont positionnées ou maintenues respectivement aux niveaux " 1 " et " 10 ", indépendamment des états logiques des bornes d'entrée S SO et R, RO. Si R,RO=" 1 ",PD,PDO="O", ou si S,SO="O" pendant que CK, CKO accomplit une transition d'un "O" vers un " 1 ", Q QO et QN, QNO prennent ou conservent respectivement un niveau " 1 " et "O". Si S,SO=" 1 " et PD,PDO="O", et si R,RO="O" pendant que CK, CKO accomplit une transition d'un " O "Q vers un " 1 ", Q, QO et QN, QNO prennent ou conservent respectivement un niveau "O" ou un niveau " 1 ". Si S,SO=R,RO=PD,PDO="O", et si CK,CKO accomplit une transition d'un " O " vers un " 1 ", Q, QO et QN, QNO prennent ou conservent respectivement un niveau " 1 " et un niveau " O " Cette condition ne se produit normalement pas du fait que, généralement, les bornes de positionnement et de restauration sont toutes deux à " 1 ", ou bien une seule des deux prend un niveau " O ". On a fabriqué le circuit 100 de la figure 2 sous la forme d'une partie d'un circuit intégré en silicium, on l'a testé et on a trouvé qu'il fonctionnait correctement La version en circuit intégré du circuit 100 utilisait des tran- sistors à canal N à mode de déplétion et d'enrichissement avec VDD = 5 volts, VSS = O volt, et avec un niveau " 1 "' de 5 volts et un niveau " O " de O volt. On notera que les modes de réalisation décrits ici ne sont destinés qu'à illustrer l'invention et peuvent faire l'objet de diverses modifications Par exemple, on peut fabriquer le circuit de réaction de la figure 1 en utilisant des circuits CMOS, des circuits bipolaires, des circuits PMOS, ou d'autres circuits disponibles En outre, on peut utiliser avec les éléments nmaitre et esclave des signaux d'horloge séparés ne se chevauchant pas, et les deux élé- ments peuvent réagir au même niveau logique des deux signaux d'horloge On peut de plus utiliser diverses autres bascules de type maître-esclave à la place de celles représentées. h REVENDICATIONS 1 Circuit de bascule maître-esclave à positionne- ment-restauration comprenant un élément maître ayant une bor- ne de sortie connectée à une borne d'entrée d'un élément esclave, l'élément esclave ayant une borne de sortie qui constitue une borne de sortie du circuit de bascule, l'élé- ment maître étant conçu de façon à modifier ou à maintenir l'état logique de sa borne de sortie sous l'effet d'un signal présent sur sa borne d'entrée pendant un état d'un signal d'horloge, et à maintenir l'état logique de sa borne de sor- tie pendant l'autre état du signal d'horloge, l'élément esclave étant conçu de façon à modifier ou à maintenir l'état logique de sa borne de sortie sous l'effet d'un signal présent sur sa borne d'entrée pendant un état d'un signal d'horloge et à maintenir l'état logique de sa borne de sortie pendant l'autre état du signal d'horloge, caractérisé en ce qu'il comprend un circuit de réaction (F) ayant des première (R) et seconde (S) bornes d'entrée qui constituent des bor- nes d'entrée du circuit de bascule, une troisième borne d'entrée connectée à une borne de sortie (QN) du circuit de bascule, et une borne de sortie ( 28) qui est connectée à une borne d'entrée de l'élément maître, le circuit de réaction étant conçu de façon à maintenir ou à modifier l'état logi- que de sa borne de sortie ( 28) sous la dépendance des états logiques qui sont appliqués à ses première (R) seconde (S) et troisième bornes d'entrée, de façon que si l'état logique des première ou seconde bornes d'entrée change puis retourne à l'état logique d'origine, l'état logique de la borne de sortie du circuit de réaction prenne ou conserve l'état logique qui résultait de l'état logique d'origine des pre- mière ou seconde bornes d'entrée, à moins qu'un signal apparaissant sur les première ou seconde bornes d'entrée ne maintienne le second état logique pendant la durée au cours de laquelle le signal d'horloge accomplit une transition de l'un de ses états logiques vers son autre état logique. 2 Circuit selon la revendication 1, caractérisé en ce que le circuit de réaction comprend un premier circuit inverseur ( 12) ayant une borne d'entrée ( 14) et une borne de sortie ( 20), une porte ET ( 18) ayant des première ( 16) et seconde bornes d'entrée et une borne de sortie ( 24), et une porte NON-OU ( 22) ayant une première borne d'entrée ( 20) connectée à la sortie du circuit inverseur, une seconde bor- ne d'entrée ( 24) connectée à la borne de sortie de la porte ET, et une borne de sortie connectée à une première borne d'entrée ( 28) de l'élément maitre; et en ce que la borne d'entrée ( 14) du premier circuit inverseur constitue la pre- mière borne d'entrée (R) du circuit de bascule, la première borne d'entrée ( 16) de la porte ET constitue la seconde bor- ne d'entrée (S) du circuit de bascule, et la seconde borne d'entrée de la porte ET est la troisième borne d'entrée du circuit de réaction. 3 Circuit selon la revendication 2, caractérisé en ce qu'il comprend un second circuit inverseur ( 30) ayant une borne d'entrée connectée à la borne de sortie de la porte NON-OU ( 22) et une borne de sortie ( 32) connectée à une seconde borne d'entrée de l'élément maître. 4 Circuit selon la revendication 3, caractérisé en ce qu'il comporte des première et seconde bornes de sor- tie complémentaires (Q,QN). Circuit selon l'une quelconque des revendica- tions 1 à 4, caractérisé en ce que chacun des éléments maitre et esclave réagit à un niveau différent parmi deux niveaux logiques d'un signal d'horloge commun, pour modi- fier, lorsque c'est approprié, l'état logique de sa borne de sortie. 6 Circuit selon l'une quelconque des revendica- tions 1 à 4, caractérisé en ce que l'élément maître réagit à un seul niveau logique d'un premier signal d'horloge à deux niveaux logiques de façon à modifier, lorsque c'est approprié, l'état logique de sa borne de sortie, l'élément esclave réagit à un seul niveau logique d'un second signal d'horloge à deux niveaux logiques de façon à modifier, lorsque c'est approprié, l'état logique de sa borne de sortie, et les premier et second signaux d'horloge ont une relation temporelle telle qu'il n'y ait pas de chevauchement entre le niveau logique de chacun d'eux auquel réagit l'élément maître ou l'élément esclave.