Brevet FR2531240A1 — publié le 19840203

la présente invention concerne le domaine des dispositifs médicaux implantés, et elle porte plus particu!liè- rement sur des moyens de commande pour des récepteurs radio-fréquences utilisés en association avec des dispositifs implantés, pour recevoir des signaux de programmation générés à distance. Stimulés par la microminiaturisation continuelle des circuits électroniques, les dispositifs médicaux implantés programmables à distance sont maintenant largement acceptés et utilisés par le corps médical. les stimulateurs programmables à distance constituent un tel type de dispositif implanté qui est largement utilisé du fait qu'il peut entre réglé après implantation, sans intervention chirurgicale comportant des risques les stimulateurs de tissus sous-cutanés implantés et programmables à distance sont également très utilisés du fait qu'ils permettent des réglages relativement fréquents des modes et des paramètres de stimulation, pour tenir compte de phénomènes d'accoutumance ou autres, sans procédures chirurgicales les dispositifs implantés programmables à distance comprennent généralement un récepteur destiné à détecter et à démoduler des signaux de programmation radiofréquences générés à distance, et des circuits de décodage destinés à décoder les signaux pour produire des impulsions numériques utilisées pour la commande des circuits de génération de stimu latin0 Comme 11 exige la nature de la réception radiofréquence, les récepteurs sont des circuits analogiques dont le fonctionnement correct nécessite généralement davantage de puissance que leurs homologues numériques.De plus, un récepteur caractéristique est extrêmement sensible à des signaux radiofréquence s parasites ou indésirables provenant de diverses sources autres qu'un dispositif de programmation à distance. Si on ne tient pas compte de ces signaux parasites, le dispositif implanté peut les confondre avec des signaux de programmation valides, ce qui entralne un fonctionnement indési rable et éventuelleroent dangereux du dispositif implanté. Pour résoudre ces problènïes, les dispositifs implantés comprennent de façon caractéristique un interrupteur à tiges actionné de façon magnétique, pour alimenter sélective- ment le récepteur pendant une opération de programmation à distance. Ainsi, entre des opérations de programmation à distance, le récepteur demeure hors tension, de façon à économiser les ressources en énergie limitées du dispositif implanté, et insensible à des signaux radiofréquences parasites éven tellement dangereux. Bien que l'utilisation d'interrupteurs mécaniques à tiges actionnés de façon magnétique résolve effectivement les problèmes précités, elle staecompagne de plusieurs incon vérients. Par exemple, les interrupteurs à tiges sont des dispositifs mécaniques qui sont en général moins fiables ou plus sujets à défaillance que les circuits électroniques. Ainsi, 11 interrupteur à tiges est de façon caractéristique le "maillon le plus faible" dans un dispositif implanté programmable à distance. De plus, la nécessité d'utiliser des inter rusteur.s a tiges, dont la miniaturisation s'est avérée extrê- mement difficile, a fait échouer les tentatives faites pour réduire la taille et le poids de dispositifs implantés. En outre, l'utilisation d'un interrupteur à tiges pour alimenter la partie constituant le récepteur impose que la tête de programmation à distance contienne un aimant relativement impur tant, ce qui augmente son poids et rend donc son positionnement plus difficile pendant une opération de programmation. Pour s'affranchir des inconvénients précités des interrupteurs à tiges, l'invention procure un circuit récepteur dont la mise en fonction ne nécessite pas un interrupteur à tiges, dont la consommation de puissance est faible, et qui élimine effectivement une programmation erronée du dispositif implanté par des signaux radiofréquences parasites. En plus de l'amélioration de -la fiabilité et des contraintes d'encombrement du circuit récepteur, l'invention permet l'utilisation d'interrupteurs à tiges dans des fonctions moins critiques, par exemple pour une simple commande ma-rche/arret du dispositif implanté Du fait que la même commande marche/arret peut être accomplie par une programmation normale, l'interrupteur à tiges procure une commande supplémentaire ou de secours pour le médecin, ou des moyens permettant au patient d'exercer une commande limitée sur le dispo- sitif implanté, avec un simple aimant Dans le cas où un dé fa1MG de fonctionnement du dispositif implanté constitue un risque potentiel pour la vie du patient, on envisage que lein- terrupteur à tiges marche/arreAt, actionné magnétiquement, qui est proposé, procure au patient un degré de sécurité supplée dentaire en permettant une mise hors fonction immédiate du dispositif. l'invention procure un circuit pour commander un récepteur dans un dispositif implanté du type programmable, se circuit comprend des moyens destinés à mettre en fonction par intermittence le récepteur du dispositif implanté, pour détecter des signaux de programmation générés à distance, et destinés à faire fonctionner continuellement le récepteur pendant au moins un intervalle de temps prédéterminé lorsque le récepteur détecte un signal de programmationO Selon un aspect de l'invention, un Circuit de restauration réagissant à un code de restauration généré à distance, comprenant plus d'un signal de programmation, procure un moyen pour faire en sorte que le récepteur fonctionne continuellement pendant un autre intervalle de temps prédét,erminé Des circuits de décodage sont connectés au récepteur pour traduire des séquenceS de programmation générées à distance en impulsions numériques pour la commande des circuits de sortie de stimulation du dispositif implanté0 Dans le mode de réalisation préféré, les circuits de décodage comprennent un compteur destiné à compter les signaux de programmation entrants et des circuits de vérification synchronisés en partie par le compteur, pour vérifier leur exactitude.Selon un autre aspect de l'invention, des données programmées peuvent entre enregistrées de façon permanente dans la mémoire du dispositif implanté, ou appli- quées temporairement aux circuits de commande de sortie de stimulation. L'application de ces données peut être maintenue en appliquant continuellement un code de restauration à un circuit temporisateur destiné à l'annulation des données de programmation reçues. le circuit temporisateur est restauré au début d'une séquence de programmation et il procure un moyen pour annuler automatiquement des données de programmation qui ne sont pas transférées vers la mémoire permanente. On voit ainsi que l'invention procure un moyen pour actionner à distance le récepteur d'un dispositif implanté, qui est équivalent à un interrupteur magnétique à tiges au point de vue de la fonction remplie et est supérieur à celui-ci au point de vue de la fiabilité. L'invention sera mieux comprise à la lecture de la description qui va suivre d'un mode de réalisation et en se référant aux dessins annexés sur lesquels la figure 1 est un schéma synoptique de principe du dispositif de 17invention les figures 2A, 2B et 2C sont un organigramme du fonctionnement du circuit de 1' invention les figures 3A et 3B sont un schéma synoptique détaillé des circuits électroniques de l'invention la figure 4 est une représentation graphique de signaux de programmation RF utilisés par l'invention ;; et les figures SA, 5E, 6A9 SB, 7A, 7B9 8#, 83 et 9 forment un schéma détaillé des circuits électroniques de l'in Invention. la figure 1 est un schéma synoptique de principe du mode de réalisation préféré de l'invention. On voit sur la figure un récepteur 4 destiné à recevoir des impulsions RF générées par un dispositif de programmation à distance i. les impulsions reçues sont démodulées et décodées dans un circuit de décodage/commande 6, pour fournir des données de programma tion numériques utilisables. Un circuit de commande de récepteur 2 est connecté au récepteur 4 pour le faire fonctionner dans un mode parmi deux.Dans un premier mode, le récepteur 4 est validé par intermittence, c'est-à-dire qu'il est mis en fonction périodiquement pendant une durée relativement courte, de façon à effectuer virtuellement, mais non en réalité, une "veille" continue pour détecter des impulsions de programmation entrantes provenant du dispositif de programmation à distance 1 e Dans le mode de réalisation préféré, le rapport cyclique du récepteur est inférieur à 1%, ce qui fait que la consommation du récepteur lorsqu'il fonctionne dans le mode de veille respecte les limitations imposées par les sources d'énergie ou les batteries qu'on utilise à l'heure actuelle dans les dispositifs implantés0 Dans un second mode, le récepteur 4 est verrouillé dans une condition statique de fonction nement, par une impulsion "d'activation" provenant du dispositif de programmation 1 e le récepteur 4 demeure verrouillé dans la condition de fonctionnement pendant un intervalle de temps qui est commandé par le circuit de décodage/commande 6 et par les impulsions radiofréquences de programmation reçues à partir du dispositif de programmation 1, et il retourne ensuite au mode de "veille". Ainsi, l'invention procure une surveillance essentiellement continue, en validant le récepteur de façon intermittente et périodique, pour détecter les impulsions de programmation entrantes pendant les intervalles de temps relativement longs entre des opérations de programmation et un mode de programmation active dans lequel le récepteur 4 est verrouillé dans une condition statique de fonctionnement pour la réception d'impulsions de programmation étroitement groupées, pendant des o#pérations de programmation. la figure 4 montre une impulsion d'activation 140 et des impulsions de code d'activation 141-143 venant à la suite. Dans le mode de réalisation préféré, l'impulsion 140 a une durée de 10 ms de façon à assurer la côincidence avec l'une au moins des impulsions de validation intermittente du récepteur qui, dan le mode de réalisation préféré, apparaissent à des intervalles de 4 ms et ont une durée de 30,5 ps. la coïncidence de l'impulsion d'activation 140 et d'une impulsion de valiation intermittente verrouille le récepteur 4 dans la condition de fonctionnement et fait en sorte que le récepteur achemine la durée restante de l'impulsion d'activation vers le circuit de décodage/commande 6, pour l'enregis- trement dans les registres de données 8e lorsque le récepteur 4 est verrouillé dans la condition de fonctionnement, il achemine les impulsions RP reçues vers le circuit de décodagelcommande 6, qui' est connecté au premier des étages, au nombre de 22 dans le mode de réalisation préféré, des registres de données 8.En faisant interve nir des considérations temporelles respectant la durée entre les impulsions d'entrée reçues, le circuit 6 prcduit des données de programmation consistant en états logiques hauts et bas sur sa sortie,qui sont destiné à être intrcduits dans le registre 8 sous l'effet d'un signal d'horloge. Le récepteur 4 demeure dans la condition de fonctionnement jusqu'à ce qu'un signal de restauration soit reçu à partir du circuit de commande 2, qui est commandé par des temporisateurs de restauration et des circuit s appartenant au circuit de décodage/commande 6. La série d'impulsions 140-143 charge dans les trois premiers étages du registre 8 un code numérique d'activation, qui est le nombre binaire 101 dans le mode de réalisation pré férié. Si le nombre d'impulsions est égal à 4 (nombre de bits de programmation = 3), uçn signal de régénération ou de restauration est acheminé vers le circuit de décodage/commende 6 et le circuit de comnmalde de récepteur 2, grâce à quoi les circuits sont initialisés pour la réception d'impulsions de données de programmation, la première d'entre elles étant représentée par l'impulsion 144, pour la commande des circuits de sortie de stimulation0 Le signal de régénération assure également la restauration des temporisateurs du circuit de com mande 6 pour établir un mode de réception active pendant au moins un intervalle de temps prédéterminé, ce qui permet de recevoir et de décoder une séquence d'impulsions RF de programmation. lans le mode de réalisation préféré, un retard de 30 ms entre l'impulsion 143 et l'impulsIon 144 est établi pour laisser un temps suffisant pour l'initialisation correcte des circuits Dans le mode de réalisation préféré, le code de programmation est généré par le programmateur en séquences de 32 bits dont 14 bits sont des données de programme et dont 16 bits commandent l'accès à la mémoire et aux circuits de commande des circuits de sortie de stimulation0 les deux premiers bits de chaque séquence ne contiennent pas dtinforma- tion de progrnamation et sont rejetés par les circuits de décodage de programmation0 Chaque séquence est divisée en deux blocs de transmission, de 24 bits et de 8 bits, et le bloc de 8 bits supplante ou remplace les 8 derniers bits du premier bloc, qui résident normalement dans les 8 premiers étages du registre 8, une fois qu'un premier bloc complet a été introduit sous l'action du signal d'horloge les 8~derniers bits du premier bloc de données constituent un code d'accès qui, lorsqu'il est correct, verrouille 14 des 16 premiers bits, c'est-à-dire les données de programme, dans les 14 derniers étages du registre 8, les.deux premiers bits étant décalés hors du registre Avec les 14 derniers étages verrouillés, le second bloc d'impulsions de programme, qui représente 8 bits d'information de parité, est écrit dans les'8 premiers étages du registre 8, en remplacement des- données qu ils contiennent Si la parité est correcte, les données présentes dans les 14 derniers étages du registre 8 sont écrites de façon permanente dans la mémoire 10 ou bien sont appliquées temporairement aux circuits de commande des circuits de sortie 120 9 opéra- tion particulière qui est accomplie est commandée par l'un des deux premiers bits des données de programme verrouillées, les 14 bits de programmation comprennent 8 bits d'information de "valeur" et 6 bits d'information "d'acheminement". L'information d'acheminement indique aux circuits de mémoire et de commande de stimulation à quel paramètre programmable, par exemple la cadence ou la largeur d'impul- sion, l'information de valeur doit etre affectée. Dans le mode de réalisation préféré, un émetteur 14 assure une transmission des données programmées du dispositif implanté vers le dispositif de programmation à distance ce, pour vérifier les données programmées récemment ou pour une interrogation concernant des données programmées précédemment et enregistrées en mémoire. De façon caractéristique, une transmission de vérification est exécutée à la fin d'une séquence de programmation de 32 bits, mais elle peut être retardée par les données de programmation jusqutà l'achèvement d'une série de séquences de programmation, chacune d'elles comprenant 32 bits. les figures 2A, 25 et 2a forment un organigramme correspondant au fonctionnement des circuits électroniques de l'invention. Chaque étape ou chaque case de l'organigramme correspoeid à une fonction particulière des circuits et peut en général être identifiée à une section ou un groupe particulier de circuits dans le schéma détaillé pour faciliter l'explica- tion du fonctionnement de l'invention, on expliquera l'organi gramme des figures 2A, 2B et 2C en relation avec les figures 3A et 3BS qui forment un schéma synoptique général des circuits de l'invention. On notera cependant que l'organigramme et le schéma synoptique sont destinés essentiellement à cons- tituer une aide à l'explication du fonctionnement des circuits, et qu'une compréhension totale ou complète n'est pas possible sans recourir aux schémas détaillés0 Dans tout l'organigramme, on trouve des références à des temporisateurs 1 et 2 qui sont représentés sur la figure 20o De façon générale, ces temporisateurs assurent une circulation correcte des données de programmation dans la section de programmation, et ils procurent un moyen pour restaurer ou initialiser les divers circuits de décodage lorsqu'une erreur est présumée ou s'est effectivement produite, ou bien à la fin d'une opération de programmation le temporisateur 1 et le temporisateur 2 correspondent respectivement au temporisateur de séquence 69 et au temporisateur de régénération 40 de la figure 3A'. En considérant l'organigramme, on voit que lorsqu'un temporisateur ou l'autre arrive à la fin de sa durée de te#torisation, il produit une annulation de la programmation temporaire et une restauration des circuits de programmation. En outre, l'arrivée en fin de temporisation du temporisateur 1 produit une restauration de la bascule de mode du récepteur, ce qui ramène le récepteur dans son mode "veille" Au point de vue fonctionnel, le temporisateur 1, cgest-à-dire le temporisateur de séquence 69, a une durée de temporisation liée à la durée nécessaire pour l'apparition d'une seule séquence de programmation à 32 bits. Si la séquence n'est pas terminée dans la durée définie, on considère qu'il y a une erreur et on restaure les circuits de programmation, Le temporisateur 2, c'est-à-dire le temporisateur de régénération 402 a une durée de temporisation plus longue que celle du temporisateur 1, et sa fonction essentielle est de restaurer le signal de ver ro-.allage du récepteur, ce qui ramène le récepteur dans son mode "veille" à la fin d'une opération de programmation. Bur la figure 3A, le temporisateur 40 est représenté avec une ligne de signal de sortie -42 qui attaque le circuit de commande de récepteur et de décodage 34, et avec une ligne de signal, de sortie 43 qui attaque le circuit logique de'res- tauration de régénération 60. la ligne de signal 42 achemine le signal de restauration de verrouillage du récepteur provenant du temporisateur 40, vers le circuit de commande de récepteur et de décodage 34 qui provoque à son tour la restauration du signal d'activation du récepteur 30, achemine par la ligne de signal 36. la ligne de signal 43 assure la restauration du circuit logique de régénération 60, pour annuler toute programmation temporaire qui peut etre appliquée aux circuits de sortie de stimulation, et la restauration du compteur de bits 61 et du circuit de décodage d'accès 75, par l'intermédiaire des lignes de signal respectives 77 et 79 prcvenant du circuit logique 60. le temporisateur 69 comporte une connexion analogue vers le circuit logique de restauration de régénération 60, par la ligne de signal 45, mais n'est pas connecté au circuit de commande de récepteur et de décodage 34, comme c'est le cas pour le temporisateur 40. La première étape ou la première case dans ltorga- nigramme se trouve sur la figure 2A, immédiatement au-dessous du point d'entrée marqué "DEPAR-". Cette case, intitulée "Attente d'une impulsion ; contrôle du temporisateur 1", correspond aux circuits de l'invention qui contrôlent l'arrivée des impulsions de programmation provenant du dispositif de programmation à distance, et aux circuits qui assurent le fonctionnement par validation intermittente du récepteur de l'invention. Comme l'indique la seconde case dans l'organigramme, la première impulsion de programmation détectée fait démarrer les temporisateir#s 1 et 2 et verrouille le récepteur à l'état de fonctionnement. De façon générale, le circuit de commande de récepteur et de décodage 34 de la figure 3h correspond à la fonction des deux premières étapes de l'organigramme, considérées ci-dessus.Dans le mode de validation intermittente du récepteur, le circuit de commande 34 actionne ou valide périodiquement le récepteur 30. lorsque le signal de validation permanente coïncide avec une impulsion de programmation dans le récepteur 30, l'impulsion de programmation est convertie en un signal numérique utilisable dans un circuit de mise en forme d'impulsion 32, et elle est acheminée vers le circuit de commande 34 qui, à son tour, verrouille le récepteur 30 à 11 état de fonctionnement par l'intermédiaire de la ligne de signal 360 Cette premiere impulsion fait également démarrer le temporisateur 40, par la ligne de signal 37, et le temporisateur 69 par la ligne de signal 39, le compteur de bits 61 et la ligne de signal 470 Avec le récepteur 30 verrouillé dans une condition de fonctionnement, les impulsions de programmation suivantes sont acheminées par le circuit de mise en forme d'impulsion 32 et le circuit de commande de récepteur et de décodage 34 vers le circuit de décodage de données 220" - "1" 48, de façon à pouvoir être décodées en bits de données de programmation utilisables, pour être appliquées aux divers registres de programme. la boucle de l'organigramme comprenant les étapes "Contrôle du temporisateur 2119 "Sous-programme de démodulation" et "Compte d'impulsions = 4 ?" correspond aux circuits qui reçoivent, démodulent, comptent et introduisent les impulsions de programmation dans les registres de mémbire, jusqu'à la détection d'un compte d'impulsions égal à 4 Pans le cas où un compte d'impulsions égal à 4 n'est pas atteint avant que le temporisateur 2-arrive à la fin de sa durée de temporisation5 toute application temporaire de données de programmation aux entrées de commande de circuit de sortie de stimulation est annulée et les circuits de décodage de programmation sont restaures, la programmation temporaire ou permanente des circuits de sortie de stimulation est assurée par un circuit de commande de programme qu'on décrira ulté rieuremento les figures 3A et 3B montrent les circuits du schéma synoptique qui correspondent aux registres de programme, au compteur et au circuit de commande mentionnés ci-des sux, Un registre dtaccès/parité 52, un registre de mémorisation de valeur 66 et un registre d'acheminement de valeur/ paramètre 68 forment un registre à décalage à 22 bits, avec une porte d'accès 64 commandant le passage en série des bits de données du circuit 52 vers les registres 66 et 68o les registres 66 et 68 reçoivent respectivement les bits de programmation de valeur et d'acheminement. le circuit 52 reçoit des données série provenant du circuit de décodage 48 par la ligne de signal 50. Le compteur de bits 61 est incrémenté par la ligne de signal 39, provenant du circuit de commande de décodage 34, sous l'effet de chaque impulsion de programme reçue. Comme indiqué précédemment, le temporisateur 69 applique un signal de restauration au circuit logique de restauration 60 qui, à son tour, restaure le compteur de bits 61 et le circuit de décodage d'accès 75. le circuit de décodage 75 est connecté au circuit logique d'accès de parité 81 par la ligne de signal 76. le circuit logique de commande de program- me 82 est connecté à la.mémoire principale 92 et au circuit logique de restauration de régénération 60 ainsi qu'au circuit logique d'accès de parité 81, par l'intermédiaire des lignes de signal respectives 62 et 80Q Le circuit logique de commande de programme 82 commande la mémoire principale par la ligne de signal 85, de façon que les données de programmation reçues puissent soit être écrites de façon permanente dans la mémoire principale 92, soit 8'sre acheminées ou transmises temporairement par la mémoire 92 pour commander les circuits de sortie de stimulation 94 pendant une duree limitée, afin de permettre à 1' opérateur, habituellement le médecinS de contreler l'effet des données de- programmation sur les circuits de sortie, au lieu ou avant d'écrire les données de façon permanente dans la mémoire 92. Dans le cas ou le compte dwimpu1snons dans le compteur de bits 61 atteint 4 (compte de bits =3.) avant que le temporisateur 2 arrive à la fin de sa durée de temporisation, le fonctionnement des circuits se poursuit en passant à la ca- se de décision "Code de régénération valide?" Si un code de régénération valide a été reçu et a été introduit correctement dans les 3 premiers étages du registre 52, un signal de sortie représentatif de ce fait est généré par le circuit logique d'accès 51, sur la ligne de signal 56, pour être appliqué au circuit de décodage de régénération 58, en compagnie d'un signal "Compte d'impulsions = 4", provenant du compteur de bits 61 par la ligne 59. Sous l'effet de ces signaux, le décodeur de régénération 58 génère sur la ligne de signal 57 un signal de restauration qui est appliqué au circuit logique de restauration de régénération 60. Sous l'effet de ce signal, le circuit logique 60 génère un signal de restauration sur la ligne de signal 62 pour restaurer le temporisateur 40, et un signal de restauration qui est appliqué au compteur de bits 61 par la ligne de signal 776 Le fait de restaurer le compteur de bits 61 (à un compte deimpulsions égal à 0) entraSne de plus la restauration du temporisateur 69 par la ligne de signal 670 Ainsi, l'apparition simultanée d'un code de régénération vali de et d'un signal "Compte d'impulsions = 4" provoque la restauration du temporisateur 40, du temporisateur 69 et du compteur de bits 61, comme il est indiqué dans la cave de décision qui se trouve immédiatement au dessous du point d'entrée 4 sur la figure 20o Comme il est également indiqué sur lvorgani- gramme, le fonctionnement des circuits retourne ou recommence au point de départ, dans l'attente de données de programmation supplémentaires0 Dans le cas où un code de régénération valide n2ap- parait pas simultanément à un signal "Compte d'impulsion = 4" le fonctionnement des circuits se poursuit en passant à la boucle comprenant les cases "Contrôle du temporisateur 2", "Sous-programme de démodulation#, saCompte d'impulsions a 24" et "Accès correct. le fonctionnement des circuits peut atteindre cette boucle dans deux circonstances.Dans la première circonstance, un code de régénération valide a été reçu précédemment et le fonctionnement des circuits a redémarré à partir du point d'entrée DEPART, si bien que le compte d'impulsions de 4 indique que les trois premiers bits d'une séquence de programmation de 32 bits ont été reçus0 Par définition, les 3 premiers bits d'une séquence de programmation valide ne peuvent pas être le code de régénération 101, en binaire, et par consé- quent le fonctionnement des circuits se poursuit par la branche "non" de la case de décision "Code de régénération valide ?". Dans la seconde circonstanceS le code de régénération nécessaire pour restaurer les temporisateurs et pour initialiser une séquence de programmation nça pas été reçu précédemment, ce qui fait que le temporisateur 59 (temporisateur 2) arrive à la fin de sa durée de temporisation avant la réception de la séquence de programmation correcte, ce qui provoque l'an nulation de toute prograrz tion temporaire et la restauration des circuits de programmation0 Comme l'indique la figure 2C, le fonctionnement des circuits retourne alors au point DEPhRm, avec les circuits dans un mode restauré ou initialisé. En retournant à la première circonstance, ctest- Ensuite, des données de programme supplémentaires ne peuvent plus être introduites dans le registre de mémorisation de valeur 66 ou dans le registre d'acheminement de valeur/paramètre 68, jusqu'à ce que la porte d'accès soit restaurée ou ouverte par le circuit logique de commande de programme 82, par l'intermédiaire de la ligne de signal 490 La ligne de signal 76 est également connectée au circuit logique d'accès de pa- rité 81, pour des raisons qui on décrira ci-après. le circuit de décodage d'accès 75 gérère un signal supplémentaire destiné à eAtre appliqué au compteur de bits-61 par la ligne de signal 73. Ce signal positionne le compteur de bits 61 à un compte d'impulsions de 24, comme l'exige la poursuite correc- te du fonctionnement des circuits, On notera que bien qu'un code d'accès soit reçu de façon caractéristique sur le 24ième bit suivant la fin de la dernière impulsion d'activation,, dans certaines circonstances des bits intercalaires parasites peuvent apparaître après l'impulsion d'activation mais avant la première impulsion de la séquence de programmation de 32 bits.Ces bits intercalaires ne constituent pas un problème, à condition que les 16 bits qui arrivent avant le code d'ac- cès soient exactsJdu fait que les bits intercalaires seront décalés hors des étages finals du registre 68. Comme l'indique la figure 25,, au point d'entrée 5,, qui fait suite au point de sortie 5 de la figure 2A,, le fonctionnement des circuits décrit précédemment est indiqué dans la première case de décision, portant la mention "Accès verrouillé s restauration du compte d'impulsions à 2421. la boucle de fonctionnement-des circuits suivante comprend les cases 11Contrôle du temporisateur 2", "Sous-pr#gramme de démodulation" et "Compte d'impulsions = 32 ?2o Dans cette boucle, les 8 derniers bits de l'information de parité sont reçus,, démodulés et introduits dans le registre 52 Dans les circonstances normales, le temporisateur 2 n'arrive pas à la fin de sa durée de temporisation avant que les bits soient introduits, mais dans le cas d'une discontinuité ou d'un retard imprévu dans la séquence de programmation, les opérations de restauration et d'annulation décrites précédemment sont e é cutées. lorsque le compteur de bits 61 détecte un compte d'impulsions égal à 32S un signal de sortie est généré sur la ligne de signal 65 pour être appliqué à l'entrée #du circuit logique d'accès de parité 81o La case de décision parité correcte ?" correspond à la fonction du circuit logique d'accès de parité 81o Lors qu'un signal "Compte d'impulsions égal à 32" et un signal de verrouillage d'accès sont simultanément présents sur les lignes de signal respectives 65 et 76, le circuit logique d'accès de parité 81 réagit au signal que le circuit logique de parité 55 produit sur la ligne de signal 55. le circuit logique de parité 53 est connecté par des bus de données au re gistre/circuit logique 52, au registre de mémorisation de valeur 66 et au registre d'acheminement de valeur/paramètre 68e Dans le cas où le circuit logique 5S détermine que la parité correcte a été reçue, un signal de parité sur la ligne de signal 55 fait en sorte que le circuit logique d'accès de parité 81 génère un signal de parité correcte sur la ligne de signal 80,, pour 11 appliquer au circuit logique de. commande de programme 82o Dans le cas où la parité n'est pas correcte, le fonctionnement des circuits se poursuit par la case "Annula- tion de la programmation temporaire" et sort par le point de sortie 3 nour passer à la case "Transmission du contenu de la mémoire", de la figure 2Co Le signal "Transmission du contenu de la mémoire" est généré par le circuit logique de commande de programme 82 par la ligne de signal 87, pour que llémet- teur 91 retransmette le contenu de la mémoire ou les données temporaires vers le dispositif de programmation à distance. Après cette transmission, le fonctionnement des circuits se poursuite par la case "Restauration des circuits de programmation et des temporisateurs 1 et 222 et il retourne au point DEPART. Dans le cas où la parité est correcte, le circuit logique de commande de programme 82 transfère en parallèle les données présentes dans le registre de mémorisation de valeur 66 et dans le registre d'acheminement de valeur/paramètre 68 vers la mémoire tampon de valeur 93 et la mémoire tampon d'acheminement de valeur/paramètre 95 correspondante. les mémoires tampons 93 et 95 peuvent être connectées sélectivement à la mémoire principale 92 sous la commande du circuit logique de commande de programme 82 et de la ligne de signal 83. Le circuit logique de commande de programme 82 réagit à des bits de programmation résidant dans les deux derniers étages du registre 68,, et transmis par les lignes de signal 84 et 86 de façon à donner lieu soit à une écriture permanente dans la mémoire principale, soit à une transmission temporaire des données de programmation vers le circuit de sortie de stimulation 94,, en passant par la mémoire principa le, La commande de l'écriture permanente ou de l'écriture temporaire des données de programme est assurée par la ligne de signal 85 qui est connectée entre le circuit logique de commande de programme 82 et la mémoire 92. les deux modes de fonctionnement possibles sont représentés sur l'organigramme par les cases dénommées t'Xalidation de signaux d'entrée tem polaires1' et "Ecriture en mémoire permanente1,0 Après une opération ou l'autre, l'exécution du programme se poursuit par le passage au point d'entrée 2 de la figure 2C9 vers la case de décision dénommée "Dernière séquence de programme ?"9 Le circuit logique de commande de programme 82 prend la décision d'exécuter une retransmission du contenu de la mémoire vers le dispositif de programmation à distance sous l'action des signaux présents sur les lignes de signal 84 et 86 qui, comme indiqué précédemment, sont connectées aux deux derniers étages du registre d'acheminement de valeur/ paramètre 68o On voit alors qu'une série de séquences de programme, ou d'instructions d'écrire de façon permanente ou temporaire, sont indiquées au circuit logique de commande de programme 82 par les données de programme contenues dans les troisième et quatrième bits de chaque séquence de programme Dans le cas où une retransmission vers le dispositif situé à distance est désirée, ltémetteur/circuit logique de commande 91 est actionné par le circuit logique de commande de programme 82 par l'intermédiaire de la ligne de signal 87.Dans le mode de réalisation préféré, on utilise un retard de 30 ms entre les séquences de progrannation pour laisser un temps suffisant pour l'initialisation des circuits de décodage. lorsqu'une opération de programmation est terminée, le temporisateur 2, c'est-à-dire le temporisateur de régénération 40, ramène le récepteur dans son mode "veille", à la fin de son intervalle de temporisation. Inversement, si on désire maintenir la programmation temporaire en contrôlant le résultat de-la stimulation, ou si on envisage une programmation supplémentaire,, on peut maintenir le récepteur dans une condition de fonctionnement et on peut maintenir l'application d'une programmation temporaire quelconque aux circuits de commande des circuits de sortie de stimulation, en produisant des séquences de code de régénération consécutives, à des intervalles suffisants pour empêcher que le temporisateur de séquence 69 n'arrive à la fin de sa durée de temporisation. les figures 5A-9 forment le schéma détaillé des circuits électroniques de l'invention. Chacune des figures 5-8 comprend deux planches, A et B. Pour la commodité du lecteur, on peut aligner les planches A et B de ces figures de façon à faciliter le repérage des lignes d'interconnexion lorsqu'on lit la description. A titre d'aide supplémentaire, les interconnexions entre des figures de numéro différent sont desi- gnées par des lettres de façon à être aisément distinguables des interconnexions entre les planches A et B de chaque figure. Bien que chaque ligne ou conducteur interconnectant les divers dessins porte une référence, on notera que certaines des références n'ont pour but que de montrer l'interconnexion correcte des circuits, et que certaines lignes ou conducteurs particuliers peuvent ne pas être spécialement mentionnés ou identifiés dans la description. De plus, bien que les connexions d'alimentation et de masse pour les divers composants aient été supprimées du schéma dans un but de clarté, on notera que de telles connexions peuvent avoir n'importe quelle configuration classique connue dans la technique. L'explication qui suit des figures 5A-9 sera faite en relation avec les figures 3A et 3B qui constituent le schéma synoptique détaillé correspondant. En considérant les figures 5A, 5B, on voit un circuit 100 qui reçoit un signal d'entrée provenant d'un circuit récepteur0 Le circuit récepteur peut avoir n'importe quelle structure permettant sa mise en fonction sélective et permettant la réception et lÇam- plification de signaux RF générés à distance,, de façon que ces signaux puissent etre appliqués aux circuits numériques de l'invention.Le circuit 100 correspond au circuit de mise en forme d'impulsions 32 du schéma synoptique détaillé, le signal de sortie du circuit 100 est appliqué à une porte NON- OU 104 et son complément est appliqué à l'entrée d'une bascule 102. les signaux 810K et XOSC sont appliqués respective ment à des portes 106 et 134o Dans le schéma synoptique détaillé, le générateur de signal SLCK est incorporé dans le circuit de commande de récepteur et de décodage 34 le signal SICK effectue périodiquement une valid#ation intermittente du récepteur par l'intermédiaire de la porte NON-OU 106 et du conducteur c,, à condition que la bascule 102 soit dans un état restauré0 le conducteur c est analogue à la ligne de signal 36 du schéma synoptique détaillé. Comme on l'a expliqué précédemment en relation avec le schéma synoptique détaillé, l'existence simultanée dans le récepteur d'une impulsion de programme générée à distance et d'un signal de validation intermittente du récepteur a pour effet de maintenir le récepteur dans une condition active, ce qui est assuré par la bascule 102 et la porte NON-OU 106. l'entrée de restauzation de la bascule 102 est connectée au conducteur p, qui est analogue à la ligne de signal 42 du schéma synoptique détaillé, lorsque la bascule 102 est positionnée, des impulsions sont appliquées à la bascule 110 du circuit de décodage de données 135, par l'intermédiaire de la porte NON-OU 1#04 et des conducteurs 114 et 112. le circuit de décodage de données 135 est représenté dans le schéma synoptique détaillé par le sous-ensemble 48 ; et la porte NON-OU 104 est représentée par l'horloge de décodage de données 44, qui comprend le générateur de signal XOSO. le circuit 135 comprend les bascule les 130-132, les bascules 110, 113, 115, 117 et 119 et les portes et les inverseurs qui leur sont associés. lorsque le récepteur est maintenu dans un mode actif, le signal d'horloge de démodulateur XOSC est transmis par la porte NON-ET 134 et est appliqué à l'entrée de la bascule 130. le signal XOSC est divisé en fréquence pour donner un signal ayant une période de 244 s, qui est transmis à partir de la sortie Q de la bascule 132 vers les entrées d'horloge des bascules 113 et 115.Sous l'effet de ce signal, la bascule 113 produit un signal de restauration destiné à etre appliqué aux bascules 115, 117 et 119. En utilisant une méthode temporelle bien conque dans la technique, les impulsions de programme entrantes sont décodées conformément aux retards entre elles pour produire des données "0" ou "1" sur la sortie Q de la bascule 119, qui est connectée par un inverseur au conduc teur 133 les entrées de restauration des bascules 1250 132 et 113 sont connectées à un conducteur désigné par RNST,pour Restauration à la Mise Sous tensions. Le signal de restauration à la mise sous tension apparait une fois au cours de la mise sous tension des circuits du dispositif implanté, et il initialise les circuits précités et divers autres qui sont connectés au conducteur RMST, de façon à les amener dans une condition connue, nécessaire pour le bon fonctionnement des circuits électroniques du dispositif. En considérant temporairement la figure 4, on voit que dans un mode de réalisation préféré de l'invention, un bit de données "1" correspond à un retard d'environ 2,2 ms entre des impulsions de programmation générées à distance, tandis qu'un bit de données "0" correspond à un retard inférieur ou égal à environ 900 FsO On voit également que les: bits de données sont introduits par des signaux d'horloge dans les registres de programme au moment de la réception d'une impulsion suivante.En retournant aux, figures SA, 5B, on note que ces signaux d'horloge sont acheminés par les conducteurs 112 et 114 vers les entrées d'horloge du registre à 8 étages formé par les bascules 120-128, qui sont fonctionnellement analogues au registre 52 du schéma synoptique détaillé, le conducteur 133 et les conducteurs 112 et 114 sont respectivement analogues aux lignes de signal 50 et 54 la porte NON-E 150 et ses entrées et sorties correspondantes sont représentées fonctionnellement par le circuit logique 51 du schéma synoptique détaillé.La sortie de la porte NON-ST 150 est connectée au conducteur , qui correspond à la ligne de signal 56 du schéma synoptique détaillé, pour appliquer un signal d'entrée de commande à la porte NON-OU 202 de la figure 6iBo le schéma logique détaillé du temporisateur de régénération 40 du schéma synoptique détaillé se trouve sur la figure 6A et comprend les bascules 230-232o Dans le mode de réalisation préféré, le signal d'horloge pour la bascule 230, sur le conducteur n, est présent en permanence et a une période de 62,5 m . Dans un but de clarté, le générateur d'horloge n'est pas représenté sur le schéma détaillé, du fait qu'il s'agit d'un générateur de signaux carrés de type classique, bien connu dans la technique, Le conducteur de sortie p est connecté à la sortie Q de la bascule 232 et applique un signal de restauration à la bascule de verrouillage d'entrée 102 de la figure 58, les bascules 210 et 212 sont fonctionnellement analogues au tem porisateur de séquence 69 du schéma synoptique détaillé. Elles produisent un signal de fin de durée de temporisation sur le conducteur. o, qui est connecté à une entrée de la porte NON-ET 345 de la figure 8A, au bout d'un intervalle de temps qui est commandé par l'horloge de 62,5 ms, à condition qu'elles ne soient pas restaurées avant la fin de l'interval le, les portes NON-ET 187 et 220, qui sont connectées aux sorties Q des bascules 181-185, sont associées à la porte NON-OU 218 pour commander l'entrée de restauration des bascules 210 et 212. les bascules 181-185 constituent le comp teur de bits qui porte le numéro de référence 61 sur le schéma synoptique détaillé. les sorties Q des bascules 181, 182, 184 et 185 sont connectées aux entrées de la porte NON 2048 La sortie de la porte NON-ET 204 est connectée au conducteur 206, qui est connecté à l'entrée de la porte NON OU 202. I1 entrée supérieure de la porte NON-ET 202 est connectée à la sortie Q de la bascule 185 par l'intermédiaire du conducteur 2G8, et son entrée inférieure est connectée au conducteur f. La bascule 162 et les portes 202 et 204 sont fonctionnellement analogues au circuit logique de décodage de régénération 58 du schéma synoptique détaillé.Lorsqu'un compte d'impulsions'égal à 9 est présent dans les bascules 181-185 formant le compteur de bits, et lorsque la porte NON-ET 150 détecte un code de régénération 101, en binaire, la porte NON-OU 202 génère un signal de régénération destiné à être appliqué à la bascule 162. La bascule 162 génère ain- si un signal de restauration de régénération sur le conducteur m, lorsqutelle reçoit un signal d'horloge. le conducteur m est analogue à la ligne de signal 57 du schéma synoptique détaillé. le conducteur m est connecté à l'entrée de la porte l#N-ET 310 de la figure 8A. les portes 163 et 164 et les bascules 160 et 161, avec leurs inverseurs associés, ont une fonction qui correspond à celle du circuit logique de décodage d'accès 75 du schéma synoptique détaillé0 l'entrée supérieure de la porte OU 163 est connectée à la sortie de la porte NON.EG 168o les entrées de la porte NON-ET 168 sont connectées aux deux derniers étages du compteur de bits 180 par les conducteurs 190 et 192, pour produire un signal représentatif d'un compte d'imSulsions supérieur ou égal à 24. la porte OU 163 a trois autres entrées. les conducteurs d'entrée f et h proviennent des portes NON-ET 145 et 150 de la figure 5B, qui décodent les huit bits ou l'octet d'information présent dans les bascules 120-122 et 124-127. le conducteur d'entrée i est connecté à la sortie de la bascule 12 in lorsqu'un octet d'accès approprié est présent dans les basculcs 120-127 et lorsque le compte d'impulsions est 24, comme l'indique la porte NON ET 168, la sortie de la porte OU 163 passe dans un état logique bas, En supposant que la bascule 160 soit dans un état restauré, la porte NON-ET 164 réagit à la porte 163 en passant à un état logique haut, ce qui positionne la bascule 160 par un signal d'horloge transmis par le conducteur j. La bascule 161 réagit à la bascule 160 en positionnant la bascule 184 par l'intermédiaire du conducteur 193, et en provoquant la restauration des bascules 181-183 par ltintermédiai- re de la porte NON-ET 198 et du conducteur 1960 Le signal à l'état logique haut que la bascule 160 applique sur le conducteur e est transmis vers la porte NON-OU 170 de la figure 53 et empêche ainsi la propagation de signaux d'horloge ultérieurs venant du conducteur 112, vers les entrées dthorlo- ge des bascules 500-507 de la figure 7A, par le conducteur z Une commande supplémentaire des entrées de restauration de la bascule 160 et des bascules 181-185 est assurée par le conducteur k, qui est connecté à la sortie de la porte NON OU 5462 représentée sur la figure 8ho Une fonction de la porte NON-OU 346 est d'appliquer un signal de restauration à la bascule de verrouillage d'accès 160 et aux bascules de compteur de bits 181-185 lorsque le temporisateur de régénération formé par les bascules 230-232 arrive à la fin de sa durée de temporisation.De façon générale, les portes 310 et 344-346 sont représentées fonctionnellement dans le schéma synoptique détaillé par le circuit logique de restauration de régénération 60 ; la porte NON-OU 170 est représentée fonctionnelle- ment par la porte d'accès 64 9 et-le conducteur e correspond fonctionnellement à la ligne de signal 76 de cette dernière. Le circuit logique de parité et le circuit logique d'accès de parité qui sont désignes par les références respec tives 53 et 81 sur le schéma synoptique détaillé apparaissent sur les figures 8A, 83 et 9. Sur les figures 8A, 8B, la bascule 350 et les portes 352-354 et 358 forment le circuit logique d'accès de parité. le signal d'horloge de la bascule 350 provient du dernier étage de la bascule de compteur de bits 185 par l'intermédiaire du conducteur aw. Ce signal d'horloge apparat lorsque le compte d'impulsions est égal à 32. les sorties Q et Q de la bascule 350 sont respectivement connectées à l'entrée inférieure de la porte NON 354 et à l'entrée supérieure de la porte NON-OU 358. les autres entrées des portes 354 et 358 sont connectées à la sortie de la porte IDOBLED 352.L'entrée supérieure de la porte NON-ET 352 est connectée au conducteur t, lequel est connecté à la sortie de la porte NON-OU 410 du circuit logique de parité 400 de la figure 9. les signaux d'entrée du circuit logique de parité 400 proviennent des sorties des bascules 500-513 des figures 7A, 73 et des sorties des bascules 120-127. Cette configuration correspond à celle représentée sur le schéma synoptique détaillé0 Le conducteur t correspond à la ligne de signal de sortie 55 du circuit logique de parité 53 du schéma synoptique détaillé. l'entrée inférieure de la porte NOIkEX 352 est connectée au conducteur e, qui est connecté à la sortie de la basculc 160 du circuit logique d'accès 154c les conducteurs 356 et 360, qui sont respectivement connectés aux sorties de la porte NON-ET 354 et de la porte NON-OU 358, sont connectés aux entrées respectives des bascules 331 et 332. Selon qu'une parité correcte est présente ou non, les bascules 331 et 332 produisent respectivement un signal d'acceptation ou un signal de restauration d'erreur. Dans un cas comme dans l'autre, la bascule 350 est restaurée par l'intermédiaire de la porte NON-ET 344 qui est connectée aux bascules 331 et 332 par les conducteurs respectifs 340 et 362. Dans le cas où l'accès est correct, la bascule 332 produit un état logique O sur sa sortie Q, qui est à son tour connectée au conducteur aa, le quel est connecté à l'entrée D de la bascule 333 et aux entrées d'horloge des bascules 334 et 335. ha porte NON-ET 382 prend la décision de transmettre temporairerent les données de programme aux circuits de commande de sortie, ou d'écrire les données dans la mémoire de façon permanente. l'entrée supérieure de la porte #0N-ET 382 est connectée à la sortie Q de la bascule 335, et son entrée inférieure est connectée à la sortie Q de la bascule 333. L'entrée D de la bascule 335 est connectée à la sortie de la bascule 512 par lginter- médiaire du conducteur ag. l'état logique de la bascule 512 détermine donc si une écriture temporaire ou permanente doit avoir lieu. la sortie C:: de la bascule 335 est connectée à des circuits de commande dellémetteur. Le signal de sortie de la porte NON-ET 382 est inversé et appliqué au conducteur w, qui est connecté au circuit logique de commande de mémoire 65G de la figure 73 Sur la figure 8.A, les bascules 394 et 395 et les portes et les inverseurs qui leur sont associés réagissent à un signal de mise sous tension provenant du circuit de mise sous tension en produisant le signal RMST envisagé précédemment. D'une façon générale,. les circuits des figures 8A et SE sont représentés fonctionnellement par le circuit logique de commande de programme 82 du schéma synop- tique détaillé. la retransmission par le dispositif implanté vers le programmateur situé à distance, après une séquence de programmation, est commandée par la bascule 5139 dont l'état logique détermine si une séquence de programmation supplémentaire de 32 bits est sur le point d'arriver la bascule 513 est connectée à l'entrée D de la bascule 334- par le conducteur ae. la sortie de la bascule 334 est connectée à entrée supérieure de la porte NON-OU 384. l'entrée médiane de la porte NON OU 384 est connectée à la sortie de la porte NON-OU 380, qui reçoit des signaux d'entrée provenant de la sortie Q de la bascule 333 et de la sortie Q de la bascule 331. Dans le cas où une parité correcte est présente, la porte NON-OU 380 pré sente un état logique 0 à la porte NON-OU 384. le signal de l'entrée inférieure de la porte NON-OU 384 provient de la sortie Q de la basculc 392. les circuits de commande de télémesure comprenant les bascules 391-393 et les portes qui leur sont associées commandent l'exécution de télétransmis- sions car l'intermédiaire de la porte lTOT-ET 396. les connexions de l'émetteur 397 vers les circuits de mémoire 600 ne sont pas représentées, du fait que le fonctionnement de ces circuits est hors du cadre de l'invention. La sortie Q de la bascule 392 est connectée aux entrées de restauration des bascules 391 et 393, ainsi qu'à une entrée de la porte I OtTv 137 de la figure 540 Pendant une transmission de té lémesure, la porte NON-ET 137 maintient la bascule 110 dans un état restauré, ce qui empêche que les signaux émis ne se propagent vers les circuits de décodage 135. Sur les figures 7A, 73, les bascules 500-507 et 508513 correspondent respectivement au registre de mémorisation de valeur 66 et au registre d'acheminement de valeur/paramètre 68 du schéma synoptique détaillé, les bascules 520-527 et les bascules 540-543 correspondent respectivement à la mémoire tampon de valeur 93 et à la mémoire tampon d'acheminement de valeur/paramètre 95, qui appartiennent également au schémasynoptique détaillé. Pendant une séquence de programmation, des données provenant de la sortie Q de la bascule 128 de la figure 5B transitent par le conducteur y et sont appliquées à l'entrée D de la bascule 500.A condition que la porte NON-OU 170 soit validée, c'est-à-dire que l'accès ne soit pas verrouillé, les données sont transmises en série vers la bascule 507 et par le conducteur 530 vers l'entrée D de la bascule 508. les bascules 508-513 reçoivent en tant que signal d'horloge le même signal que les bascules 500-507, et les signaux d'horloge sont acheminés par les ccnducteurs 532 et 534O Après une séquence de programmation, et lorsque la parité correcte a été obtenue, les bascules de mémoire tampon 520-527 et 540-543 reçoivent des signaux d'horloge par le conducteur aa et par le conducteur correspondant 550 Le conducteur aa provient de la sortie Q de la bascule 332 de la figure 8Bo Comme indiqué précédemment, la bascule 332 génère un signal d'acceptatioi de données sous la dépendance du circuit logique comprenant les portes 352, 354 et 358 et la bascule 350 les sorties des bascules de mémoire tampon 520-527 sont connectées à la mémoire permanente/temporaire 6000 On notera que la mémoire 600 est commandée par le circuit logique de commande de mémoire 6-50, bien que les connexions ne soient pas représentées sur le dessin , dans un but de clartés On a présenté dans le texte ci-dessus une description générale de la configuration et du fonctionnement des circuits du schéma logique détaillée On pourra voir des détails supplémentaires en examinant le schéma logique détaillé et en se référant aux autres dessins et au texte cor respondantO On envisage la possibilité deutiliser diverses autres structures de circuit pour mettre en oeuvre le principe de fonctionnement de l'invention. L'invention n'est donc pas limitée au mode de réalisation particulier présenté sur les schémas logiques détailles mais englobe au contraire toutes les structures équivalentes qui entrent dans le cadre défini en relation avec les schémas synoptiques plus généraux0 En outre, bien que l'invention soit de préSérenee mise en oeuvre dans un dispositif implanté, il est possible de 12 utiliser dans d'autres dispositifs qui ne sont pas du type implanta ble , pour obtenir les avantages indiqués ci-dessuse REVENDICATIONS le Circuit de commande d'un récepteur (30) dans un dispositif du type programmable à distance, caractérisé en ce qu'il comprend : des moyens (34) qui agissent sur le re cepteur pour qu'il effectue par intermittence une surveillance destinée à la détection de signaux de programmation générés à distance ; et des moyens (40, 58, 60, 61, 69) qui font en sorte que le récepteur (30) effectue une sur veillance continuelle pour détecter les signaux de programmation pendant au moins un intervalle de temps prédéterminé, sous l'effet de la détection de l'un au moins des signaux par le récepteur. 2. Circuit de commande d'un récepteur selon la revendication 1, caractérisé en ce que les moyens qui font en sorte que le récepteur fonctionne continuellement compren ner des moyens de restauration (40, 58, 60, 61, 69) qui réagissent au fait que le récepteur (30) détecte plus d'un signal de programmation pendant qu'il fonctionne continuel- liement en faisant en sorte que le récepteur fonctionne con tinuellement pendant au moins un intervalle prédéterminé de plus ~ 30 Circuit de commande d'un récepteur (30) dans un dispositif implanté du type programmable, caractérisé en ce qu'il comprend : des moyens (34) qui font en sorte que le récepteur fonctionne par intermittence pour détecter des si gnaux de programmation générés à distance ; et des moyens (40, 58, 60, 61, 69) qui font en sorte que le récepteur fonctionne continuellement pendant un intervalle de temps prédéterminé lorsque ce récepteur détecte un signal de programmation alors qu'il fonctionne par intermittence. 4. Circuit de commande d'un récepteur selon la revendication ), caractérisé en ce que les moyens qui font en sorte que le récepteur (30) fonctionne continuellement comprennent en outre des moyens de restauration (40, 58, 60, 61 69) qui réagissent au fait que le récepteur détecte plus d'un signal de programmation alors qugil fonctionne conti nuellement, en faisant en sorte que le récepteur fonctionne continuellement pendant au moins un intervalle de temps prédétermine de plus. 5. Circuit de commande d'un récepteur selon la revendication 4, caractérise en ce que le fonctionnement intermittent est périodique et en ce que la période est de 4 ms et la durée du fonctionnement intermittent est de 30,5 Jus par période. 6. Circuit de commande d'un récepteur (30) dans un dispositif implanté du. type programmable, caractérisé en ce qu'il comprend : des moyens (34) destinés à faire fonctionner le récepteur de façon récurrente avec un rapport cyclique faible de façon que le récepteur effectue une surveil- lance intermittente pour détecter des signaux de programmation générés à distance 2 et des moyens (409 58, 60, 61, 69) connectés au récepteur et réagissant au premier signal de programmation détecté par le récepteur en maintenant le récepteur dans une condition de fonctionnement pendant un intervalle de temps limité0 7e Circuit de commande dsun récepteur selon la-revendication 6, caractérisé en ce que le fonctionnement récurrent est périodique et en ce que la période est de 4 me et la durée de fonctionnement est de 30,5 Fs par période, 8. Circuit de commande d'un récepteur selon la revendication 6, caractérisé en ce que les moyens destinés à maintenir le récepteur dans une condition de fonctionnement comprennent en outre des-moyens de restauration (40, 58, 60, 61, 69) qui réagissent au fait que le récepteur détecte plus d'un signal de programmation lorsqu'il est maintenu dans la condition de fonctionnement, en faisant en sorte que le recepteur soit maintenu dans une condition de fonctionnement au-dela de l'intervalle de temps limité. 9. Circuit de commande d'un récepteur (30) dans un dispositif implanté du type programmable, caractérisé en ce qu'il comprend : des moyens (30) destinés à faire fonctionner le récepteur de façon récurrente avec un rapport cyclique faible, de façon que lerécepteur effectue une surveillance intermittente pour détecter des signaux de programmation générés à distance ; l es moyens de verrouillage (40) connec- tés au récepteur et régissant au premier signal de programmation détecté par le récepteur en maintenant le récepteur dans une condition fonctionnement pendant un intervalle de temps prédéterminé ; et des moyens de restauration (58, 60, 61, G9) qui réagissent à la détection par le récepteur de plus d'un signal de programmation, formant un code de restauration, alors que le récepteur est maintenu dans la condi- tion de fonctionnement, en faisant en sorte que les moyens de verrouillage (40) maintiennent le récepteur dans une conaition de fonctionement pendant un autre intervalle de temps prédéterminé. 10. Circuit de commande d'un récepteur selon la re vendicawtion 9, caractérisé en ce que les moyens de restauration comprennent un registre à décalage destiné à conserver des signaux de programmation reçus et un circuit logique (58) actionné sélectivement et connecté à ce registre pour déterminer le-presence d'un code de restauration dans le registre à décalage. 11. Circuit de commande d'un récepteur selon la revendication 40 caractérisé en ce que les moyens de restauration comprennent un compteur de bits (65) destiné à actionner le circuit logique de décodage (58) lorsqu'un compte prédéterminé de signauxde programme est atteint. 12. Circuit de commande d'un récepteur selon la revendication 9, caractérisé en ce que les moyens de verrouil lage comprennent un temporisateur (40) qui est déclenché par le cre--er signal tour définir l'intervalle de temps prédéterminé. 13. Circuit de commande de la réception et du déco dage de signaux générés à distance, dans un dispositif implan- té du type programmable comportant un récepteur (5) et des circuits de sortie de stimulation (94), caractérisé en ce qu'il comprend :: des moyens (34) destinés à faire fonction ner le récepteur (30) de façon ré'currente avec un rapport' cyclique faible, de façon que le récepteur effectue une surveillance intermittente pour détecter des signaux de programmation générés à distance ;des moyens de verrouillage (40) connectés au récepteur et réagissant au premier signal de programmation detec.té par le récepteur en maintenant le recepteur dans une condition de fonctionnement pendant un premier intervalle de temps prédéterminé ; des moyens de comptage (61) destinés à compter les signaux de programmation détectés par le récepteur ; des moyens de restauration- (58, 60, 69) connectés aux moyens de comptage (61) et réagissant à la détection par le récepteur de plus d'un signal de pro- grammation, formant un code de restauration, alors que lé récepteur est maintenu dans la.condition de fonctionnnement#, en faisant en sorte que les moyens de verrouillage (40) maintiennent le récepteur dans une#condition de fonctionnement pendant un autre premier intervalle de temps- prédéterminé et en restaurant les moyens de comptage (61)';; des moyens (75, 81, 82, 92) destinés à transmettre une séquence de signaux de programmation aux circuits de sortie du dispositif implanté lorsque les moyensde comptage (61) ont accumule un compte de signaux prédéterminés ; et des moyens de temporisation de séquence (69) faisant en sorte que les moyens de comptage (61) soient res.taurés'à-la fin drun second interval- le de temps prédéterminé comme##nçant au moment où les moyens de comptage sont restaurés, ce second intervalle de temps ayant une durée liée àla durée d'une séquenc#e de programmation valide, de façon que des séquences de programmation qui ne sont pas achevées dans le second intervalle d-e temps prédéterminé ne puissent pas être transmises vers le.s circuits de sortie (94) du dispositif implanté. 14. Circuit de commande de la réception et du déco-' dage de signaux générés à distance selon la revendication 13, caractérisé en ce que les moyens de verrouillage comprennent un temporisateur (40) qui est déclenché par le premier signal pour définir le premier intervalle de temps pré déterminé. 15. Circuit de commande de la réception et du décodage de signaux générés à distance selon la revendication 14, caractérisé en c-e que les moyens de verrouillage comprennent une bascule (102) qui est positionnée par le premier signal et qui est restaurée par le temporisateur (40)à la fin du premier intervalle de temps prédéterminé0 160 Circuit de commande de la réception et du décodage de signaux générés à distance selon la revendication -13, caractérisé en ce que les moyens de restauration comprennent un registre à décalage destiné à conserver les signaux de programmation reçus et des moyens logiques (58) connectés à ce registre pour déterminer la présence d'un co de de restauration dans le registre décalage. 17. Circuit de commande de la réception et du décodage de signaux générés à distance selon la revendication 16, caractérisé en ce que le circuit logique de décodage (58) est actionné par les moyens de comptage (61) lorsqu'un compte de signaux de programme prédéterminé est atteint0 18. Procédé de commande d'un récepteur (30) dans un dispositif implanté du type programmable, caractérisé en ce que : (a) on fait fonctionner le récepteur par intermittence de façon qu'il effectue une surveillance, pour détecter des signaux de programmation générés à distance ; et (b) -on fait fonctionner le récepteur continuellement pendant un intervalle de temps prédéterminé lorsque le récepteur détecte au moins un signal de programmation alors qu'il fonctionne par intèrmittence.