Brevet FR2532507A1 — publié le 19840302

i Echangeur d'intervalles de temps. L'invention concerne un échangeur d'intervalles de temps dans un système PCM comportant des circuits d'accès et des postes pour établir des communications en échangeant, de façon commandée, des signaux d'ap- pel numériques entre les circuits d'accès. On utilise des moyens d'échange d'intervalles de temps (TSI) dans des systèmes de commutation à multiplexage par répartition dans le temps pour relier un poste demandeur desservi par, un premier intervalle de temps du système à un poste demandé desservi par un second intervalle de temps du système Ceci permet à un trajet de signaux commun d'établir simultanément plusieurs communications par utilisation en temps par- tagé du trajet commun L'utilisation exclusive du trajet est concédée à chaque liaison d'appel pendant la durée définie par les intervalles de temps du sys- tème associés à la liaison. Une version de base d'un échangeur d'interval- les de temps comporte une mémoire à accès aléatoire, commandée par les intervalles de temps, dans laquelle une information d'appel est inscrite pendant un pre- mier intervalle de temps, sous la commande d'une pre- mière source d'informations d'adresse, et qui est lue pendant un second intervalle de temps, sous la com- mande d'une seconde source d'informations d'adresse. 2 2532507 ô Chaque intervalle de temps du système est associé à un emplacement déterminé de la mémoire à accès aléa- toire ainsi qu'à un poste déterminé desservi par le système Des signaux de parole, codés sous forme PCM et produits au niveau d'un premier poste impliqué dans une communication, sont inscrits dans l'emplace- ment associé de la mémoire à accès aléatoire pendant l'apparition de l'intervalle de temps associé au pre- mier poste, la sortie du compteur d'intervalles de temps du système étant utilisée comme source de si- gnaux d'adressage Cette information d'appel PCM est transférée à un second poste impliqué dans la commu- nication pendant l'apparition de l'intervalle de temps du système assigné au second poste Ce trans- fert est effectué en appliquant le signal de sortie du compteur d'intervalles de temps du système à une mémoire à accès aléatoire de traduction qui délivre un signal de sortie qui identifie l'intervalle de temps desservant le premier poste Ce numéro d'inter- valle de temps fourni est appliqué, en tant qu'infor- mation d'adressage, à la mémoire à accès aléatoire commandée par les intervalles de temps qui lit l'in- formation d'appel à partir de l'emplacement adressé, et applique, l'information lue aux moyens qui la transmettent au second poste. Le brevet US 4 112 258 décrit un échangeur d'intervalles de temps perfectionné qui comporte un processeur de signaux commandé par programme En plus d'assumer une fonction classique d'échange d'inter- valles de temps, cet échangeur d'intervalles de temps peut insérer une amplification ou un affaiblissement spécifié dans l'échange entre n'importe quels signaux d'appel Cet échangeur d'intervalles de temps compor- te également des moyens pour l'établissement d'une conférence Ces moyenscouportent l'utilisation d'un re- 3 2532507 gistre unique fonctionnant comme un accumulateur pour produire et mémoriser des signaux de somme et de dif- férence, provenant des personnes qui participent à la conférence, nécessaires pour l'établissement des communications pour conférence. Dans la plupart des circuits de conférence, il est produit des signaux qui représentent la somme des signaux de parole de tous les participants à la conférence Il est également produit des signaux qui représentent la différence entre le-signal de somme et le signal fourni par chaque participant Un signal de différence unique est produit pour chaque partici- pant, de sorte que le signal résultant transmis au participant représente le signal de somme moins-le signal de parole fourni par le participant Ceci per- met à chaque participant d' entendre uniquement les autres participants et non -pas Ses propres paroles, dans le récepteur du combiné du poste. Dans le brevet précédemment mentionné, l'ex- ploitation de la somme de signaux et la production des différents signaux de différence sont effectuées par l'utilisation répétée du registre d'accumulation unique lorsque son processeur de signaux exécute les instructions mémorisées dans la mémoire de commande de l'échangeur d'intervalles de temps, dans le brevet précédemment mentionné L'utilisation d'un registre accumulateur unique pour l'établissement simultané de toutes les communications pour conférence nécessi- te que les différentes instructions associées à une communication pour conférence soient contiguës les unes aux autres à l'intérieur de la mémoire Ceci est nécessaire de manière que les signaux de somme et de différence exigés pour une première communication pour conférence puissent être produits séquentiellement et transmis aux participants avant que le processeur de 4 2532507 y 1 signaux exécute des instructions pour d'autres com- munications pour conférence Si les instructions de programme pour une première communication pour confé- rence n'était pas contiguësl'information de la mé- moire à accès aléatoire, servant d'accumulateur, qui concerne la première communication pour conférence serait recouverte par l'information qui concerne une seconde communication pour conférence L'exécution ultérieure d'une instruction associée à la première communication, et impliquant l'utilisation de l'accu- mulateur, fournirait une information sans significa- tion étant donné que l'accumulateur contiendrait alors une information qui concerne la seconde communication. Le fait qu'il ne soit prévu qu'une seule mé- moire à accès aléatoire servant d'accumulateur dans le brevet mentionné ci-dessus impose des limites à la programmation étant donné que l'établissement et la distribution de chaque nouvelle communication pour conférence nécessite que le dispositif de com- mande du système dans le brevet précédemment mention- né communique avec la mémoire de l Véchangeur d'inter- valles de temps pour déterminer qu'il existe à ce moment un nombre suffisant d'emplacements de mémoire contigus libres disponibles pour établir la nouvelle communication Le nombre d'emplacements de mémoire contigus exigé varie avec le nombre de participants impliqués dans chaque communication Une liaison classique entre deux participants peut nécessiter six emplacements contigus, une communication pour confé- rence entre trois participants nécessite huit empla- cements contigus, une communication pour conférence entre quatre participants nécessite douze emplacements contigus, etc. Etant donné que le nombre d'emplacements de mémoire nécessaire pour établir une corcimlmncation va- 253250 ? rie, le système décrit dans le brevet précédemment mentionné nécessite des opérations de "servitude" pour repositionner quelquefois les emplacements inutilisés et utilisés de manière qu'autant d'empla- cements inutilisés que ce qui est exigé pour une liai- son puissent être contigus les uns aux autres Ceci permet d'obtenir une souplesse maximum pour l'allo- cation des emplacements de mémoire de l'échangeur d'intervalles de temps pour établir des communica- tions nouvellement débutées. Une autre caractéristique de l'échangeur d'in- tervalles de temps décrit dans le brevet précédemment mentionné réside dans le fait que les instructions assurent des fonctions limitées convenant à un pro- cesseur de signaux universel Il en résulte la né- cessité de nombreuses instructions pour obtenir une liaison, six pour une liaison entre deux participants et etc, comme mentionné ci-dessus Pour un intervalle de trame fixe du système et pour une vitesse d'exécu- tion donnée des instructions, seul un nombre fixe d'instructions peut être exécuté par trame Ainsi, la nécessité de nombreuses instructions par connexion signifie qu'un nombre plus faible de liaisonssimulta- néespeut être établi par l'échangeur d'intervalles de temps. D'après ce qui précède, on peut voir que bien que l'échangeur d'intervalles de temps décrit dans le brevet mentionné ci-dessus représente un perfec- tionnement par rapport aux échangeurs d'intervalles de temps classiquesà mémoire à accès aléatoire com-,: mandée par les intervalles de temps, l'utilisation d'un seul accumulateur pour l'établissement de commu- nications pour conférence se traduit par une complexi- té de programmation non souhaitable Cette complexi- té se traduit par des opérations de servitude dans le 6 2532507 système qui réduisent la capacité de traitement du processeur qui commande l'échangeur d'intervalles de temps décrit dans le brevet mentionné ci-dessus De même, la nécessité d'un nombre important d'instruc- tions par liaison signifie qu'il est nécessaire d'u- tiliser des conceptions rapides très coûteuses pour obtenir un grand nombre de liaisons simultanées. Ces problèmes sont résolus suivant l'invention d'après laquelle l'échangeur d'intervalles de temps comporte un processeur comprenant une mémoire d'accu- mulation possédant plusieurs emplacements adressables; un circuit de programme qui répond à l'établissement d'une communication pour conférence entre au moins trois des circuits d'accès (circuits d'accès des par- ticipants) pour allouer un emplacement unique à la - communication pour conférence dans la mémoire d'accu- mulation Le circuit de programme applique séquentiel- lement au processeur des signaux d'appel numériques provenant de chacun des circuits d'accès des parti- cipants, un circuit-logique qui répond à la réception des signaux d'appel numériques pour former un signal de somme appliqué au processeur à partir des circuits d'accès des participants, le circuit logique intro- duit le signal de somme dans l'emplacement alloué dans la mémoire d'accumulation, le circuit de program- me applique séquentiellement des signaux d'appel nu- mériques provenant de chacun des circuits d'accès des participants de façon séquentielle au processeur, tout en appliquant simultanément au processeur le si- gnal de somme provenant de la mémoire d'accumulation. Le processeur répondant à chaque réception simultanée de signaux d'appel provenant d'un circuit d'accès de participant et du signal de somme provenant de la mémoire d'accumulation pour former, pour chaque cir- cuit d'accès de participant, un signal de différence 7 2532507 représentant la différence entre le signal de somme et le signal d'appel appliqué simultanément; et un circuit de sortie pour appliquer chacun des signaux de différence formés à un des circuits d'accès de par- ticipant Dans le mode de réalisation décrit donné à titre d'exemple, le processeur de signaux commandé on par programme se présente sous la forme d'un proces- seur "pipeline" spécialisé qui assure des fonctions classiques d'échange d'intervalles de temps Il assu- re également ces fonctions, comme cela est fait dans l'art antérieur, en permettant d'effectuer chaque échange de signal d'appel entre des intervalles de temps avec une amplification ou un affaiblissement spécifié du signal Il fournit également des moyens d'établissement de conférence perfectionnés et plus souples. Les moyens d'établissement de conférence per- fectionnés comprennent lutilidation d'une mémoire d'accumulation à accès aléatoire pour la conférence, qui comporte plusieurs emplacements de mémoire dont chacun peut être alloué à une communication pour con- fécence différente établie à ce moment par le systè- me Les signaux de somme et de différence qui sont produits séquentiellement, lorsque les instructions de l'échangeur d'intervalles de temps pour une pre- mière communication pour conférence sont exécutées pendant chaque trames sont mémorisés dans l'emplace- ment de la mémoire à accès aléatoire alloué, à la communication Un seul signal d 9 appel peut être mémo- risé à un instant quelconque dans l'emplacement alloué de la mémoire à accès aléatoire pour chaque communi- cation L'exécution de l Vinstruction suivante de l'échangeur d'intervalîes de temps pour une communica- tion peut produire un nouveau signal qui se superpose au signal antérieur mémorisé dans la mémoire à accès 8 25325071 aléatoire pour cette communication Le signal produit en dernier durant une trame et inscrit dans la mémoi- re à accès aléatoire reste mémorisé dans l'einplace- ment alloué de la mémoire à accès aléatoire pour le reste de la trame Les signaux d'appel changent pen- dant chacune des trames successives lorsque de nou- veaux signaux de parole sont reçus à partir des par- ticipants à la conférence et appliqués à l'échangeur d'intervalles de temps. Un second emplacement ainsi que des emplace- ments restants de la mémoire d'accumulation à accès aléatoire sont assignés à une seconde et à toute au- tre communication pour conférence supplémentaires qui sont à ce moment établies par le système De cet- te manière, plusieurs communications pour conférence sont établies simultanément par le système, chaque communication étant allouée à un emplacement unique à l'intérieur de la mémoire d'accumulation à accès aléatoire pour la mémorisation du dernier signal de somme produit pour chaque communication par le proces- seur 107 d'échange d'intervalles de temps de l'échan- geur d'intervalles de temps. Le fait de prévoir la mémoire d'accumulation à accès aléatoire avec plusieurs emplacements pour l'établissement de plusieurs communications pour con- férence réduit les complexités de programmation de la mémoire de programme de l'échangeur d'intervalles de temps (mémoire d'échange d'intervalles de temps) par rapport à celles de l'art antérieur Cette complexi- té réduite élimine l'exigence que les différentes instructions associées à une seule communication soient contiguës les unes aux autres à l'intérieur de la mémoire de programme Les différentes instruc- tions nécessaires pour établir une communication peuvent être dispersées dans la mémoire de pro- 9 25325 o 7 gramme parmi les instructions pour d'autres communica- tions Une ou plusieurs instructions correspondant à une première communication pour conférence peuvent être exécutées et les résultats du traitement des si- gnaux de la dernière instruction exécutée peuvent ê- tre mémorisés dans l'emplacement associé de la mémoi- re d'accumulation tà accès aléatoire Des instructions pour d'autres communications pour conférence peuvent ensuite être exécutées et les signaux résultants as- sociés à ces communications peuvent être mémorisés dans les emplacements appropriés de la mémoire à accès aléatoire qui leur sont attribués Lorsque des empla- cements successifs de la mémoire de programme sont lus et que leur contenu est exécuté, le reste des instructions pour la première communication pour con- férence peut être exécuté et mémorisé dans l'emplace- ment associé de la mémoire à accès aléatoire Ces instructions ultérieures peuvent être exécutées, mê- me si elles nécessitent un accès au dernier calcul de signaux exécuté pour la communication, étant don- né que les résultats des calculs restent mémorisés dans l'emplacement de la mémoire à accès aléatoire attribuéà la communication. Cette plus grande souplesse de programmation de la mémoire de programme, qui permet aux différen- tes instructions pour une communication pour confé- rence d'être placées de façon aléatoire dans la 'mé- moire de programme, réduit la durée de travail de servitude 'du processeur, étant donné que le proces- seur n'est pas sollicité périodiquement pour réorga- niser les emplacements utilisés et inutilisés de façon à disposer d'un bloc aussi important que possi- ble d'emplacements de mémoire inutilisés contigus Il en résulte une réduction importante de la charge de travail du processeur et par conséquent une capacité 253 '2507 de traitement plus importante du processeur. L'utilisation d'un processeur "pipeline" spé- cialisé permet d'utiliser un-jeu plus faible d'ins- tructions de programmes plus efficaces pour la mise en oeuvre de la fonction d'échange d'intervalles de temps à la fois pour des liaisons concernant une con- férence ou ne concernant pas une conférence Le pro- cesseur de signaux d'échange d'intervalles de temps de l'art antérieur est un processeur de signaux de type universel et par conséquent nécessite plusieurs instructions de programmes de capacité limitée pour établir chaque liaison Chaque instruction effectue une petite partie des opérations nécessaires pour établir une liaison, et de ce fait un nombre plus im- portant d'instructions est nécessaire pour établir un nombre donné de liaisons Le fait de prévoir le processeur "pipeline" spécialisé de la présente in- vention permet des instructions plus simples, chacu- nes d'elles spécifiant l'origine dessignaux, la des- tination des signaux et toute amplification ou affai- blissement nécessaires Le processeur "pipeline" re- çoit ces ordres, les code, et utilise le matériel approprié qui y est contenu pour effectuer l'échange de signaux spécifié Il en résulte qu'on peut utili- ser un nombre plus faible d'instructions et par con- séquent une conception moins coûteuse pour obtenir une capacité de traitement donnée pour des liaisons simultanées, L'invention sera mieux comprise à l'aide de la description suivante d'un mode de réalisation don- né à titre d'exemple et représenté aux dessins annexés sur lesquels les figures 1 et 2, lorsqu'elles sont disposées de la manière représentée sur la figure 3, représen- tent un système suivant la présente invention; 11 2532507 la figure 4 représente les détails de la mé- moire de données d'entrée; la figure 5 représente les détails de la mé- moire de données de sortie; la figure 6 représente les détails du processeur d'échange "pipeline" 107; les figures 7, 8, 9 et 10 représentent des détails des instructions de-programme exécutées par la mémoire de programme; la figure 11 représente les détails du circuit logique de traitement 605; et les figures 12 à 17 illustrent le fonctionne- ment du système sous la forme d'un organigramme. Les figures 1 et 2, lorsqu'elles sont disposées de la manière représentée sur la figure 3, représen- tent un système de commutation par répartition dans le temps suivant l'invention Les éléments des figu- res 1 et 2 sont représentés suivant une configuration qui peut être appelée "dépliée" dans laquelle la cir- culation des informations concernant une communica- tion partde sources de production de signaux sur la gauche, passe par les différents éléments du système décrit, pour arriver aux éléments de réception de si- gnaux représentés sur la droite. Le système comporte plusieurs téléphones 100,des systèmes à courants porteurs 102, et un échangeur d'intervalles de temps (TSI) L'échangeur d'interval- les de temps comporte des mémoires de données d'entrée 104, un processeur 107 d'échange d'intervalles de temps, et des mémoires de données de sortie 134 Le * système comporte en outre une unité de commande com- mune 108 et une mémoire intermédiaire d'entrée/sortie 109 Chaque système à courants porteurs 102 comporte des circuits d'accès 101 dont chacun correspond indi- viduellement à un poste 100 et à un intervalle de 12 2532507 temps alloué du système Chaque système à courants porteurs 102 comporte en outre un multiplexeur 132 sur la figure 1 et un démultiplexeur 133 sur la fi- gure 2. Le multiplexeur 132 reçoit des signaux "de parole" codés sous forme PCM, provenant des circuits d'accès,dans son système à courants porteurs, pen- dant chaque intervalle de temps du système alloué au circuit d'accès établissant à ce moment une com- munication L'élément 132 multiplexe ces signaux les uns avec les autres pour obtenir un signal compor- tant plusieurs intervalles de temps, par exemple un signal comportant 256 intervalles de temps Ce si- gnal d'intervalles de temps multiplexé est appliqué, par le trajet 114-0, à la mémoire de données d'en- trée 104-0 (pour le système à courants porteurs 102- O) Le démultiplexeur 133 du système à courants porteurs 102-0 de la figure 2 reçoit un signal mul- tiplexé, comportant 256 intervalles de temps, par le trajet 119-0 provenant de la mémoire de données de sortie 134-0 Ce signal est démultiplexé en signaux PCM distincts dont chacun est appliqué au circuit d'accès associé 101 pendant l'intervalle de temps as- socié. Des téléphones 100-0 à 100-N et les systèmes à courants porteurs 102-0 à 102-N sont représentés à la fois du côté droit et du côté gauche des figu- res 1 et 2 dans l'état déployé Une communication est établie lorsqu'une information de signal d'appel pro- duite au niveau d'un poste situé à gauche arrive à droite, par l'intermédiaire de son circuit d'accès associé 101, du multiplexeur 132, de la mémoire de données d'entrée 104-0, en passant parle processeur 107 d'échange d'intervalles de temps, par la mémoire 13 2532507 de données de sortie 134-0, par le démultiplexeur 133 sur la figure 2, par le circuit d'accès 101 desservant le poste vers lequel est envoyé le signal, et par le trajet associé 113-0 pour arriver au poste de récep- tion Le fonctionnement du système est commandé par une unité de commande commune 108 qui comprend des moyens de traitement et de mémorisation Des signaux d'adresse, de données et de commande sont appliqués par l'unité de commande commune, par des trajets 110, 111, et 112, au processeur 107 d'échange d'interval- les de temps ainsi qu'à la mémoire intermédiaire d'entrée/sortie 109 La mémoire intermédiaire d'entrée/ sortie est reliée, par l'intermédiaire du conducteur omnibus d'entrée/sortie 123, aux systèmes à courants porteurs 102-0 Ce conducteur omnibus fournit un tra- jet par lequel l'unité de commande commune 108 et les systèmes à courants porteurs 102 peuvent échanger des informations d'entrée/sortie Lors de la commande du fonctionnement'du système, l'unité de commande commu- ne analyse l'état des différents éléments et circuits du système, en passant par la mémoire intermédiaire d'entrée/sortie 109 et le conducteur omnibus d'entrée/ sortie 123 Elle utilise également ces dispositifs d'entrée/sortie pour assurer différentes fonctions du système et différents fonctionnements des circuits, par exemple la collecte des chiffres au niveau des postes appelés. On supposera qu'une liaison doit être établie entre le poste 100-0 situé à gauche et le poste 100-1 situé à droite Ceci étant le cas, le système établit une liaison virtuelle dans laquelle les signaux de parole ou d'autres signaux de transmission, représen- tant le sujet de l'appel au niveau du poste 100-0, sont transmis au poste 100-1 par l'intermédiaire du circuit d'accès 101-0, du multiplexeur 132, de la mé- moire de données d'entrée 104-0, du processeur 107 d'échange d'intervalles de temps, de la mémoire de données de sortie 134-0, du démultiplexeur 133, et du circuit d'accès 101-1 L'établissement de cette liaison implique les phases opératoires consistant à inscrire des signaux codés PCM, provenant du poste demandeur 100-0, dans un emplacement associé de la mémoire de données d'entrée 104-0, à faire passer le signal par-le processeur 107 d'échange d'intervalles de temps, et à inscrire le signal transmis dans l'em- placement de la mémoire de données de sortie 134-0 associé au poste 100-1. Le multiplexeur 132 reçoit des signaux d'appel codés PCM provenant du poste 100-0, par l'intermé- diaire du circuit d'accès 101-0, et multiplexe le si- gnal reçu dans l'un des intervalles de temps associé du signal de 256 intervalles de-temps sur le trajet 114-0 s'étendant jusqu'à la mémoire de données d'en- trée 104-0 La mémoire de données d'entrée 104-0 com- porte 256 emplacements de mémoire dont chacun est as- socié de façon unique à chacun des intervalles de temps sur le trajet 1140 Chaque intervalle de temps est associé à un des postes 100 on supposera que l'emplacement de mémoire à l'intérieur de la mémoire de données d'entrée 104-0 comporte un suffixe numéri- que qui correspond à chacun des postes 100 Dans ce cas, le signal provenant du poste 100-0 est transmis, par le trajet 114-0, dans l'intervalle de temps o et inscrit dans l'emplacement O de la mémoire de données d'entrée 104-0, sous la commande de signaux d'adresse provenant du compteur d'intervalles de temps 103-0. Le processeur 107 d'échange d'intervalles de temps réalise sa fonction d'interconnexion virtuelle sur chaque liaison en lisant des signaux d'appel dans 2532507. des emplacements spécifiés de la mémoire de données d'entrée 104, en effectuant toute opération nécessai-r re sur ces signaux, par exemple en insérant une ampli- fication ou un affaiblissement, et en inscrivant ensui- te un signal résultant dans l'emplacement de mémoire de la mémoire de données de sortie 104 associé au poste vers lequel le signal d'appel est dirigé Le processeur 107 d'échange d'intervalles de temps com- prend une mémoire de programme 136 qui contient les instructions de programme nécessaires pour commander le fonctionnement du processeur 107 La mémoire 136 est mise à jour périodiquement par l'unité de comman- de commune 108 lorsque l'unité de commande commune détermine dynamiquement les tâches qui doivent être effectuées par le système lors de l'établissement de chaque communication. Les instructions inscrites par l'unité de com- mande commune 108 dans la mémoire de programme 136 spécifient chaque interconnexion virtuelle qui doit être effectuée L'information contenue dans chaque instruction spécifie l'adresse de la mémoire de don- nées d'entrée 104-0 à partir de laquelle le signal d'appel doit être lu, l'adresse de la mémoire de don- nées de sortie 134-0 à laquelle le signal doit être mémorisé, l'insertion dlune amplification ou d'un af- faiblissement, ainsi qu'une information de code opé- ration indiquant si la communication concerne ou non une conférence Pour une communication sans conférences qui n'implique pas l'insertion d'une amplification ou d'un affaiblissement, 19 instruction de la mémoire de programme spécifie simplement l'adresse de la mé- moire de données d'entrée à partir de laquelle le si- gnal doit être lu et l'adresse de la mémoire de don- nées de sortie à laquelle le signal doit être mémori- sé La mémoire de données de sortie 134-0 est lue pé& 16 2532507 riodiquement par le compteur d'intervalles de temps -0, le signal résultant, se présentant sous la for- me d'un signal comportant 256 intervalles de tempse étant transmis sur le trajet 119-0 et appliqué au dé- multiplexeur 133 du système à courants porteurs 102-0. L'élément 133 démultiplexe le signal reçu et applique le signal PCM provenant de chaque intervalle de temps au circuit d'accès associé 101-0 et au poste associé 0 Pour la présente communication, l'information concernant le poste demandé est supposée se trouver dans l'emplacement 1 de la mémoire de données de sor- tie 134-0, elle est transmise, par le trajet 119-0, dans l'intervalle de temps 1, est appliquée au démul- tiplexeur 133 dans lequel elle est démultiplexée et est transmise au circuit d'accès 101-1 pour être trans- mise au poste 100-1 par le trajet 113-1. Le processeur 107 d'échange d'intervalles de temps assume effectivement une fonction de commutation dans l'espace au niveau de sa sortie par le fait qu'il- peut exécuter n'importe quelle instruction de la mé- moire de programme concernant n Pimporte lequel des trains de 256 intervalles de temps arrivant sur le trajet 114 dans la mémoire de données d'entrée 104. Le processeur 107 d'échange d'intervalles de temps accède sélectivement à un emplacement sélectionné d' une mémoire de données sélectionnée en appliquent une information d'adresse "d'Forigine" appropriée au tra- jet 115 Il reçoit une information d'appel, appelée donnée d'origine, lue à partir de la mémoire de don- nées sélectionnée, sur le trajet 116 Cette donnée d'origine d'entrée est reçue par le processeur 107 d'échange d'intervalles de temps, modifiéede façon souhaitée, et inscrite en tant que donnée de destina- tion dans un emplacement sélectionné de la mémoire de données de sortie sélectionnée 134. 17 2532507 Du côté sortie, le processeur 107 d'échange d'intervalles de temps assure une fonction de commu- tation dans l'espace dans laquelle le trajet 118 en- voie une information d'appel à un emplacement sélec- tionné d'une mémoire de données de sortie sélection- née 134-0 Le processeur 107 d'échange d'intervalles de temps effectue cette opération en appliquant une adresse de "destination" au trajet 117 et en trans- mettant simultanément, par le trajet 118, l'informa- tion d'appel qui doit être mémorisée dans-la mémoire adressée Chaque mémoire de données de sortie 34 est lue-une fois par trame, l'information lue dans cha- que emplacement de mémoire est insérée dans l'inter- valle de temps approprié du train de données compor- tant 256 intervalles de temps sur le trajet 119, et est transmise au démultiplexeur du système à courants porteurs associé. L'élément d'origine de code libre 105 est une mémoire adressable qui fournit une configuration bi- naire représentant 0,V lorsqu'elle est adressée par le processeur 107 d'échange d'intervalles de temps, par le trajet 115 Elle est utilisée pour inscrire la configuration correspondant à O V dans les emplace- ments de la mémoire de données de sortie qui sont as- sociés à des postes libres Le fonctionnement de cet élément sera décrit plus en détails ci-après. La figure 4 représente d'autres détails d'une mémoire de données d'entrée telle que la mémoire 104- 0 Les mémoires d'entrée sont du type alterné par le fait qu'elles comportent deux mémoire à accès aléatoi- re 401 et 402 qui fonctionnent alternativement sur des trames successives du système dans la mesure o cela concerne la réception de données à partir d'un système à courants porteurs 102 et la transmission de données en direction du processeur 107 d'échange d'in- 18 2532507 tervalles de temps Cette fonction alternée est com- mandée par des commutateurs électroniques 403 et 404. La position de ces commutateurs reste fixe pour la durée d'une trame et la position des commutateurs dé- termine la fonction réalisée par chaque mémoire à accès aléatoire pour la durée de la trame. L'horloge 106 produit et applique un début d'impulsion de trame au trajet 120 et un signal d'hor- loge d'intervalles de temps au trajet 124 Ces signaux sont appliqués au compteur d'intervalles de temps 103 qui applique des signaux d'intervalles de temps co- dés en binaire au trajet 413, ainsi qu'une impulsion de trame au trajet 414 Les signaux d'intervalles-de temps sur le trajet 413 sont utilisés comme signaux d'adresse pour inscrire des données d'appel PCM, re- çus sur le trajet 114, dans la mémoire à accès aléa- toire 401 ou 402. Des données d'appel multiplexées provenant d'un système à courants porteurs, par exemple le sys- tème à courants porteurs 102-0, sont appliquées au commutateur 403 de la mémoire de données d'entrée pen- dant la durée d'une trame, par le trajet 114 Des don- nées d'appel reçues-pendant la trame immédiatement précédente sont transmises dans la mémoire de données d'entrée au processeur 107 d'échange d'intervalles de temps, par le trajet 116, à partir du commutateur 404. Les "contacts" des commutateurs 403 et 404 étant pla- cés de la manière représentée sur la figure 4, les données d'appel PCM provenant d'un système à courants porteurs et arrivant sur le trajet 114 sont transmises par les contacts 408 à l'entrée de données de la mé- moire à accès aléatoire 402, par l'intermédiaire du trajet 409 Cette information est inscrite dans la mémoire à accès aléatoire sous la commande de l'in- formation d'adresse-appliquée à la mémoire à accès 19 2532507. aléatoire à partir du compteur d'intervalles de temps 103, par le trajet 413, les contacts 407 et le trajet 411 Le compteur d'intervalles de temps 103 applique à ce moment des signaux d'intervalles de temps codés en binaire, en tant qu'information d'adressage, à la mémoire à accès aléatoire 402, de sorte que la donnée d'appel reçue sur le trajet 114 pendant chaque inter- valle de temps du système est inscrite dans l'empla- cement de la mémoire à accès aléatoire 402 qui est associé à l'intervalle de temps. Les "contacts" du commutateur 404 se trouvant dans la position représentée sur la figure 4, le pro- cesseur 107 d'échange d'intervalles de temps applique une information d'adresse et de commande à l'entrée d'adresse de la mémoire à accès aléatoire 401, par l'intermédiaire du trajet 115, des contacts 405 et du trajet 412 La mémoire à accès aléatoire 401 lit le. contenu de l'emplacement adressé et applique l'infor- mation lue au processeur 107 d'échange d'intervalles de temps, par l'intermédiaire du trajet 410, des con- tacts 406 et du trajet 1160 Par ce moyen, le proces- seur 107 d'échange d'intervalles de temps fonctionne sous la commande de sa mémoire de programme 136, lit des données PCM provenant de la mémoire à accès aléa- toire 401, et effectue les opérations de traitement pour la communication spécifiée sur les données qu'il reçoit à partir de la mémoire de données d'entrée. Les "contacts" des commutateurs 403 et 404 sont déplacés vers leur autre position à la fin d'une tra- me, de sorte que les données reçues sur le trajet 114 pendant cette trame suivante sont lues dans la mémoi- re à accès aléatoire 401 sous la commande de signaux d'adresse produits par le compteur d'intervalles de temps 103 et appliqués à l'entrée d&adresse de la me- moire à accès aléatoire, par le trajet 412 De façon 2532507 '. similaire, pendant cette trame suivante le processeur 107 d'échange d'intervalles de temps adresse la mé- moire à accès aléatoire 402 par l'intermédiaire du trajet 115, et lit les données d'appel reçues par la mémoire de données d'entrée lors de la trame précé- dente. Chaque impulsion de trame sur le trajet 414 provenant du compteur d'intervalles de temps 103 est appliquée, en tant que signal d'horloge, à la bascule 400 La sortie Q de la bascule est reliée, par le trajet 416, à l'entrée de commande du commutateur 404 ainsi qu'à l'inverseur 417 qui est relié à son tour, par le trajet 418, à l'entrée de commande du commuta- teur 403 ainsi qu'à l'entrée D de la bascule 400 L'in- verseur 417 applique à l'entrée D un signal qui est l'inverse du signal qui apparaît sur la sortie Q de la bascule Par ce moyen, chaque impulsion de trame sur le trajet 414 rythme le signal sur l'entrée D de la bascule en le transmettant à la sortie Q Ceci a pour effet que la polarité des potentiels sur les tra- jets 416 et 418 est alternée et qu'à leur tour l'état des commutateurs 403 et 404 est alterné Ceci inverse les fonctions des mémoires à accès aléatoires 401 et 402 pour chaque trame. D'après ce qui précède, on peut voir que les commutateurs 403 et 404 restent fixes pour la durée d'une trame de sorte qu'une des mémoires à accès aléa- toire 401 ou 402 mémorise l'information PCM reçue par le trajet 114 à partir d'un système à courants porteurs associé, tandis que l'autre mémoire à accès aléatoire est lue par le processeur 107 d'échange d'intervalles de temps, l'information d'appel lue étant celle qui a été reçue par la mémoire de données d'entrée pen- dant la trame immédiatement précédente Ensuite, à la fin de la trame en cours, une nouvelle impulsion de trame est reçue sur le'trajet 414, les contacts des commutateurs 403 et 404 changent de position, et les fonctions des mémoires à accès aléatoire 401 et 402 changent de nouveau Ceci permet qu'une nouvelle infor- mation d'appel soit mise à la disposition du proces- seur d'échange d'intervalles de temps par la mémoire à accès aléatoire qui vient juste de mémoriser une information Ceci permet également-que la mémoire à accès aléatoire qui vient juste d'être lue par le processeur 107 d'échange d'intervalles de temps soit disponible pour l'inscription d'une nouvelle informa- tion d'appel PCM. Il existe deux raisons à l'utilisation alternée de mémoires à accès aléatoire dans chaque mémoire de données d'entrée Tout d'abord, pour simplifier la programmation de la mémoire de programme d'échange d'intervallesde temps 136, il est nécessaire que la même information d'appel soit renvoyée de la mémoire de données d'entrée au processeur d'échange d'inter- valles de temps pour-chaque instruction lorsque deux instructions de mémoire de programme ou plus concer- nant une communication ont accès séquentiellement au même emplacement de la mémoire de données d'entrée pendant une trame unique Cela ne serait pas le cas si on-utilisait une seule mémoire à accès aléatoire dans chaque mémoire de données, étant donné qu'une nouvelle information d'appel pourrait être inscrite dans la mémoire à accès aléatoire à tout instant Il est nécessaire que le contenu d'un emplacement de la - mémoire de données d'entrée reste inaltéré par de nou- velles données d'arrivée pendant la durée d'une trame étant donné que pour des communications pour confé- rence, comme cela sera décrit ci-après, le même em- placement de mémoire d'une mémoire d'entrée est utili- sé plusieurs fois par le processeur d'échange d'inter- 22 2532507 valles de temps Il est utilisé une première fois pour former un signal de somme représentant les paroles de tous les participants Il est utilisé une seconde fois pour former un signal de différence qui est renvoyé à chaque participant Du fait de la nécessité de mé- moriser cette information PCM pour la durée d'une tra- me et du fait que les instructions du programme d'é- change d'intervalles de temps peuvent apparaître sé- quentiellement sur la totalité de la durée d'une tra- me, l'utilisation alternée de mémoires à accès aléa- toire dans la mémoire de données simplifie la program- mation de la mémoire de programme 136. L'utilisation alternée de mémoires à accès aléa- toire permet à une mémoire à accès aléatoire de re- cueillir de nouvelles données PCM pendant une trame alors que le processeur d'échange d'intervalles de temps effectue son opération de lecture sur l'autre mémoire à accès aléatoire pendant la même trame Le classement dans le temps des informations d'appel dans des intervalles de temps multiples est maintenu grâce à cet expédient étant donné que des intervalles de temps multiples sont commutés sous forme de bloc lors- que les fonctions des mémoires à accès aléatoire sont alternées La préservation de l'information classée dans le temps à l'intérieur d'une mémoire favorise la simplicité de la programmation de la mémoire de programme et élimine des contraintes telle qu'une re- lation obligatoire entre le placement des instructions d'échange d'intervalles de temps et le numéro des in- tervalles de temps référencié par l'instruction. La figure 5 représente d'autres détails d'une mémoire de données de sortie telle que la mémoire 134- 0 Les mémoires de données de sortie sont comparables, du point de vue structure, aux mémoires de données d'entrée de la figure 4 La mémoire de données de sor- tie comporte des mémoires à accès aléatoire 501 et 502, des commutateurs 503 et 504, ainsi qu'un circuit de commande comportant un inverseur 517, une bascule 500 et un compteur d'intervalles de temps 135 Le cir- cuit de commande commute les "contacts" des commuta- teurs électroniques 503 et 504 à la fin de chaque tra- me de manière que les fonctions alternées de chaque mémoire à accès aléatoire puissent rester -fixes pour la durée de la trame suivante Dans la position des * commutateurs représentée sur la figure 5, il est ins- crit dans la mémoire à accès aléatoire 501 l'informa- tion de "destination" provenant du processeur d'échan- ge d'intervalles de temps 107 L'information d'adresse de destination est appliquée par le processeur 107 à la mémoire à accès aléatoire 501 par l'intermédiaire du trajet 117, des contacts 105 et du trajet 512 Les données de destination qui doivent être inscrites sont appliquées par le processeurpar l'intermédiaire du trajet 118, des contacts 506 et du trajet 510 Pendant cette même trame, la mémoire à accès aléatoire 502 reçoit une information d'adresse provenant du compteur d'intervallesde temps 135, par le trajet 513, les con- tacts 507 et le trajet 511, et le contenu de ses em- placements adressés est lu L'information d'appel lue est envoyé, par le trajet 509, les contacts 508 et le trajet 119, au démultiplexeur 133 du système à cou- rants porteurs associé à la mémoire de données de sor- tie. A l'apparition de la trame suivante, les con- tacts des commutateurs 503 et 504 changent de position de sorte que les fonctions des mémoires à accès aléa- toire 501 et 502 sont inversées A ce moment, il est inscrit dans la mémoire à accès aléatoire 502 une nou- velle information d'appel provenant du processeur d'échange d'intervalles de temps 107 p et la mémoire a 24 2 e 32507 accès aléatoire 501 est lue par le compteur d'inter- valles de temps 135, l'information d'appel lue étant envoyée, par le trajet 119, au démultiplexeur du sys- tème à courants porteurs associé à la mémoire de don- nées de sortie. L'horloge 106 produit les signaux nécessaires pour que le compteur 135 produise et applique des si- gnaux d'intervalles de temps codés en binaire, en tant qu'information d'adressage, au trajet 513, ainsi qu'un signal de trame au trajet 514 D'une manière similaire à celle qui a été décrite pour la figure 4, le signal de trame sur le trajet 514 commute l'état de la bascu- le 500 et, à son tour, la polarité des signaux appli- qués aux trajets 516 et 518 Il en résulte que les contacts des commutateurs 503 et 504 passent dans leur autre position. Le compteur d'intervalles de temps 135 est en avance par rapport au circuit d'intervalles de temps de son système à courants porteurs associé 102 Ceci est fait pour compenser le retard impliqué lors de la transmission de l'information d'appel à partir de la mémoire de données de sortie vers le système porteur, le démultiplexage de celle-ci à l'intérieur du systè- me à courants porteurs, et son aiguillage vers le cir- cuit d'accès correct pendant l'apparition de l'inter- valle de temps du système alloué au circuit d'accès. Si le compteur d'intervalles de temps de la mémoire de données de sortie fonctionnait en synchro- nisme avec celui du système à courants porteurs, l'in- formation lue dans la mémoire de données de sortie et appliquée au démultiplexeur au niveau du système à courants porteurs n'arriverait pas au niveau du cir- cuit d'accès récepteur pendant l'apparition de l'in- tervalle de temps du systèmiie alloué au circuit d'accès. Dans ce cas, l'information reçue serait perdue ou ap- pliquée à un mauvais circuit d'accès Pour les mêmes raisons, le compteur 103 de la mémoire de données d'entrée est quelque peu retardé par rapport au cir- cuit de cadence de son système à courants porteurs 102. La figure 6 décrit d'autres détails du proces- seur d'échange d'intervalles de temps 107 de la figu- re 1 Les principaux éléments sont une mémoire de pro- gramme 136, un décodeur 602, un registre 603, un sé- lecteur 604, un circuit logique de traitement 605, un registre 606, une horloge 106 et un compteur de pro- gramme 601 Le fonctionnement de ce circuit est com- mandé par des instructions mémorisées dans la mémoire de programme 136 Ces instructions sont inscrites dans la mémoire de programme et mises à jour de façon continue par l'unité de commande commune 108, par l'in- termédiaire des trajets 110, 111 et 112. Les instructions de la mémoire de programme 136 sont lues sous la commande d'une information d'a- dresse codée en binaire provenant du compteur de pro- gramme 601 Chaque instruction provoque la lecture d'une donnée d'origine dans un emplacement adressé de la mémoire de données d'entrée 104 et son introduction dans le registre 603 A partir de là, elle est appli- quée au circuit logique de traitement 605 qui réalise tous les calculs nécessaires spécifiés par l'instruc- tion et envoie l'information résultante au registre 606 L'information dans le registre 606 est inscrite, en tant que donnée de destination, dans la mémoire de données de sortie 134 de la figure 1, par les trajets 118 et 117 de la figure 6 Lors du transfert de l'in- formation par l'intermédiaire du processeur d'échange d'intervalles de temps 107 de la mémoire de données d'entrée 104 à la mémoire de sortie 134, le processeur d'échange d'intervalles de temps effectue la fonction d'échange d'intervalles de temps nécessaire ainsi que toutes les opérations arithmétiques spécifiéespar l'instruction de commande. L'horloge 106 du système commande la cadence du processeur d'échange d'intervalles de temps ainsi que le circuit de cadence des autres éléments du sys- tème, par exemple les systèmes à courants porteurs d'accès 102 et les mémoires de données 104 et 134 on peut supposer que le système global fonctionne avec îo la fréquence d'échantillonnage classique de 8 k Hz Par conséquent, l'horloge 106 fonctionne à la fréquence de 4 096 000 Hz ( 4 096 M Hz) et applique au trajet 121 un signal pour produire 512 intervalles de temps du système d'échange d'intervalles de temps 8 000 fois par seconde Ceci caractérise une durée de trame de ps La sortie 120 de l'horloge 106 reçoit une im- pulsion de trame toutes les 125 ps pour maintenir les différentes horloges du système, y compris l'élément 601, en synchronisme et pour indiquer le début de cha- que nouvel-intervalle de trame. On peut supposer que le système des figures 1 et 2 comporte 256 intervalles de temps par trame, com- me décrit On peut également supposer que la mémoire de programme 136 comporte 512 emplacements adressables désignés par O à 511 Le processeur d'échange d'inter- valles de temps 107 peut adresser et lire n'importe quel emplacement de la mémoire de données d'entrée pendant un intervalle de temps du système, pour trans- férer l'information lue, par l'intermédiaire du sys- tème d'échange d'intervalles de temps, et inscrire l'information transférée dans n'importe quel emplace- ment spécifié de n'importe quelle mémoire de données de sortie 134 De façon générale, deux instructions sont nécessaires pour l'établissement de communica- tions sans conférence impliquant deux participants. Ces 512 instructions de la mémoire de programme qui sont exécutées pendant une trame permettent d'établir simultanément un maximum de 256 communications. Le compteur de programme 601 fonctionne sous la commande de l'horloge 106 du système Il est remis dans sa position O au début de chaque trame, par une impulsion sur le trajet 120 Il est avancé, en pas- sant par ses positions-0 à 511, pendant chaque trame par les impulsions d'horloge à 4 096 M Hz sur le tra- jet 121 La sortie du compteur sur le trajet 607 est constituée par des signaux codés en binaire qui sont appliqués, en tant qu'information d'adresse, à la mé- moire de programme 136 qui fonctionne en synchronis- me avec le compteur 601 et passe par les positions O à 511. Chaque durée d'une instruction de la mémoire de programme d'échange d'intervalles de temps corres- pond à la durée de trame de 125 ps divisée par 512 soit 244 ns Cette durée d'instruction peut être di- visée en un premier et un second segment Pendant le premier segment, la mémoire de programme 136 recher- che l'instruction adressée par le compteur de progra- me et met le contenu de cette instruction à la dis-. position des autres éléments du processeur d'échange d'intervalles de temps 107 Pendant le second segment, la mémoire de programme et l'unité de commande commu- ne communiquent l'une avecl'autre pour effectuer dif- férentes fonctions nécessaires du systèmes, y compris celle d'inscrire une nouvelle instruction dans l'em- placement de la mémoire de programme adressé à ce mo- ment Par ce moyen, l'unité de commande commune et la mémoire de programme communiquent en permanence l'une avec l'autre de sorte que la-mémoire de programme est mise à jour de façon dynamique 'par de nouvelles instruc- tions. 28 2532507. La figure 7 représente le format d'instruction de la mémoire de programme 136 Comme représenté, de la gauche vers la droite, l'instruction comporte une zone de code opération de 4 bits, une zone d'affai- blissement de 4 bits, une zone d'adresse de destina- tion de Il bits et une zone d'adresse d'origine de 11 bits La zone d'adresse de destination comporte une sous-zone de numéro d'accumulateur de 8 bits. La zone de code opération spécifie la fonction devant être effectuée par l'instruction La zone d'af- faiblissement représente l'atténuation ou l'amplifica- tion qui doit-être appliquée au signal reçu La zone d'adresse de destination indique au processeur d'é- change d'intervalles de temps qu'il doit appliquer son information de sortie a un emplacement spécifié d'une mémoire de données de sortie spécifiée 134 La zone d'adresse d'origine indique l'emplacement de la mémoire de données d'entrée 104 à partir duquel l'in- formation d'appel qui doit être mise en oeuvre doit être lue La sous-zone du numéro d'accumulateur de la zone d'adresse de destination est utilisée uniquement pour des communications pour conférence et, comme cela sera décrit ci-après, spécifie un emplacement de la mémoire d'accumulation, dans le circuit logique de traitement 605, qui doit être utilisé pour l'établis- sement de chaque communication pour conférence La fonction de cet élément est décrite de façon plus dé- taillée en liaison avec la figure 11. La figure 8 représente les deux instructions nécessaires pour établir une communication typique sans conférence, à deux participants, impliquant des postes désignés par A et B La zone SD (origine vers destination) du code opération spécifie que l'in- formation d'origine du poste A doit être transmise à partir de l'emplacement de l'adresse d'origine de la mémoire de données d'entrée à un emplacement d'adresse de'destination du poste B dans une mémoire de données de sortie La valeur de la-zone d'affaiblissement égale à O pour cette communication indique que l'am- plitude de la donnée d'origine reçue ne doit pas être modifiée La première instruction de la figure 8 a pour effet que le processeur d'échange d'intervalles de temps doit lire la donnée d'origine dans l'empla- cement A de la mémoire de données d'entrée et doit la transférer, en tant que donnée de destination, à l'adresse B de la mémoire de données de sortie, l'am- plitude du signal de la donnée n'étant pas modifiée. La seconde instruction de la figure 8 effectue une opération similaire en lisant la donnée d'origine pour l'adresse B dans une mémoire de données d'entrée et en la transférant à un emplacement A de la mémoire de données de sortie. On va maintenant décrire de façon plus détail- lée le fonctionnement du système de la figure 6 lors de l'exécution de la première instruction représentée sur la figure 8 On supposera, en liaison avec cette description, que l'instruction représentée est située à l'adresse 2 de la mémoire de programme 136. L'emplacement 2 de la mémoire de programme 136 est lu et l'adresse d'origine pour le-poste A est ap- pliquée au trajet 115 qui s'étend jusqu'à la mémoire de données d'entrée 104 de la figure 1 Cette infor- mation d'adresse arrive à l'emplacement de mémoire de la mémoire de données 104 qui est associé au pos- te A et a pour effet que le contenu de l'emplacement adressé est lu et appliqué au trajet de données d'o- rigine 116 qui s'étend jusqu'au côté entrée du regis- tre 603 Cette information est introduite dans le re- gistre 603 par l'impulsion d'horloge suivante du pro- cesseur d'échange d'intervalles de temps sur le trajet 2532507 121. En même temps que la mémoire de programme 136 lit et applique l'information d'adresse d'origine au trajet 115, elle lit l'adresse de destination contenue dans l'instruction, le code opération et l'information d'affaiblissement et les applique respectivement au trajet 609, au trajet 614 et au trajet 615 Le code opération est appliqué au décodeur 602 qui produit les informations indiquées sur les trajets 610 A, 611 A, 612 A et 613 A, et les applique au registre 603 L'in- formation sur le trajet 610 A représente un signal de sélection d'adresse de destination dont la fonction sera décrite plus en détail ci-après L'information sur le trajet 611 A est un signal de mémorisation pour le circuit logique de traitement 605 L'information sur le trajet 612 A est un signal de fonction ALU (uni- té arithmétique et logique) pour le circuit logique de traitement 605 L'information sur le trajet 613 A est un signal d'écriture de destination pour le registre 606 La fonction effectuée par ces signaux sera décri- te plus en détail ci-après. Les-informations appliquées maintenant à l'en- trée du registre 603 par la mémoire de programme sur les trajets 115 et 609 A,par le décodeur 602 sur les trajets 61 OA-613 A,et par la mémoire de programme sur le trajet 615 A, sont introduites dans le registre lors de l'apparition de l'impulsion d'horloge suivante d'échange d'intervalles de temps sur le trajet 121. Cette impulsion fait également avancer le compteur de programme 601 jusqu'à la position 3, de sorte que l'instruction se trouvant dans la position 3 de la mémoire 136 est lue tandis que le processeur travaille sur les données qui se trouvent maintenant dans le re- gistre 603. Les données d'origine se trouvant maintenant 31 2532507 dans le registre 603 sont appliquées au circuit logi- que de traitement 605 par le trajet 617 L'adresse d'origine se trouvant dans le registre est appliquée au sélecteur 604 par le trajet 609 B, ainsi qu'au cir- cuit logique de traitement 605 L'adresse d'origine se trouvant dans le registre est appliquée à l'entrée inférieure du sélecteur 604, par le trajet 115 B Les informations du registre qui sont reçues sur les tra- jets 611 A, 612 A et 615 A sont transmises au circuit logique de traitement 605 par les trajets 611 B, 612 B et 615 B Le signal sur le trajet 613 B est transmis, en tant que signal d'autorisation d'écriture, au re- gistre 606 dont la fonction sera décrite ci-après. Le sélecteur 604 fonctionne sous la commande du signal existant sur le trajet 610 B pour relier soit son entrée 609 B soit son entrée 115 B à la sortie 616. Ceci a pour effet que l'information d'adresse sur le trajet 606 peut être soit l'adresse de destination sur le trajet 609 B soit l'adresse d'origine sur le trajet 115 B Pour des communications à deux participants du type décrit maintenant, l'adresse de destination sur le trajet 606 doit être fournie par la lecture de l'a- dresse de destination dans la mémoire de programme sur le trajet 609 A, et être transmise au registre 603 puis, par le trajet 609 B, à l'entrée supérieure du sélecteur 6040 Par conséquent, le signal se trouvant maintenant sur le trajet 610 B a pour effet que la sor- tie 616 du sélecteur 604 est reliée à l'entrée supé- rieure elle-même reliée au trajet 609 BE Le registre - 606 reçoit un signal d'écriture de destination à par- tir du registre 603, par l'intermédiaire du trajet 613 A j Les signaux existant sur les trajets 611 B 612 B et 615 B qui arrivent au circuit logique de traitement 605 commandent ce circuit de manière qu'il effectue 32 2532507 l'opération nécessaire sur les données d'origine qu'il reçoit à ce moment sur le trajet 617 Comme déjà men- tionné, la seule fonction du circuit logique de trai- tement 605 pour cette instruction est de transférer la donnée d'origine qu'il reçoit, sur le trajet 617, à sa sortie, sur le trajet 618 qui arrive à l'entrée du registre 606 Ce transfert est effectué par le cir- cuit 605 avec une valeur d'affaiblissement égale à O A ce moment, le registre 606 reçoit simultanément les données d'origine sur le trajet 618, l'adresse de des- tination sur le trajet 616, et un signal d'écriture sur le trajet 613 B. Le signal d'horloge suivant sur le trajet 121 charge dans le registre 606 la donnée d'origine sur le trajet 618 et l'adresse de destination sur le tra- jet 616 Cette même impulsion d'horloge fait avancer la mémoire de programme vers sa position 4 et lui fait lire, à partir de la mémoire de données d'entrée, la donnée d'origine spécifiée par l'instruction en posi- tion 4 L'information correspondant à l'instruction en position 3 de la mémoire de programme est introdui- te dans le registre 603 en même temps que l'informa- tion traitée sur le trajet 618 et l'adresse de desti- nation sur le trajet 616 pour l'instruction dans l'em- placement de mémoire 2 sont inscrites dans le regis- tre 606. L'information se trouvant maintenant dans le registre 616 pour l'instruction 2 a pour effet d'ap- pliquer, par l'intermédiaire du trajet 118, la donnée de destination à la mémoire de données de sortie 134, dans l'emplacement spécifié par l'adresse de destina- tion sur le trajet 117 Cette donnée de destination est alors inscrite dans un emplacement spécifié de la mémoire de données, par le signal d'écriture sur le trajet 118. Le processeur d'échange d'intervalles de temps de la figure 6 fonctionne de cette manière lorsque des impulsions d'horloge suçcessives sont-reçues sur le trajet 121 Chaque impulsion d'horloge fait avan- cer le compteur de programme 601 pour adresser l'em- placement suivant de la mémoire de programme et lire les signaux constituant l'instruction suivante Lors- qu'une instruction adressée à ce moment dans la mémoi- re de programme est lue, l'information dans le regis- tre 603 pour l'instruction immédiatement précédente est appliquée au circuit logique de traitement et au registre 606 Simultanément, le registre 606 applique à la mémoire de données de sortie l'information qu'il reçoit pour l'avant-dernière instruction De cette ma- nière, le circuit de la figure 6 effectue simultané- ment trois fonctions distinctes La première consiste à lire un nouvel emplacement de la mémoire de données d'entrée, la seconde consiste à traiter les informa- tions pour l'instruction précédente, et la troisième consiste à appliquer la donnée de destination à la mémoire de données de sortie pour une instruction exé-,. cutée précédemment. La figure 11 représente les éléments constituant le circuit logique de traitement 605 de la figure 6. Ces éléments comportent une mémoire morte (ROM) 1100, une unité-arithmétique et logique (ALU) 1101, une mé- moire d'accumulation à accès aléatoire 1102, et un convertisseur linéaire/MU 255,1103 Le circuit de -la figure 1 reçoit des données d'origine sur le trajet 617, il effectue la fonction ALU spécifiée sur ces données et les applique aux conducteurs de sortie 1106 et 618, en tant que données de destination qui sont inscrites dans la mémoire de données de sortie Tous les "bits non vocaux" sur le traînt 617 qui n'ont pas besoin d'être traités peuvent être transmis, par le trajet 1104, à la sortie du circuit 605 sur lé tra- jet 618. Lors de l'établissement d'une communication à deux participants, on utilise les instructions SD (source vers destination) représentées sur la figure 8 Pour les instructions d'appel dont il est actuelle- ment question sur la figure 8, dans lesquelles l'in- formation d'appel provenant du poste A est transmise à l'adresse B avec un affaiblissement égal à 0, les données d'origine provenant du poste A sont appliquées à l'entrée de la mémoire morte 1100 par le trajet 617. La mémoire morte 1100 reçoit également, sur le trajet 615 B, un signal spécifiant la valeur nulle de l'affai- blissement La mémoire morte comporte un convertisseur MU 255/linéaire et les signaux sur les trajets 1105 et 615 B constituent en fait des signaux d'adresse pour la mémoire morte, de manière qu'elle puisse effectuer sa fonction de conversion avec l'insertion spécifiée d'une amplification ou d'un affaiblissement Avec une valeur d'affaiblissement égale à o indiquée sur le trajet 615 B, la mémoire morte reçoit la donnée d'ori- gine MU 255 sur le trajet 1105 et la convertit en une donnée linéaire sur le trajet 1111 qui arrive à l'en- * trée B de l'unité arithmétique et logique L'unité arithmétique et logique peut effectuer différentes fonctions arithmétiques et logiques spécifiées par des signaux de commande appliqués sur le trajet 612 B Le signal existant à ce moment sur le trajet 612 B donne pour instruction à l'unité arithmétique et logique de transmettre les signaux reçus sur son entrée B à sa sortie F Elle effectue ainsi la fonction F = B Les signaux d'appel sur la sortie F sont transmis, par le trajet 1108, à l'entrée du convertisseur 1103 Le con- vertisseur 1103 reconvertit cette information d'appel d'une forme linéaire sous la forme MU 255 et l'applique 2532507 au trajet 1106 qui devient le trajet 618 A partir de là, la donnée d'appel est inscrite dans une mémoire de données de sortie 134, sous la commande de signaux d'adresse de destination sur le trajet 117 sur les fi- gures 1 et 2. Dans les paragraphes précédents on a décrit la façon dont le circuit des figures 6 et 11 lit des in- formations d'origine du poste A dans une mémoire de données d'entrée 104, les transmet par l'intermé- diaire du processeur d'échange d'intervalles de temps 107 comprenant le circuit logique de traitement 605, et les inscrit, en tant que données de destination, dans une mémoire de données de sortie 134, sous la commande d'une information d'adresse de destination sur le trajet 117 La mémoire de données de sortie est ensuite lue sous la commande de l'horloge 106 du système et du compteur d'intervalles de temps 135. L'information lue est transmise, par le trajet 119 p au système à courants porteurs 102 dans lequel elle est démultiplexée et appliquée, par l'intermédiaire d'un circuit d'accès, au poste B qui est le poste 100- 1 pour la communication actuellement décrite Le sys- tème fonctionne'deune manière analogue pour transmet- tre une information d'appel provenant du poste B ( 100- 1) situé à gauche au poste A ( 100-0) situé à droite. on va maintenant décrire le fonctionnement du circuit des figures 6 et 11 lors du traitement d'une communication pour conférence à trois participants impliquant des postes A, B et C Les instructions de la mémoire de programme 136 pour établir cette commu- nication sont rèprésentées sur-la figure 10 La pre mière instruction SA (origine vers accumulateur) pré- lève les signaux de données d'origine du poste A et les inscrit dans un emplacement alloué (emplacement 29 pour le présent exemple) de la mémoire d'accumula 36 2532507 tion 1102 à accès aléatoire La seconde instruction SPA (origine plus accumulateur vers accumulateur) a pour effet que l'unité arithmétique et logique 1101 reçoit les signaux vocaux des données d'origine provenant du poste B, les ajoute aux données pour le poste A qui sont à ce moment mémorisées dans l'emplacement 29 de l'accumulateur et replace la somme résultante dans l'emplacement 29 de l'accumulateur La troisième ins- truction SPA a pour effet que l'unité arithmétique et logique reçoit des signaux de données d'origine pro- venant du poste B et les ajoute à la somme des signaux pour les postes A et B qui se trouvent déjà dans l'ac- cumulateur L'instruction quatre MSAD (soustraction origine plus accumulateur vers destination) a pour ef- fet que l'unité arithmétique et logique reçoit les signaux pour le poste A sur le trajet 1111, les sous- trait de la somme A + B + C dans la mémoire à accès aléatoire 1102 et transmet le résultat (B + C) au tra- jet de sortie de destination 618 Ce signal de diffé- rence égal à B + C est inscrit dans une mémoire de données de sortie 134 et transmis au poste A Par sui- te de cette opération, le poste A ne reçoit uniquement que les signaux de parole pour les postes B et C; De cette manière, chaque participant reçoit uniquement les signaux de parole des autres participants. Lors de l'instruction 1 de la figure 10, les signaux de données d'origine provenant du poste A sont appliqués au trajet 617 et transmis, par l'intermé- diaire de la mémoire morte 1100 et du trajet 1111, à l'entrée B de l'unité arithmétique et logique L'uni- té arithmétique et logique transmet les signaux du poste A sur sa sortie F et, par le trajet 1108, à l'entrée de la mémoire d'accumulation 1102 à accès aléatoire On utilise à ce moment la zone du numéro d'accumulateur, comportant 8 bits, de la zone d'adres- * 37 2532507 se de destination de la figure 7 comme information d'adresse d'accumulateur et on l'applique à la mémoi- re à accès aléatoire 1102 par le trajet 609 B Cette adresse alloue un emplacement unique de la mémoire à accès aléatoire (parexemple 29) à l'établissement de cette communication pour conférence Le conducteur 611 B reçoit à ce moment un signal de mémorisation qui est appliqué à une porte ET 1109 L'impulsion d'horlo- ge suivante sur le trajet 121 et l'entrée supérieure de la porte ET produit un signal d'écriture sur le trajet 1110 et a pour effet que la mémoire à accès aléatoire inscrit la donnée d'origine,provenant du poste A par le trajet 1108,dans l'emplacement 29 de cette mémoire à accès aléatoire, comme spécifié par l'information d'adresse sur le trajet 609 B Bien que les informations d'appel pour le poste A sur le trajet 1108 soit transmises au trajet 618 par l'intermédiaire du convertisseur 1103, elle n'est pas inscrite dans le registre 606 du fait qu'un signal d'écriture n'est pas appliqué à ce moment au trajet 613 B de la figure 6. Lors de l'instruction 2 de la figure 10, l'uni- té arithmétique et logique reçoit l'information d'ap- pel pour le poste B sur son entrée B Les signaux se trouvant maintenant sur le trajet 612 B donnent l'or- dre à l'unité aithmétique et logique de réaliser la fonction F = A + B Lors de la réalisation de cette fonction, l'unité arithmétique et logique reçoit les signaux d'appel provenant du poste B sur son entrée B, elle reçoit les signaux d'appel pour le poste A, qui sont mémorisés dans-la mémoire aléatoire 1102, sur son entrée A, elle ajoute ces deux signaux et applique la somme résultante A + B à l'entrée de la mémoire à accès aléatoire 1102 Cette somme est ensuite inscri- te dans l'emplacement adressé 29 de la mémoire à accès 38 253-2507 aléatoire lors de la coïncidence d'un signal de mémo- risation sur le trajet 611 B et d'un signal d'horloge sur le trajet 121 Lors de la réalisation de cette opération F = A + B, la mémoire à accès aléatoire lit l'information d'appel pour le poste A sous la comman- de de signaux d'adresse sur le trajet 609 B Elle ins- crit également la somme résultante des postes A et B dans le même emplacement 29 spécifié par les signaux d'adresse sur le trajet 609 B. L'unité arithmétique et logique et le circuit de la figure 11 fonctionnent d'une manière similaire. pour l'instruction 3 de la figure 10 De façon spéci- fique, les signaux d'appel pour le poste C sont reçus sur l'entrée B de l'unité arihtmétique et logique, la somme des signaux pour les postes A + B est reçue sur l'entrée A, l'unité arithmétique et logique ajoute ces signaux l'un à l'autre pour former la somme A + B -+ C sur sa sortie F Cette somme résultante est de nouveau inscrite dans le même emplacement 29 de la mémoire à accès aléatoire 1102 sous la commande de l'information d'adresse sur le trajet 609 B et d'un signal d'écriture sur le trajet 1110 Lors de l'ins- truction 4 de la figure 10, l'unité arithmétique et logique 1101 reçoit les signaux d'appel de données d'origine pour le poste A sur son entrée B et reçoit les signaux de somme pour les postes A + B + C sur son entrée A Le signal de commande existant sur le trajet 612 B à ce moment donne l'ordre à l'unité arith- métique et logique de soustraire le signal existant sur l'entrée B du signal existant sur l'entrée A et d'appliquer le signal résultant à la sortie F Il en résulte que la somme des postes B + C apparaît sur la sortie pour être transmise par l'intermédiaire du con- vertisseur 1103 et être inscrite dans le registre 606 en tant que donnée de destination A partir de là, 39 2532507 elle est inscrite dans la mémoire de données de sortie 134 et est transmise à un participant A se trouvant au poste A qui n'entend alors que les signaux de parole pour les postes B et C dans le récepteur de son com- biné Pour cette instruction, le signal de mémorisa- tion 611 B est inefficace de sorte que l'emplacement 29 de la mémoire à accès aléatoire n'est pas modifié, tandis que le signal d'écriture de destination 613 B de la figure 6 est efficace de sorte qu'une nouvelle donnée est inscrite dans la mémoire de données de sor- tie 134. Les instructions cinq et six de la figure 10 ont pour effet que l'unité arithmétique et logique effectue des opérations de soustraction comparables sur les données d'origine provenant des postes B et C et les signaux de somme A + B + C dans la mémoire aléatoire 1102, de sorte que les postes B et C reçoi- vent uniquement les signaux de parole pour les deux autres postes participant à la conférence. Les instructions de la mémoire de programme 136 qui sont nécessaires pour établir une communica- tion n'ont pas besoin d'être contiguës les unes aux autres La raison en est que le fait de prévoir la mémoire a accès aléatoire 1102 pour établir des commu- nications pour conférence fournit de façon efficace un registre unique pour chaque communication pour con- férence actuellement en cours Ainsi, lors de l'étau blissement d'une première communication pour conféren- ce, une ou plusieurs des instructions requises peu- vent être exécutées et les résultats mémorisés dans le registre accumulateur qui y est alloué Des ins- tructions pour d'autres communications pour conféren- ce peuvent alors être exécutées et les résultats mé- morisés dans les registres accumulateurs alloués à ces autres communications Les résultats mémorisés 2532507- dans le registre accumulateur pour la première commu- nication ne sont pas remplacés par d'autres lorsque ces autres communications sont établies Le reste des instructions nécessaires pour la première communica- tion peut ensuite être exécuté avec l'assurance que le contenu du registre accumulateur alloué est valide et n'a pas été remplacé par des données provenant d'autres communications Cette caractéristique repré- sente un progrès important par rapport au brevet US mentionné ci-dessus, et se traduit par une programma- tion plus simple étant donné que les différentes ins- tructions nécessaires pour une communication n'ont pas besoin d'être contiguës à l'intérieur de la mé- moire de programme 136 De ce fait, l'unité de comman- de commune 108 est délivrée du fardeau consistant à réagencer périodiquement les instructions dans la mé- moire de programme 136 afin d'obtenir des blocs di- mensionnalbes d'emplacementsde mémoire inutilisés pour l'établissement de communications pour conférence nou- vellement arrivées nécessitant des emplacements de mémoire contigus comme décrit dans le brevet précédem- ment mentionné. Les figures 12 à 17 représentent d'autres dé- tails sur la manière dont le système traite les in- formations pour établir et répartir des communications. L'élément 1200 effectue une procédure d'initialisa- tion du système lorsqu'il est mis en marche L'élé- ment 1201 remplit tous les emplacements de la mémoire de programme 136 d'échange d'intervalles de temps par une instruction de code libre du type représenté sur la figure 9 Cette instruction inscrit un signal li- bre dans chaque emplacement de la mémoire de données de sortie 134 Les éléments 1202, 1203 et 1204 ont pour effet que le signal de code libre est inscrit dans tous les intervalles de temps de toutes les mé- 41 2532507 moires de données de sortie, et dans les deux mémoires de données de sortie fonctionnant de façon alternée. L'élément 1205 remplit la mémoire de programme 136 d'échange d'intervalles de temps par cles instruc- tions de non opération L'élément 1206 marque toutes les paires d'instructions 1 à 255 d'échange d'inter- valles de temps de la figure 16 comme libres Les pai- res d'instructions sont désignées comme se trouvant dans des emplacements 1 à 255 de la liste de la figu- re 16 Le contenu de l'emplacement de mémoire associé est inscrit comme étant occupé ou libre et chaque em- placement est associé à une paire unique d'emplacements d'instruction de la mémoire de programme d'échange d'in- tervalles de temps Ainsi, le premier emplacement est associé à des instructions 2 et 3; l'emplacement 255 est associé à des instructions 510 et,511 Les instruc- tions O et 1 ne sont pas représentées étant donné qu' elles sont utilisées exclusivement pour envoyer des or- dres de code libre du type représenté sur la figure 9. Dans cet exemple on a utilisé des paires d'instruc- tions étant donné que toutes les liaisons, qu'elles concernent deux participants ou une conférence, néces- sitent un nombre paire d'instructions d'échange d'in- tervallesde temps. ielément 1207 vide toutes les 255 listes de liaisons du type représenté sur la figure 17 et les rend disponibles pour l'affectation de communications Cha- que liste peut établir une communication et mémorise des informations indiquant l'identité des participants à la communication ainsi que l'identité des paires d'instructions sur la liste de la 5 figure 16 allouées pour établir la communication L'identité des partici- pants mis en liaison est exprimée sous la forme d'inter- valles de temps étant donné que chaque circuit d'accès, et par conséquent chaque poste, est associé en permanence à un intervalle de temps unique Le numéro de chaque liste de liaisons 1 à 255 spécifie également l'emplacement de la mémoire à accès aléatoire 1102 qui est utilisé si la communication établie est du type pour conférence. L'élément 1208 fait débuter les procédures dé- crites dans les éléments 1209 à 1212 Ce sont des pro- cédures de base qui identifient de façon continue des intervalles de temps libres du système et inscrivent l'instruction de code libre de la figure 9 dans l'em- placement associé de la mémoire de programme d'échan- ge d'intervalles de temps pour inscrire un signal li- bre dans l'emplacement associé de la mémoire de don- nées de sortie. L'élément 1300 débute le processus dans lequel des communications sont établies ou supprimées Dans l'établissement de communications, on remarquera que les modifications des liaisons de communication n'ap- paraissent que pour un participant à la fois, quel que soit le nombre de participants à la communication ou quelque soit le type de communication Les paragraphes suivants décrivent tout d'abord une communication du type sans conférence entre deux participants impliquant des participants A et B Cette communication est sup- posée utiliser la liste de liaisons 1 de la figure 17 et la paire d'instructions 4/5 représentée sur la fi- gure 16. L'élément 1300 détecte le début d'une demande pour une modification de liaison d'échange d'inter- valles de temps L'élément 1301 détermine que le par- ticipant A doit être introduit dans la liaison En tant que partie de la fonction globale de l'unité de commande commune 108, il détecte que les participants A et B sont impliqués dans la communication et sélec- tionne la liste de liaisons 1 et la paire d'instruc- 43 2532507 tions 4/5 pour établir la communication L'élément 1302 inscrit l'intervalle de temps d'accès alloué pour le participant A dans la liste de liaisons 1 de la figure 17. L'élément 1303 détermine qu'il y a maintenant un participant en ligne et fait avancer le processus jusqu'à l'élément 1304 L'élément 1304 recherche la liste de paires libre de la figure 16 et sélectionne la paire d'instructions libre 4/5 pour établir la com- munication, Il inscrit cette paire d'instructions sé- lectionnée dans la liste de liaisons 1 de la figure 17 et marque la paire d'instructions 4/5 comme occu- pée sur la figure 16. L'élémerit 1300 détermine qu'une seconde modi- fication de liaison d'échange d'intervalles de temps est nécessaire et l'élément 1301 détermine que le par- ticipant B doit être ajouté à la liaison L'élément 1303 détermine qu'il y a maintenant deux participants en ligne et fait avancer le processus jusqu'à l'élé- ment B sur la figure 150 D L'élément 1500 détermine qu'il y a maintenant deux participants en ligne et l'élément 1501 sélec- tionne les affaiblissements qui doivent être utilisés pour cette liaison par l'intermédiaire du processeur d'échange d'intervalles de temps L'élément 1502 ins- crit une instruction SD du type représenté sur la fi- gure 8 dans l'instruction d'ordre plus faible de la paire d'instructions pour cette liaison, Pour cette communication, l'instruction SD est maintenant ins- crite dans l'emplacement 4 de la mémoire de program- me d'échange d'intervalles de temps L'élément 1503 inscrit l'instruction SD appropriéedans l'instruction d'ordre plus élevé de la paire d'instruction sélec- tionnée Pour cette communication, l'instruction est maintenant inscrite dans l'emplacement 5 de la mémoire 44 2532507 de programme. Le processus avance maintenant jusqu'à l'élé- ment F de la figure 15 et de là revient à l'élément 1300 La communication est maintenant établie et les participants peuvent communiquer les uns avec les au- tres Aucune requête de modification dans la liaison d'échange d'intervalles de temps n'apparaît lors de cette communication jusqu'à cequ'un participant, par exemple le participant B, raccroche A ce moment, l'élément 1300 détecte le changement d'état et l'élé- ment 1301 identifie le changement d'état comme une représentation d'une demande de fin de communication. Ceci nécessite que le participant B soit supprimé de la liaison Le processus avance maintenant de l'élé- ment C sur la figure 13 jusqu'à la figure 14 L'élé- ment 1400 supprime le numéro d'intervalle de temps d'accès pour le participant B de la liste de liaisons 1 et l'élément 1401 inscrit des instructions de non opération dans les emplacements 4 et 5 de la mémoire de programme Dans les éléments 1402 et 1403, l'em- placement 1 de la mémoire de programme d'échange d'in- tervalles de temps est utilisé pour inscrire une ins- truction pour envoyer un signal de code libre à lem- placement de l'intervalle de temps d'accès supprimé dans la mémoire de données de sortie pour le parti- cipant B. L'élément 1404 détermine qu'un participant (participant A) reste en ligne Les éléments 1407 et 1406 ont pour effet que l'emplacement 1 de la mémoire de programme d'échange d'intervalles de temps renvoie un signal de code libre à l'emplacement de la mémoire de données de sortie correspondant au participant A. Le processus avance maintenant de l'élément 1407 à l'élément G et de là revient à l'élément 1300 qui détermine qu'une modification de liaison est nécés- 2532507 saire pour éliminer le participant A de la communica- tion L'élément 1301 détecte que le participant A doit-être supprimé et le processus avance de l'élé- ment C sur la figure 13 jusqu'à l'élément -1400 sur la figure 14 L'élément 1400 supprime l'intervalle de temps d'accès pour le participant A de la liste de liaisonsl L'élément 1401 inscrit une instruction de non opération dans les emplacements 4 et 5 de la mé- moire de programme Les éléments 1042 et 1403 ont pour effet que le signal de code libre est émis vers les emplacements de la mémoire de données de sortie qui sont associés au participant A. L'élément 1404 détermine qu'il n'y a plus de participant en ligne et l'élément 1404 marque la pai- re d'instructions 4/5 occupée sur la figure 16 et supprime toute' référence_ à cette paire d'instruc- tion de la liste de liaisonsl de la figure 17 Le pro- cessus avance maintenant de l'élément'G de la figure 14 jusqu'à l'élément 1300 qui attend une demande pour une nouvelle liaison de communication avec échange d'intervalles de temps. On va maintenant décrire l'établissement d'une communication pour conférence à trois participants qui implique les participants A, B et C en utilisant la liste de liaisoxs 255 et en utilisant les paires d'instructions représentées-sur la liste de liaisons 255 de la figure 17. Les participants A et B sont reliés de la mê- me manière que déjà décrit pour la communication à deux participants qui implique les participants A et B Une fois que les participants A et B sont reliés, l'élément 1300 détermine qu'une modification de-liai- son supplémentaire avec échange d'intervalles de temps est nécessaire L'élément 1301 détermine que le par- ticipant C doit être introduit dans la communication. 46 2532507 L'élément 1302 ajoute à l'intervalle de temps d'accès pour le participant C à la liste de liaisons 255 L'é- * lément 1303 détermine qu'il y a maintenant trois par- ticipants sur la ligne L'élément 1305 recherche la liste de paires libres de la figure 16 pour sélection- ner deux paires d'instructions libres Ces deux paires sélectionnées sont ajoutées à la liste de liaisons 255 et les deux paires additionnées sont marquées occupées sur la figure 16 Sur la figure 17, la liaison entre les parties A et B utilisait les paires 6/7 L'élément 1305 pour la communication pour conférence en cours décrite sélectionne maintenant les paires supplémen- taires 124/125 et 50/51 Le processus avance mainte- nant jusqu'à l'élément B de la figure 13 et de là jus- qu'à l'élément 1500 L'élément 1500 détermine qu'il y a maintenant trois participants sur la ligne et l'é- lément 1504 sélectionne les affaiblissements appropriés nécessaires pour la liaison avec échange d'intervalles de temps L'élément 1505 a pour effet qu'une instruc- tion SA du type représenté sur la figure 10 est ins- crite dans l'instruction d'ordre plus faible de la paire d'instructions d'ordre minimum dans la liste pour cette liaison Pour cette communication, l'ins- truction SA est maintenant inscrite dans l'emplacement 6 de la mémoire de programme d'échange d'intervalles de temps Cette instruction a pour effet que des é- chantillons de parole provenant du participant A sont inscrits dans l'emplacement 255 de l'accumulateur. Dans l'élément 1506, une instruction SPA est inscrite dans l'emplacement 7 de la mémoire de pro- gramme Ceci a pour effet que l'échantillon de parole pour le participant B est ajouté à celui du partici- pant A et que la somme résultante est introduite dans l'emplacement 255 de l'accumulateur L'élément 1506 a également pour effet que l'instruction SPA doit 47 2532507 être inscrite dans l'emplacement 50 de la mémoire de programme pour ajouter l'échantillon de parole du par- ticipant C à celui des participants A et B se trou- vant déjà dans l'accumulateur Dans l'élément 1507, l'instruction MSAD du type représenté sur la figure 6 est inscrite dans des emplacements 51, 124 et 125 de la mémoire de programme d'échange d'intervalles de temps Ces instructions ont pour effet que les signaux de différence pour les participants A, B et C sont respectivement dérivés et transmis aux participants respectifs, par l'intermédiaire de la mémoire de don- nées de sortie 134. Le processus avance maintenant jusqu'à l'élé- ment F de la figure 15 et de là jusqu'à l'élément 1300. La communication pour conférence est maintenant com- plètement établie et les participants A, B et C peu- Vent communiquer les uns avec les autres, Aucune autre modification de la liaison avec échange d'inter- valles de temps n'est nécessaire jusqu'à ce que les éléments 1300 et 1301 détectent qu'un participant a raccroché sur la ligne Lorsqu'un raccrochement est détecté, le processus avance de l'élément C jusqu'à l'élément 1400 qui supprime l'intervalle de temps d'accès du participant C de la liste de liaisors 255. L'élément 1401 inscrit des instructions de non opéra- tion dans toutes les paires d'instructions d'échange d'intervalles de temps utiliséeslors de la communica- tion, Les éléments 1402 et 1403 ont pour effet qu'un signal de code libre est envoyé à l'emplacement de la mémoire de données de sortie qui correspond, au pre- mier participant (participant C) qui a raccroché L'é- lément 1404 détermine qu'il y a maintenant deux parti- cipants en ligne et le processus avance jusqu'à l'é- lément 13080 L'élément 1308 marque les deux paires d'instructions d'ordre maximal libres Dans ce cas, 48 2532507 les paires d'instructions 124/125 et 50/51 sont mar- quées libres dans la liste de la figure 16 Ces deux paires sont enlevées de la liste de liaisors 255 de la figure 17 L'élément 1500 détermine qu'il y a main- tenant deux participants en communication et fait avancer le processus en passant par les éléments 1501, 1502 et 1503 dont toutes les fonctions ont déjà été décrites. Le processus avance maintenant de l'élément F jusqu'à l'élément 1300 qui, conjointement avec l'élé- ment 1301, détecte qu'un second des trois participants a raccroché et est prêt à être supprimé de la liaison. Ceci est effectué par les éléments 1401 à 1403 Lé- lément 1404 détermine qu'un seul participant reste en ligne Les éléments 1406 et 1407 effectuent les fonc- tions indiquées déjà décrites et le processus avance, par l'intermédiaire de l'élément G, jusqu'aux élé- ments 1300 et 1301 qui détectent que le dernier par- ticipant doit encore être déconnecté La fonction de déconnexion est effectuée par les éléments 1400 à 1403 dont les fonctions ont déjà été décrites L'élé- ment 1404 détermine qu'aucun participant ne reste en ligne L'élément 1405 marque la dernière paire d'ins- tructions, dans ce cas la paire d'instructions 6/7, - comme libre dans la liste de la figure 16 et supprime l'identité de la paire 6/7 de la liste de liaisons 255 de la figure 17 Le processus revient maintenant, par l'intermédiaire de l'élément G, jusqu'à l'élément 1300 qui détermine qu'il n'y a aucune demande de chan- gement de liaison d'échange d'intervalles de temps pour la présente communication Ainsi, la suppression de la liaison pour conférence impliquant des partici- pants A, B et C a été effectuée. REVENDICATI ONS 1 Echangeur d'intervalles de temps dans un système PCM comportant des circuits d'accès et des postes pour établir des communications en échangeant de façon commandée des signaux d'appel numériques en- tre les circuits d'accès, caractérisé par le fait que l'échangeur d'intervalles de temps comporte un proces- seur ( 107) comprenant une mémoire d'accumulation ( 1102) possédant plusieurs emplacements adressables; un circuit de programme ( 107) qui répond à l'établis- sement d'une communication pour conférence entre au moins trois des circuits d'accès (circuits d'accès des participants) pour allouer un emplacement unique à la communication pour conférence dans la mémoire d'accumulation ( 1102), le circuit de programme (i 36) applique séquentiellement au processeur des signaux d'appel numériques provenant de chacun des circuits d'accès des participants, un circuit logique ( 1101) qui répond à la réception des signaux d'appel numéri- ques pour former un signal de somme appliqué au pro- cesseur à partir des circuits d'accès des participants, le circuit logique ( 1101) introduit le signal de som- me dans l'emplacement alloué dans la mémoire d'accu- mulation ( 1102), le circuit de programme applique sé- quentiellement des signaux d'appel numériques prove- nant de chacun des circuits d'accès des participants de façon séquentielle au processeur, tout en appliquant au processeur le signal de somme provenant de la mé- moire d'accumulation ( 1102); le processeur répondant à chaque réception simultanée de signaux d'appel pro- venant d'un circuit d'accès de participant ( 101) et du signal de somme provenant de la mémoire d'accumu- lation pour former, pour chaque circuit d'accès de participant, un signal de différence représentant la différence entre le signal de somme et le signal d'ap- pel appliqué simultanément; et une mémoire de sortie ( 134) pour appliquer chacun des signaux de différence formés à un des circuits d'accès de participant ( 101). 2 Echangeur d'intervalles de temps suivant la revendication 1, caractérisé en ce que le circuit de programme est une mémoire de programme comportant plusieurs emplacements adressables destinés à rece- voir et à mémoriser des instructions pour commander le fonctionnement de l'échangeur d'intervalles de temps lors de chaque communication pour conférence, une unité de commande commune ( 108) agissant lors de l'établissement de chaque communication pour conféren- ce pour inscrire plusieurs instructions dans la mémoi- re de programme pour chaque circuit d'accès de parti- cipant, un nombre d'instructions moindre que celui de toutes les instructions pour une communication pour conférence se trouvant dans des emplacements de la mémoire de programme contigus aux autres instructions pour la communication, l'échangeur d'intervalles de temps ( 107, 104, 134) lit la mémoire de programme pour exécuter toutes les instructions actuellement mémori- sées pendant chaque trame pour commander l'échange des signaux d'appel numériques entre les circuits d'accès des participants pendant chaque trame, chacun des dif- férents emplacements dans la mémoire d'accumulation étant efficace lorsque les instructions pour des com- munications pour conférence sont exécutées pour mémo- riser, dans un emplacement associé de la mémoire d'ac- cumulation, des données numériques dérivées par le processeur pour la communication. 3 Echangeur d'intervalles de temps suivant la revendication 1, caractérisé par le fait que l'échan- geur d'intervalles de temps comporte en outre une mé- moire d'entrée ( 104) comportant un emplacement adres- sable individuel pour chacun des circuits d'accès; des moyens agissant pendant l'établissement de chaque com- munication dans le système pour inscrire pendant cha- que trame des signaux d'appel numériques provenant de chaque circuit d'accès dans l'emplacement de la mémoi- re d'entrée qui est individuel pour chaque circuit d'accès; la mémoire de sortie ( 134) comportant un em- placement adressable individuel pour chacun des cir- cuits d'accès; des moyens pour introduire chaque si- gnal de différence dérivé par le processeur pendant une trame dans l'emplacement de la mémoire -de sortie unique pour le circuit d'accès de participant dont le signal d'appel n'est pas contenu dans le signal de différence; et des moyens pour lire la mémoire de sor- tie pendant chaque trame pour transmettre chaque si gnal de différence dérivé de l'emplacement de la mé- moire de sortie vers le circuit d'accès de participant associe. 4 Procédé pour établir des communications pour conférence dans un système de commutation PCM compor- tant des circuits d'accès, des postes associés, et un échangeur d'intervalles de temps pour échanger de fa- çon commandée des signaux d'appel numériques entre les circuits d'accès, l'échangeur d'intervalles de temps comportant un processeur comprenant une mémoire d'ac- cumulation possédant plusieurs emplacements adressa- bles, procédé caractérisé par le fait qu'il consiste: 1) à allouer un emplacement unique des empla- cements adressables à une communication pour confé- rence établie à ce moment dans le système entre deux des circuits d'accès ou plus (circuit d'accès despar- ticipants), 2) à appliquer séquentiellement des signaux d'appel numériques au processeur à partir de chacun des circuits d'accès desparticipants; 3) à commander de façon conjointe le proces- seur et la mémoire d'accumulation pour former un si- gnal de somme qui représente la somme de tous les si- gnaux d'appel numériques appliqués séquentiellement au processeur de signaux à partir des circuits d'ac- cès des participants; 4 > à mémoriser le signal de somme dans l'em- placement alloué, ) à commander le processeur pour former un signal de différence unique pour-chaque circuit d'ac- cès de participant avec chaque signal de différence qui représente la différence entre le signal de somme et un signal d'appel numérique appliqué simultanément à partir de chaque circuit d'accès de participant; et 6) à appliquer chaque signal de différence for- mé à un des circuits d'accès desparticipants dont le signal d'appel n'est pas contenu dans le signal de différence. Procédé suivant la revendication 1, carac- térisé enîce que le signal de somme est formé: 1) en introduisant un premier signal d'appel numérique appliqué provenant d'un circuit d'accès de participant dans l'emplacement alloué de l'accumula- teur, 2) en appliquant chaque signal d'appel numéri- que reçu successivement à partir de chaque autre cir- cuit d'accès de participant au processeur conjointe- 53 2532507 ment avec le signal se trouvant dans l'emplacement alloué, 3) en commandant le processeur de manière qu'il forme la somme du signal d'appel numérique reçu et du signal reçu à partir de la mémoire d'accumulation, et 4) en introduisant un signal représentant la somme dans l'emplacement alloué. 6 Procédé suivant la revendication 1, carac- térisé par le fait que chacun des signaux de diffé- rence est formé 1) en appliquant séquentiellement au processeur un signal d'appel numérique provenant de chacun des circuits d'accès d Esparticipants, 2) en appliquant conjointement au processeur, le signal de somme dans l'emplacement alloué, et 3) en commandant le processeur de manière-qu'il forme la différence entre les signaux appliqués simul- tanément. 7 Procédé suivant la-revendication 6 dans le- quel l'échangeur d'intervalles de temps comporte une mémoire de programme, caractérisé par le fait qu'il consiste en outre 1) à inscrire plusieurs instructions pour cha- que circuit d'accès de participant lors de la communi- cation pour conférence dans des emplacements adressa- bles de la mémoire de programme, certaines des ins- tructions pour chaque communication se trouvant dans des emplacements de la mémoire de programme qui ne sont pas contig Us aux autres instructionspour la com- munication, et 2) à lire les emplacements de la mémoire de programme pour exécuter les instructions actuellement mémorisées afin de commander l'échange de signaux d'appel numériques entre les circuits d'accès.