Brevet FR2513462A1 — publié le 19830325

L'invention concerne la modulation numérique et elle apporte un perfectionnement au brevet des Etats- Unis d'Amérique n' 3 988 540 Conformément à ce brevet, des échantillons d'une porteuse modulée par des données sont stockés sous la forme de nombres numériques dans un dispositif à mémoire Des signaux de données d'entrée sont codés en signaux d'adresses convenables, pour l'adressage de cette mémoire durant chaque période de modulation afin de produire un signal de sortie modulé. En particulier, l'adresse utiliséedans le brevet précité pour la modulation d'amplitude et de phase est de la forme (re) (coordonnée polaire) Comme décrit dans le brevet précité, deux mémoires identiques (mémoires mortes) sont utilisées pour un schéma quatre phases-deux amplitudes. La technique décrite dans le brevet précité s'est avérée, en pratique, bien adaptée à la génération de diverses structures de signaux modulés en phase et modulés en phase-amplitude Cependant, l'extension du procédé décrit dans le brevet précité à une structure de signaux à 64 points, structure qui comprend un nombre beaucoup plus grand depointsde signaux que ceux adressés dans le brevet précité, exige le stockage d'un tel nombre élevé de quantités, à un degré de précision tel qu'il mettrait à l'épreuve la technologie actuelle de stockage par intégration à très grande échelle et par mémoires mortes En pratique, la complexité présente rend ceci indésirable pour étendre la structure décrite dans le brevet précité à une structure à 64 points. L'invention a donc pour objet un modulateur numérique perfectionné L'invention a pour autre objet un procédé simplifié pour générer des structures de signaux ayant un grand nombre de points. Selon l'invention, on a découvert que l'encom- brement d'une grande mémoire, nécessitée, par exemple, par une structure à nombreux points de signaux, peut être notablement simplifié par une résolution du mécanisme d'adressage en composantes partielles Des encombrements notablements réduits résultent des accès successifs à une mémoire par chaque composante pour générer des points de signaux particuliers Dans la forme préférée de réalisation, une adresse polaire typique (r,O) est résolue en composantes rectangulaires (x,y). L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif et sur lesquels: la figure 1 représente plusieurs formes d'ondes; la figure 2 représente une structure de signaux à 64 points telle que produite par la forme pré- férée de réalisation de l'invention; la figure 3 est un schéma simplifié de la forme préférée de réalisation du modulateur selon l'invention; la figure 4 est un schéma d'un codeur et d'un circuit perfectionné de calcul de phase et d'amplitude; la figure 5 est un schéma d'un circuit de com- mande d'adresse de la forme préférée de réalisation de l'invention; a la figure 6 est un schéma d'un circuit d'accu- mulateur et de conversion numérique/analogique de la forme préférée de réalisation de l'invention; la figure 7 est un diagramme des temps s'appli- quant à la forme préférée de réalisation de l'invention; et la figure 8 est un schéma plus détaillé du circuit logique de calcul de phase et d'amplitude. Le brevet N O 3 988 540 précité décrit une tech- nique fondamentale pour synthétiser de façon numérique le signal de sortie d'un transmetteur Cette technique donne au signal de sortie d'un transmetteur une forme composée d'un certain nombre de formes d'ondes répondant à des impulsions, qui apparaissent à l'intervalle d'un symbole, comme montré sur la figure 1 Sur la figure 1, chaque ligne 01, 62, 63, 64, représente la réponse impulsionnelle du transmetteur d'après le déphasage particulier d'une porteuse A tout instant T 1, T 2, T 3, T 4, la valeur utilisée pour générer la forme d'onde du transmetteur est la somme des valeurs particulières de la forme d'onde à cet instant Ainsi, pour générer un spectre transmis particulier, il est indiqué, dans le brevet N O 3 988 540 précité, que des valeurs numériques appropriées peuvent être stockées, adressées, additionnées les unes aux autres et converties en un spectre analogique de sortie. Par exemple, comme montré sur la figure 1, si la phase à transmettre à l'instant T 1 est d'une certaine valeur 1 ', une valeur ail est générée ensuite à l'ins- tant Ti Si le symbole suivant à T 2 doit avoir une phase de 02, l'amplitude a 21 est alors générée Cependant, à présent, l'effet du premier symbole générique doit égale- ment être considéré, de sorte que l'amplitude a 12 doit être ajoutée à l'amplitude a 21 ' Ensuite, à T 3, 03 on doit ajouter a 31 a 22 + a 13 ' Enfin, à (T 4,04), on ajoute a 41 + a 32 + a 23 + a 14 ' Pour (T 5 5) et pour chaque (T, n) qui suit, on ajoute quatre amplitudes Ainsi, si une mémoire morte est adressée successivement par (Tn 0-î),(Tn I 02)v (Tn e 3) et (Tni O 4), à l'instant Tn' la mémoire morte peut être sollicitée pour générer quatre valeurs prédéterminées qui peuvent être ajoutées pour donner la valeur d'amplitude correcte Cette valeur est transmise à un convertisseur numérique/analogique pour générer le signal de sortie. Evidemment, dans une opération normale à quatre phases, chaque intervalle de symbole (période de modulation) entraîne l'addition de quatre quantités. Dans un système présentant à la fois des varia- tions d'amplitude et de phase, des réponses impulsion- nelles de hauteurs variables doivent être utilisées Par conséquent, une mémoire morte doit être adressée par des adresses successives ayant chacune une amplitude et une information d'angle, durant un symbole donné, pour donner la série correcte de valeurs de sortie de la mémoire morte pour produire le spectre transmis La technique décrite dans le brevet N O 3 988 540 précité peut être et a été étendue directement à de tels cas de phase et d'angle, par exemple quatre phases, deux amplitudes. Cependant, lorsqu'un spectre transmis ayant un grand nom- bre de points de'signaux, tels que montrés sur la figure 2, est considéré, c'est-à-dire un réseau de 64 points pour un débit de 14 400 données, 2400 bauds, une extension de la technique décrite dans le brevet précité devient moins souhaitable Dans ce cas, il est également apparu qu'un étalement de 16 symboles (plutôt que de 4 comme montré sur la figure 1) est souhaitable, et donc 16 valeurs de sortie sont additionnées, plutôt que les 4 comme montré, à chaque intervalle de temps de symbole Comme décrit ci- après, le volume de stockage important nécessité par une extension directe de la technique décrite dans le brevet précité à la structure de signaux de la figure 2 est indé- sirable en pratique et péjorerait la technologie de mémo- risation actuelle. Pour illustrer la supposition d'une utilisation du système décrit dans le brevet précité à la transmission de la structure de signaux à 64 points montrée sur la figure 2, neuf r différents doivent être mémorisés, avec des amplitudes relatives de 1,000, 2,236, 3,000, 3,606, 4,123, 5,000, 5, 385, 6,082 et 6,403, à des e de 45,00 , 18,43 , 45,00 , 11,31 , 30,96 , 8,130 , 23,20 , 35,54 et 6,340 , respectivement, chacun des e étant tourné de 0 , , 180 et -90 , avec une précision inférieure à 0, 5 par rapport au e idéal. Mathématiquement, la forme d'onde linéaire résultante e (n Ts) est: e(n Ts) = Re{rnkexp(jen-k)exp(jnwc T)} k o: n est un indice courant 1, 2, 3 k varie avec le nombre de coefficients de la fonction de filtrage numérique exp indique l'exponentiation de e = 2,71828 j est la racine carrée indiquée de -1 TB est l'intervalle de symbole Ts est l'instant d'échantillonnage et, dans la forme de réalisation décrite, apparaît à un rythme égal à quatre fois celui de TB x et y sont égaux respectivement à la partie réelle et à la partie imaginaire de la forme d'onde de la bande de base -1 8 = tangente 1 (y/x) est l'argument de la forme d'onde de la bande de base r = (x 2 x y 2)X 2 est l'amplitude de la forme d'onde de la bande de base Wc = vefc est la fréquence porteuse en radiants par seconde. Conformément à la technique décrite dans le bre- vet n 3 988 540 précité, les neuf rayons différents et les angles mentionnés sont nécessaires, car la totalité de l'expression pour chacun des seize intervalles pour pro- duire e(n Ts) serait obtenue par seize adresses successi- ves (r,e) fournies à la mémoire morte Par contre, l'in- vention résout le signal en chacune de ses parties compo- santes, produisant d'abord Xnkcos(nw T) puis Yn k COS n-k c S n-k (nwc Ts + wf/2), nécessitant seulement le stockage des rap- ports 1, 3, 5, 7 et 9, pour servir à la fois de x et y, avec 8 = O pour chacune des cinq amplitudes Pour une porteuse de 1700 Hz et 2400 bauds, le stockage de ces amplitudes aux 24 multiples entiers de 15 est suffisant. Pour un débit de sortie du convertisseur numéri- que/analogique de 9600 par seconde et avec un étalement de seize symboles, on a: en+j/4 = Z X 15 _i+j/4 cos On+i i=O + Y 15-i+j/4 cos ( n+i + 90 ) j= 0,1,2,3 Les fonctions matérielles nécessaires sont (a) additionner deux fois plus rapidement, (b) réaliser un multiplexage entre d'abord x, puis y, et (c) lorsque y est sélectionné, ajouter 90 à en+i' On obtient ainsi un procédé relativement simple de réduction notable de la complexité et d'obtention d'un spectre de signaux à 64 points. La structure fondamentale du modulateur de la forme préférée de réalisation est montrée sur la figure 3. La figure 3 représente un codeur 11 qui reçoit et code des données numériques à chaque symbole et compose des adres- ses successives pour leur stockage dans une mémoire vive La mémoire vive 15 du transmetteur mémorise un mot de 12 bits pour chacun des seize symboles, chaque mot ayant des bits e, x, y et SCE. Le bit SCE est un bit de commande utile qui est indiqué pour mémoire, mais il n'est pas essentiel à l'in- vention Le transmetteur est réduit au silence si SCE est égal à zéro pour les seize symboles Si SCE est haut pour les seize symboles, une transmission normale de données a lieu. Un circuit logique 16 de commande d'adresses travaille sur les adresses mémorisées dans la mémoire vive 15 et les présente à là mémoire morte 17 d'une manière décrite ci-après Les signaux de sortie de la mémoire morte 17 sont transmis à un circuit accumulateur et con- vertisseur numérique/analogique 19 qui produit le signal de ligne décrit plus en détail ci-après La description suivante porte notamment sur la technique de l'invention, indiquée ci-dessus, pour rali-ser une structure de signaux à 64 points à l'aide des blocs schématiques fondamentaux de la figure 3. On peut apprécier le fonctionnement fondamental de l'appareil représenté sur la figure 3 en se référant aux équations 1-6 Ces équations 1-6 montrent le signal de sortie du convertisseur numérique/analogique durant chaque échantillon O à 3 du symbole O et l'échantillon O du symbole 1. Dans le tableau I, la variable S comprend l'angle et SCE, tandis que (x,y) représente l'amplitude. o 00,0 = 515 x O +S'15 y O+ 514 x 4 +S'14 y 4 + 513 x 8 +S'13 y 8 +''' 52 x 52 +S'2 Y 52 +Sl X 56 +S l Y 56 + 50 x 60 +S OY 60 ( 1) 0 001 = 515 X 1 +S'15 yl+ 514 X 5 +S 14 Y 5 +''' + 51 x 57 +S' ly 57 + 50 x 61 +S O Y 61 ( 2) 00,2 = 15 x 2 +S 15 21 + 514 x 6 +S 14 Y 6 +' + 51 X 58 +S l Y 58 + 50 x 62 +S OY 62 3) 00,3 = 515 x 3 +S 15 y 33 + 14 x 7 +S 14 Y 7 +* R R ( 4) + 51 x 59 +S' l Y 59 + 50 x 63 +S OY 63 1,0 = 515 x 4 +S'15 y 4 + 514 x 8 +S'14 y 8 + ( 5) +Slx 60 +S' ly 60 + 516 x O +S'16 YO 0 I'J i= (SI+i X 604 i+J+S I+iy 60-4 i+J) pour I= O N J=O 3 ( 6) Par exemple, 515 x O est le résultat de l'adressage de la mémoire morte 17 avec une première adresse provenant de la mémoire vive Le circuit de commande d'adresse tra- vaille ensuite sur cette première adresse pour produire une nouvelle adresse provoquant l'extraction de S'15 y 0. L'addition de 515 x O et S'15 y O donne un vecteur résultant ayant l'amplitude souhaitée et la phase de l'une des seize composantes des échantillons souhaités. 514 x 4 + S'144 et les autres paires Sx + S'y sont formées de la même façon A la fin de la sommation réalisée par l'accumulateur, seize paires de Sx + S'y ont été addition- nées pour former un échantillon pour le convertisseur numérique/analogique Quatre de ces échantillons sont formés à chaque intervalle de symbole. Aucune nouvelle valeur O n'est utiliséeavant 01 0, le premier échantillon du deuxième symbole Cependant, l'appareil doit encore tenir compte du changement de por- teuse par chaque échantillon Ceci est réalisé par un cal- cul approprié des valeurs stockées dans la mémoire morte. Par exemple, x 1 tel que calculé pour le stockage dans la mémoire morte est tourné de 1/4 de ( 255 ) à partir de x Ox 2 est tourné de 1/2 de ( 2550), x 3 est tourné de 3/4 de ( 2550),etc. La figure 4 montre la partie d'entrée du modula- teur/transmetteur de la forme préférée de réalisation de l'invention Cette partie exécute les fonctions du codeur il et du calculateur 13 des nouvelles phase et amplitude, montrés sur la figure 3. Le circuit de la figure 4 produit des adresses pour la mémorisation dans la mémoire vive 15 Chaque adresse comprend un indicateur d'angle à 5 bits, une indi- cation "x" à 3 bits et une indication "y" à 3 bits Sur la figure 4, une donnée numérique est introduite par impul- sions d'horloge dans un convertisseur série/parallèle 23 par une horloge de bit, à un rythme de 14 400 bps ( 6 fois 2400) Six bits sont extraits en parallèle à chaque symbole par l'intermédiaire d'un codeur Gray/binaire 25 Les signaux de sortie comprennent un indicateur d'angle DO et un indi- cateur d'amplitude avec trois bits pour x, trois pour y, le bit le plus significatif (MSB) de y étant toujours à zéro Le bit le plus significatif de y est zéro, car y seulement prend les valeurs 0,1,2,3, tandis que x prehd les valeurs 0,1,2,3 et 4 dans le premier cadran de la structure montrée à titre d'exemple sur la figure 2. Un premier additionneur 27 additionne 180 , + 45 , et + 30 à l'angle DO La somme de ces angles est 255 , la quantité par laquelle la porteuse change d'un symbole au suivant L'addition de 2550 à De donne le changement de phase total ou absolu qui apparaît à la sortie du premier additionneur 27 Ceci est la quantité totale par laquelle la phase au centre d'un symbole est décalée de la phase située au centre du symbole précédent. La valeur d'angle du signal de sortie du premier additionneur 27 est introduite dans un accumulateur repré- senté sous la forme d'un additionneur 29 et d'un registre 31 Le signal de sortie du registre 31 indique la position de la phase ancienne Cette position de phase est repré- sentée par des bits pour 15 , 30 , 450, 90 et 1800 Dans la forme de réalisation décrite, la logique est telle que les valeurs 30 et 15 ne sont jamais activées en môme temps. Si tel était le cas, le circuit logique placerait au niveau haut la ligne 45 . Le second additionneur 29 additionne la position de phase absolue ancienne, en sortie du registre 31, au signal de sortie du premier additionneur 27 pour donner la nouvelle position de phase absolue, qui est introduite dans le registre 31 pour le symbole nouvellement commencé Ainsi, à chaque symbole, douze bits, représentant trois bits d'information d'amplitude x, trois bits d'information d'amplitude y, cinq bits d'information d'angle et un bit SCE, sont introduits dans les positions de stockage de la mémoire vive 15 illustrée sur la figure 5. La figure 5 montre le circuit utilisé selon l'invention pour commander l'adressage de la mémoire morte 17 à partir de la mémoire vive 15 Comme indiqué précédem- ment, la mémoire vive 15 contient cinq bits d'information d'angle, trois bits d'information d'amplitude x, trois bits d'information d'amplitude y et un bit SCE pour chacun des seize symboles Le circuit de commande d'adresse est repré- senté fonctionnellement comme comprenant un additionneur 77 et une porte 79 Des bits d'adresse supplémentaires sont produits par un compteur d'adresse à quatre bits 82 et un compteur d'adresse à deux bits 81. Les compteurs d'adresse 81 et 82 sont montés pour produire des comptes qui correspondent aux indices infé- rieurs des valeurs x et y dans les équations 1-6 Ainsi, pendant la production du premier échantillon 000, les bits C 1 et C O sont tous deux à "'0 " ou bas Les bits C 2 à C 5 du compteur 82 s'incrémentent successivement, provoquant la production des comptes et donc des adresses de 0, 4, 8, 12, 16 60 Ces derniers correspondent aux indices inférieurs des valeurs x, y durant le premier échantillon, comme indiqué dans l'équation 1, c'est-à-dire, x 0, y; x 4 y 4; x 8 y 8 x 60 y 60 Durant le deuxième échantillon 001, les bits C 0, C 1 du compteur 81 ont la valeur 1, fai- sant passer chaque adresse à une unité de plus que celle sélectionnée durant le premier échantillon Ainsi, durant le deuxième échantillon, une incrémentation successive du compteur 82 par le signal de sortie du compteur 81, fixé à 01, donne 1, 5, 9, 13 61, ce qui correspond de nouveau aux indices inférieurs de x et y dans l'équation 2 Il est évident que ce schéma d'adressage dicte la position de mémoire des valeurs à adresser, ainsi qu'il est bien connu de l'homme de l'art. En cours de fonctionnement, pour produire une paire Six + S'iy, l'adresse d'angle de la mémoire vive e 15 e 90 est d'abord transmise directement à la mémoire morte 17 Comme montré sur la figure 6, le bit e 180 est transmis à l'unité 69 de complémentation Cette unité 69 prend le complément des signaux de sortie de la mémoire morte 17 si 0180 est vrai De cette manière, le nombre d'angles devant être stockés par lac mémoire morte 17 est effectivement réduit de moitié, en passant de 24 à 12, comme indiqué dans le brevet no 3 988 540 précité. Au même instant que 15 090 est appliqué à la mémoire morte 17, les bits d'amplitude x sont également transmis par la porte 79 aux entrées d'adresse de la mémoire morte Il en résulte l'émission par la mémoire morte d'un signal de sortie Six (après l'opération de l'unité de complémentation) Lors de l'incrément d'horloge suivant, une ligne de commande aboutissant à l'addition- neur 77 et à la porte 79 est activée Ceci provoque l'in- crémentation de 90 de l'adresse d'angle appliquée à la mémoire morte Ceci provoque également la transmission des bits d'amplitude y, à savoir Y 0, Y 1, Y 2, aux entrées d'adresse de la mémoire morte, à la place de xo, x 1, x 2. L'adresse de synchronisation établie par les compteurs 81 et 82 reste la même Le signal de sortie résultant après l'action de l'unité de complémentation est S' y. Lors de l'incrément suivant du compteur 82, une nouvelle adresse apparaît à la sortie de la mémoire vive et la porte 79 et l'additionneur 77 sont ramenés dans leurs positions initiales "porte x" et "addition zéro". Une nouvelle valeur S x est extraite de la mémoire morte 17 Puis le compteur 82 s'incrémente, la porte 79 transmet y et l'additionneur 77 additionne 900, et une nouvelle valeur S'iy est produite Ce procédé se répète jusqu'à ce que le compteur 82 ait compté seize fois A ce moment, toutes les quantités pour la formation d'un échantillon numérique/analogique ont été extraites de la mémoire morte. Les signaux de sortie consécutifs sont additionnés au fur et à mesure qu'ils apparaissent, conformément aux équations 1 à 6, par le circuit montré sur la figure 6 Comme repré- senté sur la figure 5, une salve de seize signaux de sortie de la mémoire vive 15 est produite à une fréquence de 302,2 k Hz dans la forme préférée de réalisation La ligne de commande est parcourue par des impulsions d'horloge de 604,4 k Hz pour commander la porte 79 et l'additionneur 77. Le compteur 82 reçoit des impulsions d'horloge à 302,2 k Hz, tandis que le compteur 81 en reçoit à 9,6 k Hz. La figure 6 représente en détail le circuit en sortie de la mémoire morte 17 Ce circuit comprend un addi - tionneur complet à seize bits 55 a-d, un registre à seize bits 63 a-b, un registre de mémorisation d'entrée numérique/ analogique 71 et un convertisseur numérique/analogique 67. L'additionneur complet 55 et le registre 63 forment un accumulateur à seize bits. Comme montré, le signal de sortie de la mémoire morte 17 est d'abord transmis à l'unité de complémentation 69 Cette dernière transmet les seize bits à l'additionneur complet 55 a-d Si l'unité 69 de complémentation prend le complément, elle doit également ajouter un bit de poids faible à l'additionneur 55 a-d le plus bas pour produire le complément à deux du signal de sortie de la mémoire morte L'additionneur complet 55 a-d ajoute ensuite le contenu du registre 63 a,b au signal de sortie de l'unité 69 de complémentation. Le convertisseur numérique/analogique est un élément courant à douze bits utilisant les douze bits de poids fort des signaux de sortie du registre 63 a, 63 b. Un nouvel échantillon provenant du registre 63 a, 63 b est transmis au registre de mémorisation d'entrée numérique/ analogique 71 a, 71 b à une fréquence de 9600 échantillons par seconde, ou quatre fois par symbole Après transfert, le registre 63 a,b est remis à zéro La nouvelle valeur (Oax,y,SCE) est écrite dans la mémoire vive une fois par symbole En cours d'opération, la valeur Six O est ajoutée à S'iy, qui est ensuite ajoutée à Si+ 1 x 4, elle-même ensuite ajoutée à S'1 + 1 y 4, etc. Le schéma de synchronisation globale du système est illustré sur la figure 7 Comme représenté, 63 inter- valles de 1,65 microseconde sont-programmés pour chaque échantillon, et quatre échantillons par symbole En raison du circuit d'addition/suppression utilisé en blocage de phase, il est possible que les intervalles disponibles descendent à 62 ou s'élèvent à 64 Par conséquent, la synchronisation est conçue pour assurer l'achèvement de toutes opérations à l'intervalle 62. A t 0, une nouvelle valeur De est calculée et le changement de porteuse est additionné pour donner e a' théta absolu ea et l'information d'amplitude (x,y) sont chargés dans la mémoire vive 15 Les intervalles suivants consistent à délivrer les valeurs Sx, S'y et à former une somme courante de ces valeurs Ensuite, le registre numérique/analogique 71 a, 71 b est chargé Les dernières étapes qui doivent être exécutées sont le repositionnement de l'accumulateur, la lecture de la mémoire morte et la mise à jour de la boucle à blocage de phase d'horloge. La figure 8 représente plus en détail un circuit réalisant l'addition 2550 + De dans un appareil réel Ce circuit assume essentiellement la fonction des deux addi- tionneurs 27 et 29 montrés sur la figure 4 et il est de préférence réalisé sous la forme d'un accumulateur à trois bits ( 36) et d'un compteur à division par trois 49 Le signal de sortie à douze bits de ce circuit adresse la mémoire vive 15 de format 16 x 12 Le bit SCE (validation porteuse temporaire) est mémorisé avec chaque symbole dans le transmetteur Comme noté précédemment, si le bit SCE est un " 1 ", ceci signifie que le symbole sera transmis. S'il est zéro, le symbole correspondant ne sera pas trans- mis. Sur la figure 3, l'additionneur 35, les registres 41 et 47 et les portes logiques 51, 53 sont représentés. Une valeur 1800 est appliquée à un premier additionneur 35. Pour tenir compte du changement de porteuse à chaque sym- bole, il est souhaité d'additionner 1800, 450 et 300 La première addition de 1800 à D 1800 inverse simplement la quantité, ce qui donne D 180 Par conséquent, le bit D 180 est stocké dans la mémoire morte 25 sous une forme inver- sée pour donner un changement de porteuse de 1800 Le bit est toujours additionné et son entrée dans l'addition- neur 35 est donc simplement liée à un état logique UN. Le bit D 90 est présenté à l'additionneur 35 à l'état inchangé, car il ne nécessite aucune modification pour tenir compte du changement de porteuse Ainsi, la forma- tion de 2250 sur 2550 a été réalisée par l'addition de 'et 45 , laissant la possibilité d'une autre addition de 30 . Les 30 supplémentaires sont pris en compte par le registre 47, la porte NON OU 51 et l'inverseur 53. Lorsque le signal de sortie 30 est bas et que le signal de sortie 150 est bas, la sortie de la porte NON OU 53 est haute Ce signal de sortie est inversé par l'inver- seur 53 Le signal de sortie de l'inverseur 53 empêche l'addition de D 45 si les signaux de sortie 30 et 150 sont tous deux bas Dans tous les autres cas, il y a un report dans laposition 45 Lorsque tous les registres 41 et 47 sont incrémentés en parallèle par l'horloge de symboles, le registre supérieur 41 lit les signaux de sortie de l'additionneur et change en conséquence Le registre infé- rieur 47 passe à l'état suivant et garde une trace de la position des bits de poids faible de la porteuse. Comme indiqué précédemment, la mise en oeuvre de la forme préférée de réalisation décrite ci-dessus entraîne une réduction d'encombrement pour la mémoire morte 17. L'importance du stockage demandé pour la mémoire morte 17 est la suivante: en utilisant quatre échantillons par symbole x seize symboles, on obtient 64 échantillons mémo- risés en tant que cinq amplitudes différentes dans le rapport de 1,3,5,7, 9 pour la constellation particulière de signaux de 64 points en sortie Le changement de por- teuse est un multiple entier de 15 '/symbole Par conséquent, la mémoire morte doit mémoriser des symboles par incréments de 15 ( 17 x 150 = 2550) Un cercle entier comprend 24 incréments de 150 Cependant, comme décrit précédemment, il suffit de mémoriser la première moitié de ces incré- ments et de prendre le complément pour des angles supé- rieurs à 1800 Par conséquent, bien qu'il y ait 24 angles, il suffit à la mémoire morte de n'en mémoriser que 12 en réalité Ceci a pour résultat une capacité totale nécessaire de mémorisation de 3840 mots de seize bits Le multiple binaire le plus proche de 3840 est 4096 Par conséquent, deux mémoires mortes normales de 32 kilobits chacune,. ayant une capacité de mémorisation de 4 K x 8 bits, sont utilisées pour donner une mémoire totale de 64 K bits. Il va de soi que de nombreuses modifications peuvent être apportées au procédé et à l'appareil décrits et représentés sans sortir du cadre de l'invention. '3462. REVENDICATIONS 1 Procédé pour réduire l'encombrement d'une première mémoire ( 17) d'un transmetteur dans lequel ladite première mémoire stocke des valeurs pouvant être adressées et travaillées pour construire une forme d'onde composée destinée à être transmise par ledit transmetteur, carac- térisé en ce qu'il consiste à stocker dans une seconde mémoire ( 15) des première et sedonde sous-adresses de compo- santes vectorielles et une sous-adresse d'angle, à adresser ladite première mémoire ( 17) avec une première adresse com- prenant ladite première sous-adresse de composantes vecto- rielles et ladite sous-adresse d'angle pour produire un premier signal de sortie de ladite première mémoire, à adresser celle-ci avec une seconde adresse comprenant ladite seconde sous-adresse de composantes vectorielles et une sous- adresse formée en fonction de ladite sous-adresse d'angle pour produire un second signal de sortie de ladite première mémoire, et à utiliser les premier et second signaux de sortie pour produire ladite forme d'onde composée. 2 Procédé selon la revendication 1, caractérisé en ce que les composantes vectorielles comprennent des première et seconde composantes rectangulaires. 3 Procédé selon l'une des revendications 1 et 2, caractérisé en ce que ladite sous-adresse produite comme une fonction de ladite sous-adresse d'angle est formée par addi- tion de 900 à ladite sous-adresse d'angle. 4 Transmetteur caractérisé en ce qu'il comporte une première mémoire ( 17) destinée à stocker des valeurs pouvant être adressées et travaillées pour produire une forme d'onde composée à transmettre par ledit transmetteur, une seconde mémoire ( 15) destinée à stocker plusieurs adresses comprenant chacune des première et seconde sous- adresses de composantes vectorielles et une sous-adresse d'angle, des moyens ( 16) pour adresser ladite première mémoire avec une première adresse comprenant ladite première sous-adresse de composantes vectorielles et ladite sous- adresse d'angle afin que la première mémoire produise un premier signal de sortie, et à adresser ladite première mémoire avec une seconde adresse comprenant ladite seconde sous-adresse de composantes vectorielles et une sous- adresse constituée d'une fonction de ladite sous-adresse d'angle, afin que la première mémoire produise un second signal de sortie, et des moyens ( 19) destinés à utiliser les premier et second signaux de sortie pour produire ladite forme d'onde composée. Transmetteur selon la revendication 4, carac- térisé en ce que les composantes vectorielles comprennent des première et seconde composantes rectangulaires. 6 Transmetteur selon l'une des revendications 4 et 5, caractérisé en ce que la sous-adresse constituée comme une fonction de ladite sous-adresse d'angle est formée par addition de 900 à ladite sous-adresse d'angle.