Brevet FR2518816A1 — publié le 19830624

La présente invention se rapporte à un transistor à effet de champ métal- oxyde-semiconducteur de puissance ayant une résistance diminuée à l'état passant On a jusqu'à maintenant proposé un tel transistor à effet de champ métal-oxyde-semiconducteur ou MOS FET tel que représenté sur les figures 1 A, 1 B, par exemple, dans lequel une région de drain 8 de faible résistance du type N+ et une région de drain 7 de forte résistance du type N (cou- che épitaxiée) sont formées dans une tranche de silicium dont la face principale comprend la face ( 100); et une ré- gioncbpuits 6 du type P et une région de source 5 du type N+ sont prévues, dans -l'ordre nommé et sous la forme de cou- ches, sur la couche épitaxiée 7 Dans les régions des cou- ches 5, 6 et 7 est formée, par une attaque anisotrope de la face ( 100), une gorge 10 en forme de V qui est orientée dans la face ( 111) Par ailleurs, une couche d'aluminium 1 déposée à la vapeur est prévue, qui est connectée à la ré- gion de source 5 par une couche d'oxyde de silicium 4, une couche d'électrode formant grille 3, une couche PSG con- sistant en verre phosphoreux, et un trou de contact 9. Avec la construction conventionnelle ci-dessus, quand une tension est appliquée à l'électrode de grille G, un canal est formé, comme cela est indiqué en 20, à proximité de la partie de la région de puits 6 du type P qui est en contact avec la gorge 10 en forme de V, donc un courant de drain peut s'écouler d'une électrode de drain D vers une électrode de source S, Cependant, le MOS FET de puissance conventionnel ci dessus est désavantageux parce que sa résistance à l'état passant augmente du fait que le-courant qui s'écou- le à travers les régions de drain 7 et 8 est forcé à se con- centrer immédiatement en-dessous de la gorge 10 en forme de V Pour diminuer la résistance à l'état passant, il faut augmenter la dimension générale de l'élément. En conséquence, la présente invention a pour objet un MOS FET de puissance conçu de façon que sa résistance à l'état passant diminue sans augmenter sa dimension. Pour atteindre l'objectif ci-dessus, selon l'in- vention, une région formant un canal est établie pour être en contact, à travers une couche d'oxyde semiconducteur, avec la partie de la couche d'électrode de grille qui est placée sur une gorge s'étendant à travers la région de source dans la région de drain et la partie de la couche d'électrode de grille qui est placée sur une partie plane. Lnivention sera mieux comprise, et d'autres buts, 1 o caractéristiques, détails et avantages de celle-ci apparat- tront plus clairement au cours de la description explica- tive qui va suivre faite en référence aux dessins schéma- tiques annexés donnés uniquement à titre d'exemple illus- trant plusieurs modes de réalisation de l'invention, et dans lesquels: la figurre 1 A est une vue schématique et en plan illustrant un MOS FET conventionnel de puissance; la figure 1 B est une vue en coupe faite suivant la ligne B-B de la figure 1 A; la figure 2 A est une vue schématique et en plan montrant le MOS FET de puissance selon un mode de réalisa- tion de l'invention; la figure n B est une vue en coupe faite suivant la ligne B-B de la figure 2 A; la figure 2 C est une vue en coupe faite suivantla ligne C-C de la figure 2 A; la figure 3 est une vue en coupe montrant le MOS FET de puissance selon un autre mode de réalisation de l'invention; et les figures 4 A à 4 N sont des vues utiles pour expliquer les diverses étapes de fabrication du MOS FET de puissance selon l'invention. En se référant aux figures 2 A, 2 B et 2 C, elles illustrent un mode de réalisation de l'invention, o des parties correspondant à celles des figures 1 A et 1 B sont désignées par des chiffres de référence identiques, et une plus ample explication n'en sera pas donnée Selon ce mode de réalisation,une région de puits 6 du type P est formée par diffusion, selon une forme rectangulaire, et une région de source 5 du type N+ est également formée, sur la région de puits 6, selon une forme rectangulaire, par diffusion de façon que la partie circonférentielle de la région de puits 6-reste exposée à une partie plane Une gorge 10 en forme de V est formée, qui-s'étend à travers la région de source dans une région de drain 7 de forte résistance du type N_ La région de puits 6 du type P,qui sert de région de formation de canal, est en contact, à travers une couche d'oxyde de silicium 4, avec une couche d'électrode de grille 3 qui est prévue sur la partie plane et la gorge en forme de V Une couche de diffusion 11 du type P+ est formée dans la partie du trou de contact 9 par diffu- sion sélective. Avecla construction ci-dessus, des courants de drain Il et I 2 sont forcés à s'écouler à travers les régions de drain 7 et 8 tout en y étant distribués, en vertu du fait que des canaux sont formés, en réponse à une tension appliquée à l'électrode de grille G, dans les zones 20 et a o la région de puits 6 du type P est en contact avec la couche d'électrode de grille par la couche d'oxyde de silicium 4, c'est-à-dire dens les parties o la région de puits est exposée à la partie en forme de V et la partie plane. En se référant à la figure 3, on peut y voir un autre mode de réalisation de l'invention o des pièces semblables à celles de la figure 2 sont indiquées par des chiffres de référence identiques, et de plus ample expli- cations en seront omises Dans ce mode de réalisation, une gorge concave 10 et sensiblement circulaire, au lieu de la gorgel O en forme de V, est formée en utilisant une so- lution d'attaque isotrope comme par exemple, un système HNO 3 -HF-CH 3 COOH, au lieu d'une solution très anisotrope. Les figures 4 A à 4 N illustrent les diverses étapes de la fabrication du MOS FET de puissance selon l'in- vention. Comme on peut le voir sur la figure 4 A, une région 7 de forte résistance du type N est formée,par croissance épitaxiale, sur un substrat 8 de faible résistance du type N+, dans la face principale du cristal comprend la face ( 100). Par ailleurs, comme le montre la figure 4 B, une couche d'oxy- de de silicium 12 est formée sur la région 7 de faible résis tance en formant une couche de diffusion 11 du type P+, non représentée (voir figures 2 A et 2 C) dans la région 7 Subsé- quemment, une fenêtre 13 'est formée à travers la couche d'oxy- de de silicium 12, par attaque, comme le montre la figure 4 C, la fenêtre étant utile pour former une région de puits 6 du type P Une couche:d'oxyde de silicium 14, qui n'atteint o qu'environ 1000 A, est formée dans la fenêtre 13, comme le montre la figure 4 D, afin d'empêcher l'élément de silicium d'être endommagé pendant l'étape d'injection d'ions A l'éta- pe représentée sur la figure 4 E, des ions B+ sont injectés à travers la couche 14 d'oxyde de silicium, tandis qu'en même temps, la couche de diffusion 6 de puitsdu type P est formée en effectuant la diffusion dans une atmosphère de N 2. Alors, une région de source 5 du type N est formée par injection et diffusion d'ions P+ comme le montre la figure 4 F A l'étape de la figure 4 G, la couche de diffusion 11 du type P* (non représentée) est totalement couverte d'un "photoresist" ou est masquée au moyen d'une couche d'arrêt, et ensuite la couche d'oxyde de silicium 14 est éliminée par photoattaque A l'étape de la figure 4 H, l'attaque est effectuée en utilisant une solution d'attaque anisotrope du système éthylène diaminepyrocatechol-eau, afin qu'une gorge 10 en forme de V soit formée qui est suffisamment profonde pour s'étendre dans la région de drain 7 du type NEn vertu du fait que la formation des régions 5 et 6 ci-dessus et de la gorge 10 en forme de V s'effectue à travers les fenêtres au moyen d'une technique de triple auto-aligne- ment, il est possible de former un motif fin avec unehatepé- cision. Comme le montre la figure 4 I, la couche d'oxyde de silicium 12 est retirée, laissant la partie qui corres- pond à la région de formation de PAD (non représentée) couvrant la couche d'arrêt en V et la couche de diffusion 11 du type Pl ( voir figure 2 A et 2 C). Ensuite, comme le montre la figure 4 A, une cou- che 4 d'oxyde de silicium est formée par oxydation thermi- que Si la couche d'oxyde de silicium, sur la partie plane, est aussi épaisse que 1000 A, alors la couche d'oxyde de silicium au-dessus de la gorge 10 en forme de V peut attein- o dre une épaisseur de 1200 A, du fait de la différence d'al- lure de croissance entre les deux. Une couche de "resist" 15 est formée sur la par- tie plane, comme le montre la figure 4 K, et subséquemment est effectuée l'injection dions B+ En augmentant la con- centration en ions dans la partie 20 o la région de puits 6 du type P est en contact avec la gorge V la ten- sion de seuil à la partie 20 augmente au point d'être égale à la tension de seuil à la partie 20 a o la région 6 de puits de type P est en contact avec la partie plane Cette étape peut être omise dans le cas d'un transistor à effet de champ de commutation. Ensuite, le matériau 15 de '"resist" est retiré, et du silicium polycristallin est déposé par CVD (dépôt de vapeur chimique) ou analogue, pour former une couche de région de grille 3 comme le montre la figure 4 L A l'étape de la figure 4 M, une couche 2 de verre phosphoreux (ou PSG) est formée au moyen de dépot de vapeur chimique ou analogue Enfin, est formée une couche d'aluminium 1 par dépôt de vapeur sur toute la surface de la couche de PSG 2, comme le montre la figure 4 N La couche d'aluminium 1 est sélectivement attaquée pour former les électrodes de grille et de source. Comme on l'aura noté à la lecture de la descrip- tion qui précède, dans le MOS FET de puissance selon 2.518816 l'invention, une région de formation d'un canal est établie pour permettre un contact, par une couche d'oxyde semicon- ducteur, avec la partie d'une couche de région de grille qui est placée sur une gorge s'étendant à travers la région de source dans la -région de drain, et avec la partie de la couche de région de grille qui est placée sur une partie plane o aucune gorge n'est formée, ainsi la résistance à l'état passant du transistor à effet de champ peut être diminuée sans augmenter sa dimension. R E V E N D I C A T I O N S 1 Transistor à effet de champ métal-oxyde-semi- conducteur de puissance caractérisé en ce qu'il comprend une région de source ( 5); une, région de drain ( 7,8); une région de formation d'un canal ( 6) entre ladite région de source et ladite région de drain; une gorge ( 10) formée de façon à s'étendre à tra- vers ladite région de source dans ladite région de drain; une couche d'oxyde semi-conducteur ( 12) prévue sur ladite gorge et une partie plane o aucune gorge n'est formée; une couche de région de grille ( 3) prévue en con- tact, par ladite couche d'oxyde semiconducteur, avec ladite gorge et ladite partie plane; et ladite région de formation de canal étant éta- blie pour être exposée à ladite gorge et à ladite partie plane. 2 Transistor à effet de champ selon la revendi cation 1 caractérisé en ce que la région précitée de source est entourée d'une région de puits dont la partie circonfé- rentielle est exposée à la partie plane précitée; la gorge précitée s'étend àtravers ladite région de source et ladite région de puits dans la région précitée de drain; et la région précitée de formation de canal est définie par la partie circonférentielle de ladite région de puits et la partie de ladite région de puits qui est exposée à ladite gorge. 3 Transistor à effet de champ selon l'une quel- conque des revendications 1 ou 2, caractérisé en ce que la gorge précitée a une nfigurat on en V. 4 Transistor à effet de champ selon l'une quel- conque des revendications 1 ou 2, caractérisé en de que la gorge précitée est de configuration sensiblement circulaire et concave. Transistor à effet de champ selon l'une quel- conque des revendic qtbns précédentes caractérisé en ce que la couche d'oxyde semiconducteur précitée comprend une couche d'oxyde de silicium.