Brevet FR2513778A1 — publié le 19830401

la présente invention concerne un dispositif d'in- formatique et un procédé associé. Le développement des circuits intégrés complexes et des micro-ordinateurs a permis récemment de fabriquer des dispositifs d'informatique de manière économique Conjointe- ment à ce développement, l'invention propose un système dans lequel un microprocesseur économique est connecté à un dis- positif d'informatique pour accomplir des opérations systé- matiques L'utilisation d'un circuit intégré complexe ou d'un microprocesseur pour la commande des fonctions arithmé- tiques ou la commande des fonctions d'entrée/sortie permet d'effectuer un traitement particulier conformément à un lo- giciel spécifique. La figure 1 montre un exemple d'un dispositif d'in- formatique qui utilise-le système mentionné ci-dessus Une unité centrale 11 commande des opérations arithmétiques con- formément à un programme enregistré dans une mémoire centrale 12 et elle supervise des dispositifs d'entrée/sortie(non re- présentés) qui sont connectés à un bus commun 15. Des processeurs d'entrée/sortie 13 et 14 accomplis- sent des transferts de données entre le bus commun 15 et les dispositifs d'entrée/sortie L'unité centrale 11, la mémoire centrale 12 et les processeurs d'entrée/sortie 13 et 14 sont connectés au bus commun 15. Dans le dispositif d'informatique représenté sur la figure 1, les dispositifs d'entrée/sortie occupent le bus commun 15 pour transférer des données d'adresse et pour échan- ger de l'information entre eux par le bus. Des programmes généraux, parmis lesquels un système d'exploitation, sont enregistrés dans la mémoire centrale 12. L'unité centrale Il accède à la mémoire centrale 12 par l'in- termédiaire du bus commun 15 chaque fois qu'une opération de commande relative au système d'exploitation est nécessaire. A ce moment, l'unité centrale 11 occupe le bus commun 15 et transfère des données vers des unités prédéterminées Ensuite, le bus commun 15 est accessible à d'autres dispositifs. Cependant, dans le dispositif décrit ci-dessus, l'unité centrale 11 occupe fréquemment le bus commun 15 du fait que le système d'exploitation est un programme dont l'exécution entra ne une activité importante Ceci augmente encore davantage le temps système relatif au système d'ex- ploitation, ce qui dégrade les performances du système. Un système d'antémémoire a été proposé pour accom- plir un traitement à grande vitesse afin d'améliorer les performances de l'unité centrale 11 L'antémémoire est une mémoire rapide destinée à enregistrer temporairement des don- nées transférées entre l'unité centrale 11 et la mémoire cen- trale 12 Bien que la capacité d'enregistrement de l'antémé- moire soit faible, le transfert de données entre l'unité cen- trale 11 et la mémoire centrale 12 s'effectue de façon régu- lière du fait de l'utilisation d'un élément de mémoire rapi- de. La mémoire centrale 12 et l'antémémoire sont géné- ralement subdivisées en blocs ayant une longueur fixe (lon- gueur de 32 à 64 multiplets) Les données enregistrées dans la mémoire centrale sont transférées vers l'antémémoire par blocs Si l'unité centrale exige à la fois l'instruction sui- vante et un calcul du nombre d'instructions, elle effectue tout d'abord un contr 8 le pour voir si ces données sont enre- gistrées dans l'antémémoire Si les données nécessaires sont enregistrées dans l'antémémoire, elles sont lues immédiate- ment dans cette dernière Ces données sont enregistrées sous la forme d'une table d'adresses dans une mémoire qu'on appel- le un répertoire, dans le but d'effectuer un adressage rapide. Cependant, si les données nécessaires ne sont pas enregistrées dans l'antémémoire, un bloc comprenant ces données est lu dans l'unité centrale 12 et il est transféré vers l'antémémoire. Simultanément, l'unité centrale 11 utilise le bloc précité, pour le traitement Un bloc contient généralement un volume de données qui est supérieur à celui traité par une seule ins- truction De plus, pendant le fonctionnement, les données né- cessaires ont plus de chances de se trouver dans le même bloc de l'unité centrale 12 Par conséquent, le système décrit ci- dessus augmente la vitesse de traitement de l'ordinateur. L'utilisation du système d'antémémoire améliore les performances de l'unité centrale 11 Cependant, le matériel destiné à la commande de l'unité centrale 11 (c'est-à-dire le répertoire et ses circuits périphériques) est de taille élevée En outre, le système de commande de l'unité centrale 11 devient complexe Le système ci-dessus n'est donc pas op- timal du fait que des éléments de mémoire fortement intégrés sont disponibles à un colt réduit. L'invention a été faite dans le but d'éliminer les inconvénients cidessus et elle vise à procurer un dispositif et un procédé d'informatique selon lesquels un ensemble'de sous-programmes fréquemment utilisés dans un système d'ex- ploitation est enregistré dans une mémoire locale qui est établie dans une unité centrale et qui comporte des éléments rapides L'unité centrale accède à la mémoire locale de façon à améliorer considérablement l'efficacité du fonctionnement d'un bus et la vitesse d'exécution d'un cycle d'instruction de l'unité centrale, et donc à améliorer considérablement les performances du bus. On parvient à ce but de l'invention grâce à un dis- positif d'informatique qui comprend: une mémoire centrale ( 12); une unité centrale ( 11) connectée à la mémoire cen- trale ( 12) de façon à accèder à cette dernière; une mémoire locale ( 22) qui est connectée à l'unité centrale ( 11), dont une adresse définit une partie d'une po- sition d'adresse de la mémoire centrale ( 12), et à laquelle l'unité centrale ( 11) accède au lieu d'accéder à la mémoire centrale ( 12); et une unité de commande de mémoire ( 23) destinée à comparer une première adresse qui indique ladite partie de position d'adresse et une seconde adresse que produit l'unité centrale ( 11) lorsque cette dernière demande un accès en mé- moire à la mémoire centrale ( 12), dans le but de déterminer si cette seconde adresse est comprise ou non dans une plage d'adresse allouée à la mémoire locale ( 22),et dans le but de fournir à l'unité centrale ( 11) des données de commande qui indiquent si cette dernière doit accéder à la mémoire centra- le ( 12) ou doit accéder à la mémoire locale ( 22). Le dispositif d'informatique et le procédé corres- pondant permettent d'obtenir les effets suivants: (i) Du fait que la mémoire locale consiste en une mémoire rapide, le temps de cycle d'une instruction de l'uni- té centrale est inférieur au temps d'accès à la mémoire cen- traleo (ii) Pendant que l'unité centrale accède à la mé- moire locale, d'autres dispositifs d'entrée/sortie peuvent accéder à la mémoire centrale. (iii) On peut modifier et améliorer le système d'exploitation plus aisément que dans le cas o ce dernier est programmé de manière fixe dans une mémoire morte. (iv) Du fait qu'on peut changer de façon dynamique le contenu de la mémoire locale, il est possible d'apporter des changements au système pour bénéficier d'une grande sou- plesse dans les applications. D'autres caractéristiques et avantages de l'inven- tion seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma synoptique montrant la configuration d'ensemble d'un dispositif d'informatique clas- sique. la figure 2 est un-schéma synoptique montrant la configuration d'une unité centrale à laquelle l'invention est appliquée. La figure 3 montre des plans d'implantation en mé- moire pour la mémoire centrale et la mémoire locale qui sont utilisées dans l'invention, et La figure 4 est un schéma synoptique du circuit de l'unité de commande de mémoire qui apparaît sur la figure 2. On va maintenant considérer la figure 2 qui est un schéma synoptique montrant la configuration d'une unité cen- trale à laquelle l'invention est appliquée La représentation ne porte que sur les éléments qui sont liés à l'invention. Une unité centrale Il comprend une unité arithmétique et lo- gique 21, une mémoire locale 22, une unité de commande de mé- moire 23, et une unité d'interface de bus 24 L'unité arith- mêtique et logique 21 accomplit des calculs logiques confor- mément à des données de programme qui sont enregistrées dans la mémoire locale 22 ou la mémoire centrale 12, et elle com- mande des dispositifs d'entrée/sortie qui sont connectés au système La mémoire locale 22 est une mémoire supplémentaire qui est employée conformément à l'invention, Un ensemble de sous-programmes qui sont fréquemment utilisés dans le cadre d'un système d'exploitation de la mémoire centrale 12 est en- registré dans la mémoire locale 22 Comme le montre la figure 3, dans ce mode de réalisation le contenu des positions d'adresse correspondant aux adresses allant de 16 K multiplets à 32 K multiplets peut 9 tre copié et enregistré dans la mémoire locale 22, L'unité de commande de mémoire 23 est connectée à l'unité arithmétique et logique 21 et à la mémoire locale 22, et sa configuration interne est représentée sur la figure 4. L'unité de commande de mémoire 23 comporte un registre d'adres- se, un comparateur, des 'bascules et divers types de portes (non représentées), et elle commande les mémoires qui sont as- sociées à l'invention. L'unité d'interface de bus 24 est une interface qu'on utilise pour connecter l'unité centrale Il à un bus com- mun 15, et elle comporte un émetteur/récepteur de bus (non représenté) et d'autres types de portes Le bus commun 15 est constitué par un certain nombre de lignesd'adresse, de lignes de données et de lignes de commande. Dans le dispositif d'informatique ayant la configu- ration ci-dessus, l'unité centrale 11 lit une partie du sys- tème d'exploitation dans la mémoire centrale 12 et elle l'écrit dans la mémoire locale 22 Une adresse qui indique la correspondance entre un programme écrit dans la mémoire locale 22 et une zone de mémoire de la mémoire centrale 12 est fixée dans un registre d'adresse 54 qui fait partie de l'unité de commande de mémoire 23 Ensuite, l'unité centrale Il accomplit des opérations indépendamment du contenu de la mémoire locale 22.Chaque fois que l'unité centrale 11 accède à la mémoire centrale 12, un comparateur 55 compare une adresse qui est produite par l'unité centrale 11 et la valeur qui est fixée dans le registre d'adresse 54 Si les données d'adresse que produit l'unité centrale 11 ne dépassent pas la somme des don- nées d'adresse enregistrées dans le registre d'adresse 54 et de la capacité de la mémoire locale 22, l'unité centrale Il accède à la mémoire locale 22 Simultanément, l'unité d'in- terface de bus 24 interdit l'émission d'un signal vers le bus commun 15. On va maintenant décrire en détail la configuration et le mode de fonctionnement du dispositif de traitement de données conforme à l'invention Lorsque le dispositif est initialisé (lorsque le programme initial est chargé-), un pro- gramme chargeur est chargé dans l'unité centrale 12 à partir d'une mémoire externe telle qu'une unité de disque qui est connectée aux processeurs d'entrée/sortie 13 et 14 Ce pro- gramme chargeur a pour action de charger des données (par exemple le système d'exploitation et un programme d'utilisa- teur) dans la mémoire centrale 12, à partir de l'unité de disque magnétique Une partie ou la totalité des-données en- registrées dans la mémoire centrale 12 est également chargée dans la mémoire locale 22 A ce moment, une partie de chaque position d'adresse affectée à l'espace de mémoire de la mé- moire centrale 12 est également affectée-en tant qu'adresse de la mémoire locale 22 Les instructions d'écriture et de lecture sont utilisées en commun dans la mémoire centrale 12 et la mémoire locale 22 Dans ce cas, l'unité centrale 11 doit sélectionner soit la mémoire centrale 12, soit la mémoi- re locale 22, qui ont les mêmes adresses En outre, lorsqu'un programme qui comporte une zone de données dans la mémoire locale 22 est copié et lorsque ce programme est exécuté, une gêne partielle appara t du fait que d'autres dispositifs tels que des dispositifs d'entrée/sortie doivent lire des donn 4 es dans cette zone de données Par conséquent, dans ce cas, il faut écrire des données dans l'espace de données de la mémoi- re centrale 12. Pour résoudre ce problème conformément à l'inven- tion, on utilise une bascule pour distinguer entre la pério- de de fonctionnement initiale et la période de fonctionnement normale Lorsque le système est initialisé, un mot d'instruc- tion du programme chargeur est lu dans la mémoire centrale 12 et des données (par exemple un programme d'utilisateur) enre- gistrées dans la mémoire centrale 12 sont copiées dans la-mé- moire locale 22. Cependant, pendant le fonctionnement normel du sys- tème, un mot d'instruction du programme d'utilisateur est lu dans la mémoire locale 22 et des données (résultat d'opéra- tion en liaison avec l'exécution du programme d'utilisateur) sont lues et écrites dans la mémoire centrale 12. La figure 4 montre un circuit destiné à commander l'opération décrite ci-dessus Ce circuit fait partie de l'uni- té de commande de mémoire 23 L'unité de commande de mémoire 23 comporte un contrôleur qui produit un signal de départ de mémoire DMEM après avoir produit un signal de lecture LEOT et un signal d'écriture ECR, de façon à accomplir une opéra- tion prédéterminée Un tel contrôleur est connu de l'homme de l'art et on ne le décrira pas en détail Le signal de lecture LECT est appliqué à une borne d'entrée d'une porte ET 41 et à la première borne d'entrée d'une porte ET 44 Le signal de lecture LECT est également appliqué à la mémoire locale 22 par l'intermédiaire d'un circuit d'attaque 61 et à la mémoire centrale 12 par l'intermédiaire d'un circuit d'attaque 64 Un signal de cycle de prise en charge d'instruction C Pl (qui in- dique si l'unité centrale Il est en train de prendre en charge une instruction ou non) est appliqué sur l'autre borne d'en- trée de la porte ET 41 Le signal d'écriture ECR est appliqué sur la première borne d'entrée de la porte ET 43 Le signal d'écriture ECR est également appliqué à la mémoire locale 22 par l'intermédiaire d'un circuit d'attaque 62 et à la mémoire centrale 12 par l'intermédiaire d'un circuit d'attaque 65. Le signal de départ de mémoire DMEK est applique en commun à la seconde borne d'entrée de chacune des portes ET 43, 44 et 45, à la troisième borne d'entrée de la porte - ET 42 et à la première borne d'entrée de la porte ET 46 En outre, le signal de sortie de la porte ET 41 est appliqué à la première borne d'entrée de la porte ET 42 et à la pre- mière borne d'entrée de la porte ET 45, par l'intermédiaire d'un inverseur 49. Une borne d'entrée D d'une bascule 51 reçoit les données provenant du second bit du bus interne qui est éta- bli dans l'unité arithmérique et logique 21 Une borne d'en- trée D d'une bascule 52 reçoit les données du troisième bit du bus interne qui est établi dans l'unité arithmétique et logique 21 Un signal de commande de mise à jour de mot d'état de programme, MJ MEP est appliqué aux bornes d'entrée CE des bascules 51 et 52 Lorsque l'instruction de mise à jour de mot d'état de programme est émise, les bascules 51 et 52 sont positionnées Un signal de sortie provenant d'une borne de sortie Q de la bascule 51 est appliqué aux troisiè- mes bornes d'entrée des portes ET 43 et 44 Un signal de sor- tie provenant d'une borne de sortie Q est appliqué à la se- conde borne d'entrée de la porte ET 42 et à la troisième bor- ne d'entrée de la porte ET 45. Un signal de sortie provenant d'une borne de sortie Z de la bascule 52 est fourni en tant que données de bit de fort poids d'un registre d'adresse 53 Les données d'adresse de départ de la mémoire locale 22 sont enregistrées dans le registre d'adresse 53 Les données d'adresse que produit l'uni- té centrale Il sont enregistrées dans le registre d'adresse 54 Les données enregistrées dans les registres d'adresse 53 et 54 sont appliquées au comparateur 55 le comparateur 55 compare les données à 10 bits supérieures (c'est-à-dire les données au-delà du quatorzième bit, soit au-delà de l'adresse- de rang 16 K multiplets, dans ce mode de réalisation), avec les données d'adresse qui sont enregistrées dans le registre d'adresse 53, pour déterminer si l'adresse à laquelle il faut accéder est inférieure ou non à la somme des données d'adresse qui sont enregistrées dans le registre d'adresse 53 et de la capacité d'enregistrement de la mémoire locale 22 Un signal de sortie du comparateur 55 est appliqué aux quatrièmes bornes de sortie des portes ET 42 et 43, ainsi qu'à la seconde borne d'entrée de la porte ET 46, par l'intermédiaire d'un inverseur - Les signaux de sortie des portes ET 42 et 43 sont appliqués à une porte OU 47 Le signal de sortie de la porte OU 47 est appliqué à la mémoire locale 22 par l'intermédiaire d'un circuit d'attaque 63, en tant que signal de départ de mémoire DMEM-L Les signaux de sortie des portes ET 44, 45 et 46 sont appliques à une porte OU 48 Le signal de sortie de la porte OU 48 est appliqué à l'unité d'interface de bus 24 Le signal de sortie de la porte OU 48 est également ap- pliqué à la mémoire centrale 12 par l'intermédiaire d'un cir- cuit d'attaque 66, en tant que signal de départ de mémoire DMEM-O. On va maintenant décrire en détail le mode de fonc- tionnement du circuit qui est représenté sur la figure 4. On suppose que lorsque le système est initialisé, la bascule 51 est positionnée et le signal de sortie du com- parateur 55 est à l'état haut Dans ce cas, les données d'adresse enregistrées dans le registre d'adresse 54 corres- pondent aux adresses de la mémoire centrale 12 qui vont de 16 K multiplets à 32 K multiplets Lorsque l'unité centrale 11 produit le signal de lecture LECT puis ensuite le signal de départ de mémoire DMEM, après un court instant, seule la porte ET 44 est ouverte Le signal de départ de mémoire DMEM- C est ensuite appliqué à la mémoire centrale 12 par l'inter- médiaire de la porte OU 48 et du circuit d'attaque 66 Simul- tanément, il appara Xt un signal qui autorise l'accès à l'uni- té d'interface de bus 24 Il en résulte qu'un train de données désirées est lu dans la mémoire centrale 12 par l'intermédiai- re du bus commun 15. On supposera que, dans le même état, l'unité centra- le 11 produise le signal d'écriture ECR Seule la porte ET 43 est ouverte, et le signal de départ de mémoire DMEM-L est ap- pliqué à la mémoire locale 22, par l'intermédiaire de la por- te OU 47 et du circuit d'attaque 63 Il en résulte que les données lues dans la mémoire centrale 12 sont écrites dans la mémoire locale 22 Cependant, pendant le fonctionnement normal du système, la bascule 51 est restaurée On supposera maintenant que le signal de sortie du comparateur 55 est à l'état haut (plage d'adresse de mémoire: 16 K multiplets à 32 K multi- plets) et que l'unité centrale 11 produit le signal de lectu- re LECT du mot d'instruction Lorsque l'unité centrale 11 pro- duit le esignal C Pl au nivreau haut, la porte ET 41 est ouverte. Lorsqu'une courte durée s'est écoulée, l'unité centrale appli- que le signal de départ de mémoire DMEM à la porte ET 42, ce qui a pour effet de l'ouvrir Par conséquent, le signal de départ de mémoire DMEM-1 est appliqué à la mémoire locale 22 par l'intermédiaire de la porte OU 47 et du circuit d'atta- que 63 Du fait que l'instruction de lecture LECT-L est ap- pliquée à la mémoire locale 22 par l'intermédiaire du circuit d'attaque 61, un mot d'instruction est lu dans la mémoire lo- cale 22 qui travaille à grande vitesse. Dans cet état, on supposera que l'unité centrale 11 produise le signal de lecture LECT ou le signal d'écriture ECR, puis ensuite le signal de départ de mémoire DMEM Ia por- te ET 45 est ouverte (la porte ET 45 est ouverte sauf dans le cas oh le signal C Pl et le signal LEOT sont appliqués) Le signal de départ de mémoire DMEM-C est appliqué à l'unité centrale 12 par l'intermédiaire de la porte OU 48 et du cir- cuit d'attaque 66 Simultanément, un signal de validation de bus relatif au bus commun 15 est appliqué à l'unité d'inter- face de bus 24 Du fait que la mémoire centrale 12 a déjà reçu l'instruction de lecture LECT-C ou l'instruction d'écri- ture ECR-d par l'intermédiaire respectivement du circuit d'attaque 64 ou du circuit d'attaque 65, les données désirées peuvent 8 tre mises en place dans l'unité centrale 11, par l'intermédiaire du bus commun 15. La valeur du signal de lecture/écriture IECT/ECR doit 9 tre déterminée dans la mémoire locale 22 et la mémoire centrale 12 suffisamment t 8 t avant l'émission du signal de départ de mémoire (DMEM-L/DMEM-C)o La relation temporelle en- tre le signal de départ de mémoire et le signal de lecture/ écriture est garantie même si on ajoute le circuit représenté sur la figure 4 Ceci résulte du fait que la durée que néces- site le signal de lecture/écriture pour traverser le circuit représenté sur la figure 4 est plus courte que la durée que nécessite le signal de départ de mémoire pour traverser ce circuit. Lorsque le signal de sortie du comparateur 55 passe au niveau bas, un signal de niveau haut est appliqué à la por- te ET 46 par l'intermédiaire de l'inverseur 50, ce qui fait que le signal de départ de mémoire DMEM est appliqué à la mê- moire centrale 12 par l'intermédiaire de la porte ET 46 et de la porte OU 48. La bascule 52 est restaurée pour invalider la mé- moire locale 22 Le signal de sortie provenant de la borne de sortie Q de la bascule 52 est appliqué en tant que bit de fort poids du registre d'adresse 53, ce qui fait que le bit de fort poids est placé au niveau logique " 1 " Il en résulte qu'une valeur très élevée est établie dans le registre d'adresse 53 La sortie du comparateur 55 passe au niveau bas, et le signal de départ de mémoire ne peut pas être ap- pliqué à la mémoire locale 22. Du fait que la bascule 51 est positionnée par l'instruction de mise à jour de mot d'état de programme qui est émise dans le code martre, la valeur ne peut pas être modifiée par le programme d'utilisateur Le-registre d'adres- se 53 peut comporter un circuit de constante câblé. Il n'est pas nécessaire que le programme d'utilisa- * teur soit enregistré dans une plage de 16 K multiplets à 32 K multiplets Meme s'il déborde, la partie de programme en débordement peut être lue dans la mémoire centrale 12, tandis que la partie de programme qui se trouve dans la plage de 16 K multiplets à 32 K multiplets est lue dans la mémoire lo- cale 22. Ainsi, la zone de programme d'utilisateur n'est pas limitée. Dans le mode de réalisation ci-dessus, la mémoire locale 22 comprend huit puces-d'éléments de mémoire et chaque élément consiste en 2 K multiplets de 8 bits On a cependant développé un élément de mémoire de 8 K multiplets de 8 bits. Si on utilise cet élément de mémoire, il suffit de deux puces pour former la mémoire locale 22 Le dispositif d'informati- que qui comporte la mémoire locale conforme à l'invention pré- sente donc un grand avantage par rapport au dispositif d'in- formatique qui utilise l'antémémoire nécessitant un circuit périphérique important et une mémoire faisant fonction de ré- pertoire. Bien entendu diverses modifications peuvent 4 tre apportées par l'homme de l'art au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. 251377-8 REVENDICATIONS 1 Dispositif d'informatique, caractérisé en ce qu'il comprend: une mémoire centrale ( 12); une unité cen- trale ( 11) qui est connectée à la mémoire centrale ( 12) pour accéder à cette dernière; une mémoire locale ( 22) qui est connectée à l'unité centrale ( 11), qui comporte pour ses po- sitions d'adresse une partie des positions d'adresse de la mémoire centrale ( 12), et à laquelle l'unité centrale ( 11) accède au lieu d'accéder à la mémoire centrale ( 12); et une unité de commande de mémoire destinée à comparer une premiè- re adresse qui délimite ladite partie des positions d'adres- se et une seconde adresse que produit l'unité centrale ( 11) lorsqu'elle demande un accès à la mémoire centrale ( 12), dans le tut de déterminer si la seconde adresse est comprise ou non dans ladite partie de positions d'adresse, et dans le but d'appliquer à l'unité centrale ( 11) des données de com- mande qui indiquent si l'unité centrale doit accéder à la mé- moire centrale ( 12) ou doit accéder à la mémoire locale ( 22). 2 Dispositif selon la revendication 1, caractérisé en ce que l'unité de commande de mémoire ( 23) comprend un comparateur ( 55) destiné à comparer la première adresse et la seconde adresse, et une bascule ( 51) destinée à indiquer un état du dispositif d'informatique, grace à quoi les don- nées de commande sont appliquées à l'unité centrale ( 11) de façon à accéder à la mémoire centrale ( 12) sous la dépendance d'un ordre de lecture et de façon à accéder à la mémoire lo- cale ( 22) sous la dépendance d'un ordre d'écriture, lorsque la bascule ( 51) est maintenue à un premier niveau logique et lorsque le comparateur ( 55) détecte que la seconde adresse est comprise dans la plage d'adresse allouée à la mémoire lo- cale ( 22), et grâce à quoi les données de commande sont ap- pliquées à l'unité centrale ( 11) de façon à accéder à la mé- moire locale ( 22) sous la dépendance de l'ordre de lecture et de façon à accéder à la mémoire centrale ( 12) sous la dé- pendance de l'ordre d'écriture, lorsque la bascule ( 51) est maintenue au second niveau logique et lorsque le comparateur ( 55) détecte que la seconde adresseest comprise dans la plage d'adresse allouée à la mémoire locale ( 22)o 3, Dispositif d'informatique caractérisé en ce qu'il comprend: une mémoire centrale ( 12); et une unité centrale ( 11) qui est connectée à la mémoire centrale ( 12) -par un bus commun ( 15) et qui comprend: une unité arithmé- tique et logique ( 21); une mémoire locale ( 22) qui est connectée à l'unité arithmétique et logique ( 21) sans passer par l'intermédiaire d'un bus commun ( 15), dont une adresse définit une partie d'une position d'adresse de la mémoire centrale ( 12), et à laquelle l'unité arithmétique et logique ( 21) accède au lieu d'accéder à la mémoire centrale ( 12); des moyens ( 53) destinés à fixer une première adresse qui in- dique ladite partie de la position d'adresse; un comparateur ( 55) qui est destiné à comparer la première adresse et une seconde adresse produite par l'unité arithmétique et logique ( 21) lorsque cette dernière demande un accès à la mémoire centrale ( 12), et qui est destiné à déterminer si la seconde adresse est comprise ou non dans une plage d'adresse qui est allouée à la mémoire locale ( 22); une bascule ( 51) qui in- dique l'état du dispositif d'informatique; une unité de com- mande ( 23) qui est destinée à appliquer des données de comman- de à l'unité centrale ( 11) de façon à accéder à la mémoire centrale ( 12) sous la dépendance d'un ordre de lecture et de façon à accéder à la mémoire locale ( 22) sous la dépendance d'un ordre d'écriture, lorsque la bascule ( 51) est maintenue à un premier niveau logique et lorsque le comparateur ( 55) détecte que la seconde adresse est comprise dans la plage d'adresse allouée à la mémoire locale ( 22), et qui est des- tinée à appliquer les données de commande à l'unité centrale ( 11) de façon à accéder à la mémoire locale ( 22) sous la dépendance de l'ordre de lecture et de façon à accéder à la mémoire centrale ( 12) sous la dépendance de l'ordre d'écritu- re, lorsque la bascule ( 51) est maintenue au second niveau logique et lorsque le comparateur ( 55) détecte que la seconde adresse est comprise dans la plage d'adresse allouée à la mé- moire locale ( 22); et une unité d'interface de bus ( 24) qui est destinée à interdire l'utilisation du bus commun ( 15) sous la dépendance d'un signal qui provient de l'unité de commande de mémoire ( 23). 4 Dispositif selon l'une quelconque des revendi- cations 2 ou 3, caractérisé en ce qu'il comprend des moyens ( 52, 55) destinés à invalider la mémoire locale ( 22). Dispositif selon la revendication 4, caractéri- sé en ce que les moyens ( 52, 53) destinés à invalider la mé- moire locale ( 22) comportent une bascule ( 52) qui modifie un bit particulier de la première adresse de façon que cette adresse dépasse la plage d'adresse allouée à la mémoire lo- cale ( 22), et un registre ( 53) qui enregistre une adresse modifiée. 6 Procédé d'informatique, caractérisé en ce que: on charge des données dans une mémoire centrale ( 12) à par- tir d'une mémoire externe; on lit une partie des données enregistrées dans la mémoire centrale ( 12) et on écrit sé- quentiellement les données lues à une adresse d'une mémoire locale ( 22) qui correspond à une adresse de la mémoire cen- trale ( 12) à laquelle les données sont lues; et on accède à la mémoire locale ( 22) pour lire les données provenant de l'adresse de la mémoire centrale ( 12) qui correspond à l'adresse des données écrites dans la mémoire locale ( 22), tandis qu'on accède à la mémoire centrale ( 12) pour lire ou écrire les données provenant de la mémoire centrale ( 12). pour toute adresse autre que l'adresse qui correspond à l'adresse des données écrites dans la mémoire locale ( 22). 7 Procédé d'informatique, caractérisé en ce que: on charge des données dans une mémoire centrale ( 12) à partir d'une mémoire externe; on positionne à un premier état une bascule ( 51) qui indique un état d'un dispositif d'informa- tique; on lit une partie des données enregistrées dans la mémoire centrale ( 12), et on écrit séquentiellement les don- nées lues à une adresse d'une mémoire locale ( 22) qui corres- pond à une adresse de la mémoire centrale ( 12) à laquelle les données sont lues; on positionne la bascule ( 51) à un second état; et on exécute un programme d'utilisateur de telle manière que si une adresse à laquelle on doit accéder est comprise dans une plage d'adresse de la mémoire locale ( 22) lorsqu'un mot d'instruction est lu, on lit les données dans la mémoire locale ( 22), tandis que si l'adresse à la- quelle on doit accéder n'est pas comprise dans la plage d'adresse de la mémoire locale ( 22) lorsqu'un mot d'instruc- tion est lu, on-lit les données dans la mémoire centrale ( 12), ce qui fait que des données sont lues ou écrites dans la mé- moire centrale ( 12).