Brevet FR2514221A1 — publié le 19830408

"Circuit de synchronisation servant à déduire et à traiter un signal de synchronisation présent dans un signal vidéo incident " L'invention concerne un circuit de synchronisa- tion servant à déduire et à traiter un signal de synchroni- sation présent dans un signal vidéo incident, comportant au moins des-impulsions de synchronisation de ligne et de tra- me dont l'amplitude s'étend entre un niveau de référence et un niveau de crête, circuit comportant un détecteur de ni- veau de crête couplé à une entrée de signal du circuit et servant à déterminer le niveau de crête des impulsions de synchronisation, un étage comparateur muni d'une première borne d'entrée qui est couplée à l'entrée de signal d'une seconde borne d'entrée pour application d'un niveau de cou- pure correspondant à un niveau situé entre le niveau de crête et le niveau de référence, ainsi que d'une borne de sortie servant à appliquer le signal de synchronisation composé obtenu, d'une part, à un étage séparateur de signal de synchronisation de trame servant à déduire du signal composé le signal de synchronisation de trame et, d'autre part, à un circuit de synchronisation de ligne servant à engendrer un signal à fréquence de ligne localement engen- dré, le circuit comportant en outre un détecteur de syn- chronisation servant, d'une part, à déterminer l'état syn- chronisé dans lequel la différence de phase entre les im- pulsions de synchronisation de ligne obtenues et les impul- tions localement engendrées est inférieure à une valeur pré- déterminée et, d'autre part, à commuter des parties du cir- cuit. Un circuit de ce genre est connu du brevet des Etats Unis d'Amérique no 4 185 299 Dans ce circuit connu, le signal de synchronisation de télévision composé est dé- duit à l'aide d'un niveau de coupure situé entrevle niveau de crête et le niveau de référence, le niveau de référence étant à peu près le niveau de noir de l'information vidéo du signal vidéo Dans le cas d'une impulsion de synchroni- sation dirigée dans le sens négatif, le niveau de coupure est situé au-dessus du niveau de crête détecté, à une dis- tance pratiquement égale à la tension de seuil base-émet- teur d'un transistor conducteur, Si le niveau du signal vidéo d'entrée varie à une vitesse tellement grande que le circuit de réglage de l'amplification du récepteur, dont fait partie le circuit connu, ne peut pas réagir, il peut arriver que le détecteur de crête ne puisse pas suivre le décalage ainsi produit Toutefois, dans ce cas, l'état de non-synchronisation est introduit par le détecteur de syn- chronisation réalisé sous forme d'un étage de coïncidence, état dans lequel la différence de phase entre les impul- sions de synchronisation de ligne et lés impulsions à fré- quence-de ligne localement engendrées est supérieure à la valeur prédéterminée Le détecteur de synchronisation ac- tionne alors un circuit de rétablissement provoquant une variation rapide du niveau de coupure, de sorte que la per- te d'impulsions de synchronisation vient à être réduite. Un circuit muni deun détecteur de crête présen- te l'inconvénient que, si le signal incident, comporte beaucoup de bruit et de nombreuses perturbations, le niveau déterminé par celui-ci peut être incorrect On s'en rendÉa compte si l'on considère une impulsion de perturbation de grande amplitude qui est superposée à une impulsion de syn- chronisation Avec le circuit connu, cela provoque un déca- lage du niveau de coupure ce qui peut donner lieu à un dé- calage de l'instant d'apparition de l'impulsion de sortie de l'étage comparateur. L'invention vise également à fournir une commu- tation, non pas pour compenser des variations de niveau ra- pides du signal vidéo incident, mais afin d'obtenir une meilleure immunité contre le bruit et les perturbations A cet effet, le circuit de synchronisation conformeà l'inven- tion est remarquable en ce que le détecteur de niveau de crête fait fonction à l'état synchronisé de détecteur de valeur moyenne durant l'apparition d'une impulsion de ver- rouillage à fréquence de ligne apparaissant dans les interi- valles de temps o le signal vido incident prend une valeur cores- pondant au niveau de crête et qu'à l'état de non-synchro- nisation il fait fonction de détecteur de crête. De préférence, le circuit est remarquable en ce qu'à l'état synchronisé un détecteur de niveau de ré- férence servant à déterminer le niveau de référence des impulsions de synchronisation fait fonction de détecteur de valeur moyenne durant l'apparition de secondes impul- sionsde verrouillage à fréquence de ligne apparaissantdans les interva Ues de temps o le signal vidéo incident prend une va- leur correspondant au niveau de référence et en ce qu'à l'état de non-synchronisation il fait fonction de détec- teur de niveau en dehors de l'apparition des impulsions de synchronisation, un étage de combinaison étant relié au détecteur de niveau de crête et au détecteur de niveau de référence pour déterminer le niveau de coupure. Avantageusement, le circuit peut être remar- quable en ce qu'"A l'état synchronisé l'étage comparateur n'st actif que durant l'apparition de troisièmes impul- sions de verrouillage apparaissant simultanément avec des im- pulsionsde synchronisation de ligne et dont la durée d'im- pulsion n'est que légèrement supérieure à celle d'une impulsion deigneetqu'à l'état de non-synchronisation il est actif durant toute la période de ligne. Si le circuit de synchronisation de ligne com- porte un détecteur de phase servant à déterminer la dif- férence de phase entre le signal de synchronisation de ligne incident et le signal local engendré par un oscil- -lateur, il peut être remarquable en ce qu'à l'état syn- chronisé la tension de réglage engendrée par le détecteur de phase pour l'oscillateur prend avant l'apparition d'une impulsion de synchronisation de ligne la valeur correspon- dant à la fréquence nominale de l'oscillateur. Dans un mode de réalisation préférentielle, le circuit de synchronisation conforme à l'invention comporte un circuit de réglage servant à maintenir à peu près cons- 2 5 1 4 2 2 1 tants l'amplitude et le niveau de courant continu des impulsions de synchronisation appliquées à l'étage com- 9 arateur et comportaint un détecteur de niveau de courant continu, ce qui est con Mu en soi, à savoir du brevet fran- -,ais n 2 120 046 et permet de réduire notablement l'influence de variations rapides du signal vidéo d'en- trée, et est remarquable en ce qu'A l'Stat synchronisé le détecteur de niveau de courant cortinu fait fonction de détecteur de valeur moyenne durant l'apparition de la pre- ,nière impulsion de verrouillage et en ce qu'A l'état de non-synchronisation il fait fonction de détecteur de ni- veau. De plus, avantageusement, le circuit conforme à l'invention peut être remarquable en ce qu'il comporte en outre un second étage comparateur muni d'une première borne d'entrée pour application des impulsions de synchro- nisation et d'une seconde borne d'entrée qui à l'état de nonsynchronisation est reliée A la seconde borne d'entrée du premier étage comparateur et qui A l'état synchronisé est reliée A un second niveau de coupure corlsponaitàdif- f 4 renceentre, d'une part, le niveau de crête obtenu à l'ai- de d'un circuit d'échantillonnage et de maintien commandé par une impulsion d'échantillonnage A fréquence de ligne apparaissant au cours de la première moitié de l'impul- sion de synchronisation de ligne et, d'autre part, la moi- tié de l'amplitude pratiquement constante des impulsions de synchronisation, second étage comparateur qui est muni d'une borne de sortie pour l'application du signal de sor- tie A l'étage séparateur de signal de synchronisation de trame. Le circuit peut encore être remarquable en ce qu'A l'état synchronisé, le:détecteur de niveau comporte un limiteur servant A lin:iter le signal d'entrée du détec- teur de niveau autour de la valeur moyenne de celui-ci. La description suivante, en regard des dessins annexés, le tout donné A titre d'exemple non limitatif, permettra de mieux comprendre-comment l'invention est réa- lisée. 1 4 2 2 1 La figure 1 est le schéma synoptique d'un premier mode de réalisation d'un circuit de synchronisa- tion conforme à l'invention et faisant partie d'un récep- teur de télévision. La figure 2 est le schéma synoptique d'un deuxième mode de réalisation du circuit de la figure 1, schéma qui, en outre, est plus détaillée La figure 3 est le schéma de principe d'un détecteur de niveau pouvant être incorporé au circuit de la figure 1 ou 2. La figure 1 représente un amplificateur 1 dont la borne d'entrée A reçoit un signal vidéo Ce si- gnal, qui a été reçu et traité de façon connue dans des étages précédents, comporte un signal de synchronisation composé présentant des impulsions descendantes dont l'am- plitude s'étend entre un niveau de référence et un niveau de crête Suivant la plupart des normes de télévision, le niveau de référence diffère peu du niveau de noir de l'in- formation vidéo Le signal vidéo amplifié est appliqué à un détecteur de niveau de crête 2 pour la détermination du niveau de crête des impulsions et à un détecteur de ni- veau de référence 3 pour la détermination du niveau de référence Les deux détecteurs sont réalisés de façon con- nue: le détecteur 2 est un détecteur de crête, alors que le détecteur 3 comporte un commutateur commandé et un dé- tecteur de crête, le commutateur étant actionné par les impulsions de synchronisation déduites par le circuit et cela de telle manière que le commutateur soit bloqué du- rant l'apparition de ces impulsions et qu'il soit conduc- teur au moins durant une partie du temps restant Les dé- tecteurs 2 et 3 peuvent être commutés et la description ci-dessus se rapporte à l'un de leurs états. Les niveaux déterminés par les détecteurs 2 et 3 sont appliqués à un étage de combinaison 4 comportant un étage additionneur et un diviseur de tension et ser- vant à déterminer un niveau se situant entre le niveau de crête et le niveau de référence, de préférence à dis- 251422 1 tance égale Lors de variations de l'amplitude du signal de synchronisation incident, la distance relative entre le niveau de coupure obtenu et les niveaux de crête et de référence reste invariable Ce niveau de coupure est appliqué à la borne d'entrée inverseuse d'un étage compa- rateur 5 qui est réalisé sous forme d'un amplificateur différentiel et dont la borne d'entrée non-hwvereuse reçoit le signal vidéo amplifié par l'amplificateur 1 De ce signal seule la partie située entre le niveau de crête et le ni- veau de coupure est transmise et amplifiée par l'étage Le signal présent sur la borne de sortie de l'étage 5 est donc un signal de synchronisation régénéré pratique- ment exempt de perturbations Ce signal est appliqué au commutateur commandé dans le détecteur de niveau de ré- férence 3 ainsi qu'à un circuit de synchronisation de li- gne. Le circuit de synchronisation de ligne est réalisé sous forme d'une boucle de réglage de phase munie d'un détecteur de phase 6 recevant le signal de synchroni- sation de l'étage comparateur-5 ainsi qu'un signal à fré- quence de ligne localement engendré Le détecteur de phase 6 engendre une tension qui dépend de la différence de pha- se entre les signaux appliqués à celui-ci et qui est nive- lée par un filtre de boucle 7 La tension de réglage ni- velée est appliquée à un oscillateur 8 à commande par ten- sion pour régler la fréquence et/ou la phase de celui-ci. L'oscillateur 8 a une fréquence nominale, c'est-à-dire en l'absence d'une tension de réglage égale à 625 k Hz Le signal de l'oscillateur est appliqué à un circuit diviseur de fréquence 9 divisant la fréquence par 40 A l'état nominal, la fréquence du signal obtenu est donc de 15, 625 k Hz, soit la fréquence de ligne selon la norme européenne. Un formateur d'impulsions 10 donne à ce signal la forme appropriée à un circuit de déviation de ligne Le forma- teur d'impulsions 10 engendre aussi d'autres signaux à fréquence de ligne à fournir à différentes parties du cir- cuit De plus, le signal du circuit diviseur 9, qui est un signal en créneaux est appliqué comme signal local au 25422 1 détecteur de phase 6 Dans ce détecteur de phase 6, il est d 6 terminé de façon connue la différence de phase en- tre un flanc du signal en cr 6 neaux et le milieu d'une itm- pulsion de synchronisation de ligne présente dans le si- os 5 gnal de l'étage-5 de façon à retoucher le r 6 glage de l'os- cillateur 8. Le niveau de coupure obtenu au moyen de l'é- tage 4 est aussi appliqué à la borne d'entrée inverseuse d'un second étage comparateur 1 l réalisé sous forme d'un amplificateur différentiel La borne d'entrée non inver- seuse de celui-ci est reliée à la borne de sortie de l'am- plificateur 1 Dans ces conditions, le signal de sortie de l'étage 11 l est un signal de synchronisation composé qui est intégré par un intégrateur 12 Ensuite, le signal in- tégré est appliqué à la borne d'entrée non inverseuse d'un troisième étage comparateur 13 dont la borne d'entrée in- verseuse est branchée sur une tension, de 6 V par exemple, déduite de la tension d'alimentation Par le choix de la constante de temps d'intégration et de cette tension, on peut assurer que le signal de sortie de l'étage 13 soit le signal de synchronisation de trame convenant à être appliqué à un circuit de synchronisation de trame 14 de type connu L'intégrateur 12 et l'étage 13 constituent donc un circuit séparateur de signal de synchronisation de trame. Le signal du circuit diviseur de fréquence 9 et le signal de synchronisation fourni par l'étage compa- rateur 5 sont appliqués également à un détecteur de coln- cidence 15 Dans ce détecteur est déterminée la coinci- dence entre ces signaux, c'est-à-dire l'apparition au moins partiellement simultanée de ceux-ci Le signal de référence du diviseur 9 est appliqué également coame signal d'horloge à un compteur 16 qui est remis à zéro par le détecteur 15 lors d'une coïncidence dans celui-ci Par conséquent, si un nombre déterminé d'états de coincidence s'est produit, le compteur 16 fournit un signal à un détecteur de synchroni- sation 17 Si ce nombre est égal à 2, le compteur 16 peut être réalisé sous forme d'un élément bistable Le détec- 251422 1 teur de synchronisation 17 sert à commuter des éléments déterminés du circuit de la figure 1 dès l'obtention du nombre choisi, soit 2 dans l'exemple envisagé, ce qui sert donc de critère pour la détermination du fait que le signal localement engendré a la fréquence et -la phase du signal de synchronisation de ligne incident Il est égale- ment possible de se limiter à une seule coïncidence, c'est- à-dire que l'état synchronisé est déterminé dès l'accro- chage de la boucle de réglage de phase de ligne formée par les éléments 6 à 9 Dans ce cas, le compteur 16 est sup- primé Une autre possibilité est de remplacer le détecteur de coïncidence 15 par un détecteur de phase à l'aide duquel il est mesuré que la différence de phase est plus petite qu'une valeur prédéterminée. L'une de's commutations qui sont réalisées à l'aide du détecteur de synchronisation 17 est celle du filtre 7 dont la constante de temps est portée à une va- leur plus élevée à l'état synchronisé De ce fait, l'in- sensibilité aux perturbations de la boucle de réglage vient à être augmentée Dans le circuit de la figure 1, les détecteurs de niveau-2 et 3 sont également commutés. Le fonctionnement du circuit, tel que décrit ci-dessus, se rapporte donc à l'état de non-synchronisation, c'est- à-dire l'état se présentant avant l'accrochage du circuit de synchronisation de ligne ou après la perte de la syn- chronisation, due à un changement d'émetteur par exemple. Le détecteur de niveau de crête 2 reçoit une impulsion de verrouillage engendrée par le formateur d'impulsions 10 et ayant une durée de l'ordre de 3,2/us. A l'état'synchronisé, cette impulsion est incluse dans une impulsion de synchronisation de ligne, c'est-à-dire que son flanc avant apparaît après -le flanc avant d'une impulsion de synchronisation de ligne et que son flanc arrière appa- ralt avant le flanc arrière de cette impulsion A l'état cité, le détecteur 2 fonctionne comme un circuit détermi- nant la valeur moyenne du signal de sortie de l'amplifi- cateur 1 durant l'apparition de l'impulsion de verrouil- lage A cet effet, le détecteur 2 comporte un commutateur commandé qui est conducteur sous l'effet de l'impulsion 1 422 1 de verrouillage et cela seulement durant l'apparition de celle-ci Aux bornes d'un condensateur apparaît une tension dont la valeur est à peu près égale à la valeur moyenne de la tension appliquée durant l'apparition de l'impulsion de verrouillage Le détecteur 2 fonctionne donc comme détecteur de valeur moyenne verrouillé La ten- sion obtenue ne varie pratiquement pas dans l'intervalle de temps entre deux impulsionsde verrouillage et est pra- tiquement indépendante de bruit et de perturbations Du- rant l'apparition de l'impulsion de verrouillage, le con- densateur est chargé ou déchargé, mais le plus souvent la variation de la tension sera faible, même en présence d'impulsions perturbatrices de grande amplitude Si le bruit est symétrique, c'est-à-dire, qu'il y a autant de signal au-dessus de la valeur moyenne qu'au-dessous de celle-ci, la tension obtenue ne varie pas du tout, cela par opposition à la situation se présentant avant la com- mutation,situation dans laquelle la valeur maximale est obtenue par détection de crête et peut donc être incorrec- te en présence de bruit et de perturbations. De façon similaire, le détecteur de niveau de référence 3 reçoit une impulsion de verrouillage qui, elle aussi, est engendrée par le formateur d'impulsions 10 et qui à l'état synchronisé apparaît après l'impulsion de synchronisation de ligne et avant l'information vidéo A l'état commuté, le détecteur 3 fait fonction, durant l'ap- parition de cette impulsion de détecteur de valeur moyen- ne verrouillé pour le signal de sortie de l'amplificateur 1, et cela de la même manière que le détecteur 2 De ce qui précède, il ressort que les niveaux obtenus de cette manière et appliqués à l'étage 4 aussi bien que, par con- séquent, le niveau de coupure déduit de ceux-ci ne sont que très faiblement affectés par du bruit et des pertur- bations. Lorsque l'état synchronisé est déterminé l'é- tage comparateur 5 est, lui aussi, influencé par le dé- tecteur de synchronisation 17 A cet effet, l'étage 5 re- çoit une impulsion de verrouillage, engendrée également par le formateur d'impulsions 10, impulsion qui a une du- rée de l'ordre de 7 lus et dont le flanc avant apparaît avant le flanc avant de l'impulsion de synchronisation de ligne et dont le flanc arrière apparaît après le flanc arrière de l'impulsion de synchronisation de ligne, la- quelle a une durée de 4,5 à 5,us L'étage 5 ne fonctionne que durant l'apparition de cette impulsion de verrouilla- * ge Des perturbations présentes dans le signal vidéo in- cident durant le reste de la période de ligne ne sont pas transmises et ne peuvent donc pas provoquer d'impulsions de synchronisation erronées A cet effet, un commutateur commandé, monté dans la ligne d'alimentation de l'impul- sion de verrouillage, est rendu conducteur par le détecteur de synchronisation 17 Pour la simplicité du dessin ce commutateur ainsi que des commutateurs similaires pour l'alimentation des impulsions de verrouillage destinées aux détecteurs de niveau 2 et 3 ne sont pas représentés sur la figure 1. A l'état synchronisé, le détecteur de phase 6 est, lui aussi, influencé par le détecteur de synchroni- sation 17, et cela de telle manière que peu de temps avant l'apparition d'une impulsion de synchronisation de ligne, le condensateur de sortie du détecteur 6, qui a une faible capacité et sur lequel est présente la tension de réglage engendrée par le détecteur de phase 6, est branché sur la tension correspondant à la fréquence nominale de l'oscil- lateur 8 Etant donné qu'après l'apparition de l'impulsion de verrouillage, la tension de sortie du détecteur de pha- se 6 ne varie pas, une perturbation présente lors de l'ap- parition d'une impulsion de synchronisation de ligne pro- voquera après nivellement par le filtre 7, une erreur de phase pour la première des lignes suivantes, mais ne pour- ra pas influencer les autres lignes suivantes. Le circuit de la figure l fonctionne d'une manière satisfaisante tant que le niveau de courant conti- nu et l'amplitude du signal vidéo appliqué à ce circuit ne subissent que peu de variations Cela se présente dans 2 '1422 t il -' de nombreux cas du fait que le récepteur dont fait partie le circuit de la figure 1 comporte un réglage d'amplifi- cation servant à r 6 gler en fonction de la valeur du signal de tél 6 évision reçu l'amplification des 6 tages préc 6 dant le circuit Malgré cela, les impulsions de synchronisa- tion présentes dans le signal d'entrée du circuit peuvent être sujettes à des variations indésirables du fait que, par exemple, dans le signal incident des impulsions de synchronisation sont écrêtées par des amplificateurs de câbles saturés Des variations d'amplitude peuvent se produire également lors de la réception de signaux engen- drés par des dispositifs d'enregistrement et de reproduc- tion d'images. La figure 2 représente un circuit qui fonction- ne d'une manière satisfaisante même dans le cas de varia- tions du signal vidéo Les éléments de la figure 2 corres- pondant à des éléments de la figure 1 sont indiqués par les mêmes références Sur la figure $, le signal vidéo in- cident est appliqué à un amplificateur 1 à travers un li- miteur de largeur de bande 18 comportant un filtre passe- bas pour la limitation du signal vidéo Ainsi, le bruit superposé au signal est légèrement intégré Le signal ob- tenu parvient à la borne d'entr 6 e inverseuse de l'amplifi- cateur 1 qui a, par exemple, une amplification réglable entre 2 et 10 fois Cela permet de compenser des variations de l'amplitude des impulsions de synchronisation comprises entre 0,1 et 1 volt Cette borne d'entrée est reliée égal lement A la borne d'entrée inverseuse d'un amplificateur 19 dont l'amplification est fixe, de 5 fois par exemple. Les bornes d'entrée non inverseuses des amplificateurs 1 et 19 sont interconnectées. Sur la figure 2, les éléments 2, 3, 4 et 5 sont réalisés et connect 6 S de la même manière que sur la figure 1 De plus, le niveau de crête obtenu à l'aide du détecteur 2 est applique à la borne d'entrée inverseuse d'un amplificateur différentiel 20 A amplification fixe de 4 fois par exemple La borne d'entrée non inverseuse de celui-ci reçoit le niveau de r 6 férence obtenu A l'aide du détecteur 3 Une tension de par exemple 1,8 volt est ajoutée au niveau de référence La borne de sortie de l'amplificateur 20 est reliée à un intégrateur 22 à tra- vers un commutateur commandé 21, ce commutateur 21 étant rendu conducteur par dle impulsions de synchronisation issues de l'étage comparateur 5 Le signal de sortie de l'amplificateur 20 n'est donc intégré que lors de l'appa- rition de ces impulsions Ainsi, on obtient une constante de temps d'intégration élevée sans qu'il soit nécessaire que le condensateur de l'intégrateur 22 ait une valeur élevée La tension de sortie de l'intégrateur 22 est appli- quée à l'amplificateur 1 pour déterminer l'amplification de celui-ci Il ressort de ce qui précède que les éléments 2, 3, 20, 21 et 22 font partie d'une boucle de réglage maintenant pratiquement constante l'amplitude des impul- sions de synchronisation présentes dans le signal de sor- tie de l'amplificateur l, à savoir à une-valeur de l'or- dre de 1,8 volt. Le signal de sortie de l'amplificateur 19 est appliqué à un détecteur de niveau de crête 23 déterminant le niveau de crête des impulsions de synchronisation Dans un étage comparateur 24, le niveau obtenu est comparé avec une tension de-7 volts par exemple A travers un intégra- teur 25, la sortie de l'étage 24 est rétrocouplée vers les bornes d'entrée non inverseuse des amplificateurs et 19. Au moyen des éléments 19, 23, 24 et 25, on a donc réalisé une boucle de réglage à l'aide de-laquelle le niveau de crête du signal sur la sortie de l'amplificateur 1 est fixé à 7 volts environ, valeur qui est pratiquement indé- pendante de la position du niveau de crête du signal d'en- trée, position qui aurait pu influencer le niveau à la borne de sortie de l'amplificateur 1 Il est évident que les éléments 19 et 23 servant à maintenir constant le ni- veau de courant continu sur la sortie de l'amplificateur 1 peuvent être combinés avec les éléments correspondants 1 et 2 mais ainsi l'ensemble devient moins stable Grâce au fonctionnement des deux boucles de réglage décrites ci-dessus, on parvient donc à ce que le signal vidéo ap- 251422 1 pliqué à l'étage comparateur 5 ait une amplitude et un niveau de courant à continu à peu près constants. Le fonctionnement des boucles de réglage tel que décrit ci-dessus s'applique à l'état de non-synchro- nisation Le détecteur de crête 23 reçoit la même impul- sion de verrouillage que le détecteur de crête 2 A l'é- tat synchronisé, le détecteur 23 est commuté au moyen du détecteur de synchronisation 17 et fait alors fonction de détecteur de valeur moyenne verrouillé lors de l'appari- tion de l'impulsion de verrouillage Comme les détecteurs 2, 3 et 23 sont commutés de la même manière, les deux boucles de réglage ne sont que peu gênées par du bruit et des perturbations - A l'état synchronisé, le limiteur de largeur de bande 18, lui aussi, fonctionne d'une autre façon que dans le cas o la boucle de réglage dephase de ligne n'a pas encore été accrochée Sous l'effet du détecteur de synchronisation 17, le limiteur 18 est commandé par le signal V 1 de réglage de l'amplification qui règle l'ampli- fication des étages à fréquence intermédiaire (non repré- sentés) du récepteur, et cela de telle manière que la lar- geur de bande soit réglée en fonction du signal V 1 Plus le signal de télévision reçu est faible, plus l'amplifica- tion des étages à fréquence intermédiaire est grande et plus la largeur de bande du signal vidéo transmis à l'am- plificateur 1 est étroite Par là, le signal vidéo compor- te moins de bruit que ce ne serait le cas autrement, mais les flancs des impulsions de synchronisation deviennent moins raides, ce qui peut causer une incertitude quant aux instants o ces flancs, après amplification dans l'am- plificateur 1, atteignent le niveau de coupure dans l'éta- ge 5 Il y a donc lieu de trouver un compromis de façon à maintenir cette erreur de temps aussi petite que possible dans le cas d'un signal faible Dans le cas d'un signal fort, la largeur de bande n'est que peu influencée, de sor- te que les flancs des impulsions sont aussi raides que possible Dans la pratique, le limiteur de largeur de ban- de 18 peut être réalisé au moyen d'un réseau d'intégration 251 4 2 2 1 RC, la résistance étant shuntée par un transistor, un transistor à effet de champ par exemple A l'état de non-synchronisation, ce transistor est bloqué A l'état synchronisé, la tension V 1 est appliquée à l'électrode d'entrée du transistor, de sorte que la résistance inter- ne du transistor monté en parallèle avec la résistance dépend de la tension Vt et modifie la constante de temps du réseau RC Une certaine limitation, moins forte il est vrai, de la largeur de bande se produit également dans le cas d'une grande intensité de signal, ce qui s'est avéré nécessaire du fait qu'il arrive que le signal de télévi- sion reçu, tout en étant fort, comporte pourtant du bruit par exemple, un signal transmis par un système de télé- vision par câbles. Sur la figure 2, le circuit de séparation de signal de synchronisation de trame est précédé d'un com- mutateur commandé 26 Une borne de sortie commune de ce- lui-ci est reliée à la borne d'entrée inverseuse de l'é- tage comparateur 11 A l'état de non-synchronisation du détecteur 17, le niveau de coupure obtenu au moyen de l'é- tage 4 est transmis à l'étage 11 a travers le commutateur 26 A l'état synchronisé, le commutateur 26 est amené sous l'effet du détecteur 17, dans un état o est transmis un autre niveau de coupure Cela est dé au fait que les dé- tecteurs 2 et 3 fonctionnant comme intégrateurs à l'état synchronisé, ne peuvent pas réagir suffisamment vite à la situation consistant en ce que de fortes images fantômes ayant une durée assez longue, de plus de 3 lus environ, sont superposées à une image blanche Au début de l'in- tervalle de suppression de trame, des images fantômes de ce genre peuvent provoquer un rapide décalage de courant continu du niveau du signal vidéo appliqué à l'ampliftca- teur 1, de sorte que le signal de synchronisation de tra- me risque d'être perdu. Le signal de sortie de l'amplificateur 1 est appliqué à un circuit d'échantillonnage et de maintien 27 recevant une impulsion d'échantillonnage à fréquence de ligne à partir du formateur d'impulsions 10 Cette impul- 1 4 2 2 sion a une durée de l'ordre de 1/us et apparaît au cours de la première moitié des impulsions de synchronisation de ligne et des impulsions d'égalisation et de synchroni- sation de trame qui, dans l'intervalle de suppression de trame, apparaissent au lieu des impulsions de synchroni- sation de ligne Le circuit 27 détermine donc la valeur moyenne du niveau de crête desdites impulsions, niveau qui le cas échéant, peut varier rapidement Le niveau de crête du détecteur 2 et le niveau de référence du détec- teur 3 sont appliqués à un étage 28, dans lequel est dé- terminéela moitié de la différence entre les niveaux ap- pliqués à celui-ci Le niveau obtenu correspond à la moi- tié de l'amplitude à peu près constante des impulsions de synchronisation présentes dans le signal de sortie de l'amplificateur 1 Dans un étage 29, ce niveau est sous- trait à celui du circuit 27 et le résultat est utilisé à l'état synchronisé comme niveau de coupure S'il ne se produit pas de décalage rapide indésirable dans le signal vidéo incident, ce niveau de coupure est à-peu près le même que le niveau de coupure "lent" obtenu au moyen de l'étage 4. Le circuit de synchronisation de trame 14 re- çoit du circuit diviseur de fréquence 9 un signal ayant le double de la fréquence de ligne De manière connue, cet- te fréquence est divisée dans le circuit 14 afin d'obte- nir la fréquence de trame et le signal obtenu est comiparé quant à sa phase avec le signal de synchronisation de tra- me issu de l'étage comparateur 13 De plus, le circuit 14 comporte un détecteur de synchronisation non représente sur la figure 2 pour la simplicité du dessin et servant à déterminer que la coïncidence s'est produite un nombre déterminé de fois, 6 par exemple, entre les deux signaux à fréquence de trame Ensuite, d'une manière analogue à celle de l'étage comparateur 5, l'étage cômparateur 13 ne devient actif que durant la partie de la période de trame dans laquelle on peut s'attendre au signal de syn- chronisation de trame, de sorte que des perturbations ap- paraissant pendant le reste du temps n'influencent pas la 25142-21 synchronisation de trame A cet effet, l'étage 13 reçoit du circuit 14 une impulsion de verrouillage ayant la durée d'au moins la partie de l'intervalle de suppression de trame qui comporte le signal de synchronisation de trame La même impulsion de verrouillage est appliquée également soit au détecteur de phase de ligne 6, soit à l'étage 5 servant à rendre celui-ci inactif, ce qui sup- prime l'instabilité connue qui peut apprattre au début d'une trame dans le circuit de synchronisation de ligne. Le circuit de la figure 2, comporte également un détecteur de défauts de tête 30 A la suite de défauts se produisant dans les têtes de reproduction d'un dispo- sitif d'enregistrement et de reproduction d'images, il arrive que les impulsions de synchronisation reçues soient décalées dans le temps de façon que les impulsions de ver- rouillage appliquées aux détecteurs 2 et 3 à l'état syn- chronisé apparaissent soudainement dans l'information vi- déo Il se produit alors une grande différence entre le niveau de crête détecté précédemment et le signal vidéo appliqué à ce moment-là Cette différence est mesurée par le détecteur 30 qui, lors de la réception de signaux pro- venant d'un dispositif d'enregistrement et de reproduction est actionné par un signal VR Si la différence entre l'amplitude du signal vidéo sur la borne de sortie de l'am- plificateur 1 et le niveau de crête déterminé par le dé- tecteur 2 est supérieure à une valeur prédéterminée, égale à 0,5 volt par exemple, le détecteur de défauts de tête 30 amènera le détecteur de synchronisation 17 immédiatement dans l'état de non-synchronisation, ce qui provoque la commutation des étages commandés par le détecteur 17 De plus, le signal VR est appliqué au détecteur de phase 6 afin d'augmenter, d'un facteur 6 par exemple, l'amplifi- cation de boucle de la boucle de réglage de la phase de ligne. Finalement, le circuit de la figure 2 compor- te un compteur 31, qui de même que le compteur 16, re- 251422 1 çoit le signal à fréquence de ligne comme signal d'hor- loge à partir du circuit diviseur de fréquence 9 et est remis à zéro par le détecteur de coïncidence 15 Le comp- teur 31 compte le nombre de fois que la coïncidence ne se produit plus après que l'état synchronisé prédomine du fait d'un changement d'émetteur par exemple Si ce nom- bre dépasse une valeur prédéterminée 16 par exemple, le- compteur 31 amène le détecteur de synchronisation 17 dans l'état de non-synchronisation, état dans lequel le cir- cuit de la figure 2 est sensible aux perturbations, il est vrai, mais est vite amené dans l'état synchronisé. Le circuit de la figure 2 peut donner lieu à des problèmes de démarrage, l'amplificateur 1 ayant un gain trop faible et l'étage 5 n'engendrant pas d'impulsion de synchronisation Dans ce cas, le commutateur prévu dans le détecteur 3 ne peut pas devenir conducteur Le circuit peut être dimensionné de façon que la situation décrite ne se produise pas Cette situation ne se produit en aucun cas si ledit commutateur au lieu d'1 tre comman- zo dé par une impulsion provenant de l'étage 5, est commandé par le signal de sortie d'un détecteur déterminant la dif- férence entre les signaux de sortie de l'amplificateur 1 et du détecteur 2 Si la différence mesurée est supérieure à une valeur déterminée, ce détecteur, qui est comparable au détecteur précité 30, fournit un signal au commutateur prévu dans le détecteur 3, de sorte que ce commutateur de- vient conducteur dans un intervalle de temps o les impul- sions de synchronisation présentent le niveau de référence. La plupart des éléments du circuit de la fi- gure 1 ou 2 peuvent être réalisés de manière connue, de sorte qu'il n'est pas nécessaire de les décrire de façon détaillée La figure 3 représente un circuit pouvant être utilisé pour les détecteurs 2 et 23. Sur la figure 3, les émetteurs de deux tran- sistors npn TI et T 2 sont interconnectés et reliés à un commutateur 51 Le collecteur du transistor T 1 est relié au collecteur d'un transistor pnp T 3 dont l'émetteur est branché sur la borne positive d'une source de tension d'a- limentation De manière analogue, le collecteur du tran- sistor T 2 est relié au collecteur d'un transistor pnp T 4 dont l'émetteur est branché sur la borne positive La base du transistor TI constitue l'entrée du circuit qui, en fonctionnement, est le siège du signal vidéo amplifié par l'amplificateur 1 A travers un commutateur 52, la base du transistor T 3 peut être reliée, soit au collec- teur du transistor T 3, soit à celui du transistor T 4. Entre le commutateur SI et la borne négative de la source d'alimentation est intercalée une source de courant I 1. La base du transistor T 4 est reliée au col- lecteur de celui-ci et à la base d'un autre transistor pnp T 5 dont l'émetteur est branché sur la borne positive de la source d'alimentation, tandis que le collecteur est relié au collecteur et à la base d'un transistor npn T 6 ainsi qu'à la base d'un autre transistor npn T 7 Les émet- teurs des transistors T 6 et T 7 sont branchés sur la borne négative A travers un commutateur 53, le collecteur du transistor T 7 est relié à la base du transistor T 2 Entre cette base et la borne négative de la source d'alimenta- tion est intercalé un condensateur C Celui-ci est monté en parallèle avec le circuit série d'un commutateur 54 et d'une source de courant 12 Finalement, le circuit com- porte un transistor pnp T 8 dont la base est reliée au col- lecteur du transistor TI et dont le collecteur est relié à la base du transistor T 2, tandis que l'émetteur est bran- ché sur la borne positive La borne du condensateur C qui est reliée à la base du transistor T 2 constitue la sortie du circuit de la figure 3. Les commutateurs SI, 52, 53 et 54 sont action- nés par des impulsions du détecteur 17, et cela de telle manière que dans l'état o le détecteur 2 fait fonction de détecteur de niveau de crête, les commutateurs Si et 54 soient conducteurs tandis que le commutateur 53 est bloqué et que le commutateur 52 relie la base du transistor T 3 aux collecteurs des transistors T 2 et T 4 Dans cet état, les transistors TI et T 2 et la source Il constituent un amplificateur différentiel Si la tension d'entrée est. 2 5 1 4 2 2 1 supérieure à la tension de sortie, le transistor TI est conducteur du fait que son collecteur est relié, la bor- ne positive de la source d'alimentation à travers les transistors T 3 et T 4 faisant fonction de diodes, tandis que le transistor T 2 est bloqué Le transistor T 8 est également conducteur et la différence entre son courant de collecteur et le courant 12 charge le condensateur C. Comme le courant I 2 a une faislle valeur, cette différence est positive, ce qui fait augmenter la tension aux bornes du condensateur C Si la valeur maximale du signal d'en- trée, c'est-à-dire le niveau de crête des impulsions de synchronisation, a 6 té atteinte, le transistor T 1 cesse d'être conducteur Le courant Il, qui le tra Versait, tra- verse alors le transistor T 2, pendant que le condensateur C est déchargé lentement par le courant I 2 Au moyen de ce courant, une résistance de détection d'une valeur éle- v 6 e est pour ainsi dire montée en parallèle avec le con- densateur C. Dans l'autre état du circuit de la figure 3, le commutateur 53 est conducteur tandis que le commuta- teur SA est bloqu 6 et que le commutateur 52 relie entre eux la base et le collecteur du transistor T 3 Le commutateur SI n'est conducteur que lors de l'apparition de l'impul- sion de verrouillage Les transistors T 3 et T 8 constituent un premier miroir de courant et les transistors T 4 et T 5 constituent un second miroir de courant Comme le courant d'émetteur du transistor T 1 ou T 2 ne peut pas dépasser la valeur I 1, les courants fournis par les deux miroirs de courant ne peuvent pas dépasser des valeurs déterminées. Ceci fait que le signal d'entrée est limité de deux côtés. Si durant l'apparition de l'impulsion de ver- rouillage la tension d'entrée et la tension de sortie sont égales, les courants de collecteur des transistors TI, et T 2 sont égaux Le transistor T 8 est parcouru par un cou- rant de charge pour le condensateur C, tandis que le cou- rant de collecteur du tra 14::istor T 7 est un courant de de- charge, ces courants Pt nt égaux grâce à uln dimensionne- ment adéquat La ten- i: aux bornes du condensateur i( va- rient donc pas Si les tensions d'entrée et de sortie ne sont pas égales, les courants de collecteur des transis- tors T 1 et T 2 ne sont pas égaux, de sorte que le conden- batzur C est chargé ou déchargi Dans ces conditions, la tension de sortie augmente ou diminue Après l'apparition de l'impulsion de verrouillage, le commutateur SI 1 est blo- qué et la tension de sortie ne varie pas jusqu'a l'impul- sion de verrouillage suivante Si, durant cette apparition la partie de la surface du diagramme de temps du signal d'entrée limité située au-dessus de la valeur obtenue pour la tension de sortie n'est pas égale à la partie de la surface située au-dessous de celle-ci, le courant de char- ge ou de décharge continue à circuler jusqu'à ce que les- dites parties de surface soient égales Le circuit s'ajus- te donc de façon que la tension de sortie corresponde à la valeur moyenne du signal d'entrée limité Si le signal d'entrée comporte peu d'impulsions perturbatrices de gran- de amplitude, la valeur obtenue est à peu près égale à la valeur moyenne du signai d'entrée Par conséquent, la li- mitation doit être considérée comme un perfectionnement. Pour le détecteur 3, on peut utiliser le cir- cuit de la figure 3, avec la différence que, dans l'état o le détecteur 3 fait fonction de détecteur de niveau de référence, le commutateur 51 est bloqué au moins durant l'apparition des impulsions de synchronisation Il sera évident qu'il est possible de réaliser les détecteurs 2 et 3 d'une manière autre que celle de la figure 3 Ainsi, au * lieu d'un circuit combiné, ces détecteurs peuvent compor- ter chacun un détecteur de niveau et un détecteur de va- leur moyenne verrouillé distincts, lesdites parties rece- vant l'une et l'autre le signal vidéo amplifié et soit l'une soit l'autre partie fournissant le signal de sortie. Etant donné le-grand nombre d'éléments que comportent les circuits ici décrits, il sera évident que de préférence, les circuits seront réalisés en grande par- tie sous forme de circuits intégrés A cet effet, la tech- nique dite LOCMOS s'est avérée particulièrement avantageuse. REVENDICATIONS 1 Circuit de synchronisation servant à dédui- re et à traiter un signal de synchronisation présent dans un signal vidéo incident, comportant au moins des impul- sions de synchronisation de ligne et de trame dont l'am- plitude s'étend entre un niveau de référence et un niveau de crête, circuit comportant un détecteur de niveau de crête couplé à une entrée de signal du circuit et servant à déterminer le niveau de crête des impulsions de synchro- nisation, un étage comparateur muni d'une première borne d'entrée qui est couplée à l'entrée de signal, d'une se- conde borne d'entrée pour application d'un niveau de cou- pure correspondant à un niveau situé entre le niveau de crête et le niveau de référence, ainsi que d'une borne de sortie servant à appliquer le signal de synchronisation composé obtenu, d'une part, à un étage séparateur de si- gnal de synchronisation de trame servant à déduire du si- gnal composé le signal de synchronisation de trame et, d'autre part, à un circuit de synchronisation de ligne servant à engendrer un signal a fréquence de ligne loca- lement engendré, le circuit comportant en outre un détec- teur de synchronisation servant, d'une part, à déterminer l'état synchronisé dans lequel la différence de phase entre les impulsions de synchronisation de'ligne obtenues et les impulsions localement engendrées est inférieure à une va- leur prédéterminée et, d'autre part, à commuter des parties du circuit, caractérisé en ce que le détecteur de ni- veau de crête ( 2) fait fonction à l'état synchronisé de détecteur de valeur moyenne durant l'apparition d' impul- sions de verrouillage à fréquence de ligne apparaissant dans lm intervalle d B temps o le signal vidéo incident prend une Na- leur correspondant au niveau de crête et qu'à l'état de non-synchronisation il fait fonction de détecteur de crête. 2 Circuit selon la revendication 1, caracté- risé en ce que le flanc avant de l'impulsion de verrouil- lage apparaît après le flanc avant d'une impulsion de syn- chronisation de ligne et en ce que son flanc arrière appa- rait avant le flanc arrière de cette impulsion. 3 Circuit selon la revendication 1, caracté- risé en ce qu'à l'état synchronisé un détecteur de niveau de référence ( 3) servant à déterminer le niveau de réfé- rence des impulsions de synchronisation fait fonction de détecteur de valeur moyenne durant l'apparition de se- condesimpulsionsde verrouillage à-fréquence de ligne ap- paraissantdanslesintervallesde tens o le snalvidéo incident prend unevaleur correspondant au niveau de référence et en ce qu'à l'état de nonsynchronisation il fait fonction de détecteur de niveau en dehors de l'apparition des impulsions de synchronisation, un étage de combinaison ( 4) étant relié au détecteur de niveau de crête ( 2) et au détecteur de niveau de référence ( 3) pour déterminer le niveau de coupure. 4 Circuit selon la revendication 3, caracté- risé en ce que le flanc avant de la seconde impulsion de verrouillage apparaît après le flanc arrière d'une impul- sion de synchronisation de ligne et en ce que son flanc arrière apparaît avant le début de l'information vidéo. 5 Circuit selon la revendication 1, caracté- risé en ce qu'à l'état synchronisé l'étage comparateur ( 5) n'est actif que durant l'apparition de troisièmes impulsion de verrouillage apparaissant simultanément avec des impulsions de synchronisation de ligne et dontlad Ure d'impulsit n'estque légérementspieure à celle d'une impulsion de ligne et en ce qu'à l'état de non-synchronisation il est actif durant toute la période de ligne. 6 Circuit selon la revendication 1, dans le- quel le circuit de synchronisation de ligne comporte un détecteur de phase servant à déterminer la différence de phase entre le signal de synchronisation de ligne in- cident et le signal local engendré par un oscillateur, caractérisé en ce qu'à l'état synchronisé, la tension de réglage engendrée par le détecteur de phase ( 6) pour l'os- cillateur ( 8) prend avant l'apparition d'une impulsion de synchronisation de ligne la valeur correspondant à la fréquence nominale de l'oscillateur. 7 Circuit selon la revendication 1, comportant 1 422 1 23 x un circuit de réglage servant à maintenir à peu près cons- tants l'amplitude et le niveau de courant -conitinii des im- pulsions de synchronisation appliquées à l'étage compara- teur et comportant un détecteur de niveau de courant con- tinu, caractérisé en ce qu'à l'état synchronisé le détec- teur de niveau de courant continu ( 19, 23) fait fonction de détecteur de valeur moyenne durant l'apparition de la première impulsion de verrouillage et en ce qu'à l'état de non-synchronisation, il fait fonction de détecteur de niveau. 8 Circuit selon la revendication 7, caracté- risé en ce qu'il comporte en outre un second étage compa- rateur ( 11) muni d'une première borne d'entrée pour appli- cation des impulsions de synchronisation et d'une seconde borne d'entrée qui à l'état de non-synchronisation est reliée à la seconde borne d'entrée du premier étage compa- rateur ( 5) et qui à l'état synchronisé est reliée à un second niveu de Coup Ure coresponaant N la différezn entre, d'une part, le niveau de crête obtenu a l'aide d'un circuit d'é- chantillonnage et de maintien ( 27) commandé par une impul- sion d'échantillonnage à fréquence de ligne apparaissant au cours de la première moitié de l'impulsion de synchro- nisation de ligne et, d'autre part, la moitié de l'ampli- tude pratiquement constante des impulsions de synchronisa- tion, second étage comparateur ( 11) qui est muni d'une borne de sortie pour l'application du signal de sortie a l'étage séparateur de signal de synchronisation de trame ( 12, 13). 9 Circuit selon la revendication 8, comportant, d'une part un étage de coïncidence servant à déterminer la coïncidence entre les impulsions de synchronisation de trame obtenues à l'aide de l'étage séparateur de signal de synchronisation de trame et des impulsions à fréquence de trame engendrées localement et, d'autre part, un comp- teur servant à compter le nombre de fois qu'une coïnciden- ce a été déterminée, caractérisé en ce que durant l'appa- rition d'une quatrième impulsion de verrouillage, le pre- mier étage comparateur ( 5) ou un détecteur de phase de li- 2 It gne ( 6) est inactif si le nombre d'états de coïncidence est au moins égal i une valeur pr 6 déterminée, quatrième impulsion de verrouillage apparaissant au moins dans la partie de l'intervalle de suppression de-trame qui com- porte le signal de synchronisation de trame. Circuit selon la revendication 9, caracté- risé en ce que l'6 tage séparateur de signal de synchroni- sation de trame ( 13) n'est actif que durant l'apparition de la quatrième impulsion de verrouillage. 11 Circuit selon la revendication 7, caracté- risé-en ce qu'à l'état synchronisé un détecteur de niveau de référence ( 3) servant à déterminer le niveau de r 6 fé- rence des impulsions de synchronisation fait fonction de détecteur de valeur moyenne durant l'apparition de se- condesimpulsionsde verrouillage à fréquence de ligne ap- paraissant dans les intervallesde temps o le signal vidéo lixent prap une valeur correspondant au niveau de référence et en ce qu'à l'état de non-synchronisation il fait fonction de détecteur de niveau en dehors de l'apparition d'une cinquième impulsion de verrouillage, alors qu'un détecteur de différence détermine la différence entre l'amplitude à peu près constante des impulsions de synchronisation et le niveau déterminé par le détecteur de niveau de crête ( 2) et engendre la cinquième impulsion de verrouillage dans le cas d'une différence supérieure à une valeur pr 6- déterminée et qu'un étage de combinaison ( 4) est relié au détecteur de niveau de crête ( 2) et au détecteur de ni- veau de référence ( 3) pour déterminer le niveau de coupu- re. 12 Circuit selon la revendication 7, caracté- risé par un second détecteur de différence ( 30) servant d'une part, à déterminer la différence entre l'amplitude à peu près constante des impulsions de synchronisation et le niveau de crête détermine par le détecteur de niveau de crête ( 2) et d'autre part, dans le cas d'une diff&ren- ce supérieure à une valeur prédéterminée, à commander le détecteur de synchronisation ( 17) pour introduire l'état de non-synchronisatilon. 251 4221 13 Circuit selon la revendication-1, carac- térisé en ce qu'entre l'entrée de signal (A) du circuit et la première borne d'entrée de l'étage comparateur ( 5) est intercalé un limiteur de largeur de bande ( 18) servant à limiter la largeur de bande du signal vidéo incident, alors qu'à l'état synchronisé la largeur de bande est com- mandée sous l'effet d'un signal de réglage d'amplification (V 1) de telle façon que plus un signal de tàéuvisin reçu omeateat le signal vio incident estfaible, plus la largeur de est étroite. 14 Circuit selon la revendication 1, caracté- risé en ce qu'un compteur ( 18) commande le détecteur de synchronisation ( 17) pour introduire l'état synchronisé lorsque la situation déterminée dans celui-ci s'est pro- duite un nombre de fois prédéterminé. 15 Circuit selon la revendication 1, caracté- risé en ce qu'un compteur ( 31) commande le détecteur de synchronisation ( 17) pour introduire l'état de non-synchro- nisation lorsque la situation déterminée dans celui-ci ne s'est pas produite un nombre de fois prédéterminé. 16 Circuit selon l'une quelconque des reven- dications 1, 3, 7 et 11, caractérisé en ce qutà l'état synchronisé le détecteur de niveau ( 2, 23) comporte un limiteur servant à limiter le signal d'entrée du détecteur de niveau autour de la valeur moyenne de celui-ci. 17 Circuit selon la revendication 16, carac- térisé en ce que le détecteur de niveau ( 2, 23) comporte un amplificateur différentiel (TI, T 2, I 1) servant à com- parer le signal d'entrée et le signal de sortie du détec- teur de niveau et à charger ou a décharger un condensateur (C) amplificateur différentiel qui à l'état synchronisé fait également fonction de limiteur, la tension du con- densateur étant le signal de sortie du détecteur de niveau.