Brevet FR2517441A1 — publié le 19830603

DISPOSITIF POUR MINI-ORDINATEUR PERMETTANT D'UTILISER LA MEME MEMOIRE EFFACABLE ELECTRIQUEMENT, ALTERNATIVEMENT POUR LES INSTRUCTIONS ET LES DONNEES, TANT EN LECTURE QU'EN ECRITURE. La présente invention concerne un dispositif pour mini-ordinateur comportant un microprocesseur qui exécute des instructions généralement chargées dans une mémoire morte externe ou interne pour traiter en lec- ture et en écriture des données souvent chargées dans une mémoire vive externe ou interne, les broches de commande partant du microprocesseur étant, parmi d'autres, d une part pour les instructions, la broche de commande de programme, d'autre part pour les données une des broches, de commande de port, et les broches commandées d'une mémoire externe vive ou morte étant la broche commandée de sélection mémoire et la broche commandée de connexion mémoire. De tels systèmes sont bien connus dans l'industrie de la mini-informatique; les mini-ordinateurs sont appelés à un grand dévelop- pement car leur possibilité d'automatisation de toutes sortes *de processus s'augmente quotidiennement non seulement dans des applica- tions de haute technicité mais aussi dans des applications domestiques, machines à laver, allumage électronique des voitures, Dans la plupart des cas d'application, une certaine vitesse est recherchée c 'est pourquoi des boîtiers de mémoire morte externe et de mémoire vive externe sont utilisées dans les appareils définitifs. Lors de la mise au point du miniordinateur, le boîtier de mémoire morte externe qui contient le programme à exécuter est souvent remplacé par un bottier de mémoire dite reprogrammable ce qui permet de changer le programme qu'il contient au fur et à mesure de la mise au point et ceci sans que le dit boîtier de mémoire reprogrammable devienne inutilisable. De ce fait la mémoire morte reprogrammable devient en fait une mémoire vive puisque l'on peut effacer et réécrire son contenu; toute- fois le prix des mémoires mortes reprogrammables est supérieur au prix des mémoires vives, elles-mêmes plus chères que les mémoires mortes. Dans l'art antérieur, diverses tentatives ont été faites pour éviter l'utilisation de deux types de bottiers, un de mémoire vive, un de mémoire morte. Dans le brevet US 3 983 544 une même mémoire est utilisée à la fois comme mémoire morte et vive mais le dispositif décrit montre que la mémoire est découpée en tranches spécialisées; chaque tranche n'étant que morte ou vive mais pas les deux à la fois; une tranche de mémoire morte ne peut jamais servir comme mémoire vive. Dans le "Technical Disclosure Bulletin" d'IBM Volume 23 Numéro 4 de Septembre 1980, sous le titre "Shared random-access memory ancdl -ROS functions by modified random-access memory design" à la page 1373, l'obtention de la double fonction vive et morte de la mémoire est réalisée par l'adjonction de une ou deux diodes ( 10,11) pour chaque bit de mémoire (memory-cell); c'est une solution très onéreuse. Si nous considérons les mémoires de type reprogrammables qui fonc- t ionient électriquement, elles assument les mêmes' fonctions de lecture écriture qu'une mémoire vive; leurs différences essentielles sont: la vitesse, le prix et la volatilité: c 6 mpte tenu de l'état actuel de la technique, une mémoire électriquement reprogrammable est plus chère qu'une mémoire vive et elle est à peu près 105 fois plus lente pour une écriture ( 10 milli-secondes contre 100 nano-secondes); la mémoire électriquement reprogrammable est permanente alors que la mémoire vive est volatile. La différence de vitesse peut ne pas être gênante fonctionnelle- ment pour certaines applications qui ne nécessitent pas une grande rapi- dité; par contre, lors d'une écriture dans la mémoire électriquement reprogrammable, le microprocesseur doit attendre la fin de l'opération d'écriture avant de continuer l'exécution du programme de l'utilisa- teur; de ce fait la broche de commande d'écriture du microprocesseur ne peut pas être utilisée car la durée du signal fourni est trop brève et ne peut être commandée pour une durée plus longue; il faut donc utiliser une des broches de commande de port mais alors une première difficulté apparatt; en effet la broche commandée de sélection mémoire de la mémoire reprogrammable électriquement va devoir être connectée à deux broches du microprocesseur à savoir la broche de commande de programme et la broche de commande de port; or il ne faut pas que ces deux broches de commandes se perturbent mutuellement. En effet, d'une part la broche de commande de programme est aussi connectée à la broche commandée de sélection mémoire, d'autre part la broche de commande de port est souvent multiplexée ce qui signifie qu'ayant plusieurs utilisations elle est aussi connectée à d'autres bottiers pour commander d'autres fonctions; ces autres fonctions ne doivent évidemment pas s'exécuter simultanément à la fonction d'écriture dans la mémoire électriquement reprogrammable. Le but de l'invention est de réaliser un mini-ordinateur compor- tant non plus deux mémoires physiques externes l'une vive et l'autre morte, assurant respectivement les fonctions logiques données, et programme, mais une seule mémoire physique reprogrammable électriquement supportant les deux fonctions logiques, l'écriture sur cette mémoire physique externe électriquement reprogrammable étant commandée à partir d'une broche de commande de port multiplexée du microprocesseur. Selon l'invention, un mini-ordinateur est particulièrement remar- quable en ce que, une seule et même mémoire reprogrammable électrique- ment est connectée indirectement audit microprocesseur par l 'intermé- diaire de deux portes logiques, disposées en ET cablé, de telle manière que premièrement la broche de commande de programme du microprocesseur active à la fois les broches commandées connexion mémoire et sélection mémoire de la dite mémoire électriquement reprogrammable, deuxiemement une broche de commande de port multiplexée du microprocesseur N 'active que la broche commandée sélection mémoire de la dite mémoire électrique- ment reprogrammable. Le dispositif conforme à l'invention permet d'obtenir une écono- mie de place et de prix puisque qu'il n'y a plus qu'un seul bottier. Il N 'aurait pas été possible d'utiliser un bottier de mémoire vive pour ce faire puisque aujourd'hui les mémoires vives sont volatiles alors que les mémoires électriquement reprogrammables ne le sont pas; avec une mémoire vive il faudrait une batterie ce qui ferait perdre les avantages de place et de prix. La description qui suit fera bien comprendre avec un exemple non limitatif, un mode de réalisation de l'invention. La figure 1 représente, pour mémoire, l'architecture d'un mini-ordinateur classique. La figure 2 représente une réalisation de mini-ordinateur conforme à l'invention. Sur la figure 1, 1 homme de l art reconnaîtra facilement l'architecture classique d'un mini-ordinateur qui comporte -un BUS un microprocesseur (u P) par exemple un 8048 de chez INTEL. une mémoire vive (RAM) par exemple une 2141 de chez INTEL. une mémoire mortè (ROM) par exemple une 3236 de chez INTEL. La broche de commande de programme (PSEN) et la broche de commande de port (Pxx) du microprocesseur sont respectivement connectées directe- ment aux broches commandées de connexion mnémoire (OE) et de sélection mémoire (CE) de chaque mémoire morte (ROM) et vive (RAM). La broche de commande d'écriture (WR) est connectée à la broche commandée d'écriture (WR) de la mémoire vive (RAM). Sur la figure 2 il n'y a plus que deux puces physiques - un microprocesseur (u P) par exemple un 8048 de chez INTEL. une mémoire reprogrammable électriquement (EEPROM) par exemple une 2816 de chez INTEL. La broche de commande (WR) -n'est plus utilisée; les deux portes logiques (Dl,D 2) disposées en ET cablé, par exemple des 7417 de chez 17441 Texas Instrument, objet de l'invention ont été insérées pour qu'il n'y ait pas d'interférence lors de l'activation simultanée, ou non, de la broche de commande de programme (PSEN) et de la broche de commande de port (Pxx). On remarquera la simplicité du dispositif conforme à l'invention eu égard aux économies ainsi réalisées, fut-ce au prix d'une relative lenteur lors de l'écriture dans la mémoire. Le mode de fonctionnement du schéma de la figure 1 est conforme aux deux tables de vérités suivantes: 1 a) pour la mémoire ROM externe: BRI|Ps EN I OE I c E I F \ _ I I _ _ I A L I L I L I I l B L I L I L l I I, I A.B i H I H I H I I I I Sur cette table sont représentées, d'une part les broches (BR) de commande du u P (PSEN) et les broches commandées de la mémoire (-E) et (CE), d'autre part les fonctions (F) commandées: soit la lecture (A) d'une instruction à exécuter (cycle Fetch) soit la lecture (B) d'une donnée nécessaire à l'exécution d'une instruction; les indications niveau bas (L) et niveau haut (H) indiquent l'état de la tension électrique dans les que que ni la fonction A, ni la fonction broches L'écriture A B indi- B ne sont actives. b) pour la mémoire RAM externe: BRI Pxx | WR WE I O OE I E I F I I I I B | L | H | H | L I L I I: I -II 1 I C I L | L | L I L | L 1 I I I I B.C I H i X X I H | H I 1, I I I Sur cette table sont représentées d'une part les broches (BR) de commande du u P (Pxx et -WR-) et les broches commandées de la mémoire (W ,È,C), d'autre part les fonctions (F) commandées: soit la lecture (B) soit l'écriture (C) d'une donnée dans la mémoire vive. Les indications niveau bas (L) et niveau haut (H) indiquent l'état de la tension électrique qui active la fonction désirée; l'indication (X) signifie que la valeur de la tension est indifférente. L 'écriture B C indique que ni la fonction B ni la fonction C ne sont actives. c) Le mode de fonctionnement du schéma de la figure 2, conforme à l'invention, s'effectue selon la table de vérités suivante: BR PSEN Pxx E CE A I L X L I L I I I I l I B I L i X i L | L I II 1 I l I C I H I L | H I L I I I -I I - A.B C | H |H H| H | I I; Ii I Les broches et-les fonctions sont les mnêmes que ci-dessus mis à part le fait que d'une part la mémoire EEPROM ne comportant pas de broche 'WE, la broche WR n:est pas utilisée. Sur la figure 2, on a fait apparaître le multiplexage de la broche de commande de port Pxx avec la connexion (MP); la porte logique (D 1) empêche (MP) d'être perturbé par la commande PSEN; à titre d'exemple la broche Pxx peut être la broche P 23 du 8048 de chez Intel. Le dispositif n'étant pas spécifique à une ou plusieurs adresses, ou encore à une tranche de mémoire, toute la mémoire EEPROM est ainsi banalisée et disponible indifféremment en lecture et en écriture aussi bien pour les instructions que pour les données; en plus des avantages déjà explicités, il est possible de modifier, par une simple opération d'écriture (C), les instructions d'un programme au fur et à mesure de l'exécution; le programme devient auto évolutif et cette possibilité accroît considérablement les utilisations possibles du mini-ordinateur. REVENDICATION: 1 Dispositif pour mini-ordinateur comportant un microprocesseur qui exécute des instructions chargées dans une mémoire morte externe ou interne pour traiter en lecture et en écriture des données souvent char- gées dans une mémoire vive externe ou interne, les broches de commande partant du microprocesseur étant, parmi d'autres, d'une part pour les instructions, la broche de commande de programme, d'autre part pour les données, une des broches de commande de port, et les broches commandées d'une mémoire externe vive ou morte étant la broche commandée de sélec- tion mémoire et la broche commandée de connexion mémoire, caractérisé en ce que, une seule et mâme mémoire reprogrammable électriquement est connectée indirectement audit microprocesseur par l'intermédiaire de deux portes logiques disposées en ET cablé, de telle manière que premiè- rement la broche de commande de programme du microprocesseur active à la fois les broches commandées de connexion mémoire et sélection mémoire de la dite mémoire électriquement reprogrammable, deuxièmement une des bro- ches de commande de port du microprocesseur n'active que la broche com- mandée sélection mémoire de la dite mémoire électriquement reprogram- mable.