Brevet FR2513041A1 — publié le 19830318

OSCILLATEUR A ELEMENT PIEZOELECTRIQUE ASSERVI La présente invention a pour objet un oscillateur à élément piézoélectrique asservi. Les oscillateurs à élément piézoélectrique asservi universellement utilisés actuellement sont du type à boucle à verrouillage de phase à synchronisation par un signal extérieur. La tension d'asservissement de la boucle permet de polariser une diode à capacité variable dite diode "varicap", la variation de capacité de cette diode permettant de faire varier la fréquence de l'oscillateur. Les diodes à capacité variable nécessitent des tensions inverses de commande pouvant aller jusqu'à 60 volts. Dans le cas où l'on utilise de tels oscillateurs dans des dispositifs à circuits intégrés, qui sont souvent alimentés avec une seule tension, de 5 volts généralement, il faut prévoir une source de tension supplémentaire pour alimenter la varicap et des moyens de commande de la varicap compatibles avec les circuits intégrés. La présente invention a pour objet un oscillateur à quartz asservi ne nécessitant qu'une seule tension d'alimentation qui soit la même que celle nécessaire aux circuits intégrés généralement utilisés, en particulier les circuits intégrés numériques. Cet oscillateur doit être simple à réaliser, peu onéreux, et avec une précision au moins aussi bonne que celle des oscillateurs connus. L'oscillateur conforme à la présente invention comporte, à la sortie d'un oscillateur à élément piézoélectrique, un circuit de mise en forme numérique suivi d'un diviseur de frequence numérique dont la sortie est reliée à une entée d'un comparateur de phase numérique dont l'autre entrée est reliée à une source de signal de référence, la sortie de ce comparateur de phase étant reliée, par l'intermédiaire d'un circuit numérique de sélection de vitesse de correction, à l'entrée de commande d'un circuit de commutation de capacité, le circuit de sélection de vitesse de correction étant également reliée à la sortie d'une source d'au moins un signal de découpage. La présente invention sera mieux comprise à l'aide de la description détaillée d'un mode de réalisation pris comme exemple non limitatif et illustré par le dessin annexé, sur lequel - la figure 1 est un schéma d'un oscillateur conforme à l'invention, et - la figure 2 est un chronogramme explicatif du fonctionnement de l'oscillateur de la figure 1. L'oscillateur décrit cidessous est utilisé dans une baie de central téléphonique pour y générer un signal d'horloge en phase avec un signal de référence provenant d'une autre baie, plusieurs baies pouvant ainsi être reliées en cascade, chaque baie de la cascade étant asservie à celle située en amont. Bien entendu, l'invention n'est pas limitée à une telle application, et s'étend à tous les cas où l'on a besoin d'asservir un oscillateur à un signal extérieur. L'oscillateur 1 comprend un circuit oscillant 2 à haute stabilité se composant essentiellement d'un circuit amplificateur inverseur 3 dont la sortie se reboucle sur l'entrée par un élément piézoélectrique 4, par exemple un quartz ou un élément en tantalate de lithium dont la fréquence nominale d'oscillation est dans le cas présent de 16.384 kHz. Une résistance 5 de valeur très éievée, par exemple de 10 mégohms, est disposée en parallèle sur l'élément 4. Des condensateurs d'ajustage de fréquence haute 6, 7, sont disposés entre chacune des bornes de l'élément 4 et la masse. En outre, la borne de l'élément 4, reliée à l'entrée de l'amplificateur inverseur 3 est également reliée à une électrode d'un condensateur 8 d'ajustage de fréquence basse dont l'autre électrode est reliée à la masse par l'intermédiaire d'un interrupteur commandé 9. La sortie du circuit oscillant 2 est reliée à l'entrée d'un circuit de mise en forme 10, se composant par exemple de deux amplificateurs inverseurs branchés en cascade. La sortie du circuit de mise en forme 10 est reliée à l'entrée d'un diviseur numérique de fréquence Il, dont le rapport de division est 2 n. Dans le cas présent, le diviseur 11 divise la fréquence des signaux qu'il reçoit par 212. Ce diviseur 11 est réalisé par branchement en cascade de trois compteurs divisant chacun par 16. Un tel diviseur étant très bien connu en soi, ne sera pas décrit plus en détail. Toutefois, il est bien entendu que le rapport de division du diviseur Il peut être différent, même dans le cas pris en exemple, et sera facilement déterminé par l'homme de l'art à la lecture de la description ci-dessous, et dans certains cas, ce rapport peut être égal à 1, c'est-à-dire que l'on peut alors supprimer le diviseur 11. La sortie du diviseur 11 est reliée à une première entrée d'un comparateur de phase 12, qui est dans le cas présent une simple bascule bistable de type D, cette première entrée étant alors l'entrée D de la bascule. La deuxième entrée du comparateur 12, qui est en fait rentrée de signaux d'horloge de ladite bascule bistable, est reliez à une borne 13 recevant la fréquence de référence destinée à asservir l'oscillateur l. Dans le cas présent cette fréquence de référence est de 4 kHz (la fréquence d'oscillation du circuit 5 qui est de 16.384 kHz, divisée par 212 donne bien 4 kHz également). Les sorties "en avance de phase" et "en retard de phase" par rapport au signal de référence extérieur appliqué en 13 du comparateur 12 sont reliées à des entrées correspondantes d'un circuit 14 de sélection de vitesse de correction. Dans le cas présent, la sortie "en avance de phase" du comparateur 12 est la sortie Q de la bascule le constituant, et la sortie "en retard de phase" est la sortie Q de cette bascule. Le circuit 14 reçoit d'autre part d'une borne 15 un signal de découpage ayant un rapport cyclique inférieur à 1/2, par exemple 1/4, et qui a, dans le cas présent, une fréquence de 512 kHz par exemple. Le circuit 14 est également relié à deux bornes de sélection de vitesse de correction 16 et 17 sur lesquelles on applique respectivement un signal A et l'inverse de ce signal. Ce signal A peut être produit soit par programmation en fonction d'un événement extérieur, soit de façon fixe prédéterminée, par câblage extérieur, en fonction de l'utilisation de l'oscillateur 1, qui peut alors être standardisé. Le circuit de sélection 14 est réalisé, dans le cas présent à l'aide d'un circuit combinatoire à portes logiques et à inverseurs logiques, mais pourrait également être réalisé à l'aide d'une mémoire morte réalisant la même fonction combinatoire et facilement programmée par l'homme de métier à la lecture de la description ci-dessous. Le circuit 14 comporte deux portes ET à trois entrées 18, 19 et une porte ET à deux entrées 20, les sorties de ces trois portes ET étant reliées à des entrées correspondantes d'une porte OU 21 à trois entrées, la sortie de la porte 21 constituant la sortie du circuit 14. Le circuit 14 comporte également deux inverseurs logiques 22, 23 reliés en cascade, entrée de l'inverseur 22 étant reliée à la borne 15. La sortie Q de la bascule contituant le comparateur 12 est reliée à une entrée de la porte 18 et à une entrée de la porte 20, et la sortie Q de cette bascule est reliée à une entrée de la porte 19. La borne 16 est reliée à une autre entrée de la porte 18 et à une autre entrée de la porte 19. La borne 17 est reliée à une autre entrée de la porte 20.La sortie de l'inverseur 22 est reliée à une autre entrée de la porte 18, et la sortie de l'inverseur 23 est reliée à une autre entrée de la porte 19. La sortie du circuit 14 est reliée à un premier contact fixe d'un inverseur 24 dont l'autre contact fixe est relié à la masse. Le contact mobile de l'inverseur 24 est relié à l'entrée de commande 25 de l'interrupteur commandé 9, cette entrée 25 étant également reliée à un potentiel positif d'alimentation Vcc de +5v par exemple, par une résistance 26. L'inverseur 24 permet, lorsque son contact mobile est relié à la masse, de couper la boucle d'asservissement (incluant les éléments 10, 11, 12 et 14) et d'effectuer le réglage initial du circuit oscillant Dans le cas présent, l'interrupteur commandé 9 est un commutateur électronique à circuit intégré du type CMOS 4066 B présentant, à l'état ouvert une impédance très élevée, supérieure à 50 mégohms, et à l'état fermé une impédance faible, de l'ordre de 80 ohms. Le branchement de l'interrupteur 9 est tel que lorsque le signal à la sortie du circuit 14 est nul, cet interrupteur est ouvert, le contact mobile de l'inverseur 24 étant relié à l'entrée 25. Si l'on appelle AP le signal d'avance de phase et RP le signal de retard de phase à la sortie du comparateur 12, Fd le signal sur la borne 15, et S le signal à la sortie du circuit 14, l'équation logique de ce circuit est S = A.Fd.AP + A.AP + A.RP.Fd ce qui se déduit très simplement de l'examen de ce circuit. Par consé- quent, si A = "1" c'est-à-dire = "0", on obtient S =d.AP + Fd.RP. Dans ce cas, tant que le comparateur 12 détermine un retard de phase c'est-àdire tant que AP = "0" et RP = "1", S = Fd : la commutation du condensateur 8 a lieu au rythme de la fréquence de découpage, ce condensateur étant relié à la masse à chaque fois que Fd = "1". Réciproquement, tant que le comparateur 12 détermine une avance de phase, c'est-à-dire tant que AP "1" et RP = "0", S = d : la commutation du condensateur 8 a également lieu au rythme de la fréquence de découpage, mais le condensateur 8 est mis à la masse lorsque Fd = "O". Bien entendu, les signaux AP et RP ne peuvent changer que lorsque se présentent des fronts actifs du signal de référence Inversement, si A = "0" et A = "1", le signal S se réduit à S = AP, c'est-à - dire que le signal de découpage est inhibé et que S = 91" ssil y a avance de phase et S = "O" s'il y a retard de phase, ce au rythme du signal d'horloge appliqué sur la borne 13.Bien entendus en rajoutant d'autres éléments au circuit 14, on pourrait commuter d'autres fréquences de découpage et ne valider, à l'aide d'autres signaux de sélection similaires a A, 4que la fréquence de découpage choisie parmi toutes ces fréquences Le comparateur de phase fonctionne de la façon suivante . on sait qu'une bascule bistable de type D transfere à a sortie le signal incident présent à son entrée D sur un front actif par exemple un front montant du signal d'horloge.Si un niveau "i" d'un signal incident appliqué sur l'entrée D est présent lors de i arrivée du front montant du signal d'horloge, cela veut dire que le signal incident est en avance de phase par rapport à ce signal dhorloge, et par conséquent un "I" apparaît sur la sortie Q. Si, inversement, le niveau "0" du signal incident est pressent à l'entrée D lors de l'application du front n'entant du signal dChrjrloge, cela veut dire que le signal incident est en retard de phase par rapport au signal d'horloge, et un "0" apparait sur la sortie Q de la bascule.La bascule histable ainsi employée contitue donc un comp-ateur de phase très simple. On va maintenant expliquer commuent se produit l'asservissement de l'oscillateur, en se référant également à la figure 2. Au lieu de corriger la fréquence d'oscillation de l'élément piézoélectrique à l'aide d'une capacité additionnelle à valeur variable de façon continue comme c'est le cas habituellement, la présente invention propose d'effectuer cette correction à l'aide d'une capacité de valeur fixe mise en ou hors circuit. Dans le cas présent, cette capacité est celle du condensateur 8 qui est relié à la masse soit à travers une impédance faible, soit à travers une impédance élevée, impédances dont des exemples de valeurs ont été cités cidessus, grâce à l'interrupteur commandé 9, compte tenu de capacités parasites éventuelles. Soit Fg la fréquence nominale, c'est-à-dire la fréquence sur laquelle on veut synchroniser l'oscillateur 1, et Tg la période correspondante. On détermine les valeurs des condensateurs 6 et 7 pour obtenir une fréquence d'oscillation F+ supérieure à Fg, le condensateur 8 étant hors circuit, et on détermine la valeur du condensateur 8 de façon à obtenir, lorsqu'il est relié à la masse, une fréquence d'oscillation F inférieure à Fg. De préférence, F+ et F sont le plus symétriques pcssible par rapport à FO' Dans le cas de réalisation cité en exemple ci-dessus, pour F0 16 384 kHz, on obtient une plage de variation de fréquence de + 500 Hz autour de Fg avec un condensateur 8 ayant une capacité d'environ 100 pF. Bien entendu les fréquences F+ et F- sont comprises dans la plage de fréquences dans laquelle l'oscillateur reste synchronise, compte tenu de toutes les dispersions du circuit et variations diverses telles que variations de la tension d'alimentation, variations de température, variations éventuelles de la fréquence de référence, vieillissement de l'élément piézoélectrique et des autres éléments de l'oscillateur. On va d'abord étudier le cas où A = "0"5 c'est-à-dire le cas où le signal de découpage arrivant sur la borne 15 est inhibé. Comme précisé cidessus, le signal S en sortie du dispositif 14 varie au rythme du signal de référence, qui contitue le signal d'horloge de la bascule du comparateur 12, et qui est appliqué sur la borne 13. On a représenté sur le graphique supérieur du chronogramme de la figure 2 le signal S en supposant qu'à la mise en route, à l'instant t0, le signal du circuit oscillant est en retard de phase par rapport au signal de référence, et qu'un "0" apparaît à la sortie de 14, ce qui ouvre 9. On a représenté sur le graphique inférieur de la figure 2 la courbe de variation théorique D1 du déphasage du signal de l'oscillateur 2 par rapport au signal de référence pour ce cas où A = "0". A l'instant t0 le condensateur 8 est hors circuit. La fréquence de ltoscil- lateur 2 s'établit presque immédiatement à la valeur F Du fait que la fréquence F+ des oscillations de l'oscillateur 2 est supérieure à la fréquence nominale Fg (qui est égale à la fréquence de synchronisation multipliée par 2"), la période du signal à la sortie du diviseur 11, qui est égale à la somme des 2n périodes du signal de l'oscillateur, sera légèrement inférieure. à la période du signal de référence. Par conséquent, le retard de phase du signal d'oscillateur par rapport au signal de référence tend à diminuer.Bien entendu, la comparaison de phases est effectuée par la bascule du comparateur 12, une fois par période du signal de référence, mais on a voulu représenter sur la figure 2 I'évolution théorique du déphasage entre deux mesures successives, c'est-à-dire entre deux fronts actifs successifs du signal de référence. Ainsi, dans le cas d'application précité, le retard de déphasage diminue d'environ 2,8 ns entre deux mesures successives, ce qui donne, par interpolation, une diminution d'environ 0,2 pS à chaque période du signal de l'oscillateur 2, tandis que l'avance de phase diminue d'environ 3,7 ns entre deux mesures successives, à cause du fait que les fréquences F+ et F ne sont pas rigoureusement symétriques par rapport à Fg. On suppose qu'un premier front actif du signal de référence arrive à la borne 13 au temps tl, environ 80 microsecondes après t0 pour le cas pris en exemple, le retard de phase initial étant supposé être de 5 ns environ. En tl, ce retard est de 3,8 ns environ. Un "0" est donc toujours présent à la sortie du circuit 14, et le condensateur 8 reste donc hors circuit. La fréquence de l'oscillateur 2 reste dont égale à F+. Le retard de phase du signal de l'oscillateur continue à diminuer après tl. Au front actif suivant du signal de référence, survenant à l'instant t2, le retard de phase n'est plus que de 1 ns environ. Le signal à la sortie du circuit 14 reste à "0" après t2, et l'oscillateur 2 continue à osciller à la fréquence F+. Peu après t2, le déphasage s'annule puis devient une avance de phase (du signal d'oscillateur par rapport au signal de référence).A l'instant t3, apparaît un front actif suivant du signal de référence. A cet instant t3, le comparateur 12 fournit un "1" sur sa sortie Q. Ce "1" est transmis à la sortie du circuit 14 et commande la fermeture de l'interrupteur 9. Le condensateur 8 étant alors relié à la masse, la fréquence de l'oscillateur 2 passe aussitôt à F-. L'avance de phase de l'oscillateur, qui était d'environ 1,9 ns en t3 commence alors à diminuer. Peu après t3, le ' déphasage s'annule, puis devient un retard de phase. A l'instant t4 où survient un front actif suivant du signal de référence, le retard de phase est d'environ 1;8 ns. Un "0" apparaît à la sortie du circuit 14, et par conséquent la fréquence de l'oscillateur 2 repasse à F+.Ce phénomène d'augmentations et de diminutions alternées du déphasage de l'oscillateur par rapport à la fréquence de référence se poursuit ainsi de suite, chaque changement de sens de variation de déphasage ayant lieu à l'arrivée d'un front actif du signal d'horloge s'il y a eu entre l'arrivée de ce front actif et l'arrivée du front actif précédent changement d'état des sorties du comparateur 12. Si, à la mise en route, l'interrupteur 9 était fermé, le signal du circuit oscillant étant en retard de phase, ce retard de phase augmenterait jusqu'à l'arrivée du premier front actif du signal de référence, mais aussitôt après ce premier front actif, un "0" apparaîtrait à la sortie du circuit 14, ce qui ouvrirait l'interrupteur 9 qui resterait ouvert jusque un instant t'3 (non représenté) pour lequel aurait lieu la première comcidence d'un front actif du signal de référence et d'un niveau "1" à l'entrée du comparateur 12, c'est-à-dire au début de la prise d'avance de phase du signal de l'oscillateur. Cet instant t'3 aurait lieu un peu après l'instant t3 du fait qu'à la mise en route le retard de phase s'accentuerait légèrement. Après t'3, le processus de fonctionnement alterné à F+ et F- se déroulerait de manière semblable à celle du cas décrit ci-dessus. En raisonnant de la même façon, on peut facilement construire un chronogramme similaire à celui de la figure 2 pour le cas d'une avance de phase du signal d'oscillateur à la mise sous tension de l'oscillateur. On remaquera que, du fait d'une légère dissymétrie des fréquences F+ et F par rapport à Fg (cas le plus fréquent en pratique), les pentes des parties ascendantes et des parties descendantes de la courbe D1 sont légèrement différentes, ce qui explique que les sommets successifs de cette courbe ne sont pas au même niveau, la valeur moyenne de cette courbe étant nulle sur un grand laps de temps. On va maintenant examiner le cas où A = "1". Comme précisé cidessus, on a alors S = Fd.AP + Fd.RP. Ce cas est illustré sur la figure 2 par la courbe D2. On suppose alors qu'à la mise sous tension le signal d'oscillateur est en retard de phase de 5 ns sur le signal de référence. Dans ce cas, S = Fd, c'est-à-dire que l'interrupteur 9 est commuté au rythme de la fréquence de découpage Fd, donc que la fréquence de l'oscillateur 2 passe de F à F- au rythme de la fréquence Fd. D'autre part, le signal de découpage est un signal rectangulaire à rapport cyclique 1/4, c'est-à-dire que pendant 1/4 de la période, il est au niveau "1". Pour simplifier le dessin, on suppose que la période du signal de découpage est le tiers de celle du signal de référence, et on suppose qu'à la mise sous tension de l'oscillateur, à l'instant t0, le signal de découpage vient juste de passer à "1". L'interrupteur 9 est donc fermé, et l'oscillateur 2 oscille à la fréquence F . Cette phase initiale est représentée sur la courbe D2 par un segment de droite a à pente descendante, parallèle au segment de la courbe D1 compris entre les instants t3 et t4. Dès que le niveau du signal de découpage passe à "0", I'interrupteur 9 s'ouvre, et l'oscillateur 2 oscille à la fréquence F+, et ce jusqu'à ce que le niveau du signal de découpage repasse à "1". Cette seconde phase est représentée sur la courbe D2 par un segment de droite b à pente ascendante, parallèle au segment de la courbe D1 compris entre les instants t0 et t3.Ces deux premières phases se répètent ensuite avec une alternance de courts segments à pente descendante et de longs segments à pente montante ce qui donne une première partie Al de la courbe D2 à forme générale ascendante, mais de pente plus faible que celle du début de la courbe al. (entre t0 et t3). Cette première partie se poursuit jusqu'a un instant t"3 pour lequel le déphasage du signal d'oscillateur est devenu positif et pour lequel arrive un premier front actif du signal de référence aussitôt après le passage par un déphasage nul. A l'instant t"3 le signal S devient: v = F, c'est-à-dire que le signal S passe à la valeur inverse de celle qu'il avait juste avant t"3 si une transition de Fd ne coincide pas avec ledit front actif du signal de référence, et ce signal S ne change pas de valeur juste après t"3 si une transition de Fd coincide avec ce front actif du signal de référence, mais S change de valeur à la transition suivante de Fd. Ensuite, la seconde partie B de la courbe D2, qui s'achève en t"4, se compose de longs segments à partie descendante et de courts segments à pente montante, et prend une forme générale descendante, à pente plus faible que celle de la seconde partie de la courbe D1 (entre t3 et t4). Il est donc facile de construire la suite de la courbe D2, comme on le voit sur la figure 2. On remarquera que la pente générale des parties de la courbe DS, telles les parties A et B, est d'autant plus raide que le rapport cyclique du signal de découpage est plus faible, ce rapport cyclique devant être nettement inférieur à 1/2. En effet, si ce rapport cyclique est égal à 1/2, la pente générale du début de la courbe 2 peut être nulle si F+ et F sont symétriques par rapport à Fg, et il n'y a alors aucune possibilité d'asservir l'oscillateur ; cette pente générale peut être faiblement descendante (pour un retard de phase initial) si F est plus rapprochée de Fg que ne l'est F+, et l'oscillateur décroche rapidement ; et enfin, cette pente générale peut être faiblement ascendante si F est plus éloignée de Fg que ne lest F+, et l'oscillateur risque d'être asservi trop lentement. La commande de vitesse de correction sert en particulier lorsque l'on branche en cascade, deux ou plusieurs oscillateurs dont chacun est asservi au précédent. Dans ce cas, chaque oscillateur asservi doit avoir une vitesse de correction plus grande que celle de l'oscillateur qui le précède de façon à pouvoir en suivre les variations, le dernier oscillateur de la cascade (le plus en aval) ayant donc la plus grande vitesse de correction. En conclusion, l'oscillateur conforme à la présente invention est réalisé de façon simple avec des moyens couramment disponibles, ne nécessite qu'une seule tension d'alimentation, peut être facilement implanté dans des dispositifs comprenant des circuits numériques dont il peut utiliser la source d'alimentation en tension, et sa vitesse de correction peut être facilement modifiée par la mise en ou hors circuit d'un signal de découpage et/ou par variation du rapport cyclique de ce signal. REVENDICATIONS 1. Oscillateur à élément piézoélectrique asservi de type à boucle à verrouillage de phase à synchronisation par un signal extérieur, caractérisé par le fait qu'il comporte, à la sortie d'un oscillateur (2) à élément piézoélectrique (4) un circuit de mise en forme numérique (10) suivi d'un diviseur de fréquence numérique (11) dont la sortie est reliée à une entrée d'un comparateur de phase numérique (12) dont l'autre entrée est reliée à une source de signal de référence (13), la sortie de ce comparateur de phase étant reliée, par l'intermédiaire d'un circuit numérique de sélection de vitesse de correction (14) à l'entrée de commande (25) d'un interrupteur commandé (9) dont une des bornes du circuit commandé est reliée à la masse et dont l'autre borne est reliée à une capacité additionnelle reliée à élément piézoélectrique, le circuit de sélection de vitesse de correction étant également relié à la sortie d'une source (15) d'au moins un signal de découpage. 2. Oscillateur selon la revendication 1, caractérisé par le fait que l'oscillateur est déterminé de façon que sa fréquence d'oscillation (fi), la capacité additionnelle étant hors circuit, soit supérieure à sa fréquence nominale (Fg), et de façon que lorsque la capacité additionnelle est reliée à la masse, sa fréquence d'oscillation (F) soit inférieur à sa fréquence nominale, ces deux fréquences étant le plus symétriques possible par rapport à la fréquence nominale, et étant comprises dans la plage de fréquences dans laquelle l'oscillateur reste synchronisé. 3. Oscillateur selon la revendication 1 ou 5 caractérisé par le fait que le comparateur de phase numérique comporte une bascule bistable de type D dont l'entrée de données (D) est reliée à la sortie du diviseur de fréquence, et dont l'entrée de signaux d'horloge est reliée à la source de signal de référence (13). 4. Oscillateur selon la revendication 3, caractérisé par le fait que le circuit numérique de sélection de vitesse de correction comporte trois portes ET (18 à 20) dont les sorties sont reliées à des entrées correspondantes d'une porte OU (21) dont la sortie constitue la sortie du circuit de sélection, la première et la troisième portes ET (18,19) ayant trois entrées, et la seconde (20? deux entrées, une entrée de la première et de la troisième portes ET étant reliée -à une première borne de commande (16), une autre entrée de la première porte ET étant reliée à la sortie d'un premier inverseur logique t22) dont l'entrée est reliée à la source de signal de découpage (15), encore une autre entrée de la première porte ET et une entrée de la seconde porte ET étant reliées ensemble à la sortie Q de ladite bascule bistable, une autre entrée de la seconde porte ET étant reliée à une seconde borne de commande (17), une autre entrée de la troisième porte ET étant reliée à la sortie Qde ladite bascule bistable, et encore une autre entrée de la troisième porte ET étant reliée à la sortie d'un second inverseur logique (23) dont l'entrée est reliée à la sortie du premier inverseur logique des signaux logiques complémentaires étant appliqués sur les deux dites bornes de commande (16,17). 5. Oscillateur selon la revendication 4, caractérisé par le fait que le rapport cyclique du signal de découpage est inférieur à 1/2.