Brevet FR2522433A1 — publié le 19830902

La présente invention concerne de façon générale les amplificateurs de détection et elle porte plus particu- lièrement sur un amplificateur de détection utilisable dans un système de mémoire à bulles. On appelle amplificateur de détection un circuit qu'on utilise pour détecter des tensions à bas niveau De telles tensions à bas niveau sont associées de façon caracté- ristique aux systèmes de mémoire Un amplificateur de détec- tion doit 8 tre capable de distinguer le signal de tension à bas niveau par rapport au bruit et d'amplifier la tension à bas niveau pour la rendre compatible avec les niveaux logi- ques qui sont associés au système de mémoire Les mémoires à bulles produisent de façon caractéristique des signaux à très bas niveau dans un environnement extrêmement bruyant. Les signaux à bas niveau qui apparaissent dans un dispositif de mémoire à bulles magnétiques sont habituellement engendrés par l'utilisation d'une paire de détecteurs résistifs étroi- tement appariés L'un des détecteurs étroitement appariés- fait fonction de référence tandis que l'autre fait fonction d'élément de détection Le signal à bas niveau est engendré lorsqu'une bulle stockée dans la mémoire à bulles est amenée à passer en position adjacente à l'élément de détection Le signal à bas niveau est engendré sous l'effet d'une variation de la résistance de l'élément de détection Les circuits uti- lisés pour faire passer la bulle en position adjacente à l'élément de détection produisent un bruit considérable dans le système de mémoire à bulles. Il est extrêmement important de disposer d'un ampli- ficateur de détection capable de faire la distinction entre le bruit et une bulle Dans le passé, on a habituellement réalisé des amplificateurs de détection prévus pour fonctionner avec un seul type de mémoire à bulles Dans certains cas, il a fallu adapter spécialement un amplificateur de détection à un dispositif à mémoire à bulles particulier Les dispositifs de mémoire à bulles étant utilisés de plus en plus largement, il est important de disposer d'un amplificateur de détection qu'on puisse utiliser avec plus d'un type de dispositif de mémoire à bulles et qui ne nécessite pas une adaptation à un dispositif particulier, tout en étant capable de distinguer de façon sûre un signal de bulle par rapport au bruit. L'invention a donc pour but de procurer un ampli- ficateur de détection perfectionné qui soit particulière- ment utile en liaison avec les dispositifs de mémoire à bulles. L'invention a également pour but de procurer un amplificateur de détection utilisant des-techniques d'échan- tillonnage perfectionnées pour éliminer des problèmes de décalage d'horloge. L'invention a également pour but de procurer un amplificateur de détection ayant des niveaux de seuil sépa- rés qu'on puisse sélectionner aisément. L'invention a également pour but-de procurer un amplificateur de détection perfectionné comportant un régu- lateur de tension intégré sur la même puce de circuit inté- gré que l'amplificateur de détection, pour réduire les pro- blèmes de bruit. Un amplificateur de détection nouveau et perfec- tionné permet d'atteindre les buts et avantages indiqués ci-dessus, ainsi que d'autres Cet amplificateur de détec- tion reçoit un signal de tension à bas niveau qui est ampli- fié par un amplificateur d'entrée La sortie de l'amplifica- teur d'entrée est connectée à un amplificateur de filtrage qui attaque une source de courant avec un signal de sortie filtré On-utilise la source de courant pour chargerunélément de mémorisation pendant une polarité du signal de tension à bas niveau Un comparateur est branché à l'élément de mémo- risation et effectue une comparaison avec une référence connue Si le signal d'entrée appliqué au comparateur dépasse une référence connue, le comparateur produit un signal de sortie qui est enregistré temporairement dans un circuit logique à partir duquel il est émis sous l'effet d'un signal d'échantillonnage. D'autres caractéristiques et avantages de l'inven- tion seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 représente sous forme de schéma synop- tique un mode de réalisation d'une forme de l'invention; La figure 2 représente sous forme graphique un pre- mier mode de fonctionnement du circuit de la figure 1; et La figure 3 représente sous forme graphique un second mode de fonctionnement du circuit de la figure 1. On voit sur la figure 1 un amplificateur de détec- tion 10 branché à un dispositif à mémoire à bulles magnéti- ques Une partie du dispositif de mémoire à bulles est repré- sentée à l'intérieur d'un cadre en pointillés Il Deux élé- ments résistifs 12 et 13-se trouvent dans le dispositif de mémoire à bulles et font fonction de détecteurs destinés à détecter les bulles stockées à l'intérieur de la mémoire à bulles L'un des détecteurs résistifs, tel que celui portant la référence 12, fait fonction de capteur, tandis que l'autre détecteur résistif, tel que celui portant la référence 13, fait fonction d'élément fictif ou de référence pour l'ampli- ficateur d'entrée 19 Un circuit de commande 14 est également branché au dispositif de mémoire à bulles 11 et il fournit les signaux de commande nécessaires pour faire fonctionner la mémoire à bulles et pour faire passer les bulles près du détecteur résistif 12 De façon caractéristique, on fait passer la bulle sous le détecteur 12, ce qui produit une légère variation de résistance dans ce détecteur Les détec- teurs 12 et 13 sont connectés entre une source de tension, V ç> et une référence 16 fournissant une paire de courants constants La référence à courants constants 16 fournit en sortie une paire de courants présentant entre eux une rela- tion définie, qui est commandée par une tension de référence appliquée à la borne 17 et par une résistance (non représen- tée) qui est connectée entre la borne 18 et la masse. Lorsqu'une bulle passant à proximité du détecteur résistif 12 fait varier sa résistance, l'amplificateur 19 détecte une différence de tension entre son entrée non inverseuse et son entrée inverseuse L'amplificateur 19 amplifie cette diffé- rence de tension Du fait que la bulle ne passe pas à proxi- mité du détecteur de référence 13, la résistance de ce der- nier ne change pas La référence à courants constants 16 com- de mémoire à bulles. La sortie du régulateur 21 est également connectée à un circuit de décalage de niveau de 2 VBE, 34, et à un régulateur de tension de 4 VBE, 46 Le circuit de décalage de niveau 34 a pour but -d'appliquer à l'amplificateur 33 la tension de sortie régulée du régulateur 21, plus une tension supplémentaire de 2 V BE On obtient la tension supplémentai- re en connectant le circuit de décalage de niveau 34 à la borne de tension VCC, 23 Cette tension supplémentaire est nécessaire du fait que le circuit de décalage de niveau 39 décale le signal de sortie de l'amplificateur 33 dans un sens négatif, et on a trouvé qu'il était plus commode de réaliser le circuit de décalage de niveau 39 sous la forme d'une diode zener plus une chute de tension de VBE Du fait que la tension de sortie du régulateur de tension 21 est de 8,25 volts dans un mode de réalisation préféré, la tension supplémentaire fournie par le circuit de décalage de niveau 34 est nécessaire pour assurer l'existence d'un signal approprié à l'entrée de la bascule RS 42 Le circuit de déca- lage de niveau 39 est alimenté par la borne 23 correspondant à la tension Vc et, en association avec le circuit de déca- lage de niveau 34, il fournit les niveaux de tension appro- priés pour la logique à mode de courant qui est utilisée On notera que tous les circuits logiques comprenant les bascu- les 41, 42 et 43, ainsi que l'inverseur 44, une partie du circuit de sortie 48, et la-porte OU-EXCLUSIF 36 sont ali- mentés par le régulateur 46 La partie de sortie du circuit de sortie 48 est alimentée par le régulateur de tension 47 qui, dans un mode de réalisation préféré, fournit une tension de sortie de 5,5 volts Le régulateur de tension 47 est ali- menté par la tension VCC qui apparaît sur la borne 23 Le signal de sortie qui apparaît sur la borne 53 est prévu pour être compatible avec la logique transistor-transistor (TTL). Dans un mode de réalisation préféré, on utilise la logique à mode de courant afin de réduire les durées de retard totales dans les circuits logiques L'utilisation du régulateur de tension 46 pour fournir une tension de sortie égale à 5 chutes de tension VBE permet de diminuer la taille sites résultant du bruit du système, comme des pointes de bruit à fronts montants et descendants raides, provenant des courants de bobines X et Y qui sont associéesau dispositif de mémoire à bulles magnétiques 11 Les transistors PNP réagissent au temps de montée et de descente des bulles mais non aux pointes de bruit, ce qui procure un effet de filtrage passe-bas incorporé à l'amplificateur. L'amplificateur 24 est alimenté par la sortie du régulateur 21 La sortie de l'amplificateur 24 attaque une source de courant 26 Dans un mode de réalisation préféré, la source de courant 26 est un transistor PNP dont l'émetteur est branché de façon à recevoir la tension de sortie du régu- lateur 21 et dont la base est connectée à la sortie de l'am- plificateur 24 La sortie de la source de courant 26 est rétrocouplée à l'entrée non inverseuse de l'amplificateur 24. Le signal de sortie de la source de courant 26 est également acheminé vers un condensateur de mémorisation 31 et vers une entrée d'un détecteur de seuil 28 Une seconde entrée du détecteur de seuil 28 est connectée à la sortie de l'amplifi- cateur 19 Une source de courant 30 est placée en parallèle sur le condensateur de mémorisation 31 et est branchée entre la sortie de la source de courant 26 et une borne de masse. La source de courant 30 est une source de courant commandée qui fait en sorte que l'amplificateur 24 fonctionne en sui- veur de tension pendant une durée prédéterminée. L'amplificateur 24, en association avec les sources de courant 26 et 30, forme un amplificateur à transconductan- ce connecté de façon à fonctionner en suiveur de tension avec un gain égal à l'unité La source de courant 30 comporte un état "actif" ou conducteur et un état "inactif" ou non con- ducteur La source de courant 30 est limitée de façon ifs ren- te à la conduction d'un courant prédéterminé lorsqu'elle est dans l'état "actif", et à ce moment, l'amplificateur -à tians- conductance est complet et fournit un signal de sortie qui suit le signal d'entrée Lorsque la source de courant 30 est à l'état "inactif", le signal de sortie de la source de cou- rant 26 peut seulement charger le condensateur 31 et ne peut pas décharger ce dernier, ce qui fait que le condensateur 31 emmagasine la valeur de crête du signal d'entrée Un exemple d'un amplificateur à transconductance utilisable est décrit dans la demandé de brevet des E U A d Aposée le sous le numéro Un élément de commutation de fixation de niveau 27, qui est alimenté par la tension provenant du régulateur 21, est connecté à l'amplificateur 24 L'élément de commutation de fixation de niveau 27 est un élément de commutation commandé qui a pour fonction d'interdire à l'amplificateur-24 de produire un signal de sortie sans mettre hors fonction l'amplificateur 24 Cette technique procure un temps de capture plus court du fait que l'étage d'entrée suit toujours le signal d'entrée, ce qui élimine le temps de stabilisation à partir de la capture. Une référence de seuil est connectée au détecteur de seuil 28 Le détecteur de seuil 28 applique un signal de sortie à un amplificateur 33 La sortie de l'amplificateur 33 est connectée à un circuit de décalage de niveau 39 Le détecteur de seuil 28 ainsi que la référence 32 et l'amplifi- cateur 33 constituent un comparateur amplificateur La réfé- rence de tension 32 est alimentée par la tension de sortie qui provient du régulateur 21 et elle est également connectée à la borne de réglage de seuil 51 et à la borne de référence de tension 17 On peut utiliser la borne de réglage de seuil 51 pour changer une référence de seuil du comparateur qui est constitué par le détecteur de seuil 28 et la référence 32 On obtient le seuil le plus élevé qui puisse être détecté en connectant la borne 51 à la masse On peut obtenir un seuil inférieur en connectant la borne 51 à la borne 17 qui corres- pond à la tension de référence Si aucune connexion vers la borne 51 n'est établie, on obtient un seuil compris entre les seuils haut et bas. L'élément de commutation 27 est commandé par un signal de sortie d'une porte OU-EXCLUSIF 36 Une entrée de la porte OU-EXCLUSIF 36 est connectée à la borne de fixation de niveau 37, tandis que son autre entrée est connectée à la sortie Q d'une bascule de type D 41 L'entrée de positionne- ment (S) de la bascule 41 est également connectée à la borne i 1 réduit la complexité du circuit de commande Cependant, le signal d'entrée de commande unique ne doit être utilisé qu'avec des dispositifs de mémoire à bulles magnétiques qui ne présentent pas de transitoires de forte amplitude sur le signal d'entrée qui est appliqué à l'amplificateur de détec- tion L'utilisation d'un seul signal de commande élimine les problèmes de décalage qui peuvent apparattre entre des signaux de commande multiples Le signal 60 représente un signal caractéristique que - fournit le dispositif à bulles magnétiques 11 lorsqu'une bulle passe sous le détecteur résistif Le signal 61 représente le signal que fournit de façon caractéristique un dispositif de mémoire à bulles lorsqu'un zéro, correspondant à l'absence de bulle, passe sous le détecteur résistif Le signal en pointillés 62 représente le signal de sortie appliqué au condensateur de mémorisation 31 Le signal de commande unique est appliqué simultanément aux bornes 37 et 38 Lorsque la partie posi- tive du signal de commande apparaît sur la borne 37, la bascule de type D 41 fournit un niveau logique 1 sur sa sortie Q Ce niveau logique 1 est appliqué à la source de courant 30, ce qui invalide cette source de courant, si bien que le condensateur de mémorisation 31 ne se décharge pas Simultanément, le niveau logique haut ainsi que le signal haut qui apparatt sur la borne 37 sont appliqués à la porte OU-EXCLUSIF 36, ce qui fait passer la sortie de cette porte au niveau logique 0 Ce niveau logique O inva- lide l'élément de commutation de fixation de niveau 27, ce qui fait que ce dernier n'a aucune action pendant cette durée - Le signal de commande unique apparaît également sur la borne 38 à partir de laquelle il est inversé par l'inverseur 44 et appliqué aux entrées d'horloge des bascu- les 41 et 43 ainsi qu'à l'entrée de restauration de la bas- cule 42 Du fait que le signal est inversé par l'inverseur 44, il apparalt aux bascules sous la forme d'un signal au niveau logique bas, ce qui permet à la bascule RS 42 de transmettre à sa sortie Q un niveau logique 1 présent sur son entrée S, tandis que les bascules de type D 41 et 43 ne porte une entrée connectée à la borne 18 Cette entrée a puur but d'augmenter la souplesse d'utilisation de l'amplifi- cateur de détection 10 On peut utiliser une résistance connectée entre la borne 18 et la masse pour commander la valeur du courant que fournit la référence à courants ccns- tants 16 Cette possibilité est souhaitable, du fait que différents fabricants utilisent des valeurs différentes pour les détecteurs résistifs 12 et 13 dans leurs dispositifs de mémoire à bulles La référence à courants constants 16 est alimentée par une tension que fournit le régulateur 21. La tension de référence appliquée à la borne 17 est également appliquée à un régulateur de réfection de l'ondulation de haute fréquence, 21 Le régulateur 21 four- nit la tension régulée de base pour l'amplificateur de détection 10 Le régulateur 21 est alimenté par la tension VCC qui est appliquée à la borne 23 Le régulateur 21 est également connecté à une borne facultative 22 destinée à être utilisée dans un environnement extrêmement bruyant. Lorsqu'une réjection supplémentaire du bruit est nécessaire, on peut connecter la borne 22 à Vcc par l'intermédiaire d'un condensateur pour aider le régulateur 21 dans la réfection du bruit Dans un mode de réalisation préféré, le régulateur 21 fournit une tension de sortie régulée de 8,25 volts. Les étages d'entrée de l'amplificateur 19 sont alimentés par la tension VCC qui apparaît sur la borne 23, tandis que l'étage de sortie est alimenté par le régulateur 21 En alimentant l'étage d'entrée de l'amplificateur 19 par la tension VCC, on obtient une plus grande plage de mode commun, du fait que les détecteurs résistifs 12 et 13 sont également alimentés par VCC Le signal de sortie amplifié que procure l'amplificateur 19 est tout d'abord appliqué à une entrée inverseuse de l'amplificateur 24, qui fait égale- ment fonction de filtre passe-bas La fonction de filtrage de l'amplificateur 24 est obtenue par l'utilisation de tran- sistors PNP Outre le fait qu'ils procurent les décalages de niveau corrects et les impédances d'entrée correctes, les transistors PNP limitent également la réponse en fréquence d'un circuit, ce qui procure une réfection de signaux para- des circuits logiques, qui nécessitent donc une aire moindre, à cause des tensions inférieures qui sont utilisées. Le circuit de commande 14 fait passer une bulle magnétique sous le détecteur 12, qui est en une matière magnéto-résistive, et l'amplificateur 19 amplifie la diffé- rence entre les signaux qui apparaissent sur ses entrées, pour donner un signal de sortie positif qui est transmis à l'amplificateur 24 Dans un système de mémoire à bulles de type caractéristique, le signal détecté qui apparalt à l'en- trée de l'amplificateur 19 présente une partie de sens néga- tif de forte amplitude et une partie de sens positif d'ampli- tude inférieure Lorsqu'une bulle est présente, l'amplitude crête à crête de ce signal d'entrée peut avoir une valeur quelconque comprise entre moins de 5 m V jusqu'à près de 20 m V, en fonction du type et/ou du fabricant du dispositif de mémoire à bulles magnétiques Il qui est utilisé La borne 18 est destinée à la référence de courants 16 pour permettre de connecter une résistance entre la borne 18 et la masse, afin de pouvoir régler la référence de courantsde manière à détecter la tension de sortie maximale possible du dispositif de mémoire magnétique 11 Sous l'effet de la première partie de sens négatif du signal d'entrée, l'amplificateur 24 valide la source de courant 26 qui charge le condensateur de mémori- sation 31, en supposant que la source de courant 30 soit invalidée, comme c'est le cas pendant le mode de détection crête à crête Lorsque le signal d'entrée commence à devenir positif, l'amplificateur 24, qui fonctionne en suiveur de tension dissymétrique, ne valide plus la source de courant 26 Cependant, un signal de sortie provenant de l'amplifica- teur 19 est également appliqué au détecteur de seuil d'entrée 28, et ceci permet au détecteur de seuil 28 de comparer l'amplitude crête à crête du signal d'entrée avec la référen- ce de seuil que fournit la référence 32 Le circuit d'annu- lation du courant de polarisation d'entrée, 29, applique le courant de polarisation d'entrée au détecteur de seuil 28 et à l'amplificateur 24 pour empêcher que les circuits d'en- trée n'absorbent du courant à partir du condensateur de mémorisation 31 et ne déchargent lentement le condensateur 31, entraînant ainsi une mesure erronée Dans un mode de réalisation préféré, un condensateur de compensation est connecté entre l'amplificateur 24 et la masse dans un but de stabilisation Ce compensateur de compensation ainsi que le condensateur de mémorisation 31 sont suffisamment petits pour que l'ensemble de l'amplificateur de détection se trou- vant à l'intérieur du cadre en pointillés 10 puisse être intégré sur une seule puce de circuit intégré. Lorsque la référence 32 est dépassée, le détecteur de seuil 28 applique un signal de sortie à l'amplificateur 33 Le signal de sortie de l'amplificateur 33 est décalé vers le bas par le circuit de décalage de niveau 39 et donne un signal de sortie compatible avec la logique à mode de courant qui est employée dans la bascule 42 Lorsque l'entrée de restauration de la bascule 42 est à un niveau logique bas, un l logique apparait sur la sortie Q si un 1 logique appa- ratt sur l'entrée de positionnement Ce 1 logique est ensuite enregistré dans la bascule de type D 43 lorsque le signal d'horloge (C) appliqué à la bascule 43 passe d'un niveau bas à un niveau haut Ce signal enregistré apparait sur la sortie Q de la bascule 43 et il est émis par le circuit de sortie 48 réalisant la fonction d'interface entre la logique à mode de courant (CML) et la logique transistor-transistor (TTL). L'amplificateur de détection 10 peut fonctionner avec les signaux de fixation de niveau et d'échantillonnage qui sont utilisés de façon caractéristique dans les amplifi- cateurs de détection pour mémoires à bulles magnétiques, et il est également capable de fonctionner avec un seul signal de commande appliqué simultanément sur la borne de fixation de niveau 37 et la borne d'échantillonnage 38 Le signal de commande unique nécessaire ou les deux signaux dans le cas o on utilise à la fois un signal de fixation de niveau et un signal d'échantillonnage, sont fournis par le circuit de commande 14. La figure 2 montre l'utilisation de l'amplifica- teur de détection 10 avec un seul signal de commande. L'utilisation d'un seul signal de commande est plus simple du fait qu'elle nécessite moins de signaux d'entrée et de fixation de niveau 37 L'entrée D de la bascule 41 est connectée à la masse tandis que son entrée d'horloge est connectée à la sortie de l'inverseur 44 Lorsqu'un signal de fixation de niveau est appliqué à la borne 37, la bascule 41 est positionnée de façon à donner un niveau logique 1 sur sa sortie Q Lorsque les deux entrées de la porte OU-EXCLUSIF 36 sont à un niveau logique 1, sa sortie est à un niveau logique 0, ce qui invalide l'élément de commutation 27 et permet à la source de courant 26 de charger le condensateur 31 lorsque le signal de polarité approprié est reçu à l'entrée de l'amplificateur 24 Chaque fois que les deux entrées de la porte OU-EXCLUSIF 36 sont différentes l'une de l'autre, sa sortie est à un niveau logique 1, ce qui valide l'élément de commutation 27. L'inverseur 44 reçoit son signal d'entrée de la borne d'échantillonnage 38 et il fournit le signal d'entrée de restauration (R) pour la bascule RS 42, et un signal d'entrée d'horloge (C) pour la bascule de type D 43, ainsi que le signal d'entrée d'horloge pour la bascule 41 Les entrées S et S de la bascule RS 42 sont connectées aux sor- ties respectives du circuit de décalage de niveau 39 Les sorties Q et Q de la bascule 42 sont connectées respective- ment aux entrées D et D de la bascule 43 Les sorties Q et Q de la bascule 43 sont connectées au circuit de sortie 48. La sortie du circuit de sortie 48 est connectée à la borne de sortie 53 On utilise le circuit de sortie 48 pour réali- ser l'interface entre la logique à mode de courant (CML) qui est utilisée dans l'amplificateur de détection 10, et la logique transistor-transistor (TTL) Le circuit logique de multiplexage 49 applique un signal de commande au circuit de sortie 48 et reçoit un signal d'entrée provenant de la borne CS 52 Le circuit logique de multiplexage 49 fait en sorte que le circuit de sortie 48 établisse une impédance de sortie élevée sur la borne de sortie 53 lorsque la borne CS 52 est à un niveau logique 1 La borne de multiplexage 52 est utile lorsque l'amplificateur de détection 10 et le dispositif de mémoire à bulles 11 sont utilisés dans un système comportant un ensemble d'amplificateurs de détection et de dispositifs changent pas d'état Cependant, lorsque le signal de sortie de l'inverseur 44 passe du niveau logique bas au niveau logique haut, la sortie Q de a bascule 41 passe à un niveau logique 0, du fait que l'entrée D est connectée à la masse, et la sortie Q de la bascule 43 prend l'état qui correspond au niveau logique apparaissant sur son entrée D Le niveau logique haut qui apparaît sur l'entrée de restauration de la bascule 42 fait passer la sortie Q à un niveau zéro. Pour éviter l'apparition de toute condition d'indétermina- tion entre les bascules 42 et 43,on peut utiliser un retard RC sur l'entrée de restauration de la bascule 42, afin de retarder légèrement le signal de restauration, de façon que lorsque la sortie Q de la bascule 42 est à un niveau logique 1, ce niveau logique 1 soit transféré dans la bascule 43 avant que la bascule 42 soit restaurée. La figure 3 montre l'utilisation de l'amplifica- teur de détection 10 avec un signal de fixation de niveau individuel et un signal de commande d'échantillonnage indi- viduel Le signal 70 représente le signal d'entrée lorsqu'une bulle est présente, tandis que le signal 71 représente le signal d'entrée en l'absence de bulle Le signal en pointillés 72 représente le signal de sortie appliqué au condensateurcbmémorisation 3 l On remarque qu'un transitoire ou une pointe de forte amplitude, 73, apparaît sur le signal 70 Ceci est caractéristique de nombreux dis- positifs de mémoire à bulles magnétiques, et on pense que la cause réside dans les courants de commutation appliqués aux bobines qui déplacent les bulles sur le dispositif de mémoire à bulles magnétiques Du fait que ce transitoire peut entra Tner une erreur de lecture, il est préférable de ne pas échantillonner le signal d'entrée pendant cette durée Lorsque le signal de fixation de niveau est à l'état haut, l'amplificateur de détection 10 recherche la crête négative Cette recherche a lieu entre les instants Tl et T 2 Lorsque le signal de fixation de niveau passe à l'état bas, à l'instant T 2, la sortie de la porte OU-EXCLUSIF 36 passe à un niveau logique 1, ce qui fait passer à l'état actif l'élément de commutation de fixation de niveau 27, et invalide la sortie de l'amplificateur 24 Ceci permet à l'entrée de continuer de suivre le signal, sans que la sor- tie de l'amplificateur 24 réagisse au transitoire négatif de forte amplitude, 73 Lorsque le signal d'échantillonnage passe à l'état haut, la sortie de l'inverseur 44 passe à l'état bas, ce qui ne provoque aucunchangement dans les bascules On notera que la sortie de la bascule 41 demeure au niveau logique 1 qui a été produit par l'application du niveau logique 1 sur son entrée de positionnement (S) La crête mémorisée par le condensateur de mémorisation 31 est bloquée entre les instants T 2 et T 3, dans un but de compa- raison A la fin du signal d'échantillonnage, à l'instant T 3, la sortie de l'inverseur 44 passe à un niveau logique 1, ce qui a pour effet d'enregistrer dans la bascule 43 l'information provenant de la bascule 42, de restaurer la bascule 42 et de positionner la sortie Q de la bascule 41 à un niveau logique O Un niveau logique O sur la sortie Q de la bascule 41 valide la source de courant 30, ce qui ramène l'amplificateur 24 et les sources de courant 26 et 30 dans le mode suiveur de tension Du fait qu'à cet instant les deux entrées de la porte OU-EXCLUSIF 36 sont à un niveau logique O, sa sortie est à un niveau logique 1, ce qui per- met à l'amplificateur 24 de réagir pleinement au signal d'entrée suivant. On doit voir maintenant que l'invention procure un amplificateur de détection perfectionné qui est particuliè- rement utile pour des dispositifs de mémoire à bulles magne- tiques L'amplificateur d'entrée 19 ainsi que l'amplifica- teur de mémorisation 24 utilisent des transistors PNP qui procurent les décalages de niveau corrects et les impédances correctes, et qui limitent également la réponse en fréq;ince du système, ce qui assure la ré,ection des signaux parasites qui résultent du bruit du système, constitué par exemple par des pointes de bruit à fronts montants et descendants raides qui proviennent dés courants des bobines X et Y du dispositif de mémoire à bulles magnétiques 11 Les transistors PNP réagissent au temps de montée et de descente des bulles, mais ne réagissent que de façon atténuée aux pointes de bruit rapides, ce qui procure un effet de filtrage passe-bas. Le condensateur de mémorisation 31 est chargé au moyen d'un transistor PNP du fait que la jonction de collecteur polari- sée en inverse d'un transistor PNP latéral a une plus faible capacité qu'une jonction d'émetteur polarisée en direct d'un transistor NPN De plus, le transistor PNP demeure pola- risé en inverse pendant la transition du mode de recherche de cr Ate vers le mode de blocage, ce qui élimine toute erreur induite par le couplage de charge de la capacité de la jonc- tion vers le condensateur de mémorisation Une autre caracté- ristique essentielle de l'amplificateur de détection perfec- tionnée consiste dans le régulateur de tension incorporé Ce régulateur isole le reste du circuit par rapport à l'alimen- tation du système, qui comporte souvent un bruit supérieur au signal provenant des détecteurs de bulles Si ce bruit pouvait influencer le reste du circuit de l'amplificateur de détection, il apparaîtrait des erreurs dues à un déclenche- ment erroné du comparateur. L'amplificateur de détection perfectionné 10 com- porte un détecteur de signal crête à crête qu'on utilise pour la comparaison avec une tension de seuil, au moyen d'un comparateur Une simple connexion d'une borne de réglage de seuil 51 permet de régler le comparateur à divers niveaux de seuil La bascule RS 42 et la bascule de type D 43 suivent le signal de sortie du comparateur et on utilise ces bascules pour enregistrer les données lues dans un canal de détection jusqu'à un instant qui précède immédiatement l'apparition du bit de données suivant à lire En utilisant une bascule RS ainsi qu'une bascule D en série, on élimine les problèmes d'horloge résultant d'un décalage et on évite un changement prématuré du signal détecté L'amplificateur de détection 10 est également capable de fonctionner avec un seul signal de commande ou avec des signaux de commande de fixation de niveau et d'échantillonnage séparés. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS ______________ 1 Amplificateur de détection destiné à détecter des signaux de faible amplitude et comportant une entrée et une sortie, un amplificateur ( 19, 24) connecté à l'en- trée, recevant et amplifiant le signal de faible ampli- tude appliqué à celle-ci; un élément de commutation de fixation de niveau ( 27) connecté à l'amplificateur ( 19, 24) pour empêcher que l'amplificateur ne réagisse au signal pendant une durée prédéterminée; des moyens de mémorisation ( 31) d'un signal de sortie de l'amplifica- teur, ces moyens de mémorisation étant connectés à l'am- plificateur; un comparateur branché aux moyens de mé- morisation de façon à comparer le signal de sortie mé- morisé dans ces derniers avec une référence prédétermi- née, le comparateur ( 28,33) fournissant un signal de sortie lorsque le signal de sortie mémorisé dépasse la référence prédéterminée; et une bascule ( 42) connectée à la sortie du comparateur, cette bascule produisant un niveau de sortie prédéterminé lorsque le comparateur produit un signal de sortie. 2 Amplifi cateur de détection selon la reven- dication 1, caractérisé en ce qu'il comprend en outre un étage de sortie ( 48) qui est connecté à la sortie de la bascule de façon à produire un signal de sortie com- patible avec un circuit auquel il est connecté. 3 Amplificateur de détection selon la reven- dication 1, caractérisé en ce qu'il comprend en outre un régulateur de tension ( 21) intégré sur la même puce de circuit intégré que l'amplificateur de détection, pour appliquer une tension régulée à l'amplificateurde détection. 4 Amplificateur de détection selon la revendica- tion 3, caractérisé en ce que le régulateur de tension ( 21) est un régulateur de tension à réfection de l'ondulation de haute fréquence. 5 Amplificateur de détection selon la revendica- tion 4, caractérisé en ce que l'amplificateur ( 24) est un amplificateur de basse fréquence qui utilise des transis- tors PNP pour donner une réponse de basse fréquence. 6 Amplificateur de détection destiné à détecter des signaux de faible amplitude, cet amplificateur compor- tant une entrée et une sortie, caractérisé en ce qu'il com- prend: un amplificateur de basse fréquence ( 19) connecté à l'entrée; des moyens ( 27) connectés à l'amplificateur de basse fréquence afin d'empocher sélectivement l'amplifica- teur de basse fréquence de produire un signal de sortie; une source de courant ( 26) connectée à l'amplificateur de basse fréquence et qui produit un courant de sortie sous la dépendance de l'amplificateur de basse fréquence; des moyens de mémorisation ( 31) connectés de façon à recevoir le courant de sortie; un comparateur ( 28, 33) connecté aux moyens de mémorisation de façon à comparer le courant de sortie mémorisé avec une référence prédéterminée,le compa- rateur produisant un signal de sortie lorsque recourant de sortie mémorisé dépasse la référence prédéterminée; et un circuit logique ( 42, 43) destiné à enregistrer temporaire- ment le signal de sortie du comparateur. 7 Amplificateur de détection selon la revendica- tion 6, caractérisé en ce que le circuit logique comporte une bascule RS ( 42) qui est destinée à recevoir le signal de sortie du comparateur et une bascule D ( 43) qui est connectée à la bascule RS pour recevoir un signal de sortie provenant de cette dernière. 8 Amplificateur de détection selon la revendica- tion 6, caractérisé en ce que les moyens de mémorisation consistent en un condensateur ( 31) et mémorisent le courant de sortie d'amplitude maximale d'une première polarité, de façon que le comparateur puisse comparer la référence pré- déterminée avec une amplitude crête à cr 6 te d'un signal apparaissant à l'entrée de l'amplificateur de détection. 9 Amplificateur de détection destiné à détec- ter un signal de faible amplitude et à fournir un signal de sortie basé sur le signal de faible amplitude, carac- térisé en ce qu'il comprend: un amplificateur d'entrée ( 19) destiné à produire un signal de sortie amplifié à partir du signal de faible amplitude; un amplificateur de filtrage ( 24) connecté à l'amplificateur d'entrée de façon à produire un signal de sortie filtrée; une source de courant ( 26) qui est connectée à l'amplificateur de filtrage et qui est commandée par le signal de sortie filtré; des moyens d'invalidation ( 27) qui sont connec- tés à l'amplificateur de filtrage pour invalider sélec- tivement le signal de sortie filtré; un condensateur de mémorisation ( 31) qui est connecté à la source de cou- rant pour mémoriser la charge fournie par la source de courant; et un détecteur de seuil ( 28) qui est connecté au condensateur de mémorisation et à la sortie fournis- sant le signal amplifié, pour détecter le moment auquel la tension crête à crête totale dépasse un niveau prédé- terminé. Amplificateur de détection selon la reven- dication 9, caractérisé en ce qu'il comprend en outre une bascule RS ( 42) qui est connectée à la sortie du détecteur de seuil et une bascule D ( 43) qui est connectée à la bascule RS pour enregistrer temporairement un signal de sortie de cette dernière. Il Amplificateur de détection selon l'une quelconque des revendications 1 à 10, caractérisé par le fait qu'il est utilisé en combinaison avec un système de mémoire à bulles magnétiques qui comprend un dispositif de mémoire à bulles magnétiques, un détec- teur fictif ( 13), un détecteur ( 12) dont la résistance change sous l'effet du mouvement d'une bulle magnétique passant à proximité de ce dernier, et des moyens de commande ( 14) destinés à faire passer des bulles magnétiques à proximité du détecteur, cet amplificateur comprenant une source de courants constants ( 16) destinée à faire circuler un courant dans le détecteur fictif ( 13) et dans le détec- teur ( 12), à un niveau déterminé par une tension de référence.