Brevet FR2515847A1 — publié le 19830506

T " Circuit de lissage notamment pour un appareil d'affi- chage n. La présenté invention con- cerne un circuit de lissage notamment destiné à un appareil d'affichage. On connait notamment un système de transmission d'informations telles que des nouvelles, des prévisions météorologiques, des infor- mations ou analogues en utilisant un réseau téléphoni- que ou encore la période d'effacement vertical d'une émission de télévision; il s'agit du système C.A P T A I K (réseau d'informations de caractères et de schémas avec accès téléphonique)-une émission de télévision à caractères multiplexés etc. Dans un-tel système de transmission, du côté de l'émetteur, on convertit des caractères tels que des lettres, des chiffres ou des symboles en des signaux codés pour les transmettre; du côté du récepteur, on décode les caractères d'ori- gine à partir des signaux codés, reçus et on affiche ces caractères sur un écran-image d'un récepteur de télévision. A titre d'exemple pour la lettre "A", le signal codé " 41 " (code hexadécimal) correspondant à la lettre "A" est transforméen eu M saal en code binaire de 8 bits qui est transmis par lémetteu-r. Au niveau du récepteur, le signal codé " 4 l' est fourni à un mémoire de caractères (générateur de caractèr es) qui forme un signal de luminance correspondant au schéma de la lettre "A" pour assurer l'affichage de la lettre "A" sur l'écran-image du récepteur de télé-ision. Dans ces conditions, en pratique, on effectue un lissage pour rendre le caracte- re facile à lire. La figure 1 montre schéma- tiquement un exemple d'une forme d'origine du caractè- re "A" inscrit dans la mémoire de caractères Cette forme d'origine est obtenue par exemple à l'aide d'un système à matrice de points correspondant à 5 x 7 points. La figure 2 montre schéma- tiquement la lettre "A" affichée sur l'écran-image du récepteur de télévision en l'absence de lissage Les références L * L 14 (L 2 m+l, L 2 m, m étant un nom- bre entier y compris 0) désignent les lignes de balayage; les lignes de balayage L 2 mî correspondant aux lignes en pointillés sont formées pendant les trames d'ordre impair alors que les lignes de balayage L 2 m correspondant aux lignes paires sont formées pendant les trames d'ordre pair La référence Du désigne un point (point lumineux) de dimensions fondamentales ô comme la sortie (figure 1) de la mémoire de caractères est utilisée à la fois dans les trames d'ordre pair et dans les trames d'ordre impair, on obtient le schéma d'affichage représenté à la figure 2. Lorsqu'on effectue un lis- sage, on obtient la lettre "A" affichée sur l'écran- image du récepteur de télévision selonla figure 3; dans cette lettre, des demi-points Dh dont la largeur de chacun correspond à la moitié du point initial Du sont ajoutés au schéma d'affichage de la figure 2- On obtient ainsi une lettre "A" selon la figure 3 qui est moins discontinue (lisse) par comparaison avec la let- tre "A" avant le lissage selon la figure 2; la lettre est ainsi plus facile à reconnaître. Pour ce lissage, il y a seulement deux combinaisons de base du demi-point Dh avec le point unitaire Du comme le montre la figure 4 pour tous les caractères, on ajoute au point unitaire Du des demi-points Dh suivant les combinaisons repré- sentées à la figure 4. Lorsqu'on effectue le lis- sage, on ajoute des demi-points Dh sur la base des deux combinaisons représentées à la figure 4, si les schémas d'origine sont des caractères tels que par exemple ceux représentés à la figure 5, on obtient à l'affichage des formes ou schémas comme représenté à la figure 6; lors- que la partie oblique de la forme affichée est très in- clinée comme par exemple pour la lettre "V", le lis- sage de cette partie n'est pas toujours suffisant dans le cas d'une partie de ligne oblique comme pour le symbole "/", il devient trop accentué dans le cas du symbole ",", la partie non ponctuelle qui correspond au point unitaire Du est remplie de moitiés de points Dh. La présente invention se propose de créer un circuit de lissage pour un appareil d'affichage permettant de remédier aux inconvénients des solutions connues pour obtenir des caractères affi- chés dont la forme soit plus facile à lire. Selon une caractéristique, l'invention prévoit un circuit de lissage pour un appa- reil d'affichage dans lequel les points qui forment une matrice orthogonale dans le sens des lignes et des colonnes, sont formés par un balayage-horizontal et vertical et un caractère tel qu'une lettre, un chiffre -2515847 ou un symbole est affiché à l'aide de tels points dans les hypothèses suivantes: petits points: points dont la largeur correspond à un tiers de celle d'un point - t: temps calculé pour chaque point en terme n de durée selon que le petit point est ajouté ou enlevé. D: donnée sur une ligne affichée. R: donnée sur la ligne qui précède ou qui suit directement la ligne affichée, ce dispositif comportant une mémoire pour enregistrer les données R(tnl), R(tn), R(tn+l), D(tn l), D(tn) et D(tn+l); un circuit logique pour effectuer les opérations logiques pour additionner ou retrancher un petit point en fonction du contenu enre- gistré dans la mémoire et suivant une expression logi- que prédéterminée ainsi qu'un circuit pour ajouter ou retrancher un petit point par rapport à un point sui- vant le signal de sortie fourni par le circuit logique, le circuit logique satisfaisant aux conditions suivantes: ( 1) La condition pour ajouter un petit point à l'avant dans l'intervalle 1/3 par rapport au point est égale à R(Tn_ 1) ' R(tn) X D(tn-l) = 1 ( 2) La condition pour ajouter un petit point dans l'in- tervalle 1/3 arrière par rapport au point est: R(tn) R(tn+ 1 D(tn+): ( 3) La condition pour enlever le petit point de l'in- tervalle avant de 1/3 du point est égale à: nl) n) R(t N +l)> D(tn_ D(t N +) D(t = 1 ( 4) La condition pour enlever un petit point de l'inter- valle arrière 1/3 du point est égale à: R(t n-l R(tn)* Rt 1 D(t 1)* D(t=n+ 1 1 La présente invention sera plus en détail à l'aide des dessins annexés, dans les- quels la figure 1 est un schéma d'un exemple de modèle original de lettre inscrit dans une mémoire de caractères pour être affiché sur l'écran- image d'un récepteur de télévision. la figure 2 est un schéma de l'image apparaissant sur l'écran du récepteur de télé- vision et qui correspond au modèle original de la figu- re 1, cette image n'ayant pas subi de lissage. la figure 3 est un schéma d'une lettre correspondant au modèle original de la figure 1 apparaissant sur l'écran-image du récepteur de télévision, traitée par un circuit de lissage classi- que. la figure 4 est un schéma d'un exemple des combinaisons fondamentales d'un point unitaire et d'un demi-point pour effectuer le lissage selon l'art antérieur. la figure 5 montre d'autres modèles d'affichage. la figure 6 montre des caractères affichés correspondant aux modèles de la figure 5 obtenus par un circuit de lissage classique. la figure 7 montre les caractères affichés correspondant aux modèles de la figure 5 traités selon un exemple de circuit de lissage de l'invention. les figures 8 à ll sont des schémas servant à expliquer l'invention. la figure 12 est un schéma-bloc de principe d'un mode de-réalisation d'un circuit de lissage selon l'invention. les figures 13 A-13 F et 14 A-14 C sont des chronogrammes servant à expliquer lé fonctionnement du circuit de lissage de l'invention selon la figure 12. les figures 15 et 16 sont des tables de vérité servant à expliquer le cir- cuit logique faisant partie du circuit de lissage de la figure 12, selon l'invention. DESCRIPTION D'UN MODE DE REALISATION PREFERENTIEL DE L'INVENTION Selon l'invention, comme cela est représenté par exemple à la figure 7, on ajouté des petits points Ds ayant chacun une largeur correspon- dant par exemple à 1/3 de celle du point unitaire Du au- caractère pour assurer un lissage De plus, certaines parties appropriées des points unitaires Du sont coupées pour assurer également le lissage En d'autres termes, on additionne ou on retranche un petit point Ds d'une largeur de 1/3 de celle du point unitaire par rapport au point unitaire Du pour assurer le lissage. La figure 8 montre les combinaisons fondamentales pour l'addition ou la sous- traction d'un petit point Ds par rapport au point uni- taire Du selon l'invention; la figure 9 montre les combinaisons de base des points unitaires lorsque le petit point Ds ne peut être ni ajouté, ni retranché du point unitaire Du. Pour déterminer si un petit point Ds doit être ajouté ou retranché d'un cer- tain point au cours de la trame d'ordre impair, on utilise les données de la ligne en cours d'affichage (données de la ligne du modèle original) et la donnée de la ligne qui précède immédiatement alors qu'au cours des trames d'ordre impair, on utilise les données de la ligne en cours d'affichage et les données de la ligne qui suit directement (l'expression "l-igne"l ne représente pas la ligne du modèle d'affichage mais la ligne du modèle d'origine, figure 1). Comme cela découle claire- ment des figures 7 et 8, pour le petit point Ds, on a un petit point Df qui se trouve à l'avant de 1/3 de l'intervalle du point unitaire et un petit point Db qui se trouve à l'arrière à 1/3 de l'intervalle du point unitaire Dans ces conditions, le point Df est appelé "petit point avant" et le point Db est appelé "petit point arrière" Si l'on recherche les conditions dans lesquelles le petit point avant Df et le petit point arrière Db doivent être ajoutés ou retranchés, on ob- tient les conditions suivantes: comme cela est par exemple représenté aux figures l OA et l OB et ll A, ll B, supposons que les références tn, D et R ont la signi- fication suivante: tn temps calculé pour chaque point unitaire en terme de durée pour laquelle le petit point Df ou Db est ajouté ou retranché. D donnée affichée (donnée de la ligne en cours d'affichage} R: donnée de référence (donnée de la ligne qui précède ou qui suit directement). On établit alors les con- ditions suivantes: ( 1) La condition pour laquelle le petit point avant Df est ajouté (figure IOA) R(t 1 R(t)e D(t) n-I N n-1 ( 2) La condition dans laquelle le petit point arrière Db est ajouté (figure 11 A): R(tn)* R(tn+l)* D(tn+ 1) 1 ( 3) La condition dans laquelle le petit point avant Df est retranché (figure l OB): R(tn l) R(tn)* R(tn+l) D(tn 1) D(tn 1) = 1 n-l N n+ 1 n-l n+l ( 4) La condition dans laquelle le petit point arrière Db est retranché (figure 11 B): R(t 1) R(t) R(tn+l) *D(tnl D(t) = 1 Selon l'invention, lorsque l'une des conditions ( 1) à ( 4) ci-dessus est satisfaite, le petit point avant Df ou le petit point arrière Db correspondant à la condition satisfaite est ajouté ou est retranché suivant cette condition. Dans ce cas pour combiner les points unitaires Du représentés à la figure 9, les conditions ( 1) à ( 4) ne sont pas satisfaites, si bien que le petit point Ds n'est ni ajouté, ni retranché de la combinaison telle que décrite. La figure 12 montre sché- matiquement un exemple de circuit de lissage selon l'invention qui permet d'effectuer le lissage selon les conditions ( 1)-( 4) A la figure 12, la référence 11 désigne une mémoire de caractères (ou générateur de caractères) dans laquelle sont inscrites les données des modèles d'origine formés selon une matrice de x 7 points La figure 12 montre schématiquement les données correspondant à la lettre "A" désignée par le signal de code; les points référencés par O, cor- respondent à l'état logique " 1 " alors que les points non référencés correspondent à l'état logique " O ". L'intervalle entre les caractères dans la direction de la ligne (direction horizontale) lors de l'affichage correspond à l'intervalle d'un point unitaire, si bien que bien qu'un caractère corresponde à 5 x 7 points, la zone d'affichage présente des dimensions égales à 6 x 7 points par caractère (dans ce cas, l'intervalle entre les caractères dans la direction des colonnes n'est pas pris en compte). Une impulsion de synchro- nisation horizontale est fournie à un générateur non représenté dans lequel se forme un signal d'adresse de ligne LADRS qui change à chaque période horizontale pour désigner l'adresse de ligne de la mémoire de caractères Il ainsi que le signal d'adresse supplémen- taire SADRS. Le signal d'adresse sup- plémentaire SADRS correspond au signal représenté à la figure 13 C De façon plus précise, la figure 13 A montre une cadence d'image FCK et la figure 13 B montre une cadence de point DCK; une période d'un cycle TF de la cadence d'image FCK correspond à la période au cours de laquelle s'affiche une ligne du modèle d'origine et une période de cycle TD de la cadence de point DCK corres- pond à la période pendant laquelle est affiché un point du modèle original Le signal d'adresse supplémentaire SADRS (figure 13 C) passe à l'état "-1 " pendant la pre- mière moitié de période Tr de la période TF pour la trame d'ordre impair et à l'état " O " au cours de la seconde moitié de cet intervalle TD Le signal d'adres- se supplémentaire SADRS passe à l'état "+ 1 " au cours de la première demi-période T D de la période TF dans la trame d'ordre pair et à l'état " O " au cours de la seconde moitie de la période Td. Les signaux d'adresse LADRS et SADRS sont fournis par les lignes de bus 12 et 13 à un additionneur 14 dont le signal de sortie, additionné, est fourni à la mémoire de caractères 1 lîcomme signal d'adresse de ligne pour désigner l'adresse de la ligne. C'est pourquoi au cours de la dernière demi-période Td de la période TF, l'adresse de la ligne en cours d'affichage est attribuée à la mémoire de caractères Il alors qu'au cours-de la pre- mière demi-période Tr, l'adresse de la ligne qui pré- cède ou qui suit immédiatement est attribuée à la mémoire de caractères 11; ainsi comme représenté à la figure 13 D,au cours de la première demimoitié Tr de la période TF, la donnée de référence R (donnée de type parallèle de 5 bits) est lue 5 bits à chaque fois alors qu'au cours de la seconde demi-période Td, la donnée d'affichage D (donnée de type parallèle à 5 bits) est lue par 5 bits à la fois Alors que les données de lecture R et D sont des données parallèles de 5 bits chacune comme cela a été indiqué, un bit de niveau " O " qui joue le rôle d'intervalle entre les caractères est ajouté à ces données, si bien que les données R et D deviennent des données de type parallèle ayant chacune 6 bits. Les données parallèles à 6 bits sont fournies en parallèle à un registre à déca- lage de données, de référence 21 à 10 bits; comme repré- senté à la figure 13 E, à la fin de la période Tr, une impulsion de chargement RLD est fournie au registre à décalage 21 de façon que les données de référence géné- rées au cours de la période Tr soient chargées en paral- lèle dans le registre à décalage 21 Par ailleurs, les données de type parallèle à 6 bits, dérivées de la mémoire de caractères 11 sont fournies en parallèle à un registre à décalage de données d'affichage 22 à 7 il bits; comme représenté à la figure 13 F, à la fin de la période Td, une impulsion de charge DLD est fournie au registre 22 pour que la donnée d'affichage D produite au cours de la période Td soit chargée en parallèle dans le registre 22. Les registres à décalage 21 et 22 reçoivent la cadence de point DCK comme cadence de décalage; les données R et D sont décalées en série comme le montrent les flèches dans les registres à décalage 21 et 22 Le registre à décalage 21 fournit simultanément les données de référence R(tn 1)' R(tn), et R(t) (c'est-à- dire en parallèle) alors que le registre à décalage 22 fournit simultanément les don- nées d'affichage D(tn), D(tn) et D(t nl) en même temps que sont produites les données de référence R(t n-l) R(t n+l) Les données de référence R et d'affichage D ainsi dérivées sont fournies à un circuit logique 30 Le circuit logique 30 effectue l'addition ou la suppression du petit point avant Df et du petit point arrière Db suivant que sont satis- faites les conditions (l)-( 4) énoncées précédemment. Dans ce mode de réalisation, le circuit logique 30 se compose de décodeurs 31 et 32 qui effectuent des opéra- tions logiques selon la table de vérité de la figure 15; des décodeurs 33, 34 qui effectuent des opérations logi- ques suivant la table de vérité de la figure 16, des inverseurs 41-44,des portes NAND (encore appelées "portes NON-ET") 45 et 46, des portes OR (OU) 47 et 48. Le circuit logique 30 reçoit les données R et D des registres 21 et 22 Le générateur d'impulsions 50 forme comme représenté à la figure 14, une impulsion de point Pf qui est placée dans la période correspondant à 113 de la période Td, en avant, d'une cadence de point DCK, ce qui donne le petit point avant Df ainsi qu'une lu -i impulsion de point Pb qui est placée dans le tiers arrière de cette période et qui devient le petit point arrière Db Ces points d'impulsion Pf et Pb sont éga- lement fournis au circuit logique 30. Ainsi, la porte NAND 46 fournit un signal de luminance Y du modèle d'affichage avec un petit point avant Df ou un petit point arrière Db qui est ajouté ou enlevé en fonction dès que les conditions ( 1 4) énoncées ci-dessus sont satisfaites. Ce signal de luminance Y est appliqué par un amplifica- teur 60 à un tube cathodique 70. Comme indiqué selon l'in- vention, comme des petits points Df et Db ayant chacun une largeur correspondant à 1/3 de celle du point uni- taire Du sont ajoutés ou retranchés du point unitaire Du en fonction des conditions ( 1 4), le caractère est affiché sur l'écran du tube cathodique 70 comme cela est par exemple représenté à la figure 7 Ainsi même pour une partie de ligne oblique du caractère qui est inclinée, cette partie inclinée s'affiche comme une partie de ligne oblique, continue sans être diffi- cile à lire La partie sans point du point unitaire Du n'est jamais remplie Le modèle du caractère affiché est ainsi d'une lecture facile. Alors que dans le mode de réalisation décrit ci-dessus, les données de référence R et d'affichage D sont lues deux fois dans la mémoire de caractères 11 au cours d'une période de cadence d'image TF, il est possible de lire les données R et D une fois Dans ce cas, il suffit-par exemple de prévoir deux mémoires de caractères et de lire la données d'affichage D d'une des mémoires de caractères, la don- née de référence R étant lue de l'autre mémoire de caractères Il est également possible d'avoir un regis- tre à décalage correspondant à une ligne horizontale 15847 pour retarder les données de sortie de la mémoire de caractères de la valeur d'une ligne horizontale, les données retardées et les données non retardées étant utilisées en alternance comme données d'affichage D et comme données de référence R. Dans le cas des opérations de lissage décrites ci-dessus, comme la lecture de la donnée d'affichage D et de la donnée de référence R dans la mémoire de caractères se fait une fois pendant une période de cadence d'image TF, on peut utiliser une mémoire de caractères, lente. En outre si l'intervalle entre les caractères n'existe pas comme dans l'affichage de modèle graphique habituel, si les bits des registres à décalage 21 et 22 sont augmentés d'un bit chacun, il est possible d'effectuer le lissage à la frontière entre les caractères voisins l'un de l'autre. En outre à la place du lissage, par l'addition ou la soustraction du petit point avant Df ou du petit point arrière Db, le lissage peut également se faire par modification de la luminan- ce Dans ce cas, le demi-point Dh de la figure 4 est utilisé comme point unitaire Du et la combinaison fonda- mentale se fait à l'aide d'un tel demi-point Dh dont on diminue la luminance. R E V E N D I C A T I 0 N Circuit de lissage pour un appareil d'affichage dans lequel des points qui composent une matrice orthogonale dans la direction des lignes et des colonnes sont formés par balayage horizontal et verti- cal, un caractère tel qu'une lettre, un chiffre ou un sym- bole est affiché par les points, circuit caractérisé en ce que tenant des définitions suivantes petit point point dont la largeur correspond à 1/3 de celle d'un point normal. t temps calculé pourchaque point en terme n de durée correspondant à l'addition ou à la soustraction. D donnée sur une ligne en cours d'affichage. R donnée sur une ligne qui précède ou qui suit immédiatement la donnée en cours d'affichage. le circuit comportant une mémoire pour enregistrer les données R(tnl), R(tn), R(tn+l) D(tn 1), D(tn) et D(t n+), un circuit logique pour effectuer des opéra- tions logiques consistant à additionner ou à retrancher des petits points en fonction du contenu enregistré dans la mémoire et suivant des conditions logiques prédétermi- nées, un circuit pour additionner ou retrancher des petits points par rapport au point normal suivant le signal de sortie du circuit logique, le circuit logique satisfaisant aux conditions suivantes: ( 1) Condition pour additionner un petit point en avant d'un point dans un intervalle correspondant à i/3 de la durée du point normal RTî 1) R(t > D(t j n-l N n-l ( 2) Condition pour ajouter un petit point après un point normal et d'une durée de 1/3 de celle du point normal R(tn)' R(tn+l) D(t n+)= 1 ( 3) Condition pour retrancher un petit point à l'avant d'un point normal dans un intervalle de 1/3 de la durée de celle d'un point normal: R(t R(tn)* R(tn+)o D(tnl) D( tn+l 1 n-1 N n+l n-1 l+ ( 4) Condition pour soustraire un petit point de l'arrière d'un point normal dans un intervalle correspondant à 1/3 de celui de l'intervalle normal: R(t l) R(tn) R(tn+l) D(tn_) D(tn+l = 1