Brevet FR2519791A1 — publié le 19830718

DISPOSITIF DE PROGRAMMATION D'UNE MEMOIRE A LECTURE SEULE PROGRAMMABLE La présente invention a pour objet un dispositif de programmation de mémoires à lecture seule, du type programmable ou reprogrammable électriquement, assurant la programmation de telles mémoires in situ. On rappelle qu'on entend par mémoire à lecture seule, ou mémoire morte ou ROM (initiales de l'expression anglo-saxonne Read Only Memory > , une mémoire dont le contenu est en principe défini et figé une fois pour toutes et dont la seule utilisation est la lecture des informations qui y sont contenues. Ces informations peuvent être fixées définitivement dans la mémoire ou être susceptibles d'effacement, par exemple à l'aide d'un éclairage ultra-violet, puis de réinscription (ou reprogrammation), ce type de mémoire étant couramment désigné sous l'appellation REPROM (pour reprogrammable ROM).La réinscription se fait en général électrique ment, à l'aide de commandes particulières mettant la mémoire dans un état de programmation, par opposition à son état habituel de lecture, et de tensions particulières, en général plus élevées que les tensions utilisées pour la lecture. Différents dispositifs connus réalisent une telle reprogrammation (ou "programmation" lors de l'initialisation de la mémoire) d'une mémoire REPROM ; il s'agit en général de dispositifs autonomes, constitués de circuits montés sur une carte de circuit imprimé, connectables à un processeur susceptible de gérer la programmation et à une source des données à inscrire dans la mémoire REPROM ; ces dispositifs nécessitent la mise en place de la mémoire REPROM à programmer en un point particulier du dispositif lui-même, c'est-à-dire la déconnexion de la mémoire du circuit où elle était utilisée, ce qui constitue bien entendu un inconvénient tant sur le plan de la perte de temps (opération supplémentaire et délicate) que sur le plan d'une éventuelle dégra dation des qualités de la mémoire due aux soudures et dessoudures multiples.Il existe un palliatif à cette situation qui consiste à monter la mémoire, sur son propre circuit, non pas directement mais par l'intermédiaire de douilles qui, elles, sont soudées à demeure sur le circuit, la mémoire étant simplement enfichée dans les douilles ; cela évite de souder et dessouder la mémoire à chaque reprogrammation, mais présente l'inconvénient d'une mauvaise tenue mécanique; il apparaît en effet des vibrations dans certaines conditions d'utilisation qui peuvent rendre la solution inacceptable. La présente invention a pour objet un dispositif permettant de programmer une mémoire REPROM in situ, c'est-à-dire sur le circuit même où elle est montée et utilisée, ce circuit utilisateur comportant des moyens logiques permettant cette opération et étant simplement connecté à un second circuit, portant des moyens de mémorisation et des moyens logiques, servant d'interface entre la mémoire à programmer et le processeur qui gère cette programmation, ce processeur pouvant être celui du système utilisant la mémoire. Pendant l'utilisation normale en lecture de la mémoire, le circuit portant les moyens d'interface est alors simplement retiré. Plus précisément, l'invention a pour objet un dispositif de programmation d'au moins une mémoire à lecture seule pro grammable, recevant les données à inscrire dans la mémoire à programmer et les adresses auxquelles ces données doivent être inscrites ~ le dispositif comportant:: - des premiers moyens recevant les informations précédentes, comportant une mémoire dite de programmation contenant les signaux de commande et de séquencement de la programmation, une mémoire tampon recevant les données, les adresses et les signaux de commande, réalisant l'aiguillage de ces informations respectivement sur trois voies et un circuit logique adaptant les signaux de commande et assurant la sélection de la tension de programmation en fonction du type de la mémoire à programmer;; - des seconds moyens recevant les informations fournies par les premiers moyens, comportant un circuit logique recevant les adresses et les signaux de commande et fournissant à la memo#re à lecture seule l'adresse et la commande du mode de fonctionnement, lecture ou programmation, en synchronisme avec la réception ou la fourniture d'une donnée par la mémoire à lecture seule. Il apparaît ainsi que le dispositif selon l'invention ne dégrade pas les performances du circuit utilisateur sur lequel est montée la mémoire à programmer, puisque celle-ci y est connectée de façon classique (ne faisant pas appel à des douilles) et permanente, permet une économie de temps et l'utilisation d'un personnel dont la qualification peut être moindre puisque seule est nécessaire, au niveau des connexions, l'enfichage d'une carte de circuit imprimé sur une autre, le tout concourant à une diminution sensible des colts d'exploitation de l'ensemble. L'invention sera mieux comprise à l'aide de la description ciaprès, donnée à titre d'exemple non limitatif et illustrée par une figure unique, qui représen~te un mode de réalisation du dispositif selon l'invention. Sur cette figure, on a représenté trois ensembles de circuits, repérés I, 2 et 3, séparés par deux lignes d'interface idéales, respectivement 13 entre les ensembles 1 et 2 et 25 entre les ensembles 2 et 3. L'ensemble 3 est celui qui contient la ou les mémoires REPROM à programmer, qui peuvent être ou non de même type, et sont représentées par un bloc mémoire 31. L'ensemble 3 est également appelé ci-dessus circuit utilisateur; il se présente parexemple sous forme d'une carte de circuit imprimé et peut bien entendu porter d'autres circuits que la mémoire 31 : on a représenté sur la figure les seuls éléments de la carte 3 nécessaires à la programmation et à la lecture de la mémoire 31. Ces éléments sont un sélecteur 32, recevant les informations d'adressage de la mémoire 31 en provenance de l'interface 25 et, ainsi qu'il est connu, les fournissant décodées à un circuit logique 33, caractéristique de la technologie et du type des mémoires constituant le bloc 31 et qui, sur réception de signaux de commande en provenance également de l'interface 25, fournit au bloc 31 les inforr#ations suivantes: sé- lection d'une des mémoires du bloc 31, le mode de fonction ne ment : lecture ou programmation, et l'adresse dans la mémoire sélectionnée à laquelle cette opération doit être réalisée.En outre, le bloc rnémoire 31 reçoit ou fournit les données directement à l'interface 25. L'ensemble 1 représente le système avec lequel la carte mémoire 3 est normalement en relation ; ce système comporte au moins, comme représenté sur le schéma, un processeur Il et une mémoire, ou ensemble de mémoires, 12, par exemple de type RAM. La mémoire 12 contient les données qui sont destinées à être inscrites dans la mémoire REPROM 31, ainsi que les adresses auxquelles ces données doivent être inscrites; cette memoire 12 peut être chargée par tout moyen connu, notamment par dialogue avec un opérateur. Le processeur 11 a pour fonction de fournir au niveau de l'interface 13 les ordres de programmation, se traduisarit par différents signaux de commande et d'adressage, ainsi que les ordres de lecture du contenu de la mémoire 12. L'ensemble de circuits globalement repéré 2, constituant l'interface entre le système 1 et la carte mémoire 3, est de préférence porté par une même carte de circuit imprimé qui est connectée entre les ensembles 1 et 3 lorsque l'on désire réaliser la programmation ou la reprogrammation de la mémoire REPROM 31 ; en fonctionnement normal (lecture) de la mémoire 31, la carte 2 peut être avantageusement supprimée. La carte 2 reçoit donc de l'interface 13 trois types d'informations: - des informations appelées données (bus 41), qui sont fournies par la mémoire 12 et qui représentent donc les données à inscrire dans la mémoire REPROM 31 ainsi que les adresses correspon danses; - des informations d'adressage de différents circuits de la carte 2 (bus 42), fournies par le processeur 11 - des informations de commande (bus ou connexion unique 43), fournies également par le processeur 11 et destinées à différents circuits de la carte 2. plus précisément, la carte 2 comporte une mémoire 22 dite de programmation, contenant un programme donnant, convenablement séquencés, les différents signaux de commande nécessaires pour la programmation d'une mémoire REPROM, et également pour la commutation des différentes tensions d'alimentation nécessaires à cette programmation (ainsi qu'il est connu, les tensions de programmation des mémoires mortes réinscriptibles sont différentes des tensions habituelles de fonctionnement des circuits logiques et, en particulier, de lecture des mémoires). La lecture de la mémoire de programmation 22 est commandée (bus 43) par le processeur 11 par l'intermédiaire d'un sélecteur de mémoire 21, qui reçoit en outre le bus d'adresses 42.Le contenu de la mémoire de programmation 22 est, lorsque la lecture de cette dernière est commandée, fourni à un ensemble de mémoires tampons 23 par l'intermédiaire du bus de données 41. Le sélecteur 21 permet en outre l'adressage des mémoires tampons 23. Il apparaît ainsi que les mémoires tampons 23 reçoivent (bus 41) les données à inscrire dans la mémoire REPROM et les adresses auxquelles doivent être inscrites ces données (en provenance de la mémoire 12), ainsi que les commandes permettant cette inscription (en provenance de la mémoire 22); elles stockent ces différentes informations à des adresses prédéterminées (fournies par le processeur 11 via le sélecteur 21) de façon à réaliser un aiguillage des informations précédentes entre trois voies de sortie, respectivement repérées 44 pour les données à inscrire dans la mémoire REPROM, 45 pour les adresses auxquelles doivent être inscrites ces données et 46 pour les commandes. Sur la voie de commande 46 est interposé un circuit logique 24, recevant par ailleurs une tension d'alimentation, dont la fonction est double: d'une part de fournir une tension de programmation, à partir de la tension d'alimentation, correspondant aux commandes reçues et caractéristique de la mémoire REPROM à programmer ; d'autre part de réaliser une adaptation des signaux de commande pour les rendre compatibles avec l'interface 25. Ainsi qu'il est dit plus haut, les données sont transmises sur la carte mémoire 3 à un bus directement relié aux mémoires REPROM du bloc 31, et l'inscription de celles-ci est commandée par le circuit logique 33 qui reçoit l'ordre de programmation, la sélection de celle des mémoires 31 à programmer et les adresses où les données sont à inscrire. 11 apparaît ainsi que le dispositif selon l'invention permet, par simple insertion d'une carte (2) entre une carte mémoire (3) et son processeur (Il), de programmer in situ une ou plusieurs mémoires REPROM (31), de types éventuellement différents, successivement. REVENDICATIONS 1. Dispositif de programmation d'au moins une mémoire à lecture seule programmable, recevant les données à inscrire dans la mémoire à programmer et les adresses auxquelles ces données doivent être inscrites ; le dispositif étant caractérisé par le fait qu'il comporte: - des premiers moyens (2) recevant les informations précédentes, comportant une mémoire dite de programmation (22) contenant les signaux de commande et de séquencement de la programmation, une mémoire tampon (23) recevant les données, les adresses et les signaux de commande, réalisant l'aiguillage de ces informations respectivement sur trois voies (44, 45, 46) et un circuit logique (24) adaptant les signaux de commande et assurant la sélection de la tension de i programmation en fonction du type de la mémoire à programmer - des seconds moyens (3) recevant les informations fournies par les premiers moyens (2), comportant un circuit logique (33) recevant les adresses et les signaux de commande et fournissant à la mémoire à lecture seule l'adresse et la commande du mode de fonctionnement, lecture ou programmation, en synchronisme avec la réception ou la fourniture d'une donnée par la mémoire à lecture seule (31). 2. Dispositif selon la revendication 1, caractérisé par le fait qu'il reçoit en outre, d'un processeur (11) extérieur, des signaux de commande et des adresses relatives à la mémoire de programmation (22) et à la mémoire tampon (23), les premiers moyens (2) comportant en outre un sélecteur (21) recevant ces adresses et réalisant l'adressage de ces deux dernières mémoires (22, 23) sous la commande (43) des signaux de commande fournis par le processeur (11). 3. Dispositif selon Tune des revendications précédentes, carac térisé par le fait que le circuit logique (33) des seconds moyens (3) reçoit les adresses par l'intermédiaire d'un sélecteur (32).