Brevet FR2515358A1 — publié le 19830429

La présente invention concerne les instruments pour la mesure de si- gnaux qui comprennent un circuit à mémoire digitale pour stocker un signal d'entrée. Un oscilloscope digital tel qu'un enregistreur transitoire est un instrument de mesure de signaux qui transforme un signal analogique d'en- trée en un signal digital, emmagasine ce signal digital dans un circuit à mémoire digitale et transforme le signal digital emmagasiné en un signal analogique pour l'afficher sur un dispositif d'affichage tel qu'un tube à rayons cathodiques Un analyseur logique est un instrument de mesure de si- gnaux qui emmagasine un signal digital d'entrée dans un circuit à mémoire digitale et affiche le signal digital emmagasiné sur un tube à rayons ca- thodiques Attendu que ces instruments de mesure des signaux comprennent des circuits à mémoire digitale, ils peuvent acquérir les signaux d'entrée produits avant les points de déclenchement et, en outre, les signaux di- gitaux emmagasinés peuvent être traités par un ordinateur En conséquence, ces instruments sont extrêmement utiles. Un instrument classique de mesure des signaux est l'oscilloscope di- gital que montre la Figure 1 du dessin annexé Un signal analogique d'en- trée appliqué à la borne 10 est transformé en un signal digital (bit pa- rallèle) par un convertisseur analogique/digital (A/D) 12, et le signal de sortie de ce convertisseur est appliqué à la borne d'entrée des données du circuit à mémoire 14, qui peut être une mémoire RAM (à accès périphéri- que) Le signal digital (bit parallèle) provenant de la borne d'entrée des données du circuit à mémoire 14 est transformé en un signal analogique par un convertisseur digital/analogique (D/A) 16, et le signal de sortie de ce convertisseur 16 est appliqué à la plaque de déviation verticale du tube à rayons cathodiques 18 L'adresse du circuit à mémoire 14 est déterminée par le signal d'adresse à bit parallèle provenant du générateur d'adresse , qui peut avantageusement être par exemple un compteur programmable, et les modes écriture et lecture du circuit à mémoire 14 sont contrôlés par un circuit de contrôle 22 qui peut être un système composé d'un micropro- cesseur, d'une mémoire ROM (mémoire à lecture seule à programmation fixe) et d'une mémoire RAM (mémoire temporaire) Le circuit de contrôle 22 ap- plique un signal programmé (préréglé) à bit parallèle ainsi qu'un signal de commande de charge au générateur d'adresses 20, et contrôle le circuit horizontal 24 de manière à engendrer un signal de rampe destiné à âtre ap- pliqué à la plaque de déviation horizontale du tube à rayons cathodiques 18 en synchronisme avec l'opération de lecture du circuit à mémoire 14. Le générateur de signaux d'horloge 26 (CLK) applique une impulsion d'hor- -2 - loge à chaque unité. Lorsque le circuit de contr 8 le 22 applique un signal de commande d'é- criture (W) au circuit à mémoire 14, le signal d'entrée converti est stocké dans le circuit à mémoire 14 conformément au signal provenant du générateur d'adresse 20 Lorsque le circuit à mémoire 14 reçoit un signal de commande de lecture (R) du circuit de contrôle 22, le signal stocké dans le circuit à mémoire 14 est lu conformément au signal d'adresse en réponse au signal de commande provenant du circuit de contrôle 22 Attendu que le tube à rayons cathodiques 18 reçoit la sortie du convertisseur digital/analogique 16 en tant que signal vertical et que le signal de rampe est un signal horizontal, le signal d'entrée est affiché sur le tube à rayons cathodiques 18 Le circuit de contrôle 22 peut prérégler le générateur d'adresse 20 pour une adresse désirée en appliquant une donnée adresse et le signal de charge au générateur d'adresse, de telle sorte que l'opérateur puisse ob- server la partie désirée du signal emmagasiné Il convient de souligner que l'on élimine de la Figure 1 un point de déclenchement et un circuit de retard pour retarder ce point de déclenchement, car ces circuits ne sont pas en rapport avec la présente invention. Si le circuit de contrôle 22 applique alternativement des signaux de commande d'écriture et de lecture au circuit à mémoire 14, l'instrument de mesure de signaux de la Figure 1 peut emmagasiner le signal d'entrée et afficher le signal d'entrée emmagasiné dans un mode dit à temps partagé. Le signal affiché est le nouveau signal d'entrée stocké à cet instant, car le circuit à mémoire 14 est aussi bien sur le mode écriture que sur le mo- de lecture à la même adresse Toutefois, cet instrument classique de me- sure des signaux ne peut acquérir le nouveau signal d'entrée tout en af- fichant l'ancien signal d'entrée précédemment emmagasiné Ainsi, l'opéra- teur ne peut utiliser cet instrument d'une façon efficace. Cet inconvénient est accentué par un autre instrument classique de mesure des signaux que montre la Figure 2 Cet instrument est semblable à celui de la Figure 1, et par conséquent on utilisera les m Lmes chiffres de référence pour désigner des unités analogues et l'on n'exposera ici que les différences Cet instrument comprend deux circuits à mémoire, le cir- cuit 28 d'acquisition de mémoires et le circuit 30 à affichage de mémoires, ainsi que deux générateurs d'adresses, soit le générateur 32 d'acquisition d'adresses (AAG) et le générateur d'affichage d'adresses 34 (DAG) Ces cir- cuits à mémoire 28-30 et générateurs d'adresses 32-34 peuvent être du mg- me type que celui mentionné en se référant à la Figure 1 Les circuits de déclenchement et de retard sont supprimés pour les-mêmes raisons que celles 3 - indiquées plus haut pour ce qui concerne le système de la Figure 1. Tout d'abord, le circuit de contrôle 22 place le circuit d'acquisi- tion de mémoire sur le mode écriture, et le signal de sortie du convertis- seur analogique/digital 12 est emmagasiné dans des adresses pré-établies du circuit à mémoire 28 réglé par le générateur d'acquisition d'adresses 32 Après le stockage du signal d'entrée, le circuit de contrôle 22 place les circuits à mémoire respectivement d'acquisition 28 et d'affichage 30 dans leur modes respectivement de lecture et d'écriture Le signal emma- gasiné adressé par le générateur d'acquisition d'adresses 32 est appliqué par le circuit à mémoire 28 au circuit à mémoire 30, et emmagasiné dans le circuit à mémoire 30 conformément au signal d'adresse provenant du généra- teur 34 d'affichage d'adresses Le circuit de contrôle 22 applique le si- gnal de commande de lecture au circuit d'affichage de mémoire 30, après que la totalité du signal emmagasiné dans le circuit à mémoire 28 ait été is transféré au circuit à mémoire 30 Le signal emmagasiné dans le circuit à mémoire 30 est transformé en signal analogique par le convertisseur D/A 16 et affiché par le tube à rayons cathodiques 18 Si l'opérateur désire observer l'ancien signal d'entrée avec le tube à rayons cathodiques 18 tout en effectuant l'acquisition du nouveau signal d'entrée, le circuit de con- tr 8 le 22 applique le signal de commande d'écriture au circuit à mémoire 28 afin d'emmagasiner le signal de sortie en provenance du convertisseur A/D 12 Ainsi, l'opérateur peut observer l'ancien signal d'entrée stocké dans le circuit à mémoire 30 tout en effectuant l'acquisition du nouveau signal d'entrée par le circuit d'acquisition de mémoire 28. Cet instrument classique de mesure des signaux présente l'inconvénient qu'il est impossible d'ignorer le temps de transfert entre le circuit à mé- moire 28 et le circuit à mémoire 30 Des phénomènes souhaités peuvent se produire une fois de temps à autre, et l'instant o ils se produisent ne peut pas être connu d'avance Dans ce cas, le phénomène désiré peut se produire pendant la période de transfert, et l'instrument de mesure des si- gnaux risque de manquer l'occasion d'acquérir ce phénomène Les deux ins- truments classiques de mesure des signaux qui ont été décrits ci-dessus sont du genre à enregistrement transitoire, mais celui du type à analyseur logique se trouve dans la m 9 me situation. Conformément à la présente invention, il est prévu un instrument de mesure des signaux qui possède une mémoire divisée en plusieurs secteurs, avec un générateur d'adresses distinct pour chaque secteur Des signaux d'adresses pour les générateurs respectifs d'adresses sont appliqués aux secteurs de la mémoire sous le contrôle d'un circuit de contrôle et d'un - 4 - multiplexeur de manière à permettre la lecture d'un secteur de mémoire pen- dant l'écriture d'un autre secteur. Par conséquent, l'un des buts de la présente invention consiste à prévoir un instrument perfectionné pour la mesure de signaux, lequel est exempt des inconvénients de l'art antérieur qui ont été signalés ci-dessus. Un autre but de la présente invention consiste à prévoir un instrument perfectionné de mesure des signaux qui soit capable d'emmagasiner un nou- veau signal d'entrée dans un circuit à mémoire et d'obtenir de ce circuit à mémoire, simultanément et à tout moment, un signal d'entrée précédemment emmagasiné. D'autres buts, caractéristiques et avantages de la présente invention ressortiront clairement à tout spécialiste dans l'art à la lecture de la description détaillée qui suit, faite avec référence au dessin annexé, sur lequel: La FIGURE 1 est un schéma synoptique d'un appareil classique de me- sure des signaux; La FIGURE 2 est un schéma synoptique d'un second appareil classique de mesure des signaux; La FIGURE 3 est un schéma synoptique montrant un mode préféré de réalisation de la présente invention; La FIGURE 4 représente le contenud'une mémoire divisée en deux sec- teurs, et La FIGURE 5 est un diagramme chronologique qui sert à expliquer l'opé- ration de multiplexage. On décrira maintenant un mode préféré de réalisation de la présente invention La Figure 3 montre un schéma synoptique de ce mode préféré de réalisation Du fait que celui-ci comprend de nombreux éléments mentionnés ci-dessus en se référant à la Figure 2, les mêmes chiffres de référence ont été utilisés pour désigner des unités semblableset seules les diffé- rences seront décrites Le circuit à mémoire 36 possède une capacité en deux temps et la zone de mémoire de ce circuit est divisée en deux secteurs, ou en une première zone et une seconde zone, comme le montre la Figure 4. Le multiplexeur MUX 38 applique sélectivement les signaux d'adresses pro- venant des générateurs d'acquisition et d'affichage d'adresses 32 et 34 à la borne d'adresses du circuit à mémoire 36 sous le contrôle du circuit de contrôle 22 D'une manière analogue aux Figures 1 et 2, les circuits de dé- clenchement et de retard sont supprimés. Pour acquérir le signal d'entrée transformé par le convertisseur ana- logique/digital 12, le circuit de contrôle 22 place le circuit à mémoire 36 -5- dans le mode écriture et en outre provoque de la part du multiplexeur 38 la sélection de l'acquisition du générateur d'adresses 32 Ce dernier en- gendre le signal d'adresse de la première zone entre les nombres d'adresses " O " et "m" dans le circuit à mémoire 36, attendu que le circuit de contrôle 22 assure le préréglage du générateur d'adresse 32 Ainsi, le signal de sortie provenant du convertisseur analogique/digital 12 est stocké dans la première zone du circuit à mémoire 36 Après que le signal d'entrée a été emmagasiné, le circuit de contrôle 22 place le circuit à mémoire 36 dans son mode lecture et fait en sorte que le multiplexeur 38 effectue la sé- lection du générateur d'affichage d'adresses 34 et que ce dernier engendre le signal d'adresse de la première zone dans le circuit à mémoire 36 La sortie digitale du circuit à mémoire 36 est transformée en un signal ana- logique par le convertisseur digital/analogique 16 et affichée sur le tube à rayons cathodiques 18, attendu que le circuit horizontal 24 engendre le signal de rampe en réponse à une commande reçue du circuit de contrôle 22. Pour effectuer l'acquisition d'un nouveau signal d'entrée tout en affichant l'ancien signal d'entrée stocké dans la première zone du circuit à mémoire 22, le circuit de contrôle 22 applique des signaux A et B (repré- sentés Figure 5) au circuit à mémoire 36 et au multiplexeur 38 Le "Haut" et le "Bas" du signal de contrôle A instruisent respectivement les modes de lecture et d'écriture Le multiplexeur 38 effectue la sélection des gé- nérateurs d'adresses 32 et 34 lorsque le signal de contrôle B est respec- tivement "Haut" et "Bas" La fréquence des signaux A et B est par exemple de 800 K Hz Le générateur d'adresses d'acquisition 32 engendre le signal. d'adresse correspondant à la seconde zone, les nombres d'adresses entre "n" et "n + m", du circuit à mémoire 36 et le générateur d'adresses d'af- fichage 34 engendre le signal d'adresse correspondant à la première zone sous le contrôle du circuit de contrôle 22 Il convient de souligner le fait que les signaux A et B sont synchronisés avec l'opération d'acquisi- tion du convertisseur A/D 12 En premier lieu, le multiplexeur 38 assure la sélection du générateur d'adresses 34, qui engendre l'adresse " O ", et le circuit à mémoire 36 est placé dans le mode lecture, de telle sorte que l'ancien signal d'entrée stocké dans l'adresse " O " du circuit à mémoire 36 soit lu En second lieu, le multiplexeur 38 assure la sélection du généra- teur d'adresses 32 qui engendre l'adresse "n" et le circuit à mémoire 36 se trouve placé dans le mode écriture, ce qui assure le stockage du nou- veau signal d'entrée dans l'adresse "n" du circuit à mémoire 36 En troi- sième lieu, le multiplexeur 38 effectue la sélection du générateur d'adres- ses 34 qui engendre l'adresse " 1 " et par conséquent le mode lecture est -6 - sélectionné, ce qui assure la lecture du signal emmagasiné dans l'adresse " 1 " du circuit à mémoire 36 Ces opérations se poursuivent clans cet ordre jusqu'à ce que les générateurs d'adresses 32 et 34 engendrent respective- ment les adresses "n + m" et "m",et le générateur d'adresses revient sur "n" et "O" Le cycle d'opérations à partage de temps sus-indiqué est répété La phase du signal A est postérieure à celle du signal B en raison des caractéristiques du circuit à mémoire 36 Attendu que l'ancien signal d'en- trée stocké dans la première zone du circuit à mémoire 36 n'est pas trans- féré, il n'y a pas de temps mort, et le nouveau signal d'entrée peut être acquis immédiatement après l'acquisition de l'ancien signal d'entrée Ain- si, la présente invention permet d'éviter de manquer l'opportunité d'ac- quérir le phénomène. Pour acquérir le signal d'entrée suivant, le générateur d'adresses d'acquisition 32 engendre le signal d'adresse correspondant à la première zone du circuit à mémoire 36 et le générateur d'adresses d'affichage 34 engendre le signal d'adresse correspondant à la seconde zone Ainsi, le signal d'entrée suivant est stocké dans la première zone et le signal stocké dans la seconde zone est lu dans le circuit à mémoire 36 selon le mode dit à temps partagé. Le mode de réalisation de la Figure 3 correspond à un enregistreur transitoire, mais on peut l'appliquer à un analyseur logique en supprimant le convertisseur A/D 12 et le convertisseur D/A 16 La sortie du circuit à mémoire 36 peut être appliquée à un ordinateur pour y être traitée. Ainsi qu'il ressort de la description qui précède, l'instrument de mesure des signaux suivant la présente invention permet d'emmagasiner un nouveau signal d'entrée dans un circuit à mémoire et d'obtenir un signal d'entrée préalablement emmagasiné à partir du circuit à mémoire et cela simultanément à n'importe quel instant. Bien que la description ci-dessus ne concerne qu'un seul mode de réalisation de la présente invention, il est évident pour tout spécialiste dans l'art que diverses modifications peuvent lui être apportées sans s'é- carter du domaine de l'invention Par exemple, la zone de mémoire du cir- cuit à mémoire peut être divisée en quatre pour acquérir deux signaux d'en- trée par canal Dans ce cas, on peut appliquer à tour de r 8 le, deux si- gnaux d'entrée au circuit à mémoire et les générateurs d'adresses d'acqui- sition et d'affichage peuvent engendrer respectivement deux signaux d'a- dresses pour les deux signaux de canaux Les deux signaux d'entrée de ca- naux peuvent être emmagasinés à tour de rôle dans les adresses à mémoires séquentielles du circuit à mémoire On peut prévoir des générateurs supplé- -7 - mentaires d'adresses d'acquisition et d'affichage, et le multiplexeur as- sure la sélection d'un des quatre générateurs d'adresses Le circuit à mé- moire peut être constitué par une mémoire dynamique RAM (à accès périphé- rique) et les générateurs d'adresses peuvent engendrer les signaux d'adres- ses de colonnes et de rangées Le circuit à mémoire peut stocker d'autres données tels que des informations de déclenchement et de curseur dans des zones complémentaires de la mémoire A cet effet, on peut envisager un mul- tiplexeur destiné à appliquer sélectivement le signal d'entrée et l'autre information à la borne d'entrée des données du circuit à mémoire. 15358 R E V E N D I C A T I O N S 1 Un instrument de mesure pour signaux, caractérisé en ce qu'il comprend: a) une mémoire digitale ( 36), comportant plusieurs secteurs de mémoires adressables; b) plusieurs générateurs ( 32, 34) de signaux d'adresses, cor- respondant chacun à un secteur déterminé de mémoire; c) un multiplexeur ( 38) pour appliquer sélectivement ladite plu- ralité de signaux d'adresses à ladite pluralité de secteurs de mémoire ( 36), et d) des moyens de contrôle ( 22) pour contrôler l'opération de sé- lection dudit multiplexeur ( 38), ces moyens de contrôle ( 22) contrôlant aussi sélectivement les modes écriture et lecture desdits secteurs de mé- moire de telle sorte qu'un ou plusieurs signaux d'entrée puissent être em- magasinés dans des secteurs sélectionnés de mémoire pendant que l'on peut lire des signaux précédemment stockés dans d'autres secteurs sélectionnés de mémoire.