Brevet FR2519446A1 — publié le 19830708

i Ia présente invention concerne un circuit multipli- cateur analogique monolithique qu'on peut décrire plus parti- culièrement comme étant un circuit multiplicateur qui com- prend des transistors ayant des types de conductivité opposés. Dans l'art antérieur, un circuit multiplicateur analogique à semiconducteur comprend une chaîne de diodes connectées en série dans le même sens, chaque diode condui- sant un courant d'entrée qui provient d'une source parmi plu- sieurs, et produisant une tension de jonction proportionnelle à un logarithme du courant qui la traverse Une paire de transistors ayant des types de conductivité opposés convertis- sent la tension aux bornes de la chaîne de diodes en un cou- rant de sortie dont la valeur est liée aux valeurs des cou- rants d'entrée Pour produire un courant de sortie ayant une valeur proportionnelle au produit des valeurs des courants d'entrée, il est nécessaire d'utiliser des diodes ayant un coefficient exponentiel égal au double du coefficient exponen- tiel des jonctions base-émetteur des transistors. Un problème apparait lorsqu'on fabrique le circuit multiplicateur de l'art antérieur sous la forme d'un circuit intégré monolithique Dans un tel circuit, le coefficient exponentiel des diodes est essentiellement égal au coefficient exponentiel des jonctions base-émetteur des transistors Du fait que les coefficients exponentiels des diodes et des tran- sistors sont égaux, le courant de sortie du circuit multipli- cateur de l'art antérieur est proportionnel à la racine carrée du produit des courants d'entrée, au lieu d'être proportionnel au produit des courants d'entrée, comme on le désire. Ce problème est résolu dans un circuit multiplica- teur analogique intégré sous forme monolithique, qui comporte une connexion en série, dans le même sens, de jonctions semi- conductrices, chaque jonction semiconductrice étant conçue de façon à conduire-un courant d'entrée provenant d'une source parmi plusieurs sources de courant d'entrée, et à produire une tension proportionnelle à un logarithme du courant d'en- trée qui la traverse Les circuits base-émetteur d'une paire de transistors ayant des types de conductivité opposés sont branchés de façon à réagir aux tensions produites aux bornes de la connexion et à les convertir en un courant de collec- teur de sortie proportionnel au produit des courants d'entrée. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma d'un circuit multiplica- teur; La figure 2 est une courbe caractéristique pour une jonction semiconductrice; La figure 3 est un schéma d'un circuit destiné à calculer un multiple d'un courant d'entrée ou un produit ou un rapport de plusieurs courants d'entrée; et La figure 4 est un schéma d'un circuit d'élévation au carré. Circuits et fonctionnement On va maintenant considérer la figure 1 qui repré- sente un circuit multiplicateur analogique simplifié, 10, qui peut avantageusement etre fabriqué sous la forme d'un circuit monolithique Avec une fabrication et une polarisation appro- priées, ce multiplicateur est capable d'effectuer une multi- plication analogique de façon très précise à des fréquences allant jusqu'à la gamme micro-onde, tout en ne consommant que très peu de puissance Lorsque le circuit est réalisé sous forme de circuit intégré monolithique, tous ses composants fonctionnent à la même température Un procédé pour fabriquer ce circuit sous la forme d'un circuit intégré monolithique est décrit ci-après sous un autre sous-titre. Trois sources de courant d'entrée 11, 12 et 13 sont représentées symboliquement sur la figure 1 Chacune de ces sources de courant applique au circuit un courant d'entrée analogique de faible valeur Les trois courants d'entrée cir- culent dans des branches de circuit d'entrée séparées qui sont mutuefement isolées. Les sources de courant d'entrée 11 et 13 appliquent respectivement des courants d'entrée I et I à deu des a d d e branches de circuit Le courant d'entrée Ia traverse une pai- re de diodes 16 et 17 en direction d'une source de polarisa- tion 20 ayant un potentiel négatif Le courant d'entrée Id circule par une autre paire de diodes 21 et 22 vers la source de polarisation 20 Chacune des diodes 16, 17, 21 et 22 est une jonction semiconductrice Dans chaque paire, les diodes sont connectées en série, dans le même sens Toutes les dio- des 16, 17, 21 et 22 sont polarisées de façon à fonctionner dans la partie logarithmique de leur caractéristique. On va maintenant considérer la figure 2 qui montre un exemple de courbe caractéristique I-V représentant la ca- ractéristique d'une jonction PN au silicium, telle que celle des diodes 16, 17, 21 et 22 On notera que pour des valeurs de courant faibles, la caractéristique de transfert de la figure 2 est représentée mathématiquement par l'expression: V = (KT/q)ln(I/Ia), dans laquelle V est la tension de la jonc- tion semiconductrice, K est la constante de Boltzman, T est la température en degrés Kelvin, q est la charge d'un électron, I est le courant direct dans la jonction semiconductrice, et I représente le courant de saturation La valeur de la ten- Sion produite aux bornes de la jonction est ainsi proportion- nelle au logarithme de la valeur du courant qui circule dans la jonction. Dans la configuration de la figure 1, la chaîne de diodes 16 et 17 connectées en série dans le même sens conduit le courant d'entrée Ia Chacune des jonctions de la chatne produit une tension ayant une valeur proportionnelle au loga- rithme de la valeur du courant I a La tension totale produite aux bornes des deux jonctions semiconductrices est la somme des tensions aux bornes des deux diodes et elle est propor- tionnelle au double du logarithme de la valeur du courant a De façon similaire, la tension aux bornes de la chaîne de diodes 21 et 22 est proportionnelle au double du logarithme de la valeur du courant I La source de courant d'entrée 12 applique un autre courant d'entrée Ib dans une troisième branche de circuit d'entrée Le courant Ib circule dans une diode 23 et un cir- cuit émetteur-collecteur d'un transistor PNP 25, en direction de la source de polarisation 20 la diode 23 et une jonction base-émetteur du transistor 25 sont connectées en série dans le même sens, pour conduire le courant Ib de la source de courant d'entrée 12 vers la source de polarisation 20, en passant par la diode 23 et le circuit émetteur- collecteur du transistor 25 La diode 23 et le transistor 25 sont, polari- sés de façon à fonctionner dans la partie logarithmique de leur caractéristique L'expression mathématique indiquée précédemment pour la caractéristique de transfert de la jonc- tion s'applique au fonctionnement de la diode 23 comme de la jonction base-émetteur du transistor 25 Le beéta du transis- tor est suffisamment grand pour que son courant de base soit -10 négligeable, ce qui fait que le courant Ia est isolé du cou- rant Ib- Des tensions sont générées aux bornes de la diode 23 et de la jonction base-émetteur du transistor 25 Toute chute de tension produite par la résistance ohmique dans la jonction base-émetteur est négligeable La tension aux bornes de la diode 23 est similaire à la tension aux bornes de cha- cune des diodes 16, 17, 21 et 22 Pour le transistor 25, le courant qui circule dans le circuit émetteur-collecteur pro- duit aux bornes de sa jonction base-émetteur une tension ayant une valeur proportionnelle au logarithme de la valeur de ce courant La totalité de la tension produite aux bornes de la chaîne de jonctions semiconductrices connectées en sé- rie dans le même sens, comprenant la diode 23 et la jonction baseémetteur du transistor 25, est proportionnelle au double du logarithme de là valeur du courant Ib- On notera qu'il existe une chaîne de jonctions se- miconductrices connectées en série dans le m 4 me sens, entre un noeud de circuit 30 et la source de polarisation 20 Les jonctions comprennent la diode 23, la jonction base-émetteur du transistor 25 et les diodes 16 et 17. Les tensions produites aux bornes de chacune de ces jonctions sont sommées sur l'ensemble de la connexion en série dans le m 4 me sens La tension résultante entre le noeud et la source de polarisation 20 est proportionnelle au- double de la somme des logarithmes des valeurs des courants d'entrée Ia et Ab, du fait qu'il existe deux jonctions ache- minant chaque courant d'entrée. De façon similaire, une tension qui est produite entre un noeud de circuit 31 et la source de polarisation 20 est égale au double du logarithme de la valeur du courant Id, du fait que deux jonctions acheminent ce courant O Un circuit 35 est conçu de façon à convertir la différence entre les tensions sur les noeuds 30 et 31 en un courant de sortie I qui est acheminé par un circuit collec- teur-émetteur d'un transistor NPN 36 et un circuit émetteur- collecteur d'un transistor PNP 37, vers la source de polari- sation 20 Deux jonctions base-émetteur des transistors ayant des types de conductivité opposés sont connectées en série dans le même sens dans ce circuit Les électrodes de base des transistors 36 et 37 sont respectivement connectées aux noeuds et 31, de façon que la différence de tension entre les noeuds soit appliquée aux bornes de la connexion en série, dans le même sens, des jonctions base-émetteur des transistors 36 et 37 Les transistors 36 et 37 sont polarisés de façon à fonctionner dans la partie logarithmique de leur caractéris- tique Les paramètres b 4 ta sont suffisamment grands pour que les courants de base soient négligeables Les résistances série des transistors sont également négligeables L'équation des tensions de Kirchhoff écrite au noeud 30 est: I Ib 1 I Id 2 E 2 ln-r+ I = 2 g - + d ( 1) Les diodes et les transistors sont maintenus à la mdme tempé- rature etles courantsde saturation Is s'équilibrent dans les deux membres de l'équation. Du fait que les jonctions base-émetteur des deux transistors 36 et 37 sont connectées dans le circuit série, dans le même sens, entre les noeuds 30 et 31, la différence de tension entre les noeuds produit le courant de sortie Io proportionnel à la racine carrée de la tension entre les noeuds 30 et 31 Le courant I est donc également proportion- nel au produit des valeurs des courants d'entrée Ia et Ib' et il est inversement proportionnel à la valeur du courant d'en- trée Ide On peut déterminer cette relation par l'analyse de l'équation des tensions de Kirchhoff ( 1), qui permet de mon- trer que: 1/2 Io = (XI) ' a h ( 2) dI Dans la configuration de base de la figure 1, il est possible de faire fonctionner le circuit en multiplica- teur analogique ne travaillant que sur les deux courants d'en- trée a et Ib en donnant une valeur égale à l'unité au courant d'entrée Id De plus, lorsque les courants d'entrée Ia et Id sont similaires, la tension au noeud 31 est similaire à la tension sur l'anode de la diode 16, ce qui fait que le circuit de conversion 35 réagit à la différence de tension aux bornes de la totalité ou d'une partie de la cha Tne de jonctionssituée du c 8 té gauche, pour produire le courant de sortie I O Toutes les diodes et tous les transistors sont po- larisés de façon à maintenir ces dispositifs dans la partie logarithmique de leur caractéristique de fonctionnement, pour les raisons indiquées précédemment, et de façon qu'on puisse appliquer des courants d'entrée d'une polarité ou de l'autre sans qu'aucune jonction ne soit polarisée en inverse la con- figuration de polarisation permet au multiplicateur de fonc- tionner en multiplicateur à quatre quadrants. On notera que les connexions d'entrée et de sortie que procure la configuration de la figure 1 sont destinées à un fonctionnement dissymétrique On peut donc effectuer des interconnexions d'entrée et de sortie simples Aucune conver- sion d'entrée faisant passer du mode dissymétrique au mode différentiel n'est nécessaire, et aucune conversion de sortie faisant passer du mode différentiel au mode dissymétrique n'est nécessaire. On va maintenant considérer la figure 3 qui montre un exemple de configuration d'un circuit intégré analogique monolithique similaire à la configuration de la figure 1, mais développée pour accepter des signaux d'entrée supplémentaires et pour montrer des détails supplémentaires des circuits d'entrée et de polarisation Un courant de polarisation I cir- cule dans chaque branche de circuit d'entrée. Du côté gauche du circuit de conversion 35, se trou- A ve un circuit de courant d'entrée supplémentaire, destiné à conduire un autre courant d'entrée Ia et le courant de pola- risation I Le circuit comprend une diode 41 et le circuit émetteurcollecteur d'un transistor 42 Le transistor 42 a un beta élevé, ce qui rend le courant de base négligeable et isole le courant I + 'b par rapport au courant I + I La diode 41 et la jonction émetteur-base du transistor 42 sont connectées en série, dans le même sens, l'une par rapport à l'autre et par rapport à la cha ne de jonctions qui comprend la diode 23, la jonction émetteur-base du transistor 25 et les diodes 16 et 17. Du côté droit du circuit de conversion 35 se trouve également un circuit d'entrée supplémentaire destiné à con- duire encore un autre courant d'entrée Ie et le courant de polarisation I Une diode 43 et un transistor 44 sont inter- connectés entre le noeud 31, la source de polarisation 20 et l'anode de la diode 21, pour faire circuler le courant d'en- trée I et le courant de polarisation I dans la diode 43 et le circuit émetteur-collecteur du transistor 44. Une diode 50 et un groupe de transistors 51 à 56 sont branchés de façon à fournir le courant de polarisation I à chacune des branches d'entrée Tous les dispositifs ayant une jonction semiconductrice connectée entre le noeud 30 et la source de polarisation 20 fonctionnent dans la partie lo- garithmnique de leur caractéristique Les transistors 61, 62, 63, 65 et 66 sont branchés de façon à faire circuler les courants d'entrée analogiques Ia ' Ib Ic' Id et Ie ainsi que le courant de polarisation I dans leurs branches de circuit respectives Chacune des branches d'entrée et la branche de sortie est isolée par rapport au courant dans d'autres bran- ches par des transistors tels que les transistors 25, 42, 36, 37 et 44. Une différence de tension entre les noeuds 30 et 31 détermine le courant de la branche du circuit de conver- Sion, I + I * Sous la dépendance des courants I + Ia' I + Ib et I + I, la connexion en série, dans le même sens, des jonctions situées entre le noeud 30 et la source de polarisa- tion 20 fait en sorte que la tension sur le noeud 30 soit proportionnelle à la somme du double des logarithmes des som- mes des courants de polarisation et d'entrée I + Ia, I +Ib et I + Ic La tension sur le noeud 31 est déterminée de façon à 4 tre proportionnelle à la somme du double des-logarithmes des sommes des courants de polarisation et d'entrée I + Id et I + Ie L'équation des tensions de Kirchhoff, écrite au noeud est: (T a (I+Ib) (I+I 2 Eln 21 + 4 N + 2 E N 11)= s q 2 N + 2 K l + T Ki e 2 %; ln (I+I O Pln '(I+Td) (+I e) q I q q s s S s ( 3) Comme indiqué précédemment en relation avec l'équation ( 1), les dispositifs fonctionnent à la même température, et les courants de saturation s'équilibrent dans les deux membres de l'équation. La différence de tension entre les noeuds 30 et 31, sur lep bases des transistors 36 et 37 de la configuration de la figure 3,détermine le courant de sortie Io La résolu- tion de l'équation des tensions de Kirchhoff considéré ci- dessus montre que le courant de sortie est: l (I+Ia)2 (I+Ib)2 (I+Ic)21 l ( I+,a)(+(,+I^) T (i+id)2 (T+Te) (i+jd-(i+ e - ( 4) Le courant de sortie I qui circule dans la charge 40 contient divers termes de produit des courants d'entrée Ces termes de produit sont utiles dans des applications particulières. On va maintenant considérer la figure 4 qui montre une configuration du multiplicateur qui est spécialement con- çue en tant que circuit d'élévation au carré La majeure par- tie de la configuration de circuit est similaire à celle de la figure 1 Les parties du circuit qui sont similaires à la figure 1 ne seront pas envisagées, sauf dans la mesure o les différences de configuration affectent leur fonctionnement. Un changement important consiste dans l'introd uction d'une paire différentielle 70 de transistors PNP 71 et 72 dans les deux branches de circuit d'entrée qui se trouvent à gau- che du circuit convertisseur 35 les émetteurs des transis- tors 71 et 72 sont directement interconnectés par un conduc- teur 73 Les transistors 51 et 52 fournissent respectivement le courant de polarisation d'émetteur Le courant de sortie de collecteur du transistor 71 est acheminé par les diodes 16 et 17 vers la source de polarisation 20 Le courant de sortie de collecteur du transistor 72 est acheminé par la diode 23 et le circuit émetteur-collecteur du transistor 25 vers la source de polarisation 20. Une tension de signal d'entrée Vx est appliquée entre les bases des transistors 71 et 72 La base du transis- tor 72 est référencée au potentiel de masse 75. Les circuits de sortie des transistors 71 et 72 conduisent à la fois le courant de polarisation I et un cou- rant de signal Ix Lorsque la tension d'entrée Vx entre les bases des transistors 71 et 72 est de O volt, les courants de collecteur sont égaux au courant de polarisation I Si la tension d'entrée Va devient légèrement positive sur la base du transistor 71, un courant de signal -Ix, ayant une polari- té opposée à la polarité du courant de polarisation I, est généré dans le collecteur du transistor 71 Simultanément, un courant de signal +Ix, ayant la meme polarité que le courant de polarisation, est généré dans le collecteur du transistor 72 Un courant I Ix circule ainsi dans les diodes 16 et 17, et un courant I + Ix circule dans la diode 23 et le circuit émetteur-collecteur du transistor 25. Un courant de sortie résultant If/I circule dans les circuits de collecteur des transistors de types de con- ductivité opposés, 36 et 37, dans le circuit convertisseur , et dans la charge 40 On peut calculer ce courant de sor- tie de la manière suivante: l(I+I)(I 1) I= 2 I 2 Isri I x l I=I+I -I +I-I = r ( 5) On note que le courant de sortie est proportionnel au carré du courant d'entrée. Les circuits des figures 1, 3 et 4 comportent de nombreux transistors dont la plupart sont des transistors de type PNP Il est possible d'inverser la polarité de tous les dispositifs et des sources de polarisation Le concepteur de circuits peut ainsi-choisir la configuration qui est la plus appropriée pour la fabrication avec la technologie dont il disposeo Fabrication sous forme de circuit intégré Cette configuration de circuit multiplicateur est particulièrement avantageuse lorsqu'elle est réalisée sous la forme d'un circuit intégré, par un processus qui produit des transistors bipolaires complémentaires sur une seule puce de semiconducteur. Un processus utilisable pour réaliser le circuit peut produire des circuits comportant des transistors bipo- laires complémentaires capables de fonctionner à des fréquen- ces s'élevant jusqu'à la gamme des'fréquences micro-ondes. On suit ce processus étape par étape, avec quelques ajuste- ments des niveaux d'agents de dopage et des traitements ther- miques, jusqu'à l'étape qui forme les zones de base de type N pour les transistors PNP A partir de cette étape, le traite- ment est conçu de façon à produire des dispositifs dont les configurations géométriques présentent de faibles dimensions de surface et des largeurs de base étroites, dans le but d'augmenter le produit gain-largeur de bande de ces disposi- tifs. A partir du commencement, le processus suit la sé- rie d'étapes suivantes, qu'on décrira brièvement, par commo- dité. Le processus commence par la sélection d'une tran- che de silicium appropriée, de conductivité de type P pour le substrat sur lequel le circuit intégré doit être formé. Avant la première étape du processus et après le dépôt de la couche épitaxiale, on forme un oxyde initial sur la surface de la tranche, destiné à faire fonction de masque pendant les étapes de traitement suivantes Avant chaque étape, on forme une ou plusieurs ouvertures dans l'oxyde pour permettre d'accéder à la matière semiconductrice Lorsque chaque étape est terminée, jusqu'aux étapes concernant les émetteurs, ces dernières étant exclues, on chauffe la tranche dans une at- 1 1 mosphère oxydante pour fermer les ouvertures dans le masque avant de former d'autres ouvertures appropriées pour l'étape de traitement suivante. Dans la première étape de traitement effectif, on forme des zones d'isolation de type N faiblement dopées sous les emplacements désirés des collecteurs des transistors PNP. On accomplit le dopage par implantation ionique dé phosphore. Cette étape est suivie par un traitement thermique dans des atmosphères oxydantes, pour faire diffuser le phosphore et pour fermer les ouvertures dans la couche d'oxyde. On forme ensuite des zones de collecteur de type Ne à faible résistance, pour les transistors NPN, par implanta- tion ionique d'arsenic ou d'antimoine. On forme ensuite dans les zones d'isolation de type N formées en premier les zones de collecteur de type P pour les transistors PNP, par implantation de bore Simultanément, oh forme également par l'implantation de bore des zones d'iso- lation de type P pour isoler les transistors NPN. On forme ensuite une couche épitaxiale de conducti- vité de type N par dépôt en phase vapeur sur la surface de la tranche, après enlèvement de la couche d'oxyde La chaleur résultant du dépôt en phase vapeur produit une diffusion di- rigée du substrat vers la couche épitaxiale. On poursuit le processus en pré-déposant et en fai- sant diffuser du phosphore pour former des zones de connexion de collecteur pour les transistors NPN et des zones d'isola- tion pour les transistors PNP. On introduit ensuite dans la couche épitaxiale des impuretés pour les zones d'isolation de type P des transis- tors NPN et les contacts de collecteur des transistors PNP, en procédant par implantation de bore ou d'aluminium Un traitement thermique déplace les impuretés qui sont introdui- tes dans la couche épitaxiale pour leur donner leursconfigu- rations géométriques appropriées. Pendant l'opération suivante, on définit des zones de conversion épitaxiale pour former les collecteurs des transistors PNP, par l'introduction de bore ou d'aluminium dans la couche épitaxiale, en procédant par implantation ioni- que Sous l'effet d'un traitement thermique, les collecteurs enterrés et les diffusions de conversion épitaxiale se ren- contrent et forment des régions de collecteur isolées et con- tiguës. On forme ensuite les zones de base de type N pour les transistors PNP, par une implantation ionique en deux étapes de phosphore ou d'arsenic Pendant la formation des zones de base de type N des transistors PNP, on peut modifier le processus par l'utilisation d'ouvertures de masque plus petites et d'une plus courte durée pour le traitement thermi- que Des ions en nombre plus faible sont implantés à travers l'ouverture de masque de taille réduite Ces changements raccourcissent les dimensions latérales et verticales des bases et les profondeurs des bases, tout en conservant les niveaux d'impuretés des zones Les valeurs des changements dans les dimensions et les durées dépendent de l'importance de l'augmentation du produit gain-largeur de bande que désire le concepteur. On forme ensuite les zones de base de type P des transistors NPN, par une implantation ionique de bore, en deux étapes, dans la couche épitaxiale Pendant cette étape, on peut réduire les ouvertures de masque On peut également réduire la dose de l'implantation du bore en deux étapes, ainsi que la durée et la température du traitement thermique. Ces changements raccourcissent les dimensions latérales des bases et les profondeurs des bases tout en maintenant le ni- veau d'impureté des zones Ici encore, les valeurs des chan- gements dans les dimensions et les durées dépendent de l'im- portance de l'augmentation du produit gain-largeur de bande *qu'on désire. A la suite de la formation des zones de base de type B on soumet le circuit intégré à un traitement thermi- que dans une atmosphère de nitrure de silicium pour former une couche protectrice sur sa surface Lorsque la couche protectrice est terminée, on forme des émetteurs auto-alignés dans les deux types de transistors, par des implantations ioniques successives, après avoir défini des ouvertures ap- propriées dans la couche protectrice Les premiers émetteurs à 4 tre formés sont les émetteurs des transistors NPN o On forme ces émetteurs de type N par implantation d'ions d'ar- senic à travers de petites ouvertures de masque, à une éner- gie d'implantation inférieure, pour raccourcir les dimen- sions de surfaee tout en maintenant le niveau d'impureté des zones A la suite de la formation des émetteurs de type N, on forme les émetteurs des transistors PNP par implanta- tion d'ions de bore pendant une courte durée à travers de petites ouvertures de masque, avec une énergie d'implanta- tion inférieure, pour raccourcir les dimensions de surface tout en maintenant le niveau d'impureté des zones Chacune des implantations ioniques pour les zones d'émetteur est accomplie en deux phases Dans la première phase, utilisant une implantation à haute énergie, l'implantation ionique permet d'atteindre un nombre de Gummel désiré Dans la se- conde phase, utilisant une implantation à basse énergie, l'implantation ionique permet d'obtenir la concentration de surface désirée. Pendant les deux implantations d'émetteur, les fenêtres de contact de base dans les transistors de l'autre type reçoivent également la matière d'implantation pour l'émetteur, pour former de meilleurs contacts de base. Il va de soi que de nombreuses modifications peu- vent, 9 tre apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1 i Circuit multiplicateur intégré monolithique, caractérisé en ce qu'il comprend: plusieurs sources de courants d'entrée ( 11 (I), 12 (Il)); une connexion en sé- rie dans le même sens de jonctions semiconductrices ( 23, 25, 16, 17), chaque jonction semiconductrice étant branchée de façon à conduire un courant d'entrée qui provient de l'une des sources ( 11, 12) et à produire une tension proportionnel- l E au logarithme du courant d'entrée qui traverse la jonction considérée ( 23 (I re de transistors ( 36) de type de conductivité opposé, dont les émetteurs sont connectés ensemble et dont les bases réa- gissent respectivement à des tensions présentes à des extré- mités opposées (noeuds 30 et 20) de la connexion en série dans le m 4 me sens, afin de convertir la tension produite aux bornes de la connexion de jonctions semiconductrices en un courant de sortie (I) proportionnel au produit des courants d'entrée (Ia, ib)' 2 Circuit multiplicateur intégré monolithique selon la revendication 1, caractérisé en ce que les sources de courants d'entrée comprennent un amplificateur différen- tiel destiné à convertir uie tension d'entrée en des courants de signal d'entrée égaux mais de polarités opposées, dans des jonctions séparées parmi les jonctions semiconductrices; et en ce que le courant de sortie est proportionnel au carré de l'un des courants de signal d'entrée. 3 Circuit multiplicateur intégré monolithique selon la revendication 1, caractérisé en ce que la valeur de la-tension qui est produite aux bornes de la connexion de jonctions semiconductrices est proportionnelle à la somme des logarithmes des valeurs des courants d'entrée; et en ce que la valeur du courant de sortie qui circule dans les cir- cuits de collecteur de la paire de transistors de type de conductivité opposé e St proportionnelle au produit des va- leurs des différents courants d'entrée. 4 Circuit multiplicateur intégré monolithique selon la revendication 1, caractérisé en ce qu'il comporte des moyens qui sont connectés aux jonctions semiconductrices et à la paire de transistors de type de conductivité opposé de façon à polariser les jonctions et les transistors pour qu'ils fonctionnent dans la partie logarithmique de leur caractéristique. 5 Circuit multiplicateur intégré monolithique selon la revendication 1, caractérisé en ce que deux jonc- tions semiconductrices connectées en série conduisent chaque courant d'entrée.