Brevet FR2500237A1 — publié le 19820820

l. L'invention est relative à un convertisseur numérique-analogique et plus particulièrement, à un tel conver- tisseur se prêtant facilement à être construit sous forme d'un circuit intégré et pouvant être formé d'éléments résistantBd'un coût relativement réduit, présentant une marge élevée de tolé- rances, sans que le signal analogique résultant produit par ce convertisseur, en soit affecté de façon défavorable. Un convertisseur numérique-analogique (D/A) est typiquement constitué d'une pluralité de résistances connectées en série, couplées sur une source de tension de façon à consti- tuer un réseau diviseur de tension, et une prise particulière du réseau diviseur de tension est sélectionnée en tant que fonc- tion du signal numérique devant être converti sous la forme analogique. Par exemple, un signal numérique à trois chiffres binaires peut être converti en l'un quelconque de huit niveaux analogiques possibles. Pour convertir un tel signal numérique à trois chiffres binaires, huit résistances connectées en série sont couplées entre une source de tension et, par exemple, la terre. Une borne de sortie analogique est sélectivement connec- tée au moyen de ce que l'on appelle un "réseau ouvert de commu- tation" à l'une des sept prises formées par la file de huit ré- sistances. Dépendant de celle de ces prises qui est connectée à la borne de sortie, le niveau du signal de sortie analogique résultant sera égal à EV, 2V, e v_....... 6Vou yV, V étant la magnitude de la source de tension. Dans un type de réseau ouvert de commutation, le chiffre binaire le plus significatif du signal numérique à trois chiffres binaires, est utilisé pour sélectionner un trajet ou un autre entre la borne de sortie et la file de résistances, selon que ce chiffre binaire le plus si- gnificatif est un chi fre binaire "1" ou bien "0". De façon si- milaire, sur chaque trajet, le chiffre binaire le plus significa- tif suivant établit un sous-trajet ou un autre selon que ce chif- fre binaire le plus significatif suivant est un chiffre binaire "1" ou bien "0". Finalement chaque sous-trajet est connecté àla file de résistances par l'intermédiaire d'un commutateur ou d'un autre selon que le dernier chiffre binaire significatif est un chiffre binaire "1" ou bien "0". Lorsque le convertisseur numérique-analogique précité est construit sous la forme d'un circuit intégré, à la fois les résistances # le réseau de commutation sont consti- 2.- tués sur la même puce ou plaquette de circuit intégré (IC). Pour occuper l'espace, la file de résistances peut être disposée sous la forme de résistances en forme de peigne sur un modèle en serpentin ou en zigzag. A titre d'exemple, les résistances peuvent être obtenues par attaque chimique à partir d'un matériel photo-résistant. Toutefois, même avec la technologie actuelle des circuits intégrés, il y a une forte probabilité pour que les valeurs des résistances ne soient pas rigoureusement les mêmes. Typiquement, de petites erreurs se présentent dans ces valeurs de résistances et ces erreurs sont cumulatives d'une extrémité de la file de résistances à l'autre. Cela signifie que si la valeur de résistance idéale est R, la valeur réelle de la dernière résistance dans la file peut différer de R d'une quantité ou d'une erreur plus grande que celle de la résistance au début de la file. En considération de ce qui précède, les conver- tisseurs numériques-analogiques à circuit intégré, sont conçus avec des résistances ayant des valeurs se situant dans une marge tolérable d'erreur. L'erreur maximale tolérable est limitée à 1' erreur qui se traduit par une modification dans le niveau de sortie analogique égab à la moitié de la différence de tension lorsque le dernier chiffre binaire significatif du signal nu- mérique passe d'un état logique à l'autre. Dans un convertisseur numérique-analogique à trois chiffres binaires, l'erreur maxima- le tolérable est ainsi égale à la modification dans la réesistan- ce qui se traduit par une modification du niveau de tension analogique de sortie égale à V. Dans un convertisseur numérique-analogique à trois chiffres binaires ayant une file de huit résistances dont chacune a une valeur qui se situe à l'intérieur de la marge d'erreur tolérable définie ci-dessus, l'erreur totale sur les huit résistances peut être supposée être égale à zéro avec les deux premières résistances ayant chacune une résistance R-2ja r, les deux résistances suivantes ayant chacune une résistance R -2% r, les deux résistances suivantes ayant chacune une résis- tance R + 4 r, et les deux dernières résistances ayant chacune une résistance R + 2Z8 r. Ceci est cohérent avec la fabrication précitée du circuit intégré dans laquelle l'erreur de résistance peut être dans l'ensemble considérée comme augmentant de la première à la dernière résistance dans la file. Maintenant, avec 3. - un tel convertisseur numérique-analogique, si le signal numéri- que à convertir est par exemple [100J, le réseau ouvert typiquE de commutation connecte la borne de sortie du convertisseur nu- mérique-analogique à une prise généralement centrale de la file de résistances. Le diviseur de tension en résultant qui est ain- si établi est constitué par les quatre dernières résistances de la file, produisant le niveau de tension analogique-de sortie Vout correspondant à: (a-2Ar) + (R-24r) + (R-tr) + (R-Q.r) Vout 8RV 8R Vout = 4R- 6ar V 8R Comme mentionné ci-dessus, l'erreur maximale tolérable est limitée à + 16 V. Ainsi, l'erreur due à l'er- 6A i_ reur de résistance -- peut être limitée à-p, grâce à quoi l'erreur de résistance maximale tolérable ' peut être limitée à + 8,3 % pour un convertisseur numérique-analogique à trois chiffres binaires. En utilisant cette analyse pour calculer l'erreur de résistance maximale tolérable dans un convertisseur numérique-analogique à huit chiffres binaires, il en résulte que l'on doit construire des résistances à l'intérieur d'une tolérance de + 0,4 %. Il est excessivement difficile et tout à fait onéreux de fabriquer des circuits intégrés ayant des valeurs de résistancesse situant dans des limites de 0,4 %. En conséquence, c'est un but de la présente invention de créer un convertisseur numérique-analogique qui peut être constitué comme un circuit intégré et qui évite les inconvénients précités. Un autre but de l'invention est de créer un convertisseur numériqueanalogique comportant des résistances connectées en série dont les valeurs n'ont pas besoin de se situer à l'intérieur des tolérances contraignantes précitées. Un autre but de l'invention est de créer un convertisseur numériqueanalogique qui soit d'une construction relativement simple, qui soit relativement peu coûteux à fabri- quer et qui ne nécessite pas des résistances d'une haute préci- sion. Un but complémentaire de l'invention est de créer un convertisseur numérique-analogique constitué d'une file de résistances connectées en série, dont les valeurs peuvent différer d'une valeur souhaitée, cette différence augm entant progressivement de la première à la dernière résistance dans la file,mate ces erreurs de résistance n'entranaent en pratique, pas d'erreur sur le signal alalcgique produit à partir de ce convertisseur. Un autre but encore de l'invention est de orJer un convertisseur numérique-analogique amélior6 du type initiale- ment mentionné, qui puisse être utilisé pour convertir un signal numérique en un niveau de sortie aruaogique, ce convertisecuri pouvant être en variante utilise en conjonction avec un autre appareil tel qu'un convertisseur analogique-numérique. Différents autres buts, avantages et p-.rticulari- tés de la présente invention, vont 8tre mis en évidence par la description détaillée qui va suivre. Conformément à la présente invention, un con- vertisseur numérique-analogiqtue est constitué d'wune file de ré- sistances connectées en série ayant des jenctions fornmes entre celles de ces résistances qui sont adjacentes, y eompris mun jonction de référence disposée essentiellement au point médian de la file de résistances. Les ritnoe son connectées s" une source de tension de façcon à constituer un réseau di Jeur de tension ayant une pluralité de prises. Un circuit ouvert de commutation est couplé h ces prises et peut fonctionner de fa- çon sélective pour coupler une tension divisée produite sur une prise déterminée. Un circuit de soustrecTion comporte une entriée couplée à un premier jeu de commutateurs pour recevoir une ten- sion divisée donnée lorsqu'un comcutateur inclus dans ce premier jeu est actionné, et le circuit de soustraction comporte -ume autre entrée couplée à u second jeu. de commutateurs pour re- cevoir une autre tension divisée lorsqu'un commutateur inclus dans ce second jeu est actionné, Le circuit de soustraction a pour fonction de soustraire une des tensions divisées de l'au- tres afin de produire un signal de sortie analogique. Un circuit de commande de la cormutation réa- git à un signal numérique à plusieurs chiffres binaires pour actionner un commutateur prédéterminé dans chaque premier et se- cond jeux de commutateurs, de sorte que les tensions divisées produites sur des prises corresporndantes disposées sur les deux c8tés de la jonction de référence, sont couplées au circuit de 5.- soustraction en accord avec la valeur du signal numérique. Dans une première réalisation, les prises res- pectives qui sont sélectionnées par les jeux de circuits de commutation, sont séparées de la jonction de référence par des nombres égaux de résistances lorsque le signal numérique présen- te une valeur numérique paire, et lorsque le signal numérique présente une valeur numérique impaire, la prise sélectionnée par un jeu est séparée de la jonction de référence par une ré- sistance de plus que la prise qui est sélectionnée par l'autre jeu. Dans des applications préférées, le convertis- seur numérique-analogique de la présente invention, peut être utilisé pour convertir un signal numérique en un niveau analo- gique correspondant et ce convertisseur peut également être utilisé en conjonction avec d'autres circuits pour constituer un convertisseur analogique-numérique. La description détaillée qui va suivre et qui est donnée à titre d'exemple non limitatif, sera mieux comprise en relation avec les dessins ci-joints, dans lesquels s - la figure 1 est un schéma d'un convertisseur numérique-analogique typique qui doit être constitué de résis- tances d'une haute précision, - la figure 2 est un schéma représentant la disposition ou modèle des résistances utilisées dans la réalisa- tion représentée sur la figure 1, - la figure 3 est une représentation schémati- que de la disposition des résistances qui sont utilisées avec la présente invention, cette figure incluant une représentation graphique des relations entre ces résistances, - la figure 4 est un schéma d'une réalisation de la présente invention, - la figure 5 est un schéma d'une réalisation plus détaillée de la présente invention, - la figure 6 est un diagramme schématique- logique d'un convertisseur analogique-numérique incorporant la présente invention. En se référant maintenant aux dessins dans l'en- semble desquels les mêmes numéros de référence sont utilisés, la présente invention sera mieux comprise en se référant tout d'abord à un convertisseur numérique-analogique du type qui D0237 comporte de façon optimale des résistances de haute précision. Une réalisation d'un tel convertisseur numérique-analogique, est représentée schématiquement sur la figure 1. Dans ce con- vertisseur numérique-analogique, une file de résistances connec- tées en série, 11, 12,..... 17 et 18 est connectée en série entre une source de tension 1 et un potentiel de référence tel que la terre. Les résistances adjacentes définissent entre el- les des jonctions ou prises, et chaque prise est couplée sur une borne de sortie 2 du convertisseur numérique-analogique par l'intermédiaire de commutateurs respectifs inclus dans un réseau ouvert de commutation. En particulier, la borne de sortie 2 est couplée par l'intermédiaire de deux variantes de trajet établies par les commutateurs 820 et 821 respectivement. Le commutateur S20 est couplé à deux variantes de soustrajets, qui comportent les commutateurs 810 et Si respectivement. De façon analogue, le commutateur 821 est couplé sur deux variantes de soustrajets qui comportent les commutateurs 812 et 813 respectivement. Le commutateur 810 est couplé par un commutateur à01 à la prise formée entre les résistances Il et 12. Le commutateur 8 i est couplé par un commutateur 802 à la prise formée entre les résis- tances 12 et 13, et est également couplé par un commutateur 803 à la prise formée entre les résistances 13 et 14. Le commutateur S12 est couplé par un commutateur 804 à la prise formée entre les résistances 14 et 15 et il est également couplé par un com- mutateur S05 à la prise formée entre les résistances 15 et 16. Finalement, le commutateur 813 est couplé par un commutateur 806 à la prise formée entre les résistances 16 et 17 et il est éga- lement couplé par un commutateur 807 à la prise formée entre les résistances 17 et 18. Le convertisseur numérique-analogique représen- té sur la figure 1 est en mesure de convertir un signal numérique à trois chiffres binaires en un niveau analogique correspondant. Les commutateurs S à S7 sont mis sélectivement en fonctionne- ment selon une fonction e l'état logique du chiffre binaire le moins significatif B0. En particulier, si le chiffre binaire le moins significatif Bo est un chiffre binaire "10"1, alors cha- cun d-es commutateurs 8029 S04 et 806 est actionné ou fermé. En variante, si le chiffre binaire le moins significatif B 0 est un chiffre binaire "1", alors chacun des commutateurs 8019 Sd39 S05 et S07 est actionné ou fermé. 7,- 250023? Les commutateurs S10 à S13 sont actionnés sélec tivement selon une fonction de l'état logique du chiffre binaire significatif se suivant B1. Si ce chiffre binaire significatif suivant B1 est un chiffre binaire "O" alors les commutateurs S10 et S11 sont actionnés tous les deux ou fermés. En variante, si le chiffre binaire significa- tif suivant B1 est un chiffre binaire "1", alors les commutateur Sll et S13 sont tous deux actionnés ou fermés. Finalement, les commutateurs S20 et S21 sont actionnés sélectivement selon une fonction de l'état logique du chiffre binaire le plus significatif B2. Si ce chiffre bi- naire le plus significatif est un chiffre binaire "O", alors le commutateur S20 est actionné ou fermé. Inversement, si le chiffre binaire le plus significatif est un chiffre binaire "111", alors le commutateur 821 est actionné ou fermé. Bien que cela ne soit pas représenté sur la figure 1, il y a lieu de noter qu'un commutateur additionnel peut être couplé entre le potentiel de la terre et le point défini par les commutateurs 801 et S10 de façon que lorsque le signal nu- mérique à trois chiffres binaires est 000), une tension analo- gique approximativement égale à O Volt est appliquée à la borne de sortie 2. Si l'on suppose que la valeur de chacune des résistances 11 à 18 est égale à R, alors selon la valeur numéri- que du signal numérique à trois chiffres binaires (B2B1BQ), une prise ou Jonction respective de la file de résistances con- nectées en série est couplée par le réseau ouvert de commutation représenté à la borne de sortie 2 de façon à établir un divi- seur de tension résistant correspondant. Ainsi, si le signal numérique est représenté par tool001J, la prise entre las résis- tances 11 et 12 est couplée à la borne de sortie 2, ce qui se 8R traduit par un rapport de diviseur de tension 8R, de façon à produire la tension analogique de sortie Vout = V, o Vest la tension produite par la source de tension 1. Si le signal numérique est [010], alors la prise entre les résistances 12 et 13 est couplée à la borne de sortie 2, ce qui se traduit par un rapport de diviseur de tension de -2R, et la tension ana- 8WR' logique de sortie appliquée à la borne de sortie 2 est égale à I V. Des diviseurs de tension similaires sont établis par d'au- tres signaux numériques. 8.- Supposons que le signal numérique soit re- présenté par [100o, Il est recoimu que ce signal numérique se traduit par l'actionnement ou fermeture des commztateurs S21 S12 et S04 respectivement. En conséquence, la prise formée en- tre les résistances 14 et 15 est couple à la borne de sortie 2. Le niveau de tension analogique reéltan, qui ost appliqué à la borne de sortie est Vout = A R V= V/2' o eion ci- dessus lorsque le convertisseur numérique-analogique représenté est construit sous la forme d'un circuit intégré, les valeurs de chacune des résistances 11 à 18, varient généralement à par- tir de la valeur idéale R. Typiquement, l'erreur de résistance, c'est-àdire la déviation de la valeur réelle do la r'sistance de sa valeur désirée R, s'accroit progressivement et, dans l'en- semble, linéairement de la première résistance comprise dans la file résistante, Jusqutà la dernière. En conséquence, la va- leur de par exemple la résistance 18 peut Atre prise comme dtant égale à la plus petite (ou la plus grande) résistanee, et la wa- leur de la résistance 11 peut être prise comme étant la plus grande (ou la plus petite) résistance. Une disposition des resistances 11 à 18 peut être le modèle serpentant en forme de peige ou le modèle en zi- zag représenté sur la figure 2. La disposition reprtéaentée sur la figure 2 est en outre prévue pour 8tre couplée par le réseau ouvert de commutation à la borne de sortie 2 en réponse au si- gnal numérique [100]. Ainsi, et comme cela est clairement re- présenté sur la figure 2, il est admis que la prise forwe entre les résistances 14 et 15 est couplée par les coetateurs SO4 S! et S21 à la borne de sortie 2. Suppsons que les erre-rs de résistance dans la file de résistances 11 à 18 se modifient progressivement de façon que par exemple la résistance 11 présen- te la valeur la plus grande et que la rtsistance 18 présente la valeur la plus faible. Il est également raisonnable de supposer que les erreurs de résistance des résistances 11 et 12 sount éga- les et ces erreurs de résistance peuvent être représentées par +2 Ar. Les erreurs des résistances 13 et 14 sont zgalement éga- les l'une à l'autre et sont supposées trce moindres que les er- reurs des résistances 11 et 12. L'erreur de chaoune des résis- tances 13 et 14 peut être représentée par +4 r. -De façon simi- laire, les erreurs de chacune des résistances 16 et 17 peuvent étre représentées par -, r, et les erreurs de chacune des rs- 9.- sistances 17 et 18 peuvent être représentées par -2Llr. Avec les suppositions qui précèdent, la ten- sion de sortie réelle appliquée à la borne de sortie 2, en ré- ponse au signal numérique (100) est égale à: (R-24r) + (R-24r) + (R-A r) + (R-,Ar) Vout = V 8R Vout = 4R - 6 Ar V 8R L'erreur maximale tolérable doit être limitée à la moitié de la différence de tension qui est appliquée à la borne de sortie 2 lorsque le chiffre binaire le moins significa- tif B0 passe d'un état logique à l'autre. Il est admis que dans le convertisseur numérique-analogique à trois chiffres binaires représenté, lorsque le chiffre binaire le moins significatif B0 change, la tension analogique de sortie appliquée à la borne Â de sortie 2 est accrue ou diminuée d'une quantité égale à g V. Bn conséquence, l'erreur maximale tolérable est limitée à la quantité résultant d'une modification de la tension de sortie égale à -- V. Maintenant, puisque l'erreur maximale permise dûe aux écarts de résistances est égale à + V l'erreur de résistance tolérable 9 peut être déterminée à partir de l'égalité suivante: Vout 4R- 6 r V = 1 V + 1 V 8R 2 16 dont on tire: =r + 8,3 %. Cette marge d'erreur de résis- R=- tance tolérable est déterminée pour un convertisseur numérique- analogique à trois chiffres binaires du type représenté sur les figures 1 et 2. Si le convertisseur représenté est développé de façon à fonctionner comme un convertisseur numérique-analogique à huit chiffres binaires, alors la tolérance de résistance R doit être substantiellement réduite Jusqu'à + 0,4 %. Comme mentionné précédemment, il est relativement difficile et oné- reux de fabriquer des circuits intégrés ayant des résistances d'une précision se situant dans la tolérance de + 0,4 %. La présente invention qui vient d'être décrite évite les inconvénients précités affectant le convertisseur numérique-analogique représenté sur la figure 1. En particulier, et comme cela devient évident, le convertisseur numérique- 10.- analogique conforme à la présente invention, peut être construit avec des résistances ayant une large marge de tolérances sans que les erreurs de résistance affectent de façon désavantageuse, la précision du signal analogique de sortie produit par ce convertisseur. En se référant maintenant à la figure 3, les résistances 11 à 18 déjà indiquées dans la figure 2, sont éga- lement représentées comme étant disposées selon une configura- tion en forme de peigne, avec un modèle serpentant ou en zig- zag. La représentation graphique au-dessus des résistances ainsi indiquées est prévue pour représenter que les erreurs de résis- tance décroissent graduellement et régulièrement depuis les er- reurs des résistances 11 et 12, Jusqu'aux erreurs des résistan- ces 17 et 18. En variante, ces erreurs de résistance peuvent croître graduellement et régulièrement. En outre, et à partir de la représentation graphique indiquée sur la gauche des ré- sistances représentée, on peut supposer également que les er- reurs de chaque paire de résistances changent. Ainsi, les erreurs des résistances 11 et 12 sont chacune supposées être égales à *2A r et l'erreur relative de la résistance 11 est supposée être -À,r', tandis que l'erreur relative à la résistance 12 est supposée être +ZAr'. De façon analogue, l'erreur de chacune des résistances 13 et 14 est supposée être égale à + ar, et 1' erreur relative de la résistance 13 est supposée être égale à +t r', tandis qué l'erreur relative à la résistance 14 est supposée être -Ar'. Le point P est supposé être une Jonction de référence, et il est disposé essentiellement au point médian de la file de résistances 11 à 18. L'erreur relative à la jonc- tion de référence P est supposée être zéro. Les résistances 15, 16, 17 et 18 apparaissent comme étant symétriques avec les résistances 11, 12, 13 et 14 par rapport à la Jonction de référence P. En conséquence, lerreur de chacune des résistances 15 et 16 est égale à -4 r, avec l'erreur relative de la résistance 15 étant égale à +4r', et l'erreur relative de la résistance 16 égale à -t r'. De façon analogue, l'erreur de chacune des résistances 17 et 18 est de l'ordre de - 24r, avec l'erreur relative de la résistance 18 égale à +Ar' et l'erreur relative de la résistance 17 étant égale à -A r'. Ainsi, la représentation graphique dans le haut de la figure 3 montre la décroissance régulière (ou la croissance) il. - de l'erreur de résistance lorsqu'on se déplace dans le sens de la gauche vers la droite de la file de résistances connectées en série, tandis que la représentation graphique sur la partie gauche de la figure 3 montre l'erreur relative lorsqu'on se dé- place dans le sens du haut vers le bas. Il apparait que dans la file de résistances con- nectées en série, le courant traversant chaque paire de résistan- ces disposées sur l'un des côtés de la jonction de référence P. est de même direction que le courant passant à travers les pai- res symétriques de résistances disposées sur l'autre côté de la jonction de référence P. Ainsi, le courant circule vers le bas à travers les résistances 11 et 12, et également à travers les résistances 17 et 18 et le courant circule vers le haut à tra- vers les résistances 13 et 14 et également à travers les résis- tances 15 et 16. Dans une réalisation de la présente invention, les résistances 11 à 14 qui sont disposées sur un c8té de la jonction de référence P. sont sélectivement connectées par un jeu de commutateurs à une entrée d'un circuit de soustraction, et les résistances 15 à 18, qui sont disposées sur l'autre côté de la jonction de référence P, sont également sélectivement connectées à une autre entrée du circuit de soustraction au moyen d'un second jeu de commutateurs. La représentation schématique de la figure 3 dépeint le fonctionnement de ces commutateurs, en réponse au signal numérique d'entrée|100). Il apparait que, avec ce signal numérique, le diviseur formé des résistances 11 et 12, est connecté en une prise appelée X à une entrée du cir- cuit de soustraction et le diviseur constitué par les résistan- ces 11 à 16 est connecté à une prise appelée Y à l'autre entrée du circuit de soustraction. La différence entre les tensions sur les prises Y et X est obtenue grâce au circuit de soustrac- tion et appliquée en tant que tension analogique de sortie à la borne de sortie 2. En se référant maintenant en particulier à la réalisation représentée sur la figure 49 les prises, ou jonctions définies par les résistances adjacentes de la file de résistan- ces 11 à 18, sont connectées par l'intermédiaire de commutateurs respectifs inclus dans le premier et dans le second jeu de cir- cuits de commutation aux bornes d'entrée précédemment mentionnées d'un circuit de soustraction 3. En particulier, les commutateurs 12.- S0a, Sla, Slb, S2a, S2b, S3a, S3b et S4c peuvent être considérés comme comprenant un premier jeu de coutateurs. De façon siai- laire, les commutateurs 34a, S4bS 5a S5b, S6a' S6b, 'C7a et S7b peuvent Stre considérés comrne coipr enant le seconal Jeu de conD mutateurs. Comme représenté, le prJier jeu du oGEt 'ate:.s cor- porte une sortie commune qui est coupale a une enrédu ci-.-t de soustraction 3, tandis que le zeoodi jeu de coutateu'e est également muni d'une sortie comm En qIUi est eouplée la secorhe entrée du circuit de soustraction. le o.omdutateur SOa est susa ceptible d'être actionné pour coupler le potentiel de terre à la sortie du premier jeu de commltateurs Les e emm atuarL3 a et S1 b sont connectés en parallbZe et peuvent Atre actiosm i s- parément pour coupler à la sortie du premier Jeu de cowui tateurs, la tension divisée à la prise définie par les risistances 11 et 12. De façon analogue, les commutateurs S2a et S2b sont connem- tés en parallèle et sont susceptibles d'être actionés srar6- ment pour coupler à la sortie du premier jeu de ooLutatemlrs la tension divisée appliqueée la pris-2 définie par les r6asis tances 12 et 13. Ies commute. teu-es et 3b.sont.to. nectés en parallèle et sont susceptibles d' tre aetio---1's srtt- rément pour coupler à la sotie du. pr-mier j;eu de ooauzaters la tension appliquées à la prise définie par les &@:st..res s.d- Jacentes 13 et 14. Pialement, le commutateus S est eorl à à la sortie définie par les résistances 14 et 15 et seusceptible d' tre actionné pour coupler à la sortie du prïmier jeu de com- mutateurs, la tension appliqueée à cette prise, La prise formée entre les ré1istances 14 et est considérée ici comme la jonction de re.fi-ence et com, e cela est représenté, elle est ezsentiellement disposée au point médian de la file de résistances coznnectées en série 11 à 18. * Ainsi, dans la réalisation représeniSe, quatre résistances 11, 12, 13 et 14 sont connectées en série par um ctt8 de cette jonc- tion de référence, et quatre r4sistanrees 15, 16, 7 et 18 sont connectées en série à l'autre cOté de cette jonction de référen- ce. Bien entendu, la source de tension 1 est cornmectée pour fournir un courant à travers ces sA'aist:nces en sérLe. La jonc- tion de référence, en plus du fait d'Stre oouplZe à la sortie du premier Jeu de commutateurs par le commutateur $4c est éga- lement couplée à la sortie du second jeu de commutateurs par les commutateurs S4a et 4b comsectés en parallèle et suscepti- 13.- bles d'être actionnés séparément. La prise définie par les ré- sistances adjacentes 15 et 16 est couplée à la sortie du second Jeu de commutateurs par les commutateurs 85a et 35b connectés en parallèle et susceptibles d'être actionnée séparément. De fa- çon analogue, la prise formée entre les résistances adjacentes 16 et 17 est couplée à la sortie du second Jeu de commutateurs par les commutateurs 86a et S6b connectés en parallèle et sus- ceptibles d'être actionnés séparément. Finalement, la prise for- mée entre les résistances adjacentes 17 et 18 est couplée à la sortie du second Jeu de commutateurs par les commutateurs Sa et S b connectés en parallèle et susceptibles d'être actionnés séparément. Il apparait que dans la réalisation représentée sur la figure 4, chaque prise est couplée à la sortie d'un Jeu respectif de commutateurs par une paire de circuits de commuta- tion connectés en parallèle et susceptibles d'être actionnés séparément. La Jonction de référence est connectée à la sortie des deux Jeux de commutateurs. La réalisation de la figure 4 comporte égale- ment un décodeur 4 qui est connecté pour recevoir le signal nu- mérique d'entrée (B2B1BO3. Ce décodeur qui peut être un déco- deur numérique classique, comporte les sorties 0 à 7, chaque sortie étant affectée d'un signal de commande respectif en fonc- tion de la valeur numérique du signal numérique |B2B1,BQ.Par exemple, si le signal numérique est représenté par(000J, la sortie O est affectée par un signal de commande. De façon ana- logue, si le signal numérique est représenté par [001, la sor- tie 1 du décodeur 4 est affectée par un signal de commande. Ainsi il apparait que si le signal numérique est représenté par (100) qui a une valeur numérique de "4", la sortie 4 du déco- deur 4 est affectée d'un signal de commande. Finalement, si le signal numérique est représenté par [1111), qui a une valeur nu- mérique de "7", la sortie 7 du décodeur 4 est affectée du signal de commande. Chaque sortie du décodeur est en mesure d'actionner ou de fermer un commutateur respectif inclus dans le premier et le second Jeux de commutateurs. Ainsi, la sortie 0 du décodeur 4 est en mesure d'actionner les commutateurs S4a et 54c. La sortie 1 du décodeur est en mesure d'actionner les commutateurs 84b et S0a. De façon similaire, les commutateurs S35a et b sont actionnés sous la commande de la sortie 2 du décodeur, les 14.- commutateurs S5a et S2a sont actionnés sous la commande de la sortie 3 du décodeur, les commutateurs 36a et S2b sont action- nés sous la commande de la sortie 4 du décodeur, les commuta- teurs 86b et Sla sont actionnés sous la commande de la sortie 5 du décodeur, les commutateurs 7a et S1b sont actionnés sous la commande de la sortie 6 du décodeur et les commutateurs 37b et 0SOa sont actionnés sous la commande de la sortie 7 du décodeur. Il apparait en conséquence, que le décodeur 4 opère en réponse au signal numérique, par exemple [ B2B BB O pour fermer un com- mutateur prédéterminé à la fois dans le premier et dans le second jeux de commutateurs, et coupler ainsi au circuit de soustraction 3, la tension divisée produite aux jonctions ou prises corres- pondantes disposées sur l'un et l'autre côtés de la Jonction de référence précitée. Sur la figure 4, on voit que lorsque la valeur numérique du signal numérique décodé est un nombre pair, tel que "0on, "12", "4", et "6", les commutateurs qui sont fermés dans le premier et dans le second Jeux de circuits de commutation, sont connectés aux prises respectives qui sont disposées de fa- çon équidistante à partir de la Jonction de référence. C'est-à- dire que ces prises respectives sont séparées de la jonction de référence par un même nombre de résistances. Toutefois, lors- que la valeur numérique du signal numérique décodé est uh nom- bre impair, la prise qui est couplée par le commutateur action- né, par exemple le premier Jeu de commutateurs (c'est-à-dire la prise qui est sélectionnée par l'actionnement des commutateurs 3a' S82a' l1a' ou bien SOa) est séparé de la jonction de réfé- rence par un nombre de résistances supérieur d'une résistance au nombre de résistances qui séparent la prise sélectionnée par le commutateur actionné dans le second Jeu de circuits de com- mutation, (c'est-à-dire la prise sélectionnrmée par l'actionnement des commutateurs S4b, S5b' S6b ou bien 7b) de la Jonction de référence. Ceci est vérifié en se référant en particulier à la figure 4. De façon générale, bien que cela ne soit pas représen- té dans la réalisation décrite, lorsque la valeur numérique du signal numérique décodé est un nombre impair, alors la prise qui est sélectionnée par l'actionnement d'un commutateur dans le premier Jeu de commutateurs, peut être séparée de la jonction de référence par un nombre de résistances ne dépassant pas de plus d'un nombre prédéterminé, la séparation entre cette Jonction 15.- de référence et la prise qui est sélectionnée par l'actionnement du commutateur inclus dans le second jeu de circuits de commu- tation. Dans la réalisation préférée, ce nombre prédéterminé, est égal à un. Pour comparer les résultats améliorés atteints par la présente invention avec les résultats qui étaient atteint par le circuit représenté sur la figure 1, supposons que le si- gnal numérique décodé soit représenté par (100]. Il résulte de ce signal numérique décodé qu'un signal de commande de commuta- teur est appliqué à la sortie 4 du décodeur 4, grâce à quoi le commutateur 82b dans le premier Jeu de commutateursast actionné ou fermé, et concurremment le commutateur 86a est actionné ou fermé dans le second Jeu de commutateurs. Bien que ces commuta- teurs soient actionnés concurremment, il est à noter que, si on le désire, ils peuvent tte actionnés séquentiellement. Il résulte de l'actionnement du commutateur 36a que la tension di- visée 6V est appliquée à une entrée du circuit de soustraction 3. Il résulte de l'actionnement du commutateur S2b que la ten- sion EV est appliquée à l'autre entrée du circuit de soustrac- tion 3. Le circuit de soustraction soustrait la tension qui lui est appliquée par le premier Jeu de commutateurs de la tension qui lui est appliquée par le second Jeu de commutateurs, ce dont il résulte la tension de sortie Vut =6 V - V V =v. Pour les autres signaux numériques qui peuvent être décodés par le décodeur 4, le premier et le second Jeux de commutateurs appli- quent les tensions suivantes au circuit de soustraction 3, ce dont il résulte les tensions de sortie Vout suivantes s ooo) Vout = V -V = OV 1001) Vout = V V-V V -j--V [010) Vout = +V- V = - V (Q11) Vout = 5 V 8- V= - V 3V.t= =--- 81 U V 8-V -- V= -2 V 101) Vout = V - +V = 6 V L0 {iiivout = v - p-v = V [101) Vout = + V -:V + V 16.- Au suJet de la iigue 3, il est rappeld que la valeur rdelle de chacune des résistances 11 et 12 peut s'expri- mer par R + 2A r, que la valeur de chacuie des résistaices 13 et 14 peut s'exprimer par R +4r, Tne la valeuwr de chacune des résistances 15 et 16 peut sle-pri:mer par R - r, tandis que la valeur de chaque résietance 17 et 1E peut s'exprimer par R. -2,r, 4 r étant l'erreur de résistaw.ce d6a la fabrication du tcir- cuit intégrd du convertisseur nruriiaue-analogique. En réponse au signal numérique 100j, le coMmutateur S6a inclus dans le second Jeu de commutateurs, couple La tension divisée produite à la prise formée entre les résistances 16 et 17 et cette ten- sion divisée peut s'exprimer pr: V_ = (R-r)+(PA4r a ES5i+ + 6a 8 R V - 6R+ 4r V 86a - 8R Egalement en réponse au signal numérique décodé [1003, le com- mutateur 82b est actionné pour coupler, à lautre entrée du circuit de soustraction 3, la tension divisée produite - la prise entre les résistances 12 et 13, cette tension divisée peut s'exprimer par s Vc =(& r v 2 D 8R 2b 8R le circuit de sous';raction ' produit la ten- sion de sortie qui peut s'exprimer p s C 6R+4 r 2R ±4 r 1 Vout = 7B6 a =7el V = - -- Va out Ss6a S2b -P 8R 2 On voit que lec erreezrs de résistances incluses dans la tension appliqade au circuit de soustraction 3 par le premier Jeu de circuits de commutaVion sont éioles et de sens opposé à l'erreur de résistance qui est appliqués à l'autre en- trée du circuit de soustraction panr le second jet. de circuits de commutation, et que par conséquent, elle supprime cette der- nière erreur. Ainsi, en tenant compte que les errezurs de résis- tance incluses dans la file de es croissent ou d- croissent progressivement d'une eàtrémze h l' autre de cette fi- le, l'utilisation du premier et du secornd jeux de réseaux ou- verts de commutation concurremment avec le circuit de soustrac- tion 3, tend à supprimer ces erreurs de résistance quelle que 17e- 2500237 soit leur importance. L'explication qui précède a tenu compte d'er- reurs de résistance dans le sens de la gauche vers la droite, comme le montre la figure 3. Une suppression similaire est ob- tenue pour les erreurs de résistance A% r' qui peuvent être pré- sentes entre les rangées supérieure et inférieure de résistances représentées sur la figure 3. C'est-à-dire que si l'on suppose que la valeur de chacune des résistances 12, 13, 15 et 18, tel- les qu'on les voit sur la figure 3 est représentée par (R+ZA r'), supposition d'autant plus valable que la présente invention, comme cela a été décrit Jusqu'ici, supprime les erreurs de ré- sistance Y r, et si on suppose que la valeur de chacune des résistances 11, 14, 16 et 17 est représentée par (R -à r'), alors pour le signal numérique décodé (100), la tension de sor- tie produite par le circuit de soustraction 3 peut s'exprimer comme suit s Vout V r(R-/ r') +(R+ A r')+(R- Y% r')+(R+/kr')+(R-Atr')+(R+Y r m)] ot8R [(R+tr') + (R -r')] 8R J Vout * V V - = - V Ainsi, grace à la disposition représentée sur les figures 3 et 4, les erreurs de résistance Y r' sont supprimées de façon analogue. Dans l'intérêt de la brièveté d'autres exem- ples du fonctionnement du convertisseur numérique-analogique représenté sur la figure 4 ne sont pas décrits. On notera toutefois que puisque la tension de sortie Vout est produite en soustrayant la tension dérivée à la prise qui est disposée sur le côté de la jonction de référence de la tension qui est dérivée à une même prise mais opposée disposée de l'autre côté de la jonction de référence, les erreurs ddes aux erreurs de résistance à r et A r' sont essentiellement supprimées. En conséquence, il n'est pas nécessaire de fabriquer les résis- tances à l'intérieur de tolérances véritablement contraignantes, telles que des tolérances de l'ordre de + 8,3 % pour un con- vertisseur à trois chiffres binaires, ou des tolérances de l'or- dre de + 0,4 % pour un convertisseur à huit chiffres binaires. Dans l'exemple décrit ci-dessus, la valeur 18.- numérique du signal numérique (100j qui est converti par l'ap- pareil représenté, est un nombre pair. On notera que si la va- leur numérique du signal numérique est un nombre impair, alors la prise particulière qui est couplée à la sortie du premier jeu de commutateurs, ne sera pas séparée de la jonction de ré- férence par le mrme nombre de résistances que la prise qui est couplée à la sortie du second jeu de commutateurs. Néanmoins, les prises respectivement couplées, seront différemment séparées de la Jonction de référence par seulement une résistance. Par exemple, si le signal numérique 011) ayant une valeur numérique impaire, doit être converti, le décodeur 4 réagit à ce signal numérique pour actionner les commutateurs S2a et 85b respecti- vement! L'actionnement du commutateur 82a couple à la sortie du premier Jeu de commutateurs la prise entre les résistances 12 et 13, tandis que l'actionnement du commutateur 85b couple à la sortie du second Jeu de commutateurs, la prise entre les résistances 15 et 16. Il apparait en conséquence, que la prise couplée par l'actionnement du commutateur 82a est séparée de la Jonction de référence par deux résistances, les résistances 13 et 14, tandis que la prise couplée par l'actionnement du com- mutateur S5b est séparée de la Jonction de référence par une seule résistance, la résistance 15. Bien que les prises ainsi respectivement couplées ne soient pas également distantes de la Jonction de référence, et en conséquence ne suppriment pas complètement les effets dés aux erreurs de résistance, ceci af- fecte néanmoins, de façon minime, la précision du signal de sortie analogique résultant de la conversion. A partir des fi- gures 3 et 4t il apparait que la tension qui est couplée à une entrée du circuitde soustraction 3 par l'actionnement du com- mutateur S5b peut s'exprimer par: V. (R- Lr+tr')+(R+Ilr-lr')+(R+lr+ 8r')+ (R+2, r+ar') + S5b 8R (R+2A r- r') V 8R V 5R+5 er+a r' b V 8R Et la tension appliquée à l'autre entrée du circuit de soustraction 3 par l'actionnement du commutateur S2a peut s'exprimer comme suit: 19.- 2500237 (R+2A r +,r') + (R + 2/ir -a r') V= -V S2a 8R 82a 2R + 4 r 8R S2a 8R tandis que la tension de sortie appliquée à la borne de sortie 2 peut s'exprimer comme suit: 3R +4r + L r' V = VS - V: V out 5b 2a 8R Il appara t que l'erreur de résistance totale ( r + 4r') a un effet relativement réduit sur la tension de 8R sortie analogique résultant de la conversion et par conséquent, les résistances qui constituent la file de résistances 11 à 18 n'ont pas besoin d'être fabriquées avec la précision élevée et les tolérances étroites qui avaient été nécessaires pour la réa lisation représentée sur la figure 1. Dans la réalisation décrite ci-dessus et repré. sentée sur la figure 4, il a été supposé que chaque résistance présente une valeur de résistance R incluant une certaine er- reur permise. Dans une réalisation en variante, si chaque ré- sistance présente une valeur de résistance R/2, alors la prise qui est formée entre des résistances adjacentes présentant ces valeurs de résistance, peut être couplée à un commutateur uni- que seulement. C'est-à-dire qu'à la place des commutateurs con- nectés en parallèle qui sont couples à chaque prise représentée sur la figure 4, chaque prise sera couplée à la sortie d'un Jeu respectif de commutateurs, par l'intermédiaire d'un seul commu- tateur. Alors, en réponse à chaque signal numérique décodé, un commutateur inclus dans le premier Jeu ainsi qu'un commutateur inclus dans le second jeu, seront tous deux actionnés, et ces commutateurs coupleront &es prises équidistantes de la Jonction de référence aux sorties respectives du premier et du second Jeux. Par exemple, lorsque le signal numérique oo01) ayant la valeur numérique "1" est converti, un commutateur in- clus dans le premier Jeu sera actionné pour coupler la prise qui est séparée de la jonction de référence par une résistance unique (présentant la valeur R/2) à la sortie du premier Jeu de commutateurs, et un commutateur inclus dans le second Jeu est actionné pour coupler la prise qui est également séparée de la Jonction de référence par une résistance unique (présen- 20.- tant la valeur R/2) à la sortie du second jeu. Lorsque le signal numérique [010j, ayant la valeur numérique "2" est converti, des prises respectives qui sont s6parees de la jonction de ré- férence par deux résistances, seront couplées aux sorties des jeux respectifs de commutateurs. De fagon similaire, lorsque le signal numérique (011] ayant la va!eur rmnérique "3" est conver- tit les prises qui sont couplées au circuit de soustraction 3, sont séparées de la jonction de référence chacune par trCis résistances. Ainsi, des prises également distantes seront cou- plées au circuit de soustraction, supprimant de ce fait, les erreurs de résistance qui peuvent -tre présentes dans la. file de résistances 11 à 18. Si l'on se réfère maintenant à la figure 5, elle représente ume autre réalisation de la présente invention dans laquelle le circuit de soustraction 3 est montré plus en détail. Il y a lieu de noter que la file des résistances 11 à 18, le décodeur 4, et les jeux respectifs de circuits de commutation qui constituent le réseau ouret do commutat'ion sont essentiellement les mêmes qn dans la fire 4, On 4 voit que le circuit de soustraction est constitué d'un condensateur 23 dont les bornes opposées sont couplées par l'intarmdiare des commutateurs 21 et 22 aux sorties du premira et du second jeux de commutateurs respectivemint. Les bornes o poses d condensateur 25 sont également couplées respecti ment à la terre par l'intermédiaire d'un ccmrmutateur 24 e&; à "ui amplifi- cateur-tampon 26 par l'intermédiaire d'un autre oo:a0eur 5, Un circuit de commande de eommutateur 27 est o _ e de fçon à commander l'actionnement dec ofm1tateurs 2a, 22w 24 et 25. En particulier, et comme cela est représenté par les lignes en tirets, le circuit de commande de commutateur 27 a pour fone- tion de commander les comnmutateurs 21 et 22 de fa-cn essentiel- lement simultanée, et 63alemernt pour fencetrn do comm.r er les commutateurs 24 et 25 également de facon. sentiellemnt iml- tanée. En particulier, le circuit de commahe de commutateur 27 est alimenté avec des impulsions de synchronisation (non repré- sentées) en synch}rosmo avec les impu icns de yrmconisation qui sont utilisées pour appliquer li,.gial r....riqueB2 [ Bo3l au décodeur 4. Le circuit de commande de commutateur réagit à de t elles impulsions de s:nchrornisa'uion en ce qu'il actionne ou ferme les commutateurs 21 et 22 da.s une période de synchro- nisation suivant immédiatement l'application du signal numéri- que au décodeur 4, et ensuite pendant la période de synchronisa- tion immédiatement suivante le circuit de commande 27 ouvre les commutateurs 21 et 22 et ferme les commutateurs 24 et 25. En cours de fonctionnement, après que le déco- deur 4 ait reçu un signal numérique, le circuit de commande de commutateur 27 ferme les commutateur 21 et 22, de sorte que le condensateur 23 est chargé à une tension égale à la différence entre les tensions qui sont appliquées aux bornes opposées de ce condensateur par le premier et le second Jeux de commuta- teurs respectivement. Ainsi, la tension aux bornes du conden- sateur 23 représente la tension de sortie analogique résultant de la conversion. En ce qui concerne l'exemple dans lequel le signal numérique tlOOJ est appliqué au décodeur, le commutateur 22 applique la tension V à une borne du condensateur 23 et le commutateur 21 applique la tension 2V à l'autre borne de ce condensateur, ce qui se traduit par une tension aux bornes du condensateur 23 égale à V/2. Après que le condensateur ait été chargé à ce niveau de tension, les commutateurs 24 et 25 sont fermés simultanément. En conséquence, une borne du condensateur, est mise brusquement au potentiel de la terre, et puisque la tension aux bornes du condensateur ne peut pas se modifier ins- tantanément, la tension à l'autre borne de ce condensateur est réduite de la même quantité que la réduction de tension qui est survenue à la première borne mentionnée du condensateur. En conséquence, l'amplificateur-tampon 26 est maintenant alimen- té sous une tension égale à V/2, et cette tension est référencée par rapport à la terre. L'amplificateur-tampon applique ce ni- veau de tension analogique à la borne de sortie 2. En considérant maintenant la figure 6, elle représente un convertisseur analogique-numérique qui incorpore le convertisseur numérique-analogique de la présente invention comme un composant intégral. Le convertisseur analogique-numéri- que est alimenté avec des échantillons de tension successifs d'un signal d'entrée, et pendant chaque intervalle d'échantillon- nage, des signaux numériques successifs croissant progressive- ment sont engendrés, convertis en leurs valeurs analogiques cor- respondantes et comparés à l'échantillon d'entrée. Lorsque le niveau du signal analogique résultant de la conversion est essentiellement égal à l'échantillon d'entrée, le signal numé- 21. - 22.- 2500237 rique qui se traduit par ce niveau analogique, est "verrouillé" et utilisé pour représenter l'échantillon analogique d'entrée. Sur la figure 6 la file de résistances 11 à 18, le premier et le second jeux de commutateurs, le décodeur 4 et le circuit de commande de commutateur 27, sont essentiel- lement les mêmes que ceux précédemment décrits en se référant à la figure 5. Ici, les sorties des Jeux respectifs de commuta- teurs sont couplées par l'intermédiaire de commutateurs 33 et 34 à un condensateur 35. Les commutateurs 33 et 34 sont action- nés ou fermés alternativement par le circuit de commande de commutateur 27. Le condensateur 35 est inclus dans le circuit de soustraction. Une borne d'entrée 36 est prévue pour recevoir des échantillons de tension successifs d'un signal analogique d'entrée. De tels échantillons de tension successifs sont re- présentés par Vin. Ces échantillons de tension sont comparées au niveau de tension analogique après conversion dans un com- parateur constitué d'un condensateur 39 et d'un amplificateur 40. Un commutateur 37 sous la commande du circuit de commande de commutateur 27 est susceptible d'être actionné de façon essentiellement simultanée avec l'actionnement du commutateur 34, couple les échantillons de tension appliques à la borne d'entrée 36 sur une borne du condensateur 39. Cette même borne du condensateur 39 est couplée à la terre par un commutateur 38 qui opère de façon essentiellement simultanée avec l'ac- tionnement du commutateur 33 sous la commande du circuit de commande de commutateur. L'autre borne du cbndensateur 39 est couplée à l'entrée de l'amplificateur 40 et le condensateur 35 est également couplé à cette entrée de l'amplificateur. Un commutateur 41 qui est également actionné simultanément avec les commutateurs 34 et 37 sous la commande du circuit de com- mande de commutateur 27, découple l'amplificateur 40. Le décodeur 4 est alimenté pendant chaque in- tervalle d'échantillonnage avec un signal numérique (B2B1 B0) changeant progressivement. Ce signal numérique est engendré par un compteur 32 qui est commandé par une horloge 31. Si l'horlo- ge applique des impulsions d'horloge successives au compteur 32, le comptage de celui-ci s'incrémente de [0oo00Jà11] en étapes successivea. Ce signal numérique s'incrémentant de façon successive, est décodé par le décodeur 4 et de plus, chaque 23.- chiffre binaire du signal numérique engendré par le compteur 32 est appliqué à un circuit de verrouillage respectif 42, 43 et 44. Ces circuits de verrouillage sont couplés à la sortie de l'amplificateur 40 et sont en mesure de verrouiller ou stocker les signaux numériques appliqués à cette sortie en ré- ponse à un signal de sortie de comparateur. En fonctionnement, supposant qu'un échantillon de tension Vin soit appliqué à la borne d'entrée 36. Pendant l'intervalle d'échantillonnage o cet échantillon de tension est appliqué, l'horloge 31 engendre des impulsions d'horloge successives vers le compteur incrémental 32. En réponse à chaque comptage incrémenté du compteur, le décodeur 4 décode le compte pour actionner un commutateur respectif dans le pre- mier et dans le second jeux de commutateurs, comme décrit ci- dessus. Ainsi, chaque signal numérique qui est engendré par le compteur 32, est converti en un niveau de tension analogique correspondant. Le circuit de commande de commutateur 27 ferme les commutateurs 34, 37 et 41 et ensuite les commutateurs 33 et 38 de façon alternée suivant le décodage de chaque signal numérique engendré. Lorsque le commutateur 34 est fermé, la tension V1 appliquée à la sortie du premier jeu de commutateurs est appliquée au condensateur 35. Au même moment, l'échantillon- nage de tension analogique Vin est appliqué par le commutateur 37 au condensateur 39. En conséquence, la tension aux bornes des condensateurs 39 et 35 peut s'exprimer par Vin - V1. Après quoi le circuit de commande de commutateur 27 ouvre les commu- tateurs 34 et 37 et ferme les commutateurs 33 et 38. En consé- quence, le condensateur 35 est maintenant réduit par la tension V2 produite à la sortie du second jeu de commutateurs, et la tension sur le condensateur 39 est réduite de la quantité Vine Ainsi la tension aux bornes des condensateurs 39 et 35 peut maintenant s'exprimer par Vin - (V1 - V2). Cette tension est appliquée à l'amplificateur 40 qui détecte quand la différence entre la tension analogique d'entrée Vin et le niveau analogique (V1 - V2) produit par le convertisseur numérique-analogique, est essentiellement égale à zéro. A ce moment, le comparateur four- nit un signal de sortie de comparateur à chacun des circuits de verrouillage 42, 43 et 44 pour verrouiller ou stocker le signal numérique alors produit par le compteur 32. 24.- Il y a lieu de noter que le comparateur 4.0 n'engendre pas le sigrnal de sortie de comparateur avant que le signal numérique (32B1Bo) ait été sifisammeeit incrémenté pour que son niveau analogique correspondant, tel qu'il est produit par le convertisseur nr uriqueaalogiqnle représent, soit essentiellement égal à l'échantillon de tension analogiqae d'entrée Vin. A ce moment, les bornes de sortie numériques , 46 et 47 sont alimentées avec le signal num rique ( BB1 en provenance des circuits de verrouillage 42, 43 et 44 respectivement, lequel est une représentation nuérique de l' échantillon de tension analogique d'entrée Vin. À Dans une réalisation en -variante, le circuit de soustraction représenté sur la figure 5 peut ttre utilisé et l'amplificateur-tampon 26 peut ttre remplaóé par un am- plificateur différentiel qui est en mesure de comparer l'échan- tillon de tension analogique d'entrte Vin avec le sigrnal ana- logique de sortie Vout produit par le convertisseur numdrique- analogique. Lorsque lVéchantillon de tension -malogique me compare favorablemerit au signal de sortie analogiqe apres conversion# l'amplificateur diff rietie! fouznira un signal de verrouillage approprié amzcircuit de verr:uilage 42, 43 et 44. Bien que la présente uinvention it eté parti- culièrement représentée et décrite en se référant à certaines réalisations préférées, les spécialistes recornaitront que divers changements et modifications dans la fozr!e et l-e dé- tails peuvent Otre apportés sans sortir de l'esprit et du ca- dre de l'invention. Certaines de ces modifications et réa- lisations en variante ont été décrites ci-dessus, On voit que la présente invention se traduit par un eonvertisseur numérique- analogique de prix relativement bas pouvant revêtir la f ome * d'un circuit intégré, et que les résistances respectives peu- vent être construites sur une plaquette classir de circuit intégré sans préoccupations sérieuses en ce qui concerne le maintien des valeurs de ces résistances dans d'étroites limi- tes de tolérances. 25.- R E V E N D I C A T I 0 N S 1.- Convertisseur numérique-analogique (D/A) caractérisé en ce qu'il comporte une pluralité de résistances (il à 17) connectées en série, celles de ces résistances qui sont adjacentes définissant entre elles des jonctions respectives com- prenant une jonction de référence essentiellement au point mé- dian de ces résistances connectées en série, des moyens étant prévus pour appliquer une tension aux bornes de ces résistances connectées en série, plusieurs commutateurs (50 à 57) étant couplés à ces jonctions et étant susceptibles d'être actionnés dc fa- çon sélective pour coupler une tension produite à une jonction respective, des moyens de soustraction (3) comportant une entrée couplée en commun à un premier jeu de ces moyens de commutation pour recevoir le potentiel qui leur est couplé lorsqu'un commu- tateur inclus dans ce premier jeu est actionné, et comportant une autre entrée couplée en commun à un second jeu de ces com- mutateurs pour recevoir la tension couplée à celui-ci lorsqu'un commutateur inclus dans ce second jeu est actionné pour snus- traire l'une de ces tensions couplées de l'autre afin de pro- duire un signal de sortie analogique, tandis que des moyens (4) de commande de commutateurs réagissent à un signal numérique à plusieurs chiffres binaires pour actionner des commutateurs prédéterminés à la fois dans le premier et dans le second jeux et coupler ainsi au moyen de soustraction des tensions produites à des jonctions correspondantes disposées de chaque côté de la jonction de référence en accord avec le signal numérique. 2.- Convertisseur numérique-analogique selon la revendication 1, caractérisé en ce qu'une jonction corres- pondante disposée sur un côté de la jonction de référence, est séparée de celle-ci par un nombre de résistances qui diffère seulement d'une quantité prédéterminée du nombre de résistances qui sépare de la jonction de référence l'autre jonction corres- pondante disposée sur l'autre côté de cette jonction de réfé- rence. 3.- Convertisseur numérique-analogique selon la revendication 2, caractérisé en ce que chaque résistance présente une valeur qui s'écarte de la valeur souhaitée R, la quantité prédéterminée étant une résistance unique. 4.- Convertisseur numérique-analogique selon la revendication 39 caractérisé en ce que l'une et l'autre des 26.- jonctions correspondantes sont séparées de la jonction de référence par des nombres égaux de résistances lorsque le si- gnal numérique est de valeur paire, tandis que le nombre de résistances par lequel l'une et l'autre des jonctions corres- pondantes sont séparées de la jonction de référence, diffère d'une résistance unique lorsque le signal numérique est de valeur impaire. 5.- Convertisseur numérique-analogique selon la revendication 4, caractérisé en ce que l'écart entre la va- leur réelle de chaque résistance et sa valeur souhaitée, croit lorsqu'augmente l'intervalle de séparation entre cette résis- tance et la jonction de référence. 6.- Convertisseur numérique-analogique selon la revendication 1, caractérisé en ce que cette pluralité de résistances connectées en série est constituée sur une plaquet- te classique de circuit intégré. 7.- Convertisseur numérique-analogique selon la revendication 6, caractérisé en ce que les résistances con- nectées en série sont disposées selon une configuration en zig- zag de façon que le courant circule dans la même direction dans des résistances qui sont séparées également de la Jonction de référence sur l'un et l'autre côté de celle-ci. 8.- Convertisseur numérique-analogique selon la revendication 1, caractérisé en ce que les moyens de sous- traction comportent un condensateur(23) connecté entre l'une et l'autre entrées pour stocker le signal de sortie analogique. 9.- Convertisseur numérique-analogique selon la revendication 8, caractérisé en ce que les moyens de sous- traction comportent en outre un amplificateur-tampon(26) couplé au condensateur pour appliquer à une borne de sortie le signal de sortie analogique ainsi stocké. 10.- Convertisseur numérique-analogique selon la revendication 1, caractérisé en ce que les moyens de sous- traction comportent un condensateur(23) ayant des bornes connectées entre l'une et l'autre des entrées, de premiers commutateurs pour fournir à ce condensateur les tensions couplées par les commutateurs actionnés, un amplificateur-tampon(26) de seconds commutateurs pour coupler une borne du condensateur à cet am- plificateur-tampon et pour coupler l'autre borne du condensa- teur sur une tension de référence, ainsi qu'un circuit de com- 2.7.- 2500237 mande pour actionner le premier et le second commutateur al- ternativement. Il.- Convertisseur numérique-analogique seloi la revendication 1, caractérisé en ce que les moyens de comman de de commutateurs (4,27) comportent un décodeur (4) pour déco4 chaque signal, numérique afin de produire un signal respectif d, commande de commutateur en vue d'actionner un commutateur préd, terminé dans le premier jeu et un commutateur prédéterminé dan: le second jeu en fonction du signal numérique décodé. 12.- Convertisseur numérique-analogique seloi la revendication 1, caractérisé en ce qu'il fait partie d'un ci vertisseur comportant une source de signaux numériques variant successivement, un convertisseur numérique-analogique couplé à te source de signaux numériques pour convertir les signaux numo riques variant successivement en nivaux de signaux analogiques correspondants, ce convertisseur numérique-analogique comportai une pluralité de résistances connectées en série (11 à 18) cel- les de ces résistances qui sont adjacentes définissant entre el les des jonctions respectives qui incluent une jonction de ré- férence essentiellement au point médian de ces résistances con- nectées en série, des moyens étant prévus pour appliquer une tension au bornes de ces résistances connectées en série, des c mutateurs (50 à 57) étant couplés à ces jonctions et étant susc tibles d'être actionnés de façon sélective pour coupler à une jonction recpective une tension produite, des moyens de soustrz tion comportant une entrée couplée en commun à un premier jeu c ces commutateurs pour recevoir le potentiel couplé à ceux-ci lc qu'un commutateur inclus dans ce premier jeu est actionné et a) une autre entrée couplée en commun à un second jeu de ces com- mutateurs pour recevoir le potentiel couplé à ceux-ci lo0 qtt'ur commutateur inclus dans ce second jeu est actionné, afin Cle soustraire l'un de l'autre les tensions ainsi couplées, pour produire un niveau de signal analogique, des moyens de commande de commutateur réagissant au signal numérique pour actionner un commutateur prédéterminé dans le premier et dans le second jeux et coupler ainsi à ces moyens de soustraction les tensionE produites à des jonctions correspondantes disposées sur l'un et l'autre côtés de la jonction de référence en accord avec le signal numérique, une source de signal analogique étant prévue, un comparateur étant prévu pour comparer le signal analogique 28.- de la source de signal analogique précitée au niveau de signal analogique ainsi produit, et des moyens de sélection étant pré- vus pour sélectionner le signal numérique qui se traduit par ce niveau de signal analogique, lequel est comparé au bignal analogique de la source de signal analogique précitée, pour fournir une représentation numérique de ce signal analogique. 15.- Convertisseur selon la revendication 12, caractérisé en ce qu'une jonction correspondante disposée sur un côté de la jonction de référence est séparée de celle-ci d'un nombre de résistances qui ne dif-fère que d'une quantité prédéterminée du nombre de résistances qui sépare de la jonc- tion de référence, l'autre jonction correspondante disposée sur l'autre côté de cette jonction de référence. 14.- Convertisseur selon la revendication 13, caractérisé en ce que les moyens de soustraction comportent un condensateur(35) un premier commutateur (33) pour fournir à ce condensateur la tension couplée lorsqu'un commutateur inclus dans le premier jeu est actionné, un second commutateur (34) pour fournir à ce condensateur la tension couplée lorsqu'un eormltateur inclus dans le second Jeu est actionné, et un circuit de commane (27) pour actionner ce premier et ce second commutateurs alternativement. 15.- Convertissour selon la revendication 14, caractérisé en ce que le comparateur comporte un condensate-r additionnel, un troisième commutateur susceptible d'être ac- tionné essentiellement concurremment avec le premier comutateur pour appliquer à ce condensateur addii-ormel le signal analo- gique, un quatrième commutateur susceptible d'être actionné de façon essentielle concurremment avec le second comratateur pour appliquer au condensateur additionnel une tension de référence, le condensateur mentionné en premier lieu et le condensateur additionnel étant connectés en com. pour définir un point de connexion séparé de ces cemutateurs par ces condensateurs res- pectifs, un amplificateur étant couplé à ce point de connexion pour produire un signal de comparaison lorsque la tension en ce point de connexion est approximativement égale à un niveau prédéterminé. 16.Convertisseur selon la revendication 15, caractérisé en ce que les moYent de sélection comportent des moyens de verrouillage (42, 43, 44) couplAs à la source de signaux numériques et réagissant au signal de comparaison ainsi Produit pour verrouiller.le signal numérique ensuite produit par la source de si-naux numer ques.