Brevet FR2505114A1 — publié le 19821105

La présente invention se rapporte d'une façon générale aux systèmes de transmissions de données et plus particu- lièrement aux systèmes qui codent des données numériques sur les lignes de balayage d'un signal vidéo de télévision. Il est banal aujourd'hui de transmettre de l'informa- tion sur de grandes distances par câble et par radio, y compris avec relais par satellite Des programmes de télé- vision provenant d'un pays sont couramment rendus acces- sibles à des téléspectateurs d'autres pays grâce à des sta- tions terrestres locales qui reçoivent les programmes par une liaison par relais à micro-ondes comportant un satel- lite, et qui diffusent les signaux reçus sur un câble sous une forme qui peut être reproduite par le récepteur de télévision du téléspectateur. La disponibilité actuelle de moyens permettant de dif- fuser des signaux de télévision presque instantanément dans le monde entier a donné naissance à un certain nombre de systèmes permettant de diffuser des données sous forme nu- mérique en association avec des signaux de télévision, c'est-à-dire pendant l'intervalle de suppression de trame séparant les trames vidéo balayées consécutives, de sorte que des informations autres que le signal vidéo peuvent être reçues par des usagers privés De telles informations peuvent comprendre des dépêches d'agences d'informations, des cartes météorologiques ou n'importe quelles autres in- formations qui n'étaient diffusées dans le passé que par cable ou par des liaisons radio relativement courtes Comme exemples de ces systèmes, on peut citer le système de trans- mission français DIDON, le système britannique TELETEXT et le terminal canadien TELIDON. Tous les systèmes ci-dessus cités sont dits "transpa- rents" en ceci qu'ils fournissent une copie conforme des données numériques qui proviennent d'un dispositif d'entrée (tel par exemple qu'une télé-imprimante ou qu'une sortie de calculateur) situé à l'une des extrémités du trajet de télécommunication pour arriver à un dispositif de sortie approprié (tel par exemple qu'une télé-imprimante ou qu'un terminal vidéo) situé à l'autre extrémité du trajet En 2. outre, ces systèmes font appel à un signal de télévision normalisé en tant que support de transmission Le codage de base des données dans Le signal de télévision est ef- fectué en synchronisme avec la cadence de répétition hori- zontale des lignes de balayage vidéo au sein du signal. Du fait de la large bande passante qui leur est propre, les signaux de télévision se sont avérés tout-à-fait adaptés à constituer un support de transmission de données à grande vitesse Toutefois, dans le cas o il est fait appel à un dispositif d'entrée à vitesse rela Livement basse et o le débit de données ou d'informations de ce dispositif doit rester inaltéré à la transmission, les systèmes classiques se trouvent exploités au-dessous de leurs capacités La raison en est que pendant un intervalle de temps fixe au cours duquel une grande quantité d'information numérique pourrait être codée sur le signal de télévision, le dispo- sitif d'entrée ne fournit qu'une relativement faible quan- tité de données et il n'y a codage que de ces données par le système sur le signal de télévision En outre, en cas d'utilisation de deux dispositifs d'entrée ou plus dans les systèmes classiques, il n'y a codage dans une ligne de balayage vidéo particulière que des données provenant d'un seul des dispositifs à la fois Par exemple, dans le sys- tème DIDON, il y a codage d'une adresse de paquet au début de chaque ligne de balayage afin d'identifier un dispositif d'entrée particulier et de permettre ainsi aux données co- dées d'être acheminées sur le terminal de réception appro- prié Ceci procure la possibilité d'exploiter 256 canaux de données possibles sur le système DIDON en transmission par intervalles verticaux, et jusqu'à 4096 canaux de don- nées possibles dans le cas de l'utilisation du système DIDON dans un mode de pleine trame Chacun des canaux de données occupe par conséquent au moins une ligne de bala- yage entière puisque la présence de l'adresse de paquet de cette ligne a pour effet de ne donner lieu à la diffusion des données codées que dans ce canal L'utilisation d'un dispositif d'entrée de données à vitesse relativement basse donne donc lieu à la transmission d'un grand nombre de 3. lignes de balayage qui commencent toutes par l'adresse de paquet associée au canal du dispositif, mais dont chacune contient notablement moins que la quantité totale de don- nées numériques qui peuvent être codées sur la ligne Le -5 temps qui, sans cela, aurait peu être affecté à la trans- mission à plus grande vitesse se trouve donc perdu tant que le dispositif lent continue à transmettre. L'invention surmonte entre autres ces inconvénients des systèmes antérieurs par la mise en oeuvre d'un moyen d'interface d'entrée propre à recevoir des données de dispositifs d'entrée dont chacun fournit des données à un débit particulier, et d'un moyen de codage propre à accéder à des données reçues par le moyen d'interface d'entrée et à arranger les données en groupes de données séparés Chacun des groupes de données correspond alors au dispositif d'entrée qui a émis les données figurant dans ce groupe Un moyen d'insertion couplé au moyen de traitement et attaqué par un signal vidéo d'arrivée insère les groupes de données dans une ligne de balayage sélec- tionnée du signal, et un moyen de rythme faisant partie du moyen d'insertion assure la définition de canaux sur une portion de la ligne sélectionnée, de sorte que le mo- yen d'insertion insère chaque groupe de données dans un canal associé Le moyen de rythme définit aussi une carte de bits de canaux de données sur une partie de la ligne choisie; le moyen d'insertion insère des données d'iden- tification dans la carte pour identifier chaque dispositif d'entrée fournissant des données à l'interface d'entrée. L'un quelconque sélectionné des canaux de données figurant sur la ligne de balayage sélectionnée renferme donc des données qui proviennent d'un dispositif d'entrée parti- culier. Selon une réalisation, des moyens insèrent le dernier groupe de données associé à un dispositif d'entrée donné, au cas o un tel groupe de données dépasse la capacité du canal associé dans un canal de données "de rattrapage" défi- ni par le moyen de rythme sur la même ligne Ceci compense 4. l'erreur de synchronisation entre la fréquence de trame du signal de télévision et le générateur d'horloge du moyen de cadencement. Les caractéristiques et avantages de l'invention res- sortiront plus amplement de la description détaillée qui est donnée ci-après à titre d'exemple non limitatif en ré- férence aux dessins annexés, sur lesquels: Fig 1 est un schéma fonctionnel d'un ensemble de codage de données selon la présente invention; Fig 2 est une représentation d'une ligne de balayage dans un signal vidéo de télévision contenant un paquet de données selon l'invention; Fig 3 et 3 A montrent un exemple type et une variante de présentation des multiplets de données contenus dans le paquet de données de la fig 2; Fig 4 est un schéma fonctionnel d'un module d'inter- façage faisant partie de l'ensemble de codage de la fig l; Fig 5 est un schéma fonctionnel du processeur de co- dage de données faisant partie de l'ensemble de codage de la fig l; Fig 6 est un schéma fonctionnel d'un inséreur de données faisant partie de l'ensemble de codage de la fig 1; Fig 7 est un schéma fonctionnel d'un ensemble de dé- codage de données selon la présente invention; Fig 8 est un schéma fonctionnel d'un module d'inter- façage faisant partie de l'ensemble de décodage de la fig 7; Fig 9 est un schéma fonctionnel d'un processeur de décodage de données faisant partie de l'ensemble de déco- dage de la fig 7; et Fig 10 est un schéma fonctionnel d'un extracteur de données faisant partie de l'ensemble de décodage de la fig 7. La figure 2 représente une ligne de balayage indi- viduelle d'un signal vidéo de télévision comportant un top de sous-porteuse et un paquet de données contenant un nom- bre N de multiplets de données numériques qui peuvent être insérés par l'ensemble de codage de la fig l sur la ligne 5. de balayage sous la présentation représentée Le top de sous-porteuse de la ligne (le balayage de la fig 2 n'a pas besoin d'être présent, vu que l'ensemble de codage 10 est à même de travailler en donnant tout autant satisfaction avec des systèmes de transmission de télévision monochrome. N'est nécessaire à la ligne de balayage que de contenir des signaux tels que les impulsions de synchronisation ho- rizontale, qui sont en relation de calage temporel avec la fréquence de trame du signal de télévision proprement dit. L'ensemble de codage 10 de la fig l comprend fonda- mentalement une section d'interfaçage d'entrée 12, une sec- tion de traitement de codage de données 14 et une section d'insertion de données 16. La section d'interfaçage d'entrée 12 sert à traduire le niveau et, si nécessaire, ad lorme des données fournies par un dispositif sur une ligne de données d'entrée I (fig 4) en une présentation ou format propre à être prise en charge par la section de traitement de codage 14 Comme on le verra plus loin, la section d'interfaçage d'entrée 12 rend l'en- semble 10 apte à traiter de nombreuses présentations d'in- formation différentes. La section de traitement de codage de données 14 assu- re une interprétation des informations qui lui sont fournies par des lignes de données en provenance de la section d'in- terfaçage d'entrée 12, et elle met ces données sous une forme qui se prête à leur transmission dans un signal vidéo de télévision La section de traitement de codage 14 com- mande aussi l'ordre de succession dans lequel les données sont reçues de la section d'interfaçage d'entrée 12, et elle positionne correctement ces données dans la ligne de balayage de signal vidéo sélectionnée. La section d'insertion de données 16 reçoit le signal vidéo dans lequel des données sont à coder par l'ensemble , elle synchronise ce dernier sur le signal vidéo, elle choisit la zone (par exemple, une certaine ligne de bala- yage) du signal vidéo dans laquelle les données sont à insérer, et elle reçoit les données provenant de la section de traitement de codage 14 pour les insérer dans le signal 6. vidéo Le signal vidéo convenablement codé est ensuite dé- livré par la section d'insertion 1 6 pour être ensuite transmis, par exemple, par un câble ou par un émetteur de télévision hertzien classique. La fig 4 est une représentation détaillée d'un module d'interfaçage 18, un certain nombre de ces modules formant ensemble la section d'interfaçage d'entrée 12 de l'ensemble Le module d'interfaçage 18 est agencé de f a ç o n a a d m e t t r e d e S d o N N é e S d ' e N t r é e a u N i v e a u d e l i g N e e t à restructurer u N t r a i N d e d o N N é e S S é r i e ou des données en parallèle en les mettant sous une forme propre à être appliquée à une ligne omnibus ou bus général S qui est couplé à un microprocesseur 40 faisant partie de la section de traitement de codage 14 (fig 5). Chaque module d'interfaçage 18 comporte un convertis- seur de niveau de ligne 20 qui transforme le niveau fourni par la ligne de données d'arrivée I en un niveau TTL auquel un adaptateur d'interfaçage 22 pour circuits à intégration à grande échelle (dits LSI) qui est couplé au convertis- seur de niveau de ligne 20 peut fonctionner Le convertis- seur de niveau de ligne 20 peut par exemple être un dispo- sitif Motorola du type MC 1489 L'adaptateur d'interfaçage LSI 22 peut être, par exemple, une interface universelle asynchrone (dite "UART") du type 6821 (pour des données en parallèle), du type 6850 (pour des données série à huit moments), ou du type AY 5-1013 (pour des données série de cinq à huit moments). La ligne d'entrée I peut être, par exemple, une ligne compatible avec la norme RS 232 C, une boucle de courant à m A, une boucle de courant à 60 m A, ou être conforme à l'une d'entre plusieurs autres configurations normalisées disponibles à l'heure actuelle Le convertisseur de niveau de ligne 20 peut ne pas être nécessaire lorsque les données véhiculées par la ligne d'entrée I sont fournies sous forme de niveaux TTL en parallèle, auquel cas on peut utiliser à sa place un tampon de ligne afin de protéger l'adaptateur d'interfaçage LSI 22. 7. Une fois que des données pénètrent dans l'adaptateur d'interfaçage LSI 22, l'adaptateur 22 génère une interrup- tion à destination du microprocesseur 40 de la section de traitement de codage 14 (fig 5) de sorte que le micro- processeur donne alors lieu à un prélèvement de données à l'adaptateur 22 par l'intermédiaire de circuits pilotes de bus bidirectionnels 24 et d'un décodeur d'adresse 26 Les circuits pilotes de bus 24 et le décodeur d'adresse 26 dé- terminent ensemble le moment o le microprocesseur a besoin d'accéder au module d'interfaçage 18 particulier auquel ces dispositifs sont associés, et ilspermettent l'établissement d'un échange d'informations de données et d'adresses entre le module d'interfaçage 18 concerné et le microprocesseur de la section de traitemen L de codage 14 Les circuits pi- lotes de bus 24 peuvent par exemple être des dispositifs du type 8 T 26, et le décodeur d'adresse 26 peut par exemple être du type 74 L 5138. Chaque module d'interfaçage 18 contient également une batterie de commutateurs de commande 28 a, 28 b Ces commu- tateurs servent à définir la "personnalité" du module d'in- terfaçage 18 auquel ils sont associés, c'est-à-dire à spécifier des caractéristiques telles que le nombre de bits utilisé dans un caractère de données d'arrivée, le débit sous lequel les données d'arrivée sont délivrées, le type de voie qui est configuré (série ou parallèle), et d'autres indications susceptibles d'avoir de l'importance à une date ultérieure. Aux commutateurs 28 a, 28 b sont également associés des circuits pilotes de bus 30 a, 30 b destinés à interfacer ces commutateurs avec le bus général S Les circuits pilotes de bus 30 a, 30 b sont commandés par le décodeur d'adresse 26 de façon à permettre au microprocesseur de la section de traitement de codage 14 d'interroger sélectivement les com- mutateurs 28 a, 28 b Les circuits pilotes de bus 30 a, 30 b peuvent par exemple être formés par un dispositif du type 8 T 97 ou du type 81 L 595. Enfin, chaque module d'interfaçage 18 comporte un sé- lecteur de débit de transmission 32 qui est agencé de façon 8. à fournir à l'adaptateur d'interfaçage LSI 22 la cadence d'horloge voulue afin que puisse être sélectionné le débit de transmission propre à se synchroniser avec la ligne de données d'arrivée I. La fig 5 est une représentation détaillée de la sec- tion de traitement de codage de données 14 de l'ensemble Cette section extrait les données issues de chaque mo- dule d'interfaçage 18, et elle les met en forme de façon appropriée à leur délivrance à l'instant voulu à la section d'insertion de données 16 (fig 6). Les opérations particulières qui sont effectuées par la section de traitement de codage de données 14, ainsi que par tout l'ensemble de codage 10, sont exécutées par le microprocesseur 40, qui peut être par exemple un micropro- cesseur Motorola du type 6809 Les instructions qui sont suivies par le microprocesseur 40 pendant son exécution de ses diverses opérations sont spécifiées par une mémoire morte de programme 42, qui peut par exemple être un dispo- sitif du type 2716 (mémoire morte reprogrammable électri- quement) ou du type 2316. Une mémoire vive "bloc-notes" à accès direct 44, telle qu'un dispositif du type 2114, est couplée au microproces- seur 40 de façon à mémoriser des valeurs intermédiaires ou finales calculées par le microprocesseur 40 pendant ses opérations La mémoire vive 44 sert également de mémoire temporaire pour des données saisies par le microprocesseur en provenance de chaque module d'interfaçage 18 Ces données demeurent emmagasinées dans la mémoire vive 44 jusqu'à ce que la section d'insertion de données 16 demande une mise à jour pour des données à coder lors d'une trans- mission ultérieure A ce moment, le microprocesseur 44 ex- trait les données de la mémoire vive 44 et les transfère, à travers des circuits pilotes d'adressage 46 et des cir- cuits pilotes de bus bidirectionnels 48, à une portion ap- propriée d'une autre mémoire vive à accès direct 70 contenue dans la section d'insertion de données 16 (fig 6), de sorte que les données se trouvent correctement positionnées dans les tranches temporelles de bits de données affectées à la 9. ligne de balayage de signal vidéo suivante. Fait également partie de la section de traitement de codage de données 14 de la fig 5 un adaptateur d'interfa- çage 50 L'adaptateur d'interfaçage 50 remplit un certain nombre de fonctions incluant le traitement de chaque inter- ruption, émise par la section d'insertion de données 16, par laquelle se trouve lancée la demande d'une mise à jour de données L'adaptateur 50 attaque en outre des indica- teurs d'état 52 qui indiquent des conditions d'erreur et la circulation des données, et il interroge les commuta- teurs de commande 54 qui définissent la "personnalité" de la section de traitement 14 La gestion de la succession temporelle des opérations effectuées par la section de trai- tement 14 est effectuée par une horloge 56 qui est couplée directement au microprocesseur 40, et par un générateur de débit de transmission d'information 58 qui, en association avec des circuits pilotes de débit de transmission 60, dé- terminent les débits de transmission à délivrer sur le bus général S, débits qui sont ensuite transmis aux modules d'interfaçage 18. Les circuits pilotes d'adressage 46 et l-es circuits pilotes de ligne de commande 49 sont par exemple des dis- positifs du type 8 T 97, et les circuits pilotes de bus bidirectionnels 48 peuvent être constitués par un disposi- tif du type 8 T 26 L'adaptateur d'interfaçage 50 peut par exemple être un dispositif du type 6821, le générateur de débit de transmission 58 être un dispositif du type MC 14411, et les circuits pilotes de débit de transmission 60 peuvent être constitués par un dispositif du type 7407. La fig 6 est une représentation détaillée de la sec- tion d'insertion de données 16 du présent ensemble de codage La section d'insertion de données 16 comporte une mémoi- re vive tampon à accès direct 70 pour la réception des don- nées fournies sur le bus général S par la section de traite- ment de codage de données 14, et pour l'insertion de ces données sous forme de train d'impulsions dans les tranches temporelles de bits de données appropriées affectées à une ligne de balayage sélectionnée du signal vidéo délivré à 10. l'ensemble 10 La mémoire vive 70 peut être par exemple un dispositif du type 2114, et le décodeur d'adresse 72 qui lui est associé peut être un dispositif du type 74 L 5138. La section d'insertion de données 16 comprend fonda- mentalement une partie analogique qui prend en charge toutes les fonctions associées au signal vidéo, et une par- tie numérique qui dispose ou arrange les données numériques contenues dans la mémoire vive 70 en formant le train de données devant être inséré sur la ligne de balayage de si- gnal vidéo. Dans la partie analogique de la section d'insertion de données 16 est prévue une dérivation 74 à laquelle est appliqué le signal vidéo à coder La dérivation 74 est dis- posée de façon à conférer une fonction de défaillance sans risques au présent ensemble 10 au cas o celui-ci viendrait à subir une coupure d'alimentation ou à être le siège d'une autre anomalie lui faisant déformer le signal vidéo d'ar- rivée Ainsi, le signal vidéo traverse alors l'ensemble 10 sans subir aucune altération. Dans les conditions de fonctionnement normales, le si- gnal d'entrée vidéo attaque par couplage à courant alterna- tif un amplificateur tampon vidéo 78 tel qu'un dispositif du type LM 359 L'amplificateur 78 assigne au signal vidéo une amplitude appropriée, de sorte qu'il puisse être traité par les autres circuits de la section d'insertion de don- nées 16 La sortie de l'amplificateur 78 est couplée à un classique circuit de rétablissement de composante continue qui règle le niveau de la composante continue du signal d'entrée vidéo de façon à assurer une gestion et un traite- ment appropriés du signal par le reste des circuits Plus précisément, le circuit de rétablissement 80 maintient un niveau constant de composante continue lorsque le niveau moyen du signal d'entrée vidéo change Ceci est effectué afin de faciliter la restitution des impulsions de synchro- nisation qui sont fournies dans le signal vidéo d'entrée. La sortie de l'amplificateur 78 est également couplée à un séparateur d'impulsions de synchronisation 82 clas- sique Le séparateur 82 extrait les impulsions de synchro- 11. nisation horizontale et verticale du signal d'entrée vidéo de sorte que les circuits de tout l'ensemble 10 puissent être synchronisés sur le rythme des signaux d'entrée vidéo eux-mêmes, et que les données provenant de chaque module d'interfaçage d'entrée 18 se trouvent insérées dans la fe- nêtre temporelle ou ligne de balayage désirée du signal vidéo. La sortie de l'amplificateur 78 est de plus couplée à un amplificateur de sommation 84, tel par exemple qu'un dispositif du type LM 359 L'amplificateur sommateur 84 a pour fonction de recevoir un train d'impulsions numériques fourni par la partie numérique de la section d'insertion de données 16 et d'assurer le calage effectif de cette in- formation dans le signal vidéo Un conformateur d'impulsions classique 86 couplé à la sortie de l'amplificateur somma- teur 84 met en forme les impulsions numériques du train d'impulsions de façon que celles-ci ne perturbent pas le fonctionnement d'un récepteur de télévision lorsque celui- ci reçoit le signal vidéo codé, mais n'extrait pas l'in- formation codée dans le signal par l'ensemble 10. La sortie du conformateur d'impulsions 86 attaque un amplificateur de sortie vidéo 88, tel par exemple qu'un - dispositif du type LM 359 L'amplificateur 88 permet au si- gnal vidéo d'arrivée, dans lequel sont insérées les impul- sions de données mises en forme, d'attaquer une charge classique de 75 ohms telle qu'un système de transmission par cible. La partie numérique de la section d'insertion de don- nées 16 reçoit les données fournies par la section de trai- tement de codage de données 14, et elle comprend la mémoire vive à accès direct 70 qui mémorise ces données à des ins- tants appropriés La fixation de ces instants est assurée par un circuit logique de cadencement vidéo 90 qui est cou- plé à la sortie du séparateur d'impulsions de synchronisa- tion 82 Un compteur de lignes vidéo classique 92 est dis- posé de façon à compter les lignes de balayage du signal vidéo et, à l'instant approprié, à générer un bit indica- teur destiné à signaler l'insertion des données Par consé- 12. quent, le circuit logique de cadencement vidéo 90 et le compteur de lignes 92 font en sorte non seulement que les données se trouvent insérées dans la portion appropriée de la ligne de balayage, mais aussi que l'information addi- tionnelle contenue dans une mémoire morte de programme 94 (telle par exemple qu'un dispositif du type 5610), infor- mation qui peut être un "en tête" destiné à identifier la source de l'information codée, se trouve codée sur la ligne de balayage devant les données retenues dans la mémoire vi- ve 70 Cette information d'en-tête, qui sera considérée plus en détail dans la suite, est également nécessaire pour permettre aux équipements de décodage prévus en un emplace- ment de réception de synchroniser leurs opérations en sorte que les données codées par l'ensemble 10 se trouvent fina- lement acheminées sur le terminal de réception approprié. Le circuit logique de cadencement vidéo 90 est égale- ment couplé à un registre à décalage vidéo 96 qui fournit le train de bits de données série qui est délivré à l'am- plificateur sommateur 84 pour insertion de celui-ci dans la ligne de balayage sélectionnée du signal vidéo d'arri- vée. Le circuit logique de cadencement vidéo 90 émet égale- ment l'interruption à destination de la section de traite- ment de codage de données 14 toutes les fois que la section d'insertion de données 16 nécessite une mise à jour de don- nées Ce faisant, il sensibilise les décodeurs d'adresse 72 et les circuits pilotes de bus bidirectionnels 98 de sorte que le microprocesseur 40 (fig 5) ait accès à la mémoire vive 70 par le bus général S Le reste du temps, le circuit logique de cadencement vidéo 90 interdit au microprocesseur l'accès de la mémoire vive 70, et la mémoire vive 70 est alors gérée par les circuits de la section d'insertion de données 16 de façon à permettre l'insertion des données provenant de la mémoire vive 70 dans la ligne de balayage sélectionnée du signal vidéo A noter au passage que les circuits pilotes de bus bidirectionnels 98 de la section d'insertion de données 16 peuvent être aussi, par exemple, form 6 S par un dispositif du type 8 T 26. *13. Le signal de sortie vidéo délivré par la section d'in- sertion de données 16 contient donc le signal vidéo fourni à l'origine, auquel est associée toute information vidéo ou autre émanant de ce signal, et les données numériques qui ont été délivrées sur chaque ligne de données d'entrée I associée à chaque module d'interfaçage 18 (fig 4), ces dernières données étant insérées dans la ligne de balayage sélectionnée du signal vidéo. Ce signal vidéo composite venant d'être formé peut être ensuite délivré à un classique émetteur de télé-diffusion hertzienne (non représenté) pour être modulé et émis sous forme de signal radio par la médiation d'une liaison ter- restre à micro-ondes ou d'un satellite, puis être reçu en un lieu éloigné o les données insérées peuvent être res- tituées et ramenées sous leur forme d'origine pour affi- chage ou autre traitement Bien entendu, au lieu de moduler un émetteur detélévision, le signal de sortie vidéo issu de la section d'insertion de données 16 peut n'être trans- mis que sur un système classique de diffusion par câble, de sorte que seuls certains usagers qui ont accès à celui- ci puissent réaccéder aux données insérées par l'ensemble 10. Les figures 7 à 10 représentent un ensemble de décoda- ge 100 qui peut être utilisé à l'emplacement de réception pour ressaisir les données insérées et les acheminer sur les terminaux de réception appropriés L'ensemble de déco- dage 100 comporte trois parties essentielles, à savoir une section d'extraction de données 102, une section de traite- ment de décodage de données 104, et une section d'interfa- çage de sortie 106, comme visible sur la figure 7. La section d'extraction de données 102, qui est repré- sentée plus en détail par la fig 10, reçoit le signal vidéo codé fourni par l'ensemble 10 de la fig 1 après que ce signal ait été transmis directement par un câble (non repré- senté) à la section d'extraction de donnée 102, ou qu'il ait été démodulé à partir d'une porteuse haute fréquence provenant d'un émetteur de télédiffusion hertzienne (non représenté), elle extrait les données numériques qui ont 14. été insérées sur les lignes de balayage du signal vidéo, et elle mémorise ces données dans une mémoire tampon à ac- cès direct 108 de sorte que la section de traitement de dé- codage de données 104 (fig 9) puisse ultérieurement accéder à celles-ci. La section de traitement de décodage de données 104 accède ensuite aux données rangées dans la mémoire vive 108 par un bus général de décodage S', et elle achemine les données sur l'un particulier d'entre plusieurs modules d'interfaçage 110 (fig 8) qui forment ensemble la section d'interfaçage de sortie 106 de l'ensemble de décocage 100. Les modules d'interfaçage de sortie 110 convertissent eux-mêmes les données qui leur sont fournies en des niveaux de signal appropriés qui correspondent aux données d'ori- gine fournies sur chaque ligne d'entrée de données I de modules d'interfaçage d'entrée correspondants de l'ensemble de codage 10, et ils délivrent cette information sur une ligne de données de sortie O associée à chacun des modules d'interfaçage de sortie 110, ceci sous le même débit que celui souslequel elle a été fournie au départ à l'ensem- ble de codage 10. En comparant l'ensemble de décodage 100 avec l'ensemble de codage 10, on peut voir qu'ils sont sensiblement identi- ques quant à leur mode de fonctionnement, la seule différen- ce notable étant que les données fournies par l'ensemble de décodage 100 traversent dans le sens elférent un adap- tateur d'interfaçage LSI 112 et des convertisseurs de ni- veau de ligne 114 associés à chacun des modules d'interfa- çage de sortie 110, au contraire du sens de transit des données dans la direction opposée En outre, les types de dispositifs qui peuvent être utilisés dans la réalisation de l'ensemble de décodage 100 correspondent eux aussi presque à l'identique aux types de dispositifs pouvant être utilisés dans la réalisation de l'ensemble de codage 10, exception faite pour le convertisseur de niveau de ligne 114, qui peut être un dispositif du type MC 1488 au lieu du dispositif du type 1489 spécifié plus haut en ce qui con- cerne le convertisseur de niveau de ligne 20 de l'ensemble 15. de codage 10 La seule raison en est l'inversion du sens de transit des données. Des circuits pilotes de bus bidirectionnels 116 et un décodeur d'adresse 118 ont pour fonction de ne coupler le bus général S' qu'à l'adaptateur d'interfaçage LSI 112 du module d'interfaçage de sortie sélectionné par la section de traitement de décodage de données 104 La section de traitement de décodage 104 transmet donc au module d'inter- façage de sortie en cause les données qu'elle a obtenues a partir de la ligne de balayage du signal vidéo codé lors- que ce module fournit à la section de traitement de décoda- ge 14 une interruption qui indique qu'il est prêt à admet- tre le caractère de données suivant La section de traite- ment de décodage 104 envoie alors les données à l'adapta- teur d'interfaçage LSI 112 par le bus général S', et les données sontmises par l'adapte,r d'interfaçage LSI 112 sous la présentation appropriée au type de dispositif de sortie (non représenté) qui a été affecté au module d'in- terfaçage de sortie 110 Selon le dispositif, les données peuvent être fournies soit sous forme série, soit sous forme parallèle L'interface LSI 112 délivre ensuite les données sous la présentation voulue au convertisseur de - niveau de ligne 114 pour que celui-ci convertisse les ni- veaux TTL des données en les portant aux valeurs voulues par la norme RS 232, par une liaison en boucle de courant ou par tout autre type de caractéristique de ligne imposé par le dispositif de sortie concerné. De même que dans l'ensemble de codage 10, chaque modu- le d'interfaçage de sortie 110 comporte une batterie de commutateurs de commande 120 a, 120 b qui définissent la "personnalité" de chaque module d'interfaçage 110 Ces com- mutateurs servent à sélectionner, entre autres, le débitde transmission, le nombre de bits par caractère, les caracté- ristiques de la ligne de sortie et similaires Les commu- tateurs 120 a, 120 b sont interrogés lors de l'initialisation de la section de traitement de décodage 100 par l'intermé- diaire du bus général S' et des circuits pilotes de bus associés 122 a, 122 b. 16. Un sélecteur de débit de transmission 124, qui est éga- lement couplé au bus général S' et à l'adaptateur d'inter- façage LSI 112, synchronise les données sortantes en sorte qu'elles se trouvent délivrées au dispositif de sortie associé au module 110 sous le même débit que celui auquel les données ont été fournies sur la ligne de données d'en- trée I du module de codage 18 correspondant. La fig 9 représente en détail la section de traite- ment de décodage de données 104 Cette section a pour fonc- tion de récupérer les données à mesure qu'elles deviennent disponibles a la sortie de la section d'extraction de don- nées 102 (fig 10), et de les délivrer au module d'interfa- çage de sortie 110 particulier qui a été par exemple dési- gné comme destinataire de celles-ci par l'information d'en-tête incorporée aux données par l'ensemble de codage Au fur et à mesure de leur délivrance par la section d'extraction 102, les données sont introduites dans une mémoire vive à accès direct 130 de la section de traitement de décodage 104 pour être ensuite sorties de la mémoire vive 130 sur le bus général S' à un rythme approprié. En entrant davantage dans le détail, un microproces- seur classique 132, tel par exemple qu'un microprocesseur Motorola du type 6809, est attaqué par des impulsions d'hor- loge fournies par une horloge de base 134 Lors de la récep- tion d'une interruption délivrée à travers un adaptateur d'interfaçage 136, le microprocesseur 132 accède à la mé- moire vive 108 de la section d'extraction de données 102, et il transfère les données de la mémoire vive 102 à la mémoire vive 130 de la section de traitement de décodage 104 A la demande de chaque module d'interfaçage de sortie , le microprocesseur 132 transfère ensuite, par le bus général S', les données de la mémoire vive 130 au module d'interfaçage de sortie demandeur de sorte que les données se trouvent délivrées sous le débit auquel elles ont été reçues au départ par l'ensemble de codage 10 Une mémoire morte de programme 140 qui est couplée à la mémoire vive et au microprocesseur 132 commande le fonctionnement du microprocesseur 132 en sorte que les données se trouvent 17. acheminées comme désiré entre la; ection d('ex Lraction de données 102 et chaque module d'in Lerfuçayea de sortie 110. Des circuits pilotes d'adressage 142, des circuits pilotes de bus bidirectionnels 144 et des circuits pilotes de ligne de commande 146 insérés entre le bus général S' et le microprocesseur 132 permettent aux bus du microproces- seur de prendre en charge convenablement le chargement au sein de l'ensemble Un générateur de débit de transmission 148 et des circuits pilotes de débit de transmission 150 fournissent par le bus cjé:aèral ';' c ie:;:;bji iux d'horluge appropriés à chaque module d'interfaçage de sortie 110 pour faire en sorte que les débits de données voulus, tels que sélectionnés par les commutateurs de commande 120 a, b prévus sur chaque module 110, se trouvent fournis par la section de traitement de décodage 104. L'adaptateur d'interfaçage 136 sert également à cou- pler l'indicateur d'état 152 à la section de traitement de décodage 104, l'indicateur 152 signalant la circulation des données et les anomalies ou erreurs susceptibles de venir affecter la section de traitement 104 En outre, des com- mutateurs de commande 154 sont couplés à l'adaptateur d'interfaçage 136, ces commutateurs servant à définir la "personnalité" de la section de traitement de décodage 104. Lorsque le microprocesseur 132 évalue les données re- çues de la section d'extraction de données 102, il réagit d'abord aux multiplets d'adressage incorporés dans les données par l'ensemble de codage 10 afin d'établir si les données en cause sont ou non destinées à être traitées par la section de traitement de décodage 104 Dans la négative, ti ne tient simplement pas compte de ces données Au cas o les données sont effectivement destinées à la section de traitement 104, l'activité:du microprocesseur 132 se pour- suit par la gestion de la distribution des données au ou aux modules d'interfaçage de sortie spécifiés par le conte- nu des données. En considérant la fig 10, on peut voir que la section d'extraction de données 102 est semblable à la section d'insertion de données 16 de l'ensemble de codage 10 en ceci 18. qu'elle comporte une partie analogique destinée à prendre en charge les aspects de l'extraction des données qui sont liés au traitement vidéo, et une partie numérique destinée à extraire les données et à les introduire dans la mémoire vive 108 pour les rendre accessibles à la section de trai- tement de décodage 104 de la fig 9. Le signal vidéo codé attaque d'abord une dérivation 160 qui remplit la même fonction que la dérivation 74 de la section d'insertion de données 16 de la fig 6 Plus pré- cisément, en cas de mauvais fonctionnement de l'ensemble de décodage 100 et de déformation par celui-ci du signal vidéo d'arrivée, la section d'extraction 102 se trouve sim- plement mise hors tension, et la dérivation 160 fait alors traverser directement la section d'extraction 102 au signal. Sous des conditions de fonctionnement normales, le signal vidéo codé d'arrivée est acheminé à travers la dé- rivation 160 de façon à attaquer par couplage à courant alternatif un amplificateur tampon vidéo 162 L'amplifica- teur 162 fait en sorte que le niveau ou amplitude vidéo correct soit fourni au reste des circuits de la section d'extraction. La sortie de l'amplificateur 162 est couplée à un circuit classique de régénération de composante continue 164 qui confère le niveau de composante continue approprié au signal vidéo codé d'arrivée, indépendamment des données ou autres contenus d'information du signal Ainsi, indé- pendamment de la variation éventuelle du niveau moyen du signal vidéo, un niveau continu fixe de référence appro- prié se trouve établi par le circuit de régénération de composante continue 164. La sortie de l'amplificateur tampon 162 est également couplée à un séparateur d'impulsions de synchronisation 166 Ce séparateur extrait les impulsions de synchronisa- tion horizontale et verticale du signal vidéo de sorte que l'ensemble de décodage 100 puisse se synchroniser lui-môme sur le signal vidéo d'arrivée pour pouvoir extraire conve- nablement les données insérées. La sortie de l'amplificateur tampon 162 est de plus 19. couplée à un autre amplificateur vidéo 168 qui garantit que le signal vidéo codé se trouve à un niveau propre à lui permettre d'être pris en charge par un circuit d'ex- traction de données 170 auquel l'amplificateur 168 est cou- plé L'amplificateur vidéo 168 est également couplé par sa sortie à un autre amplificateur vidéo 172 qui réinjecte l'intégralité du signal vidéo codé à la sortie de la sec- tion d'extraction 102, de sorte que les informations ou autres données non extraites du signal vidéo par la section d'extraction 102 restent présentes dans le signal de sor- tie vidéo L'amplificateur vidéo 172 est commuté par un circuit logique de cadencement vidéo 174 qui place celui-ci dans un état inopérant pendant le passage de la portion du signal vidéo dans laquelle les données en cours d'ex- traction ont été insérées Ainsi, les données qui-ont été insérées par l'ensemble de codage 10 se trouvent éliminées du signal de sortie vidéo fourni par la section d'extrac- tion 102 si l'usager fournit un ordre dans ce sens au cir- cuit logique de cadencement vidéo 172. Le circuit d'extraction de données 170 peut être clas- sique, et il comporte les circuits élémentaires analogiques et numériques voulus pour assurer la récupération du train d'impulsions numériques inséré dans le signal vidéo codé d'arrivée La sortie du circuit d'extraction de données 170 fournit un train de bits en série qui correspond à celui engendré par la section d'insertion de données 16 de l'ensemble de codage 10 Ce train de bits en série est en- suite appliqué à un convertisseur série-parallèle 176 et à un comparateur de code de cadrage temporel 178 qui défi- nit ou détermine la synchronisation des multiplets pour l'ensemble de décodage 100, c'est-à-dire les intervalles temporels dans lesquels des groupes successifs de bits de données extraits correspondent à des multiplets de données ordonnés individuels Lors de la détermination de la syn- chronisation des multiplets, le comparateur de code de cadrage 178 envoie un signal de commande approprié à un compteur de multiplets 180 Le compteur de multiplets 180 est couplé à la mémoire vive 108 de la section d'extraction 20. 102, et il commande l'introduction dans la mémoire vive 108 des données sous forme parallèle fournies par le con- vertisseur série-parallèle 176 Une fois que la donnée extraite est inscrite dans la mémoire vive 108, une inter- ruption est émise à destination de la section de traite- ment de décodage 104 pour signaler que cette donnée est disponible pour restitution, de sorte que la section de traitement 104 peut ainsi extraire les données de la mé- moire vive 108 pour les fournir ensuite à des instants appropriés aux modules d'interfaçage de sortie 110. Un oscillateur 182 et un circuit de synchronisation de bits 184 qui sont couplés au circuit d'extraction de don- nées 170 servent à caler le circuit d'extraction 170 sur une fréquence appropriée afin que le train d'impulsions de données d'arrivée puisse être échantillonné convenablement. Le circuit logique de cadencement vidéo 174 est aussi couplé au comparateur de code de cadrage temporel 178, et il sert à établir des fenêtres temporelles pour le compa- rateur de code de cadrage Le code de cadrage doit résider dans une fenêtre temporelle fixe au sein d'une ligne de balayage vidéo par rapport aux impulsions de synchronisa- tion du signal vidéo Il s'ensuit que si un code de cadrage approprié n'est pas trouvé à l'intérieur de la fenêtre temporelle prescrite, les données ne seront pas prises en compte par l'ensemble de décodage 100. Le comparateur de code de cadrage 178 peut être l'un quelconque d'entre plusieurs dispositifs classiques, au nombre desquels figurent par exemple ceux du type 9324 ou du type 7495, Le convertisseur série-parallèle 176 peut être par exemple un dispositif du type 7495. Des circuits pilotes de bus bidirectionnels 188 et un décodeur d'adresse 190 servent à coupler la section d'ex- traction 102 avec le bus général S', et c'est à travers ces dispositifs que la section de traitement de décodage 104 accède à la mémoire vive 108. La fig 2 représente un exemple-type de signal vidéo codé qui quitte la section d'insertion 16 de l'ensemble de codage 10 et contient un paquet de données Dans une forme 21. de réalisation possible, le paquet de données contient 292 bits de données codés dans un mode de non-retour à zéro créé par l'horloge de base de codage 56, laquelle tra- vaille à une fréquence de 5,727272 M Hz Cette fréquence est dans un rapport de huit cinquièmes avec celle du top de sous-porteuse, si l'on suppose qu'il s'agit de coder le signal vidéo couleur de la fig 2 Chaque impulsion ou bit de données a par conséquent une durée de 174,6 nanosecondes. Pour la commodité de l'exposé, on considérera que chaque groupe de huit bits de données successifs représente un multiplet de données, ce multiplet étant donc un octet. Pour 292 bits dans un paquet de données, il y a 36,5 octets par paquet de données (on a donc N = 36,5) La présentation ou format des octets dans le paquet de données est repré- senté par la fig 3 A noter encore que la présentation d'octets de la fig 3 représente un simple exemple d'une présentation réalisée par l'ensemble de codage 10, et que cette présentation ne saurait limiter la portée de la pré- sente invention en en excluant les ensembles dans lesquels il est fait appel à des présentations équivalentes De plus, le nombre total de bits contenus dans un paquet de données peut être choisi arbitrairement, la valeur de 292 bits ne représentant qu'un exemple dans lequel le total de bits est lié aux caractéristiques temporelles des lignes de balayage du signal vidéo. Dans la présentation d'octets de la fig 3, le pre- mier octet et la première moitié du suivant, c'est-à-dire les douze premiers bits, sont utilisés pour synchroniser la phase de l'horloge de base de décodage 134 Le deuxième octet complet est utilisé pour synchroniser en cadrage temporel les données qui suivent sur la ligne de balayage. Le code de cadrage temporel est une séquence de bits spé- cifique qui sera interprétée par le comparateur de code de cadrage 178 d'une façon très analogue au bit de départ dans les systèmes de transmission de données asynchrones classiques Le choix du code de cadrage temporel doit être tel qu'il soit possible pour les données fournies par l'en- semble de codage 10 de coexister dans un signal de télévision 22. avec une ou plusieurs autres formes de données qui y sont insérées par divers autres systèmes de codage. Les 33 octets suivants figurant sur la ligne de bala- yage contiennent certaines données qui peuvent être orga- nisées conformément aux caractéristiques à dépendance positionnelle ciaprès: les quatre premiers octets sont affectés à l'information d'en-tête de paquet qui identifie spécifiquement le contenu de la ligne de balayage particu- lière concernée, les 26 octets suivants sont identifiés comme étant des octets de canal de données, les deux octets suivants sont des octets de rattrapage asynchrone qui se- ront définis plus loin, et les deux derniers sont des oc- tets réservés pour un usage futur. L'information d'en-tête de paquet doit renfermer un mot d'adresse propre à permettre à l'ensemble de décodage d'opérer une discrimination entre divers autres types de données codées sur d'autres lignes de balayage du même signal vidéo L'information d'en-tête doit également ren- fermer un indicateur cyclique numérique destiné à permet- tre de vérifier si un éventuel paquet particulier n'a pas été perdu Cet indicateur est incrémenté chaque fois qu'une donnée afférente à une adresse particulière est transmise. Chacun des 26 octets de canal de données définit un canal de données spécifique qui est identifié par sa posi- tion relative, comptée en partant du code de cadrage tem- porel correct Si l'on assigne la valeur zéro à la position de canal du code de cadrage, le premier canal de données est alors celui occupant la cinquième position d'octet, et les canaux suivants s'obtiennent par incrémentation d'une position d'octet au-delà de la cinquième position d'octet, ceci jusqu'à la position d'octet 33, inclusivement Il est important de noter que les données contenues dans chacun des 26 canaux de données du paquet de données proviennent de l'un ou de plusieurs modules d'entrée 18 particuliers reliés aux dispositifs d'entrée, le nombre de canaux de données affecté à un même module d'entrée (c'est-à-dire à un même dispositif d'entrée) étant fonction du débit de transmission d'information du dispositif d'entrée Une telle 23. affectation des canaux de données est assurée par la confi- guration interne de la mémoire morte 42 de l'ensemble de codage, laquelle, en association avec le microprocesseur et avec les autres organes constitutifs de l'ensemble de codage 10, assure la délivrance des données provenant de chacun des dispositifs d'entrée à des instants qui cor- respondent aux tranches temporelles de bits de données suc- cessives du ou des canaux affectés à chacun des modules d'entrée de données 18. En ce qui concerne la capacité des canaux de données, chaque ligne de balayage codée est à m^eue d'être associée de façon univoque à une ligne de balayage particulière de l'une des trames d'un signal de télévision à trame entre- lacées dans lequel-est inséré la ligne codée En prenant comme système de référence le système de télévision norma- lisé en vigueur aux Etats-Unis d'Amérique, chaque ligne codée apparaîtra une fois dans chaque image complète, c'est- à-dire une fois toutes les 33,3667 millisecondes Par consé- quent, le débit d'information maximum de tout canal asso- cié à une seule ligne codée par image sera alors de 29,97 octets par seconde Compte tenu de ce que les débits de transmission normalisés pour les données empruntant les formats RS 232 courants sont de 300, 600, 1200, etc bita par seconde, pour un octet à durée de 10 bits, la cadence de répétition des octets sur une ligne de transmission à 300 bits par seconde est ( 1000: 300) x 10 = 33,333 millisecondes, soit octets par seconde. Vu que la capacité de tout canal donné est légèrement infé- rieure à 30 octets par seconde, l'ensemble 10 recourt aux octets de rattrapage mentionnés plus haut Ceci permet à tout canal de données du paquet de données d'avoir une capacité d'au moins 30 octets par seconde. Le débit de transmission réalisable est celui de 29,97 octets par seconde correspondant à la cadence de répétition des images complètes Un débit d'entrée de 30 octets par seconde présente donc un excédent de 0,03 octet par seconde. 24. Par conséquent, toutes les 1/0,03 = 33,33 secondes, l'en- semble 10 doit ajouter un octet de rattrapage La capacité maximum de 26 canaux de données par ligne de balayage con- duit donc à la nécessité de faire intervenir un octet de rattrapage pour 33,33/26 = 1,282 seconde. Octets de rattrapage (octets 31 et 32) Le premier de ces deux octets est utilisé pour identi- fier le canal auquel l'octet 32 doit être appliqué. L'octet 31 est codé par la valeur en binaire, comprise entre 1 et 26, qui correspond au numéro du canal. b 7 b 6 b 5 b 4 b 3 b 2 bl b O P O O No DU CANAL EN BINAIRE Les bits b 5 et b 6 de cet octet sont toujours dans l'état zéro. Le bit b 7 de l'octet 32 est le bit d'imparité. Le bit b O est le bit de poids le plus faible du numéro de canal. * Si le paquet concerné ne nécessite de rattrapage pour aucun canal, les bits b O à b 4 seront tous à zéro. Si l'octet 31 contient le code désignant un canal valide, l'octet 32 est à interpréter comme étant un octet additionnel à adjoindre au train de données associé au ca- nal identifié après que l'octet occupant la position nor- male pour ce canal a été retransmis par le décodeur sur la voie désignée. Si l'octet 31 ne contient que des zéros (exception faite pour la parité) ou n'importe quel code reconnu comme étant un code erroné, l'octet 32 n'est pas pris en compte. Octets 33 et 34 Ces octets ne sont pour l'heure pas exploités, mais ils le seront toutefois à l'avenir pour constituer un con- trôle de redondance cyclique (CRC) de l'information conte- nue dans les octets précédemment numérotés de 1 à 32. Le polynome générateur de contrôle de redondance cycli- que qui sera adopté est le CRC-16 décrit dans "Technical Aspects of Data Communications", John E McNamara, Digital Equipment Corp, 1977, page 155. CRC-16 = X 16 + X 15 + X 2 + 1 25. Le but de la mise en oeuvre de cette fonction de con- trôle de redondance cyclique est de fournir un critère de décision pour rejeter la totalité du paquet de données en cas de présence d'erreurs. Ces octets ne sont pas exploités pour l'instant car des données techniques et des résultats d'essais pratiques supplémentaires sont nécessaires pour apprécier leur uti- lité. On a montré à la fig 3 A une variante de format d'oc- tet par lequel une carte de bits de canaux d'entrée permet une vraie transparence dans la transmission de données selon la présente invention. Comme dans le format de la fig 3, le premier octet et la moitié du suivant, c'est-à-dire 12 bits, sont utili- sés pour synchroniser la phase de l'horloge 134 du système de décodage De même, le second octet complet est utilisé pour synchroniser en cadrage ou trame les données qui sui- vent sur la ligne de balayage Comme noté précédemment, le code de cadrage doit être choisi pour que les données fournies par le système 10 de codage puissent coexister dans un signal de télévision dans lequel une ou plusieurs formes de données sont insérées par d'autres systèmes de codage. Les deux octets suivants, numérotés 1 et 2, contien- nent les données d'adresse qui servent à identifier de manière unique les contenus de la ligne de balayage et à permettre au système de décodage 100 de différencier les divers autres types de données codées par le système 10 dans d'autres lignes de balayage du même signal vidéo. Pour assurer une transmission sans erreur de ces informa- tions d'adresse, il est souhaitable que les données d'a- dresse contiennent un code dit Hamming ou autre donnée équivalente de détection et de correction d'erreur Les renseignements concernant ces techniques de codage appa- raissent dans l'article "Error Detecting and Error Correcting Codes" (Codes de détection d'erreurs et de cor- rection d'erreurs), de R W HAMMING, Bell System Technical Journal, N O 26, d'Avril 1950, pages 147-60. 26. L'octet suivant, no 3, fournit la continuité (compte binaire) qui peut être un indicateur cyclique numérique pour déterminer si un paquet de données transmis a, ou non, été perdu Cet indicateur est incrémenté d'une unité à chaque transmission d'un paquet de données. Les 26 octets suivants, Na 4 à 29, sont attribués aux canaux de données dont chacun contient les données prove- nant d'un ou de plusieurs modules d'entrée particuliers 18 reliés aux dispositifs d'entrée, le nombre de canaux de données attribué à un m Nie module dl'entr(le (c'est- l- dire à un dispositif d'entrée) dépendant du débit d'in- formations du dispositif d'entrée La manière dont ces canaux sont attribués a été décrite ci-dessus en référence à la fig 3. Une carte de bits de canaux occupe les positions , 31 et 32, et les deux bits les plus significatifs de l'octet No 33 Comme on a supposé que chaque multiplet est un octet, c'est-à-dire contient 8 bits, un total de 26 bits est attribué à chaque carte de bits de canaux, chaque bit correspondant à l'un donné des 26 canaux de données (octets N O 4-29) qui porte les données provenant de l'un au moins des dispositifs d'entrée Ainsi, quand les données qui sont en cours de délivrance par un dispositif d'entrée particu- lier sont contenues dans l'un au moins des 26 canaux at- tribués à la transmission des données, ces bits dans la carte de bits de canaux, qui correspondent aux canaux por- tant les données fournies par ce dispositif, seront trans- mises à l'état "marche". Les 6 bits restants de l'octet 33 et l'octet 34 sont asynchrones (octets de rattrapage, comme définis à propos de la fig 3) Les 6 bits restant dans l'octet 33 sont suffisants pour identifier celui des 26 canaux de données auquel l'octet de rattrapage suivant 34 est associé. Un avantage appréciable obtenu en utilisant la carte de bits de canaux est de permettre au système de décodage de déterminer si un chiffre nul dans l'un des 26 ca- naux porteurs de données, c'est-à-dire un canal de données ne contenant aucun bit de donnée, doit être interprété 27. comme ayant été provoqué par un dispositif d'entrée en fonctionnement couplé au système de codage 10, ou signifie que le dispositif d'entrée est devenu à vide Dans le second cas, le caractère nul peut être rejeté par la sec- tion extractrice 102 du système de décodage 100 tandis que, dans le premier cas, il peut être distribué par la section extractrice 102 pour traitement ultérieur Un exemple dans lequel un caractère nul est considéré comme valable se pro- duit au déchargement (par exemple les jeux ou programmes de caractères). Pour exploiter l'utilisation de la carte de bits de canaux dans le format de la fig 3 A, la mémoire RAM 108 dans la section d'extraction de la fig 10 peut être rem- placée par une mémoire 64 x 8 de type FIFO (first-in, first-out: première entrée, première sortie), par exemple un circuit de type 9423 Par suite, quand la section d'ex- traction 102 reçoit la ligne de balayage codée du signal vidéo, les impulsions d'horloge de l'octet et demi syn- chronisent son oscillateur 182 d'horloge de données, le comparateur 178 de code de cadrage vérifie le code de cadrage, et les données subséquentes sur la ligne de bala- yage sont écrites dans la mémoire 108 (de type RAM ou FIFO). Quand les données sont complètement entrées, la section d'extraction 102 commande le microprocesseur 132 dans la partie de traitement de décodage de la fig 9, à travers un interrupteur. Le microprocesseur 132 lit ensuite les données de la mémoire 108, vérifie le code Hamming dans l'adresse, vé- rifie l'octet de continuité et enfin lit les données ex- traites de la ligne de balayage et introduites dans les tampons respectifs de la section 106 d'interface de sortie Si un caractère nul est rencontré dans les don- nées, le microprocesseur 132 vérifie la carte de bits de canaux extraite pour déterminer si le dispositif d'entrée associé au caractère nul est à vide et, dans la négative, le caractère nul est transféré au tampon approprié Si le dispositif d'entrée est à vide, le caractère nul est supprimé. 28. Les dispositifs d'entrée qui sont connectés aux modules d'entrée de données 18 peuvent comprendre des dispositifs classiques tels que télé-imprimantes, terminaux vidéo pour la visualisation et la transmission de caractères ou de données graphiques, terminaux de sortie de calculateur, dispositifs téléphoniques numériques et similaires On peut donner comme exemple de gamme de débits d'information pour les dispositifs d'entrée qui peuvent être gérés par les modules d'entrée 18 celle allant de 110 à 4800 bauds Les présentations des données fournies par les dispositifs d'entrée peuvent aussi différer entre elles et comprendre des présentations telles que celle du code ASCIL, et elles peuvent nécessiter l'une quelconque d'entre diverses inter- faces d'adaptation de normes de communication telles que RS 232 C (norme de la Electronic Industries Association), boucle de courant 20 m A, unipolaire 60 m A, ou niveaux TTL à transfert de multiplets en parallèle. L'exemple ci-après, qui ne saurait limiter la portée de la présente invention, vise à illustrer la mise en oeuvre de l'ensemble de codage 10 et de l'ensemble de décodage 100. Pour les besoins de cet exemple, on supposera qu'un dispositif d'entrée relativement usuel tel qu'un terminal de type courant à 300 bauds pour calculateur qui émet dans un code classique ASCIL à 8 bits est connecté à l'un des modules d'interfaçage d'entrée de données 18 de l'ensemble de codage 10 On supposera également que le canal de données N O 2 (fig 3) a été affecté au module d'interfaçage 18 qui est connecté au terminal de calculateur en cause Comme l'usager est susceptible d'utiliser le terminal en clavier dactylographique, on supposera en outre que ce terminal 29. fournit alors bit par bit sous le débit de 300 bauds les caractères tapés. A la délivrance de chaque caractère à la sortie du terminal, le module d'interfaçage 18 associé reçoit les données, par l'intermédiaire de son convertisseur de ni- veau de ligne 20, sur l'adaptateur d'interfaçage LSI 22. Lorsque l'adaptateur d'interfdçage 22 reconnaît qu'un ca- ractère valide a été reçu, il émet une interruption qui, transmise par le bus général S, signale à la section de traitement de codage 14 (Fig 5) qu'une donnée est à pré- sent disponible à la sortie de la section d'interfaçage 12 pour transmission Lors de la réception de cette inter- ruption, le microprocesseur 40 faisant partie de la section de codage 14 accède à l'adaptateur d'interfaçage LSI 22 par les circuits pilotes de bus bidirectionnels 24 et le décodeur d'adresse 26 afin de saisir la donnée de carac- tère qui demeure en attente dans l'adaptateur d'interfaçage 22, et il transfère cette donnée à la mémoire vive 44 de la section de traitement de codage 14. Le microprocesseur 40 maintient cette donnée dans la mémoire vive 44 jusqu'à ce qu'il reçoive uneinterruption en provenance de la section d'insertion de données 16 (fig 6) A la réception de cette interruption ou demande provenant de la section d'insertion 16, le microprocesseur 40 extrait la donnée de la mémoire vive 44 et il la range, par la médiation des circuits pilotes d'adressage 46 et des cir- cuits pilotes de bus bidirectionnels 48, en une certaine po- sition dans la mémoire vive 70 de la section d'insertion 16 aux fins de sa transmission au sein de la séquence de la li- gne de balayage qui correspond au canal 2. La section d'insertion de données 16 (fig 6) attend alors la trame suivante du signal vidéo dans laquelle la donnée est à insérer Une fois que cette trame est détectée, la section d'insertion 16 compte les lignes de balayage du signal vidéo jusqu'à ce qu'apparaisse la ligne sélectionnée pour l'insertion de la donnée A ce moment, il y a inser- tion de la donnée comme précédemment décrit dans la ligne de balayage sélectionnée Cette donnée apparaît dans les 30. tranches temporelles de bits de données affectées au canal de données N O 2, lequel, comme représenté par la fig 3, correspond au sixième octet de données faisant suite au canal de cadrage temporel Le signal de sortie vidéo quit- tant la section d'insertion 16 correspond donc au signal vidéo d'arrivée, portant à présent "sur son dos' la donnée de caractère, par exemple sur la ligne de balayage no 16, qui est située dans les intervalles de suppression de trame des signaux d'émission de télévision normalisés Ce signal vidéo codé peut alors être transmis par satellite ou par liaison hyperfréquence, ou par d'autres moyens (câble par exemple), en un point o un décodeur tel que l'ensemble de décodage 100 de la fig 7 peut le recevoir. Lorsque le signal vidéo codé a été reçu, et si néces- saire débarrassé par démodulation de son éventuelle por- teuse à haute fréquence par un récepteur de télévision classique, il est dirigé sur la section d'extraction 102 (fig 10) de l'ensemble de décodage 100 La section d'ex- traction 102 repère d'abord le moment o elle reçoit la trame du signal vidéo au sein de laquelle la donnée est insérée, et elle compte les lignes de balayage figurant dans cette trame jusqu'à ce que débute la ligne 16 A la réception de la ligne de balayage lb, la section d'extrac- tion 102 synchronise son oscillateur d'horloge 182 sur le signal vidéo code de façon à pouvoir ensuite identifier le code de cadrage inséré sur la ligne pour réaliser la syn- chronisation d'octets. La section d'extraction de données 102 extrait ensuite toutes les données insérées sur la ligne de balayage ne 16, et elle les emmagasine dans la mémoire vive 108 Après que les données ont été mises en mémoire, il y a génération d'une interruption qui est émise sur le bus général S' afin d'avertir la section de traitement de décodage 104 que les données sont emmagasinées dans la mémoire vive 108 et qu'elles sont prêtes à être traitées La section de traite- ment 104 accède alors à la mémoire vive 108 et elle en transfère les données dans la mémoire vive 130 faisant partie de la section de traitement de décodage 104 (fig 9). 31. La section de traitement de décodage 104 examine ensui- te les données, notamment quant à établir si elles étaient ou non destinées à être traitées par l'ensemble de décodage Dans l'affirmative, les données sont ensuite distri- buées à tout module d'interfaçage de sortie de la section d'interfaçage de sortie 106 susceptible d'avoir été affecté ou réservé à la prise en charge des données insérées dans le canal de données N O 2 L'appartenance des données au canal de données N O 2 a été établie par le fait qu'elles étaient situées à la sixième position d'octet après le canal de cadrage, comme on l'a vu plus haut. La section de traitement de décodage 104 transfère les données extraites au module d'interfaçage de sortie 108 qui a été affecté à une voie de sortie correspondant au canal de données no 2 Par le bus général S', la section de trai- tement 104 accède à l'adaptateur d'interfaçage LSI 112, et les données extraites, à présent contenues dans la mémoire vive 130 de la section de traitement 104, sont alors trans- férées à l'adaptateur d'interfaçage LSI 112 Ce transfert se produit à un instant auquel l'adaptateur d'interfaçage 112 émet une interruption pour demander un octet de données additionnel pour le module d'interfaçage de sortie auquel est associé l'adaptateur d'interfaçage 112 Une fois que les données ont été transférées à l'adaptateur d'interfa- çage 112, celui-ci rythme ensuite leur délivrance sous la forme d'un train série qui, dans le présent exemple, sort sous un débit de 300 bauds Ce train de données est appli- qué au convertisseur de niveau de ligne 114 pour être mis à un niveau conforme à la norme RS 232. L'adaptateur d'interfaçage 112 assure également la réinsertion des bits de départ et d'arrêt qui sont présents dans une présentation de ligne ASCIL normalisée, ces bits ayant été éliminés par l'adaptateur d'interfaçage LSI 22 de l'ensemble de codage 10 dans lequel ont été introduites les données provenant du terminal de calculateur Une fois que ce multiplet de données complet a été sorti par décala- ge, l'adaptateur d'interfaçage 112 émet une autre inter- ruption ou demande qui est renvoyée en amont par le bus 32. général S' pour appeler le groupe ou multiplet de données suivant qui doit figurer à la suite de celui qui vient d'être extrait et décodé. A supposer qu'un terminal de réception (non représenté) se trouve couplé à la ligne de sortie O du module d'inter- façage de sortie 110 et que ce terminal de réception vi- sualise l'information qui lui est délivrée par la ligne de sortie O, un opérateur verra la même information que celle qui a été transmise du terminal de calculateur à l'extré- mité codeuse du système, ceci avec un léger retard d M au temps nécessaire à la propagation de l'information sur la distance réelle séparant l'ensemble de codage 10 de l'en- semble de décodage 100 Ce retard de propagation dépend également du type de système de transmission utilisé, c'est- à-dire satellite, liaison hyper-fréquence ou similaire, et des distances parcourues par les signaux à travers les di- verses parties du système de transmission Ce retard peut être normalement de l'ordre de 1 ou 2 secondes, tout au plus. Lorsqu'on considère l'ensemble de codage 10 et l'en- semble de décodage 100 comme un ensemble de transmission de données transparent formant un tout, il est utile de défi- nir une voie de données comme une paire entrée/sortie, série au parallèle Les caractéristiques de sortie d'une voie sur un module d'interfaçage de sortie donné de l'ensemble de décodage 100 devront toujours être identiques aux caracté- ristiques d'entrée de la voie sur le module d'interfaçage d'entrée correspondant de l'ensemble de codage. Les caractéristiques de ces voies sont prédéterminées par la configuration de matériel particulière qui est af- fect 6 e aux voies au moment de l'installation des ensembles de codage et de décodage. La mise en oeuvre d'une voie peut nécessiter l'utilisa- tion d'une partie seulement d'un canal de données individuel, de la pleine capacité d'un canal de données, ou de plusieurs canaux Dans le cas o un canal de données unique est affec- té à une voie, le débit de données maximum réalisable est de 300 bits par seconde, comme on l'a vu plus haut La mise 33. en oeuvre d'une voie disposant d'un débit de données dé- passant 300 bits par seconde peut être réalisée en utili- sant des canaux de données multiples Si D désigne le débit de données de la voie désirée en bits par seconde, le nombre nécessaire de canaux a pour valeur D/300 Par exemple, pour réaliser une voie à 1200 bits par seconde, on aura besoin de 1200/300 = 4 canaux En exploitant la capacité des canaux de données de la totalité d'une ligne de balayage pour réaliser une voie, on pourra disposer d'un débit de données maximum de 26 x 300 = 7800 bits par seconde Le débit de données normalisé immédiatement inférieur est de 4800 bauds. La réalisation d'une voie disposant d'un débit de données inférieur à 300 bits par seconde et d'un maximum de six bits transparents peut être obtenue en subdivisant un canal en sous-canaux Comme les seuls usages courants de débits de données inférieurs à 300 bits par seconde, exception faite pour le code dit "Télétype" à deux multi- plets par seconde, concernent les applications à code Baudot ou à code TTS, il est possible d'identifier des sous-canaux au sein d'un canal en utilisant les bits de poids le plus fort du multiplet comme identificateurs Par exemple, pour des voies utilisant des codes Baudot à cinq moments et des débits de données non supérieurs à 10 mul- tiplets par seconde, on peut prévoir jusqu'à trois voies par canal Pour des voies à codage à six moments et à dé- bits de données non supérieurs à 15 multiplets par seconde, on peut prévoir jusqu'à deux voies. Les ensembles de codage et de décodage selon la pré- sente invention permettent tous deux de mettre en oeuvre des voies à débits dépassant 7800 bits par seconde par affectation à une même voie de canaux de données apparte- nant à plus d'une ligne de balayage codée Par exemple, la réalisation d'une voie à 19, 2 kilobauds nécessiterait l'utilisation de 64 canaux de données, c'est-à-dire, pour la présentation-type à 26 canaux par ligne présentement considérée, de deux lignes de balayage codées complètes et 34. de 12 canaux de données supplémentaires pris sur une troi- sième ligne de balayage. Bien que la description qui précède et les dessins qui l'accompagnent représentent des formes de réalisation pré- férées de la présente invention, il sera évident pour l'homme de l'art qu'il est loisible d'apporter diverses mo- difications et variantes aux dispositions décrites et re- présentées sans sortir pour autant du cadre de la présente invention. 35. R E V E N D I C A T I O N S 1 Système de transmission transparente de données pour coder des données à transmettre en association avec un signal vidéo de télévision entrant à fréquence de trame donnée, dans lequel des lignes de balayage en nombre pré- déterminé composent chaque trame, caractérisé en ce qu'il comprend: un moyen d'interfaçage d'entrée pour la récep- tion de données en provenance d'un certain nombre de dispositifs d'entrée fournissant chacun des données sous un débit d'information particulier; un moyen de traite- ment de codage couplé audit moyen d'interfaçage d'entrée de façon à pouvoir accéder aux données reçues par ledit moyen d'interfaçage d'entrée en provenance des dispositifs d'entrée et adapté à arranger les données en groupes de données séparément identifiables, chacun desdits groupes de données correspondant au dispositif d'entrée dont pro- viennent les données figurant dans ce groupe; et un moyen d'insertion couplé audit moyen de traitement de codage et attaqué par le signal vidéo entrant à l'effet d'accéder auxdits groupes de données issus dudit moyen de traitement de codage et d'insérer lesdits groupes de données dans une ligne de balayage sélectionnée du signal vidéo, ledit moyen d'insertion comportant un moyen de cadencement propre à fournir des signaux de cadencement destinés à définir un certain nombre de canaux de données sur une portion de ladite ligne de balayage sélectionnée, ledit moyen d'in- sertion étant adapté à insérer chacun desdits groupes de données dans un canal de données associé de sorte que l'un quelconque sélectionné desdits canaux de données figurant sur ladite ligne de balayage sélectionnée contienne des données qui proviennent d'un dispositif d'entrée particu- lier, les signaux de cadencement délivrés par ledit moyen de cadencement étant adaptés pour définir une carte de bits de canaux de données sur une partie de ladite ligne de balayage, le moyen d'insertion étant adapté pour insérer des données d'identification d'entrée dans la carte de bits de canaux de données pour identifier chacun des dispositifs d'entrée qui fournit les données audit moyen d'interfaçage 36. d' entrée. 2 Système selon la revendication 1, caractérisé en ce que ledit moyen d'interfaçage d'entrée comporte un cer- tain nombre de modules d'interfaçage d'entrée associés chacun à l'un distinct des dispositifs d'entrée, chacun desdits modules d'interfaçage d'entrée comportant un adap- tateur d'interfaçage propre à mémoriser les données prove- nant d'un dispositif d'entrée associé et à fournir les données audit moyen de traitement de codage en réponse à un signal de demande issu dudit moyen (le traitement de codage. 3 Système selon la revendication 1, caractérisé en ce que lesdits signaux de cadencement fournis par ledit moyen de cadencement agissent de façon à définir au moins un canal de rattrapage sur une portion de ladite ligne de balayage sélectionnée, ledit moyen d'insertion étant adap- té à insérer des données en excès provenant du plus récent groupe de données correspondant à un certain dispositif d'entrée dans ledit canal de rattrapage lorsque ledit plus récent groupe de données est d'un volume dépassant le vo- lume de données qui peut être inséré par ledit moyen d'in- sertion dans le canal de données associé au certain dis- positif d'entrée. 4 Système selon la revendication 1, caractérisé en ce que la carte de bits de canaux de données comporte un certain nombre de bits dont chacun correspond à l'un dé- terminé desdits canaux de données. Système de communications, dans lequel des don- nées à transmettre sont codées dans un signal vidéo de télévision d'un débit de trame donné, chaque trame étant formée d'un nombre prédéterminé de lignes de balayage, caractérisé en ce qu'il comprend: des moyens d'interface d'entrée pour recevoir des données d'un certain nombre de dispositifs d'entrée dont chacun fournit des données sous un débit d'information particulier; un moyen de traite- ment de codage couplé audit moyen d'interfaçage d'entrée de façon à pouvoir accéder aux données reçues par ledit moyen d'interfaçage d'entrée en provenance des dispositifs 37. d'entrée et adapté à arranger les données en groupes de données séparément identifiables, chacun desdits groupes de données correspondant au dispositif d'entrée dont pro- viennent les données figurant dans ce groupe; un moyen d'insertion couplé aux moyens de traitement de codage et au signal vidéo de télévision d'entrée pour accéder auxdits groupes de données à partir des moyens de traitement de codage et pour insérer les groupes de données dans une li- gne de balayage sélectionnée du signal vidéo pour fournir un signal vidéo codé comportant le signal vidéo de télé- vision et les groupes de données insérés, et un premier moyen de cadencement pour fournir des premiers signaux de cadencement pour définir un certain nombre de canaux de données sur une partie de ladite ligne de balayage sélec- tionné e, ledit moyen d'insertion agissant pour insérer chacun des groupes de données dans un canal de données as- socié pour former le signal vidéo codé, toute ligne de balayage sélectionnée comportant des données qui provien- nent d'un dispositif d'entrée particulier, lesdits pre- miers signaux de cadencement fournis par ledit premier moyen de cadencement étant adaptéspour définir une carte de bits de canaux de données sur une partie de ladite li- gne de balayage, le moyen d'insertion étant adapté pour insérer des données d'identification d'entrée dans la carte de bits de canaux de données pour identifier chacun des dispositifs d'entrée qui fournit les données audit moyen d'interfaçage d'entrée; et des moyens de transmission couplés au moyen d'insertion pour transmettre le signal vidéo codé sur un trajet désiré de transmission. 6 Système selon la revendication 5, caractérisé en ce que la carte de bits de canaux de données comporte un certain nombre de bits dont chacun correspond à l'un déter- miné des canaux de données. 7 Système selon la revendication 5, caractérisé en ce qu'il comporte: des moyens d'interface de sortie pour fournir des données à partir des groupes de données insé- rés dudit signal vidéo codé à un certain nombre de dispo- sitifs de sortie dont chacun agit en réponse aux données 38. à un débit d'information particulier; des moyens d'ex- traction pour recevoir le signal vidéo codé émis par les moyens de transmission et pour extraire les groupes de données insérés, y compris la carte de bits de canaux de données, de la ligne de balayage sélectionnée, ces moyens d'extraction comportant un second moyen de cadencement pour fournir des seconds signaux de cadencement en corres- pondance avec ledit certain nombre de canaux de données sur ladite partie sélectionnée de la ligne de balayage, de sorte que chaque groupe de données extrait correspond à un canal de données identifiable, y compris la carte de bits de canaux de données; et des moyens de traitement de décodage couplés aux moyens d'extraction et aux moyens d'interface de sortie pour accéder aux groupes de données extraits à partir des moyens d'extraction et pour dis- tribuer les données auxdits moyens d'interface de sortie. 8 Système selon la revendication 7, caractérisé en ce que les moyens d'interface de sortie comportent un certain nombre de modules d'interface de sortie associés chacun à un dispositif d'entrée particulier, chaque mo- dule de sortie comprenant un adaptateur d'interface pour mettre en mémoire les données fournies par les moyens de traitement de décodage et pour fournir les données à un dispositif de sortie associé. 9 Système selon la revendication 7, caractérisé en ce que les moyens de traitement de décodage sont agencés pour déterminer si un dispositif d'entrée particulier fournit un caractère nul auxdits moyens d'interfaçage d'entrée en concordance avec ladite carte de bits de ca- naux de données quand le caractère nul est extrait, par lesdits moyens d'extraction, avec ladite carte, du signal vidéo codé, et pour distribuer le caractère nul auxdits moyens d'interfaçage de sortie si celui-ci est fourni par le dispositif d'entrée particulier. 10 Système selon la revendication 9, caractérisé en ce que lesdits moyens d'extraction comportent en outre des moyens à mémoire pour stocker lesdits groupes de données extraits et pour fournir ceux-ci aux moyens de traitement 39. de décodage. 11 Système selon la revendication 10, caractérisé en ce que les moyens à mémoire comportent une mémoire de type FIFO (first-in, first-out: première entrée, pre- mière sortie).