Brevet FR2502870A1 — publié le 19821001

La présente invention concerne un appareil de reproduction d'un support d'enregistrement tel qu'un disque audio à codage PCM (modulation par impulsions codées) sur lequel est enregistré un signal numérique ou analogue et en particulier un circuit d'asservissement permettant de régler la vitesse du disque à une valeur prédéterminée. Dans l'art antérieur, on connaît des systèmes de détection de signaux à partir de disques audio PCM, qui sont des systèmes de détection optiques, électrostatiques à effet capa- citif etc. Pour enregistrer un signal audio PCM sur un dis- que, on a déjà proposé des procédés selon lesquels le signal audio PCM est enregistré sur le disque à vitesse angulaire cons- tante et selon un autre procédé, on enregistre à vitesse li- néaire constante. Pour augmenter la densité des enregistrements, il est préférable de choisir l'enregistrement à vitesse linéaire constante et non l'enregistrement à vitesse angulaire constante. Le disque portant les signaux audio PCM enregistrés à vitesse linéaire constante, doit être lu à vitesse linéaire constante. Comme procédé de réglage de la vitesse de rota- tion, pour obtenir une vitesse linéaire constante à la lecture, il est connu de détecter la position de la tête de lecture à l'aide d'un potentiomètre et comme nombre de rotations, néces- saire de la position. le signal de sortie détecté est appliqué à un diviseur de façon à commander l'information. Dans ce pro- cédé, l'appareil comporte un détecteur de position et un divi- seur pour la commande, ce qui aboutit à un appareil complexe et coûteux. Par ailleurs dans un disque audio PCM pour un sys- tème de détection de signal, optique, on obtient le disque optique par le procédé suivant. A l'aide d'un faisceau laser, on assure la modulation optique d'un signal d'enregistrement sur un disque d'origine; sur ce disque, on réalise des cavités correspondant aux états logiques "1" et 0 du signal d'enregis- trement par un procédé de commande, et on duplique le disque audio en partant du disque original et en procédant par pres- sage de façon similaire au pressage d'un disque analogique ha- bituel. Les conditions dans lesquelles se fait ce procédé de réalisation du disque d'origine, entraînent le décalage des dimensions des cavités, uniformément d'une valeur prédéterminée si bien que le rapport état haut/état bas d'un signal de repro- duction n'a pas 50 % alors que le rapport état haut/état bas d'un signal d'enregistrement est de 50 %; ce phénomène est appelé l'asymétrie. En d'autres termes, lorsque le signal repro- duit est transformé en un signal impulsionnel par un convertis- seur de courbe ou un convertisseur de système de reproduction, la largeur impulsionnelle du signal reproduit est différente de celle du signal d'enregistrement, ce qui ne permet plus d'ef- fectuer correctement la démodulation des données reproduites ou autres, et se traduit par une difficulté. Lorsque le signal lu sur le disque est appliqué à un comparateur qui joue en même temps le rôle de convertisseur de courbe, on tente de remédier aux difficultés ci-dessus en réglant manuellement un niveau de référence de comparaison (niveau de référence ou seuil) dans les techniques connues; or, cette opération de réglage est délicate. Pour remédier aux deux inconvénients cités ci-des- sus, on a déjà proposé un procédé sans détecteur pour détecter la position de l'élément de lecture et en réglant la rotation du disque de façon à obtenir une vitesse linéaire constante à l'aide du signal reproduit à partir du disque de façon à modi- fier ou corriger le phénomène d'asymétrie du signal reproduit à l'aide de ce même signal du disque. Dans le procédé et l'appareil pour sa mise en oeuvre, ainsi proposés, on tient compte des points suivants Lorsqu'un signal audio PCM est enregistré sur une bande de base qui n'est pas en modulation de porteuses telle que la modulation d'amplitude, la modulation de fréquence etc, on utilise en général un procédé de modulation à code dont la longueur de défilement est limitée. Selon ce procédé de modula- tion codée à longueur de défilement limitée, on augmente l'in- tervalle minimum de transition T de la transition entre deux min données pour des données d'états"0" et "1", de façon à augmenter le rendement de l'enregistrement; l'intervalle de transition maximum Tmax est réduit pour faciliter l'obtention d'une cadence automatique au niveau de la lecture. Dans l'appareil ci-dessus, le degré selon lequel l'intervalle de transition minimum ou maximum Tmax, Tmin est modifié par rapport à une valeur de référence lorsque la vitesse linéaire est prise comme référence, se détecte pour servir d'information permettant l'asservissement de la vitesse, l'as- servissement de la phase et la correction de l'asymétrie. Dans ces conditions, en utilisant avantageusement le fait que le signal de sortie de modulation dans lequel les intervalles Tmax ne se succèdent pas, sera généré en modulation normale et un schéma de bits avec Tmax suivant deux fois (figure 2A) est utilisé comme signal de synchronisation d'image. Ainsi, comme ce signal de synchronisation d'image apparaît toujours pendant une période d'image, on commande le circuit d'asservis- sement pour que la valeur T soit égale à la valeur de réfé- rence pour d'une part rendre constante la vitesse linéaire et d'autre part pouvoir corriger l'asymétrie. Dans ces conditions, on choisit pour l'intervalle maximum de transition Tmax à une valeur égale par exemple à 5,5 T (T représentant la période d'une cellule de bit d'une donnée d'entrée). Dans la description ci-dessus, on utilise des asservissements de vitesse et de phase comme circuits d'asser- vissement pour arriver à une vitesse linéaire constante. Le circuit d'asservissement de phase ne travaille pas au début mais après la stabilisation de la vitesse linéaire à une valeur constante par le circuit d'asservissement de la vitesse linéaire pour obtenir un signal de sortie qui commute alors un commuta- teur mettant en oeuvre le circuit d'asservissement de phase. La raison en est la suivante Comme le circuit PLL (circuit à verrouillage de phase) du circuit d'asservissement de phase présente une plage de verrouillage limitée, il est seulement possible après avoir fixé la vitesse linéaire à une valeur constante par le circuit d'asservissement de vitesse, de verrouiller en phase le disque sur le signal de sortie d'un oscillateur à quartz, après une variation importante de la vitesse linéaire par suite de la position de balayage du moyen de lecture. Comme déjà indiqué, dans l'appareil connu, comme les asservissements de rotation et de vitesse sont mis en oeu- vre au cours de deux étapes dans le système d'asservissement de vitesse donnant une vitesse linéaire constante et le système d'asservissement de phase, on a une construction complexe et seul l'un des circuits fonctionne efficacement. De même dans l'appareil ci-dessus, le détecteur 25028 10 de l'intervalle de transition maximum ou minimum est prévu indépendamment du circuit d'asservissement de vitesse et du circuit de commande pour corriger l'asymétrie, ce qui se traduit par une augmentation du coût de la fabrication. La présente invention a pour but de créer un appa- reil de reproduction d'un support d'enregistrement remédiant aux inconvénients des solutions connues, et qui sans comporter de circuit d'asservissement de vitesse, commutable d'une vitesse linéaire constante à un circuit d'asservissement de phase, utilise la sortie du circuit d'asservissement de vitesse a la vitesse linéaire constante à l'état permanent et la sortie de ce circuit d'asservissement de vitesse est combinée à la sortie du circuit d'asservissement de phase pour régler la vitesse d'un moteur. L'invention a également pour but de créer un appa- reil pour reproduire un support d'enregistrement dans lequel le circuit de détection pour détecter un intervalle de transi- tion maximum ou minimum est commun au circuit d'asservissement de vitesse et au circuit de commande corrigeant l'asymétrie, pour simplifier le montage, et pouvant-utiliser un circuit d'asservissement de type numérique. A cet effet, l'invention concerne un appareil de reproduction d'un support d'enregistrement sur lequel est enre- gistré un signal PCM en code à longueur de défilement limitée avec une borne d'entrée recevant un signal reproduit d'un sup- port d'enregistrement, un premier circuit de comparaison pour comparer le signal reproduit à un premier signal de référence pour donner un signal de sortie ayant des parties positive et négative correspondant au signal d'entrée, un détecteur pour détecter l'intervalle de transition maximum ou minimum contenu dans le signal de sortie et donner un signal de détection, un second comparateur pour comparer le signal de détection à un second signal de référence correspondant à l'intervalle de tran- sition maximum ou minimum pendant la reproduction du support d'enregistrement à une vitesse prédéterminée et pour donner un premier signal de commande à un circuit d'asservissement de vitesse comportant un premier circuit à constante de temps réglant la vitesse du support d'enregistrement, une boucle ver- rouillée en phase donnant un signal de phase à partir du signal reproduit et un circuit oscillant donnant un signal de référence de phase et un troisième comparateur pour comparer le signal de phase de la boucle verrouillée en phase à un signal de phase de référence donnant un second signal de commande à un circuit d'asservissement de phase faisant partie d'un second circuit à constante de temps pour régler la phase du signal reproduit du support d'enregistrement dans lequel le premier circuit à cons- tante de temps a une constante de temps plus grande que le second circuit à constante de temps. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: - la figure 1 est un schéma-bloc d'un exemple d'appareil connu pour reproduire un support d'enregistrement. - les figures 2A, 2Be 2Cc 2D sont des chronogram- mes servant à expliquer le fonctionnement de l'appareil selon la figure 1. - la figure 3 est un schéma-bloc d'un exemple d'appareil selon l'invention pour reproduire un support d'enre- gistrement. - les figures 4A, 4B, 4C sont des chronogrammes servant à expliquer le fonctionnement du circuit de la figure 3. - la figure 5 est un schéma détaillé d'un exemple de circuit pour les parties essentielles du montage de la figure 3. - les figures 6A-6M sont des chronogrammes ser- vant à expliquer le fonctionnement du circuit de la figure 5. DESCRIPTION DETAILLEE D'UN MODE DE REALISATION PREFERENTIEL: Pour faciliter la compréhension de l'invention, on décrira d'abord un appareil connu représenté à la figure 1 et qui est appliqué à un circuit d'asservissement d'un système de détection de signal d'un appareil de reproduction de disque optique Selon la figure 1, la référence 1 s'applique à un photodétecteur ou détecteur de rayon lumineux qui donne un signal S correspondant au signal PCM, et dont la forme de la courbe est écrêtée pour se rapprocher sensiblement d'une courbe sinusoïdale. Ce signal PCM, Sp reproduit est appliqué par un amplificateur 2 à un comparateur 3 qui compare ce signal à une tension de seuil VT pour permettre d'obtenir un signal de sortie S0 correspondant aux états '1" ou '-O" du signal d'enregistre- ment; le signal ainsi obtenu. est appliqué à la borne de sortie 18. Le signal de sortie S0 est appliqué à un premier détecteur 4 qui détecte l'intervalle de transition maximum Tmax l'inverseur 5 inverse le signal S0 pour l'appliquer un second détecteur 6 pour détecter l'intervalle de transition maximum Tmax' Ce premier et ce second détecteur 4, 6 sont constitués par des générateurs de courbe en dents de scie 4A, 6A et par des circuits de maintien de valeur maximale 4B et 6B respectifs. Le générateur de courbe en dents de scie 4A donne une courbe en dents de scie SA1 qui est un signal dont le niveau augmente progressivement suivant une pente constante au cours de la durée pendant laquelle le signal de sortie S. du comparateur 3 indique l'état logique 'l". Le générateur de courbe en dents de scie 6A donne une courbe en dents de scie SA2 qui est un signal dont le niveau augmente progressivement suivant la même pente que le signal représenté par la courbe en dents de scie SA1 fournie par le générateur 4A pendant le temps que le signal de sortie S0 indique l'état '0". Les circuits de maintien de valeur maximale 4B, 6B servent à conserver les niveaux de valeur maxi- male des courbes en dents de scie respectives SAit SA2* Les signaux de sortie des circuits de maintien de valeur maximale 4B. 6B c'est à-dire les signaux de sortie Vd1, Vd2 du premier et du second détecteur 4, 6 deviennent les ni- veaux qui correspondent à la longueur de l'intervalle de tran- sition maximum Tmax du signal reproduit. Ainsi, si l'on appelle T à une longueur prédéterminée d'une cellule de bit d'un signal PCM audio, le niveau du signal de sortie Vd1 ou Vd2 du détecteur 4 ou 6 lorsque l'intervalle de transition de 5,5 T lui est appli- qué, constitue la tension de référence de vitesse ES et assure la détection du signal de sortie Vd1 ou Vd2, permettant la détection du degré de déviation par rapport à la vitesse linéaire d'enregistrement. Dans cet exemple, le signal de sortie Vd2 du détecteur 6 et la tension de référence de vitesse E sont appli- S qués à un comparateur de niveau 7 pour donner un signal de ré-: glage de vitesse sur la borne de sortie 8 du comparateur 7. Ce signal de réglage de vitesse augmente ou diminue la vitesse de rotation du moteur entraînant le disque lorsque l'intervalle de transition maximum TMax est supérieur à 5,5 T; ce signal abaisse ou diminue la vitesse lorsque l'intervalle TMax est inférieur à 5,5 T. Ce signal de commande de vitesse est appli- qué par un commutateur 9 au moteur (non représenté) pour obtenir une vitesse linéaire constante. De même, les signaux de sortie Vdl, Vd2 des dé- tecteurs 4 et 6 sont appliqués tous deux à un soustracteur 10 qui fournit le signal de sortie de différence des deux signaux de sortie Vdl, Vd2 à un générateur de tension il (il s'agit d'un amplificateur). Le signal de sortie fourni par le généra- teur de tension 11 est appliqué en retour au comparateur 3 comme tension de seuil VT. On décrira le fonctionnement du comparateur 3 recevant le signal de synchronisation d'image constituant le signal de reproduction S. Le comparateur 3 donne le signal de p, sortie SO (figure 2A) et son signal inverse SO (figure 2B). Les générateurs de courbe en dents de scie 4A, 6A donnent les cour- bes en dents de scie SA1 (figure 2C) et SA2 (figure 2D) dont les niveaux augmentent progressivement suivant la pente prédé- terminée, dans les intervalles respectifs dans lesquels les signaux SO et SO correspondent à l'état "1". Si le phénomène d'asymétrie ne se produit pas (ligne en traits pleins, figure 2A, figure 2B), les intervalles correspondant aux états "O" et "1" qui ont une longueur de ,5 T dans le signal de sortie S fourni par le comparateur 3 sont de même longueur. Pour le signal de sortie inverse S dont o la polarité est opposée à celle du signal de sortie SO, les longueurs des intervalles "1" et "O" pour chaque durée de 5,5 T deviennent identiques. Ainsi, la valeur maximale Vd de la courbe en dents de scie SA1 et la valeur maximale Vd2 de la courbe en dents de scie SA2 sont égales entre elles, si bien que le signal d'erreur qui apparaît à la sortie du soustracteur est nul. Dans ces conditions, la tension de référence VT générée par le générateur de tension 11 devient un niveau prédéterminé. Etant donné l'asymétrie, lorsqu'on réduit la lar- geur de l'impulsion du signal de sortie S de l'intervalle cor- respondant à l'état "1", alors qu'on augmente la largeur de l'impulsion correspondant à l'intervalle d'état "O" (ligne en pointillés, figure 2A, figure 2B), le signal de sortie inversé SO présente des variations de largeur d'impulsions opposées à celles du signal de sortie SO (ligne en pointillés, figures 2C, 2D), la valeur maximale de la courbe en dents de scie SA1 dimi- nue comme l'indique la référence Vd ' et la valeur maximale de 25028 70 la courbe en dents de scie SA2 augmente comme l'indique la réfé- rence Vd2'; le soustracteur 10 donne ainsi un signal d'erreur correspondant à Vd1'-Vd2'= - V. Ce signal d'erreur -jV diminue le niveau de la tension de référence VT du générateur de tension 11, de sorte que celui-ci est commandé de façon à obtenir aV =o. De même si la largeur de l'impulsion change par rapport à la situation asymétrique dans le sens opposé de celui des figures 2A, 2B, la polarité du signal d'erreur devient positive et le générateur de tension 11 est commandé de façon à augmenter le niveau de la tension de référence VT. On élimine ainsi les fluctuations de la largeur des impulsions provoquées par le phénomène d'asymétrie. Lorsque le signal de synchronisation d'image se distingue des données par le schéma de l'intervalle d'inversion en-dessous de l'intervalle de transition maximum T max (5,5 T dans l'exemple ci-dessus) de son système de modulation, il suffit de détecter l'intervalle de transition de ce signal de synchronisation d'image et de conserver cet intervalle de tran- sition ainsi détecté. En résumé, il faut détecter et conserver les intervalles de transition maximum et minimum du signal reproduit. Dans ces conditions, après avoir verrouillé le signal de sortie SO pour faire tourner le disque à vitesse linéaire constante, le commutateur 9 bascule en sens inverse par rapport à la position représentée à la figure et il règle la rotation avec grande précision sans pleurage ou scintille- ment. En d'autres termes, le signal de sortie SO du comparateur 3 est applique à un circuit différentiel 12 qui extrait une composante de cadence ou d'horloge du signal PCM, S reproduit et fournit ce signal à une boucle verrouillée en phase PLL 13. Ce circuit PLL 13 donne une cadence de lecture dont la fréquence de bit présente la même fluctuation du temps de base que le signal reproduit S à sa sortie. Cette cadence reproduite est appliquée à un comparateur de phase 14 qui com- pare la phase au signal de sortie d'un oscillateur à quartz 15 divisé en fréquence par un diviseur de fréquence 16 pour per- mettre au signal de sortie de comparaison d'être fourni à la borne de sortie 17 du comparateur 14. Ce signal de sortie de comparaison appliqué par le commutateur 9 au circuit d'entraîne- ment commande le moteur pour faire tourner le disque non seule- ment à une vitesse linéaire constante mais également dans des conditions de rotation à très faible pleurage et scintillement. Dans la description ci-dessus, on utilise les asservissements de vitesse et de phase comme circuits d'asser- vissement permettant de rendre constante la vitesse linéaire. Dans ces conditions, le circuit d'asservissement de phase ne travaille pas au début mais après que la vitesse linéaire ait été stabilisée par le circuit d'asservissement de vitesse linéaire pour donner un signal de sortie qui commute alors un commutateur mettant en oeuvre le circuit d'asservissement de phase. La raison en est la suivante Comme la plage de verrouillage du circuit de ver- rouillage en phase 13 du circuit d'asservissement de phase est limitée, il est seulement possible de verrouiller la phase de rotation du disque après que le circuit d'asservissement de vitesse ait réalisé une vitesse linéaire constante, ce ver- rouillage en phase se faisant sur le signal de sortie de l'os- cillateur à quartz 15 après des variations importantes de la vitesse linéaire résultant de la position de balayage de la tête de lecture. Comme décrit ci-dessus, dans l'appareil précédem- ment proposé, comme les circuits d'asservissement de rotation et de vitesse sont mis en oeuvre par deux étapes du circuit d'asservissement de vitesse à la vitesse linéaire constante et du système d'asservissement de phase, il faut un nombre impor- tant d'éléments dans le montage et un seul circuit peut agir efficacement. De même dans l'appareil ci-dessus, le détecteur qui détecte l'intervalle de transition maximum ou minimum est indépendant du circuit d'asservissement de vitesse et du sys- tème de commande de correction de l'asymétrie, cela augmente le coat de la fabrication. Un exemple d'appareil de reproduction (ou de lec- ture) d'un support d'enregistrement selon l'invention sera décrit ciaprès à l'aide de la figure 3; cette figure est un schéma-bloc de principe d'un exemple appliqué à un appareil de reproduction de disque à détection optique; dans cette figure, on utilise les mêmes références que celles de la figure 1 pour désigner les mêmes éléments ou composants. Selon la figure 3, le signal de sortie S0 du compa- rateur 3 est appliqué directement à une borne d'entrée d'un circuit de commutation 21; en même temps, le signal de sortie S0 est appliqué à l'inverseur 3 qui en assure l'inversion et le fournit à l'autre borne d'entrée du circuit de commutation 21. Le signal de sortie de l'oscillateur à quartz 31 est fourni à un diviseur de fréquence 32 qui le divise en fré- quence pour donner un signal SFX correspondant à la période d'image. Ce signal SFX est fourni à un flip-flop (bascule bis- table) 33 qui donne un signal HF (figure 4A) qui s'inverse à chaque période d'image. Le signal HF constitue le signal de commutation du circuit de commutation 21; le circuit de commu- tation 21 bascule ainsi d'une borne d'entrée à l'autre lorsque le signal HF passe de l'état "1" à l'état "0" et inversement. Le circuit de commutation 21 commute ainsi alternativement sur l'une et l'autre bornes d'entrée à chaque période d'image. Le signal de sortie est fourni par le circuit de com- mutation 21 à un détecteur 23 pour l'intervalle de transition maximum. Ce détecteur d'intervalle de transition maximum 23 est constitué par exemple de générateurs de courbe en dents de scie et de circuits de maintien de valeur maximale comme cela a déjà été indiqué. Le signal de sortie du détecteur 21 attaque un cir- cuit de commutation 24 qui est commuté par le signal HF sur une borne de sortie lorsque le signal HF est à l'état "1" et sur l'autre borne de sortie lorsqu'il est à l'état "0", en synchro- nisme avec le circuit de commutation 21; en d'autres termes, le circuit de commutation 24 commute alternativement à chaque période d'image. Le signal à l'une des bornes de sortie du circuit de commutation 24 est appliqué à un générateur de tension 25 (formé par exemple d'un amplificateur) qui fournit la tension de sortie à un comparateur de niveau 26. Ce signal est ainsi comparé à la tension de référence Es. La tension de sortie du comparateur 26 permet de commander le moteur d'entraînement du disque (non représenté). Le signal de l'autre borne de sortie du circuit de commutation 24 est fourni à un générateur de tension 27 (par exemple un amplificateur) dont la tension de sortie est il appliquée comme tension de seuil VT au comparateur 3. Le systè&.-- formé par la borne d'entrée du signal de reproduction, le comparateur 3, le circuit de commu- tation 21, le détecteur 23, le circuit de commutation 24, le générateur de tension 25, le comparateur de niveau 26 ainsi que le moteur du circuit d'entraînement forment le circuit d'asservissement de vitesse 20V. Le système de commande de l'asymétrie 20A est formé par une boucle fermée comprenant le comparateur 3, l'inverseur 22, le circuit de commutation 21, le détecteur 23, le circuit de commutation 24, le générateur de tension 27, le comparateur 23. A titre d'exemple, le fonctionnement du sys- tème d'asservissement de vitesse 20V et du système de commande A seront décrits ci-après par exemple à l'aide de la partie du signal de synchronisation d'image. Le signal d'entrée S0 du circuit de commuta- tion 21 et son signal d'inversion S0 correspondent aux formes de courbes des chronogrammes des figures 4B et 4C. Les circuits de commutation 21, 24 commutent d'une borne d'entrée à l'autre respectivement à une période d'image TA lorsque le signal de commutation HF est à l'état "1" (figure 3) pour autoriser le fonctionnement du système d'asser- vissement de vitesse 20V. Le détecteur 23 permet de détecter l'inter- valle de transition maximum correspondant à l'état "1" (polarité positive) du signal d'entrée de sorte que l'intervalle de tran- sition à polarité positive du signal desynchronisation d'image du signal de sortie S0 (figure 4B) apparaît et met en oeuvre le système d'asservissement de vitesse 20B pour donner l'inter- valle de transition maximum 5,5 T et faire ainsi tourner le disque à la vitesse linéaire constante. Dans la période d'image TB lorsque le signal de commutation HF est à l'état "0", les circuits de commutation 21, 24 basculent sur l'autre borne d'entrée et sur l'autre borne de sortie, ce qui met en oeuvre le système de commande de l'asy- métrie 20A. Dans ces conditions, le détecteur 23 détecte la période à laquelle le signal inversé Sô indique l'état "1", c'est-à-dire l'intervalle de transition maximum à polarité négative du signal de sortie S0; la tension de seuil VT est ainsi commandée pour rendre l'intervalle de transition maximum à 5,5 T. En d'autres termes, le système d'asservissement de vitesse 20V agit de façon que l'intervalle de transition maximum Tmax soit égal à 5,5 T lorsque le signal de sortie S est à la polarité positive alors que le système de commande d'asymétrie 2QA assure que l'intervalle de transition maximum Tmax soit de longueur égale à 5,5 T lorsque le signal de sortie S0 est à la polarité négative. Les systèmes d'asservissement 20V, 20A fonctionnent ainsi en temps partagé d'une part pour mettre la vitesse linéaire à une valeur constante et mettre l'intervalle de transition maximum Tmax à la valeur 5,5 T ainsi que pour corriger l'asymétrie, pour que l'intervalle de transi- tion maximum Tmax correspondant à la polarité positive soit différent de celui de la polarité négative avec la même longueur d'intervalle. Dans ces conditions, le signal de sortie SFX fourni par le diviseur de fréquence 32 est appliqué au détecteur d'in- tervalle de transition maximum 33 pour remettre celui-ci à l'état initial pratiquement en synchronisme avec la commutation des circuits de commutation 21, 24. Dans cet exemple de l'invention, après avoir ver- rouillé la vitesse linéaire à un niveau sensiblement constant, on adaptecette vitesse pour que le disque puisse tourner sans pleurage ou scintillement grâce au système d'asservissement de phase. En outre dans cet exemple, on choisit la constante de temps du système d'asservissement de vitesse 20V pour qu'elle soit suffisamment plus grande que celle du système d'asservisse- ment de phase, pour que lessignauxde sortie du système d'asser- vissement de vitesse et du système d'asservissement de phase s'ajoutent l'un à l'autre pour commander le moteur d'entraîne- ment du disque. De façon plus détaillée, comme représenté à la figure 3, la référence 30 s'applique de façon générale à un sys- tème d'asservissement de phase qui se compose essentiellement d'un générateur de signal d'asservissement de phase 34, d'un extracteur de signal de synchronisation d'image 35 et d'un géné- rateur de tension 36. L'extracteur de signal de synchronisation d'image 35 reçoit le signal de sortie S du comparateur 3 ainsi que l'impulsion de cadence du circuit PLL 13. Dans cet extracteur de signal de synchronisation d'image 35, à chaque période d'in- version, on compte l'impulsion de cadence de période constante par exemple pour le signal de sortie S0 afin de détecter le signal de synchronisation d'image SF. En d'autres termes, en détectant l'intervalle de transition maximum TMax qui apparait deux fois à la suite, on extrait le signal de synchronisation d'image SF. De même dans cet extracteur de signal de synchroni- * sation d'image 35, si le signal de synchronisation d'image SF dispara t par suite d'une interruption ou autre, l'impulsion de cadence du circuit PLL 13 est divisée en fréquence pour permet- tre d'obtenir un signal SFG compensant le signal de synchronisa- tion d'image SF qui a disparu. Le signal SFG est synchronisé sur le signal SF et remplace le signal de période d'image. Le générateur de signal d'asservissement d'image 34 reçoit le signal de synchronisation d'image SF, extrait, le signal SFG à la période d'image et le signal de référence SFX à la période d'image fournis par le diviseur de fréquence 32. Le générateur de signal d'asservissement de phase 34 ne forme pas le signal d'asservissement de phase lorsque le signal de synchronisation d'image SF n'est pas extrait de l'ex- tracteur de signal de synchronisation d'image 35. Lorsque le signal de synchronisation d'image SF est extrait de façon stable, le générateur de signal d'asservissement de phase 34 compare la phase du signal SFG avec celle du signal SFX et donne un signal correspondant à la différence de phase entre ces deux signaux comme signal de sortie de comparaison. Ce signal de sortie de comparaison est fourni au générateur de tension 36 qui additionne sa tension de sortie à la tension de sortie du générateur de tension 25 dans le système d'asservissement de vitesse 20V et la fournit au comparateur de niveau 26. Les résistances 28, 37 servent à mélanger les deux tensions de sortie. Le système d'asservissement de phase 30 est prévu pour rester au repos jusqu'à ce que le système d'asservissement de vitesse 20V aitréglé la vitesse linéaire à la valeur prédé- terminée car le circuit de verrouillage de phase PLL 13 a une plage de verrouillage étroite. En d'autres termes, on ne peut extraire deux fois à la suite le signal de synchronisation d'image SF avec un intervalle de transition maximum de 5,5 T aussi longtemps que la vitesse linéaire n'est pas fixe. Ainsi, le générateur de signal d'asservissement de phase 34 ne forme pas de signal d'asservissement de phase et le système d'asser- vissement de phase 30 reste au repos. Lorsque la vitesse linéaire atteint la valeur prédéterminée, comme le signal de synchronisation d'image SF est extrait de façon stable, on obtient un signal d'asservisse- ment de phase qui commande le moteur. De cette façon, lorsque le moteur est réglé par le système d'asservissement de vitesse 20V et que le système d'asservissement de phase 30 est à l'état permanent ou constant, le système d'asservissement de vitesse 20V se met en oeuvre pour une fluctuation importante et le système d'asservissement de phase 30 se met en oeuvre pour une fluctuation faible. Un mode de réalisation pratique d'un appareil de reproduction d'un support d'enregistrement selon l'invention est représenté à la figure 5. Dans ce mode de réalisation, si le détecteur d'intervalle maximum de transition 23 décide ou non que la longueur de l'intervalle de transition maximum du signal de reproduction est égale à 5,5 T, il faut compter la cadence à une fréquence constante suffisamment supérieure à la fréquence de bit du signal de reproduction pour chaque période d'inversion du signal de sortie SO. A la figure 5, la référence 231 s'applique à un compteur servant à cet usage; une cadence CP d'une fréquence par exemple égale à 34,6 MHz est appliquée à une borne de cadence CK de ce compteur 231. Les références 21A, 21B représentent les portes NAND (encore appelées "portes NON-ET") correspondant au circuit de commutation 21 de la figure 3; le signal de sortie SO est appliqué directement à la porte NAND 21B et le signal de sortie inversé SO est fourni par l'inverseur 22 à la porte NAND 21A. Le signal de sortie HF de la sortie Q du flip-flop 33 est appliqué à la porte NAND 21A; le signal de sortie HF de la sortie Q du flip-flop 33 est appliqué à la porte NAND 21B, de sorte que les portes NAND 21A, 21B s'ouvrent en alternance pour chaque période d'image. Les portes NAND 21A, 21B fournissent leurs signaux de sortie à la porte ET 21C dont la sortie est appliquée à la borne d'effacement CL du compteur 231. Ainsi dans une période de trame TA dans laquelle le signal HF de la sortie Q est à l'état logique l', la porte NAND s'ouvre et donne un signal qui est l'inverse du signal de sortie S0; il s'agit ainsi d'un signal équivalent au signal S. Ce signal est o fourni par la porte ET 21C à la borne d'effacement CL du comp- teur 231; le compteur 231 compte la cadence d'entrée pendant toute la période au cours de laquelle le signal S est à l'état logique "1"; lorsque le signal S0 est à l'état logique "0", l'état de comptage reste à la valeur nulle dans le compteur 231. De même dans une période d'image TB lorsque le signal H de la sortie Q est à l'état 'l", la porte NAND 21B s'ouvre et donne un signal de sortie qui correspond à l'état inverse du signal S 0. Ce signal est appliqué par la porte ET 21C à la borne d'effacement CL du compteur 231; ainsi, le compteur 231 compte la cadence d'entrée pendant la période lors- que le signal S0 est à l'état n0"; l'état de comptage reste à l'état "0" lorsque le signal S0 est à-l'état "1". Le compteur 231 compte ainsi le nombre de cadences CP apparaissant dans la période d'inversion pendant laquelle le signal S est à l'état "1" au cours de la période TA; le compteur compte également le nombre de cadences CP contenues dans la période d'inversion lorsque le signal S0 est à l'état "" pendant la période TB. Si la période d'inversion au cours de laquelle le nombre de cadences CP comptées est supérieur d'une cadence au nombre de cadences CP comptées pour la période d'inversion de 5,5 T dans le signal de sortie S ou le signal inversé Sà, tous les signaux de sortie prédéterminés du compteur 231 passent à l'état "l', de sorte que le signal de sortie de la porte NAND 232 reliée au compteur 231 passe à l'état "0". Ainsi du fait que cette porte NAND 232 fournit son signal de sortie à la borne d'autorisation EN du compteur 231, ce compteur 231 arrête le comptage, si bien que les portes NAND 21A, 21B se ferment et aucun des deux signaux S0 ou S0 ne peut alors effacer le compteur 231. Dans ces conditions, à la montée du signal de réfé- rence SFX à la période d'image dérivée par le diviseur de fré- quence 32 (figure 3), le flip-flop de type D 233 enregistre en mémoire le signal de sortie de la porte NAND 232. Ce signal SFX est appliqué par l'inverseur 234 à la borne de déclenchement A d'un multivibrateur monostable 235. Ce multivibrateur monostable 235 donne un signal de sortie M1 dont le flanc montant commence légèrement après la montée du signal SFX. Ce signal de sortie M est fourni par la porte ET 21C à la borne d'effacement CL du compteur 231, de sorte que le compteur 231 est effacé par la montée du signal de sortie M1 après le verrouillage de la porte NAND 232 par le flip-flop D 233. Puis, comme la sortie de la porte NAND 232 passe à l'état "1" et que ce signal est fourni à la borne d'autorisation EN du compteur 231, le compteur 231 devient un état de comptage pos- sible et la porte NAND 21A-ou 21B s'ouvre et permet de nouveau le comptage du nombre d'impulsions de cadence CP contenues dans chaque période d'inversion du signal reproduit. De cette façon, le flip-flop D, 233 enregistre le signal de sortie de la porte NAND 232 pour chaque période d'image. Dans ces conditions, s'il y a un intervalle d'inversion du signal HF qui est plus long que 5,5 T dans une période d'image, la sortie de la porte NAND 233 est à l'état "0". A la figure 5, les références 24A, 24B sont les portes ET qui correspondent à l'une des bornes de sortie du circuit de commutation 24 de la figure 3; les références 24C et 24D correspondent aux portes ET de l'autre borne de sortie de ce circuit de commutation 24. Le signal VS de sortie Q du flip-flop 233 est appliqué aux portes ET 24A, 24D. Le signal VS de la sortie Q est également fourni à l'inverseur 24E qui in- verse la polarité et l'applique A la porte ET 24B. La porte ET 24C reçoit le signal VS de la sortie Q-du flip-flop D, 233. Le signal HF de la borne de sortie Q du flip-flop 33 est appliqué aux portes ET 24A, 24B; le signal de sortie HF de la sorte Q est appliqué aux portes ET 24C et 24D, de sorte que les portes ET, 24A, 24B s'ouvrent dans la période d'image TA pour laquelle le signal HF de la sortie Q est à l'état "1". Il en est de meme des portes ET 24C et 24D dans la période d'image TB lors- que le signal HF de la sortie Q est à l'état "1". Le signal de sortie de la porte ET 24A est appliqué à la borne d'entrée d'inversion d'un amplificateur opérationnel 250 et celui de la porte ET 24B est appliqué à sa borne d'entrée non inversée. Pendant la période d'image TA lorsque le signal VS de la sortie Q est à l'état "0", l'amplificateur opération- nel 250 fournit un courant constant par la résistance 25R au condensateur 25C. Par ailleurs pendant la période d'image TA lorsque le signal VS de la sortie Q est à l'état "l", un courant de décharge passe du condensateur 25C dans la résistance 25R. Dans ce cas, la constante de temps qui est déterminée par le condensateur 25C et la résistance 25R est choisie pour qu'elle soit suffisamment supérieure à une période d'image et ainsi la tension à laquelle le signal de sortie VS est transformé appa- rait aux bornes du condensateur 25C. De plus, une diode 29 est branchée en parallèle sur le condensateur 25C pour éviter que le point P de la figure ne soit à une tension positive. Cette tension négative au point P est appliquée par la résistance 28 au comparateur de niveau 26 c'est-à-dire à la borne d'entrée d'inversion de l'amplificateur opérationnel 26 qui compare cette tension à la tension de référence ES appli- quée à la borne d'entrée non inversée. Le signal de sortie est fourni au moteur (non représenté). Lorsque le disque est mis en place dans l'appa- reil, le signal de sortie VS du flip-flop D, 233 passe à l'état "0", si bien que la tension des bornes du condensateur 25C est annulée par la diode 29. Puis, la tension de sortie de l'ampli- ficateur opérationnel 26 devient égale à la tension de référence Es, ce qui permet au moteur de tourner. Pendant que le disque commence à tourner et que sa vitesse de rotation est toujours inférieure à la vitesse linéaire de consigne puisque l'inter- valle de transition maximum du signal S0 est supérieur à 5,5 T, le signal de sortie VS est à l'état "0" et la tension aux deux bornes du condensateur 25C est également à l'état "0". La vitesse de rotation du moteur augmente ainsi qu'au voisinage de la vitesse prédéterminée. Comme décrit ci-dessus, si la vitesse de rotation du moteur augmente jusqu'à la vitesse linéaire prédéterminée (ou vitesse linéaire de consigne), l'intervalle de transition maximum du signal So se rapproche de la valeur de 5,5 T. Dans ce cas, si l'intervalle de transition maximum est inférieur à ,5 T, le signal de sortie VS passe à l'état "1", il y a un courant de décharge provenant du condensateur 25C et le poten- tiel électrique au point P devient un potentiel négatif, de sorte que le signal fourni par l'amplificateur opérationnel 26 dépasse la tension de référence Es et permet de réduire la vi- tesse de rotation du moteur. Par ailleurs, lorsque l'intervalle de transition maximumndépasse 5,5 T, le signal de sortie VS est à l'état "0" et le courant de charge fourni par l'amplificateur opérationnel 250 au condensateur 25C augmente le potentiel électrique au point P dans le sens positif de façon à augmenter la vitesse de rotation du moteur. A l'état permanent ou constant, lorsque la vitesse linéaire est constante, le signal VS répète les états "1" et "0" pour chaque période d'image TA suivant la précision de détection de 5,5 T dans le compteur 231. Ainsi en combinai- son avec la constante de temps, la tension aux bornes du conden- sateur 25C devient une tension de zéro volt. La diode 29 évite que le moteur ne tourne en sens inverse. De façon plus précise, si le potentiel électrique du point P (figure 5) est une tension positive et que cette tension dépasse la tension de référence Es, le signal de sortie de l'amplificateur opérationnel 26 devient une tension négative, si bien que le moteur tourne en sens inverse. Mais comme la diode 29 est branchée entre le point P et la masse dans le sens représenté à la figure, lorsque le potentiel électrique au point P devient positif, la diode 29 se ferme et le potentiel électrique au point P ne peut devenir positif, ce qui interdit la rotation inverse du moteur. De la même manière, par la polarité du signal d'en- trée du compteur 231 ou signal S fourni par le comparateur 3 lorsque le disque n'est pas mis en place, il est possible d'évi- ter que le moteur ne tourne. Par ailleurs, pendant la période d'image TB lors- que le signal HTF est à l'état logique "V', on a les commandes suivantes: lorsque le signal de sortie VS du flip-flop D, 233 est à l'état "1" c'esta-dire lorsque l'intervalle de transition maximum de la polarité négative est supérieur à 5,5 T, le signal de sortie de la porte ET 24D passe à l'état "1" et celui de la porte ET 24C passe à l'état "0". Etant donné que la sortie de la porte ET 24C est appliquée à l'entrée d'inversion de l'ampli- ficateur opérationnel 270 et que la sortie de la porte ET 24D est appliquée à l'entrée non inversée de l'amplificateur opéra- tionnel 270, le signal de sortie de cet amplificateur opération- nel 270 devient à ce moment un signal positif, si bien que l'amplificateur opérationnel 270 fournit le courant de charge par la résistance 27R à un condensateur 27C branché entre la résistance et la masse. Par ailleurs lorsque l'intervalle de transition maximum de polarité négative est inférieur à 5,5 T, le signal de sortie de la porte ET 24C passe à l'état "1" et la porte ET 24D fournit un signal d'état "0". L'amplificateur opérationnel 270 donne ainsi un signal de sortie négatif, si bien que le condensateur 27C fournit un courant de décharge à travers la résistance 27R. La tension VT aux bornes du condensateur 27C est la tension de seuil du comparateur 3 (figure 3). Cette ten- sion VT est commandée pour que l'intervalle de transition maxi- mum de polarité négative soit égal à 5,5 T. Si dans ces conditions, le courant de charge et de décharge du condensateur 25C est égal à iv, le courant de charge et de décharge du condensateur 27C étant égal à ia et les capacités des condensateurs 25C et 27C respectivement égales à Cv et à Cal le choix des capacités est tel que l'on obtienne la relation suivante: iv = C > ia x C v a Cette relation est établie pour éviter la mise en oscillation du circuit. Le système d'asservissement de phase 30 sera explicité ci-après. Les flipflop 341, 342 et la porte ET 343 ainsi que le flip-flop D 344 fournissent le signal d'asservisse- ment de phase. Le signal SFX de même période est fourni par le diviseur de fréquence 32 (figure 3) au flip-flop 341 qui fournit un signal F1 destiné à être inversé au moment de la montée du signal SFX. De même, le signal SFG de l'autre période d'image est fourni par l'extracteur 35 (figure 3) au flip-flop 342 qui donne un signal F destiné à être inversé au moment de la montée du signal SFG. Les deux signaux F1, F2 sont fournis à l'une et à l'autre bornes d'entrée de la porte ET 343 qui donne un signal A1 correspondant à la différence de phase des deux signaux F1 et F2. Ce signal A1 est appliqué aux portes ET 361, 362. Par ailleurs dans le flip-flop D 344, l'état du signal F2 est échan- tillonné au moment de la montée du signal F1. Lorsque la différence de phase entre les deux signaux SFX, SFG est égale à 1800 (figures 6L, 6M), les signaux SFX, SFG ne présentent pas de différence de phase respective et la sortie A1 de la porte ET 343 est toujours à l'état "0". En d'autres termes, le système d'asservissement de phase 30 fonctionne de façon que le signal SFX et le signal SFG correspondent aux états représentés respectivement aux figures 6L et 6M. Si les signaux SFX, SFG correspondent à des formes de courbe comme celles par exemple des chronogrammes des figures 6A et 6C et que les signaux de sortie F1, F2 des flip-flop 341, 342 sont décalés par rapport à l'état correspondant à une diffé- rence de phase de 1800 dans un état correspondant à celui des figures 6B et 6D, le flip-flop D 344 donne un signal de sortie UD qui passe à l'état "0" (figure 6F). En même temps, le signal de sortie A1 de la porte ET 343 présente une largeur d'impulsion correspondant au degré de déviation de l'impulsion comme cela apparait à la figure 6E. Ainsi, bien que le signal de sortie A2 de la porte ET 361 soit à l'état "0" (figure 6G) et que la porte ET 362 donne comme signal de sortie A3 une impulsion dont la largeur correspond à la déviation de phase (figure 6H), l'amplificateur 360 qui reçoit les signaux de sortie A2, A3 fournit un courant de charge à travers la résistance 36R, à un condensateur 36C branché entre cette résistance et la masse pour augmenter la tension aux bornes du condensateur 36C. Si l'on échange la forme des courbes des signaux SFX et SFG selon les figures 6A, 6C, bien que l'état de la porte ET 343 ne soit pas modifié, la sortie UD du flip-flop D, 344 passe à l'état "1" (figure 6I). C'est pourquoi à ce moment on obtient une impul- sion dont la largeur correspond à la déviation de phase à la sortie A2 de la porte ET 361 (figure 6J) et la sortie A3 de la porte ET 362 passe à l'état "0" (figure 6K) pour que le courant de décharge du condensateur 36C passe dans la résistance 36R. Selon la description ci-dessus, on règle la vitesse de rotation du moteur pour que la différence de phase entre les signaux F1 et F2 soit égale à 1800; ainsi, la tension aux bornes du condensateur 36C devient une tension nulle. La constante de temps qui est déterminée par le condensateur 36C et la résistance 36R est fixée à une valeur très inférieure à la constante de temps fixée par le condensa- teur 25C et la résistance 25R. Ainsi après avoir fixé ou bloqué la vitesse de rotation du moteur à une vitesse linéaire cons- tante, à l'aide du système d'asservissement de vitesse 20V, le moteur ou le disque tourne tout en étant verrouillé en phase sur la cadence extraite du signal reproduit par le système d'asservissement de phase 30 * l'asservissement de vitesse permet de traiter des fluctuations importantes puisque l'asser- vissement de vitesse est mis en oeuvre. Le système d'asservissement de phase 30 est tel qu'il reste au repos comme cela a déjà été mentionné aussi longtemps que le système d'asservissement de vitesse 20V est en cours de réglage de la vitesse du moteur pour arriver à la vitesse linéaire constante. De façon plus détaillée, il est prévu un compteur 41 qui reçoit le signal de synchronisation d'image SF extrait du signal S0 par l'extracteur 35 (figure 3) sur la borne d'effa- cement CL: la borne de cadence CK du compteur 41 reçoit le signal SFG à la période d'image, ce signal étant pratiquement synchronisé sur le signal de synchronisation d'image SF. Comme le signal de synchronisation d'image SF n'est pas extrait du signal S0 par l'extracteur 35 (figure 3) avant le blocage de la vitesse de rotation du moteur sur la vitesse linéaire constante (vitesse de consigne) l'extracteur 35 fournit uniquement le signal SFG. En conséquence, le compteur 41 commence le comptage de ce signal SFG. Mais si l'on tient compte de l'influence du bruit ou autre parasite, lorsque le compteur 41 compte le signal SFG, successivement par exemple jusqu'à huit pour donner un état de comptage "8", sa sortie QD passe à l'état "1". Ce signal de sortie QD du compteur 41 est fourni par l'inverseur 42 aux portes ET 361, 362. Ainsi, lorsque le signal de sortie QD est à l'état l", les portes ET 361, 362 se bloquent et mettent hors service le système d'asservissement de phase 30. Puisque la vitesse de rotation du moteur est blo- quée sur la vitesse linéaire constante, l'extracteur 35 (figure 3) extrait le signal de synchronisation d'image SF du signal S o ce qui efface le compteur 41 et la sortie QD reste à l'état "0". Les portes ET 361: 362 s'ouvrent et autorisent le système d'as- servissement de phase 30 à commencer à fonctionner. Si le signal de synchronisation d'image SF dispa- rait plus de huit fois successives après le verrouillage de la vitesse de rotation du moteur sur la vitesse linéaire constante, cela entraîne probablement un mauvais fonctionnement du système d'asservissement de vitesse 20V et du système de commande d'asy- métrie 20A. Pour éviter cet inconvénient: il est prévu le moyen suivant dans ce mode de réalisation La sortie QD du compteur 41 est appliquée à un multivibrateur monostable 43 pour déclencher celui-ci à la montée du signal de sortie QD pour que la sortie Q indique l'état "0'. Cette sortie Q et son signal de sortie QD sont appliqués à la porte NAND 44 dont la sortie est appliquée aux portes ET 24A-24D. Ainsi, lorsqu'il n'y a pas de signal de syn- chronisation d'image SF, la sortie de la porte NAND 44 passe à l'état "1" pendant la période qui correspond à la constante de temps du multivibrateur monostable 43, si bien que les portes ET 24A-24D se ferment en évitant des incidents de fonctionnement des systèmes d'asservissement de vitesse et d'asymétrie 20V, A. Le système d'asservissement de vitesse 20V et le système de commande d'asymétrie 20A sont rétablis après une période de temps constante. Selon l'invention, comme le signal de sortie du circuit d'asservissement à vitesse linéaire constante est uti- lisé comme signal d'asservissement de vitesse et que la cons- tante de temps de ce circuit d'asservissement de vitesse est choisie suffisamment inférieure à celle du circuit d'asservisse- ment de phase, la boucle d'asservissement ne se met pas à oscil- ler, si bien que l'asservissement se met en oeuvre de façon stable et le gain de l'asservissement est amélioré. Selon l'invention, dans l'exemple représenté à la figure 1, la commande par deux étapes consistant à mettre en oeuvre le circuit d'asservissement de phase après avoir mis en oeuvre le circuit d'asservissement de vitesse à la vitesse cons- tante n'est pas nécessaire, ce qui simplifie considérablement l'ensemble de l'asservissement. Comme indiqué, selon l'invention, comme le détec- teur utilisé à la fois pour détecter l'intervalle de transition maximum ou l'intervalle de transition minimum, le système d'as- servissement de vitesse et le système de commande d'asymétrie travaillent tous deux en temps partagé; de plus, le système d'asservissement de vitesse et le système de commande d'asymé- tie commutent dans un intervalle de transition maximum ou mini- mum de la polarité positive et de la polarité négative, ce qui aboutit à un montage très simple et facile à mettre en oeuvre. Bien que selon l'invention, le système d'asservis- sement de vitesse ne soit pas modifié considérablement suivant la position de balayage du moyen de lecture sur le disque, lors- que ce moyen de lecture passe de l'intérieur vers l'extérieur du disque, pour le système de commande d'asymétrie et le disque lui-même cela ne change pratiquement pas lorsque la position de reproduction du disque change. C'est pourquoi, si le système d'asservissement de vitesse et le système de commande d'asymé- tie sont communs, le système d'asymétrie de vitesse ou le sys- tème cle commande d'asymétrie n'oscille jamais, car les cons- tantes propres des deux systèmes sont différentes l'une de l'autre. R E V E N D I C A T I 0 N S ) Appareil pour reproduire un support d'enre- gistrement sur lequel est enregistré un signal PCM à code à longueur de défilement limitée, appareil caractérisé en ce qu'il comporte une entrée recevant un signal reproduit (S p) à partir du support d'enregistrement, un premier comparateur (3) qui compare le signal reproduit (S p) à un-premier signal de réfé- rence (VT) pour donner un signal de sortie (SQ) ayant une partie positive et une partie négative correspondant au signal d'entrée (Sp), un détecteur (23) détectant un intervalle de transition maximum ou minimum (T max) contenu dans le signal de sortie et donnant un signal de détection, un second comparateur (26) pour comparer le signal de détection à un second signal de référence (Es) correspondant à l'intervalle de transition maximum ou mini- mum pendant la reproduction du support d'enregistrement à une vitesse prédéterminée et pour donner un premier signal de com- mande fourni à un circuit d'asservissement de vitesse ayant une première constante de temps pour régler la vitesse du support d'enregistrement, une boucle verrouillée en phase (12, 13) don- nant un signal de phase à partir du signal reproduit (Sp, S >, un oscillateur (31, 32) qui donne un signal de référence de phase (SFX) et un troisième comparateur (34) qui compare le signal de phase de la boucle verrouillée en phase (13) à un signal de référence et donne un signal de commande (SF, SFG) fourni à un circuit d'asservissement de phase (30) ayant une seconde constante de temps (36R, 36C) pour régler la phase du signal reproduit à partir du support d'enregistrement, la pre- mière constante de temps (26) étant supérieure à la seconde constante de temps (36, 36R, 36C). 2 ) Appareil selon la revendication 1, caractérisé en ce qu'il comporte un circuit de commande donnant un premier signal de référence de façon que l'intervalle de la partie posi- tive du signal de sortie et l'intervalle de la partie négative du signal de sortie (5, 5 T) soient égaux. 30) Appareil selon la revendication 2, caractérisé en ce que le circuit d'asservissement de vitesse (20V) et le circuit de commande (20A) sont commutables lorsque le détecteur (23) détecte l'intervalle de transition maximum ou minimum (Tmax), soit dans la partie positive, soit dans la partie négative de l'intervalle de transition maximum ou minimum du signal repro- duit.