Brevet FR2507821A1 — publié le 19821217

TRANSISTOR A EFFET DE CHA 4 P VERTICAL A JONCTION ET PROCEDE DE FABRICATION. La présente invention concerne une structure de tran- sistor à effet de champ vertical à jonction dans laquelle les électrodes de source et de grille sont disposées sous forme de doigts parallèles alternés de très petites largeurs sur un substrat semiconducteur et un procédé de fabrication permettant une miniaturisation importante d'une telle structure. Les premiers transistors à effet de champ à jonction ver- ticaux ont, à la connaissance de la demanderesse, été décrits dans le brevet français N O 1163241 déposé le 10 décembre 1956 par Sta- nislas Teszner La figure 6 de ce brevet est reprise sous une for- me légèrement modifiée dans la figure 1 ci-jointe On y voit un transistor à effet de champ vertical comprenant un substrat de si- licium 1 de type N dans lequel, à partir d'une surface, sont for- mées des zones diffusées 2 de type P relativement profondes Une électrode 3 de drain (D) est solidaire de la face inférieure; des électrodes 4 de source ( 5) sont solidaires de la partie du sub- strat N apparaissant sur la face supérieure; et des électrodes de commande ou de grille sont solidaires de la partie apparente des zones de type P sur la surface supérieure Des zones de type N+ non référencées assurent l'ohmicité du contact avec les élec- trodes de source et de drain En l'absence de tension appliquée sur les électrodes de grille, un courant peut passer entre les électrodes de source et de drain si une différence de potentiel est appliquée Si une tension de polarité convenable est appliquée aux électrodes de grille, une charge d'espace se développe autour des zones de type P et ferme les canaux permettant le passage d'un courant de la source au drain Depuis cette première description d'un transistor à effet de champ vertical, de nombreuses structu- res ont été décrites pour permettre la miniaturisation des tran- sistors à effet de champ verticaux. Un objet de la présente invention est de prévoir une nouvelle structure particulièrement miniaturisée et un procédé de fabrication d'une telle structure permettant d'utiliser un seul masquage et d'obtenir ainsi des pas élémentaires de dimensions pouvant être inférieures à 5 microns (par exemple, 3 à 4 microns). Un autre objet de l'invention est de permettre la réalisation d'un transistor à effet de champ vertical à très faible longueur de canal. Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit une structure de transistor à effet de champ vertical à jonction dans laquelle des électrodes de source et de grille sont disposées sous forme de doigts parallèles alternés de très petite largeur sur un substrat semiconducteur, chaque élec- trode de grille étant constituée d'une bande de métallisation re- posant sur une région allongée pénétrant dans le substrat et de type de conductivité différent de celui du substrat, les métalli- sations de source reposant sur un rail de silicium polycristallin de même type de conductivité que le substrat ayant une section du type de celle d'un diabolo (le sens de cette expression sera ex- posé ci-après en relation avec les figures). Pour fabriquer un tel transistor, la présente invention prévoit les étapes suivantes: former sur un substrat de silicium monocristallin une couche de silicium polycristallin dont la par- tie médiane est fortement dopée selon le type de conductivité du substrat et dont les parties inférieure et supérieure sont faible- ment dopées; masquer des bandes de la surface de silicium poly- cristallin et procéder à une attaque du silicium polycristallin en utilisant un moyen attaquant plus vite des parties fortement dopées, d'o il résulte que l'on obtient des rails de silicium polycristallin entre lesquels affleure la surface du substrat, ces rails ayant une section du type de celle d'un diabolo; procéder à un traitement thermique oxydant ou à un dép 8 t diélectrique en phase vapeur; implanter un dopant de type opposé à celui du substrat perpendiculairement à la surface principale de celui-ci; éliminer la couche d'oxyde implanté et la couche ayant servi à masquer des bandes de silicium polycristallin; procéder à un recuit; et pulvériser une substance conductrice perpen- diculairement à la surface principale du substrat. Parmi les applications d'un dispositif tel que celui de la présente invention, on peut principalement retenir les applica- tions dans le domaine des très hautes fréquences, allant du mégahertz à plusieurs gigahertz. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles: la figure 1 représente un transistor à effet de champ vertical selon l'art antérieur, la figure 2 représente un transistor à effet de champ vertical selon la présente invention, les figures 3 à 7 représentent des étapes successives de fabrication d'un transistor à effet de champ selon la présente invention, les figures 6 A et 6 B représentant deux variantes possibles. Comme le représente la figure 2, un transistor à effet de champ vertical selon la présente invention comprend une couche faiblement dopée 11, par exemple de type N, sur une couche de même type plus fortement dopée 12, la couche N étant par exemple formée par épitaxie sur un substrat N+ A partir de la surface supérieure de cette couche N sont formées des bandes 13 dopées selon le type de conductivité P et des bandes 14 dopées selon le type de conductivité N et de profondeur de diffusion nettement plus faible que celle des bandes 13 Les bandes 14 sont surmontées de rails 15 de silicium polycristallin ayant sensiblement la forme représentée dans la figure et se caractérisant essentiellement par le fait que leurs largeurs supérieure et inférieure sont plus for- tes que leurs largeurs médianes Ci-après, on dira pour désigner des rails ayant une telle forme qu'ils ont une section du type de celle d'un diabolo Une métallisation de drain 16 est solidaire de la face N+ inférieure, une métallisation de source 17 est solidai- re de la face supérieure des rails 15, et une métallisation 18 est solidaire de la surface des bandes de type P 13 Les faces latéra- les des rails 15 sont revêtues d'une couche isolante 19, de la si- lice dans le mode de réalisation particulier décrit ici Comme on le verra dans la description détaillée du procédé décrit ci-après, un avantage de cette structure est qu'elle peut être fabriquée par des techniques d'autoalignement successives, ce qui supprime tout problème de repositionnement de masque. La couche N+ 14 de très faible profondeur de diffusion sert à assurer un bon contact ohmique entre le rail de silicium polycristallin 15 et la couche Il de type N pour assurer une conductivité satisfaisante vers la métallisation de source 17. Les figures 3 à 7 exposent certaines des étapes suc- cessives de fabrication d'un dispositif selon l'invention Dans une première étape, à partir de la couche supérieure Il de type N, indiquée N pour souligner que son niveau de dopage est faible, est formée une couche de silicium polycristallin 20 sur laquelle est formée une couche de masquage 21 en forme de bandes rapprochées, par exemple une couche de silice ou une couche de ni- trure de silicium La couche de silicium polycristallin 20 se dé- compose en trois sous-couches à niveaux de dopage différents La partie inférieure 22 et la partie supérieure 24 sont faiblement dopées ou non dopées et la partie médiane 23 est fortement dopée. On procède ensuite à une attaque chimique par un produit sélectif attaquant plus vite le silicium polycristallin fortement dopé que le silicium polycristallin faiblement dopé. On obtient ainsi, comme l'illustre la figure 4, des rails parallèles de silicium polycristallin 30 qui ont une section du type de celle d'un diabolo, plus étroite aux emplacements correspondant à la couche initiale 23 fortement dopée. Après cela, comme l'illustre la figure 5, on procède à une légère oxydation thermique ou à un dépôt de silice en phase vapeur puis à un dépôt de nitrure de silicium en phase vapeur. Cette double couche de protection est désignée par la référence 31 sur les parois des rails 30 et par la référence 32 aux emplace- ments o la surface du silicium monocristallin 11 apparaît. Dans l'étape suivante, illustrée en figure 6 A ou 6 B, il est procédé à un enlèvement de la double couche 32 et à un dopage de type P de la surface supérieure de la couche de silicium monocristallin Il aux emplacements non revêtus de silicium polycristallin, l'ordre de ces étapes pouvant différer selon les technologies choisies Par exemple, on pourra d'abord procéder à une implantation ionique qui traverse la double couche 32 et qui est délimitée par les bords supérieurs en saillie des rails 30 On éliminera ensuite par attaque chimique cette double couche 32, d'une part en jouant sur la sélectivité d'attaque entre la double couche 32 ayant subi une implantation de type P et la double couche 31 n'ayant pas subi d'implantation étant donné son caractère latéral et en retrait, d'autre part, par rapport à la couche revêtant la surface supérieure des rails 30 en jouant sur les différences d'épaisseur On pourra également enlever au moins partiellement la double couche 32 avant d'effectuer une diffusion ou une implantation de type P, en effectuant par exemple une implantation verticale d'un dopant propre à rendre cette double couche 32 sélectivement attaquable par rapport à la double couche latérale 31 et en procédant ensuite seulement a la diffusion ou l'implantation d'un dopant de type P. La figure 6 B illustre un détail de la présente invention selon lequel il est souhaitable de procéder à une implantation très profonde du dopant de type P, puis ensuite seulement à une étape de recuit thermique pour que la zone implantée de type P ait, en coupe, l'allure illustrée, c'est-à-dire que son extension latérale au niveau de la surface de la couche de silicium monocristallin 11 est relativement faible Pour accroître encore cet effet, on aurait pu, lors de l'étape de gravure du silicium polycristallin illustrée en figure 4, poursuivre l'attaque pour éliminer une portion superficielle du substrat de silicium monocristallin, par exemple sur une profondeur de 1000 à 2000 angstroms. En même temps que l'on recuit l'implantation pour fournir les zones 33 de type P il se produit une diffusion du dopant con- tenu dans le silicium polycristallin des rails 30 Ainsi, les trois zones 22, 23 et 24 disparaissent pour former une zone unique fortement dopée Du fait que la zone fortement dopée 23 est séparée du substrat 11 par une couche faiblement dopée 22, le dopant N+ diffuse beaucoup moins dans le silicium monocristallin que le dopant P Ainsi, les zones de surdopage N+ sont moins pro- fondes que les zones de type P 33 On choisira également, de préférence, les produits dopants justement pour accroître cette différence de profondeur. Dans une dernière étape, dont le résultat est illustré en figure 7, on supprime la couche 21 protégeant la surface supérieure des rails, puis on procède à un dépôt de métallisation, de préférence par vaporisation ou pulvérisation à partir d'une source ponctuelle pour obtenir des bandes de métallisation de grille 35 et des bandes de métallisation de source 36 à des niveaux différents Cet alignement automatique est obtenu grâce à la forme particulière des rails 30 qui interdisent toute continuité entre les métallisations 35 et 36. La forme de la section des rails 30 résulte des niveaux de dopage des sous-couches 22, 23 et 24 formant la couche de sili- cium polycristallin 20 Cette couche de silicium polycristallin peut être formée de diverses façons: ou bien par dépôt d'une couche de silicium polycristallin non dopé dans laquelle est implanté un dopant N+ à une profondeur choisie, ou bien par dépôt successif d'une couche non dopée, d'une couche dopée in situ, puis d'une couche superficielle non dopée. La diffusion N+ 34 a été représentée comme ayant une cer- taine épaisseur En fait, les atomes dopants N+ devront pénétrer le moins possible dans la couche de silicium monocristallin l I pour éviter que la diffusion N+ 34 ne rejoigne latéralement la diffusion P 33. A titre d'exemple pratique, une structure selon la présente invention peut être réalisée avec un pas de 4 microns en choisissant une épaisseur totale de la couche de silicium polycristallin 20 de l'ordre de 5000 angstr Ums, et, pour la double couche 31, une épaisseur de silice de l'ordre de 1000 angstr Ums et une épaisseur de nitrure de l'ordre de 500 angstrams Le dopant de type N+ sera de préférence l'arsenic qui présente une vitesse de diffusion relativement lente et le dopant de type P pourra être du bore dans le cas ou l'on réalise une diffusion ou bien du bore ou du gallium dans le cas o la couche P est obtenue par implan- tation, la profondeur de jonction de la couche de type P 33 étant alors de l'ordre de 3000 a 10000 angstrëms et la profondeur de la couche 34 de l'ordre de quelques centaines d'angstr 8 ms. La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits Au contraire, elle en englobe les diverses variantes et généralisations incluses dans le domaine des revendications ci-après Notamment les divers types de conductivités pourront être modifiés et le substrat semiconduc- teur pourra être autre que du silicium. REVENDICATIONS. 1 Structure -de transistor à effet de champ vertical à jonction dans laquelle les électrodes de source et de grille sont disposées sous forme de doigts parallèles alternés de très petite largeur sur un substrat semiconducteur, chaque électrode de grille étant constituée d'une bande de métallisation reposant sur une région allongée pénétrant dans le substrat et de type de conductivité distinct de celui du substrat, caractérisée en ce que les métallisations de source reposent sur un rail de silicium polycristallin dopé selon le même type de conductivité que le substrat et ayant une section du type de celle d'un diabolo. 2 Procédé de fabrication d'un transistor à effet de champ vertical à jonction selon la revendication 1, caractérisé en ce qu'il comprend les étapes suivantes: former sur un substrat de silicium monocristallin une couche de silicium polycristallin ( 20) dont la partie médiane ( 23) est fortement dopée selon le type de conductivité du substrat et dont les parties inférieure ( 22) et supérieure ( 24) sont faible- ment dopées, masquer des bandes de la surface de silicium polycristallin, p Xocéder à une attaque du silicium polycristallin par un produit attaquant plus vite les parties fortement dopées d'o il résulte que l'on obtient des rails ( 30) de silicium polycris- tallin entre lesquels affleure la surface du substrat, ces rails ayant une section du type de celle d'un diabolo, former une couche de protection, implanter un dopant de type opposé à celui du substrat perpendiculairement à la surface principale de celui-ci, éliminer la portion ( 32) de la couche de protection ayant subi l'implantation et la couche ( 21) ayant servi à masquer des bandes de silicium polycristallin, procéder à un recuit, pulvériser une substance conductrice ( 35, 36) perpendi- culairement à la surface principale du substrat. 3 Procédé selon la revendication 2, caractérisé en ce que la couche de protection est une double couche constituée d'une couche de silice d'une épaisseur de l'ordre de 1000 angstroms et d'une couche de nitrure de silicium d'une épaisseur de l'ordre de 500 angstr Ums- 4 Procédé selon la revendication 2, caractérisé en ce que la couche de silicium polycristallin a une épaisseur de l'ordre de 4000 à 8000 angstr Ums et la couche résultant du traite- ment thermique oxydant une épaisseur de l'ordre du millier d'angstrams. Procédé selon la revendication 2, caractérisé en ce que le substrat est de type N, le produit dopant le silicium polycristallin de l'arsenic, et le produit dopant assurant le dopage des zones de grille du bore ou du gallium.