Brevet FR2503513A1 — publié le 19821008

AUTOCOMMUTATEUR TEMPOREL A COMMANDE REPARTIE L'invention concerne un autocommutateur temporel à commande répartie, utilisable en particulier pour la commutation de circuits ou lignes téléphoniques, et de lignes de transmission de données. L'introduction dans les centraux téléphoniques, il y a plus de dix ans, de calculateurs puissants et ayant un faible taux de panne, est allé de pair avec la centralisation des fonctions de commande. Les calculateurs permettent en effet le traitement en temps réel des évènements téléphoniques, et supportent d'autre part des logiciels offrant des services nouveaux et des possibilités d'exploitation très riches. D'autre part, les systèmes à commande répartie sont de plus en plus intéressants sur le plan de la souplesse et de la modularité, et les facteurs nouveaux apparus ces dernières années favorisent parti- culièrement les autocommutateurs temporels à commande répartie. Ces facteurs sont les suivants - Apparition de microprocesseurs puissants, de circuits LSI associés, et d'outils de développement de logiciel pour microproces- seurs. - Possibilité d'utiliser le réseau de connexion pour acheminer des liaisons de commande sur des voies numériques multiplexées. - Possibilité pour l'autocommutateur de commuter des lignes de transmission et de services télématiques à l'aide de terminaux commandés par microprocesseurs. Dans les systèmes connus à commande par plusieurs calcula- teurs, ceux-ci sont souvent reliés à une ou plusieurs lignes bus communes, auxquelles sont également reliées un certain nombre de ressources communes telles que mémoires périphériques. Ces ensembles sont difficiles à gérer et sont vulnérables. D'autre part le nombre de calculateurs d'un même ensemble est assez limité. Une telle structure n'est pas adaptée dans le cas d'un cen- tral téléphonique piloté par un pool de microprocesseurs et doté d'unité de terminaux à microprocesseur car il peut être nécessaire dans ce cas de relier une trentaine de processeurs à une centaine d'unités de terminaux. 2503513! -2 - Le but de l'invention est de réaliser un central piloté par microprocesseurs dialoguant entre eux par messages et ne partageant ni bus informatique ni ressources communes. Un autre but de l'invention est également de réaliser un sys- tème modulaire et dont les équipements ont une redondance calculée et organisée de manière à ce que les interventions urgentes soient tout à fait exceptionnelles. L'invention a pour objet un autocommutateur temporel compor- tant un réseau de connexion à commande par des processeurs répartis dans des unités de commande, dans des unités de terminaux, reliées au réseau de connexion par des voies multiplex de type MIC, et dans des marqueurs de commande du réseau de connexion, les unités de termi- naux et les marqueurs étant pilotés par les unités de commande, caractérisé par le fait qu'il comporte deux systèmes de liaisons entre processeurs organisés de la façon suivante: - Les unités de commande sont reliées par un réseau d'échange d'in- formations commun et relié en point à point aux unités de commande et aux marqueurs - Les organes reliés audit réseau d'échange d'informations commun sont munis d'un coupleur de gestion d'échange de messages selon une procédure de type par canal semaphore - Les unités de commande comportent un coupleur de liaison à des voies multiplex de type MIC reliées au réseau de connexion et permettant également un échange de messages en'procédure semaphore - un logiciel de commande est stocké dans au moins un périphérique et il est chargé dans les unités de commande par échange de messages sur le réseau d'échange d'informations commun à l'aide d'un logiciel d'initialisation en mémoire morte dans chaque processeur Suivant une autre caractéristique de l'invention, les unités de commande et les unités de terminaux sont organisées en plans formés de plusieurs commutateurs, les plans étant totalement indé- pendants, chaque commutateur comportant un marqueur raccordé au réseau d'échange d'information commun, et chaque groupe d'unités de terminaux et chaque groupe d'unités de commande sont reliés par au moins une liaison MIC à chacun des plans du réseau de connexion. 2503513! - 3 - L'invention va être précisée par la description qui va suivre d'un mode préféré de réalisation de l'invention, donné à titre d'exemple non limitatif, à l'aide des figures incluses qui représen- tent: -Figure 1: un diagramme général d'un autocommutateur à réseau de connexion temporel, selon l'invention, -Figure 2 -Figure 3 -Figure 4 Figure 5 point S des -Figure 6 -Figure 7 liaisons de -Figure 8 -Figure 9 : un diagramme d'une unité de terminaux d'abonnés, : un diagramme général d'un plan de réseau de connexion, : un schéma général d'un commutateur temporel : divisée en deux parties 5À et 5B raccordées au circuits de commutation et figure 6: : des schémas de principe des principaux circuits d'un commutateur, : un schéma d'un marqueur et d'un automate d'accès aux commande, : un diagramme d'une unité de commande, : un diagramme d'une unité de commande comportant des périphériques informatiques, -Figure 10 un schéma simplifié de la carte processeur des unités de commande, -Figure 11: un schéma simplifié des distributeurs gérant l'accès atu liaisons d'échanges interproces3eurs, -Figure 12 un schéma simplifié d'un coupleur 'accès aux liaisons d'échanges interprocesseurs, -Figure 13: un schéma simplifié d'un coupleur d'accès aux canaux sémaphore portés par les liaisons MIC. L'autocommutateur à réseau de connexion temporel représenté de manière simplifiée à la figure 1 est constitué de 3 ensembles prin- cipaux: terminaux, réseau de connexion, commande. Il comporte: - Des groupes d'unités de terminaux GUT1 à GUTm comportant des ter- minaux d'abonnés, des circuits analogiques et numériques, et des terminaux auxiliaires de signalisation, d'émission de tonalités et de films parlants, d'essais de lignes d'abonnés et de circuits, de circuits de conférence, etc....................... - Un réseau de connexion central à un seul étage de commutation, 4 organisé en plans indépendants, par exemple 4 plans RXA à RXD. Les chiffres donnés ici et dans la suite sont de simples exemples destinés à préciser un mode de réalisation ou à simplifier la représentantion. - Un ensemble de commande à architecture répartie formé de groupes GUC1 à GUCK d'unités de commandes UC1 à UCq identiques, pilotées par exemple par microprocesseur. Les unités de commande proprement dites UC à UCq sont banalisées. L'ensemble de commande comporte également des unités UCP1 UCPp qui gèrent des groupes de périphériques PF1 à PFr: ces unités peuvent être identiques aux précédentes, mais elles ne sont pas banalisées complètement du fait de leurs liaisons physiques avec les périphériques. Les liaisons qui interconnectent ces 3 ensembles sont les sui- vantes: - Les unités de UT, terminaux UT1 à UTP sont reliées à chaque plan du réseau de connexion par une liaison MX, multiplex MX MXA1 à MXmD de 32 voies de 8 e.b., d'un débit de 2 M e.b/s. les UT d'un même groupe sont reliées en parallèle aux mêmes liaisons MX. - Les unités de commandes UC multiplex UC1 à UCq sont également reliées au réseau de connexion par des liaisons multiplex MX (m+1) A à MX nD à raison d'une liaison par groupe GUC vers chaque plan RX. Les messages échangés entre unités de commande et unités de terminaux empruntent des voies temporelles des liaisons MX, reliées par le réseau de connexion d'une manière semi-permanente et reconfigurable. On réalise ainsi des canaux de transmission de données d'un débit de 64 K e.b/s qui sont utilisés suivant une procédure du type HDLC,d définie par le CCITT, norme ISO. - Les unités de commande UC et UCP sont reliées entre elles par une liaison point à point doublée pour des raisons de sécurité RIT', RIT2. Il s'agit d'une liaison série utilisant égale- ment une procédure HDLC. L'accès à la liaison est géré par un distri- buteur DR1, DR2 qui délivre les autorisations d'émission et supervise la durée d'utilisation. La liaison comporte cinq paires de fils vers chaque station raccordée assurant les fonctions d'appel, d'autorisation, d'horloge, d'émission et de réception. Les distributeurs sont décrits plus -5 - loin. - Les liaisons entre les unités de commande UC et les unités de terminaux UT sont réalisées par l'intermédiaire du dans le réseau de connexion au moyen de connexions semi-permanentes établies entre les voies MIC. Le réseau de connexion central RXA à RXD est commandé par des marqueurs MQ à MQd pilotés par les unités de commande UC également par l'intermédiaire des liaisons RIT1 RIT2. Toutes les unités citées plus haut UT, UC, UCP, MQ disposent d'un circuit d'émission/réception de messages de type HDLC, par exemple de circuits de type MC 6854 de la société MOTOROLA ou 8273 de la société INTEL. Pour les unités de terminaux, il faut également disposer d'un étage de commutation dans chaque UT pour permettre de connecter un terminal quelconque à une voie temporelle de l'une quelconque des liaisons mutiplex MX qui desservent cette unité. Un exemple d'unité de terminaux d'abonnés est montré à la figure 2. Chaque terminal T1 à Tp est formé d'un circuit de ligne CL, comportant les moyens d'alimentation, de protection de supervision de boucle et d'injection de sonnerie, et d'un circuit FCD de filtrage et de codage analogique/digital (CODEC). L'unité de terminaux est pilotée par un microprocesseur mp relié aux liaisons multiplex MX par un circuit d'émission récep- tion HDLC. L'étage de commutation est dans cet exemple une matrice d'aiguillage MCX de type spatial. L'aiguillage temporel est réalisé au niveau des CODEC par syn- chronisation sur la voie choisie, par une commande du micropro- cesseur. Celui-ci pilote également les circuits de ligne CL par l'intermédiaire d'un interface IS de supervision et de commande. Le réseau de connexion central est détaillé dans la figure 3. Il a un seul étage de commutation et est organisé en quatre plans indépendants. Chaque plan a une capacité de 128 liaisons multiplex, c'est-à- dire qu'il peut relier une voie quelconque de l'une des 128 liaisons entrantes LE à une voie quelconque de l'une des 128 liaisons sor- 25035 1 3 -6- tantes LS. Un plan du réseau de connexion comporte 4 commutateurs CX1 à CX4 équipés chacun d'un marqueur MQ1 à MQ4 et d'une capacité de 128 LE liaisons entrantes et de 32 liaisons sortantes LS. Les liai- sons LE sont donc multiplées sur les 4 commutateurs du plan. La structure d'un commutateur CX est représentée figure 4. Les 128 lignes LE sont répartie sur 4 circuits d'amplification d'en- trée CAE comportant chacun 32 amplificateurs AE et un circuit de synchronisation SYN. Les circuits CAE sont communs aux 4 commuta- teurs d'un même plan. Chaque circuit CAE est relié à un circuit de mémoire tampon CMT1 à CMT4 comportant successivement un circuit de contrôle d'entrée par prélèvement CE, un circuit de conversion série- parallèle CSP, et un circuit d'accès CA à une mémoire MT. Le circuit d'accès permet également l'injection d'échantillons pour un contrôle dit "actif" du réseau de connexion. La mémoire MT comporte 1024 mots de 8 e.b. (1 mot par voie des 32 lignes LE concernées), et le débit d'entrée-sortie de la mé- moire est de 8 MHz. L'adressage est de type "commande aval", c'est-à-dire qu'il est fourni en écriture par un compteur CR et en lecture par un circuit de mémoire de commande CMC piloté par le marqueur MQ. La mémoire de commande MC fournit l'adresse de lecture de cha- cune des 4 mémoires MT. Elle est elle-même adressée cycliquement en lecture et par le marqueur en écriture, pour 'permettre l'inscription de chaque nouvelle connexion ou déconnexion. Le marqueur MQ comporte un microprocesseur mPC qui est relié aux liaisons RIT1 RIT2 par des circuits d'accès AR1, AR2 décrits plus loin. Les sorties des 4 mémoires tampon MT1 à MT4 sont reliées en parallèle à un circuit d'amplification de sortie CAS comportant des registres tampons R, un codeur prallèle série CPS, un circuit de prélèvement de sortie CS et un groupe de 32 amplificateurs AS reliés chacun à une ligne LS. L'ensemble des signaux d'horloge HR1 à HRq nécessaires au fonctionnement du commutateur est fourni par un module de distribu- -7 - tion de signaux MD piloté par des oscillateurs 01 à d La modularité du réseau est la suivante: Jusqu'à 32 groupes G (GUT ou GUC) il suffit d'équiper un commutateur avec un seul circuit de mémoire tampon CMT. De 33 à 64 groupes, il faut deux commutateurs équipés chacun de deux mémoires tampon. De 65 à 96 groupes: trois commutateurs avec chacun trois mémoires tampons. De 97 à 128 groupes: quatre commutateurs entièrement équipés. La description qui suit concerne un mode de réalisation des principaux circuits constituant les commutateurs. Les circuits de commutation CMT et CAS sont représentés respectivement sur les figures 5A et 5B. Les signaux d'horloge et de synchronisation sont distribués par un circuit de base de temps BT qui est lui-même synchronisé avec le module de distribution MD du commutateur. Le circuit BT1 délivre des signaux h qui ne seront pas décrits en détail car ils sont du domaine de l'art connu, et ils découlent du fonctionnement des circuits, tel qu'il est décrit plus loin. Le prélèvement ce sur les liaisons LE est réalisé au moyen d'un multiplexeur MX1 et l'adresse de la liaison à contrôler ACE est fournie par le circuit CMC. Le circuit de conversion CSP est formé de quatre circuits intégrés 1, 2, 3, 4 dits "MICSPA" d'une capacité de 8 liaisons chacun. Les sorties des MICSPA sont reliées à quatre registres R1 à R4. l'aiguillage des échantillons vers la mémoire tampon est effectué par un multiplexeur MX2, dont une entrée est affectée à l'injection du code de contrôle actif ca marqué par exemple par câblage. Des portes "ET" P validées par la base de temps contrôlent l'entrée des registres du circuit CSP, de la mémoire et en général tous les transferts. Ces portes ne seront plus mentionnées, par la suite, de manière à ne pas alourdir la description. Pour permettre l'utilisation de la mémoire à une vitesse maximale celleci a été dédoublée en deux parties M1 et M2 utilisées - 8 - simultanément l'une ne lecture et l'autre en écriture. L'adressage lecture AL fourni par la mémoire de commande est acheminé par un registre R5 et des multiplexeurs MX3 et MX4. L'adressage écriture, fourni par un compteur CB1 d'une fréquence de rotation de 8 MHz, est acheminé par un registre R6 et les mêmes multiplexeurs. Le compteur possède une capacité doublée (11 e.b. au lieu de 10 pour adresser 1024 mots) pour permet- tre l'utilisation alternée des deux mémoires; l'e.b. de poids faible contrôle directement le multiplexeur MX3 et l'entrée de la mémoire M1 et à travers un inverseur I1 le multiplexeur MX4 et la mémoire M2. Le compteur CB1 est synchronisé par le circuit BT1 (chargement à une valeur K/câblée). La sortie des mémoires est aiguillée vers la sortie paral- lèle S (8 e.b) du circuit CMT par des registres R7, R8 et un multi- plexeur MX5 adressé par le poids faible du compteur CB1, et contrôlé par une bascule B1 qui reçoit le signal de validation Vk d'accès au circuit de sortie CAS. Le signal Vk (K = 1 à 4) est délivré par le circuit CMC et permet de sélectionner la mémoire tampon qui doit fournir l'échantillon acheminé à cet instant par le commutateur. Pour l'injection du contrôle actif Ca, l'adresse de liaison entrante ACE fournie par le circuit CMC est comparée aux 5 e.b. de poids fort du compteur CB1, le résultat est fourni à une porte "ET" PE qui reçoit la sortie du comparateur CP1, un top d'injection ti fourni par le circuit CMC en synchronisation avec la voie concernée, et un signal de validation de circuit Vck (k = 1 à 4). A l'entrée du circuit CAS, un multiplexeur MX6 permet de rece- voir soit la sortie S des 4 circuits CMT du commutateur, soit un code repos câblé RE qui est systématiquement émis sur les liaisons LS non connectées. La commande d'injection de ce code (cre) émise par le circuit CMC est transmise par des bascules de synchro- nisation B2, B3 à l'entrée d'adressage du multiplexeur MX6. En sortie du multiplexeur MX6, les échantillons sont dis- tribués successivement à quatre registres R1i, à R14 sous le contrôle d'un registre à décalage à quatre positions R10 recevant des impul- sions à la fréquence de 8 MHz et synchronisé avec les liaisons sor- 25035 1 3 -9 tantes LS. Les échantillons traversent enfin des registres intermédiaires R15 à R19, le circuit de conversion CPS formé de 4 MICSPA (ces circuits sont capables d'effectuer les conversions parallèle/série et série/parallèle), et 4 registres tampons de sortie R19 à R22. L'entrée des circuits MICSPA est validée par une bascule B4 activée en synchronisation avec chaque voie temporelle sortante. Le prélèvement de contrôle de sortie es est réalisé par un multiplexeur MX7 dont l'adresse (AC5 = 5 e.b) est fournie par le circuit CMC. Le circuit de commande CMC est représenté sur la figure 6. Ce circuit comporte essentiellement une mémoire de commande MC avec un registre tampon RT d'adressage des mémoires tampons, des circuits de commande de contrôle passif PRE, PRS et actif B5, et des registres d'entrée et de sortie reliés au bus de données BD du micro- processeur mPC du marqueur, RE1 à RE5, RS1 à RS Ces circuits sont pilotés par un circuit de base de temps BT2 synchronisé avec le module de distribution de signal MD du commutateur. Les signaux de validation des transferts entre les registres et le bus BD sont fournis par décodage de 3 e.b du bus d'adressage BA du microprocesseur (décodeur DEC2 signaux v1 à v5) et par les fils de commande d'écriture Ec et de lecture Lec du bus de commande. La mémoire de commande MC comporte 1024 mots de 13 e.b. permettant la commande des 32 X 32 voies portées par les 32 liai- sons LS: 10 e.b. sont utilisés pour l'adresse AL des mémoires tam- pons, 2 pour la validation d'un circuit CMT (Vk, décodeur DEC1) et 1 e.b pour la commande d'injection du code repos Cre. La description qui suit précise les fonctions réalisées sur ordre du microprocesseur, et le principe de réalisation des circuits. Ecriture de la mémoire MC - chargement du registre RE1 (commandes v1 et Ec), - chargement du registre RE2 qui contient l'adresse du mot à écrire- (commandes v2 et E), - 10 - - écriture: la mémoire MC est adressée par le compteur CB2 et un comparateur CP2 active une bascule B6 qui autorise l'écriture lorsque le compteur atteint la valeur inscrite dans le registre RE2. - Lecture de la mémoire MC par le marqueur permettant le test du circuit CMC (par comparaison avec une image de la mémoire MC inscrite en mémoire du marqueur): - chargement de l'adresse (v2 et E c), - lecture mémoire et chargement du registre RS1, validé par le comparateur CP2 et une bascule B7, - transfert du contenu du registre RS1 sur le bus BD (v1 et Lec) Prélèvement d'entrée: - chargement d'une adresse de 12 e.b. dans le registre RE5 (com- mandes v5 et E), - 2 e.b. adressent un multiplexeur MX8 recevant les échantillons des circuits CMT (Ce1 à Ce4), - 5 e.b. fournissent l'adresse ACE (n de liaison LE), - 5 e.b. d'adresse de voie: la synchronisation sur la voie à contr6- ler est réalisée dans le circuit PRE par comparaison (comparateur CP3) de l'adresse avec le contenu d'un compteur CB3 synchronisé par la base de temps. L'échantillon est chargé au rythme de la liaison LE (2 MHz) dans un registre à décalage RD1. Le transfert dans le registre de sortie RS3 est piloté par une bascule B8 activée en fin d'échantillon. Prélèvement de sortie: principe identique, utilisant les regis- tres RE4 et RS2 et un circuit PRS analogue à PRE. Contrôle actif: - chargement du registre RE5 - le signal de validation de circuit VCk est fourni par décodage (décodeur DEC3) des 2 e.b. d'adresse de circuit CNT, - chargement du registre RE3. Ce registre est un registre de commande qui fournit la commande d'injection ica du code Ca, des commandes de validation, de lecture et d'écriture mémoire (bascules B6, B7) et des commandes de remise à zéro. - une bascule B validée en sortie du comparateur CP délivre le top 535 ti lorsque le signal IC est activ. ti lorsque le signal ICO est activé. 25035 1 3 Le marqueur MQ1 et l'accès aux liaisons point à point RIT1, RIT2 sont représentés schématiquement sur la figure 7. Le marqueur MQ1 comporte un microprocesseur mPC; par exemple un circuit 8086 associé à un circuit d'horloge 8284 fabriqués par la société INTEL. Le bus interne B alimente le bus d'adresse BA par un registre d'adresse RAD, et le bus de données BD à travers une inter- face bidirectionnelle IN contr8lée par le microprocesseur (signal directionnel s issu de la sortie DT/R du microprocesseur, et adresses d'entrée-sortie reçues par une porte "OU" et un décodeur DEC4). Le marqueur comporte une mémoire programme MP, par exemple de type "repromn" et une mémoire vive de données MV. L'organe d'accès aux liaisons RIT1 RIT2 comporte un circuit de gestion des échanges en procédure HDLC, un automate de pilotage AU, et des mémoires tampons intermédiaires d'émission MEM et de récep- tion MRE. Le circuit HDLC1 est par exemple de type 6854 fabriqué par la société MOTOROLA. L'automate AU est formé de manière connue par une logique en mémoire morte associée à un registre d'adresse qui reçoit les infor- mations d'entrée, et à un registre de sortie, les deux registres étant pilotés par une horloge (entrée E issue de la sortie OSC du microprocesseur MPC, qui pilote également le circuit HDLC1). En entrée de l'organe d'accès, le bus BD est validé par une porte d'accès PA contrôlée par une adresse bj issue du décodeur DEC4. Les accès sont analogues à ceux que l'on a décrit pour le circuit de mémoire de commande CMC: - utilisation des commandes WR et RD (fils Ec et Lec du micropro- cesseur, et d'un signal de sélection (v6 à v10) obtenu par décodage (DEC5) d'adresse. - Adressage multiplexé des mémoires HEM et MRE (adressage par le microprocesseur par le bus BA, adressage par l'automate AU par comp- teurs CB4,CB5, suivant le fonctionnement décrit plus loin, multi- plexeurs MX9 et MX10). - Utilisation des circuits complémentaires suivants 250 3 5 1 3 - 12 - registre de données entrantes RDE connecté entre la porte PA et le bus BH du circuit HDLC1. registre de données sortantes RDS entre les bus BH et BD, registre tampon d'entrée R23 de la mémoire MRE, 5. registre de commande RC contenant des commandes de remises à zéro RZ et des commandes des registres internes du circuit HDLC1 (entrée A correspondant aux commandes R/W, RSo, RS1 - du circuit 6854) fournies par l'intermédiaire d'un multiplexeur MX11 piloté par l'automate AU (sortie a). Le circuit HDLC1 peut ainsi être piloté soit par le microprocesseur, soit par l'automate AU, - registres d'appel RA1, RA2: pour avoir accès à la liaison RIT1, le processeur charge le registre RAJ, et l'horloge HR de la liaison RIT1 transfère l'information dans le registre RA2 et marque le fil DE1. L'autorisation d'émission en retour AE1 est reçue par l'automate, - circuit de reconnaissance d'adresse de station AS: cette adresse qui sert à identifier les stations ou machines reliées aux liai- sons RIT1 RIT2 est ciblée dans ce circuit. Elle est comparée, en réception, à l'adresse interne dans les messages. En émission, elle est intégrée au message. - un circuit programmable PIC1 de gestion des interruption du micro- processeur permet de prendre en compte les demandes de service de l'automate en émission et en réception. On utilise par exemple le circuit 8259 fabriqué par la société INTEL. En émission le signal d'interruption ITE est fourni directement par le circuit HDLC1 (sortie RTS) et une bascule B9. En réception un signal d'interrup-, tion ITR est fourni par l'automate AU qui active une bascule B10. Ces bascules sont remises à zéro par le microprocesseur (signal RZ donné par le registre RC). Le fonctionnement des circuits et le suivant - Demande d'émission par le microprocesseur mPC chargement de la mémoire MEM par le microprocesseur: la mémoire peut contenir un message complet de n octets. L'adresse du dernier octet est chargée dans un compteur CB4, 35. la mémoire est lue par le circuit HDLC1 sous contrôle de l'auto- 25035 1 3 - 13 - mate AU. Le compteur CB4 est activé en mode dégressif sous le contrôle du signal "prêt à émettre" pe fourni par le circuit HDLC1, indiquant que son registre d'émission est vide (sortie TDSR) 5. L'accès au bus BH en sortie de la mémoire est validé par l'automate (sortie a et A fournissant un code X de commande d'écriture du registre d'émission du circuit HDLCl). Lorsque le compteur CB4 est revenu à zéro, un décodeur de fin de message FM avertit l'automate, et celui-ci pilote le circuit HDLC1 pour l'émission des codes de fin de message. - Réception de messages sur la liaison RIT1RIT2 La détection d'un début de message marque la sortie FD du circuit HDLC1 et prévient l'automate, celui-ci ordonne la lecture du registre de réception du circuit HDLC1 et le circuit AS reconnaît l'adresse de station. Pour chaque octet reçu le circuit HDLC1 active sa sortie RDSR (signal pr "prêt à recevoir"). Le signal pr valide l'entrée d'hor- loge d'un compteur CB5. L'automate commande la lecture du registre de réception et l'écriture de la mémoire MRE (signal X1). L'automate fait appel au microprocesseur mPC. Plusieurs messa- ges peuvent être mis en file d'attente dans la mémoire MRE. * Le microprocesseur vient lire le compteur CB5 et chacun des messages contenus dans la mémoire. Chaque message donne lieu en retour à un message d'acquit- tement. Fonctions réalisées par le marqueur Le marqueur MQ1 exécute des ordres fournis par l'unité de com- mande UC à laquelle il est affecté. Certains donnent lieu à un message de compte-rendu. Fonctions de connexion Ces fonctions donnent lieu à l'établissement d'une connexion à sens unique, c'est-à-dire entre une voie d'une entrée LE et une voie d'une sortie LS. Chaque connexion peut être associée à trois sortes de contrôle: - contrôle actif de la connexion (e.b. C du message), 25035 1 3 - 14 - - test de repos de la liaison LS avant connexion (e.b.R), - test de conformité de la connexion préexistante (e.b.T). La partie information du message comporte 7 octets - 1 octet de fonction 0 0 0 0 1 T R C, - 3 adresses de 2 octets (adresse d'entrée, adresse de sortie, ancienne adresse d'entrée pour test de conformité). Deconnexions - Déconnexion simple, avec ou sans test de conformité, - Déconnexion globale de plusieurs voies d'une même liaison sor- tante LS. - Le message comporte 6 octets - code de fonction (1 octet), - adresse de la liaison LS concernée (1 octet), - 32 e.b. affectés chacun à l'une des 32 voies, indiquant les voies à déconnecter. Contrôles - contrôle actif, - contrôle passif, - contrôle par relecture d'une connexion dans la mémoire de commande MC. Une unité de commande UC1 est représentée schématiquement sur la figure 8. Une unité UC comporte les organes, reliés à un bus système SBUS (figure 8) : - Une carte processeur CPU - Des cartes mémoires telles CM1 à CMa - Une carte d'interface ARIT avec les liaisons RIT1 - RIT2 - Une carte d'interface AMIC avec les 4 liaisons MIC qui desservent un groupe GUC Les cartes CPU, ARIT, AMIC et le bus S-BUS sont décrits plus loin, ainsi que le distributeur DR1 DR2 qui gère l'accès à une liaison RIT1 RIT2. Une unité de commande de périphérique UCP représentée schéma- tiquement sur la figure 9 a une architecture analogue à celle des unités UC, et elle comporte des coupleurs de périphériques tels - 15 - que: - Coupleur de bandes magnétiques CBM associé à une logique de forma- tage FG qui pilote 4 dérouleurs DB1 à DB4 - Coupleur CD de disque D Coupleur programmable de liaisons numériques CLP gérant par exemple 4 liaisons à double sens LP exploitables séparément en mode synchrone ou asynchrone - Un coupleur CX25 de liaisons LX25 en procédure X25 définie par le CCITT Dans cette application les unités UCP ne sont pas reliées au réseau de connexion (pas de coupleur AMIC) La carte processeur CPU et le bus système S-BUS sont détaillés sur la figure 10. Un microprocesseur mPU a accès au bus système S-BUS et à un bus résident BRES pour la gestion des ressources implantées sur la carte CPU: Mémoire morte MLI contenant le logiciel d'initiali- sation, mémoire vive, registres, temporisation. Dans cette application, le microprocesseur mPU figure 10 est un circuit 8086 de la société INTEL. On utilise également des circuits INTEL associés qui sont cités plus loins et repérés sur la figure. Naturellement les circuits sont indiqués à simple titre d'exemple. Pour une appréciation claire de l'état de la technique, on pourra se reporter au document de la société INTEL "The 8086 family user's manual octobre 1979" en particulier le chapitre concernant le bus système "Multibus". Les interfaces du bus processeur BP (sorties ADO à AD19 du circuit 8086) sont les suivantes: - Un registre de bus RBP donne accès à un bus d'adresse BADR. Ce bus est relié aux entrées d'adressage des mémoires vive RAM et morte MLI, à un décodeur DEC7 qui fournit les adresses X1 à Xn de validation des circuits de la carte, et à un groupe de portes de validation à sorties trois états PVA qui alimentent des lignes d'adresses LAO-LA19 du bus S-BUS. - Des groupes de portes à sortie 3 états PV1 à PV6 permettent l'accès à double sens des lignes de données LDO à LD15 du bus S-BUS. 250351 3 _ 16 - - PV1 - PV2 accès entre ADO-7 et LD0-7 - PV3-. PV4 accès entre AD8-15 et LDO-7 - PV5 - PV6 accès entre AD8-15 et LD8-15 L'indication de l'octet (poids fort ou poids faible des données) émis ou reçu par 'les lignes LDO7 est fournie par la sortie BHE de microprocesseur mPU, reliée au registre RBP et à la ligne LHE de S-BUS. - L'accès au bus de données interne à 16 fils BRES est réalisé par des groupes de portes 3 états PV7, PV8 Ce bus BRES donne accès aux circuits suivants - Mémoires RAM (entrée/sortie) et MLI (sortie) - Groupe de registre GRG (entrées, et certains en entrée/sortie) - un compteur programmable triple PIT par exemple un circuit type 8253 dont l'utilisation est la suivante: 15. Sortie S1: contrôle de durée d'utilisation du S-BUS, provoque la libération en cas de dépassement. Sortie S2 crée les interruptions pour le marquage de l'heure. Sortie S: compteur utilisé en compteur de durée - Les interruptions sont gérées par un circuit programmable PIC2 par exemple type 8259 qui reçoit les interruptions provenant du circuit PIT, et des coupleurs (lignes INT0 à InT6). Le circuit PIC2 et des circuits analogues situés dans les coupleurs fonctionnent en mode maitre-esclave, le circuit PIC2 étant maître. Ce circuit est relié directement au bus BP (sorties AD0 à AD7). Gestion des bus et des circuits de la carte CPU - Les liaisons de commande du microprocesseur MPU (sortie S0 à S2) sont reliées à des circuits pilotes de bus PB1 et PB2 (type 8288) et à un circuit de gestion GB de l'accès au S-BUS (type 8289). L'horloge des circuits mPU, PB1, PB2, GB est fournie par un oscil- lateur OS et un circuit d'horloge HP (type 8284). Ce circuit reçoit le signal prêt à transmettre PRT des coupleurs reliés au bus S-BUS, et le synchronise avec l'horloge pour alimenter l'entrée "READY" du circuit mPU. La sortie de validation "AEN" du circuit GB est reliée au circuit PB1 et aux portes PVA. - Le circuit PB1 fournit 25035 1 3 - 17 - les commandes d'écriture et lecture en modes accès mémoire ou entrée/sortie pour le bus S-BUS par les fils CT, les commandes Y1 à Y6 des groupes de portes PV1 à PV6 d'accès au bus S-BUS: les commandes sont données en sortie d'un décodeur DEC8 qui reçoit les sorties DT/R et DEN du circuit PB1 et le fil de poids faible du bus BADR, - le circuit PB2 fournit par décodage de l'ensemble de ses sorties par le décodeur DEC9 des informations d'adresse de validation inter- nes YR1 à YRn vers les circuits PIT, PIC2, PV?, PV8, RBP, RAM, MLI, GRG. L'utilisation du bus S-BUS est partagée entre le micropro- cesseur mPU et des coupleurs, comme on le verra plus loin, par exemple pour un accès direct à la mémoire. Les signaux de gestion du bus S-BUS sont les suivants: - Demandes DUB et autorisation AUB d'utilisation du bus: les liai- sons sont en point à point sur les coupleurs et sont gérées par un circuit de codage à priorité et décodage CPD de la carte CPU. Ce circuit reçoit sur ses entrées/sorties de priorité la plus grande (n07) les fils qui concernent le processeur: fils "BREQ" et "BPRU" du circuit GB. L'horloge HBUS du bus S-BUS est fournie par une horloge HB qui alimente aussi le circuit GB (fil "BCLK"). Le fil oc indiquant l'état d'occupation du bus est relié au circuit GB par le fil "BUSY". Dans cette application l'art connu a été utilisé puis adapté de manière à obtenir une grande rapidité et une simplicité de gestion dans les échanges intercalculateurs, en particulier en gérant les coupleurs comme des espaces mémoire et en traitant les informations de mise en relation et d'interruptions en mode point à point. Les coupleurs AMIC de liaisons MIC comportent des mémoires d'échange accessible pour le microprocesseur mPU. Les coupleurs ARIT des liaisons RITJ, RIT2 accédent aux mémoires du système en accès direct. Les distributeurs de liaisons point à point DR1, DR2 sont représentés schématiquement. 25035 1 3 - 18 - Dans cette application de l'invention on utilise des distribu- teurs modulaires (figure 11) décrits ci-après. Un module permet de raccorder 12 stations (UC, UCP ou marqueurs MQ). Chaque station est reliée à chaque réseau RIT par 5 paires de fils ayant les fonctions suivantes - DE: demande d'accès au réseau RIT, - AE: autorisation d'accès, - RD: données à transmettre (trajet entre la station et le réseau RIT1 RIT2) - DT données à transmettre (trajet RIT vers station destinataire), - HA: horloge de synchronisation. Le module comporte des interfaces d'entrées IE1 à IE3 formées d'un adaptateur A et d'un récepteur différentiel RD, des interfaces de sortie IS1 à IS3 à émetteurs différentiels ED, et des liaisons d'extension IEX permettant de relier plusieurs modules entre eux. Les interfaces d'entrées IE1, IE2, IE3 reçoivent respecti- vement les paires de liaisons DE1 à D212, RD1 à RD12, et une horloge à 4 MHz émise par la base de temps générale BT. Les interfaces de sortie IS1, IS2 desservent les liaisons AE1 à AE12 et DT1 à DT12. L'interface IS3 alimente quatre paires HA à HD qui desservent chacune trois stations en parallèle. Les liai- sons DE à DE12, AE1 à AR12, RD1 à RD 12, sont validées séquentiel- lement par un compteur explorateur EX qui adresse des multiplexeurs MX 12 et MX13 et un démultiplexeur DX1 (adresses A à A3). Les données DT et l'horloge H sont simultanément émises vers toutes les stations. Le signal a une fréquence de 1MHz obtenue par division de l'horloge de base par un compteur CRD. La base de temps émet également un signal de synchronisation de trame SY1 relié à l'entrée de remise à zéro du compteur CRD. Le signal SY1 du premier module est renvoyé par la sortie SY2 vers les liaisons IEx et vers l'entrée SY1 des autres modules. La prise de la liaison par une station est mémorisée par une bascule de validation BV qui délivre un signal "Lock" qui arrête _,9 _ l'explorateur par l'intermédiaire du compteur CRS et ouvre l'accès au démultiplexeur DX1 donnant l'autorisation d'admission AE. Les données sont régénérées par une bascule BR. Les données reçues par un module peuvent être émises vers un station raccordée à un module quelconque. Le multiplexeur MX13 a une sortie trois états, multiplée (point DE des liaisons IEX) avec celle des autres modules. La durée de prise de réseau RIT1 par une station est limitée à 10 ms par un compteur de surveillance CRS qui autorise la progres- sion de l'explorateur EX dans le cas de dépassement de durée. Une sortie Q2 du compteur CRD fournit l'horloge des circuits EX, CRS et BV, avec une opposition de phase pour ce dernier. L'horloge d'émission fournie par la sortie Q1 (1MHz) active en opposition de phase la bascule de régénération BR. Le fonctionnement d'un distributeur DR est le suivant f - Mise en marche: le premier module du distributeur reçoit un signal MM sur une bascule BM pilotée par la sortie Q2 du compteur CRD. La sortie Q de la bascule BM positionne une bascule d'autorisation BA qui libère l'explorateur EX. - Prise en compte d'une demande d'émission DEI: lorsque l'explo- rateur EX adresse l'entrée correspondante de l'interface IEJ, la bascule BV délivre le signal Lock qui a trois actions. Ouverture de la porte P d'accès au démultiplexeur DX et émission de l'autorisation AE1. Autorisation de progression du compteur de surveillance CRS. 25. Blocage de l'explorateur EX (fermeture de la porte P) - Fin d'émission: suppression du signal DEi avant 10 ms, qui entraîne la remise à zéro des signaux AEi et Lock et du compteur CRS, et le déblocage de l'explorateur EX, - Fin de temporisation avant une fin d'émission: la sortie du compteur CRS ouvre la porte P qui débloque l'explorateur EX. - Fin d'exploration: la sortie de fin de comptage C de l'explo- rateur EX est reliée à l'entrée D d'une bascule BZ qui commande la remise à zéro de la bascule BA. Celle-ci commande, par l'intermé- diaire des liaisons IEX l'entrée d'horloge H de la bascule BA du module suivant: 250 3 5 1 3 - 20 - - En fin d'exploration de tous les modules, le cycle recommence. Le coupleur de liaison ARIT aux réseaux RIT1 RIT2 est représenté schématiquement sur la figure 12. Un dispositif de dialogue interprocesseur va être décrit à titre d'exemple. Il occupé une carte de circuits imprimés, logée dans l'alvéole du processeur PV. Ce dispositif est relié d'une part au bus du processeur S-BUS pour un échange de messages par procédure d'accès direct à la mémoire et d'autre part à 2 réseaux de dialogue RIT1 et RIT2 pour un dialogue en procédure HDLC, du même type que celui qui a été décrit plus haut dans le cas des marqueurs. Le dispositif suivant l'invention permet un accès simultané aux deux liaisons RIT1 RIT2 et des opérations simultanées de trans- fert par les circuits DM, HDLO1. Pour cela le dispositif comporte quatre voies internes, et à chaque voie est associé un registre de stockage de type "premier entré, premier sorti" qui sera désigné dans la suite par FIFO d'une capacité de 64 octets. Ces registres sont dénommés FR0, FRI, FTO, FTI pour la voie de réception associée au réseau RIT1, la voie de réception associée au réseau RIT2, la voie d'émission associée au réseau RIT1, la voie d'émission associée au réseau RIT2. Ces voies accèdent aux circuits d'échanges avec le processeur par un bus interne BDC, et aux circcuits HDLC (HDLOQ HDL1) par un bus BDH. Ces transfert entre chaque registre FR0, FRI, FTO, FT1 et les bus BDC, BDH, RRH, RR0 RR1. La description qui suit comporte les étapes suivantes - Procédure générale en émission et réception. - Description des circuits du dispositif et des fonctions associées. - Logiciel de commande du dispositif par le processeur CPU. Procédure générale (exemple: échanges sur le réseau d'échan- ges RIT1) - Emission: le processeur CPU active les circuits DM et HDLQ et le signal DEO de demande de prise du RIT1. Après réponse (AEO) 2 503 5 1 3 - 21 - du réseau RIT1 le circuit DM commence le transfert depuis la mémoire du processeur vers le registre FTO de la voie VT par paquets de seize octets, jusqu'à remplissage du régistre. Le circuit HDLQ commence la transmission dès que le premier octet est disponible, jusqu'à ce que le circuit DM indique la fin de message et que le registre soit vide. Le circuit HDL0 termine le message. Le réseau RIT1 est libéré et une interruption est émise vers le processeur qui peut lire le registre d'état du circuit HDLo. Les différentes interruptions sont gérées sur la carte par un circuit programmable PIC3 par exemple le circuit 8259A fabriqué par la société INTEL. Ce circuit est piloté par le circuit 8259A du processeur en mode maître-esclave. Le dialogue a lieu soit par interruption INT et accusé de réception soit par exploration des circuits esclaves par le circuit maître. - Réception: le processeur CPU active le circuit DM et le récepteur du circuit HDLO. Après détection d'un "flag" l'octet qui suit est comparé à l'adresse du dispositif. S'il y a concordance seize octets sont chargés dans le registre de la voie VR0, et une demande de service est émise vers le circuit DM. Une nouvelle demande est émise à chaque paquet de seize octets, jusqu'à la fin du message de fin, lorsque le registre FR0 est vide. Le récepteur est désactivé et une interruption est émise vers le processeur pour lecture du registre d'état de circuit HDL0, et du registre du circuit DM indiquant la longueur du message et son adresse en mémoire. Le processeur CPU supervise l'accès en mode DMA pour le trans- fert des paquets de seize octets, le circuit DM gère seul le trans- fert de chaque paquet. et pendant ces transferts le bus S-BUS est piloté par lui. Le dispositif est considéré par le processeur CPU comme un espace mémoire et les seules commandes utilisées, mise à part la gestion de l'accès en mode d'accès direct, sont les commandes de lecture LEC et d'écriture et la réponse du dispositif adressé (si- gnal "prêt émis sur le fil PRT du bus S-BUS défini plus haut). Description des circuits du dispositif - Interface avec le bus S-BUS 250351 3 - 22 - Lignes d'adresse LA0 à LA19 - Les 8 lignes de poids faible (LAQ à LA7) sont reliées à un circuit d'accès bidirectionnel ou "driver "DRA. Pendant les transferts vers la mémoire du processeur CDU en mode d'accès direct, ces lignes sont alimentées par le circuit DM. - Lignes LA8 à LA,5: en mode d'accès direct, ces lignes sont ali- mentées par le circuit DM à travers un registre de sortie RG1. En entrée ces lignes sont reliées aux circuits destinataires. - Lignes LA16 à LA19 elles sont alimentées par deux registres RBO, RB1 associés chacun à l'un des réseaux RIT. Les registres sont chargés par le processeur par l'intermédiaire du bus de données, et indiquent la base de l'adresse, c'est-à-dire le bloc de 64 kilo octets de la mémoire dans lequel doit être stocké le message reçu. En émission, le circuit DM lit le message dans le bloc dont l'adresse de base est égale à 0. L'utilisation interne des lignes par le dispositif est décrite plus loin. - Lignes de données: seules 8 lignes LD0 LD7 sont utilisées. Elles sont reliées par des registres bidirectionnels RG2 et RG3 aux bus internes BDL et BDH. Le sens de transfert est contrôlé par le circuit DM. - Lignes de commande. Commandes de transfert CT et PRT En entrée les commandes de lecture/écriture sont relayées par un registre RG4 qui permet leur synchronisation par un signal SYN émis par un circuit de contrôle de bus BC. En sortie les signaux sont fournis par le circuit DM. Le signal "PRT" est également émis par le circuit BC à partir du signal SYN. Commande de contrôle du bus S-BUS Les 4 fils suivants permettent la prise et la libération du bus, le fil HBUS d'horloge de synchronisation du bus, le fil OC de bus occupé, le signal est activé et remis à zéro par le dispositif maître du bus processeur ou par le circuit DM, le fil DUB de demande d'utilisation du bus par le circuit DM, le fil AUB d'autorisation d'utilisation du bus donnée par le processeur PU. 25035 1 3 - 23 - Le circuit BC effectue un simple relayage de ces signaux et leur synchronisation avec l'horloge du bus. Circuit de contr8le du dispositif CCR Ce circuit décode les informations des lignes AD et CT pour la commande des circuits du dispositif. Le processeur CPU utilise pour cette commande 64 mots mémoire, dans un bloc de seize kilo octets identifié par câblage sur le connecteur de la carte du dispositif. Ces 64 mots sont adressés par les six éléments binaires de poids faible des lignes LA. Les quatre éléments binaires A à A3 définissent la commande et les éléments binaires A4-A5 le circuit adressé. Circuit DM d'accès direct à la mémoire On utilise ici le circuit programmable 8257 fabriqué par la société INTEL. Ce circuit peut contr8ler quatre voies différentes, et il est utilisé pour le transfert de paquets de 1 à 16 octets. A ce circuit DM sont associés un registre tampon RTC d'émis- sion vers les registres FTO, FTI des voies VT0 et VT1, des registres tampons de réception RR%, RR1 reliés aux registres FR0, FRI des voies VR et VR1, et un circuit de supervision SP de la durée de prise du bus S-BUS. Le circuit SP comporte des compteurs qui mesurent la durée de l'accès mémoire, contr8lée par la présence du signal nPRT", et le nombre de caractères transmis, qui ne doit pas dépasser 16 avant libération du bus. En, cas de dépassement, le circuit SP émet une demande d'interruption vers le circuit PIC3. Pour les transferts émission et réception les registres FR0, FR1, FTO, FT1 des quatre voies comportent chacun un circuit de contr8le CC formé d'un compteur qui délivre les informations (registre vide,seize carac- tères chargés, registre plein) nécessaires pour initialiser et stop- per les transferts. - Fonctionnement des transferts en mode d'accès direct. - Transfert vers le processeur CPU (écriture en mémoire) Il est initialisé par le circuit DM (demande de données, sortie D-REO du boitier 8257) Pour la voie VRO par exemple, le transfert entre le registre FR0 et le circuit DM débute lorsque le 2503 5 1 3 - 24 - circuit CC indique que le registre est plein. Le circuit DM pilote le transfert Jusqu'à réception du signal "registre vide" ou du signal "fin de message" activé lorsque le circuit HDLO à détecté le caractère indicatif de fin (FLAG) - Transfert depuis le processeur CPU Initialisation par le circuit DM et transfert jusqu'à remplis- sage du registre (FTO0) ou Jusqu'au signal de transfert donné cette fois par le circut DM. -Les interruptions gérées par le circuit PIC3 sont respectivement: 10. pour les voies associées au réseau RIT1 et RIT2: fin de transfert de paquet (IT0)(IT3) fin de réception de message (IT1)(IT4) fin d'émission de message (IT2)(IT5) pour le circuit SP: dépassement de durée d'utilisation du bus (IT6). Circuits d'émission-réception HDL, - HDLl(figure 12) Ces circuits sont reliées à leur réseau RIT1 RIT2 par une interface INTo, INT1 de conversion électrique et de relayage des signaux de demande et d'autorisation d'émission AE, DE. les commandes de pilotage dees circuits HDLO sont fournies par un circuit de contr8le CHD, relié aux circuits CCR, RG4, CC, HDL, INT. Le circuit CHD comporte, pour chaque circuit HDLO un multiplexeur d'aiguillage des commandes des registres internes (RSo, RS1, R/W) qui a une fonction analogue à celle du multiplexeur MX11 de la figure 7 et qui n'est pas représenté. Le circuit CHD peut être réalisé sous forme d'une logique câblée ou sous forme d'une mémoire de type PROM avec des fonctions comparables à celles de l'automate AU décrit à la figure 7. Le circuit CHD est également relié à deux circuits de recon- naissance d'adresse de station CA0 CA1. Les circuits CA0 et CA1 sont chargés sur le bus BDL par un ordre du processeur et reçoivent l'adresse contenue dans le message sur la voie réception en sortie du tampon RRH. Le fonctionnement des échanges entre circuits HDLO HDL1 et registres est le suivant: - Emission sur le réseau RIT1 25035 1 3 - 25 - Après la prise du RIT0 et le positionnement en émission des circuits DM et HDLO par le processeur le transfert d'un caractère entre FTo et HDLO par l'intermédiaire du tampon FT0 est déclenché pour les conditions suivantes: - le circuit CC du registre FT0 indique qu'un caractère est dispo- nible en sortie du registre. - le circuit HDLQ est prêt à émettre (sortie TDSR active) Les caractères sont transmis sous le contrôle du circuit CHD jusqu'à la fin du message indiquée par les signaux " fin de message" (donné par DM) et "registre vide" donné par le circuit CC. -Réception sur le réseau RTI1 Après positionnement des circuits HDL0 et DM le transfert du premier caractère est déclenché par les conditions - HDL0 prêt à recevoir (sortie RDSR active) - Le tampon RRH est disponible ( la voie de réception VR n'est pas active). Le premier caractère est comparé à l'adresse chargée par le processeur CPU dans le circuit CA, pour reconnaissance de la station destinataire avant transfert des caractères suivants: Si la comparaison n'est pas validée, une seconde comparaison est faite avec un caractère fixe, le même pour toutes les stations (par exemple FF en hexadécimal). Cette procédure permet à un processeur de diffuser un message vers toutes les stations rac- cordées au réseau RIT. D'autre part la présence de deux circuits de comparaison CA - CA1 permet d'avoir une adresse de station différente pour les adresses RITW1 RTI2. La procédure de fin de message est déclenchée lorsque le cir- cuit HDL0 détecte le "flag" de fin. Logiciel de commande Comme on l'a indiqué plus haut, les circuits du dispositif sont pilotés par le processeur CPU à l'aide des informations sui- vantes: Adresses de 0 à 64 données par LA à LA 3 5 35.Signaux de lecture/écriture (fils CT) 25035 1 3 - 26 - Données LD, à LD7 Les principales commandes utilisées sont indiquées à titre d'exemple: - pour les circuits PIC3: utilisation normale des commandes CT reliées aux entrées R/W du circuit 8259A pour la lecture ou l'écri- ture des registres internes du circuit. - pour les registres RBO, RB1 (base) Chargement des informations LDO à LD3 par commande d'écriture. Adresses de station (circuits CA., CA1) 10. Chargement des informations LD0 à LD, par une commande d'écriture. - pour le circuit d'accès DM Ecriture et lecture de l'adresse mémoire pour l'accès en mode DMA (2 octets consécutifs sont lus ou écrits sur les fils LD0 à LD7). Ecriture ou lecture de l'index qui permet le comptage des octets transmis (index à deux octets consécutifs). Ces commandes sont réalisées séparément pour chacune des quatre voies traitées par le circuit DM. Le processeur commande également les registres communs aux quatre voies: 20. Lecture du registre d'état Ecriture du registre de commande, du masque etc... * - pour le circuits HDLQ - HDL1 Ecriture séparée des registres de contrôle, Lecture séparée des deux registres d'état. Le circuit d'interface AMIC entre processeur CPU et liaisons MIC commutées par le réseau de connexion est représenté schémati- quement sur la figure 13. Le circuit permet de relier au bus du processeur CPU les quatre liaisons MIC qui desservent un groupe d'unités de terminaux. Le circuit décrit ici est réalisé pour la desserte de 32 unités de terminaux au maximum, avec utilisation de deux sortes de procé- dures: - Exploration cyclique: le circuit interroge cycliquement toutes les unités UT. Chaque unité répond soit par un simple acquittement si elle n'a rien à signaler, ou par un message d'évènement indiquant un 250351 3 - 27 - changement d'état, une réponse à un ordre du processeur, ou une faute. En sens inverse le processeur CPU peut envoyer un message à une ou plusieurs unités destinatrices. - Procédure point à point permettant une utilisation indépendante des voies émission et réception. Cette procédure est utilisée soit pour la maintenance (simulation d'un groupe GUT) soit pour établir une liaison de commande de type sémaphore, par exemple suivant le système n0 7 défini par le CCITT. Le circuit réalisé pour cette application comporte les éléments suivants: - Un automate microprogrammé AMP pilote l'ensemble du circuit et réalise l'exploration cyclique. - Une mémoire de réception MR et une mémoire d'émission ME dont les compteurs seront détaillés plus loin. Les mémoires permettent de stocker, pour chaque voie d'émission et de réception, les paramètres et le mode d'exploitation de la voie et une file de messages par voie active. Les mémoires sont accessibles en écriture et en lecture par le processeur et par l'automate. - Des circuits associés aux mémoires un multiplexeur commun d'adressage MXA un multiplexeur d'accès MXE ou MXR pour chaque mémoire ME et MR un registre de sortie RSR, RSE pour chaque mémoire. - Un émetteur et un récepteur reliés aux quatre liaisons MIC et pilotés par l'automate réalisent les échanges de messages en procé- dure HDLC. Les structures de l'émetteur et du récepteur sont ana- logues à celles des circuits programmables déjà cités (INTEL 8273 ou MOTOROLA 6854) mais ils sont réalisés ici en circuits discrets pour faciliter l'adaptation aux conditions d'utilisation spécifiques de l'application. - Un circuit, d'interface INT de liaison au bus du processeur (S-BUS) analogue à celui qui a été décrit dans le cas du circuit ARIT. - Un circuit de gestion des interruptions PIC4 par exemple un circuit programmable de type 8259 (INTEL), relié en mode esclave au circuit d'interruption du processeur. 25035 1 3 - 28 _ Pour obtenir la rapidité d'échange souhaitée pour le système, l'automate est réalisé en logique câblée (mémoire morte adressée séquentiellement pour l'exploration cyclique et la distribution des signaux de pilotage des différentes parties du circuit AMIC, et additionneurs pour le calcul des adresses mémoire à partir des adresses de base et de pointeurs décrits plus loin), et on a choisi les conditions suivantes d'émission et de réception: - Le récepteur est affecté à une seule liaison à la fois. Les messages reçus sur les trois autres liaisons MIC sont ignorés. - L'émission est réalisée sur une ou plusieurs liaisons. Les lia- isons actives sont désignées par un masque de éléments binaires programmé en mémoire. Les liaisons non actives ont une sortie haute impédance, ce qui permet de coupler sur les mêmes liaisons les cir- cuits AMIC des unités de commande UC d'un même groupe GUC. Le circuit AMIC peut traiter huit canaux d'échange sur des voies temporelles distinctes. Pour le mode d'exploration cyclique, les conditions supplé- mentaires suivantes ont été choisies: - Pas d'émission et de réception simultanées sur un canal. - Les canaux émission et réception sont affectés à la même voie temporelle. - La liaison MIC de réception est la même pour toutes les unités de terminaux d'un groupe GUT. - Le circuit AMIC n'analyse pas les messages d'ordres. Toute séquence d'émission doit se terminer par la réception d'un accusé de réception. Structure des mémoires d'échange Le circuit AMIC est commandé comme un espace mémoire du processeur, c'est-à-dire que les seules informations utilisées sont l'adresse, les commandes de lecture et d'écriture, et la réponse "PRT". Le circuit AMIC utilise un espace mémoire de seize kilo octets. Les premiers octets sont affectés à l'identification du cir- cuit et au trtaitement des interruptions. Les mémoires ME et MR comportent chacune deux kilo octets. Mémoire d'émission. Le contenu est le suivant (tableau 1) 2503 5 1 3 - 29 - - 32 mots de 2 octets MCO à MC31) (1 par canal actif ou inactif) permettent de stocker le numéro de canal, l'état du canal, le masque définissant les liaisons actives en émission. Les 5 états suivants sont utilisés: 5. 1 - Canal actif 2 - Repos: à la fin d'un cycle d'exploration, le circuit AMIC demande un interruption du processeur, et place le canal à l'état repos pour l'inhiber jusqu'au cycle suivant. 3 - Inhibition de l'accès à la file de réception et inhibition d'accusé de réception pour les messages d'évènements venant des unités UT. Ceci permet de ne pas perdre de messages d'évènements en cas de saturation de la file, et de laisser le passage aux réponses aux ordres prioritaires. 4 - Arrêt d'exploration en fin de cycle déterminée par la lecture de l'adresse du dernier UT exploré. - Transmission d'un message de commande. Cet état peut être validé à partir d'un état 2 ou 4. - pour chacun des N canaux actifs (N 8) la mémoire ME comporte un bloc de contrôle du canal, une table d'adresse des unités de termi- naux gérées par le canal, et une file de message à transmettre (au maximum 8). - 30 - Tableau 2 Chaque bloc BC comporte 32 octets qui ont l'utilisation sui- vante: 30. octet O octet 1 octets 2 et 3: : réservé à la communication avec le canal réception correspondant : mode d'utilisation du canal (exploration cycli- que ou point à point). : pointeurs de début et de fin de la fils de messages. Ces pointeurs sont égaux lorsque la file est vide. MC0 MC31 BC BCN ATU1 MCO0 MC31 BC BCN ATU1 ATUN FMT1 FMTN Tableau 1 - 31 - octets 6 et 7: comptage du nombre de fois qu'un message doit être émis avant abandon (nombre total et compteur courant incrémenté à chaque méission du message en cours de traitement). 5. octets 8 et 9: adresse de début et pointeur de la table d'adresse des unités de terminaux UT. octets 10 et 11: définissent les caractères de contrôle des messages d'exploration et de demande d'accusé de réception. 10. octets 12 à 31: pointeurs associés à chaque message (8 au maximum) plus 2 pointeurs utilisés en interne par l'automate pour la transmission d'ordres aux unités UT gérées pour le canal. Mémoire de réception La structure est voisine de celle de la mémoire d'émission (tableau 2). Les différences sont les suivantes Il n'y a pas de table d'adresse des unités UT Utilisation des octets 6 à 11 des blocs BC octets 6-7: durée limite et compteur de mesure, de l'attente de la réponse à un message vers une unité UT - octet 8: inutilisé - octet 9: caractère de contrôle de l'accusé de réception mettant fin à une séquence d'émission octets 10-11: indication du niveau d'interruption. Les files de réception contiennent uniquement les messages d'évènements en réponse à l'exploration cyclique, les réponses aux ordres du processeur et les messages d'erreur. D'une manière générale les données d'exploitation sont écrites par le processeur uniquement à chaque initialisation du circuit AMIC. Les compteurs et pointeurs sont incrémentés ou calculés par l'automate. Les principales actions du processeur CPU relatives au circuit AMIC sont les suivantes: - Initialisation. Modification des tables d'exploration (addition ou suppression d'unités de terminaux) modification des canaux actifs et des paramètres d'exploitation 2503 5 1 3 - 32 - - Exploration des pointeurs de files de messages de réception - Lecture des messages correspondants - Ecriture de messages en files d'émission Interruptions initialisation du circuit PIC4 5. traitement des interruptions et lecture des messages de fautes - Procédure point à point Lecture et écriture des paramètres d'exploitation -Lecture et écriture des files de messages. Fonctionnement général de l'autocommutateur Le fonctionnement décrit ciaprès est basé d'une part sur la structure exposée plus haut en détail, et d'autre part sur la nom- breuse littérature dont dispose l'homme de l'art dans les domaines suivants: - Equipements téléphoniques et leur exploitation - Centraux téléphoniques à réseau de connexion temporel - Commande par calculateur Etablissement des communications: logiciels de traitement des appels 20. Gestion: logiciels d'exploitation et de maintenance. A partir de ces éléments la description qui suit portera sur l'organisation du logiciel basée sur l'architecture matérielle, sur le déroulement d'une communication téléphonique depuis le décrochage jusqu'à la phase de libération, et enfin sur l'utilisation des moyens redondants. Organisation du logiciel Le logiciel est réparti de par la nature du système. Il est organisé en machines logiques, qui sont des sous-ensembles du logi- ciel vus comme des unités de commande indépendantes, ne communiquant avec l'environnement que par échanges de messages. Les machines lo- giques correspondent à des fonctions logiquement indépendantes: traitement d'appels téléphoniques, gestion de fichiers, interpré- tation de commandes opérateur, gestion de l'heure,... Le réseau des unités de commande est de ce fait remplacé - du point de vue de l'utilisateur - par un réseau de machines logiques. Cette généralisation de l'architecture du matériel est motivée par deux considérations: 2 50 3 5 1 3 - 33 - - la communication par messages existe nécessairement entre unités de commande puisque ceux-ci ne disposent pas de mémoire commune, - on a distingué machine logique et machine physique, car pour des raisons économiques, on est amené à regrouper sur une unité de commande plusieurs fonctions indépendantes pour utiliser au maximum le volume mémoire et la puissance de calcul. Les fonctions sont regroupées à la génération du système. Certaines machines logiques peuvent être répétées dans plu- sieurs processeurs. Par exemple, il existe 1 à 32 machines logiques de traitement d'appels téléphoniques gérant chacune un certain nombre d'abonnés et de circuits vers d'autres centraux. On peut ainsi accroître la capacité de l'autocommutateur par adjonction d'unités de commande supplémentaires. L'adressage des machines logiques est fait par nom plutôt que par adresse physique. L'envoi d'un message à une machine logique s'effectue de la même manière, que le destinataire soit dans la même unité de commande ou dans une autre. De cette manière, les reconfigu- rations sont transparentes à la plupart des programmes. Les machines logiques ont les caractéristiques suivantes - ce sont des unités d'édition de lien et de chargement; - ce sont des ensembles de tâches (processus asynchrones), - les messages sont adressés à des tâches dans des machines logiques, - à chaque tâche sont associées deux files d'attente de messages une file de requête et une file de réponses aux requêtes, - les tâches d'une même machine logique peuvent, elles aussi, commu- niquer entre elles par échange de messages. Le système d'exploitation est réalisé par un noyau résident qui est répété sur chaque unité de commande. On y trouve: - une séquence d'initialisation en mémoire morte (MLI, figure 10), capable de charger le reste du noyau résident, à l'initialisation. - le système de gestion des tâches et des échanges SGTE non repré- senté qui constitue le coeur du système d'exploitation. Il est lui-même constitué de deux sous-ensembles: - un ensemble de services assurant la gestion des échanges, la gestion de la mémoire, la gestion des tâches. Cet ensemble comprend des primitives appelées par les machines logiques envoi de messages, 25035 1 3 - 34 - attente de requêtes, de réponses, connexion d'une procédure à une interruption (une telle procédure communique par messages avec les autres tâches de la machine logique à laquelle elle appartient), 5. lecture d'informations diverses: n0 de tâche courante, heure,... - une machine logique dite de supervision MLS (non représentée) incluse systématiquement dans chaque processeur au démarrage. C'est elle qui rend les services liés à la gestion du processeur, en particulier 10. charger une machine logique dans l'unité de commande et l'activer, indiquer o se trouvent les machines logiques implantées dans les autres processeurs, supprimer une machine logique, redémarrer l'unité de commande, 15. mettre à jour son horloge. Par ailleurs, la machine MLS assure des fonctions de test et de défense de l'unité de commande, de gestion de données et d'aide à la mise au point. Déroulement d'une communication L'exemple choisi concerne une communication locale dans les conditions particulières suivantes L'abonné demandé est libre - le demandeur raccroche le premier - les terminaux du demandeur et du demandé sont gérés par des unités de commandes distinctes (UC1, UC2). Les tableaux 3 à 8 décrivent les phases de la communication (messages échangés): Tableaux 3: Présélection, numérotation, traduction, abonné à cadran, Tableau 4: Présélection, numérotation, traduction, abonné à clavier (code multifréquences). Tableau 5: Sélection locale, Tableau 6: Fin de sélection, Tableau 7: Connexion avec contrôle du chemin établi. Tableau 8: Libération. 25035 1 3 - 35 - UT1 UC1 MQ1 (2) DEC-NT (3) CNX (P, (4) CNX (P. 1 UTTON V1, VIA) IAD (NT, P, V1)(5) El (8) CH1 CH2 > CHn Légende: (10) CH1 CH2 CHn T: terminal d'abonné (T1 = abonné demandeur) (T2 = abonné demandé) UC: Unité de commande MQ: Marqueur UT = Unité de terminaux (UTTON: Unité de termi- naux émetteur de tonalités). ( 1) Le processeur de UT1 explore cycliquement ses terminaux et détecte un décrochage Tableau 3 T1 (1) (7) IA - 36 - ( 2) UTlavertit UC1 et lui indique le numéro du terminal NT C 3) UC1 recherche une voie V1 entre le terminal T et le réseau de connexion, et une voie V1A d'accès à UTTON, ( 4) UC1 avertit le marqueur correspondant en lui indiquant les voies à relier ( 5) UC1 prévient UT, que la connexion du terminal T à UTTON est en cours ( 6) UT, connecte localement T à la voie V1 du plan P ( 7) T1 reçoit l'invitation à numéroter IA de UTTON ( 8) t1 envoie le premier chiffre à UT1 ( 9) Dès réception de la première impulsion, UT1 coupe la connexion de T1 à la voie Vi pour supprimer la tonalité (10) UT1 reçoit, identifie et transmet chaque chiffre à UC1 (11) Après réception de 2 chiffres, UC1 effectue une première tra- duction pour pré-analyse d'acheminement (12) Traduction complète après réception du nombre de chiffres attendu, déterminé par la pré-analyse Acette phase, suivant le type de central et la nature de l'appel, UC1 peut appeler un service de traduction centralisé implanté sur une autre unité UC. - 37 - UC1 DEC (NT) (2) _ l3 MQ1 UTAUX MQAUX (1) CNX (P, V1, AUX) (4) CNX (P, V1, AUX) IAD (7) IA (8) CH1 (10) CH1 CH2 CH2 CHn (9) CHn (1) (13) LIB (14) DCNX Tableau 4 T1 UT1 -4- DCNX (15) ( 15) - 38 - Légende: UTAUX Unité de terminaux Récepteurs de numérotation en code binaire MQAUX Marqueur du commutateur qui relie UT1 et UTAUX pour la numérotation, suivant le schéma ci-dessous (CX - commu- tateur) (1)-(2) (3) (4) (5) (6)-(7) (8) (9) (10)-(11)-(12) (13) (14) (15) identiques au cas précédent UC1 recherche une voie V1 vers UT1 et une voie Vaux vers un récepteur de numérotation disponible Ordres aux marqueurs MQ1 et MQAUX d'établir les connexions dans les 2 sens entre UT1 et UTAUX UC1 avertit UT1 qu'un récepteur est connecté identiques en cas précédent (la tonalité est émise par UT (AUX) envoie le 1er chiffre à UTAUX UTAUX coupe la tonalité d'invitation à numéroter IA identiques au cas précédent UC1 envoie un ordre de libération à UTAUX UC1 ordonne à MQAUX de déconnecter la voie vers UTAUX UC1 ordonne à UT1 la déconnexion locale du terminal - 39 - Tableau 5 (1) appel (Vl, p, NT2) UC2 -> w( (3) ETAT (Abonné-Voie [E (5) Plan (P', V1') (7) prise NT2 Sonnerie (8) Fin de sélection Légende: T2, UT2, UC2 Terminal du demandé et unité de terminaux et de commande qui le gèrent (1) Appel d'UC2 par UC1 indiquant le plan RXA utilisé, la voie V1 qui relie le demandeur, le numéro du terminal (NT2) demandé (2) UC2 recherche l'état du demandé (libre, occupé, transféré...) s'il est libre, recherche d'une voie V2 vers T2 dans le plan RXA (3) On suppose que T2 est libre mais qu'il n'y a pas de voie dans le plan RXA (par exemple parce que le MIC correspondant est hors service) UC2 répond à UC1 (4) UC1 cherche une voie V1 dans un autre plan RXB (5) UC1 avertit UC2 (n de plan et de voie à utiliser) (6) Recherche de voie par UC2 (V'2) (7) Ordre de UC2, de prise de T2, et sonnerie de T2 (8) Réponse à (5): fin de sélection UC1 T2 - 40 - Tableau 6 UT1 MQ1 UC1 UC2 in de sélection (3) CNX (P', V'1, VRA) () CL ('4) CNXL DEC - "... DEC r- (5) DEC (1)-(2) -1: En fin de sélection UC1 procédé A la sauvegarde des informations concernant la communication (message vers une machine de sauve- garde) (3) (4) (5) - 2: A la recherche d'une voie VRA de connexion d'une unité de tonalité (UTTON) à l'unité UT1 pour émis- sion du signal de retour d'appel vers le demandeur Ordre de àMQ1 de connecter les voies V1 et VRA Ordre de UC1 à UT1 pour connecter localement C1 à la voie V1 Décrochage de T2, signalé par UT2 à UC2 puis à UC1 et arrêt de la sonnerie du demandé. UT2 T2 - 41 - MQ1 UC1 UC2 MQ2 (1) BC (P', V'2) (2) CNX (4) CNX et test (5) Test OK. (6) DBC DBC DBC (7) Légende (1) Ordre de UC2 à-UT2 de bouelage (BC) du CODEC de T2 (2) ordre de à MQ1 de connecter V'2 (3) Ordre de UC1 à UT de bouelage du CODEC de T (4) Ordre de MQ1 de connexion avec test (5) Compte rendu du test à UC1 (6) Ordre de déboucler les CODEC (7) Etablissement de la taxation et début de la conversation Tableau 7 UT1 (3) BCC (Pt, V'l) - 42 - Tableau 8 T1 UT1 MQ1 UC1 UC2 MQ2 UT2 T2 (1) RAC RAC (3) LIB LIB (4) (6) (5) DCNK (7) CNX (VOCC) li *(9) RAC RAC (10) DCNK (11) DCNK Légende (1) Raccrochage du demandeur (détecté par exploration par UT1 puis UC1) (2) UC1 émet la taxe et avertit la machine qui gère la sauvegarde (3) UC1 demande à UC2 de libérer la partie de chaine qui la concerne (4) Ordre de libération à UT1 (déconnexion locale de T1) (5) Ordre de à MQ1 de couper la connexion (P', V'1, V'2) (6) UC2 recherche une voie VOCC pour connecter le terminal T2 à une unité UTTON qui émet le signal d'occupation (7) Ordre à MQ2 de connecter V'2 à VOCC 250 3 5 1 3 - 43 - t8)_(9) T2 reçoit la tonalité d'occupation et raccroche (10) Ordre à UT2 de libérer T2 (déconnexion locale) (11) Ordre à MQ, de déconnecter la liaison V'2 - VOCC Redondance du système et réactions aux pannes La répartition du logiciel en machines logiques et en tâches qui peuvent communiquer entre elles par messages, le destinataire étant reconnu par un code d'identification (numéro de machine logique, numéro de tâche) indépendant de l'implantation physique, permet de configurer le système au départ, et de le reconfigurer après une modification ou en cas de panne d'une unité de commande. Pour cela l'implantation des machines logiques est pilotée par une machine logique de supervision MLR. Pour connaître l'état du système et commander les reconfigurations, la machine MLR interroge périodiquement tous les processeurs. Dans chaque processeur est implantée une tâche de maintenance qui effectue des tests internes et indique à la machine MLR l'état du processeur. Les moyens et les opérations mis en action lors d'une reconfi- guration et à l'initialisation du système sont les suivantes: - Tous les processeurs disposent d'un logiciel d'initialisation en mémoire morte (voir la description des circuits CPU). - Les machines logiques et tâches d'un processeur, ainsi que la gestion des échanges de messages sont supervisés par un logiciel moniteur appelé système de gestion des tâches et des échanges SGTE. - l'ensemble du logiciel est stocké sur un disque dupliqué pour des raisons de sécurité. Les 2 disques sont gérés par des processeurs distincts. - Initialisation - les séquences d'initialisation des deux processeurs avec disque décident, par échange de message temporisé, lequel doit démarrer en devenant le processeur maître, - la séquence d'initialisation de ce dernier charge le système de gestion des tâches et des échanges S&TE une machine logique assurant la gestion des fichiers, et la machine logique de gestion du réseau de commande. - la machine MLR interroge les séquences d'initialisation des autres 2503 5 1 3 _44 - processeurs pour déterminer ceux qui sont présents, constitue une carte du réseau et alloue les machines logiques aux processeurs. Pour des conditions données (cahier des charges précisant la fiabilité, la disponibilité, la fréquence des interventions...), la structure décrite permet d'optimiser de deux façons le nombre de processeurs utilisés: - La banalisation des processeurs permet une redondance réduite (par exemple pour n processeurs UC de traitement d'appel, le nombre total d'UC sera de n + m, avec m n). - Les tâches sont classées par ordre de priorité: une reconfi- guration en cas de panne permet de supprimer momentanément des tâches non urgentes. Les tâches peuvent être implantées de préférence dans les processeurs redondants, ce qui réduit encore le matériel nécessaire. Les caractéristiques de la structure selon l'invention qui réalisent une grande sécurité de fonctionnement sont donc les suivantes: - réseau de connexion à quatre plans indépendants, avec une liaison MIC de chaque plan à chaque groupe (GUT, GUC); on peut considérer que les moyens nécessaires à l'écoulement du trafic avec un blocage réél ou négligeable correspondent à l'équipement de deux plans. L'équipement de quatre plans est donc une duplication des moyens, mais la sécurité obtenue est beaucoup plus grande du fait de l'indé- pendance des plans, et elle permet des pannes multiples sans néces- sité d'intervention. - Le réseau d'échanges de messages est doublé, les deux distribu- teurs opérant en partage de charge, et chacun étant capable d'écouler la totalité du trafic en cas de panne. Les liaisons du type point à point évitent qu'une unité de commande en panne perturbe le réseau. D'autre part en cas de panne d'un module, seules les unités raccordées à ce module n'ont plus accès qu'à une liaison RIT. Les autres disposent encore des deux liaisons. 250 3 5 1 3 - 45 - REVENDICATIONS 1/ Autocommutateur temporel comportant un réseau de connexion à commande par des processeurs répartis dans des unités de commande, dans des unités de terminaux, reliées au réseau de connexion par des voies multiplex de type MIC, et dans des marqueurs de commande du réseau de connexion, les unités de terminaux et les marqueurs étant pilotés par les unités de commande, caractérisé par le fait qu'il comporte deux systèmes de liaisons entre processeurs organisés de la façon suivante: - les unités de commande (UC1) sont reliées par un réseau d'échange d'informations commun (RIT1) dont l'accès est géré par un distri- buteur (DR1) et relié en point à point aux unités de commande (UC1) et aux marqueurs (MQ1) - les organes reliés audit réseau d'échange d'informations commun (RIT1) sont munis d'un coupleur de gestion d'échange de messages (ARIT) selon une procédure de type par canal sémaphore - les unités de commande comportent un coupleur de liaison à des voies multiplex de type MIC (AMIC) reliées au réseau de connexion (RXA à RXD) et permettant également un échange de message en procé- dure sémaphore - un logiciel de commande est stocké dans au moins un périphérique (PF1) et il est chargé dans les unités de commande par échange de messages sur le réseau d'échange d'informations commun (RIT1) à l'aide d'un logiciel d'initialisation en mémoire morte dans chaque processeur (MLI). 2/ Autocommutateur selon la revendication 1, caractérisé par le fait que les unités de commande (UC1) sont banalisées à l'exception de certaines unités de commande (UCP1) qui gèrent des coupleurs de périphériques informatiques (PF1). 3/ Autocommutateur selon la revendication 1 ou 2, dans lequel les unités de commande et les unités de terminaux sont organisées en groupes et dans lequel le réseau de connexion est organisé en plans formés de plusieurs commutateurs (CX1), caractérisé par le fait que les plans sont totalement indépendants, chaque commutateur (CX) com- - 46 - portant un marqueur (MQ1) raccordé au réseau d'échange d'inform- ations (RIT1). 4/ Autocommutateur selon la revendication 3, caractérisé par le fait que chaque groupe d'unités de terminaux (GUT1) est relié par au moins une liaison MIC à chacun des plans (RXA à RXD) du réseau de connexion. / Autocommutateur selon la revendication 3 ou 4, caractérisé par le fait que chaque groupe d'unités de commande (GUC1) est relié par au moins une liaison MIC 0 chacun des plans (RXA à RXD) du réseau de connexion. 6/ Autocommutateur suivant l'une des revendications 1 à 5, dans lequel _les unités de commande (UC1) comportent un bus système (S-BUS) reliant une carte processeur (CPU) aux coupleurs et à des cartes mémoires (CM1 à CM4), et dans lequel la carte processeur comporte un microprocesseur dont le bus processeur (BP) donne accès aux bus système (S-VBUS) et à un bus résidente (BRES) desservant les ressources internes à la carte (CPU), caractérisé par le fait que le bus processeur (BP) est relié à un registre (RBP) dont la sortie fournit le bus d'adresses internes (BADR) et les lignes d'adresses du bus système (S-BUS), et à ce que les commandes de sélection et de synchronisation des circuits de la carte sont fournies par des déco- deurs (DECB, DEC9) dont les entrées sont reliées d'une part au bus d'adresse et d'autre part à des circuits de contr8le (PB1, PB2) pilotés par les sorties de commande (S o-S2) du processeur. 7/ Autocommutateur suivant la revendication 6, dans lequel les unités de commande banalisées (UC1) comportent un coupleur (ARIT) de liaison au réseau d'échanges (RIT) et au coupleur (AMIC) de liaison aux voies MIC (MXnA à MXnD) reliés au réseau de connexion, carac- n n térisé par le fait que: - les coupleurs sont pilotés par le processeur en mode "espace mémoire", - le premier coupleur (ARIT) peut prendre le contr8le du bus système (S-BUS). - la gestion de la prise du bus système (S-BUS) est effectuée par ces codeurs à priorité et par des liaisons point à point (AUB, DUB) vers 2503 5 1 3 - 47 - les coupleurs. 8/ Autocommutateur suivant la revendicatio 7, caractérisé par le fait que ledit deuxième coupleur (AMIC) comporte: - une interface de liaison au bus système (S-BUS) - des mémoires (ME, HR) dans lesquelles sont enregistrées les données concernant la gestion des voies MIC, et des files de message en émission et en réception. - des circuits d'émission et de réception (EM, RM) reliés aux voies MIC pour les échanges de message en procédure par canal sémaphore - un automate (AMP) de pilotage du coupleur - des multiplexeurs (MXA, MXE, MXR) permettent l'accès aux mémoires par l'automate et par le processeur. 9/ Autocommutateur suivant la revendication 8 dans lequel le choix des voies HIC actives en réception et en émission et les conditions d'exploitation sont chargées dans les mémoires en phase d'initiali- sation par le processeur, caractérisé par le fait que l'automate (AU) comporte une mémoire morte adressée par un compteur pilotant en temps partagé les transferts d'informations entre les voies MIC actives, les mémoires et l'automate. / Autocommutateur suivant la revendication 3 dans lequel les commu- tateurs temporels (CX1) sont pilotés par des mémoires de commande (MC) et dans lequel chaque marqueur (MQ 1)est commandé par un proces- seur (MPC) caractérisé en ce que le marqueur est muni d'un coupleur de liaison au réseau d'échange d'informations commun (RIT1) comportant: - un automate de commande du coupleur - un circuit d'émission/réception (HDLC1) sur le réseau d'échange d'informations commun (RIT1), pouvant être piloté par le processeur et par l'automate - une interface de liaison avec le bus du processeur (IN, RA1, RC, CB4, CB5, RDE, RDS). Des mémoires d'émission et de réception (MEM, MRE) adressables par compteurs (CB4, CB5) et par le processeur - Une interface de commande (BD, DEC4, DEC5) des mémoires (MC) des commutateurs. 250 3 5 1 3 - 48 - 11/Autocommutateur suivant la revendication 1> caractérisé par le fait que ledit réseau d''échange d'informations est doublé (RIT1, RIT2), chacun des réseaux étant piloté par un distributeur (DR1,DR2) les réseaux étant utilisés en partage de charge, et en cas de panne un seul réseau étant capable d'assurer la totalité de la charge. 12/ Autocommutateur suivant la revendication 1 dans lequel le logiciel de commande est réparti en machines logiques indépendantes auxquelles sont attribuées des priorités différentes, caractérisé par le fait que le nombre total (p + q) d'unités de commande banali- sées n'est que très peu supérieur au nombre p d'unités de commande (Uc1) strictement nécessaire pour recevoir l'ensemble du logiciel (q p), l'ensemble des machines logiques étant géré par un proces- seur comportant un programme de supervision et une table d'implanta- tion des machines logiques dans les unités banalisées, permettant en cas de panne d'unités banalisées de reconfigurer les machines logi- ques, et dans le cas ou l'ensemble des machines encore en fonction- nement est saturé, de reconfigurer en supprimant les machines logiques non prioritaires. 13/ Autocommutateur suivant l'une des revendications 4 et 5, carac- térisé par le fait que les liaisons de commande entre unités de commande (UC1) et unités de terminaux (UTP) sont maintenues en cas de panne: - par changement de liaison MIC - par modification des liaisons semipermanentes en cas de panne d'un commutateur.