Brevet FR2510050A1 — publié le 19830128

2.510050 Dispositif de commande électronique d'une boite de vitesses manuelle ou automatique - L'invention concerne un dispositif de commande électronique d'une boîte de vitesses manuelle ou automatique comportant plusieurs rapports de marche avant et au moins un rapport de marche arrière. Un dispositif selon l'invention s'applique à la commande d'une boîte de vitesses du genre dans lequel les différents états de la boîte sont obtenus par la commande d'un nombre p d'électrovannes, p étant supérieur au nombre N de rapports, autorisant le passage d'un fluide sous pression qui détermine le serrage d'organes de freinage ou de couplage en rotation d'éléments de la boite et en particulier de trains d'engrenages épicycloidaux. Dans ce genre de botte de vitesses chaque état est obtenu par l'activation d'une ou plusieurs des électrovannes, les autres étant désactivées. Le passage d'un premier état à un deuxième état s'effectuera donc en désactivant les électrovannes participant au premier état mais non au deuxième et en activant celles qui participent au deuxième état mais non au premier Si l'ensemble des électrovannes qui doivent être activées pour obtenir un troisième état est uniquement composé d'électrovannes dont certaines sont activées dans le premier état et les autres dans le deuxième état, il est généralement nécessaire de temporiser le serrage - des organes de couplage participant à la fois au deuxième et au troisième état, ceci pour éviter un passage transitoire non désiré dans le troisième état On y parvient, soit par une temporisation hydraulique du passage, soit par des moyens électroniques temporisant la commande des électro- vannes concernées. Un dispositif conforme à l'invention concerne l'élaboration, à partir de signaux logiques de commande d'un changement de rapport 10050 générés soit par une commande manuelle soit par une commande automatique, de signaux électriques de commande de l'état des électrovannes concernées par ce changement de rapport. I l est du type dans lequel des moyens logiques élaborent pour cha- que électrovanne un signal de commande d'état 1 ou O qui est appliqué au circuit de commande de l'électrovanne correspondante, pour suivant le cas l'activer ou la désactiver et comportant des moyens de temporisation électroniques. L'invention a pour but des perfectionnements aux dispositifs de com- mande électronique du type ci-dessus en vue d'améliorer leur fiabilité de fonctionnement et les possibilités de réglage des temps de changement de rapport. Selon une première caractéristique un dispositif selon l'invention comporte des moyens de décodage binaire élaborant, à partir de l'état logique des signaux de commande, la valeur O ou 1 de chaque bit d'une adresse appelant dans une mémoire morte un mot de p bits dont l'état O ou 1 de chaque bit est respectivement appliqué à une entrée d'un moyen de commande de puissance d'uredes p électrovannes. Chaque mot mémoire est ainsi représentatif de l'état dans lequel doit se trouver chaque électrovanne pour que l'état commandé soit réalisé quel que soit l'état précédent. Selon une autre caractéristique l'entrée du circuit de commande de puissance d'au moins une électrovanne comporte un circuit logique ET dont une entrée reçoit l'état O ou 1 du bit affecté à la commande de cette élec- trovanne et une autre entrée un signal logique 1 différé par un moyen de temporisation déclenché par les moyens de décodage binaire simultanément à l'adressage du mot mémoire. De cette façon le délai de temporisation de serrage est compté à partir de l'instant o l'ordre de désactivation des électrovannes partici- pant à l'état précédent est effectivement donné. Selon une forme de réalisation préférée les moyens logiques de type binaire comportent un comparateur comparant le nombre binaire Ni de N bits composé par les N signaux de commande des rapports de marche avant pris dans une séquence correspondant à l'ordre successif des n rapports et de la valeur N 2 prise par un compteur décompteur à N bits incrémenté ou décrémenté sous le contrôle du comparateur jusqu'à ce que 10050 N 2 soit égal à NI, des premiers moyens logiques délivrant en fonction de N 2 au moins N bits de l'adresse du mot mémoire et des deuxièmes moyens logi- ques délivrant, en fonction des changements de position d'un levier sélection marche avant/point mort/marche arrière et de N 2 les autres bits de l 'adresse mémoire. Grâce à cette disposition le passage d'un rapport à un autre s'effectue toujours en passant par les rapports intermédiaires. Enfin pour la sécurité du fonctionnement il est avantageux de prévoir des moyens effectuant la remise à zéro du compteur décompteur et le retour au nombre NI de plus faible valeur lors de tout changement de position du levier de sélection marche avant/point mort/marche arrière. D'autres caractéristiques apparailront à l'examen de la description d'un exemple de réalisation illustré par les dessins annexés dans lesquels La figure 1 est un schéma synoptique général du dispositif. La figure 2 est une représentation détaillée des premiers moyens logiques. La figure 3 est une représentation détaillée des deuxièmes moyens logiques. La figure 4 est un tableau de correspondance de N 2 et N 3 et des bits de l'adresse du mot mémoire déterminé par les premiers moyens logiques. La figure 5 est un tableau de correspondance des adresses et du contenu mémoire. La figure 6 est un exemple de réalisation d'un moyen de temporisa- tion. Le dispositif représenté à la Fig 1 s'applique à la commande manuel- le d'une bolte de vitesses à 4 rapports de marche avant et un rapport de marche arrière La boite de vitesses (non représentée) comporte 6 moyens de freinage ou de couplage en rotation d'éléments de trains épicycloikdaux. Chacun de ces moyens est contrôlé par une électrovanne EV 1 à EV 6 commandée par un moyen de commande de puissance respectivement CEV 1 à CEV 6 Le levier 1 de sélection marche avant/point mort/marche arrière étant placé en position AV, la commande d'un rapport de marche avant s'effectue par une pression sur l'un des 4 boutons poussoirs Pl à P 4, respectivement affectés aux rapports 1 à 4. La pression d'un bouton-poussoir génère une impulsion de commande à partir d'une source de tension continue + 5 v. 231 oo So Cette source, obtenue de façon connue à partir d'une batterie, est utilisée pour l'alimentation (non représentée) des différents circuits intégrés com- posant le dispositif Les impulsions de commande sont respectivement appliquées à l'une des 4 entrées d'un circuit intégré CI 1 à bascules pré- positionnables monté en bascule D Ce circuit peut être du type MC 14510 de la Société MOTOROLA Selon l'impulsion de commande appliquée le circuit Cl 1 bascule dans l'un des états suivants: N 1 = 0001 pour une impulsion générée par le bouton-poussoir P 1, N 1 = 0010 pour une impulsion générée par le bouton-poussoir P 2, N 1 = 0100 pour une impulsion générée par le bouton-poussoir P 3, N 1 = 1000 pour une impulsion générée par le bouton-poussoir P 4. Un comparateur CI 2 compare le nombre binaire N 1 représentant l'état commandé à un nombre binaire N 2 de 4 bits délivré par un compteur décompteur Cl 3 Le comparateur Cl 2 peut être réalisé par un circuit MC 14585 de la Société MOTOROLA Le compteur-décompteur Cl 3 peut être réalisé à partir d'un circuit MC 14510 de la même Société. Lorsque N 1 est différent de N 2 le comparateur Cl 2 met en route un oscillateur CI 4 et positionne le compteur-décompteur en mode compta- ge ou en mode décomptage selon que N 1 est supérieur ou inférieur à N 2. Les oscillations de CI 4,utilisé comme horloge, sont appliquées à l'entrée comptage CP du compteur-décompteur Cl 3 La valeur de N 2 est donc incrémentée ou décrémentée au-rythme de l'horloge selon le sens du résultat de la comparaison Lorsque N 2 est égal à N 1 le comparateur arrête l'oscil- lateur Cl 4 Tout changement de position du levier 1 entraîne la remise à O des sorties des circuits Cl 1 et Cl 2 (Ni = N 2 = 0000) grâce au circuit 2 de remise à O qui élabore en fonction des changements d'état des lignes AV et/ ou AR une impulsion de remise à O appliquée aux entrées MR des circuits CI 1 et CI 2. L'état de chacun des N bits du nombre binaire N 2 est respectivement appliqué d'une part à l'une des N entrées de premiers moyens logiques L 1 et d'autre part à Il'une des entrées de deuxièmes moyens logiques L 2 Les premiers moyens logiques L 1 comportent un décodeur binaire Cl 6 qui délivre en fonction du nombre binaire N 2 un mot binaire N 3 de m bits à un (avec m supérieur à n) circuit logique L 3/ Le décodeur binaire CI 6 est du type DCB (Décimal Codé Binaire) et peut être un MC 14028 de la Société MOTOROLA, le circuit logique L 3 est détaillé en Fig 2 La correspondance entre le nombre N 2 et le mot N 3 apparaft dans le tableau de la figure 4 (n = 4, m = 8). En fonction du mot N 3 le circuit logique L 3 délivre 4 bits A 1, A 2, A 3 et A 4 de l'adresse d'une mémoire morte Cl 5 Deux autres bits AO et A 5 de l'adresse à 6 bits d'un mot mémoire sont fournis par les moyens logiques L 2 La mémoire Cl 5 délivre sur ses sorties QO à Q 5 les 6 bits d'un mot mémoire Chaque bit QO à Q 5 est affecté au contr 8 le d'un moyen de commande de puissance CEV 1 à CEV 6 des électrovannes EV 1 à EV 6 Bien entendu l'adresse et les mots de la mémoire Cl 5 peuvent comporter plus de 6 bits, les bits superflus étant neutralisés. Dans le cas des électrovannes EV 4, EV 5 et EV 6 I'état du bit de commande (respectivement Q 4, Q 2 et Q 1) est directement appliqué au moyen de commande de puissance de l'électrovanne Ce moyen de puissance est un amplificateur à commande logique, réalisé de façon cornnue, qui délivre à l'électrovanne le courant nécessaire à son activation lorsque le bit de commande qui lui est affecté est à l'état 1 et coupe ce courant lorsque le bit est à l'état 0. Dans le cas des électrovannes EV 1, EV 2 et EV 3 une condition supplé- mentaire est nécessaire Les'bits correspondants du mot mémoire, respec- tivement Q 5, Q 3 et QO sont appliqués à une entrée d'une porte logique ET, respectivement E 1, E 2 et E 3, dont au moins une autre entrée reçoit un signal d'état logique 1 qui peut être différé par des moyens électroniques de tempo- risation Tpl à Tp 4. Les moyens de temporisation sont déclenchés par le circuit L 3 en fonction des changements d'état du mot N 3 selon une logique qui va être explicitée en référence au tableau de la Fig 5 montrant la correspondance entre Il'adresse et le mot mémoire délivré, chaque mot mémoire correspond à un état de la bolte obtenu par activation d'un groupe d'électrovannes, I'activation d'une même électrovanne pouvant intervenir pour plusieurs états. Par exemple l'électrovanne EV 2 (bit de commande Q 3) doit être activée pour obtenir le 2 ème rapport et également pour obtenir le 4 ème rapport De ce fait lors d'un passage du 2 ème rapport au 3 ème rapport, il est nécessaire pour éviter un passage transitoire dans la configuration du 4 ème rapport de n'activer l'électrovanne EV 1 (bit de commande Q 5) que lorsque l'électrovanne EV 2 (bit de commande Q 3) est effectivement désactivée. Cette condition est réalisée de la manière suivante Le moyen de commande de puissance CEV 1 est contr 8 lé par l'état logique O ou 1 de la sortie de la porte El Une entrée de la porte E 1 reçoit le bit Q 5 et l'autre entrée un signal O ou 1 délivré par le moyen de tempori- sation Tpl Lorsque le bit QS passe de l'état O à l'état 1 pour un passage du 2 ème ou 3 ème rapport, la sortie du moyen de temporisation Tpl est initia- lisée à O et passe à 1 au terme d'un délai atl et l'électrovanne EV 1 est par conséquent activée. De la même manière l'activation de l'électrovanne EV 2 est temporisée par le moyen Tp 2 pour le passage du 3 ème ou 2 ème rapport et par le moyen Tp 3 pour le passage du 3 ème ou 4 ème rapport Enfin l'électrovanne EV 3 est tem- porisée par le moyen Tp 4 pour le passage du 4 ème ou 3 ème rapport. Les valeurs O ou 1 des bits AO et A 5 de l'adresse du mot mémoire sont déterminées par les moyens logiques L 2 en fonction du nombre binaire N 2 et de l'état O ou 1 de deux signaux AV et AR déterminés par la position du levier de sélection 1 Les 4 bits de N 2 sont chacun appliqués à une entrée d'une porte OU constituée par les 4 diodes D 1, D 2, D 3, et D 4 et la résistance R 1 (Fig 3) Le signal de sortie de cette porte est inversé par un inverseur IN 1 et appliqué à une entrée de chacune des portes ET, EO et ES. La deuxième entrée de la porte EO reçoit le signal AV (valeur 1 en marche avant et O en marche arrière et au point mort) et la deuxième entrée de la porte E 5 reçoit le signal AR (valeur 1 en marche arrière et Oen marche avant et au point mort) La sortie de la porte EO donne le bit d'adresse AO, celle de la porte E 5 le bit d'adresse AS On voit que cette disposition confère aux bits AO et A 5, en fonction de l'état des moyens de commande, les valeurs du tableau de la Fig 5. On va maintenant décrire les moyens logiques L 1 en référence à la Fig 2 Les 8 sorties utilisées du décodeur Ci 6, habituellement référencées Q 1 à Q 8, sont référencées Si à 58 pour éviter les confusions avec les sor- ties Q de la mémoire Cl I 5 Les sorties 51 à 58 sont reliées aux entrées A 1 à A 4 de la mémoire Cl 5 par les diodes D 5 à D 12 polarisées par les résistances R 2 à R 5 pour obtenir une logique conforme au tableau de la Fig 4. L'ensemble des diodes D 7 à D 10 et la résistance R 4 constituent une porte OU dont la sortie fournit le bit d'adresse A 3 dont l'état est donc 1 si l'une au moins des sorties 53 à 56 est à l'état 1 Il en est de même pour les diodes Dll et D 12 et la résistance RS, le bit d'adresse A 4 est à 1 si l'une des sorties 57 ou 58 est à 1 L'état des bits d'adresse A 1 et A 2 correspond respectivement à celui des sorties 51 et 52. Les moyens de temporisation Tpl à Tp 4 utilisent des circuits monos- tables par exemple du type LM 122 de la Société National Semi Conductor montés avec un inverseur IN 2 en sortie selon la Fig 6 qui représente la temporisation Tpl placée entre la porte NE 1 et la porte El La durée de la temporisation est déterminée par le choix de C 5, C 6, R 6 et R 7 Lorsque l'entrée d'un moyen de temporisation est à l'état 1, sa sortie est elle-même à l'état 1 Lorsque l'entrée passe à l'état 0, la sortie passe à l'état O puis bascule à l'état 1 au terme du délai de temporisation &t Les délais de chaque temporisation peuvent être choisis de façon indépendante. La porte E 2 (Fig 1) à trois entrées est commandée par deux moyens de temporisation, ce qui permet de disposer de deux délais différents pour la commande de l'électrovanne EV 2, l'un pour le passage du 3 ème au 2 ème rapport, l'autre pour le passage du 3 ème au 4 ème rapport L'entrée de chaque temporisation Tpl à Tp 4 est reliée à la sortie d'une porte logique NON-ET respectivement N El à NE 4 Une première entrée de chacune de ces portes est reliée directement à une première sortie Sn du décodeur Cl 6, la deuxième entrée étant reliée à une deuxième sortie Sp du décodeur par une diode (respectivement D 21 à D 24) et à la masse par un condensateur (respectivement Cl à C 4) Les diodes D 12 à D 24 sont shuntées par une résistance (respectivement R 21 à R 24) La mise en action d'une temporisa- tion se fait de la manière suivante La sortie d'une porte NE 1 à NE 4 est à l'état O si ses deux entrées sont à l'état 1, et à l'état 1 dans tous les autres cas Comme il apparaît sur le tableau de la Fig 4 lorsqu'une sortie Sn du décodeur est à l'état 1 toutes ses autres sorties sont à l'état 0. En dehors de la période transitoire de basculement de l'état 1 d'une sortie Sn à une autre sortie Sp, les sorties des portes NE 1 à NE 4 sont donc à l'état 1 et les sorties des moyens de temporisation sont elle-mêmes à l'état 1. Lorsqu'une sortie Sp reliée à une deuxième entrée d'une porte NON-ET passe de l'état 1 à l'état 0, cette deuxième entrée est maintenue à l'état 1 par la charge du condensateur Si la première entrée de cette porte passe à l'état 1, alors la sortie de la porte NON-ET passe à l'état O et la temporisation corres- pondante est déclenchée. Grâce à cette disposition la temporisation est mise en action, soit lors d'une incrémentation de N 2 (montée des rapports), soit lors d'une décrémen- tation de N 2 (descente des rapports), selon que les branchements Sn des premières entrées et Sp des deuxièmes entrées de la porte NON-ET corres- pondent à N > p ou N 4 p On voit sur les Fig 2 et 4 que les temporisations Tpl, Tp 2, Tp 3 et Tp 4 correspondant respectivement aux passages 2-* 3, 3 2, 3 4, 4- 3 sont mises en action par l'inversion de l'état 1 respectivement des sorties 52 et 53, 54 et 52, 56 et S?, 57 et 56 Il est clair à l'exa- men du tableau de la Fig 4 que le déclenchement d'une temporisation, et donc de l'état O bloquant pendant le délai de temporisation la porte ET commandant l'activation de l'électrovanne correspondante,a lieu au plus tard au moment de l'adressage du mot mémoire correspondant à l'état commandé, provoquant la désactivation des électrovannes n'intervenant pas dans ce nouvel état. Pour mieux faire comprendre le fonctionnement du dispositif, on va maintenant décrire une séquence complète de passage du ler au 4 ème rapport Le positionnement du levier de sélection 1 en marche avant remet à O la bascule Cl 1 et le compteur-décompteur Cl 3 On a donc N 1 = N 2 = 0000 et N 3 = 0000 0000 Le bit d'adresse AO est mis à 1 par les moyens logiques L 2 et le bit A 5 à O En se référant aux tableaux des Fig 4 et 5 on voit que seul le bit QO du mot mémoire est à 1, I'électrovanne EV 3 est seule excitée Une pression sur le bouton-poussoir Pl établit la séquence: N 1 = 01; incrémentation du compteur-décompteur Cl 3 d'une unité d'horloge, d'o N 2 = COO 1, N 3 = 0000 0001, adresse = 000010, mot mémoire = 010001 L'excitation de l'électrovanne EV 3 est maintenue et l'excitation de l'électrovanne EV 4 provoque le passage du ler rapport de marche avant. La temporisation Tp 4 n'a pas fonctionné puisque les entrées de la porte NE 4 sont branchées sur les sorties 57 et 56 du décodeur qui n'ont pas varié. Supposons maintenant que l'on presse le bouton-poussoir P 4 dont l'impulsion correspond à un ordre de passage au 4 ème rapport N 2 sera alors incrémenté au rythme de l'oscillateur Cl 4 jusqu'à ce qu'il atteigne la valeur de N 1 soit 1000. Après 1 cycle d'horloge N 2 = 0010, N 3 = 0000 0010, adresse = , mot mémoire = 001101 Le passage de l'état 1 de la sortie 51 à la sortie 52 du décodeur ne commande aucune temporisation Le 2 ème rapport est obtenu par simultanément la désactivation de l'électrovanne EV 4 et l'activation des électrovannes EV 2 et EV 5. Après 2 cycles d'horloges on a N 2 = 0011, N 3 = 0000 0100,- adresse = 001000, mot mémoire = 100101 La temporisation Tpl est déclenchée par le passage de l'état 1 de la sortie 52 à la sortie 53 du décodeur L'électrovanne EV 2 est désactivée par la mise à O du bit Q 3 et l'électrovanne EV 1 est activée au terme du délai de temporisation, ce qui provoque le passage du 3 ème rapport Les incrémentations suivantes de N 2 jusqu'à la valeur 0110 ne provoquent pas de modification de l'adressage et donc du mot mérroire Lorsque N 2 = 0111 on obtient N 3 = 01000 000, adresse = 010000, et mot mémoire = 101100 La temporisation Tp 3 est déclenchée par le passage de l'état l de la sortie 56 à la sortie 57 du décodeur L'électrovanne EV 3 est désactivée par la mise à O du bit Q 3 et i'électrovanne EV 2 est activée au terme du délai de temporisation ce qui provoque le passage du 4 ème rapport. Le fonctionnement serait analogue si au lieu de monter les rapports, on voulait rétrograder Le dispositif amène ainsi quel que soit l'écart entre le rapport précédemment enclenché et le rapport commandé, le passage successif de la boîte dans les rapports intermédiaires La fréquence d'hor- loge est bien entendu choisie assez basse correspondant à un temps de cycle de 100 à 300 milli-secondes, pour assurer la compàtiblittéavec les temps de réaction du dispositif hydraulique à commander. Dans le cas o le dispositif serait appliqué à la commande d'une bof Re automatique, le nombre binaire Ni représentant l'état commandé serait élaboré de façon connue par des moyens de commande sensibles aux paramètres de fonctionnement du véhicule. REVEND I C A T I O N S 1 Dispositif de commande électronique d'une boîte de vitesses manuelle ou automatique comportant N rapports de marche avant et au moins un rapport de marche arrière, du type dans lequel les différents états de la boîte sont obtenus par la commande de p électrovannes (EV 1 à EV 6) agissant sur des organes de freinage ou de couplage en rotation d'éléments de la boîte, la séquence de commande des électrovannes permet- tant d'obtenir un état donné de la boi'te étant élaborée par des moyens logiques (Li, L 2) à partir de signaux de commande dont l'état logique 1 ou O correspond pour chacun à la commande de cet état, caractérisé en ce qu'il comporte des moyens de décodage binaire (CI 1, Cl 2, CI 3, Cl 4, L 1, L 2) élaborant, à partir de l'état logique des signaux de commande, la valeur O ou 1 de chaque bit d'une adresse appelant dans une mémoire (Cl 5) un mot de p bits dont l'état O vu 1 de chaque bit est respectivement appliqué à une entrée du moyen de commande de puissance (CEV 1 à CEV 6) d'une des p électrovannes (EV 1 à EV 6). 2 Dispositif selon la revendication 1 caractérisé en ce que l'entrée du moyen de commande de puissance (CEV 1 à CEV 3) d'au moins une électro- vanne (EV 1 à EV 3) comporte un circuit logique ET (El à E 3) dont une entrée reçoit l'état O ou 1 du bit affecté à la commande de cette électrovanne et une autre entrée un signal logique 1 différé par un moyen de temporisation (Tpl à Tp 4) déclenché par les moyens de décodage binaire (Cl 1, C 1 2, C 1 3, CI.4, LI, L 2) simultanément à l'adressage du mot mémoire. 3 Dispositif selon la revendication 1 ou la revendication 2 caracté- risé en ce que les moyens de décodage binaire comportent un comparateur (Cl 2) comparant le nombre binaire NI de N bits composé par les N signaux de commande des rapports de marche avant pris dans une séquence corres- pondant à l'ordre successif des N rapports et de la valeur N 2 prise par un compteur-décompteur (Cl 3) à N bits incrémenté ou décrémenté sous le contr 6 le du comparateur jusqu'à ce que N 2 soit égal à Ni, des premiers moyens logiques (Li) délivrant en fonction de N 2 au moins N bits de l'adresse du mot mémoire et des deuxièmes moyens logiques (L 2) délivrant, en fonction des changements de position d'un levier de sélection ( 1) /marche avant/point mort/marche arrière et de N 2, les autres bits de l'adresse du mot mémoire. 4 Dispositif selon la revendication 3 caractérisé en ce que les n signaux de commande des rapports de marche avant sont des impulsions commandant une bascule (Cl 1) délivrant le nombre binaire NI dont l'état 1 de chaque bit, dans l'ordre successif des N rapports, correspond à la commande d'un rapport, les autres bits étant alors à l'état 0. Dispositif selon la revendication 3 ou la revendication 4 caractérisé en ce que le compteurdécompteur (Cl 3) est incrémenté ou décrémenté au rythme d'une horloge (C l 4) mise en route par te compara- teur (Cl 2) lorsque N 2 est différent de Ni et arrêtée dès que N 2 est égal à Nl. 6 Dispositif selon l'une quelconque des revendications 3 à 5 caractérisé en ce qu'il comporte des moyens ( 2) effectuant la remise à O du compteur-décompteur (Cl 3) et le retour au nombre NI de plus faible valeur lors de tout changement de position du levier de sélection ( 1) marche avant/point mort/marche arrière. 7 Dispositif selon l'une quelconque des revendications 3 à 6 caractérisé en ce que les premiers moyens logiques (LI) comportent un décodeur binaire (CI 6) délivrant à partir des N bits du mot N 2 un mot N 3 de m bits, m étant supérieur à n, et un circuit logique (Lt) combinant les m bits pour fournir simultanément au moins N bits de I 'adresse de la mémoire (CI 5) et les signaux de commande des moyens de temporisation (Tpl à Tp 4) . 8 Dispositif selon la revendication 7 caractérisé en ce que le décodeur binaire (CI 6) est du type DCB (Décimal Codé Binaire). 9 Dispositif selon la revendication 7 ou la revendication 8 caractérisé en ce que chaque moyen de temporisation (Tpl à Tp 4) est déclenché par le passage à l'état O de la sortie d'une porte logique NON-ET (N El à NE 4) dont une première entrée est reliée directement à une première sortie Sn du décodeur binaire (CI 6) et la deuxième entrée à une deuxième sortie Sp du décodeur binaire (Cl 6) par une diode (D 21 à D 24) et à la masse par un condensateur (Cl à C 4), les diodes (D 21 à D 24) étant shuntées par une résistance (R 21 à R 24).