Brevet FR2499263A1 — publié le 19820806

Circuit de remise à l'état initial pour microprocesseur. La présente invention concerne un circuit de remise à l'état initial pour microprocesseur, destiné à produire des signaux de remise à l'état initial en fonction d'une tension de fonctionnement envoyée au microprocesseur, auquel est appliqué la tension de fonctionnement et qui comprend un circuit de stabilisation pour réduire une tension d'alimenta- tion au niveau d'une tension de fonctionnement constante. Les circuits de remise à l'état initial de ce type sont connus par exemple par le DE-AS 29 36 683. La figure 2 repré- sente dans ce brevet le circuit de remise à l'état initial connu qui est raccordé par sa sortie à l'entrée de remise à l'état initial d'un microprocesseur. Ce circuit de remise à l'état initial produit à partir de la tension de fonctionne- ment et à partir d'une combinaison constituée par une diode de Zener et une résistance montée en série, et qui est montée en parallèle par rapport à la source de tension de fonction- nement, une tension de référence au niveau de la résistance série. Lorsque cette tension de référence tombe au-dessous d'une valeur prédéterminée, un signal de remise à l'état initial destiné au microprocesseur est produit au moyen d'un amplificateur de commutation à deux étages. Quand la tension de fonctionnement recommence à monter, le déclenchement du microprocesseur est retardé d'une durée prédéterminée par une combinaison résistance-condensateur disposée à la sortie de l'amplificateur de commutation. Avec ce circuit et quand il y a des variations de tension de fonctionnement se prolongeant pendant un certain temps, le microprocesseur n'est déclenché, quand la tension de fonc- tionnement n'atteint pas sa valeur normale, que pendant une courte durée et est toujours ramené à l'état initial. En outre, quand il y a de courtes perturbations de la tension de fonctionnement, on constate un retard désavantageux du redé- clenchement du microprocesseur. Par ailleurs, la possiblité de l'intégration d'un dispositif de ce type est rendu diffi- cile dans certaines circonstances par la présence d'un condensateur de capacité élevée. L'objet de la présente invention est par contre de propo- ser un circuit de remise à l'état initial qui maintient le microprocesseur de façon fiable à son état de remise à l'état initial quand il y a des variations de la tension de fonctionnement durant un certain temps et qui ne se déclenche à nouveau que lorsque l'état prêt à fonctionner est atteint avec sécurité; en outre, le but est d'atteindre quand il y a des variations de la tension de fonctionnement de courtes durées un déclenchement du microprocesseur avec un retard aussi faible que possible suivant le moment o la tension de fonctionnement est à nouveau atteinte. Finalement, le circuit de remise à l'état initial doit pouvoir être réalisé avec un minimum de composants et en particulier pouvoir être intégré à d'autres circuits. Selon l'invention, ce circuit de remise à l'état initial du type mentionné dans le préambule est caractérisé en ce qu'un étage à bascule (ci-après désigné simplement par le terme de "bascule") qui fournit le signal de remise à l'état initial est commandé par une tension de commande qui est proportionnelle à la tension différentielle entre la tension d'alimentation et la tension de fonctionnement, en ce que la bascule présente une hystérésis entre les points de commuta- tion pour une tension de commande montante et descendante, en ce que la bascule continue à être commandée quand la différence de tension correspond approximativement à la différence entre la tension de fonctionnement et la tension d'alimentation minimale admissible, et en ce que la bascule est remise à son état initial quand la tension d'alimentation a à nouveau atteint sa valeur nominale dans les limites d'un pourcentage prédéterminé. On obtient ainsi des possibilités de montage avantageuses d'un microprocesseur sur des sources de tension de fonctionne- ment même fortement perturbées. Selon d'autres formes de réalisation préférées de l'inven- tion, on peut réduire au minimum les composants nécessaires et la possibilité d'intégrer facilement le circuit du fait de l'absence de capacités. Selon l'invention, la bascule peut être constituée par plusieurs étages à transistors, un transistor d'entrée étant commandé par la tension de commande et un transistor de commutation étant accouplé au transistor d'entrée de manière que lorsqu'il y a modification de l'état de commutation du transistor d'entrée, le transistor de commutation modifie également son état, et de manière que grâce à cette seconde modification, le point de travail du transistor d'entrée se déplace. L'invention prévoit que la bascule n'est remise à son état initial que lorsque la tension d'alimentation a à nou- veau atteint approximativement sa valeur nominale. Une entrée de la bascule est reliée à la sortie du cir- cuit de stabilisation de tension et à une première borne d'un diviseur de tension qui est monté entre la tension d'alimen- tation et une tension de référence. Le diviseur de tension est constitué par un circuit série de résistances et une diode de Zener, une borne de la diode de Zener étant reliée à la tension de référence et l'autre borne étant reliée à la tension d'alimentation par l'intermé- diaire des résistances. La première borne du diviseur de tension destinée à l'entrée de la bascule est disposée entre les résistance4 et une autre borne qui est montée entre la diode de Zener et les résistances délivre une tension de référence destinée à un organe de réglage du circuit de stabilisation de tension. L'organe de réglage du circuit de stabilisation de ten- sion est constitué par un transistor de réglage qui est monté en montage émetteur et à'la base duquel est appliquée la tension de référence. La base du transistor d'entrée est reliée à la tension de fonctionnement et son collecteur est reliée à la tension de référence par l'intermédiaire d'une résistance de collecteur, l'émetteur du transistor d'entrée est relié par l'intermédi- aire d'une résistance d'émetteur à la première borne du diviseur de tension, l'émetteur du transistor de commutation est relié par l'intermédiaire d'une résistance de couplage à l'émetteur du transistor d'entrée, la base du transistor de commutation est raccordée entre le collecteur du transistor d'entrée et sa résistance de collecteur, le collecteur du transistor de commutation est relié à la tension de référence et le signal de remise à l'état initial apparaît entre le collecteur et l'émetteur du transistor de commutation. Le transistor d'entrée et le transistor de commutation sont complémentaires l'un par rapport à l'autre, l'émetteur du transistor d'entrée étant relié à la tension de fonctionne- ment et sa base à la tension de référence par l'intermédiaire d'une résistance de base ainsi qu'à la première borne du diviseur de tension par l'intermédiaire d'une résistance d'entrée, la base du transistor de commutation étant reliée par l'intermédiaire d'une résistance série au collecteur du transistor d'entrée et l'émetteur du transistor de commutation à la tension de référence, le collecteur du transistor de commutation-étant relié par l'intermédiaire de résistances de couplage à la base et à l'émetteur du transistor d'entrée, et le signal de remise à l'état initial apparaissant entre l'émetteur et le collecteur du transistor de commutation. L'invention sera maintenant expliquée plus clairement avec référence aux dessins annexés dans lesquels: la figure 1 est un circuit de principedu circuit de remise à l'état initial selon l'invention et destiné à des microprocesseurs, la figure 2 représente un mode de réalisation préféré du circuit de remise à l'état initial, destiné à produire un ordre de remise à l'état initial inversé, et la figure 3 représente un autre mode de réalisation préféré du circuit de remise à l'état initial. La figure 1 représente un circuit de principe destiné à la remise à l'état initial d'un microprocesseur lorsqu'il y a des perturbations déterminées de l'alimentation en tension. Un circuit traditionnel de stabilisation de tension 1 dans lequel sont prévues trois bornes est raccordé par une entrée 2 et par une borne de tension de référence 3 à une tension d'alimentation Us ou à une tension de référence 0, et il produit entre une sortie 4 et la borne de la tension de référence 3 une tension de fonctionnement stabilisée UB. Une bascule 5 commandée par une différence de potentiel reçoit une tension de commande USt qui est proportionnelle à la différence de tension aU entre la tension d'alimentation Us et la tension de fonctionnement UB' Pour des raisons de simplification, la différence de tension aU représentée à la figure 1 est prise directement entre l'entrée 2 et la sortie du circuit de stabilisation 1. Quand des conditions détermi- nées de la tension apparaissent à son entrée de commande 6, la bascule 5 délivre un signal de remise à l'état initial UR destiné à un microprocesseur. On sait que lorsqu'il y a montée, ou remontée de la tension de fonctionnement UB d'un microprocesseur, il faut que divers éléments de commutation de ce dernier soient amenés à une position de sortie définie. On obtient ce résul- tat en appliquant un signal bas ou un signal haut à l'entrée de remise à l'état initial du microprocesseur, en fonction de sa constitution interne. Cette remise à l'état initial est également nécessaire quand la tension de fonctionnement UB du microprocesseur passe au-dessous d'une valeur de tolérance inférieure, puis recommence à monter. La tension de fonctionnement UB d'un microprocesseur est en général produite à partir d'une tension d'alimentation élevée Us qui est stabilisée et abaissée à la valeur de la tension de fonctionnement UB. Ceci constitue déjà une sécurité contre des déviations de la tension d'ali- mentation U. dans les limites d'une zone déterminée. Mais si la tension d'alimentation Us passe au-dessous de sa valeur minimale admissible, ce qui fait qu'à la sortie 4 du circuit de stabilisation 1 la tension de fonctionnement UB ne puisse pas non plus être maintenue au niveau correct, il est néces- saire de protéger le microprocesseur de défaillances de fonctionnement au moyen de circuits additionnels. Selon la présente invention, on obtient ce résultat du fait que la différence de tension &U entre l'entrée 2 et la sortie 4 du circuit de stabilisation de tension 1 ou d'une tension de commande USt proportionnelle à celle-ci commande la bascule 5 qui produit un signal de remise à l'état initial dès que la tension d'alimentation Us est tombée au-dessous de la valeur minimale admissible. Pour éviter que lorsque la tension d'alimentation Us oscille pendant une certaine durée autour de sa valeur mini- male admissible, le microprocesseur soit déclenché à chaque remontée de la tension d'alimentation Us au-dessus de la valeur minimale admissible pendant une courte durée, le microprocesseur n'est à nouveau réenclenché par le circuit de remise à l'état initial que lorsque la tension d'alimentation USa atteint approximativement sa valeur nominale. On obtient ce résultat du fait que la bascule 5 présente une hystérésis entre les points de commutation d'une tension de commande montante et tombante à son entrée 6. Un circuit convenant à cette bascule 5 est constitué par exemple par le circuit trigger de Schmitt bien connu. Un problème posé par le montage d'une bascule à hystéré- sis entre les points de commutation de ce type vient de ce que cette bascule doit toujours être capable de fonctionner quand les tensions sont nettement plus basses que la tension de fonctionnement normale U., ce qui signifie qu'il faut qu'un signal de remise à l'état initial UR continue à être produit tant que la tension d'alimentation qui est appliquée au microprocesseur est encore à un niveau suffisamment élevé pour que des commutations quelconques et non contrôlées soient possibles. On obtient ce résultat au moyen d'un circuit préféré selon le sens de la présente invention, et qui est représenté aux figures 2 et 3. La figure 2 représente un circuit de stabilisation de tension connu en soi 1, qui est relié à une bascule 5. Le circuit de stabilisation de tension 1 comprend un transistor de réglage 7 monté de façon connue en tant qu'émetteur suiveur (émetteur cathodyne). La tension de référence permettant de commander la base du transistor de réglage 7 est obtenue au moyen d'un circuit série constitué par les résistances 8 et 9, et une diode de Zener 10, ce circuit série étant monté entre la tension d'alimentation Us et la tension de référence 0, et la base du transistor de réglage 7 étant reliée à une borne située entre la diode de Zener 10 et la résistance 9 du circuit série. La bascule 5 est constituée sous forme d'une bascule à deux étages au moyen d'un transistor d'entrée 11 et d'un transistor de commutation 12. La base du transistor d'entrée 11 est alors reliée à la sortie 4 du circuit de stabilisation de tension 1, c'est-à-dire à la tension de fonctionnement UB' L'émetteur du même transistor d'entrée 11 est relié par l'intermédiaire d'une résistance d'entrée 13 à une borne du diviseur de tension 8, 9, 10, laquelle borne est disposée entre les résistances 8 et 9. A l'entrée 6 de la bascule apparaît donc une tension de commande USt qui est proportion- nelle à la différence de tension AU entre la tension d'ali- mentation Us et la tension de fonctionnement UB, c'est-à-dire proportionnelle à la différence de tension aU entre l'entrée 2 et la sortie 4 du circuit de stabilisation de tension 1. Le collecteur du transistor d'entrée 11 est relié par l'intermédiaire d'une résistance de collecteur 14 à la ten- sion de référence O de la tension de fonctionnement UB ou de la tension d'alimentation Us, ainsi qu'à la base du transis- tor de commutation 12. L'émetteur du transistor d'entrée 11 est en outre relié par l'intermédiaire d'une résistance de couplage 15 à l'émetteur du transistor de commutation 11. Le collecteur du transistor de commutation 12 est appliqué directement à la tension de référence O. Le signal de remise à l'état initial UR apparaît entre l'émetteur et le collecteur du transistor de commutation 12. En fonctionnement normal, c'est-à-dire quand la tension d'alimentation Us est suffisamment élevée, le transistor de commutation 12 est fermé et le transistor d'entrée 11 est conducteur. Mais si la tension de commande U St baisse suffi- samment, c'est-à-dire si la tension d'alimentation Us atteint approximativement sa valeur minimale admissible, ou passe au- dessous de celle-ci, le transistor d'entrée 11 se ferme et le transistor de commutation 12 devient alors passant. Cet état existe jusqu'à des valeurs très basses de la tension d'alimen- tation Us. Mais si la tension d'alimentation U remonte à nouveau audessus de sa valeur minimale admissible, le transistor d'entrée hi reste fermé et le transistor de commutation 12 devient conducteur, jusqu'à ce que la tension d'alimentation U s ait atteint à nouveau sa valeur nominale dans les limites d'un certain pourcentage qui est prédéterminé par le dimensionnement du circuit. Cette hysté- résis déterminée par la résistance de couplage 15 fonctionne, lorsque le transistor de commutation 12 est à l'état passant, avec la résistance série 13 en tant que diviseur de tension pour la tension de polarisation de l'émetteur du transistor d'entrée 11. Le seuil de tolérance ci-dessus-peut être prédéterminé sur une gamme très étendue par le choix de valeurs appropriées des résistances 13 et 15, ou être réglé en utilisant des résistances variables. Avantageusement, ce seuil de tolérance est approximativement au niveau de la valeur nominale de la tension d'alimentation Us, soit par exemple compris entre 90 et 95%. Le signal de remise à l'état initial UR engendré entre le collecteur et l'émetteur du transistor de commutation 12 est inversé dans le circuit décrit ci-dessus: le transistor de commutation 12 étant fermé, c'est-à-dire à l'état de fonc- tionnement normal, il existe entre le collecteur et l'émet- teur une tension plus élevée, et de ce fait un état logique "1"; lorsque le transistor de commutation 12 est conducteur, c'est-à-dire quand l'ordre de remise à l'état initial doit être produit, l'état logique est "0". La figure 3 représente un autre mode de réalisation préféré de l'invention, le circuit de stabilisation de ten- sion 1 étant le même que celui de la figure 2. La bascule 5 est à deux étages et constituée par un transistor d'entrée 11 et un transistor de commutation 12, complémentaires l'un par rapport à l'autre. L'émetteur du transistor d'entrée 11 est relié directement à la tension de fonctionnement UB et la base est reliée par l'intermédiaire d'une résistance d'entrée 13 à la borne du diviseur de ten- sion entre les résistances 8 et 9. Ces deux lignes servent d'entrée 6 à la bascule 5 et il leur est appliquée une ten- sion de commande Ust qui est proportionnelle à la différence de tension tSU entre la tension d'alimentation Us et la tension de fonctionnement UB. En outre, la base du transistor d'entrée 11 est reliée par l'intermédiaire d'une résistance de base 17 à la tension de référence O. Le collecteur du transistor d'entrée 11 est relié par l'intermédiaire d'une résistance série 18 à la base du transistor de commutation 12. L'émetteur du transistor de commutation 12 est relié à la tension de référence 0, alors que le collecteur est relié par l'intermédiaire des résistanceSde couplage 15 et 16 à l'émet- teur et à la base du transistor d'entrée 11. Le signal de remise à l'état initial UR apparaît entre l'émetteur et le collecteur du transistor de commutation 12. En fonctionnement normal, c'est-à-dire quand la tension d'alimentation Us est suffisamment élevée, le transistor d'entrée 11 aussi bien que le transistor d'alimentation 12 sont à l'état conducteur. Mais si la tension de commande U tombe à une valeur déter- St minée et telle que la tension d'alimentation Us ait appro- ximativement atteint sa valeur minimale admissible, ou soit passée audessous de celle-ci, le transistor d'entrée 11 passe à l'état non conducteur, ainsi que le transistor de commutation 12. Cet état subsiste, comme représenté à la figure 2, jusqu'à des valeurs très basses de la tension d'alimentation Us. Lorsque la tension d'alimentation Us remonte au-dessus de sa valeur minimale admissible, le tran- sistor d'entrée 11 ainsi que le transistor de commutation 12 sont bloqués jusqu'à ce que la tension d'alimentation Us ait à nouveau atteint sa valeur nominale pour une partie prédéter- minée par le rapport entre les résistances 15, 16 et 17. On peut facilement obtenir la valeur de cette hystérésis de commutation par la variation de la résistance de couplage 16, les autres paramètres du circuit étant inchangés. Comme il découle de ce qui précède, le transistor de commutation 12 est à l'état conducteur en fonctionnement normal, c'est-à-dire que le signal de remise à l'état initial UR apparaissant entre l'émetteur et le collecteur du transis- tor de commutation 12 a une valeur logique 0 alors que lors- que la tension d'alimentation U s tombe au-dessous de sa valeur minimale admissible, le transistor de commutation 12 se ferme et qu'une tension plus élevée est alors appliquée entre l'émetteur et le collecteur. Un état logique "1" est donc engendré et constitue un ordre de remise à l'état initial. 24992C3 REVENDICATIONS 1. Circuit de remise à l'état initial pour microproces- seur, destiné à produire des signaux de remise à l'état initial en fonction d'une tension de fonctionnement envoyée au microprocesseur, auquel est appliqué la tension de fonc- tionnement et qui comprend un circuit de stabilisation pour réduire une tension d'alimentation au niveau d'une tension de fonctionnement constante, caractérisé en ce qu'un étage à bascule (ci-après désigné simplement par le terme de "bascule") (5) qui fournit le signal de remise à l'état initial (UR) est commandé par une tension de commande (Ust) qui est propor- tionnelle à la tension différentielle (A U) entre la tension d'alimentation (Us) et la tension de fonctionnement (UB), en ce que la bascule (5) présente une hystérésis entre les points de commutation pour une tension de commande (USt) montante et descendante, en ce que la bascule (5) continue à être commandée quand la différence de tension (AU) correspond approximativement à la différence entre la tension de fonc- tionnement (UB) et la tension d'alimentation (Us) minimale admissible, et en ce que la bascule (5) est remise à son état initial quand la tension d'alimentation (Us) a à nouveau atteint sa valeur nominale dans les limites d'un pourcentage prédéterminé. 2. Circuit de remise à l'état initial pour microproces- seurs selon la revendication 1, caractérisé en ce que la bascule (5) est constituée par plusieurs étages à transis- tors, un transistor d'entrée (11) étant commandé par la tension de commande (USt) et un transistor de commutation (12) étant accouplé au transistor d'entrée (11) de manière que lorsqu'il y a modification de l'état de commutation du transistor d'entrée (11), le transistor de commutation (12) modifie également son état, et de manière que grâce à cette seconde modification, le point de travail du transistor d'entrée (11) se déplace. 3. Circuit de remise à l'état initial pour microproces- seurs selon la revendication 1 ou 2, caractérisé en ce que la bascule (5) n'est remise à son état initial que lorsque la tension d'alimentation (Us) a à nouveau atteint approximati- vement sa valeur nominale. 4. Circuit de remise à l'état initial pour microproces- seurs selon l'une des revendications 1 à 3, caractérisé en ce qu'une entrée (6) de la bascule (5) est reliée à la sortie (4) du circuit de stabilisation de tension (1) et à une première borne d'un diviseur de tension (8, 9, 10) qui est monté entre la tension d'alimentation (Us) et une tension de référence (O). 5. Circuit de remise à l'état initial pour micropro- cesseurs selon la revendication 4, caractérisé en ce que le diviseur de tension est constitué par un circuit série de résistances (8, 9) et une diode de Zener (10), une borne de la-diode de Zener (10) étant reliée à la tension de référence (O) et l'autre borne étant reliée à la tension d'alimentation par l'intermédiaire des résistances (8, 9). 6. Circuit de remise à l'état initial pour microproces- seurs selon les revendications 4 ou 5, caractérisé en ce que la première borne du diviseur de tension (8, 9, 10) destinée à l'entrée (6) de la bascule (5) est disposée entre les résistance (8, 9) et en ce qu'une autre borne qui est montée entre la diode de Zener (10) et les résistances (8, 9) déli- vre une tension de référence destinée à un organe de réglage du circuit de stabilisation de tension (1). 7. Circuit de remise à l'état initial pour micropro- cesseurs selon la revendication 6, caractérisé en ce que l'organe de réglage du circuit de stabilisation de tension (1) est constitué par un transistor de réglage (7) qui est monté en montage émetteur et à la base duquel est appliquée la tension de référence. 8. Circuit de remise à l'état initial pour microproces- seurs selon l'une des revendications 1 à 7, caractérisé en ce que la base du transistor d'entrée (11) est reliée à la tension de fonctionnement (UB) et son collecteur à la tension de référence (O) par l'intermédiaire d'une résistance de collecteur (14), en ce que l'émetteur du transistor d'entrée (11) est relié par l'intermédiaire d'une résistance d'émet- teur (13) à la première borne du diviseur de tension (8, 9, 10), en ce que l'émetteur du transistor de commutation (12) est relié par l'intermédiaire d'une résistance de couplage (15) à l'émetteur du transistor d'entrée (11), en ce que la base du transistor de commutation (12) est raccordée entre le collec- teur du transistor d'entrée (11) et sa résistance de collec- teur (14), en ce que le collecteur du transistor de commuta- tion (12) est relié à la tension de référence (10) et en ce que le signal de remise à l'état initial apparaît entre le collecteur et l'émetteur du transistor de commutation (12). 9. Circuit de remise à l'état initial pour microproces- seurs selon l'une des revendications 1 à 7, caractérisé en ce que le transistor d'entrée (11) et le transistor de commuta- tion (12) sont complémentaires l'un par rapport à l'autre, en ce que l'émetteur du transistor d'entrée (11) est relié à la tension de fonctionnement (UB) et sa base à la tension de référence (O) par l'intermédiaire d'une résistance de base (17) ainsi qu'à la première borne du diviseur de tension (8, 9, 10) par l'intermédiaire d'une résistance d'entrée (13), en ce que la base du transistor de commutation (12) est reliée par l'intermédiaire d'une résistance série au collecteur du transistor d'entrée (11) et l'émetteur du transistor de commutation (12) à la tension de référence (O), en ce que le collecteur du transistor de commutation (12) est relié par l'intermédiaire de résistances de couplage (15, 16) à la base et à l'émetteur du transistor d'entrée (11), et en ce que le signal de remise à l'état initial apparaît entre l'émetteur et le collecteur du transistor de commutation (12).