Brevet FR2499733A1 — publié le 19820813

La présente invention concerne une mémoire vive à semi-conducteurs et notamment un circuit de commande d'une mémoire vive (mémoire RAM) à semi conducteurs reliés à un système micro-ordinateur. Comme cela est bien connu, un système micro- ordinateur est composé essentiellement d'une unité centrale de traitement (CPU), d'une mémoire morte (ROM) qui contient le programme de commande ou autre programme du système, une mémoire vive (RAM), ainsi que des dispositifs périphériques. Dans un tel système micro-ordinateur, les données qui sont introduites par un interface entrée/sortie (I/O) sont inscrites dans la mémoire RAM par l'unité CPU; les données sont traitées suivant le programme inscrit dans la mémoire ROM puis sont extraites par l'interface I/O. En général, chaque unité centrale (CPU) comporte un nombre prédéterminé d'attributions d'adresses, de sorte que la capacité totale de la mémoire (RAM) qui est directement commandée par l'unité (CPU) est limitée. Par exemple dans le cas d'un micro-processeur à 8 bits tel que le micro- processeur Z80 de la société ZILOG, l'attribution maximale d'adresses de mémoire est de 64 K Octets. Dans ce cas, le système micro-ordinateur ne peut pas traiter un grand nombre de données. Pour augmenter la capacité de la mémoire, on - utilise un système à ensembles de mémoire, dans lequel plusieurs groupes de mémoire (RAM) sont commutés par un ordre. Dans un tel système à ensemble de mémoire, il faut, pour changer un programme, modifier les positions des adresses des mémoires (RAM) ainsi que les connexions, c'est-à- dire le circuit du système micro-ordinateur, ce qui représente un travail non négligeable. Une autre façon d'augmenter la capacité de la mémoire d'un système est d'utiliser des pistes magnétiques, tels que des disques souples( encore appelés disquesFloppy). Comme cela est bien connu, un disque souple de 20 rm(8 pouces) comporte 77 pistes, chacune étant subdivisée en 26 secteurs. A titre d'exemple, un secteur peut enregistrer 128 octets de données. Un ordre lecture/inscription pour le disque souple, est généralement prévu par le dispositif de commande de disque souple (FDC) et branché entre l'interface 2 2499733 entr6e/sortie (I/O) et le disque souple. En fait, l1unité centrale CPU envoie un ordre d'autorisation disque au dispositif FDC par le bus d'adresses et, en même temps, les adresses de la piste et du secteur sont fournies au dispositif FDCo Puis la tête de lecture/ins:ripiion du disque souple arrive sur la piste et sur le sezteur demandé pour lire ou inscrire les données par bus de donnees. Malheureusement, comme déjà indiqué, un système à disque souple nécessite un systëtne d'aceés à trte magnétique, comportant des moyens mécaniques, si bien que le temps d'accès est plus grand que celui d'un système de mémoire (RAM) à semi-conducteur, si bien que le système à disque souple demande seulement une adresse entrée/sortie pour l'unité centrale (CPU). La technique de fabrication des semi- conducteurs s'est très développée et le prix des mémoires a semi- conducteurs diminue rapidement ce qui permet d:utiliser un système de mémoire (RAM) à semi. conducteurs très important, dans un système micro-ordinateur. La présente invention a pour but de créer un système à mémoire à semi conducteurs pour un micro- ordinateur et notamment une mémoire vive, constituant un système de mémoire à disque quasi-souple (disque quasi floppy), avec une mémoire vive à semi conducteurs {RAM;) Dans la mémoire à disque quasi souple, selon l'invention, la mémoire (RAM) est considérée comme un disque souple pour la lecture et l'inscription des données. En fait, l'adresse de piste et l'adresse de secteur sont attribuées à l'adresse de la mémoire (RAM); ces adresses de piste et de secteur sont mélangées avec la sortie d'un compteur à 128 états qui génèrent l'adresse dans un secteur pour générer une adresse de mémoire (RAM). Dans le cadre de l'invention, la commande de l'adresse (RAM) étant faite de façon électronique, par opposition à l'accès à tête mécanique d'un système à disque souple classique, il est possible de traiter tout programme recherché suivant le système à disque souple classique, plus de 100 fois plus rapidement que dans le cas d'un système à disque souple classique. La présente invention sera décrite plus en détail à l'aide des dessins annexés dans lesquels a - la figure 1 est un schéma d'ensemble du système; - les figures 2A - 2D sont des chronogrammes servant à expliquer le fonctionnement du système. Selon la figure 1, l'unité centrale de trait Z80 de la société ZILOG. L'unité centrale CPU 1 comporte un bus de données 2, un bus de commande 3 et un bus d'adresses 4. Ces bus sont reliés à une mémoire morte ROM 5 et à une mémoire vive RAM 6. Un programme de base du système comprenant le programme moniteur est enregistré dans la mémoire ROM 5 qui est généralement une mémoire à semi-conducteurs. La mémoire vive RAM 6 est également une mémoire à semi-conducteurs et l'unité centrale CPU 1 accède directement à l'adresse de ces mémoires ROM 5 et RAM 6 par le bus d'adresses 4. Dans le cas de cet exemple, les bus sont également reliés à un amplificateur tampon 7 bidirectionnel. Comme indiqué à la figure 1, le système à disque souple 9 classique, est relié par le tampon bidirectionnel 7, par l'intermédiaire du dispositif de commande de disque souple FDC-8. Selon l'invention, le système comporte une mémoire vive 20, dynamique (DRAM) à semi conducteurs. La capacité totale de la mémoire DRAM 20 est de l'ordre de 250 K Octets, ce qui correspond par exemple, à une capacité de mémoire totale d'un disque souple. Actuellement, on dispose d'une mémoire de 64 K bits, de sorte que 32 chips (plaquettes) de mémoires à 64 K bits, sont alignés sur une plaquette de mémoire pour former la mémoire DRAM 20 à 250 K Octets. La référence 18 se rapporte à un décodeur d'adresses qui génère les signaux d'autorisation ou de sélectic de plaquettes (chips) pour fournir ses signaux à la mémoire ROM , à la mémoire RAM 6, au dispositif FDC 8 et au décodeur 14 du système de mémoire, selon l'invention. Le bus de données 2 du tampon bidirectionnel 7 est relié à un registre tampon de données 11, à un registre d'adresses de piste 12, à un registre d'adresses de secteur 13, 4 2499733 comme cela est respectivement représenté à la figure 1. Un signal d'identification indique quel signal du bus de données 2, tel que l'adresse de piste, l'adresse de secteur ou l'adresse réelle, est fourni au décodeur!4o Le système à mémoire selon l'invention occupe 4 des adresses entrée/sortie (I/O) pour la condition d'état de communication, l'adresse de secteur, l'adresse de piste et la donnée réelle entre unité CPU 1 et le système à mémoire, selon l'invention. Le décodeur 14 est choisi par le signal de décodage du décodeur 18. Le signal de-décodage du décodeur 14 est appliqué aux registres 11, 12, 13 et au dispositif de commande d'état 21, respectivement comme signal ID. En outre, un signal de commande lecture/ inscription sur le bus de commande 3 est fourni au dispositif de commande de temps et de rafraîchissement 15 qui reçoit également la cadence du système fourni par un générateur de cadence (horloge) 10. La cadence de l'horloge est également fournie à l'unité centrale CPU 1 comme cela est bien connu. Le dispositif de commande de temps et de raf- franchissement 15 génère un signal de commande pour les registres 11, 12, 13-- Le signal de donnée ID du décodeur 14 est fourni au registre tampon Il et au dispositif de commande de temps et de rafraichissement 15; le signal de piste ID du décodeur 14 est fourni au registre d'adremses de piste 12 et l'adresse de secteur ID est fournie au registre d'adresses de secteur 13 Le dispositif de commande de temps et de rafraîchissement 15 fournit une cadence de temps au compteur 16 qui donne l'adresse à l'intérieur d'un secteur. Le compteur 16 est un compteur à 128 niveaux qui donne un signalde sortie 7 bits pour le multiplexeur 17. Le multiplexeur 17 reçoit une impulsion de com- mutation rangée/colonne (R/C) du dispositif de commande de temps et de rafraichissement 15. Le registre 12 fournit les deux bits supérieurs parmi les cinq bits du signal de sortie du dispositif de temps et de rafraîchissement 15 pour générer un signal de sélection CASi qui est fourni à la mémoire DRAM 20. Le signal de sortie du registre 13 est un signal à six bits et le bit le moins significatif de ce signal de sortie est fourni au multiplexeur 17 en même temps que les 7 bits du compteur 16 à 128 états, constituant l'adresse de rangée. Les autres des 5 bits du registre 13 et les trois bits du registre 12 sont fournis au multiplexeur 17, comme adresse de colonne. L'adresse de rangée et de colonne à 8 bits, dont on a ainsi fait la synthèse sont fournis à la mémoire DRAM 20 en temps partagé sous la commande du dispositif de commande de temps et de rafraîchissement 15. Le fonctionnement du système à disque quasi souple, selon l'invention, sera expliqué ci-après: Comme cela est bien connu, une mémoire RAM dynamique nécessite une commande de rafraîchissement si bien que l'adresse de rangée fournie par le multiplexeur 17, est toujours commandée selon une fonction de porte par le signal RAS(figure 2C). La figure 2B représente l'adresse de sortie du multiplexeur 17 et la figure 2A l'impulsion de commutation en rangée/colonne (R/C), fournie au multiplexeur 17 par le dispositif de commande de temps et de rafraîchissement 15. Lorsque l'unité centrale CPU 1 demande une lecture ou une inscription, l'un des signaux CASi, fourni par le décodage des deux bits supérieurs du registre 12, qui contient l'adresse de piste, choisit l'un des quatre groupes à 64 K Octets dans la mémoire DRAM 20 et commande par une fonctior de porte, l'adresse de colonne à un instant particulier (figure 2D). Si la demande du bus de commande 3 est un ordre de lecture, la donnée à l'adresse particulière de la mémoire DRAM 20 est fournie au bus de données 2 par le tampon 11, si la demande est un ordre d'inscription, la donnée du bus de données 2 est enregistrée à l'adresse particulière de la mémoire DRAM 20 par l'intermédiaire du tampon 11. Selon l'invention, la mémoire vive à semi conducteurs est traitée comme une mémoire à disque souple. En fait, comme pour la mémoire à disque 3ouple, le numéro de piste et le numéro de secteur sont fournis au circuit de commande de la mémoire pour inscrire et lire 128 Octets de données corres- pondant par exemple à la capacité de données d'un secteur. /.. -6 2499733 C'est pourquoi tout le programme du système pour le fonctionnement d'un disque souple peut être utilisé dans le cas d'un système à mémoire à semiconducteurs, selon l'invention. Dans le cadre de l'invention, on accède plus rapidement à la mémoire à disque quasi souple que dans un système à disque souple habituel, tout en utilisant le programme de fonctionnement du disque, habituel, étant donné la mémoire à semi-conducteurs. REVENDICATIONS ) Système à mémoire vive à semi- conducteurs pour un système micro ordinateur, système caractéri en ce qu'il se compose d'une mémoire vive à semi conducteurs F (6) ayant au moins une borne de données et une borne d'adresse un registre de numéros de piste (12), relié au bus de données système micro-ordinateur, un registre de numéros de secteurs (13)reliés au bus de données du système micro ordinateur, un circuit de commande de temps (15) relié à la mémoire vive à semi conducteurs, un compteur d'adresses (16) pour générer une adresse dans un secteur en réponse à un signal de temps fourni par le circuit de commande de temps, un multiplexeur (17) de données d'adresses pour multiplexer les signaux de sortie du registre de numéros de piste, du registre de numéros de secteurs et du compteur d'adresses (16) pour fournir l'adresse ainsi obtenue par synthèse à la mémoire vive à semi conducteurs (16). 2 ) Mémoire vive à semi conducteurs selon la revendication l, caractérisée en ce que le signal de commande lecture/inscription fourni par le bus de commande du système microordinateur est appliqué au circuit de commande de temps. 3 ) Mémoire vive à semi conducteurs selon la revendication 1, caractérisée en ce que le système comporte un décodeur d'adresses relié au bus d'adresses du système micro-ordinateur pour décoder et fournir des signaux d'autorisation au registre de numéros de piste, au registre de numéros de secteurs et au circuit de commande de temps. ) Mémoire vive à semi conducteurs, selon la revendication 2, caractérisée en ce que le système comporte en outre un tampon de données prévu entre la ligne de bus de données et la mémoire vive à semi conducteurs.