Brevet FR2510330A1 — publié le 19830128

E 1 nsxn PROCEDE ET DISPOSITIF POUR L'ECHANTILLONNAGE D'UN SIGNAL SINUSOIDAL DE FREQUENCE DETERMINEE PAR UN SIGNAL DE FREQUENCE MULTIPLE DE CETTE FREQUENCE DETERMINEE. La présente invention se rapporte à un procédé permettant d'échantil- lonner un signal sinusoïdal de fréquence déterminée par un signal de fré- quence multiple de cette fréquence déterminée et un dispositif mettant en oeuvre ce procédé. Il est connu d'effectuer un tel échantillonnage d'un signal d'entrée, mais les dispositifs de l'art connu présentent une certaine inertie en ce qui concerne le réglage de la phase relative entre le signal d'échantillonnage et le signal d'entrée. Pour pallier cet inconvénient le procédé de l'invention réalise un rattrapage par saut instantané qui permet d'obtenir un déphasage relatif voulu entre le signal d'échantillonnage et le signal d'entrée; c'est à dire que l'on cale le signal d'échantillonnage sur une certaine valeur référence de la phase du signal d'entrée, cette valeur référence pouvant d'ailleurs être nulle. L'invention a pour objet un procédé d'échantillonnage d'un signal sinusoïdal de fréquence F déterminée par un signal d'échantillonnage de fréquence multiple de cette fréquence déterminée permettant d'obtenir un déphasage relatif minimum entre le signal d'échantillonnage A(t) et une valeur de phase référence du signal d'entrée E(t), caractérisé en ce qu'il comporte les étapes suivantes: génération d'un signal d'échantillonnage A(t) de fréquence k F,à phase variable par rapport au signal d'entrée E(t) de fréquence égale à ladite fréquence déterminée, k étant un nombre entier positif; cette phase étant réglable par incréments de T/p, T étant la période du signal d'entrée et p un nombre entier positif; le signal d'échantillonnage A(t) étant asservi par rapport à ce signal d'entrée E(t). génération d'un signal référence de phase obtenu à partir du signal d'échantillonnage A(t), et mesure de l'écart de phase relative du signal d'échantillonnage A(t) par rapport au signal d'entrée E(t) - Choix parmi les réglages de phase possibles du signal d'échantillon- nage A(t) pour minimiser l'écart de phase relative de ce signal par rapport à la valeur de phase référence du signal d'entrée E(t). L'invention a également pour objet un dispositif mettant en oeuvre un tel procédé. L'invention sera mieux comprise au moyen de la description ci-après et des figures annexées parmi lesquelles: la figure 1 est un schéma représentatif du dispositif de l'invention. la figure 2 est un schéma représentatif d'une variante du dispositif de l'invention. les figures 3 et 4 représentent dés diagrammes explicatifs du dispositif de l'invention. la figure 5 représente des diagrammes explicatifs d'une variante du dispositif de l'invention. Avec un signal sinusoïdal E(t) de fréquence déterminée F à convertir en numérique avec un signal d'échantillonnage de fréquence k F asservi sur ce signal sinusoïdal E(t) entrant, quelles que soient les variations de phase entre le signal asservi de fréquence k F et l'entrée de fréquence F on désire obtenir à tout instant une erreur de phase minimale entre le signal d'échantillonnage A(t) et une valeur de phase référence du signal d'entrée E(t), k étant un nombre entier positif Cette valeur de phase référence du signal d'entrée E(t) peut, d'ailleurs, être nulle. La figure 1 représente un dispositif d'échantillonnage suivant l'inven- tion Le signal d'entrée E(t) est par exemple, de la forme A sin ( 2 7 r Ft). Un oscillateur asservi de type VCO, tiré de l'anglais "Voltage Control oscillateur", permet d'obtenir un signal D(t) de fréquence k F asservi sur ce signal E(t) de fréquence F. Le signal d'échantillonnage A(t) obtenu à partir de ce signal D(t) de fréquence k F a sa phase réglable par rapport au signal d'entrée E(t) en p positions possibles; p étant un nombre entier positif, c'est à dire que la mise en phase entre le signal d'échantillonnage A (t) et la phase référence du signal d'entrée E(t) peut être effectuée avec une erreur inférieure à T/p, T étant la période du signal d'entrée. Ainsi le signal E(t) est échantillonné par le signal A(t) en utilisant un convertisseur analogique-numérique 1, dans lequel ces deux signaux E(t) et A (t) sont entrés, on obtient en sortie le signal numérique échantillonné S(t); S(t) peut être par exemple un signal à mots binaires multibits. La figure 3 illustre le signal d'entrée E(t) de fréquence F et les p positions Ai(t) que peut prendre le signal d'échantillonnage A(t) à la sortie du circuit de décalage, parmi lesquelles l'une va être choisie Dans le cas considéré à la figure on a p égal à 7 et donc 7 décalages possibles du signal d'échantillonnage A(t). Ainsi lorsque la valeur de p augmente, la précision du réglage de la phase relative du signal d'échantillonnage A(t) par rapport au signal d'entrée E La mesure de phase relative entre le signal d'échantillonnage A(t) et le signal d'entrée E(t) est effectuée dans un circuit de mesure de phase 7 Ce circuit 7 effectue la mesure de l'écart de phase entre le signal S(t) et un signal de fréquence F obtenu à partir du signal d'échantillonnage A(t) après division par k en fréquence Ce signal de fréquence F sert donc de référence en phase par rapport au signal d'entrée E(t). Le résultat de la mesure de l'écart de phase permet la sélection d'une des phases du signal d'échantillonnage A(t) pour minimiser ainsi la phase relative entre ce signal A(t) et la valeur référence de phase du signal d'entrée E(t). Pour effectuer cette sélection on peut utiliser une mémoire 8 par exemple de type "non volatile programmable à lecture seule"ou "PROM" (de l'anglais Programmable Read Only Memory) dans laquelle a été mémorisé un tableau permettant de choisir l'une des p phases du signal d'échantillonnage A(t); en sortant un mot de commande qui est fonction de l'écart de phase mesuré. Pour obtenir un signal d'échantillonnage A(t) de phase réglable en p positions par rapport au signal d'entrée, le signal sortant de l'oscillateur asservi 2 de fréquence k F est entré dans un registre à décalage 5 commandé par une horloge de fréquence pk F obtenue par multiplication en 3 de la fréquence k F du signal sortant de l'oscillateur asservi On peut réaliser cette 2 510330 multiplication de fréquence k F par p, par exemple en utilisant un filtre accordé sur la fréquence pk F que l'on désire obtenir Les sorties de ce registre à décalage 5 passent ensuite par un multiplexeur qui sélectionne l'une des p sorties de ce registre à décalage 5, et ainsi on sélectionne l'une des p phases possibles du signal d'échantillonnage A(t) Ce mutiplexeur est commandé par un mot de commande sortant de la mémoire 8 fonction de l'écart de phase relative entre le signal d'échantillonnage A(t) et le signal d'entrée E(t). Le signal sortant du circuit de mesure de phase 7 sert par exemple d'adresse à la mémoire 8 de type "PROM" Compte-tenu de l'erreur de phase et du rattrapage par pas de T/p, une entrée du multiplexeur est sélection- née Cela conduit à une erreur de phase -y minimale telle que O y Cette erreur résiduelle pourrait par exemple être donnée directement par une deuxième mémoire sur cette figure 1 Le convertisseur analogique numérique est du type comprenant une sortie en parallèle, dans une autre variante non représentée il est tout aussi possible de considérer un conver- tisseur analogique-numérique avec une sortie série Ceci explique l'existance des bus représentés en double-ligne sur la figure l et aussi sur la figure 2. Le signal V(t) est un signal de validation de la mesure de phase C'est par exemple un signal logique qui lorsqu'il est à l'état "P" constitue une fenêtre dans laquelle la mesure de phase peut avoir lieu; En dehors de cette fenêtre le calcul de mesure de phase étant invalidé. La figure 2 illustre une autre façon d'obtenir un signal d'échantillon- nage A(t) réglable en phase par rapport au signal d'entrée E(t) le procédé d'échantillonnage reste le même que celui exposé précédemment, seuls les circuits 4 et 5 de la figure l sont remplacés par les circuits 9 et 10 de la figure 2. Au lieu de sélectionner l'une des p sorties d'un régime à décalage 5 par l'intermédiaire d'un multiplexeur 4, on supprime un certain nombre d'impul- sions en 10 du signal de fréquence pk F obtenu à la sortie du multiplexeur 3. En supprimant ces impulsions et en divisant en 9 ensuite la fréquence du signal ainsi obtenue par p, on obtient un signal d'échantillonnage A(t) de phase réglable en p positions par rapport au signal d'entrée E(t). 2 510330 Ce circuit de suppression d'impulsions 10 est commandé par un signal provenant de la mémoire 8 dans lequel a été mémorisé un tableau de correspondance Le type de commande de cette mémoire 8 est le même que celui décrit pour la figure 1: c'est à dire cette mémoire est par exemple du type "PROM" Elle contient un tableau de correspondance qui permet de sortir un mot de commande fonction de l'écart de phase mesuré. Le signal M(t) est un signal d'autorisation de modification de la phase du signal d'échantillonnage A(t) Le signal C(t) est un signal permettant le chargement de compteurs à une valeur égale du nombre d'impulsions du signal de fréquence pk F à supprimer, ce qui permettra ensuite de décompter ce nombre d'impulsions à supprimer. Le diagramme de la figure 4 illustre le processus de conversion L'axe OX, représente le "zéro analogique", c'est à dire la valeur moyenne du signal sinusoîdal E(t), l'axe OX 2 représente le " zéro numérique" du signal is converti. Dans un exemple de réalisation concrète, le convertisseur analogique- numérique 1 est un convertisseur à sorties parallèles, par exemple fournis- sant un mot codé binaire de 9 bits, le bit de plus fort poids représentant le signe L'amplitude crète à crète du signal sinusoïdal peut être décomposée n en 2 incréments, soit 512 dans le cadre de l'exemple choisi. De façon usuelle, le signal d'échantillonnage A(t) est dérivé à partir d'un signal D(t) de même fréquence F que le signal d'entrée E(t), ce signal étant asservi sur ce signal d'entrée E(t) Pour ce faire, on utilise un multiplicateur de fréquence 3 de type connu Pour fixer les idées et pour simplifier la représentation des signaux, k a été choisi égal à 4 Sur les axes OX 3 et OX 4 sont représentés en trait plein les impulsions constituant les signaux respectifs A(t) et B(t). Le déphasage du signal A(t) par rapport au signal E(t) est égal à y représenté sur l'axe des temps: L'échantillonnage a lieu aux instants tl, t 2, t 3 et t 4, (à l'intérieur d'une période T du signal et des mots successifs de 9 bits représentant l'amplitude de ces échantillons VNI à VN 4 sont disponibles sur les sorties parallèles du convertisseur analogique-numérique 1 après les instants d'échantillonnage. Dans de nombreuses application le déphasage entre le signal à conver- tir E(t) et le signal d'échantillonnage A(t) doit être constant et égal a une valeur préétablie définie en amplitude et en signe Dans ce qui suit cette valeur référence est appelée S ou valeur de consigne. Dans la réalité, comme représentée sur le diagramme de la figure 4, le déphasage réel a diffère de la valeur de consigne g, qui serait obtenu par les signaux d'échantillonnage, représentée en traits interrompus. Il existe de nombreuses méthodes pour minimiser l'écart entre a et g que l'on appelera dans ce qui suit erreur de phase résiduelle I, c étant donné par la relation: + = Sa. Le procédé de mesure de l'erreur de phase résiduelle 4 sort du cadre de la présente invention Cependant il peut être utile de décrire brièvement un procédé permettant cette mesure avec rapidité et précision particuliè- rement adapté à la présente invention. Ce procédé fait l'objet d'une demande de brevet déposé ce jour au nom de la demanderessse et intitulé:"Dispositif de mesure de langle de phase entre un signal sinusoidal et un signal logique périodique de même fré- quence". Selon ce procédé, on échantillonne le signal d'entrée E(t) à convertir, de manière analogue à ce qui a été décrit en relation avec le diagramme de la figure 4, à l'aide d'un signal A(t) de fréquence quadruple de la fréquence du signe E(t) Dans le cadre de l'exemple choisi, le convertisseur analogique- numérique fournit un mot binaire de 9 bits, le bit de plus fort poids représentant le signe de Péchantillon Il y a donc 512 niveaux numériques possibles. Avec un signal d'entrée sinuso Ydal de la forme E(t) = A sin ( 2 7 r Ft), on obtient à l'intérieur d'une période, l'échantillon référencé VNI, qui repré- sente sin a et l'échantillon VN 2 qui représente cos a Pour ce faire lorsque la valeur numérique de l'échantillon est supérieure à 256 (arche positive de la sinusolde) on utilise directement cette valeur numériques pour le calcul des deux fonctions Dans le cas contraire c'est à dire entre o et 256 (arche négative), on complémente à deux la valeur numérique fournie par le convertisseur La discrimination s'effectue par l'examen du bit 28 représen- tant le signe En réalité les valeurs échantillonnées représentent respecti- 10330 vement A sin 4 et A cos f A étant l'amplitude maximale du signal analogique. Pour s'affranchir du coefficient A, on calcule ensuite tg c ou cotg y, selon que A Isin mots binaires représentant A I cos 4 1 et A sin | 1. Comme il vient d'être rappelé selon le résultat de la comparaison entre les valeurs A i sin 41 et A 1 cos 4 l, dans une dernière étape du procédé, l'angle 4 est calculé respectivement à partir de tg 4 ou cotg 4 On peut également, pour effectuer ce calcul, utiliser une mémoire de type "PROM" adressée par le mot binaire représentant tg 4 ou cotg 4 et fournissant un mot binaire sur sa sortie' représentant l'erreur de phase résiduelle recherchée Par ce procédé, la mesure de 4 est indépendante de l'amplitude du signal sinusoïdal et la précision obtenue dépend uniquement du nombre de bits fournis par le convertisseur analogique-numérique Dans le cadre de l'exemple choisi, la précision avec 9 bits est supérieure à 10. Cette dernière méthode permet donc de s'affranchir de l'amplitude du signal d'entrée E(t), ce qui est très important lorsque cette amplitude varie par exemple dans le cas d'un signal "Burst" en vidéo On obtient de plus un maximum de précision avec une grande vitesse de calcul. Cette méthode de mesure de phase 4 ainsi que le dispositif illustré à la figure 2, peuvent être considérés par exemple avec un signal d'entrée E(t) constitué par un signal télévision PAL ou NTSC, avec p = 8 Le signal composite PAL ou NTSC comporte au début de chaque ligne une salve ou "Burst" B(t) constituée d'une fraction de la sous porteuse couleur Ce signal sinusoïdal permet de faire une mesure de la phase d'échantillonnage du signal A (t) et de la corriger à chaque ligne pour que ce signal d'échantillon- nage soit en phase avec la sous porteuse. Pour ce faire on supprime à chaque ligne, après la mesure de phase grâce au circuit 10, un certain nombre d'impulsions du signal de fréquence pk F (avec p = 8 k = 4 N avec N entier positif) pour obtenir la phase minimum du signal d'échantillonnage A(t) par rapport au signal de sous porteuse Le signal V(t) ne valide la mesure de phase que pendant la durée du signal B(t). Sur la figure 5, le signal E(t) est un signal de télévision composite du type mis en oeuvre dans un système simultané de télévision en couleur; Ce signal étant divisé en intervalles de temps représentant des lignes de balayage d'un organe de visualisation et comportant au début de ces intervalles une salve ou "Burst" de signaux sinusoïdaux haute fréquence dits de sous-porteuse B(t) Le signal C(t) représente le signal de chargement des compteurs qui sont chargés au nombre d'impulsions du signal de fréquence pk F (avec p = 8 et k = 4) à supprimer dans le circuit 10 Le signal M(t) est le signal d'autorisation de modification de la phase c, et F(t) est la fenêtre de durée permettant de supprimer le bon nombre d'impulsions du signal de fréquence pk F, pour régler la phase du signal d'échantillonnage A (t). Dans ce cas o le signal d'entrée E(t) est un signal télévision, le déphasage minimum à obtenir est le déphasage entre le signal d'échantillon- nage et la sous-porteuse couleur Celle ci a une fréquence F de Pordre 4 mégahertz Dans ce cas, le déphasage minimum que l'on puisse obtenir est 1132 x 360 = 11 . Le convertisseur analogique numérique est à titre d'exemple un convertisseur analogique-numérique 9 bits à sortie parallèle de type DC 1019 commercialisé par la firme TRW. Le dispositif de l'invention peut notamment, être appliqué aux magné- toscopes. 10330 REVENDICATIONS I Procédé de l'échantillonnage d'un signal sinusoïdal de fréquence F déterminée par un signal d'échantillonnage de fréquence multiple de cette fréquence déterminée permettant d'obtenir un déphasage relatif minimum entre ce signal d'échantillonnage A(t) et une valeur de phase référence du signal d'entrée E(t), caractérisé en ce qu'il comporte les étapes suivantes: génération d'un signal d'échantillonnage A(t) de fréquence k F, à phase variable par rapport au signal d'entrée E(t) de fréquence égale à ladite fréquence déterminée, k étant un nombre entier positif; Cette phase étant réglable par incréments de T/p, T étant la période du signal d'entrée et p un nombre entier positif, le signal d'échantillonnage A(t) étant asservi par rapport à ce signal d'entrée E(t). génération d'un signal référence de phase obtenu à partir du signal d'échantillonnage A(t) et mesure de l'écart de phase relative du signal d'échantillonnage A(t) par rapport au signal d'entrée E (t). choix parmi les réglages de phase possibles du signal d'échantillon- nage A(t) pour minimiser l'écart de phase relative de ce signal par rapport à la valeur de phase référence du signal d'entrée E(t). 2 Procédé suivant la revendication 1, caractérisé en ce que le signal numérique S(t) sortant du convertisseur analogique-numérique 1 est un signal à mots Linaires multibits. 3 Procédé suivant la revendication 1 caractérisé en ce que la valeur de phase référence du signal d'entrée est nulle. 4 Procédé suivant l'une quelconque des revendications 1 ou 2, carac- térisé en ce que le signal d'entrée E(t) est un signal de télévision composite du type mis en oeuvre dans un système simultané de télévision en couleur, ce signal de télévision étant divisé en intervalles de temps représentant des lignes de balayage d'un organe de visualisation et comportant au début de ces intervalles une salve de signaux sinusoîdaux haute fréquence dits de sous-porteuse; les coefficients p et k obéissant aux relations suivantes: p égale 8 et k égale 4 N avec N entier plus grand ou égal à 1. 10330 Procédé suivant la revendication 4, caractérisé en ce que le système simultané de télévision en couleur est le "PAL". 6 Procédé suivant la revendication 4, caractérisé en ce que le système simultané de télévision en couleur est le "NTSC". 7 Dispositif mettant en oeuvre le procédé selon l'une quelconque des revendications 1 ou 2, caractérisé en ce qu'il comporte un oscillateur asservi ( 2) qui permet de générer le signal d'échantil- lonnage A(t) de fréquence k F. un convertisseur analogique numérique ( 1) convertissant un signal d'entrée E(t) en un signal de sortie S(t) numérique et recevant sur une entrée d'échantillonnage ledit signal d'échantillonnage A(t). un circuit de réglage de la phase du signal d'échantillonnage A(t) par rapport au signal d'entrée E(t) par incréments de T/p, T étant la période du signal d'entrée et p un nombre entier positif, connecté par une entrée à l'oscillateur asservi ( 2). un circuit diviseur de fréquence par k ( 6) recevant en entrée le signal d'échantillonnage A(t) et permettant d'obtenir un signal référence de phase. un circuit de mesure de la phase relative ( 7) entre le signal d'échantillonnage A(t) et le signal d'entrée E(t) recevant en entrées le signal numérique S(t) et le signal référence de phase. 8 Dispositif selon la revendication 7, caractérisé en ce qu'il comprend une mémoire ( 8) dans laquelle est mémorisé un tableau, cette mémoire étant adressée par le signal sortant du circuit de mesure de phase relative ( 7), cette mémoire délivrant alors un mot de commande permettant de com- mander le circuit de réglage de la phase du signal d'échantillonnage. 9 Dispositif selon la revendication 7, caractérisé en ce que le circuit de réglage de la phase du signal d'échantillonnage A(t) comprend un circuit multiplicateur de la fréquence par p dans lequel est entré le signal sortant de l'oscillateur asservi ( 2), un registre à décalage ( 5) à p étages dans lequel- sont entrés le signal sortant de l'oscillateur asservi ( 2) et le signal sortant du multiplicateur de fréquence ( 3), et un multiplexeur ( 4) recevant le mot de commande issu de la mémoire ( 8) lui permettant aussi en fonction de l'écart de phase relative mesuré de choisir l'une des sorties du registre à décalage (M). 10330 Dispositif selon la revendication 7, caractérisé en ce que le circuit de réglage de la phase du signal d'échantillonnage A(t) comprend un circuit multiplicateur de fréquence par p ( 3) sur lequel est entré le signal sortant de l'oscillateur asservi ( 2), le signal sortant de ce multiplicateur de fréquence ( 3) étant alors entré dans un circuit ( 10) de suppression d'impulsions recevant le mot de commande issu de la mémoire ( 8) lui permettant ainsi de supprimer un certain nombre d'impulsions du signal issu de ce multiplicateur de fréquence et ainsi d'obtenir le signal d'échantillonnage A(t) après division* de la fréquence de signal par p.