Brevet FR2505112A1 — publié le 19821105

La présente invention concerne la transmission de données numériques et, plus particulièrement, de nouveaux procédés et appareil pour transmettre des données numériques à un débit binaire élevé dans un système de liaison par cou- rants porteurs sur lignes d'énergies ayant un niveau élevé de bruit dû aux harmoniques dans les milieux de transmission des lignes d'énergie. Il est souvent souhaitable de pouvoir communiquer des données numériques sur des milieux existants, tels que les circuits de raccordement au réseau électrique dans un bâtiment La transmission d'un courant porteur modulé sur des lignes d'énergie, ou liaison par courants porteurs sur lignes d'énergie (CPL), présente des problèmes propres, du fait de la tension de bruit non Gaussienne sur le milieu. Ce milieu est de manière type altéré par des pics de bruit apparaissant à des intervalles égaux à l'inverse de la fréquence de ligne ( 60 Hz aux Etats-Unis), c'est-à-dire par des pics de bruit qui apparaissent à des intervalles de 1/60 de seconde Ces pics donnent naissance à un spectre de bruit comportant des harmoniques de la fréquence de liane ( 60 hz) en plus du bruit "blanc" Gaussien Les harmoniques de la fréquence de ligne diminuent le rapport signal/Sruit qui pourrait autrement être obtenu, et souvent conduisent à des taux d'erreur inacceptablement élevés ou à une panne totale des transmissions Il n'est souvent pas possible de venir à bout du problème du bruit dû aux harmoniques en imposant des tensions de signal de courant porteur plus élevées sur le milieu de transmission de la ligne d'énergie Ceci peut être en partie dû à des contraintes légales imposées par les Pouvoirs Publics, à l'effet néfaste sur l'équipement prélevant l'énergie de la ligne du circuit de raccordement, ou à l'apparition de niveaux inacceptables d'interférences entre des systèmes de transmission adjacents utilisant le même milieu. Une autre solution suggérée pour pallier les problèmes des harmoniques de la fréquence de ligne a été d'utiliser des techniques d'étalement du spectre, dans lesquelles le procédé de modulation étale l'énergie des signaux de trans- mission sur une largeur de bande de transmission beaucoup plus grande que la largeur de bande originale du signal Un modulateur convenable somme sélectivement l'énergie du signal présente dans la largeur de bande de transmission, et rejette le bruit, grâce à quoi on obtient un meilleur rapport signal/bruit On a suggéré d'utiliser à cette fin la modulation avec étalement du spectre, et en particulier "la modulation par impulsion de fréquence variable" (chirp frequency- modulation form), comme décrit dans S Eread Spectrum Systems" de Robert C Dixon (Wiley-interscience, 1976) Dans le système classique d'étalement du spectre Dar fréquence variable, il faut des récepteurs et émetteurs de structure relativement complexe pour transmettre une onde de signalisation variant initialement dans un premier sens à partir d'une première fréquence vers une deuxième fréquence pour un chif- fre binaire de logique un et dans un sens opposé à partir de la seconde fréquence vers la première fréquence pour un chif- fre binaire de logique zéro Cette "onde variable de modulation" (chirp waveform) présente des complications particulières en ce qui concerne la synchronisation des chiffres binaires et nécessite des équipements supplémentaires pour fournir des chiffres binaires de données et assurer la synchronisation à l'extrémité de réception D'autres difficultés peuvent apparaître du fait des discontinuités de fréquence apparais- sant lorsqu'on transmet une chaîne de chiffres binaires identiques On recherche donc un procédé pour moduler une porteuse de transmission sur ligne d'énergie à un débit binaire élevé et fournir une immunité relativement grande au bruit harmoniques de la ligne d'énergie, tout en ayant des récepteurs et émetteurs de structure relativement simple ainsi qu'en assurant la synchronisation des chiffres binaires entre l'émetteur et le récepteur du système. Selon la présente invention, on réale la fréquence de sortie d'un émetteur dans un système de transmission sur ligne d'énergie pour qu'il ait une fréquence instantanée qui soit une fréquence centrale prédéterminée au début, milieu et à la fin de chaque intervalle de temps d'un chiffre binaire La fréquence instantanée de l'émetteur varie avec une fréquence maximum et une fréquence minimum une fois pen- dant chaque intervalle de temps d'un chiffre binaire, avec la présence des fréquences maximum et minimum, ou minimum et maximum aux instants un quart et trois quarts de l'intervalle de temps du chiffre binaire apparaissant respectivement pour un premier état binaire et un second état binaire Avantageu- sement, des variations linéaires de la fréquence instantanée transmise en fonction du temps apparaissent pendant chaque quart de l'intervalle du chiffre binaire On réalise la sup- pression des effets des harmoniques de fréquence de la ligne d'énergie au moyen de l'onde résultante à triple rampe dans chaque intervalle de temps de chiffre binaire. Dans une réalisation recommandée, un émetteur four- nissant uneonde modulée par impulsion de fréquence variable à triple rampe, aux milieux de transmission des lignes d'éner- gie, utilise un registre à décalage à entrée parallèle/sortie série synchronisé à quatre fois la vitesse d'entrée des données, et un intégrateur ultérieur pour fournir une tension analogique à triple rampe à l'entrée de caunuade de la fréquence d'un oscillateur commandé en tension, ayant "l'onde variable de modulation" couplée à sa sortie avec la ligne d'énergie. On utilise des décalages de niveau, une inversion et une amplification appropriés de l'onde pour réaliser un émetteur qui peut ne comporter que trois circuits intégrés standard. Une réalisation recommandée de récepteur, pour récupérer à la fois les données et l'information d'impulsion de synchronisation des milieux de transmission des lignes d' énergie sur lesquels est présente l'onde variable de modulatior à triple rampe, utilise une boucle verrouillée en phase dont le signal de sortie traverse un intégrateur puis un sépara- teur afin de récupérer les données binaires, le signal de sortie de l'intégrateur étant redressé totalement et détecté en fonction d'un seuil pour fournir les impulsions de synchronisation des chiffres binaires Avantageusement, on pré-traite par amplification, limitation d'amplitude et filtrage de la bande passante le signal de transmission sur la ligne d'énergie avant introduction dans la boucle verrouillée en phase L'appareil selon la présente invention fournira un degré élevé de réjection des harmoniques de la fréquence de la ligne d'énergie avec un équipement relative- ment simple et peu coûteux, et fournira également une syn- chronisation facile des chiffres binaires entre émetteur et récepteur. En conséquence l'invention a pour buts de fournir un nouveau procédé pour moduler un courant porteur de transmission sur ligne d'énergie pour transmettre à un débit binaire élevé des signaux modules de données numériques par courants porteurs sur lignes d'énergie des- tiné à être utilisé dans des systèmes de transmission par courants porteurs sur lignes d'énergie ayant un niveau élevé de bruit dû aux harmoniques; - de fournir un nouvel appareillage émetteur et récepteur utilisant le nouveau procédé. La suite de la description se réfère aux figures annexées qui représentent respectivement: Figure 1, un schéma synoptique simplifié d'un système de transmission sur ligne d'énergie, et de la charge et des sources de bruit qui l'affectent, permettant de comprendre les principes de la présente invention; Figures la et lb, des ondes coordonnées de la fréquence et de la tension de commande pour la transmission de chiffres binaires de données numériques selon le procédé de la présente invention; Figure lc, un graphique montrant la relation entre la tension de commande du VCO et la fréquence; Figures 2 et 2 a, des schémas d'un émetteur utilisé dans le procédé de la présente invention Figures 3 a 3 e un jeu d'ondes coordonnées engendrées dans l'émetteur recommandé de la figure 2 Figures 4 et 4 a des schémas d'une réalisation présen- tement recommandée d'un récepteur pour récupérer les données numériques des milieux de transmission de la ligne d'énergie, transmises selon le procédé de la présente invention Figures 5 a 5 d un jeu d'ondes coordonnées apparaissant dans le récepteur de la figure 4 et utiles pour comprendre les principes de son fonctionnement; et Figures 6 a 6 b et 6 c 6 d, des jeux d'ondes coordonnées illustrant la rejection des harmoniques de la fréquence de ligne dans un système de transmission sur ligne d'énergie utilisant le procédé et l'appareillage de la présente invention. En se référant initialement aux figures 1, la, lb et lc, un système 10 de transmission sur ligne d'énergie comprend un émetteur 11 pour transmettre des données numériques à un récepteur 12, en utilisant un circuit de raccordement 14 de ligne d'énergie comme milieu de transmission Classiquement, le circuit de raccordement 14 comporte tous les circuits branchés à l'enroulement secondaire d'un transformateur de distribution de courant 15 Ainsi, le circuit de raccor- dement 14 peut être un circuit de 220 volts desservant une ou plusieurs résidences, à partir de l'enroulement secondaire d'un transformateur abaisseur de distribution, ou peut être tout le c&blage de distribution dans un bâtiment entier de bureaux, à une tension quelque peu plus élevée (d'environ 440 volts) o le courant du bâtiment commercial est fourni par l'enroulement secondaire d'un unique transformateur abaisseur de distribution. Le but principal du circuit 14 est de fournir du courant électrique, à la fréquence de ligne, à au moins une charge 17, telle que des éclairages électriques, des moteurs, etc. Le but secondaire du circuit 14 est d'agir comme milieu de système de transmission Ce but secondaire se trouve géné par d'autres charges 19, qui peuvent être commandées par l'appareillage 20, tel qu'un gradateur de lumière, une commande de la vitesse d'un moteur, etc qui agissent non seulement comme une source de bruit "blanc" Gaussien mais aussi comme une source d'hamorniques de la fréquence de ligne (classiquement 60 Hz aux Etats-Unis) Les harmoniques de la fréquence de ligne diminuent le rapport signal/bruit que l'on pourrait autrement obtenir dans le système de liaison CPL, et conduisent souvent à des taux d'erreurs élevés inacceptables des chiffres binaires et, occasionnel- lement à une panne complète de transmission entre l'émet- teur il et le récepteur 12. Selon l'invention, la fréquence F de sortie de l'âwet- teur Il est réglée pour a %oir la relation de fréquence variable de modulation (chirp frequency) représentée à la figure la, au moyen d'une onde V de tension de commande de la fréquence d'entrée représentée figure lb, avec la relation représentée figure lc La tension de commande V de la fréquence est à une valeur centrale Vc et la fréquence F de l'émetteur est à une fréquence centrale fc au début, milieu et à la fin de chaque intervalle de temps T d'un chiffre binaire. Un chiffre binaire de donnée "un binaire" est transmis, en un intervalle de temps de chiffre binaire T, en obligeant la tension de commande V de la fréquence et la fréquence F à s'accroître linéairement de la tension centrale Vc, et de la fréquence centrale fc, respectivement, vers une tension de commande maximum Vc + AV et une fréquence maximum fc + Af, respectivement, pendant le quart initial de l'intervalle de temps d'un chiffre binaire Ensuite, la tension de commande et la fréquence sont toutes deux linéairement diminuées dans la moitié médiane de l'intervalle de temps d'un chiffre binaire, vers une tension de commande minimum Vc AV, avec la fréquence de la porteuse descendant vers une fréquence minimum fc Af Ensuite, dans le quart final de l'interval- le de temps du chiffre binaire un, la tension de commande et la fréquence transmise instantanément sont toutes deux linéairement augmentées respectivement vers la tension centrale Vc, et la fréquence centrale fc. Un chiffre binaire de donnée "zéro binaire" est transmis d'une manière qui est l'image dans un miroir de la précédente, en un autre intervalle de temps T' de chiffre binaire Le chiffre binaire de donnée "zéro binaire" débute à la tension centrale Vc et à la fréquence centrale instantanée f et est transmis en: diminuant la tension de c commande V de la fréquence linéairement vers la valeur minimum Vc AV, avec une diminution linéaire de la fré- quence instantanée vers la fréquence minimum fc Af, dans le premier quart de l'intervalle de temps du chiffre binaire; puis augmentant linéairement à la fois la tension de commande et la fréquence instantanée associée depuis la tension minimum Vc AV et la fréquence minimum f Af, vers la tension de commande maximum VC + AV et la fréquence maximum associée f + Af, dans la moitié médiane de l'inter- valle de temps du chiffre binaire; et dans le quart final de l'intervalle de temps du chiffre binaire, diminuant linéairement à la fois la tension de commande et la fréquence instantanée transmise de leurs valeurs maximum vers les valeurs centrales Vc et f, respectivement On doit compren- dre que l'appareillage particulier peut exiger que la tension de commande ait une relation inverse de la fréquence instantanée, c'est-à-dire, une diminution ou une augmentation de la tension de commande se traduisant respectivement par une augmentation ou une diminution de la fréquence instantanés On doit également comprendre que les ondes logiques positives décrites ci-dessus peuvent être inversées pour transmettre des données logiques négatives, si le système CPL particulier l'exige. En modulant en fréquence de cette manière le signal de sortie de l'émetteur, on peut utiliser une structure relati- vement simple pour l'émetteur 11 et le récepteur 12, tout en obtenant un degré élevé de suppression des harmoniques de la fréquence de ligne pour réduire les effets du bruit dû aux harmoniques L'utilisation d'onde variable de modulation permet également le balayage facile de la fréquence ins- tantanée de la porteuse au récepteur, car il n'y a pas de sauts brusques de fréquence (comme on en trouve dans beaucoup d'autres formes de modulation par onde de fréquence variable. De plus cette forme de modulation par onde de fréquence variable élimine la nécessité de synchronisation des chiffres binaires entre le récepteur et l'émtteur, car le récepteur peut fournir à la fois le dourant de chiffres binaires de données et les impulsions de synchronisation des chiffres binaires reçus de l'émetteur. En se référant maintenant aux figures 2, 2 a et 3 a-3 e F on a représenté schématiquement une réalisation présentement recommandée de l'émetteur 11 Une entrée de données lia de l'émetteur est alimentée (par un circuit de données non représenté) avec des données binaires, à un débit de I/T chiffres binaires par seconde, à transmettre Ure onde de synchronisation, à un débit de 1/( 4 T) impulsions par seconde, est simultanément fournie par le circuit de données (non représenté) à l'entrée llb de synchronisation L'onde de synchronisation est appliquée à l'entrée 30 a d'un diviseur par quatre 30, qui peut être un circuit intégré logique à deux bascules CMOS 4027 standard ou similaire L'onde à la sortie 30 b du diviseur par quatre 30 est un train d'impulsions de synchronisation à un débit de 1/T impulsions par seconde Cette onde est inversée par un premier inverseur 32 et appliquée, en tant que premier signal de synchronisation CLK 1, à l'entrée de synchronisation 34 a P/S "décalage entrée parallèle", d'un registre à décalage 34 à entrée parallèle-sortie série, à quatre chiffres binaires, qui peut être un circuit CMOS 4035 standard ou similaire L'onde de synchronisation à l'entrée llb est appliquée comme second signal de synchronisation CLK 2 à une entrée CLK de synchronisation 34 b "sortie série" du registre à décalage à quatre étages 34 Le registre à décalage 34 a une entrée de données 34 c 1 à 34 c 4 pour chacun de ses quatre étages Les entrées de données 34 c 1 et 34 c 4 du premier et du quatrième étage sont reliées ensemble à la sortie d'un second inverseur 36 ayant une entrée reliée à l'entrée de données lia de l'émetteur On peut former l'inverseur 36 en reliant ensemble les deux entrées d'une porte NON-ET à 2 entrées, telle celle que forme une partie d'un circuit intégré CMOS 4011 standard et similaire L'entrée des données lia est reliée directe- ment aux entrées 34 c-2 et 34 c-3 du second et du troisième étage du registre à décalage Si on utilise un registre à décalage CMOS 4035, la sortie 34 d Q 3 du registre à décalage est reliée à l'entrée d'un inverseur auxiliaire 38, qui peut être une autre partie du circuit CMOS 4011, et sa sortie est reliée aux deux entrées J et K du premier étage du registre, pour une marche en décalage avec sortie série appropriée. La sortie 34 d du registre à décalage est aussi reliée à l'entrée 40 a d'un inverseur-décaleur de niveau 40. L'inverseur-décaleur de niveau 40 fait varier les tensions des niveaux logiques de la sortie du registre à décalage (tensions qui sont classiquement d'environ zéro volt pour le niveau logique zéro et d'environ + V volts, le potentiel de fonctionnement appliqué au registre à décalage, pour le niveau logique un) en une onde de forme semblable mais de niveaux logiques zéro et un différents, comme exigé à l'entrée 42 a d'un intégrateur 42 L'onde à la sortie 42 b de l'intégrateur est une onde triangu- laire ayant des segments de tension variant linéairement pendant chaque quart successif de l'intervalle de temps d'un chiffre binaire T ou T'. L'inverseur-décaleur de niveau 40 et l'intégrateur 42 peuvent être fournis (figure 2 a) par deux amplificateurs opérationnels 40 ' et 42 ' L'entrée + non inverseuse 40 a' du premier amplificateur opérationnel est directement reliée à la sortie 34 d du registre à décalage L'entrée inver- seuse 40 b' du premier amplificateur opérationnel est reliée au curseur d'un potentiomètre 44, lui-même branché entre le potentiel de fonctionnement positif +V et le potentiel de terre Le premier amplificateur opérationnel fonctionne comme un décaleur de niveau et a une sortie 40 c' reliée à un potentiomètre 44 dont le curseur est relié par une résis- tance 46 à l'entrée-inverseuses 42 a' d'un second amplifica- teur opérationnel 42 ' L'entrée + non-inverseuse du second amplificateur opérationnel est reliée au potentiel de terre. Le second amplificateur opérationnel est un intégrateur d'inversion et a une sortie 42 c' reliée en retour à son 25051 12 entrée non inverseuse 42 a' par un circuit de réaction 50 comprenant un condensateur d'intégration 50 a et un élément de résistance relativement élevé 50 b monté en parallèle. La sortie 42 b de l'intégrateur est reliée à l'entrée 52 a d'un amplificateur à gain réglable 52 utilisant un autre amplificateur opérationnel 52 ' L'amplificateur 52 a un gain réglable entre zéro et -2 Une entrée + non inver- seuse 52 b' est reliée par un réseau d'entrée 54, constitué d'une résistance 54 a en série avec un condensateur 54 b, à la sortie 42 b de l'intégrateur La sortie 52 c' de l'amplifi- cateur opérationnel est reliée par une résistance variable de réglage du gain 56 à l'entrée inverseuse 52 b' La sortie 52 b de l'amplificateur est prise à la sortie 52 c' de l'amplificateur opérationnel et est reliée à l'entrée 58 a d'un décaleur de niveau 58 L'entrée + non-inverseuse 58 a' de l'amplificateur est reliée au curseur d'un potentiomètre , lui-même couplé entre le potentiel de fonctionnement positif +V et le potentiel de terre Une entrée inverseuse 58 b' est reliée par une résistance d'entrée série 62 à l'entrée 58 a du décaleur de niveau reliée à la sortie 52 b de l'amplificateur Une résistance de réaction 64 est reliée entre l'entrée-inverseuse 58 b' et la sortie 58 c' de l'ampli- ficateur opérationnel, à laquelle est fournie la sortie 58 b du décaleur de niveau Chacun des amplificateurs opération- nels 40 ', 42 ', 52 ' et 58 ' peut être un amplificateur opérationnel distinct tel qu'un amplificateur opérationnel à circuit intégré type 741 standard ou peut être une partie d'un circuit intégré d'amplificateur multi-opérationnel, tel que l'amplificateur double type 747 ou un des nombreux circuits intégrés d'amplificateur quadruple standards. Tous les amplificateurs opérationnels sont branchés entre des sources de potentiel de fonctionnement positif et négatif +V et -V. La sortie 58 b du décaleur de niveau est reliée à l'entrée 66 a de tension de commande d'un oscillateur 66 commandé en tension (VCO) La fréquence de l'onde à la sortie 66 b du VCO est réglée à une fréquence centrale de repos, par exemple de l'ordre de 150 K Hz dans la réalisation représentée, et varie à partir de cette fréquence centrale en fonction de la tension à l'entrée de commande 66 a A titre d'illustration, le VCO 66 peut être un circuit intégré 66 ', tel que le circuit intégré standard LM 566, ayant une entrée de commande 66 a', réglant la fréquence à deux sorties 66 b' et 66 b'' Les sorties du VCO peuvent être couplées à deux fils de la ligne du circuit de raccordement par un coupleur de ligne 68, aui peut comporter deux condensateurs d'isolation 68 a et 68 b. Lorsqu'on utilise le circuit intégré particulier LM 566 pour le VCO, on y relie un élément capacitif 70 de détermination de la fréquence centrale et des résistances 72 a et 72 b, la valeur de la résistance variable 72 b étant réglée pour obte- nir la fréquence centrale voulue On utilise également un. élément capacitif 74 de détermination de la vitesse de balayage. On va maintenant considérer le fonctionnement de l'émetteur 11, lorsqu'il envoie un chiffre binaire de donnée de logique un pendant l'intervalle de temps T et un chiffre binaire de dontie de logiqae zéro pendant l'intervalle de temps suivant T' L'entrée des données lia reçoit un niveau logique un à l'instant t Ofniveau logique un qui continue sur tout le premier intervalle de temps T, jusqu'au départ, à l'ins- tant t'O, de l'intervalle de temps suivant T' A l'instant t'0, et pendant tout le second intervalle de temps T', l'entrée des données lia est à un niveau logique zéro Ainsi, à l'instant t 0, le niveau logique un d'entrée est-fourni aux seconde et troisième entrées 34 c-2 et 34 c-3 du registre à décalage; ce niveau logique un est inversé et fourni sous forme d'un niveau logique zéro aux première et quatrième entrées 34 c-1 et 34 c-4 du registre à décalage Le signal de synchronisation à l'entrée llbestsynchronisé avec -les transitions des données à l'entrée lia, grâce à quoi la transition de syn- chronisation-approprlée a lieu à l'entrée de synchronisation "décalage en parallèle" 45 a du registre à décalage à l'instant t 0, chargeant les signaux d'entrée de données Do-D 3 des quatre étages du registre à décalage Immédiate- ment après, la première des quatre impulsions de synchroni- sation (apparaissent dans chaque intervalle de temps d'un chiffre binaire T ou T') oblige l'entrée de synchronisation "sortie série" 34 b a être activée et fournit le niveau logique, tel que contenu dans le quatrième étage du registre à décalage, à la sortie 34 d du registre à décalage Comme cet étage était initialement établi à un niveau logique zéro, la tension de sortie du registre à décalage V 34 d (figure 3 a) va vers un niveau logique zéro dans le premier quart de l'intervalle de temps T d'un chiffre binaire, c'est-à-dire entre les instants t et t 1 Ensuite, les niveaux logiques un des troisième et second étages et le niveau logique zéro du premier étage sont successivement respectivement envoyés à la sortie 34 d, et la tension de sortie V 34 d est successive- ment aux niveaux respectifs de +V, +V et O volts pendant les second et troisième et quatrième quarts des intervalles de temps T d'un chiffre binaire, c'est-a-dire entre les instants t 1 et t 2, t 2 et t 3 et t 3 et t'0 respectivement. Le chiffre binaire de donnée de logique zéro à l'entrée lia, apparaissant à l'instant t'0 au début de l'intervalle de temps T', oblige les 4 entrées des étages du registre a décalage à recevoir respectivement des niveaux logiques un, zéro, zéro et un lorsque l'entrée de synchronisation "décala- ge-parallèle" 34 a est à nouveau validée Immédiatement après les quatre impulsions de synchronisation de l'entrée de synchronisation "sortie série" 34 b délivrent les contenus des étages vers la sortie, grâce à quoi la tension de sortie V 34 d a les niveaux respectifs de +V, 0, O et + V dans les quarts successifs respectifs de l'intervalle de temps T', c'est-à-dire entre les instants t O et t'1, tt 1 et t'21 t'2 et t'3 t' et t' ' Si l'intégrateur 42 était un intégrateur à sortie unique, ce qui rentre dans le cadre de la présente invention, il pourrait n'être pas nécessaire de décaler en niveau la tension de sortie du registre, selon les exigences en tension de commande du VCO 66 Cependant l'intégrateur équilibré représenté nécessite un signal d'entrée ayant un niveau CC de zéro volt En conséquence, la tension inversée et décalée à la sortie du dispositif 40, est comme le montre la figure 3 b, l'inverse décalé en niveau de 1 ' onde de la figure 3 a, grâce à quoi à l'instant to, la tension de sortie V 40 b de l'inverseur-décaleur de niveau atteint le niveau +V, se décale au niveau -V à l'instant t 1 et varie vers le niveau +V à l'instant t 3 Au début du second intervalle de temps T' d'un chiffre binaire, la tension de sortie V 40 B de l'inverseur-décaleur de niveau va vers le niveau -V, passe au niveau +V entre les instants tj, et t' instant t'3 o le niveau passe au niveau -V et y reste jusqu'à la fin du second intervalle de temps, à l'instant t''0 L'onde de la figure 3 b est intégrée dans l'intégrateur 42 et apparaît sous la forme de la tension de sortie V 42 b (figure 3 c) ayant une amplitude instantanée zéro au début, milieu et à la fin de chaque intervalle de temps d' un chiffre binaire, c'est-à-dire aux instants to, t 2, t'0, t'2, tl'0, etc Ainsi, à partir de cette amplitude instan- tanée zéro à l'instant to, la tension d'entrée positive 70 a, pendant le premier quart du premier intervalle de temps d'un chiffre binaire oblige la tension de sortie de l'intégrateur à être une rampe de tension augmentant linéairement 70 b qui atteint une valeur maximum de k V volts à l'instant t 1. Lorsque la tension d'entrée de l'intégrateur passe à -V volts à l'instant t 1 la tension de sortie de l'intégrateur (partie 71 b) commence à décroître linéairement et continue de décroître linéairement pendant tout l'intervalle de temps t 1 t 3, intervalle pendant lequel la tension d'entrée 7 la reste à une valeur négative Par conséquent la partie 71 b del'onde décroît linéairement d'une valeur de crête de +k V à l'instant ti, vers zéro volt à l'instant t 2, et à une amplitude de crête négative de -k V à l'instant t 3. Ensuite, la tension d'entrée s'inverse, dans la partie 72 a,vers l'amplitude positive, et la tension de sortie de l'intégra- teur s'accroit linéairement dans la partie 72 b, jusqu'à une amplitude zéro à l'instant t'0 à la fin de l'intervalle de temps T De même, la tension de sortie de l'intégrateur pour un chiffre binaire de donnée de logique zéro débute à zéro volt à l'instant t'0, diminue linéairement (partie 70 b' de l'onde) vers le pic de -k V volts à l'ins- tant t'l, en réponse à la tension d'entrée négative 70 a' de l'intégrateur, puis s'accroit linéairement (partie 71 b') vers zéro volt à l'instant t',, et vers +k V volts à l'ins- tant t'3 en réponse à la tension positive d'entrée 71 a' pendant la moitié médiane du second intervalle de temps du chiffre binaire, et enfin décroit linéairement (partie 72 b') vers l'amplitude zéro pendant le dernier quart du second intervalle de temps. L 'onde de sortie à triple rampe de l'intégra- teur ainsi formée pendant chaque intervalle de temps d 'un chiffre binaire est amplifiée dans l'amplificateur 52 et à nouveau décalée deniveau, dans le dispositif 58, pour four- nir la tension de commande V 58 b du VCO de la figure 3 d. Cette onde de tension de commande d l'amplitude VC de tension de commande de la fréquence centrale au début, milieu et à la fin de chaque intervalle de temps d'un chiffre binaire, avec des excursions linéaires vers la tension de commande maximum d'amplitude Vc + V et la tension de commande minimum d'amplitude VC V à différents instants un quart et trois- quarts de l'intervalle de temps d'un chiffre binaire En réponse à cela, apparait la tension V 66 b d'onde sinusoïdale, de la figure 3 e, à la sortie du VCO Bien que cela n'apparaisse pas immédia- tement sur la figure 3 e, la fréquence de l'onde de sortie est à la fréquence centrale au début, milieu et fin de chaque intervalle de temps et à une fréquence maximale fc + f au quart de l'intervalle pour un intervalle de temps d' un chiffre binaire de donnée de logique un, et au trois quart de l'intervalle pour un intervalle de tempsd'un chiffre binaire de donnée de logique zéro,et est à la fréquence minimum fc f au trois quart de l'intervalle dans un intervalle de temps d'un chiffre binaire de logique un ou au quart de l'intervalle dans un intervalle du temps d'un chiffre binaire de logique zéro, avec des variations linéaires de fréquence entre eux, comme le montre la figure la. En se référant maintenant aux figures 4,4 a et 5 a-5 b, une réalisation présentement recommandée d'un récepteur CPL à modulation par fréquence variable 12 reçoit l'onde modulée par fréquence variable du circuit 14, par un coupleur de ligne 78 Le signal CPL modulé reçu est appliqué à l'entrée a d'un amplificateur 80; selon le type particulier d'am- plificateur 80 choisi, le coupleur de ligne 78 peut utiliser le même type de coupleur capacitif 68 que celui utilisé à l'émetteur, ou on peut utiliser n'importe lequel d'une grande variété d'autres coupleurs de types connus L'amplificateur peut, le cas échéant, être un amplificateur à commande automatique du gain, avec le gain établi par un signal à l'entrée de commande 80 c, et sur la ligne 85 Le signal reçu amplifié à la sortie 80 b de l'amplificateur est appliqué à l'entrée 82 a d'un limiteur 82 Le signal modulé par fréquence variable à la sortie du limiteur 82, a une amplitude absolue qui ne dépasse jamais le niveau de limitation, par exemple, environ 0,6 volt dans la réalisation représentée grâce à quoi on réduit l'énergie de tout pic de "bruit" Le signal reçu amplifié et limité est appliqué à l'entrée 84 a d'un filtre passe-bande (BPF) 84, ayant une bande passante, dans la réalisation illustrée dans laquelle on utilise une fréquence centrale fc de 150 K Hz, entre 100 K Hz et 200 K Hz, gràce à quoi les harmoniques en dehors de la bande et le bruit blanc sont rejetés. Le signal amplifié, limité et filtré à la sortie 84 b du filtre est appliqué à l'entrée 86 a d'une boucle verrouil- lée en phase (PLL) 86 La tension de commande de fréquence de la boucle verrouillée en phase est appliquée à la sortie 86 b de la boucle et est disponible à une première sortie du récepteur ou SORTIE 1 Dans la réalisation illustrée du récepteur, la boucle verrouillée en phase 86 utilise un circuit intégré 86 ', tel que le circuit intégré standard LM 556 et analogue Le signal filtré est appliqué au moyen d'une capacité de couplage 88 à l'entrée 86 a de la boucle, avec une résistance 90 reliée entre l'entrée 86 a' du circuit intégré de la boucle verrouillée en phase (PLL) et le poten- tiel de terre Des potentiels de fonctionnement positif et négatif +V et V sont appliqués au circuit intégré PLL 86 ' et des composants de polarisation, stabilisation et détermina- tion de la fréquence centrale 92 a 92 f tels que nécessités par la boucle verrouillée en phase particulière sont couplés à celle-ci Deux sorties de commande différentielle de boucle 86 b' et 86 b" sont respectivement couplées par des résistances séries 84 a et 94 b à l'entrée inverseuse 96 a et l'entrée + non inverseuse 96 b d'un amplificateur différentiel 96 Les résistances de réglage de gain 98 a et 98 b sont respectivement couplées de l'entrée 96 b au potentiel de terre et de l'entrée 96 a à la sortie 96 c de l'amplificateur, sortie à laquelle sont prises la sortie 86 b de la boucle PLL et la première sortie (SORTIE 1) du récepteur La tension à la sortie 86 b de la boucle verrouillée en phase, comme le montre la figure 5 a, est idéalement récupérée avec la môme forme d'onde que l'onde (figure 3 d) appliquée à l'entrée de commande du VCO de l'émetteur, bien que son amplitude de crête, par exemple a V, puisse être différente. L'onde de sortie de la boucle PLL aura idéalement une amplitude zéro au début, milieu et à la fin de chaque in- tervalle de temps d'un chiffre binaire, de manière iden- tique à l'onde de commande de la fréquence de l'émetteur En dehors de cette situation idéale, un pic 99 peut apparaître sur l'onde de sortie de la boucle PLL dû aux harmoniques de la fréquence de ligne (noter la durée constante importante, après le début de chaque intervalle de temps d'un chiffre binaire, pour laquelle un des pics 99 a et 99 b apparaît). Cependant, du fait de la limitation du dispositif 82, l'amplitude de crête d'un pic 99 n'est pas beaucoup plus grande que l'amplitude de crête de l'onde de sortie voulue provenant du dispositif 86. L'onde à triple rampe issue dela sortie 96 b de la boucle PLL est appliquée à l'entrée 10 la d'un intégrateur 101. Ce sous-circuit est réalisé en utilisant un amplificateur opérationnel 103 ayant une entrée + non-inverseuse reliée au curseur d'un potentiomètre 105, branché entre les potentiels de fonctionnement positif et négatif +V et -V une entrée inverseuse 103 b est reliée par une résistance d'entrée 107 à l'entrée 10 la de l'intégrateur Un condensateur d'intégra- tion 109 est branché entre l'entrée inverseuse 103 b et la sortie 103 c de l'amplificateur, et est shunté par une résis- tance de valeur relativement élevée 111 La sortie 103 c de l'amplificateur est reliée à la sortie 101 b de l'intégrateur, sur laquelle est prise une seconde sortie (SORTIE 2) du récepteur. L'onde de sortie de l'intégrateur (figure 5 b) est idéale- ment une alternance d'une sinusoïde ayant une période de 2 T, et ayant une amplitude zéro au début et à la fin de chaque intervalle de temps d'un chiffre binaire Ainsi, lorsqu'un chiffre binaire de donnée de logique-un est reçu, la partie de rampe 115 a de l'onde, dans le quart initial de l'intervalle de temps du chiffre binaire, s'élève dans le sens positif, grâce à quoi l'onde de sortie associée de l'intégrateur est une alternance de polarité positive 116 a d'une sinusoïde. De même, lorsqu'un chiffre binaire de donnée de logique-zéro est reçu, l'onde de la rampe 115 b, dans le quart initial de l'intervalle de temps d'un chiffre binaire, est de polarité négative, grâce à quoi l'onde de sortie correspondante de l'intégrateur est une alternance de polarité négative 116 b d'une sinusoïde Dans le cas non idéal (et le plus général), un pic de bruit reçu pendant l'intervalle de temps d'un chiffre binaire déformera seulement l'amplitude, mais non la polarité, de l'onde de sortie 116 de l'intégrateur Ainsi, si le cas idéal fournit une amplitude de crête de b V, la présence d'un pic harmonique 99 ferait passer, au plus, l'amplitude de crête à + b'V ou -b'V, selon la polarité et le moment d'apparition du pic pendant chaque intervalle de temps d'un chiffre binaire l'amplitude de l'onde de sortie de l'intégrateur peut avoir une amplitude autre que zéro au début ou à la fin d'un inter- valle de temps de chiffre binaire A titre d'illustration, avec le pic 99 a apparaissant pendant le premier quart d'un intervalle de temps d'un chiffre binaire pour un chiffre binaire de donnée de logique-un reçu, et avec ce pic 99 a de polarité positive, l'amplitude de l'onde de sortie de l'intégrateur s'accroît brusquement au point 118 a, à l'appa- rition du pic 99 a, et, à cause de la polarité positive du pic, a une amplitude quelque peu plus grande 119 a pour le reste de l'intervalle de temps du chiffre binaire Si aucun autre pic n'est reçu, le décalage positif 120, au début de l'intervalle suivant T', se traduit simplement par un décalage positif de l'alternance sinusoïdale de polarité négative 119 b de l'onde de sortie de l'intégrateur pendant l'intervalle de temps T' d'un chiffre binaire de donnée de logique-zéro De même, si un pic 99 b de polarité positive est reçu dans le premier quart de l'intervalle de temps T' d'un chiffre binaire de donnée de logique zéro, la partie non décalée 116 b de la sinusoïde est modifiée par l'énergie du pic à la partie 118 b, et a une amplitude de crête moins négative -b'V, correspondant à la partie décalée positivement 119 b On voit, cependant, que l'onde de sortie de l'intégrateur est de façon prédomi- nante de polarité positive pour un chiffre binaire de donnée de logiqueun, et de façon prédominante de polarité négative pour un chiffre binaire de donnée de logique-zéro. En comparant l'onde de sortie de l'intégrateur avec une tension d'amplitude zéro, on peut récupérer l'état du chiffre binaire de donnée transmis En conséquence, la sortie 101 b de l'intégrateur est reliée à l'entrée 122 a d'un com- parateur 122 Le comparateur utilise un amplificateur opéra- tionnel 124 ayant une entrée-inverseuse 124 a reliée par une résistance 126 au potentiel de terre, et une entrée + non- inverseuse 124 b reliée par une résistance identique 128 à l'entrée 122 a du comparateur Comme il n'y a pas de réaction provenant de la sortie de l'amplificateur à l'une ou l'autre des entrées, la sortie 122 b du comparateur (prise à la sortie 124 c de l'amplificateur et considérée comme une sortie de données du récepteur, SORTIE 3) sera à l'amplitude du poten- tiel de fonctionnement +V si l'amplitude du signal à l'entrée 122 a du comparateur est supérieure à zéro, et sera au poten- tiel de fonctionnement négatif -V pour une amplitude de signal à l'entrée 122 a du comparateur inférieure à zéro, comme le montre la figure 5 c Ainsi, dans un intervalle de temps T d'un chiffre binaire de logique-un, il apparaît un niveau de sortie positif 130 à la sortie des données du récepteur, ce- pendant que, un niveau de sortie négatif 132 apparait dans l'intervalle de temps T' d'un chiffre binaire de logique-zéro, dans le cas idéal Dans le cas non-idéal illustré, à cause du décalage positif 120, la sortie des données reste au niveau positif 130 a pendant un petit intervalle au début de l'inter- valle de temps suivant T' d'un chiffre binaire, puis tombe, au bord 134, au niveau de sortie de polarité négative 132 De même, du fait que la partie d'onde non-idéale 119 b atteint le niveau zéro quelques instants avant la fin de l'intervalle de temps T', le signal de sortie de donnée récupéré a un bord montant 136 et une petite partie de polarité positive b immédiatement avant la fin de cet intervalle de temps de chiffre binaire. Les impulsions de synchronisation pour la synchronisa- tion des chiffres binaires, qui doivent être fournies à une autre sortie (SORTIE 4) du récepteur, sont fournies en utili- sant un redresseur double alternance 140 et un détecteur de seuil 142 La sortie 101 b de l'intégrateur est reliée à l'entrée 140 a du redresseur double-alternance Le redresseur double-alternance utilise un amplificateur opérationnel 144 dont l'entrée-inverseuse 144 a et l'entrée + non-inverseuse 144 b sont reliées respectivement au potentiel de terre par deux résistances égales 146 a et 146 b Une paire de diodes 148 a et 148 b sont branchées en série entre les entrées 144 a et 144 b, avec l'anode de la diode 148 a reliée à l'entrée 144 a et la cathode de la diode 148 b reliée à l'entrée 144 b La jonction entre les deux diodes est reliée par une résistance d'entrée 150 à l'entrée 140 a du redresseur Une résistance de réaction 152 relie l'entrée inverseuse 144 a à la sortie 144 c de l'amplificateur opérationnel, ce qui forme la sortie b du redresseur double-alternance Le détecteur de seuil 142 utilise un autre amplificateur opérationnel 166 dont l'entrée + non -inverseuse 156 a est reliée par une résistance d'entrée 158 à l'entrée 142 a du détecteur de seuil, qui est elle-même reliée à la sortie 140 b du redresseur Un potentiomètre 160 est relié entre le potentiel de fonctionnement positif + V et le potentiel de terre, et à son curseur relié à une entrée- inverseuse 156 b de l'amplificateur opérationnel Aucune réaction n'est utilisée avec l'amplificateur opérationnel 156, et sa sortie 156 c est directement reliée à la sortie 142 b du détecteur de seuil, à partir de laquelle la SORTIE 4 est prise. Le signal de sortie du détecteur de seuil (figure 5 d) sera, si le potentiomètre 160 est réglé à un niveau de +c V (voir figure 5 b), à l'amplitude zéro au début et à la fin de chaque intervalle de temps d'un chiffre binaire, et aura un bord montant 165, vers une valeur positive 166 (égale à l'am- plitude du potentiel de fonctionnement positif +V), lorsque l'onde 116 a atteint la tension de seuil +c V au point 165 a. L'impulsion positive aura un bord arrière 167 lorsque l'onde de sortie 116 a de l'intégrateur tombe en-dessous de la tension de seuil au point 167 a Dans le cas non idéal, o l'impulsion 99 a apparaît de façon illustrative avant que l'onde de sortie de l'intégrateur n'atteigne la tension de déclenchement +c V, l'onde de sortie réelle 119 a de l'intégrateur atteint la tension de seuil en un point 165 a' situé plus tôt, en consé- quence de quoi le bord avant réel 165 ' apparaît légèrement plus tôt que dans le cas idéal, mais encore bien après le début de l'intervalle de temps du chiffre binaire De même, le passage, dans le sens négatif, de l'onde non-idéale 119 a a lieu en un point 167 a situé plus tard, en conséquence de quoi le bord arrière réel 167 ' apparaît légèrement plus tard que le bord arrière idéal 167, mais encore bien avant la fin de l'intervalle de temps T du chiffre binaire Dans un inter- valle de temps T' d'un chiffre binaire de logique -zéro, l'action du redresseur double-alternance 140 inverse le signal de sortie de polarité négative de l'intégrateur, grace à quoi le détecteur de seuil 142 reçoit une partie sinusoïdale de polarité positive Dans le cas idéal, le bord montant 169 apparaîtrait au même moment dans l'intervalle de temps du chiffre binaire, le signal de sortie 142 b du détecteur de seuil ayant ensuite la partie 170 du potentiel de fonctionne- ment positif +V, jusqu'à ce que le bord descendant 171 soit apparu au même point, avant la fin de l'intervalle de temps T' du chiffre binaire, lorsque le bord arrière 167 apparaît dans son propre intervalle temps T de chiffre binaire Les deux im- pulsions de synchronisation 166 et 170 seraient, dans le cas idéal, centrées autour du milieu (temps t 2 ou t'2) de l'inter- valle de temps du chiffre binaire associé Dans le cas non-idéal le bord montant 169 ' de l'impulsion de synchronisation de logique zéro apparaîtrait quelque peu plus tard que le bord montant 169 dans le cas idéal, cependant que le bord descendant réel 171 ' apparaîtrait quelqx peu plus tôt que le bord descendant idéal 171, pour le cas représenté avec des impulsions de bruit de polarité positive On voit que le redresseur double alternance et le détecteur de seuil qui le suit permet- tent d'obtenir aisément l'information de synchronisation des chiffres binaires, même en présence de bruit ou d'impulsions harmoniques de la fréquence de ligne Le cas échéant, le comparateur de données 122 peut être suivi par un dispositif de maintien et d'échantillonnage 175, dont l'entrée d'échan- tillonnage 175 a est reliée à la sortie 142 b du détecteur de seuil, grâce à quoi les impulsions de données à la sortie 122 b du comparateur sont fournies à l'entrée 175 b, sont échantillonnées et conservées pour fournir une onde synchro- nisée à la sortie 175 c du dispositif d'échantillonnage et de maintien. L'intégrateur 101 du récepteur doit donc agir de telle manière que l'amplitude du signal de sortie intégré fera seulement une excursion depuis une valeur inférieure au seuil du détecteur 142, à une valeur supérieure au seuil, pendant chaque intervalle de temps d'un chiffre binaire De plus, l'onde de sortie de l'intégrateur devrait retourner à la valeur inférieure au seuil à la fin du même intervalle de temps de chiffre binaire, pour assurer que seulement une im- pulsion de synchronisation est engendrée pour chaque chiffre binaire de donnée reçu On règle le potentiomètre 160 pour assurer les critères précédents Aussi, l'onde de sortie de l'intégrateur devrait présenter une valeur positive au moins une fois pendant chaque intervalle de temps d'un chiffre binaire de logique un, et une valeur négative au moins une fois pendant chaque intervalle de temps d'un chiffre binaire de logique zéro En établissant ainsi les exigences du signal de sortie de l'intégrateur, le récepteur 12 agit de façon à réduire au minimum les effets des pics synchrones et du bruit harmonique de la manière suivante: (a) l'amplification par l'amplificateur 80, suivie de la limitation d'amplitude par le limiteur 82, rejette la majeure partie de l'énergie des pics, grâce à quoi l'amplitude des pics n'excèdent pas beaucoup le niveau du signal de la porteuse modulée par fréquence variable; (b) le filtre passe-bande 84 rejette les harmoniques hors de la bande des pics; (c) la boucle verrouillée en phase 86, utilise un filtre passe-bas à bande étroite et n'est donc potentiellement affectée que par ceux des harmoniques de la ligne d'énergie qui tombent dans la bande passante relativement étroite du filtre passe- bas (qui comporte le condensateur 92 c) Même ceux des harmo- * niques de la fréquence de ligne qui tombent dans la bande passante du filtre passe-bas sont réduits jusqu'à un certain degré par le procédé de "suppression des harmoniques" que l'on va décrire ci-dessous Il est particulièrement avantageux qu'il n'y ait pas de discontinuités dans la fréquence ins- tantanée de la porteuse (comme le montre la figure la) et que la boucle verrouillée en phase puisse par conséquent utiliser un filtre passe-bas à bande très étroite, réduisant ainsi la sensibilité de la boucle verrouillée en phase à la fois au bruit blanc Gaussien et au bruit harmonique; (d) la technique de modulation par frôuuence variable réduit la sensibilité au bruit harmonique due à la "suppres- sion des harmoniques" mentionnées ci-dessus. En se référant maintenant aux figures 6 a-6 d, on peut comprendre le procédé de suppression des harmoniques en se référant, initialement, au cas (figures 6 a et 6 b) o seulement un harmonique est présent, à la fréquence f H dans la largeur de bande de la fréquence de transmission entre la fréquence minimum f Af On obtient ce même résultat que soit transmis un chiffre binaire de donnée de logique-un ou de logique-zéro et que la fréquence harmonique soit au-dessus ou au-dessous de la fréquence centrale; en conséquence, la suppression des harmoniques sera discutée, à titre d'exemple, pour la transmission d'un chiffre binaire de donnée de logique- un et une fréquence harmonique f H supérieure à la fréquence centrale fac mais inférieure à la fréquence maximum fc + Af. Ainsi, pendant l'intervalle de temps T d'un chiffre binaire, la tension de sortie V 86 b' de la boucle verrouillée en phase débute à une amplitude zéro à l'instant to, et s'accroit linéairement au fur et à mesure que la fréquence instantanée transmise s'accroit aussi linéairement depuis la fréquence centrale fa Lorsque la fréquence variable de modulation atteint la fréquence harmonique f H (à l'instant ta), la fréquence de la boucle verrouillée en phase restera à la fréquence harmonique pendant quelque temps At avec la tension de sortie de la boucle PLL à VH jusqu'à l'instant tb, avant de reprendre le balayage de la porteuse à la fin de ce court intervalle de temps. Ainsi, la tension de sortie V 86 b' s'accroit linéairement depuis l'amplitude zéro à l'instant to, à l'amplitude VH à l'instant ta, et ensuite reste à la tension VH pour l'inter- valle de temps At,-jusqu'à l'instant tb Ensuite la tension de sortie de la boucle PLL reprend son accroissement jusqu'à atteindre la tension maximum Vp à l'instant t 1, lorsqu'un quart de l'intervalle de temps T du chiffre binaire s'est écoulé Ensuite, la tension de sortie diminue au fur et à -mesure que la fréquence variable de modulation diminue linéairement, jusqu'à ce que la fréquence harmonique f H soit atteinte à nouveau Acet instant tc, la boucle verrouillée en phase se bloque à nouveau à la fréquence harmonique pendant un certain intervalle de temps At', avec pour tension de sortie la tension constante VH A la fin de l'intervalle de temps At', c'est-à-dire à l'instant td, la boucle reprend le balayage de la porteuse et la tension de sortie diminue jusqu'à la tension de crête négative -Vp à l'instant t 3, avant de s'accroître linéairement jusqu'à l'amplitude zéro, à l'instant t'O, en réponse de la fréquence variable de modulation mainte- nant croissante. La tension de sortie Vl Olb' de l'intégrateur débute donc à une amplitude zéro à l'instant to et aurait normalement la forme d'onde idéale 180, atteignant une valeur de crête à l'instant t 2 (au-milieu de l'intervalle de temps T du chiffre binaire) et retournant à l'amplitude zéro à l'instant t'O à la fin de l'intervalle de temps T du chiffre binaire Cependant, à l'instant ta, la tension d'entrée de l'intégrateur reste constante, au lieu de continuer à s'accroître linéairement, de ce fait la tension de sortie réelle tend à s'accroître quelque peu plus lentement que dans le cas idéal, comme le montre la partie 181 A l'instant tb, l'accroissement de la tension d'entrée de l'intégrateur recommence et il apparaît une augmentation plus rapide de la tension de sortie de l'intégrateur (partie 182) A l'instant tc, la tension d'entrée réelle ne diminue pas linéairement, mais reste constante pendant l'intervalle de temps At', de ce fait, la tension de sortie réelle continue de s'accroître (partie 183) jusqu'à l'instant tdl à une vitesse plus rapide que la vitesse de variation qui existerait si il y avait la diminution linéaire de la tension d'entrée Si les temps "de repos" At et At' sont identiques, l'onde de sortie de l'intégrateur sera essensiel- lement identique, après l'instant td' à la fois dans le cas idéal, cas sans harmonique et le cas réel o des harmoniques sont présents Même si les temps de "repos" sont légèrement différents, le reste de l'onde 180 sera pratiquement identique après l'instant td, dans les deux cas Ainsi, on voit que les effets de l'harmonique de la fréquence de ligne sont essentiellement annulés bien que la symétrie de l'onde de sortie de l'intégrateur soit détruite. En se référant maintenant aux figures 6 c et 6 d, plusieurs harmoniques, par exemple deux, sont présents, un premier harmonique étant présent à une fréquence f Hl au-dessus de la fréquence centrale fc et un autre harmonique étant présent à une fréquence f H 2 en-dessous de la fréquence centrale A nouveau, qu'un chiffre binaire de donnée de logique-un ou zéro soit transmis on obtient les mêmes résultats, et on décrira la suppression des harmoniques, à titre d'exemple, avec la transmission d'un chiffre binaire de donnée de logique- un. Pendant l'intervalle de temps T du chiffre binaire la tension de sortie V 86 b" de la boucle verrouillée en phase débute à l'amplitude zéro à l'instant to et s'accroît linéai- rement au fur et à mesure que la fréquence instantanée trans- mise s'accroit aussi linéairement depuis la fréquence centrale f La fréquence variable de modulation (Chirp frequency) atteint la fréquence harmonique supérieure f Hl à l'instant ta et la fré- quence de la boucle verrouillée en phase demeure à cette fréquence harmonique pendant un petit intervalle de temps Et, jusqu'à l'instant tb et ensuite reprend le balayage de la porteuse, avec un accroissement linéaire jusqu'à la tension de crête positive +Vp à l'instant t 1, lorsqu'il s'est écoulé un quart de l'intervalle de temps T du chiffre binaire Ensuite, la tension de sortie diminue au fur et à mesure que la fré- quence d'oscillation diminue linéairement, jusqu'à ce que la fréquence harmonique f H, soit à nouveau atteinte A cet ins- tant tc, la boucle verrouillée en phase se verrouille à nouveau à cette fréquence harmonique pendant un certain in- tervalle de temps At', la tension de sortie de la boucle verrouillée étant la tension constante + V Hl A la fin de cet intervalle de temps Et', c'est-à-dire à l'instant tbt la boucle reprend le balayage de la porteuse et sa tension de sortie diminue linéairement jusqu'à ce que la boucle se verrouille à la fréquece hummnique inférieure f H 2 à l'instant te La boucle reste verrouillée à cette fréquence harmonique inférieure pendant un certain intervalle de temps Et" La tension de sortie de la boucle reste constante à -VH 2, jusqu'à l'instant th quand la boucle reprend le balayage et la tension de sortie s'accroit pour atteindre l'amplitude zéro à l'instant tà,à la fin de l'intervalle de temps du chiffre binaire. La tension de sortie Vl Olb" de l'intégrateur débute donc à l'amplitude zéro à l'instant to et aurait normalement la forme d'onde idéale 180, atteignant une valeur de crête à l'instant t 2 au milieu de l'intervalle de temps T du chiffre binaire et retournant ensuite à l'amplitude zéro à l'instant t'O, à la fin de l'intervalle de temps T du chiffre binaire. Comme dans le cas d'un unique harmonique, à l'instant ta la tension d'entrée de l'intégrateur demeure constante, au lieu de poursuivre sonaccroissement linéaire, la tension de sortie réelle s'accroissant quelque peu plus lentement, partie 181 ', que dans le cas idéal A l'instant tb, la tension d'entrée de l'intégrateur commence à nouveau à s'accroître, et il apparaît un accroissement plus rapide de la tension de sortie de l'intégrateur, partie 182 ' A l'instant tef la tension d'entrée réelle ne décroit pas linéairement, mais reste constante pendant l'intervalle de temps ft', la tension de sortie réelle continuant de s'accroître, partie 183 ', jus- qu'à l'instant td, et ce à une vitesse plus élevée que celle qui existerait si la tension d'entrée décroissante linéairement était présente Ensuite, la tension de sortie de l'intégrateur décroit jusqu'à l'instant te, lorsque la tension d'entrée de l'intégrateur reste constante, à l'amplitude -VH 2, au lieu de continuer de décroître linéairement La tension de sortie réelle tend à décroître quelque peu plus lentement, partie 185, que dans le cas réel A l'instant tf, la diminution de la tension d'entrée de l'intégrateur reprend, et il apparaît une diminution plus rapide de la tension de sortie de l'inté- grateur, partie 186 Cette diminution de la tension de sortie de l'intégrateur se poursuit jusqu'à l'instant t o la tension d'entrée réelle cesse de s'accroître et reste constante pendant l'intervalle de temps Et"', la tension de sortie de l'inté- grateur diminuant alors (partie 187) à une vitesse plus grande que celle qui existerait si la tension d'entrée s'accroissait linéairement On voit que si les temps de "repos" At et At' sont identiques, et si les temps de "repos" la fréquence de ligne. REVENDICATIONS 1 Procédé pour transmettre des données binaires caracté- risé en ce qu'il consiste à: a) fournir un émetteur ( 11) à fréquence variable ayant une fréquence centrale prédéterminée; b) choisir un intervalle de temps de chiffre binaire dans lequel on transmet un chiffre binaire de ces données binaires; c) obliger la fréquence instantanée de l'émetteur à être à la fréquence centrale au début et à la fin de chaque intervalle de temps d'un chiffre binaire; d) faire varier en continu la fréquence instantanée de l'émetteur au moins une fois pendant un intervalle de temps d'un chiffre binaire vers une fréquence maximum supérieure à la fréquence centrale pour transmettre un premier état binaire; et e) faire varier en continu la fréquence instantanée de l'émetteur au moins une fois pendant un intervalle de temps d'un chiffre binaire vers une fréquence minimum inférieure à la fréquence centrale pour transmettre un second état binaire. 2 Procédé selon la revendication 1, caractérisé en ce que la fréquence instantanée de l'émetteur qui varie continuement est sans discontinuité dans l'un ou l'autre sens de variation de la fréquence. 3 Procédé selon la revendication 1, caractérisé en ce qu'il consiste en outre à faire varier en continu la fréquence instantanée vers celle qui reste des fréquences maximum et minimum après l'achèvement des étapes (d) et (e) pour l'état binaire à envoyer. 4 Procédé selon la revendication 3, caractérisé en ce que la fréquence maximum et la fréquence minimum pour le premier état binaire et la fréquence minimum et la fréquence maximum pour le second état binaire, apparaissent respective- ment à un quart et trois quarts de l'intervalle de temps d'un chiffre binaire associé. Procédé selon la revendication 4, caractérisé en ce que la fréquence instantanée est égale à la fréquence centrale au milieu de chaque intervalle de temps d'un chiffre binaire. 6 Procédé selon l'une quelconque des revendications 3, 4 ou 5, caractérisé en ce que la variation de la fréquence instantanée dans chaque quart d'un intervalle de temps d'un chiffre binaire est linéaire. 7 Procédé selon la revendication 6, caractérisé en ce que la fréquence maximum et la fréquence minimum pour le premier état binaire et la fréquence minimum et la fréquence maximum pour le second état binaire, apparaissent respecti- vement au quart et trois quarts de l'intervalle de temps d'un chiffre binaire associé. 8 Procédé de transmission de données binaires sur un milieu de transmission caractérisé en ce qu'il consiste à I) transmettre des données binaires en: (a) délimitant un intervalle de temps d'un chiffre binaire pendant lequel un seul chiffre binaire de donnée est trans- mis; (b) convertissant chaque chiffre binaire de donnée en une première onde de signal ayant un premier état binaire dans les premier et quatrième quarts de l'intervalle de temps de chiffre binaire et ayant l'état binaire restant dans le second et le troisième quarts de cet intervalle de temps du chiffre binaire; (c) intégrant la première onde de signal pour obtenir une onde à triple-rampes; (d) fournissant un émetteur ( 11) ayant une onde de sortie de fréquence instantanée variable commandée par l'ampli- tude d'une onde à une entrée de commande de l'émetteur (e) réglant l'émetteur pour avoir une fréquence prédéterminée avec une amplitude d'onde prédéterminée à l'entrée de commande; et (f) appliquent l'onde à triple-rampes à l'entrée de commande de l'émetteur ( 11) pour faire varier la fréquence instan- tanée afin d'obtenir la fréquence centrale au début, milieu et à la fin de chaque intervalle de temps d'un chiffre binaire et une fréquence maximum, plus grande que la fréquence centrale, et ensuite une fréquence minimum moindre que la fréquence centrale, pour transmettre un premier type de chiffre binaire de donnée binaire et avoir la fréquence minimum et ensuite la fréquence maximum pour transmettre un second type de chiffre binaire de donnée binaire; (II) convoyer l'onde de sortie de l'émetteur sur le milieu jusqu'à au moins un récepteur ( 12); et (III) récupérer la donnée binaire contenue dans le signal reçu dans l'onde de sortie de l'émetteur au récepteur ou à chacun des récepteurs, en (a) démodulant les variations de fréquence du signal reçu; (b) intégrant le signal démodulé; et (c) comparant le signal démodulé et intégré à un niveau dé référence pour obtenir la valeur binaire de chaque chiffre binaire de donnée binaire envoyé par l'émetteur. 9 Procédé selon la revendication 8, caractérisé en ce que l'étape III comprend en outre: (d) la récupération d'une onde de synchronisation des données à partir du signal démodulé et intégré. Procédé selon la revendication 9, caractérisé en ce que l'onde de synchronisation de l'étape (II Id) est une impulsion apparaissant dans l'intervalle de temps du chiffre binaire de chaque chiffre binaire récupéré de la donnée binaire reçue. il Procédé selon la revendication 10, caractérisé en ce que l'étape (II Id) comprend le redressement complet du signal démodulé et intégré; et la détection d'un seuil du signal redressé pour récupérer une onde de synchronisation ayant une impulsion unique pendant chaque intervalle de temps d'un chiffre binaire. 12 Procédé selon la revendication 9, caractérisé en ce que la fréquence de l'émetteur varie linéairement. 13 Procédé selon la revendication 8, caractérisé en ce que l'étape (III) comprend en outre l'amplification du signal reçu avant sa démodulation (II Ia). 14 Procédé selon la revendication 13, caractérisé en ce que l'amplification comprend la commande automatique du degré d'amplification en fonction de l'amplitude du signal reçu. Procédé selon la revendication 13, caractérisé en ce qu'il comprend en outre le filtrage de la bande passante du signal reçu amplifié avant sa démodulation (II Ia). 16 Procédé selon la revendication 13, caractérisé en ce qu'il comprend la limitation de l'amplitude du signal reçu amplifié avant sa démodulation (II Ia). 17 Procédé selon la revendication 16, caractérisé en ce qu'il comprend en outre le filtrage de la bande passante du signal amplifié et limité en amplitude avant sa démodulation (II Ia). 18 Procédé selon la revendication 8, caractérisé en ce qu'il comprend en outre le filtrage de la bande passante du signal reçu avant sa démodulation (II Ia). 19 Procédé selon la revendication 8, caractérisé en ce qu'il comprend en outre la limitation de l'amplitude du signal reçu avant sa démodulation (II Ia). 20 Procédé selon la revendication 19, caractérisé en ce qu'il comprend en outre le filtrage de la bande passante du signal limité en amplitude reçu avant sa démodulation (II Ia). 21 Procédé selon la revendication 8, caractérisé en ce que l'étape de conversion (Ib) consiste à: fournir chacun d'une série de chiffres binaires de données binaires dans chacun des intervalles successifs d'une série d'intervalles de temps de chiffre binaire; fournir un signal de synchroni- sation dans chaque intervalle de temps de chiffre binaire; fournir un registre à décalage à quatre étages ( 34); charger la valeur binaire de chaque chiffre binaire successif de donnée dans le second et le troisième étage du registre à décalage en réponse à une première des quatre impulsions de synchronisation dans l'intervalle de temps du chiffre binaire associé avec le chiffre binaire de donnée envoyé charger l'inverse de cette valeur binaire dans le premier et le quatrième étage du registre à décalage pour la même première impulsion de synchronisation de cet intervalle de temps du chiffre binaire; et fournir en série les contenus d quatre étages du registre à décalage, chacune de ces quatre fournitures requises étant faite en réponse à une des quatre impulsions de synchronisation de l'intervalle de temps du chiffre binaire associé. 22 Appareil pour la transmission d'une porteuse modulée par fréquence variable en réponse à la valeur binaire d'un chiffre binaire de donnée apparaissant dans un intervalle de temps d'un chiffre binairecaractérisé en ce qu'il comprend un moyen de réception ( 34, 40, 42, 52) de chaque chiffre binaire de donnée binaire pour fournir une onde à triple- rampe ayant une valeur prédéterminée au moins au début et à la fin de chaque intervalle de temps d'un chiffre binaire et ayant une valeur maximum, supérieure à la valeur prédéterminée, précédent une valeur minimum, inférieure à la valeur prédé- terminée, si un premier état binaire est à transmettre et ayant la valeur minimum précédent la valeur maximum si un second état binaire est à transmettre; et un moyen ( 66) ayant une entrée de commande ( 66 a) rece- vant l'onde à triple rampe pour fournir une onde porteuse à une fréquence centrale prédéterminée en réponse à la réception de la valeur prédéterminée à l'entrée de commande et ayant une fréquence instantanée différent de cette fréquence centrale en réponse à la valeur instantanée de l'onde à triple-rampe. 23 Appareil selon la revendication 22, caractérisé en ce que le moyen fournissant la porteuse ( 66) est un oscillateur commandé en tension ayant une entrée de commande ( 66 a) et une sortie ( 66 b) à laquelle est fournie une onde dont la fréquence instantanée est réglée par la valeur instantanée de l'onde à l'entrée de commande. 24 Appareil selon la revendication 23, caractérisé en ce que la fréquence centrale de l'oscillateur ( 66) est de l'ordre de 150 k Hz. Appareil selon la revendication 23, caractérisé en ce qu'il reçoit également quatre impulsions de synchronisa- tion des données pendant chaque intervalle de temps d'un 25051 12 chiffre binaire, et en ce que le moyen de fourniture de l'onde à triple rampe ( 34, 40,42,52) comprend: un registre à décalage à quatre étages ( 34) dont chaque étage à une entrée ( 34 C-1 34 C-4) et ayant une sortie ( 34 d), ce registre à décalage ayant une première entrée de commande ( 34 a) pour charger dans chaque étage la valeur binaire apparaissant à son entrée, et ayant une seconde entrée de commande ( 34 b) pour délivrer en série les contenus des quatre étages à la sortie ( 34 d) du registre; une première entrée ( 110) pour recevoir le chiffre binaire de donnée binaire dans chaque intervalle de temps d'un chiffre binaire: cette première entrée étant reliée à l'éntrée ( 34 C-2 J du second étage et à l'entrée ( 34 C-4) du quatrième étage du registre à décalage ( 34), un moyen ( 36) pour inverser la valeur d'un chiffre binaire de donnée binaire se présentant à l'entrée de données (lia) pour la présentation à l'entrée ( 34 C-1) du premier étage et l'entrée ( 34 C-4) du quatrième étage du registre; une seconde entrée (llb) pour recevoir des impulsions de synchronisation des données; cette seconde entrée étant reliée à la seconde entrée de commande ( 34 b) du registre à décalage ( 34); un moyen ( 30,32) pour appliquer la première impulsion de synchronisation des données reçue à la seconde entrée (llb), dans chaque intervalle de temps de chiffre binaire, à la première entrée de commande ( 34 a) du registre à décalage ( 34); et un moyen pour intégrer ( 42) le signal de sortie du registre à décalage ( 34) pour obtenir une onde à triple- rampe. 26 Appareil selon la revendication 25, caractérisé en ce que le premier moyen pour appliquer des impulsions de synchronisation est un compteur de division par quatre ( 30). 27 Appareil selon la revendication 25, caractérisé en ce qu'il comprend en outre un moyen ( 40) couplé entre la sortie ( 34 d) du registre à décalage ( 34) et l'entrée ( 42 a) du moyen d'intégration ( 42) pour décaler le niveau de l'onde du registre à décalage. 28 Appareil selon la revendication 25, caractérisé en ce qu'il comprend en outre un moyen ( 52) couplé entre le moyen d'intégration ( 42) et l'oscillateur ( 66) pour faire varier l'amplitude de l'onde à triple-rampe. 29 Appareil selon la revendication 25 Ou 28, caractérisé en ce qu'il comprend en outre un moyen ( 58) couplé entre le moyen d'amplification ( 52) et l'oscillateur ( 66) pour décaler le niveau de l'onde à triplerampe appliquée à l'entrée de commande ( 66 a) de l'oscillateur ( 66). Appareil pour récupérer la valeur binaire pendant un intervalle de temps d'un chiffre binaire de donnée transmis sous forme d'une porteuse modulée par impulsion de fréquence variable, caractérisé en ce qu'il comprend: une entrée ( 78) recevant le signal modulé par impulsion de fréquence variable un moyen ( 86) pour démoduler le signal à cette entrée et fournir un signal de sortie ayant une amplitude sensible à la fréquence instantanée du signal reçu; un moyen ( 101) pour intégrer, en fonction du temps, le signal de sortie du moyen de démodulation ( 86); et un moyen ( 122) pour comparer le signal de sortie du moyen d'intégration ( 101) avec un niveau de référence pour obtenir la valeur binaire du chiffre binaire de donnée codé sur la porteuse modulée en fréquence reçue à l'entrée pendant chaque intervalle de temps d'un chiffre binaire. 31 Appareil selon la revendication 30, caractérisé en ce qu'il comprend de plus un moyen ( 140,142) pour récupérer une onde de synchronisation de données du signal de sortie du moyen d'intégration ( 101). 32 Appareil selon la revendication 31, caractérisé en ce que le moyen de récupération de l'onde de synchronisation comprend un redresseur double alternance ( 140) redressant totalement le signal de sortie du moyen d'intégration et un moyen ( 142) pour comparer le signal de sortie du redresseur à un niveau de seuil pour récupérer l'onde de synchronisation ayant une seule impulsion pendant chaque intervalle de temps d'un chiffre binaire. 33 Appareil selon la revendication 30, caractérisé en ce que le moyen de de modulation comporte une boucle verrouil- lée en phase ( 86). 34 Appareil selon la revendication 30, caractérisé en ce qu'il comprend un moyen d'amplification ( 80) pour amplifier l'amplitude du signal reçu à l'entrée ( 78), avant sa démodu- lation. Appareil selon la revendication 34, caractérisé en ce que le moyen d'amplification ( 80) est agencé pour une commande automatique du gain. 36 Appareil selon la revendication 34 caractérisé en ce qu'il comprend en outre un moyen ( 82) pour limiter l'amplitude du signal amplifié, avant sa démodulation en fréquence. 37 Appareil selon la revendication 36, caractérisé en ce qu'il comprend en outre un moyen ( 84) de filtrage de la bande passante du signal limité en amplitude, avant sa démo- dulation. 38 Appareil selon la revendication 34, caractérisé en ce qu'il comprend en outre un moyen ( 34) pour filtrer la bande passante du signal amplifié, avant sa démodulation. 39 Appreil selon la revendication 30, caractérisé en ce qu'il comprend en outre un moyen ( 82) pour limiter l'am- plitude du signal reçu à l'entrée ( 78) avant sa démodulation. 40 Appareil selon la revendication 39, caractérisé en ce qu'il comprend en outre un moyen ( 84) pour filtrer la bande passante du signal limité en amplitude avant sa démodulation. 41 Appareil selon la revendication 30, caractérisé en ce qu'il comprend en outre un moyen ( 84) pour filtrer la bande passante du signal reçu à l'entrée ( 78) avant sa démodulation.