Brevet FR2503962A1 — publié le 19821015

La présente invention concerne un circuit destiné à la conversion entre des signaux en modulation par impul- sions et codage (MIC) et des signaux analogiques, c'est-à- dire un codeur ou un décodeur. Pour optimiser le rapport signal/bruit d'un systè- me MIC conçu pour la transmission de la parole, il est connu d'employer des formats de codage non linéaires du type de la loi p ou de la loi A, pour la conversion analogique-numéri- que et numérique-analogique (Pour avoir une description de ces formats, voir par exemple le document Transmission Systems for Communications, par des membres du personnel technique des Bell Telephone Laboratories, 4 ème édition révisée, publié par Western Electric Co, 1971, pages 574-583 Le format à loi p (plus précisément, la loi de compressionextension segmentée p-255) est spécifié de façon caractéristique pour les systèmes de transmission destinés à être utilisés aux E U A, tandis que le format à loi A est spécifié de façon caractéristique pour les systèmes de trans- mission européens. On sait en outre qu'on peut mettre en oeuvre le principe de redistribution de charge (décrit par exemple par R.L Carbrey dans les brevets U S 3 594 782, 3 626 408, 3 651 518, 3 653 030, 3 653 035 et 3 745 555) avec des réseaux de condensateurs pondérés de façon binaire, pour réaliser les fonctions de conversion analogique-numérique et numérique-analogique avec compression-extension L'applica- tion de ces principes à la conversion avec compression- extension et leur mise en oeuvre sous forme de circuit inté- gré sont décrites dans un article intitulé "A Segmented j-255 Law PCM Voice Encoder Utilizing NMOS Technology", par Y.R Tsividis et col, IEEE Journal of Solid-State Circuits, volume SO-11, NO 6, décembre 1976, pages 740-747. Dans un codeur-décodeur à redistribution de charge à loi p de type classique, du genre décrit dans l'article Tsividis et col précité, on emploie un réseau de condensa- teurs à pondération binaire pour générer ce qu'on appelle les frontières de corde ou de segment, et on utilise un second réseau de condensateurs ou un diviseur à résistances 2503 962 pour générer les échelons à l'intérieur d'un segment (De tels réseaux pour le codage à loi f sont également décrits dans un article intitulé "A Two-Chip CMOS CODEC" par M R. Dwarakanath et D G Marsh, International Conference on Communications 1980 Conference Record, Seattle, Washington, 8-12, juin 1980, pages 11 3 1-11 3 4) Pour le codage à loi A, un réseau de condensateurs à pondération binaire de configuration différente est nécessaire Cependant, au cours d'un travail ayant pour but d'essayer d'intégrer un codeur-décodeur MIC à loi p/loi A et les filtres associés sur une seule puce d'aire faible, des chercheurs travaillant dans ce domaine ont reconnu qu'il n'est pas avantageux d'inclure deux réseaux distincts sur la puce pour effectuer respectivement le codage à loi p et le codage à loi A. Des concepteurs de codeur-décodeur ont donc consa- cré des efforts pour tenter de réaliser un réseau de conden- sateurs à pondération binaire d'usage général qui pourrait être commandé aisément et simplement pour effectuer un coda- ge à loi p ou à loi A De plus, en liaison avec des efforts faits pour réaliser un tel codeur-décodeur sur une seule puce d'aire faible, des efforts ont également été faits pour essayer de simplifier la manière selon laquelle des conden- sateurs spécifiés du réseau sont connectés sélectivement à des sources de tension de référence associées On a reconnu que si ces efforts étaient couronnés de succès, ils consti- tueraient une contribution importante à la réalisation d'un codeurdécodeur MIC avec filtres, sur une seule puce d'aire faible. L'invention a pour but de réaliser un circuit relativement simple comprenant un réseau de condensateurs à pondération binaire auquel on puisse aisément donner une configuration permettant d'effectuer un codage à loi p ou à loi A. L'invention consiste en un circuit destiné à effectuer une conversion entre des signaux MIC et des signaux analogiques, comprenant un seul réseau de condensa- teurs de redistribution de charge à pondération binaire, 2503 962 dans lequel une armature de chaque condensateur est connec- tée à un point de sortie, une armature d'un condensateur supplémentaire est connectée à ce point, ce condensateur supplémentaire ayant la même valeur que le condensateur de plus faible valeur dans le réseau, et des moyens de commuta- tion connectés à l'autre armature du condensateur supplémen- taire pour appliquer à cette autre armature une fraction fixe d'une tension de référence, afin de donner au réseau une configuration pour le codage à loi ou pour connecter le condensateur supplémentaire en parallèle avec le condensateur de plus faible valeur, afin de donner au réseau une configu- ration pour le codage à loi A. L'invention sera mieux comprise à la lecture de la description qui va suivre d'un mode de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est une représentation sous forme de schéma synoptique d'un convertisseur numérique-analogique classique qui comprend un réseau de condensateurs de redis- tribution de charge à pondération binaire, de type classi- que, faisant partie intégrante du convertisseur; La figure 2 est une représentation sous forme de schéma synoptique d'un convertisseur analogique-numérique classique qui comprend également un réseau de condensateurs de redistribution de charge à pondération binaire de type classique; La figure 3 représente un réseau de condensateurs de redistribution de charge à pondération binaire de type connu, adapté pour mettre en oeuvre le codage à loi p; La figure 4 représente un réseau de condensateurs de redistribution de charge à pondération binaire, d'usage général, qui correspond à l'invention-; La figure 5 est une représentation schématique de l'élément de commutation qui est l'élément constitutif fon- damental figurant dans le circuit de la figure 4; La figure 6 représente schématiquement un circuit particulier correspondant à un exemple de réalisation de l'élément de commutation de la figure 5, utilisant des tran- sistors métal-oxyde-semiconducteur classiques, de type N et 2503 962. de type P, et La figure 7 est un tableau qui définit le fonc- tionnement du circuit de la figure 6. La figure 1 est une représentation sous forme de schéma synoptique généralisé d'une configuration connue pour convertir un mot d'entrée numérique en un signal de sortie analogique correspondant La figure 2, qui comprend la représentation de la figure 1 en tant que l'un de ses élé- ments constitutifs, représente une configuration connue pour convertir un signal d'entrée analogique en un mot de sortie numérique On supposera ici que le codage comme le décodage doivent être effectués conformément au format de compression- extension p-255 mentionné précédemment ou au format à loi A, tous deux étant bien connus Dans l'un ou l'autre des formats de codage, la courbe caractéristique de transfert est repré- sentée de façon typique par une approximation à plusieurs segments qui comprend 8 segments pour chaque polarité Chaque segment (à l'exception du premier dans le format à loi p) consiste en 16 échelons égaux (Le premier segment de la loi lu comprend 15 échelons et demi) La taille de l'échelon est constante à l'intérieur d'un segment donné, mais elle double lorsqu'on passe d'un segment au suivant (sauf pour le codage à loi A, dans lequel les deux premiers segments sont coliné- aires et la taille d'échelon demeure la même dans ces segments), en partant du segment adjacent à l'origine et en allant vers des amplitudes supérieures Les deux échelons adjacents à l'origine et symétriques par rapport à celle-ci sont confondus en un seul échelon, avec l'origine de la cour- be de transfert au milieu de cet échelon Il y a donc un total de 255 échelons dans chaque caractéristique. Du fait qu'il y a un total de 255 intervalles possibles dans chacune des caractéristiques indiquées ci-dessus, le codage à loi l et le codage à loi A qu'on con- sidère ici font intervenir des mots de 8 bits ( 2 256) Le codage consiste à convertir un signal d'entrée analogique en un mot de sortie à 8 bits, tandis que le décodage consiste à convertir un mot d'entrée à 8 bits en un signal de sortie analogique Pour les besoins d'un exemple particulier, on 2503 962 supposera dans toute la description que les chiffres binaires successifs de chaque mot de 8 bits sont désignés par sabcwxyz Le premier bit (s) indique le signe du mot Les trois bits suivants (abc) indiquent un segment particulier de la courbe caractéristique Les quatre derniers bits (wxyz) désignent un échelon particulier à l'intérieur du segment indiqué Comme on l'indiquera ci-après de façon plus détail- lée, on emploie les bits abc pour désigner une valeur parmi 8 valeurs n, et on utilise les bits wxyz pour spécifier une valeur parmi 16 valeurs m. On sait que le principe de la redistribution de charge utilisant un réseau de condensateurs à pondération binaire peut être employé pour générer des tensions représen- tatives de niveaux dits de décision qui correspondent aux points d'extrémité des segments précités de la caractéristi- que de transfert pour le codage à loi l ou à loi A Un tel réseau 10 est'représenté sur la figure 1. On sait de plus qu'on peut employer le réseau 10 de la figure 1 pour produire des tensions correspondant aux points d'extrémité de chacun des 16 échelons égaux de n'importe quel segment spécifié On effectue ceci en commu- tant chaque condensateur dans le réseau soit sur une tension de référence ( 2-VR) ou sur un multiple spécifié ( m) de la tension de référence (m étant déterminé par les bits wxyz du mot d'entrée à décoder). Sur la figure 1, une source de tension de référen- ce 12 applique la tension -VR (ainsi que +VR 32) au réseau 10 La polarité positive ou négative de la tension qui est ainsi appliquée dépend de la valeur binaire du bit d'entrée s En outre, les bits abc du mot d'entrée sont décodés dans une unité 14 et ils sont appliqués au réseau 10 pour déterminer quels sont les condensateurs de ce réseau qui doivent être connectés à la sortie positive ou négative VR de la source de tension de référence 12 Les bits wxyz sont appliqués à une source de tension de généra- teur d'échelon 16 qui applique à son tour le multiple précité de la tension de référence au réseau 10 Dans le réseau 10, 2503 962 l'un spécifié des condensateurs est connecté à la sortie +m V- m VR de la source 16 De cette manière, le réseau 10 est commandé de façon à fournir une tension analogique représen- tative d'un mot de 8 bits appliqué, comme il est connu Une telle tension est appliquée par un amplificateur séparateur 18 à une ligne *de sortie 20. Le convertisseur numérique-analogique 22 représenté sur la figure 1 est un sous-ensemble constitutif du conver- tisseur analogique-numérique 24 représenté schématiquement sur la figure 2 Sur la figure 2, ce sous-ensemble est dési- gné par le même numéro de référence ( 22) Un signal analogi- que d'entrée à convertir par le circuit de la figure 2 est appliqué par un circuit échantillonneur-bloqueur 25 à un noeud de sommation 26 Le signal d'entrée et le signal de sortie analogique du convertisseur 22 sont combinés au noeud 26 (Le signal d'entrée appliqué au convertisseur 22 est un mot de 8 bits qui est déterminé par un registre d'approxima- tions successives 27 de type classique) Si ces signaux ne sont pas égaux, un signal résultant positif ou négatif est appliqué à un comparateur 28 Dans ces conditions, le compa- rateur applique un signal au registre d'approximations suc- cessives 27 Le registre 27 réagit à ce signal en appliquant un mot de 8 bits différent au convertisseur 22 Il en résulte que le signal de sortie analogique du convertisseur 22 chan- ge Finalement, lorsque le comparateur détermine que les signaux analogiques appliqués au noeud 26 sont égaux ou approximativement égaux, le signal de sortie à 8 bits du registre 30 constitue une représentation numérique du signal analogique particulier qui a été échantillonné et bloqué par le circuit 24. La figure 3 représente un réseau de condensateurs à pondération binaire de type classique, conçu pour réaliser le codage à loi p Le réseau comprend 9 condensateurs ayant des valeurs relatives C, C, 2 C, 4 C, 8 C, 16 C, 32 C, 64 C et 128 C, en désignant par C la capacité du condensateur unité avec lequel le réseau est construit par reproduction La figure 3 correspond exactement à la figure 1 de l'article de 2503 962 Dwarakanath-Marsh précité. Pendant une opération de codage, un signal analo- gique appliqué sur la ligne d'entrée 30 de la figure 3 est échantillonné dans l'ensemble du réseau de condensateurs et il est bloqué à un noeud commun 32 avec une inversion de signe On effectue ceci en déplaçant le commutateur 34 vers sa position connectée à la masse, alors que l'interrupteur 36 est ouvert, comme il est bien connu De cette manière, la fonction d'échantillonnage-blocage est en fait mise en oeuvre dans le réseau représenté lui-même Le comparateur détermine la polarité du signal échantillonné-bloqué Ceci détermine le bit S et sélectionne également une tension de référence positive ou négative. Ensuite, le condensateur situé le plus à droite sur-la figure 3 est commuté de la masse à -VR/32, en dési- gnant par VR la tension de référence mentionnée précédem- ment Un ensemble de condensateurs de valeur totale n C (n = C, 1, 3, 7, 15, 31, 63, 127) est commuté sur VR et le condensateur unique de valeur (n+ 1) C est commuté sur m VR/16 (m O 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15) selon une technique classique d'approximations succes- sives jusqu'à ce que la tension au noeud commun 32 s'appro- che de zéro dans des limites correspondant à une granularité spécifiée On appelle niveau de décision (DL) une valeur de la tension d'entrée analogique Vin pour laquelle la tension V au-noeud 32 est précisément égale à zéro à la fin de la x conversion. Compte tenu de ce qui précède, la tension Vx au noeud commun 32 de la figure 3 peut s'exprimer sous la forme suivante: C -R n C VR (n+l)C mvi Vx -Vin 56 C 2 + 256 VR+ 16 ( 1) Et, du fait que les niveaux de décision sont les valeurs de Vin pour lesquelles Vx = O, DL s'exprime sous la forme sui- vante: v DL R l 32 N + 2 m(n+ 1) -1 i ( 2) DL = 8192 ( 2 2503 962 Les niveaux de décision ainsi déterminés sont en fait ceux qui définissent la loi de compression-extension p-255 stan- dard qui est mise en oeuvre dans un convertisseur analogi- que-numérique classique. On peut également employer le réseau de condensa- teurs représenté sur la figure 3 pour le décodage numérique- analogique conformément au format à loi p défini précédem- ment Dans ce cas, le noeud commun 32 est connecté initiale- ment et momentanément à la masse par l'interrupteur 36 Les armatures inférieures de tous les condensateurs du réseau sont connectées à la masse par le commutateur 34 On décode un mot numérique d'entrée à 8 bits en commutant le condensa- teur situé le plus à droite sur -VR/32, n C sur VR et (n+ 1)C sur m VR/16, comme dans l'opération de codage décrite précédemment Les valeurs numériques réelles de N et m sont respectivement déterminées par les parties abc et wxyz de chaque mot d'entrée Comme précédemment, les huit représen- tations possibles de abc désignent respectivement N valeurs égales à 0, 1, 3, 7, 15, 31, 63 et 127 Cependant, pour le décodage, les 16 représentations possibles de wxyz désignent respectivement m valeurs égales à 0,5; 1,5; 2,5; 3,5; 4,5; ,5; 6,5; 7,5; 8,5; 9,5; 10,5; 11,5; 12, 5; 13,5; 14,5 et ,5 Les niveaux dits de reconstruction (RL) pour le déco- dage à loi l sont définis de la manière suivante, avec m et N ayant les valeurs qu'on vient de spécifier V RL ' 819 32 N + 2 (n+l)m 1 l ( 3) Le codage et le décodage à loi A étaient prati- qués jusqu'à présent en employant de façon caractéristique un autre réseau de condensateurs de configuration différente. Le réseau de condensateurs classique pour la loi A est simi- laire au réseau représenté sur la figure 3 Cependant, le réseau pour la loi A ne comporte que 8 condensateurs dont les valeurs relatives sont C, C, 2 C, 4 C, 8 C, 16 C, 32 C et 64 C De plus, pour le codage à loi A, la source de tension -v R/32 n'est pas nécessaire Chaque condensateur du réseau est connecté à 2 VR, ou à +m VR/16 ou à la masse. 2503 962 Pour le codage utilisant le réseau classique représenté sur la figure 3, un certain nombre de commuta- teurs à trois positions sont nécessaires Dans la mise en oeuvre au moyen de circuits numériques sous forme de circuit intégré, chacun de ces commutateurs nécessite deux signaux de commande De plus, pour le codage à loi p comme pour le codage à loi A, un circuit logique relativement complexe associé au réseau de condensateurs est nécessaire pour déterminer quel est celui des condensateurs qui doit être commuté sur +m VR/16. Conformément aux principes de l'invention, on emploie un seul réseau de condensateurs d'usage général, représenté sur la figure 4, pour le codage à loi ji comme pour le codage à loi A On donne au réseau la configuration correspondant à l'un ou l'autre des formats de codage en commandant simplement l'état d'un commutateur unipolaire à deux positions, 40 Pendant la fabrication, on peut réaliser la structure du commutateur 40 de façon qu'elle corresponde à un câblage permanent sur la position de la loi li ou de la loi A Dans ce cas, le codeur-décodeur MIC qui comporte le réseau représenté est spécialisé de façon permanente pour l'un des deux formats de codage spécifiés Selon une varian- te, on peut fabriquer le réseau représenté,incorporé dans un codeurdécodeur MIC,de façon qu'il s'agisse d'un dispositif d'usage général adaptable au codage à loi pi ou à loi A. Dans le dernier cas, on utilise un seul bit appliqué au codeur-décodeur pour commander l'état du commutateur 40 De cette manière, on peut aisément commuter le réseau représen- té, d'un format de codage à l'autre. En principe, on peut utiliser un seul réseau du type représenté sur la figure 4 pour le codage comme pour le décodage conformément au format à loi p ou à loi A qui est considéré On a cependant constaté en pratique qu'une telle double utilisation du réseau peut dans certains cas produire une diaphonie d'un niveau suffisant pour être préjudiciable. De plus, une telle double utilisation du réseau nécessite de façon caractéristique des circuits associés pour permettre l'enregistrement des résultats de codage partiels pendant 2503 962 l'utilisation en temps partagé et en chevauchement du réseau unique Par conséquent, pour certaines applications d'inté- rêt pratique, il est avantageux d'utiliser un réseau du type représenté sur la figure 4 pour le codage à loi p/loi A et un autre réseau identique pour le décodage à loi p/loi A. Cependant, comme indiqué ci-dessus, le réseau unique repré- senté convient en principe pour le codage et pour le décoda- ge conformément à l'un ou l'autre des formats à loi p 1 et à loi A. Pour le codage à loi y, le commutateur 40 est pla- cé sur la position représentée sur la figure 4 Dans ce cas, l'armature inférieure du condensateur C situé le plus à droi- te est connectée à +VR/32 et les armatures inférieures des condensateurs restants du réseau sont soit maintenes au potentiel de la masse, soit connectées à f VR ou à m VR/16, exactement comme dans le cas utilisant le réseau de la figure 3, décrit ci-dessus, conçu pour le codage à loi p. La différence importante entre les réseaux de loi des figures 3 et 4 réside dans la structure de commuta- teurs au moyen de laquelle des condensateurs sélectionnés du réseau sont connectés aux-potentiels indiqués précédemment. Conformément aux principes de l'invention et comme le montre la figure 4, on utilise une configuration en cascade origi- nale et relativement simple de commutateurs unipolaires à deux positions, 42 à 57, pour commander les connexions entre les condensateurs du réseau et les sources de tension asso- ciées La configuration fait en sorte que lorsque des conden- sateurs sélectionnés représentatifs d'un segment de codage spécifié sont connectés à une source de tension de référence, le condensateur de valeur immédiatement supérieure du réseau soit automatiquement connecté (sans la nécessité de circuits logiques supplémentaires) à une source de référence variable qui fournit une tension représentative d'un échelon particu- lier à l'intérieur du segment spécifié. On décrira ci-après de façon plus détaillée la configuration de commutateurs de la figure 4 On va tout d'abord décrire l'application du réseau de la figure 4 au codage à loi A. 2503 962 Pour le codage à loi A, le commutateur 40 qui fait partie de la figure 4 est placé sur sa position de gauche. De cette manière, et du fait de la nature accouplée des com- mutateurs associés 42 et 43, les deux condensateurs de droite qui sont tous deux désignés par C, sont toujours connectés en parallèle soit à +VR (comme il est représenté sur la figure 4), soit à la masse (si les commutateurs 42 et 43 sont posi- tionnés sur la gauche), soit à +m VR/16 (si les commutateurs 42 et 43 demeurent dans la position représentée sur la figure 4 et si le commutateur 51 est placé du côté gauche) Les deux condensateurs situés le plus à droite qui sont ainsi connec- tés en parallèle peuvent en fait 9 tre considérés comme un seul condensateur ayant une valeur relative 2 C. De façon similaire, chacun des autres condensateurs faisant partie du réseau de la figure 4 peut être connecté soit à +V soit à la masse soit à +m VR/16, au moyen des com- mutateurs représentés, 44 à 50 et 52 à 57 Comme il est évi- dent, les condensateurs du réseau sont caractérisés par des capacités ayant les valeurs relatives 2 C, 2 C, 4 C, 8 C, 16 C, 32 C, 64 C et 128 C lorsque le commutateur 40 est dans la posi- tion qui correspond à la loi A Il est important de noter qu'un tel réseau de condensateurs est en fait capable de représenter tous les niveaux de décision et les niveaux de reconstruction qui définissent le format de codage à loi A indiqué précédemment. Ainsi, le réseau de condensateurs d'usage général qui est représenté sur la figure 4 est capable d'accomplir le codage à loi p ou à loi A Comme décrit ci-dessus, la sélection du format de codage désiré est effectuée simplement en commandant la position d'un seul commutateur unipolaire à deux positions (le commutateur 40 de la figure 4). Chacun des commutateurs 40, 42 à 57, 58 et 59 fai- sant partie du réseau de la figure 4 est de la forme repré- sentée schématiquement sur la figure 5 A l'état de repos, lorsqu'un signal de commande appliqué est à un niveau relati- vement bas (indication 1101 "), le commutateur de la figure 5 établit un chemin conducteur entre une borne d'entrée commune R et l'une des deux bornes de sortie S et T Lorsque le 2503 962 signal de commande passe à un niveau haut (indication " 1 "), le commutateur établit alors un chemin conducteur entre la borne R et l'autre des bornes S et T. La figure 6 représente à titre d'exemple un cir- cuit qui est un mode de réalisation du commutateur de la figure 5 Le circuit représenté est un circuit classique et il est aisément fabriqué sous forme de circuit intégré en utilisant la technologie classique métal-oxyde-semiconduc- teur complémentaire (CMOS). Le circuit de la figure 6 comprend des transistors de type P, 60 et 61, des transistors de type N, 62 et 63 et un inverseur classique 64 Sous l'effet d'un signal de com- mande "O" appliqué au conducteur d'entrée 66, le transistor de type P 60 est placé à l'état actif (il devient conducteur),. tandis que le transistor de type N 63 est placé à l'état inactif De plus, le signal de commande d'entrée "O" est inversé par l'inverseur 64 pour donner un signal " 1 " qui place à l'état actif le transistor de type N 62 et à l'état inactif le transistor de type P 61 Par conséquent, pour un signal de commande d'entrée " O ", la borne d'entrée commune R est en fait connectée à la borne de sortie S par les tran- sistors 60 et 62 à l'état actif. Pour un signal de commande " 1 " appliqué au conduc- teur d'entrée 66 de la figure 6, on voit que les transistors 60 et 62 sont placés à l'état inactif tandis que les transis- tors 61 et 63 sont placés à l'état actif Par conséquent, pour cette condition d'entrée, la borne d'entrée commune R est en fait connectée à la borne de sortie T. La figure 7 est un tableau qui résume la manière selon laquelle les transistors 60 à 63 de la figure 6 réa- gissent aux signaux de commande " O " et " 1 " Le résumé corres- pond à la description présentée ci-dessus. Conformément aux-principes de l'invention, des commutateurs sélectionnés parmi ceux représentés sur la figure 4 sont effectivement associés par paires, par le fait que le m 8 me signal de commande leur est appliqué Comme men- tionné précédemment, les commutateurs 42 et 43 sont ainsi appariés De plus, chacune des autres paires suivantes de 2503 962 commutateurs de la figure 4 reçoit un signal de commande respectif commun: 44 et 51, 45 et 52, 46 et 53, 47 et 54, 48 et 55, 49 et 56, 50 et 57 Pendant le codage, chacun des commutateurs 44 à 49 de ces paires connecte l'armature infé- rieure d'un condensateur associé soit à la masse (par l'in- termédiaire du commutateur 59) soit à la borne d'entrée commune d'un commutateur respectif parmi les commutateurs 52 à 57 A leur tour, les commutateurs 52 à 57 permettent d'éta- blir une connexion soit à +VR (l'une des sorties de la source de tension de référence 66) soit à +m VR/16 (la sortie de la source de tension de générateur d'échelons 68) En outre, les commutateurs 43 et 51 permettent de connecter à la masse, à +VR ou à m VR /16 le condensateur C qui est le second à partir de la droite De plus, le commutateur 50 permet de connecter soit à la masse soit à +m VR/16 le condensateur 128 C qui est le plus à gauche. La possibilité de commutation indiquée ci-dessus, en association avec le réseau de condensateurs représenté sur la figure 4, permet d'accomplir le codage à loi i P lorsque le commutateur 40 est placé du c 8 té droit Des signaux de comman- de appliqués aux lignes 70 à 77 ont pour effet de commander systématiquement les positions des commutateurs 42 à 57 de la figure 4 Lorsque tous les signaux de commande sont à " O ", les doigts mobiles représentés schématiquement des commuta- teurs 42 à 57 sont tous positionnés du côté gauche (Un doigt de commutateur est déplacé vers la droite sous l'effet d'un signal de commande "l'") L'état " 10 " ou " 1 " des signaux de commande qui sont respectivement appliqués aux lignes 71 à 77 de la figure 4 dépend de la partie à 3 bits abc du mot de 8 bits mentionné précédemment qui est appliqué au réseau de codage représenté. Sur la figure 4, des notations booléennes classiques indi- quent quelles sont celles des lignes 71 à 77 qui reçoivent des signaux " 1 " pour n'importe quelle partie à 3 bits-spéci- fiée (Pour déclencher le codage, un signal " 1 " ou signal de validation est appliqué au conducteur 70) Ainsi, par exem- ple, si la partie abc du mot de 8 bits a la valeur 011, un signal " 1 " est appliqué à chacune des lignes 70 à 73 (Une 2503 962 * telle valeur est représentative du point extr 8 me d'un segment de codage particulier, comme indiqué précédemment) Il en résulte que les paires de commutateurs 42 et 43, 44 et 51, 45 et 52, et 46 et 53 sont actionnées (les doigts de commutateur sont déplacés vers la droite), comme il est indiqué sur la figure 4 Par conséquent, pour le codage à loi yi, une partie abc ayant la valeur 011 fait en sorte que le condensateur C qui est le second à partir de la droite et les condensateurs 2 C et 4 C soient connectés à la sortie -VR de la source de tension de référence 66 Ainsi, un total de-7 C est connecté a t VR De plus, le condensateur de valeur immédiatement supé- rieure, 8 C, est ainsi connecté automatiquement par les com- mutateurs 46 et 54 à la sortie fm V R/16 de la source de tension de générateur d'échelons 68 Pendant le codage, les autres condensateurs 16 C, 32 C, 64 C et 128 C du réseau demeurent con- nectés à la masse (Le condensateur C qui se trouve le plus à droite est connecté à VR/32 par le commutateur 40) Pour le codage à loi A (le commutateur 40 est placé du c 8 té gauche), une partie abc ayant la valeur 011 conduit à la configuration dans laquelle chacun des condensateurs C, C, 2 C et 4 C est connecté-à la sortie f VR de la source 66. Ainsi, un total de 8 C est connecté à f VR De plus, le conden- sateur de valeur immédiatement supérieure 8 C est ainsi auto- matiquement connecté à la sortie fm VR/16 de la source 68. Les autres condensateurs du'réseau demeurent connectés à la masse. Pour n'importe quelle autre valeur abc spécifiée appliquée au réseau de la figure 4, un ensemble consécutif déterminé de condensateurs est connecté à t VR et un conden- sateur de valeur immédiatement supérieure est automatiquement connecté à fm VR/16, de la manière particulière décrite ci-dessus Cette configuration de connexions découle de la structure en cascade originale des commutateurs représentés. Aucun circuit logique supplémentaire n'est nécessaire pour obtenir la configuration de connexion désirée De plus, la commande des commutateurs du réseau est accomplie avec un su 1 signa I de commande par paire de commutateurs Ces avan- 2503 962 tages importants sont à la base de la réalisation d'un réseau de codage économique et relativement simple. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. 2503 962 REVENDICATIONS 1 Circuit destiné à effectuer-une conversion entre des signaux MIC et des signaux analogiques, comprenant un seul réseau de condensateurs à redistribution de charge, à pondération binaire, dans lequel une armature de chaque con- densateur est connectée à un point de sortie, et une armature d'un condensateur supplémentaire est connectée à ce point, ce condensateur supplémentaire ayant la même valeur que le con- densateur de plus faible valeur dans le réseau, caractérisé en ce qu'il comporte des moyens de commutation ( 42, 40) qui sont connectés à l'autre armature du condensateur supplémen- taire (C) pour appliquer à cette autre armature une fraction fixe d'une tension de référence (VR), afin de donner au réseau une configuration pour le codage à loi p, ou pour connecter le condensateur supplémentaire (C) en parallèle sur le condensateur de plus faible valeur (C) afin de donner au réseau une configuration pour le codage à loi A. 2 Circuit selon la revendication 1, caractérisé en ce qu'il comprend des condensateurs ayant les valeurs relatives C, 2 C, 4 C, 8 C, 16 C, 32 C, 64 C et 128 C. 3 Circuit selon la revendication 2, caractérisé en ce qu'il comprend en outre des moyens de commutation ( 50) destinés à connecter l'autre armature du condensateur de valeur 128 C soit à un point de potentiel de référence tel que la masse, soit à une fraction variable de la tension de référence (VR), et des moyens de commutation ( 43 à 49 et 51 à 57) destinés à connecter l'autre armature de chacun des condensateurs ayant les valeurs relatives 2 C, 4 C, 8 C, 16 C, 32 C et 64 C au point de potentiel de référence, à une fraction variable de la tension de référence ou à la tension de réfé- rence. 4 Circuit selon la revendication 3, caractérisé en ce que les moyens de commutation ( 43 à 50 et 51 à 57) constituent une configuration en cascade de commutateurs destinée à connecter l'autre armature de chacun des condensa- teurs appartenant à un sous-ensemble consécutif de l'ensemble des condensateurs à une tension de référence (VR) et à con- 2503 962 necter simultanément automatiquement l'autre armature du condensateur de valeur immédiatement supérieure de l'ensem- ble à une fraction variable de la tension de référence. Circuit selon l'une quelconque des revendica- tions 1 à 4, caractérisé en ce que la tension de référence constitue une tension VR qui est fournie par une source de tension de référence ( 66), la polarité de cette tension est déterminée par un bit appliqué à cette source, et ce bit constitue le bit de signe S d'un mot à 8 bits à coder. 6 Circuit selon la revendication 5, considérée comme dépendante de l'une quelconque des revendications 3 ou 4, caractérisé en ce que la fraction variable de la ten- sion de référence constitue une tension m V R/16 qui est four- nie par une source de tension de générateur d'échelons ( 68), la valeur de m est déterminée par quatre bits spécifiés wxyz du mot de 8 bits à coder, et ces bits wxyz sont appli- qués à la source de tension de générateur d'échelons. 7 Circuit selon la revendication 6, caractérisé en ce que la fraction fixe de la tension de référence cons- titue une tension -VR/32. 8 Circuit selon la revendication 7, caractérisé en ce que la configuration de connexion qui est établie par les moyens de commutation est déterminée par des signaux de commande ( 70 à 77) qui sont appliqués aux moyens de commuta- tion, et ces signaux de commande sont déterminés à partir de trois bits spécifiés abc d'un mot de 8 bits à coder. 9 Circuit de conversion entre des signaux MIC et des signaux analogiques comprenant un réseau de condensa- teurs conçu pour avoir une configuration correspondant au codage à loi li, ce réseau comprenant un ensemble de conden- sateurs à pondération binaire ayant les valeurs relatives C, 2 C, 4 C, 8 C, 16 C, 32 C, 64 C et 128 C, un condensateur supplé- mentaire ayant la valeur relative C, et des moyens destinés à connecter une armature de chacun des condensateurs à un point commun, caractérisé en ce qu'il comprend un premier élément de commutation ( 42) destiné à connecter l'autre armature du condensateur supplémentaire soit à un point de potentiel de référence tel que la masse, soit à une fraction fixe d'une 2503 962 tension de référence (VR), un second élément de commutation ( 50) destiné à connecter l'autre-armature du condensateur de valeur 128 C soit au point de potentiel de référence soit à une fraction variable de la tension de référence (VR) fournie par une source de tension de générateur d'échelons ( 68), des troisième à neuvième éléments de commutation ( 43 à 49), des- tinés à connecter respectivement les autres armatures des condensateurs de valeur C, 2 C, 4 C, 8 C, 16 C, 32 C et 64 C soit au point de potentiel de référence, soit à un élément de commutation respectif associé parmi des dixième à seizième éléments de commutation ( 51 à 57), chacun d'eux étant conçu de façon à établir une connexion soit à une fraction varia- ble de la tension de référence (VR) soit à une tension de référence fixe (VR) fournie par une source de tension de référence, et des moyens ( 70 à 77) destinés à appliquer huit signaux de commande distincts auxsecond à seizième éléments de commutation, selon la configuration suivante: un premier signal de commande au troisième élément de commutation, un second signal de commande aux quatrième et dixième éléments de commutation, un troisième signal de commande aux cinquième et onzième éléments de commutation, un quatrième signal de commande aux sixième et douzième éléments de commutation, un cinquième signal de commande aux septième et treizième élé- ments de commutation, un sixième signal de commande aux hui- tième et quatorzième éléments de commutation, un septième signal de commande aux neuvième et quinzième éléments de commutation, et un huitième signal de commande aux second et seizième éléments de commutation. Circuit de conversion entre des signaux MIC et des signaux analogiques, comprenant un réseau de conden- sateurs conçu pour recevoir une configuration correspondant' au codage à loi A, ce réseau comprenant un ensemble de con- densateurs ayant les valeurs relatives 2 C, 2 C, 4 C, 8 C, 16 C, 32 C, 64 C et 128 C, et des moyens destinés à connecter une armature de chacun des condensateurs à un point commun caractérisé en ce qu'il comporte un premier élément de com- mutation ( 50) destiné à connecter l'autre armature du con- densateur de valeur 128 C soit au point de potentiel de réfé- 2503 962 rence soit à une fraction variable d'une tension de réfé- rence (VR) fournie par une source de tension de générateur d'échelons ( 68), des second à huitième éléments de commuta- tion ( 42 à 49) destinés à connecter respectivement les autres armatures des condensateurs de valeur 2 C, 2 C, 4 C, 8 C, 16 C, 32 C et 64 C soit au point de potentiel de référence soit à un élément de commutation associé respectif parmi *des neuvième à quinzième éléments de commutation ( 51 à 57), chacun d'eux étant conçu de façon à établir une connexion soit à la fraction variable de la tension de référence (VR) soit à une tension de référence fixe (VR) qui est fournie par une source de tension de référence ( 66) et des moyens ( 70 à 77) destinés à appliquer huit signaux de commande distincts aux premier à quinzième éléments de commutation, selon la configuration suivante: un premier signal de com- mande au second élément de commutation, un second signal de commande aux troisième et cinquième éléments de commutation, un troisième signal de commande aux quatrième et dixième éléments de commutation, un quatrième signal de commande aux cinquième et onzième éléments de commutation, un cinquième signal de commande aux sixième et douzième éléments de com- mutation, un sixième signal de commande aux septième et treizième éléments de commutation, un septième signal de commande aux huitième et quatorzième éléments de commuta- tion, et un huitième signal de commande aux premier et quinzième éléments de commutation.