Brevet FR2508739A1 — publié le 19821231

CIRCUIT NUMERIQUE DE DEMODULATION D'UN SIGNAL MODULE EN FREQUENCE, APPLICATION DE CE CIRCUIT A LA REALISATION D'UN ETAGE DE DEMODULATION DU SIGNAL DE CHROMINNCE D'UN RECEPTEUR DE TELEVISION, ET RECEPTEUR DE TELEVISION EWQUIPE D'UN TEL ETAGE La présente invention concerne un circuit numérique de démodulation d'un signal modulé en fréquence, ainsi qu'une application d'un tel circuit à la réalisation d'un étage de démodulation du signal de chrominance d'un récepteur de télévision; elle concerne également, bien entendu, tout récepteur de télévision équipé d'un tel étage de démodulation. Le but de l'invention est, plus précisément, de proposer un circuit qui comprend des moyens originaux de démodulation opérant par reconstitution d'un signal proportionnel à la fréquence instantanée du signal d'entrée modulé, à partir de l'expression de la dérivée de ce signal d'entrée L'invention concerne, d cet effet, un circuit numé- rique de démodulation d'un signal ayant subi une modulation de sa fré- quence selon la relation X A sin (wot + t f(t) dt + o), dans la- quelle wo est la porteuse et f(t) le signal de modulation, puis une conversion analogique-numérique, caractérisé en ce qu'il comprend: (A) en entrée et en parallèle l'une sur l'autre, deux voies distinctes consistant en deux étages de détermination de valeur numérique, le premier étage étant destiné à la détermination des va- leurs de la fonction M = 1/Acos (wot + t f(t) dt + o) qui correspon- dent aux valeurs du signal d'entrée commun aux deux voies et le deu- xième étage à la détermination de la dérivée du signal d'entrée pour ces mêmes valeurs du signal d'entrée; e (B) en sortie de ces deux voies, un circuit de multipli- cation des signaux correspondants délivrés par les premier et deuxième étages de détermination de valeur numérique, destiné à restituer un signal numérique proportionnel à la fréquence instantanée du signal d'entrée modulé en fréquence; (C) un circuit d'horloge fixant la cadence de fonction- nement des premier et deuxième étages de détermination de valeur numé- rique et du circuit de multiplication. La reconstitution recherchée est donc obtenue à l'aide d'une structure qui, étant donné l'expression générale de la dérivée d'une fonction et la possibilité d'isoler dans une telle ex- pression celle qui donne la fréquence instantanée du signal d'entrée modulé, permet de déterminer séparément, à une cadence déterminée commandant la précision de la démodulation, les valeurs numériques instantanées successives des composantes de cette expression de la fréquence instantanée. D'autres particularités et avantages de l'invention apparaîtront de façon plus détaillée dans la description qui va suivre et dans la figure annexée, donnée à titre d'exemple non limitatif 23 et qui représente un exemple de réalisation du circuit conforme à l'invention. Dans un premier exemple de réalisation, qui est celui représenté sur la figure, le circuit selon l'invention comprend un con- vertisseur analogique-numérique 10 qui reçoit le signal d'entrée modulé en fréquence et, en sortie de ce convertisseur et en parallèle l'ure sur l'autre, deux voies distinctes consistant en deux étages 20 et 30 de détermination de valeur numérique, un circuit 40 assurant la multiplication des signaux correspondants délivrés par ces deux étages et restituant ainsi un signal numérique de sortie qui est pro- portionnel à la fréquence instantanée du signal d'entrée modulé en fréquence. En effet, silw étant la fréquence porteuse et f(t) le signal de modulation, le signal d'entrée modulé est de la forme X = A sin l t + t f(t) dt + Ol ( 1) (ou de la forme similaire obtenue avec un cosinus), la dérivée de cette fonction est de la forme: XI = A cos lot + f f(t) dt + Ifl lw S+ f(t)l ( 2) La détermination de la dérivée X' et celle de la fonction M 1/A cos lwot + Ltf(t) dt +Ifl per- mettent alors d'obtenir l'expression du signal de modulation f(t) = (X' M) à ( 3) Dans la réalisation décrite, le premier étage ( 20), destiné à la déter- mination de la valeur numérique de la fonction M comprend plusieurs registres à décalage Rd, devant retarder le signal d'entrée de l'étage d'une durée qui est précisée ci-dessous, et une mémoire numérique Mo qui contient, pour chaque valeur particulière du signal d'entrée résultant de l'échantillonnage effectué par le convertisseur 10, une valeur particulière correspondante de la fonction M (cette mémoire M contient donc, en fait, une table des valeurs de M, les adresses de ces valeurs étant fournies par la fonction sinusoïdale d'entrée). Le deuxième étage 30, destiné à la détermination de la valeur numérique de la dérivée du signal d'entrée pour ces mêmes valeurs particulières du signal d'entrée, est un filtre transversal linéaire à N circuits de retard$ N étant pair. Pour assurer la synchronisation des résultats correspon- dants des déterminations de la fonction M et de la dérivée du signal d'entrée, effectuées par les premier et deuxième étages 20 et 30, le retard global apporté au signal au cours de la traversée de l'étage 20 doit être égal à (N-1)/2 fois le retard T de chaque circuit de retard du filtre transversal Si l'on a par exemple N = 6 f ce retard est égal à 2,5 fois le retard unitaire T des circuits de retard du filtre transversal (qui sont des registres à décalage) Cela implique que, si la cadence de fonctionnement des étages 20 et 30 est donnée par la fréquence F = 1/T, ces cadences,identiques, doivent cependant être décalées d'une demipériode l'une par rapport à l'autre pour pouvoir obtenir le retard 2,5 T, et donc que la-cadence d'échantillonnage du convertisseur 10 soit donnée par la fréquence-2 F double de celle des étages 20 et 30. Dans un deuxième exemple de réalisation, non représenté, le nombre N des circuits de retard du filtre transversal peut cette fois être choisi impair; le retard global apporté au signal qui traverse le premier étage 20 de détermination de valeur numérique est alors égal, par application de la même formule que ci-dessus, à un nombre entier de fois le retard unitaire T des circuits de retard du filtre transversal (avec N = 11 par exemple, cinq fois ce retard unitaire) Cela implique cette fois-ci que les cadences de fonctionne- ment des étages 20 et 30 sont non seulement identiques mais synchrones, et que la cadence de fonctionnement peut être la même pour le conver- tisseur 10 et pour les premier et deuxième étages 20 et 30 Un avanta- ge de ce deuxième mode de réalisation est maintenant manifeste: pour un même retard unitaire T, la fréquence d'échantillonnage F = 1/T fixée par le circuit d'horloge 50 est deux fois plus faible que dans le cas du premier mode de réalisation Ce deuxième mode de réalisa- tion exige cependant un nombre de registres à décalage sensiblement supérieur à celui du premier, mais en contrepartie, une réduction de ce nombre peut être opérée si les circuits de retard du premier étage sont constitués par les premiers circuits de retard du deuxième étage 30. Bien entendu, la présente invention n'est pas limitée à ces exemples de réalisation, à partir desquels d'autres. variantes peuvent être proposées sans pour cela sortir du cadre ou de l'esprit de l'invention On peut notamment utiliser le circuit confor- me à l'invention pour la réalisation d'un étage numérique de démodu- lation du signal de chrominance (modulé en fréquence) d'un récepteur de télévision; l'invention concerne ausi, alors, tout récepteur de télévision qui est équipé d'un tel étage de démodulation Il est bien manifeste, cependant, que l'invention ne s'applique pas seulement au cas de la télévision, mais concerne de façon très générale tout problème de démodulation de fréquence. Dans le cas des exemples de réalisation ici décrits, il est possible d'inclure dans le circuit d'horloge 50 un circuit d'inhibition destiné à permettre l'élimination, en sortie du circuit de multiplication 40, des valeurs de signal qui correspondent à des valeurs asymptotiques de la fonction M et qui conduisent à d'impor- tantes erreurs de démodulation. REVENDICATIONS 1 Circuit numérique de démodulation d'un signal ayant subi une modulation de sa fréquence selon la relation X = A sin (wot + t f(t) dt + 0), dans laquelle O est la porteuse et f(t) le signal de modulation, puis une conversion analogique- numérique, caractérisé en ce qu'il comprend (A) en entrée et en parallèle l'une sur l'autre, deux voies distinctes consistant en deux étages de détermination de valeur numérique, le premier étage étant des- tiné à la détermination des valeurs de la fonction M = l/Pcos (bot + Ut f(t) dt + ? O) qui correspondent aux valeurs du signal d'entrée commun aux deux voies et le deuxième étage à la détermination de la dérivée du signal d'entrée pour ces mêmes valeurs du signal d'entrée; - (B) en sortie de ces deux voies, un circuit de mul- tiplication des signaux correspondants délivrés par les premier et deuxième étages de détermination de valeur numérique destiné à restituer un signal numérique proportionnel à la fréquence instantanée du signal d'entrée modulé en fréquence (C) un circuit d'horloge fixant la cadence de fonctionnement des premier et deuxième étages de déter- mination de valeur numérique et du circuit de multiplication. 2 Circuit selon la revendication I, caractérisé en ce que le deuxième étage de détermination de valeur numérique est un filtre transversal linéaire à N circuits de retard et en ce que le premier étage de détermination de valeur numérique comprend des circuits de retard et une mémoire numérique, ces circuits de re- tard étant destinés à imposer aux signaux traversant ce premier éta- ge un retard égal à (N-1)/2 fois celui de chaque circuit de retard du filtre transversal et transmettre à la mémoire numérique l'adresse à laquelle se trouve la valeur de la fonction M qui correspond à la valeur de dérivée présente en sortie du filtre transversal. 3 Circuit selon l'une des revendications 1 et 2, carac- térisé en ce que la commande effectuée par le circuit d'horloge est prévue pour éliminer en sortie du circuit de multiplication les valeurs de signal qui correspondraient à des valeurs asymptotiques de la fonction M. 4 Circuit selon l'une des revendications 2 et 3, carac- térisé en ce que le nombre N de circuits de retard du filtre transver- sal est pair, et en ce que le circuit d'horloge impose aux cir- cuits de retard des premier et deuxième étages de déter- mination de valeur numérique des cadences de fonctionnement identiques mais avec décalage d'une demi-période de l'une par rapport à l'autre. Circuit selon l'une des revendications 2 et 3, caracté- risé en ce que le nombre N de circuits de retard du filtre transversal est impair, et en ce que le circuit d'horloge impose aux circuits *de retard des premier et deuxième étages de détermination de valeur numérique des cadences de fonctionnement identiques et synchrones. 6 Circuit selon la revendication 5, caractérisé en ce que les circuits de retard du premier étage de détermination de valeur numérique sont constitués par les premiers circuits de retard du deu- xième étage de détermination de valeur numérique. 7 Application du circuit selon l'une des revendications 1 à 6 à la réalisation d'un étage numérique de démodulation du signal de chrominance d'un récepteur de télévision. 8 Récepteur de télévision caractérisé en ce qu'il comprend un étage numérique de démodulation du signal de chrominance selon la revendication 7.