Brevet FR2510328A1 — publié le 19830128

Convertisseur numérique/analogique du type à transistors fonctionnant en miroirs de courant. La présente invention concerne les dispositifs électro- niques pour la conversion de données numériques en une sortie analogique et elle a trait, plus particulièrement, à un dispo- sitif qui peut être conçu comme dispositif intégré du type MOS fabriqué de façon monolithique. Les convertisseurs numériques-analogiques et analogiques- numériques sont nécessaires pour un grand nombre d'appareils électroniques chaque fois qu'il est nécessaire, en fait, de traiter des données analogiques par des opérations numériques et vice versa Dans la transmission des informations vocales par téléphone, il est souhaitable de transformer le signal vocal analogique en un format numérique pour réduire notablement les effets du bruit et de la distorsion de signaux normalement introduits En d'autres termes, un signal numérique consistant en des niveaux zéro et un est plus facile à reconstituer ou à amplifier fidèlement qu'un signal analogique constitué par un grand nombre de niveaux Par conséquent, un besoin particulier de convertisseurs efficaces numériques-analogiques se fait sentir dans les systèmes téléphoniques modulés par impulsions codées (PCM). Dans ces systèmes de communication, on utilise un codeur- décodeur (CODEC) Dans la section codeur, une entrée vocale analogique est convertie en des données numériques en vue d'une transmission sur une ligne téléphonique et, dans la section décodeur, il faut procéder à une conversion numérique-analogique pour rétablir le son de la voix après la transmission. Jusqu'à présent, ces conversions étaient effectuées à l'aide de convertisseurs rapides A-N et N-A multiplexés sur de nombreux canaux analogiques En utilisant les techniques d'intégration à grande échelle, on codait chaque canal sépa- rément et on multiplexait les signaux numériques résultants. Avec les efforts pour obtenir un système CODEC (codeur- décodeur) sous la forme d'un ou de plusieurs dispositifs semi- conducteurs à circuitssemi-intégrés, un problème s'est posé quant à l'obtention d'un convertisseur approprié A-N et N-A sous une forme semiconductrice plus efficace Une tentative pour résoudre le problème a consisté à utiliser ce que l'on appelle un circuit itératif ou réseau de condensateurs qui dépend fondamentalement de la division de tension du réseau lui-même Dans un tel dispositif, une série de condensateurs du type binaire est pourvue d'une plaque commune et de plaques inférieures de différentes tailles et présentant ainsi des valeurs attribuées différentes Quand les tensions sont appli- quées aux plaques inférieures des condensateurs, puis sur la lo plaque supérieure de la rangée elle-même, on obtient une tension qui estune somme binaire de tous les "poids"des tensions capa- citives sur la plaque inférieure De ce fait, dans un convertis- seur N-A, une série de tensions numériques appliquées aux plaques inférieures du réseau de condensateurs fournit une sortie analogique sur les plaques supérieures La précision de la sortie dépend en partie du nombre de condensateurs. Un des problèmes dans la fabrication d'un tel convertis- seur à réseau capacitif sous une forme semi-conductrice réside dans les complications inhérentes à la mise au point d'un procédé spécial avec un minimum de phases supplémentaires dans le procédé pour obtenir les condensateurs avec les caractéris- tiques électriques nécessaires ainsi qu'avec les tolérances de précision Un autre inconvénient de la technique à réseau capacitif réside dans le fait qu'dle exige l'utilisation d'un amplificateur tampon pour la plupart des applications Ceci complique encore le circuit ainsi que les phases nécessaires du procédé. La présente invention permet d'obtenir un convertisseur numériqueanalogique utilisant uniquement des éléments MOSFET dans un dispositif àcircuit intégré qui n'est pas basé sur les réseaux de condensateurs et qui, de ce fait, évite les problèmes et les inconvénients précités. Conformément aux moyens généraux de la présente invention, on obtient un convertisseur numérique-analogique qui utilise des miroirs de courant MOS commandés Dans un tel miroir, le rapport du courant saturé de l'électrode de drain des deux transistors reliés SOS est proportionnel aux largeurs de leurs canaux en supposant que leur mobilité superficielle, leurs épaisseurs d'oxydes, leurs longueurs de canaux, leurs seuils de dispositifs et leurs tensions des grilles ont une valeur identique Le courant de sortie est produit par le transistor MOS fonctionnant en miroir du point de vue électrique Dans la connexion entre les deux dispositifs MOS, une porte de transmission en combinaison avec un autre dispositif de commu- tation fournit une commande "tout ou rien" de la sortie de courant "reflétée" Dans un convertisseur type, les transis- tors MOS fonctionnant en miroirs et commandés par des portes de transmission àl'aide de leur dispositif de commande sont reliés en parallèle Chaque porte de transmission est reliée a une source de données numériques, par exemple un micro- processeur, et le dispositif fonctionnant en miroir pour chaque porte de transmission a une largeur de canal présentant une certaine relation proportionnelle prédéterminée vis-à-vis des largeurs de canaux du transistor d'entrée et du transistor de sortie fonctionnant en miroir De ce fait, lorsque le tran- sistor d'entrée est relié à une source I de courant constant, le courant de sortie réfléchi total 12 des transistors de sortie fonctionnant en miroir, courant qui se présente sous une forme analogique, varie en fonction des contributions de courant réfléchi par les transistors MOS fonctionnant en miroir au cours de l'opération de quantification lorsque ces transistors sont rendus actifs Les moyens généraux précités de la pré- sente invention peuvent être appliqués pour réaliser des con- vertisseurs linéaires de multiplication et de compression fabriqués comme des structures soit à canal P, soit à canal N, soit complémentaires. En bref, les objets de la présente invention sont l'obtention d'un convertisseur numérique-analogique utilisant des dispositifs MOS et pouvant, par conséquent, être fabriqués à l'aide des techniques classiques ou connues faisant appelle au procédé MOS; l'obtention d'un convertisseur numérique-analo- gique sous la forme d'un circuit intégré monolithique avec un minimum de surface de puce; etl'obtention d'un convertisseur N/A qui peut être réalisé sous diverses formes pour s'adapter à différents appareils électroniques. D'autres objets, avantages et caractéristiques de la présente invention apparaîtront au cours de la description détaillée donnée ci-après en référence aux dessins annexés, sur lesquels: la figure l A est un schéma de circuit d'un "miroir" de courant MOS à canal N; la figure 1 B est un schéma de circuit d'un miroir de courant MOS à canal P; la figure 2 A est un schéma de circuit d'un miroir de courant MOS à canal N commandé; la figure 2 B est le circuit de la figure 2 A utilisant un symbole logique pour les éléments de grille de commande avec le miroir de courant; la figure 2 C est un schéma de circuit d'un miroir de courant MOS à canal P; la figure 2 D est le circuit de la figure 2 A utilisant un symbole logique pour les éléments de commande avec le miroir de courant; la figure 3 est un schéma de circuit d'un convertisseur numérique/analogique à miroirs de courant linéaires à canal N à 32 six bits, ce convertisseur étant réalisé conformément aux moyens- généraux de la présente invention; la figure 4 est un schéma de circuit d'un convertisseur numérique/analogique à miroirs de courant linéaires CMOS à six bits, ce convertisseur étant réalisé conformément à la présente invention; la figure 5 est une représentation graphique de la loi ")L 255 " pour un codeur numérique; la figure 6 A est un schéma de circuit pour un convertis- seur numérique/analogique de compression à miroirs de courant non linéairesce convertisseur étant réalisé conformément aux moyens généraux de la présente invention; la figure 6 B est un schéma de circuit d'un élément de grille ou porte de commande de miroir de courant à canal P utilisé dans le convertisseur de la figure 6 A; la figure 6 C est un schéma de circuit d'un élément de grille ou porte de commande de miroir de courant à canal N utilisé pour obtenir les paliers de la loi '>U 255 " dans le convertisseur de la figure 6 A; 10328 la figure 6 D est un schéma de circuit d'un élément de grille ou porte de commande de miroir pour obtenir les parties segmentaires de la loi "p_255 " dans le convertisseur de la figure 6 A; la figure 7 est un schéma synoptique montrant un agen- cement pour multiplier les signaux en utilisant des convertis- seurs numériques/analogiques à miroirs de courant selon la présente invention; et la figure 8 est un schéma synoptique montrant un convertis- seur numérique/analogique à miroirs de courant dans un circuit d'approximation successive pour réaliser un convertisseur analogique/numérique. En se référant aux figures la, l B, on voit que celles-ci montrent schématiquement une forme fondamentale d'un miroir de courant 10 utilisant des éléments MOSFET Dans la version MOS à canal N de la figure 19, on utilise une paire d'éléments MOSFET 12 et 14 dont les grilles sont reliées par un conduc- teur commun 16 et dont les contacts de source sont reliés à une masse commune 12 Le conducteur 20 relié à l'électrode de drain d'un des éléments est branché par un conducteur 22 au conducteur commun 16 de grille de sorte que la tension appli- quée aux grilles des deux éléments MOSFET est identique. Le rapport des courants saturés de drain des deux éléments dans le miroir peut être exprimé comme suit 2 I 2 (P 2 fox W 2/2 ox 2 L 2 (VG 2VT 2) (Equation 1) 12 2/2 P _ 2 il)___ 2 Il (y/iklox il/2 Tox 1 L 1) (VG 1 'r 1) En supposant que les mobilités superficielles (LL), les épaisseurs d'oxydes (TOX), la longueur de canal (L) et les seuils de dispositif (V T) ont des valeurs égales et en remar- quant que les tensions de grille (V G) des deux éléments MOSFET 12 et 14 sont, du point de vue électrique, identiques en valeur, l'équation devient, par réduction w I 2 =Wl (Equa Lion 2) o W 2 et W 1 sont les largeurs de canaux des éléments MOSFET 12 et 14. Cette relation montre que, d'une façon idéale, le courant 12 de réflexion dans le conducteur 24 'relié au drain pour l'élément MOSFET 14 est fonction à la fois du courant d'entrée I 1 et des largeurs de canaux du dispositif Dans la réalité, certains des paramètres de l'équation lvarient dans une certaine mesure en fonction des variations dans les règles de traitement et de dispositions constructives ainsi que dans les paramètres électriques Toutefois, ces variations peuvent être maintenues à un minimum par des contrôles de conception et de production de sorte que, essentiellement, la relation de l'équation 2 est valable sans introduction de facteur de compensation Ceci est également vrai pour la version MOS à canal P du circuit formant miroir de courant et représenté sur la figure l B o la source de chaque transistor est reliée à une source électrique positive (VDD). DD Le miroir de courant représenté sur les figures l A et 18 ne se prête pas à une commande facile de sorte que, pour résoudre ce problème, comme on l'a représenté sur la figure ZA, on coupe le conducteur 16 entre les deux éléments de courant 12 et 14 et on insère une porte-de transmission 26 comprenant une paire supplémentaire d'éléments MOSFET 28 et 30 A la grille du premier élement MOSFET 28 est appliqu( une tension de com- mande C Le drain de l'élément MOSFET 28 est relié au côté I 1 du conducteur 16 et la source de cet élément est reliée au-,- côté 12 du conducteur 16 A la grille du second élément MOSFET est appliquée une tension de commande inversée C qui est obtenue par application de la tension de commande C à un inverseur 32 La source de l'élément MOSFET 14 est reliée au conducteur 18 de courant I et le drain de cet élément MOSFET 14 est relié au conducteur 24 de courant 12 Pour empêcher la grille de l'élément de sortie 14 de "flotter" quand les éléments MOSFET 28 et 30 ne sont pas conducteurs, on utilise un autre dispositif MOSFET 34 dont le drain est relié au con- ducteur commun 16, la source est reliée à la masse et la grille reçoit la tension de commande inversée (dans la version MOS à canal N de la figure 2 A),L'élément 34 est essentiellement un transistor Md'abaissement", qui lorsqu'il est rendu actif, abaisse" la tueioa de la grille de l'élément 14 fonction- nant en miroir et, par conséquent, rend celui-ci non conduc- teur Darscertains cas, il n'est pas nécessaire d'utiliser le dispositif 34 De ce fait, quand un signal (par exemple un signal logique 1) est appliqué à la porte de transmission 26, la porte est "conductrice" et le transistor d'abaissement 34 est "non conducteur", de sorte que la tension de miroir est appliquée, à partir du premier transistor 12, au second tran- sistor 14, c'est-à-dire le transistor fonctionnant en miroir. Inversement, si le signal de commandé "C" est bas, c'est-à- dire s'il s'agit d'un signal logique "O", alors le transistor 28 formant porte de transmission est "non conducteur" et le transistor d'abaissement 34 est "conducteur" Ceci a pour effet de rendre "non conducteur" le transistor 14 fonctionnant en miroir On obtient dorc une commande tout ou rien du courant 12 qui peut être représentée par l'équation suivante: 22W CI (Equation 3) o"C" est le bit de commande (zéro ou un). La figure 2 B est une représentation du circuit de la figure 2 A dans lequel on utilise un élément de logique et de porte 36 pour symboliser la porte de transmission 26 et-tle transistor d'abaissement 34, circuit que l'on appellera par la suite grille ou porte de commande. Sur la figure 2 C, on a représenté un mode de réalisation MOS à canal P du circuit de miroir fondamental muni des mêmes éléments de commande que la version MOS à canal N de la figure 2 A Ici, l'entrée de commande C est appliquée à la grille de l'autre transistor 34 a "d'élévation" Les sources des dispo- sitifs MOS 12 a et 14 a sont reliées à une source d'énergie positive (VDD) tandis que le drain du transistor 12 a est relié DD à une source decourant I et le drain du transistor 14 a fournit la sortie de courant pondéré du circuit Le diagramme utilisant un symbole logique pour la porte de transmission et son dispositif de commande quel'on a désigné par la référence 36 a est représenté sur la figure 2 B. La figure 3 montre un convertisseur numérique-analogique à miroir de courant linéaire à canal N à six bits compre- nant une série de cellules-miroirs 42 branc Mes en parallèle et dont chacune est similaire à la cellule de la figure 2 B. Chaque cellule est constituée par une porte de commande 36 et un transistor 44 faisant office de miroir Dans ce converti- seur, la largeur de canal de chaque transistor fonctionnant en miroir est proportionnée avec soin et, dans une application normale-, est égale à la moitié de la largeur-de canal du transistor-miroir de la cellule immédiatement adjacente en direction du transistor d'entrée 12 Le convertisseur 40 comprend donc un conducteur d'entrée 20 relié à une source électrique fournissant un courant constant I et au drain du premier transistor ou transistor d'entrée 12 dont la borne de source est reliée à un conducteur de masse commun 18. Le conducteur d'entrée 20 est également relié à un-conducteur de branchement commun 46 auquel chacune des autres portes de commande 36 est reliée par un conducteur 48 Chacune de ces portes de transmission comporte un autre conducteur d'entrée qui est relié à une source de tension de commande, par exemple C 0, C 1, *C 2, C 3, C 4 et C 5 La sortie de chaque porte de commande 36 est reliée à l'électrode de grille du transis- tor 44 fonctionnant en miroir et dont la source est reliée à la ligne de masse 18 et les bornes de drain sont reliées à une ligne commune 52 fixée à la ligne de sortie 24 du premier transistor 14 fonctionnant en miroir Dans ce convertis- seur 40, le premier transistor 14 fonctionnant en miroir présente une largeur unité 1 W et la cellule adjacente présente deux fois la largeur de canal d'unités 2 Le transistor suivant fonctionnant en miroir présente une largeur de canal d'unités 4 Le transistor suivant fonctionnant en miroir présente une largeur de canal d'unités 8, le transistor suivant une largeur d'unités 16 et le transistor venant à la suite dans l'ordre présente une largeur de canal de 32, le transistor d'entrée 12 étant relié directement à la source électrique I ayant une largeur de canal d'unités 64. De ce fait, pour le convertisseur 40 de la figure 3, le courant de sortie I 2 peut être représenté mathématiquement comme suit: ( 32 C 16 C + 8 C l 2 C C) 645 4 â 4 i + 64 C 3 4264 1 b IC (Lquation 4) Dans le fonctionnement du convertisseur numérique/ analogique 40, le conducteur 20 est relié à-la source d'énergie de référence qui produit un courant constant I et le conduc- teur 24 de sortie I 2 est relié à un dispositif qui est adapté pour recevoir le signal de sortie analogique engendré Les entrées de commande ou de données C 0 à C 5 sont reliées à une entrée de données à six bits de la source numérique devant être convertie Quand toutes les entrées de données sont zéro, aucun courant ne circule dans le conducteur de sortie 24 car toutes les portes de transmission 36 sont "non conductrices" et leurs transistors d'abaissement respectifs sont "conducteurs", ce qui a pour effet de maintenir "non conducteur" chaque transistor 44 fonctionnant en miroir Si l'une des entrées numé- riques est à un niveau haut, c'est-à-dire au niveau logique 1, par exemple si l'entrée C est à un niveau haut et si toutes o les autres entrées sont à un niveau bas, alors I 2 sera égal à 1/64 du courant de I 1 car le rapport des largeurs de canaux de ces deux dispositifs est 1 à 64 et le dispositif recevant l'entrée C O réfléchit à la façon d'un miroir le courant I 1 du dispositif d'entrée en proportion de l'entrée et deslargeurs de canaux du dispositif faisant office-de miroir Si l'entrée C 0 change alors d'état (devient zéro) et si C 1 change d'état, le dispositif renvoiedel nouveau, à la façon d'un miroir, le courant I mais cette fois dans le rapport de 2 à 64 Cette relation binaire s'applique également si différentes combinaisons d'entrée de C 0 à C 5 sont choisies et le courant de sortie I 2 varie en conséquence Dans une application type, les entrées de données C 0 à C 5 peuvent être reliées à un microprocesseur, ou autre appareil analogue, qui fournit les données numériques en groupe de bits dans un flot de données rythmées Selon la résolution voulue, on peut appliquer dans les limites pratiques tout nombre d'entrées de bits autres que six et, bien entendu, la résolution de ' l'entrée analogique augmente avec le nombre d'entrées de commande fournies De plus, un convertisseur-N/A, tel qu'on vient de le décrire, pourrait être fabriqué suivant l'un ou l'autre des agencements MOS à canal N (comme illustré)oxi canal P en utilisant les règles de conception et les techniques de traitement classiques planar ou V-MOS. Une variante de l'invention représentée sur-la figure 4 est donnée à titre d'exemple par un convertisseur numérique- analogique 60 à miroirs de courant linéaires MOS complémen- taires (CMOS) à six bits Ici, l'entrée-de courant, constant (I 1) est reliée par un conducteur 20 au drain d'un premier transistor d'entrée 12 dont la source est reliée à la masse dans la section 62 de canal N du convertisseur La grille du transistor d'entrée 12 est reliée à la grille d'un transis- tor 64 à courant non commandé faisant office de miroir, ce transistor ayant la même taille, et les grilles de ces deux transistors sont reliées à la source de courant constant (It) par l'intermédiaire d'un conducteur 66 Trois éléments de portes de commande 66, 68 et 70 sont aussi reliés aux transistors 12 et 64, tous ces éléments étant similaires aux éléments représentés sur la figure 2 B et chacun d'eux comprenant une porte de transmission dont la sortie est reliée à la gril- le d'un transistor 44 fonctionnant en miroir L'utie des entréeà 72 de chaque grille de commande est reliée au conducteur 2-0,: d'entrée I par l'intermédiaire d'un conducteur commun 74 et son autre entree 76 est reliée à une entree CO, C 1, C 2 de données numériques Chacun des transistors 44 fonctionnant en miroir présente une largeur de canal qui a un certain rapport de dimension prédéterminé vis-à-vis du transistor d'entrée'12 Ainsi, la première porte de transmission compor- tant une entrée de données "Co" comprend un transistor de commande présentant une largeur de canal " 1 W" La porte de transmission adjacente ou seconde porte de transmission com- portant une entrée de données "C 1 " comprend un transistor de commande ayant une largeur de canal de 2 W, et la troisième porte de transmission compqotant une entrée numérique "C 2 " comprend un transistor de commande ayant une largeur de canal de '4 W". 2 510328 il Dans la section supérieure 78 de canal P du convertisseur , un transistor 14 a fonctionnant en miroir est relié par sa source à une source électrique constante (VDD) et par son drain à la borne de sortie analogique 80 Un second transistor 82, dont la grille est commune est aussi relié par sa source à la ligne VDD mais sa largeur de canal a une dimension prédé-* terminée supérieure (par exemple 8 W) à celle du transistor 14 a Les grilles des transistors 14 a et 82 sont reliées au drain du transistor 82 et, par -l'intermédiaire d'un conducteur 84, au drain des trois transistors de commande 44 des éléments de porte 66, 68 et 70 de la section de canal N En parallèle avec le drain du transistor 14 a sont branchés des transistors de commande 86 pour trois transistors 86 fonctionnant en miroir avec leurs éléments de porte associés 88, 90 et 92 tous reliés essentiellement de la même manière que celle représentée sur la figure 2 C Un sixième transistor 96 de la section de canal P ayant une largeur de canal de 8 W est également relié par sa source à la ligne VDD 94 et son drain est relié par l'inter- médiaire d'un conducteur 98 en parallèle avec les conducteurs d'entrée 100 des trois portes de transmission à canal P Ici encore, chaque transistor 86 fonctionnant comme un miroir et destiné à chaque élément de porte de commande présente une largeur de canal qui est dimensionnée, suivant une proportion prédéterminée, au transistor 96 et la source de chaque transis- tor de commande est reliée à une ligne commune VDD 94 Les largeurs de canaux des transistors des éléments de grille ou porte de commande 88, 90 et 92 sont 1 W, 2 W, 4 W, comme indiqué sur le dessin Les portes de commande 88, 90 et 92 à canal P sont toutes munies d'une autre entrée qui arrive de la source de données numériques L'élément de porte-88 reçoit donc une entrée C 3 par l'intermédiaire du conducteur 99, l'élément de porte 90 reçoit une entrée C 4 par l'intermédiaire du conducteur 100 et l'élément de porte 92 reçoit une entrée C 5 par l'intermédiaire du conducteur 101. En ce qui concerne le convertisseur 60, la valeur du courant de sortie Id peut être trouvée comme suit 2510 0328 4 22 '+__ 4 = 2 1 3; MAIS I 3 = c 8 l 8 01 14 = ( 5 +c 4 +C 3) I 2 +8 3 3 4 2 l 1 4 2 1 B c 5 189 84 c 24 12 + 8 ( 82 l+ 8 c O 1 Ob U (MULT LE ler'TERME PAR 8 1 463264 C ' 64 c I 1 (Equatio N5) 4 32 + + 4 -3 ±b 4 c 2 + 641 64 O l Quand il fonctionne, le convertisseur 60 remplit sa fonction de conversion numérique/analogique comme suit On va supposer que tous les bits de données numériques C à C 5 sont un zero logique à l'exception de CO, le circuit sur son extré- mité de gauche est, comme représenté sur la figure 4, un miroir strict de courant sans aucune commande et engendre un courant I 2 à partir de l'entrée de courant constant I 1 Dans l'exemple 1 représenté, I 2 doit être égal à I 1 car le rapport du transis- tor 12 et son transistor 64 faisant office de miroir est 8 W comparé à 8 W Le courant 12 est appliqué à la section supé- rieure 78 de miroir de courant mais, du fait que les bits C 3, C 4 et C 5 sont de niveau bas, c'est-à-dire zéro, les dispositifs supérieurs fonctionnant en miroir ne sont pas conducteurs Du fait que C 1 et C 2 sont également zéro, ces dispositifs ne sont pas conducteurs et un courant 13 est engendré strictement par Co Du fait que le transistor de commande pour la porte de transmission 70 a une largeur de canal de 1 W, la valeur de I 3 est 1/8 de I I 3 est appliqué au transistor 82 dans la 3 l' 3 section supérieure ou section de miroir 78 à canal P par l'intermédiaire du conducteur 84 o il se scinde de manière à présenter une résolution plus fine Du fait que le transistor 82 a une largeur de canal de 8 W et que son transistor formant miroir 14 a a une largeur de 2 W, le courant de sortie 14 se trouve réduit proportionnellement, c'est-à- dire 1/8 x 1/8 = 1,64 de la valeur I Dans un autre exemple, si C est rendu non conducteur 10328 et si C 1 se trouve à un niveau haut ou niveau l, alors I 3 est égal à 2/8 ou 1/4 de la valeur de I 1 et, dans la seconde section ou section de miroir à canal P, la valeur du courant de sortie I devient égale à 1/8 x 2/8, c'est-à-dire à 2/64 de la valeur du courant d'entrée Il Si on suppose que CO, C 1 et C 2 sont tous à un niveau bas et que C 5 est à un niveau logique 1, la section inférieure ou section de miroir à canal N du convertisseur 60 engendre un courant I 2 qui pénètre dans le transistor 96 et qui est réfléchi par le tran- sistor 86 dont la largeur de canal est 4 W et qui engendre un courant égal à 4/8 de I 2 * Par une sommation simple, I 4 est égal à 4/8 de Il On voit donc que le circuit de la figure 4 constitue un réseau de commande de courant du type linéaire. Du fait que la voix humaine recouvre une large gamme d'intensités sonores, on a constaté que pour réduire à un minimum le nombre de bits numériques nécessaires tout en satisfaisant l'exigence esthétique de l'oreille humaine, une conversion logarithmique analogique/numérique est nécessaire. Une forme de courbe logarithmique utilisée est appelée com- munément la courbe de la loi "y U-255 " et est basée sur 8 bits de code (PCM) Le code est similaire à la notation scientifique en ce sens qu'il consiste en un bit d'indication de signes, quatre bits pour la mantisse, et trois bits pour l'exposant. En terme de courbe logarithmique (compression et décompression), le bit de signe détermine le quadrant de l'opération, les trois bits déterminent la corde à l'intérieur du quadrant et les quatre bits le palier dans la corde Le nombre de bits prédé- termine le nombre de subdivisions de niveaux (nombre code) n par l'expression 2 Il existe donc deux quadrants, 8 cordes par quadrant, et 16paliers par corde La loi "/U-255 " est spécifiée parles documents fournis par l'instance Internationale "International Telegraph and Telephone Consultative Committee (CCITT) (Europe)"et par la Société American Telephone and Telegraph Company (AT&T) USA La figure 5 montre une version approchée de la loi composée de deux quadrants et de segments dans les quadrants pour un convertisseur numérique/analogique utilisé conjointement avec le codeur (émetteur) La loi ap- prochée utilisée a la même propriété que celle spécifiée par 10328 le fait que la plage de chaque segment augmentant est égale à deux fois la plage du segment antérieur La seule différence est que le premier palier dans le premier segment utilise la valeur 2 et non pas la valeur spécifiée 1 Ceci conduit à une légère dérive dans la loi et à la simplification que chaque segment peut être représenté par la moitié de la valeur spéci- fiée de la plage (c'est-à-dire que la plage 256 devient égale à 128) Cette simplification contribue à comprendre l'algo- rithme nécessaire pour développer le circuit-miroir de courant nécessaire pour mettre en oeuvre ou obtenir la loi Du fait que les points d'extrémité sont finalement normalisés, il n'y a aucune perte de généralité Le tableau 1 suivant fournit l'algorithme nécessaire pour construire le circuit LZI ? ë f i 7 ú or, r, 1 i 9 = (s 1 2 () R L 1 ( 91) lil 1 RU"-, fli 2 9 ( Ir 6 12 ( 8 ci L e 119 f 9 e BV L v 1-1 u f 1 E: 1 e 91 Ir.j 1 t? O V 91 - 9 1 - le 1 f - Zú- v L I? - sp- P E 9 - V 9- e 6 L- 08 - LI ; 6 - 9 6 - 1- TIT- ZIT- q LZI- L jl' v E Z T 1 - Z- v - Ci - 9- L- 8- V 9 i (g T) ZE + 9 L(îtl Ec + ( 91) 9 T + OFFV 3) 9 T + 76-Iv O) 8 + SZIP ( 9 T) 7 + 9 "IP 0) Z + ( 9 T)l + 090 V O) + " 91) 1 Pffl) T) T + ( 91) Z 4 ZlOV 1) Z ( 91) t,4F 1)6 ú 1) v + ( 91) 8 of-pú T) 8 + ( 91) 9 T + 8 C-jú 9-1 + ( 91) Zú + ZLOú (,î + M) + 8 voz 880 c, = ( 9- 9 L q t, = ( G' O z, , 1, = ( e Zr,' -1 1, = v, B 711, = v 960 V = ? 080 = ? 590 P = 1 ? Vú 017 -= e ZL 6 F = 1 t? 0) Te o 1 gr v 1 (li'f le (Il l' v (Ci 1 ? : Ci 1 ? ( 9 T ? OT '? ( 91 V 8 P 09 ' p 9 l O j r, 091 J v zi ú il 8 8 'l v 9 zi il 560 P 08 ot t 9 ot Zú 017 e 896 E ig BPRú = ( 91 u- ( 9 1 z 1 ( 9 1IL, 1 q 009 E = v p O T 1 OPU S Cj E ")I) 87 r + O ZLOC V ZITZ = ( 9 r v T) P 9 + 8 vo?, v Ria = ( 91 ? 1) 8 ET + O -1 O (,A) (seuia-Tqx; s-Tnili PA) a POO OP N quades 4 rnw 6;:)s OP abield Op Sjn)jpj (u) ebell OP ca 9 um N - w Dd inapoo inod -5 Oijoojddr Sq Z,,>jlr O j 1 nvaqsvi OZEOsz Z 510328 Du fait que les miroirs de courant présentent une circu- lation de courant dans un sens, l'algorithme progresse de l'angle inférieur gauche du graphique de la figure 5 (quadrant négatif) jusqu'àl'angle supérieur droit du graphique (quadrant positif) Quand le courant est finalement transformé en une tension, le courant circulant au point central du graphique peut être référencé comme étant un poten- tiel de masse associé à-unsystène d'alimentation "plus" ou "moins" (c'està-dire V + V, V -5 V et V = OV) Le DD SS GND premier segment (-8) rencontré présente une plage de 128 et, -10 du fait que chaque segment consiste en 16 paliers, la loi progresse à travers chaque palier et ceci assure des valeurs dont les points d'extrémité ou points extrêmes ont été repré- sentés Le second segment (-7) rencontré présente une plage de 64 et il progresse à travers chaque palier Le terme 128 ( 16) est la valeur finale du segment antérieur et est nécessaire du fait que la loi est tirée de la somme de chaque segment antérieur rencontré Le segment suivant (-6) est rencontré et sa valeur est constituée par les paliers pondérés dans ce cas par 32, la valeur du segment antérieur 64 ( 16) et la somme de tous les autres segments avant celui-ci L'algorithme progresse à travers chaque segment d'une façon similaire A partir de l'algorithme, on trouve une équation telle que re- présentée dans le tableau 2. 510328 TABLEAU 2 Loi LU 255 approchée pour codeur P Crl (équation) 2 5 _ 5 12 ai + 6 4 1 o UT 1255 C+ I 1 + i 55 (C 7 1 + c 712) 55 (C 32 16 1 4- c i + j C 512) -2-5 (C 4 'l4 2 6 2 -55 ( 45 ' ' (c, C, 1 2 'S L 3 2 '2 2 2 1 FC l' 1 12 à î53,R 32 5211 Z -3-2SI il 1 S 1 ou 0 R -3 R ( 8 S 4 S 2 S C R I'L'r 8 S 3 F 4 S 2 't- 2 i 3 2 S 1 1 S S COUR 2, POUR O Sx dans'I par leur valeur. En substituant Ilet 12 OUT 128 + (-Y 7 1; C, S 32 ( 1 6C' 1 C;, + S c 8 ( 16 C 1 S c x 3 3 2 ( 16 C S c + 4 ( 16 C 2 F S c X 2 1 ( 16 c H. Chaque nombre de code comporte un mot de signal de code unique constitué par les bits de signaux de commande et ces mots peuvent être formés arbitrairement à partir de combinai- sons de zéros et de uns et être désignés par les nombres de code de la manière classique On a donné ci-après les tableaux 3 A et -3 B qui montrent des bits de signaux de codes caractéristiques nécessaires pour faire fonctionner le conver- tisseur du type "loi 255 " et pour fournir les nombres et les valeurs qui peuvent être trouvés dans le Volume III-2 j O (livre orange) de l'Union Internationale des Télécommunications Genève (Suisse). p i i i TABLEAU 3 A, BITS DE SIGNAUX DE COD Ep NOMBRE ET VALEURS. CODE SIC 14 AL 13 l'I'S code No Il codo va L Lr v il 1.28 Cc Vil /'i"- -7 C 1 c *6 'C C C 7 1 C c 1 c c( f CI 1 3 3 le 2 C 21 ('l'ellO; 3 52-'l"'o C., 1 ( 14 d o é O O 0 O 0 O 0 1 à 0 O ( O 0 O O' O 0 O 0 O 0 O 0 O 0 O 0 O 0 O 0-0 1 0 O 0 O 0 O 0 O 0 O 0 O - 0 O 0 O 0 O 0 O 0 O 0 O 0 ( 0 O 0 O O O 1 1 1 1 -1 27 -; 112 0 O 0 1 0 1 1 O 1 O 0 O 0 O 0 O 0 O 0 O -4 i 31, -21 -P 0 O O O i 1 1 1 0 -O O O 1 1 1 1 0 a O O 1.; 1 1 1 0 O O O 1 1 1 1 0 O O O 1-11 1 0 O ( O 1 1 1 1 1 1 1 1 -111- -96 -9 -8 ( -79 -64 -,63 -.11 S. -17 - -32 -16 -15 310-1 38-10 384 8 3 9 i 38 4 O 3 2 4 O 34 4 O 64 4 O 8 O u 1 O 1 O 1 O 1 O 1 O 1 O 1 O 1 O 1 O i 1 O 1 ' O 1 O 1 O i O i î 1 O 1 O 1 O 1 O 1 O 1 O 1 O 1 O 1 O 1 O 1 O i o i 1 O 1 O 1) i 0 j 0 1 i 0 1 1 O 1 ( 1 O 1 O 1 O 1 ( 1 O 1 O 1 - e. - 1 O 1 O L O 1 O 1 O 1 O o 1 1.0 à 0 O 0 O 0 O - 0 O i 0 O 0 O 0 O 0 1- 0 1 1 O 1.0 j NOTE: (Xn = 2 (vil 4080) 0 O O O' O 4082 + O 1 1 1 1 15 4095- 30 0 O O O 16 4096 32 1 1 1 1 31 4-126 92 0 O O 1 1 O 1 O 1 O 1 O 1 O 1 O O O O O 96 5088 2016 0 O O 1 1 O 1 O 1 O 1 O 1 O 1 O 1 1 1 1 111 604 8 393 (. 0 1 1 O 1 O 1 O 1 O 1 O 1 O 1 O O O O O 112 61 12 4064 0 1 1 O 1 O 1 O 1 O 1 O 1 O 1 O 1 1 1 1 127 9032 790 1 r r -1 i 2510328. TABLEAU 3 B, BITS DE SIGNAUX DE CODE, NOMBRE ET VALEURS. IGNAL -13 ITS Code No. c c C 1 c esi c 1 c CI 1 c ic cop 6 6 4 41 3 3 2 2 1 1 1 O P 3 S 2 S-1 O n c s CODE 5 Code v il Cocit zaleui /X il i C yc 1 7 7 C+ 0 1-0-0 a 0 O -1 O O' 0 O 0 O 0 1. 0 1 1 O 1 O 1 O 1 O 1 O 0 O 0 1 0 1 1 0- 1 O 0 O 0 O 0 O a O -O ( 0 O 0 O 0 O- 1 O O 0 O 0 O 0 O 0 O O 01 0 O 0 O 0 O 0 O 0 O O O 0 O O O 1 1 1 1 1 O O 1 O 0 O 0 1 A 18 8 a 0 10 O 1 0 O 0 O 0 1 a O È 0 O 0 a 0 O 1 o, O 1 O 4 19 2 4 312 0 O O O 1 1 1 1 i 0 1 1 O 0 O a 1. 1 O 1 O 1 O 0 O 0 O 0 O 0 O a 4 64 0 O O O 1 1 1 1 GO ) O é? : O 0 O t ( O 1 O 0 O (y O 0 11 0 O 1. o Il 1 O 1 1 1 1 9 5 1 NOTE: " 11 = 2 (v 4080) 1 n Le circuit représentant un convertisseur numérique/ analogique 104 pour appliquer la loi ",O-255 " selon la présente invention est représenté sur la figure 6 A Ce circuit est constitué par des miroirs de courant commandés et non commandés comprenant une première série (ou série inférieure) de miroirs de courant 106 à canal N pour appliquer lles valeurs de palier de la loi (comprenant les valeurs 1,2, 16 pour le quadrant négatif, et les valeurs 0,1, 15 pour le quadrant positif) et une seconde série (ou série supérieure) de miroirs de courant 108 pour appliquer la partie de segment de la loi (présentant les valeurs pondérées, 1,2,4 - 128) Un seul miroir de courant 110 est prévu pour appliquer le bit signe de manière à déterminer le quadrant de l'opération. Un courant de référence I est fourni par un conducteur 112 au drain et à la grille d'un premier transistor d'entrée 114 ainsi qu'à la grille d'un transistor 116 fonctionnant en miroir et dont le drain est relié à un conducteur 118 à la série supérieure d'un miroir de courant 108 Le courant IR est également fourni sous la forme d'une entrée à chacune des portes de commande 106 Un diagramme de circuit détaillé pour ces miroirs de courant de canal N est représenté sur la figure 6 C Les autres conducteurs d'entrée 120 de ces portes de commande à canal S sont reliés à des entrées de données sépa-. rées SO, 51, 52 et 53 La sortie de chaque porte de commandé 106 est reliée à la grille d'un transistor MOSFET 122 fonction- nant en miroir et dont le canal a une largeur choisie préala- blement (comme indiqué) de sorte qu'il laisse passer une quantité proportionnée de courant Les électrodes de source de ces cinq transistors 122 fonctionrnt en miroir ainsi que des transistors 114 et 116 sont reliées à un conducteur 124 commun relié à une borne de masse VSS Les électrodes de drain des transistors 122 fonctionnant en miroirs sont reliées à un conducteur commun 126 s'étendant jusqu'à la série supérieure de miroirs de courant. Les miroirs de courant 108 de la série supérieure compor- tent, comme représenté dans le schéma de circuit détaillé de la figure 6 D, deux bornes c et d d'entrée de signaux destinées à recevoir les signaux de données d'entrée codées (CO, CO', 2 510328 Cl, Cl', etc) et deux bornes d'entrées a et b Les bornes "an pour la totalité de huit miroirs de courant sont reliées en parallèle à un conducteur commun 128 et les bornes "b" sont reliées à un conducteur commun 130 Chacun des miroirs de courant 108 comporte une borne de sortie "e" qui est reliée- à la porte d'un transistor 132 qui fonctionne en miroir et dont l'électrode de source est reliée à un conducteur commun 134 s'étendant à partir de la source de tension positive VDD L'électrode de drain de chaque transistor fonctionnant en miroir est reliée à un conducteur commun 136 fournissant le courant de sortie 'OUT" Chaque transistor 132 qui fonction- ne en miroir et que comporte la série supérieure a une largeur de canal qui est égale à la moitié de celle du transistor im-. médiatement adjacent de la série de manière à fournir un. courant de sortie proportionnel De ce fait, comme indiqué, les transistors fonctionnant en miroirs pour les huit miroirs de courant 108 ont des largeurs de canaux de 1 W à 128 W La porte de commande 110 à canal P (composant le circuit de la figure 6 B) est reliée par une sortie à la grille d'un transistor fonctionnant en miroir 138 dont la largeur de canal est 225 W et dont l'électrode de source-est reliée au conducteur 134 VDD. Son électrode de drain est reliée au conducteur de sortie commun 136. Une paire de premier et second transistors d'entréè, 40 et 142 sont branchés en parallèle avec les transistors 132 fonctionnant en miroirs et ces deux transistors présentent des largeurs de canal de 255 W Les électrodes de source de ces transistors sont reliées au conducteur commun 134 V DD Les électrodes de drain et de grille du premier transistor 140 sont reliées au conducteur 128 Il qui est lui-même relié à la porte "ET" linéaire 110 et à la borne d'entrée "a"-de chacune des portes de commande 108, tandis que les électrodes de drain et de grille du second transistor 142 sont reliées aux bornes d'entrée "b" de ces portes-de commande. La porte ET linéaire 110 reçoit une entrée de donnée signe (C+) par l'intermédiaire d'un conducteur 144 qui est aussi relié parl'intermédiaire d'un conducteur 116 à travers un inverseur 148 à un miroir de courant intérieur 106 a. Pendant le fonctionnement du circuit 104, les miroirs de courant supérieurs 108 (présentant des valeurs de canal pondérées 1, 2, 4,, 128) impliquent la partie de segment de la loi "ô 255 ", et les miroirs de courant inférieurs 106 impliquent les valeurs de palier de la loi(présentant les valeurs 1, 2,, 16 pour le quadrant négatif, et les valeurs 0, 1, 15 pour le quadrant positif) Pour illustrer la relation entre ces figures et ces tableaux, on peut donner un exemple d'une valeur On va supposer que pour un nombre de codes choisi (par exemple 31), les bits de palier ( 53 à SO) sont tous des uns ( 1) De ce fait, le courant I 2 est consti- tué par la somme des courants provenant des miroirs associés ou commandés par ces valeurs de bits I 2 est donc égal à 1 I + 2 I + 4 I + 8 I = 15 I, et le courant I 1 est 32 R 32 R 32 R 32 R 32 R 1 1 égal à 12 I Ces courants sont dirigés dans-la partie segment 32 R' du circuit Du fait que la valeur choisie se situe à l'intérieur du quadrant positif, le bit de signe (C+) est l'unité ( 1) et une composante du courant de sortie I U Test donc 255 16 I On OUT 255 ( 32 IR>On obtient les composants restants à partir des miroirs 108 de segments pondérés les plus bas (c'est-à-dire 1 W et 2 W) sur la droite supérieure de la figure 4 Ceux-ci sont respectivement 1 16 2 15 égaux à -5 ( IR) et 2 1 IR) La somme totale des courants 255 3R 25 est égale aà x 32 ( 255 x 16 I + 16 IR + 2 x 15 IR) ou -5 R R 1 255 x 32 ( 4126)IR La valeur à l'intérieur des parenthèses est la 255 x 32 R valeur v indiquée dans un tableau de mots de code prédétermi- n nés et est normalisée suivant la valeur 255 x 32 ( 8160) Pour comparer les valeurs actuelles (vn's) de la loi p 255, on ajuste n la valeur vn à l'aide de l'équation 2 (vn-4080) Le facteur 2 rend compte de la simplification effectuée précédemment et est annulé dans la procédure de normalisation Le terme 4080 est nécessaire pour repositionner l'origine sur le centre du graphiquep 255 et, dans le circuit réel, on obtient ce résultat en définissant la chute de tension créée par le courant (IOUT) au centre du graphique par un potentiel de masse. On voit donc que dans le système de codeur-décodeur, un flot de données numériques fourni au circuit numérique/analogique 104 produira une sortie analogique en accord avec la loi '" 255 ". De cette manière, les complexités du signal vocal analogique peuvent être reproduites sans bruit et/ou distorsion excessifs. Dans une transmission de données numériques, la multipli- cation des signaux est une opération de traitement de signaux importante Par exemple, la modulation et la conversion des signaux à partir d'une fréquence en une autre exige un tel traitement En utilisant les moyens généraux de la présente invention, on effectue facilement une multiplication des signaux en utilisant quatre convertisseurs numérique/analogique 150, 152,154 et 156 à miroirs de courant, comme représenté sur la figure 7 On monte en cascade ces deux convertisseurs numériques/ analogiques à miroirs de courant à canal P et ces deux conver- tisseurs numériques/analogiques à miroirs de courant à canal N en reliant la sortie de l'un à l'entrée d'un autre Le courant d'entrée Il appliqué au convertisseur 150 peut être un courant de référence (constant) ou bien il peut varier Les miroirs de courant D à A peuvent être à pondération linéaire (c'est- à-dire que le poids de chaque bit augmentant est double par rapport aux bits antérieurs) ou à pondération linéaire avec les poids de bits choisis suivant les désirs Lé courant provenant de chaque convertisseur numérique/analogique peut être repré- senté par l'équation: 1 OUT di IIN (wn Cn+ W C 1 + wo CO)I o IOUT" IN: sont les courants de sortie et d'entrée; Wn: est le poids de bit de commande; C: est l'entrée de bit de commande (présentant les valeurs O ou 1) d: est le vecteur de commande général constitué par 1 la somme des produits des poids et des bits de commande. Le courant de sortie I 2 fourni par le convertisseur numérique/analogique 156 est I 2 =d I 3 Le convertisseur adjacent numérique/analogique 154 venant immédiatement à la suite présente une valeur de courant I 3 = d 2 14; le convertisseur 15 ? venant immédiatement à la suite présente une valeur de I 4 = d 3 15 et le dernier convertisseur 150 présente une valeur de I 5 = d 4 Il Une substitution de ces équations donne le courant de sortie 12 sous la forme d'une fonction multiplicative des vecteurs numériques, c'est-à-dire I 2 = d 4 d 3 d 2 d 1 Il Bien que la figure 7 montre une multiplication de quatre vecteurs, le degré de la multiplication des variables numériques peut avoir n'importe quelle valeur (c'est-à-dire de deux jusqu'à une valeur limitée par les exigences de performance du convertis- seur numérique/analogique de multiplication). Les convertisseurs D à A à miroirs de courant peuvent aussi être incorporés dans une combinaison de conversion A à D utilisant une technique de conversion connue comme étant une technique par approximation successive Dans un agencement type représenté sur la figure 8, une source de tension de référence 158 fournit une tension constante VR à un convertis- seur tension/courant constituée par un amplificateur opération- nel approprié 160 La sortie de cet amplificateur opérationnel est reliée à la grille d'un transistor MOS 162 à canal N dont l'électrode de drain est reliée à un conducteur de contre- réaction 164 qui est aussi relié par l'intermédiaire d'une résistance R à la masse Un courant (V est donc fourni à l ase Unouat VR/R) par un conducteur 166 à un convertisseur D à A 168 à miroir de courant qui reçoit des données d'entrée provenant d'un enregistreur 170 (SAR) d'approximations successives Au convertisseur numérique/analogique 168 est relié un convertis- seur courant/tension consistant en un amplificateur opération- nel approprié 172 et une résistance R 2 (fournissant une tension de sortie v = ( 1 d(R 1/R 2) (VR)) dont la sortie est reliée à un comparateur approprié 174 ayant un gain supérieur à 2 N pour un convertisseur de N bit La sortie du comparateur est reliée par un conducteur 176 au SAR 170 et l'entrée positive de l'amplificateur opérationnel 172 est reliée par un conducteur 178 à la tension de référence 158 L'algorithme de l'opération de conversion est donc,comme on va l'expliquer ci-après, une certaine tension inconnue Vin étant appliquée au comparateur la tension inconnue a une valeur comprise entre zéro et la tension de référence VR (soit 16 VR_ On va supposer un cas simple dans lequel le convertisseur 168 présente une résolution de 4 bits ou 16 niveaux de décision. On va supposer aussi que tous les bits numériques provenant du SAR 170 commencent à la valeur zéro au début du cycle et. que les résistances R et R 2 ont des valeurs égales avec = 2 v = (l-d)VR, et d = wn Cn+ wl Cl+wo C o wn sont les poids et C la commande (bits), de ce fait d = O. n Avec le cycle suivant (le bit le plus signi- ficatif) est établi à une valeur zéro, de ce fait'd = 16 et la tension à l'entrée négative v du comparateur est égale à ( 1 - 81)VR o 16 VR étant donné que la valeur d'entrée vn est égale à 16 VR ouTV a 1 il V et la valeur v est 7 VR (c'est-à-dire inférieure à vin) 16 R le comparateur fournit une valeur numérique zéro au SAR Le SAR emmagasine cette valeur sur la ligne de signal C 3 pour les cycles restants Pour le cycle suivant, le bit C 2 est établi à _ 8 4 o 12 une valeur un, v étant donc égal à ( 1 -_-(O) 6 ( 1) V ou R 16 R 1.5 il 12 Avec vi -gal à-VR et avec v égal à VR, (c'est-à-dire au- dessus de vin), la valeur fournie par le comparateur est un et est stockée sur le bit C 2 Pour le cycle suivant, le bit C 1 est 2 8 41 établi à la valeur un, de ce fait v est égalà(l (O) ( 1)- 2 10 il 2 ( 1)Vou -1 V Avec v égal à z-V et v égal à-I (c'est- ( 16 VR in 16 AR 16 VR à-dire en-dessous de vin, la valeur fournie par le comparateur est zéro et est stockée sur le bit C 1 Pour le cycle suivant, le bit CO est établi à la valeur 1, de ce fait v est égal à 8 ( 0) _ 6 2 i V) 16 o ( -T-6 (o) ( 1) R) ou 16 Avec v égal à v, la valeur fournie par le comparateur est in zéro et est stockée par le bit CO Les valeurs numériques C 3 C 2 C 1 CO = 0100 stockées sont le complément binaire de la valeur analogique appliquée au convertisseur A à D (c'est-à- r vstocké 8 F(O)+ 4-(l)±()2 -( 0) V = 1 V) 16 16 16 1 _ 6 ( R 16 R Il est bien entendu que la description qui précède n'a été donnée qu'à titre purement illustratif et non limitatif et que des variantes ou des modifications peuvent y être apportées dans le cadre de la présente invention. R E V E N D) I C A T I O N S 1 (Conver Lis/s eur nulnérique/ana logilquie caractérisé par le fait qu'il comprend: un premier ttransistor ( 12) adapté pour être relié une source de courant; au moins un second transistor ( 12) fonctionnant du point de vue électrique comme un miroir et ayant une dimension proportionnelle audit premier transistor; un moyen conducteur ( 16) reliant mutuellement les électrodes desdits premier et second transistors; et au moins un agencement de porte de transmission dans ledit moyen conducteur de liaison mutuelle adapté pour îine connexion avec une source d'entrée de données unmériques et comp)renapt'un moyen pour empêcher la grille dudit second transistor ( 14) de flotter grâce à quoi, on obtient une commande tout ou rien d'ui coutrant dte sortie à travets ledlit second transistor, commande qui, par rapport à ladite source de courant, a une amplitude dans -les mêmes proportions qule la dimension dudit second transistor par rapport audit premier transistor. 2 P 2 Convertisseur numérique/analogique selon l'une quelconque des- 20. revendications précédentes, caraçtdrisé par le fait qu'il comprend: une série de portes logiques linéaires ( 36), chaque porte comportant une pre- mière entrée reliée à ladite source de courant et une seconde entrée reliée à une source de donndes numériques, et cha provenant de ladite source de dom,ées; - une série de second transistors ( 44) fonctionnant en miroirs; chaque transistor édtant relié à la sortie d'une première desdites portes logiques linéaires et également audit premier transistor ( 12), les dimensions de canal desdits transistors fonllctionnan;lllt en miroirs et relatifs auxdites portes logiques linéaire; dtant pondérdes dans une relation proportioinelle prédé- terminée par rapport aux dimensions de canal dudit premnier transistor, de sorte que l'activation de chaque porte logique par la rdceptioll d'une impulsion dle donnée provenallt de sa s;ource de dollnnles particulière engendre un courant de sortie caractéristique proportiornnelle aux dimensions de canal de son tralnsistor fonlctionnanllllllt en miroir. 3 Convertisseur numdérique/analogique suivant l'te des revendica- tions 1 ou 2,caractérisé par le fait que ledit agencement de porte de transmsîsm comprend une porte ET linéaire dont une première entréé est reliée à ladite source de courant et une seconde entrée est reliée à ladite source de données numériques 4 Convertisseur numdrique/analogique suivant la revendicatfion 3, caractérisé par le fait que ledit moyen servant à empêcher la porte dudit second transistor de flotter est un troisi Xème transistor ( 34) dont la grille est reliée à la sortie de ladite porte ET linéaire et dont les électrodes de source et de drain -; ot reliées à une tension de référence et à la grille dudit second transistor ( 14). Convertisseur numérique/zana logiquet suivant l'une des revendica- tions 3 ou 4, caractérisé par le fait que ladite porte ET linéaire est constituée par deux dispositifs MOSFET ( 28,30) dont les grilles sont reliées audit troisième transistor ( 34) et à ladite source de données numériques. 6 C(onvertiss t- r numérique/analoglque suivant l'une quelconque des revendications précédentes, caractérisé par le-fait que ledit premier transis- tor, lesdits transistors fonctionnant en miroirs et ledit transistor des portes logiques linéaires sont des dispositifs MOSFET à canal N et lesdits transistors de commande sont des transistors d'abaissement de tension à canal N. 7 Convertisseur numérique/analogique suivant l'une quelconque des: revendications 1 à 5, caractérisé par le fait que ledit premier transistor, - lesdits transistors fonctionnant en miroirs et lesdits transistors debporte'R. logiques linéaires sont des dispositifs MOSFET à canal P et que lesdits transistors de commande sont des transistors d'élévation de tension à canal P. 8 Convertisseur numérique/analogique, caractérisé par le fait qu'il comprend: ' un iprenier agencement de transistor ( 12) relié à une source de courant; une première série de portes logiques linéaires ( 66, 68,70)) dont chacune comporte utite première entrée reliée à ladite source de courant et une seconde entrée reliée à tune source de données numériques, chacune desdites portes logiques comportant une sortie reliée à un transistor fonctionnant en miroir ( 44), chacun desdits trans istors fonctiotinant en miroirs présentant une dimension de canal proportionnelle aux dimensions de canal dudit premier agencement de trau;lstor; - tiule seconde série de portes lbgiques 1 lietaires ( 88,)90,92) reliées à -)9 ladite première série et ayant tune polarité opposée à ladite premibre série, chaque secoinde porte logique comportant une première entrée reliée audit premier agencement de transistor et une seconde entrée reliée à ladite. source de données numédriques; un second agencement de transistor ( 82) relid audit premier agence- ment de transistor et à la source de tension; une:vconde série de transistors ( 86) fonctionnant en miroirs dont chacun est relié à la sortie d'une desdites portes logiques linéaires de la seconde série,chacun desdits seconds transistors fonctionnant en miroirs o O comportant un canal ayant une dimension de canal prédéterminée par rapport à la dimension du canal dudit second agencement de transistor; et un troisième agencement de transistor (lia) qui est branché en parallèle avec ladite seconde série de transistors fonctionnant en miroirs et qui fournit uln courant de sortie cummulatif proportionnel en réponse aux données numériques reçues par une ou plusieurs des portes logiques. 9 Convertisseur numérique/analogique suivant la revendication 8, caractérisé par le fait que ladite première série de portes logiques linéaires est constituée par des dispositifs MOSFEIT à canal N et que ladite seconde série de portes logiques linéaires est constituée par des dispositifs MOSFET à canal P. Convertisseur numérique/analogique suivant la revendication 8, caractérisé par le fait que ledit premier agencement de transistor comprend une paire de dispositifs MOSFET à dimensions decanal égales et dont les grilles sont toutes deux reliées à laditesource de courant et les bornes de source sont reliées à la masse, l'électrode'de drain d'un premier desdits dispositifs étant reliée à ladite source de courant et l'électrode drain du second dispositif étant reliée à un transistor de polarité ppnoiée monté en parallèle avec ladite seconde série de portes logique linéaires. 11 Convertisseur numédrique/analogique pour fournir une sortie analogique à partir de données numériques linéaires en accord avec la loi " u 255 " représentée de façon caractéristique par une courbe logarithmique définie dans quatre quadrants, chaque quadrant comprenant huit cordes, chaque corde comprenant seize paliers, ledit convertisseur étant caractérisé par le fait qu'il comprend: une première paire de transistors d'entrée ( 114, 116) reliés à une source de courrant commandée; une première série de portes logiques linéaires ( 106) comportant chacune une première entrée reliée à ladite source de courant et une seconde entrée reliée à une source de dmonplçs pour désigner les cordes de la courbe de la loi " vi 255 "; une seconde série de portes logiques linéaires ( 108) reliées à la sortie de ladite première série, chacune desdites secondes portes comprefnant deux entrées reliées à ladite source de données et deux entrées reliéesà une source d'énergie commandée; un transistor ( 132) fonctionnant du point de vue électrique comme un miroir et relié à la sortie de chacune desdites secondes portes, chaquie transistor ( 132) fonctionnant en miroir présentant une dimension proportion- nelle à un tranàitor de commande principal relié à une source de courant constant, grâce à quoi lessignaux de données numdriques appliquiées auxdites portes linéaires fournissent une sortie analogique en accord avec les valeurs de commande proportionnées créées par la courbe logarithmique " p 255 " 12 Convertisseur numérique/ a N a 1 o g i q u e suivant la revendication 11, caractérisé par le fait que chacune des portes ( 106) de ladite première série de portes 'logiques linéaires est une porte linéaire ET d'une paire de dispositifs MOSFET reliés à une première partie de ladite-source de données et comprenant un transistor de commande et par le fait que chaque porte (l 08) de ladite seconde série 'de portes logiques linéaires est une porte de transmission double constituée par deux paires de dispositifs MOSFET avec un transistor d'élévation de tension, chacun de ces dispositifs étant relié à des secondé et troisième parties de ladite source de données. 13 Convertisseur numérique/aïialogique suivant la revendication 11, caractérisé par le fait que ladite première série de portes logiques linéaires comprend quatre portes linéaires ET comportant une première entrée reliée à ladite source de courant et une autre entrée reliée à une source de données en vue de désigner un quadrant pour la sortie. 14 Convertisseur numérique/analogique suivant la revendicafron 11, caractérisé par le fait que chacune desdites portes logiques: linéaires ( 108) de ladite seconde série comporte dcieux entrées (c,,d) reliées à ladite source de données en vue de désigner des cordes et des paliers pour une sortie selon la loi " u 255 " Convertisseur numérique/analogique suivant la:revendication 14, caractérisé par le fait que ladite seconde série de portes logiques linéaires comprend huit circuits de portes, chacun comprenant des entrées reliées à ladite source de données. -16 Système de multiplicatiom dae signaux par coertisseur numérique/analo- gique,caractérisé par le fait qu'il comprend plusieurs convertisseurs numéri- que analogique à miroirs de courant selon l'une quelconque des revendications précédentes reliés ensemble dans une disposition en cascade comprenant ur 4 premier Convertisseur numêriquelanalogique à miroir de courant ( 150) relié & une source de courant et constitué par des dispositifs MIOFSET d'une premlièr:le p l;alri t 6, ledit premnier coulvertiss;:eur nuut 6 rique/a:tloigique 1 miroir de Couranlt é;lant brainchlé en sérij avec tiun sc colil convertisseur numtiériqtue/ana logique ( 152) con;titué dle disposit:Ifs IOS Ir ET de la polarité opposée, 17 l>isposúi L pour convertir un signal analogique en une sort-ie- numérique par approximations successives, caractérisé par le fait qu'il comprend: un convertisseur numérique/analogique à miroir de courant ( 168) comprenant une série d'éléments formant miroirs de courant selon l'une quelconque des revendications 1 à 15; un moyen ( 158) pour fournir un couran't de référence audit convertisseur numérique/analogique; un registre d'approximations successives ( 178) pour fournir des entrées numériques auxdits éléments qui forment les miroirs de courant et que comporte ledit convertisseur numérique/analogique; un moyen ( 172) pour convertir la sortie de courant analogique' dudit convertisseur numérique/analogique en une tension analogique; un comparateur ( 174) pour comparer ladite tension analogique avec une tension analogique d'entrée devant être mise sous une forme. numérique; un moyen de contre-réaction ( 176) pour relier la sortie. dudit comparateur au registre d'approximations successives pour modifier sa sortie vers le convertisseur nmérique/analogique de manière à équilibret ainsi le signal d'entrée de tension avec la tension analogique produite par ledit convertisseur 18 Dispositif pour convertir un signal analogique en une sortie numérique, caractérisé par le fait qu'il comprend: un converti sseur n Imérique/analogique à miroir de courant ( 168) comprenaît unle série d'éltinents formant miroirs d(e cour-ant; un moyen ( 158) pour fodrnir unt CO Uliau Lt de référence audit convertisseur numérique / llai; 1 ugi cqe. un registlie dil 'pr Oxi:nlti Ons successives ( 170) pour fournir des entrées ntnl;ritquees ziui Xd Iits élh Imelît; quli 1 luruielît les miroi rs (del courant et que colnporte ledit c onivertisseur nuri 1 ér Jque/alnalogique uli mo Iyen ( 17:) poutir conuve rrir la sort Lie de couranit ana Ilogique dudit colvert:isseur tinmlleirque/l;il I giqltle eni ue( lte nsiou aialogique; -= till ioeyen ( 1//u) pouir cnlp)aie r ladile ltetiou'Iun ailalogiqlue avec uinle tensioll alnl logique di '(il(' e dev;ail i Ltie lîi::e:50 u; Lllie I tlliljtl'lilqe; in llnuy(,i dre roui l'('-rtactiil ( 1/6) pouil relier aul(li t convertisseur numérique I:/îll I giique la sortie ticdit moyen destiit';n Zi ue Coliu) alpl'ar;oll avec 32 2 510328 *ledit registre ti'zip)prt)xinint Loion successives pour en modif ier la sortie de manière à équil Iibrer ai iisi le signali d 'entrée dle teneion avec la tension a.nalogique prodlui te par ledit conavertisseur.