Brevet FR2511212A1 — publié le 19830211

"Circuit de synchronisation de ligne destiné à un dispositif de reproduction d'images" L'invention concerne un circuit de synchronisation de ligne destiné à un dispositif de reproduction d'images et comportant un oscillateur à commande par tension servant à engendrer un signal dont la fréquence est supérieure à la fréquence de ligne, un circuit divi- seur de fréquence raccordé à l'oscillateur et servant à déduire par division un signal à fréquence de ligne, un étage comparateur de pha- se servant à engendrer une tension de réglage en fonction de l'écart de phase existant entre des impulsions de synchronisation de ligne reçues et un signal de référence à fréquence de ligne localement en- gendré, ainsi qu'un filtre de boucle servant à filtrer la tension de réglage et à appliquer la tension de réglage filtrée à l'oscillateur pour régler celui-ci en fréquence et/ou en phase - Une boucle de réglage de phase de ce genre trouve de nom- breuses applications dans la technique de télévision Dans ce cas, le réglage de l'oscillateur est constamment retouché par la tension de sortie de l'étage comparateur de phase qui détermine l'écart de phase entre les impulsions de synchronisation de ligne reçues et les impul- sions de référence La fréquence de l'oscillateur peut être la fré- quence de ligne, soit environ 15 k Hz suivant la plupart des normes de diffusion de télévision Les circuits de synchronisation dans les- quels la fréquence de l'oscillateur est supérieure à la fréquence de ligne, la fréquence du signal de commande pour la déviation de ligne (horizontale) étant déduite par division, sont connus dans la publica- tion "IEEE Transactions on Consumer Electronics", Vol CE-24, No 3, pages 284 à 290, parue en août 1978, par exemple, qui préconise un circuit dans lequel la fréquence de l'oscillateur est 32 fois plus élevée que la fréquence de ligne. Dans des dispositifs de reproduction d'images exigeant une qualité supérieure à celle des récepteurs de télévision couramment utilisés, on peut choisir pour la fréquence de ligne une valeur plus élevée que celle prescrite par une norme de diffusion de télévision. 11212 C'est notamment le cas pour les tubes de reproduction -d'images ayant un pouvoir de résolution élevé, tel qu'utilisés par exemple pour la reproduction d'images engendrées par voie numérique Il va sans dire que lors de la conception d'un circuit de synchronisation de ligne approprié à une telle fréquence de ligne élevée, on essayera d'abord d'appliquer un circuit existant, conçu pour une fréquence de ligne de l'ordre de 15 k Hz En effet, des circuits existants sont le plus sou- vent disponibles sous forme intégrée et, par conséquent, ils sont gé- néralement sûrs et relativement bon marché. Toutefois, il s'est avéré que des circuits de réglage exis- tants ne conviennent pas à l'objet précité Il est vrai que, avec ces circuits, le signal de référence localement engendré présente à l'é- tat accroché la même-fréquence moyenne que le signal de synchronisa- tion de ligne incident, mais il se produit des déphasages rapides (dits en anglais: "phase jitter") Cela provoque des défauts de posi- tion sur l'écran de reproduction d'images Ce phénomène est très gé- nant. En règle générale, le déphasage maximal qui est encore ac- ceptable, correspond à environ un dixième d'un élément d'image Pour la norme de diffusion de télévision européenne, suivant laquelle la largeur de bande vidéo est de l'ordre de 5 M Hz, de sorte qu'un élé- ment d'image correspond à une durée de 100 ns environ, cela implique que l'erreur de phase maximale, exprimée en unités de temps, est de ns On se rendra compte qu'une boucle de réglage de phase de li- gne existante provoque une erreur inadmissible si l'on considère une norme pour facsimilé du C C I T T (Comité Consultatif International Télégraphique et Téléphonique), dans laquelle on recommande 1728 élé- ments d'image par ligne active et 7,7 lignes par mm, de hauteur, ce qui pour le format A 4 européen de 210 x 297 mm aboutit à 2287 lignes actives Or, si l'on choisit une fréquence de trame élevée, de 92 Hz par exemple, à interlignage 2:1, il s'avère que la fréquence de li- gne dans un tel système est de l'ordre de 130 k Hz, ce qui correspond à une période de ligne de l'ordre de 7,5/us Si l'on en déduit 1,8 us pour le temps de retour une ligne active a une durée de l'ordre de 5,7,us, soit 3,3 ns par élément d'image, si bien que l'erreur maxi- male est de l'ordre de 0,3 ns Il sera clair qu'une boucle de régla- 11212 ge de phase de ligne existante n'est pas assez précise pour cela et que des déphasages seront visibles L'image reproduite sera donc déformée. L'invention vise à fournir un circuit de synchronisation de ligne du genre décrit dans le préambule, dans lequel on utilise un circuit intégré existant, alors que les déphasages rapides pré- cités ne se produisent pratiquement pas, et à cet effet le circuit de synchronisation de ligne conforme à l'invention est remarquable en ce qu'au moins partiellement, l'oscillateur, le circuit diviseur de fréquence et l'étage comparateur de phase font partie d'un cir- cuit intégré réalisé sous forme d'un circuit synthétiseur de fré- quence, le circuit diviseur de fréquence de référence incorporé dans le circuit intégré étant programmé à un diviseur constant. L'invention se base sur l'idée qu'un tel circuit intégré comporte des éléments utilisables pour une boucle de réglage de pha- se de ligne, les propriétés de ces éléments et, surtout, la haute précision de l'étage comparateur de phase étant telles que même à des fréquences de ligne élevées, il ne se produise aucune modulation de fréquence indésirable, et donc aucune modulation de phase, de l'oscillateur De ce fait, il est donc devenu inutile de développer un circuit intégré complètement nouveau, ce qui serait très coûteux. La description suivante, en regard du dessin annexé, le tout donné à titre d'exemple non limitatif, permettra de mieux com- prendre comment l'invention est réalisée. La figure unique est un schéma de principe d'un circuit de synchronisation de ligne conforme à l'invention - Sur la figure unique, on a représenté le schéma interne d'un circuit synthétiseur de fréquence 1 de type connu Il s'agit du circuit intégré référencé HEF 4750 (Philips) qui est décrit en dé- tail-dans la publication "Electronic components and applications". Vol 2, No 2, pages 91 à 105, parue en février 1980, et qui normale- ment en association avec un circuit diviseur, par exemple un circuit référencé HEF 4751, et encore quelques autres éléments, fait partie d'un système synthétiseur de fréquence qui est également décrit dans ladite publication Le circuit 1 comporte un oscillateur de référen- ce muni d'un étage-tampon 2, deux circuits diviseurs de fréquence de 11212 référence 3 et 4, munis chacun d'une logique de programmation 5, 6, un circuit de resynchronisation 7 (dit retiming circuit en anglais), un modulateur de phase 8, deux détecteurs de phase 9 et 10 et un étage de commutation 11. Pour le système synthétiseur de fréquence, l'oscillateur 2 est un oscillateur de référence stabilisé à l'aide-d'un cristal rac- cordé à l'extérieur Dans le circuit conforme à l'invention, l'os- cillateur 2 est réalisé sous forme d'un oscillateur à commande par tension A cet effet, le cristal est de préférence remplacé par un circuit L-C 12 qui est monté en parallèle avec deux diodes capaciti- ves 13 et 14 Une tension de réglage peut être appliquée au point commun aux diodes 13 et 14 Nominalement, c'est-à-dire sans tension de réglage, la fréquence d'accord de l'oscillateur 2 est de l'ordre de 1,3 M Hz. Au moyen du circuit diviseur de fréquence de référence 3, la fréquence de l'oscillateur 2 peut être divisée par 1, 2, 10, ou , alors que le circuit diviseur de référence 4 peut diviser la fréquence ainsi obtenue par un diviseur programmable entre 1 et 1024 Dans le cadre de l'invention, l'entrée de programmation de la logi- que 5, indiquée par DO dans ladite publication, est mise à la-masse, tandis que l'entrée de programmation Dl de la logique 5 est reliée à la borne positive d'une source d'alimentation de 5 V qui fournit de l'énergie d'alimentation au circuit entier et dont la borne néga- tive est à la masse De cette façon, le diviseur du circuit 3 est réglé sur 10 Comme toutes les entrées de programmation de la logi- que 6 sont mises à la masse, le diviseur du circuit 4 est réglé sur 1 Dans ces conditions, le circuit 7 fournit un signal impulsionnel à fréquence de répétition de l'ordre de 130 k Hz, soit la fréquence de ligne choisie pour le système de reproduction d'images dont fait partie le circuit de synchonisation de ligne envisagé Ce signal, qui est synchronisé par voie interne avec celui de l'oscillateur 2, est appliqué à un transistor de commande 15 faisant partie d'un circuit de déviation de ligne L'étage de commande aussi-bien que l'étage de sortie du circuit de déviation sont réalisés de manière connue, raison pour laquelle ils ne sont pas décrits dans cet ex- pose. 11212 Durant le temps de retour très court, soit 1,8/us envi- ron, une impulsion de retour d'une amplitude élevée est présente dans le circuit de déviation A cette impulsion sont données la for- me et la polarité adéquates au moyen d'un circuit limiteur compor- tant une diode Zener 16 ainsi que d'un étage inverseur 17 L'impul- sion de référence obtenue est appliquée à une entrée du détecteur de phase 9, à savoir l'entrée de balayage (entrée de "strobage") de celui-ci A cette entrée, on relie l'entrée du modulateur de phase 8 qui, normalement, est reliée au circuit diviseur du système synthé- tiseur de fréquence, tandis que l'entrée de modulation de ce modula- teur est branchée sur la tension d'alimentation positive Par consé- quent, le modulateur de phase 8 ne fonctionne pas L'autre entrée du détecteur de phase 9 reçoit le signal de synchronisation de ligne. Le détecteur 9 est le détecteur de phase principal; il fonctionne suivant un principe d'échantillonnage et de maintien Une résistance 18 et trois condensateurs 19, 20 et 21 sont raccordés à ce détecteur de la manière prescrite Le détecteur de phase 10, dont les entrées sont reliées à celles du détecteur 9, assure l'accrocha- ge rapide de la boucle de réglage de phase, après quoi le détecteur 10 est mis hors circuit au moyen de l'étage de commutation 11, tan- dis que le détecteur 9 verrouille la boucle dans l'état synchronisé à un coefficient d'amplification élevé et à un niveau de bruit fai- ble Les détecteurs 9 et 10 sont reliés respectivement au moyen d'une résistance 22 et d'une résistance 23 à l'entrée inverseuse d'un amplificateur différentiel 24 dont l'entrée non inverseuse est branchée sur une tension continue positive Entre l'entrée inverseu- se et la sortie de l'amplificateur 24 est intercalé un réseau série R-C 25, 26 Les éléments 22 à 26 forment un filtre de boucle actif pour le filtrage de la tension de réglage engendrée par les deux dé- tecteurs de phase, tension de réglage qui est une mesure de l'écart de phase entre les signaux appliqués à ceux-ci, à savoir le signal de synchronisation de ligne et le signal de référence localement engendré Si lors de l'accrochage, les fréquences ne sont pas éga- les, la tension appliquée au filtre est une tension alternative. Lorsque sous l'action de la boucle, les fréquences sont devenues égales, cette tension devient une tension continue A travers un 11212 réseau R-C 27, 28 servant au blocage de signaux perturbateurs haute fréquence qui pourraient provoquer une modulation de phase, la ten- sion de réglage nivelée par le filtre est appliquée aux diodes capa- citives 13 et 14 pour retoucher le réglage de la fréquence et/ou de la phase de l'oscillateur 2 La fréquence de coupure du réseau 27, 28 doit être suffisamment élevée pour éviter une instabilité de la boucle Pour cette raison, on a choisi une valeur de l'ordre de 50 k Hz. Etant donné que le circuit cause quelques retards inter- nes, il subsiste une faible différence de phase entre les signaux comparés par les détecteurs de phase 9 et 10 En effet, des flancs d'impulsion correspondants de ces signaux sont séparés par un inter- valle de l'ordre de 300 ns Cela peut être compensé du fait que le signal de synchronisation de ligne issu d'un étage séparateur de synchronisation est appliqué à travers un élément à retard 29 Dans la pratique, l'élément 29 sera formé par un certain nombre d'étages inverseurs Finalement, la sortie indicatrice de déphasage du cir- cuit intégré n'est pas branchée. Dans un mode de réalisation du circuit de la figure 1, le déphasage constaté était à peine mesurable, c'est-à-dire qu'il était nettement inférieur, en unités de temps, à 1 ns Il sera évident que le circuit convient pour une fréquence autre que 130 k Hz: il suffit alors d'accorder le circuit 12 à une autre fréquence ou de program- mer les circuits diviseurs 3 et/ou 4 à un autre diviseur De plus, il sera évident que l'oscillateur 2 peut être réalisé sous forme d'un oscillateur à cristal. 11212 REVENDICATIONS 1 Circuit de synchronisation de ligne destiné à un disposi- tif de reproduction d'images et comportant un oscillateur à commande par tension servant à engendrer un signal dont la fréquence est supé- rieure à la fréquence de ligne, un circuit diviseur de fréquence rac- cordé à l'oscillateur et servant à déduire par division un signal à fréquence de ligne, un étage comparateur de phase servant à engen- drer une tension de réglage en fonction de l'écart de phase existant entre des impulsions de synchronisation de ligne reçues et un signal de référence à fréquence de ligne localement engendré, ainsi qu'un filtre de boucle servant à filtrer la tension de réglage et à appli- quer la tension de réglage filtrée à l'oscillateur pour régler celui- ci en fréquence et/ou en phase, caractérisé en ce qu'au moins par- tiellement, l'oscillateur ( 2), le circuit diviseur de fréquence ( 3, 4) et l'étage comparateur de phase ( 9, 10) font partie d'un circuit intégré ( 1) réalisé sous forme d'un circuit synthétiseur de fréquen- ce, le circuit diviseur de fréquence de référence incorporé dans le circuit intégré étant programmé à un diviseur constant. 2 Circuit de synchronisation selon la revendication 1, carac- térisé en ce que le signal de sortie du circuit de resynchronisation ( 7) incorporé dans le circuit intégré ( 1) est le signal de sortie du circuit de synchronisation de ligne, signal de sortie qui peut être appliqué à un circuit de déviation de ligne. 3 Circuit de synchonisation selon l'une quelconque des reven- dications 1 et 2, caractérisé en ce que l'oscillateur ( 2) est réalisé sous forme d'un oscillateur LC ( 12, 13, 14) à commande par tension qui est réglé par la tension de réglage filtrée. 4 Circuit de synchronisation selon l'une quelconque des re- vendications précédentes, caractérisé en ce qu'un élément à retard ( 29) est intercalé dans le conducteur pour appliquer les impulsions desynchronisation de ligne reçues à l'étage comparateur de phase ( 9, ).