Brevet FR2507017A1 — publié le 19821203

"MICROASSEMBLAGE UTILISABLE EN HYPERFREQUENCES La présente invention concerne un microassemblage utilisable en hyperfréquences, dit microassemblage hyperfréquence, comportant des lignes d'impédance caractéristique définie. Elle concerne également un microassemblage hyperfréquence comportant au moins un transistor rapporté sous forme d'une pastille. Un tel microassemblage est utilisé en particulier dans des ensembles électroniques destinés à recevoir des images de télévision émises par un satellite dans une gamme de fréquences allant de 11.7 à 12.5 GHz. Un tel assemblage comporte un certain nombre de fonctions de base quasi indispensables qui sont : des éléments passifs localisés, tels que self-inductances, résistances et capacités, des éléments passifs à constantes réparties, tels que des lignes, et des éléments actifs tels que des transistors à effet de champ, dits FET, réalisés à partir d'arséniure de gallium, et des connexions. Aux fréquences en jeu, la longueur d'onde dans l'air est de l'ordre de 25 mm > Les interconnexions doivent être nettement plus courtes que le quart de la longueur d'onde, et tout l'assemblage doit être extrêmement miniaturisé. La technique antérieure utilise des substrats de céramique métallisés sur lesquels sont rapportés des condensateurs, et des transistors. Les lignes sont constituées par des pistes métallisées en regard d'un plan de masse situé sur l'autre face du substrat. En général, de telles lignes ont nécessairement une impédance caractéristique relativement élevée a cause de l'épaisseur du substrat qui conduit à de faibles valeurs de capacité entre les faces : l'impédance caractéristique étant inversement proportionnelle à la racine de la valeurde capacité par unité longueur, il faut pour atteindre des valeurs basses d'impédance, augmenter la capacité, donc augmenter la largeur des lignes celles-ci auraient ainsi des largeurs incompatibles avec la longueur d'onde du signal à véhiculer.Il a été proposé d'utiliser des substrats d'épaisseur plus faible, mais cela conduit à une fragilité excessive et cette solution n'est donc pas avantageuse. De plus des adaptations d'impédance faites au moyen de telles lignes nécessitent une grande précision, entraînant l'obligation de réaliser les lignes en couche mince, ce qui est une technique coûteuse. Toujours dans l'art antérieur, les transistors sont rapportés, sous forme de pastilles, sur une métallisation reliée, soit à la masse, soit à un système d'autopolarisation constitué par un réseau résistance-condensateur de découplage. Un inconvénient de cette technique est que la liaison à la masse, qu'elle soit directe ou faite par l'intermédiaire du condensateur, présente obligatoirement une certaine longueur, d'où une s#-inductance parasite très dommageable. En effet cette liaison s'effectue par un trou métallisé au travers de la céramique et le diamètre d'un tel trou est, dans l'état de la technique, plus important que la dimension du transistor, ce qui oblige à le placer à une certaine distance de ce dernier.Dans le cas d'un réseau d'autopolarisation, la situation est pire à cause de la longueur de la liaison entre la pastille de transistor et le condensateur. Le but de l'invention est de remédier à ces inconvénients en procurant un microassemblage plus petit, plus précis, et moins cher et offrant des performances améliorées. L'invention repose sur l'idée de base que, puisqu'il faut, pour réaliser une ligne a basse impédance, augmenter la capacité entre la ligne et le plan de masse, on peut utiliser comme support pour les lignes une plaquette de silicium oxydé, dont le corps conducteur sera relié à la masse. Cette plaquette a l'avantage d'être disponible à bas prix chez les fabricants de semiconducteurs, et est susceptible de comprendre en outre un condensateur de découplage permettant de monter la pastille d'un transistor directement sur ce condensateur. De plus ces plaquettes de silicium permettent de réduire dans une grande proportion la dimension totale, et de ce fait elles peuvent être réalisées par une fabrication collective à partir de grandes plaques. Ainsi un microassemblage selon 1'invention est notamment remarquable en ce qu'au moins une des lignes d'impédance caractéristique définie est portée par une plaquette constituée d'un corps semiconducteur à haute conductivité recouvert d'une couche isolante. Plusieurs avantages découlent de cette disposition les lignes ont une faible largeur et peuvent donc entre repliées sur une faible surface, et de plus la disponibilité d'impédances basses autorise l'emploi d'une adaptation d'im pédance constituée d'une seule ligne quart d'onde et de self-#inductances, ce qui accroit encore le gain de place. Avantageusement ladite plaquette porte en outre une plage métallisée sur laquelle est situé un transistor, plage qui forme une armature d'un condensateur de découplage le corps semiconducteur formant l'autre armature de ce condensateur. Ainsi, sans qu'on doive ajouter, lors du montage, aucun élément supplementaire, le transistor est directement monté sur l'armature d'un condensateur de découplage, et la selfinductance parasite est entièrement réduite. Un microassemblage selon l'invention est en outre remarquable en ce que la portion de ladite couche isolante qui est en regard de ladite plage métallisée a une épaisseur plus faible que celle de la portion qui est en regard de la ligne. Cette modulation de l'épaisseur de la couche isolante offre l'avantage de permettre la réalisation simultanée sur le même support, d'un condensateur à haute capacité par unité de surface, et d'une ligne dont la dimension est adaptée aux possibilités des techniques de gravure et de connexion. Certes, il a déjà été proposé, en particulier par le brevet français n0 1 564 787 de la Demanderesse d'utiliser un substrat de silicium pour assurer l'interconnexion de plusieurs pastilles de transistors ou de circuits intégrés. Mais il s'agissait exclusivement de procurer des interconnexions logiques ou basse fréquence. L'idée de base de la présente invention, à savoir mettre à profit la présence d'un isolant mince pour créer des lignes à basse impédance de très petites dimensions, n'y était pas suggérée, non plus que l'ajout de capacités à très faible self-inductance parasite placées sous les transistors, dispositions non évidentes et présentant les avantages majeurs indiqués cidessus. La description qui va suivre en regard des figures annexées décrivant des exemples non limitatifs, fera bien comprendre comment l'invention peut être réalisée. La figure 1 représente le schéma de principe d'un exemple d'amplificateur selon l'invention. La figure 2 représente une partie d'un ensemble de réception d'images de télévision comportant un microassemblage selon l'invention. La figure 3 représente, vu en plan, un microassemblage selon l'invention, correspondant au schéma de principe de la figure 1. La figure 1 montre un amplificateur à deux étages, prévu pour fonctionner à une fréquence d'environ 12 GHz. Il comporte deux transistors FET 10 et 26. La possibilité qu'apporte l'invention de réaliser facilement des lignes à basse impédance, permet l'usage d'un mode d'adaptation entre étages basé sur des lignes. L'électrode d'entrée du transistor 10 (grille) présente une impédance nettement capacitive, à laquelle s'ajoute la capacité parasite de la surface 9 nécessaire pour souder les fils de câblage allant vers la pastille de transistor. Une inductance 8 est donc dispc#e en série pour ramener l'impédance d'entrée à une valeur réelle. Alors l'adaptation d'impédance peut être réalisée au moyen d'une ligne quart d'onde, selon une technique connue, dans laquelle l'impédance caractéristique de la ligne est égale à la racine carrée du produit des impédances qu'elle "voit" à chacune de ses extrémités. La surface 6 permet de souder des fils de raccordement à une ligne d'amenée de signal d'entrée, représentée sous la forme d'une résistance 29, en série avec un générateur de signal 28. Le signal étant amené sous une impédance de 50 Q, et le transistor utilisé étant un modèle connu sous la référence commerciale "CFX-13X" de R.T.C. La Radiotechnique-Compelec, on a utilisé avec succès la valeur de 0,25 nH pour l'inductance 8, et de 18 Q pour l'impédance caractéristique de la ligne quart d'onde 2. Les transistors 10 et 26 sont montés avec des résisrances d'autopolarisation 45 et 46 dans les connexions de source. De ce fait la présence des condensateurs de découplage 19 et 27 est indispensable. La sif-inductance parasite des connexions de liaison de ces condensateurs est particulierement gênante en ce qu'elle entrain des instabilités. Le microassemblage selon l'invention permet précisément de réaliser ces connexions très courtes. Les références 4, 5 et 42 indiquent des lignes quart d'onde d'impédance élevée, dont le rôle est de bloquer le passage des signaux à haute fréquence tout en conduisant un courant continu de polarisation. Ces lignes doivent avoir l'impédance la plus élevée possible, compatible avec la technologie de réalisation. Ici, elles sont une impédance caractéristique d'environ 40 Q. Les condensateurs 21, 25 et 41 assurent le découplage des connexions d'amenée de courant d'alimentation. L'adaptation d'impEdance entre la sortie du transistor 10 et l'entrée du transistor 16 s'effectue de manière voisine de celle expliquée plus haut : les inductances 15 et 16 ramènent des impédances réelles à chaque extrémité de la ligne quart d'onde 3. Avec, en 26, le même transistor que celui indiqué cidessus avec la référence 10, l'impédance de la ligne 3 sera de 9 fl et les valeurs des inductances 15 et 16 seront respectivement de 0,45 nH et 0,25 nH. L'adaptation réalisée en sortie par les éléments 28, 29, est sensiblement symétrique de celle réalisée à l'entrée par les éléments 8 et 2. Les valeurs sont de 25 Q pour l'impédance caractéristique, et 0,45 nH pour l'inductance. Les valeurs très faibles d'impédance caractéristique qui viennent d'être citées (18, 9 et 25 Q) sont impossibles à réaliser sur une plaquette de céramique de 0,635 mm de l'art antérieur. Elles sont, selon l'invention, concentrées sur une petite plaquette de silicium oxydé qui est rapportée sur le substrat de céramique. La figure 2 montre la partie d'amplification haute fréquence d'un récepteur d'images de télévision par satellite, réalisée sur un substrat 31 en céramique ou en matériau laminé à base de polytétrafluoréthylène (PTFE) et de microfibres de verre, conçu spécialement pour l'emploi en hyperfréquences, substrat sur lequel sont également réalisées des fonctions de changement de fréquence et éventuellement de première amplification à fréquence intermédiaire. Le signal en provenance d'une antenne est amené par la ligne 37 d'impédance caractéristique égale à 50 Q, réalisée en couche épaisse de cuivre dans le cas d'un substrat en céramique, ou par un procédé classique de circuit imprimé dans le cas d'un substrat en matériau laminé. L'emploi de ces technologies économiques est possible du fait que les éléments de précision sont tous reportés sur la plaquette de silicium. La plaquette I comporte tous les éléments du schéma de la figure 1, sauf ceux référencés 28, 29, 45, 46, 40, qui sont extérieurs. La figure 3 représente à beaucoup plus grande échelle la plaquette 1, qui est un élément d'un microassemblage selon l'invention. Elle est constituée d'un corps semiconducteur, ici en silicium, à haute conductivité, comprise entre 5.l0 3 et 15.10 3 fl.cm. Elle est recouverte d'une couche isolante d'oxyde de silicium et de nitrure de silicium. Elle porte des lignes d'impédance caractéristique définie 2, 3, 29. Ces lignes correspondent à celles portant la même référence sur la figure 1. La ligne 2 a une lar geur de 25 micromètres et une longueur de 3.4 millimètres. La ligne 3 a une largeur de 56 micromètres et une longueur de 3.3 millimètres. La ligne 29 a une largeur de 17 micromètres et une longueur de 3.5. millimètres. Ces dimensions permettent d'obtenir les valeurs indiquées ai-dessus en référence à la figure 1. La plaquette comporte en outre deux transistors 10, 26 rapportés sous forme de pastilles, qui sont situés sur des plages métallisées 19, 27 formant chacune une armature d'un condensateur de découplage, dont le corps semiconducteur forme l'autre armature, la couche isolante en constituant le diélectrique. La portion de couche isolante 24 qui est en regard des plages métallisées 19, 27 a une épaisseur de 0.3 micromètre, plus faible que celle de la portion 22 qui est en regard des lignes 2, 3, 29, portion dont l'épaisseur est de 3 micromètres. La portion 22 est ici divisée en trois sous-portions d'épaisseur 3 vm, le reste 24 de la plaquette et en particulier les portions en regard des plages métallisées, ayant une épaisseur de 0,3 pm Cette épaisseur modulée est obtenue de la façon suivante :on part d'une plaque de silicium dopé au phosphore afin d'arriver à la conductivité indiquée ci-dessus. On dépose par des moyens connus une couche de nitrure de silicium que l'on grave pour laisser le nitrure seulement sur la portion 24.Ce nitrure servant de masque, on creuse la portion 22 du silicium jusqu'à une profondeur de 1.76 vm. On procède alors à une oxydation thermique sans enlever le nitrure, pour créer ainsi une couche de 1.76 pm d'oxyde qui ne se forme que dans les creux, grâce au nitrure conservé ailleurs, et affleure à la surface du silicium. Au-delà de cette épaisseur, on risquerait d'avoir des contraintes excessives dans la couche d'oxyde. On dépose ensuite 1.2 pm d'oxyde par le procédé connu consistant à amener un mélange silaneoxygène à 4400. On grave ensuite cet oxyde et le nitrure en masquant la portion 22 de façon à mettre à nu le silicium sur la portion 24. Cette gravure est réalisée en ménageant des pentes douces pour assurer la continuité des métallisations qui seront déposées ultérieurement.On procède ensuite à une oxydation thermique qui crée une couche de 0.26 um sur la portion 24. On termine par une mince couche de 0.04 ijm de nitrure pour donner un support plus adhérent aux métallisations. Celles-ci, qu'il s'agisse des lignes ou des armatures des condensateurs, sont constituées d'un empilement titane, platine, or, déposé au canon à électrons et dont l'or et le platine sont gravés par usinage ionique sous un masque de titane, lui-même gravé chimiquement. Toutes ces techniques sont connues en soi, et leur mise en oeuvre ne pose pas de problèmes à l'homme du métier. Les mêmes références désignent les éléments correspondantssur la figure 1 et la figure 3. Cette dernière montre des surfaces 6, 9, 14, 17, 44, 30 destinées à souder les fils de connexion 7, 12, 13, 18, 47, 43 et ceux 8, 15, 16, 28 apportant une self-induction dont la valeur est choisie pour compenser les impédances capacitives, ainsi qu'il a été expliqué plus haut. Les fils 12 et 18 sont doublés, tout simplement parce que les transistors 10 et 26 possèdent chacun deux entrées de grille. Pour obtenir les Inductances désirées, les fils 8, 15, 16, 28, dont le diamètre est de 25 micromètres, ont des longueurs respectives de sensiblement : 250, 450, 250 et 450 micromètres. Afin d'assurer leur positionnement et une bonne reproductibilité, il est souhaitable que leur pose soit effectuée par une machine automatique. I1 est également possible de recouvrir l'ensemble de la plaquette 1 et des transistors 10, 26 par une feuille de matériau mince isolant porteur de conducteurs imprimés, par exemple une feuille de polyimide ou de "kapton . Cette feuille étant maintenue, par l'épaisseur des transistors, à' une certaine distance de la masse de la plaquette 1, les conducteurs imprimés présentent une self-induction notable et l'ensemble des connexions 12, 11, 13, 18, 47 et des selfinductances 8, 15, 16, 28 peut être constitué par des conducteurs de cette feuille.Dans ce cash des soudures tendres seront utilisées pour le report de cette feuille, et c'est pour cela que les plages 20 et 23 sont réunies aux plages 19 et 27 par des passages' étroits, afin d'empêcher la soudure de s'étaler sur les plages 19 et 27. Les fils 11, qui sont présents à quatre exemplaires pour chaque transistor assurent la liaison entre les sources des transistors FET 10,26 et les armatures 19, 27 des condensateurs de découplage, avec une faible self-inductance parasite. Les lignes 4, 5, 42 dont le rôle a été indiqué plus haut, ont une largeur de 10 micromètres et une longueur de 3,5 millimètres. Elles sont connectées respectivement aux plages métallisées 21, 25, 41 constituant chacune une armature des condensateurs 21, 25, 41 de la figure 1. La figure 2 montre des conducteurs d'amenée de courant 32, 33, 34, 35, 36. Dans le cas d'une réalisation en couches épaisses, les zones noires représentent des résistances de polarisation, ou de charge . Dans le cas d'une réalisation sur un matériau laminé à' base de PTFE, ces résistances sortant en éléments discrets rapportés. Les conducteurs 32, 33, 34, 35, 36 sont connectés respectivement aux plages référencées 20, 23, 21, 25, 41 sur la figure 3.Le signal de sortie amené par les fils référencés 43 sur cette même figure 3 est ensuite transmis, par la ligne référencée 38 sur la figure 2, vers un élément 49 qui contient un oscillateur et un mélangeur, et qui peut avantageusement être réalisé, ainsi que cela est représenté, au moyen d'un microassemblage selon l'invention, comportant une plaquette de silicium avec des lignes et des condensateurs. Un filtre 39 constitué de façon connue par deux lignes repliées, découpées au rayon laser, sert de rejecteur de fréquence image. Le signal à fréquence intermédiaire est disponible sur la ligne 50. Sous chaque plaquette 1, 49 est placé un trou métallisé relié à un plan de masse situé sur l'autre face du substrat 31, afin que le corps semiconducteur à haute conductivité de la plaquette 1 soit réuni à la masse par le chemin le plus court. Cette liaison courte et de faible impédance est possible car la dimension de la plaquette 1, d'environ 2,7 x 3,3 millimètres, permet de créer un trou de diamètre raisonnable, alors qu'un tel trou ne saurait être placé sous une pastille de transistor. En effet ce dernier a environ un demi millimètre de coté, et il faudrait un trou d'environ deux dixièmes de millimètre de diamètre au plus, ce qui est irréalisable aujourd'hui, et de toute façon introduirait une impédance non négligeable en série dans la connexion. Bien entendu, l'invention ne se limite pas à' l'exemple décrit, et l'on peut par exemple imaginer d'autres types d'adaptations basées sur des lignes à basse impédance d'une fraction de quart d'onde montées en parallèle dites "stubs", ou bien encore des adaptations faisant appel à des circuits "inductance-capacité", tout ceci étant rendu possible par la présence d'une plaquette intermédiaire en silicium, comportant des lignes et des condensateurs, et placée entre les transistors FET et le substrat céramique ou laminé, éventuellement associé à' un ensemble d'interconnexions et de self-inductances sur "kapton". - REVENDICATIONS 1.- Microassemblage hyperfréquence comportant des ligne d'impédance caractéristique définie caractérisé en ce qu'au moins une de ces lignes est portée par une plaquette constituée d'un corps semiconducteur haute conductivité recouvert d'une couche isolante. 2.- Microassemblage hyperfréquence selon la revendica tison, comportant en outre au moins un transistor rapporté sous forme d'une pastille, caractérisé en ce que ladite plaquette porte en outre une plage métallisée sur laquelle est situé le transistor, plage qui forme une armature d'un condensateur de découplage, le corps semiconducteur formant l'autre armature de ce condensateur. 3.- Microassemblage hyperfréquence selon l'ensemble des revendications 1 et 2, caractérisé en ce que la portion de ladite couche isolante qui est en regard de ladite plage métallisée a une épaisseur plus faible que celle de la portion qui est en regard de la ligne