Brevet FR2509932A1 — publié le 19830121

L'invention concerne des circuits semiconducteurs CMOS et plus particulièrement des moyens protégeant ces circuits des défauts par fusion provoquée par des diodes parasites, lorsqu'on les met sous tension. Un grand nombre de circuits CMOS exigent plus d'une valeur de tension d'alimentation Les circuits à décalage de niveau, par exemple, exigent des tension d'alimentation de 5 V et 15 V par rapport à la masse Lors de la fabrication de ces circuits, la formation accidentelle de diodes parasites, sous forme de thyristors notamment, est souvent inévitable. Lorsque le circuit CMOS comporte un étage d'entrée et un étage de sortie, la tension d'alimentation fournie à ce dernier est normale- ment plus positive que celle fournie à l'étage d'entrée, et l'anode de la ou des diodes parasites est raccordée à la borne d'alimentation la moins positive. Lorsque de tels circuits sont mis sous tension, la diode parasite est détruite quand la tension fournie en premier est appli- quée à son anode, ce qui endommage le circuit CMOS. On trouvera dans le brevet US 4 209 713, la description d'un circuit destiné à éliminer les effets de conduction dans la forme thyristor de telles diodes parasites Des moyens d'absorption de bruit, notamment sous forme d'une résistance, sont montés entre une électrode de source du circuit CMOS et la borne positive d'une source d'alimentation extérieure. Toutefois, dans un circuit intégré CMOS, il est difficile de fabriquer des résistances de valeur appropriée qui sont, en consé- quence, coûteuses En outre, la valeur de la tension d'alimentation appliquée aux dispositifs CMOS dans le circuit est réduite par la présence de résistances Le circuit conforme à l'invention fournit des moyens qui assurent parfaitement que la tension fournie à l'anode de la diode n'est appliquée qu'après application de la tension la plus positive sur la cathode de cette diode, de sorte qu'on évite tout défaut de fusion tel précédemment mentionné Des résistances ne sont pas nécessaires. D'une manière générale, dans un circuit intégré CMOS exigeant l'application sur les bornes d'alimentation correspondantes de deux tensions, l'une plus positive et l'autre moins positive, et compor- tant au moins une diode parasite dont le circuit d'anode est raccordé à la borne la moins positive et le circuit de cathode à la borne la plus positive, avec trajet de conduction entre cette dernière borne et le circuit considéré, l'invention consiste à prévoir un transistor à effet de champ dont l'électrode de source ou l'électrode de drain est raccordée à la borne de tension moins positive, dont l'électrode de drain ou l'électrode de source, respectivement, est raccordée au circuit intégré, et dont l'électrode de commande ou grille est raccordée à la borne de tension la plus positive. D'une manière plus générale, dans un circuit intégré CMOS exigeant deux tensions d'alimentation différentes, l'invention con- siste à prévoir en des moyens permettant d'appliquer la tension la plus élevée au circuit et des moyens de commutation rendus actifs par application de la tension la plus -élevée et permettant d'appliquer la tension la -moins élevée au circuit. Plus précisément, l'invention concerne un circuit intégré CMOS ayant un étage d'entrée dont la borne d'alimentation doit être raccordée à une source de tension inférieure et un étage de sortie dont la borne d'alimentation doit être raccordée à une source de tension supérieure, et comportant des moyens formant un thyristor parasite dont le circuit d'anode est raccordé à la borne de tension de l'étage d'entrée et dont le circuit de cathode est raccordé à la borne de tension de l'étage de sortie, un trajet de conduction pour application de la tension supérieure à la borne de l'étage de sortie, et des moyens de commutation CMOS rendus actifs par application de la tension supérieure et permettant d'appliquer la tension inférieure sur la borne de l'étage d'entrée. On notera que le terme "diode parasite" s'applique à toutes les structures parasites à état solide à conduction unidirectionnelle et qu'il s'applique donc aux thyristors parasites. On notera également que les locutions "deux tension d'alimenta- tion différentes" ou "source de tension supérieure et source de tension inférieure" impliquent qu'il y a, soit deux tension diffé- rentes fournies par deux sources d'alimentation distinctes, soit deux niveaux de potentiel par rapport à la masse ou à un point commun formés à partir d'une seule source, par exemple formés à l'aide d'un diviseur de tension passif à résistances, ou à l'aide d'un circuit diviseur dynamique tel qu'un circuit à condensateurs se chargeant à différentes vitesses, etc. Les caractéristiques de l'invention mentionnées ci-dessus, ain- si que d'autres, apparaîtront plus clairement à la lecture de la des- cription suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels: la Fig 1 est un bloc-diagramme d'un circuit mettant en évi- dence le problème résolu par l'invention, la Fig 2 est un bloc-diagramme illustrant l'invention, et la Fig 3 est le schéma d'un circuit CMOS auquel est appliqué l'invention. On a représenté, Fig 1, un circuit CMOS classique, tel qu'un circuit de niveau, avec un étage d'entrée 1 et un étage de sortie 2. Une borne d'entrée A est raccordée à l'étage d'entrée 1 et un fil de sortie Y est raccordé à l'étage de sortie 2 Des tensions d'alimenta- tion VDDI et VDDO, pratiquement de + 5 V et + 15 V, sont fournies aux étages d'entrée et de sortie 1 et 2, respectivement La borne néga- tive ou de masse Vss est raccordée aux deux étages d'entrée et de sortie. Lorsqu'on fabrique de tels circuits, il se forme généralement une diode parasite 3, dont l'anode est raccordée à la borne d'alimen- tation de l'étage d'entrée et la cathode à la borne d'alimentation de l'étage de sortie. Lorsque le circuit CMOS ainsi formé est mis sous tension,, les deux tensions d'alimentation lui sont appliquées simultanément Dans des conditions normales, la tension VDDO est plus positive que la tension VDDI, et la diode 3 polarisée en sens inverse est alors effec- tivement hors circuit. Mais il peut arriver que la tension d'alimentation VDDI de- vienne plus rapidement plus positive que la tension d'alimentation VDDO' ou se trouve, en fait, commutée un certain temps avant VDDO, par exemple lors d'un emballement Dans ces conditions, la diode 3 se trouve, au moins temporairement, polarisée en sens direct, draine ainsi un fort courant, et "saute", c'est à dire ouvre le circuit par fusion ou crée un état de blocage La chaleur et les courants transitoires résultants endommagent ou détruisent le plus souvent le circuit CMOS intégré. On a représenté, Fig 2, le circuit de la Fig 1 modifié confor- mément à l'invention La source d'alimentation qui devrait être rac- cordée à l'anode de la diode parasite 3 est raccordée à la borne d'alimentation de l'étage d'entrée par l'intermédiaire du circuit sourcedrain d'un transistor à effet de champ CMOS 4 La grille du transistor 4 est raccordée à la borne de tension plus positive, ou tension supérieure, qui est, par ailleurs, reliée à la cathode de la diode 3 Le transistor à effet de champ 4 fonctionne donc comme un commutateur. En cours d'utilisation, les deux tensions VDDI et VDDO sont appliquées de façon normale au circuit intégré Mais, comme le commutateur à transistor à effet de champ 4 a son circuit source- drain ouvert jusqu'à l'activation de sa grille de commande, il n'est donc mis en service qu'après l'application de la tension VDDO, et, une fois qu'il est conducteur, la tension VDDI est appliquée à l'étage d'entrée 1, donc sur l'anode de la diode 3 Le circuit est donc protégé contre l'établissement de conditions entraînant la fu- sion de la diode 3 Si V devient moins positive que VUDI, le DDO DI transistor à effet de champ est bloqué, ce qui protège le circuit contre toute possibilité de voir l'anode de la diode parasite 3 devenir plus positive que sa cathode. Le transistor à effet de champ 4 a été représenté sous la forme d'un circuit CMOS de préférence intégré dans la puce contenant aussi les autres circuits CMOS; mais on notera que c'est la fonction de commutation de ce transistor à effet de champ que l'on entend utiliser En conséquence, les progrès dans ce domaine ou d'autres conditions peuvent conduire à l'utilisation d'autres formes de commu- tateur. On a représenté Fig 3 un circuit classique CMOS à décalage de niveau 5 de forme connue Le circuit se compose d'un étage d'entrée 6 raccordé à un étage de sortie 7 La tension d'alimentation VDDI doit être fournie sur une borne de tension 8 de l'étage d'entrée, et une tension d'alimentation plus positive VDDO est fournie sur une borne de tension 9 de l'étage de sortie. Conformément à l'invention, on monte (en respectant les polari- tés convenant à la forme du circuit) le circuit source-drain d'un transistor à effet de champ CMOS 4 entre la borne de tension 8 et la source VDDI La grille du transistor 4 est raccordée à la source VDDO. Quelle que soit la séquence d'application au circuit intégré des tensions VDDI et VDDO, le transistor à effet de champ 4 devient conducteur lorsque la tension VDDO lui est appliquée Ce n'est qu'à ce moment, et jamais avant l'application de la tension VDDO, que la tension VDDI est appliquée à la borne 8 de l'étage d'entrée En cas d'emballement, le transistor à effet de champ 4 ne deviendra conduc- teur que lorsque V sera plus positif que V en raison de l'effet DDO DDI de seuil de sa grille En conséquence, la tension VDDO sera toujours supérieure à la tension fournie sur la borne 8 Le transistor à effet de champ 4 se bloque si VDDI est supérieure à VDDO moins la valeur de seuil sur l'électrode de commande. Aucune des diodes parasites, y compris les thyristors para- sites, dont les anodes sont normalement raccordées à la borne de tension de l'étage d'entrée 8 par un circuit, et dont les cathodes sont normalement raccordées à la borne de tension de l'étage de sortie 9, ne peut être polarisée en sens direct par le mécanisme venant d'être décrit, et le circuit est donc protégé. REVENDICATIONS 1) Circuit intégré semiconducteur CMOS deux tensions d'alimen- tation différentes (VDDI, VDDO), avec des moyens pour connecter au circuit les bornes des alimentations à tension supérieure et à tension inférieure, caractérisé en ce qu'il comporte un transistor à effet de champ ( 4) dont la source ou le drain est raccordé à la borne de tension inférieure (V DDI) et dont le drain ou la source est raccordé à la borne d'entrée de tension inférieure ( 8) dudit circuit, la grille du transistor ( 4) étant raccordée à la borne de tension supérieure (V DDO), laquelle reste connectée à la borne d'entrée de tension supérieure. 2) Circuit intégré semiconducteur CMOS à deux tensions d'alimen- tation différentes (V DDI' VDDO), avec des moyens pour relier les sources de tension inférieure et de tension supérieure au circuit ( 1,2), caractérisé en ce qu'il comporte des moyens de commutation ( 4) rendus actifs par l'application de la tension supérieure (V DDO) afin de connecter au circuit la tension inférieure (VDDI). 3) Circuit intégré semiconducteur CMOS ( 6,7) à tension d'alimen- tation supérieure (VDDO) et tension d'alimentation inférieure (VDDI) fournies sur ses bornes de tension correspondantes ( 8,9), comportant des moyens formant une diode parasite ( 3) dont l'anode est raccordée à la borne de tension inférieure ( 8) et dont la cathode est raccordée à la borne de tension supérieure ( 9), des moyens de raccordement de la source de tension supérieure (VDDO) à la borne de tension supé- rieure ( 9), ainsi que des moyens de raccordement de la source de tension inférieure (V DDI) à la borne de tension inférieure ( 8), carac- térisé en ce qu'il comporte un transistor à effet de champ semiconduc- teur CMOS ( 4) avec des moyens de raccordement de sa source ou de son drain à la source de tension inférieure (VDDI), dont le drain ou la source est raccordé à la borne de tension inférieure ( 8) du circuit et dont la grille est raccordée à la source de tension supérieure (V DD). (DDO) 4) Circuit suivant la revendication 3, caractérisé en ce que le moyen de commutation CMOS ( 4) n'est débloqué qu'une fois la tension supérieure (VDDO) appliqué à sa grille ou électrode de commande. 5) Circuit intégré semiconducteur oxyde-métal à symétrie complé- mentaire nécessitant qu'une tension d'alimentation supérieure (VDDO) et une tension d'alimentation inférieure (V DDI) soient respectivement fournies sur ses bornes de tension correspondantes ( 9,8), comportant des moyens formant une diode parasite ( 3) dont le circuit d'anode est raccordé à la borne de tension inférieure ( 8) et dont le circuit de cathode est raccordé à la borne de tension supérieure ( 9), des moyens de raccordement de la source de tension supérieure à la borne de ten- sion supérieure, ainsi que des moyens de raccordement de la source de tension inférieure à la borne de tension inférieure, caractérisé en ce qu'il comporte des moyens de commutation ( 4) rendus actifs par application de la tension supérieure (V DD), afin de transférer au circuit la tension inférieure (V DDI). 6) Circuit intégré semiconducteur oxyde-métal à symétrie complé- mentaire, avec étage d'entrée ( 6) nécessitant le raccordement d'une source de potentiel moins positif (VDDI) sur une borne de tension d'entrée ( 8), et étage de sortie ( 7) nécessitant le raccordement d'une source de potentiel plus positif (V DD) sur une borne de tension de sortie ( 9), comportant des moyens formant un thyristor parasite dont le circuit d'anode est raccordé à la borne de tension d'entrée ( 8) et dont le circuit de cathode est raccordé à la borne de tension de sortie ( 9), ainsi que des moyens de raccordement de la source de potentiel plus positif à la borne de tension de sortie, caractérisé en ce qu'il comporte des moyens de commutation du type semiconducteur oxydemétal à symétrie complémentaire ( 4) rendus actifs par application du potentiel plus positif (V DD), afin de transférer le potentiel moins positif (VDDI) sur la borne de tension d'entrée ( 8). 7) Circuit intégré suivant la revendication 6, caractérisé en ce que les moyens de commutation sont constitués par un transistor à effet de champ ( 4) dont le circuit source-drain est monté entre la borne de tension d'entrée ( 8) et la source de potentiel moins positif (V DDI) et dont l'électrode de commande est raccordée à la source de potentiel plus positif (V DD).