Brevet FR2494022A1 — publié le 19820514

La présente invention se rapporte à des systèmes de conversion de balayage qui permettent à un transducteur de balayage (ou "scannage") fournissant des informations d'image d'écho à une fréquence élevée d'entrer des données dans un vi- suel à tube cathodique fonctionnant avec un format rectangu- laire de télévision normalisé courant; l'invention se rap- porte plus particulièrement à un système de conversion de ba- layagenumérique perfectionne et à une mémoire de stockage d' i- mages pour un tel système. Dans de nombreux imageurs ultrasonores, le sous-système transducteur ne fournit pas typiquement les informations d'é- cho sous un format approprié pour être affiché par les sous- systèmes vidéo courants. Ainsi, les signaux d'information d'é- cho doivent faire l'objet d'une conversion de balayage avant affichage. Par exemple, le transducteur peut être balayé élec- troniquement ou mécaniquement sur un secteur en évantail pen- dant que plusieurs centaines de lignes de rayonnement sont émises par la source transductrice, les données d'écho étant renvoyées le long des trajets des lignes de rayonnement, cha- cune comportant de l'ordre de 400 "pixels" d'information d'i- mage aux fréquences de production d'images en temps réel. On utilise, par conséquent, un certain type de moyens de mémoire à l'aide desquels des signaux d'écho entrants peuvent être temporairement mis en mémoire (au moins pendant une image complète) sous un format bidimensionnel représentant des pixels d'information d'image. Une fois mise en mémoire, l'in- formation d'image peut être extraite dans un ordre et dans un format compatibles avec les exigences des moyens d'affichage qui sont constitués en général par un visuel à tube catho- diquedetélévision classique. De telles mémoires peuvent aller des tubes à mémoire d'image aux microplaquettes de mé- moire cyclique,ces dernières constituant une solution très souhaitable pour les circuits des scanneurs ultrasonores ac- tuels adaptés pour un traitement numérique. Lorsqu'on utilise de telles microplaquettes de mémoire, il est extrêmement désirable de maintenir la fréquence d'accès à la mémoire pour les transferts de données nécessités par 2494022 i les sous-systèmes de transduction et d'affichage aussi basse que possible étant donné que le coût des microplaquettes de mémoire est approximativement inversement proportionnel aux fréquences d'accès qu'autorisent les microplaquettes. Il n'est pas facile de maintenir à un bas niveau les demandes de fréquence d'accès des systèmes transducteur et d'affichage.A titre d'exemple, pour une grille de pixels rectangulaire clas- sique mémorisée comportant 512 rangées et 512 colonnes balayée en temps réel aux fréquences vidéo habituelles, la fréquence d'accès des pixels pour la sortie vidéo seule est de 512 pixels par 63,5 microsecondes,soit une fréquence de 8,06 méga- hertz. Ceci ne tient pas compte,naturellement,de l'autre de- mande de fréquence d'accès si les données d'écho doivent être entrées simultanément en mémoire. Si les données sont simul- tanément écrites dans la mémoire, par exemple à une fréquence de bas de gamme de 2 mégahertz, les demandes totales de fré- quence d'accès à la mémoire dépassent déjà 10 mégahertz. Seuls des éléments de mémoire onéreux à grande vitesse peuvent permettre de telles fréquences d'accès à la mémoire. Une solution récente proposée pour réduire les demandes de fréquence d'accès a consisté à organiser la mémoire d'i- mages en pages séparées. De telles pages séparées peuvent alors permettre l'accès simultané à au moins certains de leurs éléments, au moins pendant les opérations de sortie vi- déo. L'organisation d'un système caractéristique de ce type connu de la technique antérieure a été schématiquement repré- sentée sur la Fig. 1 qui représente une grille de pixels dl'i- mage classique de 512 rangées sur 512 colonnes organisée en huit pages. Chaque élément de la mémoire est représenté avec un numéro d'acheminement ou de projection identifiant l'une des huit pages dans laquelle le pixel d'information d'i- mage correspondant à l'élément de mémoire peut être mis en mémoire ou extrait. Etant donné que les pixels sont mis en mémoire dans huit pages, les numéros d'acheminement vont de 0 à 7. Sur chaque rangée les numéros d'acheminement ou de pro- jection des éléments se reproduisent suivant une configura- tion répétitive de 0 à 7. Pour les opérations de sortie vidéo au cours desquelles la mémoire est lue suivant des rangées successives comme cela est le cas habituel pour assurer la compatibilité avec les formats usuels, les huit pages peuvent être toutes-accédées simultanément. Ainsi, des blocs de huit éléments peuvent être fournis à une mémoire tampon d'o les pixels individuels peuvent être extraits en série pour l'affichage. De cette ma- nière, pour les opérations de sortie, les demandes de fré- quence d'accès sont réduites à 1 MHz ou à un huitième de la fraquence de 8,06 MHz qui serait autrement nécessaire. Cepen- dant, pour l'entrée de l'information de données d'écho, on n'obtient aucune amélioration de la demande de fréquence d'ac- cès antérieure de 2 MHz. Ceci est dû au fait qu'un accès en parallèle pendant les opérations d'entrée n'est généralement pas possible étant donné que la direction de l'information de données d'écho reçue n'est pas généralement alignée avec une rangée horizontale de mémoire le long de laquelle une distribution à différentes pages serait possible. Ceci est un problème caractéristique des organisations de mémoires de page de la technique antérieure dans lesquelles, au moins pour les opérations d'entrée, les pixels doivent être accédés sur une base individuelle. Ainsi, la fréquence totale d'accès à la mémoire est réduite à 3 mégahertz prin- cipalement du fait de la diminution de la demande du côté des opérations de sortie. Ceci représente un perfectionnement im- portant qui permet au concepteur de systèmes de travailler avec des éléments de mémoire qui sont d'une construction moins couteuse et qui ont des temps de réponse et des fré- quences d'accès praticables plus modestes. Cependant, les types de systèmes d'organisation de mé- moire dont la Fig. 1 représente un exemple caractéristique n'apportent pas un perfectionnement suffisant pour répondre avec aisance aux besoins des moyens de scannage à transduc- teur plus modernes et plus rapides qui peuvent facilement fournirunequantité si importante d'informationde signal d'écho que les fréquences d'accès à la mémoire pour l'entrée des données peuvent s'approcher de 5 MHz et non plus de 2 MHz 2494022 3 seulement comme admis ci-dessus. Par exemple, de tels scan- neurs à grande vitesse peuvent acquérir une information d'é- cho suivant l'une des lignes de rayonnement de leur configura- tion de scannage sectorielle à des fréquences qui peuvent at- teindre 12 kHz et davantage, pour les faibles profondeurs. Chacune de telles lignes d'information peut contenir en moyenne 400 pixels. Ainsi, la demande de fréquence d'accès pour l'entrée des données peut être de 4,8 mégahertz. Il existe typiquement des facteurs supplémentaires qui accroissent la demande de fréquence d'accès à un niveau en- core plus élevé. Si,afin de permettre le traitement des don- nées entrantes avec les données déjà en mémoire, une opéra- tion de lecture est effectuée pour chaque opération d'écri- ture de données entrantes, la fréquence d'accès de 4,8 MHz ci-dessus mentionnée doit être doublée, à 9,6 MHz. Ceci,na- turellement,ne comporte pas l'accroissement supplémentaire de la fréquence d'accès à la mémoire nécessaire pour permettre l'exécution des opérations de sortie vidéo. Même avec un ac- cès en parallèle suivant des rangées pour les opérations de sortie, comme décrit ci-dessus, l'accomodation des besoins des opérations de sortie signifie que la demande totale de fré- quence d'accès à la mémoire dépasse très largement les 10 mé- gahertz. Pour satisfaire à de telles exigences, même avec les organisations de mémoire de pages de la technique anté- rieure, il est nécessaire d'utiliser des éléments demémoire à grande vitesse d'un coût prohibitif. Une caractéristique qui réduit encore l'utilité et les possibilités d'application pratique de l'organisation de la mémoire en pages est la nécessité d'utiliser un circuit lo- gique approprié pour déterminer l'adresse exacte à l'inté- rieur de la mémoire de pages à laquelle il faut entrer un pixel donné ou son mot de données correspondant. Il est évi- dent qu'un procédé d'organisation de la mémoire,tel que re- présenté sur la Fig. 1, n'indique que la page dans laquelle un pixel donné doit être mis en mémoire; il n'indique pas par lui-même l'adresse effective à l'intérieur de cette page o le mot de donnée correspondant au pixel doit être mis en 2494022^ mémoire ou lu. Un tel circuit logique pour le calcul des adresses des mémoires de page peut être complexe et couteux, en particulier, lorsque des pixels individuels doivent être accédés surune base individuelle, comme ceci est le cas au moins au cours des opérations d'entrée dans l'exemple examiné ci-dessus. Par conséquent, l'un des buts de la présente invention est de réaliser un système de conversion de balayage qui per- met de satisfaire à des demandes de bande passante ou fré- quence d'accès à la mémoire très élevées tout en évitant l'em- ploi d'éléments de mémoire complexes et coûteux. D'autres buts particuliers de l'invention sont notamment: - de réaliser un système de conversion de balayage numé- rique qui peut adapter la sortie d'un scanneur sectoriel mo- derne à grande vitesse à la sortie d'un affichage vidéo clas- siquel - de réaliser une nouvelle organisation de mémoire qui permet un accès parallèle à la mémoire à la fois pour les opérations d'entrée et pour les opérations de sortie pour ré- duire la demande de fréquence d'accès tout en fournissant des niveaux de performance considérablement améliorés; - de réaliser une nouvelle organisation d'une mémoire composée de pages ayant des adresses individuelles détermi- nables par des opérations arithmétiques simples pour reduire la complexité, les besoins en moyens logiques et la demande de fréquence d'accès; - de réaliser une nouvelle organisation d'une mémoire qui peut être composée de microplaquettes de mémoire cyclique bon marché mais qui a les capacités de performances et de fré- quence d'accès des mémoires plus complexes et plus onéreuses. Suivant un aspect général, ces buts sont atteints grâce à la réalisation d'un agencement de mémoire pour mettre en mé- moire un tableau bidimensionnel de M colonnes et N rangées de données qui permet un accès en parallèle à la fois de ces colonnes et de ces rangées. L'agencement de mémoire comporte, en particulier, le perfectionnement qui consiste à utiliser une série de mémoires de page, chaque page contenant m co- lonnes et n rangées de mots de données, et l'agencement étant tel que: M m = X et n = N ou m = M et n = N formules dans lesquelles X est un nombre entier supérieur à 1. Chacune des rangées N et chacune descolonnes M de l'agence- ment de mémoire sont organisées en blocs de rangée et colonne répétitifs ayant X éléments,certains de ces blocs de rangée et colonne étant couplés pour définir l'agencement de mémoire. Dans un bloc donné quelconque, chaque élément du bloc est associé à un mot de donnée respectif et est identifié avec une mémoire de page différente respective et son numéro de page. Chaque mot de données est mis en mémoire dans celle des mémoires de page qui correspond au numéro de page auquel l'é- lément de mémoire mettant en mémoire le mot de données est as- socié de telle sorte que,tant pour les blocs de colonne que pour les blocs de rangée, chaque mot de données est mis en mé- moire dans une page différente respective, pour permettre le- dit accès en parallèle par blocs aussi bien le long des ran- gées que des colonnes de l'organisation-de mémoire. Selon un autre aspect général de l'invention, les buts ci-dessus sont atteints grâce à la réalisation d'un appareil pour mettre en mémoire et lire des mots de données, dont cha- cun correspond à l'un des pixels d'un tableau bidimensionnel de rangées et colonnes d'information d'image, en blocs de rangée et de colonne parallèles, chaque bloc comportant une série dex mots de données. Un tel appareil comprend une sé- rie de x mémoires de page, dont chacune met en mémoire une fraction semblable de l'ensemble des mots de données, et qui définit un tableau de colonnes et rangées de page d'emplace- ments de mémoire de mots de données. L'appareil comporte éga- lement des moyens pour accepter de manière répétitive les mots de données entrants qui forment les blocs de colonne successifs et pour mettre en mémoire simultanément tour à tour pour chacun des blocs de colonne, chaque mot de données 2494022: du bloc de colonne dans une page différente. L'appareil com- porte, en outre, des moyens pour extraire de manière répéti- tive des mémoires de page,desmots de données qui forment les blocs de rangée successifs,ces moyens extrayant les mots d'un bloc de rangée simultanément, et chaque mot d'un bloc prove- nant d'une page différente respective. De cette manière, un tableau bidimensionnel de pixels qui est entré sous forme de colonne est mis simultanément en mémoire en parallèle sous la forme de blocs de donnée chaque mot du bloc étant écrit dans une mémoire de page différente. La lecture peut être effec- tuée par rangées et, également, en blocs de rangée dont les mots sont lus simultanément. Suivant encore un autre aspect général de la présente in- vention, les buts ci-dessus sont atteints au moyen d'un procé- dé pour mettre en mémoire et extraire des mots de données, dont chacun correspond à un pixel d'un tableau bidimensionnel de rangées et colonnes d'une information d'image et qui sont ac- quis en rayons successifs dont chacun corespond à l'une des colonnes de l'image. Ce procédé comporte les étapes qui con- sistent à utiliser une série de x mémoires de page pour mettre en mémoire dans chacune d'elles une fraction semblable de la totalité des mots de données dans un tableau de colonnes et rangées de page d'emplacements de mémoire de mots de données. Le procédé comporte en outre les étapes qui consistent à re- cevoir de manière répétitive les mots de données entrants en blocs successifs composés d'une série de x mots de données de l'une des colonnes d'image et à mettre en mémoire les mots de données de chacun de ces blocs simultanément dans une page différente. Cette étape comporte l'étape qui consiste à déter- miner le numéro de page du premier pixel d'un rayon entrant, à soustraire le numéro du rayon ou colonne de x, modulo x, puis à déterminer les numéros de page des pixels entrants suivants du rayon par incrémentations répétitives à l'inté- rieur de l'intervalle 0, 1, 2,....(x-1) à partir de ce premier numéro de page de pixel de rayon et à entrer les mots de données de pixel dans les mémoires de page corres- pondant à de tels numéros de page. Le procédé comporte éga- lement les étapes qui consistent à extraire de manière répé- titive des rangées successives de mots de données des mémoires de page en blocs simultanés d'une série de x mots de données pour constituer des rangées de l'information d'image, cette étape comportant l'étape qui consiste à engendrer les numéros de page indicatifs des pages contenant les mots de données des blocs de rangée en effectuant des incrémentations répétitives sur l'intervalle O,(x-1),(x-2),... 1, le premier numéro de page de cet intervalle étant donné par le numéro de rangée. De cette manière, un tableau bidimensionnel de pixels qui est entré ou acquis en colonnes est mis en mémoire en blocs simultanés dont chaque mot est placé dans une mémoire de page différente ce qui permet l'entrée des données dans les mémoires de page en une fraction du temps qui serait sinon nécessaire, réduisant ainsi la demande de fréquence d'accès à la mémoire. Le procédé permet la lecture par rangées, par blocs de rangée parallèles simultanés, ce qui permet d'effec- tuer une conversion de balayage pour fournir une sortie à lignes horizontales compatible avec les sous-systèmes d'af- fichage vidéo courants et ce qui permet également à une telle sortie d'être effectuée à des fréquences bien supérieures à celles qui seraient autrement possibles. On comprendra mieux l'invention à la lecture de la des- cription détaillée qui va suivre et à l'examen des dessins annexés dans lesquels: la Fig. 1 représente, sous une forme schématique, une organisation de mémoire typique de la technique antérieure compotant des rangées et colonnes de pixels, et plus parti- culièrement un tableau de512 rangées sur 512 colonnes de tels pixels, le numéro indiqué à chaque emplacement de pixel indi- quant celle des huit pages de mémoire qui doit être associée à ce pixel; la Fig. 2 représente, sous une forme schématique, un ima- geur à ultrasons et plus particulièrement les éléments carac- téristiques de conversion de balayage et de mémoire de sto- ckage d'image de cet appareil; - la Fig. 3 représente le balayage sectoriel en évantail produit par les moyens transducteurs de l'appareil de la Fig. 2, cette figure montrant les rayons radiaux, les lignes de trame et les pixels qui constituent un tel balayage; la Fig. 4 représente le principe d'organisation de mé- moire préféré de l'invention pour recevoir l'image formée par le balayage sectoriel de la Fig. 3 et qui projette ou ap- plique chacun des pixels correspondants dans l'une des huit pages de la mémoire; les Fig. 5, 6 et 7 représentent des variantes d'organisa- tion de mémoire semblables à celle de la Fig. 4 mais qui ont un ordre différent d'application des pixels dans les pages de mémoire; la Fig. 8 est un schéma de circuit qui représente de ma- nière plus détaillée une partie du système de la Fig. 2, qui sert à la répartition initiale des pixels de données d'image entrants dans la mémoire entre les différentes mémoires de page et en blocs de pixels pour permettre un accès en paral- lèle, en conformité avec l'organisation de la mémoire d'image représentée sur la Fig. 4; la Fig. 9 est un schéma de circuit qui représente de ma- nière plus détaillée comment certains signaux d'entrée du sys- tème de la Fig. 2 sont utilisés pour déterminer l'emplacement exact de chaque pixel dans les mémoires de page à la fois pour les opérations d'entrée et pour les opérations de sortie; la Fig. 10 est un schéma qui représente l'application des pixels de l'organisation de mémoire d'image principale à leurs emplacements correspondants dans les différentes mé- moires de page; la Fig. 11 est un diagramme qui montre la correspondance entre les éléments de la première mémoire de page et les élé- ments de l'organisation de mémoire d'image globale; et la Fig. 12 est un schéma de circuit qui montre de ma- nière plus détaillée la partie du système de la Fig. 2 qui sert à distribuer les pixels pendant la lecture pour per- lettre un accès en parallèle, et dans un ordre approprié pour l'affichage, en conformité avec l'organisation d'image re- présentée sur la Fig. 4. La Fig. 2 représente sous une forme schématique simpli- fiée un imageur à ultrasons selon un mode de réalisation prin- cipal de l'invention, cette figure montrant le système conver- tisseur de balayage et la mémoire de stockage d'image d'une manière un peu plus détaillée. Les moyens transducteurs 10 fournissent au reste de l'appareil imageur un signal d'ampli- tude analogique représentatif des données d'image d'écho ren- voyées au transducteur par exemple par un organe interne d'un patient examiné. Les moyens 10 comprennent un transducteur qui peut être, par exemple, un unique élément qui est déplacé mécaniquement suivant un mouvement de balayage ou scannage ou, de préférence, un tableau à éléments en phase balayé électro- niquement qui explore un secteur en forme d'évantail composé de plusieurs centaines de lignes de rayonnement séparables comme représenté schématiquement sur la Fig. 3. Les moyens transducteurs 10 fournissent séquentiellement à un convertis- seur d'analogique en numérique A/N 12 des signaux d'amplitude d'écho représentatifs de chacune des lignes de cette multipli- cité de lignes de rayonnement, au nombre de 256 dans le cas du présent système. Le convertisseur 12 applique ses signaux à un multiplexeur d'entrée 14 et les signaux d'amplitude d'écho sont transformés de ce fait en mots numériques dont chacun représente un pixel d'information d'image conformément au format en évantail représenté sur la Fig. 3. Les 256 lignes de rayonnement sont corrélées avec 256 colonnes de mémoire d'image, tandis que les rayons sont considérés comme étant superposés à un ensemble classique de lignes de trame vidéo horizontales (à cette différence près que seules les 512 pre- mières lignes de l'ensemble complet de 525 lignes de trame du standard habituel sont utilisées). Les pixels de l'infor- mation d'image sont considérés comme étant définis par l'in- tersection de chaque ligne de rayonnement avec une ligne de trame (ces intersections ont été représentées par des points sur la Fig. 3). Ainsi, les pixels ne sont pas régulièrement répartis, mais tombent à l'intérieur de l'arc de balayage sectoriel (ici de 840) et tendent à être plus concentrés au voisinage du sommet du secteur. Cette configuration effective en forme d'évantail des pixels est, cependant, "gauchie"ou déformée au cours de la mise en mémoire pour la conversion de balayage étant donné que les colonnes de la mémoire sont iden- tifiées avec les rayons obliques. Ce format déformé ne réduit pas par luimême la demande d'accès à la mémoire sauf du fait que l'accès d'entrée est limité au seul accès le long des co- lonnes individuelles de l'organisation de mémoire d'image. Cependant, ceci constitue une première étape en vue de rendre possible une nouvelle organisation de la mémoire qui permet un accès en parallèle à la fois pour les opérations d'entrée et pour les opérations de sortie, comme on l'expliquera ci- dessous. Le multiplexeur d'entrée 14 dirige chacun des mots de don- nées entrant provenant du convertisseur 12 tour à tour sur l'une de huit sorties, de zéro à sept, suivant une configura- tion circulaire dans le sens des aiguilles d'une montre. Dans le cas du premier rayon de la Fig. 3 le premier mot de don- nées qui lui correspond est transmis à la première sortie zéro. Chaque sortie transmet le mot de données correspondant à un élément correspondant d'une mémoire tampon 15 à huit éléments. Chaque élément de zéro à sept de la mémoire tampon est raccordé directement à l'une des huit mémoires de page, désignées zéro à sept, respective correspondante par l'une des huit entrées de données de mémoire de page respective Od... 7d. Une fois que la mémoire tampon 15 a été complète- ment chargée,le contenu complet de mots de données,dont cha- cun correspond à un pixel d'information d'image, de ses huit éléments est chargé simultanément sous forme d'un bloc com- plet dans les mémoires de page zéro à sept respectivement correspondantes. Ainsi, le premier mot du premier rayon est entré dans la mémoire de page 0, et les mots suivants du pre- * mier bloc de mots à huit éléments sont chargés dans les pages restantes, en ordre séquentiel. Cette opération est effectuée de manière répétitive pour chaque bloc entrant de huit mots de données, jusqu'à ce que le premier rayon ait été mis en mémoire dans la mémoire de pages. Pour les rayons suivants, le mécanisme est semblable, à cette différence près que le premier élément des rayons sui- vants n'est pas nécessairement chargé dans la mémoire de page zéro. Au lieu de cela, le multiplexeur 14 est remis à zéro lors de l'arrivée de chaque nouveau rayon qui doit être en- tré, conformément au principe d'organisation de mémoire d'i- mage représenté sur la Fig. 4, par des moyens que l'on décri- ra ci-dessous. Comme dans les systèmes antérieurs, chaque élé- ment de l'organisation de mémoire d'image correspond à un pixel d'une grille ou matrice de pixels d'information d'image comportant 256 colonnes et 512 rangées, comme montré sur la Fig. 3. Chaque colonne correspond à l'une des lignes de rayon- nement radiales d'information provenant des moyens transduc- teurs 10. Les rangées correspondent aux lignes de trame d'un affichage vidéo classique et les pixels sont définis par l'intersection des lignes de trame et des rayons. Le numéro indiqué à chaque emplacement d'élément de la matrice d'image ou organisation de mémoire est le numéro d'acheminement ou d'application ou projection qui identifie celles des huit mémoires depage,zéro à sept,à laquelle le pixel correspon- dant à l'emplacement d'élément est attribué. Etant donné que les pixels.de la matrice d'image doivent être mis en mé- moire dans huit pages de mémoire, les numéros d'application vont de zéro à sept, comme représenté sur la Fig-. 2. Il est également possible d'effectuer la mise en mémoire dans un nombre de pages différent de huit, le nombre huit étant choi- si dans le présent cas par commodité et du fait que la divi- sibilité facile des nombres totaux à la fois des rangées et des colonnes. Comme on peut le voir sur la Fig. 4, les numéros d'appli- cation des mémoires de page pour chaque colonne ou rayon ef- fectuent un cycle d'accroissementssuccessifs à l'intérieur de l'intervalle de zéro à sept puis recommencent, par blocs de huit éléments, jusqu'à la fin de cette colonne. Cependant, les numéros d'application commencent à un numéro différent au début de chaque nouvelle colonne ou rayon. Plus précisé- ment, la première colonne (colonne O) commence à zéro et est composée d'une série de blocs (64) d'éléments, chaque bloc allant de zéro à sept. La seconde colonne (colonne 1) com- mence par le numéro d'application sept et est composée d'une série de blocs (64) de huit éléments chacun, chaque bloc bou- clant le cycle 7, 0, 1, 2, 3, 4, 5 et 6. La troisième colonne (colonne 2) commence à 6, et est composée d'une série de blocs (64) d'éléments, chaque bloc bouclant le cycle 6, 7, 0, 1, 2, 3, 4 et 5. D'une manière générale, ainsi, selon le principe d'organisation de la mémoire de la Fig. 4,les numéros d'appli- cation des colonnes effectuent des cycles d'incrémentations suc- cessives à l'intérieur d'un intervalle 0, 1, 2., (x-1), x étant le nombre des pages qui constituent l'organisation de mémoire. Les rangées de l'organisation de mémoire sont également composées de blocs de huit éléments. Cependant, l'ordre des numéros d'acheminement dans les mémoires de page est inversé, les numéros effectuant des cycles de décrémentations succes- sives à l'intérieur de l'intervalle sept à zéro. Cependant, chaque rangée commence par un numéro différent à l'intérieur de cet intervalle. Par exemple, la première rangée, (rangée 0) commence par le numéro d'application zéro et est composée d'une série de blocs (32) de huit éléments chacun, chaque bloc bouclant le cycle 0, 7, 6, 5, 4, 3, 2 et 1. La seconde rangée (rangée 1) commence par le numéro d'application 1, et est composée d'une série de blocs (32) de huit éléments chacun, chaque bloc bouclant le cycle 1, 0, 7, 6, 5, 4, 3 et 2. Ainsi, d'une manière générale, dans le système de mémoire de la Fig. 4, les numéros d'application des rangées bouclent des cycles de décrémentations àl'intérieur de l'intervalle 0, (x-1), (x-2)....1, x étant le nombre des pages qui cons- tituent l'agencement de mémoire. On peut voir en considérant le graphique de la Fig. 4 qui représente les numéros d'application des pages de mé- moire pour l'organisation de mémoire,qu'une caractéristique fondamentale du plan de mémoire est que les mots de données ou pixels correspondants associés aux mémoires de page indi- viduelles se trouvent situés sur des diagonales de l'organi- sation de mémoire. Une autre caractéristique fondamentale est également le fait que le nombre d'éléments du bloc est le même pour les rangées que pour les colonnes et qu'à l'intérieur d'un bloc quelconque chaque élément ou pixel correspondant est attribué à une page différente respective. Ceci a la consé- quence immédiate de permettre les accès à la mémoire en paral- lèle non seulement pour les opérations de sortie mais égale- ment pour les opérations d'entrée; ou l'accès en parallèle non seulement le long des rangées mais également le long des co- lonnes. Un tel accès en parallèle dans le cas du présent mode de réalisation peut être effectué par blocs de huit éléments étant donné que chaque pixel d'un bloc quelconque appartient à une mémoire de page séparée, qui peut être accédée en paral- lèle avec les pages restantes. Ainsi, par exemple, les 256 pixels correspondant à une rangée complète de l'organisation de mémoire ou une ligne de trame complète d'un balayage sec- toriel, sont accessibles en 32 accès de pages en parallèle, chacun lisant huit pixels simultanément. De la même manière, les 512 pixels correspondant à une ligne de rayonnement com- plète de balayage sectoriel peuvent être accédés avec seule- ment 64 accès de pages en parallèle chacun comportant huit pixels simultanés. Naturellement, les nombres d'accès requis, les dimensions des blocs et le nombre des pages nécessaires peuvent être modifiés pour répondre aux besoins d'applica- tions particulières. D'autres variantes de l'organisation de mémoire du type représenté sur la Fig. 4 sont également possibles, comme re- présenté sur les Fig. 5, 6 et 7. Sur la Fig. 5, par exemple, les éléments tant des colonnes que des rangées sont numérotés consécutivement dans le sens direct et non seulement les co- lonnes comme dans l'exemple de la Fig. 4. De même, le Premier élément à la fois de la première colonne et de la première rangée est zéro comme dans la Fig. 4. Sur la Fig. 6, les co- lonnes de même que les rangées sont numérotées consécutive- ment en sens inverse, le premier élément de la première ran- gée et de la première colonne étant 7. La Fig. 7 est sem- blable à la Fig. 6, sauf que le premier élément est à nouveau 0. On notera que toutes ces variantes utilisent un bloc de base de huit éléments. Naturellement, des agencements com- portant des nombres plus grands ou plus petits d'éléments à l'intérieur d'un bloc sont possibles, les nombres d'éléments les plus facilement utilisables allant de quatre àdouze. Quoi- qu'il en soit,cependant, les caractéristiques fondamentales ci-dessus de l'organisation de mémoire doivent être établies si un accès en parallèle à la fois des rangées et des co- lonnes doit être possible - des numéros d'acheminement communs doivent se trouver sur des diagonales; et/ou les blocs de co- lonne etde rangée doivent contenir les mêmes nombres d'élé- ments et chaque élément à l'intérieur d'un bloc donné doit être attribué à une page de mémoire différente. On doit noter également qu'habituellement ceci signifie que certains des blocs de rangées et de colonnes sont couplés de façon à avoir au moins un numéro d'attribution en commun. En se référant à nouveau à la Fig. 2, on comprendra main- tenant que le système représenté réalise et engendre l'organi- sation de mémoire ou matrice de mémoire d'image de la Fig. 4, cette Fig. 2 montrant comment les pixels entrants de chaque rayon successif du balayage sectoriel sont répartis dans les mémoires de page conformément à l'organisation de la Fig. 4. Pendant les opérations d'entrée,le multiplexeur d'entrée 14, grâce à son déplacement cyclique dans le sens des aiguilles d'une montre,de la sortie 'zéro à la sortie sept, engendre les adresses de-page pour un rayon ou colonne entier entrant d'organisation de mémoire. Le système effectue cette opéra- tion simplement par incrémentations successives d'une unité sur son intervalle de zéro à sept, de manière répétitive, une pour chacun des 512 pixels d'une colonne ou rangée d'image une fois qu'il a été réglé au numéro de commencement correct pour le premier pixel du rayon en cause. La détermination de ce premier numéro de page (en accord avec celui indiqué par l'organisation de mémoire de la Fig. 4) et l'effet de ce dé- placement cyclique dans le sens des aiguilles d'une montre sont en pratique produits par le circuit logique simple de la Fig. 8 (qui représente seulement un mode de réalisation possible du principe). Les moyens transducteurs 10 four- nissent au circuit de la Fig. 8, par l'intermédiaire de moyens classiques, l'information de numéro de zéro à 256, pour chaque rayon d'entrée.Comme mentionné ci-dessus, chaque rayon d'en- trée est associé à l'une des colonnes de l'organisation de mémoire d'image et ainsi ce numéro de rayon est le numéro de la colonne de l'image. Cette logique dépiste ainsi simplement le numéro du rayon qui est entré, ou numéro de colonne, de la colonne de l'organisation de mémoire d'image correspondante et soustrait ce numéro de 8, modulo 8, (cela dans le cas o l'in- tervalle d'incrémentationspermLsn'est que de zéro à sept). En termes plus précis, la position de départ du multiplexeur 14 pour le premier échantillon ou élément du rayon entrant est obtenue en soustrayant les trois bits les moins significatifs (MBS) du numéro de colonne/rangée de 8, modulo 8. (On admet que l'adresse de colonne est spécifiée par un mot de données de 8 bits). Ainsi, par exemple, la colonne ou rayon d'image 5 a un premier numéro d'acheminement de page associé à son jpre- mier élément de (8-5) ou 3. La colonne d'image 1 a un premier numéro d'acheminement de page de (8-1), ou 7. La Fig. 8 représente le convertisseur d'analogique en numérique 12 et la mémoire tampon d'entrée 15 de la Fig. 2 de manière plus détaillée, ainsi que le multiplexeur d'entrée 14 et montre également le circuit logique servant à la déter- mination du numéro de première page d'un rayon entrant.On voit maintenant que chaque élément 0-7 de la mémoire tampon 15 a une entrée d'échantillonnage raccordée à l'une des sorties respectives 0-7 d'un sélecteur 18. Cependant, on notera que, bien que la page 0 soit ainsi connectée à la sortie O du sélec- teur 18,les sorties restantes sont connectées aux pages en ordre inverse. Ainsi, la sortie 1 du sélecteur est connectée à la page 7, la sortie 2 à la page 6, la sortie 3 à la page et ainsi de suite en ordre croissant des sorties et en ordre décroissant des pages, jusqu'à la sortie 7 connectée à la page 1. Le signal d'entrée du sélecteur 18 est un signal à trois bits qui porte un code binaire indiquant l'un des nombres 0-7. La fonction du sélecteur est simplement de décoder ce signal de trois bits. Le sélecteur 18 reçoit ce signal de la sortie d'un compteur régressif 19 à trois bits qui, à son tour, re- çoit des moyens transducteurs 10 les trois bits les moins si- gnificatifs (BMS) du numéro de colonne d'image ou numéro de rayon accompagnant chaque nouvelle entrée de rayon. Le convertisseur 12 d'analogique en numérique et le comp- teur régressif 19 sont tous deux commandés par une horloge de données d'entrée de la manière classique de sorte que le con- vertisseur est convenablement incrémenté pour convertir en nu- métique le signal d'entrée analogique et que le compteur est convenablement décrémenté à chaque pixel entrant successif. Cependant, le compteur régressif 19 comporte une autre entrée dite "de chargement" qui reçoit des moyens transducteurs 10 un signal qui indique l'arrivée d'un nouveau rayon ou nouvelle colonne. Les trois bits BMS du numéro de colonne d'image ap- pliquéssur l'entrée principale "ABC" du compteur régressif 19 sont alors directement transmis au sélecteur 18 qui les dé- code et rend actif l'élément approprié de la mémoire tampon. Au commencementde l'application des signaux d'horloge pour ce rayon, le compteur régressif commence la décrémentation à par- tir de ce numéro de page ainsi entré en premier lieu, de ma- nière répétitive sur l'intervalle des sorties 0-7. Par exemple, le circuit détermine le premier pixel du premier rayon d'image (colonne 0) à savoir le "premier numéro d'acheminement de page" de la colonne 0, de la manière sui- vante. Le premier pixel arrive au moment o un signal de dé- but de colonne est appliqué au sélecteur. Ensuite, en ré- ponse au signal de début de colonne, le compteur régressif 19 se remet à "0", les trois bits BMS du numéro de colonne d'i- mage "0" appliqués à l'entrée principale du compteur régres- sif 19 sont directement transmis au sélecteur 18 par le comp- teur régressif, décodés comme étant un "0" et l'élément 0 de la mémoire tampon 15 est rendu actif par la sortie 0 du sélec- teur,ce qui assure la mise en mémoire du premier pixel du rayon 0 dans la mémoire de page zéro comme requis par l'orga- nisation de la mémoire. Pour le pixel suivant, l'application de signaux d'horloge commence et le compteur régressif 19 avance à (1, 1, 1) que le sélecteur 18 décode comme un sept. Cette sortie 7,cependant,est connectée à l'élément 1 de la mémoire tampon qu'elle active, ce qui assure la mise en mé- moire du pixel suivant du rayon zéro dans la mémoire de page 1 qui est la mémoire correcte prévue par l'organisation de mémoire d'image des Fig. 4 et 9. De cette manière, le circuit effectue la soustraction appropriée pour trouver le premier numéro d'acheminement de chaque colonne puis fonctionne cy- cliquement automatiquement pour engendrer les numéros d'ache- minement de page restants pour chaque pixel suivant de chaque colonne. On a vu ci-dessus qu'à la suite de l'entrée d'un bloc de mots de données dans la mémoire tampon 15 par le multiplexeur 14, les mots étaient directement transmis aux entrées de don- nées Od-7d des pages correspondant aux huit éléments respec- tifs de la mémoire tampon et correspondant au numéro d'ache- minement pour chaque mot de données. Cependant, les données qui sont ainsi transmises à la mémoire de pages doivent être écrites dans les mémoires à des adresses particulières de ces dernières. Par conséquent, le circuit d'adressage de page de la Fig. 9 assure le calcul des adresses exactes de colonne et de rangée de la mémoire de pages pour chaque entrée de don- nées et transmet ces adresses aux entrées d'adresse appro- priées Oa-7a de la mémoire, comme représenté sur les Fig. 2 et 9. Ce circuit fonctionne pour distribuer les pixels de la mémoire d'image aux mémoires de page conformément à l'agence- ment représenté sur la Fig. 10. L'organisation des mémoires de page doit être distinguée de l'organisation de la mémoire d'image étant donné que chaque mémoire de page est également organisée en rangées et colonnes. Par conséquent, on utilise- ra les expressions "rangées de page" et "colonnes de page" pour les différencier des rangées et colonnes de l'organisa- tion de mémoire d'image. Etant donné que l'ordre des pages à l'intérieur d'un bloc de huit pixels de la mémoired'image change en fonction des différentes rangées de mémoire ou co- lonnes de mémoire, comme on l'a vu, l'accès des données pour chacune des pages de mémoire est normalement compliqué selon l'organisation de mémoire d'image particulière utilisée. Cet accès peut être encore rendu plus compliqué du fait de l'or- 1 9 ganisation particulière des mémoires de page qui est utilisée. Cependant, plusieurs organisations des mémoires de page rela- tivement simples sont utilisables dont l'une est utilisée dans le présent mode de réalisation et a été représentée sur la Fig. 10. On peut voir sur la Fig. 10 que chaque page est orga- nisée en 32 colonnes et 512 rangées. Les éléments correspon- dants de chaque colonne de page serpentent ainsi à travers l'ensemble de la matrice de l'organisation de mémoire d'image, en zig-zag, comme on peut le voir sur la Fig. 11. On notera que chaque page contient 32 colonnes de page, une pour chaque huitième des colonnes d'imageet ainsi les adresses de colonne de page pour les données d'entrée ne changent qu'une fois pour chaque groupe de huit rayons (pour les colonnes d'image). Par exemple, pour les huit premiers rayons, toutes les données d'entrée seront enregistrées dans les premières colonnes de page. Pour les huit rayons suivants toutes les données d'entrée seront entrées dans les secondes colonnes de page et,de mêmepour chaque multiple de huit rayons. Par conséquent, l'adresse de colonne de page pour un pixel de données d'entrée donné quelconque est obtenue sim- plement en décodant les cinq bits les plus significatifs (BPS) du numéro de rayon/adresse de colonne de mémoire. Ce code n'est incrémenté qu'une fois sur huit colonnes ou rayons d'i- mage pour déterminer la position de colonne de l'adresse de page, comme décrit ci-dessus. En ce qui concerne l'adresse de rangée de page, pour chaque pixel de données entrant dans un bloc de colonne d'i- mage, le numéro de rayon/numéro de colonne de mémoire d'image (les trois bits BMS) du pixel sont ajoutés au numéro de page (modulo 8) associé au pixel entrant dans la matrice de l'orga- nisation de mémoire d'image et le résultat est utilisé pour former les trois bits MBS de l'adresse de rangée de mémoire de page en cause. Par exemple, les parties de page à hachures orientées de droite à gauche sur la Fig. 10 montrent o les pixels du premier bloc de colonne du rayon entrant ou de l'organisation de mémoire d'image sont mis en mémoire dans chacune des huit mémoires de page. Ainsi, par exemple, pour 2494022; calculer l'adresse de rangée de page pour les pixels du pre- mier bloc du rayon zéro entrant, l'adresse de rangée de page du premier pixel est donnée par (zéro + 0 modulo 8), ou ran- gée de page zéro. Pour le second pixel du premier bloc, l'a- dresse de rangée est (zéro + 1) ou rangée de page 1,(Naturel- lement, c'est la rangée de page 1 de la page 1, la page elle- même étant connue au moyen du numéro d'application de l'orga- nisation générale de la mémoire correspondant au pixel en cause et qui est engendré pour chaque pixel entrant par le circuit de la Fig. 8 décrit ci-dessus).Pour le troisième pixel, l'adresse de rangée est (zéro + 2) ou rangée 2 (de la page 2). Les pixels suivants 3, 4, 5, 6 et 7 du premier bloc du premier rayon sont de même écrits dans les rangées 3, 4, 5, 6 et 7 respectivement des mémoires de page 3, 4, 5, 6 et 7, comme re- présenté sur la Fig. 10. Comme précédemment mentionné, étant donné que tous ces pixels proviennent du premier rayon, l'a- dresse de colonne de page est la colonne 0 pour tous. Etant donné que les mots de données correspondant à ces pixels sont appliqués simultanément aux entrées de données des mémoires de page respectives auxquelles ils sont attribués,par la mé- moire tampon 15, les pixels sont alors écrits dans les mé- moires de page en utilisant ces adresses calculées de la ma- nière ci-dessus indiquée au moyen du circuit de calcul d'a- dresse représenté sur la Fig. 9. La projection ou calcul des adresses de rangée et de co- lonne de page pour les pixels entrants non représentés sur la Fig. 10 est effectuée suivant les mêmes principes. Par exemple pour le premier bloc du rayon 3, les adresses de rangée de page seront: pour le premier pixel du bloc (3 + 5 modulo 8), ou zéro; pour le second pixel du bloc (3 + 6 modulo 8), ou un; pour le troisième pixel (3 + 7- modulo 8), ou rangée de page deux (de la page 7); pour le quatrième pixel (3 + 0) ou rangée de page trois (de la page 0). Pour les blocs d'un rayon ou colonne quelconque après le premier, le calcul uti- lise également le numéro des blocs et ajoute un multiple de huit à chaque bloc suivant pour produire l'adresse de rangée de page effective. Par exemple, pour le premier pixel du se- cond bloc du rayon zéro (rangée 8 de la mémoire d'image), l'adresse de rangée de page est (zéro + zéro) plus 8, ou rangée de page 8. L'incrément pour les blocs après le premier est en fait obtenu en décodant les 6 bits les plus significa- tifs de l'adresse de rangée d'image qui sont incrémentés d'une unité pour chaque bloc de colonne entrant de huit mots de données. En ce qui concerne l'adresse de colonne de page, tous les pixels ci-dessus mentionnés continuent d'être chargés dans la première colonne (colonne zéro) des pages respectives étant donné que tous les pixels qui sont entrés proviennent encore des huit premiers rayons de l'image. Le circuit de la Fig. 9 est utilisé pour exécuter le cal- cul effectif des adresses de page à la fois pour les opéra- tions d'entrée et pour les opérations de sortie et il fournit les signaux d'adresse aux entrées d'adresses Oa-7a de la Fig. 2. Ces entrées ont été représentées de manière plus détaillée sur la Fig. 9, les entrées d'adresse de rangée étant désignées RO... R8 pour recevoir les neuf bits du signal d'adresse de rangée tandis que les entrées d'adresse de colonne ont été dé- signées CO... C7 pour recevoir les huit bits du signal d'a- dresse de colonne. Ces entrées sont associées à des lignes correspondantes qui reçoivent les adresses de rangée et de colonne de la mémoire d'image pour chaque bloc de pixels ou de mots de données entrant conformément à la matrice d'image globale. Pour les opérations d'entrée, étant donné que le nu- méro de colonne d'image est également le numéro du rayon en- trant, les signaux d'adresse de colonne d'image pour les en- trées CO... C7 sont engendrés par des moyens classiques qui détectent l'entrée de chaque rayon et de ses pixels par le transducteur 10 et engendrent des adresses de colonne de huit bits en réponse à cette information. De même, ces moyens classiques suivent également l'entrée de chaque bloc de huit pixels/mots de données d'un rayon/colonne entrant et engen- drent en réponse à cette information 6 bits BPS d'adresse de rangée d'image.(Pour les opérations d'entrée, les bits BMS restants d'adresse de rangée ne sont pas nécessaires étant donné que les évènements qui sont détectés,qui sont les appa- 2494022- ritions d'un bloc de colonne ne se produisent qu'une fois tous les huit mots, c'est-à-dire une fois toutes les huit rangées d'image. Cependant, pour les opérations de sortie, que l'on décrira ci-dessous,les bits BMS d'adresse de rangée sont nécessaires,comme on le verra). Les lignes qui transportent les trois bits BMS d'adresse de rangée d'image pour chaque entrée de mot de données sont raccordées aux entrées A d'une série de multiplexeurs/sélec- teurs 0 à 7 (et les 3 bits les moins significatifs de l'a- dresse de colonne sont transmis aux entrées A d'une série d'additionneurs 1 à 7 pour les opérations d'entrée) chacun des multiplexeurs/sélecteurs et chacun des additionneurs étant associés à une mémoire de page correspondante. Tant les sélecteurs que les additionneurs ont une entrée A et une entrée B et une unique sortie. La sortie de chaque addition- neur est connectée à l'entrée B du sélecteur correspondant et la sortie du sélecteur fournit les trois bits les moins si- gnificatifs (BMS) de l'information d'adresse à la mémoire de page à laquelle le sélecteur est associé. Les sélecteurs/mul- tiplexeurs peuvent être placés dans le mode A ou dans le mode B. Dans le mode B, le signal de sortie de l'additionneur cor- respondant est transmis à la mémoire de page associée. Le mode B est choisi pour les opérations d'entrée. (Dans'le mode A par contre, que l'on décrira plus complètement ci-après, le signal appliqué à l'entrée A du sélecteur est transmis à la mémoire de page). A l'entrée B de chacun des additionneurs i à 7 est appliqué un signal binaire 1-7 respectif par un géné- rateur classique qui produit un signal continu. Un tel signal binaire indique pour chaque additionneur le même numéro que celui de la mémoire de page auquel l'additionneur est associé. Les entrées A des additionneurs reçoivent les trois bits BMS. de l'adresse de colonne d'image pour chaque pixel d'entrée. Pendant les opérations d'entrée, les additionneurs ajoutent le signal fixe indiquant le numéro de page de la mé- moire de page associée au numéro de colonne d'image, modulo 8, pour produire simultanément pour chacune des mémoires de page, l'adresse de rangée de page pour chacun des mots de données en- trant du bloc de colonne qui est alors chargé simultanément par la mémoire tampon d'entrée 15 dans les mémoires de page respectives décrites ci-dessus en se référant à la Fig. 8. La sortie d'adrsse de rangée de page de 3 bits de chaque ad- ditionneur est directement appliquée à l'entrée B du sélec- teur associé qui l'applique directement à la mémoire de page pour devenir les trois bits BMS de l'adresse de rangée de page pour le pixel entrant dans cette page. (Pour la mémoire de page 0, les lignes transportant les trois bits BMS de l'in- * formation de colonne d'image sont directement connectées à l'entrée B du sélecteur 0 correspondant). Naturellement, toutes les opérations cidessus sont effectuées en parallèle pour les huit pixels de chaque bloc entrant appliqués aux huit entrées de données Od-7d des mémoires de page par les élé- ments de la mémoire tampon 15. On notera également que les 6 bits les plus significa- tifs (BPS) du signal d'adresse de rangée d'image sont égale- ment appliqués directement aux mémoires de page. Etant donné que ce signal est incrémenté d'une unité tous les huit mots de données ou une fois à chaque bloc de colonne, l'adresse de rangée de page obtenue par son addition avec les adresses 1-7 et transmise par les sélecteurs 0-7 est transposée ou avancée par multiples de 8 rangées pour chaque nouveau bloc de colonne entrant, en conformité avec le plan de projection de la Fig. 10. Les adresses de colonne de page qui ne changent qu'une fois tous les huit rayons de données entrants sont simplement directement appliquées aux mémoires de page par les lignes qui portent les bits les plus significatifs (BPS)des colonnes de mémoire d'image, ces bits provoquant une incrémentation à l'achèvement du traitement de chaque groupe de huit rayons, comme exigé. Jusqu'à ce point, on a décrit en détail uniquement les opérations d'entrée et on a montré comment chacun des 256 rayons d'information d'image, chaque rayon contenant des cen- taines de pixels, est converti en des mots de données respec- tifs distribués à huit mémoires individuelles, par blocs de huit pixels à la fois, ce qui réduit d'une manière considé- rable les besoins en temps d'accès. Mais, en outre, l'organi- sation de mémoire d'image de la Fig. 4 rend possible l'obten- tion de réductions similaires des besoins en temps d'accès des opérations de sortie qui sont effectuées par blocs, en paral- lèle, ainsi que d'autres avantages relatifs à ces opérations de sortie. Si l'on admet que les pages de mémoire ont été complète- ment chargées d'une image complète d'information d'image con- formément à l'organisation de la Fig. 4, le problème est alors de retrouver et extraire les pixels, avec un accès en paral- lèle et d'une manière appropriée pour alimenter un sous-sys- tème d'affichage vidéo classique. Ceci est effectué, comme représenté schématiquement sur la Fig. 2, en extrayant les pixels en lignes successives correspondant aux rangées de l'or- ganisation de mémoire de la Fig. 4 (et correspondant également aux lignes de trame horizontales du balayage sectoriel de la Fig. 3) et en effectuant cette opération par blocs de huit pixels. A partir d'emplacements d'adresse de page déterminés de la manière que l'on décrira ci-après en se référant à la Fig. 9, chaque page de mémoire transmet en sortie en même temps que les autres pages un mot de données/pixel à l'un des éléments 0-7 d'une mémoire tampon de sortie 22 de-sorte qu'un bloc complet de pixels est simultanément appliqué à la mémoire tampon. L'ordre dans lequel chaque pixel/mot de données est transmis séquentiellement en sortie à un convertisseur 25 de numérique en analogique puis au sous-système d'affichage vidéo est déterminé par le circuit de sélection des pages de sortie de la Fig. 12 conformément à l'organisation générale de la mé- moire d'image représentée sur la Fig. 4. D'une manière géné- rale, un multiplexeur de sortie 23 engendre automatiquement l'ordre correct de lecture de chaque bloc de pixels dans la mémoire tampon 22 pour chaque bloc d'une rangée d'image qui doit être extrait, de la manière exigée par l'organisation de mémoire d'image représentée sur la Fig. 4,grâce à son fonc- tionnement cyclique en sens inverse des aiguilles d'une montre dans le sens allant de sa sortie 7 à sa sortie 1, une fois qu'il a été réglé au numéro de départ correct pour le premier pixel de la rangée qui doit être extraite. La détermination de ce premier numéro de page (en ac- cord avec celui donné par l'organisation de la mémoire d'i- mage pour la rangée en cause) et l'effet du "fonctionnement cyclique en sens inverse des aiguilles d'une montre" est en pratique effectué par le circuit logique simple de la Fig. 12 (qui n'est que l'un des agencements possibles pour satisfaire à ces conditions). Le circuit fonctionne en réponse à des moyens de commande classiques qui déclenchent la sortie de chacune des 512 rangées d'image au moyen d'un signal d'adresse de rangée respectif. Les trois bits les moins significatifs (BMS) de ce numéro d'adresse de la rangée qui doit être trans- mise en sortie représentent également le numéro de page pour le premier pixel de la rangée d'image qui est lue. La Fig. 12 montre d'une manière détaillée la manière suivant laquelle la lecture du contenu de la mémoire tampon de sortie est effectuée et elle représente également de manière détaillée le multi- plexeur de sortie 23. En plus d'une entrée d'impulsion d'échan- tillonnage et d'une sortie raccordée à un bus qui aboutit au convertisseur 25 de numérique en analogique (Fig. 2), chaque élément de la mémoire tampon comporte également une entrée de signal "d'activation de sortie". Une telle entrée de signal d'activation de sortie est connectée à la sortie 0 à 7 cor- respondante du sélecteur de sortie 28. Le sélecteur 28 décode simplement un signal d'entrée binaire de trois bits pour rendre active l'une de ses sorties 0-7. Le signal d'entrée bi- naire du sélecteur 28 est fourni, par la sortie d'un compteur régressif 30 à trois bits. Le compteur 30 comporte une entrée principale de trois bits qui indique le numéro de rangée de l'organisation de mémoire d'image, une entrée d'impulsions d'horloge et une entrée de "chargement" qui reçoit un signal indiquant la fin d'une rangée et le début de l'accès d'une nouvelle rangée. Ainsi, pour commencer l'accès pour la sortie, une impul- sion d'accès à une nouvelle rangée est appliquée à l'entrée de "chargement" du compteur 30 avant le début de l'applica- tion des signaux d'horloge pour la rangée qui doit être lue. Le signal appliqué à l'entrée de chargement du compteur 30 a pour effet de mettre le compteur 30 à l'un des huit nombres 0 à 7 qui correspond aux trois bits les moins significatifs du numéro de rangée de l'adresse de rangée de l'organisation d'image qui sont appliqués à l'entrée principale du compteur régressif. De tels signaux d'adresse de rangée (mot de données de 9 bits) représentatifs des512 numéros de rangée de l'orga- nisation d'image que l'on désire transmettre séquentiellement ou dans un autre ordre en sortie peuvent être engendrés par des moyens de commande classiques. Une fois que le numéro de rangée d'image a ainsi été chargé dans le compteur régressif , il est directement transmis au sélecteur 28 qui le décode et rend actif l'élément correct correspondant de la mémoire tampon pour transmettre en sortie le premier pixel de la ran- gée qui est lue. Les signaux d'horloge pour les pixels sui- vants de la rangée sont alors appliqués ce qui provoque la décrémentation du compteur d'une unité à chaque pixel qui est lu, régressivement à partir du premier numéro de page qui vient d'être déterminé pour les rangées. Le compteur régressif fonctionne cycliquement de manière répétitive sur l'intervalle des sorties 0 à 7 pour engendrer les numéros de page pour tous les pixels suivants de la rangée qui est lue, en diminuant d'une unité le numéro de page du précédent pixel (de 0, 1,... jusqu'à 7). Naturellement, la détermination des pages et des éléments cor- respondants de la mémoire tampon de sortie 22 dans lesquels sont chargés les pixels qui constituent la rangée qui doit être lue, comme expliqué ci-dessus, n'indique pas par elle- même o,dans chacune des mémoires de page, le pixel particu- lier en cause doit être trouvé. En d'autres termes, pour chaque pixel qui doit être lu, il faut non seulement que la page soit connue mais également que l'adresse du pixel dans la page soit connue de façon que le pixel correct provenant de chaque page soit transmis en sortie à l'élément corres- pondant 0-7 de la mémoire tampon de sortie 22 et ensuite, aux soussystèmes d'affichage de l'instrument. A ce stade, il est utile de considérer à nouveau la Fig. 10, qui montre - non seulement la manière suivant laquelle les pixels de l'i- mage sont chargés dans les mémoires de page mais également le procédé suivant lequel ils sont lus. Les emplacements munis de hachures orientées de gauche à droite sont les emplacements des pixels mis en mémoire du premier bloc de rangée de la mé- moire d'image qui est le premier qui doit être lu. Comme on peut le voir, tous les pixels du premier bloc de la rangée se trouvent dans la première colonne de page, au premier em- placement de la rangée. Le bloc suivant de la première ran- gée d'image est également accédé dans la première rangée de page mais la colonne est maintenant la seconde colonne, dans toutes les pages. Les blocs suivants de la première rangée d'image sont de même accédés dans les premières rangées de page mais,pour chaque bloc successif, la colonne de page est incrémentée d'une unité. Ainsi, on peut dire, d'une manière générale, que l'adresse de page pour les opérations de sortie est donnée comme suit: la rangée de page est la même que la rangée de mémoire d'image et la colonne de page avance d'une unité tous les huit pixels et est ainsi donnée par les 5 bits les plus significatifs (BPS) de l'adresse de la colonne d'i- mage. Le circuit qui exécute la détermination d'adresse de page ci-dessus décrite pour la sortie est celui de la Fig. 9 (qui, comme on l'a vu, exécute également la détermination des adresses de page pour les opérations d'entrée).C.ependant, pour les opérations de sortie, les sélecteurs-multiplexeurs 0-7 sont tous commutés au mode A de sorte que seuls les si- gnaux appliqués aux entrées A sont transmis aux mémoires de page. Comme on l'a vu précédemment,les trois lignes de l'en- trée A de chaque sélecteur sont respectivement connectées aux lignes RO, Rl et R2 qui transmettent les 3 bits BMS de l'adresse de rangée de mémoire d'image pour chaque mot de données ou pixel, entrés en provenance des moyens classiques précités qui servent à engendrer les signaux d'adresse de rangée d'image afin que les 512 lignes de trame/rangées d'i- mage puissent être transmises en sortie (ces moyens clas- siques fournissant également les 6 bits BMS restants des signaux d'adresse de rangée d'image aux lignes R3-R8 direc- tement connectées aux mémoiresde page). Ainsi, les multi- plexeurs-sélecteurs, dans ce mode, transmettent simplement directement et simultanément à chacune des pages les trois bits BMS de l'adresse de rangée de mémoire d'image qui sont appliqués aux entrées d'adresse de page RO-R2, tandis que les bits restants de l'adresse de rangée d'image arrivent aux pages directement par les lignes R3-R8. Ceci a pour effet que la rangée accédée dans la page est la même que la rangée de la matrice ou mémoire d'image de la manière requise pour les opérations de sortie. Comme on l'a vu précédemment, les 5 bits BPS de l'adresse de colonne d'image sont également direc- tement appliqués à l'entrée de chacune des pages simultanément sur les lignes C3-C7. Les trois bits BMS de l'adrssse de co- lonne d'image ne sont pas utilisés étant donné que les évène- ments qui doivent être détectés sont l'apparition de chaque bloc de rangée de la sortie qui est indiquée par les 5 bits BPS de l'adressse de colonne d'image. Par exemple, l'adresse- de colonne de page est, pour les huit premiers pixels, la colonne 0; ensuite elle est incrémentée d'une unité tous les huit pixels de sortie ou pour chaque bloc de rangée de sor- tie, de la manière requise. De cette manière, le-circuit de la Fig. 9 exécute la détermination des adresses de page pour les opérations de sortie. Comme on l'a vu en se référant à la Fig. 12, pour les opérations de sortie,les huit pixels d'un bloc sont à nou- veau tous accédés en parallèle en étant extraits simultané- ment de pages séparées. Etant donné que toutes les mémoires de page reçoivent simultanément l'adresse de rangée de page qui ne change pas pour toute la rangée qui est transmise en sortie et qui est la même pour toutes les pages et l'adresse de colonne de page qui est également la même pour toutes les pages et qui ne change d'une unité que tous les huit pixels, pour chaque bloc, le circuit de la Fig. 9, lorqu'il est dans le mode A, détermine simultanément les adresses de page pour les pixels du bloc, pour les huit pages. Ainsi,les huit pixels de chaque bloc sont chargés simultanément dans les éléments 0-7 de la mémoire tampon de sortie 22. De l'élément 0 à 7 de la mémoire de sortie 22, le circuit de la Fig. 12 fonctionne cycliquement de la manière ci-dessus décrite pour sortir les données de la mémoire tampon dans l'ordre correct, conformé- ment aux agencements de page de chaque rangée successive de l'organisation de mémoire d'image. Les signaux de sortie,qui sont maintenant séquentiels,de la mémoire tampon de sortie sont appliqués au convertisseur 25 de numérique en analogique qui transmet un signal de sortie,qui est maintenant sous une forme analogique,au sous-système d'affichage vidéo de l'ima- geur à ultrasons. Par conséquent, le système décrit ci-dessus permet un accès en parallèle de la mémoire avec une même facilité pour les opérations de sortie que pour les opérations d'entrée. Etant donné que les mots de données sont à la fois entrés dans la mémoire et sortis de la mémoire par blocs de huit, les besoins d'accès à la mémoire sont réduits à une fraction de ce qui serait sinon nécessaire en l'absence du système et de l'organisation de mémoire de la présente invention, ce qui permet l'emploi d'élémentsde mémoire moins rapides, meilleur marché. Cependantles performances sont accrues et le système ne rencontre aucune difficulté pour traiter la sortie en temps réelde moyens transducteurs à tableau d'éléments en phase même avec un traitement supplémentaire des signaux,par exemple,pour traiter les données entrantes avec des données déjà contenues dans la mémoire. En outre, le calcul des adresses d'une mémoire de page est considérablement simplifié et effectué à l'aide d'opérations arithmétiques relativement simples. REVENDICATIONS 1 - Un agencement de mémoire pour mettre en mémoire un tableau bidimensionnel de M colonnes et N rangées de données qui per- met un accès en parallèle à la fois de ces colonnes et de ces rangées, caractérisé en ce qu'il comporte une série de mé- moires de page qui constituent ledit agencement de mémoire, chaque page mettant en mémoire m colonnes et n rangées de mots de données, d'une manière telle que: m = X et n = N ou m = M et n = - formules dans lesquelles X est un nombre entier compris entre 4 et 12; chaque rangée N de l'agencement de mémoire étant or- ganisée en premiers blocs répétitifs tandis que chaque colonne M est organisée en seconds blocs répétitifs ou vice-versa, cha- cun des blocs ayant X éléments, certains des premier et second blocs étant couplés pour définir ledit agencement de mémoire; chaque élément d'un bloc étant associé à un mot de données respectif et étant identifié avec une mémoire de page diffé- rente respective et son numéro de page; les numéros de page pour chacun des premiers blocs allant par incréments succes- sif de 0, (X-1)(X-2)... à 1 et les numéros de page pour cha- cun des seconds blocs allant par incréments successifs de 0, 1,... à (X-1) ; chacun desdits mots de données d'un bloc étant de ce fait associé à une mémoire de page différente respective pour permettre l'accès en parallèle par blocs aussi bien des colonnes que des rangées. 2 - Agencement de mémoire selon la revendication 1, caracté- risé en ce que les premier et second blocs sont couplés pour définir au moins une diagonale de numéros d'acheminement de même dénomination à l'intérieur du tableau bidimensionnel de l'agencement de mémoire. 3 - Agencement de mémoire selon la revendication 1, caracté- risé en ce que: m = M et n = N; une colonne de chaque série de X colonnes de l'agencement de mémoire étant associée à chaque colonne de la mémoire de page; et chaque rangée de l'agencement de mémoire étant associée à chaque rangée-de la mémoire de page. 4 - Agencement de mémoire selon la revendication 3, caracté- risé en ce que l'adresse de rangée de page associée à chaque mot de données de l'agencement de mémoire correspond à la somme du numéro de colonne de l'agencement de mémoire pour ce mot de données et du numéro depage pour ce mot de données. - Agencement de mémoire selon la revendication 1, caracté- risé en ce que X = 8 et en ce que les seconds blocs sont des blocs de colonne dont les numéros de page s'accroissent incré- mentiellement sur l'intervalle des numéros constituant le groupe 0, 1, 2, 3, 4, 5, 6, 7. 6 - Agencement de mémoire selon la revendication 5, caracté- risé en ce que les seconds blocs sont des blocs de rangée dont les numéros de page s'accroissent incrémentiellement sur l'in- tervalle des numéros constituant le groupe 0, 7, 6, 5, 4, 3, 2, 1. 7 - Agencement de mémoire selon la revendication 5, caracté- risé en ce que les numéros de départ pour les premiers blocs de colonne de toutes les colonnes s'accroissent incrémentielle- ment sur l'intervalle des numéros constituant le groupe 0, 7, 6, 5, 4, 3, 2, 1. 8 - Agencement de mémoire selon la revendication 1, caracté- risé en ce que les numéros de page des seconds blocs s'ac- croissent incrémentiellement de 0, 1,... à (X-1) tandis que les numéros de page des premiers blocs s'accroissent incrémen- tiellement de 0, (X-1), (X-2),... à 1. 9 - Agencement de mémoire selon la revendication 8, caracté- risé en ce que X = 8. 10 - Agencement de mémoire selon la revendication 8, caracté- risé en ce que les numéros de départ pour les seconds blocs s'accroissent par incréments d'une unité pour chaque colonne successive, sur l'intervalle 0, (X-1), (X-2),... à 1, tandis que les numéros de départ pour les seconds blocs s'accroissent par incréments d'une unité pour chaque rangée successive sur l'intervalle 0, 1,... (X-1). 11 - Un agencement de mémoire pour mettre en mémoire un ta- bleau bidimensionnel de M colonnes et N rangées de mots de données et permettre l'accès en parallèle aussi bien des co- lonnes que des rangées, caractérisé en ce qu'il comporte: une série de pages de mémoire qui constituent ledit agencement de mémoire, chaque page mettant en mémoire m colonnes et n ran- gées de mots de données de telle sorte que: m =-M et n = N x ou m = M et n = formulesdansIesquellesX est un nombre entier supérieur à 1; chacune des rangées N et des colonnes M de l'agencement de mé- moire étant organisée en blocs répétitifs ayant X éléments, certains des blocs de rangée et de colonne étant couplés pour définir l'agencement de mémoire; à l'intérieur de l'un quel- conque des blocs, chaque élément d'un bloc étant associé à un mot de données respectif et étant identifié avec une mémoire de page différente respective et son numéro de page; de telle sorte que chaque mot de données d'un bloc, que ce soit suivant une rangée ou une colonne, est mis en mémoire dans une mémoire de page différente respective pour permettre ledit accès en parallèle par blocs des mémoires de page le long aussi bien des rangées que des colonnes de l'agencement de mémoire. 12 - Un agencement de mémoire pour mettre en mémoire un ta- bleau bidimensionnel de M colonnes et N rangéesdé mots de donnéeset permettre l'accès en parallèle aussi bien des co- lonnes que des rangées, caractérisé en ce qu'il comporte: une série de pages de mémoire qui constituent ledit agencement de mémoire, chaque page mettant en mémoire mcolonnes et n ran- gées de mots de données de telle sorte que: m = M et n = N ou m = M et n = - X formulesdanslesquellesX est un nombre entier supérieur à 1; chacune des rangées N et des colonnes M de l'agencement de-mé- moire étant organisée en blocs répétitifs de colonne et ran- gée, certains des blocs de rangée et de colonne ayant un élé- ment en commun et étant couplés par cet élément commun; chaque élément d'un bloc étant associé à un mot de données respectif et étant identifié avec une mémoire de page dif- férente respective et son numéro de page correspondant; les numéros de page communs associés aux mots de données de cet agencement de mémoire définissent des diagonales en travers du tableau bidimensionnel de tels mots, de telle sorte que chaque mot de données d'un bloc de rangée ou de colonne est mis en mémoire dans une mémoire de page différente respective permettant ainsi l'accès en parallèle par blocs des mémoires de page le long aussi bien des colonnes que des rangées de l'agencement de mémoire. 13 - Appareil de mémoire à accès en parallèle pour mettre en mémoire et retrouver des mots de données, chacun correspon- dant à un pixel d'un tableau de lignes d'information agencées en rangées et colonnes,en premiers ou seconds blocs qui com- prennent une série de X mots de données, les premiers blocs comprenant soit l'information d'image en rangées soit l'infor- mation d'image en colonnes, les seconds blocs comprenant l'autre information restante, cet appareil étant caractérisé en ce qu'il comporte une série de X mémoiresde page, chacune mettant en mémoire une même fraction du total de mots de don- nées et définissant un tableau de rangées et de colonnes de page d'emplacements de mémoire de mots de données; des moyens (14, 15) pour recevoir de manière répétitive des mots de données entrants qui constituent lespremiers blocs succes- sifs et pour mettre simultanément en mémoire, pour chacun des premiers blocs tour à tour, chaque mot de données des premiers blocs dans une mémoire de page différente; et des moyens (22, 23) pour extraire de manière répétitive des mémoires de page des mots de données qui constituent les seconds blocs succes- sifs, ces moyens extrayant les mots de données simultanément de tous les seconds blocs et chaque mot d'un bloc provenant d'une mémoire de page différente respective de telle sorte que les premiers blocs de mots de données correspondant aux pixels soit des rangées soit des colonnes d'information sont mis en mémoire simultanément et que les mots de données cons- tituant les seconds blocs sont extraits simultanément, ce qui permet l'accès en parallèle de cet appareil de mémoire à la fois en entrée et en sortie. 14 - Appareil selon la revendication 13, caractérisé en ce qu'il comporte, en outre, des moyens transducteurs à ultra- sons fournissant des lignes successives desdits pixels, ces lignes définissant un secteur bidimensionnel en forme d'évan- tail de l'information d'image, chacun despremiers blocs de mots de données correspondant aux mots de données d'une de ces lignes. - Appareil selon la revendication 13, caractérisé en ce que les premiers blocs de mots de données constituent l'in- formation d'image en colonnes tandis que les seconds blocs de mots de données constituent l'information d'image en rangées. 16 - Appareil selon la revendication 13, caractérisé en ce que chacune des mémoires de page définit une série d'emplace- ments de mots de données organisés en m rangées de page et n colonnes de page, ces rangées de page et colonnes de page étant liées aux rangées M et colonnes N de l'information par les relations: m = M et n = N dans lesquelles X est un nombre entier supérieur à 1. 17 - Appareil selon la revendication 13, caractérisé en ce que les moyens servant à recevoir de manière répétitive les mots de données entrants comprennent des moyens (10, 19) d'or- donnancement des données d'entrée pour soustraire le numéro de la ligne à laquelle appartiennent les mots de données d'en- trée de X, modulo X, afin de déterminer le numéro de-page du premier pixel de la ligne entrante, et des moyens de comptage (19) pour compter incrémentiellement de manière répétitive pour chaque pixel entrant après le premier pixel sur l'inter- valle O, 1, 2,... (X-1) à partir du numéro de page du premier pixel de la ligne entrante afin de déterminer les numéros de page des pixels suivants. 18 - Appareil selon la revendication 17, caractérisé en ce que les moyens servant à recevoir de manière répétitive les mots de données d'entrée comprennent également une mémoire tampon d'entrée (15) qui comporte une série de x éléments, chacun respectivement connecté à l'une des mémoires de page pour recevoir chaque mot de données respectif d'un bloc dans l'élément de mémoire tampon correspondant à la page détermi- née par les moyens d'ordonnancement des données et par les moyens de comptage, et pour charger simultanément les blocs complets dans les mémoires de page. 19 - Appareil selon la revendication 18, caractérisé en ce qu'il comporte des moyens (Fig. 9) pour déterminer une adresse de page exacte pour chaque mot de données entrant d'un bloc en même temps que ce bloc est mis en mémoire. 20 - Appareil selon la revendication 19, caractérisé en ce que les lignes entrantes constituent une information d'image en colonne et en ce que les moyens servant à déterminer la- dite adresse de page exacte comprennent des moyens pour addi- tionner le numéro de la colonne d'image à laquelle le mot entrant appartient et le numéro de la page dans laquelle le mot de données doit être mis en mémoire pour obtenir l'adresse de rangée de page pour ce mot entrant. 21 - Appareil selon la revendication 20, caractérisé en ce que les moyens servant à déterminer l'adresse de page exacte comprennent des moyens pour compter incrémentiellement à par- tir de la première des colonnes de page, une position de co- lonne de page toutes les huit colonnes d'information d'image entrante, afin de déterminer l'adresse de colonne de page pour ledit mot entrant. 22 - Appareil selon la revendication 17, caractérisé en ce que les moyens servant à extraire de manière répétitive les mots de données comprennent des moyens (23) d'ordonnancement des données de sortie pour compter incrémentiellement sur l'intervalle 0, (X-1), (X-2),..., 1, en commençant par le numéro de la ligne à laquelle appartiennent les données de sortie afin de déterminer la page d'o chaque pixel d'une ligne de données en sortie doit être extrait. 23 - Appareil selon la revendication 22, caractérisé en ce qu'il comporte des moyens (Fig. 9) pour déterminer une adresse de page exacte pour chaque mot de données sortant d'un bloc en même temps que ce bloc est extrait. 24 - Appareil selon la revendication 23, caractérisé en ce que les lignes de données sortantes constituent une informa- tion d'image en rangées et en ce que les moyens servant à dé- terminer l'adresse de page pour les données sortantes com- prennent des moyens pour identifier l'adresse de rangée d'i- mage et pour l'utiliser comme adresse de rangée de page. - Appareil selon la revendication 24, caractérisé en ce que les moyens de détermination comprennent des moyens pour compter incrémentiellement, à partir de la première des co- lonnes de page, une position de colonne de page pour chaque bloc successif d'information de rangée en sortie, afin de dé- terminer l'adresse de colonne de page pour les mots de don- nées sortantes. 26 - Système pour mettre en mémoire et lire un tableau bidi- mensionnel de pixels de M rangées sur N colonnes en blocs d'entrée comprenant une série de X pixels et pour permettre la sortie de ces pixels en blocs de sortie de X pixels, carac- térisé en ce qu'il comporte: des moyens (12) pour fournir des lignes de pixels à mettre en mémoire et pour associer chacune des lignes d'entrée séquentiellement à l'une des colonnes du tableau; une série de X mémoires de page qui ont chacune m rangées et n colonne et qui sont telles que: m = X et n = N ou m = M et n - formules dans lesquelles X est un nombre entier pair compris entre 4 et 12; des moyens pour mettre en mémoire chacun des pixels entrant dans l'une des mémoires de page, ces moyens comprenant un multiplexeur (14, 15) pour envoyer chacun des pixels d'un bloc de pixels entrant dans une mémoirede page différente suivant un ordre séquentiel, de manière répétitive pour la totalité de la ligne entrante; des moyens soustrac- teurs (18, 19) pour déterminer celle des X mémoires de page dans laquelle le premier pixel du premier bloc de la ligne entrante doit être envoyé, ces moyens comprenant des moyens pour soustraire du numéro de la colonne de tableau, le nombre X de pixels d'un bloc afin d'obtenir un nombre représentant ladite mémoire de page; et des moyens (Fig. 9) pour déterminer l'adresse de la page à laquelle chaque pixel est attribué, ces moyens comprenant des moyens pour produire un signal lors de l'arrivée de la dernière ligne d'entrée d'un groupe de huit lignes X, puis pour rendre active, en réponse à ce signal, une colonne suivante des mémoires de page pour y re- cevoir des pixels suivants, et des moyens pour déterminer l'adresse de rangée de page pour chaque pixel entrant, ces moyens comprenant des moyens pour additionner le numéro de page pour le pixel et le numéro de colonne ou de ligne du pixel afin d'obtenir un nombre qui représente l'adresse de rangée de page, de telle sorte que chaque pixel entrant d'un bloc d'entrée est envoyé dans une mémoire de page différente et qu'ainsi un accès en parallèle par blocs est assuré pour les opérations d'entrée. 27 - Appareil pour mettre en mémoire et lire des mots de don- nées dont chacun correspond à l'un des pixels d'un tableau bidimensionnel de rangées et colonnes d'information d'image, acquis en colonnes successives, cet appareil mettant en mé- moire et extrayant ces mots de données en blocs parallèles dont chacun comporte une série de X mots de données d'une rangée d'image ou d'une colonne d'image, cet appareil étant caractérisé en ce qu'il comporte: une série de X mémoires de page, dont chacune met en mémoire une même fraction du total de mots de données et définit un tableau de rangées et de co- lonnes de page d'emplacements de mémoire de données, des moyens pour recevoir de manière répétitive les mots de don- nées entrant des blocs de colonne et pour mettre en mémoire chaque mot de données d'un des blocs simultanément dans une page différente respective, ces moyens comprenant des moyens de calcul pour soustraire le numéro de la colonne/rayon de X, modulo X, afin de déterminer le numéro de page d'un premier pixel d'un rayon entrant, des moyens de comptage(18, 19)pour compter incrémentiellement à l'intérieur de l'intervalle 0, 1, 2,... (X-1) à partir de la page du premier pixel du rayon afin de déterminer le numéro de page indiquant la page dans laquelle le premier pixel doit être mis en mémoire et, une mé- moire tampon d'entrée (15) ayant des éléments dont chacun est identifié avec une mémoire de page respective pour recevoir les mots de données entrants dans l'ordre déterminé par les moyens de calcul et de comptage et pour entrer simultanément dans les mémoires de page un bloc entier de mots de données; et des moyens pour extraire de manière répétitive les rangées successives des mémoires de page en blocs de rangée de mots de données simultanés, ces moyens comprenant une mémoire tam- pon de sortie (22) ayant des éléments dont chacun est identi- fié avec une mémoire de page respective afin de recevoir si- multanément un mot de données/pixel de chacune des mémoires; et des moyens de commande (28, 30) pour compter incrémentiel- lement de manière répétitive sur l'intervalle 0O (X-1),(X-2), 1 afin d'engendrer le numéro de page qui commande l'ordre de sortie des élémentsde mémoire tampon; de telle sorte qu'un tableau bidimensionnel de pixels d'image qui est entré en co- lonnes est mis en mémoire en blocs de colonne de mots paral- lèles simultanés d'une série de mots de données dans une mé- moire de page différente pour chaque mot du bloc et est en- suite extrait en rangées et en blocs de rangée de mots paral- lèles simultanés. 28 - Un procédé pour mettre en mémoire et lire des mots de données numériques en blocs comprenant chacun une série de X mots de données, au moyen d'un accès en parallèle d'une sé- rie de X mémoires de page, les mots de données formant des premières et secondes lignes qui constituent un tableau de rangées et colonnes d'information, divisibles en premiers _t seconds blocs, les premiers blocs constituant l'information en rangées et les seconds blocs l'information en colonnes ou vice-versa, ce procédé étant caractérisé en ce qu'il con- siste: à recevoir de manière répétitive les mots de données entrants qui forment les premiers blocs successifs, à mettre en mémoire, pour chacun des-premiers blocs tour à tour, cha- cun de ses mots de données simultanément dans une mémoire de page différente respective; à extraire de manière répétitive des mémoires de page pour la sortie simultanément une série de X mots de données, chacune des séries extraites constitu- ant l'un des seconds blocs, chacun des mots extraits prove- nant d'une mémoire de page différente respective; de telle sorte qu'aussi bien pour l'entrée que pour la sortie des mots de données un accès desmémoires de page en blocs simul- tanés est effectué. 29 - Procédé selon la revendication 28, caractérisé en ce que l'étape de réception des mots de données entrants com- porte l'étape qui consiste à conserver temporairement chaque mot de chaque premier bloc dans un élément respectif d'une mémoire tampon et à associer chaque élément de la mémoire tampon à une mémoire de page respective. - Procédé selon la revendication 29, caractérisé en ce que les mots de données du premier bloc entrant dans la mé- moire tampon appartiennent à une première ligne et sont or- donnés conformément aux étapes qui consistent:à déterminer la page dans laquelle le premier mot de données du premier bloc doit être mis en mémoire en soustrayant le numéro de la première ligne à laquelle ce bloc appartient de X, modulo X, et à déterminer les pages dans lesquelles les mots de données de la première ligne qui suivent le premier mot doivent être mis respectivement en mémoire en comptant incrémentiellement de manière répétitive à l'intérieur de l'intervalle 0, 1,... (X-1) à partir du numéro de page déterminé pour le premier mot de données. 31 - Procédé selon la revendication 28, caractérisé en ce que les mots de données sortant appartiennent à l'une des secondes lignes et sont ordonnés en comptant incrémentielle- ment de manière répétitive à l'intérieur de l'intervalle 0, (X-1), (X-2),... 1 en commençant par le numéro de la se- conde ligne qui est sortie, pour déterminer le numéro de la page pour le mot de données sortant. 32 - Procédé selon la revendication 28, caractérisé en ce que les premières lignes sont équivalentes aux colonnes du tableau et les secondes lignes sont équivalentes aux rangées du tableau. 33 - Procédé selon la revendication 32, caractérisé en ce que les premiers blocs sont composés de l'information en colonnes et les seconds blocs sont composés de l'information en rangées. 34 - Procédé selon la revendication 28, caractérisé en ce qu'il comporte l'étape supplémentaire qui consiste à attribuer des adresses de page séparées à chacun des mots de données en- trants d'une première ligne simultanément à la mise en mémoire de chacun des premiers blocs. - Procédé selon la revendication 34, caractérisé en ce que les premières lignes sont équivalentes aux colonnes du tableau et les secondes lignes sont équivalentes aux rangées du ta- bleau, les premiers blocs étant composés de l'information en colonnes et les seconds blocs étant composés-de l'information en rangées et en ce que l'adresse de rangée attribuée à chaque mot de données entrant est déterminée en ajoutant le numéro de colonne du tableau à laquelle appartient le mot de données entrant et le numéro de la page dans laquelle ce mot de don- nées entrant doit être mis en mémoire. 36 - Procédé selon la revendication 35, caractérisé en ce que l'adresse de colonne de page attribuée à chaque mot de don- nées entrant est, pour les huit premières colonnes du tableau, la première colonne de page et elle est ensuite incrémentée d'une colonne de page toutes les huit colonnes du tableau. 37 - Procédé selon la revendication 28, caractérisé en ce qu'il comporte l'étape supplémentaire qui consiste à détermi- ner les adresses de page exactes simultanément pour tous les mots de données sortis de chaque second bloc, d'une manière répétitive, pour chacune des secondes lignes. 38 - Procédé selon la revendication 37, caractérisé en ce que les premières lignes sont équivalentes aux colonnes du ta- bleau et les secondes lignes sont équivalentes aux rangées du tableau, les premiers blocs étant composés de l'informa- tion en colonnes et les seconds blocs étant composés de l'in- formation en rangées et en ce que les adresses de rangée de, page pour tous les mots de données sortants sont les mêmes que les adresses de rangée du tableau. 39 - Procédé selon la revendication 38, caractérisé en ce que l'adresse de colonne de page pour chacun des mots de données sortants est, pour le premier des seconds blocs sortant d'une seconde ligne, la première colonne de page, cette adresse étant incrémentée ensuite d'une colonne de page pour chacun des seconds blocs suivants de chacune des secondes lignes. - Un procédé pour mettre en mémoire et lire des mots de données numériques dont chacun correspond à un pixel d'une image bidimensionnelle et dont chacun est saisi sous forme de premières lignes de rayonnement composées desdits pixels, ce procédé étant caractérisé en ce qu'il consiste: à utiliser une série de x mémoires de page numériques, chacune capable de mettre en mémoire de manière répétitive chaque ligne de rayonnement en premiers blocs successifs chacun composé d'une série de x mots de données et,pour chacun des premiers blocs, à mettre en mémoire chacun de ses mots de données simultané- ment dans une page différente respective, cette opération com- portant les étapes qui consistent à déterminer le numéro de page pour la mise en mémoire du premier pixel de chaque rayon en soustrayant le numéro de la ligne de rayonnement de x, modulo x, à déterminer les numéros de page des pixels suivants de chaque ligne de rayonnement en comptant incrémentiellement de manière répétitive à l'intérieur de l'intervalle 0, 1, 2, 20... (X-1) à partir du numéro de page du premier pixel de la ligne de rayonnement, et à envoyer simultanément chaque mot de données entrant d'un premier bloc respectivement dans les mémoires de page qui correspondent au premier numéro de page et aux numéros suivants; et à extraire de manière répétitive des mémoires de page les mots de données en seconds blocs simultanés composés d'une série de x mots de données pour constituer des secondes lignes de pixels, ces secondes lignes étant orientées dans une direction différente de celle des premières lignes, ces secondes lignes définissant également l'image bidimensionnelle, cette opération comportant les étapes qui consistent à identifier le numéro de page pour chaque pixel de chacune des secondes lignes en comptant incré- mentiellement de manière répétitive sur l'intervalle 0, (X-1), (X-2),... 1, en commençant par le numéro de ligne de ladite seconde ligne; et à lire simultanément pour chaque mot de données d'un second bloc une mémoire de page respective cor- respondant au numéro de page déterminé pour ladite seconde ligne.