Brevet FR2495834A1 — publié le 19820611

L'invention se rapporte à un dispositif à circuits intégrés de haute densité. Les dispositifs à circuits intégrés sont généralement fabriqués à partir d'une plaque monolithique formant "substrat", ("slice" ou "wafer" en termes anglo-saxons) découpée d'un barreau cylindique de matériau semi- conducteur. Sur une face de la plaque sont formés, par diffusion et métallisation, suivant une disposition matricielle, des circuits intégrés d'un même type. La plaque est ensuite découpée selon les deux axes orthogonaux définissant la matrice, pour isoler les dispositifs à circuits intégrés entre eux. En vue d'accroître la miniaturisation de ces dispositifs, une méthode a été conçue, désignée par l'expression intégration à grande échelle" ou "intégration à haute densité", correspondant à l'expression anglo-saxonne "Large Scale Integration" (LSI). Au départ, cette technique consistait à former par diffusion chaque composant d'un dispositif dans une face du substrat et à déposer un réseau métallique d'interconnexion sous forme d'une ou de plusieurs couches superposées pour relier les composants entre eux ainsi qu'aux bornes d'entrée-sortie du dispositif. On trouvera par exemple une illustration de ce procédé dans le brevet US NO 3 484 932 délivré à Charles R. Cook de la Société US "Texas Instruments Incorporated". Plus tard fut établie une organisation en cellules des éléments diffusés, les cellules étant représentatives d'une fonction logique donnée. Deux exemples d'organisation de telles cellules sont décrits dans les brevets US de la même société "Texas Instruments Incorporated", NI 3 771 217 délivré à Thomas E. Hartman et NI 3 835 530 délivré à Jack S. Kilby. Cette technique permet la fabrication de différents types de dispositifs à circuits intégrés à partir d'un même - 2 - motif de diffusion. Les différents types se différencient par leur réseau d'interconnexion formé par une métallisation reliant divers éléments diffusés dans un même dispositif. On comprend que l'organisation en cellules permet de mieux localiser les éléments en vue de concevoir et de réaliser le réseau d'interconnexion. Cependant, le fait q'une partie au moins des cellules des dispositifs antérieurs constitue une unité fonctionnelle prédéterminée et que des composants des cellules soient spécifiques à un fonctionnement prédéterminé restreint beaucoup le nombre de possibilités de formation de différents types de circuits à partir d'un même motif de diffusion. L'invention remédie a ces inconvénients. Un dispositif à circuits intégrés de haute densité conforme à l'invention est du type comprenant un substrat, des cellules formées dans une face du substrat et incorporant chacune un ensemble de composants, et un réseau métallique d'interconnexion formé sur ladite face du substrat pour relier lesdits composants et/ou lesdites cellules entre eux, et est caractérisé en ce que: lesdites cellules sont disposées en matrice et ont chacune le même ensemble de composants quant à leur nombre, leurs caractéristiques respectives et leur disposition relative dans la cellule; des composants d'une même cellule et éventuellement de cellules voisines sont réunis par un premier sous-réseau d'interconnexion dudit réseau métallique pour constituer un bloc représentatif d'une fonction logique prédéterminée; et ledit réseau métallique inclut un second sous-réseau d'interconnexion pour relier les blocs entre eux. Les caractéristiques et avantages de l'invention ressortiront plus clairement dans la description qui suit, faite en référence aux dessins annexés. -3- Dans les dessins - la figure i est une vue schématique de dessus d'un exemple de réalisation de dispositif à circuits intégrés de haute densité conforme à l'invention, sans son réseau métallique d'interconnexion; - la figure 2 est une vue schématique d'un exemple illustrant la composition d'une cellule du dispositif représenté sur la figure i; - la figure 3 est une vue schématique de dessus d'une cellule, illustrant un exemple de disposition relative des plages de connexion disponibles d'une cellule incorporant les composants de la cellule représentée sur la figure 2; - la figure 4 est une vue de dessus d'une cellule semblable à celle de la figure 3, illustrant en détails les éléments diffusés dans le substrat de la cellule; - les figures 5A et 5B illustrent un exemple d'utilisation des composants d'une cellule telle 'que représentée sur les figures 2, 3 et 4; - la figure 6 est un schéma illustrant un exemple de partage de la matrice de cellules représentée sur la figure 1 en blocs respectivement représentatifs de fonctions logiques prédéterminées, ainsi que diverses connexions métalliques nécessaires pour la constitution d'un dispositif conforme à l'invention; - la figure 7 est une vue schématique de dessus illustrant en détails un exemple d'interconnexion pour la constitution d'un bloc conformément aux principes de l'invention; et -4- - la figure 8 est une vue de dessus illustrant schématiquement une disposition des connexions d'un réseau métallique conforme à l'invention; L'exemple de réalisation représenté sur la figure 1 d'un dispositif à circuits intégrés de haute densité 10 conforme à l'invention comprend essentiellement un substrat 11 sensiblement carré, de l'ordre de 6mm de côté, deux côtés adjacents définissant un système d'axes orthogonaux X'X, Y'Y. Une face principale 12 du substrat 11 comporte les éléments de circuit électrique du dispositif 10. Parmi ces éléments se trouvent les bornes d'entrée-sortie 13 du dispositif 10, disposées à la périphérie de la face 12 et au nombre de quarante par côté dans l'exemple illustré, ainsi que l'ensemble 14 des circuits de traitement de l'information. De manière classique, cet ensemble 14 coopère avec les bornes d'entrée- sortie 13, soit directement, notamment pour y prélever les tensions d'alimentation des circuits, soit par l'intermédiaire de tampons (buffers) 15 servant d'interfaces pour les signaux logiques et constituant ainsi des amplificateurs de puissance en même temps que des adaptateurs d'impédance. Pour ces raisons, les tampons sont alignés parallèlement aux bornes 13 comme illustré, entre celles-ci et l'ensemble 14 des circuits de traitement; ils sont au nombre de cent quarante dans un mode d'exécution pratique. En outre, le dispositif 10 comporte des sources 16 génératrices d'une tension de fonctionnement Vo prédéterminée. Dans l'exemple choisi, les sources 16 sont alignées avec les tampons 15 et les alimentent en tension Vo en même temps que les autres circuits de l'ensemble 14. L'ensemble 14 des circuits de traitement de l'information proprement dits du dispositif 10 est compris dans le cadre formé par les tampons 14 et les sources 15 et est - 5 - constitué de manière classique à partir de cellules 17 incorporant chacune un ensemble de composants électroniques essentiellement diffusés dans la surface 12 du substrat 11. Bien que l'invention soit indépendante de toute technologie des circuits de traitement, la description se réferera à titre d'exemple à la technologie CML (Current Mode Logic). Conformément à l'invention, les cellules 17 sont toutes identiques et sont disposées en une matrice telle que représentée sur la figure 1. Plus précisément, chaque cellule 17 contient le même ensemble de composants quant à leur nombre, à leurs caractéristiques respectives et à leur disposition relative dans la cellule. La figure 2 donne un exemple de la composition d'une cellule 17 appro- priée à la technologie CML. La cellule 17 illustrée est circonscrite dans un carré, en réalité de 250,um de côté, et ses composants comprennent douze transistors bipolaires 18 (181,... 1812), huit résistances 19 (191,. 198), et de quatre résistances 20 (201,... 204). Les douze transistors 18 sont alignés suivant deux rangées de six (181,..., 186 et 187,..., 1812) respectivement adjacentes à deux bords opposés 17a, 17c de la cellule 17; les huit résistances 19 sont disposées en quatre colonnes de deux résistances montées en série et parallèles auxdits bords opposés, entre les deux rangées des transistors 18; et les quatre résistances 20 sont disposées parallèlement aux deux autres côtés 17b, 17d de la cellule, aux extrémités de ceux-ci. D'une manière plus générale, les résistances 19 et 20 peuvent être entièrement indépendantes les unes des autres et avoir une même valeur (500 ohms par exemple) elles auront de préférence des valeurs respectives différentes, par exemple 500 ohms pour chaque résitance 19 et 3500 ohms pour chaque résistance 20 dans le cas présent o les circuits sont conçus selon la technologie CML, comme cela ressortira mieux des figures 5A et 5B étudiées ultérieurement. - 6 - La figure 3 donne une représentation du motif que forment les plages de connexion par lesquelles les composants 18, 19 et 20 sont accessibles dans une cellule 17, réalisation telle que représentée sur la figure 2. Les transistors 18 sont représentés chacun par trois plages de connexion, 18c, 18e et 18b respectivement représentatives des électrodes de collecteur, d'émetteur et de base du transistor correspondant; les huit résistances 19 sont alignées deux à deux en présentant une extrémité commune accessible par une plage l9a, et une extrémité libre accessible par une plage l9b; enfin, les quatre résistances 20 forment deux groupes (201, 202; 203, 204) dans chacun desquels elles présentent une extrémité commune représentée par une plage 20a et une extrémité libre accessible par une plage 20b. La figure 4 illustre un mode d'exécution pratique d'une cellule 17 correspondant à la configuration de la figure 3. Les zones hachurées correspondent aux plages de connexion représentées sur la figure 3 et qui émergent de la couche de passivation qui recouvre normalent la face 12 du substrat 11 de l'ensemble 14 tandis que les traits délimitent les composants diffusés dans le substrat 11 de la cellule 17. En pratique, les plages 20a sont destinées à être connectées à des conducteurs d'alimentation en tension de fonctionnement V1, comme cela apparaîtra par la..DTD: suite lors de la description faite en référence à la figure 8. Il ressort des figures 2 à 4 qu'une cellule conforme à l'invention ne réalise aucune fonction logique et que tous ses éléments sont disponibles individuellement. En outre, selon une caractéristique de l'invention, tous les transistors 18 sont identiques et sont d'accès identiques et ne sont donc pas spécifiquement destinés à une fonction ou application particulière. -7- Une autre caractéristique de l'invention consiste à donner une disposition symétrique des composants d'une même cellule par rapport à au moins un axe d'un système d'axes orthogonaux x'x et y'y parallèles aux axes X'X et Y'Y et constituant les deux médianes du rectangle ou carré représentatif de la cellule 17. Dans l'exemple illustré dans les figures 2 à 4 la symétrie existe en référence à ces deux axes. Cette symétrie à l'avantage d'optimiser la disponibilité des éléments en vue de leur câblage, cela d'autant mieux que les composants auront des carac- téristiques identiques. De surcroît, la matrice 14 des cellules 17 présente au moins un axe de symétrie parallèle à X'X ou Y'Y. Dans l'exemple illustré à la figure 1, les cellules 17 sont toutes équidistantes les unes des autres selon X'X et Y'Y, à intervalles différents suivant ces axes. On verra par la suite les avantages de cette symétrie. D'une manière classique, un réseau métallique 21 règles qui vont maintenant être exposées. Auparavant, à titre d'exemple, les figure 5A et 5B illustrent un exemple d'utilisation des composants 18, 19 et 20 d'une cellule 17. En technologie CML en l'occurence, l'exemple illustré à la figure 5A consiste en un montage incluant une porte 'ET" à deux entrées A, B, et une sortie S, une porte 'ET" à deux entrées C, D et une sortie S', et une porte "OU" ayant deux entrées correspondant aux deux sorties S et S' et une sortie directe T et une sortie inversée F. La figure 5B représente les connexions correspondantes à établir entre les plages de connexion -8 - des composants concernés, ainsi que les connexions d'alimentation en tension. Ce montage fait intervenir huit transistors (181, 182, 183, 184, 187, 188, 189, 1810), quatre résistances (191, 192, 193, 194), et une résistance (201), et cinq tensions de fonctionnement (la tension Vo provenant d'une source 16 interne au dispositif 10, -cf. Figure 1-, et des tensions V1, V2, V3 et V4 fournies par des sources extérieures au travers de bornes 13 du dispositif 10). Comme cela est bien connu dans la technique, le transistor 1810 forme avec les résistances 193 et 194 de 500 ohms une source de courant constant, tandis que les transistors 188 et 189 forment l'étage inférieur et les autres transistors, l'étage supérieur. D'une manière générale,des composants parmi les composants 18, 19, 20 d'une même cellule 17, ainsi que ceux de cellules voisines sont réunis par un premier sous-réseau d'interconnexion 22 pour constituer un bloc 23 représentatif d'une fonction logique prédéterminée, tandis que les blocs ainsi définis seront réunis entre eux par un second sous-réseau d'interconnexion 24, qui forme avec le premier sous-réseau 22 le réseau métallique 21 caractérisant le type de fonctionnement désiré du dispositif 10. Avantageusement, les blocs seront constitués suivant une disposition en colonnes prédéterminée. La figure 6 représente un exemple de partage de la matrice 14 en quinze blocs 23 (231-2315) agencés selon quatre colonnes ayant chacune une largeur de quatre cellules 17. Chaque bloc 23 est défini selon l'axe X'X par quatre cellules et selon l'axe Y'Y par un nombre variable de lignes de cellules (trois lignes pour le bloc 231, cinq lignes pour le bloc 232,... et sept lignes pour le bloc 2315). Le premier sous-réseau 22 se compose de toutes les connexions intrablocs 221,..., 22m reliant entre elles diverses plages de connexion des cellules voisines à l'intérieur d'un bloc pour créer une fonction -9- logique prédéterminée, tandis que le second sous-réseau 24 se compose de toutes les connexions interblocs 241,.. 24m reliant entre elles diverses plages destinées à la connexion des blocs différents. Bien que les blocs 231-2315 illustrés occupent toute la matrice 14, il apparaîtra évident de la description qui suit que les blocs peuvent n'occuper qu'une partie de la matrice, de même qu'ils pourraient avoir des largeurs différentes suivant X'X et être séparés les uns des autres suivant X'X et Y'Y. Les avantages résultant d'une même largeur ressortiront clairement ci-après. On verra ainsi par la suite que le réseau 21 comporte un sous-réseau 25 d'alimentation des circuits en tensions de fonctionnement. La figure 7 illustre un ensemble de connexions intrablocs 22 constituant un bloc 23 de deux lignes de quatre cellules, tel que le bloc 237 de la figure 6. La figure 7 montre aussi, comment ces connexions sont réalisées en pratique. Le réseau métallique d'interconnexion 21 est en effet composé, de manière classique, de plusieurs couches de métallisation superposées, séparées entre elles par des couches isolantes et communiquant entre elles par l'intermédiaire de trous ménagés dans les couches isolantes. Comme illustré à la figure 8, le réseau métallique d'interconnexion 21 comprend selon cet exemple trois couches de métallisation, une couche intérieure 21a, une couche intermédiaire 21b et une couche extérieure 21c. De manière classique également, le réseau 21 est formé en utilisant un ensemble de canaux prévus à cet effet au niveau de chaque couche métallique 21a, 21b et 21c qui le constitue. Les canaux sont des voies prédéterminées (schématisées par des traits dans les dessins) que les conducteurs des couches métalliques doivent emprunter pour relier deux points. Une caractéristique de l'invention - 10 - réside dans la distinction faite entre canaux logiques, exclusivement destinés aux conducteurs véhiculant des signaux logiques et canaux d'alimentation exclusivement affectés aux conducteurs de distribution des tensions de fonctionnement. Dans l'exemple considéré à la figure 8, la couche extérieure 21c comprend six canaux logiques 21Cl,..., 21c6 par cellule, compris entre deux canaux d'alimentation 2ic7, 21c8, la couche intermédiaire 21b comprend dix-sept canaux par cellule, à savoir quatorze canaux logiques 21bl,..., 21b7 et 21bo10,... 21b16 et trois canaux d'alimentation 21b8, 21bg, compris entre les canaux logiques 21b7 et 21b0lo - et 21b17 compris entre deux cellules 17, et la couche intérieure 21a inclut six canaux logiques intercellules 21al,..., 21a6 disposés entre deux cellules voisines 17 et treize canaux logiques intracellules 21a7,..., 21al9 parallèles aux canaux intercellules (figure 7). Comme cela ressort de la figure 7, il existe aussi dans la couche 21a treize canaux intracellules (non identifiés) perpendiculaires aux précédents et des canaux intercellules. Pour la constitution du réseau 21, tous les canaux de la couche intérieure 21a et une partie prédéterminée de ceux de la couche intermédiaire 21b, à savoir, dans l'exemple illustré à la figure 7, 21bl, 21b2, 21b3, 21b6, 21bll, 21b14, 21b15, 21b16, sont affectés exclusivement à la confection du premier sous-réseau d'interconnexion intrabloc 22, le reste des canaux logiques de la couche intermédiaire 21b et l'ensemble des canaux logiques de la couche extérieure 21c sont affectés exclusivement à la confection du second sous- réseau d'interconnexion interbloc 24, et tous les canaux d'alimentation sont attribués exclusivement aux conducteurs de distribution des tensions de fonctionnement. C'est en effet une autre caractéristique de l'invention de séparer physiquement les sous-réseaux logiques 22 et 24 et - il - le sous-réseau d'alimentation 25, un chevauchement ne pouvant exister que dans le cas exceptionnel o la constitution d'un sous-réseau logique l'exige impérativement pour cause de saturation. Cette attribution exclusive de canaux facilite beaucoup la conception du câblage général. La figure 7 illustre une configuration de bloc conforme à l'invention, réalisant par exemple comme fonction prédéterminée un générateur de report pour additionneur à quatre bits et correspondant au bloc 237 de la figure 6 (quatre cellules suivant X'X et deux cellules suivant Y'Y). Le sous-réseau logique intrabloc 22 relatif à ce bloc comprend ainsi toutes les connexions pouvant occuper tous les canaux de la couche intérieure 21a, ces connexions étant représentées en trait fin, et toutes les connexions occupant les canaux affectés exclusivement au sous-réseau 22 de la couche intermédiaire 21b, ces canaux étant définis plus haut et les connexions correspondantes étant représentées en trait épais. Selon une autre caractéristique de l'invention, chaque bloc 23 présente des plages d'entrée-sortie logique 26 (figures 7 et 8) par l'intermédiaire desquelles le second sous-réseau logique 24 peut exclusivement être constitué pour relier les blocs entre eux, ces plages 26 étant situées à des endroits prédéterminés. De préférence ces endroits seront répartis de façon symétrique relativement à au moins un axe parallèle aux axes X'X, Y'Y. D'autre part, comme cela ressort de la figure 7, la symétrie des cellules selon au moins un axe (X'X, Y'Y) -la symétrie représentée existant selon ces deux axes- fait que les blocs 23 respectent aussi cette symétrie (symétrie selon les axes x'oxo, y'oyo) ainsi que les plages 26. il est à noter que les axes x'oxo et ylOyO représentés sont des axes qui passent entre les cellules à cause du nombre pair de cellules selon X'X et Y'Y dans le bloc 237, mais qu'ils correspondraient aux axes x'x et y'y -figure 3- d'une cel- - 12 - lule en cas d'un nombre impair de cellules selon XIX et Y'Y. De la sorte, il est possible, dans le cas considéré, d'attribuer la même fonction à un bloc au moyen d'un même motif de câblage, tel que le motif 22 du bloc 237 de la figure 7, qui serait appliqué sur un ensemble donné de cellules (4 x 2 cellules dans la figure 7) situé n'importe o dans la matrice 14 dans un sens donné (celui de la figure 7 par exemple), dans la configuration inversée selon l'axe x'oxo, dans la configuration inversée selon l'axe y'oyo, et dans la configuration inversée selon ces deux axes. Autrement dit, il existe quatre façons possibles d'utiliser un même motif de connexions pour la constitution d'un bloc, le choix étant fait de manière que le second sous-réseau logique 24 soit le plus simple et le plus facile a réaliser. Ceci montre l'avantage de rendre les cellules symétriques selon les deux axes et de les écarter les unes des autres de manière équidistante selon ces axes. Une autre caractéristique de l'invention consiste a déterminer, pour la formation du premier sous-réseau d'interconnexion 22, un ensemble de fonctions logiques courantes différentes, et à concevoir pour ces fonctions le câblage optimal correspondant. En pratique, il sera de préférence fait manuellement. Il en résultera ainsi la mise à la disposition d'une bibliothèque de blocs prédéterminés 23a... 23n pour la réalisation de ces fonctions. Cette bibliothèque est immédiatement accessible à tout utilisateur pour la réalisation d'un dispositif 10 conforme à l'invention, d'un type quelconque. Pour les autres blocs correspondant à des fonctions logiques spéciales, le tracé des connexions correspondantes sera fait spécialement, avantageusement par la méthode dite de câblage automatique. On comprend ainsi l'avantage d'affecter aux blocs une même largeur. - 13 - Enfin, comme cela a été mentionné plus haut et indiqué à la figure 8, le sous-réseau d'alimentation 25 est conçu de la même manière que les autres sous-réseaux 22 et 24, c'est-a-dire en empruntant exclusivement des canaux spécifiques (21b8, 21bg, 21b17, 21c7 et 21c8). Selon l'invention, tous les canaux sont entièrement occupés par des conducteurs 27 d'alimentation en tensions de fonctionnement (VO Vl, V2, V3) En d'autres termes, les conducteurs 27 formant un treillis orthogonal s'étendant sur toute la matrice 14. En outre, à chaque noeud 28 d'intersection entre un conducteur 27 d'alimentation en une tension donnée, situé dans une couche donnée et un autre conducteur 27 destiné à la même tension de fonctionnement et situé dans une couche voisine correspond systématiquement à une connexion électrique. De surcroît, pour satisfaire à la condition énoncée à l'occasion de la figure 4, les conducteurs 27 chargés de distribuer par exemple la tension d'alimentation V1 seront connectés systématiquement à toutes les plages 20a de la matrice 14. De façon à optimiser les avantages que procure l'invention, les tampons 15 et les sources 16 (figure 1) seront aussi avantageusement réalisés de la même manière qu'un bloc 23. Ainsi, grâce à l'invention, le réseau métallique d'interconnexion a un encombrement minimal pour un dispositif 10 de type donné, si bien que la diffusion des composants dans le substrat 11 pourra être rendue plus dense et que la taille du substrat pourra être réduite en conséquence. - 14 - 2495834 - 14 - REVENDICATIONS 1. Dispositif à circuits intégrés de haute densité (10), du type comprenant un substrat (11), des cellules (17) formées dans une face (12) du substrat et incorporant chacune un ensemble de composants, et un réseau métallique d'interconnexion (21) formé sur ladite face du substrat pour relier lesdits composants et/ou lesdites cellules entre eux, caractérisé en ce que: lesdites cellules (17) sont disposées en matrice (14) et ont chacune le même ensemble de composants (18, 19, 20) quant à leur nombre, leurs caractéristiques respectives et leur disposition relative dans la cellule; des composants d'une même cellule et éventuellement de cellules voisines sont réunis par un premier sous- réseau d'interconnexion (22) dudit réseau métallique (21) pour constituer un bloc (23) représentatif d'une fonction logique prédéterminée; et ledit réseau métallique inclut un second sous-réseau d'interconnexion (24) pour relier lesdits blocs entre eux. 2. Dispositif selon la revendication 1, caractérisé en ce que ladite disposition relative des composants (18, 19, ) d'une cellule (17) est symétrique par rapport à au moins un axe d'un système d'axes (x'x, y'y) parallèles aux axes (X'X, Y'Y) définissant la matrice (14). 3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que les cellules (17) sont équidistantes selon au moins un axe (X'X, Y'Y) de la matrice et sont symétrique entre elles suivant au moins un axe d'un système d'axes parallèles aux axes de la matrice. 4. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que lesdits blocs (23) sont formés chacun à partir d'un ensemble de cellules comprenant un même nombre prédéterminé (quatre figure 6) de cellules (17) suivant un axe (X'X) de la matrice. - 15 - 5. Dispositif selon la revendication 4, caractérisé en ce que lesdits blocs (23) sont disposés dans des colonnes (figure 6) suivant un axe (Y'Y) de la matrice correspondant chacune audit nombre prédéterminé. 6. Dispositif selon l'une des revendications 1 à 5, caractérisé en ce que lesdits blocs (23) comportent des bornes d'entréesortie (26) disposées à des endroits prédéterminés, symétriques entre elles par rapport à au moins un axe d'un système d'axes parallèles aux axes de la matrice, et par lesquels sont connectés les blocs entre eux par ledit second sous-réseau (24). 7. Dispositif selon l'une des revendications 1 à 6, caractérisé en ce que lesdits premier et second sous- réseaux (22, 24) sont respectivement formés suivant des canaux qui leur sont exclusivement affectés. 8. Dispositif selon l'une des revendications 1 à 7, caractérisé en ce que ledit réseau (21) comporte un sous- réseau d'alimentation (25) formé suivant des canaux prédéterminés. 9. Dispositif selon la revendication 8, caractérisé en ce que ledit sousréseau d'alimentation (25) comprend un ensemble de conducteurs (27) occupant systématiquement et entièrement lesdits canaux prédéterminés, les conducteurs (27) d'une couche, relatifs à une tension prédéterminée, étant systématiquement connectés à chaque noeud (28) avec les conducteurs (27) respectifs d'une autre couche.