Brevet FR2495801A1 — publié le 19820611

i DISPOSITIF DE TRAITEMENT DE SIGNAUX LOGARITHMIQUES, APPLICATION A UN RADAR FONCTIONNANT EN DIVERSITE DE FREQUENCE ET RADAR COMPORTANT UN TEL DISPOSITIF La présente invention concerne un dispositif de traitement de signaux logarithmiques destiné à délivrer le logarithme de la somme des signaux qui lui sont appliqués, sous leur forme logarithmique. L'invention concerne également l'application directe de ce dispositif à un radar fonctionnant en diversité de fréquence et un radar à diversité de fréquence comprenant un tel dispositif. Pour des raisons de facilité et de darté de l'exposé, on considérera, sans toutefois que cela doive constituer une quelconque limitation de l'invention, un radar fonctionnant en diversité de fréquence dans lequel on procède en vidéo à l'addition des signaux délivrés par les récepteurs, ces signaux étant exprimés sous leur forme logarithmique. Dans ces conditions, le dispositif de traite- ment de signaux logarithmique, objet de la demande de brevet, est décrit dans le cadre de son application. Le traitement et les effets de la diversité de fréquence sont connus et ont été décrits dans la littérature; on citera par exemple: "David K. BARTON, RADARS, vol. 6, Frequency agility and diversity - The Artech Radar Library". La figure 1 donne le diagramme schématique, classique d'un système radar fonctionnant en diversité de fréquence, dans lequel on procède à une recombinaison ou addition des signaux vidéo logari- thmique, dans le but d'obtenir à la sortie du dispositif le logarithme de la somme des signaux vidéo obtenus sous la forme de signaux analogiques. Un radar fonctionnant en diversité de fréquence comprend deux émetteurs 1 et 3 et deux récepteurs 2 et 4. Chaque ensemble émetteur-récepteur fonctionne sur une fréquence différente soit FI et F2. L'ensemble émetteur-récepteur 1-2 fonctionnant à la fré- quence FI par exemple, est connecté à l'antenne 5 à travers un circuit duplexeur 6 et un dispositif de filtrage 7 assurant à la EIS.BOU réception la séparation des signaux reçus par l'antenne 5, suivant leur fréquence. De mrme l'ensemble émetteur-récepteur 3, 4 est connecté à l'antenne 5 à travers un circuit duplexeur 8 et le dispositif de filtrage 7. Pour ne pas alourdir la description, on suppose que les é.tages à fréquence intermédiaire, les osciiiateurs locaux et les déte.cteurs sont contenus dans les émetteurs-récep- teurs. De la sorte les signaux sortant des récepteurs 2 et 4 sont des signaux vidéo. Supposant que les récepteurs sont des récepteurs logarithmiques qui se caractérisent par une très grande dynamique, de l'ordre par exemple de 80 à 90 dB, les signaux sortant de ces récepteurs 2 et 4 sont des signaux vidéo logarithmiques référencés Log ri et Log r2, les références rn et r2 représentant les signaux vidéo sous leur forme analogique, appe!ée vidéo linéaire. Un généra- teur de synchronisation 9 est prévu dont les impulsions déclenchent les émetteurs 1 et 3. Ces impulsions sont toutefois décalées dun intervalle de temps AT d'un émetteur à l'autre. A la réception également, les signaux vidéo issus des récepteurs sont décalés de cette valeur t T dans un circuit à retard 10, permettant une recombinaison dans le but de faire mieux ressortir les cibles mobiles. Dans la figure 1, relative à l'art antérieur, le dispositif de traitement des signaux vidéa-logarithmique Log ri et Lc.g r2 fonc- tionne en numérique. Les signaux Log ri et Log r2 sont alors en sortie du récepteur 2, 4 codés dans des codeurs 11, 12 contrôlés par les impulsions de l'horloge 13. Les impulsions sortant des codeurs 11I et 12 sont envoyées à des convertisseurs 14, 15 ou transcodeurs qui transforment les signaux logarithmiques en signaux linéaires soit ri et r2 respectivement. Ces convertisseurs sont généralement des mémoires mortes ou PROM (programrned read only memory) dont le nombre est important si l'on veut conserver la grande dynamique caractéristique des signaux logarithmiques, le nombre de bits néces- saires pour ce faire étant très grand. Une des séries de signaux est alors retardée de la valeur A T, dans le circuit à retard 10 et les signaux "linéaires" ri et r2 sont alors appliqués aux bornes d'un circuit additionneur 16 qui délivre la somme des signaux rI et r2. Dans les conditions décrites, le circuit additionneur 16 est un circuit numérique réalisant Paddition bit à bit des mots binaires rI et r2. Dans le cadre du radar, on effectue, sur la somme rI + r2, une opération dite de normalisation dans un circuit 17 qui consiste à diviser la somme par Vi; cette opération ayant pour effet la réduction du bruit lors de l'addition des signaux. Ce circuit de normalisation 16 est connecté à un circuit de transcodage 18 qui effectue le transcodage Lin vers Log et délivre à sa sortie S l'expression Log ri + r2 c'est-à-dire le logarithme de la somme des signaux rI et r2, obtenue à partir des signaux Log rI et Log r2. - Suivant Part antérieur, on constate que la recombinaison des signaux donnés sous leur forme logarithmique n'a pu se faire de façon directe et qu'il a fallu passer par les signaux vidéo retrans- formés en signaux vidéo linéaire. On constate d'autre part éga- lement que la dernière opération effectuée par le circuit de transcodage 18, qui délivre à nouveau la vidéo sommée, sous sa forme logarithmique, nécessite des tables de mémoires mortes PROM de très grande capacité, si l'on veut traiter toute la dyna- mique des signaux logarithmiques. A titre d'exemple, pour traiter des vidéos logarithmiques d'une dynamique de 80 à 90 dB, la table de transcodage Lin-Log peut avoir pour capacité 64K x 8 bits (16 bits d'adresse et 8 bits). Suivant l'art antérieur, il est souvent nécessaire pour diminuer le volume des mémoires mortes d'écrêter le signal du transcodage Log-Lin effectué dans le circuit de transcodage 11-12, provoquant une réduction de la dynamique de 20 dB. La recombinaison dans le sens donné précédemment, de si- gnaux logarithmiques présente donc un certain nombre d'inconvé- nients que précisément l'invention se propose de pallier. L'invention a pour but de traiter les signaux logarithmiques d'une façon simple pour permettre leur recombinaison directement sans passer par une double transformation des signaux logarithmi- ques en signaux linéaires et vice-versa, tout en conservant leur grande dynamique et sans mettre en oeuvre des tables de mémoires mortes de grande capacité. Suivant 'invention, un dispositif de traitement de signaux logarithmiques fonctionnant en numérique, recevant au moins deux signaux sous leur forme logarithmique et délivrant un signal logari- thmique de la somme desdits signaux sous le signe logarithme est caractérisé en ce que les signaux d'entrée sous une forme logari- thmique soit Log rI et Log r2 sont appliqués à un circuit soustrac- teur délivrant un signal logarithme du rapport desdits signaux soit Log ri, ledit circuit soustracteur étant connecté à un circuit de transcodage délivrant le signal Log a été soustrait dans le circuit de soustraction. Suivant une variante de l'invention, le dispositif de traitement comporte un circuit déterminant quel signal est maximal ou minimal parmi les signaux logarithmiques appliqués au dispositif. D'autres avantages et caractéristiques de l'invention apparaî- tront au cours de la description d'exemples de réalisation donnés à l'aide des figures qui représentent outre la figure 1, concernant Part antérieur: - la figure 2, un dispositif de traitement suivant l'invention; - la figure 3, une variante du dispositif suivant l'invention; - la figure 4, une réalisation plus détaillée du dispositif de la figure 3 et - la figure 5, un diagramme schématique d'un dispositif com- plet de traitement pour l'addition d'une pluralité de signaux. Ainsi que cela a été rapporté dans l'introduction, il apparaît difficile et coûteux d'effectuer la somme ou la recombinaison d'au moins deux signaux, lorsque ceux-ci sont disponibles sous leur forme logarithmique. Suivant l'art antérieur qui a été rappelé, il est nécessaire pour obtenir le résultat cherché, de transformer les signaux reçus sous leur forme logarithmique, en leur forme linéaire, pour les addi- tionner, puis de retransformer le signal somme ainsi obtenu pour l'obtenir sous sa forme logarithmique. Toutes ces opérations néces- sitent un traitement des signaux réclamant un matériel abondant, principalement si l'on veut conserver l'avantage de la grande dyna- mique caractéristique des signaux logarithmiques. Suivant l'invention, on réalise cette somme en procédant de façon directe, c'est-à-dire en évitant la double transformation des signaux, de leur forme logarithmique à leur forme analogique, puis de la forme analogique du résultat de l'opération d'addition à sa forme logarithmique. La réalisation des dispositifs suivant l'invention est fondée sur l'observation suivante, que les signaux reçus sur lesquels on opère peuvent être traités de façon simple. Les signaux dentrée dans le cas o l'on dispose de deux signaux, sont représentés par l'expression Log rI et Log r2. Le dispositif suivant l'invention doit délivrer l'expression Log (rI + r2) On notera que si par hypothèse le signal rl est supérieur au signal r2, on peut écrire: r2 Log (rI + r2) =Log rI (1 ±rr) = Log rl + Log (1 ±) Cette expression montre qu'il faut réaliser l'addition du signal r2 Log rL et du signal Log (1 +r-). Pour calculer ce dernier signal, on détermine d'abord: r2 Log r2 = Log r2 - Log rl et à partir de cette expression on r calcule Log (1 + r2)dans une mémoire morte PROM, programmée à rcet effet. cet effet. Si le signal r2 est supérieur au signal rl, on détermine: 2495801' Log (rl + r2) = Log r2(1 +) = Log r2 + Log (1 +rl On détermine de la sorte à partir des signaux dcentrée, l'opération: Log r2- Log rl = Logr2 puis Log (1 + r2) dans une mémoire morte PROMI La figure 2 représente une première réalisation dun dispositif suivant l'inventi9n, dans lequel on utilise des opérateurs capables de traiter aussi bien des nombres positifs que des nombres négatifs. Dans ce cas il n'est pas nécessaire de faire une hypthese sur la grandeur comparée des signaux rl et r2. Les mots binaires représen- tatifs des expressions Log rl. et Log r2 comprennent un bit de signe dont il sera tenu compte dans le circuit de transcodage réalisant l'opération: Log ( 1 +) Le dispositif de la figure 2 comprend essentiellement un circuit de soustraction 19 auquel sont appliqués les signaux Log rl et Log r2, codés préalablement dans les circuits de codage 11 et 12 contr8lés par Phorloge 13. Ce circuit de soustraction délivre Pex- pression différence des signaux appliqués, soit: Log rl - Log r2, c'est-àdire LogI Le circuit de soustraction 19 est connecté à un circuit de trans- codage 20, mémoire morte PROM, qui réalise l'opération: Lcg (1 + r;) à partir du signal LogFr qu'elle reçoit. Suivant le signe du bit du signe de l'expression binaire du signal appliqué, cette mémoire 20 peut aussi bien donner le signal Log (1 + r) Un circuit additionneur 21 reçoit d'une part l'expression Log (1 + r) du circuit de transcodage 20 et d'autre part du circuit 12 l'expres- sion Log r2 qui a été l'expression soustraite dans le soustracteur 19. Conformément au traitement qui a été décrit, le circuit d'addition 21 délivre l'expression cherchée Log (rl + r2). Dans l'application qui est faite de ce dispositif d'addition de signaux logarithmique à un radar à diversité de fréquence, le schéma de la figure 2 doit être complété. Un circuit retard 10, retardant un des signaux par rapport à l'autre de la valeur T, déjà mentionnée est inséré dans la connexion reliant le codeur 12 au soustracteur 19. De plus, dans un radar diversité, on désire obtenir l'expression: Log r + r2 Log-_ :Dans ces conditions, cette expression peut s'écrire: Log r+ r2 = Log V + Log (rlI + r2) =Log + Lor x (1l. r, = Log + Log rl + Log (1 +FT) On ajoute au dispositif de traitement qui a été décrit, un circuit dit de normalisation 22 qui détermine le facteur Log 1 et effectue Vi2 l'addition de ce facteur et du résultat délivré par le circuit de sommation 21. Cette opération revient à retrancher 3 dB au résultat délivré en numérique par le circuit d'addition 21. On notera que dans cette réalisation, qui évite les transfor- mations des expressions logarithmiques en expressions linéaires et viceversa, la mémoire morte 20 a une capacité de l'ordre de 256 X 8 bits, capacité relativement faible par rapport à la capacité de la mémoire morte utilisée selon l'art antérieur. La figure 3 représente une variante du dispositif de la figure 2, dans laquelle on tient compte de la grandeur réciproque des expres- sions rI et r2, ce qui a pour conséquence d'introduire un circuit de comparaison. De la figure 2 à la figure 3 par conséquent, les circuits exécutant les mêmes fonctions et situés dans une même position portent les mêmes références. Les signaux Log rl et Log r2 sont codés en numérique dans les codeurs Il et 12 respectivement contr8ôlés par l'horloge 13. Ces codeurs sont connectés l'un et l'autre à deux comparateurs 23 et 24 qui ont pour fonction de déterminer, l'un 23 laquelle des expressions Log rn et Log r2 est maximale et Pautre 24 laquelle des expressions Log rn et Log r2 est minimale. Les sorties de ces comparateurs 23, 24 sont connectées respectivement aux deux entrées du circuit de soustraction 19 qui effectue l'opération Log rl - Log r2 si rn est plus grand que r2 ou Log r2 - Log rl si r2 est supérieur à rl. Le transcodeur 20 connecté au soustracteur 19 effectue suivant le cas, Polpération Logri donnant Log (1 +r) ou Logrl donnant Log (1 +r2 Le circuit d'addition 21 est connecté d'une part au circuit de transcodage 20 et au comparateur 23 par exemple, dont il reçoit soit l'expression Log rI, soit l'expression Log r2. Cet additionneur 21 délivre Pl'expression cherchée Log (rn + r2). Le dispositif suivant l'invention, dans son application à un radar à diversité de fréquence comprend en outre, un circuit de retard 10 retardant les signaux Log r2 par exemple de la valeur T, circuit inséré entre le codeur 12 et le comparateur 24, et un circuit 22 dit de normalisation et d'addition qui divise l'expression délivrée par le circuit 21, par V2et fournit à sa sortie S l'expression Log rI + r2 recherchée pour un radar. La figure 4 représente une réalisation plus détaillée du dispo- sitif de la figure 3 dans laquelle les comparateurs 23 et 24 sont remplacés par un comparateur 25 et deux circuits multiplexeurs 26 et 27. Les codeurs 11 et 12 délivrent respectivement les expressions Log rl et Log r2 sous la forme de deux mots binaires par exemple de 8 bits chacun. Ces mots sont appliqués respectivement aux deux entrées d'un comparateur 25 effectuant une comparaison bit à bit des deux mots binaires. L'un d'entre eux, dans le cas de l'application au radar à diversité de fréquence est retardé dans le circuit 10, imprimant un retard numérique LT, au mot numérique représen- tatif par exemple de Log r2. La sortie du comparateur 25 alimente d'une part le multiplexeur 26, connecté au codeur 11 et au codeur 12 éventuellement à travers le circuit à retard 10 et cPd'autre part le multiplexeur 27, connecté également au codeur 11 et au codeur 12 éventuellement à travers le circuit à retard 10. Ces multiplexeurs sont en fait des commutateurs électroniques commandés par le bit de comparaison délivré par le comparateur 25 qui sont ouverts suivant que les expressions Log rl et Log r2 sont maximales ou minimales. Suivant le cas alors et tout comme cela a été expliqué à propos de la figure précédente, le soustracteur 19 auquel sont connectés les multiplexeurs 26 et 27, exécute la fonction Log rI - Log r2 ou Log r2 - Log rl. Le transcodeur 20 connecté au soustrac- teur 19 et qui est par exemple une mémoire morte PROM de capacité 256 x 8 exécute la fonction rI r Log ( + ô) ou Log(l+ r2) qu'il transmet à l'additionneur 21 recevant par ailleurs Log rI ou Log r2 suivant que cette expression est plus grande que l'autre. Dans l'application au radar, un circuit additionneur 22 exécute la fonction Log + r2 Log V-2 qu'il délivre sous forme d'un mot binaire à 8 bits. On a ainsi décrit un dispositif de traitement de signaux logarithmiques réalisant la combinaison d'au moins deux signaux numériques donnés sous leur forme logarithmique. On a décrit également, l'application d'un tel dispositif, à un radar à diversité de fréquence, fonctionnant sur deux fréquences différentes et dont les émetteurs sont déclenchés, décalés l'unr par rapport à l'autre dun intervalle de temps A T. Toutefois, le dispositif suivant l'invention n'est pas limité au traitement de deux signaux. Fonctionnant dune manière semblable à celle décrite il peut traiter trois signaux ou plus. De fait si Log rI, Log r2 et Log r3 sont trois signaux exprimés sous leur forme logarithmique, qui peuvent bien évidemment être les signaux vidéo d'un radar à diversité de fréquence fonctionnant sur trois fréquences différentes Fl, F2, F3, un premier dispositif conformément à l'un de ceux décrits, figure 2 ou figure 3 peut effectuer le celcul sur Log rl et Log r2 délivrant Log (rl + r2). Ce signal est traité dans un dispositif du même genre avec le signal Log r3. Si le nombre des signaux logarithmiques augmentes il est toujours possible de proche en proche d'effectuer le traitement des signaux jusqu'à obtention du résultat final cherché Log (rI + r2 + r3... + rn). La figure 5 donne un diagramme schématique dun dispositif complet de traitement d'une pluralité de signaux logarithmiques destiné à délivrer sous sa forme logarithmique la somme des signaux apparaissant sous le signe logarithme. Dans cette figure 5, on voit dclairement comment sont disposés les différents circuits de traitement utilisés, le traitement de l'ensemble des signaux étant réalisé sous forme itérative. Dans le cas de l'application au radar à diversité de fréquence, chaque dispositif de traitement comportera en outre un circuit dit de normalisation, et un circuit de retard dont le retard variera de la valeur A T d'un dispositif à l'autre, le premier circuit à retard donnant un retard LT, le second dans le second dispositif de traitement un retard 2 AT et ainsi de suite. On a ainsi décrit un dispositif de traitement de signaux logari- thmiques opérant la recombinaison de ces signaux de façon à délivrer leur somme sous la forme logarithmique. On a décrit il également Papplication d'un tel dispositif de traitement à un radar à diversité de fréquence et également un radar comportant un tel dispositif. REVENDICATIONS 1. Dispositif de traitement de signaux logarithmiques, fonc- tionnant en numérique, recevant au moins deux signaux sous leur forme logarithmique et délivrant un signal logarithmique de la somme desdits signaux sous le signe logarithme,' caractérisé en ce que les signaux appliqués aux entrées (A, B) du dispositif sous leur forme logarithmique (Log rI et Log r2) sont appliqués à un circuit de soustraction (19) délivrant un signal logarithmique du rapport desdits signaux (Log rl, ledit circuit soustracteur (19) étant connecté à un circuit de transcodage (20) délivrant le signal Log (1 + n a à un circuit d'addition (21) recevant sur une seconde entrée le signal qui a été soustrait dans le circuit de soustraction (19). 2. Dispositif de traitement suivant la revendication 1, caracté- risé en ce qu'il comporte deux circuits de comparaison (23-24) recevant les signaux logarithmiques (Log rI et Log r2) et détermi- nant lequel desdits signaux est maximal ou minimal, la sortie de chacun de ces circuits de comparaison étant connectée au circuit de soustraction (19). 3. Dispositif de traitement suivant la revendication 2, carac- térisé en ce que les circuits de comparaison (23-24) sont constitués par un seul circuit de comparaison connecté aux entrées (A, B) du dispositif o sont appliqués les signaux logarithmiques à recombiner - et deux circuits multiplexeurs (26-27) choisissant sous la commande du signal de sortie du comparateur (25) le signal logarithmique le plus grand ou le plus petit, les deux circuits multiplexeurs (26-27) étant de plus connectés tous deux aux deux entrées (A, B) du dispositif. 4. Dispositif de traitement suivant la revendication 1, carac- térisé en ce qu'il est constitué par une mémoire morte PROM de capacité relativement faible. 5. Dispositif de traitement suivant la revendication 4, carac- térisé en ce que la mémoire morte a une capacité de l'ordre de 256 X 8 bits. 249580.1 6. Application du dispositif de traitement suivant l'une quel- conque des revendications 1 à 5, à un radar à diversité de fréquence fonctionnant sur deux fréquences différentes (FI, F2) dont les émissions sont décalées d'un intervalle de temps AT, et dont les récepteurs délivrent des signaux vidéo sous forme logarithmique (Log rn, Log r2), qui sont codés dans des circuits de codage appropriés, caractérisée en ce que le dispositif de traitement desdits signaux comporte en outre, un circuit à retard (10) connecté à la sortie dun des codeurs (12) et un circuit de normalisation et d'addition (22) connecté à la sortie du circuit additionneur (21) du dispositif et exécutant l'opération Log 1 + Log (r + r2) VE et délivrant le signal vidéo cherché (Logr). 7. Dispositif de traitement recevant plus de deux signaux sous leur forme logarithmique, caractérisé en ce qu'il comprend un certain nombre de dispositifs suivant la revendication 1, connectés en série les uns aux autres, chacun recevant comme signaux d'entrée le signal de sortie du dispositif précédent et un signal logarithmique d'entrée non encore traité. 8. Application du dispositif de traitement suivant la revendi- cation 7, à un radar à diversité de fréquence, fonctionnant sur plusieurs fréquences, dont les émissions sont décalées les unes par rapport aux autres d'un intervalle de temps L T, et dont les récepteurs délivrent des signaux vidéo sous leur forme logari- thmique, codés dans des circuits de codage appropriés, caractérisée en ce que chaque dispositif de traitement comprend connecté à un codeur recevant un des signaux vidéo, un dispositif à retard impri- mant un retard (n-1) L\T pour le rendre synchrone de l'autre signal et un circuit de normalisation constituant la sortie du dispositif de traitement, connectée au dispositif de traitement suivant, n étant le nombre des signaux vidéo logarithmiques traités. 9. Radar ài diversité de fréquence, comprenant un dispositif de traitement de signaux vidéo logarithmique suivant l'une des revendi- cations 6 et 8.