Brevet FR2497429A1 — publié le 19820702

PROCEDE ET DISPOSITIF DE RECENERATION DES SIGNAUX D'HORLOGE LORS DE LA LECTURE D'UNE MESIOIRE DE MASSE. La présente invention concerne un procédé et un dispositif de régénération des signaux d'horloge lors de la lecture d'une mémoire magnétique formant support d'informations d'un ensemble de données binaires codées sous forme d'une suite d'impulsions modulées en espacement. A titre d'exemple, la mémoire de masse peut-être constituée par un disque magnétique souple ou disquette, tournant généralement à une vitesse de 360 tours par minute, et recouvert d'une couche d'oxyde magnétique dont les particules sont orientées, lors d'une mise en mémoire, dans un sens ou dans l'autre sous l'action d'un champ magnétique extérieur. Les codes utilisés pour mémoriser une information dans ce cas, sont bien connus de l'Homme de l'Art sous les dénominations à double fréquence, modifiée ou non, ou à simple ou double densité d'enregistrement.Ces codes diffèrent essentiellement les uns des autres en ce que le signal d'horloge est ou n'est pas toujours mémorisé. Cependant, dans tous les cas, la fréquence et la phase des signaux mémorisés sont sujettes à des variations ou des dérives lentes dues aux variations de la vitesse de rotation du disque ou, par exemple, à une excentricité du positionnement du disque sur la platine de lecture. De ce fait, il est nécessaire de régénérer le signal d'horloge dans le dispositif de lecture de la mémoire pour avoir un faible taux d'erreur, Cette régénération est normalement obtenue au moyen d'un oscillateur commandé en tension, disposé dans une boucle d'asservissement.Dans le cas d'un codage des informations selon la technique de la simple densité d'enregistrement, la fréquence de répétition des impulsions est modulée en fonction des états binaires des infornations iules. li l alors neressaire d'utiliser un asservissement de phase dont les corrections soie. indépendante de ce t P fréquence de répétition Toutefois , un asservissement c phase sur les variations lentes de cette ocrn#re, es-r iii- capable d'agir correctement tant qu'il existe un battement important entre la fréquence du signal contenant les informations et la fréquence générée par l'oscillateur commandé, c'est-à-dire, avant synchronisation des signaux, Dans le cas d'un codage des informations selon la technique de la double densité d'enregistrement, les impulsions d'horloge ne sont pas toutes présentes dans la mémoire et un simple asservissement en fréquence ne permet pas de maintenir le synchronisme des signaux puisque ce codage implique une modification rapide de la fréquence de répétition dans certains cas déterminés, Mais un asservissement de phase sur les modifications lentes de cette dernière ne permet pas non plus, seul, la synchronisation initiale des signaux La présente invention repose sur le fait que dans tous les codes utilisés, chaque ensemble de données débute par un nombre déterminé de binons permettant d'effectuer une pré-synchronisation de l'oscillateur commandé. Selon l'invention, cet oscillateur commandé faisant office d'horloge de régénération, est initialement asservi en fréquence, puis, à la fin de L'étape de pré-synchronisation et pour avoir la synchronisé sation, il est asservi en phase sur les variations lentes de cette dernière, jusqu'à la fin de l'opé- ration de lecture de l'ensemble de données. Ce double régime d'asservissement permet d'obvier aux inconvénients précités tout en régénérant un signal d'horloge fiable. Le dispositif de régénération, pour la mise en oeuvre du procédé précité, est connecté à la sortie du circuit de mise en forme des signaux lusa Il est constitué par une boucle d'asservissement comprenant une première partie incluant en série une porte à impulsions qui ne laisse passer que les signaux d'horloge mémorisés, lorsque ceux-ci sont présents dans l'ensemble de données lues, et qui laisse passer tous les signaux lorsqu'une partie des dits signaux est manquante, et un comparateur de fréquences délivrant des échelons de courant d'amplitude calibrée et de largeur proportionnelle à l'écart entre la fréquence de répétition des signaux reçus, par l'intermédiaire de la dite porte, et la fréquence des signaux délivrés par l'oscillateur commandé, sur deux sorties différentes selon le signe dudit écart et ne délivrant aucun signal en cas d'égalité des dites fréquences, une deuxième partie incluant un détecteur de phase pulsé qui assure la détection d'égalité de phase et qui est constitué par un circuit d'échantillonnage d'un signal en dent de scie délivré par le dit oscillateur, ce circuit étant commandé par le signal issu du circuit de mise en forme, de manière à engendrer un signal d'erreur proportionnel à la différence entre la valeur instantanée du signal échantillonné et sa valeur moyenne, les signaux de sortie des dites première et deuxième parties étant appliqués à une troisième partie comprenant essentiellement un circuit sommateur effectuant la somme des signaux issus du comparateur de fréquences et du détecteur de phase et, en série, un circuit intégrateur délivrant un signal de commande appliqué au dit oscillateur commandé. L'invention sera mieux comprise et d'autres buts, avantages et caractéristiques de celle-ci apparaitront plus clairement à la lecture de la description qui suit, à laquelle une planche de dessin est annexée pour illustrer un mode préféré de réalisation. La figure unique représente schématiquement un disposi- tif de régénération de signaux d'horloge conforme à la présente invention. En référence maintenant à cette figure unique, le flot d'informations lues dans la mémoire magnétique au moyen d'une tête magnétique de lecture 1, est appliqué à l'en- trée d'un circuit de mise en forme 2. Ce circuit 2 de mise en forme, présente l'avantage de permettre de rendre indépendallte des fluctuations de la largeur et de l'amplitude des signaux lus, l'opératin d'échantillon- nage effectuée par le détecteur de phase 3, de manière à augmenter la star lité du gain de ce dernier. Le signal mis en forme est alors directement appliqué à un contrôleur classique, non représenté sur la figure, par l'intermédiaire de la connexion 4. La porte à impulsions 5 reçoit directement les signaux remis en forme par le circuit 2, Elle est constituée de manière connue par un temporisateur qui permet de supprimer les binons de données dans le signal reçu et, donc, de ne laisser subsister que les signaux d'horloge mémorisés, Si ceux-ci sont présents dans liensem- ble de données lues, comme dans le cas dln codage en simple densité et qui laisse passer tous les signaux lorsque les signaux d'horloge ne sont pas systématique ment: présents dans le signal reçu comme dans le cas d'un codage en double densité. Du fait de cette alternative, un signal de validation indiquant le code choisi est appliqué à cette porte 5 par l'intermédiaire de la connexion 6. Cette dernière est également reliée à l'oscillateur commandé 7 de manière à fixer préalablement la plage de fonctionnement de cet oscillateur. En effet, selon l'exemple indiqué, la fréquence du signal composite en simple densité est sensiblement égale à 500 kHz tandis qu'elle est voisine de 1 MHz on double densité. L'oscillateur commandé 7 comprend favorablement, un convertisseur linéaire courant/fréquence en série avec un miroir de courant de manière à constituer un oscillateur commandé par tension. Il délivre un signal analogique en dents de scie et au moins, un signal logique à la même fréquence. Si, comme c'est généralement le cas, l'oscillateur 7 fonctionne à une fréquence double de celle du signal d'horloge à régénérer, des diviseurs de fréquence doivent être prévus ; dans un but de clarté, de tels diviseurs n'ont pas été représentés sur la figure. Le détecteur d'égalité de phase 3 est constitué par un circuit d'échantillonnage du signal en dents de scie délivré par l'oscillateur 7, commandé par le signal mis en forme. Le signal délivré par ce détecteur 3 est un signal d'erreur dont l'amplitude est, proportionnelle à la différence entre la valeur instantanée, échantillonnée de la dent de scie et sa valeur moyenne servant de tension de référence. Le comparateur de fréquence 8, délivre des échelons de courant dont la largeur moyenne et la récurrence sont proportionnelles à l'écart des fréquences du signal re çu par l'intermédiaire de la porte à impulsions 5 et d'un signal logique engendré par l'oscillateur 7. Ces échelons sont délivres sur deux sorties différen-- tes 9, 10 selon le signe de cet écart Bien évidemment, aucun signal n est- délivré par i cm parateur de fréquence 8 lorsque l'écart en les '--'- fré- quences, est nul. De ce fait, ce comparateur 8 fonction ne indépendamment de la phase des signaux ins. Enfin, la troisième ya-rtie de cette boucle d1asservis- semant comprend essentiellement un c:#rcui t sommateur 12 et un circuit in-:égratewr 13 pour effectuer la somme des signaux délivrés sur les sorties 9, 10, 11 des comparateur 8 et détecteur 3, et ajuster les gains relatifs de ceux ci grâce à une rétro-action ainsi que le lieu des pales de la boucle d'asservissement. La borne de sortie du circuit intégrateur 13 est connectée à l'oscilla- teur 7 de manière à commander ce dernier. Le fonctionnement du dispositif peut être résumé ainsi Si le code choisi est le code simple densité d'enregis-trement (également appelé double fréquence), la porte 5 à impulsions est validée. Les signaux lus, remis en fort me par le circuit 2, sont appliqués à cette porte 5 qui ne laisse subsister que les signaux d'horloge qui sont alors appliqués au comparateur de fréquence 8. L'oscillateur 7 dont la plage de fonctionnement a été choisie voisine de la fréquence du signal à régénérer se synchronise alors gracie a un asservissement en fréquence pendant l'étape de pré-synchronisation, durant laquelle un nombre déterminé de binons identiques est lu dans la mémoire, puisque, tant qu'il n'y a pas synchronisation, an signal apparaît sur l'une des sorties 9 ou 10 du comparateur S, ce signal, traité par les circuits 12 et 13 de la boucle, permettant de modifier la fréquence du signal engendré par l'oscillateur commandé 7. Pendant cette étape, c'est-à-dire, tant que l'oscil- lateur 7 n'est pas synchronisé ou, autrement dit, tant qu'un signal est délivré sur l'une des bornes de sorties 9 ou 10 du comparateur de fréquences 8, les signaux issus du détecteur d'égalité de phase 3 sont annulés par le circuit intégrateur 13 puisqutils sont alors périodiques alternatifs, donc que leur valeur moyenne est nulle, Dès que le comparateur de fréquences 8 ne délivre plus aucun signal sur l'une de ses bornes 9 ou 10, l'oscillateur commandé 7 est synchronisé. A ce moment là, les signaux issus du détecteur de phase 3 ne sont plus périodiques alternatifs et présentent une valeur moyenne différente de zéro lorsque le signal lu n'est pas en phase avec le signal régénéré. Les signaux issus du détecteur de phase 3 sont donc alors pris en compte par le circuit intégrateur 13 pour commander ltoscillateur 7, dont la sortie 14 délivre le signal d'horloge régénéré. Il en est de même si le code choisi est le code à double densité d'enregistrement (autrement appelé à double fréquence modifiée), le signal de validation appliqué à la porte à impulsions 5 par la connexion 6 rendant passante cette porte 5 et modifiant la plage de fonctionnement initiale de l'oscillateur commandé 7. Comme on peut aisement le constater, l'asservissement en phase de l'oscillateur 7 n'est effectuée qu'à partir du moment où cet oscillateur 7 est synchronisé grâce à un asservissement initial en fréquence. Le dispositif décrit, permet donc de passer automatiquement d'un asservissement à l'autre pour ne profiter que des avantages apportés par chacun d'eux dans la lecture d'une mémoire magnétique au cours de laquelle une dérive lente des signaux peut survenir, Bien que seul un mode de réalisation de l'invention ait été décrit, il est évident que toute modification apportée par l'Homme de l'Art dans le me ne esprit ne sortirait pas du cadre de la présente invention REVENDICATIONS 1. Procédé de régénération des signaux d'horloge lors de la lecture dans une mémoire de masse telle que disque magnétique souple, d'un ensemble de données binaires codées sous forme de suite d'impulsions modulées en espacement, lecture au cours de laquelle une dérive lente des signaux peut survenir, chaque ensemble de données débutant par un nombre déterminé de binons permettant d'effectuer une pré-synchronisation d'un oscillateur commandé faisant office d'horloge de régénération, dont le signal de sortie est asservi aux signaux mémorisés, caractérisé en ce que ledit oscillateur commandé (7) est d'abord asservi en fréquence, puis, à la fin de l'étape de pré-synchronisation et pour obtenir la synchronisation, il est asservi en phase. 2. Dispositif pour la mise en oeuvre du procédé selon la revendication 1, connecté directement à la sortie d'un circuit (2) de mise en forme des signaux lus, caractérisé en ce qu'il est constitué par une boucle d'asservissement comprenant - une première partie incluant en série une porte à impulsions (5) ne laissant passer que les signaux d'hor loge mémorisés lorsque ceux-ci sont présents dans l'ensemble des données lues et laissant passer tous les signaux lorsqu'une partie desdits signaux est manquante et un comparateur de fréquences (8) délivrant des échelons de courant d'amplitude calibrée et de largeur moyenne proportionnelle à l'écart moyen entre la fréquence de répétition des signaux reçus par l'intermédiaire de ladite porte (5) et la fréquence des signaux logiques délivrés par l'oscillateur commandé (7), sur deux sorties différentes (9,10) selon le signe dudit écart et ne délivrant aucun signal en cas d'égalité desdites fréquences. - une deuxième partie incluant un détecteur de phase pulsé (3) constitué par un circuit d'échantillonnage d'un signal en dents de scie délivré par ledit oscillateur (7) à la même fréquence que celle desdits signaux logiques, ce circuit étant commandé par le signal issu dudit circuit de mise en forme (2), de manière à engendrer un signal d'erreur proportionnel#à la différence entre la valeur instantanée du signal échantillonné et sa valeur moyenne servant de tension de référence. - une troisième partie à laquelle sont appliqués les signaux de sortie desdites première et deuxième parties et incluant essentiellement un circuit sommateur (12) et un circuit intégrateur (13) effectuant la somme des signaux issus desdits comparateur (8) et détecteur (3) et délivrant un signal de commande appliqué au dit oscillateur (7).