Brevet FR2490054A1 — publié le 19820312

L'invention se situe dans le cadre de la logique du centrale de plusieurs usagers périphériques du type P.C.M. (par exemple des centraux téléphoniquesterminaux) au moyen d'un poste central de transit constitué par un réseau de transit et par une commande centrale; la commande centrale est constituée par deux ordinateurs identiques dont chacun est constitué par une unité centrale d'élaboration, par une unité d'entrée-sortie et par une unité de mémoire centrale; 1'unité centrale d'élaboration est constituée à son tour par une unité de génération des temps de base, par une unité de console, par une unité de surveillance, par Iaprésente unité de mise à jour et de synchronisation et par une unité de contrôle desdites unités. Dans des conditions de fonctionnement normal les deux ordinateurs (habituellement indiqués comme martre et comme "asservi") travaillent en synchronisme, c'est-à-dire qu'ils remplissent en.meAme#temps (avec une tolérance de l'ordre de quel ques centaines de nono-secondes) les mêmes fonctions, mais un seul ordinateur (le mattre) est apte au contrôle des usagers périphériques. Il se pose donc un double problème. Le premier problème est relatif au contrôle de la synchronisation effective des deux ordinateurs dans le but d'intervenir sur ces derniers, en cas de vérification de non synchronisme, de façon à les isoler pour localiser une panne éventuelle (avec commutation éventuelle mattre-asservi) au moyen d'interventions appropriées (par exemple diagnostics du premier et du deuxième niveau). le deuxième problème est relatif au eas-où un seul ordi--nateur gère les usagers périphériques (le maître),tandis que l'autre remplit des fonctions tout-à-fait differentes (par exemple il est en diagnostic) : il se pose donc le problème de mettre à jour ce dernier (au moyen du martre), avec mise à jour globale et avec mise à jour contrôlée par le martre meme, dans le but de le rendre successivement apte au synchronisme avec ledit mattre. La prérogative de la présente invention est de fournir une unité de mise à jour et de synchronisation pour chaque ordinateur de la commande centrale d'une pluralité d'usagers périphériques, qui contrôle le synchronisme des deux ordinateurs constituant ladite commande centrale d'une manière flexible, s'adaptant donc dynamique ment aux différentes activités effectuées par la meme commande centrale, intervenant de toute façon pour isoler en temps utile les deux ordinateurs en cas de manque de synchronisme avec une requête successive de programmes appropriés spécialisés pour ie diagnostic de l'état des deux ordinateurs. D'autres prérogatives de la présente invention consistent à fournir une unité de mise à jour et de synchronisation réalisée de façon à gérer les requ8tes d'interruption pour la transition des états de l'ordinateur de la commande centrale vers l'unité centrale de contrôle correspondante, ainsi que l'échange d'informations relatives à la mise à jour vers l'autre unité de mise à jour et de synchronisation de l'ordinateur adjacent. Enfin une prérogative ultérieure de la présente invention consiste à fournir une unité de mise à jour et de synchronisation qui ne satisfasse pas seulement les prérogatives indiquées ci-dessus, mais réalise aussi la mise à jour de l'ordinateur asservi de la part de l'ordinateur maître. les prérogatives indiquées ci-dessus sont obtenues au moyen de la présente invention, qui considère une unité de mise à jour et de synchronisation de la commande centrale d'une pluralité d'usagers périphériques, ladite unité de mise à jour et de synchronisation étant prévue dans chacun de deux ordinateurs identiques constituant la commande centrale, chaque ordinateur iant ccnstitué par une unité centrale d'élaboration, par une unité de mémoire centrale et par une unité d'entrée-sortie connectées mutuellement à travers un canal de découplement électrique, ladite unité centrale d'élaboration étant constituée par une unité centrale de contrôle, par une unité de génération des temps de base, par une unité de surveillance, par ladite unité de mise à jour et de synchronisation et par une unité de console, ces dernières unités étant connectées à ladite unité centrale de contrôle à travers un premier et un deuxième canal de transit d'informations respectivement en sortie et en entrée de la et dans la même unité centrale; ladite unité de mise à jour et de synchronisation est caractérisée par le fait qu'elle comprend une section de contrôle microprogrammée asservie aux commandes de ladite unité centrale de contrôle: une section d'enregistrement des informations et des commandes en entrée et en sortie dans la et de la même unité de mise à jour et de synchronisation, connectée aux deuxdits premier et deuxième canal et asservie aux commandes de ladite section de contrôle microprogrammée; une section de comparaison, asservie aux commandes de ladite section de contrôle, connectée à ladite section d'enregistrement et à l'unité centrale de contrôle correspondante à travers un troisième canal; une section d'interface avec la section homonyme de 1.'unité de mise à jour et de synchronisation de l'ordinateur adjacent, connectée à toutes les sections précédentes; lesdites sections de contrôle microprogrammée, d'enregistrement, de comparaison et d'interface étant destinées à gérer respectivement les interruptions vers l'unité centrale de contrôle correspondante, à gérer le trafic des informations avec l'unité de mise à jour et de synchronisatio#n de l'ordinateur adjacent et enfin à gérer la synchronisation entre l'unité centrale de contrôle correspondante et l'unité centrale de contrôle dudit ordinateur adjacent. les caractéristiques de la présente invention sont mises en évidence plus loin avec référence aux planches de dessins cijointes dans lesquelles la figure 1 illustre un diagramme à blocs possible de la commande centrale. La figure 2 illustre un autre diagramme à blocs de 1' ordinateur A représenté dans la figure 1. La figure 3 illustre un diagramme à blocs des états des ordinateurs. La figure 4 illustre un diagramme à blocs possible illustrant la synchronisation des microprogrammes entre les deux unités centrales de contrôle de la commande centrale et les unités de mise à jour et de synchronisation associées dont il est question dans la présente invention. La figure 5 illustre un diagramme à blocs possible de la présente unité de mise à jour et de synchronisation; La figure 6 illustre un diagramme à blocs possible de la section de contrôle microprogrammée de la présente unité de mise à jour et de synchronisation. La figure 7 illustre un diagramme à blocs plus détaillé du détail H indiqué dans la figure 5 de la section de comparaison dont il est question dans la présente unité de mise à jour et de synchronisation. La figure 8 illustre un diagramme à blocs possible 'exemplification du flux des informations pendant les activités de mise à jour de l'ordinateur asservi de la part de l'ordinateur mature. En référence à ces figures, on a indiqué par 1 une commande centrale destinée au contrôle d'une pluralité d'usagers périphériques 5 (par exemple des centraux téléphoniques terminaux); ladite commande centrale est constituéepar deux ordinateurs A, 3 identiques entre eux. Chaque ordinateur, par exemple l'ordinateur A, est constitué par une unité de mémoire centrale 2 (constituée par plusieurs modules 2a), par une unité centrale d'élaboration 3 (connectée à l'unité homonyme de l'ordinateur B à travers des canaux d'interconnexion 116) et enfin par une unité d'entrée-sortie 4 (constituée par des modules 4a). les unités d'entrée-sortie 4 des deux ordinateurs peuvent être connectées aux usagers périphériques 5 à travers des canaux 7a, 7b, et elles peuvent être en outre eonnectées, à travers des canaux 8a, 8b, à une unité 6 destinée à la commutation Vers un ordinateur de support 7 dont les buts et dont les fonctions, n'ont pas été indiqués parce qu'ils n'ont pas-de rapport avec la présente invention. L'unité de mémoire centrale 2, l'unité centrale d'élaboration 3, et l'unité d'entrée-sortie 4 sont interconnectées entre elles à travers un canal 118 (canal général) destiné à effectuer un découplement électrique entre lesdites unités. L'unité centrale d'élaboration 3 est constituée à son tour par une unité centrale de contrôle 10 (connectée à la mémoire centrale 2 à travers un canal 9b intéressé par les commandes de et vers la mémoire même et connectée en outre à l'unité d'entréesortie 4 à travers un canal 9a pour le transit des commandes de et vers la même unité), par une unité de génération des temps de base 11, par une unité de surveillance 12, par la présente unité de mise à jour et de synchronisation 13 et enfin par une unité He console 14; les unités 11, 12, 13, 14 sont connectées aux unités homonymes de l'ordinateur adjacent à travers des canaux correspondants 1t, 12, 13, 14 (figure 2). En référence à la figure 5, on a indiqué par 13a, 13b, 13c, 13d, autant de sections constituant la présente unité de mise à jour et de synchronisation 13; lesdites sections localisent, dans l'ordre, la section de contrôle microprogrammée, la -ection d'enregistrement des informations et des commandes en entrée et en sortie dans la et de l'unité 13, la section de comparaison entre les informations en sortie et les informations en entrée dans ladite unité 13 et enfin la section d'interface avec la section homonyme de l'unité de mise à jour et de synchronisation de l'ordinateur adjacent.En référence à la section 13b, on a indiqué par 19 un registre des commandes, connecté en entrée à un premier canal 15 (provenant de l'unité 10) et en sortie à la section microprogrammée 13a, destiné à la mémorisation des instructions provenant de l'unité centrale de contrôle 10; encore en référence à la section 13b, on a indiqué par 20 et par 21 respectivement un premier et un deuxième registre respectivement connectés en entrée au premier canal 15 et à un deuxième canal 16 (connecté à l'unité 10); le registre 20 est destiné à la mémori sation des informations en sortie de l'unité 10 (c'est-à-dire les adresses et les données en sortie) tandis que le registre 21 est destiné à la mémorisation des données en entrée dans la même unité 10. les sorties des registres 20 et 21 confluent à l'entrée d'un premier sélecteur 24 lequel, à travers un canal 29, est asservi à la commande de la section 13a; la fonction dudit premier sélecteur 24 consiste à envoyer dans son canal de sortie 25 (ou quatrième canal) les informations mémorisées sur l'un ou sur l'autre registre. La section 13b est complétée par un autre registre 23 (interconnecté entre les canaux 15 et 16) dont il sera question par la suite, et par un canal 22 résultant de l'union d'un cinquième et d'un sixième canal indiqués respectivement par 26 et par 27; le cinquième canal 26, qui est connecté à la sortie du registre des commandes 19 et qui aboutit dans la section d'interface 13d, est destiné à envoyer les commandes de la présente unité de mise à jour et de synchronisation (relative à l'ordinateur A) vers l'unité de mise à jour et de synchronisation de l'ordinateur adjacent B; le sixième canal 27, qui provient de ladite section d'interface 13d, est destiné à recevoir les commandes provenant de l'unité de mise à jour et de synchronisation dudit ordinateur adjacent B. Si l'on indique par B l'ordinateur éloigné et par A l'ordinateur proche et si l'on spécifie que la parole d'instruc- tion de la présente unité est constituée par 24 bits et qu'elle est divisée en deux unités respectivement destinées à l'ordinateur éloigné et à l'ordinateur proche et si l'on spécifie encore que chaque unité est divisée en deux parties respectivement destinées à l'aptitude à recevoir et à l'aptitude à transmettre, il s'en suit que dans le canal 22 se "compose" la parole d'état des commandes de la présente unité : ladite parole est envoyée, à travers le canal 16, à l'unité 10. En référence à la figure 6, qui illustre un diagramme à blocs possible de ladite section de contrôle microprogrammée 13a, on a indiqué par 32 un premier bloc connecté en entrée audit registre des commandes 19 et audit sixième canal 27: la fonction dudit bloc est d'engendrer, dans son canal de sortie 32a, un signal électrique localisant l'invalidation de la parole de commande engendrée par l'élaborateur A si la parole d'état de commande de l'état des commandes de l'ordinateur B ne le permet pas. ledit canal 32a est connecté à l'entrée d'un deuxième bloc 34 auquel est en outre connecté ledit canal 27; ledit deuxième bloc 34 est prévu pour gérer les requêtes d'interruption (envoyées à l'unité centrale de contrôle correspondante 10 à travers un canal 10a) provenant soit de l'ordinateur B (à travers le canal 27) soit du premier bloc 32. ledit canal 32a aboutit à un troisième bloc 33 dont la fonction est de coder les commandes provenant du registre 19 et du canal 27 (c'est-à-dire les commandes localisant l'état de L'ordinateur). La sortie du troisième bloc 33 est connectée à un bloc microprogrammé 30 qui est constitué par trois mémoires PROM (in di-quées par 30a) ce qui permet d'obtenir une parole de micro instruction (qui peut être obtenue à la sortie du registre correspondant indiqué par 30b) constituée par 24 bits; la sortie du Dloc 33 est en outre connectée à la première zone Z1 (constituée par 5 bits) du registre 30b. A ladite zone Z1 est en outre connectée la sortie d'un quatrième registre 35 dont l'entrée est connectée à l'unité centrale de contrôle 10; la fonction du registre 35 est de mémoriser le cycle en cours d'élaboration de la part de l'unité 10, dans le but d'intervenir, suivant ce qui sera dit par la suite, sur l'adresse de la micro-instruction fournie par le bloc microprogrammé 30; les blocs 33, 35 sont activés par le registre 30b (Zone Z2) Toujours en référence à la figure 6, on a indiqué par 36 un bloc de circuits bistables (indiqués part. les techniciens de la branche comme drapeaux) connecté en entrée à l'unité centrale de contrôle 10; ladite unité 10, au moyen de quatre canaux 36a, b c, d, peut afficher les bistables respectifs (état électrique de travail) qui sont remis à zéro (état-électrique de repos) par un cinquième bloc 39 d'initialisation, ce dernier étant connecté soit à un balayage 31 (dont il sera question par la suite) soit à une zone Z3 (constituée par trois bits) du-registre 30b. les sorties desdits bistables confluent dans des canaux correspondants 36a, b, c, d; l'état d'affichage des canaux 36a, b, c, d est une fonction de la production intervenue dé microordres correspondants effectuée par l'unité 10. La production intervenue de micro-ordres dans les canaux 36a, b, c, d, localise respectivement les informations de présence d'adresse, présence de la donnée en-sortie, présence de la donnée en entrée et fin de phase intervenue : la raison de ette terminologie sera expliquée par la suite. lesdits canaux 36a, b, c, d, confluent à l'entrée d'un deuxième sélecteur de données 38 auquel conflue en outre un bistable 37 (ou drapeau) asservi à la commande de la section de contrôle microprogrammée 113a de l'unité de mise à jour et de syn chronisatioei 113 de l'ordinateur adjacent B; même le bistable 37, comme le bloc 36, présente dans son canal de sortie 37a deux différents états électriques de repos et de travail (affichage ~et remise à zéro); la configuration électrique de travail est imposée, comme cela sera expliqué par la suite, par ladite section 113a, tandis que l'état électrique de repos est imposé par le bloc 39. le deuxième sélecteur de données 38 est connecté à la troisième zone Z3 (définie par 3 bits) de la sortie du registre 30b; de cette façon, sur commande du bloc microprogrammé 30, il est possible de reproduire dans le canal de sortie 40 du sélecteur de donnée 58, l'état électrique des canaux correspondants en entrée (c'est-à-dire les canaux 36a, b, c, d et 37a). ledit canal 40 est connecté à l'entrée d'un quatrième bloc 41 à l'entrée duquel conflue en outre un canal 43 portant les signaux électriques qui balayent le temps de l'horloge fondamentale de l'unité centrale de contrôle 10; le quatrième bloc 41 présente deux sorties 41 a, 41b, envoyées respectivement à l'entrée d'un premier circuit logique ET 46 et d'un deuxième circuit logique ET 44; à l'entrée des deux dits circuits logiques ET est envoyé le signal de l'horloge fondamentale de l'unité 10; la sortie du circuit logique 46 commande le balayage (indiqué génériquement par 31) du bloc microprogrammé 30, tandis que la sortie du circuit logique 44 est connectée à un compteur 45 (connu comme compteur de "time-out") ce dernier étant connecté à l'unité de surveillance 12. La fonction du quatrième bloc 41 (constitué par exemple par un bistable du type D) consiste à synchroniser ltétat des drapeaux 36 et 37 avec l'horloge fondamentale de l'unité 10; autrement dit si le canal d'entrée au sélecteur 38 (et sélectionné par le bloc microprogramme 30) est dans l'état électrique de travail, cela est reproduit même dans le canal de sortie 40; dans ce cas le compteur 45 n'est pas activé et le circuit 46 ne bloque pas le balayage 31; par contre dans le cas où le canal sélection zé ne correspondrait pas à l'état électrique de travail, on aurait la suspension de la sortie de l'horloge fondamentale, à la suite de quoi le circuit 44 activerait le compteur 45 et le circuit 46 bloquerait le balayage 31; cette dernière situation se prolonge- rait tant que dans le canal sélectionné persisterait l'état électrique de repos : si cette situation se prolongeFit pendant un temps supérieur à un temps préétabli au moyen de moyens connus #ans le compteur 45,, ce dernier alarmerait l'unité de surveillance 12 ce qui provoquerait l'intervention de cette dernière. les sorties du registre 30b ne définissent pas seulement lesdites zones Z1, Z2, Z3 (qui engagent au total par exemple dix bits), mais elles définissent aussi une autre zone Z4 (du bit 13 jusqu'au bit 17) qui aboutit audit canal 29 et une zone ultérieure Z5 (du bit 18 aubit 23) est connectée à l'unité centrale de controIe correspondante 10 : la fonction de ladite zone Z5 sera mieux ex#pliquée par la suite. Dudit registre 30b part en outre un canal 76 qui se termine dans l'unité de mise à jour et de synchronisation 113 de l'ordinateur adjacent 13, de même qu'un autre canal 74 qui se termine dans un bistable (ou drapeau) 75 associé à ladite unité de contrôle 10 : la fonction de ce circuit -électrique 75 sera expliquée par la suite. le contrôle de la parité des signaux intéressant les canaux 76, 74, 29, et les canaux associés auxdites zones Z2 et S5 est effectuée au moyen d'un contrôleur opportun 47 qui alarme, en cas d'erreurs de parité l'unité de surveillance associée 12. En référence à la figure 7, on a indiqué par 48 un cinq; quième registre (dérivé en parallèle du quatrième canal 25) destiné à la mémorisation des informations passant dans le même canal 25 (informations en sortie de la présente unité de mise à jour et de synchronisation); la sortie du registre 48 alimente en parallèle une entrée de deux comparateurs identiques 50a, 50b dont l'autre entrée est alimentée, toujours en parallèle, par la sortie d'un sixième registre 49 ce dernier étant destiné à la mémorisation des informations qui lui arrivent à travers un septième canal indiqué par 28 (informations en entrée dans la présente unité de mise à jour et de synchronisation); la sortie du registre 49 n'est pas connectée seulement auxdits comparateurs, mais aussi à lln troisième canal 17 (dont il sera question par la suite), qui se termine dans la section d'interface (avec les unités 4 et 2) prévue dans l'unité centrale de contrôle 10 relative à l'unité de mise à jour et de synchronisation de l'ordinateur A. les informations en sortie des registres 48, 49 sont contrôlées en parité par les contrôleurs correspondantè 52 51 dont les sorties se terminent par un additionneur indiqué par 53; la sortie de l'additionneur 53, ainsi que les sorties des- com-- parateurs 50a, 50b confluent dans un sixième bloc 54 (dont il sera question par la suite) asservi, à travers un canal 55, aux commandes provenant du bloc microprogrammé 30 et pourvu de deux sorties 56a, 56D, aboutissant respectivement à l'unité centrale de contrôle 10 et à l'unité dé surveillance 12. En référence à la figure 5, il devient évident que le canal 25 (à travers lequel passent les informations en sortie) alimente un émetteur 57 (ou premier émetteur) prévu dans la section d'interface 13d; l'émetteur 57 est destiné à transmettre les informations provenant du canal 25 vers un récepteur correspondant situé dans la section homonyme d'interface de l'ordinateur adjacent B. les informations en sortie de l'émetteur 57 sont reçues par un premier récepteur 58 (prévu dans la section d'interface 13d) dans le but d'être contrôlées en parité par un contrôleur 59 dont la sortie aboutit à un deuxième additionneur indiqué par 60, ce dernier étant connecté à ladite unité de surveillance 12. Dans la section d'interface 13d est prévu un deuxième émetteur 61 auquel aboutit ledit canal 26; ainsi il est possible de transmettre à l'unité de mise à jour et de synchronisation relative à l'ordinateur adjacent B l'état des commandes de l'unité de mise à jour et de synchronisation de l'ordinateur A; d'une manière analogue à ce qui a été exposé ci-dessus, au moyen d'un deuxième récepteur 62 et d'un contrôleur de parité 63 sont contrôlées en parité les informations en sortie de l'émetteur 61 et le signal d'erreur éventuel conflue dans ledit deuxième addition fleur 60. La section d'interface 13d est en outre pourvue d'un troisième récepteur 64 et d'un quatrième récepteur 65 respecti ement disposés en série au canal 28 et au canal 27 dont il a Aéjà été question#. Dans ladite section d'interface 13d on a en outre prévu .in autre émetteur 67 et un autre récepteur 66 associés à des canaux correspondants 67a, 66a ces derniers étant. destines au "colloque" entre les unités de mise à jour et de synchronisation relatives aux ordinateurs A, B. Comme on l'a déjà rappelé, la présente unité de mise à jour et de synchronisation a pour but de synchroniser et de mettre à jour les deux ordinateurs A,B qui composent la commande centrale 1. On suppose que les deux ordinateurs A, B fonctionnent d'une manière asynchrone incohérente, autrement dit si les deux ordinateurs n'exécutent pas nécessairement les mêmes instructions dans les mêmes intervalles de temps : par exemple l'ordinateur B gère les usagers 5 (ordinateur maître) et l'ordinateur A, par exemple, est en train d'exécuter un programme de diagnostic consé- quent à une alarme précédente révélée par l'unité correspondante de surveillance 12 (l'ordinateur A est asservi). l'écriture sur la parole de commande de l'ordinateur asservi A d'une requête de mise à jour (si la requête est accueil lie) provoque la transition de la commande centrale dans l'état asyn- chrone prêt pour la mise à jour (cela a été indiqué dans la figure 3 où on a indiqué par As l'état asynchrone incohérent et par Apa l'état asynchrone prêt pour la mise à jour, tandis que la requête Je mise à jour a été indiquée par la flèche F1). Dans ce cas il y a un rapport étroit entre les deux or dinateurs et l'écriture sur la parole de commande de l'ordinateur astre (dans ce cas le B) d'une activité de mise à jour provoque la transition en état de mise à jour A a (flèche F2) avec une ac tivité à cycle volé sur l'ordinateur asservi (dans ce cas ltor- dinateur A) amorcée par l'ordinateur maltre. Cela comporte en même temps l'aptitude à transmettre de l#se.ction émettrice (dans ce cas de l'ordinateur B) et l'aptitude à recevoir de la section réceptrice (dans ce cas de l'ordinateur A) : voir ce qu'on a déjà dit à propos de la parole d'état -#es -commandes de l'unité de mise à jour et de synchronisation. la mise à jour, comme celà est connu, peut être réali bée sur contrôle du programme de 11 unité centrale de contrôle associée à la section émettrice ou au moyen d'une mise à jour globale. Dans le premier cas le contenu de la mémoire du maître est recopié, d'une manière rigide, sur la mémoire de ltordina- teur asservi; dans ce cas l'unité centrale de contrôle 110 de l'ordinateur B envoie à l'unité de mise à jour et de synchronisation correspondante 113 l'adresse calculée et la donnée lue qui est envoyée à la section réceptrice de l'unité de mise à jour et de synchronisation 13 de l'ordinateur A; ladite unité 13 enverra à l'adresse indiquée la donnée lue avec une opération de DMA à cycle valé (cycle stealing): autrement dit l'unité 13 attend que l'unité centrale de contrôle 10 correspondante achève sa phase mourante pour se substituer à elle (c'est-à-dire qu il y a une congélation sur l'unité 10) dans le but, comme on l'a déjà rappelé, d'écrire la donnée reçue à l'adresse indiquée sous contrôle de l'unité de mise à jour et de synchronisation 13. la mise à jour globale (qui est prioritaire par rapport aux autres programmes) tient compte de l'évolution dynamique des usagers 5; autrement dit le maître altère une de ses allocations de mémoire ce qui se produit en même temps même sur l'ordinateur asservi sans contrôle du programme du maître même; même dans ce cas la section réceptrice relative à l'ordinateur A exécute sur sa propre unité centrale de contrôle 10 une congélation en effectuant, comme on l'a déjà rappelé, une opération de DMA à cycle volé; les registres et les canaux utilisés pour les activités de mise à jour dont il a été question ci-dessus seront rappelés par la suite après avoir effectué d'une manière exhaustive l'ac tivité de synchronisme entre les deux ordinateurs A,B. Une fois terminée la mise à jour, qui coincide avec l'écriture sur la parole de commande de l'ordinateur maître de la requête de synchronisme, on a la transition (si la requête cor espondante est accueillie) en état de synchronisme de la commande centrale (flèche F3) avec l'aptitude de la comparaison (état SaC) où les deux ordinateurs exécutent les mêmes instructions dans les mêmes intervalles de temps. On examinera maintenant comment se produit la synchronisation des deux ordinateurs au cours d'une phase, c'est-à-dire production d'adresse et production de la donnée associée. En référence à la figure 3, on a indiqué symboliquement par 10, 110 les microprogrammes des unités centrales de contrôle 10, 110 des ordinateurs A, B et par 30, 130 on a indiqué les mi croprogrammes des unités de mise à jour et de synchronisation 13, 113 des ordinateurs A, B; les lignes de. connexion des blocs représentés dans la figure précédente indiquent les canaux de commande entre les mêmes blocs. On suppose que le microprogramme 10 produit une adresse; celà comporte la recherchedans la mémoire correspondante 2, le dépôt de la même adresse dans le registre 20 et l'envoi d'un micro-ordre correspondant au canal 36a avec activation du-drapeau 36 (état électrique de travail du canal de sortie 36a correspondant); en même temps le bloc microprogrammé 30, en fonction de l'état indiqué par le bloc 33 (état élaborateur) et successivement en fonction du contenu du registre 35 (qui informe de la phase que l'unité de contrôle 10 est en train d'exécuter) met en train un microprogramme approprié 30; ledit microprogramme comporte l'activation du deuxième sélecteur de données 38 de fa çon à vérifier l'état électrique du canal 36a; l'acquisition intervenue de l'état électrique de travail du canal 36a (en présence de l'adresse en sortie) évite le blocage du balayage 31 et l'initialisation (c'est-à-dire l'imposition de l'état électrique de repos) du drapeau 36 au moyen dudit cinquième bloc 39. la micro-instruction successive du microprogramme 30 comporte, à travers le canal 29, l'activation du premier sélecteur de-données 24 avec envoi sur le canal 25 de l1adresse-mémo- risée dans le registre 20; ladite adresse est mémorisee- dans le registre 48 de mémorisation des informations en sortie et, en même temps, au moyen de l'émetteur 57, elle est transmise et# reçue par l'unité de mise à jour et de synchronisation de l'ordinateur adjacent 3 dans lequel elle est mémorisée dans le registre 4.9 des informations en entrée; l'envoi de l'adresse en sortie comporte, de la part du bloc microprogrammé 30, l'activation contemporaine d'un drapeau 137 de l'unité 113 de l'ordinateur B. l'évolution de la parole de micro-instructibn--du-micro-- programme 30 est une fonction de l'état électrique du drapeau associé 37: autrement dit le balayage 31 est bloqué tant que le canal 37a du drapeau 37 ne se trouve pas dans l'état électrique de travail (ce qui correspond, d'une manière analogue à ce qui a été dit ciedessus, à l'envoi de la même adresse de la part de la section 113 au registre 49 d'enregistrement des informations en entrée)#; à peine cette adresse est envoyée dans le registre 49 le drapeau 37 est activé, ce qui comporte, comme on vient de le dire, l'évolution du balayage 31. L'évolution du balayage 31, qui suit l'activation du drapeau 37, comporte l'activation dudit bloc 54 qui peut vérifier quatre conditions; les deux premières conditions sont relatives à la révélation d'erreur de parité de la part des contrôleurs 51 et 52 ou à l'incohérence des sorties de comparateurs 50a 50k dans les deux premières conditions le bloc 54 active la sortie correspondante 56b ce qui alarme l'unité de surveillance 12 relative à l'ordinateur A; la troisième condition est relative à la comparaison erronée (relative aux informations mémorises dans les registres 48, 49) des deux comparateurs 5osa, 50b: dans ce cas le bloc 54, au moyen de sa sortie 56a demande à l'unité centrale de contrôle correspondante 10 une requête d'interruption (ou requé- -te de désadaptation dont il sera question plus loin) et l'évolution du microprogramme ro; la quatrième, etlaplus favorable condi jon est relative à l'absence d'erreur de parité et à la révéla sion de comparaison identique effectuée par les deux comparateurs: dans ce cas la parole de micro-instruction du microprogramme 30 peutsévoluer. La parole suivante de micro-instruction du microprogramme 30 est une fonction de la mémorisation intervenue de la -)nnée dans ledit registre 20: à ce propos si l'évolution du microprogramme 10 avait été dépendante de l'acquisition de ladite don ée, le même microprogramme n'aurait pas pu évoluer jusqu'à 'activation d'un drapeau 2 relatif à la mémoire 2 (drapeau d'ac ixuisition de donnée de la part de la mémoire); l'enregistrement de la donnée dans le registre 20 comporte la présence d'un microordre approprié du canal 36b ce qui comporte l'activation du drapeau 36: état électrique de travail du canal de sortie 36b. La parole de micro-instruction du microprogramme 30, en activant de nouveau le deuxième sélecteur de données 38, acquiert l'information relative à la mémorisation intervenue de la donnée dans le registre 20 avec l'initialisation, comme on l'a déjà rappelé, du même drapeau 36; à ce point, d'une manière semblable à ce qu'on a déjà dit pour l'adresse, on a la transmission de la donnée en sortie, l'activation du drapeau 37 de la part de l'unité de mise à jour et de synchronisation 113 de ltordina- teur B (qui peut précéder ou suivre l'envoi de ladite donnée en sortie de la section 13) l'aptitude à la comparaison dudit bloc 54 avec tous les cas possibles dont il a été question ci-dessus. La comparaison de la donnée se produit en même temps, au moyen des blocs correspondants 54, dans les deux unités 13, 113 des ordinateurs A,B : une fois que la comparaison a eu lieu, le bloc microprogrammé 30 active le drapeau 75 de l'unité centrale de contrôle correspondante qui peut procéder à l'élaboration d'une nouvelle phase; comme la comparaison de la donnée a lieu au même instant dans les deuxdites unités de mise à jour et de synchronisation, on a, encore en même temps, l'activation des drapeaux 75 associés aux unités centrales de contrôle : dans ce cas on a obtenu la synchronisation, à la fin d'une phase élémentaire, des unités de contrôle 10, 110 relatives aux ordinateurs A, B et en dernière analyse on a justement obtenu la synchronisation des mêmes ordinateurs. Dans le cas de données en entrée dans l'unité centrale de contrôle 10 ces données sont mémorisées dans le registre 21 (ou deuxième registre) et le micro-ordre correspondant est envoyé au canal 36c relatif au drapeau 36 : cela comporte l'état électrique de travail du canal correspondant 36c; l'évolution de la parole de micro-instruction du microprogramme 30 est asservie à l'acquisition de l'état électrique de travail du canal Ec (qui permet successivement la commande du premier sélecteur de données 24) dans le but d'envoyer ladite donnée sur le canal 25 dans le but de la mémoriser sur le registre 48 et de l'envoyer dans le registre 49 relatif à l'unité de mise à jour et de synchronisation 113 de l'ordinateur adjacent B; l'envoi de ladite donnée-en sortie comporte l'activation, comme dans le cas précédent, du drapeau 137 de la-section 113; d'une manière analogue à ce qui a été dit ci-dessus, l'évolution de la parole de micro-instruction du microprogramme 30 est conséquent à l'activation du drapeau 37 (conséquente à l'envoi de la donnée de la part de l'unité centrale de contrôle de l'ordinateur B dans ledit registre 49); l'activation du drapeau 37 comporte, comme on l'a déjà vu, l'aptitude à la comparaison dudit bloc 54 avec toutes les conséquences indiquées ci-dessus; une fois que la comparaison a eu lieu (ce qui se produit en même temps dans les deux sections 13 et 113), on obtient l'activation des deux drapeaux 75 associés aux unités centrales de contrôle 10, 110. En définitive chaque unité centrale de contrôle tra vaille en parallèle avec l'unité respective de mise à jour et de synchronisation et les procédures correspondantes sont concurrentes; autrement dit l'unité centrale de contrôle produit l'adresse et la donnée correspondante en des temps qui ne sont pas nées~ sairement identiques à l'envoi de la même adresse et de la même donnée associée à l'unité de mise à jour et de synchronisation associée à l'unité centrale de contrôle de l'autre ordinateur; malgré celà l'unité centrale de contrôle ne peut pas effectuer de nouvelle phase si elle n'a pas reçu l'autorisation du drapeau correspondant 75 associé à l'unité correspondante de mise à jour et le synchronisation: il faut rappeler que les drapeaux 75 des deux unités centrales de contrôle 10, 110 sont par conséquent activés au même instant. En résumant ce qui a été dit ci-dessus l'unité centrale de contrôle la plus rapide dans l'exécution d'une phase (production d'adresse, envoi de donnée) doit attendre l'autre unité centrale de contrôle (plus lente) car l'envoi d'une adresse ou d'une donnée de la part d'une unité de mise à jour et de synchronisation rend apte le drapeau de l'autre unité (le drapeau 37 ou le drapeau 137 respectivement pour ltordinateur A et pour l'ordinateur B) rendant ainsi aptes à la comparaison les sections respectives de comparaison : cette comparaison ne peut se produire que lorsque sont présentes soit les données en entrée soit les données en sortie relatives à n'importe quelle section de mise à jour et de synchronisation. De ce qui précède, il devient évident que la synchronisation des deux ordinateurs n'est pas statique, mais dynamique; elle s'adapte en effet aux différentes situations contingentes toutefois, pour chaque phase est préétablie une limite supérieure à ne pas dépasser ce qui, comme on l'a déjà souligné, est contrôlé par le compteur 45.En effet dans le cas où dans le canal 40 serait présent un état électrique de repos (conséquent au fait que l'activation du deuxième sélecteur de données 38 a vérifié l'état électrique de repos du drapeau correspondant (36 ou 37) sélectionné) on aurait une situation anormale qui comporterait l'interruption du balayage 31 et l'activation du compteur 45: si cette situation anormale durait au-delà d'un temps préétabli, l'unité de surveillance 12 serait alarmée#au moyen du compteur 45 avec la requête d'interruption de la part de ladite unité de surveillance à sa propre unité centrale de contrôle, pour l'activation d'un programme de diagnostic. Statistiquement on a vérifié que les programmes plus ou moins spécialisés, requis par l'unité de surveillance 12@ couvrent l'immense majorité des types de pannes possibles; outre les-programmes de diagnostics activés par l'unité de surréillan- ce 12, on a prévu un autre programme spécialisé, co sequent à l'interruption apte de désadaptation (requise par la ré.vélation de ~ comparaison erronée entre une information en sortie et#en:en# trée dans l'une desdits unités de mise à jour et de synchronisation) qui est requise aux deux unités centrales de contrôle des deux ordinateurs A et B; dans ce cas les deux ordinateurs passent de l'état synchrone avec aptitude à la comparaison (indiqué dans la figure 3 par S ) à l'état synchrone avec inaptitude# à la com ac paraison (flèche B4) indique par Sdc; dans ce dernier état les deux ordinateurs sont asservis audit programme spécialisé de diagnostic; la requête successive d'aptitude à la comparaison, déposée sur la parole de commande des deux unités de mise à jour et de synchronisation des deux ordinateurs, provoque la transition (flèche F5) en synchronisme avec l'aptitude à la comparaison. La commutation maître-asservi se produit uniquement lorsque les ordinateurs sont en synchronisme et en outre une pan ne ou une commande (flèches F) provoque la transition de tous les états énumérés dans la figure 3 dans l'état d'asynchrone incohérent As. Après ce qui précède il devient facile de comprendre le diagramme à blocs de la figure 4 qui met en évidence le synchronisme de chaque microprogramme relativement aux unités extérieures correspondantes, c'est-à-dire l'unité de mémoire 2, l'unité d'entrée-sortie 4 et l'unité correspondante de mise à jour et de synchronisation. Le microprogramme 10 de l'unité centrale de contrôle 10 est producteur vis-à-vis du microprogramme 30 de l'unité de mine à jour et de synchronisation correspondante, mais il faut remarquer que l'exécution d'une phase de la part dudit microprogramme 10 est subordonnée à l'activation soit du drapeau 2 soit du drapeau 4 dans le cas où pour l'évolution de la phase seraient tecessaires les données provenant respectivement soit de la mémoire 2 soit de l'unité d'entrée-sortie 4; des considérations analogues--#sont évidemment valables pour le microprogramme 110 relatif à l'unité centrale t10 de l'ordinateur B. L'évolution dans le temps des microprogrammes 30, 130 relatifs aux unités de mise à jour et de synchronisation 13 et 113 dépend soit des micro-ordres engendrés par les microprogrammes correspondants 10, 110 soit de l'activation des drapeaux as souciés 37, 137. En conclusion la durée temporelle de la procédure d'exécution d'une seule phase de la part des microprogrammes 10, 110 peut être différente, mais le début de la procédure d'exécu- tion d'une nouvelle phase est synchrone pour les deux ordinateurs, car cela est asservi à l'activation contemporaine des drapeaux asscoiés 75: c'est en cela que consiste justement la synchronisation temporelle des deux ordinateurs. Dans la description de la figure 6, on avait indiqué par 34 un deuxième bloc destiné à gérer les requêtes d'interruption vers l'unité centrale de contrôle 10 correspondante; ce bloc est asservi à l'état des commandes de l'élaboration adja cente B (passant dans le canal 27) et aux commandes provenant de la sortie du premier bloc 32. Il existe différents types de requêtes d'interruption de chaque unité de mise à jour et de synchronisation vers l'unité centrale de contrôle correspondante : l'acquisition de chaque interruption provoque l'annulation de la requête. Un premier type de requête d'interruption est relatif à la requête de transition dans l'état de mise à jour; si la commande centrale a un fonctionnement asynchrone incohérent et si sur la parole de commande de la section émettrice de l'ordina teur maître est déposée une commande de requête de mise à jour, dans le cas où la section réceptrice de l'ordinateur asservi serait déjà rendue apte à cette requête, de la part des deux sections 13, 113 serait présentée une requête d'interruption pour mise à jour. - Une requête d'interruption de synchronisation en état de synchronisme se produit lorsque la commande centrale fonction ne-d#lule manière a synchrone et que sur la parole de commande d'une unité de mise à jour et de synchronisation- est déposée une commande de requête de synchronisation; dans le cas où même l'autre unité de mise à jour et de synchronisation serait déjà apte à cette requête, de la part des deux unités de mise à jour et de synchronisation serait présentée une requête d'interruption pour synchronisation. Une requête d'interruption pour commande non valable (révélée par ledit premier bloc 32) se produit chaque fois que sur la parole de commande de la section émettrice d'une unité de mise à jour et de synchronisation est déposée une commande qui ne trouve pas dans la parole de commande de la section réceptrice (entendant par section émettrice et réceptrice les émetteurs et les récepteurs prévus dans chaque section d'interface de chaque unité de mise à jour et de synchronisation) l'aptitude à l'exécu- ter, ou qui ne trouve pas dans la commande centrale la condition pour l'exécuter; cette requête d'interruption pour commande non valable est présentée de la part de la section de mise à jour et de synchronisation émettrice. Une requête d'interruption pour erreur de désadaptation se produit chaque fois que la commande centrale fonctionne d'une manière synchrone avec aptitude à la comparaison et de la part de la sections comparaison d'une unité de mise à jour et de synchronisation on a la révélation d'une inégalité sur une adresse ou sur une donnée en cours : dans ce cas de la part des deux unités de mise à jour et de synchronisation est présentée une requête d'interruption pour erreur de désadaptation; dans cette dernière situation l'adresse des instructions en cours est mémorisée dans ledit registre 23 présent dans la section d'enregistrement 13b de chaque unit de mise à jour et de synchronisation. De ce qui précède il devient facile de localiser les registres et les canaux utilisés pendant la mise à jour dont il a été question ci-dessus. A titre d'exemple on avait supposé que les ordinateurs B et A étaient respectivement maître et asservi; il s'en suit que ltordinateur asservi A est mis à jour par l'ordinateur maître B. A travers le canal 27 l'ordinateur B "communique" au bloc microprogrammé 30 des instructions appropriées qui, au moyen du bloc 33, sont opportunément codées dans le but de localiser un #icroprogramme apprpprié; l'information arrivant de l'ordinateur B est mémorisée dans le registre 49 de l'unité 13 de mise à jour et de synchronisation de l'ordinateur A : cette mémorisation dans le registre 49 est-"acquise" par le bloc microprogrammé 30 par l'activation du drapeau associé 37. A peine l'unité centrale de contrôle 10 relative à l'unité de mise à jour et de synchronisation 13 a terminé sa phase courante, ce qui est repéré par un micro-ordre envoyé au canal 36d du drapeau 36 avec activation de ce dernier (état électrique de travail du canal oorrespondant en sortie 36d), le bloc microprogrammé 30 (après avoir acquis l'activation du drapeau 36) à travers les canaux relatifs à la zone Z5 du registre correspondant 30b "congèle" l'unité de contrôle 10; autrement dit l'unité de mise à jour et de synchronisation 15 se substitue à sa propre unité centrale de contrôle et les informations mémorisées dans le registre 49, à travers le troisième canal 17, sont acheminées dans l'unité extérieure (l'unité 2 ou l'unité 4) correspondant à l'unité homonyme de l'ordinateur B dont proviennent les susdites informations : cela a été indiqué qualitativement dans la figure 8 au moyen de la flèche S. Il y a lieu de remarquer que, comme on l'a souligné, l'activité de mise à jour dans les deux types indiqués ci-dessus, se produit en DMA à cycle volé ce qui ne porte pas préjudice (bien qu'il la ralentisse) à l'activité normale d'élaboration. En définitive la présente unité de mise à jour et de synchronisation réalise le synchronisme de l'unité centrale de contrôle associée avec l'unité centrale de'contrôle de l'ordinateur adjacent d'une manière dynamique, c'est-à-dire en s'adaptant aux situations contingentes de la commande centrale, sans toutefois dépasser une limite maximum de temps préétablie pour chaque segment de programme, le tout étant réalisé à travers- une solu tion technique qui permet de réaliser d'une manière facile, en exploitant une partie des mêmes blocs utilisés pour la synchroni-# sation, les activités de mise à jour globale et de mise å jour. sur contrôle du programme de l'ordinateur maître; en outre~la~pré- sente unité de. mise à jour et de synchronisation est interconnectée avec l'unité homonyme de l'ordinateur adjacent de façon à gérer différentes requêtes d'interruption vers l'unité centrale de contrôle correspondante. Il est bien entendu que ce qui précède n'a été décrit qu'à titre d'exemple non limitatif, ce qui fait qu'on pourra imaginer et réaliser des modifications de nature applicative des blocs logico-électrico-fonctionnels qui ont été vus ei-dessus sans que celà infirme la solution technique décrite ci-dessus. REVENDICATIONS 1. Unité de mise à jour et de synchronisation de la commande centrale d'une pluralité d'usagers périphériques du type PCM, par exemple des centraux téléphoniques, ladite unité de mise à jour et de synchronisation étant prévue dans chacun de deux ordinateurs identiques (A, B) constituant la commande centrale, chaque ordinateur étant constitué par une unité centrale d'élaboration (3), par une unité de mémoire centrale (2), et par une unité d'entrée-sortie (4) connectées mutuellement au moyen d'un canal de découplement électrique (118), ladite unité centrale d'élaboration étant constituée par une unité centrale de contrôle (lO), par une unité de génération des temps de base (lu!, par une unité de surveillance (12), par ladite unité de mise à jour et de synchronisation et par unité de console (14), ces dernieres unités étant connectées à ladite unité centrale de contrôle à travers un premier et un deuxième canal de transit d'informations respectivement en sortie et en entrée de la et dans la même unité centrale ladite unité de mise à jour et de synchronisation étant carac térisée par le fait qu'elle comprend : une section de contrôle microprogrammée (13a) asservie aux commandes de ladite unité centrale de contrôle ao); une section (13b) d'enregistrement des informations et des commandes en entrée et en sortie dans la et de la même unité de mise à jour et de synchronisation, con nectée aux deux dits premier et deuxième canal (15, 16)et asservie aux commandes de ladite section de contrôle micropro grammée 34; une section de comparaison Q3c), asservie aux com mandes de ladite section de contrôle (13a,) connectée à ladite section d'enregistrement (13b) et à l'unité centrale de contrôle correspondante ho)a travers un troisième canal (17);; une section 13d d'interface avec la section homonyme de l'unité de mise à jour et de synchronisation de l'ordinateur adjacent, connectée à toutes les sections précédentes ; lesdites sections de con trôle microprogrammée, d'enregistrement, de comparaison et d'interface étant destinées à gérer respectivement les interruptions vers l'unité centrale de contrôle correspondante, à gérer le trafic des informations avec 1 'unité de mise à jour et de synchronisation de l'ordinateur adjacent et enfin à gérer la synchronisation entre l'unité centrale de contrôle correspondante et l'unité centrale de contrôle dudit ordinateur adjacent. 2. Unité de mise à jour et de synchronisation suivant la revendication l caractérisée par le fait que~~ladite section d'enregistrement comprend : au moins un registre des commandes cL9,) connecté en entrée audit premier canal (15) et en sortie à ladite section de contrôle microprogrammée (13ad destiné à la mémorisation des commandes provenant de ladite unité centrale de contrôle t0); un premier registre (20) connecté en entrée audit premier canal W5)et en sortie à un premier sélecteur de données (24,) destiné à la mémorisation des informations en sortie de ladite unité'centrale de contrôle(1O);;un deuxième registre (21 ),connecté en entrée audit deuxième canal (16) et connecté en sortie audit sélecteur de données (24), destiné à la mémorisation des informations en entrée dans ladite unité centrale de contrôle (10); ledit sélecteur de données (24), asservi aux commandes de ladite section de contrôle microprogrammée (13a) et connecté en sortie, à travers un quatrième canal (25), auxdites sections de comparaison (13c) et d'interface (13d); un canal (22) connecté en sortie audit deuxième canal (16) et en entrée à un cinquième et à un sixième canal (26, 27) dont le cinquième (26) estoennecté d'un côté à la sortie dudit registre des commandes (19) et de l'autre côté à la section d'interface (13d) et est destiné à l'envoi des commandes vers l'unité de mise à jour et de synchronisation de l'ordinateur adjacent, tandis que le sixième canal (27) provient de ladite section d'interface (13d) et est destiné à recevoir les commandes de l'unité de mise à jour et de synchronisation dudit ordinateur adjacent, ledit canal (22) étant destiné à composer la parole de commande de l'unité de mise à jour et de synchronisation correspondante. 3. Unité de mise à jour et de synchronisation suivant les revendications 1 et# 2 , caractérisée par le fait que ladite section de contrôle microprogrammée , destiné a bloquer et a débloquer ledit balayage pour un état électrique respectivement de repos et de travail d'un canal correspondant, sélectionné par ledit bloc microprogrammé, en entrée dudit deuxième sélecteur de données (38) ; un deuxième circuit logique ET (44) à l'entrée duquel sont connectées une sortie (41b) dudit quatrième-bloc (41) et ladite horloge fondamentale (43), et dont la sortie est connectée a un compteur (45), ledit deuxième circuit logique ET (44) étant destiné à activer et à désactiver ledit compteur (45) pour un signal électrique respectivement de repos et de travail en entrée dans un canal correspondant, sélectionnépar ledit bloc-mi-cropro- gramme (30), dudit deuxième sélecteur de données (38) ; ledit compteur (45), destiné a alarmer ladite unité de surveillance (12) après un temps préétabli passé à partir de son activation ; un cinquième bloc (39), connecté en entrée soit à la sortie dudit bloc microprogrammé (30) soit à la sortie dudit deuxième sélecteur de données (38) et connecté en sortie auxdits premier et deuxième circuit électrique (36, 37) destiné à ramener, avec ledit balayage de la microinstruction débloquées, à l'état de repos les deux dits circuits électriques (36, 37) ; un contrô- leur (47) de la parité des informations en sortie dudit bloc microprogrammé, connecté à l'unité de surveillance (12) de l'ordinateur relatif à ladite unité de mise à jour et de synchronisation. 4. Unité de mise à jour et de synchronisation suivant l'une des revendications précédentes caractérisée par le fait que ladite section de comparaison (13c) comprend : au moins un cinquième registre (48), dont l'entrée est connectée audit quatrième canal (25) en sortie dudit premier sélecteur de données (24) de la section d'enregistrement (13b), destiné à mémoriser les informations en sortie du même premier sélecteur de données (24); au moins un sixième registre (49) à l'entrée duquel conflue un septième canal (28) provenant de ladite section d'interface (13d) et à la sortie duquel est connecté ledit troisième canal (17), destiné à mémoriser les informations provenant dudit septième canal (28) ; au moins deux comparateurs (50a), (50b), identiques entre eux, chacun desquels est connecté en entrée aux sorties des deux dits sixième et septième registre, destiné à effectuer la comparaison des informations mémorisées dans ces deux derniers registres (48), (49); un premier contrôleur (52) de la parité des informations en sortie dudit cinquième registre (48) ; un deuxième contrôleur (51) de la parité des informations en sortie dudit sixième registre (49) ; un premier additionneur (53), connecté en entrée aux sorties desdits premier et deuxième contrôleur de parité (51), (52); un sixième bloc (54), auquel aboutissent les sorties dudit premier additionneur (53) et desdits deux comparateurs (50a), (50b), asservi audit bloc microprogrammé (30) de ladite section de contrôle microprogrammée (13a) et activé avec ledit deuxième circuit électrique (37) dans l'état électrique de travail, ledit sixième bloc (54) étant pourvu de deux sorties (56b), (56a) respectivement connectées à l'unité de surveillance (12) et à l'unité centrale de contrôle (10) de l'ordinateur correspondant, dont la première sortie (56b) est activée en cas d'incohérence des sorties desdits deux comparateurs (,50a), (50b), ou par erreur de parité révélée par lesdits premier et deuxième contrôleur (52, 51), tandis que la deuxième sortie (56a) est activée par erreur de comparaison des deux dits comparateurs. 5. Unité de mise à jour et de synclironisation suivant l'une des revendications précédentes, caractérisée par le .fait que ladite section d'interface (13d) comprend ~ un premier émetteur (57) alimenté en entrée par ledit quatrième canal (25), destiné à transmettre à un récepteur correspondant situé dans la section d'interface de l'unité de mise à jour et de synchronisation de l'ordinateur adjacent les informations en sortie dudit premier sélecteur de données (24); un premier récepteur (58), connecté en parallèle à la sortie-dudit premier- ém'etteur (57) ; un contrôleur de parité (59), connecté à la sortie dudit premier récepteur (58), destiné au contrôle de la parité des informations en sortie dudit premier émetteur (58), ledit contrôleur de parité .(59) étant connecté en sortie à l'entrée d'un deuxième additionneur (60) la sortie de ce dernier aboutissant à l'unité de-surveillance (1-2) de l'ordinateur correspondant ; un deuxième émetteur (61), alimenté en entrée par ledit cinquième canal (26), destiné à transmettre- à un récepteur correspondant situé dans la section d'interface de l'unité de mise à jour et de synchronisation de l'ordinateur adjacent -les commandes provenant du même cinquième canal (26) ; un deuxième récepteur (62) connecté en parallèle à la sortie dudit deuxième émetteur (61) ; un contrôleur de parité (63), disposé en amont dudit deuxième récepteur (62), destiné au contrôle de la parité des informations en sortie dudit deuxième émetteur (62), ledit deuxième récepteur étant connecté en sortie à l'entrée dudit deuxième additionneur (60) ; un troisième récepteur (64), disposé en série avec ledit septième canal (28), destiné à recevoir les informations provenant d'un émetteur correspondant prévu dans la section d'interface de l'unité de mise à jour et de synchronisation de l'ordi mateur adjacent ; un quatrième récepteur (65) disposé en série avec ledit sixième canal (27), destiné à recevoir les commandes provenant d'un émetteur correspondant prévu dans la section d'interface de l'unité de mise à jour et de synchronisation de l'ordinateur adjacent. 6. Unité de mise à jour et de synchSonisation suivant l'une des revendications précédentes, caractérisée par le fait que ladite section d'enregistrement comprend un autre registre (23), interconnecté entre le premier et le deuxième canal (15, 16), destiné à la mémorisation des informations en sortie de la même section en cas d'incohérence des informations en sortie des deux dits comparateurs (50a), (50b) de la section de contrôle (13c). 7. Unité de mise à jour et de synchronistion suivant l'une des revendications précédentes, caractérisée par le fait que ledit troisième canal (17) est connecté directement à la section d'interface de l'unité centrale de contrôle -(10) avec les unités de mémoire centrale (2) et d'entrée sortie (4).