Brevet FR2486733A1 — publié le 19820115

"Circuit amplificateur" L'invention concerne un circuit amplificateur muni d'au moins une paire de transistors, dont les émetteurs sont interconnectés et raccordés à une source de signal, alors que le signal de sortie est déduit du courant de collecteur d'au moins l'un de ces transistors. De tels circuits amplificateurs sont généralement connus et ont été réalisés notamment dans la technique des circuits inté- grés. Dans ce cas, la tension de sortie peut être inférieu- re à la tension d'entrée; voilà pourquoi dans le présent exposé, les circuits dont l'amplification est inférieure à 1, sont également compris dans les circuits amplificateurs. Un inconvénient d'un tel circuit amplificateur consiste en ce qu'une paire de transistors ainsi conçue provoque des distortions non linéaires relativement fortes. Il est notoire qu'on peut diminuer de telles distortions par une contreréaction relativement forte, et il est connu en outre que, toujours dans une telle paire de transistors, on peut réduire les distorsions non linéaires en utilisant des transistors à résistance de base ou d'émetteur particu- lièrement faible (DE-OS 24 18 455). L'invention se base sur l'idée que les distor- tions non linéaires sont provoquées en majeure partie par l'harmonique deux (c'est une oscillation ayant le double de la fréquence de l'oscillation fondamentale du signal appliquée). Or, l'invention a pour but de diminuer les distortions non linéaires dans un circuit amplificateur du genre décrit dans le préambule en diminuant l'harmonique deux. Le but conforme à l'invention est atteint par l'uti- lisation d'au moins un circuit de compensation,'qui forme du signal fourni par la source de signal et/ou du signal de sortie un signal de compensation qui est appliqué à la base d'au moins un des transistors de la paire, et dont la phase et l'amplitude sont telles que l'harmonique deux du signal de sortie est au moins partiellement compensé. Le fonctionnement du dispositif conforme à l'in- vention se base sur le fait que la paire de transistors constitue un circuit multiplicateur, qui multiplie le signal appliqué à la borne d'émetteur par le signal compensateur fourni par le circuit compensateur. De plus, étant donné que le signal compensateur a la même fréquence que le signal appliqué à l'émetteur (et une phase égale ou opposée à celle de ce dernier signal), il est généré dans le courant de collecteur des deux transistors une composante qui repré- sente le produit de cette multiplication et correspond à une oscillation sinusoidale élevée au carré, dont l'argu- ment est la valeur instantanée de l'oscillation fondamentale du signal. De ce fait, cette composante comporte une oscil- lation harmonique dont la fréquence est égale au double de la fréquence de l'oscillation fondamentale, c'est-à- dire un harmonique deux. Si l'on a choisi adéquatement l'amplitude et la phase du signal de compensation appliqué à l'électrode de base, l'harmonique deux produit par la multiplication précitée compense au moins partiellement l'harmonique deux produit par la caractéristique non linéai- re de l'amplificateur. La valeur et la phase requises du signal de compensation dépend de la structure du circuit et des tran- sistors utilisés. Si le signal est fourni par une source de signal, dont la résistance est élevée au point que la somme des courants d'émetteur est indépendante de la tension entre les électrodes de base des transistors, l'harmonique deux est produit en majeure partie par les résistances de base et d'émetteur des transistors. Les harmoniques deux dans les courants de collecteur sont alors en opposi- tion de phase. Ils atteignent leur minimum lorsque le courant fourni par la source de signal se répartit unifor- mément sur les deux transistors ou que l'un des transistors est parcouru par le courant total fourni par la source de signal. Dans le cas de ce type de distortions, une compensation peut se réaliser du fait que l'application du signal de compensation à la base du transistor parcouru par la plus grande portion du courant de signal s'effectue à la même phase que l'application aux émetteurs des deux transistors du signal fourni par la source de signal, ou du fait que son application à la base du transistor parcou- ru par la plus faible portion du courant de signal s'effec- tue à la phase opposée. Dans les deux cas, il est possible de diminuer les harmoniques deux dans les courants de col- lecteur des deux transistors. Des distortions de signal de ce type sont d'autant plus prononcées que la résistance d'émetteur ou de base des transistors de la paire est plus grande ou que la chute de tension provoquée aux bornes de ces transistors par le courant de signal est plus grande. Même si lesdites résistance ou chute de tension étaient égales à zéro, il pourrait se produire cependant des distortions si l'application au conducteur d'émetteur commun de la paire de transistors du signal fourni par la source de signal ne s'effectuait pas à une résistance suffisamment élevée. En effet, le courant d'émetteur des deux transistors varie, dans ce cas, simultanément à leur tension de polarisation de base, ce qui provoque une varia- tion non sinusoïdale de la tension base-émetteur des tran- sistors, de sorte qu'à nouveau, il est engendré en premier lieu des harmoniques de second ordre (des harmoniques deux). Les harmoniques deux dans les courants de collecteur ont la même phase. De ce fait, un signal appliqué à la base de l'un de ces transistors, signal qui a la même phase que celui appliqué à l'émetteur, provoque la diminution de l'harmonique deux dans le courant de collecteur de ce transistor, tandis qu'il provoque l'augmentation de l'har- monique deux dans le courant de collecteur de l'autre tran- sistor. Dans ce cas, le signal de sortie ne peut être déduit que du courant de collecteur du premier de ces tran- sistors. Dans ces conditions, le taux de distortion maxi- mal apparaîtra lorsque ce transistor est parcouru par en- viron 50% à 70% du courant de signal fourni aux émetteurs. En règle générale, ce second effet l'emporte sur le premier effet, notamment pour des amplitudes de signal plus impor- tantes. Dans les circuits intégrés, il faut ajouter à cela comme troisième effet, le fait que les résistances réalisées selon la technique des circuits intégrés peuvent également produire des harmoniques deux. Leur valeur et leur phase dépendent de la valeur et de la disposition de ces résistances dans le circuit, ainsi que de l'amplitu- de de la tension de signal. Leur influence - si tant est qu'elle se fait sentir comme parasite - ne peut être déter- minée qu'empiriquement, du fait que le réglage pour lequel il se produit un minimum de distorsions est évalué par la variation de l'amplitude des signaux appliqués à la base et/ou de la phase (soit une phase égale à celle du signal d'entrée soit une phase opposée à celle-ci). En règle générale, on utilise des paires de transistors du genre décrit dans le préambule pour varier l'amplification d'un circuit amplificateur en fonction d'une tension continue. Cette tension continue de commande variable est appliquée entre les bases des transistors de la paire; il en résulte une variation de la réparti- tion du courant entre les deux transistors de la paire et donc de l'amplification du circuit. Toutefois, cela provoque également la variation de l'amplitude de l'harmo- nique deux produit par les non-linéarités, de sorte qu'une tension de compensation ayant une phase et une amplitude déterminées, et qui, en vue de la réduction de l'harmonique deux, est optimale à une tension continue de commande dé- terminée, ne fonctionne plus d'une manière aussi optimale à une autre tension continue de commande. Voilà pourquoi dans un autre mode de réalisation du dispositif conforme à l'invention, le signal de compensation est appliqué à la base de l'un des transistors de la paire fournissant un courant de collecteur à partir duquel est déduit le signal de sortie, tout en ayant la même phase que le signal disponible à la borne d'émetteur commun de la paire, et/ou est appliqué à la base de l'autre transistor de la paire tout en ayant une phase opposée à celle dudit signal. Pour une structure appropriée du transformateur de tension continue et du circuit compensateur, on peut assurer de cette façon que la réduction de l'harmonique deux s'effectue indépendamment de la valeur de la tension continue de commande. Des circuits munis de deux paires de transistors couplées en croix, dans lesquelles chacun des quatre tran- sistors a une seule électrode en commun avec chacun des autres transistors, sont connus par exemple de la demande de brevet allemande n0 DE-OS 27 55 827. Dans un mode de réalisation approprié de l'invention, le signal est appli- qué à la borne d'émetteur commune aux transistors de la seconde paire avec une phase opposée à celle à laquelle il est appliqué à la borne d'émetteur commune aux transis- tors de la première paire. Ceci permet de garantir que dans les deux paires de transistors, le signal de compen- sation peut opérer une réduction de l'harmonique deux. La description suivante, en regard du dessin annexé, donné à titre d'exemple non limitatif, permettra de mieux comprendre comment l'invention se réalise. - la figure 1 représente un schéma de principe du circuit conforme à l'invention, - la figure 2 représente un schéma détaillé du circuit conforme à l'invention, - la figure 3 représente la caractéristique du transformateur de tension continue de la figure 2. Le circuit de la figure 1 comporte deux paires de transistors 1, 2 et 101, 102, qui sont couplées en croix, c'est-à-dire que le collecteur du transistor 1 est raccor- dé au collecteur du transistor 101 et que le collecteur du transistor 2 est raccordé au collecteur du transistor 102. La base du transistor 1 est raccordée à la base du transistor 102, alors que la base du transistor 2 est rac- cordée à la base du transistor 101. Les collecteurs des transistors 1 et 101 sont branchés sur une tension d'ali- mentation positive +UB et les collecteurs des transistors 2 et 102 sont branchés sur cette tension +UB à travers la résistance de sortie 8. Dans le conducteur d'émetteur commun des transistors 1, 2 et 101, 102, il est inséré une résistance 5, 105. A la borne E, le signal d'entrée ui est appliqué aux émetteurs interconnectés des transistors 1 et 2 à travers une résistance 4. A travers une résistan- ce 104, il est appliqué aux émetteurs des transistors 101 et 102 une tension u2, qui est en opposition de phase avec la tension ui et qui peut être dérivée de la tension de sortie u0 (au point commun aux collecteurs des transistors 2 et 102) à travers un étage inverseur 9. Pour la compensation de l'harmonique'deux, la base des transistors 2 et 102 est raccordée à la prise d'un diviseur de tension constitué par les résistances 3 et 6, alors que l'autre extrémité de la résistance 3 est connectée à la borne d'entrée E, et l'autre extrémité de la résistance 6 est connectée à une source de tension à faible résistance, qui fournit une tension continue ré- glable Ust. Un diviseur de tension constitué par les ré- sistances 7 et-103 fonctionne de façon similaire, la prise de ce diviseur étant raccordée aux bases interconnectées des transistors 1 et 102, alors que l'autre extrémité de la résistance 103 est raccordée à une sortie A commune au circuit amplificateur, et au circuit inverseur 9 à l'en- trée duquel est appliquée la tension u0 disponible à la résistance de sortie 8, et que l'autre extrémité de la résistance 7 est branchée sur une source de tension à fai- ble résistance fournissant une tension continue constante Ur qui correspond par exemple à la moitié de la tension d'alimentation UB. Bien que les signaux de compensation disponibles aux prises des diviseurs de tension 3, 6 et 103, 7 présen- tent des phases opposées, les harmoniques deux engendrés dans les branches d'émetteur par multiplication par les signaux d'entrée, présentent la même phase au point commun aux collecteurs des transistors 2 et 102, du fait que les prises sont raccordées à des bornes de base différentes. De plus, les signaux de compensation disponibles aux bases des transistors 1 et 2 présentent par rapport au signal Z486733 disponible aux émetteurs de ces transistors une phase égale à celle que présentent les signaux de compensation disponi- bles aux bases des transistors 101 et 102 par rapport au signal disponible aux émetteurs de ces transistors. Pour un dimensionnement approprié des diviseurs de tension 3, 6 ou 103, 7, les harmoniques deux produits par les non-linéarités du circuit sont compensés par les harmoniques deux produits à l'aide des signaux de compensa- tion. En principe la compensation ne nécessiterait qu'un seul des deux diviseurs de tension. Si le signal de sortie u0ou le signal présent à la sortie A est grand par rapport au signal d'entrée ui, le diviseur de tension 3, 6, et, dans le cas contraire, le diviseur de tension 103, 7 peuvent être supprimés. En principe, l'amplitude du signal de compensa- tion, requise pour une compensation impeccable dépend non seulement de la tension d'entrée ou de sortie (cette dépen- dance est prise en considération par le diviseur de tension, parce que la tension de compensation déduite de celui-ci augmente simultanément avec l'amplitude d'entrée ou de sortie), mais aussi de la distribution de courant des deux paires de transistors couplées en croix, distribution qui est déterminée par la différence Ust-Ur des tensions conti- nues disponibles aux bases des transistors 1 et 2 ou 101 et 102. Si, par conséquent, la tension continue de comman- de Ust est variée, il faudrait également varier le rapport de diviseur de tension ou la portion de la tension d'entrée ou de sortie, couplée aux bases, pour qu'il se produise toujours une compensation exacte. La figure 2 représente un circuit amplificateur approprié à cet effet. Le circuit comporte à nouveau deux paires de transistors couplées en croix 1, 2 et 101, 102. La borne d'entrée E, qui est le siège du signal d'entrée ui, est raccordée à l'émetteur des transistors 1 et 2 à travers deux résistances 10 et 11. Ce point de jonction est mis à la masse à travers le montage série de trois résistances Z486733 12, 13 et 14. Le point commun aux résistances 13 et 14 est raccordé à travers une résistance 15 à la sortie A du circuit amplificateur, qui sert en même temps de sortie à l'amplificateur inverseur 9. La seconde paire de tran- sistors 101 et 102 reçoit un signal à travers le montage série d'une résistance 110 et d'une résistance 111. Ce signal est fourni par un montage à charge de tension (ampli- fication + 1), dont l'entrée est raccordée à travers une résistance 150 ayant une valeur ohmique de 2 kOhm, à la sortie A du circuit amplificateur, et à travers une résis- tance 151 à l'entrée E du circuit amplificateur. De plus, le conducteur d'émetteur des transis- tors 101 et 102 est mis à la masse à travers le montage série de deux résistances 153 et 154 ayant des valeurs ohmiques de 1 kOhm et de 7,2 kOhm respectivement. Les signaux de compensation sur les bases 1, 2, 102, 101 sont générés par deux paires de transistors 20, 21 et 20a, 21a, qui sont du même type de conductivité (npn) que les transis- tors 1, 2, 101, 102. Les émetteurs des transistors 20 et 21 sontinterconnectés, de même que les émetteurs des transistors 20a et 21a. Le point commun aux émetteurs est raccordé à travers une résistance 22 ou 22a au point commun aux résistances 10 et 11 ou 110 et 111, et à travers une résistance 23 ou 23a au point commun aux résistances 12, 13 ou 153, 154. Les résistances 22... 23a ont la même valeur ohmique. Les collecteurs des transistors 21 et 20a sont raccordés à la base des transistors 2, 101 ou 1, 102. Les électrodes de base des transistors 21 et a sont branchées sur la tension continue fixe Ur. Les électrodes de base des transistors 20 et 21a sont également interconnectées et raccordées à la sortie d'un transformateur de tension continue 24, dont la tension de sortie Uomp est fonction de la tension continue variable Ust-Ur, qui est appliquée entre les électrodes de base des transistors 2, 101 ou 1, 102. La figure 3 représente la valeur de la tension de sortie Ucomp du transformateur de tension continue 24 (déduite de la tension de référence fixe Ur en fonction de la tension d'entrée Ust-Ur). On constate que la tension de sortie Ucomp a sa valeur maximale lorsque la tension continue de commande U st-Ur a à peu près la valeur zéro et qu'elle prend la valeur zéro lorsque la tension de commande Ust-Ur a une valeur suffisamment grande - indépendamment de sa polarité. Si la tension continue Ust est réglée à une valeur positive supérieure de 100 mV à la tension continue Ur, les transistors 2 et 101 sont conducteurs, et le signal de sortie u0 disponible au point commun aux collecteurs des transistors 2 et 102 est fourni à peu près exclusive- ment par le courant de collecteur du transistor 2. L'ampli- fication du circuit amplificateur a alors une valeur maxi- male (supérieure à 1), du fait que la contreréaction à travers l'amplificateur inverseur 9 et la résistance 15 est encore relativement faible. La tension de sortie Ucomp correspond alors à peu près à la tension continue fixe Ur, de sorte que les transistors 21 et 20a sont parcourus chacun par environ la moitié du courant de signal déduit de l'entrée ou de la sortie et fourni aux émetteurs de la paire 20, 21 ou 20a, 21a. Dans ce cas, le signal de compensation disponible au collecteur du transistor 20a est sensiblement plus grand que le signal de compensation fourni par le transistor 21, du fait que le signal de sor- tie, dont est déduit le signal d'émetteur du transistor a, est supérieur au signal d'entrée, dont est déduit le signal d'émetteur du transistor 21. Si les transistors 2 et 101 sont pratiquement parcourus par le courant entier, le signal de compensation relativement faible n'a pratique- ment pas d'influence sur la distribution du courant et, par conséquent, sur le signal de sortie U., c'est-à-dire qu'il n'engendre pratiquement pas d'harmonique deux qui puisse compenser l'harmonique deux engendré par des non- linéarités. Toutefois, ceci n'engendre pas de parasite, du fait que dans ces conditions de fonctionnement, les distortions non linéaires sont relativement faibles. Si la tension Ust est à peu près égale à la tension Ur, les courants d'émetteur se distribuent à peu près uniformément sur les transistors 1 et 2 ou 101 et 102. Etant donné la contre-réaction plus forte de la secon- de paire de transistors, l'amplification totale est plus faible (environ égale à 1). La tension de sortie U comp est alors plus positive de 120 mV environ que la tension continue Ur, de sorte que les transistors 21 et 20a ne sont plus parcourus que par une fraction du courant de signal fourni aux émetteurs des paires de transistors 20, 21 et 20a, 21a. Dans cette position intermédiaire, les harmoniques deux engendrés par des distortions non linéai- res ont leur valeur la plus faible. Par conséquent, les signaux de compensation doivent également être faibles. Dans ces conditions, les tensions appliquées aux bornes E et A sont du même ordre, de sorte que les signaux de compensation (faibles) fournis par les transistors 21 et a contribuent au même degré à la compensation des harmo- niques. Si la tension Ust est plus négative de 100 mV (ou plus) que la tension continue fixe Ur, les transistors 2 et 101 sont pratiquement bloqués et les transistors 1 et 102 sont conducteurs. Dans ces conditions, l'amplifica- tion totale est sensiblement inférieure à 1, de sorte que la tension d'entrée est supérieure à la tension appliquée à la sortie A, raison pour laquelle le signal de compensa- tion fourni par le transistor 21 est sensiblement supérieur au signal de compensation fourni par le transistor 20a. Dans ce cas, la tension U comp est à nouveau pratiquement égale à la tension fixe Ur, de sorte que les transistors 21 et 20a sont parcourus chacun par la moitié du courant (de signal) fourni aux émetteurs des paires de transistors et 21 ou 20a et 21a. Comme expliqué ci-dessus, dans les "phases fina- les", c'est-à-dire au moment o pratiquement le courant total traverse soit les transistors 2, 101 soit les tran- sistors 1, 102, il ne s'agit pas tellement de la valeur 1 1 exacte du signal de compensation ou de la tension continue Ucomp Il faut cependant que dans la gamme o le transis- tor 2 ou 101 est parcouru par 70% du courant fourni au point de jonction de l'émetteur, la tension Ucomp ne soit que relativement peu différente de la valeur optimale chaque fois déterminée. Ci-après on trouve une description du transfor- mateur de tension continue 24. Les transistors prévus dans le transformateur de tension continue sont de type de conductivité (pnp) opposé à celui des transistors de la paire couplée en croix et du circuit compensateur. Deux transistors 25 et 26 sont interconnectés par leur émetteur et raccordés, à travers une source de courant continu 27, à la borne de tension d'alimentation positive +UB. Dans leur conducteur de collecteur on a intercalé des résistances 28, 29 de même valeur ohmique. La base du transistor 25 est branchée sur la tension continue fixe Ur, alors que la base du transistor 26 est branchée sur la tension continue réglable U st* Le circuit comporte en outre deux transistors 30 et 31, qui sont interconnectés par leur émetteur. Ce point de jonction est connecté, à travers une résistance 32, à l'émetteur d'un autre tran- sistor 33 et, à travers une source de courant continu, 24, dont l'intensité est 1,5 fois plus grande que celle de la source de courant continu 27, à la borne de tension continue positive +UB. Les collecteurs des transistors 31 et 33 sont mis directement à la masse, alors que le collecteur du transistor 30 est mis à la masse à travers une résistance 34. La base du transistor 31 est raccordée au collecteur du transistor 25, alors que la base du tran- sistor 33 est connectée au collecteur du transistor 26. A la base du transistor 30, il est appliqué une tension continue indépendante de la température et qui est dimen- sionnée de façon que le transistor 30 soit parcouru par les deux tiers du courant fourni par la source de courant continu 24, lorsque les tensions Ust et Ur sont égales. La résistance 34 est dimensionnée de façon que la chute de tension se produisant à ses extrémités soit d'environ 120 mV. Si cette tension Ust est supérieure ou inférieure à la tension U r' la chute de tension diminue soit aux extrémités de la résistance 29 soit aux extrémités de la résistance 28, c'est-à-dire que le potentiel de base des transistors 31 et 33 augmente, de sorte qu'il y a aug- mentation de la portion du courant continu fourni par la source du courant continu 24, qui traverse l'un des deux transistors, augmentation qui produit la diminution du courant continu traversant le transistor 30 et par consé- quent la chute de tension aux extrémités de la résistance 34. Dans ce cas, sous l'effet de la résistance 32 inter- calée dans le conducteur d'émetteur du transistor 33, il peut se produire une asymétrie, comme représentée sur la figure 3. L'allure de la tension de sortie U omp engendrée au moyen du transformateur de courant continu 24 en fonc- tion de la tension d'entrée Ust-Ur (voir figure 3), peut être adaptée aux exigences dans de larges limites. On peut par exemple augmenter ou diminuer la valeur maximale en augmentant ou en diminuant le courant de la source de courant 24 et/ou de la résistance 34. On peut rendre la courbe plus large ou plus étroite en diminuant ou en augmentant le courant de la source de cou- rant 27 ou en utilisant des résistances 28, 29 de plus faible ou de plus grande valeur ohmique, ou encore en ren- dant la tension de polarisation Uc plus positive (plus négative). - On peut obtenir une asymétrie encore plus prononcée en augmentant la valeur ohmique de la résistance 32. On obtiendra une allure asymmétrique inverse de la courbe (par rapport à la verticale U stUr) en insérant la résistance 32 dans le conducteur d'émetteur du transis- tor 31 ou en échangeant les bornes de base des transistors 31 et 33. REVENDICATIONS 1. Circuit amplificateur muni d'au moins une paire de transistors, dont les émetteurs sont interconnectés et raccordés à une source de signal, alors que le signal de sortie est déduit du courant de collecteur d'au moins l'un de:-;ces transistors, caractérisé en ce qu'on a prévu au moins un circuit compensateur (3, 6; 7, 103), qui forme du signal (ui) fourni par la source de signal et/ou du signal de sortie (u0) un signal de compensation qui est appliqué à la base d'au moins l'un des transistors de la paire (1, 2; 101, 102), et dont la phase et l'amplitude sont telles que l'harmonique deux de l'oscillation de signal dans le signal de sortie (uo) est au moins partiellement compense. 2. Circuit amplificateur selon la revendica- tion 1, caractérisé en ce que le signal de compensation est appliqué à la base du transistor (2; 102) de la paire, du courant de collecteur duquel est déduit le signal de sortie (u0), tout en ayant la même phase que le signal disponible à la borne d'émetteur commune de la paire (1, 2; 101, 102), et/ou est appliqué à la base de l'autre tran- sistor (1; 101) de la paire tout en ayant une phase oppo- sée à celle dudit signal. 3. Circuit amplificateur selon la revendica- tion 1 ou 2, dans lequel la tension continue de commande (Ust) appliquée entre les bases des transistors (1, 2; 101, 102) de la paire est variable, caractérisé en ce que le circuit de compensation (20, 21, 6; 21a, 7) présente une entrée de commande pour la commande de sa transmittan- ce-au moyen d'une tension continue (Ucomp), et que l'entrée de commande est raccordée à la sortie d'un transformateur de tension continue (24) convertissant la tension continue de commande (Ust), qui est également appliquée à son entrée, en une tension continue (U comp) d'une valeur telle que l'harmonique deux est au moins réduit par le signal de compensation à chaque tension continue de commande. 4. Circuit amplificateur selon l'une quelcon- que des revendications précédentes, muni d'une seconde paire de transistors, qui sont raccordés à la première paire de transistors, de façon que chacun des quatre tran- sistors a une seule électrode en commun avec chacun des trois autres transistors, caractérisé en ce qu'à la borne d'émetteur commune des transistors (101, 102) de la secon- de paire, le signal est appliqué en une phase opposée à celle en laquelle il est appliqué à la borne d'émetteur commune des transistors (1, 2) de la première paire. 3. Circuit amplificateur selon la revendication 1, caractérisé en ce que chaque circuit compensateur compor- te deux transistors (20, 21; 20a, 21a) dont les émetteurs sont interconnectés, que le collecteur de l'un des transis- tors (21, 20a) est raccordé à une électrode de base du (des) transistor(s) (2, 101; 1, 102) de la (des) paire(s), et que la tension continue de base d'au moins l'un des deux transistors (20, 21a) du circuit compensateur est fournie par le-transformateur de tension continue (24). 6. Circuit amplificateur selon l'une quelcon- que des revendications 3 à 5, caractérisé en ce que le transformateur de tension continue (24) a été conçu de façon qu'il fournisse la tension de sortie (Ucom; la plus élevée si la tension de commande continue (Ust-Ur) est- égale à zéro et que la base du transistor (20, 21a), dont le collecteur n'est pas raccordé à l'électrode de base du transistor (2, 101; 1, 102) de la paire, est connectée à la sortie du transformateur de tension continue (24).