Brevet FR2490055A1 — publié le 19820312

L'invention consiste en un réseau de commutation pour canaux PCM, c'est-à- dire en une disposition de circuit qui permet de décomposer les canaux faisant partie de n systèmes PCM entrants et de les regrouper de façon à constituer les trames de n systèmes PCM sortants. Parmi les systèmes modernes de télécomunications ceux qui sont basés sur des techniques numériques, qui joignent à la qualité de pouvoir bénéficier de technologies consolidées et d'appareillages fiables et expérimentés comme les PCM l'avantage de pouvoir envoyer indifféremment sur le même moyen de transmis- sion des signaux téléphoniques, des données, des images, etc., prennent actuellement de plus en plus d'importance. Cette adoption de techniques numériques qui est de plus en plus répandue dans tous les secteurs des télécommunications a amené nécessairement à étudier, à réaliser et à perfectionner de plus en plus des organes de commutation dans lesquels chaque canal PCM qui arrive.à ces organes d'un des systèmes PCM entrants aboutissant à ces derniers peut être transmis à n'im- porte lequel des autres systèmes PCM sortants. Bien qu'elle puisse être utilisée utilement pour n'impor- te lequel desdits organes de commutation, l'invention a été étudiée d'une façon spécifique pour améliorer les performances du stade de commutation spatiale d'un réseau de commutation spatial et temporel pour signaux PCM, comme celui qui a été décrit dans le brevet italien n0 1.037.256, et c'est avec référence à ce réseau qu'elle sera illustrée dans la présente description. Dans ce réseau de commutation les octets de bits consti- tuant chaque canal PCM entrant subissent une commutation spatia- le qui les transfère de l'un à l'autre des systèmes PCM aboutis- sant au réseau de commutation et une commutation temporelle qui les transfère de la phase du système PCM entrant à celle du système PCM sortant. Dans une forme préférée de réalisation la commutation temporelle se produit en deux temps successifs en passant par une phase de travail intermédiaire dans laquelle se produit la commutation spatiale: donc sont présents un premier stade de commutation temporelle constitué par n unités d'entrée, un réseau n x n pour la commutation spatiale et un deuxième stade de commutation temporelle constitué par n unités de sortie. Cha- que unité d'entrée et de sortie est connectée à m PCM, ou n x m est le nombre total de systèmes PCM aboutissant au réseau de commutation. Les unités d'entrée et de sortie sont synchrones entre elles, étant pilotées par les mêmes signaux de synchroni- sation. On connaît dans la technique plusieurs formes possibles de réalisation du réseau n.x n: on se réfère ici à celle qui prévoit la présence de n multiplexeurs, dont chacun a sa propre 2È sortie connectée à l'une des unités de sortie, aux entrées de laquelle sont connectées avec ordre les n unités d'entrée; cha- que multiplexeur est piloté par une mémoire à recirculation dans laquelle, au début d'une connections il est écrit (d'une manière connue en soi et non décrite ici parce qu'elle est de toute façon étrangère à la présente invention) quelle unité.d'entrée il faut connecter dans chaque intervalle temporel à l'unité associée. Pour le fonctionnement correct du réseau de commutation il est nécessaire que les séquences de bits présents à l'entrée du stade de commutation spatiale soient parfaitement alignées entre elles et avec la synchronisation qui fait avancer la mé- moire à recirculation: lorsque croît la vitesse de transmission, l'importance des écarts admissibles se réduit progressivement, jusqu'au moment o même les différences dans les temps de propa- gation des signaux dues à la longueur différente de connections deviennent importantes. Ce fait concerne principalement la connection unité d'entrée-multiplexeur, dans laquelle chaque bit atteint en séquence (et donc dans des temps différents) les entrées des n multiplexeurs; même les connexions multiplexeurs-organes de sortie se ressentent du fait que leur longueur n'est pas uniforme, étant donné qu'il n'est physiquement pas possible de placer tous les organes de sortie à la même distance des multi- plexeurs respectifs. Une étude soignée et quelquefois complexe sur la manière de-disposerdans les cadres les unités d'entrée, les multiple- xeurs et les unités de sortie, éventuellement en les regroupant en soussystèmes, peut réduire l'inconvénient (qui se traduit par une limitation dans la vitesse maximale de transmission) mais elle ne peut pas l'éliminer. - La disposition de circuit suivant la présente invention est apte à améliorer le fonctionnement d'un., stade de commuta- tion spatiale du type décrit ci-dessus en le rendant indifférent à la diversité des temps de propagation et elle est caractérisée par le fait qu'elle comprend - n premiers registres dont chacun est connecté à la sortie de l'une des unités d'entrée; - n deuxièmes registres à n cellules dont chacun est pla- cé à l'entrée d'un des multiplexeurs et a les sorties de ses n cellules connectées avec ordre aux entrées correspondantes du multiplexeur; - - n troisièmes registres, dont chacun est connecté à l'entrée de l'une des unités de sortie; et par le fait que les premiers, les deuxièmes et les troisièmes registres sont pilotés par une même séquence d'impulsions ayant une période non inférieure au temps maximal de. propagation du signal de l'un quelconque des premiers registres à l'un quel- conque des deuxièmes registres. Une forme de réalisation de l'invention sera maintenant décrite, à titre d'exemple non limitatif, avec référence aux figures ci-jointes dans lesquelles - la figure 1 représente schématiquement un stade de com- mutation suivant l'invention; - la figure 2 représente deux diagrammes temporels rela- tifs à la figure 1. Dans la figure 1 on a indiqué sommairement un réseau de commutation spatiale et temporelle pour signaux PCM comprenant, suivant une disposition connue, n unités d'entrée UI (UIl...., UIk,....,UIn), n multiplexeurs M (Mi,... Mn) dont chacun est contrôlé par une mémoire cyclique MC (MC1,..., MCn), et n unités de sortie UU (UU1,..., UUn), dont chacune est connectée à la sortie d'un multiplexeur M. Le réseau de commutation de type cOnnu a été modifié suivant l'invention en plaçant: à la sortie de chaque unité d'entrée UI un premier registre R1 (Ri, l... R1,K...R,n) - à l'entrée de chaque multiplexeur M un deuxième registre R2 (R2,1...R2,n) dont l'entree de chacune de ses n cellules est connectée avec ordre à la sortie des premiers registres et dont la sortie est connectée à une entrée du multiplexeur M; - à la sortie de chaque multiplexeur M un troisième regis- tre R3 (R3, 3.R3 n) connecté à une unité de sortie UU. Les premiers, les deuxièmes et les troisièmes registres sont pilotés par un signal de synchronisation t qui pilote aussi les mémoires cycliques MC. Les unités d'entrée UI sont synchronisées entre elles d'une manière connue de telle sorte qu'au même instant à la sortie de toutes les unités d'entrée se présente un bit, faisant partie des octets qui constituent les canaux des systèmes PCM aboutissant à chaque unité d'entrée UI et qui ont subi une pre- mière commutation temporelle grâce à l'unité d'entrée UI même. Les bits présents à la sortie des unités d'entrée UI sont charges à chaque coup de l'horloge t, ayant une fréquence égale à celle de bits, dans les premiers registres R1, et, au coup d'horloge successif, dans les deuxièmes registres R2 qui les transfèrent au multiplexeur M. Les bits à l'entrée du multi- plexeur sont donc parfaitement synchrones entre eux, quelle que soit l'unité d'entrée UI dont ils proviennent et sans se ressen- tir des différences dans les temps de propagation: la seule limitation à laquelle doit être soumise une disposition de cir- cuit suivant l'invention consiste dans le fait que le temps de propagation d'un bit du premier au deuxième registre doit être en tout cas inférieur ou tout au plus égal a la période de l'horloge t. Même les multiplexeurs M sont synchronisés, au moyen de leurs mémoires cycliques MC, par l'horloge t qui, comme cela est indiqué dans la figure 2, est autorisée à atteindre la mémoire même, modifiant l'adresse présente à sa sortie et donc la connexion entrée-sortie réalisée par le multiplexeur associé, par un signal T, ayant la période TO égale à la durée d'un octet, cette durée étant telle qu'elle permette sûrement le passage d'une seule impulsion de l'horloge t, qui localise le bit initial de chaque octet. Dans une forme préférée de réalisation, le signal T a une durée égale à une période de l'horloge t. Les bits présents à la sortie du multiplexeur sont chargés dans les troisièmes registres en même temps (indépendemment de la longueur, de la connexion multiplexeur-troisième registre) par l'horloge t: ils se présentent donc parfaitement synchrones à l'entrée des unités de sortie UU o ils subissent la deuxième commutation temporelle. Sans sortir des limites de l'invention il est possible pour le technicien d'apporter à la disposition qui est décrite ici des variantes qui, vu ses connaissances et son expérience, sont évidentes, comme, par exemple, de remplacer les premiers et/ou les troisièmes registres par des mémoires élastiques pour compenser les' effets d'imperfections éventuelles dans le synchronisme des unités d'entrée et/ou de sortie. REVENDICATIONS I. Réseau de commutation pour canaux PCM comprenant n multiplexeurs (M) à n entrées et une sortie,-n mémoires cycliques (MC) dont chacune est apte à piloter le multiplexeur auquel elle est connectée, n unités (UI) d'entrée des systèmes PCM dont chacune est connectée aux entrées homologues de tous les multiplexeurs (M), n unités de sortie (UU) dont chacune est connectée à la sortie d'un multiplexeur (M), caractérisé par le-fait qu'il comprend: - n premiers registres (R1) dont chacun est connecté à la ser-t-ie d'une des unités d'entrée (UI); - n deuxièmes registres (R2) - n cellules, dont chacun est placé à l'entrée d'un des multiplexeurs (M), et a les sorties de ses n cellules connectées avec ordre aux entrées correspon- dantes du multiplexeur (M); - n troisièmes registres (R3), dont chacun est connecté à l'entrée de l'une des unités de sortie (UU); et par le fait que les premiers, les deuxièmes et les troisièmes registres sont pilotés par une même séquence d'impulsions (t), ayant une période non inférieure au temps maximal de propagation du signal de l'un quelconque des premiers registres (R1) à l'un quelconque des deuxièmes registres (R2). 2. Réseau de commutation suivant la revendication 1. caractérisé par le fait que l'avance des mémoires cycliques (MC) est obtenue par le produit logique de ladite séquence d'impul- sions (t) et d'un signal (T) dont la période (TO) est égale à la durée d'un octet et dont la durée est égale à la période de ladite séquence, ledit signal (T) définissant le bit-initial de chaque octet.