Brevet FR2493021A1 — publié le 19820430

La présente invention concerne les circuits logi- ques numériques et plus précisément une cellule de mémoire à deux modes de fonctionnement et à très faible consommation d'énergie, destinée aux circuits numériques. Un but essentiel des réalisateurs de circuits nu- mériques est toujours la réduction de la consommation d'é- nergie des circuits. Ce but est atteint dans une grande me- sure par la mise au point de nouvelles techniques de trai- tement et de nouvelles configurations dans la technologie destransistors à effet de champ du type métal-oxyde-silicium (MOS), utilisés pour la fabrication des circuits modernes intégrés à grande échelle. En particulier, les progrès relativement récents dans le domaine de la technologie MOS complémentaire ont permis aux réalisateurs de créer des circuits ayant de plus grandes vitesses de fonctionnement, de meilleures densités de composants et une dissipation d'énergie relativement faible. Malgré lesprogrès portant sur la réduction de la consommation d'énergie des circuits, il reste un problème très important qui est la réduction de la consommation d'énergie du basculeur classique. La résolution de ce problème est difficile pour deux raisons. D'abord, le bas- culeur constitue l'élément essentiel de construction d'un circuit numérique et en conséquence une augmentation même petite de la consommation d'énergie d'un basculeur indivi- duel provoque une augmentation importante de la consomma- tion d'énergie de l'ensemble du circuit numérique. Ensuite, le circuit basculeur conserve:, des niveaux logiques par mise à l'état conducteur de l'un de deux transistors alors que l'autre est mis à l'état non conducteur. Le transistor qui conduit au maximum consomme évidemment un courant ma- ximal et augmente beaucoup la consommation d'énergie du basculeur et de l'ensemble du circuit logique numérique. L'invention concerne donc la réduction de la consommation d'énergie d'un basculeur classique d'une cel- lule de mémorisation logique numérique. Selon l'invention, une cellule de mémoire com- prend un circuit basculeur ayant un premier et un second transistor, une première borne de chaque transistor étant reliée au potentiel de la masse de la cellule, une seconde borne de chacun des transistors étant reliée à la tension d'alimentation de la cellule, une troisième borne du pre- mier transistor étant reliée à la seconde borne du second transistor et une troisième borne du second transistor étant reliée à la seconde borne du premier transistor. Selon une caractéristique de l'invention,.la cel- lule de mémoire a deux modes de fonctionnement, un mode d'accès à consommation nominale et un mode de mémorisation à faible consommation. Selon l'invention, la cellule de mémoire est pla- cée en mode d'accès par application d'une tension d'ali- mentation à un premier niveau de potentiel au circuit bas- culeur, et elle est placée en mode de mémorisation par suppression du premier niveau de potentiel et par applica- tion d'une tension d'alimentation à un second niveau de po- tentiel au circuit basculeur, ce second niveau de potentiel étant nettement inférieur au premier. Selon une autre caractéristique de l'invention, la cellule de mémoire est normalement en mode de mémorisa- tion et est en mode d'accès de façon relativement peu fré- quente si bien que la consommation totale d'énergie du basculeur est notablement réduite. D'autres caractéristiques et avantages de l'in- vention ressortiront mieux de la description qui va suivre, faite en référence au dessin annexé sur lequel: - la figure 1 est un schéma d'une cellule de mé- moire à faible consommation d'énergie selon l'invention; - la figure 2 représente un circuit de réfé- rence de tension et une première partie du circuit basculeur de la cellule de mémoire; - la figure 3 représente la configuration de la cellule de mémoire lorsqu'elle est en mode de mémorisation; et - la figure 4 représente la configuration de la cellule de mémoire lorsqu'elle est placée en mode d'accès. La figure i représente la cellule de mémoire à faible consommation d'énergie selon l'invention. Cette cellule comprend une source de référence de tension comprenant des transistors Tl à T4, un circuit basculeur comprenant des transistors T7 et T8, une première source de tension d'ali- mentation comprenant une source de tension Vl et des tran- sistors Tll et Ti2, une seconde source de tension d'alimen- tation comprenant une source de tension V2 et des transis- tors T5, T6, T9 et T10, et des transistors T14 et T13 des- tinés à placer la cellule de mémoire à l'état établi et rétabli respectivement. La cellule de mémoire selon l'invention a deux modes de fonctionnement, un mode d'accès pendant lequel l'information est transmise à la cellule ou récupérée dans celle-ci, et un mode de mémorisation pendant lequel l'in- formation contenue dans la cellule est conservée à l'état logique i ou 0. En mode d'accès, la tension est appliquée à la cellule par la source de tension Vl par l'intermé- diaire des transistors Tll et T12. Dans ce mode de fonc- tionnement, la cellule fonctionne avec une tension de niveau logique normal, de préférence 3 V, si bien qu'une informa- tion peut être placée dans la cellule ou récupérée dans celle-ci avec les signaux logiques de niveau-normal. En mode de mémorisation, une tension est appliquée à la cellu- le par la source de tension V2 et les transistors T5 et T9. Dans ce mode de fonctionnement, la cellule a une consomma- tion extrêmement faible d'énergie comme décrit dans la suite du présent mémoire, et elle conserve les données avec une différence de tensions qui est seulement de quelques dixièmes de volt entre les états logiques i et 0. On comprend mieux le fonctionnement de la cellule de mémorisation à faible consommation d'énergie selon l'in- vention lorsqu'on l'examine par parties. Dans cette discus- sion, on suppose que le circuit basculeur tialement à l'état établi et que la tension Vl est appliquée à la cellule par les transistors Tli et T12. La mise du circuit basculeur à l'état établi est obtenue par transmis- sion d'une tension à la grille du transistor T14 qui passe à l'état conducteur et met ainsi la sortie O au potentiel de masse de la cellule qui correspond à l'état logique 0. La mise de ce noeud Q au potentiel de la masse interrompt la conduction du transistor T7 si bien que le noeud Q est pratiquement au niveau de tension Vi (à la chute de ten- sion dans le transistor près).Inversement, le circuit bas- culeur peut évidemment être mis en mode rétabli par trans- mission d'une tension au transistor T13 si bien que le noeud Q passe au potentiel de la masse de la cellule. De cette manière, le transistor TG cesse de conduire et le noeud Q passe pratiquement au potentiel d'alimentation Vi (à la chute de tension dans le transistor près). Selon l'invention, il est avantageux que tous les transistors soient des transistors à effet de champ du type métal- oxyde-silicium (MOS). On sait que ces transistors ont une région de drain une région de source et une région de grille, le drain et la source étant séparés par un canal. La lon- gueur du canal est déterminée comme étant la distance sé- parant le drain de la source. La largeur du canal est la largeur de la région du canal dans le transistor et le rapport d'allongement est égal au rapport de la largeur à la longueur du canal. La cellule de mémorisation de faible consommation d'énergie selon l'invention est mise en mode de mémorisa- tion par réduction de la tension Vl afin que les transis- tors Tll et T12 cessent de conduire. Dans ce mode de fonc- tionnement, la source de tension Vl ne fonctionne plus et la source de tension V2 transmet l'énergie au circuit de la cellule. La figure 2 représente le noeud Q du circuit basculeur avec la source de référence de tension ayant les transistors Tl à T4. Il faut noter qu'une seule source de référence de tension est nécessaire, quel que soit le nom- bre de cellules de mémoire utilisées. Dans la source de référence de tension, le transistor Tl joue le rôle d'une résistance de charge et détermine le courant transmis par la source de référence de tension. Selon l'invention, il est avantageux que la longueur du canal du transistor T2 soit égale à celle du transistor T5, et que la longueur du canal du transistor T3 soit égale à celle du transistor T6. En outre, il est avantageux que le rapport d'allonge- ment des transistors T2 et T3 soit égal au rapport d'allon- gement des transistors T5 et T6. Dans cette configuration avantageuse, la tension VR transmise à la grille du tran- sistor T5, assure le maintien du noeud Q au-delà de la tension de seuil du transistor T6. Ainsi, le courant dans ce transistor est déterminé par le courant dans le tran- sistor Tl multiplié par le rapport d'allongement des tran- sistors T6 et T3. La tension au noeud Q, en mode de mémo- risation, est réalisée afin qu'elle soit de 0,2 V au-delà de la tension de seuil du transistor T6. En outre, le cou- rant dans le transistor T6 est réalisé afin qu'il corres- ponde à un petit nombre de nanoampères. Le transistor T4 facilite la stabilisation de la tension de référence. La figure 3 représente le circuit de commande de la cellule de mémorisation à faible consommation d'éner- gie, en mode de mémorisation. Comme décrit précédemment, le noeud Q et en conséquence le drain et la grille du transistor T6, se trouvent juste audessus de la tension de seuil. Les transistors T7 et T8 sont réalisés spécia- lement afin qu'ils aient un canal moins long et plus large que les transistors T6 et T10. Lorsque le noeud Q dépasse le seuil, non seulement le transistor T6 est mis à l'état conducteur mais le transistor T8 aussi. Le rapport d'al- longement du transistor T8 comparé à celui du transistor T6 est tel que le transistor T8 prélève beaucoup plus de courant que le transistor T6. Ainsi, le noeud Q est in- férieur à la tension de seuil, les transistors T6 et T8 sont mis à l'état conducteur et les transistors T7 et T1O cessent de conduire. Le circuit basculeur (T7 et T8) est donc à l'état stable. Comme décrit précédemment, les transistors T5 et T9 sont des sources de courant pilotées par la tension de référence VR transmise par la source de référence de tension. L'analyse qui précède montre que la cellule de mémoire à faible consommation d'énergie, lorsqu'elle est en mode de mémorisation, n'utilise que quelques dixièmes de volt pour faire la différence entre un niveau logique 1 et un niveau logique 0. Ainsi, un niveau 1 conservé dans le circuit basculeur a une tension égale à la différence entre la chute de tension dans le transistor T6 et celle dans le transistor T8. Lorsque ce dernier doit conduire plus que le transistor T6, le noeud Q est à une tension plus élevée que le noeud Q si bien qu'un niveau logique 1 est mémorisé. Inversement, lorsque le circuit basculeur est à l'état opposé rétabli évidemment, le noeud Q se trouve à quelques dixièmes de volt-audelà du noeud Q car le transistor T7 consomme plus de courant que le transistor T10 et ramène le noeud Q au potentiel de la masse de la cellule. C'est évidemment le côté à l'état logique 0 du circuit basculeur qui est responsable de la circulation du courant le plus important et donc de la plus grande con- sommation d'énergie. Dans le mode de réalisation de la fi- gure 3, le courant circulant dans le transistor T8 est bien supérieur à celui qui. passe dans le transistor T6. Comme décrit précédemment, le courant dans ce dernier transistor T6 est réglé à quelques nanoampères. Ainsi, le courantdans le transistor T8 peut facilement être inférieur à ampère. En conséquence, lorsqu'elle est en mode de sation, la cellule selon l'invention consomme très d'énergie. 0,5 micro- mémori- peu Comme les tensions, en mode de mémorisation, sont à un niveau si faible, la lecture et l'écriture de données lorsque la cellule reste dans ce mode seraient difficiles. Ainsi, lors de la lecture et de l'écriture de données, la cellule de mémorisation est mise en mode d'accès. L'opéra- tion est réalisée, comme indiqué sur la figure 4, par aug- mentation de la tension jusqu'à la valeur Vi si bien que les transistors Tii et T12 conduisent. Cette mise à l'état conducteur de ces deux transistors provoque la formation d'un basculeur classique qui se comporte comme un amplifi- 7. cateur de détection jusqu'à ce que les niveaux logiques nor- maux reviennent au noeud Q et Q. Il faut noter que, lors du fonctionnement normal, la cellule de mémorisation à faible consommation d'énergie selon l'invention est essentiellement en mode de mémorisation si bien que la consommation globale d'énergie est extrêmement faible. La réduction de cette consommation d'énergie en mode de mémorisation permet à la cellule de conserver les données pendant de longues périodes, en cas de panne d'énergie, avec une alimentation d'appoint de capacité minimale. L'alimentation d'appoint peut être une batterie d'accumulateurs, dans le cas d'une mémorisation à long terme, ou un simple condensateur char- gé lorsque la période de mémorisation est plus faible. Il est bien entendu que l'invention n'a été dé- crite et représentée qu'à titre d'exemple préférentiel et qu'on pourra apporter toute équivalence technique dans ses éléments constitutifs sans pour autant sortir de son cadre. REVENDICATIONS 1. Cellule de mémoire à deux modes de fonctionnement et à faible consommation d'énergie, caractérisée en ce qu'el- le comprend un circuit basculeur ayant un premier et un second transistor (T7, T8), une première borne de chacun des tran- sistors étant reliée au potentiel de la masse de la cellule, une seconde borne de chacun des transistors étant reliée à la tension d'alimentation de la cellule, une troisième bor- ne du premier transistor (T7) étant reliée à la seconde borne du second transistor, et une troisième borne du second transistor (T8) étant reliée à la seconde borne du premier transistor, un dispositif (TMI, T12) destiné à mettre la cel- lule de mémoire en mode d'accès par application d'une ten- sion d'alimentation ayant un premier niveau de tension au circuit basculeur, et un dispositif (T5, T9) destiné à mettre la cellu- le de mémoire en mode de mémorisation par suppression du premier niveau de tension et application d'un second niveau de tension au circuit basculeur, ce second niveau de ten- sion étant nettement inférieur au premier niveau de tension. 2. Cellule selon la revendication 1, caractérisée en ce que le dispositif destiné à placer la cellule en mode de mémorisation comprend une source de référence de tension (T1-T4), un dispositif commandé par cette source et destiné à créer le second niveau de tension, et un troisième tran- sistor (T6) ayant deux bornes reliées à la tension d'alimen- tation de la cellule et à la seconde borne du premier tran- sistor, et une troisième borne reliée au potentiel de masse de la cellule. 3. Cellule selon la revendication 2, caractérisée en ce que le premier, le second et le troisième transistor (T7, T8, T6) sont des transistors à effet de champ du type métal-oxyde-semi-conducteur ayant des régions de drain et de source et une région de canal disposée entre les régions de drain et de source, la région de canal du troisième tran- sistor étant plus étroite et plus longue que celles des pre- mier et second transistors. 4. Cellule selon la revendication 3, caractérisée en ce qu'elle comprend en outre un quatrième transistor (TMO) ayant deux bornes reliées à la tension d'alimentation de la cellule et à la seconde borne du second transistor et ayant une troisième borne reliée au potentiel de masse de la cellule. 5. Cellule selon la revendication 4, caractérisée en ce que le quatrième transistor est un transistor à effet de champ du type métaloxyde-semi-conducteur, une région de canal de ce quatrième transistor étant plus étroite et plus longue que les régions de canal du premier et du second transistor et ayant une largeur et une longueur sensiblement égales à celles de la région de canal du troisième transis- tor.