Brevet FR2498035A1 — publié le 19820716

PROCEDE ET DISPOSITIF DE SYNCHRONISATION DE MESSAGES La présente invention concerne un procédé et un dispositif de synchronisation de messages. Elle concerne plus particulièrement un S procédé et un dispositif de synchronisation de messages brefs transmis selon le mode de transmission dit à évasion de fréquences. On entend par message un ensemble de données numériques trans- mises en bloc, et nécessaires à la mise en oeuvre d'un traitement donné. Lors de la réception des messages, il est nécessaire de synchroniser to le récepteur à partir des données reçues. En effet, le rythme des éléments binaires constituant le message est connu du récepteur, mais la phase de ces éléments binaires ne Pest pas et il faut reconstituer, à partir des informations reçues, un signal d'horloge de réception qui soit en phase avec ces informations. On entend par transmission à évasion de fréquences un mode de transmission selon lequel chaque message est transmis en modulant une fréquence porteuse différente, de manière à éviter une interception de ces messages par un tiers non destinataire. Le problème de la synchronisation se pose avec encore plus d'acuité dans les systèmes de transmission du type à évasion de fréquences, du fait que les écarts de phases sur les données reçues peuvent varier en fonction de la fréquence porteuse utilisée pour la transmission. Il est alors nécessaire d'utiliser des dispositifs de synchronisation très per- formants, c'est-à-dire permettant de retrouver très rapidement la syn- chronisation, et ce d'autant plus que les messages transmis sont brefs. Un procédé de synchronisation connu consiste à asservir à la phase des messages reçus la phase d'un signal d'horloge de réception ayant un rythme égal au rythme du signal d'horloge d'émission, l'asservissement consistant à faire évoluer, à chaque transistion d'un message reçu, la phase du signal d'horloge de réception d'une quantité égale à + ou - 2wN selon que la transition du message reçu est en avance ou en retard par rapport à la transition correspondante du signal d'horloge de réception, 2w désignant le pas élémentaire d'évolution de la phase du signal d'horloge de réception,) le signal d'horloge de réception ainsi asservi étant utilisé pour échantillonner le message mémorisé par ailleurs pendant la phase d'asservissement. Un tel dispositif est décrit dans la demande de brevet N'80 07 015 déposée le 29 mars 1980 au nom de la demanderesse. Un tel dispositif est mal adapté à la synchronisation de messages brefs. En effet plus le message est bref, et plus le nombre de transitions à l'intérieur de ce message est faible (on entend par transition le passage d'un niveau logique à un autre). Or plus le nombre de transitions est faible, plus la recherche de la synchronisation est longue. Si de surcroît on ne peut agir sur la phase de l'horloge de réception, à chaque transition, que par pas élémentaires, on voit tout de suite que la réception d'un message sera souvent terminée avant d'avoir réussi à retrouver la synchronisation. La présente invention a pour objet un procédé et un dispositif de synchronisation évitant cet inconvénient. Selon l'invention le procédé de synchronisation de messages com- portant au moins "p" transitions ("p" étant un nombre entier), par asservissement de la phase d'un signal d'horloge de réception à la phase des messages reçus et par échantillonnage des messages mémorisés au moyen de signal d'horloge de réception asservi, ce procédé est tel que l'asservissement consiste d'une part à faire évoluer le signe de la phase du signal d'horloge de réception d'après le signe de l'écart observé entre les transitions du message reçu et les transitions correspondantes du signal d'horloge de réception, d'autre part à faire évoluer la valeur absolue de la phase du signal d'horloge de réception d'une quantité Ai 2- lors de la,ime,, transition du message reçu ("i" étant un entier variable de 1 à "p" et 2N représentant le pas élémentaire d'évolution de la phase du signal d'horloge de réception), la suite {AiA constituant une suite de valeurs entières décroissantes telles que, quel que soit le déphasage existant entre le signal d'horloge de réception et les messages reçus, il p existe des valeurs Ai vérifiant E ai A. = M, M étant un nombre entier tel que |$ M iN | transition correspondante du signal d'horloge de réception. Les objets et caractéristiques de la présente invention apparaîtront plus clairement à la lecture de la description suivante d'un exemple de S réalisation, ladite description étant faite en relation avec les dessins ci- annexés dans lesquels: - la figure 1 est un diagramme destiné à illustrer le procédé de synchronisation conforme à l'invention pour des valeurs particulières des nombres A i N et p; - la figure 2 est un schéma du dispositif de synchronisation con- forme à l'invention; - la figure 3 est un diagramme des temps représentant les signaux obtenus en différents points du dispositif représenté à la figure 2. Le diagramme représenté sur la figure 1 montre les différentes manières de retrouver la synchronisation lors de la réception d'un message à partir d'un état désynchronisé symbolisé par une phase du signal d'horloge de réception égale à 0. A titre d'exemple, ce diagramme correspond aux valeurs suivantes: N=32,p=5, A1=A2=A3=4,A4=2etA,= 1. On suppose que chaque message reçu comporte au moins p (c'est-à- dire ici 5) transitions. On suppose également que l'on connait. l'instant auquel on commence à recevoir le message, de manière à mettre en route le procédé de synchronisation à cet instant, et que cet instant est connu à T près, (T désignant la période du signal d'horloge d'émission), de manière à être sûr que la première transition reçue est effectivement la première transition du message. Ces hypothèses s'appliquent particu- lièrement à un fonctionnement en évasion de fréquences. Si la première transition du message est en retard par rapport à la transition correspondante du signal d'horloge de réception, la phase du signal d'horloge de réception est diminuée d'une quantité égale à 4. 2 ' c'est-à-dire de quatre pas élémentaires. (On entend par transition correspondante la transition du signal d'horloge de réception qui coin- èéme 2'r ciderait avec la i transition du message reçu, à la précision -N pres, si les signaux d'horloge d'émission et de réception étaient en phase). En revanche, si la première transition du message reçu est en avance par rapport à la transition correspondante du signal d'horloge de réception, la phase du signal d'horloge de réception est augmentée de quatre pas élémentaires. De la même façon, lors de la deuxième transition du message reçu, on ajoute ou on retranche quatre pas élémentaires à la phase du signal d'horloge de réception obtenue après la première transition, et ainsi de suite jusqu'à la cinquième transition o l'on ajoute ou l'on retranche un pas élémentaire à la phase du signal d'horloge de réception obtenue après la quatrième transition. Soit 4 le déphasage existant entre le message reçu et le signal d'horloge de réception. Comme la phase du signal d'horloge de réception ne peut prendre que des valeurs discrètes ( -N représentant son pas élémentaire d'évolution) on fait appel à une quantité M xi, M étant un nombre entier tel que la quantité M x N soit la plus proche possible du déphasage y, c'est-à-dire tel que - M!Ir Quel que soit le nombre M, on sait qu'il existe une suite de valeurs entières positives décroissantes Ai (i variant de 1 à p) vérifiant la p éme relation E a. A,= M, a. étant égal à + 1 ou à - 1 selon que la i transition du message reçu est en retard ou en avance par rapport à la transition correspondante du signal d'horloge de réception. Par conséquent quel que soit la déphasage existant initialement entre message reçu et signal d'horloge de réception, le procédé selon l'invention permet de retrouver la synchronisation au bout de p transi- tions du message reçu. L'acquisition de la synchronisation ne dépend donc plus de la durée du message, comme c'était le cas dans les systèmes antérieurs. La synchronisation des messages brefs est donc assurée de manière certaine, à condition toutefois que ces messages comportent au moins p transitions. Ce procédé permet de retrouver la synchronisation avec une rapidité accrue par rapport aux systèmes antérieurs puisqu'on converge vers l'état synchronisé de manière grossière lors des premières transi- tions, puis affinée lors des transitions suivantes alors que dans les systèmes antérieurs la précision dans les corrections de phase est constante tout au long de la période de synchronisation. Pour accroître la précision du procédé conforme à l'invention on peut envisager, pour une valeur de p donnée, d'adjoindre à la suite A. un terme Ap+i de valeur égale à 1, comme cela est représenté sur la figure 1. S Pour la même valeur de N, on peut bien sûr trouver plusieurs suites Ai, avec des valeurs de p différentes, la valeur minimale de p étant égale a N à log2 2 Le dispositif de synchronisation de messages représenté sur la figure 2 comporte une ligne à retard 1 constituée par exemple par un registre à décalage muni d'une entrée de donnée qui reçoit les messages M reçus à l'entrée du dispositif, et d'une entrée d'horloge qui reçoit un signal Hr d'horloge de réception rapide, de fréquence égale à N fois la fréquence f d'émission des éléments binaires constituant les messages, et de phase fixe. Le signal Hr est fourni par une horloge 1'. La sortie de la ligne à retard 1 est reliée à l'entrée d'un échantillonneur 2 dont l'entrée de commande reçoit un signal hr d'horloge de réception lent (appelé par la suite signal d'horloge de réception), de fréquence f, fourni par un circuit 3 d'asservissement de la phase du signal d'horloge de réception à la phase des messages reçus. Le circuit d'asservissement 3 comporte un circuit 4 de détection d'avance ou de retard des transitions du signal d'horloge de réception par rapport aux transitions des messages reçus. Le circuit de détection 4 comporte un circuit de dérivation 5 muni d'une entrée qui reçoit les messages M et d'une sortie qui fournit un signal TR présentant une impulsion à chaque transition des messages M reçus. Le circuit de détection 4 comporte également une première bascule 6, du type D, dont l'entrée D reçoit le signal d'horloge de réception hr et dont Pentrée d'horloge CK reçoit le signal TR fourni par le circuit de dérivation 5. Le circuit de détection 4 comporte également une seconde bascule 7 du type D, dont l'entrée D reçoit le signal d'horloge de réception inversé à l'aide d'un inverseur 7', et dont l'entrée d'horloge CK reçoit le signal TR fourni par le circuit de dérivation 5. La bascule 6 est munie d'une entrée CL de remise à zéro reliée à la sortie de 1'inverseur 7'. La bascule 7 est munie d'une entrée CL de remise à zéro qui reçoit le signal d'horloge de réception hr. La sortie Q de la bascule 6 fournit un signal AV indiquant que les transitions des messages reçus sont en avance par rapport aux transitions correspondantes du signal d'horloge de réception h r. La sortie Q de la bascule 7 fournit un signal RET indiquant que les transitions des messages reçus sont en retard par rapport aux transitions correspondantes du signal d'horloge de réception h r Le circuit d'asservissement 3 comporte également une mémoire morte 8 dont les entrées d'adresse reçoivent les signaux AV et RET ainsi que les signaux de sortie d'un compteur de transition 9, "modulo p". Dans la mémoire 8 sont stockées les 2 p valeurs N + Ai. Le circuit d'asservissement 3 comporte également un diviseur 10 à rang variable constitué par exemple par un compteur programmable muni d'une entrée d'horloge CK qui reçoit le signal H r d'horloge de réception rapide, et d'entrées de chargement reliées aux sorties d'un multiplexeur Il. Le multiplexeur Il est lui-même muni de premières entrées de données reliées aux sorties de la mémoire morte 8, de secondes entrées reliées à une configuration câblée 12 représentant la valeur N codée numériquement, et d'une entrée de commande reliée à la sortie Q d'une bascule 13 du type "RS". l'entrée R de la bascule "RS" 13 est reliée à la sortie de retenue CR du compteur 10, la sortie de retenue CR du compteur 10 étant par ailleurs reliée à son entrée LD de commande de chargement. L'entrée S de la bascule 13 est reliée à la sortie du circuit de dérivation 5. La sortie du compteur 10 fournit le signal d'horloge de réception hr* L'entrée d'horloge CK du compteur 9 est reliée à la sortie d'une porte "ET" 14 munie d'une première entrée reliée à la sortie du circuit de dérivation 5 et d'une seconde entrée reliée à la sortie Q d'une bascule 15 du type "RS". L'entrée R de la bascule 15 est reliée à la sortie de retenue CR du compteur 9, son entrée S recevant un signal INIT indiquant un début de réception de message. Le compteur 9 est également muni d'une entrée CL de remise à zéro qui reçoit le signal INIT. Le fonctionnement du dispositif représenté sur la figure 2 est maintenant expliqué en relation avec la figure 3 représentant un dia- gramme des temps des signaux obtenus en différents points de ce dispositif. La première ligne de la figure 3 représente le signal d'horloge de réception rapide H r, de fréquence Nf. La deuxième ligne de la figure 3 représente le signal d'horloge de réception hr, de fréquence f. La troisième, la quatrième et la cinquième lignes représentent respective- ment le signal TR fourni par le circuit de dérivation 5, le signal AV fourni par la bascule 6 et le signal RET fourni par la bascule 7. La sixième ligne représente les variations de la valeur décimale V1 du signal fourni par le compteur 9. La septième ligne représente les variations de la valeur décimale V2 du rang du diviseur à rang variable 10, ou plus exactement du signal de chargement du compteur qui le constitue. A la première transition du message reçu, le signal V1 passe de la valeur 0 à la valeur 1. En même temps, et en supposant que la première transition du message reçu est en avance par rapport à la transition correspondante du signal hr. le signal AV passe du niveau logique 0 au niveau logique 1, pour repasser ensuite au niveau logique 0 au front descendant suivant du signal hr, le signal RET restant lui au niveau logique 0. La mémoire morte 8, adressée par ces valeurs particulières des signaux AV, RET et V1, fournit alors la valeur N - A. La sortie Q de la bascule RS ayant été mise au niveau logique 1 lors de la première transition du message reçu, le multiplexeur Il sélectionne alors les signaux présents en sortie de la mémoire morte 8, et le compteur 10, chargé avec la valeur N A1 restitue alors, au bout de N - A1 périodes du signal Hr' un signal de fréquence N A f, ce qui permet de faire subir N2A au signal hr une avance de phase de A1 x Zr. Au bout de ces N - Al périodes du signal Hr1 la sortie de retenue du compteur 10 passe du niveau logique 0 au niveau logique 1, entraînant ainsi le passage de la sortie Q de la bascule 13 du niveau logique 1 au niveau logique 0, et la sélection par le multiplexeur 11 des signaux fournis par le circuit 12. Le compteur 10, chargé alors avec la valeur N, divise la fréquence Nf par la valeur N, ce qui ne procure aucun déphasage sur le signal hr. Le compteur 10 continue ainsi de diviser par la valeur N et de se recharger automatiquement avec la valeur N tant que le message reçu ne présente pas de nouvelle transition. Le même processus se repète lorsqu'apparaît une deuxième transi- tion du message reçu. Sur la figure 3, on a également supposé que cette deuxième transition est en avance par rapport à la transition correspondante du signal h r. Le compteur 10 procure alors sur le signal hr une r2 rr avance de phase de N x A2. De même, à la troisième transition du message reçu, le compteur 10 procure sur le signal hr un retard de phase deN x 3. On suppose en effet que cette troisième transition est en retard par à la transition correspondante du signal hr* A la troisième transition du message reçu, le signal RET passe alors du niveau logique 0 au niveau logique 1 pour repasser ensuite du niveau logique 0 lors du front montant suivant du signal hr. La synchronisation s'établit ainsi de manière progressive, jusqu'à l'apparition de la pième transition du message reçu, le signal d'horloge hr subissant alors un déphasage d'amplitude 2 Ap, et de signe déterminé selon les mêmes règles que précédemment (par exemple un retard de phase, en accord avec la figure 3). La synchronisation est alors retrou- vée, et, dans le cas o le message reçu ne présente plus de nouvelle transition, le signal d'horloge de réception hr conserve la phase ainsi acquise. Dans le cas o le message reçu présente de nouvelles transi- tions, la phase du signal d'horloge de réception oscille autour de cette phase avec l'amplitude égale au pas élémentaire de déphasage dans le cas o A a une valeur égale à 1 et au blocage de l'horloge du compteur de p ième transitions entre la p de transition d'un message donné et la première transition du message suivant, au moyen de la porte "ET" 14 et de la bascule 15. Certaines variantes pourraient être apportées au dispositif de synchronisation décrit ci-dessus sans sortir pour autant du cadre de l'invention. On pourrait notamment envisager de remplacer le générateur d'horloge de réception de phase variable par un dispositif permettant de fournir simultanément les différentes phases posibles et de sélectionner une seule de ces phases à un instant donné. On pourrait encore envisager d'utiliser un dispositif de synchronisation classique en alternance avec le dispositif de synchronisation conforme à l'invention. REVENDICATIONS 1. Procédé de synchronisation de messages comportant au moins "p" transistions ("p" étant un nombre entier), par asservissement de la phase d'un signal d'horloge de réception à la phase des messages reçus et par échantillonnage des messages mémorisés au moyen du signal d'hor- S loge de réception asservi, l'asservissement consistant d'une part à faire évoluer le signe de la phase du signal d'horloge de réception d'après le signe de l'écart observé entre les transitions du message reçu et les transitions correspondantes du signal d'horloge de réception, caractérisé en ce que Passervissement consiste d'autre part à faire évoluer la valeur absolue de la phase du signal d'horloge de réception d'une quantité Ai m lors de la eieme transition du message reçu ("i" étant un entier variable 2 r de 1 à "pl et m représentant le pas élémentaire d'évolution de la phase du signai d'horloge de réception), la suite (A1il constituant une suite de valeurs entières décroissantes telles que quel que soit le déphasage existant entre le signal d'horloge de réception et les messages reçus, il p existe des valeurs A. vérifiant E a. A,= M, M étant un nombre entier tel que 1-M N N et ai étant égal à + 1 ou à - 1 selon que la ième transition du message reçu est en avance ou en retard par rapport à la transition correspondante du signal d'horloge de réception. 2. Dispositif pour la mise en oeuvre du procédé selon la revendi- cation 1, comportant une ligne à retard (1) destinée à mémoriser les messages reçus, un échantillonneur (2) destiné à échantillonner, au moyen du signal d'horloge de réception, les messages mémorisés, et un circuit d'asservissement (3) de la phase du signal d'horloge de réception à la phase des messages reçus, comportant lui-même un générateur de signal d'horloge de réception de phase variable, un circuit (5) de détection de transitions des messages reçus et un circuit (6 et 7) de détection du signe de lécart entre transitions des messages reçus et transitions correspondantes du signal d'horloge de réception, caractérisé en ce que le circuit d'asservissement (3) comporte une mémoire morte (8) dans laquelle sont inscrites les valeurs + A. ("i" variant de 1 à "p"), i adressée par le signal fourni par le circuit (6 et 7) de détection de signe d'écart et par le signal de sortie d'un compteur (9) "modulo p", incré- menté par le signal fourni par le circuit (5) de détection de transitions des messages reçus, les sorties de la mémoire morte (8) étant reliées aux entrées de commande de phase du générateur de signal d'horloge de réception de phase variable. 3. Dispositif selon la revendication 2, caractérisé en ce qu'il comporte un circuit de blocage de l'horloge du compteur "modulo p", entre la "p lème transition d'un message donné et la ère transition du message suivant. 4. Dispositif selon la revendication 3, caractérisé en ce que le circuit de blocage de l'horloge du compteur modulo "p" comporte une bascule (15) du type "RS" dont Pentrée R est reliée à la sortie de retenue du compteur (9) "modulo p", dont l'entrée S reçoit un signal indiquant le début de la réception d'un message, et dont la sortie Q est reliée à une première entrée d'une porte "ET" (14), une seconde entrée de la porte "ET" (14) recevant le signal d'horloge du compteur (9) "modulo p", et la sortie de la porte "ET" étant reliée à l'entrée d'horloge du compteur (9) "modulo p". 5. Dispositif selon l'une des revendications 2 à 4, dans lequel les valeurs stockées dans la mémoire morte sont les valeurs N + Ai ("i" variant de 1 à "p"), caractérisé en ce que le générateur d'horloge de réception de phase variable comporte un diviseur de fréquence à rang variable, dont l'entrée de signal reçoit un signal d'horloge de réception rapide, de rythme égal à N fois le rythme du signal d'horloge de réception et de phase fixe, et des moyens pour commander le rang du diviseur de manière que ce rang soit égal à N + A. lors de la détection de la "ie"'n" transition du message reçu, à N en l'absence de transition et entre les "ième" et "i+1 eme,, transitions du message reçu, lorsqu'une première division par N + Ai a déjà été effectuée. 6. Dispositif selon la revendication 5, caractérisé en ce que le diviseur à rang variable est constitué par un compteur programmable (10) dont les entrées de chargement et l'entrée de commande de chargement sont reliées aux sorties des moyens de commande du rang du diviseur, dont l'entrée d'horloge reçoit le signal d'horloge de réception rapide, et dont la sortie fournit le signal d'horloge de réception. 7. Dispositif selon les revendications 5 et 6, caractérisé en ce que les moyens de commande du rang du diviseur comportent un multiplexeur (11) muni de premières entrées reliées aux sorties de la mémoire morte et, de secondes entrées recevant en permanence la valeur "NI' codée numériquement et une bascule (13) du type "RS" dont l'entrée R est reliée à la sortie de retenue du compteur programmable (10) dont l'entrée S est reliée à la sortie du circuit (5) de détection de transitions, et dont la sortie Q est reliée à l'entrée de commande du multiplexeur (Il), la sortie de retenue du compteur programmable (10) étant reliée à son entrée du commande de chargement.