Brevet FR2487611A1 — publié le 19820129

Circuit d'interface de clavier à fréquences vocales L'invention est du domaine des claviers à fréquences vocales et porte sur un circuit d'interface reliant une ligne d'abonné à un tel clavier. On connait déjà des postes téléphoniques à clavier d'appel à fréquences vocales, et notamment des claviers d'appel comportant un clavier de numérotation à plusieurs touches, un microprocesseur et un générateur de fréquences vocales, le microprocesseur faisant office d'interface entre le clavier de numérotation et le générateur à fréquences vocales. Dans de tels postes téléphoniques il faut assurer l'alimentation du microprocesseur et du générateur de fréquences vocales sous une tension déterminée, stable, et remplir différentes conditions de consommation de courant et d'impédance du poste vu par la ligne d'abonné, afin de satisfaire aux conditions imposées par l'Administration. L'invention a pour but de fournir un circuit d'interface entre la ligne d'abonné et l'ensemble micropresseur, clavier de numérotation et générateur de fréquences vocales, qui remplisse les conditions de fonctionnement imposées. L'invention a pour objet un circuit d'interface relié à des bornes accessibles et normalisées d'un poste d'abonné, à un microprocesseur associé à un clavier de numérotation, à un générateur de fréquences vocales et à un circuit de filtrage du signal délivré par le générateur, ledit circuit d'interface comportant notamment un circuit d'alimentation comprenant deux ponts d'alimentation, un circuit d'amplification, un circuit de ligne, un circuit de commande du circuit de ligne, et un circuit de changement d'impédance reliant le circuit d'amplification au circuit de commande. Le circuit d'interface comporte également un dispositif de limitation du courant, un dispositif de protection contre les surintensités et un dispositif de coupure calibrée. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre d'un exemple de réalisation illustré par les figures annexées dans lesquelles La figure 1 représente schématiquement un poste d'abonné avec le circuit d'interface de l'invention, La figure 2 est un schéma indiquant comment les figures 2A et 2B sont assemblées, Les figures 2A et 2B représentent en détail le circuit d'interface du poste d'abonné de la figure 1. Dans la figure 1, la ligne d'abonné est constituée par deux fils L1 et L2 reliés respectivement, à travers les crochets CC du commutateur du poste, à des bornes I et IV ; le fil L1 est relié, avant le crochet CC à une borne III par un circuit comprenant une résistance 4 et un condensateur C10 ; le fil L2 est relié, avant le crochet CC, à la borne III par une sonnerie S. La borne IV est reliée à une borne II par un circuit de conversation E du poste d'abonné. Les bornes I, Il, III, IV sont des bornes du poste accessibles et normalisées par l'Administration Française des Postes et Télécommunications. Les bornes I et IV sont reliées entre elles par une résistance 1 en série avec un dispositif de protection Z Z1 ; les bornes IV et III sont reliées par deux diodes zéner Z1 et Z2 en série et en opposition, ce qui permet d'éviter les tintements de la sonnerie en phase de numérotation. En plus des éléments cités précédemment, le poste d'abonné comporte un microprocesseur A, du type TMS 1000 NLC de Texas Instruments par exemple, associé à un dispositif d'initialisation DI, un générateur de fréquences vocales B, du type MK 5091 de MOSTEK par exemple, et relié au microprocesseur par une liaison L8 multifilaire, un clavier de numérotation CN à plusieurs touches relié au microprocesseur, et un circuit de filtrage F relié à la sortie OAO du générateur de fréquences vocales. Un circuit d'interface CI, objet de l'invention, assure l'interface entre les bornes I, II, III et IV et le microprocesseur A, le générateur de fréquences vocales B et le circuit de filtrage F. Le circuit d'interface CI comprend un circuit d'alimentation P, un dispositif de shuntage SH, un dispositif de coupure calibrée H, un dispositif de limitation de courant N, un dispositif de protection contre les surintensités M, un circuit de ligne CL, un circuit de commande d'impédance R, un circuit de commande T, et un circuit d'amplification G. Le circuit d'alimentation P a une borne P1 reliée au fil L1, à travers la résistance 1, une borne P2 reliée au fil L2, une borne positive PII reliée à un fil L4, une autre borne positive P3, isolée de la borne PII, reliée par un fil L3 à une borne d'alimentation positive VDD du microprocesseur A et à une borne d'alimentation positive VDD du générateur de fréquences vocales B, et au dispositif d'initialisation DI, et une borne P6 reliée à un fil L6. Entre les fils LII et L6 est connecté un circuit de ligne CL comprenant,en série, un second régulateur de tension TL2, un transistor de ligne T16 et une résistance de ligne 47. Une borne P7, commune au second régulateur de tension et au transistor de ligne est reliée à un fil L7, dont le potentiel est inférieur à celui du fil LII ; le fil L7 est relié au dispositif d'initialisation DI, à une borne d'alimentation négative VSS du microprocesseur A, et à une borne d'alimentation négative VSS du générateur de fréquences vocales B. Le dispositif de protection contre les surintensités M est reliée aux fils LII et L6, à un point commun au transistor de ligne T16 et à la résistance de ligne 47, et au circuit de commande T. Le circuit de commande T est relié aux fils LII, L6 et L7, à la base du transistor de ligne T16 et au circuit de commande d'impédance R. Le dispositif de limitation de courant N est relié aux fils L4 et L6, au circuit de commande T et à un point commun à la résistance de ligne 47 et au transistor de ligne T16. Le dispositif de coupure calibrée H est relié aux fils LII et L7, à une borne R8 du microprocesseur A par un fil L5, et au circuit de commande T par un fil L11. Le circuit de commande d'impédance R est relié au fil L6 et au circuit d'amplification G Le circuit d'amplification G est relié à la sortie du circuit de filtrage F par un fil L9, à une sortie AKD du générateur de fréquences vocales B par un fil L10, et à la base du transistor de ligne T16. Le dispositif de shuntage SH est relié à la borne P2 du circuit d'alimentation P, à la borne IV, au fil L7 et à une borne R7 du microprocesseur. Dans la figure 2A, le circuit d'alimentation P comporte des diodes D1, D2, D3, DII, D5 et D6 et une résistance 3. La borne P1 est reliée à une borne P5 par la diode D1 ; la résistance 3 est connectée entre les bornes P3 et P5. La diode D2 est connectée entre les bornes P2 et P5 ; la diode D3 est connectée entre les bornes P6 et î ; la diode D4 est connectée en les bores P6 eb P2 ; la diode D5 est connectée entre les bornes P2 et prr, la diode D6 est connectée entre les bornes Pi et PII. Le dispositif de shuntage SH comprend deux transistors Tî et T2, une diode D10, un condensateur Ci, une bobine HL d'un relais bistable, un contact rl du relais et deux résistances 2 et 5. Le contact rl est en serie avec la résistance 22 l'ensemble étant connecté entre les bornes Il et IV du poste, donc en parallèle sur le circuit de conversation E, figure 1.Le transistor T1 a son collecteur relié au fil L3, et son émetteur relie à I'émetteiar du transistor T2 dont le collecteur est relié au fil L7 ; le condensateur C1 est en série avec la bobine RL, l'ensemble étant connecté entre l'émetteur du transistor T1 et le fil L7. Les bases des transistors T1 et T2 sont réunies entre elles et reliées d'une part à travers la résistance 5 à la borne R7 du microprocesseur et d'autre part à la borne HALT du microprocesseur par la diode D10. Un condensateur C2 est connecté entre les fils L3 et L7. Le dispositif d'initialisation DI comprend un transistor TII, un transistor T5 par exemple du type VN10, d'Intersil, une diode D7, trois résistances 6, 7, 8, et un condensateur C3. Le transistor T4 a sa base reliée au fil L4 par la résistance 6, son émetteur relié au fil L4 et son collecteur relié à une borne d'initialisation INIT du microprocesseur. Une borne K8 du microprocesseur est reliée d'une part à la base du transistor TII par la résistance 7 et d'autre part au fil L7 par le condensateur C3. Le transistor T5 est connecté par son drain et sa source en parallèle sur le condensateur C3, sa grille étant reliée à une borne R9 du microprocesseur, ladite borne R9 étant également reliée à la borne HALT.La diode D7 et la résistance 8 sont en série, l'ensemble étant connecté aux bornes R8 et K8 du microprocesseur. Le microprocesseur A a deux bornes OSC1 et OSC2 reliées par une résistance 9, la borne 0SC2 étant reliée au fil L7 par un condensateur CII. Le microprocesseur est relié, par la liaison L8 au généra teur de fréquences vocales B, dont deux bornes OSCO et OSC1 sont connectées à un cristal de quartz Q. Le circuit de filtrage F comprend quatre résistances 10, 11, 12, 13, deux condensateurs C5 et C6 et un amplificateur C. Les résistances 10 et 12 sont en série et connectées entre la sortie OAO du générateur de fréquences vocales et le fil L7 Un point commun aux résistances 10 et 12 est relié par les résistances 11 et 13 en série à l'entrée positive de l'amplificateur C dont l'entrée négative est reliée à la sortie ; le condensateur C5 est connecté entre l'entrée négative et un point commun aux résistances 11 et 13 ; le condensateur C6 est connecté entre l'entrée positive et le fil L7 ; la sortie de l'amplificateur est reliée au fil L9. L'alimentation de l'amplificateur est reliée aux fils tll et L7. Dans la figure 2B, le circuit d'amplification G comprend un amplificateur différentiel D, trois transistors T6, T7, T8, des résistances 14, 15, 16, 18, 19, 20, 21, 22, 23, 48, 49, 50, et deux condensateurs C7 et C11. Le fil L9 est relié par la résistance 21 à l'entrée positive de l'amplificateur différentiel D. Le fil L10 est relié d'une part au fil L7 par la résistance 16 et d'autre part à la base du transistor T6. L'entrée positive est reliée par la résistance 14 au fil L7 et par la résistance 15 au fil LII. La sortie de l'amplificateur différentiel est reliée au fil L7 par la résistance 49 et à la base du transistor T7 par la résistance 18.Le transistor T6 a son émetteur relié au fil LII et son collecteur relié à la base du transistor T7. La résistance 50 est connectée entre le fil LII et la base du transistor T7. L'émetteur du transistor T7 est relié par la résistance 23 au fil L4 et par la résistance 19 à entrée négative de l'amplificateur différentiel. L'entrée négative est reliée par la résistance 24 au fil L7 et par la résistance 20 en série avec le condensateur C7 au collecteur du transistor T8 dont l'émetteur est relié par la résistance 22 au fil L6. Le collecteur du transistor T8 est relié par la résistance 48, en parallèle sur le condensateur C11, au fil LII. - Le circuit de ligne comprend le second régulateur de tension TL2, le transistor de ligne T16, la résistance de ligne 47, des résistances 42 et 43, et une résistance 45 connectée entre la base du transistor de ligne et la base du transistor T8 du circuit d'amplifi cation G. Les résistances 42 et 43 sont en série, l'ensemble étant connecté entre les fils L4 et L7 ; un point commun aux résistances 42 et 43 est relié à une entrée de commande du second régulateur de tension TL2 dont la tension aux bornes est fixée par les résistances 42 et 43. Le circuit de commande T comprend un transistor T17, un premier régulateur de tension TL1, ajustable, et des résistances 31, 32 et 37. L'émetteur du transistor T17 est relié au fil LII, et le collecteur est relié par le premier régulateur de tension à un point commun à la base du transistor T8 et à la résistance 45 du circuit de ligne CL. Le collecteur du transistor T17 est relié par la résistance 32 à l'entrée de commande du premier régulateur de tension. Le point commun à la base du transistor T8 et à la résistance 45 est relié au fil L6 par la résistance 31. La base du transistor T17 est reliée au fil L6 par la résistance 37. Le dispositif de coupure calibrée H comprend un transistor T14, une diode D8, des résistances 36, 38, 39. L'émetteur du transistor T14 est relié au fil L5, et le collecteur est relié à la base du transistor T17 du circuit de commande T. La résistance 36 est connectée entre l'émetteur et le collecteur du transistor T14. Le fil LII est relié, par la diode D8 et la résistance 38 en série, à la base du transistor T14, ladite base étant reliée par la résistance 39 au fil L7. Le dispositif de protection contre les surintensités M comprend deux transistors T13 et T15, un condensateur C9, et des résistances 25, 40 et 41. Le transistor T15 a son émetteur relié au fil L4, son collecteur relié à la base du transistor T17 du circuit de commande T, et sa base reliée au collecteur du transistor T13. L'émetteur et la base du transistor T1s sont reliés par la résistance 41 en parallèle avec le condensateur C9. Le transistor T13 a son émetteur relié par la résistance 25 au fil L6 et sa base reliée par la résistance 40 à un point commun au transistor de ligne T16 et à la résistance de ligne 47. Une diode zéner Z3 est connectée entre le collecteur du transistor T17 et la base du transistor T13. Le dispositif de limitation de courant N comprend deux transistors T11 et T12, une diode D9, un condensateur C8 et des résistances 30, 33, 34, 35, 46. Le transistor T11 a son émetteur relié au fil L4 par la résistance 35, son collecteur reliée au collecteur du transistor T12, et sa base relié au fil LII par la résistance 33 et au fil L5 par la résistance 34. L'entrée de commande du premier régulateur de tension TL1 est reliée par la diode D9 au collecteur du transistor T12 dont la base est reliée par la résistance 46 à un point commun au transistor de ligne T16 et à la résistance de ligne 47, et par le condensateur C8 au fil L6. Le circuit de changement d'impédance R comprend un transistor T9 et des résistances 27, 28 et 29. Le transistor T9 a son collecteur relié par la résistance 29 à l'entrée de commande du premier régulateur de tension TL1, son émetteur relié par la résistance 28 au fil L6, et par la résistance 27 à sa base, ladite base étant reliée au collecteur du transistor T7 du circuit d'amplification G. Les régulateurs de tension TL1 et TL2 sont des circuits intégrés du type Tu431 de Texas Instruments, par exemple. On va décrire à présent le fonctionnement du circuit d'interface. Dans le circuit d'alimentation P les diodes D3, D4, D5, D6 constituent un premier pont d'alimentation, de sorte que les bornes P4 et P6 sont toujours à une polarité positive et à une polarité négative, respectivement, quel que soit le sens du courant continu dans les fils L1 et L2 de la ligne d'abonné. De même les diodes D1, D2, D3, DII constituent un second pont d'alimentation dont les bornes P5 et P6 sont respectivement les polarités positive et négative quel que soit le sens du courant dans les fils L1 et L2. Les potentiels des bornes PII et P5 sont pratiquement les mêmes lorsqu'il passe du courant dans la ligne ; le potentiel de la borne P3 est légèrement inférieur à celui de la borne P5. Phase de décrochage. Au décrochage du combiné téléphonique, qui fait partie du circuit de conversation E, les crochets CC du commutateur se ferment. Le transistor T17 et le premier régulateur de tension TL1 sont conducteurs, et commandent le transistor de ligne T16, ce qui permet le passage du courant de ligne à travers le second régulateur de tension TL2, le transistor de ligne T16 et la résistance de ligne 47 ; le fil L7 est porté à un potentiel de l'ordre de -3,6 volts par rapport à celui du fil LII, d'où alimentation du microprocesseur A, du générateur de fréquences vocales B, de l'alificateur G et de 'Xamplificateur différentiel D. Le transistor T6 est saturés les tt-nnsistors T7 et T9 sont non conducteurs ; si le courant de ligne est inférieur à 35 milliampères le transistor T12 et non conducteur , la tension aux bornes du premier régulateur de tension TL1 est de l'ordre de 2,6 volts et le transistor de ligne T16 est saturé. Si le courant de ligne est suparieur à 35 milliampères, le transistor T12 conduit, et se débloque linéairement en fonction du courant de ligne ; il y a un courant dans la diode D9, ce qui modifie la tension sur l'entrée de commande du premier régulateur de tension TL1 dont la tension aux bornes augmente ; eeci abaisse la tension de la base du transistor de ligne T16 qui devient moins conducteur, d'où limitation du courant de ligne. Le transistor Tii, en série avec le transistor T12 sert uniquement pour la compensation de la dérive thermique du transistor T12. Toujours au décrochage, si le courant de ligne prend une valeur supérieure à 35 milliampères, le transistor T12, dont la base est reliée par le condensateur C8 au fil L6, est non conducteur et ne peut donc limiter le courant de ligne tant que sa tension de base n'a pas atteint une valeur suffisante. Si le courant de ligne prend alors une valeur supérieure à 80 milliampères, le transistor T13 devient conducteur et rend le transistor T15 conducteur, qui à son tour vient bloquer progressivement le transistor T17, ce qui modifie en baisse le potentiel de la base du transistor de ligne T16 qui devient moins conducteur ; le courant de ligne est alors de l'ordre de 55 milliampères, ce qui correspond à une ligne d'abonné courte. Puis le transsitor T12 devient conducteur et la tension aux bornes du premier régulateur de tension TL1 prend une nouvelle valeur qui est limitée à 44 volts par la diode zéner Z3 qui agit sur la base du transistor T13 rendant celui-ci plus conducteur ; le transistor T13 rend le transistor T15 plus conducteur qui vient à son tour rendre le transistor T17 moins conducteur. Dès que le courant de ligne est établi, au décrochage, une tension apparait entre les fils L3 et L7. Dans le dispositif d'initialisation DI, figure 2A, le condensateur C3 se charge et le transistor TII est conducteur ; la borne INIT du microprocesseur A est portée à un niveau 1 et initialise le microprocesseur, qui ne peut fonctionner tant que la borne INIT est au niveau 1.Lorsque le condensateur C3 est chargé le transistor T4 se bloque, la borne INIT passe au niveau "0" et la borne K8 du microprocesseur passe au niveau 1 ; le microprocesseur est alors prêt à fonctionner. La borne R7 du microprocesseur est au niveau ttO" tant que le microprocesseur n'est pas prêt à fonctionner ; le transistor T2 est donc conducteur et le condensateur C1 se décharge, s'il était chargé, ce qui assure la fermeture du contact rl, ou son maintien en fermeture car il doit être normalement fermé lorsque le combiné est raccroché. Lorsque le microprocesseur est prêt à fonctionner, la borne R7 délivre une impulsion de niveau 1 et de durée 20 millisecondes ; le transistor T1 est conducteur, le condensateur C1 se charge à travers la bobine RL du relais et le contact rl s'ouvre. En même temps que la borne R7 passe au niveau 1, la borne R9 passe au niveau 1, ce qui maintient conducteur le transistor T1 et bloque le transistor T2, et rend le transistor T5 conducteur, d'où décharge du condensateur C3. Phase de conversation Cette phase intervient après la phase de décrochage. Le courant provenant du circuit de conversation passe dans le fil LII, le second régulateur de tension TL2, le transistor de ligne T16, la résistance de ligne 47 et le fil L6 ; l'impédance du circuit d'interface, vu des bornes I et II, est pratiquement celle de la résistance de ligne 47, soit de l'ordre de 25 ohms. Phase de numérotation. Cette phase intervient après décrochage du combiné, donc après la phase de décrochage. Lorsque l'abonné appuie sur une touche du clavier de numérotation CL, le microprocesseur envoie un signal correspondant au générateur de fréquences vocales B qui émet un signal bifréquences sur sa sortie OAO ; le générateur de fréquences vocales envoie sur sa borne AKD le niveau du fil L3, d'où blocage du transistor T6 et déblocage du transistor T7 qui est polarisé par l'amplificateur différentiel D. Le signal bifréquences émis par le générateur de fréquences vocales est appliqué à travers le circuit de filtrage F à l'entrée positive de l'amplificateur différentiel D qui l'applique à la base du transistor T7. La résistance 19 constitue un circuit de contre-réaction entre l'émetteur du transistor T7 et l'entrée négative de l'amplificateur différentiel D.Le transistor T9 du circuit de changement d'impédance R est saturé en statique par la conduction du transistor T7 ; l'entrée de commande du premier régulateur de tension TL1 est alors reliée, à travers les résistances 29 et 28, au fil L6 ; la tension aux bornes du premier régulateur de tension TL1 prend une nouvelle valeur telle que le transistor de ligne T16 devient moins conducteur et présente une impédance de l'ordre de 600 ohms. Le courant du collecteur du transistor T7 qui traverse les résistances 27 et 28 varie sous commande du signal bifréquences appliqué à sa base ; la tension aux bornes de la résistance 28 varie comme le courant du transistor T7, ce qui fait également varier la tension de l'entrée de commande du premier régulateur de tension TL1, donc sa tension aux bornes, et par conséquent la tension de la base du transistor de ligne T16 ; le courant de ligne qui traverse le transistor de ligne varie donc au rythme du signal bifréquences.Le potentiel de la base du transistor T8 varie également comme celui de la base du transistor de ligne, T16, ce qui fait donc varier son courant ; le transistor T8 permet donc d'appliquer un signal de contre-réaction sur l'entrée négative de l'amplificateur différentiel D, à partir du signal appliqué sur la base du transistor de ligne ; ce signal de contre réaction permet de régler le gain total entre la sortie de l'amplificateur C et la base du transistor de ligne T16, et d'obtenir une impédance dynamique de 600 ohms dans la ligne d'abonné. Phase de coupure calibrée Le clavier de numérotation CN comporte une touche particulière qui, lorsqu'elle est enfoncée, agit par l'intermédiaire du microprocesseur A sur le potentiel du fil L5 en portant la borne R8 au potentiel de la borne VDD, c'est-à-dire du fil L3, la borne R8 étant normalement au potentiel du fil L7, c'est-à-dire au potentiel de la borne VSS. Le transistor T14 se sature et bloque le transistor T17, ce qui entraine le blocage du transistor de ligne T16 ; cet état est contrôlé par le microprocesseur A et sa durée est de 270 millisecondes par exemple il y a donc annulation du courant de ligne durant ce même temps au bout de ce temps, si le combiné n'est pas raccroché, la phase de décrochage se déroule normalement, mais sans phase d'initialisation du microprocesseur. Les différents circuits décrits et représenté n'ont bien entendu été donnés qu'à titre d'exemples non limitatifs et l'on pourra remplacer eertains moyens par des moyens équivalents. D'autre part, en fonction des caractéristiques de la ligne, ou des cahiers des charges, certains dispositifs peuvent ne pas être utilisés ; ainsi le dispositif de coupure calibrée peut ne pas exister dans le circuit d'interface, ou bien ce système de coupure calibrée peut être utilisé pour réaliser un système à numérotation décimale avec le microprocesseur A programmé pour cette fonction, ou un système à numérotation mixte, c'est-àdire décimale plus fréquence vocale. REVENDICATIONS 1/ Circuit d'interface de clavier à fréquences vocales pour poste téléphonique, deux bornes I et IV du poste étant reliées chacune à un fil (L1, L2) d'une ligne d'abonné å travers les crochets (CC) d'un commutateur, un circuit de conversation (E) du poste étant connecté entre une borne Il du poste et la borne IV, un dispositif d'appel (S) étant connecté entre une borne III du poste et le fil (L2) relié à la borne IV par un crochet du commutateur, les bornes I, II, III, IV étant des bornes accessibles du poste et normalisées, ledit claver à fréquence vocales comportant un clavier mécanique (CL), un microprocesseur (A) un générateur de fréquences vocales (B) et un circuit de filtrage (F) comprenant un amplificateur (C), caractérisé par le fait qu'il comporte un circuit d'alimentation (P) relié aux bornes I et II, comprenant un premier pont d'alimentation (D3, DII, D5, D6) et un second pont d'alimentation (D1, D2, D3, Dix), les deux ponts ayant même polarité négative, un circuit d'amplification (G), un circuit de changement d'impédance (R), un circuit de commande (T) et un circuit de ligne (CL), le circuit de commande (T) connecté à des bornes positive (piu) et négative (P6) du premier pont d'alimentation étant constitué d'un transistor (T17), d'un premier régulateur de tension (TL1) ajustable, et d'une résistance (37) en série, le circuit de ligne (CL) connecté aux bornes positive (piu) et négative (P6) du premier pont d'alimentation étant constitué d'un second régulateur de tension (TL2), d'un transistor de ligne (T16) et d'une résistance de ligne (47) en série, une borne de polarité négative du premier régulateur de tension (TL1) étant reliée à la base du transistor de ligne, le circuit de changement d'impédance (R) comportant un transistor (T9) dont le circuit émetteur collecteur est connecté entre une entrée de commande du premier régulateur de tension (TL1) et la borne (P6) négative du premier pont d'alimentation, ledit circuit de changement d'impédance commandant le changement de l'impédance du circuit d'interface afin que celui-ci présente une basse impédance en phase de conversation et une haute impédance en phase de numérotation. 2/ Circuit d'interface selon la revendication 1, caractérisé par le fait que le second pont d'alimentation a une borne positive (P3) reliée aux bornes d'alimentation positives (VDD) du microprocesseur (A) et du générateur de fréquences vocales (B), qu'une borne (P7) de polarité négative du second régulateur de tension (TL2) est reliée aux bornes d'alimentation négatives (VSS) du microprocesseur et du générateur de fréquences vocales, que l'amplificateur (C) du circuit de filtrage (F) est alimenté entre une borne (piu) positive du premier pont d'alimentation et la borne (P7) négative du second régulateur de tension (TL2), que le circuit amplificateur (G) est relié à la sortie du circuit de filtrage et comporte un amplificateur différentiel (D) et un premier transistor (T7), l'amplificateur différentiel (D) étant alimenté entre la borne (piu) positive du premier pont d'alimentation et la borne (P7) négative du second régulateur de tension (TL2) et le premier transistor étant connecté d'une part à la borne (piu) positive du premier pont d'alimentation et d'autre part à la base du transistor (T9) du circuit de changement d'impédance (R), et que le transistor (T9) du circuit de changement d'impédance a son collecteur relié par une première résistance (29) à l'entrée de commande du premier régulateur de tension (TL1), son émetteur reliée par une seconde résistance (28) à la borne (P6) négative du premier pont d'alimentation et sa base reliée par une troisième résistance (27) à son émetteur. 3/ Circuit d'interface selon la revendication 1, caractérisé par le fait qu'il comporte un dispositif de limitation de courant (N) constitué par un transistor (T12) ayant sa base reliée d'une part à travers une résistance (in6) à un point commun au transistor de ligne (T16) et à la résistance de ligne (il7) et d'autre part à la borne négative (P6) du premier pont d'alimentation par un condensateur (C8), son émetteur relié par une autre résistance (30) à la borne négative (P6) du premier pont d'alimentation, et son collecteur relié d'une part à l'entrée de commande du premier régulateur de tension (TL1) par une diode (D9) et d'autre part à la borne positive (P4) du premier pont d'alimentation par un transistor (T11) de compensation thermique normalement saturé mais bloqué en phase de coupure calibrée, sa base étant reliée à une sortie (R8) du microprocesseur portée au potentiel positif d'alimentation dudit microprocesseur en phase de coupure calibrée. 4/ Circuit d'interface selon la revendication 1, caractérisé par le fait qu'il comporte un dispositif de protection contre les surintensités (M) dans la ligne, constitué d'un premier transistor (T13) et d'un second transistor (T15), le second transistor ayant son émetteur relié à la borne positive (piu) du premier pont d'alimentation, son collecteur relié à la base du transistor (T17) du circuit de commande (T) et sa base reliée à son émetteur par une résistance (ici) et un condensateur (C9) en parallèle, le premier transistor (T13) ayant son émetteur relié par une résistance (25) à la borne négative (P6) du premier pont d'alimentation, son collecteur relié à la base du second transistor (T15) et sa base reliée par une résistance (in0) à un point commun au transistor de ligne (T16) et à la résistance de ligne (47). 5/ Circuit d'interface selon la revendication 4, caractérisé par le fait qu'une diode de zéner ( Z3) de limitation de tension est connectée entre la base du premier transistor (T13) et une polarité positive du premier régulateur de tension (TL1). 6/ Circuit d'interface selon la revendication 1, caractérisé par le fait que le circuit amplificateur (G) comporte un second transistor (T6) ayant son émetteur relié à la borne positive (P4) du premier pont d'alimentation, son collecteur relié à la base du premier transistor (T7) et sa base relié d'une part à une sortie de commande (AKD) du générateur de fréquences vocales (B) et d'autre part à la borne négative (P7) du second régulateur de tension (TL2) par une résistance (16). 7/ Circuit d'interface selon la revendication 1, caractérisé par le fait qu'il comporte un dispositif de coupure calibrée (H) de la ligne d'abonné, dispositif constitué par un transistor (T14) ayant son émetteur relié à une borne (R8) du microprocesseur (A) dont le potentiel est porté à celui de l'alimentation positive (VDD) du microprocesseur (A) par action sur une touche particulière du clavier de numérotation (CN), sa base reliée d'une part à travers une résistance (38) et une diode (D8) en série à la borne positive (P4) du premier pont d'alimentation et d'autre part à la borne négative (P7) du second régulateur de tension (TL2) par une autre résistance (39), son émetteur et son collecteur étant reliés par une résistance (36) et son collecteur étant relié à la base du transistor (T17) du circuit de commande (T). 8/ Circuit d'interface selon la revendication 1, caractérisé par le fait qu'il comporte un dispositif de shuntage (SH) du circuit de conversation au décrochage et lors de la numérotation, comprenant un relais bistable dont la bobine (RL) est commandée par le microprocesseur (A) par l'intermédiaire de deux transistors (T1, T2), un premier transistor (T1) assurant la charge d'un condensateur (C1) en série avec la bobine du relais et mettant un contact (rl) du relais en position fermée, un second transistor (T2) assurant la décharge du condensateur (C1) dans la bobine pour mettre le contact du relais (r1) en position ouvert, ledit contact étant connecté en série avec une résistance (2) en parallèle sur le circuit de conversation (E).