Brevet FR2493082A1 — publié le 19820430

T La présente invention se rapporte au domaine des cir- cuits de lignes téléphoniques et des circuits de communication correspondants formant l'interface entre des lignes d'abonnés et des jonctions téléphoniques à transmission analogique ou numéri- que et un réseau de-commutation numérique. En particulier, l'in- vention concerne un circuit de ligne numérique fournissant une adaption automatique de l'impédance des lignes ou jonctions ter- minées par un coupleur différentiel électronique ainsi que la s:,nthèse automatique à l'intérieur du coupleur différentiel de l'impédance de terminaison adaptée à la ligne sans qu'il soit nécessaire d'avoir recours à des composants discrets et avec une dissipation d'énergie réduite'au minimum. Dans l'art antérieur, pour ce qui se rapporte à la conversion de 2 à 4 fils, le problème causé par la désadaptation d'impédance dans le central téléphonique entre les lignes ou jonctions et leur impédance de terminaison est bien connu. Une telle désadaptation entraIne des caractéristiques d'affaiblisse- ment d'adaptation médiocres, donc des réflexions ou échos sur le trajet de retour du circuit à 4 fils par l'intermédiaire du cou- pleur différentiel qui, pour fonctionner correctement, exige que l'impédance de ligne et l'impédance de terminaison soient égales à la fois en phase et en amplitude dans la bande passante de la voie téléphonique. Les impédances de terminaison passives fixes ont jusqu'à-présent representé un compromis, excepté à une fré- quence spécifique, de par lé fait qu'une telle impédance de com- promis est une combinaison soit en série, soit en parallèle d'une résistance et d'un condensateur. Une impédance simple de ce type aboutit à une adaptation médiocre de l'impédance de ligne. D'or- dinaire, le fonctionnement du coupleur différentiel qui effectue la conversion de 2 à 4 fils dépend d'une adaptation assez rigou- reuse entre les impédances de ligne et de terminaison, et, pour un fonctionnement optimal, une bonne adaptation sur toute la gamme des fréquences intéressées est nécessaire. On a essayé de compenser cette désadaptation dans l'art antérieur avec l'aide de réseaux d'équilibrage ou de lignes artificielles (simulateurs de ligne) qui font partie du coupleur différentiel, et qui, pour une ligne donnée, sont de conception spéciale. Un autre problème dé à la désadaptation d'impédance à l'extrémité éloignée de la ligne peut se poser si ladite extrémi- té est improprement terminée. Une réflexion non désirée ou écho est retournée à l'extrémité prohe.. Si l'impêdamce de termini- son de l'extrémité proche est égale à l'impédnce de ligne et mi l'affaiblissement dans le coupleur différentiel est nmul. om obtient alors un fonctionnement optimal de l'qieet associ à l'extrémité proche. L'écho' de l'extrémité éloi4iie peut aussi &tre réduit au minimum par l'emploi de techniques dlaD tia de l'écho par soustraction d'un signal d'écho esti e. De telles techniques d'annulation de i6o de l'art antérieur dépendent d'une connaissance à priorie dnu s5 tras- 1 O mis localement et d'une relation supposée no-orz ie metre le signal transmis par l'extrémité proche et- le signal reçu N- venant de l'extrémité éloignee. Par l'emploi de techniques d'égalisation Ram I s avec ou sans signaux d'apprentissage, la partie corîl"mti3e de la réflexion sur 1' extrémité éloignée, présente das le s. reçu à l'extrémité proche, peut tre régénérée au utitsaL ma égaliseur adaptatif, et soustraite de ce signal zeu i 'ent_ Certaines conditions doivent etre =e-iLer _ n fonctionnement correct de l'égaliseur adaptatiL, Ce xioe dt avoir un rapport signal/bruit qui permette e - e fe l'égaliseur, et une caractéristique de réseau limixe. ke énergie suffisante doit Otre contenue dans la bade aMU que dm signaux de contre-réaction corrects soient Touviis pCr lies b - glages descoefficients des filtres numériquesj. n at Ps y afir de transmission simultanée de signaux de parole da lem AE sens pendant le processus d'égalisation. Ensuite, et dbe zeuwe plus significative, le central numérique local qui dat s- r d'interface aux boucles d'abonné analogiques dot alors ajoter deux convertisseurs de deux à quatre fils. Apaxavamt avec les centraux analogiques, on n'avait pas besoin de ces e rti- seurs. Ces convertisseurs ou coupleurs diffm tie el- lement introduits peuvent amener des réflexions ou des sâ IV - de retour non désirés. Précédemment, pour des e ot ters a- logiques, ces coupleurs supplémentaires n'étaient pas -reDEts_ Ainsi, sans un fonctionnement amélioré du coupleur difr diel, un central numérique a potentiellement un fonctinoneeMt in bon que son prédécesseur analogique. Le problème de l'amorçage d'oscillations ou pour P1s de clarté, l'instabilité potentielle du réseau au semns de 3 2493082 Nyquist, résulte de la réac.tion non-désirée qui se produit à cause des conversions de deux à quatre fils et le système peut réellement osciller si l'on ne prend pas les précautions néces- saires. De manière classique, le plan de transmission utilisé sur les chaînes à 4 fils prend en considération cette condition en insérant de façon appropriée des atténuations à travers le réseau de façon régulière, et en précisant que l'affaiblissement d'adaptation des cQupleurs différentiels doit atteindre certains critères minimaux aux points du réseau o se produisent les con- versions de 2 à 4 fils. Auparavant, pour obtenir l'atténuation qui pouvait être insérée dans les réseaux existants, on ne prenant en considé- ration que les centraux (ou circuits) qui employaient des con- vertisseurs de deux-àfquatre fils. Pour des-centraux-analogiques locaux ne nécessitant pas de convertisseurs de deux à quatre fils, une atténuation nulle était spécifiée, et l'affaiblissement d'in- sertion admissible était et n'est que de quelques dizièmes de décibel. Ainsi, le problème de la conception d'un central local numérique ayant des performances équivalentes à celle d'un cen- tral analogique dans un environnement analogique est aggravé par le plan de transmission existant. Des résultats expérimentaux montrent que l'adjonction d'une atténuation (4-dB) dans le cen- tral local pour surmonter ce problème a seulement servi à réduire la "qualité de servile',- c'est-à-dire qu'en comparaison, les utilisateurs du téléphone peuvent détecter le fonctionnement plus médiocre dû à l'augmentation de l'atténuation. Les égaliseurs automatiques en eux-mêmes sont connus dans le domaine de la transmission de données numériques, des exemples étant fournis par les brevets américains numéros 3 579 109 et 3 984 789. Le brevet américain n0 3 633 105 décrit un égaliseur adaptatif numérique, et le brevet américain n0 3 798 560 décrit un égaliseur adaptatif transversal qui emploie un filtre numérique de second ordre multiplexé dans le temps. L'invention concerne un égaliseur automatique réalisant la fonction d'égalisation téléphonique dans un circuit d'interface de ligne d'abonné, cette fonction pouvant être multiplexée entre une pluralité de lignes téléphoniques d'abonnés. Une structure de filtre numérique récursif à coefficientsprogrammables minimise l'erreur entre le signal d'entrée de l'égaliseur et un signal de référence. La fonction de transfert du filtre récursif est variable par mise à jour des coefficients en fonction des signaux d'entrée et de référence. Le changement de coefficients est effectué de manière adaptative pour converger rapidement vers une valeur finale, selon un algorithme de minimisation de la moyenne du carré de l'erreur. La fonction de transfert recher- ché peut être obtenue avec un nombre réduit de coefficients, par exemple cinq, contrairement au grand nombre de coefficients qu'exigent les structures non-récursives utilisées dans l'art antérieur. L'un des objets principaux de l'invention est d'élimi- ner les convertisseurs analogiques de deux à quatre fils dans le circuit de ligne téléphonique en effectuant la fonction de con- version de deux à quatre fils numériquement. Un autre objet de l'invention est de fournir une adap- tation automatique de l'impédance de ligne à l'établissement d'un appel, par synthèse numérique dans le circuit de ligne d'une impédance de terminaison adaptée à la ligne d'abonné. L'invention consiste en outre à réaliser un circuit té- léphonique de ligne en technologie IGE; à minimiser de manière significative les échos dûs aux déséquilibres des coupleurs dif- férentiels et à des défauts d'adaptation d'impédance dans le centre de commutation téléphonique; à fournir une fonction d'égalisation automatique du système constitué par le poste et la ligne d'abonné, dans laquelle---'égalisation est réalisée numéri- quement par l'emploi d'un filtre numérique récursif ayant des coefficients programmables pour minimiser l'erreur entre l'entrée du filtre et une référence; à fournir un temps d'égalisation rapide en conservant les derniers coefficients de filtrage numé- rique établis pendant l'appel précédent et en les utilisant comme coefficients de départ pour un nouvel appel. L'invention et ses avantages seront mieux compris à la lecture de la description détaillée qui va suivre, faite à titre d'exemple non-limitatif en se reportant aux figures annexées qui représentent: - La figure 1, un circuit électronique différentiel de type connu pour les transitions 2 fils/4 fils d'un système de transmission; La figure 2, un circuit numérique d'interface de ligne d'abonné associé à un égaliseur conforme à l'invention; - La figure 3A, un circuit de synthèse numérique d'une 2493082 admittance de sortie; - La figure 3B, une schéma fonctionnel simplifié de l'adaptation d'impédance dans un coupleur différentiel - La figure 4, un amplificateur à transconductance; - La figure 5, un schéma de principe de fonctionnement d'un égaliseur automatique récursif conforme à l'invention - La figure 6, un schéma fonctionnel d'un filtre numéri- que généralisé; - La figure 7, un schéma fonctionnel d'un égaliseur conforme à l'invention; - La figure 8, un schéma fonctionnel d'un convertisseur numérique généralisé de deux à quatre fils; - La figure 9, un schéma fonctionnel d'une réalisation préférentielle d'un égaliseur conforme à l'invention; - La figure 10, une première partie de mémoire de l'égaliseur de la figure 9; - La figure 11, une seconde partie de mémoire de l'éga- liseur de la figure 9 - La figure 12, un organigramme général du fonctionne- ment de l'égaliseur; - La figure 13, un multiplexeur/distributeur associé à cet égaliseur; - - La figure 14, les connexions d'interface entre l'éga- liseur de la figure 9 et le multiple*eué7iTdistributeur de la figure.13. La figure 1 illustre de manière générale en 10 un coupleur différentiel de l'état actuel de la technique, qui accomplit les fonctions suivantes: 1) adaptation du coupleur à l'impédance de ligne vue entre ses bornes de sortie 12 et 14 et représentée dans la figure 1 comme impédance localisée ZL en 16. 2) réduction du signal de retour non-désirë sur le trajet 1 par la fourniture d'un signal complémentaire sur le trajet 2, de telle sorte qu'à la sortie de l'amplificateur de réception 18, le signal transmis soit annulé ou très réduit. Ce coupleur différentiel 10 fonctionne comme suit: les impédances Z: en 20, ZL et Z3, Z4 en 22 et 24, respectivement, forment un montage en pont avec l'amplificateur de transmission 26 agissant comme source de commande et l'amplificateur de réception 18 agissant comme amplificateur de zéro. Si le montage en pont est bien équilibré, la sortie de l'amplificateur récepteur 18 sera nulle pour tout signal transmis vers la ligne d'abonné. En même temps, tout signal apparaissant entre les fils a et b de la ligne d'abonné sera reçu -à la sortie de l'amplificateur 18. Ainsi, des signaux de retour non-désirés sont éliminés, ce qui fournit la fonction de conversion de deux à quatre fils du coupleur différentiel. L'impédance vue par ZL est Z8 en parallèle avec Z1 en 28. Si Zt est beaucoup plus grand que Z8, la ligne d'abonné voit Z8 comme impédance de ter- minaison de ligne. En pratique, Z8 est fixé à une valeur établie, ordinairement de 900 ohms en série avec 22 microfarads, et on fait varier ou l'on choisit Z et Z4 pour obtenir l'équilibre correct, ce qui minimise le signal de retour non désiré. Les inconvénients de ce circuit sont les suivants 1) puisque Z8 n'est pas égal à ZL pour toutes les li- gnes d'abonné, l'affaiblissement d'adaptation du circuit 10 ZL + Z L 8 Aa = 20 log10 (Eq. 1) zL Z8 n'est pas infini, ce qui est cependant la valeur optimale né- cessaire pour minimiser les réflexions des signaux qui arrivent de l'extrémité éloignée. 2) Z3 et Z4 doivent être choisis sur une base de com- promis pour que le même circuit 10 puisse convenir à différentes lignes, ou bien Z et Z doivent être choisis manuellement ou 3 4I automatiquement par un ensemble approprié de signaux de commande qui activent un réseau de commutation analogique introduisant les valeurs appropriées de Z3 et Z4 dans le circuiX-rselon un cer- tain procédé de commande. 3) la plus grande partie des impédances représentées dans le circuit de lasfigure 1 sont des impédances complexes et nécessitent donc des éléments à la fois résistifs et capacitifs. 4) le circuit de la figure 1 est fondamentalement analogique par nature et ne se prote pas à une réalisation par les techniques d'intégration à grande échelle qui conduisent à des coûts et une consommation peu élevés. ) le circuit de la figure I requiert des composants stables, précis et donc coûteux, pour fonctionner correctement pendant toute la durée de vie de l'équipement avec lequel il est utilisé. 6) l'entrée et la sortie du c8té à quatre fils du circuit de la figure t viennent des circuits décodeur et codeur dans le codec utilisé dans un système de commutation numérique. Ainsi, pour fonctionner correctement, le circuit de ligne pour 7 2493082 un central numérique doit comprendre un codec et un coupleur différentiel séparés, en plus des filtres habituels du codec. La figure 2 représente de manière générale en 100 un circuit de ligne numérique selon la présente invention dans le- quel la fonction du coupleur différentiel de deux à quatre fils s'effectue par des moyens numériques donc avec l'élimination des composants analogiques discrets, précédemment associés. Le cir- cuit 100 fournit également une synthèse numérique automatique de l'impédance de terminaison de ligne pour toife caractéristique de transmission de la ligne, en éliminant les composants analogiques précédemment utilisés. Ces caractéristiques rendent possible un circuit IGE réalisant les fonctions complètes de couplage diffé- rentiel électronique et d'adaptation d'impédance comme faisant partie d'une fonction globale-du code, permettant à ces fonctions d'être réalisées sur une seule puce IGE sans circuit d'équilibra- ge ou de réglage analogique extérieur important. Le circuit de ligne téléphonique ainsi réalisé a donc un coût et une consomma- tion peu élevés, une grande densité d'intégration et une parfaite fiabilité. On va maintenant décrire les techniques sur lesquelles ce circuit est basé. En revenant maintenant à la figure t, si l'impédance Z8 pouvait 9tre rendue exactement égale à l'impédance ZL sur toute la gamme des -lignes de transmission pour lesquelleal'-i-mpé- dance est conçue, les impédances Z 3et Z4 pourraient être des éléments résistifs égaux, aboutissant à l'élimination des signaux de retour et fournissant une adaptation d'impédance exacte afin de maximaliser l'affaiblissement d'adaptation comme on l'a précé- demment décrit. Le circuit de la figure 2 assure cette fonction par l'utilisation d'un filtrage numérique et de techniques de contre-réaction sans l'emploi de composants analogiques utilisés jusqu'ici. En se reportant maintenant à la figure 2,l'impédance vue des bornes 102 et 104 des fils de ligne a et b est adaptée à la ligne, c'est-à-dire égale à son impédance caractéristique ZL L'impédance de terminaison de ligne ZB décrite à propos de la figure 1 est synthétisée numériquement par une boucle numérique du circuit 100 qui es.t formée par la commande du commutateur 106 et établit une contre-réaction à partir du trajet du codeur 108 sur le trajet du décodeur 110 par l'interméclaire de la ligne 112. La figure 3B représente un schéma fonctionnel simplifié d'une synthèse numérique de ce type. Un amplificateur 200 à 8 2493082 transconductance g est un dispositif qui convertit une tension d'entrée Vx en un courant de sortie -gV x. Il a une impédance de sortie infinie ou une admittance de sortie nulle. Ce type de circuit est bien connu dans l'état actuel de la technique. Dans sa forme la plus simple, il est équivalent à un tube pentode ou à un transistor à effet de champ dans lequel les courants de plaque ou de drain sont proportionnels aux tensions grille- plaque ou grille-drain respectivement. Le circuit représenté par la figure 4 en 200 est un exemple de réalisation de ce type de circuit avec un amplificateur opérationnel à gain élevé en boucle ouverte (gain = 10) et une résistance d'entrée dont la conduc- tance est g mhos. L'amplificateur 200 est en pratique l'amplificateur de sortie du décodeur 114 et ne représenté pas un composant ajouté. Il n'est représenté de manière fonctionnelle séparément que par souci d'explication. Le décodeur 114 est un dispositif qui con- vertit un signal numérique en une tension analogique et cette fonction peut être réalisée par des dispositifs numériques/ana- logiques bien connus dans l'état actuel de la technique. Le filtre H est un filtre numérique ayant des coefficients pro- grammables qui peut être réalisé en employant les procédés bien connus dans l'état actuel de la technique du filtrage numérique comme on va l'expliquer dans ce qui suit. Le filtre H 1t6 est précédé d'un circuit d'addition numérique 118 comme le montre la figure 3B. La fonction du préfiltre 120 est de limiter la bande passante du signal d'entrée du décodeur 114 à la région intéres- sée, c'est-à-dire située en-dessous de la fréquence d'échantil- lonnage du codeur 122, de manière à éviter un repliage spectral et à optimiser les caractéristiques signal-bruit du codeur 122. Le préfiltre 120 peut comprendre un simple filtre passe-bas pas- sif à deux p6les puisqu'il est de nature analogique. Le codeur 122 est de préférence du type sigma delta connu. Le postfiltre 125 du codeur remplit les fonctions de limitation de la bande passante, de décimation (sous-échantil- lonnage) et fournit une réponse en fréquence de type passe-bas en combinaison avec le préfiltre 120, de telle sorte que le gain composé est égal à l'unité dans la bande de fréquence intéressée, et décroît de façon monotone en dehors de cette bande. Avec le système ainsi défini, la réponse et l'admittance de sortie aux points indiqués dans la figure 3B peuvent etre reliés par: 9 2493082 Vs'= - H o, = V E - H YL L b YL pfEq.2) VE LT l'admittance de sortie, qui dépend de celles de l'alimentation par batterie 125 (Ybf) du préfiltre 120 (Y pf) et de la ligne (Y L), étant égale à: s L gH (Eq. 3) Dans la figure 3A, la synthèse numérique d'une admit- tance de sortie est représentée par un circuit simplifié et géné- ralisé, qui peut 9tre employé.pour de nombreuses applications dans lesquelles il est souhaitable de synthétiser numériquement une admittance de sortie spécifique, les convertisseurs A/N et N/A n'étant pas forcément des circuit spécialisés inclus dans des codeurs/décodeurs d'un système téléphonique. La fonction du pré- filtre A/N 250 est de limiter la bande passante du signal d'en- trée VE sur la ligne 252 pour empocher un repliage spectral dé à un souséchantillonnage. Après la conversion analogique/numérique par le convertisseur A/N 252, le postfiltre A/N 254 égalise la réponse en amplitude pour fournir une caractéristique globale de type passe-bas à gain unité sur le trajet A/N 256. L'amplificateur g 200 et le filtre numérique H 116 sont décrits par ailleurs. Le préfiltre N/A 258 règle le gain du trajet N/A 260 à la valeur gH. Le post-filtre N/A 262 élimine ou minimise les effets du processus de quantification N/A qui se produit dans le convertisseur N/A 264. Les effets de quantification sont définis comme le bruit, dû à l'erreur N/A dans l'approximation d'un signal de sortie analo- gique continu. Dans le cas o les impédances du préfiltre et de l'ali- mention par batterie (admittances), sont grandes (petites) par rapport à l'impédance de ligne (admittance), elles peuvent 8tre négligées. Normalement, l'impédance de l'alimentation est conçue pour avoir cette caractéristique afin d'empocher un affaiblisse- ment du signal et le couplage de signaux non-désirés dans le codec. Le préfiltre peut aussi être conçu pour avoir cette caractéris- tique par utilisation d'une résistance.en série élevée ou de l'impédance d'entrée élevée de l'électrode de commande d'un transistor à effet de champ. Dans ces conditions Y'L = YL et l'admittance de sortie est: Ys5 = yL gH (Eq. 4) si gH est rendu égal à YL, on a alors: VE et l'impédance de sortie du circuit est adaptée à l'impédance de ligne. En conséquence, le signal transmis VE retardé et atté- nué du facteur - 1/2 apparaîtra à une entrée du circuit d'addi- tion 270 de la figure 3B. Si le filtre numérique F 272 fournit une atténuation de 1/2 et un -retard absolu correspondant au temps de propagation sur la boucle partant de l'entrée du filtre 116 jusqu'à la sortie du post-filtre 125 du codeur, le filtre de sortie 272 annulera la fraction réfléchie du signal VE à-la sor- tie du circuit d'addition 270, entrainant une tension de sortie Vs qui ne contient aucune partie du signal transmis VE. La réa- lisation du filtre F 272 est, dans ces conditions, simplifiée puisqu'il peut ne comprendre qu'un simple élément de retard tel qu'un registre à décalage. Une atténuation de 1/2 est réalisée en décalant la valeur binaire de la tension V d'un rang vers la doite et en arrondissant le résultat. Pour une application plus générale de cette technique o les immitances du préfiltre et de l'alimentation par batterie ne sont pas négligeables mais sont connues, on peut changer gH pour éliminer les effets de charge des immitances sur la ligne, c'est-à-dire: gH YL Y L x Y correspondant à leurs admittances combinées. Dans ces cir- X constances, le gain en boucle (sur les trajets de codage et de décodage 108 et 110, respectivement), change pour devenir: y s = 1-/2 + x (Eq. 7) VE 2YL et l'admittance nette vue par la ligne entre les bornes 102 et 103 reste égale à Yr L'effet du second terme à droite de l'équa- tion 7 représente l'effet de la modification du. filtre H 116 pour compenser Yx. Ceci a pour conséquence que le filtre F 272 est modifié de telle sorte que: F _+gH.(Eq. 8) 2YL pour annuler le signal réfléchi nondésiré renvoyé à la sortie t, 24-93082 de réception en V. s En utilisant la transformation en Z des données échan- tillonnées, la fonction de tansfert du filtre est de la forme: Z2 H(Z) = Ko Z K1Z = Ko (Z)(Eq 9) Z K3Z + K4 D(Z) Ko E+ K1Z-I + K22 = Ko N(Z-1) o L+ K3Z-1 + K Z D(Z-1) Z étant un opérateur de retard, les coefficients K étant des coefficients programmables, et N et D représentant respective- ment les polynomes du numérateur et du dénominateur de la fonc- tion de transfert. Les pôles et les zéros du filtre sont locali- sés à l'intérieur du cercle unité du plan Z. Si l'on met en rapport ce qui précède avec YL synthé- tisé, cela permet à Y d'atre équivalent à toute combinaison de L résistances, de condensateurs et d'inductances dans laquelle il n'y a pas plus de deux éléments non-résistifs. Cette restriction n'est pas inhérente à la technique. Elle a'été choisie pour sim- plifier la.forme du filtre H 116 du point de vue de la réalisa- tion d'un circuit matériel IGE afin d'obtenir un filtre numéri- que récursif simple ayant cinq coefficients. De plus, la limita- tion du nombre des éléments composant YL comme on le décrit dans ce qui précède, représente une bonne approximation pratique de la fonction. Pour des applications autres que des circuits de ligne téléphonique, on peut étendre la définition du filtre H 116 se- lon la complexité des immitances impliquées, basée sur les tech- niques décrites ici. Par exemple, dans le cas o Yx a une compo- sante non-résistive, gH, correspondant à YL - Yx, peut être con- çu pour avoir des polynomes de troisième degré dans son numéra- teur et son dénominateur. Ce qui permettrait à YL synthétisé de satisfaire l'exigence précédente de ne pas dépasser deux éléments non- résistifs. On va maintenant décrire l'auto-égaliseur récursif 130 en se référant à la figure 5. La nécessité d'établir les coeffi- cients du filtre H 116 de manière que gH = YL (ou YL - Yx) est satisfaite par la fonction de l'égaliseur 130. Le "système égaliseur" 130, sous la commande du système de maintenance, vé- rifie régulièrement que les coefficients du filtre numérique sont corrects après avoir établi leur valeur initiale. L'égaliseur fonctionne hors ligne (pas d'appel en cours) et peut être parta- gé dans le temps par N lignes. Une fois que les coefficients du filtre sont établis, ces coefficients n'ont besoin que d'être vérifiés périodiquement, sous la commande du système de mainte- nance, puisque toute caractéristique de ligne téléphonique donnée ne varie normalement pas de jour en jour. Ceci permet à l'égali- seur d'être partagé dans le temps parmi un certain nombre de circuits de ligne, ce qui amortit effectivement son coût sur un certain nombre de lignes. La figure 5 illustre les conditions dans lesquelles l'égaliseur récursif de la présente invention fonctionne. Les commutateurs 106 et 107 de la figure 2, quand ils sont ouverts, déconnectent se'filtre F 272 et la contre-réaction sur la ligne 112 venant du trajet de codage 108. Le filtre H 116 est réglé pour être dans le mode passe-bas (le filtre H est effec- tivement court-circuité entre les bornes d'entrée/sortie, c'est- à-dire gH = t1). On peut décrire la figure 2 comme suit: Le trajet de codage 108 comprend un préfiltre de codage 133, un codeur delta sigma 135 et un filtre décimateur passe-bas 137. La sortie du filtre 137 et celle du filtre F 272 sont addi- tionnées dans le.circuit d'addition 139 pour dériver la sortie de réception intermédiaire sur la ligne 141, qui est filtrée par le filtre de réception à fréquences vocales 143. La sortie du filtre 143 est le signal de réception du c8té-quatre fils de ce circuit de ligne, sur la ligne 145. Le signal de transmission en 4 fils sur la ligne 147 est filtré par le filtre de transmission à fré- quences vocales 149. fa sortie du filtre 149, ou entrée de trans- mission intermédiaire, est couplée au filtre H 116 par l'inter- médiaire du circuit d'addition 151, o le signal intermédiaire de transmission est ajouté au signal de contre-réaction sur la ligne 112, quand le commutateur 106 est fermé, sous la commande du multiplexeur/distributeur (MULDIS) 157. Avant le décodage dans le décodeur 114, le signal transitoire préfiltré est traité par un filtre d'interpolation 153. Le générateur de signaux pro- * grammable 155 représenté sur la figure 2 n'est pas concerné par l'invention, mais on peut se reporter au brevet américain NO 4 161 633 qui décrit ce circuit de manière détaillée. L'égaliseur comprend des moyens de distribution de coefficients de com- mande pour 1... N circuits de ligne,représentés de manière géné- rale par le multiplexeur-distributeur (MULDIS), et comprend un 13 2493082 égaliseur numérique à fréquences vocales 159 et un générateur de référence numérique 161. Un poste téléphonique d'abonné à l'extrémité d'abonné de la ligne est placé en condition de décrochage par une action de maintenance. Au point d'entrée de transmission intermédiaire, le générateur 161 fournit un signal de référence ayant des com- posantes d'énergie uniformes (égales) à l'intérieur de la bande utile des fréquences vocales et une énergie nulle en-dehors de cette bande. Le signal de sortie S(Z) sera correct quand, par rapport à la figure 5: E(Z) = 0 (o Z est l'opérateur de retard) avec (Eq. 10) E(Z) = s(z) - R(Z Zt (Eq. zt) Le terme Z compense les retards d'échantillonnage absolus connus à travers la boucle. Dans ces conditions: - N(Z-) Ko = YL(Z), (Eq. 12) D(Z-1) ce qui est le résultat souhaité, et les coefficients résultants des filtres récursifs Ko, K1, K3, K4 ont été correctement établis et peuvent être chargés dans le filtre H 116 pour un fonctionne- ment normal. A la mise en.route de l'égaliseur 130, le filtre H 116 est chargé avec des coefficients d'essai ou les dernières valeurs de coefficients précédents, ce qui permet à l'égaliseur de converger rapidement. L'égaliseur résoud effectivement un système d'équations aux dérivées partielles, ce qui minimise le carré moyen G entre R(nT-LT) et S(nT) en tant que fonction du coefficient K.. Ceci qst représenté comme suit: = i [S(nT) - R(nT-LT)j -S(nT) (Eq. 13) lKk n 0k avec E(nT) et les résultats cumulés sur un nombre défini de pé- riodes par un registre approprié qui tronque et arrondit la somme partielle N Pk (nT)E(nT) pour donner les sorties n=l - Ck, permettent aux polynomes N(Z) et D(Z) d'être mis à jour par rapport aux nouveaux coefficients selon l'équation: 14a Nouveau Kk = Ancien Kk - Ck il (Eq. 14) / étant un accroissement ou facteur de réglage par échelon. Cette technique de calcul des nouveaux coefficients et les moyens d'appliquer l'équation 14, sont connus dans le domaine des auto- égaliseurs à structures non-récursives. Le circuit de la figure , cependant, réalise uniquement une fonction d'égaliseur auto- matique avec une structure d'égaliseur récursif. Le circuit de la figure 5 fournit les termes Pk qui tiennent compte de l'inte- raction des coefficients Kk, qui jusqu'à présent a été considérée comme l'un des facteurs de limitation dans les structures d'éga- liseurs récursifs. Ceci peut être l'une des raisons pour lesquel- les les structures d'égaliseurs non-récursifs ont prévalu dans l'art antérieur, notamment la simplicité inhérente de l'obtention des fonction partielles pour les auto-égaliseurs fonctionnant sur le critère de l'erreur du carré moyen. Une telle structure non- récursive de l'art antérieur nécessite 30 à 60 coefficients com- plexes, alors qu'une structure récursive selon la présente invention ne nécessite que cinq coefficients, et une réduction correspondante de la complexité du circuit et du matériel concommitant. Le schéma fonctionnel de la figure 5, qui illustre le fonctionnement d'un égaliseur récursif, a permis de déterminer que les équations impliquées sont les suivantes: P(z) =A(Z) N(Z) (Eq. 15) D(Z-1 P1(z) = A(z) Ko( (Eq. 16) D(Z-) P2(z) = z1 p1 (z) (Eq. 17) P3(z) = -K Po(Z) (Eq. 18) D(Z) p4(z) = z p3(z) (Eq. 19) p/4(Z) Z-1 P3(z) 4o S(Z) = K p(z) (Eq. 20) E(Z) = s(z) - R(z) (Eq. 21) N Nouveau C = Pk(nT). E(nT) (Sq. 22) n = 1 Nouveau K = ancien Kk - nouveau Ck x (Eq. 23) En utilisant les équations précédentes de façon itérative, les coefficients du filtre H 116 sont continuellement mis à jour jusqu'à un point o les coefficients Ck sont négligeables par rapport à certaines valeurs k: Ck est atteint, l'égaliseur a accompli sa tache et peut Otre réassi- gné à une autre ligne. Les valeurs obtenues pour les coefficients sont char- gées dans le filtre H. Dans le cas o Y = 0, la caractéristique de transfert E du filtre 272 est simplement 1/2 et un retard -absolu correspondant aux délais d'échantillonnage dans les fil- tres numériques sur toute la boucle, soit Z *dans le domaine des transformées en Z. Dans le cas o Yx 0, le processus d'égalisation va donner: N(Z-) K = YL(Z)+ Y(Z) (Bq. 25) D(Z-1) Pour obtenir la valeur désirée pour gH, on doit sous- traire la quantité connue Yx, multipliée par deux: gH(Z) = N(Z-1) K - 2Y (Z) = YL(Z) - Y(Z) (q. 26) D(Z-1). 0 Dans ce cas, le nombre de fonctions partielles Pk peut être augmenté pour s'adapter à des polyn8mes du troisième degré pour N(Z -1) et D(Z -1), afin de se conformer à une admittance de type polynomial du premier degré pour Yx(Z). La fonction de transfert F du filtre 272, dans ces conditions, devient: F = gH Y L - yx (Eq. 27) 2YL 2YL Cette valeur pour la fonction de transfert F du filtre 272 peut Atre calculée dans le système de maintenance à partir des résultats d'égalisation obtenus en fonction de la détermina- tion de gH et de la valeur connue de Yx. Sinon, l'égaliseur peut 9tre utilisé pour déterminer la valeur de F directement. Cette opération s'accomplit comme suit: Les coefficients du filtre 116 sont chargés, le commu- tateur 106 dans le trajet de contre-réaction 112 de la figure 2 est fermé par un signal de commande de commutation venant du MULDIS 157; le commutateur 102 du trajet du filtre 272 est ouvert, et le processus de l'égaliseur 130 s'effectue. Cette séquence de fonctionnement donnera: N(Z1) K 2YL (Eq. 28) D(Z) L et donc F _ D(Z- (Eq. 29) N(Z-) KY Ce qui précède fournit des coefficients pour un filtre récursif de même type que le filtre 116, ayant des polyn8mes de troisième degré pour N(Z-1) et D(Z -), pour un Y du type poly- nomial du premier degré. Un réalisation pratique des filtres H et F peut être effectuée par des procédés connus dans l'état actuel de la technique. La figure 6 représente des iltres H et F généralisés 116 et 272 destinés à traiter des polynomes N(Z -1) et D(Z-1) de degré k/2 selon l'équation 30. Y(Z) = Ko + K1Z- + K2z-2 +. k/2zk/2] (Eq. 30) X(Z) E1 + k/2 1Z +.t., + + Z'-k/2] Des coefficients et des données sont emmagasinés dans une mémoire RAM (mémoire à accès sélectif) à semiconduc- teurs organisée en piles inversées 300 et 302 et en piles à recirculation 304 et 306 afin de faciliter la recherche et le 17 2493082 stockage de l'information. A chaque période d'échantillonnage T, des données extraites des piles 300-306 de la mémoire RAM sont appliquées à un circuit de multiplication/addition 308 qui cal- cule la sortie souhaitée Y sur la ligne 310 par multiplication n séquentielle et accumulation des résultats selon l'équation 31. Yn K + KX1 +n+ k/2 -k/21[ K/2 + 1tyn- + + kyn-k/2q Le premier terme calculé est KXn avec les commutateurs Si en 312 et S2 en 314 en position 1. S est alors placé en po- sition 3 et les termes X sont calculés. Après cette opération, S1 et S2 sont placée en position 2 et les termes Y sont calculés. Ainsi (k + 1) opérations de multiplication/addtion sont impli- quées. Ceci peut être réalisé aisément à l'intérieur de la pério- de d'échantillonnage, en partageant la même mémoire, le multipli- cateur 308 et l'accumulateur 316 pour les deux filtres E et F. Ainsi pour les filtres H et F ayant six coefficients (k 6), quatorze opérations de multiplication/addition sont impliquées, - ce qui accorde approximativement une microseconde pour chacun" de cesdites opération avec une période d'échantillonnage T de 14 microsecondes. On peut traiter des polynômes d'un degré plus élevé en ajoutant un parallélisme dans les opérations arithmé- tiques et de mémoire. D'autres formes de filtres récursifs sont possibles, et la structure du filtre de la figure 6 n'est qu'un exemple. Selon la présente invention, on peut obtenir diffé- rentes réalisations de la structure d'égaliseur. Une réalisation préférentielle emploie une mémoire RAM à semiconducteur, une unité arithmétique et une unité logique de commande pour former une structure de traitement de signal numérique capable d'axé- cuter les opérations impliquées par les précédentes équations. De plus, bien que l'algorithme de l'erreur quadratique moyenne ait été illustré ici comme la base du fonctionnement de l'éga- liseur, on peut utiliser d'autres algorithmes pour déterminer les coefficients des filtres H et F. Par exemple, l'algorithme décrit est basé sur la détermination des valeurs de Ck au moyen d'un nombre d'échantillons égal à NT. Chaque fois que les coef- ficients sont calculés, les coefficients k sont mis à jour tous 2493082: les N échantillons, ainsi mNT Ck (mNT) = m Pk(nT). E(nT) (Eq. 32) n = %m1)1%T - 1 et les nouvelles valeurs des coefficients sont calculées sur la base des composantes C du vecteur gradient de l'équation 33: k Ka(m) = ak(m-l) - Ck(m) (Eq. 33) En simplifiant le calcul de Ck par approximation: Ck(nT) = signe de Pk(nT). signe de E(nT) (Eq. 34) on peut mettre à jour les coefficients Kk à chaque période d'é- chantillonnage T, ce qui permet une convergence plus rapide vers les valeurs finales et réduit la quantité de matériel nécessaire. Cet algorithme est une simplification qui conduit à l'approxima- tion de la fonction d'erreur quadratique moyenne dans un filtre récursif et qui est avantageuse, particulièrement quand on sou- haite une convergence rapide et un matériel réduit. Les filtres numériques utilisés pour développer les sorties partielles Pk peuvent être réalisés de la m4me manière que les filtres F et H. En ce qui concerne la figure 9, elle représente un schéma fonctionnel d'une réalisation spécifique de l'égaliseur 159. Une unité arithmétique et logique (UAL) partagée dans le temps 500 effectue des' opérations logiques et arithmétiques sé- quentielles sur les informations dckées dans la mémoire de l'égaliseur 502 sous la commande de signaux logiques provenant d'une unité de commande 504, et ces signaux logiques de commande sont synchronisés par une horloge 506. La fréquence de l'horloge de commande 506 est, à son tour, synchronisée avec le signal d'horloge d'échantillonnage des données, et en est un multiple. La première et la seconde mémoire RAM, 508 et 510, qui à elles deux constituent la mémoire de l'égaliseur 502, sont commandées par une série de mots de commande, chacun de ces mots de commande régissant également le fonctionnement de l'unité arithmétique et logique 500. Des mots externes de commande sur la ligne 512 sont chargés dans un registre à décalage 514 pour commandErdes portes 1 9 logiques 514Aafin de fournir des mots de commande sur la ligne 516, sous le contrôle de l'unité logique de commande 504. on peut charger des constantes dans la mémoire 502 sous une commande extérieure, les contenus de la mémoire peuvent être examinés extérieurement et le processus d'égalisation peut être initialisé extérieurement lui-aussi. Un signal de sortie logique FE (Fin d'égalisation) est fourni sur la ligne 572 quand l'égalisation est accomplie. La figure 10 représente l'organisation de la première mémoire 508, qui comprend quatre piles inversées 520, 522, 524 et 526, les détails fonctionnels de la pile 520 étant représen- tés. Les piles 522, 524 et 526 fonctionnent comme la pile de mémoire 520. Chacune des piles 520 à 526 fonctionne de telle sorte que chaque nouveau mot d'entrée sur le bus 528 de la mé- moire et la ligne 530 remplace le dernier mot introduit dans la pile et ce dernier mot est extrait de la pile. Ceci est une opération "Premier Entré, Dernier Sorti". On peut accéder dLrec- tement à chaque emplacement de données dans chaque pile ou en lire le contenu. La pile de registres 520 emmagasine les mots A(n), A(n-1)... la pile 522 emmagasine Po(n), Po(n-1).., la pile 524 emmagasine Pl(n), Pî(nV)..., la pile 526 emmagasine P3(n), P3(n-1)... Le décodeur 532 décode les mots de commande sur la ligne 516, puis les signaux de commande individuels de chaque pile. La sortie correspondant à chaque opération de lec- ire est emmagasinée dans un registre de mémoire 534, et cette sortie est une entrée pour l'unité arithmétique et logique 500. La figure Il représente l'organisation de la deuxième mémoire 510, qui comprend les sections de mémoàe 540, 542, 544 et 546. La section de mémoire 540 emmagasine les constantes Y-, soit Ko à K4. La section de mémoire 542 emmagasine les mots de données Sk, soit SO à S4. La section de mémoire 544 emmagasine les mots de données R(n) venant du générateur de référence 161, qui sont introduits par l'intermédiaire du registre à décalage 548. La section de mémoire 546 emmagasine E(n). Toutes les entrées vers toutes les sections de mémoire peuvent être intro- duites séparément dans la mémoire ou lues par des mots de com- mande appropriés qui sont décodés par le décodeur 550. Tout mot de données adressé dans n'importe laquelle des sections de mé- moire 540-546 est transféré dans le registre de mémoire 552 par l'intermédiaire des portes logiques 554. La section 544 est organisée comme une pile de mémoire inversée dans laquelle tout mot de données emmagasiné R(n), R(n-1)... R(n-.t) peut être adres- sé directement. L'unité logique et arithmétique 500 (figure 9) a comme entrées les sorties des registres 534 et 552 venant des mémoires 508 et 5t0, respectivement. Cette unité arithmétique et logique effectue le traitement arithmétique approprié sur ces signaux de sortie, traitement après lequel les résultats sont placés dans l'accumulateur 556. Ces résultats sont alors trans- férés pour être stockés dans la mémoire par la logique de com- mande 504. Les opérations logique et arithmétique réelles effec- tuées par l'unité arithmétique et logique 500 vont maintenant être résumées: FONCTION OPERATION Multiplication. C(Rt).C(R2)--* ACC Miultiplication/Addition C(RI).C(R2)+ C(ACC))- ACC Soustraction/Addition C(*RI)*C(*R2)+C(ACC)__.ACC Accroissement + A. C(M2)+IEMS(eb lç -oiu$-\M2 s igni.f catifl - C(M2)- IEMS-->M2 Si signal ACC est - Complément AOC, si négatif 2Ns (AlC) -- -ACC Zéro ACC Valeur "0" -ACC Initialisation Début d'un processus d'égalisation Pour réaliser la fonction de multiplication, les contenus des registres de mémoire 534 et 552 sont multipliés et emmagasinés dans l'accumulateur 556. Pour réaliser la fonction multiplication/addition, les contenus des registres de mémoire 534 et 552 sont multipliés, et le résultat est ajouté au contenu de l'accumulateur 556. Pour réaliser la fonction soustraction/addition, les contenus de l'un ou l'autre ou des deux registres 534 et 552, avec des changements de signe appropriés sous la commande d'un code de zone, sont ajoutés au contenu de l'accumulateur 556. Pour réaliser l'opération d'accroissement ou de dé- croissance *t, le contenu de l'emplacement de mémoire parti- culier est augmenté ou diminué si le signe du contenu de l'accu- mulateur en 560 est respectivement positif ou négatif (valeur de l'eb le moins significatif), également selon le code de zone. Pour réaliser la fonction "Complément accumulateur si négatif", le signe du contenu de l'accumulateur est changé pour devenir positif quand il est négatif. Pour réaliser la fonction "zéro accumulateur", on emmagasine dans l'accumulateur la valeur numérique zéro. Pour réaliser la fonction d'initialisation, qui permet le chargement externede constantes si un signal de commande d'écri- ture externe est présent, l'accumulateur est effacé et les dra- peaux de l'accumulateur en 562 sont remis à l'état initial. La structure des mots de commande transmis de la logi- que de commande 504, par l'intermédiaire de la ligne 516, dans les registres de mémoire 534 et 552, comprend, par exemple, une zone de mémoire MI à 6 eb, une zone de mémoire M2 à 7 eb et une zone d'unité commande est dessous: Zone de Mémoire MI Zone de Mémoire M2 Zone d'unité logique et arithmétique Mot de Commande arithmétique et logique 500 à 5 eb. Chaque mot de alors de 18 eb. Ce qui précède est représenté ci- Mi Entrée Adresse Sélection Sous-total | 1| 2 | 1 | 2 1 6 eb M2 Lect. /Ecriture Adresse Sélection Sous-total 1 | 1 1 3 1 2 | 7 eb Opération Sous-total | 5 1 5 eb Zone Zone Zone d'Instruction dtInstruction d'instruction Mémoire Ml Mémoire M2 Unité arithmétique et logique 6 1 7 1 5 Total 118 eb On va maintenant décrire la figure 12, qui représente un organigramme du fonctionnement de l'égaliseur. Il se déroule selon le processus suivant: Etape t Initiaalsation A partir d'un signal de départ sur la ligne 570, le signal de fin d'égalisation (Drapeau FE) sur la ligne 572 est remis à O et on efface les emplacements de mémoire, l'accumula- teur 556 et les registres associés. Si un signal extérieur d'écri- ture est présent sur la ligne 574, la logique de commande 504 permet aux coefficients initiaux Kk et Sk d'être chargés exté- rieurement par l'intermédiaire du registre à décalage 576. Quand il n'y a aucun signal extérieur d'écriture, des valeurs internes contenues en mémoire des coefficients Kk et Sk sont appliquées par l'intermédiaire de la logique de commande 504. Etae 2 Calcul de Po(n) Les valeurs A(n), R(n) sont obtenues extérieurement à l'instant d'échantillonnage nT. R(n) et A(n) sont introduits dans leurs mémoires respectives 520 et 544, et on transfère A (n-2) et K2 dans le registre 534 de la mémoire I et le registre 552 de la mémoire 2, respectivement. Leur produit est calculé par l'unité arithmétique et logique 500 et maintenu dans l'accumulateur 556. De la même manière, le produit A(n-1). K1 est ensuite calculé et ajouté au contenu de l'accumulateur 556. Toujours de la même manière, on ajoute ensuite A(n) au contenu de l'accumulateur. Les termes du produit assodés au terme de contre-réaction P sont soustraits de l'accumulateur selon l'équation: nouveau P0(n) = A(n)+K1A(n-1)+K2A(n-2)-K3Po(n)-K4Po(n-1) (Eq. 35) Cette opération correspond à la fonction N(Z-) D(Z) représentée dans la figure 5. Le résultat P 0(n) est introduit dans la mémoire de P, 522: Etape 3 Calcul de P3(n) Le terme P3(n) correspondant à-la sortie du filtre -Ko Z illustré par la figure 5 est.calculé d'une manière D(Z) semblable selon: nouveau P3(n) = - KoPo(n-l)-P3(n)K3-P3(n-l)K4 (Eq. 36) 3o le résultat est introduit dans la pile 526 de la mémoire P3' Etape 4 Calcul de P1 (n) De la même manière, Pl(n) est calculé et introduit dans la pile de la mémoire P1 selon: Nouveau P1 (n) = K0A(n-i)-K3P1(n)-K4P1(n- 1) (Eq. 37) ce qui correspond à la fonction du filtre KoZ-.illustrée dans D(Z1) la figure 5. 2 32493082 Etape 5 Calcul de E() I.e terme d'erreur est calculé selon: E(n) = P (ri) K0 + R(n-1) (Eq.: on conserve E(n), c'est-à-dire qu'on l'emmagasine dans l'emplo-e-- ment prescrit. Cette opération correspond à la fonction d'adde.- tion illustrée par la figure 5. Etape 6 et 7 Calcul des Ck Mise à jour des Kk Les coefficients Ck sont calculés sur la base de l'approche simplifiée décrite plus haut. Cette opération implique un accroissement ou une diminution unitaire de Kk selon le signe du terme du vecteur gradient Ck, c'est-à-dire: Ck(n) = Pk(n)E(n) Augmenter Kk si le signe est négatif Diminuer Kk si le signe est positif (Eq. 39) Etapes 8. 9 et O10 Contrôle de l'égalisation Complète La valeur absolue de Ck est calculée en changeant le signe de Ck si celui-ci est négatif. La valeur correspondante de k est soustraite de la valeur absolue de Ck. Si le résultat dans l'accumulateur est positif, le drapeau de contrôle DC est mis à l'état 1. S'il est négatif, la bascule du drapeau de contr8le DC reste dans l'état précédent, c'est-à- dire: ICk & k = + DC = 1 I -, DC INCHANGE e Cette étape s'effectue pour chaque terme Ck du vecteur gradient, c'està-dire, C0 à C4. A la fin de cette procédure, on examine le drapeau de contrôle DC. Si ce dernier est égal à 0, indiquant qu'aucun terme Ck n'a excédé la valeur correspondante desk, l'égalisation est alors trminée. Cependant, si le drapeau de contrôle est égal. à 1, indiquant qu'au moins une valeur de OCk[ a excédé la valeur correspondante de k, l'égalisation dans ce cas n'est pas terminée et le cycle doit être répété. La logique de commande 504 reviendra à l'étape 2 pour attendre le prochain signal d'échantillonnage à l'intervalle de T unités. Quand le drapeau de contr8le DC = 0, on transmet le signal de fin d'égali- sation FE pour qu'il soit reconnu à l'extérieur, et la procédure se termine, ce qui permet au système extérieur de lire les 24* 2493082 valeurs de K à Ki à partir de la mémoire pour une utilisation externe. L'égaliseur peut aussi être réaffecté à ce moment à l'une des autres lignes. Du point de vue des temps d'exécution, l'égaliseur peut aller de l'étape 2 à l'étape 9 dans un temps inférieur ou égal au temps d'échantillonnage T. Pour un temps d'échantillonnage T correspondant à la technique courante d'échantillonnage des si- gnaux téléphoniques de parole, 125 microsecondes est un temps adéquat, correspondant à une fréquence d'échantillonnage de 8kHz. Sur la base de l'exécution d'un maximum de 50 mots de commande de l'étape 2 à l'étape 9, chaque mot de commande doit être exécuté dans un temps d'environ deux microsecondes. Ainsi, dans le pire des cas o un mot de commande consistant à chercher deux mots dans la mémoire 508 et la mémoire 510, à les multiplier entre eux puis à les ajouter à l'ACC, les exigences de fonctionnement peuvent être spécifiées comme suit: Accès Mémoire 0,5 microseconde Multiplication 1,0 microseconde Addition 0,5 microseconde Total 2,0 microsecondes Ces spécifications nécessitent que les transferts de registre-à- registre et les opérations arithmétiques soient effectuées en parallèle. Pour une arithmétique à 13 eb, qui'répond aux exigen- ces de la téléphonie, ces exigences de fonctionnement peuvent être atteintes dans la technologie IGE (intégration à grande échelle), par utilisation de la structure d'égaliseur décrite ici. Des microordinateurs d'usage général actuellement dis- ponibles du type de 8 à 16 eb, seraient incapables de répondre aux exigences de fonctionnement ci-dessus par utilisation des techniques classiques de programmation. Les nouvelles caracté- ristiques décrites jusqu'ici de la structure del'égaliseur que l'on vient d'exposer lui permettent d'atteindre ces performances. Une brève récapitulation desdites caractéristiques du nouvel égaliseur comprend, entre autres: 3 5 t1) Des mémoires multiples qui. peuvent 4tre adressées simultanément; 2) Une organisation de mémoire spéciale facili- tant les opération requises (des piles inversées à adressage direct; 3) Des moyens arithmétiques de multiplication/addition parallèles; 4) Des mots de commande micro-codés qui commandent simultanément les mémoires et l'unité arithmétique et logique; 2493082 ) Des mots de commande directement apparentés à l'opération spécifique nécessaire, par exemple MULTIPLICATION/ADDITION, COMPLEMENT ACC. SI NEG/ACCROISSEMENT i A. Une autre réalisation de l'égaliseur que l'on vient de décrire peut être obtenue en utilisant une unité de traitement de signal d'usage général comportant des moyens de traitement arithmétique et de mémoire spéciaux. La figure 7 représente un schéma fonctionnel simplifié d'une unité de traitement d'usage général de ce type. Les circuit numériques décrits sont tous réalisables par intégration à grande échelle (IGE). Par addition des boucles de contre-réaction et des boucles à action vers l'avant des fil- tres F et H et en remplaçant l'amplificateur de sortie classique du décodeur par l'amplificateur à transconductance, il est possi- ble d'obtenir un circuit de ligne complet sur une seule puce IGE. Les filtres F et H sont des filtres récursifs simples, ce qui rend possible d'inclure lesdits filtres sur une puce codec et/ou codec et filtres. Ainsi, la présente invention élimine les éléments ana- logiques de l'art antérieur, c'est-à-dire le coupleur différentiel -20 de 2 à l fils et les réseaux de terminaisons et d'équilibrage, en les remplaçant par les circuits numériques programmables IGE dé- crits. Ceci entra ne des coûts de fabrication, d'installation et de maintenance plus faibles, en plus d'un fonctionnement amélioré. Bien que l'on puisse utiliser pour les filtres H et 3- des filtres non-récursifs, les coûts de ces derniers excéderaient ceux des filtres récursifs décrits. De la même manière, un égali- seur non-récursif, basé sur l'état actuel des techniques connues aurait pu être employé pour les filtres F et H qu'ils soient ou non récursifs, mais aurait une efficacité inférieure à celui mentionné dans ce qui précède. Une conversion des structures de filtrage non-récursives d'un égaliseur non-récursif pourrait être employée pour obtenir une structure récursive du type décrit, par utilisation de l'algorithme de Fletcher-Powell tel qu'il est dé- crit dans IEEETrans. Audio Electro Acoust. Vol. AU-20, pp. 257- 263, Oct. 1972. Là encore, de telles techniques nécessitent un matériel considérablement plus grand que la structure entièrement récursive de la pésente invention. La mémoire 330 de la figure 7 comprend des parties affectées en 336 pour le stockage des coefficients Cky en 338 pour le stocka7ge des coefficients Y., en 340 pour le stockage des sommes corrélatrices, en 342 pour le stockage des valeurs de 4 et 6k' en 344 pour le stockage des résultats intermédiaires A(n), Pk(n),... Pk(n-2), et en 346 pour le stockage d'un programme de commande permettant d'accéder aux données emmagasinées selon les adresses fournies par la logique de commande 332. Le calcul se fait par l'intermédiaire de l'unité arithmétique 334. La figure 8 illustre un convertisseur numérique géné- ralisé de deux à quatre fils pour des signaux bidirectionnels simultanés sur la ligne 400. Le codeur a un gain unité et com- prend un préfiltre analogique numérique402, un convertisseur analogiquenumérique 403, et un post-filtre analogique-numérique 404. Sur le plan opérationnel, le circuit de la figure 8 fonc- tionne de la même manière que celui de la figure 3B par le fait que l'adaptation d'impédance avec la ligne s'obtient de façon similaire. La boucle du décodeur comprenant le convertisseur numérique-analogique406, le préfiltre 408 et le post-filtre 41t0 convertit les signaux numériques transmis sur la ligne 412 en signaux analogiques sur la ligne 400. L'amplificateur à trans- conductance 414 fournit une admittance de sortie nulle. Le système égaliseur automatique 130 fournit une mise à jour des coefficients du filtre, et commande les filtre H, 416, et F, 418, avec une élimination du signal de retour non-désiré dans le si- gnal reçu au point d'addition 420. La contre-réaction du codeur et le signal transmis sont combinés au point d'addition 421. L'inclusion dans le circuit à la fois de la contre-réaction du codeur et du filtre F 418 est déterminée par les commutateurs 422 et 424, respectivement, sous la commande de l'égaliseur 130. Le multiplexeur/distributeur (MULDIS) 157 décrit d'une manière générale en se reportant à la figure 2, est représenté plus en détail dans la figure 13. Le MULDIS 157 permet à l'égali- seur d'être partagé par une pluralité de lignes 1 à N. Essentiel- lement, le MULDIS 157 détermine laquelle des lignes doit être connectée à l'égaliseur. Le MULDIS 157 multiplexe les signaux A(n) à partir de la pluralité de circuits de ligne et distribue les coefficients de filtrage, les signaux de commande des com- mutateurs et du mode de filtrage et le signal de sortie du géné- rateur de référence 161 au circuit'de ligne choisi, sous la commande d'un système de maintenance. Des signaux venant du générateur numérique de référen- ce 161, R(n) sont couplés aux lignes 1 à N par l'intermédiaire 2/ de portes logiques 600, qui remplissent la fonction ET avec ADR t... ADRN à partir du système de maintenance à la logique 602. L'adresse appropriée est chargée dans le registre à déca- lage 604 décodée par le décodeur 606 et couplée à la logique 600 comme le montre la figure 13. Les signaux d'horloge et de commande des commutateurs et du mode de filtrage venant du système de maintenance sont couplés au lignes 1 à N par l'intermédiaire des portes logiques 608. Ces signaux sont couplés à des bascules 610 et 612, et l'opération ET est effectuée sur les signaux de sortie de ces bas- cules et le signal ADR t à N.approprié venant du décodeur 606. Les mots A(n) venant des lignes 1 à N sont choisis * par les portes--logiques 614 et couplés à l'égaliseur comme si- gnal de sortie de la porte OU 616. L'opération ET est. effectuée pour chaque entrée A(n) venant des lignes t à N avec les signaux ADR 1 à N venant du décodeur 606, par les portes ET de la logi- que 614. Les coefficients des filtres P et H pour chacune des lignes t à N comme, par exemple,le filtre F 272 et le filtre H 116 d'un des circuits de lignes 1 à N, sont couplés à partir de l'é- galiseur à la ligne appropriée parmi les N lignes, par l'inter- médiaire des portes logiques 618. La logique 618 effectue l'opé- ration ET sur les coefficients des filtres et les signaux respec- tifs ADR 1 à N venant du décodeur 606 pour choisir la ligne correcte. En se reportant maintenant à la figure 14, qui repré- sente un schéma fonctionnel des principales connexions d'inter- face entre l'égaliseur, le système de maintenance, le MULDIS et les circuits de lignes. Le système de maintenance 650 peut com- prendre une source de données classique, telle qu'un ordinateur et sa mémoire associée. Les signaux de données et de commande représentés, que l'on a décrit dans ce qui précède fournissent la synchronisation et l'établissement des liaisons entre l'éga- liseur, le système de maintenance et les circuit de ligne par l'intermédiaire du MULDIS 157. Il est bien évident que la description qui précède n'a été faite qu'à titre d'exemple non-limitatif et que d'autres variantes peuvent 9tre envisagées sans sortir pour autant du cadre de l'invention. 28 2493082 REVENDICATIONS 1. Egaliseur automatique à structure numérique récursive minimisant l'erreur entre un signal d'entrée d'un circuit de communication et une référence établie, pour optimiser ou égaliser ledit signal d'entrée, caractérisé par le fait qu'il comprend des moyens de traitement numérique (500 à 504) du signal d'entrée A(n) et de la référence établie R(n) pour en déduire des signaux numériques (C0 à Ck) constituant le vecteur gradient de ladite erreur E(n), et des moyens sensibles auxdits signaux numériques de gradient pour faire varier les coefficients (KK) d'un filtre numérique récursif par un processus adaptatif qui converge rapidement vers une fonction de filtrage numérique récursif qui traite le signal d'entrée de manière à fournir un signal de sortie optimal ou égalisé par rapport à ladite réfé- rence établie et audit signal d'entrée. 2. Egaliseur automatique conforme à la revendication 1, caractérisé par le fait qu'il comprend les moyens de transférer lesdits coefficients de filtrage récursif (KK) dans des moyens de mémoire (502), des moyens de commande (504) permettant l'accès auxdits moyens de mémoire pour transférer sélectivement lesdits coefficients dans la mémoire de coefficients d'un filtre récursif (116) auquel le signal d'entrée reçu est appliqué, dans le but'd'optimiser ou égaliser le signal de sortie dudit filtre numérique par rapport à ladite référence établie et audit signal d'entrée. 3. Egaliseur automatique conforme àla revendication 1,.caractérisé par le fait qu'il est réalisé sur une puce de circuit intégré à grande échelle. 4. Egaliseur automatique à fonction numérique récursive minimisant la variance entre un signal d'entrée numérique et une référence pour fournir l'égalisation d'un signal de télécommunication sur une ligne de transmission bidirectionnelle simultanée, caractérisé par le fait qu'il comprend des moyens de calcul (500) fournissant un signal de sortie (Ck) représentatif des dérivées partielles de la valeur quadratique moyenne dudit signal d'erreur E(n) par rapport à une série de coefficients de filtrage numérique récursif (KK) des moyens (332) sensibles au signal de sortie calculé pour modifier lesdits coefficients en fonction dudit signal d'erreur et provoque une convergence rapide de la série de coefficients de filtrage en une série de coefficients mis à jour, des moyens de.transférer lesdits coefficients mis à jour dans une mémoire (502) et des moyens de commande (504) permettant l'accès à ladite mémoire pour transférer sélectivement les coefficients mis à jour, directement dudit égaliseur aux entrées de coefficients d'un ou plusieurs filtres numériques récursifs (116, 272). 5. Egaliseur automatique conforme à la revendication 4, caractérisé par le fait qu'il comprend des moyens de multiplexage (157) permettant à l'égaliseur (159) de traiter une pluralité de lignes de transmission (1 à N) en temps partagé, ceux-ci comportant les moyens (614) de multiplexer sélec- tivement dans le temps une pluralité de signaux numériques d'entrée (A(n)) provenant de N lignes de transmission et de les transmettre auxdits moyens de calcul (500) qui effectuent des séquences de traitement associées également multiplexées dans le temps; des moyens de calculer sélectivement N séries desdits coefficients mis à jour, chaque série étant associée à une ligne de transmission particulière; des moyens (157) de distribuer les N séries de J/ coefficients dans ladite mémoire (502) et des moyens associés (618) auxdits moyens de distribution (157) pour transférer lesdites N séries de coefficients à N filtres numériques récursifs (116) associés chacun à l'une des N lignes de transmission. 6. Egaliseur automatique conforme à la revendication 4, caractérisé par le fait que tous les coefficients de filtre numérique récursif (K K) qu'il calcule sont mis à jour à chaque instant d'échantillonnage. 7. Egaliseur automatique conforme à la revendication 4, caractérisé par le fait que tous les coefficients de filtre numérique calculés sont au nombre de cinq (Ko 8. Egaliseur automatique conforme à la revendication 5, caractérisé par le fait que lesdits moyens de calcul comprennent une unité arithmétique et logique (500) et une unité logique de commande (504) régissant les transferts entre ladite unité arithmétique et logique et lesdits moyens de mémoire (502). 9. Egaliseur automatique conforme à la revendication 8, caractérisé par le fait que lesdits moyens de mémoire sont constitués par une mémoire à semi-conducteurs (502). 10. Egaliseur automatique conforme à la revendication 9, caractérisé par le fait que ladite mémoire (502) comprend une pluralité de piles inversées à adressage direct (502 à 526, 544) pour enregistrer lesdits signaux numériques [A(n), R(n3 et les résultats (P1 de commande (504). 11. Méthode d'égalisation automatique pour circuit numérique d'inter- face de ligne téléphonique, caractérisée par le fait qu'elle consiste à calculer un signal de sortie (C1) représentatif des dérivées partielles de la valeur quadratique moyenne (G) du signal d'erreur (E(n)) entre un signal d'entrée numérique (A(n)) et un signal de référence (R(n>), à modifier des coefficients (K(k)) d'une réponse de filtre numérique en fonction dudit signal calculé (CK) de manière à produire une série de coefficients de filtrage numérique mis à jour qui converge rapidement vers une série de coefficients optimisés, à enregistrer lesdits coefficients mis à jour dans une mémoire (502) et à extraire sélectivement ces coefficients mis à jour de ladite mémoire (502) pour les transférer directement aux entrées de coefficients d'un ou plusieurs filtres numériques récursifs (116,272). 12. Méthode conforme à la revendication 11, caractérisée par le fait qu'elle consiste encore à multiplexer le fonctionnement de l'égaliseur (130) sur une pluralité de lignes téléphoniques (1 à H) à calculer sélectivement N séries de coefficients de filtrage optimisés, chaque série de coefficients (KK) étant associée à une ligne particulière parmi les N lignes téléphoniques, à distribuer lesdites N séries de coefficients optimisés dans ladite mémoire (502) et à transférer sélectivement lesdites N séries de coefficients opti- misés à N filtres numériques.récursifs (116) associés chacun à l'une des N lignes téléphoniques. 13. Egaliseur automatique à structure numérique récursive minimisant l'erreur entre un signal d'entrée et une référence établie pour optimiser ou égaliser ledit signal d'entrée, caractérisé par le fait qu'il comprend une première mémoire (508) pour enregistrer une pluralité de mots (A(n)> représentatifs dudit signal d'entrée, une seconde mémoire (510) pour enregistrer une pluralité de mots numériques (Kil) représentatifs de coefficients de filtrage numérique, une unité arithmétique et logique (500) couplée auxdites mémoires pour calculer et accumuler les produits des mots numériques dans les deux mémoires selon une séquence d'opérations parallèles de multiplication et addition simultanées, cette séquence fournissant une pluralité de coefficients de filtrage numérique mis à jour en réponse à une entrée de commande, et une unité logique de commande (504) fournissant ladite entrée de commande qui permet l'accès auxdites mémoires (508, 510) de l'unité arithmétique et logique (500) et le fonctionnement de cette dernière. 14. Egaliseur conforme à la revendication 13, caractérisé par le fait que ladite première mémoire (508) comprend une pluralité de piles inver- sées (premier entré, dernier sorti) directement adressables (520... 526). Egaliseur conforme à la revendication 13, caractérisé par le fait que ladite seconde mémoire (510) comprend une pluralité de piles inver- sées (premier entré, dernier sorti) directement adressables (540... 544). 16. Egaliseur conforme à la revendication 13, caractérisé par le fait qu'il comprend des moyens de multiplexage et de distribution (157) pour coupler sélectivement ledit égaliseur (159) à une ou plusieurs lignes de télécommunication, de sorte que ledit égaliseur est partagé par lesdites lignes. 17. Egaliseur conforme à la revendication 16, caractérisé par le fait que lesdits moyens de multiplexage et de distribution (157) comprennent un circuit de multiplexage (614) de signaux d'entrée provenant d'une pluralité de lignes de télécommunication (1 à N) et un circuit de distribu- tion (618) desdits coefficients de filtrage mis à jour à ladite pluralité de lignes. 18. Egaliseur conforme à la revendication 13, caractérisé par le fait que ladite unité arithmétique et logique (500) comprend des moyens de rechercher des mots numériques dans lesdites première et seconde mémoires (508, 510) des moyens de multiplier entre eux des mots numériques sélectionnés pour obtenir une pluralité de produits, des moyens d'ajouter et d'accumuler ladite pluralité de produits dans un accumulateur (556) associé à ladite unité (500), en effectuant une pluralité de-transferts de registre à registre et d'opérations arithmétiques. 19. Egaliseur conforme à la revendication 13, caractérisé par le fait que ladite unité logique de commande (504) comprend des moyens générateurs de mots de commande microcodés pour contrôler simultanément l'accès aux données dans lesdites mémoires (508, 510) et ladite unité arithmétique et logique (500), lesdits mots de commande se rapportant directement à l'opération arithmétique spécifique requise. , Egaliseur conforme à la revendication 19, caractérisé par le fait que ladite unité arithmétique et logique (500) comprend des moyens d'adressage simultané des deux mémoires (508, 510).