Brevet FR2493604A1 — publié le 19820507

La présente invention concerne les dispositifs à semiconducteurs de type transistors à effet de champ, et plus spécialement ceux dont les grilles sont plus courtes que le libre parcours moyen des électrons dans le matériau semiconducteur. Les transistors à effet de champ connus fonctionnent soit selon une structure plane, le courant circulant dans le plan de la pastille de matériau semiconducteur, soit selon une structure verticale, le courant circulant perpendiculairement à ce méme plan. Les transistors MESFET (de l'anglais Metal Schottky Field effect Transistor), ayant une structure dite planar, possèdent sur la face libre de la plaquette les contacts ohmiques source et drain et le contact Schottky de grille. Les MESFET présentent de bonnes performances dans les domaines d'hyperfréquences ainsi que dans les circuits logiques. Cependant, afin d'améliorer leurs caractéristiques à très haute fréquence ou à très faible temps de commutation, il faut réduire la longueur de la grille jusqu'à des dimensions de 0,1 micron ou moins. Une telle réduction de la longueur de grille n'est pas aisée en technologie "planar", et est limitée par les techniques de masquage. Le Gridistor (Brevet Français n0 1 317 256 du 16 décembre 1961 et ses additions) est un transistor à effet de champ à jonction, à structure verticale possédant un grand nombre de grilles en parallèle. C'est donc un dispositif développant beaucoup de puissance. Mais sa fréquence de fonc- tionnement est basse en raison des capacités parasites élevées et d'une forte résistance de grille. De plus, par sa structure, plus la longueur de grille est faible, plus cette résistance est forte. C'est pour pallier les inconvénients rencontrés dans les transistors communs de type MESFET et Gridistor, notamment en fréquence de fonctionnement, que de nouvelles structures de transistor à effet de champ ayant de très courtes longueurs de grille et de faibles résistances de grille et d'accès de source-et de drain ont été mises au point. Les transistors à effet de champ selon l'invention fonctionnent selon une structure verticale, comparable à celle qui a été exposée au sujet du gridistor. Cependant, la longueur de grille, dans les transistors selon l'invention est beaucoup plus faible que dans le gridistor, parce que l'invention s'affranchit des grilles de type P incluses entre deux couches de type N par diffusion, soit une longueur de grille de l'ordre de la longueur de diffusion. La longueur de grille, dans l'invention, est limitée à une épaisseur de couche épitaxiale, que l'on sait réaliser très mince, de l'ordre de quelques centaines d'angstrôms, et l'effet de grille, par pincement d'une zône dépeuplée en électrons, est obtenue par une métallisation, située dans le plan de la couche de grille mais latéralement, en contact électrique avec elle, et qui permet d'appliquer la tension de contrôle de grille. De façon plus précise, l'invention concerne un transistor à effet de champ, à grille ultra courte, comportant supportées par un substrat forte- ment dopé de type N+, une première couche épitaxiale dopée de type N+ au niveau de iO 8 at.cm-3 environ, une seconde couche épitaxiale active dopée de type N au niveau cette couche. L'invention sera mieux comprise par la description d'un exemple de réalisation, laquelle s'appuie sur des figures parmi lesquelles: - La figure 1, représente une coupe schématique d'un MESFET selon l'art connu; - La figure 2 représente le diagramme de variation de la vitesse des électrons en fonction de la distance parcourue, dans un matériau semi- conducteur; - La figure 3 représente une coupe schématique d'un Gridistor selon l'art connu; - La figure 4 représente la répartition de la concentration en électrons dans une structure multicouche o la couche centrale faiblement dopée est intercalée entre deux couches fortement dopées; - La figure 5 représente en coupe schématique, un exemple de transistor à grille ultra courte selon l'invention. La figure 1 représente la coupe schématique d'un transistor MESFET selon l'art connu. de façon à se rapprocher du domaine de l'invention, celui des hyperfréquences, le matériau choisi pour cet exemple est parmi d'autres possibles, l'arséniure de gallium. Sur un substrat 1 en GaAs semi-isolant est déposée une couche 2 en GaAs de type N. Les contacts ohmiques 3 de source et 4 de drain sont déposés par métallisation. Par l'intermédiaire de la grille 5, soumise à une tension de contrôle, se développe une région de charge d'espace 6 dont l'épaisseur dépend de la tension grille. Le courant source-drain est donc modulé par la tension grille. La structure est dite planar. La fréquence de fonctionnement ou le temps de commutation de ce type de transistor, dépend du temps de transit des électrons sous la grille. Or ce temps de transit est d'autant plus faible que la grille est plus courte. Il est donc avantageux de réduire la longueur de la grille. Cette réduction est d'autant plus intéressante que, pour de très courtes longueurs de grille (quelques centaines d'A à quelques milliers d'A selon le dopage du maté- riau) un phénomène physique, appelé transport balistique, doit être pris en compte. Le transport balistique des électrons peut se décrire succintement comme suit: on peut définir pour un électron, en déplacement sous un champ électrique, un libre parcours moyen tenant compte des collisions de cet électron dans le réseau cristallin: collision avec les impuretés, avec les phonons, etc... Lorsque la distance parcourue par l'électron est plus faible que le libre parcours moyen, l'électron atteint une vitesse maximale, supérieure à celle qu'il possède après collisions, car à chaque collision il perd de l'énergie. La figure 2 représente ce phénomène, dans lequel v0 est la vitesse en régime d'équilibre et v max est la vitesse maximale atteinte en régime balistique. Selon le champ électrique appliqué, la vitesse v max peut être de 3 à 10 fois la vitesse v0. En d'autres termes, lorsque la longueur de grille est suffisamment faible pour que le transport balistique ait lieu, le temps de transit des électrons-sous la grille est extrêmement court. Le transistor fonctionne alors à très haute fréquence de coupure ou, pour les circuits logiques, à de très faibles temps de commutation. Il est donc utile de réduire la longueur de grille des MESFET jusqu'à des dimensions voisine de 0,1 micron, mais ceci nécessite une technologie assez lourde, et il est difficile d'envisager, des dimensions inférieures à 0,1 micron, au stade de l'art actuel de la technologie planar. D'autre part on connait le Gridistor dont la coupe schématique est représentée sur la figure 3. Sur un subtrat 7 en silicium de type N+, fortement dopé, est déposée une couche 8 en Si de type N. Oh implante ou diffuse alors dans la couche 8, des grilles 9 de type P. On dépose ensuite successivement les couches 10 de type N et 11 de type N+. On implante ensuite les caissons 12 de type P, qui font le tour du transistor afin de relier les grilles 9 entre elles. Par l'intermédiaire des métallisations 13 et 14 on peut faire passer un courant entre source et drain. Ce courant est modulé par la tension grille. On peut remarquer que ce courant n'est pas dans le plan du substrat. Le Gridistor est dit de structure verticale par opposition avec la structure planar bien connue de l'homme de l'art. Par convention on définit la longueur de grille comme la distance parcourue par les électrons sous la grille. Dans le cas du Gridistor la longueur de grille est donc l'épaisseur de la zone 8 implantée ou diffusée. Par ailleurs la structure du Gridistor permet de mettre en parallèle plusieurs grilles, ce qui est favorable à la réalisation d'un dispositif de puissance. Mais plusieurs facteurs font qu'il est limité en fréquence de fonctionnement: la grille, de type P présente une grande résistance, les capacités parasites crées par les caissons 12 et les plots de soudure des grilles sont très élevées et enfin, la longueur de grille atteint difficilement quelques milliers d'A; ce qui est insuffisant pour bénéficier du phénomène de transport balistique. De plus, une réduction de la longueur de grille provoquerait une augmentation notable de sa résistance. Enfin, les couches 8 et 10 étant d'épaisseur supérieure à la longueur de grille, il s'y créé des résistances parasites d'accès RS et RD élevées. Les transistors selon l'invention, ont une structure verticale comme le Gridistor mais présentent d'importants progrès en ce qui concerne les fréquences du fonctionnement, et une simplification de réalisation indus- trielle. En premier lieu, l'épaisseur de la couche active est faible, de l'ordre de plusieurs centaines d'angstrôms, afin d'être le siège du transport balistique d'électrons. En second lieu, la couche active est comprise entre deux couches fortement dopées, elles-mêmes de faible épaisseur, afin de minimiser les résistances d'accès Rs et RD. En troisième lieu, la couche active est faiblement dopée, mais du fait que cette couche est très mince et qu'elle est comprise entre des couches fortement dopées, la concentration en électrons dans la couche active est élevée, plus élevée que la concentration en impuretés. Cette propriété est décrite sur la figure 4: la ligne 15 (en trait plein) représente les niveaux de dopage visés théoriquement dans la structure N+ N N+, la ligne 16 (en traits tirés) représente le profil réel des impuretés compte tenu de la diffusion de ces impuretés entre couches, et la ligne 17 (en pointillé) représente le profil réel des électrons libres. La concentration en électrons libres dans la région N peu dopée est plus forte que celle des impuretés dopants: la région N gagne des électrons au dépend des régions N+. Une telle structure N+ N N+ présente par rapport à une structure o la couche active N est intentionnellement dopée à un niveau, par exemple, de 17 3 1017 at.cm, non seulement l'avantage d'être le siège du transport balisti- que mais de faciliter la réalisation du transistor. La figure 5 représente, en coupe schématique, un exemple de tran- sistor selon l'invention. Sur un substrat 18 en GaAs de type N+ fortement dopé sont déposées successivement par épitaxie une première couche 19 de type N+ dopée à quelques 1018 at.cm-3 d'épaisseur de 1000 à plusieurs milliers d'A,une seconde couche 20 de type N de concentration en impuretés d'environ at.cm' et d'épaisseur de plusieurs centaines d'A, et une troisième couche 21 de type N+ dopée à quelques 1018 at.cm-3 d'épaisseur de 1000 on A environ. Une métallisation 22 est déposée sur la couche 21 pour consti- tuer un premier contact ohmique, source ou drain. Le second contact, 23 drain ou source, est déposé sur l'autre face du substrat 18. Par opération de lithographie connue de l'homme de l'art, on définit sur le contact 22 un plot de dimensions latérale D équivalente à environ deux fois la profondeur des zônes dépeuplées d'électrons 27. Pour un dopage 1015 at.cm-3, la profondeur des z8nes dépeuplées 27 est de 1 micron environ. Une dimension de 2 microns est très facilement réalisable par les opérations de lithographie classique. Par gravure ionique on enlève ensuite la couche 21 sauf dans les parties situées en-dessous du contact 22. On attaque ensuite l'ensemble avec une solution chimique de telle façon que la couche 21 soit en retrait par rapport au contact 22, et que la couche 20 soit partiellement attaquée sur la moitié de son épaisseur environ. On peut choisir une orientation cristallogra- phique telle que cette attaque chimique crée un plan incliné sur la couche 20. Les deux caissons 24 de haute résistivité sont obtenus par bombardement de particules chargées telles que par exemple les protons, la partie centrale étant protégée des protons par la métallisation 22. On dépose ensuite les deux métallisations 25 de grille par évaporation. Cette évaporation peut être inclinée par rapport à la normale au plan du substrat de façon à ce que les métallisations 25 recouvrent le flanc de la couche 20. L'épaisseur des métallisations doit être plus faible que celle de la couche 20. Afin de réduire la résistance de grille, on dépose une surépaisseur 26 de métallisation sur les grilles. La modulation du courant source-drain est obtenue par polarisation des grilles 25, qui fait varier la profondeur des zones de charge d'espace 27. Du fait que les épaisseurs des couches 20 et 25 sont très faibles (quelques centaines d'Angstrôms) la distance parcourue par les électrons sous les grilles est très faible et le régime de transport balistique est obtenu. Ce régime est d'autant plus facile à atteindre que la concentration en impuretés dans la couche active 20 est faible. D'autre part, les capacités parasites sont fortement diminuées grâce aux caissons 24. Afin de mieux contrôler les profils d'impuretés dans la structure N+ N N+ on peut intercaller entre les couches 19 et 20 et les couches 20 et 21 une couche mince d'épaisseur de l'ordre de quelques centaines d'angs- trâms et de dopage de l'ordre de 1017 at.cm-3. Ce type de transistors plus particulièrement réalisé avec des maté- riaux du type GaAs et de la famille III-V, trouve ses applications dans le domaine des hyperfréquences, notamment pour les télécommunications. REVENDICATIONS 1 - Transistor à effet de champ, à grille ultra courte, comportant supportées par un substrat (18) fortement dopé de type N+, une première couche épitaxiale (19) dopée de type N+ au niveau de 1018 at.cm-3 environ, une seconde couche épitaxiale active (20) dopée de type N au niveau 105 at.cm-3 environ, et une troisième couche épitaxiale (21) dopée de type N+ au niveau de 1018 at.cm-3 environ, ainsi que deux contacts électriques de source et de drain, le premier (22) déposé sur la troisième couche (21), le second (23) déposé sur la face libre du substrat (18), et un contact de grille (25), ce transistor étant caractérisé en ce que l'épaisseur de la couche active (20) est inférieure au libre parcours moyen des électrons dans cette couche. 2 - Transistor à effet de champ selon la revendications, caractérisé en çe que la troisième couche (21) et -partiellement- la seconde couche (20) est en saillie par rapport à la face supérieure du substrat et en ce que cette partie en saillie dégage des flancs qui sont en retrait' de plusieurs centaines d'angstrôms par rapport au dépôt métallique (22) qui recouvre la troisième couche (21). 3 - Transistor à effet de champ selon la revendication 1, caractérisé en ce que le contact électrique de grille (25) qui est en contact avec la couche active (20) a une épaisseur plus faible que la couche active (20). 4 - Transistor à effet de champ selon la revendication 3, caractérisé en ce qu'une métallisation (26) de forte épaisseur, plusieurs milliers d'A, est déposée sur le contact de grille (25), afin de diminuer la résistance électrique de grille. - Transistor à effet de champ selon la revendication 2, caractérisé en ce que, sous les plots servant à la soudure des contacts électriques sur la métallisation (25), une région (24) est rendue semi-isolante par implantation de particules chargées. 6 - Transistor à effet de champ selon la revendication 1, caractérisé O en ce qu'une couche d'épaisseur de 1000 A environ et dopage de type N au 17 -3 niveau de 10 at.cm- environ, est intercallée entre les première (19) et seconde (20) couches épitaxiales. 7 - Transistor à effet de champ selon la revendication 1, caractérisé o en ce qu'une couche d'épaisseur de 1000 A environ et dopage de type N au niveau de 1017 at.cm-3 environ, est intercallée entre les seconde (20) et troisième (21) couches épitaxiales.