Brevet FR2496989A1 — publié le 19820625

La présente invention concerne un dispositif à cir- cuits intégrés à semiconducteurs (désigné. ci-après sous le terme de "circuit intégrén) constitué par des transistors à effet de champ métal-isolant-semiconducteur (désignésci- après sous le terme de "MISFET") servant de composants de base du dispositif. Dans un circuit intégré à semiconducteurs de ce ty- pe, les transistors MISFET possédant la même structure que celle des transistors MISFET constituant un circuit logique sont réalisés sur la même microplaquette oupuce afin de vérifier les caractéristiques électriques des transistors MISFET constituant le circuit logique. Si l'on utilise de l'aluminium (Ai) pour constituer des électrodes des régions diffusées de source et de drain, le transistor MISFET uti- lisé pour effectuer les mesures des caractéristiques peut être cependant réalisé uniquement après la mise en oeuvre des différentes phases opératoires de fabrication telles que l'oxydation, la diffusion, la croissance en phase va- peur, le dépôt en phase vapeur, le recuit, etc. En d'autres termes, les transistors MISFET constituant le circuit logi- que peuvent être vérifiés uniquement après qu'essentielle- ment toutes les phases opératoires de fabrication du traite- ment de la pastille soient achevées. C'est pourquoi la mesure des caractéristiques prend beaucoup de temps et l'ac- tion rétroactive des données provenant de la mesure des caractéristiques sur les conditions de fabrication, telles qu'une implantation d'ions, une diffusion et analogues, est retardée. Entre-temps il est probable que des dispositifs défectueux, dont le niveau de qualité se situe au-dessous du niveau de qualité requis, sont mélangés à des disposi- tifs approuvés, avant la mise en oeuvre de la phase finale de fabrication. Eventuellement le terme "circuit logique" utilisé ici même désigne un circuit qui exécute une opéra- tion logique, à savoir une action de mémoire, une trans- mission ou une conversion et une opération analogue, moyen- nant l'utilisation de "1" et de "0" logiques. Compte tenu des indications de base décrites ci- dessus, la présente invention a pour but de fournir un cir- cuit intégré MIS, qui peut être fabriqué avec un rendement élevé moyennant la mise en oeuvre de mesures des caracté- ristiques, à un stade opératoire plus précoce. Un autre but de la présente invention est de four- nir un procédé de fabrication du circuit intégré MIS men- tionné ci-dessus. A titre d'exemple on a décrit ci-dessous et illus- tré schématiquement aux dessins annexés une forme de réali- sation de l'objet de l'invention et un mode d'exécution du procédé selon l'invention. La figure 1 représente le schéma de réalisation d'un circuit intégré MIS constitué par une pastille ou une puce de silicium conformément à la présente invention. La figure 2 représente une vue en coupe d'un transistor MISFET constituant un circuit logique du circuit intégré MIS représenté sur la figure 1. La figure 3 est une vue en plan d'un transistor MISFET destiné à mesurer les caractéristiques du circuit intégré MIS représenté sur la figure 1. La figure 4 est une vue en coupe du transistor MISFET de la figure 3 destiné à effectuer la mesure des caractéristiques, prise suivant la ligne IV-IV'. Les figures 5A à 5I sont des vues en coupe montrant les étapes opératoires de fabrication du transistor MISFET destiné à former le circuit logique du circuit intégré MOS représenté sur la figure 1 et du transistor MISFET pour la mesure des caractéristiques. Ci-après, on va décrire des formes de réalisation préférées de la présente invention en se référant aux figu- res 1 à 5I. La figure 1 représente le schéma de l'agencement d'un circuit intégré MIS constitué dans une pastille semi- conductrice (désignée ci-après sous le terme de "pastille ou puce en silicium"). Comme cela est représenté, plusieurs régions à circuit intégré sont disposées à l'intérieur de zones qui sont subdivisées par des lignes 2 tracées sur la pastille 1. Le même type de circuit intégré doit être réali- sé à l'intérieur de chacune des différentes régions à cir- cuit intégré (cependant on peut également réaliser des cir- cuits intégrés différents). La figure 1 représente l'une de ces régions à cir- cuit intégré. Dans cette région, un circuit logique consti- tué par un transistor MIS tel qu'un CPG (générateur d'impul- sions d'horloge) 3,une ALU (unité logique arithmétique) 4 et une mémoire RAM (mémoire à accès direct ou aléatoire) 5, un registre 6, une mémoire ROM (mémoire à lecture seule) 7 et analogues, et des transistors MISFET 8 pour la mesure des caractéristiques sont réalisés sur des parties périphé- riques de chaque circuit logique. Bien que les transistors MISFET 8 ne soient pas raccordés électriquement au circuit logique, les phases opératoires pour leur fabrication, telles qu'une implantation d'ions ou une diffusion de source-drain ou analogue, sont réalisées en même temps que les phases opératoires de fabrication destransistors MISFET du circuit logique. C'est pourquoi les transistors MISFET 8 peuvent être réalisés sous la forme de transistors du type à appauvrissement, du type à enrichissement, et ana- logues. La figure 2 représente une vue en coupe d'un tran- sistor MISFET qui fonctionne à la manière d'un circuit logique. Une région de source de type N+ 18 et une région de drain de type N 19 sont réalisées sur un substrat en silicium de type P 10. Si-l'on introduit du bore par dopage à une faible profondeur dans la surface du substrat au moyen d'un processus d'implantation d'ions, avant que ces régions de source et de drain 18,.19 soient réali- sées, on obtient un transistor à effet de champ du type à enrichissement. Si l'on réalise un dopage à l'aide de phos- phore au moyen du processus d'implantation ionique interve- nant à la suite du dopage au bore, on obtient un transistor à effet de champ du type a appauvrissement. Eventuellement, le chiffre de référence 11 représente une pellicule épais- se de SiO2 formée au moyen de techniques dénommées LOCOS (oxydation locale du silicium); la référence 12 désigne une pellicule ou couche d'oxyde de grille; la référence 13 désigne une grille en silicium polycristallin ("grille de poly-Si"); la référence 14 désigne une pellicule de verre aux phosphocilicates; la référence 15 désigne un câ- blage d'aluminium pour la région de source, tandis que la référence 16 désigne un c&blage d'aluminium pour la région de drain et que la référence 17 désigne un cablage d'alumi- nium pour la grille. D'une manière générale, une région de type P est réalisée sous la forme d'un dispositif d'arrêt de canal au- dessous de la pellicule d'oxyde de champ en SiO2 11, mais ceci n'est pas représenté sur la figure 2. La figure 3 est une vue en plan montrant le transistor MISFET 8 représenté sur la figure ldestiné à mesurer les caractéristiques. Comme cela est représenté sur la figure 3, des couches de silicium polycristallin (désignées également sous le terme de "couches de poly-Si") réalisées sous la forme d'électro- des de prolongement sont raccordées chacune à une extrémité des régions 23 et 24 de source et de drain respectivement. L'autre extrémité de chacune des électrodes de prolongement 25 et 26 sert de borne en forme de bloc 28, 29. Une extré- mité de la grille de polysilicium 27 sert également de borne en forme de bloc 30. Ces bornes en forme de blocs 28, 29, 30 sont situées dans des positions ot les pointes de mesure doivent être placées. La figure 4 représente une vue en coupe du transis- tor MISPET servant à mesurer les caractéristiques, ladite coupe étant prise sur la ligne IV-IV' de la figure 3. Comme cela est représenté, dans le transistor MISFET 8 servant à la mesure des caractéristiques, une extrémité de la couche de polysilicium 25 est raccordée directement à la région de source 23, tandis qu'une extrémité de la couche de poly- silicium 26 est raccordée directement à la région de drain 24. La couche de polysilicium 25 ainsi raccordée à la région de source 23 s'étend audessus de la pellicule d'oxyde de champ SiO2 11. La couche de polysilicium 26 raccordée à la région de drain 24 s'étend également au- dessus de la couche d'oxyde de champ SiO2 11. Dans le transistor MISFET 8 mentionné ci-dessus et servant à la mesure des caractéristiques, au cours de la phase de conformation de la grille de polysilicium 27, on dépose, en leur donnant leur configuration, les couches de polysilicium 25 et 26 pour former des électrodes de prolongement pour les régions respectives, sur les régions de source et de drain, et on donne également leur configura- tion à la couche d'oxyde de champ SiO2 11 et aux bornes en forme de blocs 28, 29 des électrodes de prolongement pour les régions de source et de drain ainsi qu'à la borne en forme de bloc 30 pour la grille de polysilicium 27. C'est pourquoi, contrairement aux transistors à effet de champ représentés sur la figure 2, on réalise toutes les électro- des de prolongement et toutes les bornes en forme de blocs de ce transistor à effet de champ 8 servant à la mesure des caractéristiques, avec des couches de polysilicium. On introduit par diffusion thermique du phosphore dans chaque trou traversant 31, 32 réalisé par conformation de la couche de polysilicium 25, 26 et simultanément on fait pénétrer par dopage du phosphore à partir de chaque couche de polysilicium 25, 26 dans le substrat semiconduc- teur de type P 10, tout en réalisant les régions 23, 24 de source et de drain de type N+, représentées sur la figure 4. A cette étape de la réalisation, les régions de source et de drain 18 et 19 du transistor MISFET constituant le circuit logique sont réalisées simultanément-par diffusion. Conformément à la présente invention, le transistor MISFET 8 peut mesurer les caractéristiques du transistor MISFET constituant le circuit logique aussitôt après la formation des régions de source et de drain 23, 24 repré- tées sur la figure 4. En effet, dans l'état représenté sur la figure 4, les pointes de diodes sont fixées aux trois bornes ou blocs 28, 29 et 30 afin de permettre l'inspection de vérification. Dans ce cas, la tension de seuil du IDS est mesurée par modification de la tension de seuil tout en appliquant une tension prédéterminée entre la source et le drain. Si l'on obtient ainsi une tension de seuil située dans une plage prédéterminée de valeurs, on estime que les conditions men- tionnées ci-dessus d'implantation d'ions et de diffusion d'ions sont normales et sont conformes aux conditions re- quises pour un fonctionnement normal du transistor MISFET constituant le circuit logique. Si l'on estime que la ten- sion de seuil du transistor MISFET 8 a varié, il faut au contraire régler les conditions de fabrication de manière à modifier en particulier les conditions de l'implantation d'ions (comme par exemple la quantité d'ions implantés). On peut réaliser de manière aisée et précise cette modifica- tion des conditions conformément à la valeur de la tension de seuil du transistor MISFET 8. C'est pourquoi, le circuit logique MISFET peut être réalisé avec un rendement élevé dans des conditions correctes de production grâce à une modi- fication des conditions d'implantation d'ions pour de nou- velles pastilles immédiatement après la mesure des caracté- ristiques du transistor MISFET 8. Ce transistor MISFET 8 peut être également utilisé pour vérifier à nouveau les caractéristiques du transistor MISFET prévu pour le circuit logique après que sa fabrication soit achevée. A cet effet, il est souhaitable d'ouvrir une fenêtre dans la pellicule de passivation située au-dessus du transistor MISFET 8. Ci-après, on va décrire en référence aux figures A à 5I le procédé de fabrication du transistor MISFET servant à constituer le circuit logique et du transistor MISFET servant à mesurer les caractéristiques, représen- tés sur les figures 1 à 4 sur le même substrat. Tout d'abord, comme cela est représenté sur la figure 5A, on réalise une pellicule de SiO2 40 d'une épais- seur d'environ 8000 nanomètres sur une surface du substrat semiconducteur de type P 10 (comme par exemple un substrat en silicium). Ensuite, on réalise de façon. sélective une pellicule de Si3N4 41 sur cette pellicule de SiO2 40, comme cela est représenté sur la figure 5B, et en utilisant cette pellicule de Si3N4 41 en tant que masque, on réalise au moyen d'une impureté telle que du bore un dopage dans la surface du substrat semiconducteur de type P au-dessous de la pellicule de SiO2 40, au moyen du processus d'implan- tation ionique. Une région de type P 42 est réalisée de façon sélective à l'aide de ce dopage. Ensuite, on chauffe à environ 10000C le substrat semiconducteur P 10 pendant plusieurs heures en utilisant la pellicule de Si3N4 41 en tant que masque pour réaliser de façon sélective une couche d'oxyde de champ épais SiO2 il à la surface du substrat 10. On réalise la couche d'oxyde de champ en SiO2 il de manière à recouvrir de façon sélective la surface du substrat de type P 10. Les surfaces du substrat recouvertes par la couche d'oxyde de champ SiO2 11 sont désignées par les chiffres de référence 55 et 56. On enlève ensuite la pelli- cule de Si3N4 par attaque chimique. Afin de régler la ten- sion de seuil,-on introduit par dopage et de façon sélecti- ve des impuretés de bore et de phosphore dans le substrat semiconducteur au-dessous de la pellicule d'oxyde 40 au moyen d'une implantation d'ions. Ultérieurement, on réalise de façon sélective des trous traversants 43, 44 dans la pellicule de SiO2 40 à la surfaoe du substrat recouverte par la couche d'oxyde de champ en SiO2 11. Puis on réalise la couche de polysilicium 45 dopée avec des impuretés de phosphore sur la pellicule de SiO2 et sur la couche d'oxyde de champ en SiO2 11, comme cela est représenté sur la figure 5E. Ensuite, comme cela est représenté sur la figure 5F, on enlève sélectivement par attaque chimique la couche de polysilicium 45 et la pelli- cule de SiO2 40 au-dessous de la précédente. A la surface du substrat, recouverte par la couche d'oxyde de champ en SiO2 11, on réalise ensuite une pellicule d'oxyde de grille en SiO2 22, une couche de polysilicium de grille 27 située sur la pellicule 22, et des couches de polysilicium 25, 26 disposées sur la couche d'oxyde de champ en SiO2 il et possédant chacune une extrémité placée en contact direct avec la surface 55 du substrat. L'autre extrémité de chacu- ne des couches de polysilicium 25, 26 possède une borne en forme de bloc 28, 29, comme représenté sur la -figure 3. Une pellicule d'oxyde de grille en SiO2-12 et une couche de polysilicium de grille 13 disposées sur la pellicule précé- dente 12 sont ensuite formées sur la surface 56 du substrat. Ensuite, comme cela est représenté sur la figure G, on dépose l'impureté de phosphore sur les surfaces à nu 55, 56 du substrat et l'on effectue un chauffage à envi- ron 10000C pendant environ 10 minutes, ce qui provoque une diffusion de l'impureté de phosphore à l'intérieur de la surface 55 du substrat. Dans ce cas l'impureté de phosphore n'est pas introduite au moyen d' un dopage de la surface 55 du substrat au-dessous de la pellicule d'oxyde de grille en SiO2 22 et à l'intérieur de la surface 56 du substrat au-dessous de la pellicule d'oxyde de grille en SiO2 12, étant donné que la couche de polysilicilim de grille 27 sert de masque pour la pellicule d'oxyde de grille en SiO2 22 située au-dessous de cette dernière, et que la couche de polysilicium de grille 13 sert de masque pour la pellicule d'oxyde de grille en SiO2 12 située au-dessous de cette dernière. De cette manière on réalise sur la surface à nu du substrat les régions 23, 24 de source et de drain N+, qui sont auto-alignées par la couche de polysilicium de grille 27, tandis que les régions de source et de drain de type N+ 18, 19 auto-alignées par la couche de poly- silicium de grille 13 sont réalisées sur la surface à nu 56 du substrat. Au cours de la diffusion indiquée ci-dessus de l'impureté de phosphore, cette impureté diffuse depuis les couches de polysilicium 25, 26 à l'intérieur de la surface du substrat, en formant de ce fait des régions de type N+ raccordées aux régions mentionnées ci-dessus de source et de drain 23, 24. A l'intérieur de la première région recou- verte par la couche d'oxyde de champ épais en SiO2 11, on obtient ainsi la formation du transistor MISFET 8 servant à mesurer les caractéristiques et qui est constitué par la couche de polysilicium de grille 27, les régions de source et de drain 23, 24, la couche de polysilicium 25 et la couche de polysilicium 26. A l'intérieur de la seconde région recouverte par la couche d'oxyde de champ en SiO2 11, il se produit par ailleurs la formation du transistor MISFET destiné à constituer le circuit logique et qui se compose de la couche de polysilicium de grille 13 et des régions de source et de drain 18, 19. Ensuite, comme cela est.décrit dans la figure 5H, une pellicule de verre auxphosphosilicates (désignée ci- après sous le terme de "pellicule PGS") 14 est déposée sous la forme d'une pellicule protectrice sur l'ensemble des couches de polysilicium 27, 13, les couches de poly- silicium 25, 26, la couche d'oxyde de champ en SiO2 11 et les régions de source et de drain. On enlève de façon sé- lective par attaque chimique la pellicule de PSG 14 sur les régions de source et de drain 18, 19 du transistor 25. MISFET servant à former le circuit logique et on réalise des trous 46, 47 destinés à établir des contacts (désignés ci-après sous le terme de "trous de contact"). Comme cela est représenté sur la figure 5I, de l'aluminium (Ai) est évaporé de manière à pénétrer au moins à l'intérieur des trous de contact 46, 47 et est conformé selon une taille et une forme prédéterminées au moyen de techniques utili- sant des résines photosensibles. C'est ainsi que se trou- vent réalisées les électrodes de source et de drain 18, 19 du transistor MISFET destiné à constituer le circuit logique. Conformément-à la présente invention, on utilise le transistor MISFET servant à mesurer les caractéristiques au niveau de l'étape intermédiaire de fabrication dudit transistor MISFET avant achèvement de cette fabrication, comme cela a été indiqué ci-dessus. Si l'on trouve que cer- taines caractéristiques sont défectueuses, on arrête les phases ultérieures de fabrication et on règle la phase opé- ratoire d'implantation d'ions ou analogue au cours des phases opératoires précédentes de manière à obtenir les conditions prédéterminées de fabrication. C'est pourquoi il est possible de vérifier les caractéristiques à un stade précoce et d'éviter la fourniture de dispositifs défectueux en vue de la mise en oeuvre de phases opératoi- res ultérieures de fabrication. Par conséquent le rende- ment de la production des circuits logiques peut être amé- lioré d'une façon notable et le temps de travail peut également être réduit. En outre, sur la figure 4, on peut réaliser Ilaména- gementdes trous de contact pour les régions de source et de drain 23, 24 uniquement avec les couches de polysilicium 25, 26 respectivement. C'est pour cette raison que la sur- face des régions de source et de drain peut être réduite et que la surface d'occupation du transistor MISFET servant à mesurer les caractéristiques, que l'on doit laisser sub- sister sous la forme d'une partie inutile après l'achève- ment du circuit logique, peut être réduite. La présente invention n'est pas limitée en particu- lier à la forme de réalisation mentionnée ci-dessus. Par exemple l'objet de la présente invention peut être égale- ment mis en oeuvre dans la variante de réalisation indiquée ci-après. Outre la structure représentée sur la figure 2, le transistor MISFET destiné à constituer le circuit logique peut posséder par exemple une structure en AI. Il est également possible d'utiliser un système à contact direct, dans lequel la couche de polysilicium représentée sur la figure 4 est utilisée en tant qu'élec- trode de câblage. A la place des couches de polysilicium 25, 26 du transistor MISFET servant à mesurer les caractéristiques, il est également possible de réaliser les électrodes de prolongement à partir d'une couche constituée en d'autres matériaux, qui soient résistants à la température (tempéra- ture de diffusion) au moment de la formation des régions de source et de drain et qui soient électriquement conduc- teurs. Des exemples spécifiques de tels matériaux sont les métaux possédant un point de fusion élevé de 10000C ou plus, tels que le Mo, W, Ti, Ta ou analogues. De préférence les électrodes de prolongement sont utilisées au cours d'une phase opératoire intermédiaire de fabrication du transistor MISFET, de sorte qu'il est absolument essentiel que le matériau résiste à la chaleur et soit électriquement conducteur. En outre les types de semiconductivité des régions semiconductrices mentionnées peuvent être naturelle- ment modifiés. Outre le procédé de fabrication illustré sur les figures 5A à 5I, on peut également mettre en oeuvre l'objet de la présente invention en utilisant le procédé suivant: (1) Sur la figure 5C, après la formation de la cou- che d'oxyde de champ épais en SiO2 11, on enlève la pellicu- le de SiO2 40 située sur les surfaces 55 et 56 du substrat recouvertes par la couche d'oxyde de champ en SiO2 11, et on peut réaliser une couche de SiO2 fraîche sur les surfa- ces 55, 56 du substrat. (2) Sur les figures 5F et 5G, après avoir enlevé de façon sélective la couche de polysilicium 45, on peut lais- ser subsister la pellicule de SiO2 40 au-dessous de la cou- che de polysilicium 45. On peut ensuite réaliser sur les surfaces 55, 56 du substrat les régions de source 23, 18 et les régions de drain 24, 19 en insérant par dopage l'impureté de phosphore dans ces surfaces audessus.de la pellicule de SiO2 40 au moyen du procédé d'implantation ionique. (3) Sur la figure 5H, la pellicule de passivation peut être uri pellicule de SiO2 non dopée réalisée au moyen du procédé de dépôt chimique en phase vapeur. REVENDICATIONS 1. Dispositif à circuits intégrés à semiconducteurs caractérisé en ce qu'il comporte un substrat semiconducteur (10), plusieurs transistors MISFET destinés à former un circuit logique (3-7) et disposés sur une partie dudit substrat semiconducteur, et plusieurs transistors MISFET (8) destinés à mesurer des caractéristiques, disposés en d'autres parties du substrat semiconducteur et comportant des électrodes de grille (27), de source (23) et de drain (24) constituées en un matériau résistant à la chaleur et électriquement conducteur. 2. Dispositif à circuits intégrés à semiconducteurs selon la revendication 1, caractérisé en ce que ledit maté- riau résistant à la chaleur et électriquement conducteur est formé par une couche de polysilicium. 3. Dispositif à circuits intégrés à semiconducteurs selon la revendication 1, caractérisé en ce que lesdits transistors destinés à constituer le circuit logique (3-7) sont disposés au centre dudit substrat semiconducteur (10) et que les différents transistors MISFET (8) destinés à mesurer les caractéristiques sont disposés sur les parties périphériques du substrat semiconducteur (10). 4. Dispositif à circuits intégrés à semiconducteurs selon la revendication 1, caractérisé en ce que le matériau résistant à la chaleur et électriquement conducteur est du molybdène. 5. Dispositif à circuits intégrés à semiconducteurs selon la revendication 1, caractérisé en ce que le matériau résistant à la chaleur et électriquement conducteur est du tungstène. 6. Dispositif à circuits intégrés à semiconducteurs selon la revendication 1, caractérisé en ce que le matériau résistant à la chaleur et électriquement conducteur est du titane. 7. Dispositif à circuits intégrés à semiconducteurs selon la revendication-1, caractérisé en ce que le matériau résistant à la chaleur et électriquement conducteur est du tantale. 8. Dispositif à circuits intégrés à semiconducteurs caractérisé en ce qu'il comporte un substrat semiconducteur (10) comportant une surface, une pellicule isolante épaisse (11) formée sur cette surface du substrat semiconducteur (10) de manière à recouvrir de façon sélective cette surfa- ce et à la subdiviser en au moins des première et seconde surfaces (55, 56), des transistors MISFET (8) destinés à mesurer des caractéristiques et réalisé sur ladite pre- mière surface recouverte par ladite pellicule isolante épaisse (11) et comportant chacun des électrodes de grille (27), de source (23) et de drain (24) constituées en un matériau résistant à la chaleur et électriquement conducteur, et des transistors MISFET destinés à former un circuit logique (3-7) réalisés sur une seconde surface recouverte par ladite pellicule isolante épaisse (11). 9. Dispositif à circuits intégrés à semiconducteurs selon la revendication 8, caractérisé en ce que le subs- trat semiconducteur (10) est constitué par du silicium et que ladite pellicule isolante épaisse (11) est constituée par une pellicule de SiO2. - 10. Dispositif à circuits intégrés à semîconduc- teurs selon la revendication 9, caractérisé en ce que le matériau résistant à la chaleur et électriquement conduc- teur est-formé par une couche de polysilicium. 11. Dispositif à circuits intégrés à semiconduc- teurs, caractérisé en ce qu'il comporte un substrat semi- conducteur (10) possédant un premier type de conductivi- té et possédant une première surface, une pellicule iso- lante épaisse (11) formée de façon sélective sur ladite surface de manière à subdiviser le substrat semiconducteur (10) en au moins des première et seconde régions semiconduc- trices (55, 56) et pour recouvrir ces dites première et seconde régions semiconductrices des transistors MISFET ladite pellicule isolante épaisse (11), des premières ré- gions de source et de drain (23, 24) possédant un second type de conductivité opposé au premier type de conductivité et auto-alignés par ladite première électrode de grille (27), et une première et une seconde couches de polysili- cium (25, 26) directement raccordées respectivement aux premières régions de source et de drain, et des transis- tors MISFET destinés à constituer un circuit logique (3-7) et formés chacun par une seconde électrode de grille (13) constituée par une couche de polysilicium formée de façon sélective sur ladite seconde région semiconductrice (56) recouverte par ladite pellicule isolante épaisse (11) , des secondes régions de source et de drain (18, 19) possédant un second type de conductivité opposé au premier type de conductivité et autoalignées par ladite seconde électrode de grille (13), et des troisième et quatrième couches d'aluminium (15, 16) raccordées respectivement aux secondes régions de source et de drain. 12. Dispositif à circuits intégrés à semiconduc- teurs selon la revendication 11, caractérisé en ce que le substrat semiconducteur (10) possède une conductivité du type P tandis que les premières régions de source et de drain (23, 24) et les secondes régions de source et de drain (18, 19) possèdent une conductivité de type N. 13. Dispositif à circuits intégrés à semiconduc- teurs selon la revendication 11, caractérisé en ce que le substrat semiconducteur (10) est constitué par du silicium et.que la pellicule isolante épaisse (11) est constituée par une pellicule de SiO2. 14. Dispositif à circuits intégrés à semiconduc- teurs, du type dans lequel plusieurs transistors MISFET (8) sont disposés sur un substrat semiconducteur (10), ca- ractérisé en ce qu'au moins un des différents transistors MISFET (8) est prévu en tant que transistor MISFET destiné à mesurer les caractéristiques, et que les électrodes de grille (13), de source (18) et de drain (19) dudit transis- tor MISFET (8) destiné à mesurer les caractéristiques sont constituéespar une couche d'un matériau résistant à la cha- leur et électriquement conducteur. 15. Procédé pour fabriquer un dispositif à circuits intégrés à semiconducteurs, caractérisé en ce qu'il consis- te à préparer un substrat semiconducteur (10) possédant un premier type de conductivité, à former une pellicule iso- lante épaisse (11) sur'la surface du substrat semiconduc- teur (10) de manière à définir des première et des seconde régions de surface (55, 56) recouvertes par ladite pelli- cule isolante (11), à former une couche (45) en un matériau résistant à la chaleur et électriquement conducteur sur lesdites première et seconde régions de surface (55, 56) et sur ladite pellicule isolante épaisse (11), à enlever de façon sélective ladite couche (45) de matériau résistant à la chaleur et électriquement conducteur de manière à définir une première électrode de grille (27), et une élec- trode de prolongement (30) dont une extrémité est raccordée à la première région de surface (55) et dont l'autre extré- mité s'étend jusqu'à ladite pellicule isolante épaisse (11), sur lesdites régions de surface, et une seconde électrode de grille (13) sur ladite seconde région de sur- face (56), à former des premières régions de source et de drain (23, 24) d'un second type de conductivité opposé au premier type de conductivité sur ladite première région de surface (55) et des secondes régions de source et de drain (18, 19) possédant le second type de conductivité sur la seconde région de surface (56), à former une pellicule protectrice (14) sur lesdites premières régions de source et de drain (23, 24), ladite première électrode de grille (27), lesdites secondes régions de source et de drain (18, 19), ladite seconde électrode de grille (13) et la- dite pellicule isolante épaisse (11), à enlever de façon sélective ladite pellicule protectrice (14) sur lesdites secondes régions de source et de drain (18, 19) de manière à mettre à nu les surfaces (56) de ces régions'de source et de drain, et de former des électrodes métalliques (15, 16) devant être raccordées à la surface desdites secondes régions de source et de drain (18, 19).' 16. Procédé pour fabriquer un dispositif à circuits intégrés à semiconducteurs selon la revendication 15, carac- térisé en ce que ladite pellicule isolante épaisse (11) recouvrant lesdites première et seconde régions de surface (55, 56) est réalisée par chauffage du substrat semiconduc- teur (10). 17. Procédé de fabrication d'un dispositif à cir- cuits intégrés à semiconducteurs selon la revendication 15, caractérisé en ce que lesdites.premières régions de source et de- drain (23, 24) et lesdites secondes régions de source et de drain (18, 19) sont réalisées en déposant tout d'abord une impureté possédant le second type de con- ductivité, puis en chauffant le substrat (10) de manière à faire diffuser ladite impureté dans le substrat.