Brevet FR2475324A1 — publié le 19810807

La présente invention concerne des agencements de circuit pour multiplexer une fonction d'entrée et une fonction de sortie à une seule borne et, plus parti- culièrement, un agencement de circuit pour multiplexer un signal en mode d'entretien et un signal d'effacement vertical à un seul point du circuit dans un téléviseur. Il est avantageux de prévoir deux modes de fonctionnement dans un téléviseur: le mode normal, pen- dant lequel les signaux reçus sont traités pour une visualisation, et le mode d'entretien pendant lequel les circuits du téléviseur peuvent être ajustés pour une performance optimale. La sélection de mode peut être accomplie en commutant un simple interrupteur va-et-vient. En mode normal de fonctionnement, les circuits de traite- ment de signaux, comme le circuit de déviation et le circuit de traitement de luminance et de chrominance appliquent les signaux habituels d'attaque de déviation et vidéo traités au téléviseur. En mode d'entretien, les signaux de balayage vertical sont inhibés, et une simple ligne est explorée de façon répétée à la face du tube- image, et les circuits de traitement de luminance et de chrominance sont inhibésainsi les circuits d'attaque du tube-image peuvent être ajustés pour un fonctionnement équilibré. En mode normal de fonctionnement, les circuits de déviation et de luminance et de chrominance agissent les uns sur les autres pour présenter une image vidéo bien synchronisée. Par exemple, quand les circuits de déviation dévient le faisceau du bas de l'écran du tube-image à son sommet pendant l'intervalle de retour vertical, un signal d'effacement vertical est appliqué au circuit de luminance et de chrominance pour les inhiber pendant ce moment, et le faisceau d'exploration n'éclaire pas l'écran lors de son retour jusp'au sommet de la trame. Cependant, quand le téléviseur fonctionne en mode d'entretien, il n'y a pas d'intervalle d'effacement vertical mais il est toujours nécessaire d'inhiber les circuits de luminance et de chrominance afin d'empêcher l'application du signal vidéo à l'étage d'attaque du tubeimage pendant l'ajustement pour un fonctionnement équilibré. Quand la plus grande partie des circuits de traite- ment de signaux de déviation et de traitement de signaux de luminance et de chrominance est fabriquée sous forme de circuits intégrés, comme cela est actuellement le cas, il est souhaitable de diminuer le nombre de connexions faites vers les circuits intégrés. Cela est dû au fait que les connexions vers les circuits externes doivent être effectuées par des bornes sur l'ensemble des circuits intégrés, qui déterminent partiellement la dimension et le prix des circuits intégrés. Afin de diminuer le nombre requis de bornes sur les circuits intégrés, il est souhai- table de combiner ou de multiplexer plusieurs fonctions sur une seule borne. On a trouvé qu'il était avantageux de multiplexer le signal indiquant le mode d'entretien avec d'autres signaux à une borne du circuit intégré, car la fonction d'entretien n'est normalement utilisée que rarement et peut être combinée à d'autres fonctions qui sont Jhibées pendant le mode de fonctionnement d'entre- tien. Selon les principes de l'invention, un circuit est prévu qui multiplexe un signal à la sortie d'un circuit de déviation de télévision et un signal d'entrée en mode d'en- tretien à une seule borne du circuit. Un premier transistor est prévu, dont l'électrode d'entrée est reliée pour rece- voir un signal de déviation du circuit de traitement de signaux de déviation et dont l'électrode de sortie est reliée à la borne. Un second transistor est prévu dont l'électrode d'entrée est reliée à la borne. Un moyen-pour produire un signal indiquant un mode d'entretien est égale- ment relié à la borne. Quand le signal de mode d'entretien n'est pas présent à cette borne, le premier transistor lui applique un signal de déviation. Le fonctionnement du premier transistor ne rend pas le second transistor con- ducteur. Quand le signal de mode d'entretien est appliqué à la borne, le signal à l'électrode de sortie du premier transistor est éliminé et le second transistor devient conducteur afin d'inhiber les circuits d'attaque pour le système de déviation verticale. Les signaux de déviation et le signal en mode d'entretien qui sont alternativement présents à la borne peuvent également être appliqués au circuit de traitement de luminance et de chrominance dans le téléviseur, pour synchroniser le fonctionnement de ce circuit sur les signaux de déviation pendant un fonctionne- ment normal, et pour inhiber ce circuit pendant le mode de fonctionnement d'entretien. Le circuit de traitement de signaux de déviation, les premier et second transistors et les circuits d'attaque de déviation verticale peuvent avantageusement être construits sous une forme de circuit intégré, la seule borne ci-dessus décrite étant requise pour multiplexer le signal de sortie de déviation et le signal d'entrée en mode d'entretien pour le circuit intégré. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence au dessin schématique annexé donné uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lequel: la figure unique montre partiellement sous forme de schéma bloc et partiellement sous forme schématique, la partie de traitement de signaux vidéo d'un téléviseur selon les principes de la présenteinvention. Sur le dessin, des signaux vidéo sont reçus par une antenne 10 et appliqués à un étage 12 formant tuner, traitement à fréquence intermédiaire et détecteur vidéo. Le signal vidéo détecté est appliqué à un- séparateur 18 de signaux de synchronisation et un circuit 30 de traitement de luminance et de chrominance. Le circuit 30 traite le signal vidéo pour produire des signaux de couleur du rouge, du vert et du bleu, qui sont amortis par un étage de sortie 32 et appliqués à un étage d'attaque 34 d'un tube- image. Les signaux amplifiés de couleur du rouge, du vert et du bleu sont alors appliqués aux électrodes d'un tube- image 16 pour la visualisation de l'image en couleur. Les signaux de synchronisation horizontale et verticale sont séparés du signal vidéo par le séparateur 18 et sont appliqués au circuit 80 de traitement'de syn- chronisation horizontale et au circuit 20 de traitement de synchronisation verticale à une borne 2. Le circuit 80 produit, à sa sortie, des signaux d'attaque de déviation horizontale qui sont appliqués à un circuit de déviation horizontale 82 par une borne 6. Le circuit 82 produit des formes d'ondes de déviation, qui sont appliquées à un enroulement 24 du tube-image 16. Le circuit de déviation horizontale produit également des signaux de retour horizontal qui sont appliqués à l'étage de sortie 32 par la connexion en série de résistances 84 et 36. Le circuit 20 de traitement de synchronisation verti- cale décode les signaux à la fréquence horizontale du circuit de traitement de synchronisation horizontale 80 et les signaux de synchronisation verticale pour produire des signaux d'attaque de déviation verticale en bonne relation dans le temps, à ses sorties complémentaires. Les signaux d'attaque de déviation verticale sont maintenus par une bascule 26 ou flip-flop du type R-S et reproduits sous forme complémentaire à ses sorties. La sortie Q de la bascule 26 est reliée à la base d'un transistor 40 du type NPN, dont l'émetteur est relié à un point de potentiel de référence (masse) et dont le collecteur est relié à la base d'un transistor 72 du type PNP par une résistance 48. Une résistance 75 est reliée entre l'émet- teur et la base du transistor 72 et le collecteur de ce transistor 72 est relié à la base d'un transistor de sortie 74 du type NPN. Une résistance 77 est reliée entre la base et l'émetteur du transistor 74. L'émetteur du transistor 74 est relié à une entrée d'un circuit de déviation verticale 28 par une résistance 79 et une bcrne 4, et le collecteur du transistor 74 est relié à l'émetteur du transistor 72 et à une seconde entrée du circuit de déviation verticale 28 par une borne 3. Le circuit 28 produit des formes d'ondes de déviation, qui sont appliquées à un enroulement 22 du tube-image 16. La sortie O de la bascule 26 est reliée à la base d'un transistor 42 du type NPN, dont l'émetteur est relié à la masse. Le collecteur du transistor 42 est relié à la cathode d'une diode 44, dont l'anode est reliée à la cathode d'une diode 46. L'anode de la diode 46 est reliée à une borne 5 et à la base d'un transistor 54 du type PNP. Le collecteur du transistor 54 est relié à la masse et son émetteur est relié à l'émetteur d'un transistor 52 du type NPN. Le collecteur du transistor 52 est relié à la cathode d'une diode 56, dont l'anode est reliée au collecteur du transistor 40. La base du transistor 52 est reliée à un circuit de polarisation 60 à Vbe multiple. Le circuit 60 contient un transistor 62 du type PNP, dont l'émetteur est relié à la base du transistor 52 et à une source de tension d'alimentation (+) par une résistance 68. Le collecteur du transistor 62 est relié à la masse et sa base est reliée à la masse par une résistance 64 et à son émetteur par une résistance 66. Un interrupteur va-et-vient d'entretien 90 comporte une borne 90a qui est reliée à l'alimentation en tension +, une borne 90c qui est reliée à la masse, et une borne commune 90b qui est reliée aux cathodes de deux diodes 92 et 94. L'anode de la diode 92 est reliée au circuit 30 de traitement de luminance et de chrominance. L'anode de la diode 94 est reliée à la borne 5 et à l'alimentation en tension + par une résistance 96. La borne 5 est égale- ment reliée à l'anode d'une diode de limitation 38 par une résistance 98. La cathode de la diode 38 est reliée à la masse. L'anode de la diode 38 est également reliée à la jonction des résistances 36 et 84. Le circuit de traitement de synchronisation hori- zo-tale et verticale qui est enfermé dans le cadre 1 en pointillés peut avantageusement être construit sous forme de circuit intégré. Quand il est ainsi construit, les bornes 2-6 représentent les bornes du circuit intégré qui sont nécessaires pour les connexions d'entrée et de sortie de signaux par rapport à l'ensemble du circuit intégré. Seules les bornes nécessaires pour illustrer le fonctionne- ment du mode de réalisation de la présente invention sont représentées sur le dessin; d'autres bornes de circuit intégré, telles que celles nécessaires pour la connexion O0 aux alimentations en courant et aux éléments supplémentaires de filtrage, ont été omises pour simplifier le dessin. En mode normal de fonctionnement, la borne 90a de l'interrupteur est reliée à la borne commune 90b, ce qui polarise en inverse les diodes 92 et 94. L'interrupteur 90 n'a ainsi pas d'effet sur le-téléviseur pendant ce mode normal de fonctionnement. En mode normal, la borne 5 sert de borne de sortie du circuit déflecteur, qui applique des signaux d'effacement vertical à l'étage de sortie 32 de luminance et de chrominance à ce moment, selon la descrip- tion qui suit. Le circuit de traitement de synchronisation verticale produit des signaux d'attaque de déviation verticale à ses sorties, qui sont stockées par établissement de la bascule R-S 26. Quand la bascule est établie, sa sortie Q 2 passe à l'état haut, forçant les transistors 40 et 72 à passer à la fermeture, ce qui à son tour force le transis- tor de sortie 74 à ttre fortement conducteur. La conduction des transistors 72 et 74 amorce le cycle de retour vertical dans le circuit de déviation verticale 28, par exemple par 0 décharge d'un condensateur dans ce circuit à travers les transistors 72 et 74. A la fin de l'intervalle de retour vertical, les transistors 40, 72 et 74 passent à l'ouver- ture quand la bascule 26 est rétablie en réponse aux signaux reçus du circuit de traitement 20. Quand la bascule 26 est établie pendant l'intervalle de retour vertical, sa sortie U passe à l'état bas, ce qui fait passer le transistor 42 à l'ouverture. Avec le transis- tor 42 ouvert, un signal d'effacement vertical est produit 7 4 à la borne 5, qui est ramené à peu près à une fraction proportionnelle de l'alimentation + par le courant s'écou- lant dans la résistance 96. Le signal d'effacement vertical est appliqué à l'anode de la diode 38 par la résistance 98, qui limite le signal. A partir de ce point, le signal d'effacement vertical est appliqué à l'étage de sortie 32 par la résistance 36. Le signal d'effacement vertical bloque effectivement les signaux produits par le circuit de traitement de luminance et de chrominance et les empêche d'atteindre les étages d'attaque 34 du tube-image. Cela empêche toute visualisation du signal vidéo sur l'écran du tubeimage quand les faisceaux d'exploration sont ramenés au sommet de la trame pendant l'intervalle de retour vertical. Entre les intervalles de retour vertical, la sortie Q de la bascule 26 est à un état haut,è qe rend le transis- tor 42 conducteur. Le seuil de tension à la borne 5 est alors établi par les diodes 44 et 46 et est à un niveau haut de l'ordre de 2 chutes de tension d'une diode au-dessus de la masse (2Vbe), plus la chute de tension de saturation dans le trajet collecteur-émetteur du transistor 42, qui est négligeable. Ce seuil de 2Vbe est insuffisant pour rendre passant les transistors 52 et 54 qui sont ainsi continuellement non passants pendant le mode normal de fonctionnement. Cela est d au fait que l'émetteur du transistor 54 est maintenu à peu ptk à 2,5 Vbe par le transis- tor 52 et le circuit de polarisation 60 à Vbe multiple. Le transistor 62 du circuit de polarisation à Vbe multiple présentera une chute de 1 Vbe de son émetteur à sa 3 base. Dans le mode de réalisation illustré, les résistances 64 et 66 fonctionnent comme un pont diviseur de tension, et elles sont illustrées, à titre d'exemple, comme ayant respectivement des valeurs de 12,5 kohms et de 5 kohms. Comme la valeur de la résistance 64 est égale à 2,5 fois celle de la résistance 66, et que la résistance 66 provoque une chute de tension de 1 Vbe, la résistance 64 provoque une chute de tension de 2,5 Vbe quand le courant de base du transistor 62 est néglige. Ainsi, le seuil de tension à la base du transistor 52 est de 3,5 Vbe (2,5 Vbe + 1 Vbe) et la tension à l'émetteur du transistor 52 est de 2,5 Vbes On peut voir que le transistor 54 ne peut devenir conduc- teur jusqu'à ce que sa base soit ramenée à un seuil de tension de 1,5 Vbe ou moins. La conduction du transistor 42 ne peut ramener la tension de base du transistor 54 qu'à un niveau de 2 Vbe; par conséquent, le transistor 54 reste non conducteur pendant tout le mode normal de fonctionnement. En plus de recevoir le signal d'effacement 1 vertical, l'étage de sortie 32 reçoit également des signaux d'effacement horizontal sous forme d'impulsions de retour horizontal. Ces impulsions sont appliquées par le circuit de déviation horizontal 82 au moyen de la résistance 84, sont limitées par la diode 38 et appliquées à l'étage de sortie 32 par la résistance 36. Les signaux d'effacement horizontal bloquent les signaux de couleur pendant les intervalles de retour horizontal, de nouveau pour emptcher un éclairement non voulu de l'écran. Pendant l'intervalle d'effacement vertical, les deux signaux d'effacement sont combinés à la jonction des résistances 36, 84 et-98; cependant, chaque signal est suffisant pour bloquer les signaux de couleur du circuit de traitement de luminance et de chrominance 30. Quand le commutateur ou interrupteur d'entretien.est commuté à son mode d'entretien, la borne 90c est reliée à la borne commune *90b, ce qui met à la masse les cathodes des diodes 92 et 94. La diode 92 est alors polarisée en direct, ce qui inhibe le circuit 30 de traitement de luminance et de chrominance. Avec ce circuit inhibé, les étages d'attaque du tube-image peuvent être ajustés sans interférenceies signaux vidéo reçus. De plus, la mise à la masse de la cathode de la diode 94 polarise cette diode en direct et applique un seuil de 1 Vbe à la borne , qui devient alors une borne d'entrée. Pendant le mode d'entretienfles transistors 40 et 42 continuent à ttre commutés en réponse à l'établissement et au rétablissement de la bascule 26. Cependant, le transistor 42 est incapable d'appliquer un signal d'effacement vertical à la borne 5, car l'anode de la diode 46 est bloquée à un seuil de 1 Vbe par la diode 94. Le seuil de 1 Vbe à la borne 5 est appliqué à la base du transistor 54, le rendant passant et rendant le transistor 52 conduc- teur, car la base du transistor 52 est normalement maintenue à un seuil de 3,5 Vbe par le circuit de polarisa- tion à Vbe multiple 60. Avec les transistors 52 et 54 à l'état conducteur, le seuil de tension à l'anode de la diode 56 est à peu près à 3 Vbe ce qui est suffisant pour faire passer les transistors 72 et 74 à la fermeture, inhibant ainsi la sortie verticale aux bornes 3 et 4 et faisant affaisser la trame sur le tube-image en une seule ligne horizontale. Les impulsions de retour horizontal continuent à être appliquées à l'étage de sortie 32 par le circuit de déviation horizontale 82. Les étages d'attaque 34 du tube-image peuvent alors ttre ajustés pour un fonctionnement équilibré en considérant la seule ligne qui est explorée de façon répétée sur la face du tube-image 16. Bien entendu, l'invention n'est nullement limitée au mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits, ainsi que leurs combinaisons, si celles- ci sont exécutées suivant son esprit et mises en oeuvre dans le cadre È la protection comme revendiquée. R E V E N D I C A T I 0 N S- 1. Agencement de circuit pour multiplexer un signal d'entrée et un signal de sortie à une seule borne du circuitcaractérisé par un moyen sélecteur (92, 94) pour appliquer sélectivement un premier signal d'entrée à la- dite borne, ayant un seuil incorporé dans une première gamme de seuil du signal; un premier moyen producteur de signaux de sortie (54) ayant une entrée reliée à ladite borne et une sortie pour produire un premier signal de sortie en réponse à l'application sélective dudit premier signal d'entrée -; un second moyen producteur de signaux (26) pour produire, à une sortie, un second signal; et un second moyen producteur de signaux de sortie (42) ayant une entrée reliée audit second moyen producteur de signaux et une sortie reliée à ladite borne, et sensible audit second signal pour produire, à ladite borne, en l'absence dudit premier signal d'entrée, un second signal de sortie qui varie sur une seconde gamme de seuils dont est exclue ladite première gamme. 2. Agencement de circuit selon la revendication 1, caractérisé en ce que la seule borne précitée est sur un circuit intégré monolithique, le moyen sélecteur (92, 94) précité est placé à l'extérieur dudit circuit intégré et est relié à ladite borne, le second moyen producteur de signaux précité comprend une source (26) de signaux qui est placée dans ledit circuit intégré; le second moyen producteur de signaux de sortie précité comporte un premier transistor (42) placé dans ledit circuit intégré, ayant une électrode d'entrée et une électrode de sortie, le premier moyen producteur de signaux précité comporte un second transistor (54), placé dans ledit circuit intégré, ayant une électrode d'entrée et une électrode de sortie, et polarisé pour être sensible à des signaux à ladite borne qui occupErtla première gamme précitée de seuil à l'exclu- sion de la seconde gamme précitée. - 3. Agencement de circuit selon la revendication 1, caractérisé par un circuit de sortie (28) sensible au premier signal de sortie précité; un moyen (40) pour appliquer ledit premier signal de sortie audit circuit de sortie; et en ce que le signal d'entrée précité atteint un seuil donné, le second moyen producteur de signaux de sortie précité comprend un premier transistor (42) ayant une électrode d'entrée et une électrode de sortie et en ce que ledit second signal de sortie n'atteint pas ledit seuil donné; en ce que le premier moyen produc- teur de signaux de sortie précité comporte un second transistor ayant une électrode d'entrée et une électrode de sortie, et un moyen (60) pour polariser ledit second transistor pour qu'il soit insensible aux signaux à ladite borne qui n'atteignent pas ledit seuil donné. 4. Agencement de circuit selon la revendication 1, caractérisé en ce que le circuit est agencé dans un téléviseur, le signal d'entrée précité est un signal indiquant un mode d'entretien et le signal de sortie précité est un signal récurrent; en ce que le moyen sélec- teur précité comprend une source (92, 94) de signaux d'indication de mode d'entretien, qui est reliée à la borne précitée; en ce que le premier moyen producteur de signaux de sortie précité comporte un premJr transis- tor ayant une électrode d'entrée reliée à ladite borne et une électrode de sortie; et un moyen relié audit premier transistor pour le polariser pour qu'il soit sensible à des signaux d'entrée occupant la première gamme de seuils précitée. 5. Agencement de circuit selon la revendication 4, caractérisé par un circuit déflecteur (28); un moyen d'application (70), relié entre le second moyen producteur de signaux précité et ledit circuit déflecteur, pour appliquer les signaux récurrents précités audit circuit déflecteur; et un moyen (52) pour relier l'électrode de sortie du premier transistor précité audit moyen d'appli- cation afin d'inhiber le moyen d'application de signaux récurrents quand le signal d'indication de mode d'entretien est appliqué à ladib borne. 6. Agencement de circuit selon l'une quelconque des revendications 4 ou 5, caractérisé en ce que le second moyen producteur de signaux de sortie précité contient un second transistor ayant un collecteur de sortie, et une diode reliée en série avec le trajet collecteur- émetteur dudit secnnd transistor. 7. Agencement de circuit selon la revendication 6, caractérisé en ce que l'électrode d'entrée du premier transistor (52) précité est un émetteur et en ce que le moyen de polarisation du premier transistor comprend un réseau de polarisation à Vbe multiple relié à la base dudit premier transistor. 8. Agencement de circuit selon la revendication 7, caractérisé en ce que le moyen de polarisation du premier transistor précité comporte de plus une jonction de diodes reliée en série entre l'émetteur dudit premier transistor et la borne précitée.