Brevet FR2483145A2 — publié le 19811127

FR 2483145 A2 19811127 FR 8011549 A 19800523 -21 - PERFECTIONNEMENTS AUX RESEAUX DE COMMUTATION NUMERIQUE A DIVISION DU TEMPS BIT A BIT. La présente demande de certificat d'addition concerne des perfectionnements aux réseaux de commutation numérique à division du temps bit à bit tels que décrits dans la demande de brevet principal PV 78 19507 déposée le 29 Juin 1978. Selon l'invention, le principe de la commutation bit à bit de voies entrantes simples ou de voies entrantes composantes multiplexées dans des voies multiplex entrantes est conservé. Ce principe concerne principalement la correspondance d'un bit à un état prédéterminé d'une voie entrante avec la transmission de l'adresse de la voie sortante sur une voie multiplex intermédiaire entre les parties réception et émission. A la réception:, la détection du mot de la voie sortante engendre un bit à l'état prédéterminé, et l'absence de cette détection engendre un bit à l'état inverse. Ces critères sont mis en oeuvre pour chaque trame récurrente de la voie multiplexé, qui transmet, au moyen de mots d'adres- ses de voies sortantes, l'état implicite des bits de même rang dans des mots des voies entrantes ayant un nombre déterminé de bits. Les moyens communs aux réseaux de commutation selon la présente invention et selon la demande de brevet principal sont énoncés -dàns le préambule de la revendication 1, Selon la demande de brevet principal, le nombre de mots d'adresse transmis dans une trame récurrente de la voie multiplex intermédiaire est statistiquement au plus égal à la moitié du nombre de voies entrantes. En d'autres termes, si tous les bits d'un m9me rang des mots (ou grou- pes de bits) des voies entrantes sont à l'état binaire prédéterminé, la trame est complètement remplie de mots d'adresse, en nombre égal au nombre de voies entrantes, et si tous les bits d'un même rang des mots (ou groupes de bits) sont à l'autre état binaire, la trame est vide de mots d'adresse. Par suite, la somme des intervalles qui sont disponibles à la transmission d'information supplémentaire, telle que des mots de signalisation, dans les fins des trames d'une multitrame de la voie in- termédiaire, occupent une durée variable comprise entre 0 et le nombre de mots d'adresse pouvant Atre transmis dans cette multitrame. -2 - Le but de la présente invention est de fournir un réseau de commutation du type défini dans la demande de brevet principal pour lequel le nombre de mots d'adresse d'une multitrame est strictement inférieur à la moitié du nombre de voies entrantes à commuter, ou à un nombre sensiblement plus grand que ce dernier. Il en résulte que, pour un nombre déterminé de voies entrantes à commuter et pour des débits de voies multiplex sortantes sensiblement égaux, l'intervalle disponible à la transmission d'informaticrs supplémentaires dans une multitrame selon l'invention peut être équivalent à un nombre 1 0 de mots d'adresse strictement supérieure à la moitié du nombre de voies entrantes. Toujours comparativement à la demande de brevet principal, et dans le cas o les mots d'adresse et de verrouillage de trame sont "tassés" au début d'une multitrame, c'est-à-dire o les intervalles disponibles à des informations supplémentaires sont contigus à la fin de la multitrame, le nombre de voies commutées peut être plus grand pour un débit numérique de voie multiplex intermédiaire donné, c'est-à-dire pour une technologie donnée, imposant une limite à la vitesse de transmission maximale. Corollairement, pour un nombre de voies commutées donné, le débit numérique de la voie multiplex inter- médiaire peut être réduit. Un réseau de commutation résolvant ce problème, du type de celui défini dans l'entrée en matière, est caractérisé en ce qu'il comprend: -des moyens reliés aux moyens de mise en phase pour sommer les bits de chaque mot de chaque voie entrante afin de produire un bit dit additionnel qui est audit autre état binaire lorsque ladite somme est inférieure ou égale, resp. strictement inférieure, à la moitié dudit nombre prédéterminé de bits d'un mot qui est pair, resp. impair, ou un bit dit additionnel qui est à l'état binaire prédéterminé dans le cas contraire; - des premiers moyens d'aiguillage commandés par lesdits moyens de sommation pour transmettre directement, resp. après inversion de leurs états, les bits dudit mot desdits moyens de mise en phase vers lesdits moyens de mémorisation des bits de même rang en réponse 2 4 8 3 1 45 audit bit additionnel à l'autre état binaire, resp. audit état binaire prédéterminé; - des moyens pour transmettre sur la voie numérique multiplex intermé- diaire des mots indiquant l'inversion ou non des états des bits de chaque mot de voie entrante; - des moyens reliés à la voie intermédiaire pour détecter lesdits mots d'indication d'inversion des mots de la voie entrante corres- pondant à chaque voie sortante afin de restituer lesdits bits addition- nels;et - des seconds moyens d'aiguillage commandés par lesdits moyens de détection des mots d'indication d'inversion pour transmettre direc- tement, resp. après inversion de leurs états, les bits de chaque mot délivré par les moyens d'émission vers ladite voie sactante-en réponse à l'état binaire du bit additionnel correspondant audit mot. Afin de fixer les idées, si on suppose que l'état prédéterminé des bits transmis implicitement sur la voie multiplex entrante est "1 " et si P est la somme des bits à l'état "1 " d'un mot de voie en- trante, tel qu'un octet, resp. un mot à 11 bits, alors le nombre de mots d'adresse transmis est toujours inférieur ou égal à quatre, resp. infé- rieur à 5,5, et correspond à des bits à l'état "1 " si P 4, resp. si P > 5,5. Par conséquent, la proportion des bits à transmettre implicitement est cdvenue strictement - et non plus seulement statistiquement - inférieure à 1/2. En fait, ce rapport 1/2 peut étre augmenté dans une faible pro- portion, comme on le verra dans la suite, à cause du fait que la voie multiplex intermédiaire doit transmettre une information indiquant s'il y a eu inversion des bits ou non avant transformation en mots d'adresse pour la reconstitution des bits dans les parties émission des voies sortantes. D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description qui suit de plusieurs exemples de réalisation, et à l'examen des dessins annexés correspondants, dans lesquels: 4 - - la Fig. 1 est un bloc-diagramme de la partie réception d'un réseau numérique à division du temps montrant en détail le circuit de récupé- ration de rythme et mise en forme d'une voie entrante multiplex selon une premiere réalisation pour laquelle des mots d'adresse correspon- dant aux bits additionnels sont transmis; - la Fig. 2 est un blocdiagramme montrant notamment en détail une partie émission de voie sortante multiplex selon la première réalisation; - la Fig. 3 représente la multitrame de la voie intermédiaire multiplex de mots d'adresses selon la première réalisation; - les Figs. 4 et 5 sont des blocs-diagrammes d'un circuit de décision d'inversion des bits d'une voie composante entrante, relatif à la partie réception de la Fig. 1; - la Fig. 6 est un bloc-diagramme du circuit de décision d'inversion des bits relatif à à la partie émission d'une voie sortante multiplex de laFig.2; - la Fig. 7 représente la multitrame de la voie intermédiaire multiplex de mots d'adresse selon une seconde réalisation; - la Fig. 8 représente la chaîne des circuits de la partie réception selon la seconde réalisation, relative à une voie composante entrante; - la Fig. 9 montre les modifications apportées à la partie émission d'une voie sortante multiplex de la Fig. 2, selon la seconde réalisation; - la Fig. 10 représente la multitrame de la voie intermédiaire multiplex de mots d'adresse selon une troisième réalisation; et - la Fig. 11 représente la chaîne des circuits de la partie réception selon la troisième réalisation, relative à une voie composante entrante. Afin de mieux fixer les idées, on se reportera dans la suite à la seconde variante décrite dans la demande de brevet principal. Celle-ci concerne un réseau de commutation numérique à division du temps bit à bit qui commute des voies composantes ITi h (h variant de 0 à 31) multiplexées dans des voies multiplex à division du temps entrantes E. (i variant de 0 à 2 -1) vers des voies composantes ITj k(k variant de 0 à 31) multiplexées dans des voies multiplex à division du temps sortantes S. (j variant de 0 à 2 -t). Les voies multiplex entrantes et sortantes sont isochrones mais pas forcément en phase. Chacune d'elles est une voie M.I. C. au débit binaire de 2.048 kbit/s et résulte du multiplexage à division du temps de 32 voies composantes à 64 kbit/s. Cgaque voie composante occupe un intervalle de temps IT égal à 3,9 ys qui correspond à un octet de la trame MIC de durée égale à 125us. Dans la partie réception commune, montrée à la Fig. 1, et dans chaque partie émission 600 à 622N 1 des voies sortantes S0 à S2N_1, montrées à la Fig. 2, on retrouve les mêmes blocs fonctionnels que ceux décrits pour les Figs. 5, 6 et 8 de la demande de brevet principal, désignés par les m9mes repères numériques. En se reportant d'abord à la Fig. 1, chaque voie entrante E. est reliée à l'entrée d'un circuit de récupération de rythme et de mise en forme 210. qui transmet en parallèle les bits de mmrne rang des trentea- i deux octets des voies composantes ITi 0 à ITi, 3s et également trente- deux bits additionnels vers des cellules à. 1 bit 220i0 à 220 31 d'une i, 0t i31 mémoire tampon 220. La lecture de cette mémoire tampon sous la commande d'une base de temps 510 permet de sélectionner les bits à l'état "1" auxquels correspondent des adresses Ajk des voies compo- santes sortantes effectivement transmises vers les parties émission 600 à 602N_1. Chaque bit & l'état 1 Il lu dans la mémoire tampon 220 permet d'autoriser, à travers le circuit d'autorisation de lecture corres- pondant 2300,0 a 2302N1 1 la lecture de l'adresse Aj k contenue dans la cellule correspondante 2400,0 à 2402N1,31 d'une mémoire vive d'adresses 240, Chaque cellule de la mémoire 240 contient l'une des adresses Ajk des voies composantes sortantes IT. désignant j, k j, k la voie composante sortante à connecter à la voie composante entrante corresporndante. Les adresses Aj ksont écrites dans la mémoire 240 sous la commande d'une unité de commande de commutation 520 qui modifie le contenu de la mémoire 240 en réponse aux mots de signalisation détec- tés sur les voies MIC entrantes E. La partie réception commune com- prend également une mémoire morte 250 contenant les neuf mots de verrouillage VT a VT0 à VT7 des trames de la voie multiplex 40, et une mémoire vive de mots de signalisation 260 qui sont émis dans les inter- valles de temps libres d'adresse IL a IL à IL7 des trames. Les mé- Oa7 - 6 - moires 240, 250 et 260 transmettent ainsi des mots d'adresses, des mots de verrouillage et des mots de signalisation sur la voie multiplex , généralement à travers un convertisseur parallèle-série 270. Comme on le voit sur la Fig. 1, seuls les circuits de récupération de rythme et de mise en forme sont différents de ceux de la demande de brevet principal. L'un d'eux, 210i, est montré et décrit ci-après en détail, les autres étant identiques. Quant aux fonctionnements détaillés des autres blocs et de leurs interconnexions, on se reportera à la partie descriptive de la demande de brevet principal. Un circuit 210. permet la mise en phase de la voie MIC entrarte t E avec la base de temps locale 510 et le réarrangement des voies composantes ITi, 0 à ITi, 3, afin que chacune d'entre elles présente simultanément le bit de même rang, en vue de réaliser la commutation bit à bit. Le circuit 210. comprend un circuit d'extraction de rythme 1. 213, qui produit le signal d'horloge à 2,048 MHz, et un circuit de re- 21 4 prise de verrouillage/qui détecte les mots de verrouillage des trames récurrentes MIC entrantes qui sont à la fréquence de 8 kHz, égale à la fréquence d'échantillonnage des voies composantes ITt h. Le circuit 210. comprend également des paires de mémoires tampons 215. - 216. 1 1. 1 et 217. - 21 8. dont chacune est propre à traiter les trames d'entrée MIC paires et impaires successives. Chaque première mémoire 215., 217. a ses sorties reliées aux entrées de la seconde mémoire 216., 218. à travers un circuit de décision d'inversion de bits 28i, 29.. Cette séparation entre trames a pour but de permettre le réarrangement des bits d'une trame paire à une cadence multiple de celle de la voie multi- plex intermédiaire 40, c'est-à-dire au rythme de la base de temps locale 510 tandis que, simultanément, la trame impaire suivante est écrite, et inversement. Chaque paire de mémoires 21 5.-21 6. ou 21 7.-21 8. mémorise par conséquent une trame pendant 2x125ss = 250).s. Les paires de mémoires 215i-216i, 217. -218. étant identiques, seules les mémoires 21 5. et 216. et le circuit de décision 28i, affectés aux trames paires, ont été représentés en détail sur la Fig. 1. La mémoire 215. est constituée de trente deux registes à déca- lage 21500 21531 qui, sous la commande du circuit d reprise de lage2150 &21531 qui, sous la commande du circuit d reprise de -7 - verrouillage 214, en réponse à la détection d'un mot de verrouillage de trame paire, sont connectés en série avec l'entrée Ei, dans l'ordre de l'indice h décroissant: 21501 à 21500. Pendant cette période de trame MIC, la mémoire 215. réalisée ainsi un unique registre à déca- % lage composé de 32x8 = 256 étages à un bit. A la fin d'une trame paire, chaque registre 21 50 a enregistré l'octet correspondant à la voie h composante ITi het tous les bits des octets de même rang r, compris entre 0 et 7,sont rangés sur une même colonne. A cet instant, un signal transmis sur le fil 5100 par la base de temps 510 commande simultané- 1 0 ment, à travers trente-deux circuits de décision d'inversion des états des bits 2800 à 28031, le transfert des huit bis parallèles des octets contenus dans les registres 21500 à 215031 dans les huit derniers étages des registres à décalage 21600 à 316031 qui constitueht la seconde me- moire 216.. Le premier étage (à droite sur la Fig. 1) de chaque re- l gistre à décalage 2160 contient un bit additionnel qui est transmis par h le circuit de décision d'inversion correspondant 280h et dont l'état indique si les bits transférés ont eu leurs états inversés ou non, comme on le verra dans la suite. Egalement simultanément, les registres de la mémoire tampon 21 7. affectée aux trames impaires MIC sont mis en t série pour enregistrer, pendant la trame impaire MIC suivante, les octets composants suivants, d'une manière analogue à la mémorisation précédente. Pendant la mémorisation de ladite trame impaire suivante, les mots à 9 bits dans les registres 21600 à 216031 sont traités bit à bit. D'abord les bits additionnels, puis les bits de même rang des octets des voies composantes IT0, 0 A IT0, 31 sont lus par neuf translations vers la droite des colonnes de la mémoire 216. Les 2 groupes des 32 bits de mdme rang sont transférés en parallèle à partir des 2N mémoires 216 à 216 N dans les cellules correspondantes 220ih de . 2 -1 ih la mémoire 220 a travers des portes OU 219et ce, à la fréquence de 9x8 = 72 kHz transmise sur le fil 5101, correspondant à la fréquence des trames récurrentesTa T0 à T T7 de la voie multiplex intermédiaire 40. En effet, la fréquence de multitrame MIC égale à 8 kHz doit être conser- vée dans la voie multiplex intermédiaire 40. A titre d'exemple, on a représenté Sur les trois premières A titre d'exemple, on a représenté sour, les trois premières - 8 lignes de la Fig. 3 les bits de dernier rang 7, d'un rang intermédiaire r et de premier rang 0 des voies composantes ITT, IT1, IT2,... ITh,... IT30, IT31 danz chacune des voies multiplex entrantes E0 et Ei qui sont mémorisées avant le transfert précédent dans les étages de rangs 7, r et 0 des registres à décalage respectifs 21500 à 215031 des mémoires 215 et 215.. On a supposé que les bits de rang 0 des voies z composantes précitées sont égaux à 1, 0, 1,... 0,... 1, 1 et 0,1,1,... 0,... 1, 0, que ceuxde ré.ng r sont égaux à 0, 1, 1,... 1,... 0, 0 et 0, 0, 1,....0,... 1, 1 etque ceuxderang 7sont égaux àl, 0, 0,... 1,... 0,1 etl,1, 1,.. 0,... 0, 1, respectivement. D'autre part, on a supposé qu'à cet instant de transfert, les liaisons des voies composan- tes ITi h entrantes précitées avec des voies composantes sortantes ih ITjk sont les suivantes j,9 k - pour la voie multiplex entrante E0: IT0 - IT6, IT1 - IT1 4' IT0 2- IT T - IT,h ITT3, -' I T 32 IT 0,1 - IT N et 02 5,7,h a ? 03, 0,31i 2 -1, 4 e - pour la voie multiplex entrante E: ITi,0 - IT N 11 ITil - i î,0 2 -1,1 IT,1 j+, i,2 - IT 8,12,... ITh IT... IT 0 2 3 IT3a IT 6,15 Les adresses des voies composantes sortantes A, k correspondantes - k sont indiquées à la huitième ligne de la Fig. 3. Ces adresses sont préala- blement mémorisées dans les cellules 240,0 à 2400,31 et 240i,0 à 240 i sde la mémoire d'adresses 240, correspondant aux voies entran- 24i, 31 tes précitées, sous la commande de l'unité de commutation 520, et sont lues sélectivement à une fréquence de 2.048 kHz dès que les circuits d'autorisation de lecture 230 0 2300,31 et 230i,0 à 230i 31 corres- pondants ont reconnu un bit à l'état "1", comme selon la demande de brevet principal. Cependant, conformément à l'invention, les bits à l'état "1" autorisant les lectures des adresses de la mémoire 240 ne résultent pas directement de ceux transmis par les voies MIC entrantes E0 à E N. Afin que le nombre d'adresses transmises dans une multitrame de la voie multiplex intermédiaire 40 et correspondant aux bits des octets soit strictement inférieur à la moitié des bits reçus, chaque oc- tet transféré d'un registre 2150 vers un registre 2160 a ses bits inversés 9- g- s'i l possède un nombre de bits à l'état "1" supérieur à quatre, de sorte que, dans ce cas, les adresses effectivement transmises correspondent à des bits regus à l'état "0", en nombre inférieur à quatre. A la qua- trième ligne de la Fig. 3, on a indiqué l'état du bit additionnel transmis par les circuits de décision 280 dans le premier étage des registres 2160. Si on désigne par P le poids d'un octet, résultant de l'addition de ses huit bits effectuée dans le circuit de décision correspondant 280, le bit additionnel est à l'état "1" si P > 4, ce qui implique une inversion des bits de l'octet, et à l'état "0" si P u 4, ce qui implique que les bits 1 o de l'octet sont transférés sans modification, comme selon la demande de brevet principal. En d'autres termes, il y a inversion des états des bits de l'octet s'il contient au moins cinq bits & l'état "1 ". Selon la quatrième ligne de la Fig. 3, les bits additionnels des voies composantes entrantes précitées sont supposés égaux à 1 0, 0,. 1,... 1, 0o. o et, 1, 1 O,.. O, o.. 0, 1. Ceci signifie, & l'instant considéré, que les octets des voies composantes entrantes IT00, IToh, h T0,30, Ti,0, ITi 1 et XTi 31 contiennent au moins i1 i,31 cinq bits à l'état "1" et que les octets des voies composantes entrantes IT0,1, IT0,2 IT0,31, ITi, 2' ITi,h et ITi 30 contiennent au plus quatre bits à l'état "1 l", Les cinquième, sixième et septième lignes de la Fig.3 indiquent respectivernent les états des bits de rang 7, r et 0 dans les huit derniers étages des registres 2160, après transfert à travers les circuits de décision correspondants 280. Puis, le traitement de la commutation bit-à-bit se poursuit dans les circuits d'autorisation de lecture 220 et la mémoire d'adresses 240 d'une manière analogue à celle décrite dans la demande de brevet principal, à l'exception que, au lieu de traiter huit bits informatifs pour chaque voie composante, la partie réception en traite neuf, c'est-à-dire huit bits plus le bit additionnel. La multitrame de la voie multiplex 40 contient alors neuf trames dont la première correspond aux bits addi- tionnels afin d'effectuer ou non l'inversion des bits informatifs dans les parties émissions des voies multiplex sortantes. Cette première tr^ame est signalisée par un mot de verrouillage VT qui est lu à partir a de la mémoire morte des mots de verrouillage 250. Ainsi, comme montré à la neuvième ligne de la Fig. 3, chaque adresse Aj6,.. A9,. - 10 - etA 2N-1 1 l A3... A 15correspondant aux liaisons des voies multiplex entrantes E et E. dont les octets ont subi une inver- sion, sont lues dans la mémoire 240. Comme dans les autres trames, les transmissions de ces adresses sont contiguës et succèdent à celle du mot de verrouillage de trame VT. Un intervalle de temps libre IL est également disponible à la fin de la première trame pour des transmissions éventuelles de mots de signalisation ou analog u e s à partir de la mémoire vive 260, sous la commande de l'unité de commande de commutation 520. A la suite de la lecture des adresses correspondant aux bits additionnels et incluses dans la première trame, la lecture des bits informatifs, inversés ou non selon le cas, s'effectue à la fréquence de 72 kHz, par décalage des octets dans les registres 2160. Chaque lecture des bits de même rang est précédée du mot de verrouillage de trame VT0 à VT caractérisant le rang 0 à 7, et est suivie d'un inter- 1 5 valle de temps libre IL à IL7 qui sont généralement de durées diffé- rentes. Les huit trames suivantes sont ainsi formées, comme montré aux trois dernières lignes de la Fig. 3 pour les trames correspondant aux bits informatifs de rangs 0, r et 7. Chaque mot de verrouillage de tra- me est lu à partir de la mémoire morte 250 et chaque ensemble de mots de signalisation est lu à partir de la mémoire vive 260 sous la commande de l'unité 520. Les mots de verrouillage de trame, d'adresse et éven- tuellement de signalisation sont transmis, comme selon la demande de brevet principal, soit en parallèle sur un bus de 8 fils constituant la voie multiplex intermédiaire 40, soit en série à travers le convertisseur parallèle-série 270, comme illustré à la Fig. 1. Lorsque la multitrame paire est ainsi constituée à partir du traitement des mots à neuf bits contenus dans toutes les mémoires 2160 à 2162N 1 la base de temps ordonne le traitement des mots à neuf bits suivants contenus dans les autres mémoires 2180 à 21 82N afin de constituer la multitrame im- paire suivante. Etant donné que le nombre de bits à l'état "1 " dans les huit derniers étages des registres 2160 sont en nombre inférieur ou égal à (32x8x2 N) /2, et corollairement le nombre d'adresses transmises dans les huit dernières trames VT0à VT7est inférieur ou égal au aV7 etifrero gla - 11 - nombre précédent, la somme des durées des intervalles libres IL0 à IL7 occupe un intervalle temporel disponible pour la transmission de mots de signalisation égal ou supérieur à 32x8x2N-1 mots d'adresses. On notera que cette somme des intervalles iibres IL, selon la demande de brevet principal, peut être réduite à zéro dans le cas o les octets ont tous leurs bits à l'état "1", ce qui ne permet pas l'insertion de mots de signalisation. Par contre, selon l'invention, le débit binaire dans la voie intermédiaire 40 est sensiblement augmenté par le fait que la mul- titrame contient une trame additionnelle VT. Ce débit est égal à 2.048 x (2 + -) (N+5) x 9 kbit/s, en supposant, comme selon la demande de brevet principal, que chaque mot de verrouillage VT, VT0 à VT7 et chaque mot d'adresse comprend (N+5) bits et que chaque mot d'adresse comprend une première partie à N bits identificant la voie mul- tiplex sortante S. et une seconde partie à 5 bits idéntifiant la voie compo- 1 5 sante ITj à ITj 31 de la voie S.. j,90 j, 31 j La Fig. 4 illustre une première réalisation d'un circuit de décision 280 (ou 290) attribué à une voie composante entrante. Il comprend, à son entrée et à sa sortie, un convertisseur parallèle - série 2800 recevant les huit bits parallèles du registre correspondant 2150 et un convertisseur série-parallèle 2801 délivrant les huit bits précédents, inverses ou non, aux huit derniers étages du registre correspondant 2160. La sortie du convertisseur parallèle-série 2800 est reliée aux entrées d'un circuit de retard 2802 et d'un compteur 2803 qui compte les bits à l'état "1" de l'octet mémorisée dans le regis- tre 2150. Après chaque lecture du contenu des registres 2150, les compteurs 2803 sont remis à zéro par la base de temps 510, à travers le bus 5100. Cette remise à zéro déclenche l'émission du compte du compteuar 2803 vers un comparateur à 4, 2804, qui transmet sur sa sortie le bit additionnel. Si P désigne le compte du compteur 2803, le bit addi- tionnel est un "1" si P > 4 et commande l'inversion des huit bits in- formatifs à travers un circuit d'aiguillage 2805 qui est interconnecté entre le circuit de retard 2802 et le convertisseur série-parallèle 2801. Le circuit de retard 2802 impose un retard égal à la durée de la décision d'inversion effectuée par les circuits 2803 et 2804. Le circuit d'aiguillage 2805 comprend deux portes ET 28950 et 28051 - 12 - dont les entrées numériques sont reliées à la sortie du circuit de retard 2802 et dont les entrées de commande sont reliées directement et à travers un inverseur 2806 à la sortie du comparateur 2804. Lorsque P > 4, la porte ET 2805 est ouverte et transmet l'octet série vers un inverseur 2805i, puis-à une entrée d'une porte OU 2807. Lorsque P 4 4, la porte ET 28050 est ouverte et transmet directement l'octet série à l'autre entrée de la porte OU 2807. La sortie de la porte OU 2807 délivre à l'entrée du convertisseur série-parallèle 2801 les octets informatifs dont les états des bits sont inversés ou non en fonction du nombre P de bits à l'état "1" qu'ils contiennent. Le bit additionnel est transmis par la sortie du comparateur 2804 dans le premier étage du registre correspondant 2160. Une autre réalisation d'un circuit de décision 280 (ou 290) est montrée à la Fig. 5. Il comprend comme précédemment le con- vertisseur parallèle-série 2800, le circuit de retard 2802, le circuit d'aiguillage 2805 et le convertisseur série-parallèle 2801. L'autre voie attribuée aux moyens de d6cision, est constituée par deux comp- teurs 28030 et 28031, qui transmettent leurs comptes P0 et P1 aux entrées d'un comparateur 2809. Le compteur 28080 compte les bits à o l'état "0" et le compteur 2803 compte les bits à l'état "1 ". Le comparateur 2809 compare les comptes P0 et P1 et transmet le bit additionnel vers l'entrée de commande de la porte ET 28051, l'inver- seur 2806 et le premier étage du registre correspondant 2160. Le bit additionnel est à l'6tat "0" si P0> Pl, c'est-à-dire si le nombre de bitsà l'état "0" de l'octet est supérieur à celui des bits à l'état "1", ce qui implique la transmission directe de l'octet. Si P04 P1, le bit addi- tionnel est à l'état "1" et il y a inversion des bits de l'octet. De préférence, la seconde réalisation (Fig. 5) est employée, car le seuil de décision est indépendant du nombre de bits contenus dans up mot informatif, ici un octet. En se référant maintenant à la Fig. 2, on rappellera certaines caractéristiques de l'organisation et du fonctionnement d'une partie réception, telle que 60. affectée à la voie sortante multiplex Sj, déjà vues dans la demande de brevet principal, conjointement à celles propres à l'invention. - 13 - C6té de l'entrée, la voie multiplex intermédiaire 40 est reliée aux entrées d'une base de temps 610 et d'un convertisseur série - parallèle 620 lorsque la voie 40 est une voie multiplex unifilaire. La base de temps 610 comprend un circuit 6110 de récupération du rythme des bits transmis sur la voie 40, Le circuit 6110 est connecté à un circuit de reprise de verrouillage de la trame MIC sortante 6120 transmettant des signaux d'horloge aux fréquences des bits et des octets sortants à 2,048 kHz et 256 kHz. A la sortie du convertisseur 620, les mots d'adresse A k et les mots de verrouillage de trame VT7 VT à j, k a O VT7, notamment, sont transmis sur un bus de N±5 fils à trois détec- teurs 630, 640 et 641. Chacun de ces détecteurs comprend un circuit de comparaison de chaque mot à (N-+S) bits transmis avec un ou plu- sieurs mots préalablement mémorisés. Le détecteur 630 compare les mots reçus aux mots de verrouil- lage de trame VT, VT à VT7 correspondant respectivement aux débuts des trames d'adresses qui ont été btansrnises à la suite de bits addition- nels à l'état "1" et de bits informatifs inversés ou non à l'état "1 '", tels que mémorisés dans les registres 2160 (Fig. 1). Le détecteur 630 transmet un signal d'horloge à la féquence des trames reçues, égale à 72 kHz, vers un compteur de trames 6130. Après division respective- ment par 8/9 et par 1/9 le détecteur délivre un signal d'horloge à la fréquence des voies composantes sortantes, égale à 64 kHz, vers le circuit de reprise de verrouillage 6120 et un signal d'horloge à la fré- quence des trames MIC sortantes (ou des multitrames entrantes prove- nant de la voie multiplex intermédiaire 40) égale à 8 kHz, vers le circuit 6120 et vers des circuits d'écriture et lecture des trames paires et im- paires MIC 681, 682. Le signal d'horloge à 8 kHz permet de distinguer les multitrames paires et impaires en vue. de leurs écritures et lectures en opposition. Le détecteur 630 fournit également sur un fil de sortie 635 un quatrième signal d'horloge à la Fréquence de 8 kHz dqnt le créneau a une durée égale à 10 /72 = 13, 9Js, en réponse à ladite détection des mots de verrouillage additionnels VT a Les détecteurs 640 et 641 reconnaissent si un mot d'adresse A.j kcorrespondant à l'émission d'un bit à l'état "1" est destiné à une voie.composante de la voie sortante S. o Le détecteur 640 compare 2 483145 - 14 - la première partie à N bits de chaque mot d'adresse reçu Aj, k au mot d'adresse A.. Le détecteur 641 compare la seconde partie de 5 bits de chaque mot d'adresse reçu A k aux 32 mots d'adresse des voies composantes IT. à ITl de la voie sortante S.. Si l'adresse A. J, 0 j,31 j j est détectée par le détecteur 640, un circuit de commande d'écriture 651 des bits à l'état "1 " inscrit de tels bits de m4me rang r dans les cellules parmi 32 d'une mémoire 660 correspondant aux adresses des vies composantes ITl détectées par le détecteur 641. Cette écriture j,k dans la mémoire 660 est réalisée en parallèle pendant une durée infé- rieure à celle d'une trame de la voie intermédiaire 40 qui est égale à /9 = 13,9ps. Les autres cellules de la mémoire 660, dont le conte- nu est remis à zéro périodiquement au début de chacune des neuf trames par un circuit de remise à zéro 652 relié au compteur 6130, restent à l'état"0". Pour un m6me rang, les bits à l'état "0" contenus dans la 1 5 mémoire 660 correspondent à ceux à l'état "0" du m8me rang qui ont été mémorisés dans les registres 2160 qui sont assignés aux voies composan- tes ITih des voies multiplex entrantes E à E2N_1 en liaison avec les voies composantes ITjk de la voie sortante S., c'est-à-dire qui n'ont pas engendré une transmission d'adresses sur la voie multiplex inter- médiaire 40. Les bits de mGme rang r sont ensuite transmis en parallèle sur les 32 sorties de la mémoire 660 vers un circuit de décision d'inversion des bits 69, propre à la présente invention. Une réalisation préférée de ce circuit 69 est illustrée à la Fig. 6. Il comprend deux jeux de trente-deux portes ET 6900 à 6903 et 6910 à 691 dont les entrées numériques sont reliées respectivement aux sorties de la mémoire 660. Les portes ET 691a à 69131 sont commandées directement par le quatrième signal d'horloge précité délivré par le fil de sortie 635 du détecteur 630, afin qu'elles ne déli- vrent que les bits additionnels vers des détecteurs de bits additionnels 692 à 692 t. Par contre, les portes ET 69)0 à 69031 sont commandées à travers un inverseur 693 par le quatrième signal d'horloge précité du détecteur 630, afin qu'elles ne soient transparentes qu'aux huit bits des octets informatifs. Le circuit de décision comprend éga- lement trente-deux circuits d'aiguillage 6950 à 69531 et une mémoire - 15 - tampon à trente-deux cellules 698. Chacun des circuits d'aiguillage 695 est identique à celui 2805 décrit en référence à la Fig. 4. Il comprend deux portes ET 6950 et 6951, deux inverseurs 695 et 696 et une porte OU 697, identiques respectivement aux éléments 28050, 28051, 2805I, 2806 et 2807 du circuit 2805. La sortie de chaque détecteur de bits additionnels 692 à 69231, tel qu'une bascule bistable, est reliée, dans le circuit d'aiguillage associé 6950 à 69531 v directement et à travers l'inverseur 696, aux entrées de commande des portes ET 6951 et 6950 dont les entrées numériques sont reliées 1 0 à la sortie de la porte ET correspondante 69M à 690. Ainsi, sous la commande des détecteurs 692, les circuits d'aiguillage 695 effectuent les opérations inverses de celles effectuées dans les circuits d'aiguillage 2805 afin de restituer les bits effective- ment transmis par les voies composantes entrantes IT. h. Ceci revient, pour un m8me rang r, variant de 0 à 7, à la transformation de l'une des cinquième et sixième lignes de la Fig. 3 en l'une des première et troi- sieme lignes de cette Fig. 3. La mémoire tampon 698, dont les trente-deux cellules sont reliées aux sorties des portes OU 697 des circuits d'aiguillage 6950 à 695SI, est destinée à modifier le débit binaire, c'est-à-dire des mots d'adresses reçus, en débit binaire de la voie sortante Sj. Elle est commandée par les signaux d'horloge du détecteur 630, en écriture à la fréquence de 72 kHz et en lecture à la fréquence de 64 kHz. La reconstitution des trames paires et impaires de la voie MIC sortante Sj est ensuite analogue à celle décrite dans la demande de brevet principal. A cette fin, deux mémoires 670 et 671 sont respecti- vement associées aux multitrames paires et impaires de la voie intermé- diaire 40 ou aux trames paires et impaires de la voie MIC sortante Sj. Elles combinent les bits de même rang en des octets parallèles à l'in- verse des combinaisons réalisées par des mémoires telles que 215i- 216i et 217. -218i de la Fig. 1. Huit groupes successifs de 32 bits parallèles lus successivement dans la mémoire tampon 698 sont écrits dans la mémoire 670, tandis que les 32 octets qui correspondent aux 8 groupes successifs de 32 bits parallèles qui ont été-transmis préalable- ment sont lus dans la mémoire 671, et inversement. Le circuit 681 24831 45 - 16 - transmet les ordres d'écriture et de lecture des trames paires et impaires et le circuit 682 transmet les ordres de lecture et d'écriture des trames paires et impaires aux mémoires 670 et 671, à partir de la fréquence de trame de 8 kHz. Les groupes de 32 bits parallèles sont écrits à la fréquence de 256 kHz dans les 32 registres à décalage des mémoires 670 et 671, chaque registre mémorisant après une période de multitrame de 125isl'octet complet d'une voie IT* Puis, pendant la période de multitrame suivante, les octets ITl 0à IT,l mémorisés en parallèle sont lus en série selon cet ordre, par mise en série des 32 registres de la mémoire 670 ou 671 et transmis sur la voie sortante Si. On se réfère maintenant à la Fig. 7 pour décrire une seconde configuration de la multitrame de la voie multiplex intermédiaire 40. Dans chacune des huit trames VT à VT de cette multitrame, les mots d'adresse qui sont associés à des octets non modifiés sont rangés immédiatement après le mot de verrouillage de trame, puis le dernier de ces mots d'adresse est suivi d'un mot ai1 dit d'inversion de bit, à la suite duquel les mots d'adresse qui sont associés à des octets ayant eu leurs bits inversés sont rangés. La Fig. 7 représente les trames d'adresse correspondant aux bits informatifs de rangs 0, r et 7, appartenant à des octets initiaux ayant les caractéristiques indiquées dans les quatre premières lignes de la Fig. 3 et correspondant aux liaisons de voies composantes entrante et sortante IT - ITl mentionnées sur la Fig. 3. Compara- i, h jk tivement à la multitrame de la Fig. 3, celle selon la Fig. 7 ne contient plus une trame particulière VT indiquant implicitement les inversions a des états des bits d'octets. Cette indication implicite est détectée dans les parties réception 60j par le rangement des adresses correspondant * à des octets non inversés immédiatement après les mots de verrouilla- ge VTI à VT7 et par le rangement des adresses correspondant à des octets inversés immédiatement après les mots a1. Par suite, le débit binaire sur la voie intermédiaire est diminué par rapport à celui selon la première configuration, et est faiblement augmenté par rapport à celui selon la demande de brevet principal, bien que le nombre de mots - 17 - d'adresse transmis dans les trames VT à VT de la voie 40 soit toujours inférieure à 2 N-1x32x8. Le débit binaire est ainsi égal à N i 2.048 x (2 + 1_6 (N+5) kbit/s,en supposant que chaque mot a1 comprend (N+5) bits. Par exemple, pour la trame de rang r, relativement aux voies entrantes composantes IT 0,0 IT,1, IT0,2, o IT04,... IT0,30 et IT0,31 de la voie MIC entrante E0, les adresses A1 4 A57,.. sont transmises après le mot de verrouillage VT, puisque les bits de rang r r (Fig. 3, sixième ligne) et les bits d'indication d'inversion (Fig.3; quatrième ligne) des voies composantes.entrantes IT0, 1 IT0 2 sont respectivement égaux à 1 et 0. L'état de ces premiers bits imposent la transmission d'une adresse de voie composante sortante et l'état de ces seconds bits "0" indique qu'il n'y a pas eu d'inversion des bits des octets. A l'inverse, les bits de rang r et les bits d'indication d'inversion des voies composantes entrantes IT 0,0 et IT0 30 sont tous égaux & 1. L'état de ces derniers bits d'indication d'inversion impose que les adres- ses correspondantes A. et A doivent être transmises dans la zone 396 2,13 dite des bits inversés, après le mot a de la trame VT o r La Fig. 8 représente schématiquement les modifications apportées à la partie réception de la Fig. 1, relativement aux organes associés à une voie composante entrante ITi h Les registres à décalage 21500 à 2150s de la mémoire 215. (ou 21 7) et les circuits de décision d'in- version de bits 2800 à 28031 du circuit 28. (ou 29i), selon la Fig. 4 ou 5, ne sont pas modifiés. Par contre, les registres à décalage 21610 à 216131 de la mémrnoire tampon 21 6. (ou 21 7i) ne comprennent plus que huit étages comme selon la demande de brevet principal, afin de recevoir en parallè- le les bits des octets inversés ou non transmis par les convertisseurs série-parallèle 2801 des circuits de décision 280. Le bit additionnel délivré par le comparateur 2804 (ou 2809) de chaque circuit, tel que 280 montré à la Fig. 8,est délivré directement et à travers un inver- seur 221, aux entrées de commande de deux portes 223 et 224. Cet inverseur et ces deux portes sont inclus dans un circuit 221' à deux ih mémoires d'un bit, 225 et 226, qui remplace la mémoire à 1 bit, 220i h de la Fig. 1. Il a pour fonction de distinguer les bits des octets non inversés de ceux inversés. La première mémoire 225 reçoit à la fré- - 18 - quence de 64 kHz les bits du registre 2161h et, après ordre de lecture par la base de temps 510, les transmet- l'autre entrée de la porte ET 224 et à la seconde mémoire à 1 bit 226. La sortie de la mémoire 226 est reliée à l'autre entrée de la porte ET 223 dont la sortie ainsi que celle de la porte ET 224 est reliée, à travers une porte OU 227, à l'entrée du circuit d'autorisation de lecture 230i h l,4h' On voit que, lorsque le bit additionnel est à l'état "0", un bit informatif est transmis de la mémoire 225, à travers la porte ouverte ET 224, vers la cellule mémoire 240i, h' Indépendamment du bit additionnel, le bit informatif est transféré dans la mémoire 226 après lecture de la mémcoire 225. Pour obtenir les trames de la Fig. 7 pendant 15,6 ls, la base de temps 510 commande au début de cette période la lecture de toutes les mémoires 225 afin que la mémoire 240 explore toutes les cellules 1 5 mémoires adressées par un bit "1 ", non inversé, et transmette sur la voie 40 des premières adresses correspondantes Aj k entre le mot de verrouillage VT, correspondant au rang r des bits, et un mot a1. Après réception d'un signal de fin d'exploration de la mémoire 240, la base de temps 510 commande la lecture des secondes mémoires 226 dont les contenus sont transmis vers les circuits d'autorisation de lecture 230 si les bits additionnels correspondants sont à l'état "1" (porte ET 223 ouverte). Les bits à l'état "1" précédemment lus autorisent la lecture d'adresses Aj kde la mémoire 240 qui sont alors j, k insérées à la suite du mot aI précité sur la voie intermédiaire multiplex 40. Selon la configuration de la multitrame de la voie intermédiaire relative à la Fig. 7, par comparaison aux mémoires 250 et 260 de la Fig. 1, une mémoire morte 251 et une mémoire vive 261 de la partie réception de la Fig. 8 contiennent respectivement des mots de verrouil- lage VT0 à VT7 et un mot d'indication d'inversion a1, et des rmiots de signalisation à transmettre dans les espaces libres variables IL à IL7. o 7 La Fig. 9 représente partiellement la partie réception 60. rela- J tive à la transmission de multitrames selon la Fig. 7. Les circuits 610, 620, 681, 682, 670 et 671 ne sont pas représentés et sont analo- gues à ceux montrés à la Fig.8 de la demande de brevet principal. - 19 - De même, les circuits 640, 641, 651, 660, 6920 à 61s31 et 6950 à 69531 sont analogues à ceux montrés sur les Figs. 2 et 6. Les principales modifications sont un détecteur 631 à la place du détecteur 630 (Fig. 2), qui compare les mots transmis aux huit mots de verrouillage VT0 à VT., et au mot a1 et qui transmet la fréquence de trame à 64 kHz, l'insertion d'une mémoire de bits additionnels à trente-deux cellules 653, dont les sorties parallèles sont reliées aux entrées des détecteurs de bits additionnels 6920 A 692 31, et l'interconnexion en parallèle de regis- tres à décalage 6610 à 661 31 entre les sorties de la mémoire de bits de même rang 660 et les entrées numériques communes des portes ET 6950 et 6951 des circuits d'aiguillage 695 à 69531 montrés en détail à la Fig. 6. Le détecteur 631 produit un signal qui commande une porte ET 632 et qui est à la fréquence de 64 kHz. Les créneaux de ce signal de commande sont au niveau "0" entre la détection d'un mot de verrouil- lage VT et la détection suivante d'un mot a1 et au niveau "1", après la détection du mot a1. L'autre entrée de la porte ET 632 est reliée à la sortie du détecteur 640 de l'adresse de la voie multiplex sortante S. J (première partie des adresses Aj.k). La sortie de la porte 632 transmet à la mémoire 653 une suite de créneaux au niveau "0" pour des mots d'adresse détectés immédiatement après un mot de verrouillage VT0 aà VT7 et des créneaux au niveau "1" pour des mots d'adresse détectés immédiatement après un mot a1. Les premier et second crémaux corres- pondent à des bits additionnels indiquant le transfert d'un dctet initial sans inversion et avec inversion. A la fin d'une multitrame, la mémoire E contient l'état des bits additionnels tels que transmis par les compara- teurs des circuits de décision 280 de la Fig. 8. En effet, & chaque fois qu'un bit "1" est écrit dans la mémoire de bits de m8me rang 660, un bit additionnel correspondant est écrit dans la mémoire 653 à une même adresse transmise par le circuit d'écriture 651. On notera que, pour la variante de multitrame de la-Fig. 7, la détection des octets ayant tous leurs bits à l'état o"0"t ou "1" sont inter- dits, puisqu'ils ne peuvent être distingués à la réception, aucune adresse n'étant transmise aussi bien après un mot VT qu'après un mot a1 Dans - 20 - ce cas, lorsqu'un octet I 1 1 1 I 1 i 1 est transmis par une voie compo- sante MIC entrante E, un circuit particulier (non représenté) inclus dans chaque circuit de décision d'inversion de bits 280 commande l'in- troduction de l'adresse de la voie composante sortante correspondante IT. j k par exemple dans la première comprise entre VT et a1 des huit k' - trames de la voie intermédiaire. Ceci revient à neutraliser, pour ce cas particulier la procédure d'inversion des bits. Par contre, un mot nul entrant/d'une voie MIC E ne donne lieu à aucune transmission d'adresse Aj, k- Puisqu'il est nécessaire de recevoir complètement une multitPame pour détecter les bits d'inversion de la mémoire 653, les bits de meme rang sont retardés dans des registres à décalage 6610 à 66131 à huit bits. A la fin de chaque multitrame, le contenu de la mémoire 653 est transfé- ré vers les détecteurs 6920 à 69281 afin de procéder aux inversions éven- tuelles dans les circuits d'aiguillage 6950à 695s1, relativement aux oc- tets des registres 6610 à 66181, comme pour la procédure décrite en référence à la Fig. 6. Les bits de même rang sont ensuite transmis en parallèle vers les mémoires de multitrame paires et impaires 670, 671, comme selon la demande de brevet principal. La Fig. 10 représente une troisième configuration d'une multitrame d'adresses convoyées par la voie multiplex intermédiaire 40. Sa structure est proche de celle de la Fig. 7 à la différence près que les mots d'adresse correspondant à tous les octets initiaux non inversés sont rassemblés au début de la multitrame, après un mot a0 indiquant la non-inversion, et que, à la suite de ce premier groupe d'adresses, un mot a1 indiquant l'inversion est suivi des mots d'adresse correspondant à tous les octets initiaux inversés. En supposant que les octets initiaux des voies entrantes composantes IT 0,0, IT 0,1 ITo 2,... IT0 h,..h IT 0, 30, IT0 31 sont ceux indiqués aux quatre premières lignes de la Fig.3, en correspondance avec les adresses des voies composantes sortantes de la huitième ligne de la Fig.8, la multitrame selon cette troisième réalisation est composée: - à la suite du mot a0, d'un groupe de mots d'adresse A5 7,. corres- pondant aux bits de rang 0 n'ayant pas subi d'inversion, et de sept pondant aux bits de rang O n'ayant pas subi d'inversion, et de sept -21 autres groupes de mots d'adresse tels que VrT A 1,4 A5,7 correspondant respectivement aux bits de rangs I à 7 n'ayant pas subi d'inversion, puis - à la suite du mot aI1, d'un groupe de mots d'adresse,.. A,9o. correspondant aux bits de rang 0 ayant été inversés, et de sept autres groupes de mots d'adresse tels que VTr, A... correspondant respectivement aux bits de rangs 1 à 7 ayant été inversés, et enfin - d'un espace libre IL permettant la transmission de mots supplémen- taires propres à la signalisation, comme déjà dit. 1 0 On remarquera que ce "tassement" des mots d'adresse au début de la multitrame peut être également envisagé pour les multitrames conformes à la Fig. 7 de la demande de brevet principal et aux Fiâs. 3 et 7 de la présente invention, afin que les espaces libres tels que ILa IL0 à IL soient rassemblés.en un espace commun IL à la fin de la O 7 multitrame. Dans le cas de la présente invention, étant donné que le rombre d'adresses transmises est toujours strictement inférieur à un nombre prédéterminé, égal à (2 Nx32)+(2N-1 x32)x8 pour la multi- N-1 trame de la Fig. 3, et à (2 x32)x8 pour les multitrames des Figs 7 et > on voit que la multitrame peut contenir un espace libre variable IL, correspondant à un nombre de mots à N+5 bits transmis sur la voie multiplex 40, qui est le complément au nombre d'adresses 'transmises par rapport au nombre limité ci-dessus indiqué. En dOautres termes> la configuration de multitrame a tassement d'adresses permet de dimi- nuer sensiblement de moitié le débit indiqué pour une multitrame à trames périodiques. Relativement aux Figs. 3, 7 Qt 1 0, le débit binaire pour une multitrame à tassement d'adresses d'une durée de 125ys est donné par le tableau suivant: mots de Nombre maximal verrouillage de mots Débit (Kbit/s) (VT et a) d' adresse Fig. 3 8+1 x32x5 2.048x(25 Figs. 7etl0 16 2N 4 2.048(2 +) x-X(N x32x 2o04 -8(2N p- Pour les données ci-dessus indiquAes> on a supposé, comme déjà dit, qu'aussi bien les mots d'adresses (à première partie à N bits et à - 22 - seconde partie à 5 bits) que les mots de verrouillage VT0 à VT7 et les mots a0 et a7 comprennent chacun (N+5) bits. On décrit ci-après les modifications à apporter aux circuits de réception (Fig.1) et d'émission (Fig.2) pour un réseau de commutation à multitrame selon la Fig. 10. Comme pour la Fig. 8, on a représenté à la Fig. 11, la chaîne des circuits de la partie émission associée à une voie entrante composante IT.. A l'exception de la structure de la mémoire 216i (ou 218i) , tous ih 1. ' les autres circuits 2150h, 280h' 220i, h' 230i, het 240i, hsont analogues à ceux de la Fig. 1.. Chaque registre 2160h de la Fig. 1 est remplacé par un circuit à deux registres à décalage 2162 et 2163h à 8 étages h h chacun. Le premier 2162h reçoit en parallèle les octets transmis par le convertisseur série-parallèle 2801 du circuit de décision 280h (Fig. 4 ou 5) et transmet leurs bits en série à une porte ET 2164h et à l'entrée du premier étage du second registre 2163h. La sortie du registre 2163h est également reliée à une entrée d'une porte ET 2165h dont la sortie ainsi que celle de la porte 2164h sont reliées aux entrées d'une porte OU 2166h transmettant les bits en série vers la mémoire à 1 bit correspondante 220i h. Les autres entrées des portes ET 2164h et 2165h sont reliées à travers un inverseur 2167het directement à la sor- tie du comparateur 2804 ou 2809 du circuit de décision 280h (Fig. 4 ou 5). On voit que ce circuit à deux registres 2162h et 2163h est analogue à celui à deux mémoires à 1 bit 225 et 226 décrit en référence à la Fig. 8. Son fonctionnement est également analogue, à la différence près que les registres ne sont pas commandés en lecture pour chaque trame mais pour chaque multitrame de la voie multiplex intermédiaire 40. Ainsi, au début de chaque multitrame de la Fig. 10, après lecture de a0dans une mémoire 252, qui fait office de mot de verrouillage de rang 0, toutes les adresses correspondant à des "1" initiaux (non inversés) sont lues dans la mémoire 240. Pour ce faire, après enre- gistrement rapide des octets dans les registres tels que 2162h, la base de temps 510 ordonne la lecture bit à bit de ces octets. Ils sont trans- férés dans les seconds registres tels que 2163het sélectivement traversent la porte ET 2164h si le bit additionnel reçu à l'entrée de l'inverseur 2483 1 45 - 23 - 2167h est un "0" (non inversion)-. Cette lecture de bit est effectuée a au moins une fréquence supérieure à 2x64 kHz. Après transmission des huit premiers groupes de mots, tels que a0, A5 7,... VT1,... VTr 1,4'...VT2N-1,4,.. AN selon la Fig. 10, par lecture dans une mémoire 252, équivalente aux mémoires 250 (Fig. 1) ou 251 (Fig.8), et dans la mémoire 240 et transmission de ces mots sur la voie intermédiaire 40, la base de temps 51 0 initialise la lecture des octets mémorisés dans les seconds registres 2163h, en réponse à un signal de j, -9À fin d'exploration des cellules de la mémoire 240. Tous les octets conte- nus dans les registres 2163h qui correspondent à un bit additionnel à l'état "1" sont lus bit à bit par ouverture de la porte ET 2165. h Ainsi, les huit groupes suivants de mots, tels que ai... A3, 9'... VT1r... V-I-, A*6.. A2,1 vT7,... A21. de la Fig. 10 sont transmis par les mémoires 252 et 240 & la suite des huit groupes précités. Puis, l'intervalle de temps libre IL est éventuellement occupé par des mots de signalisation, sur ordre de l'unité de commande de commutation 520 (Fig. 2) pour la lecture d'une mémoire vive 262. Une partie réception 60. concernant la configuration de la J multitrame de la Fig. 10 est sensiblement analogue & celle montrée à la Fig. 9. Les modifications à y apporter sont les suivantes: - le détecteur 631 détecte les mots a0, a1 et VT0 à VT7 et produit, à la place du signal d'horloge à 64 kHz, un premier signal de multi- trame à 8 kHz en réponse à la détection d'un mot a0, transmis vers la base de temps 610 et vers la mémoire de bits additionnels 653, un second signal transmis vers le circuit de remi[s à zéro 652 dont les impulsions commandent la remise à zéro de la mémoire de bits de même rang 660, en r6ponse à la détection des mots a0, VT1,... VT7, a1 VT 1,... VT7, et un troisième signal transmis vers la porte ET 632 dont les créneaux à la fréquence des mots reçus sur la ligne 40, sont au niveau bas "0" pour l'intervalle compris entre a0 et a1, correspondant aux huit premiers groupes d'adresses, et sont au niveau haut "1" pour l'intervalle suivant a1, correspondant aux huit groupes d'adresses - résultant d'octets inversés. Ce troisième signal commande également des portes ET (non représentées) transmettant les bits de même rang - 24 - de la mémoire 660 vers les registres à décalage 6610 à 66131. Ces portes sont par ailleurs adressées par le circuit 651. Ainsi, des premières portes sont ouvertes par les créneaux au niveau bas du troisième signal du détecteur 631 afin de mémoriser dans les premiers étages des regis- tres 661 0 à 66131, les octets non inversés. Puis, en complément à 32 du nombre de premières portes, des secondes portes sont ouvertes pour enregistrer les octets inversés. On notera que, selon la Fig. 9, relativement aux multitrames selon lesFigs. 7 et 10, les registres 6610 à 66131 sont en fait chacun composé par deux registres à décalage à 8 bits et à transfert rapide des contenus des premiers vers les seconds à la fréquence de multitrame de 8 kHz, et qu'également chaque détecteur de bits "1 " est composé de deux bascules bistables. Ceci permet d'enregistrer une multitrame pendant que la précédente est traitée dans les circuits d'aiguillage 695 à 69531. En outre, ceci contribue également, relativement à la Fig. 10, à une écriture rang par rang des bits non périodiques contrairement à la lecture à la fréquence de 64 kHz. Bine que l'invention ait été décrite d'après des réalisations préférées et en référence à des mots, tels que des octets, et à des voies multiplex entrantes et sortantes à trente-deux voies composantes, il est bien entendu que d'autres réalisations, facilement concevables par l'homme de métier, sont possibles et rentrent dans le domaine de l'invention tel qu'il est défini par les revendications annexées. En parti- culier, le principe de la détection des états des bits et de leur inversion sélective peut être appliqué à la première variante selon la demande de brevet principal. Dans ce dernier cas, les bits de chaque voie entrante simple sont regroupés en des groupes d'un nombre prédéterminé de bits, et chaque multitrame de la voie multiplex intermédiaire comporte des mots de verrouillage relatifs au rang des bits dans lesdits groupes. Par ailleurs, la présente description s'est rapportée à des voies multiplex d'entrée et de sortie à même débit. Cependant, un réseau de commutation commutant des voies multiplex de débits différents mais sous-multiples entiers d'un même débit peut être réalisé selon l'invention. Enfin, on remarquera également que le principe de commutation 24831 45 - 25 - bit A bit est inchangé lorsque les liaisons autres que point-à-point (1 à 1) telles qu'envisagées dans la description précédente, sont réalisées. Par exemple, à chaque voie entrante simple ou a chaque voie composante d'une voie multiplex sortante, peuvent correspondre plusieurs voies sortantes au nombre de Q, afin de réaliser des liaisons multipoints I DQ, - 26 - R e v e n d i c a t i on s. 1 - Réseau de commutation numérique à division du temps pour commuter bit à bit une pluralité de voies numériques isochrones entran- tes et sortantes convoyant des mots ayant un nombre prédéterminé de bits et ayant des débits différents mais sous-multiples d'un débit prédé- terminé, le réseau comprenant: - des moyens (213, 214, 215, 217) pour mettre en phase les voies entrantes (E; iTi h) - des moyens (216, 218) pour mémoriser les bits ayant un mdme rang dans les mots des voies entrantes en phase - des moyens (220) pour détecter les bits mémorisés de meme rang qui ont un état binaire prédéterminé; - des moyens (240) pour mémoriser les mots d'adresse (A.; A. k) des- dites voies numériques sortantes (Sj; ITj. k) qui sont à commuter avec j jk u ot' omtrae les voies entrantes (Ei; ITi, h); - des moyens (230) commandés par les moyens (220) de détection des bits audit état binaire prédéterminé pour lire des mots d'adresse mémori- sés de voies sortantes correspondant aux voies entrantes dont les bits sont audit état prédéterminé et ont un même rang; - des moyens (240, 270) pour multiplexer les mots d'adresse lus en une voie numérique intermédiaire (40) à débit élevé; - des miyens (640) reliés à la voie numérique intermédiaire (40) pour détecter les mots d'adresses de chaque voie sortante (Sj; ITj, k); et - des moyens (651, 660) commandés par lesdits moyens de détection de mots d'adresse (640) pour émettre un bit audit état binaire prédéterminé, resp. à l'autre état binaire, dans ledit rang d'un mot de ladite voie sor- tante (Sj; ITj, k) en réponse à une détection ou à une absence de détection dudit mot d'adresse (Aj Aj k) de ladite voie sortante, caractérisé en ce qu'il comprend: - des moyens (2803, 2804-2809) reliés aux moyens de mise en phase (215,217) pour sommer les bits de chaque mot de chaque voie entrante (Ei; ITi, h) afin de produire un bit dit additionnel qui est audit autre état binaire lorsque ladite somme est inférieure ou égale, resp. strictement inférieure, à la moitié dudit nombre prédéterminé de bits d'un mot qui est pair, resp. impair, ou un bit dit additionnel qui est à l'état binaire 2483 1 45 - 27 - prédéterminé dans le cas contraire; - des premiers moyens d'aiguillage (2805) commandés par lesdits moyens de sommation pour transmettre directement, resp. après inversion de leurs états, les bits dudit mot desdits moyens de mise en phase (215, 217) vers lesdits moyens de mémorisation des bits de même rang (216, 218) en réponse audit bit additionnel à l'autre état binaire, resp. audit état binaire prédéterminé; - des moyens (250) pour transmettre sur la voie numérique multiplex intermédiaire (40) des mots ( 9ième ligne, Fig. 3; a0, a1) indiquant l'inversion ou non des états des bits de chaque mot de voie entrante; des moyens (630, 640, 692) reliés & la voie intermédiaire (40) pour détecter lesdits mots d'indication d'inversion des mots de la voie entrante (Ei; IT k) correspondant à chaque voie sortante (Sj; IT. k) afin de restituer lesdits bits additionnels; et - des seconds moyens d'aiguillage (695) commandés par lesdits moyens de détection des mots d'indication d'inversion pour transmettre directement, resp. après inversion de leurs états, les bits de chaque mot délivrés par les moyens d'émission (660) vers ladite voie sortante (Sj IT% k) en réponse à l'état binaire du bit additionnel correspondant audit mot. 2 - Réseau de commutation numérique à division du temps confor- me à la revendication 1, caractérisé en ce cju'il comprend des moyens (250) pour produire un nombre de mots de verrouillage de trame (VT r) égal audit nombre prédéterminé de bits dans lesdits mots de voies entrantes (Ei; ITi, h),chaque mot de verrouillage de trame étant multiplexé dans ladite voie numérique intermédiaire (40) pour définir une trame de mots d'adresse (Aj; Aj k) de voies sortantes (Sj, ITj k) correspondant à la détection des bits de voies entrantes ayant un même rang et ayant ledit état binaire prédéterminé après passage à travers lesdits premiers moyens d'aiguillage, des moyens (premier étage 2160) pour insérer dans lesdits moyens de mémorisation des bits de même rang (216, 218) ledit bit additionnel de chaque mot afin de le transmettre aux- dits moyens de détection des bits de même rang qui ont un état prédéter- miné, préalablement aux bits dudit mot, lesdits moyens de transmission des mots d'indication d'inversion (250) transmettant un mot de verrouilla- ge de trame additionnelle (VI) définissant une trame de mots d'adresse a - 28 - (A., Aj. k) de voies sortantes (S, IT k) correspondant à la détection des J, kj j,k bits additionnels des mots de voies entrantes et ayant ledit état binaire prédéterminé, et des moyens de détection des mots d'indication d'inver- sion (692) délivrant auxdits seconds moyens d'aiguillage des bits addi- tionnels audit état binaire prédéterminé, resp. à l'autre état binaire, en réponse à la détection, resp. à l'absence de détection, de l'adresse de la voie sortante dans la trame additionnelle. 3 - Réseau de commutation à division du temps conforme à la revendication 1, caractérisé en ce qu'il comprend des moyens (250) pour 1o produire un nombre de mots de verrouillage de trame (VT r) égai audit nombre prédéterminé de bits dans lesdits mots de voies entrantes (E, ITi, k) chaque mot de verrouillage étant multiplexé dans ladite voie numérique intermédiaire (40) pour définir une trame de mots d'adresse (Aj, Aj k) de voies sortantes (Sj, IT k) correspondant à la détection des' bits de voies entrantes ayant un mdme rang et ayant ledit état binaire prédéterminé après passage à travers lesdits premiers moyens d'aiguillage, et des moyens (225, 226, Fig. 8) pour commander lesdits moyens de lecture (230), d'abord en réponse aux bits additionnels des mots de voies entran- tes ayant ledit état prédéterminé, cuis à ceux ayant l'autre état prédéterminé afin que, dans une trame correspondant à des bits de rang donné, une première partie de mots d'adresse correspondant aux bits de voies entrantes appartenant à des mots pour lesquels les bits additionnels ont un premier état binaire, soit transmise sur la voie intermédiaire (40) après le mot de verrouillage de la trame (VT) et avant la transmis- sion d'un mot d'indication d'inversion (a1) précédant une seconde partie de mots d'adresse correspondant aux bits de voies entrantes audit rang appartenant à des mots pour lesquels les bits additionnels ont un second état binaire, lesdits moyens de détection des mots d'indication d'inver- sion (632, 653, 692, Fig. 9) délivrant auxdits seconds moyens d'aiguilla- s ge (695) des bits additionnels audit premier, resp. second, état binaire, en réponse à la détection du mot d'adresse de la voie sortante (Sj, ITI. k) dans une première, resp. seconde, partie d'au moins l'une desdites tra- mes de rangs différents et des moyens (661) étant prévus pour retarder d'une durée égale à la somme des trames chaque mot délivré par les moyens d'émission (660) vers les seconds moyens d'aiguillage (695). 24831 45 -29 - 4 - Réseau de commutation à division du temps conforme à la revendication'1, caractérisé en ce qu'il comprend des moyens (250) pour produire un nombre de mots de verrouillage égal audit nombre de bits dans les mots de voies entrantes (ESi, ITi k) moins l'unité et des pre- miens et seconds mots d'indication d'inversion (a0, a1) correspondant à des bits additionnels à un premier, resp. un second état binaire, chaque multitrame de la voie intermédiaire (40) comprenant des pre- mière et seconde parties de mots d'adresse successives qui comprennent chacune ledit premier, resp. second mot d'indication d'inversion suivi par ledit nombre prédéterminé de groupes de mots d'adresse correspondant chacunà des bits de même rang ayant ledit état binaire prédéterminé après passage à travers les premiers moyens d'aiguillage, et appartenant à des mots pour lesquels le bit additionnel est à un premier, resp. second état binaire, chaque groupe d'une partie étant précédé d'un mot de verrouillage de trame correspondant à un rang à l'exception du premier groupe correspondant au premier rang qui est précédé par ledit premier, resp. second mot d'indication d'inversion, et des moyens (2162, 2163, Fig. 11) pour transmettre aux- dits moyens de détection des bits audit état binaire prédéterminé (220), d'abord en réponse aux bits additionnels des mots de voies entrantes ayant le premier état binaire, la première partie de la multitrame sur la voie intermédiaire, puis en réponse aux bits additionnels des mots de voies entrantes ayant le second état binaire, à la suite de la première partie, la seconde partie de la multitrame, lesdits moyens de détection des mots d'indication d'inversion délivrant auxdits seconds moyens d'ai- guillage (695) des bits additionnels audit premier, resp. second état binaire, en réponse à la détection du mot d'adresse de la voie sortante dans au moins l'un desdits groupes de la première, resp. seconde partie de la multitrame et des moyens (661) étant prévus pour retarder d'une durée de multitrame chaque mot délivré par les moyens d'émissidn (660) vers les seconds moyens d'aiguillage (695). - Réseau de commutation à division du temps conforme à l'une des revendications 1 à 4, caractérisé en ce que les moyens de sommation des bits des mots de chaque voie entrante (Ei, ITh) comprennent des moyens (2803) pour compter les bits de chacun de ces mots qui sont audit - 30 - état binaire prédéterminé et des moyens (2804) pour comparer la somme obtenue avec ledit nombre prédéterminé afin de produire ledit bit additionnel. 6 - Réseau de commutation à division du temps conforme à l'une des revendications 1 à 4, caractérisé en ce que les moyens de sommation des bits des mots de chaque voie entrante (E., IT. h) comprennent des premiers moyens (28031) pour compter les bits de chacun de ces mots audit état binaire prédéterminé, des seconds moyens (27030) pour compter les bits de chacun de ces mots à l'autre état binaire et des moyens (2809) pour comparer les deux sommes obtenues afin de produire ledit bit additionnel. 7 - Réseau de commutation à division du temps conforme à l'une des revendications 1 à 6, caractérisé en ce que chaque voie entrante, resp. sortante est une voie composante entrante (ITi h), resp. sortante (IT,j, k), incluse dans une voie multiplex entrante (Ei), resp. sortante (Sj), à N voies composantes, chaque voie composante entrante pouvant être commutée avec une voie composante sortante.