Brevet FR2482385A1 — publié le 19811113

L'invention concerne un circuit de réglage de gain convenant à une realisation par mise en oeuvre d'une technique monolithique et destiné principalement à être utilisé dans des amplificateurs de lignes et de microphones pour instruments téléphoniques. I1 est connu d'utiliser des étages d'amplificateurs différentiels dans des circuits de réglage de. gain destinés à être incorporés dans des amplificateurs conçus suivant la technique des circuits intégrés. Ces étages permettent la mise au point d'amplificateurs restant stables lorsqu'ils sont exposés à des températures variables. Des circuits de réglage de gain de ce type sont décrits, par exemple, dans le brevet des Etats-Unis d'Amérique NO 3 684 974 et dans le brevet allemand NO 2 262 580. Un circuit de réglage de gain tel que ceux décrits dans les brevets précités fonctionne suivant le principe de partage du courant selon lequel le courant du signal passe dans un étage différentiel ou est partagé entre plusieurs étages différentiels dont les parts sontdéterminées par un courant de commande. La tension du signal commandé est appliquée à une ou plusieurs impédances -de charge dans lesquelles la part de courant déterminée par la tension de commande est transformée en une tension de sortie. Les circuits de réglage de gain connus jusqu'à présent sont destinés aux réglages de puissance desrécepteurs radiophoniques et des amplificateurs deaudio- fréquences. Ils doivent donc avoir une grande plage de réglage, alors que le gain total et une dérive possible du gain sont peu importants. I1 est aussi évident que les circuits de réglage de gain de ce type ne peuvent être utilisés dans des instruments téléphoniques très exigeants en ce qui concerne l'atténuation nominale ainsi que la plage de réglage. L'écart toléré par rapport à la valeur d'atténuation spécifiée est de + 0,1 dB lorsque la plage de réglage est de 6 dB. L'invention concerne un circuit de réglage de gain qui satisfait aux critères indiqués ci-dessus et qui comprend au moins un premier amplificateur différentiel à transistors et un second amplificateur différentiel à transistors dont les entrées sont connectées en parallèle à une source de signaux. Les transistors des amplificateurs différentiels parcourus par des signaux de courants ayant des phases égales sont connectés entre eux et à l'entrée d'un amplificateur comportant au moins une entrée. Une source de courant fournit les courants d'émetteurs aux circuits différentiels, le quotient des courants d'émetteurs dépendant d'un signal de commande applique à la source de courant.La sortie dudit amplificateur comportant au moins une entrée est reliée à l'entrée des premier et second amplificateurs différentiels par l'intermédiaire- d'un réseau de contreréaction dimensionné afin que les deux amplificateurs différentiels et ce réseau de contre-réaction aient des gains en circuit bouclé différents pour le même courant d'émetteur. Le circuit de -réglage de gain selon l'invention satisfait totalement aux critères demandés pour une amplification définie devant être réalisée par un amplificateur destiné à des applications téléphoniques, en même temps qu'un faible bruit, une faible distorsion et une faible consommation de puissance sônt obtenus. L'invention sera décrite plus en détail en regard du dessin annexé à titre d'exemple nullement limitatif et sur lequel - la figure 1 est un schéma du circuit de réglage de gain selon l'invention dont la sortie n'est pas équilibrée ; et - la figure 2 est un schéma d'une variante du circuit de la figure 1 dont la sortie est équilibrée. Le circuit représenté sur la figure 1 comprend un premier étage différentiel comportant des transistors T1 et T2, un deuxième étage différentiel comportant des transistors T3 et T4 et un troisième étage différentiel comportant des transistors T5 et T6. Un signal est appliqué à des bornes d'entrée 11 et 12. L'entrée 11 est reliée par une résistance R1 à la base du transistor T1 et par les résistances R1 et R2 à la base du transistor T4. Les bases des transistors T2 et T3 sont interconnectées et reliées à l'entrée 12- et à la sortie 14.Les collecteurs des transistors T1 et T4 sont connectés à une source I1 de courant constant et à une entrée d'un amplificateur F, alors que les collecteurs des transistors T2 et T3 sont connectés à une source I2 de courant constant et à la seconde entrée de l'amplificateur F. Les émetteurs interconnectés des transistors T1 et T2 sont reliés au collecteur du transistor T5 du troisième amplificateur différentiel. Le collecteur du transistor T6 de ce même amplificateur différentiel est relié de la même manière aux émetteurs des transistors T3 et T4. Les émetteurs des transistors T5 et T6 sont connectés à une source Is de courant constant. Les bases des transistors T5 et T6 reçoivent une tension Uc de commande de courant continu. Ùne contre-réaction est réalisée entre la sortie de l'amplificateur F et le circuit de base du transistor T4 (directement)et du transistor T1 (par llintermédiaire de la résistance R2) à travers la résistance R2.Ainsi, les àmplificateurs différentiels Tl, T2 et T3, T4 ont des facteurs de contre-réaction différents. Le circuit fonctionne de la manière suivante. --Le partage du courant constant Is entre les transistors T5 et T6 peut être commandé par la tension-continue Uc. Ceci implique que les émetteurs des ampliflcateurs différentiels Tel:, T2 et T3, T4 reçoivent des courants correspondants. Il est bien connu que l'amplification d'un étage différentiel augmente avec le courant d'émetteur. Par exemple, si la plus grande partie du courant Is passe par les transistors T1, T2 alors que les transistors T3, T4 transmettent un courant très faible, l'amplificateur différentiel T1, T2 amplifie le signal d'entrée avec un gain maximal alors que la participation de l'amplificateur T3, T4 est négligeable.Le circuit de contre-réaction comprenant l'amplificateur F constitue une amplification en boucle qui est proportionnelle à R3 + R2 R1 Par ailleurs, si la plus grande partie du courant Is passe par l'amplificateur différentiel T3, T4, cet amplificateur amplifie le signal d'entrée et l'amplification est proportionnelle à R3 R2 + R1 c'est-à-dire qu'elle est inférieure à celle obtenue dans le premier cas. Ces deux cas extrêmes déterminent les limites de la plage de réglage. D'autres partages de courant donnent des gains compris entre ees limites.Une analyse du circuit donne l'expression suivante pour le gain total A dudit circuit Al(l + ss2) + A2(1 + B1) A (1 + 61)( + ss2) + Al . '31)(l + ss2) + A2(1 + B1) où Al est le gain de l'amplificateur différentiel T1, T2 ; A2 est le gain de l'amplificateur différentiel T3, T4 ; et ss1 et ss2 sont les facteurs de contre-réaction des réseaux correspondants de contre-réaction R3 + R2 ; R1 et R3 ; R2 + R1, respectivement. Dans une forme de réalisation de l'invention, le réseau de contre-réaction est dimensionné de telle manière que l'amplificateur ait des gains de 20dB et 26 dB aux limites de la tension de réglage. Pour toutes les valeurs intermédiaires du signal de tension continue, le gain est maintenu à l'intérieur des limites exigées pour les amplificateurs téléphoniques et le réglage de gain est stablé dans les tolérances données. La figure 2 montre une forme modifiée du circuit de réglage de gain selon l'invention dans lequel l'entrée et la sortie de l'amplificateur F1 de contre-réaction sont équilibrées. Dans ce cas, les collecteurs des transistors T1 et T3 sont reliés l'un à l'autre ainsi que les collecteurs des transistors T2 et T4. L'entrée 11 est connectée à la base du transistor T1 par la résistance R4 et à la base du transistor T3 par les résistances R4 et R5. Une sortie del'amplifica- teur F1 est connectée également à la sortie 13 et à la base du transistor T3 par l'intermédiaire de la résistance R6. D'une manière analogue, l'entrée 12 est connectée à la base du transistor T2 par l'intermédiaire de la résistance R7 et à la base du transistor T4 par l'intermédiaire des résistances R7 et R8, alors que la seconde sortie de l'amplificateur F1 est connectée à la sortie 14 ainsi qu'à la base du transistor T4 par l'intermédiaire de la résistance R8. Les bases des transistors T2 et T3 ne sont pas connectées l'une à l'autre dans ce cas. Le circuit représenté sur la figure 2 fonctionne sensiblement de la même manière que le circuit de- la figure 1, la seule différence étant que le circuit de contreréaction est également équilibré. I1 va de soi que de nombreuses modifications peuvent être apportées au circuit décrit et représenté sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit de réglage de gain comprenant au moins un premier (T1, T2) et un second (T3, T4) amplificateurs différentiels à transistors dont les circuits d'entrée sont connectés en parallèle à une source de tension de signaux, caractérisé en ce que les transistors des amplificateurs différentiels (Tl-T4), parcourus par des signaux de courant en phase, sont connectés ensemble et à l'entrée d'un amplificateur (y) qui comporte au moins une entrée, une source de courant (Is, T5, T6) étant disposée de manière à fournir des courants d'émetteurs aux circuits différentiels (T1, T2 ; T3, T4), le quotient de ces courants d'émetteurs dépendant d'un signal de commande (Uc) appliqué à la source de courant (Is, T5, T6), la sortie de l'amplificateur (F) étant connectée à l'entrée des premier et second amplificateurs différentiels par l'intermédiaire d'un réseau de contre-réaction (R1, R2, R3) dimensionné de manière que les deux amplificateurs différentiels présentent, avec ledit réseau de contre-réaction des gains différents, en circuit bouclé, pour le même courant d'émetteur. 2. Circuit de réglage de gain selon la revendica tiôn 1, caractérisé en ce que les circuits d'entrée et de sortie de l'amplificateur (F) et le réseau de contre-réaction (R4, R5, R6 ; R7, R8, R9) sont équilibrés.