Brevet FR2476344A1 — publié le 19810821

La présente invention concerne un circuit intégré monolithique contenant un convertisseur analogique/numéri- que destiné à former au moins une partie d'un système de commande numérique. Grâce à l'utilisation d'un circuit intégré à semi- conducteurs, il est possible de réduire la taille d'un sys- tème de commande numérique. En outre le système de commande numérique peut être réalisé de manière à présenter une fiabilité relativement élevée, par le fait qu'il permet de réduire le nombre des conducteurs extérieurs du circuit intégré à semiconducteurs. Afin de permettre l'obtention d'une commande de haute qualité du système, on réalise un système de commande, tel qu'un système de commande de processus (en utilisant un microprocesseur) ou un système de commande de calcul,de manière qu'il puisse non seulement recevoir des signaux de différents types de capteurs (qui seront désignés sous le terme de "capteurs numériques"), réalisés de manière à délivrer des signaux numériques ou des signaux impulsion- nels, mais également recevoir des signaux analogiques portant une grande quantité d'information, par l'intermé- diaire du convertisseur analogique/numérique. Dans ce cas il est souhaitable qu'à la fois un cir- cuit d'entrée (c'est-à-dire un circuit d'entrée numérique) permettant d'envoyer le signal de données depuis un capteur numérique au bus de transmission des données d'un micro- processeur et un circuit d'entrée monolithique" ou "circuit intégré"), afin en partie de ré- duire la taille d'un dispositif constituant le système, et en partie de réduire le nombre des câblages extérieurs de ce -dispositif, comme cela a été décrit précédem.ment. En outre il est souhaitable que le circuit intégré monolithique mentionné plus haut soit construit de manière à pouvoir être appliqué à une diversité de systèmes de commande. En conférant au circuit intégré monolithique men- tionné ci-dessus une capacité d'utilisation générale, on peut utiliser ce circuit dans un ensemble de différents systèmes de commande de telle manière que l'entretien de ces derniers puisse en être facilité. De plus, ceci peut faciliter également le remplacement et le développemement des systèmes de commande. Cependant, dans un circuit intégré monolithique usuel, on notera que le nombre des bornes extérieures devant être raccordées au. module dudit circuit est limité par exemple par la taille de ce module. Dans le cas o le nombre des bornes extérieures devant être raccordées au module du circuit intégré est limité de telle sorte que les nombres des bornes d'entrée analogique et des bornes d'entrée numérique sont tous les deux limités de façon correspondante, la possibilité d'ap- plication du circuit intégré monolithique est limitée à un système restreint de commande. Par exemple il est difficile d'utiliser le circuit intégré monolithique, dont le nombre des bornes d'entrée numérique est relativement réduit par le fait qu'il est pré- vu un nombre relativement important de bornes d'entrée analogique, dans un système de commande possédant un nombre relativement élevé de signaux d'entrée numériques. Au contraire il est difficile d'utiliser le circuit intégré monolithique, dont le nombre des bornes d'entrée analogique est relativement réduit par le fait qu'il est prévu un nom- bre relativement important de bornes d'entrée numérique, dans le système de commande qui est alimenté par un nombre relativement important de signaux d'entrée analogiques. Le circuit intégré monolithique possédant la consti- tution, que l'on vient de décrire, rend difficile leremplace- ment des systèmes de commande. Par exemple le niveau du signal des données de sor- tie provenant du capteur analogique est rendu proportionnel à la grandeur physique devant être détectée, de sorte qu'il peut porter une plus grande quantité d'informations que le signal desdonnées de sortie provenant du capteur numérique et qui correspond au fait que la grandeur physique devant être détectée dépasse, ou non, un certain niveau de seuil. Par conséquent, si l'on peut remplacer le capteur numérique par le capteur analogique, il est possible de remplacer aisément le système de commande développé par avance par un système de commande du type pouvant effectuer une commande d'une qualité plus élevée du système. Cependant, dans le cas o l'on utilise le circuit intégré monolithique dont le nombre des bornes d'entrée numérique est relativement accru, il devient difficile d'effectuer le remplacement du système mentionné précédemment, étant donné que le nombre des bornes d'entrée numérique est relativement réduit. Dans le cas o le circuit intégré monolithique doit être équipé des bornes d'entrée analogique et numérique, il faut accroître la taille de ce module, par suite de l'aug- mentation du nombre des bornes extérieures. C'est pourquoi un objet de la présente invention est de fournir un circuit intégré à semiconducteurs, formant au moins une partie d'un système de commande numérique et présentant une capacité étendue d'utilisation générale, même en comportant un nombre relativement faible de bornes extérieures. Un autre objet de la présente invention est de four- nir un circuit intégré à semiconducteurs, dans lequel il est possible de réduire plus encore le nombre de ses bornes extérieures. Un autre objet de la présente invention est de fournir un système de commande numérique utilisant le circuit intégré à semiconducteurs du type mentionné précé- demment. D'autres objets de la présente invention ressorti- ront de la description donnée ci-après, considérée en liai- son avec les dessins annexés. Conformément à la présente invention, le circuit intégré à semiconducteurs est équipé de bornes extérieures communes de réception de signaux, qui peuvent recevoir à la fois des signaux d'entrée analogiques et des signaux d'entrée numériques. Les bornes extérieures communes men- tionnées précédemment sont utilisées soit en tant que bornes extérieures pour la réception des signaux numériques, soit en tant que bornes extérieures pour la réception des signaux analogiques conformémént à la commande effectuée par un programme du type mis en oeuvre par le système de commande. En outre, conformément à la présente invention, le circuit intégré à semiconducteurs est, si cela s'avère né- cessaire,équipé en supplément de bornes extérieures commu- nes du type pouvant en partie recevoir des signaux d'entrée numériques et en partie délivrer des signaux de sortie numériques. A titre d'exemple on a décrit ci-dessous et illus- tré schématiquement aux dessins annexés plusieurs formes de réalisation de la présente invention. La figure 1 est un schéma-bloc représentant le cir- cuit d'une forme de réalisation de la présente invention. La figure 2 est un schéma-bloc montrant la consti- tution détaillée des blocs-des circuits de la figure 1. La figure 3 est un schéma-bloc montrant le circuit d'une autre forme de réalisation de la présente invention. Ci-après on va décrire de façon détaillée la pré- sente invention en rapport avec les formes de réalisation de cette dernière. Sur la figure 1, qui représente un schéma-bloc d'une forme de réalisation de la présente invention, la référence - désigne globalement un microprocesseur qui est réalisé sous la forme d'un circuit intégré monolithique à semiconducteurs formé d'une pastille ou microplaquette et constitué par des blocs de circuits 2 à 18, qui seront décrits plus loin. La référence 2 désigne un accumulateur dont les bornes d'entrée des données et de sortie des données sont accouplées à un bus intérieur de transmission des données BUS. La référence 3 désigne une bascule bistable prévue pour l'accumulateur,2 et qui est accouplée à ce dernier. La référence 4 désigne un registre intermédiaire dont les bornes d'entrée des données et les bornes de sortie des données sont raccordées au bus intérieur de transmission des données BUS, mentionné précédemment. La référence 5 désigne un circuit arithmétique et logique, qui est apte à recevoir la donnée de sortie de la bascule bistable 3 mentionnée précédemment de l'accumulateur, et du registre intermédiaire 4, sous la forme d'un opérande. Les circuits 2 à 5, que l'on a décrits jusqu'à présent, forment ensemble une unité arithmétique et leurs fonctionnements respectifs sont commandés par les signaux de commande produits par un circuit de commande de synchronisation. Le fonctionnement de l'unité arithmétique et logi- que 5 mentionnée précédemment est commandé par le signal de sortie du circuit de commande de synchronisation 8, de telle manière que ce circuit effectue une opération arithmé- tique comme par exemple une addition ou une soustraction ou bien une opération logique OU, ET et OU-Exclusif. Les données de sortie de l'unité arithmétique et logique 5 mentionnée précédemment varient conformément au signal de commande qui est produit par le circuit de comman- de de synchronisation 8, mais sont transmises à l'accumula- teur 2 par exemple par l'intermédiaire du bus intérieur de transmission de données BUS. Les références 6 et 7 désignent respectivement un registre d'instructions et un décodeur d'instructions/codeur de cycles machine. Les circuits 6 à 8, que l'on vient de mentionner, forment ensemble une unité de commande. Le registre d'instructions 6 mentionné précédemment est prévu pour la réception de l'instruction qui envoyée au bus intérieur de transmission de données BUS par l'inter- médiaire d'un bus extérieur de transmission de données DT et d'une mémoire-tampon de données 11, à partir d'une mémoi- re ROM (c'est-à-dire une mémoire morte) 19 telle que dispo- sée à l'extérieur du microprocesseur 1. L'instruction, qui est reçue par le registre d'ins- tructions 6 mentionné précédemment, est envoyée au circuit 7 déjà mentionné,de scrte qu'elle est.-décodée par le décodeur d'instructions situé dans ce circuit 7. La sortie résultante du décodeur d'instructions est envoyée au codeur de cycles machine situé dans le circuit 7. Le codeur de cycles machi- ne mentionné précédemment délivre différents signaux de synchronisation qui sont déterminés par le signal de sortie du décodeur d'instructions. La synchronisation de fonctionnement du circuit 8 de commande de synchronisation mentionné précédemment est commandée par les signaux d'horloge envoyés depuis des bor- nes extérieures de commande groupées, de sorte que ce cir- cuit délivre à la fois un signal de commande du bus pour la réception des données envoyées à partir du bus extérieur de transmission de données DT, et un signal d'échantillonna- ge permettant l'introduction des données dans le bus exté- rieur de transmission de données DT. En outre, ledit circuit 8 de commande de synchronisa- tion examine une série de signaux, tels que par exemple un signal d'interruption envoyé à partir des bornes extérieures de commande groupées, un signal de maintien permettant de bloquer les opérations du système et un signal de remise à l'état initial, de sorte qu'il délivre une série de signaux, tels que par exemple un signal indicateur ou drapeau indi- quant la réception de l'interruption, ou bien un signal in- dicateur ou drapeau indiquant la réception de l'exigence requise du blocage par l'intermédiaire des bornes extérieures de commande groupées, mentionnées précédemment, en réponse auxdits signaux examinés. La référence 9 désigne un groupe de registres, qui est constitué -sans que ce soit représenté- par des regis- tres à usage général, un indicateur de pile et un compteur de programmes. Les registres d'utilisation générale du groupe de registres 9 mentionné précédemment sont utilisés pour la mémorisation, en plus du traitement des données (y compris les données de longueur double). L'indicateur de pile est utilisé pour mémoriser l'adresse de retour d'un saut de sousprogramme. Le cômpteur de programmes est un registre permettant de mémoriser l'adresse de l'instruction devant être ultérieurement lue, et ses données sont accrues d'une unité chaque fois que l'instruction est exécutée, mis à part le fait que l'instruction devant être renvoyée au re- gistre d'instructions6 est l'instruction de saut. La référence 18 désigne un décodeur d'adresses, qui est conçu de manière à répondre au signal de sortie du re- gistre d'utilisation générale du groupe 9 de registres, en vue de produire un signal destiné à commander les circuits à 17, qui seront décrits ultérieurement. Eventuellement ces circuits 15 à 17 peuvent être commandés par les regis- tres d'utilisation générale du groupe 9 de registres. Cepen- dant, comme cela est représenté, grâce à l'utilisation du circuit décodeur d'adresses 18, les circuits 15 à 17 men- tionnés précédemment peuvent être également commandés même en utilisant un petit nombre de registres d'utilisation générale. La référence 10 désigne une mémoire-tampon d'adres- ses qui est conçue de manière à recevoir les signaux de sortie provenant du groupe 9 de registres, en vue de produi- re ainsi un signal d'adresse devant être envoyé à la mémoire ROM 19, à une mémoire RAM 20 et à un circuit d'in- terface 21. La référence il désigne une mémoire-tampon de données, qui effectue des échanges de données entre le bas extérieur de transmission de données DT et le bus intérieur de transmission de données BUS. Dans la forme de réalisation décrite, les bornes extérieures P1 à P3 du microprocesseur 1 sont utilisées en tant que bornes d'entrée pour la réception exclusive des signaux analogiques, et les bornes extérieures P6 et P7 sont utilisées en tant que bornes d'entrée et de sortie pour l'exécution exclusive de l'envoi et de la réception des signaux numériques. D'autre part les bornes extérieures P4 et P5 sont utilisées en tant que bornes communes pour l'entrée des signaux analogiques et pour l'entrée et la sortie des signaux numériques. Dans la présente forme de réalisation, mais sans aucune limitation à cette forme de réalisation, la borne extérieure P4 mentionnée précédemment est alimentée par les signaux analogiques qui sont produits par un capteur analogique DET4, et la borne extérieure P5 mentionnée pré- cédemment est alimentée par les signaux numériques qui sont produits par un commutateur SW. La borne extérieure P. men- tionnée précédemment est alimentée par les signaux numéri- ques qui sont produits par un capteur numérique DET5. La borne extérieure P7 mentionnée précédemment est alimentée par les signaux numériques qui sont utilisés pour commander une lampe PL. La référence 12 désigne un circuit d'entrée/sortie numérique qui est raccordé entre les bornes extérieures P4 à P7 mentionnées précédemment et le registre 15. Le fait que les bornes extérieures respectives P4 à P7 mentionnées précédemment soient utilisées, ou non, en tant que bornes d'entrée numérique ou en tant que bornes de sortie numérique, est déterminé par les données de com- mande qui sont introduites dans le registre 15 mentionné précédemment. Les données de commande mentionnées précédemment, devant être envoyées au registre 15, sont extraites hors de la mémoire ROM 19 ainsi que l'instruction. La synchroni- sation d'entrée des données de commande mentionnées précé- demment est commandée par le signal de commande délivré par le décodeur d'adresses 10, conformément à l'exécution du programme inscrit dans la mémoire ROM 19. Dans le registre 15 mentionné précédemment se trou- vent introduites à la fois les données d'entrée numériques, qui sont envoyées par l'intermédiaire du circuit 12 d'en- trée/sortie mentionné précédemment et les données de sortie numérique qui sont envoyées depuis le bus intérieur de transmission de données BUS mentionné précédemment, jus- qu'au moment o les données doivent être envoyées aux bor- nes extérieures P4 à P7. Les données d'entrée numériques, qui sont intro- duites dans le registre 15, sont inscrites dans la mémoire RAM 20 par l'intermédiaire du bus intérieur de transmission de données BUS et par l'intermédiaire de la mémoire-tampon de données 11. L'ensemble des opérations d'introduction des données de commande dans le registre 15 mentionné précédemment, d'introduction des données de sortie numériques et de lec- ture des données d'entrée numériques, qui sont placées dans le registre 15, est réalisé de façon appropriée confor- mément au programme qui est enregistré par avance dans la mémoire ROM 19. Par exemple au moment de l'inscription des données d'entrée numériques, qui sont envoyées à la borne extérieure P., dans les mémoires RAM 20, le décodeur d'adresses 18 délivre le signal de commande pour le transfert des données enregistrées du registre 15, qui y sont réglées de manière à posséder une valeur correspondant à celles des données d'entrée numériques envoyées à la borne extérieure P5 men- tionnées précédemment, dans le bus intérieur de transmis- sion de données BUS. De façon analogue, au moment de l'inscription des données d'entrée numériques,qui sont envoyées à la borne extérieure P6, dans la mémoire RAM 20, le signal de comman- de analogue au signal de commande mentionné précédemment est extrait hors du décodeur d'adresses 18. Eventuellement le programme d'inscription des don- nées d'entrée numériques, qui sont envoyées depuis un organe tel que le bouton du démarreur d'un moteur d'auto- mobile, dans la mémoire RAM 20 est exécuté pendant un in- tervalle de temps prédéterminé, au démarrage du moteur. Au contraire le programme permettant l'inscription des don- nées d'entrée numériques, qui sont envoyées par le capteur de l'angle du vilebrequin du moteur, par exemple, dans la mémoire RAM 20 est exécuté une fois pendant un intervalle de temps relativement court de quelques millisecondes. Afin d'utiliser la borne extérieure P7 en tant que borne de sortie pour les signaux numériques, on inscrit dans la mémoire ROM 19 un programme tel que le programme de préenretistrement des données de commande, qui est exé- cuté dès que le système est alimenté en énergie par une source d'alimentation en énergie: Par conséquent le circuit 12 d'entrée/sortie mentionné précédemment est commandé par les données de commande introduites dans le registre 15 mentionné précédemment, de manière à transférer les données de sortie numériques situées dans le registre 15, à la borne extérieure P7 mentionnée précédemment. Le décodeur d'adresses 18 délivre un signal de commande qui est utilisé pour introduire, dans le registre 15, des données de sortie numériques du type de celles envoyées par le circuit 5 au bus intérieur de transmission de données BUS. La référence 13 désigne un multiplexeur analogique dont la borne d'entrée est accouplée aux bornes extérieures correspondantes P1 à P5, et dont la borne de sortie est' accouplée à la borne d'entrée d'un convertisseur analogique/ numérique 14. Ce convertisseur analogique/numérique 14 est alimen- té par l'un des signaux d'entrée analogiques envoyés aux différentes bornes extérieures, tel que sélectionné par le multiplexeur analogique 13 mentionné précédemment. Une borne extérieure faisant partie dudit ensemble de bornes extérieures, et des synchronisations de sélection de ces dernières, telles que celles devant être sélection- nées par le multiplexeur analogique 13, sont déterminées par les signaux de commande qui sont extraits d'un registre de commande 17. Les signaux de commande devant être introduits dans le registre de commande 17 sont envoyés au bus intérieur de transmission de données BUS par l'intermédiaire de la mémoire-tampon de données Il à partir de la mémoire ROM 19 mentionnée précédemment, dans laquelle est enregistré le programme, et les signaux de commande permettant d'introdui- re les signaux de commande mentionnés précédemment dans le registre de commande 17 sont délivrés par le décodeur d'adresses 18. Eventuellement les synchronisations respectives d'entrée des signaux d'entrée analogiques mentionnés précé- demment sont de façon appropriée réglées par le programme qui est enregistré par avance dans la mémoire ROM 19. Par exemple le niveau des signaux d'entrée analo- giques devant être envoyés par un capteur de température tel que par exemple une thermistance, est modifié à une vitesse relativement faible. Par conséquent il suffit que de tels signaux d'entrée analogiques soient sélectionnés une fois pendant un intervalle de temps relativement long. Au contraire les données d'entrée analogiques devant être délivrées par un capteur tel que le compte-tours du moteur sont sélectionnées une fois pendant un intervalle de temps relativement court. Les données d'entrée analogiques ainsi sélection- nées par le multiplexeur analogique 13 sont converties par le convertisseur analogique/numérique 14 mentionné précé- demment en signaux de données numériques possédant plusieurs bits. Les signaux de données numériques sortant du convertisseur analogique/numérique 14 sont maintenues dans un registre 16. Les signaux de données numériques ainsi maintenus dans le registre 16 sont transférés dans le bus intérieur de transmission de données BUS, sur la commande du registre 16, au moyen des signaux de commande qui sont envoyés par le décodeur d'adresses 18. Les signaux de données numériques circulant dans le bus intérieur de transmission de données BUS sont inscrits dans la mémoire RAM 20, par l'intermédiai- re de la mémoire-tampon de données 11. Par conséquent, pour la réception du signal d'en- trée analogique envoyé à l'une des bornes extérieures, le groupe des programmes prévu à la fois pour l'introduction des signaux de commande dans le registre de commande 17 et pour le transfert des signaux de données numériques depuis le registre 16 dans le bus intérieur de transmission de données BUS à la fin de la conversion analogique/numérique, est exécuté. Dans la forme de réalisation décrite, la borne P5, qui fait partie du groupe des bornes communes P4 et P5 mentionnées précédemment, reçoit les signaux numériques. Par conséquent le signal envoyé à la borne commune P n'est pas détectée sous la forme d'un signal analogique. Par conséquent il n'y a pas introduction, dans la mémoire ROM 19, du programme permettant le transfert du signal, qui est envoyé à la borne commune P5, dans le bus intérieur de transmission de données BUS par l'intermédiai- re du multiplexeur analogique 13, du convertisseur analogi- que/numérique 14 et du registre 16, mentionnés précédemment. En d'autres termes dans la mémoire ROM 19 ne se trouve pas inscrite l'instruction d'introduction de signaux de commande, qui commandent la borne P5 mentionnée précé- demment, dans le registre de commande 17. Dans la mémoire ROM 19 ne se trouve pas non plus enregistrée l'instruction de transfert des données réglées ne possédant aucune signi- fication particulière, depuis le registre 16 mentionné précédemment dans le bus intérieur de transmission de don- nées BUS. Comme cela a été décrit jusqu'à présent, le con- vertisseur analogique/numérique 14 ne peut pas être mis en fonctionnement inutilement, et le nombre des instructions devant être inscrites dans la mémoire ROM 17 peut être réduit. Eventuellement les signaux présents sur la borne P5 peuvent être introduits de façon inconditionnelle dans le registre 16 par l'intermédiaire du multiplexeur analogi- que 13 et du convertisseur analogique/numérique 14. Même * dans ce cas, la sélection de la borne P5 mentionnée précé- demment peut être empêchée par le fait que l'instruction de transfert des données depuis le registre 16 dans le bus intérieur de transmission des données BUS n'est pas enre- gistrée dans la mémoire ROM 19. Eventuellement les bornes communes P4 et P5 sont utilisées en tant que borne d'entrée de signaux analogiques ou borne d'entrée de signaux numériques, et le circuit 12 d'entrée/sortie est conçu de manière à présenter des carac- téristiques d'impédance de sortie élevée pour ces bornes P4 et P5. Par conséquent le niveau du signal d'entrée ana- logique ou le niveau du signal d'entrée numérique, devant être envoyé aux bornes P4 et P5, est protégé contre toute perturbation par le circuit d'entrée/sortie 12. Le fonctionnement et la constitution réelle des circuits, qui ont été décrits jusqu'à présent, seront dé- crits de façon plus détaillée au regard de la description donnée ci-après considérée en liaison avec le schéma repré- senté sur la figure 2. Sur la figure 2 le multiplexeur 13 est constitué par des transistors à effet de champ MIS (transistors MISFET) Q16 à Q20 à grille de transfert dont les électro- des respectives de grille sont accouplées au registre 17. Le registre 17 est formé par une bascule bistable 17a et par un circuit décodeur 17b. Les différentes bornes d'entrée de la bascule bistable 17a sont accouplées au bus intérieur de transmission de données BUS par l'intermédiaire de transistors MISFET Q1 à Q3 à grille de transfert, et les différentes bornes de sortie de cette bascule bistable sont accouplées aux différentes bornes d'entrée du circuit décodeur 17b. 5. Dans le registre 17 est introduit le signal présent dans le bus intérieur de transmission de données BUS, par passage du transistor MISFET Q3 à l'état conducteur, en réponse au signal de sortie du décodeur d'adresses 18. Le circuit décodeur 17b décode le signal de la bas- cule bistable 17a, ce qui a pour effet de produire un si-: gnal permettant la sélection de l'un des transistors MISFET de transfert Q16 à Q20' situés dans le multiplexeur 13, qui correspond au signal reçu par la bascule bistable 17a. Par conséquent les-opérations de sélection du multi- plexeur 13 s'effectuent de telle manière que le signal d'adresse commandant le registre 17 est envoyé depuis les registres groupés 9 au décodeur d'adresses 18 et ce de tel- le manière que les données de sélection du multiplexeur sont envoyées au bus intérieur de transmission de données. Les différentes bornes d'entrée du registre 16 sont accouplées aux différentes bornes de sortie du convertisseur analogique/numérique 14 et les différentes bornes de sortie du registre 16 sont accouplées au bus intérieur de trans- mission de données BUS par l'intermédiaire des transistors MISFET à grille de transfert Q4 à Q Ces transistors MISFET à grille de transfert Q4 à Q6 sont rendus conducteurs lorsque le signal d'adresse commandant le registre 16 est envoyé depuis les registres groupés 9 représentés sur la figure 1, au décodeur d'adres- ses 18. Il en résulte que les signaux, qui sont fournis par la conversion analogique/numérique et qui sont envoyés du convertisseur analogique/numérique au registre 16, sont en outre'envoyés au bus intérieur de transmission de don- nées BUS par l'intermédiaire des transistors MISFET à grille de transfert Q4 à Q6. Le circuit d'entrée/sortie 12 permettant de recevoir et de transmettre des signaux numériques est constitué, comme cela est représenté, par des amplificateurs tampons d'entrée et de sortie 12a et 12b, qui doivent être accou- plés selon une correspondance biunivoque aux bornes P4 à P7. L'amplificateur-tampon d'entrée 12a est en outre constitué par un circuit à impédance d'entrée élevée, tel que par exemple un inverseur constitué par un transistor MISFET de type bien connu, de telle manière qu'il ne peut pas affecter de façon nuisible le niveau du signal envoyé depuis l'amplificateur-tampon de sortie 12b ou bien depuis le capteur extérieur. L'amplificateur-tampon de sortie 12b est constitué par un circuit troisétats de type bien connu qui, à son tour est formé par un transistor MISFET. Le signal de com- mande permettant de commander le fonctionnement de l'ampli- ficateur tampon de sortie 12b est envoyé depuis la bascule bistable 15c, dans le registre 15. Si le signal de sortie de la bascule bistable 15c mentionnée précédemment est à un niveau haut par exemple, l'amplificateur tampon de sortie 12b est placé à l'état actif de sorte qu'un signal numérique au niveau haut ou au niveau bas est envoyé depuis l'amplificateur-tampon de sor- tie 12b à la borne extérieure P4. Si, au contraire, le signal de sortie de la bascule bistable 15c est à un niveau bas, la borne de sortie de l'amplificateur-tampon de sortie 12b est commandée de façon à présenter un état d'impédance élevée ou bien un état flottant. Le registre 15 est constitué par une bascule bi- stable 15a, qui est apte à recevoir le signal de sortie envoyé depuis l'amplificateur tampon d'entrée 12a du circuit d'entrée/sortie 12, par une bascule bistable 15b, qui est apte à envoyer le signal à la borne d'entrée de l'amplifica- teur tampon de sortie 12b, et par la bascule bistable 15c qui agit de manière à envoyer le signal d'entrée de comman- de à l'amplificateur tampon de sortie 12b, comme cela a été décrit précédemment. Bien que le circuit n'y soit pas spécialement limi- té, la borne de sortie de la bascule bistable 15a, qui est destinée à correspondre avec la borne extérieure P4, la borne d'entrée de la bascule bistable 15b et la borne d'entrée de la bascule bistable 15c sont habituellement accouplées, comme cela est représenté, à uner.ligne de transmission de bits du bus intérieur de transmission de données BUS, par l'intermédiaire des transistors MISFET respectifs à grille de transfert Q7t Q8 et Q9. De façon analogue les bornes d'entrée et de sortie de la bascule bistable située dans le registre 15, qui sont destinées à correspondre avec la borne extérieure P., sont raccordées en commun à l'autre ligne de transmis- sion de bits par l'intermédiaire des transistors MISFET à grille de transfert Qjo0 QI1 et Q12, tandis que les bor- nes d'entrée et de sortie de la bascule bistable situées dans le registre 15 qui sont destinées à correspondre avec la borne extérieure P7, sont raccordées en commun à une autre ligne de transmission de bits par l'intermédiaire des transistors MISFET à grille de transfert Q13' Q14 et Q15. Les transistors MISFET à grille de transfert Q7 à Q15 sont alimentés par les adresses qui sont sélectionnées. par le décodeur d'adresses 18. Conformément à la structure, qui a été décrite jus- qu'à présent, le signal d'entrée analogique, converti en un signal numérique et le signal d'entrée numérique sont transmis en commun par le bus intérieur de transmission de données BUS. Par conséquent la réception des signaux d'en- trée des deux types mentionnés précédemment est réalisée en rendant différentes les instructions d'adresse des registres 16 et 15. Dans le cas o la borne extérieure commune P5 est utilisée en tant que borne d'entrée numérique, comme cela est représenté sur la figure 1, dans la mémoire ROM 19 se trouve inscrit le programme contenant à la fois l'instruc- tion de remise à l'état initial de la bascule bistable si- tuée dans le registre 15, qui correspond au transistor MISFET à grille de transfert Q12,et l'instruction d'envoi du signal numérique, qui est envoyé à la borne extérieure P5, au bus intérieur de transmission de données BUS par l'intermédiaire du transistor MISFET à grille de transfert Qîo. Eventuellement, dans ce cas, ni l'instruction de sélec- tion du transistor MISFET à grille de transfert Ql, ni l'instruction de sélection du transistor MISFET Q20 du mul- plexeur 13 ne sont inscrites dans la mémoire-ROM 19. De façon analogue il se produit dans la mémoire ROM 19 l'inscription de l'instruction de remise à l'état initial de la bascule bistable 15c du registre par l'inter- médiaire du transistor MISFET à grille de transfert Q9, ain- si que de l'instruction de sélection du transistor à grille de transfert Q19 du multiplexeur 13,maispasde l'inscriptionde l'instruction de sélection des transistors à grille de transfert Q7 et Q8. Le circuit intégré représenté sur la figure 1 est utilisé pour commander un moteur, sans toutefois y être limité. A cet effet, une thermistance DET1 permettant de détecter la température de l'eau de refroidissement du moteur est raccordée entre la borne extérieure P1 du micro- processeur 1 et le point,relié à la masse, du circuit, et une résistance de charge R1 est raccordée entre cette ther- mistance DET1 et une borne VB de raccordement de la source d'alimentation en énergie. Si l'on utilise comme thermis- tance DET1 un élément possédant un coefficient de tempéra- ture négatif, la tension devant être appliquée à la borne extérieure P1 diminue lors de la montée de la température de l'eau de refroidissement du moteur. De façon analogue une thermistance DET2 permettant de détecter la température d'aspiration du moteur et une résistance de charge R2 en liaison avec cette thermistance sont raccordées à la borne extérieure P2. Un débitmètre d'aspiration DET3 est raccordé à la borne extérieure P3. Le débitmètre d'aspiration DET3 est constitué par exemple par un élément résistif et par un con- tact glissant qui est décalé par rapport à l'élément résis- tif en fonction du débit d'aspiration. Par conséquent ce débitmètre d'aspiration envoie à la borne extérieure P3 une tension correspondant au débit d'aspiration. Le compte-tours du moteur, désigné par la référence DET4, est raccordé à la borne extérieure P4. Le compte- tours DET4 envoie àlaborne P4 mentionnée une tension corres- pondant à la vitesse de rotation du moteur. Le bouton SW du démarreur du moteur est raccordé à la borne extérieure P5. Un capteur de l'angle du vilebrequin du moteur, dé- signé par la référence DET5, est raccordé à la borne exté- rieure P6. Le capteur DET5 est constitué de manière à déli- vrer des signaux impulsipnnels du type passant à un niveau haut lorsque le vilebrequin vient dans une posi- tion angulaire prédéterminée, par exemple de 0 degré D'autre part la borne extérieure P7 est utilisée en tant que borne de sortie pour fournir un avertissement rela- tif à la température du moteur par exemple. La lampe PL est commandée par un circuit-tampon 30 qui peut recevoir le signal de sortie de la borne P7, c'est-à-dire que la lampe est allumée lorsque la température du moteur atteint un niveau anormal. Le circuit d'interface 21 est alimenté par le signal de commande provenant des bornes extérieures groupées CONT du microprocesseur 1, par le signal d'adresse provenant d'un bus de transmission d'adresses AD et par les données provenant du bus de transmission d'adresses DT. Le circuit d'interface 21 possède plusieurs lignes de sortie t1 à 4 et contient des circuits de mémoire (non représentés) qui- sont sélectionnés respectivement par les signaux d'adresses du bus de transmission d'adresses AD et dont les états sont déterminés par les signaux de données du bus de transmis- sion de données DT. Le signal de la ligne de sortie Z1 du circuit d'in- terface 21 est envoyé par l'intermédiaire d'un circuit- tampon de sortie 22 à une bobine d'allumage 26, tandis que le signal de la ligne de sortie t2 est envoyé par l'intermé- diaire d'un circuit-tampon de sortie 23 à un solénoïde 27 en vue du réglage du papillon des gaz dans le collecteur d'aspiration du moteur. D'autre part le signal de la ligne de sortie e est envoyé par l'intermédiaire d'un circuit- tampon de sortie 24 à une pompe d'alimentation 28 du type électromagnétique, tandis que le signal de la ligne de sor- tie e est envoyé à un relais 29 permettant de commander le démarreur du moteur. Dans la forme de réalisation décrite, en vue de commander le moteur, non seulement le programme, mais égale- ment les diverses données d'interpolation qui sont détermi- nées par les caractéristiques du moteur devant être comman- dées, sont mémorisées dans la mémoire ROM 19. Par exemple l'angle d'avance à l'allumage de la bougie d'allumage est déterminé non seulement par la vites- se de rotation du moteur, mais également par les caractéris- tiques de ce dernier. Par conséquent les données de la commande de distribution de l'allumage pour la vitesse de rotation du moteur doivent être introduites par avance dans la mémoire ROM 19. Dans ce cas les données des caractéristi- ques du moteur concernant la distribution de l'allumage ne sont pas mémorisées dans la mémoire ROM de manière à corres- pondre à toutes les vitesses de rotation du moteur, mais sont mémorisées dans cette mémoire ROM sous la forme de données d'interpolation, de manière à correspondre unique- ment à quelques vitesses de rotation du moteur de sorte que la capacité de la mémoire ROM peut être réduite. De manière analogue le solénoïde permettant de ré- gler le papillondes gaz est commandé conformément à la tem- pérature d'aspiration, et à la température, à la vitesse de rotation et aux caractéristicues du moteur. Les données de ces caractéristiques du moteur permettant de commander le solénoïde sont enregistrées sous la forme de données d'interpolation dans la mémoire ROM. Les différentes données de commande du moteur, con- cernant le cas o ce dernier est pratiquement dans ses conditions de fonctionnement, sont préparées par les opéra- tions arithmétiques du microprocesseur 1, qui est apte à recevoir les données envoyées par les différents capteurs mentionnés précédemment, ainsi que les différentes données d'interpolation introduites par avance dans la mémoire ROM 19 mentionnée. En se référant à la figure 1, lorsqu'on tourne une clé formant commutateur S., la tension de la source d'ali- mentation en énergie est envoyée depuis une batterie B à un circuit 40 délivrant une tension constante, de sorte que la tension VB de la source d'alimentation en énergie est en- voyée par ce circuit 40 aux circuits respectifs mentionnés précédemment. Les données analogiques, telles que la température de l'eau de refroidissement du moteur ou la température d'aspiration, qui sont délivrées par les thermistances DET1, DET2 et autres lorsque le microprocesseur 1 devient actif, sont converties au moyen d'un multiplexage temporel ou répartition dans le temps, en des données numériques par l'intermédiaire du convertisseur analogique/numérique 14. Les données numériques respectives ainsi converties sont enregistrées, par l'intermédiaire du bus de transmission de données, dans la mémoire à accès directou sélectif PAM 20. La pompe d'alimentation en carburant 28 est mise en action par le signal de sortie provenant du circuit d'interface 21. Lorsque l'on actionne le bouton SW du démarreur, le relais 29 est rendu actif de sorte que le démarreur (non re- présenté) commence à agir. En vue de réduire la capacité de la mémoire ROM 19, les données qui s'y trouvent contenues, concernant la distribution de l'allumage par exemple, sont réglées de manière à correspondre uniquement aux vitesses de rotation prédéterminées échantillonnées. Par conséquent les données de la distribution de l'allumage provenant du compte-tours DET4 pour toutes vitesses de rotation du moteur sont corrigées par une opé- ration arithmétique, au cours de laquelle sont introduites les données d'interpolation situées dans la mémoire ROM pour la vitesse de rotation échantillonnée voisine de l'une des vitesses de rotation mentionnées précédemment du moteur, pour tenir compte de la vitesse de rotation spécifiée plus haut du moteur. Ainsi la distribution réelle de l'allumage est cal- culée à partir de la distribution d'allumage standard basée sur le signal de sortie fourni par le capteur DET5 de l'an- gle du vilebrequin, et à partir des données de distribution d'allumage déterminées par les opérations arithmétiques mentionnées ci-dessus. La bobine d'allumage 26 est comman- dée en fonction de la distribution d'allumage ainsi calculée. Les données d'interpolation de la mémoire ROM 19 pour la commande du papillon des gaz conformément aux don- nées de la vitesse de rotation du moteur, les données de température de l'eau de refroidissement du moteur et les données de la température d'aspiration sont prises en compte de manière à obtenir les signaux impulsionnels de commande permettant la commande du papillon des gaz. Ces signaux im- pulsionnels de commande provoquent une modification du taux d'impulsions du courant impulsionnel du solénoïde 27 devant être transmis par l'intermédiaire du circuit d'interface 21. Le courant moyen du solénoïde 27 est modifié par le taux d'impulsions du courant impulsionnel de sorte que le papil- lon des gaz est commandé conformément au taux d'impulsions mentionné précédemment. Conformément à la forme de réalisation que l'on vient de décrire, les différentes commandes de processus correspondant à différentes exigences, c'est-à-dire end'au- tres termes, les différentes commandes de processus possé- dant différents nombres d'entrées de signaux analogiques et d'entrées et de sorties de signaux numériques sont rendues possibles grâce à une limitation du nombre. des bornes de sorte que la capacité d'utilisation générale des différen- tes commandes de processus, effectuées par le microproces- seur pour la commande du moteur d'automobile ou d'un dispo- sitif analogue, peut être améliorée. En outre les commandes de processus de haute qualité, c'est-à-dire de haute densité sont également rendues possibles par un simple changement d'une partie du programme, même pour le cas du passage du système de l'entrée de données numériques à l'entrée de données analogiques. La présente invention n'est pas limitée à la forme de réalisation que l'on vient de décrire, mais peut être modifiée de manière que le circuit d'entrée/sortie soit constitué par des circuits d'entrée et des circuits de sor- tie qui soient indépendants les uns des autres. Dans le cas de cette modification, il existe une utilisation commune des bornes entre le circuit d'entrée et l'entrée analogique. Même dans le cas d'une utilisation commune des bornes, on peut apporter différentes modifications du type consistant par exemple à rendre communes toutes les entrées analogiques ou bien à rendre communes toutes les entrées numériques. De plus la constitution du système du microproces- seur peut être modifiée de différentes façons. En outre le système permettant d'effectuer les dif- férentes-commandes de processus est constitué, d'une manière générale, par un circuit intégré numérique à semiconducteurs formé de plusieurs pastilles ou microplaquettes et compor- tant un microprocesseur, une mémoire ROM (ou RAM) dans la- quelle est enregistré un programme de commande, et une mé-î moire RAM pour le maintien de différentes données. Par con- séquent le circuit d'entrée/sortie du type à conversion ana- logique/numérique et contenant le convertisseur analogique/ numérique mentionné précédemment peut être prévu par exem- ple, comme représenté sur la figure 3, dans le circuit intégré numérique à semiconducteurs 19, constituant la mémoire ROM dans laquelle est enregistré le programme de commande. De façon plus spécifique le circuit intégré numé- rique à semiconducteurs 19, qui se compose du décodeur d'adresses 20 et du réseau de mémoire 21, dans lequel est enregistrée l'instruction du programme, est conçu de façon similaire avec le circuit 12 d'entrée/sortie, le registre 15,- le multiplexeur 13, le convertisseur analogi- que/numérique 14 et les registres 16 et 17. Avec cette constitution, on peut effectuer des opérations similaires en raccordant les bus de transmission de données et de transmission d'adresses du circuit intégré numérique à semiconducteurs 19 et du microprocesseur, par l'intermé- diaire des bus extérieurs de transmission de données et de transmission d'adresses. En outre dans le système de commande numérique con- tenant la mémoire RAM, le circuit d'entrée/sortie à con- version analogique/numérique, contenant le convertisseur analogique/numérique mentionné précédemment, peut être pré- vu dans le circuit intégré numérique à semiconducteurs cons- tituant la mémoire RAM, et l'ensemble du système du micro- processeur, de la mémoire ROM et de la mémoire RAM peut avoir une constitution similaire à celle d'un circuit inté- gré numérique à semiconducteurs formé d'une microplaquette. 24- REVENDICATIONS 1. Circuit intégré numérique à semiconducteurs, ca- ractérisé en ce qu'il comporte plusieurs bornes extérieures (P1 à P7), un circuit d'entrée de signaux numériques (12), et un circuit d'entrée de signaux analogiques (13, 14) apte à recevoir un signal d'entrée analogique pour délivrer un signal numérique correspondant audit signal d'entrée analogique, et que les bornes d'entrée du circuit d'entrée de signaux numériques (12) et du circuit d'entrée de signaux analogiques (13, 14) sont raccordées en commun à l'une de plusieurs bornes extérieures (P4; P5). 2. Circuit intégré numérique à semiconducteurs selon la revendication 1, caractérisé en ce qu'il comporte en outre un bus intérieur de transmission (BUS), un organe de commutation (Q7 à Q12) destiné à accoupler la borne de sor- tie du circuit d'entrée de signaux numériques (12) au bus intérieur de transmission (BUS), et un organe de commutation (Q4 à Q6) permettant le couplage de la borne de sortie du circuit d'entrée des signaux analogiques (13, 14) au bus intérieur de transmission (BUS). 3. Circuit intégré numérique à semiconducteurs selon la revendication 2, caractérisé en ce que le circuit d'en- trée des signaux analogiques (13, 14) comporte plusieurs bornes d'entrée (P1-P4) raccordées respectivement auxdites bornes extérieures, un multiplexeur analogique (13) permet- tant de sélectionner l'un des signaux d'entrée-analogiques devant être envoyés audit ensemble des bornes d'entrée, et un convertisseur analogique/numérique (14) devant être ali- menté par le signal de sortie dudit multiplexeur analogique (13). 4. Circuit intégré numérique à semiconducteurs, caractérisé en ce qu'il comporte plusieurs bornes extérieu- res (P1 à P7), un circuit d'entrée/sortie de signaux numé- riques (12), et un circuit d'entrée de signaux analogiques (13) apte à recevoir un signal d'entrée analogique en vue de délivrer un signal numérique correspondant audit signal d'entrée analogique, et que les bornes d'entrée/sortie (P4, P53 du circuit d'entrée/sortie des signaux numériques (12) et les bornes d'entrée (P1-P5) du circuit d'entrée des signaux analogiques (13) sont raccordées en commun à l'une dudit ensemble de bornes extérieures (P1-P7). 5. Circuit intégré numérique à semiconducteurs selon la revendication 4, caractérisé en ce que le circuit d'entrée/sortie de signaux numériques (12) comporte un cir- cuit d'entrée de signaux numériques dont la borne est rac- cordée à ladite borne d'entrée/sortie (P4, P5), et un cir- cuit de sortie des signaux numériques, dont la borne de sortie est raccordée à la borne d'entrée/sortie (P4, Ps) et dont l'impédance de sortie est augmentée à une valeur élevée d'impédance, au moyen d'un signal de commande. 6. Circuit intégré numérique à semiconducteurs selon la revendication 5, caractérisé en ce qu'il comporte un bus intérieur de transmission (BUS), un organe de commu- tation (Q7 à Q12) permettant d'accoupler la borne de sor- tie du circuit d'entrée des signaux numériques au bus inté- rieur de transmission (BUS), un organe de commutation (Q13 à Q15) permettant d'accoupler la borne d'entrée (P7) du circuit de sortie des signaux numériques (12) au bus inté- rieur de transmission (BUS) et un organe de commutation (Q4-Q6) permettant d'accoupler la borne de sortie du cir- cuit d'entrée de signaux analogiques (13) au bus intérieur de transmission. 7. Circuit intégré numérique à semiconducteurs selon la revendication 6, caractérisé en ce qu'il comporte en outre une bascule bistable (15) permettant de retenir le signal de commande devant être envoyé au circuit de sortie des signaux numériques, et un organe de commutation (Q7-Q15) permettant d'accoupler le bus intérieur de transmission (BUS) à la borne d'entrée de la bascule bistable (15). 8. Système de commande numérique, du type compor- tant un dispositif devant être commandé et dont le fonction- nement est commandé par des signaux de commande numériques, des capteurs analogiques et numériques (DET1 à DET5) permet- tant de détecter le fonctionnement dudit dispositif devant être commandé, et un circuit de commande apte à recevoir à la fois le signal analogique envoyé par ledit capteur ana- logique et le signal numérique délivré par ledit capteur numérique en vue de produire lesdits signaux de commande numériques, caractérisé en ce que le circuit de commande comporte un circuit intégré numérique à semiconducteurs (1) possédant un circuit d'entrée de signaux numériques (12), un circuit d'entrée de signaux analogiques (13) apte à rece- voir un signal analogique en vue de délivrer un signal numé- rique correspondant à ce signal analogique, une borne exté- rieure commune (P4, P5) raccordée en commun à la borne d'en- trée du circuit d'entrée de signaux numériques (12) et à la borne d'entrée du circuit d'entrée de signaux analogiques (13), et un circuit de commutation (Q7-Q15) permettant d'utiliser la borne extérieure commune soit en tant que borne d'entrée des signaux numériques, soit en tant que bor- ne d'entrée des signaux analogiques.