Brevet FR2480970A1 — publié le 19811023

La présente invention concerne un processeur industriel compact avec sauvegarde permanente des paramètres. De façon plus particulière, l'invention a pour objet un processeur industriel modulaire compact, pour la gestion directe d'un processus industriel tel qu'une boucle de régulation, comprenant un bloc d'alimentation basse tension, un microprocesseur, une unité de calcul arithmétique, plusieurs unités de mémoire, une horloge, une chaîne de cadencement et des circuits intermédiaires d'adaptation. Les systèmes de gestion à microprocesseurs sont utilisés de plue en plus fréquemment dans divers domaines de l'industrie. Cependant, dans la plupart des cas,la programmation, la réalisation des circuits d' in terface et d'une façon générale la mise en oeuvre de tels systèmes restent complexes, longues et coûteuses. Lorsqu'il s'agit de leur faire prendre en compte des données issues de capteurs divers et de nombreux paramètres stockés en mémoire pour leur faire effectuer des chaines de calculs algébriques, la programmation de ces systèmes a structure compacte est longue, même si l'homme de l'art est muni d'un appareillage de développement approprié. Par ailleurs-, sur un système fonctionnant dans une ambiance industrielle en processeur, c'est-àdire en régulateur dans une boucle nécessitant des en triées d'informations et des sorties de commandes, il est parfois indispensable de changer certaines clefs du programme et d'ajuster certains paramètres aux exigences du processus concerné, puis de vérifier par des tests simples le bon fonctionnement de l'ensemble. Ceci est particulièrement vrai pour des systèmes abandonnés à euxmêmes dans la nature sur des postes isolés de comptage d'énergie, de régulation, etc .... ou la sécurité de fonctionnement doit être sévèrement aespectee. Les systèmes connus e permettent pas de rependre efficaceme.#t a ces ex gences. En particulier, avec les systèmes de l'art antérieur, il s'est avéré impossible e procéder à une adaptation des paramètres d'une manière à la fois s#m- ple, efficace et sure sans conduire à une complicat-on excessive du système ou à un sacrifice de la précision des calculs. Ainsi, la mise en oeuvre de mémoires non volatiles externes pour stocker des paramètres susceptables d'être modifiés, conduit dans le cas d'utilisa- tion de mémoires mécaniques, à une multiplication excessive du nombre de roues ccdeuses et, dans le cas d'utili- satin de tores de ferrite, à une multiplication excessive des circuits de bus.Les mémoires vives à accès aléatoire à lecture et écriture, du type RAM, à faible temps d'acces, qui sont habituellement utilisées pour la prise e compte des données variables, restent inadap- tées du fait de leur volatilité. Même l'adjonction de batteries d'alimentation annexes ne répond pas encore aux conditions de sécurité généralement requises pour la sauvegarde des données dans de nombreux systèmes de gestion de processus industriel, et notamment n'autorise pas le démontage du bloc mémoire sans perte d'information lors de la maintenance des cartes.Enfin, les mémoires adressables non volatiles à semi-conducteurs, telles que les mémoires du type Ka, EPROM, PROM ou REPROM généralement utilisées pour l'enregistrement d'instructions de programme ne peuvent être programmées ou regrogramm.ees que par des opérations longues non envisageables in situ et necessitant en outre des matériels de développement externes. Ainsi, les systèmes de l'art antérieur se sont avérés dans l'ensemble scit insuffisamment compacts, soit i n a d a p t - s à des modifl- cations de paramètres ou a des pratiques de tests pour répondre de façon satisfaisante aux conditions d'exploitation en milieu industriel. La présente invention vise précisément à remédier aux inconvénients précités et à réaliser un processeur industriel modulaire véritablement compact qui puisse être constitué de manière simple à partir d'élé- ments courants disponibles dans le commerce tels que microprocesseur, unité de calcul arithmétique, horloge en temps réel et qui permette une gestion directe aisée d'un processus industriel impliquant a la fois la pratique de calculs algébriques scientifiques avec un haut niveau de précision, la modification volontaire in situ de paramètres de calculs et la sauvegarde desdits paramètres, meme en cas de disparition totale de toutes sources d'alimentation en courant du système, telles que des batteries, ou--alimentation générale. Ces buts sont atteints grâce à un processeur industriel du type comprenant un bloc d'alimentation basse tension, un microprocesseur, une unité de calcul arithmétique, plusieurs unités de mémoire, une horloge, une chaine de cadencement et des circuits intermédiaires d'adaptation, caractérisé en ce qu'il comprend au moins une unité de mémoire non volatile à semi-conduc teur effaçable et inscriptible électriquement par mots pour conserver de façon durable, y compris en cas de disparition de l'alimentation électrique au niveau du circuit mémoire, des paramètres dont au moins certains sont destinés à etre utilisés par l'unité de calcul arithmétique en combinaison avec des données numériques fluctuantes émanant du processus à gérer, et des moyens d'effacement et d'inscription électriques de ladite unité de mémoire non volatile commandes directement par le microprocesseur. Ladite unité de mémoire non volatile à semi conducteur effaçable et inscriptible par mots peut être du type connu sous le sigle EAROM ou EEROM. Il est à noter que selon la présente invention, des mémoires de ce type ne sont pas utilisées pour l'enregistrement d'un programme, mais sont destinées à un enregistrement ou à une modification in situ de paramètres de calculs à relativement longue durée de vie, ou d'informations destinées par exemple à être relevées périodiquement, ou dont la perte affecte la sécurité de fonctionnement ou la valeur économique du système. C'est par exemple le cas des informations correspondant à des mesures de débits-consommations qui doivent être factures à des abonnés. Selon la présente invention, l'association de telles unités de mémoires avec le microprocesseur et l'unité de calcul arithmétique avec lesquels elles coopèrent est réalisée de façon compacte. Selon une caractéristique particulière de l'invention, le processeur comprend un convertisseur de tension continu-continu relié à la source d'alimentation basse tension et à l'unité de mémoire non volatile à semi-conducteur effaçable et inscriptible électriquement. Selon une autre caractéristique de l'invention, les unités de mémoire comprennent en outre au moins une unité de mémoire re vive volatile, a semi-conducteur, adressable, a lecture, écriture et effacement, du type RAM, pour l'inscription de données nu mériques fluctuantes émanant du processus à gérer, et au moins une unité de mémoire morte non volatile, à semi-conducteur, adressable, le cas échéant programmable ou reprogrammable au moyen de dispositifs extérieurs au processeur, du type ROM, PROM, EPROM ou REPROM, pour l'inscription d'instructions de programmation pour la gestion du processus. Ainsi, l'ensemble des unités de mémoire du processeur selon l'invention peut être réalisé sous forme d'ensembles de zones de memoires à semi-conducteurs spécialisées qui se prêtent à une association compacte au sein d'un même ensemble de Gestion Mémorisation-Calcul. De façon plus particulière, les éléments de Gestion Mémorisation-Calcul comprenant le microprocesseur, l'unité de calcul arithmétique, les unités de mémoire, l'horloge, la chaine de cadencement, les circuits intermédiaires d'adaptation a un bus système et les moyens d'effacement et d'inscription électriques de l'unité de mémoire non volatile effaçable et inscriptible sont disposés et câblés dans un module unique comprenant une seule carte de circuit imprimé. Le fonctionnement est encore amélioré, si, sur la carte de circuit imprimé de Gestion-Mémorisation-Calcul, l'horloge est disposée à proximité immédiate du microprocesseur et de l'unité de calcul arithmétique. On évite ainsi les problèmes de rayonnement haute fréquence. Selon une caractéristique avantageuse de l'invention, la chaine de cadencement comprend des moyens pour engendrer des signaux de cadencement du fonctionnement des différents organes raccordes au processeur, des moyens de surveillance de la chronologie et de la durée des opérations commandées par le processeur et des moyens de déclenchement d'une réinitialisation desdites opérations lorsqu'un défaut est détecté par lesdits moyens de surveillance de chronologie et de durée. Le microprocesseur qui constitue au sein de l'ensemble de Gestion-Mémorisation-Calcul l'élément central de gestion du processeur selon l'invention, mais se trouve assisté à la fois par une unité de calcul arithmétique et par des mémoires dont certaines constituent des mémoires spécifiques au stockage des paramètres, est connecté au sein du processeur qui constitue un système complet de gestion de processus, d'une part à un bloc de couplage avec le processus à gérer et d'autre part, à un bloc d'affichage-dialogue autorisant une communication permanente ou dlszont nue avec rateur.Le processeur industriel modulaire compac 5# 10r# invention peut ainsi âtre réduit à trois sous-ensembles de base, bien qu'il soit également adapté à une donner xion à des sous-ensembles d'extension, comprenant par exemple des unités de mémoires additionnelles. De façon plus particulière, le processeur comprend des circuits d'acquisition de données et ce commande d'organes, câblés sur une carte unique de circuit imprimé regroupant un convertisseur analogiquenumérique, des circuits d'interface programmable un.- verselle, un circuit d'acquisition de temps réel et des modules prenables d'isolement et d'adaptation es signaux du processus industriel à un standard universel vu du convertisseur analogique-numérique. Les circuits d'acquisition de données et de commande d'organes peuvent eux-mêmes comprendre des circuits de multiplexage incorpores sous forme de circuits unitaires à chaque module précâblé d'adaptation à un signal du processus industriel. Le processeur comprend avantageusement un bloc périphérique d'affichage dialogue comprenant des circuits d'interface d'adaptation connectés à titre permanent au bus système alimentant l'ensemble des ele- ments de gestion, mémorisation, calcul et des éléments d'entree-sortie tels que claviers, imprimante, afficheurs, mémoire de transfert qui sont implantables indd- pendamment les uns des autres sur lesdits circuits d'interface d'adaptation, ou couplables par une liaison bidirectionnelle avec un circuit de couplage inclus dans les circuits d'interface d'adaptation. L'invention s'applique également à un processeur industriel modulaire compact, pour la gestion directe d'un processus industriel tel qu'un système de surveillance, comprenant un bloc d'alimentation basse tension, un microprocesseur, plusieurs unités de mémoire re, une horloge, une chaîne de cadencement et des circuits intermédiaires d'adaptation, caractérisé en ce qu'il comprend au moins une unité de mémoire non volatile à semi-conducteur effaçable et inscriptible électriquement par mots pour conserver de façon durable, y compris en cas de disparition de l'alimentation électrique au niveau du circuit mémoire, des données numériques servant de référence pour des opérations logiques effectuées par le microprocesseur, ou susceptibles de donner lieu à des relevés périodiques, et des moyens d'effacement et d'inscription électriques de-ladite unité de mémoire non volatile commandés directement par le microprocesseur. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui fait suite de modes particuliers de réalisations de l'invention donnés uniquement à titre d'exemples en référence aux dessins annexés, sur lesquels - La figure 1 est une vue schématique de principe des différents sous-ensembles de base constituant le processeur industriel selon l'invention, - la figure 2 est un schéma-bloc, représen- tant l'ensemble du bloc compact de gestion-mémorisation calcul, - la figure 3 est une vue partielle du schéma de la figure 2 montrant plus particulièrement les mémoires non volatiles à effacement et inscription électriques, - les figures 4 et S sont des schémas de parties du bloc d'acquisition-commande, et - La figure 6 est un schéma-bloc du sousensemble d'affichage-dialogue. Si l'on se reporte à la figure 1, on voit, répartis autour du bus système 4, les sous-ensembles de base 1, 2, 3 définissant une structure complète et opérationnelle de processeur industriel selon l'invention. Un sous-ensemble principal est constitue par un bloc compact 1 de Gestion-Mémorisation-Calcul regroupant : des circuits 14 d'adaptation au bus système 4, un microprocesseur 11, une unité de calcul arithmétique 12, plusieurs unités de mémoires 13 et un sous-ensemble 15 comprenant une horloge de base 151, des circuits d'adaptation d'horloge 152 et des circuits de cadencement 153.Les unités de mémoire 13 sont ellesmêmes réparties en unités de mémoire 131 de type EPROM, REPROM, PROM ou ROMlctest-à-dire de mémoires à semi-conducteurs du type mémoire morte non volatile, le cas échéant programmable ou reprogrammable en dehors du système; en unités de mémoire 132 du type RAM, c'est-à- dire de mémoires & semi-conducteurs du type mémoire vive volatile; et en unités de mémoire 133 de type EAROM ou EEROM,#c'est à dire de mémoires à semi-conducteurs du type non volatile mais inscriptible et efeffaçable électriquement. Toutes les unités de mémoire 13 sont ainsi des mémoires adressables à circuit int4- gré, mais de types différents et jouant chacune une fonction propre. Le sous-ensemble d'acquisition-commande constitue un bloc d'interface avec le processus industriel a gérer. Ce sous-ensemble a essentiellement pour fonction l'acquisition de données vives issues de capteurs et l'émission d'ordres vers des organes opérants ou des organes d'information permanents à usage humain par exemple des compteurs électromécaniques. Ce sous-ensemble 3 comprend ainsi essentiellement dans le sens entrant des circuits 31 de multiplexage et de conversion analogique-numérique, et dans le sens sortant des circuits-32 de démultiplexage et de conversion numérique-analogique, tandis que des circuits 33 organisent l'acquisition en temps réel. En outre, le bloc 3 est équipé de modules unitaires 34, 35, 36 d'isolement galvanique, d'adaptation en tension et de multiplexage, et de modules unitaires 37, 38 d'adaptation et d'isolement galvanique des grandeurs sortantes vers les organes opérants, non représentés. Enfin, le sous-ensemble 2 d'affichage-dialogue permet le dialogue intermittent entre l'opérateur et le système et comprend, d'une part, un circuit 44 d'interface d'adaptation connecté au bus système 4 a titre permanent et, d'autre part, des éléments péri phériques d'entrée-sortie tels que afficheur numérique ou alphanumérique lumineux 21, clavier numérique 22, clavier de fonctions programmées 23, imprimante 24, mémoire de transfert 25, qui peuvent être connectés indépendamment les uns des autres, temporairement ou non, en fonction des besoins de l'exploitation. Les claviers 22, 23 et l'afficheur 21 permettent notamment l'entrée des paramètres des équations du processus, qui seront enregistrés dans les mémoires 133, la modification éventuelle de ces paramètres, l'appel des contenus de mémoires 13 ou de registres, la vérification des séquences opératoires, tandis que l'imprimante 24 permet l'extraction de résultats partiels ou d'alarmes stockes pendant le fonctionnement autonome du système, Le sous-ensemble principal 1 de Gestion Mémorisation-Calcul sera décrit ci-dessous de façon détaillée en référence aux figures 2 et 3. Les circuits 14 d'adaptation au BUS système 4 qui comprend notamment un bus d'adresse 241 et un bus de données 242 incluent essentiellement un circuit d'interface 141 interposé entre le bus d'adresse 41 du sous-ensemble 1 et le bus d'adresse système 24; et un circuit d'interface 142 interposé entre le bus de données 42 du sous-ensemble 1 et le bus de données système 242. Les circuits d'interface 141 et 142 permettent l'amplification et la régénération respectivement du bus d'adresse 41 et du bus de données 42 avant leur répartition sur le bus système 4. Le microprocesseur 11 comprend 8 bits dans l'exemple considéré et se trouve connecté d'une part au bus d'adresse 41 (fils AO-A15), d'autre part, au bus de données 42 (fils DO-D7). Le microprocesseur Il peut être constitué,par exern#le, par le microprocesseur 6800 de la Société Motorola, ou naturellement un équiva- lent broche pour broche. Des circuits d'horloge 151, 152 permettent la déli- vrance de deux signaux 0 1 et IZI 2, de type biphasés, nécessaires au fonctionnement du microprocesseur 11. Un circuit logique 143 de commande du circuit d'interface "adresse" 141 permet de mettre le bus 241 -en état de haute impédance sur réception d'un signal BA produit par l'intermédiaire d'un inverseur 111 à partir du signal BA issu du microprocesseur 11. Lorsque le signal BA est émis,le bus 241 peut alors être adressé en mode DMA d'accès direct a la memoire, ce qui permet soit de transmettre vers l'extérieur par le bus 242 des données provenant des mémoires 132, 133 soit de transmettre vers ces dernières des données introduites par le bus 242. Le circuit logique de commande 144 qui délivre des signaux DT (Donnee Transmise) et DR (Donnée Reçue) permet l'aiguillage du sens de transmission des données au niveau du circuit d'interface 142. Le circuit logique de commande 144 est lui-même commandé a partir de quatre- signaux émis soit par le microprocesseur 11 (sionaux R/W, R/W et BA) soit par un circuit de décodage d'adresse 145 (signal EDS). Le signal de lecture-écriture R/W et son complémentaire R/W, obtenus en sortie du circuit 146 de décodage lecture--écriture relié au microprocesseur 11, permettent, comme leur nom l'indique, de déceler si les échanges se font en mode lecture ou écriture. Le signal BA obtenu en sortie de l'inverseur 111 et appliqué au circuit 144 permet de mettre à haute impédance le bus de données. Enfin, le signal EDS de sélection de données externes, fourni par le circuit 145, autorise l'ouverture des portes uniquement si une adresse ne se trouvant pas sur le module 1 est deman dee. Le circuit 145 de décodage d'adresse permet d'opérer une sélection parmi les divers circuits intégrés adressables 131, 132, 133, 134, 12, 153. Par ailleurs, deux entrées supplémentaires du circuit 145 peuvent modifier le fonctionnement de celui-ci, Ainsi, lorsque le sous-ensemble modulaire 1 est utilisé seul, sans module extérieur d'aide de mise au point, une information VMA indiquant si une adresse est valide est directement issue du microprocesseur 11 qui lten- gendre, et est appliqué au circuit 145 (cas de la figure 2).En revanche, la présence'd'une carte extérieure d'aide de mise au point envoie un signal VUA de validation de l'adresse de l'utilisateur, lequel signal VUA est pris en compte par le circuit de décoda- ge d'adresse 145 a la place du signal VMA, le contact 148 étant alors placé de manière à connecter le circuit 145 à la ligne VUA. En cas d'utilisation de carte extérieure d'aide de mise au point, le signal CMP permet de doubler la capacité d'adressage des unités de mémoire 131. Par ailleurs, sur la figure 2, l'inverseur 112 et l'amplificateur 147, visent simplement à réaliser une adaptation des signaux BA et VMA sur la partie de commande du bus système 4. Les unités de mémoire morte 131 connectées sur les bus d'adresse 41 et de données 42 sont constituées dans l'exemple consIdéré par deux blocs 1311 et 1312 formés chacun d'une mémoire EPROM de 2 kilo-octets. Ces mémoires 1311 et 1312 sont sélectionnées respectivement par les liaisons CSPROM1 et CSPROM2 connectées au circuit de décodage d'adresse 145. L'implantation et le mode opératoire de ces mémoires destinées à l'enregistrement d'un programme sont classiques. L'unité de mémoire vive 132 également connectee sur les bus d'adresse 41 et de données 42 est constituée par huit mémoires RAM de 1 kilobit adressées simultanément par la liaison RAMENA connectée au circuit de décodage d'adresse 145. Toutefois, une borne 1320 permet de substituer une carte d'extension de mémoire ester ne du même type a la place de l'unité 132. L'implantation et le mode opératoire de l'unité 132 en combinaison avec le microprocesseur 11 sont également classiques. Outre les unités de mémoire EPROM 131 et RAM 132, le bloc mémoire 13 du sous-ensemble 1 de Ges tion-Mémorisation-Calcul comprend encore des unités 133 constituées par des mémoires non volatiles du type programmable, effaçable et reprogrammable électriquement, connues sous l'appellation EAROM ou EEROM. De telles mémoires prévues habituellement pour ltenregistrement d'instructions de programme, compte tenu de leur non volatilité, nécessitent pour leur programmation un appareillage spécialisé qui rend cette opération longue et coûteuse. Toutefois, dans le cadre du processeur selon l'invention, les mémoires 133 sont utilisées non pas pour l'enregistrement d'un programme, mais pour le stockage de paramètres de calculs ou de données destinées à être restituées.De la sorte, compte tenu de l'applica tion envisagée, la programmation des mémoires 133 peut être gérée directement par le microprocesseur 11, ce qui conduit à une capacité du système particulièrement importante. La commande des mémoires 133 depuis le microprocesseur 11 s'effectue in situ par l'intermédiaire d'un circuit de commande 134 qui comprend essentiellement un circuit adaptateur interface programmable (PIAI) adressé par le fil CSPIA1 depuis le circuit de décodage d'adresse 145. La tension électrique d'effacement de - 30V est elle-même obtenue par un convertisseur 135 continucontinu à partir de la tension d'alimentation des circuits intégré s du système (5V).Le convertisseur de tension 135 peut être avantageusement disposé sur la carte imprimée unique regroupant tous les éléments du sous-ensemble 1,car ceci permet de diminuer l'encombrement au niveau du connecteur et de réduire les problèmes de part sitage sur les fils d'amenée d'alimentation. Sur la figure 3, les mémoires 133 utilisées dans le cadre de l'exemple considéré sont du type 1024 x 4 bits. Par suite, deux mémoires 1331 et 1332 de ce type utilisées en combinaison permettent de réaliser une compatibilité avec le microprocesseur 11 de 8 bits choisi. Le bus d'adresse 41 peut être relié directement aux mémoires 1331, 1332 (fils AO à A9). Le bus de données 42 est lui-meme relie de telle façon que les 4 bits de plus fort poids se répartissent#sur la mémoire 1331 tandis que les quatre autres bits se répartissent sur la mémoire 1332.Le signal R/W de lectureécriture est lui-même directement appliqué depuis le microprocesseur li sur l'entrée WE des mémoires 1331 et 1332. L'écriture,l'ef- facement et la lecture des mémoires 1331 et 1332 sont commandés par deux signaux de commande Cl et C2 engendrés par le circuit de commande 134 programmé de telle sorte que ses fils PAO et PA1 (Fig. 3) émettant les signaux Cl et C2 soient des sorties. La table de vérité des signaux C1 et C2, est résumée ci-dessous Ci C2 Haut Haut Effacement par Bas Haut Effacement par mémoire Haut Bas Ecriture Bas Bas Lecture Le circuit 134 de commande des mémoires 133 est adressé par le fil CSPIA, relié au circuit de déco- dage d'adresse 145.La sélection des mémoires 1331 t 1332 à partir de la liaison CS EEROM connectée au circuit de décodage d'adresse 145 est elle-même synchroni- sée par passage dans une bascule D 136 pilotée par l'hor- loge 151 pour produire deux signaux C.S EEROMlet CS EEROM2 appliqués respectivement aux mémoires 1331 et 1332. Le processeur selon l'invention permet, outre la présence des mémoires 133 de stockage de para mètres, une utilisation rendue plus aisée oui 1 utilisa- teur du fait de la présence dans le sous-ensemble principal d' e unité de calcul arithmétique 12, qui peut être,par exemple,consti- tuée par le circuit AMD 9511 de la Société AMD, ou naturellement un équivalent broche pour broche.Une telle unité de calcul arithméti- que -12 permet, en association avec le microprocesseur 11, de sulvre, en temps réel des fluctuations d'un phénomène physique & contrôler, y compris un processus fortement no. lineai- re qui nécessite des calculs a la fois complexes et pre- cis. L'unité de calcul arithmétique 12 incorporée au système permet ainsi des calculs en virgule flottante et réduit fortement le travail de programmation de i'utilisateur. L'unité de calcul arithmétique 12 connectée à la fois au bus d'adresse 41 et au bus de données 42 est pilotée par le circuit 121 de commande du circuit arithmétique. La ligne APUENA issue du circuit de Qéco- dage d'adresse 145 et la l i g n e R/W de lecture-écriture permettent la sélection du circuit de calcul arithmétique 12 par l'intermédiaire du circuit de commande 121 comprenant essentiellement trois portes NON ET. Le circuit de commande 121 réalise un décodage permettant l'émission de trois signaux composites, à savoir un signal CSAPU de sélection du circuit de calcul, un signal WRAPU d'écriture dans le circuit de calcul, et un signal RDAPU de lecture dans le circuit de calcul. Les circuits 152 associés & l'horloge de base 151 assurent la production d'un signal ~ 3 asynchrone par rapport aux trois signaux précédents et dont la fréquence est double de celle du signal ~ 2 produit par l'horloge de base 151. Le signal d'horloge 0 3 cadence le déroulement interne des opérations du circuit arithmétique 12. Les circuits d'horloge et de cadencement 151 à 154 sont tous également disposés sur la même carte de circuit imprimé portant les éléments déjà décrits en référence aux figures 2 et 3. Toutefois, ces circuits d'horloge et de cadencement sont de préférence disposés à proximité immédiate du microprocesseur 11 et du circuit de calcul arithmétique 12 afin de réduire au maximum la sensibilité aux signaux parasites, et aux rayonnements HF. Par ailleurs, du fait que les horloges de référence et de synchronisation avec le bus de données 42 incluses dans les circuits 151, 152 (fig. 2) sont identiques, toute modification de leur fréquence est interdite. Par exemple pour une réalisation d'accès direct à la mémoire Le cadencement du programme du système est réalisé au moyen d'un circuit 153 de calcul de temps, programme par le microprocesseur 11. Ce circuit 153 est sélectionné par la ligne "Timerena" issue du circuit 145 de décodage d'adresse. Le circuit 153 de calcul de temps réalise en outre la fonction de "chien de garde" qui assure la sécurité du système en remettant périodiquement, par exemple toutes les secondes, par l'intermédiaire du circuit 154 de réinitialisation de sécurité, la ligne RESET au niveau bas, sauf reprogrammation par le microprocesseur 11. Ainsi, tout #bouclage fortuit dans le logiciel ou tout arrêt aléatoire du microprocesseur provoquera une réinitialisation complète de l'état du système. De plus, les mémoires non volatiles 133 peuvent elles-mêmes servir de compteur de réinitialisation.Ces mémoires 133 de type EEROM ou EAROM peuvent ainsi être utilisées à la fois en tant que support pour le stockage de données introduites constituant des paramètres de calcul, ou servant de référence pour des opérations logiques effectuées par le microprocesseur, et en tant que support pour le stockage d'informations telles que,par exemple, le nombre de réinitialisations effectuêes1en vue de servir de bandes témoin pouvant donner lieu à des relevés périodiques. Les mémoires 133 se prêtent enfin & la mise en oeuvre de tests de fonctionnement du système. Dans l'exemple décrit, le regroupement sur une même carte de circuit imprime non seulement du microprocesseur et des mémoires EPROM 131 et RAM 132, mais encore du circuit de calcul#arithmétique 12, des mémoires EAROM 133 et de tous les circuits de cadencement ou de commande appartenant au sous-ensemble 1 de Gestion Nemorisation-Calcul de la fig. 2 permet une réduction à la fois du cablage, de la sensibilité aux parasites, des problèmes de connexion et des circuits d'adaptation au bus système, ce qui contribue a la fois à une réduc- tion du coût et une augmentation de la fiabilité du système. Comme on l'a déjà Indiqué, la mise en oeuvre d'un circuit de calcul arithmétique 12 permet a la fois d'augmenter la cadence de traitement du processeur, et de diminuer le logiciel d'opération arithmétique. Un exemple d'utilisation est décrit ci-dessous. Le processeur arithmétique 12 (APU) se comporte, vu du microprocesseur 11, comme une mémoire RAM (lecture-écriture) de deux mots de 8 bits. Le premier sera appelé mot de commande quand il est écrit dans le processeur arithmétique 12, et mot d'état quand il est lu depuis ledit processeur 12. Le second sera appelé mot de donnée dans les deux cas. Les calculs se font sur 32 bits. Il faut donc rentrer quatre mots de donnée à la suite dans le processeur arithmétique pour une variable. Ceci est fait par un sous-programme d'entrée. On peut rentrer jusqu'a quatre variables dans le processeur arithmétique dans une pile du type LIFO (Dernitre donnée entre, première sortie). Les variables peuvent être ressorties vers le microprocesseur 11 par lecture successive de quatre mots de 8 bits & l'adresse correspondant au mot de donnée par un sous-programme de sortie. L'opération, par la méthode dite "Polonaise Inversee", est alors effectuée entre les deux variables TOS (Haut de pile) et NOS (Suivante dans la pile). Le résultat étant dans la TOS. Le lancement d'une opération se fait par l'envoi du code correspondant à l'adresse de commande après vérification par une lecture du mot d'état de la disponibilité de l'APU. Il s'avère que l'ensemble des sous-programmes opération et gestion du bloc de calcul 12 peut occuper une place en mémoire de l'ordre de.250 octets, toutes les fonctions arithmétiques et mathématiques étant programmées définitivement et étant disposibles pour le programme d'utilisation. A titre d'exemple, un programme linéarisant une son de de température platine 10OSLà partir de sa résistance selon la formule : g = g1 + 02 R + 93. R2 (1) environ occupe 40 octets de mémoire. Par ailleurs la gestion des mémoires EEROM 133 peut également être effectuée par un sous-programme simple. La séquence de modification de paramètres dans les mémoires 133 peut comporter les opérations suivan tes 10) Initialisation du circuit périphérique de commande des mémoires 133. 20) Ecriture de quatre octets dans la mémoire re 133 a savoir pour chaque octet a) Effacement de l'octet b) attente de 600 ms c) lecture fictive d) écriture de l'octet e) attente de 65 ms f) lecture fi#ctive La description du sous-ensemble d'acquisi tion commande sera maintenant effectuée en référence aux figures 4 et 5. Les blocs 31 & 33 de la figure 1 symbolisant les fonctions principales du sous-ensemble d'acquisi tion commande 3 sont disposés sur une même carte 30 de circuit imprimé embrochable sur laquelle sont connectés en en outre les dIfférents modules d'adaptation et d'isole ment 34 38 précâblés. Toutes les liaisons entre les modules 34 à 38 et les autres éléments de la carte 30 sont effectuées par l'intermediaire d'un bus 39 compor tant 16 fils dans l'exemple décrit : un fil de retour masse, un fil de retour voie analogique 39c,quatre -ils de sélection des modules 34 38, huit fils de données bi- directionnelles logiques et deux fils d'interruption. Le bus d'adresse système 241 et le bus de données système 242 arrivent respectivement sur des circuits d'interface 313, 314 qui amplifient et rêge- nèrent les signaux et auxquels sont connectés un bus d'adresse local 341 et un bus de données local 342. Le bus d'adresse local 341 est distribue en partie par les fils d'adresse AO, Ai, sur un convertisseur analogique numerique 311 et un circuit 312 d'interface programmable universelle et sur des circuits 315 de décodage d'adresse fournissant des signaux CNAENA et PIAENA permettant la sélection du convertisseur 311 ou du circuit d'interface 312. Le bus de donnée local 342 est lui-même distribué sur le convertis seur 311 et le circuit d'interface 312. Le convertisseur numérique-analogique 311, qui, dans l'exemple considéré est du type 12 bits compatible avec un microprocesseur de 8 bits, reçoit les signaux de la ligne de bus analogique, trois signaux de contrôle, à savoir les signaux de lecture-écriture R/W, d'adresse AO et d'horloge 0 2, et une liaison STS avec le circuit d'interface programmable 312 permet une surveillance par ce dernier de l'état du convertisseur 311. Le circuit d'interface programmable universelle 312 présente quatre lignes qui envoient une adresse aux modules d'adaptation, huit lignes pouvant être programmées en entrée ou en sortie pour recueillir ou envoyer des informations logiques et quatre lignes qui permettent d'effectuer la gestion du circuit 33 donnant le temps réel et comprenant sa propre référence de fréquence telle que le quartz 331. Les modules d'adaptation et d'isolement 34 à 38 sont spécialisés de manière a permettre soit l'acquisition d'une grandeur analogique (module 35) soit l'acquisition d'une grandeur numérique caractérisée par son état ou sa fréquence (module 36), soit la commande d'organes tout-ou rien (module 37), soit la commande de grandeurs analogiques (module 38). Chaque module 34 à 38 comprend une partie 324, 324' de décodage d'adresse du bus d'adresse 39a (fig 5). Le circuit de décodage 324' prévu pour une adaptation à une entrée analogique, permet de commander un dispositif de commutation 323' permettant d'aiguiller une grandeur analogique sur le fil de bus analogique. Ceci correspond au cas d'un module du type du module 35. Le circuit de décodage 324 prévu pour une adaptation à une entrée numérique, permet d'ouvrir des bascules trois états 323 qui envoient une information numérique au bus de données du bus 39. Ceci correspond au cas d'un module du type du module 36. Un circuit de décodage permet de même de mémoriser dans des registres la donnée numérique présente sur le bus de données 39b du bus 39 dans le cas d'un module du type 7 pour une commande par tout ou rien. Le dispositif d'isolement galvanique d'un module de traitement numérique tel que 36 inséré entre l'unité d'adaptation du module 321 et le dispositif de commutation 323 comprend des coupleurs optoélectriques 322. Dans le cas d'un module de traitement analogique tel que 35 l'isolation galvanique est alors assurée par un amplificateur d'isolation 322'. La zone 321, 321' d'un module 34 à 38 destinte à réaliser l'adaptation au processus physique peut par exemple réaliser la transformation d'un signal analogique entrant, transmis en courant proportionnel, en une tension comprise entre O et 5 volts (circuit 321' du module 35) ou la transformation d'une fréquence entrante en un mot digital de 8 bits, ou encore la trans formation d'un mot digital sortant en une tension analogique de commande d'organe (module 37). Le sous-ensemble d'affichage-dialogue 2 qui peut présenter divers modes de réalisation, est représente sur la figure 6 dans un mode de réalisation comprenant une carte unique de circuit intégré rassemblant les circuits de commande de divers périphériques. En fonction des applications envisagées, les périphériques peuvent être soit implantés à demeure, soit connectés à la demande, soit encore reliés à distance par une liaison bidirectionnelle. Un afficheur intégré 2l,complété éventuellement par un clavier 22 et une imprimante 24, doit être prévu dans le cas d'un processeur effectuant une acquisition de données avec traitement. Dans le cas d'un comptage par exemple, une mémoire de transfert 25 ou une imprimante 24 doit permettre de vider périodiquement le contenu de zones de mémoire du bloc 13.Dans le cas d'un simple processus de régulation, un clavier et un afficheur ne sont nullement indispensables en permanence. Dans les applications qui demandent seulement un dialogue occasionnel un terminal peut être connecté à la demande, par exemple par une liaison bidirectionnelle 231 reliée au circuit d'interface 30. Un tel ter minal peut comprendre notamment une imprimante, un afficheur, un double clavier numérique et fonctionnel programme, des mémoires de stockage permanent, une cassette magnétique, et s'articule autour d'un microprocesseur dont le logiciel peut être orienté vers une application spécifique comprenant par exemple des relevas d'informations traitées. On a représenté sur la Fig. 6 des circuits 441 et 442 d'interface adresse et d'interface données connectés sur le bus système permettant de régénérer et mettre en forme les signaux du bus adresse système 241 et du bus données système 242. Les signaux de commande et les horloges-système sont régénérées dans le circuit 443 d'interface de commande de système. Un cir cuit 444 de décodage d'adresse, auquel sont appliqués les signaux de commande et de bus d'adresse local 541 issus des interfaces 443, et 441, délivre deux signaux CCA1ENA et CCA2ENA qui sélectionnent l'un des deux blocs de ges tion clavier-affichage 210 et 220. Le premier circuit de gestion clavier affichage 210 g#ère un ensemble d'af ficheurs à 7 segments et effectue un multiplexage dans le temps pour réduire la consommation des afficheurs 21.Le circuit 210,programmable par le microprocesseur 11 et connecté sur le bus de données local 542 issu du circuit 442,coopère avec des circuits d'interface de puissance 211 et 212 pour la commande des segments d'afficheur. La donnée décodée étant envoyée sur les 7 segments de tous les afficheurs par le circuit 211, seule une anode commune sera excitée par le circuit 212, la scrutation des différentes anodes étant périodique. Le second circuit 220 gère deux claviers pouvant comprendre chacun seize touches. Seize diodes électrolumines centes commandées par un circuit de multiplexage, comme les afficheurs 21, sont associées à l'un des claviers et alimentées à partir d'un circuit d'amplification 222. La prise en compte d'une pression sur une touche de l'un des deux claviers se fait par une scrutation matricielle. Un niveau haut est envoyé à toute la colonne de touches. S'il y a pression sur une touche ledit niveau haut sera vu sur une ligne. La scrutation de l'ensemble des deux claviers s'effectue en 100 ms avec reconnaissance des rebondissements. Toute pression de touche interrompt le déroulement normal du calcul ou du programme et l'aiguille vers le sous-programme de traitement adapté, par la ligne d'interruption. Un exemple d'application du processeur in dustriel -précédemment décrit sera maintenant présenté ci-dessous. Selon cet exemple, le processeur est utilisé en régulateur-compteur de débit de gaz en coopération avec une tuyère à géométrie variable, telle que celle décrite dans la demande de brevet français n0 76 04 039. On sait en effet, qu'une tuyère dont la géométrie peut varier permet non seulement la régulation d'une détente mais aussi le comptage du gaz qui transite, dans la mesure où la géométrie de la tuyère et les conditions physiques du gaz en amont de celle-ci sont connues. La formule permettant l'élaboration du débit volumique est la suivante oê Pe = pression amont Te = température amont Sc = section du col de la tuyère K1 et Kn sont des coefficients dépendant de la pression amont, de la densité du gaz, et de la température. De façon plus particulière Sc = LD tg &alpha; (1 - L tg &alpha;) (3) 2 D 2 où L = course axiale de l'ogive d'obturation de la tuyère. D = diamètre de base du col de tuyère, sans ogive, angle = angle d'ouverture de l'ogive K1 = A + BPe + CPe2 avec Pe 3 pression amont A = Ai + A2 tn + A3 fn2+A4fn3 en= 1,293 x d d= densité du A1,A2,A3,A4 sont des coefficients gaz empiriques B = f(T) du 2ème degré C = f(T) du 2ème degré Kn = 1,80505 x 107 Le processeur prend en compte trois grandeurs physiques représentées par température représentée par la résistance d'une sonde platine - pression représentée par le courant 4 & 20 mA d'un capteur - déplacement représenté par le courant - lo mA à + 10 mA d'un autre capteur. Ces signaux entrent dans le module d'acquisition-commande 3 où ils sont adaptés au standard lv à 5V du convertisseur analogique-numerique 311, dans le circuit 321' du module d'adaptation 35 puis isolés dans le circuit 322', enfin convertis en une valeur numérique dans le convertisseur 311, On voit ici l'intérêt des modules d'adaptation de la carte acquisition-commande. A partir de ces données physiques, le processeur calcule le débit. Le calcul demande non seulement la connaissance d'une bibliothèque arithmétique mais aussi celle du calcul d'une racine carrée et d'une tangente. Le processeur arithmétique ne demande, pour effectuer ces lourds calculs, qu'une série d'instructions lui envoyant un code adéquat. Le processeur arith métique recale automatiquement l'emplacement de la virgule, sans logiciel extérieur, pour que les calculs soient faits avec un maximum de précision. L'intérêt des mémoires 133 du type EAROM est mis en valeur par le nombre important des coefficients modifiables : échelles des capteurs pour un étalonnage précis (6 informations), coefficient Kn d'étalonnage de la tuyère, densité du gaz. Ces valeurs doivent être données avec une précision minimale de 4 digits, ce qui, selon l'art antérieur, reviendrait à prendre en com te 8 x 4= 32 roues codeuses dont le volume, le cablage et la manipulation sont importants, pour avoir un-dispositif sauvegardé en toutes circonstances, dans le cas où les mémoires 133 ne seraient pas présentes. Certaines configurations plus complexes exigent la sauvegarde d'un nombre plus important de paramètres qui est rendue aisée avec la présence des mémoires EAROM. Cette application au regulateur-compteur peut posséder un affichage local permettant de connaitre le débit Instantané, le cumul journalier, les débits minimaux et maximaux, etc... Le choix de l'affichage est fait par le clavier fonctionnel lumineux 23. Si l'utilisateur n'a besoin de connaitre qu une seule valeur, par exemple le débit, le clavier local pourra être supprimé et un clavier embrochable sera mis à la disposition de l'opérateur lors de l'étalonnage de la tuyère. De plus, le cumul peut être effectue sur un compteur électromécanique commandé directement par les sous-ensembles 1 et 3. Le processeur selon l'invention peut être appliqué de la même manière & d'autres types de systèmes, comme par exemple un système de conduite de four de verrerie, alimenté en gaz, qui doit être piloté en fonction des caractéristiques physiques du gaz. Les divers coefficients entrant dans les formules de calcul sont stockes dans les mémoires 133 du processeur. Lors de la mise en place de la régulation , le constructeur peut ainsi à l'aide du sous-ensemble 2 d'affichage-dialogue constitué éventuellement d'éléments déconnectables, suivre et modifier à volonté in situ la réponse du processus. Après la mise au point, les paramètres stockes dans les mémoires 133 ne peuvent être détruits intempestivement et le système peut fonctionner de façon complètement automatique. Bien entendu diverses modifications et adjonctions peuvent être apportées par l'homme de l'art aux dispositifs qui viennent d'être décrits uniquement à titre d'exemples non limitatifs, sans sortir du cadre de protection de l'invention. REVENDICATIONS 1.;Processeur industriel modulaire compact, pour la gestion directe d'un processus industriel el qu'une boucle de régulation, comprenant un bloc å'2li- mentation basse tension, un microprocesseur une unité de calcul arithmétique, plusieurs unités de mémoire, une horloge, une chaîne de cadencement et des circuits intermédiaires d'adaptation, caractérisé en ce qu'il comprend au moins une unité de mémoire non volatile â semi-conducteur effaçable et inscriptible électriquement par mots pour conserver de façon durable, y compris en cas de disparition de l'alimentation électrique au niveau du circuit mémoire, des paramètres dont au moins certains sont destinés & être utilisés par l'unité de calcul arithmétique en combinaison avec des données nu mériques fluctuantes émanant du processus & gérer, et des moyens d'effacement et d'inscription électrique ce ladite unité de mémoire non volatile commandés directe ment par le microprocesseur. 2.- Processeur industriel selon la revendication 1, caractérisé en ce que l'unité de mémoire non volatile à semi-conducteur effaçable et inscriptible électriquement par mots est du type EAROM ou EEROM. 3.- Processeur industriel selon la revendication 1 ou la revendication 2, caractérisé en ce qu'il comprend un convertisseur de tension continu-continu relie à la source d'alimentation basse tension et à l'unité de mémoire non volatile à semi-conducteur cff-- çable et inscriptible électriquement. 4.- Processeur industriel selon l'une quel- conque des revendications 1 & 3, caractérisé en ce que les unités de mémoire comprennent en outre au moins une unité de mémoire vive volatile, à semi-conducteur, adressable, à lecture, écriture et effacement, du type RAM, pour l'inscription de données numériques flu-tuantes émanant du processus & gérer ou sty dirigeant, et au moins ne unité de mémoire morte non volatile, à semi-conducteur, adressable, le cas échéant programmable ou reprogrammable au moyen de dispositifs extérieurs au processeur, du type ROM, PROM, EPROM ou REPROM, pour l'inscription d'instructions de programmation pour la gestion du processus. 5.- Processeur industriel selon l'une quelconque des revendications & 4, caractérisé en ce que les éléments de gestion, mémorisatIon et calcul comprenant le microprocesseur, l'unité de calcul arithmétique, les unités de mémoire, l'horloge, la chaine de cadencement, les circuits intermédiaires d'adaptation & un bus système et les moyens d'effacement et d'inscription électriques de l'unité de mémoire non volatile effaçable et inscriptible sont disposes et câblés dans un module unique comprenant une seule carte de circuit imprime. 6.- Processeur industriel selon la revendication 5, caractérisé en ce que sur la carte de circuit Imprimé de Gsstiona flemorisation -Calcul, l'horloge est disposée à proximité immédiate du microprocesseur et de l'unité de calcul arithmétique. 7.- Processeur industriel selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la chaîne de cadencement comprend des moyens pour engendrer des signaux de cadencement de fonctionnement des différents organes raccordés au processeur, des moyens de surveillance de la chronologie et de la durée des opérations commandées par le processeur et des moyens de déclenchement d'une réinitialisation desdites opérations lorsqu'un défaut est détecté par lesdits moyens de surveillance de chronologie et de durée. 8.- Processeur industriel selon l'une quelconque des revendications 1 a 7, caractérisé en ce qu'il comprend des circuits d'acquisition de données et de commande d'organes, câblés sur une carte unique de circuit imprime regroupant un convertisseur analogiquenumérique, des circuits d'interface programmable universelle, un circuit d'acquisition de temps réel et des modules précâblés d'isolement et d'adaptation des signaux du processus industriel & un standard universel vu du convertisseur analogique-numérique. 9.- Processeur industriel selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'il comprend des circuits d'acquisition de données et de commande d'organes comprenant des circuits de multiplexage incorporé s sous forme de circuits unitaires & chaque module précâblé d'adaptation & un signal du processus industriel, 10.- Processeur industriel selon l'une quelconque des revendications 5 9, caractérisé en ce qu'il comprend un bloc périphérique d'affichage dialogue comprenant des circuits d'interface d'adaptation connectés titre permanent au bus système alimentant l'ensemble des éléments de Gestion - Mémorisation - Calcul et des éléments d'entrée-sortie tels que clavier, imprimante, afficheur, mémoire de transfert qui sont implantables indépendamment les uns des autres sur lesdits circuits d'interface d'adaptation, ou couplables par une liaison bidirectionnelle avec un circuit de couplage inclus dans les circuits d'interface d'adaptation 11.- Processeur industriel modulaire compact, pour la gestion directe d'un processus industriel tel qu'un système de surveillance, comprenant un bloc d'alimentation basse tension, un microprocesseur, plusieurs unités de mémoire, une horloge, une chaîne de cadencement et des circuits Intermédiaires d'adaptation, carac térisé en ce qu'il comprend au moins une unité de memoire non volatile semiconducteur effaçable et inscriptible électriquement par mots pour conserver de façon durable, y compris en cas de disparition de l'ail- mentation électrique au niveau du circuit mémoire, des données numériques servant de référence pour des opérations logiques effectuées par le microprocesseur, ou susceptibles de donner lieu à des relevés périodiques, et des moyens d'effacement et d'inscription électriques de ladite unité de mémoire non volatile commandés directement par le microprocesseur.