Brevet FR2479590A1 — publié le 19811002

L'invention a pour objet un circuit de protection à réponse rapide pour un ou plusieurs transistors de puissance, ainsi qu'un dispositif d'alimentation électrique à découpage comportant un tel circuit. Dans les circuits classiques d'alimentation à découpage recevant la tension secteur ou les convertisseurs continu-continu, qui comportent notamment des transistors de puissance, il existe en général un sys tème d'asservissement en tension ou en courant pour réguler la tension ou le courant de sortie du circuit. L'asservissement, qu'il soit en courant ou en tension, est en général réalisé en commutation, c'est-a-dire qu'il est appliqué sur la base d'un transistor de puissance un signal tel que le transistor soit alternativement saturé ou bloqué , la durée pendant laquelle le transistor est en état saturé est appelée angle de passage. Une importante difficulté rencontrée lors de la définition d'un tel circuit est le contrôle efficace qui doit être fait du sur-courant dans les transistors de puissance pendant les surcharges ou les courtcircuits qui peuvent survenir à la sortie du circuit, ces sur-courants pouvant entraîner la destruction des transistors. Les données qui sont critiques pour la détermination d'un tel circuit de contrôle sont d'une part le temps de réponse des circuits et d'autre part le temps de déstockage des transistors de puissance utili sés. La présente invention a pour objet un circuit assurant la protection d'un transistor de puissance, ou de plusieurs transistors montés en parallèle, ayant pour fonction la réduction de l'angle de passage du transis tor, et ce avec un temps de réponse faible. Elle a également pour objet un circuit réalisant un changement de la fréquence des signaux commandant la conduction du transistor, lorsque le temps de déstockage du transistor devient supérieur à l'angle de passage souhaité. Plus précisément, le circuit selon l'invention comporte - des moyens de détection fournissant un signal élec trique dit de détection, caractéristique du fonction nement du transistor de puissance à protéger, tel que le courant le traversant ; - des moyens de comparaison du signal de détection à un signal de référence - des moyens de commande du transistor de puissance, recevant à la fois un signal périodique prédéfini et le signal résultant de la comparaison précédente ces derniers moyens fournissent un signal de commande au transistor de puissance, rendant celui-ci conduc teur pendant une durée (angle de passage) fonction du signal de comparaison, assurant ainsi la réduc tion de l'angle de passage quand il apparait une sur charge ou un court-circuit à la sortie du dispositif. Dans un mode de réalisation, le circuit selon l'invention comporte de plus - un générateur d'impulsions, recevant le signal fourni par les moyens de détection et fournissant des impul sions en synchronisme avec le signal périodique pré défini ; - un circuit monostable, recevant le produit logique des impulsions engendrées par le générateur précédent avec le signal de comparaison - des moyens-d'inhibition du signal périodique précédent, pendant la durée du signal fourni par le circuit mo nostable. L'invention a également pour objet un dispositif d'alimentation électrique à découpage, comportant un tel circuit de protection. D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les dessins annexés qui représentent - la figure 1, le schéma général d'une alimentation à découpage - la figure 2, le schéma synoptique d'un premier mode de réalisation du circuit selon l'invention ; - la figure 3, le schéma électrique d'une alimentation à découpage de type forward, incluant le circuit de la figure précédente - la figure 4, a à d, des diagrammes en fonction du temps illustrant le fonctionnement du dispositif de la figure 2 ;; - la figure 5, un schéma synoptique d'un deuxième mode de réalisation du dispositif selon l'invention - la figure 6, le schéma électrique du mode de réalisa tion de la figure précédente - la figure 7, a à h, des diagrammes en fonction du temps illustrant le fonctionnement du circuit des figures 5 et 6. La figure 1 est donc le schéma général d'une alimentation à découpage. Celle-ci se compose principalement de trois circuits - un étage de puissance, repéré Ep, constitué par exem ple par un transistor de puissance, recevant la ten sion d'entrée U de l'alimentation, qui peut être par e exemple la tension du secteur - un transformateur T, au primaire duquel est connecté l'étage de puissance Ep - un filtre de sortie F, de type LC, connecté au secon daire du transformateur T et délivrant la tension de sortie Us de l'alimentation. La régulation d'un tel circuit a été Schématisée par une boucle de réaction connectée à la sortie du filtre F et permettant de commander l'étage de puissance Ep, comportant au moins un circuit de détection de la tension de sortie Us ou du courant de sortie, et la comparaison de cette grandeur de sortie à une référence fixe, ces éléments étant symbolisés par un circuit de régulation R délivrant un signal de commande de l'étage Ep. La figure 2 est le schéma synoptique d'un premier mode de réalisation du circuit selon l'invention. Sur ce schéma, on retrouve l'étage de puissance Ep, le transformateur T et le filtre F, connectés de la même façon, admettant une tension d'entrée Ue et délivrant une tension de sortie Us. Dans ce mode de réalisation, le circuit de réaction comporte un détecteur Dp du courant traversant le transistor qui constitue l'étage de puissance Ep, ce détecteur étant situé de préférence, comme représenté sur la figure 2, le plus près possible de l'étage Ep afin de donner une image réelle du courant traversant le transistor. Cette détection peut être réalisée à l'aide d'un transformateur d'intensité d'une résistance, ou de tous autres moyens connus. Le signal fourni par le détecteur Dp, appelé SD, est fourni à un comparateur C, qui reçoit par ailleurs un signal de référence par exemple élaboré à partir de la tension d'entrée Ue Le comparateur C délivre un signal Sc à des moyens de commande CM de l'étage de puissance Ep, le circuit CM recevant par ailleurs un signal périodique prédéfini D, qu'il module en fonction de l'information Sc afin de fournir un signal de commande SM, selon un processus de fonctionnement décrit plus en détails ci-apres. La figure 3 représente le schéma électrique d'une alimentation à découpage d'un type connu sous le nom de "forward", incluant le circuit de protection de la figure 2. Sur ce schéma, on retrouve l'étage de puissance Ep, réalisé par exemple à'aide d'un transistor de puissance dont le collecteur est relié à la tension d'entrée Ue par l'intermédiaire de l'inductance primaire PT du transformateur T et l'émetteur à la masse par l'intermédiaire d'une résistance R1.A l'entrée Ue est relié l'enroulement de récupération LT du transformateur T, dont l'autre borne est reliée à la masse par l'intermédiaire d'une diode D3. t'inductance secondaire ST du transformateur T est reliée au filtre F par l'intermédiaire de deux diodes D1 et D2 connectées de la façon suivante : à une première borne du secondaire ST est connectée la diode D1 dans le sens passant vers une inductance t F du filtre F ; la diode D2 est connectée dans le sens passant de la seconde borne du secondaire ST vers le point commun des éléments D1 et LF ; le filtre F comporte encore une capacité CF connectée entre l'autre borne de l'inductance LF et la seconde borne du secondaire du transformateur T ; la tension de sortie de lealimentation est prélevée aux bornes de la capacité CF La commande de l'étage de puissance Ep est réalisée par le circuit de la figure 2, globalement repéré P1 sur la figure 3, qui est connecté à l'émetteur du transistor Ep2 reçoit un signal périodique prédéfini D et qui délivre un signal de commande SMt amplifié par un amplificateur A et appliqué à la base du transistor Ep. Le comparateur précédent C est relié à l'émetteur du transistor Ep et reçoit un signal SD représentant le courant traversant le transistor Ep. C'est un comparateur logique analogique, détectant le dépassement par le signal reçu (SD) d'un certain seuil SS ; il est par exemple réalisé à l'aide de deux inverseurs en série, 14 et I5, alimentés par un dispositif d'alimentation auxiliaire Ac, qui peut etre lui-meme alimenté à partir de la tension d'entrée Ue (non représenté) ; ce circuit fournit un signal binaire SC, égal à zéro lorsque le signal reçu (SD) est inférieur à une certaine partie de sa tension d'alimentation (typiquement 3 à 7) et égal à un dans le cas contraire.Les inver eurs utilisés dans cette figure, comme dans les suivantes, peuvent être par exemple constitués par des circuits disponibles au catalogue de la Société MOTOROLA sous la référence 14.049. Le signal SC, après passage dans une résistance R3, est appliqué sur la gachette d'un thyristor qui constitue l'élément CM de la figure 2 ; la cathode de ce thyristor est reliée à la masse ; l'anode du thyristor reçoit le signal périodique D par l'intermédiaire d'une résistance R2 ; le signal SM est disponible au point commun de R2 et de l'anode du thyristor C, et appliqué à l'amplificateur A. En l'absence du circuit P1, le fonctionnement de l'alimentation de type forward qui vient d'être décrite est tout à fait classique. I1 sera brièvement rappelé que le signal D commande alternativement l'état saturé ou bloqué du transistor Ep ; lorsque le transistor est conducteur, le transformateur T transmet l'énergie à la charge (connectée aux bornes de la capacité CF), à travers les éléments D1 et LF F pendant cette période, la capacité CF se charge et l'inductance lf emmagasine de 1'énergie ; quand le transistor Ep est bloque, l'inductance LF restitue son énergie à la charge à travers la diode D2, permettant ainsi d'obtenir un signal de sor tie U sensiblement constant. s Les modifications de ce fonctionnement dues au circuit P1 sont expliquées plus en détails à l'aide des diagrammes en fonction du temps de la figure 4. Le diagramme a représente le signal de commande D : il se présente comme une fonction en créneaux de période To, différent de zéro pendant une durée to t0 est en général choisi inférieur ou égal à To/2. Le diagramme b représente d'une part le signal de référence S8 du comparateur C et d'autre part le signal SD représentant la valeur du courant traversant le transistor Ep. Le signal Ss est un signal de valeur constante dans le temps, représenté en traits mixtes. En ce qui concerne le signal SD, il est nul lorsque le signal de commande D est nul, c'est-à-dire que le transistor Ep est bloqué, et lorsque le signal D n'est pas nul (sur le diagramme a, entre tl et t2 par exemple), le signal SD est croissant, selon les caractéristiques du circuit de puissance constitué par le transformateur T, l'inductance de son enroulement primaire et la résistance interne du transistor). Sur le même diagramme b, on a représenté deux modes de fonctionnement différents : sur la seule première partie du diagramme, le signal SD demeure inférieur au signal Ss. Le diagramme c représente le signal SC fourni par le comparateur C et comporte également deux parties, correspondant aux deux parties du diagramme précédent. La première partie du diagramme c illustre le cas où SD est inférieur à SS : le signal SC est alors nul. En conséquence, le signal 8M représenté sur le diagramme d est identique au signal D, toujours pour ce premier mode de fonctionnement. En effet, dans ce cas, la gachette du thyristor CM ne recevant aucun signal, le thyristor n'est pas conducteur et le signal D est transmis au transistor Ep par l'intermédiaire de 1 'am- plificateur A. Si l'on considère maintenant le deuxième mode de fonctionnement de ce dispositif; en se reportant à la deuxième partie des diagrammes b, c et d : le signal D, par exemple entre deux instants t3 et t5, étant différent de zéro, à l'instant t3 le signal SD de vient également différent de zéro et croît jusqu'à un instant t4 où il devient égal au seuil SS ; il devrait croître jusqu'à l'instant t5 où il reviendrait à zéro, en l'absence du circuit P1 ; cette partie de t4 à t5 est représentée sur le diagramme en pointillés. Pendant cette durée, le comparateur C fournit un signal SC nul jusqu'à l'instant t4, c'est-à-dire tant que SD reste inférieur à Ss, et fournit un signal différent de zéro a partir de l'instant t4. A l'instant t3, le signal SM est devenu différent de zéro en synchronisme avec le signal D, jusqu'à l'instant t4 où le signal SC appliqué sur la gachette du thyristor M rendant celui-ci conducteur, le signal D n'atteint plus le transistor Ep, ce qui est schématisé sur le diagramme d par le retour à zéro à l'instant t4 du signal SM. A l'instant t4, le transistor Ep devrait théoriquement repasser à l'état bloqué. Toutefois, du fait de l'existence d'un temps de déstockage (#1) du transistor Ep, le signal SD ne redevient nul qu'à un ins tant t11 égal à t4+#1. A l'instant t11, le signal SC redevient nul à son tour. Par ailleurs,-le thyristor C se désamorce dès que le signal à ses bornes devient nul, à savoir à l1ins- tant t5 où le signal D repasse à zéro. Il est à noter que le temps de désamorçage de l'élément CM doit être inférieur où égal à . 2 il apparaît clairement sur ce diagramme que l'angle de passage du transistor de puissance Ep, qui est égal à t lors d'un fonctionnement normal (entre tl et t2), est réduit d'une durée égale à t4-t5 lorsqu'il se produit une élévation du courant traversant le transistor Epî due par exemple à un court-circuit sur la sortie du dispositif, cette durée étant fonction de l'élévation enregistrée (qui définit l'instant t4). I1 apparait également que l'efficacité du circuit P1 devient nulle lorsque la durée t4 -t3 tend vers zéro dans ce cas, l'angle de passage reste égal à 91 et le courant traversant le transistor Ep n'est plus contrôlé. La figure 5 représente le schéma synoptique d'un deuxième mode de réalisation du dispositif selon l'invention, permettant de répondre à cette situation en diminuant la fréquence du signal (SM) de commande du transistor Ep, ce qui a pour effet de diminuer la puissance moyenne fournie par le transistor. Sur le schéma de la figure 5, on retrouve les memes éléments que sur le schéma de la figure 2, à savoir l'étage de puissance Ep, le transformateur T, le filtre F, le détecteur Dp, un comparateur C et les moyens de commande CMI connectés de la même façon. Le dispositif de la figure 5 comporte en outre un générateur d'impulsions G, recevant le signal 8D fourni par le détecteur D, et un circuit monostable M recevant un signal qui est le produit logique du signal SG fourni par le générateur G et du signal 8C fourni par le comparateur C, le produit logique étant réalisé par une porte ET E1. Le signal fourni par le monostable M est dirigé vers un circuit d'inhibition I, celui-ci recevant par ailleurs le signal périodique D et ayant pour fonction d'inhiber l'application du signal D au circuit CM sur commande du monostable M. La figure 6 représente un mode de réalisation plus détaillé du schéma synoptique de la figure 5. Sur la figure 6, on retrouve le transistor EP dont l'émetteur est connecté à la masse par l'lntermédiaire de la résistance R1 ; le circuit relié au collecteur du transistor Ep n'est pas représenté pour simplifier la figure mais peut être identique au circuit représenté sur la figure 3. Comme précédemment (figure 3), 1'é- metteur du transistor Ep est relié au circuit P1 de réduction de l'angle de passage, qui est avantageusement constitué comme décrit sur la figure 3. Le signal 5M fourni par le circuit P1 est appliqué à la base du transistor Ep par l'intermédiaire de l'amplificateur A. Par ailleurs, le signal SD, dont on rappelle qu'il est l'image du courant traversant le transistor Ep, est appliqué au circuit générateur d'impulsions G, qui est constitué à titre d'exemple par un premier inver seur I1 qui reçoit le signal SD, le transmet après in- version à un second inverseur I2 qui est connecté à son tour en série à une capacité C2 ; la sortie de la capacité C2 est reliée à la masse par l'intermédiaire d'une résistance R et par ailleurs fournit le signal SG de sortie du générateur d'impulsions G. Le produit logique de SG et de SC est appliqué à 11 entrée du circuit monostable M comme décrit figure 5. Ce circuit M est constitué par une résistance R5 recevant le produit logique précédent, connectée en série à une diode D4 puis une capacité C3 puis enfin à la masse ; le point commun de la diode D4 et de la capacité C3 est relié à la masse par l'intermédiaire d'une résistance R6 ; enfin, sur ce point commun est disponible le signal de sortie du circuit M qui est appliqué au circuit d'inhibition I. Le circuit I est par exemple constitué par un inverseur 13 recevant le signal de sortie du monostable M, relié à une entrée d'une porte logique ET E2 dont l'autre entre reçoit le signal D ; la sortie de la porte E2 est reliée à la résistance R2 du circuit P1. Le fonctionnement du dispositif décrit figures 5 et 6 sera exposé à l'aide des diagrammes a à h de la figure 7. Le diagramme a de cette figure reprend identiquement le diagramme a de la figure 4, à savoir la forme du signal D en fonction du temps : un signal en créneau de période To, la durée de sa valeur non nulle étant égale à to. Le diagramme b de la figure 7 représente, de façon analogue au diagramme 4b, le signal SD par rapport au signal de référence Ss auquel il est comparé dans le circuit C, et comporte deux parties, la première partie étant identique à la seconde partie du diagramme 4b, c'est-à-dire illustrant la réduction de l'angle de passage à une valeur inférieure à to. Si l1on considère par exemple le premier angle de passage représenté sur la figure, il commence à un instant tl et se termine à nn instant t11, le signal SD devenant égal à l'instant t4. Le diagramme c de la figure 7 représente le signal SG fourni par le générateur G : celui-ci fournit une impulsion synchrone avec le front de montée du signal SD (instant tl) et de largeur a2 prédéfinie (t5-tl), fonction des valeurs de C2 et R4 , cette largeur e2 est choisie environ égale à deux fois le temps de déstockage (e1) du transistor. Le diagramme d de cette même figure représente le signal SC fourni par le comparateur C. il est identique à ce qui est illustré sur le diagramme 4c, à savoir des impulsions de largeur e1 égale au temps de déstockage du transistor Ep, ces. impulsions étant synchronisées sur l'instant t4. Le diagramme suivant (e) représente le produit logique de SG par Sc, obtenu en sortie de la porte logique E1. Dans le mode de fonctionnement qui est décrit ci-dessus, le temps t4-tl est supérieur à la largeur e2 de l'impulsion 5G , il n'y a donc pas recouvrement dans le temps des impulsions SG et Sc et le signal de sortie de la porte E1 est donc nul. Le diagramme f de la figure 7 représente le signal de sortie du monostable M : dans ce mode de fonctionnement, il est bien entendu nul. Le diagramme g représente le signal SI de sortie du circuit inhibiteur I. Le signal de sortie du monostable étant nul, il ne déclenche pas l'inhibition du signal D, donc le signal Si est identique au signal D. Enfin le dernier diagramme de la figure 7 (h) représente le signal S, obtenu à partir du signal S par le circuit P1 comme représenté sur la figure 4d (2e partie). En se reportant au diagramme b de la figure 7, on voit dans un deuxième mode de fonctionnement que l'angle de passage peut être encore réduit par rapport à ce qui vient d'être décrit : il a été représenté une durée t7-t6 inférieure à t4-tl, t6 étant l'instant de montée du signal D et t7 l'instant où SD devient égal à Sur le diagramme c, il apparaît que le signal SG est toujours une impulsion synchrone avec le front de montée du signal SD, c'est-à-dire déclenchée à l'instant t61 ayant toujours la même largeur e2 et durant jusqu'à un instant t8. Le diagramme d montre le signal SC qui est, on le rappelle, synchronisé sur l'instant t7 et qui est également de largeur constante Gl. Le diagramme e illustre le recouvrement qui se produit dans ce cas entre les deux impulsions, à partir de l'instant t7, et ce, pour une durée e3 qui est égale, suivant la durée t7-t61 à tg-t7 ou t8-t7. Le diagramme f montre le signal fourni par le circuit M : ce signal présente un front de montée à partir de t7 et d'une durée 03, suivi par une décroissance dont la pente est fonction des valeurs des éléments C3 et R6 du circuit M ; on a noté t10 l'instant où ce signal revient à zéro. Le diagramme g montre que le circuit I laisse passer le front de montée du signal D à l'instant t6 (inférieur à t7) mais inhibe celui-ci dès que le signal fourni par le monostable M devient suffisant et ce, jusqu'à l'instant t10 où le signal de sortie du monostable M redevenant nul, une autre impulsion peut être alors transmise. Dans l'exemple représenté sur la figure, la durée t10-t7 est telle que la fréquence des impulsions SI soit divisée par deux. La fréquence de fonctionnement en court-circuit est déterminée en fonction de l'inductance de fuite primaire-secondaire du transformateur T, ainsi que de la résistance interne du circuit. Enfin, la constante de temps ( 4) de charge de la capacité C3 est définie en fonction du temps de montée (T1) et de l'amplitude maximale du courant collecteur du transistor Epp lors d'un court-circuit sur la sortie du dispositif : e44 T1/2. Il ressort de ce qui précède que le circuit constitué par les ensembles G, M et I, ayant pour effet la diminution de la fréquence des impulsions de commande de la conduction du transistor de puissance Ep, ne fonctionne que lorsque le circuit P1 de réduction de l'angle de passage fonctionne lui-meme, et devient insuffisant. A ce moment, l'angle de passage devient constant quelle que soit la surcharge en sortie, mais le nombre d'impulsions varie. REVENDICATIONS 1. Circuit de protection à réponse rapide pour transistor de puissance, caractérisé par le fait qu'il comporte - des moyens de détection (Dp) fournissant un signal électrique (SD) dit de détection, caractéristique du fonctionnement du transistor (Ep) - des moyens de comparaison (C) du signal de détection (SD) à un signal de référence (sus) ; - des moyens de commande (CM) du transistor (Ep)r rece vant d'une part un signal (D) périodique (T) prédé fini et d'autre part le signal (SC) résultant de la comparaison précédente, ces moyens de commande four nissant au transistor (Ep) un signal de commande (SM) tel que le transistor soit conducteur pendant une durée fonction du signal (SC) résultant de la compa raison précédente. 2. Circuit de protection selon la revendication 1, caractérisé par le fait qu'il comporte en outre - un générateur d'impulsions (G), recevant le signal de détection (SD) et fournissant des impulsions (SG) en synchronisme avec le signal (D) périodique pré défini - un circuit monostable (M)1 recevant le produit logique des impulsions précédentes (SG) avec le signal (suc) résultant de la comparaison ; - des moyens d'inhibition (I) du signal périodique pré défini (D), pendant a durée du signal fourni par le circuit monostable (M). 3. Circuit de protection selon la revendication 1, caractérisé par le fait que le signal électrique de détection (SD) est l'image du courant traversant le transistor (ex). 4. Dispositif d'alimentation électrique à découpage, comportant un étage de puissance (Ep) comportant un transistor de puissance, un transformateur (T) et un filtre de sortie (F), caractérisé par le fait qu'il comporte un circuit de protection selon l'une des revendications précédentes.