Brevet FR2484173A1 — publié le 19811211

"Circuit logique supraconducteur." La présente invention concerne un circuit logique supraconducteur du type à couplage de courant qui ne comprend pas d'interféromètre à quantum de flux magnétique et, elle a trait, plus particulièrement, à un circuit logique supracon- ducteur constitué par des jonctions Josephson, lesquelles peuvent être utilisées pour diverses sortes de circuits lo- giques, ces circuits logiques supraconducteurs présentant un gain élevé en courant ainsi qu'une large marge de fonctionne- ment Les circuits logiques supraconducteurs classiques sont clas- sés grosso modoselon le système d'entréeen circuit du type à couplage magnétique et en circuit du type à injection de courant. Dans un circuit logique supraconducteur du type à couplage magnétique, un signal d'entrée est couplé magnéti- quement à une boucle comprenant une jonction Josephson et une inductance, et les opérations logiques sont obtenues par une commutation dans l'état de tension non-nulle de la la jonction Josephson, comme décrit dans le brevet US N0 3 978 351. Dans cet exemple, la jonction Josephson et l'in- ductance constituent un interféromètre à quantum de flux magnétique et le produit L-IJ étant au dessus de l'induc- tance L et le courant critique IJ de la jonction Josephson est choisi de manière à être voisin d'un quantum de flux magnétique c0. Par conséquent, si on fait en sorte que le courant critique IJ soit faible pour diminuer la consom- mation d'énergie, il faut que l'inductance L soit importante, ce qui rend difficile la réalisation d'un circuit compact et la réduction de la vitesse de fonctionnement. Par contre, si on réduit l'inductance L pour obtenir une vitesse de fonc- tionnement plus élevée, la densité du courant critique IJ augmente et la consommation d'énergie s'accroît. De plus, le circuit est soumis à l'influence de bruits magnétiques extérieurs, à une inductance parasite, etc. ce qui se tra- duit par des fluctuations considérables et un fonctionnement faible. Un tel circuit est également imparfait en ce sens qu'une connexion uniforme et efficace d'un grand nombre de fils d'entrée est difficile à réaliser du point de vue structural. On a proposé comme amélioration à ce circuit, un circuit logique supraconducteur du type à injection de courant qui ne comprend pas d'interféromètre à quantum de flux magnétique. Dans un circuit logique supraconducteur du type à injection de courant, le courant est directement appliqué à la jonction Josephson pour commuter celle-ci dans l'état de tension non-nulIZafin d'exécuter les opérations logiques. Un circuit logique supraconducteur de la technique antérieure du type à injection de courant qui ne comprend pas d'xnterférOfrêtre à quantum de flux magnétique est décrit dans l'ouvrage IEDM "Josephson Direct Coupled Logic (DCL)" (1492, 12), IBM. Dans cet exemple, on élimine les défauts du circuit logique supraconducteur du type à couplage magnétique qui comprend un interféromètre à quantum de flux magnétique. Toutefois, le seuil pour la détermination de la sensibilité est fixé uniquement par la commutation de l'état de tension non-nulk_ d'une seule jonction Josephson de sorte que l'on ne peut obtenir qu'un gain en courant de 1 au maximum. Par conséquent, bien qu'il soit avantageux d'utiliser ce circuit comme un interrupteur, il est difficile de l'appliquer aux diverses sortes de circuits logiques. La présente invention a pour objet un circuit logique supraconducteur qui élimine les défauts des circuits de la technique antérieure, présente une sensibilité élevée et, par conséquent, un gain élevé ainsi qu'une large marge de fonctionnement, et qui est avantageux en ce qui concerne un assemblage en diverses sortes de circuits logiques. Pour obtenir les objets ci-dessus ainsi que d'autres objets, la présente invention a trait à un circuit logique supraconducteur comprenant une porte logique de base, c'est- à-dire fondamentale, la dite porte logique de base consistant: en des première et seconde bornes d'entrée reliées au moins à deux points de connexion ou noeuds d'un circuit en pont comportant quatre branches; une borne de sortie reliée à au moins un des points de connexion dudit circuit en pont; un circuit série comprenant une première résistance et une première jonction Josephson entre lesdites première et seconde bornes d'entrée et de manière à constituer la première bran- che dudit circuit en pont; un circuit parallèle comprenant une seconde résistance et une seconde jonction Josephson mon- tée entre ladite première borne d'entrée et une borne de mise à la masse dudit circuit en pont de manière à constituer la seconde branche; une troisième résistance montée entre la- dite seconde borne d'entrée et un desdits points de connexion dudit circuit en pont de manière à constituer la troisième branche dudit circuit en pont; et une troisième jonction Josephson montée entre les-dit, point de connexion avec la troisième résistance et ladite borne de mise à la masse de manière à constituer la quatrième branche dudit circuit en pont. Avec une telle structure, le circuit ne constitue pas un interféromètre à quantum de flux magnétique de sorte qu'il est susceptible d'un fonctionnement extrêmement stable ainsi que d'une intégration poussée et il peut permettre d'obtenir les avantages que procure un circuit du type à - injection de courant, à savoir une faible consommation d'é- nergie et un fonctionnement à vitesse élevée. Ce circuit peut présenter un gain en courant important, peut avoir une large marge de fonctionnement et peut être appliqué facilement aux divers circuits logiques tels que les circuits ET, OU, INVERSEUR, OU exclusif, et OU majoritaire. On va maintenant décrire de façon plus détaillée la présente invention en se référant aux dessins annexés, sur lesquels: - la figure 1 est un schéma de principe d'une porte logique de base,c'est-à-dire fondamentale, selon un mode de réalisation de la présente invention; - la figure 2 est un graphique montrant la caractéristi- que tension-courant d'une jonction Josephson; - la figure 3 est un graphique montrant les courbes de valeur de seuil utilisées pour déterminer la marge de fonctionnement de la porte logique de base selon le mode de réalisation de la présente invention représenté sur la figure 1; la figure 4 est un schéma de principe montrant une variante du circuit de la figure 1; - la figure 5 est un schéma de principe montrant un au- tre mode de réalisation de la présente invention; - la figure 6 est un schéma de principe montrant un autre mode de réalisation du circuit de la figure 5; - la figure 7 est un schéma de principe montrant un autre mode de réalisation encore du circuit de la figure 5; - la figure 8 est une vue montrant une autre variante du circuit de la figure 5; - la figure 9 est un schéma de principe montrant le cas dans lequel le circuit ayant la structure représentée sur la figure 1 est utilisé comme porte logique pour réaliser d'autres fonctions logiques; - la figure 10 est un schéma de principe montrant le cas d'un autre circuit logique fondé sur la porte de base de la figure 9; - la figure 11 est un schéma de principe utilisé pour réaliser d'autres fonctions logiques selon un autre mode de réalisation encore de la présente invention; - la figure 12 est une vue montrant une autre varian- te du circuit de la figure Il, - la figure 13 est un schéma de principe autre mode de réalisation encorefondé sur la de la figure 11 - la figure 14 est un schéma de principe autre mode de réalisation encorefondé sur la de la figure 11; - - la figure 15 est un schéma de principe autre mode de réalisation encorefondé sur la de la figure 12; - la figure 16 est un schéma de principe montrant un porte de base montrant un porte de base montrant un porte de base montrant un mode de réalisation dans lequel la porte logique de base de la figure 1 est reliée à une autre porte logique en tant qu'étage d'amplification de courant; - la figure 17 est un schéma de principe montrant un mode de réalisation dans lequel le circuit de la figure 16 est en outre relié à une autre porte logique en tant gu'éta- ge d'amplification de courant - la figure 18 montre un mode de réalisation de la confi- guration de circuit représentée sur la figure 16 o une induc- tance est présente entre la borne de sortie et la borne d'en- trée de porte logique de base; - la figure 19 est un schéma de principe montrant un autre mode de réalisation dans lequel le même circuit que la porte logique de base de la figure 1 est monté symétriquement par rapport à la résistance de.charge; - la figure 20 est un schéma de principe d'une autre porte logique de base selon un autre mode de réalisation encore de la présente invention - la figure 21 est un graphique montrant les courbes de valeurs de seuil servant à déterminer la marge de fonc- tionnement de la porte logique de base de la figure 20; - la figure 22 est un schéma de principe montrant une autre variante de la porte de la figure 20; - la figure 23 est un schéma de circuit montrant une autre variante encore de la porte de la figure 20; - la figure 24 est un schéma de principe montrant une autre variante encore de la porte de la figure 20; la figure 25 est un schéma de principe montrant un mode de réalisation dans lequel la porte logique de base de la figure 1 est reliée aux première et seconde bornes d'entrée de la porte de la figure 20; - la figure 26 est un schéma de principe montrant le cas dans lequel la configuration de circuit de la figure 30 est utilisée comme porte logique pour réaliser d'autres fonctions logiques; - la figure 27 est un schéma de principe montrant le cas dans lequel les portes logiques de base des figures 1 et sont reliées pour réaliser d'autres fonctions logiques; - la figure 28 est un schéma de principe d'une porte logique dans laquelle deux portes logiques de base de la figure 20 sont reliées pour réaliser d'autres fonctions logiques; - - la figure 29 est un schéma de principe d'une porte logique qui est reliée aux portes logiques de base des figures 1 et 20 de manière que la séparation de l'entrée et de la sortie soient possibles; et - la figure 30 est un schéma de principe d'une porte lo- gique qui relie la porte logique de base de la figure 1 à une multiplicité de portes logiques modifiées en vue de réaliser d'autres fonctions logiques. La figure 1 montre un circuit en pont fondamental pour un circuit logique supraconducteur de la présente invention, dans lequel un circuit série comprenant une première résistan- ce Rl et une première jonction Josephson Jl est montée entre une première borne d'entrée Tl et une seconde borne d'entrée T2, en constituant ainsi une première branche du circuit en pont. Un circuit parallèle consistant en une seconde résis- tance R2 et une seconde jonction Josephson J2 est montée entre la première borne d'entrée Tl et une borne T3 de mise à la masse de manière à constituer une seconde branche du circuit en pont. Une troisième résistance R3 est montée entre la seconde borne d'entrée T2 et une borne de sortie T4 de maniè- re à constituer une troisième branche du circuit en pont. Une troisième jonction Josephson J3 est montée entre la borne de sortie T4 et la borne T3 de mise à la masse de manière à constituer une quatrième branche du circuit en pont. Une résistance de charge RL1 est reliée à la borne de sortie T4 de manière à constituer une porte logique G de base. Les ca- ractérisques tension--courant de chacune des première, seconde et troisième jonctions Josephson représentées sur la figure 1 peuvent être Gcome celles de la figure 2. Lorsque l'inten- sité d'un courant critique qui pénètre dans la jonction Josephson est inférieure à IJ, on voit que cette jonction Josephson passe à un état supraconducteur A dans lequel la résistance est nulle et aucune tension n'apparat aux bornes de cette jonction. Quand un courant IJ pénètre dans la jonc- tion Josephson, le point de fonctionnement se déplace le long d'une courbe de charge B et cela jusqu'à une intersec- tion Q avec une courbe caractéristique courant-tension C, et la jonction Josephson cesse d'être dans l'état supraconduc- teur. A}'xintersection Q, la jonction Josephson a une résis- tance qui dépend de la valeur de la résistance de charge RL1 248417t et une tension voisine d'une tension VG apparaît aux bornes de la résistance RLl. Dans ces conditions, on dit que la jonc- tion Josephson a été commutée dans un état de tension non- nul. Si la résistance de charge RLl est faible, l'intersec- tion Q qui est le point de fonctionnement se déplace jusqu'à une région D (figure 2) appelée région "subgap" dans la technique anglo-saxonne et la résistance de la jonction Jo- sephson (résistance du "subgap") devient RSGo Le circuit se- lon le mode de réalisation de la présente invention représen- O1 té sur la figure 1 et qui comporte un circuit en pont compre- nant des jonctions Josephson présentant les caractéristiques tensioncourant décrites ci-dessus fonctionne de la manière que l'on va expliquer ci-après. Un courant de polarisation Ig est tout d'abord appliqué à la seconde borne d'entrée T2. Ce courant de polarisation Ig se divise en fonction du rapport de valeur de résistances RI et R3; le courant parvient à la masse en partie à travers les première et seconde jonc- tions Josephson Jl et J2 et en partie à travers la troisième jonction Josephson J3. Le courant de polarisation Ig doit avoir une intensité telle qu'il ne puisse faire passer une jonction Josephson dans l'état de tension non-nu/hsans apport de courant supplémentaire. Ensuiteg un courant Ic est appli- qué à la première borne d'entrée Tl. Une fraction du courant de polarisation Ig et le courant d'entrée total Ic circulent à travers la seconde jonction Josephson J2 et la fait passer dans l'état de tension non-nuJe0 La conditiontide seuil pour commuter la jonction Joseph- son J2 est donnée par l'équation suivante Ri+R3 Rl+R3 Tg +Ic >1J2 - eo ( 1) o IJ2 est le courant critique de la jonction Josephson J2o Il en résulte que la jonction Josephson J2 prend une résistan- ce élevée, et qu'une fraction du courant d'entrée Ic qui cir- culait avant la commutation de la jonction Josephson J2 prend la valeur (R2/(Rl + R2 + R3) Ic et parvient à la masse à - travers le circuit série de la première jonction Josephson Jl et la résistance Rl, la troisième résistance R3 et la troisième jonction Josephson J3. De plus, du fait que la jonction Josephson J2 présente une résistance élevée, la fraction du courant de polarisation Ig qui circule à travers la résistance R1 t la jonction Josephson J1 diminue et la fraction de courant qui circule à travers la résistance R3 et la jonction Josephson I3 augmen- te. Du fait que le courant circulant à travers la troisième jonction Josephson J3 augmente, il en résulte que cette troisième jonction Josephson J3 passe à l'état de tension non-nulIeet présente une résistance élevée. La condition de seuil pour la commutation de J3 est donnée par l'équation suivante: R2' R1+R2' RiR1+'+R3c +R3g X IJ3 (2) o IJ3 est le courant critique de la jonction Josephson J3 et R2' est la résistance en parallèle comprenant la résistance de la jonction Josephson J2 et la résistance R2. La valeur de la résistance R2 répond à la relation R2 4 Rsi o Rsi Et la résistance de la jonction Josephson J3 au point de fonctionnement Q. Si les valeurs de résistances Rl, R2 et R3 sont plus petites que les valeurs RS1, RS2 et RS3 des résis- tances de jonction Josephson J1, J2 et J3 aux points de fonctionnement respectifs et si la valeur du courant de polarisation Ig est supérieure à la valeur du courant criti- que IJ1 circulant à travers la jonction Josephson J1, c'est- à-dire si Ig > IJ1... (3), la majeure partie du courant d'entrée Ic parvient à la masse à travers la résistance R2. Dans ces conditions, le courant de polarisation Ig parvient à la masse à travers le circuit série comprenant la résis- tance Rl et la jonction Josephson J1 ainsi que la résistance R2. Par conséquent, le courant qui circule à travers la jonc- tion Josephson J1 augmente de sorte que la jonction Josephson J1 passe dans l'état de tension non-nullet présente une résistance élevée. Enfin, le courant de polarisation Ig est obtenu en tant que courant de sortie aà. la résistance de charge RL1 ou à la borne de sortie T4. Dans ces conditions, du fait que la jonction Josephson J3 présente une résistance élevée, la première borne d'entrée T1 et la borne de sortie T4 sont séparées électriquement, ce qui sépare complètement les si- gnaux d'entrée et de sortie à l'endroit de cette porte. On peut donc éviter un fonctionnement erroné de la charge bran- chée à la borne de sortie T4. On va décrire en se référant à la figure 3 la courbe de seuil de fonctionnement de la configuration de circuit représentée sur la figure 1. La valeur de seuil de la jonction Josephson J2 pour une transformation dans l'état de tension non-nulLepeut être représentée par la courbe (a) de la figure 3 suivant l'équation (1) précitée. Le gain en courant sert de référence pour déterminer la sensibilité de la porte dans l'exécution de l'opération de commutation en réponse à un faible courant d'entrée pour obtenir un courant de sortie plus important. Ce gain peut être donné approximativement, dans le cas d'une porte générale, par le gradient de la courbe de seuil à un niveau de signal de polarisation relativement élevé. Quand on obtient le gain en courant à partir de la courbe de seuil (a) de la figure 3, ce gain en courant est égalb(Rl + R3)/R3 fois le courant d'entrée Ic. Le gain en courant est donc tou- jours plus important que 1 et sa valeur est déterminée uni- quement par le rapport de valeur desrésistancEs Quand les valeurs desrésistances Rl et R3 sont égales, on peut obtenir un gain en courant de 2. On peut obtenir un gain en courant plus élevé en adoptant un rapport Rl/R3 plus grand. La valeur de seuil de la jonction Josephson J3 pour une transformation dans l'état de tension non-nullepeut être R1+R2'+R3 IJ3 tiré de l'équation(2) lorsque exprimée par Ig > Rl+R2.J iéd 'qain2 osu le courant d'entrée Ic = O et la courbe de valeur de seuil peut être représentée par (b) sur la figure 3. La courbe de valeur de seuil de la onction Josephson J1 pour une camputation dans l'état de tension non-nulle peut être représenté par (c) de la figure 3.Par conséquent, la région A délimitée par les courbes de seuil représentées par (a), (b) et (c) détermine la région qui permet la marge de courant de fonctionnement. On peut modifier la marge de fonctionnement en déplaçant les courbes de seuil (a), (b) et (c) en choisissant arbitrairement les valeurs des résistances utilisées dans la porte de base; la marge de fonctionnement n'est donc pas limitée à la région représentée sur la figure 3. La marge de fonctionnement pour l'obtention d'un gain élevé en courant est déterminée par les positions relatives de courbe de seuil (a), (b) et (c) déterminées par les valeurs des résistances choisies et par la valeur critique du courant de polarisation. On peut obtenir un gain en cou- rant de 3 lorsque la-position de l'intersection de la courbe de seuil (a) et de la courbe de seuil (b) est supérieure à 50 % de la valeur critique du courant de polarisation Ig si, par exemple, Rl = 2R3, RlJl = IJ,5, et Rl, R3 4- R2 4d RL RJ2. Grâce à une sensibilité élevée, la commutation de cette porte logique est possible avec un faible courant d'entrée Ic, ce qui pernet une sortance parallèle plus importante. On peut obtenir une sortance supérieure à 3 tout en conservant une large marge de fonctionnement.- Avec cette porte, l'amplitude critique du courant d'entrée n'est pas limitée. Ceci indique que le circuit fonctionne normalement même lorsque plusieurs courants d'entrée sont appliqués simultanément à la borne d'entrée Tl. Avec cette porte, on peut obtenir dans ce cas, une grande entrance. Plus spécifiquement, la première borne d'entrée Tl représentée sur la figure 1 peut être remplacée par trois bornes d'entrée TA1, TA2 et TA3 (non représentées). Dans ce cas, la porte ne peut être commutée que si un signal d'entrée est appliqué à l'une quelconque des trois bornes d'entrée. On va supposer que des signaux d'entrée IAI, IA2 et IA3 sont appliqués respectivement aux bornes d'entrée TA1, TA2 et TA3. La borne de sortie T4 fournit alors une somme logique de ces signaux d'entrée, c'est-à-dire IA1 +IA2 +IA3. En outre, si le signal de polarisation Ig est appliqué au circuit en plus de circuits d'entrée IA1, IA2 et IA3, la borne de sortie T4 donne un produit logique de Ig et IA1 + IA2 +IA3,c'est-à-dire Ig(IAl + IA2 + IA3). La vitesse de fonctionnement de cette porte logique ne dépend uniquement que de la capacitance de la jonction Josephson. Ainsi, du fait que le retard de propagation intro- duit par l'inductance n'est pas inclus et qu'une sortance parallèle est possible, la vitesse de fonctionnement devient élevée. Du fait que le pont de la porte logique ne comprend pas d'inductance, cette porte peut avoir avantageusement des dimensions réduites Bien que la borne de sortie T4 soit reliée au noeud de connexion o se raccorde la résistance R3 et la jonction Josephson J3 dans le mode de réalisation représenté sur la figure 1, la borne de sortie T4 pourrait être placée dans la même position que la première borne d'entrée Tl de la figure 1, tel qu'il apparaît sur la figure 4. Bien que le fonctionnement du circuit ne soit pas décrit, ce circuit fonctionne de la même manière que celle décrite à propos du mode de réalisation de la figure 1 et, par conséquent, on peut obtenir des avantages similaires avec ce mode de réali- sation. Dans ces modes de réalisation, la borne de sortie T4 peut être reliée au point de connexion P. On va maintenant décrire en se référant à la figure 5 un autre mode de réalisation de la présente invention. Sur la figure 5, la configuration du circuit est la même que celle représentée sur la figure 1 sauf qu'une résistance de dériva- tion RBlest branchée entre, d'une part, un point de conne- xion Pl qui se raccorde à la première jonction Johnson Ji et la première résistance Ri qui constitue la première bran- che du circuit en pont de la figure 1 et, d'autre part, un second noeud de connexion P2 qui se raccorde à la troisième résistance R3 et la troisième jonction de Johnson J3 et auquel est reliée la borne de sortie T4. La valeur de la résistance de dérivation RB1 est calculée de manière à être suffisamment plus faible que celle des résistances Ri, R2 et R3. La valeur de la seconde résistance R2 doit être calculée de manière à être plus faible que la valeur de la résistance de charge RLl Toutefoisles valeurs ohmiques absolues de la première résistance Rl et de la troi- sième résistance R3 peuvent être choisies arbitrairement si le rapport desvaleurs de résistance respectives a été calcule correctement On va maintenant décrire le mode de fonctionnement du circuit de la configuration représentée sur la figure 5. Le courant d'entrée Ic et le courant d'entrée Ig sont appliqués simultanément au circuit en pont à partir de la première borne d'entrée T1 et de la seconde borne d'entrée T2 respectivement. La fraction du courant d'entrée Ic et la fraction du courant d'entrée Ig déterminées par les rapports desrésistancesRl et R3 traverse la jonction Josephson J2 qui est alors commutée dans l'état de tension non-nule et qui présente une résistance élevée. L'équation qui doit être satisfaite pour que la seconde jonction Josephson passe dans l'état de tension non-nulkest la même que l'équation (1) donnée en référence à la figure 1. Lorsque la seconde jonction Josephson J2 a été commutée dans l'état de tension non- nuleet présente une résistance élevée, la majeure partie du courant d'entrée Ic parvient à la troisième jonction Josephson J3 à travers la résistance de dérivation RB1 et la partie restante du courant d'entrée Ic parvient à la troisième jonction Josephson J3 à travers la première jonction Josephson J1, la résistance Rl et la résistance R3. Simulta- nément, la majeure partie du courant d'entrée Ig parvient à la troisième jonction Josephson J3 à travers la résistance R3 et une autre partie de ce courant parvient à la troisième jonc- tion Josephson J3 à travers la résistance de dérivation RB1. Il en résulte que la troisième jonction Josephson J3 est commutée dans l'état de tension non-nulle.Dans ce cas, la fraction de courant d'entrée qui circule à travers la troisième jonction Josephson J3 après la commutation de la seconde jonction Josephson J2 dans l'état de tension non-nul se trouve augmentée de la fraction traversant la résistance de dérivation RB1. Par conséquent,la troisième jonction Josephson J3 peut être commutée facilement dans l'état de tension non-nuZeavec de faibles valeurs de courant Ic et Ig. L'équation qui doit être satisfaite pour une commutation de la troisième jonction Josephson J3 dans l'état de tension non-nulepeut être exprimée par l'équation (3) suivante: (b + a + ab + bc)Ig + b(l + a + c) Ic b(l a c) + a + + c IJ3 - R1 R2' R3 o a RB1 ' b RB1 et c = et etlvaude RBi' et R2' est la valeur de la résistance comprenant en pa- rallèle la résistance de la seconde jonction Josephson J2 après la commutation de tension et la résistance R2. Du fait que la relation RB1 -y R1 (i = 1 à 3) est valable, la rela- tion ci-dessus peut être exprimée approximativement par: Ig + Ic î IJ3 Lorsque la troisième jonction Josephson J3 est commutée dans l'état de tension non-nul et présente une résistance élevée, la majeure partie du courant d'entrée Ig parvient à la masse à travers la seconde résistance R2 et le circuit série comprenant la première résistance Rl et la première jonction Josephson J1. Par conséquent, la première jonction Josephson J1 est également commutée dans l'état de tension non-nulleet présente une résistance élevée. L'équation qui doit être satisfaite pour la commutation de la première jonction Josephson J1 peut être exprimée par l'équation (4) suivante: (RL + 1±)Ig - bIc'> 1 RL'. c (1 - 1a+c + b + R-) Ijl 2 o a Ijl Ij2 = Ij3 et a RL' est la valeur de la résistance comprenant en parallèle la résistance de charge RL et la résistance de la troisième jonction Josephson J3 après la commutation dans l'état de tension non-nulle,Si RL > R2 " RBl, cette relation peut être exprimée approximativement par: Ig L IJ1 L'opération de commutation se termine par la séquence décrite ci- dessus et le courant d'entrée Ig est appliquée à la charge à partir de la borne de sortie T4. Dans le mode de réalisation représenté sur la figure 5, la résistance de dérivation RB1 est montée entre les points de connexion P1 et P2. Parconséquent, même s'il existe un courant de fuite qui parvient à la masse après la commutation de la seconde jonction J2 dans l'état de tension non-nuleon peut obtenir un courant suffisant pour effectuer la commutation de la troisième jonction Josephson J3 avec de faibles valeurs de courants d'entrée Ig et Ic sans diminuer la marge de fonctionnement. De plus, dans ce mode de réalisation, si la valeur de la première résistance Ri et la valeur de la troisième résistan- ce R3 sont telles qu'elles peuvent être établies avec une grande précision et si la valeur de la résistance RB1 est faible, la fraction de courant parvenant à la troisième jonc- tion Josephson J3 après la commutation de la seconde jonction Josephson J2 dans l'état de tension non-nul.epeut être augmen- tée de sorte que la troisième jonction Josephson J3 peut être commutée dans l'état de tension non-nuzeavec de faibles va- leurs de courants d'entrée Ic et Ig. Par conséquent, même si on ne peut pas obtenir une valeur de résistance suffisamment faible après la commutation de la jonction Josephson dans l'état de tension non-nuli2et même si les résistances Rl, R2 et R3 présentent des erreurs de fabrication dues à des erreurs d'interprétation de dessin ou à une résistance de contact, par suite de conditions de fabrication, on peut obtenir à la sortie un gain élevé de courant sans aucune influence sur la courbe de seuil (a) représentée sur la figure 3. On peut aussi augmenter la marge de fonctionnement en réduisant les valeurs de courants d'entrée ic et Ig en permettant ainsi un fonction- nement a grande vitesse. Dans le mode de réalisation représenté sur la figure 5, la résistance de charge RL1 est montée entre la borne de sor- tie T4 et la masse. Toutefois, comme représenté sur la figure 6, un circuit série comprenant la résistance de charge RL1 et l'inductance Ll peut dans une variante être monté entre la borne de sortie T4 et la masse. Dans une jonction Josephson, un courant transitoire de grande amplitude et à flanc avant raide apparaît lors du passage dans l'état de tension non-nufle..Ce courant transitoire de fréquence FO engendré lors de la commutation de la troisième jonction Josephson J3 dans l'état de tension non-nullDrencontre une certaine résis- tance sur son passage vers la masse en raison de l'inductance Ll agissant comme une résistance de valeur 21r FOL proche de la valeur de la résistance de charge RL1. Par conséquent, la majeure partie du courant transitoire parvient à la première jonction Josephson Jl. Il s'ensuit que le niveau du courant de polarisation Ig nécessaire pour la commutation de la première jonction Josephson dans l'état de tension non-nul peut être faible. Ce mode de réalisation est avantageux par le fait que l'on peut élargir la plage de fonctionnement normale et, par conséquent, la marge de fonctionnement en abaissant la valeur de seuil du courant de polarisationIg. Si la valeur de la résistance de charge RLl est 52-f., la valeur de l'inductance Ll est d'enViron 1 pH. Ces inductances peuvent donc être de l'ordre de l'inductance parasite, ce qui permet un circuit suffisamment petit. En outre, du fait que ces inductances n'influencent pas le seuils principaux qui etin-mêmesinfluencent le gain en courant, il n'est pas indispensable que ces inductances aient une valeur précise. La résistance R2 montée en parallèle avec la seconde jonction Josephson J2 peut, dans une variante, être un cir- cuit série comprenant la résistance R2 et une bobine d'induc- tance L2, comme représenté sur la figure 7. Dans ce cas, le courant transitoire engendré lors de la commutation de la seconde jonction Josephson J2 dans l'état de tension non-nule fonctionne de mnnière que la bobine dl inductance L2 agisse comme une résistance de sorte que le circuit série comprenant la résistance L2 prend une valeur ohmique élevée. Pour cette raison, presque tout le courant d'entrée Ic parvienne à la troisième jonction Josephson J3 ócnjointeMent avec le courant de polarisation Ig. Du fait que le courant d'entrée Ic et Ig parviennent effectivement à la troisième jonction Josephson d3, on peut obtenir une marge de fonctionnement large car la jonction Josephson J3 passe dans l'état de tension non- nul. sous l'effet du faible courant d'entrée. Cette inductance peut aussi être de l'ordre de l'inductance parasite comme dans l'état de la bobine d'inductance Ll décrite ci-dessus et il n'est pas indispensable que sa valeur soit précise. Dans la description des modes de réalisation représentés sur bes figures 5, 6 et 7, les mêmes références désignent des parties correspondantes et la description de la configuration du circuit ne sera pas donnée. La figure 8 montre un autre mode de réalisation de la présente invention qui est identique à celui représenté sur la figure 5 sauf que la première borne d'entrée Tl est reliée au point de connexion o se raccordEitla première jonction Josephson Jil et la première résistance Rl. La séquence de fonctionnement de ce mode de réalisation peut être la suivante. Quand le courant d'entrée Ic est appliqué à la première borne d'entrée Tl et le courant d'entrée Ig est appliqué à la seconde borne d'entrée T2, la première jonction Josephson Jl reçoit le courant d'entrée total Ic et la fraction du courant d'entrée Ig est divisée par les résistances Rl et R3 et est de ce fait commutéedans l'état de tension non-nuJ3&,Du fait que la première jonction Josephson Jl présente alors une ré- sistance importante, les courants d'entrée Ic et Ig parvien- nent alors à la troisième jonction Josephson J3 de manière à commuter la jonction dans l'état de tension non-nu3je.Il en résulte que la troisième jonction Josephson J3 se trouve dans des conditions o elle agit comme une résistance et on obtient le premier courant d'entrée Ic et le second courant d'entrée Ig à-partir de la borne de sortie T4 sous forme d'un courant de sortie traversant la résistance de charge RLl. Par conséquent, ce mode de réalisation est avantageux par le fait qu'il permet d'obtenir une large marge de fonctionnement et un courant de sortie important. Dans le circuit de la figure 8, le point de connexion P est utilisé comme borne d'entrée. De façon similaire, on peut utiliser le point de connexion Pl comme borne d'entrée éga- lement dans le circuits des figures 1, 4, 6 et 7. Si le point de connexion P est ensuite utilisé dans ce circuit, on obtient des effets similaires à ceux-obtenus dans les circuits des figures 1, 4, 6 et 7. On peut réaliser diverses portes logiques basées sur les exemples de portesde base décrits ci-dessus. Si on insère une porte comprenant une résistance ou une jonction Josephson au lieu de relier directement la troisième borne de la figure 1 à la masse, on peut réaliser une porte en vue d'obtenir une multiplicité de sorties. On va maintenant décrire selon la figure 9 un mode de réalisation d'une porte logique e. fonctions ET et OU basées sur la configuration des circuits représentés sur la figure 1. La porte logique de ce mode de réalisation a la même configu- ration que celle de la figure 1 sauf qu'un point de connexion entre la troisième jonction Josephson J3 et une des extrémités d'un circuit parallèle comprenant la seconde jonction Josephson J2 et la seconde résistance R2 est relié à la bor- ne de sortie T3crqu'une résistance de charge RL2 est montée entre la borne de sortie T3 et la masse; de ce fait la description de cette porte ne sera pas donnée. Les résistances de charge RL1 et RL2 peuvent être considérées comme des impédances entre, d'une parti les bornes de sortie T4 et T3 et, d'autre part, la masse. On supposera qu'un courant d'entrée IA est appliqué uniquement à la première borne d'entrée T1 sous la condition que les résistances R1, R2, R3 et RL2 E RL1 etque I 1 IJl + IJ3 (o IJ1 et IJ3 représentent les courants supra- conducteurs des jonctions Josephson J1 et J3). Le courant d'entrée IA se divise en deux fractions, la première fraction sortant par la borne de sortie T3 après avoir traversé la première jonction Josephson J1, la première résistance Rl, la troisième résistance R3 et la troisième jonction Josephson J3 dans l'ordre mentionné, les autres fractions sortant par la borne de sortie T3 après avoir traversé la seconde jonction Josephson J2 et la résistance R2o Dans ce cas, la troisième jonction Josephson J3 n'est pas commutée dans l'état de tension non-nulle. On va supposer maintenant qu'un courant d'entrée IB est appliqué à la seconde borne d'entrée T2 seule sous la condi- tion que IJ1 ( IB 4 IJ1 + IJ3. Le courant d'entrée IB est divisé par les résistances Rl et R3 et sort par la borne de sortie T3 sans commuter la jonction Josephson Jl, J2 ou J3 dans l'état de tension non-nulJg, En résumé, quand le courant d'entrée est appliqué soit à la première borne d'entrée T1, soit à la seconde borne d'entrée T2 seule, on obtient toujours à partir de la borne de sortie T3 un courant de sortie IA + B On voit donc que cette porte logique fonctionne comme un circuit OU. On va maintenant examiner un point dans lequel le signal d'entrée IA est appliqué à la première borne d'entrée T1 et le signal d'entrée IB est appliqué à la seconde borne d'entrée T2 simultanément. Du fait que le premier courant d'entrée IA est une par- tie du second courant d'entrée IB divisé par les résistances Ri et R3 traverse la seconde jonction Josephson J2, la seconde jonction Josephson J2 est commutée dans l'état de tension non-nuliet présente une résistance élevée. Il en résulte qu'une petite fraction du premier courant d'entrée IA et une grande fraction du second courant d'entrée IB parviennent à la seconde jonction Josephson J3 par l'intermédiaire de la résistance R3 de sorte que cette jonction passe dans l'état de tension non-nuleet présente une résistance élevée. Il en résulte que le premier signal d'entrée IAtraverse la résis- tance R2 jusqu'à la borne de sortie-T3. La grande fraction du second courant d'entrée IB parvient à la première jonction Josephson Jl à travers la résistance Rl, puis à-la borne de sortie T3 à travers la résistance R2. Il en résulte que la première jonction Josephson Jl passe dans l'état de tension non-nuIf-et présente une résistance élevée. Enfin, on obtient un second courant d'entrée à la borne de sortie T4. On obtient la sortie IAB à la borne de sortie T4 lorsque les entrées sont appliquées à là fois à la première borne d'entrée Tl et à la seconde borne d'entrée T2. On voit donc que cette porte logique fonctionne aussi comme un circuit ET. La figure 10 montre la configuration de circuit d'une porte logique basée sur le principe correspondant à la figure 9 dans un autre mode de réalisation de la présente invention o la borne de sortie T3 du circuit représenté sur la figure 9 est reliée à la première borne d'entrée Tl d'une seconde porte de base au lieu de l'être à la résistance de charge RL2. Le fonctionnement de base de cette porte logique est la combinaison de portes de base individuelles représentées sur les figures 1 et 9. Par conséquent, on n'en donnera pas une description détaillée. Dans ce mode de réalisation, une sortie ET IA*B d'un premier courant d'entrée IA etdun second courant d'entrée IB est obtenu à la borne de sortie T4 de la première porte de base, et une sortie OU IA + B du premier courant d'entrée IA et du second courant d'entrée IB est obtenue à la borne de sortie T3. Quand la sortie OU IA + B est appliquée à la première borne d'entrée Tl de la seconde porte de base et un courant d'entrée IT est appliqué à la seconde borne d'entrée T2 de la seconde porte de base, on obtient une sortie ET I(A + A) T à la borne de sortie T4. * On va maintenant décrire un mode de réalisation d'une porte logique qui réalise la fonction OU exclusif et la fonc- tion inverseur et qui est basée sur la porte fondamentale repré- sentée sur la figure 1. La figure 11 montre une configuration de circuit dans laquelle un circuit parallèle consistant en une quatrième jonction Josephson J4 et une quatrième résistance R4 est mon- té entre la troisième jonction Josephson J3 et le point de connexion qui est relié à la borne de masse T3 de la porte de base représentée sur la figure 1. On va supposer que la va- leur de la résistance R4 est sensiblement la même que celle de la résistance R2. Une autre borne d'entrée symétrique Tl' est reliée à un point de connexion o se raccordent une des extrémités de ce circuit parallèle et la troisième jonction Josephson J3. L'opération OU exclusif peut être décrite comme suit. Lorsque le premier courant d'entrée IA seul est appliqué à la première borne d'entrée Tl, ou lorsque le courant d'entrée est appliqué à l'autre borne d'entrée Tl' seule, une sortie OU est obtenue à la borne de sortie T4, Pl, ou T2 lorsque l'on applique le second courant de polari- sation Ig à la seconde borne T2. Les jonctions Josephson Jl à J4 sont commutées dans le même ordre que dans le circuit de la figure lo' On va supposer maintenant que des courants IA et IAD sont appliqués simultanément à la borne d'entrée Tl et à l'au- tre borne d'entrée Tl'. Dans ce cas, même si la seconde jonc- tion Josephson J2 est commutée dans l'état de tension non-nulle. par le courant d'entrée IA. et si.aquatrième jonction Josephson J4 est commutée dans l'état de tension non-nuliepar le cou- rant d'entrée IA', les courants traversant les première et troisième jonctions Josephson Jl et J3 s'annulent étant donné que les courants d'entrée IA et IAI circulent en sens opposé. De ce fait, ces courants d'entrée IA et IA: parvien- nent à la masse à travers les résistances R2 et R4 et ne commutent pas ces jonctions Josephson dans l'état de tension non-nulle.Même si le courant de polarisation Ig est appliqué à la seconde borne d'entrée T2 dans ces conditions, ce courant de polarisation Ig est divisé par les résistances Ri et R3 de sorte que les première et troisième jonctions Josephson Jl et J3 peuvent nepàs. être commutées dans l'état de tension non-nul. Par conséquent, on peut n'obtenir ni les courants d'entrée IA et IA' en tant que sortiesà la borne T4, Pl ou T2. On peut donc n'obtenir aucune sortie à la borne de sortie, à laquelle est reliée une charge, même si les signaux d'en- trée sont appliqués simultanément aux deux bornes d'entrée TA et Tl'. Il peut en être de même si les courants ne sont pas appliqués simultanément. Evidemment, le courant OU exclusif appliqué à la borne Tl ou bien à la borne Tl' est obtenu à la borne T4, Pl ou T2, de sorte-qu'une fonction OU exclusive est ainsi exécutée. Dans le circuit de la figure 11, on peut appliquer au moins deux courantse'd'entrée à la borne Tl ou à la borne Tl' et le circuit fonctionne comme une porte OU câblée. On va maintenant décrire un cas dans-lequel la configu- ration de circuit représentée sur la figure 11 est utilisée pour réaliser un INVERSEUR. On va maintenant supposer qu'un signal à inverser est appliqué à la borne Tl' avec un certain rythme. On va suppo- ser également qu'un courant constant traverse la borne Tl et que le courant de polarisation appliqué à la borne T2 est fourni en permanence à un rythme présentant un certain retard par rapport au rythme du courant d'entrée. En l'absen- ce de courants d'entrée au rythme auquel le courant d'entrée doit être appliqué, c'est-à-dire lorsqu'un courant d'entrée de O est présent, le fonctionnement a lieu comme expliqué ci-après. Le courant de polarisation Ig est appliqué à la seconde borne d'entrée T2 tandis que le premier signal d'entrée IA est appliqué de façon continue à la première borne d'entrée Tl. Dans ce cas, la seconde jonction Josephson J2, la troisième jonction Josephson J3 et la première jonc- tion Josephson Jl sont commutées dans l'état de tension non- nul dans l'ordre mentionné et une sortie est obtenue aux bornes de sortie T4, Pl et T2. Par ailleurs, on va considérer le cas dans lequel il n'y a pas de signal à inverser, c'est- à-dire le cas dans lequel un courant d'entrée de O est pré- sent dans le système, les bornes Tl et Tl' sont interverties, et un signal à inverser est appliqué à la borne Tl à un cer- tain rythme. On peut obtenir de façon similaire une sortie lorsque l'entrée est appliquée continuellement à partir de l'autre borne d'entrée Tl'. Par ailleurs, lorsque le signal d'entrée IA à inverser est appliqué à l'autre borne d'entrée Tl' tandis que le si- gnal d'entrée IA est appliqué continuellement à la borne d'entrée Tl, les courants traversant la première jonction Josephson Jl et la troisième jonction Josephson J3 s'annulent mutuellement de sorte que les jonctions Josephson Jl et J3 peuvent ne pas être pas commutées dans l'état de tension non-nul. Dans ces conditions, même si le courant de polari- sation Ig est appliqué à la seconde borne d'entrée T2, ni la première jonction Josephson Jl ni la troisième jonction Josephson J3 ne peuvent être commutées dans l'état de tension non-nule.,Par conséquent, il n'est possible d'obtenir aucune sortie correspondante aux bornes de sortie T4, Tl et T2. On peut donc obtenir un courant inversé à la borne de sortie T4, Pl et T2 selon la présence ou l'absence du courant appliqué à la borne d'entrée Tl' tandis que le courant d'entrée est appliqué continuellement à la première borne d'entrée Tl. La figure 12 montre une configuration de circuit qui est la même que celle représentée sur la figure 11 sauf qu'une résistance de dérivation RB2 est montée. entre les bornes de sortie Pl et P2, et on ne donnera donc aucune des- cription de ce circuit. La résistance de dérivation RB2 fonctionne de la même manière que la résistance RB1 sur la figure 5 de sorte que l'on n'en donnera pas de description. La résistance de dérivation RB2 augmente le courant traver- sant la troisième jonction Josephson J3 et la quatrième jonc- tion Josephson J4 pour exécuter correctement la commutation de ces jonctions dans l'état de tension non-nulle.Il faut pour cela que la valeur de seuil du courant d'entrée puisse être abaissée et que la marge de fonctionnement puisse être élar- gie, ce qui fa.-cilite l'opération de commutation de la porte logique. La figure 13 montre un mode de réalisation d'une porte logique pour réaliser la fonction OU majoritaire, ce mode de réalisation ayant la même configuration que le circuit repré- senté sur la figure 11 sauf que le circuit comporte un cir- cuit en pont comprenant la résistance R3 de la troisième branche, la jonction Josephson J3 de la quatrième branche, et le circuit parallèle constitué par la jonction Josephson J4 et la résistance R4, ce circuit en pont étant monté en parallèle entre la borne d'entrée T2 et la borne de masse T3. Une cinquième résistance R5 est montée entre la borne d'en- trée T2 et une borne de sortie T5,et une cinquième jonction Josephson J5 et un circuit parallèle comprenant une sixième jonction Josephson J6 et une sixième résistance R6 sont mon- tés en série entre la borne de sortie T5 et la borne de masse T3. Une troisième borne d'entrée Tl" est reliée au point de connexion o se raccordent la cinquième jonction Josephson J5 et le circuit parallèle décrit ci-dessus. Le circuit décrit ci-dessus est calculé de manière telle que les résistances respectives, le courant de polari- sation Ig appliqué à-la borne d'entrée T2, et le courant de polarisation Igl divisé par les résistances respectives ré- pondent à la relation de Rl(=R3, = R5), R2 (=R4, = R6) " RL (la résistance entre la borne de sortie et la masse); et * RSG (la résistance de la jonction Josephson après la commu- tation dans l'état de tension non-nulle)et Ig > 2 Igl. Lorsque le courant d'entrée Ic est appliqué aux bornes d'entrée respectives Tl, Tl' et Tl" dans ces conditions, la seconde jonction Josephson J2 est commutée dans l'état de tension non-nulTeet présente une résistance élevée si l'équa- tion (5) ci-après est satisfaite. lIg + Ic > IJ2... (5) La seconde jonction Josephson J2 est commutée dans l'état de tension non-nuleuniquement lorsque au moins deux des bornes d'entrée T2, Tl' et Tl" reçoivent le courant d'entrée; cette jonction n'est pas commutée dans toute autre condition d'en- trée. L'équation (6) ci-après représente les conditions de cette porte logique pour que l'opération de commutation n'ait 2 48 X73 pas lieu lorsqu'un tel courant d'entrée est appliqué. L'équa- tion (7) ci-après représente les conditions de cette porte logique pour que l'opération de commutation ait lieu de manière que l'on obtienne une sortie quand deux courants d'entrée sont appliqués. RIl + R2 Ig R2 Ic t 2IJ1 v (6) R1 + R2 195R1 + R2 RI+ R2 IgR2 Tc '-2IJl... (7) 1,5R1 + O,5R2 Ig + 3R1 + 2R2 t A titre d'exemple, quand un courant d'entrée IA est appliqué à la borne d'entrée Tl, un courant d'entrée IB est appliqué à la borne d'entrée Tl', et un courant d'entrée IC est appli- qué à la borne d'entrée Tl", un courant OU majoritaire IAIB + IBIC + ICIA est obtenu en tant que sortie OU majori- taire à une borne de sortie Pl, T4, T5 ou T2. La figure 14 montre un autre mode de réalisation de la -présente invention, ce mode de réalisation ayant une confi- guration de circuit dans laquelle la borne de masse T3 d'une première porte logique fondamentale est reliée à la borne d'entrée Tl d'une seconde porte logique fondamentale, ces deux portes ayant la même configuration de circuit que sur la figure 11. Cette configuration de circuit réalise la fonction OU exclusif.La seconde porte logique de base a la même configuration de circuit que celle de la première porte logique de base et sa description ne sera pas donnée. Dans cette porte, le courant d'entrée IA est appliqué à la première borne d'entrée Tl de la première porte logique de base, le courant d'entrée IB est appliqué à l'autre borne d'entrée Tl' de la première porte logique de base, et le courant d'entrée IC est appliqué à l'autre borne d'entrée Tl' de la seconde porte logique de base. Lorsque le courant de polarisation Ig est ensuite appliqué aux secondes bornes d'entrée T2 des première et seconde portes logiques de base, on obtient à la borne T4 de la première porte logique de base une sortie OU exclusif I (A O+B) de courant d'entrée IA et IB et, à la première borne d'entrée Tl de la seconde porte logique de base, une sortie OU I (A + B) de courant 2 4 8 4 173 d'entrée IA et IB. Il en résulte que l'on obtient à la bor- ne de sortie T4, PI et T2 de la seconde porte logique de base une sortie OU exclusif I (AG C + B Q C)-descourants d'entrée IA et IC ou descourants:d'entrée IB et IC. La figure 15 montre un autre mode de réalisation de la présente invention, dans lequel l'autre borne d'entrée Tl' de: la première porte logique de base représentée sur la figure 12 est reliée à la première borne d'entrée T1 de la seconde porte logique de base ayant la même configuration de circuit, et les bornes mise à la masse de ces deux portes sont reliées l'une à l'autre. En outre, des. secondEs borne d'entrée T2 desportes res- pectives sont reliées aux résistances R7 et R8, et le point de connexion de ces résistances est relié à une borne de sortie T5. Cette porte logique réalise la fonction OU exclu- sif. Dans la porte logique ayant les configurations décrites ci-dessus, le courant d'entrée IA est appliqué à la première borne d'entrée Tl de la première porte logique de base, le courant d'entrée IB est appliqué à la borne d'entrée qui est le point de connexion o se raccordentl'autre borne d'entrée Tl' de la première porte logique de base et la première borne d'entrée T1 de la seconde porte logique de base, et le courant d'entrée IC est appliqué à l'autre borne d'entrée Tl' de la seconde porte logique de base. Il en résulte qu'un courant OU exclusif I (A3 B0C) descourant d'entrée IA, IB et IC est obtenu à la borne de sortie T4, Tl ou T5 des pre-- mières et secondes portes logiques de base. Les bornes d'entrée et de sortie du mode de réalisation décrit ci-dessus peuvent être déterminées d'une autre façon que celle décrite ci-dessus. Par exemple, les bornes d'entrée et de sortie peuvent être interverties s'il en est besoin. La figure 16 montre un mode de réalisation d'une porte logique dans laquelle un étage d'amplification de courant est relié à la porte logique de base représentée sur la figure 1 pour obtenir un courant de sortie élevé. La borne de sortie T4 d'une porte logique de base G est reliée par une résis- tance R9 à une borne d'entrée TAl d'une porte logique A d'un étage d'amplification de courant.La porte logique A de l'étage d'amplification de courant comprend un circuit en pont dont les branches consistent respectivement en une ré- sistance RA1, une résistance RA2, une jonction Josephson reliée à la borne d'entrée TAl et à la borne de masse T3, et une autre jonction Josephson JA2 montée entre une borne de sortie TA4 et la borne de masse T3. Ces-résistances RAl et RA2 divisent le courant de polarisation appliqué à la borne d'entrée TA2. Une charge RAl est montée entre la borne de sortie TA4 et la masse. Les autres bornes d'entrée T2 et TA2 de la porte logique de base G et de la porte logique A de l'étage d'amplification de courant sont reliées à une borne Tg d'entrée de courant de courant de polarisation par des résistances Rgl et Rg2 respectivement. Dans la porte logique ayant la configuration décrite ci-dessus, un courant de polarisation est appliqué initiale- ment à la borne Tg d'entrée de courant de polarisation qui a un niveau tel qu'il ne peut à lui seul commuter dans l'état de tension non-nul' n'importe quelle jonction Josephson de la porte logique de base G. Un courant d'entrée est ensuite appliqué à la borne d'entrée Tl. La seconde jonction Josephson J2, la troisième jonction Josephson J3 et la première jonction Josephson Jl sont commutées dans l'état de tension non-null dans l'ordre indiqué ci-dessus et on obtient un courant de sortie à la borne de sortie T4. Ce courant de sortie est appliqué à la borne d'entrée T Al de la porte logique A de l'étage d'amplification de courant à travers la résistan- ce R9. A ce moment, la résistance entre la masse et la borne de sortie T4 de la porte logique de base G augmente de RlR3/ (R + R3) avant l'opération de commutation de la porte logique de base jusqu'à (R3 + R4). De ce fait, la composan- te Ig de courant de polarisation qui a traversé la porte logique de base G diminue et la composante de courant de polarisation traversant la porte logique A de l'étage d'am- plification de courant à travers la résistance Rg2 augmente, Il en résulte qu'une première jonction Josephson JAl de la porte logique A est commutée dans l'état de tension non-nulle de manière à présenter une résistanceélevée par le courant d'entrée obtenu à la borne d'entrée TAl à travers la résis- tance R9 ainsi que par la composante utilisée du courant de polarisation. Ensuite, la seconde jonction Josephson JA2 est également commutée dans l'état de tension non-nul de manière à présenter une résistance élevée par le courant d'entrée obtenu à la borne d'entrée TAl et par le courant de polari- sation obtenu à travers la résistance RA2. Par conséquent, on obtient un courant de sortie à la borne de sortie TA4. Dans ce mode de réalisation, le courant de sortie à la borne de sortie TA4 devient IJl + IJ3 + IJA1 + IJA2 pourvu que la valeur ohmique RSG de chaque jonction Josephson après sa commutation dans l'état de tension non-nulesoit suffisam- ment plus importante que les valeurs ohmiques des résistances Rl, R2, R3, R4, Rgl, Rg2, et RL. IJl, IJ3, IJA1 et IJA2 sont les courants supraconducteurs critiques traversant les jonctions Josephson J3, JAl et JA2. Parmi les composantes du courant de sortie, la valeur de IJA1 + IJA2 peut être rendue supérieure à la valeur du courant de sortie IJl + IJ3 obtenu à la borne de sortie T4 de la porte logique de base G. La valeur n de Rl/R3 (= IJ3/IJl) est de 2 à 3 quand la marge de fonctionnement est + 20 à +30 % et quand le nombre desfils de sortie est environ 3 avec un courant de polarisation d'entrée et un courant d'entrée qui permettent une marge de fonctionnement appro- priée dans la porte logique de base G. De façon similaire, si la porte logique A de l'étage amplificateur de courant est en fonction, on peut considérer que RAl/RA2 (=IJA2+IJAl) = n. Si le courant de polarisation d'entrée est important, la porte logique A et la porte logique de base G présentent la même tension de seuil. Les portes A et G peuvent toutes deux être considérées comme des jonctions dans le circuit de la présente invention. Plus spécialement, la commutation de la porte logique A qui est effectuée après celle de la porte logique de base G peut être considérée comme étant identique au transfert de la jonction Josephson JA2 dans l'état de tension non-nule., transfert qui a lieu après que la jonction Josephson JA a été commutée dans l'état de tension non-nulte,Uin rapport entre Rgl et Rg2 qui peut préserver une marge de fonctionnement voulue est donc Rgl/Rg2 (IJA1 + IJA2)/(IJl + IJ3) = n. De cefait, Rgl/Rg2 (= (IJAl / IJA2)/(IJl + IJ3)) = n. D'après ce qui précède, on voit que l'amplitude de la sortie obtenue à la borne de sortie TA4 de l'étage A ampli- ficateur de courant devient (n + 1) fois l'amplitude de la sortie obtenue à la borne de sortie T4 de la porte logique de base G. Par conséquent, la sortie obtenue dans ce cas devient environ (n + 1)2 fois l'entrée. La figure 17 montre la configuration de circuit d'un mode de réalisation dans lequel une porte logique A' d'un autre étage amplificateur de courant est reliée en plus de la porte logique A de l'étage amplificateur de courant de la figure 16. La borne de sortie TA4 de la porte logique A est reliée à une borne d'entrée TA1' de la Porte logique AI' par une résistance R9D Une borne d'entrée Tg de la porte logique A est reliée à une borne TA2' de courant d'entrée de polarisation de l'autre porte logique A'. Les bornes T3 de mise à la masse des deux portes logiques A et Al sont reliées l'une à l'autre et une borne de sortie TA41 de la porte logique Al est reliée à la masse à travers la résis- tance RLlo La valeur critique du courant de sortie obtenu à la borne de sortie TA4' de l'autre porte logique Al de cette configuration de circuit devient (IJl + IJ3 + IJAl + IJA2 + IJAl' + IJA2'). Du fait qu'un gain de (n + 1) peut généra- lement être obtenu avec un seul étage de porte pour les mêmes raisons que celles décrites ci-dessus, on peut obte- nir un gain en courant d'environ (n + 1) La figure 18 montre un mode de réalisation qui a la même configuration de circuit que celle représentée sur la figure 16 sauf qu'une inductance L est reliée en série avec la résistance R9; de ce fait on ne donnera pas de descrip- tion de ce circuit. Le présent mode de réalisation est avantageux en. ce que, du fait de la connexion de l'inductance L, le passage de la jonction Josephson JI dans l'état de tension non-nulle se trouve facilité après le passage de la jonction Josephson J3 de la porte logique de base G dans l'état de tension non-nulse. La figure 19 montre un autre mode de réalisation encore de la présente invention, ce mode de réalisation combine deux des portes logiques de base G et G' représentées sur les figures 16, 17 et 18, les bornes de sortie T4 et T4' des deux circuits étant reliés l'un à l'autre et le point de connexion o se raccordent les résistances RlO et R1O' étant relié à la masse à travers la résistance RLl. Les bornes T2 et T2' d'entrée de courant de polarisation des portes logiques de base G et G' sont reliées l'une à l'autre à travers les résistances Rgl et Rg2, et le point de conne- x'ion o se raccordent les résistances Rgl et Rg2 est relié à une borne commune Tg' d'entrée de courant de polarisation. On va supposer que le signal d'entrée est appliqué aux bornes d'entrées respectives Tl et Tl' sous la condition que le courant de polarisation est appliqué à la borne Tg' d'entrée de courant de polarisation conformément à cette configuration de circuit. Quand les jonctions Josephson J2, J3 et Jl de la porte logique G sont commutées dans l'état de tension non-nule, et qu'une sortie est obtenue à la borne de sortie T4, cette sortie parvient à la masse à tra- vers les résistances RlO et RLl et est appliquée simultané- ment à travers la résistance RlO' à la borne de sortie T4' de l'autre porte logique de base G' et à la jonction Josephson J3' pour la faire passer dans l'état de tension non-nulîe.Par ailleurs, quand les jonctions Josephson J2', J3', Jl' de la porte logique de base G' sont commutées dans l'état de tension non-nulle et qu'une sortie est obtenue à la borne de sortie T4', cette sortie parvient à la masse à travers les résistances R10' et RLl et est simultanément appliquée en tant qu'entrée à la borne de sortie T4 de l'autre porte logique de base G à travers la résistance RlO de manière à commuter la jonction Josephson J3 dans l'état de tension non-nulle,. Il en résulte que le courant de polarisation traverse principalement les premières jonctions Josephson Jl, Jl' de chacune des portes logique de base G et G' pour les commuter dans un état de tension non-nulleet leur donner des résistances élevées. La majeure partie du courant de polari- sation sort donc à la résistance RL1 De ce fait, dans le présent mode de réalisation, la commutation de la porte logique se trouve facilitée même avec un petit courant d'entrée appliqué à une multiplicité de bornes d'entrée Tl et Tl' de sorte qu'une sortie qui est plus de deux fois celle de la sortie pouvant être obtenue avec une porte logique unique classique peut être obtenue avantageusement. On va décrire une porte logique en se référant à la figure 20 qui modifie la configuration de chaque branche du circuit en pont représenté sur la figure 1 et constituant la porte logique de base de la présente invention de manière à réaliser les fonctions ET et OU majoritaire. La première jonction Josephson Jl constituant une des branches du circuit en pont est montée entre la première borne d'entrée Tl et la masse. La première résistance Rl est montée entre la secon- de borne d'entrée T2 et la première borne d'entrée Tl. La seconde résistance R2 est montée entre la seconde borne d'en- trée T2 et la borne de sortie T4. La seconde Josephson J2 est montée entre la borne de sortie T4 et la masse. La résis- tance de charge RLI est montée entre la borne de sortie T4 et la masse. On va supposer que les première et seconde jonctions Josephson Jl et J2, les première et seconde ré- sistances Rl et R2, la résistance de charge RLl conviennent pour la relation Rl, R2 4, sente la résistance de"subgap"des jonctions Josephson Jl et J2 après leur commutation dans l'état de tension non-nulle. Dans la configuration de circuit décrite ci-dessus, quand le courant IA est appliqué à la première borne d'entrée Tl seule, le courant est divisé par la première jonction Josephson Jl et la résistance Rl. Quand le courant d'entrée IB est appliqué à la seconde borne d'entrée T2 seule, le courant est divisé par les première et seconde résistances Rl et R2. De ce fait, dans l'un et l'autre cas, la seconde jonction Josephson J2 ne peut pas être commutée dans l'état de tension non-nul. De ce fait, aucune opération logique ne peut être exécutée. On va maintenant supposer que le courant d'entrée IA est appliqué à la première borne d'en- trée Tl et que, simultanément, le courant IB est appliqué à la seconde borne d'entrée T2. Dans ce cas, les composantes de courant d'entrée IA et IB traversent la première jonction Josephson J1 de sorte que cette jonction Jl est commutée dans l'état de tension non-nulleet présente une résistance RSG. La condition pour effectuer la commutation dans l'état de ten- sion non-nulkpeut être représentée par l'équation (8) ci- après: R2 R2 -B + lA > IJl...(8) Ri + R2 o IJ1 représente le courant supraconducteur critique de la première jonction Josephson Jl. Quand la première jonction Josephson Jl est commutée dans l'état de tension non-nulle elle présente une résistance élevée, de sorte qu'une partie du premier courant d'entrée IA parvient à la seconde jonction Josephson J2 à travers les résistances RI et R2. Du fait qu'une fraction des premier et second courants d'entrée IA et IB traverse la seconde jonction Josephson J2, cette jonction est commutée dans l'état de ten- sion non-nuik.La condition pour une commutation dans l'état de tension non-nulide la seconde jonction Josephson J2 peut être exprimée par la relation (9) ci-après: RSG T + R + RSG B J2... Rl + R2 + RSGIA R + R2 + RSGIB IJ2(9) o IJ2 représente le courant supraconducteur critique de la seconde jonction Josephson J2. Quand la seconde jonction Josephson J2 a été commutée dans l'état de tension non-nule elle présente une résistance élevée. Un courant qui est la somme du premier courant d'en- trée IA et du second courant d'entrée IB circule à partir de la borne de sortie T4. Il en résulte que le circuit execute la fonction ET suivant laquelle une sortie ne peut être ob- tenue que lorsque deux courants d'entrée IA et IB sont appliqués simultanément.On va maintenant décrire en se ré- férant à la figure 21 la marge de fonctionnement pour exécu- ter la fonction ET. On obtient la valeur de seuil pour la commutation de la jonction Josephson Jl dans l'état de tension non-nul!aà partir de l'équation (8) et la courbe de seuil est représentée par (a) de la figure 21. On obtient la valeur de seuil pour la commutation de la seconde jonction Josephson J2 dans l'état de tension non-nulleà partir de l'équation (9), et la courbe de seuil peut être représentée par (b) de la figure 21. Par conséquent, la région de fonctionnement pour les courbes (a) et (b) correspond à la partie hachurée qui satisfait les deux courbes (a) et (b) sur la figure 21. Comme on peut le voir, le présent mode de réalisation présente une région de fonctionnement large. Dans ce circuit, les deux courants d'entrée IA et IB parviennent à la charge après que la porte a été commutée. Le courant de sortie devient donc important d'une façon générale étant donné que tous les courants d'en- trée peuvent être utilisés. Quand un troisième courant d'entrée IC différent des courants d'entrée IA et IB est appliqué à la borne de sortie T4 de la configuration de circuit de la figure 20, on peut -obtenir une fonction OU majoritaire selon laquelle un courant de sortie est obtenu quand le courant d'entrée est appliqué à deux ou plus de deux bornes quelconques parmi les bornes d'entrée TI, T2 et T4. La figure 22 montre un mode de réalisation qui est le même que celui représenté sur la figure 20 sauf qu'une ré- sistance de polarisation RB3 est montée entre, d'une part, le point de connexion o se raccorde la première jonction Josephson Jl et la première résistance Ri et, d'autre part, le point de connexion o se raccordent la seconde jonction Josephson J2 et la seconde résistance R2. Les mêmes référen- ces désignent les mêmes parties sur la figure 22 que sur la figure 20 et la description de cette configuration ne sera pas donnée. En bref, selon la présente invention, les composantes de courant traversant la seconde jonction Josephson 12 sont augmentées par les composantes circulant à partir de la résistance de polarisation RB3 de sorte que la commutation de la jonction Josephson J2 dans la condition de tension peut être exécutée même lorsque les valeurs des premiers cou- rants IA et IB sont faibles. En d'autres termes, le présent mode de réalisation est avantageux par le fait vue la marge de fonctionnement représentée sur la figure 21 peut être large. La figure 23 montre un autre mode de réalisation encore de la présente invention, ce mode de réalisation ayant la même configuration de circuit que le mode de réalisation de la figure 20 sauf que le point de connexion o se raccordet- la première jonction Josephson Jl et la première résistance Rl est mise à la masse à travers une résistance de. shunt Rs. Dans ce mode de réalisation, si la résistance du "subgap" RSG est grande après la commutation de la première jonction Josephson Jl dans l'état de tension non-nulleon peut détermi- ner de façon appropriée, en choisissant convenablement la valeur de la résistance shunt Rs, la valeur de la résistance de subgap"RSG et de la résistance shunt Rs admise. Ensuite, on peut régler les composantes de courant parvenant à la seconde jonction Josephson J2 pour que la commutation de celle-ci dans l'état de tension non-nulteait lieu même si le courant d'entrée IA-et IB sont faibles. On peut donc obtenir une large marge de fonctionnement. La résistance shunt Rs peut, dans une variante, être montée entre la borne de sor- tie T3 et la masse. La figure 24 montre un mode de réalisation basé sur la configuration de circuit représentée sur la figure 20, o le circuit série comprenant des résistances Rl et R3 consti- tue une des branches du circuit en pont à la place de la première résistance Rl, le circuit série comprenant les jonc- tions Josephson Jl et J3 constitue l'autre branche du cir- cuit en pont à la place de la première jonction Josephson Jl, et le circuit série comprenant les jonctions Josephson J2 et J4 constitue une autre branche encore du circuit en pont à la place de la seconde jonction Josephson J2. Dans ce mode de réalisation, le point de connexion o se raccordent les résistances Rl et R3 peut comprendre une borne de sortie Tb, et les autres bornes Tl, T2 et T4 peuvent comprendre des bornes d'entrée. En outre, il n'est pas indis- pensable que cette configuration soit limitée à celle repré- tée. Ainsi, celles des bornes qui constituent les bornes d'entrée ou de sortie peuvent être choisies librement. Bien que l'on puisse obtenir une sortie importante comme sortie ET descourants d'entrée IA et IB avec la porte logique de base représentée sur la figure 20, il est difficile dans ce cas de séparer électriquement les bornes d'entrée de la borne de sortie. Pour résoudre ce problème, on peut relier des bornes de sortie des portes logiques de base G représen- tées sur la figure 1 aux première et seconde bornes d'entrée TI et T2 d'une autre porte logique de base, comme représenté sur la figure 25. Dans cette configuration de circuit, la porte logique de base G agit comme un dircuit tampon et les bornoe d'entrée et de sortie peuvent être séparées électrique- ment. On peut réaliser divers types de portes logiques en utilisant la porte logique de base représentée sur la figure ou en combinant de façon appropriée la porte logique de base représentée sur la figure 20 avec la porte logique de base représentée sur la figure 1. On va maintenant décrire en se référant à la figure 26 un mode de réalisation destiné à réaliser une fonction OU exclusif, ce mode de réalisation ayant la configuration de circuit représentée sur la figure - 20. Ce mode de réalisation a la même configuration de circuit que celle de la figure 20 sauf que la borne T3 est reliée à des connexions o se raccordent la première jonction Josephson Jl et la seconde jonction Josephson J2,et la ré- sistance de charge RL2 est maintenue entre la borne de sortie T3 et la masse. On ne donnera pas la description de la con- figuration de ce circuit. Si on considère la borne de sortie T3-, lorsque le courant d'entrée IA est appliqué à la première borne d'entrée Tl et que, simultanémentle courant d'entrée IB est appliqué à la seconde borne d'entrée T2, la sortie ET IA.B est obtenue à la borne de sortie T3, et les première et seconde jonctions Josephson Jl et J2 sont toutes deux commutées dans l'état de tension non-nul etontdes valeurs ohmiques élevées, de sorte qu'aucun courant de sortie n'est obtenu à la borne de sortie T4, comme on l'a déjà décrit à propos de la figure 20. Toute- fois, quand l'une ou l'autre des première et seconde bornes d'entrée Tl et T2 reçoit le courant d'entrée IA ou le courant d'entrée IB, respectivement, la première jonction Josephson Jl peut être commutée dans l'état de tension non-nulle selon le niveau du courant d'entrée mais la seconde jonction Josephson J2 ne peut jamais être commutée dans l'état de tension non-n lI Par conséquent, aucune sortie n'est obtenue à la borne de sortie T3, et le courant d'entrée appliqué, IA ou IB, est obtenu à la borne de sortie T4, ce qui permet la fonction OU exclusif. La figure 27 montre un mode de réalisation dans lequel la première borne d'entrée Tl de la porte logique de base G représentée sur la figure 1 est reliée à la borne de sortie T3 d'une porte logique de base U représentée sur la figure 20. La fonction logique de ce mode de réalisation est tel que l'on obtient à la borne de sortie T4 de la porte logique de base U une sortie ET et à la borne de sortie T4 de la porte logique de base G* une sortie OU exclusif. De ce fait, quand le courant d'entrée IA est appliqué à la première borne d'entrée Tl et que,.simultanément, le courant d'entrée IB est appliqué à la seconde borne dl'entrée T2,on obtient une sortie ET IA-B à la borne de sortie T4. Dans ce cas, on obtient à la borne de sortie T4 une sortie OU exclusif IA q0 B qui est appliquée à la borne d'entrée Tl de la porte logique de base G. Quand un courant de polarisation IT est appliqué à la seconde borne d'entrée T2 de la porte logique de base G, la sortie OU exclusif I 1 B et la sortie ET 1(A G B)-T apparaissent à la borne de sortie T4. La figure 28 montre un mode de réalisation d'une configuration de circuit dans laquelle la borne de masse T4 d'une porte logique de base Ul ayant la configura- tion représentée sur la figure 20 est reliée à la première borne d'entrée Tl d'une autre porte logique de base U2 ayant *la même configuration. Dans ce mode de réalisation, sous la condition que le courant d'entrée IA appliqué à la borne d'entrée Tl de la porte logique de base Ul et le courant d'entrée IB appliqué à la seconde borne d'entrée IB soient toujours appliqués avant que le courant de polarisation IT ne soit appliqué à la seconde borne d'entrée T2 de la porte logique de base U2, on obtient,1a borne de sortie T4 de la porte logique de base Uliune sortie ET I _des deux courants d'entrée IA et IB et à la borne de sortie T2 de la porte logique de base U2,une sortie ET I(A B) T de la sortie OU EXCLUSIF IA t B de IA et IB et du courant de polarisation IT. La figure 29 montre un mode de réalisation de la confi- guration de circuit dans laquelle la borne de masse T3 de la porte logique de base U de la figure 20 est reliée à la pre- mière borne d'entrée T2 de la porte logique de base G de la figure 1. La fonction logique de ce mode de réalisation est la même que celle du mode de réalisation représenté sur la figure 28 de sorte que l'on n'en donnera pas de description. Toutefois, ce mode de réalisation est avantageux par le fait que les opérations erronées sont éliminées car le courant d'entrée IT appliqué à la borne d'entrée Tl est séparé élec- triquement du courant de sortie lorsque la sortie est obtenue à la borne de sortie T4 de la porte logique de base G. La figure 30 montre un autre mode de réalisation encore d'une configuration de circuit destinéeà réaliser la fonction OU majoritaire. La première porte logique de base Gi utilisée dans ce mode de réalisation a la configuration de circuit dans la- quelle la seconde résistance R2 montée en parallèle avec la seconde jonction Josephson J2 représentée sur la figure 1 est éliminée. Une borne de masse T3 de la première porte logique Gl est reliée à la borne d'entrée Tl d'une seconde porte logique de base G2. Cette seconde porte logique G2 a la même configuration de circuit que celle représentée sur la figure 1 et le courant de polarisation IT est appliqué_ à la seconde borne d'entrée T2. Les bornes de sortie T4 des première et seconde portes logiques de base Gl et G2 sont reliées en commun à-la première borne d'entrée d'une troisiè- me porte logique G3. Cette troisième porte logique G3 a la configuration de circuit dans laquelle la première jonction Josephson Jl reliée en série avec la première résistance Rl est éliminée de la configuration de circuit représentée sur la figure 1. Dans ce mode de réalisation, quand le courant d'entrée IA est appliquée à la première borne d'entrée Tl de la pre- mière porte logique de base Gl et le courant d'entrée IB est appliqué à la seconde entrée T2, une sortie ET IA B obtenue à la borne de sortie T3 et une sortie ET I (A Q B) T (d'une sortie OU exclusif IA 4G B appliquée en tant qu'entrée à une première borne d'entrée Tl de la seconde porte logique de base G2 et du courant de polarisation IT appliqué en tant qu'entrée à la seconde borne d'entrée T2) sont appliquées à la borne d'entrée Tl de la troisième porte logique de base G3. Quand le courant de polarisation IB est en outre appliqué à la seconde borne d'entrée T2 de la troisième porte logique de base G3, on obtient une sortie OU majoritaire I.(AB + BT + TA) à la borne de sortie T4. On réalise donc la fonction OU majoritaire selon laquelle une sortie est obtenue quand deux ou plus de deux courants d'entrée parmi les courants d'entrée IA, IB et IT sont appliqués à l'entrée. La présente invention n'est pas limitée aux modes de réalisations particuliers décrits ci-dessus, mais on peut réaliser diverses fonctions logiques par une combinaison appropriée d'une multiplicité de portes logiques de base. On peut aussi concevoir librement les connexions de bornes d'entrée et de sortie dans le circuit en pont sans se limiter aux considérations de circuit particulières décrites ci- dessus. a REVENDICATIONS 1.- Circuit logique supraconducteur, caractérisé par le fait qu'il comprend: - une porte logique de base, ladite porte logique de ba- se comprenant des première et seconde bornes d'entrée reliées à au moins deux points de connexion ou noeuds d'un circuit en pont comportant quatre branches; - une borne de sortie reliée à au moins un des points de connexion dudit circuit en pont, - un circuit série comprenant une première résistance et une première jonction Josephson montées entre lesdites première et secondes bornes d'entrée de manière à constituer la première branche dudit circuit en pont; - un circuit parallèle comprenant une seconde résistance et une seconde jonction Josephson montée entre ladite première borne d'entrée et une borne de mise à la masse dudit circuit en pont de manière à constituer la seconde branche; - une troisième résistance montée entre ladite seconde borne d'entrée et un desdits points de connexion dudit circuit en pont de manière à constituer la troisième branche dudit circuit en pont; et - une troisième jonction Josephson montée entre ledit poçnt de connexionauquel est raccordée la troisième résistance, et ladite borne de mise à la masse de manière à constituer la quatrième branche dudit circuit en pont.. 2.- Circuit logique supraconducteur suivant la revendica- tion 1, caractérisé par le fait que ladite seconde jonction Josephson dudit circuit parallèle est commutée dans un état de tension non-nullequand un courant total arrivant d'une des- dites bornes d'entrée et un courant partiel arrivant de l'au- tre desdites bornes d'entrée la traversent. 3.- Circuit logique supraconducteur suivant la revendi- cation 1, caractérisé par le fait que ladite troisième jonc- tion Josephson est commutée dans un état de tension non-nulle. quand le courant total provenant de ladite première borne d'entrée et le courant partiel provenant de ladite seconde borne d'entrée la traversent. 4.- Circuit logique supraconducteur suivant la revendi- dication 1, caractérisé par le fait que ladite première jonction Josephson est commutée dans un état de tension non- nulEpar le courant d'entrée provenant de ladite autre borne d'entrée après que lesdites seconde et troisième jonctions Josephson aient été commutées dans un état de tension non-nule, 5.- Circuit logique supraconducteur suivant la revendi- cation 1, caractérisé par le fait que ladite borne de sortie est reliée à un point de connexion dudit circuit en pont. 6.- Circuit logique supraconducteur suivant la revendi- cation 1, caractérisé par le fait que ladite borne de sortie est reliée à la masse à travers une charge. 7.- Circuit logique supraconducteur suivant la revendi- cation 6, caractérisé par le fait que ladite charge comprend un circuit supraconducteur comprenant une résistance et une jonction Josephson. 8.- Circuit logique supraconducteur suivant la revendi- cation 6, caractérisé par le fait que ladite charge comprend une résistance. 9.- Circuit logique supraconducteur suivant la revendi- cation 6, caractérisé par le fait que ladite charge comprend un circuit série formé d'une résistance et d'une bobine d'inductance. 10.- Circuit logique supraconducteur suivant la reven- dication 1, caractérisé par le fait que: un point de connexion o. se raccordent ladite première jonction Josephson et ladite première résistance dudit circuit série est relié à une des extrémités d'une résistance de dériva- tion; ladite borne de sortie est reliée à l'autre extrémité de ladite résistance de dérivationAtune charge est montée entre ladite borne de sortie et la masse. il.-Circuit logique supraconducteur suivant la revendication l0,carac- térisé par le fait que ladite charge comprend un circuit supraconducteur comprenant une résistance et une jonction Josephson. 12.-Circuit logique supraconducteur suivant la revendication 10, carac- térisé par le fait que ladite charge comprend une résistance. 13.-Circuit logique supraconducteur suivant la revendication l,carac- térisé par le fait que ladite charge comprend un circuit série constitué par une résistance et une bobine d'inductance. - Circuit logique supraconducteur suivant la revendi- cation 1, caractérisé par le fait que _ le point de connexion o se raccordent ladite jonction et ladite première résis- tance dudit circuit série est relié à une des extrémités d'une résistance de dérivation, ladite borne de sortie est reliée à l'autre extrémité de ladite résistance de dérivation, une charge est montée entre ladite borne de sortie et la masse; et ladite seconde résistance dudit circuit parallèle comprend un circuit série formé par une résistance et une bobine d'inductance. 15.- Circuit logique supraconducteur suivant la reven- dication 14, caractérisé par le fait que ledit point de connexion o se raccordent ladite première jonction Josephson et ladite première résistance dudit circuit série est relié à la première borne d'entrée. 16.- Circuit logique supraconducteur suivant la reven- dication 1, caractérisé par le fait que ladite borne de sortie comprend une première borne de sortie disposée à un point de connexion o se raccordent ladite troisième résistance et ladite troisième jonction Josephson pour obte- nir une sortie ET, et une seconde borne de sortie disposée à un point de connexion o se raccordent ledit circuit pa- rallèle et ladite troisième jonction Josephson pour obtenir une sortie OU. 17.- Circuit logique supraconducteur suivant la re- vendication 14, caractérisé par le fait que ladite seconde borne de sortie destinée à l'obtention de ladite sortie OU est reliée à une des bornes d'entrée d'une autre porte lo- gique de base. 18.- Circuit logique supraconducteur suivant la reven- dication 1, caractérisé par le fait qu'un circuit parallèle comprenant une quatrième jonction Josephson et une quatrième résistance est monté en outre entre ladite troisième jonction Josephson et ledit point de connexion relié à la borne de mise à la masse. 19.- Circuit logique supraconducteur suivant la reven- dication 17, caractérisé par le fait qu'un point de conne- xion o se raccordent ledit circuit série de ladite première jonction Josephson et ladite première résistance est relié à une des extrémités d'une résistance de dérivation et que ladite borne de sortie est reliée à l'autre extrémité de ladite résistance de dérivation. 20.- Circuit logique supraconducteur suivant la revendi- cation 17, caractérisé par le fait qu'un premier circuit série comprenant lacdite troisième résistance et ledit circuit parallèle est monté en parallèle avec un second circuit série comprenant une autre résistance et un autre circuit parallèle identique à ceux dudit premier circuit série. 21.- Circuit logique supraconducteur suivant la reven- dication 17, caractérisé par le fait qu'un point de connexion W se raccordent ladite borne de mise à la masse et ledit cir- cuit parallèle comprenant ladite quatrième jonction Josephson et ladite quatrième résistance est relie à une première borne d'entrée d'une autre porte logique de base et qu'un circuit parallèle comprenant une quatrième jonction Josephson et une quatrième résistance est monté entre une troisième jonction Josephson et une borne de mise à la masse dans ladite autre porte logique de base. 22.- Circuit logique supraconducteur suivant la reven- dication 18, caractérisé par le fait qu'un point de conne- xion o se raccordentladite troisième jonction Josephson et ledit circuit parallèle comprenant ladite quatrième jonction Josephson et ladite quatrième résistance est relié à une borne d'entrée d'une autre porte logique de base, et qu'une résistance de dérivation est montée entre ladite borne de sortie et ledit point de connexion o se raccordent ladite première jonction Josephson et ladite première résistance. - 23.- Circuit logique supraconducteur suivant la reven- dication 1, caractérisé par le fait que: un circuit logique d'au moins un étage amplificateur de courant est relié à ladite borne de sortie de ladite porte logique de base; la- dite porte logique dudit étage amplificateur de courant comprend un circuit en pont comportant une borne d'entrée de courant de polarisation reliée à une borne d'entrée de courant de polarisation de ladite porte logique de base, une borne d'entrée de courant et une borne de mise à la masse reliées respectivement à ladite borne de sortie et à ladite borne de mise à la masse de ladite porte logique, et une borne de sortie; ladite porte logique comprend, en outre, une première résistance et une seconde résistance qui divisent un courant de polarisation appliqué à ladite borne d'entrée de courant de polarisation et qui constituent deux branches dudit circuit en pont, une première jonction Josephson montée entre ladite borne de courant de sortie et ladite borne de mise à la masse et constituant une autre branche, et une seconde jonction Josephson montée entre ladite borne de mise à la masse et ladite borne de sortie et cons- tituant une autre branche encore. 24.- Circuit logique supraconducteur suivant la reven- dication 22, caractérisé par le fait qu'une résistance est montée entre ladite borne de sortie de ladite porte logique de base et ladite borne d'entrée de ladite porte logique dudit étage amplificateur de courant. 25.- Circuit logique supraconducteur suivant la reven- dication 23, caractérisé par le fait que ladite résistance comprend un circuit série formé d'une bobine d'inductance et d'une résistance. 26.- Circuit logique supraconducteur suivant la revendi- cation 22, caractérisé par le fait que ladite porte logique de base comporte au moins une autre porte logique de base comprenant un circuit en pont de même configuration relié communément à ladite borne de sortie et à ladite borne d'entrée de courant de polarisation. 27.- Circuit logique supraconducteur, caractérisé par le fait qu'il comprend: - une porte logique de base, ladite porte logique de base comprenant des première et seconde bornes d'entrée re- liées à au moins deux points de connexion ou noeuds d'un circuit en pont comportant quatre branches; - une borne de sortie disposée au moins à un des points de connexion dudit circuit en pont; - une première résistance montée entre lesdites premiè- re et seconde bornes de manière à constituer une des branches dudit circuit en pont; - une première jonction Josephson montée entre une des- dites bornes d'entrée et une borne de mise à la masse dudit circuit en pont; - une seconde résistance montée entre l'autre desdites bornes d'entrée de manière à constituer une autre branche dudit circuit en pont; et - une seconde jonction Josephson montée entre ladite seconde résistance et ladite borne de mise à la masse dudit circuit en pont. 28. Circuit logique supraconducteur suivant la revendica- tion 27, caractérisé par le fait qu'un point de connexion o sont raccordées ladite première résistance et ladite première jonction Josephson est relié à une des extrémités d'une résistance de dérivation, et que ladite borne de sortie est reliée à l'autre extrémité de ladite résistance de dérivation. 29.- Circuit logique supraconducteur suivant la reven- dication 27, caractérisé par le fait qu'une résistance shunt est montée en parallèle avec ladite première jonction - Josephson. 30.- Circuit logique supraconducteur suivant la reven- dication 27, caractérisé par le fait qu'au moins une autre jonction Josephson est montée entre ladite première jonction Josephson et ladite borne de mise à la masse. 31.- Circuit logique supraconducteur suivant la reven- dication 27, caractérisé par le fait qu'au moins une autre résistance est montée entre ladite première résistance et une desdites bornes d'entrée. 32.- Circuit logique supraconducteur suivant la reven- dication 27, caractérisé par le fait qu'une autre borne de sortie est disposée à un point de connexion o se raccordent ladite première résistance et une autre résistance. 33.- Circuit logique supraconducteur suivant la reven- dication 27, caractérisé par le fait que ladite borne de sortie comprend une première borne de sortie et est relié au point de connexion o se raccordent la seconde résistance et la seconde jonction Josephson pour fournir une sortie ET et une seconde borne de sortie est reliée au point de con- 4 3 xion o se raccordent les première et seconde jonctions Josephson pour fournir une sortie OU exclusif. 34.- Circuit logique supraconducteur suivant la reven- dication 27, caractérisé par le fait que ladite borne de sortie comprend une première borne de sortie disposée à un point de connexion o se raccordent ladite seconde résistance et ladite seconde jonction Josephson pour obtenir une sortie ET, et une seconde borne de sortie est disposée à un point de connexion o se raccordent lesdites première et seconde jonctions Josephson pour obtenir une sortie OU exclusif. 35.- Circuit logique supraconducteur suivant la revendi- cation 27, caractérisé par le fait qu'une des première et seconde bornes d'entrée d'un autre circuit logique de base est reliée à une seconde borne de sortie dudit circuit logi- que de base, ledit autre circuit logique de base comprenant un circuit en pont constitué par un circuit série formé d'une première jonction Josephson et d'une première résistance et monté entre lesdites première et seconde bornes d'entrée, un circuit parallèle formé d'une seconde jonction Josephson et d'une seconde résistance et, monté entre ladite première borne d'entrée et une borne de mise à la masse, une troisième résistance montée entre ladite seconde borne d'entrée et ladite borne de sortieet une troisième jonction Josephson montée entre ladite borne de sortie et ladite borne de mise à la masse 36.- Circuit logique supraconducteur suivant la reven- dication 27, caractérisé par le fait qu'une première borne d'entrée d'une autre porte logique de base ayant la même con- figuration de circuit est reliée à ladite seconde borne de sortie de ladite porte logique de base.