Brevet FR2484738A1 — publié le 19811218

34847'!8 "Procédé pour le codage de bits de données sur un porteur d'enregistrement, dispositif pour la mise en oeuvre du procédé, porteur d'enregistrement pourvu d'une structure d'information, et dispositif pour décoder le signal lu sur le porteur d'enregistrement" L'invention concerne un procédé pour' coder un flux de bits de données dans des cellules de bits succes- sives dans un système de transmission pour l'enregistre- ment et la reproduction d'un signal d'enregistrement sur un porteur d'enregistrement, procédé suivant lequel le flux de bits est considéré comme étant formé de mots en- chainés d'un premier type ainsi que d'un deuxième type, et les bits de données sont d'une première ou d'une deuxiè- me Porte, alors que le mot du deuxième type comporte au moins une succession de: un bit de donnée de la deuxième - sorte suivi de m (m > 0) bits de données de la première sorte, les bits de données de la première sorte étant nor- malement codés par une transition de niveau au milieu de la cellule de bit en question, alors que les bits de don- nées de la deuxième sorte sont normalement codés par une transition de niveau au début de la cellule de bit en ques- tion, tandis que chaque transition de niveau au début d'une cellule de bit, suivant une transition de niveau au mi- lieu de la cellule de bit immédiatement précédente est supprimée, et que parmi les mots du deuxième type pour m pair, les transitions de bits dedonnées de la première sorte sont modifiées pour réduire la composante de courant continu dans le signal binaire. Un tel procédé est connu du brevet des Etats- Unis d'Amérique n0 3.810.111. Des données sous forme binaire sont composées de bits de données qui contiennent l'information sous la forme de l'une ou de l'autre de deux sortes. La première sorte est parfois représentée par "un logique", par "vrai", par "oui" ou par "+", et l'autre sorte est parfois repré- sentée par "zéro logique", par "faux", par "non" ou par -. 2 ' - ' "-". En vue de transmettre ces bits données par l'inter- médiaire d'un canal de transmission ou de les enregistrer sur une bande magnétique ou sur un disque optique, on mo- difie le plus souvent les bits de données par une opéra- tion connue sous le nom de codage de canal. Le but de ce codage de canal est, par exemple, d'obtenir une densi- té d'information aussi élevée que possible sur le porteur d'enregistrement ou de rendre nul le contenu en courant continu du signal codé sans agrandir la bande passante nécessaire. Chacun des bits de données codés est placé dans un intervalle, appelé cellule de bit. Cette cellule de bit peut être un intervalle dans le temps (lors d'une transmission par l'intermédiaire d'un canal d'information) ou n intervalle dans l'espace (lors d'un enregistre- ment sur bande ou disque). Un type de codage de canal connu est-celui qua- lifié de modulation de Miller. Les régles du code sont les suivantes: une donnée "un" est codée comme une tran- sition-de niveau au milieu d'une cellule de bit, tandis qu'une donnée "zéro" donne une transition de niveau au début de la cellule de bit, sauf dans le cas o un "zéro" logique suit un "un" logique. -Le code de Miller également connu sous le nom anglo-saxon "delay modulation" est, par conséquent, un code binaire dans lequel l'emplacement des transitions entre deux niveaux détermine la signification de l'information binaire. Pour l'invention, on peut indifféremment asso- cier une transition à un "un logique" ou à un "zéro-logi- que". De plus, l'endroit précis o les transitions sont situées dans la cellule de bits est sans importance, à condition qu'une transition de niveau se situe relative- ment tôt et une transition de niveau relativement tard dans la cellule de bit tout en pouvant être distinguées nettement l'une de l'autre. Pour simplifier l'exposé, on respecte pour toutes ces possibilités les spécifica- tions: "milieu de la cellule de bit" et "début de la cellule de bit". Ladite modulation de Miller est affectée par l'inconvénient que le signal obtenu n'est pas exempt de composantes de courant continu. Pour éliminer cet incon- vénient, on a préconisé dans ledit brevet américain de modifier la modulation de Miller. A cet effet, le flux de bits d'information est considéré comme étant formé par des successions de mots appartenant à *deux types, à sa- voir un type (a) 011... 110( un zéro, n uns, et un zéro, o n > 0) et un type (b) 111... 111 (m uns). Les mots du type (b) et les mots du type (a) o n est pair, ne four- nissent pas de contribution à une composante de courant continu et sont donc codés suivant le procédé de Miller ha- bituel. Uniquement les mots de type (a) o n est pair donnent lieu à une composante de courant continu et su- bissent pour cela un codage modifié. Suivant le brevet des Etats-Unis déjà spécifié, la modification consiste en ce que les uns d'un tel mot de type (a) sont subdivi- ses en paires, et pour chaque paire, une transition est introduite au début ainsi qu'à la fin de cette paire. En pratiquant de la sorte, on obtient qu'également un mot type (a) codé de la sorte ne comporte plus de composante de courant continu. Le code de Miller modifié de la sorte un spec- tre de fréquences qui est exempt de courant continu et dans lequel les. très basses fréquences sont supprimées dans une certaine mesure comparativement au'spectre de fréquences du code de Miller. Dans le cas o en guise de porteur d'enregis- trement l'on utilise un porteur optique, par exemple un disque audio explorable par voie optique, ladite suppres- sion de composantes basses fréquences est très importante. Comme porteur d'enregistrement optique, on con- sidère ici un porteur d'enregistrement, un disque, une bande, etc. sur lequel l'enregistrement de l'information a eu lieu dans une piste dtinformation de façon à permet- tre l'exploration optique de cette information. Cette piste d'information peut dans ce cas présenter entre au- tres une structure haut-bas ou une structure noir-blanc. Dans ce qui suit, il est, pour ces deux structures possi- bles, toujours question de deux niveaux possibles pour indiquer que la structure est soit haute ou basse, soit noire ou blanche. D'une part, en conséquence de la manipulation d'un tel porteur, des égratignures par exemple peuvent se former dans la surface de porteur et donner lieu, au cours de la reproduction de l'information de ce porteur,à des signaux parasites basse fréquence indésirables dans le signal exploré. Dans le cas o, dans le signal enre- gistré, les signaux basse fréquence sont supprimés dans une forte. mesure, on. a la possibilité d'isoler par filtra- ge les signaux parasites éventuels dans le signal d'infor- mation. D'autre part, lors de l'exploration de l'informa- tion d'un disque optique, on utilise des servosystèmes qui entre autres, doivent faire en sorte que le spot explo- rateur optique reste focalisé sur la face d'information et suit fidèlement la piste d'information. Ces servosys- *tèmes utilisent des signaux de réglage qui sont déduits de signaux obtenus par l'intermédiaire du spot explora- teur. Lesdits signaux de réglage ont une fréquence qui est située dans une bande de fréquences qui coïncide avec la partie basse fréquence du spectre de fréquences du si- gnal d'enregistrement, de sorte que dans cette plage de fréquences, des composantes de signal à grande amplitude peuvent donner lieu à des signaux parasites dans les si- gnaux de réglage. Or, l'invention a pour but de procurer un pro- cédé permettant le codage de bits de données sur un por- teur d'enregistrement et fournissant un signal d'enregis- trement exempt de courant continu et à composantes basse fréquence supprimées dans une forte mesure. L'invention veut également procurer un procé- dé permettant le codage'de bits de données sur un porteur d'enregistrement et fournissant un porteur d'enregistre- ment-dont le signal d'information peut être décodé de fa- cgon très simple lors de la lecture de ce signal. A cet effet, le procédé conforme à l'invention est remarquable en ce que parmi les mots du deuxième ty- pe pour m pair, la transition de niveau au milieu de la cellule de bit, correspondant aux premier et deuxième bits de donnée de la première sorte est supprimée et-qu'une transition de niveau est prévue au début du deuxième bit de donnée. Un mode de réalisation préféré du-procédé con- forme à l'invention est remarquable en ce que les mots du premier type sont formés par une succession de n (n>1) bits de données de la deuxième sorte, tandis que dans les mots du deuxième type, m, 1, Grâce aux mesures préconisées par l'invention, on obtient en tout premier lieu qu'il est possible de se contenter d'un dispositif de décodage très simple lors de la lecture de l'information d'un porteur d'enregistre- ment contenant un signal d'information codé de la sorte, tandis que dans une bande de largeur relativement grande, la suppression de composantes basse fréquence dans le si-- gnal d'information. L'invention concerne également un dispositif pour la mise en oeuvre de ce procédé, ce dispositif étant caractérisé en ce qu'il est muni: - 4'une première entrée pour recevoir les bits de données binaires, - d'une deuxième entrée pour recevoir un si- gnal d'horloge en synchronisme avec les bits de données, - d'une sortie à travers laquelle le-signal codé est fourni à un dispositif d'enregistrement pour un porteur d'enregistrement, - de moyens pour engendrer une transition de niveau de signal au milieu d'un intervalle d'horloge pour un bit de donnée de la première sorte, - de moyens pour engendrer une transition de niveau de signal au début d'un intervalle d'horloge pour un bit de donnée de la deuxième sorte, - de moyens pour supprimer une transition de niveau au début d'un intervalle d'horloge consécutif à une transition de niveau au milieu de l'intervalle d'hor- loge immédiatement précédent, - de moyens pour-détecter un mot du deuxième type o m est pair, - de moyens pour supprimer les transitions de niveau au milieu de l'intervalle d'horloge correspon- dant auxdits premier et deuxième bits de la première sor- te dans un mot dudit deuxième type o m est pair, et - de moyens pour engendrer-une transition de niveau au début de l'intervalle d'horloge correspondant audit deuxième bit de donnée de-la première sorte dans un mot du deuxième type o m est pair. En outre, l'invention- concerne un porteur d'en- registrement muni d'une structure d'information-formée par des successions de cellules de bit qui chacune con- tiennent un bit de donnée dont le contenu est représenté par la présence ou l'absence d'une transition -de niveau -au milieu ou au début.de la cellule de bit. Le porteur d'enregistrement conforme à l'invention est remarquable que la distance minimale entre deux transitions de niveau successives est égale à la longueur d'une cellule de bit, que la distance maximale entre deux transitions de niveau successives est égale à la longueur de trois cellules de bits qu'une transition de niveau au-milieu d'une cellule de bit représente un "un logique" alors qu'une transition de niveau au début d'une cellule de bit représente nor- malement un "zéro logique" à moins qu'un même niveau lo- gique soit présent sur deux cellules de bits successives auquel cas la deuxième desdites deux cellules de bits suc- cessives et la cellule de bit précédente représentent cha- cune un "un logique", et que l'intégrale en cours de la structure d'information atteint au maximum la valeur 2T, la référence T indiquant la longueur des cellules de bit, et que les transitions de niveau qui sont séparées les unes des autres par la distance maximale de trois cellules de bits marquent le début de la cellule de bit. Enfin, l'invention concerne -égp1emmtmd!positif permettant la lecture de l'information d'un tel porteur d'enregistrement. Ce dispositif a la particularité qu'il est muni: - de moyens pour détecter les paires de cellu- les de bits modifiées et pour convertir ces deux cellules en deux bits de donnée à valeur logique "'un", et - de moyens pour convertir les autres cellu- les de bits en bits de donnée suivant les règles normales du décodage de Miller. Un mode de réalisation préférentiel de ce dis- positif permettant de réaliser le décodage de façon très simple, est remarquable en ce que le dispositif est-munig - de moyens pour convertir une cellule de bit à transition au milieu de la cellule en un bit de donnée à valeur logique "un", - de moyens pour convertir une cellule de bit à transition de niveau à la fin en un bit de donnée à va- leur logique inverse à celle du bit de donnée précédent décodé au cas o la cellule de bit précédente n'a pas de transition de niveau ni au milieu ni à la fin, et en un bit de donnée à valeur logique "zéro" au cas o la cellu- le.de bit précédente a par contre une desdites.transitions de niveau, et de moyens pour convertir une cellule de bit exempte de transition de niveau au milieu et à la fin en un bit de donnée à valeur logique égale à celle du bit de donnée précédent décodé au cas o la cellule précéden- te a une transition à la fin, et en un bit-de donnée à valeur logique "zéro" si ladite cellule de bit précéden- te n'a pas cette transition à la fin. La description suivante, en regard des dessins annexés, le tout donné à titre d'exemple, fera bien Com- prendre comment l'invention peut être réalisée. - la figure 1 montre l'allure de quelques 2484738' signaux, - la figure 2 montre le spectre de fréquences de deux signaux d'information, - la figure 3 illustre un exemple de réalisa- tion d'un dispositif de codage conforme à l'invention, - la figure 4 illustre un exemple de réalisa- tion d'un détecteur utilisé pour le dispositif de codage selon la figure 3, - la figure 5 montre à titre illustratif un mode de réalisation d'un porteur d'enregistrement confor- me à l'ivnention, - - la figure 6 est une coupe de porteur concer- né par la figure 5, - la figure 7 illustre un mode de réalisation du dispositif de décodage conforme à l'invention, - la figure 8 est un tableau se rapportant au dispositif de décodage selon la figure 7. Dans sa partie a, la figure 1 représente plu- - sieurs cellules de bits successives 1, 2, 3... 15 dans lesquelles il est possible d'emmagasiner des signaux d'in- formation binaires à raison d'un-bit par cellule. A titre illustratif, ladite partie de la figure 1 montre une suc- cession de bits à valeur "0" et de bits à valeur "1". En b, la figure illustre le signal d'informa- tion tel qu'on l'obtient si la série binaire de la figu- re la est codée suivant le code de Miller. A cette oc- casion, un bit d'information ayant la valeur logique "-1" est codé comme une transition de niveau de signal au mi- lieu de la-cellule en question, tandis qu'un bit d'infor- mation ayant le contenu logique "0" est codé comme une transition de niveau au début de la cellule de bit, sauf dans le eas o ce bit "0" succède directement à un bit "1". Ce codage de Miller illustré en b sur la figu- re 1 n'est pas exempt de courant continu, c'est-à-dire qu'il peut comporter une composante de courant continu. En c sur la figure 1, on a représenté à l'égard du signal selon la figure lb ce que l'on appelle la variation de somme numérique (d.s.v), c'est-àdire l'intégrale en cours de la surface en-dessous des données binaires codées, étant entendu qu'on suppose que les niveaux binaires sont +1 et 1. La longueur de chaque cellule de bit est égale à T. La figure montre clairement que dans le cas de la série de bits en question, il se forme une composante de courant continu accroissante. Pour éliminer ladite composante de courant con- tinu, le brevet des Etats-Unis d'Amérique no 3.810.111 préconise la modification du codage de Miller de la maniè- re suivante le flux de bits de données est considéré com- me étant formé par des mots enchaînés d'un premier type (a) et d'un second type (b). Un mot de type (a) comporte n uns et est de part et d'autre limité par un 0, donc 0 11 15... 110 (n >. 0), tandis que de son côté, un mot de type (b) est formé par un certain nombre de uns, donc 11... il (n > 1). Aussi bien les mots de type (a) o n est im- pair que les mots de type (b) ne contribuent pas à une composante de courant continu, et sont donc codés en cor- respondance au code de Miller normal. Uniquement les mots de type (a) o n est pair donnent lieu à une composante de courant continu. Pour éliminer cette comporante, on effectue pour ce type de mot une modification du code de Miller. La série des uns dans ce type de mot est notam- ment subdivisée en paires successives, et par chaque pai- re, une transition de niveau est introduite au début et à la fin. Pour la série de bits répondant à la figure 1a, la répartition de mots suivante est valable: type (a)n = 0 (bits 1 + 2); type (a)n =4 (bits 3 à 8); type (b)n = 4 (bits 9 à 12); type (a)n 1 bits 13 à 15). Cette répartition résulte en un signal d'information ré- pondant à la figure id, alors que le mot qui comporte les bits 3 à 8 est modifié de la façon indiquée. Comme permet de le constater la variation de somme numérique que montre la figure le à l'égard de ce signal d'information, ce der- nier ne comporte pas de composante de courant continu. En plus de l'absence d'une composante de courant * 10 continu dans un signal d'information enregistré sur un porteur, plusieurs autres facteurs encore jouent un rôle important à l'égard du codage pratiqué.- C'est ainsi que dans le cas d'appareillage destiné au -grand public, il est souhaitable que le codage soit tel que, dans le dis- positif à l'aide duquel a lieu la lecture de l'information du porteur, il soit possible de se contenter de l'emploi d'un circuit de décodage aussi simple que possible. De plus et surtout dans le cas de porteurs d'enregistrement optiques, ce n'est pas uniquement la composante de courant continu qui joue son rôle, mais eu égard à la diaphotie entre le signal d'information et les servrosignaux à f ré- quence relativement basse destinés aux différents servo- systèmes utilisés habituellement.pour la ledture optique, et à l'influence que l'endommagement de la surface de dis- que exerce sur la qualité du signal d'information lu, il importe que dans une bande relativement large, les-compo- santes basse fréquence du signal d'information soit sup- primées dans une grande mesure. Conformément à l'invention, on préconise à cet effet une autre modification du code de Miller. La f i- gure i illustre en f et h deux signaux d'information tels que ceux-ci sont obtenus suivant deux possibilités répon- -dant a la modification de code-de Miller préconisée par l'invention. Le signal d'information illustré en h sur la- figure i est obtenu du fait de pratiquer exactement la même subdivision de la série de bits que dans le cas de la modification de Miller connue préconisée par le bre- vet U.S.A., déjà cité. Un mot de type (a) o n est pair (3 à 8) est toutefois modifié d'une autre façon. En par- ticulier, dans le.cas d'un tel mot, on modifie uniquement les deux premiers bits "1"1 (bits >4 et 5), ces bits étant notamment codés avec une transition de niveau sur la sépa- ration de ces deux bits. Les autres bits "1"1 (bits 6-et 7) de ce mot de type (a) sont, contrairement à ce qui est le cas de la modification connue, codés suivant le code de Miller normal. La variation de somme numérique qui, à l'égard de ce signal d'information est illustrée en f sur la figure 1, permet de constater que la composante de courant continu est égale à zéro. A l'égard du signal d'information illustré en h sur la figure 1, on a pratiqué lors du codage, en plus de l'autre modification, également une autre subdivision de la série de bits en types de mot. Pour la subdivision en mots, il n'est en fait détecté qu'un type de mot spé- cifique,à savoir un mot formé par un seul zéro, suivi d'un nombre pair de (n) uns, c'est-à-dire 011. 11 (n pair). Chaque mot de ce type est modifié quelle que soit sa po- sition dans la série de bits. Dans la série de bits pri- se à titre d'exemple et illustrée, sur la figure la, cela signifie que tant le mot comportant les cellules de bit 3 à 7 que le mot comportant les cellules de bit 8 à 12 est modifié, ce qui est contraire aux modifications de ode suivant les figures ld et lf. Comme telle, la modi- fication est à nouveau identique à celle pratiquée dans le signal d'information selon la figure if, c'est-à-dire les deux premiers bits "1" (bits 4,5 et bits 9, 10) sont modifiés. La figure li permet de constater qu'également pour le signal modifié de la sorte, la composante de cou- rant continu est égale à zéro. Toutefois, contrairement à la modification de code connue, la variation de somme numérique n'est dans ce cas pas ramenée à zéro par mot, mais il est fait en sorte qu'en moyenne, la variation de * somme numérique reste égale à zéro. La modification de code conforme à l'invention résulte en tout premier lieu en ce que le décodage dans le dispositif de lecture est possible de façon très sim- ple. On constate qu'il est notamment possible de réali- ser un décodage univoque pour lequel il suffit de détec- ter le contenu d'information de deux bits-successifs, ce qui sera encore expliqué dans la suite de l'exposé. En outre, on constate que le signal d'-infor- mation obtenu par l'intermédiaire de la modification de code conforme à l'invention, présente dans une large bande de fréquences, une très bonne suppression en ce qui concer- ne les fréquences relativement basses. On constate en particulier qu'à partir de la fréquence 0, le-spectre de fréquences du signal d'information passe seulement de fa- çon très lente jusqu'à une fréquence de 100 kHz environ. A titre illustratif, on a dessiné sur la figure 2 le spec- tre mesuré à une fréquence de bit de 2 Mbit/seconde obte- nu avec le codage de Miller normal (M), ainsi que le spec- tre obtenu avec le codage conforme à l'invention (Ma), ce qui permet de constater nettement les différences. La figure 3 montre à titre d'exemple un schéma synoptique d'un dispositif de codage pour l'obtention d'un signal d'information selon la figure 1h. Dans ce cas, lors de la subdivision en mots, il suffit de pratiquer la détection pour l'apparition d'un mot de type 011... 11 (nombre pair de uns). Le dispositif comporte une borne d'entrée 1 qui reçoit la série de bits à coder. Cette série est four- ni en toutpremier lieu à un dispositif de codage 2, con- çu pour coder ladite série en correspondance au code de Miller normal. A travers une entrée-12, ce dispositif de co- dage 2 reçoit un signal d'horloge CL à fréquence de bit pour faire passer la série bit par bit et pour la coder. Pour la réalisation d'un tel dispositif de co- dage, il est évidemment possible d'utiliser tout circuit connu de codage de Miller. A titre illustratif, on se contente dé renvoyer au brevet des Etats-Unis d'Amérique no 3.108.261 dans lequel est indiqué ce codage de Miller ainsi qu'un dispositif de codage utilisé dans ce but. Bien que cela ne soit pas essentiel, on a, à l'égard du dispositif de codage selon la figure 3, admis que le dispositif 2 ne fournit pas encore directement un signal d'information codé suivant le code de Miller, mais un signal d'information-qui, seulement après. être traité par un dispositif de codage NRZ 3 (non return to zero) fournit ledit signal d'information codé suivant le code de Miller. A cet effet, le dispositif 2 fournit un signal M' illustré en a sur la figure 3, signal dans lequel cha- que bit est subdivisé en deux moitiés alors que la valeur logique de chaque moitié est indicative pour le fait si au début de la moitié de bit en question doit exister une transition de niveau dans le signal d'information. Donc, un bit "1" résulte toujours en la formation d'un niveau- 01 de la cellule de bit afférente, un bit "0" est norma- lement une formation de niveau-10 si ce bit "1O" est précé- dé immédiatement d'un "1", auquel cas il en résulte une formation de niveau "00" des deux moitiés de bit. Comme le montre la figure 3a, il se forme après une opération sur ce signal M' dans le dispositif de codage-NRZ, un si- gnal M codé en correspondance au code de Miller. Afin de pouvoir effectuer la modification con- forme à l'invention, le dispositif selon la figure 3 com- porte un détecteur 4 qui détecte le début d'un mot 0011 11, ayant un nombre pair de uns. Pour réaliser dans la pratique un tel détecteur, il existe évidemment bon nombre de possibilités. Parmi celles-ci, une possibili- té sera décrite plus loin dans cet exposé en référence à la figure 4. Le détecteur 4 fournit, retardé de la durée d'un seul bit après détection du type de mot afférent, c'est-à-dire au début du premier bit à "1" de ce type de mot, un signal de commande Mc au commutateur 5, de sorte que pour une durée correspondant à deux périodes de bit, ce commutateur est commuté, depuis la sortie du disposi- tif de codage 2, vers la sortie du générateur de signal 6. Simultanément avec la commutation du commutateur 5, ledit générateur 6 est activé par le détecteur 4 et four- nit alors, pendant la période de deux bits, un signal Ma comme illustré en b sur la figure 3. Durant les deux pre-- miers bits à "1" du type de mot à modifier, le dispositif de codage-NRZ 3 reçoit donc de signal Ma, ce qui résulte en la modification désirée du codage de Miller, indiquée sur la figure 3b. Après cette période de deux bits, le commutateur 5 est ramené en position de départ, et le trai- tement du signal présenté a de nouveau-lieu suivant le code de Miller normal. Le signal d'information M finale- ment obtenu de la sorte est fourni à un dispositif d'en- registrement 7 qui, d'une façon adéquate, enregistre ce signal sur un porteur d'enregistrement R, par exemple une bande magnétique, un disque magnétique ou un disque op- tique. A titre d'exemple, la figure 4 illustre un mo- de de réalisation du détecteur 4 conforme au dispositif de codage selon la figure 3. Le détecteur comporte une borne d'entrée 11 à laquelle est fournie la série de bits. De plus, le dispositif comporte plusieurs bascules bista- bles 13-20 qui sont branchées en série et dont le fonc- tionnement est régi par un signal -d'horloge CL (entrée 12) dont la fréquence correspond à la fréquence de bit désirée. Par conséquent, les bascules bistables 13-20 contiennent le contenu de signal de huit bits successifs et font office de cellules d'un registre à décalage. Les huit bascules bistables 13-20 font essen- tiellement partie d'un plus grand nombre de bascules bis- tables branchées en série. En effet,-si lif on désire pou- voir détecter chaque-mot de type (a) à nombre de uns pair, on doit essentiellement disposer d'un registre à décalage dont la longueur est infinie, c'est-à-dire disposer d'un nombre infini de bascules bistables. Dans la pratique toutefois, la longueur indispensable du registre est beau- coup moins grande. C'est ainsi que souvent en des posi- tions équidistantes, un mot de synchronisation est inséré dans le série de bits du signal d'information. Lorsque ce mot de synchronisation -connu comporte un bit "0", cela signifie que la série de bits successifs "1" ne sait ja- mais être plus longue que le nombre de bits entre ces bits "0" de deux mots de synchronisation successifs. Par ail- leurs, le risque d'une série relativement grande de bits 11" consécutifs en fonction du type de signal d'informa- tion est très petit, par exemple dans le cas d'un signal audio. Ceci signifie qu'il est possible de limiter sciem- ment la longueur du registre à décalage, done de limiter le nombre de bascules bistables, tout en acceptant le risque d'une modification incorrecte dans le cas de mots très longs du type (a). Si l'on désire se contenter de l'emploi d'un registre à décalage relativement court, on peut évidemment insérer dans la série de bits de données également des bits "O" de transmission en des endroits équidistants. Pour la clarté de la figure, on n'a représenté que huit bascules bistables de la rangée entière. Les signaux de sortie de ces bascules bistables représentent le niveau de huit cellules de bits successives, indiquées par les sorties d0 - d7. Pour détecter l'apparition d'un mot de type (a) à nombre pair de uns, le détecteur compor- te plusieurs portes logiques, raccordées aux sorties de bascules bistables. Les sorties d1 et d2 des bascules bistables 14 et 15 sontraccordées à une porte-ET 21 dont la sortie est couplée à trois autres portes-ET 22, 23 et 24. La porte-ET 22 est en outre couplée à la sortie in- verse d3 de la bascule bistable 16, la porte-ET 23 est en outre couplée à la sortie d4 de la bascule bistable 17 ainsi qu'à l'entrée inverse d5 de la bascule bistable 18, tandis que de son-c8té la porte-ET 24 est encore cou- plée à la sortie d4 de la bascule bistable 17, à la sor- tie d6de la bascule bistable 19, et aussi à l'entrée inver- se d7 de la bascule bistable 20. Les sorties des'portes- ET 22, 23 et 24 sont raccordées à une porte-OU 25 dont la sortie est raccordée à une porte-ET 26 qui en outre est couplée à la sortie inverse do de la bascule bista- ble 13. La sortie de la porte-ET 26 commande une bascu-. le bistable 27 dont la sortie 28 fournit le signal de com- mande Mc. Comme le montre de façon simple la figure 4, le singal de sortie de la porte-ET 22 est indicatif pour la série de bits d1d2d3 = 110. Avec la fonction-ET de la porte-ET 26, cela fournit une valeur logique "1" pour la bascule bistable 27 lors de l'apparition de la série de bits dod1d2d3 = 9110, série qui doit être modifiée. De la même façon, la porte-ET 26 fournit, en combinaison avec le signal de sortie de la porte-ET 23, un signal lo- gique "1" l'ors de l'apparition de la série de bits do-d5= 01110, et en combinaison avec le signal de sortie de la porte-ET 24 lors de l'apparition de la série de bits 01111110. La bascule bistable.27 est conçue de façon que dans le cas o son signal d'entrée prend le niveau logique "1", et est retardé d'une période de bit, ce qui se fait donc en coincidence avec le début du premier bit " 1u du mot de type (a) à nombre pair de uns, cette bascule 27 fournit un signal de commande en forme de créneau Mc et d'une durée égale à deux périodes de bits pour commuter le commutateur 5 de la figure 3 et pour activer le géné- rateur de modification 6 sur la figure 3. Il va de soi que dans le cas o il s'agit de pratiquer la détection de mots plus longs de type (a), -le nombre de bascules bistables 13-20 doit être augmenté de même que le nombre de portes-ET 22-24, et alors le cou- plage des portes-ET supplémentaires aux bascules du regis- tre doit avoir lieu suivant la même configuration que le couplage des portes-ET 22-24. Comme le montre clairement la figure, les portes-ET 2224 réalisent les fonctions logiques d1 d2 d3, d1 d2 d4d5 et d1d2d4d6d7. Les premi- res portes-ET supplémentaires doivent donc pouvoir réali- ser les fonctions logiques d1d2d4d6d8d9, dld2d4d6d8d10d11,l etc. Le codage conforme à l'invention n'est nulle- ment limité à l'application du dispositif de codage tel que le montrent les figures 3 et 4. En partant des règles de codage ci-dessus définies, il est évidemment possible de réaliser de nombreux circuits logiques qui, à partir d'une série de bits de Uonnées fournissent finalement le signal d'information codé de la façon désirée. C'est ainsi que généralement le dispositif de codage de Miller 2 et le générateur de modification 6 selon la figure 3 ne sont pas obligatoirement réalisés séparément, mais que par exemple, les circuits logiques des deux dispositifs sont combinés de façon adéquate, éventuellement même avec le détecteur 4.- Comme déjà mentionné en référence à la figure 3, le signal codé finalement obtenu est enregistré sur un porteur ad hoc. A titre illustratif, la figure 5 est la vue en plan d'un disque optique muni d'un tel signal, la figure 6 étant une coupe de la structure d'information d'un tel disque. Le disque 21 que montre-la figure 5 et qui dans son centre comporte une ouverture 22, est muni d'un cer- tain nombre de pistes concentriques ou d'une piste spirale 23. Sur la figure 5, on n'a représenté-qu'une seule piste circulaire, tandis qu'en ne respectant pas une échelle exacte, on a dessiné plusieurs traits de subdivision pour indiquer les cellules de bits. Ces cellules de bits for- ment dans le signal d'information une subdivision dans le temps, et forment sur le disque une structure spatia- le. La structure comme telle est fonction de la modula- tion pratiquée pour le porteur d'enregistrement utilisé.- Un disque audio optique qui attire fortement l'attention utilise une structure d'information formée par-une succes- sion de creux et de régions intermédiaires, comme le montre la figure 6, les creux 24 représentant par exemple le ni- veau logique "1" tandis que les régions intermédiaires représentent le niveau logique "0" du signal d'informa- tion codé. Cette structure de creux et de régions inter- médiaires, représente donc directement le signal d'infor- mation. Un tel porteur convient par excellence pour être x multiplié et sa lecture peut avoir lieu de façon simple par voie optique, la profondeur de creux optimale étant fonction du processus de lecture (lecture en réflexion, lecture en transparence, lecture par spot unique, lectu- re par spot subdivisé). -X --2484738 :- -'- Indépendamment du contenu des signaux d'infor- mation, il est possible de distinguer dans le porteur d'en- registrement plusieurs particularités. Celles-ci sont expliquées ci-après en référence à un porteur d'enregistre- ment muni d'une structure d'information codée conformément : à l'invention. Ctest ainsi que la distance minimale entre deux transitions consécutives de creux région intermédiai- re, à région intermédiaire creux est égale à une cellule de bit (voir sur la figure 1h la cellule de bit 2 et les cellules 6/7). La distance maximale entre deux transi- tions de niveau est égale à trois cellules de bit. Par ailleurs, il existe des distances situées entre ces deux valeurs extrêmes, à savoir les distances de 1., 2 et 21 foi.s la longueur d'une cellule de bit. Comme la distance maximale est relativement courte, il existe toujours des transitions de niveau en nombre suffisant dans-le'signal lu sur-le porteur, ce qui permet de qualifier 1-e codage comme étant autosynchronisant. Comme d'autre part la dis- : tanee minimale n'est pas-inférieure à la longueur d'une cellule de bit, il est possible de réaliser sur le porteur une densité d'-information intéressante. Une autre carac- téristique des configurations présentes sur le-porteur - -d'-enregistrement-estque la transition de niveau-qui mar- ' -- que le:début de la distance maximale de trois cellules - de bit,.se situe toujours au-début d'une eellule.- Il:-en -"est de même pour la transition de niveau qui marque la fin de la'distance maximale.- De cette façon, il est pos- sible de constater de façon univoque les transitions de - niveau qui,sur le-porteur, doivent être situées dans le centre d'une cellule de bit et celles qui doivent être situées au début d'une cellule de bit. Il est essentiel aussi que la modification élaborée dans le but d'un coda- - ge exempt de courant continu et pauvre en basse fréquen- ce puisse être décodée de façon univoque...:Toutefois, ce- ci peut être constaté de façon univoque par le-seul em- - ploi de configurations de transitions et de non transi- tions de niveau présentes sur le porteur. En effet, si lors du décodage suivant Miller il est constaté la présen- ce d'une valeur de bit "impossible", il faut attribuer à ce bit la valeur "un", et de même au bit suivant. Ceci est illustré sur la figure 1j. Le signal dont l'allure est illustrée sur la figure lh est décodé suivant le co- de de Miller connu, et fournit alors à l'égard des cellu.. les de bit 1 à 3 le résultat 000, et à l'égard de la cel- lule 4 un "0" qui toutefois ne devrait pas être zéro étant donné que suivant le code de Miller, un zéro qui succède à un zéro doit avoir une transitiqn au début de la cellu- le, transition qui dans ce cas fait défaut0 Le résultat de décodage de la cellule 4 est indiqué par la référence F sur la figure lj. Par la substitution d'un niveau lo- gique "un" pour la cellule indiquée par F, et un niveau logique "un" pour les cellules qui suivent immédiatement, substitution que montre la figure 1j, le signal de donné décodé devient identique au signal de donnée codé. La figure 6 est une coupe perpendiculaire au porteur d'enregistrement, par exemple celui de la figure 5, ladite coupe suivant la direction d'une piste. Dans la face d'information du porteur 21, on a pratiqué plu- sieurs creux 24, et la configuration obtenue de la sorte, formée par un creux (24) et un non creux (25), représente l'information binaire enregistrée dans cette piste. Comme déjà mentionné dans ce qui précède, un mode de décodage possible consiste en ce que le décodage a lieu suivant les règles normales de Miller, et qu'en présence d'un bit "impossible", ce bit ainsi que le bit suivant sont interprétés comme ayant la valeur "1". Le codage répondant à l'invention permet tou- tefois de pratiquer un décodage très simple. Un mode de réalisation d'un dispositif permettant le décodage est illustré dans la figure 7. Le dispositif selon la figure 7 comportant en tout premier lieu un registre à décalage 32 avec 5 cellu- les de registre qui reçoivent, à travers une borne d'en- trée 31, le signal d'information lu. Le registre est conçu pour recevoir le contenu de signal de 21 cellules de bit, chaque cellule de bit 32-1 à 32-5 contenant le niveau de signal d'une moitié de cellule de bit. La commande du registre à décalage un signal d'horloge a lieu de façon que les cellules 32-1 et 32-2 du registre con- tiennent les niveaux des deux moitiés de bit d'une première cellule de bit (T 1), que les cellules 32-3 et 32-4 con- tiennent les niveaux des deux moitiés de bit de la cellu- le de bit suivante (T0), et que la cellule 32-5 contient le niveau de la première moitié de bit d'une cellule de bit suivante (T1). Les cellules de registre 32-1 à 32-5 sont rac- cordées à un dispositif de détection 34. Celui-ci compor- te un premier circuit de décision 35 raccordée aux cellu- les 32-1 à 32-3 du registre, ainsi qu'un deuxième circuit de décision 36 raccordée aux-cellules 32-3 à 32-5 du re- gistre. Chacun des deux circuits de décision 35, 36 est conçu pour détecter si une,transition de niveau a lieu dans la cellule de bit afférente T 1 ou T0 et dans l'af- firmative, o cette-transition a eu lieu dans cette cel- -lule. A cet effet, il est procédé à la comparaison des niveaux de signal des cellules de registre afférentes. Lorsque les niveaux de signal des cellules de registre 32-3 et 32-4 sont différents, cela signifie que le bit de donnée T0 présente une transition de niveau au milieu de la cellule de bit. Dans ce cas, la sortie b0 du circuit de décision 36 fournit la valeur logique "1". Lorsque les niveaux de signal dans les cellules de registre 32- 4 et 32-5 diffèrent, cela signifie que le bit de donnée T0 présente une transition de niveau à la fin de la cel- lule. Dans ce cas, la sortie C du circuit de décision o 36 fournit la valeur-logique "1". -Enfin, si les niveaux de signal des cellules de registre 32-3, 32-4 et 32-5 sont égaux, cela signifie que le bit de donnée To ne comporte pas de transition de niveau. Dans ce cas, la sortie ao du circuit de décision-36 fournit la valeur logique "1". Le circuit de décision 36 fonctionne de façon identique pour les cellules de registre 32-1 à 32-3, c'est-à-dire à l'égard du bit de donnée T-1 en tenant compte que ce circuit de décision ne doit pas comporter de sortie b 1. Le décodage du signal de donnée a lieu en réfé- rence aux signaux sur les sorties des circuits de décision et 36. A cet effet, le dispositif dedécodage compor- te une porte-ET 37 dont deux entrées sont raccordées à la sortie C-1 du circuit de décision 35 et à la sortie a0 du circuit de décision 36. Une entrée d'une deuxième porte-ET 38 est raccordée à la sortie a1 du circuit de décision 36, tandis qu'une deuxième entrée de ladite porte -ET est raccordée à la sortie C0 du circuit de décision 36. Les sorties de ces portes-ET 37, 38 sont raccordées à deux entrées d'une porte-OU 39 dont une troisième entrée est raccordée à la sortie b0 du circuit de décision 36. La sortie de ladite porte-OU 39 est raccordée à une bas- cule bistable 40 qui est commandée par le signal d'horlo- ge de l'entrée 33 et dont le signal de sortie Q correspond donc au signal d'entrée de cette bascule au cours du bit de donnée précédent. Cette sortie Q est raccordée d'une part à une entrée de la porte-ET 37 et d'autre part, à une borne de sortie 41. La sortie inverse Q de la bas- cule bistable 40 est raccordée à une entrée de la porte- ET 38. Le dispositif que montre la figure 7 réalise le décodage des bits de données présentés suivant le sché- ma de la figure 8-. Lorsque le circuit de décision 36 four- -nit pour le bit de donnée TO un signal de sortie bo = 1, ' la porte-OU 39. fournit toujours, quels que-soient les si- -. gnaux de sortie du circuit de décision 35, un-niveau logi---- que "1", c'est-à-dire un bit décodé "1". Lorsque le cir- cuit de décision 36 fournit un signal de sortie ao=1, le signal de sortie de la porte-OU 39 dépend encore du bit précédent T_ 1,notamment de la sortie C 1. Lorsque-pour ce bit T_1 le signal sur la sortie C_ -est égal à zéro, également le signal de sortie de la porte-OU est égal à zéro. Lorsque le signal sur la sortie C1 est égal à un, - 22 -le signal de sortie-de la porte-OU 39 devient égal à celui du bit précédent. Le bitdécodé devient donc égal au bit décodé précédent. Lorsque le-signal de la'?sortie cO du. circuit de décision 36 est égal à "t1", le'signal de la sortie de la porte-OU 39 est "zéro" si a-1 = O, et égal a Q-1' donc égal au niveau logique inverse du bit précé- - dent, si a_1 = - - En référence à une configuration de bits quel- conque,- on peut constater que de la façon indiquée ci-des- sus il-est obtenu un décodage univoque et très simple du signal d'information codé conformément à l'invention, alors qu'avec un minimum de circuits logiques, tant les bits de données codés suivant le code de Miller normal que les bits de données modifiés sont décodés de façon correcte. - 1 m - z-,,--1-. -. -__1.- 7 -- Z . REVENDICATIONS 1. Procédé pour coder un flux de bits de don- nées dans-des cellules de bits successives dans un système de transmission pour l'enregistrement et la reproduction d'un signal d'enregistrement sur un porteur d'enregistre- ment, procédé suivant lequel le flux de bits est considé- ré comme étant formé de mots enchaînés d'un premier type ainsi que d'un second type, et les bits dé données sont d'une première ou d'une deuxième sorte, alors que le mot du deuxième type comporte au moins une succession de: un bit de la deuxième sorte, suivi de m (m >/ O) bits de données de la première sorte, les bits de données de la première sorte étant normalement codés par une transition de niveau au milieu de la cellule de bit en question alors que des bits de données de la deuxième sorte sont norma- lement codées par une transition de niveau au début de la cellule de bit en question, tandis que chaque transi- tion de niveau au début d'une cellule de bit, suivant une transition de niveau au milieu de la cellule de bit immé- diatement précédente est supprimée, et que parmi les mots du deuxième type pour m pair, les transitions de bits de données de la première sorte sont modifiées pour réduire la compDsante de courant con:;inu dans le signal binaire, caractérisé en ce que parmi les mots du deuxième type pour m pair, la transition de niveau au milieu de la cellule de bit, correspondant aux premier et deuxième bits de don- nées de la première sorte est supprimée et qu'une transi- tion de niveau est prévue au début du deuxième bit de don- née. 2. Procédé selon la revendication 1, caracté- risé en ce que les mots du premier type sont formés par une succession de n bits d'information (n > 1) de la-deu- xième sorte, tandis que dans les mots du deuxième type, m >/1. - 3. Dispositif pour la mise en oeuvre du pro- cédé selon la revendication 1 ou 2 et caractérisé en ce qu'il est muni: d'une première entrée (1), pour recevoir les bits de de donnée d'information binaires, - d'une deuxième entrée (12), pour recevoir un signal d'horloge (CL) en synchronisme avec les bits de dcnném, o5 - d'une sortie à travers laquelle le signal codé (R) est fourni à un dispositif d'enregistrement pour un porteur d'enregistrement, - de moyens pour engendrer une transition de niveau de signal au milieu d'un intervalle d'horloge pour un bit de donnée de la première sorte, - de moyens (2 + 3) pour engendrer une transistion de niveau de signal au début de l'intervalle d'horloge pour un bit de donnée de la deuxième sorte, - de moyens (2 + 3), pour supprimer une transistion de niveau au début d'un intervalle d'horloge consécutif à une transition de niveau au milieu de l'intervalle d'horloge immédiatement précédent, - de moyens (4) pour détecter un mot du deuxième type o m est pair,' - de moyens (6 + 3), pour supprimer les transitions de niveau au milieu de l'intervalle d'horloge correspon- dant auxdits premier et deuxième bits de la première sorte dans un mot dudit deuxième type o n'est pair, et - de moyens (6 + 3) pour engendrer une transition de niveau au début de l'intervalle d'horloge correspon- dant audit deuxième bit de donnée de la première sor- te dans un mot du deuxième type o m est pair.. 4. Porteur d'enregistrement muni d'une structu- re d'information formée par des successions de cellules de bit, qui contiennent chacune un bit de donnée dont le contenu est représenté par la présence ou l'absence d'une transition de ni-veau au milieu ou un début de la cellule de bit, ce porteur étant caractérisé en ce que la distance minimale entre deux transitions de niveau successives est égale à la longueur d'une cellule de bit, que la distane mmdmale e oe d= tmeahs b nivem succeEsives est égale à la longueur de trois cellules de bit, qu'une trazsition de niveau au milieu d'une cellule de bit représente un "un logique" alors qu'une transition de ni- veau au début d'une cellule de bit représente normalement un "zéro logique" à moins qu'un même niveau logique soit présent sur deux cellules de bit successives auquel cas la deuxième desdites deux cellules de bits successives et la cellule de bit précédente représentent chacune un "un logique", et que l'intégrale en cours de la structure d'information atteint au maximum la valeur 2T, la référen- ce T indiquant la longueur des cellules de bit, et que les transitions de niveau qui sont séparées lestmes des *autres par la distance maximale de trois cellules de bit marquent le début de la cellule de bit. S. Dispositif pour lire et décoder l'informa- tion d'un porteur d'enregistrement selon la revendication 4, caractérisé en ce que le dispositif est muni: - de moyens pour détecter les paires de cel- lules modifiées et pour convertir ces deux cellules en deux bits de donnée à valeur logique "un", et - de moyens pour convertir les autres cellu- les de bit en bit de donnée suivant les règles normales du décodage de Miller. 6. Dispositif selon la revendication 5, carac- térisé en ce que les moyens de détection comportent un détecteur pour détecter des cellules de bit qui, en com- binaison avec la cellule de bit précédente, ne'satisfont pas le codage normal de Miller. 7. Dispositif selon la revendication 5, carac- térisé en ce qu'il est muni: - de moyens pour convertir une cellule de bit> à transition de niveau au milieu de la cellule en un bit de donnée à valeur logique "un", - de moyens, pour convertir une cellule de bit à transition de niveau à la fin en un bit de donnée à va- leur logique inverse à celle du bit de donnée décodé pré- cédent au cas o la cellule de bit précédente n'a pas de transition de niveau ni au milieu ni à la fin, et en un bit de donnée à valeur logique "zéro" au cas o la cellu- 248-4738 le de bit précédente a par contre-une desdites transitions de niveau, et de moyens pour convertir une cellule de bit exempte de transition de niveau au milieu et à la fin en un bit de donnée à valeur logique égale à celle du bit de donnée précédent décodé au cas o la-cellule précédente a une transition à la fin, et en un bit de donnée à valeur logique "zéro" si ladite cellule de bit précédente n'a pas cette transition à la fin. 8. Dispositif selon la revendication 6, carac- térisé en ce qu'il est muni: - d'une mémoire pour recevoir au moins deux cellules de bit successives, - d'un premier détecteur (35), pour détecter la présence d'une transition de niveau dans la première cellule de bit ainsi que la position de cette transition de niveau et pour fournir un premier signal de sortie lo- gique représentatif pour cette transition de niveau, - d'un deuxième détecteur (34), pour détec- ter la présence d'une transition de niveau dans une cellu- -le de bit suivant immédiatement la première cellule ainsi que la position de cette transition de niveau, et pour fournir un deuxième signal de sortie logique représenta- tif pour cette transition de niveau, et - d'un circuit logique (37, 38, 39, 40)-pour déduire le signal de donnée décodé sur la base des premier et deuxième signaux logiques des premier et.deuxième dé- tecteurs.