Brevet FR2482818A1 — publié le 19811120

I En incorporant à des paquets ou empilages'1, des chips ou groupes de chips à interconnexions, les liai- sons à fi.1 provenant des chips ou groupes de chips, en particulier lorsqu'il y a une forte densité de composants ou lorsque les plages de liaison portées par les chips sont très rapprochées les unes des autres, sont excessive- ment encombrées si bien qu'il existe un réel danger pour que les liaisons à fil viennent en contact trop près les unes des autres et présentent de sérieuses difficultés pour maintenir l'écartement requis entre fils et plages de liaison. Ceci est dû au fait que les motifs con- ducteurs convergent vers les chips à partir des motifs métallisés imprimés qui sont prévus sur la plaquette cé- ramique unique. Il en résulte un encombrement excessif des conducteurs ou liaisons à fil. Cependant, dans la fabrication des circuits à chips multiples, la tendance actuelle est d'aboutir à une densité de composants encore plus grande, les motifs conducteurs du paquet céramique devant être reliés par fils aux chips du groupe de chips. Par conséquent, la tendance actuelle de la technologie,qui est d'atteindre une densité toujours plus grande de composants,soulève de délicats problèmes qui n'ont pas encore trouvé de solutions et qui sont de réaliser les bornes de sortie nécessaires, sur des circuits intégrés à haute intégration ou intégration à grande échelle(désignés souvent par les techniciens français par les initiales LSI de l'appellation en langue anglaise de la catégorie de ces circuits, c'est-à-dire Large Scale Integration), pour relier par fils les composants aux motifs conducteurs métallisés tout en maintenant,entre les liaisons à fil des broches, un écart standard, imposé par l'industrie, qui est de 0,25 mm. L'un des buts principaux de la présente in- vention est de réaliser un support de chips multicouche, à forte densité de composants, dans lequel des fils de liaison sont reliés à un seul chips ou à des chips reliés entre eux dans un groupe de chips, les liaisons à fils étant disposées pour constituer des bornes de sortie en l 24828 18 des couches ou niveaux qui diffèrent de façon alternée dans le paquet céramique, ce qui attribue un plus grand espacement aux diverses liaisons à fil et plages de liai- son à fil. L'invention a également pour but de fournir un groupe de chips interconnectés, disposé dans une cavité d'un paquet céramique multicouche, dans lequel les liaisons à fil sont fixées successivement, par une extrémité, au groupe de chips et, par l'autre extrémité, à des niveaux . 0 différents du paquet céramique multicouche. Les niveaux respectifs du paquet céramique sont individuellement mé- tallisés pour former un motif conducteur particulier ?t de tels motifs sont connectés par l'intermédiaire de l'une au moins des deux connexions métallisées sous forme d'ou- vertures de "tunnels" percés d'une couche à l'autre et de zones métallisées en bordure de façon à connecter les mo- tifs conducteurs respectifs qui aboutissent en fin de comp- te à une série de plages conductrices à la face inférieure du paquet céramique. L'invention a encore pour but d'accroître la densité d'un groupe de chips, pour circuits intégrés à haute intégration, tout en assurant les bornes nécessaires aux liaisons à fil qui aboutissent à un tel groupe et tout en maintenant l'écartement requis de 0,25 mm et la largeur requise de 0,25 mm pour les plages métallisées destinées aux liaisons à fil. De façon générale, l'invention a pour but de fournir un paquet céramique multicouche ayant plusieurs> couches étagées dont chacune possède un motif conducteur particulier, les motifs des différentes couches étant reliés entre eux par l'intermédiaire de trous ou tunnels métallisés et/ou de zones métallisées en bordure. Diverses bornes,pro- venant d'un groupe de chips interconnectés qui est placé dans une cavité centrale, sont reliées par des liaisons à fil à ces motifs, tout en maintenant des écartements ap- propriés les unes par rapport aux autres. D'autres caractéristiques et buts de la pré- sente invention apparaîtront à la lecture du complément de 248Z818 description qui suit et qui fait référence aux dessins annexés, lesquels illustrent à titre d'exemple, sans au- cun caractère restrictif, un mode de réalisation particu- lier de l'invention. éclatée La figure 1 illustre, par une vue en perspec- tive/,le paquet céramique multicouche avec,à sa partie in- férieure, une carte à circuits imprimés et, à son extrémité supérieure, une combinaison de cadre et de couvercle qui, dans le paquet céramique, vient obturer une cavité inté- rieure destinée à recevoir un groupe de chips. La figure 2 montre, par une vue en perspective à plus grande échelle, le paquet céramique multicouche dont le cadre et le couvercle ont été enlevés. La figure 3 est une coupe, selon la ligne 3-3 de de la figure 2, montrant les bordures métallisées, les tun- nels métallisés et les connexions par liaisons à fil et par motifs métallisés entre le groupe de chips et les divers niveaux du paquet céramique multicouche. La figure 4 montre la face inférieure de la couche de base du paquet céramique qui est à monter sur la carte métallisée. La figure 4a montre la face supérieure de la couche de base du paquet céramique, c'est-à-dire la face opposée à celle qui est visible à'la figure 4. La figure 5 montre, en perspective à plus grande échelle, les fils reliant, par leurs extrémités respectives, le groupe de chips aux couches appropriées du paquet céramique, avec une liaison en boule à l'une des extrémités de ces fils et une liaison en coin à l'autre extrémité. Si l'on se reporte à la figure 1, on y a désigné par 10 dans son ensemble un paquet céramique mul- ticouche qui comprend plusieurs couches ou lames de subs- trat céramique, savoir une couche de base 12, une couche intermédiaire 14 sur laquelle est monté un groupe d e chips reliés entre eux 16, une couche supérieure ajourée 18,. une couche-cadre 20 et une couche-couvercle 22. Le paquet céra- mique multicouche 10 est monté en bloc sur une carte métal- lisée 24. La couche de base 12, la couche intermédiaire 14 et la couche supérieure 18 possèdent chacune un motif conducteur imprimé qui est indiqué en 26 sur la couche de base 12, en 28 sur la couche intermédiaire 14 et en 30 sur la couche supérieure 18. Le motif particulier de ces zones métallisées conductrices ne fait pas partie de la présente invention. Cependant, il est envisagé de former sur les substrats céramiques, avantcuisson ou frittage de ceux-ci et assemblage, les motifs conducteurs qui sont alors adap- tés mutuellement et reliés électriquement par des conne- xions aboutissant finalement à des plages 33 sur la face inférieure 31 (figure 4) de la couche de base 12 afin de coopérer avec la carte métallisée 24. Entre couches voisines, les motifs conducteurs cas sont reliés les uns aux autres, dans certains/,par l'inter- médiaire de "tunnels" 32 (figures 3 et 4a) qui sont formés de trous verticaux, traversant de part en part l'une-des couches 12, 14 et 18 et remplis de métal ou alliage métal- lique. Dans d'autres cas, les motifs des différentes cou- ches sont reliés entre eux par l'intermédiaire de zones métallisées en bordure 34 (figures 3 et 4a). Le groupe de chips 16 est constitué de chips pour circuits intégrés à haute intégration, convenablement reliés entre eux. Ces chips sont reliés par des circuits imprimés par métallisation sur la surface en regard de la couche intermédiaire 14, ces circuits imprimés étant dési- gnés par 36 à la figure 1. Pour établir des liaisons à fil entre chips et afin d'éliminer la nécessité de les faire passer d'abord d'un chips vers l'extérieur jusqu'à la périphérie du pa- quet 10, puis en sens inverse jusqu'à un autre chips, il peut y avoir une liaison à fil d'un chips à l'autre par l'intermédiaire de plages de raccordement 38 (figures 1 et 2) disposées entre les chips 40 et séparant ceux-ci. De telles liaisons à fil court sont désignées dans leur en- semble par 42 aux figures 2 et 3. Il existe ainsi les interconnexions nécessaires pour constituer un groupe de chips à interconnexions de forte densité qui possède des bornes de sortie vers les motifs conducteurs des dif- férentes couches appartenant au paquet céramique multi- couche. En raison de la forte densité de composants qui vient d'être évoquée, il est difficile de maintenir l'écartement de 0,25 mm qui est nécessaire pour les motifs conducteurs. Conformément à l'invention, ceci est résolu de la manière illustrée aux figures 2 et 3. Comme le mon- trent ces figures, les liaisons à fil 42 convergent sur le groupe de chips 16 en étant reliées, par l'une de leurs extrémités,à l'aide d'une liaison en boule 44 (figure 5) à l'un des chips 40 et, par l'autre de leurs extrémités, à l'aide d'une liaison en coin 46 à un motif conducteur de l'une ou l'autre de la couche intermédiaire 14 et de la couche-cadre 18. Malgré la forte densité des composants ou chips LSI et des liaisons à fil, on maintient néanmoins l'écartement de 0,25 mm sur les motifs conducteurs en al- ternant les couches 14 et 18. Bien entendu, il est possible de faire alter- ner plus de deux couches; c'est ainsi que l'on peut envi- sager trois ou quatre couches, ou même davantage, pour éta- blir les liaisons alternés à fil. L'idée générale est tou- tefois qu'en établissant les liaisons à fil entre le groupe de chips à forte densité, placé au centre, et divers ni- veaux alternés des couches métallisées, on peut augmenter le nombre des liaisons à fil et obtenir la densité voulue des composants placés au centre sans compromettre en rien l'écartement nécessaire de 0,25 mm pour les motifs conduc- teurs. Les liaisons à fil, réalisées entre le groupe central et les motifs conducteurs situés aux différents niveaux, assurent des connexions appropriées de couche à couche de la façon décrite, par l'intermédiaire soit des tunnels métallisés 32, soit des métallisations en bordure 34 (figures 3 et 4a); toutes ces zones métallisées 32, 34 aboutissent en fin de compte à la couche de base 12 et aux plages conductrices inférieures 33 qui sont à leur tour reliées à des endroits appropriés d'une carte métallisée sous-jacente 24. De façon typique, les couches ou plaquet- tes peuvent être faites de silicate d'aluminium ou d'au- tres constituants de substrat inertes qui, comme indiqué ci-dessus, n'ont pas encore été cuits au moment o l'on forme sur ceux-ci les métallisations, tunnels 32 et zones métallisées en bordure 34. On place la couche-couvercle 22 au-dessus des 26 28 ou JO couches 12, 14, 18 portant un motif conducteur/,de la cou- che-cadre 20 et/groupe de chips 16, une fois que ce groupe est fixé et que les liaisons à fil 42 ont été établies avec le groupe de chips placé au centre. On procède ensuite à la cuisson ou frittage (scellement) de la totalité de l'empilage ou paquet et on monte le produit final sur la carte métallisée 24. Les diverses couches ayant été faites chacune par compression de particules céramiques, on soumet ces couches à une cuisson simultanée de façon à fritter les particules et à lier les diverses couches ensemble. A cet effet, on commence par monter le groupe de chips 16 sur la couche intermédiaire 14 et par relier entre eux les diverses chips 40 de ce groupe 16 par l'in- termédiaire des plages conductrices prévues sur la face supérieure de la couche intermédiaire 14, et sur d'autres couches en fonction des besoins. Le groupe de chips 16 possède des liaisons à fil 42 avec les motifs conducteurs réalisés par métal- lisation des substrats céramiques, ces liaisons étant ob- tenues en fixant les extrémités des fils de liaison de telle sorte que les liaisons à fil voisines passent du groupe de chips 16 à des niveaux alternés du paquet céra- mique multicouche. On monte ensuite en bloc le paquet sur la carte métallisée 24 de façon telle que les plages conduc- trices 33 situées à la surface extérieure du paquet soient montées sur les diverses bornes de la carte métallisée qui possède une architecture et une composition prédéter- mi-nées de circuit imprimé. Il doit être bien entendu que n'importe quel 24BUZ19 motif ou dessin conducteur peut être appliqué à l'aide de masques ou par sérigraphie à la surface des diverses cou- ches du paquet céramique multicouche et que les motifs con- ducteurs en tant que tels, c'est-à-dire l'architecture par- ticulière ou le motif en lui-même, ne font pas partie de la présente invention. Il convient en outre de souligner que,selon l'invention,l'écartement de 0, 25 mm peut être obtenu grâce au fait que l'on relie d'abord à un premier niveau l'un des fils provenant du groupe de chips et que l'on alterne ensuite les liaisons à fil avec un deuxième niveau, un troisième niveau, u nquatrième niveau etc..., ce qui fournit le moyen de maintenir les motifs conducteurs à un écartement de 0,25 mm malgré l'augmentation de la densité des compo- sants et malgré la convergence de tels fils vers le centre. Bien évidemment, si l'écartement de 0,25 mm n'est pas con- servé en tant que norme industrielle, il est aussi possible d'obtenir une densité de composants encore plus élevée, si l'on s'accorde sur un écartement de moins de 0,25 mm et/ou sur une largeur de plages conductrices inférieure à 0,25 mm. Dans tous les cas, l'invention procure la pos- sibilité d'une densité de composants maximale compatible avec le maintien d'un écartement de 0,25 mm mais elle est également applicable quelle que soit la densité souhaitée pour les composants tout en réalisant une densité intrinsè- quement plus grande pour les diverses liaisons à fil. Bien que l'invention ait été illustrée et décrite en rapport avec un seul mode de réalisation, il va de soi que celui-ci sert essentiellement à illustrer ltinvention sans aucun caractère restrictif. Par exemple, au lieu d'utiliser un paquet céramique multicouche à trois couches céramiques, il est possible d'en utiliser quatre, cinq ou tout autre nombre permettant de constituer la com- binaison souhaitée d'écartement des fils, de superposition des couches et des divers agencements de circuits imprimés aussi bien que d'architecture pour les groupes de chips à interconnexions. Toutes ces variantes sont considérées comme faisant partie de la présente invention. REVENDICATIONS l. Procédé pour fabriquer un support de chips multicouche, à forte densité de composants, caractérisé en ce qu'il comprend les étapes consistant à former une première couche (14) de supportde chipsdestinée à rece- voir au moins un chips (40), et au moins une couche sup- pim.entaire (18, 20); à former des bornes de liaison avec ce chips (40); à former des pistes conductrices métalli- sées (26, 24, 30) sur lesdites couches (14, 18, 20); et 1-0 form=-,entre ce chips (40) et des pistes conductrices décalées mutuellement sur ces couches (14, 18, 20), des liaisons à fil (42) qui alternent entre les différents niveaux desdites couches (14, 18, 20). 2. Procédé selon la revendication 1, carac- térisé en ce qu'il comprend les étapes consistant à cons- tituer chacune des susdites couches (14, 18, 20) par com- ceramlques pression de particules/et a soumettre les couches de par- ticules céramiques ainsi comprimées à une cuisson simulta- née de façon à fritter les particules et à lier ensemble ces diverses couches. 3. Procédé selon la revendication 1, carac- térisé en ce qu'il comprend l'étape consistant à placer une couche-cadre (20) et une couche-couvercle (22> à l'ex- trémité supérieure de l'empilage des susdites couches (14, 18, 20) et à ménager, sur la face inférieure (31)'du sup- port multicouche, plusieurs plages conductrices (33) des- tinées à servir de sorties vers une carte métallisée (24). 4. Procédé selon la revendication 1, carac- térisé en ce qu'il comprend les étapes consistant à former plusieurs plages de raccordement (38) sur celle des cou- ches (14) qui est destinée à recevoir des chips (40) et effectuer de courtes liaisons à fil entre les chips (40) par l'intermédiaire de ces plages de raccordement (38). 5. Procédé selon la revendication 1, caracté- risé en ce qu'il comprend l'étape consistant à sceller, à l'intérieur dudit support, une cavité dans laquelle le chips (40) a été monté. 6. Procédé selon la revendication 1, carac- c térisé en ce qu'il comprend l'étape constituant à disposer les liaisons à fil (42) entre le chips (40) et les pistes métallisées (26, 28, 30) desdites couches (14, 18, 20) et à alterner les liaisons ' plusieurs niveaux entre ce chips (40) et ces couches (14, 13, 20) de façon qu'elles inté- ressent au moins deux couches alternées du support de chips multicouche. 7. Paquet céramique multicouche à plusieurs lames (14, 18, 20) séparées dont une lame intermédiaire (14) destinée à recevoir un groupe de chips (16), carac- térisé en ce qu'il comprend au moins un chips (40) disposé sur cette lame intermédiaire (14); des motifs conducteurs (26, 287 30) sur chacune de ces lames (14, 18, 20), cer- tainsde ces motifs conducteurs étant munis de bornes à fil (46); des moyens conducteurs métallisées (32, 34) reliant entre eux les motifs conducteurs (26, 28, 30) des diverses lames superposées (14, 18, 20); et des liaisons à fil (42) assurant un écartement d'au moins 0,25 mm entre les sus- dites bornes (46) du fait qu'elles s'étendent entre ledit chips (40), par une de leurs extrémités, et des niveaux alternés des lames (14, 18, 20), par leur autre extrémité, afin d'assurer des liaisons électriques entre ledit chips (40) et les motifs conducteurs (26, 28, 30). 8. Paquet céramique multicouche selon la re- vendication 7, caractérisé en ce que les moyens conducteurs (32, 34) comprennent des tunnels emplis de métal (32), qui forment des chemins conducteurs entre les motifs conducteurs (26, 28, 30) portés par les faces respectives de lames (14, 18, 20) choisies parmi celles qui constituent le paquet céramique (10), et des chemins conducteurs (34) métallisés en bordure, qui relient entre eux les motifs conducteurs (26> 28, 30) portés par d'autres lames céramiques du sup- port (10), ce grâce à quoi les motifs conducteurs de ces lames sont reliés électriquement ensemble et audit chips (40). 9. Paquet céramique multicouche selon la re- vendication 7, caractérisé en ce qu'il comprend des moyens formant des plages de raccordement (38) à celui des niveaux du paquet céramique ('10) c est disposé le groupe de chips (16) ainsi que de courtes liaisons à fil avec ces plages de raccordement (35), ce qui fournit un réseau conducteur entre les chips (40) dudit groupe (16), ce paquet céramique multicouche (10) étant adapté à une forte densité de com- posants. 10. Paquet céramique multicouche selon la revendication 7, caractérisé en ce qu'il comprend des mo- yens pour y former une cavité intérieure, la lame intermé- diaire (14) comprenant à l'intérieur de cette cavité des plages de raccordement (38) servant à relier entre eux les chips (40) du groupe de chips (16). 11. Paquet céramique multicouche selon la re- vendication 7, caractérisé en ce que les lames (12, 14, 18) sont faites de couches comprimées de particules céramiques qui sont ensuite soumises à une cuisson pour développer d- liaisons de couche à couche, entre les surfaces en con- tact des diverses lames céramiques. 12. Paquet céramique multicouche selon la revendication 10, caractérisé en ce qu'il comprend un grou- pe de chips (16) à forte densité de composants; une cavité intérieure pour recevoir ce groupe de chips (16) à forte densité de composants; des moyens pour former des liaisons mutuelles avec ces chips (40) et bornes à fil (46), entre le groupe de chips (16) et des niveaux alternés de motifs conducteurs (26, 28, 30) formés sur les diverses lames céramiques à plusieurs niveaux, de façon à former un boî- tier céramique muticouche pour ledit paquet céramique mul- ticouche (10).