Brevet FR2467515A1 — publié le 19810417

SYSTEME DE CHIFFREMENT ET DE DECHIFFREMENT D'UN SIGNAL NUVMERIQUE. La présente invention concerne un système de chiffrement et de déchiffrement d'un signal numérique convoyant des mots N. à n bits, i désignant le rang du mot N. dans le signal, en un signal numérique l chiffré composé de mots R. à n bits. Les termes de chiffrement et de déchiffrement sont employés dans la présente description pour l'application particulière à un signal convo- yant dec caractères alphanumériques, bien que linvention soit relative, de manière générale, à tout cryptage et décryptage, codage et décodage ou brouillage et débrouillage d'un signal numérique. On se réfère, dans la suite, en tant qu'exemple d'application, au signal numérique fourni par un système de télétexte et convoyant à travers une voie de transmission d'un réseau de diffusion, par exemple d'images télévisées, des pages d' écriture destinées à 8tre visualisées par les récepteurs de télévision classiques. Dans un système de télétexte, les pages d'écriture sont constituées de caractères alphanumériques portant l'information et de caractères nécessaires à la syntaxe, généralement transmis sous forme d'octets. A l'émission, le signal numérique convoyant les caractères est transmis à des moyens de multiplexage qui insèrent convenablement le signal numé- rique dans le signal vidéo classique, par exemple dans les intervalles de suppression et de synchronisation des trames. Après avoir été véhiculé à travers la voie de télévision, le signal composite est reçu dans le ter- minal de l'abonné et démultiplexé afin de séparer le signal numérique du signal vidéo. Un analyseur syntaxique permet de reproduire les pages d'écriture convoyées par le signal numérique pour les visualiser par le 2 - récepteur de télévision. Le dispositif de contrôle d'accès mis en place dans une structure de télétexte est classique. L'abonné demandeur possède un moyen d'accès matérialisé par un support d'information sur lequel sont mémorisées tou- tes les données caractérisant l'abonné et sa zone accessible. Le dispositif de contrôle acquiert ces informations et les compare, d'une part aux données d'identification éventuellement présentes à bord du terminal, d'autre part aux données caractérisant la demande de l'utilisateur. Si cette comparaison est positive, le système "donne accès" aux informations. Dans un système de télétexte diffusé, les informations peuvent -tre reçues presque partout et sont donc accessibles par des moyens technolo- giques simples répandus dans le grand public. Des émissions sur des fré- quences affectées spécialement à cet usage ne constitueraient qu'une pro- tection illusoire. Il en est de m8me par tout dispositif qui conserverait les informations sous forme directement exploitable. En outre, l'appari- tion et la diffusion rapide de l'informatique "domestique" met à la disposi- tion d'un nombre croissant de personnes des puissances de calcul non négligeables. Compte tenu de tout ceci, il apparaft indispensable de chif- frer non seulement les codes de commande du système de télétexte, mais le message informatif tout entier. Ceci résoud par ailleurs le problème du secret éventuellement nécessaire pour certaines utilisations institu- tionnelles des services de télétexte. De manière générale, dans un système de transmission chiffrée, on distingue - une source de messages N appartenant à l'ensemble des messages- possibles; - un organe de chiffrement réalisant une fonction f qui, à un message N donné, fait correspondre un cryptogramme (message chiffré résultant) R appartenant à l'ensemble des cryptogrammes possibles, selon la relation: R = f(N,C) = fc(N) o C est un mot de code appelé clé de chiffrement utilisée; - la voie de transmission à travers laquelle transitent les messages chiffrés R; -1 - un organe de déchiffrement réalisant la fonction inverse f- de la -3- fonction fc qui fait correspondre au cryptogramme R le message N initial obtenu en dépendance de la clé C selon la relation: N = (R); et - des moyens de distribution "sûrs" de la clé C. Au regard de cette organisation, deux problèmes fondamentaux sont à résoudre, à savoir le choix d'une fonction f et le choix de la clé C et de sa distribution. La présente invention ne traite que de la résolution du premier problème, La fonction de chiffrement f relie donc l'ensemble produit de l'ensemble de tous les messages possibles N par l'ensemble de toutes les clés possibles C à l'ensemble de tous les cryptogrammes possibles R. Pour une clé C0 donnée, la fonction fC, restriction de f, doit être inversible; c'est donc une bijection. Comme déjà dit, la voie de transmission étant du type numérique, c'est-àdire propre à des échanges de mots binaires, on peut décider de faire porter la fonction f sur les mots à n bits N(n) du signal numérique à chiffrer fourni par la source de messages. Il s'agit là d'une adaptation physique à la source, les messages pouvant avoir un format binaire quel- conque, comme par exemple des mots à 5 bits en série pour un message TELEX. Grâce à ce choix, le système de chiffrement n'a & connaître, en aucun cas, le contenu du message et, par suite, l'universalité du sys- tème de chiffrement est préservée. Cette propriété est nommée dans la suite "transparence au flux binaire" ou, plus simplement, "transparence". La fonction f est dont une bijection définie sur l'ensemble fini C des mots à n bits possibles. En d'autres termes, la fonction fC fait correspondre à un mot à n bits N(n) à chiffrer du message un mot à n bits quelconque R(n) parmi les 2 possibles. Contrairement aux systèmes de chiffrement et de déchiffrement connus, la fonction de chiffrement selon la présente invention ignore totalement la syntaxe et le contenu du message qu'elle chiffre. Elle est donc universelle et indépendante du système dans lequel elle est mise en oeuvre. Les propriétés de la fonction de chiffrement f peuvent être classées en deux catégories: - les propriétés fondamentales et indispensables; et les propriétés tdéales vers lesquelles f doit tendre pour assurer une -4- protection suffisante. La première catégorie regroupe la bijectivité qui est nécessaire pour que le déchiffrement soit possible, et la non-propagation des erreurs de transmission. Il faut en effet qu'un message perturbé dans son transit à travers la voie de transmission ne provoque pas de divergence du déchiffrement ou tout au moins pas de multiplication prohibitive des messages erronés à la réception. Tout procédé qui ne possède pas cette propriété entrafre des servitudes d'exploitation telles que répétition cyclique des messages, test majoritaire ou répétition du message à la demande du récepteur afin d'assurer un taux d'erreurs compatible avec une qualité acceptable de la transmission. La seconde catégorie a trait aux propriétés de la fonction f sur la statistique du flux informatif traité. Il est connu qu'un texte alphabétique cohérent répond à une statisti- que de répartition bien précise. En premier lieu, sont à considérer les fréquences d'apparition des lettres auxquelles s'ajoutent les signes de ponctuation et, pour les textes à composition mécanique, les sauts de ligne, les retours à la ligne, etc... En second lieu, doivent être consi- dérées les probabilités conditionnelles d'apparition d'une lettre en fonc- tion des lettres précédentes. Ceci pour les groupes de deux lettres (diagramme) tels que ch, mm, 11, etc... ou sur les groupes de trois let- tres (trigrammes) tels que ent, les, etc... Les groupes d'ordre supérieur ne sont pas pris en compte, puisque leur fréquence d'apparition n'est pas suffisamment importante et leur utilisation nécessite un nombre de mes- sages trop élevé. La présence de telles asymétries, jointe à une connais- sance partielle de la syntaxe du texte (formules toutes faites, du genre "Cher Monsieur"," position de la date, signature, en-tête constant) cons- titue une des voies possibles et d'ailleurs la plus utilisée pour le déchif- frement. Pour s'en prémunir, la fonction f selon l'invention doit donc tendre à transformer la suite des mots à n bits N(n) portant le message en une suite de mots à n bits R(n) équiprobables, c'est-à-dire ayant chacun une n fréquence d'apparition tendant vers 1/2, et dans laquelle les probabilités conditionnelles d'occurrence calculées sur les groupes de deux et trois mots à n bits sont égales, rendant impossible le déchiffrement par propa- -5- gation. Pour introduire la notion suivante, il est nécessaire de détailler la démarche de la personne (cryptanalyste) qui s'attache aux déchiffre- ments d'un message. Trois types de situation sont à distinguer. Dans la première, dite "tentative sur le texte chiffré seul", le cryptanalyste possède simplement du texte chiffré sans sa traduction en clair. La seule voie possible est alors l'analyse statistique des informa- tions, impraticable sans moyens de mémorisation importants. La deuxième situation, dite "tentative avec connaissance du texte en clair", correspond au cas o le cryptanalyste possède une quantité signifi- cative de teçte chiffré et de sa traduction en clair. Il lui est alors possible par corrélation de chercher le procédé de chiffrement, ou tout au moins d'en construire un, isomorphe sur la quantité d'information en sa posses- sion. Quant à la troisième, dite "tentative en possession du matériel de chiffrement", elle correspond à la possibilité de soumettre une quantité illimitée de messages choisis à l'organe de chiffrement ou de déchiffre- ment et d'en examiner le résultat. C'est évidemment la tentative la plus délicate à contrer. Quelle que soit la situation envisagée, le problème de déchiffrement d'un message par une personne non autorisée peut se décomposer en deux phases, recherche d'un algorithme déterministe de déchiffrement (phase 1), puis déchiffrement d'un message donné (phase 2). La première consiste à rechercher une méthode de déchiffrement d'un message applicable quel que soit le message. La recherche d'un tel algorithme peut être très longue, mais cette voie est praticable si elle conduit à des temps d'exécution de la phase 2 très courts. De toutes façonm la découverte d'un tel algorithme condamne le système de chiffrement. Une tentative ne comportant que la phase 2 n'est pas dangereuse en soi, car, dans un système bien conçu, elle n'apporte aucune information sur le procédé lui-même ou en tous cas aucune connaissance permettant d'accé- lérer le processus au f ur et à mesure de la tentative. La solution édéale consiste donc à choisir une fonction f pour la- quelle la phase 1 n'existe pas, c'est-à-dire une fonction f qui ne possède pas un tel algorithme. La sécurité d'un tel système repose alors unique- -6- ment sur la taille de la clé C qui doit être choisie suffisamment impor- tante pour que l'essai systématique de toutes les clés possibles ne soit pas réalisable à l'échelle de la durée de validité de l'information ou de la clé C courante. Une manière d'approcher de cette situation est de construire une fonction f pour laquelle cet algorithme, certes existe, mais nécessite une quantité d'information propre au message à déchiffrer telle que le temps de traitement soit équivalent à celui néxessité par la recherche systématique de la clé. A cet égard, il faut remnarquer que le chiffrement d'un système de télétexte relève du cas le plus complexe, c'est-à-dire de la "tentative en possession du mnatériel de chiffrement". L'utilisateur dispose chez lui du déchiffreur et, moyennant quelques connaissances, il est capable de soumettre des messages au terminal tels que séquences pseudo-aléa- toires, messages constants lui permettant de percer le système de chiffrement. La présente invention a donc pour but de fournir un système de chiffrement et déchiffrement réalisant une fonction de chiffrement possé- dant les propriétés ci-dessus enoncées, et interdisant tout genre de re- cherche de la fonction f selon la "tentative en possession du matériel de chiffrement". La complexité technique du système est cependant pondérée par la notion de secret. A cette fin, un système de chiffrement et de déchiffrement confor- me à l'invention, du genre décrit dans l'entrée en matière, est caractéri- sé en ce qu'il comprend, à l'émission dans un chiffreur, des moyens logi- ques pour produire chaque mot chiffré R. à partir d'une opération logique t g portée sur le mot N. de même rang et sur un mot mémorisé Pi1 à n bits de rang précédent i-1, des moyens d'adressage pour élaborer un mot d'adresse Ai.1 à a bits appartenant tout ou partie au moins au mot chiffré précédent Ri1 de rang i-1 et des moyens de mémorisation de 2a mots Pi-1 prédéterminés à n bits qui sont adressés en lecture par chaque mot d'adresse Ai1 pour transmettre un mot correspondant Pi1 aux mo- yens logiques afin qu'ils effectuent l'opération g telle que Ri = g(Ni, Pi_) - 7- et en ce qu'il comprend, à la réception dans un déchiffreur, des moyens d'adressage recevant les mots chiffrés R. pour élaborer lesdits mots t d'adresse Ai, des moyens de mémorisation desdits 2 mots Pi qui sont adressés en lecture par chaque mot d'adresse Ai, et des moyens logiques pour produire chaque mot déchiffré N. à partir d'une opération logique h, dite i contraire de l'opération g, portée sur le mot chiffré R. de mrme rang et sur le mot mémorisé Pi-1 de rang précédent i-1, telle que N. = hQR., P.) i (i' i-1) Les fonctions g, dite de chiffrement, et h, dite de déchiffrement, - équivalentes aux fonctions f et f- définies ci- dessus, font correspondre à chaque mot R. d'un message à chiffrer un mot N. du message chiffré, i iL tous deux à n bits. Cette bijection est définie pour une table de mots mémorisés P.. Cette table est déterminée par un algorithme convenable i ou logiciel d'un calculateur. Le calculateur recevant pour un message donné un mot de code correspondant ou clé calcule, selon l'algorithme en fonction de la clé donnée, les mots P. et les écrit à des adresses res- pectives d'une mémoire programmable contenant 2 cellules, à n tages chacune. En phase de calcul, préalablement au chiffrement, respective- ment au déchiffrement, le calculateur du chiffreur, respectivement du déchiffreur, commande la déconnexion des moyens d'adressage et de la mémoire programmable. Selon une variante générale, les nombres n et a sont différents. Les moyens d'adressage peuvent comporter un registre à décalage rece- vant en série un nombre n de bits des mots R.. Le contenu d'une adresse i A. dépend alors, non seulement des bits des mots précédemment chiffrés i Ri_1, mais également des bits des mots chiffrés antérieurement Ri_, Ri_2.. . Egalement, les moyens d'adressage peuvent comprendre des moyens, commandés par le calculateur, pour sélectionner a sorties du registre parmi r, en fonction de la clé donnée. Ceci contribue encore à augmenter le secret du chiffrement. En outre, le fait que l'adresse A. dépend des mots chiffrés précé- i dents, confère au système, comme on le verra dans la suite, une propri6- té d'autosynchronisation. En d'autres termes, aucun mot supplémentaire n'est nécessaire pour synchroniser le chiffreur et le déchiffreur, car, le lorsque un mot chiffré est reçu erroné dans/déchiffreur, seulement un - 8nombre J relativement faible de mots chiffrés suivants seront erronés, le J+i1 me mot chiffré étant assurément convenable. Ce nombre J dépend du rapport r/n. Par ailleurs, afin d'accroftre les propriétés de transparence du système, le chiffreur et le déchiffreur peuvent comprendre à leurs entrées un convertisseur parallèle-parallèle convertissant le signal numérique à chiffrer à mots de m bits (m/n), respectivement chiffré et convoyé à travers la voie de transmission, en un signal numérique à mots de n bits qui seront traités selon ce format dans le chiffreur et le dé- o10 chiffreur, sans changement de débit numérique dans la voie de transmis- sion. Aux sorties du chiffreur etdu déchiffreur est alors prévu un convertis- seur parallèle-parallèle effectuant la conversion inverse. La propriété d'universalité du système est ainsi améliorée, car le chiffrement et le dé- chiffrement s'effectuent indépendamment du format des mots du signal numérique initial, et, bien entendu, du contenu et de la syntaxe de l'informna- tion transmise. Un chiffreur élémentaire et un déchiffreur élémentaire tels que dé- finis ci-dessus possèdent avantageusement la propriété d'être itérables à volonté, sans dégradation notable des propriétés inhérentes au système. A cet égard, pour un système comportant K couples de chiffreur et dé- chiffreur élémentaires, dont les fonctions logiques g et h sont dites contraires selon les relations précédentes, les chiffreurs élémentaires sont reliés en série selon leurs indices croissants, de l'entrée vers la sortie du chiffreur global et les déchiffreurs élémentaires sont reliés en série selon leurs indices décroissant de l'entrée vers la sortie du déchiffreur. Une telle structure à au moins deux couples de chiffreur et déchiffreur élémentaires accroît considérablement la protection du secret, rendant quasi-impossible le déchiffrage par tout tiers ne connaissant pas les deux tables de mots P affectées aux deux couples. Enfin, un autre avantage du chiffreur (respectivement du déchif- freur) conforme à l'invention est que son entrée recevant le signal numérique sont à chiffrer et sa sortie délivrant le signal numérique chiffréi/lectriquement identiques. Ceci permet d'insérer le chiffreur, respectivement le déchif- freur, dans une chafte de circuits déjà existants. D'autres avantages de la présente invention apparaftront plus claire- ment à la lecture de la description qui suit et à l'examen des dessins annexés correspondants, dans lesquels: - la Fig. 1 représente schématiquement le bloc-diagramme d'un chiffreur élémentaire conforme à l'invention: - la Fig. 2 représente schématiquement le bloc-diagramme d'un déchif- freur conforme à l'invention; et - les Figs. SA et SB représentent schématiquement une structure d'un système ayant une pluralité de couples de chiffreur et déchiffreur élémen- taires analogues à celui des Figs. 1 et 2. La Fig. 1 représente schématiquement un chiffreur 1 conforme à l'invention.. -On notera dès maintenant que les liaisons entre les différents blocs de la Fig. 1 et également des Figs. 2, SA et 3B sont des bus de fils parallèles, sauf indication contraire, chaque bus étant repéré par les types de mots à bits parallèles qu'il convoie.. L'entrée E1 du chiffreur I reçoit un signal numérique sous forme de mots binaires-M(m) à m bits parallèles. Eventuellement, un conver- tisseur parallèle-parallèle 10 peut être prévu pour convertir le signal à mots M(m) en un signal numérique à mots N(n) ayant n bits parallèles, o n est différent de m. Les mots N(n) sont transmis à n premières en- trées parallèles 110 d'un circuit logique 11 qui effectue une opération logique g. Cette opération porte sur deux mots N.i(n) et Pi-1 (n), chacun ayant n bits parallèles. Le mot Pi-1 (n) est sélectionné en fonction de mots N(n) ayant un rang inférieur à -i-1 et transmis précédemment au mot Ni(n). Le mot Pi- (n) est délivré par une mémoire programmable 12 à n secondes entrées parallèles 111 du circuit 11, comme on le verra dans la suite. Le bus de sortie 112 du circuit 11 transmet des mots résultant Ri(n) à n bits parallèles,' tels que i g(Ni' i-,) L'opération g est une fonction-combinatoire possédant les proprié- tés souhaitées au point de vue statistique. Le mot R. est fourni, à travers un bus à n fils 130, à un circuit d'adressage 13 et, à travers un bus à n fils 140, à un circuit de sortie 14. Le circuit de sortie 14 est composé d'un registre tampon précédant la sortie S1 du chiffreur. Il comporte dans le cas o le convertisseur 10 est pré- sent, un convertisseur parallèle-parallèle convertissant la suite des mots -10- R(n) en une suite de mots R(m). Autrement, le circuit de sortie n'est pas indispensable. Le circuit d'adressage 13 comprend un registre 131 à r étages. Son bus de sortie 132 transmet un mot d'adresse de lecture A(a) à a bits (a e), chaque fois qu'un mot entrant R(n) est reçu sur le bus 130. Le bus de sortie 132 est relié à l'entrée d'adressage 120 de la mémoire 12 qui contient 2a mots P(n) à n bits. Ainsi, à chaque mot d'adresse A(a) reçu à l'entrée 120, la mémoire 12 délivre par son bus de sortie 121 un mot P(n) vers l'entrée 111 du circuit 11. De manière générale, les nombres n, r et a sont différents. Dans cecas, le circuit d'adressage 13 comprend, par exemple, un convertis- seur parallèle-série 133 qui convertit chaque mot parallèle R(n) transmis par le bus 130 en un mot série qui - est mémorisé, à travers le fil d'entrée 134 du registre dans les premiers étages d'un registre àdécalage 131 à r étages. Le contenu du registre 131 évolue n bits par n bits en fonction des mots R(n) entrants. Si on a r mirns du mot R(n) sont enregistrés et serviront à composer le mot d'adres- sage A(a). Par contre, si on a r > n, tous les bits du mot R(n) sont enregistrés dans le registre 131. Ceux-ci serviront, conjointement avec les (r.- bits précédemment enregistrés et provenant des mots précédents R(n) et, éventuellement, du contenu initial du registre 131, à composer le mot d'adresse R(n). Selon une troisième variante, si on a n = r ou n> r, le convertisseur 133 n'est pas nécessaire et le registre 131 est un simple registre tampon recevant en parallèle les n bits ou r bits de chacun des mots R(n). Egalement dans le cas général, r est différent de a, mais, bien entendu, inférieur à a. Un circuit 135 sélectionne a sorties du registre à décalage 131 parmi r.- Ce circuit 135 est compose classiquement de portes ET en parallèle, et transmet sur le bus 132 un mot A(a) chaque fobis qu'un mot R(n) est Amis par le bus de sortie 112 du circuit logique 11. Cependant, selon la variante o.0 r = a, le circuit de sélection de sortie est supprimé, et les r sorties du registre 131 sont reliées aux entrées d'adressage 120 de la mémoire 12. Ainsi, il appara mot Ni(n) dans le circuit 1 pour donner le mot résultant Ri = g(Ni, Pi-1). Au rythme des mots N(n), respectivement M(m), des mots sortants R(n), respectivement R(m), sont transmis à la sortie S1 du chiffreur. Préalablement à la phase de traitement du message entrant M(m) ou N(n) dans le chiffreur 1, on procède à l'écriture de la table de chiffre- ment dans la mémoire 12, qui est une mémoire programmable. On rap- pelle que cette table est constituée de 2a mots P(n) de n bits, certains pouvant être égaux. L'établissement de cette table est effectué par un calculateur 15 composé essentiellement par un microprocesseur associé à un logiciel. L'utilisation de la table ne fait ensuite appel qu'à de la circuiterie et est donc rapide et simplement limité par la technologie des circuits utilisés. Le logiciel représente un algorithme, établi une fois pour toutes. En fonction d'un mot de code ou clé C reçu à l'entrée du calculateur, l'algorithme permet de calculer des mots P(n) qui sont transmis sur un bus de sortie 151 du calculateur et qui sont écrits respectivement dans des cellules de la mémoire 12 préalablement adres- sées par le calculateur 15 sous forme de mots A(a), à travers un bus de sortie 152 relié à l'entrée d'adressage 120 de la mémoire. En outre, dès que le calculateur 15 reçoit sur son entrée 150 une clé C, celui-ci émet sur un fil de sortie 153 un signal d'ordre vers le circuit d'adressage 13, en particulier vers le registre 131, et vers la mémoire 12. Le circuit d'adressage 13 est alors déconnecté de la mémoire 12, c'est-à-dire présente une résistance élevée sur le bus 132; et la mémoire programmable 12 est en phase d'écriture ou d'écriture-lecture si le calculateur 15 est congu pour vérifier si un mot P(n) a bien été écrit à la cellule correspondant à l'adresse fournie. Dès que le calculateur 15 a terminé la phase de calcul et de mémorisation des 2a mots P(n), la boucle des circuits 12, 11 et 13 est de nouveau fermée et le chiffreur traite le signal numérique entrant N(n), respectivement M(m). Complémentairement, le circuit de sélection 135 des r sorties du registre 131 peut être prévu programmable. Dans ce cas, pour une clé C donnée, le calculateur 15 adresse, à travers un bus 154, pendant la -12- phase initiale de calcul et de mémorisation, a mots d'adresses sélection- nant a sorties parmi r. La transmission de la clé C à l'entrée 150 du calculateur est com- mandée par un dispositif de lecture de clé 16 dépendant du support d'enre- gistrement de la clé. En général, pour le chiffreur 1 qui est inclus dans les moyens d'émission du signal à chiffrer destiné à 9tre transmis vers différents usagers, le dispositif de lecture 16 comporte un clavier ou des roues codeuses au moyen du duquel un mot alphanumérique représentant la clé convenablement codée,par exemple en code décimal codé binaire, est attribué à chaque signal numérique, qu'il convient de chiffrer, pour rendre sélective sa détection chez les usagers. En outre, deux voyants à diodes électroluminescentes peuvent être prévus afin de signaler au pro- grammeur que le calculateur 15 est en phase de calcul de la table des mots P(n) ou a terminé celle-ci, auquel cas le programmeur initialisera la transmission du message. La Fig. 2 représente schématiquement le bloc-diagramme du dédhiffreur 2 associé à celui du chiffreur 1 de la Fig. 1. Le déchiffreur 2 est localisé dans les moyens de réception de chaque usager. Il comporte, comme le chiffreur 1 et identiquement quant à leurs structures, rgspectivement par rapport aux circuits 10, 12, 13, 14 et 15, un convertisseur parallèle-parallèle 20, une mémoire programmable 22, un circuit d'adressage 23, un circuit de sortie 24 et un calculateur 25. Les différentes variantes déterminées par les rapports entre les nombres n, r et a correspondent respectivement à des structures des circuits 20, 22, 23, 24 et 25 identiques à celles décrites précédemment pour les cir- cuits 10, 12, 13, 14 et 15 du chiffreur. On notera, à cet égard, que les circuits et liaisons équivalents dans le chiffreur 1 et le déchiffreur 2sont repérés par un même nombre à deux chiffres précédé par un 1 pour le chiffreur et par un 2 pour le déchiffreur. On considérera ci-après le cas général o les entiers n, r et a sont différents. L'entrée E2 du déchiffreur reçoit un message numérique à déchif- frer, composé de mots R(m) à rnm bits parallèles, tels que ceux transmis par la sortie S1 du chiffreur. Le convertisseur parallèle-parallèle 20 convertit les mots R(m) en des mots R(n) à n bits parallèles transmis de son bus de sortie 200-vers les.bausd'entrée 210, 230 d'un circuit logique -13- 21 et du circuit d'adressage 23. Comme dans le chiffreur 1, le circuit d'adressage 23 du déchiffreur transmet un mot d'adresse A(a) sur son bus de sortie 232 vers l'entrée 220o de la mémoire 22, chaque fois qu'il reçoit un mot R(n). Le registre 231 du circuit d'adressage 23 comporte également r étages. Lorsque sont prévus des circuits de sélection figés et 235, ils sélectionnent toujours des sorties de rangs prédéterminés des registres 131 et 231, respectivement. Si les circuits d'adressage et 235 sont programmables par les calculateurs respectifs 15 et 25 à travers les bus 154 et 254, ils sélectionnent des sorties des registres 131 et 231 dont les rangs sont programmés en fonction d'une même clé C reçue à l!entrée 150, 250 des calculateurs 15, 25. Pour une même clé C, le calculateur 25, soumis à un logiciel identique à celui du calculateur , fournit, à travers le bus 251, des mots Q(n) à la mémoire 22, qui sont respectivement identiques aux mots P(n) et qui correspondent à des adresses A(a) transmises à travers le bus 252 vers l'entrée d'adressage 220 de la mémoire 22. Ainsi, la phase de calcul du calculateur 25 est identique à celle du calculateur 15 etaprès cette phase, la table contenue dans la mémoire 22 est identique à celle contenue dans la mémoire 12, pour une même clé, c'est-à-dire que chaque couple (Q,A) est identique à un couple (P,A). Le dispositif de lecture 26 du déchiffreur 2 transmet la clé C à l'entrée 250 du calculateur et peut être différent de celui 16 du chiffreur. En particulier, il peut être constitué par un appareil du genre à tête ma- gnétique qui lit la clé C enregistrée sur une carte permettant à l'organis- me de diffusion des programmes ou messages transmis sous la forme de signaux numériques chiffrés R(m) de contrôler la télédistribution chez les usagers. Le circuit logique 21 reçoit en synchronisme à ses entrées 210, 211 deux mots R(n) et Q(n) à n bits chacun. Il réalise une fmn'tion logique h dite "contraire" - ainsi appelée parce qu'elle ne peut. être définie com- me fonction réciproque ou inverse au sens mathématique propre - telle que le mot résultant R' à n bits transmis à la sortie 212 du circuit 21 est donné par la relation suivante: R! = N. = h(Ri,Q.) lorsque R. = g(Ni,Pi_) avec Qi-1 = Pi-1 i i i i i i i-h-I i -14- Ces relations sont vérifiées lorsque la synchronisation est établie entre le chiffreur I et le d6chiffreur 2, c'est-à-dire lorsque le contenu du registre 231 devient identique à ceiui du registre 131. Lorsque le registre 231 a enregistré dans ses premiers étages tout (r > n) ou partie (r apparaft, à cet égard, que cette propriété peut 8tre qualifiée d'auto- synchronisation et qu'il n'est exigé aucun signal supplémentaire précédant le message à chiffrer à l'émission dans le chiffreur 1 et devant être dé- chiffré à la réception dans le déchiffreur 2. A l'initialisation, c'est-à-dire lors de la phase de calcul et de mé- morisation commandée par le calculateur 15 du chiffreur 1, respective- ment le calculateur 25 du déchiffreur 2, les contenus des registres 131 et 231 sont Bo(r) et Do(r), quelconques et a priori différents. Le premier mot N1 (n) est présenté à l'entrée 110 du circuit logique 11 du chiffreur qui transmet le mot résultant Rl(n) = g(N, P [Bol) sur le bus 112 pour son chargement sans le registre 131 et, à travers éventuellement le circuit 14, le mot correspondant R1(m). Le mot P [Bol correspond à celui lu dans la mémoire 12 à l'adresse correspon- dant au contenu B du registre 131 après sélection par le circuit 135. O Apres que le mot R1(m) et, éventuellement, en partie ses suivants R2(m), R3(m)..., si mrn # n, soit convoyé par la voie de transmission convenable entre le chiffreur I et le déchiffreur 2, l'entrée 210 du cir- cuit 21 du déchiffreur reçoit le mot R1 (n). Le circuit 21 calcule R (n) = h(R1, Q[Do]o o Q [Dol correspond au mot lu dans la mnémoire 22 à -15l'adresse correspondant au contenu D du registre 231 après sélection par o le circuit 235. On a, bien entendu, RI (n) F Nl(n), car le déchiffrement n'a pas été réalisé avec le contenu (D / B) du registre d'adresse 131. Par ailleurs, R1(n) a été mémorisé (tout ou partie) dans les registres 131 et 23t dont les contenus sont devenus B (r) et D (r). Dans ce cas, on au pluat constaté que les contenus B1 et D1 ont/n bits identiques appartenant au mot R1(n). Si r ô, la suite des mots N2(n), N3(n).... re çus parle chiffreur 1 et la suite des mots RI(n), RI(n)... calculés dans le déchif- freur 2 deviennent alors égales. Par contre, si r > n, les contenus des registres 131 et 231 ne sont pas identiques, tant qu'il reste dans les étages de poids faible des registres 131 et 231 des bits de poids fort appartenant respectivement aux mots B o(r) et Do(r). Le déchiffreement devient correct quand les contenus de ces registres sont identiques, c'est-à-dire lorsque tous les bits des mots B et D ont été chassés et remplacés par des bits de mots R(n). Ceci nécessite l'envoi de J mots sur la voie de transmission, o l'entier J est défini par. J = ENT jr/nj si r = 0 modulo(n) ou J = ENT |r/nl + 1 si r - O modulo(n) o ENT désigne la fonction partie entière. Le mot RJ+ (n) de rarg J+1 est ensuite déchiffré correctement. J sera nommé délai d'autosynchronisation. Par ailleurs, on remarquera que, pour une même clé C et un même message M(mrn), respectivement N(n), à chiffrer, deux chiffrements de ce message produisent a priori deux messages chiffirés R(m), respec- tivement R(n), qui sont différents, puisque, à deux instants donnés, les contenus initiaux B (r) du registre 131 sont a priori différents. Cette o propriété accroft avantageusement ie secret de I'information à transmettre. * L'autosynchronisation a une conséquence importante sur la propa- gation des erreurs dues à la voie de transmission entre le chiffreur et le déchiffreur. On suppose qu'un mot Ri(n) chiffré par le chiffreur donne, après convoyage à travers la voie de transmission, un mot R (n) sur le * i bus 200 du déchiffreur. Dans ces conditions, le mot N.(n) résultant du déchiffrement du mot R. (n) est erroné ( N (n) - Ni(n)). Par ailleurs, *1 iL i le déchiffrement des J mots suivants non erronés Ri+1 (n) à Ri+Jn) sera faux puisque, d'après l'autosynchronisation, J mots sont nécessaires pour 2 46 75 15 -16- que les contenus des registres t131 et 231 redeviennent identiques. Si on généralise le cas particulier précèdent, au cas o des erreurs sont trans- mises en un paquet composé de I mots erronés R (n) a R I(n), alors à la réception dans le d6chiffreur 2, il faudra d6chiffrer I+J mots R (n) a R I(n) pour que le déchiffrement redevienne correct. Dans tous les cas, la propagation d'erreurs est limitée à J mots. En se reportant maintenant aux Figs. SA et 3B, on a représenté sch6matiquement les structures d'un chiffreur et d'un d9chiffreur déduites de celles t, 2 des Figs. t, 2 par réitération. Ils comportent respective- ment K chiffreurs élémentaires 1 à 1K selon la Fig. 1 et K déchiffreurs élémentaires 21 à 2K selon la Fig. 2. A la Fig.-SA, on retrouve dans chaque chiffreur lk( 4 k 4 K) une boucle constitu6e par un circuit 1-1 k effectuant l'opération logique gk un circuit d'adressage 13k comprenant un registre à rk étages et trans- mettant des mots d'adresse A(ak) o ak 4 rk' et une m6moire 12k ayant 2ak cellules enregistrant chacune un mot Pk à n bits. Le bus d'entr6e du premier chiffreur élémentaire 11 est reli6e à l'entrée Et du chif- freur global, éventuellement à travers le convertisseur parallèleparallèle qui reçoit le message à chiffrer M(m). Le dernier chiffreur élémen- taire 1K a son bus de sortie 140K qui est relié au circuit de sortie 14 qui transmet par la sortie S1 le message chiffré R(m) vers la voie de transmis- sion. Le bus d'entrée 1102,... 110K du circuit logique 112,.. 11K d'un chiffreur 12 à 1K est relié au bus de sortie 140.. 140K1 du chiffreur pré- 2 K i...*4 K-i-d h cèdent 1I * 1 K_1 Chaque chiffreur élémentaire, tel que 1i ou 1K, par exemple, peut inclure un calculateur, tel que 151 ou t5K, associé à une mémoire pro- grammable, telle que 121 ou 12K.- Le calculateur reçoit par son entrée, telle que 150 ou 150K, un mot codé ou clé élémentaire, telle que C ou OK, qui lui est propre pour un message à chiffrer donné, au moyen d'un dispositif de lecture commun 17, du genre de celui déjà décrit 16. Le support d'enregistrement du dispositif de lecture 17 (respectivement 27 du déchiffreur) contient une clé C composée par la suite des clés élémentaires et des adresses des calculateurs des chiffreurs élémentaires (respective- ment des déchiffreurs élémentaires). Cependant, certains chiffreurs élémen- 36 taires, tels que 12, ne comportent pas de calculateur. La mémoire, -17telle que 122, de ces chiffreurs est alors une mémoire morte contenant à chaque adresse Ai(ak) le mot correspondant Pi k(n). Le circuit de sélec- tion d'adresse de celle-ci, tel que 1352, s'il existe, n'est pas programma- ble. Les déchiffreurs élémentaires 2k à 21 du déchiffreur de la Fig. 3B comprennent chacun également une boucle fermée analogue à celle 2 de la Fig. 2. Pour un déchiffreur élémentaire 2k(1 S k Z K), on y retrouve un circuit d'adressage 23k et une mémoire 22k identiques à ceux 13k et 12k du déchiffreur élémentaire 1 k' Si les mnémoires 12k et 22k sont program- mables, le déchiffreur 2k comprend également un calculateur 15k dont le logiciel et. le microprocesseur sont identiques à ceux du calculateur k et qui est commandé par un dispositif de lecture commun 27, du genre de celui 26 montré à la Fig. 2. Comme déjà dit, une clé commune est composée de clé élémentaires Ck qui sont adressées par le dispositif 27 respectivement aux entrées 250k des calculateurs 25k des déchiffreurs élémentaires correspondants 2k. Afin d'assurer convenablement le déchiffrement, par correspondance deux à deux d'un chiffreur élémentaire 1k et d'un déchiffreur élémentaire k 2k' les déchiffreurs élémentaires sont reliés successivement, suivant leur indice décroissant K à 1 à partir de l'entrée E2 du déchiffreur global. Le bus d'entrée 200K du déchiffreur 2K est relié à l'entrée E2, éventuel- lement à travers le convertisseur parallèle-parallèle 20 si le-chiffreur global effectue une conversion de mots M(m) en mots N(n). Le bus de sortie 2121 du circuit logique 211 du déchiffreur 1 1 est relié à travers le circuit de sortie 24 à la sortie S2. Le bus de sortie 2t2K.... 212, du 2' - K ' 2 circuit logique 21K... 212 de chaque déchiffreur élémentaire 2K. 22, est relié au bus d'entrée 200K1.... 2001 du déchiffreur élémentaire suivant 2K_1,*...* 21. K-1 '1 Chaque déchiffreur 1k réalise, en outre, au moyen de son circuit logique 21k' la fonction "contraire" hk de celle gk du circuit logique 11k du chiffreur correspondant Ik. Le secret obtenu par un tel couple de chiffreur et déchiffreur globaux est considérablement accru au prix d'une plus grande complexité de la circuiterie. Par ailleurs, si on désigne par Jk le délai d'autosynchronisation d'un déchiffreur élémentaire 2k, le délai d'autosynchronisation J du déchif- -18- freur global composé de K déchiffreurs élémentaires 21 à 2K est donné par la somme suivante: K J = 22 J k=1 k dans laquelle jk = ENT [rk/n - si rk = 0 modulo(n) ou jk = ENT [rk/n] +1 si rk O modulo(n) A titre d'exemple non limitatif, deux applications du chiffrement et du déchiffrement conformes à l'invention sont décrites ci-après. La première application concerne un message transmis selon les prescriptions du système de télétexte français dit ANTIOPE (Aquisition Numérique et T61évisualisation d'Images Organisées en Pages d'Ecriture). Dans ce système, le message est composé de pages destinées à être visualisées par les récepteurs de télévision classiques chez les usagers. Chaque page est organisée en rangées de caractères. Le contenu d'une page est ainsi constitué, d'une part de caractères nécessaires à la mise en page et constituant la syntaxe, c'est-à-dire la position du début de page, de ligne, le numéro de ligne, etc... Chacun de ces caractères alphanumériques est transmis sous la forme d'un mot à 8 bits N(8) ou octet. L'ensemble de ces caractères constituant le message est direc- tement transmis à l'entrée 110 du circuit logique 11 du chiffreur. Tous les mots N, R, A et P sont des octets et les chiffreur et déchiffreur ont une structure suivant la variante simple o m = n = r = a = 8. Les convertisseurs 10 et 20 sont supprimés et les circuits d'adressage 13 et 23 ne comporte chacun qu'un simple registre tampon 131 à 8 étages. Le bus 140 sortant du chiffreur est ensuite transmis à un multiplexeur vidée qui est destiné à insérer le signal numérique chiffré R(8) dans certaines lignes appartenant au signal de suppression et de synchronisa- tion de trames d'un signal de télévision en couleurs classique, ce signal conservant son contenu propre. Selon une autre variante, le signal numé- rique chiffré R(8) peut occuper la totalité de la voie télévision (utilisation "plein canal"): Le chiffreur est interconnecté entre la source de messa- ge ANTIOPE et le multiplexeur, en prenant les précautions d'usage d'adap- tation électrique. A la réception dans le local de l'usager, un terminal comporte un démultiplexeur vidéo afin de séparer le signal de télévision classique 19- transmis vers le récepteur de télévision et le signal numérique chiffré R(8). Ce dernier est reçu par l'entr6e 200 du déchiffreur qui délivre le signal N(8) déchiffré à un analyseur de syntaxe ANTIOPE. L'analyseur syntaxique fournit des ordres à un dispositif de visualisation qui élabore les pages du message ANTIOPE présentées ensuite sur le tube cathodique du récepteur. Dans le cas o l'usager n'a pas introduit dans le dispositif de lecture 26 la clé correspondant au chiffrement du message transmis, c'est-à-dire du magazine qu'il désire visualiser, les images transmises après déchif- frement sont complètement illisibles. Eu égard au chiffrement complexe mis en oeuvre selon l'invention, l'usager, quand bien mdme il serait un homme de l'art, est incapable de déchiffrer les pages visualisées. En effet, il doit connaître la table des mots P = Q dans les mémoires 12 et 22, mais également connaître l'état initial C (8) du registre 131 avant le o 1 5 chiffrement, lequel diffère a priori pour chaque transmission de message. Si l'usager détermine la table des mémoires 12 et 22 pour un message, il ne pourra pas néanmoins la réutiliser pour un autre message, puisque, à chaque clé identifiant un message, correspond une table P = Q détermi- née par l'algorithme inhérant aux calculateurs 15 et 25. Selon une réalisation préférée, les opérations logiques g et h sont le "OU" exclusif de l'algèbre de Boole portant sur chacune des 8 paires de bits de même poids des mots N(8) et P(8) dans le chiffreur et des mots R(8) et Q(8) dans le déchiffreur. Chaque circuit logique 11, 21 comprend ainsi 8 portes logiques OU exclusif, chacune d'elles ayant une entrée reliée à un fil du bus 110, 210 et une entrée reliée à un fil du bus 121, 221. Il apparaît que les relations définissant la fonction h dite "contraire" de g N = h(R,Q = P) lorsque R = g(N,P) sont applicables aux fonctions OU exclusif g _ h, désignées ci-après par le signe ú: N = R P lorsque R = N 0 P Une seconde application est relative à tout système de télévision cryptée basée sur d=s transformations des tensions électriques représentatives d'une partie d'image télévision (ligne, point, etc.), commandées par un message binaire caractéristique de l'émission reçue. -20.- 2467515 Un tel système est par exemple le système de télévision cryptée français dit DISCRET (DISpositif deORyptage pour Emission de Télévision) qui est destiné à la transmission d'émissions strictement assignées à un groupe de téléspectateurs particuliers. Le procédé mis en oeuvre par ce système est fondé sur l'inversion et le décalage, par lignes de retard, des lignes du signal vidéo, ces opérations étant commandées par un géné- rateur pseudo-aléatoire classique à bascules bistables et rebouclages par portes logiques du genre OU exclusif. Deux mots informatifs numériques sont nécessaires pour le fonctionnement du générateur pseudo-aléatoire. Un premier mot dit de configuration indique les rebouclages effectués et, par suite, identifie la séquence générée. Un second mot dit de synchroni- sation est chargé dans les bascules à des instants prédétermines et indique le début de la séquence. Dans le système DISCRET, le mot synchronisation est modifié périodiquement en transportant son contenu binaire à l'aide d'une procé- dure selon le système DIDON (Diffusion de Données) identique à celle du transport selon le système ANTIOPE. Conformément à l'invention, le chiffrement et le déchiffrement par un chiffreur et un déchiffreur selon les Figs. 1 et 2 s'applique, en tant que mots M(m) ou N(n), aux mots de synchronisation du système DISCRET. Selon une autreapplication complémentaire de la précédente, le chiffreur selon la Fig. 1 a son entrée E1 reliée à la sortie du générateur pseudo-aléatoire du système DISCRET. Sa sortie S1 délivre la sé- quence pseudo-aléatoire chiffrée. A la réception, le déchiffreur selon la Fig. 2 est connecté en amont du générateur pseudo-aléatoire et délivre par sa sortie S la séquence déchiffrée. Le mot de configuration, qui ne subit pas de chiffrement et déchiffrement, peut être utilisé comme clé C et, par suite, peut être transmis aux entrées 150, 250 des calculateurs , 25. De manière générale, on notera qu'un signal numérique quelconque du genre pseudo-aléatoire, mais également un signal de bruit, peut être retransmis sans perte d'information à la sortie du déchiffreur, après avoir subi un chiffrement et un déchiffrement conformes à l'invention. REVENDICATIONS DE BREVET. 1 - Système de chiffrement et de déchiffrement d'un signal numéri- que convoyant des mots N. à n bits, i désignant le rang du mot N. dans le signal, en un signal chiffré numérique composé de mots R. à n bits l caractérisé en ce qu'il comprend, & l'émission dans un chiffreur (1), des moyens logiques (11) pour produire chaque mot chiffré R. à partir d'une % opération logique g portée sur le mot N. de m9me rang et sur un mot mémorisé P -1 à n bits de rang précédent i-1, des moyens d'adressage (13) pour élaborer un mot d'adresse Ai1 à a bits appartenant tout ou partie au moins au mot chiffré précédent R i1 de rang i-1 et des moyens de mémorisation (12) de 2a mots Pi -1 prédéterminés à n bits qui sont adressés en lecture par chaque mot d'adresse Ai_1 pour transmettre un mot correspondant Pi-1 aux moyens logiques (11) afin qu'ils effectuent l'opération g telle que R. = g(Ni.,Pil) i 9(i' i-1) et en ce qu'il comprend, à la réception dans un déchiffreur (2), des mo- yens d'adressage (23) recevant les mots chiffrés R. pour élaborer lesdits [ mots d'adresse Ai, des moyens de mémorisation (22) desdits 2 mots P. qui sont adressés en lecture par chaque mot d'adresse Ai., et des moyens lo- giques (21) pour produire chaque mot déchiffré N. à partir cd'une opération % logique h dite contraire de l'opération g portée sur le mot chiffré R. de i même rang et sur le mot mémorisé Pi-1 de rang précédent i1, telle que: N. = hQ-..,-P) i (Pi' i-i) 2 - Système de chiffrement et de déchiffrement conforme à la re- vendication 1, caractérisé en ce que les moyens d'adressage (13, 23) du chiffreur (1), respectivement du déchiffreur (2), comprennent un registre à décalage (131, 231) à r étages recevanten série, à travers un convertisseur parallèle-série (133, 233), les mots chiffrés R.. i 3 - Système de chiffrement et de déchiffrement conforme à la revendication 1, caractérisé en ce que les moyens d'adressage (13, 23) du chiffreur (1), respectivement du déchiffreur (2), comprennent un registre à r étages recevant en parallèle des bits des mots chiffrés Ri, r étant inférieur ou égal à n. 4 - Système de chiffrement et de déchiffrement conforme à la revendication 2 ou 3, caractérisé en'ce que les moyens d'adressage (13, 23) du chiffreur (1), respectivement du déchiffreur (2), comprennent des moyens (135, 235) pour sélectionner a sorties dudit registre (131, 231) parmi r afin de transmettre auxdits moyens de mémorisation (12, 22) lesdites adresses A. à a bits. - Système de chiffrement et de déchiffrement conforme à l'une des revendications 1 à 4, caractérisé en ce que les moyens de mémorisation (12, 22) du chiffreur (1) , respectivement du déchiffreur (2), sont une mémoire programmable par un calculateur (15, 25) qui, initialisé en phase de calcul, commande la déconnexion des moyens d'adressage (13, 23) et de la mémoire (12, 22) afin de calculer selon un algorithme prédéterminé et sélectivement en fonction d'un mot de code prédéterminé (C) lesdits mots P. et afin % d'écrire lesdits mots P. auxdites adresses respectives A. dans la mémoi- t t. re programmable (12, 22). 6 - Système dcé chiffrement et de déchiffrement conforme aux revendications 4 et 5, caractérisé en ce que les moyens de sélection (135, 235) sont commandés par ledit calculateur (15, 25) afin de sélectionner a 'sorties dudit regis- tre (131, 231) parmi r en fonction dudit mot de code prédéterminé (C). 7 - Système de chiffrement et de déchiffrement conforme à l'une des revendications 1 à 4, caractérisé en ce que les moyens de mémorisation (12, 22) sont une mémoire morte contenant à chaque adresse A. le mot correspondant P.. % 1 8 - Système de chiffrement et de déchiffrement conforme à l'une des revendications 1 à 7, caractérisé en ce que les opérations logiques g et h sont le OU exclusif. 9 - Système de chiffrement et de déchiffrement conforme à l'une des revendications 1 à 8, caractérisé en ce que le chiffreur (1), respectivement le déchiffreur (2), comprend un convertisseur parallèle-parallèle (10, 20) pour convertir un signal numérique de mots à chiffrer M(m), respectivement chiffrés -3- R(m) à m bits en ledit signal numérique à mots N(n), respectivement R(n) à n bits, et un convertisseur parallèle-parallèle (14, 24) pour con- vertir le signal à mots chiffrés R(n), respectivement déchiffrés N(n) à n bits, en ledit signal numérique à mots chiffrés R(m), respectivement déchiffrés M(m), à m bits. - Système de chiffrement et de déchiffrement d'un signal numé- rique convoyant des mots N. & n bits en un signal chiffré numérique composé t de mots Ri à n bits, caractérisé en ce qu'il comprend, à l'émission dans le chiffreur, un nombre K de chiffreurs élémentaires (l k) en série, conformes à l'une des revendications 1 à 8, la sortie (140k) à mots chiffrés des moyens K logiques (11 k) d'un chiffreur élémentaire (lk) de rang k (04 ke K) étant reliée à l'entrée (11 0k+l) à mots à chiffrer des moyens logiques (11 k+l) du chiffreur élémentaire (1 k+l) de rang suivant k+1. et en ce qu'il comprend, à la réception dans le déchiffreur, un nomrnbre K de déchiffreurs élémentaires (2k) en série, conformes à l'une des reven- dications 1 à 8, la sortie (212k) à mots déchiffrés des moyens logiques (21 k) d'un déchiffreur de l'opération (2k)Qde rang k effectuant l'opération hk contraire de l'opération gk effectuée par le chiffreur élémentaire de rang k étant reliée à l'entrée (200k-1) & mots à déchiffrer des moyens logiques (21 k-l) du déchiffreur élémentaire (2k 1) de rang précédent k-1 effectuant l'opération hk 1 contraire de l'opération gk-1 effectuée par le chiffreur élémentaire de rang k-1. 11 - Système de chiffrement et de déchiffrement conforme à la revendication 10, caractérisé en ce que les chiffreurs élémentaires (11, 1K, Fig. 3A), respectivement les déchiffreurs élémentaires (21, 2K' Fig. 3B), qui po s s-odent un calculateur (15, 25), sont reliés à un dispositif de lecture (17, 27) dudit mot de code prédéterminé (C), ledit mot de code comprenant des mots de code élémentaires (C1, CK) assignés respective- ment auxdits chiffreurs, respectivement déchiffreurs élémentaires. 12 - Système de chiffrement et de déchiffrement conforme à la revendication 10 ou 11, caracatérisé en ce que le chiffreur, respectivement le déchiffreur, - 4 - comprend à son entrée et à sa sortie deux convertisseurs parallèle- parallèle (10 et 14, 20 et 24) conformes à la revendication 9. -,