Brevet FR2473766A1 — publié le 19810717

La présente invention concerne de façon générale un dispo- sitif d'affichage de blocs de séquences à utiliser avec un circuit de commande de séquences afin d'afficher des blocs de séquences sur l'écran d'une unité d'affichage à tube à rayons cathodiques sous forme de diagramme en échelle. Le dispositif de la technique antérieure permet d'afficher sur l'écran d'un tube à rayons cathodiques des blocs de séquences voulus, qui sont chacun constitués d'un élément de sortie et de plusieurs éléments d'entrée et d'afficher en même temps l'état fermé ou ouvert de ces éléments. Un tel dispositif est décrit dans le brevet des Etats-Unis d'Amérique n0 3 964 026. Au moyen de ce dis- positif d'affichage de la technique antérieure, un opérateur peut vérifier certains des blocs de séquences lorsque s'est produite une panne de machine. Toutefois, il est souvent difficile de trouver la cause de la panne de machine ou les éléments endommagés en vérifiant un petit nombre de blocs de séquences qui sont en relation avec un certain élément de sortie, puisqu'un élément d'entrée constituant un bloc de séquences peut faire fonction d'élément de sortie dans un autre bloc de séquences et que l'état fermé ou ouvert d'un élément d'entrée peut dépendre de l'état fermé ou ouvert d'autres éléments. Ainsi, il est nécessaire de vérifier l'un après l'autre un grand nombre de blocs de séquences qui présentent une certaine relation avec un certain élément de sortie. Toutefois, le nombre de blocs de séquences pouvant être affichés est limité en raison de la taille de l'écran du tube à rayons cathodiques et, par conséquent, il faut chasser de l'écran du tube à rayons cathodiques un certain nombre de blocs de séquences affichés antérieurement au moment d'afficher un nouveau bloc de séquences. Ainsi, l'opérateur, après avoir vérifié un certain nombre de blocs de séquences, doit répéter les manipulations d'affichage précédentes lorsqu'il désire vérifier de nouveau les blocs de séquences effacés. De plus, l'opérateur doit mémoriser l'adresse de mémoire de l'élément de sortie du bloc de séquences effacé pour afficher celui-ci surl'écran du tube à rayons cathodiques. Ceci demande beaucoup de temps et, pour cette raison, n'est pas très pratique. Un but principal de l'invention est de proposer un dispo- sitif d'affichage perfectionné permettant d'afficher des blocs de séquences sur l'écran d'un tube à rayons cathodiques sous forme de diagramme en échelle. Un autre but de l'invention est de proposer un dispositif d'affichage perfectionné permettant de réafficher, par une manipu- lation simple, des blocs de séquences qui ont été retirés de l'écran du tube à rayons cathodiques au cours d'opérations d'affichage pré- cédentes. En bref, selon l'invention, il est proposé un dispo- sitif d'affichage à utiliser avec un circuit de commande de séquences programmable qui comporte une mémoire de programme destinée à stocker un programme de séquences et qui permet d'afficher un bloc de séquences constituant le programme de séquences, comme cela'est indiqué ci-après. Un processeur de données est connecté au circuit de commande programmable. Une mémoire tampon est connectée au pro- cesseur de données et possède une première, une deuxième et une troi- sième mémoire. Une unité d'affichage est connectée au processeur de données et possède un écran. Le processeur de données permet d'ef- fectuer les fonctions suivantes-: (1) une première fonction de lecture permettant de lire le programme de séquences dans le circuit de commande programmable et de mémoriser celui-ci dans la première mémoire, (2) une première fonction de mémorisation permettant de lire un bloc de séquences dans la première mémoire, o un bloc de séquences est formé d'une instruction de sortie et d'au moins une instruction d'entrée, et de lire l'état fermé ou ouvert de l'instruction d'entrée dans le circuit de commande programmable afin de mémoriser le bloc de séquences et un signal de décision dans la deuxième mémoire, o le signal de décision est affirmatif ou négatif selon que l'état fermé ou ouvert satisfait ou non l'instruction d'entrée, (3) une fonction d2affichage permettant d'afficher le bloc de séquences sur l'écran sous forme de 'diagramme en échelle, o l'ins- truction de sortie et l'instruction d'entrée qui possède le signal de décision négatif sont seules affichées, (4) une deuxième fonction de mémorisation permettant de mémo- riser des données de détermination dans la troisième mémoire dans l'ordre même o les blocs de séquences désignés par lesdonnées de détermination sont affichés sur l'écran, (5) une deuxième fonction de lecture permettant de lire les données de détermination dans l'ordre inverse de celui de la troisième mémoire afin d'afficher sur l'écran le bloc de séquences désigné par les données de détermination. La description suivante, conçue à titre d'illustration de l invention, vise à donner une meilleure compréhension de ses carac- téristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: - la figure 1 est un schéma de principe illustrant un circuit de commande de séquences programmable de la technique antérieure et un dispositif d'affichage selon l'invention; - la figure 2 est un diagramme montrant l'organisation des opérations qu'un processeur de données présenté sur la figure 1 effectue pour transférer le programme de séquences entre le circuit de commande programmable et une aire de mnmorisation de programme d'une mémoire tampon du dispositif d'affichage; - les figures 3(a) à 3(c) sont des diagrammes montrant l'organisation des opérations que le processeur de données effectue pour afficher les blocs de séquences voulus; - la figure 4(a) est un diagramme en échelle montrant un exemple de circuit de relais qui constitue un bloc de séquences - les figures 4(b) et 4(c) sont des vues explicatives mon- trant le détail d'une aire DDA d'affichage de données allouée dans la mémoire tampon; - les figures 5(a) à 5(c) sont des diagrammes en échelle affichés sur l'écran d'un tube à rayons cathodiques présenté sur la figure 1; et - les figures 6(a) et 6(b) sont des vues explicatives mon- trant le détail d'une pile PDS allouée dans -la mémoire tampon. On se reporte maintenant aux dessins et, en particulier, à la figure 1. Sur cette figure, se trouve un circuit de commande de sé- quences programmable 10 comprenant une mémoire de programme 11, une sec- tion 12 de commande d'opérations logiques) une section 13 de circuit d'entrée et une section 14 de circuit de sortie. Dans la mémoire 11, est stocké un programme de séquences, qui est écrit au moyen de mots d'instructions présentés dans le tableau suivant, ces mots permet- tant de commander une série d'opérations de commande de séquences. TABLEAU TNA Contrôle si un élément d'entrée-sortie désigné est dans l'état fermé et obtient un résultat de test en intersection logique (fonction ET) avec un résultat de test pré- cèdent TFA Contrôle si un élément d'entrée-sortie désigné est dans l'état ouvert et obtient un résultat de test en intersection logique avec un résultat de test précédent TNO Contrôle si un élément d'entrée-sortie désigné est dans l'état fermé et obtient un résultat de test en réunion logique (fonction OU) avec un résultat de test précédent TFO | Contrôle si un élémrent d'entrée-sortie -désigné est dans l'état ouvert et obtient un résultat de test en réunion logique avec un résultat de test précédent TNE Contrôle si un élément d'entrée-sortie désigné est dans l'état fermé, obtient un résultat de test en réunion logique avec un résultat de test précédent, et incorpore le résultat de test dans un résultat de test ET (intersection logique) précédent - TFE Contrôle si un élément d'entrée-sortie désigné est dans l'état fermé, obtient un J résultat de test en réunion logique avec un | résultat de test précédent, et incorpore le résultat de test dans un résultat de test ET précédent YON -Excite un élément de sortie désigné si le - résultat de test est satisfait Parmi les mots d'instructions, il y a des instruc- tions de contrôle (test), soit TNA à TFE et une instruction de sor- tie, soit YON. Chacune des instructions de séquences d'entrée uti- lisées ci-après est constituée d'une instruction de test et d'un opérande contenant une donnée d'adresse permettant de sélectionner un élément d'entrée tel qu'un commutateur de fin de course ou un 1Mot d'instruction Signification _ t r contact de relais. Chacune des instructions de séquences de sortie est constituée d'une instruction de sortie et d'un opérande contenant une donnée d'adresse permettant de sélectionner un élément de sortie tel qu'un relais. Par exemple, les instructions de séquences d'entrée et de sortie sont respectivement telles que TNO 100 et YON 200. Le programme de séquences mémorisé dans la mémoire 11 est formé d'un certain nombre de blocs de séquences, décrit ci-après, qui sont également constitués de plusieurs instructions de séquences. La section 12 de commande d'opérations logiques fonctionne selon le programme de séquences mémorisé dans la mémoire 11, de sorte qu'une série d'opérations de commande de séquences s'exé- cutent en effectuant à répétition les tests d'éléments d'entrée et de sortie connectés aux sections de circuits d'entrée et de sortie 13 et 14 et par excitations et désexcitations répétées des éléments de sortie sur la base des résultats de ces tests. La section 12 a égale- ment la fonction d'accepter un signal d'interruption INS venant d'un dispositif extérieur, décrit ci-après, de manière à arrêter l'exécu- tion d'une opération de commande de séquences et à délivrer au dis- positif extérieur le programme de séquences mémorisé dans la mémoire Il. Comme dispositif extérieur, il est prévu un dispo- sitif d'affichage 20 selon l'invention, lequel est conçu pour afficher le programme de séquences sous forme de diagramme en échelle sur l'écran d'un tube à rayons cathodiques 27. Le dispositif d'affichage 20 est constitué d'un panneau de manoeuvre 21, d'un processeur de données 22, d'une mémoire tampon 23, d'une mémoire de régénération 24, d'un générateur 25 de configurations, d'un générateur 26 de signaux d'images, de l'écran du tube à rayons cathodiques 27 et d'un circuit 28 de com- mande d'affichage. Le panneau de manoeuvre 21 connecté au proces- seur de données 22 comprend des touches numériques 30, une touche de lecture 31, une touche de recherche 32 et une touche de contact 33. Lorsqu'on enfonce la touche de lecture 31, le processeur de données 22, qui est formé d'un calculateur numérique à usage général, exécute les opérations 40 à 45 d'un programme de lecture LEC présenté sur la figure 2 de façon à appliquer un signal d'interruption INS à la section 12 de commande d'opérations du circuit de commande 10 pour stocker dans une aire PSA de mémorisation de programme de la mémoire tampon 23 la totalité du programme de séquences qui est mémorisé dans la mémoire de programme Il. Plus précisément, lorsque le signal d'interruption INS est appliqué à la section 12 dans l'étape 40, le processeur 22 se connecte à la mémoire de programme Il par l'inter- médiaire de la section 12 afin de lire, dans l'étape 41, un nombre prédéterminé N d'instructions de séquences dans la mémoire Il et de mémoriser celles-ci dans l'aire PSA de mémorisation de programme, tandis que la section 12 de commande d'opérations arrête l'exécution des opérations de commande de séquences jusqu'à annulation du signal d'interruption INF à l'étape 42. Au cours des étapes 44 et 45, pendant lesquelles une minuterie interne fonctionne, la section 12 de com- mande d'opérations exécute les opérations de commande de séquences de façon à éviter tous les inconvénients qui résultent d'une période d'arrêt d'exécution. Les étapes 40 à 45 se répètent jusqu'à ce que soit réalisée la mémorisation de l'ensemble du programme de séquences dans l'aire PSA de mémorisation de programme. Ensuite, on enfonce sélectivement certaines des touches numériques 30 pour désigner l'adresse d'un élément de sortie qui appartient à un bloc de séquences voulu à afficher, puis on enfonce une touche de recherche 32 pour faire rechercher le bloc de séquencesvoulu. On notera qu'un bloc de séquencesest constitué d'une instruction de séquences de sortie et d'au moins une instruction de séquences d'entrée, c'est-à-dire que, en d'autres termes, il comporte un seul élément de sortie, par exemple un relais, et au moins un élément d'entrée, par exemple un contact de relais, constituant le circuit d'excitation de l'élément de sortie. Le fait d'enfoncer la touche de recherche 32 donne au processeur de données 22 l'ordre de travailler selon un programme d'affichage DISP 1 présenté sur la figure 3(a) afin d'afficher le bloc de séquences comportant les instructions de séquences relatives à l'excitation et à la désexci- tation des éléments de sortie désignés. Plus spécialement, lors de l'étape 50 du programme d'affichage DISP 1, le processeur de données 22 lit les instructions de séquences dans l'aire de mémorisation de programme PSA de la mémoire tampon 23 l'une après l'autre afin de mémoriser les instruc- tions lues dans une aire DDA d'affichage de données de la mémoire tampon 23, comme cela est présenté sur la figure 4(b). A chaque fois qu'une instruction de séquences est mémorisée dans l'aire DDA, il est vérifié s'il s'agit: ou non de l'instruction de sortie relative à l'élément de sortie désigné par les touches numériques 30. Cette vérification s'effectue en référence avec la donnée d'adresse contenue dans chaque instruction de séquences qui vient d'ttre mémorisée dans l'aire DDA. S'il est assuré que l'instruction de séquences écrite n'est pas adressée à l'élément de sortie désigné, le contenu de l'aire DDA de mémorisation de programme d'affichage s'efface, et l'étape 50 est recommencée. Inversement, s'il est confirmé que l'instruction de séquences écrite s'adresse à l'élément de sortie désigné, le proces- seur de données 22 fait avancer le traitement de l'étape 50 à l'étape 51. Dans l'étape 51, le processeur de données 22 lit dans le circuit 10 de commande de séquences programmable l'état fermé ou ouvert de chacun des éléments d'entrée, en correspondance avec les instructions lues, qui concernent l'excitation et la désexcitation de l'élément de sortie désigné. Selon l'état fermé-ou ouvert de caque élément d'entrée, un signal de décision, représenté par 1 ou 0, est également mémorisé dans l'aire DDA d'affichage de données, comme cela -est représenté sur la figure 4(c). Les signaux de décision 1 et O représentent la satisfaction et la non-satisfaction de l'ordre de test de l'instruction de séquences d'entrée correspondante. Par exemple, lorsque l'opérateur souhaite faire afficher les instructions de séquences qui définissent un bloc de circuit de séquences représenté sur la figure 4(a), il commence par enfoncer sélectivement certaines des touches numériques 30 pour désigner l'adresse 200 d'un relais 01, puis il enfonce la touche de recherche 32. Il s'ensuit que les instructions de séquences qui comportent une instruction de sortie YON 200 adressée au relais 01 et un certain nombre d'instructions de test TNO 100 à TNA 160 précédant l'instruction de sortie YON 200 sont sélectionnées dans le programme de séquences et sont respectivement écrites aux adresses de mémorisation partant de la première adresse R de l'aire DDA d'af- fichage de données, comme cela est représenté sur la figure 4(b). Après lecture de l'état fermé ou ouvert des éléments de sortie ll àdont les adresses sont de 100 à 160 dans le circuit 10 de commande de séquences programmable, le signal de décision 1 ou O est égale- ment mémorisé dans l'aire D1), d'affichage de données, comme cela es" representé sur la figure 4(c). Les signaux de décision 1 et 0 représentent respectivement la satisfaction et la non-satisfaction des conditions des tests associés aux ordres TNO à TNA. L'étape,ou opération,52 consiste à transformer chacune des instructions de séquences mémorisées dans l'aire DDA d'affichage de données en une donnée de détermination de configu- ration de symbole correspondant à chaque instruction de séquence. Les instructions de séquences associées au signal de décision 0 sont transformées en données de détermination de configuration de symbole correspondant à chaque instruction, mais les instructions de données qui comportent le signal de décision 1 ne sont pas transformées en ces données de détermination de configuration de symbole affichant le symbole des éléments d'entrée, si bien que seules les instructions de séquence associées au signal de décision 0 sont affichées sur l'écran du tube à rayons cathodiques, comme cela sera décrit ci-après. L'opération 52 consiste également àmémoriser les données de détermination de configuration de symbole dans une aire de mémorisation de la mémoire de régénération 24, cette aire de mémorisation correspondant, du point de vue de l'emplacement d'adresse, à l'aire de l'écran du tube à rayons cathodiques o l'instruction de séquences dont dérive la donnée de détermination de configuration de symbole doit être affichée sous forme de dia- gramme en échelle. Le circuit 28 de commande d'affichage donne l'ordre à la mémoire de régénération 24 de lire les données de détermination de configuration et les transmettre au générateur de configurations 25 à une fréquence prédéterminée. Le générateur de configurations 25 transforme respectivement les données de déter- mination de configuration lues en configurations de symbole leur correspondant et applique les configurations de symbole au circuit 26 générateur de signaux d'images. Par conséquent, un diagramme en échelle ayant le relais 01 comme élement de sortie apparaît sur l'écran du tube à rayons cathodiques 27, comme cela est présenté sur la figure 5(a). Dans ce cas, seules les instructions -d'entrée TNA 140 et TNA 160 sont affichées, puisque toutes deux ont le signal de décision 0. Dans la mémoire tampon 23, il est alloué une pile PDS possédant une adresse de mémorisation qui part de P, et un pointeur de pile SP servant à désigner l'une des adresses de la pile PDS. Au cours de l'étape 53, le processeur de données 22 place dans le poin- teur, ou marqueur, SP, le numéro d'adresse correspondant à la première adresse P de la pile PDS de façon à mémoriser, au cours de l'étape 54, l'instruction de sortie YON 200 dans la première adresse P, comme cela est présenté sur la figure 6(a). Lorsqu'il regarde l'écran du tube à rayons catho- diques qui affiche le bloc de séquences, comme cela est présenté sur la figure 5(a), l'opérateur peut d'abord reconnaître que les éléments d'entrée ayant les adresses 140 et 160 empêchent l'élément de sortie dont l'adresse est 200 d'être excité. Ensuite, pour conti- nuer la recherche de la cause de la panne de la machine, l'opérateur vérifie s'il se trouve dans l'aire PSA de mémorisation de programme une instruction de sortie YON 140. Plus précisément, lorsque l'opé- rateur enfonce un certain nombre des touches numériques 30 pour désigner l'adresse 140, puis enfonce la touche de contact 33, le processeur de données 22 exécute les opérations 60 à 67 d'un programme d'affichage DISP 2 représenté sur la figure 3(b). Au cours de l'étape , le processeur de données 22 vérifie s'il existe dans l'aire PSA de mémorisation de programme une quelconque instruction de sortie YON 140. Cette vérification se réalise en référence avec la donnée d'adresse incluse dans chaque instruction mémorisée dans l'aire PSA et en relation avec le mot d'instruction de chaque instruction. S'il est vérifié dans l'étape 60 qu'il n'existe aucune instruction de sortie YON, on arrive alors à l'opération 62 dans laquelle sont affichés sur l'écran du tube à rayons cathodiques 27 le numéro d'adresse 140 et le mot "ENTRÉE" par mémorisation de la donnée de désignation de configuration de symbole appropriée se trouvant dans une aire de mémorisation de la mémoire de régénération 24. Inversement, s'il existe une instruction de sortie YON 140, le pro- cesseur de données 22 passe de l'étape 61 à l'étape 63. Lorsque l'étape 63 a été atteinte, une série d'instructions de programmer relatives à l'excitation et à la désexcitation de l'instruction de sortie désigné YON 140 sont lues dans l'aire PSA afin d'être stockées dans l'air DDA. Ensuite, le processeur de données 22 exécute les opérations 64 et 65 afin de mémoriser les données de désignation de configuration de symbole correspondant à toutes les instructions se trouvant dans la mémoire de régénération 24 et d'afficher celles-ci sur l'écran du tube à rayons cathodiques 27. Les opérations 64 à 65 sont identiques aux opérations 50 à 52 du programme de lecture DISP 1. Par exemple, si le bloc de séquences comportant l'instruction de sortie YON 140 est constitué d'une instruction d'entrée TNA 170 et si, en outre, l'état ouvert ou fermé de l'ins- truction d'entrée TNA 170 ne satisfait pas son instruction de test TNA, l'instruction de sortie YON 140 et l'instruction d'entrée TNA 170 sont affichées sur l'écran du tube à rayons cathodiques 27 sous forme de diagramme en échelle, comme le représente la figure 5(b). Au cours de l'étape 66, le processeur de données 22 place dans le pointeur de pile SP le numéro d'adresse correspondant à l'adresse suivante, P+l, de la pile PDS de manière à mémoriser pendant l'opération 67 l'instruction de sortie YON 140 à l'adresse P+l suivante, comme cela est représenté sur la figure 6(b). Ensuite, lorsque l'opérateur enfonce un certain nombre des touches numériques 30 afin de désigner l'adresse 170, puis enfonce la touche de contact 33 pour faire poursuivre la re- cherche de la cause de la panne de machine, les opérations 60 à 67 sont de nouveau exécutées. S'il.n'existe aucune instruction de sortie YON 170 dans l'aire PSA, le processeur de données 22 passe de l'étape 61 à l'étape 62. Par conséquent, le mot "170 ENTREE" est affiché dans la partie inférieure de-l'écran du tube à rayons cathodiques, comme cela est indiqué sur la figure 5(c). Puis, l'opérateur examine l'élément d'entrée ayant l'adresse 170 afin d'établir s'il est la cause de la panne de machine. Si l'opérateur trouve que l'élément d'entrée n'est pas la cause principale, il enfonce la seule touche de recherche 32 sans enfoncer les touches numériques 30. Lorsque seule la touche de recherche 32 a été manoeu- vrée, le processeur de données 22 travaille selon le programme d'affichag DISP 3 présenté sur la figure 3(c) de façon à afficher de nouveau le bloc de séquences comportant l'instruction de sortie YON 200, il en exécutant les opérations 70 à 74. Dans l'étape 70, le processeur 22 place dans le pointeur de pile SP le numéro d'adresse qui correspond à l'adresse précédente de la pile PDS, c'est-à-dire l'adresse P dans ce cas, afin de lire au cours de i'opération 71 l'instruction de sortie YON 200 dans l'aire PDS. Ensuite, le processeur 22,exécute les opé- rations 72 à 74, lesquelles sont identiques aux opérations 50 à 52, afin de lire le bloc de séquences qui contient l'instruction de sortie YON 200 et de mémoriser la donnée de désignation de configura- tion de symbole dans la mémoire de régénération 24 en vue de son affichage sur l'écran du tube à rayons cathodiques 27. Ainsi, on lit l'instruction de sortie YON 200 qui' est mémorisée dans la première adresse TP de l'aire PDS par une mani- pulation aussi simple que celle constituant à enfoncer la touche de recherche 32, ceci amenant le bloc de séquences qui comporte l'instruc- tion de sortie YON 200 à être de nouveau affiché sur l'écran du tube à rayons cathodiques. Par conséquent, il est possible à l'opérateur de se rendre compte qu'il existe une autre instruction d'entrée TNA 160 qui affecte l'excitation et la désexcitation de l'instruction de sortie YON 200. Ensuite, pour continuer la recherche de la cause de la panne de machine, l'opérateur enfonce les touches numériques 30 afin de désigner l'instruction possédant l'adresse 160, puis il enfonce la touche de contact 33. L'enfoncement de la touche de contact 33 donne au.processeur de données 22 l'ordre d'exécuter les opérations à 67 du programme d'affichage DISP 2. S'il existe une instruction de sortie YON 160 dans l'aire PSA de mémorisation de programme, un bloc de séquences qui comporte l'instruction de sortie YON 160 s'af- fiche sur l'écran du tube à rayons cathodiques 27 de sorte que l'opérateur procède à l'exécution répétée des opérations 60 à 67. Au contraire, s'il n'existe aucune instruction de sortie YON 160 dans l'aire PSA, le mot "160 ENTREE" est affiché, de sorte que l'opérateur entreprend d'examiner l'élément d'entrée ayant l'adresse 160. Ensuite si cela s'avère nécessaire, l'opérateur donne au proces- seur de données 22 l'ordre d'exécuter les opérations 70 à 74 afin d'afficher le bloc de séquences qui a été évacué de l'écran du tube à rayons cathodiques 27 lors des opérations d'affichage précédentes. Selon l'invention, il est possible à l'opérateur de réafficher un bloc de séquences qui a été évacué de l'écran du tube à rayons cathodiques 27 au moyen d'une manipulation aussi simple que celle consistant à pousser la touche de recherche 32, de sorte qu'il est possible à l'opérateur de découvrir rapidement la cause de la panne de machine. C'est la raison pour laquelle les instruc- tions de sortie qui sont utilisées pour désigner un bloc de séquences sont mémorisées aux adresses (à partir de P) de la pile PDS dans l'ordre selon lequel chaque bloc de séquences désigné est affiché sur l'écran du tube à rayons cathodiques. De plus, chaque instruc- tion de sortie mémorisée dans la pile PDS est lue dans l'ordre inverse d e l'affichage du bloc de séquences désigné par une ins- truction de sortie. Dans le mode de réalisation particulier décrit ci-dessus, on note qu'il est utilisé une instruction de sortie pour désigner un bloc de séquencesdevant être affiché sur l'écran du tube à rayons cathodiques, mais on comprendra que, au lieu d'une instruc- tion de sortie, il est possible d'utiliser une adresse de mémorisa- tion de l'aire PSA de mémorisation de programme correspondant à l'instruction de sortie pour désigner un bloc de séqutnces-. De plus, dans le mode de réalisation, une instruction de sortie est mémorisée dans la pile PDS pour désigner un bloc de séquences, mais on comprendra que toutes les instructions d'entrée et de sortie qui constituent le bloc de séquences affiché peuvent être mémorisées dans l'aire PDS. De plus, le mode de réalisation est conçu de façon à n'afficher qu'un seul bloc de séquences, mais on comprendra que le dispositif d'affi- chage de l'invention peut être appliqué à un autre type d'utilisation permettant l'affichage de plusieurs blocs de séquences sur l'écran du tube à rayons cathodiques. Bien entendu, l'homme de l'art sera en mesure d'ima- giner, à partir du dispositif dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses autres variantes et modifications ne sortant pas du cadre de l'invention. R E V E N D I C A T I 0 N S 1. Dispositif d'affichage de blocs de séquences à uti- liser avec un circuit (10) de commande de séquences programmable qui com- porte une mémoire (11) de programme permettant de mémoriser un pro- gramme de séquences, le dispositif ayant la possibilité d'afficher un bloc de séquences qui constitue ledit programme de séquences et étant caractérisé en ce qu'il comprend: un processeur de données (22) connecté audit cir- cuit de commande de séquences programmable; une mémoire tampon (23) connectée au processeur de données et possédant une première, une deuxième et une troisième mémoire (PSA, DDA, FDS); une unité d'affichage (24 à 28) connectée au pro- cesseur de données et possédant un écran (27); le processeur de donnée ayant la possibilité d'effectuer les fonctions suivantes: (1) une première fonction de lecture permettant de lire le programme de séquences dans le circuit (10) de commande de séquences programmable et de mémoriser celui-ci dans ladite première mémoire (PSA), (2) une première fonction de mémorisation permettant de lire un bloc de séquences dans la première mémoire, un bloc de séquences étant formé d'une instruction de sortie et d'au moins une instruction d'entrée, et de lire l'état fermé ou ouvert de ladite instruction d'entrée dans le circuit de commande de séquences pro- grammable afin de mémoriser ledit bloc de séquences et un signal de décision (0, 1) dans ladite deuxième mémoire (DDA), le signal de décision étant affirmatif ou négatif selon que ledit état fermé ou ouwert satisfait ou non ladite instruction d'entrée, (3) une fonction d'affichage permettant d'afficher ledit bloc de séquences sur l'écran sous forme de diagramme en échelle, - o seules ladite instruction de sortie unique et ladite instruction d'entrée qui possède le signal de décision négatif sont affichées, (4) une deuxième fonction de mémorisation permettant de mémoriser une donnée de détermination dans ladite troisième mémoire(PDS) dans l'ordre même o les blocs de séquences désignés par lesdites données de détermination sont affichés sur l'écran, (5) une deuxième fonction de lecture permettant de lire lesdites données de détermination dans l'ordre inverse de celui de la troisième mémoire afin d'afficher sur l'écran le bloc de séquences désigné par la donnée de détermination. 2. Dispositif selon la revendication 1, caractérisé en ce que la mémoire tampon (23) possède encore uneequatrième mémoire (SP) et le processeur de données effectue en outre la fonc- tion de positionnement permettant de mettre dans ladite quatrième mémoire un numéro deadresse correspondant à une adresse de mémorisa- tion de la troisième mémoire afin d'effectuer ladite deuxième fonc- tion de mémorisation et ladite deuxième fonction de lecture. 3. Dispositif slon la revendication 2, caractérisé en ce que les données de détermination sont des instructions de sortie. 4. Dispositif selon la revendication 3, caractérisé en ce que le processeur de données effectue ladite fonction d'affi- chage en transformant le bloc de séquences mémorisé dans la deuxième mémoire en données de configuration de symbole appropriées à l'affi- chage afin d'afficher ledit bloc de séquences sur l'écran sous forme de diagramme en échelle, o ladite. instruction de sortie unique et ladite instruction d'entrée qui possède le signal de décision néga- tif sont seules affichées sous forme de diagramme en échelle.