Brevet FR2465339A1 — publié le 19810320

La présente invention concerne un circuit de mémoire pour un dispositif de protection à relais comportant une boucle de verrouillage de phase, un circuit de surveillance et un circuit de mise à jour. Pour pouvoir déterminer la direction d'un défaut adjacent dans un réseau alternatif triphasé, on doit connaître l'aspect du signal avant l'apparition du défaut. On utilise un circuit de mémoire pour obtenir ce signal. Un tel circuit de mémoire doit avoir un temps de mémoire suffisamment long et, pour cela, il doit être rapidement dé- connecté par rapport au signal d'entrée lorsque se produit un défaut dans le réseau alternatif qui est surveillé. Le type de circuit de mémoire le plus couramment utilisé pour les dispositifs de protection à relais correspond aux circuits réson- nants, actifs ou passifs, accordés sur la fréquence nominale. Ce type de circuit de mémoire présente deux inconvénients. Tout d'abord, il présente une mémoire médiocre lorsque le temps de mémoire devient long, et ensuite il fonctionne à sa fréquence nominale, qui peut différer de quelques pour cent de la fréquence de fonctionnement juste avant un défaut. Cette différence de fréquence entraîne des variations de la caractéristique de fonctionnement et peut entraîner un fonctionnement défectueux, dans le cas le plus défavorable. Du fait de la façon dont intervient la fréquence, il est également nécessaire de refaire l'ac- cord en cas de changement de la fréquence nominale. Ceci augmente le coût de fabrication. Pour éviter les difficultés qui résultent du fait que le circuit est dépendant de la mémoire, on peut employer une boucle de verrouillage de phase. Dans le cas d'une boucle de verrouil- lage de phase, le gros problème consiste à déconnecter la réaction lorsque la grandeur d'entrée présente une variation de phase, afin que le signal de sortie ne soit pas affecté. L'invention a pour but d'offrir une solution aux problèmes ci-dessus et à d'autres problèmes connexes, et elle est caractérisée en ce que l'élément de mise à jour est conçu de façon à fournir un signal lorsqu'un détecteur de défaut et un détecteur de changement de phase pour le réseau alternatif ne fournissent aucun signal de sortie. L'avantage de l'invention réside en ce que la mise à jour de l'élément d'enregistrement ne s'effectue que dans le cas de l'hy- pothèse selon laquelle le réseau surveillé est exempt de défaut. Le signal de sortie du circuit de mémoire est toujours bien défini et il est toujours indépendant d'un défaut dans le réseau. L'invention sera mieux comprise à la lecture de la description qui va suivre d'un exemple de réalisation, et en se référant au des- sin annexé qui représente un dispositif correspondant à l'invention. Sur le dessin, le signal 1 est un signal d'entrée analogique (tension de polarisation) qui est appliqué au circuit. Ce signal est transformé en un signal carré dans le détecteur de passage par zéro 3. Le signal de sortie 4 de ce détecteur est transmis au détecteur de changement de phase 15, dont la sortie fournit un train d'impulsionsrl, lorsque les signaux d'entrée 4 et 19 ont des phases différentes. La référence 19 désigne le signal de sortie de l'oscillateur commandé en tension 16. Le signal ll passe ensuite dans un condensateur 17 qui intègre le signal. Ce signal intégré constitue alors le signal d'en- trée de l'oscillateur 16. Pour déconnecter rapidement le condensateur 17, on utilise un contact 20 qui est commandé par le détecteur de changement de phase 5, qui est du même type que le détecteur 15. Le signal 4 qui provient du détecteur de passage par zéro 3 est également transmis, par le détecteur de changement de phase 5, sur une entrée inversée d'une porte ET 8. Une entrée inversée de la porte 8 reçoit également un signal qui provient d'un détecteur de changement d'am- plitude 6. Un détecteur de défaut 2 applique un signal sur une entrée inversée de cette porte ET. Un dispositif 7 fournit une impulsion de courte durée après chaque passage du signal d'entrée 1 par sa valeur de crête. Lorsque cette impulsion arrive, le signal 9 passe au niveau "haut" et ferme alors un contact 10. Un condensateur 12 est alors chargé à la même valeur que le condensateur 17, par l'intermédiaire d'un amplificateur séparateur 18. Cette charge s'effectue ainsi à condition que les sorties des dispositifs 2, 5 et 6 ne fournissent aucun signal indiquant un défaut dans le réseau surveillé. Le signal qui provient du détecteur de défaut 2 commande également un contact fermé au repos 13 et un contact ouvert au repos 14, de façon que le signal d'entrée qui est appliqué à l'oscillateur 16 provienne du condensateur 12 dans le cas o il existe un défaut dans le réseau. Les détecteurs de changement de phase 5,15 sont plus rapides que le détecteur de défaut 2 et ils interrompent donc la mise à jour du condensateur 12 avant que le détecteur de défaut 2 ait eu le temps de réagir. Le détecteur de changement de phase 5 fournit un signal de sortie se présentant sous la forme d'une impulsion courte lorsque la position de phase du signal d'entrée est modifiée. Le dé- tecteur de changement d'amplitude 6 fournit un signal de sortie se présentant sous la forme d'une impulsion courte lorsque l'amplitude du signal d'entrée tombe au-dessous d'un certain niveau de référence. Ce niveau est commandé par le détecteur lui-même, en fonction de la valeur normale de la tension d'entrée. Le détecteur de défaut 2 prend en charge le blocage de la mise à jour du condensateur 12 lorsque les impulsions provenant des dispositifs 5 et 6 disparaissent. La longueur des impulsions mentionnées en dernier est donc supérieure au temps de fonctionnement du détecteur de défaut 2. Le circuit peut fonctionner sans le détecteur de défaut 2, à condition que les signaux de sortie qui proviennent du détecteur de changement de phase 5 et du détecteur de changement d'amplitude 6 soient prolongés sur une durée suffisante. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit de mémoire pour un dispositif de protection à relais comportant une boucle de verrouillage de phase qui fournit un signal de sortie dont la fréquence et la phase correspondent à la fré- quence et à la phase d'un signal d'entrée qui est appliqué au circuit de mémoire, ce signal d'entrée pouvant être appliqué au circuit de mémoire à partir d'un réseau alternatif et la valeur de ce signal d'en- trée correspondant à l'un ou à quelques-uns des paramètres de fonction- nement du réseau, ce circuit de mémoire comprenant également un élément qui enregistre une grandeur qui correspond à la fréquence présente du paramètre de fonctionnement et un élément qui met à jour périodiquement l'élément d'enregistrement; caractérisé en ce que l'élément de mise à jour (7,8,10) est conçu de façon à n'effectuer la mise à jour que lorsqu'un détecteur de défaut (2) et un détecteur de changement de pha- se (5) pour le réseau alternatif ne fournissent aucun signal de sortie indiquant respectivement un défaut et un changement de phase. 2. Circuit de mémoire selon la revendication 1, caractérisé en ce qu'il comprend un élément de surveillance qui commande la mise à jour et qui est destiné à interrompre la mise à jour lorsque le dé- tecteur de défaut (2) et/ou le détecteur de changement de phase (5) fournissent un signal de sortie qui indique l'existence d'un défaut et/ ou d'un changement de phase dans le réseau alternatif. 3. Circuit de mémoire selon la revendication 2, caractérisé en ce que l'élément de surveillance est conçu de façon à mettre la mise à jour en fonction lorsque, outre le détecteur de défaut (2) et le détecteur de changement de phase'(5), un détecteur de changement d'amplitude (6) ne fournit aucun signal de sortie indiquant un défaut, un changement de phase ou un changement d'amplitude dans le réseau alternatif. 4. Circuit de mémoire selon l'une quelconque des revendica- tions 1 à 3, caractérisé en ce que la vitesse de détection du détecteur de changement de phase (5) est supérieure ou égale à la vitesse de la fonction correspondante dans la boucle de verrouillage de phase. 5. Circuit de mémoire selon la revendication 3, caractérisé en ce que le détecteur de changement d'amplitude (6) fixe lui-même sa référence en fonction de la valeur de la tension d'entrée, et en ce que le détecteur de changement d'amplitude est conçu de façon à fournir un signal dès que la demi-période suivante a une amplitude inférieure à celle de la demi-période précédente. 6. Circuit de mémoire selon l'une quelconque des revendica- tions 1 à 3, caractérisé en ce que le détecteur de défaut (2) est conçu de façon à fournir un signal pendant toute la durée au cours de la- quelle le défaut persiste. 7. Circuit de mémoire selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'élément de mise à jour (7,8,10) est con- çu de façon que la mise à jour de l'élément d'enregistrement (12) ne s'effectue que lorsque le signal d'entrée est passé par sa valeur de crête, sans que son amplitude ait diminué en comparaison de la demi- période précédente. 8. Circuit de mémoire selon l'une quelconque des revendica- tions 1 à 3, caractérisé en ce que le signal d'entrée qui est appliqué à la boucle de verrouillage de phase est conçu de façon à être com- mandé par le détecteur de défaut (2).