Brevet FR2463932A1 — publié le 19810227

Dispositif d'affichage de vitesse. La présente invention concerne un dispositif d'affichage de vitesse destiné à être utilisé avec un véhicule automobile et elle a trait, plus particulièrement, à un compteur de vitesse ou tachymètre numérique utilisant un tube d'affichage fluores- cent d'un type classique à sept segments. Récemment, on a commencé à utiliser un dispositif d'af- fichage numérique comme compteur de vitesse ou tachymètre dans un véhicule automobile au lieu d'un compteur classique du type analogique à aiguille. Dans un compteur du type à affichage numérique, un signal binaire codé décimal (BCD) représentant la vitesse du véhicule ou du moteur est mémorisée momentanément pendant chacune des durées d'impulsion d'un signal d'horloge et est envoyé à travers un décodeur en vue d'une conversion en un signal pour sept segments. Ce signal est ensuite envoyé à un dispositif d'affichage nunérique, tel qu'un tube d'affichage fluorescent, utilisant des affichages de chiffres à sept segments, de manière à indiquer ainsi la vitesse du véhicule ou du moteur. Si la durée d'impulsion de mémorisation momentanée est trop courte, l'affichage tend à scintiller en raison des légères fluctuations de vitesse et des changements de tension de l'alimentation en énergie électrique même si le véhicule roule à une vitesse sensiblement constante. Pour éviter ce problème, on a adopté, dans les dispositifs de la technique antérieure, une durée d'impulsion relativement longue, par exemple d'environ 2 secondes, pour remettre à jour l'affichage de la vitesse en utilisant un signal d'horloge d'une fréquence relativement faible. Toutefois, avec un tel procédé d'affichage, l'affichage de la vitesse du véhicule est remis à jour de façon relativement peu fréquente même quand la vitesse du véhicule ou du moteur varie rapidement, par exemple pendant une accélération ou un freinage. Par conséquent, il existe un décalage entre la vitesse réelle du moteur et la vitesse affichée, de sorte que le conducteur n'obtient pas une information précise et remise à jour. Pour résoudre les problèmes décrits ci-dessus, dans un dispositif d'affichage de vitesse selon la présente invention, les variations se produisant dans la vitesse du véhicule ou du moteur sont contrôlées et la fréquence de la remise à jour des informations affichées est modifiée en conséquence pour fournir une remise à jour d'une façon souhaitable et en même temps un affichage stable. On obtient ce résultat en retenant la valeur instantanée de la vitesse pendant untemps prédéterminé puis en produisant un signal de différence représentant la dif- férence entre la vitesse actuelle et la valeur de la vitesse emmagasinée préalablement. Un moyen est prévu pour mémoriser temporairement la valeur instantanée de la vitesse. Un autre moyen est prévu pour commander l'intervalle de temps destiné à la remise à jour de l'affichage de la vitesse, cela en fonction de l'importance de la variation de vitesse détectée. Le moyen de commande comprend un premier comparateur qui compare la sortie du moyen de détection avec une première valeur de référence prédéterminée, et un second comparateur qui compare la sortie du moyen de détection avec une seconde valeur de référence prédéterminée supérieure à la première valeur de référence prédéterminée. Le moyen de commande comprend, en outre, un moyen pour engendrer trois signaux d'horloge de fréquences différentes, et un moyen pour choisir un des trois signaux d'horloge en fonction des sorties des premier et second comparateurs de manière à fournir le signal d'horloge choisi au moyen de mémorisation temporaire pour commander la durée du temps de mémorisation momentanée à l'aide des impulsions du signal d'horloge choisi. D'autres objets, caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description d'un mode de réalisation préféré donnée ci- après en référence aux dessins annexés, sur lesquels: la figure 1 est un schéma synoptique d'un dispositif classique d'affichage de vitesse destiné à être utilisé avec un véhicule automobile; la figure 2 est un schéma synoptique d'un mode de réali- sation préféré d'un dispositif d'affichage de vitesse selon la présente invention; la figure 3 est un schéma synoptique d'un circuit de valeur absolue destiné à être utilisé dans le circuit de la figure 2; et la figure 4 est un schéma synoptique d'un circuit de com- mutation destiné à être utilisé dans le circuit de la figure 2. Pour faciliter la compréhension de la présente inven- tion, on va décrire brièvement un compteur de vitesse classique. En se référant à la figure 1, on voit que l'on y a représenté un dispositif classique d'affichage numérique de vitesse destiné à être utilisé dans un véhicule automobile. Un signal d'impulsion de sortie provenant d'un détecteur de vitesse (non représenté) et ayant une fréquence proportionnelle à la vitesse du véhicule est mis en forme par un conformateur 1 d'onde de manière à constituer un signal d'impulsion carrée Sp qui est transformé par un convertisseur fréquence/tension 2 comprenant un circuit d'intégration en un signal de tension Sv. Ce signal Sv est transformé en un signal binaire codé décimal par un convertisseur analogique/numérique (A/D) 4 à l'aide d'une technique d'échantillonnage utilisant, comme signal de rythme ou de cadence, les impulsions d'un signal d'horloge CK0 ayant une fréquence de f0 et provenant d'un générateur 3 d'impulsion d'horloge. Ce signal BCD est mémorisé temporairement par un circuit 5 de mémorisation temporaire au rythme d'un signal CK1 de mémorisation temporaire ayant une fréquence f beaucoup plus petite que la fréquence f0 du signal du générateur 3 pour chaque durée d'impulsion du signal CK1. Ce signal BCD mémorisé temporairement est décodé par un décodeur 6 en un signal à sept segments qui est envoyé par l'intermédiaire d'un étage de commande 7 au dispositif 8 d'affichage numérique utilisant, par exemple, un tube d'affichage fluorescent à sept segments. Sur la figure 2, un mode de réalisation préféré du dis- positif d'affichage de vitesse selon la présente invention comprend également un conformateur d'onde 1 qui transforme la sortie d'un détecteur de vitesse (non représenté), sortie qui est un signal S d'impulsions de sortie ayant une fréquence proportionnelle à la vitesse du véhicule, en un signal Sp d'impulsions carrées. Ce signal est envoyé à unconvertisseur fréquence/tension (F/V) 2, qui peut être un intégrateur et qui transforme le signal Sp en un signal de tension S v. Le dispositif comprend, en outre, un convertisseur analogique/ numérique 4 qui transforme le signal Sv en un signal binaire codé décimal (BCD) en utilisant comme impulsions de rythme ou synchronisation un signal d'horloge CK 0 ayant une fréquence f0 et provenant d'un générateur 3' d'impulsion d'horloge, ainsi qu'un circuit 5 de mémorisation temporaire qui mémorise temporairement le signal provenant du convertisseur analogique/ numérique 4 pendant la durée de chaque impulsion d'un signal d'impulsion provenant d'un circuit de commutation qui sera décrit par la suite de façon plus détaillée. Le dispositif représenté sur la figure 2 comprend aussi un décodeur 6 qui décode le signal BCD en un signal pour affichage à sept segments, un étage de commande 7 qui amplifiele signal pour affichage à sept segments, et un dispositif d'affichage numé- rique 8 qui affiche le signal amplifié dans un tube d'affichage fluorescent à sept segments se trouvant dans ce dispositif. La structure décrite ci-dessus est sensiblement la même que celle du dispositif de la figure 1. Le dispositif selon la présente invention comprend, en outre, un circuit 9 détecteur d'accélération qui, lui-même, comprend un circuit 10 de retenue d'échantillon qui retient le signal de tension S provenant du convertisseur F/V 2 en uti- lisant le signal pulsé d'horloge CKO, provenant du générateur 3' d'impulsions d'horloge, comme signal de rythme ou synchroni- sation, un amplificateur différentiel 11 qui reçoit le signal de tension Sv à sa borne d'entrée de non inversion et la sortie S du circuit de retenue 10 à sa borne d'entrée d'inversion et émet un signal + AS représentant la différence entre le signal Sv et la sortie S., et un circuit 12 de valeur absolue qui donne à sa sortie la valeur absolue du signal +4AS (+ S quand Sv> SI; -A S quand Sv Comme on peut le voir dans l'exemple représenté sur la figure 3, ce circuit 12 de valeur absolue peut comprendre un comparateur 13 qui reçoit le signal de tension +4 S de l'ampli- ficateur différentiel 11 et le compare avec une valeur de référence (par exemple zéro), un inverseur 14 qui inverse la sortie du comparateur 13, une paire d'interrupteurs analogiques 15 et 16, l'interrupteur 15 laissant passer un signal analogique lorsque la sortie ducomparateur 13 est haute et forme un circuit ouvert lorsque la sortie de ce compara- teur 13 est basse et l'interrupteur 16 laissant passer un signal analogique lorsque la sortie de l'inverseur 14 est haute et forme un circuit ouvert lorsque la sortie de l'inverseur 14 est basse. Les interrupteurs analogiques 15 et 16 reçoivent respectivement le signal + AS directement et par l'intermédiaire d'un inverseur 17 dont l'entrée est le signal +AS et la sortie un signal 4 S qui est donc la sortie du comparateur 13 ou de l'inverseur 14, respectivement. De ce fait, lorsque la sortie de l'amplificateur différentiel 11 est + S et que, par consé- quent, la sortie du comparateur 13 est haute, l'interrupteur analogique 15 est fermé et l'interrupteur analogique 16 est ouvert de sorte que le signal de tension +4s, tel qu'il est, est appliqué par l'intermédiaire de l'interrupteur analogique 15. Par contre, lorsque le signal de tension provenant de l'amplificateur 11 est -, S, le niveau de sortie du comparateur 13 est bas, de sorte que l'interrupteur analogique 16 est alors fermé et l'interrupteur analogique 15 est ouvert, ce qui fait que le signal de tension -, S est inversé par l'inverseur 17 et devient +e S qui est maintenant appliqué par l'intermédiaire de l'interrupteur analogique 16. En se référant maintenant de nouveau à la figure 2, on voit que le dispositif conforme à la présente invention comprend, en outre, un circuit 18 de commande d'affichage qui commande l'intervalle de temps pour la remise à jour du contenu du dis- positif 8 d'affichage numérique en fonction de la grandeur du signal de sortie d S représentant l'accélération et provenant du circuit 9 de détection d'accélération. Le circuit 18 de com- mande d'affichage comprend une paire de comparateurs 19 et 20 qui reçoivent le signal de tension4 S à leurs bornes d'entrée de non inversion, et les niveaux de tension de référence V 1 et Vr2, Vr2 étant supérieur à Vri' formés par division du niveau +V d'alimentation en énergie à l'aide des résistances R1, R2 et R3 reliées en série. Le circuit 18 de commande d'affichage comprend, en outre, un circuit 21 de commutation ou de sélection qui reçoit les signaux de sortie a et b des comparateurs 19 et 20 et fournit à sa sortie un signal d'horloge CK2 de fréquence f2 en provenance du générateur 3' d'impulsions d'horloge quand les deux signaux de sortie a et b des comparateurs 19 et 20 sont bas, un signal d'horloge CK3 ayant une fréquence f3 lorsque le signal a est haut et le signal b est bas, et un troisième signal d'horloge CL4 de fréquence f4 lorsque les sorties a et b sont toutes deux hautes. La sortie du circuit de commutation 21 est appliquée au circuit 5 de mémorisation temporaire sous forme d'un signal de mémorisation temporaire. Les fréquences des signaux d'horloge sont telles que f2 Sur la figure 4, on a représenté un exemple particulier de la façon suivant laquelle le circuit de commutation 21 peut être réalisé. Les interrupteurs analogiques 22,23,24 et 25 reçoivent respectivement les signaux d'horloge CK2, CK3, la sortie de l'interrupteur 23 et le signal d'horloge CK4. L'inter- rupteur analogique 22 reçoit le signal a sous forme d'un signal de commande par l'intermédiaire d'un inverseur 26, l'interrupteur analogique 23 reçoit le signal a directement sous la forme d'un signal de commande, l'interrupteur analo- gique 24 reçoit le signal b sous la forme d'un signal de commande par l'intermédiaire d'un inverseur 27, et l'interrupteur analogique 25 reçoit le signal b directement sous la forme d'un signal de commande. De ce fait, lorsque les signaux a et b sont bas, l'interrupteur analogique 22 seul est fermé car le signal a est inversé par l'inverseur 26 grâce à quoi le signal pulsé - d'horloge CK2 est émis; quand les signaux a et b sont haut et bas, respectivement, seuls les interrupteurs analogiques 23 et 24 sont fermés par le signal a et par l'inversion du signal b par l'inverseur 27 respectivement, grâce à quoi le signal d'horloge CK3 est émis; et lorsque les signaux a et b sont tous deux hauts,seul l'interrupteur analogique 25 est fermé, grâce à quoi le signal pulsé d'horloge CK4 est émis. Dans le fonctionnement général du dispositif d'affichage de vitesse, on va décrire en premier lieu le fonctionnement du circuit 9 de détection d'accélération. Pendant que le véhicule roule à une vitesse sensiblement constante, le signal de tension Sv provenant du convertisseur F/V 2 est sensiblement constant de sorte que, d'une part, la tension SH échantillonnée et retenue au temps T par une impulsion du signal d'horloge CK0 provenant du générateur 3' d'impulsions d'horloge et, d'autre part, le signal de tension S au temps T +" T quand l'impulsion suivante du signal d'horloge CK0 est introduite dans le circuit de retenue 10 sont sensiblement égaux. La sortie de l'amplificateur différentiel 11 est donc nulle ou minime et, par conséquent, est très faible par rapport aux valeurs d'entrée de tension de référence appliquées aux comparateurs 19 et 20. Toutefois, quand la vitesse du véhicule ou du moteur varie notablement, la sortie Sv du convertisseur F/V 2 augmente ou diminue en conséquence. La tension SH échantillonnée et retenue au temps T1 et le signal de tension S au temps T1 +À T présente la relation Sv> SH pendant une accélération et la relation S différentiel 11 émet le signal de tension +_ S qui est propor- tionnel à la différence entre les signaux S et SHP c'est-à- dire la valeur de l'accélération ou de la décélération. Le circuit 12 de valeur absolue émet alors un signal AS de tension positive. Quand le signal de tension AS provenant du circuit 9 de détection d'accélération est plus petit que les tensions de référence Vr1 et Vr2 c'est-à-dire lorsque le changement de vitesse est nul ou faible, les signaux de sortie a et b sont maintenus bas. Le circuit de commutation 21 applique le signal d'horloge CK2 provenant du générateur 3' d'impulsions d'horloge, au circuit 5 de mémorisation temporaire sous la forme d'un signal de mémorisation temporaire. Si la fréquence f2 du signal d'horloge CK est relativement faible, de manière à assurer un temps de mémorisation temporaire relativement long, dans le circuit 5 de mémorisation temporaire, l'intervalle de temps pour remettre à jour le contenu du dispositif 8 d'affichage est relativement long de sorte qu'un léger changement de vitesse n'est pas affiché et que l'affichage ne scintille pas. Quand le signal de tension- S augmente à mesure que la valeur du changement de vitesse augmente avec, pour conséquence, que Vr2, d S Vrl, la sortie a du comparateur 19 devient haute de sorte que le circuit de commutation 21 applique le signal d'horloge CK3 sous la forme d'un signal de mémorisation temporaire au circuit 5 de mémorisation temporaire. Du fait que la fréquence f3 du signal d'horloge CK3 est supérieure à la fréquence f2 du signal d'horloge CK2, l'intervalle de temps de mémorisation temporaire du circuit 5 de mémorisation temporaire et, par conséquent, l'intervalle de temps pour la remise à jour du contenu du dispositif d'affichage 8, sont plus courts. Le contenu du dispositif d'affichage est donc proche de la vitesse réelle du véhicule. Quand la vitesse varie encore plus rapidement et que, par suite, le signal de tension a S augmente encore de façon à satisfaire la conditions S à V2 et la sortie b du compara- teur 20 devient haute, le circuit de commutation 21 applique le signal d'horloge CK4 sous forme de signal de mémorisation temporaire au circuit 5 de mémorisation temporaire. Du fait que la fréquence f4 du signal d'horloge CK4 est encore plus élevée que la fréquence f3 du signal d'horloge CK3, l'intervalle de temps demémorisation temporaire du circuit 5 de mémorisation temporaire devient encore plus court. Par conséquent, l'interval- le de temps pour remettre à jour le contenu du dispositif d'affichage 8 diminue encore plus avec, pour conséquence, que la vitesse du véhicule est affichée en étant suivie parfai- tement et avec une bonne visibilité même pendant une accélé- ration ou une décélération rapide. Par exemple, les intervalles de temps pour remettre à jour le contenu du dispositif d'af- fichage numérique 8 peuvent être 1, 0,5 et 0,1 seconde. Dans un dispositif compteur de vitesse, au lieu du circuit 9 de détection d'accélération, on peut utiliser un détecteur d'accélération mécanique, lequel peut être un pendule, dans n'importe quel endroit de la carrosserie du véhicule, de sorte que la fréquence du signal de mémorisation temporaire est commutée en fonction de la grandeur de la sortie du détecteur. Dans le mode de réalisation ci-dessus, deux compteurs peuvent être utilisés au lieu du convertisseur F/V 2 et du convertisseur A/D 4, respectivement, pour afficher la vitesse du véhicule en utilisant le nombre d'impulsions introduites dans les deux compteurs pendant un intervalle de temps prédé- terminé. Dans ce cas, le circuit 10 de retenue d'échantillons doit être remplacé, par exemple, par un circuit de mémorisation temporaire numérique, l'amplificateur différentiel 11 doit être remplacé par un soustracteur numérique, et le circuit 12 de valeur absolue doit être du type numérique. Dans le circuit 18 de commande d'affichage, les comparateurs 19 et 20 doivent être du type numérique et le circuit de commutation 21 doit être un multiplexeur. Dans ce cas, les signaux de commande ou de rythme pour commander les éléments respectifs doivent être déterminés de façon appropriée, ce qui se traduit par un traitement de tous les signaux d'une façon numérique. A cette fin, on peut utiliser un microcalculateur bien connu. Dans le mode de réalisation ci-dessus, on a décrit l'ap- plication de la présente invention à un compteur de vitesse, mais la présente invention peut être appliquée à un tachymètre de la même manière. Il est bien entendu que la description qui précède n'a été donnée qu'à titre purement illustratif et non limitatif et que des variantes ou des modifications peuvent y être apportées dans le cadre de la présente invention. REVENDICATIONS 1. Dispositif d'affichage de vitesse caractérisé par b fait qu'il comprend: un moyen (9) pour détecter la variation d'une vitesse devant être affichée; et un moyen (18) pour commander, en fonction de l'amplitude de la variation -de vitesse détectée, l'intervalle de temps pendant lequel est remise à jour la vitesse affichée. 2. Dispositif d'affichage de vitesse suivant la reven- dication 1, caractérisé par le fait que ledit moyen de commande commande l'intervalle de temps pendant lequel la vitesse affichée est remise à jour, de manière telle que ledit intervalle de temps soit plus court quandune variation plus importante de la vitesse est détectée. 3. Dispositif d'affichage de vitesse suivant les reven- dications 1 ou 2, caractérisé par le fait que ledit moyen de détection (9) comprend un moyen (10) pour retenir la valeur instantanée de la vitesse pendant un temps prédéterminé, et un moyen pour produire un signal de différence représentant la différence entre la vitesse actuelle et la valeur instantanée de la vitesse retenue par ledit moyen de retenue. 4. Dispositif d'affichage de vitesse suivant la reven- dication 3, caractérisé par le fait qu'il comporte un moyen (5) pour mémoriser temporairement une valeur instantanée de la vitesse et que ledit moyen de commande comprend un premier comparateur (19) qui compare la sortie dudit moyen de détection (9) avecune première valeur de référence prédéterminée, et un second comparateur (20) qui compare la sortie dudit moyen de détection (10) avec une seconde valeur de référence prédéter- minée supérieure à la première valeur de référence prédéterminée, un moyen (3') pour engendrer trois signaux d'horloge de fréquences différentes, et un moyen (21) pour choisir un des trois signaux d'horloge en fonction de la sortie desdits premier et second comparateurs de manière à fournir le signal d'horloge choisi audit moyen (5) de mémorisation temporaire pour commander la durée du temps de mémorisation temporaire à 1l l'aide des impulsions du signal d'horloge choisi. 5. Dispositif d'affichage de vitesse suivant la reven- dication 4, caractérisé par le fait que la vitesse est repré- sentée par un signal pulsé dont la fréquence est proportionnelle à la vitesse devant être affichée, un moyen (2) étant utilisé pour compter les impulsions du signal pulsé pendant un inter- valle de temps prédéterminé et ledit moyen de retenue (10) étant une mémoire temporaire pour mémoriser temporairement le nombre des impulsions comptées, ledit moyen produisant une différence étant un soustracteur (11). 6. Dispositif d'affichage de vitesse suivant la, reven- dication 3, caractérisé par le fait qu'il comprend, en outre, un circuit (12) de valeur absolue qui comprend un troisième comparateur (13) pour comparer la sortie dudit moyen de pro- duction de différence avec une valeur particulière, un premier interrupteur analogique (15) pour laisser passer le signal de différence jusqu'audit moyen de commande (18) quand le signal de différence présente un signe positif ou négatif prédéterminé, un inverseur (14) pour inverser le signe de la sortie dudit troisième comparateur, un second inverseur (17) pour inverser le signe du signal de différence, un second interrupteur analogique (16) sensible à l'inversion du signe de la sortie du troisième comparateur (13) pour laisser passer la sortie dudit inverseur (17) jusqu'audit moyen de commande. 7. Dispositif d'affichage de vitesse suivant la reven- dication 6, caractérisé par le fait que ledit moyen de sélec- tion (21) comprend un troisième interrupteur analogique (22), lequel est fermé lorsque la sortie dudit premier comparateur (19) est basse, pour laisser passer le premier signal d'horloge (CK2) jusqu'audit moyen de mémorisation temporaire, des quatrième et cinquième interrupteurs analogiques (23,24) reliés en série, ledit quatrième interrupteur analogique étant fermé lorsque la sortie dudit premier comparateur (19) est haute, pour laisser passer le second signal d'horloge (CK3) jusqu'audit cinquième interrupteur analogique (24), ledit cinquième inter- rupteur analogique étant fermé lorsque la sortie dudit second comparateur (20) est basse pour laisser passer le second signal d'horloge (CK3) provenant dudit quatrième interrupteur analogique (24) jusqu'audit moyen (5) de mémorisation tempo- raire, et un sixième interrupteur analogique (25), lequel est fermé lorsque la sortie dudit second comparateur (20) est haute, pour laisser passer le troisième signal d'horloge (CK4) jusqu'audit moyen de mémorisation temporaire.