Brevet FR2465316A1 — publié le 19810320

I La présente invention se rapporte à un dispositif semi-conducteur complexe, et plus particulièrement à un dispositif semi-conducteur o sont incorporés des éléments semi-conducteurs ayant des caractéristiques complémentaires, au moyen d'une structure diélectrique isolante. Divers types de dispositifs semi-conducteurs du type qui vient d'être mentionné ont été développés pour une utilisation dans diverses applications. Bien que des dispositifs semi-conducteurs ayant des caractéristiques satisfaisantes pour certaines applications aient été développés, des semiconducteurs ayant des caractéristiques satisfaisantes pour différentes applications n'ont pas encore été développés. Par exemple, par suite du développe- ment récent de la technique de l'électronique, les équipe- ments modernes d'échange téléphonique sont fabriqués aumoyen d'éléments électroniques, et des équipements électroniques d'échange téléphonique du type à division dans le temps ont été développés afin d'améliorer l'effica- cité et de satisfaire à diverses nécessités d'utilisation. Bien que de tels équipements électroniques d'échange téléphonique soientavantageux parce qu'ils peuvent répondre à diverses nécessités de service ou d'utilisation et qu'ils peuvent s'appliquer directement à des systèmes numériques de transmission ou d'émission sans nécessiter aucun traitement spécial, leur prix de fabrication est considérablement plus élevé que celui d'un équipement d'échange téléphonique selon l'art antérieur. La raison de l'augmentation du prix de fabrication réside dans le fait q'il est nécessaire de prévoir un courant bidirectionnel d'alimentation de conversation, une impulsion de fréquence, et autres, vers les lignes d'abonnés pour les abonnés respectifs. Comme un tel circuit d'alimentation fournit, aux lignes, un courant important de 120 mA, par exemple, il est nécessaire de fabriquer, avec la technique des circuits intégrés, des transistors de commutation utilisés pour commuter un courant important, suffisant pour résister à une haute tension, par exemple de 240 V, avec d'excellentes caractéristiques complémentaires. On donnera ci-après certains transistors selon l'art antérieur adaptés à de telles applications. Dans le brevet US no 3 818 583 sont révélés des transistors complémentaires o un îlot du type N- et un îlot du type P sont isolés par un diélectrique par combinatson unique d'une diffusion sélective d'une impureté du type P+udans un substrat du type N-, une passivation des îlots par une pellicule oxydée et un dépôt à la vapeur d'une pellicule épaisse en silicium polycristallin. Avec cette construction, il est facile de former un transistor du type N ayant une rigidité diélectrique de l'ordre de plusieurs centaines de volts dans l'îlot du type N-, car la concentration en impureté dans l'îlot du type N- est, par exemple, de 5 X 1014 /cm3. Cependant, il est impossible d'obtenir un transistor du type P ayant une forte rigidité diélectrique, parce que l'îlot duitype P est formé par diffusion thermique d'une impureté du type P dans le substrat du type N-, ce qui ne permet pas de diminuer suffisamment la concentration en impureté. Par ailleurs, avec cette construction, une couche à forte concentration en impureté ne peut être formée qu'à la surface inférieure de l'îlot du type N- avec pour résultat qu'une résistance en série relativement importante est ajoutée au transistor formé dans l'îlot du type N-, rétrécissant ainsi sa gamme dynamique de fonctionnement. Par ailleurs, un traite- ment thermique à une haute température pendant longtemps, est nécessaire pour former l'îlot du type P par diffusion à la chaleur d'une impureté du type P dans le substrat du type N-, ce qui bien entendu, n'est pas souhaitable du point de vue prix de fabrication. Par ailleurs, dans le brevet US no 3 461 003 est révélée une construction o un îlot du type N- et un flot du type P- sont sélectivement formés par une technique de croissance par épitaxie et o les îlots respectifs sont entourés d'un diélectrique et supportés par du silicium polycristallin. Avec cette construction, comme les îlots respectifs sont formés par une technique de croissance par épitaxie, il est non seulement possible de contrôler la concentration en impureté dans les flots respectifs à toute valeur souhaitée, mais il est également possible d'obtenir une concentration élevée en impureté des portions des îlots qui sont contigtles au. diélectrique., afin d'obtenir ainsi des transistors complémentaires ayant une forte rigidité diélectrique et une faible résistance. Cependant, avec cette construction, comme les flots respectifs sont formés par technique de croissance sélective par épitaxie, la configuration en coupe transversale des flots respectifs devient rectangulaire entronc inversé, ce qui rend difficile le contrôle de la forme, ou la formation de paroisverticales. Les couches polycristallines entre les flots respectifs ne peuvent être formées dans le procédé de dépôt à la vapeur, suffisamment près des parois latérales, en particulier près des bases de ces flots car il y a des parois verticales ou en surplomb, formant ainsi des cavités d'évidement provoquant une rupture de la pastille. Par ailleurs, dans cette construction, la gamme des conditions de la croissance-sélective par épitaxie est étroite, ce qui rend difficile le contrôle des procédés. Avec cette constructiorf,--il est extrêmement difficile de former des lots-épais ayant une épaisseur de plusieurs dizaines de microns. Pendant l'étape de photo-attaque pour former un flot du type P à la suite de la formation d'un flot du type N, il est difficile de contrôler correctement la photo-attaque du fait de la présence d'un épaulement important provoqué par l'îlot du type N. En conséquence, la présente invention a pour objet principal un dispositif semi-conducteur pourvu d'éléments semi-conducteurs complémentaires sur un substrat, et un procédé de fabrication d'un tel dispositif semi-conduc- teur. La présente invention a pour autre objet un procédé de fabrication, avec une très bonne reproductibilité, d'éléments semi-conducteurs complémentaires sur un substrat. La présente inventiona pour autre objet un procédé de fabrication d'un dispositif semi-conducteur pourvu d'éléments semi-conducteurs complémentaires, par une combi- naison unique des étapes du procédé traditionnel de fabrication d'un dispositif semi-conducteur, sans reposer sur aucun traitement spécial. La présente invention a pour autre objet un procédé de fabrication d'un dispositif semi-conducteur avec éléments semi-conducteurs complémentaires ne nécessitant aucun contrôle strict de procédé. La présente invention a pour autre objet un procédé de fabrication d'un dispositif semi-conducteur pourvu d'éléments semi-conducteurs complémentaires, ne provoquant pas une rupture du substrat du fait d'évidements à la surface des éléments. Selon un aspect de l'invention, on prévoit un dispo- sitif semi-conducteur ayant des éléments semi-conducteurs complémentaires comprenant un flot semi-conducteur mono- cristallin du type P; un îlot semi-conducteur monocristallin du type N; une couche semi-conductrice polycristalline entourant l'îlot semiconducteur monocristallin pour définir un plan majeur commun avec le plan majeur des couches semi- conductrices monocristallines, une couche semi-conductrice polycristalline supportant l'îlot semi-conducteur mono- cristallin à l'état isolé; une couche isolante disposée entre les surfaces latéralesetendessous des couches emi- conductrices monocristalli-nes respectives et la couche polycristalline; des couches à forte impureté du type P et du type N formées en des parties des couches semi-conductrices monocristallines respectives à proximité des couches isolantes, chacune des couches semi-conductrices mono- cristallines ayant des surfaces latérales inclinées avec des angles déterminés par leur structure cristalline, et des éléments semiconducteurs ayant des caractéristiques complémentaires respectivement formés dans l'flot semi- conducteur monocristallin. Selon un autre aspect de l'invention, on prévoit un procédé de fabrication d'un dispositif semi-conducteur complexe, qui comprend les étapes d'appliquer une première couche formant masque sur une surface majeure d'un substrat semi-conducteur, à l'exception d'une première région locale, la première couche formant masque comprenant une pellicule ayant un première vitesse d'attaque; de former une première couche semiconductrice d'un premier type de conductivité sur toute la surface du substrat par un procédé de croissance par épitaxie, la première couche semi-conductrice comprenant une couche monocristalline tirée à partir d'une première région locale du substrat semi-conducteur, et une couche polycristalline tirée à partir de la première couche formant masque;de former une seconde couche formant masque sur une partie de la première couche semi-conductrice, corres- pondant à la première région locale, la seconde couche formant masque ayant une seconde vitesse d'attaque plus rapide que la première;d'attaquer la première couche semi- conductrice en utilisant la seconde couche formant masque afin de ne laisser que la couche monocristalline ayant des surfaces inclinées déterminées par sa structure cristalline;deretirer la seconde couche formant masque;de former une couche contenant une impureté du premier type de conductivité à une forte concentration, sur toute la surface externe de la couche monocristalline;deformer une première couche isolante sur la couche monocristalline;de retirer la première couche formant masque;deformer une seconde couche semi-conductrice d'un second type de conduc- tivité sur toute la surface du substrat par un procédé de croissance par épitaxie, la seconde couche semi- conductrice comprenant une couche polycristalline tirée à partir de la première couche isolante et une couche monocristalline tirée à partir du substrat semi-conducteur;de former sélectivement une troisième couche formant masque sur la couche monocristalline de la seconde couche semi- conductrice;d1attaqxierla seconde couche semi-conductrice en utilisant la troisième couche formant masque afin de laisser une couche monocristalline de la seconde couche semi-conductrice sur une seconde région locale du substrat semi-conducteur, afin de former ainsi des surfaces inclinées déterminées par la structure cristalline du substrat semi-conducteur;deretirer la troisième couche formant masque;de former une couche contenant une impureté à une forte concentration, du second type de conductivité, sur toute la surface externe de la couche monocristalline restante de la seconde couche semi-conductrice Je former une seconde couche isolante sur une surface contenant la couche mono- cristalline restante de la seconde couche semi-conductricege former une couche semi-conductrice polycristalline sur les surfaces;de retirer le substrat semi-conducteur; etde former des éléments semi-conducteurs ayant des caractéris- tiques complémentaires dans des couches semi-cristallines respectives exposées>en utilisant une surface formée en coupant comme - plan majeur. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparat- tront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels - la figure 1 est une coupe montrant un mode de réalisation d'un dispositif semi-conducteur avec éléments. semi-conducteurs complémentaires selon l'invention; - les figures 2A à 2R montrent des étapes successives d'un exemple du procédé de fabrication du dispositif semi-conducteur représenté sur la figure 1 - les figures 3 et 4 sont des diagrammes montrant la relation entre la tension collecteurémetteur, sur l'axe des abscisses, et le courant de collecteur, sur l'axe des ordonnées, de transistors NPN et PNP fabriqués par le procédé selon l'invention;--et - les figures 5A, 5B, 6 et 7 sont des coupes de modesde réalisation modifiésdu dispositif semi-conducteur selon l'invention. Un mode de réalisation préféré d'un dispositif semi-conducteur 10 représenté sur la figure 1 comprend un substrat semi-conducteur 13 utilisant une couche polycristalline 12 d'une épaisseur de l'ordre de 200 p comme base. Le semi-conducteur polycristallin 12 ne doit pas nécessairement être dopé. Il est important de déterminer la température de dépôt en considérant le traitement thermique à accomplir dans les étapes subséquentes de fabrication des éléments. Selon un mode de réalisation, la température de dépôt est de l'ordre de 11000C. D'un côté du semi-conducteur 13 sont agencés très proches, une région de semiconducteur monocristallin du type N ou îlot 15 contenant du phosphore à une concentration en impureté de 5 X 1014/cm3 et une région de semiconducteur du type P ou îlot 16 contenant du bore à une concentration en impureté de 7 X 1014/cm3. Chacun de ces îlots 15 et 16 a-une configuration sensiblement carrée, et toutes les surfaces latérales et le fond de ces îlots dans le semi- conducteur polycristallin 12 sont entourés de couches 1 5 isolantes 18 et 19 d'une épaisseur de 2 À, par exemple. Les couches isolantes 18 et 19 sont, par exemple, en SiO2. Des couches semi-conductrices du type N+ et P+ 21 et 22 sont formées sur ces îlots 15 et 16, à proximité des couches isolantes 18 et 19, sur une épaisseur de 15 È, la concentration en impureté des parties des couches 21 et 22 adjacentes aux couches isolantes 18 et 19 étant accrue à 1 X 1020/cm3, par exemple. Les surfaces latérales des îlots comprennent des surfaces inclinées (111) convergeant de la surface supérieure au fond ou bas, et formées par attaque. La ou les régions de semi-conducteur mono- cristallin 15 et 16 comprennent des surfaces (100), l'angle d'inclinaison des surfaces inclinées est de l'ordre de 540 par rapport à la surface principale du substrat semi-conducteur. Cet angle d'inclinaison est déterminé parla structure cristalline du semi-conducteur. Si les plans des îlots 15 et 16 ont une configuration autre que carrée, la surface inclinée est constituée par les plans (211), (211), (211) et (211) en plus du plan (111), et ces plans formentun angle de l'ordre de 710 par rapport au plan (100). Les plans inclinés d'un semi-conducteur monocristallin formés par attaque sont révélés dans un article de D.B. Lee, intitulé "Anisotropic Etching of Silicon", JOURNAL OF APPLIED PHYSICS, volume 40, n11, pages 4569-4574, publié en Octobre 1969. Sur la surface de la région 15 du type N sont formées, par diffusion, une région de contact de collecteur 24 du type N+, une région de base 25 du type P, et une région d'émetteur 26 du type N, ainsi qu'une électrode de collecteur 28. Une électrode de base 29 et une électrode d'émetteur 30 sont reliées à ces régions respectivement, pour constituer un transistor bipolaire Q1 du type NPN. De la même façon, à la surface de la région 16 dutype p sont formées par diffusion une région de contact de collecteur 32 du type P+, une région de base 33 du type N, une région de contact de base 35 dutype N+ qui lui est reliée, et une région d'émetteur 36 du type P+, et une électrode i collecteur 38, une électrode de base 39 et une électrode d'émetteur 40 sont reliées à ces régions respectivement pour constituer un transistor bipolaire Q du type PNP. Les transistors Q.- et Q2 sont _couverts d'une pellicule isolante d'oxyde 42. La construction ci-dessus décrite présente les avantages qui suivent. Ainsi,leà parties principales des îlots P, N sont constituées par des régions de forte résistance ayant une faible concentration en impureté et une concentration uniforme, et comme des couches à forte concentration en impureté sont disposées à proximité de la couche isolante, il est possible d'avoir des valeurs de résistances formées dans les Ilots suffisamment faibles. En conséquence, il est possible de former des éléments semi-conducteurs de caractéristiques complémentaires dans les îlots du type P et du type N. Par ailleurs, les éléments semi-conducteurs résultants présentent une forte rigidité diélectrique. - Toutes les parois latérales des flots du type P et du type N sont inclinées à des angles déterminés par la structure du cristal semi-conducteur formant ces régions. En d'autres termes, comme la précision dimensionnelle de ces régions n'est pas déterminée par une technique de masque, il est possible de préparer des régions complémen- taires ayant des caractéristiques plus uniformes qu'avec les éléments selon l'art antérieur. Le procédé de fabrication du dispositif semi- conducteur de la figure 1 sera maintenant décrit en se référant aux figures 2A à 2R. On prépare d'abord un substrat en silicium semi- conducteur 53 du type N, ayant une concentration en impureté de 5 X 1014/cm3, par exemple, et un plan (100). Le substrat présente deux surfaces majeures opposées 51 et 52, comme on peut le voir sur la figure 2A. Alors, comme cela est représenté sur la figure 2B, la surface majeure 51 est couverte d'une couche formant masque 61 de 7000A, à l'exception d'un certain nombre de régioi locales6O ayant, par exemple, 300 X 300 pi. La couche formant masque 61 peut être formée d'une pellicule de nitrure de silicium, par exemple. Comme le montre la vue agrandie représentée sur la figure 2B, la couche formant masque 61 se compose d'une construction à trois couches comprenant une pellicule d'oxyde de silicium 61a d'une o épaisseur de 500A, une pellicule de nitrure de silicium 61b d'une épaisseur de 1500A et une pellicule d'oxyde de sili- cium 61c d'une épaisseur de 5000A, qui sont feuilletées dans l'ordre mentionné. La pellicule d'oxyde de silicium 61aadjacente au substrat semiconducteur 53 a pour but d'absorber la contrainte créée dans la pellicule de nitrure de silicium 61b au moment du traitement thermique, tandis que la pellicule d'oxyde de silicium 61c sur la pellicule de nitrure de silicium 61b a pour but d'empêcher la pelli- cule 61b d'être retirée par une solution alcaline d'attaque que l'on décrira ci-après. Alors, comme onpeut le voir sur la figure 2C, sur les surfaces de la couche formant masque 61 et de la région exposée 60 sensiblement de forme carrée-du substrat 53 est formée une couche tirée par épitaxie 62 contenant une impureté du type N tele que du phosphore, d'une épaisseur de 50 p. Cette épaisseur est choisie de façon à pourvoir obtenir une rigidité diélectrique souhaitée pour la jonction entre la base et le collecteur des transistors à former dans la couche 62 tirée par épitaxie. Selon le procédé de 4ê - --- * _ 2465SI6 croissance par épitaxie, il est possible d'augmenter cette épaisseur. Comme la partie 63 sur la région 60 de la couche 62 a été tirée à partir du substrat semi-conducteur mono- cristallin 53, la partie 63 est bien entendu monocristalline, tandis que, comme la partie 64 sur la couche formant masque 61 a été tirée sur cette couche 61, elle n'est pas mono- cristalline mais polycristalline. Une région d'interface 100 représentée en pointillés entre les parties 63 et 64 pré- sente sensiblement le même axe de cristal que la partie 63, mais avec une mauvaise structure cristalline. LJinterface 101 entre la région d'interface 100 et la partie 63 coïncide avec le plan (111) de]a partie 63. Alors, comme on peut le voir sur la figure 2D, une couche formant masque 65 de forme carrée, contenant une pellicule d'oxyde de silicium, est appliquée sur la partie 63 de la couche 62, et ensuite celle-ci-est attaquée de façon anisotrope en utilisant la couche formant masque et un agent d'attaqué consistant en une solution aqueuse à 30% en poids de KOH et de l'alcool isopropylique à une température comprise entre 75 et 800C pour retirer les parties autres qu'une couche semi-conductrice 66 en dessous de la couche formant masque 65 sur la région 60 de la partie 63, comme on peut le voir sur la figure 2F. L'alcool contenu dans l'agent d'attaque anisotrope sert à empêcher l'attaque du plan (211). En plus de l'agent d'attaque anisotrope cidessus décrit, on peut utiliser un agent d'attaque consistant en 3 parties d'hydrate d'hydrasine et 1 partie d'alcool isopropylique à une température de 90 à 950C. On peut se référer à Journal of the Electrochemical Society, Avril 1975, pages 545 à 552. Là o la couche formant masque 65 est formée pour couvrir toutes les parties 63, la couche semi-conductrice 66 est formée, ayant un fond ou bas, c'est-à-dire la région 60, déterminé par la couche formant masque 61 et quatre surfaces latérales, dont la largeur diminue vers le haut. Ces quatre surfaces latérales coïncident avec les plans (111) décrits cidessus, et l'attaque anisotrope s'arrête sur ces surfaces. Comme les surfaces latérales de la couche semi-conductrice 66 sont les plans (111), elles sont inclinées de 540 par rapport au plan majeur 51. Quand on forme la couche semi-conductrice à la façon ci-dessus décrite, la partie à retirer par attaque est définie le long du plan (111) inhérent à la structure cristalline de la couche semi-conductrice, il n'est donc pas nécessaire d'aligner précisément la position de la couche formant masque 61. Les parties de la région 100 ainsi retirées contiennent un nombre relativement important de défautscristallirw et ne sont par conséquent pas appropriées à une utilisation comme région pour former les éléments semi-conducteurs. Alors, la couche formant masque 65 seule est retirée d'au-dessus de la couche 66, au moyen d'acide fluorique dilué ou d'un agent d'attaque contenantun acide fluorique. Ensuite, une impureté du type N est diffusée dans la surface externe de la couche 66 et une gorge 68 pour former une région semi-conductrice 69 du type N+ ayant une concentration eni.mpureté de 1 X 1020/cm3 et une épaisseur de 1 P. L'éPais- seur de cette région 69 est accrue à environ 15 Y par un traitement thermique -subséquent. Le dopage del'impureté du type N+ ne nécessite aucune étape de photo-attaque et un auto-alignement est suffisant dans ce but, pour former ainsi une couche de faible résistance indispensable à l'amélioration de la caractéristique des transistors. Quand l'impureté est profondément diffusée, la couche d'épuisement de la jonction base-collecteur atteint cette couche de faible résistance sous une faible tension de polarisation, diminuant ainsi la tension de rupture. Dans ce cas, la région semi-conductrice 69 est également formée au bas de la couche semi-conductrice sur le substrat semi-conducteur 53 afin de s'étendre légèrement en dessous de la couche formant masque 61. Alors, l'ensemble est soumis à un traitement d'oxyda- tion thermique ordinaire à une température de 10500C pendant environ 100 minutes pour former une pellicule isolante 70 se composant d'une pellicule d'oxyde d'une épaisseur de 0,8)i, à la surface externe de la région 69. A ce moment, bien qu'une pellicule mince d'oxyde soit également formée sur la couche formant masque 61, elle n'est pas représentée. Alors, la couche formant masque 61 est enlevée en l'attaquant. Comme on l'a décrit ci-dessus, la couche formant masque 61 se compose d'une pelliculede nitrure en plus d'une pellicule d'oxyde. Le rapport de la vitesse d'attaque de la pellicule de nitrure et de la pellicule d'oxyde est de 1:1000 ou plus pour la même solution d'attaque, par exemple de l'acide phosphorique chaud à une température de 1600C. Ainsi, seule la couche formant masque 61 est sélectivement retirée en utilisant de l'acide phosphorique chaud, sans aucune étape photo-lithographique, du plan majeur 51 comme on peut le voir sur la figure 2H. On notera qu'il est possible d'effectuer une attaque sélective sans utiliser d'étape, photaolithographique particulière afin de simplifier ainsi les étapes de fabrication du dispositif semi-conducteur. En conséquence, le plan majeur du substrat semi- conducteur 53 est exposé à l'exception d'une protubérance couverte par la couche isolante 70, formant ainsi une - région 71. Dans ces conditions, unecouche épitaxiée 73 contenant une impureté du type P telle que du bore à une concentration de 7 X 1014/cm3 est formée sur le substrat semi-conducteur 53, sur une épaisseur de 70 Y. La couche épitaxiée ainsi formée sur la région 71 dans le plan majeur d'o la couche formant masque 61 a été retirée, est tirée à partir d'une couche monocristallineainsi la couche se compose d'une couche tirée par épitaxie. Par ailleurs, comme la base de la couche épitaxiée 74 formée sur la coucheisolante en saillie 70 est en contact avec elle, la couche 74 se compose d'une couche polycristalline. Quand ces couches 73 et 74 sont formées, la région d'inter- face 100 et l'interface 101 se forment comme cela est représenté sur la figure 2C. Alors, comme cela est représenté sur la figure 2J, une pellicule 75 en oxyde de silicium d'une épaisseur de O SOOQA et de 200 X 200 À, par exemple, est formée sur une partie de la couche monocristalline tirée par épitaxie 73. La pellicule d'oxyde de silicium 75 est séparée d'environ p de la jupe de la couche polycristalline 74. Cet espace est généralement déterminé par la dimension de la gorge formée par le traitement d'attaque anisotrope subséquent. Cependant, il n'est pas nécessaire de limiter strictement cet espace. En utilisant la couche formant masque 75,la couche 73 et le substrat 53 sont attaqués par anisotropie dans la direction de l'épaisseur pour former des gorges A1, A2 et A3 en forme de V aux parties non masquées comme cela est *représenté sur la figure 2K. L'agent d'attaque utilisé cette fois est le même agent d'attaque anisotrope que celui utilisé à l'étape représentée sur la figure 2E. Les gorges résultantes A1, A2 et A3 ont une profondeur de 13 ",en-mesurant à partir de la surface de la couche épitaxiée monocristalline restante 73, c'est-à-dire la couche 80. Les surfaces inclinées des gorges sont exposées sur le plan (111) du cristal et formentun angle d'environ 540 par rapport au plan majeur du semi-conducteur. Par suite de la formation des gorges A1, A2 et A3, se forner+ne couche semi-conductrice 78 comprenant la couche 66 recouvrant la couche semiconductrice 77 et une autre couche semi-conductrice 81 comprenant une couche semi- conductrice 80 dans une région 79 du substrat 53 qui n'est pas couverte par la couche isolante 70, comme cela est représenté sur la figure 2K. Ainsi, par le traitement d'attaque,la formation de la couche semiconductrice 81 et la formation des gorges isolantes sont accomplies simultanément. Du fait de l'attaque anisotrope ci-dessus décrite, les parois latérales des gorges isolantes forment un angle de 54 par rapport au plan majeur 71. En d'autres termes, selon l'invention, les parois latérales des couches semi-conductrices 66 et 80 du type P et N forment unangle de l'ordre de 540 par rapport au plan majeur 51, ce qui facilite l'anticipation de la quantité correcte de polissage et d'attaque qui caractérisé le circuit intégré diélectriquement isolé. Alors, en utilisant la différence d'épaisseur des couches isolantes 70 et 75, la couche formant masque 75 est retirée de la couche 81 par attaque de toute la surface sans subir d'étape photo-lithographique.. Alors, comme cela est illustré sur la figure 2L, en diffusant une impureté du type P+, une couche semi-conductrice 82 ayant une concentration en impureté du type P+ de l'ordre de 1 X 1020/cm3 et une épaisseur de l'ordre de 1 est formée sur la région de la couche 78 qui n'est pas couverte par la couche isolante 70 et sur l'extérieur de la couche semi-conductrice 81. L'épaisseur de cette couche semi- conductrice 82 est accrue à environ 12 p par une étape subséquente. Comme la couche du type N+ ci-dessus mention- née, cette couche est également formée par une technique d'auto-alignement. Alors, l'ensemble est soumis à un traitement d'oxyda- tion à la chaleur à 1050WC pour former une couche isolante 83 sur la surface externe de la couche semi-conductrice 82, comme cela est représenté sur la figure 2M. Alors, une couche semi-conductrice continue 84 en silicium polycristallin non dopé, d'une épaisseur de l'ordre de 200,À, est formée sur les couches isolantes 70 et 83 comme cela est représenté sur la figure 2N. Alors, lesparties de l'ensemble sur les côtés du plan majeur 52 du substrat 53 sont polies et attaquées pour former un plan majeur 85 obtenu en découpant la couche 77 de la couche semi-conductrice 78, la cou7he 7C de la couche semi-conductrice 81 et la couche isor ^ 83 le long d'un planparallèle au plan majeur 51, cela est illustré sur la figure 20. La profondeur des régions 78 et 81 après découpage est de 'ordre de _D Ainsi, la couche tirée par épitaxie 66 du tvoe i et la couche tirée par épitaxie 80 du type P ont des formes de tronc, leurssurfaceslatéralesetieur plan majeur se coupant à un angle de l'ordre de 54O. Les surfaces latérales et le fond ou bas sont respective- ment formés avec des couches diffusées 69 et 82, et les surfaces latérales et le fond ou bas des couches 66 et 80 sont respectivement supportés par la couche polycristalline 84 au moyen des couches isolantes 70 et 83. Avec la construction ci-dessus décrite, comme l'angle déterminé par les parois latérales et les plans majeurs des îlots 66 et 80 se composant chacun de couches tirées par épitaxie, et déterminé la structure cristalline est de l'ordre de 540 comme ce que l'on obtient par une technique. de circuit intégré passivé par épitaxie, il est possible d'évaluer une quantité exacte de polissage afin d'améliorer ainsi le rendement. Par ailleurs, il est possible de diminuer fortement les valeurs des résistances en série des éléments semi-conducteurs formés dans les îlots par les couches diffusées sur les surfacesinférieures et latérales, améliorant ainsi les caractéristiques des éléments. Selon le procédé de l'invention, comme les couches semi-conductrices 66et 80 sont formées par un procédé épitaxié traditionnel, et non pas par un procédé épitaxié sélectif, non seulement un contrtle précis du procédé est inutile, mais de plus l'épaisseur peut être facilement accrue. On décrira maintenant un procédé defabrication d'un dispositif semiconducteur complexe, en terme d'un transistor PNP et d'un transistor NPN. D'abord, en diffusant une impureté du type N, une région de contact 58 du type N à-forte concentration et une région de base 59 du type N sont formées dans les couches 78 et 81, respectivement, comme cela est illustré sur la figure 2P. Alors, en diffusant localement une impuretée du type P, à travers le plan majeur 85, une région de base 91 du type P et une région d'émetteur 92 du type P sont formées respectivement dans la couche 77 et dans la région 59 de la couche 81 en même temps qu'une région de contact 93 du type P+ dans la couche 79, contigUe à la couche 82 dans la couche 79, comme cela est illustré sur la figure 2P. Selon le type de l'impureté, sa concentration et la température de diffusion, la diffusion de l'impureté du type P peut être accomplie avant celle de l'impureté du type N. Alors, comme on peut le voir sur la figure 2Q, l'impureté du type N est diffusée poulr former une région d'émetteur 94 du type N dans la région 91 et une région de contact de base 95 du type N contigUe à la région 59 de la couche 79 de la couche 81. Alors, comme on peut le voir sur la figure 2R, des électrodes 96, 97, 98, 99, 105 et 106 sont attachées auxrégions 58, 95, 91, 92, 93 et 94respectivement pour obtenir le dispositif semi-conducteur complexe souhaité. Sur la figure 2R, le repère 1.02-désigne une couche isolante recouvrant le plan majeur 85. Dans le dispositif semi-conducteur complexe représen- té surla figure 2R, sont formés un transistor bipolaire vertical QI du type NPN avec des régions de collecteur, de base et d'émetteur respectivement constituéespar les couches 66 et 67 dans la couche 77, les régions 91 et 94, et un transistor bipolaire vertical Q2 du type PP avec des régions de collecteur, de base et d'émetteur respecti- vement constituées par la couche_80 dans la couche 81, les r4gions 59 et 92, les deux transistors étant séparés l'un de l'autre par les couches isolantes 70 et 83. Comme on peutclairement le comprendre à la lecture de la description qui précède, comme la structure cristalline des couches semi-conductrices 66 et 80 o sont formés les transistors Q1 et Q2 est excellente et par ailleurs comme les deux transistors PNP et NPN ont une structure verticale, on peut améliorer les facteurs d'amplification de courant des deux transistors. Par ailleurs, commme les couchessemi-conductrices 66 et 80 o sont formés les transistors Q1 et Q1 sont obtenuespar épitaxie, il est possible d'augmenter leur résistivité, augmentant ainsi la rigidité diélectrique des éléments. Ces excellentes caractéristiques sont démontrées par le résultat d'expériencts Ainsi, la figure 3 est un graphique montrant la relation entre la tension collecteur- émetteur et le courant de collecteur du transistor Q1. Les conditions de fabrication sont les suivantes: la profon- deur de la couche seni-conductruce 78 est de 50 p; la dimension du plan est de 300 X 300 p; la profondeur de l'électrode d'émetteur est de 7 p; la concentration en impureté de l'émetteur est de 1 X 1020/cm3; et la concentra- tion en impureté de la poche du collecteur est de X 1014/cm3. La figure 4 est un graphique montrant la relation entre la tension collecteur-émetteur et le courant de collecteur du transistor Q2 fabriqué dans les conditions qui suivent: la concentration en impureté du type N dans le substrat semi-conducteur 53 utilisé est de 5 X 1014/cm3; la profondeur de la couche semi- conductrice 81 est de 70 p; la dimension du plan est de 300 X 300 f; la profondeur de l'électrode d'émetteur est de 8 P et sa concentration en impureté est de 2 X 1019/cm3; l profondeur de l'électrode de base 59 est de 11 p et sa concentration en impureté est de 8 X 1018 /cm3;et la concentration en impureté de la poche de collecteur est de 7 X 1014 /cm3. Comme on peut le noter par les graphiques des figures 3 et 4, la rigidité diélectrique des transistors PNP et NPN utilisant le substrat semiconducteur selon l'invention est extrêmement élevée, par exemple de 350-380 volts. Il est également possible de rendre la résistance en série des deux éléments inférieure à plusieurs centaines d'ohms, ce qui peut être comparé à la forte résistance de l'ordre de 1K ohms quand les parois latérales des flots né sont pas pourvues de couche diffusée. On comprendra que la présente invention n'est pas C0 limitée aux modes de réalisation spécifiques décrits ci-dessus et que de nombreuses modifications peuvent êtreelfectuées. Par exemple, la couche formant masque disposée sur la région 60 à l'étape de la figure 2D peut être légèrement plus étroite, par exemple de 210 X 210)p. Avec ce masque étroit, une partie du plan majeur du substrat 53 sera exposée entre la couche formant masque 61 et la couche 66 paur former des gorges 68, cet état étant représenté sur la figure 5A. Dans cette modification, les étapes qui suivent sont accomplies. Ainsi, une couche diffusée 69 du type N+est formée sur le substrat 53 y compris les gorges exposées 68 comme cela est illustré sur la figure 5B. Les étapes suivantes sont identiques à celles représentées sur la figure 2G et les suivantes. Les dimensions du masque utilisé à ce moment sont déterminées comme suit: sur la figure 2D, en désignant l'épaisseur de la couche 62 par d, la longueur d'un côté du masque 61 (c'est-à-dire la largeur d'un îlot) par l, l'angle par rapport au plan majeur du substrat semi- conducteur,déterminé par sa structure cristalline, par (l'angle du plan (111) par rapport à la surface du cristal (100) est de 54 ), la largeur de la surface supérieure du monocristal dans la couche 62 par S est la largeur du masque utilisé au moment de l'attaque aniso- trope parc&J, alors si %, > S, on a: S + 2 x d/tan Q = 1 Pour cette raison, il n'est pas nécessaire de limiter la largeur 0OCdu masque à moins qu'il ne contacte celui de l'îlot adjacent, parce que dans la partie polycristalline 64 et a partie monocristalline 100 contenant des défauts, l'attaque se produit même en dessous du masque si l'on utilise un agent d'attaque anisotrope. Cependant, si i Par ailleurs, les éléments semi-conducteurs complé- mentaires formés dans des îlots respectifs ne sont pas limités à des transistors bipolaires, mais peuvent être des thyristors, des transistors à effet de champ et autres. La figure 6 montre un exemple o des thyristors sont incorporés dans les flots. Puus particulièrement, un thyristor TH1 du type PNRTPNest formé dans l'flot 15'. Ce thyristor TH1 se compose d'une région 151 du type N+ contigUe à la région 21 du type N+, d'une région 152du type P+, d'une région 153 du type P+, d'une région 154 du type N+ forméedans la région 153 du type P, d'une électrode de gachette 155 du type N en contact avec la région 151 du type N+, d'une électrode d'anode 156 en contact avec la région 152 du type P+, d'une électrode de gachette 157 en contact avec la région P, et d'une électrode de cathode 158 en contact avec la région 154 du type N+. Un thyristor TH2 du type NPNP est formé dans l'îlot 16. Ce thyristor se compose d'une région 161 du type P+ contigUe à la région 22 du type P+ adjacente à la-région isolante 19, d'une région 162 du type N+, d'une région 163 du type N, d'une électrodeëi gachette 165 du type P+ en contact avec la région 161 du type P+, d'une électrode de cathode 166 en contact avec la région 162 du type N+, d'une électrode de gachette 167 du type N en contact avec la région 163 du type N, et d'une électrode d'anode 168 du type P en contact avec la région 164 du type P+. Le repère 150 désigne une pellicule isolante recouvrant les deux thyristors. Comme le fonctionnement et les caractéristiques de ces thyristors TH1 et TH2 sont bien connus, on pense qu'il est inutile de les décrire en détail. La figure 7 montre une modification o des transistors complémentaires à effet de champ sont incoporés dans les îlots 15 et 16. Plus particulièrement, dans l'îlot 15 est formé un transistor à effet de champ Tl à canal du type P comprenant des régions 171 et 172 de sourceetde drain du type P+, une région 173 du type N+ reliant la région de source 171 à la région 21 du type N+, une électrode de source 175 en contact avec les régions 171 et 173, une électrode de drain 176 en contact avec la région 172, et une électrode ide porte 177 disposée sur une pellicule d'oxyde 170 entre les régioinde source et de drain 171 et 172. De même, dans l'îlot 16 est formé un transistor à effet de champ T2 à canal du type N comprenant des régions de source et de drain 181 et 182 du type N+, une région 183 du type P+ reliant la région de source 181 à la région 22 du type P+, une électrode de source 185 en contact avec les régions 181 et 183, une électrode de drain 186 en contact avec la région 182, et une électrode de - 20 gâchette 187 montée sur la pellicule d'oxyde 180 interposée entre les régions de source et de drain 181 et 182. Le fonctionnement et les caractéristiques de ces transistors à effet de champ Tl et T2 sont bien connus. Bien entendu l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. En particulier elle comprend tous les moyens constituant des équivalents techni- ques des moyens décrits ainsi que leurs combinaisons si celles-ci sont exécutées suivant son esprit et mises en oeuvre dans le cadre de la protection comme revendiquée. R E V E N D I C A T I ONS 1. Dispositif semi-conducteur pourvu d'éléments semi-conducteurs complémentaires, caractérisé en ce qu'il comprend: un flot semiconducteur monocristallin du type P (16); un flot semi-conducteur monocristallin du type N (15); une couche semiconductrice polycristalline (12) entourant lesdits îlots semi-conducteurs monocristallins pour définir un plan majeur commun avec les plans majeurs desdits flots, ladite couche semi-conductrice supportant lesdits îlots semi-conducteurs monocristallins à un état isolé; une couche isolante (18, 19) disposée entre les surfaces latérales et inférieures des îlots semiconducteurs monocristallins respectifs et ladite couche polycristalline; des couches à forte teneur en impuretédu type P et N (22, 21) formées en des parties des lots semi-conducteurs monocristallins respectifs à proximité desdites couches isolantes; chacun desdits lots semiconducteurs monocristallins ayant des surfaces latérales inclinées avec des angles déterminés par les structures cristallines; et des éléments semi-conducteurs ayant des caractéris- tiques complémentaires et respectivements formés- dans les- dits flots semi-conducteurs monocristallins. 2. Dispositif selonla revendication 1, caractérisé en ce que chaque flot monocristallin précité a des parois latérales de plan (111). 3. Dispositif selon la revendication 1, caractérisé ence que chaque couche monocristalline précitée a une coupe en tronc de cône inversé. 4. Dispositif selon la revendication 1, caractérisé en ce que la surface latérale inclinée précitée forme un angle de l'ordre de 54 par rapport au plan majeur précité. 5. Dispositif selon la revendication 1, caractérisé en ce qu'un élément semi-conducteur formé dans la couche semi-conductrice monocristalline du type P précitée se compose d'un transistor (Q2) du type PNP et un élément semi-conducteur formé dans la couche semi-conductrice mono- cristallinedu type N précité se compose d'un transistor (Q1) du type NPN. 6. Dispositif selon la revendication 1, caractérisé en ce qu'un élément semi-conducteur formé dans la couche semi-conductrice monocristalline du type N précitéese compose d'un thyristor (TH1) du type PNPN, et un élément semi-conducteur formé dans la couche semi-conductrice monocristalline du type P précit&se compose d'un thyristor (TH2) du type NPNI1. 7. Dispositif selon la revendication 1, caractérisé en ce qu'un élément semi-conducteur formé dans la couche semi-conductrice monocristalline du type P précitéese compose d'un transistor à effet de champ (T2) à canaldu type N, et un élément semi-conducteur formé dans la couche semi- conductrice monocristalline du type N précitée se compose d'un transistor à effet de champ (T1) à canal du type P. 8. Procédé de fabrication d'un dispositif semi- conducteur composé, caractérisé en ce qu'il comprend les étapes de: appliquer une première couche formant mascue, --r une surface majeure (51) d'un substrat sem -ccnduz:eur (52), à l'exception d'une première réegicn - première couche formant masque se composanr une -- ayant une première vitesse d'attaque; former une première couche semczr.r.. d'un premier type de conductivité sur tcute a su - dudit substrat, par un procédé de crcissance par ô -. ladite première couche semi-conductrice se csan un couche monocristalline tirée d'une irem. re R-:: _Bais dudit substrat semi-conducteur et d'une _,unhe",' A'ses - line tirée de ladite première couche formant:asue: former une seconde couche formant masque (65) sur une partie de ladite première couche semi-conductrice correspon- dant à ladite première région locale, ladite seconde couche formant masque ayant une seconde vitesse d'attaque plus rapide que la première; attaquer ladite première couche semi-conductrice en utilisant ladite seconde couche formant masque afin de ne laisser que ladite couche monocristalline ayant des surfaces inclinées déterminées par la structure cristalline de ladite couche monocristalline retirer ladite seconde couche formant masque former une couche (62) contenant une impureté du premier type de conductivité à une forte concentration sur toute la surface externe de ladite couche monocristalline former une première couche isolante (70) sur ladite couche monocristalline; retirer ladite première couche formant masque former une seconde couche semi-conductrice (73) d'un second type de conductivité sur toute la surface du substrat par un procédé de croissance par épitaxie, ladite seconde couche semi- conductrice se composant d'une couche polycristalline tirée de ladite première couche isolante et d'une couche monocristalline tirée dudit substrat semi- conducteur former sélectivement une troisième couche formant masque (1-5) sur ladite couche monocristalline de ladite seconde couche semiconductrice; attaquer ladite seconde couche semi-conductrice en utilisant ladite troisième couche formant masque afin de laisser une couche monocristalline de ladite seconde couche semi-conductrice sur une seconde région locale dudit substrat semi-conducteur pour former ainsi des surfaces inclinées déterminées par la structure-cristalline dudit substrat semi-conducteur; retirer ladite troisième couche formant masque former une couche (82) contenant, à une forte concentration, une impureté du second type de conductivité, sur toute la surface externe de la couche monocristalline restante de ladite seconde couche semi-conductrice; former une seconde couche isolante (83) sur une sur- -2465316 face contenant la couche monocristalline restante de ladite seconde couche semi-conductrice former une couche semi-conductrice polycristalline (84) sur lesdites surfaces, retirer ledit substrat semi- conducteur former des éléments semi-conducteurs ayant des carac- téristiques complémentaires dans des couches monocristallines exposées respectives en utilisant une surface formée en découpant comme plan majeur. 9. Procédé selon la revendication 8, caractérisé en ce que l'étape précitée de retirer le substrat semi-conduc- teur précité comprend une étape de découper Ies couches monocristallines précitées des première et seconde couches semi-conductrices précitées, parallèlement au plan majeur dudit substrat semi-conducteur. 10. Procédé selon l'une quelconque des revendications 8 ou 9, caractérisé en ce que le substrat semi-conducteur précité se compose de silicium. 11. Procédé selon la revendication 10, caractérisé en ce qu'une pellicule à la première vitesse d'attaque de la première couche formant masque précitée se compose d'une pellicule en nitrure de silicium, et en ce que les secondes et troisième couches formant masquesse composent de pellicules d'oxyde de silicium. 12. Procédé selon l'une quelconque des revendications 8, 9, 10 ou 11, caractérisé en ce que chaque couche formant masque est sensiblement de forme carrée.