Brevet FR2466145A1 — publié le 19810327

i 1. La présente invention concerne un circuit de syn- chronisation de phases permettant une reproduction efficace d'une onde porteuse de référence à partir d'ondes porteuses modulées à phases multiples,à niveaux multiples. La transmission d'ondes porteuses modulées par si- gnaux numériques par emploi d'une modulation par manipula- tion de phase à phases multiples a déjà fait l'objet d'appli- cations pratiques. En même temps, avec l'objectif d'une uti- lisation plus efficace de la bande de fréquence, la pratica- bilité des systèmes dits de transmission de signaux modulés par superposition à phases multiples, à niveaux multiples, dans lesquels la phase et l'amplitude de la porteuse sont toutes deux modulées par des signaux numériques est actuelle- ment à l'étude. Parmi ces systèmes de transmissionfigure le système à modulation d'amplitude à quadrature dit QAMI 16. Le système QAM 16 bien qu'ayant une capacité de transmission de l'information supérieure soulève des diffi- cultés quant à la structuration des circuits. En particu- lier, son application à un circuit de reproduction d'ondes porteuses donne naissance à de nouvelles difficultés autres que celles que l'on rencontre dans son utilisation classique avec des ondes porteuses multiphases manipulées en dépha- sage dit PSK. Alors que les vecteurs des signaux de sortie d'une porteuse multiphases PSK ont des amplitudes égales et 2. des différences de phase égales, ceux d'une onde QAM 16 ont des amplitudes différentes et des différences de pha- se inégales. Par conséquent, à la différence des circuits de reproduction' d'ondes porteuses PSK à phases multiples,un moyen permettant de multiplier simplement en fréquence le si- gnal d'entrée n'aurait pas sa place dans des circuits de reproduction d'ondes porteuses QAM 16. La réalisation d'un circuit de reproduction d'ondes porteuses QAM 16 nécessite par conséquent de nouveaux moyens structurels, dont un exem- ple est donné par le circuit de synchronisation de phases du brevet des Etats-Unis d'Amérique n0 4.099.130 au nom de la demanderesse. Ce circuit de synchronisation de phases comprend un moyen de détection de la position de la phase de chaque signal modulé à l'aide de signaux démodulés, un moyen d'ali- mentation d'un modulateur de phase, un modulateur d'amplitu- de ou un commutateur analogique avec le signal de sortie du moyen de détection comme signal de commande, avec comme con- séquence la dégénération des quatre vecteurs de signaux mo- dulés, dont l'un existe dans chacun des quatre quadrants du diagramme vectoriel représentant les phases et les amplitu- des de l'onde porteuse modulée, en un vecteur de signal de façon à convertir de manière équivalente une onde porteuse modulée QAM 16 en quatre ondes porteuses modulées PSK 4,et un moyen de synchronisation de phases PSK. Un tel circuit de synchronisation de phases peut servir à la construction d'un circuit de reproduction d'on- des porteuses pour système QAM 16, et cela est particulière- ment le cas d'un circuit de synchronisation de phases pour traitement de bande de base qui soit facile à manipuler. Cependant, ce circuit présente les inconvénients suivants: tout d'abord, comme un commutateur analogique est un circuit indispensable du système, celui-ci est difficile à réaliser lorsqu'il doit être exempt de dérive en courant continu, doit avoir une caractéristique entrée/sortie satisfaisante et en outre doit être à action rapide. En second lieu, bien que le signal de commande du commutateur analogique doive coïncider 3. avec le signal d'entrée en rythme de bits, le signal de com- mande, parce qu'il est constitué à partir d'un signal de don- née qui a subi une opération de discrimination est en retard par rapport au signal d'entrée d'une demi-période de répéti- tion de bit. En conséquence, il est nécessaire de disposer d'une ligne à retard analogique pour retarder le signal d'en- trée d'une demi-période de répétition de bit, mais l'on ne dispose généralement d'aucune ligne à retard analogique au fonctionnement parfait, et l'imperfection de cette ligne constitue un facteur d'incitation à la dégradation des per- formances. Un objet de la présenteinvention est par conséquent de prévoir un circuit de synchronisation de phases pour traitement de bande de base, destiné à des systèmes de trans- mission de signaux modulés par superposition, à phases multi- ples, à-niveaux multiples,qui ne nécessite ni commutateur analogique, ni ligne à retard analogique. Un autre objet de la présente invention est de pré- voir un circuit de synchronisation de phases pour système de transmission de signaux modulés par superposition, à phases multiples, à niveaux multiples qui permette une diminution des dimensions de circuit sans entraîner une dégradation des performances. Un autre objet de la présente invention est de pré- voir un circuit de synchronisation de phases pour système de transmission de signaux modulés par superposition, à pha- ses multiples, à niveaux multiples, qui ait une vaste gamme d'accrochage. Selon la présente invention, on prévoit un circuit de synchronisation de phases comprenant: un oscillateur à commande par tension répondant à un signal de commande pour que sa fréquence d'oscillation varie, un moyen pour détecter laphase d'une onde porteuse modulée par superposition, à pha- ses multiples, à niveaux multiples, par rapport à la phase de la sortie de l'oscillateur à commande par tension, un moyen pour démoduler la sortie du détecteur de phase afin de pro- duire un signal démodulé; unmoyen répondant au signal démo- 24661 45 -1 4. dulé pour déterminer la position de la phase de l'onde por- teuse modulée par rapport à la phase de la sortie de l'oscil- lateur, une pluralité de moyens pour déphaser la sortie du détecteur de phase suivant des valeurs prescrites; une plura- lité de moyens pour discriminer les sorties de la pluralité de déphaseurs par rapport au niveau de seuil prescrit, une plu- ralité de premiers moyens multiplicateurs en fréquence pour multiplier en fréquence chaque paire de sorties orthogonales parmi les sorties de la pluralité de moyens discriminateurs, un second moyen multiplicateur en fréquence pour multiplier en fréquence chaque paire de sorties orthogonales parmi les sorties du moyen démodulateur; des premiers moyens de por- te répondant à la sortie du moyen de détermination pour faire passer sélectivement la sortie, parmi les sorties de la plu- ralité de premiers moyens multiplicateurs en fréquence, un troisième moyen multiplicateur de fréquence pour multiplier en fréquence la paire de sorties des premiers moyens de por- te et du second moyen multiplicateur de fréquence; et un moyen pour appliquer à l'oscillateur la sortie du troisième moyen multiplicateur de fréquence comme signal de commande. La présente invention sera bien comprise à la lec- ture de la description suivante faite en relation avec les des- sins ci-joints, dans lesquels: La figure 1 est un schéma sous forme de blocs d'un circuit de synchronisation de phases pour onde modulée de système QAM 16, selon un premier mode de réalisation de la présente invention. La figure 2 est un diagramme de la disposition des signaux d'un système QAM 16; La figure 3 est un diagramme vectoriel d'une onde de système QAM 16, permettant d'expliquer le fonctionnement du circuit représenté en figure 1; La figure 4 est un schéma sous forme de blocs d'un circuit de synchronisation de phases pour onde modulée de sys- tème QAM 16, selon un autre mode de réalisation de la présen- te invention; La figure 5 est un schéma sous forme de blocs d'un 2466145 1 5. circuit de synchronisation de phases pour onde modulée de système QAM 36 selon un autre mode de réalisation de la pré- sente invention; Les figures 6 et 7 sont respectivement des diagram- mes vectoriel et de disposition de signaux de l'onde du système QAM 36, permettant d'expliquer le fonctionnement du circuit représenté en figures. La figure 8 est un schéma sous forme de blocs de convertisseurs analogiques/numériques utilisés dans le cir- cuit représenté en figure 5; La figure 9 est un schéma sous forme de blocs du circuit logique entrant dans le circuit représenté en figure 8; La figure 10 représente une version modifiée du circuit de synchronisation de phases pour onde modulée de système WAM 36 représenté en figure 5;et La figure 11 est une représentation schématique du circuit de porte représenté en figure 10. En liaison maintenant avec la figure 1, si une onde porteuse modulée PSK à quatre phases est entrée dans un dé- tecteur de phase 1 prévu pour quatre phases, cette onde est détectée orthogonalement par le détecteur 1, avec la sortie d'un oscillateur à commande par tension 31 utilisée comme on- de porteuse de référence, et émise sous forme de sorties en phase et en quadrature P et Q. Ces sorties P et Q sont trans- formées en signal d'addition par l'additionneur 3 et en signal de soustraction par un soustracteur 6. Ces signaux d'addition et de soustraction, après avoir été respectivement transformés en signaux numériques par des circuits de mise en forme-discriminateurs 13 et 14 en synchronisation avec un signal d'horloge, sont soumis à une opération OU Exclusif dans un circuit OU Exclusif 19. Les sorties détectées P et Q sont également transformées en signaux de démodulation S1l et S12 par un circuit logique et de conversion analogique/ numérique 2 (qui peut être constitué, par exemple, du circuit représenté en figure 7 du brevet des Etats-Unis d'Amérique cité ci-dessus). Ces signaux Sl et S12 sont soumis à une 24661 45 1 6. opération OU Exclusif dans un circuit OU Exclusif 28. Les sorties des circuits 19 et 28 sont alors soumises à une opé- ration OU Exclusif dans un circuit OU Exclusif 29 dont la sortie est appliquée, par l'intermédiaire d'un filtre passe- bas 30,à l'oscillateur 31 en signal de commande. Le circuit comprenant le détecteur 1, l'addition- neur 3,le soustracteur 6,les circuits de mise en forme- discriminateurs13 et 14,les circuits de mise en forme -dis- criminateurssitués dans le circuit 2, les circuits OU EXclu- sif 19, 28 et 29, le filtre passe-bas 30 et l'oscillateur 31 constituent un circuit de synchronisation de phases à qua- tre phases. On trouvera d'autres détails sur un tel circuit de synchronisation dans la demande de brevet japonais n' 53-9704. Un circuit de synchronisation de phases ayant une telle constitution fonctionne normalement tant qu'une onde modulée PSK à quatre phases est appliquée en signal d'entrée. Cependant, si une onde porteuse QAM16, représen- tée en figure 2, est appliquée comme entrée, alors que des ondes porteuses modulées représentées par les lettres A et B de la figure sont traitées en signaux d'erreur de phase, les ondes représentées par les lettres C et D, dont les pha- ses sont décalées par rapport à celles de A et B de tg 1/2, sont traitées comme des bruits. Par conséquent, pour que les ondes porteuses modulées représentées par les lettres C et D puissent être également utilisées en signaux d'erreur de phase, des signaux S3 à S6 dont les vecteurs sont représentés en figure 3 sont produits, o S1 à S6 cor- respondent aux vecteurs représentés par les lettres A à D de la figure 2. Les signaux S3 à S6 peuvent être obtenus en modifiant le rapport d'amplitude des signaux orthogonaux P et Q et en les soumettant à une addition ou à une soustrac- tion. Ce processus est effectué par des atténuateurs 9 à 12, des additionneurs 4 et 5 et des soustracteurs 7 et 8. Le circuit logique et de conversion analogiqué/nu- mérique 2 donne à ses sorties les premiers signaux de démo- dulation Sli et S12,' des seconds signaux de démodulation S21 et S22 et des signaux de décision G1, G2, G4 et G5 Les 2466145 I 7. signaux de décision Gl, G2, G4 et G5 sont des signaux des- tinés à distinguer des autres les ondes de signaux repré- sentées par les lettres D, C,B et A, respectivement. Les signaux sortant du circuit 2 sont des signaux rendus numéri- ques par des circuits de discrimination-mise en forme en synchronisation avec le signal d'horloge. Si l'entrée est constituée d'un signal représen- té par les lettres A et B de la figure 2, la sortie du cir- cuit OU Exclusif 19 est extraite au moyen de la sortie OU des signaux de décision G5 et G4, c'est-à-dire la sortie d'un circuit OU 27 et d'un circuit ET 23. S'il s'agit d'un signal représenté par la lettre C, la sortie d'un circuit OU Exclusif 20 est extraite au moyen d'un circuit ET 24 et du signal de décision G1. De même, s'il s'agit d'un signal re- présenté par la lettre D, la sortie d'un circuit OU Exclusif 21 est extraite au moyen d'un circuit ET 25 et du signal de décision G2. Les signaux obtenus par ces procédures sont sou- mis à une opération OU par un circuit OU 26, de sorte que la sortie résultante sera constituée de signaux doublés en fré- quence, avec les signaux d'entrée ayant les lettres C et D également traités comme signaux d'erreur de phases. La sor- tie du circuit OU 26 est doublée en fréquence par le circuit OU Exclusif 29 dont la sortie est appliquée, par l'intermé- diaire du filtre passe-bas 30,à l'oscillateur 31 de façon à le commander, et cet oscillateur applique l'onde porteuse de référence au détecteur de phases 1. Dans la construction pré- cédente, le circuit de la figure 1 peut fonctionner en cir- cuit de synchronisation de phases reproduisant l'onde porteu- se de référence avec une faible instabilité de phase. Une caractéristique du circuit décrit précédemment consiste dans le fait que, comme les signaux ayant les vec- teurs S1 à S6 sont discriminés une fois et convertis en si- gnaux numériques par les circuits 13 à 18, le commutateur analogique d'un circuit similaire de l'art antérieur peut être remplacé par un circuit numérique de porte 22. En outre, le rythme des signaux de commande (G1, G2, G4 et G5) et celui des signaux d'entrée (les sorties des circuits 19 à 21) au 8. circuit 22 coïncident approximativement parce que tant les signaux d'entrée que les signaux de commande ont été échan- tillonnés par le signal d'horloge. Cela se traduit par le fait qu'aucune ligne à retard analogique n'est nécessaire con- trairement au circuit similaire de l'art antérieur. La figure 4 représente un autre mode de réalisa- tion de la présente invention appliqué à un système QAM 16, o la référence 32 représente un circuit de porte, les ré- férences 33 à 38 des circuits ET, les références 39 et 40 des circuits OU, et la référence 41 un circuit OU Exclusif. Le mode de réalisation de la figure 4 diffère de celui de la figure 1 par la position du circuit de porte. Alors que dans la figure 1 des signaux numériques provenant des cir- cuits 13 à 18 sont entrés dans le circuit de porte 22 après avoir été doublés en fréquence par les circuits OU Exclusif 19 à 21, dans la figure 4, les signaux numériques concernés sont sélectionnés par le circuit de porte 32 avant d'être doublés en fréquence par le circuit OU Exclusif 41. Ces modes de réalisation fonctionnent essentiellement de la même maniè- re et ont des circuits approximativement de même dimension, mais diffèrent quant à l'importance de l'utilisation des circuits ET et des circuits OU. La figure 5 représente un mode de réalisation de la présente invention appliqué à un système QAM 36. Un signal d'entrée est détecté en phase par undétecteur de quatre pha- ses 1 et transformé en signaux P et Q qui sont perpendiculai- resl 'un à l'autre. Les signaux P et Q sont soumis à une ad- dition ou à une soustraction à un certain rapport d'amplitu- de par des atténuateurs 56 à 67 et des additionneurs 42 à 48 ou des soustracteurs 49 à 55 pour être transformés en si- gnaux S7à S20' La figure 6 représente la relation des pha- ses de S7 à S20 par rapport à P et Q. Les signaux S7 à S20 sont alors discriminés et transformés en signaux numériques à deux niveaux, qui sont entrés dans un circuit de porte 90 après avoir été doublés en fréquence par des circuits OU Exclusif 83 à 89 en paires S 7et S8-r S9 et S S l' et Sî2 t S3' et S14'9 S ' et 24661 45 9. S16 1, S17' et S18t, et S19' et S20". Dans le circuit 90 la sortie du circuit OU Exclusif 83 est sélectionnée par un si- gnal de commande X1, celle du circuit OU Exclusif 84 par un signal X5, celle du circuit OU Exclusif 85 par un signal X6 s celle du circuit OU Exclusif 86 par un signal X celle du celleducircuit OU Exclusif 87 par un signal Xcelledu7 circei circuit OU Exclusif 87 par un signal X2,e celle du circuit OU Exclusif 88 par un signal X3 et celle du circuit OU Exclu- sif 89 par un signal X4, et ces.sorties sont réunies par un circuit OU 98 pour constituer la sortie du circuit de porte 90. Les signaux de commande X1à X7 sont des signaux qui permettent de déterminer lapDsition des signaux modulés,et les relations entre les signaux de commande et les signaux modulés sont représentés graphiquement en figure 7. Les si- gnaux X1 à X7sont générés par un circuit de conversion ana- logique/numérique et logique 68. La figure 8 représente un mode de réalisation du concept du circuit de conversion analogique/numérique et lo- gique, o les références 99 et 100 représentent la section comportant les convertisseurs analogiques/numériques et la ré- férence 101 un circuit logique.Les convertisseurs analogi- ques/numériques 99 et 100 sont d'un type binaire naturel, et les relations entre signaux modulés et signaux démodulés Sil à S23 sont représentés graphiquement en figure 7. Alors que la composition du circuit des convertisseurs analogiques/ numériques 99 et 100 peut être obtenue par extension du circuit représenté en figure 7 du brevet des Etats-Unis d'Amérique n0 4.099.130 cité précédemment, pour être plus spécifique, le circuit décrit dans la demande de brevet ja- ponais n0 53-1183354 peut être utilisé à cette fin. Le cir- cuit logique, qui donne à sa sortie les signaux X1 à X7 est constitué en conformité avec le tableau I qui est une table de vérité. 10. TABLEAU I Signaux corresponda Quadrant int à la lettre A: Sll S12 S13 S21 0 1 0 0 0 1 0 1 1 0 1 1 1 0 1 0 Signaux correspondant à la lettre B: Quadrant Sll S12 S13 S21 1 0 0 1 0 2 0 0 1 1 3 1 1 0 1 4 1 1 O O Signaux correspondant à la lettre C: Quadrant Sll S12 13 S21 1 0 1 1 0 2 O 1 1 1 3 1 0 0 1 4 1 0 O O S22 o o S22 S22 o Signaux corresponds Quadrant Signaux corresponds Quadrant S rnt à la lettre D: Sll S12 S13 S21 0 o 1 0 0 1 0 1 1 1 0 1 1 0 1 0 Lnt à la lettreE: 11 S12 S13 S21 0 0 1 0 0 1 1 1 1 1 0 1 1 0 0 0 S23 o o S23 o S23 o S2 S22 o S23 o - 2466145 ' 11. TABLEAU I (Suite) j Signaux correspondant à la lettre F: quadrant Sll S12 0 1 Signaux correspondant quadrant Sl 1 0 2 0 3 1 s13 o à la lettre G: S12 S13 1 O o Signaux correspondant quadrant Sll O Signaux correspondant quadrant Sl 1 0 2 O à la lettre H: S12 S13 *1 1 0 1 0 0 o à la lettre I: S12 S13 1 1 1 O 0 O 0 1 La figure 9 représente un exemple de circuit logi- que o101 o les références 102 à 113 représentent des circuits OU Exclusif, les références 114 à 122 des circuits ET, et la référence 123 un circuit OU. Le circuit logique de la figure 9 est réalisé sur la base de la table de vérité 1. Dans le mode de fonctionnement décrit précédemment, la sortie du circuit de porte 90 de la figure 5 peut être considérée comme des signaux d'erreur de phase obtenus par conversion de façon équivalente de signaux QAM 36 en signaux PSK 4 et par leur doublage en fréquence. Cette sortie est S21 No o S21 o S22 o o S22 o o l S22 O O S23 O o o S21 o o S21 o S22 o S22 o 1o S23 o o S23 o I i 2466145 I 12. d'autre part doublée en fréquence par un circuit OU Exclusif 29, ce qui se traduit par le quadruplement de la fréquence; par conséquent, il y a production du signal d'erreur de phase du système QAM 36. Le signal d'erreur de phase est alors four- ni par l'intermédiaire d'un filtre passe-bas 30 à un oscilla- teur à commande par tension 31 comme signal de commande, et la sortie de cet oscillateur 31 est appliquée au détecteur de phase 1, lequel a la configuration décrite précédemment;le circuit représenté en figure 5 fonctionne normalement en cir- cuit de synchronisation de phases. La figure 10 représente une modification du circuit de synchronisation de phases pour ondes modulées QAM36 repré- senté en figure 5. Le circuit de la figure 5,étant donné qu'il manipule des signaux de forme numérique dans sa totali- té à l'exception d'un circuit de déphasage au stade initial d'entrée, présente l'avantage que la dégradation des perfor- mances due à l'imperfection de la composition du circuit est éliminée même si le nombre de superpositions croît pour aug- menter les dimensions du circuit. Cependant, il a l'ïnconvé- nient qu'une augmentation du nombre des superpositions pousse à une extension des dimensions de circuit par suite de son traitement trop fidèle des signaux d'entrée. Le circuit de la figure 10 a une structure telle qu'il évite cet inconvénient et donne des performances comparables à celles du circuit de synchronisation de phases de la figure 5 avec des dimen- sions plus petites. Un signal d'entrée est détecté en phase dans le détecteur 1 grâce à l'utilisation de la sortie d'un oscilla-- teur à commande par tension 31 peut être transformé en signaux p et Q qui sont perpendiculaires l'un à l'autre. Les signaux P et Q sont soumis à une addition ou à une soustraction à un certain rapport d'amplitude par des atténuateurs 9 à 12 et des additionneurs 3 à 5 ou des soustracteurs 6 à 8 pour être transformés en signaux S à S., Les signaux S1 à S6 ont des relations de phase correspondant à l'une ou l'autre des lettres A, B, C, F et I de la figure 7. En d'autres termes, S1 et S2, S3 et S4, et S5 et S6 sont des paires de signaux 13. perpendiculaires l'un à l'autre. En conséquence, le cir- cuit de synchronisation de phase de la figure 10 ne traite pas tous les 36 points représentés en figure 7 comme des signaux d'erreur de phase, mais ne traite sélectivement qu'une partie d'entre eux (c'est-à-dire A, B, C, F et I). Les signaux S1 à S6 sont discriminés et mis en forme en signaux numériques à deux niveaux par des circuits discriminateurs de mise en forme 13 à 18 en synchronisation avec un signal d'horloge. Les paires orthogonales de si- gnaux discriminés S1 à S6 sont entrées dans un circuit de porte 22 après doublage en fréquence par des circuits OU Exclusif 19 à 21. Dans la porte 22,les sorties des cir- cuits OU Exclusif 23 à 25 sont déclenchées par des signaux de commande X1, X4 et X7, et les sorties résultantes sont réunies par un circuit OU 26 pour constituer la sortie du circuit de porte 22. Les signaux de commande X1, X4 et X7 sont des signaux avec lesquels les positions des signaux mo- dulés d'entrée sont déterminées, et ont des relations de correspondance qui sont représentées graphiquement en figure 7. Ces signaux de commande sont générés par un circuit de conversion analogique/numérique et logique 2, qui est obte- nu en modifiant le circuit logique représenté en figures 8 et 9 dans le but de fournir les signaux X1, X4 et X7. Comme la sortie du circuit 22 peut être considérée comme signal d'erreur de phases, obtenu par conversion de façon équivalente de signal QAM 36 en signal PSK 4 et doubla- ge en fréquence,si cette sortie est d'autre part doublée en fréquence par un circuit OU Exclusif 29, ce qui se traduit en définitive par un quadruplement de la fréquence, on obtien- dra le signal d'erreur de phases du signal QAM 36. Par con- séquent, la sortie du circuit OU EXclusif 29 est fournie, par l'intermédiaire d'un filtre passe-bas 30,à un oscillateur à commande par tension 31, et l'on obtient ainsi un circuit de synchronisation de phase. Comme un circuit de synchronisation de phase peut avoir la composition décrite précédemment, et que d'autre part seuls les signaux aux points A, B,C, F et I (figure 7) 2466145 7 14. sont utilisés en signaux d'erreur de phase, on peut se dis- penser d'un circuit de traitement des signaux correspondant aux lettres E, D, G et H. Cependant, dans ce cas, les signaux en E, D, G et H ne peuvent contribuer à l'information sur l'erreur de phase, mais constitueront simplement des composan- tes de bruit, se traduisant par une plus grande instabilité de la phase de la porteuse. Par conséquent, ce problème est résolu dans le circuit représenté en figure 10 de la façon suivante: les signaux Xl, X4 et X7 permettant de déterminer îO les signaux en A, B, C,F et I sont soumis à une opération OU par un circuit OU 27. La sortie du circuit OU 27 et un signal d'horloge sont soumis à une opérationET par un circuit ET 32. Il en résulte que le signal d'horloge sera produit à la sor- tie du circuit ET 32 seulement lorsqu'il faut un signal d'er- reur de phase. En conséquence, si la sortie du circuit 29 est échantillonnée par la sortie du circuit 32 dans une bascule 33 de type D, seuls les signaux nécessaires comme signaux d'erreur de phase seront produits à la sortie de la bascule 33, mais il n'y aura aucun signal inutile, et au lieu de ce- la, les signaux nécessaires précédents seront maintenus et appliqués. Comme les signaux d'erreur de phase ne seront ainsi constitués que de signaux traités convenablement à A, B, C,F et I, l'onde porteuse de référence peut être reprodui- te avec une très faible instabilité. Bien qu'un circuit permettant seulement le traite- ment des signaux à A, B,C, F et I,parmi les signaux QAM 36, soit représenté en figure 10 les signaux pouvant être traités ne sont pas limités à ceux-ci, mais peuvent être librement choisis dans d'autres combinaisons. Cependant, si la quantité de signaux à traiter est trop petite par rapport à la quanti- té globale de signaux, l'information de commande deviendra trop faible, soulevantèbs problèmes dont la diminution de la plage de synchronisation, et une quantité supérieure à la moitié du nombre de superpositions est considérée comme sou- haitable. La composition des circuits de la figure 10 est di- rectement applicable non seulement au système QAM 16, mais éga- lement à une onde modulée ayant un agencement de signaux o 2466145 i 15. il manque un ou plusieurs points de signaux QAM 36. En ou- tre, le moyen utilisé dans cette composition peut être éten- du pour réaliser facilement un circuit de synchronisation de phases pour ondes modulées à phases multiples, à niveaux multiples, au-delà du système QAM 36. Le circuit de synchronisation de phases représen- té en figure 10 comporte dans sa boucle deux circuits dis- criminateurs - de mise en forme, l'un constitué des circuits 13 à 18 et l'autre de la bascule 33 de type D, ce qui provo- que des retards d'un bit dans.la boucle, parce que chaque circuit discriminateur-de mise en forme est actionné de fa- çon à exécuter une discrimination d'échantillonnage à la partie médiane du diagramme de signaux, donnant des retards d'un demi-bit. La valeur du retard de la boucle détermine la plage d'accrochage synchrone; comme un retard plus long ren- drait cette plage plus étroite, le retard doit être aussi minimisé que possible. Dans le circuit de la figure l0,lorsque le si- gnal d'entrée correspond à la lettre E, D, G ou H de la fi- gure 7, la bascule de type D retient également le signal d'erreur de phase provenant d'un signal correspondant à A, B, C,F ou I. En conséquence, si des signaux ne contribuant pas à l'information sur l'erreur de phase, par exemple des signaux correspondant aux lettres E, D, G et H, entrent consécutivement, la sortie de la bascule sera fixée à une valeur déterminée par le signal d'erreur de phase fourni par le signal précédant les signaux correspondant aux let- tres E, D, G et H, et en conséquence, la boucle de synchro- nisation de phases sera surchargée. Ces problèmes de valeur de retard et de surchar- ge de boucles peuvent être résolus en effectuant une sélec- tion avec un circuit de porte, soit du produit de la multi- plication numérique en fréquence (la sortie Y du circuit OU Exclusif 29) de la sortie du détecteur de phase, soit d'un signal périodique (horloge). La sélection est exécutée con- formément à un signal (la sortie X1, X4 ou X7 du circuit OU 27) pour déterminer si oui ou non la sortie de la détection 2466145 1 16. de phases est un signal nécessaire pour la synchronisation de phases et par commande de l'oscillateur avec la sortie du circuit de porte. Un exemple de circuit de porte est re- présenté en figure 11. En figure 11, le signal de décision X1, X4 ou X7 provenant du circuit OU 27 est appliqué à un circuit OU/NON OU 126,dont la sortie affirmative est fournie, avec la sor- tie Y du circuit OU Exclusif 29, à un circuit ET 127 et la sortie négative, avec le signal d'horloge, à un circuit ET 128. Les sorties des circuits ET 127 et 128 sont fournies à un circuit OU 129 dont la sortie est utilisée comme signal de commande de l'oscillateur 31. Lorsque le signal de déci- sion Xl, X4 ou X7 est au niveau logique, le signal Y est fourni par le circuit OU 129, et lorsqu'il est au niveau logique 0, le signal d'horloge est fourni. Lorsque le signal modulé d'entrée est l'un des signaux correspondant aux lettres D, E,G et H de la figure 7, la sortie du circuit de porte représentée en figure 11 est le signal d'horloge. Ainsi des signaux correspondant aux let- tres D, E, G et H qui ne contribuent pas à l'information sur l'erreur de phase mais constituent simplement des bruits sont éliminés et remplacés par le signal d'horloge. Comme ce si- gnal d'horloge est éliminé convenablement par le filtre pas- se-bas 30, il ne constitue pas une composante de bruit, et l'onde porteuse de référence peut être reproduite avec une très faible instabilité. Même lorsque des signaux correspon- dant à D, E, G ou H, qui ne contribuent pas à l'information sur l'erreur de phase, entrent consécutivement, le signal de commande de l'oscillateur 31 ne sera pas fixéeà un seul si- gnal d'erreur de phases, et par conséquent, on peut éviter la surcharge de la boucle. En outre, comme seul un étage des circuits discriminateurs - de mise en forme 13 à 18 est pré- vu dans la boucle, la durée du retard de la boucle peut être réduite. Alors qu'un signal d'horloge est utilisé dans ce cas pour remplacer les signaux ne contribuant pas à l'informa- 17. tion sur l'erreur de phase (ceux correspondant aux lettres E, D, G ou H), le signal remplaçant peut être tout signal périodique à 50 % du taux d'utilisation soumis à-une sup- pression suffisante par le filtre 30. La description précé- dente concerne un système QAM 36, mais le circuit de porte de la figure 1l peut évidemment être utilisé pour d'autres systèmes modulés par superposition, à phases multiples et niveaux multiples. En liaison avec les figures 1, 4, 5 et 10, on a procédé à la description de la compensation quant aux pha- ses, mais aucune mention n'a été faite de l'amplitude, car le circuit selon la présente invention, contrairement au dispositif de l'art antérieur qui manipule des valeurs analogiques, traite des valeurs numériques et par conséquent est moins sujet aux dégradations liées aux variations d'am- plitude que les circuits classiques. Cependant, il est cer- tainementsouhaitable, sur le plan des performances, d'ajouter au circuit de la présente invention un circuit permettant une compensation dans le domaine de l'amplitude comme dans les dispositifs de l'art antérieur, bien que cela se tradui- se par des dimensions hors tout plus grandes des circuits. En outre,bien que les circuits de porte 22, 32 et soient disposés à l'avant du moyen de multiplication en fréquence (circuit OU Exclusif 29) des figures 1, 4, 5 et 10, l'objet de la présente invention peut être également atteint s'ils suivent la multiplication en fréquence. Cependant, dans ce cas, une pluralité de circuits OU Exclusif serait né- cessaire pour multiplier en fréquence la sortie du circuit OU Exclusif 28 et celle du groupe de circuits discrimina- teurs- de mise en forme qui sont orthogonales. Comme cela a été décrit précédemment, la présente invention permet de remplacer les commutateurs analogiques, qui sont nécessaires dans l'art antérieur, par un circuit de porte numérique et de se dispenser des lignes à retard analogiques nécessaires antérieurement. Non seulement la composition de circuit se trouve simplifiée,mais encore on évite la dégradation des performances due aux imperfec- 18. tions du circuit analogique,de sorte qu'un circuit aux per- formances supérieures peut être réalisé. La présente inven- tion, qui n'utilise aucun autre circuit manipulant des va- leurs analogiques qu'un circuit de déphasage, présente l'avan- tage particulier de ne pas avoir à se soucier par trop des dégradations des performances dues aux imperfections de cir- cuit même si le nombre de superpositions croît. En outre, si le circuit de la présente invention est constitué de façon à permettre une sélection appropriée des phases des signaux d'entrée, il aura des performances égales à celles d'un circuit de synchronisation de phase trai- tant fidèlement toutes les phases des signaux d'entrée, et en outre les dimensions des circuits seront réduites grosso- modo de moitié. D'autre part, si un signal périodique ayant un coefficient d'utilisation de 50 % est fourni comme signal de commande de l'oscillateur à la place d'un signal d'erreur de phases lorsqu'est entré un signal ayant une phase ne con- tribuant pas à l'information sur l'erreur de phase, on obtien- dra un circuit de synchronisation de phases ayant une large plage d'accrochage et exempt d'une surcharge de boucle. La présenteinvention n'est pas limitée aux exem- ples de réalisation qui viennent d'être décrits; elle est au contraire susceptible de variantes et de modifications qui apparaîtront à l'homme de l'art. 19. REVEND ICAT IONS 1 - Circuit de synchronisation de phases, caracté- risé en cequ'il comprend: - un moyen d'oscillateur à commande par tension (31) répondant à un signal de commande pour faire varier sa fréquence d'oscillation; - un moyen détecteur de phase (1) d'une onde por- teuse modulée par superposition à phases multiples, à niveaux multiples, par rapport à la phase de la sortie du moyen d'oscillateur; - un moyen (2) pour démoduler la sortie du moyen détecteur de phase de façon à fournir un signal démodulé; - un moyen (27) répondant au signal démodulé pour déterminer la position en phase de l'onde porteuse modulée par rapport à la phase de sortie du moyen d'oscillateur; - une pluralité de moyens (3-8) pour déphaser la sortie du moyen détecteur de phase suivant des valeurs pres- crites; - une pluralité demoyens pour discriminer (13-18) les sorties de la pluralité de moyens de déphasage par rap- port à un niveau de seuil prescrit; - une pluralité de premiers moyens multiplica- teurs en fréquence (19-21) pour multiplier en fréquence cha- que paire de sorties orthogonales parmi les sorties de la pluralité de moyens discriminateurs; - un second moyen multiplicateur en fréquence (26) pour multiplier en fréquence chaque paire de sorties orthogonales parmi les sorties du moyen démodulateur; - des premiers moyens de porte (22) répondant à la sortie du moyen de détermination pour faire passer sélective- ment la sortie, parmi les sorties de la pluralité de premiers moyens multiplicateurs en fréquence; - un troisième moyen multiplicateur en fréquence (29) pour multiplier en fréquence la paire de sorties des premiers moyens de porte (22) et du second moyen multipli- cateur en fréquence (26); et - un moyen (30) pour fournir au moyen d'oscillateur 20. la sortie du troisième moyen multiplicateur en fréquence comme signal de commande. 2 - Circuit de synchronisation de phases, carac- térisé en ce qu'il comprend - un moyen d'oscillateur à commande par tension C répondant à un signal de commande pour faire varier sa fré- quence d'oscillation; - un moyen détecteur de phase (1) d'une onde por- teuse modulée par superposition à phases multiples, à nivee multiples, par rapport à la phase de la sortie du moyen d' - un moyen (2) pour démoduler la sortie du moyen dé- tecteur de phase de façon à fournir un signal démodulé; - un moyen (27) répondant au signal démodulé pour déterminer la position en phase de l'onde porteuse modulée par rapport à la phase de sortie du moyen d'oscillateur; - une pluralité de moyens (3-8) pour déphaser la sortie du moyen détecteur de phase suivant des valeurs pres- crites; - une pluralité de moyens (13-18) pour discriminer les sorties de la pluralité de moyens de déphasage par rap- port à un niveau de seuil prescrit; - des premiers moyens de porte (32) répondant à la sortie du moyen de détermination pour laisser passer sélecti- vement chaque paire de sorties orthogonales parmi les sor- ties de la pluralité de moyens discriminateurs; - des premiers moyens multiplicateurs en fréquence (39-40) multipliant en fréquence la paire de sorties ortho- gonales ayant traversé sélectivement les premiers moyens de porte; - un second moyen multiplicateur en fréquence (41) pour multiplier en fréquence chaque paire de sorties ortho- gonales parmi les sorties du moyen démodulateur; - un troisième moyen multiplicateur en fréquence (29) multipliant en fréquence les sorties des premiers et second moyens multiplicateurs en fréquence; et - un moyen (30) pour appliquer au moyen d'oscilla- 21. teur la sortie du trosième moyen multiplicateur en fréquence comme signal de commande. 3 - Circuit de synchronisation de phases, carac- térisé en ce qu'il comprend: - un moyen d'oscillateur à commande par tension (31) répondant à un signal de commande pour faire varier sa fréquence d'oscillation; - un moyen détecteur de phase (1), d'une onde porteuse modulée par superposition à phases multiples, à ni- veaux multiples, par rapport à la phase de la sortie du moyen d'oscillateur; - un moyen (2) pour démoduler la sortie du moyen détecteur de phase et fournir un signal démodulé; - un moyen (27) répondant au signal démodulé pour déterminer la position en phase de l'onde porteuse modulée par rapport à la phase de sortie du moyen d'oscillateur; - une pluralité de moyens (3-8) pour déphaser la sortie du moyen détecteur de phase suivant des valeurs pres- crites; - une pluralité de moyens (13-18) pour discriminer les sorties de la pluralité de moyens de déphasage par rap- port à une valeur de seuil prescrite; - une pluralité de premiers moyens multiplicateurs en fréquence (19-21) multipliant en fréquence chaque paire de sorties orthogonales parmi les sorties de la pluralité de moyens discriminateurs; - un second moyen multiplicateur en fréquence (26) pour multiplier en fréquence chaque paire de sorties ortho- gonales parmi les paires de moyens démodulateurs; - une pluralité de troisièmes moyens multiplica- teurs en fréquence pour multiplier en fréquence les sorties de la pluralité de premiers moyens multiplicateurs en fré- quence et la sortie du second moyen multiplicateur en fré- quence; - des premiers moyens de porte (22) répondant à la sortie du moyen de détermination pour laisser passer sé- lectivement l'une des sorties de la pluralité de troisièmes 22. moyens multiplicateurs en fréquence; - un moyen (30) pour appliquer à l'oscillateur la sortie du premier moyen de porte comme signal de comman- de. 4 - Circuit selon l'une des revendications 1 ou 2, caractérisé en ce qu'il comprend en outre un moyen de maintien (32, 33) couplé entre le troisième moyen multipli- cateur en fréquence et le moyen de fourniture-de signal de commande et répondant à l'une des sorties du moyen de déter- mination et à un signal d'horloge pour maintenir sélective- ment la sortie du troisième moyen multiplicateur. - Circuit selon la revendication 3,caractérisé en ce qu'il comprend en outre,un moyen de maintien (32, 33) couplé entre les premiers moyens de porte et le moyen de four- niture de signal de commande et répondant à l'une des sort- ties du moyen de détermination et à un signal d'horloge pour maintenir sélectivement la sortie des premiers moyens de porte. 6 - Circuit selon l'une des revendications 1 ou 2, caractérisé en ce qu'il comprend en outre des seconds moyens de porte (127-129) couplés entre le troisième moyen multi- plicateur en fréquence et le moyen de fourniture de signal de commande et répondant à l'une des sorties du moyen de dé- termination pour laisser passer soit la sortie de ce moyen multiplicateur en fréquence, soit un signal périodique. 7 - Circuit selon la revendication 3,caractérisé en ce qu'il comprend en outre des seconds- moyens de porte (127- 129) couplés entre les premiers moyens de porte et le moyen de fourniture de signal de commande et répondant à l'une des sorties du moyen de détermination pour laisser passer soit la sortie des premiers moyens de porte, soit un signal pé- riodique.