Brevet FR2470490A1 — publié le 19810529

"Circuit diviseur intégré" La présente invention concerne un circuit di- viseur de fréquence comportant une première et une deuxiè- me paire de transistors dans chacune desquelles la base du premier transistor est couplée au collecteur de l'au- tre transistor et le collecteur du premier transistor est couplé à la base de l'autre transistor et les tran- sistors de la deuxième paire sont chacun pourvus d'un émetteur et d'un émetteur auxiliaire. Elle a pour but, en particulier, de f-ournir un circuit diviseur qui con- vienne pour des fréquences élevées de signaux et qui soit, en outre, extrêmement compact de manière à pouvoir être réalisé facilement sous forme de circuit intégré. Dans la publication parue dans Philips Technisch Tijdschrift 1978/79 no 2, pages 50 et suivantes, un ar- ticle très complet est consacré aux divers types de divi- seurs de fréquence qui conviennent pour les hautes fré- quences. En particulier, la figure 2 de la page 52, re- présente un exemple d'un type mattre-esclave connu. Le circuit qui y est représenté est cependant assez compli- qué et nécessite un espace relativement important pour l'intégration. L'invention apporte dans ce domaine un perfec- tionnement qui nécessite, en outre, beaucoup moins de courant et qui est dès lors plus économique. Elle est caractérisée en ce que le collecteur du premier transis- tor de la première paire de transistors est couplié par l'intermédiaire d'une première résistance à l'émetteur du premier transistor de la deuxième paire de transis- tors, le collecteur de l'autre transistor de la premiè- re paire de transistors est couplé par l'intermédiaire d'une deuxième résistance à l'émetteur de l'autre transis- tor de la deuxième paire de transistors, entre les collec- teurs de la deuxième paire de transistors et un premier point de potentiel fixe sont prévues des impédances qui comportent de préférence une troisième et une quatriè- me résistance et les émetteurs auxiliaires de la deuxiè- me paire de transistors sont connectés à une première entrée pour l'application d'un premier signal dont la fréquence doit être divisée. En vue d'un fonctionnement optimal du circuit diviseur de fréquence conforme à l'invention, il est avantageux de maintenir un rapport déterminé entre les valeurs des résistances. Le circuit diviseur de fréquen- ce conforme à l'invention est, à cet effet, caractérisé en ce que la première et la deuxième résistance ont une valeur égale ou à peu près égale et la troisième et la quatrième résistance ont une valeur environ deux fois îo et demie inférieure à celle de la première ou de la deuxième résistance. Il est, en outre, avantageux de prévoir dans le circuit une possibilité d'appliquer un deuxième signal aux émetteurs de la première paire de transistors, grâce à quoi il est possible de rendre les transistors de la première paire conducteurs ou bloquants à des moments favorables. Suivant l'invention, le diviseur de fréquen- ce est, en nutre, caractérisé en ce que les émetteurs de la première paire de transistors sont connectés à une deuxième entrée pour l'amenée d'un deuxième signal, qui est de préférence l'inverse du premier signal dont la fréquence doit être divisée. Pour faciliter la commande du circuit, il peut, en outre, être avantageux d'y adjoindre un transistor de commande qui fournit deux signaux opposés en phase à la première et à la deuxième entrée. Le diviseur de fréquence conforme à l'invention est, à cet effet, carac- térisé en ce que dans le conducteur d'émetteur commun de la première paire de transistors est placée une pre- mière source de courant et un transistor de commande est adjoint au circuit, son collecteur étant couplé à la première entrée, son émetteur à la deuxième entrée et sa base à une troisième entrée pour l'amenée d'un troi- sième signal dont le premier et le deuxième signal sont dérivés. Pour améliorer le comportement aux hautes fréquences., il peut être avantageux que les émetteurs de la deuxième paire de transistors reçoivent un faible courant auxiliaire. L'invention est caractérisée en outre à cet effet en ce que, dans chacun des circuits d'émetteurs auxiliaires de la deuxième paire de tran- sistors sont prévues des deuxièmes sources de courant qui fournissent chacune un courant ayant une valeur environ 100 fois plus petite que la valeur du courant fourni par la première source de courant. Pour réaliser un circuit diviseur de fréquen- ce comportant un diviseur supérieur à deux (par exem- ple quatre) il est avantageux de placer plusieurs exem- plaires du circuit ici décrit les uns au-dessus des autres entre des conducteurs d'alimentation. Le circuit diviseur de fréquence conforme à l'invention est carac- térisé à cet effet en ce qu'une troisième et une quatriè- me paire de transistors sont adjointes et sont connectées et interconnectées de la même manière que la première et la deuxième paire de transistors, le collecteur de l'un des transistorsde la deuxième paire de transistors étant connecté par l'intermédiaire du trajet émetteur- collecteur d'un transistor opérant dans un montage à base commune aux émetteurs de la troisième paire de tran- sistors et le collecteur de l'autre transistor de la deuxième paire de transistors étant connecté par l'in- termédiaire du trajet émetteur-collecteur d'un autre transistor opérant dans un montage à base commune, aux émetteurs auxiliaires de la quatrième paire de transistors. Il est clair que ce procédé d'empilage peut être poursuivi jusqu'à un point o la tension d'alimenta- tion est suffisante. L'invention est illustrée par les dessins annexés dans lesquels: la figure 1 illustre un exemple de réalisation d'un circuit conforme à l'invention; la figure 2 montre des diagrammes de signaux de tension en fonction du temps relatifs à ce circuit, et la figure 3 est un schéma d'un-tel circuit après intégration. Le circuit représenté à la figure 1 comprend une première paire de transistors 1 et 2 dont les collec- teurs et les bases sont reliés entre eux en croix pour 247049-0 former une bascule Eccles-Jordan. Suivant l'invention, une deuxième paire de transistors 3 et 4 à couplage croi- sé est connectée par ses émetteurs 5 et 6 par l'intermé- diaire de résistances 7 et 8 aux collecteurs des transis- tors 1 et 2 respectivement, tandis que le signal à diviser est amené par l'intermédiaire d'un transistor 11 aux émet- teurs auxiliaires 9 et 10,respectivement, de cette deuxième paire de transistors 3 et 4. Le conducteur d'émetteur com- mun des transistors 1 et 2 contient une source de courant 12 et les circuits de collecteurs des transistors 3 et 4l contiennent respectivement des résistances 13 et 14 par lesquelles est produit un signal qui est divisé en fréquen- ce par un facteur 2 par rapport au signal présent sur l'en- trée 31. Si l'on souhaite atteindre un diviseur plus élevé, par exemple de quatre, on peut obtenir ce résultat d'une manière simple par "empilement" (piling up). Les résistan- ces 13 et 14 ne mènent dans ce cas pas à la borne d'alimen- tation +VB, mais aux transistors de séparation 15 et 16 dont les bases sont connectées à une tension fixe VB, le collecteur du premier transistor 16 étant connecté aux émet- teurs des transistors lb-2b également à couplage croisé dont les collecteurs sont connectés respectivement par l'intermédiaire de résistances 7b, 8b aux émetteurs de transistors 3b et 4b à couplage croisé tandis que le collecteur de l'autre transistor de séparation 15 mène aux émetteurs auxiliaires des transistors 3b et 4bcités en der- nier lieu. Pour obtenir un fonctionnement optimal, les ré- sistances 7 et 8 doivent être choisies respectivement envi- ron 2,5 fois plus grandes que les résistances 13 et 14. Le circuit fonctionne de la manière suivante. On suppose, par exemple, en premier lieu que les transistors 1 et 3 se trouvent dans l'état conduc- teur et que les transistors 2, 4 et il sont bloquants. Au moment o la tension de signal à l'entrée 31 s'élève jusqu'au point o le transistor 11 va devenir conducteur, le courant passant-par le transistor 1 diminue. La somme des courants qui sont amenés aux deux émetteurs du tran- sistor 3, à savoir le courant passant par le transistor 11, qi est amex par 1'iemiaTe del' émetteur 9 et le mrantpaat par lebae 1 qui est amené par l'intermédiaire de l'émetteur 5, est à peu près constante et égale au courant total fourni par la source de courant 12. La base du tran- sistor 3 est maintenue par l'intermédiaire de la résistan- ce 14 à un haut potentiel et il en est donc de même pour les deux émetteurs 5 et 9. Par la diminution du courant passant par le transistor 1, la chute de tension au passage de la résistance 7 diminuera également grâce à quoi la tension de base du transistor 2 augmente et ce transistor passe en conduction. Etant donné que la tension de base du tran- sistor 4 est relativement basse par rapport à celle du transistor 3, l'émetteur 6 portera également une tension relativement basse grâce à quoi lors du pas- sage en conduction du transistor 2, sa tension de col- lecteur-émetteur et donc la tension de base-émetteur du transistor 1 deviennent rapidement si basses que le transistor 1 est complètement bloqué. Lorsqu'ensuite le transistor 11 devient bloquant sous l'effet du signal d'entrée, le transistor 3 ne recevra plus aucun courant d'émetteur. Le transistor 4 reçoit encore du courant par l'intermédiaire de son émetteur 6 parce que le transistor 2 est conducteur. Il en résulte que la chute de tension au passage de la résistance 14 est devenue bien supérieure à celle qui se produit au passage de la résistance 13 de sorte que le transistor 3 est bloqué et que le transistor 4 passe en conduction. Maintenant les transistors 2 et 4 sont donc conducteurs et les transistors 1 et 3 sont bloqués. A la suite de la symétrie du circuit, lors de la première impulsion de signal d'entrée suivante qui rend le transistor 11 temporairement conducteur, une série d'évènements semblable à celle que l'on vient de décrire se produira, étant entendu cependant que les transistors 1 et 3 passent de l'état bloqué à l'état conducteur et que les transistors 2 et 4 passent de l'état conducteur à l'état bloqué, ce qui achève un cycle de division complet. D'une manière analogue, les transistors 15 et 16 sont tour à tour sous tension et du courant est donc amené soit à un des émetteurs principaux, soit à un des émetteurs auxiliaires des transistors 3 et 4 respectivement, de sorte que les collecteurs de ces derniers transistors portent un signal qui a été divisé en fréquence par un facteur 4. Ce processus "d'empile- ment" peut être répété de nombreuses fois. On peut encore améliorer le comportement à haute fréquence en connectant les émetteurs 5 et 6 des transistors 3 et 4 à la borne d'alimentation -VB par l'intermédiaire de sources de courant 21 et 22 respec- tivementrréglées à environ 0,01 fois le courant de la source 12. La figure 2 montre les tensions aux divers points importants du circuit conforme à la figure 1 en fonction du temps, Vbîî représentant la tension dont la fréquence est à diviser à la base du transistor 11, V03 la tension au collecteur du transistor 3 et Vcl la ten- sion au collecteur du transistor 1. Enfin IC15 représen- te le courant passant par le transistor 15 dans le cas ou un facteur de division plus élevé est souhaité. La figure 3 est une vue de dessus d'un corps semiconducteur dans lequel les divers composants du circuit de la figure 1 sont intégrés. Les chiffres de référence correspondent à ceux utilisés pour la figure 1, les indications e, b et c se rapportant respective- ment à l'émetteur, à la base et au collecteur du tran- sistor en question. Il est clair que puisque le circuit est extrêmement compact, ce schéma d'intégration est également particulièrement compact. 2470490- REVENDICATIONS 1. Circuit diviseur de fréquence comportant une pre- mière paire de transistors (1, 2) et une deuxième paire de transistors (3, 4) dans chacune desquelles la base du pre- mier transistor (1, 3) est couplée au collecteur de l'autre transistor (2, 4) et le collecteur du premier transistor (1, 3) est couplé à la base de l'autre transistor (2, 4) et les transistors (3, 4) de la deuxième paire sont chacun pourvus d'un émetteur (5, 6) et d'un émetteur auxiliaire (9, 10) 1O caractérisé en ce que le collecteur du premier transistor (1) de la première paire de transistors est couplé par l'intermé- diaire d'une première résistance (7) à l'émetteur (5) du pre- mier transistor (3) de la deuxième paire de transistors, le collecteur de l'autre transistor (2) de la première paire de transistors est couplé par l'intermédiaire d'une deuxième ré- sistance (8) à l'émetteur (6) de l'autre transistor (4) de la deuxième paire de transistors, entre les collecteurs de la deuxième paire de transistors (3, 4) et un premier point de potentiel fixe (VB, V'B) sont prévues des impédances qui com- portent de préférence une troisième (13) et une quatrième (14) résistance et les émetteurs auxiliaires (9, 10) dela deuxième paire de transistors (3, 4) sont connectés à une première entrée pour l'application d'un premier signal dont la fréquence doit être divisée. 2. Circuit diviseur de fréquence suivant la revendica- tion 1, caractérisé en ce que la première (7) et la deuxième (8) résistances ont une valeur égale ou à peu près égale et la troisième (13) et la quatrième (14) résistance ont une va- leur environ deux fois et demie inférieure à celle de la pre- mière ou de la deuxième résistance (7, 8). 3. Circuit diviseur de fréquence suivant l'une des re- vendications 1 ou 2, caractérisé en ce que les émetteurs de la première paire de transstors (1, 2) sont connectés à une deuxième entrée pour l'amenée d'un deuxième signal qui est de préférence l'inverse du premier signal dont la fréquence doit être divisée. 4. Circuit diviseur de fréquence suivant la revendi- cation 3, caractérisé en ce que dans le conducteur d'émetteur commun de la première paire de transistors (1, 2) est placée une première source de courant (12) et un transistor de com- mande (11) est adjoint au circuit, son collecteur étant cou- plé à la première entrée, son émetteur à la deuxième entrée et sa base à une troisième entrée (31) pour l'amenée d'un troisième signal dont le premier et le deuxième signal sont dérivés. 5. Circuit diviseur de fréquence selon la revendica- tion 4, caractérisé en ce que dans chacun des circuits d'émet- teurs (5, 6) de la deuxième paire (3, 4) de transistors sont prévues des deuxièmes sources de courant (21, 22) qui four- nissent chacune un courant ayant une valeur environ 100 fois plus petite que la valeur du courant fourni par la première source de courant (12). 6. Circuit diviseur de fréquence suivant l'une quel- conque des revendications 1 à 5, caractérisé en ce qu'une troisième (lb, 2b) et une quatrième paire (3b, 4b) de tran- sistors sont adjointes et sont connectées et interconnectées de la même manière que la première et la deuxième paire de transistors, le collecteur du premier transistor (3) de la deuxième paire de transistors étant, par l'intermédiaire du trajet émetteur-collecteur d'un transistor 15, opérant dans un montage à base commune connecté aux émetteurs auxiliaires de la quatrième paire de transistors (3b, 4b) et le collecteur de l'autre transistor (4) de la deuxième paire de transistors étant, par l'intermédiaire du trajet émetteur-collecteur d'un autre transistor (16) opérant dans un montage à base commune, connecté aux émetteurs de la troisième paire de transistors.