Brevet FR2471711A1 — publié le 19810619

La présente invention concerne le domaine de la visualisation d'informations sur un écran cathodique et elle a plus particulièrement pour obJet un dispositif assurant une visualisation sous forme de trames entrelacées. L'invention a également pour objet un système de visualisation comportant un tel dispositif. la visualisation d'informations, qu'il s'agisse de caractères alphanumériques ou d'images, sur un écran cathodique se fait classiquement ligne après ligne, l'ensemble des lignes susceptibles de se trouver simultanément sur l'écran constituant une trame ; le nombre de lignes par trame est de 312 selon le standard de télévision classique. Lorsqueon désire obtenir une image à plus haute définition, il est nécessaire d'augmenter le nombre de lignes constituazit l'image et, afin de respecter le standard précédent, on a recours à la technique d'entrelace- ment de deux demi-trames ç la première demi-trame se compose de 312 lignes et, demie, et la seconde demitrame comporte autant de lignes que la première, qui viennent s'inscrire entre les lignes precédentes on obtient ainsi une image complète de 625 lignes, ce qui donne une meilleure définition de l'image du fait de la persistance rétinienne. Il existe à l'heure actuelle un grand nombre de circuits assurant la visualisation d'une image sur un écran, fournissant notamment des signaux de synchronisation de lignes et de trames pour des images à trames entrelacées. De tels circuits existent notamment en technique dite "M.S.I." (initiales de l'expression anglaise "Medium Scale Integration"). L'apparition d'une nouvelle technologie dite "L.S.I." (initiales de l'expression anglaise "Large Scale Integration") a entrainé l'apparition d'un certain nombre de nouveaux circuits disponibles commercialement, présentant un certain nombre d'avantages sur la technologie antérieure,notamment encombrement, consommation et coût réduits, mais ne permettant pas forcément de réaliser la visualisation d'une image en trames entrelacées. La présente invention a pour objet la réalisation d'un dispositif utilisant un circuit existant en technologie "L.S.I.", appelé contrôleur de visualisation et qui fournit notamment un signal de synchronisation de lignes et un signal de synchronisation de trames, et auquel est ajouté un ensemble de circuits lui permettant de visualiser une image sous forme de deux trames entrelacées. À cet effet, le dispositif selon l'invention utilise un circuit contrôleur de visualisation, qui reçoit un signal d'horloge correspondant à la fréquence des caractères à visualiser et qui fournit notamment un signal de synchronisation de lignes et un signal de synchronisation de trames, obtenus à partir du signal d'horloge précédent ; le dispositif selon l'invention comporte en outre - des moyens inhibant le signal d'horloge à desti nation du contrôleur précédent pendant une durée égale à une ligne, et cela une trame sur deux - des moyens de comptage des périodes du même signal d'horloge, engendrant ainsi un signal de synchro nisation de trames pendant cette durée, de préfé rence au milieu de cette durée ; ce signal est superposé à celui qui est fourni par le contrôleur, ce qui a pour effet de rajouter deux demi-lignes à chacune des trames, et par suite conduit à l'obtention de deux trames entrelacées de 312,5 lignes chacune, c'est-à-dire d'une image définie -par 625 lignes. L'invention a également pour objet un système de visualisation comportant un tel dispositif. D'autres objets, caractéristiques et résultats de l'invention, ressortiront de la description suivante, donnée à titre d'exemple non limitatif et-illustrée par les figures annexées qui re présentent : - la figure 1, un schéma illustrant la technique de l'entrelaçage de deux demi-trames - la figure 2, a à e, des exemples de signaux four nis par le contrôleur de visualisation utilisé dans le dispositif selon l'invention - la figure 3, le schéma général du dispositif selon l'invention - la figure4, un premier mode de réalisation du schéma précédent - la figure 5, un chronogramme se rapportant à la figure précédente - la figure 6, un second mode de réalisation du schéma de la figure 3 -.la figure 7, un chronogramme se rapportant à la figure précédente. Sur ces différentes figures, les mêmes références se rapportent aux mêmes éléments. la figure 1 est un schéma illustrant la technique de l'entrelaçage de trames. L'information à visualiser est décomposée en lignes parallèles formant une trame, chaque ligne étant constituée d'un certain nombre de caractères, alphanumériques ou autres. Une image à trames entrelacées se compose donc de deux demi-trames, 1 et 2 sur la figure, constituées chacune de lignes parallèles, au nombre de 312 selon le standard télévision classique, auxquelles on a ajouté une demi-ligne. Dans l'exemple de la figure, la première ligne complète appartient à la première demi-trame 21 dont les lignes sont repérées 11, et les lignes de la deuxième demi-trame 2 repérées 12, viennent se placer entre les lignes de la trame T1.La 312e ligne de la trame T1 est suivie par une ligne (12) de la trame T2 puis par une demi-ligne -15 appartenant à la trame T1, portant ainsi le nombre total à 312,5. le retour trame, illustré sur le schéma par des lignes pointillées 14 intervient après la demi-ligne 15, la trame T2 commençant par une demi-ligne 16 complétant la demiligne 15 précédente. Après la demi-ligne 16, la trame T2 se poursuit- normalement par 312 lignes parallèles placées entre les lignes -11 précédentes. A la fin de la trame T2, le retour trame (13) s'effectue classiquement en bout de ligne. Si l'on utilise une fréquence de référence de 50 Hertz, on obtient pour chaque demi-trame une durée de 20 ms, ce qui donne une image complète de 625 lignes (formée de deux demi-trames) 25 fois par seconde (période de 40 ms). le problème que vise à résoudre la présente invention est la réalisation de telles trames entrelacées à partir d'un circuit de contrôle de visualisation tel que le circuit disponible au catalogue de la Société IN ; sous le numéro 8275, recevant ou fournissant des signaux dont un certain nombre sont illustrés à titre d'exemple sur la figure 2. le diagramme 2a représente un signal H, en créneaux de période T, qui constitue un signal d'horloge donnant la fréquence d'affichage des caractères. le diagramme 2b représente un signal SL, appelé signal de synchronisation ligne. Si on affi che a caractères par ligne, le signal S1, 9 s'obtient par comptage de a période T du signal H, auxquelles sont ajoutées un certain nombre (b) de périodes T pour permettre le retour du faisceau d'élctrons pour l'affichage de la ligne suivante. le signal Sî se présente donc comme un signal à deux niveaux: il est par exemple au niveau bas pendant a périodes T puis passe au niveau haut pendant b périodes T, la somme a+b périodes T représentant la duree d'une ligne. le diagramme 2e illustre le comptage des lignes. Chaque ligne est représentée par une bande formée de deux traits parallèles ; sur les figures sont représentées deux lignes Sn-1 et Ln, leur séparation s'effectuant par exemple à l'instant du front de montée du signal de synchronisation ligne Sj,0 le diagramme 2d représente le comptage des lignes de texte, une ligne de texte etant formée par l'ensemble des lignes précédentes, dites lignes TV, nécessaires à constituer un caractère alphanumérique. A titre d'exemple, une ligne de texte peut être constituée de 1 à 16 lignes telles que représentées sur le diagramme 2d. le diagramme 2e représente un signal ST appelé signal de synchronisation de trames. De façon analogue à ce qui est dit pour le diagramme 2b, ce signal ST est un signal binaire obtenu par comptage de c lignes texte qui sont affichées sur l'écran, auquel est ajouté un temps de retour du faisceau qui est égal à d lignes de texte. Il est à noter que les deux signaux S, et ST sont donc obtenus à partir du signal H. Dans le circuit de contrôle mentionné plus haut, les nombres a...d sont programmables. A titre d'exemple, a peut être fixé entre 1 et 80 périodes T, b entre 2 et 32, c entre 1 et 64 lignes texte et d entre 1 et 4 de ces mêmes lignes. La figure 3 représente le schéma général du dispositif suivant l'invention. Sur ce schéma, on a donc représenté le dispositif contrôleur de visualisation Cv, recevant le signal d'horloge H à la fréquence caractère et four nissant les signaux de synchronisation de trames (S) et de lignes (S,). Pour engendrer à partir du circuit Cv deux demi-trames entrelacées, le mécanisme retenu dans la présente invention consiste à interrompre l'arrivée du signal H dans le circuit Cv à la fin d'une trame sur deux, par exemple à la fin de chaque trame impaire (T1 sur la figure 1) et ce pendant une durée égale à celle d'une ligne TV ; il est alors encore nécessaire de décaler le signal de synchronisation de trames au milieu de cette ligne supplémentaire, de façon à obtenir la configuration représen tée sur la figure 1 pour les deux demi-lignes 15 et 16. A cet effet, le dispositif représenté figure 3 comporte - un circuit logique d'inhibition 31, placé sur le trajet du signal H, avant sa réception par le contrôleur CV - un circuit logique 33, recevant le signal de syn chronisation trame ST fourni par le contrôleur Cv et fournissant un signal I indiquant à chaque instant s'il s'agit d'une trame impaire ou d'une trame paire - un dispositif de comptage 32, qui reçoit le signal I précédent, ainsi que le signal d'horloge H et qui fournit, à la fin de chaque trame impaire, d'une part un signal L après une durée égale à celle d'une ligne, c'est-à-dire après a+b périodes 2 du signal H, et-d'autre part un signal 1;;' au milieu de cette durée. le signal X est dirigé vers le circuit d'inhibition 31, de façon à ce que le si gnal H ne parvienne pas au contrôleur CV pendant toute la durée du comptage réalisé par le circuit 32 - un circuit 34 qui reçoit les signaux L' et I et réalise le mélange de ces deux signaux, afin de fournir un nouveau signal de synchronisation trame S' tenant compte des deux demi-lignes supplémen taires 15 et 16 de la figure 1. Le dispositif de la figure 3 comporte en outre deux circuits 35 et 36, réalisant la calibration respectivement du signal issu du circuit 34 et du signal Sa, fourni par le circuit C les signaux fournis par ces circuits 35 et 36 étant repérés respectivement STt et La figure 4 représente un premier mode de réalisation du schéma due la figure 3. Sur cette figure, on retrouve le contrôleur de visualisation CV qui reçoit le signal d'horloge H et qui fournit les signaux SX et Le signal %; est dirigé vers le circuit de calibration qui est, dans le mode de réalisation de la figure 4, un monostable 46 déclenché sur le front montant du signal Sa,. Ce monostable fournit le signal S' le circuit d'inhibition 31 représenté sur la figure 3 sur le trajet du- signal d'horloge H est constitué, dans ce mode de réalisation, par une porte logique ET, repérée 41. Le signal ST fourni par le contrôleur CV est dirigé vers ce circuit 33 de la figure 3 qui est constitué ici par une bascule 43 du type D comportant, ainsi qu'il est connu, deux entrées (D et aK) et deux sorties Q et Q ; une telle bascule fournit sur la sortie Q, à chaque front montant du signal reçu sur l'entrée cK, un signal identique à celui qui. est reçu sur l'entrée D, la sortie Zi fournissant un signal complémentaire de celui de la sortie Q. le signal ST est appliqué à l'entrée CE, l'entrée D reçoit le signal fourni par la sortie Q et le signal I est disponible sur la sortie Q. le dispositif de comptage 32 de la figure 3 est ici réalisé par deux compteurs repérés 40 et 42, comptant respectivement amb périodes T du signal H, c'est-à-dire la durée d'une ligne, et fournissant le signal B à la porte ET 41, et, en ce qui concerne le compteur 42, a+b périodes T, c'est-à-dire fournissant 2 le signal L' mentionné précédemment. les compteurs 40 et 42 reçoivent à cet effet chacun le signal H et le signal I. En pratique, les compteurs 40 et 42 peuvent être réalisés à l'aide d'un circuit disponible au catalogue de la Société INTEL sous le numéro 8253. Dans un premier mode de fonctionnement, ce circuit fournit le signal B de la manière suivante : il reçoit le signal H et le signal I dont les fronts de montée provoquent le déclenchement du comptage d'un nombre programmable de périodes du signal H, ici a+b périodes pour obtenir la durée d'une ligne ; le signal X se présente comme un signal logique au niveau haut sauf pendant la durée du comptage ; le passage au niveau bas du signal li suit le déclenchez ment du comptage avec un délai au plus égal à T. Dans un second mode de fonctionnement, le circuit fournit le signal B' d'une manière analogue ; toute fois, le signal Tt se présente sous une forme différente : il est au niveau haut avant le comptage, y reste après le déclenchement de celui ci et passe au niveau bas, pour une durée égale à T, à la fin du nombre de périodes programmé à compter, ici a+b périodes. 2 Comme indiqué figure 3, les signaux I et L' sont mélangés ici à l'aide dune porte logique ET 44, et dirigés vers un dispositif de calibration qui est un monostable 45, déclenché sur le front descendant du signal issu de la porte ET 44, ce monostable fournissant le signal Six'. le fonctionnement détaillé du dispositif de la figure 4 sera mieux suivi à l'aide du chrono gramme de la figure 5, qui illustre la succession dans le temps des différents signaux fournis au dispositif de la figure 4 ou produits par lui. Ces différents signaux ont même axe des temps (t, porté en abscisse). le premier des signaux représenté (diagramme a) est le signal d'horloge caractères H, de période T. Le deuxième diagramme (b) représente le signal S1,, identique au signal SI, du diagramme 2b, qui est un signal binaire dont le niveau haut est égal à b périodes T et le niveau bas à a périodes T. Le troisième diagramme (c) représente le signal S1,' issu du monostable 46. Celui-ci fournit un signal différent de zéro lors des fronts de montée du signal SI, ces signaux constituant les tops de synchronisation des lignes d'-images. Le quatrième diagramme (d) de la figure 5 représente le signal ST fourni par le contrôleur C., déjà illustré sur le diagramme 2e. Sur le diagramme 5d, le signal ST se compose de trois parties. la premiere partie, repérée A, est comprise entre des instants repérés t0 et t le signal passant au niveau haut à to pour une durée de d périodes T, et représente une trame impaire de 312 lignes. la deuxième partie de ce signal ST, comprise entre t1 et un instant ultérieur t2, repérée B, est égale à la durée d'une ligne et correspond à la ligne qui doit être rajoutée une trame sur deux, par exemple en fin de trame impaire ; pendant cette durée, le signal ST reste au niveau haut.La troisième partie du signal STS repérée C, correspond au début d'une trame paire de 312 lignes qui commence à l'instant t2, le signal 5T restant au niveau haut pour d périodes T puis passe ultérieurement (non représenté) au niveau bas pour c périodes T, c > est-à-dire jusqu'à la fin de la trame paire, le diagramme des temps pouvant alors être repris en to. le diagramme suivant (e) représente le signal I fourni par la sortie Q de la bascule 43. Ce signal est au niveau bas pendant toute la durée des trames impaires (to à t1 sur la figure), et au niveau haut pendant toute la durée des trames paires (à partir. de t2) ainsi que pendant la durée de la ligne supplémentaire (partie B du diagramme 5b). le diagramme suivant (f) représente la sortie Q de la bascule 43, qui fournit un signal complémentaire du signal disponible sur la sortie Q. le diagramme suivant (g) représente le si-. gnal B fourni par le compteur 40. Ce signal est au niveau haut jusqu'à l'instant t1 où il reçoit un signal de déclenchement du comptage qui est constitué par le signal I ; ce dernier signal provoque, après un temps au plus égal à T, le passage au niveau bas de L pendant la durée d'une ligne c'est-à-dire a+b périodes 9 du signal H, c'est-à-dire encore jusqu'à l'instant t2 où il repasse au niveau haut. le diagramme suivant (h) représente le signal B' fourni par le compteur 42. le signal L' est, comme 1, au niveau haut jusqu'à l'instant t1 où le signal I déclenche le comptage. Conformément à ce qui a été indique précédemment, le signal L' reste au niveau haut pendant tout le temps du comptage (a+b périodes T), c'est-à-dire jusqu'à un instant t3. A2ce moment, le signal L' passe au niveau bas pour une courte durée, par exemple sensiblement égale à la période T, puis revient au niveau haut. le diagramme suivant (i) représente le signal de sortie de la porte ET 41, signal qui est appliqué effectivement au circuit C Ce signal est identique au signal d'horloge H sauf pendant la durée de la ligne supplémentaire (entre les instants t1 et t2) où il est nul. le diagramme suivant (j) représente le signal de sortie de la porte ET 44. Ce signal passe au niveau bas à to, passe au niveau haut à t1 reproduit le signal L' entre t1 et t2 et reste au niveau haut après t2. le dernier diagramme (k) représente le signal ST' fourni par le monostable 45 Celui-ci étant déclenché par les fronts descendants du signal représenté sur le diagramme 5j, le signal B' est au niveau bas sauf aux instants t et tg, où il passe au niveau haut pour une durée de plusieurs périodes T, fournissant ainsi des tops de synchronisation de trames sur le schéma, le premier (to) en début de trame impaire et le second (t3) en milieu de ligne supplémentaire. Il est à noter que sur les différents diagrammes de la figure 5, les temps d'établissement des signaux sont supposés négligeables par rapport à la période X, sauf en ce qui concerne les compteurs 40 et 42. le dispositif décrit figure 4 a l'avantage de conserver toute la souplesse d'utilisation du circuit contrôleur de visualisation C grace à l'utilisation des compteurs programmables 40 et 42 qui permettent de choisir un nombre quelconque de périodes X, c'est-à-dire de caractères X il ést ainsi possible d'avoir un nombre impair de caractères par ligne. Ea figure 6 représente un second mode de réalisation du schéma de la figure 3. Sur cette figure, on trouve - le signal d'horloge E fourni au contrôleur de vi sualisation Cv par l'intermédiaire de la porte ET 41 - le bistable 43 recevant le signal 5T et fournissant le signal I sur sa sortie Q, ainsi que son complé ment, appelé P, sur sa sortie Q - l'ensemble 32 assurant le comptage des lignes et des demi-lignes nécessaires à l'entreîaçage des trames - une porte logique OU 64, recevant le signal fourni par l'ensemble 32 et le signal P fourni par la bascule 43, cette porte 64 alimentant un circuit de calibration 65 qui est ici un monostable déclea ché sur le front montant du signal reçu, ce dernier circuit fournissant le signal ST' - le circuit de calibration 46 qui est identique à celui de la figure 4, et qui reçoit le signal , pour fournir le signal S 0 Dans ce mode de réalisation, l'ensemble 32 est sensiblement plus complexe que précédemment : : en effet, il comporte un compteur 62, un circuit bistable 60 du type bascule D, une porte logique ET 63 et une porte OU 66. La bascule 43 est connectée comme précédemment. Le signal I qu'elle fournit est dirigé d'une part vers la porte ET 63 et d'autre part vers une entrée de remise à zéro, ou entrée "clear", de la bascule 60. Cette bascule 60 reçoit sur son entrée 0K le signal de sortie, appelé U, du compteur 62 et sur son entrée D le signal disponible sur sa sortie Q. le compteur 62 reçoit'le signal d'horloge H et un signal &commat; G de de dé- clenchement du comptage. Le signal de sortie du compteur 62 (U) est dirigé en outre vers les portes EX 41 et 69. La porte 66 reçoit à la fois le signal Q de la bascule 60 et le signal de sortie, appelé V, de la porte ET 63. C'est le signal de sortie de la porte 66 qui constitue le signal G. Le fonctionnement du dispositif décrit sur la figure 6 apparaitra plus clairement à la lumière du chronogramme de la figure 7 (diagrammes a à j). Sur la figure-7 sont représentés en fonction du temps des signaux reçus par-le dispositif de la figure 6 ou fournis par lui. Il est à noter qu'un certain nombre de signaux n'ont pas été représentés sur la figure 7 du fait qu'ils sont identiques aux signaux correspondants représentés sur la figure 5. Le premier diagramme (a) reprend, pour la clarté de l'exposé, identiquement le signal Sr, du diagramme 5b. De la même manière, le second diagramme (b) reprend identiquement-pour le signal 5T le diagramme 5d. De même encore le troisième diagramme (c) qui représente le signal I fourni par la sortie Q de la bascule 43, reprend identiquement le diagramme 5e. Sur les différents diagrammes de la figure 7, les instants to, t1 et t2 sont définis comme pour la figure 5. le diagramme suivant (d) représente le signal P qui est le complément du signal I. le diagramme suivant (e) représente le signal U de'sortie du compteur 62. Ce compteur peut avantageusement être réalisé à l'aide du même circuit que les compteurs 40 et 42 de la figure 5 ; dans ce cas, il fonctionne selon le second mode décrit précédemment et il est programmé pour compter un nombre de carac tères égal à a+b, constituant une demi-ligne. Ce 2 comptage est déclenché par un signal reçu sur une seconde entrée (G) de ce compteur, ce signal étant illustré sur le diagramme 7h.A 1'instant t0, le signal G passe à l'état bas, puis repasse à l'état haut à l'instant t1,-déclenchazlt ainsi le comptage d1une demi-ligne, jusqu'à un instant t4 ; le signal U passe'donc au niveau bas une courte durée (au plus égale à T) après tt, à un instant t6, et reste à ce niveau jusqu'à l'instant t4. A l'instant t4, le signal G se trouve à nouveau au niveau haut, ce qui a pour effet de redéclencher un second comptage du compteur 62 à partir d'un instant t5 jusqu'à l'instant t2, le signal U repassant au niveau haut à l'instant t2. Le diagramme suivant (f) représente le signal V issu de la porte ET 63. Ce signal étant le résultat de l'opération logique U et I, il reste au niveau bas jusqu'à l'instant tl puis passe au niveau haut de l'instant t à l'instant t6y redescend au niveau bas de t6 à t4, remonte au niveau haut jusqu'à t5, repasse au niveau bas jusqu'à t2, puis reste au niveau haut après t2, jusqu'à la fin de la trame paire. Le diagramme suivant (g) représente le signal Q60 fourni par la sortie Q de la bascule 60. Ce signal reste au niveau bas jusqu'à l'instant t4, auquel il passe au niveau haut jusqu'à l'instant t2, et redescend au niveau bas après cet instant. le diagramme suivant (h) représente le signal G issu de la porte OU 66. Ce signal correspond à ltopé- ration logique V ou Q60 ; il passe à l'état bas à to, est à l'état haut de t1 à t6, repasse à l'état bas jusqu'à t4, instant auquel il passe à l'état haut jusqu'à la fin de la trame paire. le diagramme suivant (i) représente le signal obtenu à la sortie de la porte 64. Ce signal passe au niveau haut à l'instant to, passe au niveau bas à l'instant t1, repasse au niveau haut à l'instant t4 et enfin repasse au niveau bas à l'instant t3. Le diagramme suivant (j) illustre le signal S'T de synchronisation des trames obtenu par passage du signal précédent dans le monostable 65. Celui-ci étant déclenché par les fronts montants du signal qu'il reçoit, le signal précédent donne lieu sur le schéma à deux tops de synchronisation : le premier à l'instant-tO et le second à l'instant t4. Il apparaît ainsi qu'il est possible de réa-liser la fonction de comptage (ensemble 32) à l'aide d'un seul compteur programmable-(62). Toutefois on constate qu'une partie de la souplesse conférée par le circuit de contrôle de visualisation C V utilisé est perdue dans ce mode de réalisation du fait que le nombre de caractères par ligne doit ici impérativement être pair. Il est à noter que, dans l'un ou l'autre des modes de réalisation décrits ci-dessus, les opérations de comptage ont une durée qui n'est pas exactement égale à celle d'une ligne, du fait des temps de déclenchement des compteurs. Cependant, les essais effectués ont montré que -la visualisation ainsi réalisée n'est pas sensiblement perturbée. Ce dispositif, dans l'un ou l'autre de ses modes de réalisation, présente des qualités impor tantes de souplesse, de simplicité et donc de faible coût. le dispositif selon l'invention peut être utilisé en coopération avec tout circuit contrôleur de visualisation fournissant des signaux de synchronisation de ligne et de trame similaires à ceux décrits ci-dessus, c'est-à-dire obtenus à partir du signal d'horloge caractères. Ce dispositif est applicable à tout système comportant un écran cathodique sur lequel la visualisation d'informations est réalisée en lignes successives. R E V E N D I C A T I 0 N S 1. Dispositif de visualisation d'informations sur un écran cathodique sous forme de trames entre lacées, chaque trame étant constituée de lignes parallèles, ce dispositif étant caractérisé par le fait qu'il comporte - un circuit contrôleur de visualisation (Cv), rece vant un signal d'horloge (H) de période CT) et fournissant notamment un signal de synchronisation par ligne (Si,) et par trame (s,) obtenus à partir du signal d'horloge (H) - des moyens d'inliibition (31) de la réception du signal d'horloge (H) par le contrôleur (Cv), , pen- dant une durée sensiblement égale à celle de l'affichage d'une ligne, cette inhibition étant effectuée une fois toutes les deux trames - des moyens de comptage (32) des périodes du signal d'horloge (H), fournissant un premier signal sensi blement au milieu de la durée d'inhibition pré cédente - des moyens t34) assurant le mélange du premier signal au signal de synchronisation de trame (ST) fourni par le contrôleur (Cv) et la mise en forme 'du signal résultant, ces moyens réalisant ainsi un décalage du signal de synchronisation de trame (S) fourni par le contrôleur, sensiblement au milieu de la durée d'inhibition. 2. Dispositif selon la revendication 1, caractérisé par le fait que les moyens d'inhibition comportent une porte logique ET (41) dont la sortie est reliée au circuit contrôleur (CV), recevant le signal d'horloge (H) et un signal d'inhibition (L) fourni par les moyens de comptage. (32) tel que le signal d'horloge (H) ne soit pas transmis au circuit contrôleur pendant la durée d'inhibition. 3. Dispositif selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte de plus un circuit recevant le- signal de synchronisation de trame (S) et fournissant un deuxième signal logique (I) indiquent à tout instant la parité de la trame en cours de visualisation. 4. Dispositif selon la revendication 3, caractérisé par le fait que le circuit recevant le signal de synchronisation de trame (ST) est une bascule logique de type D. 5 Dispositif selon l'une des revendications précédentes, caractérisé par le fait que les moyens de comptage (32) comportent deux compteurs, recevant chacun le signal d'horloge (H), le premier compteur (40) fournissant le signal d'inhibition (L) aux moyens d'inhibition (31) et le second compteur (42) fournissant le premier signal (L) aux moyens de mélange. 6. Dispositif selon les revendications 3 et 5, caractérisé par le fait que les moyens de mélange comportent une porte logique ET (44) recevant le premier signal (L') et le deuxième signal (I). 7. Dispositif selon la revendication 3, caractérisé par le fait que les moyens de comptage (32) comportent: un compteur (62) fournissant le signal d'inhibition (U) ; un circuit logique bistable (60) de type D, recevant le signal d'inhibition (U) et fournissant le premier signal, et des circuits logiques (63, 66) assurant le déclenchement du comptage. 8. Dispositif selon la revendication 7, caractérisé par le fait que les moyens de mélange comportent une porte logique OU (65). 9. Système de visualisation d'informations comportant un écran cathodique sur lequel est réalisée la visualisation et des moyens de commande de ce dernier, caractérisé par le fait que ces moyens de commande comportent un dispositif selon l'une des revendications précédentes.