Brevet FR2471086A1 — publié le 19810612

L'invention a pour objet un circuit à transistors pour la réalisation de fonctions logiques. Jusqu'à présent, pour la réalisation d'une fonction logique déterminée, on utilise un circuit à transistors dans lequel les transistors sont en nombre déterminé et implantés suivant une disposition déterminée et reliés entre eux par des conducteurs en conformité d'un tracé déterminé. La réalisation d'un autre circuit logique fait appel à une disposition différente des transistors et des conducteurs dans leurs emplacements et/ou leurs nombres. Pour obtenir un circuit déterminé sur une tranche de silicium, on forme en conséquence, sur ladite tranche, par dopage, des transistors suivant une disposition déterminée en soumettant celle-ci à un ou des traitements chimiques et/ou physicochimiques et/ou physiques, les emplacements du traitement dépendant des perforations d'un masque, le procédé prévoyant l'obtention par métallisation, photogravure, etc., des conducteurs correspondant aux liaisons électriques à réaliser Il a été constaté que, suivant le degré de dopage, on ob- tient à volonté ou bien des transistors MOS à propriétés habit tuelles, ou bien des transistors du même type mais équivalant à un circuit ouvert ou équivalent à un court-circuit. L'invention a pour objet un procédé pour la réalisation par-un circuit intégré a transistors MOS d'une fonction logique faisant partie d'une multiplicité de fonctions logiques, caractérisé en ce qu'on élabore un schéma de transistors MOS ou de conducteurs propres à répondre à la multiplicité de fonctions logiques et en ce que, pour la réalisation d'une fonction logique parmi cette multiplicité, on conduit la fabrication des transistors MOS de manière que seuls soient amenés à l'état de transistors opératoires ceux des transistors portés sur un schéma correspondant à ladite fonction logique, les autres transistors n'étant pas opératoires pour le rôle habituel de transistors. L'invention vise un circuit à transistors MOS pour la réalisation d'une fonction logique, caractérisé en ce qu'il comporte non seulement des transistors pour la réalisation de ladite fonction mais d'autres transistors, mais dans un état qui leur fait jouer le rôle de circuits ouverts ou de courtscircuits. Suivant une forme de réalisation, le circuit intégré comprend huit transistors, associés par paires, deux paires ayant des entrées reliées l'une à l'autre et deux autres paires des entrées reliées l'une à l'autre, les couples formés par chacune des deux paires étant reliés entre eux par l'intermédiai- re de transistors montés en inverseurs. Dans la description qui suit, faite à titre d'exemple, on se réfère aux dessins annexés, dans lesquels la figure 1 est un schéma du circuit selon l'invention les figures 2 à 10 sont des schémas de circuits réalisables à partir du circuit selon la figure 1 la figure 11 est un schéma d'un dispositif de codage polynomial. Le circuit logique comprend un premier inverseur Io constitué par un transistor To dont la source So est mise à la masse et dont le circuit 11 du drain Do comprend un élément résistif 12 ; la grille Go sur laquelle est appliquée une première entrée E1 du circuit, est reliée par un conducteur 13 à un circuit 14 dont une extrémité 15 est reliée à la grille G1 d'un transistor T1 dont le drain D1 est relié par un conducteur 16 au drain D2 d'un transistor T2, la source S1 du transistor T1 étant reliée à la source S2 du transistor T par un conducteur 2 17. Les transistors T1 et T2 forment une première paire P1 de transistors. Le circuit logique comprend une seconde paire P2 de transistors T3 et T4, dont les éléments constitutifs sont reliés entre eux comme le sont les éléments constitutifs des transistors T1 et T2 de la première paire P1, par des conducteurs 18,19. Le conducteur 19 est mis à la masse par un conducteur 21 et le conducteur 18 est relié au conducteur 17 par un conducteur 22. La grille G3 du transistor T3 est reliée au drain Do du transistor To par un circuit 101. La grille G2 du transistor T2 est reliée par un circuit 23 à la grille G6 d'un transistor T6 faisant partie d'une troisième paire P3 de transistors, l'autre transistor T5 de la paire étant relié au transistor T6 de la même façon que sont reliés entre eux les transistors d'une même paire P1 et P2, par des conducteurs 24 et 25. La grille G du transistor T5 est reliée au circuit 14. Une quatrième paire P4 de transistors T7 et T8 est reliée à la paire P3 de la même façon que la paire P2 est reliée à la paire P1 par un conducteur 26 reliant entre eux, d'une part le conducteur 25 reliant la source S5 du transistor T5 à la source S6 du transistor T6 et, d'autre part le conducteur 28 reliant la source S7 du transistor T7 à la source S8 du transistor T8 , le conducteur 29 reliant les drains des transistors T7 et T8 étant mis à la masse par le conducteur 31. La grille G7 du transistor T7 est reliée par un circuit 102 à la grille G3 du transistor T3. La grille G4 du transistor T4 est reliée par un circuit 34 à la grille G8 du transistor T8. Le circuit 34 est relié par un circuit 35 à un second inverseur I2 constitué par un transistor T9 dont la grille Gg sur laquelle est appliquée une seconde entrée E2 du circuit, est reliée au circuit 35, la source Sg à la masse, et dont le circuit 36 du drain D9 comprend un élément résistif 37. Le drain Dg du transistor Tg est relié par un circuit 103 à la grille G6 du transistor T6. Le conducteur 16 reliant les drains D1 et D2 des transistors Tl et T2 est relié par un circuit 32 au conducteur 24 reliant les drains D5 et D6 des transistors T5 et T6 , la sortie S du circuit étant obtenue sur une extrémité d'un circuit 33 dont l'autre extrémité est reliée au conducteur 32. Un circuit 41, comprenant un élément résistif 42 est relié auxcircuits32 et 33. La tension de polarisation du circuit, de niveau logique +1, est appliquée aux conducteurs 11, 36, 41. On constate ainsi que le signal logique, par exemple A, appliqué à l'entrée E1 , se trouve appliqué aux grilles G1 et G5 et, inversé, aux grilles G3 et G7 Le signal logique, par exemple B, appliqué à l'entrée E2 , se trouve appliqué sur les grilles G4 et G8 et, inversé, aux grilles G2 et G6. Un tel circuit logique peut être utilisé pour la réalisation d'une multiplicité de fonctions logiques. Dans la réalisation selon la figure 2, seuls les transistors T1 et T4 sont des transistors opératoires à la manière habituelle. Les autres transistors sont du type jouant un rôle de circuit ouvert ou un rôle de court-circuit suivant une disposition quelconque, à condition qu'entre la sortie S et la masse ils n'établissent aucun circuit conducteur : ainsi, les transistors T2 et T3 sont ouverts, les transistors des paires P3 et P4 étant tels que le circuit compris entre le conducteur 31 et le conducteur 32 soit ouvert quels que soient A et B. Dans cette exécution, le circuit logique réalise la fonction NON-ET ou NAND.En effet,la sortie S n'est égale à 0 qie siA = 1 et B = 1 et le circuit réalise l'opération logique: s = A.B = A + B Dans l'exécution montrée sur la figure 3, seuls les transistors T2 et T3 sont dans le premier état ou état opératoire. Les autres transistors sont en leur état, ou bien équivalents à un circuit ouvert, ou bien équivalents à un courtcircuit de manière à ce que ce circuit réalise la fonction logique OU.Les signaux A et B sont appliqués aux grilles G3 et G2 et sur la sortie S est présent un signal logique S=A+B Dans l'execution montrée sur la figure 4, utilisant les transistors T1 et T8 t le circuit logique réalise la fonction NON OU, les paires P2 et P3 étant telles qu'elles réalisent un court-circuit, et les transistors T2 et T7 étant ouverts, ceci quels que soient les signaux A et B. Dans l'exécution montrée sur la figure 5, utilisant les transistors T3 et T6 , il réalise la fonction ET. Dans- l'exécution selon la figure 6, utilisant le transistor T1 , il réalise la fonction NEGATION ou fonction barre, la paire P2 réalisant un court-circuit et les paires P3 et P4 un circuit ouvert, ainsi que le transistor T2. Dans l'exécution montrée sur la figure 7, utilisant le transistor T3 , il réalise la fonction S=A , quel que soit B. Le circuit logique selon l'invention peut également réaliser des fonctions complexes. Dans l'exécution selon la figure 8, utilisant les transistors T2 , T3 , T5 et T8 , il réalise la fonction OU exclusif. Dans l'exécution selon la figure 9, utilisant les transistors T1 , T2 , T7 et T8 , il réalise la fonction NULLE. Dans l'exécution selon la figure 10, utilisant les transistors T1 , T3 , T6 et T8 , il réalise la fonction VRAI, les transistors T2 w T4 , T5 , T7 étant ouverts. Sur la figure 11 on a montré un registre R à plusieurs cases 51 , 512 , 513 , etc. Un premier circuit logique C1 du type montré sur la figure 1 a une entrée 521 reliée à la sortie 5 de la première case 511 et une seconde entrée 541 reliée à la sortie 532 de la case 512. La sortie 551 du circuit logique C1 est reliée à la première entrée 522 d'un second circuit logique C2 analogue au circuit logique C1 dont la seconde entree 542 est reliée à la sortie 533 de la troisième case 513 , etc. Un tel ensemble est propre à introduire un codage polynomial sur une information appliquée à l'entrée e du registre, et sans qu'il soit possible de déterminer le codage pour l'observation, même au microscope électronique, des circuits logiques et des conducteurs qui leur sont associés. REVENDICATIONS 1. Jeu de circuits à transistors MOS, caractérisé en ce qu'ils sont identiques entre eux au point de vue de la disposition des transistors et des connexions et que les circuits diffèrent de l'un à l'autre par l'état de leurs transistors constitutifs, à savoir état habituel, état équivalent à un circuit ouvert et état équivalent à un court-circuit. 2. Circuit à transistors faisant partie d'un jeu selon la revendication 1. 3. Dispositif de codage polynomial, caractérisé en ce qu'il comprend un registre à chacune des cases duquel est associé un circuit faisant partie d'un jeu selon la revendication 1.