Brevet FR2463456A1 — publié le 19810220

La présente invention concerne un procédé d'affichage de signaux logiques pour un appareil de mesure de signaux lo- giques. Les progrès réalisés récemment dans le domaine de la technologie numérique sont tels que les mesures de signaux numériques prennent une importance croissante, comme les me- sures de signaux analogiques. Les appareils de mesure de si- gnaux logiques ou les analyseurs logiques sont particulière- ment adaptés au réglage et à l'entretien des équipements nu- mériques tels que calculateurs numériques, calculateurs à pu- pitre, terminaux d'ordinateurs, ensembles de commande digi- taux, etc. Les capacités des analyseurs logiques pour la me- sure des signaux logiques avant les signaux de gachette et pour l'émission d'un signal de gachette lorsque les signaux logiques d'entrée satisfont un modèle logique prédéterminé conviennent pour mesurer le niveau logique ainsi que la dis- position par rapport au temps des signaux logiques des omni- bus d'adresses et de données d'un équipement numérique à vé- rifier. Les analyseurs logiques sont destinés à stocker une série de signaux logiques dans des mémoires avant d'afficher ces signaux logiques stockés sur des moyens d'affichage ap- propriés, par exemple sur un tube cathodique. Parmi divers autres modes, les analyseurs logiques ont un mode de tempori- sation parallèle pour afficher les signaux logiques stockés sur un diagramme de temporisation. La capacité de mémoire des analyseurs logiques peut 9tre augmentée-assez facilement si 1l on veut obtenir un plus grand nombre de signaux logiques. Ce- pendant, une zone d'affichage limitée des moyens d'affichage entraîne une diminution de la définition quand toutes les données stockées sont affichées en premier lieu, et en consé- quence une diminution du nombre de signaux logiques à affi- cher sur un diagramme de temporisation. La capacité de mémoi- re des analyseurs logiques conventionnels dépend de la zone d'affichage disponible sur les moyens d'affichage, et de la définition demandée. En d'autres termes, l'un des inconvé- nients des analyseurs logiques conventionnels réside dans leur impossibilité de stocker de grands bits de signaux logi- ques d'entrée à afficher sur un diagramme de temporisation. Pour observer en détail une partie des signaux logi- ques stockés, on étale la base de temps. Il existe deux ap- proches possibles pour l'étalement de la base de temps. La première consiste à augmenter le gain de l'amplificateur ho- rizontal en contrôlant le niveau de courant continu pour choisir la partie à agrandir, comme sur un oscilloscope. La deuxième consiste à faire varier la fréquence de temporisa- tion de l'affichage en contrôlant le signal d'adresse des moyens de mémoire pour choisir l'endroit d'agrandissement. Ce dernier procédé peut être plus pratique que le premier, - car on peut contrôler numériquement le facteur d'agrandisse- ment et l'emplacement d'agrandissement. En outre, on peut af- ficher par des moyens numériques le rapport entre les parties agrandies et non-agrandies, aussi bien que le rapport entre la partie agrandie et le point de déclenchement. Certains os- cilloscopes conventionnels comportent un affichage pour affi- cher un signal partiel à agrandir avec une intensité plus grande que le reste du signal avant l'affichage du signal agrandi, mais le signal agrandi ne peut pas être affiché en même temps que le signal non-agrandi. Bien que certains os- cilloscopes possèdent un autre mode permettant l'affichage simultané des deux signaux, cette technique ne peut pas être appliquée aux analyseurs logiques comportant un grand nombre de canaux d'entrée et une zone d'affichage limitée. On notera que les oscilloscopes conventionnels ont normalement deux ca- naux d'entrée, alors que les analyseurs logiques ont 8, 16, 32 canaux, ou plus. De plus, on ne peut obtenir aucune ihfor- mation numérique représentant le rapport d'agrandissement et l'endroit d'agrandissement avec le procédé d'agrandissement par contrôle du gain de l'amplificateur horizontal. Les os- cilloscopes conventionnels n'affichent le signal d'entrée qui après le point de déclenchement, ainsi il n'y a pas besoin d'indiquer le rapport entre la partie du signal d'entrée à agrandir et le point de déclenchement. Certains analyseurs logiques connus utilisent un mar- queur dans le mode non-agrandi pour indiquer le point de dé- part du signal d'entrée agrandi. Dans le cas d'un grand nom- bre de canaux d'entrée, il devient impossible d'afficher en même temps l'entrée partielle agrandie et les rapports de po- sition de l'entrée avant et après agrandissement. L'un des buts de la présente demande est ainsi de réaliser un procédé d'affichage de signaux logiques d'appa- reil de mesure de signaux logiques selon lequel une partie des signaux logiques stockés dans les moyens de mémoire est affichée à échelle agrandie tandis qu'on affiche simultané- ment les informations indiquant le rapport entre la partie agrandie et les signaux logiques complets. L'invention a aussi pour but de réaliser un procédé d'affichage de signaux logiques pour appareil de mesure de signaux logiques permettant de stocker davantage de bits que les dispositifs de stockage de bits connus qui sont définis par la zone d'affichage et la définition des moyens d'affi- chage. L'invention a aussi pour but de réaliser un procédé d'affichage de signaux logiques pour appareil de mesure de signaux logiques permettant d'afficher simultanément l'affi- chage agrandi et les informations indiquant le rapport entre les signaux avant et après agrandissement. Un procédé suivant l'invention, pour l'affichage de signaux logiques sur un appareil de mesure de signaux logi- ques, est caractérisé par les opérations suivantes: - stockage de signaux d'entrée logiques dans des moyens de mémoire; - affichage d'une partie sélectionnée des signaux d' entrée logiques sur les moyens d'affichage; - affichage, en même temps que ladite partie sélec- tionnée des signaux d'entrée logiques, d'informations indi- quant la relation entre cette partie sélectionnée des si- gnaux d'entrée logiques et les signaux logiques stockés. Suivant une caractéristique supplémentaire de l'in- vention, les informations sont constituées par le tracé d'une barre dont la longueur représente la capacité de la mémoire desdits moyens de mémoire, ou la totalité des signaux logi- ques stockés. Suivant une caractéristique supplémentaire de lrin- vention, le tracé de la barre est modulé pour indiquer la partie sélectionnée des signaux d'entrée logiques. Suivant une caractéristique' supplémentaire de l'in- vention, on sélectionne une partie des signaux logiques à af- ficher parmi les signaux logiques stockés. Suivant une caractéristique supplémentaire de l'in- vention, on change le rapport d'agrandissement des signaux logiques d'affichage en changeant la capacité de mémoire des moyens à mémoire pour le signal logique à afficher. Suivant une caractéristique supplémentaire de l'in- vention, on indique en chiffres la capacité desdits moyens de mémoire pour les signaux logiques affichés. Suivant une caractéristique supplémentaire de l'in- vention, les informations de déclenchement sont affichées sur les moyens d'affichage en même temps que les informations in- diquant la relation entre la partie sélectionnée des signaux d'entrée logiques et les signaux logiques stockés. Ainsi, les informations utilisées dans le cadre du procédé suivant l'invention comprennent une barre linéaire (ou barre indicatrice) d'une certaine longueur représentant la capacité de mémoire totale des moyens de mémoire, avec un repère indiquant la portion des signaux logiques des moyens de mémoire qui est réellement affichée. On notera cependant que la barre indicatrice est suffisamment étroite pour être affichée en même temps que plusieurs ondes de signaux logi- ques. Le dessin annexé, donné à titre d'exemple non limita- tif, permettra de mieux comprendre les caractéristiques de I' invention. - Figure 1 est un diagramme-blocs simplifié d'un ana- lyseur logique utilisé pour la mise en oeuvre du procédé sui- vant l'invention. - Figures 2 à 8 sont des vues montrant différents af- fichages, pour illustrer le procédé suivant l'invention. - Figure 9 est un diagramme de fonctionnement desti- né à expliquer le procédé d'affichage des informations sui- vant l'invention. - Figure 10 est un diagramme de fonctionnement desti- né à expliquer le mode d'affichage du point de déclenchement. Comme on peut le voir sur la figure 1, la sonde de données 10 comprend huit sondes actives ou passives, chacune d'entre elles reliant une borne d'entrée à la pointe de sonde correspondante. Les bornes correspondent à huit canaux 0 à 7. La sortie de la sonde de données 10 est appliquée d'une part à une mémoire à grande vitesse 14 et d'autre part à lecteur de mots 16 par l'intermédiaire d'un circuit d'entrée 12. Le lecteur de mots 16 qui reçoit les signaux logiques délivrés par une borne 20 reçoit également un signal de réarmement dy un omnibus bi-directionnel 26. La sortie du lecteur de mots 16 est appliquée à un compteur programmable 28 dont la sortie est appliquée ensuite à la mémoire à grande vitesse 14. Com- me on peut le voir, la mémoire 14, un générateur de tempori- sation 18, le compteur programmable 28, un processeur cen- tral 24, un clavier 22, une mémoire à lecture seule 32, une mémoire à accès aléatoire 30 et une mémoire à accès aléatoi- re d'affichage 34 sont reliés à l'omnibus 26. Le générateur 18 et une alimentation 40 sont reliés à tous les éléments, ou &a certains d'entre eux, bien que les liaisons correspondantes ne soient pas représentées. En service, un affichage semblable à celui de la fi- gure 2 apparaît sur l'écran d'affichage ou ensemble d'affi- chage 36 quand on place le contacteur de mise en marche en position de fonctionnement. L'affichage "PRL TIMING" visible sur la figure 2 signifie un mode d'affichage à temporisation parallèle des signaux d'entrée logiques. L'analyseur logique comprend en outre des modes d'état série et parallèle, et un mode de signature. " " indique le paramètre hexadécimal établissant les autres dispositions de paramètres binaire, octal et décimal disponibles. "SMPL" indique que les signaux logiques d'entrée font l'objet d'un échantillonnage sur les c6tés du signal de temporisation. En plus du mode "SMPL", il existe un mode "LATCH" identique au mode "SMPL" à cette dif- férence près que tout signal de transition tel qu'un bruit étroit au cours d'un signal de temporisation change le bit logique suivant. "POST" signifie que les signaux logiques suivant le signal de déclenchement sont sélectionnés. A part le mode "POST", il existe.aussi un mode "PREl" pour sélection- ner les signaux logiques seulement avant le signal de déclen- chement. "POS" signifie le mode logique positif, mais on peut aussi sélectionner le mode logique négatif."DATA = XX" à la deuxième ligne de l'écransur la figure 2 montre que l'opéra- teur veut mettre en place dans le lecteur de mots 16 à l'em- placement "XX" une combinaison de signaux logiques'-dentrée (valeur caractéristique) en mode hexadécimal ( a signifie hexadécimal) à fournir à la sonde de données 10. Pour la mise en place des nombres respectivement binaires, octaux, ou dé- cimaux, les affichages sont respectivement: R, [, ouE]. "DLY H = 0000 indique que l'opérateur introduit le compteur programmable 28 en retard logique pour placer une valeur ca- ractéristique à l'emplacement "ó000"en mode hexadécimal. "EXT j = X" à la troisième ligne de l'écran d'affichage mon- tre la combinaison de signaux logiques à appliquer à la borne , et l'opérateur place un nombre hexadécimal à l'emplace- ment "X". "SMPL = 50 ns" montre que la période d'échantillion- nage est 50 ns. Les nombres 0 à 7 à la gauche d'une série de lignes horizontales indiquent les numéros de canaux. L'opérateur presse alors les touches du clavier 22 pour sélectionner les paramètres nécessaires. Le processeur 24 traite alors le signal entré à partir du clavier conformé- ment aux instructions stockées dans la mémoire à lecture seu- le 32 et transfère les paramètres d'information dans la mé- moire d'affichage 34. Les informations stockées dans la mé- moire d'affichage 34 sont rappelées (ou rafraîchies) périodi- quement pour être affichées sur l'ensemble d'taffichage- 36 après transformation en un signal de télévision par le cir- cuit de commande d'affichage vidéo 38. Supposons que l'opéra- teur introduise les paramètres suivants: la combinaison lo- gique du lecteur de mots 16 à la sonde de données 10 étant "3F", en négligeant les signaux de la borne externe 20 (en laissant pour cela "X" comme affichage à la droite de "EXT [] les périodes d'échantillonnage et de retard numérique étant respectivement "2A6F" et "5's". En pressant la touche de dé- part du clavier 22, on obtient l'affichage de la figure 3. Le niveau logique du signal d'entrée détecté par la sonde de données 10 est transformé pour devenir le niveau dé- siré, tel que TTL-("transistor transistor logic", logique transistor transistor), ECL ("emitter coupled logic", logique couplée émetteur), etc., par le circuit d'entrée 12 compre- nant des comparateurs pour en juger le niveau logique d'en- trée. Le signal logique de forme d'onde issu du circuit 12 est appliqué à la mémoire à grande vitesse 14 et au lecteur de mots 16. La mémoire 14 stocke le signal de sortie du cir- cuit d'entrée 12 en synchronisme avec les impulsions de tem- porisation (ayant une période de 5éus ou une fréquence de 200 kHz dans ce cas particulier) provenant de l'oscillateur de temporisation 18. Lorsque le signal d'entrée est en ac- cord avec la combinaison logique "3F" placée dans le lecteur de mots 16, le générateur de mots 16 engendre un premier si- gnal de Commande qufil délivre au compteur 28. Ce premier si- lO gnal de commande initialise le compteur 28 pour le comptage des impulsions de temporisation. Dans ce cas particulier, la capacité de mémoire est de 252 bits par canal. Le mode de dé- clenchement "POST" est destiné à stocker 12 bits avant l'im- pulsion de déclenchement. Ainsi, le compteur 28 compte 2A6F (équivalent à 10863 en décimal) + (252 - 12) (tous deux en système décimal) avant d'engendrer un deuxième signal de com- mande à appliquer à la mémoire 14. Si on a choisi le mode de déclenchement "PRE"', 12 bits sont aussi stockés après le si- gnal de déclenchement et le compteur 28 compte "2A6F" + 12 (en décimal) avant d'engendrer le deuxième signal de commande précité. Dans ce cas, le temps de retard numérique est de: s x 2A6F = 53,75 ms en décimal. Le lecteur de mots 16 et le compteur programmable 28 sont tous deux commandés par-le cla- vier 22 au moyen du processeur 24 et de l'omnibus 26. A ré- ception du deuxième signal de commande, la mémoire 14 inter- rompt le stockage des signaux logiques d'entrée. Cela signi- fie que la mémoire 14 ne stocke les signaux logiques qu'avant l'apparition du deuxième signal de contrôle. Les données stockées dans la mémoire 14 sont transférées dans la mémoire de processeur 30, Comme on Ira déjà dit, la limitation inhérente à la définition et à la zone d'affichage de l'en- semble d'affichage 36 ne permet que l'affichage de 168 bits, malgré une capacité de mémoire de 252 bits par canal. Cela signifie qu'on ne peut afficher sur Ilensemble d'affichage à trame 36 qu'une partie des informations stockées. Il devient alors nécessaire d'identifier les informa- tions affichées par rapport à l'intégralité des données stockées correspondant a la capacité de mémoire. Une pression sur la touche de fenêtre du clavier 22 affiche "WDO", repré- sentant le mode de fenêtre, 168 bits de données d'entrée et la barre indicatrice. La longueur totale de la barre indica- trice représente la capacité de mémoire maximum, tandis que la zone blanche, la zone noire et "0" représentent respecti- vement la portion affichée, la portion non-affichée des si- gnaux logiques d'entrée et le point de déclenchement. Ces in- formations sont traitées par le processeur 24 à réception des instruct ions. Une nouvelle pression sur la touche de fenêtre étale la base de temps, comme montré sur la figure 6. Le rapport d' agrandissement est 168/84 = 2. Dans ce cas, chaque bit de donnée stocké dans la mémoire de processeur 30 est transféré à la mémoire d'affichage 34 toutes les deux impulsions de temporisation, ce qui modifie le contenu de la mémoire d'af- fichage 34. Comme on peut le voir sur la figure 7, une nou- velle pression sur la touche de fenêtre agrandit le signal affiché dans un rapport de quatre par rapport à la figure 5. Chaque bit de donnée stocké dans la mémoire de processeur 30 est transféré dans la mémoire d'affichage 34 toutes les qua- tre impulsions de temporisation. Un contrôle de position du clavier 22 commande la portion à afficher. Le signal de com- mande de position émis par le clavier 22 est capté par le processeur 24 qui sélectionne l'adresse de la mémoire de pro- cesseur 30 en fonction du signal de commande de position quand les données de la mémoire de processeur 30 sont trans- férées dans la mémoire 34. La figure 8 montre comment l'affi- chage des indications varient quand on commande la position d'affichage. Les figures 8A et 8B correspondent au mode de déclenchement "POST", tandis que les figures 8C à 8G corres- pondent au mode de déclenchement "PRE". La figure 9 est un diagramme de fonctionnement desti- né à expliquer le procédé d'affichage de l'information. Après que le mode de fenêtre ait été sélectionné, le point indicateur d'affichage se déplace jusqu'à l'extrémité gauche de la barre indicatrice au pas 50, et le processeur 24 juge au pas 52 si le rapport d'agrandissement est unitaire ou non. La barre indicatrice est divisée en 21 parties distinctives comportant chacune 72 bytes. Avec le rapport d'agrandissement unitaire, le mode nonagrandi affiche 168 bytes (168 bits x 8 canaux = 12 bits x 14 parties). Le processeur 24 compte 14 parties au pas 54. Pour tout autre mode autre que le rapport d'agrandissement unitaire, le processeur 24 juge si le fac- teur d'agrandissement est 2 ou non. S'il juge que le facteur d'agrandissement est 2, on obtient un affichage de 84 bytes de données (84 bits x 8 canaux = 12 bits x 7 parties) et le processeur 24 compte 7 parties au pas 58. Si le rapport dl agrandissement n'est pas 2, le processeur juge au pas 60 si ledit rapport est 4 ou non. Si le rapport d'agrandissement est 4, on obtient I1affichage de 42 bytes de données (42 bits x 8 canaux = 12 bits x 4 parties), le processeur 24 comptant 4 parties au pas 62. Si le rapport dragrandissement n'est pas 4, le pas 64 conduit le système à exécuter automatiquement le mode d'agrandissement au pas 62, en évitant ainsi toute er- reur. La descriptionquiprécède révèle que la position d'af- fichage peut être commandée par la commande de position du clavier 22. Le processeur 24 capte alors la position d'affi- chage au pas 66, et le pas suivant 68 soustrait 12 à la posi- tion d'affichage. Le pas 70 juge si le résultat est positif ou négatif. S'il est positif, il en résulte l'apparition d'une partie noire O au point indicateur d'affichage au pas 72. Après affichage de la partie noire, le point indicateur d' affichage avance vers la partie suivante au pas 74 avant de retourner au pas 68. Si le résultat de la soustraction effec- tuée au pas 70 est négatif, le pas,6 est exécuté pour ajou- ter 12 au résultat. On juge au pas 78 si l'addition est égale à zéro ou non. Si elle est égale à zéro, plusieurs parties blanches C sont affichées au pas 80. Le nombre de parties blanches dépend seulement du facteur d'agrandissement sélec- tionné, soit 14, 7 et 4 pour les facteurs d'agrandissement de 1, 2 et 4, respectivement. Après affichage de plusieurs par- ties blanches, on affiche une partie noire au pas 82 et le point indicateur d'affichage avance vers la partie suivante au pas 84. Le processeur 24 juge au pas 86 si l'affichage des informat ions a été ou non achevé. En cas de non-achèvement, le fonctionnement reprend au pas 82. En cas d'achèvement, le fonctionnement s'interrompt, - 10 On revient à présent au pas 78. Si le résultat de 1' addition est différent de zéro,on obtient l'affichage d'une première partie noire et blanchehl avec le noir dans la moi- tié gauche et le blanc dans la moitié droite. Le point indi- cateur d'affichage avance jusqu'à la partie suivante au pas , et affiche une partie blanche Eaau pas 92, comme au pas 80. Une deuxième partie noire et blanche E1, le noir et le blanc inversés par rapport à la première partie noire et blanche,est alors affichée au pas 94. Le point indicateur d' affichage avance jusqu'à la partie suivante au pas 96 pour - exécuter le pas 86. La barre indicatrice est ainsi divisée en 21 parties comprenant deux parties noires et blanches aux pas 88 et 94. * La figure 10 est un diagramme de fonctionnement illus- trant le mode d'affichage du point de déclenchement. Tout dl abord, le processeur 24 détecte le point de déclenchement au pas 98 pour juger au pas 100 si on a choisi le mode de dé- clenchement "POST". Le point indicateur d'affichage se rend au pas 102 à l'extrémité gauche pour le mode de déclenchement "POST", et à l'extrémité droite au pas 106 pour le mode "PRE"I Une marque "O" d'indication de point de--déclenchement est af- fichée au pas 104 au point de déclenchement, pour afficher le point de déclenchement. Comme on l'a déjà dit, I'invention a pour but d'affi- cher une partie déterminée des signaux logiques stockés en mémoire en même temps que la position de ladite partie par rapport à l'ensemble des signaux logiques. Un analyseur logi- que auquel cette invention est applicable stocke les signaux logiques audelà de la capacité de mémoire déterminée par la zone d'affichage et la définition de l'ensemble d'affichage. La présente invention donne en outre à l'opérateur des moyens pratiques d'identification de la position de la portion agran- die par rapport à la capacité de mémoire. Bien que la description qui précède concerne une mise en oeuvre préférée de lrinvention, les spécialistes compren- dront que diverses modifications puissent être effectuées sans que l'on sorte du cadre de l'invention. REVENDICATIONS 1. Procédé pour l'affichage de signaux logiques sur un appareil de mesure de signaux logiques, caractérisé par les opérations suivantes: - stockage de signaux d'entrée logiques dans des moyens de mémoire; - affichage d'une partie sélectionnée des signaux d' entrée logiques sur les moyens d'affichage; - affichage, en même temps que ladite partie sélec- tionnée des signaux d'entrée logiques, d'informations indi- quant la relation entre cette partie sélectionnée des signaux d'entrée logiques et les signaux logiques stockés. 2. Procédé suivant la revendication 1, caractérisé en ce que les informations sont constituées par le tracé d' une barre dont la longueur représente la capacité de la mé- moire desdits moyens de mémoire, ou la totalité des signaux logiques stockés. 3. Procédé suivant la revendication 2, caractérisé en ce que le tracé de la barre est modulé pour indiquer la par- tie sélectionnée des signaux d'entrée logiques. 4. Procédé suivant la revendication 1, caractérisé en ce qu'on sélectionne une partie des signaux logiques à affi- cher parmi les signaux logiques stockés. 5. Procédé suivant l'une quelconque des revendica- tions 1 et 4, caractérisé en ce qu'on change le rapport d' agrandissement des signaux logiques en changeant la capacité de mémoire des moyens à mémoire pour le signal logique à af- ficher. 6. Procédé suivant la revendication 5, caractérisé en ce qu'on indique en chiffres la capacité desdits moyens de mémoire pour les signaux logiques à afficher. 7. Procédé suivant la revendication 1,-caractérisé en ce que les informations relatives au déclenchement sont affichées sur les moyens d'affichage en même temps que les informations indiquant la relation entre la partie sélection- née des signaux d'entrée logiques et les signaux logiques stockés.