Brevet FR2472231A1 — publié le 19810626

i La présente invention concerne un dispositif d'adressage d'éléments d'informations dans une table à plusieurs entrées, enregistrée dans une mûmoire. Cette invention s'applique aux unités de traitement de l'informa- tion et plus particuliirement à l'adressage d'éléments d'in- formations situés dans des tables contenues dans la mémoire centrale de ces unités de traitement. On sait qu'une table rangée dans une mémoire éta- blit une sorrespondance entre les informations que lion recherche et des informations d'entrée qui permettent de trouver ces informations recherchiées. Généralement. pour rechercher les informations contenues dans une table inscri- te dans une mémoire, il est nécessai-re de disposer d'un "pointeur" quidécrit successivement les adresses des en- j 5 trées en regard desquelles sont rangées des informations. Actuellement, les dispositifs connus qui permettent d'acce-. der à des informations cimpiexes contenues dans une table enregistrée dans une mémoire n'interviennent qu'après trai- tement lugiciel ou micrologiciel imporxtant; dans la plu- part des cas, il est nécessaire que l'oporateur indique, dans une instruction d'accès à un é!ment d' inrformations contenu clans une table, un grand nomrbre de parainb ires pour permettre cet accàso Les dispositifs connus Oit dwt',c 'ou.C iîonvnient 2- susbs6quent d'accaparer un "temps machi:c: imporia:'t, ce qui entraine une d:,Lminutuon des performnric:es diS unités de traitement de!'informmiion utilisant ces dispositifs. L'invention a pour but de remédier à ces incon- v6niErnt. et noi:arnment de réaliser un dispositif d'adressage M é.iélents d.nformations dans une table à p!usieurs entrées, enregistrée Fans une mmci.re évitan - un trai.tenment logiciel ou micrologiciel important et entraînant ainsi un gain de temps substantiel dans l'accès à des éléments d'informations complexes contenus dans une table à plusieurs cellules, dites entrées. L'invention a pour objet un dispositif d'adressage B 681 2 DC 2 2472231 d'éléments d'informations dans une table à plusieurs entrées, enregistrée dans une mémoire M, caractérisé en ce qu'il comprend des moyens d'enregistrement (J) de pointeurs (PTR) désignant des entrées de référence TR de la table (T) et d'enregistrement (TBSZ) de la taille (t) représentant le nombre de multiplets d'informations enregistrés en regard de chaque entrée de la table, des-moyens d'enregistrement (TIDX) du rang (i) qu'occupe l'entrée contenant l'élément (E) à adresser par rapport à une entrée de référence (TR), (i) et (t) étant des entiers, des moyens d'enregistrement (TPA,RD), permettant de sélectionner d'une part les moyens d'enregistrement J des pointeurs (PTR) et de la taille (TBSZ) et d'autre part les moyens d'enregistrement (TIDX) du rang i de l'entrée à adresser par rapport à l'entrée de référence TR et, des moyens pour adresser ledit élément (E) à partir de l'entrée de référence (TR), de la taille t, du rang i et-de la valeur de la position d dudit élément par rapport au début de l'entrée contenant ledit élément, la valeur de la position d provenant d'un mot de microprogram- me contenu dans les moyens d'enregistrement (RD) qui permet- tent de sélectionner les moyens d'enregistrement (TIDX) du rang i de l'entrée à adresser. Selon une autre caractéristique de l'invention, les moyens pour adresser ledit élément (E} comprennent un circuit multiplieur (2) dont les entrées sont reliées à des sorties des moyens d'enregistrement (J) de la taille t des entrées de la table, à des sorties des moyens d'enregistre- ment (TIDX) du rang i de l'entrée contenant l'élément à adresser et à des sorties des moyens d'enregistrement RD de la position d; un circuit additionneur (6) dont les entrées sont connectées à des sorties du circuit multiplieur (2) et à des sorties des moyens d'enregistrement (J) du pointeur sur l'entrée de référence (TR) de la table (T), et un regis- tre (RA) d'adresses réelles dont les entrées sont reliées aux sorties du circuit additionneur (6) et dont les sorties commandent un circuit (7) d'adressage de la mémoire. B 6812 DC Selon une autre caractéristique, les moyens d'en- registrement (TIDX,J) du rang i et de la taille t sont constitués par des registres binaires. Selon une caractéristique avantageuse la taille t des entrées de la table étant de forme t = 2, n désignant un nombre entier fixe pour une table donnée, le circuit multiplieur est un circuit dêcaleur apte à décaler de n rangs vers la gauche le contenu du registre contenant sous forme binaire la valeur du rang i de l'entrée correspondant à l'élément à adresser, de manière à former le produit i x t, puis à additionner à ce produit, la valeur de la position d. Selon une autre caractéristique, le dispositif comprend en outre un registre d'adressa de limite de zones de mémoire, chaque élément à adresser occupant dans la mé- moire une position relative prédéterminée par rapport à une limite de la zone dans laquelle il est inscrit, et un comparateur à seuil pour comparer le contenu du registre d'adresses réelles avec le contenu du registre d'adresses de limites de zone, ce comparateur recevant en outre, en provenance des moyens d'enregistrement, des in-formations binaires concernant la position relative de l'élément dans la table par rapport à la limite de la zone de mémoire dans laquelle il est inscrit, de sorte qu'un signal d'erreur apparaisse en sortie de ce comparateur lorsque la différen- ce entre l'adresse réelle de l'élément de la table et lta- dresse de limite de zone ne correspond pas aux informations concernant la position relative de l'élément par rapport à la limite de zone de mémoire dans laquelle il est inscrit. Selon une autre caractéristique, les registres des moyens d'enregistrement contenant les valeurs binaires représentatives de la taille t de chaque entrée contiennent en outre des valeurs binaires représentatives du nombre maximal d'entrées de la table, un autre comparateur à seuil étant relié par ses entrées, d'une part aux sorties de ces registres et, d'autre part, aux sorties de registres des B 6812 DC é472231- moyens d'enregistrement qui contiennent les valeurs binaires représentatives du rang i, de sorte qu'un signal d'erreur apparaisse en sortie du comparateur lorsque la valeur du rang i dépasse le nombre maximal d'entrées de la table. Selon une autre caractéristique, les informations binaires concernant la position relative de la table par rapport à la limite de la zone de la mémoire dans laquelle elle est inscrite sont enregistrées dans les registres des moyens d'enregistrement contenant les valeurs binaires re- présentatives de la taille des entrées de la table. Enfin, le dispositif de l'invention s'applique à l'adressage d'éléments dans des tables contenues dans la mémoire centrale d'une unité de traitement de l'informa- tion. D'autres caractéristiques et avantages de l'in- vention ressortiront encore de la description qui va suivre, donnée en référence à la figure annexéeiqui représente sché- matiquement un dispositif conforme à l'invention. La figure représente schématiquement un dispositif conforme à l'invention pour l'adressage d'éléments d'infor- mations tels que l'élément E, dans une table T à plusieurs entrées io, il, i2, etc..., enregistrée dans une mémoire M qui peut être la mémoire centrale d'une unité de traitement - par exemple de l'information. La table T contientddes microinstructions; elle occupe dans la mémoire une position relative prédéter- minée par rapport à une limite BA de zones M1, M2 de cette mémoire; cette limite fixe, par exemple, la délimitation de la mémoire en deux zones M1i M2, la zone M1 pouvant être réservée à la mémorisation de microinstructions tandis que la zone M2 peut être réservée- à la mémorisation d'instruc- tions. En regard de chacune des entrées iî, i1l i2... de la table T sont enregistrés des multiplets d'informations. La zone Mó contient des informations qui sont visibles uniquement du micrologiciel, tandis que la zone M2 contient des informations visibles à la fois du logiciel et du micro- B 6812 DC logiciel. Le contrôle de limite, qui, comme on le verra plus loin, est réalisé grâce au dispositif de l'invention, a pour but d'interdire au logiciel d'accéder aux informa- tions de la zone M11 auxquelles il ne doit pas avoir accès. Dans l'exemple représenté sur la figure, on a supposé qu'en regard de chacune des entrées sont.enregis- trés 8 multiplets d'informations, chaque multiplet étant formé, par exemple, d'un octet; l'élément E que l'on désire adresser est situé dans l'octet de rang 2 de la troisième entrée i2, c'est- à-dire dans l'octet de rang 18 par rapport au début de l'-entrée de référence TR, si l'on considère que le premier octet situé dans la première entrée de la table occupe le rang zéro. Il est bien évident que le multiplet choisi pour 1.5 l'exemple considéré, est un octet, c'est-à-dire un ensemble de 8 éléments binaires ou bits, mais ce multiplet pourrait désigner un ensemble comportant un nombre différent de bits. La table ainsi définie par ses entrées est aussi définie par la taille t de ses entrées.-La taille t d'une entrée désigne le nombre de multiplets contenus dans chaque entrée. Le dispositif de l'invention permet, grâce à des informations contenues dans une instruction ou une micro- instruction d'entrée, de repérer l'élément d'information E situé en regard de l'entrée i2 et occupant la position d ou OFFSET, par rapport au début de cette entrée. d indi- que le déplacement en multiplets, (en octets dans l'exemple choisi) par rapport au début de l'entrée considérée. L'élé- ment E peut être par exemple un octet dans l'entrée de 8 octets. Le repérage de l'élément E dans la table T, s'opère à partir de moyens d'enregistrement constitués par deux registres RD et TPA qui sont chargés respectivement par un mot de microprogramme provenant du logiciel et par un mot de microprogramme ou des informations, provenant d'un BUS de l'unité de traitement qui utilise le dispositif. Le mot de microprogramme ou les informations contenus dans le registre TPA permettent de sélectionner des moyens d'en- registrement J de pointeurs et de tailles d'entrées, re- latifs à la table T. Les moyens d'enregistrement J sont B 6812 DC constitués par un banc ou table de registres Jo, J1l... chargés à l'initialisation du dispositif et qui sont qualifiés de. registres de pointage et de dimensions de ta- ble. Le mot de microprogramme enregistré dans le re- gistre RD permet de sélectionner des moyens d'enregistre- ment TIDX constitués par un banc ou table de registres TIo, TI1,... qualifiés de registres d'indexation, chargés à l'initialisation du dispositif. Les registres RD et TPA, permettent, grâce aux informations qu'ils contiennent, - d'adresser l'élément E dans la table T. Les registres J0, J1,... contiennent des informations PTR de pointage d'une entrée de référence TR de la table T et des informations TESZ concernant notamment la taille t des entrées de la table. Cette taille t est exprimée sous la forme t 2n et représente le nombre d'octets d'informations enregistrés en regard de chaque entrée. Dans l'exemple décrit, le registre JO, pointé grâce aux informations TPO, contient donc des informations PTR qui vont permettre de pointer une entrée de référence TR de la table T (correspondant à l'entrée io de rang i = 0- par exemple) et des informations TBSZ qui concernent plus particulièrement la taille t des entrées. de la table; dans l'exemple considéré t = 23. Le registre JO contient également des informations concernant la position relative de l'élément E par rapport à la limite BA des zones M1 et M2 de la mémoire M, et des informations représentatives du nombre maximal m d'entrées de la table T. Les registres de la table TIDX Contiennent des informations IDX concernant le rang i de l'entrée contenant l'élément à adresser; ce rang est qualifié d'in- dex et permet l'adressage de l'entrée considérée en prenant pour adresse de référence ou adresse de base, celle de l'entrée de référence TR pointée, grâce à certaines des informations PTR du registre J0, dans l'exemple considéré. B 6812 DC Les registres J et TIDX peuvent être qualifiés respective- ment de registre descripteur de table et de registre d'indexation de l'entrée dans la table. La valeur du déca- lage d ou offset de l'élément E à adresser, par rapport au début de l'entrée considérée, est fournie par les infor- mations contenues dans le mot de microprogramme enregistré dans le registre RD. Enfin, le dispositif de l'invention comprend des moyens 1 pour adresser l'élément E, à partir de l'entrée de référence TR, de la taille t = 2n de l'entrée contenant l'élément'à adresser, du rang i de cette entrée par rapport à l'entrée de référence, et de la position d ou OFFSET de l'élément E, par rapport au début de l'entrée dans laquelle est contenue cet élément. Les moyens 1 d'adressage de l'élé- ment E comprennent un circuit multiplieur 2 dont les entrées 3 sont reliées aux sorties de la table J dans laquelle le registre JO par exemple, contient les informations TBSZ concernant la taille t des entrées de la table T-. Les entrées 4 du circuit multiplieur 2, sont reliées aux sorties de la table TIDX dans laquelle le registre TI0 contient les informations IDX concernant le rang de l'entrée qui contient l'élément E à adresser par rapport à l'entrée de référence TR. Dans l'exemple considéré, le rang. de l'entrée i2, par rapport à l'entrée de référence TR, est égal à 2, si l'on considère que la première entrée i0 a pour rang 0. Comme indiqué plus haut, huit octets sont enre- gistrés en regard de chaque entrée et la taille t des en- trées de la table T est donc égale à 23. Le circuit multi- plieur 2 reçoit en outre, la valeur du décalage ou offset d. On obtient de manière connue, en sortie de ce multiplieur, des informations binaires concernant la somme (i x t) + d. Les moyens 1 d'adressage de l'élément E compren- nent également un circuit additionneur 6 dont les entrées sont connectées d'une part aux sorties du circuit multiplieur B 6812 DC 2 et, d'autre part, aux sorties de la table J dans laquelle le registre J0 sélectionné contient les informations PTR de pointage de l'entrée de référence TR de la table T. Les sorties du circuit additionneur 6 délivrent des informations binaires concernant la somme TR + (i x t)+d. Ces informa- tions binaires sont enregistrées dans un registre RA d'a- dresses réelles; tous les registres du dispositif sont bien entendu des registres binaires. Les sorties du regis- tre RA sont reliées aux entrées d'un circuit 7 commandant l'adressage de la mémoire M. L'adressage de l'élément E est ainsi réalisé, puisque le circuit de commande d'adres- sage 7 reçoit: l'adresse de l'entrée de référence TR de la table T, le produit i x t, qui comme on le verra par la suite, donne l'adresse de l'entrée dans laquelle est contenu l'élément E par rapport à l'entrée de référence TR, et l'OFFSET d qui donne le décalage de l'élément E par rapport au début de l'entrée considérée. Le circuit multiplieur 2 est un circuit décaleur dont on va expliquer le fonctionnement. Un circuit déca- leur de ce type est décrit dans le brevet américain NI 3 967 101,et sa structure ne sera pas décrite en détail. Ce circuit agit de la manière suivante: la taille t qui représente le nombre de mots d'informations enregistrés en regard de chaque entrée de la table est exprimée sous la n forme t = 2n. Dans l'exemple décrit, la taille t des entrées de la table est de 8 octets, et il en résulte que n = 3. Ce nombre n est exprimé sous forme binaire par certaines des informations TBSZ contenues dans l'un des registres de la table J, dont l'adresse a été sélectionnée par les informations TP0 par exemple. Le nombre i qui désigne l'in- dex ou rang de l'entrée recherchée, par rapport à l'entrée de référence d'adresse TR, est contenu sous forme binaire dans les informations IDX enregistrées dans l'un des regis- tres de la table TIDX. B 6812 DC Dans l'exemple considéré, l'élément E se trouve en regard de l'entrée i2 de rang 2. Il en résulte qu'effec- tuer le produit i x t, dans l'exemple considéré, revient à effectuer l'opération 2 x 8 = 16 qui, en code binaire, -s'ex- prime sous la forme 1,0, 0, 0, 0. Le rang i = 2 s'exprime sous forme binaire: 0, 1, 0. Le produit i x t = 16 s'ex- prime sous la forme 1, 0, 0, 0, 0 en code binaire et cette opération revient à décaler de 3 bits vers la gauche tous les bits contenus dans l'expression binaire 0, 1, 0 du rang i = 2 de l'entrée i2. La valeur de ce décalage correspond à la valeur de n contenue dans l'expression de la taille t - 2n des entrées de la table T. Dans l'exemple considéré, n = 3, ce qui corres- pond bien à un décalage de 3 bits vers la gauche. L'adresse de l'entrée dans laquelle est contenu l'élément E est donc l'adresse 16 par rapport à l'entrée de référence TR. Si la table présentait des entrées de dimension t = 2n = 4, on aurait n = 2 et, si comme précédemment, i = 2, l'entrée contenant l'élément E aurait pour adresse 4 x 2 = 8. Dans cette opération, pour obtenir le produit i x t = 8, il suffit de décaler de n = 2 rangs vers la gauche l'expres- sion binaiie de i = 2. Ce décalage permet d'obtenir une expression binaire correspondant à la valeur B. En fait, le circuit multiplieur 2 est un décaleur logarithmique qui décale l'expression binaire du rang i d'un nombre de bits égal à log2 tn = nlog2t, ce qui revient à décaler de n bits vers la gauche l'expression binaire de i, puisque t = 2. Multiplier par 2n en opération binaire revient en effet à décaler de n rangs vers la gauche l'expression binaire du n nombre qui est multiplié par 2n. Il en résulte que dans les informations TBSZ, il suffit de prévoir l'expression binaire de n pour pouvoir effectuer par la suite le produit i x t, grâce au décaleur 2. Ce décaleur permet en outre, de manière connue, d'additionner la valeur d de l'offset, au produit i x t, par simple décalage. B 6812 DC. Le dispositif comprend aussi un registre BAR qui contient des adresses de limites de zones de la mémoire M;-dans l'exemple considéré, le registre BAR contient l'adresse de la-limite BA qui divise la mémoire M en deux zones M1V M2 qui, comme on lta vu plus haut, peuvent être réservées respectivement à la mémorisation d'informations invisibles ou visibles du logiciel. L'élé- ment à adresser E, occupe une position relative prédéter- minée par rapport à la limite BA de la zone dans laquelle il est inscrit. Dans l'exemple considéré, l'élément E est au- dessus de la limite BA; dans la zone M1 cette position relative prédéterminée de l'élément E par rapport à la limite BA peut être repérée par des informations binaires 1s contenues dans les informations TBSZ du registre sélection- né dans la table J; ces informations indiquent si l'entrée; en regard de laquelle se trouve l'élément E est situé en- dessus ou en-dessous de la limite de zones BA. En fait, ces informations indiquent essentiellement si l'adresse ou le rang de l'entrée concernée est inférieure ou supé- rieure à l'adresse de limite de zone contenue dans le registre de limite de zone BAR. Le dispositif comprend aussi un comparateur à seuil 8 qui permet de comparer le contenu du registre d'adresses réelles RA, avec le contenu du registre d'adresses de limites de zones BAR; ce compa- rateur reçoit en outre, en provenance du registre concerné dans la table J, une partie des informations binaires TBSZ concernant la position relative de l'élément E dans la table T, par rapport à la limite BA de la zone dans laquelle il est inscrit. Ce comparateur délivre un signal d'erreur sur une sortie 10, lorsque la différence entre l'adresse réelle de l'élément E et l'adresse BAR de limite de zone BA ne correspond pas aux informations concernant la position relative de l'élément E par rapport à la limite de la zone de mémoire dans laquelle cet élément est inscrit. B 6812 DC Enfin, les informations binaires TBSZ contenues dans les registres de la table J comprennent en outre des valeurs binaires représentatives du nombre maximal m d'en- trées de la table T. Un autre comparateur à seuil 9 présente des entrées qui sont reliées d'une part aux sorties des registres de la table J, de manière à recevoir certaines des informations TBSZ concernant le nombre maximal m d'entrée de la table T. D'autres entrées de ce comparateur sont re- liées aux sorties des registres du banc de registres TIDX de manière à recevoir les informations binaires IDX concer- nant la valeur de l'index i représentatif du rang de l'en- trée concernée dans la table T, par rapport à l'entrée de référence TR. Ce comparateur délivre un signal d'erreur sur sa sortie 11, lorsque la valeur du rang i de l'entrée sé- lectionnée dépasse le nombre maximal M d'entrées de la table T Le dispositif qui vient d'être décrit permet bien d'atteindre les buts mentionnés plus haut. Il permet d'adresser rapidement des éléments d'informations dans une table à plusieurs entrées, enregistrée dans une. mémoire, en évitant un traitement logiciel ou micrologiciel important; il favorise ainsi un gain de temps substantiel dans l'accès à des éléments d'informations complexes, contenus dans une table située dans la memoire centrale d'une unité de trai- tement de l'information. B 6812 DC -1.-Il'--.-,.-- r REVENDICATIONS 1. Dispositif d'adressage d'éléments d'informa- tions dans une table à plusieurs entrées, enregistrée dans une mémoire, caractérisé en ce qu'il comprend des moyens d'enregistrement (J) de pointeurs (PTR) désignant des en- trées de référence TR de la table (T) et d'enregistrement (TBSZ) de la taille (t) représentant le nombre de multi- plets d'informations enregistrés en regard de chaque entrée de la table, des moyens d'enregistrement (TIDX) du rang (i) qu'occupe l'entrée contenant l'élément (E) à adresser par rapport à une entrée de référence (TR), (i) et (t) étant des entiers, des moyens d'enregistrement (TPA, RD), per- mettant de sélectionner respectivement d'une part, les moyens d'enregistrement J de pointeurs (PTR) et de taille (TBSZ) et d'autre part les moyens d'enregistrement (TIDX) du rang i de l'entrée à adresser par rapport à l'entrée de référence TR et,des moyens pour adresser ledit élément (E) à partir de l'entrée de référence (TR), de la taille t, du rang i et de la valeur;de la position d dudit élé- ment par rapport au début de l'entrée contenant ledit élément, la valeur de la position d provenant d'un mot de microprogramme contenu dans les moyens d'enregistrement (RD) qui permettent de sélectionner les moyens d'enregis- trement (TIDX) du rang i de l'entrée à adresser. 2. Dispositif selon la revendication 1, carac- térisé en ce que les moyens pour adresser ledit élément (E) comprennent un circuit multiplieur (2) dont les entrées sont reliées à des sorties des moyens d'enregistrement (J) de la taille t des entrées de la table, à des sorties des moyens d'enregistrement (TIDX) du rang i et de la position d de l'entrée contenant l'élément à adresser et à des sor- ties des moyens-d'enregistrement (RD) de la taille d, un circuit additionneur (6) dont les entrées sont connectées à des sorties du circuit multiplieur (2) et à des sorties des moyens d'enregistrement (J) du pointeur sur l'entrée B 6812 DC de référence (TR) de la table et un registre (RA) d'adres- ses réelles dont les entrées sont reliées aux sorties du circuit additionneur (6) et dont les sorties commandent un circuit d'adressage (7) de la mémoire (M). 3. Dispositif selon la revendication 2, carac- térise en ce que les moyens d'enregistrement (TIDX), (J) du rang i et de la taille t sont constitués par des registres binaires. 4. Dispositif selon la revendication 3, caracté- risé en ce que la taille t des entrées de la table (T) étant de la forme t = 2n, n désignant un nombre entier fixe pour une table donnée, le circuit multiplieur (2) est un circuit décaleur apte à décaler de n rangs vers la gauche le contenu du registre contenant sous forme binaire la valeur du rang i de l'entrée correspondant à l'élément à adresser. 5. Dispositif selon la revendication 4, caracté- risé en ce qu'il comprend en outre un registre (BAR) d'a- dresse de limite de zones (M1, M2) de mémoire (M), chaque élément à adresser occupant dans la mémoire une-position relative prédéterminée par rapport à une limite (BA) de la zone dans laquelle il est inscrit, et un comparateur à seuil (B) pour comparer le contenu du registre (RA) d'adresses réelles avec le contenu du registre (BAR) d'adresses de li- mites de zones, ce comparateur recevant en outre, en prove- nance des moyens d'enregistrement (J), des informations bi- naires concernant la position relative de l'élément (E) dans la table (T) par rapport à la limite (BA) de la zone de mé- moire dans laquelle il est inscrit, de sorte qu'un signal d'erreur apparaisse en sortie de ce comparateur lorsque la différence entre l'adresse réelle de l'élément de la table et l'adresse (BAR) de limite de zones (BA) ne correspond pas aux informations concernant la position relative de l'élément (E) par rapport à la limite de zones de mémoire dans laquelle il est inscrit. B 6812 DC -. 1 1. ___ -- - 1 14 2472231 6. Dispositif selon la revendication 4, caracté- risé en ce que les registres des moyens d'enregistrement (J) contenant les valeurs binaires représentatives de la taille t de chaque entrée contiennent en outre des valeurs binaires représentatives du nombre maximal d'entrées de la table, un autre comparateur à seuil (9) étant relié par ses entrées, d'une part aux sorties de ces registres et, d'autre part, aux sorties de registres des moyens d'enre- gistrement (TIDX) qui contiennent les valeurs binaires re- présentatives du rang i, de sorte qu'un signal d'erreur apparaisse en sortie du comparateur lorsque la valeur du rang i dépasse le nombre maximal d'entrées de la table (T). 7. Dispositif selon la revendication 5, caracté- risé en ce que les informations binaires concernant la po- sition relative de la table par rapport à la limite de la zone de la mémoire dans laquelle elle est inscrite sont enregistrées dans les registres des moyens d'enregistrement (J) contenant les valeurs binaires représentatives de la taille des entrées de la table. 8. Application du dispositif conforme à l'une quelconque des revendications 1 à 7, à;l'adressage d'élé- ments d'informations dans des tables contenues dans la mé- moire centrale d'une unité de traitement de l'information. B 6812 DC