Brevet FR2466101A1 — publié le 19810327

La présente invention concerne un procédé de forma- tion de couches de silicium polycristallin localisées sur des zones recouvertes de silice d'une plaquette de silicium, et une application particulière de ce procédé à la fabrication d'un MOS non plan auto-aligné. On entend dans la présente description par "MOS non plan" un dispositif à effet de champ comprenant notamment les types couramment appelés transistors V-MOS et transistors U-MOS. L'abréviation "MOS" désigne les initiales des mots métal-oxyde-semiconducteur. "V-MOS" désigne un MOS à rainures en V et "U-MOS" désigne un MOS à rainures en U. Ces transistors V-MOS et U-MOS ont des fonctionnements verticaux ou sensible- ment verticaux et peuvent notamment être, utilisés pour des applications dans lesquelles des tensions relativement élevées sont appliquées et des courants relativement importants circulent. De façon générale, dans les techniques de fabrication de composants semiconducteurs, et plus particulièrement dans les techniques de fabrication de circuits intégrés, on vise à une miniaturisation aussi grande que possible des divers éléments. Pour atteindre cette miniaturisation, on fait couramment usage de procédés dits d'auto-alignement, c'est-à-dire de procédés évitant d'utiliser des masques successifs et permettant à partir d'un masque initial d'effectuer plusieurs opérations successives qui s'alignent de façon automatique sur les motifs définis par le masque initial. Parmi ces techniques d'auto-alignement, un objet de la présente invention est de prévoir un procédé pour aligner automatiquement la formation de couches de silicium polycristal- lin sur des couches d'oxyde de silicium préalablement formées à la surface d'une plaquette de silicium monocristallin. Un autre objet de la présente invention est de prévoir l'application de ce procédé à la fabrication de structures telles que des transistors MOS non plans. Ainsi, le procédé selon la présente invention de forma- tion de couches de silicium polycristallin sur des zones recouvertes de silice d'une plaquette de silicium comprend les étapes consistant à: - déposer uniformément une couche de silicium poly- cristallin sur une face de la plaquette, - anodiser la plaquette en l'immergeant dans un bain acide et en faisant circuler un courant dans celle-ci entre sa face arrière et une électrode placée dans le bain. Le bain acide peut être une solution aqueuse d'acide fluorhydrique à faible concentration. L'anodisation peut être effectuée en présence d'une illumination. L'anodisation est effectuée à une densité de courant plus ou moins élevée, en fonction du bain choisi et d'une éventuelle illumination pour, ou bien, transformer le silicium polycristallin en silicium poreux dans les zones non recouvertes d'oxyde de silicium, ou bien, éliminer complètement la couche de.silicium polycristallin dans ces zones. Selon la présente invention, une application du procédé ci-dessus à la fabrication d'une structure de transis- tor MOS non plan à partir d'une plaquette de silicium comprend les étapes successives suivantes: former dans la plaquette des sillons revêtus d'une couche d'oxyde de silicium; mettre en oeuvre le procédé ci-dessus; procéder à des étapes successi- ves d'implantations, diffusions et masquages en utilisant le silicium polycristallin formé sur la silice comme limite de masque d'implantation de part et d'autre des sillons pour obtenir une structure classique de MOS non plan; et procéder aux métallisations et connexions usuelles. On notera que ce procédé diffère nettement des procédés habituels de fabrication de transistors MOS non plans dans lesquels le sillon était formé après formation par implantation ou diffusion des couches de formation de canal et de source. Ces procédés ne permettaient pas un autoalignement de la formation de la couche de grille en silicium polycristallin sur le sillon. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles les figures l et 2 illustrent en coupe deux étapes du procédé d'auto-alignement de silicium'polycristallin sur des couches de silice localisées sur une plaquette de silicium; la figure 3 représente, selon une vue en perspective coupée, une structure de transistor V-MOS de puissance que l'on vise à réaliser par le procédé selon la présente invention; les figures 4 à 12 sont des-vues en coupe schématiques, selon un plan perpendiculaire au plan des sillons de la figure 3, destinées à illustrer des étapes successives de fabrication du dispositif de la figure 3; les figures 13 à 16 sont des vues en coupeselon un plan parallèle à la direction des sillons de la structure de la figure 3,à diverses étapes de fabrication; et les figures 17 à 19 illustrent un mode de réalisation particulier des étapes précédemment illustrées dans les figures et 11. La figure 1 représente une plaquette de silicium comportant une zone 1 de type N+ revêtue d'une zone 2 de type N. Sur la surface de cette couche 2 de type N sont formées des zones localisées de silice (SiO2) 3, 4 et 5 par tout procédé. A titre d'exemple, on a représenté la zone de silice 3 comme une couche épaisse de silice thermique, et les couches 4 et 5 comme des couches relativement minces de silice thermique ou pyrolytique déposées en des emplacements o la surface de la couche 2 est non plane. La couche de silice 4 est déposée à un emplacement o la surface présente un flanc incliné et la couche 5 à un emplacement o la surface présente un échelon ou marche d'escalier. On a également représenté sur la figure 1 des zones de type P localisées 6 et 7 résultant par exemple de diffusions ou d'implantations dans la couche 2. La zone de type P 6 est représentée comme partiellement revêtue de la couche de silice 3 alors que la couche 7 de type P est représentée comme n'étant pas revêtue d'une couche de silice. Ainsi, pour atteindre l'objet de la présente inven- tion, à savoir recouvrir de silicium polycristallin seulement les zones d'oxyde 3, 4 et 5 d'une structure comprenant les couches et zones 1 à 7 illustrées en figure 1, on procède aux étapes suivantes: Dans une première étape, on dépose uniformément une couche de silicium polycristallin 10. Dans une deuxième étape,-on fait baigner la plaquette de silicium dans un bain acide, une électrode étant solidaire de la face arrière de la plaquette (face N) et l'autre électrode étant par exemple une électrode de platine disposée dans le bain. L'électrode sur la face arrière est par exemple constituée d'une ventouse aspirante maintenant la plaquette et la protégeant d'un contact avec le bain. Par ce procédé, on-obtient, selon le courant traversant la plaquette une transformation du silicium polycristallin ou bien en une substance qui se dissout dans le bain acide ou bien en silicium poreux et ceci dans. les zones non recouvertes d'oxyde de la plaquette de type N. Un problème particulier se pose dans le cas o il existe des zones P telles que les zones 6 et 7 sur la région N. En effet, le courant a alors tendance- à moins passer par ces zones en raison de l'effet de diodes en inverse des jonctions NP. Pour résoudre cette difficulté, on éclaire fortement la face avant de la plaquette et il se produit ainsi une génération de porteurs au niveau de la jonction qui pallie les effets redresseurs-de cette jonction. A titre de premier exemple -numérique: on a placé une plaquette revêtue d'une couche de silicium polycristallin de 0,5 micron dans un bain de FH à 2 % et on a ainsi obtenu une couche de silicium poreux en 3 minutes avec une densité de. courant de 5 mA/cm Cette couche de silicium poreux peut ensuite être oxydée, ce qui a été obtenu dans l'exemple donné par traitement sous vapeur d'eau à 9700C en 15 minutes. Toutes choses égales d'ailleurs (solution aqueuse à 2 % de FH et épaisseur de silicium polycristallin de 0,5 micron) on a obtenu une dissolution anodique du silicium polycristallin. en 15 secondes d'attaque avec une densité de courant de 100 mA/cm2 Des essais ont également été réalisés en faisant varier la concentration du bain, et avec un bain de FH à 15 %, on a obtenu des résultats satisfaisants quoique plus lents. Pour -35 accélérer le processus dans le cas o il n'existe pas de jonction NP et pour permettre un processus satisfaisant dans le cas o il existe une jonction NP, on a procédé à un éclairage de la face avant de la plaquette. Les résultats d'expérience énoncés précédemment montrent que, en choisissant convenablement le courant d'anodisation, on peut ou bien obtenir la structure illustrée en figure 2 dans laquelle des zones de silicium polycristallin 11, 12 et 13 sont déposées sur les zones préalablement oxydées de la plaquette, les autres zones étant exemptes de tout dépôt de silicium polycristallin, ou bien obtenir une structure telle que celle représentée en figure 2 mais dans laquelle les régions complémentaires des régions 11, 12 et 13 sont occupées par un dépôt de silicium poreux. Ce silicium poreux peut être transformé en oxyde de silicium par un traitement thermique oxydant. La figure 3 représente une structure de transistor MOS de type V-MOS à fonctionnement vertical et à plusieurs sillons. Cette structure comprend une couche 20 de type N ou face arrière du dispositif sur laquelle est déposée une couche épitaxiée 20 de type N. La zone superficielle périphérique de cette structure comprend une diffusion relativement profonde 22 de type P revêtue au moins partiellement d'une couche d'oxyde épaisse 23. Cette couche périphérique 23 est elle-même revêtue d'une couche périphérique, ou en anneau, de silicium polycristallin 24. Dans les limites déterminées par l'anneau 22 de type P est formée une couche 25 de même type P mais de moins grande profondeur. Au-dessus de cette couche de type P25 se présente une couche 26 de type N, la couche 25 de type P remontant en certains emplacements 27 vers la surface de la plaquette. Dans cette structure sont formés un ou plusieurs sillons en V parallèles 30 qui pénètrent dans la plaquette et traversent la couche P 25 pour atteindre la couche N 21. Le sillon est revêtu d'une couche d'oxyde de silicium 31, elle- même revêtue d'une électrodDde grille 32 en silicium polycristallin qui rejoint la couche de silicium polycristallin en anneau 24. Une couche métallique 33 servant d'électrode de source est en contact avec la couche de source 26 de type N+ et avec les zones remontantes 27 de la couche de formation de canal 25 de type P. Cette couche métallique 33, par exemple en aluminium, est isolée par une couche diélectrique 34 des zones de silicium polycristallin 24 et 32 constituant le contact et l'électrode de grille. Ce contact de grille est par exemple repris par une métallisation 35 disposée le long de l'un au moins des bords de la couche de silicium polycristallin 24. Les figures 4 à 12 illustrent le procédé de fabrication selon la présente invention d'une structure telle que celle de la figure 3. Dans les figures 4 à 12, on a représenté autant que faire se peut de mêmes éléments par de mêmes références. On a également choisi des références identi- ques à celles de la figure 3 quand cela était possible, même dans le cas o les couches ou zones correspondant à des couches ou zones de la figure 3 se trouvaient à des étapes o elles n'avaient pas encore leur configuration définitive. La figure 4 représente le dispositif après la diffusion dans la couche épitaxiée N 21 sur le substrat N+ 20 de l'anneau de garde P+ 22. On a figuré également à ce niveau 15.une couche de nitrure de silicium 40 et des ouvertures 41 qui y sont pratiquées à la périphérie. La couche de nitrure 40 n'est pas déposée généralement à même le silicium mais sur une couche d'oxyde mince (non représentée) qui permet de limiter les contraintes et d'arrêter l'attaque lors de la gravure de la couche de nitrure. Dans l'étape illustrée en figure 5, le dispositif subit un traitement oxydant qui a simultanément approfondi l'an- neau de garde P+ 22 et protège la partie périphérique de la jonc- tion sous une couche 23 d'oxyde épais (1 p) dite oxyde de champ. La croissance de cette couche d'oxyde 23 est par ailleurs inter- dite dans les régions protégées par le nitrure. Après ce recuit, on grave la couche de nitrure de façon à définir des ouvertures 42 dans lesquelles seront creusés les sillons (au nombre de deux dans l'exemple illustré). La figure 6, qui représente comme l'ensemble des figures 4 à 12 une vue en coupe selon un plan perpendiculaire à la direction des sillons, illustre l'étape de formation des sillons 30, puis d'oxydation thermique pour former une couche d'oxyde 31 sur les faces de ces sillons, cette oxydation thermique étant limitée aux zones creusées non recouvertes de nitrure de silicium. Pour mieux comprendre la façon dont sont limitées longitudinalement les sillons, on pourra se référer aux figures 13 et 14 qui représentent des vues en coupe selon des plans perpendiculaires à la face principale de la plaquette et parallèles à la direction des sillons, la coupe de la figure 13 étant effectuée en dehors des sillons et la coupe de la figure 14 selon l'axe d'un sillon. De façon classique, les parois des sillons correspondent à des plans (1,1,1,) qui limitent l'attaque anisotrope et se situent respecti- vement dans des régions N latéralement et dans l'anneau de garde 22 longitudinalement en bout de sillon. Les figures 7 et 8 illustrent deux étapes suivantes du procédé qui correspondent au procédé par anodisation de dépôt de silicium polycristallin localisé sur les couches de silice, précédemment décrit en relation avec les figures 1 et 2. Comme le représente la figure 7, la couche de nitrure éliminée, on dépose une couche de silicium polycristallin 43. Cette couche 43 repose sur le silicium dans les régions qui étaient protégées par la couche de nitrure et sur de l'oxyde à la périphérie et dans les sillons. Si une couche mince (500 A) de silice était initialement formée avant le dépôt de la couche de nitrure 40, cette couche sera attaquée avant le dépôt de la couche de silicium polycristallin. Cette attaque est effectuée, par exemple, sans masquage en jouant sur les différences d'épaisseur des couches d'oxyde formées dans le sillon et initialement. La figure 8 représente l'étape de l'alignement de l'électrode de grille sur le sillon, elle est obtenue par anodi- sation de la couche de silicium polycristallin 43 au niveau des régions déposées à même le silicium. L'anodisation du silicium polycristallin est par exemple réalisée sous forte illumination dans une solution de FH à 2 % dans l'eau entre une électrode en platine, formant la cathode,et la plaquette de silicium qui sert d'anode. Le contact est pris sur la face arrière métallisée de la plaquette, maintenue par aspiration ou par serrage dans un support contre un joint en silastène. En contrôlant la densité de courant utilisée et la durée d'anodisation, on peut soit attaquer le silicium polycristallin comme représenté sur la figure, soit.transformer le silicium en silicium poreux au niveau des régions en contact avec le silicium monocristallin. Dans le cas o du silicium poreux est obtenu, une oxydation thermique ultérieure le transformera en une couche d'oxyde poreux utilisé dans la suite du procédé. La figure 9 représente la structure après implanta- tion des régions P 25 o sera formé le canal. Une implantation de bore, par exemple, est effectuée, soit à travers l'oxyde poreux formé précédemment, soit sur le silicium mis à nu par l'attaque anodique précédente. Cette implantation est masquée par une couche de résine 44 à la périphérie de l'élément et par les couches de silice et de silicium polycristallin 23-24 et 31-32. Il est possible avec un masque adéquat de réaliser avec la même implantation une série d'anneaux de garde supplémen- taires disjoints du premier, de façon à étaler le champ électrique à la périphérie de l'élément. Une dose de bore de l'ordre 1014at/cm2 et une énergie de 80 keV donnent de bons résultats, le recuit est effectué en atmosphère neutre et une couche d'oxyde est déposée au préalable dans le cas o le silicium était nu lors de l'implantation. La figure 10 représente la gravure de la couche d'oxyde déposée précédemment pour laisser une zone d'oxyde périphérique 45 et des plots d'oxyde 46 destiné à assurer les remontées 27 de la couche 25 de type Painsi que la diffusion des régions N+ 26. Cette diffusion est conjointement masquée par les couches d'oxyde qui ont permis précédemment de délimiter l'anodisation du silicium polycristallin; en particulier le dopant pénètre le long des flancs du sillon et compense une fraction de la région P diffusée précédemment. La région qui, le long des flancs du sillon, demeurera P en profondeur-et qui correspond au canal du transistor \VMOS obtenu, sera donc automatiquement alignée sur les arêtes formées par le-sillon à la surface du dispositif. Ce procédé permet donc, contrairement aux procédés classiques o l'on creuse les sillons après avoir effectué les diffusions, d'obtenir successivement l'alignement de l'électrode de grille sur les sillons, puis l'alignement des diffusions sur l'électrode elle-même. Ce procédé est rendu possible par l'oxydation localisée des sillons (figure 3) et par la protection que ces couches d'oxyde apportent lors de l'attaque anodique du silicium polycristallin. Les figures il et 12 représentent des étapes classiques de dépôt et de gravure d'une couche d'isolement 34 située entre l'électrode de grille et les métallisations (figure 11), puis de dépôt et de gravure des métallisations (figure 12). En figure 12,on ieut voir la métallisation de source 33 et dans les figures 15 et 16 qui sont des vues en coupe longitudinales correspondant à l'étape terminale de la figure 12, la coupe longitudinale de la figure 15 étant effectuée entre deux sillons et la coupe longitudinale de la figure 16 dans un sillon, on peut voir la métallisation de source 33 et la métallisation degrille 35. Le procédé décrit ci-dessus peut s'appliquer égale- ment avec un substrat d'orientation (110) au lieu de (100). Dans ce cas, les sillons présentent des flancs verticaux et il est alors possible de diminuer encore le pas de la structure interdigitée. L'oxydation localisée des flancs est toujours possible et le dépôt de la couche de silicium poly- cristallin peut même permettre, pour des sillons étroits (2p) et des conditions adéquates, un remplissage favorable de ces derniers. Dans ce cas on obtient une structure de transis- tor à effet de champ plane et de très grandes transconductances par unité de surface (pas et de tirer le maximum du silicium utilisé en obtenant simulta- nément des conductances et des transconductances élevées. Dans l'exposé précédent, on n'a décrit que très brièvement en relation avec les figures Il et-12 les étapes de formation des métallisations de contact. On notera que, pour ces métallisations également, on peut utiliser un procédé d'auto-alignement. Un tel procédé va être décrit et illustré en relation avec les figures 17 à 19. Après l'étape illustrée en figure 10, au lieu de procéder à une oxydation partielle de la structure, comme cela était représenté en figure 11, on désoxyde complètement la surface des dispositifs et l'on y dépose une couche de nitrure de silicium 50 (figure 17). Dans l'étape illustrée en figure 18, on procède à une oxydation anodique de la couche de nitrure et ainsi le nitrure est transformé en oxyde de silicium dans les régions o il présente la moindre épaisseur, et o il ne re- pose pas sur une couche de silicium revêtue de silicium polycristallin. On obtient les régions 51, 52, 53 et 54 illus- trées en figure 18 au-dessus des sillons et de l'anneau de garde, et une couche de silice 55 dans les emplacements complé- mentaires de la surface de la plaquette. Comme le montre la figure 19, la couche d'oxyde 55 est ensuite enlevée. On notera à titre d'exemple, qu'avec une alimentation de 160 volts pouvant délivrer 70 milliampères dans un bain d'éthylène-glycol avec une solution de NO3K à 4g par litre et à température ambiante, on peut obtenir la transformation en silice d'une couche de Si3N4 d'une épaisseur de 600 A, en limitant la tension à 100 volts pour tenir compte de la tenue en tension des régions d'oxyde minces existant par exemple au-dessus des sillons. La présente invention n'est pas limitée aux modes de- réalisation qui ont été explicitement décrits ci-dessus; elle en inclut les diverses variantes et généralisations comprises dans le domaine des revendications ci-après. t466IO REVENDICATIONS 1. Procédé de formation localisée de couches de silicium polycristallin sur des zones recouvertes de silice d'une plaquette de silicium, caractérisé en ce qu'il comprend les étapes suivantes: - déposer uniformément une couche de silicium polycristallin sur une face de la plaquette, et - anodiser la plaquette en l'immergeant dans un bain acide et en faisant circuler un courant dans celui-ci entre sa face arrière et une électrode placée dans le bain. 2. Procédé selon la revendication 1, caractérisé en ce que le bain acide est une solution aqueuse de 2 à 15 % d'acide fluorhydrique. 3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que l'anodisation est effectuée en présence d'une illumination. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'anodisation est effectuée à faible densité de courant pour transformer, dans les zones non recouvertes d'oxyde, le silicium polycristallin en silicium poreux, cette couche de silicium poreux étant ensuite oxydée. 5. Application du procédé selon l'une quelconque des revendications 1 à 4 à la fabrication d'une structure de transistor MOS non plan à partir d'une plaquette de silicium, ce procédé de fabrication étant caractérisé en ce qu'il comprend les étapes successives suivantes: a) former dans la plaquette des sillons revêtus d'une couche d'oxyde de silicium; b) mettre en oeuvre le procédé selon l'une quelconque des revendications 1 à 4; c) procéder à des étapes d'implantations, diffusions et masquages successifs en utilisant le silicium polycristallin formé sur la silice comme limite de masque d'implantation de part et d'autre des sillons pour obtenir une structure classique de transistor MOS non plan;et d) procéder aux métallisatiorset connexions usuelles. 6. Procédé selon le revendication 5, caractérisé en ce que l'étape a) se décompose en les étapes suivantes: - - déposer une couche de nitrure de silicium sur la plaquette; - ouvrir cette couche de nitrure aux emplacements o l'on souhaite former les sillons; - attaquer la plaquette par un produit d'attaque anisotrope; effectuer un traitement thermique pour oxyder la surface apparente des sillons. 7. Procédé selon l'une des revendications 5 ou 6, caractérisé en ce que, avant l'étape a), on forme dans la plaquette un anneau de garde diffusé entourant le transistor MOS de type opposé à celui de la plaquette, cet anneau de garde étant revêtu partiellement à sa périphérie externe d'une couche de silice, et en ce que, lors de l'étape b), on forme une couche de silicium polycristallin sur ladite couche en anneau de silice en même temps que l'on forme une couche de silicium polycristallin de grille au-dessus des sillons, ces deux couches de silicium polycristallin se rejoignant. 8. Procédé selon la revendication 6 caractérisé en ce que l'étape d) de formation de métallisations comprend les étapes consistant à: - déposer uniformément une couche de nitrure de silicium, - transformer en silice par anodisation les parties de la couche de nitrure,les moins épaisses reposant directement sur les emplacements de la plaquette o le semiconducteur était à nu avant le dépôt de nitrure, - enlever par attaque chimique la silice, - déposer une couche de métallisation.