Brevet FR2473810A1 — publié le 19810717

Description Domaine Technique La présente invention concerne le domaine des amplificateurs différentiels (notamment des amplificateurs opérationnels) et plus particulièrement la correction de la tension de décalage de ces amplificateurs. Elle concerne également une macro fonctionnelle faisant office de convertisseur numérique- analogique. Etat de la Technique Dans certains cas l'information ou donnée d'entrée d'un circuit est en fait constituée par la valeur d'une résis- tance. C'est le cas en particulier des circuits de lecture des mémoires à bulles magnétiques. La présence ou l'absence d'une bulle à un emplacement déterminé se traduit par un changement de la valeur de deux résistances Rl, R2 qui lui sont associées. En présence d'une bulle le couple (Rl, R2) aura une première valeur (RlS, R2S), en l'absence de bulle, le couple aura une seconde valeur. La détection de l'état présence ou absence de la bulle s'effectue simplement en faisant passer un courant dans chacune des résistances Rl et R2 et en mesurant la différence des chutes de potentiel VE = R1S.I1 - R2S.I2 dans un amplificateur différentiel (voir figure 1). Cependant, afin de réduire les erreurs statique et dynamique dues aux dissymétries des éléments du circuit d'entrée (ici Rl, R2 et Il, I2), ce dernier doit être tel que l'amplificateur différentiel doit présenter la même impédance sur ses deux entrées, on est amené alors à choisir Rl = R2 = R et Il = I2 = I. En l'absence de signal d'entrée VE on a une tension de décalage à l'entrée LV0 (qui sera explicitée plus loin) telle que AV0 = RlOI1 - R20I2, R10 et R20 étant les valeurs des distances Rl et R2 en l'absence de signal. Ce circuit a alors l'avantage d'être complètement symé- trique, ce qui permet la compensation de l'influence du courant d'entrée ainsi que de leurs dérives en température. 2473810, Il permet également de compenser les effets dé bruit générés par les variations de tension rapides et les capacités parasites (VBRUIT = RC dV/dt). Le problème majeur lié à ce type de circuit est l'importante tension de décalage apparaissant entre les deux entrées de l'amplificateur. Cette tension est produite par les différences statistiques entre les valeurs de Rl et R2 d'une part et de Il et I2 d'autre part que l'on souhaiterait égales. Pour certains calculs approximatifs, on peut cependant admettre R1=R2=R et I1=I2=I. Cette tension de décalage est suffisamment importante pour qu'un ajustage soit nécessaire. L'ajustage par potentiomètre est certe possible dans certains cas mais est une solution chère et peu fiable. L'ajustage par la technique dite: "active trimming" n'est pas possible dans le cas o Rl et R2 sont extérieures aux circuits. Il faut donc utiliser une méthode de compensation dynamique de cette dernière tension de décalage. Une méthode de compensation connue sous le nom de stabilisation par "chopper" permet de compenser la tension de décalage. On pourra se référer par exemple à l'ouvrage classique "Operational Amplifier Design and Applications" par Burr-Brown, Mc Graw- Hill, pages 150 à 164. Le principe de cette technique est de séparer la composante continue avec un amplificateur basse fréquences.-Une représentation équivalente pour le cas d'un amplificateur différentiel est montrée sur la figure 2. L'amplificateur basse-fréquences doit avoir une fréquence de coupure de l'ordre de quelques kilohertz, ce qui implique l'utilisation de capacités relativement élevées (30-50 picofarads). Or les capacités que l'on peut faire dans les circuits monolithiques sont très rapidement limitées en valeur car elles consomment alors trop de surface et en outre elles diminuent de façon sensible le rendement de fabrication. Un autre inconvénient est l'augmentation des capacités sur chaque entrée d'amplificateur et la non symétrie pour ces mêmes entrées. Encore une autre méthode de compensation possible est montrée sur la figure 3. L'amplificateur d'entrée a un gain suffisam- ment faible pour qu'il fonctionne dans la zone linéaire, quelle que soit la tension de décalage à l'entrée; c'est-à- dire que le produit du gain par la tension de décalage est inférieur à la tension maximale admissible à la sortie de cet amplificateur. La composante continue est alors supprimée par la capacité C et la composante alternative amplifiée par le second amplificateur. Cette approche a pour inconvénient le faible gain de l'étage d'entrée en plus du problème posé par la capacité déjà mentionnée. En effet le taux de réjection en mode commun est proportionnel au gain de l'amplificateur et lorsque la tension de décalage d'entrée est grande, le gain doit être faible (2 à 5). Exposé de l'Invention La présente invention concerne un procédé de correction de la tension de décalage des amplificateurs différentiels dont les entrées + et - sont reliées à deux résistances Rl et R2 et deux sources de courant Il et I2 respectivement, muni d'une boucle de réaction comportant un comparateur dont une entrée est liée à une tension de référence VREF et dont la sortie attaque un compteur-décompteur synchronisé par une horloge, ce dernier attaque un convertisseur numérique analogique (n bits) muni de deux sorties complémentaires fournissant les courants il et i2, tels que il+i2 = constante, ces courants il et i2 commandent lesdites sources de courant, procédé carac- térisé en ce que le convertisseur numérique-analogique de n bits est remplacé par deux convertisseurs numérique-analogique de n-i bits associés à des moyens complémentaires de commande. La présente invention concerne également la macro fonctionnelle composée de ces deux convertisseurs numérique-analogique de n-i bits attaqués par le compteur-décompteur de n bits, avec lesdits moyens complémentaires de commande. Les avantages portent sur la faisabilité d'une telle macro: un convertisseur numérique-analogique de n bits en technolo- gie MTL peut être impossible sinon très difficile à réaliser (actuellement on peut admettre n=5), alors que deux conver- tisseurs numériques-analogiques de n-i bits peuvent être réalisés plus facilement (c'est le cas pour n=4}. Il porte également sur le gain considérable de place que cette modification entraîne (un facteur trois environ). D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. Brève Description des Figures La figure 1 représente le schéma du circuit électrique simplifié d'un amplificateur opérationel de lecture de bulles magnétiques réalisé à partir d'un amplificateur différentiel. La figure 2 représente schématiquement une solution de l'art antérieur pour corriger la tension de décalage de l'amplifi- cateur différentiel. La figure 3 représente une autre solution de l'art antérieur pour corriger la tension de décalage de l'amplificateur différentiel. La figure 4 représente encore une autre solution de l'art antérieur pour corriger la tension de décalage de l'amplifica- teur différentiel, mettant en oeuvre plus particulièrement un convertisseur numérique-analogique de n bits. La figure 5 représente les diagrammes de tension et de courant aux différents points du circuit décrit sur la figure 4 pour deux modes différents de fonctionnement corres- pondants à AV0 > 0 et AV0 La figure 6 représente la solution de la présente invention dans laquelle le convertisseur numérique analogique de n bits est remplacé par deux convertisseurs analogiques de n-i bits. La figure 7 représente le fonctionnement simplifié d'un convertisseur numérique-analogique de 4 bits en technologie MTL. La figure 8 représente la topologie du circuit composé du compteur et des deux convertisseurs numérique-analogique de 4 bits en technologie MTL. Description de l'Invention Un circuit connu de compensation de la tension de décalage est montré sur la figure 4. L'étage d'entrée de ce circuit, composé des résistances Rl et R2 et des sources de courant Il et I2 présente lorsqu'aucun signal n'est appliqué sur les entrées de l'amplificateur différentiel, une tension dite de décalage AV0 entre les points A et B (AV0 = VA-VB). Rappelons que la présence d'une telle tension AV0 est principalement due: au fait que l'appairage entre les résistances Rl et R2 d'une part et les sources de courant Il et I2 n'est pas parfait, en d'autres termes on ne peut pas obtenir I1=I2=I et R1=R2=R, à la dérive thermique des composants, à la tension de décalage de l'amplificateur lui-même, et enfin * aux dérives dues au vieillissement. Le principe de la compensation consiste à ramener la tension AVO existant lors de la mise sous tension du montage à une valeur telle que la tension de sortie Vout de l'amplificateur différentiel reste dans une plage de tension de valeur centrale VRef et bornée par deux tensions appelées Vmin et 24738 10 Vsmax. En l'absence de signal d'entrée, il existe donc une tension de décalage AV0 à l'entrée de l'amplificateur diffé- rentiel qui produit Vout = GAV0 (G étant le gain de l'ampli- ficateur, alimenté entre le V+ et le V-). On doit donc avoir le signal de sortie Vout = GAV0 tel que V- relation dans laquelle G est le gain de l'amplificateur diffé- rentiel. Concrétement, la compensation de la tension de décalage est réalisée au cours d'un cycle d'itération par la boucle de contreréaction: comparateur, plus compteur-décompteur, plus convertisseur numérique-analogique (CNA). Chaque sortie du compteur-décompteur est reliée à une entrée du CNA. Durant le cycle d'itération, la tension de sortie Vout est constamment comparée à la tension de référence Vref qui est donc en fait le milieu de l'amplitude de la tension de sortie linéaire de l'amplificateur. La réponse du comparateur détermine le mode de fonctionnement du compteur, c'est-à- dire comptage ou décomptage. Ce mode de fonctionnement est tel que les variations du contenu du compteur sont converties par le convertisseur CNA sous forme analogique en deux courants complémentaires il et i2, (tels que il+i2=i), et qui modulent les sources de courant I1 et I2. Finalement ces courants entraînent la convergence des potentiels de A et de B l'un vers l'autre jusqu'à ce que AV= VA-VB, ainsi que VoUt soient dans les limites spécifiées ci-dessus, notamment jav I 0) qui seraient présentes entre les points A et B en supposant que le dispositif de correction n'existe pas et qu'aucun signal VE ne soit appliqué entre ces points. Le fait d'adjoindre au montage la boucle de compensation et de supposer que le contenu du compteur soit à zéro en début de cycle implique que dans les deux cas: la valeur AV montrée sur le diagramme AV soit négative en début de cycle, en effet AV = AV0 - R2 i2 (i2 étant choisi de telle façon que AV 0 max i2 > R2 20. alors seul le mode de comptage est utilisé jusqu'à ce que Vout devienne plus grand que Vref, à ce point le comparateur passe à l'état bas et le compteur passe en mode décomptage, c'est l'équilibre. La situation d'équi- libre consistant ici en une oscillation de la tension Vout autour de Vref avec une amplitude G x R x ILSB (ILSB représente le courant du CNA représentatif du bit le moins significatif). En effet le contenu du compteur étant 0, on a il = 0 et i2 = courant maximum, donc le noeud A est au potentiel le plus bas et la tension de sortie Vout est saturée dans les valeurs négatives aux environ de V-. 24738 10 Pendant l'opération de comptage, le courant il croît pendant que le courant i2 décroît (AV est cependant toujours négatif), quand Vout > Vref le comparateur change d'état, le compteur décompte, on repasse à un état identique au précédent o Vout que la tension d'équilibre soit atteinte. La valeur du LSB du convertisseur CNA: ILSB' ainsi que la résolution du convertisseur (c'est-à-dire son nombre de bits) peuvent être déterminées simplement à partir des valeurs G, VSmin, VSmax et de la valeur maximum AVOmax que peut prendre la tension de décalage lorsqu'aucun signal neest appliqué sur l'entrée. On aura en effet: la valeur du LSB est telle que R. ILSB V 2G résolution n du convertisseur CNA (nombre de bits): la première valeur de n est telle que 2n > k+1. AV0Oa avec k = R.ILS *LSB- (k étant arrondi à l'entier supérieur). La durée du cycle de compensation correspond au nombre d'impulsions d'horloge nécessaires à garantir la compensa- tion de la tension de décalage maximum AV0max,-c'est-à-dire 2n_1 impulsions, n étant le nombre de bits du compteur (et 24738 1 par conséquent du CNA). Une fois ce cycle terminé, l'horloge est inhibée et le signal d'entrée peut être alors amplifié par l'amplificateur différentiel. Ce signal d'entrée VE devra être tel que la tension de sortie Vout reste dans les limites permises VSmin et VSmax Ce qui limite l'intégration de ce circuit, c'est la complexité du compteur et du CNA comparés à celle de l'amplificateur différentiel. Cela explique pourquoi ce type de correction est extrêmement rare et n'est utilisé que l'orsque l'on a épuisé toutes les autres techniques de corrections. C'est le cas de la présente application aux amplificateurs de lecture de bulles magnétiques, o l'ajustement doit se faire en présence du champ magnétique. La solution proposée pour améliorer ce montage est montrée sur la figure 6. Elle consiste à remplacer le CNA de n bits décrit précédemment par un double convertisseur en technologie MTL (Merged Transistor Logic) de résolution (n-1) bits. Cette solution présente l'avantage de diviser par trois la place nécessaire sur la tranche de silicium, au convertisseur numérique-analogique. Le principe de fonctionnement est le suivant. Un des convertisseurs est destiné à transcrire la demi pleine échelle inférieure du compteur (c'est-à-dire de 0...0 à 1 1.. 1), l'autre transcrivant la demi pleine échelle supérieure (c'est-à-dire 1 0.. 0 à t.. . 1). Le schéma de l'ensemble convertisseur plus compteur/décompteur est montré sur la figure 6 dans le cas d'un compteur cinq bits. Le courant de sortie du convertisseur 1 correspond au courant il, celui du convertisseur 2 au courant i2 du premier montage. On voit que l'inhibition de l'un des deux convertisseurs se fait très simplement en utilisant deux portes MTL, A et B dont les entrées sont respectivement le MSB (le bit le plus significatif) du compteur et son complément, et les sorties 2473a10 sont respectivement branchées en "ET cablé" sur les sorties complémentaires du compteur (c'est-à-dire aussi les entrées du convertisseur 1) et sur les sorties vraies du compteur (c'est-à-dire aussi les entrées du convertisseur 2).Quand les sorties du compteur sont à 00000, le CNA1 est pleine échelle, tandis que le CNA2 est bloqué. Quand le compteur compte jusqu'à 01111 (demi pleine échelle), le courant de sortie il du CNA1 diminue, le CNA2 reste bloqué parce que la porte B est activée. Cette porte B reste activée jusqu'à ce que le MSB devienne égal à 1, alors le CNA1 est bloqué à son tour parce que la porte A est alors activée. Il est à noter que dans ce cas, si les courants pleine-échelle des CNA1 et CNA2 sont égaux à ceux de la figure 4, le ILSB de ces deux CNA est double puisque chaque CNA est maintenant utilisé uniquement pour une demi pleine échelle du compteur. La table de vérité ci-dessous (TABLE I) donne l'état des entrées et des sorties du convertisseur numérique/analogique pour les états de sortie du compteur. - 1/2 pleine ±-- 1/2 pleine échelle supér. échelle infér. CDCD gC DC CD O i i i ii' -- - - -CD CD CD CD--CD-CD . C CDC-.-.- o; C- CD g: i _ I i - x...... C> CD...o Co I w I I CDCDC CD CDCD CCDe-- C I - i I 0 00ÀÀ-À oi0 I *0*Àoc C I G I iJ CDi CD I CD i CD CD CCDDCDi it o ooI co o-n I 0 IC. I c i I 0- ; __ **i-.r i I IO I'- I I t i -i Ài 3 Lt 2 4730 1 On s'aperçoit, en consultant les trois premières colonnes du tableau, qu'aux positions-01111 et 10000 du compteur est associée la même entrée 00000 aux convertisseurs 1 et 2. Cette situation conduit à avoir une position manquante que les sorties des convertisseurs lorsque l'on parcourt toute l'échelle de comptage du compteur. Cette omission est facilement réparée en ajoutant en permanence un ILSB (une unité de courant) au CNA2 lorsque celui-ci est en fonctionnement. En d'autres termes, le CNA2 a deux dispositifs LSB, l'un étant toujours en fonctionnement quand le CNA2 est activé (c'est- à-dire quand le MSB est présent). La porte MTL C assure cette fonction. Le détail de ces CNA1 et 2 est montré sur la figure 7. Chaque CNA 4 bits est constitué de 4 cellules MTL à quatre collecteurs. Chaque cellule MTL possède deux injecteurs (les transistors PNP reliés à la tension VI). De cette façon l'injection se fait depuis chaque extrémité de la base, et il y a moins de différence entre les courants des quatre collecteurs. Pour le MSB, les quatre collecteurs sont connectés à la sortie. Pour le deuxième bit seulement deux collecteurs sont connectés à la sortie, les deux autres étant présents et connectés à une tension positive quelconque Vp afin que cette cellule soit dans des conditions rigoureusement identi- ques à la précédente. Pour le troisième bit, un collecteur est connecté à la sortie, les trois sont connectés à Vp. Le quatrième bit est une cellule identique à la précédente, la seule différence étant qu'elle ne possède qu'un seul injecteur connecté à VI, l'autre est connectée à la masse pour des raisons de symétrie (afin de tenir compte du courant IR qui est réinjecté dans la base NPN dans l'injecteur. Le deuxième CNA possède une cinquième cellule (non représentée) exactement identique à la cellule numéro 4 (LSB). Cette cinquième cellule est toujours activée lorsque le deuxième DAC est activé comme on l'a expliqué précédemment. Ce type de montage devient très avantageux quand de la circuiterie logique de type MTL est disponible sur une tranche 2473 10 et ce pour deux raisons majeures: la réalisation d'un CNA 5 bits de type classique à l'aide de deux convertisseurs 4 bits de type MTL conduit on l'a vu à diviser la surface du convertisseur par trois; la réalisation du compteur/décompteur par des portes type MTL entraîne une compatibilité directe entre ce compteur et les convertisseurs (c'est-à-dire, pas de circuit d'interface à utiliser). Une idée de la densité d'intégration du bloc compteur/ décompteur plus convertisseur est donnée sur la figure 8, o la topologie du circuit est représentée (surface occupée = 210 000 pm2). Une autre amélioration peut être apportée au premier montage qui a été discuté: c'est le positionnement du compteur/décomp- teur au milieu de sa pleine échelle (positions 01111 ou 10000) au début du cyle de la correction, ceci peut être réalisé sans adjonction d'une nouvelle circuiterie en jouant simplement sur la topologie des bascules MTL utilisées dans le compteur-décompteur. Pour plus d'information on pourra se référer à la demande de brevet français No. 77 29967 déposée par la demanderesse le 28 septembre 1977. Ce type d'initialisation aura pour effet de diviser par deux la durée du cycle de correction de la tension de décalage, puisque dans le pire des cas, une demi-pleine échelle sera parcourue. Une autre amélioration possible et, en plus du position- nement à la moitié de la pleine échelle, d'inclure sur le même bloc, le circuit permettant de générer le nombre de coups d'horloge nécessaire pour parcourir la demi-pleine échelle. De cette façon, le circuit de compensation de la tension de décalage est entièrement invisible de l'extérieur. En effet, à la mise sous tension, on aurait automatiquement la séquence suivante 1. positionnement du compteur à 10000 (demi-pleine échelle) 2. Mise en route de l'horloge interne qui est envoyée sur l'horloge du compteur 3. Arrêt de l'horloge après le nombre de coups nécessaire. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'inven- tion appliquées à un mode de réalisation préféré de celle- ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. 247381) REVENDICATIONS 1. Dans un procédé de compensation de la tension de décalage d'un amplificateur opérationnel muni de deux générateurs de signal d'entrée dont la différence doit être ampli- fiée, d'une boucle de compensation de la tension de décalage comportant: un comparateur, un compteur-décomp- teur de n bits et un convertisseur numérique/analogique de n bits, dont les sorties complémentaires i1 et i2 (avec il+i2=i) modulent les courants desdits générateurs de signal, l'amélioration caractérisée en ce que la macro fonctionnelle composée par le convertisseur analogique/ numérique de n bits et le compteur-décompteur de n bits est remplacée par une nouvelle macro fonctionnelle composée de deux convertisseurs numérique- analogique (CNA) de n-1 bits et d'un compteur-décompteur de n bits les convertisseurs étant disposés symétriquement vis-à- vis du compteur-décompteur, et des circuits associés pour assurer que lesdits convertisseurs numérique-analogique fonctionnent de façon complémentaire. 2. Procédé de compensation selon la revendication 1 carac- térisé en ce que le premier CNA de n-1 bits est attaqué par les (n-1) sorties Q du compteur-décompteur, montées en ET câblé avec la sortie Q du MSB, en ce que le deu- xième CNA est identique au premier mais comporte cepen- dant une nième cellule assurant un LSB supplémentaire, ce CNA est attaqué par les (n-I) sorties Q du compteur- décompteur montées en ET câblé avec la sortie Q du MSB, et ladite nième cellule est commandée par la sortie Q du MSB. 3. Procédé de compensation selon la revendication 2 carac- térisé en ce que l'ensemble fonctionnel compteur-décomp- teur plus premier CNA et plus second CNA est réalisé en technologie MTL. 4. Procédé de compensation selon la revendication 3 carac- térisé en ce que n=5. 247381o 5. Procédé de compensation selon la revendication 4 carac- térisé en ce que-la sortie Q du MSB est obtenue en in- versant la sortie Q dans une porte MTL (A) à quatre collecteurs, et que la sortie Q du MSB est obtenue à partir de la sortie Q après inversion dans une porte MTL (B) à quatre collecteurs. 6. Procédé de compensation selon l'une des revendications 3 à 5 caractérisé en ce que l'initialisation du compteur à la mise sous tension est réalisée automatiquement grace à des modifications topologiques des cellules. 7. Procédé de compensation selon la revendication 6 carac- térisé en ce que ces différentes modifications sont basées sur des largeurs des bases des PNP latéraux. 8. Procédé de compensation selon la revendication 6 ou 7 caractérisé en ce que l'initialisation du compteur à la mise sous tension est faite à la moitié de la pleine échelle. 9. Procédé de compensation caractérisé en ce que la nouvelle macro fonctionnelle est intégrée monolithiquement. 10. Macro fonctionnelle caractérisée en ce qu'elle comprend un compteurdécompteur de n bits et deux convertisseurs numérique-analogique de n-1 bits munis chacun d'une sortie fournissant respectivement un courant il et i2 disposés symétriquement vis-à-vis du compteur-décompteur, et des circuits associés pour assurer que lesdits conver- tisseurs fonctionnent de manière complémentaire, c'est-à- dire que il+i2=i, i étant un courant constant prédéter- miné. 11. Macro-fonctionnelle selon la revendication 10 caractérisée en ce que les entrées du premier CNA de n-1 bits sont attaquées par les n-1 sorties Q (à compteur du LSB) du compteur-décompteur, montées en ET câblé avec la sortie du MSB, que le deuxième CNA de n-1 bits est identique Z473R tO au premier mais comporte cependant une n ième cellule assu- rant un LSB supplémentaire, les sorties de ce deuxième CNA sont attaquées par (n-1) les sorties Q du compteur- décompteur, montées en ET câblé avec la sortie Q du MSB et ladite n ime cellule est commandée par la sortie Q du MSB. 12. Macro-fonctionnelle selon la revendication 11 caractérisée en ce que lesdits compteur-décompteur, et les CNA sont réalisés en technologie MTL. 13. Macro-fonctionnelle selon la revendication 12 caractérisée en ce que n=S. 14. Macro-fonctionnelle selon la revendication 13 caractérisée en ce que le premier CNA comporte quatre transistors MTL à quatre collecteurs,-les contacts avec les régions base formant les entrées logiques, pour chaque base on associe symétriquement un pavé d'injection, tous les pavés d'in- jection sont reliés à une tension appropriée sauf, un pavé du premier transistor qui est relié à la masse, la sortie est reliée à un collecteur des premier et second transistors, à deux collecteurs et aux quatre collecteurs des troisième et quatrième transistors respectivement, les collecteurs non utilisés par la correction de sortie sont reliés à une tension d'alimentation appropriée. 15. Macro-fonctionnelle selon la revendication 13 ou 14 carac- térisée en ce que la sortie Q du MSB est obtenue en inver- sant la sortie Q dans une porte MTL (A) à quatre collec- teurs et que la sortie Q est obtenue à partir de la sortie Q après inversion dans une porte MTL (B) à quatre collec- teurs.