Brevet FR2460006A1 — publié le 19810116

1. La présente invention concerne de façon générale le domaine des périphériques de calculateur numérique et, en particulier, le domaine des terminaux programmables de calculateurs. Les terminaux mettaient en oeuvre, dans l'art antérieur, des tubes à rayons cathodiques et des pastilles d'interface spéciales telles que les émetteurs-récepteurs USARTS pour exécuter des opérations d'échange et d'affichage d'informations provenant du calculateur central. Les termi- naux les moins coûteux dosponibles en 1979 valaient environ 500 dollars et n'étaient pas aussi puissants et aussi sou- ples qu'un terminal selon la présente invention. Le matériel, objet de l'invention, peut lire et écrire sur une ligne de communication série à des vitesses réglables jusqu'à 600 bauds en utilisant un modulateur-démo- dulateur (modem). Ce terminal peut lire les informations d'- un clavier et lire et écrire à partir d'une porte parallèle. Toutes les données introduites par n'importe quelle entrée peuvent être visualisées sur un récepteur de télévision noir et blanc et toutes les données visualisées peuvent être trans mises simultanément hors des portes série ou parallèle. Les modes à majuscules, minuscules, par page et en boucle sont disponibles et n'importe quelle combinaison d'entrées et de sorties peut être établie à partir d'un clavier. Une inver- sion de champ est aussi possible. Un retour chariot, un a- vancement d'un interligne, un effacement d'écran, une mise en position de repos et de curseur sont également possibles. Enfin, une possibilité de graphique limité existe grâce à u- ne mémoire programmable PROM qui peut être programmée pour tous les modèles graphiques souhaités par un utilisateur in- dividuel. Les nombreuses fonctions et la souplesse obtenues avec un dispositif selon l'invention sont dues à l'utilisa- tion d'un microprocesseur programmé. Le faible prix est le résultat principalement de l'utilisation d'un récepteur de 2. télévision domestique standard en association avec un micro- processeur programmé pour exécuter la plupart des fonctions qui étaient exécutées auparavant par des pastilles séparées. Il existe de très nombreux terminaux de calcula- teur dans l'art antérieur. Cependant, le terminal de calcu- lateur le moins coûteux disponible au moment du dépôt était vendu deux fois plus cher que le terminal de calculateur se- lon l'invention fabriqué sous forme de nécessaire. En outre, aucun terminal connu ne comporte autant d'options et d'apti- tudes et n'est encore d'un coût aussi bas que le terminal de l'invention. D'une façon générale, le dispositif selon l'inven- tion est constitué par une sous-combinaison d'un dispositif d'ensemble pour des communications d'entrée-sortie et la vi- sualisation de données provenant d'un autre dispositif de traitement de données. Le dispositif selon l'invention pour- rait être utilisé seul sans le dispositif de visualisation particulier du dispositif d'ensemble qui va être décrit dans la suite, ou il pourrait être utilisé avec une imprimante ou avec un autre type de dispositif de visualisation utilisant un tube à rayons cathodiques ou avec un circuit différent pour utiliser un récepteur de télévision standard. Cepen- dant, pour faciliter la compréhension de l'invention, cel- le-ci est décrite dans le contexte du dispositif d'ensem- ble d'un exemple de réalisation préféré. D'autres exemples de réalisation seront évidents pour les spécialistes en ap- plication des caractéristiques de l'invention. D'une façon générale, le terminal selon l'inven- tion est constitué par une combinaison de plusie rs sous- combinaisons distinctes. Chacune de ces sous-combinaisons peut être fabriquée séparément et utilisée isolément ou en combinaison avec les autres sous-combinaisons et en asso- ciation avec un autre dispositif qui exécute les mêmes fonc- tions ou des fonctions semblables que les sous-combinaisons qui vont être décrites. 3. L'exemple de réalisation préféré de l'invention qui va être décrit dans la suite pourrait être divisé de façon générale en deux sous-combinaisons. La première sous- combinaison est un moyen pour mémoriser des données à vi- sualiser et pour les visualiser sur un récepteur de télé- vision domestique classique. La seconde sous-combinaison, objet de la présente invention, est un moyen pour émettre des données et pour recevoir des données d'un autre dispo- sitif de traitement de données ou d'un clavier et pour transmettre ces données à la première sous-combinaison pour mémoriser les données émises ou reçues dans la première sous-combinaison pour leur visualisation. La seconde sous-combinaison se compose d'un cla- vier pour l'entrée des données et des signaux de commande faites par un opérateur humain, d'une porte parallèle et/ ou d'un modem, et d'un microprocesseur. Les données pro- venant du clavier peuvent être visualisées et/ou transmi- ses hors de la porte parallèle et/ou du modem. La porte parallèle sert d'interface entre le ter- minal de calculateur et un autre dispositif de traitement de données de façon à ce que les données puissent être en- voyées à et reçues de l'autre dispositif de traitement de données dans un format en parallèle. Le modem sert d'interface entre le terminal et un autre dispositif de traitement de données à distance du terminal par l'intermédiaire des lignes téléphoniques ou d'un autre réseau de communications. Le modem convertit les données binaires provenant du terminal de calculateur en signaux appropriés pour une transmission par le réseau de communications. Il convertit également les signaux re- çus de l'autre dispositif de traitement de données par le réseau de communications en données binaires utilisables par le terminal pour leur visualisation et/ou leur trans- mission simultanée hors de la porte parallèle. 4. Le microprocesseur est couplé au clavier, au mo- dem, à la porte parallèle et à la première sous-combinai- son par un bus de données, un bus d'adresse, ou une ou plu- sieurs lignes de signaux d'entrée et de sortie de commande. Le microprocesseur sert à commander les fonctions de com- munications d'entrée-sortie du terminal de calculateur et, dans l'exemple de réalisation préféré de la présente in- vention, à engendrer des signaux de synchronisation verti- cale et d'effacement VERT SYNC et BLANK envoyés à la pre- mière sous-combinaison pour que celle-ci puisse les utili- ser pour la fonction de visualisation. Les fonctions d'entrée-sortie sont commandées par le microprocesseur qui effectue une exploration pério- dique du clavier, de la porte parallèle et du modem pour contrôler les données d'entrée. Des signaux de commande envoyés au microprocesseur par le clavier commandent le fonctionnement du dispositif et des options sélectionnées. Des données d'entrée du modem sont détectées par le micro- processeur quand un bit de départ est reçuqui est formé par la première transition d'un courant constant de uns logiques au premier zéro logique. Les signaux de commande provenant du clavier provoquent le contrôle par le micro-. processeur pour déterminer si la visualisation par la pre- mière sous-combinaison est faite dans le mode alphanuméri- que ou graphique et si elle est blanche sur un champ noir ou noire sur un champ blanc. Ces signaux permettent égale- ment de contrôler si la visualisation est dans le mode par page ou dans le mode en boucle par la transmission à la première sous-combinaison de l'adresse verticale de la pre- mière ligne à visualiser. Enfin, le microprocesseur fournit les données à visualiser à la première sous-combinaison et contrôle, sous la direction de l'opérateur envoyant les signaux de commande provenant du clavier, si ces données sont simultanément transmises hors du modem ou de la por- te parallèle ou des deux. La seconde sous-combinaison pour- rait être utilisée seule sans la première si la fonction de 5. visualisation n'est pas souhaitée. D'autres caractéristiques et avantages de la présente invention seront mis en évidence dans la des- cription suivante, donnée à titre d'exemple non limita- tif, en référence aux dessins annexés dans lesquels: Figure 1 est un schéma fonctionnel de l'ensemble d'un terminal selon l'invention; Figures 2 et 3 sont des schémas logiques d'une mémoire RAM du terminal de la Figure 1; Figures 4A et 4B représentent un schéma logique d'un générateur vidéo de la Figure 1; Figure 5 est un schéma logique d-'une horloge et d'un compteur de division par neuf de la Figure 1; Figure 6 est un schéma logique des compteurs d'- adresses verticale et horizontale et du multiplexeur de deux lignes à une ligne de la Figure 1; Figures 7A et 7B représentent un schéma logique des liaisons entre la mémoire de programme EROM et les bus d'adresse et de données de la Figure 1; Figure 8 est un schéma logique de la porte pa- rallèle de la Figure 1; Figure 9 est un schéma logique du microproces- seur, du bus d'adresse et de la sortie du clavier de la Figure 1; Figure 10 est un schéma logique d'une option gra- phique; Figure Il est un schéma logique de l'interface modem/téléphone; Figure 12 est un schéma de circuit des filtres du modem; Figure 13 est une représentation du signal vidéo complet; Figure 14 est un schéma logique du clavier. 6. Sur la Figure 1, les éléments principaux d'un ter- minal selon l'invention sont représentés reliés entre eux conformément à l'ensemble de leurs fonctions. Les données à visualiser entrent dans le terminal par l'intermédiaire d'un modulateur-démodulateur (modem) 10, d'une porte parallèle 11 ou d'un clavier 12. Les données provenant du clavier 12 ou de la porte parallèle 11 sont transmises à un microprocesseur 14 par un bus de données 13. Le microprocesseur 14 sert à explorer le clavier 12 en utilisant un bus d'adresse 15 et un décodeur de quatre li- gnes à dix lignes 16. En combinant les signaux de sortie sur des lignes de lecture 17 dûs à l'enfoncement de touches du clavier 12 à l'échantillon de bits d'adresse sur la partie du bus d'adresse 15 donnant les signaux de sortie particuliers sur les lignes de lecture 17 (lignes d'exploration 107, voir Figure 14), le microprocesseur 14 détermine quelle touche a été enfoncée et il code ces données dans le caractère conve- nable en code ASCII normalisé américain pour l'échange d'in- formations (American Standard Code for Information Interchan- ge). Le modem 10 traite des signaux d'entrée et de sortie en série pour le microprocesseur 14 en le reliant à un autre dispositif par l'intermédiaire des lignes téléphoniques ou d'- un autre réseau de communications déterminé. Deux paires de fréquencesdont une paire sert à la transmission et l'autre sert à la réceptionJsont utilisées pour une modulation de fré- quence de décalage et d'introduction d'informations par cla- vier. Une mémoire morte effaçable EROM 18 contient les sé- ries d'instructions pré-programmées que le microprocesseur 14 exécute en commandant les fonctions du terminal. Le programme peut etre modifié pour satisfaire aux besoins d'un utilisateur individuel et ne sert qu'à définir la fonctionnalité du dis- positif qui est décrit. L'algorithme particulier de l'exemple de réalisation préféré se compose d'une boucle de programme principale dont l'interruption est commandée par le signal NINTB engendré par le compteur d'adresse verticale 26 par 1'- intermédiaire d'une bascule 169 et d'une ligne 24. La boucle principale commande la synchronisation verticale et l'efface- 7. ment par des interruptions de comptage. La fonction d'inter- ruption fournit également la fonction de contrôleur de temps pour explorer le clavier, des indicateurs de porte parallèle et le modem. A différents intervalles de temps, la boucle principale effectue un branchement à d'autres sous-programmes qui traitent la fonction d'entrée en série, la fonction de sortie en série, l'exploration de clavier, et l'exploration d'indicateurs de porte parallèle. A la réception de chaque ca- ractère, le programme doit déterminer ce qui doit être fait. Des caractères réguliers pour une visualisation sont mémori- sés dans la mémoire à accès sélectif RAM tandis que les ca- ractères de commande donnent lieu chacun à une fonction sépa- rée telle que l'option graphique, l'inversion de champ, et un accessoire périphérique de modem, un écran et une porte paral- lèle. Tous les signaux de synchronisation pour réaliser une visualisation vidéo sont engendrés par une horloge 19. Le signal de sortie d'oscillateur 5C sur une ligne 20 est envoyé à des registres à décalage de caractère et de graphique 21 et 22 o il est utilisé pour décaler les informations de carac- tère ou de graphique constituant un multiplet de ligne de points en direction d'un générateur vidéo 23 d'un bit à la fois. Soixante quatre caractères sont visualisés sur chaque ligne de balayage horizontal, chaque caractère étant consti- tué par une matrice de points de neuf points de large et de seize lignes de points de haut. Il y a de la place pour 89 caractères par ligne mais l'excédent de 64 est utilisé pour des marges à gauche et à droite. Le registre à décalage de caractère 21 ou le registre à décalage de graphique 22 décale à l'extérieur une ligne horizontale de la matrice de points pendant chaque intervalle de temps de visualisation de carac- tère. L'intervalle de temps de visualisation de caractère est celui qui est nécessaire pour décaler à l'extérieur du regis- tre neuf points à une cadence d'un point pour chaque période de l'oscillateur à cristal 19. L'intervalle de temps de déca- lage d'un point est l'inverse de la fréquence d'horloge ou quatre-vingt nanosecondes. Les intervalles de temps de déca- lage de caractère sont repérés pour le microprocesseur 14 et le compteur d'adresse horizontale 26' par un compteur de di- 8. vision par neuf 21'. Cela est réalisé par la génération du signal ADV HOSP sur une ligne 23 à chaque neuvième période d'horloge. En comptant le nombre de signaux ADV HOSP, le mi- croprocesseur 14 sait quand l'extrémité de chaque ligne est atteinte. En conservant le signal INTB sur la ligne 24, le microprocesseur sait quand il doit établir le signal d'effa- cement vertical BLANK sur la ligne 66, et le signal de syn- chronisation verticale VERT SYNC sur la ligne 78 par l'inter- médiaire du bus de données 13. Le compteur d'adresse horizontale 26' compte quatre- vingt neuf espaces de caractère par ligne et sert à engendrer l'adresse horizontale du caractère à adresser en mémoire RAM par l'intermédiaire de la ligne 29. Il sert également à engendrer le signal HSYNC indiquant l'extrémité de chaque li- gne horizontale et le signal LINE ACTIVE d'effacement hori- zontal pour former les marges à gauche et à droite. Le compteur d'adresse verticale 26 sert à conserver la trace de la ligne qui est visualisée et, en particulier, quelle ligne est tracée parmi les seize lignes de la matrice de pointspour chaque caractère. Chaque impulsion de synchro- nisation horizontale NHSYNC sur la ligne 79 fait progresser le compteur d'adresse verticale 26 d'un compte indiquant que la trace s'est déplacée d'une ligne vers le bas. La bascule 169 est mise à un et remise à zéro par le premier bit du compteur d'adresse verticale 26. L'image TV est obtenue par analyse entrelacée de telle sorte que huit lignes horizontales sont tracées pour chaque ligne de caractères visualisée dans une première moi- tié d'image complète et huit autres lignes pour la moitié sui- vante d'image. La seconde moitié d'image est tracée dans les intervalles de la première moitié d'image. Le microprocesseur 14 peut charger le compteur d'a- dresse verticale 26 avec un compte d'adresse verticale initia- le par l'intermédiaire du bus de données 13. De cette manière, le microprocesseur commande la visualisation en mode par page ou en mode de boucle en désignant l'adresse verticale de la première ligne à visualiser dans chaque image complète. Le mi- croprocesseur est également utilisé dans l'exemple de réali- sation préféré pour la transmission du signal BLANK sur la li- 9. gne 66 et du signal VERT SYNC sur la ligne 78 par la mise à un des bits dans un registre d'état vidéo 30 par l'intermé- diaire du bus de données 13. Dans d'autres exemples de réali- sation de l'invention, le compteur d'adresse verticale 26 pourrait être utilisé pour engendrer les informations de synchronisation verticale et d'effacement. Le compte d'adresse de caractère verticale prove- nant du compteur d'adresse verticale 26 est envoyé à une par- tie des entrées d'adresses horizontale et verticale de moyens de commutation constitués par un multiplexeur de deux lignes à une ligne 27 sur la ligne 28. Le compteur d'adresse hori- zontale 26' envoie également son compte qui représente l'a- dresse horizontale de caractère à la partie restante des en- trées d'adresses horizontale et verticale du multiplexeur 27 par la ligne 29. Le multiplexeur 27 sert à engendrer une adresse en- voyée à la ménioire RAM 25 en transférant l'adresse provenant du bus d'adresse 15 envoyée à l'entrée d'adresse de bus ou les adresses de caractère horizontale et verticale sur les lignes 28 et 29 envoyées à l'entrée d'adresses horizontale et verti- cale. Les signaux à l'une de ces deux entrées sont transférés par la ligne de sortie du multiplexeur reliée à l'entrée d'a- dresse de la mémoire RAM. Le transfert est commandé par le signal ISW sur la ligne 31 sous la commande du bus d'adresse 15 du microprocesseur 14. Le microprocesseur 14 sert à remplir la mémoire RAM avec les caractères à visualiser1une ligne à la foispar l'in- termédiaire des lignes d'entrée de données de mémoire RAM 84. Cela est réalisé par l'écriture des données de caractère en code ASCII provenant du bus de données 13 aux emplacements de mémoire spécifiés à la mémoire RAM par le bus d'adresse 15. Le bus d'adresse 15 transmet des signaux à l'entrée d'adresse de la mémoire RAM par l'intermédiaire du multiplexeur 27. Un signal 5MEM sur la ligne 135 qui est commandé par le micropro- cesseur 14 contrôle si la mémoire RAM 25 fonctionne dans le mode de lecture ou d'écriture. Le microprocesseur 14 commande simultanément le transfert d'adresse par le multiplexeur 27 au moyen du signal ISW sur la ligne 31. Le signal ISW est commandé par l'apparition d'une adresse sur le bus d'adresse 10. , comme la Figure 5 l'indique. Quand le microprocesseur 14 n'est pas en train de charger la mémoire RAM 25, le signal ISW provoque le transfert des signaux de sortie d'adresse des compteurs d'adresses verticale et horizontale à la sor- tie du multiplexeur 27 sur la ligne 82 pour former une adres- se d'accès aux données de caractère mémorisées dans la mémoi- re RAM 25. Ces données sont utilisées pour une visualisation ou une transmission hors de la porte parallèle ou du modem ou de l'ensemble des éléments décrits plus haut selon les souhaits de l'opérateur tels qu'ils sont indiqués par les caractères de commande introduits au clavier. Dans d'autres exemples de réalisation de l'invention, des données binaires préprogrammées peuvent être chargées dans une mémoire morte ROM et une mémoire de substitution de la mémoire RAM 25 pour des applications o les données n'ont pas besoin d'être modi- fiées telles que dans des applications d'enseignement. On é- limine ainsi la nécessité du clavier, des portes, du multi- plexeur et du microprocesseur (si les compteurs sont modifiés pour fournir les signaux de synchronisation et d'effacement). Les signaux de sortie de données de caractère de la mémoire RAM sont transmis par la ligne de sortie 32 et forment des signaux d'entrée de données de caractère pour le générateur de caractère ROM 33 et la mémoire programmable PROM de graphique limité 34. Ces mémoires mortes sont pro- grammées avec des groupes de multiplets représentant les é- chantillons de points spécifiques des points lumineux et som- bresreconnaissables par des opérateurs humainscomme l'en- semble ASCII de caractères alphanumériques ou n'importe le- quel aes soixante-quatre échantillons graphiques spéciaux qui peuvent être visualisés par le terminal. La mémoire de graphique PROM 34 utilise les six bits de poids faible des données provenant de la mémoire RAM pour visualiser un échan- tillon de 2x3 à la place du caractère ASCII. Cette possibi- lité de représentation graphique par visualisation peut être réalisée en divisant la matrice de 9x16 points de caractère en six zones rectangulaires d'une disposition matricielle de 2x3. Un des six bits de poids faible utilisés pour un graphi- que est affecté à chaque rectangle. Si un bit particulier est mis à un, le rectangle correspondant est visualisé sur l'é- 11; cran par un échantillon de sortie de points du registre à décalage de graphique 22 qui correspond à l'éclairement de tous les points de la matrice de 9x16 points dans le rectan- gle particulier à visualiser. Les deux mémoires de généra- tion de caractère ROM 33 et de graphique limité PROM 34 en- gendrent un multiplet de ligne de points dans un format en parallèle en réponse aux données de caractère envoyées à leurs entrées respectives. Les trois premiers bits des si- gnaux de sortie du compteur d'adresse verticale sont utilisés par ces mémoires pour déterminer quelle ligne de points dans la direction verticale de la matrice doit être extraite et transmise à la sortie de ligne de points. Ce multiplet de li- * gne de points est envoyé au registre à décalage de caractère et au registre à décalage de graphique dans un format en pa- rallèle et il est décalé en série à l'extérieur de ceux-ci à la cadence d'un point pour chaque période d'horloge. La commande du tampon à trois-états 35 faite par le signal MEMRO sur la ligne 115 permet de transférer les don- nées de caractère de sortie de la mémoire RAM hors de la por- te parallèle Il par l'intermédiaire d'un registre de sortie 36 et en direction du microprocesseur 14 par l'intermédiaire du bus de données 13 pour être transmises par le modem 10. Le signal MEMRO est commandé par le microprocesseur 14, comme indiqué sur la Figure 5. Le générateur vidéo 23 combine les informations vi- déo reçues du générateur de caractère ROM 33 ou de la mémoire de graphique limité PROM 34 avec les signaux de synchronisa- tion horizontale et verticale et les signaux d'effacement>pour former le signal de sortie vidéo complet VOUT sur la ligne 136 envoyé au récepteur de télévision. Le signal VOUT a une ten- sion d'environ deux volts pour des informations en blanc et de 0,75 volt pour des informations en noir, avec des informations de synchronisation tombant à un niveau de tension nul si on utilise un signal de synchronisation dans le sens négatif. Si on utilise un signal de synchronisation positif, l'ordre est inversé, c'est-à-dire que la synchronisation est pour une ten- sion de + 5 volts et les informations en blanc pour une ten- sion de 0,75 volt. Le signal de sortie du générateur vidéo est envoyé à l'amplificateur vidéo du récepteur TV qui est 12. utilisé pour la visualisation. La Figure 4 représente en détail le fonctionnement du circuit logique du générateur vidéo 23 et de la mémoire de génération de caractère ROM 33. Pour une meilleure compréhen- sion, il est nécessaire de faire une explication plus détail- lée de l'image de télévision TV. La trame de toute image TV est constituée par un grand nombre de lignes horizontales pa- rallèles tracées à travers l'écran par un faisceau électroni- que. L'intensité de ce faisceau est rendue variable pour que de petits points phosphoreux fixés à l'écran que le'faisceau d'électrons frappe, émettent de la lumière d'une intensité proportionnelle à l'intensité du faisceau d'électrons. Quand le faisceau balaie l'écran, une ligne de points phosphoreux luminescents de teintes variantes de noir et de blanc est formée. Dans un cas déterminé d'application de terminal de calculateur, on souhaite visualiser quelques lignes de carac- tères sur l'écran. Pour qu'il en soit ainsi, chaque caractère doit être décomposé en une matrice de points lumineux et som- bres dans un échantillon reconnaissable par l'opérateur comme le caractère souhaité. Dans l'exemple de réalisation préféré de la présente invention décrit ici, la matrice de points est de neuf points de large et de seize lignes de points de haut. Soixante quatre de ces matrices de points ou de caractères sont visualisées sur chaque ligne de caractères formée sur l'écran. Une ligne de caractères demande seize lignes hori- zontales, dont une pour chaque ligne de points dans chaque matrice de points de caractère. La fréquence d'horloge est de 12,6 mhz et la pério- de de visualisation d'un point est de 80 nanosecondes, ce qui donne une période pour la visualisation d'un caractère complet de 720 nanosecondes. La période pour la visualisation d'une ligne est donc de 64 microsecondes dont 57 microsecondes pour le balayage de gauche à droite de l'écran et 7 microsecondes pour un retour du côté gauche de l'écran. Chaque point doit être effacé pour le retour du spot et pour former des marges d'espace vide à gauche et à droite de chaque côté du texte visualisé. Cette fonction est assurée par le signal NLINE- ACTIVE sur la ligne 65. Pour s'assurer de cela, une limite 13. appropriée est prévue à gauche et à droite de la visualisa- tion en n'utilisant que 48 microsecondes des 57 microsecondes comme période de temps de balayage pour la visualisation des caractères d'une ligne. On voit sur la Figure 6 que le signal NLINE-ACTIVE est commandé par le bit 1C64 provenant du comp- teur d'adresse horizontale 26'. Ce compteur progresse une fois pour chaque période de visualisation de caractère au mo- yen du signal ADV HOSP sur la ligne 23. Quand un compte de 64 est atteint, le signal H1C64 passe à un niveau logique haut. Celui-ci remet la bascule 138 à zéro qui fait passer le signai NLINEACTIVE à un niveau haut par lequel la ligne 50 est mise à la masse et l'écran est mis à l'état sombre jusqu'à ce que le signal HC64 repasse à unniveau bas. Quand un compte de 72 est atteint, la porte 139 de la Figure 4B engendre le signal OLOAD sur la ligne 86 qui remet la bascule 140 à zéro. Le si- gnal NHSYNC résultant à un niveau bas sur la ligne 79 se pro- page par les portes 88 et 89 des Figures 4A et 4B et met le signal VOUr sur la ligne 136 à la tension de masse par le si- gnal SYNC sur la ligne 81. La bascule 140 est mise à un quand les bits HC16 et HC4 sur les lignes 141 et 142 sont à un ni- veau haut. Quand le compte est de 72, le compteur d'adresse horizontale 26' de la Figure 6 est pré-réglé à un compte de - 17 par le signal $LOAD sur la ligne 86 à l'entrée LOAD et des tensions de masse sur les lignes 92 et 93 aux entrées A. Toutes les entrées en l'air passent à un niveau haut ou res- tent à un niveau haut quand le signal $LOAD est présent. Le signal 1C64 reste ainsi à un niveau haut qui maintient le si- gnal- NLINE-ACTIVE sur la ligne 65 à un niveau haut qui efface l'image. Le compteur d'adresse horizontale 26' commence alors un compte régressif jusqu'à zéro. Pour un compte de - 11, les deux signaux HC16 et HC4 sur les lignes 141 1421sur la Figure 4,passent à un niveau haut qui met la bascule 140 à unet le signal HSYNC à un niveau haut. Quand le compte de O est at- teint, le signal HC64 passe à un niveau bas qui met à un ni- veau bas le signal NLINE-ACTIVE sur la ligne 65 et valide la visualisation. L'image TV est constituée par 262,1/2 lignes hori- zontales parallèles tracées à une vitesse de trente images complètes par seconde. On utilise la méthode d'analyse entre- 14. lacée. Une vitesse de tracé de trente images par seconde> comme cest le cas présentementIsignifie que 60 moitiés d'i- mage complète sont tracées toutes les secondes, chaque moi- tié d'image complète étant constituée par 262,1/2 lignes. La moitié d'image suivante de 262,1/2 lignes a ses lignes inter- calées entre les lignes de la moitié d'image précédente. Pour 525 lignes par image complète et 30 images complètes par se- conde, la fréquence de balayage horizontal de télévision est de 15,750 lignes par seconde. La fréquence de balayage verti- cal est donc de 60 moitiés d'image par seconde. Les deux oscillateurs de balayage horizontal et ver- tical du téléviseur doivent être synchronisés de façon fixée avec les données de caractère à visualiser provenant de la mé- moire RAM pour former une image nette. Pour réaliser cette synchronisation et pour former des marges d'espace vide en haut et en bas et à gauche et à droite des vingt-quatre lignes d'un texte visualisé, quatre signaux doivent être utilisés. La synchronisation de l'oscillateur de balayage horizontale est réalisée par le signal HSYNC sur la ligne 79 et la syn- chronisation de l'oscillateur de balayage vertical est réali- sée par le signal VERT SYNC sur la ligne 78. L'effacement des informations vidéo à partir de la droite du dernier caractère d'une ligne d'un texte par un retour de spot et jusqu'au pre- mier caractère de la ligne suivante est réalisé par le signal NLINEACTIVE sur la ligne 65. Le signal BLANK sur la ligne 66 provoque l'effacement à partir de la droite du dernier carac- tère de la dernière ligne des vingt-quatre lignes d'un texte par le tracé de la marge d'espace vide inférieure, un retour de spot vertical et par un tracé de la marge supérieure jus- qu'au premier caractère de la première ligne d'un texte dans l'image complète suivante. Le compteur d'adresse horizontale 26', le compteur d'adresse verticale 26 et le microprocesseur 14 engendrent ces quatre signaux de synchronisation et d'effacement. Le compteur d'adresse horizontale compte les quatrevingt neuf périodes de visualisation de caractère de chaque ligne et provoque 1'- effacement du signal vidéo par le signal NLINE-ACTIVE à gau- che et à droite des soixante-quatre caractères visualisés à chaque ligne d'un texte. Le compteur d'adresse horizontale 15. provoque également la génération du signal HSYNC à la fin du balayage de chaque ligne. Le signal NHSYNC sur la ligne 79 de la Figure 6 commande le compteur d'adresse verticale 26 par l'entrée de compte UP. Ce compteur engendre les données d'adresse verti- cale de la ligne tracée. Cette adresse verticale est utilisée par la mémoire RAM 25 pour avoir accès au caractère à visua- liser. Le premier bit des signaux de sortie VSR-A est utilisé pour mettre la bascule d'interruption 169 à un, Figure 9. Cette bascule envoie un signal NINTB à l'entrée INTREQ du mi- croprocesseur 14 pour chaque impulsion positive ou chaque ni- veau haut du signal VSR-A. Puisque le signal VSR-A change d'- état pour chaque signal NHSYNC, le microprocesseur 14 est ar- rêté à chaque seconde ligne de chaque moitié d'image complè- te. Les signaux VERT SYNC et BLANK sont commandés par le microprocesseur 14 en mettant à un et en remettant à zéro les bits VERT SYNC et BLANK du registre d'état vidéo 30 de la Fi- gure 4. Le microprocesseur décide quand les signaux VERT SYNC et BLANK doivent être mis à un et remis à zéro en comptant les interruptions. On utilise quatre sous-programmes qui débutent à un compte d'interruptions différent pour obtenir ce résul- tat. Un sous-programme met l'écran en circuit pour commencer l'opération de visualisation. La première opération qu'il réa- lise est le chargement du compteur d'adresse verticale avec l'adresse de la première ligne à visualiser. En contrôlant cette adresse, on peut utiliser le mode en boucle ou le mode par page de visualisation. Le sousprogramme charge ensuite un registre interne du microprocesseur 14 utilisé pour con- server le compte d'interruptions avec le compte auquel le sous-programme suivant doit être lancé. Ce registre interne a son contenu qui régresse à chaque interruption jusqu'à ce que le compte atteigne zéro o le sous-programme suivant est lan- cé. Enfin, le sous-programme déclenche la visualisation en mettant le signal BLANK à zéro. Cela permet à la porte 77 de valider la ligne de sortie de circuit de portes 50 et de va- lider ainsi les informations vidéo à transmettre par la ligne VOUT 136. Les vingt-quatre lignes d'un texte sont alors visua- lisées, chaque interruption faisant régresser le registre de 246000e 16. compte d'interruptions interne. Le signal BLANK doit être à nouveau mis à un à la fin de la dernière ligne d'un texte. Un second sous-program- me, qui est lancé quand le registre de compte d'interruptions atteint le compte zéro, exécute cette opération. Il remet aus- si à un autre compte le registre de compte d'interruptions de telle sorte qu'un troisième sousprogramme est lancé après que la dernière ligne de la moitié d'image complète ait été tracée. Enfin, il contrôle si la moitié d'image complète tra- cée est une image paire ou impaire et met à un le bit VSR- EVEN du registre d'état vidéo 30 de la Figure 4A. La fonction du troisième sous-programme est de met- tre à un niveau bas le bit VERT SYNC pour provoquer le retour de spot vertical du faisceau d'électrons de bas en haut de l'écran. Le signal VERT SYNC sur la ligne 78 de la Figure 4 est transféré par les portes 88 et 90 pour mettre la ligne VOUT 136 à la masse. Le microprocesseur maintient le signal VERT SYNC à un niveau bas pendant trois interruptions en met- tant le compte du registre de compte d'interruptions à trois. Le quatrième sous-programme est ainsi lancé trois interrup- tions plus tard pour faire passer le bit VERT SYNC à un niveau haut. Comme on utilise une analyse entrelacée, le signal VERT SYNC doit être déclenché au'milieu de la dernière ligne de chaque autre moitié d'image. La fonction du troisième sous- programme t de produire ce retard selon que l'analyse est paire ou impaire ainsi qu'elle est déterminée par le second sous-programme. - Le quatrième sous-programme sert à mettre le bit VERT SYNC à un niveau haut en haut de la moitié d'image sui- vante. Il met aussi le registre de compte d'interruptions au compte nécessaire pour effectuer un branchement au premier sous-programme pour mettre le signal BLANK à un niveau haut au début de la première ligne d'un texte de façon à ce qu'une marge de lignes d'espace vide soit formée en haut. Ce sous- programme change également l'état d'un bit d'analyse interne en changeant le type d'analyse de paire en impaire ou d'impai- re en paire. Ces quatre sous-programmes sont exécutés chacun une fois pour chaque moitié d'image complète et ne sont qu'u- ne simple illustration du principe mis en oeuvre dans l'exem- 17. ple de réalisation préféré de l'invention. D'autres program- mes peuvent être utilisés ou le microprocesseur peut être é- liminé complètement dans certains exemples de réalisation de l'invention. Comme on l'a décrit plus haut, chacune des vingt- quatre lignes de texte des caractères visualisés par image complète se compose de seize lignes horizontales de points. Quatre de ces 16 lignes, deux en haut et deux en bas, sont laissées vides dans les matrices pré-programmées qui sont mé- morisées dans le générateur de caractère ROM 33. Ces quatre lignes vides de points ont un rôle d'espacement entre les li- gnes du texte. En tout, 384 lignes de l'image complète sont utilisées pour les vingt-quatre lignes de texte, les autres lignes disponibles étant utilisées comme des marges en haut et en bas. Le signal de sortie SC de l'horloge 19 sur la ligne est envoyé au registre à décalage de caractère 21 et au registre à décalage de graphique de la Figure 4A. Le généra- teur de caractère 33 charge le registre à décalage de carac- tère 21 dans un format en parallèle avec sept bits en binaire qui représentent une ligne horizontale de la matrice de points du caractère à visualiser. Deux des neuf points, un à gauche et un à droite, sont laissés vides (niveau logique zéro) pour un rôle d'espacement. Ces bits sont décalés à l'extérieur d'un bit par cycle d'horloge sur la ligne 20 comme les signaux VIDEO et NVIDEO sur les lignes 39 et 40. Un cas semblable se produit avec le registre à décalage de graphique 22 et la mé- moire de graphique PROM 34 de la Figure 10. Les informations vidéo de graphique sont constituées par chaque signal GRAF- VID sur la ligne 37 des Figures 10 et 4. Les informations vidéo provenant des registres à décalage 21 et 22 sont envoyées aux entrées du circuit à por- tes 38 de la Figure 4B. Ce circuit à portes peut être un cir- cuit intégré de la famille TTL de circuits logiques à tran- sistor-transistor comprenant une variété de portes ET, OU et d'inverseurs, par exemple, du type 74S65. Une seule porte de ce circuit est utilisée à un moment donné pour laisser passer l'information vidéo d'échantillon de points en direction du téléviseur. 18. On utilise quatre portes pour le transfert du si- gnal vidéo par le circuit à portes 38 pour adapter le termi- nal à une aptitude optionnelle de champ inversé et de visua- lisation de graphique. Chaque caractère peut être visualisé comme étant blanc sur un champ noir ou blanc sur un champ blanc. Le huitième bit de mémoire pour chaque caractère est utilisé pour déterminer le champ établi. Ce bit MD7 sur la ligne 41 provoque la visualisation de noir sur du blanc quand il est à un niveau haut et que l'option de visualisation gra- phique (commandée par le clavier) est absente. L'option gra- phique est établie par le microprocesseur en réponse à un ca- ractère de commande provenant du clavier. Le microprocesseur met le bit d'option du registre d'état vidéo 30 à un par 1'- intermédiaire du bus de données 13 de la Figure 4A. Comme le montre la Figure 4B, en l'absence de l'op- tion graphique, les portes 45 et 46 ont des signaux opposés à leurs entrées:de telle sorte que le signal GRAF-VID sur la ligne 37 interdit et le signal NVIDEO sur la ligne 40 est au- torisé pour son transfert en direction du récepteur de télévi- sion. L'état du champ est inversé par les signaux VIDEO et NVIDEO. Le signal NVIDEO est transféré1si les signaux FMD7 et NFMD7 sont à un certain état logiquelet le signal VIDEO sur la ligne 39 est transféré si les signaux FMD7 et NFMD7 sont à l'état logique inverse. Les signaux FMD7 et NFMD7 sur les li- gnes 47 et 48 indiquent l'état de la bascule d'inversion de champ 49 et contrôlent si la visualisation est noire sur un champ blanc ou blanche sur un champ noir. L'état de cette bas- cule est commandé par l'état du signal MD7 (le septième bit du mot de caractère contenu en mémoire) sur la ligne 41. Une com- mande O est introduite au clavier pour inverser l'état du champ. Une commande N est introduite au clavier pour valider l'option de visualisation graphique. Il ressort donc de ce qui précède que, selon les é- tats de la bascule d'inversion de champ 49 et les signaux d'- option graphique sur les lignes 42 et 43, plusieurs possibi- lités de visualisation différentes peuvent se présenter. Ces possibilités sont résumées ci-dessous: MD7 Option graphique Type de visualisation haut absente noir sur blanc 19. MD7 Option graphique Type de visualisation bas absente blanc sur noir haut présente noir sur blanc bas présente option graphique Le signal de sortie du circuit à portes 38 sur la ligne 50 est à un niveau haut si l'écran doit être blanc et il passe à un niveau bas pour du noir et une synchronisation négative. Le générateur de caractère ROM 33 doit comporter u- - ne entrée de données de caractère pour fournir l'adresse de laquelle le multiplet de ligne de points constituant une li- gne de points de la matrice de points de caractère doit être extrait. Les sept bits de code ASCII pour le caractère à vi- sualiser sont envoyés au générateur de caractère 33 sur les lignes 51-57 comme les signaux MD0-6 de la Figure 4A provenant de la mémoire RAM 25 (représentée sur les Figures 2 et 3). Trois autres signaux VSR A, B et C respectivement sur les li- gnes 58-60 et le signal VSR-PAIR sur la ligne 61 forment l'a- dresse o se trouve un multiplet de ligne de points de la ma- trice de points constituant le caractère à visualiser. Les si- gnaux VSR A, B et C représentent les trois premiers bits de l'adresse verticale provenant du compteur d'adresse verticale 26 (représenté en détail sur la Figure 6). Ces trois bits in- diquent au générateur de caractère 33 quelle ligne horizontale de points doit être visualisée parmi les seize lignes de points dans la direction verticale de la matrice de points. Les signaux MD0-6 complètent l'adresse de la matrice de points du caractère à visualiser et représentent le reste-de l'adres- se verticale. Le signal VSR-PAIR sur la ligne 61 indique quel- le moitié d'image complète est visualisée, celui-ci étant com- mandé par le bit D2 sur le bus de données 13 provenant du mi- croprocesseur 14 qui est desservi par le second sous-programme décrit plus haut. Le registre à décalage de caractère 21 reçoit le multiplet de ligne de points dans le format en parallèle du générateur de caractère 33, comme les signaux CHAR 1-7. Ce re- gistre à décalage décale le multiplet de ligne de points en série à l'extérieur pour donner les signaux VIDEO ET NVIDEO sur les lignes 39 et 40 de la Figure 4A à la cadence d'un point par cycle du signal 5C sur la ligne 20. Ces bits de don- 20. nées se propagent par le circuit à portes 38 jusqu'au réseau de synchronisation réglable 62. Le signal LINE-ACTIVE sur la ligne 65 est envoyé aux inverseurs à collecteur ouvert 63 et 64 de façon à rendre l'écran sombre à partir de la droite du dernier caractère de la ligne d'un texte par un retour de spot et ensuite de nou- veau à droite vers le premier caractère de la ligne suivante. Le signal LINE-ACTIVE sur la ligne 65 est commandé par la bascule de signal LINE-ACTIVE 68 de la Figure 6 qui est elle- même commandée par le bit HC64 sur la ligne 69 provenant du compteur d'adresse horizontale 26'. Le signal LINE-ACTIVE est à un niveau haut quand le signal HC64 est à un niveau bas. De même, le signal BLANK sur la ligne 66 sert à ef- facer (forcer au noir) le signal de sortie vidéo du circuit 38 sur la ligne 50 à partir de l'extrémité de la dernière li- gne d'un texte par un retour de spot vertical et par la marge du haut jusqu'au premier caractère de la première ligne du texte de l'image complète suivante. Le signal BLANK est com- mandé par le microprocesseur 14 par le bit Dl du bus de don- nées 13. Le signal de sortie vidéo complet VOUT transmis au téléviseur par la ligne 136 est représenté sur la Figure 13. Des impulsions de synchronisation horizontale dans le sens négatif sont indiquées par les références numériques 70, 71, 72 etc. Quand ces impulsions tombent à la valeur de tension O volt, l'oscillateur de balayage horizontal du récepteur TV force le faisceau d'électrons à revenir du côté gauche de 1'- écran. Sur la Figure-13, on peut facilement voir l'effet des signaux LINEACTIVE et HSYNC. Le point 140 correspond à un compte de soixante-douze aux sorties du compteur d'adresse horizontale 26' de la Figure 6. A ce point, le compteur est pré-réglé au compte - 17 comme on l'a expliqué plus haut. Le point 141 de la Figure 13 représente le point dans le temps o le compteur d'adresse horizontale 26' atteint un compte -11 et qui remet la bascule 140 de la Figure 4B à zéro. Le point 142 représente un compte nul et la mise à un de la bas- cule de LINE-ACTIVE 138 de la Figure 6. L'intervalle de temps entre les points 141 et 142 représente la période de temps pendant laquelle le signal NLINE-ACTIVE sur la ligne 65 de la 2î.s Figure 6 est à un niveau haut, ce qui met à la masse la ligne de la Figure 4 et efface l'écran. L'intervalle de temps du point 142 au point 143 de la Figure 13 représente la pé- riode pendant laquelle les informations vidéo des échantil- lons de points sont visualisées. Le point 143 représente é- galement l'achèvement du calcul d'un compte de soixante-qua- tre par le compteur d'adresse horizontale 26' et la mise à un niveau haut du signal NLINE-ACTIVE. La mise à la masse résultante de la ligne 50 force à nouveau l'effacement du signal VIDEO jusqu'à ce que le compteur d'adresse horizontale 26' atteigne à nouveau le compte nul au point 144. On voit donc, d'après ce qui précède, que le signal NLINE-ACTIVE est à l'origine de la formation des marges à gauche et à droite de l'image visualisée. Les marges en haut et en bas de l'image sont for- * mées par le signal BLANK sur la ligne 66 de la Figure 4. Sur la Figure 13, ; le point 145 marque l'extrémité de la dernière ligne d'un texte. A ce moment, le signal BLANK est mis à un niveau bas par le microprocesseur 14, ce qui déclenche la transmission du signal HSYNC à la fin de la visualisation de la dernière ligne du texte dans la moitié d'image complète au point 146. Plusieurs autres lignes horizontales d'espace vide sont tracées au-dessous de la dernière ligne du texte pendant que le signal BLANK est à un niveau bas jusqu'à ce que le mi- croprocesseur 14 ait compté assez de signaux HSYNC pour indi- quer que la dernière ligne de la moitié d'image a été tracée. Au point 147, le microprocesseur 14 met le bit VERT SYNC à un niveau bas par le bus de données 13. Le microprocesseur 14 est programmé pour maintenir le signal VERT SYNC à un niveau bas pendant au moins trois périodes de ligne horizontale de telle sorte que les circuits internes du téléviseur puissent faire une distinction entre les signaux de synchronisation verticale et horizontale. Au point 148, le signal VERT SYNC est mis à un niveau haut par le microprocesseur 14 et un tra- cé horizontal commence de nouveau. Le signal BLANK ayant été mis à un niveau bas pendant tout le temps, les lignes hori- zontales tracées sont vides. De cette manière, une marge est formée en haut de l'image complète. Au point 149, le signal BLANK est mis à un niveau haut et la visualisation de caractè- 22. re pour la moitié d'image suivante commence. Le microproces- seur 14 est programmé pour retarder le point 147 d'une demi- période d'analyse de ligne horizontale à chaque autre moitié d'image complète. De cette manière, le retour de spot verti- cal se produit au milieu de la dernière ligne à chaque autre moitié d'image, ce qui fait revenir le faisceau électronique au milieu de la première ligne. Une analyse entrelacée est achevée de cette manière puisque le milieu d'une ligne "ho- rizontale" se trouve au-dessous de l'extrémité gauche de cel- le-ci d'une valeur égale à la moitié de la chute de la ligne. La partie de donnée vidéo du signal vour atteint son point le plus positif quand toutes les portes d'entrée du circuit à portes 38 sont invalidées. Une résistance 73 de la Figure 4A sert de résistance d'excitation pour les portes à collecteur ouvert du circuit 38. Le niveau haut de tension du signal VOUI est commandé par le diviseur de tension formé par une résistance 74 de 2K en série avec des potentiomètres et 76. Si l'une des portes du circuit 38 ou la porte de signal LINE-ACTIVE 63 ou la porte de signal BLANK 77 est va- lidée, la ligne 50 est alors mise à la masse. La tension du signal VOUr est ensuite transmise uniquement au potentiomètre du diviseur de tension mentionné plus haut, ce qui fait chuter la tension du signal VOUT à une- tension inférieure. Quand l'un des signaux VERT SYNC et NISYNC respectivement sur les lignes 78 et 79 est validé (c'est-à-dire, à un niveau bas), le signal VID-SYNC sur la ligne 80 est à l'état logi- que un, ce qui permet au signal SYNC sur la ligne 81 de met- tre le signal VOUr à la masse. Le réseau de synchronisation réglable 62 permet de réaliser des modifications dans les circuits du terminal de façon à ce que le terminal soit compatible avec les récep- teurs de télévision pour une synchronisation positive. Les impulsions de synchronisation dans des téléviseurs à synchro- nisation positive sont dans le sens positif jusqu'à un niveau de + 5 volts tandis que le noir est au niveau suivant le plus élevé (environ 2, 75 volts) et que le blanc est au niveau le plus bas (environ 0,75 volt). Le réseau de synchronisation réglable 62 fournit des spots pour faire des coupures appro- priées et pour ajouter des connexions volantes appropriées 23. telles que des inverseurs puissent être ajoutés pour inver- ser l'information vidéo sur la ligne 50 et l'information de synchronisation sur la ligne 89 de sorte que la répartition des tensions indiquée plus haut puisse être obtenue. Un schéma logique de la mémoire RAM 25 est repré- senté sur les Figures 2 et 3. L'adresse pour mémoriser le ca- ractère en entrée ou pour extraire le caractère à visualiser est fournie par l'intermédiaire des lignes d'entrée d'adres- se 82 (MAI-MAIO) à partir du multiplexeur de deux lignes à u- ne ligne 27 (représenté en détail sur la Figure 6). Ce multi- plexeur sert à sélectionner, sous la commande du microproces- seur 14 faite par le signal ISW des Figures 1 et 5, le groupe d'entrées dont les signaux sont à transférer sur ses lignes de sortie. La Figure 6 représente les lignes de sortie 29 du compteur d'adresse horizontale 26' (H10, HC2, HC4, HC8, HC16, HC32, HC64) et les lignes de sortie 30 du compteur d'adresse verticale 26 (VSR-D, VSR2, VSR4 et VSR8) à connecter aux deux groupes d'entrées du multiplexeur 27. Le caractère à mémoriser en mémoire RAM 25 est trans- mis par les lignes DBO-7 sur les Figures 2 et 3 à partir du tampon à trois états 83 (représenté de façon plus détaillée sur la Figure 7). Le caractère à visualiser est extrait de la mémoire RAM 25 par les lignes MDO-7 et transmis au générateur de caractère ROM 33 de la Figure 4A et à la mémoire de graphi- que limité PROM 34 de la Figure 10. La Figure 6 est un schéma logique plus détaillé des compteurs d'adresse horizontale et d'adresse verticale 26' et 26. Le compteur d'adresse horizontale 26' est utilisé pour compter le nombre de périodes de signal ADV HOSP pour conser- ver l'adresse horizontale du caractère visualisé et pour com- mander la synchronisation horizontale et l'effacement. Entre les calculs de comptes zéro et soixante-quatre, chaque carac- tère de la ligne de texte visualisée est extrait de la mémoi- re RAM 25. Le compteur d'adresse horizontale 26' progresse d'un pas pour chaque caractère visualisé par le signal ADV HOSP sur la ligne 23. Quand le compteur atteint un compte de 72 (HC64 et HC8), le signal indicateur NHSYNC sur la ligne 79 de la Figure 4 est mis à un par le signal 5LOAD sur la ligne 86 de la Figure 4 en provenance de la porte NON-ET 139 de la 24. Figure 4. Chaque impulsion HSYNC fait progresser le compteur d'adresse verticale 26 d'un compte au moyen du signal NHSYNC sur la ligne 79. Les trois premiers bits en sortie du comp- teur, VSR A, B et C, sont envoyés au générateur de caractère ROM 33 par l'intermédiaire des lignes 58-60. Les bits de sor- tie, VSR 1, 2, 4, 8 et 16 constituent l'adresse verticale de la ligne qui est tracée. La Figure 5 est un schéma logique plus détaillé de de l'horloge 19 à fréquence de 12,5 mhz. Cette figure repré- sente également le circuit logique du compteur de division par neuf 21' et certaines portes de commande combinant diffé- rents signaux provenant du microprocesseur 14 pour engendrer plusieurs signaux de commande utilisés pour commander les différents tampons à trois états, registres d'état, compteurs, et mémoires contenus dans le dispositif, objet de la présente invention. Le signal ISW sur la ligne 31 provoque le transfert par le multiplexeur 27 des signaux d'entrées "A" sur les li- gnes de sortie 82 quand il est à un niveau bas et le transfert des signaux d'entrées "B" quand il est à un niveau haut. Les entrées "A" sont connectées aux sorties des compteurs d'adres- ses horizontale et verticale et les entrées "B" sont connec- tées au bus d'adresse 15, comme la Figure 6 l'indique. Sur la Figure 5, le signal ISW sur la ligne 31 est le signal de sor- tie de la porte NON-ET 150 -qui a des entrées connectées aux sorties "5" et "6" du décodeur de quatre lignes à dix lignes 151. La sortie "5" passe à un niveau bas quand un cinq binaire apparaît aux entrées 152 et de même pour la sortie "6". Les sorties du décodeur 151 sont normalement à un niveau haut. Le signal ISW passe ensuite à un niveau haut, uniquementquand les bits AlO-A12 et le signal MI/O sur la ligne 153 provenant du microprocesseur 14 forment un 5 binaire ou un 6 binaire in- diquant que le microprocesseur 14 veut écrire en mémoire RAM 25. Le signal MI/O est un signal de commande de sortie du mi- croprocesseur 14 indiquant si l'opération en cours exécutée par le microprocesseur se rapporte à une mémoire ou à un dis- positif d'entrée-sortie. Le signal 5MEM sur la ligne 135 sert de signal de 25. commande d'écriture/lecture pour la mémoire RAM 25. Quand il est à un niveau haut, la mémoire RAM lit des données envo- yées à ses entrées de données DB0-DB7 des Figures 2 et 3 et les mémorise à l'adresse spécifiée par les signaux à ses en- trées d'adresse MAl-MAlO. Quand le signal $MEM est à un ni- veau bas, la mémoire RAM écrit les données mémorisées à l'em- placement spécifié par ses entrées d'adresse sur ses lignes de sortie de données MDO-MD7. Le signal %MEM ne passe à un niveau bas que lorsque le signal ISW est à un niveau haut et que le signal eWRP sur la ligne 153 est à un niveau haut. Le signal $%WRP n'est à un niveau bas que lorsque le signal R/W sur la ligne 154 est à un niveau bas ainsi que le signal WRP sur la ligne 155 et que le signal OPREQ sur la ligne 156. Le signal R/W provenant du microprocesseur 14 est à un niveau bas quand le microprocesseur veut lire des données du bus de données 13. Le signal WRP provenant du microprocesseur 14 est normalement à un niveau bas et ne donne une impulsion dans le sens positif que lorsqu'une opération d'écriture est exécu- tée. Le signal OPREQ est à un niveau bas à tout moment excepté quand le microprocesseur 14 veut informer des dispositifs ex- térieurs que tous les signaux d'adresse, de données, et de commande à ses bornes de sortie sont valides. On voit donc que le signal ISW à un niveau haut permet le transfert du si- gnal $1WRP par la porte NON-ET 157 pour engendrer le signal 9MEM. Quand les signaux WRP, OPREQ et R/W sont tous à un ni- veau haut, le microprocesseur 14 exécute une opération d'écri- ture à l'adresse spécifiée sur le bus d'adresse 15 et le si- gnal.WRP passe à un niveau bas qui fait passer le signal gMEMi à un niveau haut. La mémoire RAM 25 reçoit ainsi les données de caractère sur les lignes DB0-DB7 (bus de données 13) et les mémorise à l'adresse spécifiée sur les lignes MAl- MAlO. Les caractéristiques des autres signaux de commande de la Figure 5 sont évidentes pour les spécialistes de la tech- nique si l'on considère le fonctionnement du dispositif de l'invention en liaison avec les informations sur les signaux de commande du microprocesseur du type 2650 de Signetics qui est décrit dans les publications faites par la Société Signe- tics sur ses composants. L'ouvrage sur les composants TTL fa- briqués par Texas Instruments "The Texas Instruments TTL Data 26. Book", 2 e édition, définit les affectations de données é- lectriques et des fils de sortie pour les différentes pastil- les de la famille de circuits à logique à transistor-transis- tor TTL contenues dans le dispositif de l'invention. L'horloge 19 utilise deux portes 158 et 159 polari- sées dans la zone active au niveau de seuil par des résistan- ces 160-162. Le cristal 163 agit comme un circuit résonnant en série pour produire un chemin de réaction de la sortie de la porte 158 à l'entrée de la porte 159, ce qui produit une oscillation à la fréquence de résonnance. Le signal de sortie j5C est transmis par la ligne 20 et il est divisé en un signal de fréquence inférieure ADV HOSP par le compteur de division par neuf 21'. Le signal ADV HOSP sur la ligne 23 est engendré à chaque neuvième cycle du signal 9C. Le signal ADV HOSP est émis par la sortie "C" du compteur de sorte qu'il est engen- dré au milieu du compte de zéro à neuf. Cette condition est nécessaire pour que le compteur d'adresse horizontale 26' de la Figure 6 modifie le compte d'adresse horizontale tandis que la dernière adresse horizontale entraîne la propagation de données de caractère de la mémoire RAM 25 au registre à décalage de caractère 164 par l'intermédiaire du générateur de caractère ROM 33. Il faut plusieurs centaines de nanosecondes pour a- voir accès aux données de caractère en mémoire RAM 25 et pour avoir accès à l'échantillon de points dans le générateur de caractère ROM 33 ou dans la mémoire de graphique PROM 34. Le signal de commande de chargement parallèle SHIFT-LOAD sur la ligne 168, des Figures 4 et 10, qui est transmis au registre à décalage de caractère 21 et au registre à décalage de gra- phique 22 doit donc être retardé légèrement à partir du mo- ment o l'adresse du caractère à visualiser est présentée à la mémoire RAM.Pour engendrer ce retard, le signal SHIFT-LOAD est déduit du signal WCR sur la ligne 167 de la Figure 5. Le signal WVCR est une impulsion d'une durée d'une période d'hor- loge qui se produit quand le compteur de division par neuf 21' atteint le compte de neuf. Le signal WCR remet le compteur de division par neuf à zéro et provoque le chargement des re- gistres à décalage de caractère et de graphique en envoyant le signal SHIFT-LOAD à un niveau bas si le signal indicateur LITE- 27. ACTIVE est à un. Puisque le signal WCC sur la ligne 23 est à un niveau bas pendant quatre comptes et à un niveau haut pen- dant cinq du compte de neuf, un retard de 5x80 ou 400 nanose- condes est engendré entre la progression du compteur d'adres- se horizontale 26' jusqu'à l'adresse suivante et le charge- ment d'un registre à décalage avec l'échantillon de points provenant de la dernière adresse. Le microprocesseur 14 qui est représenté en détail sur la Figure 9 est initialisé à la mise sous tension d'ali- mentation par le signal RC sur la ligne 94 connectée à un ré- seau de résistance-condensateur. Quand-la commande d'alimenta- tion est faite par le bouton-poussoir d'initialisation 95, le condensateur 96 maintient le signal d'entrée de pause à un niveau bas par la ligne 94. Pendant ce temps, le signal d'en- trée de remise à zéro est maintenu à un niveau haut par l'in- verseur 97. Quand le condensateur est chargé, le signal d'en- trée de remise à zéro passe à un niveau bas et le microproces- seur commence à fonctionner. Les signaux d'entrée en série provenant du modem sont traités par le microprocesseur 14 par le signal d'entrée SENSE sur la ligne 101. Quand aucun caractère n'est reçu, le signal d'entrée SENSE est à un niveau haut. Le programme in- terroge en permanence ce signal d'entrée pour déterminer quand un caractère est reçu, le commencement d'un caractère étant indiqué par une transition d'un niveau haut à un niveau bas sur la ligne d'entrée de signal SENSE. Le modem 10 com- mande ce signal d'entrée SENSE au moyen du signal RX sur la ligne 102. Le changement d'état du signal sur la ligne SENSE 101 est enregistré dans la position de bit six du registre d'état vidéo 30 de la Figure 4 et change l'état du signal INT 3 sur la ligne 103. Le changement d'état du signal INT 3 mo- difie le vecteur d'interruption engendré par le matériel au moment de l'interruption suivante en modifiant les informa- tions sur le bus de données 13 par l'intermédiaire de la ligne 104 de la Figure 7. Quand le microprocesseur 14 reçoit une demande d'interruption, il commande le signal INTACK à un ni- veau bas sur la ligne 105 des Figures 9 et 7 qui valide le tampon à trois états 106. La mise à un niveau bas du signal INTACK indique que le microprocesseur 14 est prêt à recevoir 28. le vecteur d'interruption du bus de données. Le dispositif d'interruption répond en envoyant ce vecteur d'interruption sur le bus de données. Cela se produit pendant que le signal INT 3 est transmis par le tampon à trois états 106 à la ligne 104 qui est connectée à D3 du bus de données 13. Le sous-pro- gramme lancé par ce vecteur d'interruption met à un la posi- tion de bit six du registre d'état vidéo 30 de la Figure 4 pour que le vecteur d'interruption continue à indiquer le sous-programme suivant. Le bit SENSE est alors périodiquement contrôlé de façon à ce que le caractère entrant puisse être assemblé. Le microprocesseur 14 explore aussi le clavier 12, représenté plus en détail sur la Figure 14, par les lignes SCAN 107. Un code ASCII à sept bits est utilisé par le clavier avec les quatre bits de poids fort (MSB) représentés par les lignes BA0- BA3 du bus d'adresse 15 de la Figure 9. Les signaux sur ces lignes sont décodés par un décodeur de quatre lignes à dix lignes 16 de la Figure 9. Le décodeur 16 décode les si- gnaux BA0-BA3 en un niveau bas sur une des dix lignes SCAN. Ces lignes SCAN sont mises à un niveau bas l'une après l'autre par une série d'instructions de lecture d'entrée-sortie exé- cutées par le microprocesseur 14. Chacune des lignes SCAN est connectée à un côté d'une colonne de commutateurs dans le clavier tandis que chacune des huit lignes SENSE 17 est con- nectée à l'autre côté d'une ligne de commutateurs de clavier. Ces huit lignes SENSE 17 ont leurs signaux transférés sélec- tivement sur le bus de données 13 sous commande du micropro- cesseur 14 par le tampon à trois états 108 de la Figure 7. Les bits provenant des lignes SENSE sont codés par le micro- processeur 14 en trois bits de poids faible du code de carac- tère ASCII. Les touches de décalage, de commande, de répéti- tion, de positionnement de curseur et d'arrêt sont connec- tées aux lignes SENSE 17 par l'intermédiaire des portes NON- ET 109-113 respectives pour ne valider l'utilisation que de huit lignes SENSE. Une exploration de clavier est exécutée une fois pour chaque moitié d'image complète. Pendant l'exploration des lignes SCAN par le microprocesseur 14, les données pro- venant des lignes SCAN sont lues et chargées dans un registre 29. interne du microprocesseur. Dans celui-ci, les données sont contrôlées après chaque exploration pour déterminer si elles sont différentes de zéro pour indiquer une fermeture de com- mutateur qui rende possible le contrôle de l'enfoncement si- multané de deux touches. Quand un caractère est détecté, 1'- exploration est poursuivie. Ce n'est que lorsque le même ca- ractère a été détecté plusieurs fois à la suite que le micro- processeur 14 suppose qu'il s'agit d'un caractère valide. Ce procédé élimine les rebondissements de commutateur. Une porte parallèle peut être introduite dans le terminal de telle sorte que des données puissent être reçues en parallèle à partir d'un autre dispositif de traitement de données et visualisées sur l'écran. Des données reçues du mo- dem ou du clavier peuvent aussi être transmises hors de la porte parallèle en direction d'un autre dispositif de traite- ment de données selon le choix fait par l'opérateur en enfon- çant certaines touches de caractères de commande du clavier. Le terminal peut être çonçu pour avoir trois péri- phériques d'entrée (clavier, modem, porte parallèle) et trois périphériques de sortie (écran, modem, et porte parallèle). Le logiciel est écrit de façon à ce que, en utilisant les touches de caractères de commande du clavier, des périphériques d'en- trée spécifiques puissent être affectés à un ou plusieurs pé- riphériques de sortie. Une table à trois multiplets est utili- sée pour enregistrer les affectations souhaitées. Le premier multiplet représente la porte parallèle d'entrée, le second multiplet est la ligne d'entrée du modem, et le troisième mul- tiplet est le clavier. Si le bit sept est à un dans l'un de ces multiplets, l'écran est alors affecté aux périphériques d'entrée représentés par les multiplets dont le bit sept est à un. Si le bit six est à un, la ligne de sortie du modem est alors connectée à ce périphérique d'entrée particulier. De me- me, le bit cinq représente la porte parallèle de sortie. La Figure 9 représente la disposition logique de la porte parallèle extérieure 11. Elle se compose de deux regis- tres à trois états de huit bits, d'un registre d'entrée 11 pour la réception de données et d'un registre de sortie 36 pour la transmission de données. Quand un caractère est trans- mis, le registre de sortie 36 est chargé et le signal indica- 30. teur de porte de sortie occupée PORTOUrBUSY sur la ligne 116 est mis à un. Le dispositif recevant le caractère doit dé- tecter le signal PORTOUMBUSY pour déterminer quand le carac- tère transmis a été chargé par le bus de données 13. Quand le registre de sortie 36 a eu son contenu lu, le signal PORTOUTBUSY est remis à zéro par la ligne 117 pour permettre au terminal de charger un autre caractère. Une condition semblable se produit pour le regis- tre d'entrée 111. Quand un caractère est transmis au termi- nal, le signal indicateur de porte d'entrée occupée PORTINBU- SY sur la ligne 118 est mise à un quand un caractère est char- gé dans le registre. Le logiciel analyse le signal PORTINBUSY et, quand il est à un, il permet la lecture du contenu du re- gistre d'entrée.l en remettant à zéro le signal indicateur PORTINBUSY avant d'essayer de recharger le registre d'entrée. Le modem de la Figure Il utilise une modulation de fréquence de manipulation. Deux fréquences sont utilisées pour représenter un zéro logique (espace) et un "un" logique (repère), les deux fréquences étant différentes de 200 hertz. Deux paires de fréquences sont utilisées pour deux moyens de communications qui rendent le dispositif de l'invention du type duplex total. La paire inférieure de fréquences est uti- lisée pour recevoir des informations dans le mode d'émission. Le modem peut également être mis dans le mode de réponse o la situation est inversée. Pendant un fonctionnement en du- plex total, les deux dispositifs émettent en même temps. Quand il n'y a pas de données transmises, le modem envoie un signal de fréquence de repère permanent ou à un logique. La transmission de caractère commence avec un bit de départ qui est le premier passage d'un niveau haut à un niveau bas. Les repères et les espaces formant le caractère à trans- mettre suivent ce bit de départ. Le caractère peut être suivi, si c'est nécessaire, par un bit de parité et complété par la transmission d'un bit d'arrêt qui remet la ligne de communi- cations à l'état de repère permanent. Cet état de repère con- tinue jusqu'à ce que le caractère suivant soit envoyé. Le modem 10 est prévu pour fonctionner à des vites- ses allant jusqu'à 600 bauds et peut être du type MC 14412 de Motorola. La pastille contient tous les circuits modulateur et 31. démodulateur à manipulation par variation de fréquence qui sont nécessaires pour obtenir une modulation FSK. Un cristal 119 à fréquence d'un mégahertz est associé à un oscillateur interne de cette pastille pour produire une fréquence de ré- férence stable. Le signal de sortie de l'oscillateur est di- visé de façon interne et traverse un compteur de fréquence interne à sept étages. Les données à transmettre sont intro- duites dans le modem 10 par la ligne de signal TX de format binaire 100 reliée au microprocesseur 14 o elles accèdent par un décodeur modulateur de fréquence interne. Elles sont modulées dans celui-ci selon les techniques de modulation FSK. Le décodeur modulateur de fréquence est relié à un comp- teur de fréquence à sept étages pour être associé avec celui- ci et avec un générateur d'onde sinusoïdale numérique interne pour produire un signal de sortie d'onde sinusoïdale sélec- tionnée numériquement en modulation FSK sur la ligne 120 com- me le signal TX porteur. Dans le mode d'appel, cette onde si- nusoïdale a une fréquence de 1270 Hz pour un repère et de 1070 Hz pour un espace sous la forme normalisée des E.U.A. tandis que dans le mode de réponse, un repère correspond à la fréquence de 2225 Hz et un espace à 2025 Hz. Ce signal de sor- * tie est amplifié dans un amplificateur opérationnel d'émet- teur 121 et envoyé à un haut parleur 132 d'un combiné télé- phonique. Le signal TYPE sur la ligne 122 sélectionne des fréquences opérationnelles selon des normes des E.U.A. ou de C.C.I.T.T. pour aussi bien transmettre que recevoir des don- nées. Le signal TXENIBL sur la ligne 123 valide le signal de sortie porteur TX sur la ligne 120 quand un micro-contact 124 met le signal TXENBL à un logique. Ce micro-contact est mis en fonctionnement par la position du cadran du combiné. Le signal ORIG sur la ligne 125 sélectionne la pai- re de fréquences de transmission et de réception utilisées pendant une modulation et une démodulation. Quand ce signal est à un niveau haut, le mode d'émission américain ou le mode de canal né 1 de C.C.I.T.T. est sélectionné. Quand le signal ORIG est à zéro logique, le mode de réponse américain ou le mot de canal no 2 de C.C.I.T.T. est sélectionné. Le signal de TEST sur la ligne 126 à un niveau haut 32. lance le mode d'auto-contrôle dans lequel le démodulateur est commuté pour démoduler le signal transmis du modem même. Les sélections de mode d'auto-contrôle et de réponse-émission sont faites par intervention des commutateurs 127 et 128. Le signal reçu du combiné téléphonique est capté par le capteur inductif 127 et amplifié par l'amplificateur opérationnel de récepteur 128. Le signal de sortie de l'am- plificateur opérationnel de récepteur sur la ligne 129 est transmis par le filtre de mode d'appel à trois étages 138 ou par le filtre de mode de réponse à trois étages de la Figure 12. La sélection du filtre est faite par des commutateurs 130 et 131. Chaque filtre est constitué de trois amplificateurs opérationnels accordés pour former un filtre passe-bande dé- fini très précisément qui amplifie la paire de fréquences de signaux reçus et rejette toutes les autres fréquences. Le signal de sortie de ces filtres qui est transmis par la ligne 132 est un signal carré qui est limité par un amplificateur opérationnel limiteur de signal 133 et transmis comme signal porteur RX sur la ligne 134 au démodulateur du modem de la Figure 11. Le modem 10 laisse passer le signal porteur RX d'- onde carrée dans un détecteur de changement de niveau interne ainsi que dans un compteur démodulateur relié à l'oscillateur interne à fréquence d'un mégahertz. Le signal est ensuite en- voyé à un décodeur démodulateur interne pour Ètre converti en un signal numérique sortant sous forme du signal RX sur la li- gne 102 reliée au microprocesseur 14. 33. REVENDICATIONS 1. Terminal de calculateur pour transmettre des données à et recevoir des données d'un autre dispositif de traitement de données, caractérisé en ce qu'il comprend: a) un clavier 12 pour permettre l'entrée de don- nées et de signaux de commande par un opérateur; b) une porte Il pour constituer une interface avec ledit autre dispositif de traitement de données de façon à ce que des données puissent être reçues de et transmises à l'au- tre dispositif de traitement de données; c) un moyen 14 couplé sélectivement au clavier et à la porte pour explorer le clavier et recevoir et coder les données et les signaux de commande en provenance de celui-ci et pour explorer la porte pour détecter quand des données sont reçues, et pour envoyer les données reçues par le terminal à une sortie pour une utilisation par un appareil d'utilisateur, et, quand un signal de commande prédéterminé est reçu du cla- vier, pour transmettre simultanément les données reçues du clavier hors de la porte à un autre dispositif de traitement de données. 2. Terminal de calculateur pour transmettre des don- nées à et recevoir des données d'un autre dispositif de trai- tement de données, caractérisé en ce qu'il comprend: a) un clavier 12 pour permettre l'entrée de données et de signaux de commande par un opérateur; b) une porte parallèle Il pour constituer une inter- face avec ledit autre dispositif de traitement de données de façon à ce que des données puissent être reçues de et transmi- ses à l'autre dispositif de traitement de données dans un for- mat en parallèle; c) un modulateur-démodulateur 10 pour constituer une interface avec l'autre dispositif de traitement de données à dis-Lance par l'intermédiaire d'un réseau de communications, ledit modulateurdémodulateur étant agencé pour convertir des données binaires provenant du terminal en signaux appropriés pour leur transmission par le réseau de communications, et pour convertir des signaux reçus de l'autre dispositif de traitement de données par le réseau de communications en don- nées binaires pour une utilisation par le terminal de calcula- 34. teur; d) un moyen 14 couplé sélectivement au clavier, à la porte et au modulateur-démodulateur pour explorer le cla- vier et recevoir et coder les données et les signaux de com- mande en provenance de celui-ci, et pour détecter quand des données sont reçues par ladite porte parallèle ou par le mo- dulateur-démodulateur, et pour envoyer les données reçues d'- un de ces dispositifs d'entrée au terminal de calculateur à une sortie pour une utilisation par un appareil d'utilisa- teur. 3. Terminal de calculateur selon l'une quelconque des revendications 1 et 2, caractérisé en ce que ledit moyen 14 étant un microprocesseur programmé pour exécuter les fonc- tions établies comportant un bus d'adresse 15, un bus de don- nées 13 et une sortie de signal de commande, ledit terminal comprend en outre un décodeur 16 pour décoder l'adresse sur une partie du bus d'adresse 15, ledit clavier se composant d'une matrice de commutateurs dont un côté de chaque colonne de commutateurs est connecté à une ligne d'analyse SCAN con- nectée à une des sorties dudit décodeur, et chaque ligne dé commutateurs de la matrice ayant un côté connecté à des li- gnes de lecture SENSE, le terminal comprenant en outre un tam- pon à trois états ayant une pluralité d'entrées connectées aux lignes de lecture SENSE et une sortie connectée au bus de don- nées 13, ledit tampon à trois états ayant une entrée de com- mande pour recevoir ledit signal de sortie de commande du mi- croprocesseur pour relier les lignes de lecture SENSE au bus de données 13 quand le microprocesseur veut explorer le cla- vier, cette exploration étant exécutée par le microprocesseur en adressant séquentiellement chaque ligne d'analyse et en li- sant le signal de sortie du tampon à trois états par l'inter- médiaire du bus de données.