Brevet FR2431734A1 — publié le 19800215

La présente invention concerne un procédé et une installation pour l'échange d'informations entre une unité de traitement numérique et des coupleurs périphériques. - De façon générale, l'invention concerne le domaine des systèmes programmables construits autour unités de traitement d'informations numériques (encore appelées informations digitales) telles que des ordinateurs, des mini-ordinateurs ou des micro-ordinateurs qui dialoguent avec des capteurs et des actionneurs, par l'intermédiaire de coupleurs. Or, les coupleurs et les unités de traitement doivent être compatibles pour pouvoir coopérer. De ce fait, on est obligé de choisir ces éléments dans une même famille de composants électroniques. Or, dans certains cas, il peut être nécessaire de combiner des familles de composants différents.Il existe des structures permettant d'associer des coupleurs et des unités de traitement appartenant à des familles différentes, mais, ces moyens connus réduisent les performances du systèmeS telles que la vitesse de transfert, et augmentent l'encombrement du matériel. La présente invention a pour but de créer un moyen permettant d'associer une unité de traitement à des coupleurs périphériques, quelle que soit la nature de l'unité de traitement et des coupleurs, sans détériorer les performances du système. A cet effet, leinvention concerne un procédé caractérisé en ce qu'à l'aide d'un ordre de dialogue entre l'unité de traitement UT et l'un des coupleurs (Cl. .) on déclenche des signaux de séquencement (BUSY, Sl, S2) pour commander l'échange d'informations pendant une durée déterminée, entre l'unité de traitement UT et le coupleur choisi (Cl...), en bloquant le microprocesseur MP de l'unité de traitement UT, pendant une durée indépendante de la vitesse de fonctionnement du microprocesseur. L'invention concerne également une installation de mise en oeuvre du procédé. Cette installation est caractérisée en ce que le bus de commande (BC) du microprocesseur (MP) de l'unité de traitement (UT) est relié a' une porte logique comman- dant un compteur binaire CB par l'intermédiaire de l'un quelconque des signaux d'ordre de lecture ou d'écriture (LES, EES) d'un coupleur (CI...), ce compteur binaire (CB) commandant un décodeur (DC) créant les signaux de séquencement (B#Y, Si, S2). Ainsi, selon l'invention, en mettant en attente le microprocesseur de gunite de traitement, on rend le système indépendant de sa vitesse de fonctionnement pendant la durée de l'échange d'informations entre l'unité de traitement et le ou les coupleurs choisis. Cela permet d'utiliser n'importe quel microprocesseur. Comme par ailleurs, ce moyen n'est pas mis en oeuvre pour les échanges entre le microprocesseur et les mémoires, on conserve les performances du système, puisque les échanges les plus fréquents se font entre le microprocesseur et les mémoires, alors que les échanges entre les coupleurs et l'unité de traitement sont relativement peu nombreux. Le procédé et l'installation de l'invention seront décrits plus en détail à l'aide d'un exemple de réalisation représenté schématiquement dans les dessins annexés, dans lesquels - La figure 1 représente schématiquement la liaison entre l'unité de traitement, la mémoire et les divers coupleurs; - La figure 2 est un schéma d'une unité de traitement selon l'invention; - La figure 3 représente schématiquement les signaux utilisés pour la mise en oeuvre du procédé de l'invention. Selon la figure i, l'installation comporte une unité de traitement UT communiquant avec des mémoires M et des coupleurs C1, C2, C3 ... C7,.. L'unité de traitement est reliée aux mémoires M et aux coupleurs Ci. par un bus BDB par lequel les mémoires M et les coupleurs Ci... dialoguent avec l'unité ur. Chaque coupleur Cl.. et les mémoires M sont reliés respectivement å l'unité de traitement UT par une ligne d'interruption Inti, In2... ITM et une ligne d'adressage NI, N2, N3... NM, En outre, les mémoires M sont reliées à l'unité de traitement UT par un bus EBD qui est une extension du bus BDB. Selon la figure 2, l'unité de traitement comporte un microprocesseur MP qui dialogue avec les mémoires et les coupleurs périphériques. Le dialogue du microprocesseur MP et des mémoires M se fait à l'aide d'un signal d'écriture ESIS et d'un signal de lecture L > iS. Le dialogue entre le microprocesseur et les coupleurs périphériques se fait par un signal d'écriture BES et un signal de lecture LES Le bus BDB relié à l'unité centrale se compose d'un bus de données BD qui assure le transfert des informations dans les deux sens et d'un bus d'adresses BA qui dirige les données et les signaux de contrôle vers les mémoires M ou les coupleurs périphériques C1... sélectionnés. La vitesse de fonctionnement du microprocesseur MP détermine la vitesse du dialogue entre l'unité de traitement UT et la mémoire, soit par le bus numérique BDB ou par l'extension du bus numérique EBD. Selon l'invention, le dialogue entre l'unité de traitement UT et les coupleurs périphériques Cl... se fait suivant un séquencement particulier, qui ne dépend pas de la vitesse de travail du microprocesseur, par l'intermédiaire du bus numérique BDB. En effet, le bus de commande BC qui permet l'envoi des signaux d'écriture et de lecture EES, LES destinés aux coupleurs périphériques Cl... est relié à une porte logique OU, qui met en oeuvre un compteur binaire CB commandant un décodeur DC. Le compteur binaire CB reçoit la cadence de comptage CK d'une horloge du microprocesseur MP. Le décodeur commande le séquencement du dialogue entre le microprocesseur MP et les coupleurs périphériques Cl... par les lignes portant respectivement les références BUSY, S1, S2. Le décodeur DC est également relié au microprocesseur MP par la ligne W de mise en attente du microprocesseur MP. Selon les diagrammes de la figure 3, à l'instant T, le microprocesseur MP envoie par le bus de commande DC, un ordre de lecture ou d'écriture d'un registre (LES/EES) d'un coupleur. Ce signal commande la porte OU qui commande le compteur binaire mettant en oeuvre le décodeur DC. Celui-ci émet le signal BUSY qui, dans le présent exemple, a une durée D1 de 2#ec. Pendant cette durée, le microprocesseur est mis en état d'attente (W), ce qui permet l' échange d'informations entre l'unité de traitement UT et le coupleur périphérique choisi. Le microprocesseur conserve les informations sur le bus de données et d'adresses. En même temps, le décodeur envoie des signaux de validation S1 et S2. Le signal de'valid#ation Si d'une durée D2 = à 0,4 + secs commence par exemple 0,4 + sec après le début du signal BUSY. Le signal de validation 52 d'une durée D2 = 0,4t sec commence par exemple O,4#ec après la fin du signal de validation Si Le signal d'attente W appliqué au microprocesseur commence à l'instant T et s'arrête en même temps que commence le signal de validation S20 L'extension du bus numérique EBD comprend des fils de liaison constituant l'extension du bus d'adresses, des fils pour le passage de l'ordre de lecture/mémoire, pour tordre d'écritureXmémoire pour la mise à l'état flottant du bus calculateur, pour l'acceptation de l'état "flottant" et pour la validation des adresses du bus calculateur. Les coupleurs T1.,. comportent des registres permettant de dialoguer avec l'unité de traitement UT. Ces registres sont validés par les lignes d'adressage N et la ligne de séquencement BUSY. Le signal Si permet au coupleur correspondant de lire une information venant de l'unité de traitement UT. Inversement, le signal S2 permet au coupleur choisi d envoyer une information vers le bus de données. La ligne IT, reliant séparément chaque coupleur Cl M à l'unité de traitement UT permet de lancer un appel prioritaire vers l'unité de traitement. La présente invention s'applique au traitement des informations à 19 aide de systèmes qui peuvent être hétéroclites et dont les divers éléments constitutifs tels que le microprocesseur de l'unité de traitement et les dispositifs périphériques ne sont pas astreints à dialoguer à une vitesse déterminée par le microprocesseur. REVENDICATIONS 10) Procédé d'échange d'informations entre une unité de traitement numérique et des coupleurs périphériques, procédé caractérisé en ce qusa l'aide d'un ordre de dialogue entre l'unité de traitement UT et lDun des coupleurs (Cl...) on déclenche des signaux de séquencement (BUSY, Si, S2) pour commander l'échange d informations pendant une durée déterminée, entre l'unité de traitement UT et le coupleur choisi (C1...), en bloquant le microprocesseur MP de l'unité de traitement UT, pendant une durée indépendante de la vitesse de fonctionnement du microprocesseur MP 20) Installation pour la mise en oeuvre du procédé selon la revendication 1, caractérisée en ce que le bus de commande (DC) du microprocesseur (MP) de l'unité de traitement (UT) est relié à une porte logique commandant un compteur binaire CB par l'intermédiaire de l'un quelconque des signaux d'ordre de lecture ou d'écriture (LES, EES) d'un coupleur (Cl...), ce compteur binaire (CB) commandant un décodeur (DC) créant les signaux de séquencement (BUSY, Si, S2). 30) Installation selon la revendication 1, caractérisée en ce que le blocage du microprocesseur MP de l'unité de traitement UT se fait par l'action de la ligne W sur le microprocesseur MP.