Brevet FR2460572A1 — publié le 19810123

La présente invention se rapporte d'une façon générale aux dispositifs de multiplexage, et concerne plus particu- lièrement un dispositif de nrutiplexage par division tempo- relle, destiné à un véhicule automobile. Les techniques de commande actuellement utilisées pour commander les moteurs des serrures des portes, les moteurs des glaces et les moteurs des sièges dans les véhicules au- tomobiles, se classent en trois catégories. La première technique qui peut être appelée une technique de commande locale et de commutation directe, est utilisée quand le com- mutateur d'entrée et le dispositif qu'il commande se trou- vent dans la même région du véhicule. Par exemple, le commu- tateur de cowr4ande d'entrée et le iroteur qui actionne la glace du conducteur sont tous deux situés à l'intérieur de la porte du conducteur. La seconde technique, qui peut être appelée technique de commande à distance et de commutation dllrecte est utiîisée quand le commutateur de commande d'en- trée et le dispositif qu'il commande sont situés dans des régions différentes du véhicule. Par exemple, les commuta- teurs d'entrée situés dans la porte du conducteur commandent à distance les moteurs des glaces des trois autres portes. Ces deux techniques imposent l'utilisation de commutateurs d'entrée à forte intensité et des câbles de gros diamètre pour distribuer le courant. La troisième technique, ou tech- nique de commande à distance et de commutation indirecte est gdnéralement utilisée lorsqu'un dispositif de commande plus complexe est nécessaire. Par exemple, les serrures des portes comprennent des commutateurs d'entrée qui commandent un relais qui, à son tour, commande les moteurs qui sont si- tués dans chacune des quatre portes. Cette technique permet d'utiliser des commutateurs d'entrée à faible courant et des fils de commande de faible diamètre, ce qui réduit au minimum les câbles de gros diamètre nécessaires pour dis- tribuer le courant. Un dispositif de commande multiplex est une forme plus élaborée de commande à distance et de commutation indirecte qui réduit au minimum les longs fils nécessaires entre les commutateurs d'entrée et les dispositifs commandés. Dans un dispositif de commande multiplex, les informations des commutateurs d'entrée sont converties électroniquement de manière qu'elles puissent être émises sur une liaison de données à un seul fil vers les différentes régions du véhi- cule. Un récepteur interprète électroniquement ces données et les dirige vers le commutateur approprié qui, à son tour, commande le fonctionnement du moteur. L'utilisation d'un dispositif de commande multiplex réduit substantiellement le nombre des fils et la section des conducteurs. Bien que cette réduction des conducteurs représente une amélioration considérable, il existe d'autres conditions importantes, telles que la reproductibilité, la fiabilité, les perfor- mances et le prix, qui ne sont pas entièrement satisfaites par les dispositifs antérieurs de sorte que ces derniers sont inacceptables dans les applications à l'automobile. L'un des problèmes associés avec les dispositifs antérieurs de multiplexage électronique est leur sensibilité aux para- sites dans l'environnement d'un véhicule automobile. Les tentatives antérieures faites pour résoudre ce problème ont visé à isoler ou à insensibiliser le dispositif par rapport à lenvironnement. De plus, les dispositifs antérieurs com- portent des circuits électroniques numériques complexes, - tels que des microprocesseurs à l'extrémité d'émission et à l'extrémité de réception du système multiplex. Afin d'ob- tenir une base de temps précise pour la transmission de données en série, un oscillateur de référence en cristal est généralement nécessaire, avec le prix qu'il représente. En outre, une tension d'alimentation précise est nécessaire, ce qui implique des circuits extérieurs de régulation et de filtrage. Bien souvent, des circuits d'amplification sont nécessaires aubx entrées et aux sorties. Ces dispositifs imposent donc des cartes de circuits imprimés et des bot- tiers pour monter les différents composants, ce qui augmente les conditions d'encombrement dans le cas de leur incorpo- ration dans un véhicule automobile. Compte-tenu de tout ceci, l'invention concerne donc un dispositif de multiplexage qui n'impose aucune technique spêciale de filtrage pour fonctionner de façon sûre dans l'environnement électrique d'un véhicule automobile. Selon l'invention, un dispositif de multiplexage par division temporelle, tolérant les parasites, destiné à fonc- tionner en présence de parasites de fréquence maximale FN et de durée maximale d'impulsions TN, comporte: une source de tension continue pour alimenter le dispositif; plusieurs commutateurs d'entrée; plusieurs dispositifs de sortie; l'effet cumulatif de la présence d'un signal de mise en mar- che à un dispositif de sortie, en fonction du temps, étant égal et opposé à l'effet cumulatif de l'absence d'un signal de mise en marche au dispositif de sortie, l'un de ces dis- positifs de sortie ayant un temps de réponse TO à un signal d'excitation qui est égal ou supérieur au temps de réponse des autres dispositifs de sortie; le dispositif comporte également un émetteur qui réagit à la manoeuvre d'un ou plusieurs des commutateurs d'entrée en produisant un mot de données en série à plusieurs bits indiquant l'état du com- mutateur d'entrée, l'émetteur émettant répétitivement le mot de données vers un récepteur avec un débit minimal de 4 TR FN o TR est l'intervalle de temps maximal TR (1-2 FNTN) -TO voulu entre la manoeuvre d'un commutateur d'entrée et le fonctionnement d'un dispositif de sortie; le récepteur réa- git à la réception du mot de données en produisant des si- gnaux de sortie indiquant l'état des commutateurs d'entrée et un dispositif réagit aux signaux de sortie du récepteur en excitant sélectivement les dispositifs de sortie. L'une des caractéristiques de l'environnement électri- que d'un véhicule automobile est que la durée des parasites électriques transitoires dans le véhicule est très courte, généralement 20 microsecondes ou moins. En outre, ces para- sites transitoires apparaissent de façon peu fréquente, moins de 1 % du temps pendant que le véhicule automobile fonctionne et à des intervalles de moins de 2000 microse- condes. En outre, les moteurs électriques utilisés pour commander les serrures des portes, les glaces et les sièges ont des temps de réaction comparativement lents. Les temps de réaction de ces moteurs sont environ mille fois supérieurs à la durée des plus mauvais parasites transitoires. Un dispositif de multiplexage selon l'invention est particulièrement sûr et d'un prix intéressant pour les applications à l'automobile. Ce dispositif selon l'invention diffère nettement des dispositifs antérieurs en ce qu'il est conçu pour fonctionner dans l'environnement électrique d'un véhicule automobile plut6t que d'être modifié pour l'y adapter. Le dispositif est constitué par des commuta- teurs d'entrée, des circuitsélectroniques d'émetteur, une liaison de données, des circuits électroniques de récepteur des commutateurs commandés et des moteurs d'actionnement. Lorsqu'un commutateur d'entrée est fermé, l'émetteur code cette information et la transmet en série vers le récepteur. L'information est transmise sur la liaison de données vers le récepteur à une fréquence d'environ dix mille fois par seconde et l'émission se poursuit tant que le commutateur d'entrée reste fermé. Les circuits du récepteur décodent ltinformation transmise et émettent le signal approprié de commande de moteur vers les commutateurs qui commandent eux- mêmes les moteurs d'actionnement. Les signaux de commande de moteur sont ainsi corrigés continuellement à de très courts intervalles, c'est à dire une fois toutes les 100 k microsecondes. Etant donné la réaction lente d'un moteur courant, aucune réponse de moteur n'apparaît tant que le signal de commande décodé n'a pas été reçu 250 fois. Ainsi, les parasites transitoires peuvent interférer avec les circuits- de l'émetteur, de la liaison de données ou du récepteur et entraîner la réception d'une commande de mo- teur incorrecte, mais cette commande incorrecte est rem- placée par une commande correcte, en raison de la grande fréquence des corrections, avant que le fonctionnement du moteur ne soit affecté par une donnée incorrecte. Ainsi, la correction à grande fréquence des données de commande de moteur, associée avec le temps de réaction relativement lent du moteur conduisent à un dispositif qui, bien qu'il ne soit pas insensible aux parasites, leur est particulière- ment tolérant. Le dispositif de commande multiplex tolérant aux para- sites selon l'invention permet d'utiliser des circuits électroniques relativement simples pour le dispositif de commande et élimine la nécessité de dispositifs à mémoire d'immunisation aux parasites ou de circuits complexes de fil- trage d'interférences électromagnétiques. En outre, aucune réalisation spéciale du câblage, par exemple des câbles blindés ou des paires torsadées,ni aucun procédé de posi- tionnement n'est nécessaire. La simplicité des circuits électroniques permet de mettre en oeuvre la technologie ac- tuelle des circuits intégrés, avec un minimum de composants discrets. Un autre aspect important de l'invention est l'élimina- tion de l'alimentation de secours. Les commandes des sièges, des glaces et des serrures des portes n'imposent qu'un fonc- tionnement momentané, une ou deux secondes au maximum. Selon l'invention, les commutateurs d'entrée appliquent à la fois l'alimentation et l'entrée logique aux circuits électroni- ques. Cela réduit nettement la durée totale de fonctionne- ment de ces-circuits et, étant donné que l'ensemble est iso- 1l physiquement de l'alimentation électrique à 12 volts du véhicule lorsqu'il n'est pas en fonctionnement, un niveau supplémentaire d'immunité aux parasites est obtenu, avec une amélioration importante de la fiabilité globale de l'ensem- ble. Dans le but d'éviter une base de temps-précise avec les circuits extérieurs qu'elle impose, l'émetteur selon l'invention produit un signal de sortie à trois états, auto- synchronisé, de manière que les informations de données et d'horloge soient transmises sur un seul conducteur vers le récepteur. De plus, grâce à la production d'un signal de sortie à trois états, les circuits éledroniques n'ont besoin d'aucune régulation précise de la tension. Ainsi, la régula- tion de tension peut se faire dans le circuit intégré, par une simple chaîne de diodes. Bien que cette régulation imrpé- cise de la tension puisse conduire à des variations de fré- quence de l'émetteur, le récepteur est capable de suivre l'émetteur grâce à l'aspect d'auto-synchronisation du signal de sortie à trois états. En outre, la masse et la tension d'alimentation régalée de la pastille de l'émetteur sont appliquées à la pastille du récepteur par deux conducteurs, de sorte que la pastille réceptrice n'est alimentée que lors- que la fermeture d'un commutateur alimente la pastille *6 d'émetteur. Autrement dit, les circuits électroniques de réception reçoivent leur alimentation de la ligne dtali- mentation régulée intérieurement des circuits d'émetteur. D'autres caractéristiques et avantages de l'invention apparattront au cours de la description qui va suivre. Aux dessins annexés, donnés uniquement à titre d'exem- ples nullement limitatifs la figure 1 est un schéma simplifié d'un dispositif de multiplexage selon l'invention comprenant un émetteur et un récepteur, la figure 2 représente la forme d'onde du signal de sortie de l'émetteur, la figure 3 est un schéma logique détaillé de l'émet- teur selon l'invention, la figure 4 représente des formes d'onde facilitant la compréhension du fonctionnement de l'émetteur de la figure 3, la figure 5 est un schéma logique détaillé du récepteur selon l'invention, la figure 6 représente des formes d'onde qui facili- tent la compréhension du fonctionnement du récepteur de la figure 5, la figure 7 représente un exemple de circuit de com- mande de moteur, la figure 8 représente un circuit de commande de-mo- teur de siège et les figures 9 et 10 illustrent un autre mode de réali- sation de l'invention. Les figures et particulièrement la figure 1 montrent que le dispositif de multiplexage selon l'invention com- porte un émetteur désigné globalement par 10, qui reçoit son alimentation de commutateurs d'entrée, désignés globa- lement'par 12, connectés à une source de tension continue 14, par exemple la batterie d'accumulateurs d'un véhicule automobile, par une résistance 16 de 1000 ohms. L'émet- teur 10 est réalisé de préférence sous la forme d'un cir- cuit intégré monolithique et comporte une régulation in- terne de tension. La tension régulée produite par l'émet- teur 10 est appliquée à un récepteur 18 par des conducteurs et 22, respectivement sous-la forme Vcc et la masse. L'émetteur comporte un dispositif qui établit une base de temps, un dispositif qui produit un mot binaire en série représentant l'état des commutateurs d'entrée 12 et un générateur à trois états qui fournit les données au récep- teur 18 par un conducteur 24. Le récepteur 18 extrait un signal d'horloge des données reçues de l'émetteur 10 et convertit les données en série en des signaux de sortie en parallèle pour commander des relais 26 qui reçoivent leur alimentation de la source 14. Les relais 26 commandent le sens de rotation des moteurs 28 connectés à la source 14. Les moteurs 28 commandent des mécanismes dans le véhicu- le automobile, par exemple pour l'actionnement des serru- res des portes, des glaces, et pour le réglage des sièges. La figure 2 représente la forme d'onde du signal de sortie à trois états produit par l'émetteur 10. Dans cha- que intervalle de temps binaire, la ligne de données 24 passe de la moitié de la tension régulée Vcc/2 à Vcc ou à la masse pour produire respectivement des " 111 ou des "0" indiquant l'état des commutateurs d'entrée 12. L'affecta- tion du temps pour émettre le "1" ou le "10" représentant l'état de chacun des commutateurs 12 peut être tel que la séquence de données 0111 ne puisse apparaître pendant la manoeuvre des commutateurs 12. Cette séquence de données est utilisée comme code de synchronisation de l'ensemble. Il apparait en regard des figures 3 et 4, que les com- mutateurs 12 applique nt sélectivement la tension de la batterie 14 à des broches d'entrée de la pastille d'émetteur 10. Chaque broche d'entrée est connectée à une chaine de diodes 34 par une diode d'aiguillage correspondante 30. Les diodes 34 établissent une tension régulée au point commun désigné par Vcc, cette tension étant appliquée aux différents éléments logiques de la pastille d'émetteur 10. Cette dernière comporte en outre un registre à décalage à 18 bits, à entrée en parallèle et sortie en série, dési- gné globalement par 36. Un oscillateur désigné globalement par 38 comporte 9 inverseurs et produit la base de temps de l'ensemble à 1,44 fflz. Le signal de sortie de l'oscil- lateur 38 est applique à un compteur 40 à 4 bits dont la sortie Q3 délivre un signal d'horloge à 180 kHz, ainsi qu'un signal d'horloge inversé par un inverseur 42. Chaque broche d'entrée de la pastille d'émetteur 10 est connectée à des étages séparés du registre 36 par des diodes d'aiguillage 44, et à la masse par des résistances chutrices 46. Lorsqu'un commutateur est fermé, Vcc ou un "1" est appliqué à l'entrée de l'étage du registre 36 qui lui est connecté tandis que la masse ou un "Ou est appliqué à l'entrée des-étages connectés à un commutateur ouvert. Lorsque Vcc est présent, c'est à dire que losque l'un des commutateurs 12 est fermé, un Il est appliqué à l'entrée des trois derniers étages du registre 36. Le premier, le troisième et le sixième étage du registre 36 sont à la masse de sorte que leur entrée reçoit un"O". Le "O"-au premier étage, en combinaison avec le "1" des trois der- niers étages établit-le code de synchronisation tandis que le Itou au troisième et au sixième étage évite la produc- tion potentielle de code de synchronisation pendant les commandes de réglage de siège. Les sorties Q14, Q15, Q16, Q17 et Q18 du registre 36 sont reliées à des entrées d'une porte ET 48 dont le signal de sortie est appliqué à l'en- trée de chargement en parallèle du registre 36. La borne d'entrée en série du registre est connectée à Vcc de sorte que des "1" sont introduits dans le registre quand les don- nées en sont sorties. Chaque étage du registre 36 indique les données qui y sont introduites, sous l'effet de son chargement en paral- lèle. Les commutateurs désignés par HOR, AFT, FOR et DIR2 sont manoeuvrés par l'opérateur pour régler le siège. Par exemple, si le siège doit être avancé ou reculé, le commu- tateur HOR est fermé et le commutateur DIR2 est fermé ou laissé ouvert suivant le sens du mouvement horizontal choi- si. Si le siège doit être relevé ou abaissé, les deux com- mutateurs FOR et AFT sont fermés et le commutateur DIR2 est fermé ou laissé ouvert suivant le mouvement vertical choisi. Pour incliner le siège vers l'avant ou l'arrière, le commutateur FOR ou le commutateur AFT est fermé et le commutateur DIR2 est fermé ou laissé ouvert, suivant le mouvement choisi. Il est possible de commander un réglage de siège pour lequel les commutateurs HOR, AFT et FOR sont fermés et le commutateur DIR2 ouvert. Le chargement de "O" dans le troisième et le sixième étage du registre 36 évite la production du code de synchronisation pendant ce réglage de siège particulier. Le commutateur DL à deux positions est manoeuvré pour verrouiller ou déverrouiller les portes du véhicule. Les commutateurs à deux positions RFW, LRW et RRW peuvent être manoeuvrés pour relever ou abaisser sélectivement les glaces avant droite, arrière gauche et arrière droite. La glace avant gauche (ou glace du conducteur dans le cas d'une conduite à gauche) est commandée de préférence indépendamment du dispositif multi- plexé. La sortie Q18 du registre 36 délivre le signal de don- nées en série qui est appliqué à une entrée d'une porte NON ET 52 et, par un inverseur 54, à une entrée d'une porte ET 56. L'autre entrée des portes 52 et 56 reçoit le signal d'horloge inversé. Les sorties des portes 52 et 56 sont reliées à un circuit d'attaque à trois états, désigné globa- lement par 58 et qui produit le signal de sortie à trois états représenté sur la figure 2. Le circuit d'attaque 58 comporte des transistors PNP 60 et 62 et des transistors NPN 64 et 66. Les émetteurs des transistors 60 et 62 sont connectés à Vcc tandis que leurs collecteurs sont connectés ensemble par des diodes 68. Les émetteurs des transistors 64 et 66 sont connectés à la masse tandis que leurs collec- teurs sont interconnectés par des diodes 66. Un circuit de polarisation connecté entre Vcc et la maso comporte des résistances 72,74,76 et 78 et des-Idiodes 80 à 84. Les tran- sistors 60 et 66 ainsi que la porte 56 sont connectés à ce circuit de polarisation. Un circuit de polarisation connecté aux bases des transistors 62 et 64 et à la porte de sortie 52 comporte des résistances 86 à 92 et des dio- des 94 à 98. Le signal de sortie du circuit d'attaque 58 est prélevé au point commun entre les résistances 100 et 102 connectées entre les collecteurs des transistors 62 et 66. La pastille d'émetteur 10, fonctionne de la manière suivante pour produire le signal de sortie de données en série. Si un ou plusieurs des commutateurs 12 sont manoeuvrés le registre 36 est chargé en parallèle avec des données in- diquant l'état de ces commutateurs, ainsi qu'avec le code de synchronisation 0111. Ce chargement en parallèle se pro- duit lorsque Q14-Q18 sont tous à l'état "1", et pourrait aussi se produire à la mise sous tension mais, dans tous les cas, par suite du chargement des "1n dans le registre par son entrée en série. Le mot binaire chargé dans le re- gistre 36 est ensuite décalé en série, par la sortie Q18, par les impulsions d'horloge successives. Lorsqu'un mot binaire a été décalé hors du registre à décalage 36, les sorties Q14-Q18 sont au niveau haut, un autre chargement en parallèle se produit et le décalage des données se pour- suit. Il faut noter que le dernier bit du mot précédent était un "O" (le bit chargé en parallèle étant Qi), et que les trois premiers bits sortis du registre 36 après un char- gement en parallèle sont tous des "1". De cette manière, le code de synchronisation à quatre bits 0111 est produit. Les données qui doivent être décodées suivent le code de synchronisation. Le fonctionnement du générateur 58 à trois états, pour - produire le signal de sortie sera maintenant expliqué en regard des diagrammes de temps de la figure 4 qui supposent que le commutateur HOR a été manoeuvré pour un mouvement horizontal du siège vers l'arrière, et que le commutateur RRW est manoeuvré pour abaisser la glace arrière droite. Dans ces conditions, un "1" est chargé dans les étages 2 et 8 du registre 36. Le diagramme de la figure 4 suppose également qu'au moins un chargement précédent en parallèle du registre 36 a été effectué, de sorte que le code de synchronisation 0111 est produit. Au début de l'intervalle binaire 10, le signal de sortie en série est au niveau Vcc/2 Quand l'impulsion d'horloge passe au niveau bas au début de l'intervalle 10, le signal d'horloge inversé passe au niveau haut et ouvre les portes 52 et 56,Etant- donné que la signal de données en série est au niveau bas, les deux entrées de la porte 56 sont au niveau haut ainsi que sa sor- tie. Avec la sortie de la porte 56 au niveau haut, le transistor 66 est débloqué et le transistor 60 est bloqué de sorte que la ligne de sortie en série est au niveau bas. Quand le signal d'horloge passe au niveau haut au milieu de l'intervalle binaire 10, la ligne de données en série passe au niveau haut. Avec le signal d'horloge au niveau haut, le signal d'horloge inversé est au niveau bas et la sortie de la porte 52 reste au niveau haut tandis que la sortie de la porte 56 passe au niveau bas, ce qui blo- que le transistor 66 et débloque le transistor 60. Mais le transistor 64 ne prélève aucune courant car la ligne de sortie en série est au niveau de la masse. Le transistor se sature et amène rapidement la ligne de sortie en série au niveau intermédiaire Vcc/2 établit par la chute de tension aux bornes des trois diodes 68. A ce moment, les diodes 68 sont bloquées et par conséquent, bien que les deux transistors 60 et 64 soient débloqués, ils ne pré- lèvent aucun courant. Les transistors 60 et 64 ont-pour fonction de faire passer très rapidement la ligne de sortie en série à Vcc/2. La ligne de sortie en série reste au point intermédiaire Vcc/2 jusqu'à ce que le signal d'horlo- ge passe au niveau bas au début de l'intervalle binaire 11. A ce moment, la ligne de données en série est au niveau haut et, par conséquent, la porte 56 reste bloquée. Mais le signal d'horloge inversé au niveau haut fait passer au ni- veau bas la sortie de la porte 52, ce qui débloque le tran- sistor 62 et fait passer la ligne de sortie en série à Vcc, niveau auquel elle reste jusqu'à ce que le signal d'horloge passe au niveau haut au milieu de l'intervalle binaire 11. Quand le signal d'horloge passe au niveau haut, la ligne de données en série passe au niveau bas. Avec le signal d'horloge inversé au niveau bas, la porte 56 est fermée et sa sortie au niveau bas maintient débloqué le transis- tor 60. La sortie de la porte 52 est au niveau haut, ce qui bloque le transistor 62 et débloque le transistor 64. Etant donné que la ligne de sortie en série est au niveau Vcc, seul le transistor 64 prélève du courant ce qui ré- duit le niveau de la ligne de sortie en série jusqu'à ce que les diod es 70 soient bloquées, ce qui se produit au point milieu Vcc/2. Ainsi, quand le signal d'horloge passe au niveau haut, les données du registre 36 sont décalées et les portes 52 et 56 sont fermées. En raison de la fermeture des portes 52 et 56, le circuit d'attaque à trois états 58 amène la ligne de sortie en série au point milieu Vcc/2, à partir de son état existant. Quand le signal d'horloge passe au niveau bas, les portes 52 et 56 sont ouvertes et les données sont inversées et présentées au-circuit d'attaque à trois états 58, de sorte que la ligne de sortie en série passe au niveau de la masse si le signal de données en série est au lOniveau "O", ou au niveau Vcc si le signal de données en sé- rie est au niveau "1". La pastille réceptrice 18 sera maintenant décrite plus en détail en regard des figures 5 et 6. Le signal d'horloge du récepteur 18 est produit par un circuit logique compre- l5nant une porte NON OU 110, des inverseurs 112 à 116 et une paire complémentaire de transistors MOS 118 et 120. La sour- ce du transistor 118 est connectée à Vcc tandis que son drain est connecté à la masse par une résistance 122. La source du transistor 120 est connectée à la masse tandis 2Oque son drain est connecté à Voc par une résistance 124. Les grilles des transistors 118 et 120 sont connectées à la ligne de données 24 par une résistance 126. Un circuit basculeur 128 est constitué par deux portes NON OU 132 et 134 connectées en croix. Les autres entrées des portes 132 et 134 sont connectées aux sorties des inverseurs 112 et 11 Quand la ligne de données 24 est au niveau intermédiaire Vcc/2, les deux transistors 118 et 120 sont bloqués de sorte que les entrées de la porte 110 sont au niveau bas et sa sortie au niveau haut. Si la ligne 24 passe au niveau de la masse, c'est à dire si un "O" est émis, le tr nsistor 118 est débloqué tandis que le transistor 120 reste bloqué. Avec le transistor 118 débloqué, la sortie de l'inverseur 112 est au niveau haut de sorte que le signal d'horloge passe au niveau bas et la sortie du circuit basculeur 128, dési- gnée par ONEL passe au niveau bas. Quand la ligne 24 revient à Vcc/2, le signal d'horloge passe au niveau haut et décale la sortie du circuit basculeur 128 dans un registre à déca- lage 140 à 18 bits, à entrée en série et sortie en parallèle. Lorsqu'un niveau l1" est transmis, le transistor 120 est débloqué tandis que le transistor 118 reste bloqué. Par consé- quent, la sortie de l'inverseur 116 passeaa niveau haut, - faisant passer au niveau bas le signal de sortie de la porte 134 qui, combinée avec l'entrée de niveau bas de la porte 132, fait passer la sortie au niveau haut. Quand la ligne de données 24 revient à Vcc/2, le signal d'horloge passe a nouveau au niveau haut, introduisant les données dans le registre à décalage 140. Quand le code de synchronisation se trouve dans les quatre derniers étages du registre 140, un mot binaire complet a été reçu. Quand cela se produit, la sortie de la porte ET 142 passe au niveau haut, produisant un signal de début de mot qui ramène au repos les étages , 16 et 17 du registre 140, supprime la mise à "0" de plusieurs circuits basculeurs 144 et introduit les données du registre 140 dans ces circuits basculeurs. Tant que le signal de début de mot est au niveau bas, la sortie de l'in- verseur 146 est au niveau haut, ce qui bloque un transistor 148 connecté entre Vcc et la masse par une résistance 149. Avec le transistor 148 bloqué, un niveau haut est appliqué à l'entrée de mise à "0" de chacun des circuits basculeurs 144 par les inverseurs 150. Quand le signal de début de mot passe au niveau haut, les sorties des inverseurs 150 passent au niveau bas, supprimant la mise à "0" des circuits basculeurs 144, et ce signal reste au niveau bas jusqu'à ce que la capacité de grille de l'inverseur 150 se décharge à la masse par la résistance 149. Cette constante de temps dure à peu près la durée d'un mot, maintenant ainsi les circuits basculeurs 144 autorisés tant que le signal de début de mot apparaît régulièrement. Les signaux de sor- * tie des circuits basculeurs 144 sont appli4,és à des ampli- ficateurs 152 correspondants, dont l'un est représenté sur la-figure 6, par l'intermédiaire d'une résistance 153 de limitation de courant et d'une résistance chutrice 154. Quand le signal de sortie de l'un des circtit basculeurs 144 est au niveau haut, l'amplificateur 152 est débloqué et excite un relais 156 qui commande un contact 158 de repos-travail. Le contact 158 connecte normalement à la masse une borne d'un moteur 160 à aimant permanent. L'au- tre borne du moteur 160 est également connectée à la masse - 14 par un contact 162 commandé par un relais séparé qui, à son tour, est commandé par l'un des autres circuits basculeurs 144. Par exemple, si le moteur 160 commande la glace avant droite, les contacts 158 et 162 sont commandés par des re- lais séparés qui réagissent aux signaux de sortie de Q9L et Q10L. Si la glace doit être abaissée, Q9L est au niveau haut de sorte quele contact-158 passe sur le contact connec- té à B+. Bien entendu, étant donné que la glace doit être abaissée, la sortie Q10L est au niveau bas. Par conséquent, le contact 162 reste à la masse de sorte que le moteur tour- ne dans le sens qui abaisse la glace. Si la glace doit être relevée, le contact 162 passe sur le contact connecté à B+, et le contact 158 reste à la masse, de sorte que le moteur tourne dans le sens opposé pour relever la glace. Des circuits similaires de commande par relais sont prévus pour les autres moteurs de commande de glace et les moteurs de serrures de portes. La figure 8 représente le circuit des électro-aimants de réglage de siègeset de commutation de moteur. Les sorties QlL, Q3L, Q4L des circuits basculeurs 144 commandent des relais respectifs, non représentés, avec des contacts 164 166 et 168, destinés à exciter les électro-aimants habituels de déplacement horizontal, vers l'arrière et vers l'avant, , 172 et 174. La sortie Q6L des circuits basculeurs 144 excite un relais, non représenté, qui commande un contact 176 dans le circuit de masse d'un relais 178. Le relais 178 commande un contact 179 et il peut être excité par l'un ou làutre des contacts 164, 166, 168, par des diodes 180, 182 et 184. Si la sortie Q6L correspondant au bit DIR2 est au niveau bas, le fonctionnement de l'un des contacts 164, 166 ou 168 excite le relais 178 pour connecter la batterie 14 au moteur 186 et faire tourner ce moteur dans un sens. Par contre, si le bit DIR2 est au niveau "t 1", le contact 176 est actionné pour supprimer la masse du relais 178, et le moteur 186 est alimenté dans le sens opposé. La figure 9 représente un autre mode de-réalisation de l'émetteur selon l'invention. Ce mode de réalisation comporte un registre à décalage à 16 bits, à entrée en parallèle et sortie en série. Le registre 200 est commandé par un oscillateur 202 à 160 kHz par l'intermédiaire d'un amplificateur 204. Un diviseur 206 produit un signal de chargement à 10 kHz pour charger en parallèle le registre à décalage 200. Le signal de don- nées en série apparaît à la sortie du dernier étage du re- gistre 200 et il est appliqué à la porte NON ET 208. Le signal de données en série est inversé par un inverseur, non représenté, et appliqué à une porte ET 210. Le signal d'horloge est inversé, par un inverseur non représenté, et il est appliqué à l'autre entrée de chacune des portes 208 et 210. Les signaux de sortie des portes 208 et 210 sont appliqués à un circuit d'attaque à trois états, non repré- sentés, tels que le circuit d'attaque 58 de la figure 3. Dans ce mode de réalisation, le code de synchronisation 0111 est chargé dans les quatre premiers étages du registre et les bits de données de réglage de sièges sont chargés dans les quatre derniers étages de ce registre. Les autres bits de données sont tels que ceux indiqués pour les étages individuels du registre 200. Les entrées des étages spéci- fiés sont connectées à des commutateurs par des diodes d'aiguillage comme dans le cas de la figure 3. En regard de la figure 10, le récepteur destiné à fonc- tionner avec l'émetteur de la figure 9 comporte un registre à décalage 212 à 16 bits et un registre à décalage 214 à 8 bits. Chacun des registres 212 et 214 est commandé par un signal d'horloge prélevé à l'entrée en série à trois ni- veaux du récepteur par un circuit logique tel que celui de la figure 5. L'entrée du registre 212 reçoit le signal ONEL produit par le circuit basculeur 128 de la figure 5. L'en- trée du registre 214 est connectée à la sortie du registre 212 de sorte que les deux registres 212 et 214 forment ensemble un registre à décalage à 24 bits. Le contenu des quatre premiers et des huit derniers étages du registre 212 est transféré aux circuits basculeurs 216 et 218 quand le code de synchronisation est détecté. Une porte ET 220 détecte la présence du code de synchronisation dans les quatre der- niers étages du registre 214 et, à la détection, elle ra- mène au repos le registre 214 et transfère les données du registre 212 vers les circuits basculeurs 216 et 218. Les signaux de sortie des circuits basculeurs 216 et 218 sont utilisés de la manière décrite en regard de la figure 5. Le mode de réalisation des figures 9 et 10 assure une syn- chronisation correcte dès la réception du second mot émis et réduit la capacité du registre d'émetteur de 18 à 16 étages. Les quatre bits de commande de réglage de sièges introduits dans les quatre premiers étages du registre 214 au moment o le code de synchronisation est détecté sont éliminés afin d'éviter tout risque de synchronisation sur ces bits. Comme cela a déjà été indiqué, la tolérance aux para- sites du dispositif selon l'invention est obtenue en uti- lisant une fréquence élevée des corrections. Dans le cas présent de l'environnement d'un véhicule automobile, une- fréquence de correction de dix mille fois par seconde s'est avérée suffisante pour assurer la tolérance voulue aux parasites. D'une façon générale, le débit minimal de don- nées peut être exprimé par l'équation ci-après 4 TR.FN FD = TR (1-2 FNrN) -TO o FD = débit minimal des mots de données TR = durée maximale voulue entre la manoeuvre d'un com- mutateur d'entrée et le fonctionnement d'un dispo- sitif de sortie FN = fréquence maximale des impulsions parasites TN = durée maximale des impulsions parasites TO = temps de réponse le plus long d'un dispositif de sortie à un signal d'excitation. L'établissement de l'équation ci-dessus repose sur les suppositions suivantes. 1. Le temps de réponse de chacun des dispositifs de sortie est supérieur à la durée d'impulsions des parasites 2. L'effet cumulatif de la présence d'un signal de mise en marche à un dispositif de sortie en fonction du temps est égal et opposé à l'effet cumulatif de l'absence d'un signal de mise en marche au dispositif de sortie. 3. TNFN est inférieur à 0,5, c'est à dire que le rap- port d'impulsions des parasites est inférieur à 50 %. 4. Aucune donnée valable ne peut être reçue à aucun moment pendant la période 1/FD d'une impulsion parasite. C'est là une supposition correspondant au plus mauvais cas. Avec la supposition 4 du plus mauvais cas, la durée T1, pendant la période d'un parasite, dans laquelle de bon- nées données sont reçues est: Tl --FN - (TN + 2) T 1 =:F Y Autrement dit, il est supposé que des bonnes données ne peuvent être reçues pendant une impulsion parasite et que les mots de données qui précèdent et qui suWent l'impulsion parasite peuvent être erronés. Mais la supposition 3. im- plique de doubler la durée de données éventuellement erro- nées car non seulement le signal n'est pas déterminé lors- qu'une impulsion parasite apparalt mais en outre, le si- gnal de mise en marche déjà appliqué au dispositif de sor- tie décroît à la même vitesse qu'il s'établit. Par consé- quent, l'effet cumulatif du signal de mise en marche, reçu pendant la période parasite est: T2 = FN 2 (TN 2) FN Le nombre de cycles parasites nécessaires avant que de bonnes données qu'ils contiennent soient efficaces pour met- tre en marche le dispositif de sortie est: TO T3 = TO en unités de temps, cela veut dire que: T3 T4 = FN Il est souhaité que T4 -= TR c'est à dire que le débit de données soit suffisamment élevé pour que l'effet cumulatif d'un signal de mise en marche déterminé soit suf6isant pour actionner le dispositif de sortie dans le temps de réponse voulu suivant une entrée. Par conséquent: TR = T3 TO TO FN- FNT2 FN 1 - 2 ( TN + 2) FN FD en résolvant par rapport à FD: TO TR TO TR= - 2 FNTN - 4FN FD - 4FN = TO - 1 + 2 FNTN FD TR 1IFN FD =4N 1 - 2 FNTN - TO TR 4TRFN TR (1 - 2 FNTN) -TO Si le résultat de l'équation de FD est négatif ou nul, la valeur TR spécififée n'est pas suffisamment grande pour les valeurs données de TO, TN et FN. Ainsi, l'invention concerne un dispositif de multiple- xage utilisant des circuits intégrés monolithiques de conception relativement simples, nécessitant un nombre minimal de composants discrets et aucun filtrage extérieur, ce qui élimine l'utilisation de cartes de circuits de fil- trage et l'encombrement qui en résulte. REVENDICATIONS 1 - Dispositif de multiplexage par division temporelle, tolérant aux parasites, destiné à fonctionner en présence de parasites d'une fréquence maximale FN et d'une durée maximale d'impulsions TN, ce dispositif comprenant une sour- ce de tension continue (14) destinée à l'alimenter, plu- sieurs commutateurs d'entrée (12) et plusieurs dispositifs de sortie (28), dispositif caractérisé en ce que l'effet cumulatif de la présence d'un signal de mise en marche à un dispositif de sortie en fonction du temps est égal et opposé à l'effet cumulatif de l'absence d'un signal de mise en marche au dispositif de sortie, l'un desdits dispositifs de sortie ayant un temps de réponse TO à un signal d'excita- tion qui est égal ou supérieur au temps de réponse des autres dispositifs de sortie, ledit dispositif comportant un émetteur (10) réagissant à la manoeuvre d'un ou plu- sieurs desdits commutateurs d'entrée en produisant un mot de données en série à plusieurs bits indiquant l'état des- dits commutateurs d'entrée, ledit émetteur émettant répéti- tivement ledit mot de données vers un récepteur (18) à une fréquence minimale de 4 TR FN TR (1 - 2 FNrN)- TO o TR est l'intervalle de temps maximal voulu entre la manoeuvre d'un commutateur d'entrée et le fonctionnement d'un dispositif de sortie, ledit récepteur réagissant à la réception dudit mot de données en produisant des signaux de sortie indiquant l'état desdits commutateurs d'entrée, et un dispositif (26) étant prévu, réagissant aux signaux de sortie dudit récepteur en alimentant sélectivement les- dits dispositifs de sortie. 2 - Dispositif selon la revendication 1, caractérisé en ce que ledit émetteur (10) est connecté à ladite source par lesdits commutateurs (12) de manière que ledit émet- teur ne soit alimenté que lorsqu'un l'un au moins desdits commutateurs est manoeuvré, ledit émetteur produisant répé- titivement ledit mot de données aussi longtemps que ledit au moins un commutateur d'entrée est manoeuvré, le disposi- tif comportant en outre des premier, second et troisième conducteurs (20, 22,24) interconnectant ledit émetteur et ledit récepteur (18), ledit émetteur fournissant une tension d'alimentation audit récepteur par ledit premier conducteur (20) de manière que ledit récepteur ne soit ali- menté que lorsque ledit émetteur est alimenté, ledit émet- teur fournissant ledit mot de données audit récepteur sur ledit second conducteur (24) et fournissant-une tension de référence audit récepteur par ledit troisième conducteur (22). 3 - Dispositif selon la revendication-1, caractérisé en ce que ledit émetteur est un premier circuit intégré monolithique (30-58) connecté à ladite -source (14) par les- dits commutateurs (12) de manière que ledit premier cir- cuit intégré ne soit alimenté que lorsque l'un au moins desdits commutateurs est manoeuvré, ledit premier circuit intégré réagissant à la manoeuvre d'un ou plusieurs des- dits commutateurs en produisant ledit mot de données en série à plusieurs bits et en produisant répétitivement le- dit mot de données tant que ledit au moins un commutateur d'entrée est manoeuvré, ledit premier circuit intégré com- prenant un dispositif (30,34) connecté à ladite source pour produire-une tension d'alimentation régulée intérieu- rement, ledit récepteur étant un second circuit intégré monolithique (110150) et des premier, second et troisième conducteurs interconnectant lesdits premier et second cir- cuits intégrés, ledit premier circuit intégré fournissant ladite tension régulée audit second circuit intégré par le- dit premier conducteur (20) de manière que ledit second - circuit intégré ne soit alimenté que lorsque ledit pre- mier circuit intégré est alimenté, ledit premier circuit intégré fournissant ledit mot de données audit second cir- cuit intégré par ledit second conducteur (24) et fournis- sant une tension de référence audit second circuit intégré par ledit troisième conducteur (22). 4 - Dispositif selon la revendication 3, caractérisé en ce que ledit premier circuit intégré (30-58) comporte un registre à décalage (36) à entrée en parallèle et sor- tie en série, et un temporisateur (38;40) réagissant à la manoeuvre d'un ou plusieurs desdits commutateurs (12) en produisant un mot de données en série à plusieurs bits sous la forme d'un mot binaire contenant des bits de synchronisation et des bits de données, lesdits bits de données indiquant l'état desdits commutateurs d'entrée, le- dit premier circuit intégré comprenant un dispositif (58) réagissant audit mot binaire en produisant un signal de sortie à trois niveaux et à auto-synchronisation représen- tant ledit mot binaire, ledit premier circuit intégré fournissant ledit signal de sortie audit second circuit intégré (110-150) par ledit second conducteur (24) et le- dit second circuit intégré comportant un dispositif (110- 118,120,128) réagissant audit signal de sortie à trois ni- veaux dudit premier circuit intégré en produisant un signal de synchronisation et ledit mot binaire, un registre à décalage (140) à entrée en série et sortie en parallèle réa- gissant audit signal de synchronisation en mémorisant le- dit mot binaire, des circits basculeurs (144), ^ des dis- positifs (142) réagissant à la mémorisation desdits bits de synchronisation dans des positions prédéterminées dudit registre à décalage (140) à entrée en série et sortie en parallèle en transférant lesdits bits de données auxdits circuits basculeurs, et des commutateurs de commande (152- 179) réagissant aux signaux de sortie desdits circuits bas- - culeurs en actionnant sélectivement lesdits dispositifs de sortie (160,186) en fonction desdits bits de données. - Dispositif de multiplexage par division temporelle tolérant aux parasites, comprenant une source de tension continue (14), plusieurs commutateurs d'entrée (12) manoeuvrés manuellement, un émetteur (10), un récepteur (18) et plu- sieurs dispositifs de sortie (28), dispositif caractérisé en ce qu'il comporte un dispositif de limitation de courant (16) qui connecte lesdits commutateurs (12) à ladite source de courant (14) l'émetteur consistant en un premier circuit intégré monolithique (30-58) connecté auxdits commutateurs (12) de manière que ledit premier circuit intégré ne soit alimenté que lorsque l'un au moins desdits commutateurs est manoeuvré, ledit premier circuit intégré réagissant à la manoeuvre d'un ou plusieurs desdits commutateurs en produi- sant un mot binaire en série à plusieurs bits contenant des bits de synchronisation et des bits de données, lesdits bits de données indiquant l'état desdits commutateurs d'en- trée, ledit premier circuit intégré comprenant un registre à décalage (36) à entrée en parallèle et sortie en série et un dispositif de synchronisation (38,40) qui commande le chargement dudit registre et le décalage de données hors dudit registre, ledit premier circuit intégré com- prenant en outre un circuit d'attaque (58) à trois états qui produit un signal de sortie à trois états à auto-syn- chronisation représentant ledit mot binaire, ledit pre- mier circuit intégré produisant répétitivement ledit si- gnal de sortie aussi longtemps que l'un au moins desdits commutateurs d'entrée est manoeuvré, ledit premier circuit intégré comprenant un dispositif (30,34) connecté à ladite source afin de produire une tension d'alimentation régulée intérieurement, ledit récepteur consistant en un second circuit intégré monolithique (110-150), ledit premier circuit intégré fournissant ladite tension régulée audit second circuit intégré par un premier conducteur (20), pro- duisant ledit signal de sortie pour ledit second circuit intégré sur un second conducteur (24) et fournissant une tension de référence audit second circuit intégré par un troisième conducteur (22), ledit second circuit intégré - comprenant un dispositif (112,116,118,120) réagissant au- dit signal de sortie à trois niveaux en produisant des si- gnaux discrets de commande sur la base du niveau desdits signaux de sortie, ledit secnnd circuit intégré comprenant un dispositif (128) réagissant auxdits signaux de commande discrets en rétablissant ledit mot binaire en série à plusieurs bits, un registre à décalage (140) à entrée en série et sortie en parallèle, un dispositif de temporisation (110) réagissant auxdits signaux discrets de commande en produisant un signal d'horloge, un dispositif qui applique le signal d'horloge audit registre à décalage à entrée en série et sortie en parallèle pour charger en série ledit mot binaire, plusieurs circuits basculeurs de sortie (144) et un dispositif (142) réagissant auxdits bits de synchroni- sation occupant des positions prédéterminées dans ledit registre à décalage à entrée en série et sortie en parallè- le en transférant les bits de données dudit trot binaire à certain déterminés desdits circuits basculeurs, lesdits dis- positifs de sortie comprenant plusieurs moteurs réversi- bles (160,186) et plusieurs relais de commande (156,178) étant prévus, réagissant chacun au signal de sortie de l'un respectif desdits circuits basculeurs de sortie en comman- dant le sens de rotation de l'un correspondant desdits moteurs.