Brevet FR2454154A1 — publié le 19801107

La présente invention concerne les cellules de mémoire non-volatiles, reprogrammables électriquement et se rapporte plus particulièrement à une cellule de mémoire à grille flottante à double injection. On connaît des cellules de mémoire à double injection et à grille flottante comportant un injecteur d'électrons et un injecteur de trous distincts connectés chacun à un transistor d'adressage. On a en outre décrit dans la demande de premier certificat d'addition à la demande de brevet français n0 76 31 541, déposée le 19 Septembre 1978 sous le numéro 78 26 803, une cellule de mémoire à grille flottante dans laquelle une jonction formant injecteur de charges destinée à injecter soit des électrons, soit des trous dans la grille flottante lors de l'application à ladite jonction d'une polarisation inverse, comprend dans un substrat semi-conducteur d'un premier type de conductivité, une première région du type de conductivité opposé, dopée par implantation ionique et une seconde région du même type de conductivité que le substrat, réalisée par diffusion et présentant une concentration d'ions supérieure à celle dudit substrat, ladite grille flottante étant disposée au-dessus desdites première et seconde régions et séparée de celles-ci par une mince couche d'arrêt. L'invention vise à réaliser un perfectionnement de ce dernier type de cellule de mémoire. Elle a donc pour objet une cellule de mémoire à injecteur et à grille flottante comportant une jonction formant injecteur de charges, destinée à injecter soit des électrons, soit des trous dans la grille flottante lors de l'application à ladite jonction d'une polarisation inverse au moins égale au seuil d'avalanche de ladite jonction et des moyens pour commander le fonctionnement de ladite jonction en mode d'injection d'électrons ou en mode d'injection de trous, lesdits moyens de commande comprenant un transistor d'adressage et un transistor de lecture con nectés tous deux à ladite jonction formant injecteur, caractérisée en ce que ledit transistor de lecture est un transistor à couds d'isolement de grille epaisset tension de seuil élevée D'autres caractéristiques de l'invention appa rairont au cours de la description qui va suivre. Aux dessins annexés, donnés uniquement à titre d'exemple - la Fig.1 est une vue schématique d'une cellule de mémoire à grille flottante à deux injecteurs classique ; - la Fig.2 est une vue schématique d'une cellule de mémoire à grille flottante à un seul injecteur décrit te dans la demande de certificat d'addition précitée; - la Fig.3 est une vue schématique a d'une cellu- le de mémoire à grille flottante perfectionnée suivant l'invention; - la Fig.4 est une vue topographique de la cellule de la Fig.3; - les Fig.5 à 10 sont des vues en élévation et en coupe des étapes de fabrication d'une cellule de mémoire suivant l'invention; - la Fig.11 est un diagramme montrant les états de potentiel à différents instants de la grille flottante de la cellule suivant l'invention; et - la fig.l2 représente schématiquement une matrice de cellules de mémoire suivant l'invention. La cellule de mémoire représentée schématiquement à la Fig.l est une cellule à deux injecteurs à grille flottante qui comporte une grille flottante en aluminium 1 destinée à commander un injecteur d'électrons 2 et un injecteur de trous 3. A la grille flottante est en outre connecté un transistor de lecture 4, tandis qu'à chacun des injecteurs 2 et 3 est respectivement connecté un transistor d'adressage 5,6. L'électrode de grille du transistor d'adressage 6 est connectée à la grille flottante 1 par l'intermédiaire d'un condensateur de couplage 7. Les électrodes de source des transistors d'adressage 5 et 6 sont connectées à une borne 8 destinée à l'écriture, à l'effacement et à la lecture de la cellule. L'électrode de drain du transistor de lecture 4 constitue la borne de lecture de cette cellule.Les zones hachurées de la cellule repréentée à la Fig.1 sont des zones dans lesquelles la grille flottante 1 n'est séparée du substrat que par une mince couche d'oxyde de silicium d'environ 1000 A ette cellule de mémoire connue fonctionne de la façon suivante. Lors d'une opération d'écriture , le transistor d'adressage 5 est rendu seul conducteur et la diode 2 formant injecteur d'électrons et constituée par une jonction P+/N est mise en avalanche par l'application à la borne 8 d'une tension plus négative que sa tension de claquage. Dans ces conditions, les électrons chauds provenant de l'avalanche sont injectés à travers la couche d'oxyde mince sur la grille flottante 1 qui se charge ainsi à un potentiel négatif. Pendant cette opération, la borne 9 du transistor de lecture est restée en l'air. Lors de la lecture, le transistor d'adressage 5 est rendu seul conducteur. La borne 9 est maintenant portée au potentiel 0 et une tension négative inférieure à la tension de claquage de l'injecteur d'électrons 2 est appliquée à la borne 8. Le potentiel de la grille flottante 1 étant plus négatif que la tension de seuil du transistor de lecture 4, celui-ci est rendu conducteur. Lors de l'opération d'effacement, le transistor d'adressage 6 est rendu seul conducteur et la diode 3 formant injecteur de trous, constituée par une jonction N+/P est mise en avalanche par l'application à la borne 8 d'une tension plus négative que sa tension de claquage. Au cours de l'avalanche, la grille flottante 1 est portée par couplage capacitif au moyen du condensateur 7 à un potentiel plus négatif que le substrat et par suite des trous chauds sont injectés à travers la couche d'oxyde mince vers la grille flottante 1 en l'amenant à un potentiel légèrement positif. La lecture est assurée dans les mêmes conditions que précédemment. La grille flottante 1 étant maintenant à un potentiel supérieur à la tension de seuil du transistor de lecture 4, celui-ci est bloqué. La cellule de mémoire représentée à la Fig.2 comporte un seul injecteur 12 constitué par une diode du type N+/P. Le type de porteur injecté est sélectionné dans le sens du champ électrique par la couche d'oxyde mince, c'est-à-dire par la tension appliquée au condensateur de couplage 13, connecte comme precgdemment a la grille flottante 14, cette tension pouvant être nulle ou négative comme dans le cas de la cellule de la Fig.1. Cette cellule comporte en outre un seul tran sistor d'adressage 15, et un transistor de lecture 16. La cellule de mémoire suivant l'invention est représentée à la Fig.3. Comme celle décrite à la demande de brevet n0 78 26 803, c'est une cellule à un seul injecteur 20 du type N+/P. Elle comporte en outre une grille flottante 21 connectée à un condensateur de couplage 22, lui-mme connecté à un transistor de lecture 23 qui, suivant l'invention, est un transistor à oxyde épais à tension de seuil élevée. Cette tension peut être par exemple de -25 V au lieu de -1 V dans le cas d'une cellule telle que celle de la Fig.2. Pour le reste, le circuit de mémoire de la Fig.3 est analogue à celui de la cellule de la Fig.2. Cette cellule comporte un tran sistor d'adressage 24 avec une borne 25 d'écriture,d'effacement et de lecture de la cellule. Bien entendu, les divers éléments du schéma de la Fig.3 se retrouvent à la Fig.4. On va maintenant examiner les diverses étapes de fabrication de la cellule de mémoire suivant l'invention en référence aux Fig.5 à 10. Sur la Fig.5, une tranche de silicium dopée formant le substrat 30 de la cellule est oxydée par voie thermique jusqu'à l'obtention d'une couche initiale d'o o xyde 31 d'épaisseur comprise entre 4000 et 8000 A. Au moyen de techniques classiques de photogravure , des ouvertures 32 sont pratiquées dans l'oxyde initial comme le montre la Fig.10, ce qui permet successivement la réalisation par diffusion de zones 33 et 33' de type P+ et d'une zone s+. Le résultat de ces opérations est représenté à la Fig.7. La profondeur de jonction de ces deux types de zones est de 1 à 2/. Lors de la réalisation des zones du type P+ et le le temps de diffusion est ajusté pour que l'oxyde initial qui croît pendant ces opérations atteigne une épais o seur de 11000 à 13000 A de manière que la tension de seuil du transistor de détection à oxyde épais défini par les deux zones de diffusions 33' de le Fig.7 soit d'environ - 25V. Toujours par des moyens conventionnels de pho togravure, on forme des zones 35 dans lesquelles on fait croître une mince couche d'arrêt 36 de bioxyde de silicium représentée à la Fig.8. On recouvre ensuite l'ensemble ainsi obtenu par une couche 37 de résine photosensible et on dégage une zone dans laquelle on va créer par implantation d'ions une région P de l'injecteur N+/P. Cette implantation représentée schématiquement à la Fig.9 est une implantation d'ions bore avec une énergie de 30 a 60 Kev et une teneur de 1 à 4 1013 atomes par cm2. Après le retrait de la couche de résine de protection 37, une couche métallique obtenue par dépôt sous vide est masquée une dernière fois pour définir les bandes métalliques qui interconnectent les différents éléments du dispositif, la grille flottante 21, la borne 39 de I'injecteur N+/P ainsi que les bornes d'accès aux deux autres zones diffusées P+ et que l'on n'a pas représentées à la Fig. 10. Ces deux zones diffusées P+ représentent le transistor de détection 23 et l'armature du condensateur 22 de couplage représentés à la Fig.3. Le fonctionnement de la cellule de mémoire qui vient d' & re décrite va être examiné en référence à la Fig. 11. Lors de l'opération d'écriture , le transistor d'adressage 24 est rendu conducteur tandis que la borne 26 est portée au potentiel 0. Par application à la borne 25,d'une tension plus négative que la tension de claquage de la diode N /P 20, des électrons sont injectés dans la grille flottante 21 qui se charge négativement à un potenb tiel d'environ - 8V dans le présent exemple. Pour la lecture, le transistor d'adressage 24 est rendu non-conducteur, la borne 25 est portée au potentiel O et un potentiel très négatif, de l'ordre de - 30V par exemple, est applique à la borne 26. Par effet capacitif, un potentiel négatif égal à - 30 x K où K est le coefficient de couplage entre le condensateur 22 et la grillet flottante 21, se superpose au potentiel négatif atteint par la grille flottante après la séquence d'écriture. Si K est choisi égal à 0,8, la grille flottante 21 est portée à un potentiel de -32 V. Le transistor de lecture 23 ayant une tension de seuil de -25 V, il est donc conducteur. Pour l'effacement de même que pour l'écriture, l'injecteur 20 est mis en avalanche, mais cette fois la borne 26 est portée en potentiel très négatif, de - 30 V par exemple, pour injecter des trous selon le même principe que celui utilisé dans la cellule de mémoire décrite à la demande de brevet français n0 78 26 803 précitée. Après une séquence d'effacement, la grille flottante 21 se trouve donc à un potentiel légèrement positif, de + 2V par exemple. Pour la lecture, les mêmes conditions que précédemment sont appliquées. Par effet capacitif, pendant la séquence de lecture, la grille flottante 21 est portée à un potentiel de -22V. Dans ces conditions, le transistor de lecture 23 est bloqué. A la Fig.12, on a représenté une matrice de cellies suivant l'invention. Les cellules 40 qui sont toutes identiques à celle représentée à la Fig.3, sont interconnectées par des lignes horizontales de mots 41 et par des lignes verticales de bits 42. Grâce à l'utilisation de transistors de lecture à tension de seuil élevée, il est possible de vérifier qu'il n'y a aucune intéraction entre cellules lors des séquences d'écriture , d'effacement et de lecture. La cellule de mémoire qui vient d'être décrite présente vis-à-vis des cellules antérieures, les avantages suivants. La réalisation du transistor de lecture ne nécessite aucune opération particulière, puisqu'il suffit d'utiliser un oxyde épais obtenu par le procédé de base. Le nombre d'implantationsest ramené à deux, à savoir une implantation pour le transistor d'adressage 24 et une implantation pour l'injecteur 20. I1 en résulte que la conception et la fabrication de la cellule suivant l'invention est simplifiée par rapport aux cellules de la technique antérieure. La cellule suivant l'invention présente trois points d'accès au lieu de quatre pour les cellules classiques. La capacité parasite de la cellule de mémoire suivant l'invention est réduite au minimum. Or, étant donné que cette capacité parasite intervient dans la détermination du coefficient de couplage K, ceci permet a coefficient K constant, de diminuer la surface de la capacité de couplage 22 d'un facteur 3 par exemple par rapport à la cellule de mémoire décrite à la demande de brevet français n0 78 26 803 précitée. La cellule de mémoire suivant l'invention, au lieu de comporter un transistor de lecture à oxyde mince, est munie d'un transistor de lecture à oxyde épais, ce qui facilite la conception de la cellule et permet de réaliser un dessin plus compact et d'assurer une réduction de la surface totale de la grille flottante par rapport à celle de la cellule suivant la demande de brevet précitée, d'un facteur de 1,5 environ. Les avantages assemblés de la cellule de mémoire suivant l'invention permettent de réaliser une intégration accrue par rapport aux cellules de la technique antérieure. La cellule qui vient d'être décrite l'a été à titre d'exemple. I1 va de soi que l'invention peut s'appliquer à des cellules réalisées sur un substrat de type P ou N utilisant indifféremment un injecteur de type P /N ou N /P. REVENDICATIONS 1. Cellule de mémoire à injecteur et à grille flottante comportant une jonction formant injecteur de charges, destinée à injecter soit des électrons, soit des trous dans la grille flottante lors de l'application à ladite jonction d'une polarisation inverse au moins égale au seuil d'avalanche de ladite jonction et des moyens pour commander le fonctionnement de ladite jonction en mode d'injection d'électrons ou en mode d'injection de trous, lesdits moyens de commande comprenant un transistor d'adressage et un transistor de lecture connectés tous deux à ladite jonction formant injecteur , caractérisée en ce que ledit transistor de lecture (23) est un transistor à couche d'isolement ae grille épaisse,à tension de seuil élevée. 2. Cellule de mémoire suivant la revendication 1, caractérisée en ce qu'elle comporte une électrode (25) de lecture, d'écriture et d'effacement et des bornes de commande du transistor d'adressage (24) et du transistor de lecture (23), la mémoire étant ainsi une mémoire à trois bornes d'accès. 3. Cellule de mémoire suivant l'une quelconque des revendications 1 et 2, caractérisé en ce que le transistor de lecture à couche dtisolement ue grille épaisse (23)est en peur manence couplé avec la grille flottante (21) par l'in terédiaire d'une capacité (22). 4. Cellule suivant l'une quelconque des revendications 1 à 3, caractérisée en ce que ladite couched'iso leinent de grille épaisse du transistor de lecture (23) est une couche d'oxyde.