Brevet FR2458198A1 — publié le 19801226

La présente invention concerne un réseau de commutation multiplex à division du temps et plus particulièrement un réseau de commutation de ce type permettant d'établir des communications bidirectionnelles, unidirectionnelles ou de diffusion et constitue d'une seule mémoire tampon et d'une seule mé- moire de commande. On connatt par la demande de brevet trants n 78-19638 du 30 juin 1978 des réseaux de commutation multiplex à division du temps dans lesquels les mémoires-tampons sont bidirectionnelles et utilisent un seul emplacement de mot dans la mémoire-tampon pour établir une communication bidirectionnelle et les mémoires de commande fournissent l'adresse de cet emplacement de mémoire pendant les deux intervalles de temps correspondant aux voies à commuter. En reprenant les notations utilises dans la demande de brevet précitée, on admettra que le réseau de commutation multiplex à division du temps contient P groupes de N votes multiplex entrantes et P groupes de N voies multi- plex sortantes à chacune 32 fentes temporelles par trame, P multiplexeurs convertissant les P groupes de N voies multiplex entrantes et P voies supermultiplex entrantes à chacune 32N fentes temporelles par trame, P démulti- plexeurs convertissant P votes supermultiplex sortantes à chacune 32N fentes temporelles par trame en P groupes de N voies multiplex sortantes , P(P+1)/2 sélecteurs de supermultiplex multiplexant et démultiplexant deux par deux les voies supermultiplex entrantes et sortantes de façon à former P(P+1)/2 voies doubles supermultiplex, P(P+l)/2 mémoires tampons reliées en Scriture aux voies doubles supermultiplex entrantes et en lecture aux voies doubles supermultiplex sortantes et des mémoires de commande. S'il y a lieu de commuter une fente temporelle t d'une première voie multiplex entrante à une fente temporelle l d'une première voie multiplex sortante et, pour l'autre sens de la communication, la voie j d'une seconde voie multiplex entrante à la voie t d'une seconde voie multiplex sortante, ces fentes temporelles i et j sont converties en deux fentes temporelles et (3 faisant toutes les deux partie d'une même voie doClesupermultiplex entrante et d'une même voie double supermultiplex sortante.Les fentes temporelles ot et ss de lavoir d o u b 1 e supermultiplex entrante sont à commuter aux fentes temporelles et &alpha; de la voie double supermultiplex sortante. Pour ce faire, la mémoire de commande désigne le même emplacement de mot Y dans la mémoire-tampon pendant les fentes temporelles &alpha; et Pendant la fente temporelle os, le mot M ( P ,d) (mot dans la fente ter d'entrée à faire passer dans la fente temporelle de sortie &alpha;) est lu de l'emplacement de mot r et le mot M(&alpha;,ss) (mot dans la fente tempor d'entrée &alpha; à faire passer dans la fente temporelle de sortie ss ) est écr ce même emplacement de mot Y .Symétriquement, pendant la fente te le le mot M (&alpha; ,ss > ) (mot dans la fente temporelle d'entre &alpha; à faire dans la fente temporelle de sortie ss ) est lu dans l'emplacement de mot mot M (ss, &alpha;) (mot dans la fente temporelle d'entre P à faire passer fente temporelle de sortie &alpha;) ) est écrit dans le même emplacement de r La mémoire de commande désigne donc un seul mot &gamma; de la mé tampon pour établir une commutation bidirectionnelle, l'adresse de &gamma; é fournie par la mémoire de commande pendant les deux fentes temporell d et 13 .La mémoire de commande est lue cycliquement et, au cours que fente temporelle &alpha; ou ss d'une durée de 1 25/64N microsecondes, la re-tampon fonctionne en lecture puis en écriture sur le même mot d'adre Bien que les doubles supermultiplex aient 64N fentes temporelles par tr la mémoire-tampon n'a que 32N/P emplacements de mot. L'objet de l'invention est de réaliser un réseau de commutation plex à division du temps permettant sélectivement les commutations btd tionnelles, unidirectionnelles et de diffusion. L'invention va entre maintenant décrite en détail selon différentes riantes en relation avec les dessins annexés dans lesquels - la Fig. 1 représente un réseau de commutation multiplex à division d@ à mémoires-tampons bidirectionnelles conforme à l'art antérieur;; - la Fig. 2 représente deux mémoires de commande, deux dispositifs dt contrôle et de validation conformes à l'invention et une mémoire-tampol réseau de commutation multiplex à division du temps représenté Fig. 1 - les Figs. 3a, 3b et 3c sont des schémas montrant les différents modes commutation susceptibles d'être exécutés par les mémoires-tampons dt de commutation multiplex à division du temps de la Fig. i - la Fig. 4 représente une variante du réseau de commutation multiplex division du temps caractérisé en ce qu'elle comprend une seule mémoir un seul supermultiplex entrant, un seul supermultiplex sortant et une se mémoire de commande à laquelle est associé un dispositif d'éçriture et lecture permettant de recevoir directement les ordres de connexions ou de déconnexions depuis la commande du réseau, extérieure à la présente invention. L'ensemble de la variante représentée sur cette Fig. 4 est appelé bloc de commutation bidirectionnel; - la Fig. 5 représente le bloc de commutation conforme à l'invention comprenant notamment la mémoire-tampon, la mémoire de commande le dispositif de contrôle et de validation et le dispositif d'écriture et/ou de lecture permettant, sur un seul ordre reçu de la commande du réseau, d'établir une connexion bidirectionnelle (ou unidirectionnelle) dans ce bloc de commutation; - les Figs. 6a et 6b représentent deux exemples de réseau de commutation multiplex à division du temps constitués d'un assemblage judicieux de bloc de commutation bidirectionnel permettant ainsi d'atteindre des grandes capacités. La Fig. 1 n'est autre que la Fig. 5 de la demande de brevet précitée. P groupes de N voies multiplex entrantes à 32 fentes temporelles IH0,0 à IH(N-1),0, ..... IH0,(P-1) à IH(N-1),(P-1) sont multiplexés respectivement dans les multiplexeurs 300, ... 30(P-1) en P voies supermultiplex entrantes 310,... 31(P-1), ces voies supermultiplex étant à huit fils et véhiculant en parallèle des octets dans 32N fentes temporelles par trame de 125 s. Ces voies supermultiplex sont multiplexées deux par deux et avec elles-mêmes pour former des voies doubles supermultiplex 320,0 à 320,(P-1), ...32p,p à 32p,(P-1), ... 32q,q à 32q(P-1), ... 32(p-1),(P-1). Les voies doubles supermultiplex sont connectées aux entres de P groupes de mémoires-tampons 600,0 à 600,(P-1), ... 60p,p à 60p,(P-1), ... 60q,q à 60q,(P-1), ... 60(P-1),(P-1). Les groupes de mémoires-tampons comprennent respectivement P, (P-1), ... (P-p), ... (P-q), ... 1 mémoires-tampons. De ces groupes de mémoires-tampons partent des voies doubles supermultiplex 420,0 à 420,(P-1), ... 42p,p à 42p,(P-1), ... 42q,q à 42q,(P-1),... 42(P-1),(P-1). Les voies doubles supermultiplex sont démultiplexées chacune en deux voies supermultiplex 410, ... 41p, 41q, ... 41(P-1) et ces voies supermultiplex dont démultiplexées en groupes de voies multiplex OH0,0 à OH(N-1), ... OH0,(P-1) à OH(N-1),(P-1). Chaque groupe de mémoires de commande 60p,p à 60p,(P-1) par exemple est commandé par une mémoire de commande 111p. Si la fente temporelle i de la voie multiplex entrante IHn,p est à commuter à la fente temporelle j de la voie multiplex sortante OHm,q et sirespectivement, pour l'autre sens de commu nication, la fente temporelle j de la voie multiplex entrante IHm,q est à commuter à la fente temporelle t de la vote multiplex sortante OHn,p' les fentes temporelles i et j des voies multiplex entrantes IHn,p et IHm,q deviennent les fentes temporelles &alpha; et ss de la voie double supermultiplex32p,q et les fentes temporelles &alpha;; et ss de la voie double supermultiplex 42p,q deviennent les voies i et j des voies multiplex sortantes OH et OH n,p m,q Les mémoires-tampons 60 sont des mémoires-tampons bidirectionnelles. Pendant la fente temporelle &alpha; &alpha;, c'est-à-dire à l'adresse tc de la mémoire de commande 111q celle-ci envoie à la mémoire-tampon 60p,q l'ordre de lire le mot M(ss, &alpha;) à l'adresse &gamma;, p (mot d'adresse &gamma; dans 60p,q) tandis que la mémoire de commande 111p envoie à la mémoire-tampon 60p,q l'ordre d'écrire le mot M(&alpha;, ss) à cette même adresse &gamma; .De même, pendant la fente temporelle ss, > c'est-à-dire à l'adresse ss de la mémoire de commande 111q, celle-ci envoie à la mémoire-tampon 60p,q l'ordre de lire le mot M(&alpha;,#) à l'adresse &gamma;,q (mot d'adresse &gamma; dans 60 p,q) tandis que la mémoire de commande 111p envoie à la mémoire-tampon 60p,q l'ordre d'écrire le mot M(ss, &alpha;) à cette même adresse &gamma;. Sur la Fig. 2, on retrouve la voie double supermultiplex entrante 32p,q, la voie double supermultiplex sortante 42p,q, la mémoire-tampon 60p,q et les mémoires de commandes 111p, 111q. Selon une caractéristique de la présente invention à chaque mémoire de commande 111 est associé un dispositif de contrôle et de validation 211. Chaque mot des mémoires de commande comprend trois bits supplé- mentaires. Un bit (OC) indique l'ordre de connexion; un bit (AE) indique l'autorisation d'écriture en mémoire-tampon et un bit (PA) indique la parité. Chaque mot lu en mémoire de commande est examiné par le dispositif de contr- le et de validation 211. Ce dernier ne transmet l'information &gamma; vers la mémoi- re-tampon 60p,q que si la parité est bonne et si le bit OC d'ordre de connexion est à l'état 1. Le dispositif de contrôle et de validation 211 comprend un circuit de parité 213 et une porte ET 212. Le circuit de parité 213 contrôle la parité des bits des mots de mémoire de commande. Le dispositif de contrô le et de validation élabore le bit de validation d'adresse (VA) à partir d'une coihcidence entre le bit de contrôle de parité (PA) et le bit d'ordre de connexion OC (porte ET 212). Pour établir une commutation bidirectionnelle &alpha; ss(Fig. 3A) c'est-à-dire la commutation entre la fente temporelle i de la voie multiplex entrante IHn,p et la fente temporelle j de la voie multiplex entrante OHm,q et, pour l'autre sens de communication, entre la fente temporelle j de la voie multiplex entrante IHm,q et la fente temporelle i de la voie multiplex sortante OH , on on inscrit l'information &gamma; > q à l'adresse &alpha; de la mémoire de commande 111 et l'information &gamma; ,p p à l'adresse de la mémoire de commande 111 et P on donne la valeur 1 au bit OC d'ordre de connexion et au bit AE d'autorisation d'écriture à ces deux adresses respectives &alpha; et ), le bit PA de parité recevant la valeur édéquate. Pour établir une communication unidirectionnelle oc # (Fig. 3B), on inscrit l'information &gamma;, q à l'adresse &alpha; de la mémoire de commande 111p et l'information &gamma;, p à l'adresse ss de la mémoire de commande 111q (&gamma; corres- pondant à une adresse de mot libre dans la mémoire tampon 60p,q) et on donne la valeur 1 au bit OC d'ordre de connexion et au bit AE d'autorisation d'écriture à l'adresse &alpha; de la mémoire de commande 111p et la valeur 1 au bit OC d'ordre de connexion et la valeur 0 au bit AE d'autorisation d'écriture à l'adresse de la mémoire de commande 111q.On remarquera selon le chronogramme de la Fig. 3B, que cette disposition permet également le rebouclage de la voiei associe à l'adresse &alpha;, , les échantillons reçus dans la fente temporelle i de la voie multiplex entrante IHn,p étant renvoyés vers la fente temporelle i de la voie multiplex sortance OH n,p Pour établir une communication de diffusion &alpha; ss, ss', ss" (Fig. 3C), ss, ss' ss' ss" correspondant à des adresses de la même mémoire de commande 111q c'est-à-dire à des fentes temporelles j, j' j"" stuées sur le même ensemble q de voies multiplex sortantes OHo,q, ... OHm,q, ...OH(N-1),q' on inscrit l'information &gamma;, q à l'adresse &alpha; de la mémoire de commande 111p et l'information &gamma;,p à l'adresse de la mémoire de commande 111q (Y p pondant à une adresse de mot libre dans la mémoire-tampon 60p,q) et on donne la valeur 1 au bit OC d'ordre de connexion et au bit AE d'autorisation d'écriture à l'adresse &alpha; de la mémoire de commande 111p et la valeur 1 au Bit OC d'ordre de connexion et la valeur 0 au bit AE d'autorisation d'écriture aux adresses ss, ss', ss" de la mémoire de commande 111q Cette disposition permet ainsi d'établir des connexions de diffusion (telles que des tonalités) à l'intérieur d'une même mémoire tampon 60. Ainsi en réservant quelques fentes temporelles à cet usage sur chacun des supermultiplex entrants 31o ... 31p ... 31q ... 31(P-1), il est ainsi possible d'éta des connexions de diffusion sur différentes fentes temporelles des supermultiplex sortants 41o ... 41p ... 41q ... 41(P-1), c'est-à-dire vers des fentes temporelles quelconques sur n'importe quelles voies multiplex sortantes OHO,O ... OH(N-1),(P-1). La Fig. 4 présente une variante du réseau de commutation multiplex à division du temps. Cette variante est une particularité du réseau de commutation représenté sur la Fig. 1, caractérisée en ce qu'elle comprend une seule mémoire-tampon 60, un seul supermultiplex entrant 32, un seul supermultiplex sortant 42, une seule mémoire de commande 111 et un dispositif d'écriture et/ ou de lecture permettant de recevoir des ordres de connexion et/ou de décon- nexion depuis une commande du réseau, extérieure à l'invention. L'ensemble de cette variante est appelé bloc de commutation bidirectionnel. Le principe de fonctionnement de ce bloc de commutation reste identique en ce qui concerne la mémoireZampon et la mémoire de commande à celui du réseau de commutation présenté précédemment . Les différences résident dans le fait que la mémoire-tampon n'est commandée que par une seule mémoire de commande et que la capacité de la mémoireStampon est de T/2 mots de 8 eb si on désigne par T le nombre de fentes temporelles sur le supermultiplex entrant 32 (dgal au nombre de fentes temporelles sur le supermultiplex sortant 42). cette caractéristique permet d'établir T/2 commutations bidirectionnelles entre les T fentes temporelles prises deux à deux. Ce bloc de commutation bidirectionnel est donc sans blocage : quelque soit le nombre de paires de fentes temporelles dà occupées, il sera toujours possible de trouver un mot libre en mdmoire-tampon pour établir une commutation bidirectionnelle entre deux fentes temporelles encore libres. Le bloc de commutation bidirectionnel comprend les parties suivantes - le dispositif 30 de conversion série-parallèle et de multiplexage temporel ; - la mémoire tampon 60 ; - le dispositif 40 de démultiplexage et de conversion parallèle-série ; - la mémoire de commande 111 - le dispositif de contrôle et de validation 87 ; - le dispositif d'écriture et de lecture représenté par les différents registres 81, 82, 83, 85, sélecteur 86 et compteur d'adressage 84. Le dispositif 30 assure le transfert des échantillons série d'informations présents dans chacune des 32 @entes temporelles des M voies multiplex entrantes IHO ... IH(M-1) (où M=N.P) sur le supermultiplex entrant 32 à 8 fils véhiculant T échantillons parallèles par trame de 125 s (où T = 32 M) dans T fentes temporelles. Le dispositif 40 assure la fonction inverse à savoir le démultiplexage des T échantillons véhiculés par trame dans les T fentes temporelles du supermultiplex sortant 42 et leur conversion parallèle-série vers M voies multiplex sortantes OHO ... OH(M-1) à 32 fentes temporelles chacune. La mémoire-tampon 6G comprend T/2 mots de 8 eb. Cette mémoire est adressée par la mémoire de commande 111 à travers le dispositif de contrôle et de validation 87. Chaque fente temporelle du supermultiplex 32 et du supermultiplex sortant 42 a une durée de 125/T s. Au cours de chacun de ces intervalles de temps de 125/T s la mémoire tampon effectue une lecture suivie d'une écriture à la même adresse fournie par la mémoire de commande 111. La mémoire de commande 111 comprend T mots correspondant respectivement aux T fentes temporelles des supermultiplex entrant 32 et sortant 42. Selonl'inve ntion et conformément à ce qui a dà été décrit relativement aux mémoires de commande représentées sur la Fig. 2, chaque mot de la mémoire de commande 111 du bloc de commutation bidirectionnel de la Fig. 4 comprend également 3 bits particuliers d'ordre de connexion (OC), d'autorisation d'écri- ture (AE) et de parité (PA). Le dispositif de contrôle et de validation 87 transmet à la mémoire tampon, au cours de chaque intervalle de temps de 125/T s, une indication de validation (VA) qui n'est effective que s'il y a connexion, c'est-à-dire si le bit (OC) provenant de la mémoire de commande est à 1 et si la parité est bonne. Le dispositif de contrôle et de validation 87 effectue en effet un contr8le -de parité avant de transmettre l'information &gamma; - adresse d'un mot de mémoire-tampon comprenant log2 T/2 bits - et l'indication de validation (VA). Le dispositif d'écriture et de lecture représenté par le registre d'écri- ture 81, le registre d'adressage 83, le registre d'indication écriture/lecture 85, du compteur d'adressage 84 et du sélecteur d'adressage 86 de la mémoire de commande permet l'inscription d'une connexion en mémoire de commande ou son effacement. La mémoire de commande 111 est lue cycliquement à une adresse fournie par le compteur d'adressage 8- . Ce compteur est en synchronisme avec les supermultiplex 32 et 42, une correspondance biunivoque existant entre l'adresse &alpha; d'un mot de mémoire de commande et l'adresse os d'une fente temporelle sur ces supermultiplex. Au cours de l'intervalle de temps , l'information &gamma;, lue à l'adresse &alpha; de la mémoire de commande et valide par le dispositif de contre le et de validation 87, est transmise au circuit d'adressage de la mémoire- tampon 60 permettant d'effectuer la lecture du mot g de celle-ci et de transmet rer l'échantillon contenu dans ce mot dans la fente temporelle &alpha; du supermultiplex sortant 42 puis d'effectuer l'écriture de ltéchantillon présent dans la fente temporelle &alpha; du supermultiplex entrant 32 dans le même mot d'adresse Y de la mémoire-tampon. L'écriture ou la lecture sur ordre de la commande du réseau, extérieure à l'invention, s'effectue de manière indépendante de la lecture cyclique de la mémoire de commande expliquée ci-dessus. cette écriture ou lecture sur ordre de la commande du réseau estacyclique. Cela veut dire qu'au cours d'un intervalle de temps de t 25/T s la mémoire de commande doit pouvoir effectuer une lecture cyclique - recevant alors l'adresse, grâce au sélecteur 86, fourn@e par le compteur d'adressage 84 - puis une écriture ou une lecture acyclique dven- tuelle si une telle opération est demandée par la commande du réseau.Dans cette dernière condition, le sélecteur 86 fournit au circuit d'adressage de la mémoire de commande 111 le contenu ( &alpha; ) du registre d'adressage 83, tandis que le contenu ( , OC, AE, PA) du registre d'écriture 81 est Qcrit dans le mot de la mémoire de commande 111, ainsi sélectionné et, donc, d'adresse &alpha; Sur la Fig. 5, on retrouve le dispositif 30 de conversion série-parallèle et de multiplexage temporel, la mémoire-tampon 60, le dispositif 40 de démul- tiplexage et de conversion parallèle-série et la mémoire de commande 111. Sur cette Fig. 5, le circuit de contrôle et de validation 87 est détaillé; il se décompose en un circuit de parité 870 et une porte ET 871. ie circuit de parité 870 contrôle la parité des (2 + log2 T) bits des mots de la mémoire de commande. A l'aide de la po rte ET 871, le bit de validation d'adresse (VA)' est élabor à partir de la coihcidence entre le bit de contrôle de parité (PA)' et le bit d'ordre de connexion (OC). Le dispositif d'écriture et de lecture sur la Fig. 5 est légèrement diffé- rent de celui présenté sur la Fig. 4. En effet, selon une caractffiristaque de l'invention, ce dispositif permet d'établir une connexion bidirectionnelle en un seul ordre reçu de la commande du réseau. L'avantage de ce dispositif est de faire fonctionner la mémoire de commande III à un rythme identique à celui de la mémoire-tampon, comme il sera explique plus loin. L'établissement d'une connexion bidirectionnelle s'effectuera par la réception d'un message série dans les registres d'écriture 81, d'adressage 831 et 832 et d'indication écriture/lecture 85 placés en cascade Ce message sie est élaboré par la commande du réseau après avoir effectuer la recherche d'un mot libre g dans une mémoire d'occupation, image de la mémoire-tampon 60. Le message reçu dans les différents registres comprend : - une information &gamma; correspondant à l'adresse d'un mot de la mémoire tampon et un bit de parité (PA) stockés dans le registre d'écriture 81 ; - une information os correspondant à l'adresse d'un mot de la mémoire de commande (ou numéro d'une fente temporelle parmi T fentes temporelles sur les supermultiplex) et deux bits supplémentaires - un bit d'ordre de connexion (OC) et un bit d'autorisation d'écriture (AE) - stockés dans le registre d'adressage 831; - une information &gamma;; correspondant à l'adresse d'un mot de la memoire de commande (ou numéro d'une fente temporelle parmi T fentes temporelles sur les supermultiplex) et deux bits supplémentaires - un bit d'ordre de connexion (OC) et un bit d'autorisation d'écriture (AE) - stockés dans le registre d'adressage 832; - un bit d'indication d'écriture/lecture stocké dans le registre d'écriture/ lecture 85. Au cours des t25JJs qui vont suivre la réception du message, le compteur d'adressage 84 va progresser toutes les t25/TJus. Au cours de chacun de ces intervalles de temps, les contenus &alpha; et ss des registres d'adressage 831 et 832 sont comparés à l'information fournie par le compteur d'adresse sage 84, à l'aide des comparateurs 891 et 892. Lorsque la cothcidence se produit avec &alpha; , les bits AE et OC du registre 831 sont transférés par les portes 894 et 895 puis inscrites avec le contenu , PA du registre d'écrituredans le mot &alpha; de la mémoire de commande adressée par le compteur d'adressage.Lorsque la coihcidence se produit avec ss, les bits AE et OC du registre 832 sont transférés par les portes 893 et 895 puis inscrites avec le contenu , PÂ du registre d'écriture dans le mot ss de la mémoire de commande adressée par le compteur d'adressage 84. On remarquera toutefois que l'écriture en mémoire de commande aux adresses et px ne sera validée que si le bit d'indication d'écriture lecture fourni par le registre d'écriture lecture 85 est à l'état t (ctest-à-dire écriture) permettant à l'aide des portes 896 et 88 d'autoriser l'écriture à la mémoire de commande aux instants de coihcidence. La mémoire de commande fonctionne selon le même principe que la mémoire-tampon, c'est-à-dire qufà chaque intervalle de temps de 125 T s, une écriture ou lecture (selon l'état du registre 85) éventuelle et une lecture systématique sont effectuées à la même adresse fournie par le compteur d'adressage. Le dispositif d'écriture et de lecture décrit ci-dessus permet ainsi d'établir des commutations de trois types : bidirectionnelles, - unidirectionneles ; -de diffusion selon la valeur des bits (AE). Pour établir une commutation bidirectionnelle oh ss (Fig. 3a), on inscrit en mémoire de commande aux adresses et + le même mot Y donnant l'adresse d'un emplacement libre en mémoire-tampon et on donne la valeur 1 au bit de validation et au bit d'autorisation d'écriture aux deux adresses &alpha; et Pour établir une commutation unidirectionnelle &alpha; # (Fig. 3b), on inscrit en mémoire de commande aux adresses &alpha; et 3 le même mot gamma; donnant l'adresse d'un emplacement libre en mémoire-tampon et on donne la valeur 1 au bit de validation et au bit d'autorisation d'écriture, à l'adresse &gamma; et la valeur 1 au bit de validation et la valeur 0 au bit d'autorisation d'écriture (interdiction d'écriture) à l'adresse ss. Pour établir une commutation de diffusion ss, ss', ss" (Fig. 3c), on inscrit en mémoire de commande aux adresses &alpha;, ss, ss', ss" le même mot &gamma; donnant l'adresse d'un emplacement libre en mémoire-tampon et on donne, à l'adresse d, , la valeur 1 au bi t de validation et au bit d'autorisation d'écriture et, aux adresses ss, ss', ss" la valeur t au bit de validation et la valeur O au bit d'autorisation d'écriture (interdiction d'écriture). Pour rompre une commutation, il suffit que la commande envoie un message en indiquant les adresse &alpha;, ss, et en positionnant respectivement les bits d'ordre de connexion OC à la valeur 0. La Fig. 6a montre un exemple d'assemblage de blocs de commutation identiques àcelui de la Fig. 5, constituant un réseau de commutation à division M x M M2 M2 du temps comprenant = voies multiplex entrantes et voies 2 2 2 multiplex sortantes, chacune comprenant 32 fentes temporelles La Fig. 6b montre un autre exemple d'assemblage de blocs de comm uta- tion dans lequel le premier étage est composé de blocs identiques à celui de la Fig. 5 et le second étage de bloc équivalent chacun à un ensemble décrit à la M2 x M M@ Fig. 6a, Ce réseau de commutation permet de raccorder x = 2 2 4 M3 voies multiplex entrantes et voies multiplex sortantes, chacune comprenant 4 32 fentes temporelles. La particularité de ces réseaux de commutation est de présenter pour toute commutation de deux fentes situées sur des voies multiplex entrantes et sortantes raccordées à un mgme bloc de commutation aucun blocage. Pour éta- blir une commutation de ce type, un seul message de la commande vers le bloc de commutation concerne suffit. Pour établir une commutation entre 2 fentes temporelles situées sur des voies multiplex raccordées à des blocs de commutation différents, il faut: - dans l'exemple présenté Fig 6a, 3 messages de la commande; 2 destinés aux deux blocs de commutation concernés du 1er éEge et un destiné à un bloc de commutation du second étage choisi par la commande après recherche de fentes temporelles libres liant ce troisième bloc aux deux blocs concernés du 1er étage ; - dans l'exemple présenté Fig. 6b, 5 messages de la commande; 2 destinés aux deux blocs de commutation concernés du ter étage et trois destinés à un bloc de commutation du second étage choisi par la commande selon une recherche de fentes temporelles libres liant ce troisième bloc aux deux blocs précédents et en outre une recherche de fentes temporelles libres à l'intérieur du troisième bloc puisque ce dernier se décompose lui-meme en deux étages de bloc de commutation selon la Fig t3a. - REVENDICATIONS t - Réseau de commutation multiplex à division du temps permettant d'établir sélectivement des communications bidirectionnelles, unidirectionnelles et de diffusion comprenant: dans un étage d'entrée une pluralité de P groupes de N voies multiplex entrantes, des supermultiplexeurs d'entrée multiplexant les P groupes de N voies multiplex entrantes en P voies supermultiplex entrantes et des doubles supermultiplexeurs d'entrée multiplexant deux par deux et avec elles-mssmes les P voies supermultiplex entrantes de façon à former P (P + 1)/2 voies doubles supermultiplex entrantes dans un étage de sortie P (P + 1)/2 voies doubles supermultiplex sortantes, des doubles superdémultiplexeurs de sortie démultiplexant les P (P + 1)/2 voies doubles supermultiplex sortantes en P voies supermultiplex sortantes et des démultiplexeurs de sortie d'émultiplexant les P voies supermultiplex sortantes en P groupes de N voies multiplex sortantes; des mémoires tampons bidirectionnelles reliées en écriture aux voies doubles supermultiplex entrantes et en lecture aux voies doubles supermultiplex sortantes, ces mémoires tampons ayant un nombre d'emplacements de mots égal à ta moitié du nombre de fentes temporelles T par trame des voies doubles supermultiplex;; des mémoires de commande ayant un nombre d'emplacements de mots égal au nombre de fentes temporelles T par trame des voies doubles supermultiplex,désignant un emplacement de mémoire tampon commun pour les mots d'information à lire et à écrire dans les fentes temporelles assignées aux voies à commuter et commandant au cours de la fente temporelle assignés à la première voie à commuter la lecture du mot inscrit audit emplacement de mémoire tampon et en provenance de la seconde voie à commuter et l'écriture dans ledit emplacement de mémoire tampon du mot situé dans la première voie à commuter et au cours de la fente temporelle assignée à la seconde voie à commuter la lecture du mot inscrit audit emplacement de mémoire tampon et en provenance de la première voie à commuter et l'écri- ture dans ledit emplacement de mémoire tampon du mot situé dans la seconde voie à commuter ; ledit réseau de commutation étant caractérisé en ce que chaque mémoire de commande comprend un dispositif de sélection permettant de commander à la mémoire tampon une connexion bidirectionnelle, une connexion unidirectionnelle ou une connexion multiple de diffusion, ledit dispositif de sélection comprenant des moyens sélectifs d'autoriser l'écriture et la lecture de la mémoire tampon pendant les deux fentes temporelles assignées aux deux voies à commuter, d'inhiber l'écriture dans la mémoire tampon pendant l'une de ces deux fentes temporelles ou d'inhiber l'ecriture pendant les fentes temporelles de plusieurs voies à connecter à une voie donnés. 2 - Réseau de commutation multiplex à division du temps conforme à la revendication 1, dans lequel la mémoire de commande envoie à la mémoire tampon l'adresse d'un emplacement de mémoire tampon libre, caractérisé en ce que la mémoire de cornmande possède des moyens d'ajouter à cette adresse au moins un bit d'autorisation d'écriture dans la mémoire tampon, ce bit ayant une valeur binaire donnée quand l'écriture est autorisée et la valeur binaire opposée quand l'écriture est inhibée. 3 - Réseau de commutation multiplex à division du temps conforme à la revendication 2, caractérisé en ce que la mémoire de commande possède des moyens d'ajouter à l'adresse d'un emplacement de mémoire tampon libre au moins deux bits formant un nombre binaire dont la valeur est différente selon que l'écriture en mémoire tampon est autorisée ou non. 4 - Réseau de commutation multiplex à division du temps conforme à la revendication 3, caractErisé en ce que l'un des bits ajoutés à l'adresse d'un emplacement de mémoire tampon libre est un bit traduisant la parité ou l'imparité du mot formé par ladite adresse et les bits ajoutés. 5 - Réseau de commutation multiplex à division du temps permettant d'établir des communications bidirectionnelles, unidirectionnelles et de diffusion comprenant: dans un étage d'entrée une pluralité de P groupes de N voies multiplex entrantes, un supermultiplexeur d'entrés multiplexant les P groupes de N voies multiplex entrantes en une voie supermultiplex entrante dans un étage de sortie une voie supermultiplex sortante et un super démultiplexeur de sortie démultiplexant ladite voie supermultiplex sortante en P groupes de N voies multiplex sortantes;; une mémoire tampon bidirectionnelle reliée en écriture à la voie supermultiplex entrante et en lecture à la voie supermultiplex sortante, cette mé- moire tampon ayant un nombre d'emplacements de mots égal à la moitié du nombre de fentes temporelles T par trame desdites voies supermultiplex entrante et sortante une mdmoire de commande ayant un nombre d'emplacements de mots égal au nombre de fentes temporelles T par trame des voies supermultiplex entrante et sortante,désignant un emplacement de mémoire tampon commun pour les mots d'information à lire et à écrire dans les fentes temporelles assignées aux voies à commuter et commandant au cours de la fente temporelle assignée à la première voie à commuter la lecture du mot inscrit audit emplacement de mémoire tampon et en provenance de la seconde voie à commuter et ltécriture dans ledit emplacement de mémoire tampon du mot situe dans la première voie à commuter et au cours de la fente temporelle assignés à la seconde voie à commuter la lecture du mot inscrit audit emplacement de mémoire tampon et en provenance de la première voie à commuter et l'cri- ture dans ledit emplacement de mémoire tampon du mot situe dans la seconde voie à commuter ; ledit réseau de commutation étant caractérisé en ce que la mémoire de commande comprend un dispositif de sélection permettant de commander à la mémoire tampon une connexion bidirectionnelle, une connexion unidirectionnelle ou une connexion multiple de diffusion, ledit dispositif de sélection comprenant des moyens sélectifs d'autoriser l'écriture et la lecture de la mémoire tampon pendant les deux fentes temporelles assignées aux deux voies à commuter, d'inhiber ltécriture dans la mémoire tampon pendant l'une de ces deux fentes temporelles ou d'inhiber l'écriture pendant les fentes temporelles de plusieurs voies à connecter à une voie donnés.