Brevet FR2447572A1 — publié le 19800822

La'présente invention est relative à un système de distribution électrique de l'heure à des horloges réceptrices sous forme de messages de signaux codés. On sait qu'un système habituel de distribution électrique de l'heure comporte des horloges réceptrices à aiguilles équipées le plus souvent d'un moteur électromagnétique ou magnéto-électrique et recevant périodiquement, c'està-dire toutes les minutes ou les 1/2 minutes, des signaux émis par une horlogemère qui font progresser pas à pas les aiguilles de ces horloges réceptrices. Ce système présente un premier inconvénient qui est de ne pouvoir donner facilement l'heure à la seconde près et de façon fiable, mais aussi un autre inconvénient plus grave qui est de nécessiter dans certains modes de réalisation, une remise à l'heure périodique, toutes les heures et/ou toutes les douze heures, en raison des décalages qui peuvent se produire entre les affichages des différentes horloges réceptrices et de lthorloge-mere, pour des raisons diverses (mauvais contacts, baisse ou interruption de tension, givre, etc ...). En outre, ces remises à l'heure ne sont pas toujours réalisables de façon purement automatiques et nécessitent parfois des interventions manuelles, quel que soit le mode de réalisation. On a aussi proposé un second système de distribution électrique de l'heure qui consiste à transmettre périodiquement un message d'une horloge-mere sous forme de signaux codés qui représentent l'heure réelle et qui sont traduits sur les horloges réceptrices en valeurs numériques de l'heure, des minutes, et éventuellement des secondes. Ce système est plus fiable que le précédent en ce sens que la remise à l'heure des horloges réceptrices a lieu à chaque émission, autrement dit à chaque seconde si les émissions ont lieu toutes les secondes. I1 est possible de transmettre les signaux codés destinés aux horloges à affichage numérique du second système par des conducteurs autonomes, séparés des conducteurs servant aux signaux des horloges à aiguilles du type à progression pas à pas à chaque minute ou 1/2 minute. Cependant, étant donné le grand nombre de ces horloges à aiguilles déjà installées, il serait économique et avantageux d'utiliser les conducteurs déjà existants pour transmettre de façon asynchrone, en plus des signaux de progression minute ou 1/2 minute destinés aux horloges du premier système, les signaux codés destinés aux horloges du second système. Le problème se pose alors de la compatibilité des émissions des deux catégories de signaux sur les mêmes conducteurs sans interférence mutuelle au niveau des horloges réceptrices. I1 est relativement facile de protéger les horloges du premier système contre l'effet des signaux codés en différenciant les niveaux d'émission, les signaux codés pouvant être émis à des niveaux plus faibles puisque n'ayant pas à fournir une énergie électromécanique à la réception.En revanche, les signaux codés peuvent être gravement perturbés et le message de l'heure totalement faussé si des signaux de progression des horloges du premier système sont interprétés ou interfèrent avec ces signaux codés. En effet, alors que l'émission des signaux codés est obtenue à partir d'un oscillateur à quartz stabilisé en température dont la dérive dans le temps est pratiquement négligeable, les signaux de progression minute ou 1/2 minute sont le plus souvent émis à l'aide d'horloges-mère à balancier dont l'équipement électromécanique est loin d'atteindre une précision aussi grande que celle d'un oscillateur à quartz dans l'émission des signaux. Il en résulte que les deux émissions, des signaux codés d'une part, des signaux horaires de progression pas à pas d'autre part, ne sont pas en relation de phase stable si des précautions particulières ne sont pas prises à cet effet. L'invention a donc pour objet un système de distribution électrique de l'heure sur les mêmes conducteurs que ceux utilisés pour un système de distribution de l'heure diffèrent déjà existant, ces deux systèmes pouvant fonctionner de façon asynchrone. Le système, suivant l'invention, dans lequel l'heure réelle est transmise périodiquement à des horloges réceptrices sous forme d'un message de signaux codés combinés avec un signal de rythme, sur les memes conducteurs que ceux utilisés pour la transmission de signaux horaires suivant un procédé différent, est caractérisé en ce que a) à l'émission, des moyens sont prévus pour supprimer l'émission dudit signal de rythme quand l'apparition de signaux horaires du système différent est décelée, b) à la réception, des moyens sont prévus pour détecter dans un message de si gnaux codés l'absence dudit signal de rythme et pour invalider systématique ment tout message privé partiellement de ce signal de rythme. Par signal de rythme, on entend dans le cas présent, les signaux habituellement désignés en informatique par "signaux d'horloge" qui servent à cadencer les opérations des circuits, mais on évitera d'utiliser l'expression "signaux d'horloge" pour ne pas créer de confusion avec le terme "horloge" en tant qu'appareil horométrique. Comme support des informations numériques du message, à savoir les dizaines et unités d'heures, les dizaines et unités de minutes, et les dizaines et unités de secondes (et éventuellement la date : quantième, mois et année), on utilise de préférence le code binaire-décimal, chaque chiffre décimal étant converti en code binaire, et les signaux binaires, de valeur moyenne nulle, étant transmis suivant une conversion biphase (du type appelé "bi-phase level" ou split phase" selon la terminologie anglo-saxonne), dans laquelle une transition entre des signaux d'amplitudes opposées égales est opérés systématiquement au milieu de la période du signal de rythme allouée à la transmission d'une in formation binaire ou bit, cette transition ayant lieu dans un sens ou dans 1' autre suivant qutil s'agit d'un 0 ou d'un 1.Cette conversion biphase est obtenue facilement par combinaison des bits à transmettre avec le signal de rythme. t'intérêt d'un tel procédé à transmission biphase réside dans le fait que les signaux portent en eux-mames leur propre rythme qui est facilement restitué à la réception sans qu'il soit nécessaire de faire appel à un générateur de fréquence auxiliaire pour commander la scrutation ou l'échantillonnage de l'information reçue. La transmission série de ces signaux codés sur deux conducteurs déjà existants est effectuée à une fréquence de rythme suffisamment élevée, par exemple de 128 Hz, et avec un niveau suffisamment faible, de l'ordre de + 10 mA, pour ne pas altérer le fonctionnement des horloges réceptrices de l'autre sys tème, celles-ci étant généralement du type polarisé à impulsions de courant continu de durée une seconde environ, à polarité inversée toutes les 30 secondes, et d'amplitude de 85 à 100 mA. Le message de signaux codés est émis par exemple 4 fois par seconde. Etant donné leur faible consommation, les circuits électroniques des horloges recevant les signaux constituant le message peuvent avantageusement autre alimentés à partir de ces signaux en utilisant un transformateur d'intensité, suivi d'un circuit de redressement, de filtrage et de stabilisation de tension. Outre les moyens de détection de la disparition du signal de rythme dans le message reçu, l'invention prévoit de faire comporter aux horloges réceptrices, d'autres circuits permettant de restituer le signal de rythme, de s'assurer de la réception complète du message, de transférer les signaux binaires dans des mémoires-tampons, de commander l'affichage temporaire des informations décodées sur des afficheurs à cristaux liquides, etc ... D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre en relation avec les dessins annexés, donnés à titre d'exemples non limitatifs, qui représentent un mode de mise en oeuvre d'un système conforme à l'invention. Sur ces dessins - la fig. I est le schéma synoptique d'une station d'émission de signaux codés équipée de moyens de suppression du signal de rythme conformément à l'inven tion. - la fig. 2 est un schéma synoptique d'une horloge réceptrice conforme à l'in vention. - la fig. 3 montre un circuit plus détaillé d'un mode de réalisation d'une hor loge suivant la fig. 2. - la fig. 4 est un diagramme des signaux en divers circuits de l'horloge de la fig. 3. - la fig. 5 représente un circuit modifié de commande du dispositif d'afficha ge. Sur la fig. 1, 10 désigne l'émetteur du premier système de distribution de l'heure, par exemple du type à impulsions de courant de polarité inversée toutes les 1/2 minutes ; 11 l'émetteur de signaux codés du second système et 12 la paire de conducteurs constituant la ligne de distribution de l'heure, commune aux deux systèmes et sur laquelle sont branchées des horloges réceptrices des deux types. L'émetteur 11 du système à signaux codés comporte un générateur de message de signaux codés 110 ; ce générateur est, de façon connue, constitué par un oscillateur à quartz, des compteurs d'impulsions jouant le rôle de diviseurs de fréquence, un circuit de codage, un registre à décalage pour l'émission série du message, et un générateur de rythme, par exemple à 128 Hz, fournissant des signaux de pilotage pour l'émission du message codé. La sortie du générateur de message 110 est reliée, par l'intermediai- re d'une porte ET 111 dont le rôle sera précisé par la suite, à l'amplificateur de puissance 112 et au primaire du transformateur d'émission 113. Le secondaire de ce transformateur est branché en série sur l'un des conducteurs de la ligne 12.L'émetteur 11 comporte en outre, suivant une des caractéristiques de l'invention, des moyens permettant de déceler la présence sur la ligne 12 des signaux de l'émetteur 10 susceptibles de perturber l'émission des signaux codés, ces moyens comprenant : un pont de redressement double alternance 114 branché sur un conducteur de la ligne 12 en série avec un réseau à résistancecapacité 115 dont la résistance limite le courant de charge du condensateur si le rhéostat de l'émetteur 10 est mis à zéro, et dont la capacité du condensateur est choisie pour fournir une impédance faible au message codé (chute de tension de l'ordre du volt). Le pont 114 alimente un photo-coupleur 116, associé à un réseau de résistances, dont la sortie est reliée à un circuit 117 sensible aux fronts raides du signal. Ce circuit 117 est par exemple un circuit OU-exclusif inverseur dont les deux entrées sont reliées, l'une directement, l'autre par un circuit à résistance-capacité, au coupleur 116. Le circuit 117 est suivi d'une bascule monos table 118 dont le signal de basculement permet de bloquer la porte ET 111 pendant une durée déterminée correspondant à l'établissement ou à la disparition des impulsions de courant de l'émetteur 10. Sur la ligne 12 sont branchées en série des horloges réceptrices 13 sensibles aux signaux de l'émetteur 10, et des horloges réceptrices 14 destinées à recevoir le message de signaux codés de l'émetteur 11. Une telle horloge 14 comporte en série sur la ligne 12 un transformateur d'intensité 141 permettant d'alimenter le circuit électronique 142 de l'horloge et un shunt 143 aux bornes duquel sont prélevés les signaux d'entrée du circuit 142. En fonctionnement, quand se produit une émission de l'émetteur 10, l'impulsion de courant redressée en 114 provoque une excitation du photocoupleur 116 et une saturation de son phototransistor récepteur 116 R (réglé pour être saturé meme pour le courant d'émission minimal correspondant à une valeur maximale de la résistance du rhéostat de l'émetteur 10). La variation résultante de la tension du collecteur du phototransistor 116 R est décelée par le circuit 117 qui provoque à son tour le basculement du monostable 118 et l'interruption consécutive de l'émission du générateur de message codé 110 par blocage de la porte ET 111. Si l'on estime que le temps de montée de l'impulsion de courant de l'émetteur 10 peut perturber le message pendant 4 ou 5 périodes du signal de rythme à 128 Hz du générateur 110, le monostable 118 est réglé pour avoir une durée de basculement de l'ordre de 4/128 à 5/128 de seconde, l'émission du générateur 110 étant ensuite autorisée. La durée de blocage de l'émission du message codé est ainsi choisie au moins égale à la durée de la perturbation rendant inexploitables ces signaux codés et correspondant à l'établissement ou à la disparition des signaux de l'émetteur 10. Comme on le verra par la suite, l'effet de la suppression de l'émis- sion du signal de rythme par la porte 111 provoque à la réception dans les horloges réceptrices 14 l'annulation du message partiellement reçu alors. En variante, le photocoupleur 116 et son réseau de résistances associé peut être remplacé par 11 enroulement d'un relais électromagnétique fermant quand il est excité, un contact en série avec une résistance et commandant le circuit 117 de façon analogue. On peut remarquer que ces deux montages permettent d'obtenir un isolement galvanique entre la ligne 12 de distributon d'heure et les circuits de l'émetteur 11, et par suite donnent la possibilité de supprimer le transformateur d'émission 113. La fig. 2 représente le schéma synoptique d'une horloge réceptrice à affichage numérique adaptée pour fonctionner avec un émetteur équipé d'un circuit suivant la fig. 1. Sur cette fig. 2, 20 désigne un amplificateur-détecteur de seuil qui détecte les signaux biphasés du message codé destiné à ce type d'horloge. La sortie de l'amplificateur 20 est reliée à entrée série d'un registre à décalage 21 composé de registres élémentaires R1 à R8 pour recevoir les différentes informations du message codé.Le registre 21 a ses sorties parallèles reliées à un dispositif d'affichage numérique 22, par exemple du type à cristaux liquides et à chiffres à 7-segments, par l'intermédiaire de mémoires-tampons et de transcodeurs 23 qui conservent temporairement en mémoire les signaux binaires du message après transfert du registre 21 et effectuent le transcodage des signaux décimaux codés binaires en signaux décimaux co dés à 7-segments. pour l'affichage des informations numériques en clair dans le dispositif 22. La sortie du circuit amplificateur 20 est aussi reliée à l'entrée d' un circuit 24 sensible aux transitions des signaux mis en forme dans cet amplificateur. La sortie du circuit 24 est raccordée à l'entrée d'une bascule monostable 25 non redéclenchable, destinée à la restitution du signal de rythme H. La sortie Q de ce monostable 25 est reliée par une ligne 26 aux entrées de décalage des registres R1 à R8 pour assurer la progression des informations binaires dans les différents étages de ces registres et sa sortie Q est reliée à l'entrée d'une seconde bascule monostable 27 destinée à contrôler la présence du signal de rythme H. La sortie Q du monostable 27 est reliée à l'entrée d'horloge d'une bascule bistable 28 de type D jouant le rôle de circuit d'é chantillonnage du signal H, dont l'entrée d'information D est reliée à la sortie Q du monostable 25. La sortie Q de cette bascule 28 est reliée par une ligne 29 aux entrées de remise à zéro des registres R1 à R8. Un circuit logique 30 d'identification du signal d'initialisation du message est relié par ses entrées aux sorties parallèles du registre R8 et partiellement du registre R7; et sa sortie est reliée par une ligne 31 d'une part à l'entrée de remise à zéro de la bascule 28, d'autre part aux entrées de commande de transfert en parallèle du contenu des mémoires 23 dans le dispositif d'affichage 22. Le dispositif d'affichage 22 est excité par un oscillateur 32. Ce dernier est aussi relié à un circuit de temps 33 jouant le rôle de minuterie qui est remis à zéro par le signal issu du circuit d'identification 30 et qui émet, par la ligne 34, un signal d'effacement vers le dispositif d'affichage au bout dïun intervalle de temps prédéterminé, défini par exemple par comptage des oscillations de l'oscillateur 32. L'horloge comporte éventuellement un dispositif auxiliaire de test du dispositif d'affichage 22 qui comprend un moyen générateur d'une impulsion électrique 35 et une bascule bistable 36. La bascule 36 a son entrée de commande reliée à la sortie du circuit de temps 33 et son entrée de remise à zéro reliée au circuit 35 ; sa sortie Q est reliée par une ligne 37 à la commande d'affichage des chiffres "8" du dispositif d'affichage dans le transcodeur 23, cette sortie Q ne passant à l'état 1 que dans le cas où la bascule 36 est remise à zéro par une impulsion venant de 35. La ligne 37 est aussi reliée à la ligne 29 de remise à zéro générale du registre 21. La fig. 3 montre un circuit de réalisation pratique plus détaillé de l'horloge réceptrice de la fig. 2, les mêmes éléments étant désignés par les mêmes références. L'amplificateur détecteur de seuil est par exemple constitué par un trigger de Schmitt . Le registre 21 a un nombre d'étages au moins égal au nombre de bits du message codé émis par l'horloge mère.En supposant que ce message codé comporte 32 bits répartis comme suit - 6 bits de signal d'initialisation, par exemple 111100 dans l'exemple repré- senté, de configuration caractéristique et improductible dans les signes horaires proprement dits - 2 bits affectés aux dizaines d'heures - 4 bits affectés aux unités d'heures ; - 4 bits affectés aux dizaines de minutes ; - 4 bits affectés aux unités de minutes ;; - 4 bits affectés aux dizaines de secondes - 4 bits affectés aux unités de secondes, et - 4 bits supplémentaires de fin de message choisis de sorte qu'ils ne soient pas confondus avec les bits d'initialisation, le registre 21 comporte huit registres élémentaires R1 à R8 à quatre étages, le registre R8 et la moitié des étages de registre R7 étant affecté au signal d'initialisation, l'autre moitié du registre R7 à la dizaine d'heures, et les registres R6 à R2 respectivement : R6 aux unités d'heures, R5 aux dizaines de minutes, R4 aux unités de minutes, R3 aux dizaines de secondes et R2 aux unités de secondes. Le registre R1 reçoit enfin les bits supplémentaires de fin de message. Le circuit logique 30 d'identification du signal d'initialisation 111100 est constitué . par un circuit ET 301 à quatre entrées reliées aux sorties parallèles du registre R8 et permettant de vérifier la présence de quatre 1 dans les quatre étages de ce registre ; par deux circuits OU-exclusif inverseurs 302,303 ayant respectivement une entrée reliée aux deux étages les plus à droite du registre R7 et deux entrées à la masse, et permettant de vérifier la présence de O dans ces deux étages ; et par un circuit ET 304 à quatre entrées reliées respectivement aux sorties des circuits 301, 302, 303 et à la ligne 26 du signal de rythme H. Le circuit 24 détectant les transitions du signal amplifié en 20 est constitué par un circuit OU-exclusif inverseur dont les entrées sont reliées à la sortie de l'amplificateur 20, l'une directement, l'autre par l'intermédiaire d'un circuit à résistance-capacité 241, de sorte que seuls les fronts raides fournissent un signal de sortie, toujours de méme polarité, approprié à la commande du monos table 25. Ce monos table 25 a une durée de basculement choisie égale aux 3/4 de la période du signal de rythme originel (c'est-à-dire 5,86 ms. si la fréquence de signal de rythme est choisie à 128 Hz) qui est combiné aux signaux codés à l'émission, ceci afin que, comme on le verra à la fig. 4, le signal de rythme H restitué ou plus précisément le flanc arrière du signal de basculement du monostable utilisé pour scruter le niveau du bit d'information reçu qui a provoqué son déclenchement, tombe avec certitude au milieu d'une demi-période où il est forcément à un niveau haut ou bas, et non sur une transition possible du signal. Le signal de rythme H issu de la sortie Q du monostable 25 permet ainsi d'assurer la scrutation du niveau du bit entrant dans le registre R1 à un instant où le niveau de ce signal est déterminé sans ambiguité. Le monos table 27 déclenché par le flanc arrière du signal de rythme H a une durée de basculement choisie de préférence égale à (1/4 + 3/8) de la période du signal originel (c'est-à-dire 4,88 ms, toujours à 128 Hz) de telle sorte que le flanc arrière du signal de basculement se présente au milieu du créneau du signal H, comme il sera expliqué à la fig. 4, et décèle sans ambiguité la présence ou l'absence de ce signal, suivant qu'à cet instant le signal H est à un niveau haut ou bas. Cet échantillonnage ou scrutation du signal H est opéré par le bistable 28 qui reçoit sur son entrée d'horloge le signal du monostable 27 et dont la sortie Q, normalement à l'état O quand le signal de rythme H est présent, passe à l'état 1 si le signal H vient à disparaitre.La sortie Q du bistable 28 est reliée à la ligne 29 de remise à zéro générale des registres R1 à R8 par l'intermédiaire d'un circuit OU 38 dont une seconde entrée est reliée à la ligne 37 venant du bistable 36. La sortie du circuit 304 est reliée à la ligne 31 par l'intermédiaire d'un circuit à résistance-capacité 305 qui élimine les signaux transitoires et par un circuit OU 306 à deux. entrées, dont la seconde entrée est reliée à la ligne 37. L'oscillateur 32 d'excitation du dispositif d'affichage à cristaux liquides 22 est un oscillateur symétrique dont la fréquence est comprise entre 30 et 2000 Hz et choisie suffisamment basse pour fournir un bon contraste et une consommation faible sans provoquer un scintillement gênant pour l'observateur. I1 est par exemple réalisé au moyen d'un réseau à circuits OU inverseurs associés à un bistable diviseur par 2. Le circuit à temps 33 est constitué par un circuit OU inverseur 331 suivi d'un compteur d'impulsions 332 dont la prédétermination est calculée en fonction de la fréquence de l'oscillateur 32 pour fournir un signal au bout de, par exemple, 10 secondes.La sortie prédéterminée du compteur 332 est reliée, dlune part aux entrées d'effacement des mémoires 23 et à la seconde entrée du circuit OU inverseur 331, d'autre part à l'entrée de commande de la bascule bistable 36. Le compteur 332 a une entrée de remise à zéro RaZ qui est reliée à la ligne 31 par l'intermédiaire d'un circuit OU-exclusif inverseur 39, analogue au circuit 24, et par un circuit OU-inverseur 40 dont une seconde entrée est reliée à la ligne 37 venant du bistable 36. Le moyen générateur 35 est par exemple formé par un interrupteur de type photoélectrique, ou autre. Le fonctionnement de cette horloge va maintenant être expliqué en se référant au diagramme de signaux de la fig. 4 sur lequel on voit - à la ligne A des signaux binaires représentant partiellement des informations horaires à transmettre - à la ligne B, le signal de rythme originel. à l'émission - à la ligne C, le message codé résultant de la combinaison des signaux binai res de la ligne A avec le signal de rythme de la ligne B. Cette combinaison est par exemple facilement obtenue par une opération logique OU-exclusif. Le message codé après amplification et mise en forme dans l'amplificateur 20 est ensuite scruté, bit par bit, pour identifier les 1 ou les O qui sont appliqués à l'entrée série du registre 21, et progressant ensuite dans les registres élémentaires de R1 vers R8. A cet effet, il convient de restituer le signal de rythme au moyen du monostabie 25 qui est déclenché pendant une durée de basculement égale aux 3/4 de la période du signal de rythme à la première transition décelée par le circuit 24, et à chaque transition ultérieure se présentant quand le monostable- 25- est revenu à son état initial de repos.La ligne D, fig. 4, montre l'allure du signal de rythme H ainsi restitué à la sortie du monostable 25. Ce signal H appliqué sur la ligne 26 a pour effet d'assurer par son flanc arrière la progression d'étage en étage des informations binaires par décalage dans les registres R1 à R8. L'identification d'une information entrante est obtenue sans ambiguité par le fait que ce flanc arrière se présente au 1/4 d'une nouvelle période du signal R par le choix de la durée de basculement du monos table 25. Par ailleurs, il est important de vérifier, suivant le principe de l'invention, si le signal de rythme est présent, ou s'il a été supprimé à l'émission, pour valider ou annuler la partie du message déjà reçue et emmagasinée dans le registre 21. Le monostable 27 est déclenché par le même flanc ar rière du signal H, quand il est présent, pendant une durée de basculement de (1/4 + 3/8) période, c'est-à-dire en fait pendant encore 1/4 de période après l'origine d'une nouvelle période du signal H. Ce signal de basculement, représenté ligne E à la fig. 4, a pour effet par son flanc arrière de scruter ou d'échantillonner le niveau du signal H sur l'entrée D de la bascule 28, et donc de déterminer avec certitude, puisque se présentant au milieu d'un créneau normalement bas (avec la logique adoptée dans le présent exemple) du signal H, si le signal de rythme H est présent ou non. Si ce niveau est bas, la sortie Q de la bascule 28 est à zéro et la ligne 29 ne fournit aucun signal de remise à zéro aux registres R1 à R8 qui restent chargés dans l'état où ils sont. Au contraire, si l'émission du signal de rythme a été supprimée, (par exemple lors de la transmission du quatrième bit, fig. 4), les signaux reçus par l'horloge prennent l'allure représentée à la ligne C' et conservent un niveau logique bas pendant toute l'interruption de la transmission du signal de rythme si on néglige l'influence du transformateur d'émission (113, fig. 1). Le monostable 25 est déclenché une dernière fois par la dernière transition du signal C'. L'allure du signal de rythme restitué est représenté à la ligne D' où il est visible que le monostable 25 revient et reste à son état de repos au niveau logique haut, provoquant un dernier déclenchement du monostable 27, représenté à la ligne E'.L'échantillonnage du signal de rythme quand ce dernier monos table revient à son état de repos trouve le signal de rythme au niveau logique haut, de sorte que la sortie Q de la bascule 28 passe à 1 et par la ligne 29 provoque la remise à zéro du contenu de tous les registres Rl à R8. En supposant que l'émission n'ait pas été interrompue et que les informations de téte soient parvenues par décalage successifs sous l'effet du signal H jusqu'aux derniers étages les plus à droite du registre R8, le circuit 30 détecte la présence du signal d'initialisation du message, comme expliqué plus haut, à l'aide des circuits 301-303, et le premier signal de rythme H consécutif débloque le circuit ET 304, ce dernier fournissant sur la ligne 31, à travers les circuits 305,306, un signal de transfert du contenu des registres R2 à R7 dans leurs mémoires associées 23.Le signal du circuit 304 a aussi pour effet de remettre à zéro la bascule 28 pour permettre la scrutation du signal de rythme de l'émission suivante, et de remettre à zéro le compteur 332 pour déclencher par déblocage du circuit 331, une période d'affichage de 10 secondes au plus des informations transférées dans les mémoires 23. L'affichage à cristaux liquides 22, excité à la fréquence de l'oscillateur 32, visualise alors en clair sous forme de chiffres à 7-segments, les informations horaires après transcodage à la sortie des mémoires 23. En supposant que le message de signaux codés soit émis quatre fois par seconde, et que l'émetteur ne détecte pas la présence simultanée de signaux de l'autre système de distribution de l'heure, l'afficheur 22 visualise à la même fréquence les informations reçues, cette visualisation étant pilotée par le signal de transfert issu du circuit 30. Si aucun des messages successifs n'est envoyé ou reçu pendant plus de 10 secondes, le compteur 332 peut alors atteindre sa prédétermination : il émet par la ligne 34 un signal d'effacement qui éteint l'afficheur 22 et qui rebloque l'entrée du compteur par le circuit OU inverseur 331. Le circuit 35 en remettant la bascule 36 à zéro permet de vérifier le bon état de tous les segments des chiffres de l'afficheur 22 et leur bon fonctionnement, par excitation de la ligne 37 qui fournit un ordre de transfert des "8" à toutes les mémoires 23, et qui, par le circuit 40, interdit la remise à zéro du compteur 332, et par le circuit 38 et la ligne 29, remet à zéro le contenu des registres R1 à R8. La fig. 5 représente une modification du circuit de temps 33 évitant l'application, en cas d'arrêt de l'oscillateur d'excitation 32, d'une composante continue au dispositif d'affichage à cristaux liquides que pourrait endommager celui-ci. Il est prévu à cet effet de relier la sortie du compteur 332 à l'entrée d'effacement des mémoires, non plus directement par la ligne 34 comme indiqué précédemment aux fig. 2 et 3, mais par l'intermédiaire d'une bascule monos table redéclenchable 41. Ce monostable a son entrée de commande reliée à la sortie de l'oscillateur 32, et sa sortie Q , à l'état O quand il est basculé, reliée à l'entrée d'effacement des mémoires 23 par une ligne 34'. Son entrée de remise à zéro est reliée à la sortie à prédétermination du compteur 332. La durée de basculement de ce monos table est choisie légèrement supérieure à la période de l'oscillateur 32 de manière que, tant que ltoscilla- teur 32 fonctionne, il reste basculé en permanence, sa sortie Q étant à 0. Si l'oscillateur 32 s'arrete, le monostable 41 repasse à son état de repos, sa sortie Q passe à l'état 1, provoquant l'effacement du dispositif d'affichage 22 et le soustrayant ainsi à l'application d'une composante de tension continue dommageable. I1 est à remarquer qu'avant une détection de l'absence de signal de rythme H par la bascule 28, un bit erroné peut entrer dans le premier registre R1, mais étant donné la capacité de ce registre supérieur à un étage, il ne pourra en aucun cas autre transféré dans l'afficheur 22, car il devrait au préalable, dans l'hypothèse la plus défavorable, passer dans le registre R2. Or, ou le message est annulé en cours de transmission avant que le circuit 30 ait été activé, ou ce message a progressé jusqu'au registre R8 et l'annulation provenant de la bascule 28 n'apparaissant qu'avec un retard maximal d'un ou deux bits, arrivera postérieurement au transfert du message dans les mémoires 23. I1 va de soi que l'invention n'est pas limitée au seul mode de réalisation qui vient d'être décrit à titre d'exemple et que des modifications peuvent y être apportées sans sortir de son domaine. En particulier, les valeurs numériques des durées de basculement des monos tables 25 et 27 ne sont données qu'à titre préférentiel, et peuvent s'écarter des valeurs indiquées dans la mesure où la scrutation opérée à l'instant du flanc arrière de leur signal de basculement se produit dans une fraction de période du signal de rythme où le niveau logique des signaux échantillonnés est normalement bien déterminé. L'affichage numérique dans le dispositif 21 peut aussi être remplacé, au moins partiellement pour l'indication de l'heure, par un affichage analogique à aiguilles en modifiant le transcodage effectué dans certains éléments de la mémoire 23 pour faire correspondre aux valeurs numériques transmises une position angulaire correspondante des aiguilles, la date restant affichée en numérique si elle est transmise. REVENDICATIONS 1 - Système de distribution électrique de l'heure dans lequel l'heure réelle est transmise périodiquement à des horloges réceptrices sous forme d'un message de signaux codés combinés avec un signal de rythme, sur les mêmes conducteurs que ceux utilisés pour la transmission de signaux horaires sui vant un procédé différent, caractérisé en ce que a) à l'émission, des moyens sont prévus pour supprimer l'émission dudit si gnal de rythme quand l'apparition de signaux horaires du système diffè rent est décelée, b) à la réception, des moyens sont prévus pour détecter dans un message de signaux codés l'absence dudit signal de rythme et pour invalider systé matiquement tout message privé partiellement de ce signal de rythme. 2 - Système suivant la revendication 1, caractérisé en ce que lesdits moyens prévus à l'émission pour supprimer l'émission dudit signal de rythme com portent un circuit-porte recevant ledit message de signaux codés et bloqué à l'apparition des signaux horaires émis suivant le procédé différent pen dant une durée au moins égale à la durée de la perturbation rendant inex ploitable les signaux codés et correspondant à l'établissement ou à la dis parition desdits signaux horaires. 3 - Système suivant la revendication 1 ou 2, comportant un circuit de restitu tion du signal de rythme, caractérisé en ce que lesdits moyens de détection de l'absence du signal de rythme comportent un circuit d'échantillonnage branché à la sortie dudit circuit de restitution et déclenché pour échan tillonner ce signal à un instant où il devrait se trouver à un niveau lo gique déterminé quand il est normalement présent. 4 - Emetteur pour la transmission de messages de signaux codés conformément au système suivant les revendications 1 et 2, caractérisé en ce qu'il com porte un circuit sensible aux signaux horaires du système différent tran situant par lesdits conducteurs, un circuit détecteur de fronts raides relié au circuit précédent et un monostable déclenchable par le circuit détecteur pour commander ledit circuit-porte. 5 - Emetteur suivant la revendication 4, caractérisé en ce que ledit circuit sensible comporte un pont de redressement alimentant un coupleur optique ou un relais électromagnétique. 6 - Horloge réceptrice faisant application du système suivant la revendication 2 ou 3, et comportant un registre à décalage dans lequel sont introduits en série, sous'la commande du signal de rythme, les signaux codés reçus de l'émission, caractérisée en ce qu'elle comporte, en outre, un amplifi cateur-détecteur de seuil dont la sortie est reliée en parallèle à lten- trée série dudit registre et à l'entrée d'un circuit détecteur de transi tion. 7 - Horloge suivant la revendication 6, dans laquelle le circuit de restitu tion du signal de rythme est un-circuit monostable, caractérisée en ce que ledit circuit d'échantillonnage comporte une bascule bistable dont l'en- trée de commande et l'entrée d'horloge sont respectivement reliées aux sorties complémentaires dudit monostable, l'une directement, l'autre par l'intermédiaire d'un second circuit monostable. 8 - Horloge suivant la revendication 7, caractérisé en ce que le monostable restituant le signal de rythme a une durée de basculement choisie de l'or- dre des 3/4 de la période du signal de rythme à l'émission. 9 - Horloge suivant les revendications 7 et 8, caractérisé en ce que ledit se cond monostable a une durée de basculement choisie de l'ordre de (1/4 + 3/8) de ladite période. 10 - Horloge suivant la revendication 7, caractérisée en ce que ladite bascule bistable a sa sortie reliée à la remise à zéro du registre à décalage. 11 - Horloge suivant l'une des revendications 6 à 10, comportant un dispositif d'affichage relié par des mémoires intermédiaires de transcodage aux sor ties parallèles du registre à décalage et dans laquelle ledit registre pos sède des étages supplémentaires pour la réception d'un signal d'initiali sation en toute du message de signaux codés, caractérisée en ce qu'elle com porte un circuit d'identification dudit signal d'initialisation dont les entrées sont reliées auxdits étages supplémentaires et la sortie est re liée aux entrées de transfert desdites mémoires ainsi qu'à la remise à zé ro du registre à décalage. 12 - Horloge suivant la revendication 11, dans laquelle le dispositif d'affi chage, du type à cristaux liquides, est relié à un oscillateur d'excita tion, caractérisé en ce qu'elle comporte une minuterie déterminant une du rée maximale d'affichage dont l'entrée de déclenchement est reliée à la sortie du circuit d'identification du signal d'initialisation. 13 - Horloge suivant la revendication 12, caractérisé en ce que ladite minute rie est constituée par un compteur à prédétermination dont l'entrée est reliée audit oscillateur d'excitation et la sortie de prédétermination est reliée à l'entrée d'effacement des mémoires intermédiaires. 14 - Horloge suivant la revendication 12, caractérisé en ce que ladite minute rie est constituée par un compteur à prédétermination et par un circuit mo nos table redéclenchable dont les entrées respectives sont reliées en paral lèle à la sortie de l'oscillateur d'excitation, la sortie du monostable é tant reliée à l'entrée d'effacement des mémoires intermédiaires et son en trée de remise à zéro étant reliée à la sortie de prédétermination dudit compteur. 15 - Horloge suivant l'une des revendications 12 à 14, caractérisée en ce qu'elle comporte un circuit de test du dispositif d'affichage comportant une bas cule bistable et un générateur auxiliaire d'impulsion, ladite bascule ayant son entrée de commande reliée à la sortie de prédétermination du compteur, son entrée de remise à zéro reliée audit générateur, et sa sortie reliée aux mémoires intermédiaires pour provoquer sur le dispositif d'affichage l'affichage d'un chiffre déterminé. 16 - Horloge suivant la revendication 15, caractérisée en ce que la sortie de ladite bascule est aussi reliée à un circuit logique interdisant la remise à zéro du compteur.