Brevet FR2445672A1 — publié le 19800725

La présente invention se rapporte à un procédé et à un dispositif de recueil d'informations collectives sur un bus série reliant des organes périphériques à une unité centrale. Lorsqu'une unité centrale de traitement-veut connaître par une opération de lecture l1état de points de mémoires d'organes périphériques coopérant avec elle par l'intermédiaire de bus, cette unité centrale envoie sur le bus "aller" des informations vers les périphériques qui lui répondent sur le bus retour Pour des raisons d'économie de moyens de transmission, on assure les transmissions par l'intermédiaire de bus de type série, c1 est-à-dire que les informations ainsi transmises se présentent sous forme de mots comportant généralement un élément binaire d'entre suivi de n éléments binaires d'informations, I'élémentbinaire d'en-tXete servant à synchroniser l'horloge locale de l'organe récepteur par rapport aux informations reçues. On sait réaliser ladite opération de lecture par lecture individuelle des différents organes périphériques : l'unité centrale s'adresse à chaque fois à un seul organe périphérique qui, lorsqu'il a déterminé que c'est lui qui est interrogé, émet une réponse formée par un mot série comportant un élément binaire dten-tête suivi de n éléments binaires d'informations. Un tel procédé est très simple à mettre en oeuvre, mais étant donné que certaines informations ne nécessitent qu'un seul élément binaire, et pour ne pas occuper inutilement le bus, on pourrait affecter les autres éléments binaires dudit mot série à d'autres organes périphériques, et l'on aurait alors affaire à la lecture collective. On a donc envisagé d'effectuer la lecture collective de plusieurs organes périphériques en associant dans le mot de retour une zone à chaque organe périphérique, par exemple en réservant un élément binaire par organe. Jusqu a present ce procédé n'a pu être mis en application du fait qu'un système réalisé avec les moyens connus ne permettrait pas de synchroniser l'émission par les différents périphériques desdits éléments binaires correspondants de façon à placer correctement ces éléments binaires dans la zone qui leur est affectée dans le mot série de retour. En effet - Les horloges locales des différents organes périphériques étant asynchrones les unes par rapport aux autres, et les distances séparant les différents organes périphériques du bus commun étant variables d'un organe à l'autre, les temps de transmission sont donc variables d'un organe périphérique à l'autre.Dans ces conditions, la lecture collective des différents organes périphériques produirait des réponses à des instants quelconques et les éléments binaires émis par les différents organes périphériques se chevau cheraient plus ou moins- sur le bus commun et arriveraient complètement déformés au récepteur de l'unité centrale. - Pour des raisons de sécurité de fonctionnement, les différents organes périphériques doivent être indépendants les uns des autres du point de vue de la synchronisation, et aucun d'eux ne doit avoir de rôle de maître. On ne pourrait donc pas se servir de l'un des organes périphériques pour commander une séquence de réponse. La présente invention a pour objet un procédé et un dispositif de recueil d'informations collectives sur un bus série permettant une parfaite distribution séquentielle des réponses des différents organes périphériques raccordés audit bas série, tout en assurant l'indépendance du point de vue synchronisation desdits organes périphériques. Le procédé conforme à la présente invention consiste à faire émettre par l'unité centrale de traitement sur un bus série rebouclé un élément binaire d'en-tête, à fournir un mot de réponse série dont un ou plusieurs éléments binaires correspondent à chaque fois a un organe périphérique déterminé en faisant rechercher à chaque organe périphérique ltemplacement de 1' (des) élément(s) qui lui est (sont) affecté(s) dans ledit mot série par rapport audit élément binaire d'en-tête, et en faisant transférer l'information mémorisée dans l'organe périphérique vers ledit emplacement. Le dispositif de mise en oeuvre du procédé de la présente invention est, dans chaque organe périphérique, raccordé au bus série rebouclé par l'intermédiaire d'un dispositif récepteur et d'un dispositif émetteur, et comporte, pour chaque organe périphérique - un circuit de formation d'un signal de déclenchement produisant un signal présentant un nombre d'impulsions correspondant au nombre total maximal d'éléments binaires d'information pouvant être fournis par les différents organes périphériques ;; - un registre à décalage, dont le nombre de cellules est égal audit nombre maximal d'éléments binaires d'information, dont l'entrée de signaux d'horloge est reliée par l'intermédiaire d'un inverseur logique à la sortie dudit circuit de formation d'un signal de déclenchement, et dont une ou plusieurs cellules sont reliées à des points de mémoire correspondants de l'organe périphérique considéré, les autres cellules de chaque registre étant toutes reliées à un niveau logique inactif ; - une porte logique ET dont l'une des entrées est reliée, à la sortie dudit circuit de formation, et dont l'autre entrée est reliée à la sortie de la dernière cellule dudit registre, la sortie de ladite porte logique ET étant reliée audit dispositif émetteur. La présente invention sera mieux comprise à la lecture de la description détaillée d'un mode de réalisation pris comme exemple non limitatif et illustré par le dessin annexé sur lequel - la figure I est le schéma d'un mode de réalisation d'un dispositif conforme à la présente invention, et - les figures 2 à- 4 sont des chronogrammes de signaux apparaissant en divers points du dispositif de la figure 1. Le dispositif représenté sur la figure I fait partie d'un organe périphérique (non représenté) raccordé en A à la branche de retour BR, seule et partiellement représentée, d'un bus série rebouclé dont la branche aller est raccordée à l'émetteur de l'unité centrale de traitement (non représenté). La branche de retour dudit bus série est reliée aux différents organes péri phériques coopérant avec cette unité centrale, ltextremité de cette branche de retour étant reliée au récepteur (non représenté) de l'unité centrale. Le dispositif de la figure I comporte un récepteur REC relié au point A de la branche de bus BR, la sortie de ce récepteur REC étant reliée à entrée B d'un circuit 1, délimité par un trait interrompu, qui est un exemple de réalisation d'un circuit de formation d'un signal de déclenchement DEC dont les caractéristiques seront détaillées ci-dessous en référence aux chronogrammes des figures 2 à 4. Ce circuit 1 comporte essentiellement deux bascules El, B2 de type JK et dieux compteurs Cl, C2. Toutefois, il est bien entendu que tout autre circuit produisant un signal tel que le signal DEC défini ci-dessous peut être utilisé à la place du circuit I décrit ci-dessous. L'entrée J de la bascule El est reliée à l'entrée B, c'est-à-dire à la sortie du récepteur REC. L'entrée dthorloge-CK de la bascule El est reliée, par l'intermédiaire d'un inverseur logique 2, à une borne H sur laquelle arrive un signal d'horloge CP. L'entrée d'effacement CLR de la bascule B1 est reliée à une borne RAZI sur laquelle apparaît une impulsion de remise à zéro lors de la mise en service ou de la mise sous tension du circuit de la figure 1, cette impulsion de remise à zéro étant produite de façon connue en soi, et entant une impulsion à premier front descendant.La sortie Q de la bascule El est reliée a l'entrée de chargement LD du compteur C2 à cinq positions, ainsi qu'à l'entrée d'effacement CLR de la bascule B2. Le compteur Cl est un compteur à quatre positions, et seule sa quatrième sortie CD est utilisée Cette sortie CD est directement reliée à l'entrée K de la bascule B1. L'entrée CK de signaux d'horloge du compteur Cl est reliée à la sortie Q de la bascule B2, et l'entrée d'effacement CLR de ce compteur est reliée à une borne RAZ2 sur laquelle apparaît un signal RAZ de remise -a zéro tel que défini ci-dessous en référence à la figure 3. Les cinq entrées A, B, C, D et E du compteur C2 sont toutes reliées au niveau logique zéro, c'est-à-dire à la masse. L'entrée CK de signaux d'horloge du compteur C2 est directement reliée à la borne H. Seules les deux dernières sorties QD et QE du compteur C2 sont utilisées, la sortie QD étant reliée à l'entrée CK de signaux d'horloge de la bascule B2, et la sortie QE du compteur C2 étant reliee d'une part directement à l'entrée J de la bascule B2, et d'autre part par l'intermédiaire d'un inverseur 3 à l'entrée K de la bascule B2. La sortie Q de la bascule B2 est reliée à une borne C constituant la borne de sortie du circuit I sur laquelle apparaît ledit signal DEC. Dans l'exemple de réalisation décrit ici, on suppose que huit organes périphériques coopèrent avec la même unité centrale de traitement et c'est pourquoi on utilise dans chacun de ces organes périphériques un registre REG à huit cellules, mais on comprendra que le nombre d'organes périphériques, coopérant avec la même unité centrale et reliés à la meme branche de retour BR, peut être différent. Dans le cas général, si ces organes périphériques sont au nombre de n et émettent chacun un seul élément binaire d'information, chaque registre REG aura n cellules, le circuit 1 étant alors modifié en conséquence de façon évidente pour l'homme de l'art, en particulier pour que le signal DEC comporte n impulsions. Le circuit représenté sur la figure 1 se rapporte par exemple à l'organe périphérique nO 4 auquel correspond la cellule n R4 du registre REG à huit cellules respectivement référencées Rl à R8 de droite à gauche pour la commodité des explications, mais il est bien entendu que le décalage se fait de gauche à droite comme d'habitude. La numérotation des organes périphériques peut se faire dans n importe quel ordre, le fonctionnement du circuit de l'invention n'étant pas lie à la disposition spatiale des différents organes périphériques par rapport à la branche de retour BR du bus série rebouclé. Le circuit de 1 invention sait reconnaître dans le mot de réponse, dont on expliquera la formation ci-dessous, l'emplacement qui est attribué à l'organe périphérique dans lequel il se trouve, cet emplacement étant arbitrairement fixé. Dans le cas présent, pour que le quatrième emplacement dudit mot de réponse soit toujours rempli par l'organe périphérique nO 4-lorsque ce dernier fournit une réponse, on relie l'entrée parallèle de la cellule R4 à une borne TiEM qui est elle-même reliée au dispositif de mémoire (non représenté) de l'organe périphérique nO 4, tandis que les entrées parallèles de toutes les autres cellules du registre REG sont reliées au niveau logique zéro (à la masse).Dans le cas général, l'emplacement m du mot série est attribué à l'organe périphérique nO m, la cellule Rm du registre REG étant reliée à la borne t1EM, si l'on suppose que chaque organe périphérique émet un seul élément binaire de réponse. La borne C du circuit I est reliée, d'une part directement à la première entrée d'un circuit ET référencé 4, et d'autre part par l'inter inédiaire d'un inverseur logique 5 à l'entrée de signaux d'horloge du registre à décalage REG. La sortie de la cellule R1 du registre REG est reliée à la deuxième entrée du circuit ET 4 dont la sortie est reliée par l'intermédiaire d'un émetteur classique EM au point A de la branche de retour BR du bus série rebouclé. On va maintenant expliquer le fonctionnement du circuit de la figure 1 à l'aide des chronogrammes des figures 2 à 4. L'unité centrale, lorsqu'elle a besoin de connaître l'état de points de mémoires des organes périphériques qui lui sont reliés, envoie sur la branche aller dudit bus rebouclé une impulsion d'interrogation. Cette impulsion à premier front montant constitue l'élément binaire d'en-tête du mot série de réponse que recevra- cette unité centrale après réponses des différents organes périphériques. Dans le cas présent, ce mot série comprend neuf emplacements, le premier de ces emplacements, référencé EBT, étant réservé audit élément binaire d'en-tête qui en occupe la première moitié. Les huit autres emplacements sont référencés EB1 à EB8 et sont attribués aux organes périphériques respectivement numérotés 1 à 8. La réponse fournie par chaque organe périphérique est soit un état "1", soit un état "O" (pour annoncer par exemple que cet organe est prêt à fonctionner ou non, respectivement). Grâce au dispositif de l'invention, l'état "1" est transformé en une impulsion qui est insérée dans l'emplacement correspondant dudit mot série dont il occupe la première moitié. Ainsi, le mot série que reçoit l'unité centrale après réponse de tous les organes périphériques concernés, comporte l'élément binaire "I" d'en-tête suivi des éléments binaires correspondant aux différents organes périphériques, ces éléments binaires pouvant être nuls ou égaux au "1" logique, le mot série se présentant ainsi sous forme codée RZ. I1 est bien entendu que l'on pourra également attribuer à chaque organe périphérique deux ou plusieurs emplacements dans le mot série, le circuit 1 et le registre REG étant modifiés en conséquence de façon évidente pour l'homme de l'art. Dans le cas illustré sur le dessin, on suppose que les organes péri os phériques n 1, 2, 3 et 5, 6, 7 ont déjà répondu lorsque le signal dtinter- rogation se présente en A sur la branche de retour BR, seuls les organes périphériques n05 1 et 3 n'ayant pas fourni d'impulsion au mot de réponse. d'autre part, on suppose que l'organe périphérique nO 4 doit fournir une impulsion à ce mot de réponse. Par conséquent, ainsi qu'on le voit sur les figures 3 et 4, le signal SL transitant sur le bus série juste avant l'insertion de l'élément binaire "1" devant être fourni par l'organe périphérique nO 4, comporte des éléments binaires "1" aux emplacements EBT, EB2, EB5, EB6 et EB7. Pour tous les autres emplacements, le signal SL a un niveau "O". Comme on le voit sur la figure 2, on suppose qu'à l'était initial, juste avant l'arrivée de l'élément binaire d'en-tête EBT, B1, B2, C1 et C2 ont été mis à zéro. Cette mise à zéro peut se faire de la façon suivante : on envoie d'abord sur la borne RAZ2 une impulsion à premier front descendant, ce qui met C1 à zéro s'il ne l'était pas auparavant. On envoie ensuite sur la borne RAZI une impulsion à premier front descendant, ce qui faitpasser à "O" la sortie Q de B1 si elle n'y était pas déjà auparavant, ce qui fait passer toutes les sorties QA à QE de C2 à "O" si elles n'y étaient pas déjà auparavant. A l'apparition du front montant de l'élément binaire d'en-tête du signal SL, le signal GO à la sortie Q de la bascule B1 passe à "1" au premier front montant qui se présente du signal d'horloge CP (on a représenté sur la figure 2 les deux positions extrêmes du signal SL, et en particulier du front montant de l'élément binaire d'en-tête, pouvant provoquer le basculement du signal GO pour un même front montant de CP), l'inverseur 2 faisant que B1 peut basculer sur un front montant de CP. Le signal GO reste à "1" tant que l'entrée K de B1 reste à "O", c'est-à-dire tant que CD reste à "O" (CD reste à zéro jusqu'au milieu de EB8 comme expliqué ci-dessous). Dès que GO passe à "1", le compteur C2 est libéré, et il commence à compter dès que se présente le premier front montant de CP après le front montant ayant fait basculer GO. Au huitième front montant de CP après ledit front montant ayant fait basculer GO, le signal de la quatrième sortie QD du compteur C2 bascule pour la première fois en passant de "O" à "1", et repasse à "O" au seizième front montant de CP, et ainsi de suite. Au premier front descendant de QD, QE qui était à "O" depuis l'instant initial, passe à "1", et repasse à "O" au front descendant suivant de QD, et ainsi de suite. Etant donné que l'entrée K de la bascule B2 reçoit des signaux complémentaires de ceux arrivant sur l'entrée J de cette bascule, le signal Q2 à la sortie Q de B2, c'est-à-dire le signal DEC, suit les changements du signal arrivant sur l'entrée J de B2, c'est-à-dire de QE, après chaque front descendant de QD, des moyens connus en soi et non représentés étant prévus le cas échéant pour que QE bascule toujours peu après QD. D'autre part, le compteur C1 reçoit en tant que signal d'horloge le signal Q2 de la sortie Q de la bascule B2 c'est-à-dire le signal DEC complémenté. La sortie CA de ce compteur C1 bascule donc à chaque front montant de Q2. La sortie CD du compteur C1 passe donc de "O" à "1" pour la première fois après l'instant initial au huitième front descendant de DEC, ctest- -dire au milieu de EB8. Dès que CD passe à "1", un niveau "1" apparaît sur l'entrée K de la bascule B1, et le signal de sortie GO de cette bascule B1 passe à "O" comme précisé ci-dessus. Après la fin de EB8 on envoie une impulsion RAZ (voir figure 3) sur la borne RAZ2, ce qui fait passer CD à "O", et le circuit I revient ainsi à l'état initial. On va maintenant expliquer à l'aide du chronogramme de la figure 4 le processus d'insertion d'un élément binaire "1" dans le signal SL en conséquence de l'hypothèse d'un état "1" présent sur la borne MEM dans 11 organe périphérique nO 4 considéré. On suppose que préalablement à l'envoi de l'élément binaire d'en-tête par l'unité centrale, le registre REG a été chargé par l'information présente sur la borne MEM par l'envoi d'une impulsion appropriée de chargement sur la borne CET. Du fait que les cellules R8 à R5 du registre BEC sont forcées à "O", leurs signaux de sortie respectifs restent toujours nuls et n'ont donc pas été représentés sur la figure 4. Du fait de la présence d'un état "1" sur la borne tEM, la cellule R4 est forcée à "1". Le transfert de cette donnée "1" vers la cellule R3 se fait entre deux fronts descendants de DEC (transformés en fronts montants par l'inverseur 5), c'est-à-dire entre le milieu de EBI et le milieu de EB2. Ladite donnée "1" est transférée ou décalée ensuite en R2 puis en R1 aux fronts descendants suivants de DEC, ce qui fait qu'à la sortie de Rl, et donc à I'entrée du ET 4, la donnée "1" apparaît entre le milieu de EB3 et celui de EB4. D'autre part, un état "1" da à DEC apparaît à la deuxième entrée du circuit ET4 dans la première moitié de chaque emplacement EBI à EB8 dudit mot série de réponse.Par conséquent, le signal de sortie CEM de l'émetteur EM est à l'état "1" entre le début et le milieu de EB4, Ainsi, un élément binaire "1" est inséré dans le signal SL, lors de son passage en A, signal qui devient le signal SLI dans lequel l'élément binaire "1" inséré par l'organe péri phérique nO 4 a été hachuré pour etre bien mis en évidence. Bien entendu, tous les autres éléments binaires "1" d'information du signal SL suivant l'élément binaire d'en-tete ont été insérés de façon analogue par les organes périphériques n05 2, 5, 6 et 7. Par conséquent, pour qu'un organe périphérique nO m faisant partie de n organes périphériques numérotés 1 à n puisse insérer un élément binaire d'information dans le mot série de réponse, cet organe périphérique doit comporter un dispositif tel que celui de la figure 1, dans lequel le circuit 1 produit un signal DEC à n impulsions à partir du début de EBI, et dans lequel le registre REG comporte n cellules référencées R1 ... Pm ... Rn (de droite à gauche), seule la cellule Rm é.tant reliée à la borne MEM, toutes les autres cellules étant reliées au niveau "O". De façon encore plus générale, si un organe périphérique doit insérer p éléments binaires d'information dans le mot série de réponse,--on~lui attribue p emplacements consécutifs dans le mot série de réponse et p cellules du registre REG le signal DEC comportant un nombre d'impulsions correspondant au total des emplacements du mot série, correspondant lui-même au nombre de cellules du registre REG. En conclusion, grâce au procédé de la présente invention une unité centrale de traitement peut connaître par une opération de lecture collective l'état de points de mémoires de tous les organes périphériques qui lui sont raccordés, chaque organe périphérique insérant au bon moment sa réponse dans le mot série de retour, et ce avec une totale indépendance du point de vue de la synchronisation desdits organes périphériques entre eux et par rapport à l'unité centrale. REVENDICATIONS 1. Procédé de recueil d'informations collectives sur un bus série reliant une unité centrale de traitement à des organes périphériques, caractérisé par le fait que l'on fait émettre par l'unité centrale de traitement sur un bus surie rebouclé un élément binaire d'en-tête et que l'on fournit un mot de réponse série dont un ou plusieurs éléments binaires correspondent à chaque fois à un organe périphérique déterminé en faisant rechercher à chaque organe périphérique l'emplacement de 1' (des) éléments binaire(s) qui lui est (sont) affecté(s) dans ledit mot série par rapport audit élément binaire d'en-tête, et en faisant transférer l'information mémorisée dans l'organe périphérique vers ledit emplacement. 2. Dispositif pour la mise en oeuvre du procédé selon la revendication 1, raccordé, dans chaque organe périphériquei au bus série rebouclé par l'intermédiaire d'un dispositif émetteur et d'un dispositif récepteur, caractérisé par le fait qu'il comporte, pour chaque organe périphérique - un circuit de formation d'un signal de declenchement produisant un signal présentant un nombre d'impulsions correspondant au nombre total maximal d'éléments binaires d'informations pouvant être fournis par les différents organes périphériques - un registre à décalage, dont le nombre de cellules est égal audit nombre maximal d'éléments binaires d'informations, dont l'entrée de signaux d'horloge est reliée par l'intermédiaire d'un inverseur logique à la sortie dudit circuit de formation d'un signal de déclenchement, et dont une ou plusieurs cellules sont reliées à des points de mémoire correspondants de l'organe périphérique considéré, les autres cellules étant toutes reliées à un niveau logique inactif - une porte logique ET dont l'une des entrées est reliée à la sortie dudit circuit de formation, et dont l'autre entrée est reliée à la sortie de la dernière cellule dudit registre, la sortie de ladite porte ET étant reliée audit dispositif émetteur. 3. Dispositif selon la revendication 2, caractérisé par le fait que le premier front de la première desdites impulsions du signal de déclenchement se produit après la fin dudit élément binaire d'en-tête. 4. Dispositif selon l'une des revendications 2 ou 3, caractérisé par le fait que le début et la fin de chacun desdits emplacements sont déterminés par deux fronts consécutifs de même sens dudit signal de déclenchement. 5. Dispositif selon la revendication 4, caractérise par le fait que dans le registre à décalage de chaque organe périphérique le rang, compté à partir de la dernière cellule du registre, de la (des) cellule(s) reliée(s) au(x) point(s) de mémoire de l'organe périphérique considéré, correspond au rang, compté à partir du premier emplacement suivant celui de l'élément binaire d'en-tête, de 1' (des) emplacement(s) affecté(s) à cet organe périphérique. 6. Dispositif selon l'une quelconque des revendications 2 à 5, caractérisé par le fait que ledit circuit de formation d'un signal de declenchement comporte deux bascules JK et deux compteurs, le premier étant à quatre positions, et le second à cinq positions, l'entrée J de la première bascule JK étant reliée à la sortie dudit dispositif récepteur, son entrée K étant reliée à la quatrième sortie dudit premier compteur, son entrée de signaux d'horloge étant reliée pâr l'intermédiaire d'un inverseur logique à la sortie d'un générateur de signaux d'horloge, et sa sortie Q étant reliée à l'entrée de chargement dudit second compteur ainsi qu'à l'entrée d'effacement de la seconde bascule, la quatrième sortie du second compteur étant reliée à l'entrée de signaux d'horloge de la seconde bascule, et la cinquième sortie du second compteur étant, d'une part, reliée directement à l'entrée J de la deuxième bascule, et d'autre part par l'intermédiaire d'un inverseur logique à l'entrée K de cette seconde bascule, les entrées parallèles du second compteur étant toutes reliées au "O" logique, la sortie Q de la seconde bascule étant reliée à l'entrée de signaux d'horloge du premier compteur, et l'entrée de signaux d'horloge du second compteur étant reliée audit générateur.