Brevet FR2446568A1 — publié le 19800808

La présente invention a pour objet un perfectionnement au dispositif de constitution et d'utilisation des fichiers ohi-ETres d'un ordinateur. Dans les dispositifs connus de ce type les informa- tions secrètes sont chiffrées dans la mémoire centrale par logiciel, avant d'être transférées Jans les fichiers. La #lecture En clair par une per#sonne autorisée nécessite de merda un treit'ement de déchiffrement par logiciel. Ces dispositifs snt le double défaut d'être longs et coûteux. En outre le chiffrement par logiciel d'une information claire exige la présence, pendant un temps non négligeable, des informations en clair sur un support auxiliaire. La présente invention a pour objet de remédier à ces inonnvenients. Suivant l'invention, un dispositif du type sus-indiqué est caractérisé en ce qu'au moins une voie de transmission bilatérale entre la mémoire centrale de l'ordinateur et un périphérique comprenant des supports d'information comporte un dispositif de chiffrement automatique dans le sans mémoire centrale-périphérique et de déchiffrement dans le sens périphérique-mémoire centrale. La présente invention sera mieux comprise à l'aide de la description ci-aprPs et des dessins s'y rapportant sur lesquels - la figure 1 illustre deux voies bilatérales de transmission entre la mémoire centrale d'un ordinateur et respectivement deux périphériques, ltune de ces voies comportant, conformément à l'invantion, un dispositif de chiffrement et de déchiffrement - la figure 2 illustre la structure du dispositif de chiffrement et de déchiffrement de la figure N dans le cas d'un fichier à disques magnétiques - la figure 3 illustre les modifications à apporter au dispositif de le figure 2 dans le cas d'un fichler sur bandes magnétiques. Sur la figure 1 sont représentés la mémoire centrale 1 d'un ordinateur et deux périphériques 10 et 20 , le premier comportant.des disques magnétiques et un dispositif d'enregistrement et de lecture de ces disques, et le second un téléimprimeur. Cette figure n'est destinée qu'a rappeler l'art connu et à indiquer une localisation préférée du dispositif de chiffrement et de déchiffrement suivant l'invention. Les liaisons, mêmes multiples, entre deux organes sont symbolisées par un fil unique en trait plein pour le transfert de messages et par une connexion unique en traits mixtes pour les signaux de commande et les signaux auxiliaires. Le périphérique 20 est relié à la mémoire centrale pour le transfert des messages par une voie de transmission bilatérale comportant à partir de la mémoire ccntrale une unité d'échanges multiples 11 suivie d'un coupleur 12. La mémoire centrale est commandée par une unité de commande 2 exécutant les programmes. Entre la mémoire 1 et l'unité 2 existe également une liaison bilatérale de transfert d'informations. Le transfert d'une information stockée sous forme numérique dans la mémoire 1 vers le téléimprimeur 20 s'opère ainsi: Sous la commande de l'unité 2 , la mémoire 1 transfère à l'unité d'échanges multiples 11 , également commandée. par l'unité 2 , un message comportant l'adresse du périphérique 20, éventuellement un préambule, et l'information proprement dite. L'unité il (qui dessert normalement plusieurs coupleurs) transfère le message au coupleur 12, et lui envoie des signaux de commande. Le coupleur 12 , qui peut desservir plus d'un périphérique, lit l'adresse, transfère l'information sous forme convenable au périphérique 20 et envoie à celui-ci des signaux de commande en vue de l'impression de l'information. Four l'inscription d'une information dans la mémoire 1 , l'information frappée sur le téléimprimeur suit le trajet et les transformations inverses, mais les commandes étant déclenchées de nouveau par l'unité 2 et leur transmission suivant le meme ordre que pour l'inscription après une demande d'émission faite par le.téléimprimeur, cette demande suivant le trajet coupleur 12-unité 11 - unité 2. La voie de transmission bilatérale entre la mémoire 1 et le périphérique 10 comporte également une unité d'échanges multiples 5 et un coupleur 6. Entre celui-ci et le périphérique 10 est inséré un dispositif de chiffrement et de déchiffrement 7 , entrant en jeu, en ce qui concerne le déchiffrement, dans la direction detransmission du péripherique 10 vers la mémoire centrale et pour le chiffrement dans la direction de transmission inverse. Le dispositif 7 reçoit du coupleur 6 outre les messages, des signaux qui seront précisés plus loin. Abstraction faite du dispositif 7 , le transfert s'effectuerait dans les deux sens de la meme-manière que pour le cas du périphérique 20 , avec cette différence que le coupleur transforme les messages binaires provenant de la mémoire centrale en signaux propres à être enregistrés et les signaux de lecture des disques en signaux binaires. La figure 2 illustre le dispositif 7 de la figure 1 les disques étant des disques CII MD 50 et le coupleur étant naturellement adapté à ces disques. On décrira d'abowd son fonctionnement pour un chiffrement et cette opération suppose que l'information à chiffrer a d'abord été transférée en clair dans la mémoire centrale au moyen par exemple du téléimprimeur 20, et que l'unité de commande 2 a donné les ordres pour la transmission d'un message correspondant au périphérique 10 , ce qui entraîne la transmission par le coupleur d'un ordre "d'écriture" au périphérique. Dans le dispositif suivant l'invention, cet ordre est également transmis au dispositif de chiffrement pour ré-initialiser le générateur de clé qui sera mentionné plus loin, et remettre à zéro les étages des différents registres à décalage que comprend le circuit, les entrées de remise à zéro n'ayant pas été représentées pour simplifier le dessin. L'entrée 31 du dispositif 7 reçoit alors du coupleur 6 les messages. Chacun de ceux-ci comporte une adresse, suivie dtun préambule, puis de l'information proprement dite, et enfin d'une zone intersecteur. Le préambule comporte un nombre de bits fixe ; il en est de meme de l'information, celle-ci étant si nécessaire complétée par des zéros. Le nombre de bits de la zone intersecteur est légèrement variable autour d'une valeur moyenne, pour tenir compte des éventuelles fluctuations de la vitesse de rotation du disque. Sur l'entrée 31 tous les bits du message ont été transformés en signaux analogiques correspondants par le coupleur 6. L'entrée 31 est reliée à l'entrée de signal d'un commutateur électronique 32 comportant deux sorties 35 et 36 et deux entrées de commande recevant respectivement du coupleur un signal de commande rectangulaire A pendant la transmission des signaux représentatifs de la zone d'adresse et un autre Z pendant la transmission des signaux représentatifs du reste du message, ces deux entrées étant désignées par les memes symboles que ces signaux. On rappelle que ces signaux sont élaborés dans le coupleur pour le fonctionnement de celui-ci (mais habituellement ne sont pas utilisés en dehors du coupleur) et qu'il est facile de les prélever pour application aux entrées de même nom. Lorsque l'entrée A reçoit un signal de commande, elle relie l'entrée du signal du commutateur à sa sortie 35 et lorsque l'entrée Z reçoit un signal de commande, elle relie l'entrée de signal du commutateur à sa sortie 36. La sortie 35 est reliée à une entrée 38 d'un commutateur 37 à deux entrées de signal 38 et 39, et une sortie. Ce commutateur recevant sur des entrées désignées par ces symboles, les memes signaux A et Z que le commutateur 32 de façon que sa sortie soit reliée à son entrée 38 ou à son entrée 39 suivant que l'entrée 31 du circuit reçoit le signal d'adresse d'un message ou le reste de ce message. En l'absence de signaux de commande A ou Z , les commutateurs 35 et 37 constituent des interrupteurs. La sortie du commutateur 32 est la sortie du dispositif 7 dans le sens coupleur-périphérique. Les commutateurs 32 et 37 permettent de transmettre la zone d'adresse non chiffrée. La sortie 36 du commutateur 32 alimente un démodulateur 43 restituant le préambule et l'information sous forme de bits. Le circuit qui.va etre maintenant décrit a pour objet la transmission non chiffrée du préambule et un chiffrement bit par bit de l'information par addition modulo 2 de chaque bit d'informationavec un bit pseudo aléatoire fourni par un générateur de clé. Suivant l'art connu en matière de chiffrement, on fait précéder les bits de l'information d'un marquant c'est-à-dire d'un nombre prédéterminé q de bits aléatoires également "chiffrés" au moyen du générateur de clé, ceci rendant plus difficile la découverte de la loi du générateur de clé. Cela étant, le démodulateur 43 est suivi d'un registre à décalage 44 de (p+q+1) étages, dont l'entrée d'horloge reçoit des impulsions H au rythme des bits et répond au front avant des impulsions. Ces impulsions H de durée T/2 , où T est la durée des bits, sont en opposition de phase avec les impulsions H dont les fronts avant coincident avec les o débuts des bits Les impulsions H peuvent etre prélevées sur la sortie complémentaire du générateur fournissant dans le coupleur les impulsions H lors de la transmission des messages dans un sens ou dans l'autre. Toutes les entrées recevant ces impulsions H sont désignées par ce symbole ; p est égal au nombre de bits du préambule, q est le nombre susmentionné de bits aléatoires. Un décodeur 45 alimenté par les p premiers étages du registre détecte la présence du préambule dans ces étages et fournit alors une impulsion I. Cette impulsion et les impul sions dthorloge H sont appliquées à un programmeur 60 fournis sant des signaux de commande. On désignera par t l'instant où le préambule est o détecté, cet instant coincidant pratiquement avec le début d'une impulsion H , par t1 1= t + T , T période des impulsions o H , l'instant où le premier bit du préambule pénetre dans le (p+1)e étage , par t2 = to + (p+1)T l'instant où le dernier e bit du préambule entre dans le (p+2)e étage du registre, par t3 = t + (p+q+l)T l'instant où le premier bit d'information pénètre dans le dernier étage du registre, par t l'instant n où le premier bit de la zone intersecteur pénètre dans le dernier étage du registre, par Dij l'intervalle de temps allant de t. à t. ; on désignera également par r > ij un signal i J de commande effectif pendant la durée Dij , de tels signaux de commande étant fournis par le programmeur 60 ; les liaisons correspondantes ne sont pas représentées pour simplifier le dessin, mais les entrées recevant les signaux de commande sont désignées par les mêmes symboles que ces signaux. Cela étant, pour transmission non chiffrée, le préambule est prélevé sur une sortie auxiliaire du (p+l)e étage du registre 44 au moyen d'une porte ET 47 autorisée par le signal D12 . La sortie de la porte ET 47 est reliée à une porte OU 48. Le chiffrement s'opère pour les q bits du marquant entre t2 et t3 , puis pour les bits d'information entre t3 et t n Le circuit de chiffrement comporte le générateur de clé 61 susmentionné, un additionneur modulo 2, 62 , un générateur auxiliaire 63 fournissant les q bits aléatoires susmentionnés, ces éléments étant interconnectés et fonctionnant comme suit Le générateur de clé 61 reçoit les impulsions H par l'intermédiaire d'une porte ET 66 autorisée par le signal D qui lui est transmis par une porte OU 70. Il fournit pour chaque impulsion H reçue un bit pseudo aléatoire déterminé par l'état antérieur de ses éléments à mémoire .On sait que l'état initial d'un générateur de clé lors d'un chiffrement et d'un déchiffrement est determiné par celui de ses éléments à mémoire, généralement constitués par des basculeurs. Un système d'initialisation variable dit clé du jour est utilisé pendant un temps variable pour les chiffrement:. Il est mis en mémoire, par exemple dans un registre d'initialisation ; une impulsion appliquée au générateur de clé permet de réinitialiser le générateur de clé conformément aux informations mises en mémoire dans le registre. Cette impulsion autorise par exemple l'enregistrement dans chaque élément à mémoire de l'état d'un étage du registre d'initialisation associé à. cet élément. L'ordre d'écriture W opère ici cette ré-initialisation. Il est appliqué à l'entrée de ré-initialisation du générateur par l'intermédiaire d'une porte 98. On a supposé dans cet exemple que les états 1 et O donnés aux différents étages du registre d'initialisation lui étaient impartis manuellement au moyen de boutons de commande 40. La sortie du générateur 61 est reliée directement à une première entrée de l'additionneur 62. Le générateur auxiliaire 63 dont l'état initial n'importe pas reçoit les impulsions H et fournit pour chacune d'elles un bit aléatoire. Sa sortie est reliée à la seconde entrée de l'additionneur 62 par l'intermédiaire d'une porte ET 64 , autorisée par le signal D23 , et d'une porte OU 68. La seconde entrée de la porte OU 68 est reliée au dernier étage du registre 44 par l'intermédiaire d'une porte ET 72 autorisée par le signal D3n. La sortie de l'additionneur 62 est reliée à la seconde entrée de la porte OU 48 , par l'intermédiaire d'une porte ET 73 autorisée par le signal D2 La porte OU 48 est suivie d'un circuit de remise en phase 99 pouvant se réduire à un basculeur de type D dont l'entrée de signal est reliée à la porte 48 et dont l'entrée d'horloge reçoit les impulsions H . Le circuit 99 alimente o un démodulateur 49 synchronisé et déclenché par les impulsions Ho . Enfin le modulateur 49 est relié à la seconde entrée du commutateur 37. On remarquera qu'entre l'instant t et la n fin du temps marqué par le signal Z , la porte 48 fournit un signal O comme désiré. On remarquera que la longueur de la zone intersecteur a été diminuée essentiellement du fait du retard apporté par la détection de préambule, et de l'insertion d'un marquant. Ceci est sans inconvénient, car p est nettement plus faible que le nombre de bits moyen de la zone intersecteur et q peut également être pris beaucoup plus faible que ce nombre de bits moyen. Ici p = 40 , pour une zone intersecteur de 1824 bits en moyenne, q peut être pris du même ordre que p. Le fonctionnement en déchiffrement utilise une structure à peu de chose près semblable à celle qui est utilisée pour le chiffrement puisque le message d'entrée a la même forme que pour un chiffrement, excepté qu'il contient des signaux analogiques correspondant au chiffrement du marquant, et que le message de sortie a la même forme que pour un chiffrement excepté qu'il ne contient pas de signaux correspondant au chiffrement du marquant. L'ordre d'écriture W venant du coupleur est remplacé par un ordre de lecture R , venant de même du coupleur, appli#qué sur la seconde entrée de la porte OU 98 pour réinitialiser le générateur 61 commun aux deux circuits. Mais cette fois, au moyen de boutons 40 , le registre d'initialisation a dû, si tel n'était pas le cas, être préalablement chargé conformément à la "clé du jour utilisée lors du chiffrement du message, clé qui a été mémorisée par l'opérateur. Le signal R est également. utilisé pour la remise à zéro des registres à décalage du circuit, cette remise à zéro se faisant sur des entrées non représentées sur le dessin. Les éléments de la voie de déchiffrement sont repérés par des nombres augmentés de 100 par rapport aux éléments correspondants, (identiques ou semblables) de la voie de chiffrement. Un commutateur d'entrée 132 et un commutateur de sortie 137 permettent comme précévemment d'envoyer l'adresse sur une voie directe sans démodulation et le reste du message sur une voie comportant un démodulateur 143 et un modulateur 149 , et de regrouper les signaux de sortie de ces voies sur la sortie du commutateur 137. Les commutateurs 132 et 137 sont à cet effet commandés par des signaux A et Z fournis par le coupleur de manière que les signaux analogiques représentatifs de l'adresse empruntent la voie directe et les autres la seconde voie. Un registre 144 alimenté par le démodulateur 143 contient un nombre d'étages égal à q + I pour q + i > p et à (p+l) pour q + 14 p . Son entrée d'horloge reçoit du coupleur les impulsions H déphasées de T/2 par rapport aux impulsions H o Il est utilisé pour la détection du préambule par le décodeur 145 sur ses p premiers étages. On supposera q + i > p. Un programmeur 160 reçoit les impulsi#ons H et le signal de sortie I du décodeur 145. Utilisant de nouveau les mêmes notations t. pour désigner les instants mais, cette fois, pour éviter les confusions, Eij au lieu de Dij pour les intervalles de temps et les signaux correspondants, t sera de nouveau l'instant o de décodage du préambule et t sera l'instant où le premier n bit de la zone intersecteur entre dans le registre. Le dispositif de déchiffrement comporte un additionneur modulo 2 , 162 et le générateur de clé 61 commun aux deux dispositifs. Le générateur 61 est relié à la première entrée de l'additionneur 162 dont la seconde entrée reçoit les signaux faisant suite au préambule. A cet effet ces signaux sont prélevés sur le premier étage du registre 144 au moyen d'une porte ET 201 autorisée par le signal E in g t1 = t + T o étant l'instant où le premier bit de marquant chiffré entre dans cet étage, t étant l'instant où le premier bit de la n zone intersecteur y entre. Le générateur de clé reçoit les impulsions H par l'intermédiaire de-la porte 66 autorisée par le signal E in fourni sur la seconde entrée de la porte OU 70. On peut vérifier que le (q+1)e étage du registre qui est le dernier pour q + 1) p comme on l'a supposé, fournit les bits du préambule entre les instants t' = t + (q-p+l)T o et t2 = t + (q+i)T alors que les bits d'information sont o fournis par le premier étage entre t2 = to + (q+i)T et t n On a t'1#t1 La sortie du (q+l)e étage est reliée au modulateur 149 par l'intermédiaire d'une porte ET 203 autorisée par le signal E1,2 , d'une porte OU 148, et d'un circuit de remise en phase 199 , ces deux derniers éléments recevant les impulsions H o La sortie de l'additionneur 162 est reliée à la porte OU 148 par une porte ET 202 autorisée par le signal E2n Les bits du marquant ont été ainsi supprimés. Si (q+1) est inférieur ou égal à p le registre a (p+i) étages. Le préambule est encore prélevé sur le dernier étage, cette fois entre les instants t + T et t + (p+1)T o o tandis que les bits du marquant et de l'information sont prélevés sur (p+1-q)5 étage à partir de l'instant t + (p+1)T. Rien n'étant autrement changé au dispositif On peut encore par symétrie avec le chiffrement utiliser un registre de (p+q+1) étages, en prélevant le préambule sur le dernier étage et les bits du marquant et l'information sur le (p+1)5 étage ; cette symétrie présenterait un intérêt si l'on voulait rendre commun non seulement le générateur de clé mais la quasi totalité des éléments pour le chiffrement et le déchiffrement. La figure 3 illustre la modification à apporter au circuit de la figure 2 dans le cas d'un fichier secret sur bandes magnétiques 9 pistes, le coupleur étant adapté à ces bandes. Par rapport au cas du disque, les différences sont les suivantes 1) Les signaux analogiques provenant du coupleur, pour un chiffrement, sont fournis sur 9 fils et traduisent à chaque instant 9 bits en parallèle. Il en va de même pour les messages analogiques provenant du périphérique. 2) Un message ne comporte plus d'adresse, mais un préambule, suivi de l'information, puis d'un postambule. Le préambule et le postambule comportent chacun P bits sur chaque fil. L'entrée venant du coupleur est une entrée multiple 300 à neuf fils. Ceux-ci alimentent.9 démodulateurs 301 à 309 restituant l'information sous forme de bits en parallèle. Le dispositif 7 comporte un générateur d'impulsions 90 de fréquence 1/T où 9T est la période des bits, qui est synchro nisé en phase au moyen des impulsions h au..rythme des bits o fournis par le coupleur, le front avant des impulsions h de o durée 9T/2 coïncidant avec le début des bits. On désignera par h les impulsions décalées de 9T/2 par rapport aux impulsions h .Un générateur 90 est synchronisé par les o impulsions h , fournit des impulsions H de durée T/2 et o o de période T , une impulsion H sur 9 débutant avec une o impulsion ho Un transformateur parallèle-série 310 alimenté par les 9 démodulateurs et recevant les impulsions h pour l'ainsi cription et Ho pour la lecture fournit le message sous forme serie. Dans ce message série les bits du préambule et du postambule sont au nombre de p = 9P . On désignera par O le nombre de bits de marquant à insérer sur chaque fil et on posera q = 94. Le transformateur série parallèle 310 alimente un registre 44 de (p+q+l) étages recevant sur son entrée d'horloge les impulsions H ; ses p premiers étages a?.imentent un o décodeur 45 décodant le préambule et le postambule et fournissant sur deux sorties des impulsions I et J correspondantes. Ces impulsions sont appliquées à un programmeur 60 recevant en outre les impulsions H o Le problème du chiffrement avec insertion d'un marquant et la jonction du préambule aux bits chiffrés est exactement le même que dans le cas de la figure 2, en remplaçant les impulsions H par les impulsions Ho. La seule mesure supplé o mentaire à prévoir est la jonction aux bits chiffrés du postambule non chiffré. Le décodeur 45 fournit l'impulsion J à l'instant t' o où il décode le postambule. Le premier bit du postambule parvient dans le dernier étage du registre à l'instant t 1 = tto + (q+1)T. Le dernier chiffre du postambule est évacué du registre entre t - T et t ; t2 et t3 ont la même n n 2 3 signification que dans le cas de la figure 2. Dès lors les différences avec le circuit de la figure 2 depuis le registre 44 jusqu'à la sortie de la porte 48 seront celles-ci La porte 48 a maintenant trois entrées. La sortie du dernier étage du registre est reliée à l'entrée d'une porte ET supplémentaire 372, la porte 72 étant autorisée par le signal D3( 1) et la porte 372,reliée à l'entrée supplémentaire de la porte OU 48, par le signal D(n 1)n . La porte de sortie 73 de l'additionneur modulo 2 est autorisée par le signal #2(n-i) La porte 48 est reliée à un transformateur série parallèle 320 répartissant ses bits d'entrée sur 9 fils en parallèle alimentant 9 modulateurs 351 à 359. La remise en phase des impulsions s'effectue en même temps que la transformation série-parallèle.Le transformateur série-parallèle reçoit pour la transformation avec remise en phase les impul sions H et les impulsions h' fournies par un compteur 95 rece c vant les impulsions Ho par l'intermédiaire d'une porte ET 94 autorisée par un signal Dln , le compteur 95 fournissant une impul sion h' chaque fois qu il a compté 9 impulsions H o Les modulateurs 351 à 359 sont déclenchés et synchronisés par les impulsions h'. On remarquera que dans le cas de bandes magnétiques les bits de sortie n'ont pas à être nécessairement en phase avec les bits d'entrée. Pour le déchiffrement l'entrée multiple venant du périphérique est identique à 11 entrée 300 venant du coupleur, et les circuits qui lui font suite sont identiques jusqu'au registre 144 et au décodeur 145, excepté que des chaînes de lecture identiques à celles du coupleur sont insérées entre les démodulateurs et le transformateur parallèle-série. Ces chaises de lecture éliminent les impulsions parasites et les distorsions temporelles. On n'a pas représenté les éléments précédant le registre 144. Le registre 144 a (p+q+1) étages et le décodeur 145 est un double décodeur détectant le préambule à l'instant t o et le postambule à l'instant t'o sur les p premiers étages du registre et fournissant les impulsions I et J correspondantes à un programmeur 160, recevant, ainsi que l'entrée d'écri ture du registre, les impulsions H o Le déchiffrement s'opère comme sur la figure 2, mais avec un registre de (p+q+1) étages , les bits appliqués à l'additionneur modulo 2 par l'intermédiaire de la porte 201 étant prélevés sur le (p+1)e étage du registre entre t1 = t + (p+1)T et ton 1 = t' + T. Le préambule est prélevé sur la sortie du registre entre t1, = t + (q+1)T et t2 = t + (p+q+1)T par la porte o 203. t1 peut être égal, inférieur ou supérieur à t1 suivant la relation entre p et q La porte de sortie 202 de l'additionneur modulo 2, 162, est autorisée entre t2 et t 1 = t' + T. n#- i o Les bits du postambule occupent le (p+l)e étage entre t 1 = t' + T et t = t' + (p+1)T. o o n o Le (p+1)e étage du registre alimente une porte supplémentaire 301 autorisée par un signal E(n 1)n fournissant directement à la porte 148 le postambule. La sortie de la porte 148 alimente un circuit identique à celui de la porte 48 de cette figure 3. L'invention n'est pas limitée aux modes de réalisation décrits et représentés. On remarquera que dans les dispositifs décrits on a recours à un ou 9 modulateurs et à un ou 9 démodulateurs sur chaque voie de chiffrement. On agira ainsi si on préfère avoir des blocs de chiffrement et déchiffrement autonomes pouvant s'insérer ou non sur une voie. Dans le cas contraire, il est évidemment plus économique d'insérer le dispositif 7 dans le coupleur avant modulation (pour le chiffrement) et après démodulation (pour le déchiffrement) par celui-c-i. Les modulateurs Et démodulateurs représentés sur les figures 2 et 3 sont alors supprimés Les supports d'informationpeuvent être autres que magnétiques, moyennant un coupleur approprié. Par exemple on pourrait utiliser des fichiers constitués par des cartes perforées ou des mémoires électroniques. Quel que soit l'ordinateur, on peut insérer le bloc de chiffrement et de déchiffrement soit entre le coupleur et le périphérique, soit dans le coupleur comme indiqué ci- dessus, les coupleurs fournissant ou permettant toujours d'obtenir aisément les signaux nécessaires pour le fonctionnement du bloc de chiffrement et de déchiffrement. D'autres emplacements sont possibles par exemple entre la mémoire centrale et l'unité d'échanges commandant le coupleur, ou entre cette unité d'échange et le coupleur moyennant une adaptation qui sera fonction de l'ordinateur. Bien qu'avec un générateur de clé de longue période, l'addition modulo 2 soit un chiffrement suffisant, une transformation série-parallèle sur les bits à chiffrer (cas du disque) ou sur l'ensemble des bits du message permet des chiffrements plus complexes (soit avec un générateur de clé à plusieurs sorties, soit en effectuant une transformation série-parallèle sur les bits de sortie d'un générateur à une sortie),une transformation parallèle-série étant ensuite opérée. Pour le cas des bandes magnétiques, le plus simple serait alors de chiffrer les bits neuf par neuf. Même dans le cas d'une addition modulo 2 on pourrait remplacer les transformations parallèle-série et vice versa des messages par une transformation série-parallèle des bits fournis par un générateur de clé actionné à 9 fois le rythme des bits de chaque piste. Pour assurer dans les cas les plus complexes la jonction du préambule, des bits à chiffrer ou à déchiffrer et éventuellement du postambule, on peut utiliser des mémoires mortes, contenant respectivement le préambule et le postambule dont la lecture est déclenchée aux instants convenables. La clé du jour au lieu d'être inscrite manuellement pourrait l'être par liaison programmée entre l'unité d'échanges multiples et le générateur de clé. Bien entendu, lors d'un chiffrement il faut conserver l'indication de la clé avec laquelle l'information a été chiffrée. On constate d'après les circuits décrits que si l'unité de commande 2 donne à la mémoire centrale l'ordre de transférer une information au périphérique, de la même manière que pour un fichier non secret, cette information sera automatiquement chiffrée sans intervention supplémentaire, à condition que le dispositif de chiffrement reçoive systématiquement les signaux A , Z et H (Figure 2) ou A , Z,h et ho (figure 3). Le déchiffrement par contre exige pour être effectif que le registre d'initialisation contienne la clé du jour avec laquelle le message a été chiffré. REVENDICATIONS 1. Dispositif de constitution et d'utilisation des fichiers chiffrés d'un ordinateur, caractérisé en ce qu'au moins une voie de transmission bilatérale entre la mémoire centrale de l'ordinateur et d'un périphérique comprenant des supports d'information, comporte un dispositif de chiffrement automatique dans le sens mémoire centrale-périphérique et de déchiffrement, dans le sens périphérique-mémoire centrale. 2. Dispositif de constitution et d'utilisation des fichiers suivant la revendication 1 , caractérisé en ce que ledit dispositif de chiffrement et de déchiffrement est inséré entre le coupleur de ladite voie bilatérale et ledit périphérique, et en ce qu'il comporte dans chaque sens un dispositif de démodulation restituant eous forme binaire le préambule, l'information et, s'il existe, le postambule des messages reçus du coupleur et du périphérique et d'un dispositif de modulation des messages transmis au périphérique après chiffrement de l'information, ou au coupleur après déchiffrement de l'information. 3. Dispositif de constitution et d'utilisation de fichiers suivant la revendication 1 , caractérisé en ce que ledit dispositif de chiffrement et de déchiffrement est inséré dans le coupleur de manière à recevoir les messages sous forme binaire. 4. Dispositif de constitution et d'utilisation de fichiers suivant l'une des revendications 2 ou 3 , caractérisé en ce que ledit dispositif de chiffrement et de déchiffrement comporte des dispositifs de retard permettant, lors du chiffrement, l'insertion de marquants chiffrés avant le texte d'information d'un message et leur suppression lors du déchif frement. 5. Dispositif de constitution et d'utilisation de fichiers suivant l'une des revendications précédentes; caractérisé en ce que le dispositif de chiffrement est conçu de manière que le chiffrement ne porte pas sur les adresses, ni sur les préambules et les postambules de structure fixe. 6. Ordinateur muni d'un dispositif de constitution et d'utilisation de fichiers secrets suivant l'une des revendications précédentes.