Brevet FR2449367A1 — publié le 19800912

L'invention concerne un Convertisseur Analogique Numérique désigné par abréviation par C A N. Ce converti s- seur peut être réalisé sous diverses formes de technologie et utilisé en vue soit de I'expérimentation, soit du contrôle, soit de l'automatisation de processus industriels dans tous les secteurs de la technique où des grandeurs physiques peuvent être représentées sous forme numérique : fluidique, pneumatique, électrique, électronique... Les Convertisseurs Analogiques Numériques actuels sont formés par deux types de technologie - soit par une procédure appelée "double rampe" et qui consiste à mesurer le temps mis par un intégrateur de référence pour atteindre le niveau du signal d'entrée - soit par l'utilisation d'un Convertisseur Numerique Analogique (C N A) de précision équivalente associé à une procédure de pesées successives. Le premier cas de technologie est tellement lent qu'il n'est utilisé que dans les cas où une grande précision est demandée, mais où le temps de mesure peut être très long les voltmètres. Le deuxième cas de technologie rend les C A N très coûteux, car les C N A à haute précision sont d'un coût élevé dû au coût de l'ajustement très précis par laser des résistances du réseau R - 2 R les constituant. L'invention vise à fournir des convertisseurs de très grande précision 16, 18 et même 20 bits quisient plus rapides et moins chers que les C A N actuels. Un autre objectif de l'invention est de permettre une calibration automatique du zéro, du gain et dela linéarité du convertisseur sur toute la gamme de mesure. L'invention va donc dans le sens de l'amélioration des performances des mesures et d'une réduction de leurs coûts, ce qui conduit à une amélioration de la conduite des processus industriels et, de ce fait, de la productivité. Le convertisseur analogique numérique à haute résolution conforme à l'invention reçoit une grandeur analogique et génère avec une précision de 2 n une représentation numérique de la valeur de cette grandeur analogique ; à cet effet, ce conver tisseur comprend essentiellement les trois ensembles suivants - un intégrateur numérique recevant p signaux logiques et générant une grandeur analogique - un système de détermination de la valeur intégrale recevant la grandeur analogique à convertir et la grandeur analogique générée par l'intégrateur numérique et générant les signaux logiques envoyés à l'intégrateur numérique - un système de correction numérique recevant les signaux logiques de la valeur intégrale et générant les signaux logiques de la valeur vraie. L'intégrateur numérique génère une grandeur analogique fonction des signaux logiques qu'il reçoit. Le système de détermination de la valeur intégrale détermine ces signaux logiques de façon que les deux grandeurs analogiques (celle à convertir, et celle générée par l'intégrateur numérique) vérifient un critère prédéterminé, par exemple celui d'égalité. Le système de correction numérique associe à la représentation numérique de la valeur intégrale la représentation numérique vraie de la grandeur analogique à convertir. Comme on le comprendra mieux plus loin, une telle structure permet de réaliser des C A N de haute précision qui sont entièrement affranchis des imperfections et imprécisions de leurs constituants (aussi bien erreurs de zéro que erreurs de gain et erreurs de linéarité). Il est ainsi possible de réaliser des convertisseurs bénéficiant à la fois d'une précision accrue et de coûts réduits grâce à la réduction des précisions nécessaires pour chaque constituant. Toutefois, chaque constituant du ccnvertisseur doit expressément bénéficier d'une fidélité et d'une stabilité meilleure que la précision recherchéepour le convertisseur. Bien entendu, cette stabilité intrinsèque des constitlsantspeut être améliorée artificiellement ; par exemple, pour un C A N électrique où les constituants sont des composants électroniques sensibles à la température, ceux-ci peuvent être thermostatés pour réduire leur instabilité dans-une proportion acceptable. En outre, dans le cas où la dérive des caractéristiques des constituants est due à un seul paramètre, celuici peut être pris en compte dans le convertisseur de sorte que les effets de cette dérive soientnégligeables au niveau de la pré cision dudit convertisseur. L'idée mère ayant guidé la réalisation du convertisseur conforme à l'invention est expliquée ci-après. A une grandeur analogique donnée a convertir, est associée, suivant un processus physique déterminé, une valeur numérique appelée valeur intégrale,dont le nombre de signaux logiques donne une résolution supérieure ou égale à la précision recherchée. Le processus physique n'étant pas parfait, la valeur intégrale n'est pas une représentation numérique précise de la grandeur analogique d'entrée. Mais si ce processus physique est stable, on peut affirmer qu'à une valeur donnéedelagrandeur analogique d'entrée, sera toujours associée la même valeur intégrale. Il suffit alors de réaliser un organe numérique, donc parfait sur le plan de la précision recherchée, capable d'associer à cette valeur intégrale la représentation numérique, dans le code considéré, de la valeur de la grandeur analogique d'entrée. Cette fonction numérique ne peut être déterminée suivant des lois purement physiques ou mathématiques, puisqu'elle doit tenir compte des imperfections du processus physique précédemment mis en jeu.Par contre, cette fonction peut être déterminée de manière expérimentale avec une précision meilleure que celle recherchée pour le convertisseur. La détermination expérimentale de cette fonction, sur toute l'échelle de grandeurs considérée, s'appelle le processus de calibration du convertisseur. La détermination de cette fonction pour plusieurs valeurs d'un paramètre physique permettra de rendre cette fonction paramétrique, et ainsi s1 affranchir de la sensibilité du convertisseur à ce paramètre, au moins sur un domaine de fonctionnement considéré. La description qui suit en référence aux dessins annexés permettra de mieux comprendre l'invention ; sur ces dessins - la figure 1 montre la structure générale du convertisseur A/N de l'invention. - la figure 2 montre la même structure générale du convertisseur A/N paramètré suivant la valeur d'un paramètre p. - lesfigures3a et 3b montrent un schéma de circuit d'intégrateur numérique formé par deux convertisseurs Numériques/ Analogiques à faible résolution. - la figure 4 illustre la caractéristique de transfert de l'un des CNA montrés dans la figure 3a et la caractéristique de transfert de l'intégrateur numérique montré dans la figure 3a pour différentes valeurs de R1 et R2. - la figure 5 montre la structure d'un CAN utilisant l'intégrateur numérique précédent. - la figure 6 montre une des structures du convertisseur A/N de la présente invention en unipolaire. - la figure 7 montre la même structure du convertisseur A/N de la présente invention en bipolaire. - la figure 8 montre une autre structure du convertisseur A/N de la présente invention en unipolaire. - la figure 9 montre une structure de convertisseur A/N à 17 bits unipolaire utilisant un additionneur simple. - la figure 10 montre la réalisation d1un intégrateur numérique suivant le principe utilisé dans les convertisseurs A/N à réseaux de résistance R/2Rb mais avec des rapports de résistant ces différents. - la figure Il montre un convertisseur A/N dans lequel le système de détermination de la valeur intégrale est constitué d'un compteur et d'un comparateur. - la figure 12 montre un convertisseur A/N dans lequel la détermination de la valeur intégrale se fait en deux étapes les poids forts par un C A N et les poids faibles par une logique à pesées successives. - la figure 13 montre un convertisseur A/N dans lequel la détermination de la valeur intégrale est faite en deux étapes les poids forts par un C A N, les poids faibles par un autre C A N travaillant sur l'écart amplifié des grandeurs analogiques. - la figure 14 montre un convertisseur A/N dans lequel la détermination de la valeur intégrale est faite par un processeur à partir du sens de la comparaison des grandeurs analogiques. - la figure 15 montre un convertisseur A/N dans lequel la détermination de la valeur intégrale est faite par un processeur à partir de la valeur numérique de l'écart amplifié des grandeurs analogiques. - la figure 16 montre un convertisseur A/N dans lequel la correction est faite par un processeur. PRINCIPE GENERAL Pour simplifier, on peut dire que le C A N proposé est adapté pour effectuer une correction de la grandeur numérique intégrale associéeà la grandeur analogique d'entrée, en vue d'obtenir la valeur numérique vraie de la grandeur analogique d'entrée Ce principe général est montré par le schéma bloc de la figure 1 où sont représentés les trois principaux sous ensembles constituant l'invention pour un convertisseur de précision et de résolution 2-n - Un intégrateur numérique Il I1 s'agit d'un système associant une valeur d'une grandeur analogique (14) à une valeur numérique codée par un ensemble de p signaux logiques (12) émis par un sous ensemble 13 (p ) n). Cette association de valeur d'une grandeur analogique à une valeur numérique doit seulement être univoque : A une valeur numérique quelconque codée (12) correspond une valeur et une seule, avec une résolution de 2 , de la valeur analogique. La grandeur analogique peut être exprimée par une grandeur électrique, courant ou tension, mais peut très bien être également une grandeur physique autre, par exemple : pression ou température d'un fluide, déplacement mécanique, force etc... - Un système de détermination de valeur intégrale 13 Il s'agit d'un système capable d'associer à une valeur d'une grandeur analogique d'entrée (15) une valeur numérique codée par des signaux logiques (12) de manière à ce que les valeurs des grandeurs analogiques (14) et (15) vérifient un certain critère. I1 n'est pas nécessaire que les grandeurs analogiques soient de même nature. Si cette association est univoque, c'est-à-dire, si à une valeur quelconque de la grandeur d'entrée (15) est associée une seule valeur numérique (12) telle que les valeurs des grandeurs (14) et (15) vérifient le critère, alors le processus de calibration de l'ensemble du convertisseur en sera simplifié, mais ceci n1 est pas une condition indispensable au fonctionnement du convertisseur. Le critère doit être tel que à une valeur de la grandeur (15), doit correspondre une seule valeur de la grandeur (14) vérifiant le critère avec une résolution supérieure ou égale à 2-n - Un système de correction numérique 16 il s'egit d'un système capable d'associer à une valeur numérique (12) codée par p signaux logiques, une valeur numérique (17) codée par m signaux logiques (avec p > n et m an), suivant une loi univoque déterminée par un processus appelé processus de calibration effectué à la génération du convertisseur et éventuellement refait à intervalles déterminés pour s'affranchir des dérives à long terme des composants constituant le convertisseur. - Formulation du principe mis enjeu dans un tel convertisseur La formulation d'un tel convertisseur analogique numérique peut se schématiser comme suit dans le cas le plus général A : valeur de la grandeur analogique d'entrée (15), f1 : fonction remplie par le système de détermination de la valeur intégrale 13 B1 B2 ... Bk : diverses valeurs intégrales (12) associées à A par f1, f2 : fonction effectuée par l'intégrateur numérique 18 C : valeur de la grandeur analogique (14) vérifiant avec A le critère défini dans f1, f3 : fonction de correction effectuée par le système de correction 16, E : représentation numérique de la valeur A dans le code considéré. - Facteur paramètrique Les systèmes 11 et 13 font appel à des composants traitant des grandeurs analogiques. Ceux-ci généralement présentent des fonctions variables en fonction de certains paramètres : température par exemple. Ceci signifie que les fonctions fl et f2 seront alors paramètriques. Il pourra être tenu compte de ce phénomène en rendant la fonction f3 paramètrée. Pour que cette fonction f3 qui est la loi de calibration puisse être paramètre il faut que à la génération du convertisseur le déroulement du processus de calibration soit fait pour plusieurs valeurs du paramètre considéré lors du fonctionnement en convertisseur, l'indication de la valeur du paramètre considéré soit fournie, sous forme d'une représentation numérique, au système de correction numérique comme indiqué sur la figure 2. Ceci nous donne alors la formulation suivante, dans le cas ou fl est univoque pour une valeur du paramètre p donnée. Le convertisseur dont le principe est décrit précédemment, est applicable à n'importe quel type de capteur numérique, c'est-à-dire qui convertisse la valeur d'une grandeur physique quelconque en une représentation numérique codée par des signaux logiques. Toutefois nous nous bornerons ici à donner un certain nombre d'exemples de réalisation pour des grandeurs analogiques électriques et des signaux logiques électriques qui sont les types de convertisseurs les plus couramment utilisés. Dans un premier temps, et dans le but de bien faire comprendre le principe de l'invention, nous décrirons un exemple complet de réalisation de convertisseur analogique numérique avec différentes variantes. Puis, chacun des constituants 11, 13 et 16 du convertisseur étant indépendant, nous donnerons successivement ici, pour chacun d'eux, plusieurs exemples de réalisation pratique. On pourra donc construire un grand nombre de Convertisseurs Analogiques Numériques en combinant ces différents types de réalisation des constituant, DESCRIPTION DETAILLEE DUNE REALISATION DE CONVERTISSEUR INTEGRATEUR NUMERIQUE L'intégrateur numérique Il peut être consitué de plusieurs convertisseurs C N A de faible résolution (k bits) dont les grandeurs de sortie sont sommées avec pondération de manière à réaliser un intégrateur numérique de haute résolution à p bits (p= > k). A la figure 3a sont représentés deux CNA de faible résolution 31 et 32. Les deux CNA forment un convertisseur CNA à 16 bits recevant le mot binaire de 16 bits sur le bus 35. Le CNA 31 reçoit les 8 bits les plus significatifs, et le CNA 32 reçoit les moins significatifs. Les sorties des deux CNA sont combinées à travers un réseau de résistances en la jonction 37. En ce point, on a un courant qui est la somme du courant du CNA 31 et du courant du CNA 32 multiplié par le facteur RI . La figure 3b montre un amplificateur 33 monté en convertw7s+e%rcourant/tension que l'on peut y adjoindre pour avoir une sortie 34 en tension. RI et R2 déterminent le poids respectif des bits du CNA 32 relativement à ceux du CNA 31. Le montage des deux CNA de la figure 3a n'est pas équivalent en précision à un CNA à 16 bits. La précision d'un CNA peut être définie comme le rapport entre la contribution de courant du bit de plus faible poids et la valeur du courant de la pleine échelle. Or, cette précision pour un CNA de 16 bits est de 15 x 10 6 alors que celle d'un CNA de 8 bits est de 3,8 l'imprécision tant généralement due à l'imprécision du réseau de résistances qui le constitue. Dans le montage de la figure 3a, l'imprécision du CNA 31 se retrouve intégralement dans le courant de sortie du montage. Bien que ce montage ne donne pas une précision de 16 bits, il permet une résolution d'au moins 15 bits. La résolution d'un CNA peut etre définie par la capacité de distinguer la grandeur de sortie entre deux nombres binai res adjacents, par exemple entre 0000001 et 0000010. La combinaison des deux CNA montrés dans la figure 3a est très couramment utilisée comme intégrateurnumérique. Leurs pleines échelles sont ajustées dans un rapport de 1/2 entre elles à l'aide du réseau de résistance RI et R2. Sur la figure 4, la courbe 40 représente la caractéristique de transfert d'un CNA de 8 bits. Comme on peut le voir, cette caractéristique idéale est représentée par une courbe mono. tone en escalier, chaque pas correspondant à une configuration binaire N des 8 bits mis sur le CNA 31, différente du pas prédé- dent d'une valeur de 1 bit le moins significatif (BMS). Lorsque l'entrée binaire croit, la courbe 40 croit également de manière monotone. Comme 1'imprécision du CNA de 8 bits est de ffi 0,5 BMS alors chaque valeur de sortie, pour une entrée binaire donnée, esl une valeur voisine de l'idéale comprise entre les courbes 41 et 42 représentant courbe 41 : valeur idéale - 0,5 BMS courbe 42 : valeur idéale + 0,5 BMS Le pire cas de transition dans la caractéristique de transfert, a lieu pour une transition d'une entrée binaire N-1 pour laquelle la sortie est sur la courbe 41 à une entrée N, pour laquelle la sortie se troue sur la courbe 42. Dans ce cas un pas de 2 BMS a lieu sur la sortie pour un pas de 1 BMS sur l'entrée binaire. Reprenons le montage de la figure 3a avec un rapport des pleines échelles des CNA 31 et 32 de 1/28. Alors il pourra y avoir des valeurs de sorties qui ne seront pas atteintes-par une configuration de 16 bits puisque la pleine échelle du CNA 32 représente I 3S du CNA 31, et que la caractéristique de transfert de ce der nfer peut présenter des sauts en valeur de sortie de 2 BMS. Pour atteindre toutes les valeurs de sortie, il est alors nécessaire que la pleine échelle du CNA 32 équivale à deux 3MS du CNA 31. La caractéristique de transfert du CNA 32 pour chaque pas du CNA 31 est celle de la courbe 44 de la figure 4. Ceci est obtenu pour un rapport des résistances 1 1 R1+ R2 27 - 128 A la figure 4, la courbe 45 montre la caractéristique de transfert du montage pour 127 R1 > R2, et la courbe 46 pour 127 RI Si le CNA 32 est incapable de couvrir tous les pas dans la caractéristique de transfert du CNA 31, alors il y a un saut dans la caractéristique de transfert de l'intégrateur, en particulier dans le pire cas donné par le CNA 31. Un tel saut signifie que l'on ne pourra atteindre toutes les valeurs de sorties avec une résolution égale a' un BMS du CNA 32,. puisque les sauts pourront être bien supérieurs à cette valeur. D'où la conclusion qu'il est nécessaire que les résistances R1 et R2 vérifient la relation R2 127 Ri En prenant des valeurs de RI et R2 vérifiant cette relation, le montage de la figure 3a représente alors un intégrateur numérique d'une résolution de 15 bits. PRINCIPE DE LA CONVERSION ANALOGIQUE - NUMERIQUE DANS L'INVENTION Dans l'intégrateur numérique précédent, et en fonction de la stabilité des composants choisis, à chaque combinaison binaire sur les entrées des CNA correspond une valeur et une seule du courant de sortie. Le dispositif représente à la figure 5 correspond au montage de la figure 3a ,auquel est associée une grandeur den- trée en tension Vin, une résistance R3 et un comparateur 50. A chaque valeur de courant I généré par l'intégra- teur, correspond une valeur et une seule de la grandeur d'entrée Vin qui donne un courant nul dans le noeud 51, caractérisé par un signal d'égalité donné par le comparateur SQ. Appelons processus de calibration le processus qui consiste à rechercher la valeur de Vin annulant le courant dans le noeud 51 pour chacune des 216 combinaisons possibles en entrée des deux CNA. Nous créons alors une table dans laquelle la grandeur d'entrée est la combinaison binaire N envpyée sur les deux CNA et où la sortie est une représentation numérique de la grandeur Vin codée avec une résolution de 15 bits.Si à chaque valeur inconnue de Vin on sait associer une configuration binaire N annulant le courant dans le noeud 51, alors la lecture de la table précédemment créée permettra de connaitre la valeur Vin correspondante, la résolution de lintégrateurnumérique étant dans l'exemple choisi pour la démonstration, de 15 bits et les valeurs de Vin ayant été codées sur 15 bits, la résolution de la conversion Analogique-Numérique est alors également de 15 bits. R3 détermine la valeur de la pleine échelle de l'entrée Vin correspondant à la pleine échelle du courant de linté- grateur numérique. La précision de cette conversion correspond une précision de 15 bits puisque à chaque combinaison N, le processus de calibration a associé la valeur précise de Vin à 2-15 prés. CONVERTISSEUR ANALOGIQUE - NUMERIQUE OBJET DE L'INVENTION Au montage de la figure 5, on ajoute : - Une mémoire 62 où sera enregistrée la table de Calibration créée dont le mot d'adresse sera la combinaison binaire donnée en entrée sur l1intégrateur numérique, et dont le mot de sortie sera le résultat de la conversion analogique numérique. r Une logique de pesée successives 61 capable de d4- terminer la combinaison à mettre sur l'intégrateurnum4rquepour annuler le courant dans le noeud 63. La figure 6 donne le schéma bloc de ce montage constituant alors suivant le principe de l'invention, un convertisseur analogique-numérique complet de 15 bits 'de 'résolution et de pré CisiOfl ; à cette figure le comparateur analogue à celui 50 de la figure 5 a été désigné sous la référence 60 ; de la même façon il indique le sens de la comparaison entre la grandeur analogique d'entrée et celle générée par l'intégrateur numérique. La logique de pesées successives 61 ayant déterminé ra combinaison N qui correspond à l'entrée Vin, cette combinaison sert d'adresse à la mémoire 62 de laquelle est extraite la repr & sentation numérique de la valeur de la tension Vin. Cette nouvelle structure de convertisseur Analogique- Numérique (CAN) présente tous les avantages suivants : te Utilisation de CNA à faible précision, et donc fat- ble cot de l'ensemble des composants constituant le CAN ; 2 L'utilisation de la pesée successive et de CNA travaillant en courant permet de faire des temps de conversion rapides ; 30 Le code de sortie de la représentation de la grandeur à nesurer Vin peut etre parfaitement quelconque - binaire, - BCD, - code GRAY - toUt autre code. Ce dernier point en particulier est extrêmement intéressant car le code pourrait etre par exemple un code binaire lo garithmique au lieu de linéaire, ce qui permettrait de faire un CAN à caractéristique de transfert logarithmique. Les différents codes sont déterminés lors du processus de calibration où l'on vient graver dans la mémoire la repré- sentation numérique que lon désire voir associer à une valeur déterminée de la tension entrée Vin 4" Le processus de calibration permet de slaffran- chir de toutes les imprécisions dues aux imperfections des composants : dispersion des valeurs de résistances, "offset" des amplificateurs, etc... 5 Le convertisseur CAN peut être recalibré régulièrement en automatisant le processus de calibration pour faire une procédure de calibration automatique. CONVERTISSEUR BIPOLAIRE La figure 7 montre le schéma bloc du même CAN travaillant cette fois de manière bipolaire et non unipolaire comme précédemment. Ceci est réalisé en injectant au noeud de courant 71 une valeur déterminée de courant égale à la moitié de la pleine échelle de l'intégrateur numérique et de sens opposé. L'ensemble générera donc un courant bipolaire ce qui autorisera des tensions positives et négatives pour Vin. Le code de représentation numérique de la valeur de la tension pourra être au choix - en complément à deux, - en valeur absolue plus signe, - en binaire avec "offset", - toute autre codification. Les schémas blocs des figures 6 et 7, malgrè le peu de composants qu'ils suggèrent, s'avèrent peu favorables en pratique à cause des dimensions exagérées de la mémoire : 64 K mots de 15 bits pour un convertisseur 15 bits. En réalisation pratique, il sera plus aisé d'utiliser le schéma bloc de la figure 8 qui reprend le principe de l'invention en y ajoutant une nouvelle considération permettant de diminuer le volume de la mémoire du système de correction. REDUCTION DU VOLUME MEMOIRE Dans l'intégrateurnumérique de la figure 3a, l'erreur introduite par le CNA 32 est de - 0,5 BMS d'un CNA de 15 bits, alors que celle introduite par le CNA 31 est de + G,5 BMS d'un CNA de 8 bits, soit + 64 BMS d'un CNA de 15 bits. Lterreur introduite par le CNA 32 n'a pas besoin d'être corrigée puisqu'elle correspond à la précision recherchée, contrairement à celle intro duite par le CNA 31. Il suffit donc, au cours de la calibration, de mémoriser l'écart entre la valeur du courant programmée sur l'intégrateur et celle réellement générée, et ceci uniquement pour toutes les combinaisons du CNA 31.En utilisation en CAN les 8 bits du CNA 31 servent alors d'adresse à la mémoire, de laquelle est extrait l'écart de courant préalablement enregistré au cours de la calibration. Cet écart est soustrait de la combinaison qui est donnée à l'intégrateur pour fabriquer la représentation réelle du courant correspondant à l'entrée Vin. La mémoire est alors réduite à 256 mots de 16 bits. Ici également, n'importe quel code de représentation peut hêtre utilisé à condition d'utiliser un additionneur/soustrac teur travaillant dans le code considéré. On obtient donc le CAN donné par la figure 8 pour une résolution et une précision de 15 bits ; celui-ci comprend une mémoire 81 contenant la tabled cor- rections à effectuer sur là valeur intégrale (table préalablement enregistrée lors de la calibration) et un additionneur/soustrac teltr 8) effectuant des -orractiol-. recessa res. NOUVELLE REDUCTION DU VOLUME MEMOIRE Considérant que l'erreur due au CNA 31 est inférieure ou égale à un BMS d'un CNA de 8 bits, soit 128 BMS d'un CNA de 15 bits, on constate qu'il suffit de mots de 8 bits pour mémorise cet écart. La mémoire se réduit alors à 256 mots de 8 bits. D'autre part, cet écart dû au CNA 31 est bipolaire et vérifie - 64 BMS # Ecart #+ 64 BMS de CNA de 15 bits. Si à la sortie de l'intégrateurnumerq''ueon injecte un courant correspondant à + 128 BMS de CNA de 15 bits alors, l'écart devient : + 64 BMS # Ecart # 192 BMS de CNA de 15 bits. L'écart ainsi décalé étant toujours positif, on pourra alors remplacer l'additionneur/soustracteur par un simple 2cditionnQur. La figure 9 montre le schéma bloc d'un tel CAN pour une précision de 17 bits. Pour un convertisseur unipolaire, l'injection de courant dont la valeur est déterninée par la résistance R4 sera Valeur pleine échelle de l'intégrateur 28 Pour un convertisseur bipolaire, l'injection de courant sera (Valeur pleine échelle de l'intégrateur)( + 8) LIMITES DE PRECISION DE CE TYPE DE CAN Les figures 6, 7, 8 et 9 montrent différentes structures possibles d'un convertisseur analogique numérique suivant le principe de la présente invention, pour une précision de 15 bits et 17 bits. Les principes mis en Jeu ne limitent en aucune manière la précision recherchée et peuvent être utilisés pour des convertisseurs de précision supérieure 16, 18, 20 bits et au delà, la seule limitation de précision venant de la stabilité des composants analogiques utilisés, tant à long terme qu'en température. -En ce qui concerne l'imprecision due à l'instabilité en température, celle-ci- peut être réduite en thermostatant les composants le's plus critiques, soit - Le CNA 31 de l'intégrateur numérique, - Les références de tension utilisées, - oe résistance R3 du montage, - Eventuellement le comparateur. PROCESSUS DE CALIBRATION Le processus de calibration est effectué sous contrôle d'un calculateur ou d'un microprocesseur, et à partir d'un standard de référence programmable. I1 pourrait bien sûr. être fait de man ère manuelle, mais le temps qu'il nécessiterait serait prohibitif pour être envisagé de manière réaliste. Dans le cas des figures 6 et 7, à chacune des 216 combinaisons en entrée de l'intégrateur numérique, il sera recherch, par des pesées successives sur le standard de tension, quelle est la valeur de la grandeur d'entrée Vin qui donne inégalité du comparateur. Cette valeur, représentéedans le code numérique choisi, sera ranvee dans la table de calibration à l'adresse donnée par la combinaison d'entrée de l'intégrateur numérique. Dans le cas des figures 8 et 9, le processus de calibration sera différent. On mettra en Vin successivement les 256 valeurs de tension possibles correspondant à des valeurs codées où les 7 bits moins significatifs sont nuls. Pour chacune de ces valeurs, on met sur l'entrée du CNA 31 la représentation binaire correspondante. Le processus de pesées successives appliqué alors au CNA 32 permet de déterminer la correction à effectuer pour obtenir l'égalité du comparateur. La représentation numérique de cette correction est alors rangée dans la table de calibration à l'adresse donnée par la combinaison d'entrée du CNA 31. EXEMPLES VARIES DE REALISATIONS PRATIQUES Reprenant chacun des trois constituants principaux du convertisseur général montré dans la figure 1, plusieurs exemples de réalisation pratique sont décrits pour chacun d'eux. INTEGRATEUR NUMéRIQUE - 1er exemple : C'est l'exemple déjà décrit précédemment où l'intégrateur numérique est constitué de plusieurs Convertisseurs Numériques Analogiques faible résolution associés d'une certaine manière (Voir figures 3 à 9). - 2ème exemple C'est l'exemple qui consiste à construire un intégrateur numérique à l'aide d'un réseau R - kR en utilisant la même architecture que les convertisseurs numériques analogiques classiques dans lequel, les valeurs des résistances ne sont pas dans un rapport 2, mais dans un rapport supérieur à 2 ; par exemple k = 2, 02 (architecture montrée par la figure 10). Le fait d'avoir des rapports de résistances de 2,02 et non pas de 2 comme dans un convertisseur classique, assure le recouvrement des différents pas. LraJustement des valeurs de résis tances peut alors se faire avec une précision de 1 %. L'erreur relative qui sera ainsi générée par rapport à la valeur vraie, est donc majorée par l'écart pris dans le pire cas, soit + (1+ 1 + 1 + 1 2,02 2,022 2,024 soit environ 2 X. Pour un convertisseur 16 bits, cet écart maximal est donc quantifiable sur un mot de Il bits et la table de correction à générer lors de la calibration, puis à mémoriser, représente donc au maximum, une table de 216 mots de il bits soit 65 K mots de il bits. En supposant que l'on applique unrapport de résistances de 2,002, la précision de l'ajustement des résistances est alors de 0,1 % et la table de calibration pour un convertisseur de 16 bits est alors au maximum de 65 K mots de 7 bits. SYSTEME DE DETERMINATION DE VALEUR INTEGRALE - ler exemple : C'est l'exemple décrit précédemment et qui consiste à effectuer une procédure de pesées successives sur les différents signaux logiques de l'intégrateur numérique. Voir les figures 6 à 9 des différents montages utilisant ce procédé. - 2ème exemple : C'est un exemple dans lequel la recherche de la valeur intégrale est faite par l'incrémentation d'un compteur 1,1,1 pouvant compter ou décompter. Un comparateur 110 indique dans quel sens doit s'effectuer le comptage, comptage'ou decomptage, et un aiguillage d'horloge 112 aiguille un signal d'horloge sur la fonction de comptage ou sur celle de décomptage suivant le sens de la comparaison. Ltavantage de ce procédé schématisé à la figure 11 est de pouvoir suivre l'évolution de la valeur analogique une fois celle-ci atteinte. Un tel procédé permet donc de faire conversion analogique -numérique de signaux de fréquence élevée, à condition que ces signaux permettent l'initialisation du convertisseur. - 3ème exemple : C'est un exemple qui consiste à scinder en deux la recherche de la valeur intégrale, les forts poids et les faibles poids étant déterminés en deux étapes par deux systèmes distincts. Un premier Convertisseur Analogique Numérique 121 ou 131 rapide mais de plus faible résolution, par exemple 8 bits, permet de déterminer les 8 bits de plus fort poids. I1 ne reste plus qu'à déterminer les bits de moindre poids restant. Plusieurs procédés sont alors possibles en leur appliquant le processus de pesées successives comme montré sur la figure 12, grâce à un comparateur 120 indiquant le sens de la comparaison entre les deux grandeurs ana logiques (celle d'entrée et celle générée par l'intégrateur numé rique) et à une logique à pesées successives 122 générant l'autr artie de la valeur intégrale en faisant une conversion avec un C A N rapide à partir de l'écart entre les deux grandeurs analogiques considéré amplifié par un facteur adéquat (256 dans l'exemple considéré où les 8 bits de plus forts poids ont été déterminés par le CAN131) comme montré à la figure 13, grâce a un amplificateur de différe ce 130 amplifiant la différence entre la grandeur analogique d'e trée et celle générée par l'intégrateur numérique et un autre coi vertisseur analogique numérique 132 recevant ladite différence amplifiée et générant à partir d'elle la partie faibles poids de la valeur intégrale. - 4ème exemple I1 s'agit d'un exemple où la recherche de la valeur intégrale est faite par un calculateur ou processeur, que celuici soit un microprocesseur, ou un minicalculateur. Dans ce cas, la procédure de recherche est liée au logiciel écrit dans ce processeur et peut être plus ou moins sophistiquée. Dans tous les cas, ce processeur aura besoin d'informations lui permettant de savoir si le critère entre les deux grandeurs analogiques est vérifié soit le résultat de la comparaison de ces deux grar deurs (dispositif de la figure 14 qui comprend un comparateur 14C indiquant le sens de la comparaison entre les deux grandeurs analogiques,celle d'entrée et celle générée par l'intégrateur numérique), soit une représentation numérique de ltécart entre ces deux grandeurs analogiques (dispositif de la figure 15 qui comprend un amplificateur de différence 150 amplifiant la différence entre les grandeurs analogiques, celle d'entrée et celle générée par l'intégrateur numérique , et un con vertisseur analogique numérique 151 convertissant l'écart entre les deux grandeurs analogiques préalablement amplifié). SYSTEMES DE CORRECTION NUMERIQUE Ceux-ci sont extrêmement nombreux, mais ils peuvent se regrouper en différents types - ler type : Utilisation pure et simple d'une mémoire qui mémorise intégralement les représentations numériques associer aux valeurs intégrales. C'est le procédé utilisé dans les figures 6 et 7. 2ème type : La mémoire ne contient que la table des corrections à effectuer sur les valeurs intégrales, cette correction étant faite soit par un additionneur, soit par un additionneur/ soustracteur. C'est le procédé utilisé dans les figures 8 et 9. - 3ème type Le système de correction est un processeur 160 qui effectue la correction selon un algorithme et avec des valeurs déterminées lors du processus de calibration. Ce procédé est le plus réaliste à utiliser pour faire une correction paramètrique en fonction d'un paramètre p dont le système reçoit l'indication sous forme numérique. I1 suffit d'avoir plusieurs tables pour différentes valeurs du paramètre ; par exemple, on peut faire une calibration pour chaque tranche de 10 entre O et 70 c et avoir ainsi un convertisseur ultra stable sur tout ce domaine de température. De plus, le processeur peut encore raffiner en faisant une interpolation sur les corrections à effectuer issues des deux tables adjacentes cernant la valeur de la température réelle. La figure 16 schématise ce procédé. Bien entendu, le processeur effectuant cette correction pourra être le calculateur même qui utilisera le résultat de la conversion. Les différentes tables pourront être mémorises aussi bien en mémoire vive, qu'en mémoire de masse : disques ou bandes magnétiques. TECHNOLOGIE UTILISEE Les différents constituants qui sont décrits précédem- ment peuvent être réalisés en diverses technologies - En composants discrets : peu favorable compte tenu du niveau technologique actuel. - En circuits intégrés : ce sera la technologie utilisée dans un premier temps pour réaliser des CAN sous forme de modules. - En technologie hybride : ce sera la technolocie qui permettra une réduction d'encombrement et de coût pour un inves tissement réduit. - En technologie monolithique intégrant tous les composants : le niveau de cette technologie permettra une généralisation des CAN haute résolution et faible coût. REVENDICATIONS 1/ - Convertisseur Analogique Numérique à haute réso lution recevant une grandeur analogique et générant avec une précision de 2 n une représentation numérique de la valeur de la grandeur analogIque, caractérisé en ce qu'il comprend - un intégrateur numérIque (11) recevant p signaux logiques (12) et générant une grandeur analogique (14), - un sste de détermination de la valeur intégrale recevant la grandeur analogique à convertir (15!etla grandeur. ana- logique générée par l'intégrateur numérique (14) et générant les signaux logiques (12) envoyés à l'intégrateur numérique (11), - un système de correction numérique (16) recevant les signaux logiques de la valeur intégrale (12) et générant les signaux logiques de la valeur vraie (17). 2/ - Convertisseur Analogique Numérique selon la revendication 1, caractérise en ce que l'intégrateur numérique (11) comprend plusieurs convertisseurs Numériques Analogiques de faible résolution (k bits) dont les grandeurs de sortie sont sommées avec pondération de manière à réaliser un intégrateur numérique de haute résolution à p bits (p). 3/ - Convetrtisseur Analogique Numérique selon la revendication 1, caractérisé encequel 'intégrateur numérique (11) est constitué suivant la même structure qu'un convertisseur numérique analogique à réseau R - kR où le facteur k est supérieur à 2. 4/ - Convertisseur Analogique Numérique selon la revendication 1 caractérisé en ce que le système de détermination de la valeur intégrale (13) comprend un comparateur (60) indiquant le sens de la comparaison entre la grandeur analogique d'entrée et celle générée par l'intégrateur numérique, une logique à pesées successives (61), 5/ - Convertisseur Analogique Numérique selon la revendication 1,caractérisé en ce que le système de détermination de la valeur intégrale (13) comprend un comparateur (110) indiquant le sens de la comparaison entre les deux grandeurs analogiques : celle d'entrée et celle générée par l'intégrateur numérique, 1 un aiguillage d'horloge (112) aiguillant un signal d'horloge sur la fonction de comptage ou sur celle de décomptage suivant le sens de la comparaison, un compteur décompteur (111). 6/ - Convertisseur Analogique Numérique selon la revendication 1 caractérisé en ce que le système de détermination de la valeur intégrale (13) comprend un comparateur (120) indiquant le sens de la comparaison entre les deux grandeurs analogiques : celle d'entrée et celle générée par l'intégrateur numérique, un convertisseur numérique à faible résolution (12 recevant la grandeur analogique en entrée et générant la partie forts poids de la valeur intégrale, une logique à pesées successives (122) générant l'autre partie de la valeur intégrale. 7/ - Convertisseur Numérique Analogique selon la revendication 1 > caractérisé en ce que le système de détermination de la valeur intégrale (13) comprend un convertisseur analogique numérique à faible résolution (131) recevant la grandeur analogique à convertir en entrée et générant la partie forts poids de la valeur intégrale, un amplificateur de différence (130) amplifiant 1E différence entre la grandeur analogique d'entrée et celle générée par l'intégrateur numérique, un autre convertisseur analogique numérique (132) recevant ladite différence amplifiée et générant à partir d'elle la partie faibles poids de la valeur intégrale. 8/ - Convertisseur Analogique Numérique selon la Revendication 1,caractérisé en ce que le système de détermination de la valeur intégrale, est adapté pour effectuer cette détermination en deux étapes une première étape consistant à déterminer les forts poids de la valeur intégrale, une deuxième étape consistant à déterminer les faibles poids de la valeur intégrale à partir de la différence amplifiée entre la grandeur analogique d'entrée et celle générée par l'intégrateur numérique. 9/ - Convertisseur Analogique Numérique selon la revendication 1,caractérisé en ce que le système de détermination de la valeur intégrale comprend un comparateur (140) indiquant le sens de la compa raison entre les deux grandeurs analogiques ; celle d'entrée et celle générée par l'intégrateur numérique, un processeur (141) dont la loi de recherche de la valeur intégrale correspond à un algorithme programmé et utIlisant l'informatIon donnée par le comparateur (140). 10/ - Convertisseur Analogique Numérique selon la revendication 1,caractérisé en ce que le système de détermination de la valeur intégrale comprend un amplificateur de différence (150) amplifiant la différence entre les grandeurs analogiques ; celle d'entrée et celle générée par l'intégrateur numérique, un convertisseur analogique numérique (151)convertissant l'écart entre les deux grandeurs analogiques préalablement amplifié par l'amplificateur (150) en une valeur numérique, un n processeur (152) exploitant la dite valeur nu- mérique pour déterminer la valeur intégrale recherchée suivant un algorithme programmé. 11/ - Convertisseur Analogique Numérique selon la revendication 1,caractérisé en ce que le système de correction numérique comprend une mémoire (62) dans laquelle a été enregistrée la table de calibration. 12/ - Convertisseur Analogique Numérique selon la revendication 1, caractérisé en ce que le système de correction numérique comprend une mémoire (81) contenant la table des corrections à effectuer sur la valeur intégrale, table préalablement enregistrée lors de la calibration, un additionneur/soustracteur (82) effectuant les corrections nécessaires. 13/ - Convertisseur Analogique Numérique selon la revendication 1, caractérisé en ce que le système de correction numérique comprend un processeur (160) effectuant la correction selon un algorithme et avec des valeurs déterminées lors du processus de calibration. 14/ - Convertisseur analogique Numérique selon l'une des revendications 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, Il, 12 ou 13, caractérisé en ce que le système numérique est paramètré en fonction d'un paramètre p dont il reçoit l'indication sous forme numérique.