Brevet FR2455323A1 — publié le 19801121

La présente invention concerne un appareil de visualisation à mémoire et, plus particulièrement, un appareil permettant de visualiser le signal de sortie d'une mémoire à accès direct destinée à la mémorisation de N lignes. De nombreux types d'appareils de visualisation sont connus dans la technique pour indiquer de façon appropriée à un observateur une condition constamment variable qui est détectée par un circuit détecteur électronique et traitée par un circuit logique. Les appareils de ce type ont des applications particulièrement importantes dans le domaine médical, où il se révèle souvent essentiel pour un médecin d'obtenir des indications claires, précises et immédiates d'une situation particulière. Les applications médicales des appareils de visualisation électroniques sont en extension continuelle. Le marché de vente de ces appareils est toutefois limité par leur prix important. Par exemple, pour la cardio-échographie en mode M, où un transducteur d'ultrasons sert à surveiller le mouvement du coeur, un oscilloscope à mémoire relativement complexe et croûteux, par exemple un Tektronix 607 ou un Hewlett-Packard 1321, a été classiquement utilisé comme moniteur de visualisation. L'invention se propose de produire un circuit d'affichage permettant de realiser un appareil de cardio-échographie en mode M pour un coût très inférieur aux coûts actuels, de sorte que ce type d'appareil pourra être mis entre les mains dtun nombre beaucoup plus important d'utilisateurs. Selon l'invention, il est proposé un circuit permettant d'afficher sur un dispositif de visualisation à analyse d'image un signal de sortie de balayage de transducteur en mode M constamment variable sous la forme d'une première multiplicité de lignes de données contenant chacune une seconde multiplicité de mots de données et représentant chacune un balayage du signal de sortie du transducteur à un temps de balayage particulier peu étendu, de façon que la ligne de données représentant le balayage le plus ancien soit périodiquement effacée et que la ligne de données représentant le balayage le plus récent soit visualisée. Le circuit comprend un circuit de mémorisation b accès direct possédant une première multiplicité d'éléments de mémorisation contenant chacun une ligne de données. Un compteur d'entrée d'avancement de mémoire à accès direct autorise le chargement de la mémoire à accès direct, une ligne de données après l'autre, et un compteur de sortie d'avancement-de mémoire à accès direct autorise la lecture séquentielle, dans la mémoire d'accès direct, d'un mot de données de chaque ligne pour chaque analyse d'image. De plus, il est prévu, selon l'invention, un moyen de mémorisation tampon et un moyen de décodage de puces de mémoire à accès direct pour établir une communication entre les compteurs d'entrée et de sortie d'avancement de mémoire à accès direct et la mémoire à accès direct. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description suivante d'un exemple de réalisation illustré par les dessins annexés, sur lesquels - la figure 1 représente un schéma de principe d'un circuit d'affichage constituant un mode de réalisation de l'invention; et - les figures 2a, 2b et 2c forment ensemble une vue schématique détaillée d'un.mode de réalisation choisi en exemple du circuit d'affichage de l'invention. On se reporte d'abord à la figure 1, qui présente un schéma de principe de l'appareil de commande d'affichage de l'invention. Un compteur 10 de ligne de début horizontale qui reçoit un signal de synchronisation verticale (Vert.) d'un circuit de synchronisation (non représenté) délivre un signal de sortie à un comparateur 12. Le signal de sortie indique quel élément, pris parmi deux cents éléments de lignes verticales, est l'élément de début dans l'affichage des informations. L'élément de début est décalé d'une unité à chaque fois que le compteur avance, en réponse à la réception d'un signal de synchronisation verticale. Le comparateur 12 reçoit également un signal d'entrée d'un compteur 14 de vérification de début. Le compteur 14 de vérification de début est remis à zéro avec chaque signal de synchronisation horizontale (Horiz.) et avance à une cadence de 3 MHz.Lorsque son signal de sortie est égal à celui du compteur 10 de ligne horizontale, le comparateur 12 délivre un signal de sortie à une porte ET désignée par la référence 16 qui reçoit également un signal d'horloge de 3 MHz. Le signal de sortie du comparateur 12 est également délivré à un circuit d'affichage, désigné par C & par exemple un dispositif d'analyse d'image d'un récepteur de télévision classique pour provoquer le lancement du faisceau du tube à rayons cathodiques. Le signal est également envoyé à un compteur 18 de sortie d'avancement de mémoire à accès direct. Le compteur 18 reçoit un pré-signal de charge d'un premier compteur 20 de mémoire a accès direct qui commande l'adresse de la première ligne d'information à retirer de la mémoire à accès direct. Le compteur 20 reçoit un signal de synchronisation verticale et entraîne un décalage unitaire pour chaque impulsion de synchronisation verticale. Le compteur 18 produit un signal de sortie à destination d'une mémoire tampon 22 faisant également fonction de multiplexeur et communiquant avec deux décodeurs 24 de puces de mémorisation a accès direct, lesquels communiquent eux-memes avec une mémoire à accès direct 25 constituée de façon typique de cent puces de mémorisation à accès direct. Un compteur 26 d'entrée d'avancement de mémoire à accès direct reçoit un signal de synchronisation verticale et produit un signal de sortie en réponse au signal de synchronisation verticale afin de provoquer l'introduction en séquence d'une ligne de données dans la mémoire accès direct en une position relative qui est déterminée par la valeur de comptage présente dans le compteur. Cette position subit un décalage unitaire avec chaque impulsion de synchronisation verticale reçue par le compteur. A chaque puce de mémorisation a accès direct sont associés un convertisseur analogique-numérique d'entrée 27, un çonvertisseur numérique-analogique de sortie 29 et un compteur adresses 31. Le compteur d'adresses reçoit des signaux d'entrée d'un compteur de lignes 3? et d'un multiplexeur 35. Le multiplexeur 35 reçoit un signal de synchronisation verticale et un signal de synchronisation verticale inversé (Vert.), ainsi qu'un signal de synchronisation horizontal et un signal d'entrée venant d'une horloge de 13 NHz désignée par la référence 37. On se reporte maintenant'aux figures 2a, 2b et 2c qui, dans leur ensemble, représentent une vue détaillée d'un circuit de commande d'affichage selon l'invention destiné à etre utilisé avec un dispositif d'affichage à analyse d'image classique et un appareil de mémorisation à accès direct classique. Les fils de cabrage reliant des parties contiguës se trouvant sur des figures différentes sont indiqués par les lettres a, b, ...,q qui sont associées à des indices 1 et 2 lorsqu'il s'agit de relier les figures 2a et 2b et à des indices 3 et 4 lorsqu'il s'agit de relier les figures 2b et 2c. Les divers numéros de référence qui sont indiqués ci-après se rapportent à des composants fabriqués par "Texas Instruments", "National Semiconductor" ou "Intel" et sont communs à tous ces composants dans l'industrie. Comme on peut le voir sur la figure 2c, un compteur 100 de ligne de début horizontale est constitué par une puce de circuit intégré "74193", désignée sur la figure par la référence 102, qui reçoit un signal de synchronisation verticale d'un circuit de synchronisation non représenté. La sortie Co de la puce 102 est connectée à l'entrée Ck d'une puce de circuit intégré "74193", désignée sur la figure par la référence 104. La borne 7 de la puce 102 et les bornes 6 et 7 de la puce 104 sont respectivement connectées aux entrées d'une porte ET 106 qui produit un signal de sortie désigné sur la figure par la référence EFF. Ce signal est également renvoyé aux entrées de charge respectives (désignées sur la figure par "ch") des puces 102 et 104 via un inverseur 108. On note que, selon un mode de réalisation de l'invention, il est prévu un dispositif d'affichage de signaux de sortie de télévision. La fonction du circuit présentement décrit est de permettre d'obtenir,avec ce dispositif d'affichage,des informations analogues à celles obtenues à l'aide d'un oscilloscope à mémoire. Dans l'exemple considéré, la mémoire est formée de deux cents éléments pour chaque ligne horizontale, N lignes horizontales étant prévues. Le fonctionnement du circuit est commandé par un certain nombre de compteurs, comme le compteur de ligne de début horizontale qui indique l'élément de départ dans les lignes horizontales parmi les deux cents éléments dans lesquels la mémoire à accès direct contient l'information. La ligne horizontale est formée de cent éléments suivant ce point de départ. Ainsi, la mémoire à accès direct est "décalée" pour commencer au point choisi. Chaque signal de synchronisation verticale traverse le compteur afin de le faire avancer pour que la mémoire soit décalée d'un élément. Un compteur de vérification de début coopère avec le compteur de ligne de début horizontale et est remis à zéro par chaque impulsion de synchronisation horizontale qui commence de le faire avancer à une cadence de 3 MHz. Lorsque le signal de sortie du compteur de vérification de début est égal à celui du compteur de ligne horizontale, le faisceau du tube à rayons cathodiques est déplacé de façon venir au début de la ligne où la mémoire à accès direct produit l'affichage de l'information. Dans le même temps, un signal d'affichage de début valide le fonctionnement de la mémoire à accès direct, ce qui permet d'extraire des données et de les transmettre au tube à rayons cathodiques. Comme on peut le voir sur la figure 2b2 un signal de synchronisation verticale est délivré a l'entrée Clc d'une puce "74193" désignée sur la figure par la référence 110 qui, avec une autre puce 't74193" désignée par la référence 1i2, forme un premier compteur de mémoire à accès direct. Les signaux d'entrée EFF appliqués respectivement aux puces 110 et 112 proviennent respectivement de portes OU 114 et 116 qui reçoivent le signal EFF délivré par la porte ET 106.Les bornes 3, 2, 6 et 7 des puces 110 et 112 sont respectivement connectées aux bornes 1!5, la 10 et 9 de deux puces "74193" désignées par la figure par les références 120 et 122 qui, ensemble, forment un compteur de sortie d'avancement de mémoire à accès direct. Les signaux des sorties 2 et 7 des puces 110 et 112 sont respectivement délivrés à des entrées de portes ET 124 et 126 dont les signaux de sortie sont respectivement envoyés > comme deuxièmes signaux d'entrée, aux portes OU 114 et 116. Le signal de sortie de la porte OU 114 est additionné au signal d'entrée arrivant à l'entrée Ck de la puce 112. Comme on peut le voir sur la figure 2a, un signal de synchronisation horizontale est envoyé à la borne 5 d'une puce "74121" désignée sur la figure par la référence 130 dont le signal de la sortie Q est envoyé à l'entrée EFF d'une puce "7476/2" désignée sur la figure par la référence 132. Le signal de la sortie Q de la puce 132 est lui-mme envoyé à l'entrée EFF d'une puce "74193" désignée sur la figure par la refé- rence 134 qui, avec une seconde puce "74193" désignée par la référence 136 et deux puces "9324" respectivement désignées par les références 138 et 140 sur la figure, constitue un compteur de vérification de début et un compa- rateur.La puce 134 reçoit également un signal d'horloge venant de la sortie d'une porte ET 141 qui reçoit un signal d'horloge de 3 MHz, ainsi qu'un signal de validation ENM. La sortie Co de la puce 134 est connectée à l'entrée Ck de la puce 136. Les bornes 3, 2, 6 et 7 des puces 134 et 136 sont respectivement connectées aux bornes 10, 11, 12 et 13 des puces 138 et 140. Les bornes 15 et 2 de la puce 138 sont elles-mEmes connectées aux bornes 9 et 7 de la puce 140. La borne 14 de la puce 140 est connectée via un inverseur 142, à une entrée EFF d'une puce "7476/2" désignée par la référence 145 sur la figure et à l'entrée Ck de la puce 132. Le signal de sortie de la porte ET 14lest également envoyé à I'enrrée-Ck de la puce 120 et à l'entrée Ck d'une puce "74193" désignée sur la figure par la référence 144 qui, avec une seconde puce "74193" désignée sur la figure par la référence 146, définit un compteur de ligne horizontale. La borne Co de la puce 144 est connectée à la borne Ck de la puce 146 La borne 6 de la puce 144 et les bornes 2 et 6 de la puce 146 sont chacune connectées à des entrées d'une porte ET 148 dont le signal de sortie est envoye, via un inverseur 150 > à la borne 1 d'une puce 145.Le signal de sortie de la porte ET 148 est également envoyé à une entrée d'une porte OU 152, qui reçoit également un signal d'entrée de la sortie Q se trouvant à la borne 15 de la puce 145. Le signal de la sortie Q de la puce 145 est également envoyé à une-entrée d'une porte ET 154. La sortie de la porte OU 152 est connectée à la borne 14 de la puce 144 et à une entrée d'une deuxième porte OU 156 qui reçoit également en entrée le signal de sortie d'une porte ET 158 recevant elle-même respectivement ses signaux d'entrée des bornes 2 et 7 de la puce 120. Le signal de sortie de la porte ET 158 est également envoyé à l'entrée Gk de la puce 122. Le signal de sortie de la porte OU 156 est envoyé, comme signal d'entrée EFF, à la borne 14 de la puce 120. Les bornes 3, 2 6 et 7 des puces 120 et 122 sont respectivement connectées aux bornes 12, 9, 5 et 2 de puces "8093" désignées sur la figure par les références 170 et 172 qui avec des puces identiques 174 et 176, font fonction de mémoire tampon et de multiplexeur entre les compteurs d'entrée et de sortie de mémoire à accès direct et le décodeur 180 de puces de mémoire à accès direct qui est constitué d'une puce "74154 OD" et d'une puce "74154 CS" respectivement désignées par les références 182 et 184 sur la figure 2c. Deux puces "7490" désignées par les références 190 et 192 sur la figure qui définissent ensemble un compteur d'entrée de mémoire à accès direct reçoivent chacune à leurs bornes respectives 6 et 7 le signal d'entrée EFF venant de la porte ET 106. La puce 190 reçoit un signal de synchronisation verticale à sa borne 14 d'entrée Ck. Ce signal de synchronisation verticale est également envoyé à la borne 13 de chacune des puces 174 et 176 et, via un inverseur 186, aux entrées de commande 13 des puces 170 et 172. Les bornes 12, 9, 8 et 11 de chaque puce 190, 192 sont respectivement connectées aux bornes 12, 9, 5 et 2 de chaque puce 174, 176. Les bornes 11, 8, 6 et 3 des puces 170 et 174 sont respectivement connectées aux bornes 11, 8, 6 et 3 des puces 172 et 176. Les bornes 11, 8, 6 et 3 des puces 170 et 174 sont respectivement connectées aux bornes 22, 23, 21 et 20 de la puce 182. Les bornes 3, 6, 8 et 11 des puces 172 et 176 sont connectées aux bornes 20, 21, 22 et 23 de la puce 184. Les bornes 19 et 18 des puces 182 et 184 reçoivent respectivement les signaux de sortie des portes ET 153 et 154. Les portes ET 153 et 154 reçoivent un signal de synchronisation verticale inversé et la porte ET 153 reçoit un signal Q d'un compteur HO (non représenté). Comme cela a été noté précédemment, la porte ET 154 reçoit également un signal de la sortie Q de la puce 144. Les puces 182 et 184 du décodeur de mémoire à accès direct communiquent elles-memes avec une mémoire à accès direct. Une sortie de chacune des puces 182 et 184 est reçue par une puce de mémorisation à accès direct. Ainsi, un nombre total de cent puces de mémorisation à accès direct sont couplées aux puces 182 et 184 de décodage. Bien entendu, lthomme de ltart peut apporter, sans sortir du cadre de llinvention, diverses modifications au circuit qui vient d'etre décrit uniquement à tl-re d'exemple non limitatif de l'invention. REVENDICATIONS 1. Circuit destiné à afficher un signal de sortie de balayage de transducteur en mode M constammant variable sur un dispositif de visualisation à analyse d'image associé à un circuit de synchronisation le signal de sortie de balayage se présentant sous la forme d'une première multiplicité de lignes de données contenant chacune une deuxième multiplicité de mots de données et représentant chacuneun balayage du signal de sortie du transducteur à un temps de balayage étroitement rapproché particulier, de sorte que la ligne de données représentant le balayage le plus ancien est périodiquement effacée et qu'une ligne de données représentant le balayage le plus récent est visualisée, le circuit étant caractérisé en ce qu'il comprend un moyen qui reçoit des données représentant des balayages successifs d'un signal de sortie de transducteur d'ultrasons en mode M, un moyen de mémorisation à accès direct comportant une première multiplicité d'éléments de mémorisation qui contiennent chacun une ligne de ladite première multiplicité de lignes de données représentant un échantillon du signal de sortie du transducteur d'ultrasons en mode M, un moyen de comptage de ligne de début horizontale qui reçoit un signal de synchronisation verticale du circuit de synchronisation et produit un premier signal de sortie indiquant la position horizontale relative à laquelle une série d'informations visualisées commence, un moyen de comptage de vérification de début qui reçoit un signal de synchronisation horizontale et un signal d'horloge du circuit de synchronisation et qui produit un deuxième signal de sortie indiquant la position horizontale à laquelle le faisceau d'analyse d'image du dispositif de visualisation est couramment placé, un moyen comparateur qui reçoit le premier et le deuxième signal de sortie et qui produit un signal de visualisation de début lorsque le premier et le deuxième signal de sortie indiquent la même position horizontale, un premier moyen de mémorisation de comptage d'accès direct qui produit un troisième signal de sortie, un moyen de comptage de sortie d'avancement de mémoire à accès direct qui reçoit le signal de visualisation de début dudit moyen comparateur et qui a pour fonction, en réponse à ce signal, de produire un quatrième signal de sortie représentant des instructions destinées au moyen de mémorisation à accès direct et commandant une lecture séquentielle, à raison d'un mot de données de chaque ligne de données pendant chaque analyse d'image commençant à un mot de données qui est contenu dans une ligne de données indiquée par le troisième signal de sortie, et un moyen de comptage d'entrée de mémoire à accès direct qui reçoit le signal de synchronisation verticale du circuit de synchronisation et qui produit un cinquième signal de sortie ayant pour fonction de charger une ligne de données représentant le balayage le plus récent dans le moyen de mémorisation à accès direct au niveau d'un élément de mémorisation qui est déterminé par le troisième signal de sortie, de façon que, à la réception de chaque signal de synchronisation verticale, une ligne de données soit mémorisée dans des éléments séquentiels de ladite première multiplicité d'éléments de mémorisation. 2. Circuit selon la revendication 1, caractérise en ce qu'il comprend une mémoire tampon qui reçoit le quatrième et le cinquième signal de sortie afin d'en réaliser le multiplexage et qui produit un sixième signal de sortie, et un moyen de décodage de mémoire à accès direct qui reçoit le sixième signal de sortie et qui a pour fonction de décoder le sixième signal de sortie en instructions d'adresses et de délivrer les instructions d'adresses au moyen de mémorisation à accès direct.