Brevet FR2460506A2 — publié le 19810123

FR 2460506 A2 19810123 FR 7917171 A 19790702 La présente invention concerne un dispositif antifraude associable aux organes de lecture et d'écriture d'un microprocesseur dans une mémoire morte programmable décrits dans la demande de brevet principale à laquelle se rattache le présent certificat d'addition. Dans la demande brevet principale on a décrit un support d'information portatif pour la mémorisation et le traitement d'information caractérisé en ce qu'il comprend un microprocesseur associé à au moins une mémoire morte programmable le microprocesseur comprenant des organes d'écriture et de lecture dans des parties de la mémoire morte programmable ainsi que des organes de réception ou d'émission des informations à écrire ou à lire dans la dite mémoire morte programmable.Le dit support d'information étant au plus caractérisé en ce que les organes de lecture et d'é- criture comprennent des premiers moyens de reconnaissance d'une clé d'habilitation associés d'une part à des deuxièmes moyens pour mémoriser dans une zone de la mémoire morte programmable un bit d'erreur lorsque la clé est fausse et d'autre part à des troisièmes moyens pour mémoriser un bit d'accès dans une autre zone de la mémoire morte programmable lorsque la clé est bonne. Dans le dispositif décrit dans la demande de brevet principale, l'inventeur avait attiré l'attention sur le fait qu'il était impératif dans certaines applications, de protéger l'accès à une mémoire permanente PR~M par une clé d'accès associée à certains droits de lecture ou d'écriture dans des zones spécifiques. L'art antérieur est abondamment fourni de dispositifs permettant de dissuader des fraudeurs qui cherchent à découvrir la clé d'accès à une mémoire par essais successifs. Parmi ces dispositifs, le plus connu est sans doute celui qui mémorise d'une façon permanente les erreurs de clés et bloque le fonctionnement dès que le nombre des erreurs dépasse une valeur prédéterminée. Cependant, ce dispositif est inefficace s'il est utilisé seul.En effet, l'observation des variations de courant d'écriture dans la mémoire permet de déterminer avec précision le passage d'une clé bonne, à condition de limiter correctement ce courant de façon qu'un enregistrement des erreurs ne puisse se produire. Ce problème a été résolu dans la demande de brevet principale par l'utilisation d'un fonctionnement symétrique du microprocesseur avec auto-vérification des écritures par celui-ci. De cette façon, il y a toujours écriture dans la mémoire que la clé d'accès soit bonne ou mauvaise, le fraudeur ne peut donc être informé sur les résultats des actions qu'il entreprend. Lors d'une écriture, ce dispositif est parfait, puisque la mémoire doit être modifiée de toute façon. La symétrie est assurée par l'utilisation d'un bit d'erreur ou d'un bit associé dans le mot à écrire. Lors d'une lecture, si l'on veut protéger l'accès avec une clé, il est donc nécessaire d'écrire au préalable en mémoire dans une zone réservée à cet effet. De cette manière, tous les accès sont ainsi mémorisés au niveau d'une mémoire d'accès, ce qui constitue un avantage lorsqu'il s'a git de limiter le nombre des lectures protégées. Par contre, ce fonctionnement est pénalisant au niveau de la mémoire puisqu'il requiert une place relativement importante. D'autre part, il est inapplicable lorsque les accès doivent 'être protégés en lecture pendant un temps indéfini tant que la mémoire de travail n'est pas pleine. Le dispositif de l'invention objet de la présente demande d'ad dition résoud ce problème en rajoutant aux dispositifs de mémori sation décrits dans la demande de brevet principale une mémoire d'accès et une mémoire d'erreur effaçable électriquement. L'invention-sera mieux comprise à l'aide de la description faite au regard des dessins qui vont suivre. La figure 1 est une représentation du dispositif, objet du pré sent certificat d'addition. La figure 2 est un organigramme montrant les actions qu'il est nécessaire d'entreprendre pour écrire un bit symétrique. La figure 3 est un organigramme montrant les opérations néces saires au comptage des erreurs et des accès. Le support d'enregistrement représenté à la figure 1 comprend outre le microprocesseur 1 et la mémoire morte programmable 2 de la demande de brevet principale les mémoires d'erreurs et d'accès 3 et 4. Les mémoires d'erreurs et d'accès peuvent être de dimension quelconque mais il est impératif qu'elles soient effaçables élec triquement par l'action exclusive du microprocesseur. Le caractère exclusif veut dire que ces mémoires ne doivent pas pouvoir être effacées par des dispositifs extérieurs au support d'enregistrement. Ceci pourra être obtenu par des dispositifs de verrouillage mis en oeuvre par programmation et qui ne font donc pas partie de l'invention. On notera que les mémoires 3 et 4 sont directement connectées au bus de donnée et d'adresse reliant le microprocesseur 1 à la mémoire PR#M 2, ce bus portant la référence 34 sur la figure 5 de la demande de brevet principale. On pourra utiliser pour constituer les mémoires 3 et 4 des mémoires du type EAR~M abréviation du terme anglo-saxon "Electrically Alterable Read Only Memory". Pour plus d'informations sur ces mémoires on pourra se reporter au livre intitulé : "Les microprocesseurs" de Rodnay Zaks et Pierre le Beux édité par Sybex - 313, rue Lecourbe - 75015 PARIS, pages 77 à 81. Le fonctionnement du dispositif peut revêtir plusieurs formes, différentes, réalisées chacune à l'aide d'un programme inscrit dans la mémoire de commande 20 fig. 5 de la demande de brevet principale et illustré par les organigrammes des figures 2 à 4. Dans le cas de la figure 2 (étape 100), au début, la mémoire d'accès est effacée. A l'étape 101, le microprocesseur vérifie que l'accès demandé est réalisé avec la bonne clé. Si la clé est bonne, un bit d'information est écrit dans la mémoire d'accès (étape 102) par contre, si la clé n'est pas bonne, ce bitd'information est écrit dans la mémoire d'erreur (étape 104). Les étapes 103 et 105 consis tent à vérifier si un bit a bien été écrit dans l'une ou l'autre mémoire; il y a erreur si aucune écriture n'a eu lieu. Ce mode de fonctionnement se caractérise par la symétrie des actions entreprises que la clé soit bonne ou mauvaise. L'effacement préalable de la mémoire d'accès permet de réutiliser cette zone à chaque lecture sans limitation. La figure 3 est une variante d'utilisation des mémoires d'erreur et d'accès pour stocker le nombre exact d'erreurs de clés. L'étape 106 de début d'opération consiste à lire et à stocker le contenu des mémoires d'erreurs et d'accès dans un des registres A et B du microprocesseur représenté à la figure 5 de la demande de brevet principale. A l'étape 107, la clé est vérifiée, s'il s'agit d'une bonne clé, le contenu de la mémoire d'accès est effacé étape 108. Lt compteurd'accès contenu dans le registre A est incrémenté d'une unité et réécrit dans la mémoire d'accès à l'étape 109. S'il s'agit d'une mauvaise clé, la mémoire d'erreur est effacée à l'étape 111, le compte d'erreurs est incrémenté d'une unité dans le registre B et réécrit dans la mémoire d'erreur à l'étape 112. Les étapes 110 et 113 consistent à vérifier que l'écriture a bien eu lieu. Pour conserver la symétrie de fonctionnement, il est souhaitable d'utiliser un code n parmi m pour l'inscription des comptes d'erreur et d'accès avant et après incrémentation. L'exemple qui vient d'être donné d'une réalisation préférée de l'invention est nullement limitatif; il est bien évident que l'homme de l'art pourra concevoir d'autres modes de réalisation sans pour autant sortir du cadre même de l'invention. REVENDICATIONS 1 - Support d'information portatif pour la mémorisation et le traitement d'information selon la revendication