Brevet FR2460525A1 — publié le 19810123

"Mémoire dynamique de circulation d'information" L'invention concerne une mémoire dynamique de circulation d'information munie d'une boucle de réglage adaptatif et comportant un dispositif de transfert de charge avec un corps semiconducteur comportant une couche semi- conductrice de premier type de conduction, la mémoire ayant une entrée pour introduire localement dans la couche semiconductrice de l'information sous forme de paquets de charge de signal, ainsi qu'une sortie pour lire ladite information dans un autre endroit de la couche, alors qu'au moins une face de la couche semiconductrice est munie d'électrodes de commande pour engendrer, à l'aide de signaux d'horloge polyphase's, des champs électriques dans la couche semiconductrice à l'aide desquels des paquets de charge de signal formés sur l'entrée peuvent être trans- portés vers la sortie, dans une direction parallèle à la couche, ledit réglage adaptatif ayant lieu dans une boucle formée entre la sortie et l'entrée dudit dispositif de transfert de charge. Un dispositif de transfert de charge est un registre à décalage analogique qui n'est pas tout- à-fait idéal et qui transporte des échantillons de signal, sous forme de paquets de charge, depuis l'entrée vers la sortie du dispositif. Un tel registre à décalage analogique est utilisable comme mémoire dynamique de circulation d'information lorsque l'information qui est présente dans le dispositif de transfert de charge, est ramenée vers l'entrée de ce dispositif à travers un circuit de restauration qui, entre autres, quantifie le signal. Ladite information circule alors dans une boucle fermée. Les opérations que doit effec- tuer le circuit de restauration sont fonction des erreurs qui, dans le signal à traiter sont introduites, par le dispositif de transfert de charge, ainsi que du nombre de niveaux de quantification. Généralement, la restauration du signal est indispensable avant que l'erreur totale dans ledit signal ne devienne supérieure à un demi-pas de quantification. Le signal atteint alors par restauration sa valeur originale. Une telle mémoire dynamique de circulation d'information est connue par exemple de la publication "IEEE Transactions on Electron Devices", Volume ED-23, NO 2, page 89, figure 8, parue en Février 1967. Dans la mémoire connue, en question, la boucle de réglage adaptatif com- porte entre autres un comparateur ainsi qu'un dispositif fictif de transfert de charge. La sortie du dispositif de transfert de charge est raccordée à une des entrées du com- parateur dont l'autre entrée est raccordée à la sortie du dispositif fictif de transfert de charge. La sortie du com- parateur est couplée à l'entrée du dispositif de transfert de charge, entrée qui est couplée également à la source fournis- sant le signal à traiter. Dans la mémoire connue en question, une source de tension de référence est raccordée à l'entrée du dispositif fictif de transfert de charge. Ladite source fournit une tension constante dont la valeur se situe au milieu entre le niveau de signal le plus élevé et le niveau de signal le plus bas du signal d'entrée. Lorsque le niveau de signal le plus élevé correspond à la valeur logique 1 et que le niveau de signal le plus bas correspond à la valeur logique 0, le signal qui est débité par la source de tension de référence correspond donc à la valeur lh. On suppose maintenant que lors de son passage par le dispositif fictif de transfert de charge, la tension de référence W subit les mêmes erreurs que le signal à traiter lors de son passage dans ledit dispositif de transfert de charge. Chaque échantillon de signal qui à l'entrée du dispositif de transfert de charge était supérieur à la char- ge de référence ô, est à la sortie de ce dispositif également supérieur à la valeur que ladite charge de référence 'y a en- core après son passage par le dispositif fictif de transfert de charge. Chaque échantillon de signal qui, à l'entrée du dispositif de transfert de charge était inférieur à la charge de référence W, est à la sortie de ce dispositif, également inférieur à la valeur que la charge de référence W a encore après son passage par le dispositif fictif de transfert de charge. Après que le comparateur a constaté les faits cités ci-dessus, il décide de fournir à la sortie du dispositif de transfert de charge soit un signal logique correct 1 ou un signal logique correct o. 3 Oette mire dyzeque cmue et affectée par l'inconvàat qoe sulei la,r'm'n dcnireau mni ' est carge. TaecÉs, les "isa- ces" caaebes des psque1b de di4 de sL pae E4pxt ailnhui mD re soit pa As dains le bt de pcwoir a#iqer des niveaux de quantification. L' inrion a pour bÈ de imédier aoc iNmets ciés ci-des- sm eet izeaquae Ence qu la boucle de rld adatif de la mnre ca- fone à l' irentzb compte des myeas pr spmÉe ua BEier paguet de cai prolptionel Aà ua remier niveau de i cérere etun ed laqeb de cdhepica umel àm de"e niOude iéféremes àuae péaiim rtiqmemt idilie c'Ulxaget de chape de sig autit deis l'edtrée wes lasortie di dispoit'f de tmaert de chage, alors q3e 3aim biar de ig_ a Tiif capatte x ciwit qii.t l'mjlnde s aqets de dette de sigeL pr xrt àl' aIl ituie des preier deuine atla de derC et qi impose égdoent ax Epfets de diarE de sûrl la même cBééàm qe deviât si- bir Jed pemer et dedoe çl de dBai par %e Omes à leur valeur originale. A remarquer que l'envoi de deux paquets dif- férents de charge de référence en mime temps que l'en- voi des paquets de charge de signal par un mime dispos- tif de transfert de charge est déjà connu du brevet d'Etats Unis d'Amérique n 4 143 285 du 6 Mars 1979 (White, Rockwell Incorporation) o cette technique est utilise dans un circuit de compensation de courant de reflux destiné à un circuit de transfert de charge. La description suivante, en regard des des- sins annexés, le tout donné à titre d'exemple, fera bien comprendre comment l'invention peut être réalisée. La Fig. la illustre un exemple de réalisa- tion d'une mémoire dynamique de circulation d'informa- tion conforme à l'invention. La Fig. lb illustre un mode de réalisation possible d'un dispositif de transfert de charge à utiliser dans la mémoire concernée par la Fig. la. La Fig. 3 illustre l'allure des signaux d'horloge utilisés. La Fig. 4 illustre un deuxième exemple de réalisa- tion de la mémoire conforme à l'invention. La mémoire dynamique selon la Figure la comporte un dispositif de transfert de charge 100, un premier cir- cuit commutateur 140, un premier circuit de maintien 21, un deuxième circuit de maintien 20, un troisième circuit de maintien 22, un convertisseur analogique-numérique 30, un convertisseur numériqueanalogique 50 aineiqu'undeuxième circuit commutateur 40. Le premier montage en série est formé par le premier circuit commutateur 140 et le dispositif de transfert de charge 100. De son c8té, le deuxième montage en série est formé par le deuxième circuit commutateur 40 et le convertisseur numérique-analogique 50. La sortie 43 de ce deuxième montage en série est raccordée à l'entrée 72 du premier montage en série. L'entrée 71 du premier cir- cuit commutateur 140 est raccordée à un point de potentiel constant à travers la source de tension,-de référence 63. La sortie 70, du premier circuit commutateur est raccordée à l'entrée de commande 9 du dispositif de transfert de charge 100. La sortie 14 de ce dispositif 100 est raccordée aux entrées des premier, deuxième et troisième circuits de main- tien 21, 20 et 22. La sortie 29 du deuxième circuit de main- tien 20 est raccordée à une première entrée de commande du convertisseur analogique-numérique 30. La sortie 31 du pre- mier circuit de maintien 21 est raccordée à l'entrée de signal du convertisseur analogique-numérique 30. De son côté la sortie 32 du troisième circuit de maintien 22 est raccordée à une deuxième entrée de commande du convertisseur analogi- que-numérique 30. L'entrée de signal d'horloge 26 du deuxième circuit de maintien 20 est raccordée à la sortie du géné- rateur de tension d'horloge 61 à laquelle est fourni le signal d'horloge ayant la phase F4. L'entrée de signal d'horloge 27 du premier circuit de maintien 21 e-st raccordée à la sortie dudit générateur 61 à laquelle est fourni le signal d'horloge ayant la phase F3. De son côté, l'entrée de signal d'horloge 28 du troisième circuit de maintien 22 est raccordée à la sortie dudit générateur 61 à laquelle est fourni le signal d'horloge ayant la phase F2. L'entrée de signal d'horloge 35 du convertisseur analogique-numé- rique 30 est raccordée à la sortie du générateur 61 à laquelle est fourni le signal d'horloge ayant la phase F7. La sortie 33 du convertisseur analogique-numérique 30 est raccordée à l'entrée du signal du convertisseur numérique- analogique 50. La sortie de commande 36 du convertisseur analogiquenumérique 30 est raccordée à l'entrée de commande F8 du convertisseur 50. L'entrée de commande 51 de ce dernier est raccordée à la source de tension de référence 62, notam- ment à sa sortie qui reçoit la tension de référence Vl. L'en- trée de commande 52 du convertisseur numérique-analogique 50 est raccordée à la source précitée 62, notamment à sa sortie qui reçoit la tension de référence V2. La sortie 53 du con- vertisseur numérique-analogique 50 est raccordée à un contact de commutation du deuxième circuit commutateur 40. Le contact de commutation 44 est raccordé à ladite source 62 notamment à sa sortie qui reçoit la tension de référence Vl. Le contact de commutation 45 du deuxième cir- cuit commutateur 40 est raccordé à la source 62, notamment à sa sortie recevant la tension de référence V2. L'entrée de commande 41 du deuxième circuit commutateur 40 est raccordée à la sortie du générateur de tension d'horloge 61 o appa- rait la tension d'horloge ayant la phase F6. L'entrée de com- mande 42 du deuxième circuit commutateur 40 est raccordée à la sortie dudit générateur 61 o apparaît la tension d'hor- loge ayant la phase F5. La sortie 43 du deuxième circuit commutateur 40 est raccordée d'une part au contact de commuta- tion 72 du premier circuit commutateur 140 et d'autre part à la sortie 200 de la mémoire. Le dispositif de transfert de charge 100 est réalisé par exemple de la façon illustrée schématiquement sur la figure lb. Il comporte un corps semi- conducteur avec une couche semiconductrice 2, par exemple en silicium de type de conduction n. Au moins sur une face de ladite couche semiconductrice 2 sont élaborées plusieurs électrodes de commande 10, 11, 12, 13. A travers les conducteurs 14'et 16, les électrodes de commande 10 et 12 sont raccod6es à la source de tension de commutation 60, notamment à sa sortie recevant le signal d'horloge ayant la phase e1- A travers les conducteurs 15 et 17, les électrodes de commande 11 et 13 sont raccord6es à la sortie du générateur 60 qui fournit le signal d'horloge ayant la phase 02' Sur ladite couche semiconductrice 2 est élabo- r6e une couche isolante3. La zone d'entrée diffusée 4 et l'Iectrode entr6e forment ensemble l'entrée de commande du dis- positif de transfert de charge 100. La zone de sortie diffuesée 5 et l'électrode de sortie 14 forment ensemble la sortie dudit dispositif 100. Ce dernier est par exemple du genre décrit dans la demande de brevet français publiée sous le N 2 406 288. Dans la m6moire conforme à l'invention, il est possible aussi d'utiliser d'autres dispositifs de transfert de charge, tels ceux décrits dans les brevets français délivrés sous les N 2 010 994 et 2 157 972 de même que dans la publication "Electronics", pages 50 A 59, parue le 21 Juin 1971. En guise de ckrcuits de maintien 20, 21 et 22, il est possible d'utiliser par exemple des circuits d6crits dans la publication "IEEE Journal of Solid-State Circuits", Volume Sc-12 N 3, page 233, figures 4 et 5, parue en Juin 1977. En guise de convertisseur analogique-num6rique 30, il est possible d'utiliser par exemple un circuit décrit dans la publication "Digest of Technical Papers, ISSCC", pages 38, 39, parue le 12 F6vrier 1975. Enfin, en guise de convertisseur numérique-analo- gique 50, il est possible d'utiliser par exemple un circuit d6crit dans la publication "Digest of Technical Papers, ISSCC" pages 202 et 203, parue le 20 F6vrier 1976. Dans la mémoire répondant A la figure la, la boucle de restauration r6glage adaptative, comporte un commutateur analogique 140, les circuits de maintien 20, 21 et 22, le convertisseur analogique-numérique 30, le convertisseur num6rique-analogique 50 ainsi que le deuxième circuit com- mutateur 40. Les circuits de maintien 20 et 22 éliminent dans le signal de sortie du dispositif de transfert de charge 100 les tensions de référence non correctes V' (+) et V' (-) et appliquent ces tensions de référence aux entrées respectives 29 et 32 du convertisseur analo- gique-numérique 30 jusqu'à l'arrivée de nouveaux signaux de référence à la sortie du dispositif de transfert de char- ge 100. L'emploi du circuit de maintien 21 est indispensable pour retenir le signal au cours de la conversion analogi- que-numérique. Le convertisseur analogique-numérique 30 donne un mot de code binaire qui est l'équivalent quantifié de l'endroit occupé par le signal de tension V' (in) entre les deux tensions de référence V' (+) et V' (-), voir la Figure 2. Ledit mot de code n'est donc pas représentatif pour la valeur absolue du signal de tension V' (in). Ce mot de code binaire dans ce cas le mot 01, est, dans le convertisseur numérique- analogique 50, converti en une tension analogique V (in) qui, entre les tensions de référence correctes V (o) et V (-) occupe maintenant la même position que la tension quantifiée V' (in) occupait entre les tensions de référence non correctes V' (+) et V' (-), voir la figure 2. Un même décalage Off-set ou une même atténuation que les tensions V (in), V (+) et V (-) subissent entre l'entrée du dispositif de transfert de charge et l'entrée et les entrées de commande du convertisseur analogique-numérique, et plus loin dans le convertisseur analogique-numérique lui-même, n'influence pas le mot de code binaire "01". Par conséquent, lorsque les tensions V (in), V (+) et V (-) sont transportées par le dispositif de transfert de charge 100, ces tensions ap- paraitront à l'état modifié aux entrées du convertisseur analogiquenumérique en conséquence de l'atténuation, du décalage et d'autres erreurs. Après son passage dans le circuit de restauration, la tension V (in) reprend sa valeur originale. La figure 3 permet de se rendre compte de la façon dont les échantillons du signal de tension V (+), V (-) et V (in) sont, depuis la sortie du dispositif de transfert de charge 100 qui est par exemple le dispositif TDA 1022 (voir l'ouvrage intitulé "Philips data handbookt" partie 5a, 1976), transportés vers l'entrée du dispositif à travers la boucle de restauration adaptative. Aux instants auxquels la tension d'horloge à phase 02 devient négative, un paquet de charge apparaît à la sortie 14 du dispositif de transfert de charge 100, et reste présent audit endroit par exemple durant une demi- période de la tension d'horloge. Il en est donc ainsi par exemple durant les intervalles de temps Z1, 'rt, et tj 3' 5' comme le montre la figure 3b. Dans l'intervalle t 1' un paquet de charge apparaît ainsi à la sortie 14 du dispositif , et ce paquet de charge correspnd à la tension de réfé- rence V (+). Dans l'intervalle 'y3, un paquet de charge ap- paraît à la sortie 14 du dispositif 100, et ce paquet de charge correspond à la tension de référence V (-). Dans l'intervalle 'y, un paquet de charge apparaît à la sortie 14 du dispositif 100, et ce paquet de charge correspond à la tension de signal V (in). Lorsque la tension à phase F4 dimi- nue, ce qui est donc le cas à l'instant t0, le paquet de char- ge qui correspond à la tension de référence V (+) est trans- féré au circuit de maintien 20 et retenu à l'instant t1 Dans l'intervalle 3, un paquet de charge appa- raît à la sortie 14 du dispositif de transfert de charge 100, et ce paquet de charge correspond à la tension de référence V (-). Lorsque la tension à phase F2 diminue, ce qui est donc le cas à l'instant t3, le paquet de charge esttransféré au circuit de maintien 22 et retenu à l'instant t4. Dans l'intervalle '5, un paquet de charge apparaît à la sortie 14 du dispositif de transfert de charge 100, et ce paquet de charge correspond à la tension de signal V (in). Lorsque la tension à phase F3 diminue, ce qui est donc le cas à l'instant t6, ledit paquet de charge esttransféré au cir- cuit de maintien 21 et retenu à l'instant t7. Lorsque la ten- sion à pbre F7diinue,cecpiestdonc le cas à l'instant t7, le convertisseur analogique-numérique 30 est mis en action. L'information qui est présente à l'entrée 31 de ce convertis- seur 30 est alors convertie en un signal numérique équivalent et retenue. A l'instant t8, est mis en action également le convertisseur numériqueanalogique 50, et l'information qui est présente à l'entrée 33 de ce convertisseur 50 est convertie en un signal analogique équivalent. Dans l'interval- le de temps indiqué par des hachures entre les instants ta et t9s le signal analogique cité en dernier lieu est présent à la sortie 53 du convertisseur numérique-analogique 50, ainsi qu'à la sortie 9 du dispositif de transfert de charge 100. Les paquets de charge cités cidessus apparaissent à la sortie 14 du dispositif de transfert de charge 100 lorsque la tension d'horloge à phase 02 diminue, et est main- tenue sur ladite sortie, par exemple, durant environ une demi-période de ladite tension d'horloge. Toutefois, les paquets de charge doivent être présents à l'entrée 9 du dispositif de transfert de charge 100 lorsque la tension d'horloge à phase 02 augmente. Par conséquent, la durée dis- ponible pour la restauration de signal n'est égale qu'à une demi-période de ladite tension d'horloge. Par le fait d'envoyer périodiquement les paquets de charge de référence à travers le dispositif de transfert de charge ce qui donne lieu périodiquement à la mise au point du fonctionnement de la boucle de réglage adaptatif, on obtient également une correction à l'égard d'erreurs de température. Le système s'ajuste de façon automatique pour tout dispositif de transfert de charge qui éventuellement est incorporé à la boucle. Du fait que le système opère avec deux paquets de charge de référence, on obtient en outre la possibilité d'opérer avec plus de deux niveaux de quan- tification. De ce fait, l'emploi du système n'est pas limité exclusivement aux applications binaires. La figure 4 illustre un deuxième exemple de réalisation de la mémoire dynamique de circulation d'in- formation conforme à l'invention. La. mémoire en question comporte un dispositif de transfert de charge 100, un premier circuit commutateur 140', un premier circuit de maintien 21, un deuxième circuit de maintien 20, un troisième circuit de maintien 23, un convertisseur analogiquenumérique 30, un deuxième circuit commutateur 40' ainsi qu'un convertisseur numérique-analogique 50. Le premier montage en série est for- mé par le dispositif 100 et le premier circuit commutateur '. De son côté, le deuxième montage en série est formé par le deuxième circuit commutateur 40' et le convertisseur numérique-analogique 50. La sortie 53 de ce deuxième montage en série est raccordée à l'entrée 9 du premier montage en série. série. L'entrée 71 du premier circuit commutateur 140' est raccordée à un point de potentiel constant à travers la source de tension de signal 63. La sortie 70 du premier circuit commutateur 140' est raccordée à l'entrée de signal 24 du premier circuit de maintien 21. La sortie 14 du dispositif de transfert de charge 100 est raccordée à l'entrée 72 du premier circuit commutateur 140', ainsi qu'aux entrées res- pectives 23, 25 des deuxième. et troisième circuits de main- tien 20 et 22. La sortie 29 du deuxième circuit de maintien 20 est raccordée à une première entrée de commande du conver- tisseur analogique-numérique 30. De son côté, la sortie 31 du premier circuit de maintien 21 est raccordée à l'entrée du signal du convertisseur analogique-numérique 30. La sortie 32 du troisième circuit de maintien 22 est raccordée à la deuxième entrée de commande du convertisseur analogique-nu- mérique 30. L'entrée de signal d'horloge 26 du deuxième circuit de maintien 20 est raccordée à la sortie du générateur de tension 61 à laquelle est fourni le signal d'horloge ayant la phase F4. L'entrée de signal d'horloge 27 du premier cir- cuit de maintien 21 est raccordée à la sortie dudit générateur 21 o apparaît le signal d'horloge ayant la phase F3. De son côté, l'entrée de signal d'horloge 27 du troisième circuit de maintien 22 est raccordée à la sortie dudit générateur 61 à laquelle est fourni le signal d'horloge ayant la phase F2. L'entrée de signal d'horloge 35 du convertisseur analogique- numérique 30 est raccordée à la sortie dudit générateur 61 à laquelle est fourni le signal d'horloge ayant la phase F7. La sorie33 du convertisseur analogique-numérique 30 est rac- cordée à l'entrée de signal du deuxième circuit commutateur 40', la sortie 43 dudit convertisseur étant raccordée à l'entrée de signal du convertisseur numérique-analogique 50. L'entrée de commande 51 de ce convertisseur 50 est raccordée à la source de tension de référence 62, notamment à sa sortie recevant la tension de référence Vl. L'entrée de commande 52 dudit convertisseur 50 est raccordée à ladite source 62, à savoir à sa sortie recevant la tension de référence V2. La sortie du convertisseur numérique-analogique 50 est raccordée à l'entrée 9 du dispositif de transfert de charge 100. L'entrée de commande 41 du deuxième circuit commutateur 40' est rac- cordée à la sortie du générateur 61 à laquelle est fournie la tension d'horloge ayant la phase F6. De son côté, l'entrée de commande 42 dudit deuxième circuit commutateur 40' est raccordée à la sortie du générateur 61 à laquelle est fournie la tension d'horloge ayant la phase F5. La mémoire dynamique répondant à la figure 4 fonc- tionne à peu près de la même façon que-la mémoire dynamique selon la figure la, La seule différence est qu'en conséquence du fait que le deuxième circuit commutateur 40' précède le convertisseur numériqueanalogique, il est utilisé maintenant un commutateur numérique. Sur la figure 4, cela est indiqué par les deux entrées numériques Do et D1. L'entrée D1 reçoit continuellement le signal logique 1, l'entrée Do recevant continuellement le signal logique 0. Sous la commande du signal d'horloge à phase F6, toutes les entrées numériques du conver- tisseur numérique-analogique sont rendues égales à l'entrée Dl, ce qui a comme conséquence environ que la même tension de référence positive V (+) apparaît à la sortie 53 du conver- tisseur numérique-analogique 50. Sous la commande du signal d'horloge à phase F5, toutes les entrées du convertisseur numérique-analogique sont rendues égales à l'entrée D0, de sorte qu'à la sortie 53 du convertisseur 50 apparaît la faible tension de référence V (-). La tension de référence V f(+) obtenue à l'occasion de ce mode de fonctionnement n'est pas la tension de référence souhaitée Vref (+), mais une tension Vref (+) égale à ladite tension souhaitée Vref (+), diminuée d'une valeur de tension indiquée par LSB sur la figure 2.. Cette erreur peut être diminuée en importance si à l'instant auquel la tension Vref (+) doit être réalisée par le convertie- seur numérique-analogique, le nombre d'éléments binaires- du convertisseur, excité par la valeur de D1, est plus grand que lors du traitement des échantillons de signal. Une autre possibilité est l'empoi d'un autre convertisseur numériqueanalogique qui, sous la commande du signal d'horloge à phase F6, est par contre capable de fournir la tension complète V f (+); par exemple du fait que la dernière résistance d'un réseau en forme d'échelle peut être commutée également. Dans l'exemple envisagé, on a pris comme base le fait que le premier paquet de charge cité ci-dessus, proportionnel à un premier niveau de référence ainsi que le deuxième paquet de charge cité ci-dessus, pro- portionnel à un deuxième niveau de référence, correspondant l'un à la tension de signal maximale et l'autre à la tension de signal minimale. Toutefois, il est possible également de faire correspondre lesdits premier et deuxième paquets de charge à des tensions de signal autres que celles précitées, voir par exemple la figure 2. Dans l'exemple envisagé, le convertisseur analogique-numérique a besoin de trois niveaux de référence R1, R2, et R3 Pour effectuer son r8le de conver- sion. Lorsque maintenant la tension correspondant à la valeur numérique "1,1" est envoyée en même temps comme premier niveau de référence et que la tension correspondant à la valeur numérique "0,0" est envoyée comme deuxième niveau de référence, lesdits niveaux de référence R1, R2 et R3 peuvent être déduits de ces deux niveaux de référence, par exemple à l'aide d'un diviseur de tension formé par des résistances. Le problème déjà cité, à savoir que le convertisseur numérique-analogique n'est pas à même d'engendrer de façon exacte le niveau de référence désiré, ne se pose pas non plus dans l'exemple envi- sagé maintenant. Le fait qu'il ait utilisé maintenant un com- mutateur fournit l'avantage supplémentaire que le traitement des signaux peut avoir lieu de façon plus précise. Cela est une conséquence du fait que les erreurs commises par le con- vertisseur numérique-analogique 50 sont maintenant les mêmes tant pour les paquets de charge de signal que pour les paquets de charge de référence, de sorte que ces erreurs sont corri- gées automatiquement dans la boucle de réglage adaptatif. De plus, le commutateur numérique 40' et le convertisseur numériqueanalogique peuvent éventuellement être réunis de façon à former un seul circuit. Normalement, la vitesse de fonctionnement des trois circuits de maintien 20, 21 et 22 est choisie la même pour ces trois circuits. Lorsque toute- fois l'on désire une meilleure insensibilité aux signaux pa- rasites, il est possible de choisir plus petite la vitesse de fonctionnement des deux circuits de maintien 20 et 22 qui traitent les paquets de charge de référence. Dans la pra- tique, cela signifie lapossibilité de choisir plus grande la capacité du condensateur de maintien, ce qui conduit à une moins grande sensibilité aux signaux parasites. Ce qui est précisé ci-dessus est notamment possible en conséquence du fait que dans chaque cycle du réglage, ce sont pratiquement les mêmes paquets de charge de référence qui sont présentés aux condensateurs de maintien, de sorte qu'aprèe un certain nombre de cycles, ce sont quand même les tensions de référence correctes qui existent entre les armatures des deux conden- sateurs de maintien. Les capacités de ces deux condensateurs ne doivent toutefois pas être choisies trop grandes, puis- que les variations qui se produisent dans les deux tensions de référence en conséquence de variations de la température doivent pouvoir être suivies fidèlement. Dans les deux exemples de réalisation cités dans le présent exposé, le signal d'entrée est fourni à l'entrée 9 du dispositif de transfert de charge 100. En principe, l'in- troduction du signal d'entrée peut avoir lieu partout dans la boucle de réglage, et gela aussi bien sous forme analogique que sous forme numérique, ce qui est fonction de l'endroit dans la boucle que l'on choisit dans la boucle pour y intro- duire ledit signal d'entrée. Dans la boucle de réglage adaptatif, il se trouve, en plus du dispositif de transfert de charge, égale- ment des composants qui ont des fonctions de mémoire. Par le choix adéquat des signaux d'horloge, ces fonctions de mémoire peuvent être utilisées également comme emplacements de mémoire pour toute la boucle de réglage. De ce fait, la boucle a plus d'emplacements de mémoire et, les fréquences des signaux d'hor- loge peuvent être plus élevées. BEV EDICATIONS: i. Mémoire dynamique de circulation d'informa- tion munie d'une boucle de réglage adaptatif et com- portant un dispositif de transfert de charge avec un corps semiconducteur comportant une couche semiconduc- trice de premier type de conduction, la mémoire ayant une entrée pour introduire localement dans la couche semiconductrice de l'information sous forme de paquets de charge de signal, ainsi qu'une sortie pour lire la- dite information dans un autre endroit de la couche, alors qu'au moins une face de la couche semicnnductrice est munie d'électrodes de commande pour engendrer, à l'aide de signaux d'horloge polyphasés, des champs électriques dans la couche semiconductrice à l'aide desquels des paquets de charge de signal formés par l'entrée peuvent Stre transportés vers la sortie, dans une direction parallèle à la couche-, ledit réglage adaptatif ayant lieu dans une boucle formée entre la sortie et l'entrée dudit dispositif de transfertde charge, caractérisée en ce que la boucle de réglage adaptatif de la mémoire conforme à l'invention compor- te des moyens pour soumettre un premier paquet de char- ge proportionnel à un premier niveau de référence et un deuxième paquet de charge proportionnel à un niveau de référence à une opération pratiquement identique qu'un paquet de charge de signal subit depuis l'entrée vers la sortie du dispositif de transfert de charge, alors que ladite boucle de réglage adaptatif comporte un circuit qui définit l'amplitude des paquets de char- ge de signal par rapport à l'amplitude des premier et deuxième paquets de charge et qui impose également aux paquets de charge de signal la même opération que de- vraient subir lesdits premier et deuxième paquets de charge pour être ramenées à leur valeur originale. 2. Mémoire selon la revendication 1, caractéri- sée en ledit circuit incorporé à la boucle de réglage adaptatif comporte d'une part un convertisseur analo- gique-numérique pour convertir les paquets de charge de signal en valeurs de signal numérique, ledit conver- tisseur étant muni de moyens pour la fourniture de si- gnaux de référence qui sont proportionnels à l'ampli- tude des premier et deuxième paquets de charge, et d'autre part un convertisseur numérique-analogique pour convertir en valeurs de signal analogique les valeurs de signal numérique fournies par le convertisseur ana- logique-numérique. 3. Mémoire selon la revendication 2, caractéri- sée en ce que lesdits premier et deuxième paquets de * charge sont envoyés par le même dispositif de trans- fert de charge que les paquets de charge de signal, alors qu'à la sortie dudit dispositif de transfert de charge sont prévus des moyens pour récupérer dans le signal de sortie se produisant à la sortie lesdits premier et deuxième paquets de charge. 4. Mémoire selon la revendication 2, caracté- risée en ce que la boucle de réglage adaptatif compor- te au moins trois circuits de maintien, un premier circuit commutateur ainsi qu'un deuxième circuit com- mutateur, ledit premier circuit commutateur étant branché en série avec le dispositif de transfert de charge, et ce premier montage en série étant raccordé à l'entrée de signal d'un premier circuit de maintien dont la sortie est raccordée à l'entrée du convertis- seur analogique-numérique tandis que le deuxième circuit commutateur est branché en série avec le con- vertisseur numérique-analogique, et que de son c8té ce deuxième montage en série est élaboré entre la sor- tie du convertisseur analogique-numérique et l'entrée du premier montage en série, la sortie du dispositif de transfert de charge étant raccordée d'une part à une première entrée de commande du convertisseur ana- logique-numérique à travers un deuxième circuitd maintien et d'autre part à une deuxième entrée de com- mande du convertisseur analogique-numérique à travers un troisième circuit de maintien. 5. Mémoire selon la revendication 5, caracté- risée en ce que le premier montage en série comporte, dans l'ordre ciaprès, le premier circuit commutateur et le dispositif de transfert de charge, et que le deuxième montage en série comporte, dans l'ordre ci- après, le convertisseur numérique-analogique et le deuxième circuit commutateur, la sortie de ce dernier étant raccordée à une entrée du premier circuit com- mutateur. 6. Mémoire selon la revendication 3, caracté- risée en ce que le premier montage en série comporte, dans l'ordre ciaprès, le dispositif de transfert de charge et le premier circuit commutateur, et que le deuxième montage en série comporte, dans l'ordre ci- après, le deuxième circuit commutateur et le conver- tisseur numérique-analogique, la sortie de ce dernier étant raccordée à l'entrée du dispositif de transfert de charge.