Brevet FR2458945A1 — publié le 19810102

Il s'est révélé difficile de construire des amplificateurs linéaires avec des dispositifs semiconducteurs métal-oxyde (MOS). Mais,l'application des MOS à la construction des circuits intégrés (IC) s'est révélée si ef- ficace qu'elle est devente l'une des formes de contruction dominantes. Puis- qu'il serait souhaitable d'incorporer des amplificateurs linéaires à des dispositifs MOS IC, de nombreuses approches de ces circuits ont été ten- tées. L'approche la plus courante à la construction d'un amplificateur différentiel utilise un montage de circuits très semblable à la construc- tion de la paire à longue rémanence, bien connue dans la technique des transistors bi-polaires. Dans la version MOS, une paire de transis- tors à enrichissement est couplée à une paire de dispositifs de charge à appauvrissement (à partir desquels la sortie est obtenue). Les transistors à enrichissement sont attaqués de manière différentielle par l'entrée et leurs sources sont couplées à une source commune du courant de r émanence. Dans un tel circuit, la gamme en mode commun est limi- tée et le potentiel de la source d'alimentation doit dépasser deux fois la valeur du seuil. L'invention a donc pour objets - de proposer un amplificateur MOS différentiel ayant une très large gamme en mode commun - de proposer un amplificateur linéaire à gain élevé capable d'Utre construit sous la forme de circuits intégrés MOS et de fonctionner sous une large gamme de tensionsd'alimentation. Les objets ci-dessus ainsi que d'autres objets sont réalisés grâce à un circuit correspondant au montage suivant. On emploie un montage à quatre étages à couplage direct. Chaque étage est constitué de transis- tors à appauvrissement et à enrichissement connectés en série. Leur mode de jonction constitue la sortie de l'étage et la gâchette du transistor à appauvrissement constitue l'entrée del'étage. Dans le premier étage, le transistor à enrichissement a sa gâchette couplée à son drain et agit com- me charge du transistor à appauvrissement, lequel constitue un étage à source chargéeattaqué par une seule borne d'entrée. Le premier étage exci- te la gâchette du transistor à enrichissement du second étage. Le transis- tor à appauvrissement du second étage est excité par la seconde borne d'en- trée. Ainsi, les deux premiers étages sont excités en montage symétrique 4:; -.....2 - U. - et ont une sortie commune qui excite la gâchette du transistor à enrichis- sement du troisième étage. Le transistor à appauvrissement du troisième étage est excité en parallèle avec le premier étage. La sortie du troi- sième étage excite la gâchette du transistor à enrichissement du quatrième étage et le transistor à appauvrissement du quatrième étage est excité en parallèle avec le second étage. Si les transistors à appauvrissement s'a- daptent l'un à l'autre par construction et s'ils ont une tension de seuil supérieure à celle des transistors à enrichissement, qui sont également adaptés l'un à l'autre, l'amplificateur aura une gamme en mode commun qui s'étendra depuis un potentiel inférieur à celui dela source des transis- tors à enrichissementqui sont couplés à un rail de distribution de l'a- limentationjusqu'à une valeur qui dépasse le potentiel de drain des transistors à appauvrissement, lesquels sont couplés à l'autre barre de distribution de l'alimentation. La gamme en mode commun dépasse donc lar- gement la plage de la source d'alimentation. En plus, le circuit fonction- nera sous un potentiel d'alimentation aussi bas qu'une seule valeur de seuil des transistors à enrichissement et jusqu'au potentiel de rupture des dispositifs. Des variantes de réalisation du circuit comprennent un transistor à appauvrissement en montage cascode et une version en boucle ouverte dans laquelle seuls les trois premiers étages sont excités par l'entrée. La figure 1 est un schéma de principe du circuit préféré de l'inven- tion La figure 2 est une réalisation de circuit dans laquelle on emploie un transistor à appauvrissement en montage cascode, et La figure 3 est une réalisation du circuit dans laquelle seuls les trois premiers étages sont excités pour former un montage à étage de sor- tie en boucle ouverte. Dans la discussion suivante, on va décrire des transistors MOS à canal N. Cependant, des transistors MOS à canal P pourraient aussi bien être utilisés à condition d'inverser la polarité de la source d'alimen- tation. Dans une construction typique d'un circuit intégré à canal N, les transistors à enrichissement ont habituellement une tension de seuil d'un volt environ. Les transistors à appauvrissement ont habituellement une tension de seuil d'environ - 3 volts. Donc, dans le cas d'un transistor à appauvrissement, qui est normalement passant, le potentiel de la gâchette doit être à environ 3 volts ou plus au-dessous du potentiel de la source pour bloquer ce transistor. Dans les circuits qui vont être décrits, on préfère que le seuil des transistors à appauvrissement soit supérieur au seuil des transistors à enrichissement. Ces caractéristiques des transis- tors sont typiques de la technologie classique des MOS. La figure 1 représente le circuit de base de l'invention. La source d'alimentation VDD est branchée à la barre positive sur la borne 10 et à la barre négative (masse) sur la borne 11. La borne 12 est une sortie de l'amplificateur. Les bornes 13 et 14 sont respectivement des entrées in- verseuse ou non-inverseuse. Les transistors 16-19 sont des dispositifs à appauvrissement excités alternativement par des bornes d'entrée différentielle 13 et 14. Ces tran- sistors devraient tous être de même dimension et devraient avoir des ca- ractéristiques adaptées. Les transistors 20-23 sont des transistors à en- richissement et devraient tous être de même dimension de façon à avoir des caractéristiques adaptées. Les transistors 16 et 20 sont connectés en série aux bornes des barres d'alimentation, les électrodes sources et drain étant connectées comme l'indique la figure. Puisque le montage des connexions se répète dans tous les circuits à transistors, cette conven- tion ne sera pas répétée. La gâchette du transistor 20 est connectée à son drain de façon à ce qu'il soit rendu passant aussi longtemps que la différence de potentiel drain-source sera égale ou supérieure à la ten- sion de seuil du dispositif. Les transistors 16 et 20 sont donc excités par l'entrée inverseuse comme une source chargée qui excite la gâchette du transistor 21 dont le transistor 20 constitue la charge. Les transis- tors 17 et 21 sont excités en montage symétrique à partir de l'entrée différentielle. Le transistor 21 agit comme étage inverseur tandis que le transistor 17 agit comme un dispositif à charge excitée. Puisque le tran- sistor 21 agit comme inverseur, l'entrée différentielle est renforcée au noeud 25. Cependant, on peut voir que les signaux en mode commun sur les bornes 13 et 14 tendent à s'annuler sur le noeud 25. Les transistors 18et 22 constituent l'étage suivant. Le transistor 22 est excité depuis le noeud 25 tandis que le transistor de charge 18 est excité depuis la borne d'entrée inverseuse 13. Donc,.ils sont excités en montage symétrique de sorte que les signaux d'entrée différentielle se renforcent à nouveau sur le noeud 26 tandis que les signaux d'entrée en mode commun ont tendance à s'tannuler. Les transistors 19 et 23 constituent l'étage de sortie. Le transistor inverseur 23 est excité à partir du noeud 26 et son transistor de charge 19 est excité depuis la borne d'entrée non inverseuse 14. Cet étage est également excité en montage symétrique si bien que les entrées différen- tielles se renforcent sur la borne 12 tandis que les signaux en mode com- mun s'annulent. Les transistors 21, 22 et 23 fonctionnant en amplificateurs à source commune montés en cascade, peuvent introduire un gain substentiel. Puisque - leurs transistors de charge sont excités symétriquement, il y-a un gain considérable entre les bornes d'entrée différentes 13 et 14 et la borne de sortie 12. On peut facilement obtenir des valeurs du gain atteignant plusieurs centaines. Pour illustrer le fonctionnement en mode commun, on va supposer que les bornes 13 et 14 sont reliées entre elles et mises à la masse. Le courant circulant dans les transistors 16 et 20 recherchera une valeur qui amènera le potentiel de la source du transistor 16 de façon à ce qu'il conduise suffisamment pour rendre le transistor 20 conducteur et lui faire conduire un courant égal. Donc, le potentiel sur la source du transistor 16 aura une valeur située entre les valeurs de seuil des tran- sistors 16 et 20. Puisque ces valeurs sont typiquement de 1 et de 3 volts, le potentiel sera typiquement de 2 volts environ. La valeur réelle sera déterminée en grande partie par le coefficient de proportionnalité des dispositifs. Il est maintenant clair que les bornes d'entrée peuvent fonctionner légèrement au-dessous de la masse tout en maintenant la conduction des transistors 16 et 20. Cependant, en supposant les tensions de seuil ci- dessus, si la gâchette du transistor 16 passe à une valeur dépassant envi- ron 2 volts négatifs, l'un des transistors commencera à se bloquer. On va maintenant supposer que les bornes 13 et 14 sont toutes deux connectées à la barre positive +VDD. Ceci fait monter le potentiel gachet- \ te-source du transistor 16 et le fait conduire davantage, il aura donc tendance à faire monter le potentiel de sa source. Cependant, ceci ferait monter le potentiel de la gâchette du transistor 20 de façon à augmenter son courant, ce qui fera baisser la source du transistor 16. Si le tran- sistor 20 est un dispositif à gain élevé, son potentiel drain-source ne variera que d'une faible quantité. Donc, lorsque la tension d'entrée en mode commun passera de la masse à +VDD, le courant dans les transistors 16 et 20 augmentera mais le potentiel aux bornes du transistor 20 ne va- riera que très peu. En ce qui concerne le mode commun,il apparaît que chaque étage réagira de la même manière.La gâchette du transistor 21 est connectée au drain du transistor 20. Puisque les transistors 20 et 21 sont adaptés, leurs poten- tiels de collecteur seront les mêmes. Cette considération se répète à tra- vers les transistors 22 et 23 jusqu'à la borne de sortie 12. Cependant, il y a un gain substantiel avec trois inversions depuis la gâchette du tran- sistor jusqu'à la borne de sortie. Donc, toute variation du potentiel de 15. la gâchette du transistor 20 sera amplifiée et inversée sur la borne 12 de façon à exciter la source du transistor 19 et à annuler l'effet de son excitation de gâchette à partir dela borne 14. Ceci signifie qu'il y aura une très faible réponse en mode commun sur la borne 12. On peut maintenant voir que les bornes 13 et 14 peuvent en réalité fonctionner au-dessus de +V avec une petite réaction de sortie. Ceci si- DD gnifie que le circuit a une gamme en mode commun qui s'étend depuis une va- leur inférieure au potentiel de la barre négative jusqu'à une valeur nette- ment supérieure au potentiel de la barre positive. Dans le montage du circuit représenté, on peut voir que pour rendre le transistor 20 passant, son potentiel source-drain doit être égal à une valeur de seuil ou plus. Puisque cette valeur est inférieure à la tension de seuil du transistor 16, le circuit sera fonctionnel à des potentiels d'alimentation aussi faibles qu'un seuil de dispositif à enrichissement. Cette valeur est d'environ la moitié de la limite de la tension inférieure des circuits de l'art antérieur. La limite supérieure de tension sera dé- terminée par la valeur de rupture de la diode à jonction PN des disposi- tifs. Pour des dispositifs à circuits intégrés MOS.typiques, cette valeur s'étendra de 5 à plusieurs dizaines de volts. La figure 2 représente une variante de réalisation du circuit. Les parties de la figure 1 sont employées et représentées avec les mêmes dé- signations. Cependant, chaque transistor à appauvrissement a un second transistor à appauvrissement du groupe 25-28 connecté en série avec lui. Les gâchettes des transistors connectés en série sont connectées aux électrodes de source des transistors 16-19. Ce montage cas- code assure un contrôle complémentaire du courant dans les transistors à appauvrissement. Par exemple, en se référant aux transistors 16 et 25, on peut voir qu'au moment o le transistor 16 est rendu plus conducteur, il essaie de faire monter le potentiel de sa source. Ceci aura tendance à faire monter le potentiel de gâchette du transistor 25 et simultanément de faire descendre le potentiel de la source du transistor 25. Ceci -rend le transistor 25 plus conducteur. Donc, la conductivité des deux transis- tors variera dans le même sens et l'action du circuit en sera renforcée. Par ailleurs, le circuit de la figure 2 fonctionne sensiblement de la même façon que le circuit de la figure 1. La figure 3 représente une version modifiée du circuit delafigure 1. Tous les éléments du circuit portent les-mêmes désignations sauf le transistor 19'. Ici, la gâchette du transistor est ramenée à sa source plutôt qu'à l'entrée non-inverseuse. Ceci fait agir le transistor 19' comme une simple résistance de charge qui est la charge de fonctionnement !20 classique du transistor à appauvrissement. Donc, la conduction du tran- sistor 19' est uniquement déterminée par la conduction du transistor 23 qui fonctionne comme un simple inverseur à gain élevé à partir du noeud 26. Par ailleurs, le fonctionnement du circuit de la figure 3 est sensi- blement le même que celui de la figure 1. Exemple Le circuit de la figure 1 a été fabriqué sous la forme classique d'un circuit MOS à canal P. Le rapport largeur sur longueur des transistors 16- 19 était de 0,015/0,025 (en millimètres) et pour les transistors 20-23 de 0,10/0,015 environ. Le facteur de différence sur la borne de sortie dépas- sait 56 dB et le gain différentiel était d'environ 50 dB. La gamme en mode commun pour une tension V de 5-volts s'étendait d'environ +1 à environ DD -20 volts. Le circuit fonctionnait sous une tension d'alimentation égale à la tension de seuil du transistor à enrichissement (environ 1 volt). Le circuit fonctionnait bien sous toutes les tensions d'alimentation jusqu'à la limite de rupture typique d'une diode à jonction PN. L'invention a été décrite et des variantes ont été exposées en dé- tails. Un exemple fonctionnel de réalisation a été présenté. Un spécia- liste de ces techniques pourra trouver des variantes et des montages é- quivalents. Par exemple, le circuit de la figure I pourrait être dévelop- pé en montant en cascade une paire supplémentaire d'étages, semblable à la section comprenant les transistors 18, 19, 22 et 23. Par conséquent, la portée de l'invention ne sera limitée que par les revendications. REVENDICATIONS 1. Circuit amplificateur différentiel linéaire caracté- risé en ce qu'il comprend une première et une seconde bornes d'entrée différentielle (13,14) et une borne de sortie (12), ce circuit se preétant à la. construction MOS et étant consti- tué par: une première et une seconde barres de distribution (10,11) pouvant être reliées à une source délivrant le po- tentiel de fonctionnement; un premier, un second, un troisième et un quatrième. étages constitué chacun d'un transistor à appauvrissement (16,17,18,19) connecté en série avec un transistor à enri- chissement (20,21,22,23), la jonction des deux transistors constituant un noeud de sortie de l'étage, le transistor à appauvrissement ayant une électrode de drain couplée à la première barre (10) et le transistor à enrichissement ayant une électrode de source couplée au second rail (11); des moyens de couplage de l'électrode de gâchette du transistor à renforcement (20) du premier étage au noeud de sortie du premier étage; des moyens de couplage de l'électrode de gâchette du transistor à enrichissement (21) du second étage au noeud de sortie du premier étage; des moyens de couplage de l'électrode de gâchette du transistor à enrichissement (22) du troisième étage au noeud de sortie du secpnd étage; de moyens de couplage de l'électrode de gâchette du transistor à renforcement (23) du quatrième étage au noeud de sortie du troisième étage, ce noeud de sortie du quatriè- me étage constituant la borne de sortie (12) dudit circuit amplificateur; de moyens de couplage de la première borne d'entrée (14) aux électrodes de gâchette des transistors à appauvris- sement (.17,19) du second et du quatrième étages; et de moyens de couplage de la seconde borne d'entrée (13) aux électrodes de gâchette des transistors à appauvrissement (16,18) du premier et du troisième étages. 2. Circuit selon la figure 1, caractérisé en ce que tous les transistors à appauvrissement sont adaptés entre eux et en ce que tous les transistors à enrichissement sont adaptés entre eux. 3. Circuit selon la revendication 2, caractérisé en ce que les transistors à appauvrissement ont une tension de seuil supérieure en valeur absolue à celle des transistors à enrichissement. 4. Circuit selon la revendication 3, caractérisé en ce que chacun des étages comprend encore un transistor à appau- vrissement supplémentaire (25,26,27,28) dont les électrodes de source et de drain sont couplées entre la première barre de distribution et le transistor à appauvrissement et la gâchette est couplée au noeud de sortie de l'étage. 5. Circuit selon la revendication 3, caractérisé en ce que la première borne d'entrée (14) est uniquement couplée à la gâchette du transistor à appauvrissement (17) du se- cond étage et la gâchette du transistor à appauvrissement (19) du quatrième étage est couplée à la borne de sortie (12) dudit circuit.