Brevet FR2458907A1 — publié le 19810102

La présente invention concerne un transistor à effet de champ diffusé à grille isolée de tension de seuil ajustable. Un transistor à effet de champ diffusé à grille isolée (DMOS) est un dispositif semiconducteur à trois électrodes comprenant essentiellement des régions ou couches de source et de drain de même type de conductivité et une région intermédiaire du type de conductivité opposé séparant ces régions de source et de drain. Une portion de la couche intermédiaire est placée sous une électrode de grille mais en est séparée par une couche isolante. Quand une polarisation convenable est appliquée à l'électrode de grille, le type de conductivité de la portion de couche intermédiaire placée sous cette grille s'inverse. Il y a alors continuité de type de conductivité entre la source et le drain et, si une différence de potentiel appropriée est appliquée entre source et drain, un courant peut circuler de l'un à l'autre. On va exposer ci-après en relation avec les figures 1 et 2, illustrant des transistors à effet de champ de l'art antérieur dans lesquels la couche intermédiaire est obtenue par diffusion, la façon dont l'existence d'un transistor bipolaire parasite nuit au bon fonctionnement de tels transistors à effet de champ. La figure 1 représente un transistor de type MOS à canal latéral diffusé classique, couramment appelé transistor DMOS. Un tel transistor comprend un substrat 11 de type N+. Sur ce substrat est formé par épitaxie une couche 12 de type N dans laquelle se trouvent deux régions diffusées de type N+13 et 14. La couche 13 est emboîtée dans une couche diffusée 15 de type P. Sur la surface supérieure de la couche 14 ou couche de drain est déposée une métallisation de drain D. Sur la surface supérieure de la couche 13 ou couche de source est déposée une métallisation de source S. La région 15 de type P dans laquelle est insérée la région de source 13 sera appelée région ou couche intermédiaire. Au-dessus d'une partie 17 de la région intermédiaire 15 est déposée une métallisation de grille G. Cette métallisation est isolée de la plaquette semiconductrice sous-jacente par une couche d'isolement 16, généralement une couche de silice. Ainsi, quand une polarisation est appliquée à la grille, il se forme dans la partie 17 de la couche intermédiaire sous-jacente une zone de canal à type de conductivité inversé par rapport à la conductivité initiale de la couche 15 et il n'existe donc plus de jonction bloquante entre les électrodes de source et de drain. On notera tout particulièrement dans la figure 1 que la métallisation de source S est en contact à la fois avec la partie supérieure de la couche de la source 13 et avec une partie supérieure de la couche intermédiaire 15, dans une région de cette couche éloignée de la zone de canal 17. Ce contact entre la métallisation de source et la couche intermédiaire 15 est destiné à assurer une polarisation facilitant le fonctionnement du transistor à effet de champ. La figure 2 représente une autre configuration de transistor à effet de champ diffusé, connue usuellement sous l'appelation VMOS . Dans cette figure, les couches et zones ayant même fonction que les couches correspondantes de la figure 1 sont désignées par des nombres de référence dont le chiffre des unités est identique mais dont le chiffre des dizaines est de 2 au lieu d'être 1. Cette structure ne sera pas décrite en détail étant donné qu'elle est actuellement bien connue. Le drain est connecté à la face inférieure de la pastille désignée par la double référence 21-24 et le canal 27 se forme dans la partie de la couche intermédiaire 25 voisine d'une vallée ou tranchée 20 formée à partir de la face supérieure et dont l'arête se trouve dans la couche 22 de la façon représentée.On notera à nouveau dans cette figure que la métallisation de source S recouvre à la fois la couche de source 23 et une partie de la couche intermédiaire 25 dans une région éloignée de la zone de canal 27. Ense référant maintenant de façon générale aux figures 1 et 2, on notera que le dopage des couches de source 13 et 23 est généralement choisi à une valeur élevée de l'ordre de 1018 à 1020 at/cm3 et qu'ensuite, le dopage de la couche intermédiaire 15 est choisi pour que, dans la région de canal 17, on puisse obtenir la conduction du transistor MOS pour un seuil déterminé. Par exemple si, comme celà est usuel, on souhaite obtenir une tension de seuil relativement faible, de l'ordre du volt, il faudra choisir un dopage de l'ordre de 1016 à 1017 atomes/cm3 pour la couche intermédiaire 15. D'autre part, en ce qui concerne les structures des figures 1 et 2, les couches de source, intermédiaire, et de drain, forment également un transistor bipolaire parasite. Une fois que le claquage drain-source du transistor à effet de champ est amorcé, étant donné que la métallisation de source est connectée à une partie de la couche intermédiaire éloignée de la zone du canal, il se produit une conduction à l'intérieur de la couche intermédiaire à partir de cette métallisation. La couche intermédiaire 25 ayant un niveau de dopage relativement faible et donc une résistivité relativement élevée, cette circulation de courant correspond à une variation de potentiel non négligeable par rapport à la chute de potentiel qui se produit par circulation de courant à l'intérieur de la couche de source-qui est, elle, à niveau de dopage très élevé et donc à faible résistivité. Ainsi, il pourra se produire une polarisation de la base (15, 25) du transistor bipolaire parasite par rapport à l'émetteur (13, 23) de ce transistor bipolaire parasite.Si le niveau de polarisation atteint sensiblement 0,7 volt, il se produira une conduction de la jonction émetteur-base de ce transistor bipolaire parasite et le transistor bipolaire parasite s'amorcera et provoquera une augmentation brutale du courant entre ses couches d'émetteur (13, 23) et de collecteur (14, 24? qui correspondent aux couches de source et de drain du transistor à effet de champ. Il en résulte un mauvais fonctionnement du transistor à effet de champ et même éventuellement une destruction du composant. Un objet de la présente invention est de prévoir un transistor à effet de champ dans lequel l'influence du transistor bipolaire parasite est minimisée. Un autre objet de la présente invention est de prévoir un tel transistor à effet de champ dont la tension de seuil est ajustable. Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit un transistor à effet de champ comprenant des couches de drain et de source du même type de conductivité et une couche intermédiaire du type de conductivité opposé dans une partie de laquelle peut se former, par suite de la polarisation de la grille et en-dessous de celle-ci, une zone de canal, dans lequel le niveau de dopage de la zone de canal est plus faible que celui du reste de la couche intermédiaire. Ainsi, le dopage de la couche intermédiaire peut être choisi à une valeur suffisamment élevée pour que sa résistivite soit suffisamment faible pour éviter le déclenchement du transistor bipolaire parasite alors que le dopage de la région de canal de cette couche intermédiaire est choisi pour déterminer le seuil désiré de déclenchement du transistor MOS. De préférence la couche intermédiaire est formée par diffusion et la modification du niveau de conductivité du canal est déterminée par une implantation d'impuretés du type de conductivité opposé à celles initialement diffuséesdans la couche intermédiaire. Ainsi, pour la couche intermédiaire, on pourra 18 3 choisir un dopage de l'ordre de 1017 à 1018 atomes/cm alors que ce dopage sera ramené à une valeur de l'ordre de 1016 à 1017 atomes/cm3 dans la région de canal. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles - la figure 1 représente un transistor de type DMOS de l'art antérieur - la figure 2 représente un transistor de type VMOS de l'art antérieur ; - la figure 3 représente un transistor de type DMOS selon la présente invention ; et - la figure 4 représente un transistor VMOS selon la présente invention. De façon générale, on notera que ces figures sont fortement schématiques et que, notamment en ce qui concerne l'épaisseur et les dimensions des diverses couches, elles ne correspondent pas à un tracé à l'échelle. Elles sont uniquement destinées à illustrer la présente invention. Notamment, la région de canal a été représentée élargie en figure 3 par rapport à la figure 1, ceci est uniquement destiné à mieux représenter la zone dans laquelle se situent les modifications de caractéristiques effectuées selon l'invention. La figure 3 représente un transistor à effet de champ de type Dr4os dans lequel de mêmes références désignent des éléments et des couches analogues à ceux désignés de façon identique en figure 1. On notera que la figure 3 comprend une zone 18, recouvrant notamment la zone de canal 17, dans laquelle on a procédé à une implantation d'ions. Le niveau de dopage de la couche intermédiaire 15 est choisi à une 17 16 3 valeur plus élevée, par exemple de 10 à 10 atomes/cm3, que dans le cas de la figure 1 où ce niveau de dopage était de l'ordre de 1016 a 1017 atomes/cm3.Ainsi, la circulation de courant dans la couche intermédiaire 15 à partir de la métallisation S vers la zone de canal qui a maintenant lieu dans une zone moins résistive entraînera une plus faible chute de tension par rapport à la couche de la source 13. Le transistor bipolaire parasite vertical sera donc peu susceptible d'être amorcé.L'implantation ionique 18 est effectuée à partir d'ions fournissant un type de conductivité N, c'est-àdire que le dopage résultant dans la zone 17 restera de type P mais à plus faible niveau de dopage, par exemple de l'ordre de 1016 à 1017 atomes/cm3, ce niveau étant choisi pour optimiser le seuil d'ouverture de canal du transistor DM08. Bien que celà ne soit pas représenté dans la figure, on notera que l'étendue de la zone implantée 18 peut correspondre sensiblement à celle de la grille, c'est-à-dire que, lors des étapes de fabrication du composant, on pourra se servir des ouvertures ménagées pour former la grille pour servir de masque d'implantation. La figure 4 représente un transistor de type VMOS analogue à celui de la figure 2, dans lequel de mêmes références désignent des éléments et couches identiques à ceux désignés de la même façon en figure 2. On notera l'implantation ionique 28 réalisée notamment dans les zones de canal 27 de la couche intermédiaire 25. De la même façon que dans le cas de la figure 3 celà permet de choisir le niveau de dopage de l'ensemble de la couche intermédiaire 25 pour minimiser l'influence du transistor bipolaire vertical, tout en optimisant le niveau de dopage dans la zone de canal 27 de cette couche intermédiaire. On peut donc ajuster la tension de seuil du transistor à effet de champ sans être géné par les contraintes imposées par le transistor bipolaire parasite. On a décrit précédemment des transistors MOS dans lesquels le drain et la source étaient de type N, c'est-àdire des transistors MOS à canal N. Bien entendu tous les types de conductivité peuvent être inversés pour former des transistors MOS à canal P. En outre, on a donné des exemples de transistors MOS de type à eprichissement, c'est-à-dire dans lesquels le canal est non conducteur en l'absence de polarisation de grille. La présente invention s'applique également à des transistors MOS du type à appauvrissement, c'est-à-dire dans lesquels la zone de canal est conductrice en l'absence de champ appliqué sur la grille et devient non conductrice quand on applique une polarisation de grille. Le transistor à effet de champ selon la présente invention peut être utilisé comme composant discret ou bien faire partie d'un circuit intégré monolithique. La présente invention n'est pas limitée aux modes de réalisation explicitement décrits mais en engloge les diverses variantes et généralisations contenues dans les revendications ci-après. Dans les revendications ci-apres, on entend par "couche de drain" l'ensemble des couches de même type de con ductivité reliées à la métallisatioii de drain, c'est à dire les couches 12 et 14 des figures 1 et 3 et les couches 22 et 24 des figures 2 et 4. REVENDICATIONS 1. Transistor à effet de champ à grille isolée comprenant des couches de drain et de source du même type de conductivité et une couche intermédiaire,de type de conductivité opposé et entourant la couche de source, dans une partie de laquelle peut se former par suite de la polarisation de la grile une zone de canal, cette couche intermédiaire étant elle même entourée par la couche de drain, une métallisation de source établissant un court-circuit entre la couche de source et une partie de la couche intermédiaire éloignée de la zone de canal, caractérisé en ce que le niveau de dopage de la zone du canal est plus faible que celui du reste de la couche intermédiaire, le niveau de dopage de la couche intermédiaire étant choisi pour réduire l'influence d'un transistor bipolaire parasite et celui de la zone de canal pour optimiser la tension de seuil dudit transistor à effet de champ. 2. Transistor à effet de champ selon la revendication 1, caractérisé en ce que le niveau de dopage de la couche intermédiaire est de l'ordre de 1017 à 1018 atomes/cm3 alors que le niveau de dopage de la région de canal de cette couche inter 16 17 3 médiaire est de l'ordre de 1016 à 1017 atomes/cm 3. Transistor à effet de champ selon l'une des revendications 1 ou 2, caractérisé en ce que la modification de niveau de dopage de la zone de canal est obtenue par implantation d'ions. 4. Transistor à effet de champ selon l'une quelconque des revendications 1 à 3 caractérisé en ce qu'il est du type GIMOS . 5. Circuit intégré monolithique comprenant un transistor à effet de champ selon l'une quelconque des revendications 1 à 4.