Brevet FR2458110A1 — publié le 19801226

La présente invention concerne un dispositif de calcul de fonctions de corrélation en relation avec des flots de données . Plus particulièrement, mais non exclusivement, la présente invention concerne le calcul d'une fonction d'autocorrélation binaire. d'un signal R.F., fonction qui peut être transformée de façon donner une estimation du spectre de puissance du signal. Ainsi, la présente invention s'applique particulièrement au domaine de la radio-astronomie, par exemple. Dans la technique de corrélation binaire , une estimation du spectre de puissance d'un signal R.F. est faite a partir d'un signal numérique comprenant une série de bits, représentant chacun un échantillon de polarité d'une version limitée en amplitude du signal R.F. ou d'un signal F.I. dérivé du signal R.F. Le signal binaire est appliqué à un registre de décalage dont les étages sont connectés à une série de multiplicateurs formant les produits de chaque bit nouvellement reçu et de chaque bit précédemment reçu mémorisé dans le registre. Les produits sont sommés par une série de compteurs dont le contenu est balayé, après la période de corrélation désirée, de façon à donner la fonction de corrélation. Cette fonction peut alors être convertie en spectre de puissance R.F. par transformation de Fourier.On trouvera des exemples de cette technique dans les articles suivants : "A Digital Spectral Analysis Technique and its Application to Radio Astronomy" par S. Weineb, M.I.T. Technical Report n0 412, 30 août 1963 et "The Jodrell Bank 1024-Channel Digital Autocorrelation Spectrometer" par L. Pointon, Journal of Physics E: Scientific Instruments 1977. De façon à éviter la formation d'ambiguités concernant l'échantillonnage et la corrélation ultérieure, la fréquence d'échantillonnage et par conséquent la fréquence de rythme du registre de décalage et la fréquence de comptage sont rendues au moins égales à 2fa ou fa est la fréquence la plus élevée de la bande à analyser. Comme il existe des limites pratiques à la vitesse de fonctionnement des registres de décalage et des compteurs, il y a une limite correspondante pour la largeur de bande d'analyse. En outre, le nombre d'étages du registre de décalage pourrait être, par exemple,d'un ou de deux milles et, étant donné que le rythme est effectué, par exemple, à 100 MHz (c'est-à-dire dans le but d'obtenir une largeur de bande d'analyse de 50 MHz), on appréciera que la puissance du circuit de génération des signaux d'horloge est appréciable. Cela limite les possibilités de réduction des dimensions et du poids de l'équipement utilisé. Selon la présente invention, on prévoit un dispositif pour former une fonction de corrélation en relation avec un flot d'articles reçus, le dispositif comprenant une pluralité de dispositifs de mémorisation en parallèle, un moyen de commutation pour sélectionner les dispositifs de mémorisation suivant une séquence cyclique de façon à diriger des articles respectifs vers les dispositifs de mémorisation, une pluralité d'agencements multiplicateurs connectés aux dispositifs respectifs de mémorisation de façon à former des produits des articles dirigés vers les dispositifs de mémorisation associés, un moyen de combinaison qui comporte des entrées connectées aux agencements multiplicateurs et une série de sorties et qui peut fonctionner pour présenter à des sorties respectives desdites sorties les produits des articles associés aux termes respectifs de la fonction d'autocorrélation. Grâce à l'utilisation de dispositifs de mémorisation en parallèle,les vitesses de fonctionnement des éléments de circuit et les fréquences d'horloge peuvent être réduites. Cela permet l'utilisationd'une technologie d'une puissance et d'un volume moins importants,par exemple l'utilisation de dispositifs à couplage par charge ou de dispositifs semiconducteurs métal-oxyde (NOS),pour la même largeur de bande que la largeur obtenue précédemment avec la technologie à vitesse élevée mais à consommation importante de puissance,ou permet d'avoir une largeur de bande plus grande que la largeur obtenue en utilisant la mane technologie à vitesse élevée. La présente invention sera bien comprise lors de la description suivante faite en liaison avec les dessins suivants dans lesquels La figure 1 est un schéma simplifié de circuit d'un autocorrélateur binaire comprenant deux registres de décalage en parallèle; La figure 2 est un diagramme expliquant le fonctionnement de la figure 1; La figure 3 est un schéma sous forme de blocs d'un autocorrélateur utilisant trois registres de décalage;et La figure 4 est un diagramme représentant comment le circuit de la figure I peut être mis en oeuvre sous forme d'une série d'unités de micro-circuits d'adjonction. Le dispositif représenté dans les figures est un autocorrélateur binaire permettant de former une série de termes où tn est la valeur d'un signal de donnée D comprenant une série de bits ayant une fréquence de répétition F et représentant chacun un échantillon de polarité d'un signal dont le spectre de puissance doit être analyse. Le signal D est appliqué à un commutateur-inverseur 1 qui fonctionne à la fréquence F de façon à appliquer les bits d'ordre impair du signal à un premier registre de déca lage 2 et les bits d'ordre pair à un second registre de décalage 3. Chaque registre comporte m étages, où m est égal à la moitié du nombre (K) de termes de la fonction de correlation à former. Les bits de données sont décalés dans les registres 2 et 3 à une fréquence F/2 par des trains d'impulsions d'horloge respectifs ~A et #B qui sont en opposition de phase.Seuls les trois premiers et le dernier étages de chaque registre et le circuit associé à ces étages sont représentés dans la figure, mais on remarquera que chaque registre pourrait être constitué, par exemple, de 500 étages, les étages non représentés étant interconnectés d'une ma nière semblable aux étages représentés. De façon à obtenir les termes d'ordre pair R(O), R(2), R(4), etc.. de la fonction de corrélation, la sortie de chacun des seuls premiers étages respectifs des deux registres 2 et 3 est appliquée à une entrée respective d'une série de portes "OU Exclusif" 422, 423...42m et 432,433... 43m. L'autre entrée de chaque porte 4.. est connectée à la sortie du premier étage du registre 2 ou du registre 3 contenant l'étage avec lequel la porte est associée. Les portes "OU Exclusif" agissent ici en multiplicateurs ce qu'elles sont capables de faire étant donné que les valeurs à multiplier sont des chiffres binaires unitaires représentant des échantillons de polarité. En clair, ces portes peuvent être remplacées par d'autres éléments de multiplication ou de détection de colncidence appropriés selon le type de signaux à traiter. La sortie de chacune des portes est appliquée à un compteur respectif d'une série de compteurs à un étage 522, 523...52m et 532, 533.. .53m. Les sorties des compteurs sont combinées par une série de dispositifs de multiplexage 62, 63...6m puis transmises à une série de compteurs principaux 7. Chaque dispositif de multiplexage comprend un commutateur ayant deux en trées connectées à deux compteurs unitaires respectifs à un étage qui sont associés aux étages correspondants des registres 2 et 3. Ainsi, les entrées du dispositif de multiplexage 62 reçoivent les sorties des compteurs 522 et 532, qui sont associées au second étage des registres de décalage 2 et 3, le dispositif 63 reçoit les sorties des compteurs 523 et 533 qui sont associées au troisième étage des registres de décalage, etc... Chaque dispositif de multiplexage passe de l'une à l'autre de ses entrées de façon à transmettre à sa sortie le signal apparaissant à son entrée et par conséquent à un compteur respectif des compteurs principaux 7. De façon à obtenir les termes d'ordre impair R(1), R(3), R(5), etc.. la sortie de chaque étage de chaque registre 2 et 3 est également appliquée à une entrée d'une porte OU Exclusif" respective 8. L'autre entrée de chaque porte 8 associée à un étage du registre 2 reçoit la sortie d'un compteur à deux étages 9 alors que l'autre entrée de chaque porte associée à un étage du registre 3 reçoit la sortie dlun autre compteur à deux étages 10. Les compteurs 9 et 10 reçoivent à leurs entrées des chiffres alternés du signal D au moyen des commutateurs d'échantillonnage respectifs 11 et 12. Une fonction des compteurs 9 et 10 et des commutateurs 11 et 12 est de fournir un retard égal à la période du nombre impair de bits du signal D. Cela est obtenu par la commande des commutateurs et compteurs associés avec des signaux à phase différente, c'est-à-dire que l'échantillonnage effectué par le commutateur 11 est commandé par le signal d'horloge ~B alors que des bits sont décalés dans le compteur 9 associé au commutateur 11 en synchronisme avec le signal d'horloge ~A- La conversion se produit pour le compteur 10 et le commutateur associé 12, c'est-à-dire que le commutateur 12 est commandé par le signal d'horloge ~A alors que le compteur 10 reçoit le signal d'horloge ~B Ainsi, un échantillon entre dans le premier étage de l'un des compteurs 9 et 10 avec l'arrivée d'une impulsion du signal d'horloge XB ou XA , puis est décalé dans le second étage avec l'arrivée d'une impulsion de l'autre signal d'horloge après une demi-période des signaux d'horloge. Ainsi, l'agencement donne le retard impair requis bien que cela signifie que le premier étage de chacun des compteurs 9 et 10 doive être apte à fonctionner à la fréquence de bit F du signal D. Les sorties des portes 8 sont appliquées à des compteurs respectifs 13 à un étage, puis sont combinées par des multiplexeurs 14, semblables aux multiplexeurs 62, 63... 6m, avant d'être appliquées à des compteurs principaux respectifs 15. Les compteurs 15 sont balayés (par un dispositif qui n'est pas représenté) dans la séquence appropriée avec les compteurs 7 de façon à donner les termes moyennés respectifs de la fonction de corrélation. Comme les portes 4, les portes 8 agissent dans ce cas en multiplicateurs et peuvent être remplacées par d'autres éléments de multiplication en fonction des signaux en jeu. La figure 2 représente le contenu des premiers étages de chacun des registres de décalage 2 et 3, les si gnaux transmis par les commutateurs d'échantillonage 11 et 12 et les sorties des compteurs 9 et 10 aux instants de reception des échantillons, c'est-à-dire les bits du signal D, to à tlo. Ainsi, en lisant horizontalement les colonnes à partir d'un numéro d'échantillon particulier, à gauche du diagramme, on peut voir le numéro de l'échantillon présent à la sortie du compteur 9 ou du compteur 10 et dans chaque étage du registre 2 ou 3, pendant le même intervalle de temps. En liaison également avec la figure 1, les termes de corrélation d'ordre pair sont obtenus en formant le produit du contenu du premier étage de chaque registre par le contenu de cet étage du même registre ayant un nombre correspondant à celui du terme. Ces produits sont alors ajoutés dans le compteur correspondant 7. Ainsi, le premier compteur, c'est-à-dire le compteur connecté au multiplexeur 62 fera la somme des produits des contenus des étages 1 et 2 du registre 2 et des produits des contenus des étages 1 et 2 du registre 3. Ainsi, en liaison avec la figure 2, le premier compteur fera la somme des produits to~t2; t2.t4; t4.t6 etc... du registre 2 et t1. t3; t3.t5 etc... du registre 3.En évaluant on verra que les produits obtenus sont ceux, correspondant au premier terme pair de la fonction de corrélation R (2). Les autres termes d'ordre pair sont obtenus d'une façon semblable. Pour les termes d'ordre impair, on forme les produits des sorties des compteurs 9 et 10 par les contenus des étages des registres ayant des numéros correspondant à ceux des termes requis. Ainsi, en liaison avec la figure 2,le premier des compteurs 15 fait la somme tl. t2; t3. t4 etc... du registre 2 et to, tl; t2. t3 etc... du registre 3. Ceux-ci sont les produits correspondant au terme R(l > . Dans le mode de réalisation représenté, les registres de décalage utilisés dans l'estimation des valeurs paires et impaires de la fonction de corrélation sont communs et, par conséquent, le seul matériel supplémentaire important impliqué dans le traitement en parallèle est constitué des circuits de pré-retard et des compteurs multiples des premiers étages pour chaque sommation de retard. La fonction des compteurs à un étage 522, 523.,.52m, 532, 533.. .53m et 13 est, en effet, d'èffectuer certains comptages qui sinon seraient faits par les compteurs 7 et 15 et par conséquent de diviser par deux la fréquence de bit du signal appliqué aux multiplexeurs 6. Les multiplexeurs, à leur tour, doublent la fréquence de bit appliquée aux compteurs 7 (parce que ils sont soumis à un processus de commutation dans les deux sens de façon à transmettre d'abord les produits provenant du registre 2,puis ceux provenant du regis tre 3). Ainsi grâce à la présence des compteurs à un étage, les multiplexeurs peuvent fonctionner à la fréquence F/2 et le premier étage de chacun des compteurs 7 et 15 doit aussi fonctionner à cette fréquence. On remarquera qu'il peut y avoir plus de deux registres de décalage. En général, il peut y avoir K registres ayant chacun une longueur N/K où N est le nombre de termes de corrélation requis,rythmés par des signaux respectifs des signaux d'horloge K, ayant chacun une fréquence 2fa/K Hz et étant déphasé de 25/K radians par rapport à un autre. Comme indiqué en figure 3, il pourrait y avoir trois registres SRl,SR2 et SR3 , recevant des signaux d'horloge ~1, #2 et #3 déphasés de 2n/3 radians. Connectés à chaque registre se trouvent K ensembles (G1 à G3 en figure 3) de portes "OU Exclusif (semblables aux portes 422...42m et 432...43m et 8) dont l'une serait associée aux termes de corrélation R(1), R(K+1), etc... la suivante aux termes R(2), R(K+2) etc... pour les ensembles restants. Les produits formés par les ensembles correspondants de portes sont alors combinés par un multiplexeur d'une série respective de multiplexeurs à K-entrées (M1, M2 et M3 en figure 3) avant d'être entrés dans une série correspondante de compteurs principaux tels que les compteurs 7 et 15. De façon à étendre la réduction de la fréquence de rythme des registres de décalage à la fréquence de fonctionnement des multiplexeurs et la fréquence de comptage des compteurs principaux, certains comptages pourraient être faits#, comme dans le cas du dispositif de la figure 1, par des compteurs (C1 à C9 en figure 3) connectés entre les portes et les multiplexeurs.Ces compteurs auraient un nombre d'étages appropriés à la réduction de la fréquence de comptage requise. L'un de chacun des K ensembles de portes "OU Exclusif" serait connecté à son registre de décalage associé d'une manière semblable aux portes 422... 43m.Cependant, chaque autre ensemble est de préférence agencé de façon à recevoir des échantillons retardés de manière appropriée du signal D d'une manière semblable à celle des portes 8, sauf toutefois que, pour chaque ensemble, l'échantillonnage et le retard sont appropriés au terme de corrélation en cours de formation par cet ensemble. Ainsi, si des commutateurs d'échantillonnage séparés (les commutateurs S1 à S6 en figure 3) étaient prévus, il y en aurait un pour chacun de ces autres ensembles de portes et ils seraient actionnés par des signaux respectifs différents des signaux d'horloge.De même, chaque commutateur est connecté par l'intermédiaire d'une unité de re tard respective (D1 à D6 en figure 3) ayant un retard approprié au terme de corrélation à former. On appréciera que les unités de retard et les commutateurs d'échantillonnage (tels que D1 à D6 et S1 d S6 en figure 3) ne sont pas absolument nécessaires. Cependant, s'ils ne sont pas utilisés, on aurait besoin à leur place d'agencements permettant l'échantillonnage des contenus de registre aux instants appropriés entre les impulsions d'horloge appliquées de façon à ne transmettre aux ensembles de portes que les signaux dont ils ont besoin pour les termes de corrélation avec lesquels ils sont associés De tels agencements d'échantillonnage combineraient complexité et opérabilité à la fréquence de bit F du signal D - par conséquent l'agencement illustré utilisant deux retards est considéré comme étant le plus avantageux. On remarquera dans la figure 3 que,le nombre de registres de décalage croissant,le nombre d'interconnexions devient important et en particulier que, compte tenu de ce fait, le corrélateur pourrait avoir la forme d'une série d'unités d'adjonction tel que représenté en figure 4. Ces unités auraient la forme de circuits intégrés. Chaque unité comprendrait quelques étages, par exemple quatre étages, de chacun des registres de décalage 41, 42, en même temps que les portes associées 43 à 46 et les multiplexeurs 47 et 48,une capacité de comptage pré-multiplexage et, si on le souhaite, une certaine capacité en compteurs principaux 49. Le nombre requis d'unités est connecté en tandem de façon à former le nombre requis d'étages de registre de décalage et à synchroniser les signaux d'horloge pour chaque unité et reporter aux portes des différentes unités les divers signaux requis. A titre d'exemple, en envisageant l'utilisation de dispositifs à couplage par charge (où les fréquences d'horloge maximum pourraient être de, disons, 20 MHz), un facteur de réduction de la fréquence d'horloge de 5 est nécessaire pour donner fa = 100 MHz. Par conséquent, un processeur d'autocorrélation à dispositifs à couplage par charge en parallèle utiliserait cinq registres en parallèle à des fré quences d'horloge de 20 mHz, chacun étant déphasé de 2#/5 radians par rapport aux autres. Chaque registre pourrait avoir, disons, 400 étages. Naturellement, une unité complexe de retard de période d'horloge fractionnelle et de rythme serait nécessaire.Néanmoins, globalement, il y aurait une réduction importante de la consommation de puissance des sections haute vitesse du circuit et par conséquent du poids et du volume. En alternative au dispositif à la largeur de bande étroite, à résolution fine, les principes de la présente invention peuvent être appliqués à la construction d'un autocorrélateur à très grande vitesse pour mode à bande large et résolution grossière. A titre d'exemple, une largeur de bande d'analyse de 500 mHz nécessiterait une fonction d'autocorrélation à estimer à des intervalles d'une nanoseconde, ce qui est l'équivalent d'une fréquence d'horloge de 1 GHz. Pour une résolution grossière, disons de 2 mHz, des registres de décalage d'une longueur de 500 étages seraient normalement nécessaires. Pour ramener la fréquence d'horloge à, disons, des fréquences de logique à couplage d'émetteur métal (100 mHz), dix registres en parallèle ayant chacun 100 étages seraient nécessaires. Là encore, un rythmage, des délais et un déphasage complexes seraient nécessaires en plus de la possibilité d'échantillonner les données à des temps d'ouverture d'une nanoseconde. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de variantes et de modifications qui apparaîtront à l'homme de l'art. REVENDICATIONS 1 - Dispositif de formation d'une fonction de corrélation concernant un flot de données de réception, caractérisé en ce qu'il comprend une pluralité de dispositifs de mémorisation en parallèle (2, 3; S1, S2, 83), un moyen de commutateur (1) pour sélectionner les dispositifs de mémorisation en sequence cyclique afin de diriger certains des articles dans les dispositifs de mémorisation, une pluralité d'agencements multiplicateurs (422, 423.,.42m; 432, 433... 43m, 8, Gl, G2, G3) connectés à des dispositifs respectifs des dispositifs de mémorisation de façon à former des produits des articles dirigés vers les dispositifs de mémorisation associés, des moyens de combinaison (62, 63...6m, 14, Ml, M2, M3) qui ont des entrées connectées aux agencements multiplicateurs et une série de sorties et qui peuvent fonctionner pour présenter à des entrées respectives desdites entrées les produits d'articles associés aux termes respectifs de la fonction d'autocorrélation, 2 - Dispositif selon la revendication l,caractéri- se en ce que les dispositifs de mémorisation comprennent des registres de décalage dans lesquels les articles sont décalés au moyen de trains d'impulsion d'horloge respectifs (#A, ~B, ~l, ~2, #3) de phase différente mais de même fréquence de répétition, fréquence qui est égale à la fréquence de bit (F) du flot des données reçues divisé par le nombre de registres de décalage. 3 - Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce qu'il comprend des moyens de retard (9, 10, D1 - D6) pour présenter des articles aux agencements multiplicateurs à des moments appropriés aux produits à former par les agencements multiplicateurs respectifs. 4 - Dispositif selon l'une des revendications 1, 2 ou 3, caractérisé en ce qu'il comprend une pluralité de dispositifs de comptage (522, 523.. .52m; 532, 533, 53m; C1- C9) disposés entre les agencements multiplicateurs et les moyens de combinaison. 5 - Dispositif selon 11 une des revendications 1,2, 3 ou 4, caractérisé en ce qu'il est construit sous forme d'une unité de circuit intégré et comporte des bornes pour valider les dispositifs de mémorisation de l'unité à connecter en série avec des dispositifs de mémorisation correspondants d'une autre unité similaire (figure 4).