Brevet FR2445626A1 — publié le 19800725

La présente invention concerne un transistor inclus dans un circuit intégré monolithique lui-même réalisé dans un corps semiconducteur composé d'une plaquette-substrat recouverte sur l'une de ses faces d'une couche épitaxiale, ledit transistor comportant une région de collecteur formée d'une portion de ladite couche épitaxiale, une région de base créée dans la région de collecteur précitée et une région d'émetteur créée dans ladite région de base. L'invention s'applique, plus particulièrement, aux transistors de puissance équipant les circuits intégrés. On sait que les performances d'un transistor de puissance dont les trois sorties, émetteur, base, collecteur, sont prévues sur une même face du corps semiconducteur dans lequel il est réalisé -c'est le cas dans les structures classiques de transistors pour circuits intégrés sont limitées, notamment par la résistance assez importante de la région de collecteur. En effet, dans cette région, une partie du courant collecteur doit, pour rejoindre la sortie collecteur située latéralement par rapport à la région de base, cheminer sous cette région de base parallèlement à la jonction base-collecteur, soit dans une zone de faible épaisseur qui, prise selon le trajet que suit le courant, a nécessairement une forte résistance et entraîne une forte chute de tension.Pour diminuer la résistance de la région de collecteur, il est connu de prévoir à peu de distance de la région de base et sous cette région, une couche dite "enterrée", relativement très dopée par rapport à la couche épitaxiale dans laquelle se situe ladite région de collecteur et qui offre donc au courant un chemin moins résistant vers la sortie collecteur. Malgré ce perfectionnement, la résistance collecteur d'un tel transistor reste élevée ce qui fait que -le courant limite d'utilisation ne peut guère excéder 1 à 2 A. Cette valeur de courant est incomparablement plus faible que celle fixant la limite d'utilisation d'un transistor discret ayant sensiblement les mêmes dimensions. Dans un transistor discret, en effet, la sortie collecteur se situe le plus souvent sur la face inférieure du corps semiconducteur opposée à celle oh sont prévues les sorties émetteur et base. Le courant collecteur, dans un tel transistor, suit donc un trajet dont la direction est sensiblement perpendiculaire auxdites faces ; suivant cette direction, la partie épitaxiale de la région de collecteur est large et peu longue, donc la résistance correspondante est faible. Compte-tenu des observations précédentes, on a cherché à concevoir des structures de transistors de puissance intégrables dans des circuits monolithiques, qui s'inspirent de celles d'un transistor discret. Un exemple d'une telle réalisation est donné dans la demande de brevet français n0 2 319 973. Le circuit intégré décrit dans cette demande est élaboré dans un corps semiconducteur dans lequel on distingue, depuis la base vers la face supérieure ou face active, un substrat de type de conductivité N, une première couche épitaxiale de type P, puis une deuxième couche épitaxiale de type N. La deuxième couche épitaxiale est divisée en caissons ; dans chaque caisson est formé, au moins en partie, un élément du circuit intégré. La portion de couche épitaxiale située dans le caisson réservé au transistor de puissance englobe la région de collecteur de ce transistor ainsi que les régions d'émetteur et de base qui sont diffusées dans ladite région de collecteur. Les sorties émetteur et base sont prévues sur la face supérieure du corps semiconducteur. La sortie collecteur est prévue sur la base dudit corps.La liaison conductrice entre la région de collecteur et le substrat est établie via une zone enterrée de type N+ de forte épaisseur (de l'ordre de 15 à 20 pm) qui traverse la première couche épitaxiale de type P. Cette zone enterrée résulte de la fusion de deux couches enterrées coaxiales, prédiffusées, l'une en surface du substrat avant la croissance de la première couche épitaxiale, l'autre en surface de la première couche épitaxiale avant la croissance de la deuxième couche épitaxiale. Ladite fusion est obtenue par diffusion complémentaire, à la faveur des traitements thermiques ultérieurs qui président à l'elaboration d'autres zones ou régions du transistor et du circuit intégré. La structure de transistor obtenue répond indéniablement à l'image d'un transistor discret. Mais cette structure, en raison de la présence de la zone enterrée épaisse, est complexe. Elle entraine une plus grande complication du circuit intégré dans lequel elle s'inscrit, par rapport aux circuits intégrés classiques, du fait de l'existence de deux couches épitaxiales. De plus, il faut éviter que la première couche épitaxiale de type P affleure sur la tranche du corps semiconducteur dans lequel le circuit intégré est élaboré, ce qui favoriserait la naissance de courants de fuite superficiels notamment entre ladite première couche et le substrat.Aussi est-il nécessaire de créer, tout autour du corps semiconducteur, une ceinture de type N r qui s'étend en épaisseur depuis le substrat jusqu'à la deuxième couche épitaxiale (ceinture qui a une épaisseur égale à celle de la zone enterrée située sous le collecteur du transistor de puissance) et qui isole la première couche épitaxiale de tout contact avec l'extérieur. D'autre part, la réalisation du circuit intégré est longue la seule formation du corps semiconducteur dans lequel sont élabores ensuite les différents composants de ce circuit nécessite deux opérations de diffusion et deux opérations d'épitaxie conduites en alternance. Cette réalisation est également délicate pour obtenir- un fonctionnement correct du circuit intégré et du transistor, il faut choisir avec précision les épaisseurs et les niveaux de dopage des différentes couches. La structure de transistor pour circuit intégré, objet de la présente invention, permet de remédier aux difficultés soulignées précédemment. L'invention a pour but, en particulier, la création d'un transistor de puissance à faible résistance de collecteur, de réalisation simple, permettant une facile intégration. L'invention repose notamment sur la constatation qu'il est possible de former des domaines semiconducteurs d'une grande étendue et d'une grande profondeur dans une plaquette semiconductrice par application de la technique de la thermomigration. Selon l'invention, un transistor inclus dans un circuit intégré monolithique lui-même réalisé dans un corps semiconducteur composé d'une plaquette-substrat recouverte sur l'une de ses faces d'une couche épitaxiale, ledit transistor comportant une région de collecteur formée d'une portion de ladite couche épitaxiale, une région de base créée dans la région de collecteur précitée et une région d'émetteur créée dans ladite région de base, est notamment remarquable-en ce que ladite plaquette-substrat est divisée en au moins deux domaines de types de conductivité opposés, l'un de ees domaines, ou premier domaine, du même type de conductivité que la couche épitaxiale et qui traverse la plaquette-substrat sur toute l'épaisseur, constituant une région de conduction et de sortie adjacente à la région de collecteur du transistor. Le transistor de puissance selon l'invention a une structure analogue à celle d'un transistor discret, ses régions d'émetteur et de base, formées dans la couche épitaxiale, ayant leurs sorties en surface de cette couche épitaxiale, tandis que sa région de collecteur, prolongée par ladite région de conduction formée dans la plaquette-substrat (premier domaine), sort en bout de cette région de conduction, sur la face inférieure de ladite plaquette-substrat. Un transistor de puissance selon l'invention et un circuit intégré équipé d'un tel transistor présentent plusieurs avantages par rapport à ceux de l'art antérieur. Unazantage important réside en la simplicité de la structure du transistor, qui permet son intégration facile dans un ensemble monolithique. En effet, ledit transistor est constitué dans un corps semiconducteur formé d'un substrat et d'une seule couche épitaxiale, comme pour les circuits intégrés classiques. D'autre part, il n'est pas besoin de prévoir de couche enterrée prédiffusée sous sa région de collecteur ; la région de conduction prévue dans la plaquette-substrat et qui est adjacente à la région de collecteur, à condition qu'elle soit suffisamment dopée, remplace avantageusement une couche enterrée. La structure du transistor étant simple, sa réalisation est facile et ne gêne en rien celle du circuit auquel il est adjoint. Notamment, on peut choisir, pour la couche épitaxiale, l'épaisseur et le taux de dopage qui semblent les mieux appropriés pour une application donnée. Par ailleurs, tout comme pour le transistor décrit dans la demande française n0 2 319 973 précitée, la sortie de la région collecteur par la face inférieure de la plaquette-substrat amène une diminution importante de la résistance collecteur par rapport à ce qu'est cette résistance dans un transistor classique pour circuit intégré, ayant sensiblement les mêmes dimensions. Sortir le collecteur par la face inférieure de la plaquettesubstrat signifie aussi obtenir un gain d'espace sur la face supérieure de cette plaquette (l'espace occupé par la plage de métallisation correspondant à la sortie collecteur, large espace dans le cas d'un transistor de puissance classique), donc bénéficier de meilleures possibilités d'intégration de l'ensemble du circuit. De plus, il n'est plus besoin de connexion de liaison par fil à partir de la sortie collecteur. Le collecteur sortant par la face inférieure de la plaquettesubstrat et cette plaquette reposant le plus souvent sur une assise métallique (embase, peigne), il y a lieu d'isoler électriquement de cette assise métallique le deuxième domaine prévu dans la plaquette-substrat sur lequel repose la partie de type class#ique du circuit intégré, adjacente au transistor de type selon l'invention. Selon une première forme de réalisation d'une région d'isolement entre ledit deuxième domaine et ladite assise métallique, ladite région de conduction et de sortie (premier domaine) est prolongée latéralement (c'est- -dire longitudinalement par rapport au plan de la plaquette-substrat) par une zone semiconductrice du même type de conductivité que le sien, qui s'étend au moins sur toute la partie de l'aire du deuxième domaine située en regard de la face (face inférieure) de la plaquette-substrat opposée à celle (face supérieure supportant ladite couche épitaxiale. Avantageusement, ladite zone semiconductrice est une zone superficielle diffusée. Selon une deuxième forme de réalisation d'une région d'isolement du deuxième domaine par rapport à ladite assise, ledit deuxième domaine est revêtu d'une pellicule en un matériau isolant, sur son aire affleurant la face inférieure de la plaquettesubstrat. La réalisation d'un transistor selon l'invention est étroitement dépendante de celle de la plaquette semiconductrice qui lui sert de substrat et qui est divisée, comme il a été mention- né plus haut, en au moins deux domaines de types de conductivité opposés. La préparation de ladite plaquette-substrat fait appel à un procédé mis au point par la Demanderesse, qui fait 11 objet de la demande de brevet-français déposée le 13 novembre 1978 enre gistrée sous le n0 78 31-984 et qui a pour titre "Procédé permettant la création, dans une plaquette semiconductrice d'un premier type de conductivité,d'au moins un domaine semiconducteur du deuxième' type de conductivité et application de ce procédé". Dans la forme la plus commune de mise en oeuvre de ce procédé, on recouvre une plaquette semiconductrice, par exemple en silicium de type P, d'une couche isolante dans laquelle, à l'empla cement d'un domaine de type de conductivité N à créer, on creuse des ouvertures ou fentes parallèles et peu espacées de longueur et de largeur convenables. On recouvre ensuite la face de la plaquette sur laquelle se trouvent lesdites ouvertures d'une couche d'un matériau dopant de type N, par exemple d'une couche d'antimoine. On décape cette couche d'antimoine sélectivement, afin qu'il n'en reste que dans les seules ouvertures. Par un processus de thermomigration, on fait alors se propager l'antimoine à travers la plaquette.On forme ainsi une pluralité de zones de type N, chacune se situant en regard d'une ouverture, et qui traversent la plaquette de part en part si on le désire. On fait ensuite se réunir lesdites zones par diffusion latérale de l'antimoine afin de constituer un domaine homogène de type N. Par ce procédé, on peut créer de grands domaines soit de type N (par exemple par thermomigration et diffusion d'antimoine), soit de type P (en utilisant de l'aluminium). La plaquette-substrat du circuit intégré comportant ses deux domaines N et P étant constituée et cette plaquette ayant subi un traitement de décapage et de polissage afin d'en éliminer les couches superficielles très perturbées, la réalisation dudit circuit intégré muni de son transistor de puissance selon l'invention ne pose pas de problème particulier. Essentiellement, s'il s'agit, par exemple, d'un circuit intégré équipé d'un transistor de puissance de type NPN, on commence par former des couches enterrées de type N sur la face supérieure de la plaquette-substrat, aux emplacements prévus de transistors de type classique du circuit ; ces couches enterrées se situent toutes en surface du domaine de type P de la plaquette. Puis, on dépose, sur toute ladite face supérieure, une couche épitaxiale de type N. On divise ensuite la couche épitaxiale en caissons, ceci au-dessus du domaine de type P, par des diffusions profondes de type P qui rejoignent la plaquette-substrat sous-jacente. L'un de ces caissons délimite une portion de la couche épitaxiale, dans laquelle se situe le collecteur du transistor de puissance et ou sont créés ultérieurement la base et l'émetteur de ce transistor, qui recouvre entièrement le domaine de type N formé dans la plaquette-substrat ; ce domaine constitue ladite région de conduction et de sortie du transistor de puissance. Par des diffusions convenables (ou d'autres traitements donnant des résultats analogues, tel que, par exemple, l'implantation d'ions), on crée alors les différents composants du circuit intégré et, simulta nément, les régions de base et d'émetteur du transistor de puissance. La région destinée à isoler le domaine de type P par rapport à l'assise métallique sur laquelle doit reposer ultérieurement la plaquette-substrat, est, dans le cas d'un isolement obtenu par le moyen d'une zone semiconductri-ce (en l'occurrence de type N) prolongeant latéralement ladite région de conduction et de sortie elle-même de type N, avantageusement formée par diffusion. Selon une caractéristique du procédé de réalisation du transistor selon l'invention et du circuit intégré contigu à ce transistor, ladite zone semiconductrice est formée par une ou plusieurs diffusions de type N -une ou plusieurs, selon l'épaisseur que l'on désire conférer à ladite zone- effectuées à la faveur des diffusions de ce type que nécessite l'élaboration complète du dispositif. Notamment, la zone semiconductrice peut être formée en même temps que les couches enterrées, ou en même temps que les émetteurs des transistors. Bien entendu, il faut protéger la face inférieure de la plaquette-substrat durant les diffusions de type P. Dans le cas où l'on choisit d'isoler le domaine de type P par rapport à l'assise métallique de la plaquette-substrat au moyen d'une pellicule isolante, on forme cette pellicule, par exemple en fin de fabrication, en même temps que la couche de passivation qui recouvre la face supérieure de la plaquette. Préalablement, on a procédé à un décapage de la face inférieure de ladite plaquette sur une épaisseur convenable, afin d'éliminer les couches semiconductrices éventuellement touchées par les diffusions N et P qui ont présidé à l'élaboration des composants du circuit in intégré. Des informations complémentaires concernant la réalisation d'un dispositif selon l'invention sont données dans la partie descriptive du présent mémoire. Il y a lieu d'observer que l'invention n'est pas sujette à limitation en ce qui concerne le type de transistor de puissance constitué dans le circuit intégré. Celui-ci peut être indifféremment de type NPN ou de type PNP. Bien sur, dans le cas d'un transistor de type PNP, la zone de conduction et de sortie serait un domaine de type P de la plaquette-substrat, tandis que le reste du circuit intégré serait élaboré au-dessus du domaine de type N de cette plaquette. L'invention, par ailleurs, n'est pas limitée à la réalisation d'un seul transistor de puissance par circuit. On peut en prévoir deux et même plus, de même type, qui seraient évidemment en- liaison par leur collecteur. La plaquette-substrat devrait être divisée alors en le nombre de domaines nécessaires. La description qui va suivre, en regard des dessins annexés, fera bien comprendre en quoi consiste l'invention. La figure 1A représente, vue en coupe, une partie d'un circuit intégré monolithique comportant un transistor selon l'invention et un autre transistor dé type classique. La figure 1B est une représentation sensiblement analogue à celle de la figure 1A qui met en relief une variante d'exécution en ce qui concerne ladite région d'isolement intercalée entre un domaine de la plaquette-substrat et l'assise sous-jacente à cette plaquette. Les figures 2A à 2F correspondent aux étapes essentielles de la formation de plaquettes-substrats destinées à la réalisation de dispositifs selon l'invention. Il est à noter que, sur les différentes figures, les proportions géométriques correspondant à la réalité n'ont pas été respectées entre les diverses parties composant une structure ; ceci, dans le seul souci de rendre les figures claires. Le circuit intégré dont une partie est représentée sur les figures 1 a été élaboré en même temps que des centaines d'autres identiques dans des plaques de silicium de relativement grande surface (# ~ 76 mm), plaques délimitées en plaquettes -chaque plaquette correspondant à un seul circuit monolithique- puis séparées ensuite en unités indépendantes. Le corps semiconducteur qui supporte le circuit intégré se compose d'une plaquette-substrat 2 qui est recouverte, sur sa face supérieure 2A, d'une couche épitaxiale 3, d'un premier type de conductivité. La couche 3 est-divisée en caissons par des cloisons 4, du deuxième type de conductivité, qui la traversent sur toute son épaisseur. Deux de ces caissons, 5 et 6, apparaissent en totalité sur les figures 1A et 1B. Dans le caisson 5 -le plus spacieux- il a été réalisé un transistor de puissance T1 conforme à l'invention. Le caisson 6 a été réservé à un transistor T2 de type classique, tel qu'on en trouve dans les circuits intégrés habituels. La région de collecteur du transistor T1 est formée d'une portion 7 de la couche épitaxiale 3. Dans cette région de collecteur on a créé, par exemple par des diffusions, la région de base 8, du deuxième type de conductivité, du transistor T1, puis dans ladite région de base 8, la région d'émetteur 9, du premier type de conductivité, de ce même transistor. Ces deux dernières régions 8 et 9, ont leurs sorties sur la face supérieure 3A de la couche épitaxiale 3,qui est aussi la face supérieure du dispositif ; des plages métalliques de contact, 81 et 91, établissent des liaisons, respectivement avec la base 8 et avec l'émetteur 9, à travers la couche isolante 40. La région de collecteur du transistor T2 est formée, d'une part, d'une portion 10 de la couche épitaxiale 3, d'autre part de la couche enterrée 11, du premier type de conductivité, qui s'étend en partie dans la région 10 et en partie dans la plaquettesubstrat 2 sous-jacente. Dans la partie épitaxiale de cette région de collecteur on a créé la région de base 12, du deuxième type de conductivité, du transistor T2, puis dans ladite région de base 12, la région d'émetteur 13, du premier type de conductivité. Les trois sorties, collecteur, base, émetteur-#de T2, se trouvent sur la face supérieure 3A de la couche épitaxiale 3, et correspondent respectivement aux plages métalliques de contact 110, 112 et 113. Selon l'invention, le transistor T1 "est notamment remarquable en ce que ladite plaquette-substrat 2 est divisée en au moins deux domaines 14 et 15 de types de conductivité opposés, l'un de ces domaines ou premier domaine, 14, du même type de conductivité que la couche épitaxiale 3 et qui traverse la plaquette-substrat 2 sur toute l'épaisseur, constituant une région de conduction et de sortie adjacente à la région de collecteur 7 du transistor". Suivant une première forme de réalisation, illustrée par la figure lA > d'une région d'isolement entre le deuxième domaine 15, sur lequel est construit notamment le transistor T2, et l'assise métallique 18 sur laquelle repose la plaquette-substrat 2, "ladite région de conduction et de sortie (premier domaine) 14 est prolongée latéralement par une zone semiconductrice 19 du même type de conductivité que le sien, qui s'étend au moins sur toute la partie de l'aire du deuxième domaine 15 située en regard de la face inférieure 2B de la plaquette-substrat 2 opposée à celle 2A supportant ladite couche épitaxiale 3". Dans ce cas, la soudure de la plaquette-substrat 2 sur l'assise 18 qui est généralement dorée, est réalisée, de façon connue, par formation de l'eutectique or-silicium. La couche de liaison, très fine, fait que cette liaison est pratiquement directe. Sur la figure la, les traits pointillés 17 tracés en bas de la figure à gauche et à droite de la région 14 marquent les limites initiales de ladite région 14 avant la formation de la zone 19. En fait, la zone 19 prolonge sans discontinuité la région 14. Suivant une deuxième forme de réalisation, illustrée par la figure lB, d'une région d'isolement du deuxième domaine 15 par rapport à l'assise 18 "ledit deuxième domaine 15 est revêtu, sur son aire tournée vers la face inférieure 2B de la plaquette-substrat 2, d'une pellicule 41 en un matériau isolant". La pellicule 41 déborde légèrement sur le domaine 14 de ma nière à recouvrir la ligne d'affleurement, sur la face 2B de la plaquette-substrat 2, de la jonction J située à l'interface des domaines 14 et 15. La liaison électrique entre la plaquette-substrat 2 et l'assise 18 est obtenue par le moyen d'une plage 42 de soudure à l'étain-plomb qui s'étend dans la fenêtre 43 située en regard du domaine 14. Dans les deux cas de figure 1A et 1B, la région de collecteur 7 du transistor T1 sort du côté de la face inférieure 2B de la plaquette-substrat 2 sur l'assise 18, par l'intermédiaire de la région de conduction 14. La simplicité de la structure d'un transistor selon l'invention, tel que T1, apparaît manifestement sur les figures 1. Il faut noter, en particulier, que ce transistor ne possède pas de couche enterrée prêdiffusée sous sa région de collecteur 7. La résistance de collecteur est cependant faible, le courant qui le traverse s'écoulant transversalement dans la plaquette via une région 7 qui présente, dans cette direction,##une grande section et une faible épaisseur suivie d'une région de conduction 14 qui a également une forte section et que l'on peut faire très dopée pour la rendre très conductrice. La structure du transistor T1 étant simple, sa réalisation est facile et n'entrave pas celle de transistors tels que T2 par ailleurs nécessaires dans le circuit intégré. La zone semiconductrice 19 peut être créée en meme temps que d'autres régions du circuit intégré, par exemple les régions d'émetteur 9 et 13 et la pellicule isolante 41 peut être formée en même temps qu'une couche de passivation 44 qui recouvre la face supérieure du dispositif La fabrication d'un transistor#pour circuit intégré selon l'invention passe d'abord par la réalisation desa plaquette-substrat 2. On se reporte aux figures 2A å 2F qui illustrent cette réalisation. On part, par exemple, d'une plaque de silicium de type P, dopée au bore, d'un diamètre standard de 76 mm, d'une épaisseur de l'ordre de 350 à 400 Bm, dont les faces sont rodées mais non polies; un fragment de cette plaqué, correspondant au cristal 20, apparaît sur les figures 2. Supposons que l'on veuille créer, dans ce cristal, quatre grands domaines, deux domaines de type P et deux domaines de type N, intercalés entre eux. Dans un premier temps, on soumet la plaque à un traitement a g O- xydation thermique de manière à former, sur sa surface, une couche isolante d'oxyde de silicium 21, d'une épaisseur de l'ordre de 0,6 à 2 Wms Dans la couche d'oxyde 21, et selon l'une des faces principales 22 du cristal 20 choisie comme face active, on définit ensuite, par un décapage chimique conduit, de façon connue, sous masque de laque photogravée, des plages 21a, 21b, ..., 21g, qui séparent des ouvertures 23, indicées 23a, 23b, ..., 23g. Chacune des ouvertures 23, qui apparaît selon sa largeur sur les figures 2A à 2E, a, vue en plan une forme allongée de fente. Les ouvertures ou fentes 23 sont réparties en deux groupes de, par exemple, trois fentes, le groupe C23a, 23b, 23c) d'une part, le groupe t23d, 23e, 23f) d'autre part. Les fentes sont parallèles et régulièrement espacées dans chaque groupe. Ces deux groupes, prévus chacun pour la création d'un domaine semiconducteur de type N, sont séparés entre eux par la plage d'oxyde 21d, et d'autres groupes par les plages d'oxyde 21a et 21g. Dans le cas de l'exemple traité, on convient, pour simplifier, que toutes les fentes sont parallèles entre elles et s'allongent d'un coté du cristal en direction du côté opposé, selon un trajet rectiligne et sur la longueur voulue. Chaque fente a, avantageusement, une largeur comprise entre 300 et 400 pm. Dans un; même groupe de fentes, la distance séparative entre deux fentes voisines est comprise entre 15 et 25 pm. On réserve,par exemple, un espace d'environ 1 mm entre les bords les plus proches des fentes 23c et 23d d'une part, 23f et 23g d'autre part. La cristal ce stade du processus opératoire, est représenté sur la figure 2A. Au cours de l'étape suivante, on recouvre le cristal 20, du coté de sa face principale 22, d'une couche d'antimoine 25 de 3 à 10 pm d'épaisseur ; ceci, par exemple, par évaporation sous vide. Le cristal, à ce stade, est représenté sur la figure 2B. Par décapage chimique sous masque de laque, on élimine les parties de la couche 25 qui recouvrent les plages d'oxyde 21a, 21b, ..., 21g. On ne conserve de la couche 25 que les seules plages 25a, 25b, ..., 25g, situées en regard des ouvertures 23a, 23b-, ..., 23g, et qui reposent directement sur le silicium. Le cristal, a ce stade, est représenté sur la figure 2C. On recuit alors la plaque sous azote, pendant 15 minutes, à 650 OC, afin de parfaire la liaison antimoine-silicium dans les ouvertures 23. On fait ensuite migrer l'antimoine dans le silicium, par un processus de thermomigration. Pour obtenir le gradient de température nécessaire à cette thermomigration, on place la-plaque dans un réacteur d'Spitaxie, chauffé par induction, la face active de ladite plaque étant vers le haut. La plaque est placée sur un suscepteur en graphite, enrobé d'une couche de carbure de silicium elle-même recouverte d'une couche de silicium.Onpeut obtenir une thermomigration pour une température du suscepteur (à laquelle la température de la face arrière de la plaquette est pratiquement égale) comprise entre 1050 OC et 1200 C. Avantageusement, elle est comprise entre 1140 OC et 1160 OC. L'écart de température entre la face active (face 22 du cristal 20) et la face arrière (face 24 du cristal 20) de la plaquette peut être compris entre 5 OC et 70 OC. L'écart de température souhaité est obtenu par un balayage avec un fort débit (par exemple de 120 1/ minute)d'hydrogène qui refroidit la face active de la plaque-. Cette opération dure de 10 à 20 minutes. L'antimoine migre dans la direction du gradient et, si celuici est bien réglé, cette direction est préférentiellement perpendiculaire au plan de la face 22. La perpendicularité absolue n'est pas nécessaire. Ainsi sont créées des zones intermédiaires 26a, 26b, .,.r 26g, de type de conductivité N, qui traversent la plaque de part en part. Par suite de la faible diffusion latérale de l'antimoine au cours de sa migration, ces zones 26 conservent, sur toute leur hauteur de pénétration, une largeur pratiquement égale à celle des ouvertures 23 d'où elles sont nées. Entre les zones de type N 26a et 26D, 26b et 26c, 26d et 26e, 26e et 26f, subsistent donc des zones de type P, 27a, 27b, 27c et 27d, de faible largeur. Par contre, de larges portions 27e et 27f du cristal, se situant entre les zones 26c et 26d d'une part, 26f et 26g d'autre part, sont restées en totalité de type P. Le cristal à ce stade est représenté sur la figure 2D. On dispose maintenant la plaque dans un four de diffusion où elle est portée à une temperature de 1260 OC (1200 OC à 1280 OC) sous une atmosphère d'azote. Durant cette phase opératoire, l'antimoine diffuse latéralement suivant une direction moyenne paral lèle à la face 22 du cristal, si bien que les faibles intervalles de matériau de type P qui subsistent entre les zones 26a, 26b et 26c, puis entre les zones 26d, 26e et 26f sont envahis peu à peu par l'antimoine qui transforme le matériau P en matériau N. A la fin du cycle de recuit, qui dure de 3 à 6 heures suivant la largeur initiale des zones 27a, 27b, 27c et 27d, le cristal 20 se présente comme il est dessiné sur la figure 2E. Essentiellement, on distingue alors dans le cristal 20, quatre portions -un domaine 31, de type de conductivité N, né de la réunion des trois zones N 26a, 26b et 26c. -un domaine 33, également de type de conductivité N, né de la réunion des trois zones N 26d, 26e et 26f -et deux domaines 32 et 34, de type de conductivité P, qui sont des portions restantes du cristal P initial. Par suite de la diffusion latérale de l'antimoine, la largeur des domaines 32 et 34 est légèrement inférieure à celle des portions 27e et 27f repérées sur la figure 2D. Les zones repérées 30 et 35 appartiennent à d'autres domaines dont les parties principales sont situées hors des limites du cristal 20. Les régions superficielles des domaines de type N étant extrêmement perturbées et pouvant présenter des concentrations d'impuretés très différentes des concentrations en volume, aussi bien près d'une face que près de l'autre face de la plaque, après avoir enlevé les plages restantes de la couche 21 d'oxyde, on élimine, par exemple par décapage chimique, à partir de l'une et de l'autre facessune épaisseur de silicium de l'ordre de 30 pm. De plus, celle des deux faces de la plaque à partir de laquelle doivent être élaborés, ultérieurement, des dispositifs semiconducteurs, notamment des circuits intégrés, subit un traitement mécanique de polissage afin de lui conférer un poli optique. Le cristal à ce stade, est représenté sur la figure 2F. Sur cette figure, les quatre domaines 31i 32, 33, 34, ont été dessinés de même largeur. Il est clair que le nombre et la répartition des plages d'antimoine 25a, 25b, 25c, .. auraient pu être différents, ce qui aurait conféré auxdits domaines des étendues différentes et, si on le désire, des géométries différentes. Dans le cas particulier de la réalisation de circuits intégrés équipés de transistors selon l'invention, on peut faire, par exemple, que chaque plaquette qui supportera un circuit intégré comporte un domaine de type N (le domaine 14 de la figure 1), relativement vaste, en regard duquel sera élaboré le transistor T1, entouré d'un domaine de type P (le domaine 15 de la figure 1) sur lequel seront formés les autres éléments du circuit. La plaquette-substrat 2 du circuit intégré selon la figure 1 ayant été convenablement préparée (en même temps, bien sûr, que les autres plaquettes réunies sur une même plaque standard au diamètre de 76 mm), le procédé de réalisation de ce circuit intégré et, en particulier, du transistor T1 > comporte essentiellement les opérations successives suivantes. Au cours d'une première séquence opératoire, on procède à des diffusions sur des plages choisies de la face 2A de la plaquette-substrat 2 afin d'y créer des couches enterrées telles que la couche 11 du transistor T2. Ensuite on dépose, sur ladite face 2A, la couche épitaxiale 3. Puis, on divise la couche 3 en caissons, tels que les caissons 5 et 6, par miffusions profondes de type de conductivité opposé à celui de ladite couche 3, effectuées au-dessus du domaine 15 et qui engendrent les cloisons 4, lesdites cloisons s'enfonçant jusque dans la plaquette-substrat 2. Ensuite, par tout procédé connu -des diffusions par exempleon crée dans chaque caisson, différentes régions de surface, des deux types de conductivité, concourant à la formation des éléments du circuit intégré. C'est ainsi que, par diffusion simultanée, on crée les régions de base 8 du transistor T1 et 12 du transistor Tz, puis, ensuite et aussi par dés diffusions simultanées, on forme les régions d'émetteur 9 de T1 et 13 de T2. Dans le cas de la réalisation illustrée par la figure 1A, la zone semiconductrice 19, elle, est engendrée en même temps que les unes ou/et les autres deslcouches enterrées telles que 11, des régions d'émetteur telles que 9 et 13. Ainsi, peut-on conférer à la zone 19 une plus ou moins grande épaisseur. La/les diffusion/s qui préside/nt à l'élaboration de la zone 19 est/sont étendue/s à toute l'aire de la face 2B de la plaquette-substrat 2, sans qu'il y ait donc besoin de créer un masque photogravé. Dans le domaine 14, cette/ces diffusion/s n'a/n'ont, bien entendu, aucun effet si ce n1 est de renforcer le taux de dopage dans les lits superficiels affleurant sur-la face 2B. La réalisation du circuit intégré selon la figure 1A se termine par le dépôt des plages métalliques de contact 81, 91, et, ensuite, par celui de la couche de passivation 44. Dans le cas de réalisation correspondant à la figure 1B, après la création des régions d'émetteur 9 et 13, on procède au dépôt desdites plages métalliques de contact. On décape alors la plaquette-substrat 2, par sa face inférieure - 23, sur une épaisseur de l'ordre de 20 um, afin d'#iminer les couches semiconductrices touchées par les diffusions effectuées antérieurement et de visualiser la jonction J. Avantageusement, on emploie une solution de décapage attaquant un peu plus le silicium P que le silicium N (comme cela apparaît sur la figure 1B) afin de mettre en léger relief. le domaine 14 par rapport au domaine 15 et de udit domaine i favoriser ainsi le contact ultérieur sur l'assise 10. Puis, on dépose la couche de passivation 44 et, simultanément, la pellicule isolante 41. On perce ensuite la fenêtre 42 dans la pellicile 41 pour mettre à nu le silicium du domaine 14 sur lequel on dépose une fine couche-de chrome-nickel-or destinée à permettre la liaison à l'etain-plomb avec-l'assise 18. A titre indicatif, sont indiquées ci-après quelques données qualitatives, géométriques et électriques avantageusement applicables dans la réalisation d'un transistor de puissance de type NPN selon l'invention, appelé à supporter le passage de courants de l'ordre de 10 A et inclus dans un circuit monolithique dans lequel sont intégrés des transistors de type classique pouvant supporter des tensions limites allant jusqu a 60 V entre émetteur et collecteur. La plaquette-substrat 2, en silicium, d'une épaisseur comprise entre 300 et 375 Um, est, à l'origine, de type de conduc 3 14 16 tivité P, dopée au bore à raison de 1015 atomes/cm3 (1014 à 1016 at/cm3) ; ces caractéristiques de dopage sont celles de son domaine 15. Le domaine 14 de ladite plaquette-substrat, de type de conductivité N, est dopé à l'antimoine pour un taux de dopage de 5.îoî9 atomes/cm3 (4.1019 7.1019 at/cm3). La couche épitaxiale 3, d'une epaisseur de 10 à 60 vm suivant les cas, de type de conductivité N, est dopée par exemple à l'arsenic à raison de 1015 atomes/cm3 (5.1013 à 1016 at/cm3). La région de base 8, d'une épaisseur de 4 vm, de type de conductivite P, est dopée, par exemple, au bore. Elle présente un taux de dopage en surface, soit près de la face 3A, de 1018 atomes/ 3 cm3 (5.1017 à 1019 at/cm ). La région d'émetteur 9, d'une épaisseur de 2,5 um, de type de conductivité N, est dopée par exemple au phosphore à raison de 5. 20 atomes/cm3 en surface (1019 à 1021 at/cm3). La zone semiconductrice 19 a une épaisseur comprise entre 2,5 et 10 vm. Son taux de dopage correspond sensiblement à celui de la région d'émetteur 9 précitée. La pellicule isolante 41 est faite d'oxyde de silicium ou de nitrure de silicium. Son épaisseur se situe entre 0,5 et 2 pm. Les données chiffrées indiquées ci-dessus ne sont pas limitatives. En ce qui concerne la région de conduction 14 il n'a pas et donne de chiffres de dimensions ; mais il est clair que cette région doit être la plus spacieuse possible, c'est-à-dire que sa section transversale doit être seulement légèrement plus faible que celle de la région de collecteur 7 qu'elle prolonge. - REVENDICATIONS 1.- Transistor inclus dans un circuit intégré monolithique lui-même réalisé dans un corps semiconducteur composé d'une plaquette-substrat recouverte sur l'une de ses faces d'une couche épitaxiale, ledit transistor comportant une région de collecteur formée d'une portion de ladite couche épitaxiale, une région de base créée dans la région de collecteur précitée et une région d'émetteur créée dans ladite région de base, caractérisé en ce que ladite plaquette-substrat est divisée en au moins deux domaines de types de conductivité opposés, l'un de ces domaines ou premier domaine, du même type de conductivité que la couche épitaxiale et qui traverse la plaquette-substrat sur toute l'-épaisseur, constituant une région de conduction et de sortie adjacente à la région de collecteur du transistor. 2.- Transistor selon la revendication 1, caractérisé en ce que ladite région de conduction et de sortie, ou premier domaine, est prolongée latéralement par une zone semiconductrice du même type de conductivite que le sien, qui s'étend au moins sur toute la partie de l'aire du deuxième desdits domaines située en regard de la face de la plaquette-substrat opposée à celle supportant ladite couche épitaxiale. 3.- Transistor selon la revendication 1, caractérisé en ce que le deuxième desdits domaines est revêtu d'une pellicule en un matériau isolant sur son aire affleurant la face de la plaquettesubstrat opposée à celle supportant ladite couche épitaxiale. 4.-Transistor selon l'ensemble des revendications 1 et 3, caractérisé en ce que ledit premier domaine fait légèrement saillie par rapport audit deuxième domaine, sur la face de la plaquette substrat opposée à celle supportant ladite couche épitaxiale. 5.- Transistor selon la revendication 2, caractérisé en ce que ladite zone semiconductrice a une épaisseur comprise entre 2,5 et 10 um et en ce que son taux de dopage correspond sensible- ment à celui de la région d'émetteur dudit transistor. 6.- Transistor selon la revendication 3, caractérisé en ce que l'épaisseur de ladite pellicule en un matériau isolant se situe entre 0,5 et 2 um. 7.- Procédé de réalisation d'un transistor inclus dans un circuit intégré, selon l'ensemble des revendications 1 et 2, ca ractérisé en ce que ladite zone semiconductrice est élaborée simultanément avec la région d'émetteur dudit transistor par le procédé de diffusion. 8.- Procédé de réalisation d'un transistor inclus dans un circuit intégré, selon l'ensemble des revendications 1 et 3, caractérisé en ce que ladite pellicule en un matériau isolant est élaborée simultanément avec une couche de passivation déposée sur la face du dispositif sur laquelle affleure ladite couche épitaxiale.