Brevet FR2441295A1 — publié le 19800606

La présente invention concerne la construction des appareils de calcul numérique et a notamment pour objet un dispositif numérique-analogue de conversion d'informations. L'invention peut être utilisée en particulier dans les convertisseurs analogiques-numériques, les systèmes informatiques de mesure, les dispositifs de représentation d'informations utilisant un tube cathodique à balayage numérique assuré par son faisceau. On connatt des convertisseurs numériques-analogiques assurant la génération de valeurs à variation linéaire. Ces convertisseurs numériquesanalogiques utilisent essentiellement un dispositif d'addition de valeurs-e talons proportionnelles aux poids des bits du code binaire classique à soumettre à la conversion numérique-analogique, et plusieurs éléments de commutation qui commandent la mise en jeu des valeurs-étalons correspondantes et dont les sorties sont reliées aux entrées correspondantes du dispositif d'addition des valeurs-étalons. Le code d'entrée est fourni, par exemple, par un compteur d'impulsions dont les sorties sont branchées sur les entrées des éléments-de commutation. Le compteur d'impulsions peut être réalisé base du code binaire classique. L'un des inconvénients notables de ces convertisseurs numériques-analogiquesest la qualité médiocre des processus transitoires se produisant dans le convertisseur numérique-analogique du remplacement d'une combinaison de code par une combinaison de code voisine (par exemple le remplacement du code 011.. .1 par le code 100 0), car cela nécessite la commutation d'un grand nombre d'éléments. La conséquence de tels processus transitoires est l'apparition d'un bond puissant spontané du courant ou de la tension à la sortie du convertisseur numérique-analogique. L'invention vise donc à mettre au point un convertisseur numériqueanalogique dans lequel, lors du remplacement d'une combinaison de code par une combinaison de code voisine, le processus transitoire serait divisé dans le temps en une série de processus transitoires locaux, dont chacun serait déterminé par la commutation de trois bits de code voisins, et ce, grâce à l'introduction d'un bloc réalisant une conversion par étapes du code initial redondant d'un nombre en d'autres combinaisons de code du même nombre. Ce problème est résolu à l'aide d'un convertisseur numérique-analogique, du type comportant un bloc d'addition des valeurs-étalons dont l'entrée multiple est-branchée sur la sortie multiple d'un bloc d'éléments de commutation, caractérisé, suivant l'invention, en ce qu'il contient un bloc de convolution des p-codes de Fibona9ci, dont la sortie multiple est reliée à l'entrée multiple du bloc d'éléments de commutation, et que le bloc de convolution des p-codes de Fibonacci comporte n cellules fonctionnelles, dont chacune, correspondant au ième bit du code de Fibonacci à partir du eme premier jusqu'au (n - 2)ème bit comprend une bascule, un circuit logique "iT" et un circuit logique "OU", que la cellule fonctionnelle du bit inférieur ou bit zéro du code de Fibonacci est constituéepar une bascule et un circuit logique "OU", que la cellule fonctionnelle correspondant au bit supérieur, ème ou (n - 1) ème bit, du p-code de Fibonacci est constituée par une bascule et un circuit logique "ET", que dans la cellule fonctionnelle du ièmebit à partir du premier jusqu'au (n - 2)ème bit les entrées "unité" et "zéro" de la bascule sont reliées respectivement à la sortie du circuit logique et à la sortie du circuit logique "OU", que dans la cellule fonctionnelle du bit inférieur ou bit zéro l'entrée "zéro" de la bascule est reliée à la sortie du circuit logique "OU", tandis que son entrée "unité" sert d'entrée de comptage au convertisseur numérique-analogique, que dans la cellule fonctionnelle du bit supérieur, ou (n - 1)ème bit, l'entrée "unité" de la bascule est reliée à la sortie du circuit logique "ET", l'ensemble des sorties "unité" des bascules de toutes les cellules fonctionnelles servant de sortie multiple au bloc de convolution, que les première et deuxième entrées du circuit logique "OU" de la cellule fonctionnelle du iè bit à partir du bit zéro jusqu'au (n - 2)ème bit, sont reliées, respectivement, à la sortie du circuit logique "ET" de la (i + l)ème cellule fonctionnelle et à la sortie du circuit logique "ET" de la (i + p + 1)ème cellule fonctionnelle, que les première et deuxième entrées du circuit logique "ET" de la ème cellule fonctionnelle à partir du premier jusqu'au (n - 1) eme bit sont reliées respectivement à la sortie "zéro" de. la bascule de cette même cellule fonctionnelle et à la sortie "unité" de la bascule de la (i - l)ème cellule fonctionnelle, que la troisième entrée du circuit logique "ET" de la ième cellule fonctionnelle à partir du (p + 1)ème bit est branchée sur la sortie "unité" de la bascule de la (i - p - l)ème cellule fonctionnelle, les autres entrées de tous les circuits logiques "ET" étant réunies entre elles et servant d'entréé de synchronisation au convertisseur numérique-analogique, où n est la longueur du p-code de Fibonacci, i - O, 1, 2, ..., n - 1. L'un des avantages du convertisseur numerique-analogique conforme à l'invention consiste en ce que le processus transitoire s'y produisant lors du comptage des impulsions est divisé en une série de processus transitoires locaux, moins puissants, qui ne concernent, tout au plus, que trois bits en même temps. En outre, le convertisseur numérique-analogi- que conforme à l'invention permet de réaliser un réglage de la durée du processus transitoire à l'aide des impulsions de synchronisation. De plus, la procedure de contrôle métrologique d'un tel convertisseur est notablement simplifiée. L'invention sera mieux comprise et d'autres buts, détails et avantages de celle-ci apparattront mieux à la lumière de la description explicative qui va suivre d'un différent mode de réalisation donné uniquement à titre d'exemple non limitatif, avec références au dessin unique non limitatif annexé dans lequel: Le convertisseur numérique-analogique comporte un bloc 1 d'addition de valeurs-étalons, dont la sortie 2 constitue la sortie du convertisseur numérique-analogique. Les valeurs-étalons (par exemple les courants étalons) du bloc 1 sont choisies de manière à etre proportionnelles aux p-nombres de Fibonacci respectifs, c'est-à-dire que le poids du ième bit est proportionnel a ieme p-nombre de Fibonacci imposé par la relation de récurrence suivante:: ( O pour i (i) = l pour i = 0 (1) '3p(i - 1) + #p (i - p - 1) pour i > O où p est un nombre naturel donné. Le convertisseur numérique-analogique comporte également un bloc 3 d'éléments de commutation (par exemple de transistors) dont le nombre est égal au nombre de bits du p-code de Fibonacci. Les sorties des éléments de commutation forment une sortie multiple du bloc 3 et sont branchées sur l'entrée multiple du bloc 1. Outre cela, le convertisseur numérique-analogique comporte un bloc 4 de convolution de p-codes de Fibonacci, servant à convertir par étapes le p-code initial du nombre en d'autres combinaisons de code représentant le même nombre. La sortie multiple du bloc de convolution 4 est branchée sur l'entrée multiple du bloc 3 d'éléments de commutation.Une entrée du bloc de convolution 4 constitue l'entrée de synchronisation 5 du convertisseur numérique-analogique, à laquelle sont appliquées des impulsions de synchronisation du processus transitoire, tandis qu'une autre entrée du bloc 4 constitue l'entrée de comptage 6 du convertisseur numérique-analogique, attaquée par des impulsions de comptage. Pour un "p" quelconque, le bloc 4 de convolution des p-codes de Fibonacci comporte un nombre n (dans le cas considéré n = 6) de cellules fonctionnelles types 7, correspondant au nombre de bits du p-code de Fibonacci. Chaque ième cellule 7 correspond à un ième bit déterminé du p-code de Fibonacci et comporte une bascule 8 dont la sortie "unité" 9 est branchée sur le ième bit de l'entrée multiple du bloc 3 d'éléments de commutation. I1 est à noter que i = 0, 1, 2 ... (n - 1). Les cellules fonctionnelles 7 correspondant aux bits à partir du premier jusqu'au (n - 1)ème, c'est-à-dire au cinquième bit, comportent chacune un circuit logique "ET" 10, dont la sortie est branchée sur l'entrée "unité" 11 de la bascule 8.Une entrée du circuit logique "ET" 10 est branchée sur la sortie "zéro" 12 de la bascule 8. En outre, les cellules fonctionnelles 7 qui correspondent aux bits du code à partir du bit zéro jusqu'au (n - 2) eme bit comportent des circuits logiques "OU" 13. La sortie du circuit logique "OU" 13 est branchée sur l'entrée "zéro" 14 de la bascule 8 de la même cellule fonctionnelle 7. Entre les cellules fonctionnelles 7 sont réalisées les liaisons suivantes.Une entrée du circuit logique "OU" 13 de la cellule fonctionnelle 7 du ième (par exemple i = 2) bit du code est branchée sur la sortie du circuit logique "ET" 10 de la cellule 7 du (i + 1) me c'est-àdire du troisième, bit, et sa deuxième entrée est branchée sur la sortie du circuit logique "ET" 10 de la cellule 7 du (i + p + 1) eme, c'est-à-dire du quatrième) bit, car dans ce cas p - 1.La deuxième entrée du circuit logique "ET" 10 de la cellule 7 du sème, c'est-à-dire du deuxième, bit, est branchée sur la sortie "unité" 9 de la bascule 8 de la cellule fonctionnelle 7 du (i - 1)eme, c'est-à-dire du premiers bit, l'entrée suivante du circuit logique "ET" 10 de la cellule fonctionnelle 7 du ième (deuxième) bit est branchée sur la sortie "unité" 9 de la bascule 8 de la cellule 7 du (i - p - l)ème bit, c'est-à-dire du bit zéro, les autres entrées de tous les circuits' logiques "ET" 10 étant réunies entre elles et formant l'entrée de synchronisation 5 du convertisseur numérique-analogique, à laquelle est appliqué un signal de synchronisation du processus transitoire. L'entrée "unité" 11 de la bascule 8 de la cellule fonctionnelle 7 du bit inférieur (zéro) constitue l'entrée de comptage 6 du convertisseur numérique-analogique , attaquée par des impulsions de comptage. Le convertisseur numérique-analogique représenté correspond au cas particulier où p = 1. Le convertisseur numérique-analogique conforme à l'invention fonctionne de la façon suivante. Les impulsions de comptage attaquent l'entrée 6 du convertisseur numérique-analogique. Le-bloc 4 de convolution du p-code de Fibonacci réalise la conversion de la suite d'impulsions de comptage en un p-code de Fibonacci correspondant, qui apparat à la sortie multiple du bloc 4 et met en Jeu les éléments de commutation correspondant du bloc 3. Les éléments de commutation mettent en jeu les éléments-étalons correspondants du bloc 1, dont les valeurs sont proportionnelles aux p-nombres de Fibonacci, et à la sortie 2 du bloc 1 apparaît un paramètre analogique dont la valeur est proportionnelle au nombre d'impulsions N appliquées à l'entrée de comptage 6. Entre deux impulsions de comptage appliquées consécutivement (par exemple, entre la première et la deuxième) on applique des impulsions de synchronisation à l'entrée de synchronisation 5, pour réaliser une conversion successive (convolution) du p-code initial du nombre naturel en d'autres combinaisons de code du même nombre. A la sortie 2 est alors présente la même valeur analogique correspondant au p-code initial et établie initialement par'l'action de l'impulsion de comptage initial. Le bloc 4 fonctionne comme suit. Au départ les bascules 8 de toutes les cellules fonctionnelles 7 se trouvent à l'état "zéro", par conséquent les premières entrées des circuits logiques "ET" 10 sont attaquées par des signaux d'autorisation (signaux "unité") fournis par les sorties "zéro" 12 de toutes les bascules 8, tandis que les deuxièmes et troisièmes entrées des circuits logiques "ET" 10 reçoivent des signaux d'inhibition (signaux "zéro"). La première impulsion de comptage attaquant l'entrée 6 met à l'état "unité" la bascule 8 de la cellule fonctionnelle 7 du bit "zéro", de sorte que la combinaison de code inscrite dans le bloc 4 prend la forme suivante: 5 4 3 2 1 0: numéros des bits du l-code de Fibonacci, N = 1 0 0 0 0 0 1: combinaison de code. Dans le bloc 1 est mise en jeu la valeur étalon du bit "zéro" (#/0/ = 1), et à la sortie 2 se forme la première valeur, proportionnelle à N = 1, de la grandeur à variation linéaire. Lors de l'écriture d'un "un" dans la bascule 8 de la cellule fonctionnelle 7 du bit "zéro", la sortie "unité" de cette bascule délivre à la deuxième entrée du circuit logique "ET" 10 de la cellule fonctionnelle 7 du premier bit un signal d'autorisation ("un") Le signal de synchronisation du processus transitoire se présente sous la forme d'une suite périodique d'impulsions courtes de synchronisation, dont la durée est égale à la durée du processus transitoire dans le circuit logique "ET" 10.L'intervalle entre les impulsions de synchronisation est égal à la durée du processus transitoire dans le convertisseur numériqueanalogique lors de l1enclenchement/déclenchement d'un élément de coiiitation quelconque, alors que la première impulsion de synchronisation attaque l'entrée de synchronisation après l'arrivée d'une impulsion de comptage à l'entrée 6 au bout d'un temps égal à la durée du processus transitoire dans le convertisseur numérique-analogique à l'enclenchement de l'élément de commutation du bit zéro.La première impulsion de synchronisation appliquée à l'entrée du circuit logique "ET" 10 de la cellule fonctionneile 7 du premier bit fait apparattre un signal "unité" à la sortie du circuit logique "ET" 10, ce qui met à l'état "unité" la bascule 8 de la cellule fonctionnelle 7 du premier bit. Par l'intermédiaire du circuit logique "OU" 13 de la cellule fonctionnelle 7 du bit zéro, ce signal "unité" met à l'état "zéro" la bascule 8 de cette cellule fonctionnelle 7 du bit "zéro". Par conséquent, la combinaison de code inscrite dans le bloc 4 prend la forme: 5 4 3 2 1 0: numéros des bits du l-code de Fibonacci O O 0 0 1 0: combinaison de code. Cette combinaison de code représente le nombre "unité, et le convertisseur numérique-analogique devient le siège d'un processus transitoire dû au "branchement" de la bascule 8 de la cellule fonctionnelle 7 du premier bit et au "débranchement" simultané de la bascule 8 de la cellule fonctionnelle 7 du bit zéro. A la fin du processus transitoire, la sortie 2 fournit de nouveau (confirme) une valeur proportionnelle à N w 1 de la grandeur à variation linéaire. La deuxième impulsion de comptage met à l'état "unité" la bascule 8 de la cellule fonctionnelle 7 du bit zéro, par conséquent la combinaison de code dans le bloc 4 prend la forme: 5 4 3 2 1 0: numéros des bits du l-code de Fibonacci O O 0 0 1 1: combinaison de code. Dans le bloc 1 se trouve mise en jeu la valeur étalon du bit "zéro", et la sortie 2 fournit une deuxième valeur, proportionnelle à N = 2, de la grandeur à variation linéaire. I1 apparaît alors * aux première, deuxième et troisième entrées du circuit logique "ET" 10 de la cellule fonctionnelle 7, des signaux d'autorisation. L'apparition de l'impulsion de synchronisation à l'entrée de synchronisation 5 fait apparaître, à la sortie du circuit logique "ET" 10, un signal "unité" qui met à l1état "unité" la bascule 8 de la cellule fonctionnelle 7 du deuxième bit, et qui, par l'intermédiaire des circuits logiques "OU" 13 des cellules fonctionnelles 7 du premier bit et du bit zéro, met à l'état 0 les bascules 8 de ces cellules fonctionnelles, de sorte que la combinaison de code prend la forme: 5 4 3 2 1 0: numéros des bits du l-code de Fibonacci O O 0 1 0 0: combinaison de code, ceci étant le l-code de Fibonacci du nombre N = 2.Le convertisseur numérique-analogique redevient le siège d'un processus transitoire dû au "branchement" de la bascule 8 de la cellule fonctionnelle 7 du deuxième bit et au "débranchement" simultané des bascules 8 des cellules fonctionnelles 7 du premier bit et du bit zéro. A la fin de ce processus transitoire, la sortie 2fnnnir de nouveau une valeur, proportionnelle à N = 2, de la grandeur à variation linéaire. Après la septième impulsion de comptage et toutes les impulsions de synchronisation suivantes, l'état statique du bloc 4 est le suivant: 5 4 3 2 1 0: numéros des bits 0 1 0 1 0 0: combinaison de code, ce qui correspond à l-code de Fibonacci du nombre 7, et à la sortie du convertisseur numérique-analogique apparaît une valeur analogique proportionnelle au nombre naturel 7. Après l'application de la huitième impulsion de comptage, le premier état intermédiaire auquel sera mis le bloc 4 sera le suivant: 5 4 3 2 1 0: numéros des bits 0 1 0 1 0 1: combinaison de code ce qui correspond au premier l-code de Fibonacci du nombre naturel 8. Après l'application de la première impulsion de synchronisation, le bloc 4 sera mis à un nouvel état intermédiaire: 5 4 3 2 1 0: numéros des bits O 1 0 1 1 0: combinaison de code ce qui correspond au deuxième l-code de Fibonacci du nombre N = 8. Lors de l'application des impulsions de comptage suivantes, l'opération se répète. L'un des avantages du convertisseur numerique-analogique conforme à l'invention réside dans le fait que le processus transitoire ayant lieu lors du comptage des impulsions est divisé en une série de processus transitoires locaux qui ne concernent pas plus de trois bits simultanément: l'(ieme), ème ème 1'(i - 1) et l'(i - p - ; outre cela il est possible de régler la durée du processus transitoire à l'aide des impulsions de synchronisation, ce qui améliore la qualité du processus transitoire tout en diminuant sa puissance. Dans le convertisseur numérique-analogique proposé, il ne se produit, après l'application de l'une quelconque des impulsions de comptage, que la mise en jeu d'un seul bit (bit zéro) du code, et à la sortie du convertisseur numérique-analogique se forme immédiatement une valeur statique correspondant à N, après quoi commence un processus transitoire synchrone. Ceci améliore également la qualité du processus transitoire et joue un rôle important lorsque le convertisseur numérique-analogique fait partie d'un convertisseur analogique-numérique à comptages successifs avec réaction, ou d'un système numérique de mesure du type à exploration dans lequel le convertisseur numérique-analogique est branché sur l'entrée d'un dispositif de comparaison qui peut réagir d'une façon erronée au processus transitoire. Outre cela, le contrôle métrologique du convertisseur numérique-analo- gique se trouve simplifié. A cet effet, il suffit, après l'application d'une impulsion de comptage et l'apparition de la valeur analogique de sortie correspondant à N, de contrôler la constance de la valeur de sortie après l'application de chaque impulsion de synchronisation. Un écart par rapport à la valeur constante ne peut avoir lieu qu'en cas de non-conformité à la relation (1) de Fibonacci entre les poids des différents bits dans le convertisseur numérique-analogique, c'est-à-dire que la relation (1) de Fibonacci joue en quelque sorte le rôle d'une "garantie mathématique", un écart sensible par rapport à cette relation indiquant une défaillance du du convertisseur numérique-analogique. La réalisation dudit processus transitoire par convolution des poids des bits (sans changer l'équivalent numérique N), ctest-à-dire l'opération: peut aussi être considérée comme un genre de "moyennage" de la valeur analogique de sortie, et par conséquent, la réalisation dudit processus transitoire augmente la précision du convertisseur numérique-analogique. Bien entendu, l'invention n'est nullement limitée au mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons, si celles cri sont exécutées suivant son esprit et mises en oeuvre dans le cadre de la revendication qui suit. REVENDICATION Convertisseur numérique-analogique, du type comportant un bloc d'addition de valeurs-étalons, dont l'entrée multiple est branchée sur la sortie multiple d'un bloc d'éléments de commutation, caractérisé en ce qu'il comprend un bloc de convolution des p-codes de Fibonacci, dont la sortie multiple est reliée à l'entrée multiple du bloc d'éléments de commutation, ledit bloc de convolution des p-codes de Fibonacci comportant n cellules fonctionnelles dont chacune, correspondant au ième bit du code de Fibonacci, à partir du premier jusqu'au (n - 2)ème bit, comprend une bascule, un circuit logique "ET" et un circuit logique "OU", la cellule fonctionnelle du bit inférieur ou bit zéro du code de Pibonacci comprenant une bascule et un circuit logique "OU", la cellule fonctionnelle correspondant au bit supérieur ou (n - 1)ème bit du p-code de Fibonacci comprenant une bascule et un circuit logique "ET", que dans la cellule fonctionnelle du ième bit à partir du premier jusqu'au (n - 2)ème bit, les entrées "unité" et "zéro" de la bascule soqt branchées sur la sortie du circuit logique "ET" et sur la sortie du circuit logique "OU", respectivement, que dans la cellulefonctionnelle du bit inférieur ou bit zéro entrée "zéro" de la bascule est branchée sur la sortie du circuit logique "OU", tandis que son entrée "unité" constitue l'entrée de comptage du convertisseur numériqueanalogique, que dans la cellule fonctionnelle du bit supérieur ou (n - 1)ème bit l'entrée "unité" de la bascule est branchée sur la sortie du circuit logique "ET", l'ensemble des sorties "unité" des bascules de toutes les cellules fonctionnelles constituent une sortie multiple du bloc de convolution, les première et deuxième entrées du circuit logique "OU" de la cellule fonctionnelle du ième bit à partir du bit zéro jusqu'au (n - 2)ème bit étant branchées, respectivement, sur la sortie du circuit logique "ET" de la (i + 1)ème cellule fonctionnelle et sur la sortie du circuit logique "ET" de la (i + p + 1)ème cellule fonctionnelle, les première et deuxième entrées du circuit logique "ET" de la i ème cellule fonctionnelle à partir du premier jusqu'au (n - 1)ème bit étant branchées, respectivement, sur la sortie zéro de la bascule de la même cellule fonctionnelle et sur la sortie "unité" de la bascule de la (i - l)ème cellule fonctionnelle, la troisième entrée du circuit logique "ET" de la ième cellule fonctionnelle à partir du (p + 1) bit étant branchée sur la sortie "unité" de la bascule de la (i - p - me cellule fonctionnelle, les autres entrées de tous les circuits logiques "ET" étant réunies entre elles et constituant une entrée de synchronisation du convertisseur numérique-analogique, où n est la longueur du p-code de Fibonacci, et i = 0, 1, 2, ..., (n - 1).