Brevet FR2459588A1 — publié le 19810109

L'invention concerne un système de test d'un modem comprenant un récepteur restituant des données à une vitesse nominale nl et un émetteur recevant des données à une vitesse nominale n2 inférieure à nl, ce système de test comportant un émetteur de test pour fournir au récepteur à tester un signal modulé par un signal de test et un récepteur de test pour démoduler le signal fourni par l'émetteur à tester. Un modem du genre envisagé ci-dessus est défini par exemple par l'avis V 23 du CCITT. Ce modem est prévu pour être utilisé dans le réseau général téléphonique. I1 peut utiliser pour la transmission la modulation par saut de fréquence avec une rapidité de modulation de 1200 bauds pour une voie et de 75 bauds pour l'autre voie. Le modem d'une installation terminale comprend un récepteur restituant des données à la vitesse nominale de 1200 bits/S et un émetteur recevant des données à la vitesse nominale de 75 bits/S. Le modem normalisé ne comporte pas en général de dispositif de récupération d'horloge associé au récepteur de la voie à 1200 bauds et travaille dans ce cas en mode asynchrone. Le problème de test qui se pose est de pouvoir vérifier, depuis un centre de maintenance, le fonctionnement de ces modems. Une solution connue pour effectuer ce test consiste à boucler directement, dans un modem à tester, la sortie du récepteur sur l'entrée de l'émetteur et à vérifier dans le centre de maintenance si un signal de test transmis dans un sens vers le modem, revient dans l'autre sens, identique ou non à lui-même. Cette solution n'est pas satisfaisante, car le récepteur prévu pour travailler à vitesse élevée (1200 bauds) ne peut être testé qu'à la vitesse faible de travail de l'émetteur (75 bauds). On peut aussi envisager une solution consistant à transmettre de façon synchrone vers le récepteur à tester, un signal de test à 1200 bauds, à déduire de l'horloge récupérée à 1200 Hz une horloge d'échantillonna- ge à 75 Hz permettant d'appliquer à l'émetteur à tester une séquence qui est transmise à 75 bauds vers le centre de maintenance. Ce genre de solution a l'inconvénient de nécessiter dans un modem prévu pour une transmission asynchrone, un dispositif de récupération d'horloge servant uniquement à des besoins de test et représentant un coOt relativement important. Ces inconvénients sont évités avec le système de test de l'invention, ce système de test comportant un compteur diviseur de fréquence qui, lors d'un test, est connecté entre la sortie du récepteur à tester et l'entrée de l'émetteur à tester, et des moyens pour vérifier si le signal restitué par le récepteur de test correspond ou non au signal de test divisé par ledit compteur diviseur de fréquence. Avec le système de l'invention, on effectue le test dans les conditions normales d'emploi du modem, c'est-à-dire en mode asynchrone. On peut utiliser n'importe quelle séquence de test que l'on désire et faire travailler le récepteur et l'émetteur du modem à des vitesses différentes, par exemple à leurs vitesses nominales, en choisissant le rapport de division du compteur diviseur de fréquence en fonction de la configuration de la séquence de test servant à former le signal de test et du rapport des vitesses de travail du récepteur et de l'émetteur. Toutefois certaines séquences de test dont quelques exemples sont donnés par la suite peuvent rendre plus simple la comparaison de signaux destinée à vérifier le bon fonctionnement du modem. La description suivante en regard des dessins annexés fera bien comprendre comment l'invention peut être réalisée. La figure 1 représente un schéma du système de test conforme à l'invention. Sur la figure 2 le diagramme 2a représente un exemple de signal de test formé de séquences de test engendrées les unes à la suite des autres et le diagramme 2b représente le signal en résultant à la sortie du compteur diviseur de fréquence. La figure 3 représente un schéma de générateur de signal de test formé de séquences de test réparties dans le temps. Sur la figure 4, le diagramme 4a représente le signal de test engendré par le générateur de la figure 3 et le diagramme 4b représente le signal en résultant à la sortie du compteur diviseur de fréquence. Sur la figure 1 est représenté un modem 1 relié d'un côté à un terminal de réception 2 et à un terminal d'émission 3 et de l'autre côté à une extrémité d'une liaison 4 à deux fils, dans le réseau téléphonique général. L'autre extrémité de cette liaison rentre dans un centre de maintenance 5 à partir duquel on veut pouvoir effectuer des tests sur le fonctionnement du modem 1 via la liaison 4. Le modem 1 comporte un récepteur 6 et un émetteur 7 qui sont couplés de façon classique à l'extrémité dé la liaison 4, par l'intermédiaire d'une jonction hybride 8 munie d'une impédance d'équilibrage 9. La sortie du récepteur 6 est connectée au terminal de réception 2 et l'entrée de l'émetteur 7 est connectée au terminal d'émission 3. On envisage ici le cas d'un modem dont le récepteur fournit des données à une vitesse nl supérieure à la vitesse n2 des données qui sont appliquées à l'émetteur. Pour fixer les idées, on se place par la suite dans l'exemple déjà indiqué où les signaux à l'entrée du récepteur 6 et à la sortie de l'émetteur 7 sont modulés par sauts de fréquence avec des rapidités de modulation nominales de 1200 bauds et 75 bauds respectivement.Ainsi le récepteur 6 peut fournir des données à la vitesse nl de 1200 bits/S et l'émetteur 7 recevoir des données à la vitesse n2 de 75 bits/S. En outre ce modem ne comporte pas de dispositif de récupération d'horloge et est prévu normalement pour des transmissions en mode asynchrone. Pour effectuer un test de fonctionnement du modem 1 à partir du centre de maintenance 5, on trouve dans ce dernier des éléments correspondant à ceux du modem 1, c'est-à-dire un émetteur 10 et un récepteur 11 couplés à la liaison 4 par l'intermédiaire d'une jonction hybride 12 munie d'une impédance d'équilibrage 13. L'émetteur 10 peut transmettre des données avec une rapidité de 1200 bauds vers le récepteur 6 et le récepteur 11 peut restituer des données qui lui sont transmises par l'émetteur 7 avec une rapidité de 75 bauds. De plus, on utilise un générateur de signal de test 14 qui fournit à l'émetteur 10 un signal de test formé par exemple par une séquence de test se répétant cycliquement. Les données du signal de test se produisent avec une vitesse déterminée par le générateur d'horloge 15.Enfin, un dispositif 16 effectue des opérations permettant de vérifier la correspondance entre le signal de test fourni à l'émetteur 10, et le signal restitué par le récepteur 11 après un certain bouclage du récepteur 6 sur l'émetteur 7 dans le modem 1. La présente invention fournit un nouveau moyen de bouclage qui permet d'effectuer un test du modem 1 via la ligne de transmission 4, en faisant travailler le récepteur 6 et l'émetteur 7 à des vitesses différentes, par exemple à leurs vitesses nominales, sans qu'il soit nécessaire pour effectuer le changement de vitesse dans le modem d'y prévoir un dispositif de récupération d'horloge associé au récepteur 6. Conformément à l'invention, on utilise un compteur diviseur de fréquence 17 qui est connecté entre la sortie du récepteur 6 et l'en- trée de l'émetteur 7 au moyen de l'interrupteur 18 qui est fermé par l'utilisateur par exemple, après un ordre donné par le centre de maintenance. Si la liaison entre le centre de maintenance et le modem fonctionne correctement et si tous les éléments du modem fonctionnent correctement, on doit retrouver à la sortie du récepteur 11 le signal apparaissant à la sortie du diviseur de fréquence 17, c'est-à-dire le signal de test engendré par le générateur 14 et divisé par le compteur diviseur de fréquence 17. Pour reconnaître si un tel signal est bien obtenu à la sortie du récepteur 11, on peut utiliser par exemple dans le dispositif 16, un compteur diviseur de fréquence 19 ayant le même rapport de division que le compteur diviseur de fréquence 17 et connecté à la sortie du générateur de signal de test 14. Un organe de comparaison 20 permet de comparer le signal de sortie du compteur diviseur de fréquence 19 et le signal-de sortie du récepteur 11. Une simple comparaison visuelle de ces deux signaux sur l'écran d'un oscilloscope à double trace peut constituer une solution satisfaisante. Si les deux signaux comparés sont identiques, on peut en déduire que la liaison 4 et les éléments du modem 1 ont un fonctionnement correct.On peut noter qu'en choisissant convenablement la séquence de test il n'est pas nécessaire de remettre dans la même position, au début du signal de test, les deux compteurs diviseurs de fréquence 17 et 19. Le fait que ces deux compteurs ne soient pas dans la même position au début du signal de test, se traduit simplement dans ce cas, par un déphasage entre les signaux comparés dans l'organe de comparaison 20. Pour tester le récepteur 6 avec un signal modulé avec la rapidité nominale de 1200 bauds, le générateur de signal de test 14 doit évidemment fournir un signal binaire avec une vitesse de 1200 b/S. Le signal de test le plus simple que l'on peut utiliser est constitué par une suite alternée de bits "1" et "O". Avec ce signal de test, l'émetteur 7 fournit également une suite alternée de bits "1" et "O" et travaille avec sa rapidité nominale de 75 bauds si l'on utilise un compteur diviseur de fréquence 17 ayant un rap port de division égal à 1200 = 16. On pourrait aussi utiliser comme rapport de 75 division n'importe quelle valeur supérieure à 16, si l'on admet de faire travailler l'émetteur 7 à une vitesse inférieure à sa vitesse nominale. Pour tester le modem dans des conditions mieux représentatives d'un signal de données, on peut utiliser comme générateur de signal de test 14 un générateur fournissant une séquence de test plus complexe qu'une simple séquence de bits "1" et "O" alternés On va d'abord envisager le cas où de telles séquences de test plus complexes sont engendrées les unes à la suite des autres pour tester le récepteur 6 et produisent à la sortie du compteur diviseur de fréquence 17, une suite de bits "1" et "O" alternés, de même durée, servant à tester l'émetteur 7. La séquence de test envisagée comporte 2N bits ayant chacun la durée b et comporte le même nombre P de transitions positives et négatives. On a forcément N > P ; le cas particulier où N = P correspond à une séquence de test formée de bits "1" et "O" alternés, c'est-à-dire au cas déjà examiné ci-dessus. Si l'on applique une suite de ces séquences de test au compteur diviseur de fréquence 17 ayant un rapport de division d tel que d = 2P (1) la sortie de ce compteur 17 change d'état après P transitions de même sens et fournit donc une suite alternée de bits "I" et "O". La durée B de chacun de ces bits a la même durée que la séquence de test, soit 2Nb. Si l'on appelle vl la vitesse de bits dans la séquence de test et v2 la vitesse de bits dans la suite alternée de "1" et de "O" à la sortie du compteur 17, on a vl = 1 = 21b et donc V1 = 2N V2 = 2N (2) v2 Si l'on veut faire fonctionner le récepteur 6 à sa vitesse nominale nl et l'émetteur 7 à sa vitesse nominale n2, on voit d'après la relation (2) que le nombre 2N de bits de la séquence de test doit être : 2N = v1 n1 v2 = nl soit 16 dans l'exemple précité. Si l'on accepte que l'émetteur 7 fonctionne à la moitié 21 de sa vitesse nominale on doit avoir : 2N = 2 n1 n2 soit 32 dans le même exemple. I1 est aisé de voir que l'on obtiendrait également des bits "1" et "0" alternés de même durée à la sortie du compteur diviseur de fréquence 17, si l'on choisissait pour ce dernier un rapport de division d égal à 2P multiplié par une puissance de deux quelconque. Dans ce cas, le nombre de bits 2N de la séquence de test, multiplié par cette puissance de deux V1 est égal au rapport des vitesses On peut remarquer que ce qui précède s'applique au cas particulier P = N, où le générateur 14 engendre des séquences de test formées de bits "1" et "0" alternés. I1 est avantageux d'engendrer une séquence de test complexe telle que N > P, à l'aide d'un générateur de séquence pseudo-aléatoire. On sait qu'un tel générateur est constitué généralement par un registre à décalage et par au moins un additionneur modulo deux dont les deux entrées sont connectées à deux éléments du registre et dont la sortie est reliée à l'entrée du registre à décalage. A un endroit quelconque du registre on obtient cycli n quement une séquence pseudo-aléatoire comportant au maximum 2 - 1 bits ayant chacun la durée d'une période de décalage, n étant le nombre d'éléments du registre.Une telle séquence maximum possède notamment les propriétés d'avoir un nombre de bits "1" égal à 2n-1 et un nombre de bits "0" égal à 2n-1 - 1 (ou l'inverse) et d'avoir le même nombre 2n 2 de transitions positives et négatives. I1 est aisé par ailleurs d'obtenir une séquence pseudo-aléatoire de 2N = 2 bits, dite rallongée, en ajoutant un bit "0" (ou un bit "1") en un endroit convenable de la séquence maximale de 2n - 1 bits, de façon que cette séquence rallongée comporte le même nombre 2n 1 de bits "1" et de bits "0" et le même nombre P = 2n 2 de transitions positives et négatives. Une telle séquence peut servir de séquence de test. On peut utiliser par exemple dans le système de test de l'invention un générateur 14 formé par un registre de n = 4 éléments, décalé par les impulsions à 1200 Hz du générateur d'horloge 15 et agencé comme on l'a expliqué pour fournir une séquence pseudo-aléatoire rallongée de 16 bits. Le diagramme 2a de la figure 2, montre deux séquences consécutives de ce genre, se produisant pendant la durée T. Chaque séquence comporte 8 bits "1" et 8 bits "O", avec 4 transitions positives (repérées par des flèches) et 4 transitions négatives. Dans cette séquence les bits se produisent à la vitesse de 1200 bits/S, ce qui permet de tester le récepteur 6 à sa vitesse nominale. Suivant la relation (1) ci-dessus, on choisit pour le compteur diviseur de fréquence 17 un rapport de division d = 2 x 4 = 8. Ce compteur diviseur de fréquence 17 est constitué simplement par quatre bascules en cascade et sa sortie est formée par la sortie de la dernière bascule.En supposant que le compteur change d'état pour des transitions positives, il fournit pendant la durée T des deux séquences de test du diagramme 2a, un couple d'un bit "1" et d'un bit "O", comme l'indique le diagramme 2b. Les séquences de test étant répétées consécutivement, le compteur 17 fournit une suite des bits "1" et "O" alternés dont la vitesse v2 déduite de la formule (2) ci-dessus est v2 = V1=1200~ 7 bits/S. Cette me suite se 2N = 16 - retrouve à la sortie du récepteur si l'émetteur 7 et la liaison 4 fonctionnent correctement.En utilisant dans le centre de maintenance un compteur diviseur de fréquence 19 ayant le même rapport de division 8 que le compteur diviseur de fréquence 17 du modem, on obtient sur les deux entrées de l'organe de comparaison 20, deux suites identiques de bits "1" et "O" alternés, à la vitesse de 75 bits/S, ayant entre elles un déphasage constant,si l'ensemble de la liaison 4 et du modem fonctionne correctement. Si la liaison est affectée de bruit se traduisant par exemple par des transitions supplémentaires à la sortie du récepteur 6, il se produit une avance de phase du signal restitué par le récepteur 11, que l'on peut ai sément mettre en évidence dans l'organe de comparaison 20. On peut utiliser aussi une séquence de test plus longue que 16 bits, par exemple une séquence pseudo-aléatoire rallongée de 2N = 32 bits, ayant P = 8 transitions de même sens. Le rapport de division d du compteur diviseur de fréquence est alors choisi égal à 16. La vitesse de bits v1 de la séquence de test du récepteur 6 étant égale à 1200 bits/S, la vitesse de bits v2 de la suite de "1" et de "O" appliquée à l'émetteur 7 est alors : 1200 32 = 37,5 bits/S. L'émetteur 7 n'est alors testé qu'à la moitié de sa vitesse nominale. Dans un autre mode de réalisation de l'invention, le signal de test fourni par le générateur 14 peut être constitué non pas par des séquences de test se produisant les unes à la suite des autres, mais par des séquences de test réparties dans le temps d'une certaine manière, définie par exemple par une séquence pseudo-aléatoire à basse vitesse. On peut alors obtenir à la sortie du compteur diviseur de fréquence 17 un signal plus complexe qu'une simple suite de bits "1" et "O" alternés, pour permettre le test de l'émetteur 7 avec un signal simulant mieux un signal aléatoire de données. Le générateur 14 d'un tel signal de test peut être constitué par exemple comme l'indique la figure 3. I1 comporte un générateur 21 constitué comme on l'a expliqué pour fournir une suite de séquences pseudoaléatoires rallongées de 16 bits, identiques par exemple aux séquences représentées sur le diagramme 2a. Dans ces séquences dites à haute vitesse, la vitesse de bits déterminée par la fréquence 1200 Hz du générateur d'horloge 15, est de 1200 bits/S. Par ailleurs, le générateur 22 identique au générateur 21 fournit également une suite de séquences pseudo-aléatoires rallongées de 16 bits, mais dans ces séquences dites à basse vitesse la vitesse de bits est de 1200 1200 32 bits/S, car elle est déterminée par la fréquence 32 Hz obtenue à la sortie du diviseur de fréquence 23.Sur le diagramme 4a de la figure 4, on a représenté deux séquences consécutives à basse vitesse de ce genre commençant respectivement aux instants to et tl. La durée T de chaque bit de ces séquen ces à basse vitesse vaut 32 sec. Les sorties des deux générateurs 21 et 22 1200 sont reliées aux deux entrées de la porte ET 24. Pendant chaque durée de bit T des séquences à basse vitesse, la porte ET 24 transmet ou ne transmet pas deux séquences de test à haute vitesse, selon que la valeur de bit pendant cette durée T est "1" ou "O". Le signal de test qui apparaît à la sortie du générateur 14 est donc constitué par des couples de séquences à haute vitesse, répartis dans le temps à l'intérieur de chaque séquence à basse vitesse, suivant les zones hachurées du diagramme 4a. Dans le cas où la liaison 4 et le récepteur 6 fonctionnent correctement, le signal de test que l'on vient de définir apparaît à l'entrée du compteur diviseur de fréquence 17. Si l'on a pris la précaution de remettre simultanément à zéro au début du test (c'est-à-dire à un instant tel que to) le compteur diviseur de fréquence 23 et le compteur diviseur de fréquence 17, on obtient à la sortie de ce dernier (ayant par exemple un rapport de division 8) un couple d'un bit "1" et d'un bit "O", pour chaque couple de deux séquences consécutives à haute vitesse du signal de test.Le signal qui en résulte est montré sur le diagramme 4b. I1 est formé de couples de bits "1" et "0", de durée B = 16 S et répartis dans r "0", de durée 1200 et répartis dans le temps suivant les zones hachurées du diagramme 4a. Ce signal permet de tester l'émetteur 7 à sa vitesse nominale de 75 bits/S, dans des conditions simulant convenablement un signal de données. Si le compteur diviseur de fréquence 19 a le même rapport de division que le compteur diviseur de fréquence 17 et est remis à zéro en même temps au début du test, on obtient aux deux-entrées de l'organe de comparaison 20 deux signaux identiques ayant la forme montrée sur le diagramme 4b dans le cas d'un bon fonctionnement de la liaison 4 et de l'ensemble du modem 1. Un autre moyen de faire fonctionner l'émetteur 7 par un signal plus complexe qu'une suite de bits "1" et "O" alternés est le suivant. On utilise comme signal de test engendré par le générateur 14, une suite de séquences de test complexes comportant chacune un nombre P de transitions faisant avancer le compteur diviseur de fréquence 17, qui soit premier:avec le rapport de division d de ce compteur 17. Avec un tel signal de test, si la liaison 4 et le récepteur 6 fonctionnent correctement, on obtient à la sortie du compteur diviseur de fréquence 17 un signal se reproduisant périodiquement après d séquences de test. Dans ce signal qui sert à tester l'émetteur 7, la durée des bits de valeur "1" et "O" est variable au cours de d séquences de test consécutives, mais cette durée est au minimum égale à d.b, b étant la durée de bits dans le signal de test engendré par le générateur 14. Gn peut utiliser par exemple comme générateur de signal de test 14, un registre de n = 8 éléments, décalé par les impulsions à 1200 Hz du générateur d'horloge 15 et agencé pour fourni-r une séquence pseudo-aléatoire raccourcie de 253 bits, comportant P = 61 transitions positives faisant avancer le compteur diviseur de fréquence 17. Si l'on prend pour ce dernier un rapport de division de 16, il fournit un signal ayant une période égale à la durée de 16 séquences de test et dans laquelle la durée de bits est variable et est au minimum égale à 121600 sec. Un tel signal convient parfaitement pour tester le fonctionnement de l'émetteur 7 pouvant recevoir des bits à la vitesse de 75 bits/S. A la lumière de ces exemples, l'homme de l'art comprendra aisément qu'un très grand choix est possible pour le générateur de signal de test dans le centre de maintenance et pour le rapport de division du diviseur de fréquence dans le modem. Parmi les critères de choix on trouve les rapidités auxquelles on désire tester les deux voies du modem, le type de signaux à appliquer sur ces deux voies, enfin la facilité de comparaison des deux signaux dans le centre de maintenance. Comme on l'a déjà indiqué, le système de test de l'invention convient particulièrement pour un modem travaillant en mode asynchrone, puisqu'il ne nécessite aucun dispositif de récupération d'horloge associé au récepteur 6. Mais rien n'empêche de l'utiliser pour un modem travaillant en mode synchrone, sans faire usage de l'horloge récupérée. REVENDICATIONS 1. Système de test d'un modem comprenant un récepteur restituant des données à une vitesse nominale nl et un émetteur recevant des données à une vitesse nominale n2 inférieure à nl, ce système de test comportant un émetteur de test pour fournir au récepteur à tester un signal modulé par un signal de test et un récepteur de test pour démoduler le signal fourni par l'émetteur à tester, ce système étant caractérisé en ce qu'il comporte un compteur diviseur de fréquence qui, lors d'un test, est connecté entre la sortie du récepteur à tester et l'entrée de l'émetteur à tester, et des moyens pour vérifier si le signal restitué par le récepteur de test est identique ou non au signal de test divisé par ledit compteur diviseur de fréquence. 2. Système de test selon la revendication 1, comportant un générateur de signal de test connecté à l'entrée dudit émetteur de test, caractérisé en ce qu'il comporte un deuxième compteur diviseur de fréquence ayant le même rapport de division que le compteur diviseur de fréquence précité et connecté à la sortie dudit générateur de signal de test, et un organe de comparaison entre le signal fourni par le deuxième compteur diviseur de fréquence et le signal restitué par le récepteur de test. 3. Système de test selon les revendications 1 ou 2, utilisant un signal de test formé par des séquences de test comportant chacune 2N bits et le même nombre P de transitions de même sens, caractérisé en ce que le rapport de division du compteur diviseur de fréquence est choisi égal à 2P multiplié par une puissance de deux et le nombre de bits 2N multiplié par cette puissance de deux est égal au rapport des vitesses auxquelles on désire faire fonctionner le récepteur et l'émetteur à tester. 4. Système de test selon la revendication 3, caractérisé en ce que les séquences de test du signal de test sont engendrées les unes à la suite des autres. 5. Système de test selon la revendication 3, caractérisé en ce que les séquences de test du signal de test sont engendrées par couples se produisant pendant chaque durée de bits à valeur "1" (ou "O") de séquences à basse vitesse de bits engendrées les unes à la suite des autres, cette basse vitesse de bits étant choisie en correspondance avec la vitesse avec laquelle on désire faire fonctionner l'émetteur à tester. 6. Système de test selon l'une des revendications 3 à 5, caractérisé en ce que les séquences de test sont engendrées par un générateur de bits "1" et "0': alternés. 7. Système de test selon l'une des revendications 3 à 5, caractérisé en ce que les séquences de test sont engendrées par un générateur de séquence pseudo-aléatoire formé à l'aide d'un registre de n éléments et agencé pour engendrer une séquence pseudo-aléatoire rallongée de 2 bits. 8. Système de test selon l'une des revendications 1 ou 2, caractérisé en ce que le signal de test est constitué par une suite de séquences de test dans chacune desquelles le nombre P de transitions faisant avancer le compteur diviseur de fréquence est premier avec le rapport de division dudit compteur diviseur de fréquence.