Brevet FR2428915A1 — publié le 19800111

La présente invention concerne un procédé de fabrication d'un dispositif à semiconducteurs. De façon classique, la réalisation d'un système tel qu'un ordinateur ou un processeur de faibles dimensions et de fiabilité très élevée nécessite un circuit intégré complexe, présentant un degré dtintégration très élevé. De plus, lorsqu'on augmente la capacité d'un tel système, il faut également utiliser une structure d'interconnexion multicouche pour réaliser le circuit intégré complexe. On utilise une structure d'interconnexion multicouche du fait que la structure d'interconnexion classique, permettant d'interconnecter les éléments d'un circuit intégré, complexe devient très compliquée. Dans la structure d'interconnexion multicouche, on forme plusieurs couches d'interconnexion superposées, avec une couche d'isolation intercalée entre chaque paire de couches d'interconnexion. Les connexions entre les différentes couches d'interconnexion sont réalisées à l'aide de trous de contact ménagés dans la couche d'isolation. On utilise généralement de l'aluminium (Al) pour les couches d'interconnexion, et du dioxyde de silicium (SiO2) ou du verre au silicate phosphoreux pour la couche d'isolation située entre les couches d'interconnexion. On réalise la structure multicouche en procédant de la manière suivante : on dépose tout d'abord de l'aluminium pour former la couche d'interconnexion inférieure, on forme la configuration d'interconnexion dans la couche d'aluminium , on forme une couche destinée à isoler la couche d'interconnexion supérieure par rapport à la couche d'interconnexion inférieure, on forme un trou de contact dans la couche d'isolation, on dépose l'aluminium qui est destiné à former la couche d'interconnexion supérieure, et on forme la configuration d'interconnexion dans cette couche d'aluminium. Dans la structure multicouche réalisée par ce procédé, la connexion entre la couche d'aluminium supérieure et la couche d'aluminium inférieure, qui est réalisée par le trou de contact peut être défectueuse.Cette connexion défectueuse peut être due à la formation d'une couche d'alumine 1203) à la surface de la couche d'aluminium inférieure, dans le trou de contact, lorsqu'il se produit une-oxydation de la surface de la couche d'aluminium inférieure, ou bien à la formation d'un résidu dans le trou de contact, pendant les opérations de fabrication. La couche d'alumine ou le résidu font fonction d'isolant dans le trou de contact. En particulier, lorsqu'on forme des trous de contact de faibles dimensions dans un circuit présentant une intégration très élevée, il apparaît fréquemment des connexions défectueuses entre les couches d'aluminium supérieure et inférieure, ce qui empêche d'augmenter le degré d'intégration du circuit. L'invention a pour but de fournir un procédé de fabrication d'un dispositif comportant une structure d'interconnexion multicouche, et ce procédé n'utilise aucun traitement complexe, et ne fait apparaître aucune connexion défectueuse entre les couches d'interconnexion supérieure et inférieure. Selon une caractéristique de l'invention, on dépose tout d'abord un métal capable de réagir avec l'aluminium dans le trou de contact, sur la couche d'interconnexion métallique inférieure, constituéeessentiellement par de l'aluminium, on forme la couche d'interconnexion métallique supérieure surale trou de contact, et on soumet le substrat à un traitement thermique. Le procédé de l'invention sera décrit plus en détail ultérieurement. La mise en oeuvre de l'invention fait intervenir les opérations suivantes : on forme une couche d'un métal capable de réagir avec l'aluminium dans le trou de contact, entre les couches d'interconnexion supérieure et inférieure, constituées essentiellement par de l'aluminium ; on fait réagir cette couche de métal avec la couche d'interconnexion inférieure, à l'aide d'un traitement thermique ; et on rompt la pellicule isolante très mince qui se forme à la surface de la couche d'interconnexion inférieure, dans le trou de contact, afin de supprimer la connexion défectueuse formée dans le trou de contact. Comme métal capable de réagir avec l'aluminium, on peut utiliser de préférence du platine, de l'or, du titane, du chrome, du molybdène, ou du tungstène. On utilise généralement une couche de ces métaux d'une épaisseur comprise entre 10 nm et 100 nm.Pour la couche d'interconnexion, on peut employer une couche d'aluminium, une couche d'un alliage d'aluminium et de silicium, ou une couche d'un alliage d'aluminium et de cuivre. On peut également utiliser l'invention dans le cas où la couche d'interconnexion est composée par une couche mince de silicium polycristallin recouverte par une couche d'aluminium. On peut ainsi utiliser l'invention chaque fois que l'aluminium constitue l'élément essentiel de la couche d'interconnexion. L'épaisseur de la couche d'interconnexion comprenant de l'aluminium est de préférence comprise entre 500 nm et 1 500 nm. En outre, le traitement thermique correspondant à l'invention est accompli à une température supérieure à 3000C. Cependant, ce traitement diffère en fonction du type de métal utilisé. Du fait que ce traitement thermique est effectué simultanément à une opération de dépôt chimique en phase vapeur, destinée à former une couche d'isolation, ou à d'autres types d'opérations faisant intervenir un traitement thermique, la mise en oeuvre de l'invention ne nécessite pas un traitement thermique séparé.L'invention sera mieux comprise à la lecture de la description qui va suivre d'exemples de réalisation, et en se référant aux dessins annexés sur lesquels La figure 1 est une vue en plan d'un circuit intégré comportant une structure d'interconnexion multicouche correspondant à l'invention ; La figure 2 représente des coupes correspondant aux différentes étapes d'une première version du procédé de fabrication de dispositifs à semiconducteurs de l'invention La figure 3 représente des coupes correspondant aux différentes étapes d'une seconde version.du procédé de fabrication de dispositifs à semiconducteurs ; et La figure 4 représente une coupe qui correspond à une troisième version du procédé de fabrication de dispositifs à semiconducteurs de l'invention. La figure 1 représente une structure d'interconnexion multicouche d'un circuit intégré. Une première couche d'interconnexion en aluminium, 1 (couche inférieure), et une seconde couche d'interconnexion en aluminium, 2 (couche supérieure), sont connectées par des trous de contact 3 qui sont formés dans la couche d'isolation qui se trouve entre les première et seconde couches 1 et 2. Dans un circuit présentant un degré d'intégration élevé, la largeur de la première couche d'interconnexion en aluminium 1 est d'environ 3 pm, la largeur de la seconde couche d'interconnexion en aluminium, 2, est d'environ 4 à 6 pm; et l'aire de section droite du trou de contact est d'environ 3 pm x 3 pin. La distance minimale entre les connexions sur la première couche d'interconnexion, en aluminium, est d'environ 2 à 3 pm. La figure 2 montre des coupes qui correspondent aux différentes étapes d'une version du procédé de fabrication de dis positifs à semiconducteurs correspondant à l'invention. La partie (a) de la figure 2 est une coupe d'un substrat sur lequel on a formé une première couche d'interconnexion en aluminium. Sur la partie (a) de la figure 2, la référence 11 désigne un substrat (par exemple un substrat en silicium de type p), et la référence 12 désigne une couche de diffusion (par exemple une couche de diffusion de type n+). La première couche d'interconnexion en aluminium 14 est formée sur une couche d'isolation 13 qui recouvre la surface du substrat 11. On établit ensuite le contact entre la première couche d'interconnexion en aluminium 14 et la couche de diffusion 12, par l'intermédiaire d'une fenêtre de contact formée dans une couche d'isolation 13.La couche d'interconnexion en aluminium 14 a une épaisseur comprise entre 500 et 1 000 nm. On forme ensuite une couche de dioxyde de silicium (six2), ou une couche de verre au silicate phosphoreux, 15, de façon à isoler les première et seconde couches d'interconnexion en aluminium. On forme cette couche d'isolation sur le substrat à l'aide d'un procédé de dépôt chimique en phase vapeur. La couche d'isolation peut être une couche de polyamide, ou une couche d'alumine (au203). On forme ensuite une couche de résine photosensible 16 sur la couche d'isolation 15, on ouvre dans la couche de résine photosensible 16 des fenêtres destinées à former des trous de-contact, et on grave la couche isolante 15 en utilisant la couche de résine photosensible 16 comme masque. La partie (b) de la figure 2 montre la structure obtenue lorsque l'opéra- tion de photogravure est terminée.L'épaisseur de la couche d'isolation 15 qui apparalt sur la partie (b) de la figure 2 est de l'ordre de 500 à 1 500 nm. Ces opérations permettent de former le trou de contact qui est représenté sur la partie (b) de la figure 2. Les opérations qui viennent d'être décrites en relation avec les parties (a) et (b) de la figure 2 correspondent au procédé classique. Ensuite, comme il est représenté sur la partie (c) de la figure 2, on forme une couche de platine 17 sur la couche de résine photosensible 16 et sur la première couche d'aluminium 14, en utilisant un procédé de pulvérisation ou d'évaporation sous vide. La couche de platine 17 qui est ainsi formée a une épaisseur d'environ 10 à 100 nm. Comme il est représenté sur la partie (c) de la figure 2, la couche de platine 17 est formée sur la couche de résine photosensible 16, et sur la partie à nu de la première couche d'interconnexion en aluminium 14, dans le trou de contact.Du fait que la couche de résine photosensible et la première couche d'interconnexion en aluminium se trouvent à des niveaux différents, la partie de la couche de platine qui se forme sur la première couche d'interconnexion en aluminium,- 14, est séparée de la partie de la couche de platine qui se forme sur la couche de résine photosensible 16, comme il apparaît sur la partie (c) de la figure 2. Lorsqu'on fait disparaître la couche de résine photosensible 16, à l'aide d'un solvant, la couche de platine 17 qui se trouve sur la couche des résine photosensible 16 disparalt en même temps. Ainsi, seule la couche de platine 17 qui se trouve sur la première couche d'interconnexion en aluminium 14 n'est pas enlevée. Ensuite, comme il est représenté sur la partie (d) de la figure 2, on forme la seconde couche d'interconnexion en aluminium, 18, par le- procédé d'évaporation d'aluminium sous vide, en donnant à cette couche une épaisseur de 500 à 1 000 nm. On forme ensuite la configuration d'interconnexion désirée dans la couche d'aluminium. La seconde couche d'interconnexion en aluminium, 18, recouvre le trou de contact et vient en contact avec la couche de platine 17 qui se trouve dans ce trou. Lorsqu'on soumet à un traitement thermique le substrat représenté en (d) sur la figure 2, la première couche a'interconnexion en aluminium, 14, et la seconde couche d'interconnexion en aluminium, 18, réagissent violemment avec la couche de platine 17. S'il existe une couche isolante très mince entre ces deux-couches, cette couche isolante est rompue, et on obtient un contact parfait entre les deux couches 14 et 18.Du fait que le volume de la couche de platine 17 est très faible par rapport aux volumes des première et seconde couches d'aluminium 14 et 18, la réaction mentionnée ci-dessus n'a aucun effet défavorable sur le dispositif fabriqué. Le traitement thermique mentionné ci-dessus n'est pas nécessaire si les opérations ultérieures comprennent un traitement thermique à plus de 3000C. Les opérations ultérieures peuvent comprendre un traitement thermique destiné à réaliser le contact ohmique entre la première couche d'interconnexion en aluminium 14 et la couche de diffusion 12 (ou le substrat 11), ou un traitement thermique relatif à une opération de dépôt chimique en phase vapeur, pour former une couche d'isolation protectrice.La version du procédé de l'invention qui vient d'être décrite et qui est illustrée par la figure 2 convient dans le cas où on utilise pour la couche de métal 17 un métal tel que le platine, qui est très difficile à traiter par une opération de gravure. La figure 3 représente des coupes relatives à une autre version du procédé de l'invention. La partie (a) de la figure 3 est une coupe d'un substrat sur lequel on a formé une première couche d'interconnexion en aluminium. Sur la partie (a) de la figure 3, la référence 21 désigne le substrat (par exemple un substrat de silicium de type p), la référence 22 désigne une couche de diffusion (par exemple une couche de diffusion de type n+), la référence 23 désigne une couche de dioxyde de silicium (SiO2) qui recouvre la surface du substrat 21, la référence 24 désigne une couche de verre au silicate phosphoreux qui est formée sur la couche de dioxyde de silicium (SiO2), 23, et la référence 25 désigne une première couche d'interconnexion en aluminium qui est formée sur la couche de verre au silicate phosphoreux 24.La première couche d'interconnexion en aluminium, 25, est formée par évaporation d'aluminium sous vide, puis est traitée pour présenter la configuration d'interconnexion désirée. L'épaisseur de la première couche d'interconnexion en aluminium, 25, est d'environ 800 nm. On dépose ensuite, par dépôt chimique en phase vapeur, une couche de verre au silicate phosphoreux 26, et cette couche est destinée à se trouver entre les première et seconde couches d'interconnexion 25 et 28. On effectue ce dépôt chimique en phase vapeur à une température de 4250C. Dans ce procédé de dépôt chimique en phase vapeur, on introduit dans un four de réaction du monosilane (SiH4), avec un débit de 6 1/mon, de la phosphine (PH3), avec un débit de 1 1/mon, et de l'oxygène (02) avec un débit de 2 1/mon, en employant de l'argon comme gaz porteur. La vitesse de croissance de la couche de verre au silicate phosphoreux sur la tranche de silicium disposée dans le four de réaction est de 80 nm/mn. On forme ensuite une couche de résine photosensible sur le verre au silicate phosphoreux, et on ouvre dans la couche de résine photosensible les fenêtres destinées à former les trous de contact. On procède ensuite à une gravure sélective du verre au silicate phosphoreux qui fait fonction de couche d'isolation entre les première et seconde couches d'interconnexion, en utilisant cette couche de résine photosensible comme masque. On trouvera ci-après deux exemples de liquide utilisable pour la gravure du verre au silicate phosphoreux Exemple NO 1. Composition du liquide 3 HF 65 cm NH4F 560 H20 390 Exemple NO 2.Composition du liquide HN03 700 cm3 NH4HF4 10 g Lorsqu'on emploie le liquide de l'exemple NO 1 ci-dessus > la vitesse de gravure du verre au silicate phosphoreux est de 600 nmhnn à la température ambiante, et lorsqu'on emploie le liquide de l'exemple NO 2, la vitesse de gravure du verre au silicate phosphoreux est de 1 200 nm/mn, à la température ambiante. Après avoir formé les trous de contact par le procédé de gravure, ce qui met à nu une partie de la première couche d'interconnexion en aluminium 25, dans le trou de contact, on dépose une couche de titane d'une épaisseur de 10 à 50 nm, en utilisant un procédé d'évaporation sous vide ou de pulvérisation. La partie (b) de la figure 3 montre la formation de la couche de titane.La référence 26 désigne la couche de verre au silicate phosphoreux, et la référence 27 désigne la couche de titane. Ensuite, comme il est représenté sur la partie (c) de la figure 3, on dépose une couche d'aluminium d'une épaisseur d'environ 1 000 nm, et on donne à cette couche la configuration appropriée pour former la seconde couche d'interconnexion en aluminium, 28, comme il est représenté sur la partie (d) de la figure 3. On procède ensuite à une gravure sélective de la couche de titane 27, en utilisant la seconde couche d'interconnexion en aluminium 28 comme masque, et on fait disparaître la couche de titane 27, à l'exception des parties de couche qui se trouvent sous la seconde couche d'interconnexion d'aluminium, 28.On effectue la gravure de la couche de titane en utilisant un liquide de gravure qui a la composition suivante : 1 000 cm3 de HN03, et 10 g de NH4F. La vitesse de gravure de la couche de titane est de 20 nm/mn à la température ambiante. L'opération suivante, au cours de laquelle on applique un traitement thermique au substrat, ce qui fait réagir la couche d'aluminium 25 avec la couche de titane 27, est identique à l'opération correspondante de la figure 2. En réalité, il est préférable de former des couches de silicium polycristallin respectives 31 et 32 sur la couche de verre au silicate phosphoreux et sur la couche de titane, c'està-dire sous la première couche d'interconnexion en aluminium 25, et sous la seconde couche d'interconnexion en aluminium 28, respectivement (voir la figure 4). La couche de silicium polycristallin 31 est destinée à éviter un court-circuit de la jonction PN dans le substrat, sous la fenêtre de contact, entre le substrat de silicium et la première couche d'interconnexion en aluminium. Ce court-circuit résulte de la formation d'un alliage au niveau de la surface de contact entre le substrat et la première couche d'interconnexion en aluminium.La couche de silicium polycristallin 32 est destinée à empêcher la pénétration du substrat de silicium sous la première couche d'interconnexion en aluminium, et jusqu'à la seconde couche d'interconnexion en aluminium, 28, par l'intermédiaire des trous de contact. Lorsque la couche de silicium polycristallin 32 n'existe pas, et lorsque le point de contact entre le substrat et la première couche d'interconnexion en aluminium se trouve près du trou de contact, la jonction PN qui se trouve sous le point de contact est en court-circuit. Dans ces conditions, chacune des couches de silicium polycristallin 31, 32 doit de préférence avoir une épaisseur comprise entre 10 et 200 nm. On trouvera ci-après les résultats qui correspondent à différents exemples de mise en oeuvre du procédé de l'invention. Exemple NO 1 En utilisant le procédé illustré sur la figure 2, on réalise 3 079 trous de contact d'une taille de 4 pm x 4 um sur une puce de circuit intégré. Ceci signifie que la puce de circuit intégré comporte 3 079 points de connexion qui relient la couche d'interconnexion inférieure à la couche d'interconnexion supérieure. Un circuit intégré complexe de type classique comporte souvent plusieurs milliers de trous de contact par puce. Chaque couche d'interconnexion présente une configuration dans laquelle les 3 079 points de contact sont branchés en série. Après avoir formé la couche d'interconnexion supérieure, on soumet la puce à un traitement thermique à environ 4500C, pendant 30 minutes. Le tableau 1 ci-dessous montre les relations entre les différents échantillons (désignés par les numéros d'échantillons), les types de structures de contact au niveau des trous de contact, et le pourcentage de puces de circuit intégré non défectueuses. Les essais correspondant au tableau 1 sont effectués avec 34 puces par échantillon. On considère qu'une puce est satisfaisante lorsqu'on obtient une connexion électrique par l'intermédiaire de tous les points de contact branchés en série.Au contraire, on considère qu'une puce est défectueuse dès que l'un des points de contact est défectueux. Sur le tableau 1,Al I désigne la couche d'interconnexion inférieure, et Al II désigne la couche d'interconnexion supérieure. Tableau 1 NO d'échan- Structure de contact Pourcentage de tillon puces satisfai santes 1 Al I - Al II O 2 Al I - Al II O - 3 Al I - Pt(épaisseur 25nm) - A1 II 72% 4 Al I - Pt( " 25nm) - Al II 76% 5 Al I - Pt( " 50nm) - Al II 24% 6 Al I - Pt( " 50nm) - Al II 24% Exemple N 2 En utilisant le procédé illustré sur la figure 2, on forme sur une puce de circuit intégré 2 859 trous de contact ayant une taille de 5 m x 5 pin. On effectue les essais avec 24 puces par échantillon, toutes les autres conditions étant identiques à celles de l'exemple 1. Le tableau 2 ci-dessous montre les résultats de ces essais. La comparaison du tableau 2 avec le tableau 1 montre que l'invention est plus efficace lorsque la taille des trous de contact est faible. Tableau 2 N d'échan- Structure de contact Pourcentage de puces tillon satisfaisantes 7 Al I - Al II 6% 8 -Al I - A1 II 3% 9 Al I -Pt(25nm) - Al II 70% 10 Al I -Pt(25nm) - Al II 88% 11 Al I -Pt(50nm) - Al II 42% 12 Al I -Pt(50nm) - Al II 27% Exemple N 3 En utilisant la structure qui correspond au procédé illustré sur la figure 4, on réalise 40 puces par échantillon, puis on les essaie. Le tableau 3 ci-des-sous présente les résultats de ces essais.Dans cet exemple, l'épaisseur de la couche de silicium polycristallin qui est formée sous la couche d'aluminium est de 20 nm pour chaque échantillon, et le traitement thermique est accompli pendant 30 mn à une température de 480 C, après la formation de la couche d'interconnexion en aluminium supérieure. On considère qu'une puce est satisfaisante lorsque tous les points de contact de cette puce assurent un contact électrique. Tableau 3 N d'échan- Trous de contact Epaisseur de la Pourcentage de tillon taille nombre couche de titane puces satisfai santes 13 5 m x 5 2800 0 0 14 5 e x 5pm 2800 5 nm O 15 5- x 5 m 2800 10 nm O 16 5 m x 5im 2800 15 nm 100% 17 5 m x 5 m 2800 20 nm 100% 18 4um x 4 m 3080 0 0 19 4 m x 4 m 3080 5 nm O 20 4pm x 4pm 3080 10 nm O 21 4 m x 4um 3080 15 nm 100% 22 4um x 4ym 3080 20 nm 100% Exemple NO 4 On réalise des trous de contact ayant une taille de 14 fm x 14 pm, dans des conditions identiques à celles correspondant aux échantillons 13 à 17 de l'exemple NO 3. On mesure ensuite la résistance de contact de ces trous de contact. Le tableau 4 ci-dessous présente les résultats de ces mesures. Les valeurs de résistance qui figurent dans le tableau 4 sont mesurées en branchant 10 points de contact en série. Les exemples NO 3 et 4 montrent que la résistance de contact décrolt brusquement lorsque l'épaisseur de la couche de titane dépasse 10 nm. Tableau 4 NO d'échantillon Résistance 13 0,36fil 14 Ô,68 15 0,52IL 16 0,32fil 17 0,31 Exemple NO 5 On mesure les valeurs de résistance de points de contact présentant diverses structures. On effectue ces mesures en branchant 10 points de contact en série. Le tableau 5 ci-dessous présente les résultats de ces essais. Les échantillons A, B, C du tableau 5 sont réalisés de la manière indiquée ci-après. Echantillon A : On forme une couche de titane d'une épaisseur d'environ 20 nm sur la totalité de la surface de la couche d'aluminium inférieure, et on réalise le trou de contact dans la couche d'isolation formée sur la couche de titane. Pour réaliser la couche d'intercon nexion supérieure, on forme successivement sur la cou che d'isolation et dans le trou de contact une couche de silicium polycristallin (d'une épaisseur de 20 nm), et une couche d'aluminium (d'une épaisseur de 800 nm). Echantillon B : On forme une couche de titane d'une épaisseur de 20 nm sur la totalité de la surface de la couche d'inter connexion inférieure, en aluminium. On réalise un trou de contact dans la couche d'isolation qui est formée sur la couche de titane. Pour réaliser la couche d'in terconnexion supérieure, on forme successivement sur la couche d'isolation et dans le trou de contact une couche de titane (d'une épaisseur de 20 nm), une couche de silicium polycristallin (d'une épaiseeur de 20 nm), et une couche d'aluminium (d'une épaisseur de 800 nm). Echantillon C : On utilise la configuration représentée sur la figure 4, avec une épaisseur de 20 nm pour la couche de titane et la couche de silicium polycristallin. Pour chaque échantillon, la taille de chaque trou de contact est de 10 fm x 10 pm. On fabrique 50 puces de circuit intégré pour chaque échantillon. Le tableau 5 montre que la couche de titane formée avant la forma tion de la couche d'isolation et le trou de contact,à la surface de la couche d'interconnexion inférieure n'apporte aucun avantage particulier. Tableau 5 ReDdléchantillon Résistance Résistance moyenne A* 0,65 - 7,55IL 2,1 ne B* 0,63 - 7,55sot 1,7 C 0,33 - 0,39 Q 0,36 Remarque : A*, B* : Echantillons à comparer. Exemple NO 6 On forme sur la couche d'interconnexion inférieure, en aluminium, une couche d'isolation constituée par une couche de verre au silicate phosphoreux, d'une épaisseur de 1 fm, et on forme des trous de contact dans cette couche de verre au silicate phosphoreux. On dépose une couche de titane d'une épaisseur de 15 nm sur la couche de verre au silicate phosphoreux.Ensuite, on dépose la couche d'interconnexion supérieure, en aluminium, d'une épaisseur de 600 nm, et on la soumet à une opération de recuit pendant 30 minutes, à une température de 32O0C. Dans cet exemple, lorsque chaque trou de contact a une taille de 10 pm x 10 pin, et lorsque 10 points de contact sont branchés en série, on obtient une résistance comprise entre O,55SLet 0,65n. On obtient une connexion satisfaisante lorsqu'on branche en série 2 800 points de contact correspondant chacun à un trou de contact de 5 fm x 5 fm. On obtient également une connexion satisfaisante avec 3 080 points de contact branchés en série, chaque point de contact correspondant à un trou de contact de 4 a x 4 La description qui précède montre clairement qu on peut améliorer considérablement la fiabilité et la reproductDilité des trous de contact en formant uniquement dans le trou de contact une couche d'un métal capable de réagir avec l'aluminium. La description précédente ne porte que sur le. cas dans lequel la structure d'interconnexion multicouche comprend deux couches d'interconnexion. I1 faut cependant noter que 1' invention s'applique également à une structure d'interconnexion multicouche comprenant plus de deux couchesd'interconnexion. Il va de soi que de nombreuses modifications peuvent être apportées au procédé décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Procédé de fabrication d'un dispositif à semiconducteurs, caractérisé en ce qu'on forme une première couche d'interconnexion, constituée essentiellement par de l'aluminium, sur une première couche d'isolation formée sur un substrat ; on forme une seconde couche d'isolation sur la première couche d'interconnexion ; on forme au moins un trou de contact dans la seconde couche d'isolation ; on forme dans le trou de contact, sur la première couche d'interconnexion constituée essentiellement par de l'aluminium, une couche d'un métal capable de réagir avec l'aluminium ; on forme, au moins dans le trou de contact, une seconde couche d'interconnexion constituée essentiellement par de l'aluminium, qui recouvre la couche de métal capable de réagir avec l'aluminium ; et on fait réagir la première couche d'interconnexion, constituée essentiellement par de l'aluminium, avec la couche de métal, en chauffant le substrat. 2. Procédé selon la revendication 1, caractérisé en ce que la couche de métal capable de réagir avec l'aluminium est constituée par au moins un élément du groupe comprenant le platine, l'or, le cuivre, le titane, le chrome, le molybdène et le tungstène. 3. Procédé selon la revendication 1, caractérisé en ce que la couche de métal a une épaisseur comprise entre 10 et 100 nm. 4. Procédé selon la revendication 1, caractérisé en ce que les première et seconde couches d'interconnexion ont une épaisseur comprise entre 500 et 1500 nm. 5. Procédé selon la revendication 1, caractérisé en ce que le chauffage du substrat comprend une opération qui consiste à chauffer le substrat à plus de 3000C. 6. Procédé selon la revendication 1, caractérisé en ce que chacune des première et seconde couches d'interconnexion est constituée par une couche de silicium polycristallin et par une couche d'aluminium placée sur la couche de silicium polycristallin. 7. Procédé selon la revendication 6, caractérisé en ce que la couche de silicium polycristallin a une épaisseur comprise entre 10 et 200 nm. 8. Procédé de fabrication d'un dispositif à semiconduc teurs, caractérisé en ce qu on forme une première couche d'interconnexion constituée essentiellement par de l'aluminium, sur une première couche d'isolation formée sur un substrat ; on forme une seconde couche d'isolation sur la première couche dlinterconne- xion ; on forme sur la seconde couche d'isolation une couche de résine photosensible qui comporte au moins une fenêtre destinée à former un trou de contact ; on grave la seconde couche d'isolation, en utilisant la couche de résine photosensible comme masque, afin de former le trou de contact qui met à nu une partie de la première couche d'interconnexion ; on dépose sur le substrat un métal capable de réagir avec l'aluminium, en laissant en place la couche de résine photosensible ; on fait disparaître la couche de résine photosensible, ainsi que la couche de métal qui est formée sur elle, et on laisse la partie de la couche de métal qui est formée sur la première couche d'interconnexion, dans le trou de contact ; on forme une seconde couche d'interconnexion constituée essentiellement par de l'aluminium, et recouvrant au moins le trou de contact ; et on fait réagir la première couche d'interconnexion-avec la couche de métal qui se trouve dans le trou de contact, en chauffant le substrat. 9. Procédé selon la revendication 8, caractérisé en ce que la couche de métal est en platine. 10. Procédé de fabrication d'un dispositif à semiconducteurs, caractérisé en ce qu'on forme une couche d'isolation sur une première couche d'interconnexion constituée essentiellement par de l'aluminium, et formée sur un substrat ; on forme au moins un trou de contact dans la couche d'isolation, pour mettre à nu une partie de la première couche d'interconnexion on forme sur la couche d'isolation une couche d'un métal capable de réagir avec l'aluminium, de façon à obtenir une couche de métal venant en contact avec une partie de la première couche d'interconnexion, dans le trou de contact ; on forme sur la couche de métal, après avoir formé cette dernière sur le substrat, une seconde couche d'interconnexion constituée essentiellement par de l'aluminium,; on grave la couche de métal en utilisant la seconde couche d'interconnexion comme masque ; et on fait réagir la première couche d'interconnexion avec la couche de métal, dans le trou de contact, en chauffant le substrat. 11. Procédé selon la revendication 10, caractérisé en ce que la couche de métal est en titane, et a une épaisseur comprise entre 10 et 50 nm. 12. Procédé selon la revendication 10, caractérisé en ce que chacune des première et seconde couches d'interconnexion est constituée par une couche de silicium polycristallin et par une couche d'aluminium placée sur la couche de silicium polycristallin.