Brevet FR2397772A1 — publié le 19790209

La presente invention concerne un équipement d'essai automatique destine a vérifier le bon fonctionnement de panneaux de circuits imprimés, comportant des circuits analogiques, numériques ou mixtes. Elle a pour objet, plus particulibrement, un circuit d'affichage et de lecture de niveaux logiques sur des points a tester sur ces panneaux. La complexite croissante des systemes électroniques actuels pose le probleme de la vérification de l'état des circuits électroniques apres leur fabrication. Avant de pouvoir localiser et isoler un composant défectueux dans un circuit complexe, il faut souvent consommer un temps de maind'oeuvre important si ltoperation de vérification est faite manuellement. C'est pourquoi on s'est oriente rapidement vers des solutions plus economiques en utilisant des equipements de tests semi-ou entierement automatiques. Dans les equipements les plus elabores, la localisation et le diagnostic des pannes dans le circuit sous test se fait en général sur instructions d'un mini-calculateur. Si le circuit a tester est, par exemple, une carte circuits imprimés, on enfiche celle-ci par des plots dans un connecteur de r'équipement d'essai, puis des dispositifs d'excitation et de mesure sont ensuite connectes automatiquement aux points à verifier. Le processus d'essai fait en général appel un certain nombre de registres ou mémoires pour stocker les données a transmettre aux differents points a tester ou pour collecter les résultats de mesure. Lorsque 1 1équipement comprend des circuits d'affichage et de lecture de niveaux logiques sur les points a tester, ces circuits peuvent être soumis a de fortes tensions, par exemple : quelques dizaines de volts, ou intensités, en provenance de ces points,par suite des défaillances des éléments ou composants électroniques reliés a ces points. Les surcharges électriques peuvent alors remonter jusqu'aux registres ou mémoires connectés aux circuits d'affichage et de lecture et les rendent inutilisables. Le but de la présente invention est de remédier a cet inconvénient en prévoyant un circuit d'affichage et un circuit de lecture de niveaux logiques qui comportent des moyens de protection qui empêchent les surcharges electriques de se propager dans l'équipement d'essai et d'endommager les circuits internes, notamment les registres ou mémoires utilisés pour le stockage des données numériques. L'objet de l'invention concerne un équipement d'essai automatique destiné à la vérification des circuits de panneaux de circuits imprimés, comportant des moyens pour afficher et lire des niveaux logiques sur des points à tester sur ce panneau, des moyens de commande, tel un minicalculateur, des moyens de mémorisation de niveaux logiques, tels que des registres d'affichage et de lecture chargés sur instructions du minicalculateur. Il est caractérisé en ce qu'il comprend un circuit d'affichage et un circuit de lecture de niveaux logiques par point à tester, en ce que chacun de ces circuits comporte des moyens de protection contre les surtensions positives ou négatives en provenance d'un point Pt à tester, en ce que le circuit d'affichage comporte deux entrées A et B de niveaux logiques et des moyens pour transférer le niveau logique de l'une des en treestB)au point Pt à tester, tandis que l'autre entrée(A)est au niveau complémentaire, et en ce que cette entrée A comporte des moyens pour abaisser le temps de recouvrement du front arriere d'une impulsion logique lorsque le niveau logique affiché au point Pt est basculé d'un niveau "bas" à un niveau '1haut". Les objets et caractéristiques de la présente invention apparaîtront plus clairement à la lecture de la description suivante d'exemples de réalisation, ladite description étant faite en relation avec les dessins ci-annexés dans lesquels La figure 1 représente un schéma général d'un circuit d'affichage et d'un circuit de lecture logiques, selon l'invention, d'un équipement d'essai de panneaux à circuits imprimés. Les figures 2a, 2b, 2c représentent un diagramme du passage d'un niveau logique au niveau complémentaire sur un point à vérifier sur un panneau. Le point à tester sur la carte à circuit imprimé est désigné par la référence Pt et il est relié directement au point P de jonction du circuit d'affichage logique M avec le circuit de lecture logique L. Les entrées A et B du circuit d'affichage M sont en communication, respectivement, avec deux sorties complémentaires 1Q et 19 d'un registre d'affichage RK qui contient des niveaux logiques "bas" ou "haut", prêts à être transférés en A et B,par exemple sur une instruction d'un minicalculateur. Le circuit d'affichage M est conçu de façon que des qu'un niveau logique "bas" ou "haut" se présente à l'entrée B il est transmis au point P, donc à Pt, tandis que sur l'entrée A on retrouvera un niveau complémentaire "haut" ou "bas". A la sortie C du circuit de lecture L se présentera alors un niveau logique fonction de la tension trouvée en P, donc en Pt. Si la sortie C est reliée directement à une entrée d'un registre de lecture RL,on pourra y stocker l'information sur instruction du mini-calculateur. En liaison avec la figure 1, on va maintenant décrire plus en détail la constitution et le fonctionnement des circuits d'affichage et de lecture et,plus spécialement,comment on protège les entrées A et B et la sortie C,reliées aux registres respectifs RA et ,contre les surtensions pouvant provenir du point Pt à tester et qui sont dues à des composants défaillants. Le circuit d'affichage M se compose de deux générateurs de courant. Le premier générateur est formé par le transistor T2 dont la base est à la masse et le collecteur relie par une diode D2 au point P, tandis que son émetteur l'est à une résistance R4 qui est connectée au pile négatif d'une source de tension V1 constante, par exemple égale à - 6 Volts. Ce générateur est destiné à absorber un courant maximal de 20 mA et à assurer un niveau logique "bas" au point P. Il est commandé par le transistor T1 dont le collecteur est connecté à un pôle positif d'une source de tension V3 égale, par exemple à + 5 Volts. Les sorties des émetteurs des transistors T1 et T2 sont réunies au point Y d'entrée à la résistance R4. La base du transistor T1 peut être mise à un potentiel positif ou négatif à l'aide du montage en série : d'une source de tension constante V4, par exemple de + 5 Volts, d'une résistance R2, d'une diode Dl et d'une résistance R3 reliée à la source VI. Le second générateur est composé par le transistor T3, une résistance R9 et une source V2, par exemple égale à + 12 Volts. L'émetteur de T3 est relié par une diode D3 au point P et par une diode D4 à une source V5,par exemple de + 5 Volts. Ce second générateur est destiné à fournir un courant maximal de 2 mA et à assurer un niveau "haut" au point P. Lorsque l'entrée B est portée à un niveau 1,bas" > la base de T1 est alors polansoenêgativement et TI est bloqué. Le point de liaison Y des émetteurs de T1 et T2 et de la résistance R4 se trouve à un potentiel négatif et le transistor T2 conduit. 'a chute de tension base-émetteur du transistor T2 compense la chute de tension aux bornes de la diode D2 conductrice, et permet d'assurer un niveau "bas" au point P, tres voisin de la tension nulle masse appliquée sur la base du transistor T2. On suppose que l'entrée B est portée àun niveau"haut":la base de T1 est à un potentiel positif et le courant circule par la résistance R4; le point de liaison Y devient positif et le transistor T2 est bloqué. Pour permettre au transistor T3 du second générateur de courant de fonctionner lorsque la tension monte en P, la diode D4 évacue le courant en provenance de T3, compense la chute de tension de la diode protectrice D3, et assure un niveau nhaut' Le potentiel de la base du transistor T3 est réglé au moyen du circuit composé,d'une part,de la source V2 des deux résistances R8 et R7 en série reliée à la masse et,d'autre part,d'un condensateur C1, relié à l'entrée A et au point de liaison X des deux résistances R7 et R8, et d'une résistance Ri connectée à une source V6, par exemple égale à + 5 Volts. En fonctionnement dynamique sans le montage : capacité Ci plus résistance R1, la comnutation du transistor T2 se ferait à vitesse trop lente (200 à 300 nanosecondes),par parsuite de la charge d'une capacité résiduelle par le courant constant de 2 mA délivré par le transistor T3, ce qui est montré par la figure 2a, tandis que le présent montage fournit le courant nécessaire (fig. 2b) pour redresser le front de montée en abaissant le temps de recouvrement à une valeur environ dix fois moindre (fig. 2c) pour passer au niveau "haut" (supérieur à 2,4 Volts). Lorsque l'entrée A est portée au niveau "haut", le potentiel de la base de T3 est de l'ordre de tl Volts. Lorsqu'on va vouloir passer au niveau "haut" en P en affichant un niveau "haut" en B, l'entrée A sera portée au niveau "bas", et on aura une décharge de la capacité CI donnant un pic de courant sur la base du transistor T3 portée à un potentiel moitié moindre, pendant un bref instant, de sorte qu'il va conduire beaucoup plus à travers R9. Le courant va monter de 2 mA à environ 20 mA pendant un bref instant dans T3 en redressant le front de montée de l'impulsion qui est transmise vers le point P, ce qui abaissera le temps de recouvrement à une valeur inférieure à environ 30 nanosecondes. Le circuit d'affichage M qui a été décrit comprend des moyens de protection,disposés de façon à empêcher que des surcharges de tension apparaissant au point P, par suite de défaillances au point Pt au cours du test, ne se propagent à travers le circuit d'affichage vers les entrées A et B et de là vers le registre d'affichage RA. Les tensions maximales admissibles sont conditionnelles à l'utilisation de diodes et transistors à caractéristiques électriques appropriées dans ce circuit d'affichage; elles peuvent monter par exemple jusqu'à environ + ou - 50 Volts. Si le niveau logique affecté en B est '8as",le transistor T2 n'est pas bloqué et peut absorber 20 mA quand la tension monte jusqu'à, par exemple,+ 50 Volts en P ; le courant s'écoule alors par la résistance R4, par contre,le transistor T3 est protégé par la diode bloqueuse D3. Quand la tension descend à par exemple - 50 Volts, c'est la diode bloqueuse D2 qui protège le transistor T2. La diode D3 sera passante et le transistor T3 résistera à cette tension, en débitant un courant constant de 2 mA. On suppose que le niveau logique affiché en B soit 1'haut". Dans ce cas, le transistor Ti devient conducteur et le transistor T2 se bloque et resiste à une tension, par exemple de + 50 Volts. Le circuit de lecture L est constitué principalement par un comparateur K, de type connu > par exemple du type SN 75107 de la Société Texas Instruments, dont on utilisera seulement les entrées AA et BB par point P à tester. Les autres entrées peuvent être réunies à un autre point à tester sur la carte. L'entrée BB se trouvera au niveau de tension du point P à travers une résistance R5 à forte impédance. L'entrée AA sera soumise à une tension de référence R, par exemple égale à + 0,8 Volt Cette tension de référence R est produite par le circuit constitué par le transistor T4 et les résistances ohmiques montées en série R12, R13, R14 qui sont reliées à une source de tension V8, de + 5- Volts-par exemple, et elle est stabilisée au moyen d'une diode Zener D8. Entre les entrées AA et BB du comparateur est branchéeune diode D6 qui, si la tension en P est supérieure de 0,6 Volt à celle de 0,8 Volt donc serait supérieure à 1,4 Volt , écoule le courant par la résistance ohmique Ril, connectée avec une capacité de découplage C8 à la masse. Par contre, Si la tension devient négative en P,la protection du circuit de lecture L est assurée par la conduction de la diode D5 connectée à la masse. Une capacité C2 de faible valeur permet d'améliorer la présentation des fronts d'impulsions à l'entrée du comparateur K. La résistance R6 de grande valeur, connectee entre la sortie C et l'entrée BB du comparateur, sert à limiter les plages d'oscillations du circuit de lecture, pour des tensions appliquées au point Pt qui ont des temps de montée trop importants. Les alimentations V9, VIO, V11 et composants C6, C7, D7 et R10 sont utilises pour la mise en oeuvre normale du comparateur K, et ntont aucun rôle fonctionnel dans le circuit de lecture :V9, V10 sont des tensions d'alimentation du comparateur K, la diode D7 sert à ajuster la tension V10 à la tension exacte d'alimentation du comparateur L C6 et C7 sont des capacités de découplage des alimentations du comparateur K. Les sources Vii et R10 servent à la polarisation d'entrées secondaires du comparateur K, afin de transformer en simple inverseur la porte NON-ET de sortie du comparateur K. En fonctionnement dynamique,si la tension au point P se trouve être supérieure à la tension de référence R,on aura un niveau logique à la sortie C qui est complémentaire de celui qui serait obtenu si cette tension en P était inférieure à celle de la tension de référence R. Par conséquent,en cas de surtensions accidentelles, positives ou négatives, apparaissant au point P, le circuit de lecture L, ainsi que le registre de lecture RL connectés à la sortie C seront protégés. Un équipement d'essai automatique, destiné à la vérification d'un panneau de circuits imprimés et comprenant les circuits d'affichage et de lecture ci-dessus peut servir pour tester un grand nombre de points sur le panneau. Ces points peuvent être des entrées ou des sorties de circuits logiques, analogiques ou mixtes , ou encore de leurs composants électroniques ou de circuits intégrés. Plusieurs circuits d'affichage et de lecture peuvent alors être utilisés dans ce but. Leur nombre peut être multiplié pour tester une grande quantité de points à la fois, par exemple par chargement simultané des points à partir de registres d'affichage et par lecture des niveaux trouvés en ces points et chargement dans les registres de lecture. Les informations recueillies sur les registres de lecture peuvent etre alors comparées avec des valeurs programmées, délivrées sur instructions du mini-calculateur par des générateurs d'impulsions logiques de l'équipement d'essai. Par e exemple, l'état d'un opérateur logique pourra être vérifié par comparaison avec la table de vérité, ce qui permettra de déceler si son fonctionnement est correct. Bien que les principes de la présente invention aient été décrits ci-dessus en relation avec des exemples particuliers de réalisation, on comprendra clairement que ladite description est faite seulement à titre d'exemple et ne limite pas la portée de l'invention. REVENDICATIONS 1. Equipement d'essai automatique destiné à la vérification des circuits de panneaux de circuits imprimés, comportant des moyens pour afficher et lire des niveaux logiques sur des points à tester sur ce panneau, des moyens de commande, tel un mini-calculateur, des moyens de mémorisation de niveaux logiques telsque des registres d'affichage et de lecture chargés sur instructions du mini-calculateur, caracterisé en ce qutil comprend un circuit d'affichage et un circuit de lecture de niveaux logiques par point à tester, en ce que chacun de ces circuits comporte des moyens de protection contre les surtensions positives ou négatives en provenance d'un point Pt à testeur, en ce que le circuit d'affichage comporte deux entrées A et B de niveaux logiques et des moyens pour transférer le niveau logique de l'une des entrées (B) au point Pt à tester, tandis que l'autre entrée(A)est au niveau complémentaire, et en ce que cette entrée A comporte des moyens pour abaisser le temps de recouvrement du front arrière d'une impulsion logique lorsque le niveau logique affiché au point Pt est basculé d'un niveau "bas" à un niveau "haut" 2.Equipement d'essai selon la revendication 1, caractérisé en ce que le circuit d'affichage est constitué par un premier générateur de courant qui comprend un transistor T2, une résistance R4, une source de tension négative V1, et qui est commandé par un transistor T1, ce dernier devenant conducteur pour un niveau logique "haut" à l1entrée B, le transistor T2 étant alors bloqué et résistant aux surtensions positives venant du point Pt, en ce qu'unie diode D2le protege contre les surtensions négatives et en ce que, pour un niveau "bas" à l'entrez B, le transistor Tt est bloqué, et l'autre transistor T2 assure, par l'absorption d'un faible courant constant venant du point Pt, la résistance du circuit aux surtensions positives au point Pt. 3. Equipement d'essai selon l'une des revendications 1 et 2, caractérisé en ce que le circuit d'affichage est constitué par un second gé nérateur de courant comprenant un transistor T3, une résistance R9, une source de tension positive V2, ce générateur étant constamment conducteur de courant, en ce que le transistor T3 est protégé contre les surtensions positives venant du point Pt par une diode bloqueuse D3, et en ce que le transistor T3 assure, par le débit d'un faible courant constant vers le point Pt, la résistance du circuit aux surtensions négatives au point Pt. 4. Equipement d'essai selon la revendication 1, caractérisé en ce que le circuit de lecture est constitué par un comparateur K dont une entrée BB est reliée au point Pt à travers une résistance R5 forte, montée en parallèle avec une capacité C2 tres faible, et l'autre entrée AA est reliée à une source de tension constante R, de telle sorte que la sortie C fournit un niveau logique "bas" ou '9haut" selon que la tension à l'entrée Bu donc au point Pt, est supérieure ou inférieure à la tension de référence R de l'autre entrée AA. 5. Equipement d'essai selon l'une des revendications 1 et. 4, carac térisé en ce que le circuit de lecture est protégé contre les surtensions positives venant de Pt par une résistance R5, une diode D6 branchée entre les deux entrées AA et BB du comparateur, une résistance de faible valeur R11 connectée à la masse, montée en parallèle d'une capacité C8 de faible valeur, en ce que la protection contre les surtensions négatives venant du point Pt est assurée par une diode D5 connectée à la masse. 6. Equipement d'essai selon la revendication 1, caractérisé en ce que les moyens pour abaisser le temps de recouvrement du front arrière lorsque le niveau logique au point Pt est basculé de "bas" à "haut" comprennent, entre la base du transistor T3 et l'entrée A du circuit d'affichage, une capacité C1 et une résistance Ri reliée au pole + d'une source de basse tension V6, ceux-ci fournissant la surcharge de courant nécessaire. 7. Equipement d'essai selon la revendication 2, caractérisé en ce que la chute de tension base-émetteur du transistor T2 compense la chute de tension de la diode D2 conductrice et définit t ainsi légalité entre la tension appliquée sur la base du transistor T2 et le niveau "bas" défini pour l'affichage du point Pt. 8. Equipement d'essai selon la revendication 3, caractérisé en ce qu'une diode D4 compense la chute de tension de la diode D3 conductrice, et définit l'égalité entre la tension appliquée V5 sur la diode D4 et le niveau "haut" d'affichage du point Pt.