Brevet FR2404335A1 — publié le 19790420

La présente invention concerne un dispositif permettant de restituer un signal binaire modulant, à partir d'une onde modulée en tout ou rien", cette onde modulée ayant été préalablement filtrée. Pour obtenir ce signal binaire il faut d'abord détecter ltenveloppe de l'onde modulée; plusieurs types de montages permettent ensuite, à partir de cette enveloppe détectée, d'extraire le signal binaire. Deux caractéristiques définissent principalement la qualité de ces montages - le retard du signal binaire extrait par rapport au signal binaire modulant - la distorsion de durée qui caractérise la différence de largeur des créneaux du signal binaire restitué et du signal binaire modulant. I1 est connu d'obtenir cette restitution par comparaison d'un premier signal résultant d'une détection de la courbe enveloppe de l'onde modulée et filtrée, avec un second signal obtenu par inversion du premier signal. Mais les montages correspondants amènent une distorsion de durée fonction du seuil de détection de la courbe enveloppe (la distorsion est nulle si le seuil est nul, mais alors il ne subsiste plus aucune protection de ces dispositifs contre le bruit) et un retard égal à la moitié du temps de montée du front avant du signal obtenu après la détection d'enveloppe. D'autres montages connus utilisent, pour extraire ce signal binaire, une bascule de Schmitt (ou des comparateurs à réaction) qui reçoit sur son entrée le signal représentant I'enveloppe de tonde modulée et filtrée et fournit le signal binaire. Cependant en raison du phénomène d'hystérésis de cette bascule (ou de ces comparateurs à réaction) il est nécessaire d'effectuer des réglages; or ces réglages sont sensibles aux variations des composants et à l'amplitude du signal d'entrée et il est difficile d'obtenir à la fois un retard et une distorsion de durée faibles. I1 est également connu, pour obtenir ce signal binaire, d'utiliser des dispositifs ayant un gain inversement proportionnel à l'amplitude du signal d'entrée constitué par le signal enveloppe de l'onde modulée et filtrée. Du fait de ce gain inversement proportionnel à l'amplitude du signal d'entrée, le signal de sortie de ces montages a une valeur crête constante; ce signal de sortie est comparé à une tension continue égale à la moitié de la valeur crête en question, pour restituer le signal binaire. Ces derniers montages présentent : un retard égal à la moitié du front avant du signal obtenu après la détection d'enveloppe, une distorsion de durée fonction du seuil de détection de la courbe enveloppe et, de plus, ces caractéristiques de retard et de distorsion de durée sont fonctions de la température. La présente invention a pour objet de réduire le retard et la distorsion de durée du signal binaire, et de fournir un signal binaire stable en fonction de la température -et des variations d'amplitude de l'onde modulée. Selon l'invention, un dispositif permettant de restituer un signal binaire modulant, à partir d'une onde modulée en "tout ou rien" préalablement filtrée, et comprenant un circuit détecteur d'enveloppe dont la sortie est couplée à une première entrée d'un comparateur d'amplitude dont la sortie constitue la sortie du dispositif, est caractérisé en ce qu'il comporte - un circuit de transposition en tension du signal de sortie du circuit détecteur d'enveloppe ; - un circuit de polarisation de l'une des entrées du comparateur - un circuit de retard dont l'entrée est couplée à la sortie du comparateur -etuncircuit d'intégration ayant une première entrée couplée à la sortie du circuit de transposition, une seconde entre couplée à la sortie du circuit de retard, et une sortie couplée à la seconde entrée du comparateur. L'invention sera mieux comprise et d'autres caractéristiques apparatront à l'aide de la description et des dessins s'y rapportant sur lesquels - la figure 1, est un schéma de principe diun dispositif selon ltinvention - la figure 2, représente les diagrammes tension-temps en différents points des figures 1 et 3 ; - la figure 3, est un schéma d'un mode de réalisation préféré de la figure 1. Les éléments qui se correspondent identiquement d'une figure à l'autre sont désignés par le même repère. Sur la figure 1 un filtre, 1, reçoit une onde, E0 (figure 2), modulée en "tout ou rien" par un signal binaire; ce filtre fournit un signal, E1 (figure 2), à l'entrée d'un circuit détecteur d'enveloppe, 2, qui fournit un signal, E2 (figure 2). Le signal E2 représente la partie positive de l'enveloppe du signal E1 amplifiée et épiétée par le circuit détecteur d'enveloppe, 2, d'une valeur égale au seuil Et10 de ce circuit. Sur la figure 2 a été représenté un signal E'1 tel qu'il serait obtenu à la sortie du circuit détecteur d'enveloppe si le seuil de détection E' de ce circuit était nul. Ces signaux E'1 et E2 permettent de montrer les conséquences de ce seuil de détection sur le signal d'enveloppe E2. Le signal E2 est appliqué d'une part à une première entrée d'un comparateur de tension, 7, d'autre part à l'entrée d'un circuit- de transposition en tension, 3. Le circuit de transposition, 3, délivre un signal transposé, E3 (figure 2), qui se déduit du signal, E2, par une translation verticale en tension et un épiétage tous les deux égaux au seuil, E'20, de ce circuit de transposition, 3. Ce signal E3 est appliqué sur une première entrée d'un circuit d'intégration, 4, qui reçoit sur une deuxième entrée le signal de sortie du comparateur, 7, à travers un circuit de retard, 5; ce circuit d'intégration 4 fournit un signal, E40 (figure 2), sur une deuxième entrée du comparateur, 7. Cette deuxième entrée du comparateur, 7, reçoit de plus une-tension continue de polarisation délivrée par un circuit de polarisation, 6; de ce fait le signal,E4, qui apparaît sur cette deuxième entrée, est égal à la superposition du signal E40 et de la tension de polarisation.La forme particulière du signal E40 est liée aux différentes constantes de temps d'intégration et sera explicitée lors de 11 étude de la figure 3. Le comparateur 7 reçoit les signaux E2 et E4 et fournit un signal binaire restitué, S1 (figure 2), dont l'élaboration sera décrite à l'aide de la figure 3. Sur la figure 3, le signal E1 alimente en parallèle, à travers un condensateur C1, l'anode d'une diode D2 et la cathode d'une diode D1. La cathode de la diode D2 est reliée aux premières bornes d'une résistance R1 et d'un condensateur C2 dont les deuxièmes bornes, ainsi que l'anode de la diode D1, sont réunies à la massue. L'ensemble C1, D1, C2 et D2 constitue un doubleur de tension et l'ensemble R1, C2 un filtre passe-bas qui élimine le signal porteur de l'onde modulée, fournissant ainsi l'enveloppe détectée et amplifiée dans un rapport 2 (au seuil près du doubleur de tension). La cathode de la diode D2 est reliée à l'entrée non inverseuse d'un amplificateur opérationnel, -10. Cet amplificateur opérationnel ayant sa sortie reliée à son entrée inverseuse, sa transmittance est donc unitaire. L'amplificateur, 10, joue le raie de séparateur d'impédance fournissant sur sa sortie un signal d'amplitude double de celle de l'enveloppe du signal E1. La sortie de l'amplificateur, 10,est reliée à la première borne d'une résistance R2. La seconde borne de la résistance R2 est reliée à l'anode d'une diode D3 et à l'entrée non inverseuse d'un comparateur, 7; sur cette seconde borne apparaît le signal E2 (figure 2). La cathode de la diode D3 est reliée aux premières bornes de deux résistances R4 et R3 et d'un condensateur C3 et à l'entrée inverseuse du comparateur 7; les secondes bornes de R et C3 sont reliées à la masse. 3 L'ensemble des éléments C1, C2, 91 D2 > R1, 10 et R2 constitue le circuit détecteur d'enveloppe 2 de la figure 1 , et la diode D3 constitue le circuit de transposition, 3, de la figure 1. La seconde borne de la résistance R4 est reliée au drain d'un transistor à effet de champ à canal P, T1, dont la source est reliée à la masse, et dont la grille est connectée aux premières bornes d'une résistance R5 et d'un condensateur C4. Les deuxièmes bornes du condensateur C4 et de la résistance R5 sont respectivement reliées à la masse et à la sortie du comparateur, 7; cette sortie fournit le signal binaire restitué-51 (figure 2). Les éléments C4 et R5 constituent le circuit de retard, 5, de la figure 1 et les éléments R3, R4, C3 et T1 représentent sous une forme détaillée une partie des éléments constitutifs du circuit d'intégration 4 de la figure 1; l'autre partie étant constituée par les éléments R2 et D3. Ainsi le circuit d'intégration qui, dans la figure 1, est distinct des circuits détecteur d'enveloppe et de transposition en tension, comporte, dans la figure 3, des éléments qui sont communs à ces circuits. Un circuit de polarisation 6, constitué d'une source de tension de quelques dizaines de millivolts, à haute impédance de sortie, est reliée à entrée inverseuse du comparateur, 7. Cette source de tension polarise entrée inverseuse du comparateur qui reçoit ainsi le signal, E4 (figure 2). Le rôle de ce circuit 6 est de mettre à l'état bas ("0" logique) la sortie du comparateur,7, lorsque E2 est nul et que E4 est égal à la tension de polarisation fournie par le circuit 6. Le diagramme E de la figure 2 comporte les courbes E2, E3 a et E4; le signal E3 représenté par la courbe E3 est un signal fictif dans le circuit de la figure 3 car pour que ce signal existe effectivement il faut que l'impédance de charge du circuit de transposition, .3, soit infinie or ce n'est pas le cas dans le montage de la figure 3. Ces courbes permettent d'illustrer le fonctionnement du circuit d'intégration de la manière suivante. A l'instant t = o (figure 2) la tension E4 est supérieure à la tension E2 du fait du circuit de polarisation. En conséquence la sortie du comparateur, 7, est à l'état "0" logique. Lorsque la courbe représentative de la tension E2 coupe la courbe représen tative de la tension E4 (point A du diagramme E de la figure 2), E4 (point A du diagramme E a le comparateur, 7, passe à l'état "1" logique car la tension E2 devient supérieure à la tension E4 au delà de ce point. Lors du front avant du signal de sortie de l'amplificateur opérationnel, 10, c'est-à-dire du signal, E2 (à la chute de tension près dans la résistance R2) la diode D3 permet la charge du condensateur C3 à travers la résistance R2 avec une constante de temps Bi R2C3 car le transistor T1 est bloqué.Cette charge s'effectue Jusqu'à ce que la tension aux bornes du condensateur L3 atteigne la valeur crête du signal E. La tension, E40, aux bornes de C3 reste constante tant que la tension, E3, est constante; lorsque la tension E3 décroit (à partir du point B du diagramme E de la figure 2), le condensateur C3 se décharge dans a 3 la résistance R3 avec une constante de temps El = R3C3 et la 2 33 diode D3 se bloque progressivement. Cette décharge du condensateur Ca continue tant que le transistor T1 est bloqué; la courbe E4 coupe alors la courbe E2 au point C (diagramme E de la figure 2) a et, la tension E étant supérieure à la tension E2, le comparateur 7 passe du '11" au "0" logique.Ce changement d'état du comparateur, 7, ne sera transmis sur la grille du transistor T1 qu'après un retard dû au circuit de retard RS, C4 ; à partir du moment où il est transmis (point D, figure 2) le condensateur C3 se décharge à travers R4 avec une constante de temps de 63, peu différente de R4C3. La tension E à l'entrée inverseuse du comparateur 7 décroît jusqutà quelques dizaines de millivolts, tension de sortie du circuit de polarisation, 6. Après cette décroissance du signal E4, la charge du condensateur C3 reprend lors d'un nouveau front avant du signal de sortie de l'amplificateur opérationnel, 10. Le montage décrit ci-dessus a été réalisé pour une fréquence de récurrence du signal binaire modulant de 10 Hz et une fréquence du signal porteur modulé de2,5 MHz. Ce choix a entraîné les valeurs suivantes des différentes constantes de temps: 61 = 3,3ms, 62 = 330ms, 8 = 2,7ms. Le retard du signal binaire restitué est lié, comme le montre la figure -2, au seuil du circuit détecteur d'enveloppe, lequel seuil est de 0,5v dans la réalisation décrite.La distorsion de durée est liée à la différence entre les seuils du circuit détecteur d'enveloppe et du circuit de transposition; en prenant des diodes Schottky appareillées du type HP 2 800, l'expérience montre que les seuils sont sensiblement identiques pour les deux circuits, ce qui fournit une très faible distorsion de durée. En outre si l'amplitude du signal d'entrée et les caractéristiques des circuits, autres que les seuils des circuits détecteurs. d'enveloppe et de transposition, varient, le retard et la distorsion de durée ne varient pas et restent faibles. Ce dispositif de restitution d'un signal binaire décrit selon un mode de réalisation préféré peut présenter d'autres variantes dans ses éléments constitutifs. Ainsi la source de polarisation peut entre négative et être appliquée sur l'autre entrée du comparateur. En outre il pourra etre plus avantageux d'utiliser d'autres types de diodes tel que des diodes à fonction PN. il est également possible d'utiliser d'autres types d'interrupteurs, T1, par exemple des transistors bipolaires. Les constantes de temps du circuit d'intégration pourront etre différentes suivant la fréquence du signal binaire. Il est également possible d'utiliser des amplificateurs à l'entrée de ce dispositif à la place du doubleur de tension. Le dispositif décrit à l'aide des figures utilise la partie positive (signal E2) de l'enveloppe du signal modulé et filtré (signal E1); il est à noter qu'il est possible en modifiant convenablement les figures 1 et 3 d'avoir un dispositif selon l'invention utilisant la partie négative de l'enveloppe. Le dispositif selon l'invention s'applique , de manière très générale, à la démodulation de signaux numériques. REVENDICATIONS 1. Dispositif de restitution d'un signal binaire, comprenant un circuit détecteur d'enveloppe dont la sortie est couplée à une première entrée d'un comparateur d'amplitude dont la sortie constitue la sortie du dispositif, caractérisé en ce qu'il comporte : un circuit de transposition en tension du signal de sortie du circuit détecteur d'enveloppe; un circuit de polarisation de l'une des entrées du comparateur ; un circuit de retard -dont l'entrée est couplée à la sortie du comparateur; et un circuit d'intégration ayant une première entrée couplée à la sortie du circuit de transposition, une seconde entrée couplée à la sortie du circuit de retard, et une sortie couplée à la seconde entrée du comparateur. 2. Dispositif de restitution d'un signal binaire selon la revendication 1, caractérisé en ce que le circuit de transposition de tension est constitué par un conducteur unidirectionnel. 3. Dispositif de restitution d'un signal binaire selon la revendication 2, caractérisé en ce que le circuit d'intégration comprend : un circuit de charge, un premier et un second circuit de décharge, le circuit de charge ayant un élément réactif dont la première borne, couplée à la deuxième borne du conducteur unidirectionnel, constitue la sortie du circuit d'intégration, la première borne du conducteur unidirectionnel étant couplée à la sortie du circuit détecteur d'enveloppe, le sens de conduction du conducteur unidirectionnel étant choisi pour permettre la charge de l'élément réactif par le front avant du signal de sortie du circuit de détection d'enveloppe; un premier circuit dedécharge constitué de l'élément réactif et d'un élément résistif en parallèle sur lsélé- ment réactif; et un second circuit de décharge constitué de l'élé- ment réactif, d'un interrupteur et d'un élément résistif en série avec l'interrupteur, l'élément résistif et l'interrupteur étant en parallèle sur l'élément réactif et l'entrée de commande de l'interrupteur constituant la seconde entrée du circuit d'intégration. 4. Dispositif de restitution d'un signal binaire selon la revendication 1, caractérisé en ce que le circuit détecteur d'enveloppe comporte un circuit d'entrée constitué d'un doubleur de tension. 5. Démodulateur, caractérisé en ce qu'il comprend au moins un dispositif de restitution d'un signal binaire selon l'une des revendications précédentes.