Brevet FR2429465A1 — publié le 19800118

La présente invention concerne les moyens de traitement de l'information dans la teelmiqur- du calcul numérique, et plus exactement, les dispositifs de décalage de l'infornat on, et trouve son application dans le domaine du décalage de l'information présentée en code binaire et inscrite dans les registres d'un ordinateur. Ces dispositifs sont des parties très importantes des dispositifs arithmétiques, des unités de traitement de l'information dans les ordinateurs modernes. le décalage de l'information d'un certain nombre de positions binaires, dans les limites du réseau de bits du registre est nécessaire lors de l'exécution d'opérations mathématiques telles qu'une division ou une multiplication de données. de départ, lors de la normalisation du nombre de départ. les dispositifs de décalage de l'information connus comportent en règle générale un registre principal et un registre auxiliaire. Chacun des bits du registre principal est connecté à ceux du registre auxiliaire de façon à assurer le décalage de l'information d'un n nombre fixe de positions binaires pris dans la série 2n où n est un nombre entier positif ou nul. Dans de tels dispositifs, des connexions appropriées sont prévues pour effectuer le décalage à droite et celui à gauche. Parmi les dispositifs connus de ce genre, se rapprochant le plus de celui de l'invention on peut citer un dispositif de décalage de l'information comprenant un registre principal à m bits dont chacun des bits comporte une bascule D dont certaines entrées sont connectées aux lignes de commande de décalage et un registre à;m bits auxiliaire dont la sortie de chacun de ses bits est connectée aux sorties du dispositif. le registra auxiliaire est relié au registre principal par l'in termédiaire de connexions reliant certains bits du registre auxiliaire aux bits correspondants du registre principal, ces liaisons entre registres assurant le décalage de l'information pas à pas, soit à droite soit à gauche, d'un nombre déterminé de positions binaires pris dans la série 2n où n est un nombre entier positif ou nul. le décalage de l'information arrivant par les lignes dtinforma- tion, s'effectue dans le dispositif précité d'après les signaux arrivant par les lignes de commande. Dans ce dispositif, le nombre de types de décalage possibles est limité étant donné qu'il est déterminé par le nombre et le genre des connexions entre bits. les connexions entre bits de ce dispositif ne permettent que les décalages suivants 1 - d'une position binaire à gauche, 2 - d'une position binaire à droite, 3 - de deux positions binaires à droite, 4 - de quatre positions binaires à gauche, 5 - de quatre positions binaires à droite. Il est impossible d'utiliser les mêmes connexions entre positions lors des décalages à droite et à gauche. En outre, le dispositif précité comporte des connexions bit à bit entre registres, différentes pour chaque type de décalage et chaque nombre de positions binaires dont il faut décaler l'information. La diversité des connexions entre registres entratne un allongement notable du temps nécessaire au transfert de l'information d'un registre à l'autre. L'utilisation de connexions entre registres différentes suivant que le décalage de l'information a lieu à droite ou à gauche, d'une position binaire ou d'un nombre de positions binaires supérieur à un, ne peut assurer la fiabilité nécessaire de tout le dispositif. Un grand nombre de connexions entre bits complique la réalisation du dispositif en circuits intégrés car il faut dans ce cas procéder à une métallisation multicouche (avec une quantité de couches supérieure à deux) de connexions intérieures aux circuits. L'invention vise à mettre au point un dispositif de décalage de l'information, assurant le décalage pas à pas de l'information dans n'importe quel sens et de n'importe quel nombre de positions binaires dans la limite du réseau de bits des registres, pris dans la série 2n où n est un nombre entier positif ou nul, par modification du caractère des connexions entre registres et entre bits des registres principal et auxiliaire. Elle a donc pour objet un dispositif de décalage de l'information comprenant un registre principal à m bits dont chacun des bits est réalisé à base d'une bascule D dont certaines entrées sont connectées aux lignes de commande d'écriture, un registre auxiliaire à m bits dont la sortie de chaque bit est liée à la sortie du dispo sitif, des lignes de commande de lecture, des connexions entre les registres principal et auxiliaire assurant le décalage de l'inf or- mation sur des signaux arrivant par les lignes de commande d'écriture et par les lignes de commande de lecture, ledit dispositif de décalage étant caractérisé en ce que dans chacun des bits du registre principal sont introduits trois éléments ET-NON, des premières entrées des éléments ET-NON étant reliées, dans chaque bit, à la sortie de la bascule D ,des deuxièmes entrées de ces éléments ET-NON étant reliées aux lignes de commande de lecture, les sorties des éléments ET-NON étant reliées à d'autres entrées de la bascule D, la sortie du premier élément ET-NON du i ème bit étant reliée à la sortie du deuxième élément ET-NON du (i + 1 ème bit et à la sortie du troisième élément ET-NON du (i + 2)ième bit, la sortie du deuxième élément ET-NON du i ème bit étant reliée à la sortie du premier élément ET-NON du (i - 15~eme bit et à la sortie du troisième élément ET-NON du (i + 1 sseme bit, la sortie du troisième élément ET-NON du i ième bit étant reliée à la sortie du deuxième élément du (i - 1) ième bit et à la sortie du premier élément ET-NON du (i -2)ième bit, les liaisons entre registres étant assurées par la connexion de la sortie du premier élément ET-NON du i ième bit du registre principal à l'entrée du i ième bit du registre auxiliaire, i étant le numéro d'ordre du bit. Le dispositif de décalage -de l'information décrit assure la pos- sibilité de décaler l'information de départ en un intervalle de temps soit à droite soit à gauche, de n importe quel nombre de bits pris dans la série 2n, n étant un nombre entier positif ou nul. La diminution du nombre de connexions entre bits et l'utilisation pour le décalage dans les deux sens des mêmes connexions entre registres et entre bits permet d'améliorer la fiabilité du dispositif et de réduire le nombre d'opérations du processus technologique de fabrication du dispositif à base de circuits intégrés. D'autres caractéristiques de l'invention apparattront au cours de la description qui va suivre, faite en référence au dessin annexé, donné uniquement à titre d'exemple et sur lequel la Fig. unique est un schéma du dispositif de décalage de l'information suivant l'invention. T'exemple de réalisation de l'invention dont la description va suivre n'est donné qu'à titre purement indicatif. le dispositif de décalage de l'information représenté au dessin comprend un registre à m bits principal 1 utilisant dans chacun de ses bits une bascule D 2. les entrées 3, 4, 5 de chacune des bascules D 2 sont connectées aux lignes de commande d'écriture 6, 7, 8. Suivant l'invention, chacun des bits du registre principal 1 comporte en plus trois éléments logiques ET-NON 9, 10, 11. Les entrées 12 des éléments ET-NON 9, 10, 11 de chaque bit sont connectées à la sortie 13 de la bascule D 2. Dans chaque bit la bascule D 2 et les éléments logiques ET-NON 9, 10, 11 constituent une cellule de mémoire. Le dispositif de décalage de l'information comprend également un registre à m bits auxiliaires 14. La sortie 15 de chacun des bits du registre auxiliaire 14 est connectée à un conducteur omnibus 16 servant d'entrée au dispositif lors de l'écriture de l'information dans le registre auxiliaire 14 et de sortie, lors de la lecture de l'information. Des lignes de lecture 17, 18, 19 servent à envoyer des signaux commandant la lecture dans le registre principal 1. Suivant l'invention, les entrées 20, 21, 22 des éléments ET-NON 9, 10, 11 sont respectivement connectées aux lignes de commande de lecture 17, 18, 19 et les sorties 23 des éléments ET-NON 9,10, 11 sont respectivement connectées aux entrées 24, 25, 26 de la bascule D 2. les sorties 23 de l'élément ET-NON 9 du premier bit, de l'élément ET-NON 10 du deuxième bit et de l'élément ET-NON 11 du troissiè- me bit sont réunies. Sont de même réunies les sorties 23 de l'élément ET-NON 9 précédant le premier des bits représentés sur le dessin de l'élément ET-NON 10 du premier des bits représentés sur le dessin, et de l'élément ET-NON 11 du deuxième bit, les sorties 23 de l'élément ET-NON 11 du premier bit et des éléments ET-NON 10 et 9 respectivement des bits précédant ce dernier. Les connexions entre les sorties de tous les éléments ET-NON introduits dans le registre principal 1 sont, suivant l'invention, organisées de façon analogue. Les connexions entre registres sont réalisées sous forme de lignes d'information 27 reliant l'entrée 28 de chacun des bits du registre auxiliaire à l'entrée de l'élément ET-NON 9 du bit correspondante du registre principal. Le dispositif fonctionne de la façon suivante. le code binaire initial, arrivant par le conducteur omnibus 16 est enregistré dans le registre auxiliaire 14. le déci G e position binaire à droite se fait de la façon suivante. Au cours dry premier demi-intervalle de temps l'information placée dans le bit 7'i-I/ 5 du registre ar iliaire 14 est déplacée dans le bit i du registre principal I par l'entrée 25 de la bascule D 2 du bit i du registre principal lorsqu'un signal d'autorisation d'écriture apparat sur la ligne de commande d'écriture 7. te la même façon l'information en provenance du i-ième bit du registre auxiliaire 14 est déplacé dans le bit /i+I/ du registre principal par l'entrée 25 de la bascule D 2 du bit /i+I/ du registre principal. L'information inscrite dans les autres bits du registre auxiliaire 14 est déplacée de la même façon. Dans le deuxième demi-intervalle de temps a lieu la lecture du code décalé du registre principal 1 à travers l'élément ET-NON 9 vers le registre auxiliaire 14 en réponse à un signal autorisant la lecture et arrivant par la ligne de commande de lecture 17. Lors de cette opération, l'information contenue dans les bits du registre principal I passe, lors de la lecture, dans les bits de même nom du registre auxiliaire 14. le décalage à droite de deux positions binaires se fait de la façon suivante: - Premier demi-intervalle de temps l'information inscrite dans le bit /i-I/ du registre auxiliaire 14 est déplacée dans le bit /i+I/ du registre principal I à l'entrée 24 de la bascule D 2 du bit /i+it lorsqu'il y a un signal d'autorisation de l'écriture sur la ligne de commande d'écriture 8. L'information en provenance des autres bits du registre auxiliaire 14 est déplacée de la même façon dans les bits correspondants du registre principal I. - Au cours du deuxième demi-intervalle de temps a lieu la lecture du code décalé du registre principal I à travers l'élément ET NON 9, vers le registre auxiliaire 14 en réponse à un signal autorisant la lecture et arrivant par la ligne de commande de lecture 17. L'information contenue dans les bits du registre principal I passe alors, lors de la lecture, dans les bits correspondants du registre auxiliaire 14. Le décalage d'une position binaire à gauche se fait de la façon suivante : - Au cours du premier demi-intervalle de temps l'information inscrite dans le bit (i+I) du registre auxiliaire 14 est déplacée dans le bit de même nom du registre principal 1 quand il y a un si- gnal autorisant l'écriture à la ligne de commande d'écriture 6. L'in- formation contenue dans les autres bits du registre auxiliaire 14 passe lors de l'écriture dans le registre principal I de la façon indiquée précédemment. - Au cours du deuxième demi-intervalle de temps a lieu la lecture de l'information du bit (i+I) du registre principal I et son déplacement dans le bit i du registre auxiliaire 14 à travers l'élément ET-NON 10 du bit (i+I) du registre principal, lorsqu'il y a un signal d'autorisation de lecture arrivant par la ligne de commande de lecture 18. le décalage de deux positions binaires à gauche se fait de la façon suivante. Au cours du premier demi-intervalle de temps l'information contenue dans le bit (i+I) du registre auxiliaire 14 est réenregistrée dans la position correspondante du registre principal I lorsqu'il y a un signal autorisant l'enregistrement sur le conducteur de commande d'enregistrement 6. L'information contenue dans les autres positions du registre auxiliaire 14 est réenregistrée dans le registre principal I de la façon indiquée plus haut. Au cours du deuxième demi-intervalle de temps a lieu la lecture de l'information contenue dans le bit (i+i) du registre principal et son déplacement dans le bit (i-I) du registre auxiliaire 14 à travers l'élément ET-NON 11 lorsqu'il y a un signal autorisant la lecture sur la ligne de lecture 19. L'utilisation du dispositif décrit ci-dessus pour le décalage de l'information permet d'effectuer le décalage de l'information de départ en un intervalle de temps soit à droite soit à gauche de ntim- porte quel nombre de positions binaires pris dans la série 2n, n étant un nombre entier positif et zéro. Revendications 1 - Dispo3itie de décalage de l'information comprenant un registre principal à m bits comportant dans chaque bit une cellule de mémoire dont des premières entrées sont reliées aux lignes de commande d'écriture, un registre auxiliaire à m bits, la sortie de chaque bit de celui-ci étant reliée à la sortie du dispositif, des lignes de commande de lecture liées électriquement aux cellules de mémoire du registre principal, des liaisons entre registres reliant lesdits registres principal et auxiliaire et assurant le décalage de l'information sur des signaux appliqués par lesdites lignes de commande de lecture, dispositif caractérisé en ce que chaque cellule de mémoire a au moins trois sorties, les deuxièmes entrées de la cellule de mémoire du i-ième bit du registre principal sont branchées aux lignes de commande de la lecture et, pour réaliser lesdites liaisons entre registres, la première sortie de la cellule de mémoire du i-ième bit du registre principal est connectée par l'intermédiaire d'un conducteur d'information, à l'entrée du i-ième bit du registre auxiliaire, tandis que dans le registre principal, la première sortie de la cellule de mémoire du i-ième bit est connectée à la deuxième sortie de la cellule de mémoire du (i+1)-ième bit, à la troisième sortie de la cellule de mémoire du (i+2)-ième bit, la deuxième sortie de la cellule de mémoire du i-ième bit est reliée à la première sortie de la cellule de mémoire du (i+1)-ième bit, à la troisième sortie de la cellule de mémoire du (i+1 )-ième bit, la troisième sortie de la cellule de mémoire du i-ième bit est reliée à la deuxième sortie de la cellule de mémoire du (i-1)-ième bit et à la première sortie de la cellule de mémoire du (i-2)-ième bit, i étant le numéro d'ordre des bits. 2 - Dispositif de décalage de l'information selon la revendication 1, caractérisé en ce que dans chaque bit du registre principal sont introduits trois éléments ET-NON, les premières entrées des éléments ET-NON étant reliées à la sortie d'une bascule D, leurs deuxièmes entrées étant reliées aux lignes de commande de lecture, les sorties des éléments ET-NON étant reliées aux autres entrées de la bascule D, la sortie du premier élément ET-NON du i-ième bit étant reliée à la sortie du deuxième élément ET-NON du (i+1 )-ième bit et à la sortie du troisième élément ET-NON du (i+2 > -ième bit, la sortie du deuxième élément ET-NON du i-ième bit étant raccordée à la sortie du premier élément ET-NON du (i-1)-ième bit, à la sortie du troisième élément ET-NON du (i+1)-ième bit, la sortie du troisième élément ET-NON du i-ième bit étant reliée à la sortie du deuxième élément ET-NON du (i-1 )-ième bit et à la sortie du premier élément ET-NON du (i-2)-ième bit, et, pour réaliser les liaisons entre registres, la sortie du premier élément ET-NON du i-ième bit étant connectée par l'intermédiaire du conducteur d'information, à l'en- trée du i-ième bit du registre auxiliaire, i étant le numéro d'ordre des bits.