Brevet FR2409552A1 — publié le 19790615

La présente invention est relative à un dispositif multiplicateur multicanaux pour système de traitement de signal par corrélation de signaux analogiques et au système de traitement de signal comportant un tel dispositif. L'opération de corrélation de @eux signaux consiste en la multiplication terme à terne d'un grand nombre d'échantillons consécutifs des signaux à corréler. tes échantillons multiplicandes sont stockés et figés sur un registre a décalage alors que les échantillons multiplicateurs sont,par princlpe, mobiles et décalés, sur un deuxième registre à décalage, d'un rang apres chaque opération de multiplication simultanée et de sommation des produits obtenus. '('ensemble des échantillons de somme, correspondant à tous les retards d'un signal par- rapport à l'autre, constitue la fonct-ion de corrélation recherchée. Des multiplicateurs -multicarux utilisant des registres à transfert de charges connus sous le vocable anglo-saxon de "charge coupled device ou "CCD" dans le domaine technique correspondant ont été décrits dans les publications suivantes : International Conference on Technology and applications of CCD (CCD 74) page 251 Edinburgh 25-27 Septembre 1974;; - Proceedings -of the International Conference on the aipli.cation of CCD (CCD 75) pages 229-235 San Diego 29-311 Octobre 1975 - IEEE International Solid State circuits conference Digest tecbnical papers pages 198-199 Pour présenter l'intérêt toutes les fonctions de multiplication et de sommation doivent hêtre intégrées sur un substrat commun. L'organe le plus délicat à réaliser est, pour ce genre de dispositif, llensemble-des multiplicateurs destinés à effectuer le produit des échantillons multiplicandes et des échantillons multiplicateurs. Les-multiplicateurs à effet Hall ou les multiplicateurs à diodes à caractéristiques exponentielles ou meme des multiplicateurs tels que décrits dans la revue "EMI" datée du 1er Mai 1976 page 220 et dans lequel un amplificateur différentiel est utilisé conduisent à des systèmes -complexes difficilement intégrables. Une solution particulière, relativement à ces dispositifs multiplicateurs, a été proposée dans une demande de brevet français numéro 76 02584 au nom de la demanderesse. Egalement intégrés à un dispositif de corrélation, ces dispositifs multiplicateurs sont basés sur le principe de la modulation d'une tension V de polarisation par l'un des signaux et de la modulation d'une capacité de stockage G par le deuxième signal, la charge de cette capacité a Q = C V étant représentative du produit des deux signaux. L'élimination de termes parasites dans l'expression du produit des deux signaux en fonction des paramètres du dispositif nécessite la mise en oeuvre d'un montage relativement complexe comportant quatre registres à transfert de charges. te dispositif multiplicateur multicanaux objet de l'invention permet de remédier aux inconvénients précités et autorise du fait, notamment,de la simplification des circuits mis en oeuvre une intégration plus aisée des différentes fonctions d'un dispositif de corrélation sur un même substrat de matériau semiconducteur. te multiplicateur multicanaux d'un signal multiplicande de référence S1 et d'un signal multiplicateur S2 objet de l'inven- tion comporte, sur un même substrat de matériau semiconducteur, un premier et un deuxième registre à transfert de charges à N étages permettant respectivement une représentation par N termes échantillons du signal multiplicande de référence S1 mis en mémoire et du signal S2 multiplicateur fonction du temps, un circuit multiplicateur pour chaque couple d'étage de transfert de rang i des deux registres, chaque circuit multiplicateur comportant des premiers moyens multiplicateurs à fonction de transfert non linéaire quadratique délivrant, pour le couple d'étages de rang i des deux registres, un premier signal MAi proportionnel au carré de la somme des signaux échantillons de rang i S1 et52, Mi = k (S1i + S2i)2 I I i i 1- des deuxièmes moyens multiplicateurs à fonction de transfert non linéaire quadratique délivrant, pour le couple d t étages de transfert de rang i des deux registres, un deuxième signal M2. proportionnel à la somme des carrés des signaux échantillons de rang i S1 et 52., E2i = k (-S1i2 2 et et i i i i + 1. ), et des moyens amplificateurs différentiels comprenant deux entrées en mode différence, la sortie des premiers moyens multiplicateurs et la sortie des deuxièmes moyens multiplicateurs étant respectivement connectée à l'une des entrées en mode différence des moyens amplificateurs différentiels. Be multiplicateur multicanaux selon l'invention est utilisable dans les sytèmes de traitement de signaux et en particulier dans les dispositifs de corrélation de signaux analogiques ou dans les dispositifs convolueurs pour lesquels seul le sens de décalage des échantillons multiplicateurs est changé par rapport à celui d'un dispositif de corrélation Dans la description et les dessins ci-après le dispositif multiplicateur multicanaux selon l'invention est décrit dans le cadre de son application, non limitative, aux dispositifs de corrélation et aux dispositifs convolueurs.Afin d'assureur une meilleure compréhension de la. présente invention, les cotes et proportions des différents éléments n'ont pas été respectés dans les dessins dans lesquels - la figure 1 représente un dispositif multiplicateur multicanaux conformément à l'invention - lesfigures 2a, 2b représentent un détail de réalisation de l'implantation du dispositif multiplicateur multicanaux selon la figure 1; ; - la figure 3 représente un détail de réalisation de l'objet de l'invention, conformément aux figures 2a , 2b - la figure 4 représente un détail de réalisation des moyens multiplicateurs conformément au schéma de la figure 2a - la figure 5 représente un mode de réalisation particulier d'un dispositif multiplicateur multicanaux selon l'invention dans une application à un dispositif de corrélation - la figure 6 représente un schéma d'un mode de réalisation préférentiel d'une application de l'objet de l'invention à un dispositif de corrélation ; - la figure 7 représente un schéma complet de l'implantation sur un substrat de matériau semiconducteur du dispositif de corrélation conformément à la figure 6. Selon la figure 1, le multiplicateur multicanaux comporte sur un même substrat de matériau semiconducteur S un premier et un deuxième registre à transfert de charges référencés respectivement T1 et T2 . te substrat de matériau semiconducteur est par exemple du silicium. Chaque registre à transfert de charges comporte N étages de transfert référencés 1 à N et un étage d'injection référencé A et A2 permettant respectivement une représentation par N termes échantillons d'un signal multiplicande de référence mis en mémoire et d'un signal multiplicateur S2 fonction du temps.Chaque étage de transfert comporte, disposée sur une couche de matériau isolant déposée sur la face supérieure du substrat de matériau semiconducteur S, au moins une électrode de transfert délimitant chaque étage de transfert. La couche de matériau isolant est par exemple. de l'oxyde de silicium SiO2 dans le cas où le substrat de matériau semiconducteur est du silicium. Le substrat de matériau semiconducteur comporte, pour chaque couple d'étages de transfert de rang i des deux registres, un circuit multiplicateur Pi.Chaque circuit multiplicateur Pi comporte d'une part, des premiers moyens multiplicateurs Ai à fonction de transfert non linéaire quadratique délivrant pour le couple d'étages de transfert de rang i des deux registres un premier signal MI i proportionnel au carré de la somme des signaux échantillons de rang i notés SI et S2 . te signal Mli est tel que B1i = k (S1i + S2i)2 . Le circuit multiplicateur Pi comporte, d'autre part, des deuxièmes moyens multiplicateurs Bi à fonction de transfert non linéaire quadratique délivrant, pour chaque couple d'étages de transfert de rang i des deux registres, un deuxième signal M2i proportionnel à la somme des carrés les signaux échantillons de rang. i S1i et S2i , le signal M2i étant tel que M2i = k (S1i2 + S2i2) . Chaque circuit multiplicateur Pi comporte de plus des moyens amplificateurs -différentiels références Di comprenant deux entrées en mode différence connectées respectivement en sortie des premiers et deuxièmes moyens multiplicateurs. Le fonctionnement du dispositif est le suivant Bes échantillons multiplicandes sont stockés dans le registre à transfert de charges T1 par exemple et les échantillons multiplicateurs sont avancés d'un étage dans le registre à transfert de charges T2 selon le sens de transfert après chaque opération de multiplication simultanée.A cet effet aux électrodes de transfert du registre à transfert de charges T2 sont appliquées des tensions périodiques appelées tensions de phase créant dans le substrat de matériau semiconducteur des puits de potentiel entraînant le transfert des paquets de charges échantillons selon le sens représenté par la flèche. tes moyens amplificateurs différentiels Di délivrent pour chaque couple d'étages de transfert de rang i un signal produit ai égal à la différence des premier signal Mli et deuxième signal M2. tel que Mli i M2i = 2k Sî x S2i. Chaque multiplicateur Pi délivre au niveau de sa borne de sortie Qi un signal produit Iti représentatif du produit du signal multiplicateur S2 à des instants retardés d'un temps de retard T correspondant à la période de transfert des charges par un coefficient de valeur donnée correspondant à la valeur de l'échantillon de rang i du signal multiplicande. Le signal #i s'écrit : #i = 2k S1i x S2i = 2k S1i x S2i (t - i x T). Selon la figure 2, les premiers moyens multiplicateurs Ai comportent des moyens sommateurs 24 comprenant deux bornes d'entrée connectées respectivement à l'électrode de sortie de l'étage de transfert de rang i du premier registre à transfert de charges T1 et à l'électrode de sortie de l'étage de transfert de rang i du deuxième registre à transfert de charges T2 . les moyens sommateurs 24 comportent une sortie délivrant un signal proportionnel à la somme des signaux échantillons S1i et S2. . Bes premiers moyens multiplicateurs A. comportent de plus un transistor à effet de champ 27 polarisé en régime de saturation.Le transistor à effet de champ 27 comporte une électrode de grille connectée à la sortie de l'amplificateur sommateur 23, une électrode de source connectée à la tension de référence du dispositif et une électrode de drain connectée à une résistance de charge Ra La résistance de charge R est elle-même connectée à une source de tension a d'alimentation continue représentée par VD sur la figure 2. Les deuxièmes moyens multiplicateurs Bi comportent un premier et un deuxième transistor à effet de champ 21 et 22 polarisés en régime de saturation. tes transistors 21 et 22 comprennent chacun une électrode de grille connectée respectivement à l'électrode de sortie de l'étage de transfert de rang i du premier registre à transfert de charges T1 et à l'électrode de sortie de l'étage de transfert de rang i du deuxième registre à transfert de charges T2, une électrode de source connectée à la tension de référence du dispositif, et une électrode de drain commune connectée à une même résistance de charge Rb et constituant la borne de sortie des deuxième moyens multiplicateurs.Les résistances Ra et Rb sont des résistances de valeur identique Le fonctionnement du dispositif est le suivant tes signaux échantillons S1i et S2 issus des deux étages de transfert de rang i sont d'une part sommés au niveau de l'amplificateur sommateur 24 et le signal somme S1i + S2. alimente la grille du transistor à effet de champ 23. D'autre part, les signaux échantillons S1i et 52. alimentent respectivement les grilles des transistors à effet de champ 21 et 22.Les transistors à effet de champ 21, 22, 23 délivrent respectivement, du fait de leur polarisation en régime de saturation, des signaux proportionnels à S12i , S2t2 et (S1i i + S2i)2 . tes signaux obtenus aux bornes des résistances Ra et Rb sont donc respectivement proportionnels à (S1i + S2i)2 et à S1i2 + S2i2 et sont introduits au niveau des entrées en mode différence des moyens amplificateurs différentiels Di. Les signaux obtenus sur les résistances Ra et Rb et appliqués aux entrées en mode différence des moyens amplificateurs différentiels Di s'écrivent: v = v - Ra I23 s V@ = VD - Rb (I22 + I21) où 121 S I22 , I23 D représentent respectivement les courants de drain des transistors à effet de champ 21, 22 et 23.Du fait de la polarisation en régime de saturation des transistors 21, 22 et 23 ces signaux s'écrivent V. = VD - ss Ra (S1i + S2i - 7T)2 V@ = VD - ssRb [(S1i - VT)@ + (S2i - VT) où p représente le coefficient de transfert des transistors polarisés en régime de saturation-et VT la tension de seuil des transistors à effet de champ. Le signal produit Xi délivre en sortie des moyens amplifica teurs différentiels s'écrit #i = A (V - V ) compte tenu du gain A et de la valeur commune R des résistances Ra et Rb en mode diffé rence des moyens amplificateurs différentiels Di soit si = RAss (2 S1i S2i - VT) . Le terme VT est,par exemple, éliminé par une tension de réglage ajustable sur les moyens amplificateurs différentiels appelée tension d'offset dans le vocable anglo-saxon Pour un bon fonctionnement de chaque multiplicateur P. plu sieurs conditions sont à réaliser.Une première condition est rela tive à l'égalité des tensions de seuil VT des transistors à effet de champ 21, 22, 23 et nécessite la mise en oeuvre de transis tors à effet de champ dont les caractéristiques sont semblables. Une deuxième condition est relative à la caractéristique quadratique du transistor à effet de champ polarisé en régime de saturation. Les transistors à effet de champ utilisés sont de préférence des transistors MOS (transistors à Métal Oxyde Semiconducteur) pour lesquels l'expression du courant de drain-source IDS proportionnel au carré de la tension grille source VG-S diminuée de la tension de seuil, IDS = ss(VGS - VT)2, est bien vérifiée. Plusieurs effets parasites peuvent influer sur la caractéris tique de transfert IDS = ss (VGS - VT)2 . Ces effets sont principa lement -la variation de la mobilité des porteurs majoritaires dans le substrat de matériau semiconducteur en fonction de la tension de grille et de la tension de drain, le coefficient de transfert t s'écrivant ;s =/u x L Cox en fonction de cette mobilité et des paramètres géométriques du canal de conduction du transistor MOS où tMrepré- sente la largeur de ce canal et L sa longueur, le terme Cox représentant, pour le transistor MOS, la capacité du canal par cen timètre carré due à l'existence de l'oxyde ou couche isolante - la valeur non nulle de la conductance de sortie du transistor MOS. 1a valeur non nulle de la conductance de sortie et la variation de la mobilité des porteurs majoritaires en fonction de la tension de drain proviennent d'un couplage entre le drain et le canal. Ces effets peuvent être minimisés en utilisant une longueur L de canal de conduction assez grande , B ; > 15 micromètres, et un substrat de matériau semiconducteur de faible résistivité 0,5#x x cm par exemple. '(a variation de la mobilité des porteurs majoritaires en fonction de la tension de grille stexprime par te coefficient e exprimé en micromètres est empirique et varie -avéc les données technologiques.La valeur du coefficient e est plus faible pour un transistor MOS de type N et pour un substrat de faible résistivité ce qui concorde avec la condition indiquée précédemment. Bes transistors à effet de champ 21, 22, 23 sont en conséquence de préférence des transistors MOS de type N . Un fonctionnement satisfaisant des multiplicateurs Pi est obtenu pratiquement par implantation locales des canaux des transistors MOS 21, 22, 23 dans une zone du substrat de matériau semiconducteur de résistivité voisine de 0,5n @ cm environ. Cette valeur relativement faible de la résistivité du matériau semiconducteur a pour effet d'égaliser les tensions de seuil des transistors MOS, l'implantation ionique ultérieure des canaux des transistors MOS donnant en genéral des résultats très homogènes, de réduire la modulation de canal par le drain et de- diminuer la conductance de sortie du transistor, et de réduire la variation de la mobilité des porteurs majoritaires avec les tensions de grille et de drain. I1 est également possible d'utiliser un amplificateur différentiel avec entrées en courant. Dans ce cas, les résistances Ra et Rb sont supprimées. les entrées de l'amplificateur formant une masse virtuelle, les sources et drains des transistors MOS sont échangés dans le dispositif représenté figure 2b. Bes drains sont portes au potentiel VD et les-sources sont reliées aux entrées en courant de l'amplificateur différentiel Di. La figure 3 représente une coupe, suivant un plan de symétrie parallèle à la direction du transfert des charges, d'un étage de transfert d'un des deux registres à transfert de charges TI ou 22. Selon la figure 3, chaque étage de transfert de rang i comporte en vis à vis de chaque électrode de transfert 34, une électrode 33 noyée dans l'épaisseur de la couche de matériau isolant 32 déposée à la surface du matériau semiconducteur. Cette électrode joue le rôle d'une grille flottante en vis à vis de l'électrode de transfert et intercalée entre l'électrode de transfert 34 et le puits de potentiel créé dans le substrat de matériau semiconducteur lors de l'application, en fonctionnement, des tensions périodiques ou tensions de phase assurant le transfert des charges. Cette électrode ou grille flottante constitue un diviseur capacitif. L'application des potentiels périodiques aux électrodes de transfert entraîne le transit des charges sous cette grille sans pratiquement de perturbation quant au fonctionnement du dispositif à transfert de charges. '('introduction d'un paquet de charges au niveau de l'interface matériau semiconducteur -matériau isolant situé en regard de l'élec- trode flottante 33 provoque une modification du potentiel de celleci suivant les lois de l'électrostatique de partage des charges dans le réseau de capacités constitué par la capacité du matériau isolant 32 comprise entre la grille flottante et le matériau semiconducteur, la capacité comprise entre la grille flottante et l'électrode de transfert, la capacité de la zone Z du matériau semiconducteur désertée par les charges du fait de l'application des potentiels périodiques aux électrodes de transfert, et la capacité parasite de I'ensemble du dispositif au niveau de l'élec- trode flottante considérée.L'utilisation d'une électrode flottante permet la mise en oeuvre d'un détecteur non dissipatif autorisant une transmission du signal multiplicande Si et du signal multi plicateur S2 aux multiplicateurs Xi sans perturbation des échantillons les représentant. Ia figure 4 représente un mode de réalisation particulier de l'ensemble constitué par les premiers et deuxièmes moyens multiplicateurs Ai et Bi et les moyens amplificateurs différentiels Di. En particulier les moyens sommateurs 24 comportent deux transistors à effet de champ de type MOS référencés 241 et 242 polarisés en régime linéaire dont le drain commun est connectées une résistance de charge 243 et à la grille du transistor MOS 23 polarisé en régime de saturation. tes moyens amplificateurs différentiels Di comportent deux transistors à effet de champ du type. MOS 41 et 42 polarisés en régime linéaire dont l'électrode de source commune est connectée à un générateur de courant 43. Selon une variante de réalisation représentée figure 5, le dispositif selon l'invention comporte en outre des moyens de sommation 5t à N entrées référencées 511 à 51 N sur la figure 5. La sortie de chaque amplificateur différentiel Di est connectée à une entrée 511 à 51 N des moyens de sommation 51. Bes moyens de sommation 51 délivrent un signal somme de tous les produits des signaux échantillons de deux étages de rang i. Selon le sens de décalage du signal multiplicateur 52 dans le registre à transfert de charges T2 par rapport au signal somme C, le signal C représente la fonction de corrélation ou le produit de convolution des deux signaux S1 et S2 . L'utilisation de moyens de sommation 51 conformément au schéma de la figure 5 dans le but d'obtenir soit la fonction de corrélation soit le produit de convolution des signaux S1,S2 présente l'inconvénient de nécessiter la mise en oeuvre de moyens de sommation à N entrées correspondant au nombre d'étages de transfert des registres à transfert de charges.Ta réalisation des moyens de sommation 51 à l'aide de sommateurs élémentaires à deux entrées, par exemple, nécessite l'implantation sur le substrat de N-1 sommateurs élémentaires et la mise en oeuvre de schémas d'implantation complexes et onéreux. La figure 6 représente un mode de réalisation préférentiel d'un dispositif de corrélation, conformément au dispositif représenté figure 5, dans lequel une simplification des moyens de somma- tion 51 est obtenue par connexion en parallèle respectivement de chaque sortie des premiers moyens multiplicateurs Ai et de chaque sortie des deuxièmes moyens multiplicateurs Bi et leur liaison respective aux entrées en mode différence d'un amplificateur différentiel 61. Dans ce cas l'obtention de la valeur de la fonction de corrélation des deux signaux S1 et S2 correspondant à un retard traité est effectuée par les opérations successives de sommation puis de multipli=ation par différence pour tous les couples d'échantillons de rang i.Lorsqu'une représentation d'un point de la fonction de corrélation a été obtenu, le signal multiplicateur S2 est alors avancé d'un cran dans le registre à transfert de charges T2 et le point de la fonction de corrélation correspondant à un retard des deux signaux S1,S2 incrémenté d'une période d'horloge est alors traité. Cette opération est répétée N fois pour l'échantillon du signal multiplicateur mobile. Cette opération peut cependant être effectuée un nombre de fois très supérieur pour chacun des échantillons du signal multiplicande Si fixe. Ce cas se présente en particulier dans le traitement par corrélation des signaux radar.Te dispositif de corrélation représenté figure 6 conduit à un dispositif qui accomplit les multiplications simultanées grace au dispositif multiplicateur multicanaux selon l'invention et la sommation des signaux produit de deux échantillons de même rang pour différentes valeurs du retard d'un signal par rapport à l'autre. La figure 7 représente un schéma effectif d'implantation d'un dispositif de corrélation conformément au schéma du dispositif selon l'invention représenté figure 6. Chaque registre à transfert de charges Ti et T2 est commandé par les tensions périodiques Vi et V02 constituant les deux phases de commande. Ces tensions sont délivrées par une horloge non représentée. sur la figure 7. Chaque registre à transfert de charges Ti, T2 possède au niveau de chaque étage de transfert de rang i des électrodes partagées comprenant deux parties 70a, 70b complémentaires maintenues à un potentiel flottant pendant le temps où la tension de phase Vf2 est appliquée à ces électrodes. La séparation de chaque électrode partagée est faite au centre du canal de conduction de chaque registre à transfert de charges délimité par le double pointillé sur la figure 7. Chaque partie d'électrode partagée reçoit ainsi une égale influence de la charge échantillon correspondante du signal S1 ou du signal 52 emmagasinée au niveau du registre à transfert de charges Ti ou du registre à transfert de charges T2. Bes parties des électrodes partagées en vis à vis des deux registres, telles que les parties référencées - 70a pour un étage de transfert de rang i des deux registres à transfert de charges Ti et T2, sont reliées entre elles. Une sommation des influences des charges échantillons du signal Si et du signal S2 est ainsi obtenue au niveau de chaque étage de transfert de rang i des deux registres à transfert de charges Ti et T2.Un couple de partie d'électrode partagée 70a alimente un transistor MOS 25 polarisé en régime de saturation et constitue ainsi les moyens sommateurs 24 des moyens multiplicateurs Ai pour chaque couple d'étage de transfert de rang i des registres à transfert de charges Ti et T2. les parties complémentaires 7Q b des électrodes partagées de chaque étage de transfert de rang i des deux registres à transfert de charges Ti et T2 sont reliées respectivement à un transistor MOS 21 et 22 polarisé en régime de saturation. tes électrodes de drain de tous les transistors MOS 23 de chaque étage de transfert de rang i sont connectées ensemble et reliées à une résistance de charge sommatrice R2. De même les électrodes drain des transistors MOS 21 et 22 sont connectées ensemble respectivement et reliées à une résistance de charge sommatrice Ri de mssme valeur que la résistance R2. tes résistances RI et R2 alimentent en tension les entrées en mode différence d'un amplificateur différentiel 71. La polarisation de chaque électrode partagée est effectuée par un réseau constitué par une capacité 72 et un transistor de remise à zéro 231. a capacité 72 est ajustée à une valeur voisine de celle de l'électrode correspondante.La capacité 72 connectée à une tension de phase V2 et à l'électrode partagée correspondante transmet à celle-ci les variations de la tension de phase V2. Be transistor de remise à zéro dont l'électrode de commande est alimentée par une tension périodique de phase VX1 a ses électrodes de drain et de source connectées respectivement à l'électrode partagée correspondante et à la tension de référence du dispositif. Le transistor de remise à zéro 291 ramène à zéro le potentiel de la partie d'électrode partagée correspondante. Be dispositif de corrélation décrit précédemment permet d'obtenir une fonction de corrélation entre deux signaux Sl,S2 avec une précision suffisante et à une fréquence d'horloge autorisant une utilisation du dispositif multiplicateur multicanaux objet de l'invention dans le domaine du radar dans des applications de corrélation, le domaine de l'analyse spectrale et du traitement de l'information en général, pour une simplicité de fabrication,un faible court et un encombrement réduit. REVENDICATIONS 1. Dispositif multiplicateur multicanaux d'un signal multiplicande de référence Si et d'un signal multiplicateur S2 comportant sur un même substrat de matériau semiconducteur d'une part un premier et un deuxième registre à transfert de charges à N étages permettant respectivement une représentation par N termes échantillons du signal multiplicande de référence et du signal multiplicateur fonction du temps et, d-'autre part, pour chaque couple d'étages de transfert de rang i des deux registres un circuit multiplicateur, caractérisé en ce que chaque circuit multiplicateur comporte - des premiers moyens multiplicateurs Ai à fonction de transfert non linéaire quadratique délivrant, pour le ccuple d'étages de transfert de rang i considéré des deux registres, un premier signal Ml i proportionnel au carré de la somme des signaux échantillon de rang i Si i et S2i tel que Mii = k 51i + S2i) - des deuxièmes moyens multiplicateurs Bi à fonction de transfert non linéaire quadratique délivrant, pour le couple d'étages de transfert de rang i des deux registres un deuxième signal M2. proportionnel à la somme des carrés des signaux échantillons de rang i S1i et S2i tel que M2i = k (S1i2 + S2i2) - des moyens amplificateurs différentiels comprenant deux entrées en mode différence connectés respectivement en sortie des premiers et deuxièmes moyens multiplicateurs et délivrant pour le couple d'étages de transfert de rang i un signal produit égal à la différence des premier signal Wl..et deuxième signal M2. 1. 2. Dispositif selon la revendication i, caractérisé en ce que les premiers moyens multiplicateurs Ai comportent - des moyens sommateurs (24) comprenant deux bornes d'entrée connectées respectivement à l'électrode de sortie de étage de transfert de rang i du premier registre à transfert de charges et à l'électrode de sortie de l'étage de transfert de rang i du deuxième registre à transfert de charges et une sortie délivrant un signal proportionnel à la somme des signaux échantillons S1i et S2i - un transistor à effet de champ (23) polarisé en régime de saturation et comportant une électrode de grille connectée à la sortie des moyens sommateurs (24), une électrode de source connectée à la tension de référence du dispositif et une électrode de drain connectée à une résistance de charge, l'électrode de drain constituant la borne de sortie des premiers moyens m ultiplicateurs. 3. Dispositif selon les revendications 1 et 2, caractérisé en ce que les deuxièmes moyens multiplicateurs Bi comportent un premier et un deuxième transistor à effet de champ (21),(22) polarisés en régime de saturation et comprenant chacun une électrode de grille connectée respectivement à l'électrode de sortie de l'étage de transfert de rang i du premier registre à transfert de charges et à l'électrode de sortie de l'étage de transfert de rang i du deuxième registre à transfert de charges, une électrode de source connectée à la tension de référence du dispositif et une électrode de drain commune connectée à une même résistance de charge, l'élec- trode de drain commune des deux transistors à effet de champ (21), (22)- constituant la borne de sortie des premiers moyens multiplicateurs. 4. Dispositif selon les revendications 1 à 3, caractérisé en ce que les transistors à effet de champ (21), (22), (23) sont des transistors NOS de type N. 5. Dispositif selon les revendications 2 et- 3, caractérisé en ce que l'électrode de sortie de chaque étage de transfert de rang i du premier registre à transfert de charges et du deuxième registre à transfert de charges comporte une grille flottante constitué par une électrode noyée dans l'épaisseur de la couche de matériau isolant déposée sur la surface du substrat de matériau semiconducteur, ladite électrode étant en vis à vis de l'électrode de transfert correspondante. 6. Dispositif selon les revendications t à 3, caractérisé en ce que les moyens sommateurs (24) comportent deux transistors à effet de champ (241), (242) polarisés en régime linéaire. 7. Dispositif selon les revendications 2 et 3, caractérisé en ce que les moyens amplificateurs différentiels Di comportent deux transistors à effet de champ de type MOS (41j et (42) polarisés en régime linéaire dont l'électrode de source commune est connectée à un générateur de courant. 8. Dispositif selon les revendications t à 3, caractérisé en ce qu'il comporte en outre-des moyens de sommation (5t) à N entrées (5t 1 ) à (51 N) , la sortie de chaque amplificateur différentiel Di étant connectée à une entrée (511) à (51 N) des moyens de sommation (51), les moyens de sommation (51) délivrant un signal somme 9.Dispositif selon la revendication 8, caractérisé en ce qu les moyens de sommation (51) sont constitués par la connexion en parallèle respectivement de chaque sortie des premiers moyens multiplicateurs Ai et des deuxièmes moyens multiplicateurs Bi, les sorties des premiers et deuxièmes moyens étant respectivement connectées aux entrées en mode différence d'un amplificateur différentiel (61), ledit amplificateur différentiel (61) délivrant un signal somme représentant la fonction de corrélation du signal multiplicande S1i et du signal multiplicateur S2i. 10. Dispositif selon la revendication 8, caractérisé en ce que chaque étage de transfert de rang i des registres à transfert de charges Ti et T2 comporte une électrode partagée comportant deux parties (70a), (70b) complémentaires, les parties des électrodes partagées en vis à vis (70a) des deux registres Ti et T2 étant reliées entre elles et constituant les moyens sommateurs (24) des moyens multiplicateurs Ai ~pour chaque-couple d'étage de transfert de- rang i des registres à transfert de charges Ti et T2t 11. Dispositif selon la revendication 10, caractérisé en ce que pour chaque couple d'étages de transfert de rang i des registres de transfert T1 et T2 les électrodes partagées- comportent un réseau de polarisation constitué par une capacité (72) et par un transistor à effet de champ (231), le transistor à effet de champ (231) comprenant une électrode de commande alimentée par une tension périodique de phase V01 et une électrode de drain et de source respectivement connectées à l'électrode partagée et à la tension de référence du dispositif, la capacité (72) transmettant à ladite électrode partagée les variations d'une tension périodique de phase V2 . 12. Système de traitement de signal comportant un dispositif multiplicateur multicanaux selon l'une des revendications précédentes.