Brevet FR2406912A1 — publié le 19790518

La présente invention concerne un procédé et un agencement pour -engendrer des séquences d'impulsions sans que ces sequences ne soient séparées les unes des autres par un intervalle de temps. De telles séquences d'impulsions sont nécessaires notamment pour tester des dispositifs de mémoire (auxquels sont associées des mémoires tampons). Lorsqu'on teste un dispositif de mémoire, on applique à celui-ci une configuration d'impulsions, puis l'on enregistre la façon dont le dispositif réagit a cette configuration et on la compare a des valeurs théoriques désirées. Cette comparaison permet de déterminer si le dispositif fonctionne correctement ou non. La séquence d'impulsions à engendrer est d'abord déterminée théorique- ment au moyen des spécifications du dispositif de mémoire. En fonction de ces valeurs théoriques, la séquence est effectivement engendrée par un générateur de configurations d'impulsions. Jusqu'à présent, on testait un dispositif de mémoire donné au moyen d'un appareil de test spécifiquement conçu pour les besoins de ce dispositif de mémoire particulier. Ces appareils de test ne pouvaient donc être employés qu'avec un seul dispositif de mémoire et présentaient en outre l'inconvénient de nécessiter des temps d'attente, pendant lesquels le dispositif testé était susceptible de subir-certaines modifications telles que la décharge d'un condensateur, la variation de la charge de celui-ci, etc. Il convient de préciser ici que, pour que le test soit effectue dans des conditions optimum, on doit également tenir compte du cas dans lequel lors d'un événement donné, afférent au dispositif testé, la séquence d'impulsions originelle doit être remplacée par une nouvelle séquence d'impulsions. Dans les appareils de test classiques, le passage d'une séquence d'impulsions à l'autre ne peut s'effectuer qu'après un intervalle de temps prédéterminé, rendu nécessaire par la nécessité d'attendre la disparation de phénomènes transitoires associés au passage d'une séquence à la suivante. L'inconvénient de cette période d'attente réside dans le fait, que, pendant celle-ci, le dispositif faisant l'objet du test peut subir certaines modifications. L'un des objets de la présente invention est donc de fournir un premier procédé et un premier agencement pour engendrer des séquences d'impulsions de telle sorte que ces séquences ne soient séparées les unes des autres par aucun intervalle de temps. L'inconvénient de ce premier procédé et de ce premier agencement réside dans le fait qu'ils permettent uniquement d'obtenir des cycles d'impulsions d'une durée minimum de 30 nanosecondes avec une trame d'environ 10 nanosecondes. Chacun de ces cycles est déclenché par une impulsion de départ de courte durée a partir de laquelle on peut obtenir, dans un même cycle, des impulsions dont la durée peut être prédéterminée et qui sont séparées du début du cycle par un intervalle de temps dont la durée peut également être prédéterminée (voir figures 14A). Le premier procédé et le premier agencement ne permettent pas d'obtenir une résolution chronologique plus élevée des cycles d'impulsions, par suite de la vitesse limitée des circuits les plus modernes: on peut obtenir des cycles d'impulsions de, par exemple, 30, 40, 60, 50, 90 nanosecondes, mais non des cycles de, par exemple, 32, 37, 43, 57 ou 69 nanosecondes. Or, pour de nombreuses applications, de tels cycles d'impulsions (par exemple dans la gamme de 1 nanoseconde) sont nécessaires, par exemple pour tester les dispositifs de mémoire à vitesse de fonctionnement élevée, etc. La présente invention consiste en un procédé caractérisé en ce que, lorsqu'une valeur de comptage spécifique a été atteinte, la génération des impulsions est assurée par un compteur dégressif qui est commande par des impulsions d'horloge et qui reçoit d'une mémoire une valeur de départ, et en ce que, avant que ladite valeur spécifique n'ait été atteinte, le chargement dans le compteur d'une nouvelle valeur de départ également fournie par ladite mémoire, est déclenché et exécuté à l'instant où le compteur aurait nonnalement da atteindre la valeur zéro du cycle de comptage en cours, de telle sorte que les cycles de comptage successifs ne soient séparés les uns des autres par aucun intervalle de temps, et que les intervalle de temps séparant les impulsions résultant des cycles de comptage dégressif soient commandés par les valeurs de départ fournies par la mémoire. D'autre part, l'invention consiste également à l'emploi dy procédé précédent caractérisé en ce qu'il permet d'engendrer des séquences successives d'impulsions pour tester des dispositifs de mémoire. Un autre objet de la présente invention est donc d'employer ledit premier procédé, exception faite de tous circuits actuellement inconnus qui présenteraient ultérieurement des vitesses de fonctionnement plus élevées, pour obtenir une résolution chronologique plus élevée telle que les cycles d'impulsions ne soient séparés les uns des autres par aucun intervalle de temps. La présente invention permet d'atteindre ce dernier objectif grace a l'emploi d'un procédé caractérisé en ce que le début d'un comptage effectué par le compteur dégressif est retardé par des multiples entiers de l'impulsion d'horloge et en ce qu'une impulsion I, engendrée lorsqu'une valeur spécifique a été atteinte par le-compteur, fait l'objet d'un retard presentant une résolution élevée de manière à fournir l'impulsion de départ d'un cycle d'impulsions. Par ailleurs, l'invention permet d'atteindre ce même objectif grace à l'emploi d'un agencement comportant un compteur dégressif commande par une horloge et dans lequel une valeur de départ peut être chargée depuis une mémoire, lequel compteur est connecté à un circuit de détection indiquant une valeur de comptage spécifique et dont le signal de sortie, lors de l'apparition de cette valeur spécifique et d'une impulsion d'horloge suivante, engendre par l'intermédiaire d'une première bascule un signal qui est applicable audit compteur et par l'intermédiaire duquel une nouvelle valeur de comptage peut être chargée depuis la mémoire dans le compteur lors de l'apparition d'une nouvelle impulsion d'horloge qui ferait normalement passer le compteur à zéro, ledit agencement étant caractérisé en ce que:: une impulsion I correspondant au signal de sortie de la première bascule est appliquée à une ligne à retard comportant plusieurs prises de manière à obtenir une résolution élevée, en ce qu'il comporte un circuit de multiplexage permettant d'adresser l'une de ces prises, en ce qu'il comporte un circuit d'addition qui reçoit d'une mémoire la valeur de trame précise d'un cycle d'impulsios et et qui reçoit également comme entrée sa propre sortie par l'intermédiaire d'un registre, en ce que la sortie, constituée par le dernier chiffre d'une somme dudit circuit d'addition est connectée par l'intermédiaire d'un registre au circuit de multiplexage, en ce que le circuit d'addition comporte une ligne de report qui est connectée, de même que l'une des lignes de sortie de ladite première bascule, a un circuit chronologique dont la sortie est appliquée à ladite première bascule de telle sorte que sa commutation soit retardée d'un intervalle de temps prédéterminé adapté à l'horloge de commande du compteur dégressif, de telle sorte que le commencement du processus de comptage dégressif puisse être retardé. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexes à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 représente schématiquement le circuit de génération de séquences d'impulsions, lesquelles séquences ne sont séparées les unes des autres par aucun intervalle de temps. La figure 2 représente schématiquement des impulsions de comptage et des instants spécifiques, en relation avec le fonctionnement du circuit de la figure 1. La figure 3 représente schématiquement des séquences successives d'impulsions. La figure 4 représente schématiquement un générateur de configurations d'impulsions et un dispositif de mémoire. La figure 5 représente schématiquement une suite d'impulsions et les intervalle de temps qui leur sont associes, de manière à faciliter la compréhension de la génération de sequences dtimpulsions qui ne sont séparées les unes des autres par un intervalle de temps. La figure 5 représente schématiquement une mémoire et des parties de programme permettant d'engendrer différentes séquences d'impulsions. La figure 7 représente un circuit simplifié qui permet d'engendrer des séquences d'impulsions au moyen de deux oscillateurs. La figure 8 représente un circuit très simplifié et montre le principe de la génération de séquences d'impulsions qui ne sont séparées les unes des autres par aucun intervalle de temps, cette génération étant effectuée au moyen d'un compteur dégressif. La figure 9 représente schématiquement un agencement de génération d'impulsions après l'apparition d'une impulsion de début de cycle. La figure 10 représente schématiquement un circuit permettant d'engendrer des cycles d'impulsions qui ne sont séparés les uns des autres par aucun intervalle de temps et qui présentent une résolution chronologique élevée. La figure 11 représente de façon détaillée le circuit chronologique de la figure 10 La figure 12 représente schématiquement une suite d'impulsions d'horloge et les instants qui leur sont associés de manière à faciliter la compréhension de la façon dont sont engendrées des cycles d'impulsions qui ne sont séparés les uns des autres par aucun intervalle de temps, conformément au circuit de la figure 10. Les figures 13A et 13B sont des diagrammes des temps et illustrent des résolutions comprises dans les gammes de 10 nanosecondes et d'une nanoseconde. Les figures 14A et 14B représentent schématiquement des fréquences de transmission commandées au moyen d'une séquence d'impulsions susceptible d'être engendrée au moyen du circuit de la figure 10. La figure 15 représente schématiquement des fréquences discrètes de modulation de part et d'autre d'une frequence porteuse. On a représenté de façon très schématique sur la figure 4 la génération, au moyen d'un générateur programmable de configurations d'impulsions, une configuration d'impulsions appliquee à un dispositif de mémoire afin de tester ce dernier. Des séquences successives d'impulsions peuvent être appliquées à ce dispositif par une ou plusieurs lignes. Etant donné que ledit générateur est programmable, il peut être utilisé pour tester différents dispositifs . Le langage de programmation employé, dont on traitera plus loin de façon détaillée, permet d'inclure une indication chronologique dans chaque instruction. Cette indication précise la durée totale de l'intervalle de temps pendant lequel cette instruction (un cycle du dispositif), y compris une éventuelle opération de branchement, est exécutée.En d'autres termes, elle précise l'intervalle de temps qui précède le début d'une nouvelle instruction. La figure 5 représente schématiquement une impulsion et différents instants qui permettent d'expliquer la façon dont sont engendrées des séquences d'impulsion qui ne sont séparées les unes des autres par aucun intervalle de temps. Les impulsions Il et I2 sont appliquées au dispositif de mémoire. Un "cycle de dispositif" se compose d'un intervalle de temps TV, qui va, par exemple, du front arrière d'une impulsion à celui de l'impulsion suivante. On suppose ici que sous un état spécifique du dispositif testé est réalisé le passage d'une séquence d'impulsions à la suivante, sans que ces séquences ne soient séparées par un intervalle de temps. Cependant, un tel état apparait déjà à l'instant t c avant l'expiration d'un cycle du produit.Il faudrait que ce dernier ne soit séparé du suivant par aucun intervalle de temps. A l'instant tc, par conséquent, la génération de la séquence d'impulsions suivante devra déjà être préparée. D'autres détails sont représentés schématiquement sur la figure 6. On suppose que les différentes séquences sont engendrées au moyen de parties spécifiques du programme, par exemple les parties P1 et P2 qui sont emmagasinées dans différentes parties de la mémoire d'un calculateur 1. Si la génération d'une séquence d'impulsions, par exemple au moyen de la partie de programme P1, doit être immédiatement suivie de la génération d'une séquence d'impulsions par la partie P2 du programme, ce dernier doit effectuer un branchement de la partie P1 à la partie P2.En conséquence, s'il existe à l'instant t c un état suivant lequel la génération de la séquence d'impulsions suivante doit avoir lieu, par exemple par la partie P2 du programme, une opération de branchement à la partie P2 peut déjà être effectuée à cet instant#tc. Deux opérations sont donc effectuées en parallèle a partir de l'instant tc 1. achèvement de l'exécution de l'impulsion I2, et 2. exécution de l'instruction de branchement à la partie P2 du programme. On suppose ici, ainsi qu'on le verra ci-après de façon plus détaillée, qu'après la fin de l'impulsion I2, l'opération de branchement a effectivement été exécutée, si bien qu'à partir de l'instant tes la nouvelle séquence d'impulsions peut être engendrée par la partie P2 du programme sans être séparée de la précédente par un intervalle de temps. En d'autres termes, pendant l'exécution d'une opération de branchement, le cycle de dispositif en cours se poursuit jusqu'à sa fin. Ainsi qu'on l'a représenté de façon simplifiée sur la figure 7, deux oscillateurs 22 et 23 ont été utilisés dans l'art antérieur pour engendrer des séquences successives d'impulsions. On suppose que ces deux oscillateurs sont connectés de façon sélective à une ligne de sortie commune par l'intermédiaire d'un commutateur 24. Cependant, lorsqu'on passe d'une séquence d'impulsions engendrée par le premier oscillateur a une séquence d'impulsions engendrée par le second, des phénomènes transitoires de commutation se produisent toujours. Il n'est pas possible de définir l'instant précis ou se produit le passage d'une séquence à l'autre après la disparition de ces phénomènes. Cet inconvénient n'existe pas dans le système de la présente invention qui est représenté sous une forme très simplifiée sur la figure 8. La figure 3 représente trois séquences successives d'impulsions, à savoir les séquences 1, 2 et 3. Les différents cycles de programme que comporte une même séquence d'impulsions sont de même durée. Un cycle de;p#gramme va de l'un des points figurant en gras sur la partie inférietire de l'axe des temps, jusqu'au point suivant. Sur la figure 3, la séquence d'impulsions 1, engendrée, par exemple, par la partie P1 du programme (figure 6), comprend un total de trois cycles de programme, ayant- chacun une durée de 80 nanosecondes; la séquence d'impulsions 2 qui est engendrée par la partie P2 du programme (figure 6) comprend un total de deux cycles de programme ayant chacun une durée de 170 nanosecondes, et la séquence d'impulsions 3 engendrée par la partie P3 du programme (figure 6) se compose d'un total de deux cycles de programme ayant chacun une durée de 50 nanosecondes. Dans chacun des cycles de programme que comporte une même séquence d'impulsions, il apparaft une impulsion. Le début de cette impulsion peut coTncider avec le début du cycle, mais peut aussi ntapparattre, en fonction de données prédéterminées, qu'après un intervalle de temps prédéterminé, consécutivement au début du cycle. La durée des impulsions peut varier en fonction de données prédéterminées, mais reste invariable dans une même séquence. Il convient de préciser ici que le circuit représenté sur les figures 1 et 8 permet d'engendrer une impulsion de début de cycle, alors que les différentes impulsions d'une même séquence sont engendrées au moyen de dispositifs classiques dont-il sera question plus loin. Le circuit de la présente invention comprend principalement un oscillateur 19, un compteur dégressif 3 et une mémoire 1. A cet égard, l'emploi d'un unique oscillateur connecte au compteur 3 est essentiel. Le compteur 3 reçoit initialement une valeur de départ depuis une position adressée de la mémoire 1. Cette valeur correspond à l'intervalle de temps indiqué dans l'instruction progranmee. Le comptage dégressif est effectué à une fréquence de, par exemple, 100 MHz. Les impulsions de comptage sont séparées par des intervalles de 10 nanosecondes. Avant que la valeur zéro ne soit atteinte, des mesures spécifiques sont prises. A titre d'exemple, 20 nanosecondes avant que l'on atteigne cette valeur zéro, on prépare le chargement d'une nouvelle valeur de départ dans le compteur. Le chargement effectif de cette nouvelle valeur de départ a lieu à l'instant ou si le cycle de comptage en cours se poursuivait, la valeur zéro serait atteinte. Le nouveau cycle de comptage fait donc suite au précédent sans être séparé de celui-ci par un quelconque interval le de temps et sans aucune période d'attente. Une période d'attente serait nécessaire si, par exemple, le cycle de comptage en cours se poursuivait jusqu'a ce que la valeur zéro soit atteinte et si ce n'est qu'ensuite qu'une nouvelle valeur de départ était chargée dans le compteur, le nouveau cycle de comptage dégressif ne commençant qu'une fois le chargement terminé. En ce qui concerne l'opération de branchement, qui prend un temps appréciable, une vérification est effectuée, par exemple 50 nanosecondes avant la fin d'un cycle de comptage, pour déterminer s'il y a lieu d'effectueur un branchement. Dans ce cas, le branchement est déclenché de manière à pouvoir fournir, bien avant-la fin du cycle de comptage dégressif en cours, une nouvelle valeur de départ, qui, ainsi qu'on l'a expliqué ci-dessus, est chargée dans le compteur au "dernier moment" du cycle de comptage en cours. Les détails du circuit sont représentés sur la figure 1 et seront décrits de façon détaillée ci-après. A cet égard, on notera que c'est le compteur dégressif qui permet d'engendrer une impulsion de début de cycle. Pour le moment, on observera simplement que#, pour fixer le début d'un cycle de comptage, une impulsion de début de cycle est engendrée sur la ligne 15, la durée de cette dernière impulsion étant de courte durée. Après l'exécution d'un cycle de comptage, une nouvelle impulsion de début de cycle est engendrée, et tous les cycles se suivent les uns les autres sans être séparés par un intervalle de temps. En utilisant comme référence le front avant d'une impulsions de début de cycle, on peut utiliser des moyens classiques pour engendrer des impulsions de chronologie déterminée, ainsi qu'on peut le voir sur la figure 3. La figure 1 représente schématiquement un circuit permettant de charger dans le compteur dégressif 3 une valeur de départ fournie par une mémoire adressable 1, et un circuit de détection qui permet de déterminer une valeur de comptage spécifique. Ce dernier circuit permet également de préparer le chargement de la nouvelle valeur de comptage dans le compteur 3. Ce chargement est effectué au moment ou le compteur 3 parviendrait à la valeur zéro. Le compteur 3 reçoit des impulsions d'une fréquence de, par exemple, 100 MHz, par l'intermédiaire de la ligne 9 de transmission des impulsions d'horloge et de la ligne 10. Ce compteur peut être, par exemple, un compteur binaire à huit bits. ses huit lignes de sortie 4 correspondent aux valeurs 1 à 8. Exception faite de la sortie correspondant à la valeur 2 > toutes les sorties du compteur 3 sont connectées à une porte ET 5. On admet ici qu'un zéro binaire = signal d'entrée négatif de la porte ET, et qu'un zéro binaire = signal d'entrée positif de la porte ET. On suppose que la porte ET 5 est conductrice lorsque toutes ses lignes d'entrée sont négatives, et que lors d'une opération en cours, le compteur 3 doit atteindre la valeur 2. Lorsque cette dernière valeur est atteinte, la porte ET 5 fournit un signal de sortie parce que toutes ses lignes d'entrée sont négatives et que la ligne de sortie correspondant à la valeur 2 n'est pas connectée à cette porte. On suppose d'autre part que la ligne 8 est également négative à cet instant. Le signal qui est alors obtenu à la sortie de la porte ET sur la ligne 6 est appliqué à la bascule 7. Celle-ci fournit alors à sa sortie Q, connectée à la ligne 8, un signal de sortie, ou à sa sortie 4, connectée à la ligne 12, l'inverse de ce signal de sortie lorsque le front positif de l'impulsion de comptage suivante apparatt sur la ligne d'horloge 9. En raison du signal présent sur la ligne 8, la porte ET 5 est bloquée, alors que le signal présent sur la ligne 12 provoque l'application au compteur 3, lors de l'apparition du signal d'horloge suivant sur les lignes 9 et 10, d'une nouvelle valeur de départ émanant de la mémoire 1. Le chargement-de cette valeur dans le compteur 3 est effectue à l'instant ou celui-ci devrait atteindre la valeur zéro du cycle de comptage en cours. Une fois le chargement de cette nouvelle valeur effectué, un nouveau cycle de comptage dégressif commence. Le signal ne reste présent sur la ligne-8 que tant qu'un signal de sortie est présent sur la ligne 6. Toutefois, cette condition n'est satisfaite qu'en ce qui concerne la valeur 2. L'instant ou une séquence d'impulsions commence effectivement est déterminé à partir de la sortie 4 de la bascule 7, qui est transmise par la ligne 12. Une ligne 13 connecte cette ligne à une bascule 14. Lors de l'apparition d'un signal sur la ligne 13, la sortie de la bascule 14 passe au niveau haut. Ce dernier est ré-injecté à une seconde entrée de la bascule 14, par l'intermédiaire d'une ligne 16, d'une unité à retard 17 et d'une ligne 18, si bien que la ligne 15 est de nouveau au niveau bas, On obtient de ce fait sur la ligne 15 unie impulsion de début de cycle fournie par l'unité à retard 17, impulsion qui est de courte durée. (La génération des impulsions afférentes à un cycle de comptage est décrite à propos de la figure 9). A la fin d'un cycle de comptage, une nouvelle impulsion de début du cycle est engendrée sans être séparée du cycle précédent par un quelconque intervalle de temps. La durée des différents cycles est déterminée par des instructions de programme; les différentes durées sont disponibles dans la mémoire 1 en tant que valeurs de départ. De la sorte, la nouvelle valeur de départ est chargée dans le compteur 3 à l'instant ou, si tel n'était pas le cas, le compteur parviendrait à la valeur zéro. Dans la réalisation pratique du générateur d'impulsions, l'oscillateur, dont la fréquence-est de, par exemple 100 MHz, permet d'obtenir des intervalles de 10 nanosecondes entres les différentes impulsions. La vérification afférente à la valeur 2 signifie donc que cette valeur est déterminée 20 nanosecondes avant la fin du cycle de comptage de manière à déclencher le chargement.d'une nouvelle valeur. Lors d'une opération de branchement effectuée dans la mémoire 1, il faut tenir compte du fait que l'interval-le de, par exemple, 50 nanosecondes est nécessaire aux fins de l'exécution de cette opération. Cela signifie que 50 nanosecondes environ avant la fin d'un cycle de comptage, il faut déterminer si une condition de branchement existe effectivement. Si tel est le cas, le branchement doit alors être déclenché afin que la nouvelle valeur de départ qui en résulte soit disponible avant la fin du cycle de comptage et puisse alors être chargée dans le compteur. Il faut donc procéder, par l'intermédiaire d'un circuit de détection (non représenté) analogue au circuit de détection déjà mentionné, à un instant prédéterminé, par exemple 50 nanosecondes avant la fin du comptage dégressif, à une vérification, concernant cette fois la valeur 5 pour déterminer si une condition de branchement doit ou non être satisfaite. Cet instant particulier est prédéterminé par la partie physique du système et permet d'avoir la certitude que l'opération de branchement pourra être exécutée pendant l'intervalle de temps qui reste avant la fin du cycle de comptage. On supposera à présent que l'on désire tester un ensemble compose d'une mémoire montée en série avec une mémoire tampon. Cet ensemble, ciaprès appelé "produit", va recevoir pendant le test différentes impulsions ou séquences d'impulsions à des instants prédéterminés. Les différentes séquences d'impulsions ne doivent être séparées les unes des autres par aucun intervalle de temps. Pendant le test dudit produit, on charge en Série dans la mémoire tampon des séquences d'impulsions qui ne sont séparées les unes des autres par aucun intervalle de temps. Les informations contenues dans la mémoire tampon sont ensuite écrites en parallèle dans la mémoire à des adresses spécifiques prédéterminées. On procède ultérieurement à un nouveau chargement de la mémoire tampon et le contenu de celle-ci est ensuite écrit dans la mémoire à des adresses qui ont été modifiées entretemps, etc. . Entre ces différentes retapes, on lit le contenu de la memoire ou de la mémoire tampon pour déterminer si le produit fonctionne correctement par comparaison avec des valeurs nominales. On utilise un programme pour engendrer une suite périodique de séquences différentes d'impulsions. Un langage de programmation convenable que l'on utilisera à cette fin, comporte différentes instructions. Une instruction présente la structure schématique suivante, qui est commentée ci-après: I Adresse Il Code opération III Condition IV Durée du cycle V Modification d'adresse VI Bits de commande YII Données VIII Chronologie I: Cette adresse indique# ou un branchement doit être effectué. Une partie du programme qui permet d'engen#drer une séquence d'impulsions donnée est emmagasinée à cette adresse. Il: Ce code opération indique# notamment si le programme doit être exécuté en utilisant l'adresse qui lui fait immédiatement suite en mémoire, ou si un branchement, doit être effectué. III: Cette condition indique a quel instant le code opération doit être exécuté, par exemple, lorsqu'on parvient à une adresse donnée dans la mémoire ou encore lorsqu'une erreur donnée apparaît dans la mémoire à tester. IV: Il s'agit ici d'indiquer la durée d'un cycle d'impulsions. (Cette information concerne un produit spécifique à tester). V: La modification d'adresse concerne, par exemple, les données qui permettent d'incrémenter l'adresse de la mémoire ou de la mémoire tampon à chaque cycle. VI: Ces bits commande, par exemple, les opérations de lecture ou d'écriture effectuées dans la mémoire ou dans la mémoire tampon. VII: Il s'agit ici des informations afférentes à la configuration de données que l'on doit écrire pendant les cycles. VII I: La "chronologie" concerne les données afférentes à la durée et à l'espacement des impulsions requises pour tester un produit donné. L'impulsion de déclenchement de cycle présente sur la ligne 15 provoque la génération d'une configuration d'impulsions dont les caractéristiques sont prédéterminées en fonction de produit particulier faisant l'objet du test. Ces impulsions sont engendrées pendant la durée du cycle conformément aux données spécifiant leur durée et leur espacement. D'autres détails sont donnés plus loin a l'aide de la figure 9. En d'autres termes, l'impulsion de début de cycle à engendrer est disponible à la ligne 15 de la bascule 14. Elle est engendrée au moyen du circuit décrit à propos de la figure 1 en fonction des instructions programmées. La suite des différentes séquences d'instruction est prédéterminée en fonction du produit à tester, ceci devant être pris en considération dans les instructions du programme. La figure 2 représente schématiquement un certain nombre d'impulsions de comptage. Les chiffres qui figurent au-dessus de ces impulsions indiquent le comptage effectué par celles-ci. Conformément au processus de comptage dégressif, les trois impulsions de gauche provoquent le comptage des valeurs 3, 2, 1.- L'impulsion suivante, qui se trouve à droite, provoquerait le comptage de la valeur zéro, mais le circuit de la figure 1 est conçu de telle sorte que# cette valeur ne soit pratiquement pas atteinte parce que, à cet instant, une-nouvelle valeur de départ est déjà chargée dans le compteur dégressif. Le temps a été porté en abscisse sur la figure 2. Les instants tl, t2, t3, t4 et t5 doivent être considérés en relation avec la réalisation pratique d'un circuit conforme à la figure 1.Ainsi, l'instant tl correspond à l'instant oii le compteur dégressif reçoit une impulsion de comptage qui doit faire passer la valeur du compteur de 3 à 2. Compte tenu du retard introduit par le compteur lui-même > la valeur 2 est disponible à la sortie du compteur à l'instant t2. A partir de l'instant t3, un signal est disponible à la sortie de la porte ET 5, par suite du retard introduit par cette porte elle-même, lequel signal indique que l'on a atteint la valeur 2. A l'instant t4, un signal de comptage et un signal de sortie de la porte ET 5 sont tous deux appliqués à la bascule 7. Ainsi, cette dernière peut fournir un signal de sortie. Le signal de sortie de la bascule 7 est disponible à partir de l'instant t5. L'intervalle de temps qui existe entre les instants t4 et t5 est dû au retard introduit par la bascule 7 elle-meme. Le signal de sortie de cette bascule permet de préparer le compteur au chargement d'une nouvelle valeur de départ. La figure 9 représente un circuit permettant d'engendrer des impulsions après l'apparition de l'impulsion de début de cycle. Cette dernière impulsion, qui est disponible sur la ligne 15 de la figure 1, permet d'engendrer, en relation chronologique avec son front avant pendant le cycle en cours, une impulsion d'une durée prédéterminée et qui se trouve à une distance prédéterminée du front avant de l'impulsion de début de cycle. Cette fonction n'est pas nouvelle et les moyens employés pour l'accomplir sont classiques et ne font donc pas partie de la présente invention. On décrira néanmoins ci-après, à titre d'exemple, la façon dont la génération d'une impulsion faisant partie d'un cycle peut être envisagée, à l'aide de la figure 9. On supposera que le front avant de l'impulsion de début du-cycle représente le début de ce cycle. Cette impulsion est appliquée par l'intermédiaire de la ligne 15 à une unité à retard 25 comportant plusieurs lignes de sortie 32a à 32n. Chacune de ces dernières est associée à un retard donne Les lignes de sortie 32a à 32n sont connectées à un circuit de multiplexage 27 qui reçoit d'une mémoire programmable 30 par l'intermédiaire d'une ligne 38 I'instruction précisant laquelle des lignes de sortie de l'unité à retard 25 doit être sélectionnée aux fins de l'introduction d'un retard spécifique. L'impulsion retardée présente sur la ligne ainsi sélectionnée est disponible à la sortie 33 du circuit de multiplexage et appliquée à l'entrée d'une bascule 29.Lors de l'apparition du front avant retardé de l'impulsion de début de cycle, la bascule 29 est commutez, si bien qu'un niveau haut est présent à sa sortie 37. Ce niveau haut représente le début de l'impulsion dans un cycle donné. La fin de l'impulsion présente sur la ligne 37 est déterminée de la façon suivante. Depuis la sortie 33 du circuit de multiplexage 27, une ligne 34 est connectée à une seconde unité à retard 26 comportant plusieurs lignes de sortie 35a à 35n auxquelles sont associes différents retards. Ces lignes sont connectées à un second circuit de multiplexage 28, lui-même connecte par une ligne 39 à la mémoire programmable 30. Lors de l'apparition du front avant retardé de l'impulsion de début du cycle sur la ligne 33, ce même front avant est retardé, par l'intermédiaire de la ligne 34 et de l'unité à retard 26, d'une valeur qui est prédéterminée par la mémoire programmable 30 connectée au circuit de multiplexage 28 par l'intermediaire de la ligne 39.Ce front avant retardé de l'impulsion de début de cycle est disponible sur la ligne de sortie 36 du circuit 28 et est appliqué à la bascule 29, qui fait passe sa ligne de sortie 37 au niveau bas et met donc fin à la génération de l'impulsion pendant la durée d'un cycle. En résumé, on observera que, grâce à une sélection programmée des retards introduits par les unités à retard 25 et 26, par l'intermédiaire de la mémoire 30, on engendre une impulsion d'une durée prédéterminée et qui est séparée par un intervalle prédéterminé du front avant de l'impulsion de début de cycle. La présence de cette mémoire programmable 30, qui fonctionne en parallèle avec le programme contenu dans la mémoire 1 (voir figure 1), est absolument nécessaire pour obtenir une synchronisation parfaite de la génération des différentes séquences d'impulsions étant donné que, dans un même cycle, la génération des impulsions s'effectue toujours par rapport à l'impulsion de début de cycle.Les instants de début de cycle sont déterminés par les données contenues dans la mémoire 1, et les valeurs des impulsions qui doivent être engendrées dans les différents cycles sont déterminées au moyen des données emmagasinées dans la mémoire 30. Ces valeurs peuvent varier en ce qui concerne la durée des impulsions et la distance qui les Sépare de l'impulsion de début de cycle. Le procédé de la présente invention qui permet d'engendrer des séquences d'impulsions qui ne sont separees les unes des autres par aucun intervalle de temps et qui présentent une résolution chronologique élevée, ainsi qu'un agencement permettant la mise en oeuvre de ce procède, sont décrits ci-après > référence étant faite au procédé proposé et décrit ci-dessus. Dans une réalisation pratique# du circuit conforme à la figure 1, un oscillateur a quartz d'une fréquence de 100 MHz est employé comme horloge, ainsi qu'on l'a précédemment mentionne. Une fréquence d'horloge plus élevée n'est pas possible à l'heure actuelle compte tenu de la "vitesse" des circuits employés dans la technologie moderne. La durée de cycle la plus courte que l'on peut obtenir au moyen d'un oscillateur d'une fréquence de 100 MHz et du circuit représenté sur la figure 1 est d'environ 30 nanosecondes. Le front-avant des impulsions présentes sur la ligne 15 provoque# chaque fois le début d'un cycle. Si l'on indique que le cycle a une durée minimum de 30 nanosecondes, cela signifie qu'un intervalle de 30 nanosecondes existe entre les fronts avants de deux impulsions consécutives présentes sur la ligne 15. La génération d'une impulsion d'une durée donnée dans un tel cycle est décrite a l'aide de la figure 9. Il ressort de ce qui précède que par suite des valeurs chronologiques emmagasinées dans la mémoire 1 (figure 1), des cycles de durées différentes peuvent être programmés et engendrés. En raison de l'emploi dans le circuit de la figure 1, d'un oscillateur fonctionnant a 100 MHz, seuls des temps de cycle présentant une trame de 10 nanosecondes sont possibles au-dessus de 30 nanosecondes. Cela signifie que les durées des cycles successifs diffèrent d'au moins 10 nanosecondes, à condition qu'elles ne soient pas identiques. C'est pour cette raison que les séquences d'impulsions présentent une résolution maximum de l'ordre de 10 nanosecondes seulement, ce qui est insuffisant pour de nombreuses applications. Par exemple, pour tester des mémoires ou des circuits logiques a vitesse de fonctionnement élevée, une résolution de l'ordre de 1 nanoseconde est indispensable. Une résolution de l'ordre de 1 nanoseconde signifie qu'il devrait être possible d'engendrer des cycles d'impulsions de, par exemple, 37, 42 ou 83 nanosecondes. De même, on pourrait imaginer que plusieurs cycles de, par exemple, 57 nanosecondes se suivraient les uns les autres, par exemple 1000 cycles de 57 nanosecondes chacun, suivis d'un cycle de 32 nanosecondes, lui-même suivi de 500 cycles de 1000 nanosecondes chacun, etc. Il ressort de ce qui précède que tous les cycles doivent se suivre les uns les autres sans être séparés par un intervalle de temps, c'est-à-dire en évitant toutes les périodes d'attente provoquées par des phénomènes transitoires. Il existe dans l'art antérieur des cir#cuits qui peuvent fournir des cycles d'impulsions - présentant une-resolution d'une nanoseconde, par exemple, les circuits a oscillateurs commandés en tension ou à réglage fixe, qui sont adresses par un circuit de multiplexage. Néanmoins, tous ces circuits présentent l'inconvénient de provoquer l'apparition de phénomènes transitoires indésirables lorsqu'ils passent d'une fréquence à une autre, c'est-à-dire lorsqu'on modifie la durée des cycles. Du fait de la présence de ces phénomènes, les cycles ne peuvent pas se suivre les uns les autres sans être Séparés par un intervalle de temps, ce qui est indésirable, notamment dans le cas de test de mémoires ou de circuits logiques à vitesses de fonctionnement élevées. L'objet de la présente invention est donc de fournir un procédé et un agencement pour engendrer des cycles d'impulsions présentant une résolution plus élevée et qui ne-sont séparés les uns des autres par aucun intervalle de temps. En d'autres termes, l'invention vise à permettre l'obtention d'une plus petite trame des cycles d'impulsions (par exemple de l'ordre de 1 nanoseconde) sans avoir à utiliser des circuits, qui n'existent d'ailleurs pas encore, présentant des vitesses plus élevées. La figure 10 représente schematiquement un circuit de génération de cycles d'impulsions qui ne sont séparés les uns des autres par aucun intervalle de temps et présentent une résolution de l'ordre d'une nanoseconde. La partie de ce circuit qui est entourée d'une ligne pointillée correspond pratiquement au circuit de la figure 1, les mêmes numéros de référence étant employés sur les deux figures. Selon l'invention, cette partie du circuit est modifiée de la façon suivante, les modifications effectuées étant représentées au moyen de traits gras sur la figure 10: la bascule 700 (référencée 7 sur la figure 1) est supposée comporter une ligne de commande supplémentaire 70 dont la fonction est de retarder d'une valeur spécifique prédéterminée la commutation de la bascule 7 au moyen d'une impulsion de commande. Les bascules de ce type sont bien connues de l'homme de l'art et la bascule 7 n'a donc pas à être décrite ici de façon détaillée. D'autre part, une ligne 68 est connectée, depuis la ligne 8,- à la nouvelle partie du circuit. La ligne 15 n'aboutit pas directement à l'unité a retard 25, comme dans le cas de la figure 1, mais est connectée à cette unité par l'intermédiaire d'une ligne à retard 50, dont la sortie est pourvue d'un cer#tain nombre de prises 500, 50-1, ..., 50-9, et d'un circuit de multiplexage 51 qui est commande de manière à provoque#r la commutation de l'une de ces prises. Ainsi Selon l'a déjà mentionné, le circuit de la figure 9 est employé pour engendrer une impulsion d'une durée prédéterminée faisant partie d'un cycle. La partie non modifiée du circuit de la figure 10 (correspondant au circuit de la figure 1) étant déjà connue, seule la partie modifiée comprise dans la région entourée d'une ligne pointillée sera décrite ci-après, de même que le reste de la figure 10. Afin de faciliter la compréhension du fonctionnement du circuit de la figure 10, on se reportera aux diagrammes des temps des figures 13A et 13B. La figure 13A représente à titre d'exemple, une séquence de cycles C1o-C20-C30 engendrée au moyen d'un circuit conforme à celui de la figure 1. Les différentes impulsions de début de cycle, IClo, IC20, IC30, sont séparées par un intervalle d'environ 30 nanosecondes, et les différents cycles sont définis par leur front avant. La figure 13B représente une séquence de cycles Cln, C2n, C3n, pouvant être engendrée sur la ligne 57 au moyen du circuit de la figure 10.Les impulsions ICln, IC2n, et IC3n présentes sur la ligne 57 sont séparées les unes des autres par des intervalles de, par exemple, 37 nanosecondes, les durées des cycles étant ainsi définies. Afin de faciliter la comparaison des circuits de la figure 10 avec ceux de la figure 1, on a utilisé sur les figures 13A et 138 une même échelle des temps pour les deux séquences d'impulsions, et ces dernières sont alignées l'une au-dessous de l'autre. Les impulsions IClo, IC20, IC3o (front avant) apparaissent aux instants tlO, t20 et t30, et les impulsions ICln, IC2n, IC3n (front avant) aux instants tin, t2n, et t3n. Si l'on cherchait à engendrer au moyen d'un circuit du type représenté sur la figure 1, et comprenant une ligne à retard (non représentée) montée en série et comportant plusieurs prises permettant d'introduire différents retards, avec un espacement d'une nanoseconde, une séquence d'impulsions du type représenté sur la figure 13B à partir d'une séquence d'impulsions du type représenté sur la figure 13A, les difficultés seraient insurmontables, particulièrement si l'on cherchait, par exemple, à engendrer plusieurs cycles successifs de 37 nanosecondes, car les impulsions IClo, IC2o, IC3o, apparaissant sur la ligne 15 (figure 1) aux instants tlO, t20, t30, devraient alors être retardées de valeurs plus en plus importantes.En d'autres termes, l'impulsion IC20 devrait être retardée de 7 nanosecondes pour obtenir l'impulsion IC2n; l'impulsion In30, de 14 nanosecondes pour-obtenir l'impulsion IC3n, et ainsi de suite. La figure 13B montre que les valeurs des retards (dans le présent exemple, 7, 14 nanosecondes, etc. ) augmenteraient continuellement, ce qui nécessiterait l'emploi d'une ligne à retard complexe comportant un très grand nombre de prises, lesquelles devraient être commandées de façon appropriée. Le circuit de la figure 10 permet de résoudre ce problème. Le circuit de la figure 10 comporte notamment deux registres 54 et 55, dont le contenu est appliqué par les lignes 62 et 61 à un circuit d'addition 53 comportant une ligne de sortie 59, sur laquelle est transmise le dernier chiffre d'une somme décimale, et une ligne de report 64. La ligne 59 est connectée à un registre 52, lui-même connecté par une ligne 58 au circuit de multiplexage 51 afin d'exciter l'une des prises de la ligne a retard 50. Par ailleurs, la ligne 59 est reliée par une ligne 60 à l'entrée du registre 55. Le contenu du registre 54 provient, par l'intermédiaire d'une ligne 63, d'une mémoire programmable 56, laquelle contient les valeurs qui doivent être fixées pour obtenir la résolution d'une nanoseconde. En d'autres termes, si l'on désire obtenir une durée de cycle de 37 nanosecondes, la mémoire 1 contient les données relatives à une durée de cycle de 30 nanosecondes et la mémoire 56 contient les données afférentes aux 7 nanosecondes supplémentaires. Les valeurs contenues dans la mémoire 56 vont évidemment de zéro à 9. Dans le présent exemple d'une durée de cycle de 37 nanosecondes, la valeur 7- est transmise, par la ligne 63, de la mémoire 56 au registre 54. Pour le début de cycle représenté par l'impulsion ICln sur la figure 13B, le registre 54 contient donc la valeur 7 cependant que le registre 55 se trouve initialement à la valeur 0. Pendant l'exécution du cycle, le contenu du registre 54 est ajouté à celui du registre 55 par le circuit d'addition 53, ce qui donne la valeur 7.Cette dernière est appliquée par la ligne de sortie 59 du circuit 53 au registre 52, et lue par l'intermédiaire de la ligne 60 dans le registre 55 (pour être utilisée pendant le cycle suivant). La valeur 7 contenue dans le registre 52 est appliquée par la ligne 58 au circuit de multiplexage 51 de façon à connecter la prise 50-7 la ligne de sortie 57 de ce dernier circuit, si bien que l'impulsion apparaissant à l'instant t20 sur la ligne 15 est obtenue 7 nanosecondes plus tard que l'impulsion IC2n sur la ligne 57. Le cycle suivant, C2n (figure 13B), entre les instants t2n et t3n, est engendré comme suit: étant donne que# ce cycle C2n doit de nouveau présenter une durée de cycle de, par exemple, 37 nanosecondes, la valeur 7 est de nouveau lue dans le registre 54 depuis la mémoire 56 par la ligne 63. A cet instant, le registre 55 contient encore la valeur 7 afférente au cycle précédent, Cln. Les deux valeurs des registres 54 et 55 sont additionnées par le circuit 53, ce qui donne la valeur 14.Etant donne que la ligne de sortie 59 du circuit d'addition 53 ne transmet que le dernier chiffre de la valeur de cette somme, c'est-à-dire en l'occurrence 4, le registre 52 reçoit cette valeur 4 aux fins d'une connexion ultérieure de la prise 50-4 de la ligne à retard 50 à la ligne de sortie 57 Etant donné que, dans l'addition des deux valeurs provenant des registres 54 et 55, le résultat comportait également une valeur dans la position des dizaines (c'est-à-dire le 1 de la valeur 14), la ligne de report 64 du circuit d'addition 53 est excitée. La ligne 64 est connectée à un circuit chronologique 65 dont la fonction est d'engendrer, lorsque le ligne 64 est excitée, une impulsion de commande prédéterminée qui est appliquée à la bascule 700. L'objet de cette impulsion de commande est de retarder la commutation de la bascule 700 d'un intervalle de temps prédéterminé, et par conséquent de retarder le comptage dégressif d'une impulsion d'horloge une fois que la nouvelle valeur de sortie a été chargée dans le compteur dégressif. Cette façon de retarder la commutation d'une bascule au moyen d'une impulsion de commande est bien connue ainsi que le circuit correspondant et ils ne seront donc pas décrits ci-après de façon détaillée. Le circuit contenu dans la partie de la figure 10 qui est entourée d'une ligne pointillée est tel qu'il présente une résolution de l'ordre de 10 nanosecondes. Pour faciliter la compréhension du fonctionnement du circuit de la figure 10 en ce qui concerne le retard mentionné ci-dessus qui est apporté au comptage assuré par le compteur 3 lorsqu'un report est présent sur la ligne de report 64 du circuit d'addition 53, on a représenté sur la figure 12, une suite d'impulsions de comptage présentes sur la ligne 9 ainsi que des instants spécifiques désignés tl à t12. Ces derniers sont nécessaires pour comprendre le fonctionnement du circuit de la figure 10. Les intants tl à t5 correspondent à ceux représentés sur la figure 2 à propos du fonctionnement du circuit de la figure 1. Il convient de souligner de nouveau l'importance des instants tl à t5 (figure 12), cette fois en relation avec le circuit de la figure 10. L'instant tl est celui ou le compteur dégressif reçoit une impulsion de comptage d'horloge qui doit faire passer sa valeur de 3 à 2. Compte tenu du retard introduit par le compteur lui-même, la valeur 2 est disponible a la sortie du compteur à l'instant t2. A partir de l'instant t3, un signal est disponible à la sortie de la porte ET 5, par suite du retard introduit par cette dernière, lequel signal indique que l'on a atteint la valeur 2. A l'instant t4, un- signal de comptage et un signal de sortie de la porte ET 5 sont tous deux appliqués à la bascule 700. Les conditions requises sont donc satisfaites et cette bascule peut fournir un signal de sortie. La sortie de la bascule 700 est disponible à partir de l'instant t5. L'intervalle de temps entre t4 et t5 est dû au retard introduit par la bascule 700 elle-même. Ce signal de sortie de la bascule 700 permet de préparer #le compteur au chargement d'une nouvelle valeur de départ. En ce qui concerne les instants t6 à t12, on notera que lorsqu'un signal 4 destine au compteur 3 est présent sur la ligne de sortie 12 de la bascule 700 et lors de l'apparition du front avant de l'impulsion de comptage suivant sur la ligne 9, le compteur 3 est de nouveau chargé à l'instant t7. A partir de l'instant t9, la valeur chargée dans le compteur 3 est disponible à la sortie de celui-ci. A partir de l'instant t5, le signal présent à la sortie Q de la bascule 700 est transmis par la ligne 8 à la porte ET 5 et a pour effet de bloquer celle-ci. Ainsi, la valeur de sortie du compteur 3 disparaît et à l'instant t8 la bascule 700 est restaurée. Cela aurait pour effet de provoquer le debout du comptage dégressif du compteur 3 du fait de l'application, par l'intermédiaire de la ligne 12, du signal présent à la sortie 4 de la bascule 700. Mais il faut éviter que cela ne se produise car le compteur 3 doit commencer le comptage dégressif, non pas à l'instant t10 lors de l'apparition de front avant d'une nouvelle impulsion de comptage, mais uniquement à instant t12. A cette fin, on détermine à l'instant tS si un signal est présent sur la ligne de report 64, auquel cas un signal est obtenu à la sortie de la bascule 66 à l'instant t6 après un retard introduit par la bascule 66 elle-même. Ce signal doit être disponible pendant un intervalle de temps qui va au-delà de l'instant t7 (jusqu'à l'instant t9 au maximum). Parallèlement, une nouvelle valeur de sortie provenant de la mémoire 1 est chargée à l'instant t7 dans le compteur dégressif 3, et la bascule 700 est restaurée. Le signal présent sur la ligne 70 a priorité sur le signal d'horloge présent sur la ligne 9, ce dernier signal ne pouvant donc pas prévaloir à l'instant t7. A partir de l'instant t9, le signal présent sur la ligne 70 n'est plus disponible, si bien qu'à l'instant tlO, la même valeur de départ, fournie par la mémoire 1, que précédemment est une fois de plus chargée dans le compteur dégressif 3. La bascule 700 est restaurée à l'instant til et, de ce fait, le compteur 3 est prêt à commencer le comptage dégressif. Ce dernier commence lors de l'apparition du front avant de l'impulsion de comptage suivante sur la ligne 9 à l'instant t12. On a par conséquent la certitude que le comptage dégressif commence, non pas à l'instant t10 mais seulement à l'instant t12 après avoir été retardé de 10 nanosecondes. (A la condition qu'un oscillateur fonctionnant à 100 MHz soit utilisé, llintervalle séparant les impulsions de comptage sur la ligne 9 est de 10 nanosecondes). Du fait de ce retard, l'impulsion IC3n (figure 138) dont le point de référence chronologique est l'instant t30 (figure 13A) apparait après un retard global de 14 nanosecondes, lequel se compose du retard de 10 nanosecondes provoqué par le comptage dégressif retardé du compteur 3 et du retard de 4 nanosecondes supplémentaires dû au contrôle correspondant de la prise 50-4 de l'unité à retard 50. Il est important que le retard du comptage dégressif se conforme exactement aux conditions chronologiques de l'horloge, en l'occurrence a la trame de 10 nanosecondes. Ce résultat est obtenu grace à la position relative chronologique de l'impulsion à engendrer sur la ligne 70 en relation avec un report dans le circuit d'addition 53. La détermination d'un report sur la ligne 64 s'effectue comme suit: Aussitôt qu'une impulsion de report apparat sur la ligne 64, la bascule 66 est enclenchée lorsque le front avant de l'impulsion apparat sur la ligne 8. Après un retard introduit par la bascule 66 elle-même, ce front avant apparait également sur la ligne 70 à l'instant t6.Cet état reste inchangé jusqu'à ce que l'unité à retard 67 y mette fin après l'expiration d'un retard correspondant au moyen de l'entrée de la bascule 66 par l'intermédiaire de la ligne 69 à l'instant t9. L'intervalle de temps t6 à t9 est important pour obtenir un retard synchronisé du compteur dégressif 3. Cet intervalle de temps ne doit pas être plus long, afin que la bascule 700 puisse être restaurée à l'instant til après tlO. On peut ainsi engendrer sur la ligne 57 une impulsion IC3n qui apparatt 37 nanosecondes après l'impulsion précédente, IC2n. Le retard total de 14 nanosecondes (voir figure 13B) entre les instants t30 et t31 est donc divisé entre un retard qui est dû à celui qui est introduit par la prise correspondante de l'unité à retard 50 et le comptage dégressif du compteur 3 qui est retardé de 10 nanosecondes (dans le présent exemple). En raison de ce dernier retard, on peut faire fonctionner le dispositif avec une unité à retard 50 comportant un maximum de 10 prises seulement dont les retards sont décalés d'une nanoseconde les uns par rapport aux autres. La figure 11 est un schéma détaillé du circuit chronologique 65. Ce circuit comprend une bascule bistable 66 et une unité à retard 67. Une ligne de transmission d'impulsions d'horloge 68 (declenchement par front avant), une ligne de données 64, qui est identique à la ligne de report du circuit d'addition 53, et une ligne 69 de restauration de la bascule, sont respectivement connectées aux entrées C, D et R de la bascule 66. La sortie de cette dernière est connectée par l'intermédiaire de la ligne 70 à la bascule 700. L'apparition d'une impulsion sur la ligne 70 a pour objet d'empêcher la bascule 700 de changer d'état pendant que cette impulsion est présente. Par ailleurs, la ligne de sortie 70 de la bascule 66 est connectée de manière à restaurer cette dernière par l'intermédiaire de l'unité à retard 67 et de la ligne 69.La bascule 66 est également connectée à son entre S à une ligne de commande 77 qui permet de mettre en service-l'ensemble du circuit, c'est-à-dire que lorsqu'une impulsion initiale apparat sur la ligne 71, la bascule 66 engendre sur la ligne 70 une impulsion qui met le circuit entoure d'une ligne pointillée dans l'état de chargement. Même pour le processus d'addition le plus lent, le report est engendre avant l'apparition du front avant du signal d'extinction sur la ligne 8. (Selon la valeur des quantités à additionner, des temps d'addition différents apparaissent dans le circuit d'addition 53 constitué par un additionneur binaire). Par exemple, les intervalles de temps requis pour additionner 8 + 2 = 10 ou 7 + 7 = 14, sont différents. Cela montre que le report est lui aussi engendre à des instants différents. L'objet du circuit chronologique 65 est de synchroniser ce report avec l'opération de chargement du compteur 3, ce qui est effectué de la façon décrite plus haut. Bien que, dans un but de clarté, on ait représenté sur la figure 10 des mémoires 1 et 56 distinctes (la première servant à emmagasiner des valeurs de durée de cycle avec une résolution de l'ordre de 10 nanosecondes, et la seconde des valeurs d'emmagasinage de l'ordre de 1 nanoseconde), il est évident que ces mémoires pourraient être combinées en une seule. Il suffit donc de s'assurer que les valeurs de durée de cycle, tant en ce qui concerne la trame de 10 nanosecondes que celle d'une nanoseconde, sont respectivement fournies, simultanément et en parallèle, au compteur 3 et au registre 54. Dans un but de simplicité, les connexions nécessaires aux fins de la restauration des registres 54, 55 et 52 n'ont pas été représentées à la figure 10 car elles ne sont pas indispensables pour décrire l'invention. De même, la ligne de transmission des impulsions d'horloge au registre 52 qui part de la ligne 15, et la ligne de transmission des impulsions d'horloge aux registres 54 et 55 qui part de la ligne 8, n'ont pas été représentées. Après avoir décrit ci-dessus la façon dont les durées de cycle présentant un échelonnement d'une nanoseconde peuvent être définies par le front avant des impulsions de début de cycle engendrées sur la ligne 15, on peut à présent, connaissant le fonctionnement déjà décrit du circuit de la figure 9, engendrer des impulsions de durées correspondantes dans un cycle prédéterminé en appliquant ces impulsions de début de cycle audit circuit de la figure 9. Il convient de souligner ici que le circuit de la présente invention peut être utilisé non seulement pour tester des dispositifs de mémoire et des circuits logiques à vitesse de fonctionnement élevée, mais aussi pour effectuer des commutations de fréquences (telles que des fréquences de transmission) sans que ces commutations soient séparées les unes des autres par un intervalle de temps, ou aux fins de la generation, commandée par circuit de fréquences, également dans le domaine audible. La figure 14A montre que, à l'intérieur des cycles d'impulsions programmables CI, C2, C3, qui peuvent être engendrées conformément à la présente invention, on peut obtenir des impulsions II, I2 et I3. Pour tous détails relatifs à la génération de ces impulsions, on se reportera à la figure 3. Comme le montre la figure 14B, les impulsions I1, I2 et I3 peuvent être utilisées pour commander des fréquences de transmission identiques ou différentes fl, f2, f3. Si les impulsions I1, I2 et I3 ont une durée qui correspond pratiquement celle des cycles d'impulsions C1, C2 et C3, on peut assurer des commutations des fréquences de transmission identiques ou différentes, sans que ces commutations soient séparées les unes des autres par un intervalle de temps (et sans apparition de phenomènes transitoires). L'utilisation d'impulsions pour commander des fréquences de transmission est une technique bien connue de l'homme de l'art et ne sera pas décrite ici. La présente invention peut également être employée pour engendrer des fréquences prédéterminées. La figure 15 montre que, par exemple, lors de la modulation d'une fréquence porteuse, un spectre de fréquence complet apparatt. Les fréquences que comporte un tel spectre vont de fl' à fl, les différentes fréquences de modulation étant réparties de part et d'autre de la fréquence porteuse effective fo. Le circuit de la présente invention permet en outre d'engendrer des fréquences discrètes, par exemple f2' ou f3, faisant partie de ce spectre. Ainsi qu'on l'a déjà mentionne, il est possible, au moyen d'une preattribution de valeurs chronologiques correspondantes dans la mémoire 1 ou dans les mémoires 1 et 56, de programmer les durées individuelles des cycles, ce qui -signifie qu'à l'expiration d'un intervalle de temps prédéterminé consécutif à l'apparition d'une impulsion de début de cycle, une autre impulsion de début de cycle est engendrée pour les besoins du cycle d'impulsions suivant. La durée de cycle la plus courte qui peut être obtenue grâce à la technologie actuelle est de l'ordre de 30 nanosecondes. La génération de plusieurs impulsions de début de cycle successives d'une courte durée correspond à la fourniture d'une fréquence correspondant à cette durée de cycle.La durée des cycles étant programmable, différentes fréquences peuvent être engendrées. Etant donne que le circuit de la présente invention présente une résolution de l'ordre de 1 nanoseconde, il est possible d'engendrer des fréquences discrètes d'environ 2,3 MHz (en supposant que la durée maximum du cycle soit d'environ 655 microsecondes) ou de 1 MHz (la durée minimum du cycle étant supposée être d'environ 30 nanosecondes). La commutation programmable de fréquences porteuses (fréquences de transmission) permet d'effectuer une transmission '1secrète" de données, lorsque cette commutation programmable n'est connue que de l'émetteur et du récepteur. Les fréquences peuvent également être engendrées dans une partie plus basse du spectre (frequences audibles). Le principe de la génération des fréquences audibles est le même que dans le cas des hautes fréquences dans la gamme des MHz. Il est donc possible d'engendrer des fréquences audibles et d'assurer une commutation de ces fréquences sans que les commutations soient séparées les unes des autres par un intervalle de temps et sans apparition de phénomènes transitoires. Par suite de son inertie, l'oreille humaine n'est pas irritée, normalement, par de tels phénomènes, mais la possibilité possible de procéder à une commutation de fréquences audibles sans apparition de phénomènes transitoires présente un intérêt certain en ce qui concerne les techniques de mesure. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Procédé permettant d'engendrer des séquences d'impulsions de telle sorte que ces Séquences ne soient séparées les unes des autres par aucun intervalle de temps, caractérisé en ce que: lorsqu'une valeur spécifique de comptage a été atteinte, la génération des impulsions est assurée par un compteur dégressif qui est commande par des impulsions d'horloge et qui peut recevoir d'une mémoire une valeur de départ, et en ce que, avant que cette valeur spécifique n'ait été atteinte, le chargement dans le compteur d'une nouvelle valeur de départ, également fournie par ladite mémoire, est déclenché et exécuté à l'instant où le compteur aurait normalement bU atteindre la valeur zéro du cycle de comptage en cours, de telle sorte que les cycles de comptage successifs ne soient séparés les uns des autres par aucun intervalle de temps, et que les intervalles de temps séparant les impulsions résultant des cycles de comptage dégressif soient commandes par les valeurs de départ fournies par ladite mémoire. 2.- Procédé selon la revendication 1, caractérisé en ce qu'il permet d'engendrer des séquences successives d'impulsions pour tester des dispositifs de mémoire. 3.- Procédé selon la revendication 2, caractérisé en ce que les séquences d'impulsions sont définies par un programme pour les besoins spécifiques du dispositif de mémoire testé. 4.- Procédé selon la revendication 3, caractérisé en ce que les valeurs de départ qui doivent être lues dans la mémoire sont indiquées au moyen d'une instruction de programme. 5.- Procédé selon la revendication 3, caractérisé en ce que, lorsqu'un branchement de programme doit être effectue dans la mémoire avant la fin du cycle de comptage en cours, ce branchement est effectué de telle sorte que la nouvelle valeur de départ qu'il permet d'obtenir puisse être chargée dans le compteur dégressif à la fin du comptage en cours assuré par celui-ci. 6.- Agencement permettant de mettre en oeuvre le procédé selon l'une des revendications 1 à 5, caractérisé en ce qu'il comporte un compteur dégressif commande par des impulsions d'horloge et qui peut être chargé depuis une mémoire, et en ce que ledit compteur est connecté à un circuit de détection indiquant une valeur de comptage spécifique et dont la sortie, lors de l'apparition de ladite valeur spécifique et de l'impulsion d'horloge suivante, engendre par l'intermédiaire d'une bascule bistable un signal qui est appliqué audit compteur et grâce auquel une nouvelle valeur de départ fournie par ladite mémoire peut être chargée dans celui-ci lors de l'apparition d'une nouvelle impulsion d'horloge qui devrait le faire passer à la valeur zéro. 7.- Agencement selon la revendication 6, caractérisé en ce que le compteur dégressif est déclenché par le front d'une impulsion. 8.- Agencement selon la revendication 6, caractérisé en ce que le circuit de détection est une porte ET dont les entrées correspondent aux valeurs de comptage qui ne doivent pas ~être prises en considération. 9.- Agencement selon la revendication 6, caractérisé en ce que la bascule bistable est commandée par la sortie du circuit de détection et par la ligne par laquelle les impulsions d'horloge sont transmises. 10.- Agencement selon la revendication 9 caractérisé en ce que la sortie de la bascule bistable peut être réinjectée la porte ET. 11.- Agencement selon la revendication 6, caractérisé en ce que la sortie de la bascule bistable peut être utilisée pour déclencher un cycle d'impulsions. 12.- Agencement selon la revendication 6 ou 9, caractérisé en ce que la sortie de la bascule bistable ainsi que# la ligne de transmission des impulsions d'horloge et la mémoire sont connectées au compteur dégressif. 13.- Procédé selon la revendication 1 caractérisé en ce que le commencement d'un comptage dégressif est retardé de multiples entiers du comptage d'horloge et en ce qu'une impulsion, dérivée au moment ou un compte spécifique du compteur a été atteint, est retardée d'un temps à résolution élevée pour fournir une impulsion de départ de cycle. 14.- Procédé selon la revendication 13 caractérisé en ce que le retard de l'impulsion dérivée et le retard du comptage dégressif sont commandés en fonction du résultat d'une addition qui est formé des valeurs prédétermi- nées de trame de temps de précision des cycles d'impulsions successifs, le temps de cycle total étant gouverné par une trame de temps approximatif déterminé par le comptage dégressif du compteur et par une trame additionnelle de temps de prec;sion, et en ce que le résultat de l'addition a un chiffre des valeurs des temps des trames de précision de deux cycles d'impulsion successifs contrôle le retard de l'impulsion derivee et le report possible du résultat de l'addition contrôle le retard du comptage dégressif du compteur. 15.- Procédé selon la revendication 13 ou 14 caractérisé en ce qu'il est utilise pour le test de mémoires ou de circuits logiques à grandes vitesses. 16.- Procédé selon la revendication 13 ou 14 caractérisé en ce que dans les cycles d'impulsions des impulsions engendrées sont utilisées pour engendrer des fréquences différentes ou identiques. 17.- Procédé selon la revendication 13 ou 14 caractérisé en ce que la génération des impulsions de départ de cycle est utilisée pour engendrer des fréquences discrètes. 18.- Procédé selon la revendication 13 ou 14 caractérisé en ce que les valeurs de temps de cycle d'impulsion disponibles dans la mémoire sont données par une instruction de programme. 19.- Agencement permettant de mettre en oeuvre le procédé selon l'une-des revendications 13 à 18 ou il est prévu un compteur dégressif commande par horloge pouvant être chargé à partir d'une mémoire, et ou ce compteur est connecté à un circuit détecteur indiquant un compte spécifique, le signal de sortie de ce circuit détecteur engendrant, lors de l'apparition de ce compte spécifique et lors de l'apparition d'une impulsion d'horloge de comptage suivante, par l'intermédiaire d'une première bascule un signal pouvant être appliqué au compteur dégressif et au moyen duquel le chargement d'une nouvelle impulsion de départ à partir de la mémoire dans le compteur peut être réalisé lors de l'apprition d'une nouvelle impulsion d'horloge de comptage qui conduirait à la valeur zéro, caractérisé en ce que, une impulsion correspondant au signal de sortie de la première bascule peut être appliqué & une ligne à retard disposant de plusieurs prises pour une résplution élevée, et en ce que, il est prévu un circuit de commande multiplex pour adresser l'une de ces prises un additionneur qui d'un côté est connecté à une mémoire donnant la valeur de trame de précision du cycle d'impulsion et d'un autre côté par l'intermédiaire d'un registre à la sortie de ce circuit additionneur, en ce que la sortie de sommation à chiffre unique du circuit additionneur est connectée par l'intermédiaire d'un registre au circuit multiplex et en ce que le circuit additionneur comporte une ligne de report qui, avec la ligne de sortie de la première bascule est connectée à un circuit de chronologie pouvant être appliqué à cette première bascule de manière & ce que sa commutation soit retardée d'une valeur prédéterminée adaptée à l'horloge de comptage du compteur de façon à ce que le commencement du comptage puisse être retarde. 20.- Agencement selon la revendication 19 caractérisé en ce que la pre mière bascule est une bascule bistable commandée par la sortie du circuit détecteur, par la ligne d'horloge et par la sortie du circuit de chronologie. 21.- Agencement selon la revendication 20 caractérisé en-ce que le circuit de chronologie comporte une seconde bascule dont la sortie peut être réintroduite par l'intermédiaire d'une unité à retard à son entrée de restauration et dont centrée de donnée est connectée à la ligne de report du circuit additionneur qui est commande par la ligne de sortie de la première bascule.