Brevet FR2423868A1 — publié le 19791116

La présente invention concerne des dispositifs métaloxyde-semi-conducteurs symétriques complémentaires (COS/MOS), Les circuits intégrés COS/MOS emploient à la fois des transistors à effet de champ à porte isolée et à canal du type N (IGFET) et des IGFET à canal du type Pe Habituellement, on forme un puits du type P dans un substrat du type N et les IGFET à canal N sont formés dans le puits P. Les IGFET à canal P sont formés dans le substrat à l'extérieur du puits P. Dans une forme de circuit intégré COS/MOS qui a été décrite par exemple, dans un article intitulé "A High Speed Bulk CMOS C2L Microprocessor", paru dans IEEE International Solid-State Circuits Conference (commençant page 136) en Février 1977, les IGFET ont une structure en géométrie fermée. Des circuits intégrés COSMOS formés de IGFET ayant une structure en géométrie fermée peuvent être formés dans un substrat de silicium ayant de façon prédominante une conductivité du type N légèrement dopée. Un puits du type P est formé dans le substrat et une porte d'isolement est formée autour de lui. La porte d'isolement recouvre un oxyde de canal qui est sur la surface du substrat et elle est contigtle avec le puits P, mais se trouve à l'extérieurdupuits P audessus du substrat du type N légèrement dopé. Une région du type P très dopée, qui forme un contact ohmique avec le puits P, se trouve juste dans le puits P et s'étend jusqu'à sa surface.Une région du type P fortement dopée, qui s'étend dans le substrat du type N à partir de sa surface et forme la source d'au moins un transistor à canal P se trouvant à l'extérieur du puits P, entoure totalement la porte d'isole ment et est contiguë avec elle. Dans le puits P est formé au moins un transistor à canal N, dont le drain est entouré par la porte et dont la source entoure la porte. La source d'au moins l'un des transistors dans le puits P est formée par une région du type N très dopée qui s'étend à partir de la surface du substrat dans le puits P et est contigtle avec la région du type P très dopée qui sert de contact vers le puits PO La porte d'isolement indiquée ci-dessus isole les transistors à canal N dans le puits P des transistors à canal P à l'extérieur du puits P.L'isolement est accompli en mettant en permanence le IGFET à canal P formé par la porte d'isolement, hors circuit, la source du type P se trouvant à l'extérieur de la porte d'isolement, et le contact du puits P en connectant en permanence la porte dtisolement à l'alimentation en courant la plus positive. Jusqu'à maintenant, un problème associe aurcircuits intégrés COS/MOS consistait à augmenter la tension nominale des transistors N0S.Des tensions nominales accrues sont souhaitables parce que la vitesse de fonctionnement des transistors est en rapport avec la tension d'alimentation utilisée pour faire fonctionner le circuit. Un problème posé par l'augmentation de tension d'alimenta- tion dans les circuits COS/MOS concerne la tension de rupture de la jonction formée entre la région de drain du type N+ des IGFET à canal du type N et le puits P sousjacent résultant de la forte concentration de dopage des régions de drain. En conséquence, une pratique couramment employée dans des circuits intégrés COS/MOS classiques consiste à former une zone de drain très légèrement dopée près de la porte, afin de modifier le profil de dopage de la jonction et d'obtenir une tension de rupture plus élevée. La formation d'extensions de drains de IGFET employant une géométrie à porte fermée et comprenant des portes concentriques n'est pas un problème important parce que les contacts n'occupent qu'une partie de 11 espace entre les portes concentriques. Si toute la région entre deux portes concentriques est légèrement dopée pour produire une extension du drain alors seules les zones du transistor externe immédiatement adjacentes au contact médian servent à fournir du courant. La forte résistance des diffusions de ltextension du drain peut effectivement isoler les sections restantes du transistor. En conséquence, il y a un problème pour augmenter la tension de rupture de circuits intégrés COS/MOS employant des géométries à porte fermée. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparattront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'unvention et dans lesquels - la figure 1 est une vue de dessus d'une partie d'un circuit intégré COS/MOS du type employant une structure fermée et où est incorporée la présente invention - la figure 2 est une vue en coupe transversale de la partie du circuit intégré COS/MOS selon la figure 1, faite suivant la ligne 2-2 de la figure I - la figure 3 est une vue en coupe transversale de la partie du circuit intégré COS/MOS de la figure 1, faite suivant la ligne 3-3 de la figure 1 ; et - la figure 4 est une vue en coupe transversale de la partie du circuit intégré COS/MOS de la figure 1, faite suivant la ligne 4-4 de la figure 1. En se réfèrant aux figures 1 à 4, elles mnntrent une partie 10 d'un circuit intégré COS/MOS-du type employant des transistors à effet de champ à porte isolée et à porte fermée (IGFET) 12, 14 et 16. Les trois IGFET 12, 14 et 16 sont des dispositifs à canaux N. Ils sont formés dans un puits 48 formé dans le substrat 50 du type N. Le transistor 12 a une porte 18 de forme fermée, le transistor 14 a une porte 20 de forme fermée et le transistor 16 a une porte 22 de forme fermée. La région 24 qui entoure les portes 18 et 20 est un plan de source du type N+, qui s'étend de la surface de la partie 10 jusque dans le puits 48 du type P. Le plan de source 24 du type N forme une source commune pour les transistors 12 et 14. La porte 22 du transistor 16 est totalement entourée par la porte 20 du transistor 14. Une région 26 sert de drain du transistor 12, une région 28 sert de drain du transistor 14 et une région 30 sert de drain du transistor 16. La région 28. sert également de source du transistor 16, concentrique au transistor 14. Selon la présente invention, la région de drain 26 du transistor 12 a une partie 32 très dopée qui est entourée par une partie 34 légèrement dopée. La partie 32 très dopée est utilisée pour faciliter la formation de contacts vers la région de drain 26. Une partie est considérée comme étant très dopée si sa résistance de feuille est inférieure à environ 50 obins/carré. Une partie légèrement dopée se compose d'une région Rayant une résistivité de l'ordre de 1000 ohms/carré ou plus. Comme la distance entre le bord de la porte polyeristalline 18 et la partie 32 du type N+ très dopée est relativement faible, la résistance produite à travers la partie 34 peu dopée de forte résistance ntest pas suffisamment importante pour affecter de façon significative le fonctionnement du transistor 12. Cependant, l'utilisation de la partie légèrement dopée 34 permet d'augmenter la tension nominale du transistor de 13 volts à environ 20 volts. La structure comprenant les deux IGFET concentriques 14 et 16, que l'on utilisera dans de tels circuits comme portes de transmission et certaines portes fonctionnelles pose un problème parce que toute la région de drain 28 du transistor 14 (également la source du transistor 16) ne peut entre légèrement dopée. Si la région 28 était entièrement légèrement dopée d'une conductivité du type N-, seules les zones du IGFET externe 14 immédiatement adjacentes aux contacts 36, 38, seraient efficaces pour fournir la forte résistance de la diffusion du type N- restante qui isole effectivement les parties restantes du IGFET. Pour obtenir des extensions de drains pour des structures de transistors concentriques, telles que celles employées dans les IGFET 14 et 16, il est approprié que les régions N- d'extension du drain entourent les contacts 36, 38. La résistance en série vers les contacts forme un ballast qui limite les à-coups de courant vers la région de contact. En conséquence, si l'on utilise deux contacts dans la région source-drain commune 28, chacun doit être entouré d'une région N- 40, 42 respectivement. Les autres parties 44, 46 de la région source-drain commune 28 sont des régions du type N+ très dopées pour permettre au courant de s'écouler à travers toutes les zones actives de la région 28. Pour fabriquer le circuit intégré 10, on part d'un substrat 50 légèrement dopé de conductivité du type N- . En employant un premier photo-masque (non représenté), un puits du type P 48 est défini et des accepteurs d'impuretés sont introduits dans le puits 48 par tout moyen approprié, comme par diffusion ou implantation dotions~ Ensuite un oxyde est tiré sur la surface du substrat et une couche conductrice est formée à la surface de oxyde pour servir de portes des divers dispositifs. La couche conductrice est de préférence une couche en silicium polycristallin qui peut entre déposée par toute méthode bien connue.Alors les portes en silicium polycristallin et les couches d'oxyde sousjacentes sont définies en employant un second photo-masque, et les parties restantes du silicium polycristallin et des couches d'oxyde sont enlevées en exposant la surface du substrat 50 En utilisant des photo-masques supplémentaires et des techniques photo-lithographiques standards, les régions N-, N+, P- et P+ qui forment les extensions de drains, les contacts ohmiques et les plans de source sont définies. Des impuretés sont introduites dans le substrat par des techniques de diffusion et/ou d'implantation d'ions.En particulier, on a trouvé qu'il était bénéfique d'utilise les diverses portes et les divers masques et d'implanter des ions d'impuretés dans la surface du substrat pour assurer ainsi un bon alignement des portes avec les sources et les drains tout en permettant aux portes d'être conductrices par suite de l'implantation d1 ions dans le silicium polycristallin. Etant donné le fait que les techniques de photo-lithographie, de diffusion et d'implantation d'ions sont bien connues dans la pratique, une plus ample explication n'est pas nécessaire ici. Une autre application importante de la présente invention, qui est illustrée par les contacts 36, 38 dans la région source-drain commune 28, est que cette région peut étre utilisée comme l'tunnel" pour qu'un trajet de faible résistance soit formé à travers la région 28 entre les contacts 36 et 38. Bien entendu, l'invention n'est nullement limitée au mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits, ainsi que leurs combinaisons, si celles-ci sont exécutées suivant son esprit et mises en oeuvre dans le cadre des revendications qui suivent. REVENDICATIONS 1. Circuit intégré comprenant au moins un IGFET à géométrie fermée, du type comportant : un substrat semi-conducteur, dont au moins une partie est d'un premier type de conductivité deux régions espacées d'un type de conductivité opposé à celui de ladite partie dudit substrat et s'étendant dans ledit substrat, l'une desdites régions entourant totalement l'autre desdites régions ; une région isolante à la surface dudit substrat, s'étendant sur ledit substrat entre lesdites régions espacées ; et une région conductrice recouvrant ladite région isolante, caractérisé en ce qutun contact ohmique très dopé du mtme type de conductivité que lesdites régions espacées, est formé dans l'une desdites régions espacées et est entouré par une partie légèrement dopée du même type de conductivité. 2. Circuit intégré selon la revendication 1, caractérisé en ce que la partie légèrement dopée précitée a une résistivité de feuille d'au moins 1000 ohms/carré. 3. Circuit intégré selon la revendication 2, caractérisé en ce que le contact ohmique très dopé précité a une résistivité de feuille de moins de 50 ohms/carré. 4. Circuit intégré selon la revendication 3, caractérisé par au moins un contact ohmique très dopé supplémentaire entouré par une partie légèrement dopée, les deux contacts ohmiques étant formés dans la méme région espacée, ainsi un trajet électrique peut btre formé entre lesdits contacts ohmiques. 5. Circuit intégré comprenant au moins deux IGFET formés concentriquement et à géométrie fermée, du type comprenant : un substrat semi-conducteur dont au moins une partie est d'un premier type de conductivité ; des première seconde et troisième régions espacées d'un type de conductivité opposé à celui de ladite partie dudit substrat et s'étendant dans ledit substrat, la première desdites régions entourant totalement les seconde et troisième régions, la seconde desdites régions entourant totalement la troisième ; une première région isolante à la surface dudit substrat, s'étendant sur ledit substrat entre lesdites première et seconde régions espacées ; uneseconde région isolante à la surface dudit substrat s'étendant sur ledit substrat entre lesdites seconde et troisième régions espacées ; et une région conductrice recouvrant chaque région isolante, caractérisé en ce qu'un contact ohmique très dopé du même type de conductivité que lesdites régions espacées est formé dans ladite seconde région espacée et est entouré par une région très dopée du même type de conductivité, 6. Circuit intégré selon la revendication 5, caractérisé par une région très dopée du même type de conductivfté que les régions espacées précitées, qui est formée dans la seconde région et stétend entre la première région isolante précitée et la seconde région isolante précitée. 7. Circuit intégré selon la revendication 5, caractérisé en ce que la région très dopée précitée a une résistivité de feuille d'au moins 1000 ohms/carré. 8. Circuit intégré selon la revendication 7, caractérisé en ce que le contact ohmique très dopé précité a une résistivité de feuille de moins de 50 ohms/carré. 9. Circuit intégré selon la revendication 8, caractérisé par au moins un contact ohmique très dopé supplémentaire entouré par une région légèrement dopée supplémentaire formé dans la seconde région espacée précitée, ainsi un trajet électrique est formé entre lesdits contacts ohmiques.