Brevet FR2426936A1 — publié le 19791221

La présente invention concerne les automatismes et les moyens de calcul et a notamment pour objet un dispositif de formation de codes d'adresse de l'information. La présente invention peut être utilisée dans les systèmes de recherche de l'information, dans les systèmes d'enseignement automatisés. Il existe des dispositifs de formation des codes d'adresse de l'information qui comportent, mis en série, un clavier d'entrée de l'information relié à un bloc d'affichage d'information, un codeur deréunion des éléments d'informa- tion en groupes équiprobables relié électriquement à un bloc d'affichage du code d'adresse, ainsi qu'un bloc de consigne, de la séquence des codes d'éléments d'information et de la longueur du code d'adresse avec un nombre "n" d'éléments d'information, relié au clavier d'entrée de l'information. En outre, le dispositif comporte des registres tampons reliés au codeur de réunion d'éléments d'information en groupes équiprobables, un commutateur relié aux registres tampons et au codeur de réunion d'éléments d'information en groupes équiprobables, et un circuit "OU" relié au commutateur et au codeur de réunion d'éléments d'information en groupes équiprobables. Toutefois, ce dispositif connu transforme l'information à l'aide d'un nombre limité de registres tampons et, n'est donc destiné qu'à la formation de codes d'information de langages artificiels avec un ensemble connu de descripteurs. En outre, l'utilisation des registres tampons rend le dispositif plus compliqué et plus cher, la nécessité d'enregistrer au préalable les descripteurs dans les registres tampons réduisant notablement la rapidité du dispositif. L'invention vise à mettre au point un dispositif de formation de codes d'adresse d'information, muni d'ensembles et de blocs supplémentaires qui assureraient un codage et une recherche automatique de l'information par une transformation univoque de tout fichier de mots d'une langue en un nombre choisi d'adresses avec codes d'égales longueurs. Ce problème est résolu-à l'aide d'un dispositif de formation de codes d'adresse d'information, qui comporte, mis en série, un clavier d'entrée d'information relié à un bloc d'affichage d'information, un codeur de réunion d'éléments d'information en groupes équiprobables, relié électriquement à un bloc d'affichage du code d'adresse, ainsi qu'un bloc de consigne de la séquence de codes d'élé- ments d'information et et de la longueur du code d'adresse avec un nombre "n" d'éléments d'information, relié au clavier d'entrée de l'information, ledit dispositif de formation de codes adresse étant, conformément à l'invention, carac- térisé eh ce qu'il comporte en plus un bloc d'élaboration du code d'adresse d'information dont n entrées sont reliées à n sorties du bloc de consigne de la séquence de codes d'éléments d'information et de la longueur du code d'adresse et m entrées sont reliées à m sorties du codeur de réunion d'éléments d'inforiiïation en groupes équiprobables, une sortie est reliée au bloc d'affichage du code d'adresse et m+n-1 sorties sont les sorties du dispositif, et son autre entrée, ainsi que des entrées du bloc d'affichage d'information, du bloc de consigne de la séquence de codes d'éléments d'in- formation et de la longueur du code d'adresse et du bloc d'affichage du code d'adresse sont réunies en un point de connexion et forment l'entrée du dispositif. Il est utile que dans le dispositif proposé le bloc d'élaboration du code adresse d'information comporte : eux, circuits d'addition modulo deux, à entrée de chaque ème m+n-3 circuit d'addition modulo deux étant branché l'un des La présente invention transforme l'information conformément aux lois statistiques, ce qui permet de former le code d'information de n'importe quelle langue ou quel langage artificiel avec répartition statistique connue des éléments d'information (par exemple, caractères, mots, etc). En outre, le présent dispositif transforme l'information introduite en codes d'adresses de longueur choisie au préalable, ce qui élève l'efficacité d'utilisation des pé riphériques auquel le dispositif considéré est relié. L'invention ressortira mieux de la description suivante d'un exemple de réalisation non limitatif illustré schématiquement sur les dessins annexés dans lesquels - La figure 1 représente le schéma synoptique d'un dispositif de formation de codes d'adresse d'information, selon l'invention - La figure 2 représente le schéma fonctionnel d'un bloc d'élaboration du code d'adresse d'information, selon l'invention - La figure 3 représente le schéma fonctionnel d'un bloc d'élaboration du code d'adresse d'information avec quatre groupes de circuits de coincidence, à raison de trois circuits de coincidence dans chaque groupe, selon l'invention; - La figure 4 représente le schéma fonctionnel d'un clavier d'entrée d'information ;; - La figure 5 représente le schéma fonctionnel d'un codeur de réunion d'éléments d'information en groupes équiprobables. Le dispositif proposé de formation de codes d'adresse d'information va maintenant être décrit, uniquement à titre d'illustration, dans son application à l'obtention de codes d'adresse de mots de la langue russe. Le dispositif de formation des codes d'adresse d'information comporte un clavier d'entrée d'information 1 (figure 1) à une entrée 2 duquel est relié un bloc 3 de consigne de la séquence de codes d'éléments d'information et de la longueur du code d'adresse, tandis qu'à un groupe de sorties 4 est relié un codeur 5 de réunion d'éléments d'information en groupes équiprobables, et qu'à un groupe de sorties 6 est raccordé un bloc d'affichage d'information 7. Une entrée 8 du bloc 3 est branchée sur le codeur 5. Sur m sorties 9 du codeur 5 et sur n sorties 10 du bloc 3 est branché un bloc Il d'élaboration du code d'adresse d'information. Sur une sortie 12 du bloc Il est branché un bloc d'affichage de code d'adresse 13.Des entrées 14, 15, 16, 17 des blocs 7, 3, 13 et 11, respectivement, sont réunies en un point de connexion 18 et forment une entrée 19. du dispositif. Un groupe de m+n-1 sorties 20 du bloc Il constituent les sorties du dispositif. Le bloc Il (figure 2) d'élaboration du code d'adresse d'information comporte m+n-1 circuits d'addition modulo deux 21, se présentant sous la-forme de bascules (dans ce qui suit, la bascule 21). Sur l'entrée d'inversion 22 de chacune des (m+n-3) bascules 21 est branché l'un des (men-3) circuits WOU" 23. Le nombre d'entrées de l'un des (m+n-3) circuits "OU" 23 varie suivant la série de nombres naturels à partir du nombre minimal d'entrées 24 égal à deux jusqu'au nombre maximal d'entrées 25 égal à m. Des entrées 26 des bascules 21 sont réunies et forment une entrée 17 du bloc 11. Le bloc Il comporte également m.n circuits de coincidence 27 placés en série. Les circuits de coincidence 27 sont répartis en n groupes 28 placés n série de-circuits de coincidence 27; à raison-de m circuits de coincidence 27 placés en série dans chaque groupe 28. Chaque circuit "OU" 23 est branché sur l'un des circuits 27 des groupes 28 voisins, sauf les deux circuits de coincidence 27 extre'4mes, qui sont branchés sur des entrées 29 des deux dernières des m+n-1 bascules 21. Des entrées 30 des circuits de cofncidence 27 homonymes sont réunies entre elles. Des entrées 31 de tous les circuits de cotncidence 27 de chaque groupe 28 sont réunies entre elles. Sur la figure 3 est représentée une variante d'exécution du dispositif de formation de codes d'adresse d'information avec quatre groupes 28 de circuits de coincidence 27, chaque groupe 27 contenant trois circuits de coincidence 27, c'est-à-dire que n est ici égal à quatre et m est égal à trois. Le clavier d'entrée d'information 1 (figure 4) comporte des touches 32. Certaines connexions des touches 32 sont branchées sur un bus 33. Sur le bus 33 est branché ut élément de commutation 34 dont une entrée de commande 35 est l'entrée 2 du clavier 1. Autres connexions des touches 32 sont simultanément les sorties 6 et 4 du clavier 1. Le codeur 5 (figure 5) de réunion des éléments d'information en groupes équiprobables comporte des circuits "OU" 36 dont des entrées 37 sont réunies aux sorties 4 (figure ?) du clavier 1, et des circuits "OU" 38 (figure 5) dont des entrées 39 sont reliées aux sorties respectives des circuits "OU" 36. Les sorties des circuits "OU" 38, sur lesquelles sont branchées des entrées 40 d'un circuit "OU" 41, sont les sorties 9 du codeur 5. Le circuit "OU" 41 a une sortie 42. Le dispositif deformation des codes d'adresse d'information fonctionne de la façon suivante. L'information, par exemple, sous la forme de mots de la langue russe, est introduite lettre par lettre à l'aide du clavier d'entrée d'information 1 (figure 1). A partir des sorties 4 du clavier 1, cette information arrive dans le codeur 5 de réunion d'éléments d'information en groupes équiprobables. En même temps, les sorties 6 envoient cette information dans le bloc d'affichage d'information 7, afin d'assurer un contrôle visuel. Le codeur 5 réunit successivement l'information en groupes équiprobables et codifie ensuite ces groupes. En outre, le codeur 5 forme, lorsque on enfonce une touche 32 (figure 4) du clavier 1 (figure 1), -un signal qui attaque l'entrée 8 du bloc 3 de consigne de la séquence de codes d'éléments d'information et de la longueur du code d'adresse. En tant que bloc 3 on peut utiliser un compteur avec un signal de sortie en code décimal. Lorsque l'entrée 8 du bloc 3 est attaquée par des signaux fournis par le codeur 5, ses n sorties 10 produisent successivement un signal à partir de la première sortie. Ces signaux arrivent dans le bloc Il d'élaboration du code d'adresse d'information. A partir de m sorties 9 du codeur 5 arrivent dans le bloc Il d'élaboration du code d'adresse de ltinformation les codes de groupes de m bits des éléments d'information- introduits. Ces codes de groupes ainsi que les signaux fournis par le bloc 3, sonttransformés par le bloc Il en code d'adresse du mot. Après l'introduction de n éléments d'information, le bloc 3 envoie un signal à travers l'entrée 2 du clavier I sur l'entrée 35 (figure 4) de l'élément de commutation 34.L'élément de commutation 34 fonctionne, le bus 33 se trouve privé de courant et les touches 32 cessent de fournir les signaux par les sorties 4 et 6 du clavier 1. Dans ce cas, les signaux sur les nouveaux éléments d'information cessent d'arriver dans le codeur 5 et, par conséquent, le code d'adresse d'information ne se forme plus. Ce code est fourni par m+n-1 sorties 20 et est appliqué aux périphériques (ne sont pas montrés sur les dessins), et par la sortie 12 il passe au bloc 13 d'affichage visuel de l'adresse d'information. Lorsque le code d'adresse d1infor- mation est formé et envoyé aux périphériquesJ un signal de remise àzéro passe à travers l'entrée 19 du dispositif pour attaquer les entrées 14, 15, 16; 17 des blocs 7, 3, 13, 11, respectivement, ensuite le code d'adresse du mot suivant peut être formé. le bloc Il d'élaboration du code d'adresse d'infor- mation élabore des codes d'égale longueur pour tout mot d'une langue ou d'un langage artificiel, le nombre total d'adresses étant égal à 2m+n-1, et si le nombre de mots est grand et est supérieur d'un ou deux ordres au nombre d'adresses, chaque adresse est attribuée par ce dispositif à un nombre approximativement égal de mots. Ceci est obtenu de la façon suivante. Le bloc 11 forme les adresses en codes de groupes d'éléments d'information et ces éléments sontformés par branchement des entrées 37 (figure 5) des circuits "OU" 36. du codeur 5 sur les sorties respectives 4 du clavier 1 (figure 4). L'une des répartitions possibles des lettres du russe en groupes est le suivant : (#, #, #, #); (#, #, #, #, #); (#, #, #, #, x); (#, #, #, #, #); (e, ë, k, p); (#, o, #,#, #); (a, #, H, #, #); Les lois statistiques de répartition des lettres sont connues pour toutes les langues modernes évoluées. La répartition des lettres en groupes doit être particulière pour chaque langue, donc pour chaque langue le codeur 5 (figure 1) sera relié aux sorties 4 correspondants du clavier 1.Lorsqu'on utilise le dispositif de formation de codes d'adresse d'information simultanément pour plusieurs langues avec différentes répartitions statistiques des lettres, on doit prévoir dans le codeur 5 une possibilité de commutation des entrées 37 (figure 5) des circuits "OU" 36 du codeur 5. Les circuits "OU" 38 du codeur 5 permettent le codage des signaux arrivant depuis les sorties des circuits "OU" 36 en m bits par branchement des entrées 39 des circuits "OU" 38 sur les sorties des circuits "OU" 36 respectifs. Par branchement des entrées 40 du circuit "OU" 41 sur les sorties de tous les circuits OU 38 se trouve réalisée la formation du signal à la sortie 42 lorsqu'un signal attaque l'une quelconque des entrées 39 des circuits "OU"38;ce signal venant de la sortie 42 attaque l'entrée. 8 (figure 1) du bloc 3 et assure le fonctionnement de ce dernier. Lors de la formation d'adresses d'égale longueur par le bloc 11, il est nécessaire de prendre en considérationle code du groupe de m bits d'un élément d'information introduit et la séquence d'entrée de chaque élément parmi n éléments d'information. Ceci est réalisé de la façon suivante. Dans le bloc 11, les signaux attaquent les entrées 31 (figure 2) des circuits de coincidence 27 de l'un des n. groupes 28 des circuits de coincidence 27. En même temps, les signaux fournis par les sorties 9 (figure 1) du codeur 5 attaquent les entrées 30 (figure 2) de tous les m.n circuits de coincidence 27. Depuis les sorties des circuits de coincidence 27 les signaux passent directement aux entrées d'inversion 29 des bascules 21, tandis que les entrées d'inversion 22 des bascules 21 sont attaquées par les signaux passant par le circuit "out 23. Lorsque le signal attaque l'entrée d'in- version 29 ou 22 des bascules 21, ces dernières changent d'état, ce qui peut avoir lieu de O à m fois durant l'in troauction d'un mot en fonction des valeurs des codes arrivant depuis le codeur 5. Il est possible un fonctionnement simultané de m bascules 21 parmi le nombre total égal à m+n-1.En cas de nombre pair de signaux délivrés par le bloc 5 sur les entrées d'inversion 22 ou 29 des bascules 21, les signaux aux sorties 20 vont correspondre aux signaux initiaux obtenus à l'aide du signal de remise à zéro attaquant les bascules 21 par l'entrée 26. En cas de nombre impair de signaux délivrés par le bloc 5 sur les entrées d'inversion 22 ou 29 des bascules 21, les signaux aux sorties 20 auront des valeurs opposées. Ainsi, chaque bascule 21 réalise la fonction logique d'addition modulo deux, et cette fonction, en cas d'apparition équiprobable de O et de 1 dans les codes de groupes délivrés par le codeur 5, assure une apparition équiprobable de O et de I aux sorties 20 des bascules 21. Les nombres de circuits de coincidence 27, de circuits "OU" 23, de circuits d'addition modulo deux, ces derniers se présentant sous la forme de bascules 21, est déterminé à partir d'un nombre d'adresses égal à 2m711-1 , et sont reliés entre eux ainsi qu'au nombre total d'entrées 24, 25 de circuits OU 23 par la relation suivante - nombre de bascules 21 : m+n-1 - nombre de circuits "OU" 23 : m+n-3 - nombre total d'entrées de circuits "OU" 23 : m.n-2; - nombre de circuits de concidence 27 : m.n. La présente invention est caractérisi par un certain effet technico-économique L'utilisation d'un bloc supplémentaire d'élaboration du code d'adresse d'information permet de codifier automatiquement un nombre pratiquement illimité-de mots d'une langue ce qui ouvre des possihi1ités de création, par exemple, des dictionnaires automatiques avec extraction rapide du mot désiré, ou des systèmes de recherche de l'information avec extraction de l'information d'après les indices statistiques. En outre, la transformation de l'information en codes d'adresse d'égale longueur permet d'élever de quelques unités le taux d'utilisationten ,0)de la mémoire des périphériques, ce qui peut donner une économie notable en cas d'utilisation desgrands systèmes de recherche de l'information. Bien entendu, l'invention n'est nullement limitée au mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons, si celles-ci sont exécutées suivant son esprit et mises en oeuvre dans le cadre des revendications qui suivent. R E V E N D I C A T I O N S -:-:-:-:-:-:-:-:-:-:-:-:-:- 1. - Dispositif de formation de codes d'adresse dtinformation, du type comportant, relié; entre eux en série, un clavier d'entrée dtinformation relié à un bloc d'affichage dtinformation, un codeur de réunion d'éléments d'information en groupes équiprobables, relié électriquement à un bloc d'affichage du code d'adresse, ainsi qu'un bloc de consigne de la séquence de codes d'éléments d'information et de la longueur du code d'adresse avec un nombre "n" d'éléments d'information, relié au clavier d'entrée dlin- formation, ledit dispositif de formation de codes d'adresses d'information étant caractérisé en ce qu'il comporte un bloc d'élaboration du code d'adresse d'information, dont n entrées sont reliées à n sorties du bloc de consigne de la séquence de codes d'éléments d'information et de la longueur du code d'adresse, et dont m entrées sont reliées à m sorties du codeur de répartition d'éléments d'information en groupes dquiprobables, une sortie est reliée au bloc d'affichage du code d'adresse, et m+n-1 sorties sont les sorties du dispositif, tandis que son autre entrée, ainsi que les entrées du bloc d'affichage dtinformation, du bloc de consigne de la séquence de codes d'éléments d'information et de la longueur du code d'adresse et du bloc d'affichage du code d'adresse sont réunies en un point de connexion et forment l'entrée du dispositif. 2. - Dispositif selon la revendication I,- caractérisé en ce que le bloc d'élaboration du code tion comprend m+n-1 circuits d'addition modulo deux, alors que l'entrée de chaque (m+n-3ème) circuit d'addition modulo deux est branchée sur l'un des (men-3) circuits "OU", chaque circuit d'addition modulo deux comportant des circuits "OU" à partir des circuits "OU" avec un nombre minimal d'entrées, égal à deux, jusqu'aux circuits "OU" avec un nombre maximal d'entrées, égal à m, et m.n circuits de coincidence disposés en série, répartis en n groupes, disposés en série, de circuits de coincidence, chaque groupe comportant m circuits de coincidence disposés en série, chaque circuit "OU" étant branché sur l'un des circuits de coincidence, en commençant par le deuxième et en finissant par l'avant-dernier, se trouvant dans les groupes voisins de circuits de coincidence, et les premier et dernier circuits de coincidence sont branchés sur les entrées des deux derniers circuits des (men-1) circuits d'addition modulo deux, certaines des entrées des circuits de cofncidence, homonymes entre elles, de chacun des n groupes de circuits de coincidence étant réunies entre elles et reliées à l'une des m sorties du codeur de répartition d'éléments d'information en groupes équiprobables, et d'autres entrées de tous les circuits de colncidence de chaque groupe de circuits de cotncidence étant réunies entre elles et reliées à l'une des n sorties du bloc de consigne de ia séquence de codes d'éléments d'information et de la longueur du code d'adresse.