Brevet FR2408217A1 — publié le 19790601

La présente invention concerne un circuit intégré et son procédé de réalisation. Il a déjà été proposé de réaliser des circuits intégrés par dépit sélectif et diffusion de couches de matières de types différents de polarité sur un substrat de matière semi-conductrice monocristalline. Le type de polarité d'un cristal ou d'une couche est déterminé par une opération de dopage avec des impuretés appropriées. Selon un procédé particulièrement connu, une couche encastrée d'un type prédéterminé de polarité est formée par la diffusion d'une matière de ce type dans un substrat de polarité opposée, suivie par le dépit sur la couche diffusée d'une couche épitaxiale de mbme type de polarité que le substrat. La couche épitaxiale reçoit ensuite par diffusion un anneau de dopant du mtme type que la couche encastrée, pour enfermer la région oo cuvée par cette couche et former un îlot isolé dans lequel des diffusions-d1impuretés déterminées sont produites pour former des électrodes et réaliser par exemple un transistor. Plusieurs de ces îlots sont généralement formés dans un corps composite constitué par le substrat recouvert par sa couche épitaxiale. En particulier, et en appliquant ce procédé, le noyau de chaque îlot dans la paroi annulaire qui L'entoure possède le meme type de polarité que le reste de la couche épitaxiale, et les électrodes formées dans ce noyau sont peu profondes par rapport à l'épaisseur de la couche épitaxiale.Les caractéristiques des transistors ainsi réalisés, en ce qui concerne les performances à grande vitesse, dépendent dans une large mesure de facteurs tels que la largeur de la base qui, 8 son tour, d4- pend par exemple de l'épaisseur réelle de la couche 4pitaxiale à l'intérieur de la paroi qui ltentoure, et il s'est avéré que les transistors réalisés selon le procédé décrit ci-dessus possèdent des performances à grande vitesse qui sont inférieures à celles des transistors réalisés selon d'autres procédés. L'invention a donc pour objet de permettre la réalisatson de transistors dont les -performances à grande vitesse sont am6- liorées. Selon un aspect de ltinvention, un procédé de réalisation d'un circuit intégré consiste essentiellement à former une pre mière région d'un premier type de polarité dans une position prédéterminée d'un substrat d'un second tvpe opposé de polarité en diffusant une première impureté du premier type de polarité à travers un masque jusqu'à une profondeur prédéterminée de pénétration, à diffuser à une moindre profondeur de pénétration, une seconde impureté du premier type de polarité dont le coefficient de diffusion est supérieur à celui de la première impureté, dans la région du substrat dans laquelle la première impureté a été diffusée; à déposer une couche épitaxiale du second type de polarité sur le substrat pour encastrer la première région; et, dans une autre opération de diffusion, à faire diffuser la seconde impureté du substrat dans la couche épitaxiale pour former une seconde région recouvrant la première. La concentration en dopant de la seconde région est de préférence inférieure à celle de la première région. L'autre opération de diffusion peut autre poursuivie pour permettre une pénétration complète de la coti he épitaxiale et former ainsi des ilots du premier type de polarité dans un corps composite du second type da polarité; ce corps composite est constitué par le substrat et sa couche épitaxiale qui le recouvre, entourant complètement chaque îlot de tous les cotés, à l'exception de la face exposée à la couche épitaxiale.Plusieurs premières régions peuvent entre formées dans un substrat continu à travers des fenêtres correspondantes dlun masque communs et dans ce cas, les fenêtres peuvent avoir des épaisseurs différentes pour permettre le passage sélectif de la seconde impureté dans certaines seulement d'entre elles. Selon un autre aspect, l'invention concerne un procédé de réalisation d'un circuit intégré comprenant une première région encastrée dlun premier type prédéterminé de polarité, en formant initialement la première région par diffusion d'une impureté du premier type de polarité dans un substrat d'un second type opposé de polarité, en déposant ensuite une couche epitaxiale du second type de polarité sur la surface du substrat pour encastrer la première région, et en formant des éléments de circuit peu profonds constitués par des zones de types différents de polarité à la surface exposée de la couche épitaxiale recouvrant la première région encastrée; ce procédé consiste essentiellement à former, après la formation de la première région, une seconde région du premier type de polarité dans la région du substrat où la première région est établie, et å faire crottre ensuite la seconde région par diffusion Jusqu1# une profondeur de pénétration prédéterminée dans la région de la couche épitaxiale recouvrant la première région, de manière à convertir une partie au moins de la couche épitaxiale voisine de la première région dans le premier type de polarité, dans la surface recouvrant la première région; ce procédé peut également consister, avant la formation des éléments de circuit peu profonds à former des parois isolantes du premier type de polarité dans la couche épitaxiale autour de la périphérie de la première région encastrée pour laisser un îlot du second type de polarité à l'intérieur de ces parois, limité à la couche épitaxiale recouvrant la région encastrée, les éléments de circuit peu profonds étant formés à la surface de 1' îlot. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de plusieurs exemples de réalisation et en se révérant au dessin annexé sur lequel La figure 1 illustre les phases d'un procédé de réalisés tion d'un élément de circuit intégré connu. la figure 2 illustre des phases d'un procédé perfectionné de réalisation d'un élément de circuit intégré, la figure 3 illustre une variante d'une phase du procédé de la figure 2, et les figures 4 et 5 illustrent des variantes d'autres phases du procédé. La figure l illustre donc le procédé de réalisation d'un élément de circuit intégré qui sera maintenant décrit an tail, les différentes phases de ce procédé étant illustrées de a à d. Il est bien entendu que les dimensions apparaissant sur les figures sont très exagérées dans un but de clarté, pour illustrer les dispositions relatives et, par exemple, les différentes couches qui seront décrites mesurent en pratique quelques microns. Le procédé impose une plaquette 1 en cristal de ailicit- réalisée de la manière habituelle. La plaquette 1 est dopée pendant la fabrication pour autre du type de polarité P par 1' incorporation d'un dopant approprié, d'une manière bien connue. La plaquette 1 forme le substrat de l'élément et elle est recouverte d'un masque d'oxyde 2 initlalèment non dopé avec des fen#tres 3 pour localiser le dépit ou la diffusion des couches qui seront ensuite appliquées.L'expression "initiale- ment non dopé n est utilisée dans la présente description pour désigner un masque qui, au dioment de son application sur le substrat 17 ne contient aucune matière pouvant affecter la pola rité du substrat et susceptible de migrer dans ce dernier pen dant les opérations suivantes. Les fenatres 3 peuvent autre des ouvertures ou des régions de la couche d'oxyde dans lesquelles l'épaisseur est réduite. Une couche de matière contenant un dopant est appliquée sur le masque d'oxyde 2 et peut consister par exemple en un oxyde de l'impureté voulue. Dans l'exemple présent, le dopant utilisé est de 11 arsenic et, après l'application de la couche support de dopant, une opération classique de diffusion est exé cutée pour que le dopant diffuse dans le masque 2 initialement non dopé, en formant une région 4 sous la fenêtre 3 dans laquelle la plaquette de silicium est dopée par de l'arsenic afin que son type de polarité soit changé an N+. Il faut noter que le choix du dopant est imposé par le type voulu de polarité à produire dans la région dans laquelle le dopant est introduit et également par les taux relatifs de diffusion des dopante qui produisent -le mexe type de polarité.Dans le présent cas, l'arsenic est choisi parcs que sa diffusion est relatiyement lente. Llanti- moine par exemple est une autre matière dont le taux de diffu- sion est comparable et qui pourrait produire le type voulu de polarité, de sorte qu'il pourrait titre utilisé en variante. La figure 1 montre en a la distribution de la région 4 du type Ns à l'intérieur de la plaquette l sous la fenttre 3 du masque 2 à la fin de cette opération de diffusion. Pendant les phases suivantes. le masque d' oxyde 2 est éli- miné et une couche de silicium du type P est déposée de manière épitaxiale sur la plaquette 1. Cette opération est conduite à une température élevée et, pendant sa durée, l'impureté de la région Nl diffuse vers le haut dans la couche épitaxiale 5, pen dånt sa croissance. Le choix d'un dopant à diffusion lente as sure que la pénétration de la couche épitaxiale 5 par le dopant N+ est-îimitéeà une zone inférieure 6 contre la couche 4, de aorte que la région N+ se trouve maintenant encastrée dans la couche épitaxiale 5, comme le montre la figure 1, an b. La figure 7 montre en c la fin de la phase suivante du procédé. Pendant cette phase, un dopant de diffusion relative ment rapide est diffusé à travers un second masque d'oxyde initialement non dopé, non représenté, appliqué sur la surface de la couche épitaxiale 5. Ce second masque d'oxyde comporte des fenêtres annulaires positionnées de manière à entourer la couche encastrée 4, 6 du type N+, de manière que le nouveaU dopant, choisi pour produire un type de polarité N+ diffuse à travers la couche épitaxiale, pour rencontrer la couche en castrée Ns et former un collier 7 de polarité N+ entourant entièrement la couche encastrée. Le dopant utilisé pour ce collier annulaire est par exemple du phosphore qui possède les caractéristiques nécessaires de vitesse de diffusion et de polarité.Ainsi, le résultat des opérations constituant cette phase est la formation d'îlots 8 dans la couche épitaxiale 5 du type P, entièrement entourés par les parois 7 du type N+ et avec chacun une région encastrée N+ 4,6 formant une base. L'îlot 8 lui-meme est alors un noyau isolé de la couche du type P. Pour former des transistors, dans ce cas des transistors NPN, chaque îlot est soumis à d'autres opérations de diffusion dont il résulte la structure représentée en d sur la figure 1. Une diffusion peu profonde du type P est effectuée, en utili sant par exemple du bore comme dopant, pour produire une base 9 du type P+ et une diffusion encore moins profonde du type N+ avec du phosphore comme dopant produit un émetteur 10 N+. La figure l montre en d la disposition de ces régions 9 et 10 de base et d'émetteur, la base 9 étant représentée en pointil lé5. La paroi 7 du type N+ établit la connexion extérieure d'un collecteur qui comprend cette paroi 7 et la région encastrée 4. il est également bien entendu que la base du composant com- prend le noyau 8 de l'.i-lot ainsi que l'électrode 9. il s'est avéré que les performances à grande vitesse deso transistors réalisés dans des circuits intégrés de la manière décrite ci-dessus sont limitées, comparativement à des tran sistors bipolaires courante, par exemple. Ainsi, il est apparu que la largeur de a base est un facteur importantpcur déter- mine la réponse en haute fréquence des transistors. Selon l-invent.ot, le procédé décrit ci-dessus est modifié pour pro- duire un meilleur élément de circuit dont la réponse à haute fréquence est améliorée. Les phases .initiales de raalisatian du composant sont similaires en ce que, comme le montre la figure 2 en a, un masque d' oxyde 22 non dopé est formé sur la surface d'une plaquette de silicium 21 du type P, le masque 22 comportant des fenatres 23 permettant le dépbt et la diffusion ultérieure d'arsenic comte dopant N+ pour former des régions 24 sous les fenêtres 23. Â cette phase, le composant partiellement réalisé ressemble à celui représenté en a sur la figure 1. Une autre phase illustrée en b sur la figure 2 consiste à former une couche 25 contenant du phosphore comme dopant sur le masque 22, et sous une épaisseur soigneusement contrtlée. L'ensemble revêtu de phosphore est ensuite soumis à une opération de diffusion à haute température pendant laquelle le phosphore diffuse vers le bas, comme le montre la figure 2 en c, la partie de la couche 25 se trouvant sur les fenêtres 23 traversant complètement le masque 22 initialement non dopé pour pénétrer dans la partie supérieure de la couche 24 du type N+. Le masque 22 est proportionné de manière que ltépaisseur des fenttres 23 soit suffisamment réduite pour permettre la diffusion du phosphore 26 jusqu'à une profondeur prédéterminée dans la région 24 du type N+, mais que le reste du masque soit suffisamment épais pour contenir le dopant diffuse et interdire toute autre diffusion dans la plaquette 21.La limite du phosphore diffusé est indiquée par le trait pointillé 27 sur les figures. Il est bien entendu que l'utilisation du phosphore dans cette seconde opération de diffusion assure# en raison de son coefficient de diffusion par rapport à celui de l'arsenic, qu'il diffuse dans la surface de la plaquette 21 sans que les dimen sions de la région 24 du type N+ changent de façon substantielle. Le masque-dgoxyde 22 est ensuite éliminé de la plaquette 21 et une couche épitaxiale 25 du type P est déposée sur la plaquette 21 pour encastrer la région 24 avec son dopant de phosphore . Une autre opération de diffusion est ensuite appliquée pour obtenir la disposition représentée en d sur la figure 2. Il faut noter que cette opération de diffusion est poursuivie pendant un temps suffisant pour que le phosphore 26diffuse complètement à travers la couche épitaxiale 28. in mtme temps, la région encastrée 24 diffuse également vers le haut d'une courte distance dans la couche épitaxiale 28, ce dont il r~- sulte que les deux régions 24 et 2o se chevauchent dans une zone 29 à la jonction de la plaquette avec la couche épitaxiale 2#, coinoidant avec la position de la couche encastrée 24.Il résulte de cette opération de diffusion que la partie de la couche épitaxiale 28 recouvrant immédiatement la région encastrée 24 est recouverte par le dopant de phosphore du type N, la teneur en phosphore étant choisie de manière à convertir la partie inférieure de la couche épitaxiale pour que sa rési.- tivité soit environ 5 Ohms/cm. Au cours de 11 opération suivante, illustrée en e sur la figure 2, une paroi annulaire isolante 30 du type N+ est forme par diffusion à travers un autre masque d'oxyde initialement non dopé avec des fenttres annulaires, dans une opération si# laire à celle déjà décrite en regard de la figure 1 en o. Mal dans ce cas, les ilots formés par la paroi isolante 30 contiennent des noyaux constitués par une matière 26 du type N et sont séparés du reste de la couche épitaxiale 2o du type P. La réalisation des régions de base et d'émetteur répond étroitement à celle déjà décrite et les phases finales sont représentées en f sur la figure 2. Dans ce cas1 étant donné que le noyau 26 de l'îlot est du type N, la diffusion de base 31 est faite de manière à occuper pratiquement toute la surfo supérieure du noyau et la diffusion, utilisant par exemple du bore comme dopant pour obtenir la polarité P+, est contr#lée de manière à obtenir une profondeur de pénétration prdétermin**. Une région 32 du type N+ est ensuite diffusée dans cette région de base pour former l'émetteur. Ce procédé conduit à une structure dans laquelle la dSffu- sion de base 31 rencontre la diffusion 26 de type N dans la couche épitaxiale. Le contrble soigneux des diffusions N et P dans le noyau des îlots à l'intérieur des parois isolantes 30. stapprochant des conditions de la région de collecteur d'un transistor NPN courant, permet de mieux contrtler la largeur de base, et les performances à grande vitesse de l'élément de circuit intégré peuvent ainsi Autre considérablement amlio- rées. Il apparait que le perfectionnement décrit ci-dessus r4- side dans la diffusion d'un dopant supplémentaire N à diffusion relativement rapide dans la surface exposée de la couche 24 avant que cette couche soit encastrée par la couche épitaxiale. Il est apparu que des transistors réalisés de cette manière ont une largeur de bande plus élevée que ceux réalisés par le procédé non amélioré, tandis que ces derniers possèdent généralement un gain inverse plus élevé, une plus faible charge emmagasinée par le collecteur et une plus faible capacité collecteur-base. Il peut donc Autre souhaitable dans certaines circonstances de fabriquer les deux types de transistor sur une mtme plaquette de silicium. Dans ces conditions, le masque d'oxyde initialement non dopé, utilisé pour contrtler la diffusion du dopant supplémentaire peut comporter des fenatres à des profondeurs différentes, comme le montre par exemple la figure 3, selon laquelle la plaquette de silicium 21 porte deux couches 24, 24 formées par dépit à travers les fenêtres 23 et 23' d'un masque 22. L1épais- seur des fenêtres 23 et 23' est réglée de manière que pendant la diffusion du dopant supplémentaire, ce dernier peut traverser la fenêtre 23 plus mince pour pénétrer dans la couche 24 sous Jacente1 comme l'indique la limite 27, mais ne peut traverser complètement la fenêtre 23', de sorte que la couche 24' sous- Jacente ne reçoit pas le dopant supplémentaire. Il faut également noter que le contrtle de l'épaisseur des fenêtres 23 du masque 22 permet de régler la profondeur de pénétration du dopant sup plémentaire et aide par conséquent le réglage de la quantité de dopant disponible pour la diffusion suivante. Le masque dioxyde peut autre réalisé par deux ou plusieurs opérations de masquage et de dépit. La descriptlon faite ci-dessus mentionne la formation de parois isolantes 30, comme le montre par exemple la figure 2 en e pour former les limites des îlots élémentaires dans la couche épitaxiale 28. La figure 4 illustre un autre moyen-de produire des îlots du type N, selon lequel un dopant supplémentaire est introduit pour former une région homogène 32 du type N sur toute la couche épitaxiale 28, depuis sa surface jusqu'à cnle zone 33 de recouvrement dans laquelle la région 24 du type N+ diffuse du substrat 21 vers la couche 22. Un îlot formé de cette manière augmente la tension d' amorçage avec le substrat et réduit la capacité collecteur-hase. Cela permet de former des diodes à barrière de Schottky par exemple lorsque du silicium du type N est utilisé comme base. Au lieu d'additionner le phosphore dans. une opération de diffusion séparée après que la couche 24 a été diffusée dans la plaquette de silicium 21, comme cela est décrit en regard de la figure 2 en c, il peut Autre additionne pendant l'opération de diffusion d'arsenic qui forme réellement la région 24. Dans ce cas, et comme le montre la figure 5, en raison de la diffé- rence des coefficients de diffusion de l'arsenic et du phosphore, la diffusion combinée produit une région 34 de silicium légèrement dopé en phosphore entourant la région 24 de la plaquette de silicium. Cela peut avoir pour effet de réduire la capacité entre le silicium 21 du type P et la région 24 du type N dopé d'arsenic et d'augmenter la tension d'amorçage. La description faite ci-dessus supposait comme point de départ une plaquette de silicium du type P et des éléments se1i# conducteurs formés sous forme de composants NPN isolée dans un substrat du type P. Il est évident que des composant de polarités opposées peuvent être formés dtune manière similaire en utilisant des dopants de polarités opposées, pourvu que les coofficlients de diffusion différentielle de ces dopants soient liés de la manière décrite. Il est également bien entendu que dans la description qui précède, le sens de dépôt et de diffusion, par exemple "au-dessous" et "au-dessus" ou "vers le haut" et "vers le basu se rapporte aux directions respectives vues sur les figures et n'ont pas pour but d'indiquer positivement des directions r4- elles dans un composant réalisé en pratique. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux procédés décrits et illustrés à titre d'exemple nullement limitatif sans sortir du cadre de l'invention. R E V E N D I C A T I O N S 1. Procédé de réalisation d'un circuit intégré consistant essentiellement à appliquer un masque sur un substrat d'un type prédéterminé de polarité, ce masque.comportant au moins une fenêtre qui définit une zone à la surface du substrat, à déposer sur le masque une couche contenant une impureté de dopage, à faire diffuser dans le substrat, par une fenêtre du masque, au cours d'une opération de diffusion, l'impureté de dopage jusque dans une région sous-jacente du substrat, à éliminer le masque du substrat, à déposer sur le substrat une couche épitaxiale, puis, au cours d'une autre opération de diffusion, à faire diffuser du substrat dans la couche épitaxiale ladite impureté, le procédé étant caractérisé en ce qu'une première impureté de dopage du type de polarité opposé à celui du substrat est diffusée dans le substrat jusqu'à une profondeur prédéterminée, en ce qu'une seconde impureté de dopage, qui est dudit type de polarité opposé et dont le coefficient de diffusion est supérieur à celui de la première impureté, est également diffusée dans la même région du substrat jusqu'# une moindre profondeur de pénétration, et en ce que ladite autre opération de diffusion est maintenue suffisamment longtemps pour que la seconde impureté forme dans la couche épitaxiale une seconde région audessus de la région contenant la première impureté. 2. Procédé selon la revendication 1, caractérisé en ce que ladite seconde impureté de dopage est choisie de manière à obtenir, dans la seconde région, une concentration en dopant inférieure à celle de la première région. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que ladite autre opération de diffusion est poursuivie jusqu'à ce que la seconde impureté de dopage pénètre complètement la couche épitaxiale pour former un Plot dudit type de polarité opposé dans un corps composite dudit type de polarité prédéterminé, le corps composite constitué par le substrat et la couche épitaxiale qui le recouvre entourant alors complètement l'plot sur tous les c8tés, à l'exception de la face exposée de la couche épitaxiale. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que plusieurs premières régions sont formées dans un substrat continu, le masque initialement non dopé comportant des fenêtres dans des positions qui correspondent aux zones dudit substrat dans lesquelles les régions doivent être formées, la seconde impureté de dopage étant diffusée à travers certaines au moins des fenetres. 5. Procédé selon la revendication 4, caractérisé en ce que le masque comporte des fenêtres dtépaisseurs différentes, les épaisseurs des fenêtres étant choisies de manière 'à permettre le passage de la seconde impureté de dopage dans les seules zones du substrat dans lesquelles les secondes régions doivent etre formées.