Brevet FR2405514A1 — publié le 19790504

L'invention se rapporte à un dispositif de traitement d'informations de processus, comprenant au moins une microcalculatrice à au moins une unité centrale de traitement et à éléments d'allocation pour la transmission des adresses, à éléments de mémorisation de programme pour la commande opérationnelle et à éléments de mémoire à accès sélectif et de mémoire tampon pour la conversion des informations, ladite microcalculatrice étant reliée à une interface d'échange des adresses et des données avec un systèmemaîtrede traitement de l'information.L'invention se rapporte par ailleurs à un dispositif de traitement d'informations de processus comprenant au moins une microcalculatrice reliée par une interface à au moins une source de données réglables (paramètres), mais constante en ce qui concerne le traitement de l'information, pour l'échange des adresses et des données. Lesdispositifs detraitement d'informations de processus du type tel que spécifié sont bien connus dans la technique antérieure et utilisés par exemple pour la commande et la régulation de déroulements de processus de types les plus divers. Les signaux délivrés par le processus et les informations qui en dérivent permettent d'exécuter de multiples opérations arithmétiques ou logiques différentes. L'unité centrale de traitement exécute les phases d'enchaînement proprement dites, mais en fonction d'une commande déterminée par des mémoires de programme. Celles-ci contiennent d'une part des sous-programmes fermés et d'autre part des programmes d'enchaî- nement directeurs selon la fonction d'ensemblevoulue.La programmation de ces mémoires selon l'enchaînement particulier représente dans l'état actuel de la technique un travail relativement compliqué et long, mais surtout qui échappe à l'utilisateur et pour lequel il faut utiliser en général des spécialistes. L'invention a donc pour objet un dispositif de traitement d'informations de processus qui se caractérise par la simplicité et la possibilité d'approche des programmes d'en chainement par l'utilisateur.Selon une particularité essentielle du dispositif de l'invention, il comprend au moins un premier module programmable d'allocation pour la sélection des adresses et informations devant être échangées entre la micro calculatrice et l'interface, ainsi qu'au moins un second module programmable d'allocation pour la détermination et l'affectation réciproque des adresses d'opérateur ainsi que de facteurs et de résultats et une adresse d'opérateur, au moins une adresse de facteur et une adresse de résultat forment dans le second module d'allocation au moins un élément fonctionnel par affectation réciproque fixe. Cette structure de la microcalculatrice permet de combiner les différents éléments fonctionnels de manière simple et claire selon la fonction voulue dont le genre est identifié par l'adresse de l'opérateur et les composantes le sont par les adresses de facteurs et de résultats à affectation fixe. I1 est par exemple possible de former des éléments fonctionnels qui correspondent à un additionneur, un commutateur ou aussi à des structures plus complexes telles que des régulateurs ou analogues. L'utilisateur peut ainsi procéder sans difficulté à la programmation pour la formation d'unités fonctionnelles plus élaborées - constituées d'une combinaison d'éléments fonctionnels - et il suffit ensuite de fixer les adresses et informations devant être échangées avec l'interface pour les entrées et sorties des mémoires. L'invention ouvre, par ailleurs, accessoirement la possibilité de mettre au point de manière simple et claire les paramètres qui sont nécessaires pratiquement pour tous les processus. Le dispositif correspondant selon l'invention comprend une source de paramètres comportant au moins une mé- moire à accès sélectif et à commande adressable d'entrée/sor ties un générateur d'adresses commandé par un compteur et un générateur d'informations commandé aussi par un compteur. Ainsi, les paramètres peuvent être identifiés facilement par manoeuvre plus ou moins longue ou aussi par télécommande des compteurs du générateur d'adresse et du générateur d'informations et il est aussi possible de modifier les données de ces paramètres. il est préférable d'utiliser des compteurs - décompteurs. L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels la figure 1 est un schéma fonctionnel repr~sen- tant le principe d'une microcalculatrice et de l'interface correspondante la figure 2 est un schéma fonctionnel représentant à titre d'exemple une unité fonctionnelle constituée d'un régulateur formé par des mémoires de programme ; et la figure 3 est un schéma fonctionnel illustrant le principe d'une source de paramètres ainsi que l'interface correspondante. La microcalculatrice MC représentée sur la figure 1 est connectée à une voie locale dite voie d'étage EBUS qui forme l'interface permettant l'échange d'informations avec un système martre, La voie locale comprend une ligne à plusieurs fils Ea de transmission des adresses, une ligne Eda de transmission des informations en code binaire provenant de sources analogiques ainsi qutune ligne Edb de transmission des informations binaires. Un coordinateur de voie non représenté envoie cycliquement la totalité des adresses utilisées sur la ligne Ea et le branchement en synchronisme d'émetteurs ou de récepteurs sur les lignes de transmission d'informations Eda et Edb donne 1' affectation aux informations correspondantes. il faut entendre dans le contexte particulier par le terme fladressesitoutes les caractéristiques se rapportant à des informations déterminées, donc, par exemple, les adresses d'identification d'emplacements de mémoire, les adresses d'identification d'informations parmi lesquelles il faut entendre dans le cas particulier en général les facteurs, paramètres et résultats d'opérations d'enchaînement, mais aussi les adresses d'identification d'opérations logiques ou arithmétiques. Des adresses préliminaires particulières ou des éléments spéciaux d'adresse identifient parmi les adresses apparaissant de manière cyclique le groupe qui est prévu pour la transmission d'informations à la voie locale. Un commutateur d'entrée-sortie EAS connecté à la ligne Ea détecte ces adresses préliminaires ou éléments d'adresse qui sont utilisés pour la commande de l'extractiondes info#rm#ations des mémo- ires RAM1 et RAM2. Les mémoires assurent l'entrée du reste des adresses, c'est-~Ù-dire reçoivent des lignes Eda et Edb des informations qui correspondent aux adresses présentes.Des mémoires programmables inaltérables EPROMI et EPROM2 détectent séparément pour les informations analogiques et les informations binaires les adresses présentes sur la ligne Ea et qui sont transférées - en général après transcodage - aux mémoires RAM1, RAM2 en vue de l'identification des informations présentes simultanément et plus particulièrement en vue de l'identification des informations par leur disposition dans les emplacements de mémoire, ces adresses pouvant aussi être entrées en mémoire avec ces informations pour la suite de l'identification. L'échange des informations entre la microcalculatrice et la voie locale s'effectue en deux cycles séparés, à savoir un premier cycle de réception de la voie et un cycle ultérieur de transmission à cette voie. L'échange des informations avec la voie locale EBUS a lieu lorsque les différents commutateurs des mémoires RAM1 et RAM2 qui sont sur les lignes de transmission des adresses et des informations sont à la position représentée, le commutateur d'entrée-sortie EAS commande dant les sorties et entrées des informations aux entrées correspondantes de commande WR des mémoires. Les commutateurs se trouvent à la position opposée à celle représentée pendant les intervalles de travail de la microcalculatrice et les mémoires RAM1 et RAM2 sont reliées à une voie interne d'adresses IBUSa et une voie interne d'informations IBUSd. Un commutateur auxi liaire US faisant partie du dispositif de commutation EAS connecte simultanément les entrées de commande WR des mémoires d'informations sur une connexion correspondante de l'unité centrale de traitement CPU et donc la succession des entrées et sorties peut s'effectuer à l'intérieur de la calculatrice. Une horloge TZ commande en phase les différents commutateurs en synchronisme avec les cycles d'échange avec les voies. Une mémoire à accès sélectif RAM3, une mémoire de sous-programme PROM ainsi qu'une mémoire de programme d'en chainement EPROM3 sont connectées en plus de l'unité centrale de traitement CPU aux voies internes IBUSa et IBUSd. Le traitement des informations s'effectue de manière qui n'a pas à être expliquéeen détail pendant l'intervalle de travail par extraction de ces informations identifiées par leurs adresses dans les mémoires correspondantes, enchatnement logique selon les instructionsrangéesdans lesmémoires PROMet EPROM, et par rangement temporaire ou analogue dans la mémoire à accès sélectif RAM3. La voie d'adressage interne IBUSa sélectionne pendant l'intervalle de travail de la microcalculatrice les emplacements de la mémoire d'enchaînement EPROM3 en séquence prédéterminée, par exemple dans la séquence naturelle des adresses des emplacements de la mémoire, ces emplacements donnant à la voie interne de transmission des informations IBUSd les caractéristiques correspondantes des opérateurs, facteurs, éventuellement paramètres et résultats, c'est-à-dire donc les adresses d'opérateurs et d'informations dans le sens particulier. La séquence sélectionnée des adresses de mémoire et les adresses correspondantes d'opérateurs et d'informations déterminent avec les informations même que contiennent les mémoires RAM1 et RAM2 le déroulement et la teneur du cycle de travail de la calculatrice.La séquence des emplacements de mémoire sélectionnés forme donc la succession des emplacements de la mémoire de programme d'enchaînement, chacune de ces successions étant affectée à un élément fonctionnel qui est identifié par son opérateur ou par l'adresse de ltopérateur. il peut donc s'agir1 par exemple, d'éléments sommateurs, différentiateurs ou intégrateurs dont chacun correspond à un unique opérateur qui est en général à plusieurs facteurs et un unique résultat. La combinaison d'une telle séquence d'emplacements de mémoire et l'affectation des différents emplacements de mémoire aux caractéristiques ou adresses voulues qui peuvent être comprises par l'unité centrale de traitement permettent donc de réaliser tout élément fonctionnel. Par ailleurs, le passage successif par les différents emplacements de mémorisation des éléments fonctionnels résulte en une unité fonctionnelle combinée correspondant à un circuit complexe. I1 est possible de réaliser de cette manière par exemple des unités fonctionnelles telles que des régulateurs ou analogues. La figure 2 représente à titre d'exemple la structure du programme d'un régulateur. Cette unité inclut six éléments fonctionnels dont chacun est caractérisé par son opérateur ou l'adresse de l'opérateur, à savoir un premier module sommateur R1 un premier module à paramètre P2, un intégrateur R3, un second module à paramètre P4, un multiplicateur R5 et un second module sommateur R6.Les symboles mentionnés occupent la place des adresses ou caractéristiques de l'opérateur correspondantes,c'est-à-'#irequi sont a' l'emplacement ll# .21, 31, 41, 51 ou 61 de la mémoire de programme d'enchaînement EPROM3 et qui sont extraites par sortie de l'adresse corres pondante de 1 'emplacement concerné de mémoirç.Chaque élément fonction- nel individuel est par ailleurs affecté à une séquence d'emplacements de mémoire, l'emplacement de mémoire occupé par l'adresse de l'opérateur étant toujours le premier de cette séquence et sa sortie déclenchant la séquence entière.Ainsi, la séquence d'emplacements de mémoire affectée à l'élément fonctionnel R1 (opérateur) comprend les adresses d'emplacements 11 à 15, les adresses Dll et D12 des facteurs d'entrée se trouvant en 12 et 13, l'adresse à contre-réaction de résultat E6 se trouvant en 14 et l'adresse de résultat El de l'unité se trouvant en 15. Donc, par exemple, des adresses de ré sultats d'autres éléments ou d'autres adresses de facteurs ou de paramètres déjà prévuesà l'intérieur de l'ensemble de l'unité peuvent se trouver aux emplacements de mémoire situés en aval de l'adresse de l'opérateur. Ainsi, la structure de l'allocation fixe des emplacements de mémoire aux adresses reflète aussi la structure de l'ensemble de l'unité fonctionnelle. L'occupation et l'affectation des autres emplacements de mémoire ressortent clairement de la figure 2, les adresses de facteurs étant désignées par D, les adresses de paramètres, par P et les adresses de résultats par E - chacune de ces références étant suivie par le numéro de l'élément fonc- tionnel -. L'adresse de l'emplacement de mémoire qui s'insère dans la séquence d'adresses de l'élément fonctionnel est indi quée devantltadresse correspondante d'opérateur ou d'information. La réalisation de l'enchaînement fonctionnel à l'aide d'une mémoire programmable a l'avantage de faciliter les manipulation et éventuellement aussi de permettre des corrections. Mais il est aussi possible en principe de réaliser l'enchainement fonctionnel au moyen d'autres modules d'allocation tels que des circuits à semiconducteurs ou analogues. La figure 3 illustre la composition d'une source de paramètres qui est avantageusement utilisable dans une unité fonctionnelle telle que celle de la figure 2. La source de paramètres PQ est reliée, par exemple, dans le cas particulier à une voie locale EBUS, une mémoire RAM4 contenant les paramètres et leurs adresses. Lorsque les valeurs des paramètres ne sont pas modifiées, il suffit à cette fin d'une mémoire morte ou inaltérable et programmablescependantune mémoire & accèsselectif estprévue dans le cas particulier pour le changement de paramètres.Un générateur d'adresses AG et un générateur d'informations DG commandés de leur côté par des compteurs courants Zl et Z2 sont prévus pour l'entrée de paramètres modifiés à certaines adresses. il s'agit avantageusement de compteurs-décompteurs dont la mise en marche peut être validée dans un sens ou dans l'autre par une entrée correspondante externe de commande H (montée) ou T (descente).Des touches de clavier peuvent être prévues pour les modifications ou réglages manuels et il est aussi possible par ailleurs de prévoir une télécommande, par exemple au moyen de connexions correspondantes à la voie de transmission des informations L'adresse et donc l'identité de chaque paramètre modifié ainsi que la teneur des informations réalisée dans chaque cas particulier peuvent etre observées sur des dispositifs d'affichage correspondants AA (adresse) et AD (informations). L'expérience a montré qu'il est particulièrement avantageux que la vitesse de comptage des compteurs courants soit variable en fonction de la durée particulière de manoeuvre ou de branchement, cette disposition pouvant être facilement réalisée au moyend'éléments classiques de commutation, par exemple à l'aide de générateurs d'impulsions de comptage dont la fréquence des impulsions peut être commandée par des relais de temporisation. Lorsque l'appui sur la touche de commutateur est bref, la vitesse de comptage, cYest-à-dire de réglage enclenchée est relativement faible, cette vitesse étant avantageuse pour un réglage de précision, tandis qu'un appui prolongé sur la touche déclenche une vitesse élevée de réglage nécessaire à la transition entre valeurs présentant de grandes différences. REVENDICATIONS 1. Dispositif de traitement d'informations de processus comprenant au moins une microcalculatrice à au moins une unité centrale de traitement et à modules d'allocation destinés au transfert d'adresses, à éléments de mémoire de programme destinés à la commande opérationnelle et à éléments de mémoires de travail ouàaccès sélectif et à mémoires tampons destinés à la conversion des informations, ladite microcalculatrice étant reliée à une interface d'échange d'adresses etdrin formation3 avec un système maitrede traitement de l'information, ledit dispositif étant caractérisé en ce qu'il comprend au moins un premier module programmable d'allocation (EPROM1, EPROM2)pourla élection des adresses et informations que la microcalculatrice (MC) doit échanger avec l'interface (EBUS), ainsi qu'au moins un second module programmable d'allocation (EPROM3)pour la détermination et l'affectation réciproque des adresses d'opérateurs ainsi que des adresses de facteurs et de résultats et une adresse d'opérateur (Rll, au moins une adresse de facteur (D11, D12, D13) et une adresse de résultat (E1) forment dans le second module d'allocation (EPROM3) au moins un élément fonctionnel par affectation réciproque fixe. 2. Dispositif selon la revendication 1, caractérisé en ce que le second module d'allocation (EPROM3) est con formé en mémoire morte programmable à l'intérieu r de laquelle une séquence d'emplacements (unité 1 : 11, 12, 13, 14, 15) est affectée à chaque élément fonctionnel. 3. Dispositif selon la revendication 2, caracté- risé en ce que chaque séquence d'emplacements de mémoire affec- tée à un élément fonctionnel peut être déclenchée par sélection de l'emplacement de mémoire d'adresse de l'or & at#ur (uni té 1 : li). 4. Dispositif de traitement d'informations de processus comprenant au moins une microcalculatrice reliée par une interface à au moins une source d'informations (paramètres) réglables,maîs constantes en ce qui concerne le traitement de l'information,en vue de échange des adresses et des informations, ledit dispositif, en particulier selon l'une quelconque des revendications 1 à 3, étant caractérisé en ce que la source de paramètres (PQ) comprend au moins une mémoire à accès sélectif (RAM4) à commande adressable d'entrée-sortie (WRP) un générateur d'adresses (AG) commandé par un compteur (Z1) ainsi qu'un générateur d'informations (DG) également commandé par un compteur (Z2). 5. Dispositif selon la revendication 4, caractérisé en ce que la source de paramètres (PQ) comprend un compteur décompteur à entrée extérieure de commande de comptage (H) et à entrée de commande de décomptage (T) pour la commande du générateur d'adresses (AG) et/ou du générateur d'informations (DG). 6. Dispositif selon l'une des revendications 4 et 5, caractérisé en ce qu'un compteur, dont la vitesse de comptage croît en continu ou par paliers avec la durée d'enclenchement du comptage,commande le générateur d'adresses (AG) et/ou le générateur d'informations (DG).