Brevet FR2405593A1 — publié le 19790504

La présente invention concerne un aiguilleur de courant électrique à commande binaire. Cet aiguilleur comprend au moins deux étages et permet des décodages partiels d'adresses de mémoires d'information ainsi que des sélections de liaisons pour les réseaux de communication. II est connu de réaliser un dispositif diaiguillage qui comporte une source ou un drain de courant électrique, selon le sens de la différence de potentiel appliquée à ses extrémités d'alimentation, et autant d'étages que de chiffres binaires de commande. Le premier étage, repéré à partir de la source de courant, comprend un montage différentiel définissant deux voies de courant, soit conductrice (débloquée), soit non-conductrice (bloquée), toujours contraires, commutées en fonction du niveau logique bas ou haut, L ou H du premier chiffre binaire.Par convention, llun des niveaux logiques représente le chiffre binaire "1" 1 et l'autre, le chiffre binaire lloll Le second étage comprend une paire de montages différentiels qui sont, eux, commandés par le second chiffre binaire, chaque montage étant connecté en cascade avec une voie du montage différentiel du premier étage, et ainsi de suite selon la progression binaire du nombre de montages différentiels et donc selon le nombre de voies de courant. Un dispositif de ce type est généralement réalisé au moyen d'éléments solides, donc intégrables, tels que des transistors. L'invention a pour but d'éviter l'emploi dfun étage de commutation supplémentaire pour la sélection des voies de courant. L'invention a pour objet un aiguilleur de courant électrique dans lequel le dernier étage de commutation, compté à partir de l'organe consommateur de courant, source ou drain, comprend des voies de courant additionnelles aux voies normales. Ces voies additionnelles sont commandées par le chiffre de code du même rang que cet étage. Les voies normales sont commandées par au moins un chiffre de ce code entrant dans la commande des voies de courant de étage précédent cet étage final. Les sorties des voies additionnelles sont réunies aux sorties des voies normales par l'intermédiaire de résistances aux bornes desquelles sont prélevées les tensions de marquage des conditions des voies de courant à travers l'aiguillage. L'invention sera mieux comprise en se référant aux figures annexées qui illustrent différents modes de réalisation d'aiguilleurs de courant. -La figure 1 est un schéma représentant un dispositif connu d'aiguillage de courant à deux chiffres binaires -La figure 2 représente schématiquement un aiguilleur de courant à deux chiffres binaires, conforme à Ilinvention ltinvention; -La figure 3 représente schématiquement un aiguilleur de courant à 3 chiffres binaires, conforme à l'invention -La figure 4 est une variante de réalisation de l'aiguilleur de la figure 3. La Fig. 1 représente schématiquement un dispositif usuel pour une commande à deux chiffres binaires A et B, donc à deux étages de commutation de voies de courant électrique. Le transistor (Soo) constitue la source de courant électrique, son émetteur est connecté par une résistance à la source de tension -V et sa base est reliée à une source de tension fixe -Vo qui maintien ce transistor conducteur. Le premier étage est constitué des transistors 1 et 2 ayant leurs émetteurs reliés au collecteur de (Soo). La base du transistor 1 reçoit la ension du premier chiffre binaire de commande A et la base du transistor 2 reçoit une tension fixe de référence R1 telle que, lorsqçe le niveau de la base du transistor 1 est, par exemple, bas, ce transistor est bloqué tandis que le transistor 2 est conducteur, et réciproquement lorsque le niveau de la base du transistor 1 est haut. Le second étage comprend les paires de transistors 3-5 et 4-6. Les émetteurs des transistors 3 et 5 sont reliés au collecteur du transistor 1, ceux des transistors 4 et 6, au collecteur du transistor 2.Les bases des transistors 3 et 4 recoivent la tension du second chiffre de aotkmande binaire B, les bases des transistors 5 et 6, la tension fixe de référence R2. Les conditions relatives entre B et R2 sont identiques à celles exposées pour A et R1. Par suite, les transistors 3 et 4 seront débloqués pour un niveau haut de la tension B, bloqués pour le niveau bas de cette tension et les transistors 5 et 6 seront bloqués pour un niveau haut de B et débloqués pour le niveau bas du chiffre binaire B. Bien évidemment, les transistors 3 et 5 ne sauraient conduire si le transistor 1 est bloqué et les transistors 4 et 6 ne sauraient conduire , de même si le transistor 2 est bloqué.Usuellement, les niveaux de A et B ont mêmes valeurs. Crest pourquoi, usuellement, la tension A entrante est modifiée, ici, abaissée, avant son application sur la base du transistor 1 ; ceci est réalisé par l'intermédiaire du transistor 21 connecté entre litorne d'application de A et la base du transistor 1, le collecteur de 21 4tanà lamasse et son émetteur, relié à la base du transistor 1, polarisé par la source de courant (Sol) identique à (Soo). Les collecteurs des transistors 3, 4, Set 6 sont reliés à un potentiel supérieur à -V, et de préférence à la masse, par des résistances d'égal les valeurs 11. Les tensions de décodage, ou de marquage, sont donc prélevées aux bornes repérées a, b, c, d de ces résistances 11. Le signe'barre" sert à indiquer qulen fait le marquage se définit par un niveau bas dans ce schéma. En effet, quelle que soit la convention adoptée peur la représentation des valeurs "1" et 'O" des chiffres binaires A et B, le dispositif opère avec trois circuits de courant coupés et un seui établi.Lorsque les transistors 1 et 3 sont conducteurs, la voie de courant établie de la masse à -V, rend bas le potentiel du point a alors que les trois autres voies de courant sont coupées des transistors 5, 4 et 6, le circuit de 4 étant coupé en 2. Les trois points b, c, et d sont donc au niveau haut.de En considérant que le niveaulA qui débloque le transistor 1 est celui qui représente la valeur binaire "1", le transistor étant bloqué pour le niveau contraire représentant la valeur binaire |0 et que, semblablement, le niveau de B qui débloque les transistors 3 et 4 représente la valeur binaire "1" alors que llautre niveau représente la valeur binaire 0 qui bloque ces transistors, le fonctionnement du dispositif aiguilleur se définit par le tableau suivant A B a b c 1 1 L H H H 0 O H L H H 0 1 H H H L 0 0 H H L H En convention inverse, transistor I débloqué par la valeur binaire "0" et bloqué par la valeur binaire "1", chiffre de commande A, transistors 3 et 4 bloqués pour la valeur binaire "1" et débloqués pour la valeur binaire "0" du chiffre B, le tableau s'inverse comme suit A B a b c H 1 H H L H 1 0 H H H L 0 1 H L H H 0 0 L H H H Le marquage ou décodage assuré par ce dispositif est toutefois "négatif" en ce que le potentiel de marquage qui discrimine la voie de courant, donc le code binaire à deux éléments A et B, des trois autres voies est un potentiel bas alors que les trois autres sont hauts. Or, dans la plupart des applications pratiques, il est particulièrement souhaitable que ce marquage soit "positif", c'est à dire que le niveau de marquage soit haut pour la voie discriminée par le code binaire de commande, les trois autres niveaux étant bas. C'est pourquoi le dispositif décrit est complété par l'adjonction d'inverseurs de niveaux aux quatre bornes de marquage a, b, c, d. Chaque inverseur nécessite une paire de transistors : 13-23 pour inverser le niveau du point a, 15-25 pour inverser le niveau du point b, 16-26 pour inverser le niveau du point c et 14-24 pour inverser le niveau du point d; ce qui permet de réaliser un marquage "positif" aux bornes a, b, c, et d. Chaque inverseur a la même configuration que les éléments des étages précédemment décrits : chacun de ces transistors a son émetteur relié à une source de courant (So2), distincte d'un inverseur à l'autre, chaque source étant identique à (Soo) ; il a son collecteur relié à la masse par une résistance 12, de même valeur que les précédentes ; les bases des transistors 13 à 16 sont reliées à des bornes de marquage négatif du dispositif, les bases des transistors 23 à 26 sont reliées à une source de tension de référence R3 de potentiel fixe, identique à R2. Ce montage complet est évidemment coûteux en matériel -quatorze transistors appariés, douze résistances également appariées, cinq sources de courant - pour ne pas tenir compte de l'ajusteur de niveau de la commande A. Mais, surtout et fondamentalement, un tel schéma ralentit le temps nécessaire à l'obtention du résultat final. En effet, il nécessite, de fait, trois étages et donc, pour une opération qui ne devrait durer que deux temps de commutation, un par étage, il ajoute un troisième temps de commutation. Sans doute, plus le nombre de chiffres de commande augmente, moins cet inconvénient est sensible, ainsi d'ailleurs que celui du coût en matériel. Mais, la réduction de durée de toute opération est précieuse dans les systèmes rapides, et particulièrement ceux où le temps de cycle se mesure en nanosecondes. En se référant à la figure 2, on retrouve l'étage de la figure 1 commandé par le chiffre A du code de commande à deux chiffres pris pour exem ple : -transistors 1 et 2 reliés par leurs émetteurs à la source (Sool), base du transistor 1 recevant le chiffre 1 en son niveau de tension défini par le montage du transistor 21 relié à la source (Sol), base du transistor 2 recevant la tension de référence R1. Des valeurs numériques sent, sur la Fig. 2, il lustrativement affectées aux potentiels utiles. On y retrouve aussi, en son entier, le second étage de la Fig. 1 commandé par le chiffre B du code de commande : -transistors 3 et 4 rece vant ce chiffre sur leurs bases et transistors 5 et 6 recevant sur leurs bases la tension de référence R2 ; émetteurs des transistors 3 et 5 reliés au col lecteur du transistor 1 et émetteurs des transistors 4 et 6 reliés au collecteur du transistor 2 du premier étage. On y retrouve aussi les résistances 1 1 reliées à la masse et individuellement reliées aux collecteurs des transistors 3, 4, 5 et 6. Aux bornes de ces résist ances sont prises les connexions de sortie (marquage) : -a, b, c, d, dont on définira plus loin les emplacements Le second étage comprend deux circuits additionnels à deux conditions, ccmmandés par le chiffre A du code binaire de commande :- ledit second étage incorpore donc additionnellement, autant de circuits à deux conditions commandés par le chiffre binaire de plus faible poids qu'il n'incorpore de cir cuits à deux conditionscommandés par le chiffre binaire du poids "normal" de l'étage. Ces circuits additionnels sont constitués des transistors 7-8 et 9-10.Chacun de ces circuits est relié, par les émetteurs de ses deux transistors, à une source de courant indépendante, (Soo2) pour le circuit des transistors 9-10, (Soo3) pour le circuit des transistors 7-8. Le collecteur du transistor 7 est réuni à celui du transistor 6 alors que le collecteur du transistor 8 est relié à celui du transistor 3. Le collecteur du transistor 9 est relié à celui du transistor 4 et le collecteur du transistor 10 est relié à celui du transistor 5. Les bases des transistors 7 et 9 sont commandées par la tension représentative du chiffre de code A alors que les bases des transistors 8 et 10 sont reliées à la borne d'application de la tension de référence R2, celle qui sert aussi de tension de référence aux transistors 5 et 6 des circuits "normaux" du second étage du dispositif. Etant donné que les fonctionnements élémentaires des circuits de commutation ont déjà été exposés en relation avec le dispositif de l'art antérieur de la Fig. 1, il est suffisant de vérifier l'apport des circuits de commutation commandés par le chiffre de code A dans le second étage pour l'obtention directe des conditions de marquage positif des bornes ou sorties de potentiel a, b, c, d. En prenant Ja convention que les valeurs tX1 des chiffres A et B débloquent les transistors sur la base desquels ces chiffres sont appliqués, on peut établir le tableau suivant A B 1 2 3 4 5 6 7 8 9 10 1 1 L H L H H H L H 1 O L H H H L L L H L H 0 1 H L H L H H H L H L 0 0 H L H H H L H L H L Et, en tenant compte des réunions des sorties des transistors 3 à 10 qui ont été définies ci-dessus, on obtient la table finale A B (3+8) (4+9) (5+10) (6+7) 1 1 L L (a) L 0 O H (b) L L L 0 1 L L L H (c) 0 0 L H (d) L L On a indiqué dans ce tableau les sorties à marquage positif qui correspondent aux sorties a, b, c, d du dispositif de la Fig. 1. Avec la convention inverse, valeur "1 " des chiffres de code A et B bloquant les transistors sur la base desquels ces chiffres sont appliqués, les deux tableaux ci-dessus deviennent A B 1 2 3 4 5 6 7 8 9 10 1 1 H L HH HL H L H L 1 O L H L HL HH H L H L 0 1 L H HH LH LHL H 0 0 L H LH HH LHL H et donc: A B (3+8) (4+9) (5+10) (6+7) 1 1 L H (d) L L 1 O L L L H(c) 0 1 H (b) IL L L 0 O L L H(a) L Les sorties de marquage sont bien entendu inversées vis à vis de la convention première. L'addition des circuits commutateurs élémentaires de voies de courant électrique commandés par le chiffre A dans le second étage dont les circuits commutateurs élémentaires de voies de courant électrique scnt commandés par le chiffre B et la réunion sélective des sorties des circuits commutateurs de voies de ces deux groupes assurent donc bien le résultat recherché: le marquage dn potentiel est positif sans introduction de retard supplémentai re pour l'exécution de ltopération. De plus, en comparant les matériels, on voit que le schéma de la Fig. 2 est nettement plus économique que celui de la Fig. 1 : dix transistors seutement, quatre résistances, trois sources de cou rant. Le résultat obtenu par la mise en pratique de l'invention peut s'ex pliquer de façon commode en se référant à la logique des contacts de relais un relais excité, chiffre binaire lu111 par exemple, ferme ses contacts de tra vail et ouvre ses contacts de repos ; ce relais, desexcité, chiffre binaire "0" alors, ouvre ses contacts de travail et ferme ses contacts de repos. Dans l'exemple à deux chiffres de code décrit, il y aurait donc deux relais A et B, Fig. 2 : le relais A comportant trois contacts inverseurs 1-2, 7-8 et 9-10 et le relais B comportant deux contacts inverseurs 3-5 et 4-6. Pour chacune des combinaisons des deux chiffres de code, un seul circuit de cou rant est établi, les trois autres sont coupés dans le schéma de la Fig. 1, en laquelle le relais A ne comporte quiun inverseur 1-2 - pour A=1 et B=1, c'est le circuit passant par les con tacts 1 et 3, qui est établi et les trois autres circuits 1-5, 2-4 et 12-6 vsont coupés, le premier en 5, les deux autres en 2 - pour A=1 et B=O, c'est le circuit passant par les contacts 1 et 5 qui est établi et les trois autres circuits sont coupés, 1-3, 2-4 et 2-6, le premier en 3, les deux autres en 2;; - pour A=0 et B=1, c'est le circuit passant par les contacts 2 et 4 qui est établi et les trois- autres circuits 1-3, 1-5 et 2-6 sont coupés, les deux premiers en 1 et le troisième en 6 - pour A=0 et B=O, enfin, ciest le circuit passant par les contacts 2 et 6 qui est établi et les trois autres circuits 1-3, 1-5 et 2-4 sont coupés, les deux premiers en 1 et le troisième en 4. Des voies de courant parallèles sont établies à travers deux inver seurs additionnels 7-8 et 9-10 du relais A et ces voies de courant sont res pectivement branchées sur les voies 2-6, 1-3, 2-4 et 1-5 respectivement. Le contact 7 est un contact de travail du relais A branché sur la sortie du contact de repos 6 du relais B - le contact 8 est un contact de repos du relais A branché sur la sortie du contact de travail 3 du relais B - le con tact 9 est un contact de travail du relais A branché sur la sortie du contact de travail 3 du relais B - le contact 10 est un contact de repos du relais A branché sur la sortie du contact de repos 5 du relais B. De ce fait, la relation logique définissant la condition de potentiel du point a (réunion des conditions des contacts 5 et 10) est : A. B + la relation logique définissant la condition de potentiel du point b (réunion des conditions des contacts 3 et 8) est : A. B + la relation logique définissant la condition de potentiel du point c (réunion des conditions des contacts 6 et 7) est: A. B. + A; la relation logique définissant la condition de potentiel du point d (réunion logique des conditions des contacts 4 et 9) est A. B + A. Ces dérivations de courant "annulent" les coupures de deux circuits sur les trois, précédemment coupés, pour chaque combinaison des chiffres de code A et e, comme le montre le tableau suivant A=1/B=1 A=1/B=O A=O/B=1 A=O/B=O (a) 0 + 0 1 + 0 0 + 1 0 + 1 = A. B+ A (5+10) (H) (L) (L) (L) (b) 1 + 0 0 + 0 0+1 0+1 = A. B + A (3+8) (L) (H) (L) (L) (c) 0 + 1 0+1 0 + 0 1 + 0 = A. B + A (6+7) (L) (L) (H) (L) (d) O + 1 0+ 1 1 + 0 0+0 = A.B + A (4+9) (L) (L) (L) (H) La Fig. 3 représente un premier exemple d'aiguilleur de courant électrique à commande binaire par un code à trois chiffres et comportant trois étages de commutation dans le type de dispositif visé par l'invention. Les trois étages sont référencés (1), commandé par le chiffre A, (II), commandé par le chiffre B, et, selon lWinvention, "corrigé" par un circuit commandé par le chiffre A, et (IV), commandé par le chiffre C, et, selon l'invention "corrigé" par un circuit commandé par les chiffres A et B, référencé (III). Les étages (I) et (II) sont conformes au schéma de la Fig. 2, résistances 11 omises. Le circuit (IV) du troisième étage comprend quatre circuits de commutation de paires de voies de courant, respectivement consti tués par les paires de transistors 31-32, 33-34, 35-36, 37-38. Les transistors "impairs" sont commandés par le chiffre de code C. Les transistors "pairs" reçoivent une tension de référence R4. Les tensions de commande sont appliquées sur leurs bases. Les émetteurs de la paire 31-32 sont reliés à la sortie a de l'étage précédent, ceux de la paire 33-34, à la sortie b, ceux de la paire 35-36, à la sortie c et ceux de la paire 37-38, à la sortie d. Les collecteurs des transistors 31 à 38 sont connectés à la masse par des resis- tances 61.Les sorties de marquage en potentiel sont désignées de e à n de la sortie collecteur de 38 à la sortie de collecteur de 31 (références i et I inutil isées). En l'absence de tout autre moyen, en l'absence donc du circuit correcteur (111), I'état de ces sorties pour les huit combinaisons de valeurs des chiffres de code A, B et C peut être représenté par le tableau suivant, les conventions étant les mêmes que celles qui ont permis de définir les sorties a à d de l'étage (il) dans le tableau précédent A B C a b c d a. C a. C b. C b.C c. C c. C d. C d.C (n) (m) (k) (i) (h) (9) (f) (e) H 1 i HL L L H H L H L H L H Il O HL L L H H H L H L H L 1 0 1 LHLL L H H H L H L H 0 1 1 LLHL L H L H H H L H 0 1 0 LL H L H L H L H H H L 0 0 1 LL L H L H L H L H H H 000 LLL H H L H L H L H H Pour discriminer entre les paires d'états des circuits commandés par le chiffre de code C, des codes correcteurs sont donc ajoutés aux sorties des commutateurs de étage final (il). Ces codes proviennent, sous forme de de courants, du circuit correcteur (III).Les courants ainsi ajoutés doivent ne laisser, pour chaque combinaison de valeurs des chiffres de code A, B et C, qu'une seule sortie de niveau haut parmi les sorties e à n. En observant le tableau ci-dessus, il apparait qulun tel résultat peut siobtenir par l'addition aux "courants" engendrés par les combinaisons a. C et a. C d'un courant provenant de I tune des combinaisons précédemment formées d, c et b ; par l'addition aux courants engendrés par les combinaisons b. C et b. C dtun courant provenant de l'une des combinaisons c, d et a ; par l'addi- tion aux courants engendrés par les combinaisons c. C et c. C diun courant provenant de l'une des combinaisons b, d et a ; par l'addition aux courants engendrés par les combinaisons d. C et d. C d'un courant provenant de I des combinaisons précédemment formées a, b et c. Ces combinaisons d'addition ne doivent cependant pas provenir des circuits (I) et (II) mais des circuits distincts. Pour différencier les courants d'addiction des courants précédemment formés, on les définira par les références al, bl, cl et di. II convient de sélectionner les courants diaddition pour que chaque sortie, de e à n ne puisse devenir haute que pour une combinaison unique des valeurs des chiffres de commande excluant toutes les autres. Dans l'exemple représenté sur la Fig. 3, on a choisi d'ajouter dl à a. C et à a. C ; cl à b. C et b. C ; bl à c. C et c. C ; et al à d. C et d. C. Les autres cas de telles additions peuvent aisément se déduire de cet exemple par permutation appropriée des sorties du correcteur (III) sur les sorties des montages différentiels du circuit (IV). Pour cet exemple, donc, on peut dresser la table complémentaire qui donne l'état réel des sorties de e à n pour le dispositif complet de la Fig. 3 A B C a.C+dl a.C+dl b.C+cl b. C+cl c.C+bl c. C+bi d.C+al d.C+al (n) (m) (k) (j) (h) (2) (f) (e) 111 L L L L L L L H 110 L L L L L L H L 101 L L L L L H L L 100 L L L L H L L L 011 L L L H L L L L 010 L L H L L L L L 001 L H L L L L L L 000 H L L L L L L L Les courants diaddition sont disponibles aux sorties de dénominations correspondantes du circuit correcteur (1il). La sortie al est reliée à un point 51 connecté par des diodes en inverse aux sorties collecteur des transistors 38 et 37 dont les émetteurs sont reliés à la sortie d de l'étage (II). La sortie bl est reliée à un point 52 connecté par des diodes en inverse aux sorties collecteur des transistors 36 et 35 dont les émetteurs sont reliés à la sortie c de l'étage (II). La sortie cl est connectée à un point 53 reliant par des diodes en inverse les sorties collecteur des transistors 34 et 33 dont les émetteurs reçoivent le courant provenant de la sortie b de l'étage (II). La sortie di est connectée à un point 54 reliant par des diodes en inverse , les sorties collecteur des transistors 32 et 31 dont les émetteurs sont connectés à la sortie a de l'étage (II). Du fait des diodes, ayant leurs cathodes aux points tels que 54 et leurs anodes aux sorties du dispositif, chaque fois que le potentiel du point intermédiaire sera haut, les états des deux sorties concernées ne dépendront que des états des transistors de la paire. Par contre, les états des sorties diurne paire seront à un niveau bas sitôt le point intermédiaire à un potentiel bas, même si l'un des transistors drune paire, ou les deux, sont bloqués. Pour que cette dernière condition, les deux transistors bloqués, assure toutefois un marquage en potentiel efficace, il suffira diétablir les sources (ou drains) de courant des liaisons ai à dl pour que l'intensité du courent passant par les dits points intermédiaires soit convenablement plus grande que celle du courant traversant ltun des transistors 31 à 38 (plus faible résistance interne des sources ou drains de courant). Si une telle condition ne pouvait être satisfaite, le circuit correcteur (lit) devrait être doublé, ce qui ferait perdre un avantage en matériel sans pour autant faire perdre levain en temps de commutation, d'autant plus que ce gain peut être accru en établissant pour les deux premiers étages une constitution parallèle au lieu dlune structure en cascade. Une telle structure parallèle, obtenant les mêmes résultats que les étages (I) et (II) est d'ailleurs représentée pour le circuit correcteur(lil). Elle utilise quatre paires de transistors, 41-42, 43-44, 45-46, 47-48, et quatre sources, (Soo4) à (Soo7) - deux transistors de moins que les étages (I) + (II) et une source seulement de plus. Les transistors 41 et 43 sont commandés par le chiffre de code A, les transistors 45 et 47 par le chiffre de code B, les autres transistors, par une tension de référence R4. Les sorties collecteurs des transistors 41 et 45 sont réunies, réalisant la fonction logique (A+B) = A.B + A, soit la fonction d = dl. Les sorties collecteurs des transistors 42 et 46 sont réunies, réalisant la fonction logique (A+B) = A.B + A, soit la fonction a = al. Les sorties collecteurs des transistors 43 et 48 sont réunies, réalisant la fonction logique (A+B) = A.B + A, soit la fonction c = cl.Enfin, les sorties collecteurs des transistors 44 et 47 sont réunies, réalisant la fonction logique (A+B) = A.B + , soit la fonction b = bi. On a indiqué en (V) comment les potentiels de commande pouvaient être obtenus par desl'potentiomètrest de transistors respectivement alimentés par des sources (Sol), pour A, (So2) pour B et (So3) pour R.A(III) est dérivé du collecteur du transistor 22, A(lll), de la sortie collecteur 21 et A(l) prélevé aux bornes de la source (Sol). Similairement B(lll) est dérivé du collecteur de 24 et B(ll) du collecteur de 23 (source So2). Enfin, R4, R2 et R1 sont respectivement dérivés des collecteurs des transistors 26, 25 et (su3). La figure 4 représente une variante d'exécution du dispositif de la Fig.3 en ce qulelle comporte deux circuits (Vl) et (Vil), chacun à deux étages de commutation de voies de courant électrique et chacun organisé selon la cascade des étages (I) et (II) de la Fig.3. Le circuit (vil) délivre les courants a, b, c, d, précédemment définis, et le circuit (Vil) délivre les courants al, bl, cl, dl précédemment définis également (a = al, b = bl, c = cl, d=di). La variante est que ces deux groupes de courant sont exploités pour la correction des niveaux des sorties de p à w dtun circuit à trois étages (V) qui forme en ses cascades de voies, les courants représentant les "produits" des trois chiffres de code A, étage inférieur, B, étage intermédiaire, et C, étage supérieur, à huit voies de courant électrique. Le premier étage est constitué d'un montage différentiel recevant la tension du chiffre de commande A sur la base de son transistor 51 et la référence R1 sur la base de son transistor 52, ces transl stors ayant leurs émetteurs reliés à une source de courant (Sooo).Cet étage est donc identique au premier étage des circuits (Vl) et (Vil) (pour lesquels ont été reprises, sans plus, les références des Figs.2 et 3 - circuit (1-ll) afin diéviter d'avoir à les détailler une nouvelle fois). Les sorties collecteurs des transistors 51 et 52 sont reliées respectivement aux émetteurs des paires de transistors 53-55 et 54-56, chaque paire étant montée en différentiel puisque les bases des transistors 53 et 54 reçoivent la tension du chiffre de commande B alors que les bases des transistors 55 et 56 reçoivent la tension de référence R2. Ce second étage reproduit le second étage du schéma de la Fig. i, ou, sous un autre aspect, celui de la Fig. 2 sans les moyens correcteurs qui ont été décrits. Les sorties collecteurs des transistors du second étage sont reliées aux émetteurs de paires de transistors 67-68, 69-70, 71-72, 73-74 respectivement. Chaque paire de transistors constitue un montage différentiel de même type que ceux précédemment décrits : les transistors 67, 69, 71 et 73 sont commandés par la tension du chiffre de commande C appliquée sur leurs bases, les transistors 68, 70, 72 et 74 sont commandés par la tension de référence R4 appliquée sur leurs bases. Les sorties, de p à w des collecteurs des transistors du troisième étage sont reliées aux pieds des résistances d'alimentation 75 à la masse (les sources de courant étant à la tension -V).Les tensions de marquage en potentiel des voies de courant sont prises aux bornes de ces résistances et sont référencées de e à n selon la notation même utilisée pour les sorties du dispositif de la Fig.3 Les états des sorties pà wde l'étage (V), non corrigé, peuvent se définir par la table suivante: A*B A.B.C. A.B A.B.C.A.B.C. A.B.C. A.B.C. A.B.C. A.B.C. (p) (q) (r) (s) (t) (u) (v) (v) (w) 111 L H H H H H H H 110 H L H H H H H H 101 H H L H H H H H 100 H H H L H H H H 011 H H H H L H H H 010 H H H H H L H H 001 H H H H H H L H 000 H H H H H H H L soit donc, pour chaque combinaison de chiffres de code, une sortie "basse" pour sept sorties "hautes" aux bornes des résistances 75. Pour inverser cette distribution et obtenir une sortie "haute" et sept sorties "basses1, pour chacune des combinaisons de chiffres de code aux sorties en potentiel de e à n des voies de courant, on réunit les sorties a, tJ c, d, du circuit (Vl) aux sorties p, r, v, ett du troisième étage, et les sorties al, bl, cl et dl aux sorties q, s, w, et u dudit troisième étage, ce qui donne pour les sorties en potentiel du circuit (V) ainsi "corrigé", la distribution définie par le tableau final suivant: :- AB C a/a b/b c/c d/dl p+a g+al r+b s+bl t+d u+dl v+c w+cl (f) (e) (h) (a) (n) (m) (k) (i) 1 1 1 H L L L L H L L L L L L 110 H L L L H L L L L L L L 101 L H L L L L L H L L L L 100 L H L L L L H L L L L L 0 1 1 L L H L L L L L L L L H 010 L L H L L L L L L L H L 001 L L L H L L L L L H L L 000 L L L H L L L L H L L L REVENDICATIONS 1. Aiguilleur de courant électrique commandé par un code binaire à plusieurs chiffres, pour sélectionner une voie de courant parmi un nombre de voies, au plus égal à la valeur décimale de ce code binaire, ces voies pouvant être établies entre les deux pôles dXune alimentation, à travers un organe consommateur de courant commun aux voies et relié à l'un des pôles et à une cascade d'autant d'étages de commutation de voies de courant que de chiffres binaires dans le code de commande, chaque étage comportant un nombre de commutateurs de paires de voies proportionnel au poids de son chiffre binaire de commande, les sorties des commutateurs de l'étage final étant reliées à l'autre p8le de l'alimentation par autant de résistances dont les tensions aux bornes discriminent la voie de courant sélectionnée par le code, le niveau logique de cette tension de voie sélectionnée étant distinct du niveau logique de toute tension de voie non-sélectionnée, aiguilleur caractérisé en ce que, au moins l'étage de commutation final incorpore, en addition à ses voies de courant commutées sous la commande du chiffre de code de ce rang final, des voies de courant additionnelles commutées sous la commande dau moins un chiffre de code entrant dans la commande de l'étage précédent de la cascade, ces voies additionnelles ayant leurs sorties réunies aux sorties des voies de cou- > rant normales de étage de manière que soit établie une correspondance réciproque des commandes de l'étage précédent, ces commandes présentant un chiffre de code de commande des dites voies additionnelles. 2. Aiguilleur de courant selon la revendication 1, caractérisé en ce que l'addition de voies de courant est réalisée étage en étage de la cascade de commutation, les voies de courant additionnelles d'un étage étant commandées par les mêmes combinaisons de chiffres de code que la commande de l'étage précédent. 3. Aiguilleur de courant selon la revendication 1, caractérisé en ce que les voies additionnelles de courant réunies aux sorties des voies normales de l'étage final sont constituées par les sorties d'au moins un montage aiguilleur de courant distinct dont les voies de courant sont commandées par les chiffres de commande de rangs inférieurs à celui de l'étage final. 4. Aiguilleur de courant selon la revendication 3, caractérisé en ce que ce montage aiguilleur distinct comprend des voies additionnelles de courant assurant sur ses sorties une discrimination en nive aux de sortie hauts pour toute combinaison de ses chiffres binaires de commande. 5. Aiguilleur de courant selon la revendication 4, caractérisé en ce que ces voies de courant additionnelles sont commutées par paires reliées chacune à un organe consommateur de courant. 6. Aiguilleur de courant selon la revendication 5, caractérisé en ce que le nombre de voies additionnelles est égal au nombre des sorties des commutateurs de voies normales de l'étage concerné. 7. Aiguilleur de courant selon la revendication 5, coaractérisé en ce que le nombre de voies additionnelles est égal à la moitié du nombre des sorties des commutateurs de voies normales de l'étage concerné et chaque sortie de voie additionnelle est réunie à une paire de sorties de voies normales à travers des éléments unidirectionnels de conduction contraires. 8. Aiguilleur de courant selon la revendication 5, caractérisé en ce que le premier étage de la dite cascade comprend deux paires de voies de courant normales commandées par le second chiffre du code de commande, deux paires de voies additionnelles placées sous la commande du premier chiffre de ce code et ayant leurs sorties réunies aux sorties des voies normales de ce second étage de commutation. 9. Aiguilleur de courant selon l'une des revendications 1 ou 5 caractérisé en ce que chaque circuit commutateur de condition dtune paire de voies de courant, comprend une paire de transistors 9 collecteurs séparés sur les sorties de ce circuit, à émetteurs connectés en commun à I 'entrée du circuit, la base de l'un des transistors recevant le signal de chiffre binaire de commande et la base de l'autre transistor recevant une tension de référence de niveau pour la discrimination des valeurs 0 et 1 de ce chiffre binaire. 10. Aiguilleur de courant selon la revendication 5, caractérisé en ce que les signaux représentatifs de chaque chiffre binaire, appliqués à des commandes de différents étages de la cascade étages de commutation, sont prélevés sur des sorties différentes et étagées d'un potentiomètre adaptateur de niveau, les sorties étant séparées par un élément unidirectionnel.