Brevet FR2404922A1 — publié le 19790427

La présente invention concerne un dispositif semiconducteur programmable comportant au moins une diode a jonction P/N en série avec un élément de programmation électriquement destructible. Certains dispositifs semiconducteurs du genre dit "circuit intégré" comportent de multiples circuits et il est parfois nécessaire, au cours de la fabrication d'un dispositif, de réserver l'établissement de certains circuits et de pouvoir les réaliser de façon sélective après achèvement du dispositif dans son boitier. C'est le cas par exemple des mémoires mortes intégrées dites programmables, dans lesquelles,pour inscrire des informations, des circuits choisis selon un programme déterminé sont établis ou coupés définitivement au moyen d'impulsions électriques adressées depuis l'extérieur. On connalt d'autres ensembles semiconducteurs intégrés comportant aussi des cellules du meme type, qui sont également programmables, par exemple certains dispositifs de décodage, certains dispositifs de traitement de groupes de données. Ces dispositifs seront aussi désignés ci-après sous le terme générique de mémoires. Un procédé de programmation par éléments programmables fusibles, consiste a établir au préalable, aux points de liaison possibles, une connexion comportant un point faible où une impulsion de courant envoyée sélectivement peut provoquer une fusion ouvrant définitivement le circuit considéré. Un des premiers inconvénients des dispositifs a programmation par fusibles a été de nécessiter des opérations de dépôt localisé de métaux résistants fusibles, comme le nickel-chrome, sur un circuit intégré en matériau semiconducteur, par ailleurs homogène. On a été ainsi amené à réaliser des fusibles en matériau semiconducteur, notamment en silicium polycristallin.C'est le cas par exemple des liaisons fusibles, décrites en particulier dans le brevet français 2 168 368 qui sont formées dans une couche de silicium polycristallin déposée sur un substrat, avec interposition d'une couche isolante traversée par les connexions reliant les fusibles aux diodes avec lesquelles ils sont en série. Les diodes, ou les composants plus complexes qui sont en série avec les fusibles, sont intégrés dans le substrat mais, outre ces composants, il faut le plus souvent réserver un emplacement pour des circuits annexes tels que des circuits de décodage, d'adressage, de lecture, des circuits amplificateurs, etc..., qui prennent une place considérable.La surface de la plaquette nécessaire au logement de tous ces éléments est importante et il s'avère souhaitable de la réduire et de pouvoir améliorer encore la densité d'intégration des dispositifs, en particulier pour les mémoires, qui comportent le plus souvent un très grand nombre d'éléments. On connaît par ailleurs le procédé de programmation par destruction de jonction consistant à mettre sélectivement en courtcircuit, par une impulsion de courant inverse suffisamment intense une diode à jonction P/N dite diode de programmation, prévue dans chaque circuit de liaison possible. Mais les techniques de localisation de jonction plane utilisées jusqu'ici pour la réalisation des diodes de programmation, comme celle des diodes dites d'iso- lement des cellules de matrices mémoires, imposent des dimensions minimales qu'il n'est pas possible de réduire jusqu'à obtenir une valeur d'intensité de courant de destruction de jonction compatible avec les baases tensions d'alimentation imposées par la technologie.Dans ce cas également, il faut réserver, à coté des cellules mémoires, un emplacement pour les circuits annexes, ce qui nécessite des surfaces importantes. Il va de soi que, dans tous les cas, les impulsions de programmation ne doivent avoir aucune action sur les éléments de circuits qui sont conservés. Un des buts de l'invention est d'améliorer les possibilités d'intégration, dans une plaquette de surface minimale, de dispositifs programmables au moyen d'éléments électriquement destructibles. L'invention a notamment pour objet un dispositif semiconducteur comportant au moins des diodes dites d'isolement, en série avec des éléments destructibles, présentant une haute densité d'intégration et une bonne homogénéité, éléments et diodes qui puissent être fabriqués par des techniques connues et présentent une grande faibilité. Selon l'invention, le dispositif semiconducteur programmable comportant au moins une diode à jonction P/N en série avec un élément de programmation électriquement destructible, est remarquable principalement en ce que, la diode étant formée par une jonction entre deux régions d'une couche mince de matériau semiconducteur s'étendant sur un lit isolant recouvrant un substrat semiconducteur, ledit élément est constitué au moins en partie par une zone de l'une des deux régions de ladite'diode. Les diodes d'isolement du dispositif et les éléments de programmation étant formés dans une même couche mince et en partie confondus, les circuits qu'ils constituent ont une structure homogène et occupent un volume limité. La couche mince s'étendant au-dessus d'un substrat semiconducteur, celui-ci reste totalement disponible pour des circuits annexes et pour tout composant autre que les diodes et les éléments de programmation. En particulier, dans une forme de réalisation préférentielle, les diodes et les éléments électriquement destructibles qui en font partie sont formés dans une couche mince de silicium polycristallin, elle-même formée sur un lit isolant recouvrant un substrat de silicium monocristallin dans lequel peuvent être formés d'autres composants, le lit isolant étant éventuellement traversé par des connexions reliant lesdites diodes ou lesdits éléments auxdits composants. La fabrication d'un tel dispositif fait appel à des techniques connues de dépôt, d'implantation, de diffusion, d'attaque sélective avec localisation par masquage. Les éléments de programmation sont réalisés simultanément aux diodes sans opérations supplémentaires. En outre, le lit isolant, avantageusement d'oxyde de silicium, fournit une isolation thermique appréciable entre l'élément destructible et le substrat. La destruction de l'élément de programmation peut, selon les cas, ouvrir un circuit fermé à ltorigine, ou bien établir un courtcircuit dans un circuit ouvert à l'origine. Dans le premier cas, la zone de l'une des deux régions de la diode, constituant l'élément destructible, est reliée directement à un conducteur d'amenée de courant et présente un point de fusion préférentiel où se produit la coupure du circuit sous l'effet d'une impulsion d'énergie suffisante. Dans le second cas, la zone de l'une des deux régions de la diode constituant en partie l'élément destructible est reliée à un conducteur d'amenée de courant par l'intermédiaire d'une région de la même couche mince de matériau semiconducteur mais de type de conductivité opposé, formant avec elle une jonction latérale qu'une surtension peut mettre en court-circuit par un phénomène d'avalanche d'énergie suffisante. Il est à noter qu'une jonction est dite latérale lorsqu'elle est limitée à une surface sensiblement normale au plan de la couche de matériau semicnnducteur. De préférence, la région de la diode d jonction P/N dans laquelle est situé l'élément de programmation, présente, à distance de la jonction, une zone de résistance série à section diminuée, où la densité du courant est sensiblement plus forte que dans les autres zones des régions de la diode lorsqu'un courant traverse cette dernière dans le sens passant. La zone à section diminuée constitue un point faible. Dans le premier cas spécifié plus haut la zone à section diminuée est directement reliée à un conducteur d'amenée de courant et cette zone constitue un élément fusible, car c'est un point préférentiel de coupure par fusion si l'on envoie une impulsion de courant d'intensité suffisante, dans le sens passant de la diode. L'élément fusible faisant partie intégrante de la diode semiconductrice, l'ensemble présente une parfaite homogénéité et occupe une place limitée. Ainsi, par exemple, une mémoire constituée par une matrice XY de cellules points mémoires et de circuits annexes de décodage et d'adressage est formée d'un réseau de diodes en silicium polycristallin, s'étendant sur la face supérieure d'un lit d'oxyde de silicium recouvrant un substrat en silicium monocristallin dans lequel sont intégrés les circuits annexes. La totalité du substrat est libérée pour y former les composants de ces circuits annexes. L'ensemble des diodes et des fusibles est homogène, les fusibles étant partie intégrante de régions de diodes. En outre, le silicium polycristallin, de préférence dopé, présente des caractéristiques de résistivité et de température de fusion convenant bien à la réalisation de fusibles. Dans le second cas spécifié plus haut, la zone à section diminuée est reliée à un conducteur d'amenée de courant par l'intermédiaire d'une troisième région du même type de conductivité que la région de la diode opposée à celle dont elle est une partie. L'élément destructible est, dans ce cas, une jonction P/N latérale de très faible section, plus faible que celle d'une jonction plane telle que les procédés de masquage permettent de l'obtenir, et ne nécessitant qu'un courant de court-circuit de faible valeur. L'ensemble des deux diodes présente également une parfaite homogénéité, notamment lorsque la diode d'isolement est aussi une diode à jonction latérale, et cet ensemble occupe une place limitée. D'autre part, il est moins aléatoire de dimensionner une une telle diode de programmation en fonction de l'énergie que l'on veut fournir pour la mettre en court-circuit, et que dans le cas d'une diode à jonction plane diffusée dans le volume d'un substrat, où les poss-ibilités de définition des surfaces, par photogravure, sont limitées. De préférence, la section de la jonction de la diode de programmation est inférieure au dixième de la section de la jonction de la diode d'isolement, ce qui permet d'assurer la programmation sans risque pour cette dernière. Ainsi, une mémoire, constituée par une matrice XY de cellules points mémoires et de circuits annexes, est formée d'un réseau de diodes d'isolement et de diodes de programmation en silicium polycristallin sur la face supérieure d'un lit d'oxyde de silicium recouvrant un substrat de silicium monocristallin dans le#quel sont intégrés les circuits annexes. La totalité du volume du substrat est libérée pour y former les composants des circuits annexes. L'ensemble des diodes, y compris les diodes de programmation est homogène. La description qui va suivre en regard des dessins annexés, fera bien comprendre comment l'invention peut être réalisée. La figure 1 est une coupe schémetique, suivant la ligne AB de la figure 2, d'une cellule de mémoire programmable à fusibles, et la figure 2 en est la vue en plan. La figure 3 est une coupe schématique, suivant la ligne CD de la figure 4, d'une cellule de mémoire programmable à destruction de jonction, et la figure 4 en est la vue en plan. La figure 5 est une coupe schématique, suivant la ligne EF de la figure 6, d'une cellule de mémoire programmable à fusibles et la figure 6 en est la vue en plan. La figure 7 est une coupe schématique, suivant la ligne GH de la figure 8, d'une cellule de mémoire programmable à destruction de jonction, et la figure 8 en est une vue en plan. La figure 9 est une coupe schématique partielle suivant la ligne KL de la figure 10 d'un dispositif programmable comportant des circuits annexes, et la figure 10 en est la vue partielle en plan. La figure ll est un schéma de mémoire morte programmable à destruction de jonction. La figure 12 est un schéma de mémoire morte programmable à fusibles. Il est à noter que sur les figures, les proportions n'ont pas été respectées, des dimensions notamment en épaisseur ayant été fortement exagérées à seule fin de rendre les figures plus claires et que, sur les vues en plan, les couches isolantes ont été considérées comme transparentes. La cellule de mémoire programmable représentée sur les figures 1 et 2 est réalisée sur un substrat 1 isolant au moins en surface et comporte, dans une couche mince de matériau semiconducteur, une première région 2 d'un premier type de conductivité et une seconde région 3 du type de conductivité opposé, ces deux régions formant une jonction 4. La région 3 a une configuration qui présente une partie plus étroite 5 entre la jonction 4 et une plage de contact 6. Les deux régions 2 et 3 et le reste de la surface du substrat sont recouverts d'une couche isolante 7 présentant des ouvertures de contact 8 pour la région 2, et 9 pour la région 3. Une bande métallique 10 est en contact avec la région 2 et une bande métallique Il est en contact avec la région 3. La bande ll est orientée perpendiculairement à la bande 10, si la mémoire programmable est du type XY, selon le schéma de la figure 12.Cette bande ll est isolée de la bande 10 par une épaisseur de couche isolante 12 ; cette bande n'a pas été représentée sur la vue en plan de la figure 2. La partie étroite 5 de la région 3 de la diode constitue un point faible, et, sous une impulsion de tension suffisante appliquée entre les conducteurs 10 et 11 dans le sens passant de la jonction 4, un courant peut provoquer la fusion de cette partie étroite 5 et le circuit unidirectionnel d'origine est ouvert définitivement. La diode et le fusible ne constituent qu'un seul et même élément, homogène et d'encombrement minimal. La réalisation de la diode et du fusible, par exemple en silicium polycristallin, avec isolement en oxyde de silicium, met en oeuvre des techniques connues dans le domaine des semiconducteurs. La cellule de mémoire programmable représentée sur les figures 3 et 4 est réalisée sur un substrat 21 isolant au moins en surface et comporte, dans une couche mince de matériau semiconducteur, une première région 22 d'un premier type de conductivité, une deuxième région 23 du type de conductivité opposé, ces deux régions formant une jonction 24, et une troisième région 25 du même type de conductivité que la région 22 et formant avec la région 23 une jonction 26. La région 23 et la région 25 ont une configuration qui présente une partie plus étroite 27 à l'endroit de la jonction 26 et les régions 22 et 25 comportent des plages destinées au contact. Les trois régions et le reste de la surface du substrat sont recouverts d'une couche isolante 28 présentant des ouvertures de contact 29 pour la région 22 et 30 pour la région 25.Une bande métallique 31 est en contact avec la région 22 et une bande métallique 32 est en contact avec la région 25. La bande métallique 32 n'a pas été représentée sur la vue en plan de la figure 4 ; elle est orientée perpendiculairement à la bande 31, si la mémoire est du type XY, selon le schéma de la figure Il, et les deux bandes 31 et 32 sont isolées l'une de 1' autre par une épaisseur de couche isolante 33. La jonction 26 a une faible section et, sous une impulsion de tension suffisante appliquée entre les conducteurs 31 et 32 dans le sens passant de la jonction 24 (sens bloquant de la jonction 26), un courant est susceptible de provoquer la destruction par court-circuit de cette jonction 26 sans dommage pour la jonction 24, et le circuit ouvert à l'origine du fait des deux jonctions en opposition devient définitivement un circuit fermé unidirectionnel. La diode 22, 23 et la diode 23,25 ne constituent qu'un seul et même élément, homogène et d'encombrement minimal. La réalisation des deux diodes, par exemple en silicium polycristallin, avec isolement en oxyde de silicium met en oeuvre des techniques connues dans le domaine des semiconducteurs. La cellule de mémoire programmable représentée sur les figures 5 et 6 est réalisée sur un substrat 71 isolant au moins en surface et comporte, dans une couche mince de silicium polycristallin une première région 72 d'un premier type de conductivité et une seconde région 73 de type opposé, ces deux régions formant une jonction de type plan. La région 72 présente une partie étroite entre ladite jonction et une plage de contact 77. Les régions 72 et 73 et le reste de la plaquette substrat sont recouverts d'une couche isolante 74 présentant des fenêtres de contact 79 pour la région 73, et 80 pour la région j2.Un conducteur métallique 75 est en contact avec la région 73 à travers la fenêtre 79 et un conducteur 76 (qui n'est pas représenté sur la figure 6), orienté perpendiculairement au conducteur 75 si la mémoire est de type XY, est en contact avec la région 72 à travers la fenêtre 80. Les deux conducteurs sont isolés l'un de l'autre par une épaisseur dtiso- lant 70. Cette forme de réalisation de la cellule ne diffère de la cellule décrite en regard des figures 1 et 2 qu'en ce qui concerne la diode d'isolement qui est une diode à jonction plane au lieu d'être une diode à jonction latérale. Dans les deux cas, une région de la diode présente une partie étroite (78) qui constitue un élément fusible. La région 73 est réalisée par exemple par une opération d'implantation ionique. La cellule de mémoire programmable représentée sur les figures 7 et 8 est réalisée sur un substrat 81 isolant au moins en surface et comporte, dans une couche mince de silicium polycristallin, une première région 84 d'un premier type de conductivité, une deuxième région 83 de type opposé, ces deux régions formant une jonction plane, et une troisième région 82 du même type de conductivité que la région 84 et formant avec la région 83 une jonction latérale 89. Les régions 82 et 83 ont une configuration qui présente une partie étroite 92 à l'endroit de la jonction 89 ; les régions et le reste de la plaquette sont recouverts d'une couche isolante 85 qui présente des fenêtres de contact 90 pour la région 82 et 91 pour la région 84.Un conducteur métallique 86 est en contact avec la région 84 et un conducteur métallique 87 estten contact avec la région 82 (ce dernier nta pas été représenté sur la figure 8) et, dans le cas d'une mémoire XY, il est orienté perpendiculairement au conducteur 84. Les deux conducteurs 87 et 84 sont isolés l'un de l'autre par une épaisseur d'isolant 93. La cellule, dans cette forme de réalisation, ne diffère de la cellule décrite en regard des figures 3 et 4 qu'en ce qui concerne la diode d'isolement qui est une diode à jonction plane au lieu d'être une diode à jonction latérale. Dans les deux cas, les deux régions, de part et d'autre de la jonction latérale, forment une diode programmable, qu'un courant inverse suffisant est susceptible de mettre en court-circuit. La région 84 est avantageusement réalisée par implantation ionique. La cellule de mémoire programmable représentée sur les figures 9 et 10 est du type à deux diodes montées en opposition. La mémoire est réalisée à partir d'un substrat 41 de silicium monocristallin de type P portant une couche épitaxiale de type N dans laquelle sont formés les composants des circuits annexes, comme par exemple les décodeurs et les amplificateurs nécessaires à l'écriture et à la lecture de la mémoire. Un des transistors des circuits annexes de type NPN a été représenté sur la coupe de la figure 9 ; il comprend un collecteur 42, partie de la couche épitaxiale, avec une couche enterrée 43 de type N+, une base 45 de type P diffusée dans la couche épitaxiale et un émetteur 46 de type N+ diffusé dans la région de base. Le transistor représenté est isolé latéralement des autres composants au moyen de cordons d'oxyde de silicium SiO2 47 atteignant le substrat de type P. La surface de la couche épitaxiale est recouverte d'une couche mince isolante d'oxyde de silicium SiO2 48 qui présente des ouvertures pour les contacts : une ouverture 49 pour le contact du collecteur et un conducteur métallique 50, une ouverture 51 pour le contact de la base avec un conducteur métallique 52 et une ouverture 53 pour le contact de l'émetteur avec un conducteur métal lique 54. Le réseau de connexions des circuits annexes intégrés dans le substrat, y compris les conducteurs 50, 52, 54, sont recouverts d'un lit isolant d'oxyde de silicium Si02 55, qui peut éventuellement présenter des ouvertures aux points où des lignes, ou des colonnes, d'éléments programmables doivent être reliés à un circuit annexe. Sur le lit isolant 55, on a fait croître une couche mince de silicium polycristallin de laquelle on a conservé les surfaces correspondant aux diodes de la mémoire. Les diodes se présentent comme celles des figures 3 et 4 et comprennent une première région 56 de type P, une deuxième région 57 de type N et une troisième région 58 de type P. La jonction 59 entre les régions 57 et 56 a une section plus importante que la jonction 60 entre les régions 58 et 57. Il va de soi qu'une mémoire similaire pourrait être faite de cellules comportant des éléments fusibles se présentant comme ceux des figures 1 et 2. La jonction 60 constitue ltelEment destructible de programmation de la mémoire. Les impulsions de programmation sont envoyées par des conducteurs métalliques 61 prenant contact sur la région 56 d'une part, et des conducteurs 62 prenant contact sur la région 58 d'autre part. Le conducteur 61 est une bande d'aluminium déposé par évaporation sous vide de même que le conducteur 62. Ce dernier prend contact sur la région 58 à travers une couverture 63 pratiquée dans une couche isolante 64 d'oxyde de silicium qui recouvre la totalité de la plaquette et notamment les conducteurs 61. Plusieurs cellules de mémoire, semblables à la cellule constituée par les trois régions 56, 57, 58 étant disposées sur une même ligne, le contact établi à travers l'ouverture 63 peut servir à deux cellules voisines, la région 58 étant prolongée pour constituer la troisième région 65 d'une cellule voisine de celle décrite. Cette disposition apporte encore un gain de place pouvant se traduire par une densité d'intégration accrue. Le procédé de fabrication d'une mémoire dont les cellules sont conformes à l'exemple représenté schématiquement sur les figures 3 et 4, comporte des opérations qui ressortent des techniques classiques mises en oeuvre pour la fabrication des semiconducteurs. Partant d'une plaquette substrat de silicium monocristallin, on réalise dans cette plaquette les circuits annexes de la mémoire avec les composants et les connexions nécessaires. Ces circuits sont réalisés selon une des techniques connues choisie en vue d'obtenir les meilleures performances et en fonction des caractéristiques voulues, les conditions dont il y a lieu de tenir compte étant, d'une part, que ces composants et ces connexions puissent subir sans dommage les traitements thermiques que nécessitent les opérations de formation des diodes d'isolement et des diodes de programmation de la mémoire, d'autre part, que la méthode choisie permette d'obtenir une surface de plaquette présent tant une très bonne planéité, susceptible de recevoir dans de bonnes conditions un dépôt de matière isolante, puis de silicium polycristallin. La plaquette dans laquelle ont été créés les circuits nécessaires est alors recouverte d'un lit isolant de silice Si02, de préférence déposé par voie chimique en phase vapeur, d'une épaisseur de l'ordre de 1000 2. Ce lit peut être remplacé par un lit de nitrure de silicium sur une sous-couche de Si02, déposé par voie chimique en phase vapeur.On effectue ensuite le dépôt de silicium polycristallin dans lequel seront formées les diodes des cellules de la mémoire : le dépôt est effectué à partir de silane SiH4, additionné de borane B2H6 pour que le dépôt soit dopé au bore, dans un réacteur à une température comprise entre 600 et o 700 OC. Le dépôt est limité à une épaisseur de 3000 A et la teneur en borane est ajustée'pour obtenir une concentration de bore de 17 3 l'ordre de 1017 atomes/cm Dans le cas où les composants et/ou les connexions déjà réalisés dans la plaquette ne peuvent supporter de hautes températures, le lit isolant peut être obtenu par une des méthodes connues d'oxydation sous pression à basse température, et le dépôt de silicium polycristallin peut être obtenu par une méthode mettant en oeuvre les techniques de plasma gazeux, à des températures ne dépassant pas 400 OC. Les diodes sont ensuite localisées par gravure de la couche de silicium à l'aide d'un masque d'oxyde de silicium photogravé. Le silicium polycristallin est attaqué au moyen d'un mélange d'acides fluorhydrique, nitrique et acétique ou par gravure au moyen d'un plasma à base de fluorure. Un nouveau masque, de préférence si possible en nitrure de silicium, est créé pour localiser les régions de type de conductivité N des diodes, par implantation d'ions arsenic avec une dose déterminant une concentration d'arsenic de #.îo17 atomes/cm3 Le dispositif est complété par un dépôt isolant de silice dans lequel sont ouvertes des fenêtres de contact et par un dépôt d'aluminium suivi d'une gravure déterminant les conducteurs de liaison. Une mémoire réalisée dans ces conditions ci-dessus peut ad- mettre des courants de programmation, assurant le court-circuit des jonctions voulues, de l'ordre de 20 mA si les jonctions des diodes de programmation ont une surface de l'ordre de l um2, avec une épaisseur de silicium de 0,3 um et une largeur de 3 pm au point le plus étroit où se trouve la jonction. - REVENDICATIONS 1.- Dispositif semiconducteur programmable comportant au moins une diode à jonction P/N en série avec un élément de programmation électriquement destructible, caractérisé en ce que, la diode étant formée par une jonction entre deux régions d'une couche mince de matériau semiconducteur s'étendant sur un lit isolant recouvrant un substrat semiconducteur, ledit élément est constitué, au moins en partie, par une zone de l'une des deux régions de ladite diode. 2.- Dispositif selon la revendication l, caractérisé en ce que que, la diode étant formée par une jonction entre deux régions d'une couche mince de matériau semiconducteur, ledit élément est un fusible constitué par une zone d'une des deux régions de ladite diode. 3.- Dispositif selon la revendication 1, caractérisé en ce que, la diode étant formée par une jonction entre deux régions d'une couche mince de matériau semiconducteur, ledit élément est une seconde diode susceptible d'être mise en court-circuit, dont une région est constituée par une zone d'une des deux régions de la première diode. 4.- Dispositif selon l'une des revendications 2 et 3, caractérisé en ce que la région de la diode dans laquelle est située l'élément destructible présente, à distance de la jonction de ladite diode, une zone de résistance série à section diminuée. 5.- Dispositif selon l'une des revendications 1 à 4, caractérisé en ce que, comprenant une pluralité de diodes, chacune formée par une jonction entré deux régions d'une couche mince de matériau semiconducteur s'étendant sur un lit isolant recouvrant un substrat semiconducteur, et chaque diode étant en série avec un élément destructible également formé dans ladite couche mince, le dispositif comprend en outre des circuits annexes dont les composants sont intégrés dans la totalité dudit substrat. 6.- Dispositif selon la revendication 5, caractérisé en ce que certaines desdites diodes, formées par une jonction entre deux régions d'une couche mince de matériau semiconducteur, sont en série avec des éléments fusibles formés dans ladite couche mince, et certaines sont en série avec des diodes, susceptibles d'être mises en court-circuit, formées dans ladite couche mince. 7.- Dispositif selon l'une des revendications 5 et 6,caractérisé en ce que deux éléments destructibles en série avec deux diodes voisines chacune formée par une jonction entre deux régions d'une couche mince de matériau semiconducteur, ont en commun une région formée dans ladite couche mince. 8.- Dispositif selon l'une des revendications 5 à 7, caractérisé en ce que la couche mince dans laquelle sont formés les diodes et les éléments destructibles est en silicium polycristallin. 9.- Dispositif selon la revendication 8, caractérisé en ce que les diodes et les éléments destructibles sont formés dans une couche mince de silicium polycristallin déposé sur un lit d'oxyde de silicium recouvrant un substrat de silicium monocristallin. 10.- Mémoire morte programmable selon l'une des revendications 5 à 9, caractérisée en ce qu'elle comporte, disposées selon une matrice XY, des diodes à jonction P/N formées par une jonction entre deux régions d'une couche mince de matériau semiconducteur, en série avec des éléments destructibles dont une partie au moins est constituée par des zones de l'une des régions desdites diodes, ladite couche mince étant formée sur un lit isolant recouvrant un substrat semiconducteur dans lequel sont intégrés des circuits annexes de la mémoire.