Brevet FR2420253A1 — publié le 19791012

L'invention concerne un asservissement de phase numérique programmable, comportant une boucle de phase, qui peut être utilisé notamment dans les récepteurs de transmission de données numériques. Lors de la réception de données, cette boucle permet de réaliser une synchronisation d'horloge à partir des transitions du signal numérique transmis, ces transitions étant synchrones de l'horloge d'émission. I1 existe des asservissements utilisant des boucles de phase analogiques, mais elles sont difficilement utilisables lorsqu'on transmet un signal numérique car elles nécessitent une première conversion numérique-analogique et ensuite une seconde conversion analogique-numérique. D'autre part, les boucles de phase analogiques ou hybrides présentent des inconvdnients, en particulier les instabilités et les réglages délicats. En outre, une boucle de phase analogique donnée a des caractéristiques bien déterminées et ne fonctionne que dans des plages de fréquences limitées. L'asservissement proposé comporte une boucle de phase purement numérique, ce qui élimine tout risque d'instabilité. En outre, cet asservissement pallie aux inconvénients cités , en particulier, le même circuit est utilisable pour des caractéristiques différentes car la boucle de phase est programmable. Selon une caractéristique de l'invention, l'asservissement comporte un détecteur de fronts et une boucle de phase programmable, constituée par un compteur à n étages et une mémoire. Selon une autre caractéristique de l'invention, l'oscillateur local de fréquences élevée par rapport à la fréquence du signal incident excite le compteur binaire dont l'étage qui oscille à la même fréquence que le signal incident constitue l'horloge locale et chaque fois qu'une impulsion arrive la position du compteur est corrigée, à l'aide de la mémoire, de façon à synchroniser cette horloge locale. Selon une autre caractéristique de l'invention, la programmation de la mémoire permet de régler le rattrapage de phase de façon à obtenir la rapidité de réponse voulue en fonction de l'immunité aux bruits nécessaire. D'autres caractéristiques de l'invention ressortiront de la description détaillée qui suit, donnée à titre d'exemple non limitatif, cette description étant faite en relation avec les figures ci-annexées dans lesquelles - la figure 1 représente un schéma d'un asservissement, selon l'invention, comportant une mémoire du type "PRQM" ; - la figure 2 représente un diagramme de fonctionnenent de l'asservissement représenté à la figure 1 ; - la figure 3 représente un schéma d'un asservissement, selon l'invention, comportant une mémoire du type "RAZ" - la figure 4 représente des diagrammes de fonctionnement d'un même asservissement, tel que celui représenté à la figure 3, programmé pour deux fréquences différentes. La figure 1 représente un exemple de réalisation en technologie TTL d'un asservissement, selon l'invention, comportant un détecteur 1 de fronts montants et une boucle de phase programmable, constituée par un compteur 2 à quatre étages et une mémoire 3 programmable à lecture seule (PROM). Le détecteur 1 de fronts montants comporte une première bascule 4 de type D qui reçoit les impulsions de données, constituant le signal incident SI, en CLR et un signal de valeur logique non en D. Le détecteur 1 comporte une seconde bascule 5 de type JK qui reçoit en J le signal de sortie QD de la première bascule et en K le complément QO du signal de sortie de la première bascule. Le détecteur 1 comporte une troisième bascule 6 de type JK qui reçoit en J le signal de sortie Q1 de la seconde bascule et en K le complément Q1 du signal de sortie de la seconde bascule. Les bascules 5 et 6 reçoivent en CIR un signal de niveau logique nul". Les trois bascules 4, 5 et 6 reçoivent en PR un signal de nivean logique "1" et en CK un signal d'horloge qui est le signal OL+ de l'oscillateur local inversé par la porte 7. Le détecteur 1 comporte > enfin, une porte "NON ET" 8 qui reçoit le signal QI et le complément Q2 du signal de sortie de la troisième bascule et qui fournit à la boucle de phase le signal CH. La sortie de la porte 8 est connectée à l'entrée L du compteur 2 ; les entrées P, T et CIR de ce compteur reçoivent un signal de niveau logique "1" et l'entrée CK reçoit le signal OL+ de ltoscillateur local. Les entrées A, B, C, D sont connectées respectivement aux sorties S1, S2, 53 > S4 de la mémoire 3 et les sorties QA, BB, QB, QC, QD sont connectées respective- ment aux entrées El, E2, E3, E4 de la mémoire 3. D'autre part, une bascule de sortie 9 de type D reçoit en D le signal incident SI et en CK le signal HL d'horloge locale issu de QD. Les entrées PR et CLR de 9 reçoivent un signal logique de niveau "1". La sortie Q fournit le signal REC qui est transmis au circuit d'utilisation. Le fonctionnementde l'asservissementaécrit à la figure 1 est expliqué à l'aide de la figure 2. On décrit une réception de données émises à une fréquence nominale fixe. cette réception étant faite avec une immunité nulle aux bruits en fréquence. On se place dans un cas où les données sont transmises en code binaire de type PWM, dans lequel à chaque élément binaire est associé un intervalle de temps, égal ici à seize fois la période de l'oscillateur local, et dans lequel la longueur de l'impulsion dépend de la valeur de l'élément binaire. Sur la figure 2, on a représenté tout d'adord le signal OL+ de l'oscilla- teur local et le signal incident SI, on a figuré la réception de trois éléments binaires : un premier élément de valeur binaire 0 de F1 à F2, un deuxième de valeur 1 de F2 à F'3 et un troisième de valeur 0 à partir de F'3. Le front avant de ce troisième élément binaire est passé de F3 à F'3, car la fréquence du signal incident a diminué, nous verrons plus loin les conséquences de ce décalage. Les pointillés tracés autour de chaque front du signal incident indiquent la zone dans laquelle peut évoluer le front pour déclencher le processus de synchronisation décrit ci-dessous. Cette zone est égale à une période de l'oseil- lateur local. La représentation des quatre signaux suivants QO, QI > Q2 et CH permet de décrire le fonctionnement du détecteur 1 de fronts montants. La première bascule 4 se déclenche sur les fronts montants de OL , donc sur les fronts descendants de OL+. Cette bascule éliminé les fonctionnements aberrants qui peuvent se produire s'il y aeotneidence des fronts de l'oscillateur local et du signal incident. Le déclenchement de 4 entrasse le basculement de 5, qui lui-même entraîne le basculement de 6. Les bascules 5 et 6 se déclenchent sur les fronts descendants de OL', donc sur les fronts montants de OL . Le basculement de 5 n'a lieu que si la durée de l'impulsion du signal incident est supérieure à une demipériode de l'osoillateur local. Le signal CH depositionnement du compteur, qui est au niveau "1" au repos, donne une impulsion qui indique l'apparition de chaque front montant du signal incident. Le front montant de l'oscillateur local OL+ qui fait remonter le signal CH positionne le compteur, quelle que soit sa position antérieure ; c'est à-dire que les sorties QA > QB, QC, QD prennent respectivement les valeurs présentes en A, B, C, D. Ces valeurs sont données par la mémoire de façon à prendre en compte le signal incident au mimieu de l'intervalle de codage ta, b) . Dans le cas décrit, les valeurs en A, B, C, D sont fixes ("o" en A, "1" en B, B > "O" en C et "O" en D) car la fréquence nominale du signal incident est fixe et l'iimmunité au bruit en fréquence est nulle. On verra plus loin, les utilisations possibles de la mémoire. Le signal issu de QD, de même fréquence que le signal incident, forme l'horloge locale HL. Le signal incident est ensuite reconstitué à l'aide de la bascule 9, il est pris en compte à chaque front montant de HL, indiqué par une flèche sur la ligne des TOP, chaque flèche correspondant au milieu de chaque intervalle de codage. Le signal REC est donné par le signal incident reconstitué en code NRZ (non retour à zéro) et synchronisé avec l'horloge locale HL. I1 reste à préciser ce qui se passe quand le front montant du signal incident passe de la position F3 à la position F'3 : La figure 2 montre comment la position du compteur est corrigée par le signal CH de façon à suivre la variation de fréquence ; il y a accrochage immédiat. L'accrochage étant instantané, puisqu'il a lieu dès la première impulsion, l'immunité aux bruits en fréquences est nulle. Pour éliminer ce type de bruit, il faut introduire une fonction "intégration" qui empêche le système de suivre les variations instantanées du signal incident. Pour augmenter l'immunité aux bruits en fréquence, on doit augmenter le temps d'accrochage. Dans la pratique, il suffit de limiter le saut imposé au compteur au moment d'une impulsion du signal CH et donc, de charger le compteur à une valeur qui dépend de sa valeur avant le chargement. C'est le rSle de la mémoire PROM (figure l) qui en fonction de QA, QB > QC, QD donne A, B, C et D. Le contenu de la mémoire détermine les caractéristiques dynamiques du système temps d'accrochage, plage d'accrochage, plagedeverrouillage et immunité au bruit. Pour faire varier les caractéristiques dynamiques de la boucle, il faut modifier la programmation de la mémoire. C'est pour cette raison que l'on a remplacé la mémoire de type "PROM" par une mémoire à lecture et écriture (RAM) à la figure 3. La figure 3 représente un asservissement comportant un détecteur de front 1 et une boucle de phase constituée par un compteur 10 à n étages et une mémoire li du type RAM. Les mêmes références représentent les memes objets sur les figures 1 et 3. Le détecteur de fronts 1 a été décrit précédemment, il fournit le signal CH de positionnement du compteur à la mémoire ll par l'intermédiaire d'un multiplexeur 12. Ce multiplexeur 12 permet d'aiguiller vers les n + 1 entrées d'adressage de la mémoire 11, n + 1 signaux provenant soit de l'unité de co. mande d'écriture l), soit du compteur (n signaux de sortie QA, FE, Q , XE, QC, q E... et du détecteur de fronts (1 signal CH). L'unité de commande d'écriture 13 fournit, également, au multiplexeur un ordre d'aiguillage en M et à la mémoire d'une part un ordre d'écriture en W, d'autre part n + 1 signaux d'entrée. Pour faire une opération d'écriture en mémoire, classiquement l'unité e commande d'écriture 13 envoie un signal approprié en M, pour que le multiplexeur 12 aiguille les signaux provenant de 13 vers les entrées d'adressage, et un signal approprié en W pour que les informations figurant en entrées soient inscrites en mémoire à l'adresse indiquée. ta mémoire fournit n t 1 signaux au compteur dont n signaux aux entrées A, B, C, D, E, ... et un signal à l'entrée L. Dans cet asservissement, le signal de positionnement du compteur est fourni au compteur par l'intermédiaire de la mémoire, car ainsi il peut être programme afin d'obtenir une synchronisation en fréquence quel que soit le code et même en cas d'absence de signal sur la ligne le transmission. Lorsque l'on veut modifier les caractéristiques dynamiques de la boucle ou la valeur de la fréquence nominale, il suffit de changer le contenu de la mémoire; celle-ci positionne le compteur en fonetion d'une part de son état au moment d'une impulsion du signal CH1 d'autre part de I'"état nominal" qu'il devrait avoir s'il était synchronisé avec la fréquence nominale du signal incident. Le positionnement du compteur dépend uniquement de la mémoire, l'état de la mémoire définissant la fréquence de fonctionnement et les caractéristiques dynamiques, l'état du compteur définissant l'état de la boucle. Le réglage de la fréquence nominale s'effectue de façon continue à une période de l'oscillateur local près. La figure 4 illustre ce qui précède en montrant des synchronisations d'un même circuit, tel que celui représenté à la figure 3, sur deux fréquences différentes, par simple changement de programmation. Dans l'exemple choisi, le compteur a cinq étages. La première fréquence Fl de synchronisation est seize fois plus petite que la fréquence de l'oscillateur local et la valeur nominale du compteur est 01010 ("O" en A, "1" en B, "O" en C, "1" en D, "O" en E). La seconde fréquence F2 de synchronisation est inférieure à Fl et la valeur nominale du compteur est 01100 ("O" en A, "l" en B, "1" en C, en en D, "O" en E). La description du fonctionnement est semblable à celle qui a été faite pour la figure 2. Grâce à cet asservissement, on réalise le réglage de la fréquence de synchronisation et des caractéristiques dynamiques par programmation, ce qui supprime tous les réglages délicats. D'autre part, on utilise un même circuit sur une très large bande de fréquences, de quelques hertz à quelques mégahertz en technologie TTL. Bien que les principes de la présente invention aient été décrits cidessus en relation avec des exemples particuliers de réalisation, on comprendra clairement que ladite description est faite seulement à titre d'exemples et ne limite pas la portée de l'invention. REVENDICATIONS 1. Asservissement à boucle de phase numérique, destiné à un récepteur de signaux logiques muni d'un oscillateur local, caractérisé en ce qu'il comporte un détecteur de fronts et une boucle de phase programmable constituée par un compteur à n étages et une mémoire. 2. Asservissement à boucle de phase numérique selon la revendication 1, caractérisé en ce que le compteur reçoit n signaux d'entrée plus ut signal de positionnement en provenance de la mémoire, en ce qu'il reçoit également le signal de l'oscillateur local comme signal d'horloge et en ce qu'il fournit n signaux à la mémoire. 3. Asservissement à boucle de phase numérique selon la revendication 2, caractérisé en ce que le détecteur de fronts reçoit des impulsions de données, constituant le signal incident, et des impulsions périodiques d'horloge provenant de l'oscillateur local, et en ce qu'il fournit à la mémoire un signal indiquant par une impulsion l'apparition de fronts du signal incident. 4. Asservissement à boucle de phase numérique selon la revendication 3, caractérisé en ce que le détecteur de front comporte trois bascules qui reçoivent le signal de l'oscillateur local comme horloge, - une première bascule du type D qui reçoit le signal incident de façon à éliminer les bruits en niveau, - une seconde bascule du type JK connectée à la première de telle sorte que si la première bascule passe d'un premier état à un second sur un front actif de horloge, la seconde bascule subisse le même basculement au front actif suivant de l'horloge, - une troisième bascule du type JK, connectée à la seconde de telle sorte que le basculement de la seconde entraîne celui de la troisième au front actif suivant de horloge, et en ce que le détecteur comporte également une porte "NON ET" qui reçoit le signal de sortie de la seconde bascule et le complément du signal de sortie de la troisième bascule et qui fournit un signal indiquant par une impulsion l'apparition de chaque front montant du signal incident. 5. Asservissement à boucle de phase numérique selon la revendications 3 ou la revendication 4, caractérisé en ce que la mémoire est une mémoire programmable à lecture seule. 6. Asservissement à boucle de phase numérique selon la revendication 3 ou la revendication 4, caractérist en ce que la mémoire est une mémoire à lecture et écriture, et en ce qu'il est prévu des moyens d'écriture parmi lesquels un multiplexeur connecté aux n + 1 entrées d'adressage de la mémoire et recevant d'une part les n signaux de sortie du compteur et le signal provenant du détecteur de fronts à fournir à la mémoire lors du fonctionnement de l'asservissement, d'autre part n + 1 signaux d'adresse à fournir à la mémoire lors de l'opération d'écriture. 7. Asservissement à boucle de phase numérique selon la revendication 5 ou la revendication 6, caractérisé en ce qu'il comporte une bascule de sortie du type D qui reçoit en entrée le signal incident et comme signal d'horloge le signal issu de la dernière sortie du compteur, c'est-à-dire l'horloge locale synchronisée avec les impulsions de données, et qui fournit le signal incident reconstitué en code "non retour à zéro" (ni2).