Brevet FR2423818A1 — publié le 19791116

La présente invention concerne un générateur de signaux d'horloge qui fournit, a partir d1un signal d'horloge appliqué, deux signaux d'horloge ne présentant pas de recouvrement. Un tel générateur trouve une application dans les systèmes, tels des circuits MOS (abréviation pour 'etal Oxide Semiconductor"), à fonctionnement dynamique.- Un mode de fonctionnement est dit dynamique ou par charges stockées en ce sens que l'information est retenue dynamiquement en stockant des charges dans la capacité de grille d'un transistor MOS. On a alors souvent besoin d'une horloge biphasée (ou de signaux d'horloge ne présentant pas de reeouvre- ment) pour permettre le stockage de lv information, puis son transfert sans qu'il puisse y avoir simultanéité entre ces deux opérations. Aussi un objet de l'invention est un générateur de signaux d'horloge qui, a partir d'un signal d'horloge extérieur, fournit deux signaux d'horloge déphasés et ne présentant pas de recouvrement Selon une caractéristique de l'invention, un générateur de signaux d'horloge qui, a partir d'un signal d'horloge extérieur, fournit deux signaux d'horloge déphasés et ne présentant pas de recouvrement, comporte - un premier circuit inverseur dont ventrée de co'nnde reçoit ledit signal d'horloge extérieur ; - un deuxieme circuit inverseur connecté entre la source d'alimentation et la sortie dudit premier circuit inverseur et recevant sur son entrée de commande ledit signal d 'horloge extérieur ;; - un troisieme circuit inverseur connecté entre la source d'alimentation et l1entrée de commande desdits premier et deuxieme circuits inverseurs et dont 'L'entrée de commande est reliée a la sortie dudit premier circuit inver seur ; et - un quatrième et un cinquieme circuits inverseurs connectés respectivement a la sortie dudit deuxième circuit inverseur et a la sortie dudit troisième circuit inverseur, et fournissant des signaux d'horloge déphasés et ne pré sentant pas de recouvrement. Le générateur dthorlogebiphasee de l'invention peut avantageusement être intégré en technologie MOS a canal N ou a canal P. D'autres objets, caractéristiques et avantages de la présente invention apparaîtront plus clairement au cours de la description suivante d'un exemple de réalisation particulier, ladite description étant faite a titre purement illustratif et en relation avec les dessins joints dans lesquels - la figure 1 montre un exemple de réalisation d'un générateur d'horloge biphasée selon l'invention ; et - les figures 2a a 2.f représentent des diagrammes de signaux présents en dos points différents du circuit de la figure I. Le générateur horloge biphasée montré a la figure 1 est réalisé en technologie MOS a canal N et a enrichissement. Il comporte essentiellement trois transistors TI, T2 et T3 avec leurs résistances de charge RLI, RL2 et RL3 et deux circuits inverseurs de schéma classique li et I2. Puisque les transistors MOS sont de type N a enrichissement, le circuit est alimenté a partir d'une tension VDD positive par rapport a la masse.Les trois transistors sont montés en inverseurs et les résistances de charge peuvent être réalisées de diverses manières (résistances diffusées, transistors NOS, charges a déplétion). On sait qu'un transistor MOS du type N a enrichissement est conducteur lorsque la tension de la grille est positive par rapport a la tension de la source. On a représenté aux figures 2.a a 2.f les diagrammes des signaux existant respectivement aux points E, A, B, C, KI et K2 du schéma de la figure 1. Chaque opération d'inversion introduit un retard t et lton suppose, pour simplifier la représentation, que les fronts des différents signaux- sont instantanés. La figure 2.a montre un signal. d'horloge extérieur qui est appli qué sur l'entrée E.Le transistor T1 réalise une inversion de ce signal et lton obtient au point A (figure 2.b) un signal inversé par rapport au signal appliqué en E et dont les fronts sont décalés d'un temps t qui est le retard dû aux capacités (notamment la capacité de grille) du transistor T1. Le potentiel du point A est aussi le potentiel de la source du transistor T2. Ce transistor est conducteur lorsque la tension de sa grille est positive par rapport a la tension de sa source. La figure 2.c montre le signal obtenu en sortie de ce transistor, c'est-à-dire au point B.Les fronts descendants du signal au point B sont en retard d'un temps t par rapport aux fronts descendants du signant au point A, tandis que ses fronts montants sont en retard d'un temps t par rapport aux fronts descendants du signal de commande, c'est-a-lire du signal appliqué en E (figure 2.a). Le signal de sortie du transistor T1 (figure 2.b) est utilisé comme signal de commande du transistor T3 qui est connecte entre la tension d'alimentation VDn et l'entrée E du générateur. La figure 2.d représente le signal obtenu en sortie de ce transistor T3, c'est- -dire au point C. Les fronts montants du signal au point C sont en retard d'un temps t par rapport aux fronts montants du signal au point E (figure 2.a), tandis que ses fronts descendants sont en retard dvun temps t par rapport aux fronts montants du signal au point A (figure 2.b). On obtient alors les signaux désirés en inversant les signaux aux points B et C. Le signal au point B est inversé par le circuit inverseur II, dont le signal de sortie est représenté a la figure 2.e, et le signal au point C est inversé par le circuit inverseur I2, dont le signal de sortie est représenté a la figure 2.f. Chaque opération d'inversion introduit un nouveau retard t, comme il apparaît sur les figures. Bien que les inverseurs fl et I2 aient été représentés sous forme schématique, ils peuvent être classiquement réalisés a l'aide d'un transistor MOS de type N connecté, en série avec une résistance de charge, entre la tension d'alimentation VDD et la masse. Bien que la présente invention ait été décrite dans le cadre d'un exemple de réalisation particulier, il est clair qu'elle n'est pas limitée audit exemple et qu'elle est susceptible de modifications ou de variantes sans sortir de son domaine. En particulier, le générateur de l'invention peut être réalisé selon une technologie MOS a canal P ou selon une technologie NOS comr plémentaire. BEVENDfCBTIONS 1. Générateur de signaux d'horloge qui, a partir d'un signal d'horloge extérieur, fournit deux signaux d'horloge déphasés et ne présentant pas de recouvrement, ledit générateur étant caractérisé en ce qu'il comporte - un premier circuit inverseur connecte entre la source d'alimentation et la masse et dont l'entrée de commande reçoit ledit signal d'horloge extérieur ; - un deuxieme circuit inverseur connecte entre ladite source d'alimentation et la sortie dudit premier circuit inverseur, et recevant sur son entrée de commande ledit signal d'horloge extérieur ;; - un troisieme circuit inverseur connecté entre la source d'alamrntation et l'entrée de commande desdits premier et deuxieme circuits inverseurs, et dont l'entrée de commande est reliée a la sortie dudit premier circuit inverseur ; et - un quatrième et un cinquieme circuits inverseurs connectés respectivement a la sortie dudit deuxieme circuit inverseur et la sortie dudit troisième circuit inverseur, et fournissant des signaux d'horloge déphasés et ne pré- sentant pas de recouvrement. 2. Générateur de signaux d'horloge selon la revendication 1, carac térisé en ce que lesdits circuits inverseurs introduisent tous le meme retard t. 3. Générateur de signaux d'horloge selon la revendication l ou la revendication 2, caractérisé en ce que chaque circuit inverseur est constitué par un transistor M > S a canal N et a enrichissement, en série avec une résis- tance de charge. 4. Générateur de signaux d'horloge selon la revendication 1 ou la revendication 2, caractérisé en ce que chaque circuit inverseur est constitué par un transistor MOS a canal P et a enrichissement en série avec une résis- tance de charge. 5. Générateur de signaux d'horloge selon la revendication 1 ou la revendication 2, caractérisé en ce que chaque circuit inverseur est constitue par deux transistors NOS de types complémentaires connectés en série et dont les grilles sont reliées pour constituer l'entrée de commande.