Brevet FR2411506A1 — publié le 19790706

La présente invention est relative a' un dispositif pour compenser en moyenne, automatiquement et continûment le gain dtim- puisions d'échos ultrasonores. Un tel dispositif est destiné à être utilisé sur les échographes et particulièrement sur. les échographes médicaux. Dans la plupart des échographes médicaux, il existe une compensation de gain ajustable manuellement. En-effet, à cause de l'absorption des tissus, les échos dûs aux structures les plus éloignées de la sonde, ctest-à-dire les échos arrivant avec le plus-long retard après lte;mission, sont les plus atténués. Aussi, afin qu'ils soient reproduits en moyenne avec a meme brillance sur le tube cathodique de restitution, il faut qu'ils soient plus amplifiés que les échos provenant des régions proches-de la sonde. Pour cette raison, le gain de l'amplificateur de réception doit être une fonction croissante du temps après chaque émission d'impulsion suivant une loi en fin de compte périodique si la cadence des émissions est régulière. La loi optimum de gain en fonction du temps dépend chaque fois du sujet examiné et de la nature de l'examen. Cest pourquoi cette loi est, en général, ajustable manuellement avec un certain nombre de tâtonnements avant de trouver la loi fournissant une image relativement uniforme. L'invention a pour but= de proposer un dispositif permettant la recherche automatique de la loi optimum, et la mise en oeuvre au*omatique et continue de cette loi. L'idee de base de l'invention consiste à appliquer à un circuit multiplicateur, sur l'une de ses entrées, le signal de réception des échos ultrasonores, et sur-sa seconde entrée un signal de correction et/ou d'erreur produit au moyen d'une mémoire analogique adressable à accès séquentiel. A cette=fin, le dispositif conforme àla présente invention est caractérisé en ce qu'il comprend un circuit multiplicateur la sortie duquel est disponible le signal de sortie cons titué des impulsions d'échos compensées en gain, présentant deux bornes d'entrées auxquelles sont appliqués, pour l'une, le signal d'entrée qui consiste elles impulsions d'échos reçues, pour l'autre, un signal de correction. et/ou d'erreur, et une suite de circuits électroniques produisant. en sortie le susdit signal de correction et/ou d'erreur et comportant principalement et successivement un circuit détecteur à entrée duquel est appliqué un signal fonction du signal d'entrée, une mémoire analogique adres sablera accès séquentiel, ainsi qu'au moins un amplificateur différentiel. Selon un premier mode de réalisation du dispositif conforme à la présente invention, le susdit signal fonction du signal d'entrée et appliqué au circuit détecteur est le signal d'entrée lui-même. Selon un second mode de réalisation, le signal fonction du signal d'entrée et appliqué au circuit détecteur est le signal de sortie. Avantageusement, la mémoire analogique adressable à accès séquentiel est constituée principalement et successivement d'un circuit sommateur à deux entrées, Pour une mise en oeuvre plus simple de l'invention, la mémoire analogique adressable à accès séquentiel peut aussi être constituée d'un ensemble de condensateurs ayant une électrode commune et l'un après l'autre commutés au moyen d'un circuit de commutation séquentiel synchronisé sur la fréquence de répétition des impulsions ultrasonores, chaque condensateur stockant successivement durant des intervalles de temps successifs le signal à mémoriser. Les avantages et les autres caractéristiques de l'invention apparaitront plus clairement à la lecture de la description qui suit, faite à titre d'exemple non limitatif en se reportant aux figures annexées qui représentent - Figure 1, un premier mode de réalisation d'un dispositif conforme à la présente invention. - Figure 2, un second mode de réalisation d'un dispositif conforme à l'invention. - Figure 3, un premier mode de réalisation d'une mé- moire analogique adressable à accès séquentiel. - Figure 4, un second mode de réalisation d'une mémoire analogique adressable à accès séquentiel utilisable également dans le cadre de la présente invention. La figure 1 représente un premier mode de réalisation d'un dispositif conforme à la présente invention. La principale caractéristique de ce premier mode de ré- alisation est d'avoir une structure de système suiveur. En effet, le signal d'entrée 1, qui consiste en les impulsions d'échos reçues est appliqué non seulement sur l'une des entrées (A1) d'un circuit multiplicateur intégré 2 (par exemple du type XR 2208 de la société EXAR), -mais aussi à l'entrée d'un circuit détecteur 21, premier maillon d'une suite de circuits électroniques produisant en sortie un signal de correction. Le circuit détecteur 21 est un organe redresseur classique, connu de l'homme de l'art. Grâce à un tel circuit, on obtient à sa sortie le signal enveloppe du signal d'entrée au cours du temps. Ce signal enveloppe est appliqué à un circuit 22 consistant en une porte analogique de type courant. Un tel circuit, non indispensable pour la mise en oeuvre du dispositif conforme à la présente invention, est cependant recommandé afin d'éliminer les signaux parasites initiaux dûs en particulier aux impulsions d'émission. En conséquence, cette porte analogique 22 s'ouvrira un certain temps après qutune impulsion aura été émise et se refermera pour laisser émettre une nouvelle -impulsion. Le signal de sortie du circuit 22 est appliqué à la mémoire analogique adressable à accès séquentiel 23. Pour cette raison, ce signal de sortie du circuit 22 est le signal à mémo riser. Il diffère asse peu (les parasites initiaux y sont absents) du signal enveloppe précédent. C-'est pourquoi l'on confondra, dans ce qui suit, les deux appelations. A l'intérieur de la mémoire analogique adressable à accès séquentiel 23, la progression-des informations mémorisées est synchronisée sur la fréquence-de répétition des impulsions ultrasonores, ou un multiple de celle-cio Les figures suivantes 3 et 4 décriront plus précisément deux modes d réalisations différents de ee type de mémoire, parfaitement adaptés à la mise en oeuvre d'un dispositif conforme a la présente invention. La mémoire analogique adressable à accès séquentiel 23 a pour but de fournir la moyenne progressive des m derniers signaux enveloppe obtenus en réception de m impulsions d'échos émises. Il s'agit îa bien sûr de la moyenne arithmétique des amplitudes de ces signaux. Pour cela un signal enveloppe obtenu à la sortie du circuit 22, sera analysé au cours du temps de la façon suivante Considérant que T est le temps total que dure un signal enveloppe obtenu à la suite d'une impulsion d'écho émise, la mémoire analogique 23 stockera en chacune des n positions de mé- moire quelle comporte, l'amplitude élémentaire du signal enveloppe durant un intervalle de temps ss T = T/n. Séqnentiellement donc, dans la première position mémoire, sera stockée l'amplitude instantanée d'un premier signal enveloppe durant le premier intervalle de temps a T1 suivant l'impulsion ieme d'écho émise, puis progressivement jusqutà la n position me- moire où sera stockée l'amplitude instantanée que prendra le premier signal enveloppe durant l'intervalle de temps A Tn. Puis un deuxième signal enveloppe sera stocké de la même façon dans cette même mémoire 23, et s'ajoutera donc arithmétiquement pour ce qui est de son amplitude au premier. I1 en ira ainsi des m derniers signaux enveloppes reçus, dont la mémoire 23 effectuera, en amplitude, la moyenne aithmétique. Un signal enveloppe moyen continament réactualisé au cours du temps en fonction des variations intervenues sur les signaux enveloppes reçus, sera disponible sur la borne de sortie de la mémoire 23. La borne de sortie de la mémoire 23 est connectée, selon le premier mode de réalisation ici décrit, d'un dispositif conforme a' la présente invention, à un filtre passe-bas 24, non essentiel pour la mise en oeuvre du dispositif. Ce filtre 24 permettra de lisser les signaux émanant de la mémoire 23 afin de les présenter au circuit inverseur 25, sans que celui-ci ne puisse produire de signaux parasites. Le circuit inverseur 25 est connecté a sa sortie à la deuxième entrée du multiplicateur. Le circuit 25 est constitué d'au moins un amplificateur différentiel, monté(s) de façon a donner au circuit une structure d'inverseur. Ce genre de circuit est maintenant parfaitement connu de l'homme de l'art. I1 on existe de multiples variantes. En conséquence, la structure interne du circuit 25 ne constituant pas l'objet de la présente invention, et en outre étant parfaitement connu de lthomme de l'art, ne sera pas ici décrite en plus amples -détails. Ainsi, grâce à ce circuit, le signal moyen précédemment mentionné, convenablement débarrassé de tous signaux parasites pouvant s'y greffer, est inversé de façon à obtenir, dans le cas de la figure 1, lesignal de correction, destiné à être multiplié (entrée A2-du circuit 2) avec le signal d'entrée. Le résultat de cette multiplication est le signal de sortie 3, qui est un signal dont ltamplitude moyenne est sensiblement voisine de 1. Ainsi, le signal 3 est bien un signal d'impulsions d'échos reçus, compensé en gain-puisque son amplitude, l'ampli tude des impulsions d'échos, est en moyenne voisine de l'unité. Le signal 3 pourra donc être appliqué à un échographe conventionnel. La figure 2 illustre un second mode de réalisation d'un -dispositif conforme à la présente invention Lg principale caractéristique de cet autre mode de réalisation est de -présenter une structure de système asservi. En effet, le signal d'entrée 1 est appliqué à une pre mièroentréè Al d'un circuit multiplicateur 2, tandis que la borne de sortie de ce circuit 2, également borne de sortie du dispositif conforme à la présente invention, est connectée à la borne d'entrée d'un circuit détecteur 21, premier maillon d'une suite de circuits électroniques produisant en sortie un signal d'erreur. Le circuit détecteur 21 est tout à fait identique au circuit 21 de la figure t. Le signal enveloppe obtenu en sortie du circuit 21 est appliqué à-un circuit 22 identique à celui de la figure 1, et fonctionnant de la même façon. Puis la sortie du circuit 22 est connectée à la mémoire analogique adressable à accès séquentiel 23. La mémoire~23, suivant ce second mode de réalisation d'un dispositif conforme la présente invention peut être réalisée selon, par exemple, l'un ou l'autre des deux modes de réalisation de mémoire analogique adressable à accès séquentiel représentés plus en détail aux figures 3 et 4, ou selon encore tout autre mode non ici décrit et revendiqué. Cependant, afin d'embrasser tous l.s qnects remar quables de la présente invention, la figure 2 a été plus spécialement dessinée en vue de l'utilisation d'une mémoire 23, telle que celle représentée à la figure 4. Le second mode de réalisation ici décrit d'un dispositif conforme à la présente invention tiendra donc compte également de ce fait, dans la suite de la présente description. Le but et le fonctionnement d'une telle mémoire analogique adressable à accès séquentiel ont déjà été décrits plus haut (voir description de la figure 1). La borne de sortie de la mémoire 23 est connectée, conformément au second mode de réalisation ici décrit, d'un dispositif conforme à la présente invention, à l'entrée négative d'un amplificateur différentiel 25. L'entrée positive de ce même amplificateur 25 reçoit un potentiel ajustable manuellement par un potentiomètre 26, ainsi que le montre la figure 2. Ce règlage manuel est destiné à ajuster le niveau de sortie de l'amplificateur différentiel 25, afin, par là même, de présenter au multiplicateur 2, un signal d'erreur de niveau ajustable, et ainsi d'obtenir un signal de sortie 3 tel qu'appliqué à un échographe conventionnel, il soit rendu possible, grâce au potentiomètre 26 d'ajuster le niveau moyen de gris présent dans l'image obtenue sur l'écran de l'échographe. Ainsi, le signal de sortie de l'amplificateur 25 est, soit appliqué directement au multiplicateur 2, et dans ce cas, il constitue lui-même, le signal d'erreur, soit filtré au moyen du filtre passe-bas 24, identique à celui de la figure 1, non indispensable dans le cadre du second mode de réalisation ici décrit d'un dispositif conforme à l'invention. Le signal de sortie de ce filtre est dans ce cas le signal d'erreur. I1 est donc appliqué sur l'entrée A2 du multiplicateur 2. Le signal 3, signal de sortie d'un dispositif conforme au second mode de réalisation ici décrit, est tout à fait analogue à celui obtenu au moyen d'un dispositif tel que représenté à la figure 1. Il sera de même qu'à la figure 1, appliqué à un échographe conventionnel. La figure 3 représente un premier mode de réalisation d'une mémoire analogique adressable à accès séquentiel. Ce premier mode est caractérisé principalement par l'utilisation d'un circuit de ligne à retard analogique consis tant en un registre à décalage analogique. Usuellement, un tel registre est encore appelé CCD ou PCCD. A la sortie du circuit de porte analogique 22, le signal enveloppe est appliqué sur la borne 30 de la mémoire conforme au premier mode de réalisation ici décrit. La borne 30 est connectée à l'une des deux entrées d'un circuit sommateur 32, de type courant. La deuxième entrée de e circuit sommateur reçoit le signal de sortie de la mémoire, dont la structure est donc du type bouclée. La sortie du- circuit sommateur 32 est connectée à un circuit d'atténuation 33. Un tel circuit est obtenu, par exemple, à partir d'un amplificateur opérationnel de type courant monté de façon à fournir un gain inférieur à l'unité. Ainsi, il devient circuit d1 atténuation. La sortie du circuit 33 est connectée àl'entrée du registre analogique 34 dont il a été question ci-dessus. La sortie de ce registre, également sortie de la mémoire est donc, ainsi que dit plus haut, bouclée sur la seconde entrée du circuit sommateur 32. La fréquence de décalage des informations enregistrées sur les positions de mémoire dudit registre, c'est-à-dire dans les p cellules de celui-ci, est commandée par l'ensemble des deux circuits 35 et 36. 35-est un circuit générateur d'horloge de commande et 36 un circuit compteur jusqu'a p. L'horloge de commande 35 du registre donne, apres chaque impulsion d'écho émise, au moyen de la borne 37 véhiculant le signal de synchronisation, un nombre p d'impulsion, nombre compté au moyen de circuit de comptage jusqu'a p, égal au nombre de cellules du registre à décalage analogique. Le nombre p est choisi, àla convenance de l'utilisateur. Selon le mode de réalisation ici décrit, ce nombre p a été choisi égal à 128. En effet, les registres de type courant comportent ~généralement 128 cellules ou positions mémoire I1 est bien évident que ceci ne constitue qu'un exemple nullement limitatif de réalisation d'une mémoire dans le cadre de la présente invention. Quant au fonctionnement de la mémoire illustrée par la figure 3, il aété déjà globalement décrite regard de la description donnée en référence à la figure 1. Cependant, il convient de préciser ici que le signal de durée finie qui se présente à l'entrée du registre, est analysé en amplitude suivant n intervalles de temps successifs, l'amplitude élémentaire du signal durant chaque intervalle de temps étant stockée dans une position mémoire, qui consiste ici en une cellule du registre, ces cellules, il y en a p, étant décalées de proche en proche grâce à l'action des circuits 35 et 36. En conséquence, on a p = n. La mémoire, ainsi qu'il a été dit, a pour but de fournir la moyenne progressive des m derniers signaux. Dans le cas présent, m dépend du pouvoir d'atténuation du circuit 33. En effet, sans atténuateur, le signal présent sur la borne 31 (signal de sortie), recirculant périodiquement-dans la mémoire à registre 34, augmenterait toujours et fournirait la somme de tous les signaux enveloppes passés. Une légère atténuation dûe au circuit 33, limite le nombre de signaux pris en compte dans cette somme. il suffit alors de faire passer le signal moyen présent sur la borne de sortie 31, dans un filtre et un inverseur pour obtenir le signal de correction, représentant la loi de gain cherchée, et d'appliquer ce signal au circuit multiplicateur 2. La figure 4 illustre un second mode de réalisation d'une mémoire analogique adressable à accès séquentiel utilisable dans le cadre de la présente invention. Le signal 30 provenant du circuit-porte analogique 22 est appliqué successivement sur un certain nombre n de cellules R-C stockant l'information analogique, et constituées dun ensemble de n condensateurs ayant une électrode commune et d'une résistance R. Ces n condensateurs C1 .... Ci .... Cn constitueront dans le présent mode de réalisation de mémoire, les n positions mémoires sur lesquelles seront enregistrées les n amplitudes élémentaires d'un signal enveloppe durant un intervalle de temps A T = T/n. Un circuit de commutation séquentiel 38 est disposé de façon à commuter successivement le signal enveloppe sur les n condensateurs, ceux-ci (Ci) stockant ledit signal durant les intervalles de temps successifs a Ti. Le circuit 38 sera bien sûr synchronisé sur la fréquence de répétition des impulsions ultrasonores émises, au moyen de la borne 37. La fréquence de commutation des n condensateurs, déterminée par le circuit 38, synchronisé sur la fréquence de répétition des impulsions ultrasonores émises, est fonction de la durée dtun intervalle de temps tTi = T/n. Conformément au mode de réalisation ici décrit de la mémoire analogique, il est même possible de rendre les intervalles de temps de durées inégales, par exemple : # T1 = 8 S, #2 = 16 S, ... #Ti = 16 s, #n = 8 s, au moyen d'une programmation du circuit de--commutation 38. Le nombre n de condensateurs est choisi, à la convenance de l'utilisateur. A titre d'exemple on pourra prendre n = 17. Quant au fonctionnement de la mémoire réalisée confor dément au second mode de réalisation ici décrit,- il a déjà été globalement dé-crit précédemment. L'ensemble des n condensateurs, constituant ici lesn positions mémoires, effectueront comme pré- cédemment la moyenne progressive dtun certain nombre (m) de signaux enveloppes. On remarquera dans le cadre du second mode de réalisation-ici décrit, que la structure représentée à la figure 4 n'est pas une structure bouclée. Le signal de sortie de la -mémoire présent sur la borne 31 sera appliqué à la borne négative d'un amplificateur différentiel 25 (voir figure 2), ainsi que déjà dit plus haut. Le signal de sortie de cet amplificateur différentiel, filtré ou non, -constituera le signal d'erreur (et de correction) appliqué à la seconde entrée du circuit multiplicateur 2. il est bien entendu que la description qui précède a eté faite uniquement titre d'exemple non limitatif et que d'autres variantes, particulièrement d'autres modes de réalisation de mémoires, peuvent être envisagées sans, pour cela, sortir du cadre de l'invention. NEVENDICATIONS : 1. Dispositif pour compenser en moyenne automatiquement et continûment le gain d'impulsions déchus ultrasonores, caractérisé en ce qu'il comprend un circuit multiplicateur à la sortie duquel est disponible le signal de sortie constitué des impulsions d'échos compensées en gain, présentant deux bornes d'entrées auxquelles sont appliqués, pour l'une, le signal d'entrée qui consiste en les impulsions d'échos reçues, pour l'autre, un signal de correction et/ou d'erreur, et une suite de circuits électroniques produisant en sortie le susdit signal de correction et/ou d'erreur et comportant principalement et successivement un circuit détecteur à l'entrée duquel est appliqué un signal fonction du signal d'entrée, une mémoire analogique adressable à accès séquentiel, ainsi qu'au moins un amplificateur différentiel. 2. Dispositif selon la revendication 1, caractérisé en ce que le signal fonction du signal d'entrée et appliqué au circuit détecteur est le signal d'entrée lui-meme. 3. Dispositif selon la revendication 1, caractérisé en ce que le signal fonction du signal d'entrée et appliqué au circuit détecteur est le signal de sortie. 4. Dispositif selon l'une des revendications 1 à caractérisé en ce que la mémoire analogique adressable à accès séquentiel est constituée principalement et successivement d'un circuit sommateur à deux entrées, dont lune reçoit le signal à mémoriser, d'un circuit atténuateur, et d'un circuit de ligne à retard analogique consistant en un registre à décalage analogique, dont la fréquence de décalage est égale au produit de la fréquence de répétition des impulsions ultrasonores par le nombre de cellules du susdit registre, et dont la borne de sortie, également sortie Je la mémoire, est connectée à l'autre entrée du susdit circuit sommateur. 5. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que la mémoire analogique adressable à accès séquentiel est constituée d'un ensemble de condensateurs ayant une électrode commune et l'un après l'autre commutés au moyen d'un circuit de commutation séquentiel synchronisé sur la fréquence de répétition des impulsions ultrasonores chaque condensateur stockant successivement durant des intervalles de temps successifs le signal à mémoriser. 6. Dispositif selon la revendication 4, caractérisé en ce que le signal de sortie de la mémoire est appliqué à un filtre passe-bas dont la sortie est connectée à au moins un amplificateur différentiel monté en circuit inverseur