Brevet FR2412107A1 — publié le 19790713

L'invention se rapporte aux systèmes à logique programmée comprenant au moins les éléments suivants qui communiquent entre eux par des voies d'adressse, des voies de données et des voies de commandes : un processeur, une mémoire-programme et des organes annexes de mémorisation et de commu- nication avec l1 extérieur. Ces systèmes ont l'avantage d'utiliser des éléments à grande diffusion, donc d'un coût réduit, tels que des microprocesseurs, mais leurs posibilités d'utilisation sont limitées. L'invention se propose d'améliorer les performances de tels systèmes et de les rendre aptes à assurer des fonctions particulières d'un niveau qu'il serait impossible d'atteindre avec des composants de même classe uti lisses de manière connue. Pour cela, on prévoit, selon l'invention, d'adjoindre à un système à logique programmée du type rappelé ci-dessus, un dispositif logique comprenant au moins : un automate logique qui reçoit les signaux de données fournis par la mémoire-programme à la demande du processeur et les décode pour fournir de nouveaux signaux de données; et un multiplexeur qui envoie au processeur, suivant un ordre reçu de l'automate logique, soit les si- gnaux de données de la mémoire-programme, soit les nouveaux signaux de données de l'automate logique. On peut encore perfectionner ce dispositif logique en prévoyant aussi des opérateurs particuliers qui reçoivent des ordres de l'automate logique et lui cOmmuniquent des comptoerendus d'exécution pouvant modifier l'état interne de l'automate logique. La mémoire-programme peut fournir des signaux de données supplémentaires non communiqués au processeur, mais iqterprétés et utilisés par l'auto- mate logique et/ou les opérateurs particuliers. L'invention permet ainsi de spécialiser un processeur universel et d'améliorer les performances d'un systeme à logique programmée sans néces sites de modifications dans le processeur et ses organes annexes. Le dispositif logique qui est ajouté selon l'invention est, en effet, ignoré du processeur qui ne le commande pas spécialement. L'amélioration des perfor mances se mesure à la diminution du temps nécessaire pour effectuer certai- nes opérations et à la réduction du nombre de mots-mémoire nécessaires pour coder ces opérations.On peut citer, parmi les fonctions particulières que l'invention permet d'assurer, celles de contraleur de mémoire de masse, de contrôleur de dispositif électromécanique, de séquenceur programmable uni versel, de régulateur programmable universel, d'automate programmable uni 8erse, de contraleur de trafic ou de communications. En se référant aux figures schématiques ci-jointes, on va décrire un exemple de mise en oeuvre de l'invention. - La fig 1# représente un système classique a' logique programmée. - La fig 2 représente le Qdne ssstème après adjonction du dispositif logique prévu par l'invention. Sur la fig 1, un processeur 1 communique avec une mémoire-programme 2 et des organes annexes 3 par trois voies de communication : une voie 10 pour les signaux d'adresse issus du processeur, une voie Il pour les signaux de données issus du ou allant vers le processeur et une voie 12 pour les signaux de commandes ou de service issus du ou- allant vers le processeur. La mémoire-programme 2 est organisée en mots et elle envoie en 13, à la suite d'une commande du processeur codée par les signaux des voies 10 et 12 et reçue en 14 et 15 respectivement, sur la voie 11 des signaux de données, une suite d'instructions codées sur un mot ou plusieurs mots. Les organes annexes 3 sont propres à l'application. Ils sont reliés au processeur 1 et à la mémoire-programme 2 par les voies 10, Il et 12. Ces organes sont essentiellement des dispositifs de mémorisation et de communication avec l'extérieur, cette communication avec l'extérieur étant figurée par la voie 16. Sur la fig 2 on retrouve les éléments de la fig 1 avec en plus tout d'abord un automate logique 5 et un multiplexeur 6. L'automate logique 5 comporte des circuits de séquencement mettant en forme certains signaux de commandes du processeur, des circuits de mémorisation de son état interne et un réseau logique combinatoire régis sant le fonctionnement de l'ensemble de 11 automate. Cet automate reçoit d'une part en 17 les signaux de commandes issus du processeur, qui provoquent la lecture du code d'une instruction, et dtautre part en 18 les signaux de données émis en 13 par la mémoire-programme 2 a la suite de la demande du processeur. Le multiplexeur 6 a' deux entrées est réalisé soit par des portes logiques classiques réunies en un bottier ou plusieurs bottiers MSI ( à intégration à échelle moyenne) ou LSI (à intégration à grande échelle), soit par des portes dites à trois états ou des portes à collecteur ouvert. Une entrée 19 du multiplexeur est reliée aux sorties 13 de la mémoire-programme et l'autre entrée 20 est reliée aux sorties 21 de signaux de données de l'automate logique 5. Ce multiplexeur aiguille, suivant un ordre 22 issu de l'automate logique 5, l'une ou l'autre de ces entrées sur la scrs tie 23 et la voie Il allant vers le processeur 1. On peut compléter ce dispositif par des opérateurs particuliers 7 qui reçoivent en 24 des ordres de l'automate logique 5 et communiquent à celui-ci en 25 des comptes rendus d'exécution. Par ailleurs, ces opéra tueurs 7 sont aussi reliés au reste du système par leurs liaisons 26, 27, 28 avec les voies 10, 11, 12 respectivement. Ils comportent aussi éventuellement des liaisons avec les signaux de données émis par la mémoireprogramme, par exemple la liaison 29 avec les signaux émis en 13. Le nombre M de signaux de données issus de la mémoire-programme 2 peut être supérieur ou égal au nombre n de signaux de donnés reçus par le ou issus du processeur. Mais, dans tous les cas, le multiplexeur 6 n'aiguille que n signaux. Les éventuels (m-n) signaux restants que l'on a figurés par la voie 30 ne sont reçus que par l'automate logique 5 (en 31) et, éventuellement, par les opérateurs particuliers 7 (en 32). Le fonctionnement est le suivant. L'automate logique 1 décode les informations issues de la mémoire-programme 2, et, suivant son état interne il communique des ordres en 21 et 22, puis détermine son nouvel état, compte tenu des signaux reçus en 25. Le signal 2 détermine si le multiplexeur 6 doit communiquer au processeur les informations issues en 13 de la mémoire-programme 2 ou les informations élaborées en 21 par ltautomate logique 5. De toute façon, le processeur 1 reçoit ces informations comme en l'absence du dispositif logique 5-6, il les interprète comme des codesinstructions ou des extensions de code-instruction et exécute les actions correspondantes telles qu'elles ont été conçues par le constructeur du processeur. Les informations contenues dans la mémoire-programme sont des "instructions apparentes", codées sur un mot ou plusieurs mots, d'une manière indépendante ou non du codage des "instructions vraies" reconnues par le processeur; ainsi, on fait correspondre à une "instruction-apparenten une t'instruction vraie" ou plusieurs "instructions vraies't le nombre de mots codant l"'instruction apparente" doit toutefois être le même que le nombre de mots codant 1' "instruction vraie" ou les "instructions vraies". En particulier, certaines instructions apparentes peuvent titre identiques à des instructions vraies, le dispositif étant alors "transparent" pendant leur exécution. Dans tous les cas, c'est le processeur qui est martre des opérations et qui commande les différents échanges en entrée et en sortie par l'intermédiaire des voies 10, 11 et 12, sans tenir compte de la présence ou de l'absence du dispositif logique ajouté selon l'invention; toutefois, ce dispositif utilise des signaux de commandes du processeur, en particulier les signaux de synchronisation. REVENDICATIONS 1 - Système à logique programmée comprenant les éléments suivants qui communiquent entre eux : un processeur, une sémoire-programmeeet des organes annexes de mémorisation et de communication avec l'extérieur, caractérisé en ce qu'il comporte aussi : un dispositif logique constitué par un automate logique (5) qui reçoit les signaux de données (13) fournis par la mémoire-programme (2) à la demande du processeur (1) et les décode pour fournir de nouveaux signaux de données (21); et un multiplexeur (6) qui envoie au processeur, suivant un ordre (22) reçu de l'automate logique (5), soit les signaux de données de la mémoire-programme, soit les nouveaux signaux de données de l'automate logique. 2 - Système selon la revendication 1, caractérisé en ce qu'il comporte en plus des opérateurs particuliers (7) qui reçoivent des ordres (24) de l'automate logique et lui communiquent des comptes rendus d'exécution (25) pouvant modifier l'état interne de l'automate logique. 3 - Système selon la revendîcatica 1 ou 2 caractérisé en ce que la mémoire-programme (2) fournit des signaux supplémentaires (30) non communiqués au processeur, mais interprétés et utilisés (en 51) par l'automate logique et/ou (en 32) par les opérateurs particuliers.