Brevet FR2389102A1 — publié le 19781124

L'invention se rapporte à l'enregistrement d 'évé- nements aléatoires relatifs à des grandeurs physiques. Celles-ci sont surveillées en permanence par des capteurs. Dans la solution classique, les signaux électriques engendrés par les capteurs sont directement enregistrés au moyen d'un dispositif électro-mécanique, par exemple du type à ruban encreur. Les performances de ce matériel (bande passante, définition en amplitude et dans le temps) sont insuffisantes dans certaines-applications (surveillance des incidents pouvant survenir dans une centrale électrique, par exemple) et sa mise en oeuvre pose des problèmes délicats (d'encrage par exemple). On peut songer à utiliser un enregistrement en temps différé, ce qui simplifie le. problème d'enregistrement, en stockant l'information dans une mêmo-ire circulante, après sa numérisation par des moyens classiques. L'inconvénient de ce procédé réside dans la capacite de mémoire nécessaire pour emmagasiner plusieurs- évènements qu-i--se--succèderaient-a intervallës brefs. En effet, dans ce cas, le second évênetrfent puis chacun des suivants surviendraient avant que le transfert du premier de la mémoire à l'enregistreur soit terminé, d'où la nécessité de les enregistrer dans des zones de mémoire distinctes. La présente invention propose de réduire la capacité de la mémoire à celle qui est nécessaire pour stocker un événement, ou en tout cas, un nombre d'évênements inférieur à celui que comporte ladite pluralité. A cet effet, le dis-positif suivant l'invention est carac.térisé par des organes de gestion de la mémoire qui, en réponse à un événement rapproché, c'est-à-dire à un instant où le transfert des grandeurs numériques représentatives de 1 'évene- ment précédent n'est pas terminé, sont aptes à provoquer 1 'ins- cription en mémoire de ce nouvel événement à des adresses déjà occupées par l'événement précédent, ces adresses étant réguiiere- ment distribuées avec une périodicité predeterminee. Il en résulte que dans le cas où #deux ou plusieurs événements se succèdent très rapidement, seul l'information relative au premier est entièrement stockée, les suivants n'étant stockés qu'avec une définition décroissante avec leur rang. Ceci ne constitue pas un inconvénient pratique notable, tant que le nombre des événements que la mémoire peut ainsi stocker, par une sorte d'auto-adaptation de son fonctionnement, n'est pas trop élevé L'invention sera mieux comprise à l'aide de la description ci-après. Au dessin annexé La figure I est le schéma de principe d'un dispositif de surveillance et d'enregistrement suivant l'invention ; la figure 2 représente les organes de gestion de la mémoire du dispositif de la figure 1 ; la figure 3 représente les formes d'onde des signaux d'incrémentation des compteurs d'adresses et des signaux d'autorisation d'écriture et de lecture dans la mémoire ; la figure 4 illustre l'inscription d'événements successifs dans différentes zones de la mémoire ; et la figure 5 est un tableau des etats-signaux d'autorisation en fonction du nombre des événements écrits et lus dans la mémoire. A la figure 1, on a représenté un dispositif de surveillance et d'enregistrement d'événements aléatoires comportant, à titre d'exempb, sept voies analogiques 1 à 7. Les evene- ments qui se produisent sur les différentes voies sont traduits par des signaux mis en forme appropriée pour les rendre compatibles avec les circuits de conversion par un circuit d'adaptation 8. Un signal de déclenchement est appliqué en 9, d'une part a un ensemble d'organ#es de gestion 10 d'une mémoire 11, d'autre part, a un enregistreur 12. La sortie de l'ensemble de commandes 10 est par ailleurs reliée à deux multiplexeurs 13 et 16. Le multiplexeur transmet successivement les sept voies à un échantillon- neur--bloqueur i4, suivi -d'un convertisseur analogique-numérique 15. A titre d'exemple, l'ensemble des organes 13 à 16 pourra être constitué par le module d'acquisition commercialisé par la Société MicroNetworks sous la référence MN7100. Le multiplexeur 16 est relié à sept entrées de la mémoire 11. Les sorties de la mémoire sont reliées à un enregistreur 12 qui est par exemplé du type analogique à voies multiples par l'intermédiaire de sept convertisseurs numeriquesanalogiques tels que 17,18,19. A la figure 2, on a représenté une mémoire vive 110 à accès aléatoire Un compteur d'adresse d'écriture 111 et un compteur d'adresse de lecture 112 lui sont associés. La mémoire comporte une entrée d'autorisation d'écriture 113 et une entrée d'autorisation de lecture 114. Dans ce type de mémoire, l'information est normalement écrite à des adresses successives qui s'incrémentent d'une unité, et lue à des adresses successives qui s'incrémentent d'une unité. il en est ainsi lorsque les entrées 113 ou 114 reçoivent un signal AE ou AL tel que représenté a la figure 3, qui présente constamment un niveau logique 1.Les compteurs 111 ou 113 reçoivent un signal d1incrémentation H e ou H1 telque représenté à la figure 3, passent à l'adresse suivante à chaque front montant de ce signal et, à chaque increment-ation, l'autorisation d'écriture ou de lecture est donnée. L'écriture s'effectue en 120, la lecture en 121 de la manière habituelle. Si par contre, les entrées 113 ou 114 reçoivent les signaux AE1 ou AL1 représentés à la figure 3, l'autorisation d'écriture ou de lecture n est donnée que pour-les adresses de rang pair. A la figure 4, on a représenté une mémoire comportant les adresses paires successives p1 (000), p2 (010), P1(100), p2 (110) etc, et les adresses impaires successives i1{001), i2 (011), i1 (101), i2 (111) etc. il est évident que, lors de l'applicaXåon des signaux AE1 ou ALI a la mémoire, l'écriture ou la lecturilpourra se faire que dans les adresses P1p2. Par contre, lors de l'application des signaux AE2 ou AL2 représentés à la figure 3,#l'écriture ou la lecture ne pourra se faire que dans les adresses impaires i i2.Lors de l'application des signaux AE3 ou AL3, l'écriture ou la lecture ne pourra se faire que dans les adresses paires pl. Lors de l'application des signaux AE4 ou AL4, l'écriture ou la lecture ne pourra se faire que dans les adresses impaires ; Lors de l'application des signaux AE5 ou AL5, l'écriture ou la Iecture#ne -pourra se faire que dans les adresses paires p2 ; enfin, lors de l'application des signaux AE6 ou AL6, l'écriture ou la lecture ne pourra se faire que dans les adresses impaires E2. La sélection des signaux d'autorisation s'effectue au troyen de multiplexeurs 115 et 116, commande par un dispositif décodeur 117. A titre d'exemple, les multiplexeurs sont référencés SN 74150 et commercialisés par la société Texas Instruments. Le décodeur est constitué de manière classique, par des portes logiques de la série SN 74 commercialisés par la même société. Le décodeur décode les états de deux compteurs 118 et 119, qui comptent respectivement le nombre des événements écrits en mémoire et le nombre des événements lus. A cet effet, le comteur 118. reçoit du compteur d'écriture un signal de fin d'écriture de chaque signal, tandis que le compteur 119 reçoit un signal de fin de lecture du compteur 112. Lorsque les sorties des compteurs 118 et 119 sont dans le meme état, l'organe 117 est agencé pour envoyer un signal de remise à zéro sur les entrées RAZ. Les organes 111,112 et 115 à 119 constituent l'ensemble de gestion 10 de la figure 1. L'entrée de déclenchement9/du compteur 111 reçoit le signal qui autorise l'incrementation des adresses d'écriture. La figure 5 donne le tableau de correspondance entre les états E118 et E119 des compteurs et les signaux A113et A114 appliqués aux entrées d'autorisation d'écriture et de lecture de la mémoire, dans un exemple simple où celle-ci est adaptée à l'écriture et la lecture de quatre événements successifs. Lorsque survient. le premier événement E1 après la mise en service de l'appareil, les deux compteurs sont évidemment au zéro et il en résulte que l'écriture et la lecture s'effectuent dans toutes les adresses successives de la mémoire (ce qu'on a illustré à la figure 4, en écrivant E1 dans toutes les adresses). Tant qu'aucun événement ne s'est produit, l'appareil est donc en état de surveillance permanente avec son pouvoir de résolution maximum. Lorsque survient un second événement E2 il s'est écoulé depuis E1, un temps suffisant pour que l'information E1 ait été lue, les deux compteurs ont été remis à- zéro puisque l'état 11 s'est produit. On est ramené au cas précédent. Si,par contre, l'événement E2 succède très rapidement à l'événement E1, on a la situation Eîî8=.1,Eîî9=0:Dans ce cas, le tableau montre que A113 = AE2 et A114 = AL1 Autrement dit, l'événement E2 sera écrit dans les adresses impaires il, i2, ce qui ne pourra se faire qu'avec effacement de la moitié de l'information E1. C'est ce qu'on a symbolisé, à la figure 4, en barrant E1 aux adresses impaires. La lecture ne se fera que dans les adresses paires, c'est-à-dire que seul le transfert de l'information E1, en partie déteriorée, s'effectuera. Une fois écrite l'information E, on aura E = 2 et,si 2 118la lecture de E1 n'est-pas encore terminez, E119 = O. Si, dans cette situation, un troisième événement E3 survient, le tableau montre que A113 = AE6 et A114 = Aloi. Il en résulte que E3 sera écrit dans les adresses i2( une adresse impaire sur deux), avec effacement de la moitié de l'information E2. La lecture de E1 aux adresses paires s-e poursuivra. Si, avant qu'un troisième évènemenit E3 survienne, la lecture de E1 est terminée, on aura E1l8 = 2 et E119 = 1. Dans cette situation, le tableau montre que la lecture s'effectue dans les adresses i1, c'est-à-dire que la lecture-de E2 commence à s'effectuer. L'écriture s'effectue dans les adresses i2. Si, au moment ou E4 survient dans l'état 3 - O, ltecriture s'effectue aux adresses p2 et la lecture de E1 se poursuit dans pl. Si, par contre, E4 survient dans l'état 3 - 1, l'écriture s'effectue encore aux adresses P2, mais la lecture de E1 s'effectue aux adresses i1. La même organisation permet évidemment d'effectuer l'écriture d'un nombre plus élevé d'événements. Il va de soi que divers modes d'exécution du dispositif décrit pourront être imaginés par l'homme de l'Art, sans s 'écar- ter de l'esprit de l'invention. En pratique, il pourra être jugé préférable de remplacer les circuits logiques de l'ensemble de gestion 10 par un micro-processeur programmé pour exécuter les mêmes fonctions. REVENDICATIONS 1.Dispositif de surveillance et d'enregistrement d'une pluralité d'événements aléatoires relatifs à des grandeurs physiques comportant des compteurs transformant lesdites gran deurs physiques en signaux analogiques ; des moyens d'effectuer un échantillonnage de ces signaux analogiques, les moyens de convertir les signaux échantillons ainsi obtenus en grandeurs numériques et, une mémoire rapide qui reçoit en temps réel lesdites grandeurs numériques, et un organe d'enregistrement à cadence plus lente et des moyens de transférer en temps différé le contenu de la mémoire à l'organe d'enregistrement, caractérisé par une mémoire ayant une capacité ne lui permettant de mémoriser qu'un petit nombre d'événements inférieurs à celui que comporte ladite pluralité et par des organes de gestion de la mémoire qui, en réponse à un événement rapproché c'est-à-dire qui intervient à un instant où le transfert des grandeurs numeriques represen- tatives de l'évènement précédent 'n'est pas terminé, sont aptes provoquer l'inscription en mémoire de ce nouvel événement à des adresses déjà occupées par ltevenement précédent, ces adresses régulièrement distribuées avec une périodicité prédéterminée. 2. Dispositif selon la revendication 1, caractérisé en ce que lesdits organes de gestion sont agencés pour que, l'inscription d'un premier événement s'effectuant à des adresses successives de la mémoire, l'inscription d'un deuxième événement rapproché, s'effectue à l'une sur deux desdites adresses, l'inscription d'un troisième événement rapproche s'effectue à l'une sur deux des adresses ou a été écrit le second événement et l'inscription d'un quatrième événement rapproché à l'une sur deux des adresses ou a été inscrit le premier évènement et auxquelles le second évènement n'a pas été inscrit. 3. Dispositif selon la revendication 1 ou 2, carac terse en ce que lesdits organes de gestion compre#nnen#t des moyens d'incrémenter, par unités successives, l'adresse d'écriture et l'adresse de lecture en mémoire, des organes de comptage du nombre des evenements écrits en mémoire et du nombre des événe- ments lus dans la mémoire, des moyens d'engendrer une pluralité de signaux d'autorisation d'écriture, respectivement de lecture, dont chacun est agence pour ne valider les opérations d'écriture, respectivement de lecture, que pour un ensemble pré-déterminé d'adresses de la mémoire, et des moyens de sélectionner un signal d'autorisation d'écriture et un signal d'autorisation de lecture pris dans ladite pluralité, en fonction de combinaisons pré-déter- minées des états de sortie desdits organes de comptage#.