Brevet FR2368834A1 — publié le 19780519

La présente invention concerne un circuit numérique pour l'identification de signaux logiques, ce circuit se composant de deux compteurs avec des décodeurs, de eux mémoires avec Aee portes de ComparaiFOn et des bascu'ec de mémoire. les circuits connus pour la transmission simultanée de plusieurs signaux sont mutés en circuits de multiplexage de fréquence ou de temps. De tels circuits sont très complexes à fabriquer et leur fonctionnement est très onéreux ; en outre, ces circuits peuvent nécessiter des largeurs de bande considérables. La complexite des structures ne peut entre réduite notablement même si plusieurs abonnés sont reliés à ce réseau dinfor- mations, le nombre d'informations à transmettre restant faible* On pourrait arriver à une simpliXication considérable par un système à un seul canal, mais dans ce cas il faudrait résoudre le problème de l'identification des signaux arrivant à la partie d'exploitation commune du système.Dans le cas de signaux logiques ou d'ordres logiques, il faudrait différentier les divers ordres de la partie d'exploitation du système et cela par leur réception simultanée. Or de tels systèmes d'exploitation numériques n'existent pas actuellement. la présente invention a pour but ae remédier à ces inconvénients et concerne à cet effet un circuit numérique caractérisé en ce que son entrée, est reliée à un premier compteur pour déterminer le nombre d'impulsions pendant un intervalle de temps choisi, ce circuit étant relié à un décodeur pour déterminer le nombre d'impulsions pendant l'intervalle, correspondant aux signaux normaux d'entrée et à leur combinaison, l'entrée du circuit numérique étant en outre reliée à un second compteur pour le nombre d'impulsions pendant un intervalle de temps plus court que l'intervalle prévu pour le premier compteur, et qui est muni d'un décodeur pour les nombres d'impulsions correspondant à cet intervalle de temps réduit, suivant les signaux normaux et leur combinaison5 les sorties de décodeur du second compteur étant reliées aux entrées de la première mémoire, destinées à l'enregistrement des informations par les signaux arrivant pendant les divers intervalles de temps du second compteur pendant l'intervalle-du premier compteur, et les sorties de la première mémoire et les sorties de décodeur du premier compteur étant reliées aux entrées du comparateur de façon qu'une sortie de décodeur respective du premier compteur soit branchée pour un signal prédéterminé et qu'une sortie de l'une des prenières mémoires soit branchée pour le même signal à l'entrée du même comparateur et que les sorties du comparateur soient reliées aux entrées de la seconde mémoire pour l'inscription d'informations correspondant au nombre d'intervalles du premier compteur, pour le nombre de signaux ou de combinaisons de signaux qui sont arrivés, et les sorties de la seconde mémoire sont reliées aux entrées des bascules de mémoire qui sont destinées à l'inscription des informations indiquant la présence d'un signal déterminé pendant un nombre uiffisant d'intervalles de temps du premier compteur. Le premier compteur est mun d'un décodeur pour décoder un ou plusieurs signaux parasites et la sortie de ce décodeu: est reliée à la seconde mémoire pour effacer l'enregistrement du signal parasite. La seconde mémoire est montée en registre à décalage dont les entrées d'horloge sont reliées, d'une part par un réseau à portes à la sortie d'un comparateur pour un ordre correspondant ou une combinaison d'ordre, et d'autre part à la sortie du compteur pour les états sans signaux ou éventuellement à la sortie de la porte de comparaison pour des signaux parasites. Le circuit numérique de l'invention pour l'identification de signaux logiques a pour but de décoder des signaux ou des ordres logiques et cela lorsque l'entrée du système reçoit simultanément plusieurs signaux. L'application du circuit selon l'invention permet de simplifier considérablement les réseaux de transmission de données qui peuvent alors être réalisé sous forme de dispositifs à un seul canal. L'avantage du circuit de l'invention est de permettre d'utiliser des postes identiques, en des lieux différents, et qui sont reliés au réseau de transmission, ce qui simplifie à son tour la réalisation ainsi que l'organisation du fonctionnement de ces postes, du fait de leur interchangeabilité et de leur possibilité d'utilisation.Le circuit selcn l'invention peut s'utiliser chaque fois qu'il s'agit de transmettre un petit nombre d'ordres entre un nombre quelconque d'abonnés à ce réseau de transmission d'informations ou de données. La présente invention sera aécrite plus en détail à l'aide d'un exemple de réalisation représenté dans l'unique figure annexée qui est un schéma-bloc d un circuit numérique pour l'identification de signaux logiques. L'entrée commune du circuit nuorérique est reliée à deux compteurs ; le premier compteur 1 fonctionne pendant un intervalle de temps T, déterminé et le Second compteur 2 fonctionne pendant un intervalle de temps I/n, qui est n fois plus court que le premier intervalle de temps. Les sorties du premier compteur 1 sont reliées aux entrées des comparateurs 41, 42.. 4N. Les sorties du second compteur 2 sont reliées aux entrées de la première mémoire 31, 32 ... 3N, dans lesquelles sont enregistrées1 les informations concernant i' état a- second compteur 2 pendant les divers intervalles I/n au cours de l'intervalle T. Les sorties de la première mémoire 21 32 ... 3N sont reliées aux entrées des comparateurs 41, 42 *.* 4N Les sorties des comparateurs 41, 42 ... z appliquent l'information concernant les signaux d'entrée et leur combinaison, aux secondes mémoires 51, 52 *. 5M qui enregistrent le nombre de signaux normaux qui sont parvenus pendant les intervalles T.Lorsque le nombre d'intervalles T, correspondent à l'identification d'un signal normal, atteint la valeur choisie, l'un des circuits de mémoire, basculants, 61, 62 ... 6M, bascule, circuits qui sont reliés aux secondes mémoires 51. 52 ... RM, et cs circuit reste basculé le temps qu'il faut pour le traitement du signal. La caractéristique générale du circuit de l'invention est le comptage pendant un intervalle de temps choisi T par le premier compteur 1, déterminant le signe caractéristique des signaux d'entrée, ainsi que le comptage des impulsions pendant l'intervalle T/n qui est n fois plus court, par le second compteur 2, déterminant un autre signe caractéristique et cela en décomposant les impulsions pendant l'intervalle de temps T. Les informations concernant le nombre d'impulsions pendant tous les intervalles de temps T/n sont enregistrées dans les premières mémoires 31, 32 ... 3N et à la fin de chaque intervalle de temps T, on détermine aux sorties du comparateur 41, 42 ... 4N, si le nombre d'impulsions pendant la durée T et la décomposition des impulsions pendant les intervalles T/n correspond à un signal normal ou à une combinaison de signaux normaux. Aux sorties des comparateurs 41, 42 ... 4N on a relié les entrées des secondes mémeires 51, T2 ... 5M, qui enregistrent pendant combien d'intervalles T un ordre correspondant ou une combinaison d'ordre 1ui arrive. Aux sorties de la seconde mémoire 51, 52 .-+l 5M, on a relié les entrées des bascules de mémoire 61, 62 ... 6, dont ltune qui correspond au signal d'entrée, bascule lorsque le signal arrive pendant l'intervalle prévu, et bascule en retour après l'intervalle nécessaire pour son traitement.Les scoties des bascules 61, 62 ... 6M commandent par l'intermédiaire de circuits non représentés, ctest-à-dire par l'intermédiaire d'un montage à portes une mémoire de sortie du système, globalrent, cette mémoire étant commandée par le réseau de portes et le dispositif de commande combiné à la mémoire qui assure l'exécution des ordres reçus. lie montage numérique selon l'invention peut se caractériser comme étant un filtre complexe à plusieurs bandes passantes. Contrairement à l'exemple de réalisation indiqué, le nombre des premières mémoires qui sont reliées aux seconds compteurs de la porte de comparaison, en outre de la seconde mémoire, qui sont reliés aux portes de comparaison et le nombre des circuits basculants peut entre variable. Dans le cas d'une application industrielle il est en outre nécessaire que l'alimentation en fréquence du réseau et les fréquences de suroscillation, supérieures, ne traversent pas le circuit numérique. Cela peut par exemple se faire par le choix adéquat de signaux normaux, mais en outre il faut qu'il soit possible dans le montage de l'invention, d'avoir un amortissement supplémentaire des signaux parasites par un montage fonctionnant comme filtre de blocage. Dans ce cas, le décodeur décode pour les compteurs 1 et 2 le nombre d'impulsions pendant l'intervalle T correspondant au signal parasite, et cette information est alors utilisée pour déclencher l'inscription dans une seconde mémoire. Lorsque les secondes mémoires sont mottées en registres à décalage, le déclenchement de l'inscription est exécuté par le décalage du registre. Bien entendu, l'invention n'est pas limitée à l'exemple de réalisation ci-dessus décrit et représenté, à partir duquel on pourra prévoir d'autres variantes, sans pour cela sortir du cadre del'invention. REVENDICATIONS 10) Circuit numérique pour ltidentification de signaux logiques, circuit composé de deux compteurs avec des décodeurs, de deux mémoires, de portes de comparaison et de bascules de mémoire, circuit caractérisé en ce que son entrée est reliée à un premier compteur (1) pour déterminer le nombre d'impulsions pendant un intervalle de temps choisi,, ce circuit étant relié à un décodeur pour déterminer le nombre d'impulsions pendant l'intervalle, correspondant aux signaux normaux d'entrée et à leur combinaison, l'entrée du circuit numérique étant en outre reliée à un second compteur (2) pour le nombre d'impulsions pendant un intervalle de temps plus court que l'intervalle prévu pour le premier compteur et qui est muni d'un décodeur pour les nombres d'impulsions correspondant à cet intervalle de temps réduit, suivant les signaux normaux et leur combinaison, les sorties de décodeur du second compteur (2) étant reliées aux entrées de la première mémoire (31-3N), destinées à l'enregistrement des informations par les signaux arrivant pendant les divers intervalles de temps du second compteur (2) pendant l'intervalle du premier compteur (1), et les sorties de la première mémoire (31-3N) et les sorties de décodeur du premier compteur (1) étant reliées aux entrées du comparateur (41-4n) de façon qu'unie sortie de décodeur respective du premier compteur (1) soit branchée pour un signal prédéterminé et qu'une sortie de l'une des premières mémoires (31-3N) soit branchée pour le même signal à l'entrée du meme comparateur (41-4N) et que les sorties du comparateur (41-4N) soient reliées aux entrées de la seconde mémoire (51-5N) pour l'inscription d'informations correspondant au nombre d'intervalle s du premier compteur (1), pour le nombre de signaux ou de combinaisons de signaux, qui sont arrivés, et les sorties de la seconde mémoire (51-5M) sont reliées aux entrées des bascules de mémoire (61-6M) qui sont destinées à l'inscriptiondes informations indiquant la présence d'un signal déterminé pendant un nombre suffisant d'intervalles de temps du premier compteur (1). 20) Circuit selon la revendication 1, caractérisé en ces que le premier compteur (1) est muni d'un décodeur pour décoder un ou plusieurs signaux parasites et la sortie de ce décodeur est reliée à la seconde mémoire (51-sM) pour effacer l'enregistrement du signal parasite. 30) Circuit selon la revendication 1, caractérisé en ce que la seconde mémoire (51,5M) est montée en registre à décalage dont les entrées d'horloge sont reliées,d'une part par un réseau à portes à la sortie d'un comparateur pour un ordre oorrespondant ou une combinaison d'ordres et d'autre part à la sortie du compteur (1) pour les états sans signaux ou éventuellement à la sortie de la porte de comparaison pour des signaux parasites.