Brevet FR2366699A1 — publié le 19780428

L'invention concerne un élément de matrice, dans lequel une zone de diffusion est disposée à la surface d'un corps semiconducteur et dans lequel à la surface du corps semi-conducteur est disposéeune couche isolante du point de vue électrique sur laquelle est située une voie conductrice. On connait des éléments de matrice à semi-conducteurs à densité élevée d'intégration, qui sont utilisés comme capteurs ou oucomme éléments de mémoire. La présente invention a pour but d'indiquer une structure de base pour un élément de matrice à semi-conducteurs pouvant avoir une grande densité d'intégration et qui est plus simple et plus petit que les structures connues jusqu'alors. Ce problème est résolu au moyen d'un élément de matrice du type mentionné plus haut caractérisé par le fait que la couche isolante posséde une première épaisseur au dessus de la zone de diffusion et posséde une seconde épaisseur latéralement à c8té de la zone de diffusion et à une certaine distance de cette dernière, ladite seconde épaisseur étant inférieure à la première épaisseur, cependant que la zone de diffusion posséde un dopage opposé à celui du corps semi-conducteur. L'avantage essentiel de l'élément de matrice conforme à l'invention réside dans le fait qu'il peut être utilisé aussi bien en tant que capteur de lumière que comme élément de mémoire. A titre d'exemple on a décrit ci-dessous et illustré schématiquement aux dessins annexés une forme de réalisation d'un élément de matrice conforme à 1V invention. La figure 1 représente schématiquement une coupe d'un élément de matrice conforme à l'invention. La figure 2 représente une vue en plan d'un élément de matrice conforme à lTinvention. Les figures 3 à 6 représentent des variationsde potentiel lors du fonctionnement d'un élément de matrice conforme à l'invention en tant que capteur. Les figures 7 à ll représentent les variations de potentiel lors du fonctionnement d'un élément de matrice conforme à l'invention en tant que cellule de mémoire. La figure 12 représente l'agencement d'un élément de matrice conforme à l'invention. La figure 13 représente un élément de mémoire à un transistor, connu, à titre de comparaison avec le dispositif de mémoire conforme à l'invention de la figure 10. Sur la figure 1 la référence 1 désigne le substrat pour lequel il s'agit par exemple d'un substrat de silicium, Par exemple le substrat 1 est dopé du type p. Dans le substrat 1 se trouve déposée, d'une façon visible sur la figure, à la surface du substrat une couche électriquement isolante 3 pour laquelle il s'agit de préférence d'une couche SiO2. La couche 3 posséde une épaisseur 31 qui atteint de préférence environ 0,5 micron . Dans la zone 32, qui est située à coté de la région 2 dopée du type n et est distante de cette dernière d'une distance 33, la couche de SiO2 posséde une épaisseur 34 qui est inférieure à l'épaisseur 31. Par exemple l'épaisseur 34 de la couche 3 de SiO2 est égale à environ 60 nm. dans la zone 32. Sur l'ensemble de la couche 3 de SiO2 possédant les épaisseurs 31 et 34 est déposée la voie conductrice 4. De préférence cette voie conductrice est constituée par de 1' aluminium. Sur la figure 2, on a représenté la vue en plan du dispositif de la figure 1. Les éléments, qui ont déjà été mentionnés en référence a la figure 1, possèdent les mêmes chiffres de référence. Ci-après, en se référant aux figures 3 à 6, on va décrire le fonctionnement de l'élément de matrice des figures 1 et 2, dans le cas de son fonctionnement en tant que capteur. Pour une meilleure compréhension on a encore représenté schématiquement, sur 'a figure 3, le dispositif de la figure 1. On suppose tout d'abord que le substrat 1 est placé au potentiel de la masse, que la région 2 de diffusion est placée au potentiel UB et que la zone 32 d'oxyde mince est placée au potentiel de porte UG. Comme cela ressort de la figure 4, le potentiel UG doit être de loi inférieur au potentiel UB. par suite des potentiels appliqués, il se forme dans la zone 32 d'oxyde mince une couche d'inversion 36 et, autour de la région 2 de diffusion, une zone de charges d'espace. Le puits de potentiel \ X est, par suite de la différence importante de potentiel entre la région 2 et la zone 32, suffisamment faible pour qu'un courant s'écoule de la région 2 vers la zone 32 d'oxyde mince, par suite d'une injection de perçage.Il s' ensuit qu'aucune charge ne subsiste dans la zone 32 d'oxyde mince. Comme cela ressort de la figure 5, lors de la phase suivante de mise en oeuvre du procédé, on accroit de façon i#pulsion- nelle le potentiel UG appliqué à la zone d'oxyde mince, de telle manière qu'il soit supérieur ou égal au poten#tiel Ui appliqué à la région 2 de diffusion. Il s' ensuit que le puits de potentiel est suffisamment important (supérieur à environ 0,7 V) pour qu'aucun courant ne s 'écoule entre la région 2 et la zone 32. Cela signifie que des porteurs de charges peuvent rester dans la zone 32 d'oxyde mince. Des porteurs dc charges sont produits dans la couche d'inversion, en fonction d'un éclairement réalisé dans cette zone, en sorte que la tension UG diminue en fonction de l'intensité de l'éclairement.Ceci est représenté sur la figure 5 par les courbes formées de tirets. Si, comme représenté sur la figure 6, on diminue le potentiel UG de façon impulsionnelle, il s'établit le potentiel de surface Us en sorte qu'il se forme un puits de potentiel dU d'environ 0,5V. Ceci a pour conséquence que toutes les charges, qui se sont rassemblées dans la zone 32 d'oxyde mince par suite de ltéclairement, sont injectées dans la région 2 par suite d'une injection de perçage. L'impulsion de courant I, qui s'écoule alors, est liée de façon nette à l'éclairement réalisé précédemment. Pour préparer l'élément formant capteur a un nouvel éclairement, les états représentés sur la figure 4 et déjà décrits plus haut sont à nouveau réalisés. Gi-après on va décrire, en liaison avec les figures 7 à 11, le fonctionnement de la'élément de matrice conforme à l'invention lors de son fonctionnement en tant qu'élément de mémoire. Pour une meilleure compréhension, on a représenté schématiquement sur la figure 7, le dispositif de la figure 1. On suppose à nouveau que le potentiel de la masse est appliqué au substrat 1, que le potentiel UG est appliqué à ltélec- trode de porte de la zone 32 d'oxy#de mince et que le potentiel UB est appliqué à la région de diffusion 2. Comme cela ressort de la figure 8, pour réaliser l'inscription de l'état"zéro", le potentiel UG doit Entre nettement inférieur au potentiel UB. Ceci a pour conséquence que le puits de potentiel est suffisamment faible pour que, par suite de l'effet de perçage, un courant s'écoule de la zone 32 d'oxyde mince en direction de la région de diffusion 2. Par conséquent il nty-a pas de porteur de charges qui se rassemblentau dessous de l'électrode de porte de la zone 32 d'oxyde mince (figure 8). lors de l'inscription de ltétat"l'l, on rend le potentiel UG supérieur au potentiel UB appliqué à la région de diffusion 2. Ceci a pour conséquence l'apnarition d'un puits de potentiel dv qui arrête une injection de perçage, en sorte que des porteurs de charges se rassemblent dans ta couche d'inversion dans la zone 32 d'oxyde mince (figure 9). Pour mémoriser un "1" ou un ~ot. inscrit , on applique des potentiels identiques UG = U à l'électrode de porte de la zone 32 d'oxyde mince et à la région de diffusion 2, a la suite du processus d'inscription et conformément à la variation de noten- tiel représentée sur la figure 10. Dans ce cas le puits de potentiel Sur la figure 11 on a représenté le processus de lecture. Pour la lecture' , on rend le potentiel appliqué à l'électrode de porte de la zone 32 d'oxyde. mince, inférieur au potentiel UB appliqué à la région de diffusion 2 en sorte que le puits de potentiel Au devient suffisamment faible pour que, par suite de l'effet de perçage apparaissant,un flux de courant mesurable I apparaisse, dans le cas d'un état "1" inscrit précédemment. Dans le cas d'un "0" inscrit précédemment , il ne se produit le passage d'aucun flux de courant I. Sur la figure 12 on a représenté un agencement d'un élément de matrice conforme à l'invention. Les éléments,qui ont déjà été décrits en référence aux figures 1 et 2, portent les mêmes chiffres de référence. La référence 5 désigne le contour d'un élément de matrice. Dans le dispositif formant matrice, la voie conductrice 4 sert de conducteur de bits. La région de diffusion 2 fait partie d'un conducteur de mots réalisé par diffusion. La distance 33 entre les extrêmités, dirigées l'une vers l'autre, de la région de diffusion 2 et de la couche d'inversion apparaissant au dessous de l'électrode de porte de la zone 32 d'oxyde mince est. égale à une valeur comprise par exemple entre 1 et 1,25 t. Les conducteurs de bits 4 et les conducteurs de mots 2, Situés l'un à côté de l'autre, sont distants l'un de l'autre par exemple d'une distance 35 égale de préférence à une valeur comprise entre 2 et 2,5 . Le besoin en surface d'un élément de matrice conforme à l'invention conformément à la figure 12 est beaucoup plus faible que le besoin en surface pour un élément de mémoire à un transistor usuel, qui est constitué par un condensateur de mémoire et par un transistor de sélection. A titre de comparaison on a représenté sur la figure 13 un tel élément de mémoire à un transistor. Le conducteur de bits y est désigné par la référence 41. Le conducteur de mots est désigné par la référence 21. La surface d'un élément Je mémoire à un transistor est désignée par la référence 51. Dans cette surface se trouve contenu le condensateur de mémoire 6 dont une électrode est reliée àla région de diffusion 7, qui est placée de préférence à la masse, et dont l'autre électrode est reliée à la région de source ou de drain du transistor de sélection 8. La région de drain ou de source du transistor de sélection 8 est reliée au conducteur de bits 41, qui est réalisé de préférence par diffusion. La région de porte SI du transistor 8 est reliée à une voie conductrice 21 constituée de préférence par de 1' aluminium et qui constitue le conducteur de mots. Avantageusement, dans le cas du montage d'une matrice avec les éléments de matrice conforment à l'invention, aucun transistor de sélection,ni aucun conducteur de terre n' a besoin d'être intégré Dans un élément de matrice conforme à l'invention, l'épaisseur 34 de la couche isolante 3 atteint de préférence 60 nm et l'épaisseur 31 de cette couche isolante 3 est égale à environ de préférence 0,5 . De préférence le substrat posséde un dopage > 2.1015cm3. Les tensions sont comprises de préférence entre 0 et 10 volts. REVENDICATIONS 1 - Elément de matrice, dans lequel une zone de diffusion est disposée a la surface d'un corps semi-conducteur et dans lequel à la surface du corps semi-conducteur est disposée une couche isolante du point de vue électrique sur laquelle est située une voie conductrice,caractérisé par le fait que la couche isolante (35posséde une première épaisseur (31? au dessus de la région de la région de diffusion (2) et posséde une seconde épaisseur (34) latéralement à côté de ladite région de diffusion et à une distance (33! de cette dernière, ladite seconde épaisseur (34) étant inférieure à la première épaisseur(31), cependant que la région de diffusion (2) posséde un dopage opposé à celui du corps semiconducteur (1). 2 - Elément de matrice suivant la revendication 1, caractérisé par le fait que le corps semi-conducteur (1) est constitué par du silicium dopé. 3 - Elément de matrice suivant l'une des revendicatons 1 ou 2, caractérisé par le fait que le corps semi-conducteur (1) est constitué par du silicium du type p et que la région de diffusion (2) est dopée du type n 4 - Elément de matrice suivant l'une quelconque des revendications 1 à 3, caractérisé par le fait que la couche isolante (3) est constituée par du SiO2. 5 - Elément de matrice suivant l'une quelconque des revendications 1 c# 4, caractérisé par le fait que l'épaisseur (31) de la couche isolante au dessus de la région de diffusion (2) et au dessus de l'intervalle correspondant à la distance (33) est égale à environ O,5,i et que l'épaisseur (34) dans la zone (32) est égale à environ 60 nm. 6 - Elément de matrice suivant l'une quelconque des revendications 1 à 5, caractérisé par le fait que la voie conductrice (4) est constituée par de l'aluminium. 7 - Procédé pour l'exploitation d'un élément de matrice suivant l'une quelconque des revendication 1 à 6, caractérisé par le fait que, pour le fonctionnement en tant qu'élément formant capteur, on applique à la zone (32) un potentiel UG qui produit dans cette zone une couche d'inversion, qu'on applique à la région de diffusion (2) d'un potentiel UB qui produit une zone de charges d'espace autour de la région de diffusion, avec UB 2 UG UG , qu'on accroit de façon impulsionnelle le potentiel UG appliqué à la zone (32) jusqu'd ce qu'il soit supérieur ou égal au potentiel UB et que, dans cet état, on réalise l'éclairement, ce qui provoque la création de porteur de charges dans la zone (32) et qu'enfin on réduit de façon impulsionnelle le potentiel Ut de telle manière que UG (2) étant une mesure de l'éclairement. 8 - Procédé d'exploitation d'un élément de matrice suivant l'une quelconque des revendications 1 à 6, caractérisé par le fait que, pour le fonctionnement en tant qu'élément de mémoire, on applique à la zone (32) un potentiel UG qui produit dans cette zone une couche d'inversion, qu'on applique à la région de diffusion (2) un potentiel UB qui produit une zone de charges d'espace autour de la région de diffusion et que l'on a UB > UG, que pour l'inscription de l'état "0" on applique un notentiel UG > UB à la zone (32), que pour l'inscription de l'état "1" on applique à la zone (32) un potentiel UG # UB , que pour mémoriser l'information inscrite, on applique un potentiel identique UG =UB à la zone (32) et à la région de diffusion (2) et que pour réaliser la lecture on applique à la zone (32) le potentiel UG#UB , un flux de courant de la zone (32) en direction de la région de diffusion (2) ayant lieu ou n'ayant pas lieu en fonction de l'information inscrite précédemment