Brevet FR2377706A1 — publié le 19780811

La présente invention concerne un dispositif semiconducteur monolithique S structure plane multicouche comprenant au moins deux transistors formant un amplificateur du type Darlington, et comportant au moins un substrat d'un premier type de conductivité, une couche épitaxiale du type opposé et faiblement dopée et une couche superficielle dudit premier type, les bases étant des portions de ladite couche épitaxiale, les émetteurs étant formes de portions de ladite couche superficielle et ledit substrat constituant un collecteur commun aux deux transistors. On connaît les circuits électroniques amplificateurs dits Darlington, qui comprennent deux transistors dont les collecteurs sont reliés, émetteur d'un premier transistor dit transistor d'entrée étant relié à la base du second transistor dit transistor de puissance. Les amplificateurs Darlington comprenant deux transistors peuvent avoir des gains élevés, mais ils présentent, par rapport à un simple trans#istor, 1 t inconvénient d'avoir en commutation des temps de réponse plus importants. En effet les temps de coupure, ou passage de l'état conducteur à l'état non conducteur, des deux transistors, s'additionnent, le blocage du transistor de puissance ne pouvant commencer avant que le transistor d'entrée ne soit plus condueteur et que pour cela, la capacité de la jonction émetteur base ne se soit totalement déchargée. Pour améliorer le temps de commutation des circuits Darlington il est connu d'y ajouter, en parallèle avec la jonction émetteur-base du transistor d'entrée, une diode en inverse qui permet à l'impulsion de blocage d'agir directement sur le transistor de puissance. Cette diode peut être ajoutée au dispositif Darlington en formant avec lui un ensemble hybride. Il est possible par ailleurs de diminuer son encombrement et les difficultés de son montage, en intégrant la diode dans le cristal où sont intégrés les deux transistors de l'amplificateur. Mais l'intégration d'une telle diode entraîne cependant une augmentation de la surface de plaquette semiconductrice nécessaire au dispositif Darlington, oblige à effectuer des opérations supplémentaires, notamment des diffusions supplémentaires, ou sinon presenterait l'inconvénient d'entraîner la présence d'un transistor parasite dont le gain perturbe le fonctionnement de l'amplificateur en commutation et entraîne une perte d'énergie et un échauffement inutiles. La présente invention a notamment pour but de pallier les inconvénients des dispositifs connus mentionnés ci-dessus et de fournir un amplificateur de type Darlington, intégré dans une plaq#uette semiconductrice et muni d'une diode améliorant le temps de commutation au blocage sans nécessiter d'opération supplémentaire ni d'augmentation de surface. Selon l'invention, le dispositif semiconducteur monolithique à structure plane multicouche conforme au préambule, est remarquable principalement en ce que, les portions de la couche épitaxiale, qui constituent les bases des transistors, étant reliées à des conducteurs de surface par des zones de liaison fortement dopées, du même type de conductivité que les bases et s'étendant à partir de la surface à travers la couche superficielle jusqu' ladite couche épitaxiale, une région fortement dopée du même type de conductivité que les émetteurs s'étend localement, dans la zone de liaison reliant la base du transistor de puissance à un conducteur de surface, à partir de la surface jusqu a une profondeur inférieure à celle de ladite zone de liaison, ladite région étant reliée par un conducteur en surface à la zone de liaison reliant la base du transistor d'entrée à un conducteur de surface. Il y a lieu de rappeler ici que le qualificatif "fortement dopé s'applique à des parties de dispositif présentant une concentration d'impuretés de dopage supérieure à 1017 atomes/cm3 et, de préférence, supérieure à lot 8, et le qualificatif "faiblement dopé", dans le cas de concentration inférieure à 1017 atomes/cm3 et, de préférence, inférieure à 1016. La région fortement dopée du même type de conductivité que les émetteurs, la zone de liaison fortement dopée dans laquelle elle s'étend, la portion de couche épitaxiale sous-jacent# du type de conductivité des bases, et le substrat, constituent un troisième transistor, de même type que les deux transistors formant l'amplificateur Darlington, et ayant avec ces derniers un collecteur commun. En reliant par un conducteur l'émetteur de ce troisième transistor à la zone de liaison de la base du transistor d'entrée, on met la jonction émetteur-base du troisième transistor en dérivation de la jonction base-émetteur du transistor d'entrée, mais en inverse par rapport à cette dernière.La jonction émetteurbase du troisième transistor constitue la diode qui améliore le temps de commutation du dispositif en permettant à une impulsion de blocage d'agir directement sur le transistor de puissance. Le troisième transistor n'intervient pas dans le gain de l'amplificateur Darlington et n'en perturbe pas les caractéristiques et les performances car, sa base étant formée non seulement par une portion de la couche épitaxiale des bases, mais par une zone fortement dopée superposée à cette portion, son gain est pratiquement nul. Les zones de liaison n'ayant qu'un rôle de connexion électrique et n'influant pas sur les caractéristiques des deux transistors de l'amplificateur, peuvent être en effet très fortement dopées. Dans une forme de réalisation préférentielle, les émetteurs des deux transistors de l'amplificateur comportant des zones de contact fortement dopées s'étendant dans les portions de couche superficielle à partir de la surface, la profondeur, le dopage et le profil de concentration de la région fortement dopée constituant émetteur du troisième transistor sont sensiblement identiques à la profondeur, au dopage et au profil de concentration desdites zones des émetteurs des deux transistors de l'amplificateur, les trois émetteurs étant réalisés simultanément. Ainsi l'introduction d'une diode supplémentaire pour améliorer le temps de commutation de l'amplificateur n'exige pas d'opérations supplémentaires et, notamment, pas de diffusions supplémentaires. Il est avantageux que les deux transistors de l'amplificateur Darlington aient une structure à trois couches épitaxiales, comportant une couche épitaxiale profonde faiblement dopée formant les collecteurs et un émetteur épitaxial peu dopé muni d'une zone superficielle très dopée, structure qui présente notamment les avantages connus d'un gain élevé et d'une très bonne tenue au second claquage, et les avantages dus à la qualité et aux possibilités des matériaux épitaxiaux. La portion de couche épitaxiale du type de conductivité des bases placée entre ces dernières constitue une liaison électrique entre ces deux bases, liaison électrique présentant une certaine résistance dont la valeur peut être diminuée par la présence d'une partie de zone de liaison de base du transistor de puissance. Selon les cas, la valeur de cette résistance doit être plus ou moins élevée et, s'il y a lieu d'obtenir une résistance élevée, le dispositif présente un sillon creusé entre les deux transistors, dans ladite partie de zone de liaison et jusqu'au substrat, pour séparer partiellement les portions de couche épitaxiale correspondant à chacun des transistors et limiter la section de passage entre les deux bases. Ce sillon a parfois un tracé en forme de chicane qui augmente la longueur du passage entre les deux bases. La section du passage peut être encore diminuée au moyen d'une zone superficielle très dopée du type de conductivité des émetteurs, de préférence diffusée localement en même temps que les zones superficielles d'émetteur. Dans ce dernier cas, la région superficielle fortement dopée constituant l'émetteur du troisième transistor, constitue en même temps la zone superficielle qui concourt à aug-, menter ladite résistance et elle est située dans le passage entre les deux bases délimité par ledit sillon. La base du troisième transistor est constituée par la portion de couche épitaxiale placée entre les bases des deux transistors de l'amplificateur et par la partie de zone de liaison de base du transistor de puissance située dans ledit passage. Dans le cas où la résistance du circuit de liaison entre les bases du transistor d'entrée et du transistor de puissance ne nécessite pas de sillon, la région fortement dopée constituant l'émetteur du troisième transistor est située entre les deux parties de la structure occupées par chacun des deux transistors de l'amplificateur, ce qui permet aussi une liaison directe et très courte de cette région avec la zone de liaison de la base du transistor d'entrée. Comme d'autre part cette région est dans tous les cas située dans une zone de liaison de la base du transistor de puissance, la portion de couche formant la base du troisième transistor est directement en liaison avec cette dernière. Les liaisons électriques de la diode émetteur-base ajoutée selon l'invention se font ainsi avec le minimum de moyens et dans le minimum de place. L'invention concerne également le procédé de réalisation d'un dispositif conforme à la description qui vient d'être donnée, procédé remarquable principalement en ce qu'une région superficielle fortement dopée formant l'émetteur du troisième transistor est obtenue dans la zone de liaison de la base du transistor de puissance, par la même opération que des zones fortement dopées des émetteurs des transistors d'entrée et de puissance formés dans des portions de la couche superficielle. L'adjonction de la diode diminuant le temps de commutation ne nécessite ainsi aucune opération supplémentaire, contrairement aux procédés de réalisation de dispositifs connus dans lesquels l'adjonction d'une diode nécessite une diffusion supplémentaire pour obtenir une zone de base assez fortement dopée qui réduise suffisamment le gain du troisième transistor. La description qui va suivre, en regard des dessins annexés, fera bien comprendre comment l'invention peut être réalisée. La figure 1 est le schéma du dispositif Darlington avec son transistor permettant d'améliorer la vitesse de commutation. La figure 2 est-une coupe schématique d'un dispositif Dar lingten dont la figure 1 donne le schéma, suivant la ligne AB de la figure 3. La figure 3 est une vue en plan du même dispositif. La figure 4 est une coupe schématique d'un autre dispositif Darlington dont la figure 1 donne le schéma, suivant la ligne CD de la figure 5. La figure 5 est une vue en plan de ce dernier dispositif. Il est à noter que, sur les figures, les dimensions sont considérablement exagérées et non proportionnées, ceci afin de rendre les dessins plus clairs. Sur le schéma de la figure 1, on distingue un transistor d'entrée T1 etsun transistor de puissance T2, émetteur de T1 étant relié à la base de T2, les deux collecteurs étant reliés. La base de T1 est reliée à la borne d'entrée E et l'émetteur de T2 est relié à la borne de sortie S. Une première résistance R1 est établie entre la base et l'émetteur de T1, et une seconde résistance R2 entre la base et l'émetteur de T2. Un transistor T3, de gain négligeable est monté en inverse de T1, son émetteur étant relié à la base de T1, sa base étant reliée à l'émetteur de T1 et son collecteur étant relié au collecteur de T1. Les trois transistors sont de même type NPN, mais ils pourraient être tous trois de type PNP. Le dispositif représenté sur les figures 2 et 3 est réalisé sur un substrat 1 de silicium fortement dopé de type N recouvert d'une couche épitaxiale 2, de même type mais faiblement dopée. Le substrat I et la couche 2 constituent les collecteurs des transistors T1, T2 et T3. La couché 2 est recouverte d'une couche épitaxiale 3, de type P et faiblement dopée. Les bases des transistors sont formées par des portions de la couche 3. Au-dessus de la couche 3 se trouve une couche épitaxiale superficielle 4 de type N et faiblement dopée. Les émetteurs des transistors sont formés, d'une part par des portions de la couche 4, l'émetteur du transistor d'entrée par la portion 11 et l'émetteur du transistor de puissance par la portion 10, d'autre part par des zones fortement dopées, de type N, à savoir l'émetteur du transistor d'entrée par la zone 7, l'émet- teur du transistor de sortie par la zone 9. Ces zones sont obtenues par diffusion localisée ou éventuellement par implantation ionique. Les bases sont reliées à des conducteurs de surface par des zones de liaison diffusées de type P, fortement dopées, la zone 5 reliant la base du transistor d'entrée à un conducteur de surface 13, et la zone 6 reliant la base du transistor de puissance à un conducteur de surface 14. Comme il apparaît sur la vue en plan de la figure 3, la zone de liaison de la base du transistor de puissance est située autour de l'émetteur de ce transistor, l'émetteur du transistor d'entrée est situé autour de la zone de liaison de la base de ce transistor, et les bases et les émetteurs sont en forme de peignes et sont interdigités, ces dispositions étant destinées à améliorer les caractéristiques du dispositif. Une région 8, fortement dopée, de type N,de même profondeur que les zones d'émetteurs 7 et 9, ayant sensiblement le même profil de concentration de dopant et réalisée en même temps qu'elles, s'étend localement, depuis la surface, dans la zone de liaison 6. La région 8 constitue l'émetteur d'un troisième transistor, dont la base est formée par une partie de la zone 6 et la portion de couche 3 sous-jacente, et dont le collecteur est constitué par la couche 2 et le substrat 1. Ce troisième transistor a un gain pratiquement nul, car il a une base très épaisse et très dopée, en l'occurrence la partie de zone 6 qui s'ajoute à la portion de couche 3 sous-jacente et qui interdit pratiquement aux porteurs injectés par l'émetteur 8 d'atteindre la jonction base-collecteur. Ce troisième transistor joue ainsi le rôle d'une simple diode qui est en fait la jonction émetteur-base de ce transistor. La région 8 est reliée à la base du transistor d'entrée au moyen d'un conducteur de surface 15. De même l'émetteur du transistor d'entrée est relié à la base du transistor de puissance au moyen d'un conducteur de surface 12, et un dépôt métallique 17 revêt la face opposée du dispositif en vue de la soudure sur un support. Avantageusement la région 8 est placée entre les deux transistors d'entrée et de puissance, dans la partie de la zone 6 qui est en regard de la portion 11, ainsi la liaison entre le conducteur 15 et le conducteur 12 est la plus directe et la plus courte. L'émetteur 11 du transistor d'entrée entourant complètement la zone de liaison 5 de la base de ce transistor, la résistance R1 est constituée par la portion de couche épitaxiale 3 passant sous l'émetteur Il et reliant la zone de liaison 6 à la zone de liaison 5 et de ce fait en parallèle avec la jonction émetteur-base du troisième transistor. La résistance R2 est formée par un prolongement 18 de la zone 6 en direction de la zone 9, prolongement sur lequel un contact est pris par le conducteur de surface 16 de l'émetteur 9-10. Lorsque l'amplificateur Darlington doit être commuté, dans le sens du blocage,,. le transistor d'entrée T1 reçoit une impulsion négative, qui se trouve être appliquéè simultanément au transistor de puissance T2 par l'intermédiaire de la diode émetteur-base du troisième transistor T3 qui est passante pour cette impulsion négative de commutation. Le transistor T3 n'ayant qu'un gain très faible, par exemple, de l'ordre de 0;01, le courant émetteur-collecteur de ce transistor, qui est un courant parasite, est négligeable. Au contraire, lorsque le dispositif est passant et amplifie le signal appliqué au transistor d'entrée T15 le transistor T3 est bloqué et ne perturbe pas le fonctionnement de l'amplificateur Darlington. Les figures 4 et 5 représentent une autre forme de réalisation du dispositif, dans laquelle les deux transistors, d'entrée et de puissance, sont séparés par un sillon, disposition dite "mésa". Ce dispositif est réalisé sur un substrat, 21 de silicium fortement dopé de type N recouvert d'une couche épitaxiale 22, de type N également mais faiblement dopée; le substrat 21 et la couche 22 constituent les collecteurs des transistors du dispositif. La couche 22 est recouverte d'une couche épitaxiale 23, de type P et faiblement dopée, dont des portions 38, 39, constituent les bases des transistors. Au-dessus de la couche 23 se trouve une couche épitaxiale superficielle 24, de type N faiblement dopée. Les émetteurs des transistors sont formés, d'une part par des portions de la couche 24, l'émetteur du transistor d'entrée par une portion 31 et émetteur du transistor de puissance par une portion 30, d'autre part par des zones fortement dopées, de type N, à savoir l'émetteur du transistor d'entrée par une zone 27, l'émet- teur du transistor de puissance par une zone 29. Entre les deux transistors un sillon 40 dont le tracé forme une chicane, creusé jusqu'au substrat 21, sépare les portions de couches correspondant aux deux transistors en laissant un passage étroit et d'une certaine longueur entre les bases de l'un et l'autre transistors. Les bases sont reliées à des conducteurs de surface par des zones de liaison diffusées de type P, fortement dopées, la zone 25 reliant la base du transistor d'entrée à un conducteur de surface 33, et la zone 26 reliant la base du transistor de puissance à un conducteur de surface 34. Comme il apparaît sur la vue en plan de la figure 5, la zone de liaison de la base du transistor de puis sance entoure l'émetteur de ce transistor, l'émetteur du transis tor d'entrée entoure la zone de liaison 25 de la base de ce transistor et les bases et les émetteurs sont en forme de peignes et sont interdigités, ces dispositions étant destinées à améliorer les caractéristiques du dispositif. Une région 28, fortement dopée, de type N, de même profondeur que les zones d'émetteurs 27 et 29, ayant sensiblement même profil de concentration de dopant et réalisée en même temps qu'elles, s'étend localement, depuis la surface, dans un prolongement de la zone de liaison 26 situé dans la chicane formée par le sillon*40. La région 28 constitue l'émetteur d'un troisième transistor, dont la base est formée par ledit prolongement de zone 26 situé dans la chicane du sillon 40 et la portion de couche 23 sous-jacente, et dont le collecteur est constitué par la couche 22 et le substrat 21. Ce troisième transistor a un gain pratiquement nul, car il a une base très épaisse et très dopée, en l'occurrence le prolongement de zone 26 qui s'ajoute à la portion de couche 23 et interdit pratiquement aux porteurs injectés par l'émetteur 28 d'atteindre la jonction base-collecteur. Ce troisième transistor joue ainsi le rôle d'une simple diode qui est en fait la jonction émetteur-base de ce transistor; la région 28 est reliée à la base du transistor d'entrée au moyen du conducteur de surface 33 qui prend contact sur la région 28 à une de ses extrémités.Un conducteur de surface 32 relie la base du transistor de puissance à l'émetteur du tran sistor d'entrée. La résistance R1 est constituée par la partie de couche 23 et la partie 30 de la zone de liaison 26, situées dans la chicane du sillon 40 entre les portions correspondantvaux bases des transistors d'entrée et de puissance respectivement. La face opposée du dispositif est revêtue d'une couche métallique 37. La résistance R2 est formée par un prolongement 42 de la zone 26 en direction de la zone 29, prolongement sur lequel un contact est pris par le conducteur de surface 36 de l'émetteur 29-34,~ Le procédé de fabrication d'un dispositif comme celui de la figure 4 par exemple, fait appel aux techniques habituelles, connues dans le domaine des semiconducteurs. Partant d'une plaquette de silicium de type N+ dopé à l'antimoine pour présenter une résistivité de 15 m# cm, on dépose une première couche épitaxiale 22 de type N, dopée à l'arsenic pour une résistivité de 10 Q cm, sur une épaisseur de 20 um.Puis on dépose une deuxième couche épitaxiale 23, de type P dopée au bore pour une résistivité de 6 n cm, sur une épaisseur de 10 pm, puis une troisième couche épitaxiale 24, de type N dopée à l'arsenic pour une résistiviteo de 3 Q cm; sur une épaisseur de 5 vm. Par photogravure on réalise un masque dont les fenêtres correspondent aux zones 25. et 26 et on effectue une diffusion de bore, de façon à obtenir une profondeur de diffusion de 6,5 jnn, une concentration superficielle de 5.1019 atomes par cm3 et une résistance par carré de 10 n.Puis on réalise un nouveau masque dont les fenêtres correspondent aux zones 27, 28 et 29 et on effectue une diffusion de phosphore, de façon à obtenir une profondeur de diffusion d'environ 2,5 à 3 um, une concentration superficielle de l'ordre de 5~1020 atomes par cm3 et une résistance par carré de 2 n. L'opération suivante est la gravure du sillon 40, en même temps que des rainures entourant le dispositif et qui sont les amorces de séparation entre les dispositifs semblables habituellement réalisés à partir d'une même plaquette. La profondeur du sillon est de l'ordre de 40 um. Le dispositif est terminé par l'ouverture des fenêtres de contact dans la couche d'oxyde qui le recouvre, le dépôt d'une couche d'aluminium par évaporation sous vide et enfin la gravure de cette dernière couche métallique pour réaliser les différents conducteurs de surface. - REVENDICATIONS 1.- Dispositif semiconducteur monolithique à structure plane multicouche comprenant au moins deux transistors formant un amplificateur du type Darlington, et comportant au moins un substrat d'un premier type de conductivité, une couche épitaxiale du type opposé et faiblement dopée et une couche superficielle dudit premier type, les bases étant des portions de ladite couche épitaxiale, les émetteurs étant formés de portions de ladite couche superficielle et ledit substrat constituant un collecteur commun aux deux transistors, caractérisé en ce. que les portions de ladite couche épitaxiale constituant les bases des transistors étant reliées à des conducteurs de surface par des zones de liaison fortement dopées, du même type de conductivité que les bases et s'étendant à partir de la surface à travers ladite couche superficielle jusqu'à ladite couche épitaxiale, une région fortement dopée du même type de conductivité que les émetteurs s'étend localement dans la zone de liaison reliant la base du transistor de puissance à un conducteur de surface, à partir de la surface jusqu a une profondeur inférieure à celle de ladite zone de liaison, ladite région étant reliée par un conducteur en surface à la zone de liaison reliant la base du transistor d'entrée à un conducteur de surface. 2.- Dispositif selon la revendication 1, caractérisé en ce que, les émetteurs des deux transistors comportant des zones fortement dopées s'étendant dans les portions de couche superficielle à partir de la surface, la profondeur, le dopage et le profil de concentration de ladite région fortement dopée s'étendant dans la zone de liaison reliant la base du transistor de puissance à un conducteur de surface sont sensiblement identiques à la profondeur, au dopage et au profil de concentration desdites zones fortement dopées des émetteurs des deux transistors. 3.- Dispositif selon l'une des-revendications 1 et 2, caractérisé en ce que ladite région fortement dopée s'étendant dans la zone de liaison reliant la base du transistor de puissance à un conducteur de surface est située entre les deux parties de la structure occupées par chacun des deux transistors. 4.- Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que les portions de couche épitaxiale correspondant à chacun des transistors étant partiellement séparées par un sillon creusé jusqu'au substrat et formant chicane, ladite région fortement dopée, formant émetteur d'un troisième transistor, est située dans le passage formé par ladite chicane. 5.- Dispositif selon l'une des revendications 1 à 4, caracté- risé en ce que les collecteurs, les bases et les émetteurs des transistors étant constitués par des portions de couches épitaxiales superposées, ladite région fortement dopée s'étendant dans la zone de liaison de base du transistor de puissance est diffusée dans cette dernière. 6.- Procédé de réalisation d'un dispositif conforme à l'une des revendications l å 5, caractérisé en ce que une région fortement dopée s'étendant dans la zone de liaison de base du transistor de puissance est obtenue simultanément aux zones de contact fortement dopées des émetteurs des transistors d'entrée et de puissance.