Brevet FR2368181A1 — publié le 19780512

La présente invention concerne un circuit de remise à zéro déclenché à la mise sous tension et destiné a être utilisé dans les circuits logiques MOS ou CJMOS. Un circuit de remise a zéro doit fournir au moment de la mise sous tension un signal logique unique qui puisse être utilisé pour placer dans un état déterminé différents points du circuit principal associé, c'est-à-dire pour imposer audit circuit principal des conditions initiales déterminées. Les circuits intégrés comportant des éléments de logique et des bascules utilisent couramment de tels circuits. Une maniere classique de générer un signal de remise à zéro à la mise sous tension consiste a dériver le signal d'alimentation a l'aide d'un circuit RC.Dans les demandes de brevets français nO 74 40283 déposée le 9 Décembre 1974 au nom de MOTOROLA Incorporated intitulle "Circuit de remise a zéro a transistors MOS déclenché a la mise sous tension" et nO 75 10561 déposée le 4 Avril 1975 au nom de INTERNATIONAL STANDARD ELECTRIC CORPORATION ntitulée "Circuit de remise à zéro d'éléments de logique", il est prévu un condensateur couplé à un dispositif à seuil et chargé par la tension d'alimentation ; ledit dispositif à seuil commute lorsque la charge de la capacité atteint une valeur déterminée.Dans le cadre d'une application aux circuits intégrés, les circuits de remise à zéro cités présentent l'inconvénient d'une part d'exiger l'emploi d'une capacité difficilement intégrable en technique monolithique, d'autre part d'être peu sûrs dans le cas où l'établissement de la tension d'alimentation se fait avec un front très lent. Aussi, un objet de la présente invention est un circuit de remise à zéro ne présentant pas les inconvénients précités. Un autre objet de l'invention est une bascule bistable apte à se positionner dans un état déterminé à la mise sous tension. Un autre objet de l'invention est un circuit de remise à zéro destiné à être réalisé sous forme intégrée. Un autre objet de l'invention est un circuit de remise à zéro réalisé en technologie NOS. Un autre objet de i invention est un circuit de remise à zéro réalisé en technologie NOS complémentaire (C/MOS). Selon une caractéristique de l'invention, une bascule bistable apte à se positionner dans un état déterminé à la mise sous tension comprend deux inverseurs à transistors NOS, la sortie d'un inverseur étant connectée à l'entrée de l'autre inverseur et réciproquement constituant ainsi un premier et un second noeuds ; la surface de diffusion et la surface de grille des transistors correspondants dans lesdits inverseurs sont dans un rapport tel que la capacité dudit premier noeud est supérieure à celle dudit second noeud et les résistances de canal des transistors correspondants dans lesdits inverseurs sont telles que, en fonctionnement statique, la tension audit second noeud est toujours inférieure à la tension audit premier noeud. Selon l'invention, il est encore prévu un circuit de remise à zéro comprenant une bascule bis table apte à se positionner dans un état déterminé à la mise sous tension, un inverseur dont l'entrée est connectée au premier noeud de la bascule bis table et dont la sortie fournit le signal de remise à zéro et un circuit de commande externe couplé au second noeud de ladite bascule bistable et qui permet, sous la commande d'un signal extérieur, de positionner ladite bascule dans l'état inverse dudit état déterminé. D'autres objets, caracteristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante d'exemples particuliers de réalisation, ladite description étant faite à titre d'exemple non limitatif et en relation avec les dessins joints dans lesquels : - la figure 1 montre un circuit de remise à zéro en aecord avec les principes de l'invention et réalisable selon une technologie MOS en canal P ou en canal N ; et - la figure 2 montre un circuit de remise à zéro en accord avec les principes de l'invention et réalisable selon la technologie MOS complémentaire. Le circuit de remise à zéro représenté à la figure 1 peut être réalisé selon la technologie NOS en canal P ou en canal N. Il comprend une bascule constituée par deux inverseurs rétrocouplés (les transistors Ql et Q3 d'une part et les transistors Q2 et Q4 d'autre part), un inverseur constitué par les transistors Q5 et Q6 et connecté à une sortie A d'un inverseur de ladite bascule et un transistor Q7 connecté à une entrée de commande D et à une entrée B de la bascule. Le circuit de la figure 1 est alimenté à partir des tensions VSS, VDD et VGG, les deux dernières pouvant être identiques. Le positionnement de la bascule, constituée par les transistors Q1, Q2, Q3 et Q4, est normalement aléatoire si les dimensions des transistors Q1 et Q2 d'une part et des transistors Q3 et Q4 d'autre part sont identiques. Or le but recherché est que la bascule se positionne dans un état déterminé quelle que soit la pente du front de montée de la tension d'alimentation. En effet, lors de la mise sous tension d'un circuit, les tensions d'alimentation peuvent atteindre leur valeur nominale très rapidement, c'est-à-dire avec un front de montée tres raide ou apres un délai éminemment variable. Aussi, selon l'invention, il est proposé d'introduire dans les dimensionnements des transistors de la bascule des différences telles que la bascule se positionne dans un état déterminé lorsque la tension d'alimentation est établie avec un temps de montee très court ou au contraire avec un temps de montée très lent. Considérons en premier lieu le cas d'un front de montée très raide. Pour assurer le positionnement de la bascule dans l'état determiné suivant, noeud B dans l'état 1 et noeud A dans l'état o, il faut augmenter la capacité du noeud A par rapport à la capacité du noeud B. Cette condition sera remplie d'une part si la surface de la grille du transistor Q3 est supérieure à la surface de la grille du transistor Q4 et d'autre part, si la surface de diffusion associée au noeud A (ctest-à-dire la surface de diffusion de la source du transistor Q2 et du drain du transistor Q4) est supérieure à la surface de diffusion associée au noeud B (c'est-à-dire la surface de diffusion de la source du transistor Q1 et du drain du transistor Q3).Le noeud A de la bascule est également connecté à la grille du transistor Q6 et sa capacité se trouve, par conséquent, augmentée de la capacité de la grille dudit transistor Q6. Le signal de remise à zéro pourrait être obtenu sur le noeud B, mais la charge capacitive des circuits commandes par le noeud B pourrait alors compenser ou dépasser la charge capacitive du noeud A, ce qui entraî- nerait le positionnement de la bascule dans l'état inverse de celui recherché. C'est pourquoi le signal de remise à zéro RAZ est produit en sortie du circuit inverseur, constitué par les transistors Q5 et q6, à partir de l'état O du noeud A. Considérons maintenant le cas d'un front de montée tres lent par rapport aux constantes de temps intrinsèques du circuit. Dans ce cas, la bascule se positionne lorsque la tension au noeud A ou au noeud B atteint une valeur proche de la tension de seuil des transistors Q3 et Q4. Pour que la bascule se positionne dans l'état déterminé précédent (noeud A dans l'état O et noeud B dans l'état 1), il faut que la tension au noeud A soit inférieure à la tension au noeud B quelle que soit la valeur des tensions d'alimentation VDD ou VGG. Cette condition sera réalisée si le rapport w du transistor Q4 est supérieur au rapport WL du transistor Q3, avec W désignant la largeur du canal et L la longueur du canal desdits transistors Q3 et Q4. En effet, on démontre que la résistance R d'un transistor MOS, pour lequel VSG - tVTi S |VT| VSD, est donnée approximativement par : R ~ W I ou VSG désigne la tension grille-source, V! la K. LK (VSG-|YT|) tension drai-scurce et k est caractéristique de la technologie. La nouvelle condition est alors remplie si les transistors Q3 et Q4 ont un canal de même largeur W mais de longueur telle que L(Q3) (longueur du canal de Q3) soit supérieure à L(Q4) (longueur du canal de Q4). On notera alors que dans ce cas, la surface de la grille du transistor Q3 est supérieure à la surface de la grille du transistor Q4, ce qui augmente la capacité du noeud A. A titre indicatif, une bascule ayant les caractéristiques suivantes pourra être réalisée pour satisfaire-aux différentes conditions exposées ci-dessus. 1) Les transistors de charge Q1 et Q2 sont identiques. 2) Lê largeur W et la longueur L du canal des transistors Q3 et Q4 sont telles que : W(Q3) - W(Q4) et L(Q3) 2 2 L(Q4j. 3) La surface de diffusion associée au noeud A est au moins deux fois plus grande que la surface de diffusion associée au noeud B. Le transistor Q7 connecté entre la borne d'entrée D et le noeud B de la bascule a pour but d'annuler le signal de remise à zéro RAZ après un certain temps. I1 faut alors. disposer d'un signal extérieur appliqué à ltentree D et qui soit dans l'état 9 au moment de la mise sous tension puis dans l'état I ultérieurement en vue de remettre ladite bascule dans son état inactif (noeud B dans l'état O et noeud A dans l'état 1) et supprimer le signal RAZ. Dans la pratique, la plupart des circuits logiques font appel à des signaux asynchrones, tels des signaux de validation, de commande de lecture, etc..., qui peuvent alors être utilisés pour la suppression du signal RAZ. Le transistor Q7 constitue alors un circuit de commande externe. Le schéma de la figure 2 montre la réalisation du circuit de remise zéro de l'invention selon la technologie MOS complémentaire. On retrouve une bascule classique constituée par les transistors PQ1, PQ2, NQ3 et NQ4 (la lettre P indiquant un transistor MOS à canal P et la lettre N indiquant un transistor MOS à canal N), un inverseur constitué par les transistors PQ5 et NQ6 et un circuit de commande externe constitué cette fois par deux transistors : les transistors PQ7 et NQ7. Les conditions de positionnement de la bascule dans I!état déterminé (noeud A dans l'état O et noeud B dans l'état 1) restent les mêmes.La seule différence notable réside dans le fait qu'un transistor supplémentaire PQ7 est introduit en série avec le transistor de charge PQ1, ce qui augmente la capacité du noeud B. Cette -augmentation peut être compensée si la capacité de grille du transistor NQ3 est de l'ordre de quatre fois la capacité de grille du transistor NQ4. Ainsi les caractéristiques propres à satisfaire les conditions exposées précédemment peuvent âtre les suivantes 1) Les transistors de charge PQ1 et PQ2 sont identiques ; 2) La largeur W et la longueur L du canal des transistors NQ3 et NQ4 sont telles que : W(NQ3) = 1,5 W(NQ4) et L(NQ3) = 3 L(NQ4). Ces caractéristiques ne sont données qu a titre indicatif et il est bien évident que d'autres valeurs peuvent être trouvées qui satisfont aux différentes conditions précédemment établie. Bien que la présente invention ait été décrite dans le cadre d'exemples de réalisation particuliers, il est clair que ladite description n'est nullement limitative et qu'elle est susceptible de variantes ou modifications sans sortir de son domaine. REVENDICATIONS 1. Bascule bistable apte à se positionner dans un état déterminé à la mise sous tension et comprenant deux inverseurs à transistors MOS, la sortie d'un inverseur étant connectée à l'entrée de l'autre inverseur et réciproquement constituant ainsi un premier et un second noeuds,caractérisée en ce que la surface de diffusion et la surface de grille des transistors correspondants dans lesdits inverseurs sont dans un rapport tel que la capacité dudit premier noeud est supérieure à celle dudit second noeud et en ce que les résistances de canal des transistors correspondants dans lesdits inverseurs sont telles que, en fonctionnement statique, la tension audit second noeud est toujours inférieure à la tension audit premier noeud. 2. Circuit de remise à zéro utilisant une bascule selon la revendication 1, caractérisé en ce qu il comprend une bascule bistable apte à se positionner dans un état déterminé à la mise sous tension, un inverseur dont l'entrée est connectée audit premier noeud de la bascule bistable et dont la sortie fournit le signal de remise à zéro et un circuit de commande externe couplé audit second noeud et qui permet sous la commande d'un signal extérieur de positionner ladite bascule dans l'état inverse dudit état détermine. 3. Circuit de remise à zéro selon la revendication 2, caractérise en ce que ladite bascule bistable, ledit inverseur et ledit circuit de commande externe sont constitués par des transistors MOS soit à canal P, soit à canal N. 4. Circuit de remise à zéro selon la revendication 2, caractérisé en ce que ladite bascule bistable, ledit inverseur et ledit circuit de commande externe sont constitués par des transistors MOS complémentaires.