Brevet FR2373164A1 — publié le 19780630

La présente invention concerne des réseaux de mémoire et leurs procédés de fabrication. Plus particulièrement, l'invention concerne des mémoires mortes fabriquées dans la technologie des semiconducteurs et un procéde de fabrication. Un type de mémoire morte qui trouve une application très étendue dans la technologie des semiconducteurs se compose d'un substrat semiconducteur sur lequel sont réalisées des lignes diffusées séparées par des intervalles sur la longueur du bloc d'un des lignes métalliques disposées de façon orthogonale par rapport aux lignes diffusées le long de l'autre dimension du bloc. Un élément actif, en général une diode ou un dispositif équivalent est situé à chaque point de croisement, ce dispositif étant ouvert ou fermé selon l'information que l'on désire emmagasiner dans la mémoire morte ou mémoire ROM.D'un point de vue integration, il est souhaitable d'optimiser la surface de la mémoire ROM sur un bloc de façon à (1) atteindre la meilleure performance avec la surface du réseau minimum, (2) diminuer le nombre de lignes d'adresse, et (3) accroitre la surface logique disponible sur le bloc. Unemémoire ROM présentant des dimensions optimisées pour une performance et une capacité d'emmagasinage données aura pour effet d'augmenter les avantages que présente l'intégration à grande echelle dans les systèmes de traitement de l'information. Un objet de la présente invention consiste en un réseau de mémoire amelioré présentant des dimensions optimisées pour une capacité d'emmagasinage et une performancé données. Un autre objet de la présente invention consiste à fabriquer une mémoire morte dans la technologie des semiconducteurs avec des dimensions optimisees et une capacité interne réduite. Un autre objet de la présente invention consiste à concevoir et fabriquer des mémoires mortes semiconductrices avec une performance et une utilisation de la surface du bloc améliorée. La capacité d'une ligne de diffusion dans un bloc semiconducteur est approximativement dix fois supérieure à celle d'une ligne métallique sur le bloc. Si les lignes de bit diffusées sont raccourcies et que les lignes de mots métalliques sont rallongées, la capacite de la mémoire ROM diminue. Le rapport des bits par mots en fonction du-nombre de mots ou "rapport de configuration" modifie le temps d'accès ou de performance de la mémoire ROM presentant une capacite d'emmagasinage donnée. Dans une réalisation, à titre d'exemple, un substrat semiconducteur ou bloc se compose de plusieurs lignes diffusées paralleles dans une direction ou la direction X et un ensemble de lignes métalliques parallèles, disposées orthogonalement par rapport aux lignes diffusées, sur l'autre dimension ou direction Y du bloc. Les lignes diffusées et métalliques sont correctement isolées les unes des autres par une couche intercalée d'un matériau isolant, en général un oxyde du substrat. Un élément actif, en général une diode à transistors à effet de champ, est connecté aux lignes métalliques et lignes diffusées, se coupant au point de croisement entre elles. L'élément actif est fabrique avec une couche d'isolation fine ou épaisse placee entre les lignes de bit selon que l'état d'information de la diode est un "O" ou un "I" binaire.La dimension X du bloc est donnée par la relation X=2N multipliee par longueur du mot en mm ou 2N est un entier définissant le nombre de mots emmagasine sur une ligne de mots et N est égal à 1, 2, 3, ... etc. La dimension Y est donnée par la relation Y = le nombre de mots sur un bloc divisé par 2N En se basant sur cette relation, on peut construire un ensemble de courbes définissant la performance d'une mémoire ROM avec des dimensions optimisées pour un nombre donné de mots et un nombre donné de bits par mot. Le rapport entre la dimension X et Y pour une capacité d'emmagasinage donnée est défini comme "Rapport de configuration" ou en résumé "RC".La modification du rapport RC pour un réseau permet de modifier la performance de la mémoire ROM sur un ensemble différent de dimensions X etY. Ces dimensions et les rapports RC sont basés sur la relation suivant laquelle la capacité d'une ligne diffusée est dix fois supérieure à celle d'une ligne métallique et le fait de doubler le nombre de bits dans la dimension X permet de diviser approximativement par deux la longueur de la ligne diffusée pour la même capacité d'emmagasinage mais avec une performance de réseau améliorée. Une caractéristique de la présente invention est de realiser une mémoire morte semiconductrice dont les dimensions sont optimisées pour présenter une capacité d'emmagasinage et une performance choisies. Une autre caractéristique de la presente invention concerne un procédé de calcul des dimensions optimisées. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1A est une vue en plan d'un bloc semiconducteur incorporant un réseau d'emmagasinage. La figure 1B est une vue en coupe de la figure 1A prise le long de la ligne 1-1'. La figure 2 est un graphique représentant des modifications des longueurs de ligne diffusée et métallique pour la même capacité dXemmagasinage dans un réseau du type représenté sur les figures 1A et 1B. La figure 3 est un graphique représentant les variations de la performance du réseau en fonction du nombre de mots dans le réseau de mémoire du type représenté sur les figures 1A et 1B pour un nombre de bits donnés par mot. Les figures 1A et lB représentent unvsubstrat semiconducteur 20, en général du silicium d'un'premier type de conductivité comprenant plusieurs regions diffusées 22 d'un second type de conductivité qui servent de lignes de bit. Plusieurs autres régions diffusées 23 d'un second type de conductivité servent de lignes de commande. Une couche d'isolation 24, en général de dioxyde de silicium adhère à la surface du substrat et sert de support et d'isolant pour les conducteurs métalliques 26.La couche d'isolation 24 presente des regions minces 28 situées sous des conducteurs métalliques 26 à des points choisis qui dépendent des données emmagasinées à incorporer-dans le réseau Lorsque la couche d'isolation est mince, les lignes respectivement de commande et diffusees adjacentes 22 et 23 coopèrent pour constituer une longueur conductrice définissant une condition binaire, en général, un "1" binaire. Lorsque la couche d'isolation 24 est régulièreou épaissie, les régions adjacentes diffusées et de commande sont isolées les unes des autres définissant une seconde condition binaire ou un l10ll binaire.On notera que bien que des réseaux de transistors à effet de champ ont été représentés, il est apparent que les principes de l'invention s'appliquent a des reseaux dans des technologies bipolaires et autres. Aussi,-bien que l'invention ait été représentée comme pouvant s'appliquer a une mémoire ROM, elle s'applique aussi à des réseaux logiques (PLA) et à d'autres dispositifs. Associés aux lignes diffusées et métalliques, les decodeurs X 30 et Y 32 reçoivent les signaux d'adresse 34 intérrogeant le réseau de mémoire dans le but de recevoir une réponse déterminée en relation avec les signaux d'adresse. Les décodeurs X et Y convertissent les signaux d'adresse dans l'adresse X 36 et l'adresse Y 38. L'adresse X excite les lignes de commande diffusées d'entrée 34. De meme, l'adresse Y 38 excite les lignes métalliques ou de mot choisis 26 basées sur la configuration de bit généré à partir du décodeur Y de l'autre partie du signal d'entrée 34. Les signaux de sortie 40 apparaissent sur les lignes diffusées 22 en résultat des signaux apparaissant sur les lignes d'adresse 36 et 38. Une exigeance importante du reseau de mémoire est de réduire au minimum le nombre des lignes d'adresse 34 nécessaires pour fournir un signal de sortie 40. Un nombre excessif de lignes d'adresse pour une longueur de mot désirée augmente la surface nécessaire pour le reseau de mémoire au dépend de la surface logique qui est aussi nécessaire dans un dispositif à intégration à grande échelle. Une autre exigence tout aussi importante pour un réseau de mémoire est de diminuer la capacité vue par les dispositifs de commande (non representée) dans les décodeurs X et Y' Plus la capacité vue par les dispositifs de commande (non représentée) est grande plus le temps de cycle et la performance du réseau sont faibles.La capacité des lignes diffusées 22 dûe aux capacités des parois laterales et de la jonction resultant de la barrière 25 est approximativement dix fois supérieure à la capacité associée à la ligne métallique 26 placée sur les régions diffusées 22 et 23 et le substrat 20. L'accroissement de la longueur de la ligne métallique ou l'accroissement du nombre de bits par ligne métallique tout en diminuant la longueur de la ligne diffusée pour obtenir la même capacité d'emmagasinage entraine une amelioration de la performance globale pour le réseau à travers l'utilisation d'une capacité de reseau réduite tels que vue par les dispositifs de commande. La figure 2 représente les variations des longueurs de ligne de diffusion et métallique pour la e capacité d'emmagasinage. On peut voir que le fait de doubler le n rye de bits sur les lignes de mot métalliques ou la dimension X du réseau diminue de moitié la longueur des lignes de diffusion ou la dimension Y du réseau pour la même capacité d'emmagasinage. De plus, comme on le décrira par la suite, la performance du reseau sera -améliorée à cause de la capacité réduite vue par les dispositifs de commande de décodage due à la longueur réduite de la ligne diffusée. Sur la figure 3, un reseau d'emmagasinage avec 16 bits par mot ou 12 bits par mot est représenté avec des dimensions optimums et une performance basée sur un compromis entre la capacité de ligne diffusée et la capacite du métal. Le réseau de 12 bits par mot a une meilleure performance que le réseau de 16 bits par mot à cause d'une capacite diffusée inférieure dans le premier réseau comparee au dernier. Le compromis est réalisé en accroissant la dimension X et en diminuant la dimension Y du réseau. D'un autre point de vue, la diminution de la capacite diffusée ou Y tout en accroissant la capacité métallique ou X entraîne une réduction de capacité nette avec une performance de reseau accrue. Une mémoire ROM est désignée par le nombre de bits par mot et par le nombre de mots. En se basant sur ces parametres, on pourra calculer les dimensions optimums de la mémoire ROM. La dimension X est donnée dela façon suivante X = 2N WL ' K1 (1) où 2N est un entier définissant le nombre de mots sur une ligne de mot ou N est 1, 2, 3, ... etc. WL est la longueur de mot qui égale au nombre de bits par mot choisis pour un mot. K1 est une constante définissant l'espace moyen en millimètre pour chaque ligne de bit le long de la direction X du réseau. La longueur du réseau dans la direction Y est donnee par la formule suivante : Y = K2 Q/2N (2) où K2 est une constante définissant t'espace en millimetre entre les positions de bit le long de la direction Y du réseau. Q est le nombre de mots. N est tel que defini ci-dessus. Les équations 1 et 2 indiquent que lorsque les mots par ligne de mot augmentent, la dimension Y du réseau est raccourcie telle que représentée sur la figure 2 tandis que la dimension ~ t accrue. La figure 3 indique que lorsque la dimension Y diminue, la performance du réseau est accrue à cause de la capacité réduite vue par les dispositifs de commande de décodage. La figure 3 montre en outre que pour une performance et unecapacitê d'emmagasinage données, le nombre de lignes de mots et la dimension Y résultantedu reseau peuvent^être 'spécifiés. La dimension X du reseau est donnée par l'équation 1 basée-sur un entier chosi 2N pour atteindre la capacité désirée pour la performance choisie. Les dimensions X et Y d'un réseau pour une performance et une capacité choisies sont les dimensions optimums pour le réseau. Toute modification de la dimension du réseau modifiera la performance dans une direction positive ou négative.L'accroissement de la dimension Y diminuera le nombre de bits par ligne de mot. La capacité de réseau est accrue par une dimension Y supérieure ce qui diminue la performance du réseau. L'accroissement du nombre de mots par ligne de mot réduit le nombre des lignes de mot ce qui augmente la performance au delà de ce qui est désire ce qui accroît d'une façon non nécessaire la surface du réseau pour une capacité d'emmagasinage donnée. La puissance 2N, tout en limitant le nombre particulier de mots emmagasinés dans la direction X du réseau, rend optimum le nombre de lignes d'adresse nécessaires pour interroger le réseau. Toute base impaire, par exemple 3N ou 5N nécessite des lignes d'adresse suplémentaires et une surface du bloc supérieure. Par exemple, dans un réseau de 1000 mots où les adresses X et Y sont basées sur la puissance 2N, il devrait y avoir dix lignes d'adresse. Lorsque les adresses X et Y sont basees sur la puissance 3N, il devrait y avoir un minimum de 11 lignes d'adresse, ceci necessitant ainsi une surface de bloc supérieure à celle nécessaire pour les lignes d'adresse. Dans quelques cas, les dimensions du réseau peuvent être beaucoup plus importante que la performance du réseau. Lorsque ceci est le cas, une dimension, par exemple la dimension X peut être maintenue constante, et la dimension Y calculée. Si la dimension Y calculée est supérieure à la valeur critique Y, le nombre de bits dans la dimension X est doublé et la dimension Y réduite de moitie, aussi longtemps que la dimension X ne depassera pas une dimension critique. La présente invention propose des dimensions optimums pour mémoire morte semiconductrice grâce à des compromis concernant la capacité diffusee et la capacité du métal tel qu'indique. D'autre part, le rapport des bits par mot en fonction du nombre des lignes de mot ou rapport RC améliore la performance lorsque le nombre de lignes de mot diminue. Le nombre de lignes de mot peut être diminue en faisant croitre le nombre N entier définissant le nombre de mots par lignes de mot. Au contraire, l'accroissement du nombre de lignes de mot diminue la performance du réseau lorsque les bits par mot et la capacité d'emmagasinage sont maintenus constants. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation preféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1 - Réseau d'emmagasinage ayant une capacité interne réduite, comprenant un substrat-comprenant un premier jeu de conducteurs qui forme une première dimension sur le substrat et a une premiere capacité interne, un second jeu de conducteurs dispose sur le substrat orthogonalement au premier jeu de conducteurs, ce second jeu formant une seconde dimension sur le substrat et ayant une seconde capacité interne inférieure à la première capacité interne, un dispositif d'emmagasinage d'informations situé à un ou plusieurs des points d'intersection du premier et second jeu de conducteurs, caractérisé en ce qu'on réduit la capacité interne combinee du réseau sans changer le nombre de dispositifs d'emmagasinage en choisissant la seconde dimension superieure à ia première dimension. 2 - Reseau d'emmagasinage semiconducteur ayant une capacite minimum pour une capacité d'emmagasinage choisie comprenant un substrat semiconducteur d'un premier type de conductivité comprenant, un premier jeu de conducteurs diffusés d'un second type de conductivité qui forme une premiere dimension sur le substrat et a une première capacité interne, un second jeu de conducteurs métalliques disposé sur le substrat orthogonalement au jeu de conducteurs diffusés ce second jeu formant une seconde dimension sur le substrat et ayant une seconde capacite interne inférieure à la première capacité interne, plusieurs dispositifs d'enmmagasinage d'informations situés aux points d'intersection des conducteurs diffusés et métalliques, les dispositifs d'emmagasinage définissant la capacité d'emmagasinage du réseau, caractérisé en ce que la capacité interne combinée du réseau est réduite en rendant la seconde dimension supérieure a la première dimension sans changer la capacité d'emmagasinage du réseau. 3 - Réseau d'emmagasinage semiconducteur ayant des dimensions optimum pour une.capacité interne réduite et une performance d'accès améliorée comprenant un substrat semiconducteur d'un premier type de conductivité, un premier jeu de conducteurs diffusé d'un second type de conductivité disposé dans le substrat en formant une première dimension et ayant une première capacité interne, une couche isolante disposée à travers le substrat, un jeu de conducteurs métalliques disposé sur le substrat orthogonalement au premier jeu de conducteurs diffusés, le second jeu de conducteurs métalliques formant une seconde dimension sur le substrat et ayant une seconde capacité interne inférieure à la première capacité interne, des moyens pour altérer la couche isolante de façon à former des dispositifs d'emmagasinage d'informations à plusieurs des points d'intersections des conducteurs diffusés et métalliques, caractérisé en ce que, la seconde dimension est choisie supérieure à la premiere dimension de façon à minimiser la capacité interne sans changer la capacité d'emmagasinage. 4 - Réseau d'emmagasinage selon l'une quelconque des revendications 1 à 3, caractérisé en ce que, les dispositifs d'emmagasinage d'informations forment plusieurs mots, chaque mot comprenant un nombre choisi de dispositifs d'emmagasinage par mot et en ce que la seconde dimension est donnée par la relation X = 2N WL.KI où 2N est un entier définissant le nombre de mots sur une ligne du second jeu de conducteurs où N est tout entier supérieur à 0, WL est la longueur de mot qui est égal au nombre de dispositifs d'emmagasinage par mot choisi pour un mot, et K1 est une constante définissant l'espacement moyen entre les dispositifs d'emmagasinage le long de la seconde dimension et la premiere dimension est donnée par la relation Y=K2 Q/2N ou K2 est une constante définissant l'espacement entre les dispositifs d'emmagasinage le long de la premiere dimension et Q est le nombre de dispositifs d'emmagasinage. 5 - Procédé de fabrication d'une mémoire morte avec des dimensions optimales et une capacité interne réduite caractérisé en ce qu'il comprend les étapes suivantes formation d'un substrat semiconducteur d'un premier type de conductivité, formation d'un premier jeu de conducteurs diffusés dans le substrat, le premier jeu de conducteurs diffuses ayant une première dimension et une première capacité interne, formation d'un second jeu de conducteurs métalliques sur le substrat, le second jeu de conducteurs métalliques étant orthogonales au premier jeu de conducteurs diffusés, le second jeu de conducteurs métalliques formant une seconde dimension sur le substrat et ayant une seconde capacité interne inférieure a la premiere capacité interne, formation de plusieurs dispositifs d'emmagasinage d'informations a un ou plusieurs points d'intersection du premier et second jeu de conducteurs