Brevet FR2368843A1 — publié le 19780519

La présente invention a pour objet un émetteur de signaux multifréquences et, plus précisément, un circuit qui reçoit n signaux, rectangulaires par exemple, de fréquences fl à fn, pour fournir un signal formé par l'addition de plusieurs signaux élémentaires approximativement sinusordaux dont les fréquences fondamentales sont choisies parmi les n fréquences fi à fn L'invention est applicable, notamment, dans les signaleurs téléphoniques. Entre centraux téléphoniques, l'échange de signalisations, tel qu'occasionné par l'envoi de la numérotation entre un enregistreur départ et un enregistreur arrivée, s'effectue à de signaleurs. Un tel organe transmet à un organe identique lesdites signalisations sous forme codée par 11 envoi d'un signal composé de deux fréquences parmi six. Ces qu'iL a reçu un premier signal ainsi transmis, le signaleur récepteur transmet au signaleur envoyeur un signal d'accusé de réception, sous la forme d'une septième fréquence. Ces sept fréquences sont généralement égales à 700, 900,1100, 1300, 1500, 1700 et 1990Hz. La demande de brevet-frangais nO 76 13123 déposée le 3 Mai 1976 au nom de la Société Demanderesse pour un "Genérate7Xr de fréquences décrit un circuit inclus dans chaque signaleur et fournissant simultanément ces sept fréquences sous la forme de sept signaux rectangulaires. La présente invention a pour objet un circuit qui reçoit ces sept fréquences pour fournir un signal formé par l'addition de plusieurs signaux élémentaires dont les fréquences sont choisies parmi ces sept fréquences. L'émetteur de signaux multifréquences de la présente invention est caractérisé par le fait qu'il comprend notamment un circuit de commutation composé de n portes recevant chacune un signal de commande d'un premier ou d'un deuxième niveau et un desdits n signaux de fréquence pour fournir chacune, le signal de commande étant au premier niveau, deux signaux de sortie de polarités constantes et symétriques et, le signal de commande étant au deuxième niveau, au moins un signal de sortie sensiblement de m8me forme que ledit signal de fréquence, et un circuit de sommation et de filtrage recevant les signaux de sortie du circuit de commutation pour fournir un signal composite comprenant, selon les signaux de sortie du circule de commutation, aucune, une ou plusieurs ondes élémentaires sensiblement sinusofdales additionnées, dont les fréquences sont celles des signaux fournis par lesdites portes recevant un signal de commande du deuxième niveau. Les différents objets et caractéristiques de l'invention seront maintenant détaillés dans la description qui va suivre, donnée à titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent - la figure 1, le diagramme général d'un exemple de réalisation de l'émetteur de signaux multifréquences de l'invention - la figure 2, un exemple de réalisation d'une porte du circuit de commutation CC de la figure 1 - la figure 3, un exemple de réalisation du circuit de sommation et de filtrage SF de la figure 1. On décrira d'abord, en se reportant à la figure 1, le diagramme général diun exemple de réalisation de l'émetteur de signaux multifréquences de l'invention. L'émetteur de signaux multifréquences de la figure 1 comprend essentiellement un circuit de commutation CC composé de sept portes NB1, NB2, ..., NB7 et un circuit de sommation pondérée et de filtrage SF. Les portes NB12 Tub2, .., NB7 reçoivent respectivement des signaux carrés FE1, FE2, ..., FE7 de fréquences respectives fl, f2, ,.., f7, issus, par exemple,d'un générateur multifréquences non représenté pouvant être identique au générateur décrit dans la demande de brevet français n 76 13123 déjà mentionnée. Chaque porte reçoit également un signal de commande, le potentiel de référence (la masse), par exemple, par l'intermédiaire de commutateurs CD1, CD2, ..., CD7. En réponse, chaque porte fournit deux signaux au circuit de sommation et de filtrage SF.Ainsi, la porte NB1 fournit un signal ONt et un signal OB1, la porte NB2 fournit des signaux ON2 et OB2 et ainsi de suite, la porte 137 fournissant des signaux ON7 et OB7. Le circuit de sommation et de filtrage SF reçoit ces différents signaux pour fournir un signal de sortie FS formé par l'addition de plusieurs signaux élémentaires dont les fréquences sont choisies parmi les fréquences f1 à f7 des signaux FE1 à FE7, gracie aux commutateurs CD1 à CD7. On suppose que seuls les commutateurs CD1 et CD2 sont fermés et que la fréquence 1 est inférieure à la fréquence f2. La porte NB1 qui reçoit ainsi un signal de commande fournit deux signaux ON1 et OBA identiques au signal d'entrée FE1. De même, la porte NB2 qui reçoit un signal de commande fournit deux signaux ON2 et OB2 identiques au signal d'entrée FE2. Les autres portes, telles que NB7, qui ne reçoivent pas de signal de commande, fournissent chacune deux signaux symétriques tels que 0N7 et OB7. Ces différents signaux sont additionnés algébriquement dans l'étage d'entrée du circuit de sommation et de filtrage SF. Cet étage fournit donc un signal formé par l'addition des deux signaux F31 et FE2 à l'entrée de l'étage de filtrage du circuit SF. Cet étage consiste en un filtre passe-bas du deuxième ordre, centré, par exemple, sur la fréquence f1. Les fréquences fondamentales fl et 2 sont donc peu atténuées alors que les fréquences harmoniques 3f1, 3f2, 5f1, 5f2 et au-delà sont très nettement atténuées. Le circuit de sommation et de filtrage fournit donc un signal FS formé par l'addition de deux signaux sinusoidaux de fréquences f1 et f2. On décrira maintenant, en se reportant à la figure 2, un exemple de réalisation d'une porte NBk du circuit de commutation CC de la figure 1. La porte NBk de la figure 2 comprend essentiellement deux opérateurs NEt et NK2 réalisant la fonction logique ET-NON, un inverseur logique IK7, trois résistances Rt, R2 et R3 et un condensateur Ct. Elle reçoit respectivement le signal FEk de fréquence fk issu d'un générateur de fréquences non représenté sur une entrée de signal E et le potentiel de référence sur une entrée de commande D pour fournir un signal ONk sur une sortie N et un signal OBk sur une sortie B. Une entrée de ltopérateur logique NEt est connectée à l'entrée de signal E. L'autre entrée de cet opérateur est connectée à l'entrée de commande D par llintermédiaire de la résistance R2, et à une source de tension +V2 par l'intermédiaire de la résistance R3. Le point commun A des résistances R2 et R3 est connecté au potentiel de référence, la masse, par l'intermédiaire du condensateur C1. Une entrée de l'opérateur logique NE2 est connectée au point commun A des résistances R2 et R3 et l'autre entrée de cet opérateur est connectée a la sortie de ltopérateur NK1. La sortie de l'opérateur NK2 est connectée à la sortie B de la porte NBk. L'inverseur logique IKI est connecté entre la sortie de l'opérateur NK1 et la sortie N de la porte NBk. La résistance Rî est connectée entre entrée de commande D de la porte NBk et une source de tension -Vt. Pour faciliter la description du fonctionnement de la porte 13k, on suppose que les opérateurs NK7 et NK2 ainsi que 1'inverseur IKI sont alimentés entre plus et moins 6 V, que les résistances R2 et R3 sont identiques et égales à 82 k=L, que la tension -V1 est égale à -48 V et que la tension +V2 est égale à +12 V. Lorsque le commutateur CDk est ouvert, aucun signal de commande ntest fourni à 11 entrée D de la porte NBk. En prenant, par exemple, une résistance R1 de 22 ka, la tension au point commun A des résistances R2 et R3 est alors voisine de -6 V (niveau logique 0). Ltopérateur NK1, dont une entrée est maintenue au niveau logique 0, fournit un signal de sortie de niveau logique 1 à l'entrée de l'inverseur IKI. Celui-ci fournit donc un signal de sortie ONk de niveau logique O (tension égale à -6 V). L'opérateur NK2, dont une entrée est maintenue au niveau logique 0, fournit un signal de sortie OBk de niveau logique 1 (tension égale à +6 V). Ainsi, en l'absence de signal de commande, la porte NBk fournit en permanence deux signaux ONk et OBk symétriques. On suppose maintenant que le commutateur CDk est fermé, c'est-à-dire qu'une tension nulle est fournie à l'entrée de commande D de la porte NBk. La tension au point commun A des résistances R2 et R3 est alors voisine de +6 V (niveau logique 1). L'opérateur NKî, dont une entrée est maintenue au niveau logique t, fonctionne en inverseur. Il retransmet donc à l'entre de l'inverseur IKî le signal F3k inversé. Le signal d'entrée FEk est donc reproduit par l'inverseur IKI qui le retransmet sur la sortie ONk de la porte NBk. L'opérateur NK2, dont une entrée est maintenue au niveau logique t fonctionne lui aussi en inverseur et retransmet sur la sortie OBk de la porte NBk, l'inverse du signal de sortie de l'opérateur NK7 fourni sur son autre entrée. L'opérateur NK2 fournit donc le signal FEk sur la sortie OBk, tout comme l'inverseur IK1. Ainsi, en présence d'un signal de commande, la porte NBk fournit en permanence le signal d'entrée FEk sur ses sorties ONk et OBk. La porte NBk correspond bien à la définition des portes du circuit de commutation CC de la figure 1, telle qù'indiquée précédemment. On décrira maintenant, en se reportant à la figure 3, un exemple de réalisation du circuit de sommation pondérée et de filtrage SF de la figure 1. Le circuit de sommation et de filtrage de la figure 3 comprend deux sous-ensembles sensiblement identiques SFt et SF2. Le sous-ensemble SF1 comprend étage de sommation composé de résistances RN1 à RN4 et RB1 à RB4 ayant une extrémité commune connectée à la masse par l'intermédiaire d'un condensateur C2. Les résistances RNt et RB1 sont identiques et leur extrémité libre est respectivement connectée aux sorties ONt et OB de la porte NBt de la figure t. De même, les résistances RN2 et RB2 sont identiques et leur extrémité libre est respectivement connectée aux sorties ON2 et OB2 de la porte NB2 (figure l) et ainsi de suite, les résistances RN4 et RB4 étant identiques et leur extrémité-libre étant connectée respectivement aux sorties oN4 et oB4 d'une porte NB4. Le sous-ensemble SFt comprend également un étage de filtrage composé d'un amplificateur différentiel DAI dont l'entrée inverseuse est connectée, d'une part, au point commun des résistances de sommation par l'intermédiaire d'une résistance R5, d'autre part2 à la sortie de l'amplificateur par l'intermédiaire d'un condensateur C4. La sortie de cet amplificateur est également connectée au point commun des résistances de sommation à travers une résistance R4. L'entrée suiveuse de l'amplificateur DAI est connectée à la masse. Le sous-ensemble SF2 comprend un étage de sommation composé de résistances RN5 à RN7 et RB5 à RB7 ayant une extrémité commune connectée à la masse par l'intermédiaire d'un condensateur C3. Les résistances RN5 et RB5 sont identiques et leur extrémité libre est respectivement connectée aux sorties ON5 et OB5 d'une porte NB5, et ainsi de suite2 les résistances RN7 et RB7 identiques ayant leur extrémité libre connectée respectivement aux sorties ON7 et OB7 de la porte NB7. Le sous-ensemble SF2 comprend également un étage de filtrage composé d'un amplificateur différentiel DA2 dont l'entrée inverseuse est connectée, d'une part, au point commun des résistances de sommation par l'intermédiaire d'une résistance R7, d'autre part, à la sortie de l'amplificateur par l'intermédiaire d'un condensateur C5. La sortie de cet amplificateur est également connectée au point commun des résistances de sommation à travers une résistance 36 L'entrée suiveuse de l'amplificateur DA2 est connectée à la masse. La sortie de l'amplificateur DA2 est également connectée à la masse par l'intermédiaire d'un circuit série composé d'un condensateur C7, d'une résistance R9 et d'une résistance RtO. Le point commun de ces résistances est connecté, d'une part, à la sortie de l'amplificateur DA1 de l'étage de filtrage du sousensemble SF1 par l'intermédiaire d'une résistance R8 et d'un condensateur C6, d'autre part, à la sortie S du circuit de sommation et de filtrage SF. L'étage de filtrage de chaque sous-ensemble SF1 et SF2 constitue un filtre passe-bas du deuxième ordre du type connu, ayant, au-delà de la fréquence de coupure une atténuation de 12 dB par octave. La fréquence de coupure sera, par exemple, choisie voisine de la fréquence la plus faible pouvant être fournie à l'entrée de l'étage de sommation. Ainsi, la fréquence de coupure du filtre du sous-ensemble SF1, qui reçoit éventuellement les signaux FE1 à FE4 de fréquences 700, 900, 1100 et 1300 Hz issus du circuit de commutation CC, sera voisine de 700 Hz. De même, la fréquence de coupure du filtre du sous-ensemble SF2 qui reçoit éventuellement les signaux FE5 à FE7 de fréquences 1500, 1700 et t900 Hz issus du circuit de commutation CC, sera voisine de t500 Hz. On suppose que seuls les commutateurs CDî et CD7 de la figure 1 sont fermés. Le circuit de commutation CC transmet au circuit de sommation et de filtrage de la figure 3 un signal ONt et un signal OB7 identiques au signal FE1 ainsi que des signaux ON7 et OB7 identiques au signal FE7. Ces différents signaux sont transmis, via les résistances de sommation RNt, RB1, RN7 et RB7 aux sous-ensembles-de filtrage SF7 et SF2 et un signal FS, formé par l'addition de deux signaux élémentaires dont les fréquences sont respectivement egales à la fréquence du signal FE1 et à la fréquence du signal FE7, est fourni à la sortie S du circuit SF. Le circuit de commutation CC fournit également 5 signaux, tel ON2, dont la tension est de -6 V, et 5 signaux, tel OB2, dont la tension est de +6 V. Ces signaux sont additionnés algébriquement par les résistances de sommation, telles les résistances RN2 et RB2, le résultat de cette addition étant nul. On suppose maintenant que tous les commutateurs CDI à CD7 de la figure 1 sont ouverts. Le circuit de commutation CC fournit sept signaux, tel ON1, dont la tension est égale à -6 V, et sept signaux, tel OB1, dont la tension est égale à +6 V. Ces signaux sont additionnés algébriquement par les résistances de sommation, telles les résistances RN1 et RB1, le résultat de cette addition étant nul. Aucun signal n2est fourni à l'entrée de l'étage de filtrage SF. Cet étage fournit donc un signal FS nul. On suppose maintenant que seuls les commutateurs CDI et CD2 sont fermés. Le circuit de commutation CC transmet au circuit de sommation et de filtrage SF un signai ON1 et un signal OBt identiques au signal FEî, un signai ON2 et un signal OB2 identiques au signal FE2. Ces différents signaux sont transmis, via les résistances de sommation RN1, RB1, RN2 et RB2 au sous-ensemble de filtrage SF1. Le circuit de commutation CC fournit également cinq signaux, tel ON7, dont la tension est égale à -6 V, et cinq signaux, tel OB7, dont la tension est égale à +6 V.Ces signaux sont additionnés algébriquement par les résistances de sommation, telles les résistances RN7 et RB7, le résultat d cette addition étant nul. Le sous-ensemble de filtrage SF1 fournit donc un signal formé par l'addition de deux signaux élémentaires dont les fréquences sont respectivement égales à la fréquence du signal FEt et à la fréquence du signal FE2. Le.sous-ensemble de filtrage SF2 ne fournit aucun signal Le signal résultant FS fourni par le circuit de sommation et de filtrage est donc le signal fourni par le sous-ensemble SUFI, Le circuit de la figure 3 répond donc bien à la définition du circuit de sommation et de filtrage SF de la figure 1. Le circuit de la figure 3 comprend deux sous-ensembles SFt et SF2, l'expérience montrant qu'il est préférable de scinder les sept fréquences en deux groupes afin d'améliorer les qualités du filtrage sans utiliser des résistances de sommation de valeurs prohibitives. En outre, dans l'exemple choisi, la tropgrande différence d'atténuation entre les fréquences extrêmes ne permet pas d'utiliser un seul sous-ensemble. Il est bien évident que la description qui précède n'a été donnée qu'à titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre de l'invention. Les précisions numériques, notamment, n'ont été fournies que pour faciliter la compréhension et peuvent varier avec chaque cas d'application. REVENDICATIONS 1. Emetteur de signaux multifréquences recevant n signaux rectangulaires de fréquences différentes pour fournir un signal formé par l'addition de plusieurs signaux sinusoidaux dont les fréquences sont choisies parmi celles desdits n signaux de fréquence, caractérisé par le fait qu'il comprend notamment un circuit de commutation composé de n portes recevant chacune un signal de commande d'un premier ou d'un deuxième niveau et un desdits n signaux de fréquence pour fournir chacune, le signal de commande étant au premier niveau, deux signaux de sortie de polarités constantes et symétriques et, le signal de commande étant au deuxième niveau, au moins un signal de sortie sensiblement de m8me forme que ledit signal de fréquence, et un circuit de sommation et de filtrage recevant les signaux de sortie du circuit de conirutation pour fournir un signal composite comprenant, selon les signaux de sortie du circuit de commutationsaucune, une ou plusieurs ondes élémentaires sensiblement sinusordales additionnées, dont les fréquences sont celles des signaux fournis par lesdites portes recevant un signal de commande du deuxième niveau. 2. Emetteur de signaux multifréquences tel que défini en 1, caractérisé par le fait que chacune desdites portes du circuit de commutation comprend notamment un premier opérateur logique recevant, d'une part, l'un desdits n signaux de fréquence, d'autre part, le signal de commande, et un deuxième opérateur logique recevant, d'une part, ce signal de commande, d'autre part, le signal de sortie dudit premier opérateur. 3. Emetteur de signaux multifréquences tel que défini-en 1, caractérisé par le fait que ledit circuit de sommation et de filtrage comprend notamment un réseau de sommation constitué par n groupes de deux résistances identiques ayant une extrémité commune, l'autre extrémité étant connectée respectivement à une sortie d'une des n portes. 4. 3metteur de signaux multifréquences tel que défini en 1, caracterisé par le fait que le circuit de sommation et de filtrage comprend également un filtre passe-bas du deuxième ordre réalisé à l'aide d'un amplificateur différentiel.