Brevet FR2370263A1 — publié le 19780602

La présente invention est relative à un système perfectionné pour déterminer le taux moyen vrai d'impulsions ou phénomènes d'entrée Il existe de nombreuses exigences quant à la mesure d'un rayonnement d'ionisation. Par exemple, des centrales nucléaires exigent des mesures des champs de rayonnement, des concentrations d'isotope radio-actif, etc. Les systèmes de contrôle de rayonnement analogiques classiques sont constitués par une multiplicité de canaux de signaux constitués chacun par un contrôleur de rayonnement à distance distinct et un circuit analogique destiné à transformer la sortie d'impulsions du contrôleur de rayonnement en un signal analogique indiquant le niveau de rayonnement. Le signal de sortie produit par le circuit analogique est une tension qui est proportionnelle au logarithme de la fréquence moyenne des impulsions produites par le contrôleur de rayonnement à distance. D'une façon typique, cette tension de sortie est utilisée pour exciter un affichage visuel ou actionner un dispositif alerte. Le format analogique de l'information de rayonnement des systèmes de rayonnement analogiques classiques ne convient pas pour une analyse complexe rapide. En outre, les extinctions nucléaires rencontrées daune façon typique ont pour résultat une fréquence aléatoire des im pulsions provenant des détecteurs de rayonnement et la nature propre au circuit analogique est telle qu9 il est extrêmement difficile de concevoir un système de contrôle de rayonnement qui présente à la fois une faible erreur statistique et un temps de réponse suffisamment rapide pour détecter des variations. Ceci est dû au fait qu'une faible erreur statistique exige l'établis sement dune moyenne sur une très longue période de temps qui, à son tour, implique un temps de réponse très lent pour le système de contrôle de rayonnement analogique. Les systèmes analogiques de la technique aiitérieure établissent par nature la moyenne pendant un temps fixé Ainsi, cette conception comprend un compromis fixe entre l'erreur statistique et le temps de réponse. Un but de l'invention est d'offrir un système perfectionné destiné à déterminer le taux moyen vrai d'impulsions ou phénomènes d'entrée dans le but de surmonter les inconvénients de la technique antérieure, L'invention réside en un système pour déterminer le taux moyen vrai d'impulsions ou phénomènes d'entrée, qui comprend des premiers moyens destinés à recevoir des impulsions d'entrée et à produire un signal de sortie indiquant leur survenance, des seconds moyens destinés à établir une moyenne par rapport au temps du signal de sortie avec une séquence de niveaux de moyenne correspondant chacun à un nombre prédéterminé plus élevé progressivement d'impulsions d'entrde, ces seconds moyens produisant un signal de sortie moyen aux niveaux de moyenne respectifs et un signal de sortie complet qui indique que chaque niveau moyen atteint un niveau prédéterminé dlimpulsions d'entrée reçues des troisièmes moyens connectés activement aux seconds moyens afin de produire un signal de meilleure estimation du taux moyen vrai des impulsions d'entrée, ce signal de meilleure estimation correspondant au signal de sortie moyen du niveau de moyenne du nombre prédéterminé le plus élevé d'impulsions d'entrée reçues qui produit un signal de sortie complet. On décrira ci-après en se référant aux dessins annexés, un système de contrôle de rayonnemtent numérique faisant appel à des circuits numériques et de microprocesseur actuels pour traiter rapidement l'information d'impulsions provenant de controleurs de rayonnement à distance, en analysant les taux d'impulsions pour déterminer si une nouvelle information de taux d~im pulsions est statistiquement la même que celle reçue précédemment et, en ce faisant, pour déterminer le temps de moyenne le meilleur possible pour le système.Aussi longtemps que le taux d'impulsions moyen vrai reste constant, le temps dsétablissement de moyenne peut augmenter jusqu'à ce que l'erreur statistique soit inférieure à un niveau désiré, c#est-à-dire 1%. Lorsque le traitement numérique de llinformation d'impulsions indique une variation dans le taux d'impulsions moyen vrai, le temps d'étant blissement de moyenne peut être réduit pour améliorer le temps de réponse du système aux dépens de lsarreur statistique Le système de contrôle de rayonnement numérique est constitué essentiellement par une multiplicité de modules de données responsables chacun du traitement de l'information de taux d t impulsions provenant d'une multiplicité de contrôleurs de rayonnement à distance. Chaque module de données accepte des informations d'impulsions de chacun de multiples contrôleurs de rayonnement et mesure la moyenne ou le taux d'impulsions moyen vrai d'événements survenant avec une répartition de Poisson pour déterminer le niveau de rayonnement associé aux controleurs de rayonnement respectifs suivant le processus décrit précédemment. Chaque module de données à son tour, produit des signaux de sortie numériques indiquant le niveau de rayonnement respectif. Ces signaux sont disponibles à des fins d'alerte et de commande. Les signaux de sortie numériques sont également disponibles pour une transmission par l'intermédiaire d'un circuit de multiplexeur à des fins de traitement et d'affichage supplémentaires. Les modules de données sont conçus pour accepter des communications à partir d'une station de commande ou d'ordinateur à distance par l'intermédiaire du circuit de multiplexeur pour modifier les seuils de fonctionnement et les niveaux d'alerte dans la mémoire du module de données. En plus des multiples modules de données, on a prévu un module de vérification qui est constitué par des systèmes électroniques comparables à ceux du module de données. Le module de vérification agit de manière à balayer ou explorer les divers modules de données pour déterminer si les signaux de sortie produits par ceux-ci représentent une information valable. Le module de vérification agit en outre en tant que module de données redondant pour prendre automatiquement la place d'un module de données inactif afin d'éviter une perte de conditions d'alerte éventuellement critiques traduites par les détecteurs de rayonnement associés à un module de données défectueux. D'autres d4tails et particularités de l'invention ressortiront de la description ci-après, donnée à titre d'exemple non limitatif et en se référant aux dessins annexés, dans lesquels La figure 1 est un schéma synoptique d'une forme de réalisation d'un système de contrôle de rayonnement numérique. La figure 2 est un schéma synoptique d'un module de données et d'un module de vérification dans la forme de réalisation de la figure 1. La figure 3 est une illustration schématique du microcalculateur et des circuits de défaut d'équipement du module de données et de vérification de la figure 2 La figure 4 est une représentation schématique du circuit de temps d'arrêt d'ordinateur de la figure 3. La figure 5 est une représentation schématique du circuit-de commande de logique de relais de la figure 2. La figure 6 est un organigramme du fonctionnement du module de données de la figure 2. La figure 7A est un schéma technique de la réalisation de la logique de comptage de l'assemblage à distance de la figure 1. La figure 7B est un schéma technique d'une partie' de l'organigramme de la figure 6, illustrant le fonctionnement du circuit de microcalculateur de la-figure 2. La figure 7C est un tableau récapitulatif des constantes utilisées dans le cas de la figure 73. La figure 8 est une représentation schématique d'un registre d'intégration de la figure 73. La figure 9 est une représentation schématique du circuit de meilleure estimation de la figure 7B. La figure 10 est une représentation schématique du re gistre de décrochage de la figure 7B. En se référant à la figure 1, on a représenté schématiquement un système de contrôle de rayonnement numerique 10 comportant une multiplicité de modules de données DM et un module de vérification CM couplant activement l'information de champ de rayonnement à distance obtenue par les assemblages à distance RA, par l'intermédiair.e d'un multiplexeur M vers divers circuits de commande et de lecture représentés par 11 affichage d tube à rayons cathodiques D et le clavier K.Dans la forme de réalisation illustrée, les circuits numériques de base utilisés dans chacun des modules de données DM et le module de vérification CM sont constitués par un tampon, un circuit logique de commande-de relais et un circuit de microcalculateur, qui fait appel à un circuit de microprocesseur disponible commercialement, tel que le modèle Intel 8080. Chaque banc de modules de données DM du système de con trôle de rayonnement numérique 10 est combiné sur le plan opérationnel avec un module de vérification CM. Chaque assemblage à distance RA est illustré comme comportant un contrôleur de rayonnement ou détecteur T, une logique de comptage CL et un relais R. Le contrôleur de rayonnement T transmet des impulsions indiquant un niveau de rayonnement auquel il est exposé, vers la logique de comptage CL qui transmet la mesure au module de données DM pour son traitement. Une fonction majeure de la logique de comptage CL de l'assemblage à distance RA est de mesurer le nombre de phénomènes ou impulsions par unité de temps. Etant donné que le rayonnement mesuré peut varier jusqu'à 8 décades, la logique de comptage CL doit travailler dans une gamme dynamique extrêmement large. En outre, pour rendre les essais statistiques aussi simples que possible, comme décrit ci-après, la logique de comptage CL est conçue de manière à mesurer le temps s'écoulant pendant une puissance entière d'un nombre prédéterminé de phénomènes, c'està-dire 4. Une réalisation typique de la logique de comptage CL sera décrite ci-après à propos de la figure 7A. Le module de données DM transmet une représentation numérique du niveau de rayonnement respectif, par l'intermédiaire du circuit multiplexeur M, vers les divers circuits de commande et d'affichage et il compare en outre l'information de taux d'impulsions incidente provenant des assemblages à distance respectifs avec un seuil prédéterminé ou niveau d'alerte, pour transmettre un signal de déclenchement au relais R de l'assemblage à distance RB, D'une façon typique, le relais R est utilisé pour exécuter une fonction de commande à l'emplacement à distance, en réponse d un état d'alerte. Afin de parvenir aux caractéristiques opérationnelles désirées dtune précision élevée et d'une réponse rapide dans l'environnement de phénomènes aléatoires difficiles correspondant aux sorties d'impulsions des moniteurs de rayonnement T, le micro calculateur est conçu de manière à établir la moyenne de la fréquence de l'information d'impulsions avec 6 constantes de temps différentes et par l'intermédiaire d'une analyse statistique, on effectue une décision quant à la constante de temps qui est mise en oeuvre.Le fonctionnement du circuit de microcalculateur dans chacun des modules de données DM est conçu de manière à faire appel principalement à des opérations d'addition, de soustraction et de décalage pour parvenir à un compromis optimum entre la précision du système et son temps de réponse, tout en présent tant un temps d'exécution suffisamment rapide pour accepter le traitement d'information d'impulsions à partir de 8 assemblages à distance RA en temps réel. Le module de vérification CM, qui comprend un circuit de microcalculateur comparable à celui des modules de données DM, fonctionne dans l'un de deux modes. Dans un premier mode, ce module de vérification CM sélectionne un module de données DM, contrôle ses entrées à partir des assemblages à distance et compare les signaux de sortie des modules de données à des signaux de sortie produits par ce module de vérification CM. Une coan- cidence pratique entre les deux jeux de signaux de sortie indique un état de fonctionnement acceptable pour le module de données DM et le module de vérification choisit alors un autre module de données à contrôler. Dans le second mode de fonctionnement, le module de vérification arrête son exploration des modules de données si l'un d'eux se révèle être inactif et le module de vérification CM assume alors la responsabilité opérationnelle du module de données DM inopérant. L'information numérique transmise par l'intermédiaire des modules de données DM par l'intermédiaire du multiplexeur M peut aussi être mise S la disposition d'un ordinateur (non représenté). Cet ordinateur peut être utilisé pour exécuter des analyses et des projections complexes à partir des données numériques des modules de données DM. Une information de commande supplémentaire pourrait être produite par un tel ordinateur et fournie, par l'intermédiaire du circuit multiplexeur M à la mémoire du microcalculateur des modules de données DM. En se référant à la figure 2, on a représenté schématiquement la connexion active entre un module de données DM et le module de vérification CM. Le module de données DM est illustré comme constitué par huit circuits d'interface ll et un circuit de microcaiculateur 20. Chaque circuit d'interface 11 est cons titué par un circuit tampon 12 et un circuit de commande de lo gique de relais 14 et il agit de manière à traiter l'information d'impulsions provenant de la logique de comptage CL d'un assemblage à distance RA. Le module de vérification comporte de manière correspondante des circuits tampons 24 pour un couplage sélectif par l'intermédiaire d'un commutateur SS avec les huit circuits d'interface 11 d'un module de données DM sélectionné. Le circuit tampon 24 du module de vérification CM est connecté à un circuit de microcalculateur 26 qui est pratiquement identique au circuit de microcalculateur 20. Le circuit tampon 12 du circuit d'interface 11 accepte en tant que signaux d'entrée, l'information de taux dtimpulsions provenant de la logique de comptage CL de l'assemblage à distance RA et transforme cette information en des niveaux de signaux compatibles avec le circuit de microcalculateur 20. Le circuit de microcalculateur 20, qui comporte aux fins de la présente description, un circuit de microprocesseur disponible commercialement, de type Untel 8080, accepte des signaux à partir du tampon 12 et calcule une estimation du niveau de rayonnement moyen vrai associéàuncontrôleu.roumom#eurTetil#- mine en outre l'erreur statistique de l'estimation. De plus, le circuit de microcalculateur 20 compare le niveau de rayonnement calculé avec un seuil ou niveau d'alerte prédéterminé, et il produit un signal de déclenchement de relais Si le niveau de rayonnement calculé dépasse le seuil prédéterminé. Le signal de déclenchement de relais est alors disponible pour mettre en action le relais de l'assemblage à distance R, par l'intermédiaire du circuit de commande de logique de relais 14. Le circuit de microcalculateur 20 contrôle également son propre état opérationnel et produit un signal de défaut d'équipement -en réponse à un fonctionnement défectueux. Aussi bien le signal de déclenchement de relais que le signal de défaut d'équipement du module de données sont envoyés au circuit de comma#nde de logique de relais 14. Ce circuit de commande de logique de relais 14 reçoit également en tant qu'entrée, le signal de déclenchement de relais et le signal de défaut d'équipement produit par le circuit de microcalculateur 26 du module de vérification qui correspond sur le plan opérationnel au circuit de microcalculateur 20. Le circuit de commande de logique de relais 14 de la figure SA interroge les signaux provenant des circuits de microczlculateur du module de données DM et du module de vérification CM, et il transmet un signal au relais R. Le circuit multiplexeur M accepte les signaux de niveau de rayonnement, les signaux de déclenchement de relais et les signaux de défaut d'équipement à partir des modules de données DM et du module de vérification CM, affiche l'information sur l1affi- chage à tube à rayons cathodiques D et transmet la réponse de l'opérateur en fonction de signaux provenant du clavier K, aux circuits de microcalculateur. La production du signal de défaut d'équipement ainsi que le fonctionnement général du circuit de microcalculateur 20 du module de données qui, comme indiqué précédemment, est comparable à celui du module de vérification, seront décrits en se reférant au schéma synoptique de la figure 3. Le circuit de microcalculateur 20 est constitué essentiellement par des composants bien connus disponibles commercialement qui, aux fins de la pre- sente description, ont été identifiés par des numéros de modèle associés aux circuits disponibles commercialement de la firme Intel.Le circuit de microcalculateur est constitué par un ge- nérateur d'horloge Cl (Intel 8224), un circuit de microprocesseur C2 (Intel 8080), un dispositif de commande,de câblage C3 (Intel 8228), une mémoire permanente C4 (ROM), une mémoire lecture/ écriture C5 (RAM), un circuit de temps d1arrêt de calculateur CE et le circuit de défaut d'équipement EC constitué par des circuits de comparateur bistable C7 C8 et C9, des portes OU C1D et Cîl et un circuit de verrou ou de bascule C12.Le circuit de microcalculateur 20.est transformé à partir d'un circuit de calcul lateur à usage général en un circuit de contrôle de rayonnement spécialisé grâce à l'algorithme ou au programme conçu pour sa satisfaire la fonction du circuit de microcalculateur dans le système de contrôle de rayonnement 10. Ce programme est mémorisé dans la mémoire permanente C4. Le circuit de microprocesseur C2 agit de manière à mesurer les taux d'impulsions de phénomènes transmis à partir des assemblages à distance RA, par l1intermé- diaire des circuits tampons 12 des modules de données, grâce à l'utilisation de routines d'établissement de moyenne de la me- moire permanente C4.Le circuit de microcalculateur offre une information de niveau de rayonnement pour un affichage et une commande à distance, par l1 intermédiaire du multiplexeur M, tout en comparant également les niveaux de rayonnement calculés avec un niveau prédéterminé établi dans la mémoire lecture/écriture C5 Cette information de niveau prédéterminé est introduite par le clavier d'opérateur K. Le dispositif de commande de câbla- ge C3 produit des signaux pour le câblage de commande, ctest-à- dire lecture de mémoire, écriture de mémoire, etc, et il procure une interface entre le cablage de données et le circuit de microprocesseur C2. Le programme particulier ou algorithme mémorisé dans la mémoire permanente C4 est conçu de manière à satisfaire les besoins du système de contrôle de rayonnement 10 pour déterminer le taux d'impulsions moyen vrai d'événements aléatoires survenant avec une répartition de Poisson. Le fonctionnement actif du circuit de microcalculateur 20 en réponse aux routines constituant le programme mémorisé dans la mémoire permanente C4 sera décrit ci-après en se référant à l'organigramme de la figure 6 et à la réalisation technique équivalente de la figure 7B. Le signal de défaut d'équipement EF est une fonction du circuit de temps d'arrêt de calculateur C6 et des circuits de comparateur bistable c7, C8 et C9 Le nombre de ces derniers est déterminé par celui des niveaux de tension opérationnelle différents dans le système.En admettant trois niveaux d'alimentation en tension opérationnelle distincts pour le système de contrôle de rayonnement 10, chacun des comparateurs bistables répond à l'un des niveaux de tension d'alimentation et produit un niveau logique en réponse à l'absence ou au défaut de la tension d'alimentation respective Un défaut d1un tension quelconque produit une sortie 1 logique à partir de la porte OU C10 qui est appliquée en tant qu'entrée à une porte OU Cll. Une seconde entrée vers cette dernière est fournie par un circuit de temps d'arrêt de calculateur C6. La présence d'une sortie 1 logique à partir de la porte OU C10 ou d'un 1 logique à la sortie du circuit de temps d'arret de calulateur C6 amène la porte OU Cîl à régler le circuit de bascule C12 et à ramener à l'état initial le circuit de microcalculateur 20, par l'intermédiaire de entrée de remise à l'état initial du générateur d'horlogeXCl. L'état réglé du circuit de bascule C12 produit un signal de sortie de défaut d'équipement EF.Une fois mis en action; le circuit de bascule C12 peut être ramené à l'état initial et le signal EF terminé en appliquant un 1 logique à la borne de remise à l'état initial du circuit de verrou ou de bascule C12. Cette remise àrétat initial peut être réalisée d'une façon typique par un commutateur SW1. Une réalisation pratique typique du circuit de temps d'arrêt d'ordinateur ou calculateur C6 est représenté schématiquement à la figure 4. Le circuit décodeur CT5 interroge les conditions de câblage d'adresse et de commande pour mettre en activité une fonction de remise à l'état initial de temps d'ar rit qui conditionne le circuit pour accepter une information à partir du circuit de microcalculateur par l'intermédiaire de l'entrée de câblage de données vers le circuit de différence CT1. Pendant une remiseàl'état initial de temps d'arrêt, l'information d'état d'ordinateur ou de calculateur présentée sur le câblage de données est appliquée en tant qu'entrée au circuit de différence CTl qui agit de manière à comparer l'in- formation sur le câblage de données avec une référence prédéterminée R'.Si l'information d'état de calculateur correspond à la référence prédéterminée R lorsque la fonction de remise à l'état initial de temps d'arrêt est mise en action, la sortie à partir du circuit de différence CTl et le signal logique de remi seà3'état initial de temps d'arrêt provenant du circuit décodeur CT5 amène la porte ET CT2 à produire une sortie 1 logique qui est appliquée en tant qu'entrée de temps à un circuit multivibrateur monostable CT6. Ceci a pour résultat une sortie 1 logique du circuit monostable CT6 qui est maintenue pendant la période de temps d'arrêt déterminée par le circuit i résistance et capacité RC.Lorsque l'information d'état de calculateur du c & blage de données appliquée en tant qu'entrée au circuit de dif- férence CTl ne correspond pas à la référence prédéterminée R', une sortie O logique est produite par ce circuit de différence CT1, elle est inversée en un niveau 1 logique par le circuit in verseur CT3 et elle est appliquée en tant qu~entrée a la porte ET CT4.Ce 1 logique coïncidant avec un niveau 1 logique pour le signal de remise àrêtat initial de temps d'arrêt provenant du circuit décodeur CT5 a pour résultat une sortie 1 logique à partir de la porte ET CT4, qui est appliquée en tant que signal de remise bl'état initial au circuit monostable CT6. Le signal de remise à l'état initial a pour résultat une sortie 0 logique à partir du circuit monostable CT6. Une sortie O logique à partir du circuit monostable CT6 traverse l'inverseur CT8 et correspond au niveau logique à partir du circuit de temps d'arrêt de calculateur C6 de la figure 4, qui est appliqué en tant qu'en- trée à la porte OU Cll du circuit logique de défaut d'équipement de la figure 3.Aussi longtemps qu'un 1 logique est maintenu à la sortie du circuit monostable CT6 par une entrée de temps provenant de la porte ET CT2, aucun signal de défaut d'équipement EF ne-sera produit par le circuit de bascule Cl2 du circuit logique de défaut d'équipement EC de la figure 3. La période de temps d'arrêt pour le circuit monostable CT6 est une question de choix de conception. Toutefois, une période typique appropriée pour la réalisation de l'opération précédente serait un intervalle de 100 millisecondes. La sélec- tion de cet intervalle de temps a pour résultat la production d'un signal de défaut d'équipement EF si le microcalculateur ne met pas à jour avec succès le circuit de temps d'arrêt de cal culateur#C6 avec une information égale à la référence R' toutes les 100 millisecondes. Le circuit de temps d'arrêt de calculateur C6 permet la détection de la plupart des défauts du circuit de microcalculateur, étant donné que la majeure partie des défauts surviendront sous une forme catastrophique et que le circuit de temps arrêt ne sera pas ramené à ltétat initial avec succès. Le circuit C6 peut en outre être utilisé pour détecter de nombreux défauts de microcalculateur comme décrit ci-après. La fonction de défaut d'équipement décrite précédemment est associée à chacun des modules de données et au module de vérification de telle sorte que chaque module soit capable de produire un signal de sortie indiquant un défaut d'équipemsnt de ce module respectif. La transmission des signaux de défaut d t équipement au circuit multiplexeur M et aux circuits de com mande de logique de relais 14 constitue la base de la déterminas tion de l'intégrité opérationnelle du module respectif.Lorsqu'un module de données DM indique un dé#aut d'éqeiipement, le module de vérification CM est alors substitué sur le plan opérationnel au module de données de façon à empêcher une perte d'in- formation de niveau de rayonnement et des fonctions d'alerte et de commande ultérieures associées au module de données défectueux. En se référant à la figure 5, on a représenté schématiquement une réalisation pratique du circuit de commande de logique de relais 14 qui agit de manière à déterminer si les sorties de module de données ou de module de vérification doivent etre transmises au relais R de l'assemblage à distance RA. Un circuit semblable convient pour une utilisation dans le multi plexeur M afin de commander-l'information fournie à l'affichage à tube à rayons cathodiques D. Le circuit de commande de logique de relais 14 agit de telle manière qu'en l'absence d'un signal de défaut d'équipement EF à partir d'un module de données, les signaux de sortie de ce dernier seront traités-par le circuit de commande de logique de relais 14 pour commander le relais R.Si, toutefois, un signal de défaut d'équipement EF est présent à partir du module de données DM, les signaux de sortie provenant du module de vérification CM seront sélectionnés par le circuit de commande de logique 14 pour commander le relais R. Un niveau 1 logique à la sortie de l'une quelconque des portes ET RL1, RL2 ou RL3 sera transmis par l'intermédiaire de la porte OU RL4 pour exciter le relais de l'assemblage à distance RA respectif. Les signaux d'entrée vers la porte ET RLl sont constitués par une indication d'état de relais provenant du module de données et un signal transmis par l'interme- diaire d'une porte inverseuse RL5 indiquant l'état du circuit de logique de défaut d'équipement EC du module de données. La présence d'un niveau 1 logique indiquant un état de relais "en marche" du module de données en combinaison avec l'absence d'un signal de défaut d'équipement qui représente une entrée O logique vers l'inverseur RL5 et une seconde entrée 1 logique correspondante vers la porte ET RLl, -produira un état engendrant une sortie 1 logique à partir de la porte ET RL1 qui est convenable pour exciter le relais R.Un second jeu de conditions, correspondant aux entrées de la porte ET RL2, convenable pour une excitation du relais R, est constitué par l'apparition simultanée d'un état marche" du module de vérification et l'absence d'un signal de défaut d'équipement EF à partir du module de vérification. Letroisième jeu de conditions qui, s'il est présent, produira une sortie 1 logique à partir de la porte ET RL3 convenable pour l'excitation du relais R, est constitué par l'apparition simultanée de signaux de défaut d'équipement EF de niveau 1 logique à partir å la fois du module de vérification et du module de données.Ce dernier jeu de conditions correspond à la situation où l'état opérationnel à la fois du module de vérification et du module de données est considéré comme inacceptable et l'excita tion du relais R constitue un mode de fonctionnement "fiable". ta porte OU exclusif RL6 possède en tant qu'entrées les signaux d'état de relais à partir du module de données et du module de vérification et, si ces signaux d'état ne correspondent pas, la porte OU exclusif RL5 produit une sortie 1 logique. Cette dernière est utilisée pour indiquer que soit le module de données, soit le module de vérification est inactif. Comme décrit précédemment, le module de vérification CM agit à l'origine de manière à explorer le fonctionnement des modules de données DM respectifs pour déterminer l'intégrité opérationnelle de ceux-ci et, dans le cas d'un défaut opérationnel dans l'un de ces modules de données, le module de vérification CM arrête sa fonction d'exploration ou de balayage et remplace sur le plan opérationnel le module de données défectueux afin d'éviter une perte d'informations à partir des assemblages à distance RA associés au module de données DM défectueux.Dans son mode de fonctionnement d'exploration, le module de vérifica tion contrôle en séquence l'information de sortie provenant des assemblages à distance RA des modules de données respectifs, de telle sorte que le circuit de microcalculateur 26 et le circuit de microcalculateur 20 du module de données choisi exécuteront simultanément le traitement de calcul identique de l'information d'entrées. Dans le cas où les résultats de calcul auxquels les circuits de microcalculateur 20 et 26 parviennent sont essentiellement identiques, on admet que le module de données sélectionné DM fonctionne convenablement et que la sortie de la porte OU exclusif RL6 est un O logique.Une variation appréciable dans les résultats de calcul des circuits de microcalculateur respectifs a pour résultat que la sortie de la porte OU excuser RL6 devient un 1 logique et indique un défaut opérationnel probable soit du module de données DM sélectionné, soit du module de vérification CM. Si les résultats de calcul sont en discordance, les résultats à la fois du module de vérification CM et du module de données DM sont transmis par le circuit multiplexeur M à l'affichage à tube à rayons cathodiques D. De même, le signal de declen- chement de relais de niveau d'alerte et le signal de défaut d'équipement produits par le circuit de microcalculateur 26 du module de vérification CM sont appliqués au circuit de commande de logique de relais 14 du module de données DM sélectionné, grâce au fonctionnement du commutateur sélecteur SS.Le circuit de commande de logique de relais 14 interroge les signaux d'entrée de défaut d'équipement à la fois à partir du circuit de m- crocalculateur 20 du module de données sélectionné et du circuit de microcalculateur 26 du module de vérification pour déterminer quel jeu de niveaux d'alerte de calcul est valable, comme décrit précédemment. Cette méthode d'utilisation d'un module de vérification CM pour vérifier le fonctionnement du module de données DM aura pour résultat une détection finale de défauts évidents ainsi que de l'un quelconque des problèmes suivants dans l'un ou l'autre module (a) une erreur provoquée par le bruit ou une autre in terférence de signaux (b) des problèmes de parasites ou dynamiques occasionnels subtils propres à la conception des circuits, par exemple des sensibilités de configuration du microprocesseur (c) des erreurs de programme non détectées. Ces problèmes sont habituellement très difficiles à déceler dans les systèmes de calculateur Il sont détectés dans la forme de réalisation de la figure 2, étant donné qu'à la fois le module de données et le module de vérification n'observent pas le même historique. Etant donné qu'une réponse aux données d'entrée en cours dépend fortement de l'historique, les mêmes données vers les deux modules ont pour résultat l'exécution de parcours de programme et de données différents et finalement des résultats différents.Dans la cas (a) ci-avant, des bruits qui provoquent éventuellement de fortes erreurs dans les entrées de module de données à partir de l'assemblage à distance RA seront détectés lorsque le module de vérification CM contrôle le module de données DM, tandis que les bruits ont un effet négligeable sur les signaux provenant de l'assemblage à distance RA Dans ce cas, l'historique des bruits observés par le module de données DM mais non pas par le module de vérification CM, entraînera des résultats différents. Dans les cas (b et c) ci-avant, les historiques de données différents auront pour résultat que le module de données et le module de vérification exécutent des parcours de programme différents. Finalement, un module exécutera le parcours erroné tandis que l'autre ne le fera pas, ce qui en trains des résultats de calcul différents. Le module de vérification peut aussi remplacer automatiquement un module de données défectueux pour toute erreur que le signal de défaut d'équipement permet de détecter par l'intermédiaire du multiplexeur M et de la commande de logique de relais RLC, Ce schéma offre l'avantage qu'un module dé vérification inactif ne peut pas venir interférer avec un module de données opérationnel , étant donné qu'un tel module de données opérationnel ne produira pas un signal de défaut d'équipement, ce qui met par conséquent hors d'état les réponses du module de vérification. Le circuit de temps d'arrêt de calculateur C6 joue un rôle majeur dans la détection des défauts de modules de données et de module de vérification. Alors que le circuit de temps d'arrêt de calculateur C6 décrit précédemment peut détecter des erreurs évidentes telles que le défaut de l'horloge de calculateur, il peut en outre être utilisé pour détecter des problèmes bien plus subtils si les conditions suivantes sont satisfaites (a) Le circuit de microcalculateur (20, 26) effectue des essais et diagnostics en ligne bien connus pour vérifier le caractère raisonnable des données (2) La circulation du programme est mesurée en utilisant des drapeaux entrée/sortie dans des modules ou sous-routines de programme clef. A titre d'exemple, un drapeau entrée/ sortie peut être un élément de données associé au module de données ou de vérification qui peut avoir deux états :marche = O = circulation pas dans module ; arrêt = 1 = circulation dans module. Lorsqu t on pénètre dans le module, la première étape est de vérifier le drapeau pour assurer qu'il est en marche, puis pour le mettre à l'arrêt. Lorsqu'on quitte le module, la dernière étape est de vérifier que le drapeau est à 11 arrêt, puis de le mettre en marche. Si l'on ne peut pas passer un examen de drapeau entrée/sortie, ceci indique une circulation de programme erronée. (3) Une mesure de l'état du calculateur est effectuée. L'état de calculateur à un moment quelconque est défini par le contenu de tous les registres, drapeaux et mémoire La mesure d'état de calculateur suggéréeest#combiner suivant une logique OU exclusif le contenu de plusieurs registres clefs, contenu qui est connu immédiatement avant l'adressage du circuit de temps d'arrêt de calculateur C6. La combinaison OU exclusif de ces registres est présentée en tant que données au circuit de temps d'arrêt de calculateur C6. La référence R du circuit de temps d'arrêt de calculateur C6 est selectionnée--comme égale au résultat de combinaison OU exclusif des registres lorsque 11 état de calculateur est correct. (4) Un mauvais résultat pour l'un quelconque des essais sous (1) ou (2) a pour résultat un arrêt du calculateur. Dans ces conditions, l'absence dlun défaut d'équipement indique ce qui suit : 1) toutes les alimentations fonctionnent 2) aucun défaut évident du calculateur n'est survenu, comme par exemple un défaut d'horloge ; 3) le fonctionnement du calculateur semble être raisonnable 4) la circulation de programme est déterminée comme convenable ; et 5) l'état de calculateur mesuré est correct. La combinaison de ces cinq conditions a pour résultat une probabilité très élevée que le signal de défaut d'équipement EF sera mis en action si le module de données fait défaut. En se référant à présent à la figure 6, on a représenté en un organigramme de programme, le fonctionnement d'un module de données DM tel que commandé par la programmation du circuit de microcalculateur 20. La mise en route à froid 31 se réfère simplement au processus d'application d'alimentation aux circuits, tandis que l'instruction de début 32 se réfère au processus de réglage ou de remise à état initial des conditions de circuit primitives ainsi que des variables mémorisées dans la mémoire lecture/écriture C5. Le temps restant 33 et le diagnostic 34 agissent de manière à offrir la possibilité de vérifier l'état opérationnel de la mémoire du module de données DM Si un temps convenable est disponible. La préparation 35 indique que le circuit de microcalculateur 20 est prêt à accepter des informations. En admettant qu'il est temps d'estimer le taux des impulsions transmises à partir d'un contrôleur T dans un assemblage à distance RA, l'estimation initiale est une fonction du temps requis pour compter un nombre prédéterminé de phénomènes, c'est à-dire seize En tant qu D estimation du taux d'impulsions moyen vrai, #'est-à-dire le niveau de rayonnement, la fonction de taux de mesure 36 est soumise à des erreurs importantes dues à des variations statistiques. Des erreurs typiques qui peuvent atteindre jusqu'à +50%, sont inacceptables. Ainsi, la fonction de taux de mesure 36 est encore améliorée par la routine d'établissement de moyenne 38 et la routine d'essai statistique 39 pour déterminer une meilleure estimation du taux de moyenne 37. La meilleure estimation de taux de moyenne 37 produit une sortie indiquant le taux d'impulsions moyen vrai produit par le contrôleur T avec un compromis optimum entre l'erreur statistique et le temps de réponse. La routine d'établissement de moyenne 38 agit de manière à établir la moyenne pour de très longues périodes de temps dans une tentative de rédui#re l'erreur statistique. La routine d'essai statistique 39 agit de manière à indiquer Si le temps a 3 établissement de moyenne dans le système devrait être prolongé pour encore réduire l'erreur statistique ou si le taux d'impulsions moyen vrai a effectivement changé et qu'il est alors plus important de réduire le temps de réponse du système avec un certain sacrifice dans la précision statistique. La combinaison de la routine d'établissement de moyenne 38 et de la routine d'essai statisitique 39 produit la meilleure estimation 37 du taux d'impulsions moyen vrai pour un compromis optimum entre le temps de réponse et la précision statistique du système. Dans le cas où une nouvelle information de taux d'impulsions a pour résultat une nouvelle meilleure estimation 41, un calcul d'un nouveau niveau de rayonnement 42 correspondant à la nouvelle meilleure estimation aura lieu. Ceci est réalisé d'une façon typique en soustrayant le niveau de rayonnement de fond et en multipliant par le gain du canal. L'état de mise à jour d'alerte 43 est obtenu en comparant le nouveau niveau de rayonnement au niveau d'alerte prédéterminé et en amorçant des modifications dans l'état du relais d'alerte telles que dictées par le nouveau niveau de rayonnement.Des fonctions de commande et plus particulièrement le clavier K, agissent par l'intermédiaire du circuit multiplexeur M (fonction de commande de système t4) pour permettre à l'opérateur de modifier le gain du canal, le niveau de fond ou le niveau d'alerte prédéterminé. L'état de canal le plus récent est automatiquement transmis par l'interw médiaire du multiplexeur pour un affichage, etc. Lors de l'achb- vement de la communication par l'intermédiaire du circuit multiplexeur M, le programme de la figure 6 est ramené au bloc de programme detesrestant 33. On détermine à nouveau si un temps convenable est disponible pour évaluer. les opérations de mémoire, par l'intermédiaire de la fonction de diagnostic 34 Il est évident d'après la description qui précède du fonctionnement actif des circuits du module de données DM, que les fonctions de programme les plus significatives sont atteintes avec la meilleure estimation de la fonction de taux moyen vrai 37 tileque détermine par la routine d'établissement de moyenne 38 et la routine d'essai statistique 39. La fonction primaire de ce programme,t#1e que traduite par la réalisation technique équivalente de la figure 7B, est de transformer l'information d'impulsions transmise à partir des contôleurs T des assemblages à distance RA, en une information correspondant au niveau de rayonnement moyen vrai aux assemblages à distance respectifs. Les contrôleurs T produisent une impulsion en réponse à un phénomène nucléaire approprié. Par conséquent, le niveau de rayonnement aux assemblages à distance respectifs RA est proportionnel au taux d'impulsions produit par les contrôleurs T. Toutefois, étant donné que la fréquence instantanée des impulsions est aléatoire, les circuits des modules de données DM doivent mesurer le taux d'impulsions moyen vrai pour déterminer les niveaux de rayonnement moyen vrai. Bien qu'il soit bien connu que le taux moyen vrai puisse être fixé approximativement en mesurant la fréquence moyenne de N événements, cette mesure approximative ne sera pas égale au taux moyen vrai sauf si un nombre infini d'événements ou impulsions est observé. L'erreur introduite en mesurant un nombre fini de phénomènes ctest-à-dire d'impulsions, est une fonction du nombre de ces phénomènes ou impulsions mesuré et sa valeur approximative peut être donnée par expression dans laquelle N est le nombre des phénomènes observés et est supérieur à 15, cr est l'écart normalisé et k est la constante utilisée pour ajuster le niveau de confiance, c'està-dire 1,96 pour un niveau-de confiance de 95%. En outre, pour une répartition de Poisson, l'écart normalisé (f) peut être approché par le taux moyen vrai. Ce rapport est vrai lorsque N est grand (supérieur à 15) et que le taux d'impulsions est stationnaire. La formule qui précède peut être simplifiée en utilisant la meilleure estimation (BES) pour le taux moyen vrai, pour parvenir à Par exemple, pour atteindre une erreur de 10% avec une confiance de 95%, une moyenne d'approximativement 400 phénomènes doit être traitee.Pour réduire l'erreur à 1% pour une confiance de 95%, le nombre de phénomènes dont la moyenne est calculée peut être approximativement de 4 x îo#. Il est par conséquent évident qu'un compromis dans le fonctionnement du système doit être atteint pour parvenir à une précision de système convenable et à un temps de réponse rapide En principe, le programme pour le fonctionnement du module de données DM se développe principalement autour des fonctions de programme 36, 37, 38 et 39 de la figure 6.Une réalisation technique typique de ces fonctions de programme, servant de base à une description de programme fonctionnel détaillée de ces fonctions, est représentée schématiquement à la figure 7B Dans un but de clarté , la description du circuit logique de comptage CL de l'assemblage à distance RA tel qu'illustré schématiquement à la figure 7A, a été combinée avec la description de la représentation schématiqe à la figure 7B de la fonction de programme du circuit calculateur 20, étant donné que ce circuit logique de comptage CL est responsable de la production de l'information de taux d'impulsics essentiels pour le traitement par les circuits de microcalculateurs 20 et 26. Le circuit logique de comptage CL de la figure 7A représente une conception qui travaille sur une gamme dynamique ex trtmement large et qui agit de manière à mesurer le temps pendant une puissance entière de quatre phénomènes ou impulsions produites par le contrôleur T. Des impulsions provenant de ce dernier sont transmises à un circuit de préportionnalité CL10 qui agit de manière à produire une impulsion de sortie en réponse à chacun de 16 phénomènes ou impulsions reçues à partir de ce contrôleur T.Etant donné que chacune des impulsions de sortie des circuits de prép=gor- tionnalité CL10 est responsable de 16 impulsions de sortie , la fonction de mesure de temps du circuit CL sera une mestre de temps entre l'apparition de chaque bloc de 16 événements ou impulsions. Etant donné que 16 est égal à 42, ceci représente une puissance entière de 4 phénomènes ou événements . Un signal d'entrée de conditionnement vers la porte ET CL12 coïncidant avec une impulsion de sortie provenant du circuit de préproportionnalité CLlO produira un signal de sortie qui est transmis à l'agencement en série de circuits de division par quatre C121 à CL29.Les circuits de division par 4 CL2l-CL29 agissent en tant qu'échelles de proportionnalité produisant chacune une impulsion de sortie en réponse à quatre impulsions d'entrée reçues si la sortie A représente une impulsion pour 42, soit 16 phénomènes , la sortie B représente une impulsion pour 43, soit 64 phénomènes , la sortie C représente une impulsion pour 44, soit 256 phénomènes, etc. Bien que le nombre de circuits de division par quatre illustré offre une sortie maximum correspondant à 410 phénomènes , le nombre d'échelles de divison par quatre utilisé est une question dehoix de conception. Un registre de décalage de 10 bits CL30 est utilisé avec une entrée de donnée D , une entrée d'horloge CK et 10 sorties SRO-SR9, servant d'entrées pour des portes ET CL40 -CL49, respecti vement. Des secondes entrées logiques vers les portes ET CL40-CL49 correspondent aux circuits d'échelle de division par quatre CL21 CL29. L'entrée de données D du registre de décalage de 10 bits CL30 reçoit des signaux d'entrée logique d'un circuit d'entrée constitué par une porte ET CL50, une porte inverseuse CL51 et un compteur de deux bits CL52.L'entrée d'horloge CK vers le registre de dé caage de 10 bits CL30 correspond à la sortie de la porte OU CL60 dont les entrées sont constituées par les srties des portes ET CL40-CL49 et la sortie 20 du compteur CL52. Cette porte OU CL60 produit une sortie l logique en réponse à chaque puissance entière de N impulsions transmises à partir du contrôleur T. La combinaison du registre de décalage CL30 , des portes ET CL4O-CE49 , de la porte ET CL50 , de l'inverseur CL518 du compteur CL52 et de ltorte OU agit à la façon d'un commutateur sélecteur ou pas à pas pour transmettre l'information correspondant aux sorties des circuits de proportionnalité CL21 -CL29 à des circuits de compteur pour déterminer la puissance entière de N phénomènes. La torte OU CL60 excite un compteur CL90 . Le comptage de ce dernier est mémorisé dans le circuit de bascule CL99 qui produit une sortie "q" indiquant le nombre de phénomènes ou évènements. L'horloge CLO1 excite le compteur de temps CL70, La sor- tie de ce dernier est mémorisée dans un circuit de bascule CL98 qui produit une sortie " indiquant le temps écoulé requis pour observer les phénomènes. Un circuit de verrou CL80 est excité par R le signal TCR ou sortie Z du compteur de temps CL7O et fournit un signal de commande "TRDY".Le verrou CL88 est excité par le signal de commande "comptage terminé" d'une porte ET CL85 et fournit une sortie "drapeau comptage prtt" qui est utilisée pour synchroniser la logique de comptage avec les fonctions de circuit illustrées à la figure 7B. On admettra à l'origine que tous les circuits ont été ramenés à des états de sortie Q logique et que l'entrée de conditionnement de la porte ET CL12 est un 1 logique . Après la transmission dvl6 impulsions par le cotrôleur T en réponse à 16 phénomènes , la sortie "A" de la porte ET.CLl2 sera un 1 logique qui est fourni en tant qu'entrée aux portes CL49 et CL50. La porte ET CL49 est fermée à cuee du O logique à la sortie SR9 du registre de décalage CL30. Toutefois, la porte ET CL50 est conditionnée à la suite d'une sortie I logque de la porte inverseuse CL51. La sortie 1 logique de la porte ET CL50 amènera le compteur CL52 à progresser d'un état O à un état 1 , avec pour résultat un 1 logique à la sortie 2 du compteur CL52.Le 1 logique à la sortie 20 du compteur CL52 produit une sortie 1 logique de la porte OU CLQO , qui est appliquée en tant que 1 logique à l'entrée d'horloge CK du gistre de décalage CL30 LU entrée D de ce dernier est un e logique provenant de lUinverseur CL5 , comme décrit precédemmen'#. Ceci a pour résultat que le registre de décalage CL30 fait passer un 1 logique de l'entrée D à la sortie SRO. Après 16 phénomènes supplémentaires , la sortie de la porte CLl2 sera à nouveau un l logique qui fera croître le compteur CL52 de l'état 1 à l'état 2. A ce moment, la sortie 2 du compteur CL52 deviendra un O logique, en supprimant donc le 1 logique de l'entrée d'horloge CK du registre de décalage CL30 et la sortie 2 du compteur CL52 sera un 1 logique Ceci ferme la porte CL50 par l'intermédiaire de l'inversaur CL5l et bloque toute action supplémentaire .uqu'à la remise à l'état initial du compteur bistable CL52. Un autre résultat est l'existence d'un O logique à l'entrée de données D du registre de décalage CL30 , en maintenant un 1 logique à la sortie 21 du coqt ter CL52 .Ainsi, il est évident que l'effet du circuit de comptage à deux bits CL52 et des portes logiques CL50, CL51 et CL60 est de charger un seul 1 dans le registre de décalage CL30 , à forcer le maintien de Q logiques à tous les autres emplacements , et de maintenir entrée d'horloge CK dans un état de préparation pour une utilisation ultérieure . Lorsque la sortie "B" du circuit de division par quatre CL21 est un 1 logique t le registre de décalage CL30 présentera un l logique à la sortie SRO. Ainsi, le signal "B" qui est fourni en tant qu'entrée à la porte ET CL40 sera transmis par cet te dernière à la porte OU CLQO , avec pour résultat une sortie 1 logique à partir de cette dernière. Une sortie 1 logique de la porte OU CL60 est à nouveau appliquée à l'entrée d'horloge CK du registre de décalage CL30. Ceci aura pour résultat que le registre de décalage CL30 fait passer un O de l'entrée de données D à la sortie de SRO, un 1 logique de la sortie SRO à la sortie SRl ot des O logiques vers toutes les autres sorties.La porte ET CL40 sera fermée par le o logique à la sortie SRO , en empêchant ainsi toute autre action du circuit de division par quatre CL21 et en étliissant un O logique à l'entrée d'horloge CK du registre de décalage CL30. La porte ET CL42 sera un 1 logique , en conditionnant ainsi le circuit logique CL42 pour une sortie "c" à partir du circuit de division par quatre CL22. Ainsi, une autre puissance entière de 4 phénomènes ou impulsions amène un seul 1 dans le registre de décalage CL30 à progresser d'une position .La sortie de la porte OU CL60 correspond à l'apparition d'une brève impulsion chaque fois qu'une puissance entière de 4 phénomènes est survenue La sortie de la porte OU CL60 est également disponible pour le-compteur CL90. Etant donné que ce dernier progresse d'une unité de comptage chaque fois qu'une puissance de 4 phénomènes a été reçue , il représente la puissance entière de 4 du comptage actuel. Dans la forme de réalisation illustrée , le nombre d#héno- mènes ayant été compté est 4(q+2) , avec q la sortie du compteur CL90 et le "2" résultant de la division par le circuit de prédivision par 16 CLlo. Alors que ceci a lieu, le compteur de temps CL70 mesure une référence de temps stable, telle qu'elle peut etre obtenue de l'oscillateur à cristal CLOl. Aptes qu un temps fixe, tr s'est écoulé, la sortie TCR de ce compteur de temps CL70 sera un 1 logique et amènera la sortie TRDY du circuit de bascule CL80 à etre un 1 logique. Ceci conditionne une porte ET 85 . Le temps fixe tr correspond à une période convenable pour satisfaire la précision de système désirée et la résolution de la mesure de temps. Lorsque la puissance entière suivante de 4 phénomènes est observée , la sortie de la porte OU CL60quiestune entrée pour la porte ET CL85, produira un l logique indiquant "comptage terminé ". A ce moment dans le temps, le compteur de temps CL70 contient les 4(q 2) phénomènes survenus au cours du temps écoulé. Le signal "comptage terminé" de la porte ET CL85 est utilisé pour ramener à l'état initial le compteur CL52, ramener à l'état initial le diseur CLîO et CL2l-CL29 et charger le contenu "t" du compteur de temps CL70 dans le circuit de bascule CL98, pour charger le contenu "q"du compteur CL90 dans le circuit de bascule CL99 et pour régler le circuit de bascule CL88 de telle sorte que le signal de sortie "drapeau comptage pret " soit un 1 logique .Ce "drapeau comptage pret " est disponible pour indi quer une nouvelle mesure . Le signal de remise à l'état initial "comptage terminé + #t" tel que produit par le circuit du retard de temps CL86 , et un signal de remise à l'état initial retardé qui permet aux bascules CL98 et CL99 d'etre chargées avant la remise à l'état initial des compteurs CL70 et CL90. Des signaux de remise AZétat initial appropriés peuvent entre dérivés par l'utilisaSon de circuits de temps numériques normalisés (non représentés). Le signal "comptage terminé" satisfait les conditions de remise à l'état initial pour une nouvelle mesure .L'addition de la porte ET CL49 à la sortie SR9 du re.-.istre de décalage CL30 offre une base pour la production d'un signal de report d'évènements à la sortie SR10 du registre de décalage CL30, si on le désire . Après avoir observé la dernière puissance entière de quatre phénomènes ou événements , le phénomène compté suivant à partir de la porte CL12 aura pour résultat un 1 logique à la sotie SRIO du registre de décalage CL30 , qui peut etre utilisé pour indiquer un report ou débordement de phénomènes. L'information de sortie de temps du circuit de bascule CL98 et la sortie "q" du circuit de bascule CL99 sont utilisées pour déterminer le taux moyen pour les 4(q+2) pénomènes obser- vés. Toutefois, les entrées de phénomènes et de temps peuvent autre modifies de telle sorte que les circuits agissent de manière à mesurer le nombre de phénomènes par puissance entière de 4 unités de temps en interchangeant les emplacements des entrées de ces phénomènes et d'horloge .En outre, la sortie "q" peut Entre modifiée de manière à représenter la puissance entière 2,3,5, etc en modifiant les circuits d'échelle de proportionnalité CL2l-CL29; ceci revit à dire qu'une puissance entière de trois phénomènes peut etre mesurée en utilisant des diviseurs par 3. Le circuit peut encore te utilisé pour obtenir une approximation du logarithme d'un nombre de phénomènes. On remarquera que la sortie "q" des circuits est un logarithme en base 4 du nombre de phénomènes observés lorsqu'on a observé une puissance entière de 4 phénomènes. En modifiant simplement les échelles de proportionnalité CL21-CL29, on peut estimer les logarithmes de n'importe quelle base.Etant donné que les phénomènes peuvent représenter n'importe quelle quantité qui peut Acre mesurée par un nombre d'impulsions , un logarithme en n'importe quelle base de pratiquement n'importe quelle quantité peut entre estimé grâce à l'utilisation d'une configuration de circuit semblable à celle du circuit CL. il existe cinq paramètres qui doivent entre pris en considération pour réaliser ce circuit logique de comptage CL. Le premier paramètre est le nombre de bits dans le compteur de temps CL70 avant d'atteindre la position TCR ou, en d'autres mots, la puissance de 2 que représente la position TCR du compteur de temps. La seconde condition est la fréquence de l'oscillateur à cristal CLO1. La troisième condition est le nombre total de bits requis pour le compteur de temps CL70 ou, en d'autres mots, la puissance de 2 que représente la position TCN du compteur . La quatrième condition est une détermination du nombre d'échues i préproportionnali- té ou le nombre de positions dans le registre de décalage CL30. La condition finale est la longueur de l'échec de préproportionnalitt CL10. Ces conditions sont déterminées comme suit. La première condition , le nombre de bits requis avant d'atteindre la condition de temps TCR sur le compteur de temps CL70 , est déterminée par les exigences de précision dans le plus mauvais cas du système. L'un des facteurs de limitation pour l'erreur de mesure est que le comptage de temps aura une ambiguïté de plus ou moins une unité de comptage. Cette ambiguïté devrait etre telle que combinée avec toutes les autres erreurs , la précision du circuit satisfasse les besoins de l'utilisateur. La seconde condition , la fréquence du cristal est déterminée en combinaison avec le nombre de bits déterminé pour la condition 1, afin de fixer le temps de comptage minimum. Dans la plupart des cas , le processus qui sera effectué sur les données exigera un certain temps, par exemple 60 millisecondes , et ceci fixera la fréquence de l'oscillateur à cristal pour parvenir au nombre ma~mum de mesures , tout en garantissant un temps suffisant entre ces mesures pour que le circuit de microcalculateur puisse traiter les données. La troisième condition est 'déterminée par le taux de phénolqènes minimum à partir du contrôleur T et la longueur de l'échelle de préproportionnalité CL10 ou, en d'autres mots, le taux d'impulsions minimum à la sortie de la porte ET CLl2. Au taux minimum et avec la fréquence de l'oscillateur à cristal teleque déterminée précédemment , le compteur de temps CL70 doit avoir une période suffisamment longue pour assurer qu il ne déborde pas.En d'autres mots , la sortie TCH du compteur CL70 doit repreenter une unité de temps suffisamment grande pour ne pas permettre au compteur de temps CL72 de déborder au taux de phénomènes minimum absolu La quatrième condition , le nombre d'échellesôepré- proportionnalité requises ou, d'une autre façon, la longueur requise du registre de décalage CL30 , est déterminé lorsqu'on connaît le temps de comptage minimum.Le nombre d'échelles de prépropor tionnalité et la longueur du registre de décalage doivent Autre tels que pour le taux maximum des impulsions à la sortie de la porte CLl2,le registre de décalage ne débordera pas ou, en d'autres mots, la sortie SR10 du registre de décalage dans le présent exemple ne doit pas devenir un 1 logique avant que la période de temps de comptage minimum se soit écoulée . La cinquième variole est la longueur de l'échelle de préproportionnalité CLlO. Cette longueur est déterminée comme suit. Les phénomènes ou impulsions provenant du contrôleur T sont aléatoires. La seule façon dont on peut réduire le caractère aléatoire de ces phénomènes est d'observer de plus grands nombres de ceuxci. Dans la forme de réalisation décrite , l'observation de 16 phénomènes assure que l'erreur statistique du taux moyen vrai tel que mesuré ne variera pas à partir du taux vrai effectif de plus d'ap proximativement 50% de la mesure avec une confiance de 95%. Si les phénomènes étaient mesurés directement sans une échelle de prépropertionnalité , l'erreur du plus mauvais cas serait beaucoup plus grande . L'échelle depréproportionnalité garantit un nombre minimum de phénomènes observés en dessous duquel des données statistiques ne peuvent plus etre obtenues aisément . L'échelle de prépuTxrEon- nalité contribue également à assurer que les mesures auront une répartition de Paisson , étant donné que celle-ci n'est une approximation valable que si l'on observe plus de 15 phénomènes environ Le signal " q " et le signal de temps "t" provenant de la logique de comptage CL sont fournis en tant que signaux d'entrée au schéma de programme PS de la figure 7B.Le signal "q" tel qu'appliqué au circuit additionneur 60 et au circuit multiplicateur 61 , produit un nombre à virgule flottante de phénomènes conformé- ment à la formule N = 1,0 x N = l,o X 22(q+2) Ce nombre résultant de phénomènes et 11 information de comptage de temps avec un exposant O sont présentés à un circuit diviseur à virgule flottante 63. Un circuit 63 acceptable correspond aux circuits de division utilisés dans les machines à calculer commerciales. Le résultat de l'opération de division du circuit diviseur à virgule flottante 63 est le taux mesuré R correspondant à l'action de la fonction de programme 36 de la figure 6 La rou tine d'établissement de moyenne 38 est représentée schématiquement par les circuits de division peur 4 Dl,D2 et et les regis- tres d'intégration IRL, IR2, .. . 1R6. Le fonctionnement du programme illustré dans l'organigramme de la figure 6 et illustré en partie par 11 équivalent schématique d'équipement de la figure 7B est basé sur la considé- ration initiale que la répartition statistique pour la fréquence des phénomènes représentés par la sortie d'impulsions du contrt leur T peut entre approchée en tant que répartition de Poisson.Cette admission conduit à la représentation suivante, telle que considérée à partir de l'équation (2): k R = BES 1 # k (4) #N avec R le taux moyen vrai , k la constante identifiée précedemment et prise d'une façon typique comme égale à 2 pour parvenir au niveau de confiance d'approximativement 95%, N le nombre de phénomènes utilisés pour l'estimation, et BES la meilleure estimation du taux moyen vrai. Il est évident que cette erreur est uniquement une fonction de l'estimation elle-meme, BES t et du nombre de phénomènes utilisés pour l'obtenir . Dans le système décrit ici, le nombre de phénomènes N a été sélectionné de manière à a- tre une puissance entière de 4 , de telle sorte que la racine carrée de N soit égale à un multiple de 4.Si l'on admet que l'on observe toujours 16 phénomènes , l'erreur statistique est égale à la meilleure estimation multipliée par 2/4 , avec k égal à 2 et la racine carrée de N à 4 ou, en d'autres mots, l'estimation multipliée par un demi, soit plus ou moins 50% de ces estimations. Alors que le nombre de phénomènes augmente , l'erreur statistique diminue. Les registres d'intégration IRI , 1R2 1R6 déterminent la nouvelle estimation du taux moyen vrai basée sur le nombre de phénomènes contrwolés. Le registre d'intégration est semblable à la mémoire totalisatrice d'une calculatrice . La réalisation pratique du registre d'intégration est une question de choix de conception. Une forme de réalisation typique est illustrée à la figure 8. A l'origine, on détermine une estimation par le circuit de meilleure estimation BE sur la base de 16 phénomènes et ceci est identifié comme une estimation de niveau 1 correspondant au registre IRI. Une estimation de niveau 2 correspond au registre 1R2 et ,.,,,,,,,,et un niveau 6 au registre IRE. A l'origine , on produit une estimation sur la base de 16 phénomènes et ceci correspond à la sortie du circuit 63 qui est divisée~ par quatre par le circuit diviseur D1 , avec le résultat fourni en tant qu'entrée au registre d'intégration IR1. Une sortie ultérieure est divisée par quatre et à nouveau introduite dans le registre d'intégration IRl. Après avoir produit quatre estimations sur la base d'observation de 4 indications de 16 phénomènes t le registre d'intégration IRP est plein et son contenu représente une estimation basée sur 64 phénomènes. La sortie "plein" du registre d'intégration IR1 déclenche une nouvelle meilleure estimation qui est divisée par un circuit diviseur par 4 D2 , avec le résultat fourni en tant qu'entrée au registre d'intégration 1R2. Lorsque ce dernier est plein , son contenu représente une moyenne sur la base des 256 derniers phénomènes.Ce processus de cheminement se poursuit jusqu'au registre d'intégra- tion IRI qui, lorsqu'il est plein, représente une moyenne basée sur les 65.536 derniers phénomènes. La sortie de chaque registre d'intégration est fournie à un circuit de meilleure estimation BE qui sélectionne le registre dXintégration plein le plus élevé comme indiquant la meilleure estimation , c' est-à-dire le registre d'intégration de niveau le plus élEvé qui est plein. Une réalisation pratique typique du circuit de meilleure estimation BE est illustrée schématiquement à la figure 9. Aux fins de la description qui suit , on admettra que le temps de réponse du système est sans importance et en outre que k taux moyen vrai des événements ou phénomènes est sta tionnaire . A l'origine, l'apparition des 16 premiers phénomènes produit une estimation de niveau 1 qui est transférée ai circuit de meilleure estimation BE et le niveau variable de la meilleure estimation et considéré comme étant 1. La seconde mesure basée sur 16 phénomènes est une nouvelle estimation de niveau et ceci est utilisé pour mettre à jour le circuit de meilleure estimation BE. Il en est de mEme pour les troisième et quatrième mesures basées sur 16 phénomènes. Après la quatrième estimation basée sur 16 phénomènes, le registre d'intégration IR1 est plein, étant donné qu'il contient une estimation basée sur 64 phénomènes.Ce nombre est alors transféré au circuit de meilleure estimation BE et le niveau de meilleure estimation est à présent 2 . En ce point, 64 phénomènes ont été observés et le registre d'intégration 1R2 a reçu sa première entrée. Ainsi, le registre d'intégration de plus haut niveau dans la séquence numérique IRl-I#6, qui est plein représente la meilleure estimation . Alors que l'établissement de moyenne se poursuit pendant des périodes de temps de plus en plus longues , l'erreur statistique de la meilleure estimation devient de plus en plus petite , jusqu'S ce que finalement le registre d'intégration IRE soit plein et que la meilleure estimation soit basée sur les 65.536 derniers phénomènes , ce qui correspond à une erreur statistique inférieure à plus ou moins 1% .L'erreur statistique associée aux niveaux respectifs telk que calculée à partir de l'équation (2) est donnée dans le tableau de la figure 7C. La routine d'essai statistique 39 est produite en se rendant compte que chacun des registre d'intégration IR1, 1R2, IR3, IRa , IRS et IRE possède une constante de temps différente c'est-à-dire que IR1 a une constante de temps de 64 phénomènes, 1R2 une constante de temps de 256 phénomènes , etc, et la sélection de l'un quelconque des registres d'intégration comme représentant la meilleure estimation a pour résultat la désignation d'une constante de temps prédéterminée et une erreur statistique estimée basée sur le tableau de la figure 7C. Dans la réalisation pratique de la routine d'effet statistique 39 , les circuits de soustraction (SC1, SC2, etc) soustrayent la nouvelle estimation produite par le registre d'intégration correspondant de la meilleure estimation afin de produire une valeur absolue de la différence. Un signal indiquant cette différence est appliqué en tant que première entrée aux circuits comparateurs (Cl-,C2,etc), avec la seconde entrée vers ceux-ci constituée par un signal provenant du circuit d'estimatbn d'erreur (91, E2, etc) représentant l'estimation d'erreur pour ce niveau particulier. L'estimation d'erreur est produite en multipliant la nouvelle estimation du niveau respectif à l'est mation correspondante donnée à la figure 7C.Pour le niveau 1, l'estimation d'erreur correspond S 0,5 fois la nouvelle estimation du registre d'intégration IR1. Il convient de remarquer que les signaux d'estimation d'erreur sont des puissances entières de 2 et, par conséquent, sx la mantisse des nombres est représentée en notation binaire, l'estimation d'erreur peut 2tre déterminée simplement par décalage .Ceci est comparable à une multiplication et division par 10 pour un nombre décimal par déplacement ou décalage de la virgule . Les circuits de comparateur (Cl,C2,etc) comparent 11 erreur effective correspondant au signal produit par les circuitsdecouskac- tion (SC1, SC2, etc) avec erreur estimée produite par les circuits d'erreur (El,E2 , etc) et si erreur attendue est supérieure à l'erreur effective, le circuit comparateur produit un signal de sortie négatif. Un signal d'erreur effectif supérieur au signal d'erreur estimé produira une sortie positive à partir du circuit comparateur. Le but de la routine d'essai statistique , teReque décrite précédemment , est de déterminer si l'erreur des registres d'intégration respectifs est inférieure à l'erreur estimée . Aussi longtemps que l'erreur effective#est inférieure à l'erreur estimée, la routine d'établissement de moyenne se poursuivra et la constante de temps du système deviendra finalement tellement longue que l'erreur statistique de l'erreur mesurée sera-inférieure à 1%, avec une confiance de 95%, Si les circuits décrits précédemment travaillent sans erreur et si le niveau de confiance de'95% est utilisé dans les essais statistiques , on peut raisonnablement s'attendue à ce que pendant une longue période de temps , chaque mesure fera défaut pendant 5% du temps lorsque l'entrée est stationnaire.Etant donné que plus de 16.000 estimations de niveau o (c'est-à-dire les estimations basées sur l'observation de 16 phénomènes ) doivent etre effectuées pour produire une estimation de niveau 6 , il n'y a pratiquement aucune chance de produire une estimation de niveau 6 avant que l'estimation de niveau o fasse défaut ou rzte l'essai statistique mame si l'entrée est stationnaire Les registres de décrochage (BRi, BR2, etc) résolvent ce problème en agençant les données de succès/échec de la manière décrite ci-après. La sortie des circuits comparateurs (Cl,C2,etc) est appliquée aux registres de décrochage correspondants (BR1,BR2, etc), respectivement . Si une sortie négative est produite par le circuit comparateur, le reg#istre de décrochage correspondant augmentera sa valez de comptage d'un nombre prédéterminé , c'est-à-dire 14. Un signal de sortie positif à partir d'un circuit comparateur amènera le registre de décrochage correspondant à diminuer d'un? valeur de comptage prédéterminée , c'est-à-dire 1. Lorsqu'un registre de décrochage dépasse une valeur préréglée , il est considéré comme débordant ou produisant un report et il ramène à tat initial tous les registres d'intégration d'un niveau supérieur. Par exemple, si le registre de décrochage BR1 du niveau 1 produit un report , il actionnera une remise à o dans le circuit de meilleure estimation BN , pour ramener à l'état initial les registres d'intégration des niveaux supérieurs , c'est-à-dire 1R2 à 1R6. Bien que l'illustration schématique de la figure 7B ne représente pas les circuits classiques nécessaires pour parvenir à la fonction de remise à l'état initial , une telle fonctton sera aisément réalisée comme simple question de choix de conception. Le point de débordement ou de report pour le registre de décrochage peut d'une façon typique autre inférieur à 100. En moyenne , l'erreur effective à partir du registre d'intégration sera inférieure à l'erreur estimée pendant 95% du temps lorsque le taux moyen vrai des événements ou impulsions est stationnaire.Si les grandeurs de registre de décrochage suggérées, c'est-à-dire augmentation de 14 et diminution de 1, sont utilisées , le rapport accroissement/diminution est égal au rapport de l'essai succès/échec (95% de succès et 5% d'échec) . Ainsi, la valeur moyenne du registre de décrochage est O lorsque le taux d'impulsions est stationnaire . Si l'un des registre de décrochage dépasse le niveau prédéterminé , le taux d'impulsions est considéré comme n'étant pas stationnaire et la remise bttétat initial des registres d'intégration des niveaux su périeurs à celui du registre d'intégration provoquant l'état de débordement ou de report , surviendra.La meilleure estimation BES dwtaux moyen vrai est le contenu du registre d'intégration le plus élevé qui ne produit pas un état de débordement ou de report . Cet agencement procure automatiquement un compromis presque optimum entre la précision et le temps de réponse dans toutes les conditions. Chaque fois qu'une estimation est produite, un essai statistique est amorcé. D'autres essais de décrochage pourraient etre utilisés . Par exemple , un décrochage pourrait mètre amorce si deux essais statistiques parmi trois produisent un échec. Toutefois , l1es- sai décrit précédemment utilise la valeur pondérée moyenne des tentatives de succès/échec comme décrit précédemment . Bien évidemment, les paramètres de l'essai de décrochage ainsi que le type d'essai de décrochage affectentiasensibilité de la routine statistique visà-vis de modifications dans les niveaux de rayonnemet moyens. ainsi que la tendance au décrochage avec une entrée stationnaire.Ces paramètres doivent entre fixés pour l'application individuelle en utilisant la mathématíque des statistiques pour analyser l'essai de ces paramètres On décrira ci-après en se référant aux figures 8,9 et 10 , des schémas de réalisations pratiques typiques du registre d'intégration , du circuit de meilleure estimation et du registre de décrochage t respectivement .Le registre d'intégration de la figure 8 comprend un circuit compteur de division par 4 IR10 , un circuit additionneur IR12, un circuit de bascule IRLG, un circuit de retard de temps IR18 et un circuit de retard de temps IR20. Un signal plein provenant d'un registre dlintegratron précédent eet appliqué à l'entrée de décleuchement . Les données du registre d'intégration précédent sont présentées en tant que signal d'entrée à l'additionneur IR12.Les données sont ajoutées au convenu du circuit de bascule IR16 par cet additionneur Il12. Lorsque le registre d'intégr#ation précédent est plein, le signal de déclenchement est un 1 logique et après un retard de temps établi par le retard ira18, l'entrée de chargement de bascule est mis en action pour amener le contenu du circuit additionneur IR12 à charger la somme de la nouvelle entrée dans le circuit de bascule aRa6 tout en augmentant également le circuit compteur de division par 4 IRLO. S'il s'agit de la quatrième entrée totalisée , comme indiqué par le comptage dans le circuit de compteur de division par 4 IRlO, ce dernier produit un sport pour déclencher le registre d'intégration suivant et mettre en action le circuit de retard de temps IR20 qui agit de manière à ramener à l'état initial le circuit de bascule IR16 après un retard de temps fixé. La description du circuit de meilleure estimation BE de la figure 9 comprend le fonctionnement de registres d'intégration compara blesà ceux décrits précédemment. On admettra qu'à l'origine des bascules BE1 et BE4 possèdent toutesdeux des sorties 0 logiques . Dans cette condition , un inverseur BE8 présentera un 1 logique à une porte BE2 et cette dernière est considérée comme ouverte ou conditionnée. Lorsque le registre d'intégration IRN est rempli pour la première fois, le signal de sortie "plein" est un 1 logique qui est appliqué à cette porte ET BE2. La sortie 1 logique résultante de la porte ET BE2 ferme un commutateur SN , et règle la bascule BC1, en modifiant par conséquent sa sertie pour devenir un 1 logique . La sortie 1 logique de la porte BE2 est en outre transmise par une porte OU BE20 vers l'entrée de chargement de la bascule BE3. Les données contenue dans le registre d'intégration IRN circuleront alors par l'intermédiaire du commutateur SN pour autre chargées dans la bascule de meilleure estimation BE3. Cette dernière contient alors la meilleure estimation qui est formée'par les données prnvenant du registre d'intégration IRN. Cette opération se répète les quatre premières fois où le registre IRN est plein.Lorsque le registre IRN + 1 se#mplit.pour la première fois , il passe par une opération semblable , à savoir que le signal "plein" de INR+l met en action une porte ET BE5 , étant donne qu une sortie 1 logique est fournie par l'inverseur BE15. Ceci a pour résultat un 1 logique à la sortie de la porte ET BE5 , qui règle la bascule BE4 et ferme un commutateur S+1. nes données provenant du registre IRN+1 sont alors présentées à l'entrée de la bascule de meilleure estimation BE3 et l'instruction de chargement de bascule de meilleure estimation circule depuis la sortie de la porte ET BES en passant par la porte OU BE20, vers l'entrée de chargement de la bascule de meilleure estimation.Le résultat de ces comditions est le chargement des données du registre IRN +1 dans la bascule de meil leure estimation BE3. La meilleure estimation est à présent le contenu du registre d'intégration IRN+1. La première fois où le registre d'intégration IRM+1 est plein, la bascule BE4 est réglée et sa sortie devient un 1 logique , Le 1 logique est inversé par l'inverseur BE8 pour devenir un o logique à l'entrée de la porte ET BE2 et cette dernière est fermée. Ainsi, lorsque le registre d'intégration IRN+1 a chargé ses données dans la bascule de meilleure estimation BE3, le registre d'intégration IRN ne plus y charger ses données .Par conséquent , lorsque le taux moyen vrai est déterminé comme stationnaire , le signal de meilleure estimation BES sera le contenu du registre d'intégration plein de niveau le plus élevé.Siàun moment. quelconque , I'informatioh des impulsions est déterminée comme n'étant pas stationnaire , l'un des registres de décrochage (BR1,BR2, etc) émettra un signal pour ramener à l'état initialiDut ou partie des registres d'intégration et pour rétablir la meilleure estimation du taux moyen vrai. Ceci est obtenu comme suit On admettra que L'essai statistique présente un échec à un niveau N-l qui précède le niveau N.Dans ces conditions, un signal de remise à l'état de niveau N-l est présenté à une porte OU BElO. La sortie de cette dernière ramènera à l'état initial la bascule BE1, en produisant une sortie 0 logique de ce circuit qui sera appliquée par une porte inverseuse au circuit logique précédent de niveau N-l pour conditionner la porte ETqui correspond à la porte ET BE2i du niveau N. La sortie de la porte OU BE10 est une entrée pour une porte OU BEll. La sOSie de cette dernière ramène à l'état initial la bascule BE4. La sortie de cette dernière devient un o logique , qui est inversé par l'inverseur BE8 pour présenter un 1 logique à l'entrée de la porte ET BE2.Ceci permet au registre d'intégration IRN , la fois suivante où il est rempli de présenter ses données à la bascule de meilleure estimation BE3. La sortie de la porte OU BEll ramènera de meme à 11 état initial des étages successifs de circuits logiques associés à des registres d'intégration à des niveaux supérieurs. On admettra que l'essai de décrochage présente un échec au niveau N. Dans ce cas, le signal de remise au niveau N appliqué à la porte OU BEll sera un 1 logique . Cette porte BEll ramènera à l'état initial la bascule BE4 , ce qui conditionne à son tour la porte ET BE2. La porte OU BEll ramènera également à l'état initial les circuits logiques de niveau supérieur .Toutefois, la bascule BE1 n'est pas ramenée à l'état initial dans ces conditions , ce qui signifie que le registre d'intégration IRN-1 ne pourra pas présenter ses données à l'en- trée de la bascula de meilleure estimation BE3. Ainsi, le circuit de la figure 10 permet a l'essai statistique de ramener à l'état initial des registres d'intégration au-dessus du niveau où l'essai a présenté un échec , mais non pas de ramener à l'état initial des registres d'intégration inférieurS m niveau de l'échec de l'essai, lorsque les niveaux inférieurs indiquent des constantes de temps plus courtes et les niveau supérieurs des constantes de temps plus longues. La réalisation pratique simplifiée du registre décrochage tel qu'illustré à la figure 10 est constituée par un circuit de commutateur B836 qui répond à une indication de sortie né- gative des comparateurs C1,C2,etc en introduisant une valeur de comptage préréglée positive ; c'est-à-dire 14, provenant de l'ad- ditionneur 3R12 dans le circuit de bascule BRIO et qui répond à une sortie positive des comparateurs Cl,C2,etc en introduisant une valeur de compter préréglée négative , clest-à-dire - 1 , provenant du soustracteur BR14 dans le circuit de bascule BRloQ Les sorties provenantce's circuits comparateurs Cl,C2, etc sont également appliquées par la porte OU BRSO ~ au retard de temps BR22 pour le chargement i la valeur de comptage dans le circuit de bascule BRlo. La valeur de comptage du circuit de bascule est appliquée à un circuit comparateur BRl8 où elle est comparée à une référence indiquant des conditions de débordement ou de report Si la valeur de comptage du circuit de bascule BE10 dépasse la référence , la sortie de report du registre de décrochage est produite. Cette sortie de report ou de débordement agit aussi pour ramener à l'état initial le circuit de bascule BR10. Il doit entre entendu que la présente invention n'est en aucune façon limitée aux formes de réalisation ci-aant et que bien des modifications peuvent y autre apportées sans sortir du cadre du présent brevet. REVENDICATIONS Système pour la détermination du taux moyen vrai d'impulsions ou phénomènes d'entrée , caractérisé en ce qu'il comprend des premiers moyens destinés ci recevoir des impulsas d'entrée et à produire un signal de sortie indiquant leur apparition,des seconds moyens pour établir la moyenne par rapport au tempsdusLgnai de sortie à une séquence de niveaux d'établissement de moyenne , avec chaque niveau correspondant à un nombre prédéterminé progressivement supérieur d'impulsions d'entrée , ces seconds moyens produisant un signal de sortie de moyenne aux niveaux d'établissement de moyenne respectifs et un signal de sortie plein qui indique que chaque niveau d'établissement de moyenne atteint un niveau prédéterminé de réception d'impulsions d'entrée , des troisièmes moyens reliés activement aux seconds moyens pour produire un signal de meilleure estimation pour le taux moyen vrai des impulsions d'etrée , ce signal de meilleure estimation correspondant au signal de sortie mais du niveau d'établissement de moyenne du nombre prédéterminé le plus élevé d'impulsions d'entrée reçues produisant un signal de sortie plein. 2. Système suivant la revendication 1, caractérisé en ce que les troisième: moyens comportent des quatrièmes moyens destinés à comparer les signaux de sortie moyens produits aux niveaux d'établissement de moyenne respectifs avec le signal de meilleure estimation et pour donner une première indication si le taux moyen vrai des impulsions ou phénomènes d'entrée est stationnaire et une seconde indication si ce taux moyen vrai n'est pas stationnaire, et des cinquièmes moyens répondant à la première indication précitée pour reconnaître la poursuite de la validité du signal de meilleure estimatinn et pour permettre la poursuite de l'ét#isse- ment de moyenne des impulsions d'entrée aux niveaux d'établissement de moyenne avec des niveaux de comptage augmentant progressivement pour produire ainsi une résolution du système s'améliorant continuellement lorsque le taux moyen vrai est stationnaire. 3. Système suiont la revendication 2, caractérisé en ce que les quatrièmes moyens comprennent des moyens de traitement de signaux associés à chacun des niveaux d'établissement de moyenne, chacun de ces moyens de tacitement de signaux comportant des moyens pour produire un premier sigal indiquant la différence en tre le signal de sortie moyen du niveau d'établissement de moyenne respectif et le signal de meilleure estimation , des moyens pour multiplier le signal de sortie moyen du niveau d'établissement de moyenne respectif par un facteur correspondant à une erreur statistique estimée associée au niveau d'établissement de moyenne respectif pour produire un second signal , et des moyens destinés à comparer le premier signal et le second pour produire la première indication précitée lorsque le signal de sortie de moyenne indique un taux moyen vrai stationnaire , et la seconde indication précitée lorsque le signal de sortie de moyenne indique un taux moyen vrai non stationnaire. 4. Système suivant Pune ou l'autre des revendications 1 et 2, caractérisé en ce que les troisièmes moyens comprennent des sbiemes moyens destinés à répondre à une apparition prédéterminée de la seconde indication pour amener les seconds et troisièmes moyens à produire un cuveau signal de meilleure estimation. Système suivant la revendicatlonp, caractérisé .en ce que les seconds moyens comprennent une multiplicité de registres de comptage pouvant entre ramenés à l'état initial correspondant aux niveaux d'établissement de moyenne respectifs , les sixièmes moyens répondant à l'apparition prédéterminée précitée de la seconde indicatiqn en ramenant à l'état initial les compteurs précités des niveaux d'établissement de moyenne correspondant au nombre prédéterminé supérieur des impulsions d'entrée reçues. 6. Système suivant la revendication 1, carattérisé en ce que les premiers moyens comprennent des septièmes moyens destinés à produire le signal de sortie précité chaque fois qu'une puissance entière de N impulsions d'entrée a été reçue , N étant un nombre prédéterminé , et des huitièmes moyens destinés à compter chacun des signaux de sortie de ces septièmes moyens et à produire une indication de la puissance entière de N des impulsions d'entrée reçues. 7. Système suivant la revendication 6, caractérisé en ce que les septièmes moyens comprennent une multiplicité de circuits diviseurs connectés en série , chacun d'eux produisant un signal de sortie en réponse à N signaux d'entrée , un premier circuit diviseur répondant d N impulsions d'entrée en produisant un signal de sortie, un second circuit diviseur répondant au signal de sortie du premier circuit diviseur, un second circuit diviseur répondant à N signaux de sortie du premier circuit diviseur en produisant un signal de sortie, chaque circuit diviseur successif produisant un signal de sortie en réponse à N signaux de sortie à partir du circuit diviseur précédent. 8. Système suivant E revendication 7, caractérisé en ce que les premiers moyens précités comprennent en outre un registre de décalage et des circuits logiques pour àire augmenter en séquence le registre de décalage en réponse aux signaux de sortie du circuit diviseur et pour produire une sortie logique en réponse à l'apparition de chaque puissance entière de N des impulsions d'entrée , cette sortie logique--étant appliquée en tant qu'entrée aur huitièmes moyens précités.