Brevet FR2357110A1 — publié le 19780127

L'invention concerne un système convertisseur numériqueanalogique destiné à convertir un signal numérique formé de nombres à n + 1 bits a. i allant de O à n. Un domaine d'utilisation important pour de tels convertisseurs est celui des transmissions et, plus particulièrement, celui de la téléphonie où l'on utilise de plus en plus des procédés de traitement numérique alors que le signal final doit être restitué sous forme analogique. Un convertisseur numérique-analogique classique destiné à convertir un signal numérique à n + 1 bits représentatifs d'un nombre binaire M comporte, dans le cas le plus général n + 1 sources de signal analogique (tension ou courant). Pour fixer les idées on raisonne par la suite uniquement sur des signaux analogiques de tension. Dans un tel convertisseur, ces sources sont fonction de la valeur d'une source de tension élémentaire v selon une loi correspondant aux puissances successives de 2, soit v, 2v, ...,2nv, en correspondance avec les poids que représentent les bits aO, al > an, respectivement.Ces sources 2iv sont reliées aux entrées d'un circuit sommateur par l'intermédiaire de circuits interrupteurs qui sont ouverts ou fermés selon que le bit correspondant ai vaut "O" ou "1" de sorte qutà la sortie de ce circuit sommateur on obtient, pour chaque nombre binaire M à convertir, un échantillon de signal analogique représentatif de la valeur de ce nombre binaire. Un filtre disposé à la sortie du circuit sommateur permet d'obtenir le signal analogique correspondant au signal numérique d'entrée. Dans les cas oll la grandeur à convertir prend des valeurs négatives, les nombres binaires M correspondants sont généralement représentés soit dans le code des compléments à deux soit en amplitude et signe, le bit de poids supérieur an, dans ces cas, étant représentatif du signe. Dans le premier cas, le convertisseur numérique-analogique adapté - à ce type de décodage se transpose du précédent en inversant le sens du signal analogique au niveau de la source correspondant au bit de plus fort poids an.Dans le deuxième cas, celui d'un codage en amplitude et signe, on se ramène généralement au cas du codage en amplitude seule, au moyen d'un système logique disposé en amont du convertisseur, tout en conservant la meme loi de variation pour les différents états de codage. La composante continue analogique parasite ainsi introduite est supprimée par exemple par un condensateur connecté à la sortie du circuit sommateur. Dans les trois cas précédents correspondant aux trois formes de codage en binaire les plus courantes, se pose dans un convertisseur classique, un problème de raccordement. Si l'on suppose en effet que l'échelle de codage est ordonnée de façon telle qu'elle correspond à une variation en sortie analogique croissant de la valeur minimale à la valeur maximale, ceci restant vrai pour toute la suite de la description, et quel que soit le type de codage considéré, alors, encadrant le milieu de l'échelle de codage se trouvent deux états de codage adjacents dont au moins les bits de plus fort poids a n sont complémentaires l'un de l'autre.Or, le critère de précision pour un passage entre deux états adjacents est que l'information introduite en entrée sous forme numérique soit intégralement restituée sous forme analogique, ce qui conduit à exiger, quelle que soit la paire états adjacents considérée que le convertisseur fournisse une valeur de signal analogique ne différant pas de plus de la moitié de la valeur du signal analogique élémentaire v par rapport à la valeur du signal analogique théorique requis. Cette précision, qui correspond à une erreur absolue, est d'autant plus difficile à obtenir qu'elle concerne des bits de poids élevé.En effet, ler- reur relative sur la source de signal analogique correspondant à un bit doit alors être d'autant plus faible que ce bit représente un poids elevé. Avec un convertisseur classique, le passage en milieu d'échelle étant aussi celui où le bit a n de plus fort poids change d'état, c'est précisément pour cette transition, la plus critique, que la précision précédemment définie est la plus difficile à obtenir. On est donc amené à utiliser des convertisseurs de ce type de plus en plus précis lorsque l'indice n crott. Par contre, de tels convertisseurs ont, de par leur fonctionnement mAme, une grande précision aux extrémités de ltéchelle où le passage d'un état à un état adjacent se fait en inversant l'état de l'un ou de plusieurs bits de plus petit poids. Or, dans la plupart des applications, la précision à obtenir précédemment définie est souhaitable surtout au milieu de l'échelle. Ceci est notamment le cas dans la technique des transmissions où l'on désire obtenir un rapport signal sur bruit maximal en milieu d'échelle. La demande de brevet allemand publiée (Auslegeschrift) nO 1 294 454 pose le problème technique d'obtenir la précision précédemment définie pour un convertisseur numérique-analogique classique, ce problème se posant surtout au niveau du changement d'état du bit de plus fort poids. Cependant, dans ce cas, la précision en milieu d'échelle est inférieure à celle qu'on obtient grâce à ltinvention et le convertisseur reste unique, alors que l'idée de base de l'invention consiste à utiliser au sein du système convertisseur deux convertisseurs numérique-analogique classiques identiques, de capacité moitié de celle du systeme convertisseur lui-même. La présente invention a pour but d'avoir un raccordement précis et une précision maximale en milieu d'échelle. A cet effet, le système convertisseur numérique-analogique conforme à l'invention comprend au moins deux convertisseurs numérique-analogique dont deux (P et Q) sont agencés pour convertir des nombres à n bits b. (respectivement c.), j allant de O à n - 1, chaque bit d'ordre j 3 3 b. (respectivement c.) étant obtenu au moyen d'un dispositif logi 3 3 que E. d'un premier type (respectivement d'un dispositif logique F. 3 3 d'un deuxième type), recevant d'une part le bit an, d'autre part au moins le bit d'ordre j considéré aj, lesdits dispositifs logiques du premier et du deuxième type étant tels que, parmi l'ensemble des bits bj et Cjs pour le premier des deux états de codage encadrant le milieu de ltéchelle de codage seul le bit b change d'état par rapport à l'état juste précédent, et que pour le second de ces deux états, soit le bit c0 seul change d'état par rapport à l'état juste précédent, soit aucun de ces bits ne change, les signaux de sortie desdits convertisseurs P et Q étant additionnés par un circuit sommateur. Un autre avantage de l'invention est que le système convertisseur constituant l'objet de la demande soit adaptable à différents types de codage. Ceci est obtenu par le fait que de légères modifications, en particulier des dispositifs logiques E. et Fj qui 3 3 servent à convertir l'information numérique d'un premier convertisseur sur un deuxième convertisseur, rendent le système convertisseur adaptable à n'importe quel type de codage en entrée. Les dispositifs logiques E. et Fj jouent donc ainsi un double rôle, Notassent, pour convertir des nombres positifs binaires M représentant une amplitude, le système convertisseur peut hêtre tel que les dispositifs logiques E. sont constitues. chacun par une porte OU et que les dispositifs logiques F. sont constitués chacun par une porte ET. De même, pour convertir des nombres algébriques binaires M représentés dans le code des compléments à deux, le système con vertisseur peut être tel que les dispositifs logiques E. sont cons 3 titués chacun par une porte OU dont l'entrée recevant le bit an com porte un inverseur et que les dispositifs logiques Fj sont consti 3 tués chacun par une porte ET dont l'entrée recevant le bit an comporte un inverseur. Pour convertir des nombres algébriques binaires M représentés en amplitude et signe, le système convertisseur peut être tel que les dispositifs logiques E. sont constitués chacun par une 3 porte NON ET et que les dispositifs logiques F. sont constitués chacun par une porte ET dont l'entrée recevant le bit an comporte un inverseur. D'autres caractéristiques de l'invention apparaitront à la lecture de la description qui se réfère aux dessins annexés donnés à titre d'exemple et dans lesquels a figure 1 représente le schéma d'un premier mode de réalisation du système convertisseur de l'invention convenant pour convertir des nombres binaires représentant une amplitude. La figure 2 représente le schéma d'un deuxième mode de réalisation du système convertisseur convenant pour convertir des nombres binaires représentant une amplitude. La figure 3 représente le schéma du système convertisseur convenant pour convertir des nombres algébriques binaires représentés dans le code des compléments à deux et selon le premier mode de réalisation. La figure 4 représente le schéma du système convertisseur convenant pour convertir des nombres algébriques binaires représentés dans le code des compléments à deux et selon le deuxième mode de réalisation. La figure 5 représente un schéma du système convertisseur convenant pour convertir des nombres algébriques binaires représentés en amplitude et signe. La figure 6 représente le schéma d'un convertisseur analogique-numérique faisant application du système convertisseur numérique-analogique selon l'invention. Aux entrées du système convertisseur de l'invention représenté à la figure 1 sont appliqués simultanément les n + 7 bits as (O 4 i n) de l'un des nombres M constituant le signal numérique à convertir. Ce système a pour but de fournir sur sa sortie 1 un échantillon de signal analogique correspondant à chaque nombre d'entrée. Le signal analogique correspondant au signal numérique peut être obtenu en sortie 11 par des moyens de filtrage 2 connectés à la sortie 1. Pour éviter les inconvénients précités des convertisseurs classiques, le système de l'invention comporte deux convertisseurs classiques P et Q agencés pour convertir des nombres à n bits : nombres formés des bits bj et cj respectivement pour les convertisseurs P et Q (O 4 j Q, les valeurs des sources de tension analogique sont fonction de la valeur de la source de signal analogique élémentaire v > selon une loi correspondant aux puissances successives de 2, soit v, 2v,.... 2n-1 v, en correspondance avec les poids que représentent les bits b0, b1,... bnî (respectivement les bits c0 > cl,... cn-1). Chacun des bits b j est formé au moyen d'un dispositif logique E. constitué par une porte OU 3, recevant d'une part le bit an et d'autre part le bit a.. De façon analogue chacun des bits c. est formé au moyen 3 d'un dispositif logique F. constitué par une porte ET 4, recevant 3 d'une part le bit an et d'autre part le bit a j En outre, dans le mode de réalisation de la figure 1 > le système comporte un troisième convertisseur R qui est commandé uniquement par le bit a n et qui lui fait correspondre un signal analogique de valeur nulle quand ce bit vaut #0 et de valeur v quand ce bit vaut "1". Les dispositifs logiques Ej (portes OU > et les dispositifs logiques Fj (portes ET) sont tels que, parmi l'ensemble des bits bj et c.j pour le premier des deux états de codage encadrant le milieu de l'échelle de codage seul le bit bo change d'état par rapport à l'état juste précédent, et que pour le second de ces deux états, soit le bit c0 seul change d'état par rapport à l'état juste précédent, soit aucun de ces bits ne change. Enfin, les sorties des convertisseurs P, Q et R sont connectées à un circuit sommateur 5 qui fournit à sa sortie 1 les échan- tillons de signal analogique correspondant aux nombres d'entrée M. Sous la forme que l'on vient de décrire, le système de l'invention convient pour la conversion de nombres représentant des échantillons de signal toujours positifs. Le fonctionnement est le suivant, en considérant une échelle de codage ordonnée selon la suite naturelle des nombres binaires et variant de l'état "a. = " à ltétat "a. = 1", en passant par les deux états adjacents encadrant le milieu de l'échelle de codage "a n = O, a. = 1" et "an = 1, aj =oe successivement, quels que soient i et j Pour chaque état de codage de la première moitié de l'échelle de codage, pour laquelle an vaut "O", chaque porte ET telle que 4, inhibée, fournit un zéro logique2 ce qui entrasse Cj = O quel que soit j. En conséquence le convertisseur Q ne transmet pas de signal à sa sortie. Pour chacun de ces mêmes états de cot dage de la première moitié de l'échelle, on obtient, à travers chaque porte OU telle que 3 : bj = aj. Le convertisseur R délivrant une valeur analogique nulle, on obtient bien, en sortie de P et par suite sur la sortie 1, la grandeur analogique désirée, issue de P. Pour le premier état de codage encadrant le milieu de l'échelle, soit "an = O, a. = 1" quel que soit j, il vient : bj = 1, c. = O. Cet état se déduit de l'état juste précédent en passant de 3 bo = O'1 à t'bo = i", Pour le deuxième état de codage encadrant le milieu de l'échelle, soit uan = 1, aj = O" quel que soit j, c'est-à-dire le premier état de codage de la deuxième moitié de l'échelle, il vient: b. = 1, cj = O ; autrement dit, les entrées et par suite les sorties de P et Q restent inchangées, par rapport à l'état juste précédent qui est le premier état de codage encadrant le milieu de échelle. En effet, chaque porte OU telle que 3 recevant la valeur an = 1 sur une entrée transmet la valeur 1 à l'entrée correspondante du convertisseur P. Quant aux portes ET telles que 4 rendues passantes par la présence de "an = 11' sur une de leurs entres, elles transmettent chacune la valeur du bit a. correspondant qui, en l'occurence est 3 zéro, quel que soit j.Par contre, le convertisseur R, recevant la valeur 1 en entrée, transmet alors la tension élémentaire v en sortie, laquelle est additionnée en 5 à la tension issue de P et correspondant à la pleine capacité de ce dernier, soit : (2n - 1)v. Le convertisseur R permet donc d'assurer la bijection, indispensable dans ce cas, entre les états de codage et les valeurs du signal analogique correspondantes en sortie. il est à noter, au cours de ce fonctionnement, que, pour les états de codage qui précèdent juste le milieu de l'échelle, seuls les bits de plus petit poids de P sont sollicités. De même, nous verrons ci-dessous, que pour les états de codage suivant juste le milieu de l'échelle, seuls les bits de plus petit poids de Q sont sollicités. Plus précisément, trois états se suivent à la sortie analogique 1 et pour le milieu de l'échelle de codage, qui sont obtenus à partir de l'état juste pré cédent respectivement, par adjonction d'une tension élémentaire v, soit, dans tordre : passage de b de la valeur O à la valeur 1, o passage de la sortie de R de la valeur O à la valeur v, et passage de c0 de la valeur O à la valeur 1. La précision en milieu d'échelle est donc maximale puisqu'elle correspond à celle de bits de poids élémentaire, elle-même maximale par rapport à l'ensemble des bits. Relativement à la figure 1 et pour chacun des états de codage de la deuxième moitié de échelle, P délivrant la tension "(2n ~ 1)vU et R la tension "v", Q délivre une tension qui croit progressivement par pas théorique de v, jusqu'à atteindre sa capacité maximale, soit "(2n - 1)v", pour le dernier état de codage correspondant à "a. = 1", quel que soit i.La valeur du signal analogique correspondant à ce dernier état de codage et qui est la valeur maximale que peut délivrer le système convertisseur est alors 2 (2n - 1)v + v = 1)v, ce qui est bien la valeur maximale que l'on obtiendrait en sortie d'un convertisseur numérique-analogique classique à n + 1 entrées au lieu de n entrées. Le schéma de la figure 2 diffère de celui de la figure 1 par la constitution des dispositifs logiques Fj et l'absence du convertisseur R. Dans ce cas les dispositifs logiques F. comportent d'une part en commun un additionneur 6 formant la somme des nombres à n bits a. et du nombre 1 et d'autre part, chacun, une porte ET 3 telle que 4 recevant sur une première entrée le bit a n et sur une deuxième entrée le bit de sortie d'ordre j de l'additionneur 6. La sortie de chaque porte ET fournit comme dans le cas précédent, le bit d'entrée correspondant cj du convertisseur Q. Le fonctionnement de ce deuxième mode de réalisation est sensiblement le même que celui du premier mode de réalisation pre- cédemment décrit en ce sens qu'à un état de codage en entrée du sys thème convertisseur correspond la même valeur analogique en sortie 1 du circuit sommateur 5, ceci étant vrai pour tous les états possibles de l'échelle de codage. Par contre, à un niveau interne et plus précisément au niveau du convertisseur Q, le fonctionne~ ment est différent.En effet, dans ce dernier cas, pour lequel l'échelle de codage est la même et parcourue dans le même sens croissant, le premier état de codage pour lequel "an = 1" (c'est-à- dire l'état a n = 1, aj = O quel que soit j) est tel que le conver tisseur Q voit toutes ses entrées Cj égales à "O" sauf l'entrée c0 3 qui vaut "1". Ce décalage de "1" en entrée logique du convertisseur Q, soit de v en sortie par rapport au cas de la figure 1 existe pour tous les états de la deuxième moitié de l'échelle de codage. L'additionneur 6 est donc un équivalent technique du convertisseur R de la figure 1.Dans ce cas, il n'y a plus que deux états adjacents au lieu de trois dans le cas précédent, ayant la propriété d'être obtenus en sortie analogique 1, à partir de l'état juste précédent, par adjonction d'une tension élémentaire v. Ce sont précisément les deux états encadrant le milieu de l'échelle auxquels correspond respectivement l'établissement à la valeur 1 de bo puis de cO On a supposé jusqu'à présent que les nombres M à l'entrée du convertisseur représentaient des échantillons de signal analogique toujours positifs. Ils peuvent représenter également des échantillons d'un signal analogique positif ou négatif.Dans ce cas, ces échantillons peuvent être codés sous forme algébrique dans le code des compléments à deux, pour lequel an a la signification d'un si gne (signe négatif pour "a = 1") ) et les bits aj celle d'une ampli n 3 tude exprimée comme précédemment pour les nombres M positifs c'est à-dire tels que "a n = O" et en complément à deux pour les nombres M négatifs c'est-à-dire tels que "an = 1". La figure 3 représente le système convertisseur adapté à ce type de codage. Sur cette figure, le dispositif logique E. est une porte OU 3 dont l'entrée recevant le bit an comporte un inverseur 7.Le dispositif logique F. est une 3 porte ET 4 dont l'entrée recevant le bit an comporte un inverseur 8. Le convertisseur R comporte aussi un inverseur 9 sur son entrée unique. Les connexions entre les mêmes éléments qui portent les mêmes références qu'à la figure 1, sont les mêmes que sur cette dernière. Un condensateur 10 est connecté aux moyens de filtrage 2. La deuxième borne du condensateur qui constitue la sortie analogique du systime, porte la référence Il. Le fonctionnement est le suivant pour une échelle de codage variant de façon croissante de 11 état "a n = aj = O" à l'état "a. = 1" en décrivant la première moitié de l'échi- 3 i le, puis de façon croissante de l'état "a. = Q" à l'état "an = aj = 1" en décrivant la deuxième moitié de échelle, quels que soient i et j Pour cette variation, le fonctionnement interne au niveau des convertisseurs P, Q, R, du circuit sommateur et de sa sortie 1 est rigoureusement le même que dans le cas de la figure 1. Cette identité de fonctionnement est due à l'action des inverseurs 7, 8 et 9 qui ramène l'échelle de codage dans le code des compléments à celle du codage en amplitude seule, au niveau des entrées de chaque porte OU 3, de chaque porte ET 4 et du convertisseur R, par remplacement du bit an par son complément , an.L'échantillon de signal analogique obtenu en 1 est positif, de par la constitution meme des convertisseurs P, Q, R et du circuit sommateur 5. Bien que respectant la loi de variation correspondant au codage dans le code des compléments à deux, cet échantillon est obtenu à une constante positive près. Cette composante continue, de valeur "2n v" est supprimée par le condensateur 10, de façon à obtenir en sortie analogique 11, le signal alternatif conforme au codage en entrée. Le condensateur 10 dont on vient de définir la fonction est donné purement à titre exemple; Il est clair que tout équivalent technique, tel par exemple, que des moyens pour assurer une tension de polarisation de "- 2n v", convient. Dans ce cas, le bénéfice d'une précision maximale en ziEeu d'échelle est acquis au même titre que dans le cas de la figure 1 ou de la figure 2. De plus, il prend ici tout son sens, du fait qu'à de petites variations autour du milieu de l'échelle de codage correspondent de petites variations de tension autour du zéro en sortie analogique Il. il est à noter que le dispositif selon la figure 1 auquel on ajouterait un condensateur en série en sortie analogique et qui recevrait en entrée le complément vdu bit a n soit an, serait équivalent, au point de vue structure et fonctionnement à celui de la figure 3. Un tel dispositif, selon la figure 1, permet donc de traiter des échantillons codés tant en représentation binaire wamplitu- de seulet quten représentation binaire "complément à deux't, moyennant une adaptation mineure à son entrée numérique et à sa sortie analogique. il va de soi que le mode de réalisation selon la figure 2 est transposable au cas de la figure 3. La figure 4 illustre ce quatrième mode de réalisation. Les mêmes éléments ayant les mêmes rEfé- rences y ont les memes significations que pour les figures 1, 2 et 3. Le fonctionnement de ce mode d'exécution est analogue et.se--dé- duit des fonctionnements précédemment décrits. Le système convertisseur selon la figure 5 convient pour convertir des nombres algébriques binaires représentés en'amplitude (bits a.) et signe (bit an, le signe étant négatif pour "an = In, 3 par convention). Dans ce cas, chaque dispositif logique E. est une porte NON ET 12 et chaque dispositif logique F. est une porte ET 4 3 comportant un inverseur 8 sur son entrée recevant le bit an. Un condensateur 10 est connecté en série aux moyens de filtrage 2. La deuxième borne de ce condensateur, qui constitue la sortie analogique du système porte la référence Il. Le fonctionnement est le suivant, pour une échelle de codage variant de façon décroissante de l'état "a. = 1" à l'état "an = I, a. = O" en décrivant la première moitié de échelle, puis, 3 de façon croissante de l'état "a. = 011 à l'état "an = O, a. - 1" en décrivant la deuxième moitié de l'échelle, quels que soient i et j. Pour les états de codage de la première moitié de l'échel- le, chaque porte NON ET 12 qui reçoit en entrée le bit "an = n transmet le complement du bit qu'elle reçoit sur une deuxième en trée, soit "bj = a.". Le convertisseur P délivre donc une tension 3 3 qui croît par pas théorique de v, depuis la tension nulle pour l'état lia. = t't jusqu'à la tension maximale "(2n - 1)v" pour l'état "an = 1, a. = O". Pour ces mêmes états de codage, chaque porte ET 4, 3 inhibée par l'inverseur 8 transmet la valeur logique Watt en entrée du convertisseur Q.On retrouve donc le seme fonctionnement interne, au niveau des convertisseurs P et Q que dans le cas des figures 1 et 3, pour des états de codage analogues. En effet, pour les états de codage de la deuxième moitié de l'échelle, le convertisseur Q délivre une tension qui croît par pas théorique de v, depuis la tension nulle pour l'état "a. = on jusqu'à la tension maximale (2n - 1)v pour l'état nan = 0, aj , 1", le convertisseur P délivrant sa ten- sion maximale (2n - 1)v pour tous ces états de codage. De ce fonctionnement identique, il s'ensuit la même précision maximale en milieu dtéchelle-que dans les cas précédents. il est à remarquer que la présence du convertisseur R ou de son équivalent technique 6 décrit et représenté à la figure 2 n1 est plus necessaire ici, étant donné que les deux états de codage adjacents encadrant le milieu de échelle, soit "a = 1, a. = O" et 3 a. = On sont tous deux représentatifs d'un signal analogique nul. Comme dans le cas d'une représentation dans le code des compléments à deux, le condensateur Il symbolise un organe ayant pour fonction d'annuler la composante continue du signal analogique issu des moyens de filtrage 2 et dont la valeur est "(2" - 1)v", de façon que le signal analogique à la sortie il soit conforme au coda -ge d'entrée en amplitude et signe. Dans ce cas, aussi, la précision maximale en milieu d'échelle obtenue, prend donc sa pleine signification en sortie analogique. Les modifications au niveau des dispositifs logiques Ej et F. sont assez importantes dans ce cas, par rapport au cas de la fi 3 gure 1. Il est cependant à noter que le dispositif selon la figure 1 est applicable à ce type de codage, moyennant des modifications que lwon peut qualifier dtexternes, ce qui constitue un autre mode de réalisation du système convertisseur convenant pour convertir des nombres algébriques binaires représentés en amplitude et signe, mode de réalisation non représenté.Nous avons vu ci-dessus dans le cas d'une échelle de codage représentée dans le code des compléments à deux, comment de telles modifications pouvaient être considérées soit comme internes au système convertisseur en modifiant les dispositifs logiques E. et F., soit comme intervenant sur ses entrées et sa sortie.Selon cet autre mode de réalisation, le dispositif de la figure 1 peut être adapté pour la conversion de nombres algébriques binaires représentés en amplitude et signe, moyennant une inversion du bit aj sur chaque porte OU 3, la déconnection de la sortie du convertisseur R et, en sortie analogique, l'introduction d'un condensateur connecté aux moyens de filtrage et suivi d'un amplificateur inverseur de gain 1. il est à noter par ailleurs que cet amplificateur existe déjà dans la plupart des cas à des fins d'adaptation d1impé- dance. il suffit donc, dans le cas présent, de l'adapter en inverseur. Le signal numérique codé dont il est question tout au long de la descrttion peut eAtre représentatif d'un signal analogique à décoder et ceci notamment dans le domaine des transmissions, par exemple en téléphonie. En particulier, le système convertisseur selon l'invention peut être appliqué à un convertisseur analogique-numérie que selon le schéma connu de la figure 6.Ce type de convertisseur est un codeur dit à approximations successives. il comporte (voir la figure 6) : un comparateur analogique 16, dont la sortie-est reliée à 11 entrée d'un organe de comparaison et de commande 17 d'un convertisseur numérique-analogique 18, ce dernier étant en l'occurrence un système convertisseur selon l'invention, dont 1'entrée est reliée à la sortie de l'organe 17, et la sortie à une deuxième entrée du comparateur 16. Une première entrée 19 du comparateur 16 reçoit le si gnal analogique à coder. La sortie numérique du convertisseur analo gique-numérique, portant la référence 20 est reliée à la sortie de l'organe 17. Le fonctionnement est celui du codeur à approximations successives connù. Hors du domaine des transmissions, le système convertisseur selon l'invention peut être utilisé dans tout domaine technique pour lequel se pose le problème d'avoir à convertir une information donnée sous forme numérique en une information sous forme analogique et vice versa, quel que soit le signal analogique choisi pour cette représentation analogique. REVENDICATIONS 1. Système convertisseur numérique-analogique destiné à convertir un signal numérique formé de nombres à n + 1 bits ai, i allant de O à n caractérisé en ce qu'il comprend au moins deux convertisseurs numérique-analogique dont deux (P et Q) sont agencés pour convertir des nombres à n bits b. (respectivement c.), j allant de 3 3 O à n - 1, chaque bit d'ordre j b. (respectivement Cj) étant obtenu 3 3 au moyen d'un dispositif logique Ej d'un premier type (respectivement d'un dispositif logique F. d'un deuxième type), recevant d'une 3 part le bit an, d'autre part au moins le bit d'ordre j considéré a., lesdits dispositifs logiques du premier et du deuxième type étant tels que, parmi l'ensemble des bits b. et cJ, pour le premier des deux états de codage encadrant le milieu de l'échelle de codage seul le bit b change d'état par rapport à l'état juste précédent, et que pour le second de ces deux états, soit le bit cO seul change d'état par rapport à l'état juste précédent, soit aucun de ces bits ne change, les signaux de sortie desdits convertisseurs P et Q étant additionnés par un circuit sommateur suivi de moyens de filtrage. 2. Systeme convertisseur numérique-analogique selon la revendication 1 caractérisé en ce qu'il comporte un troisième convertisseur numérique-analogique R dont l'entrée reçoit le bit a n et dont la sortie, reliée audit circuit sommateur délivre un signal analogique élémentaire v lorsque son entrée est au niveau logique "1" et un signal analogique nul lorsque sont entrée est au niveau logique w0". 3. Système convertisseur numérique-analogique selon la revendication 2 convenant pour convertir des nombres représentant une am plitude, caractérisé en ce que les dispositifs logiques E. sont cons 3 titués chacun par une porte OU et les dispositifs logiques Fj sont constitués chacun par une porte ET. 4. Système convertisseur numérique-analogique selon la revendication 1 convenant pour convertir des nombres représentant une amplitude, caractérisé en ce que les dispositifs logiques E sont constitués chacun par une porte OU et les dispositifs logiques Fj comportent d'une part en commun un additionneur formant la somme des nombres à n bits aj et du nombre 1 et d'autre part, chacun, une porte ET recevant sur une première entrée le bit an et sur une deuxième entrée le bit de sortie d'ordre j de l'additionneur. 5. Système convertisseur numérique-analogique selon l'une des revendications 3 ou 4 convenant pour convertir des nombres algébri ques représentés dans le code des compléments à deux, caractérisé en ce qu'il comporte un inverseur à son entrée numérique recevant le bit an et un organe ayant pour fonction d'annuler la composante continue du signal analogique à sa sortie analogique. 6. Système convertisseur numérique-analogique selon la revendication 1 convenant pour convertir des nombres algébriques représentés en amplitude et signe, caractérisé en ce que les dispositifs logiques E. sont constitués chacun par une porte NON ET et les dis J positifs logiques F. sont constitués par une porte ET dont l'entrée recevant le bit an comporte un inverseur et en ce qu'il comporte à sa sortie analogique un organe ayant pour fonction d'annuler la composante continue du signal analogique. 7. Système convertisseur numérique-analogique selon la revendication 1 convenant pour convertir des nombres algébriques représentés en amplitude et signe, caractérisé en ce que les dispositifs logiques Fj sont constitués chacun par une porte ET, les dispositifs logiques E. sont constitués chacun par une porte OU dont l'entrée recevant le bit d'ordre j considéré a. comporte un inverseur et en ce J qu'il comporte en sortie analogique des moyens de filtrage, un orga- ne ayant pour fonction d'annuler la composante continue du signal analogique suivi d'un amplificateur inverseur de gain 1. 8. Dispositif faisant application du système convertisseur numérique-analogique selon l'une des revendications 1 à 7, caractérisé en ce que ledit dispositif est un convertisseur analogique-numérique du type dit "à approximations successives", utilisant comme décodeur ledit système convertisseur numérique-analogique.