Brevet FR2372511A1 — publié le 19780623

L invention concerne un procédé de fabrication de composants semiconducteurs de type "planaire" et s'applique particuli#-rement au cas ou ces composants comportent un émetteur de petites dimensions. Ces composants sont commercialisés largement depuis de nombreuses années ; les procédés tecbnologiçues mis en oeuvre au cours de leur gaFricaticn sont devenus classiques. Toutefois ces procédés technologiques con#portent une limitation pour l'obtention de transistors fonctionnant à des frCcuences de plus en plus élevées.Cette limitation est liée à la nécessité d'abaisser l'épaisseur de la base à quelques dixièmes de microns et de réaliser sur la base des couches d'émetteur et de contact de base de très petites dirensios, sous la forme par exemple de doigts larges de un micron et de un micron séparés par des intervalles de 1,5 microns, ces couches devant présenter un fort dopage. Ces couches d'émetteur et de contact de base sont formées par diffusion à travers des fenêtres préalablement percées dans une couche de protection isolante. Pour permettre d'obtenir de tràs petites dimensions de ces couches et des intervalles qui les séparent on utilise le principe de l'1,autoalignement", c' est-à-dire que, malgré les différences des traitements qui permettent la formation de ces deux sortes de couches, on perce en une seule et même étape à l'aide d'un seul et m#r'e masque, les fenêtres à travers lesquelles ces deux sortes de couches seront ultérieurement formées. Ceci évite le risque d'une erreur sur les distances qui doivent séparer ces fen?tres. Les deux sortes de couches sont ensuite formées au cours d'étapes successives qui doivent comporter chacune un chauffage permettant la diffusion par exemple de bore dans le cas ou l'on veut obtenir une couche P et d'arsenic quand il s'agit d'une couche N. Ces chauffages ont une action nuisible sur la couche de base car ils provoquent une migration des impuretés de dopage que cette couche contient. Ceci empêche de conserver à cette couche la finesse souhaitable. On pourrait conserver une couche de base un peu plus fine en diminuant un peu la température utilisée pour le dopage au kore mais il en résulterait une mauvaise qualité notamment de la couche de contact de base dopée au bore. La présente invention a pour but la définition d'un procédé de fabri- cation de composants semiconducteurs de type planaire permettant de réaliser de bonnes couches d'émetteur et de contact de hase séparées par des intervalles tres petits tout en conservant une faible épaisseur de la couche de base. Elle a pour objet un procédé de fabrication de composants semiconduc- teurs de type planaire comportant les étapes suivantes - réalisation d'une plaquette comportant sur sa face supérieure une couche de silicium monocristallin, - dopage ae cette couche par diffusion à partir de sa surface pour former en surface une couche de base, - formation d'une couche de protection sur cette couche de base, - ouverture simultanée dans cette couche de protection d'au moins une fenêtre pour dopage au bore et d'au moins une fenêtre pour dopage à l'arsenic, - dopage de la couche de base à l'aide de bore à travers la fenêtre pour dopage au bore et à l'aide d'arsenic à travers la fenêtre pour dopage à l'arsenic de manière à réaliser une couche à fort dopage P sous la fenêtre pour dopage au bore et une couche à fort dopage N sous la fenêtre pour dopage à l'arsenic, - formation dans lesdites fenêtres d'un contact métallique sur la couche à fort dopage P et d'un contact métallique sur la couche à fort dopage N, - réalisation d'au moins un autre contact métallique pour assurer la connexion électrique de ladite couche de silicium monocristallin, caractérisé par le fait que ladite étape de dopage de la couche de base pour former une couche à fort dopage P et une couche à fort dopage N comporte ellenême les étapes suivantes - dépôt d'une couche isolante dopée à l'arsenic sur la couche de protection, - élimination de cette couche isolante dopée sur la fenêtre pour dopage au bore en la laissant subsister sur la fenêtre pour dopage à l'arsenic, - chauffage de la plaquette dans une atmosphère contenant du bore de manière à réaliser simultanément la couche à fort dopage P à l'aide du bore contenu dans cette atmosphère, et la couche à fort dopage N à l'aide de l'arsenic contenu dans la couche isolante dopée, - élimination de la couche isolante dopée. A l'aide des figures schématiques 1 à 10, ci-jointes, on va décrire ci-après à titre non limitatif un mode de mise en oeuvre de l'invention. Les éléments qui se correspondent sur plusieurs de ces figures y sont désignés par les mêmes signes de référence. Ces figures représentent des vues en coupe d'une plaquette semiconductrice à la suite des étapes successives de sa fabrication. Les figures 1 à 7 correspondent à un procédé de fabrication de l'art antérieur. Les figures 1, 2, 3, 8, 9 et 10 correspondent au procédé selon l'invention. Dans la description les concentrations de dcpages seront indiquées en nombre d'atomes par centimètre cube. L'utilisation du principe de l'autoalignement des contacts de base et des émetteurs a été facilitée et s'est donc généralisée grâce à ltemploi d'une couche de nitrure de silicium (Si3N4) pour former la couche de protection. La mise en oeuvre de ce principe pour la fabrication d'une structure de transistor bipolaire va être rappelé à l'aide des figures 1 à 7 On part d'une plaquette de silicium monocristallin 1 à fort dopage de type N (2,5 x 10 puissance 18), épaisse de 180 à 220 microns, et d'un diamètre de 40 à 50 mm. On effectue sur la face supérieure de cette plaquette un dépôt épitaxial de silicium pour former une couche de collecteur 2 également de type N (dopage 2,5 à 3,5 x 10 puissance 15) épaisse de 3 à 5 microns.Sur cette couche de collecteur on forme une couche d'oxyde de silicium 3 dans laquelle on ouvre par photogravure une large fenêtre (par exemple rectangulaire) de 30 microns dans le plan des figures et de 25 dans la direction perpendiculaire). Une diffusion d'impuretés de type P (bore) à travers cette fenêtre permet de réaliser une couche de base 4 qui, dans le cas d'un transistor "microonde" doit être très fine. Son épaisseur est par exemple à ce stade comprise entre 0,1 et 0,5 microns avec une concentration de dopage superficielle de 1,5 x 10 puissance 19. Le résultat de ces diverses opérations est représenté sur la figure 1. On effectue ensuite des dépôts en phase vapeur pour former, sur la couche de base 3, d'abord une couche d'oxyde de silicium 5, très fine (environ 200 angstroems) qui est destinée à assurer la conservation d'un bon état cristallin de la surface du silicium, mais qui peut parfois être omise. On forme ensuite une couche de protection épaisse 6 constituée de nitrure de silicium (1000 à 2000 angstroems).-Sur cette couche de protection on dépose une couche d'oxyde 7 (500 à 1000 angstroems) qui ne sert que si l'on doit effectuer ultérieurement une gravure chimique de la couche de nitrure 6. Dans le cas d'une gravure dans un plasma de fréon cette couche 7 nta apas de raison d'être. La figure 3 représente la plaquette après une photogravure simultanée (à partir d'un même masque photographique) de fenêtres de contacts de base 8 et de fenêtres d'émetteur 9 dans les couches 5, 6 et 7. Le reste de la couche d'oxyde 7 peut alors être éliminé. Ces fenêtres forment par exemple une structure interdigitée avec 6 doigts de contacts de base larges de 1 micron dans le plan de la figure et longs de 22 dans le sens perpendiculaire. Entre ces doigts de contacts de base sont disposés 5 doigts d'émetteur larges de 1 micron, et de même longueur. Des intervalles de 1,5 microns subsistent entre ces deux types de doigts. Pour simplifier le dessin on a représenté seulement sur les figures un doigt d'émetteur entre deux doigts de contacts de base. Une couche d'oxyde de silicium 10 est alors déposée sur toute la surface (en phase vapeur) et une photogravure de cette couche d'oxyde est faite de manière à dégager uniquement les fenêtres de contacts de base 8. Le résultat est représenté sur la figure 4. Un avantage du principe de l'autoalignement est que cette dernière photogravure ne nécessite pas une grande précision d'alignement par rapport aux ouvertures précédentes, la couche de nitrure 6 déjà gravée définissant la localisation des impuretés. Une diffusion de surdopage des contacts de la base 11 est alors effectuée à l'aide de bore de manière à donner à ces contacts le type P+. Cette diffusion est suivie d'une légère oxydation thermique qui forme une couche d'oxyde 12 et d'une nouvelle opération de photogravure, pour dégager la fenêtre d'émetteur 9 (figure 5). On continue la fabrication du transistor, en réalisant l'émetteur 14 soit par une diffusion d'arsenic en ampoule scellée, soit par une diffusion d'arsenic à partir d'une couche de verre dopée 13 qui est représentée à la figure 6. Pour assurer la connexion électrique de la base 4 et de l'émetteur 14 à l'aide de couches métalliques plusieurs solutions peuvent etre appliquées. La plus simple consiste à attaquer d'abord chimiquement tout l'oxyde à l'aplomb de la base à l'aide d'une solution qui n'attaque pas le nitrure de silicium. Dans le cas, assez fréquent ou la formation d'une couche de siliciure de platine s'avère nécessaire sur les contacts de base 11 pour assurer une faible résistance de contact, le processus est légèrement plus compliqué : on enlève oxyde au-dessus des contacts de base à l'aide du masque utilisé pour arriver à la situation représentée à la figure 4. On dépose ensuite du platine, puis on forme une couche de siliciure de platine 16 par chauffage. On réalise enfin des dépits métalliques de titane 18, de platine 20 et d'or 22, et on effectue une photogravure de ces dépôts pour séparer les contacts métalliques de base de ceux d'émetteur. Le résultat est représenté sur la figure 7. Une couche métallique non représentée est déposée sur la face inférieure de la plaquette pour assurer la connexion électrique du collecteur. Le procédé connu qui vient d'être décrit présente les inconvénients suivants : 10) La réalisation du transistor nécessite de nombreuses opérations de photogravure : 5 dans le cas où on ne veut pas former de siliciure de platine, Si Pt, sur les contacts de base, 6 dans le cas inverse. 20) La base 4 devant rester fine il faut choisir une température et une durée faibles pour la diffusion de bore qui permet de réaliser les contacts de base 11. il en résulte que ces contacts sont insuffisamment dopés, d'autant moins dopés d'ailleurs qu'une croissance d'oxyde thermique 12 consommatrice d'impuretés de dopage est nécessaire ensuite au-dessus de ces contacts. Le procédé selon l'invention comporte au début les memes étapes que sur le procédé connu qui vient d'être décrit. Ces étapes aboutissent à une plaquette semiconductrice telle que déjà décrite et représentée sur la figure 3. Sur cette plaquette on conserve alors la couche d'oxyde de silicium 7 qui a été déposée sur la couche de protection 6 en nitrure de silicium. On effectue ensuite, comme dans le procédé connu déjà décrit, une photogravure permettant d'ouvrir simultanément les fenêtres de contact de base 8 et d'émetteur 9. Une couche de verre 10' dopé à l'arsenic est alors déposée sur la plaquette, la température restant suffisamment faible pour éviter toute diffusion de l'arsenic dans le silicium.Une photogravure de cette couche ne la laisse subsister que sur les fenêtres d'émetteur 9, les fenêtres de contacts de base 8 étant donc ouvertes. Le résultat de ces opérations est représenté sur la figure 8. On réalise alors une opération de chauffage de la plaquette dans un four et dans une atmosphère gazeuse permettant de réaliser un dopage au bore dans les conditions classiquement utilisées pour un tel dopage. Ces conditions notamment de température et de durée, sont aussi celles qui permettent un transfert de l'arsenic contenu dans la couche 10' vers le silicium. il en résulte la formation simultanée de couches d'émetteur 12' et de couches de contacts de base 13', comme représenté sur la figure 9. On effectue ensuite un lavage léger permettant d'éliminer une couche très fine d'oxyde non représentée (qui s'est formée sur les contacts de base 13') tout en conservant la couche de verre à l'arsenic 10'. On dépose alors une couche de platine et on effectue un traitement thermique pour former une couche de siliciure de platine 16 facilitant la connexion électrique de ces contacts. Pendant cette formation les émetteurs 12' qui sont suffisamment dopés pour permettre ultérieurement une bonne connexion électrique, ne risquent pas d'être altérés par le siliciure de platine car ils sont protégés par la couche de verre à l'arsenic 10'. La formation de siliciure de platine peut cependant parfois n'être pas nécessaire. On élimine ensuite la couche de verre 10' et on effectue des dépôts de couches de molybdène 30 et d'or 22' pour former des contacts métalliques, de base et d'émetteur. On aboutit ainsi à la plaquette représentée sur la figure 10. Le procédé selon l'invention conserve les avantages du principe d'autoalignement et présente les avantages supplémentaires suivants 1 ) Il comporte seulement quatre opérations de photogravure au lieu de cinq dans le procédé connu si on ne forme pas de siliciure de platine sur les contacts de base. Si on forme ce siliciure il comporte encore quatre telles opérations au lieu de six dans le procédé connu. Ceci est du au fait que la couche de verre dopée 10', qui remplace la couche non dopée 10, assure à elle seule sur l'émetteur une ou deux opérations de protection (contre le dopage au bore et éventuellement contre la formation de siliciure de platine), et l'opération de dopage. 20) Le dopage des contacts de base est réalisé dans de bonnes conditions de température et de durée, sans crainte d'augmenter l'épaisseur de la base, car cette opération de dopage est faite en meme temps que celle de dopage de l'émetteur qui doit de toute manière être effectuée dans ces conditions. il y a un épaississement inévitable de la base pendant le dopage de l'émetteur, mais il n'y a plus d'épaississement supplémentaire de cette base pendant l'opération de dopage des contacts de base. Bien entendu le procédé selon l'invention peut aussi bien être appliqué pour la fabrication d'un transistor PNP. Dans ce cas ce sont les contacts de base qui seront dopés à l'arsenic et l'émetteur qui sera dopé au bore. Dans le cas précédent décrit d'un transistor NPN comportant du siliciure de platine, les conditions de réalisation de diverses opérations vont être précisées ci-après à titre d'exemple - oxydation initiale pour former la couche 3 épaisse de 5000 angstroems température 11500C durées : 5 minutes en atmosphère d'oxygène sec 30 " " " " " " humide 5 " " " " " " sec - ouverture de la fenêtre de base par photogravure à l'aide d'une solution d'attaque agissant pendant 3 minutes et constituée d'acide fluorhydrique tamponné appelé."BHF" (d'après l'anglais "buffer HF").Cette solution a la composition suivante 84 cm3 d'acide fluorhydrique FH à 50 % 504 cm3 d'eau 339 g de fluorure d'ammonium NH4F - formation de la base 4 par dopage comportant d'abord le dépôt de bore température 870 0C durées : 5 minutes en atmosphère inerte tr contenant du bromure de bore BBr3 sous une concentration de 0,02 t. Cette opération est suivie d'un lavage au BHF pendant cinq secondes, puis de la diffusion du bore à 8500C en atmosphère d'oxygène sec pendant 15 minutes - formation de la couche d'oxyde 5, épaisse de 200 angstroems. Durées 30 minutes, à 8000C en atmosphère d'oxygène sec. - Dépot de la couche de protection 6 formée de nitrure de silicium et épaisse de 800 angstroems selon le procédé connu dit CVD (chemical vapor deposition) à 750pu. - Dépôt de la couche d'oxyde 7 épaisse de 1500 angstroems à 4000C à partir de silane Si H4. Cette opération est suivie d'un recuit de cette couche à 8000C pendant 15 minutes en atmosphère d'oxygène sec. Cette couche est destinée à permettre la photogravure ultérieure de la couche de ptotection 6. - Photogravure de la couche 6 pour ouvrir simultanément les fenêtres d'émetteur 9 et de contacts de base 8. On dépose d'abord une laque photorésistante su la couche 7. On irradie cette laque à travers un masque. On lave les parties non irradiées. On ouvre les fenêtres 8 et 9 dans la couche 7 à l'aide d'une solution de BHF pendant 55 s. à une température de 400C. On élimine la laque subsistante. On attaque le nitrure de silicium par l'acide orthophosphorique H3 P04 (en solution à 85 % dans l'eau) à 800C pendant 10 à 15 minutes. Enfin on rince. - Dépôt de la couche 10' de verre dopé à l'arsenic épaisse de 0,25 micron et contenant environ 40 % d'arsenic en poids. Le dépôt se fait à 4000C il comporte 3 minutes de préchauffage en atmosphère inerte, 4, 5 minutes de dépôt de verre dopé et 1 minute de dépôt de verre non dopé. Le dépôt de verre dopé se fait dans une atmosphère contenant en volume 0,09 % de silane Si 114 0,87 % d'oxygène 02 et 0,04 % de vapeur de trichlorure d'arsenic As Cl3. Pour le dépôt de verre non dopé le trichlorure d'arsenicest supprimé. Ces dépôts sont suivis d'un recuit du verre à 8000C pendant 15 minutes en atmosphère d'oxygène sec. - L'élimination de la couche 10' sur les fenêtres de contacts de base se fait à l'aide d'une solution de BHF à 400C pendant 20 à 40 s. - Le dopage simultané des contacts de base 13' à l'aide de bore et des émetteurs 12' à l'aide de l'arsenic contenu dans la couche 10' se fait à 9800C dans une atmosphère d'oxygène sec pendant 4 minutes et contenant, en volume, toujours à la pression atmosphérique, pendant 5 minutes 4,22 % d'oxygène 02 95,76 % d'azote N2 0,02 % de bromure de bore BBr3. - Après lavage léger on forme du siliciure de platine en déposant d'abord une couche de 200 angstroems de platine par pulvérisation cathodique (sputtering) puis en formant le siliciure par chauffage à 5000C pendant 30 minutes en atmosphère d'azote. Le lavage du platine excédentaire se fait à l'aide d'eau régale (C1H + N0311). - La couche de verre dopé 10' est éliminée par lavage par une solution de BHF pendant 30 à 60 s. à 400C. - Les contacts métalliques sont réalisés par pulvérisation cathodique de molybdène sur 1000 angstroems pour la couche 30 et d'or sur 3000 angstroem pour la couche 22'. REVENDICATIONS 1/ Procédé de fabrication de composants semiconducteurs de type planaire comportant les étapes suivantes - réalisation d'une plaquette (1) comportant sur sa face supérieure une couche de silicium monocristallin (2), - dopage de cette couche (2) par diffusion à partir de sa surface pour former en surface une couche de base (4), - formation d'une couche de protection (6) sur cette couche de base (4), - ouverture simultanée dans cette couche de protection d'au moins une fenêtre pour dopage au bore (8) et d'au moins une fenêtre pour dopage à l'arsenic (9) - dopage de la couche de base à l'aide de bore à travers la fenetre pour dopage au bore et à l'aide d'arsenic à travers la fenêtre pour dopage à l'arsenic de manière à réaliser une couche à fort dopage P (13t) sous la fenêtre pour dopage au bore et une couche à fort dopage N (12') sous la fenêtre pour dopage à l'arsenic, - formation dans lesdites fenêtres d'un contact métallique sur la couche à fort dopage P et d'un contact métallique sur la couche à fort dopage N, - réalisation d'au moins un autre contact métallique pour assurer la connexion électrique de ladite couche de silicium monocristallin, caractérisé par le fait que ladite étape de dopage de la couche de base pour former une couche à fort dopage P (13') et une couche à fort dopage N( 12') comporte ellemême les étapes suivantes - dépot d'une couche isolante (10') dopée à l'arsenic sur la couche de protection, - élimination de cette couche isolante dopée (10') sur la fenêtre pour dopage au bore (8) en la laissant subsister sur la fenêtre pour dopage à l'arsenic (9), - chauffage de la plaquette dans une atmosphère contenant du bore de manière à réaliser simultanément la couche à fort dopage P (13') à l'aide du bore contenu dans cette atmosphère, et la couche à fort dopage N (12') à l'aide de l'arsenic contenu dans #la couche isolante dopée (10'), - élimination de la couche isolante dopée (10'). 2/ Procédé selon la revendication 1, caractérisé par le fait que la couche de protection (6) est constituée de nitrure de silicium. 3/ Procédé selon la revendication 1, caractérisé par le fait que la couche isolante dopée (10') est constituée d'un verre de silice contenant un composé d'arsenic avec une proportion d'arsenic comprise entre 30 et 50 % en poids. 4/ Procédé selon la revendication 3, caractérisé par le fait que ladite étape de chauffage de la plaquette dans une atmosphère contenant du bore est effectuée à une pression atmosphérique et à une température comprise entre 9000C et 10500C et comporte les étapes suivantes - chauffage en atmosphère d'oxygène pendant un temps compris entre 3 et 5 minutes, - chauffage pendant un temps compris entre 4 et 6 minutes dans une atmosphère comprenant les proportions suivantes en volume de 92 à 98 % d'azote (N2), de 2 2 à 6 % d'oxygène (02), et de 0,01 à 0,03 % de tribromure de bore (BBr3). 5/ Procédé selon la revendication 1, caractérisé par le fait que ladite couche de silicium monocristallin (2) est une couche de collecteur de type N, ladite couche de base est de type P, ladite couche à fort dopage de type P est une couche de contact de base permettant la connexion électrique de la base, et ladite couche à fort dopage de type N est une couche d'émetteur.