Brevet FR2389177A1 — publié le 19781124

La présente invention est relative à une carte électronique dtinter- section permettant d'accélérer les opérations de recherche dtintersection de lignes et de volumes dans un plan. Dans le domaine de la conception assistée par ordinateur, on utilise couramment un tube à faisceau cathodique à mémoire bistable ayant un écran que lton appelle le terminal graphique, piloté par un ordinateur et qui requiert ordinairement l'assistance d'un système de reprographie qui explore par balayage l'image mémorisée sur l'écran et qui est à meme de détecter l'existence d'un trait mémorisé. Cet ensemble de moyens est encore généralement accompagné d'un générateur de vecteurs. Dans le logiciel graphique nécessaire à l'exploitation d'une unité de visualisation graphique conversationnelle telle qu'elle vient d'être définie, le traitement des parties respectivement visibles et cachées revêt une importance considérable, particulièrement dans le cas où l'on s'intéresse à la visualisation des objets dans l'espace et à l'intersection dtune droite avec un volume ou simplement avec une courbe. L'unité d'affichage qui est le terminal graphique, c' est-à-dire l'écran du tube faisceau cathodique, ne permettant d'utiliser que des représentations planes, en X et Y, le traitement des parties cachées se ramène à la détection des intersections de segments dans un plan. Le calcul des intersections peut se faire par logiciel. Mais dans ce cas, il nécessite ltassistance d'un ordinateur à mémoire de porte capacité et le temps consacré à la recherche est considérable si le nombre de segments représentés sur l'écran est important, car la recherche des intersections des segments se fait deux à deux et on montre que le temps consacré à cette recherche par logiciel croît comme le carré du nombre de points définissant les segments. La présente invention permet d'éviter ces inconvénients grâce à la conception d'une carte électronique d'intersectionmodifiant le matériel, c'est-àdire l'ensemble des éléments physiques employés pour le traitement de l'information, simplifiant le logiciel et permettant la détection des intersections de segments dans le plan afin d'accélérer, entre autres, -le traitement des parties cachées. Suivant 11 invention, la carte électronique d'intersection qui est destinée à fonctionner en combinaison avec un tube à faisceau cathodique à mémoire bistable présentant toutes les caractéristiques nécessaires à un fonctionnement avec un appareil de reprographie et un générateur de vecteurs, avec un bus de données bidirectionnel, un bus de controle et une horloge générale, est caractérisée en ce qu'elle comprend : un décodeur de caractère- permettant l'armement et la validation de ladite carte dtintersection, connecté par sa sortie, d'une part, à un circuit de mise en régime de lecture du tube à faisceau cathodique, d'autre part, à un circuit de temporisation, enfin à un circuit logique de commande de conversion analogique-numérique (con) et de transmission des coordonnées d'intersection ; en ce que ce circuit de temporisation est connecté par sa sortie, d'une part, à un générateur de signaux dtinterrogation relié par sa sortie au circuit de haute tension et de commande des caractéritiques du faisceau cathodique du tube ainsi qu'à un détecteur de point d'intersection relié par sa sortie audit circuit logique de commande de CAN et de transmission des coordonnées d'intersection, d'autre part, à un générateur d'horloge pilotant par sa sortie un générateur de vecteur, et un circuit de GAN, de sélection de voie x ou Y et de sélection de poids fort ou faible, interconnecté dans les deux sens avec le circuit logique de commande de CAN et de transmission des coordon nées d'intersection qui est-connecté par ses entrées,d'une part, aux amplifica- teurs de déflexion du tube à faisceau cathodique, d'autre part, à deux sorties du générateur de vecteurs pour en recevoir les informations X analog.et Y analog. D'autres caractéristiques ressortiront de la description qui va suivre et qui n'est donnée qu'à titre d'exemple. A cet effet, on se reportera aux dessins joints dans lesquels - la figure 1 est une représentation synoptique de la carte intersection suivant les principes de l'invention au milieu des autres composants nécessaires à son utilisation - la figure 2 est une représentation de 11 écran de visualisation en mode de fonctionnement classique avec reprographie - la figure 3 est une représentation de l'écran de visualisation fonctionnant en combinaison avec la carte électronique d'intersection suivant 11 invention - la figure 4 est une représentation détaillée d'un mode de réalisation du cir cuit de conversion analogique-numérique multiplexé suivant la figure 1 - la figure 5 est une représentation détaillée d'un mode de réalisation du déco deur de caractère d'armement et de validation de la carte électronique dtin- tersection suivant l'invention - la figure 6 représente le chronogramme des principaux signaux apparaissant dans le circuit de la figure 5 - la figure 7 est une représentation détaillée d'un mode de réalisation des circuits de temporisation, de détection d'intersection et de génération des signaux d'interrogation suivant la figure 1 - la figure 8 est une représentation détaillée d'un mode de réalisation du cir cuit logique de commande de la conversion et de la transmission des coordon nées d'intersection intervenant dans la figure 1 - la figure 9 représente le chronogramme des principaux signaux apparaissant dans le circuit de la figure 8. 1es mêmes références désignent les memes éléments sur les différentes flgQres A la figure 1, la carte électronique d'intersection, suivant la présente invention, est représentée à l'intérieur d'un rectangle 19 défini par une successsion de traits interrompus et de points. Cette carte comporte un décodeur 34 de caractère permettant d'armer la carte d'intersection.Elle reçoit ce caractère par l'intermédiaire d'un bus de données 8 bidirectionnel qui relie entre eux les principaux circuits du dispositif, à-savoir, le calculateur qui n'a pas été représenté, une interface 7 calculateur et logique de contrôle des signaux du terminal, un générateur de vecteurs 6 et un circuit 30 de conversion analogique-numérique (CAN), de sélection de voie X ou Y et de sélection de poids fort ou faible, ce dernier circuit faisant partie de la carte électronique d'intersection.Elle reçoit également ce caractère grâce à une série de conducteurs d'entrée 35 qui la relient à un bus de contrôle général 9 qui relie également entre eux les principaux circuits du dispositif, à savoir le calculateur, l'interface 7, le générateur de vecteurs 6 et un circuit logique de commande de CAN 31 et de transmission des coordonnées dtinter- section, ce dernier circuit faisant partie de la carte électronique d'intersection.Le décodeur de caractère 34 est connecté par sa sortie 36 à un circuit de validation 38 qui à son tour est connecté par sa sortie 39 en parallèle, d'une part, au circuit logique de commande 31, d'autre part, à un circuit de temporisation 40, enfin à un circuit 24 de mise en régime de lecture qui est connecté par sa sortie 25 à un circuit 4 auxiliaire du tube 1 à faisceau cathodique, ledit circuit 4 déterminant le régime de fonctionnement du tube 1 en fonction des ordres reçus sur ses entrées. Le tube 1 est un tube-mémoire à faisceau cathodique conservant l'information affichée sur une anticathode qui est confondue avec son écran.Différents circuits classiques lui sont associés à savoir : un circuit 2 de haute-tension et de l'axe Z qui commande l1accélé- ration, 11 intensité et la focalisation du faisceau d'écriture du tube 1 ; un circuit 3 contient les amplificateurs de déviation suivant les axes X et Y qui engendrent et assurent le maintien des courants de déviation nécessaires en fonction des signaux reçus sur les conducteurs d'entrée 10 et 11 qui fournissent respectivement X analogique et Y analogique ; le circuit 4 fixe le régime de fonctionnement du tube, à savoir : écriture, lecture ou effacement de l'écran enfin, un circuit 5 est un amplificateur de signal de CIBLE pour un reprographe qui n'a pas été représenté. Le tube à mémoire i dispose d'un système de reprographie associé qui explore, par balayage, l'image qui est mémorisée derrière l'écran du tube L'amplificateur 5 engendre en 15 un signal SIGCIBLE en direction du reprographe quand des impulsions d'interrogation INPINTER parviennent en 14 au circuit 2 de haute-tension et de l'axe Z. Revenant à la carte électronique d'intersection suivant l'invention, le circuit de temporisation 40 est connecté par sa sortie, d'une part, à l'entrée d'un circuit 26 générateur de signaux d'interrogation, lequel engendre donc sur son conducteur de sortie 14 des signaux d'interrogation sous forme d'impulsions IEPINTER pour le circuit 2 de haute-tension et de l'axe Z associé au tube à faisceau cathodique. Ces signaux se substituent aux signaux d'interrogation ordinairement engendrés à partir du reprographe.D'autre part, le circuit de temporisation 40 est connecté par son conducteur de sortie à un générateur d'horloge 41 qui est connecté par son conducteur de sortie 16 au générateur de secteur~6. Le générateur d'horloge 41 est relié par ailleurs, par une seconde entrée 42 à l'horloge générale à 4,9 MHz de l'installation. Le rôle du générateur d'horloge 41 est donc, à partir de l'horloge générale de l'ins-- tallation, de constituer une horloge annexe permettant d'engendrer des impulsions à la fréquence de 2,45 lIL destinées au générateur de vecteur 6 pour fixer la vitesse de tracé des vecteurs.Ce générateur de vecteur 6 qui est nécessaire à 11 utilisation de la carte intersection suivant 11 invention, engendre des vecteurs grâce à un interpolateur linéaire câblé. Dans ce but, llordi- nateur associé lui envoie les coordonnées de l'extrémité du vecteur, lrorigine du vecteur étant fixée par les opérations précédentes et correspondant à la position actuelle du faisceau avant toute interpolation. Ce générateur 5 dispose en sortie de deux convertisseurs numérique-analogique, les signaux de ces convertisseurs, respectivement 10 et 11, allant attaquer les amplificateurs de déviation I et Y précédemment décrits du tube à faisceau électronique 1. On a indiqué, plus haut, que le circuit 5 associé au tube 1 est un amplificateur qui engendre en 15 un signal SIGCIBLE en direction du reprographe lorsqu'un trait mémorisé est rencontré sur l'écran quand des impulsions d'inter- rogation IMPINTER parviennent en 14 au circuit 2 de haute-tension et de l'ase Z. En l'absence de reprographe, les signaux 15 parviennent à un circuit détecteur de point d'intersection 28 qui fait partie de la carte électronique dtinter- section et qui est également connecté à une sortie du circuit générateur 26 de signaux d'interrogation rencontré précédemment. Ce circuit 28 détecteur de point d'intersection 28 est connecté par sa sortie 29, d'une part, à une entrée de remise à zéro des circuits 41 générateur d'horloge annexe et 26 générateur de signaux d'interrogation 14, d'autre part, à un circuit logique de commande 51. Le générateur de vecteur 6 est connecté par une sortie à une entrée 17 du circuit logique de commande 31 pour véhiculer un signal FIN de VECTEUR. Cette impulsion, active au niveau zéro, est effective lorsque le tracé d'un vecteur est terminé. Inversement, le circuit logique de commande 31 est connecté par une sortie 18 à une entrée du générateur de vecteur 6 pour véhiculer un signal ARRET INTERPOLATION qui donne l'ordre au générateur de vecteur 5 d'arrêter l'interpolation en cours et qui positionne, brusquement, en mode invisible, le faisceau cathodique du tube 1 en un point de l'écran correspondant à l'ex- trémité du vecteur que l'on était en train d'engendrer.Le circuit logique de commande 31 est connecté par une seconde sortie 43 en parallèle sur les entrées de retour à zéro du décodeur de caractère 34 et du détecteur de point dtinter- section 28. Le circuit logique de commande 31 est encore connecté par un conducteur de sortie 119 au circuit 30 de CAN, lequel à son tour est connecté au circuit logique de commande 31 par un conducteur de sortie 120.On retrouve enfin le bus de données 8 bidirectionnel dans lequel circulent les informations octet par octet entre l'ordinateur, l'interface 7, le générateur de vecteur 6, le circuit 30 de CAN et le détecteur 34 de caractère, et le bus de contrôle 9 dans lequel transitent les différents signaux d'armement en 35, de validation en 37, d'occupation en 33 et les horloges en 42 nécessaires aux échanges et à la synchronisation entre le terminal, l'ordinateur et la carte électronique de recherche d'intersection 19. Cette dernière carte électronique 19 utilise l'amplificateur 5 du signal CIBLE, normalement destiné au reprographe pour repro duire l'image mémorisée sur l'écran à l'aide du signal 15. La figure 2 représente l'écran de visualisation du tube à faisceau cathodique 1 en fonctionnement classique associé à un reprographe. On a représenté en 20 le dessin qui est mémorisé sur l'écran et qui doit être reproduit. Le signal de balayage en provenance du reprographe, qui attaque les amplificateurs de déviation en 12 et 13 à la figure 1,est représenté en 21. Ce signal d'exploration de l'écran est fixe puisqu'il est fourni par un générateur câblé dans le reprographe. La figure 3 met en valeur les avantages obtenus grâce à la présente invention en remplaçant le reprographe classique par une carte électronique d'intersection conçue suivant la présente invention. Grâce au dispositif suivant l'invention, le signal d'exploration fixe 21 est remplacé par un signal 22 qui est essentiellement variable par programmation de l'ordinateur. Dans ce but, on utilise le générateur de vecteur 6 pour commander les déviations du faisceau cathodique du tube i par les signaux transmis sur les conducteurs 10 et 11 de la figure 1. La figure d'exploration est, cette fois, composée d'une suite de vecteurs que lton peut facilement programmer. On peut, à l'aide de l'amplificatour 5 du signal CIBLE, détecter les intersections 23 entre deux figures, liune mémorisée sur l'écran en 20 et l'autre constituant la figure d'exploration 22. En fonctionnement, la carte électronique d'intersection 19 se substitue au reprographe. On trouve donc sur la carte un circuit 24 qui met le tube 1 en régime de lecture en envoyant le signal 25 LECTURE au circuit 4 de détermination du régime de fonctionnement du tube cathodique. Le circuit 26 est un générateur de signaux d'interrogation qui envoie le signal 14 IMPINTER qui agit sur la commande du faisceau cathodique. A noter que les impulsions IMPINTER qui sont appliquées au circuit 2 de haute-tension et de commande d'axe Z, sont juste suffisantes en intensité pour provoquer ltinscription des vecteurs de recherche 22 en surimpression sans effet de mémoire. On peut donc visualiser la figure d'exploration lors de la recherche des intersections 23. Le signal SICCIBLE, en provenance de l'amplificateur 5 par le conductour 15, parvient au circuit de détection 28 de point d'intersection qui fournit un signal 29 INTERSECTION lorsqu'une intersection est trouvée. La carte intersection 19, suivant ltinvention, ne se borne pas à dire stil y a ou non intersection. Suivant une des caractéristiques essentielles de l'invention, elle fournit également les coordonnées X et Y du point d2inter- section rencontré 23. Le circuit 30 de CAS transforme les valeurs analogiques de commande de déviation transmises sur les conducteurs 10 et 11, correspondant au point d'intersection trouvé, en valeurs numériques qui sont transmises à l'ordinateur par l'intermédiaire du bus de données 8. On utilise dans le circuit 30 de CAN un seul convertisseur analogique numérique, aussi ce dernier est-il multiplexé de façon à pouvoir traiter successivement la voie X et la voie Y.De plus, comme le bus de données 8 ne peut transmettre qu'un octet à la fois et comme chaque coordonnée du point dtintersection trouvé est représentée par deux octets, un octet de poids fort et un octet de poids faible, il faut aussi sélectionner les octets de poids différents Le circuit 31 assure la logique de commande du circuit 30 de CAN ainsi que celle de transmission des coordonnées du point d'intersection trouvé. En liaison avec ce circuit, on distingue des signaux de commande 119 vers le CAN 30 et les signaux 33 en liaison avec le bus de contrôle 9 qui ont pour but de valider et de synchroniser la transmission des coordonnées du point d'intersection vers l'ordinateur. Le fonctionnement du circuit logique de commande 31 est le suivant premier cas : une intersection 23 est trouvée : le signal INTERSECTION, sur le conducteur d'entrée 29, déclenche ce fonctionnement. Deuxième cas : aucune intersection n'est trouvée : c'est cette fois le signal FIN DE VECTEUR sur le conducteur 17 en provenance du générateur de vecteur 6 qui déclenche la logique 31. En effet, si aucune intersection n'est trouvée tout au long du vecteur d'exploration, on déclenche, néanmoins, lorsque ce vecteur estterminé, la transmission de quatre octets de valeur nulle qui indiquent à ltordinateur qu'il n'y a pas dtinterseetion. Lorsque le signal d'entrée 29 INTERSECTION active la logique interne du circuit 31, celui-ci engendre immédiatement par son conducteur 18 de sortie une impulsion ARMET INTERPOLATION active à zéro pour le générateur de vecteur 6. Cette impulsion, comme on l'a vu, arrête l'interpolation en cours et positionne le faisceau à l'extrémité du vecteur en cours de production. La carte d'intersection s'arme par la détection d'un caractère spécial qui est envoyé par l'ordinateur par l'intermédiaire du bus de données 8 pour le décodeur de caractère 34. La reconnaissance de ce caractère est soumise aux conditions habituelles d'échange entre ordinateur et terminal, c'est pourquoi des conducteurs 35 amènent des signaux en provenance du bus de contrôle 9. La sortie 36 du décodeur 34 est rendue active lorsque le caractère d'armement est reconnu mais cette action reste sans conséquence jusqu'à la montée du signal 37. Ce signal est rendu actif lorsque le générateur de vecteur 6 est prêt à démarrer son interpolation.La carte intersection 19 est alors validée par son circuit 38 et la sortie 39 RECHERCHE INTERSECTION de ce dernier devient active, ce qui a pour effet, dans un premier temps, de mettre en action en régime lecture par le circuit 24, le tube à faisceau cathodique 1 et de préparer à fonctionner le circuit 31 logique de commande de la carte. Les phénomènes transi tcires,provoqués par le changement de régime de fonctionnement du tube 1, obligent à insérer une temporisation 40 avant de lancer, d'une part, des impulsions d'interrogation 14 en direction du circuit 2 de haute-tension et de commande d'axe Z par l'intermédiaire du circuit 26 et, d'autre part, de piloter la génération de vecteurs par le circuit 41 et le signal d'horloge 16 pour le générateur de vecteur 6 en synchronisme avec 11 horloge générale 42 qui pilote le terminal. Dès qu1une intersection est détectée, le signal 29 provoque la remise à zéro du générateur 26 de signaux d'interrogation ainsi que du générateur de horloge 41. Le signal de sortie FIN de TRANSMISSION sur le conducteur 43 du circuit de logique de commande 31 de la carte, détecte le fait que la transmission de quatre octets vers l'ordinateur est terminée. Si une intersection a été trouvée, ce sont les coordonnées du point dtintersection qui sont transmises, tandis que si aucune intersection n'a été trouvée, ce sont quatre octets de valeur nulle qui sont transmis. Le signal, sur le conducteur 43, a pour effet de faire une remise à zéro générale de la carte intersection. A la figure 4, qui représente un mode de réalisation du circuit de conversion analogique-numérique multiplexé 30 de la figure 1, on reconnait en 10 et 11 les deux entrées analogiques X et Y qui proviennent du générateur de vecteur 6 et qui vont attaquer les amplificateurs 3 du système de déviation X et Y du tube à faisceau cathodique 1. Ces valeurs analogiques sont transmises par des amplificateurs suiveurs 44 et 45 respectivement de type LM31 O. Au moment où une intersection est détectée, le signal 29, en provenance du circuit détecteur 28 de point d'intersection, passe à un, ce qui a pour effet d'ouvrir des commutateurs analogiques 46 et 47. Les valeurs analogiques correspondant au point d'intersection sont ainsi conservées dans deux condensateurs de haute qualité 48 et 49.Les commutateurs analogiques 46 et 47 restent dans leur position ouverte jusqu'à la fin du cycle de conversion. Un signal 50, SELECTION x est à zéro, il maintient donc en position fermée un commutateur analogique 52. Par contre, un signal 51, SELECTION Y est au niveau logique un. Le commutateur analogique correspondant 53 est ouvert. En conséquence, c'est la voie X qui est sélectionnée et qui, par l'intermédiaire d'amplificateurs suiveurs 54 et 56 de type Lu310, est présentée à l'entrée 57 d'uncoconvertisseur analogique-numérique 58. Les signaux 50 et 51 qui sont fournis en sortie du circuit logique de commande 31 seront identifiés ultérieurement en relation avec la figure 8. Il en est de même pour le signal 59 que l'on rencontre à présent.La conversion peut alors démarrer et elle est rendue effective par l'apparition d'une impulsion positive sur un conducteur 59. Pendant la conversion, le convertisseur 58 active un signal CONVERSION sur un premier conducteur de sortie 60 et un signal CONVxwSIOU qui est le complément du précédent sur un second conducteur de sortie Une Unefois cette conversion terminée, qui est détectée par le front de montée du signal #, douze informations binaires représentant la valeur numérique X du point d'intersection sont disponibles sur la sortie 61 du convertisseur 58. Comme la liaison avec 11 ordinateur se fait octet par octet, par l'intermédiaire du bus de données bidirectionnel 8, il est nécessaire de transmettre en deux fois l'information numérique disponible sur la sortie 61. Dans un premier temps, on transmet l'octet de poids fort par l'intermédiaire d'un registre tampon 62 comprenant des éléments réalisés en technologie trois-états rendus passants par un signal 63 de "SELECTION DE CHIFFRES BINAIRES DE POIDS FORT" au niveau un. Ensuite, par l'intermédiaire d'un second registre tampon 64 comprenant des éléments réalisés en technologie trois-états rendus passants par un signal 65 de "SELBCTION DE CHIFFRES BINAIRES DE POIDS FAIBLE", au niveau un, on transmet l'octet de poids faible Les signaux 63 et 65 proviennent également du circuit logique de commande 31 et seront identifiés ultérieurement en relation avec la figure 8. Une fois cette transmission effectuée, les signaux 50 et 51 changeait d'état et c'est alors la valeur analogique Y du point qui qui se présente à l'entrée 57 du convertisseur 58 par l'intermédiaire des amplificateurs suiveurs 55 et 56 de type Lu310. Le cycle de conversion et de transmission de deux octets se déroule comme précédemment. La figure 5 représente le détail des circuits 34 et 38 de la figure 1 qui permettent d'armer et de valider la recherche des intersections au niveau de la carte d'intersection 19. Comme on lta vu, la recherche des intersections se fait en régime graphique, en commandant le tracé d'un vecteur d'une manière habituelle, mais la série de caractères correspondant aux coordonnées extrêmes du vecteur de recherche est précédée d1un caractère spécial destiné à armer la carte d'intersection 19.Ce caractère spécial est envoyé à la carte dtinter- section et plus précisément au détecteur de caractère 34 par l'intermédiaire de huit conducteurs en parallèle issus du bus de données 8 et identifiés à la figure 5 par les références allant de BITI à BIT 7. Au niveau du détecteur 34, ce caractère est divisé en trois parties composées respectivement de BIT 1 et llr ; de BIT 3 et BIT 4 ; de BIT 5 à BIT 7 qui vont attaquer respectivement des entrées sur des décodeurs 66, 67 et 68. La définition de ce caractère spécial est faite par pose de straps au niveau de ces décodeurs.La reconnaissance de ce caractère est soumise aux conditions habituelles d'échange entre 11 ordinateur et le terminal 7, c'est pourquoi on trouve en 69, 70 et 71 des conducteurs véhiculant des signaux en provenance du bus de contrôle 9 du terminal. Par exemple, il faut que le signal VALIDATION T (validation donnée par le terminal) véhiculé par le conducteur 69, soit à zéro ; par contre, les signaux véhiculés par les conducteurs 70 et 71 qui contrôlent les interférences possibles au niveau des données pour le terminal 7 doivent être au niveau logique un. A la mise sous tension générale du système, une bascule 73 est mise à zéro par un signal véhiculé par un conducteur 77 relié au bus de contrôle 9. Lorsque le caractère spécial a été décodé, il est transmis de la sortie du décodeur 66 à la bascule 73 par un conducteur 72 sous la forme d'une impulsion active à zéro et qui force l passage à un de la bascule 73. La sortie 36 ARME MENT de cette bascule passe à un. Cette action reste sans conséquence jusqu'à la descente d'un signal TERMINAL OCCUPE transmis par un conducteur 74 en provenance du bus de contrôle 9. Le signal 74 est actif ù zéro quand le dernier caractère de la séquence d'un vecteur a été transmis par l'ordinateur au générateur de vecteur 6 ; il indique que l'interpolateur de ce générateur de vecteurs est prêt à fonctionner. Le signal 74 transmis par une porte logique 75 à fonction OU et un inverseur logique 76 met le conducteur 39 RECHERCHE INTERSECTION au niveau logique un. En même temps, par l'intermédiaire d'un circuit 24 à collecteur ouvert, le conducteur de sortie 25 de ce dernier, LECTURE, passe à zéro. Ce signal 25 arme les circuits du terminal qui, normalement, servent au reprographe pour lire le contenu de l'écran du tube 1. Les deux sorties complémentaires 39 et 25 vont alors couvrir toute la durée de l'opération de recherche. Le signal 25 au niveau du terminal implique le signal 74 TERMINAL OCCUPE qui, au niveau de la carte 19, implique le signal 25 tant que la bascule 73 est armée. Ainsi, une boucle de maintien se forme qui maintient le signal 74 TERMINAL OCCUPE même au-delà de la terminaison du vecteur de recherche s'il le faut. La remise à zéro de la bascule 73 s'effectue lorsque la logique de commande 31 de la carte intersection 19 détecte ,comme on l'a vu par le signal de sortie 43, la fin de la transmission de quatre octets vers l'ordinateur. La bascule 73 se met à zéro au moment du deuxième front de montée du signal 43, entrée 50 SELECTION X de cette bascule étant alors au niveau logique zéro. La figure 6 représente le diagramme des temps correspondant à la séquence d'armement, de validation et de remise à zéro de la carte intersection 19 : à la ligne I, on a représenté le signal 77 correspondant à la mise sous tension de l'installation ; à la ligne 2, on trouve le signal 72 correspondant au décodage du caractère spécial ; à la ligne 3, est représenté le signal 36 correspondant à l'armement de la carte ; à la ligne 4, est représenté le signal 39 qui déclenche la recherche d'intersection ; à la ligne 5, on trouve le signal 25 de lecture ; le signal 74 de TERMINAL OCCUPE est représenté à la ligne 6 ; le signal 50 soit SELECTIONI est représenté à la ligne 7 et la ligne 8 représente le signal 43 F1 DS l FIN TRANSMISSION.De ce diagramme des temps res- sortent trois temps forts : 11 armement (A), la validation (v) et finalement la remise à zéro (RA2). A la figure 7, on a regroupé les fonctions de temporisation, de détection du point d'intersection, de génération des signaux d'interrogation vers l'axe Z du tube 1 et la génération d'horloge vers l'interpolateur du générateur de vecteurs 6. Les circuits correspondants sont désignés par les références numériques 40, 28, 26 et 41 respectivement à la figure 1. Toute la logique représentée à la figure 7 est mise en action une fois que la carte d'intersection 19 est armée et validée pour la recherche. Toutefois à la mise sous tension générale, par l'intermédiaire du signal 36 ARKEMERT qui est alors au niveau logique zéro, une bascule d'entrée 78 est prépositionnée à zéro. Une impulsion négative 79, en provenance du bus de contrôle 9, qui arrive simultanément avec le signal TERMINAL OCCUPE, désigné par 74 à la figure 5, indique que l'interpolateur du générateur de vecteurs 6 est pret à fonctionner. Cette impulsion arme la bascule 78 mais maintient à zéro par son entrée RAZ, un registre à décalage 80. Ce registre à décalage 80 offre la possibilité d'un chargement en parallèle par ses entrées A, B, C et D qui sont mises à zéro par un conducteur 81. Ce registre a été préalablement maintenu à zéro par son entrée 82 qui fixe le fonctionnement série ou parallèle dudit registre. L'impulsion 79 étant terminée, le registre 80 se met à se remplir de "uns" à la fréquence de 614 KHZ de l'horloge 84 en provenance du terminal car son entrée série 83 est au niveau un. Tant que la sortie 85 du dernier étage D du registre à décalage 80 reste au niveau zéro, la sortie 87 d'une seconde bascule 86 reste au niveau haut et une porte logique 88 à fonction ET ainsi qu'un circuit 89 à collecteur ouvert débitent sur leur sortie 16, les signaux d'horloge H en direction de l'interpolateur du générateur de vecteur 6 à la fréquence de 4,9 MHZ. Un conducteur de sortie 90, attaché au second étage B du registre à décalage 80, déclenche, sur un monostable 91, une temporisation de 300 micro secondes environ qui apparaît sur le conducteur 92 connecté à sa sortie inverseuse. Ce signal transmis par le conducteur 92 arme la seconde bascule 86 dès que la montée du signal 85 le permet. Ceci a pour effet d'arrêter l'émission du signal d'horloge H sur le conducteur 16. Un second monostable 93 qui est déclenché par l'horloge à 614 KHZ transmise par le conducteur 84, est bloqué à la fois par le signal 85 au niveau bas et par un signal actif 94 apparaissant à la sortie non inverseuse du premier monostable 91. Le second monostable 93 reste donc inactif du début à la fin de la temporisation de 300 microsecondes et meme au-delà en raison d'un circuit de retard RC disposé en 95 sur le conducteur 94 pour retarder encore la baisse du signal correspondant de cinq microsecondes environ. Ces différentes actions de temporisation correspondent aux étapes suivantes de fonctionnement du terminal Dans le générateur de vecteurs 6, des calculs préparatoires sont en cours. Ce générateur a besoin alors de l'horloge normale du terminal H à la fréquence 4,9 MHZ sur le conducteur 16. Le générateur de vecteurs 6 est pret à démarrer ltinterpolation. Toutefois, les phénomènes transitoires provoqués par le changement de régime de fonctionnement du tube 1 sous l'effet du signal 25 LECTURE ne sont pas apaisés et risquent de brouiller la reconnaissance de l'intersection. On insère donc un temps d'attente et le signal en 16 reste à zéro. Le générateur 6 démarre l'interpolation mais au ralenti car l'horloge H en 16 ne comprend qu'une impulsion de 4,9 MHZ sur deux, l'autre impulsion étant éliminée par la bascule 86 qui, par l'intermédiaire d'un inverseur logique 96, est activée par horloge 42. Les circuits analogiques se mettent en marche avec un certain retard# et le faisceau cathodique ne bouge pas tout de suite. Stinterrogation on direction de l'axe Z doit donc attendre. Le conducteur 97 connecté à la sortie inverseuse du second monostable 93 reste encore bloqué, sinon il y aurait risque de mémorisation au niveau de écran. L'interpolation est en cours. La seconde bascule monostable 93, activée par l'horloge à 614 KHZ venant par le conducteur 84,émet des impulsions d'interrogation de 700 microsecondes environ qui passent par un circuit 98 à collecteur ouvert et activent le signal 14 IMPINTER en direction du circuit 2 de contrôle d'intensité de l'axe Z. Quand un point mémorisé sur l'écran est rencontré, un écho SIOCIBLE sur le conducteur 15, en provenance de ltamplificateur 5 de signal de cible, arrive avant la fin des 700 microsecondes. Un tel écho sur le conducteur 15 active une bascule 99 qui détecte les intersections. Le signal 29 INTERSECTION sur le conducteur de sortie correspondant à la sortie inverseuse de la bascule 99 devient actif. Une fois mise à un, la bascule 99 le reste par le bouclage de sa sortie Q non inverseuse sur son entrée de remise à un. Cette bascule 99 est remise à zéro par le signal 39 RECHERCHE D'INTERSECTION, quand la transmission de quatre octets vers l'ordinateur est terminée On a vu que la détection d'une intersection déclenche le cycle de conversion analogique-numérique.Au front de montée du signal 60 CONVERSION rencontré à la figure 4, la bascule 78 est remise à zéro, ce qui a pour conté quence de remettre à zéro également le registre à décalage 80 par le conducteur 82. De ce fait, le signal d'horloge H en 16 reprend le rythme de 4,9 MHZ et l'émission des impulsions d'interrogation sur le conducteur 14 s'arrête par la remise à zéro du second monostable 93 par son conducteur 85. A la figure 8, on a regroupé la logique de commande de la conversion et de la transmission des coordonnées d'intersection qui correspond à la référence 31 à la figure 1. A la mise sous tension par l'intermédiaire du signal 39 RECHERCHE Ds TERSECTION qui est alors à zéro, une première bascule 100 est mise à un et une seconde bascule 101 est mise à zéro. A la sortie non inverseuse de cette seconde bascule 101 est attaché le conducteur 50 véhiculant le signal SELECTION X, tandis qu'à sa sortie inverseuse est attaché le conducteur 51 véhiculant le signal SELECTION Y, signaux déjà rencontrés à la figure 4 dans le CAN multiplexé 30. A l'origine, le signal 50 est à zéro et le signal 51 à un, ce qui a pour effet de sélectionner la voie I. Dès que la carte 19 est validée pour la recherche d'intersection, le signal 39 passe à un et le reste pendant toute la durée de l'opération de recherche. Dès qu'une intersection est rencontrée, le signal 29 INTERSECTION, en provenance du circuit 28 détecteur de point d'intersection, passe à un et la sortie 102 d'une porte logique 103, à fonction NON-ET, passe à zéro, ce qui permet la validation des informations binaires de poids fort sur le registre tampon à trois états 62 de la figure 4 pour le bus de données 8, par la qualification de la sortie 63 SELECTION BITS POIDS FORT au niveau un et la sortie 65 SELECTION BITS POIDS FAIBLE au niveau zéro. Si aucune intersection n'est détectée, la sortie 102 reste à un et les portes logiques de commande 104 et 105 à fonction NON-ET des registres tampons à trois états 62 et 64 ne sont pas activées.Ces registres tampons à trois états 62 et 64 restent bloqués en haute impédance et les informations binaires BIT 1 à BIT 7 restent à zéro. Au moment où une intersection est détectée, le signal 29 complémentaire du signal 29 INTERSECTION déclenche au travers d'une porte logique 106 à fonc tion NON-ET à trois entrées un top de conversion positif sur sa sortie 59 qui est destiné - au convertisseur analogique-numérique 58 de la figure 4. Ce con vertisseur 58, pendant la durée du processus de conversion, active un signal 60 CONVERSION sur une de ses sorties qui arme une bascule composée d'une porte logique 107 à fonction OU et d'ure porte logique 108 à fonction ET. Le signal complémentaire 60 CONVERSION maintient à zéro la sortie 116 d'une porte logique 109 à fonction ET à trois entrées et connectée par une de ses entrées à la sortie de la bascule 107-1C8. Lorsque la conversion est terminée, ce qui se traduit par un front de montée du signal CONVERSION sur le conducteur 60, la bascule 101 passe à un, ce qui a pour effet de mettre au niveau zéro le conducteur de sortie 51 SELECTION Y, donc d'une part, d'activer la voie Y analogique à l'entrée du circuit de la figure 4 et, d'autre part, au travers d'un circuit 118 à collecteur ouvert, de transmettre sur un conducteur 18 le signal FIN D'INTERPOLATION au générateur de vecteurs 6 afin d'arrêter l'interpolation en cours et de positionner en invisible le faisceau sur ltextrémité du vecteur de recherche. Simultanément, le front de montée du signal 60 arme une troisième bascule 110. Au front de montée suivant de horloge à 614 KHZ en 84, c'est en conséquence une quatrième bascule 111 qui s'arme à son tour en remettant la troisième 110 à zéro. Puis, elle-même redescend à zéro au top suivant de lthor- loge 84. On obtient sur un conducteur de sortie 112 connecté à la sortie inverseuse de la bascule 111 et au travers d'un circuit 113 à collecteur ouvert, un signal VALIDATION CAL sous forme d'une impulsion négative d'une durée d'une période d'horloge, soit 1,63 microseconde. Cette sortie 112 valide les données présentes sur le bus de damnées 8 pour llordinateur, en ltoccurence l'octet de poids fort de X. L'interface 7 répond au signal 112 par l'envoi d'un signal d'occupation CAL. OCCUPE à l'entrée 113 du circuit de la figure 8. Ce signal 113 se prolonge jusqu'à ce que l'ordinateur ait terminé la lecture de l'octet qui est en cours. Le front arrière du signal 115 désarme la bascule 100, ce qui a pour conséquence de sélectionner cette fois l'octet de X de faible poids en amenant au niveau un le signal SELECTION BITS POIDS FAIBLE sur le conducteur 65. Le même front arrière du signal CAL. OCCUPE arme la bascule 110 ; une deuxième impulsion négative VALIDATION CAL est élaborée sur le conducteur de sortie 112 par le même processus que celui précédemment décrit. Ce second signal 112 valide l'oc- tet de poids faible en X. Le front de montée de cette seconde impulsion négative sur le conducteur de sortie 112 déclenche cette fois un second top de conversion sur le conducteur de sortie 59 au travers d'une porte logique 114 à fonction OU d'une porte logique 115 à fonction NON-ET et de la porte logique 106 à fonction NON-ET et à trois entrées déjà rencontrées vers le convertisseur 58 de la figure 4. Le cycle de conversion de la voie Y ANALOGIQUE va donc se dérouler à son tour et comme précédemment, le front de montée du signal CONVERSION sur le conducteur 60 indique que cette conversion est terminée. Ce front de montée désarme la bascule 101 qui retrouve ainsi son état initial et notamment le signal SELECTION X sur son conducteur de sortie 50 revient au niveau zéro. Le signal CONVERSION + CAL OCCUPE parvient à l'entrée d'horloge 116 de la bascule 110 et dès que le dernier de ces deux signaux se termine, une émission de deux impulsions successives VALIDATION CAL se produit sur le conducteur de sortie 112 comme décrit ci-dessus. On transmet donc successivement les octets de poids fort et de poids faible de Y. Le front de montée du quatrième signal TÂMDATION CAL déclenche au travers de la porte logique 114 à fonction OU, le signal FIN DE TRANSMISSION sur le conducteur de sortie 43 qui provoque une remise à zéro générale des circuits de la carte 19 et qui remet notamment le tube à faisceau cathodique 1 dans son fonctionnement normal en ramenant le signal 25 LECTURE au niveau logique un. La carte intersection ne peut être réarmée que par une demande de l'ordinateur qui envoie à nouveau sur le bus de données 8 le caractère spécial dtarmement. Dans le cas où aucune intersection n'est détectée, on a vu que les registres tampons à trois états, en liaison avec le bus de données 8, restent en haute impédance : le signal sur le conducteur 102 reste au niveau logique un. Toutefois, la logique de conversion et de transmission des caractères par les signaux VALIDATION CAL en 112 et CAL OCCUPE en 113 va tourner à vide, après avoir été déclenchée par le signal 17 FIN DE VECTEUR en provenance du générateur de vecteur 6 qui indique la fin du tracé du vecteur d'exploration. Le top de conversion pour le conducteur de sortie 59 est transmis cette fois au travers d'une porte logique 117 à fonction OU et de la porte logique 106 à fonction NON-ET à trois entrées déjà rencontrée précédemment. On transmet cette fois des valeurs nulles pour les coordonnées X et Y.Comme précédemment, la transmission du signal 43 FIN DE TRANSMISSION provoque une remise à zéro générale des circuits de la carte d#intersection. La figure a qui représente le diagramme des temps relatifs a la conversion et à la transmission des coordonnées dtistersection,n1est qu'une nouvelle représentation du processus de fonctionnement des circuits de la figure 8 qui vient d'être longuement évoquée ci-dessus : sur cette figure 9, on trouve successivement : à la ligne 1, le signal dtintersection 29 qui est à zéro jusqu'à ce qu'une intersection soit trouvée, moment auquel le signal 23 passe au niveau haut ; à la ligne 2, le signal 39 de recherche d'intersection qui est à zéro jusqu'au moment où la carte 19 est armée et validée et où le signal 39 passe au niveau haut. La ligne 3 représente les variations du top de conversion 59. La ligne 4 représente le signal 60 CONVERSION.Les quatre lignes suivantes représentent les variations d'états dans le temps des quatre bascules 110, 111, 100 et 101 dans cet ordre de la figure 8. La ligne 9 représente la variation dans le temps du signal 18 FIN D'IDEERPQLATION ; les lignes 10 et 11 représentent les variations dans le temps des signaux 50 SELECTION X et 51 SELECTION Y respectivement. Les lignes 12 et 13 représentent les variations dans le temps des signaux 65 SELECTION BITS POIDS FAIBLE et 63 SELECTION BITS POIDS FORT respectivement. La ligne 14 représente le signal 43 FIN DE TRANSMISSION ; la ligne 15 représente le signal 112 VALIDATION CAL et la ligne 16 représente le signal 113 CAL OCCUPE.Sur ce dernier signal, on reconnait les quatre passages successifs du signal par la valeur zéro qui correspondent respectivement à la lecture des poids forts en X ; lecture des poids faibles en X ; lecture des poids forts en Y et finalement lecture des poids faibles en Y. L'utilisation de la carte électronique d'intersection suivant l'invention n'est pas limitée au traitement des parties cachées d'un volume. Elle permet également d'explorer la surface de l'écran du tube à faisceau cathodique 1 et de voir s'il est occupé. Par exemple, au moment de 11 édition d'un commentaire, on peut s'assurer qu'il ne va pas s'afficher sur un autre commentaire ou sur un dessin déjà mémorisé. Il doit être entendu que la description qui précède n'a été donnée qu'à titre d'exemple et qu'elle ne limite nullement le domaine de l'invention. En particulier, lorsqu'unie intersection a été trouvée, si les informations numériques en X et Y correspondant au point d'intersection sont accessibles au niveau du générateur de vecteurs 6 ou en tout autre endroit du système, il va de soi que le CAN multiplexé 30 n'a plus lieu d'exister sur la carte électronique d'intersection qui fait l'objet de l'invention. Si,dans le cas de la recherche des intersections à l'aide d'un logiciel classique, on démontre que le temps imparti à cette recherche croit comme le carré du nombre de points définissant les segments, on démontre également que grâce à la carte électronique suivant l'invention, ce temps croit seulement d'une façon linéaire et proportionnelle. REVENDICATIONS 10) Carte électronique d'intersection destinée à fonctionner en combinaison avec : un tube à faisceau cathodique à mémoire bistable équipé : d'un circuit(2)de haute-tension et de commande d'axe Z, d'un amplificateur de déviations suivant X et suivant Y(# d'un circuit (4) fixant le régime de fonctionnement du tube : écriture, lecture ou effacement et d'un ampli ficateur(5)de signal de cible pour système reprographique, un ordinateur, une interface(7) ordinateur et logique de contrôle des signaux, une horloge générale[42] un générateur de vecteurs(6) un bus de données bidirectionnel (8)et un bus de contrôlel9) caractérisée en ce qu'elle comprend : un déco deur de caractère(34, 38) permettant l'armement et la validation de ladite carte d'intersection/1 9)connecté par sa sortie d'une part,à un circuit (24)de mise en régime de lecture du tube à faisceau cathodique(9 d'autre part, à un circuit de temporisation{40) enfin, à un circuit logique(31) de commande de conversion analogique-numérique (CAN) et de transmission des coordonnées d'intersection; en ce que ledit circuit de temporisation(409 est connecté par sa sortie, d'une part, à un générateur de signaux d1inter- rogation(26)relié par sa sortie à un détecteur(28)de point d'intersection lui-même relié par sa sortie(29)audit circuit logique (31) de commande de CAN, d'autre part, à un générateur d'horloge(41)connecté par sa sortie(16) au générateur de vecteurs(6)et un circuit multiplexé(30)de CAN, de sélec tion de voie X ou Y et de sélection de poids fort ou faible, interconnecté dans les deux sens(119, 120) avec le circuit logique de commande de CAN(31). 20) Carte électronique suivant la revendication I, caractérisée en ce que son cir cuit de mise en régime de lecture(24) est connecté ##r un conducteur (25) au cir- cuit de régime de fonctionnement (4) du tube(1); en ce que le circuit générateur (26)de signaux d'interrogation est connecté par un conducteur (i 4) au circuit (2) haute-tension et de commande de l'axe Z du tube ; en ce que le circuit de détection de point d'interrogation(28)est connecté par un conducteur (i s) à 1' amplificateur (5) du signal de cible et en ce que le générateur de vecteurs16) est connecté par deux conducteurs de sortie(10, 11) en parallèle respectivement sur les amplificateurs de déviation(3)du faisceau cathodique du tube(1j suivant X et suivant Y et sur deux entrées du circuit multiplexé (30) de CAN. 30) Carte électronique suivant la revendication 1, caractérisée en ce que le géné rateur de vecteurst6)et le circuit logique(31)de commande de CAN et de trans mission des coordonnées d'intersection sont interconnectés ji 7, 18) dans les deux sens ; en ce que ledit circuit multiplexé(30)de CAN est connecté en sortie à ltordinsteur par l'intermédiaire du bus de données(8)et en ce que le conduc teur de sortie (29) allant du détecteur (28) de point d'intersection au circuit logique(31)de decommande de CAN est également connecté sur une entrée de retour à zéro des circuits générateurs d'horloge(41) et de signaux d'interrogation(26# 40) Carte électronique suivant la revendication 1, caractérisée en ce que le cir cuit logique(31)de commande de CAN, et de transmission des coordonnées dtinter- section est connecté par un de ses conducteurs de sortie(43)sur une entrée de remise à zéro du circuit (34) décodeur de caractère, du circuit de validation (38)et du circuit détecteur de point d'intersection (28) 5 ) Carte électronique suivant la revendication 1, caractérisée en ce que le cir cuit multiplexét30)de CAN, de sélection de voie X ou Y et de sélection de poids fort ou faible comporte deux voies d'entrée identiques dont l'une(10) reçoit X analogique et l'autrel11) reçoit Y analogique, chacune de ces voies comportant la connexion en série : d'un premier amplificateur suiveur(44, 45), un premier commutateur analogique (46, 47) un condensateur 48, 49) de mise en mémoire de l'information, un second amplificateur suiveur 54, un second commutateur analogique(52, 53); en ce que ces deux voies se réunissent sur une entrée com mune d'un convertisseur analcgique#numérique (58) par l'intermédiaire d'un troisième amplificateur suiveur(56)et en ce que la sortie(61j#e ce convertis seur analogique-numériquet58)se raccorde au bus de données bidirectionnel (8) par l'intermédiaire de deux registres tampons(62, 64) en parallèle, réalisés en éléments trois-états ; en ce que le fonctionnement(291du premier commutateur analogique(46, 47) est commandé à partir du circuit détecteur de point d'inter section 28 et en ce que le fonctionnement des autres éléments du circuit mal- t iplexé 30 de CAN est commandé à partir du circuit logique de commande(319 de la conversion et de la transmission des coordonnées d'intersection. 60) Carte électronique suivant la revendication 1, caractérisée en ce que le circuit d'armement (34) et de vaiidation(38)de la carte électronique comporte un ensemble de décodeurs(66, 67, 68)aptes à décoder un caractère fixé par straps et trans mis à ces décodeurs à partir du bus de données(8)par des conducteurs en paral lèle et à partir du bus de contrôle(9)par un certain nombre de conducteurs(69, 70, 71, 77, 740 permettant les échanges avec 1' ordinateur et le terminal (7) en ce que la sortie (72) de l'ensemble de décodeurs(66, 67, 68) est connectée à une entrée d'une première bascule bistable (73) qui est connectée par deux autres de ses entrées à des sorties(50, 43) du circuit logique de commande(31) et par une quatrième entrée(77)au bus de contrôle(9); en ce que la sortie Q non inver- seuse de ladite première bascule bis table est connectée au conducteur(3J véhiculant le signal d'armement, tandis que la sortie Q inverseuse de ladite bas cule t73) est connectée à une première porte îogîque(75)à fonction OU connectée par une seconde entrée(74)au bus de contrôle(9) et par sa sortie,d'une part, à un inverseur logique (76) dont la sortie (39)véhicuie le signal RECHERCHE INTFRSEC TISON, d'autre part, à un premier circuit à collecteur ouvert (24) dont le con ducteur de sortie(25)véhicule le signal LECTURE. 70) Carte électronique suivant la revendication 5, caractérisée en ce que le cir cuit de temporisation(40)comporte une seconde bascule bis table (78) et un regis tre à décalage Ç8O) dont une entrée (S/P) est connectée(82)à la sortie Q non inverseuse de ladite seconde bascule bistable(78)qui a une entrée connectée en commun avec entrée de retour à zéro dudit registre à décalage(80)au bus de contr8le(9)par l'intermédiaire d'un conducteur commun(79) tandis qu'une seconde entrée de ladite seconde bascule bistable est connectée à la sortie Q de ladite première bascule bistable(73)par le conducteur(36) véhiculant le signal d'arme- ment, et qu'une troisième entrée est connectée à une sortie(60)du convertisseur analogique-numérique (58) 80) Carte électronique suivant la revendication 6, caractérisée en ce que les en trées des différentes sections(A, B, C, Dldu registre à décalage(80)sont à la masse, en ce qu'une autre entrée dudit registre à décalage(80)est connectée (84, i 6) à la sortie de l'horloge interne(41) la carte , en ce que la sortie Qu du second étage(B) du registre à décalage est connectée à une entrée d'un premier monostable(91)et en ce que la sortie QD du quatrième étage du registre à décalage(80)est connectée (85) à l'entrée d'un second monostable 90) Carte électronique suivant la revendication 7, caractérisée en ce que la sortie QD du quatrième étagelD)du registre à décalaget80)est également connectée(8@ à une entrée d'une troisième bascule bistable( 86 connectée par une seconde entrée à la sortie inverseuse Q du premier monostabîe(9i) par sa troisième entrée à sa sortie inverseuse et par sa quatrième entrée à l'horloge général de l'installation par l'intermédiaire d'un inverseur logique(96). 100) Carte électronique suivant la revendication 8, caractérisée en ce que l'entrée du second monostable(93)est connectée à la sortie Q non inverseuse du premier monostable par l'intermédiaire d'un circuit RC de retard(95} en ce que la sortie Q non inverseuse de la seconde bascule monostabîe93) est connectée à une entrée d'une quatrième bascule bistabîe(99) dite bascule dp détection d1in- tersection qui est connectée par une seconde entrée à l'amplificateur(5) de signal de cible par le conducteurt15Jet par une troisième entrée à la sortie de l'inverseur logique(76)disposé à la sortie de la porte logique(75)à fonction OU pour véhiculer, par le conducteur(39) le signal RECHERCHE INTERSECTION, en ce que la sortie non inverseuse Q de ladite quatrième bascule bis table (99j est connectée à une entrée du circuit logique de comnande par un conductenr{29) véhiculant le signal d'intersection et en ce que sa sortie inverseuse Q est connectée, d'une part, à une de ses entrées, d'autre part, à une seconde entrée du circuit logique de commande par un conducteur 29 véhiculant l'inverse du signal précédent ; et en ce aue la sortie inverseuse Q du second monostable (93) est connectée(97) à un inverseur logique(98) etde là au circuit haute-tension(2) et de commande de l'axe Z associé au tube à faisceau cathodique(1) pour véhi culer, parun conducteur(14) des signaux d'interrogation. 110) Carte électronique suivant la revendication10, caractérisée en ce que ladite troisième bascule bistable(86)est connectée par sa sortie inverseuse Q par un conducteur(87)à une entrée d'une porte logique(88)à fonction ET qui est con nectée par sa seconde entrée à l'horloge générale(42)de l'installation et par sa sortie à travers un inverseur logique(89)à un conducteur(16)reliant une sortie du circuitt4î) générateur de horloge interne de la carte électronique au circuit générateur de vecteurs (6) 120) Carte électronique suivant la revendication 1, caractérisée en ce que le cir cuit logique de commande de CAN comprend une cinquième bascule bis table (i 19 connectée par sa sortie non inverseuse Q à une entrée d'une sixième bascule bistable(111)connectée par une seconde entrée à l'horloge interne(16, 84)à la carte électronique ; une septième bascule bistable(1 00) et une huitième bascule bistablet1011 connectées en commun par une entrée au conducteur(39)sortant du circuit de validation (38i et véhiculant le signal RECHERCHE INTERSECTION, en ce que ladite cinquième bascule bistable(110)est connectée par une entrée au même conducteur(39); en ce que la seconde entrée de ladite cinquième bascule bistable(110)est connectée à la sortie d'une porte logique(109)à fonction ET à trois entrées qui est connectée : par une de ses entrées à la sortie inversée (60) du commutateur analogique-numérique(58)en même temps que ladite huitième bascule bistable(101)par une de ses entrées ; par sa seconde entrée à la sortie d'une bascule constituée par une porte logique(1071 à fonction OU et une porte logique(108)à fonction ET, et par sa troisième entrée à un conducteuriîî3)véhi culant un signal CAL OCCUPE transmis de l'interface(7)par le bus de contrôle ledit conducteur(113)également connecté à une entrée de ladite septième bascule bistable(100| ~30) Carte électronique suivant la revendication le, caractérisée en ce que ladite bascule constituée par une porte logique(107)à fonction OU et une porte logique t108)à fonction ET, est connectée par une première entrée à la sortie normale(60J du commutateur analogique-numérique(58) et par une seconde entrée au conducteur (39)sortant du circuit de validation(38)et véhiculant le signal RECHERCHE INTER SECTION, en ce que pour la septième (100) et la huitième(101)basculesbistables, la sortie inverseuse est connectée à une entrée ; en ce que la sortie non inver- seuse Q et la sortie inverseuse Q de ladite huitième bascule bistable(1O1 ] sont connectées respectivement par des conducteurs(50, 51) aux seconds commutateurs analogiques(52, 53) des voies respectives X analogique, Y analogique du circuit multiplexét30)de CAN, et en ce qu'un conducteur(18) véhiculant le signal de fin d'interpolation pour legénérateur de- vecteurs(6#)est connecté en dérivation sur la sortie inverseuse Q de ladite huitième bascule bistable(101) par l'intermé- diaire d'un circuit(1~8)à collecteur ouvert. 140) Carte électronique suivant la revendication 13, caractérisée par une première porte logique(103)à fonction NONE, connectée par ses entrées, d'une part, à la sortie non inverseuse de la bascule de détection d'intersection(99) d'autre part, au conducteur(39)sortant du circuit de validation(38) véhiculant le si gnal RECHERCHE INTERSECTION, et par sa sortie en parallèle sur une entrée d'une seconde porte logique(104)à fonction NON-ET et d'une troisième porte logique (105) à fonction NONE, lesdites seconde et troisième portes logiques(104, 105) à fonction NON-ET, étant connectées par leur seconde entrée respectivement à la sortie non inverseuse Q et à la sortie inverseuse Q de ladite huitième bascule bistable et par leurs sorties respectives aux entrées de commande(63, 65) des éléments à trois états des deux registres tampons (62, 64J situés à la sortie du circuit multiplexé(30)de CAN. 15 ) Carte électronique suivant la revendication 13, caractérisée en ce qu'une sortie de ladite cinquième bascule bistable(110)et la sortie inverseuse Q de ladite sixième bascule bistable(111)sont reliées à un même conducteurt112)par ltinter- médiaire d'un circuit(l13)à collecteur ouvert pour véhiculer un signal VALIDA TION CAL de validation des données de conversion présentes en sortie du conver tisseur analogique#numérique(58) sur le bus de données(8)pour l'ordinateur en ce qu'une porte logique(114)à fonction OU est connectée par ses entrées respecti vement à la sortie non inverseuse Q de ladite septième bascule bistable(1 OO)et à la sortie inverseuse Q de ladite sixième bascule bistabîe(1 1 iJ et par sa sortie(43) d'une part, véhicule un signal de remise à zéro du décodeur de carac circuit circuitde validation (38) et du détecteur de point d'intersection(28) d'autre part, est connectée comme première entrée sur une porte logique(115)à fonction ET-NON, qui est connectée par sa seconde entrée à la sortie non inver seuse Q de ladite huitième bascule bistable(1011 et par sa sortie comme première entrée sur une porte logique(106)à fonction NON-ET et à trois entrées qui est connectée par une seconde entrée à la sortie inverseuse Q de la bascule de de tection d'intersection(99)et par une troisième entrée à la sortie d'une porte logique(117)à fonction OU qui est connectée par une première entrée à une sortie (17)du générateur de vecteurs(6)pour véhiculer un signal de fin de vecteur et par une seconde entrée à la sortie d'une porte logioue à fonction NONE, connectée par une entrée à la sortie inverseuse Q de la bascule de détection d'intersection (99)et par sahseconde entrée au conducteur(39)sortant du circuit de validation(38) et véhiculant le signal RECHERCHE INTERSECTION, et en ce que ladite porte logi que fonction NON-ET et à trois entrées, est connectée par sa sortie entrée du commutateur analogique-numérique (58) pour commander le fonctionnement de ce dernier.