Brevet FR2380620A1 — publié le 19780908

La présente invention se rapporte à un dispositif à mémoire morte programmable et elle concerne plus particulièrement une mémoire à semiconducteurs et à circuits intégrés composée d'un réseau de cellules de mémoire groupées, urilisant chacune un élément unitaire de transistor. Les dispositifs à mémoire morte à semiconducteurs qui sont programmés de manière permanente au cours de leur fabrication sont bien connus. On a également largement utilisé les techniques de fusion après fabrication, dans lesquelles une impulsion électrique est utilisée pour effacer, de manière permanente et irréversible, des lignes d'interconnexion sélectionnées et fournir la programmation souhaitée d'un dispositif. On verra facilement les avantages d'une mémoire reprogrammable après sa fabrication, p rmi lesquels une plus grande souplesse d'utilisation.Des efforts ont été faits précédemment pour fabriquer un dispositif à mémoire morte reprogrammable de ce type, y compris l'utilisation de l'emmagasinage de charges dans une partie du diélectrique de la grille d'un ou de plusieurs transistors MOS (métal-oxyde-silicium) à effet de champ qui composaient la cellule de mémoire. Dans ce cas-ci, la mémorisation a été réalisée par injection et piégeage d'électrons dans des régions de diélectriques de grille disposées en sandwich, grâce à l1applica- tion appropriée de tensions de grille. On a réalisé une reprogrammation non destructive en changeant la polarité de la tension de grille de cellules présélectionnées du dispositif.Un développement plus récent dans le domaine des dispositifs à mémoires mortes reprogrammables faisait intervenir la structure dite de transistors MOS à injection à avalanche et à grille flottante. On pourra trouver des exemples de ces dispositifs dans les brevets américains nos 3 660 819 et 3 755 721. Dans ce cas-ci, une cellule de mémoire a été programmée par un transfert de charge à la grille flottante par l'injection à avalanche d'électrons à partir des jonctions source-substrat ou drainsubstrat.Cependant, les dispositifs à transistors MOS (métaloxyde-silicium) à injection par avalanche et à grille flottante conçus ou proposés à ce jour exigeaient que chaque cellule présente essentiellement une disposition planaire sur la pastille du semi-conducteur, disposition selon laquelle la région de la grille flottante était essentiellement parallèle à la surface du dispositif lui-même et s'étendait de manière classique sur des régions diffusées espacées les unes des autres. Cette disposition exigeait une surface sensiblement grande de pastille pour chaque cellule de mémoire morte programmable et, comme ces dispositifs à mémoire morte programmable utilisent normale- ment un grand nombre de cellules, la surface totale de ces dispositions antérieures était importante.La présente invention apporte une solution à ce problème en fournissant une mémoire morte reprogrammable ou une mémoire morte programmable dans laquelle la surface nécessaire à chaque cellule de mémoire est beaucoup moins grande que la surface nécessaire jusqu'à présent pour de tels dispositifs En termes généraux, la présente invention fournit un dispositif à mémoire morte à semiconducteurs reprogrammable qui comprend un ensemble de cellules unitaires de mémoire à transistors formées aux points d'intersection des lignes de mots-adresses et des lignes de bits. Dans un exemple de réalisation de la présente invention, le dispositif à mémoire est formé sur un substrat de silicium présentant une conductivité de type n, tandis qu'une couche épitaxiale de type p est déposée sur le substrat.Les lignes de bits sont des régions allongées, de type n, diffusées dans la couche de type p et elles sont parallèles et espacées les unes des autres dans une direction du dispositif. La couche de type p et les lignes de bits de type n sont recouvertes d'une couche isolante d'oxyde et une série de lignes de mots-adresses, parallèles et espacées l'une de l'autre et constituées d'un ma tériau conducteur approprie tel que du silicium polycrystallin, sont formées au-dessus de la couche d'oxyde, à angle droit avec les lignes de bits diffusées0 À chaque point du dispositif où une ligne de mots croise une ligne de bits, une cellule de mémoire est formée dans une dépression qui traverse la ligne de bits de type n diffusée et pénètre à l'intérieur du substrat de type n similaire.Cette dépression a la forme d'un V ou d'une pyramide carrée renversée et elle est formée au moyen d'une solution d'attaque anisotropique. L'utilisation de ces solutions d'attaque dans la fabrication des dispositifs semiconducteurs du type dit à rainure en V, est décrite dans le brevet américain n0 3 924 265 qui cédé au cessionnaire de la présente demande de brevet. À l'intérieur de la dépression, on forme une grille flottante constituée de silicium polycristallin et ayant la même forme en V ou forme pyramidale que la dépres sion.Cette grille est séparée, à sa partie inférieure, du matériau diffusé des lignes de bits de type n par une couche mince d'oxyde de grille. A sa partie supérieure, la grille flottante est séparée de la ligne d'adresses conductrice par une couche mince isolante similaire, telle que de l'oxyde de silicium ou une combinaison d'oxyde de silicium et de nitrure de silicium. Dam la structure mentionnée ci-dessus, pour chaque cellule, le matériau de type n contigu à la grille flottante devient le drain d'un dispositif actif à iransistors NOS (métal-oxyde-silicium) à effet de champ de type V et le matériau du substrat de type n contigu à l'extrémité inférieure de la grille flottante devient la source du dispositif à transistors NOS à effet de champ. Les données sont introduites dans la cellule par l'injection d'électrons dans l'oxyde de grille contigu à la jonction de drain et par l'attraction des électrons vers la grille flottante dont la charge a étS rendue positive par un couplage capacitif venant de la ligne de mots. Les électrons doivent avoir suffisamment d'énergie (on les appelle couramment "électrons chauds") pour dépasser la barrière de potentiel de l'oxyde de grille. Un potentiel fixe pré sélectionné appliqué à la ligne de mots est supposé appliquer une partie de cette tension à la grille flottante, ce qui suffit à attirer la charge de programmation venant de la ligne de bits à avalanche. Ainsi, il se produit un décalage de la tension de base dans la grille flottante. Sans une sélection de la ligne de mots, c'est-à-dire lorsque la ligne de mots reste au potentiel zéro, la grille flottante reste au potentiel zéro et, par conséquent, elle n'attirera pas les charges. Après l'injection de la charge négative dans la grille flottante, la ligne de mots est ramenée au potentiel zéro et la grille flottante revient à un potentiel négatif en fonction de la quantité d'électrons recueillis. Pendant le cycle de lecture, le fonctionnement à une tension fixe inférieure appliquée à la ligne de mots, introduit un faible décalage de tension dans la grille flottante. Si l'on suppose que la grille a été chargée suffisamment négativement pendant la programmation, le transistor de la cellule de mémoire restera non conducteur (sa tension de seuil étant supérieure à la tension de la grille flottante) et la sortie restera à la tension d'alimentation VDD. Si la grille flottante n'est pas chargée négativement, sa tension sera décalée par la ligne de mots-adresses vers une tension qui surfit à faire passer le transistor à la fermeture. On peut fabriquer un dispositif à mémoire morte programmable qui fonctionne comme on l'a indiqué ci-dessus, par un procédé suivant la présente invention, qui comprend certains des principes connus des dispositifs à transistors NOS (mOtal-oxyde-sili- cium) de type V, à effet de champ et à grille d'injection, exposés dans le brevet américain n0 3 924 265 qui est cédé au cessionnaire de la présente invention.Les stades du procédé qui fait l'objet de la présente invention comprennent la formation de deux couches séparées de silicium polycristallin, dont l'une est utilisée pour constituer les grilles flottantes en forme de pyra mide renversée de chaque#cellule de'mémoire et dont l'autre est utilisée pour former les lignes coad?zctrices de mots, les contacts des lignes de bits et les grilles des transistors périphériques de logique utilisés dans les circuits requis à l'extérieur du noyau de la mémoire. En outre, le procédé prévoit la fabrication d'un dispositif à mémoire ayant une densité élevée de cellules de mémoire par unité de surface, la formation de tous les éléments du dispositif étant réalisée en un minimum de stades. En résumé, un objet général de la présente invention est de fournir un dispositif perfectionné à mémoire morte reprograinia- ble. Un autre objet de la présente invention est de fournir une mémoire morte programmable à semiconducteurs dans laquelle chaque cellule de mémoire utilise une surface de pastille sensiblement égale à la surface d'intersection d'une ligne de bits et d'une ligne de mots adresses. Un autre objet de la présente invention est de fournir une mémoire morte à semiconducteurs dans laquelle chaque cellule de mémoire du dispositif utilise un élément unitaire actif qui est un transistor MOS -métal-oxyde-silicium3 à effet de champ de type V. La présente invention a encore pour objet de fournir une mémoire morte programmable à semiconducteurs qui ait un temps d'accès particulièrement court. Un autre objet de la présente invention est encore de fourmir un procédé efficace et fiable pour la fabrication des dispositifs mémoire morte programmable à semiconducteurs. La présente invention sera bien comprise à la lecture de la description suivante faite en relation directe avec les dessins ci-joints, dans lesquels - la figure I est une vue en plan partielle, à grande échelle, du noyau d'un dispositif à mémoire fabriqué suivant la présente invention - la figure 2 est une vue en coupe, à plus grande échelle, suivant le plan de coupe 2-2 de la figure 1 et montrant la structure interne du noyau de la mémoire qui fait ltobwet de la présente invention - la figure 3 est une vue en coupe analogue à la figure a suivant le plan de coupe 3-3 de la figure 1 - la figure 4 est un schéma de circuit conçu pour le dispositif à mémoire représenté à la figure 1; et - les figures 5 à 14 représentent une série de vues en coupe montrant les stades du procédé de fabrication du dispositif des figures 1 à 3. On se reportera maintenant aux dessins dont la figure 1 représente une partie, à grande échelle, du noyau de la mémoire d'un dispositif 20 à mémoire morte programmable suivant la présente invention, noyau qui prend la forme d'un circuit intégré sur une pastille ou substrat unitaire 22 en matériau semiconducteur. Les figures 2 et 3 sont des vues en coupe de cette partie du noyau et elles montrent plus en détail la structure du dispositif. Un nombre limité seulement de cellules 24 de mémoire sont illustrées à la figure 1, mais un dispositif caractéristique à mémoire morte programmable peut comporter un grand nombre de ces cellules disposées en réseau sur la pastille, à intervalles également espacés, et qui s'ajoutent aux circuits périphériques de codage et de décodage, etc.Chaque cellule de mémoire du noyau est placée à l'intérieur d'une surface de la pastille qui est déterminée par la surface d'intersection d'une ligne de mots 26 et d'une ligne de bits 28. Les lignes de mots 26 sont des circuits conducteurs formés à intervalles parallèles et espacés au voisinage de la surface du dispositif et les lignes de bits 28 sont des régions conductrices allongées qui sont orientées perpendiculairement aux lignes de mots et ensevelies au sein du dispositif. Afin de fournir aux circuits périphériques un meilleur accès aux lignes de bits ensevelies, on peut prévoir des lignes de bits de surface 30 qui sont connectées à des endroits présélectionnés au moyen de contacts conducteurs verticaux 32.La largeur réelle de toutes les lignes de bits et de toutes les lignes de mots, ainsi que ltespacement de ces lignes, peuvent être facilement choisis en fonction des règles de conception technique qui sont bien connues de l'homme de l'art. La largeur des lignes de bits, aussi bien que celle des lignes de mots, peuvent être par exemple de 8 microns environ ou moins, et l'espacement de leurs axes peut être de 14 microns environ ou moins, de sorte qu'un réseau relativement dense de cellules peut être réalisé dans le noyau de la mémoire. La figure 2 représente plus en détail une vue en coupe de deux cellules caractéristiques de mémoire programmable, formées suivant la présente invention aux surfaces d'intersection d'une ligne de mots et d'une ligne de bits. Dans exemple de réalisation représenté, le substrat 22 est un matériau de silicium doublement dopé, d'une épaisseur de 0,38 mm environ, qui a été dopé à la fois avec des dopants de type p et avec des dopants de type n. il peut être dopé, par exemple, avec un dopant de type n tel que l'antimoine, à raison de 2.1018 à 1.1019 atomes/cm3, et être également contre-dopé avec un dopant de type p tel que le bore, à raison de 3a1016 à i.io17 atomes/cm3. En variante au matériau de départ, une pastille à dopage de type n peut recevoir un dépôt préliminaire ou une implantation ionique d'un dopant de type p tel que le bore, puis être chauffée à une température appropriée pour obtenir dans lasurface avant la même densité d'atomes contre-dopants de type p que dans le matériau de silicium doublement dopé.Une couche mince 34 de matériau de conductivité de type p est disposée à travers le substrat; elle forme une couche dtinter ace entre le substrat 22 et la surface inférieure d'une couche plus épaisse de la charge d'espace ou région de glissement 36. Des lignes de bits 28 ensevelies et espacées l'une de l'autre, constituées d'un matériau ayant une conductivité de type n+, sont diffusées dans cette région 36. Une couche mince 38 de dioxyde de silicium formant un oxyde de grille qui a en coupe la forme d'un V, traverse chaque ligne de bits 28, la couche 34 de conductivité de type p et pénètre dans le substrat 22 à intervalles espacés le long de chaque ligne de bits. En fait, cette couche mince 38 a de préférence la forme d'un V dans deux directions et elle présente, par conséquent, la forme d'une pyramide carrée renversée. Une grille flottante 40, ayant en coupe la même forme de V, est constituée à la surface supérieure de la couche mince forme de V et elle peut comporter des parties périphériques 42 qui s'évasent vers l'extérieur, sensiblement parallèlement à la couche inférieure 34 de conductivité de type p. Cette grille flottante est formée d'un matériau conducteur approprié tel que du silicium polycristallin. Les parties supérieures évasées 42 de la grille se prolongent de chaque côté vers l'extérieur avec un recouvrement suffisant pour assurer une couverture complète de l'isolant 38 et elles sont séparées, au-dessus de la ligne de bits ensevelie, par une couche isolante 44 de dioxyde de silicium qui est considérablement plus épaisse que la couche d'oxyde de grille 38. Une couche mince isolante d'oxyde 46 s'étend également sur la grille flottante 40 et elle épouse sa forme générale.Ainsi, la grille 40 est entourée par les couches minces 38 et 46. Comme le montre la figure 2, une ligne de mots 26 constituée d'un matériau conducteur tel que du silicium polycristallin et présentant une largeur uniforme, se prolonge au-dessus de la couche épaisse d'oxyde 44 et au-dessus de la couche mince d'oxyde 46 recouvrant chaque grille flottante de chaque cellule de ménoire.Une couche 48 de matériau isolant tel que du dioxyde de silicium, formée par un procédé de déposition de vapeurs chimiques (vapox), recouvre les lignes de mots espacées les unes des autres. Comme le montre la figure 3, des lignes de bits de surface 30 sont prévues à intervalles espacés directement du voisinage des lignes de bits ensevelies diffusées 28 de type n+. À intervalles pré sélectionnés, on prévoit un contact conducteur vertical 32 qui interconnecte une ligne de bits de surface 30 avec sa ligne de bits ensevelie. Ces contacts sont formés aux endroits requis pour assurer une bonne continuité électrique aux emplacements présélectionnés entre les cellules de mémoire d'un dispositif caractéristique. En se reportant à la figure4, on pourra comprendre facilement le fonctionnement d'un dispositif 20 à mémoire morte programmable qui comprend un grand nombre de cellules unitaires 24 à transistor, utilisant chacune une grille flottante 40 comme on l'a décrit. Dans le dispositif 20, le substrat 22 joue le rôle de source ou base commune tandis que les lignes de bits 28 diffusées ou ensevelies de type n+ forment le drain d'un transistor NOS (métal-oxyde-silicium) de type V à chaque cellule de mémoire, en combinaison avec sa grille flottante 40 de forme pyramidale en V qui pénètre, au-dessss de la couche mince 38 d'oxyde de grille ayant une capacité C1, dans la source que constitue le substrat.La grille fllostwte sert à emmagasiner la charge du 3Ew3eogramme et la ligne conductrice de mots 26 est connectée par l'intermédiaire de la capacité a2 de la couche mince supérieure d'oxyde 46. Les lignes de bits sont connectées de la manière habituelle à des amplificateurs de lecture appropriés et à une source de tension fixe VDD par l'intermédiaire de réseaux de pQ- larisation appropriés représentés par les résistances 47. Les données sont introduites dans une cellule lorsqu'une tension, par exemple de 24 V, est appliquée à une ligne de mots sélectionnés 26, tandis qu'une ligne de bits associée est polarités à une tension inférieure, par exemple de 20 V.Lorsque ces conditions sont réalisées, des électrons chauds sont injectés dans l'oxyde de grille au voisinage de la jonction drain d'une cellule 24 et ils sont attirés vers la grille flottante 40 de la cellule qui a été chargée positivement par le couplage capacitif venant de la ligne de mots. Les électrons doivent avoir suffisamment d'énergie pour dépasser la barrière de potentiel de l'oxyde de grille 38. Sans une sélection de la ligne de mots, c 'est-à-dire lorsque la ligne de mots reste au potentiel zéro, la grille flottante de la cellule reste au voisinage du potentiel zéro et, par conséquent, elle n'attirera pas les charges. Après l'injection de la charge négative dans la grille flottante, la ligne de mots est ramenée au voisinage du potentiel zéro et la grille flottante revient & BR Pendant le cycle de lecture, en supposant un fonctionnement aux environs de 5 V, la ligne de mots introduit par exemple un dOca- lage de 3 V dans la grille flottante.Si la grille était chargée à une valeur plus négative que la valeur de -3V, le transistor resterait non conducteur et la sortie demeurerait à la tension VDD. Si la grille flottante n'était pas chargée négativement, sa tension serait de +3 V, ce qui est suffisant pour faire passer le transistor à la fermeture, sa tension de seuil VT, étant supposée = 1 V, et la sortie est au voisinage de la masse. Â la figure 4, les effets d'une cellule activée ou programmée sont désignés par Â et les cellules voisines sont désignées par B et C. Si on suppose que C2 = 2 C1, que VDD = 5 V et que l'injection d'électrons chauds a lieu au drain du transistor NOS de type V lorsque VG = 15 V et VD = 20 V, les effets sur ces diverses cellules seraient sensiblement les suivants pendant les opérations d'enregistrement et de lecture OPERÂTION Vwa VWB v s31 32 VGA VGB VGC ENREGISGREMENT "1" dans la cellule A STÂT INITIAL O O 0 O 0 O O SELECTION DE NOT 24 0 0 0 16 0 16 ENREGISTREMENT "1" " 24 0 20 0 10 0 16 EN ATTENTE O 0 O O -6 0 0 LECTURE Cellule Â et cellule C EN ATTENTE O O VDD VDD -6 0 0 SELECTION DE MOT 4,5 O VDD V10W -3 0 +3 EN ÂTTENTE O VDD VDD -6 0 0 Comme il est indiqué au tableau ci-dessus, à l'état "Initial," toutes les cellules sont au niveau "zéro", c' est-à-dire que la tension intérieure de la grille flottante pour chaque cellule désignée comme étant le noeud "G" est de zéro volt, aucune tension n'étant appliquée à la surface de la grille flottante. Pour faire passer une cellule quelconque de son état initial "zéro" à un niveau "un", l'opération d'enregistrement ou de Hsélection de mot" s'effectue par application d'une première tension, de 24 V par exemple, à la ligne de mots-adresses WA et d'une deuxième tension, de 20 V par exemple, à une ligne de bits 28. Pour C2 = 2 C1, comme on l'a supposé précédemment, la tension de 24 V appliquée à la ligne de mots produit une tension de 16 V à la grille flottante du noeud GÂ. L'opération "enregistrement 1" a lieu lorsque le drain du transistor de la cellule au noeud DA est porténà la tension de 20 V, produisant de ce fait un traXs- Sert d'électrons du drain au noeud G de la grille flottante, le tout produisant une baisse de la tension de ce noeud GÂ de 16 V à 10 V. Lorsque cette cellule programmée est ramenée "en attente", elle revient à son état initial avec un potentiel zéro mais avec un potentiel de -6 V à la grille flottante.Ainsi, la différence entre un dispositif programmé et un dispositif non prograa- né réside dans le fait que, à cause de l'injection d'électrons chauds venant du drain du transistor NOS (métal-oxyde-silicium) de type V dans la grille flottante 40, le potentiel de cette dernière peut être amené à -6 V. Pendant une opération de lecture, on peut distinguer un dispositif programmé et un dispositif non programmé comme étant celui auquel est affecté arbitrairement un bit d'information d'ordinateur de type "séro" et celui auquel est affecté arbitrairement un bit d'inlonaation d'ordinateur de type tut", la lecture se faisant ensuite de la manière suivante. Supposons, comme 1 'in- dique le tableau ci-dessus, que pendant une opération de"sélec- tion de mot", une tension standard de lecture de 4,5 V soit appliquée à la grille d'un dispositif de type "zéro" ou non programmé.Le rapport supposé des capacités étant C2 a Oî, la tension au noeud flottant intérieur Ga sera de 3 V, Comme cette tension est supérieure à la tension caractéristique de seuil VT de 1 V du transistor NOS (métal-oxyde-silicium) de type V de la cellule, le dispositif passera à la fermeture. lorsque celle-ci se produit, le courant viendra d'une résistance de charge adjointe 47 connectée à une ligne de bits et la sortie de la cellule passera à un potentiel appelé V10w, de manière caractéristique égal à 0,5 V. La résistance 47 est sélectionnée de telle sorte que son rapport d'impédance avec un dispositif à l'état donné, fournisse la tension de sortie souhaitée. lorsqu'un dispositif programmé est lu, la tension de lecture de 4,5 V est de nouveau appliquée à partir de la ligne de mots et la-tension au noeud G augmente à nouveau de 3 V. Cependant, comme le noeud G est initialement à -6 V dans un dispositif programmé ou enregistré, sa tension finale est de -3 V. Comme cette dernière tension est inférieure à la tension de seuil du transistor NOS (métal-oxyde-silicium) de type V della cellule, le transistor ne passe pas à la fermeture, il ne fait passer aucun courant et il se comporte comme s'il n'était même pas dans le circuit.Ainsi, la tension de sortie de la cellule est la même que la tension d'alimentation VDD, de manière carac téristique égale à 5 V, et cette tension est évaluée par l'amplificateur de lecture comme une valeur 'lun". La fabrication du dispositif 20 à mémoire à semiconducteurs, suivant la présente invention, peut s'effectuer par un procédé dont les divers stades sont décrits ci-dessous. Comme on le verra, le procédé est applicable à la fabrication d'un dispositif entièrement intégré qui comprend les cellules de mémoire de type V et les contacts entre les lignes de bits de surface ainsi que les lignes de vits ensevelies. Les stades suivants du procédé sont plus particulièrement décrits en rapport avec les dessins ci-joints qui illustrent la manière dont on peut former simultanément une cellule de mémoire avec sa grille flottante et un contact contigu. Comme le montre la figure 5, le premier stade du procédé consiste à prévoir une pastille 22 de silicium ayant une orientation cristalline d'indice , cette pastille ayant été dopée avec un dopant de type n tel que l'antimoine ou l'arseric. La pastille est ensuite exposée à un dopant de type p tel que le bore, au moyen d'un appareil d'implantation ionique ou par une diffusion du type à prédéposition, jusqu'à ce qu'une couche mince 34 à la surface de la pastille de silicium soit dopée avec le dopant de type p. De manière caractéristique, l'épaisseur de cette couche varie de 0,01 à I micron.La pastille est placée ensuite dans un tube de diffusion à haute température, comprise entra 900 et 1 20000, etlle dopant de type p est diffusé plus pro fondé- ment dans le silicium jusqu'à une profondeur de 3 à 30 microns. Les cycles de prédéposition et de diffusion sont adaptés pour produire en surface une concentration du dopant de type p qui soit suffisante pour créer la tension de seuil souhaitée dans les dispositifs actifs, après que tous les stades successifs de traitement ont été accomplis. Après la diffusion par pénétration du dopant de type p, la pastille est placée dans un système de déposition épitaxiale de silicium, dans lequel la croissance de la couche 36 de silicium monocristallin, d'épaisseur caractéristique comprise entre 1 et 10 microns, s'effectue sur la pastille. Cette couche, dési gnée par le symbole % sur le dessin, a la même orientation cristalline que le matériau de départ 22 et elle est de préférence légèrement dopée avec un dopant de type p à raison de 5.1014 à 5.1015 atomes/cm3. Lorsque le dopage de la couche épitaxiale est in-erieur å 5 la tension # programmation du dispositif s'é- lève au-dessus dès niveaux pratiques.Cependant1 ce dispositif est extrêmement rapide dans le mode de fonctionnement "lecture". Pour un dopage de la couche épitaxiale de 5.1015 atomes/cm3, la tension de programmation du dispositif est plus basse et plus pratique. Cependant, ce dopage supérieur de la couche épitaxiale crée une capacité plus élevée entre la ligne de bits 62 et la couche épitaxiale 30 et, par conséquent, elle rend le dispositif beaucoup plus lent, dans le mode de fonctionnement "lecture". ainsi, en utilisant la plage de dopage mentionnée ci-dessus, l'homme de l'art peut faire varier l'importance du dopage de la couche épitaxiale afin de réaliser les caractéristiques souhai tées de performance du dispositif à némoire. Pendant le procédé de déposition du silicium épitaxial, le dopant de type p présent dans le substrat diffuse extérieurement dans la couche épitaxiale pour former la couche mince 34 de type p. in fait, il est préférable que le substrat 22 de type n+ soit fortement dopé à l'antimoine, avec un dopage de fond de type p au bore. Plus tard, au cours des traitements thermiques de la pastille, l'antimoine aussi bien que le bore diffusent extérieu- revent dans la couche ou région # au substrat.Cependant, comme la constante de diffusion du bore équivaut à environ dix fois la constante de diffusion de l'antimoine pour toute température du silicium, le bore diffuse extérieurement plus loin, pendant le même temps et-le même traitement thermique, que ne le fait l1an- timoine.Cette caractéristique de diffusion différentielle est importante dans le cas de la présente invention car elle fournit au transistor NOS (métal-oxyde-silicium) de type V, la combinaison caractéristiquement incompatible d'une courte longueur de canal et d'une tension de rupture relativement élevée, c'est-à-dire 25 V. après la déposition épitaxiale, la pastille est placée en atmosphère oxydante à une température appropriée, à environ 1 0000C par exemple, jusqu a ce que la surface de la pastille de silicium soit oxydée de manière à fornerOune couche d'oxyde 50 dont l'épaisseur est comprise entre 100 À et 5 000 X . Un film 52 de nitrure de silicium d'une épaisseur de 200 à 3 000 est ensuite déposé sur la pastille. Une couche (non représentée) d'enduit photorésistant est ensuite appliquée sur la surface supérieure de la pastille et un modèle prédéterminé des régions actives de la pastille est défini dans l'enduit photorésistant. Les couches d'oxyde et de nitrure sont ensuite enlevées des régions inactives 54 de la pastille qui ne sont pas recouvertes par l'enduit photorésistant. Les régions inactives de la pastille sont ensuite exposées à un dopant de type p tel que le bore, au moyen d'un appareil d'implantation ionique ou par une diffusion du type à prédéposition, jusqu'à ce qu'une couche 56 de type p se forme à la surface. Comme le montre la figure 6, cette couche de type p est ensuite diffusée dans la pastille en atmosphère oxydante et à une température inférieure à 1 2600C; au-dessus de cette couche, on fait croître également une couche 58 d'oxyde de champ ou de dioxyde de silicium dont l'épaisseur est de plusieurs milliers d'angströms, soit 5 000 et 20 000 par exemple. Comme le montre la figure 7, la pastille est ensuite revêtue d'une autre couche (non représentée) d'enduit photorésistant et un modèle prédéterminé prévu pour les résistances, grilles de surface, contacts de la couche conductrice et cellules à rainures en V, est défini dans l'enduit photorésistant. La couche de nitrure 52 et sa couche sous-jacente d'oxyde 50 sont enlevées de la surface de la pastille pour former des régions à découvert 60 contiguës aux régions prévues pour les éléments que l'on vient d'énumérer. Dans ces dernières régions à découvert, comme le montre la figure 8, la pastille est ensuite exposée à un dopant 62 de type n tel que le phosphore ou l'arsenic, dans une diffusion du type à prédisposition et à une température inférieure à I 2000C (pour les régions source-drain du type n+).La pastille est ensuite placée dans une autre atmosphère oxydante à une température inférieure à I 30000 et on fait croître une couche 64 de dioxyde de silicium de plusieurs milliers d'angströms d'épaisseur dans les régions 62 à découvert pendant la diffusion de type n0Le nitrure 52 restant sur la pastille est ensuite enlevé, sans attaque chimique de la couche d'oxyde sous-jacente. Après que la couche précédente d'enduit photorésistant a été enlevée, la pastille est revêtue d'une autre couche (non représentée) d'enduit photorésistant, suivant un modèle tel que seules restent à découvert les régions dans lesquelles on désire former des dépressions ou rainures en V pour les cellules de mémoire. Une solution d'attaque de l'oxyde est ensuite utilise pour anlever la couche mince d'oxyde présente dans ces régions. Ensuite, comme le montre la figure 9, on enlève le silicium de ces régions à rainures en V au moyen d'une solution d'attaque anisotropique qui attaque le silicium de manière préférentielle suivant diffé rents plans du cristal. Le volume de matériau enlevé est suffisant pour créer une dépression ou rainure 66 en forme de V, qui traverse la couche épitaxiale 36 formée au début du processus et qui pé neutre dans le matériau 22 du substrat. Après la formation des dépressions ou rainures 66 en forme de V, la couche restante de nitrure 52 et sa couche sous-jacente d'oxyde 50 sont enlevées dans toutes les régions, y compris celles dans lesquelles doivent être formés les contacts 32.La pastille est ensuite placée en atmosphère oxydante à une température appropriée et on fait croître la couche de dioxyde de silicium 38, comme le montre la figure 10; cette couche forme le diélectrique de grille pour toutes les cellules de mémoire à transistors NOS (métal-oxyde-silicium) de type V. On se reportera maintenant à la figure 11. Une première couche de silicium polycristallin, d'une épaisseur caractéristique inférieure à 1 micron, est déposée à la surface de la pastille et une opération de masquage par enduit photorésistant et d'attaque chimique est utilisée pour former les grilles flottantes 40 à l'intérieur et au-dessus des dépressions 66 en V des cellules de mémoire. Ensuite, on forme la deuxième couche mince d'oxyde 46 sur les grilles flottantes en plaçant la pastille en atmosphère oxydante à une température inférieure à 1 30000. À ce stade, une autre opération de masquage et d'attaque chimique est utilisée pour enlever la couche d'oxyde dans les régions prévues pour les contacts 32. Ensuite, comme le montre la figure 12, une deuxième couche 26 de silicium polycristallin, ayant approximativement la même épaisseur que les grilles flottantes, est appliquée sur la pastille. Après la déposition de cette deuxième couche de silicium-polycristallin, la pastille est exposée à un dopant de type n au cours d'une opération de diffusion du type à prédéposition. Cette opération est suffisamment longue pour doper le silicium polycristallin de sorte que sa résistance de couche est inférieure à 50012/ CJ (demmanière caractéristique égale à 50#/t3), et pour pénétrer à travers le silicium polycristallin jusque dans la couche épitaxiale en dessous des régions 32. Une couche (non représentée) d'enduit photorésistant est ensuite appliquée suivant un modèle tel qu'elle ne recouvre que les régions où le silicium polycristallin est souhaité. Le silicium polycristallin est ensuite enlevé des régions à découvert de manière à former les lignes de mots 26 et les contacts d'interconnexion des lignes de bits. Du dioxyde de silicium est ensuite déposé sur la surface de la pastille, comme le montre la figure 13, afin de former la couche isolante 48 sur une épaisseur de plusieurs milliers d'angstroms. Ensuite, une couche d'enduit photorésistant est appliquée à nouveau sur la surface de la pastille suivant un modèle tel que cette couche d'enduit photorésistant recouvre toute la surface, sauf les endroits où des contacts avec le silicium polycristallin ou le silicium sont souhaités. La couche 48 d'oxyde déposée est ensuite enlevée des régions à découvert et la pastille est portée à une température inférieure à 1 3000C qui produit le fluage du silicium polycristallin et arrondit les bords des contacts.Si on a utilisé une atmosphère oxydante pour cette opération, on recuit la pastille en atmosphère neutre à une température inférieure à 1 3000C et on la recouvre à nouveau d'enduit photorésistant. Les mêmes contacts sont à nouveau laissés à découvert au cours de cette application d'enduit photorésistant et l'oxyde formé pendant 1'opération de fluage est enlevé des régions des contacts. Comme le montre la figure 14, un métal tel que 1 aluminium ou un alliage tel que l'aluminium-silicium est ensuite déposé à la surface de la pastille, sur une épaisseur de plusieurs milliers d'angströms; la pastille est ensuite recouverte d'une couche d'enduit photorésîstant.Cette couche d'enduit photorésistant est appliquée suivant un modèle tel qu'elle recouvre toute la surface où des régions métallisées sont souhaitées, telles que pour les lignes de bits de surface 30; le métal à découvert est ensuite enlevé. La pastille est ensuite recuite en atmosphère neutre ou réductrice à une température inférieure à 600 C; elle est finalement terminée à moins qu'on ne désire la passiver et/ou la protéger des parasites par dépôt d'une couche d'oxyde de silicium ou de nitrure de silicium. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de variantes et de modifications qui apparaitront à l'homme de l'art. R E V E N D I C A T I O N S 1.- Disposit#f à mémoire morte programmable à semiconduc tueurs, caractérisé en ce qu'il comprend un substrat semiconduteur présentant une conductivité pr#sélectionnée; une couche de matériau semiconducteur présentant une conductivité opposée et s'étendant d'un côté à l'autre du substrat; une série de régions allongées, espacées les unes des autres et diffusées dans la couche de matériau semiconducteur, elles présentent la même con ductivité que le substrat et forment des lignes de bits; une couche de matériau isolant déposée sur les régions diffusées des lignes de bits et sur la couche de matériau semiconducteur; une sé- rie de régions conductrices allongées et espacées les unes des autres, formant des lignes de mots sur la couche de matériau so- lant et orientées perpendiculairement aux lignes de bits; une série de dépressions espacées les unes des autres le long de cha- cane des lignes de bits aux points d'intersection des lignes de mots et des lignes de bits, chacune de ces dépressions traversant une ligne de bits jusqu'à l'intérieur H- pro, sentant en coupe la forme d'un "V";; une grille flottante en ma- matériau conducteur formée à l1intérieur de chaque dépression et présentant en coupe une forme similaire en V, chaque grille s' étendant vers le bas depuis une région de drain formée par une ligne de bit diffusée, 3usqu'à une région de source commune for mée par le substrat; une première couche mince diélectrique formée entre chaque grille flottante et les parois latérales de sa dépression et une deuxième couche mince diélectrique formée entre une grille flottante et une ligne mots. 2.- Dispositif à mémoire suivant la revendication I, caractérisé en se que le substrat est formé d'un matériau de silicium ayant une orientation cristalline d'indice 100 > 3.- Dispositif à mémoire suivant la revendication 1, caractérisé en ce que le substrat est dopé de manière à présenter une conductivité de type n+. 4. - Dispositif à mémoire suivant la revendication 1, carac térisé en-ce que la couche de mater au semiconducteur est une couche epîtaxiale formée sur le substrat et présentant une conductivité de type p. 5.- Dispositif à mémoire suivant la revendication I, carac péris en-ce que les grilles flottantes et les lignes de mots sont formées d'un matériau de silicium polycristallin. 6.- Dispositif à mémoire suivant la revendication 1, caractérisé en ce qu'il comprend des lignes de bits de surface formées d'un matériau conducteur, placées sur la surface du dispositif directement au-dessus des lignes de bits diffusées et connectées à ces dernières à des endroits prdsélectionnés au moyen de contacts qui descendent à travers une couche isolante. 7.- Dispositif à mémoire suivant la revendication 1, caracté rist en ce que la première et la deuxième couches minces diélec triques ont des épaisseurs différentes afin de fournir des va leurs différentes de capacité électrique dans un rapport prédé terminé. 8.- Dispositif à mémoire suivant la revendication 1, carac térisé en ce que la deuxième couche diélectrique présente une épaisseur fournissant une capacité qui est au moins le double en viron de la capacité de la première couche diélectrique. 9.- Dispositif à mémoire suivant la revendication 1, caracté risé en ce que les régions conductrices formant des lignes de mots sont en silicium polycristallin présentant une concentration de dopant de type n. 10. - Procédé de fabrication d'un dispositif à mémoire programmable à accès sélectif, caractérisé en ce qu'il comprend les stades de fourniture d'un substrat ayant une conductivité de type n et formé de silicium ayant une orientation cristalline d'indice C100) , une couche épitaxiale de conductivité de type p étant déposée sur sa surface supérieure; de formation de régions de diffu sion de type n+, allongées parallèlement et espacées les unes des autres, dans la couche épitaxiale, sous une couche d'oxyde ae champ, afin de former des lignes de bits ensevelies; d'attaque chimique à intervalles espacés le long des régions de diffusion de type n+, afin de former des dépressions présentant des parois latérales en cône qui traversent la couche épitaxiale et pénètrent dans le substrat; de formation d'une première couche mince dié lectrique sur les parois latérales de ces dépressions; de forma tion d'une couche conductrice à l'intérieur de chacune de ces dépressions sur cette couche mince d'oxyde, afin de former une gril le flottante; de formation d'une deuxième couche mince diélectri que sur la surface supérieure de cette couche conductrice, de sorte que la grille flottante est complètement entourée de maté riau diélectrique; de formation de plusieurs lignes de mots con ductrices allongées qui s'étendent perpendiculairement aux lignes de bits diffusées et en contact avec les deuxièmes couches minces diélectriques déposées sur les groupes alignés de grilles flottantes; et de déposition d'une couche isolante sur ces lignes de mots. 11.- Procédé suivant la revendication 10, caractérisé en ce qu'il comprend les stades supplémentaires de formation de circuits conducteurs espacés les uns des autres et formant des lignes de bits de surface sur la couche isolante directement audessus des lignes de bits ensevelies; et de fourniture de moyens de contact qui interconnectent chaque ligne de bits de surface avec la ligne de bits ensevelie située sous elle. 12.- Procédé suivant la revendication 10, caractérisé en ce que la couche épitaxiale de type p est formée de manière caractéristique sur une épaisseur de 1 à 10 microns, au-dessus d'une couche de prédéposition et de diffusion de:-matériau de type p dans le substrat, qui diffuse extérieurement dans la couche épitaxiale, 13.- Procédé suivant la revendication 10, caractérisé en ce que le matériau du substrat de type n est fortement dopé avec de l'antimoine à raison de 2.1018 à 1.1019atomes/cm3, et également légèrement dopé avec un dopant de type p, à raison de 3.1016 à î.io17 atomes/cm3. 14.- Procédé suivant la revendication 10, caractérisé en ce que l'attaque chimique est effectuée avec une solution d'attaque anisotropique formant des dépressions en forme de V qui s'état dent à l'intérieur du matériau du substrat 15.- Procédé suivant la revendication 10, caractérisé en ce que la grille flottante est formée sur la première couche mince diélectrique à l'intérieur de chaque dépression, à partir d'une première couche de silicium polycristallin dont l'épaisseur est inférieure à 1 micron. 16.- Procédé suivant la revendication 14, caractérisé en ce que les lignes de mots sont formées par une deuxième couche de silicium polycristallin ayant approximativement la même épaisseur que la première couche de silicium polycristallin.