Brevet FR2344193A1 — publié le 19771007

La pressente invention a pour objet un circuit de détection de l'inversion d'alimentation d'une ligne de transmission. Elle est applicable, notamment, dans un central téléphonique privé. Un central téléphonique privé comprend notamment un certain nombre de postes d'usagers locaux et peut être raccordé à un central téléphonique public par l'intermédiaire d'un nombre restreint de lignes réseau. A chacune de ces lignes est associé un équipement de ligne réseau. Lorsqu'un usager local demande une communication avec un abonné dépendant d'un central public son poste est connecté à une des lignes réseau et les différentes phases d'un appel se déroulent alors de la même façon que dans le cas d'un appel entre deux abonnés ordinaires ; la ligne réseau, dès qu'elle est prise, est bouclée dans ltéquipement de ligne. Elle est alors parcourue par un courant dont le sens s inverse dès que l'abonne appelé décroche le combiné de son poste.En fin de communication, lorsque l'abonné appelé raccroche, une nouvelle inversion du sens du courant circulant dans la ligne réseau se produit. Certaines installations privées (dans un hotel par exemple) sont équipées d'un dispositif de taxation permettant d'imputer à chaque usager local le montant des communications sortantes. Pour ce faire, il est nécessaire de détecter le début et la fin de chacune de ces communications, donc de détecter chaque inversion du sens du courant circulant sur les lignes réseau. En outre, les règles d'exploitation de certaines installations privées ne permettent le transfert d'une communication sortante qu'après le début de la communication. D'autres règles imposent la libération des équipements de lignes réseau dès que l'abonné appelé a raccroché. On voit donc qu'il est souvent nécessaire de détecter les inversions du sens du courant circulant sur les lignes connectant un central téléphonique privé à un central public. Pour ce faire il faut prévoir un circuit de détection connecté sur chaque ligne pendant toute la communication. Ce circuit devra être capable par conséquent de supporter sans dommage les courants et tensions de grande amplitude susceptibles d'entre véhiculés par la ligne réseau. I1 doit également satisfaire d'autres exigences. En particulier, il ne doit pas envoyer de signaux perturbateurs sur le réseau public. Enfin, les communications ne doivent pas être sensiblement affaiblies. La présente invention a donc pour objet un circuit de détection de l'inversion d'alimentation d'une ligne répondant aux critères mentionnés précédemment. Le circuit de détection de l'inversion d'alimentation d'une ligne de transmission est caractérisé par le fait qu'il comprend notamment un circuit détecteur de courant fournissant soit un premier soit un second signal de détection lorsque la ligne est alimentée par un courant, selon le sens de ce courant, un dispositif de mémorisation recevant les signaux de détection et fournissant des signaux de mémorisation plus longs que les signaux de détection et un circuit à coincidence qui reçoit les signaux de mémorisation et fournit un signal d'inversion lorsque les signaux de mémorisation coincident, c'est-à-dire à l'inversion du courant sur la ligne, lorsque l'un des signaux de mémorisation persiste encore, alors que l'autre est déjà apparu. Une autre caractéristique du circuit de détection de l'inversion d'alimentation d'une ligne de transmission de la présente invention réside dans le fait que le détecteur de courant comprend notamment une première diode à effet Zener connectée en série sur la ligne et un premier coupleur opto-électronique composé d'une diode électroluminescente connectée en parallèle avec la diode å ffet Zener et d'un phototransistor, ces différents éléments étant arrangés de façon que, en l'absence de courant dans la ligne, le phototransistor est bloqué et fournit un signal de détection d'un premier niveau et que, en présence d'un courant circulant dans la ligne dans le sens cathode-anode de la diode à effet Zener, la diode électroluminescente, alimentée par une partie de la tension d'avalanche de ladite diode à effet Zener, fournit un signal lumineux au phototransistor qui conduit et fournit un signal de détection d'un deuxième niveau. Une autre caractéristique du circuit de détection de l'invention réside dans le fait que le détecteur de courant comprend une deuxième diode à effet Zener connectée en série sur la ligne en sens inverse de la première et un deuxième coupleur opto-électronique composé d'une diode électroluminescente dont l'anode et la cathode sont respectivement connectées à la cathode et à l'anode de la diode électroluminescente dudit premier coupleur opto-électronique et d'un phototransistor. Les différents objets et caractéristiques de l'invention seront maintenant exposés de façon plus détaillée dans la description qui va suivre, donnée à titre d'exemple non limitatif, en se reportant aux figures annexées qui reprEsentent : - la figure 1, le diagramme général d'un exemple de réalisation du circuit de détection de l'invention ; - la figure 2, des courbes illustrant les signaux fournis par les différents éléments du circuit de la figure 1 - la figure 3, le schéma détaillé d'un exemple de réalisation du circuit de détection de l'invention. On décrira tout d'abord, en se reportant au diagramme de la figure 1, un exemple de réalisation d'un circuit de détection de l'inversion d'alimentation d'une ligne téléphonique, conçu conformément à la présente invention. On a représenté, sur la figure 1, un circuit ID de détection réalisé conformément à l'invention, connecté entre deux points A et B d'un fil 2 d'une ligne téléphonique réseau bifilaire lgl-9E2 connectée à un poste d'usager local PA par l'intermédiaire d'un central privé non représenté. Le circuit de détection ID comprend un détecteur-de courant NB connecté entre les points A et B du fil 192 et qui fournit respectivement des signaux nbl et nb2 sur des sorties nbl et nb2, un dispositif de mémorisation CM composé de deux circuits de mémorisation CMI et CM2 dont les entrées sont respectivement connectées aux sorties nbl et nb2 du détecteur NB et qui fournissent respectivement des signaux cml et cm2 sur leur sortie cml et cm2 et un circuit AN réalisant la fonction logique ET dont les entrées sont connectées aux sorties cml et cm2 des circuits de mémorisation CM1 et CH2 et qui fournit un signal d'inversion is. On décrira maintenant, en se reportant également aux courbes de la figure 2, le fonctionnement du circuit détection de l'invention. Lorsque le combiné du poste PA est raccroché, aucun courant ne circule dans le- fil lg2. Le détecteur de courant NB fournit deux signaux de détection nbl et nb2 nuls (niveau logique 0). Les circuits de mémorisation CM1 et CM2 qui reçoivent respectivement ces signaux nbl et nb2 fournissent respectivement des signaux de mémorisation cml et cn2 nuls (niveau logique 0). La porte logique AN dont les deux entrées sont au niveau logique 0 fournit un signal dtinversion is de niveau logique 0. Dès que le combiné du poste PA est décroché un courant i Il circule dans le fil ~zig2, dans le sens B vers A par exemple. Le circuit NB détecte ce courant et fournit un signal de détection nbl de niveau logique 1, le signal de détection nb2 étant maintenu au niveau logique 0. Les circuits de mémorisation CN1 et CM2 qui recevaient des signaux nbl et nb2 de niveau logique O continuent à fournir des signaux de mémorisation cml et cm2 de niveau logique 0. Après un intervalle de temps ti, le circuit de mémorisation CMl fournit un signal cml de niveau logique 1. Le circuit de mémorisation CM2, dont l'entrée est maintenue au niveau logique O fournit un signal cm2 de niveau logique 0. La porte logique AN dont une entrée est maintenue au niveau logique O fournit un signal d'inversion is de niveau logique 0. Dès que l'abonné appelé décroche son combiné, une inversion de polarité entre les deux fils de ligne se produit et un courant i = I2 circule dans le fil lg2 dans le sens A vers B. Le circuit NB détecte ce courant et fournit un signal nb2 de niveau logique 1 et un signal nbl de niveau logique 0. Le circuit de mémorisation CMl, qui recevait un signal nbl de niveau logique 1, fournit encore un signal cml de niveau logique 1. Le circuit de mémorisation CM2, qui recevait un signal nb2 de niveau logique 0, fournit encore un signal cm2 de niveau logique 0. La porte logique AN dont une entrée est au niveau logique O fournit donc encore un signal d'inversion is de niveau logique o. Après un intervalle de temps ti, le circuit de mémorisation CM2 retransmet le signal nb2, c'est-à-dire qu'il fournit un signal cm2 de niveau logique 1, le signal de sortie cml du circuit de mémorisation CM1 étant toujours maintenu au niveau logique 1. La porte logique AN dont les deux entrées sont au niveau logique 1 fournit alors un signal d'inversion is de niveau logique 1. Après un intervalle de temps t2 de durée supérieure à la durée de l'intervalle de temps tl, le circuit de mémorisation CM1 retransmet le signal nbl, c'est-à-dire qu'il fournit un signal cml de niveau logique 0. La porte logique AN dont les deux entrées sont au niveau logique 1 fournit alors un signal d'inversion is de niveau logique 1. Après un intervalle de temps t2 de durée supérieure à la durée de l'intervalle de temps tl, le circuit de mémorisation CM1 retransmet le signal nbl, c'est-à-dire qu'il fournit un signal cml de niveau logique 0. La porte logique AN dont une entre est au niveau logique O fournit I nouveau un signal d'inversion is de niveau logique 0. Ainsi, le circuit de la figure 1 a bien détecté l'inversion du courant circulant dans le fil j,g2 de la ligne réseau, causée par le décrochage du combiné du poste appelé. Il a fourni, peu après cette inversion, une impulsion is de durée t3 égale à la différence t2-tl. Dès que l'abonné appelé raccroche son carabiné, une inversion de polarité entre les deux fils se produit et le courant I1 circule dans le fil lg2, dans le sens B vers t. Le circuit NB détecte ce courant et fournit un signal nbl de niveau logique 1 et un signal nb2 de niveau logique 0. Selon un fonctionnement identique au fonctionnement précédent, le circuit de mémorisation CM1 retransmet le signal nbl avec un retard t1 alors que le circuit de mémorisation CM2 retransmet le signal nb2 avec un retard t2 supérieur à ti. Pendant un temps t3, la porte AN dont les deux entrées sont au niveau logique 1 fournit une impulsion d'inversion de niveau logique 1. Le circuit de la figure 1 a donc détecte l'inversion du courant circulant dans le fil 2E2 de la ligne réseau cause par le raccrochage du combiné du poste appelé. Dès que l'usager local appelant raccroche le combiné du poste PA, la ligne lgl-lg2 n'est plus alimentée. Aucun courant ne circulant plus dans le fil lg2, le détecteur NB fournit un signal nbl de niveau logique 0, le signal nb2 étant maintenu au niveau logique 0. Le signal cm2 est maintenu au niveau logique 0. Il en est donc de même du signal is. Après un intervalle de temps t2, le signal cml passe au niveau logique O ce qui est sans effet sur le fonctionnement du circuit de la figure 1. On est alors ramené à la position initiale. Le circuit de détection de la figure 1 fournit donc une impulsion d'inversion is de largeur donnée à chaque inversion du sens du courant circulant dans la ligne réseau lgl-lg2 et seulement dans ce cas. De plus, ce circuit étant symétrique, il est évident que son fonctionnement est indépendant du sens du courant initial, I1 dans ltexemple considéré. En se reportant maintenant au schéma détaillé de la figure 3, on décrira d'une façon détaillée un exemple de réalisation du circuit de détection de la figure 1. Dans le schéma détaillé de la figure 3, on retrouve le détecteur de courant NB connecté entre les points A et B du fil lg2, les deux circuits de mémorisation CM1 et CM2 et le circuit AN réalisant la fonction logique ET, du circuit de détection de la figure 1. Le détecteur de courant NB comprend une première diode Zener DZ2 dont la cathode est connectée au point A du fil lg2 et dont l'anode est connectée à l'anode d'une deuxième diode Zener DZ3. La cathode de cette dernière est connectée au point B du fil lg2. Le détecteur NB comprend égale- ment deux coupleurs opto-électroniques Phl et Ph2. Le coupleur opto-électronique Phl comprend une diode électro- luminescente DEl et un phototransistor PTl. L'anode de la diode DE1 est connectée au point A via une résistance R1. La cathode de cette diode est connectée au point B. L'émetteur du phototransistor PT1 est connecte à la tension de référence, la masse par exemple. Le collecteur de ce transistor est connecté à une sortie M du détecteur NB. Le coup leur opto-électronique Ph2 comprend une diode électroluminescente DE2 et un phototransistor PT2. L'anode et la cathode de la diode DE2 sont respectivement connectées à la cathode et à l'anode de la diode DE1 du coupleur Phl. L'émetteur et le collecteur du phototransistor PT2 sont respectivement connectés à la masse et à une sortie M' du détecteur NB. Le circuit de mémorisation CMI comprend un condensateur C1, un transistor T1 du type n-E-n, une diode Zener DZ4 et quatre résistances R5, R7, R9 et R11. Le condensateur C1 est connecté entre la masse et, d'une part, la sortie M du détecteur NB à travers la résistance R7, d'autre part, l'électrode de base du transistor T1 via la résistance R9. Le collecteur de ce transistor est connecté, d'une part, à une sortie E du circuit CM1, d'autre part, à une sortie N de ce circuit, via la résistance R11. L'émetteur du transistor T1 est connecté à la cathode de la diode Zener DZ4 dont l'anode est connectée à la masse. La résistance R5 est connectée entre la sortie M du détecteur NB et la sottie N du circuit de mémorisation CM1. Le circuit de mémorisation CM2, identique au circuit CM1, comprend un condensateur C2, un transistor T2 du type n--n, une diode Zener DZ5 et quatre résistances R6, R8, R10 et R12. On précisera seulement qu'une sortie E' de ce circuit est conneotée au collecteur du transistor T2, que la résistance R6 est connectée entre la sortie M' du détecteur NB et une sortie N' du circuit de mémorisation CM2 et que la résistance R12 est connectée entre les sorties E' et N' de ce circuit. La sortie N' du circuit CM2 est connectée à la sortie N du circuit CM1. Le circuit AN comprend notamment deux diodes D1 et D2, deux diodes Zener DZ1 et DZ6 et un transistor T3 du type n--n. Les cathodes des diodes D1 et D2 sont respectivement connectées aux sorties E et E' des circuits de mémorisation CM1 et CM2. Les anodes de ces diodes sont réunies entre elles et connectées à la base du transistor T3. L'énetteur de ce transistor est connecté à la cathode de la diode Zener DZ6 dont l'anode est connectée à la masse. L'anode de la diode Zener DZ1 est connectée à cette dernière, et la cathode de cette diode est connnectée, d'une part, à une source de tension +U.(+48V par exemple), à travers une résistance R18, d'autre part, à la sortie N du circuit de mémorisation CM1. Le circuit AN comprend également un pont diviseur constitué de deux résistances série R13 et R14 connectées entre l'anode et la cathode de la diode Zener DZ1 et dont le point commun F est connecté à ltélectrode de base du transistor T3. Le circuit AN comprend en outre deux résistances série R15 et R16 connectées entre +U et le collecteur du transistor T3 et dont le point commun est connecté à une sortie S du circuit AN. En l'absence de courant sur la ligne 9E2, les diodes DE1 et DE2 des coupleurs opto-électroniques Phl et Ph2 ne fournissent aucun signal lumineux et les phototransistors PT1 et PT2 sont bloqués. Les condensateurs C1 et C2 des circuits de mémorisation CM1 et CM2 sont chargés à une tension voisine de 6,6V selon l'exemple choisi, Les transistors T1 et T2 sont alors saturés. Une tension voisine de 5V est alors fournie sur le collecteur de ces transistors donc aux sorties E et E' des circuits de mémorisation CM1 et CM2. Les diodes D1 et D2, dont les cathodes sont connectées respectivement aux sorties E et E' (5V) et dont les anodes sont alimentées par le pont de résistances Rl3-R14 connecté aux bornes de la diode Zener DZl dont la tension d'avalanche est, selon l'exemple choisi, voisine de 15V, sont conductrices et une tension voisine de 5,5V est fournie sur la base du transistor T3 du circuit AN. La tension fournie à l'émetteur de ce transistor par la diode Zener DZ6 étant voisine de 6,8V, le transistor T3 est bloque. Il ne circule donc aucun courant dans le circuit de collecteur de ce transistor et par conséquent l'amplitude du signal is fourni à la sortie S du circuit AN est voisine de +48V (état logique 0). On suppose maintenant qu'un courant I circule dans la ligne 2 dans le sens A vers B. Une différence de potentiel (VA-VB) égale à la tension d'avalanche de la diode Zener DZ2 apparat donc entre les points A et B. La diode électroluminescente DE1 du coupleur opto-électronique Phl polarisée en direct devient passante. Elle fournit un signal lumineux au phototransistor PT1, ce qui le rend conducteur. Une tension égale à la tension de saturation collecteur-émetteur du transistor PT1 est alors fournie à la sortie M du détecteur NB. Le condensateur C1 du circuit de mémorisation CM1 se de charge alors à travers les résistances R7 et R9 avec une constante de temps K1. La tension fournie à la base du transistor T1 diminue, et ce dernier se bloque. Le condensateur C1 se décharge alors à travers la résistance R7 avec une constante de temps K2. Le transistor T1 étant bloqué, la tension fournie sur la sortie E du circuit de mémorisation CM1 est voisine de 15V, tension d'avalanche de la diode Zener DZ1 du circuit AN. La diode D1 est alors bloquée. La diode électroluminescente DE2 du coupleur opto-électronique Ph2 polarisée en inverse reste bloquée et le détecteur de courant NB ne fournit pas de signal sur sa sortie M'. Le circuit de mémorisation CM2 est maintenu dans l'état de repos précédemment décrit. La tension fournie sur la sortie E' de ce circuit est donc voisine de 5V. La diode D2 conduit et la base du transistor T3 est maintenue à une tension voisine de 5,5V. Le transistor T3 reste bloqué et le signal de sortie is fourni à la sortie S du circuit AN est maintenu au niveau logique 0. On suppose maintenant que le courant I circulant dans la ligne 2 s'inverse, c'est-à-dire qu'il circule maintenant dans le sens B vers A. Le coupleur opto-électronique Phl se bloque et le coupleur optoélectronique Ph2 conduit. Il en résulte la décharge du condensateur C2 du circuit de mémorisation CM2 à travers les résistances R8 et R10 avec la constante de temps K1, les résistances R7 et R8 étant de même impédance, ainsi que les résistances R9 et R10. Pendant ce temps, le condensateur C1 du circuit de mémorisation CM1 se recharge à travers les résistances R5 et R7 avec une constante de temps K3 supérieure à K1. Il en résulte tout d'abord le blocage du transistor T2 de la façon décrite précédemment. Ce transistor étant bloqué, la tension fournie sur la sortie E' du circuit de mémorisation CM2 est voisine de 15V, tension d'avalanche de la diode Zener DZ1. Le transistor T1 étant encore bloqué, la tension fournie sur la sortie E du circuit de mémorisation CMI est également voisine de 15V. Les deux diodes D1 et D2 sont bloquées. La tension fournie à la base du transistor T3 du circuit AN, déterminée par le diviseur R13-R14,tout en étant inférieure à 15V est supérieure au seuil de conduction du transistor T3, fixé par la diode Zener DZ6 dont la tension d'avalanche est égale à 6,8V. Le transistor T3 conduit et le circuit AN fournit sur sa sortie S un signal d'inversion is de niveau logique 1. Le condensateur C1 se chargeant avec une constante de temps K3 supérieure à K1, la tension de base du transistor T1 atteint ensuite le seuil de conduction de celui-ci qui atteint l'état de saturation. Le transistor T1 étant saturé, la tension fournie au point de sortie E du circuit de mémorisation CM1 est égale à 5V. La diode D1 conduit et la tension fournie à la base du transistor T3 diminue jusqu'à 5,5V environ. Le transistor T3 se bloque et le circuit AN fournit sur sa sortie S un signal d'inversion is de niveau logique 0. Le fonctionnement du circuit de détection de la figure 3 se poursuit de la façon qui vient d'etre décrite. Le circuit de détection de la figure 3 répond donc bien à la définition du circuit de détection de la figure 1 : quel que soit le sens du courant initial, toute inversion du sens du courant circulant dans le fil lg2 donne naissance à une impulsion d'inversion d'une durée voisine de 60 ms selon l'exemple choisi. Cette impulsion n'est fournie qu'au moment d'une inversion du sens du courant. L'utilisation de coupleurs opto-électroniques offre de nombreux avantages connus, tel l'isolement de l'ordre de 1012 ohms entre la partie émetteur (diode) en circuit sur la ligne réseau et le phototransistor en circuit sur l'utilisation. Elle interdit aussi toute action du circuit sur la ligne. De plus, l'introduction de diodes Zener en série sur la ligne n'apporte qu'un affaiblissement négligeable des courants de conversation. En effet, seule la résistance dynamique (quelques ohms seulement) de ces diodes intervient. Il est bien évident que la description qui précède n'a été donnée qu'1 titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre de l'invention. Les précisions numériques, notamment, ntont été fournies que pour faciliter la compréhension et peuvent varier avec chaque cas d'application. REVENDICATIONS 1. Circuit de détection de l'inversion d'alimentation d'une ligne de transmission, caractérisé par le fait qu'il comprend notamment un circuit détecteur de courant fournissant soit un premier soit un second signal de détection lorsque la ligne est alimentée par un courant, selon le sens de ce courant, un dispositif de mémorisation recevant les signaux de détection et fournissant des signaux de mémorisation plus longs que les signaux de détection et un circuit à coincidence qui reçoit les signaux de mémorisation et fournit un signal d'inversion lorsque les signaux de mémorisation colncident, c'est-àdire à l'inversion du courant sur la ligne, lorsque l'un des signaux de mémorisation persiste encore, alors que l'autre est déjà apparu. 2. Circuit de détection tel que défini en 1, caractérisé par le fait que le détecteur de courant comprend notamment une première diode à effet Zener connectée en série sur la ligne et un premier coupleur opto-électronique composé d'une diode électroluminescente connectée en parallèle avec la diode à effet Zener et d'un phototransistor, ces différents éléments étant arrangés de façon que, en l'absence de courant dans la ligne, le phototransistor est bloqué et fournit un signal de détection d'un premier niveau et que, en présence d'un courant circulant dans la ligne dans le sens cathode-anode de la diode à effet Zener, la diode électroluminescente, alimentée par une partie de la tension d'avalanche de ladin diode à effet Zener, fournit un signal lumineux au phototransistor qui conduit et fournit un signal de détection d'un- deuxième niveau. 3. Circuit de détection tel que défini en 2, caractérisé par le fait que le détecteur de courant comprend une deuxième diode à effet Zener connectée en série sur la ligne en sens inverse de la première diode à effet Zener et un deuxième coupleur opto-électronique compose d'une diode électroluminescente, dont l'anode et la cathode sont respectivement connectées à la cathode et à l'anode de la diode électroluminescente dudit premier coupleur opto-électronique et d'un phototransistor, ces différents éléments étant arrangés de façon que, en l'absence de courant dans la ligne, le phototransistor du premier coupleur et le phototransistor du deuxième coupleur sont bloqués et fournissent chacun un signal de détection du premier niveau et que, en présence d'un courant circulant dans la ligne dans le sens cathode-anode de la première diode à effet Zener, le phototransistor du premier coupleur opto-électronique conduit et fournit un signal de détection du deuxième niveau, le phototransistor du deuxième coupleur étant bloqué et fournissant un signal du premier niveau et que, en présence d'un courant circulant dans la ligne dans le sens cathode anode de la deuxième diode à effet Zener, le phototransistor du deuxième coupleur opto-électronique conduit et fournit un signal de détection du deuxième niveau, le phototransistor du premier coupleur étant bloqué et fournissant un signal du premier niveau. 4. Circuit de détection tel que défini en 1, caractérisé par le fait que le dispositif de mémorisation comprend un premier circuit de mémorisation composé notamment d'un condensateur qui reçoit un premier signal de détection via une résistance de charge et d'un transistor arrangés de façon que, lors du passage dudit signal de détection du premier au deuxième niveau, le condensateur se décharge avec une première constante de temps et après un temps égal au premier temps déterminé provoque le changement d'état du transistor qui fournit alors un signal de mémorisation du deuxième niveau et que, lors du passage dudit signal de détection du deuxième au premier niveau, le condensateur se charge avec une deuxième constante de temps supérieure à la première et après un temps égal au deuxième temps déterminé provoque le changement d'état dudit transistor qui fournit alors un signal de mémorisation du premier niveau. 5. Circuit de détection tel que défini en 4, caractérisé par le fait que le dispositif de mémorisation comprend un deuxième circuit de mémorisation composé notamment d'un condensateur qui reçoit un deuxième signal de détection via une résistance de charge et d'un transistor, ces différents éléments étant arrangés de façon que, lors du passage de ce deuxième signal de détection du premier au deuxième niveau, le condensateur se décharge avec une première constante de temps et après un temps égal au premier temps déterminé provoque le changement d'état du transistor qui fournit alors un signal de mémorisation du deuxième niveau et que, lors du passage dudit deuxième signal de détection du deuxième au premier niveau, le condensateur se charge avec une deuxième constante de temps supérieure à la première et, après un temps égal au deuxième temps déterminé, provoque le changement d'état dudit transistor qui fournit alors un signal de mémorisation du premier niveau. 6. Circuit de détection tel que défini en 1, caractérisé par le fait que le circuit à coincidence est un circuit réalisant la fonction booléenne ET.