Brevet FR2346756A1 — publié le 19771028

La présente invention concerne les systèmes à commande numerique et plus particulièrement les systèmes de commande et de contrôle de machines-outils. A la suite de l'automatisation accrue de l'industrie tant dans le domaine de la fabrication que dans celui des dispositifs de commande et de contrôle, ainsi qu'en raison de l'automatisation générale toujours croissante dans les domaines privé et professionnel, on requiert constamment des moyens permettant d'accroitre le potentiel de distribution des entrée et sortie d'unites centrales de traitement afin d'augmenter les possibilités d'interface effectives de ces unités centrales de traitement avec un nombre et une variéte croissants de machines-outils capables d'effectuer des opérations automatisées dans l'industrie, dans les bureaux et à la maison.Une approche classique pour l'augmentation du potentiel de distribution des entrées et sorties d'un système central de traitement consiste à utiliser des techniques de multiplexage centralisées standards, soit directement à l'intérieur du processeur central, soit dans un sous-système de traitement de données centralisé associé présentant un potentiel de multiplexage important et répondant à des instructions délivrées par le processeur central principal, appliquées au travers d'un bus unique ou double d'entree/sortie en interprétant ces instructions puis en conduisant des transactions de données numériques avec les machines-outils sélectionnées disposées à distance par l'intermédiaire d'un bus d'entrée/sortie parmi mille ou plus nécessaires au sous-systeme de multiplexage pour communiquer individuellement avec toutes les machinesoutils disposées à distance et en interface avec ledit sous-système. Bien que ces systèmes de multiplexage aient été effectivement utilisés dans le cas ou il n'y a qu'un nombre limité de machines-outils à contrôler et à commander par le processeur central ou dans le cas ou les machines-outils peuvent être disposées relativement prés du processeur central, ils se sont révélés moins que satisfaisants lorsqu'un grand nombre de machines-outils ou au moins des sous-fonctions de machinesoutils doivent être commandés par le processeur central ou lorsque les machines-outils à commander sont disposées à une certaine distance du processeur central, c'est-à-dire à des distances dépassant des centaines et même des milliers de mètres.Certains des inconvenients des soussystèmes et systemes de multiplexage standards utilisés dans ces derniers cas consistent dans le fait que les données délivrées par le soussystème de multiplexage doivent être transmises sur un nombre de bus de données individuels pouvant atteindre mille ou plus et ce, sur de longues distances.Ainsi, le conditionnement du signal (la transformation du signal d'entrée/sortie numérique délivré par le processeur central en un signal utilisable par la machine-outil) en un point centralisé adjacent à la fonction de multiplexage, est peu pratique étant donné que le signal conditionné devrait alors parcourir des distances considérables sur le bus approprié, au travers d'un environnement hostile où il pourrait être affecté par des bruits parasites. I1 serait alors nécessaire d'utiliser des unités de conditionnement de signaux individuels disposées soit adjacentes à la machine-outil, soit à l'intérieur de celle-ci, ce qui augmente le coût du conditionnement des signaux. Dans tous les cas, même lorsque le conditionnement des signaux est effectué sur une base individuelle à la machine outil, le problème posé par l'utilisation d'un nombre de bus de données individuelles pouvant atteindre mille et plus, sur de longues distances, est très onéreux. L'environnement hostile dans lequel ces bus de données sont utilisés affecte même les données numériques à bi-niveaux portées par la ligne et de grandes longueurs de câbles de protection coaxiaux onéreux doivent être utilisées pour les nombreux bus de données. Les dispositifs de l'art antérieur ont rencontre beaucoup de ces problèmes et dans une certaine mesure, on a développé des systèmes comportant des unités de commande d'outillage disposés à distance et fonctionnant sous la commande du processeur central pour commander les outillages associés. Cependant, le fonctionnement de ces systèmes en ce qui concerne la distribution des transactions de données entre le processeur central et l'entrée/sortie numérique de la machine-outil s'est révélé plus lent et moins efficace au point de vue traitement de données numériques que les systèmes de multiplexage plus onéreux mentionnés ci-dessus. De plus, il serait souhaitable d'avoir un systeme d'unités de commande d'outillage disposé à proximité des machines-outils et éloigné du processeur central, ce qui permettrait à l'unité de commande d'outillage de n'exiger que des transactions de données minimisées avec le processeur central. En conséquence, un objet de la présente invention est de fournir un systeme de distribution et de conditionnement des entrées et sorties numériques d'un processeur central et d'appliquer celles-c-i à une machineoutil disposée à distance, ledit systeme éliminant la communication par bus multiples sur de longues distances vers la machine-outil, tout en n'utilisant ou en n'impliquant le processeur central que pendant un temps minimum. Un autre objet de la présente invention est de fournir un système de distribution et de conditionnement des entrées et sorties numériques d'un processeur central et d'application de celles-ci à des machines outils disposées à distance, ledit système éliminant la communication par bus de données multiples sur de longues distances sans sacrifices significatifs du temps de communication entre le processeur central et l'entrée/ sortie de la machine-outil. Un autre objet de la présente invention est de fournir un système de distribution et de conditionnement des entrées et sorties numériques d'un processeur central et d'application de celles-ci à des machinesoutil s disposées à distance, ledit systeme éliminant la communication par bus de données multiples sur de longues distances, ainsi que de distribution et de conditionnement continus desdites entres et sorties numériques lorsque le processeur central a cessé les transactions de communication vers et depuis le système de distribution. Un autre objet de la présente invention est de fournir un système de distribution et de conditionnement des entrées/sorties numériques d'un processeur central et d'application de celles-ci à des machinesoutils disposées à distance, ledit système éliminant les communications par bus de données multiples sur de longues distances et permettant l'achèvement ou l'arrêt d'une fonction de machine-pgtil amorcée par une sortie délivrée par le processeur-.central après que celui-ci ait fini de communiquer avec le système de distribution. Un autre objet de la présente invention est de fournir un système de distribution et de conditionnement des entrées/sorties numériques d'un processeur central et d'application de celles-ci à des machinesoutils disposées à distance, ledit système éliminant les communications par bus de données multiples sur de longues distances, et dans lequel le processeur central et les parties du système de distribution et de conditionnement autres que celles au travers desquelles existe une trajectoire de communication entre le processeur central et une machineoutil sélectionnée, sont complètement isolées de la masse et autres sources aléatoires de courant différentiel capables d'endommager ou de gêner le fonctionnement du processeur et du système. Selon les enseignements de la présente invention, on realise un système de commande de plusieurs machines-outils comprenant un processeur central et plusieurs unités de commande d'outillage, chacune de ces der nières étant associé en fonctionnement à une machine-outil comprenant au moins une commande d'outillage adaptée pour délivrer une sortie numérique à la machine-outil associée afin de commander une fonction de celle-ci et/ou de recevoir de ladite machine-outil, une entrée numérique indiquant la condition de celle-ci. Un bus de données principal à canaux multiples est connecté au processeur central pour conduire des transactions de données vers et depuis le processeur en transférant des bits de données en parallèle. Le système comporte en outre plusieurs bus de données a multi-canaux, chacun d'eux étant connecte a l'une des commandes d'outillage. Des moyens de distribution de données dans le système accouplent les bus de données des unités au bus de données principal. Ces moyens de distribution comprennent des moyens répondant a une série de signaux de distribution délivrés par le processeur central pour activer sélectivement l'une des commandes d'outillage et n'activer sélectivement que la trajectoire de données entre le bus de données principal et par le bus de données de l'unité connecté à cette unité de commande sélectionnée.Les moyens de distribution comprennent en outre des moyens ne maintenant que cette trajectoire de donnees activée ouverte au travers du bus de données principal vers le processeur central et maintenant toutes les autres trajectoires de données par les bus de données des unités vers les commandes d'outillage non sélectionnées, fermées jusqu'a ce que le processeur central délivre la série suivante de signaux de distribution afin d'activer sélectivement une autre commande d'outillage. Selon un autre aspect inventif de la présente invention, on réalise un systeme de commande de plusieurs machines-outils comprenant un processeur central et plusieurs unités de commande d'outillage, chacune fonctionnant en association avec une machine-outil. Un bus de données a canaux multiples principal est connecté entre le processeur central et chacune des unités de commande afin de conduire des transactions de données entre le processeur et l'unité de commande par le transfert de bits de données en parallèle vers et depuis le processeur. Chacune des unités de commande comprend au moins une commande d'outillage adaptée pour délivrer une sortie numérique a la machineoutil associée pour commanderune fonction de la machine-outil et/ou pour la réception d'une entrée numérique issue de ladite machine-outil et indiquant une condition de celle-ci. L'unité de commande comprend d'autre part des moyens permettant d'achever une fonction de la machine-outil amorcée par une transaction de données a partir du processeur central apres que la transaction de données ait été achevée et lorsque le processeur n est plus en communication avec l'unité de commande d'outillage. Les unités de commande d'outillage comprennent également des moyens stoppant la fonction de la machine-outil commandée lors de la réception depuis la machine-outil d'une entrée numérique indiquant une condition de machine-outil préselectionnée. Les moyens d'achevement de la fonction de la machine-outil et d'arrêt de cette fonction peuvent tous deux fonctionner entièrement à l'intérieur de l'unité de commande sans autre communication vers ou depuis le processeur central. D'autres objets, caractéristiques et avantages de la presente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent des modes de réalisation préféres de celle-ci. La figure 1 est un schéma bloc du système. La figure 2 est un schéma bloc d'une unité de commande de machineoutil ou carte de macrofonction. La figure 3 est un schéma-bloc d'un bloc de commande de machineoutil. La figure 4 est un tableau indiquant les bus et les lignes du système de bus d'interface distribués et dans le système de bus d'interface de macrofonctions. La figure 5 est un schéma chronologique présentant les niveaux d'impulsion des divers bus et lignes du système de distribution pendant des opérations d'écriture et de lecture. La figure 6 est un schéma du bloc de commande de machine-outil montrant les agencements des diverses cartes de macrofonction dans le bloc. La figure 7 est un schéma bloc présentant plus en détail l'agencement des machines-outils, des blocs de commande et du système de bus d'interface distribués par rapport au processeur central. La figure 8A présente des diagrammes de chronologie montrant les impulsions de données sur diverses lignes du système pendant diverses séquences de commande de distribution. La figure 8B présente des diagrammes de chronologie montrant les impulsions de données sur diverses lignes du système pendant certaines sequences de commande de distribution supplémentaires. La figure 9 est un schéma de l'agencement fondamental du système de distribution. La figure 10 représente certaines sous-unites de la figure 9, dans un plan unique. La figure 11 est une représentation des groupes d'agencement des sousunités de la figure 9 dans un autre plan. La figure 12 est un tableau présentant certains des agencements d'adresses de la figure 9. La figure 13 est un schéma logique representant le rapport existant entre une carte de macrofonction générale (unité de commande de machineoutil) et la carte d'interface de bloc sur un bloc particulier. La figure 13A est un diagramme chronologique représentant les niveaux d'impulsion sur divers bus et lignes de la figure 13 pendant des cycles d'écriture et de lecture. La figure 13B est un schéma logique illustrant les circuits supplémentaires prévus sur une carte d'interface de bloc standard pour l'exécution des vérifications de parité standards. La figure 13C est un schéma logique representant plus en détail les circuits de la logique de décodage 96 de la figure 13. La figure 13D est un tableau de chronologie similaire à celui de la figure 13A mais illustrant plus en détail des séquences de niveaux d'impulsion sur les diverses lignes de la logique de la figure 13 pendant une série de transactions de données entre la carte de macrofonction et le processeur central. La figure 14 est un diagramme logique d'une autre carte de macrofonction générale. La figure 14A est un diagramme chronologique illustrant les niveaux d'impulsion sur divers bus et lignes de la figure 14 pendant des cycles de lecture et d'écriture. La figure 15 est un autre diagramme logique illustrant une autre carte de macrofonction générale. La figure 15A est un diagramme chronologique illustrant les niveaux d'impulsion sur divers bus et lignes de la figure 15 pendant des cycles d'écriture et de lecture. La figure 16 est un diagramme logique illustrant la logique nécessaire a chacune des macrofonctions et sur la carte d'interface de bloc pour l'exécution de la fonction d'interruption dans le système. La figure 17 est un diagramme logique illustrant l'actionnement associé des mécanismes de détection et d'entrainement généraux sur plusieurs cartes de macrofonction associées dans une unité de commande de machineoutil pour la commande du fonctionnement de ladite machine-outil. La figure 18 est un diagramme logique montrant le fonctionnement associé d'une macrofonction de synchronisation d'intervalle et d'une macrofonction d'excitation de solénolde permettant l'association de ces deux macrofonctions. La figure 19 est un schéma bloc illustrant de possibles variations topologiques dans la conception du présent système. La figure 20 est un schéma logique d'une carte de macrofonction d'intégration de commutation. La figure 20A est un diagramme des circuits d'une unité d'intégration de commutation classique telle que celle représentée dans la figure 20. La figure 21 est un schéma logique d'une carte de macrofonction d'excitation d'un électro-aimant. La figure 21A est un schéma logique illustrant le fonctionnement associé de deux cartes de macrofonction pour l'achèvement d'une opération indépendante du processeur. La figure 22 est un schéma logique d'une carte de macrofonction de chronologie. La figure 23 est un schéma logique d'une carte de macrofonction de conversion analogique-numérique. La figure 24 est un schéma logique illustrant le moyen de photocouplage assurant l'isolation électrique de chaque commande d'outillage par rapport au processeur central et a chacune d'elle. La figure 25 est une représentation schématique du processeur central montrant les connexions vers et depuis le processeur des divers câbles et lignes de données fonctionnels décrits dans le présent document. La figure 26 est un diagramme d'écoulement des instructions du processeur central à la macrofonction d'intégration a huit commutateurs permettant d'évaluer la condition des huit commutateurs contrôlés par cette macrofonction. La figure 26 est divisée en figures 26A et 26B. La figure 27 est un diagramme d'écoulement des instructions du processeur central à une macrofonction d'excitation d'un électro-aimant pour l'écriture d'une configuration de seize bits dans la macrofonction correspondant aux points de sortie d'excitation de cette carte de macrofonction. La figure 27 est divisée en figures 27A et 27B. La figure 28 est le diagramme d'écoulement des instructions de l'ordinateur pour la lecture de la condition des sorties de l'excitateur a partir de la macrofonction d'excitation d'électro-aimant. La figure 28 est divisée en figures 28a, 28B et 28C. La figure 29 est un diagramme d'écoulement des instructions du processeur central à la macrofonction de conversion analogique-numérique pour la lecture des données converties en numérique correspondant a la condition de l'un des canaux analogiques. La figure 29 est divisée en figures 29A, 29B et 29C. La figure 30 est le diagramme d'écoulement des instructions du processeur central à la macrofonction de chronologie pour ajuster le dispositif de synchronisation à un intervalle de temps donne à titre d'exemple. La figure 30 est divisée en figures 30A, 30B et 30C. La figure 31 est le diagramme d'écoulement des instructions du processeur central transférées a la macrofonction d'intégration a huit commutateurs pour l'écriture d'informations de diagnostic dans la macrofonction et pour leur relecture au processeur central. La figure 31 est divisée en figures 31A et 31B. La figure 32 est un diagramme d'écoulement des instructions du processeur central pour la détermination de la source d'un état d'interruption à l'interface de distribution. La figure 33 est un diagramme d'écoulement des instructions du processeur central permettant de déterminer si la source d'interruption est une carte de macrofonction particulière qui, dans l'exemple illustré, serait un convertisseur analogique-numérique. La figure 1 est une représentation très générale du système de la présente invention. Ce système permet de commander plusieurs machinesoutils 13. Ces machines-outils peuvent être de n'importe quel type connu dont les conditions de fonctinnement peuvent être contrôlées par un ordinateur ou un processeur central de données. Ces machines-outils peuvent également être des machines dont le fonctionnement peut être commandé par un tel processeur central de données. Ainsi, les machinesoutils peuvent aller d'un dispositif aussi simple qu'un four, auquel cas le processeur central reçoit les données de température détectées et en retour, commande des commutateurs d'éléments chauffants, jusqu'à des dispositifs plus complexes tels que les machines-outils utilisés pour le traitement de pièces de travail par faisceau électronique ou ionique. Chaque machine-outil 13 de la figure 1 est associée en fonctionnement à au moins un bloc de commande 14. Les machines-outils les plus complexes peuvent exiger plus d'un bloc de commande. Chaque bloc de commande comprend plusieurs unites de commande d'outillage 16 qui délivrent une sortie numérique à la machine-outil associée 13 pour la commande d'une fonction particulière référencée 13A ou 13B dans la machine-outil et/ou pour la réception, depuis ladite machine-outil, d'une entrée numérique par les lignes d'entree/sortie 15, indiquant la detection-d'une condition particulière de la machine-outil.Les sorties numériques délivrées par les lignes 15 à partir des unités de commande 16, sont appliquées à des éléments des machines-outils telles que des solénoTdes, des valves ou des commutateurs pour les exciter et/ou à divers dispositifs de detection de la machine-outil pour la réception depuis celle-ci d'une entrée numérique donnant une information particulière concernant la machineoutil, telle que la température, la pression ou le volume. Le processeur central 1 est connecté aux unités de commande ou macrofonctions 16 respectives par l'intermédiaire d'un bus de données à canaux multiples principal 31 par lequel le processeur central peut conduire des transactions de données en transférant des bits de données en parallèle vers et depuis lui-meme.Chaque unité de commande ou macrofonction 16 est associée à un bus de donnees d'unité qui est également un bus à canaux multiples. Sans entrer des maintenant dans les détails, on voit que le système comprend en outre des moyens de distribution de données associés aux blocs de commande de machine-outil pour chacune de ces dernières. Ces moyens de distribution de données qui comprennent une carte d'interface de bloc 28, fonctionnent en réponse à la réception d'une série de signaux de distribution ou d'adresse issus du processeur central afin d'actionner sélectivement l'une des unités de commande 16 et de n'activer sélectivement que la trajectoire de données partant de cette unité de commande sélec tionnée et revenant au processeur central, à l'exclusion de toutes les trajectoires de données issues des autres unités de commande du système. Par exemple, si l'unité de commande 16' est actionnée, la seule trajectoire de données retournant au processeur central dans tout le système et qui sera activé, sera celle représentée dans la figure 1 en traits noirs larges et partant de l'unité de commande 16'. Comme on le verra ultérieurement en détail, une fois que cette trajectoire est activée sélectivement et exclusivement, le système assure un blocage de trajectoire ne laissant que cette trajectoire ouverte vers 1 'unité centrale de traitement, toutes les autre5 trajectoires à partir des autres commandes de machine-outil demeurant fermées jusqu'à ce que le, processeur central délivre la série suivante de signaux de distribution ou d'adresse pour l'actionnement sélectif d'une autre unité de commande. De plus, comme on le verra ultérieurement plus en détail, l'un des blocs de commande ou plusieurs de ceux-ci, une fois adresse par le processeur central, ont les moyens d'achever une ou plusieurs fonctions de machine-outil amorcées par une transaction de données à partir du processeur central même apres l'achèvement de la transaction de données et lorsque le processeur central n'est plus en communication avec l'unité de commande 14. La machine-outil 13 est connectée au système par le bloc de commande qui contient diverses cartes d'interface qui sont des macrofonctions de circuit. Une carte d'interface ou macrofonction classique (unité de commande) 15 est représentée dans la figure 2. Les éléments de commande clés d'une macrofonction typique sont les registres de sortie 17, les unités de fonction de commande et les registres d'entrée 18. Ces registres sont connectés vers et à partir de la machine-outil par l'intermédiaire d'une logique de conditionnement de signal de sortie 19 et d'une logique de conditionnement de signal d'entrée 20. On trouve une logique de sortie 17A et une logique d'entrée 18A entre le registre correspondant et la logique de conditionnement de signal. Plusieurs registres de sortie, unités de fonction de commande et registres d'entrée peuvent être disposés sur la carte de circuits de macrofonction 16. Les registres de sortie et d'entrée sont connectes à un bus de données aux points 21 et 22 comme représenté dans la figure 2. Les registres d'entrée sont à leur tour connectés au bus de données 23 par une unité de fonction de sommation. Etant donné qu'il y a généralement des registres d'entrée issus de plusieurs cartes de macrofonction, connectés au bus de données 23 pour un bloc particulier, la connexion reelle peut être obtenue par des unités de fonction de sommation qui sont communes à plusieurs cartes d'interface sur le bloc. Lorsqu'il y a plus d'un registre d'entrée sur une carte, les connexions au bus de données 23 peuvent être multiplexées par un multiplexeur 24. Le registre de sortie 17 peut être par exemple un registre à maintien de polarité classique. Des impulsions de fixation sont nécessaires pour transférer des données dans le registre de sortie 17 à partir du bus de données 23 et egalement pour transferer les données sur le bus de données 23 a partir du registre d'entrée 18. Ce transfert est exécuté par la logique de sélection de registre 98 (qui peut être un decodeur comme on le verra ultérieurement plus en détail). Cette logique reçoit des signaux du bus de commande 25, de la ligne de synchronisation 26 et de la ligne de sélection de cartes 27 dont le fonctionnement sera decrit plus en detail ultérieurement. Une ligne de sélection activée indique la carte 16 qui doit recevoir les données. L'excitation de la ligne de sélection de carte particulière 27 qui détermine la carte qui devra soit envoyer, soit recevoir les données, est sélectionnée par une carte d'interface de bloc qui fait partie du bloc de commande de machine-outil 14. La figure 3 présente le rapport existant entre une carte d'interface de bloc 28 et une série de cartes de macrofonction individuelles (unités de commande) 16 dans un bloc de commande de machine-outil complet 14. Le bus commun ou bus d'interface de macrofonction 29, de la carte d'interface de bloc aux diverses cartes d'interface ou de circuit de macrofonction 16 contient le bus de données 23, le bus de commande 25 et la ligne de synchronisation 26, de retour 30 et de sélection de cartes 27, représenté dans la figure 2.Le bus de commande 25 (figure 2) est décodé pour générer des ordres de sousniveaux utilises pour indiquer le registre ou la fonction qui est à activer. La logique de sélection de registre 24 (figure 2) assure une autre fonction. Chaque fois que la ligne de synchronisation 26 est active, la carte est sélectionnée et une combinaison d'ordre valide est appliquez au bus de commande comme défini pour la carte d'interface spécifique, la ligne de réponse de retour 30 (figure 2) est activée par la logique de sélection de registre 24, indiquant une transaction réussie. La figure 2 représente les limites physiques de la carte de macrofonction 16 par des lignes en tirets. On notera qu'il y a plusieurs lignes standards arrivant et quittant la carte 16. Ce sont les lignes de bus de donnees 23, les lignes de bus de synchronisation 26, de retour 27 et de commande 25 et les lignes de sélection de carte 27 (toutes faisant partie du bus d'interface de macrofonction 29). Toutes les cartes d'interface seront connectées au même type de bus d'interface de macrofonction 29. Le réseau de distribution 31 ou le système à bus d'interface de distribution (figures 1 et 3) du processeur central au bloc 14, comporte deux bus de données qui sont monodirectionnels; le bus de sortie et le bus d'entrée. L'interface de macrofonction 29 comporte un bus de données unique 23 bidirectionnel. L'établissement de ces interfaces est indiqué dans la figure 4. Dans le système à bus d'interface de distribution 31, on trouve outre les neuf lignes de bus de données prévues pour chaque bus de sortie et chaque bus d'entrée, quatre lignes de référence de commande. Ces quatre lignes sont utilisées dans toutes les combinaisons binaires, donnant seize combinaisons possibles. Une ligne de base unique délivre une impulsion de synchronisation pour fournir la chronologie de données. D'une manière similaire, dans le systeme à bus d'interface de macrofonction 29, on trouve un bus de données unique à neuf lignes 23, quatre lignes de reference de commande et une ligne d'impulsion de synchronisation. La figure 5 est un diagramme chronologique représentant la séquence des impulsions sur le bus d'entrée ou de sortie approprié du bus d'interface de distribution 31 ainsi que sur le bus d'interface de macrofonction 29 pendant une opération d'écriture ou de lecture classique. On notera que lorsque les données sont écrites sur le système d'interface comprenant la macrofonction 29 et les bus d'interface de distribution 31, les lignes de référence de commande par leur décodage binaire, fournissent un moyen d'identification du type d'information sur le bus. Par exemple, si l'adresse d'espace logique a eté codée sur le bus de sortie, la combinaison de référence de commande 0000 (0) sera trouvée sur les quatre lignes de référence de commande 25. (L'adresse d'espace logique et la fonction d'adressage seront ultérieurement décrites plus en détail en se référant aux figures 9-12). L'impulsion de synchronisation sera utilisée pour indiquer la présence d'une donnée valide sur le bus.La ligne de retour 30 est utilisée pour renvoyer l'infformation de séparation au processeur comme décrit précédemment. L'impulsion de retour est engendrée à la macrofonction ou à la carte d'interface sélec tionnée 16 (figure 2) par le décodeur 98 et est conditionnée par l'impulsion de synchronisation chaque fois que l'opération, comme indique par les lignes de référence de commande, a été réussie. Si par exemple, lorsque le processeur adresse un espace logique et qu'un circuit de macrofonction ou carte d'interface 16 est à cette adresse, l'impulsion de retour est renvoyée, indiquant au processeur central 1 que l'opération a été réussie. Si aucune carte d'interface 16 n'est à l'adresse sélectionnée, aucune impulsion de retour n'est renvoyée. Donc, le processeur 1 sera informé d'une erreur d'entrée/sortie. La programmation appropriée du processeur pour l'établissement de ces séquences sera ensuite traitée plus en détail. Les chronologies sont également définies dans la figure 5. Tw est la période s'écoulant entre l'apparition de la donnée sur le bus et le moment ou l'impulsion de synchronisation est conditionnée. Ts est la duree de l'impulsion de synchronisation et Tr est la période de validité de la donnée sur le bus après que l'impulsion de synchronisation ait été coupée. L'impulsion de retour reviendra au processeur après un délai de Td. La durée de Td variera suivant la distance entre le processeurcentral 1 et le bloc de commande 14 et l'importance des retards logiques dans la chaîne.Le processeur central 1 utilisera l'impulsion de retour (ligne 30) pour assurer la séparation évitant le dépassement des données, reconnaitre un transfert de données réussi et couper l'impulsion de synchronisation. Les données doivent demeurer valides sur le bus de données 30 jusqu'après la coupure de l'impulsion de synchronisation. La durée des périodes de temps peut varier. La durée minimum des impulsions sera déterminée par la réponse et la largeur de bande du système de distribution d'interface. Cela sera fonction de la longueur des lignes et des composants de l'interface. Lorsque des cadences de données plus rapides sont exigées, des lignes de transmission spéciales ou des bus plus larges seront utilises, ce qui devrait permettre des cadences des données approchant 10 mhz. Il n'y a pas de restrictions à la durée maximum des périodes de temps etant donné qu'il n'y a pas de fonctions dépendant du temps dans le circuit de macrofonction et les cartes d'interface 16. Ainsi, le système des bus d'interface de distribution 31 peut être recyclé manuellement, phase par phase, à des fins d'entretien lorsque cela est necessaire. Cette caractéristique permet l'utilisation d'indicateurs disposés sur la carte d'interface de bloc 14 et les cartes de macrofonction 16, qui seront utilisés pendant l'entretien du système pour localiser les cartes 16 défectueuses dans le système sans utiliser d'equipements spéciaux tels que des oscilloscopes et des sondes. Le mode de lecture de l'interface est similaire à celui d'écriture à l'exception du fait que les données sont transférées sur le bus d'entrée par la macrofonction 16. On notera que le contenu du bus d'entrée est déterminé par la combinaison ou de l'information du bus de sortie, ensemble avec l'information transférée sur le bus d'entrée par la macrofonction étant donné que l'interface de macrofonction est portée par un bus de données entrée/sortie commun 23 (figure 2). Ainsi, en lecture, le bus de sortie doit contenir la valeur 00000000 (0). La ligne de retour 30 assure une fonction supplémentaire lors de la lecture de données. Dans ce cas, l'impulsion de retour est générée à la macrofonction simultanément au transfert des données sur le bus d'entrée. Donc l'impulsion de retour sera utilisée par le processeur comme une ligne de synchronisation 26 pour indiquer qu'une donnée valide est présente sur le bus d'entrée Un court retard sera appliqué à l'adapteur de processeur pour tenir compte d'un décalage quelconque des données dû à des différences de propagation entre les bits. En se reportant à la figure 2 et plus particulièrement à la logique de sortie et d'entrée, on voit que beaucoup de cartes d'interface exigent une information ou une commande locale pour etre disponibles entre les registres de donnees de sortie 17 et l'unité de conditionnement de signal 19. Ces points de connexion se presentent à l'utilisateur sous la forme des broches d'interface 10 (voir également la figure 3). De tels points de contre-réaction pour commande par l'utilisateur seront décrits ultérieurement à titre d'exemple en se référant aux figures 17 et 18. Dans ces exemples, les points de commande sont des points d'échantillonnage et d'inhibition. La définition des registres d'entrée 17 et de sortie 18 joue un rôle clé dans le fonctionnement de l'interface ou carte de circuit de macrofonction 16. Toutes les trajectoires d'écoulement des données au processeur s'établissent par les registres d'entrée 17 ou de sortie 18. Donc toutes les opérations seront définies et décrites ultérieurement en se référant à ces registres. On notera que tous les signaux et communications à partir du processeur central 1 vers les blocs de commande de machine-outil 14 passant par les bus d'interface de distribution 31 et les bus d'interface de macrofonction 29, sont commandés par le processeur central 1 avec des programmes qui sont décrits ci-après. Plusieurs cartes de circuit de macrofonction 16 sont combinees dans un bloc 14 comme représenté dans la figure 3. On notera qu'il existe egalement une carte d'interface de bloc 28 qui commande la distribution des signaux aux cartes de macrofonction 16 dans le bloc. Les points de connexion des machines-outils sont également représentés dans la figure 3. La carte d'interface de bloc 28 assure plusieurs fonctions. Elle est raccordée au bus d'interface de distribution 31 qui alimente le processeur central. D'autres blocs peuvent également être fixes à ce canal. La carte d'interface de bloc 28 assure la fonction de sélection d'adresses et lorsqu'elle est sélectionnée, raccorde le bus d'interface de macrofonction 29 aux cartes d'interface sélectionnées. La fonction d'adressage sera décrite ultérieurement. La séquence d'utilisation du bus d'interface de distribution standard 31 et de ses macrofonctions associées 16 est la suivante: tout d'abord, l'utilisateur détermine ses exigences de commande, puis sélectionne les macrofonctions appropriees 16 qui peuvent se présenter sous la forme de circuits integrés pour répondre aux exigences de cartes assemblées d'une manière classique. Puis, il attribue les cartes d'interface de macrofonction 16 à des "tableaux mères" de support classiques pour l'assemblage. La structure de la carte de macrofonction permet à l'utilisateur d'assembler par exemple une carte d'interface de bloc 28 et jusqu'à 15 cartes de macrofonction 16 sur un seul "tableau mère". Ce groupe pouvant atteindre 15 macrofonctions constitue un bloc de commande de machine-outil 14. La figure 6 montre la position des diverses cartes dans le bloc sur un "tableau" typique qui représente un bloc typique 14. L'agencement d'un tableau ou bloc dans la figure 6 sera généralement décrit en se reportant à la structure et aux éléments références des figures 2, 3 et 13, la dernière figure étant décrite ulterieurement plus en détail. Le tableau 80 est prècâblé pour formes les-interconnexionq et le câblage représentés dans les figures 2, 3 et 13. Le tableau-mère 80 comporte des prises précâblées appropriées pour recevoir la carte d'interface de bloc 28 et jusqu'à 15 cartes de macrofonction 14. Etant donné que chaque carte peut être différente en ce qui concerne la complexité des circuits nécessaires à l'exécution de sa fonction, on a prevu dans le tableau-mère précâble 80 la réception de cartes dont la dimension latérale peut varier de une à quatre unités.La carte d'interface de bloc 28 en raison de la complexité de ses circuits, a une largeur de quatre unités comme une grande partie des cartes de macrofonction. Cependant, certaines des cartes de macrofonction telles que la carte 14' n'ont qu'une largeur de 2 unités dans la réalisation représentée ici. Le bus de sortie 93 du processeur central et le bus d'entrée 94 au processeur central sont connectés dans le tableau-mère 80 comme représenté dans la figure, ce dernier les câblant directement à la carte d'interface de bloc 28. Des fils et des câbles 81 issus du tableau ou du bloc sont connectés à la machine-outil pour fournir les diverses entres et sortie à et à partir de la machine-outil. De plus, les points d'accès pour l'utilisateur et les dispositifs environnants au bloc de commande d'outillage sont également disposés sur les lignes 81. Chaque bloc 14 nécessite une carte d'interface de bloc (BIC) 28 (figure 3). I1 s'agit d'une carte pré-conçue qui fonctionne avec le bloc. Elle a plusieurs fonctions qui seront decrites dans les paragraphes suivants. La carte d'interface de bloc 28 permet un chargement approprié autorisant toute combinaison des macrofonctions à assurer par les cartes de macrofonction 16 à attribuer à un bloc unique 14. Elle assure également une partie de la fonction de multiplexage afin de reduire au minimum la logique nécessaire au multiplexage sur la carte de macrofonction 16. De plus, la carte d'interface de bloc assurera plusieurs fonctions de commande. Elle est adressable par le processeur central 1 et en tant que telle, lui seront attribués des points de sortie numériques pour assurer les fonctions de transfert. Ainsi, le processeur 1 par l'utilisation de sorties numériques disponibles à la carte d'interface de bloc 28, peut connecter ou déconnecter toutes les cartes de macrofonction 16 attribuées au bloc particulier 14. La carte d'interface de bloc 28 est également utilisée lors de la recherche de la position de sources d'interruption. Ceci permet le déroulement d'une séquence d'interrogation d'interruption à deux étages qui réduit le temps nécessaire à la localisation d'une macrofonction d'interruption. Cette séquence d'interruption sera décrite ultérieurement plus en détail. La carte d'interface de bloc 28 permet également l'alimentation du système. En séquence d'alimentation, le processeur central par la combinaison de l'interface de distribution 31 et des bus de macrofonction 29, des cartes d'interface de bloc 28 des cartes de circuits de macrofonction 16, présente toutes les conditions nécessaires à l'exécution de l'opération appropriée, avant l'alimentation des machines-outils 13. Ainsi, toutes les conditions de commande sont établies avant l'alimentation des machines-outils. La parité pour toutes les données entrantes est engendrée à la carte d'interface de bloc. Ainsi, la précision de la retransmission des données au processeur par l'interface de distribution est assurée. La vérification de parité qui est exécutée sur la carte d'interface de bloc 28 peut consister en n'importe quelle routine de verification de parité classique utilisant le bit de parité. D'une manière similaire, le processeur central engendrera la parite pour les données et les commandes du bus de sortie, à la carte 28, ce qui est vérifié par celle-ci. Une illustration d'une verification de parité sera donnee ultérieurement en se référant à la figure 13B. La carte d'interface de bloc comporte également quatre broches (non représentées) qui sont connectées soit au niveau de tension logique, soit à la masse, pour attribuer l'une des seize adresses de bloc au tableau (figure 6). Ainsi, l'utilisation de cette possibilité éliminera les adresses ambigues étant donné que différents blocs de commande de machine-outil 14 sont disposés le long du réseau de distribution 31 (figure 1). Deux prises de câble sont attribuées sur le bloc ou tableau 80 pour la connexion dudit bloc a l'interface de distribution (câbles 93 et 94, figure 6). Tous les signaux entrant ou sortant de ces câbles sont au niveau des lignes de transmission. Les circuits de translation de niveau classique appropriés sont disposés sur la carte d'interface de bloc. Le reste des prises du tableau-mère n'est pas attribué et reste disponible pour d'autres applications. Les circuits d'interverrouillage, les câbles de sortie, les amplificateurs opérationnels et autres éléments nécessaires peuvent être raccordés à ces prises. La figure 7 représente l'ensemble de plusieurs blocs de commande 14 par secteurs, chaque secteur commandant une machine-outil particulière et plusieurs sous-secteurs sous la commande d'un processeur central 1. Les données sont distribuées aux blocs 14 à partir du processeur 1. Le processeur peut être par exemple un système IBM 7. D'autres types d'ordinateurs pouvant être raccordés aux sous-secteurs pourraient être des unités de commande logiques basées sur l'IBM 360/30, l'IBM 1130, des mini-ordinateurs ou des microprocesseurs. Dans le cas présent, le système des bus d'interface de distribution à la sortie du processeur central est un système a 26 câbles 31 décrit dans la figure 4. Cette interface est assemblée selon la structure à secteurs classique 70 (figure 7) avec des "sorties" 71 par exemple, tous les 130cm. On considérera ces "sorties" comme des tableaux de distribution de sous-secteur. Ces tableaux sont des tableaux du type a interconnexion classique permettant le maintien de la modularité de la structure. Les données sont envoyées à la structure comme le seraient d'autres élements tels que de l'eau, de l'air ou de la puissance. Lorsqu'un sous-secteur est raccordé à l-a structure 70, le tableau de distribution de structure 71 est rempli de cartes de circuits intégrés classiques qui assurent des fonctions de reception et de commande.Ceci permet la connexion de la logique de secteur aux lignes de transmission 31 dans la structure de secteurs sans entraîner de problemes de réflexions et de correspondance de lignes indésirables. L'isolation optique est assurée entre les circuits qui sont connectes à l'interface de distribution des secteurs et les lignes de signaux alimentant le secteur. Cette isolation optique sera décrite ultérieurement plus en détail. La partie de la logique sur le tableau de distribution de sous-secteur 71 qui est connectée au processeur 1 sera alimentée en puissance par le processeur 1. L'autre côté de 1 'élé- ment d'isolation optique recevra la masse et la tension du sous-secteur. Ainsi, toute boucle de masse en courant continu entre les sous-secteurs et le processeur sera éliminée. Si aucun sous-secteur n'est raccordé au tableau de distribution des sous-secteurs 71, il n'y aura pas d'éléments enfichés dans le tableau. Les signaux de données traverseront simplement le tableau. On peut considérer maintenant comment les données sont mises en séquence dans le système sous la commande du processeur central. Les séquences sont illustrées dans la figure 8A et seront mieux comprises en se reportant également aux figures 3, 2, 4 et 5. Les données sont transférées par le bus d'entrée et le bus de sortie (figure4) par une série de séquences de données de commande. Les figures 8A et 8B representent plusieurs de ces séquences, qui sont des modes de fonctionnement différents de l'interface du bloc de commande de machine-outil. On trouve associée à chaque séquence de commande, une variable X qui représente l'une des seize combinaisons des lignes de référence de commande. Quatre combinaisons de références de commande dont l'une n'est pas utilisée (elle est intentionnellement tenue en réserve), sont réservées pour une utilisation fixe dans le système.Ces combinaisons sont les suivantes: zero, qui est l'adresse d'espace logique; un, qui est utilisé pour restaurer la bascule de requête d'interruption disposée à la carte de macrofonction 16; quatorze (qui n'est pas utilise); et quinze qui sera utilise pour lire le numéro d'identification de macrofonction. Les autres attributions des douze combinaisons de références de commande restant dépendront des exigences de la carte d'interface ou de macrofonction 16. Une description de plusieurs séquences de commande de base illustrera ces utilisations. La séquence de commande zéro est utilisée pour deux fonctions: Une fonction consiste à fournir l'information d'adresse seulement sur le bus d'interface. Chaque macrofonction doit avoir une ligne de section d'espace logique. La fonction de cette ligne est d'être condi tionnée lorsque l'espace logique est sélectionné. Cette ligne étant conditionnée, ouvre l'espace logique. La ligne est restaurée chaque fois que tout autre espace logique est sélectionné. La séquence d'adresse seulement permet la restauration et le conditionnement des lignes de sélection d'espace logique sans transfert de données. La seconde fonction de la séquence de commande O est l'interrogation d'interruptions. Une interruption est une condition prédéterminée classique dans laquelle la macrofonction doit obtenir la commande du processeur central. Ainsi, il s'agit d'interrompre ce que le procédé est en train d'exécuter pour que le processeur puisse assurer une fonction de priorité plus élevée. Chaque macrofonction qui a cette possibilité d'interruption comportera une bascule de requête d'interruption 65, figure 16. Cette bascule est enclenchée par une certaine action de la macrofonction 16. Le conditionnement de toute ligne de requête d'interruption conditionnera la ligne de requête d'interruption de l'interface par la carte d'interface de bloc 28 (BIC). Le processeur 1 répondra à cette requête d'interruption. La position de la carte d'interruption est déterminée par une séquence d'interrogation.La séquence de commande zéro sera utilisée pour assurer cette fonction. Ceci sera décrit ultérieurement en se reportant à l'équipement de la figure 16 et aux programmes des figures 32 et 33. Lorsque l'espace logique est adressé, si le bloc adressé comporte une interruption en cours, il conditionnera la ligne de reconnaissance d'interruption. Cette ligne signalera au processeur 1 qu'une interruption a été localisée. Afin de réduire au minimum le temps nécessaire à l'interrogation d'interruptions, les interruptions sont d'abord interrogées par le bloc 14 puis par la macrofonction 16 par l'intermédiaire de la ligne de requête d'interruptions qui sera décrite ultérieurement en se reportant à la figure 16. Ainsi, la séquence d'interrogation la plus défavorable exigera seize actions d'interrogation. La bascule de requête d'interruptions serait restaurée à la macrofonction apres que l'interruption ait été traitée, par l'utilisation d'une séquence de commande "1". La séquence de commande "1" est utilisée pour transférer un multiplet d'information sur l'interface. On notera que la même séquence est utilisée à la fois pour les opérations de lecture et d'écriture. La seule différence consiste dans le fait que pendant l'opération de lecture, le bus de sortie doit contenir 00000000. Par convention, le multiplet D1 est transféré au cours d'une opération à un seul multiplet. Le multiplet DO d'une transaction de demi-mots a seize bits est ignoré et non utilisé pour cette séquence. Afin de transférer un multiplet unique, X peut avoir une valeur impaire (comme montré dans la figure 8A). La séquence de commande "2" est utilisée pour transférer deux multiplets ou un demi-mot d'information sur l'interface. Par convention, le multiplet DO est d'abord envoyé, suivi par le multiplet D1. La valeur de X est délivrée par la sous-routine de commande d'equipement qui supporte la macrofonction. Les valeurs particulières nécessaires pour une macrofonction particulière seront déterminées au moment de la conception de la macrofonction. D'autres séquences de commande peuvent etre définies pour des macrofonctions spécialisées. Par exemple, certaines autres séquences de commande possibles sont definies dans la figure 8B. On notera que ces commandes permettent le transfert d'un ou de deux multiplets d'information. De plus, des combinaisons de référence de commande supplémentaires sont utilises pour délivrer des impulsions de synchronisation et de commande à la macrofonction. Des macrofonctions à entrée et sortie numériques généralisées exigeront ces types de séquences pour le transfert et la préparation des données. En se reportant à la figure 7, on voit que le bus d'interface de distribution 31 à partir du processeur central 1 peut être considéré comme traitant un espace entrée/sortie illustré dans la figure 9 a des fins d'adressage. Dans la section précédente concernant les séquences de donnees et décrite en se reportant aux figures 8A et 8B, on a traité de l'adresse d'espace logique (LSA). On décrira maintenant la détermination de celle-ci. L'adressage du système d'interface sera mieux décrit en se référant à un cube de bits comme représenté dans la figure 9. Chaque petit cube représente un bit unique dans un registre sur une carte d'interface 16 (figure 3). L'axe vertical représente la largeur du bus de donnees 23 et l'unité sur l'axe vertical indique un bit de données spécifique. La profondeur du cube représente une série de données qui peuvent être imprimées sur le bus de données. On trouve une référence de commande associée à chaque multiplet de données sur le bus de données 23. Ainsi, on trouve également une série de références de commande associée à la profondeur du cube. L'unité de traitement centrale pourrait écrire une série de données à chacun avec une référence de commande différente, adressant ainsi chaque registre possible sur la macrofonction.Dans ce cas, quelques seize registres pourraient être adressés par les seize combinaisons binaires des références de commande CO à C3. Au lieu de transférer des données à différents registres, le processeur central pourrait transférer des données telles que chaque multiplet ayant la même référence de commande associé. Ceci provoquerait le transfert d'une série de données à un seul registre sur la macrofonction. Ainsi, toute combinaison de séries de références de commande changeant avec chaque transfert de bus de données ou demeurant constant, est permise. Un registre pourrait ainsi dégager soit une série, soit un multiplet unique de données. Ce registre peut representer une imprimante ou tout autre dispositif à données en série. Il est important de noter qu'il est nécessaire que le programme du processeur central connaisse les références de commande appropriées qui doivent être envoyées à chaque macrofonction pour obtenir le transfert de données et l'exécution de la fonction désirée. La largeur du cube d'adresse représente l'adresse de chaque macrofonction particulière. On les appelle espaces logiques et elles sont adressees comme une adresse d'espace logique (LSA). Les trois dimensions du cube d'espace entrée/sortie sont définies. Etant donné que l'espace entrée/sortie fonctionne à partir d'un bus de données à huit bits, on considérera plus particulièrement l'écriture de mots à seize bits. Dans ce cas, le demi-mot de seize bits est écrit comme une série dans laquelle deux multiplets représentent un mot. Les 256 adresses d'espace logique de l'espace entrée/sortie sont découpées en seize blocs. Chacun de ces blocs est représenté comme un bloc 14 de macrofonctions 16. Ainsi, l'interface peut adresser seize blocs. A l'intérieur du bloc, on peut attribuer quinze macrofonctions. L'adresse O dans le bloc est réservée pour l'utilisation de la carte d t interface de bloc 28. La carte d'interface de bloc 28 (figures 3 et 13) a la possibilité de permettre à l'adresse de bloc ou numero de bloc d'être attribué sur la base du système par la sélection de quatre câbles qui sont personnalisés au travers des broches alimentant la carte d'interface de bloc. Ceci sera décrit ultérieurement plus en détail en se reportant à la figure 13 (broches I1-4). La figure 10 représente ce genre de possibilité. Dans cette figure, on notera que trois secteurs (A, B et C) sont à combiner en une unité de commande de machine-outil multiple sous la commande du processeur. Ce secteur sera adressé par un espace entrée/sortie unique. Ainsi, ces blocs sont attribués comme représenté dans la figure dans laquelle le secteur A utilise les adresses de blocs 5 et 6, le secteur B utilise l'adresse de bloc 4 et le secteur C utilise l'adresse de bloc 3. Il n'est pas nécessaire que des adresses de bloc continues soient attribuées à plusieurs blocs dans un secteur. Il est évident qu'après que les blocs aient reçu des numéros de bloc dans l'espace d'entrée/sortie, les programmes de commande dans le processeur qui adressent ces blocs doivent être mis à jour pour réfléchir l'adresse d'espace logique pour chaque bloc et sa macrofonction. Chaque macrofonction demandera l'utilisation de plusieurs multiplets de données dans l'espace entrée/sortie. Ceci est représenté dans la figure 11. On notera ici que trois macrofonctions (cartes 16) sont représentées. L'une demandera seize bits de données et une serie de longueur "2" pour contenir les données. Une autre macrofonction n'exige que huit bits et une série de longueur "1" pour l'adresser. La troisième macrofonction exige huit multiplets et donc une série de longueur "8", et est utilisée pour délivrer les données à la macrofonction. La figure 12 représente les conventions de bits pour l'interface de distribution. Normalement, les bus de données ont une largeur de huit bits et assurent diverses fonctions. La figure 12 donne les noms des lignes et leurs attributions pour les bus de données d'entrée et de sortie ainsi que le détail de l'information d'adresse par bit, dans le numéro de bloc et l'adresse d'espace logique de bloc d'un bus de donnees d'une largeur de huit bits. La figure 12 présente également les conventions de demi-mot ou à seize bits. La caractéristique principale du système à demi-mot est que les données sont référencées comme deux multiplets à huit bits. On consi dère le multiplet (O) ou haut et le multiplet (1) ou bas. Par convention, le multiplet haut est toujours transmis en premier sur le bus, et suivi par le multiplet bas. Maintenant que les unités et les fonctionnements du système ont ete décrits en général, on considérera l'interaction s'exerçant à partir du processeur central 1 au travers des systèmes de bus de distribution 31 et de macrofonction 29 aux blocs 14 et aux cartes de circuit de macrofonction 16 (figures 1, 3 et 7). Les bus d'interface de distribution et de macrofonction 31 et 29 et leur association aux macrofonctions 16 seront mieux illustrés à l'aide de plusieurs exemples. La figure 13 est un schéma simplifié présentant une macrofonction 16 qui comporte un registre de sortie numérique à huit bits 91 et une unite de transfert numérique à huit bits 92. Ces deux unités sont situées à la même adresse d'espace logique. Cependant, un seul mode peut être utilisé à un instant donné. On a également representé dans la figure une partie de la carte d'interface de bloc 28 qui supporte la macrofonction. Deux bus d'interface sont représentés dans la figure 13. (La figure 13 doit être consultée avec la figure 13A qui représente le tableau de chronologie des signaux impliqués). Le bus d'interface de distribution 31 comporte deux bus de données, le bus de sortie 93 et le bus d'entrée 94. Ces bus sont raccordés à la carte de macrofonction 16 où ils sont combinés en un bus de données de macrofonction 23 unique. Ce bus de données de macrofonction 23 est bidirectionnel: La macrofonction 16 peut recevoir des données du bus de données 23, outre qu'elle peut en transférer sur ce bus. La fonction d'adressage d'espace logique décrite précédemment est divisée en deux parties et portée dans la carte d'interface de bloc 28. Le bus de sortie 93 est raccordé à la carte 28 par le branchement 93A. Les bits d'ordre élevé qui décrivent l'adresse ou le numéro de bloc, sont décodés par une unité de comparaison à quatre bits 95. Etant donné que quatre bits indiquent l'adresse de bloc, ils peuvent indiquer jusqu'à seize combinaisons différentes pour seize blocs. La combinaison de quatre bits qui provoquera l'apparition de la condition d'égalité qui indique que le bloc commande par la carte d'interface de bloc sélectionnée est sélectionné, est générée par la fixation des quatre autres entrées I1 à 14 à l'unité de comparaison 95. Ces bits peuvent être programmés en branchant les quatre broches I1 à 14 dans la prise de la carte d'interface de bloc 28 et en connectant les broches de la prise soit à la masse soit à une tension logique 1. Lorsque la condition d'égalité apparat à l'unité de comparaison 95, le bloc est sélectionné par l'activation de la ligne de sélection de bloc 103. Cette condition permettra le transfert des bits d'ordre inférieur X4 à X7 du bus de sortie 93A au décodeur 96 qui est à un décodeur classique de quatre à seize bits sur la carte d'interface de bloc 28 qui à son tour passera l'une des quinze lignes d'adresse (LS 1 à 15) au niveau haut et qui peut être utilisé pour sélectionner l'une des quinze macrofonctions possibles, une seule macrofonction 16 étant représentée dans le dessin. L'utilisation de l'unité de comparaison d'adresses de bloc 95 provoquera l'activation du décodeur 96 pour les lignes d'adresses (LS 1 à LS 15) et un espace logique dans le bloc sera activé.Les lignes LS1 à 15 qui sont respectivement les lignes de sélection de carte pour les quinze cartes de macrofonction sont fixées aux bus de commande 25 et 26 en séquence d'une manière similaire à la fixation de la carte de macrofonction illustrée. Pour simplifier le dessin, les lignes LS 1 à 15 raccordent les bus 25 et 26 de la manière représentée. Puis, chacune des lignes LS 1-15 est respectivement connectée à une carte différente de la séquence de cartes 16 comme la ligne de sélection 27 pour cette carte particulière. Les lignes de référence de commande CO à C3 25 et les câbles de synchronisation 26 sont représentés comme un bus unique et traversent la carte d'interface de bloc 28 vers chacune des macrofonctions 16 attribuée au bloc. Lorsque le bus de sortie 93 contient l'information d'adresse d'espace logique, les lignes de référence de commande présenteront la combinaison 0000 (0). Cette combinaison réservée transférera alors les résultats des quatre entrées et du bloc sélectionne, ce quoi conditionnera la ligne de sélection d'espace logique sélectionnée (LS 1 à 15). Cette ligne sera conditionnée lorsque la macrofonction sera sélectionnée. La ligne de sélection d'espace logique sera restaurée lorsqu'une autre ligne d'espace logique quelconque sera adressée. On notera que le décodeur 96 n'est actif que pendant l'opération d'adressage du système. Afin de permettre cettepération, chaque carte d'interface de bloc 28 (figure 13) comporte un décodeur 55 d'opération d'adressages ou de référence de commande (O) auquel sont appliquées les lignes de référence de commande CO à C3 issues du bus 25. Ainsi, lorsque l'entrée CO à C3 au décodeur 55 est 0000, la ligne 56 est activée, ce qui conditionne le décodeur 96 sur toutes les cartes d'interface de bloc 28 de façon que si la ligne de sélection de bloc 103 est également activée par le comparateur 95 indiquant que le bloc est sélectionné, le decodeur 96 soit alors en fonction. I1 est important de noter ici que lorsque la carte de macrofonction 16 a une adresse d'espace logique particulière est sélectionnée, le seul canal entrant ou sortant du processeur central sera raccordé à la carte de macrofonction sélectionnée. En effet, le canal de communication entre la première carte sélectionnée par le bus de données 23 puis par le bus de sortie 93 ou le bus d'entrée 94, sur une trajectoire sortant du bloc de commande de machine-outil par le système de bus d'interface de distribution 31 au processeur central 1, demeurera verrouillé jusqu'à ce que le processeur central adresse une autre carte de macrofonction.En d'autres termes, jusqu'à ce qu'une carte de macrofonction différente soit adressée par le processeur central, toutes les données entrant ou sortant du processeur central ne pourront être affectées que par la carte de macrofonction sélectionnée ou capables de n'affecter que celle-ci. Le maintien de ce canal verrouillé entre le processeur central et la carte de macrofonction sélectionnée 16 (figure 13) sera mieux compris en se reportant à la figure 13C qui représente plus en détail la relation existant entre l'unité logique de comparaison 95 et la logique de décodage 96 sur chaque carte d'interface de bloc. Dans la figure 13C, la logique qui forme le décodeur 96 est représentée plus en détail dans les limites du cadre en tirets 96.Lorsque, comme décrit précédemment, l'unité logique de comparaison 95 détermine que ce bloc de commande de machine-outil particulier a eté sélectionné, elle délivre une sortie par la ligne de sélection de bloc 103, indiquant cette sélection. Laligne de sélection de bloc 103 appliquera un signal à la porte ET 40 qui, en cas de couplage avec T'impulsion de synchronisation classique portée par la ligne 26 utilise pour la fonction d'adressage, activera la porte ET 40 et enclenchera la bascule 41 pour conditionner la ligne 42. (On notera que la ligne 56 a déjà conditionné à la fois les portes ET 40 et 44 lors de l'activation précédente de la commande "0" sur le décodeur d'adresse 55 de la carte 28 (figure 13).Incidemment, afin de s'assurer que la bascule 41 n'est jamais restaurée pour déconditionner la ligne 42 aussi longtemps que la ligne de sélection de bloc 103 est active, la ligne de sélection de bloc 103 est également raccordée à l'inverseur 43 qui maintient la porte ET 44 inactive, évitant ainsi à la bascule 41 de se restaurer. Ainsi, lorsque la ligne 42 est active, la porte ET 45 délivrera une sortie sur la ligne 46 lors de l'application de l'impulsion de synchronisation d'adresse indiquée précédemment. Ceci conditionnera le registre de maintien de polarité à quatre bits 47 pour recevoir et maintenir les quatre bits d'ordre inférieur X4 à X7 indiqués précédemment, indiquant une carte de macrofonction sélectionnée sur ce bloc sélectionné. En même temps, une sortie sur la ligne 42 sera appliquée au convertisseur 4/16 48 qui a son tour provoquera le conditionnement décrit précédemment de l'une des lignes d'adresse LS 1 à LS 15, ce qui naturellement résultera dans la sélection d'une seule carte de macrofonction parmi les quinze cartes de macrofonction possibles. Ainsi, jusqu'a ce qu'une nouvelle adresse soit appliquée au circuit de décodage d'adresses comme montré dans la figure 13C, sur chacune des cartes d'interface de bloc de chacun des blocs de commande de machineoutil du système, c'est seulement le bloc sélectionné qui présentera un signal sur la ligne de sélection de bloc 103 et c'est seulement sur ce bloc sélectionné que l'entrée X4 à X7 sera décodée et une carte sélec tionnée par l'une des lignes de sélection d'adresse LS 1 aLS 15. De cette manière, la trajectoire à partir de la carte de macrofonction sélectionnée, de retour vers le processeur central, demeure bloquée. Il ne peut y avoir de communication avec aucune autre carte de macrofonction en quelque endroit que ce soit dans le système tant qu'une nouvelle séquence d'adresse n'est pas amorcée sur le processeur central. Lorsqu'une nouvelle séquence d'adresse est amorcée et que le bloc et la carte représentés dans les figures 13 et 13C ne sont plus sélectionnés, la ligne de sélection de bloc 103 est déconditionnée et la porte 40 est coupée tandis que la porte ET 44 est conditionnée lorsque l'impulsion de synchronisation est appliquée sur la ligne 26 pendant cette procédure d'adressage, ce qui restaure la bascule 41 de façon que la sortie 42 soit en état "coupée ou "inactif". Ainsi, il n'y aura pas d'entrée au registre de maintien de polarité 47 par la ligne 46 ou pas de ligne de transfert au convertisseur 4/16 48 par la ligne 49, et le canal entre la carte qui n'est plus sélectionnée et le processeur central sera fermé. En ce qui concerne la trajectoire bloquée entre une carte de macrofonction adressée et le processeur central, on doit insister sur le fait que cette trajectoire demeure bloque indépendamment du fait que le processeur central communique ou non des transactions de données vers et à partir de la carte de macrofonction sélectionnée. Aussi longtemps qu'aucune autre carte de macrofonction n'est adressée, la trajectoire entre le processeur central et la dernière carte de macrofonction adressée demeurera ouverte pour la communication vers et à partir du processeur central indépendamment des transactions de données effectuées par le processeur central.Ceci sera mieux compris en se reportant à la figure 13D qui représente la chronologie du système pour une séquence de données dans laquelle une première macrofonction X est adressee, puis les données envoyées à la macrofonction (écriture) X par le bus de sortie 93, après quoi les données sont lues à partir de la macrofonction X. Puis, la macrofonction Y est adressée et les données sont envoyées à cette macrofonction et lues à partir de celle-ci. Dans cet exemple, on supposera que pendant la période correspondant aux coupures ou interruptions des diagrammes de chronologie de la figure 13D, le processeur central après adressage et ecriture dans la macrofonction X, est programmé pour conduire une serie de transactions de données n'impliquant pas la macrofonction X ou toute autre macrofonction dans le système de commande.On supposera qu'il s'agit d'analyser certaines donnees personnelles non impliquees pendant cette periode. Tandis que le processeur central est coupé à sa propre initiative, la trajectoire entre le processeur central et la dernière macrofonction adressée X demeure ouverte comme indiqué par le niveau haut continu 57 sur le graphique de chronologie, indiquant que la macrofonction X est conditionnée. Lorsque le processeur central associe ses fonctions non impliquées et revient au système de commande présent, la trajectoire indiquée par le niveau haut 57 est toujours ouverte et la macrofonction X n'a pas besoin d'être à nouveau adressée. Comme on le voit dans le graphique, le calculateur délivre deux commandes de lecture sur le bus de commande 25 à cet instant, ce qui provoque respectivement le revoi de-deux bits de données au processeur central par le bus d'entrée 94. C'est seulement lorsque la macrofonction Y est adressée que la trajectoire du processeur central à la macrofonction X est finalement coupée comme indiqué par le retrait du niveau haut 57 et que la trajectoire exclusive du processeur central à la macrofonction Y est ouverte comme indiqué par le niveau haut 58.Le processeur peut alors procéder aux transactions d'écriture et de lecture avec la macrofonction Y sur cette trajectoire exclusive comme indique par le graphique de chronologie de la figure 13D. La combinaison de références de commande CO à C3 est toujours transférée au travers du convertisseur 4/16 98 dans le circuit de la macrofonction sélectionnée 16 par le conditionnement de la ligne d'adresse d'espace logique 27 et de la ligne de synchronisation 26 au moyen du décodeur 96. Dans le présent exemple, le conditionnement de LS 4 choisit la macrofonction représentée. Ainsi, ensuite, lorsqu'un autre espace logique est sélectionnée, la ligne de section d'espace logique de toute autre macrofonction sera restaurée. Le multiplet suivant d'information sur le bus de sortie 93, lorsqu'on est en mode d'ecriture, est la donnée Do à D7, qui doit être transférée dans le registre D/O 91 par le bus de données 23.Lorsque cette donnée est imprimée sur le bus de sortie 93, la macrofonction de la figure 13 a conditionné le nombre de sortie 3 du convertisseur 4/16 98, pour permettre le passage de la donnée dans le registre D/O 91. Si l'opération est une opération de lecture, la macrofonction transférera les données contenues dans le registre D/I 92 sur le bus de données. La macrofonction de la figure-13 comporte des combinaisons de référence de commande préattribuées qui doivent être imprimées sur les lignes de référence de commande 25 et 26 pendant la deuxième phase de la séquence de commande. La figure 13A présente le phasage de ces donnees et les valeurs des informations sur le bus due sortie et le bus d'entrée pour actionner la macrofonction 16 selon un tableau de chronologie. Les sous-routines de commande qui sont écrites pour le processeur central à decrire ultérieurement plus en détail pour supporter la macrofonction, contiendront les constantes qui definissent les combinaisons de référence de commande pour actionner cette macrofonction en mode d'écriture et de lecture. D'autres macrofonctions peuvent utiliser d'autres combinaisons pour la lecture ou l'écriture suivant leurs exigences. La ligne de retour 30 devient active chaque fois que l'impulsion de synchronisation est active, la macrofonction 16 est sélectionnée et le fonctionnement tel que défini sur les lignes de référence de commande, est réussi. Si certaines combinaisons de référence de commande indéfinies ont été décodées, l'impulsion de retour ne sera pas générée. Ceci signalera une erreur entrée/ sortie au processeur. On a indiqué précédemment que des vérifications de parité classiques peuvent être effectuées dans le système de la présente invention. On montrera maintenant en se référant à la figure 13B comment une verification de parité simple peut être exécutée en utilisant une routine de vérification de parite classique générée par le processeur central. Cette vérification de parité est effectuée sur la carte d'interface de bloc 28 en incorporant des circuits tels que ceux représentés d'une manière classique dans la figure 138. Ces circuits sont ajoutés a ceux déjà représentés sur la carte 28 de figure 13.Une vérification de parité du bus de sortie peut être réalisée d'une manière classique en connectant des lignes XO à X7 et Xp a partir du bus de sortie 93A a la logique de vérification de parité de bus de sortie 107 sous la commande du processeur central. Les lignes de référence de commande pour les vérifications de parité CO à C3 à partir des bus 25 et 26 sont également connectées à la logique de vérification de parité de bus de sortie 107 qui exécute une routine de vérification de parité impaire classique.Si la parité résultante est impaire, un signal de transfert est appliqué à la porte ET 104 qui permet alors le passage de l'impulsion de synchronisation des bus 25 et 26 au convertisseur 4/16 98 de la logique de sélection d'adresse sur la carte de macrofonction sélectionnée 16 décrite précédemment en se référant à la figure 13 Et la sélection continue comme décrit précédemment en se référant à la figure 31. D'une manière similaire, on peut effectuer une vérification de parité de bus d'entrée. A nouveau, en se reportant a 7a figure 13B, on voit que la ligne de transfert de parité à partir de la macrofonction 16 est conditionnée au travers la porte ET 105 par l'impulsion de synchronisation qui est valide pour la macrofonction particulière 16. Lors du passage au travers de la porte 105, le transfert de parité active la logique de vérification de parité de bus d'entrée 108 dans laquelle les lignes YQ à Y7, Yp sont connectees et sous la commande du processeur central, une vérification de parité impaire classique est effectuée. Si la vérification de parité impaire est valide, le signal sur la ligne 109 conditionne le bus d'entrée 94 par la porte ET 106. De plus, pour les macrofonctions qui ne sont pas conçues pour délivrer la parité à la carte 28, celle-ci générera elle-même une parité appropriée. Dans ce but, une logique de génération de parité classique est incorporée dans la logique 108. Le système doit être capable d'interrompre le fonctionnement du processeur central 1 dans des conditions prédéterminées. La figure 16 représente la logique de commande à localiser sur la carte d'interface de bloc 28 et la logique de demande d'interruption localisée sur chaque carte de macrofonction 16 qui exige un support de manipulation d'interruption. On notera que toutes les macrofonctions n'exigent pas un support de manipulation d'interruption. De plus, des interruptions peuvent être directement presentées à la carte d'interface de bloc 28 à partir de la machine-outil 13. La carte d'interface de bloc 28 comporte huit points d'interruption de procédé. L'entrée de chacun de ces points est un niveau logique bipolaire (TTL). Chaque entrée est comparée a la position correspondante d'un registre de référence 164 sur la carte comme représenté dans la figure 16. Si les deux diffèrent, la sortie de demande d'interruption 165 sur la carte est activée, sur le bus d'interface de distribution 31. Le processeur central 1 ayant localisé le bloc d'interruption (voir la séquence de commande) comme décrit précédemment dans la section concernant les séquences de données pour l'interrogation d'interruptions, peut lire le contenu du registre de référence 164 et du registre d'interruption 166 pour déterminer quel point d'interruption a ou ont été conditionné(s) (voir la séquence de programmation des figures 32 et 33). De plus, pour le diagnostic, le processeur peut écrire aux entrées d'interruption 167 afin de générer une interruption sous commande programmée (ayant déconditionnée les entrées d'interruption réelles alimentant la carte). Cette opération est appuyée par un multiplexeur logique qui est disposé entre les entrées d'interruption 167 et le registre d'interruptions 166. Ce multiplexeur n'est pas représenté dans la figure 16. On a précisément indique en se référant aux figures 13, 13B et 16, que la carte d'interface de bloc 28 est impliquée dans des fonctions telles que l'adressage, les séquences d'interruption et les vérifications de parité. Pour l'exécution de ces fonctions, la carte 28 doit activer les circuits appropriés qu'elle comporte afin qu'ils assurent leurs tâches respectives. La carte assure cette fonction au travers des commandes appropriées issues d'un convertisseur ou décodeur 4/16 98B qui est la contre-partie des convertisseurs 4/16 98 des autres cartes de macrofonction. Ce convertisseur 4/16 sur la carte est représenté dans la figure 16.Comme les décodeurs 4/16 de chaque carte de macrofonction 16, le décodeur de la carte 28 reçoit des lignes de commande CO à C3 à partir du bus 25 ainsi qu'une ligne de synchronisation 26 et une ligne de sélection de cartes 27 qui est conditionnée par une sortie "O" LS issue d'un décodeur d'adresses tel que le décodeur 96, figure 13. Lorsque le décodeur 98 de la carte est ainsi activé, il peut être commandé par des entrées CO à C3 pour délivrer des commandes appropriées sur les lignes de commande CTCO à ETC15 pour exciter les circuits appropriés pour la fonction particulière à exécuter, par exemple, la fonction d'interruption de la figure 16. La macrofonction de la figure 13 peut être considérée comme une macrofonction de base. Toutes les autres macrofonctions peuvent être considérées comme des variations de celle-ci. Des registres multiples avec des combinaisons de lecture et d'écriture peuvent être installés. Il s'agira cependant de variations des macrofonctions simples de la figure 9. Un prolongement de la macrofonction simple de la figure 13 est représenté à la figure 14. (Le tableau de chronologie des signaux impliques est représenté à la figure 14A). Dans ce cas, cette macrofonction 16 comporte un registre D/O 100 à 16 bits qui est en fait une paire de registres à huit bits et un registre à huit bits D/O 101. Dans cette macrofonction, les combinaisons de références de commande 2 et 3 à partir du convertisseur 4/16 102 sont utilisées pour écrire un demi-mot dans le registre à seize bits 100. La combinaison de références de commande 5 est utilisée pour écrire des données dans le registre à huit bits 101 unique. Le processeur peut écrire dans le registre à seize bits 100 ou le registre à huit bits 101. Le registre sera selectionne par les combinaisons de codes de commande envoyés a la macrofonction. Le programme de commande dans le processeur indiquera les registres appropriés en passant les codes de commande 2 ou 5. Lors de l'écriture dans le registre à seize bits 100, le code de commande de trois au multiplet inférieur est impliqué en raison de la définition de la séquence de commande 2. Un maximum de douze registres à huit bits peut être adressé en utilisant les combinaisons de codes de commande non réservées. Une macrofonction qui permet l1écriture de plus de douze multiplets de données, est représentée dans la figure 15. (Le tableau de chronologie pour les signaux impliqués est représenté dans la figure 15A). Dans ce cas, l'une des combinaisons de références de commande est utilisée pour définir un registre à huit bits comme un registre à séries d'adresses 110. Pour cette macrofonction, on suppose que des demi-mots à huit bits sont écrits dans la macrofonction. Le multiplet haut contiendra l'adresse en série et le multiplet bas contiendra les données. Cette macrofonction utilisera la référence de commande 2 pour transférer la donnée dans le registre 110. La sortie de ce registre transferera alors les données accompagnant la combinaison de références de commande 3 dans le registre sélectionné approprié.Si le programme de commande dans le processeur central devait essayer d'écrire des données pour une adresse en série à laquelle aucun registre n'est attribue, aucune impulsion de retour ne sera générée. Ceci provoquera la génération d'une erreur entrée/sortie au processeur. La dernière transaction représentée dans les diagrammes de phasage de la figure 11 représente cette condition. Les macrofonctions en général utiliseront les entrées numériques les sorties numériques et les possibilités d'interruption de base décrites ci-dessus. De plus, la macrofonction peut comprendre des amplificateurs à cellules photoêlectriques ou autres éléments logiques nécessaires à des macrofonctions spécialisées. Chacune de ces macrofonctions spécialisées demandera des combinaisons differentes de lecture, d'écriture et d'interruption de base. Les exigences détaillées de chaque macrofonction différeront suivant le besoin. Certaines macrofonctions classiques pour une application particulière seront décrites ci-après plus en détails. La figure 17 représente comment les macrofonctions sont utilisées. L'exemple de la figure 17 suppose qu'un chariot 170 doit se deplacer du point A au point B et inversement du point B au point A. Ce chariot pourrait être utilisé pour déplacer une pièce de travail 171 d'une station à une autre où elle doit être saisie. Les conditions d'interverrouillage doivent être telles que lorsque le chariot atteint le point A, l'entrainement inverse doit être coupé et que lorsque le chariot atteint le point B, l'entratnement vers l'avant doit être coupé. L'utilisateur en mettant en oeuvre cette fonction, choisira deux macrofonctions. L'une sera la macrofonction de commande de solénoTde D/O 172 et l'autre sera la macrofonction a amplificateur de cellule photoélectrique D/I 173. Il branchera ces cartes dans le bloc standard comportant une carte d'interface de bloc (figure 6). L'utilisateur connectera deux fils aux solenoldes d'entratnement avant 174 et inverse 175 disposés dans le sous-secteur commandé par le bloc. Des cellules photoélectriques en X sont respectivement connectées aux macrofonctions à amplificateur de cellule photoélectrique 173 et 176 par deux fils chacune. Ce qui assure la connexion de ces points de commande de sous-secteur au processeur au travers des macrofonctions. Une analyse des conditions d'interverrouillage indique que certaines interdictions doivent être assurées. Les points d'échantillonnage à partir des macrofonctions à cellule photoélectrique respectives 173 et 176 sont inversés et connectés aux portes d'entrée d'interdiction 177 et 178 sur les macrofonctions de commande de solénolde respectives. Ainsi, l'utilisateur répondra aux exigences de commande et d'interverrouillage de ce chariot choisi à titre d'exemple en utilisant deux macrofonctions Pour cela, on peut également utiliser la macrofonction d'excitation de solenolde ou d'aimant décrite ci-après en se reportant à la figure 21, combinée à une macrofonction d'intégration de commutation (figure 20). L'action associée de ces deux macrofonctions sera décrite ultérieurement en se référant à la figure 21A. D'autres macrofonctions fonctionneront de manière similaire. Par exemple, dans la figure 18, on représente l'utilisation d'une macrofonction de synchronisation d'intervalle 180 et d'une macrofonction d'excitation de solenolde 181 utilisee pour générer des largeurs d'impulsions prog-rammables à deux solenoldes indépendants. Dans ce cas, l'utilisateur sélectionne à nouveau ses macrofonctions, connecte la macrofonction d'excitation de solénolde 181 à ses sorties de points de commande requises 1 et 2 a une machine-outil. La sortie de la macrofonction de synchronisation d'intervalle 180 est alors envoyée aux entrées d'interdiction 182 et 183 à la macrofonction d'excitation 181. Le processeur (non représenté) en conditionnant le registre D/O approprié, peut sélectionner la sortie qui recevra l'impulsion du dispositif de synchronisation d'intervalle 180. Il est évident que le processeur peut commander la durée de l'impulsion telle que genérée par le dispositif de synchronisation d'intervalles. La carte de synchronisation d'intervalle peut également posséder une entrée numérique, ce qui permet au processeur de lire l'état du dispositif de synchronisation pour voir si la période de l'impulsion est achevée. La figure 7 représente une disposition préférée du réseau de distribution de la présente invention dans lequel les blocs 14 sont agencés 7e long d'un canal ou d'un bus d'interface de distribution unique 31 au processeur central 1. Cependant, il doit être clair qu'une grande variété d'agencements est possible La figure 19 représente différents agencements du réseau de distribution.On trouve le réseau à canal unique multipoints et le réseau à multi-canaux point-à-point. En raison de la symétrie du bus d'entrée 94 et du bus de sortie 93, la convention veut que lorsque l'entrée au processeur central 1 est génerée à un bloc 14 quelconque, le canal symétrique 31 écrive toujours la condition logique 0 dans le champ de données existant La fonction du bloc est de mettre en "OU" dans le champ de données, les données qu'il désire renvoyer au processeur central par le bus d'entrée 94 dans le canal 31. L'agencement à canal unique multipoints utilise effectivement la logique d'adresse d'interface de bloc et la logique de transfert de bus sur les cartes 28 dans chaque bloc pour connecter le bus de sortie 93 au bus d'entrée 94 sur le bloc sélectionné lorsque celui-ci est sélectionné. Ainsi, la distance de propagation du bus de sortie 93 au bus d'entrée 94 depend du bloc 14 qui est sélectionné. Une autre modification consiste a agencer un réseau à multi-canaux point-à-point. Dans ce cas, chaque bloc 14 peut être traité comme une unité simple sur chaque canal. On a déjà décrit en se reportant aux figures 1 à 3 la manière selon laquelle les blocs de commande 14 commandent les machines-outils 13 en général. Comme indiqué, cette fonction est assurée par une ou plusieurs cartes de circuits de macrofonction qui assure(nt) une fonction de commande parmi une grande variété de fonctions de commande de base concernant la machine-outil entralnée. Le fonctionnement général de ces cartes de macrofonction 16 a été traité précédemment en se reportant aux figures 2 et 13 à 15. Ces cartes de macrofonction fournissent soit une sortie supplémentaire à la machine-outil pour la commande d'une fonction de machine-outil particulière ou reçoivent de la machine-outil une entrée numérique lors du contrôle d'ùne fonction de machine-outil particulière. On considérera maintenant certains exemples d'opérations de macrofonction particulières qui caractérisent une grande variété de ces opérations et qui pouvent être effectuées par la macrofonction 16 pour des machinesoutils particulières. Parmi les opérations de machines-outils typiques pouvant etre commandées par les macrofonctions 16, on trouve la commande d'excitateurs magnétiques, d'integrateurs de commutation, de dispositifs de synchronisation, de convertisseurs analogiques-numériques, de convertisseurs numériques-analogiques, la commande d'amplificateur de cellules photoélectriques, la commande de dispositifs de synchronisation, la commande de bras doubles, la commande de moteurs pas- -pas, la commande d'affichage vidéo et la commande de mémoires intermédiaires inaltérables. En assurant ces diverses fonctions, chacune des cartes de macrofonction 16 exécute des fonctions communes. L'interface vers et depuis la carte 16 au processeur central 1 est toujours réalisé au travers de registres d'entrée et de sortie, respectivement, représentés dans la figure 2 sous la forme de registres 18 et 17. Ces registres, a leur tour, délivrent des données numériques à la logique qui caractérise la carte particulière et détermine la fonction devant être assurée par la carte. Cette logique de sortie 17A et la logique d'entrée 18A sont représentées sous forme généralisée dans la figure 2.La logique peut être aussi simple qu'une bloc ET ou aussi compliquée que des compteurs, des convertisseurs numériques-analogiques ou autres éléments logiques caractéristiques nécessaires pour assurer les fonctions spécifiques des diverses cartes de macrofonction indiquées ci-dessus. Des broches de l'utilisateur peuvent être enfichées directement dans la logique d'entrée ou de sortie de macrofonction pour échantillonner la condition de la logique ou délivrer des entrées ou des interdictions supplementaires. Ces entrées et sorties sont respectivement représentées dans la figure 2 sous la forme d'entrées 10 et de sorties 10A. Naturel le- ment, chaque macrofonction comporte une unité de conditionnement de signal de sortie 19 et une unité de conditionnement de signal d'entrée 20 pour convertir le niveau logique normal des fonctions logiques caractéristiques au niveau approprie requis par les applications particulières. En général, la logique d'entrée ou de sortie caractéristiques de la carte de macrofonction spécifique est conçue de façon à ne pas dépendre du temps, c'est-à-dire que la carte fonctionne indépendamment du moment où arrivent les données aux registres d'entrée ou de sortie. Dans les deux cas, des signaux sont délivrés comme décrit précédemment par rapport à l'impulsion de synchronisation, pour indiquer à la logique d'entrée ou de sortie caractéristique sur la carte de macrofonction particulière que les données ont été transférées dans le registre de sortie ou que les donnees ont été transférées au travers d'un registre d'entrée de retour au processeur. Comme indiqué précédemment, l'impulsion de synchronisation n'a aucune limitation de temps particulière en ce qui concerne sa durée maximum.Telle quelle, la logique caractéristique particulière de la carte de macrofonction est sensible à la chute de l'impulsion de synchronisation qui indiquera que les données ont été transférées soit dans le registre de sortie, soit sorties des registres d'entrée. En gardant à l'esprit cet arrière plan, on considérera maintenant le fonctionnement de quelques cartes de macrofonction particulières. La carte de macrofonction d'intégration de commutation est typique d'une variété de cartes de macrofonctions d'entrée, c'est-à-dire de cartes qui reçoivent principalement des données de la machine-outil à transmettre au processeur central. La figure 20 représente la logique de cette carte de macrofonction d'intégration de commutation. En décrivant chacune des cartes de macrofonction particulières, on les rapportera à la structure générale des cartes de macrofonction telle que représentée principalement dans les figures 2 et 13. Dans le cas où des câbles, des bus, des blocs logiques ou autres structures assurent pratiquement la même fonction générale que celle décrite précédemment en se reportant aux figures 2 et 13, on les designera par les numéros de référence des structures de ces figures précédentes.La carte de macrofonction 16 dont la limite est représentée par des lignes en tirets, est commande comme indiquée précédemment, au travers des bus 25 et 26 et comprend les quatre lignes de commande ainsi que la ligne de synchronisation. Les données entrant et sortant de la macrofonction se déplacent le long du bus de données commun 23 contenant huit lignes de données pour un multiplet de donnees et une ligne de vérification de parité. Le bus de commande 25 connecte les quatre lignes de commande dans le décodeur 4/16 98 qui fournit jusqu'à seize lignes de commande qui commandent les diverses fonctions logiques dans la macrofonction 16 comme décrit précédemment et de la maniere qui sera decrite plus particulièrement ci-après en se référant à la logique spécifique de la carte de macrofonction d'intégrateur de commutation. La présente carte de macrofonction d'intégrateur de communication comporte une logique spécifique conçue pour recevoir des données numériques de fermeture de contact depuis plusieurs points dé sortie référencés de Oi 07 à partir de l'outillage 200, qui sont appliquées comme des entrées à la logique de conditionnement de signal 20' dans la macrofonction. Des données de fermeture de contact aux points de sortie Oi à 07 de l'outillage 200 doivent être générées pour indiquer la fermeture de commutateurs tels que des relais à lame, des micro-contacts, ou autres contacts secs. L'unité conditionnement de signal 20' assure une intégration anti-rebond en plus de la génération d'un courant de nettoyage de contact appliqué à ceux-ci. L'unité de conditionnement de signal reçoit de chacun des commutateurs à S7 de la machine-outil une sortie réferencée Oo à 07. L'unité de conditionnement de signal 20' contient plusieurs intégrateu > s de commutation SIo à SI7, un pour chaque commutateur. Les sorties 0O à 07 sont respectivement connectées à ces intégrateurs de commutation. L'autre extrémité de chaque commutateur SO à S7 est connectée à un point d'entrée à la masse. Il existe une de ces entrées de masse commune pour chaque paire de commutateurs.C'est dans les intégrateurs de commutation respectifs à l'intérieur du conditionneur de signal 20' que le rebond de contact aux opérations d'ouverture et de fermeture lorsque chacun des commutateurs respectifs est ouvert ou fermé, est intégré, et c'est aussi là qu'un courant de nettoyage de contact pour chacun des commutateurs est fourni. Ces fonctions peuvent être facilement assurées dans chaque intégrateur de commutation respectif par un circuit bascule Schmidt tel que celui représenté dans la figure 20A. Les huit sorties de l'unité de conditionnement de signal 20' sont représentées sous la forme de l'ensemble 201 au multiplexeur de données 203. La sortie du conditionneur de signal 20' est également transférée par le bus 201' à huit points de sortie d'échantillonnage numérotés de O à 7 comme indiqué sur le dessin, lorsque l'état des commutateurs peut être échantillonné dans le cadre de la présente application. Une deuxième série de huit entrées est également transférée au multiplexeur de données 203 par le bus 204 connecté au bus de données commun 23.Cette deuxieme série d'entrées sera disponible pour un diagnostic exécuté sous la commande de la logique de diagnostic 208. Les diagnostics qui sont généralement représentés plus en détail par ailleurs dans la demande, sont amorcés après qu'un ordre approprié au décodeur 98 ait provoqué la génération d'un signal sur la ligne 209 pour la routine de diagnostic contenue dans la logique 208 qui à son tour délivre une entrée de diagnostic 120 pour conditionner le multiplexeur de données 203 qui reçoit une commande sélectionnée par la ligne 121 depuis le décodeur, rend l'entrée de données par le bus 204 disponible à partir du multiplexeur pour la routine de diagnostic qui ne sera pas décrite mais qui est similaire à celle qui sera décrite ultérieurement. En revenant maintenant au fonctionnement normal du système, on voit qu'en l'absence d'un ordre du décodeur 98 transmis par la ligne 121, le multiplexeur de données rendra l'entrée initiale au multiplexeur par le bus 201 disponible à partir du multiplexeur. Puis, lorsqu'un signai approprié est délivré au registre intermediaire d'entrée 202 par la ligne 122 à partir du décodeur 98, le registre 202 échantillonne la condition des lignes d'entrée qui lui sont appliquées à partir du multiplexeur 203. On notera que la ligne 122 conditionnant le registre d'entrée 202 peut être activée aussitôt que la carte de macrofonction est sélectionnée pendant la procédure d'adressage par Rentrée de sélection au décodeur 98 par la ligne de sélection 27.Ainsi, l'entrée d'adresse CO à C3 au decodeur 98 qui a été précédemment indiquée comme étant 0000 peut être décodée pour activer la ligne 122 au registre 202. La donnée est alors emmagasinée dans ce registre 202. Ainsi, la donnée indiquant la condition des commutateurs est reçue par la macrofonction et attend dans le registre de mémoire intermédiaire 202 l'application d'un signal approprié au travers les lignes de commande 25 et 26 qui sera alors transmis par la carte 28 au travers du décodeur 98 qui, à son tour, générera une impulsion appropriée sur la ligne 123 afin de conditionner la porte 83 pour transférer les données emmagasinées dans le registre de mémoire intermédiaire d'entrée 202. A cet instant, les données seront extraites du multiplexeur 203 et renvoyées au processeur par le bus de données commun 23. On notera que les lignes d'échantillonnage passant par le bus 201' vers les points de sortie appropriés au cadre de l'application, sont pratiquement équivalentes aux sorties d'échantillonnage 10A dans la figure 2. Ces sorties indiquent la condition des commutateurs contrôlés. Ainsi, l'utilisateur reçoit une information locale a partir de la carte de macrofonction. Si on le désire, pour une fonction particulière, ces points de sortie d'échantillonnage peuvent être connectés a des points d'interruption sur une carte d'interface de bloc. Par exemple, les sorties d'échantillonnage peuvent être connectées au point d'entrée 167 du registre d'interruption 166 dans la figure 16 pour fournir une interruption chaque fois qu'un commutateur particulier est fermé.A titre d'autre exemple, dans la figure 17, à la place d'un photodétecteur, le chariot pourrait fermer mécaniquement le commutateur lorsqu'il passe sur le point de détection d'interdiction marqué X dans la figure 17 et si, à la place des macrofonctions de photodetection 172 et 173, on utilisait des cartes de macrofonction d'intégration de commutation, ces points d'échantillonnage pourraient être équivalents aux deux points d'echantillonnage représentés dans la figure 17. Ainsi, l'état de ces points d'échantillonnage pourrait être utilise pour appliquer les entres d'interdiction nécessaires dans la figure 17 pour stopper le chariot. Ceci sera décrit ultérieurement en se reportant à la figure 21A. Une autre carte de macrofonction d'excitation d'aimant est typique d'une variété de cartes de macrofonction de sortie, c'est-à-dire de cartes qui reçoivent des données du processeur central par le réseau de distribution à utiliser pour fournir aux machines-outils une sortie numérique qui commande certaines fonctions de la machine-outil. Dans le cas présent, la sortie de cette carte de macrofonction est utilisée pour exciter un aimant ou un solenolde. On a précédemment decrit en se reportant à la figure 17, une action coordonnée des macrofonctions en général, et une macrofonction qui, recevant une entrée sélectionnée, excite un solenolde qui à son tour, entraîne un chariot portepièces de travail. La présente description en se reportant a la figure 21, sera celle d'une carte de macrofonction de commande de soléno7de ou d'aimant spécifique. Comme indiqué precemment, dans cette description, on essaiera de mettre en corrélation autant d-'élements que possible sur la carte de macrofonction avec la structure générale des cartes de macrofonction, comme indiqué principalement dans les figures 2 et 13. Lorsque des câbles des bus, des blocs logiques ou autres structures assurent pratiquement la même fonction générale que celle décrite précédemment en se reportant aux figures 2 et 13, ces éléments porteront les mêmes réferences que les structures de ces figures précédentes. On voit maintenant en se reportant à la figure 21 que la carte de macrofonction 16 qui est délimitée par les lignes en tirets, est commandée comme décrite précédemment au travers des bus 25 et 26 qui comprennent les lignes de commande CO à C3, ainsi que la ligne de synchronisation et la ligne de retour 27. Les données entrant et sortant de la macrofonction se déplacent le long d'un bus de donnees 23 contenant huit lignes de données pour un multiplet de donnees et une ligne de vérification de parité.Le bus de commande 25 connecte les quatre lignes de commande dans le décodeur 4/16 98 qui fournit jusqu'à seize lignes de commande qui commandent les diverses fonctions logiques de la macrofonction 16 comme décrit précédemment et comme cela sera décrit ci-après plus particulièrement en se reportant à la logique spécifique de cette carte de macrofonction de commande magnétique. Le registre de sortie 17 qui est un registre de maintien de polarité contient huit positions de bit qui reçoivent des données par les lignes Do à D7 à partir du bus de données commun 23 connecté au processeur central au travers du bus de sortie 93 (représenté dans la figure 13). Les données chargées dans le registre 17 seront suffisantes pour exciter huit unités de commande d'aimant ou de solenolde. On a constate qu'il était pratique d'inclure sur la carte de macrofonction 16 un registre de sortie à huit bits supplémentaires, non représenté, multiplexé d'une manière appropriée avec le registre représente, aux lignes de données du bus de données commun 23 pour assurer l'excitation de huit solenoldes supplémentaires pour un total de seize solénoîdes. En initialisant la macrofonction, la logique est conditionnée par la coupure de tous les points de sortie numérique Mo à M7.Pour accomplir cette fonction, la bascule 210 sera placée dans l'état "coupé". Ainsi, le transistor T1 ne sera pas alimenté et la sortie Mg sera au niveau inactif. On notera que la logique représentée dans la figure 21 pour le bit 0 seulement est répétée pour chacun des bits 0-7. Ainsi, les points Mg à M7 seront inactifs ou coupés. En conséquence, le niveau de chacune des positions de bits dans le registre de sortie 17 déterminera si les points de sortie M0 à M7 sont respectivement conditionnés ou non. Ceci, naturellement, dépendra de l'état des entrées d'arrêt et d'interdiction qui seront décrites ultérieurement plus en détail. Pour certaines opérations, le processeur central peut demander le statut du registre 17. Pour cela, il délivre une référence de commande "lecture" au décodeur 98 qui, à son tour, applique une entrée 60 à la porte 61 à laquelle les sorties du registre 17 sont connectées. La porte 61 retransfère la sortie du registre 17 au processeur par le bus de données commun 23. Dans tous les cas, on considérera maintenant le fonctionnement de la logique de sortie 17A associée à la position de bit "O", en gardant à l'esprit que la logique de sortie équivalente est associée à chacune des sept autres positions de bits "1" a "7" dans le registre de sortie 17. Avec le chargement des donnees dans le registre de sortie 17, la commande sur le bus de commande 25 est décodée par le décodeur 98 pour fournir une impulsion de transfert sur la ligne 211 au registre 17 afin de transférer les bits chargés dans le registre 17. Comme pour le bit dans la position "0", chacun des bits est inversé dans un inverseur 212 et envoyé à un bloc OU 213. Ceci genère une impulsion de niveau haut au côte restauration R de la bascule 210. Puis, si le bit à la position de bit, c'est-à-dire la première position de bit dans le registre 17, est conditionné ou au niveau haut et si l'entrée d'interdiction 214 n'est pas conditionnée, le bloc ET 215 générera alors une entrée positive sur le côté enclenchement S de la bascule 210.Cette opération conditionnera la bascule et fournira une sortie qui conditionnera le transistor de commande de sortie T1 qui à son tour appliquera une sortie active au point de sortie Mg pour exciter son unité à solénoïde associée. Si une sortie telle que Mg est active et qu'une entrée d'arrêt est appliquée à la ligne 216, la porte OU 213 sera conditionnée pour appliquer une impulsion de restauration à la bascule 210 qui a son tour décondi- tonnera la bascule, désexcitant ainsi le transistor T1 et rendant la sortie Mg inactive. A la différence de l'entrée d'interdiction 214 qui sera décrite ensuite, une entrée d'arrêt sur la ligne 216 peut être surpassée par la logique de surpassement, de la maniere suivante. En coupant la sortie de bit du registre 17 et en la reconditionnant à nouveau, on restaure la bascule 210 qui re-applique alors l'impulsion d'excitation au transistor T1 si la position de bit est au niveau haut ou conditionnee, comme c'est le cas avec le présent bit. D'autre part, lorsqu'une impulsion au niveau haut sur la ligne d'interdiction 214 est nise en circuit OU au travers de la porte 213 et restaure la bascule 210 en une position déconditionnée, aucune sortie du registre 17 ne peut surpasser cette interdiction étant donné que l'impulsion d'interdiction est également inversée au travers de l'inverseur 217 et alimentée à la porte ET 215 comme une entrée de niveau bas ou déconditionnée. En conséquence, aussi longtemps que l'entrée 218 à la porte ET 215 demeure au niveau bas aucune sortie sur la ligne 219 à partir du registre 17 ne peut produire une sortie de niveau haut à partir de la porte ET 215. En consequence, la bascule 210 demeure en position déconditionnée. Ainsi, en se reportant à l'exemple de la figure 17, une impulsion d'interdiction soit au travers de la macrofonction d'entrainement avant 172 soit de la macrofonction d'entratnement arrière ne peut pas être surpassée dans quelque condition que ce soit et paralysera ainsi le chariot. On notera qu'une fois que la bascule 210 a été conditionnée pour chacun des huit bits de données, le processeur peut se dissocier de cette macrofonction et continuer par ailleurs, les solénoïdes respectifs demeurant dans les mêmes états jusqu'à ce que la macrofonction soit à nouveau adressée. Dans la carte de macrofonction représentée, on a décrit un excitateur à huit bits. Cependant, pour la plupart des applications, un excitateur a seize bits est plus approprié. Ce montage est facilement assuré par l'utilisation d'un deuxième registre de maintien de polarité tel que le registre 17 pour les deuxième huit bits et l'écriture dans les registres de maintien de polarité peut être effectuée en séquence sous les ordres du décodeur 98. Le deuxième registre comportera les mêmes circuits que ceux qui lui sont associés pour la production de sa sortie d'excitation à huit bits.Avec un tel excitateur à seize bits, la relecture des deux registres de maintien de polarité au processeur peut être effectuée d'une manière similaire en séquence sous la commande du décodeur 98 auquel cas la porte 61 est un multiplexeur auquel les deux registres à huit bits sont connectés. Le décodeur 98 commandera le multiplexage. En se reportant a la figure 17, on a décrit à l'aide de certains exemples, le fonctionnement associé des unités de commande de machinesoutils ou macrofonctions association pour compléter ou achever les fonctions de machines-outils commandées indépendantes du processeur central, c'est-à-dire même lorsque le processeur est implique avec d'autres systèmes ou est au niveau "bas". Ainsi, la présence du processeur central n'est pas critique et les opérations de commande peuvent être complétées ou achevées lorsque le processeur passe au niveau bas sans aucun dommage à l'unité de commande ou à la machine -outil. Maintenant que l'on a décrit les macrofonctions en détail, on présentera une modification de la séquence d'arrêt du chariot décrite dans la figure 17 qui utilise un commutateur mécanique à la place d'un photodétecteur et la macrofonction d'excitation magnétique de la figure 21 en combinaison avec la macrofonction d'intégration de commutation de la figure 20. La figure 21A présente un mécanisme d'entrainement 170 avec une pièce de travail 171 similaire à la figure 17. De plus, un bit d'un excitateur magnétique 172 similaire à celui de la figure 21 et un bit d'un intégrateur de commutation similaire à celui de la figure 20 sont représentés. Les pièces sont connectées par le fil 502 qui assure un retour à la masse au travers du transistor T1 au mécanisme d'entrainement 170. L'extrémité du mécanisme de transport est identifiée par un commutateur 503 qui se fermera lorsque le mécanisme de transport 170 aura atteint le point B. Le commutateur 503 est connecté à 1 'intégrateur de commutation au travers des fils 504.Le point d'echantillonnage 201 de l'intégrateur de commutation est connecté au travers du fil 5û1 a l'entrée d'interdiction 214 sur l'excitateLr magnétique 172. Le processeur central coupera le registre de sortie numérique 17 au travers du bus de données 23 et du décodeur 98. Cette action provoquera la restauration de la bascule 210 au travers du bloc OU 213. L'entrée d'interdiction 214 est à un niveau 0 qui est inversé par 217, ce qui conditionne un côté du bloc ET 215. Le commutateur 503 est ouvert, ce qui rend le point d'échantillonnage 201 égal a zéro Lorsque le calculateur conditionne la sortie numérique de 17, la fonction ET 215 enclenche la bascule 210, ce qui assure l'entrant nement du mécanisme de transport 170. Le mécanisme 170 passe alors au point B. Lorsque le point B est atteint, le commutateur 503 est fermé, ce qui conditionne le mécanisme 20. Cette action conditionne le point d'echantillonnage 201 qui est connecte à l'entrée d'interdiction 214 de l'excitateur magnétique 172. Cette interdiction déconditionne la bascule 210 au travers du bioc OU 213, ce qui déconditionne le transistor T1 et stoppe le mécanisme. On notera que la séquence se termine d'elle-même sans intervention de l'unité de traitement centrale. L'unité de traitement centrale peut maintenant détecter la condition du commutateur 503 lorsque le mécanisme d'intégration de commutation 20 applique l'information au bus de données 23 au travers du multiplexeur de données 203, de la mémoire intermédiaire d'entrée 202 et de la porte de données 83. Au cours d'opération appropriée du système, le calculateur pourrait interroger périodiquement l'intégrateur de commutation pour déterminer si le mécanisme de transport a atteint le point B. Entre ces périodes d'interrogation, le processeur central pourrait etre disponible pour d'autres tâches de traitement. Il n'est pas nécessaire que le processeu central lise l'intégrateur de commutation pour couper la sortie numérique 17 afin de stopper le mécanisme de transport 170. Ainsi, le temps de réponse du processeur central n'est pas critique. La carte de macrofonction de synchronisation qui est représentée dans la figure 22 génère des impulsions d'intervalle sous la commande d'un programme du processeur central. La macrofonction est équipée des bus de données, des bus de commande et des lignes de commande standards, comme décrit précédemment pour les autres cartes de macrofonction et en se référant aux figures 2 et 13, pour ce qui est des versions généralisées des cartes de macrofonction. Partout ou des unités ou des éléments de cette carte de macrofonction assurent une fonction précédemment décrite, on essaiera d'utiliser les mêmes reférences que dans l-es figures précédentes. La fonction de cette carte de macrofonction est de fournir un intervalle de temps programmable basé sur la comparaison du compteur à seize bits 220 et d'un registre de sortie à seize bits 221. Un intervalle de temps est obtenu de la manière suivante: La carte de macrofonction est sous la commande d'un décodeur 4/16 98 alimenté par des références de commande à 4 bits sur la ligne de commande 25, d'une maniere classique. Lors de la délivrance d'ordres appropriés à partir du décodeur 98 sur les lignes 222 et 223, deux multiplets de données sont transférés à partir du bus de données 23 au travers de chacun des deux registres à huit bits sur le registre de compteur 221 pour fournir un compte de seize bits à ce registre. Un compteur de seize bits dans le registre 221 est appliqué au multiplexeur de données 224 qui fonctionne pour multiplexer ces seize bits avec un autre groupe de seize bits qui peut être appliqué par l'utilisateur au travers du bus d'application 225. Ainsi, le compte peut etre soit appliqué à partir du processeur central au travers du compteur 221 soit par l'utilisateur au travers des entrées 225. Quel que soit le compte de seize bits utilisé comme compte de commande, c'est-à-dire le compte délivré par le registre 221 ou le compte délivré par application au travers des entres 225, il est conduit par le multiplexeur de données 224 au comparateur à seize bits 226 ou il est comparé à une entre issue du compteur binaire 220 qui indique le temps écoule depuis le début du compte qui commande l'opération. Les intervalles de temps sont génerés par le générateur 227 qui est un générateur classique pour des unités de temps numériques connues dans l'art anterieur. Le générateur de base-temps 227 est sous la commande fonctionnelle du registre de commande 228 qui est un registre de sortie numérique. Les données nécessaires à la commande du générateur de base-temps 227 sont fournies au registre de commande 228 par une entrée numérique à huit bits issue du bus de données commun 23 comme représente sur la figure. Lorsque la fonction de chronologie particulière doit amorcer un ordre approprié, elle est appliquée au decodeur 98 par les lignes de commande 25 à partir du processeur. Le décodeur délivre un signal par la ligne 229 pour activer le registre de commande 228 afin de délivrer les données numeriques de commande fonctionnelles au générateur temps 227 par le bus 230. Ainsi, le générateur 227 génère les unités de temps qui sont comptées par le compteur binaire 220. Lorsque la sortie du compteur binaire 220 correspond à celle du multiplexeur de donnees 224, le comparateur 226 délivre la fin du signal de compte par la ligne de sortie 231 qui alimente à la fois le registre de statut d'entrée numérique 232 et les dispositifs environnants par le bloc logique de conditionnement d'applications multiples 233.Suivant l'environnement de l'application, le bloc logique de conditionnement 233 contient une logique appropriée pour fournir à l'une des quatre sorties possibles: une fonction de retard de temps programmable, à la sortie 233A; une fonction de chronologie d'intervalle 233B (qui peut être utilisée pour générer un signal d'interruption); une fonction de génération d'impulsion programmable (où la fréquence et la largeur peuvent être modifiées) à la sortie 233C; et une fonction de comptage d'impulsions à la sortie 233D. Afin de pouvoir assurer ces diverses fonctions de sortie d'application, la logique 233 repond à des commandes fonctionnelles issues du registre de commande 228; appliquées au travers du branchement de bus 230'. On notera que la sortie 239 du registre de statut 232 indiquant le statut du compte binaire au travers du comparateur 226, alimente le multiplexeur de données 234. Le multiplexeur de données 234 comporte plusieurs autres entres principales qu'il est capable de multiplexer par rapport à l'entrée 239. L'entree 235 issue du compteur binaire 220 est appliquée au multiplexeur de données 234 comme l'entrée 236 issue du registre de compteur 221. Pour simplifier l'illustration, les entrées 235 et 236 sont représentées sous la forme de bus simples. En fait, étant donné que chacune est issue de compteurs à seize bits, elles consistent chacune respectivement en une paire de bus à huit lignes. Il existe un ensemble supplémentaire d'entrées au multiplexeur de données 234 à partir du diagnostic de macrofonction non représenté. Les diagnostics en général seront traités ultérieurement dans la présente demande. Ainsi, à l'application de l'entrée appropriée au décodeur 98 restant en ordres issus du décodeur par les entrées 238 au multiplexeur de données 234, le multiplexeur de données multiplexe d'une maniere classique l'un des quatre ensembles de données de retour au processeur central par le bus de commande 23. De cette manière, le statut du compte peut être échantillonné par le processeur central. Il peut également etre échantillonné par l'utilisateur par la sortie 233. La carte qui est représentée dans la figure 23 convertit des signaux analogiques en signaux numériques. Ces signaux analogiques seraient normalement reçus d'un outil en fonctionnement et contrôlé. Comme pour la description des autres cartes de macrofonction, cette description sera coordonnée avec les descriptions générales précédentes réalisées en se reportant aux figures 2 et 13 et dans la mesure du possible, les lignes, les registres et autres unités de structure seront affectés des mêmes numéros de référence que ceux utilisés dans la description générale lorsque ces éléments assurent pratiquement la même fonction. Le conditionnement des signaux sur cette carte de macrofonction est assuré par le fonctionnement d'un multiplexeur a canaux analogiques 240 en combinaison avec des circuits d'amplification différentielle 241 qui délivrent une sortie amplifiée. res unités fonctionnent sous la commande du registre de commande 242 et du décodeur 98. Le registre de commande 242 qui est chargé avec un multiplet de données prédéterminé à partir du processeur central par le bus de données commun 23, permet de commander des operations de macrofonction sans l'intervention du processeur une fois que les données sont chargées dans le registre de commande. Le décodeur 98 reçoit des ordres par le bus de données de commande 25 partir du processeur central, il les décode et les utilise pour commander diverses opérations de macrofonction.Le multiplexeur a canaux analogiques 240 est un multiplexeur classique qui est commandé par quatre bits d'entrée 243 a partir du registre de commande 242 et qui sont décodés dans le multiplexeur par un décodeur de quatre a seize bits classique (non repésenté) afin de selectionner l'un des seize canaux. Lors de fa sélection d'un canal approprié, le multiplexeur de canaux 240 fonctionne pour fermer la trajectoire du canal d'un point de sortie à point d'entrée machine dans le multiplexeur de canaux de signaux 244 et la trajectoire de retour correspondante à la masse au travers du multiplexeur de canaux à la masse 245.Un signal indiquant la condition du canal est délivré à la logique 246 qui délivre le signal au convertisseur analogique-numérique à entrée unique 247. La logique d'échantillonnage et de maintien 246 et le convertisseur analogique classique numérique 247 fonctionnent sous la commande des circuits de synchronisation et de commande 248 qui a leur tour sont commandés par les entrées de coordination 249 issues du registre de commande 242 et 50 a partir du décodeur 98.La logique de chronologie et de commande 248 permet la coordination du convertisseur numériqueanalogique 247 avec les impulsions de synchronisation et de retour délivrées a l'unité de commande et de synchronisation 248 au travers du décodeur 98 qui est alimente par les bus 25 (donnees), 26 (synchronisation) et 27 (sélection de carte) par la trajectoire de synchronisation et de retour au processeur central. Sous la commande de la logique de synchronisation et de commande 248, la logique de conversion analogique-numérique qui peut être une logique de conversion analogique-numérique classique quelconque de l'art antérieur, avance et convertit en sortie numérique une série de signaux analogique fournis par la fermeture d'une séquence pouvant atteindre seize canaux au travers du multiplexeur de canaux 240 comme decrit précédemment. Le convertisseur 247 délivre un signal de sortie parallèle a bits multiples. Dans la macrofonction particulière représentée dans la figure 23, le convertisseur analogique-numérique 247 particulier utilisé, délivre une sortie à douze bits. A la fin de chaque conversion d'un canal d'entrée analogique, le convertisseur analogique-numérique 247 délivre une sortie numérique de douze bits indiquant le statut du canal d'entrée analogique. Ces douze bits représentent onze bits de données et un bit représentant le signe des onze bits de données parallèles. La sortie du convertisseur analogique-numérique 247 est emmagasinée dans le registre d'entrée 51 qui est un registre d'entrée numérique, c'est-à-dire un registre intermédiaire associé au convertisseur qui délivrera une entrée au urocesseur. Etant donné qu'il emmagasine douze bits de données, il peut, d'une manière classique, être formé de deux registres a huit bits classiques. Ainsi, dans le fonctionnement de la macrofonction, lorsque le processeur central délivre une instruction pour déterminer le statut d'un canal analogique sélectionné, une instruction d'écriture est appliquée au registre de commande 242 par le bus 23, chargeant ce registre avec la donnée de commande comme décrit précédemment sous a commande d'un ordre d'écriture au décodeur 98 qui délivre un ordre d'écriture au registre de commande 242 par la ligne 53. Le décdeur 98 et le registre de commande 247 délivrent alors des commandes appropriées a la logique de chronologie et de commande 248 qui amorce la conversion par le convertisseur 247 du canal sélectionné. La sortie du convertisseur analogiquenumérique 247 est chargée dans le registre d'entrée 31. Puis une commande de lecture est délivrée au décodeur 98 par le bus 25, ce qui résulte en une commande de lecture appliquée par le décodeur 98 par la ligne 5a au registre d'entrée 51, ce qui provoque alors la transmission de la sortie du registre 51 par le bus 52 au travers du multiplexeur de données 55 sur le bus de données commun 23 afin de renvoyer ainsi les résultats de la conversion analogique-numérique au processeur central. Toutes les entrées renvoyees au processeur central à partir de cette carte de macrofonction sont passées au travers du multiplexeur de donnees 55 qui fonctionne de la manière décrite pour la logique du multiplexeur de données précédent. Le multiplexeur 55 multiplexe les données issues du registre d'entrée 51 avec des données délivrées par d'autres sources.Il comporte une entrée issue du registre de commande 242 qui est rendue disponible pour le processeur central lorsqu'une lecture du statut du registre de commande 242 est xiyée. De plus, le multiplexeur 55 reçoit une entrée des routines de diagnostic que l'on ne traitera pas ici mais qui seront considérées par ailleurs dans cette demande et ce, d'une manière plus détaillée et en se référant aux cartes de macrofonction, en géneral. Le statut du registre 51 peut être échantillonné ou utilisé par llenvironnement de l'application directement par l'intermédiaire des points de sortie 56. Afin d'illustrer la séquence des étapes du fonctionnement du système, on supposera que celui-ci doit être utilisé pour lire le statut d'une série de commutateurs (pour détermine s' ils sont ouverts ou fermés), et que cette détermination doit être faite par l'intermédiaire d'une carte de macrofonction telle que la carte d'intégration de commutation décrite en se référant à la figure 20 de la présente demande.Les données déli- vrées par cette carte et indiquant le statut des commutateurs sont à renvoyer au processeur central après quoi le processeur, en réponse au statut des commutateurs, doit activer une ou plusieurs unités à solénolde dans une machine-outil particulière utilisant une carte de macrofonction semblable a celle décrit en se référant à la figure 21. En exécutant la séquence d'opérations impliquée pour l'exécution de ces deux fonctions principales, on se référera aux sections appropriées de la demande et des dessins si d'autres informations sont nécessaires en ce qui concerne une étape particulière. Tout d'abord, en se reportant à la figure 7 qui montre le rapport existant entre un groupe de blocs de commande 14 et un processeur central 1, à la figure 3 qui montre le rapport existant entre plusieurs cartes de macrofonction à l'intérieur du loc 14 et la carte d'interface de blocs 28 dans le bloc et a la figure 13 qui montre le rapport plus spécifique existant entre les cartes de macrofonction et la carte d'interface de bloc à des fins d'adressage, on voit que la première étape principale consiste à adresser sous la commande du processeur 1, la carte de macrofonction particulière qui exécute l'intégration et le contrôle de commutation représentes dans la figure 20.Pour cette description généralisée, on supposera que toutes les étapes classiques necessaires pour initier le système et l'amener à l'état opérationnel ont été effectuées. De -plus, on notera que la programmation par le processeur central nécessaire pour la délivrance des ordres appropriés aux diverses fonctions accessoires du dispositif à décrire, est classique et facilement determinée par l'homme de l'art. Dans tous les cas, les organigrammes de la programmation nécessaire seront décrits plus en détail ultérieurement dans la présente demande. L'adresse d'espace logique (LSA) de la carte de macrofonction d'integration de commutation (representée dans la figure 20) est emma gasinée dans le processeur central.En cas d'adressage de cette adresse LSA, le processeur central envoi t par la sortie 93 du système de bus d'interface 31, un multiplet de données XO à X7 indiquant cette adresse. Ce multiplet de données est appliqué à chaque bloc d'un nombre de blocs de commande de macrhine-outil initial pouvant atteindre 16 A1 à P1 représente dans la figure 7 comme fixé au support 70 aux points de distribution de secteur appropriés 71. Chacun des blocs de commande 14 présente une configuration pratiquement identique à celle représentée dans la figure 13 avec une carte d'interface de bloc 28 et jusqu'à quinze cartes de macrofonction 16. Le fonctionnement de chacune des cartes d'interface de bloc sur chacun des blocs A1 à P1 pour déterminer si le multiplet X0 à X7 est applicable au bloc et dans le cas affirmatif, pour déterminer la macrofonction 16 sur le bloc en cours d'adressage, est décrit dans la demande en se reportant à la figure 13. Ainsi, la fonction de comparaison 95 sur chacun des blocs A1 à P1 assurera la comparaison des quatre bits d'ordre élevé Xg à X3 et des quatre bits des entrées I1 à 14 afin de déterminer quel bloc est sélectionné.On supposera maintenant que le bloc contenant la carte de macrofonction d'intégration de commutation est sélectionnée, puisque l'unité de comparaison 95 active la ligne de sélection de bloc 103, ce qui se conditionne le décodeur 96 sur la carte d'interface de bloc que pour le bloc sélectionné particulier. Comme indique précédemment à la figure 13, les décodeurs 96 sur toutes les cartes 28 ont déjà été conditionnés par une entrée sur les lignes 56 issue des décodeurs "O" de commande 55 à la suite de l'application de la référence de commande "O" aux décodeurs 55 à partir des bus 25 et 26. Ceci permet à la logique de decodage 96 sur le bloc sélectionné de fonctionner lorsqu'il y a une entrée sur la ligne de sélection de bloc 103.Bien que les bits d'ordre inférieur X4 à X7 soient appliqués aux décodeurs 96 sur toutes les cartes d'interface de bloc A1 à P1, c'est le décodeur 96 seulement sur le bloc sélectionné et conditionne par la ligne de sélection de bloc 103 qui fonctionnera pour décoder cette série d'ordre inférieur de quatre bits. Etant donné que le décodeur 96 implique un décodeur 4/16, il est capable de décoder jusqu'à seize combinaisons. Dans le cas repré senté, quinze combinaisons seulement sont représentées respectivement, sur les sorties LS1 à LS15, chacune d'elle permettant la sélection d'une carte de macrofonction différente 15. Cependant, le seizième état, LSO, peut être considéré comme représentant la carte 28 elle-même qui, naturellement, doit être conditionnée, de façon a pouvoir assurer la fonction d'adressage.Il est évident que le décodeur ?5 ne peut pas conditionner la fonction d'adressage étant donne que le décodeur 96 n'est pas luimême actif tant que la fonction d'adressage n'est pas conditionnée. C'est la raison d'être du décodeur llOIt de commande indiqué ci-dessus 55 qui n'active seulement que la fonction d'adressage. Ainsi, la ligne 56 activée par le décodeur 55 peut être considérée comme la ligne LSO. Dans l'exemple de la figure 13, LS4 est sélectionné, ce qui active la ligne de sélection de carte 27 à l'une des quinze macrofonctions. On supposera que la ligne de sélection de cartes 27 est l'entrée qui conditionne la carte de macrofonction d'intégration de commutation représentée dans la figure 20. Cependant, avant de suivre le fonctionnement par la carte d'intégration de commutation de la figure 20, on notera que la procédure d'adressage ainsi décrite, peut être mieux comprise lorsqu'on la considère associée aux dispositifs décrits dans cette demande en se référant aux figures 9 à 12 et d'autre part à la fgure 8A et plus particulièrement par rapport à la séquence de commande Q. Dans tous les cas, la carte d'intégration de commutation représentée dans la figure 20 a été sélectionnée par une entrée sur la ligne de sélection de carte 27 qui conditionne le décodeur 98 sur la carte. On notera que pendant l'opération d'adressage, la référence de commande qui est appliquée du bus 25 au decodeur 98 sur la carte de macrofonction, sera une référence de commande indiquant une opération d'adressage, clest- -dire une opération indiquée précédemment par 0000 sur i'entrée CO à C3. A l'achèvement de cette operation d'adressage de la carte d'intégration de commutation, l'impulsion de synchronisation sur la ligne 26 au décodeur 98 sera appliquée (voir la figure 8A et la séquence d'adressages décrite en se référant à celle-ci). Ceci provoquera le conditionnement d'un signal de retour au processeur, ce qui en effet indiquera au processeur qu'il y avait une carte due macrofonction à l'adresse sélectionnée et que la procédure d'adressage a été accomplie. Bien qu'une ligne de retour ne soit pas représentée dans l'intégrateur de commutation de la figure 20 l'unité de retour généralisé qui est présente dans chaque carte de macrofonction, est représentée dans la figure 13 et le retour au processeur central se fait par la ligne 30. Une fois que la carte de macrofonction spécifique a été sélectionnée c'est-à-dire dans le cas présent la carte d'intégration de commutation de la figure 20, le canal du processeur central, par le système de bus d'interface 31, au bloc de commande sélectionné 14, puis par la carte de macrofonction sélectionnée à l'intérieur du bloc, par le système de bus d'interface de macrofonction 29, demeure bloque, c'est-à-dire qu'aucune autre carte de macrofonction dans le système ne peut communiquer avec le processeur central avant que celui-ci ne commence l'exécution d'une nouvelle étape d'adressage. La figure 13 en combinaison avec la figure i3C montre comment ce canal est bloqué. Puis, sous 7a commande des références de commande appropriées par le bus 25 depuis le processeur central, telles que décodés dans le décodeur 98, la carte de macrofonction d'intégration de commutation de la figure 20 fournit au processeur la condition des commutateurs SO S7, c'est-àdire indique si ces commutateurs sont ouverts ou fermés. Cette opération de la carte de macrofonction d'intégration de commutation est décrite dans la spécification en se reportant à la figure 20. Puis, les diverses fonctions exigées sont assurées sous la commande des séquences de commande appliquées au décodeur 98 comme décrit en se référant aux figures 8A et 8B.Lorsque la carte est initialement adressée, l'unité de conditionnement de signal 20' par l'intermédiaire ae plusieurs intégrateurs de commutation SIo à SI7 correspondant respectivement à chacun des commutateurs, a déjà déterminé le statut des commutateurs et maintenu une série de sorties 0o à C7, indiquant ce statut et coirce précédemment décrit, en l'absence d'un signal plaçant le multiplexeur 203 en modede diagnostic, les données attendront aux nuit entrées du registre intermédiaire 202.Ainsi, lorsque la macrofonction d'intégration de commutation est adressée et que le décodeur 98 applique ur signal au registre 202 par la ligne 122 (ce qui peut être aussitôt que la macrofonction est adressée), le registre d'entrée 202 transere ce multiplet de données indiquant la conditicn dec commutateurs par la porte de de données 2J3 qui est, à son tour, conditionnée par la ligne 23 lors de l'application d'une commande appropriée au décodeur 98 de façon que ce multiplet de données soit retransféré au processeur par le bus de données commun 23 puis au bus d'entrée 94 du systeme de bus d'interface oe distribution 31. Etant donné que dans l'opération décrite le ccntenu d'un registre d'entrée sur une carte de macrofonction est renvoyé au processeur central, cette fonction est essentiellement une opération en mode "lecture" comme décrit dans la spécification en se reportant à la figure 5 et suit la séquence de commande "1" en mode "lecture" décrite en se reportant à la figure 8A. Maintenant que la macrofonction d'intégration de commutation a achevée sa tâche, elle n'exige plus le retour du canal bloqué au processeur. Puis, suivant la nature et le nombre d'opérations commandés par le processeur, le processeur peut soit adresser une autre carte de macrofonction pour l'exécution d'une autre tache, tandis qu'il interprète les données reçues de la carte de macrofonction d'intégration de commutation, soit immédiatement procéder à l'adressage d'une carte de macrofonction d'excitation magnétique appropriée sur laquelle une sortie d'excitation de solenolde ou plus doivent être activées en réponse à l'interprétation faite des données de l'intégration de commutation par le processeur central.Indépendemment du fait que le processeur central adresse certaine macrofonctions intermédiaire non concernée ou adresse immédiatement la macrofonction d'excitation magnétique spécifique, l'adressage par le processeur central débloque le canal issu de la macrofonction d'intégration de commutation et remplace le canal bloqué similaire à la carte de macrofonction particulière qui est ensuite adressée. Quelle que soit la voie suivie alors par le processeur central, on supposera maintenant qu'il a la possibilité d'interpréter les données issues de la carte de macrofonction d'intégration de commutation indiquant le statut (soit fermé, soit ouvert) des commutateurs, et qu'il est maintenant prêt à activer un ou plusieurs solénoTdes en reponse aux données interprétées. La procédure d'adressage par le processeur central de la carte de macrofonction d'excitation magnétique qui doit exciter les unités à solénoïdes sélectionnées en réponse à la commande issue du processeur central est essentiellement la même que celle décrit précédemment et plus particulièrement à l'adressage de la carte d'intégration de commutation En conséquence, le déroulement de la procédure d'adressage ne sera pas répété. Ainsi, on suppose maintenant que la carte d'excitation magnétique de la figure 21 a été adressée correctement et que le canal entre cette carte d'excitation magnétique et le processeur centrai a été établie et bloquée par l'intermédiaire du système de bus d'interface de macrofonction 29 et du système de bus d'interface de distribution 31.Comme décrit précédemment, la structure de la macrofonction d'excitation magnétique illustrée dans la figure 21 est capable d'exciter seize unités à solénoïde et comporte deux registres de sortie, dont l'un, le registre 17, est représenté. Le statut de chacune des huit positions de bit dans les deux roegistres de sortie déterminera des sorties d'excitation à partir de la carte de macrofonction pour les seize unités à solenoîde respectivement. En conséquence, par l'intermédiaire de l'entrée de commande appropriée au décodeur 98, l'un des deux registres de sortie à huit bits est activé. Dans le cas représenté, la séquence de commande active d'abord le registre de sortie 17 par la ligne 211. Puis, lors de l'application d'une commande appropriée au multiplexeur de données non représenté, qui multiplexe la séquence de données Do à D7 issue du processeur central par le bus de donnees 23 et appliquee à la carte de macrofonction, le multiplet de données Do à D7 est chargé dans le registre de sortie 17. Comme on l'a decrit précédemment en se reportant à la macrofonction d'excitation magnétique, le niveau de chacune des positions de bit dans le registre de sortie 17 déterminera si les points de sortie Mo à M7 sont respectivement conditionnés ou déconditionnés. Le multiplet de données appliqué au registre 17 déterminera laquelle des huit unités à solénoTde commandée par ce registre sera excitée. Puis, une commande appropriee est délivrée au décodeur 98 qui à son tour envoit un signal de transfert au registre de sortie 17. A ce point, le fait qu'une position de bit particulière dans le registre qui est transférée soit haute ou basse, determinera comme décrit précédemment si l'unité à soIénode particulière est excitée ou non, suivant naturellement qu'il y a des entrées appliquées à partir de l'équipement ou de l'environnement opérationnel, respectivement, au point d'interdiction 214 ou au point d'arrêt 216. A l'achèvement de l'opération qui fournit selectivement des sorties d'excitation à une ou plusieurs unités à solénoTde, le décodeur délivrera une impulsion de retour au processeur par la ligne de retour d'une manière classique pour les retours depuis les macrofonctions. Le retour qui n'est pas représente dans la logique pour cette macrofonction d'excitation magnétique particulière est la même que celle généralement décrite par rapport à la figure 13. A la réception de cette impulsion de retour, le processeur peut passer à l'opération programmée suivante par l'adressage d'une autre macrofonction. Bien que le processeur communique avec une autre macrofonction et que cette macrofonction d'excitation magnétique ne soit plus adressee, l'excitation des solénoTdes selectionnes continuera jusqu'à ce que soit le processeur adresse à nouveau cette macrofonction, soit qu'un signal d'interdiction ou d'arrêt soit appliqué à partir de l'équipement environnant. Le support de programmation d'instruction du processeur central permettant le fonctionnement du système décrit dans la présence invention, est relativement simple et direct et la programmation du processeur central assurant la mise en séquence des diverses unités d'équipement du présent système pour que celles-ci assurent leur fonction décrites dans la présente spécification, doit apparaître clairement à l'homme de l'art. Dans tous les cas, la partie suivante de la présente demande, sera une description de la programmation en général du processeur central nécessaire à la mise n séquences de lequipement du système pour l'exe- cution ae ces fonctions et sera faite en se reportant à des organigrammes. out 'abord, on on se reportera à la figure 25 qui représente l'agencement général d'un processeur central et la connexion au processeur centra des 26 lignes qui forment le système de bus d'interface de distribution décrit précédemment 31. On notera que 1 'agencement dans lequel les quatre lignes de commande 25 et les lignes de synchronisation 26 font partie de la sortie 93 tandis que les lignes de retour, de reconnaissance d'interruption et de demande a'interruption font partie du bus d'entrée 94, est donné à titre d'exemple et que ces lignes peuvent être agencées de toute autre façon. On trouvera maintenant des organigrammes de programmation donnés à titre d'exemple pour le fonctionnement de certaines des cartes de macrofonction décrites précédemment ainsi qu'une programmation donnée à titre d'exemple afin d'illustrer certaines opérations générales du système de la présente invention. En se reportant à l'organigramme de la figure 26, on suppose que le processeur et le système en général sont opérationnels et que l'on désire renvoyer au processeur central la condition des huit commutateurs à S7 (figure 20). Tout d'abord à l'étape 215, l'adresse d'espace logique de la carte de macrofonction d'intégration de commutation qui est interrogée, est placée sur la ligne de huit données du bus de sortie 93, c'est-à-dire que dans la procédure d'adressage décrite précédemment, l'adresse LSA est représentée'par XO à X7. Puis, à l'étape 251, le processeur établit une combinaison de réferences de commande de 0000 sur les quatre fils du bus de commande 25.Puis, comme indiqué dans l'étape 252 une impulsion de synchronisation est appliquée à la ligne de synchronisation 26. Cette étape suit la séquence de commande d'adresse décrite précédemment dans la spécification en se reportant à la figure 8A. A la suite de l'application de l'impulsion de synchronisation, l'équipement d'adresse d'interface de bloc sur chaque bloc fonctionnera comme décrit précédemment à la figure 13 pour comparer des bits d'ordre plus élevé XO à X3 et la fonction de comparaison 95, et ensuite si la fonction de comparaison est valide pour le décodager des bits d'ordre inférieur X4 à X7 au travers du décodeur 96, pour sélectionner la carte de macrofonction qui, dans le cas présent, est la carte de macrofonction d'intégration de commutation représentée dans la figure 20.L'activation de la ligne de sélection de carte 27 à partir du décodeur 96 conditionnera à son tour la carte de macrofonction correspondant à cette ligne sélectioonnée. La séquence est alors bouclée à l'étape de décision 253 jusqu'à ce que le processeur central reçoive une impulsion de retour générée par l'équipement de macrofonction comme représenté en général dans la figure 13, par la ligne de retour 30, ce qui indique que la transaction d'adressage a été achevée. A l'achèvement de la procédure d'adressage, le processeur est programmé pour couper la ligne ae synchronisation 26, à l'etape 254, et la séquence de sélection d'adresse d'espace logique est maintenant complétée. L'étape de décision 255 boucle la séquence et évite le passage à l'étape suivante jusqu'à ce que l'impulsion de retour sur la ligne 30 qui suit essentiellement l'impulsion de synchronisation sur la ligne 26, soit coupée. A ce point, la référence de commande "lecture" qui est dans le cas présent 0011 est appliquée à partir du processeur par le bus 25 à l'étape 256. Puis, à l'étape 257, le processeur applique l'impulsion de synchronisation sur la ligne 26 et la fonction lecture se déroule selon la description de la presente spécification et plus particulièrement celle effectuée en se reportant à la figure 5. Plus précisément, on voit que par rapport à l'équipement de la figure 2G, la référence de commande de lecture est appliquée au décodeur 4/16 98 en combinaison avec l'application du signal de synchronisation au décodeur sur la ligne 26. Etant donné que le canal au processeur central 1 est bloqué à cette carte de macrofonction d'intégration de commutation, la ligne de sélection de carte 27 est conditionnée.Puis, comme décrit précédemment, le décodeur 98 délivre une commande appropriée sur la ligne 122 au registre 202 pour recevoir le multiplet indiquant a condition des huit commutateurs au travers du multiplexeur de données 203; le décodeur 98 envoi t également une impulsion de transfert par la ligne 123 provoquant le transfert de ce multiplet de données depuis le registre 202, par l'intermédiaire de la porte 83 et du bus de données commun 23 de la macrofonction qui continue maintenant le bus d'entrée 94 et la donnée est transférée depuis le bus d'entrée 94 pour être emmaga sinée dans le processeur central à l'étape 259.A ce point, comme décrit précédemment, le processeur coupe l'impulsion de synchronisation 26 à l'étampe 260 et une decision est prise à L'étape de décision 261 jusqu'à ce que le retour soit coupe. Lorsque le retour est coupé, cette routine de programme se termine et les donnees issues de la macrofonction d'intégration de commutation sont emmagasinées d'une manière appropriée dans le processeur central. En se reportant à la figure 27, on décrira maintenant la séquence de programmation pour l'écriture de la configuration de bits dans la macrofonction d'excitation magnétique pour laquelle l'équipement est représenté dans la figure 21. Les étapes de la séquence d'adressage 260 à 265 sont pratiquement identiques à celles décrites précédemment en ce qui concerne la macrofonction d'intégration de commutation, figure 26 et ne seront pas décrites plus en détail ici. Ainsi, le canal issu du processeur central et conduisant à la carte d'excitation magnétique étant bloqué, le processeur applique le multiplet de donnees (étape 266) sur le bus de sortie 93. Le statut de chaque bit de ce multiplet de données déterminera si chacune des huit unités à soIénode sera excitée par une sortie Mg à M7 issue de la carte de macrofonction. Puis, à l'étape 267, la référence de commande est appliquée au decodeur 98 qui est approprié pour l'écriture du multiplet de données à partir du processeur dans le registre à huit bits 17 sur la carte d'excitation magnétique, figure 21. Puis, l'application de l'impulsion de synchronisation à l'étape 268, au décodeur 98 provoque l'activation de la ligne 211 qui transfère le multiplet de données dans le registre 17 qui est un registre de sortie.A l'achèvement de cette operation, la ligne de retour de la carte de macrofonction au processeur devra être activée comme decrit précédemment. Le processeur détermine ainsi si la ligne de retour est conditionnee à l'étape 269, de la manière décrite précédemment. Lorsque le retour est conditionné, l'impulsion de synchronisation 26 est coupée à l'étape 170. L'opération est maintenant achevée et le statut des huit unités à sol énoTde devant être excites par cette partie de la carte de macrofonction, est maintenant établi par les sorties de macrofonction Mg à M7 qui sont soit actives soit inactives, pour exciter leurs unités à solenoade respectives suivant la condition des huit bits chargés dans le registre 17, et naturellement selon qu'un signal d'interdiction ou d'arrêt issu de l'équipement a été applique aux points d'entrée 214 et 216, respectivement, comme décrit précédemment en ce qui concerne l'équipement. Le processeur déterminera maintenant comme decrit précédemment, si l'impulsion de retour est coupée à l'étape 271. On notera ici, comme indique précédemment, tandis que la figure 21 représente une fonction d'excitation magnétique à huit bits, que la carte de macrofonction utilisée est un excitateur magnétique à seize bits, nécessitant ainsi un autre registre à huit bits et un autre ensemble logique de sortie associé à chacun des bits dans cet autre registre de sortie. Dans un tel cas, le deuxième registre de sortie a pratiquement la même séquence de chargement que celle décrite précédemment en ce qui concerne le registre 17 et ce chargement suit, sous la commande du processeur, le chargement du premier registre 17.Ainsi, à l'achêvement de l'étape 271, figure 27, la deuxième série de bits de sortie pour ce deuxieme registre de sortie, est appliquée au bus de données par le processeur à l'étape 266', et une reference de commande appropriée est appliquée par le processeur au bus de commande 25 à l'étape 267' de façon que lorsque cette référence de commande et l'impulsion de synchronisation à l'étape 268' sont appliquées au decodeur 98, figure 21, le décodeur conditionne une sortie (non representée) qui à son tour conditionne le deuxieme registre de sortie qui n'est pas représenté. Le processeur continue alors avec les étapes 269' à 271' concernant le deuxième registre, ces étapes étant l'équivalent des étapes 269 à 271 qui ont été décrites précédemment pour le premier registre de sortie 17.A l'achèvement de ces etapes supplémentaires, seize bits sont respectivement chargés dans les deux registres de sortie et il y a une sortie à seize bits de la macrofonction d'excitation magnétique capable de conditionner jusqu'à seize des unités à solénoïde correspondantes. L'adresse d'espace logique de la macrofonction d'excitation magnétique est appliquée au bus de sortie de données 93 comme décrit précédemment à l'étape 275 (figure 28A). Puis, comme décrit précédemment, la référence de commande d'adresse est appliquée sur le bus 25 à l'étape 276. L'impulsion de synchronisation est appliquée sur la ligne 26 à l'étape 277 comme décrit précédemment et on détermine à l'étape 278 si une impulsion de retour a été reçue, indiquant l'achèvement de l'opération d'adressage. Puis à l'étape 279, l'impulsion de synchronisation est coupée et on détermine à l'étape de décision 280 s'il y a un retour indiquant que l'impulsion de synchronisation est coupée. Puis, une référence de commande de lecture est appliquée au bus 25 à l'étape 285 (figure 28B) à la suite de quoi le décodeur de commande 98 lors du conditionnement de la ligne de synchronisation 26 à l'étape 282, applique la ligne 60 à la porte 61 qui transfère les niveaux du registre de maintien de polarité 17, indiquant le retour des positions de bit 0 à 7 au processeur central par le bus de données commun 23. Le processeur détermine alors que le retour est conditionne à tétape 233, indiquant l'achèvement diune transaction.Lorsque ce retour est indiqué, le multiplet de données indiquant le statut de l'excitateur O à 7 est emmagasiné dans le processeur à I 'étape 284. Le processeur coupe la ligne de synchronisation à l'étape 285, ce qui est déterminé par la coupure de la ligne de retour à l'étape 286.A ce point, a l'étape 281', te processeur applique une référence de commande a décodeur â qui en combinaion avec l'impulsion se syncnronisazion a l'étape 22', amorce une lecture du deuxième registre de maintien de polarité indiquant le statut des huit autres sorties d'excitat,or magnétique. C' est le cas, comme indiqué précédemment, où la carte de macrofonction utilisée consiste en un excitateur magnétique à seize bits, exigeant ainsi un autre registre de maintien de polarité nuit bits et un autre ensemble logique de sortie associé à chacun des bits Xans cet autre registre de sortie.Dans un tel cas, un deuxieme registre ae sortie présenterait pratiquement la rême séquence de lecture que celle déjà décrite en ce qui concerne le registre t7 et cette lecture suivrait, sous la commande d'un processeur, la lecture décrite précédemment de ce premier registre 17. En ce qui concerne ce deuxième registre à huit bits, les instructions 283' à 286' sont exécutées par rapport au deuxième registre et sont équivalentes aux instructions précédemment décrites 283 a 286.Dans le cas d'une telle macrofonction d'excitation magnétique à deux registres, on a indiqué précédemment en se référant à la figure 21 que la porte 61 était utilisée comme un multip'exeur pendant la mise en séquence du contenu des deux registres de maintien de polarité 17 sur le bus de données commun 23. A l'achèvement de la lecture des seize bits dans les registres, le processeur effectue une comparaison des conditions à seize bits et de l'état connu des points de sortie d'excitation de solneoaae ou magnétique M0 à M16. Si les deux sont les mêmes, la macrofonction fonctionne alors correctement. La routine se termine à cet instant. En se reportant à la figure 29, on décrira maintenant la séquence de programmation concernant la lecture des données numériques correspondant à la tension analogique présente sur l'un des quinze canaux du multiplexeur analogique 240, figure 23. Pour cet exemple, on supposera que le neuvième canal analogique est en cours de lecture sans l'utilisation d'une quelconque procédure d'interruption. La séquence d'adressage, étapes 290 à 295 est pratiquement la même que celle décrite précédemment dans l'orga- nigramme de la macrofonction d'intégration de commutation et ne sera pas décrite en détail ici. Ainsi, le canal du processeur central à la carte de macrofonction de conversion analogiqve-numérique étant bloqué, le processeur applique le multiplet de données à l'étape 296, sur le bus de sortie 93. La référence de commande sera appliquée au décodeur 98 à l'étape 297 lorsque l'impulsion de synchronisation est appliquée à la ligne 26, étape 298 et provoquera l'application d'une commande du décodeur à la ligne 53 permettant au registre de commande 242 de recevoir et d'emmagasiner le multiplet de données sur le bus de sortie 93. A la suite de cette opération, l'unité de commande 242 délivre une commande par le bus 243 au multiplexeur 240 qui à son tour décode cette commande pour fermer le canal analogique sélectionné pour être converti.Puis, on détermine à l'étape 299 l'achè- vement de cette transaction d'écriture sur la ligne de retour, apres quoi la ligne de synchronisation 26 est coupée, bloc 300, et cette coupure est déterminée par la coupure de la ligne de retour à l'étape 301. Puis à l'étape 302, la référence de commande est appliquée au décodeur 98, ce qui est accompagné par une application d'une impulsion de synchronisation à l'étape 303 qui provoque la conversion du statut du canal analogique sélectionné en douze bits parallèles de données numériques qui sont emmagasinées dans le registre d'entrée 51 et transfère un multiplet de données indiquant les huit premiers desdits douze bitss au travers du multiplexeur 55, sur le bus de données 23 qui est connecté au bus d'entrée 94 et au processeur central. Les opérations effectuées par l'équipement de la carte de macrofonction pour obtenir ce résultat ont été décrites en se référant à la figure 23 et ne seront pas a nouveau décrites ici.Dans tous les cas, l'achèvement de cette transaction de données de commande est indiqué au processeur par la détermination du conditionnement de la ligne de retour 30 à l'étape 304 et dans ce cas, la ligne de synchronisation 26 est coupée à l'étape 305, et on détermine à l'étape 306 si la ligne de retour est coupée. A ce point, le multiplet de données indiquant que les huit premiers bits dans le registre 51 a été transféré du bus d'entrée 94 au processeur central et emmagasiné à l'étape 307. Etant donné que le registre d'entrée 51 emmagasine douze bits de données, on a indiqué précédemment qu'en réalité il était composé de deux registres à huit bits. Ainsi, apres que les huit premiers bits aient été lus au premier registre du registre d'entrée 51, le processeur délivre une séquence d'instructions 302' à 307' qui constitue l'équivalent des instructions 302 à 307 pour le renvoi des quatre bits de données restant du deuxième registre du registre d'entrée 51 au processeur central où les douze bits de données indiquant le statut du canal analogique sélectionné sont emmagasines. En se reportant à la figure 30, on décrira maintenant une séquence de programmation du fonctionnement de la carte de macrofonction de synchronisation délivrantr un intervalle de temps programmé. La séquence d'adressage, étapes 310-315, est pratiquement similaire à celle décrite précédemment en ce qui concerne l'adressage de n'importe laquelle des macrofonctions spécifiques décrites précédemment et ne sera pas decrite en detail ici. Ainsi, le canal du processeur central à la carte de macrofonction de synchronisation étant bloque, le processeur applique le multiplet de données à l'etape 316 sur le bus de sortie 93. La référence de commande sera appliquée au décodeur 98 à l'étape 317 et lorsque l'impulsion de synchronisation est appliquée à la ligne 26 à l'étape 318, une commande issue du décodeur 98 sur la ligne 222 permettra au registre de commande à seize bits de recevoir et d'emmagasiner O à 7 multiplets de données sur le bus de sortie 93 et appliques par le bus de données commun 23. Puis, on déterminera à l'étape 319, l'achèvement de la transaction appropriée sur la ligne conditionnée, après quoi la ligne de synchronisation 26 est coupée à l'étape 320, ce qui est déterminé par la coupure de la ligne de retour à l'étape 321. Ensuite, les etapes 316' à 321', qui sont pratiquement équivalentes aux étapes 316 à 321 à l'exception du fait que le deuxième multiplet de données, 8 à 15 est chargé dans le registre de commande à seize bits 221, sont effectuees. Puis, le processeur applique un multiplet de données à l'étape 322, sur le bus 93. de sortie. La référence de commande est appliquée au décodeur 98 à l'étape 323 et lorsque l'impulsion de synchronisation est appliquée à la ligne 26 à l'étape 324, une commande issue du décodeur sur la ligne 229 permet au registre de commande 228 qui commande la fonction de chronologie, de recevoir et d'emmagasiner le multiplet de données sur le bus de sortie 93 par le bus de données commun 23. Puis, on détermine à l'étape 325 l'achèvement de cette transaction d'écriture sur la ligne conditionnée, après quoi l'impulsion de synchronisation 26 est conditionnée à l'étape 326, ce qui est détermine par Ta coupure de la ligne conditionnee à l'étape 327.A ce point, à l'étape 328, la carte de macrofonction de chronologie a éte entrainée dans un cycle de chronologie et l'équipement de cette carte de macrofonction fonctionne comme décrit précédemment sans aucune autre commande du processeur central en ce qui concerne-les comptage et interruption après une période de temps prédéterminée de l'ordre de 200 secondes, par exemple. En se référant aux figures 32 et 33, on décrira maintenant une séquence programmée de manipulation de l'interruption. On suppose qu'une interruption a été appliquée à l'une des cartes de macrofonction, par exemple, la carte de conversion analogique-numérique de la figure 23. Et, que cette interruption a enclenché la bascule de demande d'interruption de la carte de macrofonction. On a précédemment indiqué que la bascule de demande d'interruption et les circuits associés sont présents dans toutes les cartes de macrofonction équipees sélectivement pour assurer cette fonction dans le cadre du fonctionnement général du dispositif de commande. Ainsi, on n'a pas representé ces circuits sur toutes les cartes de macrofonction représentées mais on les a représentes d'une maniere généralisée dans la macrofonction de la figure 16. Ainsi, on supposera que les convertisseurs analogiques-numérique de la figure 23 comportent une telle bascule de demande d'interruption. La séquence programmée commence lorsque cette bascule est enclenchée par une demande d'interruption. En se reportant à la figure 33, on voit que lorsqu'une interruption apparat à l'étape 350, le programme passe à l'étape 351 selon la routine de manipulation ou d'interrogation d'interruption de la figure 32, ce qui demandera une interruption comme décrit précédemment. Chacune des cartes d'interface de bloc du systeme sera interrogée jusqu'a ce que la carte d'interface de bloc indiquant l'interruption soit trouvée. Dans le cas présent, la carte d'interface de bloc pour le bloc contenant la macrofonction analogique-numérique sera la carte d'interface de bloc qui finalement indiquera l'interruption. En se reportant à la figure 32, on decrira la programmation de la séquence d'interrogation de la manière suivante. La séquence d'adressage pour chaque carte d'interface de bloc, étapes 335 à 338 est pratiquement identique à celle décrite dans beaucoup des organigrammes de programmation à fonction d'adressage et ne sera pas décrite en détail ici. La carte d'interface de bloc particulière à interrogze pour une demande d'interruption étant maintenant adressée correctement, on détermine à l'étape de décision 339, si la reconnaissance d'interruption 168 est conditionnée. Si la reconnaissance d'interruption n'est pas conditionnée, la ligne de synchronisation 26 est alors coupée à l'étape 340, ce qui est déterminé par la coupure de la ligne de retour à l'étape 341, après quoi la carte d'interface de bloc suivante est adressée et la séquence à nouveau reprise à l'étape 342. D'autre part, si l'équipement comme décrit precé- demment en se référant à la figure 16, a délivré une reconnaissance d'interruption sur la ligne 168 au processeur central, on détermine alors que ce bloc a provoqué l'interruption à l'étape 343. La sortie du comparateur 165 indiquera la carte de macrofonction particulière dans le bloc qui a amorcé l'interruption. Puis, en se reportant à la figure 33, on voit que la carte de macrofonction provoquant l'interruption est adressée par l'intermédiaire des procédures d'adressage classique décrites précédemment aux étapes 352 à 356. Pour achever ce cycle de programmation, décrit à figure 33 et en se référant à l'équipement de la figure 16, on voit qu'une commande de bascule d'interruption restaurée à l'étape 35; couplée à une impulsion de synchronisation à l'étape 3.8, au décodeur 98, restaure la bascule 65. Puis, on détermine à l'étape 359 l'achèvement de cette transaction sur la ligne de retour, après quoi la ligne de synchronisation 26 est coupée à l'étape 360, ce qui est déterminé par la coupure de la ligne de retour à 1 'étape 361 et le processeur central a maintenant determiné la macrofonction initiant la demande d'interruption. Il peut être souhaitable de vérifier périodiquement qu'une ou plusieurs des cartes de macrofonction (unités de commande de machineoutil) fonctionnent3 d'une manière appropriée. De plus, il peut y avoir des cas où des données issues d'une carte de macrofonction particulière et renvoyées au processeur central, indiquent qu'il existe un mauvais fonctionnement possible d'unecarte de macrofonction. Dans ce but, des diagnostic classiques sont prévus. Ces diagnostics peuvent être présents dans chaque carte de macrofonction.Afin d'illustrer le fonctionnement typique de ces diagnostics on a sélectionné la carte de macrofonction d'intégration de commutation décrite précédemment en détail en se reférant à la figure 20 et on a représenté à la figure 31 un organigramme classique des instructions du processeur central qui assureront la vérification de la carte de macrofonction d'intégration de commutation par une opération de diagnostic classique. En se référant à la figure 31, on voit que la séquence d'adressage, étapes 365 à 370, est pratiquement identique à celle décrite précédemment pour l'adressage d'une carte de macrofonction particulière, par exemple à celle décrite précédemment pour l'adressage de la carte de macrofonction d'intégration de commutation dans l'organigramme 25. La carte de macrofonction d'intégration à huit commutateurs étant maintenant adressée, une référence de commande est appliquée par le bus 25 au décodeur 98 à l'étape 371, ce qui provoque l'activation d'une ligne de commande issue du décodeur 98 au multiplexeur de données 203, provoquant la réception par le multiplexeur 203 à partir de la ligne 204 d'une configuration de diagnostic à huit bits que le processeur applique au bus de sortie 93 à l'étape 372 et quoi a été appliqué à la macrofonction par le bus de données commun 23. Afin-de compléter cette transaction d'écriture dans le multiplexeur Su^3, la ligne de syncnronisation 26 au décodeur 98 doit être conditionnée à l'étape 373.Puis, on détermine à l'étape 374, l'achèvement de cette transaction d'écriture sur la ligne de retour, après quoi la ligne de synchronisation 26 est coupée a l'étape 375, ce qui est déterminé par la coupure de la ligne de retour à l'étape 376. Puis, afin de relire la configuration de test écrite dans le multiplexeur de données 2G3 au processeur central a l'étape 377, une commande appropriée est appliquée au décodeur 98 qui active la ligne 209 afin que la logique de diagnostic 208 active à son tour la ligne 120, provoquant l'application par le multiplexeur de donnees de la consiguration de test à huit bits écrite au registre intermédiaire d'entrée 202 et à partir de là, la mise en séquence est essentiellement identique à celle décrite precédemment pour la procédure de lecture d'une macrofonction d'intégration à huit commutateurs en se référant aux figures 26 et 20.Etant donne que le but de test est d'essayer l'équipement de la carte ce macrofonction, le processeur central compare la configuration lues la configuration écrite dans la carte de macrofoncton et si les deux sont similaires, on en déduit que la macrofonction fonctionne correctement. La figure 7 représente les traJectoires de distribution de données 31 qui relient les processeur central ; à l'ensemble ces machines-outils 13 par les blocs de commande 1f. La nature particulière de interface de distribution conduit celle-ci à commander et à contrôler plusieurs machines-outils séparées physiquement et indépendantes. Dans un tel système, on considérera avec soin les interconnexions afin d'Éviter la génération accidentelle de boucles de masse. Le tableau de distribution de sous-secteurs 71 assure l'isolation optique par des moyens de photocouplage sur toutes les lignes Xe signaux couples et distribuées à partir du bus 31 aux blocs respectifs 14. L'isolation optique permet d'éviter les boucles de masse entre des machines-outils indépendantes et le processeur central. On interdit à des courants défectueux pouvant apparaître dans les systèmes de masse de se déplacer entre chaque système de masse indépendant par des fils qui ne sont pas conçus pour assurer une telle tâche. Chaque macnine- outil ainsi que le processeur seront ormaleent reliées à un système de masse commun par la terre, qui donne un point de référence ero pour ?a commande commune de chaque machine-outil et du processeur.Des différences de potentiel électriques apparaîtront souvent entre les parties communes de commande de chaque machine-outil et du processeur à la suite des courants transitoires élevés créés par les courants de masse du système d'alimentation. Des circuits de commutation et de commande à haute fréquence à i'intérieur de la machine-outil ainsi que des perturbations générées extérieurement au système de masse provoquent souvent l'appari- tion de ces énergies transitoires. En isolant les trajectoires des signaux entre les machines-outils indépendantes et entre ces machinesoutils et le processeur, on réduit au minimum les boucles de masse, ce qui réduit les trajectoires de retour et de décharge de courant secondaire, réduisant ainsi au minimum les conditions de mode non commun à l'intérieur de chaque machine-outil.Ceci réduit également les effets associés aux boucles de masse et aux courants défectueux dus aux circuits numériques et linéaires des unités de commande d'outillage et du processeur. La figure 24 représente le procédé de mise en oeuvre de l'isolation optique à l'intérieur du système de bus d'interface de distribution 31. Les signaux de sortie numériques générés par le processeur central 1 sur chacune des quatorze lignes de signaux sur le bus de sortie 93 sont échantillonnés et les signaux conditionnés sur le tableau de distribution de sous-secteurs 71 par le récepteur d'isolation 800. La sortie amplifiée du récepteur 800 est appliquée à l'entrée à diode photoluminescente (L.E.D.) de l'isolateur optique 801, appliquant ainsi une condition de polarisation directe à la diode photoluminescente et permettant au courant de s'écouler depuis la source Vec dans le récepteur 800, au travers de la diode photoluminescente et de retour à la masse de l'alimentation 802 du processeur central 1. Ceci provoque à i'intérieur de l'isolateur de courant 801 l'émission de lumière qui à son tour est détectée par le transistor de photodétecteur d'isolateur optique 811. La sortie du détecteur d'isolateur optique sera détectée et amplifiée par l'excitateur 803 et délivre un niveau logique d'excitation pour alimenter la ligne de signaux de bus de sortie respective sur le bloc de commande d'outillage 14. On notera que le côté détecteur de l'isolateur optique 801 et de l'excitateurlamplificateur 803 sont alimentés à partir de l'alimentation de la commande de machine-outil 807. De cette maniere, les trajectoires de masse entre l'alimentation du processeur central 802 et l'alimentation du dispositif de commande de machine-outil 807 sont éliminées. D'autre part, des signaux d'entree numérique générés par le bloc de commande 14 sont appliqués aux douze lignes du bus d'entrée 94 du bus d'interface de distribution 31, pénètrent dans le tableau de distribution de sous-secteurs 71 et sont appliqués à leur récepteur respectif parmi les douze récepteurs 804. La transformation des données au travers de l'isolateur optique 805 et de l'excitateur 806 est acomplie de la même maniere que pour les signaux de sortie numériques. Les isolateurs optiques 800 et 805 peuvent être mis en oeuvre d'une maniere appropriée en utilisant des dispositifs électro-optiques connus dans l'art antérieur. Une caractéristique supplémentaire réside dans le tableau de distribution de bloc 71. Afin d'éviter le couplage de signaux et de perturbations accidentels sur le bus d'interface de distribution 31, au processeur central, pendant l'entretien d'un bloc de commande 14 quelconque, sur le canal, on a prévu un relais de deconnexion d'entretien 808. Pendant les opérations d'entretien du bloc de commande 14, le commutateur d'entretien 809 est ouvert, coupant le courant d'activation délivré par l'enroulement du relais de deconnexion d'entretien 808 et provoquant l'ouverture des contacts du relais de déconnexion d'entretien 810.L'ouverture des contacts de relais 810 provoque une coupure de la trajectoire d'alimentation de puissance de l'alimentation du processeur central 802 aux isolateurs optiques, aux excitateurs et aux récepteurs sur le tableau de distribution de sous-secteur 71. Ainsi, pendant l'entretien, une isolation totale existe entre le processeur central 1 et le bloc de commande 14. La communication par le canal qui ne sont pas en cours d'entretien entre le processeur central 1 et d'autres blocs de commande 14 ne sera pas affectée. En se référant à la figure 6, on a précédemment décrit, un agencement général d'un bloc de commande de machinr-outil. L'un des avantages principaux de la structure du bloc de commande représentédans la figure 6, réside dans l'interchangeabilite des cartes de macrofonction 16 (unité de commande de machine-outil). Le boiter du bloc de commande est le même pour toutes les unités de commande. Il comprend une embase appelée bloc ou tableau 80 qui contient deux prises de câbles adaptées pour recevoir le bus de sortie 93 et le bus d'entree 94 qui ensemble, forment le système de bus d'interface de distribution 31 qui constitue le système de bus principal au processeur central.Le tableau 80 est pré-câblé pour comporter le câblage intérieur standardisé qui assurera toutes les interconnexions de bus représentées dans la figure 13 par rapport à la carte d'interface de bloc 28 pour les opérations d'adressage et à chacune des positions de macrofonctions interchangeables dans lesquelles les unités de commande ou carte de macrofonction 16 sont enfichées. Le précâblage dans le tableau 80 forme ainsi le bus de données 23, le bus de commande 25 ainsi que les points de connexion des fils de synchronisation et de retour.Dans la structure représentée dans la figure 6 et où l'on trouve jusqu'à quinze cartes de macrofonction 16 enfichées dans le tableau, le câblage intérieur du tableau 80 est identique si bien que ces macrofcnct.sns peuvent être interchangées ou remplacées. La carte d'interface-de bloc 28 occupe de préférence la première position dans le tableau 83 de chacun des blocs de commande et est pratiquement identique dans chacun de ces blocs de commande.Ainsi, la carte d'interface de bloc 28 en combinaison avec le tableau pré-ca-blé 80 forme le bottier du bloc de commande de machine-outil dans lequel sont disposées jusqu'à quinze cartes de macrofonction qui assurent diverses fonctions de commande et de contrôle de macnine-outil et qui peuvent être enfichés d'une manière interchangeanle. Sur la trajectoire d'entrée/sortie assurée par le ous de données principal 31 vers et à partir du processeur central à ''unité de commande, aes données numérîq-es non conditionnées issues du processeur central sont acheminées (ous ae sortie 93) à l'unité de commande à partir d processeur central et des données numériques non conditionnées sont reçues kpar le bus d'entrée ^"} par le processeur central.La sélection et la distribution de ces sonnées non conditionnées vers et à partir de macrofonctions ou d'unités de commande particulières 16 du bloc de commande ae machine-oGti' sont déterminées oar la carte d'interface de bloc standardisée 28 comme décrit précédemment. Le bloc de commande fournit à ?a machine-outil commandée par les lignes 81 aes données conditionnées pour commander des fonctions particulières. Ces données conditionnées peuvent être des données numériques ou analogiques.D'une manière similaire, le bloc de commande de machine-outil reçoit également de la machine-outil commandée par certaines des lignes 81, des donnes conditionnées mécanographiquement généralement issues de certaines formes de dispositifs de détection indiquant une condition de machine particulière. Les cartes de macrofonction et les unités de commande 16 dans le bloc de commande de machine-outil fonctionnent pour conditionner les données numériques non conditionnées reçues du processeur central dans une forme pouvant être utilisée par la machine et similairement, pour convertir les données conditionnées reçues de la machine-outil par les lignes 81 sous une forme de données numériques non conditionnées applicable au processeur centrai. Etant donné que le bolier de bloc comprenant la carte d'interface de bloc 28 et le substrat pré-câblé ou tableau-mère 80 sont standardisés par rapport à toutes les unités de commande de machine-outil, la nature du conditionnement des données qui sera effectuée, peut être déterminée et modifiée par ltenfichage sélectif d'une combinaison quelconque d'une grande variété de cartes de macrofonction ou d'unités de commande 16 dans les quinze positions interchangeables représentées dans le bloc de commande de machine-outil de la figure 6. Beaucoup de ces structures de macrofonction potentielles 16 ont été décrites précédemment dans la spécification et Deaucoup d'autres ont été indiquées en général.Cependant, on doit attirer l'attention sur le fait qu'en choisissant une comoinaison appropriée parmi la grande variété de cartes de macrofonction 16 disponibles, l'utilisateur du bloc de commande de machine-outil peut facilement ajuster son bloc de commande pour ltoperation de conditionnement de données désiree. Les cartes de macrofonction 16 peuvent être de dimensions différentes suivant la logique nécessaire sur une carte particulière. Par exemple dans la figure 6, le premier groupe de cartes 16 est composé de cartes larges de quatre unités tandis que le second groupe de cartes c'est- - dire les cartes 16, panneau 8C, ont deux unités de largeur. Les cartes peuvent être fixées au panneau 80 par n'importe quel moyen approprié. Dans la structure représentée, le panneau 80 à cnaque position de carte contient un agencement répétitif de broches de connexion disposées en quatre groupes correspondant à chacune des quatre unités de largeur. Les cartes contiennent des prises correspondant à ces broches. Chacune des lignes précédemment décrites pour couper et assurer la communicatior avec la carte de macrofonction est connectée par i une de ces broches et l'une de ces prises. D'une manière similaire, la communication est assurée et coupée avec le panneau de distribution 80 au travers du bus 31 ainsi que des lignes 81 qui sont fixées au panneau 80 par l'intermé- diaire d'un agencement a broches et à prises similaires. De plus, le panneau 80 fournit les trajectoire de câblage nécessaire pour interconnecter des sorties sur n'importe quelle carte de macrofonction particulière à des entrées sur une carte de macrofonction différente.Dans un tel cas, ia communication à partir et vers le tableau de commande de machine-outil 80 se fera également 2u travers de l'agencement à broches et à prises décrit précédemment. Les données numériques conditionnées délivrées vers et à partit de la machine-outil par l'unité de commande peuvent être des données numériques ou analogiques. Une carte de macrofonction spécifique, figure 23, pcur la conversion analogique-numérique a été décrite en détail pour présenter la conversion anal ogique-numéri que nécessaire à la transformation des données analogiques reçues de la machine-outil sous le forme numériqL- exigée pour communiquer avec le processeur centrai.D'une manière similaire, si la machine-outil exige une entrée analogique, une conversion numérique-analogique appropriee peut être effectuée sur l'une des cartes de macrofonction en utilisant des circuits numérique-analogique classques pour remplir les spécifications analogiques requises. Bien que dans les réalisations particulières de la présente invention, des bus principaux à multi-canaux et des bus unitaires aient été représentés et que les données aient été transmises en parallèle sur ces bus, on notera que la présente invention pourra être appliquée à des systèmes de bus impliquant la transmission en série de multiplets ou de sous-multiplets de données par des canaux simples. Par exemple, on utilise d'une manière classique des canaux simples pour la transmission de données sur de longues distances. Ainsi, si l'unité de commande de machine-outil est suffisamment éloignée du processeur central pour que les données soient transmises sur des distances atteignant des kilometres, le bus de données principal peut alors être connecte à un convertisseur parallèle-série et les données transmises en série suivies par une conversion série-parallèle avant raccordement à l'unité de commande de machine-outil. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Système pour commander plusieurs machines outils caractérisé en ce qu'il comprend: un processeur central, plusieurs contrôleurs de machines outils chacun associé de manière opérationnelle avec une machine outil et un bus de données connecté entre le processeur central et chacun des contrôleurs pour la communication de transactions de donnees entre le processeur et un contrôleur par le transfert de données à et à partir du processeur, chacun de ces contrôleurs comprenant au moins une unité de commande d'outils adaptée pour fournir une sortie numérique à la machine outil associée de façon à commander une fonction d'outil et/ou pour recevoir à partir de cet outil une entrée numerique indicatrice de la condition de l'outil, et des moyens pour achever une fonction d'outil commandée initiée par une transaction de données à partir du processeur central, après que la transaction de données soit achevée et que le processeur ne soit plus en communication avec le contrôleur de machines outils. 2.- Système selon la revendication 1 caractérisé en ce que le contrôleur de machines outils comprend en outre des moyens pour arrêter la fonction d'outils commandée à la réception en provenance de l'outil d'une entrée numerique indicatrice d'une condition d'outil présélectionnée. 3.- Système selon la revendication 1 ou 2 caractérisé en ce que chacun de ces contrôleurs comprend au moins une unité de commande d'outils adaptée pour fournir une sortie numérique à la machine outil associée de façon à commander une fonction d'outil et au moins une unité de commande d'outil adaptee pour recevoir à partir de cet outil une entrée numérique indicatrice d'une condition d'outil et en ce que la fonction d'outil est achevee par la fourniture de cette sortie numérique à la machine outil associée en réponse à une entre numérique reçue indicatrice d'une condition d'outil cette réponse étant mise en corrélation dans ces unités de commande d'outil sans aucune communication avec le processeur central. 4.- Système selon la revendication 3 caractérisé en ce qu'une seule unité de commande d'outil reçoit l'entrée numérique, met en corrélation la réponse et fournit la sortie numérique pour achever la fonction d'outil. Système selon ia revendication 3 caractérisé en ce qu une oreniére unité de commande outil reçoit cette entrée numerinue indicatrice de la condition d'outil et une seconde unité de commende d'outil fournit cette scrtie numérique en réponse à cette entrée reçue pour achever la fonction d'outil et cette réponse est mise er corrélation par l'inter- action des deux unités de commande d'outil. 6.- Système pour commander plusieurs macnines outils caractérisé en ce qu'il comprend: un processeur centra plusieurs contrôleurs d'outils chacur associe de façon opérationnelle avec une machine outil, chacun de ces contrôleurs comprenant au moins une unité de commande d'outils adaptée pou fournir une sorte de données à la machine outil associée pour commander une fonction d outil etiou pour recevoir de cet outil, une entrée de dornees indicatrice d'une condition de l'outil, un bus principal de données connecte à ce processeur central pour conduire des transactions de données par transfert de bits de données numériques à et à partir du processeur, plusieurs bus de données d'unités, chacun de ces bus étant connecté à l'une de ces unités de commande d'outils, des moyens de distribution de données couplant ces bus de données d'unités à ce bus principal de données et comprenant des moyens répondant à un jeu de signaux de distribution provenant de ce processeur central pour activer sélectivement l'une de ces unités de commande d'outils et pour activer sélectivement seulement le chemin de données provenant de ce bus principal à travers le bus de données d'unités connecte à cette unité de commande choisie, et des moyens pour maintenir ouvert seulement ce chemin de données activé à travers ce bus principal de données vers ce processeur central et pour maintenir fermés tous les autres chemins de données à travers les bus de données d'unités vers les unités de commande d'outils non sélectionnés jusqu'à ce que le processeur central émette le jeu suivant de signal de distribution pour activer sélectivement une autre unité de commande d'outils. 7.- Système selon la revendication 6 caractérisé en ce que ces moyens de distribution de données comprennent des moyens pour maintenir ouvert seulement ce chemin activé pendant plusieurs transactions de données séparées, achevées entre le processeur central et l'unité de commande d'outils sélectionnée. 8.- Système selon la revendication 6 ou 7 caractérisé en ce que ces moyens de distribution de données comprennent des moyens pour maintenir ouvert seulement ce chemin activé après l'achèvement d'une transaction de données entre le processeur central et l'unité de commande d'outils sélectionnée et tandis que le processeur central réalise des opérations de traitement de données non relatives à ce système. 9.- Système selon la revendication 8 caractérisé en ce que iba ces moyens de distribution de données maintiennent ouvert seulement ce chemin activé après l'achèvement par le processeur central de ces opérations non relatives au système de sorte que ce processeur puisse conduire une transaction de données suivante avec cette unité de commande d'outils selectionnée. 10.- Système selon l'une des revendications 6 à 9 caractérisé en ce que ces moyens pour activer sélectivement l'une des unités de commande d'outils comprennent: plusieurs moyens de comparaison, chacun correspondant respectivement à et associé de façon opérationnelle avec l'un de ces contrôleurs et chaque moyen de comparaison comprenant: : des moyens pour recevoir au moins une partie de ce jeu de signaux de distribution et pour comparer cette partie avec un jeu pré- détermine de signaux indicatifs de la sélection d'une unité de commande d'outils dans le contrôleur associé à ces moyens de comparaison, et des moyens pour engendrer un signal de comparaison lorsque les jeux c incident, et plusieurs décodeurs chacun correspondant respectivement à et associé de façon opérationnelle avec l'un de ces contrôleurs et comprenant chacun des moyens répondant à ce signal de comparaison pour recevoir et décoder au moins une partie de ces signaux de distribution et activer une sortie de décodeur exclusive pour seulement cette unité de commande d'outils sélectionnée, et en ce que chacune de ces unités de commande d'outils comprend des moyens repondant à cette sortie de décodeur exclusive pour activer seulement l'unité de commande d'outils sélectionnée. 11.- Système selon la revendication 10 caractérisé en ce que ces moyens pour maintenir ouvert seulement ce chemin de données activé comprennent des moyens bistables, chacun correspondant respectivement à et associé de façon opérationnelle avec l'un de ces contrôleurs, et chaque moyen bistable répondant à ce signal de comparaison pour maintenir cette sortie de décodeur activée et répondant à l'absence d'un signal de comparaison pour maintenir non activées les sorties de décodeur jusqu'à ce que le jeu suivant de signaux de distribution soit reçu du processeur. 12.- Système selon l'une des revendications 6 à Il caractérisé en ce que au moins une paire de contrôleurs est associée de façon opérationnelle avec la même machine outil. 13.- Système selon l'une des revendications 6 à 12 caractérisé en ce qu'au moins un des contrôleurs d'outils comprend des moyens pour achever une fonction d'outils initiée par une transaction de données provenant du processeur central après que la transaction de donnees soit achevée et que le processeur ne soit plus en communication avec le contrôleur d'outils. 14.- Système selon la revendication 13 caractérisé en ce que le contrôleur d'outils comprend en outre des moyens pour arrêter la fonction d'outil commandée à la réception en provenance de l'outil d'une entre de données indicatrice d'une condition d'outil présélectionnée. 15.- Système selon l'une des revendications 6 à 14 caractérisé en ce que: le contrôleur d'outils associé avec chaque machine outil et la partie des moyens de distribution de données pour activer et maintenir les bus de données connectés aux unités dans ce contrôleur sont situés dans le logement de cette machine outil et en ce que chaque logement est mis à la masse indépendamment et que le système comprend en outre des moyens de photocouplage entre cette portion des moyens de distribution de données dans ce logement de machine outil et ce bus principal de données de sorte que le contrôleur d'outils et la partie des moyens de distribution dans chaque logement de machine outil et ce processeur central sont isolés optiquement de tout signal transitoire engendré à l'intérieur de tout logement de machine outil.