Brevet FR2350753A1 — publié le 19771202

L'invention a pour objet un générateur de fréquences.Elle est utilisable, notamment, dans les signaleurs téléphoniques. Entre centraux téléphoniques, Itéchange de signalisations-tel qu t occasionné par l'envoi de la numérotation entre un enregistreur départ et un enregistreur arrivée s' effectue à l'aide de signaleurs. Un tel organe transmet à un organe identique lesdites signalisations sous forme codée par ltenvoi d tun signal composé de deux fréquences parmi six. Dès qutil a reçu un premier signal ainsi transmis, le signaleur récepteur transmet au signaleur envoyeur un signal d'accusé de réception, sous la forme dtune septime fréquence Ces sept fréquences sont généralement égales à 700, 900, 1100, 1300, 1500, 1700 et 1900 Hz.Ainsi, il est nécessaire de fournir en permanence ces sept fréquences à chaque signaleur soit grâce à un générateur de fréquences centralisé, soit grace à un générateur de fréquences associé à chaque signaleur. Pour des raisons évidentes de fiabilité, cette dernière solution est préférable. Ce générateur doit alors etre simple, de faible encombrement et d'un prix de revient aussi réduit que possible. La présente invention a donc pour objet un générateur de fréquences répondant à ces besoins. Une des caractéristiques du générateur de fréquences de la présente invention réside dans le fait qu'il comprend notamment une base de temps, un compteur d'adresses qui reçoit les impulsions de la base de temps pour fournir cycliquement n adresses et une mémoire morte de n cases prévues chacune pour emmagasiner un mot de un élément binaire pour chaque fréquence à générer, adressée cycliquement à laide dudit compteur d'adresses et programmée de façon à fournir M impulsions par cycle de lecture, ces éléments étant arrangés de manière à fournir un signal de sortie dont la fréquence est égale au produit de la fréquence des impulsions de la base de temps et du rapport du nombre M dt impulsions fournies par la mémoire au cours dtun cycle de lecture par le nombre n de cases de cette mémoire. Les différents objets et caractéristiques de l'inven$ion seront maintenant détaillés dans la description qui va suivre, faite à titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent - la figure 1, le diagramme général d'un exemple de réalisation du générateur de fréquences de l'invention ; - la figure 2, un exemple de constitution des mémoires élémentaires NB1 et NB2 de la figure I. On décrira d'abord, en se reportant å la figure 1, le diagramme général dtun exemple de réalisation du générateur de fréquences de l'invention. Le générateur de fréquences de la figure 1 comprend essentiellement : - une base de temps BT qui fournit des impulsions de base de temps bt de fréquence fo - un compteur d'adresses CA modulo n qui reçoit les impulsions de base de temps bt et qui fournit cycliquement n adresses successives de O a n-l sur ses sorties ad à adi, au rythme des impulsions bt ; - un dispositif de mémorisation NB lu au rythme des impulsions bt aux adresses fournies par le compteur CA.Afin de simplifier la description du générateur de la figure 1, on suppose que le dispositif NB, qui peut etre une mémoire morte de n mots de k éléments binaires, est constitué de k mémoires élémentaires NB1, NB2,..., NBk adressées simultanément et comportant chacune n cases de mémoire lbl à lbn, 2bl à 2bn,..., kbl à kbn, prévues chacune pour emmagasiner un élément binaire ; - k diviseurs numériques DR1, DR2,..., DRk dont les entrées sont respectlvement connectées aux sorties des mémoires élémentaires NBl, NE2,..,, NBk et qui fournissent respectivement les signaux OF1, OF2,..., OFk. Sous la commande des impulsions de base de temps bt le compteur d'adresses CA fournit cycliquement les n adresses successives des n cases de chaque mémoire élémentaire NB1 à NBk. Le contenu de ces cases est fourni respectivement aux entrées des diviseurs DRl à DRk au rythme d'un élément binaire à chaque 1/fo seconde. On suppose que la mémoire NB1 est programmée de la façon suivante, a étant un nombre entier - les a-l premières cases de NBl contiennent chacune un élément binaire O ; - la case suivante contient un élément binaire 1 ; - les a-l cases suivantes contiennent chacune un élément binaire 0 et ainsi de suite. Ces différents éléments binaires sont lus successivement dans cet ordre. On fournit donc, à l'entrée du diviseur DRI, une suite d'impulsions rectangulaires à raison de M1 = n/a impulsions par cycle d'exploration de la mémoire NB1. La durée du cycle d'exploration de la mémoire NBx, lue au rythme des impulsions de base de temps bt de fréquence fo, est égale à n/fo. La fréquence des impulsions fournies a l'entrée du diviseur DR1 est donc égale à Ml.fo/n. En appelant i le coefficient de division du diviseur numérique DR1 on obtient finalement un signal OF1 de fréquence Ml.fo/j.n. De la même façon, les mémoires NE2,..., NBk tant programmées de façon à fournir a chaque cycle d'exploration respectivement M2,..., MK impulsions et les diviseurs numériques DR2,..., DRk étant idertioues au diviseur DRI, on obtient les signaux OF2,..., OFk de fréquences respectives M2.fo/j.n,..., Mk.fo/j.n. Le circuit de la figure 1 permet donc d'obtenir un grand nombre de signaux dont la fréquence est donnée par la formule générale fo.S.Mi, dans laquelle, pour un circuit donné, S = 1/jan est une constante. Les fréquences des signaux obtenus ne sont donc fonction que du facteur Mi, clest-à-dire de la programmation des mémoires élémentaires NBi. La figure 2 représente un exemple d'organisation des mémoires élémentaires NB1 et NB2 de 128 cases chacune. Les dix-huit premières cases Ibl à lbl8 de la mémoire NBl contiennent chacune un ro", la case suivante, 1h19, un "1", les dix-sept cases suivantes, lob20 a lb36, un "0", eut ainsi de suite. Cette mémoire fournit donc une suite de 17 (ou 18) éléments binaires jointifs de niveau logique 0 suivie d'un élément binaire de niveau logique 1, et ceci Ml fois par cycle d'exploration avec Ml = 128/18 = 7.Le résultat de la division n'étant pas un nombre entier on trouve en fait 5 suites de 17 éléments binaires jointifs de niveau, logique 0 suivies chacune d'un élément binaire de niveau logique I et deux suites de 18 éléments binaires jointifs de niveau logique O suivies chacune d'un élément binaire "1". En choisissant un diviseur DRI à six étages (j = 2 = 64} et une base de temps BT de fréquence 819 200 Hz (128 x 64 x 100), on obtient un signal OFI de fréquence 7 x 819 200/64 x 128 = 700 Hz. L'introduction du diviseur DRI permet ainsi de réduire le taux de distorsion apporté par la répartition irrégulière des éléments binaires de niveau logique 1 causée, comme on l'a vu précédemment, par le fait que le quotient 128/18 n'est pas un entier. De la meme façon, les 13 premières cases 2bl à 2b13 de la mémoire NB2 contiennent chacune un "O", la case suivante, 2h14, un "I", les 13 cases suivantes 2b15 à 2b27, un "O", et ainsi de suite. Cette mémoire fournit donc une suite de 13 (ou 14) éléments binaires jointifs de niveau logique 0 suivie d'un élément binaire de niveau logique 1, et ceci M2 fois par cycle d'exploration avec M2 = 128/14 = 9. Le résultat de la division n'étant pas un nombre entier, deux suites comportent 14 éléments binaires jointifs de niveau logique 0. Comme on l'a vu précédemment, il en résulte une distorsion dont le taux est réduit par l'utilisation du diviseur DR2. En choisissant un diviseur DR2 identique au diviseur DRI, la fréquence de la base de temps BT étant, comme précédemment, égale à 819 200 Hz, on obtient un signal OF2 de fréquence 9 x 819 200/64 x 128 = 900 Hz. On obtiendra de la meme façon des signaux OF3, OF4,..., de fréquences 1100 Hz, 1300 Hz,..., en répartissant le plus régulièrement possible 11, 13,..., éléments binaires 1 respectivement dans les mémoires NB3, NB4,... Le générateur de la présente invention permet donc d'obtenir simultanément k signaux de fréquences différentes. il est réalisé à l'aide de composants simples, fiables et d'un prix de revient très faible. Enfin, il ne nécessite la programmation que d'une mémoire morte, circuit commun à tous les diviseurs numériques de sortie. Il est bien évident que la description qui précède n'a été fournie qutà titre d'exemple non limitatif et que de nombreuses variantes peuvent etre envisagées sans sortir pour autant du cadre de l'invention. Les précisions numériques, notamment, n'ont été fournies que pour faciliter la compréhension et peuvent varier avec chaque application. PEVENDICATIONS 1. Générateur de fréquences caractérisé par le fait qu'il comprend notamment une base de temps, un compteur d'adresses qui reçoit les impulsions de base de temps pour fournir cyclicuement n adresses et une mémoire morte de n cases prévues chacune pour emmagasiner un mot de un élément binaire pour chaque fréquence à générer, adressée cycliquement à l'aide dudit compteur d'adresses et programmée de façon à fournir M impulsions par cycle de lecture, ces éléments étant arrangés de manière à fournir un signal de sortie dont la fréquence est égale au produit de la fréquence des impulsions de la hase de temps et du rapport du nombre M 1'impulsions fournies par la mémoire au cours d'un cycle de lecture par le nombre n de cases de cette mémoire. 2. Générateur de fréquences tel que défini en 1, caractérisé par le fait qu'il comprend en outre un étage de démultiplication pour diviser par un terme constant la fréquence de chaque signal de scrtie.