Brevet FR2339207A1 — publié le 19770819

La présente invention a trait à un contrôleur de nombre par nombre de. On sait que pour contrôler tout nombre A comprenant n chiffres décimaux an,... .ai, ... al ..., on peut lui associer un nombre clé q qui est obtenu a partir du nombre A par un calcul comprenant trois etapes : - une première etape constituée par l'application à chaque chiffre a. d'un opa- rateur F. dont le resultat est bi,[bi = F.(a.) ; i i > -i il - une deuxieme etape constituee par une addition modulo p des resultats bn, resultats... bi, ... bl et qui fournit un nombre d ; - une troisième étape constituée par une application d'un opérateur O au nombre d pour fournir le nombre q. Dans des systèmes de contrôle classique on dispose des chiffres a. ainsi que du nombre clé sous forme binaire. On effectue en binaire à partir des chiffres a. le calcul du nombre clé puis on compare le nombre clé calcule au nombre clé fourni avec le nombre A. Ces calculs en binaire sont relativement longs et nécessitent un materiel oner eux. Dans le contrôleur selon l'invention on effectue le contrôle par nombre clé en temps réel en utilisant une logique câblée ne comportant que des composants simples et très rapides. Le contrôleur- de nombre clé selon l'invention dans lequel chaque nombre A comprenant n chiffres decimaux an, ... ai, ... al est associé avec un nombre clé q, ledit nombre clé ayant ete obtenu à partir du nombre A par un calcul qui comprend trois étapes :: - une premiere étape constituée par l'application à chaque chiffre a. d'un opé- rateur F. dont le résultat est bi,(bi = Fi(ai)), - une deuxième étape constituée par une addition modulo p des résultats bi, ... b1 et qui fournit un nombre d, - une troisième étape constituée par une application d'un opérateur Q au nombre d pour fournir le nombre q, est caractérise en ce qu'il comporte - une entrée principale sur laquelle sont appliqués successivement tous les chiffres a. du nombre A et le nombre clé q, lesdits chiffres a. et le nombre clé i i q etant codés en binaire BCD. - un dispositif de transcodage dont l'entree est reliée à ladite entrée principale et fournissant à partir des chiffres an, ... ai respectivement al les nombres bn, ... bi, respectivement bl, également codes en binaire BCD et fournis usant à partir du nombre clé q le nombre d' r kp-@' (q), O' etant l'opérateur inverse de ltoperateur Q, k etant un entier supérieur à Q' (q) p - un generateur d'impulsions commande par les signaux obtenus a la sortie du dispositif de transcodage et délivrant pour chaque nombre bi, respectivement nombre d' appliqué, une suite d'impulsions dont le nombre est égal au nombre bi, respectivement au nombre d', qui lui est appliqué, - un compteur qui se remet à zéro chaque fois qu'il a compte p impulsions alimente par la sortie du générateur d'impulsions et servant à fournir une grandeur corres pondant à la sonne. modulo p des nombres bn > bi, ... bl et du nombre d', - un dispositif de lecture du contenu dudit compteur délivrant un signal d'erreur lorsque ce contenu après comptage de tous les nombres bn, ~ bi > ... b1 et du nombre d' est différent de zéro. Dans le contrôleur selon l'invention les chiffres du nombre A ainsi que les chiffres du nombre clé codés en binaire BCD sont appliqués séquentielienent sur l'entrée principale, chacun de ces chiffres, étant représenté par quatre bits en parallèle, pour être transcodés. Dans le dispositif de transcodage ont été mis en némoire pour le rang i correspondant à un opérateur F. les nombres Fi(0) > Fi(1) ......Fi(9), et pour le nombre clé q les nombres p - 9'(q) modulo p avec toutes les valeurs de q possibles. Il suffit d'aiguiller le signal ai, respectivement chacun des chiffres du nombre q en fonction du rang vers une entrée de la mémoire pour lire à la sortie b. = Fi (ai) respectivement d' = p - Q1 (q) modulo p. i i i Le signal codé en binaire BCD bi, respectivement d', est appliqué sur un générateur d'impulsions qui fournit une suite d'impulsions séquentielles dont le nombre est égal à la valeur du signal bi, respectivement d'. Le compteur se remet à zéro chaque fois qu'il a compté p impulsions si bien que son contenu lorsqu'il a reçu l'ensemble des nombres b ... b. ... b1 et du n i 1 nombre d' est égal à la somme des nombres bn, ... bi, ... bl et du nombre d' modulo p. Si ce contenu est différent de zéro cela indique qu'il y a une erreur dans le nombre A ou dans le nombre clé q. Selon une première forme de l'invention l'opérateur Q appliqué à d est de la forme p - d modulo p sibien que le dispositif de transcodage doit fournir à partir du nombre clé q un nombre clé inchangé. Une telle réalisation de l'invention est dite à clé positive. Selon une réalisation particulière de cette première forme le contrôleur de nombre par nombre clé est caractérisé en ce que le nombre clé ne comporte qu'un seul chiffre et que la première étape du calcul du chiffre clé comprend la multiplication par l'unité d'un chiffre sur deux du nombre A et l'application aux chiffres restants d'un même opérateur F, et en ce que le dispositif de transcodage comprend un commutateur à deux entrées, la première entrée étant reliée à l'entrée principale et la seconde entrée étant reliée à la sortie d'un codeur qui, aux chiffres 0, 1, 2, 3, 4, 5, 6, 7, 8 respectivement 9, fait correspondre le nombre F(O), F(1), F(2), F(3), F(4), F(5), F(6), F(7), F(8), respectivement F(9), l'entrée dudit codeur étant reliée à ladite entrée principale, la sortie du commutateur constituant la sortie dudit dispositif de transcodage, la première entrée du comnutateur étant reliée à sa sortie lorsque le chiffre clé ainsi que les chiffres du notre A devant être multipliés par l'unité sont appliqués sur l'entrée principale, et la seconde entrée du commutateur étant reliée à sa sortie lorsque les autres chiffres du nombre A sont appliqués sur entrée principale. Selon une seconde forme de l'invention, l'opérateur Q est une multiplication par l'unité Si bien que le dispositif de transcodage doit fournir à partir du nombre or le complément p du nombre q et ce modulo p. Selon une réalisation particuliere de cette seconde forme de l'invention, le contrôleur de nombre par nombre clé est caractérisé en ce que la première étape du calcul du nombre clé comprend la multiplication par l'unité d'un chiffre sur deux du nombre A et l'application aux chiffres restants d'un même opérateur F, et en ce que le dispositif de transcodage comprend un commutateur à deux entrées, la première entrée étant reliée à l'entrée principale et la seconde entrée étant reliée à la sortie d'un premier et d'un second codeur, la sortie du commutateur constituant la sortie dudit dispositif de transcodage, le premier codeur faisant correspondre aux chiffres 0, I, 2, 3, 4, 5, 6, 7, 8 respectivement 9, le nombre F(O), F(1), F(2), F(3), F(4), F(5), F(6), F(7), F(8), respectivement F(9), le second codeur faisant correspondre aux nombres clés O, 1, 2, qi les nombres O, p - 1, P p - qi modulo p, l'entrée du premier codeur et l'entrée du second codeur étant reliées aux deux sorties d'une bascule à deux positions dont l'entrée est reliée à l'entrée principale, ladite bascule étant dans la position correspondant a l'activation de l'entrée du second codeur lorsque le nombre clé est appliqué sur l'entrée principale, la première entrée du commutateur étant reliée à sa sortie lorsque les chiffres du nombre A devant entre multiplies par l'unité sont appliqués sur l'entrée principale et la seconde entrée du colinutateur étant reliée à sa sortie lorsque les autres chiffres du nombre A ainsi que les chiffres du nombre clé sont appliqués sur entrée principale. La présente invention sera mieux comprise à la lumière de la description qui va suivre, dans laquelle : - la figure I représente le contrôleur de nombre par nombre clé selon l'invention, - la figure 2 représente le diagramme des principaux signaux produits dans le contrôleur de la figure I, - la figure 3 représente le schéma d'un contrôleur selon l'invention dans un premier cas de calcul simple du nombre clé, - la figure 4 représente le sehésa d'un contraleur selon l'invention dans un second cas de calcul simple du nombre clé. Sur la figure 1 le contrôleur d'un nombre A composé de n chiffres an... ai... al, par nombre clé q représenté est du type le plus général, le nombre q étant obtenu par la formule suivante q Q( i Fi (ai)) modulo p, i i F1... F.... Fns Q étant des opérateurs et p étant un nombre entier, certains de ces opérateurs pouvant correspondre à des multiplications par le coefficient 1. Le contrôleur du nombre A par-nombre clé q comporte une entrée principale 1 reliée à l'entrée d'une matrice 2. La matrice 2 est commandée par un compteur 3 qui compte le rang i de chaque chiffre ai. On attribue aux chiffres du nombre clé les rangs supérieurs à n. La matrice 2 comporte - sur une première colonne les nombres F1 F1(1) F1(2) ... F1(9), - sur la 1- colonne les nombres Fi(O), Fi(1), ..., Fi(9), - sur la n ième colonne les nombres Fn(O), Fn(l), ..., Fn(9). La matrice 2 comporte au moins une autre colonne dans laquelle sont enregistrés les nombres p - Q' (O) modulo p, p - Q'(1) modulo p, ... p - Q' (p-1) modulo p, Q' étant l'opérateur inverse de Q et p - Q' (q) modulo p étant choisi inférieur à p. La matrice 2 et le compteur 3 constituent un dispositif de transcodage 4. La sortie de la matrice 2 est reliée à la première entrée d'un comparateur 5 qui reçoit sur sa seconde entrée les sorties parallèles d'un compteur 6. Une horloge 7 alimente une première entrée d'une porte ET 8 dont la sortie est reliée à une première entrée d'une seconde porte ET 9. La sortie de la porte ET 9 est reliée à l'entrée du compteur 6. La sortie du comparateur 5 est reliée à la seconde entrée de la porte ET 9. Le comparateur 5, le compteur 6 et la porte ET 9 constituent un générateur d'impulsions 10. La sortie de la porte ET 9 est reliée à l'entrée d'un compteur 11 qui se remet à zéro chaque fois qu'il a compté p impulsions. La sortie du compteur 11 est reliée à l'entrée d'une mémoire 12. On dispose pour alimenter le contrôleur selon l'invention d'un interface d'entrée 13 qui fournit sur une première sortie 14 séquentiellement les chiffres du nombre A en commencvant par exemple par celui des unités puis par celui des dizaines et ainsi de suite et en terminant par le nombre clé. L'interface d'entrée comporte également une seconde sortie 15 fournissant un signal de validation (en anglais STROBE) caractère lorsque chaque chiffre est présenté sur la sortie 14 sous la forme de quatre bits parallèles BCD. L'interface comporte une troisieme sortie 16 fournissant un signal de validation fin de nombre qui est généré lorsque tous les chiffres du nombre A et le nombre clé ont été fournis sur la sortie 14. La sortie 16 est reliée à l'entrée d'un premier disnositif de retard 17 dont une seconde entrée est reliée à la sortie de l'horloge 7. De plus la sortie 16 est reliée à une entrée du comnteur 11 qui lorsque cette entrée est excitée transfère son contenu dans la mémoire 12. La sortie du premier dispositif de retard 17 est reliée à la premiere sortie du second dispositif de retard 18 dont la seconde entrée est reliée à la sortie de l'horloge 7. La sortie du second dispositif de retard 18 est reliée à une entrée d'un circuit OU 19 dont la sortie est reliée aux entrées de remise à zéro du compteur il de la mémoire 12, et du compteur 3. La sortie du premier dispositif de retard est reliée à une entrée de lecture de la mémoire 12, qui fournit un signal d'erreur lorsque son contenu n'est pas nul. La seconde entrée du circuit ou 19 est reliée à une sortie RAZ 20 de l'interface. Le contrôleur comporte étalement un monostable 21, alimenté par la sortie 15 et qui est relié à l'entrée RAZ (remise à zéro) du cOmPteUr 6. La sortie du comparateur 5 est reliée à une entre accusé de réception ACK 22 (en anglais "ackmtrledgment"). Chaque fois que l'interface reçoit le signal ACK issu du comparateur 5 elle arrête l'émission d'un chiffre du nombre A pour passer au chiffre suivant. Le fonctionnement du dispositif selon l'invention est le suivant ; L'horloge 7 fournit en permanence une suite réguliers d'impulsions (figure 2, ligne 1). L'interface 13 fournit sur sa sortie 15 un signal de validation de caractère (figure 2 ligne 2) et sur sa sortie 14 le premier chiffre al sous forme binaire parallèle Le chiffre a1 est fourni tant que dure le signal de validation de caractère. Celui-ci se terminera dès que le comparateur 5 aura fourni un signal ACK. Le compteur 3 reçoit donc la première impulsion de validation de caractère et sélectionne la première colonne de la matrice 2. Cette dernière reçoit le signal binaire al et fournit sur sa sortie bl = F1 (a1). Le signal bl est fourni sous forme binaire parallèle et est appliqué au comparateur 5. Le compteur 6 a été mis à zéro par le début de l'impulsion de validation de caractère. L' impulsion de validation de caractère est appliquée sur la porte ET 8 et pendant toute la durée de cette impulsion les impulsions d'horloge issues de l'horloge 7 traverse la porte FT 8. Ces impulsions sont appliquées sur la porte ET 9 qui est ouverte par un signal positif issu du co#parateur 5. Les impulsions issues de la porte ET 9 (figure 2 ligne 3) sont anpliquées sur le compteur 6 qui commence à compter. Les sorties parallèles du compteur 6 sont reliées à la seconde entrée du comparateur 5. Lorsque le signal appliqué sur la première entrée du comparateur est égal au signal appliqué sur la seconde entrée, le comparateur 5 délivre une impulsion négative ACK (figure 2,ligne 4) qui est appliquée sur l'entrée 22 de l'interface 13 ce qui interrompt l'application du chiffre al sur l'entrée principale 1 et qui marque la fin de l'impulsion de validation de caractère. De plus cette impulsion négative ACK est appliquée sur l'entrée de la porte ET 9 interrompant la transmission des impulsions vers le compteur 6. La porte ET 9 a donc laissé passer une suite d'impulsions dont le nombre est égal à la valeur du nombre b1. Par exemple si b1 vaut 9, la porte ET aura laissé passer 9 impulsions. Les impulsions que laisse passer la porte ET 9 sont appliquées à l'entrée du compeur 11. Ce dernier compte les impulsions issues de la porte ET 9 ; Si nous supposons que b1 vaut 9, le compteur 11 marque 9. Le compteur 1 1 compte les impulsions modulo p, p étant un nombre entier, par exemple 10. L'interface 13, un certain temps après la réception du signal ACK, émet sur sa sortie 14 le chiffre a2 et le contrôleur procède comme il a été décrit cidessus pour le chiffre al. Le compteur 1 1 ayant donc maintenant en mémoire la somme b2 + b1 modulo p avec b2 = F2 (a2)* L'interface 13, après émission des divers chiffres du nombre A, émet les chiffres du nombre clé q, celui-ci est transformé en q' S p - Q' (q) à la sortie du dispositif de transcodage et le contenu du compteur 11 sera donc égal à R S. F. (ai) + p - Q' (q) modulo p. il i Sur la ligne 3 de la figure 2 on a représenté b. P 7 et q' = 4. Lorsque le dernier signal ACK a été reçu par l'interface 13, cet interface émet un signal de validation de fin de nombre (figure 2, ligne 5) qui est appliqué à une entrée du dispositif de retard ainsi que sur une entrée de commande du compteur il qui transfère le reste R dans la mémoire 12. Le dispositif de retard 17, à partir de la première impulsion d'horloge 7 qui lui est appliquée après le début de l'impulsion de validation de fin de nombre émet une impulsion appliquée (ligne 6) sur la mémoire 12 dont le contenu est lu. Lorsque ce contenu est nul aucun signal n'est généré par la mémoire. Par contre lorsque ce contenu est différent de zéro, la mémoire 12 génère un signal 23 d'erreur (ligne 7) qui peut etre appliqué à une entrée/ge l'interface qui utilisera ce signal pour indiquer qu'il y a une erreur dans le nombre A (ou dans le nombre clé). L'impulsion émise par le Dremier dispositif à retard est appliquée à un second dispositif à retard 18 qui, dès l'anplication de cette impulsion et l'application d'une impulsion l'horloge, génère une imnulsion qui est appliquée sur les entrées remises à zéro du compteur 11 de la mémoire 12 et du compteur 3 (ligne 8). Dès la fin du signal de validation fin de nombre un nouveau nombre accompagné de son nombre cle peut être fourni par l'interface 13. Dans de nombreux cas le nombre clé est choisi égal à q = p - d modulo p. Dans ces conditions la colonne de la matrice 2 est chargée avec le chiffre q inchangé c'est-à-dre qu'à O correspond 0, à 1 correspond 1, etc. Au lieu d'utiliser une colonne de mémoire pour enregistrer les nombres q inchangés lorsqu'ils n'ont qu'un seul chiffre on peut prévoir une voie directe entre l'entrée et la sortie du dispositif de transcodage. C'est ce qui est réalisé dans un cas particulier sur la figure 3, dont la méthode est dite à clé positive, car le chiffre clé q est égal à p - Si F. (ai) modulo p. 11 i i Dans le cas de la figure 3 le chiffre clé est calculé par l'application du coefficient 1 à tous les chiffres de rang pair a2, a4 et l'application d'un même opérateur F à tous les chiffres de rang imnair al, a3, a5. Nous prendrons par exemple un nombre à cinq chiffres : 40829. Cet opérateur F peut être par exemple une multiplication du chiffre par un coefficient 2 suivi, si le résultat est un nombre de deux chiffres, de l'addition de ces deux chiffres. Ainsi on peut dresser le tableau de correspondance suivant : à O correspond F(O) n à 1 corresnond F(1) = 2 à 2 correspond F(2) = 4 à 3 correspond F(3) = 6 à 4 correspond F(4) 9 8 à 5 correspond F(5) P 1 à 6 correspond F(6) = 3 à 7 correspond F(7) - 5 à 8 correspond F(8) - 7 à 9 correspond F(9) = 9 Le chiffre clé q en prenant p = 10 sera donc q n 1#(9+2+7+o+8) modulo 10 soit q - 4. Tous les éléments du contrôleur simplifié sont les mêmes que ceux du contre leur de la figure 1, à l'exception du dispositif de transcodate 4. Le dispositif de transcodage comoorte cette fois un commutateur 33 à deux entrées dont la première entrée est reliée à l'entrée principale 1 et dont la seconde entrée est reliée à la sortie d'un codeur 32 dans lequel ont été enre gistrés F(O) F(1)... F(9). L'entrée de ce codeur 32 est reliée a l'entrée principale 1. Le commutateur 33 est commandé par une bascule 34 qui est commandée par la sortie 15 de l'interface 13. La sortie du commutateur 33 constitue la sortie du dispositif de décodage. L'impulsion de remise à zéro issue du dispositif de retard 18 sert X remettre la bascule 34 dans sa position de départ si elle n'y était pas déjà. Dans l'exemple envisagé, lorsque le premier chiffre est a1, la bascule est ainsi sur la position 1 et le commutateur relie sa première entrée avec sa sortie, puis ensuite à chaque impulsion de validation de caractère la bascule change d'état d'équilibre. Si bien que lorsque le chiffre clé est appliqué sur l'entrée principale la bascule se trouve dans une bonne position dans ltexemole envisagé (nombre de 5 chiffres). Si nous opérions avec un nombre de six chiffres la bascule serait dans ltétat 1 correspondant au couplage de la deuxième entrée avec la sortie du multi plexeur. C'est pourquoi, afin de remettre cette bascule dans l'état zéro, lorsque le chiffre clé est appliqué, une sortie 24 de parité de l'interface 13 génère une impulsion de parité servant à remettre la bascule dans l'état zéro, cette impulsion de parité étant générée en même temps que le nombre cle est annîlqué sur l'entrée 1. Sur la figure 4 on a représenté un contrôleur simplifié dans lequel Q est une multiplication par l'unité. La méthode utilisant un nombre clé q associé au nombre A, an ... a2 a1 est dite à clé négative dans le cas où q est égal à Z i F. (ai) modulo p ; il s'ensuit qu'au nombre q le dispositif de transcodage doit faire correspondre un nombre p - q modulo n. En supposant, comme dans 11 exemple précédent, que le nombre clé est calculé en multipliant par 1 tous les chiffres de rang impair et en sppliqusnt un même opérateur F à tous les chiffres de rang pair, le dispositif de transcodage de la figure 1 peut se simplifier : il comporte un commutateur 43 à deux entrées. La première entrée est reliée à l'entrée principale 1 et la seconde entrée est reliée à la sortie de deux codeurs 42, 42'. Le codeur 42 comporte en mémoire les nombres F(O), F(1), F(2), ..., F(9) correspondant aux chiffres O, 1, 2, ... 9 et le codeur 42' comporte en mémoire les nombres ou chiffres O, p - 1, p - 2, p - 3, etc., correspondant au nombre clé O, 1, 2, 3, etc. Les entrées des codeurs sont reliées par une bascule 45, à deux sorties et à une entrée, à l'entrée principale 1. Cette bascule 45 est commandée par la sortie de parité 24 de l'interface 13 qui fournit un signal de parité tant que le nombre clé est appliqué sur l'entrée 1. lorsqu'elle reçoit ce signal de parité la bascule 45 couple l'entrée 1 avec l'entrée du codeur 42'. Le multiplexeur 43 est commande par une bascule 44 aui elle-même est cormandée par l'entrée 15 de l'interface 13 délivrant les impulsions de validation de caractère. La bascule 44 est remise à zéro par l'impulsion de remise à zero délivrée par le dispositif de retard 18 et est mise dans ltetat 1 tant que dure l'imnuI- sion de polarité délivrée par la sortie 24. Bien que les contrôleurs de nombre clé qui viennent d'être décrits paraissent les nlus avantageux pour la mise en oeuvre de l'invention, on comprendra que diverses modifications puissent leur être aPportées sans sortir du cadre de l'invention, certains de leurs éléments pouvant être remplacés par d'autres éléments susceptibles d'y assurer la meme fonction technique ou une fonction technique équivalente. RFV FllnTCATIONS 1/ Contrôleur de nombre nar nombre clé dans lequel chaque nombre A comprenant n chiffres décimaux an, ... a., ... a1 est associé avec un nombre clé q, ledit nombre clé ayant été obtenu a partir du nombre A nar un calcul qui comprend trois étapes - une première étape constituée par l'application à chaque chiffre a. d'un onéra- teur F. dont le résultat est b. (bi = F~(ai)), i 1. il - une deuxième étape constituée par une addition modulo p des résultats b , ... bi, ... b1 et qui fournit un nombre d, - une troisième étaye constituée nar une application d'un onerateur O au nombre d pour fournir le nombre q, caractérisé en ce qu'il comporte - une entrée principale sur laquelle sont appliqués successivement tous les chiffres a. du nombre A et les chiffres du nombre clé q, lesdits chiffres a. et i i les chiffres du nombre clé q étant codés en binaire BCD, - un dispositif de transcodage dont l'entrée est reliée à ladite entree orinci- pale et fournissant à partir des chiffres an, ... ai resnectivement al les nombres bn, ... b1,respectivement b1 également codés en binaire et fournissant à partir du nombre clé q le nombre d' = p - Q' (q) modulo p, Q' étant l'opérateur inverse de l'opérateur Q, - un générateur d'impulsions commandé par les signaux obtenus à la-sortie du dispositif de transcodage et délivrant pour chaque nombre bi, respectivement nombre d' appliqué, une suite d'impulsions dont le nombre est égal au nombre bi, respectivement au nombre d', qui lui est appliqué, - un compteur qui se remet à zéro chaque fois qu'il a compté p impulsions alimenté par la sortie du générateur d'impulsions - un dispositif de lecture du contenu dudit compteur délivrant un signal d'erreur lorsque ce contenu après contage de tous les nombres bn, ... bi, ... b1 et du nombre d'est différent de zéro. 2/ Contrôleur de nombre clé dans lequel l'opérateur Q appliqué à d est de la forme p-d modulo p, le dispositif de décodage fournissant à partir du nombre clé un nombre inchangé. 3/ Contrôleur de nombre par nombre clé selon la revendication 2, caractérisé en ce que le nombre clé ne comporte qu'un seul chiffre et que la première étape du calcul du chiffre clé comprend la multiplication par l'unité d'un chiffre sur deux du nombre A et l'application aux chiffres restants d'un même opérateur F, et en ce que le dispositif de transcodage comprend un commutateur à deux entrées, la première entrée étant reliée à l'entrée principale et la seconde entrée étant reliée à la sortie d'un codeur qui, aux chiffres 0, 1, 2, 3, 4, 5, 6, 7, 8, resnectivement 9, fait correspondre le nombre F(O), F(1), F(2), F(3), F(4), F(S), F(6), F(7), F(8), respectivement F(9), l'entrée dudit codeur étant reliée à ladite entrée principale, la sortie du commutateur constituant la sortie dudit dispositif de transcodage, la première entrée du commutateur étant reliée à sa sortie lorsque le chiffre clé ainsi que les chiffres du nombre A devant être multipliés par l'unité sont appliqués sur l'entrée princinale et la seconde entrée du commutateur étant reliée à sa sortie lorsque les autres chiffres du nonbre A sont appliqués sur l'entrée principale. 4/ Contrôleur de nombre par nombre clé selon la revendication 1, caractérisé en ce que l'opérateur Q est une simple multiplication par l'unite. 5/ Contrôleur de nombre par nombre clé selon la revendication 4, caractérisé en ce que la première étape du calcul du nombre clé comprend la multiplication par l'unité d'un chiffre sur deux du nombre A et l'application aux chiffres restants d'un même opérateur F, et en ce que le dispositif de transcodage comprend un commutateur à deux entrées, la première entrée étant reliée à l'entrée principale et la seconde entrée étant reliée à la sortie d'un premier et d'un second codeur, la sortie du commutateur constituant la sortie dudit dispositif de transcodage, le premier codeur faisant correspondre aux chiffres O, 1, 2, 3, 4, 5, 6, 7, 8, respectivement 9, le nombre F(O), Fol), F(2), F(3), F(4), F(5), F(6), F(7), F(8), respectivement F(9), le second codeur faisant correspondre aux nombres clés O, 1, 2, ..., qi les nombres O, p - 1, ... p - pi modulo p, L'entrée du premier codeur et l'entrée du second codeur étant reliées aux deux sorties d'une bascule à deux positions dont l'entrée est reliée à une entrée principale, ladite bascule étant dans la position correspondant à l'activation de l'entrée du second codeur lorsque le nombre clé est applique sur l'entrée principale, la première entrée du commutateur étant reliée à sa sortie lorsque les chiffres du nombre A devant être multipliés par l'unité sont anpliqués sur l'entrée principale et la seconde entrée du commutateur étant reliée à sa sortie lorsque les autres chiffres du nombre A ainsi que le nombre clé sont appliqués sur l'entrée principale.