Brevet FR2329019A1 — publié le 19770520

L'invention concerne un système électronique programmable, modulaire, associatif, comportant des micro-ordinateurs numériques: plus particulièrement elle concerne les structures et les procédés fonctionnels capables de réaliser soit les traitements autonomes des données soit les opérations de communication entre eux et d'échange associatif de données parmi les micro-ordinateurs modulaires qui constituent ce système, et, par conséquent, pour une recherche pa fessemblances de données ou de groupes de données en un grand répertoire. Ces systèmes de traitement de données sont employés en particulier pour des traitements complexes en temps réel, qui peuvent Aetre partagés en plusieurs traitements élémentaires paral léles organisés selon des hiérarchies composées et variables, mAe me lorsque les résultats de ces opérations élémentaires doivent être mis en corrélation et associés pour les développements successifs du traitement. On trouve des traitements de ce type, par exemple, dans le contrôle des processus d'évolution rapides et complexes, dans le contre du trafic et dans la reconnaissance, aussi approximée, de structures de données ou de profIls. vusqutà présent on a proposé des différents types d'ordinateurs numériques qui accomplissent ces traitements de façon séquentiellepar conséquent les temps d'opération, même si réduits au minimum possible, sont toujours élevés et aboutissent à des problèmes de réalisation et de coût. Récemment on a aussi réalisé des sytèmes de traitement de données en parallèle qui emploient un certain nombre d'ordinateurs conventionnels. Cependant ils ont recours à des connexions reliées en général à des grands commutateurs et de toute façon à des systèmes très complexes et peu modulaires, aboutissant ainsi à des graves problèmes de cotit et à des difficultés de gestion et de programmation. L'invention a pour but de remédier aux inconvénients susmentionnés et permet d'effectuer un nombre illimité d'opérations, à une vitesse bien supérieure à celle d'un ordinateur conventionnel, avec une structure assez simple et peu conteuse, tres fiable et complètement modulaire. Une caractéristique typique de l'invention est la possibilité de reconnattre une pluralité de données en temps réel, indépendamment du nombre de données à reconnattre et de la complexité de la structure des données. Une autre caractéristique de l'invention est la grande souplesse da système, car, avec la même structure, il peut etre adapté, du point de vue informatique, logistique et temporel, à n'importe quelle opération. L'ObJet principal de la présente invention est un système électronique programmable, modulaire, associatif, comportant des unités numériques de traitement des données (micro-ordinateurs), doté de moyens conçus pour effectuer en temps réel des échanges de données entre les unités de traitement du système ; ces moyens comportent surtout des unités de contrôle qui règlent ces échanges au moyen d'opportuns paramètres d'échange qui déterminent les modalités d'échange, les conditions de fonctionnement de l'unité de traitement demandant l'échange des données, de l'unité de traitement transmettant les données, de l'unité de traitement recevant les données et les caractéristiques des emplacements relatifs de mémoire et des données à échanger ; ces unités de centrale fonctionnant à division dans le temps selon une séquence opérative établie en temps réel sur la base de critères logiques qui sont des fonctions de ces paramètres d'échange ; toutes ces unités de traitement fonctionnant en parallèle pour le traitement contemporain des données. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparattront plus clairement à la lecture de la description explicative qui va suivre, donnée uniquement à titre d'exemple non limitatif, d'un mode de réalisation de l'invention, en se rapportant aux dessins schématiques annexés, dans lesquels - la figure 1 est un schéma-bloc relatif à la structure générale simplifiée du système objet de l'invention ; - la figure 2 est un schéma-bloc fonctionnel d'une des unités de traitement désignée par UA en figure 1 - la figure 3 est un schéma-bloc fonctionnel d'une des unités de commande désignée par DEC en figure 1 ; - la figure 4 est un organigramme relatif à la séquence des opérations qui effectuent échange des données entre les unités opérationnelles du système. La figure 1 représente la sructure généraledu systèmede traitement de données, comportant différents ensembles de micro-ordinateurs réunis en sous-systèmes et des unités qui règlent l'échange des données entre les micro-ordinateurs. Ladite figure illustre, à titre d'exemple, trois soussystèmes de micro-ordinateurs SS1, SS2, SS3. Le nombre de ces sous-systèmes dépend du traitement à effectuer Chaque sous-système comporte un certain nombre de micro-ordinateurs UA, c'est i-dire UAll, UA12,...., UA1 n pour le sous-système SS1; UA 21, UA22, , UA 2n pour le sous-système SSS ;UA 31, UA 32,. ., UA 3 n pour le sous-sustème SS 3. Les unités UA sont des micro-ordinateurs autonomes, programmables et à fonctionnement numérique, dotés d'une mémoire propre et expansible ; ils sont réalisés selon les structures et les techniques traditionnelles, à l'exception de certains aspects de la position et de la composition de quelques circuits, qui constituent "la partie caractéristiquen du micro-ordinateur. Ces micro-ordinateurs sont conçus pour effectuer, outre les traite- ments conventionnels, des recherches associatives en mémoire, comme on verra plus en détail dans la suite en se référant à la figure 2. DEC1, DEC2, DEC3 désignent des circuits de contrôle, conçus pour coordonner les opérations d'échange de données entre les micro-ordinateurs UA du mssme sous-système ou de sous-système différents. La structure de ces unités particulières sera décrite en détail dans la suite en se référant à la figure 3. TRA1, TRA2, TRA3 désignent des circuits d'interface pour la transmission des données d'un sous-système à un autre. Les circuits correspondants dtinterfacepour la réception sont désignés par REC1, R^C2, REC3. Les unités de la figure 1 sont interconnectées entre-elles de la façon suivante. Chaque unité UA peut communiquer avec n'importe quelle autre unité du m#me sous-système (UA, DEC, TRA, REC) en utilisant une connexion générale bi-directionnelle désignée par 1 dans le sous-système SS1, par 2 dans le sous-système SS2, par 3 dans le sous-système 883 Les connexions 1, 2, 3 sont le nbusn commun de tous les signaux et des données. Ces connexions sont employées pour le passage des données objet de l'échange, des signaux de contre et d'horloge, et d'autre signaux correspondants à des numéros, appelés dans la suite "paramètres d'échange", qui remplissent des fonctions particulières précisées dans la suite. Ces signaux sont les adresses caractéristiques des unités UA reliées directement sur la connexion ou indirectement à travers les interfaces de transmission TRA et de réception REC, qui dans l'instant considéré sont contrôlés par l'unité DEC ; les adresses de mémoire pour les mémoires des différents unités UA ; les informations relatives- à la quantité et à la vitesse de l'échange et enfin les signaux de contrtle et d'horloge. Chaque unité UA peut aussi communiquer avec d'autres dispositifs compris ou non dans le sous-système par l'intermédiaire d'une opportune connexion individuelle bi-directionnelle.La connexion bi-directionnelle de l'unité UA 11 est désignée par 7, 8 dans la figure 1. Les interconnexions parmi les différents sous-systèmes sont réalisées au moyen d'éléments modulaires de connexion TRA (pour la transmission) et REC (pour la réception) qui sont des modules d'interface entre deux connexions bi-directionnelles faisant partie de deux sous-systèmes différents, par exemple les connexions 1 et 2, 2 et 3. Chaque unité de transmission TRA est reliée à l'unité cor -re#nte derêception REC au moyen d'une connexion bi-directionnelle; en figure 1 > 4 désigne la connexion TRA1 - TRA2, 5 la connexion TRA2 - REC3, 6 la connexion TRA3 et une autre éventuelle unité REC pas indiquée sur la figure. La dénomination des deux interfaces TRA et REC (pour la transmission et pour la réception) et la direction caractéristique des lignes 4, 5, 6 concernent seulement l'échange des données d'information et non pas la direction de propagation des signaux de contrôle relatifs à cet échange ; pour ces signaux les con flexions sont biodirectionnelles. Les opérations d'interconnexion respectent les modalités suivantes. A un certain instant, une des unités UA, par exemple UAll, selon les informations traitées ou de toute façon contenues peut demander-qu'une deuxième un#ité UA, par exemple UA12, envoie une certaine quantité de données à une troisième unité UA, par exemple UA22. Les unités considérées peuvent donc être classées de la façon suivante - une unité UA qui demande échange (unité demandeur) ; - une unité UA qui transmet les données objet de l'échange (unité transmetteur) ; - une unité UA qui reçoit les données objet de l'échange (unité récepteur). L'unité qui demande l'échange peut aussi être l'unité de transmission ou de réception : de cette façon les unités intéressées à 11 échange sont deux au lieu de trois. L'unité UAll qui demande l'échange,envoie tout & bord l'unité correspondante DEC1 par l'intermédiaire de la connexion 1, toutes les informations relatives à l'échange à effectuer (décrites en détail dans la suite ; dans un second teinps , l'unité DEC1 contrôle complètement l'unité de transmission et l'unité de réception, naturellement pour ce qui concerne les opérations d'échange de données demandé. A la fin de l'échange, les unités UA intéressées fonctionnent de nouveau gndépendamment l'une de l'autre et unité DEC1 passe à l'état d'inactivité, dans l'attente d'autres demande dté- change possibles. La figure 2 est un schéma-bloc d'un des micro-ordinateurs numériques UA. I$ 1 désigne une commune interface de ligne, CC un circuit qui effectue le contrôle et la commutation des fonctions de mémoire ; ME la mémoire ; CG1 un dispositif de contre général du micro-ordinateur qui comprend aussi les circuits pour engendrer les signaux d'horloge (appelés dans la suite simplement "horloge"); ED l'ensemble des circuits de traitement des données. Le circuit de contrôle et de commutation de mémoire CC est commandé par le dispositif de contrôle général CG1 et il doit asservir la mémoire ME soit à l'ensemble des circuit de traitement des données ED, lorsque le #icro-ordinateur doit effectuer des opérations sur les données de la mémoire, soit, par l'intermédiai- -re de l'interface de ligne IL 1 et la connexion 1, au circuit de contrôle DEC (figure 1), lorsque le micro-ordinateur doit effectuer des opérations d'échange de données avec d'autres unités reliées à la connexion 1. La mémoire ME (figure 2) est conçue pour recevoir du circuit CC la commande d1écriture/lecture au moyen d'une connexion 15 ; ces adresses de lecturejecriture au moyen d'une connexion 16 ; les données d'entrée à emmaganiser, au moyen d'une connexion 17. Elle fournit les données de sortie au circuit CC et aux circuits de traitement des données ED, au moyen d'une connexion 14. La connexion 7 sert pour une éventuelle expansion de la mémoire. Le dispositif de contrale général CG1 centrale, au moyen de la connexion 31, le circuit de controAle et d'adressage de mémoire CC etconz a e au moyen de ce dernier, de l'interface de ligne IL 1 et de la connexion 1, avec le circuit de contrôle DEC (figure 1). L'ensemble des circuits pour le traitement des données ED (figure 2) comporte surtout des circuits de calcul, des registres et des unités logiques ; il est conçu pour recevoir les données en provenaxede la mémoire ME au moyen de la connexion 14 et pour envoyer au circuit CC, au moyen de la connexion 10, les données à enregistrer dans la mémoire ME et, toujours au circuit CC, au moyen de la connexion 11, les adresses de mémoire concernant ces données. En outre, ED est asservi au circuit de contr8le général CG1 au moyen de la connexion 32, et peut échanger les données avec les dispositifs périphériques extérieurs au moyen de la connexion 8, qui envoie aussi les signaux nécessaires de centrale. On peut donc déduire que les micro-ordinateurs UA sont, pratiquement, des dispositifs de traitement de données de type universel. En effet, les fonctions spécifiques de chaque unité, nécessaires pour l'application particulière du système, sont établies par le dispositif de traitement des données ED, décrit en détail ci-après. Le dispositif ED comporte, en plus des dispositifs communs présents dans le dispositif de traitement des données des microordinateurs, deux multiplexeurs MX1 et MX2, une unité logique et arithmétique Ut et un registre accumulateur RA.Ces composantes du circuit ED sont conventionnelles et peuvent Aetre projetées selon les critères bien-connus dans la technique. Cette structure a été indiquée ici seulement à titre d1exemple,l'homme de l'art pouvant trouver dtautres solutions équivalentes. t'unité caractérisante UC constitue le dispositif qui détermine les fonctions spécifiques du micro-ordinateur UA à l'intérieur du système pour le traitement des données. Cette unité peut comporter un certain nombre de dispositifs logiques qui occupent une zone bien établie du circuit imprimé où l'unité UA est montée. L'unité UC peut revetir des formes de réalisation difSFntez à l'intérieur d'une zone bien déterminée du dispositif ED, zone qui correspondà une autre zone, toujours à plusieurs formes possibles de réalisation, dans le circuit de contrôle général CGl. La figure 2 représente une structure à plusieurs fonctions comportant un registre RE, un additionneur arithmétique SA et un circuit de comptage CN. UC effectue des fonctions différentes selon le microprogramme introduit et les ordres préliminaires reçus ; la structure de base peut rester inchangée et permettre donc une production en série et à des prix moins élevés. Le circuit de comptage CN compte instantanément, c'est-àdire dans le temps de propagation des réseaux communs logiques à semi-conducteurs, le nombre de bits présents chaque fois sur une sortie 20 du registre accumulateur RA, qui présentent le niveau logique nul", comme l'on décrit par la suite. Le résultat de ce comptage est envoyé au circuit accumulateur comportant 1 'additionneur arithmétique SA et le registre RE. Pour mesurer la ressemblance entre les séquences de données contenues dans la mémoire ME, l'unité logique et-arithmétique Ut effectue des opérations "OU exclusif" récursives ; les bits avec niveau logique nl" qui dérivent de ces opérations, sont emmagasinés dans le registre RA, comptés par le compteur CN et accumulés dans le registre RE. Cette opération permet d'effectuer, se Ion une méthode bien connue, la susdite mesure. Les opérations suivantes sont effectuées en même temps par chaque micro-ordinateur UA, de façon parallèle et indépendante à cause de la présence, en chacun d1eux,de ladite horloge CGl ; cette indépendance de fonctionnement est possible seulement lorsque ces unités de calcul ne doivent pas effectuer des opérations d'échange de données, car en ce cas, et d'une manière limitée aux opérations d'échange, la temporisation des unités intéressés UA dépend du circuit de contr8le DEC (figure I) qui règle l'échange automatiquement. la figure 3 est un schéma-bloc du circuit de centrale DEC (figure 1) commun à tous les micro-ordinateurs du même soussystème ; il est conçu pour coordonner les opérations de communication entre les micro-ordinateurs. En figure 3, IL 2 désigne une interface commune de ligne ; CG2 un dispositif de contrôle général du circuit DEC qui comprend l'horloge ;SD un registre d'échange qui reçoit, emmagasine et transmet les données à échanger ; GPS un circuit de contre des paramètres d'échange, qui reçoit, transmet et traite les paramètres qui permettent le passage des données soit entre deux unités UA d'un même sous-système SS soit entre deux unités de sous-systèmes différents au moyen du circuit de transmission TRA (figure 1) du sous-système SS qui comporte aussi le circuit DEC, et du circuit de réception REC d'un autre sous-système. Le circuit GPS (figure 3) se compose essentiellement de trois groupes fonctionnels : un premier accumulateur AD, qui enregistre quelques uns des paramètres d'échange et en particulier les adresses des unités UA intéressées à échange et le nombre de blocs de données à échanger ; un deuxième accumulateur AM, qui enregistre quelques uns des paramètres d'échange et en particulier les adresses de mémoire ; un registre RF qui traite les paramètres d'échange relatifs à la fréquence d'échange et aux codes de fin d'échange. Pendant la phase de demande d'échange de la part d'une unité UA, tous les dispositifs du circuit de contrôle des paramètres d'échange GPS reçoivent de l'unité UA demandeur, au moyen de la connexion 1, de l'interfacede ligne IL 2 , de la connexion 65, toutes les informations relatives à l'échange de données qu'on doit effectuer et ils les emmagasinent sous le contre du circuit CG2. En particulier, l'accumulateur AB, controlé et temporisé par le circuit CG2 au moyen de la connexion 51, reçoit de l'unité UA demandeur les paramètres suivants d'échange l'adresse de unité UA demandeur ; l'adresse de l'unité UA transmetteur ; l'adresse de l'unité UA récepteur ; le nombre de blocs de données à échanger. Puisque plusieurs unités UA peuvent demander en même temps et à la même unité DEC d'effectuer un échange de données, on a prévu des critères de priorité selon lesquels on choisit la demande formulée la première dans le temps ou la plus proche dans l'espace de 1 lu- nité DEC. Z'accumulateur AB emmagasine et groupe les quatre paramètrès reçus (chaque niveau de priorité donnenaissanceà un groupe); chaque groupe occupe un ensemble de quatre emplacements d'une mémoire présente dans l'accumulateur. Au commencement de la phase d'échange, AB, après les commandes opportunes reçues du circuit de contrôle CG2 sur la connexion 51, émet sur la connexion 61 trois des paramètres reçus et en particulier les adresses de l'unité UA demandeur, de l'unité UA transmetteur et de l'unité UA récepteur ; ces adresses, au moyen de l'interface de ligne IL 2 et de la connexion 1, choisissent les unités UA intéressées à l'opération d'échange, -avec lesquelles les unités DEC doivent avoir un échange d'informations. Dans la phase d'échange de données, l'accumulateur AB réduit de 1 le contenu de l'emplacement de mémoire où auparavant le nombre de blocs de données à échanger avait été mémorisé. En cas de plusieurs demande d'échange et donc de plusieurs emplacements occupés, ces derniers seront réduits en succession selon la séquence d'échanges comme l'on verra par la suite. Lorsque le contenu de la cellule de mémoire relative au nombre de blocs de données à échanger, a atteint la valeur O (le dernier bloc du programme a été échangé), l'accumulateur AB envoie,au moyen de la connexion 51, un signal d'avis au circuit de contrôle CGS, qui termine l'opération d'échange de données en cours. L'accumulateur des adresses de mémoire AN, contré et synchronisé par le circuit CG 2 au moyende Bconnexion 52, reçoit de l'unité UA demandeur, comme on l'a déjà vu, les paramètres d'échange de sa compétence, c'est-à-dire l'adresse de l'emplace- ment de mémoire de départ de unité UA transmetteur et l'adresse de l'emplacement de mémoire de départ de l'unité UA récepteur. Aussi en ce cas, pour satisfaire les demandes contemporaines d lé- change de données, on a prévu les critères de priorité déjà illustrés, selon lesquels les différentes opérations échange sont effectuées d'après un certain ordre. Au cours de la-phase de demande d'échange de données, l'accumulateur AM mémorise et groupe les deux paramètres reçus (chaque niveau de priorité détermine un groupe); chacun de ces groupes va occuper un ensemble de deux emplacements d'une mémoire contenue dans ledit accumulateur. Au commencement de la phase d'échange, AM, suivant les commandes opportunes reçues du circuit de contrSle CG2 sur la connexion 52, fait sortir sur la connexion 62 les mêmes adresses reçues auparavant de l'unité UA demandeur ou les mAemes adresses dAment augmentées, ou bien d'autres encore générées à l'intérieur (comme orale verra par la suite). Au moyen de l'interface It2 et de la connexion 1, ces adresses choississent, dans les unités intéressées à l'échange, les positions de mémoire d'où l'on doit prendre ou transférer les données objet de l'échange. Pendant l'échange des données, l'accumulateur AN augmente aussi de 1 les contenus des emplacements de mémoire concernant les adresses de mémoire des unités UA d'où l'on prélève ou bien où l'on enregistre les données objet de l'échange. Cette opération a lieu automatiquement et de la mAeme façon pour chaque niveau de priorité. AN doit aussi engendrer l'adresse de l'emplacement de mémoire de l'unité UA demandeur, qui représente l'emplacement de départ pour prélever les paramètres d'échange. En correspondance avec l'acquisition de chacun des paramètres d'échange, AM délivre une adresse augmentée de 1 par rapport à l'adresse de départ. Cette émission d'adresses est arrêtée par l'acquisition du paramètre d'échange qui occupe la dernière position de mémoire. Le registre de fréquence et des paramètres de fin d'échange RF, contré et synchronisé par le circuit de contrôle WG2 au moyen de la connexion 54, reçoit de l'unité UA demandeur deux paramètres d'échange, et en particulier la fréquence d'échange et le code de fin d'échange. Aussi dans ce cas, pour satisfaire plusieurs demandes contemporaines d'échange de données, on a prévu des critères de priorité selon lesquels les différentes opérations d'échange seront effectuées dans un certain ordre. Dans la phase de demande d'échange, le registre RF mémorise et groupe les deux paramètres reçus (chaque niveau de priorité origine un groupe); chacun de ces groupes va occuper un ensemble de deux emplacements d'une mémoire contenue dans le même registre.Au cours de la phase d'échange, selon le paramètre ~fréquence d'échange" reçu, RF envoie sur la connexion 54 au circuit de contrôle CG2 les informations nécessaires pour espacer les différentes opérations d'échange de données ou entre elles(selon les différents niveaux de priorité) ou bien par rapport aux cycles de traitement autonome des unités UA intéressées dans les échanges -de données prévus. Pour mieux comprendre le critère de fréquence d'échange, il faut supposer qu'un certain échange de données avec priorité Pi ait lieu tous les n cycles de traitements autonomes, par exemple d'une unité UA transmetteur, et qu'un autre échange de données avec priorité Pj ai lieu tous les m cycles de traitements autonomes d'une autre unité de transmission. Le circuit CG2 contre le travail de l'unité DEC et intercale les opérations relatives aux différents échanges des unités de traitement, de façon qu'aucune unité ne soit en position d'attente et par conséquent inactive dans certains intervalles de temps. Naturellement l'unité DEC mémorise opportunément soit les données soit l'état de l'échange en suspens, mémorisation qui a donc un caractère temporaire et est limitée seulement au temps où DEC effectue une autre opération d'échange qui a été ajoutée, sur demande, ou pour une priorité supérieure ou bien pour respecter une fréquence différente d'un autre échange de données. La fonction de l'unité DEC peut eAtre considérée comme une fonction à division dans le temps, contrôlée par des critères logiques, qui dépendent de la fréquence d'échange et de la priorité. C'est pourtant une fonction à division dans le temps différente de la simple fonction séquentielle automatique appliquée récemment à plusieurs techniques. Enfin, sur la base des signaux de commande transmis par le circuit CG2 au moyen de la connexion 5k, RF émet sur la connexion 64 le paramètre de fin d'échange reçu auparavant et l'envoie selon la méthode usuelle aux unités UA demandeur, transmetteur et récepteur ; de cette façon elles sont informées qu'une certaine séquence d'échange de données est achevée. L'échangeur de données SD, contrôlé et synchronisé par le circuit de contrôle général CG2 au moyen de la connexion 46, reçoit en un certain intervalle de temps de l'unité UA transmet. teur, au moyen de la connexion 1, de l'interface de ligne IL2 et de la connexion 65, un certain bloc de données, qui est mémorisé en une mémoire contenue dans ledit échangeur ; dans un intervalle de temps successif, après des signaux de commande envoyés par le circuit de contrSle CG2 toujours au moyen de la connexion 46, le dit échangeur transmet ce bloc de données à l'unité UA récepteur, au moyen de la connexion 63, de l'interface de ligne IL 2 et de la connexion 1. Tous les blocs fonctionnels des figures 1, 2, 3 peuvent être projetés de façons différentes et, une fois connues les fonctions à remplir, leur implémentation correspond à un projet commun de circuits. Le fonctionnement du système objet de la présente invention sera décrit en se référant en particulier à l'échange de données, qui est la principale fonction caractéristique du s-ystème. Les unités UA (figure 1) qui doivent échanger des données, demandent l'accès à l'unité DEC en envoyant à cette unité des signaux particuliers qui passent sur la connexion commune (1, 2 ou 3); cet envoi est direct si l'échange a lieu dans le meme soussystème ou est effectué au moyen des unités TRA et REC, si 1'échange a lieu entre sous - systèmes différents. Le circuit de contrôle CG2 (figure 3) de l'unité DEC intéressée choisit une des unités UA d'après les critères de priorité temporelle et spatiale (temps de demande et position de l'unité UA en un certain sous-système) ; l'unité choisie devient ainsi l'unité demandeur.L'unité DEC centrale les séquences d'échange relatives à un certain nombre de groupes d'unités UA, c'est-à-dire autant de groupes d'unités que de niveaux de priorité prévus, et travaille selon les techniques de la division dans le temps contrôlée par des critères logiques. Le circuit CG2 envoie, à l'unité UA demandeur choisie, un signal de début d'une première phase, qui est constituée par la demande d'échange. En retour, UA envoie à l'unité DEC et donc à l'accumulateur AB, son adresse, que AB mémorise et renvoie sur la ligne 1 vers UA, au moyen de la connexion fjl, de l'interface IL 2 et de la connexion 1. En mAeme temps AM, d'après l'ordre de CG2, envoie à la meme unité UA à travers un parcours analogue, l'adresse de la partie de mémoire de UA qui dispose du premier des paramètres d'échange, que UA doit envoyer à DEC pour effectuer l'échange. L'unité UA demandeur, -alors, envoie à la même unité DEC les paramètres d'échange, qui sont rapportés dans la suite et qui se réfèrent à une seule opération d'échange bien précisée: 1) son adresse (unité demandeur) envoyée dans la première phase ; 2) l'adresse de l'unité UA d'où on doit prélever les données à échanger (unité transmetteur) ; 3) l'adresse de l'unité UA qui doit recevoir ces données (unité récepteur 4) le nombre de blocs de données à échanger ; 5) l'adresse de l'emplacement de mémoire de départ de 11 unité UA transmetteur (c'est-à-dire l'adresse de l'emplacement de mémoi re du premier bloc de données à échanger) ; 6) l'adresse de l'emplacement de mémoire de départ de l'unité UA récepteur 7) la fréquence d'échange ; 8) le code de fin d'échange. Les paramètres indiqués par les numéros 1), 2), 3), 4) sont mémorisés dans l'accumulateur AB (figure 3); les paramètres indiqués par les numéros 5), 6) sont mémorisés dans l'accumulateur AN et les paramètres indiqués par les numéros 7), 8) sont mémorisés en RF. Une fois achevée l'opération d'acquisition de ces paramètres de la part des dispositifs CPS de l'unité DEC, cette unité contrôle et synchronise les unités UA récepteur et transmetteur (du meome sous-système ou de sous-systèmes différents) ; l'échange, relatif au nombre de blocs désigné par le paramètre 4, a lieu de la façon suivante : un bloc de données à la fois passe de la mémoire de l'unité transmetteur à celle de l'unité récepteur, à partir des positions de mémoire désignées par les adresses 5) et 6) ; ces blocs de données sont e Les intervalles de temps entre le transfert d'un certain bloc et le bloc successif sont compris en une grande bande de valeurs ; pendant ces-intervalles, s1ils sont assez longs, les unités récepteur et transmetteur peuvent fonctionner de façon autonome pour remplir les opérations relatives aux données y comprises. En meme temps on peut effectuer des échanges de données entre d'autres unités UA avec une priorité différente de celle relative à l'échange en cours. Le tableau de figure 4 montre la séquence des opérations d'acquisition des paramètres d'échange (EPAS) et d'échange de données (DES), relatives à un certain niveau de priorité. En conditions dtinactivité, le circuit de contrôle générai CG2 de l'unité DEC (figure 3) est dans un état "d'attente" en cet état, le circuit recherche continuellement une demande possible transfert de données sur tous les niveaux de priorité, comme indiqué en figure 4 pour la séquence initiale de choix de priorité" PCS, où les priorités Pn, Pi, P1 remplissent la relation Pn tPiZ P1. La réception, de la part de l'unité DEC, d'une demande d'échange de la part d'une unité UA, est mémorisée dans le circuit de contre général CG2 dans l'attente de la séquence relative d'acquisition ; pendant cette attente l'unité UA demandeur peut effectuer des traitements autonomes. La séquence d'acquisition des paramètres d'échange EPAS est rapportée en figure k comme concernant le niveau de priorité Pi ; une seule acquisition de paramètres d'échange est admise pour chaque niveau et ladite acquisition doit Autre suivie par les opérations d'échange de données DES. Seulement à la fin de cet échange, on peut enregistrer une autre séquence d'acquisition pour ce niveau de priorité. Les états Al, A2, A3, A4, A5, A6, A7, AS indiquent l'acquisition séquentielle des huit paramètres d'échange susdits.Cette séquence est acheminée par le circuit de contrôle CG2 (figure 3) de l'unité DEC à laquelle l'unité UA demandeur est asservie, au cours de l'acquisition. Les huit paramètres se trouvent en huit emplacements successifs de mémoire de l'unité UA demandeur ; ces emplacements sont adressés par l'accumulateur AN, comme déjà mentionné.L'acquisition des paramètres est commandée par l'accumulateur AB qui adresse l'unité UA demandeur. Les paramètres sont acquis lorse qu'ils sont mémorisés dans les mémoires des accumulateurs AB et AN et du registre RF. La séquence d'échange de données (figure 4) comprend deux sous-séquences significatives : une séquence d'échange de blocs d'information constituée par les états S1 et S2 et une séquence de fin d'échange constituée par les états Fl, F2, F3. On suppose qu'au début les blocs de décision RA1, RA2, RR, RS présentent des sorties #O# et qu'on passe de l'état AS de la séquence d'acquisition des paramètres à la première des deux sousséquences ; on complète donc l'état SI et après l'état S2 et ces deux états sont répétés en un cycle fermé Jusqu'au moment où le bloc de décision FB présente une sortie "0". Lorsque, après un certain nombre d'itérations,le bloc de décision FB présente une sortie "1", on passe à la seconde sous-séquence, qui prévoit les états Fl, F2, F3 et enfin à l'état d'inactivité. Au cours de 11 état S1, on transfère un certain bloc de données de l'unité UA transmetteur (figure 1) à l'unité DEC ; au cours de l'état S2 (figure 4), on transfère le même bloc de données de l'unité DEC (figure 1) à l'unité UA récepteur ; ces opérations sont contrées et synchr#.nisée#ar le circuit de con trame CG2 (figure 3) de l'unité DEC et suivent les modalités déJà décrites. Ce bloc de données est transféré d'un emplacement de la mémoire ME (figure 2) de l'unité UA transmetteur à un emplacement de mémoire analogue de l'unité UA récepteur; les opérations d'adressage de l'unité récepteur et de l'unité transmetteur sont effectuées par l'accumulateur AB (figure 3) de unité DEC ; les opérations d'adressage des emplacements de la mémoire ME (figure 2) des deux unités UA sont effectuées par 11 accumulateur AM (figure 3) ; les opérations relatives d'accroissement d'adresse, pour les blocs et les emplacements successifs, sont toujours effectuées par 11 accumulateur AM, selon les méthodes illustrées au cours de la description de l'unité DEC. Lorsque lton a effectué tous les échanges, l'élément de décision F8 (figure 4) présente une sortie nlt et alors on passe à la séquence de fin d'échange, Pendant les états Fl, F2, F3 on envoie le code de fin d'échange aux unités UA demandeur, transmetteur et récepteur. Cet envoi est sollicité par le registre RF (figure 3) après une commande du circuit de contrôle CG2, comme déjà mentionné. L'élément de décision RAI (figure 4) doit permettre un retour immédiat à la séquence initiale de choix de priorité PCS (c'est-à-dire à l'état d'attente) à la fin de la séquence d'acquisition des paramètres : cela permet d'effectuer une autre acquisition de paramètres d'échange à un niveau de priorité dif férent de l'i-ième considéré, avant de commencer la séquence d'échange de données relative à 1 ième niveau de priorité : le critère de fonctionnement de l'élément de décision RA1 n1 est pas établi auparavant, et peut ttre déterminé chaque fois selon les opérations à effectuer de la part d'un certain sous-système. Par exemple, RA1 peut prendre la valeur 1 si à la fin d'une séquence d'acquisition de paramètres avec priorité Pi, on enregistre une autre demande d'échange de données avec une priorité supérieure à celle de la demande en cours. Il s'agit donc de la "gestion avec des critères logiques" des fonctions à division dans le temps. L'élément de décision RA2 doit permettre un retour à la séquence initiale de choix de priorité PCS à la fin d'une opération élémentaire d'échange de données. Les buts de cette opératinn sont multiples, par exemple l'acquisition le plus tiot possible des paramètres relatifs à une demande d'échange avec une priorité supérieure à celle de l'échange en cours. Pour la fonction de l'élé- ment de décision RA2 on peut faire les mêmes considérations que pour la fonction de l'élément de décision RA1. L'élément de décision RR doit permettre le passage d'une séquence d'acquisition avec priorité Pi à une séquence d'échange avec priorité p priorité Sur la figure, RR(i+l) indique la sortie "1" du bloc #R relatif au niveau de priorité P(i+l). Pour la fonction de l'élément de décision RR on peut faire les mêmes considérations que pour la fonction de l'élément de décision RAI. L'élément de décision RS doit permettre le passage de la -fin d'une opération d'échange élémentaire avec un niveau de priorité Pi à une opération d'échange élémentaire avec un niveau di priorité différent p cela est effectué au moyen des blocs opportuns RR. Sur la figure, RS(i+l) indique la sortie "1" du bloc RS relatif au niveau de priorité P(i + 1). Pour la fonction de l'élément de décision RS on peut faire les mbemes-considérationsque pour la fonction de l'élément de décision RA1. Les éléments de décision RR et RS permettent d'échanger les données avec des niveaux différents de priorité, en employant la technique de la division dans le temps en fonction des fréquences d'échange. Il est évident qu'on peut apporter des modifications et des variantes au système de fonctionnement associatif décrit, sans sortir du domaine de l'invention. REVENDICATIONS 1. Système électronique programmable, modulaire, associatif comportant des unités numériques de traitement (micro-ordinateurs), caractérisé en ce qu'on a prévu des moyens conçus pour effectuer en temps réel des échanges de données entre les unités de traitement (UA) du système ; ces moyens comportant surtout des unités de contrôle (DEC) qui règlent ces échanges au moyen de paramètres opportuns d'échange qui déterminent les modalités d'échange, les conditions de fonctionnement de l'unité de traitement (UA) demandant l'échange des données, de l'unité de traitement transmettant les données, de l'unité de traitement recevant les données et les caractéristiques des emplacements relatifs de mémoire et des données à échanger ; ces unités de controAle (DEC) fonctionnant j division dans le temps selon une séquence opérative établie en temps réel sur la base de critères logiques qui sont des fonctions de ces paramètres d'échange ; toutes ces unités de traitement (UA) fonctionnant en parallèle pour le traitement con temporain des données. 2. Système électronique programmable, modulaire, associatif selon la revendication 1, caractérisé en ce que cette unité de contrôle (DEC) se compose essentiellement d'un réseau de con traie et de synchronisation (CG2) qui côntrSle la séquence temporelle des opérations ; d'un circuit de contrôle des paramètres d'échange (GPS) qui reçoit de l'unité de traitement (UA)deman- deur, mémorise et transmet aux unités de traitement transmetteur et récepteur, lesdits paramètres d'échange ; un circuit de con trolle des données (SD) qui reçoit de cette unité transmetteur, mémorise et transmet à cette unité récepteur, les données à échanger ; lesdits circuits (GPS, SD) fonctionnant d'après la commande de ce réseau de contre et de synchronisation (CG2). 3. Système électronique programmable, modulaire, associatif selon les revendications précédentes, caractérisé en ce que ledit circuit de contrarie des paramètres d'échange (GPS) comporte un premier accumulateur (AB) conçu pour recevoir de l'unité de traitement (UA) demandeur,les paramètres d'échange relatifs à l'adresse de l'unité (UA) demandeur, à l'adresse de l'unité (UA) transmetteur, à l'adresse de l'unité (UA) récepteur, au nombre de blocs de données à échanger ; cet accumula teur étant aussi conçu pour mémoriser lesdits paramètres, pour envoyer lesdites adresses aux unités intéressées, pour diminuer d'une unité le nombre de blocs de données à échanger chaque fois qu'un bloc de données a été changé, et pour signaler à ce réseau de synchronisation (CG2) la fin de l'échange, lorsque ce nombre a atteint la valeur "On. 4. Système électronique programmable, modulaire, associatif selon les revendications 1 et 2, caractérisé en ce que ledit circuit de contrarie des paramètres d'échange (GPS) comporte un second accumulateur (AM) conçu pour recevoir de l'unité (UA)demandeur les paramètres d'échange relatifs à l'adresse de ltem- placement de mémoire, dans l'unité transmetteur, contenant le premier bloc de données à transmettre, et à l'adresse de l'emplacement de mémoire, dans l'unité récepteur, contenant le premier bloc de données à recevoir ; set accumulateur étant en outre conçu pour envoyer à l'unité demandeur l'adresse de ltVmplacement de mémoire du premier des paramètres d'échange que cette unité doit envoyer à l'unité de contrôle (DEC);cet accumulateur étant enfin conçu pour augmenter d'une unité lesdites adresses des emplacements de mémoire des données transmises ou reçues, chaque fois qu'on a effectué une opération d'échange de données entre ces unités, et pour augmenter d'une unité ladite adresse de l'emplacement de mémoire du premier des paramètres d'échange, chaque fois que cette unité de contrôle a acquis un paramètre. 5. Système électronique programmable, modulaire, associatif selon les revendications 1 et 2, caractérisé en ce que ledit circuit de contrôle des paramètres d'échange (GPS) comporte un registre (RF) conçu pour recevoir de l'unité de traitement (UA) demandeur, les paramètres d'échange relatifs à la fréquence d'échange des données et au code de fin d'échange et pour fournir audit réseau de contrale et de sychronisation (CG2) les critères logiques qui règlent les séquences des opérations que l'unité de contrôle (DEC) doit effectuer à division dans le temps; ledit paramètre de fréquence d'échange contribuant à engendrer lesdits critères logiques. 6. Système électronique programmable, modulaire, associatif selon les revendications 1 et 2, caractérisé en ce que ledit circuit de contrôle des données (SD) est conçu pour recevoir de l'unité transmetteur les données relatives à un échange, pour mémoriser ces données et pour les envoyer à l'unité récepteur ; cela étant effectué d'après la commande et les synchronisations de ce réseau de contre et de synchronisation (CG2). 7. Système électronique programmable, modulaire, associatif selon les revendications précédentes, caractérisé en ce que les demandes d'échange de données reçues simultanément par la meme unité de contrôle (DEC) sont contralées par cette unité selon les critères de priorité qui contribuent aussi à engendrer, dans ledit réseau de contrôle et de synchronisation (CG2), lesdits critères logiques qui règlent la séquence des opérations des dites unités de centrale (DEC). 8. Système électronique programmable, modulaire, associatif selon les unités de traitement (UA) qui constituent le système sont organisées selon des sous-systèmes (SS1, SS2, SS3, ....) dont chacun comporte une pluralité d'unités de traitement (UA) et une unité de contrôle (DEC) qui commande lesdites unités de traitement pour les opérations d'échange de données entre lesdites unités de traitement. 9. Système électronique programmable, modulaire, associatif selon les revendications précédentes, caractérisé en ce que pour l'échange de données entre sous-système différents (SS1, SS2, 553 ) on a prévu en chaque sous-système des circuits de transmission (TRA) et des circuits de réception (REC), un circuit de transmission (TRA) du sous-système contenant l'unité (UA) transmetteur intéressée à l'échange étant connecté à un circuit de réception (REC) du sous-système contenant l'unité (UA) récepteur intéressée au meme échange ; l'ensemble de ces deux circuits de transmission (TRA) et de réception (REC) connectés entre eux, fonctionnant comme interface unidirectionnelle entre les unités desdits sous-systèmes différents.