Brevet FR2337433A1 — publié le 19770729

La présente invention concerne un dispositif à semi-conducteur comportant des transistors de différents types de conductibilité formant un circuit logique. T'attention a été porte récemment vers une logique à in- jection intégrée ( 12L ) de structure simple, d'un rendement élevé en fabrication avec une forte densité d'intégration et une dissipation réduite d'énergie, comparée avec un circuit logique classique tel quten logique à diode-transistor ( ITrL ), en logique à transistor-transistor ( ToL ), en logique en mode d'intensité ( CMS ), etc... .Par exemple, un circuit logique à injection intégrée connu comporte un transistor vertical fonctionnant comme un inverseur sur le substrat semi-conducteur et un transistor latéral fonctionnant comme une source d'énergie qui injecte des porteurs minoritaires dans la région de base du transistor vertical et dans lequel, pendant 1 t inJection des porteurs minoritaires dans la base du transistor vertical, la sortie au colle teur du transistor vertical est effectivement commandée. En combinant d'une manière appropriée des circuits logiques à injection intégrée, il est possible de réaliser non seulement un circuit fondamental tel qu'une porte NON;Em, une porte NON-OU ou un circuit basculeur, mais également un circuit intégré remplissant différentes fonctions compliquées. Mais un circuit logique à injection intégrée présente plusieurs inconvénients. Par exemple, le rendement du transfert des porteurs est bas, ce qui empeche dtelever les performances de ces circuits.Dans le but d'augmenter lerendement du transfert des porteurs, il est nécss- saire de réaliser la base du transistor latéral de manière qu'elle soit étroite et en même temps d'augmenter la surface des faces en regard des régions d'émetteur et de collecteur du transistor latéral. Mais, même si les régions d'émetteur et de collecteur sont formées en profondeur pour augmenter cette surface, la distance entre ces régions augmente avec la profondeur, ce qui diminue le rendement du transfert des porteurs. Par conséquent, il est difficile de réaliser le transistor latéral d'un circuit a injection intégrée classique de manière que son facteur d'amplification en intensité soit élevé. Par ailleurs, étant donné que la concentration en impuretés de la région émetteur du transistor vertical est plus faible que celle de la région de base, un champ de décéleration est appliqué aux porteurs injectés dans la région de base en raison du gradient de la concentration en impuretés, ce qui diminue le rendement d'injection des porteurs du transistor vertical. Par ailleurs, dans le cas où dans le but d'augmenter le rendement d'injection des porteurs du transistor latéral, la concentration en impuretés de la région de base est diminuée, le rendement d'injection des porteurs du transistor vertical est réduit car la région de base est utilisée simultanément comme région d'émetteur du transistor vertical, ce qui réduit le facteur d'amplification en intensité de ce dernier. En raison de ces inconvénients, un circuit logique à injection intégrée de type courant ne peut avoir ni une grande vitesse de fonctionnement, ni des bonnes caractéristiques de fréquence, ni une faible dissipation d'énergie. L'invention a donc pour objet de proposer un dispositif semiconducteur fonctionnant à grande vitesse, dont la dissipation d'énergie est réduite et dont la limitation d'intensité est évitée. Ces résultats sont obtenus en améliorant le facteur d'amplification en intensité du transistor fonctionnant à la fois comme une source d'alimentation et une charge, et en augmentant simultanément les facteurs d'amplification en intensité directe et inverse du transistor fonctionnant comme un inverseur. Un dispositif à semi-conducteur selon l'invention comporte un substrat semi-conducteur d'un premier type de conductibilité, une couche semi-conductrice de conductibilité du type opposé au premier type de conductibilité, formée sur le substrat semi-conducteur, une première région du premier type de conductibilité formée de manière à pénétrer dans le substrat semi-conducteur et à entourer une partie de la couche semi-conductrice en formant une région isolée dans cette couche, une seconde région du type opposé de conductibilité formée dans la première région, au moins une troisième région du premier type de conductibilité formée dsns une surface de la région isolée, et une diode formée de manière que l'une de ses extrémités soit connectée à la région isolée et que l'autre extrémité soit connectée à la troisième région, de manière que la seconde région, la première région et la région isolée forment un premier transistor et que le substrat, la région isolée et la troisième région forment un second transist or. La couche semi-conductrice consiste en une couche semi-conductrice de conductibilité du type P ou N et elle est formée par croissance en phase vapeur par exemple. La concentration en impuretés du substrat semi-conducteur est supérieure à celle de la couche semi-conductrice avec laquelle il forme une jonction PN. En outre, la concentration en impuretés de la première région est supérieure à celle de la couche semi-conductrice. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de plusieurs exemples de réalisation et en se référant au dessin annexé sur lequel la figure 1 est une coupe longitudinale d'un dispositif semiconducteur selon un mode de réalisation de l'invention, la figure 2 représente un circuit équivalent au dispositif à semi-conducteur de la figure 1, les figures 3 et 4 sont des coupes longitudinales d'autres modes de réalisation d'un dispositif semi-conducteur selon l'invent ion, et la figure 5 représente un schéma équivalent au dispositif à semi-conducteur de la figure 4. Un dispositif Q semi-conducteur selon un mode de réalisation sera décrit ci-après en regard des dessins. Au cours de toute la description, les mêmes éléments et les mêmes parties sont désignes par les mêmes références numériques, La figure 1 représente donc une couche semi-conductrice 12 de conductibilité du type n ou P, formée sur un substrat semiconducteur il de conductibilité du type N+,par exemple un substrat de silicium du type N+. La couche semi-conductrice i2 est réalisée de manière que sa concentration en impuretés, par exemple 1014 à 1016 atomes/cm3, soit inférieure à celle du substrat semi-conducteur il. La couche 12 est formée sur le substrat 11 sous une épais- seur d'environ 2 à 5 microns en permettant une croissance épitaxiale de silicium dans une atmosphère qui contient du bore par exemple. Une pellicule 13 de bioxyde de silicium est formée sous forme d'une pdllicule isolante sur la couche 12 dans une atmosphère oxydante à haute température.La pellicule 13 est percée, par exemple selon un procédé de photogravure, avec des ouvertures selon une configuration spécifiée, par exemple une configuration en forme de grille de manière à permettre la formation par diffusion d'une région 14 de conductibilité du type N. Une partie seulement de la région 14 est représentée dans exemple présent dans le but de simplifier la figure.Une mince couche ( non repré sentée ) de bioxyde de silicium contenant du phosphore est formée sur la pellicule 13 selon un procédé de croissance en phase vapeur à une température d'environ 5000C, et du phosphore est diffusé thermiquement dans la couche 12, dans une atmosphère non oxydante sous une température élevée de l'ordre de 1200oC, de manière à former la région 14 de conductibilité-du type N pour qu'elle se prolonge jusque dans le substrat 11 du type N+. La couche 14 est formée de manière que sa concentration en impuretés, par exemple 1016 à 1017 atomes/cm3, soit supérieure à celle de la couche 12. De cette manière une partie de la couche 12 est isolée de l'autre par la région 14 et le substrat il en formant ainsi une région isolée 12A. Ensuite, la mince couche de bioxyde de silicium contenant du phosphore est éliminée par attaque chimique de manière qu'une partie de la région 14 du type N soit à nouveau exposée. A partir de cette surface exposée de la région 14, du bore est diffusé thermiquement jusqu'à une profondeur de 1 à 2 microns dans une atmosphère oxydante à haute température, par exemple 11000C, en formant une région 15 de conductibilité du type P+ dans la région 14. En outre, une région 16 de conductibilité du type N destinée à permettre la mise à la masse du substrat il est formée dans la couche 12 conjointement avec la région 14 pendant l'opération de formation de cette dernière ou pendant une autre opération. Les régions 15, 14 et 12A forment respectivement les régions d'émetteur, de base et de collecteur du transistor PNP latéral. Les régions 15, 14 peuvent etre formées autrement que par diffusion, selon d'autres procédés, par exemple par implantation d'ions. Des ouvertures sont percées dans la pellicule 13 de bioxyde de silicium, dans des positions appropriées, et par ces ouvertures du phosphore est diffusé thermiquement dans la région isolée 12A dans une atmosphère oxydante à haute température, de manière à former des régions 17, 18 de conductibilité du type N+ dans la région isolée 12A. Ensuite, des ouvertures sont percées dans la pellicule 13 de bioxyde de silicium dans des positions appropriées et, par ces ouvertures, des électrodes métalliques 19, 20, 21 et 22 sont connectées respectivement aux régions 15, 16, 17 et 18 selon des procédés connus de connexion, et des électrodes métalliques 23g 24 et 25 sont formées de manière à être connectées à la région isolée 12A. Ces électrodes métalliques peuvent etre faites de titane, de platine, d'aluminium ou autre.Il faut noter que les électrodes métalliques sont connectées également à la région isolée 12A par les ouvertures 27, 28 de la pellicule 13 de bioxyde de silicium. En outre, chacune des parties connectées entre les électrodes métalliques 21, 22 et la région isolée 12A et chacune des parties connectées entre les électrodes métalliques 23 à 25 et la région isolée 12A forment respectivement des première et seconde diodes àbarrière de Schottky. L'amplitude de la sortie logique du dispositif à semi-conducteur décrit ci-dessus est donnée par la différence entre les ten sions directes des première et seconde diodes. Cette différence de tension directe dépend du type des électrodes métalliques et de la surface de contact entre la région semi-conductrice et les d- lectrodes métalliques. Par exemple, si les électrodes 21, 22 sont en platine et les électrodes 23, 24 et 25 en titane, la différence de tension directe est de l'ordre de 200 mV pour obtenir une amplitude idéale de sortie logique. Par ailleurs, si la surface de contact entre laregion semi-conductrice et les électrodes métalliques est bien choisie, un seul type de métal d'électrodes peut suffire à cet effet. Il faut noter que l'aluminium constitue le métal de connexion préférable. Une borne d'alimentation Ep et une borne de masse EN sont connectées respectivement aux électrodes 19 et 20. Les bornes de sortie Bt, R2 sont connectées respectivement aux électrodes 21, 22 et des bornes d'entrée Ai, A2 et A3 sont connectdes respects vement aux électrodes 23, 24 et 25. Une source d'alimentation positive est connectée aux bornes de sortie B1 et B2 par l'intermé- diaire d'une charge par exemple. La figure 2 représente un circuit équivalent au dispositif a semi-conducteur de la figure 1. Les diodes D1, D2 et D3 sont des diodes de Schottky eonstituées chacune par la région isolée 12A et l'une des électrodes métalliques 23, 24 et 25. Les diodes D4 et D5 sont des diodes de Schottky constituée chacune par la région isolée 12A et l'une des électrodes métalliques 21, 22. Le transistor TPl est un transistor PNP latéral constitué par les régions 15, 14 et 12A. Le transistor 92 est un transistor NPN vertical constitué par le substrat 11, les régions 12A, 17 et 18. La borne EN est connectée à la masse. Dans le cas où une tension de 0,7 volts par exemple est appliquée à la borne d'alimentation Ep, et où les bornes d'entrée Ai, A2 et A3 sont toutes maintenues en circuit ouvert ou reçoi vent toutes une tension positive appropriée, supérieure à la tension seuil du transistor vertical, les trous injectés dans la ré gion de base 13 par la région d'émetteur 14 du transistor PNP latéral sont amenés dans la région de collecteur 12A, c'est à dire la région de base du transistor NPN vertical.En raison de la quantité excessive des trous injectés dans cette région de base 12A, des électrons sont injectés par la région d'émetteur 11 dans la région de base 12A. Autrement dit, le transistor NPN ver- tical est débloqué et le potentiel des bornes de sortie ni et 32 est égal à la tension de saturation entre le collecteur et l'émet- teur de ce transistor. Si l'une au moins des bornes d'entrée Ai, A2 et A3 est amenée à un potentiel nul, le transistor NPN vertical fait apparaitre une tension positive aux bornes de sortie R1 et PZ. Si des circuits similaires au circuit de la figure 2. sont connectés en cascade, la valeur de cette tension positive est égale à une valeur de tension obtenue en retranchant la tension directe de la diode d'entrée de la tension directe entre l'émetteur et la base du transistor NPN vertical de l'étage suivant. Par conséquent, l'amplitude de sortie logique du dispositif à semi-conducteur de la figure 1 est égale à une valeur de tension obtenue en retranchant la tension directe de la seconde diode de la tension directe de la première diode. Comme cela a été décrit ci-dessus, le dispositif à semi-conducteur de la figure 1 se comporte comme un circuit NtON-Ex à plusieurs entrées et plusieurs sorties qui, quand les entres sont toutes au niveau " 1 'I, délivre un signal de sortie " 0 " et qui délivre un signal de sortie n 1 n quand l'une au moins des entrées est au niveau " 0 ". Quand le transistor N@N vertical passe à l'état saturé, la première diode limite la tension à laquelle la jonction base-collecteur du transistor est polarisée dans le sens direct, ce qui évite que des porteurs minoritaires staccumulentde façon excessi- ve dans les régions de collecteur et de base, ce qui augmente considérablement la vitesse de fonctionnement de l'élément. En outre, dans le présent mode de réalisation, le transistor latéral peut être formé de manière que la largeur de sa base soit extrêmement réduite et, grâce à la distribution de concentration en impuretés de chaque région, un champ d'accélération est appliqué aux porteurs injectés, ce qui améliore considérablement le rendement dtinjection et le rendement du transfert des porteurs.Pour cette raison, un facteur d'amplification d'intensité élevé est obtenu dans une large plage d'intensités, ce qui diminue considérablement la dissi- pation d'énergie par le circuit logique. En outre, puisque le transistor vertical utilisant le substrat lt comme région d'émetteur fonctionne en inverseur, il est possible d'obtenir un facteur d'amplification en intensité élevé ainsi qu'un important produit du gain par la largeur de bande. La figure 3 illustre un autre mode-de réalisation de l'invention. Le dispositif à semi-conducteur de la figure 3 présente pratiquement la même structure que le dispositif de la figure 1, à l'exception près de la région de collecteur du transistor vertical. Dans ce dispositif, des régions 27, 28 de conductibilité du type N dont la concentration superficielle en impuretés est comprise par exemple entre 1016 et in17 atomes/cm3, sont formées dans la région isolée 12A. Des régions 29, 30 de conductibilité du type N+ sont formées de manière à être connectées respectivement aux régions 27 et 28. En outre, une région 33 de conductibilité du type P+ est formée dans la région isolée 12A. Des électrodes métalliques 31, 32 sont connectées aux régions 29, 30 et une électrode métallique 34 est connectée aux régions 27, 28 et 33. Les parties connectées entre les électrodes 34 et les régions 27 28 forment des diodes de Schottky. Le circuitkquivalent au dispositif à semi-conducteur de la figure 3 est similaire au circuit de la figure 2. De même que le dispositif de la figure 1, le dispositif à semi-conducteur de la figure 3 peut fonctionner comme un circuit NON-##, et ses effets sont similaires. La figure 4 illustre un autre mode de réalisation de l'invention. Dans ce dispositif, une région 40 de conductibilité du type N- constituant la région de collecteur du transistor vertical est formée dans une surface de la région isolée 12A. Des électro- des métalliques 41, 42 et 43 sont formées dans la région 40 de manière à lui etre connectées, et les parties connectées entre les régions 40 et les électrodes métalliques 41, 42 et 43 forment des diodes Schottky de sortie. Des bornes de sortie B3, B4 et B5 sont connectées respectivement aux électrodes métalliques 41, 42 et 43. Une région 44 de conductibilité du type P+ est également formée dans la région isolée 12A et une électrode métallique 45 est formée dans cette région 44 de manière à lui être connectée. Cette électrode 45 est également connectée à la région de collecteur 40 pour former une diode de Schottky. Une borne d'entrée AO est connectée à l'électrode métallique 45. La figure 5 reprdsente un circuit équivalent au dispositif à semi-conducteur de la figure 4. La diode D6 est une diode de Schottky constituée par la partie connectée entre la région 40 et l'électrode métallique 45 et elle fonctionne comme une diode de fixation de niveau. Les diodes D7, D8 et D9 sont des diodes de Schottky de sortie constituées par les parties connectées entre la région 40 et les électrodes métalliques 41, 42 et 43. Ce dispositif à semi-conducteur peut fonctionner en inverseur à sorties multiples et ses effets sont similaires à ceux qui peuvent être obtenus avec le dispositif de la figure 1. L'invention a été décrite en regard de plusieurs modes de réalisa#n, mais elle nty est pas limitée. Par exemple, les nombres des régions de collecteur, des électrodes d'entrée et des électrodes de sortie peuvent être déterminés sélectivement à toute valeur voulue. Selon les modes de réalisation décrits, le substrat 11 consiste en un substrat semi-conducteur de conductibilité du type N+, mais il est également possible de réaliser un dispositif à semi-conducteur fonctionnant d'une manière similaire avec un substrat de con ductibilité du type P+, en formant les autres régions de manière que leur conductibilité soit du type opposé à celui indiqué et en appliquant des tensions de polarités opposées à la borne d'ali- mentation et aux bornes d'entrée. Bien entendu diverses modifications peuvent être apportées par l'homme de l'art aux dispositifs qui viennent d'être décrits uniquement à titre d'exemples nullement limitatifs sans sortir du cadre de l'invention. REVENDICATIONS l - Dispositif à semi-conducteur, caractérisé en ce qu'il comporte un substrat semi-conducteur d'un premier type de conductibilité, une couche semi-conductrice d'un second type de conductibilité, opposé au premier, formée sur le substrat semiconducteur, une première région du premier type de conductiblité pénétrant dans le substrat semi-conducteur et entourant une partie de la couche semi-conductrice en formant une région, isolée dans cette couche, une seconde région du second type de conductibilité formée dans la première région, au moins une troisième région du premier type de conductiblité formée dans une surface de la région isolée, et au moins une diode formée dans cette région isolée, dont une extrémité est connectée a la région isolée et dont l'autre extrémité est connectée à la troisième région, de manière que la seconde région, la première région et la région isolée forment un premier transistor et que le substrat, la région isolée et la troisième région forment un second transistor. 2 - Dispositif selon la revendication 1, caractérisé en ce que ladite diode est une diode Schottky constituée par une partie connectée entre la région isolée du second type de conducti bilité et une région métallique formée de manière à etre connectée à la région isolée et à la troisième région du premier type de conductibilité. 3 - Dispositif selon la revendication 2, caractérisé en ce qu'il comporte en outre au moins une région métallique connectée à la région isolée du second type de conductibilité, en formant une iode Schottky avec la région isolée dans la partie connectée avec cette dernière. 4 - Dispositif selon la revendication 3, caractérisé en ce que le second type de conductibilité est le type P. 5 - Dispositif selon la revendication l, caractérisé en ce que le premier type de conductibilité#est le type N, ce dispositif comportant en outre une quatrième région de conductibilité du type N formée dans la couche semi-conductrice de manière à pe nétrer dans le substrat semi-conducteur. 6 - Dispositif selon la revendication I, caractérisé en ce qu'il comporte en outre une cinquième région du second type de conductibilité formée dans la région isolée du second type de conductibilité, et une sixième région du premier type de conductibilité formée dans la région isolée de manière à être connectée électriquement à la troisième région, ladite diode consistant en une diode Schottky constituée par une partie connectée entre la troisième région et une région métallique formée sur l'ensemble des troisième et quatrième régions. 7 - Dispositif selon la revendication 6, caractérisé en ce qu'il comporte en outre au moins une région métallique connectée à la région isolée du second type de conductibilité de manière à former une diode Schottky avec la région isolée, au niveau d'une partie connectée à la région isolée. 8 - Dispositif selon la revendication 7, caractérisé en ce que le second type de conductibilité est le type P. 9 - Dispositif selon la revendication 1, caractérisé en ce qutil comporte en outre une cinquième région du second type de conductibilité formée dans la région isolée du second type de conductibilité, ladite diode consistant en une diode Schottky constituée par une partie connectée entre la troisième région et une région métallique formée sur l'ensemble des troisième et cin quième régions. 10 - Dispositif selon la revendication 9, caractérisé en ce qu'il comporte en outre au moins une région métallique connectée à la troisième région du premier type de conductibilité de manière à former une diode Schottky avec la troisième région, au niveau d'une partie connectée à cette troisième région. Il - Dispositif selon-la revendication 10, caractérisé en ce que le premier type de conductibilité est le type N. 12 - Circuit à semi-conducteur utilisant un dispositif selon la revendication 1, caractérisé en ce qu'il comporte au moins une borne d'entrée, un premier transistor comprenant un collecteur connecté à la borne d'entrée et un émetteur connecté à une source d'alimentation, un second transistor comprenant une base connectée au collecteur du premier transistor, un émetteur connecté à la base du premier transistor et au moins un collecteur, le circuit comprenant en outre au moins une première diode connectée entre le collecteur de la base du second transistor, le nombre des diodes étant égal au nombre des collecteurs du second transistor, et au moins une borne de sortie étant connectée au collecteur du second transistor. 13 - Circuit selon la revendication 12, caractérisé en ce que le premier transistor est un transistor PNP, le second transistor est un transistor NPN, la première diode comporte une anode connectée a la base du second transistor et une cathode con nectée au collecteur du second transistor, le circuit comportant en outre au moins une seconde diode dont l'anode est connectée a la borne d'entrée et dont la cathode est connectée a la base du second transistor. 14 - Circuit selon la revendication 12, caractérisé en ce que le premier transistor est un transistor PNP, le second transistor est un transistor NPN, la première diode comporte une anode connectée a la base du second transistor et une cathode con nectée au collecteur du second transistor, le circuit comportant en outre au moins une troisième diode dont l'anode est connectée à la borne de sortie et dont la cathode est connectée au collecteur du second transistor.