Brevet FR2325191A1 — publié le 19770415

La présente invention concerne un procédé d'établissement de connexions internes définitives en des points sélectionnés du circuit d'un dispositif comportant des éléments semiconducteurs, ainsi que le dispositif obtenu par ce procédé. Les dispositifs semiconducteurs relevant de la technique des circuits intégrés comportent de multiples connexions internes. Il est parfois nécessaire, au cours de la fabrication d'un dispositif, de réserver l'établissement de certaines de ces connexions et de pouvoir les réaliser de façon sélective après achèvement du dispositif encapsulé. C'est le cas par exemple des mémoires mortes intégrées dites programmables dans lesquelles des connexions choisies selon un programme déterminé, sont éta- blies définitivement au moyen d'impulsions adressées depuis l'ex térieur du boîtier contenant le circuit mémoire intégré. On connaît le procédé de programmation par fusibles consistant a établir au préalable en des points de liaisons possibles, une connexion comportant un point faible pouvant faire fonction de fusible. Des impulsions de courant envoyées sélectivement provoquent l'ouverture des liaisons indésirables. Cette technique présente entre autres inconvénients des risques de dégradation des éléments semiconducteurs liés a la connexion supprimée, ou seulement voisins du point de fusion. Un procédé connu de programmation par établissement de connexions consiste a insérer des paires de diodes en opposition à la place de certaines interconnexions, et l'établissement des connexions aux endroits voulus s'effectue en amenant les diodes correspondantes au régime d'avalanche, provoquant ainsi un courtcircuit des jonctions de diodes en inverse aux endroits choisis Les deux jonctions placées dos à dos peuvent être réalisées sous forme de transistor et on applique une surtension entre les contacts de base et d'emetteur, ou de collecteur, des transistors choisis, ce qui provoque la formation d'un court-circuit au niveau de l'une des jonctions et il ne reste qu'une jonction formant l'équivalent d'une connexion par diode. Ce procédé décrit notamment dans la demande de brevet fran çais numéro 2 098 369, présente l'inconvénient de réaliser des connexions par diode interposée, à impédance non négligeable, et non des connexions directes. De plus, le claquage d'une jonction plane par avalanche est un phénomène où l'effet en surface est important, ce qui rend ce claquage peu fiable, la conduction su perficielle étant en outre évolutive. En outre, la fusion de la région de jonction de la diode nécessite une puissance importante mettant en jeu des courants de forte intensité qui obligent à dimensionner en conséquence le reste du circuit. L'invention a pour but de pallier les inconvénients de ces procédés connus et de permettre l'établissement de connexions internes, dans un dispositif fermé, en des points choisis du circuit. Selon l'invention, le procédé d'établissement de connexions internes définitives en des points sélectionnés du circuit d'un dispositif intégré comportant des éléments semiconducteurs est remarquable principalement en ce que, le circuit comportant, en tout point où une connexion peut devoir être établie, un transistor dont l'émetteur et le collecteur sont respectivement reliés aux deux bornes de la connexion éventuelle et dont les jonctions émetteur-base et collecteur-base sont mises en série avec un moyen capable d'assurer une tension et un courant suffisant pour atteindre l'état de second claquage en inverse du transistor, on établit un court-circuit entre l'émetteur et le collecteur des transistors correspondant aux connexions à établir, par un effet de second claquage en inverse, en envoyant sur la base de ces derniers une impulsion susceptible de provoquer le passage rapide de l'état conducteur à l'état non conducteur. On connaît le phénomène de second claquage qui limite le domaine de puissance des transistors et que lton cherche normalement à éviter car il peut entraîner la destruction du dispositif. Lorsqu'un transistor est commandé dans le sens du bloquage, l'effet de second claquage en inverse du à une élévation de la tension à l'état non conducteur du transistor, tend à concentrer le courant dans la partie de la base la plus éloignée des contacts de base et cette concentration peut entraîner des densités de courant excessivement fortes. Cet effet de "pincement" est utilisé dans le procédé selon l'invention pour provoquer une fusion localisée d'une petite partie de la base d'un transistor d'où résulte un court-circuit entre l'émetteur et le collecteur. La fusion localisée interne d'une base de transistor obtenu de cette façon ne peut entrainer de dégradation des éléments semiconducteurs voisins comme il est à craindre lors de la fusion d'un fusible. La liaison obtenue par le court-circuit dû au second claquage en inverse est une connexion directe entre émetteur et collecteur, sans diode interposée, à impédance négligeable. De plus, le phénomène de second claquage est un phénomène de volume, fiable et non évolutif L'impulsion de blocage provoque le second claquage par une élévation de la tension, la puissance nécessaire au phénomène ne met donc pas en jeu de forts courants dans le reste du circuit Le procédé ne nécessite pas d'operations particulières pour la fabrication du dispositif, comme un dépôt de couche fusible par exemple, les transistors peuvent en outre être de structure classique. Avantageusement les transistors ont la structure plane utilisée couramment dans les circuits intégrés, obtenue par diffusion dans une couche épitaxiale déposée sur un substrat plan. Selon un premier mode de mise en oeuvre du procédé, le moyen capable d T assurer une tension et un courant suffisant pour atteindre l'état de second claquage en inverse est constiué par une source d'énergie à tension déterminée et une inductance placée en série avec le collecteur ou l'émetteur des transistors. Cette inductance a une valeur telle que la surtension résultante induite aux bornes du transistor lors de l'impulsion de blocage est supérieure à la tension de claquage de la jonction collecteur-base du transistor, et que 11 énergie ainsi mise en jeu est suffisante pour amener la fusion localisée de la base. L'impulsion de blocage tend à ramener instantanément à zéro ltintensité I du courant traversant le transistor à l'état conducteur. Si L est le coefficient de self-induction de l'inductance l'impulsion de blocage provoque à ses bornes une force électro- motrice - L dI qui tend à s'opposer à la chute de l'intensité dt du courant et la tension s'élève aux bornes de l'inductance et du transistor ; l'énergie emmagasinée dans l'inductance 1 L 12 est prévue suf 2 fisante pour que l'effet de pincement du courant dans la base du transistor provoque la fusion localisée de cette dernière. Selon un autre mode de mise en oeuvre du procédé le moyen capable d'assurer une tension et un courant suffisant pour atteindre l'état de second claquage en inverse est constitué par un générateur de courant placé en série avec le collecteur ou 11 émetteur des transistors. Ce générateur de courant détermine un courant supérieur au courant nécessaire à la fusion de la base au cours d'un second claquage en inverse, sans limiter pratiquement la tension aux bornes du transistor. La durée de l'impulsion de blocage appliquée sur la base du transistor est prévue supérieure au temps de blocage de ce dernier ; le générateur imposant son courant tend à faire monter la tension aux bornes du transistor bloqué jusqu'à la suppression du blocage du fait de la fusion localisée de la base par l'effet de pin cement du courant. Avantageusement, le courant traversant un transistor avant l'impulsion de blocage et que cette dernière tend à supprimer est égal au courant de service des transistors de même type du dispositif. En effet, le transistor peut être utilisé en tant que point mémoire, par exemple, dans une matrice mémoire morte programmable à accès aléatoire ; on utilise l'effet transistor des points mémoire où les transistors n'ont pas été court circuits, le courant de- service est alors le courant de leeture de la mémoire. De préférence, les transistors devant donner lieu au phé nomène de second claquage en inverse sont de type plan vertical, à base diffusée de forte résistivité et à émetteur de grande surface, ces deux dernières conditions favorisant la coneentration du courant en augmentant la résistance horizontale de la base. En partieulier, la résistance par carré de la base est de préférence sensiblement supérieure à celle qui est habituellement adoptée dans les circuits intégrés courants en silicium. Le dispositif dans lequel sont établies les connexions aux points voulus peut comporter un nombre plus ou moins élevé de points ou des connexions peuvent être envisagées. Il est possible de prévoir un moyen d'assurer tension et courant de second claquage qui soit commun à plusieurs transistors, des impulsions de blocage étant envoyées sélectivement sur chacun des seuls transistors correspondant a des connexions à établir. Il est possible également d'envoyer une impulsion de blocage sur un ensemble de transistors, et les circuits collecteurémetteur des seuls transistors correspondant à des connexions à établir sont successivement connectes audit moyen d'assurer tension et courant de second claquage. Par exemple, dans le cas d'une matrice mémoire morte programmable à accès aléatoire de type XY, le second claquage d'un transistor point mémoire est obtenu par adressage de ce transistor par l'intermédiaire, par exemple, d'une ligne reliant des émetteurs et d'une colonne reliant des collecteurs, le moyen d'assurer tension et courant - de second claquage étant inséré dans le circuit adressé et l'impulsion de blocage du transistor étant simultanément envoyée sur les bases de tous les transistors de la matrice mémoire. Il va de soi que la durée de l'impulsion de blocage doit être suffisante pour que le transistor intéressé ait la possi bilité d'atteindre l'état de second claquage et que d'autre part, le temps de montée de l'impulsion soit inférieur au temps de blocage propre du transistor. De préférence, l'impulsion de blocage sur la base du transistor est du type rectangulaire ou au moins du type front raide et elle est obtenue par exemple au moyen d'un multivibrateur. Le moyen capable d'assurer une tension et un courant suffisant pour atteindre l'état de second claquage en inverse est branché soit entre le collecteur des transistors et une borne de la source de tension, soit entre l'émetteur des transistors et une borne de la source de tension, la base du transistor étant polarisée par rapport à l'émetteur. En variante c'est une commande en courant de la base du transistor qui provoque l'impulsion de blocage. Le procédé permet d'obtenir un dispositif intégré monolithique, encapsulé, comportant des éléments semiconducteurs et un réseau de conducteurs formant un circuit où des connexions sont établies en des points déterminés, par courtcircuit entre l'émetteur et le collecteur de transistors, résultant d'un état de second claquage. L'invention est ainsi applicable notamment à la programmation de matrices mémoires à lecture seule et de tout autre type de circuit comprenant des groupes d'éléments logiques ou autres, dans lesquels un certain nombre de connexions doivent être établies après fermeture du boîtier contenant le dispositif, selon un code ou un programme déterminé, par exemple les blocs d'opérateurs logiques programmablg dits"PLA" (de l'anglaisslpro- grammable logic arraysl9. La description qui va suivre en regard des dessins annexés fera bien comprendre comment l'invention peut être réalisée. La figure I est une coupe d'un transistor destiné à établir une connexion au sein d'un circuit intégré plan, et la figure 2 en est la vue en plan. La figure 3 est le schéma d'un point de connexion, selon un premier mode de mise en oeuvre du procédé. La figure 4 est le schéma d'un point de connexion, selon un second mode de mise en oeuvre du procédé. La figure 5 est le schéma d'une matrice mémoire morte programmable comportant comme points mémoires des transistors du type de celui des figures 1 et 2. Le transistor représenté en coupe sur la figure 1 et en plan sur la figure 2 est du type NPN plan épitaxial, a base diffusée. Il est réalisé sur une plaquette monocristalline de silicium 1, de type de conductivité P sur laquelle est déposée une couche épitaxiale 2 de type N. Des zones d'isolement 3, diffusées jusqu'au substrat 1 permettent d'isoler une portinn de la couche 2 qui constitue le collecteur du transistor. Ce dernier comporte une région enterrée 13 de type N+ améliorant la conduction du collecteur, une région de base 4 de type P diffusée dans la couche 2, un émetteur 5 de type N+ diffusé dans la région 4 et une région 14 de contact de collecteur, de type N+ diffusée dans la couche 2. Des ouvertures sont prévues dans la couche superficielle d'oxyde 11 pour la prise de contact de collecteur en 8, et d'émetteur en 7. Pour la base 4, deux contacts 6 et 9 sont pris de part et d'autre de l'émetteur 5. Ce dernier présente, vu en plan, une forme allongée utilisant la surface maximale disponible, de façon à réaliser, entre base et émetteur, une zone de résistance horizontale maximale. Dans le même but, la diffusion de base est déterminée en vue d' obtenir un matériau de relativement grande résistivité. Lors d# second claquage de ce transistor, provoqué par une impulsion de blocage avec une tension collecteur-émetteur suffisamment éleva il se produit un pincement des lignes de courant entre collecteur et émetteur, dans le sens des flèches 12 et la densité de courant dans la région centrale de la base 10 atteint une valeur très élevée qui amène la fusion du matériau en cet endroit et établit un court-circuit entre le collecteur et 11 émetteur à travers la base. La figure 3 est le schéma de principe d'un élément permettant l'établissement d'une connexion définitive entre deux points d'un circuit intégré, élément essentiellement constitué par un transistor 20, par exemple, du type décrit en regard des figures 1 et 2 ; si une connexion doit être établie entre les points 24 et 25, à la place du parcours de courant émetteur-collecteur de ce transistor 20, une inductance 21 est mise en série sur le collecteur et alimentée par une source d'énergie sous tension V, et la base est amenée rapidement et temporairement, par une impulsion adéquate, de la tension e1 qui polarise la base de telle façon que le transistor est à ltetat conducteur, à la tension e2 qui est la tension de blocage du transistor, au moyen d'un commutateur 22.Le blocage du transistor, provoque, par l'effet de la tension induite aux bornes du transistor du fait de l'inductance 21, un pincement du courant dans la base du transistor et un phénomène de second claquage ; un courtcircuit 23 se trouve établi entre émetteur et collecteur, liés aux points 24 et 25. La figure 4 est le schéma de principe dTun autre élément d'etablissement de connexion, essentiellement constitué par un transistor 30. Un générateur de courant 31 est mis sur le eir- cuit d'émetteur de ce transistor et la base est amenée rapidement et temporairement, par une impulsion adéquate, de la tension e3 qui polarise la base de façon que le transistor soit conducteur à la tension eq qui est une tension de blocage du transistor, au moyen d'un commutateur 32. Après que le transistor ait été amené à ltétat de second claquage du fait de la montée de la tension à ses bornes, le courant étant imposé par le générateur 31, un court circuit se trouve établi entre émetteur et collecteur. On a représenté sur la figure 5 le schéma partiel simplifié d'un exemple de mémoire morte programmable comportant des points mémoires disposés en matrice XY, où des connexions peuvent être établies selon l'invention. Chaque point mémoire est constitué par un transistor 41. Les points mémoires sont disposés en ligne X1 à Xn et en colonnes Y1 Yn. Les collecteurs des transistors 41 sont reliés par colonnes, à des conducteurs 55, les bases des transistors 41 sont reliées, par colonnes également, à des conducteurs 54 et les émetteurs des transistors 41 sont reliés par lignes à des conducteurs 58 avec interposition d'une diode 42 destinée à empêcher tout retour de courant a travers un transistor non adressé. Les colonnes de bases sont toutes réunies à un point commun 47 où peuvent être appliquées des impulsions 52 de commande de blocage des transistors 41. L'adressage d'un transistor est obtenu au moyen d'un dispositif d'adressage ligne 44, par exemple un décodeur alimenté par un générateur de courant 53, les moyens de mise en circuit d'une ligne étant représentés schéma tiquement par des interrupteurs 45, et d'un dispositif d'adressage colonne 43, par exemple un décodeur dans lequel les moyens de mise en circuit d'une colonne parmi plusieurs étant représentes schématiquement par des interrupteurs 46.Le décodeur 43 est relie à une borne 51 et peut être également relié pour la programmation à une inductance 48. Chaque ligne d'émetteur est reliée à#un transistor 56 ; les transistors 56 étant destinés à la lecture, ont leurs bases reliées à une borne 57 où peut être appliquée une tension de lecture et le signal de sortie est recueilli à la borne S où sont connectés les collecteurs des transistors 56. La programmation, qui consiste à établir un court-circuit entre le collecteur et l'émetteur de transistors situés en des points déterminés, s'effectue en branchant ltinduetanee 48 en 49 entre une borne d'alimentation 50 et le décodeur 43 en adressant le transistor voulu et en envoyant par la borne 47 l'impulsion de blocage destinée à provoquer le second claquage en inverse dudit transistor. Après la programmation, l'inductance 48 est mise hors circuit et la mémoire est alimentée en 51. La lecture peut s' effectuer en adressant le point mémoire voulu et en appliquant à la borne 57 une tension permettant de comparer letat du transistor de ce point mémoire avec 11 état du transistor 56 situé sur la même ligne. Revendications 1.- Procédé d'établissement de connexions internes définitives en des points sélectionnés du circuit d'un dispositif intégré comportant des éléments semiconducteurs, caractérisé en ce que, en tout point eù une connexion doit éventuellement être établie, le circuit comporte un transistor dont l'émetteur et le collecteur sont respectivement reliés aux deux bornes de la connexion éventuelle et dont les jonctions émetteur-base et collecteurbase sont mises en série avec un moyen capable d'assurer une tension et un courant suffisant pour atteindre l'état de second claquage en inverse dudit transistor, et en ce que on établit un court-circuit entre l'émetteur et le collecteur des transistors correspondant aux connexions à établir, par un effet de second claquage en inverse, en envoyant sur la base de ces transistors une impulsion susceptible de provoquer le passage rapide de l'état conducteur à l'état non conducteur. 2.- Procédé selon la revendication 1 caractérisé en ce que on relie le circuit collecteur émetteur d'un transistor à une source d'énergie à tension déterminée par Ilintermédiaire d'une inductance de valeur telle que la surtension induite par ladite impulsion de blocage du transistor mette en jeu dans ce dernier une énergie suffisante pour amener une fusion localisée de la base. 3.- Procédé selon la revendication 1 caractérisé en ce que on met en série avec le circuit collecteur émetteur d'un transistor, un générateur de courant déterminant un courant suffisant pour la fusion localisée de la base du transistor en état de second claquage sans limitation de la tension aux bornes du transistor. 4.- Procédé selon l'une des revendications 1 à 3, caractérisé en ce que le courant traversant un transistor avant l'impulsion provoquant son passage à l'état non conducteur est fixé à une valeur égale à celle du courant de service des autres transistors identiques du dispositif utilisés ultérieurement sans avoir été court circuits. 5.- Procédé selon l'une des revendications 1 à 4 caractérisé en ce que le dispositif comportant plusieurs points où sont susceptibles d'être établies des connexions définitives, un moyen d'assurer la puissance nécessaire au second claquage est mis en série avec l'ensemble des transistors concernés dont les circuits collecteurs émetteurs sont en parallèle, des impulsions de blocage étant envoyées sélectivement sur chacun des tran sisters 6.- Procédé selon l'une des revendications 1 à 4, caractérisé en ce que le dispositif comportant des transistors disposés en matrice XY adressables par leur circuit collecteur-émetteur, le moyen d'assurer la puissance nécessaire au second claquage est inséré dans le circuit adressé et l'impulsion de blocage est simultanément envoyée sur les bases de tous les transistors. 7.- Dispositif intégré monolithique comportant des éléments actifs semiconducteurs et un réseau de conducteurs formant un circuit où des connexions sont établies en des points déterminés caractérisé en ce qu'il présente des connexions internes par court-circuit entre émetteurs et collecteurs de transistors résultant de seconds claquages en inverse obtenus par un procédé selon l'une des revendications 1 à 6. 8.- Matrice mémoire morte programmable selon la revendication 7 caractérisée en ce que les points mémoires sont constitués par des transistors dont les émetteurs et les collecteurs sont reliés respectivement à deux réseaux de conducteurs selon les directions X et Y connectés à des dispositifs d'adressage et dont les bases sont reliées à un générateur d'impulsions à front raide permettant le blocage desdits transistors.