Brevet FR2344091A1 — publié le 19771007

La présente invention concerne un procédé de lecture d'informations logiques enregistrées sur un disque souple selon le mode dit par "doublement de fréquences dans lequel chaque cellule d'élément binaire d'inforiation ( ou 'bit") est encadrée par une impulsion d'horloge. L'invention concerne également un dispositif pour la mise en oeuvre du procédé ci-dessus, dispositif comportant entre autres une tête de lecture, un registre à décalage et un circuit de décodage, Le disque souple constitue un moyen de stockage et de restitution drinformations logiques sur lequel les données sont enregistrées ou lues magnétiquenent par secteurs disposés le long de pistes circulaires concentriques. Chaque secteur réservé aux données est procédé d'un segment identificateur dtadresse contenant entre autres un mot codé indiquant le début d'identification, une adresse piste et, soit un identificateur de début de données, soit un identificateur de secteur inutilisable. Les marques d'identification se signalant par un" manque" d'impulsions d'horloge, il est nécessaire de détecter ces manques avant toute opération sur un secteur du disque. Les moyens connus habituellement utilisés pour effectuer la reconnaissance des marques d'identification consistent en la mise en oeuvre dtun montage dit "boucle à verrouillage de phases ( phase loocked loop, ou wPL"); ce montage comporte un générateur d'impulsions dont la fréquence de récurrence est asservie au signal de lecture de façon à chantillonner ce dernier; après synchronisation, on effectue alors une comparaison entre le s - gnal du générateur et le signal de lecture afin de détecter les manques d'impulsions d'horloge de ce dernier.Le résultat de la comparaison fait ensuite l'objet d'une transformation sérieparallèle aux fins d'adressage des fonctions concernées par la lecture0 Un tel dispositif de reconnaissance, relativement complexe et drune mise en oeuvre délicate, peut etre la source de difficultes d'exploitation. Un des buts de la présente invention est de réaliser un dispositif simple de détection des manques d'impulsions d'horloge pouvant fonctionner directement à partir du signal de lecture sans nécessiter l'appoint d'un géérateur auxiliaire Selon l'invention, le procédé de lecture d'informations logiques enregistrées sur un disque souple selon le mode dit par "doublement de fréquence" dans lequel chaque cellule d'lé- ment binaire d'information ( ou "bit") est encadree par une t- pulsion d'horloge, est notamment remarquable en ce que les informations lues sur le disque (bits d'horloge et bits de données) sont introduites dans un registre à décalage se'rie-#ara1lèle, chaque bit présenté au dit registre entraînant, soit un décalage d'une position avec chargement d'un nlll logique dans la case de poids le plus faible si le bit précédemment lu était un U1" soit un décalage de deux positions avec un chargement d'un "1" dans la case de plus faible poids et d'un "0" dans la case de poids immédiatement supérieur si le bit précédemment lu était un "0". Egalement selon l'invention, le dispositif pour la mise en oeuvre du procédé ci-dessus, dispositif comportant entre autres une tête de lecture, un registre à décalage et un circuit de décodage, est notamment remarquable en ce que le registre comporte une première borne d'entrée "horloge" direotement reliée à la sortie de la tête de lecture, une deuxième borne d'entrée tiéca- lage" reliée à la sortie d'une bascule monostable du type"r#- enclenchable" dont l'entrée est également raccordée à la sortie de la tete de lecture, une troisième borne d'entrée d'un niveau logique "1" et une quatrième borne d'entrée d'un niveau logique On, les sorties parallèles dudit registre étant connectées au circuit de décodage. Avantageusement, le circuit de décodage e#t muni de trois sorties d'identification. Lors d'un manque d'impulsion d'horloge ou d'un bit de données, la bascule monostable revient à ltétat stable et envoie un ordre de double décalage au registre série-paraIlèle avec introduction de deux niveaux logiques "1" et no"; de la sorte, le registre emmagasine un mot où les "manques" sont représentés par le niveau logique 11011. Lorsque le circuit comparateur détecte trois manques consécutifs d'impulsions d'horloge dans les poids forts du mot, il envoie un ordre sur l'une de ses trois sorties selon que le reste du mot correspond à une marque d'identification d'adresse, un manque d'identification de données, ou une marque dlidentifi- cation de données abandonnées. On peut voir que le but recherché est atteint avec le minimum de moyens et de façon "passive", en ce sens que le processus de reconnaissance découle uniquement du traitement du signal de lecture du disque, et n1 est pas tributaire d'un élément temporel périodique auxiliaire; il en résulte une remarquable sdseté de fonctionnement. la description qui va suivre, en regard des dessins annexés, fera bien comprendre comment l'invention peut wetre réali- suée. Les figures 1, 2 et 3 représentent respectivement les signaux de lecture dd'un disque souple caractéristiques d'une marque d'identification d'adresse (I.A.D.), d'une marque d'identification de données ( I. DON) et d'une marque d identifica- tion de données abandonnées ( I.DON.ÂE). La figure 4 représente le schéma synoptique du dispositif pour la mise en oeuvre du procédé selon l'invention. La figure 5 représente le processus fonctionnel d'identification d'une marque d'adresse (I.A.D). La figure 6 représente, en accord avec la figure 5, le processus de chargement du registre à décalage. La figure 7 représente le schéma synoptique d'une forme de réalisation préférentielle du registre à décalage. Sur les figures 1, 2 et 3, on a repéré les signaux d'horloge H à la partie supérieure, et les valeurs binaires à la partie inférieure; on peut voir que la caractéristique commune aux trois marques d'identification réside en l'absence de trois impulsions d'horloge ( H ) consécutives. La reconnaissance d'une marque d'identification consiste tout à la fois à détecter l'absence des trois signaux d'horloge et à "peser" la valeur binaire des huit bits la constituant. Sur la figure 4, le dispositif de reconnaissance des marques d'identification selon l'invention comporte une tette de lecture 1 reliée tout à la fois à l'entrée d'une bascule monostable 2 et à une borne 3 d'entrée des signaux d'horloge d'un registre à décalage série-parallèle 4. La sortie stable ( Q) de la bascule 2 est connectée à une borne 5 de commande de double décalage du registre 9b ce dernier comportant également deux bornes 6 et 7 d'entrées de chargement de signaux binaires respectivement "1" et "0". Les seize sorties parallèles du registre 4 sont connectées à un circuit décodeur 8 muni de trois sorties 9, 10 et 11 de signaux de reconnaissance des marques d'identification. Le dispositif selon l'invention fonctionne de la façon suivante L'intervalle de temps normal entre une impulsion d'horloge et une impulsion de donnée a pour valeur t (fiv. 5); en ltabsence d'uneimpulsion d'horloge ou de donnée, cet intervalle double et devient 2t. La bascule monostable 2, du type "réenclenchable", a pour période 1,5 t, ce qui signifie qu'elle est en permanence à l'état instable lorsque les impulsions se succèdent à des intervalles de temps t; de ce fait, la sortie D reliée à la borne 5 délivre un niveau logique nl" qui provoque un décalage d'une position du registre 4 avec introduction par la borne 6 d'un niveau logique nl" dans la case de poids le plus faible. Lorsqu'il y a absence, soit d'une impulsion d'horloge, soit d'une impulsion de données, l'intervalle devient 2t, ce qui permet à la bascule 2 de revenir à l'état stable; à ce moment, la sortie D délivre à la borne 5 un niveau logique "0" qui conditionne le registre 4 de telle façon qu'il se produise à l'impulsion suivante un décalage de deux positions avec introduction par les bornes 6 et 7 d'un niveau "1" dans la case de poids le plus faible, et d'un niveau "on dans la case de poids immédiatement supérieur; simultanément, l'impulsion replace la bascule 2 en position instable et le système est pret de nouveau à détecter la présence ou l'absence dune impulsion. La figure 6 illustre le processus de chargement du registre 4 pour le signal de la figure 5 (I.Â.D.) défilant de gauche à droite devant la tette de lecture; le sens de chargement du registre est indiqué par la flèche disposée de bas en haut sur la gauche de la figure, tandis que le nombre de pas de décalage à chaque séquence du chargement est indiqué sur la droite de la figure. On peut voir à la partie inférieure de la figure 6 que l'on obtient un mot de 16 bits où les absences d'impulsion d'horloge ou de données sont représentées par des niveaux logiques"0". Lorsque ce mot correspond à l'une des trois configurations des si gnaux d'identification des figures 1, 2 ou 3, il est décodé par le circuit 8 qui fournit alors sur l'une des sorties 9, 10 ou 11 l'inforiation correspondant au signal d'identification qui vient d t ttre lu. Sur la figure 7, dont les références sont communes avec celles de la figure 4, le registre 4 est constitué par l'interconnexion de quatre registres universels à décalage 12a, 12b, 12c et 12d de la société SIGNETICS CORPORATION" commercialisés sous la référence "74194"; cette réalisation est particulièrement avantageuse en raison du faible nombre d'interconnexionset de l'absence complète de composants extérieurs auxiliaires. Les références de connexions des circuits intégrés 12a, 12b, 12c et 12d portées sur le schéma sont celles du fabricant, sauf en ce qui concerne entrée "CLOCK" abrégée en "CP". Les niveaux logiques de chargement "1" et t'On du registre 4 sont fournis respectivement à partir des conducteurs positif et négatif d'une source de tension Vb alimentant le registre & le -Vb étant par ailleurs relié à une masse commune 13. Il va de soi que le mode préférentiel de réalisation du registre 4 montré figure 7 n'est pas limitatif, et que toute autre combinaison de circuits logiques apte à accomplir les fonctions nécessaires à la mise en oeuvre du procédé entre dans le cadre de la présente invention. - REVENDICATIONS 1.- Procédé de lecture d'informations logiques enregistrées sur un disque souple selon le mode dit par doublement de fréquen ce" dans lequel chaque cellule d'élément binaire d'information (ou bit) est encadrée par une impulsion d'horloge, caractérisé en ce que les informations lues sur le disque (bits d'horloge et bits de données) sont introduites dans un registre à décalagè série-parallèle, chaque bit présenté audit registre entraînant, soit un décalage d'une position avec chargement d'un "1" logique dans la case de poids le plus faible si le bit précédemment lu était un "1", soit un décalage de deux positions avec un chargement d'un !?lI? dans la case de plus faible poids et d'un "O" dans la case de poids immédiatement supérieur si le bit précédemment lu était un 2.- Procédé de lecture d'informations logiques selon la revendication 1, caractérisé en ce que le registre a une capacité de 16 bits. 3.- Dispositif de lecture d'informations logiques pour la mise en oeuvre du procédé selon l'ensemble des revendications 1 et 2, dispositif comportant une tete de lecture, un registre à décalage et un circuit de décodage, caractérisé en ce que le registre comporte une première borne d'entrée horloge directement reliée à la sortie de la tête de lecture, une deuxième borne d'entrée "décalage" reliée à la sortie d'une bascule monostable du type réenclenchable dont entrée est également raccordée à la sortie de la tête de lecture, une troisième borne d'entrée d'un niveau logique 1 et une quatrième borne d'entrée d'un niveau logique "O", les sorties parallèles dudit registre étant connectées au circuit de décodage. #.- Dispositif de lecture d'informations logiques selon la revendication 3, caractérisé en ce que le circuit de décodage est muni de trois sorties d'identification. 5.- Dispositif de lecture d'informations logiques selon lten- semble des revendications 3 et #, caractérisé en ce que le registre série-parallèle est constitué par l'interconnexion de quatre registres universels à décalage en circuits intégrés